`default_nettype none
// PLEASE READ THIS, IT MAY SAVE YOU SOME TIME AND MONEY, THANK YOU!
// * This file was generated by Quokka FPGA Toolkit.
// * Generated code is your property, do whatever you want with it
// * Place custom code between [BEGIN USER ***] and [END USER ***].
// * CAUTION: All code outside of [USER] scope is subject to regeneration.
// * Bad things happen sometimes in developer's life,
//   it is recommended to use source control management software (e.g. git, bzr etc) to keep your custom code safe'n'sound.
// * Internal structure of code is subject to change.
//   You can use some of signals in custom code, but most likely they will not exist in future (e.g. will get shorter or gone completely)
// * Please send your feedback, comments, improvement ideas etc. to evmuryshkin@gmail.com
// * Visit https://github.com/EvgenyMuryshkin/QuokkaEvaluation to access latest version of playground
// 
// DISCLAIMER:
//   Code comes AS-IS, it is your responsibility to make sure it is working as expected
//   no responsibility will be taken for any loss or damage caused by use of Quokka toolkit.
// 
// System configuration name is Quokka_T01SharedUARTController_TopLevel, clock frequency is 50000000Hz, Top-level
// FSM summary
// 022 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States
// 022 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States
// 022 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States
// 017 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates
// 017 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates
// 017 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates
// 003 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates
// 002 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState
// 002 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState
// 002 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState
// 002 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState
// 002 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState
// 002 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState
// 002 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates
// 002 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState
// 002 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState
// 002 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates
// 002 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState
// 002 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState
// 002 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates
// 002 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState
// 002 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState
// 002 - Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates
// -- Packages
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Ready_NextState,
	Set_NextState
);
// Has 2 states
localparam Ready = 2'b00;
localparam Set = 2'b01;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [2:1] CurrentState;
output wire [2:1] NextState;
input wire [2:1] Ready_NextState;
input wire [2:1] Set_NextState;
// IsInState
// NextState
reg [2: 1] localNextState = 2'b00;
	always @*
	begin
	case (CurrentState)
	Ready:
			localNextState = Ready_NextState;
	Set:
			localNextState = Set_NextState;
		default:
			localNextState = Ready;
	endcase
	end
	assign NextState = localNextState;
// FromState
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Ready_NextState,
	Set_NextState
);
// Has 2 states
localparam Ready = 2'b00;
localparam Set = 2'b01;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [2:1] CurrentState;
output wire [2:1] NextState;
input wire [2:1] Ready_NextState;
input wire [2:1] Set_NextState;
// IsInState
// NextState
reg [2: 1] localNextState = 2'b00;
	always @*
	begin
	case (CurrentState)
	Ready:
			localNextState = Ready_NextState;
	Set:
			localNextState = Set_NextState;
		default:
			localNextState = Ready;
	endcase
	end
	assign NextState = localNextState;
// FromState
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Ready_NextState,
	Set_NextState
);
// Has 2 states
localparam Ready = 2'b00;
localparam Set = 2'b01;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [2:1] CurrentState;
output wire [2:1] NextState;
input wire [2:1] Ready_NextState;
input wire [2:1] Set_NextState;
// IsInState
// NextState
reg [2: 1] localNextState = 2'b00;
	always @*
	begin
	case (CurrentState)
	Ready:
			localNextState = Ready_NextState;
	Set:
			localNextState = Set_NextState;
		default:
			localNextState = Ready;
	endcase
	end
	assign NextState = localNextState;
// FromState
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Ready_NextState,
	Set_NextState
);
// Has 2 states
localparam Ready = 2'b00;
localparam Set = 2'b01;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [2:1] CurrentState;
output wire [2:1] NextState;
input wire [2:1] Ready_NextState;
input wire [2:1] Set_NextState;
// IsInState
// NextState
reg [2: 1] localNextState = 2'b00;
	always @*
	begin
	case (CurrentState)
	Ready:
			localNextState = Ready_NextState;
	Set:
			localNextState = Set_NextState;
		default:
			localNextState = Ready;
	endcase
	end
	assign NextState = localNextState;
// FromState
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Ready_NextState,
	Set_NextState
);
// Has 2 states
localparam Ready = 2'b00;
localparam Set = 2'b01;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [2:1] CurrentState;
output wire [2:1] NextState;
input wire [2:1] Ready_NextState;
input wire [2:1] Set_NextState;
// IsInState
// NextState
reg [2: 1] localNextState = 2'b00;
	always @*
	begin
	case (CurrentState)
	Ready:
			localNextState = Ready_NextState;
	Set:
			localNextState = Set_NextState;
		default:
			localNextState = Ready;
	endcase
	end
	assign NextState = localNextState;
// FromState
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Ready_NextState,
	Set_NextState
);
// Has 2 states
localparam Ready = 2'b00;
localparam Set = 2'b01;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [2:1] CurrentState;
output wire [2:1] NextState;
input wire [2:1] Ready_NextState;
input wire [2:1] Set_NextState;
// IsInState
// NextState
reg [2: 1] localNextState = 2'b00;
	always @*
	begin
	case (CurrentState)
	Ready:
			localNextState = Ready_NextState;
	Set:
			localNextState = Set_NextState;
		default:
			localNextState = Ready;
	endcase
	end
	assign NextState = localNextState;
// FromState
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Waiting_NextState,
	Waiting_IsIn,
	Dispatching_NextState,
	Dispatching_IsIn,
	Dispatching_To_Waiting
);
// Has 2 states
localparam Waiting = 2'b00;
localparam Dispatching = 2'b01;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [2:1] CurrentState;
output wire [2:1] NextState;
input wire [2:1] Waiting_NextState;
output wire Waiting_IsIn;
input wire [2:1] Dispatching_NextState;
output wire Dispatching_IsIn;
output wire Dispatching_To_Waiting;
// IsInState
	assign Waiting_IsIn = CurrentState == Waiting ? BoardSignals_Running : 1'b0;
	assign Dispatching_IsIn = CurrentState == Dispatching ? BoardSignals_Running : 1'b0;
// NextState
reg [2: 1] localNextState = 2'b00;
	always @*
	begin
	case (CurrentState)
	Waiting:
			localNextState = Waiting_NextState;
	Dispatching:
			localNextState = Dispatching_NextState;
		default:
			localNextState = Waiting;
	endcase
	end
	assign NextState = localNextState;
// FromState
// TransitionsState
	assign Dispatching_To_Waiting = CurrentState == Dispatching && NextState == Waiting ? BoardSignals_Running : 1'b0;
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Ready_NextState,
	Set_NextState
);
// Has 2 states
localparam Ready = 2'b00;
localparam Set = 2'b01;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [2:1] CurrentState;
output wire [2:1] NextState;
input wire [2:1] Ready_NextState;
input wire [2:1] Set_NextState;
// IsInState
// NextState
reg [2: 1] localNextState = 2'b00;
	always @*
	begin
	case (CurrentState)
	Ready:
			localNextState = Ready_NextState;
	Set:
			localNextState = Set_NextState;
		default:
			localNextState = Ready;
	endcase
	end
	assign NextState = localNextState;
// FromState
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Ready_NextState,
	Set_NextState
);
// Has 2 states
localparam Ready = 2'b00;
localparam Set = 2'b01;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [2:1] CurrentState;
output wire [2:1] NextState;
input wire [2:1] Ready_NextState;
input wire [2:1] Set_NextState;
// IsInState
// NextState
reg [2: 1] localNextState = 2'b00;
	always @*
	begin
	case (CurrentState)
	Ready:
			localNextState = Ready_NextState;
	Set:
			localNextState = Set_NextState;
		default:
			localNextState = Ready;
	endcase
	end
	assign NextState = localNextState;
// FromState
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Waiting_NextState,
	Waiting_IsIn,
	Dispatching_NextState,
	Dispatching_IsIn,
	Dispatching_To_Waiting
);
// Has 2 states
localparam Waiting = 2'b00;
localparam Dispatching = 2'b01;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [2:1] CurrentState;
output wire [2:1] NextState;
input wire [2:1] Waiting_NextState;
output wire Waiting_IsIn;
input wire [2:1] Dispatching_NextState;
output wire Dispatching_IsIn;
output wire Dispatching_To_Waiting;
// IsInState
	assign Waiting_IsIn = CurrentState == Waiting ? BoardSignals_Running : 1'b0;
	assign Dispatching_IsIn = CurrentState == Dispatching ? BoardSignals_Running : 1'b0;
// NextState
reg [2: 1] localNextState = 2'b00;
	always @*
	begin
	case (CurrentState)
	Waiting:
			localNextState = Waiting_NextState;
	Dispatching:
			localNextState = Dispatching_NextState;
		default:
			localNextState = Waiting;
	endcase
	end
	assign NextState = localNextState;
// FromState
// TransitionsState
	assign Dispatching_To_Waiting = CurrentState == Dispatching && NextState == Waiting ? BoardSignals_Running : 1'b0;
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Ready_NextState,
	Set_NextState
);
// Has 2 states
localparam Ready = 2'b00;
localparam Set = 2'b01;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [2:1] CurrentState;
output wire [2:1] NextState;
input wire [2:1] Ready_NextState;
input wire [2:1] Set_NextState;
// IsInState
// NextState
reg [2: 1] localNextState = 2'b00;
	always @*
	begin
	case (CurrentState)
	Ready:
			localNextState = Ready_NextState;
	Set:
			localNextState = Set_NextState;
		default:
			localNextState = Ready;
	endcase
	end
	assign NextState = localNextState;
// FromState
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Ready_NextState,
	Set_NextState
);
// Has 2 states
localparam Ready = 2'b00;
localparam Set = 2'b01;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [2:1] CurrentState;
output wire [2:1] NextState;
input wire [2:1] Ready_NextState;
input wire [2:1] Set_NextState;
// IsInState
// NextState
reg [2: 1] localNextState = 2'b00;
	always @*
	begin
	case (CurrentState)
	Ready:
			localNextState = Ready_NextState;
	Set:
			localNextState = Set_NextState;
		default:
			localNextState = Ready;
	endcase
	end
	assign NextState = localNextState;
// FromState
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Waiting_NextState,
	Waiting_IsIn,
	Dispatching_NextState,
	Dispatching_IsIn,
	Dispatching_To_Waiting
);
// Has 2 states
localparam Waiting = 2'b00;
localparam Dispatching = 2'b01;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [2:1] CurrentState;
output wire [2:1] NextState;
input wire [2:1] Waiting_NextState;
output wire Waiting_IsIn;
input wire [2:1] Dispatching_NextState;
output wire Dispatching_IsIn;
output wire Dispatching_To_Waiting;
// IsInState
	assign Waiting_IsIn = CurrentState == Waiting ? BoardSignals_Running : 1'b0;
	assign Dispatching_IsIn = CurrentState == Dispatching ? BoardSignals_Running : 1'b0;
// NextState
reg [2: 1] localNextState = 2'b00;
	always @*
	begin
	case (CurrentState)
	Waiting:
			localNextState = Waiting_NextState;
	Dispatching:
			localNextState = Dispatching_NextState;
		default:
			localNextState = Waiting;
	endcase
	end
	assign NextState = localNextState;
// FromState
// TransitionsState
	assign Dispatching_To_Waiting = CurrentState == Dispatching && NextState == Waiting ? BoardSignals_Running : 1'b0;
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Ready_NextState,
	Set_NextState
);
// Has 2 states
localparam Ready = 2'b00;
localparam Set = 2'b01;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [2:1] CurrentState;
output wire [2:1] NextState;
input wire [2:1] Ready_NextState;
input wire [2:1] Set_NextState;
// IsInState
// NextState
reg [2: 1] localNextState = 2'b00;
	always @*
	begin
	case (CurrentState)
	Ready:
			localNextState = Ready_NextState;
	Set:
			localNextState = Set_NextState;
		default:
			localNextState = Ready;
	endcase
	end
	assign NextState = localNextState;
// FromState
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Ready_NextState,
	Set_NextState
);
// Has 2 states
localparam Ready = 2'b00;
localparam Set = 2'b01;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [2:1] CurrentState;
output wire [2:1] NextState;
input wire [2:1] Ready_NextState;
input wire [2:1] Set_NextState;
// IsInState
// NextState
reg [2: 1] localNextState = 2'b00;
	always @*
	begin
	case (CurrentState)
	Ready:
			localNextState = Ready_NextState;
	Set:
			localNextState = Set_NextState;
		default:
			localNextState = Ready;
	endcase
	end
	assign NextState = localNextState;
// FromState
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Waiting_NextState,
	Waiting_IsIn,
	Dispatching_NextState,
	Dispatching_IsIn,
	Dispatching_To_Waiting
);
// Has 2 states
localparam Waiting = 2'b00;
localparam Dispatching = 2'b01;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [2:1] CurrentState;
output wire [2:1] NextState;
input wire [2:1] Waiting_NextState;
output wire Waiting_IsIn;
input wire [2:1] Dispatching_NextState;
output wire Dispatching_IsIn;
output wire Dispatching_To_Waiting;
// IsInState
	assign Waiting_IsIn = CurrentState == Waiting ? BoardSignals_Running : 1'b0;
	assign Dispatching_IsIn = CurrentState == Dispatching ? BoardSignals_Running : 1'b0;
// NextState
reg [2: 1] localNextState = 2'b00;
	always @*
	begin
	case (CurrentState)
	Waiting:
			localNextState = Waiting_NextState;
	Dispatching:
			localNextState = Dispatching_NextState;
		default:
			localNextState = Waiting;
	endcase
	end
	assign NextState = localNextState;
// FromState
// TransitionsState
	assign Dispatching_To_Waiting = CurrentState == Dispatching && NextState == Waiting ? BoardSignals_Running : 1'b0;
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Waiting_NextState,
	Waiting_Finished,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished,
	Sync2_NextState,
	Sync2_IsIn,
	Sync2_Finished,
	Sync2internal_Lock_NextState,
	Sync2internal_Lock_IsIn,
	Sync2internal_Lock_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From,
	Sync2internal_Release_NextState,
	Sync2internal_Release_IsIn,
	Sync2internal_Release_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished,
	TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished,
	Finish_NextState,
	Finish_IsIn,
	Finish_Finished
);
// Has 22 states
localparam Waiting = 5'b00000;
localparam TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step = 5'b00001;
localparam TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step = 5'b00010;
localparam TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock = 5'b00011;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step = 5'b00100;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step = 5'b00101;
localparam Sync2 = 5'b00110;
localparam Sync2internal_Lock = 5'b00111;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory = 5'b01000;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory = 5'b01001;
localparam Sync2internal_Release = 5'b01010;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence = 5'b01011;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted = 5'b01100;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step = 5'b01101;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider = 5'b01110;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted = 5'b01111;
localparam TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release = 5'b10000;
localparam TSUART_L27F17L39T18_TSUART_L38F21T59_Step = 5'b10001;
localparam TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted = 5'b10010;
localparam TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider = 5'b10011;
localparam TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted = 5'b10100;
localparam Finish = 5'b10101;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [5:1] CurrentState;
output wire [5:1] NextState;
input wire [5:1] Waiting_NextState;
input wire Waiting_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState;
output wire TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished;
input wire [5:1] Sync2_NextState;
output wire Sync2_IsIn;
input wire Sync2_Finished;
input wire [5:1] Sync2internal_Lock_NextState;
output wire Sync2internal_Lock_IsIn;
input wire Sync2internal_Lock_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From;
input wire [5:1] Sync2internal_Release_NextState;
output wire Sync2internal_Release_IsIn;
input wire Sync2internal_Release_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState;
output wire TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState;
output wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState;
output wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState;
output wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished;
input wire [5:1] Finish_NextState;
output wire Finish_IsIn;
input wire Finish_Finished;
// IsInState
	assign TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step ? BoardSignals_Running : 1'b0;
	assign Sync2_IsIn = CurrentState == Sync2 ? BoardSignals_Running : 1'b0;
	assign Sync2internal_Lock_IsIn = CurrentState == Sync2internal_Lock ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory ? BoardSignals_Running : 1'b0;
	assign Sync2internal_Release_IsIn = CurrentState == Sync2internal_Release ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L38F21T59_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted ? BoardSignals_Running : 1'b0;
	assign Finish_IsIn = CurrentState == Finish ? BoardSignals_Running : 1'b0;
// NextState
reg [5: 1] localNextState = 5'b00000;
	always @*
	begin
	case (CurrentState)
	Waiting:
			localNextState = Waiting_NextState;
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock:
			localNextState = TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState;
	Sync2:
			localNextState = Sync2_NextState;
	Sync2internal_Lock:
			localNextState = Sync2internal_Lock_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState;
	Sync2internal_Release:
			localNextState = Sync2internal_Release_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState;
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release:
			localNextState = TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState;
	TSUART_L27F17L39T18_TSUART_L38F21T59_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted:
			localNextState = TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState;
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider:
			localNextState = TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState;
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted:
			localNextState = TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState;
	Finish:
			localNextState = Finish_NextState;
		default:
			localNextState = Waiting;
	endcase
	end
	assign NextState = localNextState;
// FromState
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step ? BoardSignals_Running : 1'b0;
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Waiting_NextState,
	Waiting_Finished,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished,
	Sync4_NextState,
	Sync4_IsIn,
	Sync4_Finished,
	Sync4internal_Lock_NextState,
	Sync4internal_Lock_IsIn,
	Sync4internal_Lock_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From,
	Sync4internal_Release_NextState,
	Sync4internal_Release_IsIn,
	Sync4internal_Release_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished,
	TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished,
	Finish_NextState,
	Finish_IsIn,
	Finish_Finished
);
// Has 22 states
localparam Waiting = 5'b00000;
localparam TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step = 5'b00001;
localparam TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step = 5'b00010;
localparam TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock = 5'b00011;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step = 5'b00100;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step = 5'b00101;
localparam Sync4 = 5'b00110;
localparam Sync4internal_Lock = 5'b00111;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory = 5'b01000;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory = 5'b01001;
localparam Sync4internal_Release = 5'b01010;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence = 5'b01011;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted = 5'b01100;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step = 5'b01101;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider = 5'b01110;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted = 5'b01111;
localparam TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release = 5'b10000;
localparam TSUART_L27F17L39T18_TSUART_L38F21T59_Step = 5'b10001;
localparam TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted = 5'b10010;
localparam TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider = 5'b10011;
localparam TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted = 5'b10100;
localparam Finish = 5'b10101;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [5:1] CurrentState;
output wire [5:1] NextState;
input wire [5:1] Waiting_NextState;
input wire Waiting_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState;
output wire TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished;
input wire [5:1] Sync4_NextState;
output wire Sync4_IsIn;
input wire Sync4_Finished;
input wire [5:1] Sync4internal_Lock_NextState;
output wire Sync4internal_Lock_IsIn;
input wire Sync4internal_Lock_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From;
input wire [5:1] Sync4internal_Release_NextState;
output wire Sync4internal_Release_IsIn;
input wire Sync4internal_Release_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState;
output wire TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState;
output wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState;
output wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState;
output wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished;
input wire [5:1] Finish_NextState;
output wire Finish_IsIn;
input wire Finish_Finished;
// IsInState
	assign TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step ? BoardSignals_Running : 1'b0;
	assign Sync4_IsIn = CurrentState == Sync4 ? BoardSignals_Running : 1'b0;
	assign Sync4internal_Lock_IsIn = CurrentState == Sync4internal_Lock ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory ? BoardSignals_Running : 1'b0;
	assign Sync4internal_Release_IsIn = CurrentState == Sync4internal_Release ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L38F21T59_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted ? BoardSignals_Running : 1'b0;
	assign Finish_IsIn = CurrentState == Finish ? BoardSignals_Running : 1'b0;
// NextState
reg [5: 1] localNextState = 5'b00000;
	always @*
	begin
	case (CurrentState)
	Waiting:
			localNextState = Waiting_NextState;
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock:
			localNextState = TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState;
	Sync4:
			localNextState = Sync4_NextState;
	Sync4internal_Lock:
			localNextState = Sync4internal_Lock_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState;
	Sync4internal_Release:
			localNextState = Sync4internal_Release_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState;
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release:
			localNextState = TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState;
	TSUART_L27F17L39T18_TSUART_L38F21T59_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted:
			localNextState = TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState;
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider:
			localNextState = TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState;
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted:
			localNextState = TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState;
	Finish:
			localNextState = Finish_NextState;
		default:
			localNextState = Waiting;
	endcase
	end
	assign NextState = localNextState;
// FromState
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step ? BoardSignals_Running : 1'b0;
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Waiting_NextState,
	Waiting_Finished,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished,
	Sync6_NextState,
	Sync6_IsIn,
	Sync6_Finished,
	Sync6internal_Lock_NextState,
	Sync6internal_Lock_IsIn,
	Sync6internal_Lock_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From,
	Sync6internal_Release_NextState,
	Sync6internal_Release_IsIn,
	Sync6internal_Release_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn,
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished,
	TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn,
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished,
	Finish_NextState,
	Finish_IsIn,
	Finish_Finished
);
// Has 22 states
localparam Waiting = 5'b00000;
localparam TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step = 5'b00001;
localparam TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step = 5'b00010;
localparam TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock = 5'b00011;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step = 5'b00100;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step = 5'b00101;
localparam Sync6 = 5'b00110;
localparam Sync6internal_Lock = 5'b00111;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory = 5'b01000;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory = 5'b01001;
localparam Sync6internal_Release = 5'b01010;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence = 5'b01011;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted = 5'b01100;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step = 5'b01101;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider = 5'b01110;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted = 5'b01111;
localparam TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release = 5'b10000;
localparam TSUART_L27F17L39T18_TSUART_L38F21T59_Step = 5'b10001;
localparam TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted = 5'b10010;
localparam TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider = 5'b10011;
localparam TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted = 5'b10100;
localparam Finish = 5'b10101;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [5:1] CurrentState;
output wire [5:1] NextState;
input wire [5:1] Waiting_NextState;
input wire Waiting_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState;
output wire TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished;
input wire [5:1] Sync6_NextState;
output wire Sync6_IsIn;
input wire Sync6_Finished;
input wire [5:1] Sync6internal_Lock_NextState;
output wire Sync6internal_Lock_IsIn;
input wire Sync6internal_Lock_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From;
input wire [5:1] Sync6internal_Release_NextState;
output wire Sync6internal_Release_IsIn;
input wire Sync6internal_Release_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState;
output wire TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState;
output wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState;
output wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState;
output wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished;
input wire [5:1] Finish_NextState;
output wire Finish_IsIn;
input wire Finish_Finished;
// IsInState
	assign TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step ? BoardSignals_Running : 1'b0;
	assign Sync6_IsIn = CurrentState == Sync6 ? BoardSignals_Running : 1'b0;
	assign Sync6internal_Lock_IsIn = CurrentState == Sync6internal_Lock ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory ? BoardSignals_Running : 1'b0;
	assign Sync6internal_Release_IsIn = CurrentState == Sync6internal_Release ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L38F21T59_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted ? BoardSignals_Running : 1'b0;
	assign Finish_IsIn = CurrentState == Finish ? BoardSignals_Running : 1'b0;
// NextState
reg [5: 1] localNextState = 5'b00000;
	always @*
	begin
	case (CurrentState)
	Waiting:
			localNextState = Waiting_NextState;
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock:
			localNextState = TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState;
	Sync6:
			localNextState = Sync6_NextState;
	Sync6internal_Lock:
			localNextState = Sync6internal_Lock_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState;
	Sync6internal_Release:
			localNextState = Sync6internal_Release_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState;
	TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release:
			localNextState = TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState;
	TSUART_L27F17L39T18_TSUART_L38F21T59_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted:
			localNextState = TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState;
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider:
			localNextState = TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState;
	TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted:
			localNextState = TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState;
	Finish:
			localNextState = Finish_NextState;
		default:
			localNextState = Waiting;
	endcase
	end
	assign NextState = localNextState;
// FromState
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step ? BoardSignals_Running : 1'b0;
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Waiting_NextState,
	Waiting_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished,
	Finish_NextState,
	Finish_IsIn,
	Finish_Finished
);
// Has 17 states
localparam Waiting = 5'b00000;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step = 5'b00001;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step = 5'b00010;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step = 5'b00011;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step = 5'b00100;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step = 5'b00101;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step = 5'b00110;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step = 5'b00111;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step = 5'b01000;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted = 5'b01001;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step = 5'b01010;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider = 5'b01011;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted = 5'b01100;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step = 5'b01101;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step = 5'b01110;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step = 5'b01111;
localparam Finish = 5'b10000;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [5:1] CurrentState;
output wire [5:1] NextState;
input wire [5:1] Waiting_NextState;
input wire Waiting_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished;
input wire [5:1] Finish_NextState;
output wire Finish_IsIn;
input wire Finish_Finished;
// IsInState
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step ? BoardSignals_Running : 1'b0;
	assign Finish_IsIn = CurrentState == Finish ? BoardSignals_Running : 1'b0;
// NextState
reg [5: 1] localNextState = 5'b00000;
	always @*
	begin
	case (CurrentState)
	Waiting:
			localNextState = Waiting_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState;
	Finish:
			localNextState = Finish_NextState;
		default:
			localNextState = Waiting;
	endcase
	end
	assign NextState = localNextState;
// FromState
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step ? BoardSignals_Running : 1'b0;
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Waiting_NextState,
	Waiting_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished,
	Finish_NextState,
	Finish_IsIn,
	Finish_Finished
);
// Has 17 states
localparam Waiting = 5'b00000;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step = 5'b00001;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step = 5'b00010;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step = 5'b00011;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step = 5'b00100;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step = 5'b00101;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step = 5'b00110;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step = 5'b00111;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step = 5'b01000;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted = 5'b01001;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step = 5'b01010;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider = 5'b01011;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted = 5'b01100;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step = 5'b01101;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step = 5'b01110;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step = 5'b01111;
localparam Finish = 5'b10000;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [5:1] CurrentState;
output wire [5:1] NextState;
input wire [5:1] Waiting_NextState;
input wire Waiting_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished;
input wire [5:1] Finish_NextState;
output wire Finish_IsIn;
input wire Finish_Finished;
// IsInState
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step ? BoardSignals_Running : 1'b0;
	assign Finish_IsIn = CurrentState == Finish ? BoardSignals_Running : 1'b0;
// NextState
reg [5: 1] localNextState = 5'b00000;
	always @*
	begin
	case (CurrentState)
	Waiting:
			localNextState = Waiting_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState;
	Finish:
			localNextState = Finish_NextState;
		default:
			localNextState = Waiting;
	endcase
	end
	assign NextState = localNextState;
// FromState
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step ? BoardSignals_Running : 1'b0;
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Waiting_NextState,
	Waiting_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn,
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished,
	Finish_NextState,
	Finish_IsIn,
	Finish_Finished
);
// Has 17 states
localparam Waiting = 5'b00000;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step = 5'b00001;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step = 5'b00010;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step = 5'b00011;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step = 5'b00100;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step = 5'b00101;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step = 5'b00110;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step = 5'b00111;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step = 5'b01000;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted = 5'b01001;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step = 5'b01010;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider = 5'b01011;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted = 5'b01100;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step = 5'b01101;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step = 5'b01110;
localparam TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step = 5'b01111;
localparam Finish = 5'b10000;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [5:1] CurrentState;
output wire [5:1] NextState;
input wire [5:1] Waiting_NextState;
input wire Waiting_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished;
input wire [5:1] TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState;
output wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn;
input wire TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished;
input wire [5:1] Finish_NextState;
output wire Finish_IsIn;
input wire Finish_Finished;
// IsInState
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step ? BoardSignals_Running : 1'b0;
	assign Finish_IsIn = CurrentState == Finish ? BoardSignals_Running : 1'b0;
// NextState
reg [5: 1] localNextState = 5'b00000;
	always @*
	begin
	case (CurrentState)
	Waiting:
			localNextState = Waiting_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState;
	TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step:
			localNextState = TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState;
	Finish:
			localNextState = Finish_NextState;
		default:
			localNextState = Waiting;
	endcase
	end
	assign NextState = localNextState;
// FromState
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step ? BoardSignals_Running : 1'b0;
	assign TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From = CurrentState == TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step && NextState != TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step ? BoardSignals_Running : 1'b0;
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates (
	BoardSignals_Clock,
	BoardSignals_Reset,
	BoardSignals_Running,
	BoardSignals_Starting,
	BoardSignals_Started,
	CurrentState,
	NextState,
	Waiting_NextState,
	Waiting_Finished,
	TSUART_L16F13T32_IA_L17F17T47_Step_NextState,
	TSUART_L16F13T32_IA_L17F17T47_Step_IsIn,
	TSUART_L16F13T32_IA_L17F17T47_Step_Finished,
	TSUART_L16F13T32_IA_L17F17T47_Step_From,
	Finish_NextState,
	Finish_IsIn,
	Finish_Finished
);
// Has 3 states
localparam Waiting = 2'b00;
localparam TSUART_L16F13T32_IA_L17F17T47_Step = 2'b01;
localparam Finish = 2'b10;
input wire BoardSignals_Clock;
input wire BoardSignals_Reset;
input wire BoardSignals_Running;
input wire BoardSignals_Starting;
input wire BoardSignals_Started;
input wire [2:1] CurrentState;
output wire [2:1] NextState;
input wire [2:1] Waiting_NextState;
input wire Waiting_Finished;
input wire [2:1] TSUART_L16F13T32_IA_L17F17T47_Step_NextState;
output wire TSUART_L16F13T32_IA_L17F17T47_Step_IsIn;
input wire TSUART_L16F13T32_IA_L17F17T47_Step_Finished;
output wire TSUART_L16F13T32_IA_L17F17T47_Step_From;
input wire [2:1] Finish_NextState;
output wire Finish_IsIn;
input wire Finish_Finished;
// IsInState
	assign TSUART_L16F13T32_IA_L17F17T47_Step_IsIn = CurrentState == TSUART_L16F13T32_IA_L17F17T47_Step ? BoardSignals_Running : 1'b0;
	assign Finish_IsIn = CurrentState == Finish ? BoardSignals_Running : 1'b0;
// NextState
reg [2: 1] localNextState = 2'b00;
	always @*
	begin
	case (CurrentState)
	Waiting:
			localNextState = Waiting_NextState;
	TSUART_L16F13T32_IA_L17F17T47_Step:
			localNextState = TSUART_L16F13T32_IA_L17F17T47_Step_NextState;
	Finish:
			localNextState = Finish_NextState;
		default:
			localNextState = Waiting;
	endcase
	end
	assign NextState = localNextState;
// FromState
	assign TSUART_L16F13T32_IA_L17F17T47_Step_From = CurrentState == TSUART_L16F13T32_IA_L17F17T47_Step && NextState != TSUART_L16F13T32_IA_L17F17T47_Step ? BoardSignals_Running : 1'b0;
// TransitionsState
endmodule
module Quokka_T01SharedUARTController_TopLevel (
// [BEGIN USER PORTS]
// [END USER PORTS]

	input wire  Clock,
	input wire  Reset,
	output wire AggregatorLED1,
	output wire AggregatorTXD
    );

// [BEGIN USER SIGNALS]
// [END USER SIGNALS]
localparam HiSignal = 1'b1;
localparam LoSignal = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Clock;
wire  Quokka_T01SharedUARTController_TopLevel_Reset;
wire  Quokka_T01SharedUARTController_TopLevel_AggregatorLED1;
wire  Quokka_T01SharedUARTController_TopLevel_AggregatorTXD;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_Clock;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_Reset;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_LED1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TXD;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_Zero = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_One = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_true = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_false = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L12F34T39_Expr = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L18F32T36_Expr = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_instanceId = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L27F24T28_Expr = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F39T40_Expr = 1'b0;
wire  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_data_Length = 5'b11101;
wire  [17:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F50T56_Expr = 17'b11100001000000000;
wire signed  [32:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_delay = 32'b01000110000001111010001000111001;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F19T24_Expr = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F27T28_Expr = 1'b0;
wire  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F34T35_Expr = 4'b1000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F33T34_Expr = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F38T39_Expr = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F43T44_Expr = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F19T23_Expr = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_instanceId = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L27F24T28_Expr = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F39T40_Expr = 1'b0;
wire  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_data_Length = 5'b11101;
wire  [17:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F50T56_Expr = 17'b11100001000000000;
wire signed  [32:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_delay = 32'b01000110000001111010001000111001;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F19T24_Expr = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F27T28_Expr = 1'b0;
wire  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F34T35_Expr = 4'b1000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F33T34_Expr = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F38T39_Expr = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F43T44_Expr = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F19T23_Expr = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_instanceId = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L27F24T28_Expr = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F39T40_Expr = 1'b0;
wire  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_data_Length = 5'b11101;
wire  [17:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F50T56_Expr = 17'b11100001000000000;
wire signed  [32:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_delay = 32'b01000110000001111010001000111001;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F19T24_Expr = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F27T28_Expr = 1'b0;
wire  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F34T35_Expr = 4'b1000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F33T34_Expr = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F38T39_Expr = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F43T44_Expr = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F19T23_Expr = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_Prefilled1 = 1'b1;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTrigger = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompleted = 1'b0;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F26T45_Cast;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTrigger = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompleted = 1'b0;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F26T45_Cast;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTrigger = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompleted = 1'b0;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F26T45_Cast;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerMultiplexerAddress;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerDefaultValue = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequenceTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedMultiplexerAddress;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedDefaultValue = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceFinishTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerMultiplexerAddress;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerDefaultValue = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequenceTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedMultiplexerAddress;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedDefaultValue = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceFinishTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerMultiplexerAddress;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerDefaultValue = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequenceTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedMultiplexerAddress;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedDefaultValue = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceFinishTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAlive;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveDefault = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveWriteEnable;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXD;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDDefault = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDWriteEnable;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_i;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iDefault = 8'b00000000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iWriteEnable;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_b;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bDefault = 8'b00000000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bWriteEnable;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_stored;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedDefault = 8'b00000000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedWriteEnable;
wire  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_i;
wire  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iDefault = 4'b0000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iWriteEnable;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_i;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iDefault = 8'b00000000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iWriteEnable;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_b;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bDefault = 8'b00000000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bWriteEnable;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_stored;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedDefault = 8'b00000000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedWriteEnable;
wire  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_i;
wire  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iDefault = 4'b0000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iWriteEnable;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_i;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iDefault = 8'b00000000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iWriteEnable;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_b;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bDefault = 8'b00000000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bWriteEnable;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_stored;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedDefault = 8'b00000000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedWriteEnable;
wire  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_i;
wire  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iDefault = 4'b0000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iWriteEnable;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveMultiplexerAddress;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerTSUART_L16F13T32_IA_L17F17T47_StepTSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveSource;
wire  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDMultiplexerAddress;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_StepTSUART_L15F9L43T10_internalTXDSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_StepTSUART_L15F9L43T10_internalTXDSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_StepTSUART_L15F9L43T10_internalTXDSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_StepTSUART_L15F9L43T10_internalTXDSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_StepTSUART_L15F9L43T10_internalTXDSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_StepTSUART_L15F9L43T10_internalTXDSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_StepTSUART_L15F9L43T10_internalTXDSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_StepTSUART_L15F9L43T10_internalTXDSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_StepTSUART_L15F9L43T10_internalTXDSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iMultiplexerAddress;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iSource;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bMultiplexerAddress;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemoryTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedMultiplexerAddress;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedSource;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iMultiplexerAddress;
wire  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iSource;
wire  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iMultiplexerAddress;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iSource;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bMultiplexerAddress;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemoryTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedMultiplexerAddress;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedSource;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iMultiplexerAddress;
wire  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iSource;
wire  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iMultiplexerAddress;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iSource;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bMultiplexerAddress;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemoryTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedMultiplexerAddress;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedSource;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iMultiplexerAddress;
wire  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iSource;
wire  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iSource;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_aliveHandler_IA_L16F13L18T14_IA_L17F33T47_Expr;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_aliveHandler_IA_L16F13L18T14_IA_L17F33T47_Expr_1;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr_1;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr_2;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr_1;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr_2;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr_1;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr_2;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1;
wire  [6:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr;
wire signed  [6:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr_1;
wire signed  [6:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr_2;
wire  [10:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr;
wire signed  [10:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr_1;
wire signed  [10:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr_2;
wire  [6:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr;
wire signed  [6:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr_1;
wire signed  [6:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr_2;
wire  [10:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr;
wire signed  [10:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr_1;
wire signed  [10:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr_2;
wire  [6:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr;
wire signed  [6:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr_1;
wire signed  [6:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr_2;
wire  [10:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr;
wire signed  [10:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr_1;
wire signed  [10:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr_2;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_Expr;
wire signed  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_ExprLhs;
wire signed  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_ExprRhs;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_Expr;
wire signed  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_ExprLhs;
wire signed  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_ExprRhs;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_Expr;
wire signed  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_ExprLhs;
wire signed  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_ExprRhs;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_Expr;
wire signed  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_ExprLhs;
wire signed  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_ExprRhs;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_Expr;
wire signed  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_ExprLhs;
wire signed  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_ExprRhs;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_Expr;
wire signed  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_ExprLhs;
wire signed  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_ExprRhs;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_Expr;
wire signed  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_ExprLhs;
wire signed  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_ExprRhs;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_Expr;
wire signed  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_ExprLhs;
wire signed  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_ExprRhs;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_Expr;
wire signed  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_ExprLhs;
wire signed  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_ExprRhs;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1Timer;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_OnSignal1Event;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_OnSignal2Event;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_OnSignal3Event;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_OnSignal4Event;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1Event;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_data;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataReadMultiplexerAddress;
wire  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataReadAddressSource;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_data;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataReadMultiplexerAddress;
wire  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataReadAddressSource;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_data;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataReadMultiplexerAddress;
wire  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataReadAddressSource;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequested = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexAcquired = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockIsSelected;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequested = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexAcquired = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockIsSelected;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequested = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexAcquired = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockIsSelected;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequested = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexAcquired = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockIsSelected;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequested = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexAcquired = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockIsSelected;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequested = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexAcquired = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockIsSelected;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0StatesTSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_LockMutexAcquired;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0StatesSync2internal_LockMutexAcquired;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0StatesTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryIsSelected;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0StatesTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryMemoryAcquired;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitItem;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1StatesTSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_LockMutexAcquired;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1StatesSync4internal_LockMutexAcquired;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1StatesTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryIsSelected;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1StatesTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryMemoryAcquired;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitItem;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2StatesTSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_LockMutexAcquired;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2StatesSync6internal_LockMutexAcquired;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2StatesTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryIsSelected;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2StatesTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryMemoryAcquired;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitItem;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitItem;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitItem;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitItem;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitItem;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitItem;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitItem;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitItem;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitItem;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitItem;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitItem;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitItem;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitItem;
wire  BoardSignals_Clock;
wire  BoardSignals_Reset;
wire  BoardSignals_Running;
wire  BoardSignals_Starting;
wire  BoardSignals_Started;
reg  InternalReset = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Reset;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Enabled;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_OutTimer;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_CounterEqualToValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_CounterReset;
wire  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Counter_MaxValue = 26'b10111110101111000010000000;
wire  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Counter_NextCounterValue;
wire  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_CounterIncrement = 26'b00000000000000000000000001;
reg  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Counter_Value = 26'b00000000000000000000000000;
wire  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Counter_NextValue;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveQ = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveD = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDQ = 1'b1;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDD = 1'b0;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iQ = 8'b00000000;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iD = 8'b00000000;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bQ = 8'b00000000;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bD = 8'b00000000;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedQ = 8'b00000000;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedD = 8'b00000000;
reg  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iQ = 4'b0000;
reg  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iD = 4'b0000;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iQ = 8'b00000000;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iD = 8'b00000000;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bQ = 8'b00000000;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bD = 8'b00000000;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedQ = 8'b00000000;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedD = 8'b00000000;
reg  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iQ = 4'b0000;
reg  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iD = 4'b0000;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iQ = 8'b00000000;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iD = 8'b00000000;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bQ = 8'b00000000;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bD = 8'b00000000;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedQ = 8'b00000000;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedD = 8'b00000000;
reg  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iQ = 4'b0000;
reg  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iD = 4'b0000;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveAddressEncoderTSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_IsInV = 1'b0;
reg  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsInV = 4'b0000;
reg  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsInV = 4'b0000;
reg  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsInV = 4'b0000;
reg  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsInV = 4'b0000;
reg  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsInV = 4'b0000;
reg  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsInV = 4'b0000;
reg  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsInV = 4'b0000;
reg  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsInV = 4'b0000;
reg  [4:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsInV = 4'b0000;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsInV = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsInV = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_Clock;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_Reset;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_InReadAddress = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_InReadEnabled;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_OutData;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_InWriteAddress = 5'b00000;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_InWriteEnabled = 1'b0;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_InData = 8'b00000000;
reg [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock [0 : 28];
initial
begin : Init_Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[0] = 8'b00110000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[1] = 8'b00111010;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[2] = 8'b00100000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[3] = 8'b01001000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[4] = 8'b01100101;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[5] = 8'b01101100;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[6] = 8'b01101100;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[7] = 8'b01101111;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[8] = 8'b00100000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[9] = 8'b01010111;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[10] = 8'b01101111;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[11] = 8'b01110010;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[12] = 8'b01101100;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[13] = 8'b01100100;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[14] = 8'b00100000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[15] = 8'b01100110;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[16] = 8'b01110010;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[17] = 8'b01101111;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[18] = 8'b01101101;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[19] = 8'b00100000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[20] = 8'b01101000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[21] = 8'b01100001;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[22] = 8'b01101110;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[23] = 8'b01100100;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[24] = 8'b01101100;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[25] = 8'b01100101;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[26] = 8'b01110010;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[27] = 8'b00100001;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[28] = 8'b00001010;
end
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_ReadBlock = 8'b00000000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0Selected;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutAddress;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutValid;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0V = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0InternalSelected = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_Clock;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_Reset;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_InReadAddress = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_InReadEnabled;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_OutData;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_InWriteAddress = 5'b00000;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_InWriteEnabled = 1'b0;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_InData = 8'b00000000;
reg [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock [0 : 28];
initial
begin : Init_Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[0] = 8'b00110000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[1] = 8'b00111010;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[2] = 8'b00100000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[3] = 8'b01001000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[4] = 8'b01100101;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[5] = 8'b01101100;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[6] = 8'b01101100;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[7] = 8'b01101111;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[8] = 8'b00100000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[9] = 8'b01010111;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[10] = 8'b01101111;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[11] = 8'b01110010;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[12] = 8'b01101100;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[13] = 8'b01100100;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[14] = 8'b00100000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[15] = 8'b01100110;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[16] = 8'b01110010;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[17] = 8'b01101111;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[18] = 8'b01101101;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[19] = 8'b00100000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[20] = 8'b01101000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[21] = 8'b01100001;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[22] = 8'b01101110;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[23] = 8'b01100100;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[24] = 8'b01101100;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[25] = 8'b01100101;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[26] = 8'b01110010;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[27] = 8'b00100001;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[28] = 8'b00001010;
end
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_ReadBlock = 8'b00000000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0Selected;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutAddress;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutValid;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0V = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0InternalSelected = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_Clock;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_Reset;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_InReadAddress = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_InReadEnabled;
wire  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_OutData;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_InWriteAddress = 5'b00000;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_InWriteEnabled = 1'b0;
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_InData = 8'b00000000;
reg [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock [0 : 28];
initial
begin : Init_Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[0] = 8'b00110000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[1] = 8'b00111010;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[2] = 8'b00100000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[3] = 8'b01001000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[4] = 8'b01100101;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[5] = 8'b01101100;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[6] = 8'b01101100;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[7] = 8'b01101111;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[8] = 8'b00100000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[9] = 8'b01010111;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[10] = 8'b01101111;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[11] = 8'b01110010;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[12] = 8'b01101100;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[13] = 8'b01100100;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[14] = 8'b00100000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[15] = 8'b01100110;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[16] = 8'b01110010;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[17] = 8'b01101111;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[18] = 8'b01101101;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[19] = 8'b00100000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[20] = 8'b01101000;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[21] = 8'b01100001;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[22] = 8'b01101110;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[23] = 8'b01100100;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[24] = 8'b01101100;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[25] = 8'b01100101;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[26] = 8'b01110010;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[27] = 8'b00100001;
	Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[28] = 8'b00001010;
end
reg  [8:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_ReadBlock = 8'b00000000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0Selected;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutAddress;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutValid;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0V = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0InternalSelected = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_InSet;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_InReset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_OutEvent = 1'b0;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_CurrentState = 2'b00;
wire  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_NextState;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Ready_NextState = 2'b00;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Set_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_InSet;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_InReset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_OutEvent = 1'b0;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_CurrentState = 2'b00;
wire  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_NextState;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Ready_NextState = 2'b00;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Set_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_InSet;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_InReset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_OutEvent = 1'b0;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_CurrentState = 2'b00;
wire  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_NextState;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Ready_NextState = 2'b00;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Set_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_Clock;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_Reset = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_OutValid;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0Selected;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1Selected;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2Selected;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MREInSet;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_InternalHasInput;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_InternalHasMRE;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_InternalHasNoMRE;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0Confirmed;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0Confirmed;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0V = 2'b00;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0InternalSelected = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0InReset;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1Confirmed;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1Confirmed;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1V = 2'b00;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1InternalSelected = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1InReset;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2Confirmed;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2Confirmed;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2V = 2'b00;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2InternalSelected = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2InReset;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_InSet;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_InReset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_OutEvent = 1'b0;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState = 2'b00;
wire  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_NextState;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Ready_NextState = 2'b00;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Set_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_InSet;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_InReset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_OutEvent = 1'b0;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState_FSM_CurrentState = 2'b00;
wire  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState_FSM_NextState;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState_FSM_Ready_NextState = 2'b00;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState_FSM_Set_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_InSet;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_InReset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_OutEvent = 1'b0;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState_FSM_CurrentState = 2'b00;
wire  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState_FSM_NextState;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState_FSM_Ready_NextState = 2'b00;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState_FSM_Set_NextState = 2'b00;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_CurrentState = 2'b00;
wire  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_NextState;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_IsIn;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_To_Waiting;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_InSet;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_InReset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_OutEvent = 1'b0;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_CurrentState = 2'b00;
wire  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_NextState;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Ready_NextState = 2'b00;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Set_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_Clock;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_Reset = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_OutValid;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Selected;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MREInSet;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasInput;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasMRE;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasNoMRE;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Confirmed;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0Confirmed;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0V = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0InternalSelected = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0InReset;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_InSet;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_InReset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_OutEvent = 1'b0;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState = 2'b00;
wire  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_NextState;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Ready_NextState = 2'b00;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Set_NextState = 2'b00;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_CurrentState = 2'b00;
wire  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_NextState;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_IsIn;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_To_Waiting;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_InSet;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_InReset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_OutEvent = 1'b0;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_CurrentState = 2'b00;
wire  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_NextState;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Ready_NextState = 2'b00;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Set_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_Clock;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_Reset = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_OutValid;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Selected;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MREInSet;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasInput;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasMRE;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasNoMRE;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Confirmed;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0Confirmed;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0V = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0InternalSelected = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0InReset;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_InSet;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_InReset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_OutEvent = 1'b0;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState = 2'b00;
wire  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_NextState;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Ready_NextState = 2'b00;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Set_NextState = 2'b00;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_CurrentState = 2'b00;
wire  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_NextState;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_IsIn;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_To_Waiting;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_InSet;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_InReset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_OutEvent = 1'b0;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_CurrentState = 2'b00;
wire  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_NextState;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Ready_NextState = 2'b00;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Set_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_Clock;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_Reset = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_OutValid;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Selected;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MREInSet;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasInput;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasMRE;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasNoMRE;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Confirmed;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0Confirmed;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0V = 1'b0;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0InternalSelected = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0InReset;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_InSet;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_InReset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_OutEvent = 1'b0;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState = 2'b00;
wire  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_NextState;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Ready_NextState = 2'b00;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Set_NextState = 2'b00;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_CurrentState = 2'b00;
wire  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_NextState;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_IsIn;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_To_Waiting;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsInV = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderHiSignalV;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsInV = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderHiSignalV;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsInV = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderHiSignalV;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsInV = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderHiSignalV;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsInV = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderHiSignalV;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsInV = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderHiSignalV;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Reset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Enabled = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_OutTimer;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_CounterEqualToValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_CounterReset;
wire  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Counter_MaxValue = 26'b10111110101111000010000000;
wire  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Counter_NextCounterValue;
wire  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_CounterIncrement = 26'b00000000000000000000000001;
reg  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Counter_Value = 26'b00000000000000000000000000;
wire  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Counter_NextValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Reset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Enabled = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_OutTimer;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_CounterEqualToValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_CounterReset;
wire  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Counter_MaxValue = 26'b10111110101111000010000000;
wire  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Counter_NextCounterValue;
wire  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_CounterIncrement = 26'b00000000000000000000000001;
reg  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Counter_Value = 26'b00000000000000000000000000;
wire  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Counter_NextValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Reset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Enabled = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_OutTimer;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_CounterEqualToValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_CounterReset;
wire  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Counter_MaxValue = 26'b10111110101111000010000000;
wire  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Counter_NextCounterValue;
wire  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_CounterIncrement = 26'b00000000000000000000000001;
reg  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Counter_Value = 26'b00000000000000000000000000;
wire  [26:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Counter_NextValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Reset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Enabled = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_OutTimer;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_CounterEqualToValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_CounterReset;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Counter_MaxValue = 9'b110110010;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Counter_NextCounterValue;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_CounterIncrement = 9'b000000001;
reg  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Counter_Value = 9'b000000000;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Counter_NextValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Reset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Enabled = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_OutTimer;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_CounterEqualToValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_CounterReset;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Counter_MaxValue = 9'b110110010;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Counter_NextCounterValue;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_CounterIncrement = 9'b000000001;
reg  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Counter_Value = 9'b000000000;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Counter_NextValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Reset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Enabled = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_OutTimer;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_CounterEqualToValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_CounterReset;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Counter_MaxValue = 9'b110110010;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Counter_NextCounterValue;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_CounterIncrement = 9'b000000001;
reg  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Counter_Value = 9'b000000000;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Counter_NextValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Reset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Enabled = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_OutTimer;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_CounterEqualToValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_CounterReset;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Counter_MaxValue = 9'b110110010;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Counter_NextCounterValue;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_CounterIncrement = 9'b000000001;
reg  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Counter_Value = 9'b000000000;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Counter_NextValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Reset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Enabled = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_OutTimer;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_CounterEqualToValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_CounterReset;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Counter_MaxValue = 9'b110110010;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Counter_NextCounterValue;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_CounterIncrement = 9'b000000001;
reg  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Counter_Value = 9'b000000000;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Counter_NextValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Reset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Enabled = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_OutTimer;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_CounterEqualToValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_CounterReset;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Counter_MaxValue = 9'b110110010;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Counter_NextCounterValue;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_CounterIncrement = 9'b000000001;
reg  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Counter_Value = 9'b000000000;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Counter_NextValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Reset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Enabled = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_OutTimer;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_CounterEqualToValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_CounterReset;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Counter_MaxValue = 9'b110110010;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Counter_NextCounterValue;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_CounterIncrement = 9'b000000001;
reg  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Counter_Value = 9'b000000000;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Counter_NextValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Reset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Enabled = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_OutTimer;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_CounterEqualToValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_CounterReset;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Counter_MaxValue = 9'b110110010;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Counter_NextCounterValue;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_CounterIncrement = 9'b000000001;
reg  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Counter_Value = 9'b000000000;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Counter_NextValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Reset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Enabled = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_OutTimer;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_CounterEqualToValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_CounterReset;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Counter_MaxValue = 9'b110110010;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Counter_NextCounterValue;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_CounterIncrement = 9'b000000001;
reg  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Counter_Value = 9'b000000000;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Counter_NextValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Reset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Enabled = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_OutTimer;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_CounterEqualToValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_CounterReset;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Counter_MaxValue = 9'b110110010;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Counter_NextCounterValue;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_CounterIncrement = 9'b000000001;
reg  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Counter_Value = 9'b000000000;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Counter_NextValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Reset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Enabled = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_OutTimer;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_CounterEqualToValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_CounterReset;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Counter_MaxValue = 9'b110110010;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Counter_NextCounterValue;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_CounterIncrement = 9'b000000001;
reg  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Counter_Value = 9'b000000000;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Counter_NextValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Reset;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Enabled = 1'b1;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_OutTimer;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_CounterEqualToValue;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_CounterReset;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Counter_MaxValue = 9'b110110010;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Counter_NextCounterValue;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_CounterIncrement = 9'b000000001;
reg  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Counter_Value = 9'b000000000;
wire  [9:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Counter_NextValue;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_CurrentState = 5'b00000;
wire  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_NextState;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Waiting_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Waiting_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Lock_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Lock_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Lock_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Release_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Release_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Release_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Finish_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Finish_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Finish_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_CurrentState = 5'b00000;
wire  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_NextState;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Waiting_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Waiting_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Lock_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Lock_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Lock_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Release_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Release_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Release_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Finish_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Finish_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Finish_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_CurrentState = 5'b00000;
wire  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_NextState;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Waiting_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Waiting_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Lock_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Lock_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Lock_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Release_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Release_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Release_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Finish_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Finish_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Finish_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_CurrentState = 5'b00000;
wire  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_NextState;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_CurrentState = 5'b00000;
wire  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_NextState;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_CurrentState = 5'b00000;
wire  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_NextState;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished = 1'b0;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished;
reg  [5:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_NextState = 5'b00000;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_Finished = 1'b0;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_CurrentState = 2'b00;
wire  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_NextState;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Waiting_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Waiting_Finished;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_Finished = 1'b0;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_From;
reg  [2:1] Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Finish_NextState = 2'b00;
wire  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Finish_IsIn;
reg  Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Finish_Finished = 1'b0;
work_Quokka_BoardSignalsProc Quokka_T01SharedUARTController_TopLevel_Aggregator_BoardSignalsConnection(BoardSignals_Clock,BoardSignals_Reset,BoardSignals_Running,BoardSignals_Starting,BoardSignals_Started,Quokka_T01SharedUARTController_TopLevel_Aggregator_Clock,Quokka_T01SharedUARTController_TopLevel_Aggregator_Reset,InternalReset);
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_CounterEqualToValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Counter_Value == Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Counter_MaxValue ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Counter_NextCounterValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Counter_Value + Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_CounterIncrement;
always @(posedge BoardSignals_Clock)
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_CounterReset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Counter_Value <= 'b00000000000000000000000000;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Enabled == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Counter_NextValue;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Counter_Value;
end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_CounterReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Reset | Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_CounterEqualToValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_OutTimer = Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Enabled & Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_CounterEqualToValue;
always @(posedge BoardSignals_Clock)
begin
if ( BoardSignals_Reset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveDefault;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveWriteEnable == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveD;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveQ;
end
end
always @(posedge BoardSignals_Clock)
begin
if ( BoardSignals_Reset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDDefault;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDWriteEnable == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDD;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDQ;
end
end
always @(posedge BoardSignals_Clock)
begin
if ( BoardSignals_Reset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iDefault;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iWriteEnable == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iD;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iQ;
end
end
always @(posedge BoardSignals_Clock)
begin
if ( BoardSignals_Reset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bDefault;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bWriteEnable == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bD;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bQ;
end
end
always @(posedge BoardSignals_Clock)
begin
if ( BoardSignals_Reset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedDefault;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedWriteEnable == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedD;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedQ;
end
end
always @(posedge BoardSignals_Clock)
begin
if ( BoardSignals_Reset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iDefault;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iWriteEnable == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iD;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iQ;
end
end
always @(posedge BoardSignals_Clock)
begin
if ( BoardSignals_Reset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iDefault;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iWriteEnable == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iD;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iQ;
end
end
always @(posedge BoardSignals_Clock)
begin
if ( BoardSignals_Reset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bDefault;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bWriteEnable == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bD;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bQ;
end
end
always @(posedge BoardSignals_Clock)
begin
if ( BoardSignals_Reset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedDefault;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedWriteEnable == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedD;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedQ;
end
end
always @(posedge BoardSignals_Clock)
begin
if ( BoardSignals_Reset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iDefault;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iWriteEnable == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iD;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iQ;
end
end
always @(posedge BoardSignals_Clock)
begin
if ( BoardSignals_Reset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iDefault;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iWriteEnable == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iD;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iQ;
end
end
always @(posedge BoardSignals_Clock)
begin
if ( BoardSignals_Reset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bDefault;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bWriteEnable == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bD;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bQ;
end
end
always @(posedge BoardSignals_Clock)
begin
if ( BoardSignals_Reset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedDefault;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedWriteEnable == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedD;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedQ;
end
end
always @(posedge BoardSignals_Clock)
begin
if ( BoardSignals_Reset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iDefault;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iWriteEnable == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iD;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iQ <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iQ;
end
end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerTSUART_L16F13T32_IA_L17F17T47_StepTSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveSource;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveD = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDMultiplexerAddress)
    'b0000:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_StepTSUART_L15F9L43T10_internalTXDSource;
    'b0001:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_StepTSUART_L15F9L43T10_internalTXDSource;
    'b0010:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_StepTSUART_L15F9L43T10_internalTXDSource;
    'b0011:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_StepTSUART_L15F9L43T10_internalTXDSource;
    'b0100:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_StepTSUART_L15F9L43T10_internalTXDSource;
    'b0101:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_StepTSUART_L15F9L43T10_internalTXDSource;
    'b0110:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_StepTSUART_L15F9L43T10_internalTXDSource;
    'b0111:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_StepTSUART_L15F9L43T10_internalTXDSource;
    'b1000:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_StepTSUART_L15F9L43T10_internalTXDSource;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDD = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iSource;
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iSource;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iD = 'b00000000;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemoryTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bSource;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bD = 'b00000000;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedSource;
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedSource;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedD = 'b00000000;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iSource;
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iSource;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iD = 'b0000;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iSource;
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iSource;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iD = 'b00000000;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemoryTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bSource;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bD = 'b00000000;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedSource;
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedSource;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedD = 'b00000000;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iSource;
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iSource;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iD = 'b0000;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iSource;
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iSource;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iD = 'b00000000;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemoryTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bSource;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bD = 'b00000000;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedSource;
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedSource;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedD = 'b00000000;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iSource;
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iSource;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iD = 'b0000;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveAddressEncoderTSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveAddressEncoderTSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_IsInV = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsInV = 'b0000;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsInV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsInV = 'b0001;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsInV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsInV = 'b0010;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsInV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsInV = 'b0011;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsInV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsInV = 'b0100;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsInV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsInV = 'b0101;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsInV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsInV = 'b0110;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsInV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsInV = 'b0111;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsInV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsInV = 'b1000;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsInV = 'b0000;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsInV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsInV = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsInV = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsInV = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsInV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsInV = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsInV = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsInV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsInV = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsInV = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsInV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsInV = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsInV = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsInV = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsInV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsInV = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsInV = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsInV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsInV = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsInV = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsInV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsInV = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsInV = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsInV = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsInV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsInV = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsInV = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsInV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsInV = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsInV = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveWriteEnable = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_From;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDWriteEnable = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iWriteEnable = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bWriteEnable = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedWriteEnable = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iWriteEnable = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iWriteEnable = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bWriteEnable = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedWriteEnable = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iWriteEnable = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iWriteEnable = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bWriteEnable = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedWriteEnable = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iWriteEnable = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From;
always @(posedge Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_Clock)
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_InReadEnabled)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_ReadBlock <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_InReadAddress];
  default:
;
endcase
end
always @(posedge Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_Clock)
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_InWriteEnabled)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_InWriteAddress] <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_InData;
  default:
;
endcase
end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0V)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0InternalSelected = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0InternalSelected = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0V = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0V = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0Selected = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutValid & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0InternalSelected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutValid = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataReadMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_InReadAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataReadAddressSource;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_InReadAddress = 'b00000;
endcase

end
always @(posedge Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_Clock)
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_InReadEnabled)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_ReadBlock <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_InReadAddress];
  default:
;
endcase
end
always @(posedge Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_Clock)
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_InWriteEnabled)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_InWriteAddress] <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_InData;
  default:
;
endcase
end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0V)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0InternalSelected = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0InternalSelected = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0V = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0V = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0Selected = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutValid & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0InternalSelected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutValid = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataReadMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_InReadAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataReadAddressSource;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_InReadAddress = 'b00000;
endcase

end
always @(posedge Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_Clock)
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_InReadEnabled)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_ReadBlock <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_InReadAddress];
  default:
;
endcase
end
always @(posedge Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_Clock)
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_InWriteEnabled)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_MemoryBlock[Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_InWriteAddress] <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_InData;
  default:
;
endcase
end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0V)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0InternalSelected = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0InternalSelected = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0V = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0V = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0Selected = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutValid & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0InternalSelected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutValid = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataReadMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_InReadAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataReadAddressSource;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_InReadAddress = 'b00000;
endcase

end
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_NextState),
    .Ready_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Ready_NextState),
    .Set_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Set_NextState));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_CurrentState <= 0/*Ready*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_NextState;
        end
end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_InSet)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Ready_NextState = 2'b01;// Set
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Ready_NextState = 2'b00;// Ready
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_InReset)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Set_NextState = 2'b00;// Ready
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Set_NextState = 2'b01;// Set
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_CurrentState)
    2'b01:// Set
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_OutEvent = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_OutEvent = 'b0;
endcase

end
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_NextState),
    .Ready_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Ready_NextState),
    .Set_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Set_NextState));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_CurrentState <= 0/*Ready*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_NextState;
        end
end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_InSet)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Ready_NextState = 2'b01;// Set
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Ready_NextState = 2'b00;// Ready
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_InReset)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Set_NextState = 2'b00;// Ready
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Set_NextState = 2'b01;// Set
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_CurrentState)
    2'b01:// Set
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_OutEvent = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_OutEvent = 'b0;
endcase

end
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_NextState),
    .Ready_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Ready_NextState),
    .Set_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Set_NextState));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_CurrentState <= 0/*Ready*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_NextState;
        end
end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_InSet)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Ready_NextState = 2'b01;// Set
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Ready_NextState = 2'b00;// Ready
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_InReset)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Set_NextState = 2'b00;// Ready
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_Set_NextState = 2'b01;// Set
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_EventState_FSM_CurrentState)
    2'b01:// Set
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_OutEvent = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_OutEvent = 'b0;
endcase

end
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_NextState),
    .Ready_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Ready_NextState),
    .Set_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Set_NextState));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState <= 0/*Ready*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_NextState;
        end
end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_InSet)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Ready_NextState = 2'b01;// Set
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Ready_NextState = 2'b00;// Ready
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_InReset)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Set_NextState = 2'b00;// Ready
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Set_NextState = 2'b01;// Set
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState)
    2'b01:// Set
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_OutEvent = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_OutEvent = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0Confirmed = ~Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0Confirmed = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0Confirmed & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0Selected & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_IsIn;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0InReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0Confirmed | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_To_Waiting;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0V)
    'b00:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0InternalSelected = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0InternalSelected = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_OutEvent)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0V = 'b00;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0V = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1V;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0Selected = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_OutValid & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0InternalSelected;
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState_FSM_NextState),
    .Ready_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState_FSM_Ready_NextState),
    .Set_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState_FSM_Set_NextState));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState_FSM_CurrentState <= 0/*Ready*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState_FSM_NextState;
        end
end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_InSet)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState_FSM_Ready_NextState = 2'b01;// Set
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState_FSM_Ready_NextState = 2'b00;// Ready
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_InReset)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState_FSM_Set_NextState = 2'b00;// Ready
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState_FSM_Set_NextState = 2'b01;// Set
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_EventState_FSM_CurrentState)
    2'b01:// Set
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_OutEvent = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_OutEvent = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1Confirmed = ~Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1Confirmed = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1Confirmed & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1Selected & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_IsIn;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1InReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1Confirmed | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_To_Waiting;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0V)
    'b01:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1InternalSelected = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1InternalSelected = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_OutEvent)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1V = 'b01;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1V = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2V;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1Selected = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_OutValid & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1InternalSelected;
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState_FSM_NextState),
    .Ready_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState_FSM_Ready_NextState),
    .Set_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState_FSM_Set_NextState));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState_FSM_CurrentState <= 0/*Ready*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState_FSM_NextState;
        end
end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_InSet)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState_FSM_Ready_NextState = 2'b01;// Set
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState_FSM_Ready_NextState = 2'b00;// Ready
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_InReset)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState_FSM_Set_NextState = 2'b00;// Ready
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState_FSM_Set_NextState = 2'b01;// Set
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_EventState_FSM_CurrentState)
    2'b01:// Set
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_OutEvent = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_OutEvent = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2Confirmed = ~Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2Confirmed = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2Confirmed & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2Selected & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_IsIn;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2InReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2Confirmed | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_To_Waiting;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0V)
    'b10:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2InternalSelected = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2InternalSelected = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_OutEvent)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2V = 'b10;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2V = 1'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2Selected = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_OutValid & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2InternalSelected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_InternalHasInput = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0 | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1 | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_InternalHasMRE = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_OutEvent | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_OutEvent | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_OutEvent;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_InternalHasNoMRE = ~Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_InternalHasMRE;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MREInSet = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_InternalHasInput & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_IsIn;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_InternalHasInput)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_NextState = 2'b01;// Dispatching
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_NextState = 2'b00;// Waiting
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_InternalHasNoMRE)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_NextState = 2'b00;// Waiting
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_NextState = 2'b01;// Dispatching
endcase

end
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_NextState),
    .Waiting_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_NextState),
    .Waiting_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_IsIn),
    .Dispatching_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_NextState),
    .Dispatching_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_IsIn),
    .Dispatching_To_Waiting (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_To_Waiting));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_CurrentState <= 0/*Waiting*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_NextState;
        end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_InSet = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_InSet = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_InSet = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_InReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn | BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_InReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn | BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_InReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn | BoardSignals_Reset;
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_NextState),
    .Ready_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Ready_NextState),
    .Set_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Set_NextState));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_CurrentState <= 0/*Ready*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_NextState;
        end
end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_InSet)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Ready_NextState = 2'b01;// Set
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Ready_NextState = 2'b00;// Ready
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_InReset)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Set_NextState = 2'b00;// Ready
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Set_NextState = 2'b01;// Set
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_CurrentState)
    2'b01:// Set
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_OutEvent = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_OutEvent = 'b0;
endcase

end
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_NextState),
    .Ready_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Ready_NextState),
    .Set_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Set_NextState));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState <= 0/*Ready*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_NextState;
        end
end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_InSet)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Ready_NextState = 2'b01;// Set
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Ready_NextState = 2'b00;// Ready
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_InReset)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Set_NextState = 2'b00;// Ready
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Set_NextState = 2'b01;// Set
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState)
    2'b01:// Set
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_OutEvent = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_OutEvent = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Confirmed = ~Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0Confirmed = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Confirmed & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Selected & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_IsIn;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0InReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0Confirmed | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_To_Waiting;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0V)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0InternalSelected = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0InternalSelected = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_OutEvent)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0V = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0V = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Selected = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_OutValid & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0InternalSelected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasInput = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasMRE = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_OutEvent;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasNoMRE = ~Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasMRE;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MREInSet = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasInput & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_IsIn;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasInput)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_NextState = 2'b01;// Dispatching
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_NextState = 2'b00;// Waiting
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasNoMRE)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_NextState = 2'b00;// Waiting
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_NextState = 2'b01;// Dispatching
endcase

end
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_NextState),
    .Waiting_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_NextState),
    .Waiting_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_IsIn),
    .Dispatching_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_NextState),
    .Dispatching_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_IsIn),
    .Dispatching_To_Waiting (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_To_Waiting));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_CurrentState <= 0/*Waiting*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_NextState;
        end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_InSet = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Lock_IsIn;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_InReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Release_IsIn | BoardSignals_Reset;
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_NextState),
    .Ready_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Ready_NextState),
    .Set_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Set_NextState));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_CurrentState <= 0/*Ready*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_NextState;
        end
end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_InSet)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Ready_NextState = 2'b01;// Set
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Ready_NextState = 2'b00;// Ready
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_InReset)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Set_NextState = 2'b00;// Ready
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Set_NextState = 2'b01;// Set
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_CurrentState)
    2'b01:// Set
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_OutEvent = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_OutEvent = 'b0;
endcase

end
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_NextState),
    .Ready_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Ready_NextState),
    .Set_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Set_NextState));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState <= 0/*Ready*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_NextState;
        end
end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_InSet)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Ready_NextState = 2'b01;// Set
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Ready_NextState = 2'b00;// Ready
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_InReset)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Set_NextState = 2'b00;// Ready
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Set_NextState = 2'b01;// Set
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState)
    2'b01:// Set
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_OutEvent = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_OutEvent = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Confirmed = ~Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0Confirmed = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Confirmed & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Selected & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_IsIn;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0InReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0Confirmed | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_To_Waiting;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0V)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0InternalSelected = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0InternalSelected = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_OutEvent)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0V = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0V = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Selected = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_OutValid & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0InternalSelected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasInput = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasMRE = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_OutEvent;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasNoMRE = ~Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasMRE;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MREInSet = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasInput & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_IsIn;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasInput)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_NextState = 2'b01;// Dispatching
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_NextState = 2'b00;// Waiting
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasNoMRE)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_NextState = 2'b00;// Waiting
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_NextState = 2'b01;// Dispatching
endcase

end
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_NextState),
    .Waiting_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_NextState),
    .Waiting_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_IsIn),
    .Dispatching_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_NextState),
    .Dispatching_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_IsIn),
    .Dispatching_To_Waiting (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_To_Waiting));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_CurrentState <= 0/*Waiting*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_NextState;
        end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_InSet = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Lock_IsIn;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_InReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Release_IsIn | BoardSignals_Reset;
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_NextState),
    .Ready_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Ready_NextState),
    .Set_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Set_NextState));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_CurrentState <= 0/*Ready*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_NextState;
        end
end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_InSet)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Ready_NextState = 2'b01;// Set
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Ready_NextState = 2'b00;// Ready
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_InReset)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Set_NextState = 2'b00;// Ready
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_Set_NextState = 2'b01;// Set
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_EventState_FSM_CurrentState)
    2'b01:// Set
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_OutEvent = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_OutEvent = 'b0;
endcase

end
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_NextState),
    .Ready_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Ready_NextState),
    .Set_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Set_NextState));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState <= 0/*Ready*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_NextState;
        end
end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_InSet)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Ready_NextState = 2'b01;// Set
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Ready_NextState = 2'b00;// Ready
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_InReset)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Set_NextState = 2'b00;// Ready
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_Set_NextState = 2'b01;// Set
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_EventState_FSM_CurrentState)
    2'b01:// Set
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_OutEvent = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_OutEvent = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Confirmed = ~Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0Confirmed = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Confirmed & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Selected & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_IsIn;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0InReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0Confirmed | Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_To_Waiting;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0V)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0InternalSelected = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0InternalSelected = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_OutEvent)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0V = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0V = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Selected = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_OutValid & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0InternalSelected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasInput = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasMRE = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_OutEvent;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasNoMRE = ~Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasMRE;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MREInSet = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasInput & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_IsIn;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasInput)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_NextState = 2'b01;// Dispatching
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_NextState = 2'b00;// Waiting
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasNoMRE)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_NextState = 2'b00;// Waiting
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_NextState = 2'b01;// Dispatching
endcase

end
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_NextState),
    .Waiting_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_NextState),
    .Waiting_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Waiting_IsIn),
    .Dispatching_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_NextState),
    .Dispatching_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_IsIn),
    .Dispatching_To_Waiting (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_Dispatching_To_Waiting));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_CurrentState <= 0/*Waiting*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_BlockingPEncoderStates_FSM_NextState;
        end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_InSet = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Lock_IsIn;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_InReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Release_IsIn | BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_Expr = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_ExprLhs < Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_ExprRhs ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_Expr = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_ExprLhs < Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_ExprRhs ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_Expr = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_ExprLhs > Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_ExprRhs ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_Expr = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_ExprLhs < Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_ExprRhs ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_Expr = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_ExprLhs < Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_ExprRhs ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_Expr = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_ExprLhs > Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_ExprRhs ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_Expr = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_ExprLhs < Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_ExprRhs ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_Expr = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_ExprLhs < Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_ExprRhs ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_Expr = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_ExprLhs > Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_ExprRhs ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_aliveHandler_IA_L16F13L18T14_IA_L17F33T47_Expr = ~Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_aliveHandler_IA_L16F13L18T14_IA_L17F33T47_Expr_1;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr_1 & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr_2;
// Output: Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr, Width: 8, ShiftBy: 1, Sources: 1
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[1] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[2];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[2] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[3];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[3] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[4];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[4] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[5];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[5] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[6];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[6] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[7];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[7] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[8];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[8] = 0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr_1 & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr_2;
// Output: Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr, Width: 8, ShiftBy: 1, Sources: 1
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[1] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[2];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[2] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[3];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[3] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[4];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[4] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[5];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[5] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[6];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[6] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[7];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[7] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[8];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[8] = 0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr_1 & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr_2;
// Output: Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr, Width: 8, ShiftBy: 1, Sources: 1
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[1] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[2];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[2] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[3];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[3] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[4];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[4] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[5];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[5] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[6];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[6] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[7];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[7] = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1[8];
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr[8] = 0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr_1 + Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr_2;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr_1 + Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr_2;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr_1 + Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr_2;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr_1 + Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr_2;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr_1 + Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr_2;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr_1 + Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr_2;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTrigger = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequenceTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerSource;
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTrigger = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerDefaultValue;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTrigger = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompleted = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceFinishTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedSource;
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompleted = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedDefaultValue;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompleted = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTrigger = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequenceTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerSource;
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTrigger = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerDefaultValue;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTrigger = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompleted = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceFinishTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedSource;
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompleted = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedDefaultValue;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompleted = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTrigger = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequenceTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerSource;
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTrigger = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerDefaultValue;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTrigger = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedMultiplexerAddress)
    'b0:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompleted = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceFinishTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedSource;
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompleted = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedDefaultValue;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompleted = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderHiSignalV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderHiSignalV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderHiSignalV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderHiSignalV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderHiSignalV;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsInV = 'b0;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsInV = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderHiSignalV;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0StatesTSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_LockMutexAcquired = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockIsSelected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0StatesSync2internal_LockMutexAcquired = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Lock_IsIn & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockIsSelected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0StatesTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryMemoryAcquired = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0StatesTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryIsSelected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_CounterEqualToValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Counter_Value == Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Counter_MaxValue ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Counter_NextCounterValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Counter_Value + Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_CounterIncrement;
always @(posedge BoardSignals_Clock)
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_CounterReset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Counter_Value <= 'b00000000000000000000000000;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Enabled == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Counter_NextValue;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Counter_Value;
end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_CounterReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Reset | Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_CounterEqualToValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_OutTimer = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Enabled & Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_CounterEqualToValue;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Enabled = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Enabled = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitItem;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1StatesTSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_LockMutexAcquired = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockIsSelected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1StatesSync4internal_LockMutexAcquired = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Lock_IsIn & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockIsSelected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1StatesTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryMemoryAcquired = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1StatesTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryIsSelected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_CounterEqualToValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Counter_Value == Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Counter_MaxValue ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Counter_NextCounterValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Counter_Value + Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_CounterIncrement;
always @(posedge BoardSignals_Clock)
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_CounterReset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Counter_Value <= 'b00000000000000000000000000;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Enabled == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Counter_NextValue;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Counter_Value;
end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_CounterReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Reset | Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_CounterEqualToValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_OutTimer = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Enabled & Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_CounterEqualToValue;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Enabled = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Enabled = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitItem;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2StatesTSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_LockMutexAcquired = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockIsSelected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2StatesSync6internal_LockMutexAcquired = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Lock_IsIn & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockIsSelected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2StatesTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryMemoryAcquired = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn & Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2StatesTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryIsSelected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_CounterEqualToValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Counter_Value == Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Counter_MaxValue ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Counter_NextCounterValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Counter_Value + Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_CounterIncrement;
always @(posedge BoardSignals_Clock)
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_CounterReset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Counter_Value <= 'b00000000000000000000000000;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Enabled == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Counter_NextValue;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Counter_Value;
end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_CounterReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Reset | Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_CounterEqualToValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_OutTimer = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Enabled & Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_CounterEqualToValue;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Enabled = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Enabled = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitItem;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_CounterEqualToValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Counter_Value == Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Counter_MaxValue ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Counter_NextCounterValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Counter_Value + Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_CounterIncrement;
always @(posedge BoardSignals_Clock)
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_CounterReset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Counter_Value <= 'b000000000;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Enabled == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Counter_NextValue;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Counter_Value;
end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_CounterReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Reset | Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_CounterEqualToValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_OutTimer = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Enabled & Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_CounterEqualToValue;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Enabled = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Enabled = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitItem;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_CounterEqualToValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Counter_Value == Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Counter_MaxValue ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Counter_NextCounterValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Counter_Value + Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_CounterIncrement;
always @(posedge BoardSignals_Clock)
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_CounterReset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Counter_Value <= 'b000000000;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Enabled == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Counter_NextValue;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Counter_Value;
end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_CounterReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Reset | Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_CounterEqualToValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_OutTimer = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Enabled & Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_CounterEqualToValue;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Enabled = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Enabled = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitItem;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_CounterEqualToValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Counter_Value == Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Counter_MaxValue ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Counter_NextCounterValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Counter_Value + Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_CounterIncrement;
always @(posedge BoardSignals_Clock)
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_CounterReset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Counter_Value <= 'b000000000;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Enabled == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Counter_NextValue;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Counter_Value;
end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_CounterReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Reset | Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_CounterEqualToValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_OutTimer = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Enabled & Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_CounterEqualToValue;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Enabled = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Enabled = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitItem;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_CounterEqualToValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Counter_Value == Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Counter_MaxValue ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Counter_NextCounterValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Counter_Value + Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_CounterIncrement;
always @(posedge BoardSignals_Clock)
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_CounterReset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Counter_Value <= 'b000000000;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Enabled == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Counter_NextValue;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Counter_Value;
end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_CounterReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Reset | Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_CounterEqualToValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_OutTimer = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Enabled & Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_CounterEqualToValue;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Enabled = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Enabled = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitItem;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_CounterEqualToValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Counter_Value == Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Counter_MaxValue ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Counter_NextCounterValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Counter_Value + Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_CounterIncrement;
always @(posedge BoardSignals_Clock)
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_CounterReset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Counter_Value <= 'b000000000;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Enabled == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Counter_NextValue;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Counter_Value;
end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_CounterReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Reset | Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_CounterEqualToValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_OutTimer = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Enabled & Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_CounterEqualToValue;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Enabled = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Enabled = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitItem;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_CounterEqualToValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Counter_Value == Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Counter_MaxValue ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Counter_NextCounterValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Counter_Value + Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_CounterIncrement;
always @(posedge BoardSignals_Clock)
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_CounterReset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Counter_Value <= 'b000000000;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Enabled == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Counter_NextValue;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Counter_Value;
end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_CounterReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Reset | Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_CounterEqualToValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_OutTimer = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Enabled & Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_CounterEqualToValue;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Enabled = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Enabled = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitItem;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_CounterEqualToValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Counter_Value == Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Counter_MaxValue ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Counter_NextCounterValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Counter_Value + Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_CounterIncrement;
always @(posedge BoardSignals_Clock)
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_CounterReset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Counter_Value <= 'b000000000;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Enabled == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Counter_NextValue;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Counter_Value;
end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_CounterReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Reset | Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_CounterEqualToValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_OutTimer = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Enabled & Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_CounterEqualToValue;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Enabled = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Enabled = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitItem;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_CounterEqualToValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Counter_Value == Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Counter_MaxValue ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Counter_NextCounterValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Counter_Value + Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_CounterIncrement;
always @(posedge BoardSignals_Clock)
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_CounterReset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Counter_Value <= 'b000000000;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Enabled == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Counter_NextValue;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Counter_Value;
end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_CounterReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Reset | Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_CounterEqualToValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_OutTimer = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Enabled & Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_CounterEqualToValue;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Enabled = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Enabled = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitItem;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_CounterEqualToValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Counter_Value == Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Counter_MaxValue ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Counter_NextCounterValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Counter_Value + Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_CounterIncrement;
always @(posedge BoardSignals_Clock)
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_CounterReset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Counter_Value <= 'b000000000;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Enabled == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Counter_NextValue;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Counter_Value;
end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_CounterReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Reset | Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_CounterEqualToValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_OutTimer = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Enabled & Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_CounterEqualToValue;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Enabled = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Enabled = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitItem;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_CounterEqualToValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Counter_Value == Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Counter_MaxValue ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Counter_NextCounterValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Counter_Value + Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_CounterIncrement;
always @(posedge BoardSignals_Clock)
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_CounterReset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Counter_Value <= 'b000000000;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Enabled == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Counter_NextValue;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Counter_Value;
end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_CounterReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Reset | Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_CounterEqualToValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_OutTimer = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Enabled & Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_CounterEqualToValue;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Enabled = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Enabled = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitItem;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_CounterEqualToValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Counter_Value == Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Counter_MaxValue ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Counter_NextCounterValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Counter_Value + Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_CounterIncrement;
always @(posedge BoardSignals_Clock)
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_CounterReset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Counter_Value <= 'b000000000;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Enabled == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Counter_NextValue;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Counter_Value;
end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_CounterReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Reset | Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_CounterEqualToValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_OutTimer = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Enabled & Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_CounterEqualToValue;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Enabled = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Enabled = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitItem;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_CounterEqualToValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Counter_Value == Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Counter_MaxValue ? 1'b1 : 1'b0;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Counter_NextCounterValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Counter_Value + Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_CounterIncrement;
always @(posedge BoardSignals_Clock)
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_CounterReset == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Counter_Value <= 'b000000000;
end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Enabled == 1 ) begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Counter_NextValue;
end
else begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Counter_Value <= Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Counter_Value;
end
end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_CounterReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Reset | Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_CounterEqualToValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_OutTimer = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Enabled & Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_CounterEqualToValue;
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Enabled = 'b1;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Enabled = 'b0;
endcase

end
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitItem;
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Waiting_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Waiting_NextState = 5'b00000;// Waiting
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Waiting_NextState = 5'b00001;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState = 5'b00001;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step
    end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L27F24T28_Expr== 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState = 5'b00010;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState = 5'b10100;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState = 5'b00010;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState = 5'b00011;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState = 5'b00011;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState = 5'b00100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState = 5'b00100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState = 5'b00101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState = 5'b00101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step
    end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_Expr== 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState = 5'b00110;// Sync2
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState = 5'b01111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2_NextState = 5'b00110;// Sync2
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2_NextState = 5'b00111;// Sync2internal_Lock
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Lock_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Lock_NextState = 5'b00111;// Sync2internal_Lock
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Lock_NextState = 5'b01000;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState = 5'b01000;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState = 5'b01001;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState = 5'b01001;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState = 5'b01010;// Sync2internal_Release
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Release_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Release_NextState = 5'b01010;// Sync2internal_Release
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Release_NextState = 5'b01011;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState = 5'b01011;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState = 5'b01100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState = 5'b01100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState = 5'b01101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState = 5'b01101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState = 5'b01110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState = 5'b01110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider
    end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_Expr== 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState = 5'b00110;// Sync2
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState = 5'b01111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState = 5'b01111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState = 5'b10000;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState = 5'b10000;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState = 5'b10001;// TSUART_L27F17L39T18_TSUART_L38F21T59_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState = 5'b10001;// TSUART_L27F17L39T18_TSUART_L38F21T59_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState = 5'b10010;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState = 5'b10010;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState = 5'b10011;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState = 5'b10011;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider
    end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L27F24T28_Expr== 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState = 5'b00010;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState = 5'b10100;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState = 5'b10100;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState = 5'b10101;// Finish
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Finish_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Finish_NextState = 5'b10101;// Finish
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Finish_NextState = 5'b00000;// Waiting
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Waiting_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Waiting_NextState = 5'b00000;// Waiting
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Waiting_NextState = 5'b00001;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState = 5'b00001;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step
    end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L27F24T28_Expr== 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState = 5'b00010;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState = 5'b10100;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState = 5'b00010;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState = 5'b00011;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState = 5'b00011;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState = 5'b00100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState = 5'b00100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState = 5'b00101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState = 5'b00101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step
    end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_Expr== 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState = 5'b00110;// Sync4
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState = 5'b01111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4_NextState = 5'b00110;// Sync4
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4_NextState = 5'b00111;// Sync4internal_Lock
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Lock_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Lock_NextState = 5'b00111;// Sync4internal_Lock
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Lock_NextState = 5'b01000;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState = 5'b01000;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState = 5'b01001;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState = 5'b01001;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState = 5'b01010;// Sync4internal_Release
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Release_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Release_NextState = 5'b01010;// Sync4internal_Release
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Release_NextState = 5'b01011;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState = 5'b01011;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState = 5'b01100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState = 5'b01100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState = 5'b01101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState = 5'b01101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState = 5'b01110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState = 5'b01110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider
    end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_Expr== 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState = 5'b00110;// Sync4
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState = 5'b01111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState = 5'b01111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState = 5'b10000;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState = 5'b10000;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState = 5'b10001;// TSUART_L27F17L39T18_TSUART_L38F21T59_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState = 5'b10001;// TSUART_L27F17L39T18_TSUART_L38F21T59_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState = 5'b10010;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState = 5'b10010;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState = 5'b10011;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState = 5'b10011;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider
    end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L27F24T28_Expr== 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState = 5'b00010;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState = 5'b10100;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState = 5'b10100;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState = 5'b10101;// Finish
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Finish_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Finish_NextState = 5'b10101;// Finish
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Finish_NextState = 5'b00000;// Waiting
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Waiting_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Waiting_NextState = 5'b00000;// Waiting
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Waiting_NextState = 5'b00001;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState = 5'b00001;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step
    end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L27F24T28_Expr== 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState = 5'b00010;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState = 5'b10100;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState = 5'b00010;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState = 5'b00011;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState = 5'b00011;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState = 5'b00100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState = 5'b00100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState = 5'b00101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState = 5'b00101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step
    end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_Expr== 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState = 5'b00110;// Sync6
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState = 5'b01111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6_NextState = 5'b00110;// Sync6
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6_NextState = 5'b00111;// Sync6internal_Lock
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Lock_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Lock_NextState = 5'b00111;// Sync6internal_Lock
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Lock_NextState = 5'b01000;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState = 5'b01000;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState = 5'b01001;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState = 5'b01001;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState = 5'b01010;// Sync6internal_Release
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Release_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Release_NextState = 5'b01010;// Sync6internal_Release
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Release_NextState = 5'b01011;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState = 5'b01011;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState = 5'b01100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState = 5'b01100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState = 5'b01101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState = 5'b01101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState = 5'b01110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState = 5'b01110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider
    end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_Expr== 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState = 5'b00110;// Sync6
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState = 5'b01111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState = 5'b01111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState = 5'b10000;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState = 5'b10000;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState = 5'b10001;// TSUART_L27F17L39T18_TSUART_L38F21T59_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState = 5'b10001;// TSUART_L27F17L39T18_TSUART_L38F21T59_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState = 5'b10010;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState = 5'b10010;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState = 5'b10011;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState = 5'b10011;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider
    end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L27F24T28_Expr== 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState = 5'b00010;// TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState = 5'b10100;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState = 5'b10100;// TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState = 5'b10101;// Finish
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Finish_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Finish_NextState = 5'b10101;// Finish
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Finish_NextState = 5'b00000;// Waiting
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_NextState = 5'b00000;// Waiting
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_NextState = 5'b00001;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState = 5'b00001;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState = 5'b00010;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState = 5'b00010;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState = 5'b00011;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState = 5'b00011;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState = 5'b00100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState = 5'b00100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState = 5'b00101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState = 5'b00101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step
    end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_Expr== 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState = 5'b00110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState = 5'b01100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState = 5'b00110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState = 5'b00111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState = 5'b00111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState = 5'b01000;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState = 5'b01000;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState = 5'b01001;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState = 5'b01001;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState = 5'b01010;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState = 5'b01010;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState = 5'b01011;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState = 5'b01011;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider
    end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_Expr== 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState = 5'b00110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState = 5'b01100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState = 5'b01100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState = 5'b01101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState = 5'b01101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState = 5'b01110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState = 5'b01110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState = 5'b01111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState = 5'b01111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState = 5'b10000;// Finish
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_NextState = 5'b10000;// Finish
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_NextState = 5'b00000;// Waiting
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_NextState = 5'b00000;// Waiting
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_NextState = 5'b00001;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState = 5'b00001;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState = 5'b00010;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState = 5'b00010;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState = 5'b00011;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState = 5'b00011;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState = 5'b00100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState = 5'b00100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState = 5'b00101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState = 5'b00101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step
    end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_Expr== 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState = 5'b00110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState = 5'b01100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState = 5'b00110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState = 5'b00111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState = 5'b00111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState = 5'b01000;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState = 5'b01000;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState = 5'b01001;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState = 5'b01001;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState = 5'b01010;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState = 5'b01010;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState = 5'b01011;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState = 5'b01011;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider
    end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_Expr== 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState = 5'b00110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState = 5'b01100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState = 5'b01100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState = 5'b01101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState = 5'b01101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState = 5'b01110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState = 5'b01110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState = 5'b01111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState = 5'b01111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState = 5'b10000;// Finish
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_NextState = 5'b10000;// Finish
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_NextState = 5'b00000;// Waiting
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_NextState = 5'b00000;// Waiting
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_NextState = 5'b00001;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState = 5'b00001;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState = 5'b00010;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState = 5'b00010;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState = 5'b00011;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState = 5'b00011;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState = 5'b00100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState = 5'b00100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState = 5'b00101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState = 5'b00101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step
    end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_Expr== 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState = 5'b00110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState = 5'b01100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState = 5'b00110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState = 5'b00111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState = 5'b00111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState = 5'b01000;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState = 5'b01000;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState = 5'b01001;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState = 5'b01001;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState = 5'b01010;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState = 5'b01010;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState = 5'b01011;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState = 5'b01011;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider
    end
else if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_Expr== 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState = 5'b00110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState = 5'b01100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState = 5'b01100;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState = 5'b01101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState = 5'b01101;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState = 5'b01110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState = 5'b01110;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState = 5'b01111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState = 5'b01111;// TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState = 5'b10000;// Finish
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_NextState = 5'b10000;// Finish
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_NextState = 5'b00000;// Waiting
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Waiting_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Waiting_NextState = 2'b00;// Waiting
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Waiting_NextState = 2'b01;// TSUART_L16F13T32_IA_L17F17T47_Step
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_NextState = 2'b01;// TSUART_L16F13T32_IA_L17F17T47_Step
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_NextState = 2'b10;// Finish
    end
end
always @*
begin
if ( Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Finish_Finished != 1 )
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Finish_NextState = 2'b10;// Finish
    end
else
    begin
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Finish_NextState = 2'b00;// Waiting
    end
end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Release_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Release_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Release_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompleted;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Finish_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Finish_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Finish_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Release_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Release_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Release_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompleted;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Finish_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Finish_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Finish_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Release_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Release_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Release_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompleted;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Finish_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Finish_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Finish_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_Finished = 'b0;
endcase

end
always @*
begin
case (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Finish_IsIn)
    'b1:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Finish_Finished = BoardSignals_Running;
  default:
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Finish_Finished = 'b0;
endcase

end
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_NextState),
    .Waiting_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Waiting_NextState),
    .Waiting_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Waiting_Finished),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished),
    .Sync2_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2_NextState),
    .Sync2_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2_IsIn),
    .Sync2_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2_Finished),
    .Sync2internal_Lock_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Lock_NextState),
    .Sync2internal_Lock_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Lock_IsIn),
    .Sync2internal_Lock_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Lock_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From),
    .Sync2internal_Release_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Release_NextState),
    .Sync2internal_Release_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Release_IsIn),
    .Sync2internal_Release_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Release_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished),
    .TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished),
    .Finish_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Finish_NextState),
    .Finish_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Finish_IsIn),
    .Finish_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Finish_Finished));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_CurrentState <= 0/*Waiting*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_NextState;
        end
end
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_NextState),
    .Waiting_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Waiting_NextState),
    .Waiting_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Waiting_Finished),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished),
    .Sync4_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4_NextState),
    .Sync4_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4_IsIn),
    .Sync4_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4_Finished),
    .Sync4internal_Lock_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Lock_NextState),
    .Sync4internal_Lock_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Lock_IsIn),
    .Sync4internal_Lock_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Lock_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From),
    .Sync4internal_Release_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Release_NextState),
    .Sync4internal_Release_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Release_IsIn),
    .Sync4internal_Release_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Release_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished),
    .TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished),
    .Finish_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Finish_NextState),
    .Finish_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Finish_IsIn),
    .Finish_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Finish_Finished));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_CurrentState <= 0/*Waiting*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_NextState;
        end
end
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_NextState),
    .Waiting_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Waiting_NextState),
    .Waiting_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Waiting_Finished),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_NextState),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_IsIn),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_Step_Finished),
    .Sync6_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6_NextState),
    .Sync6_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6_IsIn),
    .Sync6_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6_Finished),
    .Sync6internal_Lock_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Lock_NextState),
    .Sync6internal_Lock_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Lock_IsIn),
    .Sync6internal_Lock_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Lock_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_From),
    .Sync6internal_Release_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Release_NextState),
    .Sync6internal_Release_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Release_IsIn),
    .Sync6internal_Release_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Release_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepIterationCompleted_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepPostDecider_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F25L35T26_StepCompleted_Finished),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_NextState),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_IsIn),
    .TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Release_Finished),
    .TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L38F21T59_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_NextState),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_IsIn),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepIterationCompleted_Finished),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_NextState),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_IsIn),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepPostDecider_Finished),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_NextState),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_IsIn),
    .TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L27F17L39T18_StepCompleted_Finished),
    .Finish_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Finish_NextState),
    .Finish_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Finish_IsIn),
    .Finish_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Finish_Finished));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_CurrentState <= 0/*Waiting*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_NextState;
        end
end
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_NextState),
    .Waiting_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_NextState),
    .Waiting_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished),
    .Finish_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_NextState),
    .Finish_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsIn),
    .Finish_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_Finished));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_CurrentState <= 0/*Waiting*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_NextState;
        end
end
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_NextState),
    .Waiting_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_NextState),
    .Waiting_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished),
    .Finish_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_NextState),
    .Finish_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsIn),
    .Finish_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_Finished));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_CurrentState <= 0/*Waiting*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_NextState;
        end
end
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_NextState),
    .Waiting_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_NextState),
    .Waiting_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L67F13T38_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L74F17T42_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepIterationCompleted_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepPostDecider_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F13L76T14_StepCompleted_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_Step_From),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L80F13T38_Step_Finished),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_NextState),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_IsIn),
    .TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L81F13T38_Step_Finished),
    .Finish_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_NextState),
    .Finish_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsIn),
    .Finish_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_Finished));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_CurrentState <= 0/*Waiting*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_NextState;
        end
end
Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates (
    .BoardSignals_Clock (BoardSignals_Clock),
    .BoardSignals_Reset (BoardSignals_Reset),
    .BoardSignals_Running (BoardSignals_Running),
    .BoardSignals_Starting (BoardSignals_Starting),
    .BoardSignals_Started (BoardSignals_Started),
    .CurrentState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_CurrentState),
    .NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_NextState),
    .Waiting_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Waiting_NextState),
    .Waiting_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Waiting_Finished),
    .TSUART_L16F13T32_IA_L17F17T47_Step_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_NextState),
    .TSUART_L16F13T32_IA_L17F17T47_Step_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_IsIn),
    .TSUART_L16F13T32_IA_L17F17T47_Step_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_Finished),
    .TSUART_L16F13T32_IA_L17F17T47_Step_From (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_From),
    .Finish_NextState (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Finish_NextState),
    .Finish_IsIn (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Finish_IsIn),
    .Finish_Finished (Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Finish_Finished));
always @(posedge BoardSignals_Clock)
begin
    if( BoardSignals_Reset == 1 )
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_CurrentState <= 0/*Waiting*/;
        end
    else
        begin
            Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_CurrentState <= Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_NextState;
        end
end
// Top-level entity connections
assign Quokka_T01SharedUARTController_TopLevel_Clock = Clock;
assign Quokka_T01SharedUARTController_TopLevel_Reset = !Reset;
assign AggregatorLED1 = Quokka_T01SharedUARTController_TopLevel_AggregatorLED1;
assign AggregatorTXD = Quokka_T01SharedUARTController_TopLevel_AggregatorTXD;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Counter_NextValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Counter_NextCounterValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveAddressEncoderTSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_TSUART_L16F13T32_IA_L17F17T47_Step_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_Step_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_Step_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemory_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_Step_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_Step_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_OutData = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_ReadBlock;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0V;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataReadAddressSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_i[5:1]/*truncate*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_InReadEnabled = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutValid;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_OutData = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_ReadBlock;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0V;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataReadAddressSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_i[5:1]/*truncate*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_InReadEnabled = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutValid;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_OutData = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_ReadBlock;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0V;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataReadAddressSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_i[5:1]/*truncate*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_InReadEnabled = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutValid;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_InSet = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MREInSet;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0_InReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE0InReset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_InSet = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MREInSet;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1_InReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE1InReset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_InSet = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MREInSet;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2_InReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_MRE2InReset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_OutValid = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_InternalHasMRE;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_InSet = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MREInSet;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_InReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0InReset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_OutValid = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasMRE;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_InSet = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MREInSet;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_InReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0InReset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_OutValid = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasMRE;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_InSet = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MREInSet;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0_InReset = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_MRE0InReset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_OutValid = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_InternalHasMRE;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_ExprLhs = { {1{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_i }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_ExprRhs = { {4{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_data_Length }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_ExprLhs = { {1{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_i }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_ExprRhs = { {1{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F34T35_Expr }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_ExprLhs = { {1{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_ExprRhs = { {8{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F38T39_Expr }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_ExprLhs = { {1{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_i }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_ExprRhs = { {4{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_data_Length }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_ExprLhs = { {1{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_i }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_ExprRhs = { {1{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F34T35_Expr }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_ExprLhs = { {1{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_ExprRhs = { {8{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F38T39_Expr }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_ExprLhs = { {1{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_i }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F42T57_ExprRhs = { {4{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_data_Length }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_ExprLhs = { {1{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_i }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F30T35_ExprRhs = { {1{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F34T35_Expr }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_ExprLhs = { {1{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_ExprRhs = { {8{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F38T39_Expr }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_aliveHandler_IA_L16F13L18T14_IA_L17F33T47_Expr_1 = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAlive;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr_1 = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_stored;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr_2 = { {7{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F33T34_Expr }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1 = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_stored;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr_1 = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_stored;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr_2 = { {7{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F33T34_Expr }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1 = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_stored;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr_1 = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_stored;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F24T34_Expr_2 = { {7{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F33T34_Expr }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr_1 = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_stored;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr_1 = { {2{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_i }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr_2 = { {5{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_One }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr_1 = { {2{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_i }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr_2 = { {9{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_One }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr_1 = { {2{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_i }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr_2 = { {5{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_One }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr_1 = { {2{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_i }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr_2 = { {9{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_One }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr_1 = { {2{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_i }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr_2 = { {5{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_One }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr_1 = { {2{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_i }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr_2 = { {9{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_One }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_LED1 = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAlive;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TXD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXD;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F26T45_Cast = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F26T45_Cast = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F26T45_Cast = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F33T44_Expr;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Waiting_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_OnSignal1Event;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Waiting_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_OnSignal1Event;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Waiting_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_OnSignal1Event;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_OnSignal2Event;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_OnSignal3Event;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Waiting_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_OnSignal4Event;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerStates_FSM_Waiting_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1Event;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderHiSignalV = 'b1;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderHiSignalV = 'b1;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderHiSignalV = 'b1;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderHiSignalV = 'b1;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderHiSignalV = 'b1;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequence_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderHiSignalV = 'b1;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedAddressEncoderTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceStates_FSM_Finish_IsInV;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Counter_NextValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Counter_NextCounterValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitItem = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay26WaitComponent_OutTimer;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Counter_NextValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Counter_NextCounterValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitItem = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay27WaitComponent_OutTimer;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Counter_NextValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Counter_NextCounterValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitItem = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay28WaitComponent_OutTimer;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Counter_NextValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Counter_NextCounterValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitItem = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay29WaitComponent_OutTimer;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Counter_NextValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Counter_NextCounterValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitItem = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay30WaitComponent_OutTimer;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Counter_NextValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Counter_NextCounterValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitItem = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay31WaitComponent_OutTimer;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Counter_NextValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Counter_NextCounterValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitItem = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay32WaitComponent_OutTimer;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Counter_NextValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Counter_NextCounterValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitItem = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay33WaitComponent_OutTimer;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Counter_NextValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Counter_NextCounterValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitItem = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay34WaitComponent_OutTimer;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Counter_NextValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Counter_NextCounterValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitItem = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay35WaitComponent_OutTimer;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Counter_NextValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Counter_NextCounterValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitItem = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay36WaitComponent_OutTimer;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Counter_NextValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Counter_NextCounterValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitItem = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay37WaitComponent_OutTimer;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Counter_NextValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Counter_NextCounterValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitItem = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay38WaitComponent_OutTimer;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Counter_NextValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Counter_NextCounterValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitItem = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay39WaitComponent_OutTimer;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Counter_NextValue = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Counter_NextCounterValue;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitItem = Quokka_T01SharedUARTController_TopLevel_Aggregator_WaitDelay40WaitComponent_OutTimer;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0StatesTSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_LockMutexAcquired;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_Sync2internal_Lock_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0StatesSync2internal_LockMutexAcquired;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0StatesTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryMemoryAcquired;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1StatesTSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_LockMutexAcquired;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_Sync4internal_Lock_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1StatesSync4internal_LockMutexAcquired;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1StatesTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryMemoryAcquired;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_Lock_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2StatesTSUART_L27F17L39T18_TSUART_L29F21L36T22_Stepinternal_LockMutexAcquired;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_Sync6internal_Lock_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2StatesSync6internal_LockMutexAcquired;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_Finished = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2StatesTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryMemoryAcquired;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iSource = { {7{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F39T40_Expr }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemoryTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_data;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequenceTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_Prefilled1;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr[8:1]/*truncate*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iSource = { {7{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F39T40_Expr }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemoryTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_data;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequenceTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_Prefilled1;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr[8:1]/*truncate*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F37T40_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iSource = { {7{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F39T40_Expr }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_AssignFromMemoryTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_data;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_TriggerSequenceTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTriggerSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_Prefilled1;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L31F59T62_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L31F59T62_Expr[8:1]/*truncate*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_b;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_StepTSUART_L15F9L43T10_internalTXDSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F19T24_Expr;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iSource = { {3{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F27T28_Expr }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_StepTSUART_L15F9L43T10_internalTXDSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_Expr;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F26T45_Cast;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr[4:1]/*truncate*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_StepTSUART_L15F9L43T10_internalTXDSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F19T23_Expr;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceFinishTSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_Prefilled1;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_b;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_StepTSUART_L15F9L43T10_internalTXDSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F19T24_Expr;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iSource = { {3{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F27T28_Expr }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_StepTSUART_L15F9L43T10_internalTXDSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_Expr;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F26T45_Cast;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr[4:1]/*truncate*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_StepTSUART_L15F9L43T10_internalTXDSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F19T23_Expr;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceFinishTSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_Prefilled1;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L63F25T31_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_b;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F13T24_StepTSUART_L15F9L43T10_internalTXDSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L66F19T24_Expr;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F25T28_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iSource = { {3{1'b0}}, Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F27T28_Expr }/*expand*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L73F17T39_StepTSUART_L15F9L43T10_internalTXDSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L73F23T39_Expr;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L75F17T45_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L71F13L76T14_UART_L75F26T45_Cast;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_StepTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_UART_L70F37T40_Expr[4:1]/*truncate*/;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F13T23_StepTSUART_L15F9L43T10_internalTXDSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L79F19T23_Expr;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_SequenceFinishTSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallCompletedSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_Prefilled1;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_Call_aliveHandlerTSUART_L16F13T32_IA_L17F17T47_StepTSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveSource = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_IA_L20F13T71_aliveHandler_IA_L16F13L18T14_IA_L17F33T47_Expr;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1Timer = Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_OutTimer;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1TimerTimerComponent_Enabled = HiSignal;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAlive = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L16F13T32_internalAliveQ;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_internalTXDQ;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_i = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iQ;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_b = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bQ;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_stored = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedQ;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_i = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iQ;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_i = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iQ;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_b = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bQ;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_stored = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedQ;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_i = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iQ;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_i = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_iQ;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_b = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_bQ;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_stored = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_storedQ;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_i = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_UART_L70F13L76T14_iQ;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_OnSignal1Event = BoardSignals_Starting;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_OnSignal2Event = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTrigger;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_OnSignal3Event = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTrigger;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_OnSignal4Event = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_TSUART_L27F17L39T18_TSUART_L28F17L39T18_TSUART_L30F21L36T22_TSUART_L31F25L35T26_TSUART_L32F25L35T26_TSUART_L34F29T77_UART_L59F9L82T10_CallTrigger;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1Event = Quokka_T01SharedUARTController_TopLevel_Aggregator_EveryPeriod1Timer;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_Clock = BoardSignals_Clock;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataReadMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutAddress;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_data = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMComponent_OutData;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0StatesTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryIsSelected = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0Selected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0 = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_Clock = BoardSignals_Clock;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataReadMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutAddress;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_data = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMComponent_OutData;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1StatesTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryIsSelected = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0Selected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0 = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_Clock = BoardSignals_Clock;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_Reset = BoardSignals_Reset;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataReadMultiplexerAddress = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_OutAddress;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_data = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMComponent_OutData;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2StatesTSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemoryIsSelected = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0Selected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataRAMReadPEncoderComponentSuffix_I0 = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2States_FSM_TSUART_L27F17L39T18_TSUART_L31F25L35T26_TSUART_L33F38T45_ReadFromMemory_IsIn;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0 = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockMutexRequestedRegister_OutEvent;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_txdLockIsSelected = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I0Selected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1 = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockMutexRequestedRegister_OutEvent;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_txdLockIsSelected = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I1Selected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2 = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockMutexRequestedRegister_OutEvent;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_txdLockIsSelected = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_txdLockMutexPEncoderComponentSuffix_I2Selected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0 = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_OutEvent;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler0TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockIsSelected = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler0_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Selected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0 = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_OutEvent;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler1TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockIsSelected = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler1_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Selected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0 = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexRequestedRegister_OutEvent;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_Call_handler2TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockIsSelected = Quokka_T01SharedUARTController_TopLevel_Aggregator_TSUART_L15F9L43T10_TSUART_L42F13T41_handler2_TSUART_L23F13L40T14_dataMemoryLockMutexPEncoderComponentSuffix_I0Selected;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_Clock = Quokka_T01SharedUARTController_TopLevel_Clock;
assign Quokka_T01SharedUARTController_TopLevel_Aggregator_Reset = Quokka_T01SharedUARTController_TopLevel_Reset;
assign Quokka_T01SharedUARTController_TopLevel_AggregatorLED1 = Quokka_T01SharedUARTController_TopLevel_Aggregator_LED1;
assign Quokka_T01SharedUARTController_TopLevel_AggregatorTXD = Quokka_T01SharedUARTController_TopLevel_Aggregator_TXD;
// [BEGIN USER ARCHITECTURE]
// [END USER ARCHITECTURE]
endmodule
