
Relogio.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000006  00800100  00000340  000003d4  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000340  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000007  00800106  00800106  000003da  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000003da  2**0
                  CONTENTS, READONLY
  4 .debug_aranges 00000040  00000000  00000000  0000040a  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   0000032c  00000000  00000000  0000044a  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 000001d6  00000000  00000000  00000776  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   0000021a  00000000  00000000  0000094c  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  000000bc  00000000  00000000  00000b68  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    0000024b  00000000  00000000  00000c24  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    000001b4  00000000  00000000  00000e6f  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000030  00000000  00000000  00001023  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 3c 00 	jmp	0x78	; 0x78 <__ctors_end>
   4:	0c 94 d4 00 	jmp	0x1a8	; 0x1a8 <__vector_1>
   8:	0c 94 ee 00 	jmp	0x1dc	; 0x1dc <__vector_2>
   c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  10:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  14:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  18:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  1c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  20:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  24:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  28:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  2c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  30:	0c 94 49 01 	jmp	0x292	; 0x292 <__vector_12>
  34:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  38:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  3c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  40:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  44:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  48:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  4c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  50:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  54:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  58:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  5c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  60:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  64:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>

00000068 <__trampolines_end>:
  68:	40 79       	andi	r20, 0x90	; 144
  6a:	24 30       	cpi	r18, 0x04	; 4
  6c:	19 12       	cpse	r1, r25
  6e:	02 78       	andi	r16, 0x82	; 130
  70:	00 18       	sub	r0, r0
  72:	08 03       	fmul	r16, r16
  74:	46 21       	and	r20, r6
  76:	06 0e       	add	r0, r22

00000078 <__ctors_end>:
  78:	11 24       	eor	r1, r1
  7a:	1f be       	out	0x3f, r1	; 63
  7c:	cf ef       	ldi	r28, 0xFF	; 255
  7e:	d8 e0       	ldi	r29, 0x08	; 8
  80:	de bf       	out	0x3e, r29	; 62
  82:	cd bf       	out	0x3d, r28	; 61

00000084 <__do_copy_data>:
  84:	11 e0       	ldi	r17, 0x01	; 1
  86:	a0 e0       	ldi	r26, 0x00	; 0
  88:	b1 e0       	ldi	r27, 0x01	; 1
  8a:	e0 e4       	ldi	r30, 0x40	; 64
  8c:	f3 e0       	ldi	r31, 0x03	; 3
  8e:	02 c0       	rjmp	.+4      	; 0x94 <__do_copy_data+0x10>
  90:	05 90       	lpm	r0, Z+
  92:	0d 92       	st	X+, r0
  94:	a6 30       	cpi	r26, 0x06	; 6
  96:	b1 07       	cpc	r27, r17
  98:	d9 f7       	brne	.-10     	; 0x90 <__do_copy_data+0xc>

0000009a <__do_clear_bss>:
  9a:	21 e0       	ldi	r18, 0x01	; 1
  9c:	a6 e0       	ldi	r26, 0x06	; 6
  9e:	b1 e0       	ldi	r27, 0x01	; 1
  a0:	01 c0       	rjmp	.+2      	; 0xa4 <.do_clear_bss_start>

000000a2 <.do_clear_bss_loop>:
  a2:	1d 92       	st	X+, r1

000000a4 <.do_clear_bss_start>:
  a4:	ad 30       	cpi	r26, 0x0D	; 13
  a6:	b2 07       	cpc	r27, r18
  a8:	e1 f7       	brne	.-8      	; 0xa2 <.do_clear_bss_loop>
  aa:	0e 94 5b 00 	call	0xb6	; 0xb6 <main>
  ae:	0c 94 9e 01 	jmp	0x33c	; 0x33c <_exit>

000000b2 <__bad_interrupt>:
  b2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000b6 <main>:
volatile uint8_t selection = 0;
volatile uint8_t tempo[6]={0,0,0,0,0};
//volatile uint8_t segs[2]={0,0};
//volatile uint8_t mins[2]={0,0};
//volatile uint8_t hrs[2]={0,0};
int main(){
  b6:	cf 93       	push	r28
  b8:	df 93       	push	r29
  ba:	00 d0       	rcall	.+0      	; 0xbc <main+0x6>
  bc:	00 d0       	rcall	.+0      	; 0xbe <main+0x8>
  be:	00 d0       	rcall	.+0      	; 0xc0 <main+0xa>
  c0:	cd b7       	in	r28, 0x3d	; 61
  c2:	de b7       	in	r29, 0x3e	; 62

	uint8_t PCs[6] = {PC0,PC1,PC2,PC3,PC4,PC5};
  c4:	86 e0       	ldi	r24, 0x06	; 6
  c6:	e0 e0       	ldi	r30, 0x00	; 0
  c8:	f1 e0       	ldi	r31, 0x01	; 1
  ca:	de 01       	movw	r26, r28
  cc:	11 96       	adiw	r26, 0x01	; 1
  ce:	01 90       	ld	r0, Z+
  d0:	0d 92       	st	X+, r0
  d2:	8a 95       	dec	r24
  d4:	e1 f7       	brne	.-8      	; 0xce <main+0x18>
	uint8_t i=0;
	GPIO_B->DDR = ~(1<<PB0 || 1<<PB1);
  d6:	8e ef       	ldi	r24, 0xFE	; 254
  d8:	84 b9       	out	0x04, r24	; 4
	GPIO_B->PORT = ~(1<<PB0 || 1<<PB1);
  da:	85 b9       	out	0x05, r24	; 5
	EICRA = (1 << ISC01) | (1 << ISC11);
  dc:	8a e0       	ldi	r24, 0x0A	; 10
  de:	80 93 69 00 	sts	0x0069, r24
	EIMSK = (1 << INT1) | (1 << INT0);
  e2:	83 e0       	ldi	r24, 0x03	; 3
  e4:	8d bb       	out	0x1d, r24	; 29
	PCICR = 1 << PCIE1;
  e6:	82 e0       	ldi	r24, 0x02	; 2
  e8:	80 93 68 00 	sts	0x0068, r24
	PCMSK1 = (1 <<PCINT10) | (1 << PCINT9) | (1  << PCINT8);
  ec:	87 e0       	ldi	r24, 0x07	; 7
  ee:	80 93 6c 00 	sts	0x006C, r24
	
	TCCR1A |= (1 << COM1A0);
  f2:	e0 e8       	ldi	r30, 0x80	; 128
  f4:	f0 e0       	ldi	r31, 0x00	; 0
  f6:	80 81       	ld	r24, Z
  f8:	80 64       	ori	r24, 0x40	; 64
  fa:	80 83       	st	Z, r24
	TCCR1B |= (1 << CS12 | 1 << WGM12 ); //Modo CTC
  fc:	e1 e8       	ldi	r30, 0x81	; 129
  fe:	f0 e0       	ldi	r31, 0x00	; 0
 100:	80 81       	ld	r24, Z
 102:	8c 60       	ori	r24, 0x0C	; 12
 104:	80 83       	st	Z, r24
	TIMSK1 |= (1 << OCIE1B); // Enable CTC interrupt
 106:	ef e6       	ldi	r30, 0x6F	; 111
 108:	f0 e0       	ldi	r31, 0x00	; 0
 10a:	80 81       	ld	r24, Z
 10c:	84 60       	ori	r24, 0x04	; 4
 10e:	80 83       	st	Z, r24
	OCR1A   = 0xF000;
 110:	80 e0       	ldi	r24, 0x00	; 0
 112:	90 ef       	ldi	r25, 0xF0	; 240
 114:	90 93 89 00 	sts	0x0089, r25
 118:	80 93 88 00 	sts	0x0088, r24
	sei(); //  Enable global interrupts
 11c:	78 94       	sei
	
	 
    
    
    /* Acesso por strutura  */
    GPIO_C->DDR = (1 << PC0) | (1 << PC1) | (1 << PC2) | (1 << PC3) | (1 << PC4) | (1 << PC5);
 11e:	8f e3       	ldi	r24, 0x3F	; 63
 120:	87 b9       	out	0x07, r24	; 7
	GPIO_D->DDR = (1 << PD0) | (1 << PD1) | (1 << PD2) | (1 << PD3) | (1 << PD4) | (1 << PD5) | (1 << PD6) | (1 << PD7);
 122:	8f ef       	ldi	r24, 0xFF	; 255
 124:	8a b9       	out	0x0a, r24	; 10
	//GPIO_D->PORT = pgm_read_byte(&tabela[2]);
    //uint8_t x = GPIO_B->PIN;  


	for(;;){
		for(i=0; i<6; i++)
 126:	60 e0       	ldi	r22, 0x00	; 0
		{
			GPIO_D->PORT = pgm_read_byte(&tabela[tempo[i]]);
			GPIO_SetBit(GPIO_C, PCs[i]);
 128:	21 e0       	ldi	r18, 0x01	; 1
 12a:	30 e0       	ldi	r19, 0x00	; 0
	//GPIO_D->PORT = pgm_read_byte(&tabela[2]);
    //uint8_t x = GPIO_B->PIN;  


	for(;;){
		for(i=0; i<6; i++)
 12c:	a0 e0       	ldi	r26, 0x00	; 0
		{
			GPIO_D->PORT = pgm_read_byte(&tabela[tempo[i]]);
 12e:	86 2f       	mov	r24, r22
 130:	90 e0       	ldi	r25, 0x00	; 0
 132:	fc 01       	movw	r30, r24
 134:	ea 5f       	subi	r30, 0xFA	; 250
 136:	fe 4f       	sbci	r31, 0xFE	; 254
 138:	e0 81       	ld	r30, Z
 13a:	f0 e0       	ldi	r31, 0x00	; 0
 13c:	e8 59       	subi	r30, 0x98	; 152
 13e:	ff 4f       	sbci	r31, 0xFF	; 255
 140:	e4 91       	lpm	r30, Z
 142:	eb b9       	out	0x0b, r30	; 11
			GPIO_SetBit(GPIO_C, PCs[i]);
 144:	78 b1       	in	r23, 0x08	; 8
 146:	e1 e0       	ldi	r30, 0x01	; 1
 148:	f0 e0       	ldi	r31, 0x00	; 0
 14a:	ec 0f       	add	r30, r28
 14c:	fd 1f       	adc	r31, r29
 14e:	e8 0f       	add	r30, r24
 150:	f9 1f       	adc	r31, r25
 152:	a9 01       	movw	r20, r18
 154:	00 80       	ld	r0, Z
 156:	02 c0       	rjmp	.+4      	; 0x15c <main+0xa6>
 158:	44 0f       	add	r20, r20
 15a:	55 1f       	adc	r21, r21
 15c:	0a 94       	dec	r0
 15e:	e2 f7       	brpl	.-8      	; 0x158 <main+0xa2>
 160:	47 2b       	or	r20, r23
 162:	48 b9       	out	0x08, r20	; 8
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 164:	ef e1       	ldi	r30, 0x1F	; 31
 166:	fe e4       	ldi	r31, 0x4E	; 78
 168:	31 97       	sbiw	r30, 0x01	; 1
 16a:	f1 f7       	brne	.-4      	; 0x168 <main+0xb2>
 16c:	00 c0       	rjmp	.+0      	; 0x16e <main+0xb8>
 16e:	00 00       	nop
			_delay_ms(5);
			GPIO_ClrBit(GPIO_C, PCs[i]);
 170:	48 b1       	in	r20, 0x08	; 8
 172:	e1 e0       	ldi	r30, 0x01	; 1
 174:	f0 e0       	ldi	r31, 0x00	; 0
 176:	ec 0f       	add	r30, r28
 178:	fd 1f       	adc	r31, r29
 17a:	e8 0f       	add	r30, r24
 17c:	f9 1f       	adc	r31, r25
 17e:	c9 01       	movw	r24, r18
 180:	00 80       	ld	r0, Z
 182:	02 c0       	rjmp	.+4      	; 0x188 <main+0xd2>
 184:	88 0f       	add	r24, r24
 186:	99 1f       	adc	r25, r25
 188:	0a 94       	dec	r0
 18a:	e2 f7       	brpl	.-8      	; 0x184 <main+0xce>
 18c:	80 95       	com	r24
 18e:	84 23       	and	r24, r20
 190:	88 b9       	out	0x08, r24	; 8
 192:	8f e1       	ldi	r24, 0x1F	; 31
 194:	9e e4       	ldi	r25, 0x4E	; 78
 196:	01 97       	sbiw	r24, 0x01	; 1
 198:	f1 f7       	brne	.-4      	; 0x196 <main+0xe0>
 19a:	00 c0       	rjmp	.+0      	; 0x19c <main+0xe6>
 19c:	00 00       	nop
	//GPIO_D->PORT = pgm_read_byte(&tabela[2]);
    //uint8_t x = GPIO_B->PIN;  


	for(;;){
		for(i=0; i<6; i++)
 19e:	6f 5f       	subi	r22, 0xFF	; 255
 1a0:	66 30       	cpi	r22, 0x06	; 6
 1a2:	28 f2       	brcs	.-118    	; 0x12e <main+0x78>
 1a4:	6a 2f       	mov	r22, r26
 1a6:	c3 cf       	rjmp	.-122    	; 0x12e <main+0x78>

000001a8 <__vector_1>:

	return 0;
}

ISR(INT0_vect)
{
 1a8:	1f 92       	push	r1
 1aa:	0f 92       	push	r0
 1ac:	0f b6       	in	r0, 0x3f	; 63
 1ae:	0f 92       	push	r0
 1b0:	11 24       	eor	r1, r1
 1b2:	8f 93       	push	r24
	if(selection == 0)
 1b4:	80 91 0c 01 	lds	r24, 0x010C
 1b8:	81 11       	cpse	r24, r1
 1ba:	04 c0       	rjmp	.+8      	; 0x1c4 <__vector_1+0x1c>
		selection = 1;
 1bc:	81 e0       	ldi	r24, 0x01	; 1
 1be:	80 93 0c 01 	sts	0x010C, r24
 1c2:	06 c0       	rjmp	.+12     	; 0x1d0 <__vector_1+0x28>
	else 
		if(selection == 1)
 1c4:	80 91 0c 01 	lds	r24, 0x010C
 1c8:	81 30       	cpi	r24, 0x01	; 1
 1ca:	11 f4       	brne	.+4      	; 0x1d0 <__vector_1+0x28>
			selection = 0;
 1cc:	10 92 0c 01 	sts	0x010C, r1
}
 1d0:	8f 91       	pop	r24
 1d2:	0f 90       	pop	r0
 1d4:	0f be       	out	0x3f, r0	; 63
 1d6:	0f 90       	pop	r0
 1d8:	1f 90       	pop	r1
 1da:	18 95       	reti

000001dc <__vector_2>:

ISR(INT1_vect)
{
 1dc:	1f 92       	push	r1
 1de:	0f 92       	push	r0
 1e0:	0f b6       	in	r0, 0x3f	; 63
 1e2:	0f 92       	push	r0
 1e4:	11 24       	eor	r1, r1
 1e6:	8f 93       	push	r24
 1e8:	ef 93       	push	r30
 1ea:	ff 93       	push	r31
	if(selection == 0)
 1ec:	80 91 0c 01 	lds	r24, 0x010C
 1f0:	81 11       	cpse	r24, r1
 1f2:	16 c0       	rjmp	.+44     	; 0x220 <__vector_2+0x44>
	{
		tempo[5]++;
 1f4:	eb e0       	ldi	r30, 0x0B	; 11
 1f6:	f1 e0       	ldi	r31, 0x01	; 1
 1f8:	80 81       	ld	r24, Z
 1fa:	8f 5f       	subi	r24, 0xFF	; 255
 1fc:	80 83       	st	Z, r24
		if(tempo[5]>9)
 1fe:	80 81       	ld	r24, Z
 200:	8a 30       	cpi	r24, 0x0A	; 10
 202:	38 f0       	brcs	.+14     	; 0x212 <__vector_2+0x36>
		{
			tempo[5]=0;
 204:	10 92 0b 01 	sts	0x010B, r1
			tempo[4]++;
 208:	ea e0       	ldi	r30, 0x0A	; 10
 20a:	f1 e0       	ldi	r31, 0x01	; 1
 20c:	80 81       	ld	r24, Z
 20e:	8f 5f       	subi	r24, 0xFF	; 255
 210:	80 83       	st	Z, r24
		}
		if(tempo[4]>5)
 212:	80 91 0a 01 	lds	r24, 0x010A
 216:	86 30       	cpi	r24, 0x06	; 6
 218:	a0 f1       	brcs	.+104    	; 0x282 <__vector_2+0xa6>
		{
			tempo[4]=0;
 21a:	10 92 0a 01 	sts	0x010A, r1
 21e:	31 c0       	rjmp	.+98     	; 0x282 <__vector_2+0xa6>
		}
	}
	else
	{
		tempo[3]++;
 220:	e9 e0       	ldi	r30, 0x09	; 9
 222:	f1 e0       	ldi	r31, 0x01	; 1
 224:	80 81       	ld	r24, Z
 226:	8f 5f       	subi	r24, 0xFF	; 255
 228:	80 83       	st	Z, r24
		if(tempo[3]>9)
 22a:	80 81       	ld	r24, Z
 22c:	8a 30       	cpi	r24, 0x0A	; 10
 22e:	48 f1       	brcs	.+82     	; 0x282 <__vector_2+0xa6>
		{
			tempo[3]=0;
 230:	10 92 09 01 	sts	0x0109, r1
			tempo[2]++;
 234:	e8 e0       	ldi	r30, 0x08	; 8
 236:	f1 e0       	ldi	r31, 0x01	; 1
 238:	80 81       	ld	r24, Z
 23a:	8f 5f       	subi	r24, 0xFF	; 255
 23c:	80 83       	st	Z, r24
			if(tempo[2]>5)
 23e:	80 81       	ld	r24, Z
 240:	86 30       	cpi	r24, 0x06	; 6
 242:	f8 f0       	brcs	.+62     	; 0x282 <__vector_2+0xa6>
			{
				tempo[2]=0;
 244:	10 92 08 01 	sts	0x0108, r1
				tempo[1]++;
 248:	e7 e0       	ldi	r30, 0x07	; 7
 24a:	f1 e0       	ldi	r31, 0x01	; 1
 24c:	80 81       	ld	r24, Z
 24e:	8f 5f       	subi	r24, 0xFF	; 255
 250:	80 83       	st	Z, r24
				if(tempo[0]==2 && tempo[1]>3)
 252:	80 91 06 01 	lds	r24, 0x0106
 256:	82 30       	cpi	r24, 0x02	; 2
 258:	49 f4       	brne	.+18     	; 0x26c <__vector_2+0x90>
 25a:	80 91 07 01 	lds	r24, 0x0107
 25e:	84 30       	cpi	r24, 0x04	; 4
 260:	28 f0       	brcs	.+10     	; 0x26c <__vector_2+0x90>
				{
					tempo[0]=0;
 262:	10 92 06 01 	sts	0x0106, r1
					tempo[1]=0;
 266:	10 92 07 01 	sts	0x0107, r1
 26a:	0b c0       	rjmp	.+22     	; 0x282 <__vector_2+0xa6>
				}
				else
				if(tempo[1]>9)
 26c:	80 91 07 01 	lds	r24, 0x0107
 270:	8a 30       	cpi	r24, 0x0A	; 10
 272:	38 f0       	brcs	.+14     	; 0x282 <__vector_2+0xa6>
				{
					tempo[1]=0;
 274:	10 92 07 01 	sts	0x0107, r1
					tempo[0]++;
 278:	e6 e0       	ldi	r30, 0x06	; 6
 27a:	f1 e0       	ldi	r31, 0x01	; 1
 27c:	80 81       	ld	r24, Z
 27e:	8f 5f       	subi	r24, 0xFF	; 255
 280:	80 83       	st	Z, r24
				}
				
			}
		}
	}
}
 282:	ff 91       	pop	r31
 284:	ef 91       	pop	r30
 286:	8f 91       	pop	r24
 288:	0f 90       	pop	r0
 28a:	0f be       	out	0x3f, r0	; 63
 28c:	0f 90       	pop	r0
 28e:	1f 90       	pop	r1
 290:	18 95       	reti

00000292 <__vector_12>:


ISR(TIMER1_COMPB_vect)
{
 292:	1f 92       	push	r1
 294:	0f 92       	push	r0
 296:	0f b6       	in	r0, 0x3f	; 63
 298:	0f 92       	push	r0
 29a:	11 24       	eor	r1, r1
 29c:	8f 93       	push	r24
 29e:	ef 93       	push	r30
 2a0:	ff 93       	push	r31
	tempo[5]++;
 2a2:	eb e0       	ldi	r30, 0x0B	; 11
 2a4:	f1 e0       	ldi	r31, 0x01	; 1
 2a6:	80 81       	ld	r24, Z
 2a8:	8f 5f       	subi	r24, 0xFF	; 255
 2aa:	80 83       	st	Z, r24
	if(tempo[5]>9)
 2ac:	80 81       	ld	r24, Z
 2ae:	8a 30       	cpi	r24, 0x0A	; 10
 2b0:	e8 f1       	brcs	.+122    	; 0x32c <__vector_12+0x9a>
	{
		tempo[5]=0;
 2b2:	10 92 0b 01 	sts	0x010B, r1
		tempo[4]++;
 2b6:	ea e0       	ldi	r30, 0x0A	; 10
 2b8:	f1 e0       	ldi	r31, 0x01	; 1
 2ba:	80 81       	ld	r24, Z
 2bc:	8f 5f       	subi	r24, 0xFF	; 255
 2be:	80 83       	st	Z, r24
		
		if(tempo[4]>5)
 2c0:	80 81       	ld	r24, Z
 2c2:	86 30       	cpi	r24, 0x06	; 6
 2c4:	98 f1       	brcs	.+102    	; 0x32c <__vector_12+0x9a>
		{
			tempo[4]=0;
 2c6:	10 92 0a 01 	sts	0x010A, r1
			tempo[3]++;
 2ca:	e9 e0       	ldi	r30, 0x09	; 9
 2cc:	f1 e0       	ldi	r31, 0x01	; 1
 2ce:	80 81       	ld	r24, Z
 2d0:	8f 5f       	subi	r24, 0xFF	; 255
 2d2:	80 83       	st	Z, r24
			if(tempo[3]>9)
 2d4:	80 81       	ld	r24, Z
 2d6:	8a 30       	cpi	r24, 0x0A	; 10
 2d8:	48 f1       	brcs	.+82     	; 0x32c <__vector_12+0x9a>
			{
				tempo[3]=0;
 2da:	10 92 09 01 	sts	0x0109, r1
				tempo[2]++;
 2de:	e8 e0       	ldi	r30, 0x08	; 8
 2e0:	f1 e0       	ldi	r31, 0x01	; 1
 2e2:	80 81       	ld	r24, Z
 2e4:	8f 5f       	subi	r24, 0xFF	; 255
 2e6:	80 83       	st	Z, r24
				if(tempo[2]>5)
 2e8:	80 81       	ld	r24, Z
 2ea:	86 30       	cpi	r24, 0x06	; 6
 2ec:	f8 f0       	brcs	.+62     	; 0x32c <__vector_12+0x9a>
				{
					tempo[2]=0;
 2ee:	10 92 08 01 	sts	0x0108, r1
					tempo[1]++;
 2f2:	e7 e0       	ldi	r30, 0x07	; 7
 2f4:	f1 e0       	ldi	r31, 0x01	; 1
 2f6:	80 81       	ld	r24, Z
 2f8:	8f 5f       	subi	r24, 0xFF	; 255
 2fa:	80 83       	st	Z, r24
					if(tempo[0]==2 && tempo[1]>3)
 2fc:	80 91 06 01 	lds	r24, 0x0106
 300:	82 30       	cpi	r24, 0x02	; 2
 302:	49 f4       	brne	.+18     	; 0x316 <__vector_12+0x84>
 304:	80 91 07 01 	lds	r24, 0x0107
 308:	84 30       	cpi	r24, 0x04	; 4
 30a:	28 f0       	brcs	.+10     	; 0x316 <__vector_12+0x84>
					{
						tempo[0]=0;
 30c:	10 92 06 01 	sts	0x0106, r1
						tempo[1]=0;
 310:	10 92 07 01 	sts	0x0107, r1
 314:	0b c0       	rjmp	.+22     	; 0x32c <__vector_12+0x9a>
					}
					else
						if(tempo[1]>9)
 316:	80 91 07 01 	lds	r24, 0x0107
 31a:	8a 30       	cpi	r24, 0x0A	; 10
 31c:	38 f0       	brcs	.+14     	; 0x32c <__vector_12+0x9a>
						{
							tempo[1]=0;
 31e:	10 92 07 01 	sts	0x0107, r1
							tempo[0]++;
 322:	e6 e0       	ldi	r30, 0x06	; 6
 324:	f1 e0       	ldi	r31, 0x01	; 1
 326:	80 81       	ld	r24, Z
 328:	8f 5f       	subi	r24, 0xFF	; 255
 32a:	80 83       	st	Z, r24
				}
			}
			
		}
	}
}
 32c:	ff 91       	pop	r31
 32e:	ef 91       	pop	r30
 330:	8f 91       	pop	r24
 332:	0f 90       	pop	r0
 334:	0f be       	out	0x3f, r0	; 63
 336:	0f 90       	pop	r0
 338:	1f 90       	pop	r1
 33a:	18 95       	reti

0000033c <_exit>:
 33c:	f8 94       	cli

0000033e <__stop_program>:
 33e:	ff cf       	rjmp	.-2      	; 0x33e <__stop_program>
