TimeQuest Timing Analyzer report for First_project
Tue Nov 22 21:12:25 2016
Quartus II 64-Bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk50M'
 13. Slow Model Setup: 'clk25M'
 14. Slow Model Setup: 'clk1M'
 15. Slow Model Setup: 'clk1hz'
 16. Slow Model Hold: 'clk1M'
 17. Slow Model Hold: 'clk1hz'
 18. Slow Model Hold: 'clk25M'
 19. Slow Model Hold: 'clk50M'
 20. Slow Model Minimum Pulse Width: 'clk50M'
 21. Slow Model Minimum Pulse Width: 'clk25M'
 22. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 23. Slow Model Minimum Pulse Width: 'clk1M'
 24. Slow Model Minimum Pulse Width: 'clk1hz'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Propagation Delay
 30. Minimum Propagation Delay
 31. Output Enable Times
 32. Minimum Output Enable Times
 33. Output Disable Times
 34. Minimum Output Disable Times
 35. Fast Model Setup Summary
 36. Fast Model Hold Summary
 37. Fast Model Recovery Summary
 38. Fast Model Removal Summary
 39. Fast Model Minimum Pulse Width Summary
 40. Fast Model Setup: 'clk50M'
 41. Fast Model Setup: 'clk25M'
 42. Fast Model Setup: 'clk1M'
 43. Fast Model Setup: 'clk1hz'
 44. Fast Model Hold: 'clk1M'
 45. Fast Model Hold: 'clk1hz'
 46. Fast Model Hold: 'clk25M'
 47. Fast Model Hold: 'clk50M'
 48. Fast Model Minimum Pulse Width: 'clk50M'
 49. Fast Model Minimum Pulse Width: 'clk25M'
 50. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 51. Fast Model Minimum Pulse Width: 'clk1M'
 52. Fast Model Minimum Pulse Width: 'clk1hz'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Propagation Delay
 58. Minimum Propagation Delay
 59. Output Enable Times
 60. Minimum Output Enable Times
 61. Output Disable Times
 62. Minimum Output Disable Times
 63. Multicorner Timing Analysis Summary
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Progagation Delay
 69. Minimum Progagation Delay
 70. Setup Transfers
 71. Hold Transfers
 72. Report TCCS
 73. Report RSKM
 74. Unconstrained Paths
 75. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; First_project                                                    ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C5T144C8                                                      ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1-2 processors         ; 100.0%      ;
;     3-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; First_project.sdc ; OK     ; Tue Nov 22 21:12:24 2016 ;
+-------------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+---------------------+-----------+-------------+-----------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type      ; Period      ; Frequency ; Rise  ; Fall       ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+-----------+-------------+-----------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base      ; 100.000     ; 10.0 MHz  ; 0.000 ; 50.000     ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
; clk1hz              ; Generated ; 1000000.000 ; 0.0 MHz   ; 0.000 ; 500000.000 ;            ; 50000     ; 1           ;       ;        ;           ;            ; false    ; clk50M ; clk50M ; { frqdiv:FGD|clk1hz }   ;
; clk1M               ; Generated ; 1000.000    ; 1.0 MHz   ; 0.000 ; 500.000    ;            ; 50        ; 1           ;       ;        ;           ;            ; false    ; clk50M ; clk50M ; { frqdiv:FGD|clk1M }    ;
; clk25M              ; Generated ; 40.000      ; 25.0 MHz  ; 0.000 ; 20.000     ;            ; 2         ; 1           ;       ;        ;           ;            ; false    ; clk50M ; clk50M ; { frqdiv:FGD|clk25M }   ;
; clk50M              ; Base      ; 20.000      ; 50.0 MHz  ; 0.000 ; 10.000     ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50M }              ;
+---------------------+-----------+-------------+-----------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 90.62 MHz  ; 90.62 MHz       ; clk1M      ;      ;
; 106.8 MHz  ; 106.8 MHz       ; clk50M     ;      ;
; 141.06 MHz ; 141.06 MHz      ; clk1hz     ;      ;
; 201.33 MHz ; 201.33 MHz      ; clk25M     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow Model Setup Summary            ;
+--------+------------+---------------+
; Clock  ; Slack      ; End Point TNS ;
+--------+------------+---------------+
; clk50M ; 10.637     ; 0.000         ;
; clk25M ; 35.033     ; 0.000         ;
; clk1M  ; 988.965    ; 0.000         ;
; clk1hz ; 999992.911 ; 0.000         ;
+--------+------------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk1M  ; 0.499 ; 0.000         ;
; clk1hz ; 0.499 ; 0.000         ;
; clk25M ; 0.499 ; 0.000         ;
; clk50M ; 0.499 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Slow Model Minimum Pulse Width Summary           ;
+---------------------+------------+---------------+
; Clock               ; Slack      ; End Point TNS ;
+---------------------+------------+---------------+
; clk50M              ; 6.933      ; 0.000         ;
; clk25M              ; 18.758     ; 0.000         ;
; altera_reserved_tck ; 97.223     ; 0.000         ;
; clk1M               ; 498.758    ; 0.000         ;
; clk1hz              ; 499998.758 ; 0.000         ;
+---------------------+------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk50M'                                                                                                                                                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                       ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 10.637 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 9.413      ;
; 10.683 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 9.367      ;
; 10.973 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 9.077      ;
; 10.990 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                   ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 9.059      ;
; 11.213 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]  ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 8.839      ;
; 11.254 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10] ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 8.798      ;
; 11.319 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 8.717      ;
; 11.378 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.672      ;
; 11.401 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[8]  ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 8.651      ;
; 11.405 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 8.631      ;
; 11.459 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]  ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 8.593      ;
; 11.491 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 8.545      ;
; 11.527 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 8.509      ;
; 11.585 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.465      ;
; 11.591 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[7]  ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 8.461      ;
; 11.599 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.451      ;
; 11.604 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[9]  ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 8.448      ;
; 11.614 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 8.432      ;
; 11.673 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.377      ;
; 11.727 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[11] ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 8.325      ;
; 11.736 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.314      ;
; 11.750 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.300      ;
; 11.782 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.268      ;
; 11.802 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[1]             ; clk50M       ; clk50M      ; 20.000       ; 0.011      ; 8.249      ;
; 11.803 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.247      ;
; 11.813 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.237      ;
; 11.835 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.215      ;
; 11.849 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.201      ;
; 11.863 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]              ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 8.183      ;
; 11.865 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.185      ;
; 11.867 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:segment_shift_var            ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 8.179      ;
; 11.875 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.175      ;
; 11.895 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.155      ;
; 11.899 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]  ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 8.153      ;
; 11.901 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[8]             ; clk50M       ; clk50M      ; 20.000       ; 0.011      ; 8.150      ;
; 11.901 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[9]             ; clk50M       ; clk50M      ; 20.000       ; 0.011      ; 8.150      ;
; 11.903 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.147      ;
; 11.907 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.143      ;
; 11.911 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[11]            ; clk50M       ; clk50M      ; 20.000       ; 0.011      ; 8.140      ;
; 11.921 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.129      ;
; 11.939 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.111      ;
; 11.954 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.096      ;
; 11.957 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.093      ;
; 11.965 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]  ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 8.087      ;
; 11.985 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.065      ;
; 12.000 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.050      ;
; 12.050 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 8.000      ;
; 12.055 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 7.981      ;
; 12.060 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[10]            ; clk50M       ; clk50M      ; 20.000       ; 0.011      ; 7.991      ;
; 12.069 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 7.981      ;
; 12.089 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                   ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 7.960      ;
; 12.096 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 7.954      ;
; 12.158 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]             ; clk50M       ; clk50M      ; 20.000       ; 0.011      ; 7.893      ;
; 12.162 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[12]             ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 7.888      ;
; 12.176 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                   ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 7.873      ;
; 12.185 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 7.865      ;
; 12.197 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 7.853      ;
; 12.202 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                   ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 7.847      ;
; 12.213 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 7.837      ;
; 12.228 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                   ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 7.821      ;
; 12.234 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10] ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 7.818      ;
; 12.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 7.812      ;
; 12.243 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 7.807      ;
; 12.252 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[2]          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]              ; clk50M       ; clk50M      ; 20.000       ; 0.007      ; 7.795      ;
; 12.260 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 7.790      ;
; 12.292 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                   ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 7.757      ;
; 12.307 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                   ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 7.742      ;
; 12.312 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]  ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 7.740      ;
; 12.324 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 7.726      ;
; 12.337 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[4]          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]              ; clk50M       ; clk50M      ; 20.000       ; 0.007      ; 7.710      ;
; 12.352 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[11]                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]              ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 7.697      ;
; 12.353 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10] ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 7.699      ;
; 12.355 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 7.695      ;
; 12.360 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 7.690      ;
; 12.374 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 7.661      ;
; 12.382 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]  ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 7.670      ;
; 12.382 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[8]  ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 7.670      ;
; 12.398 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[11]                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]              ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 7.651      ;
; 12.403 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                   ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 7.646      ;
; 12.425 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[2]             ; clk50M       ; clk50M      ; 20.000       ; 0.011      ; 7.626      ;
; 12.425 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]  ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 7.627      ;
; 12.451 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]  ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 7.601      ;
; 12.466 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[12]            ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 7.586      ;
; 12.466 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10] ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 7.586      ;
; 12.479 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 7.571      ;
; 12.492 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10] ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 7.560      ;
; 12.500 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[8]  ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 7.552      ;
; 12.508 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[6]          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]              ; clk50M       ; clk50M      ; 20.000       ; 0.007      ; 7.539      ;
; 12.515 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]  ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 7.537      ;
; 12.530 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]  ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 7.522      ;
; 12.550 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                   ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 7.499      ;
; 12.554 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 7.481      ;
; 12.556 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10] ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 7.496      ;
; 12.558 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]  ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 7.494      ;
; 12.567 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[12]             ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 7.483      ;
; 12.571 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10] ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 7.481      ;
; 12.572 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[1]             ; clk50M       ; clk50M      ; 20.000       ; 0.011      ; 7.479      ;
; 12.576 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[12]                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]              ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 7.474      ;
; 12.579 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped            ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 7.467      ;
; 12.579 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]  ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 7.473      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk25M'                                                                                                    ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 35.033 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer3[0] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 5.042      ;
; 35.033 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer3[1] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 5.042      ;
; 35.033 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer3[2] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 5.042      ;
; 35.033 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer3[3] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 5.042      ;
; 35.033 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer3[4] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 5.042      ;
; 35.033 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer3[5] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 5.042      ;
; 35.033 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer3[6] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 5.042      ;
; 35.033 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer3[7] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 5.042      ;
; 35.097 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer3[0] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.978      ;
; 35.097 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer3[1] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.978      ;
; 35.097 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer3[2] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.978      ;
; 35.097 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer3[3] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.978      ;
; 35.097 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer3[4] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.978      ;
; 35.097 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer3[5] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.978      ;
; 35.097 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer3[6] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.978      ;
; 35.097 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer3[7] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.978      ;
; 35.121 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer2[0] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.954      ;
; 35.121 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer2[1] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.954      ;
; 35.121 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer2[2] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.954      ;
; 35.121 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer2[3] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.954      ;
; 35.121 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer2[4] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.954      ;
; 35.121 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer2[5] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.954      ;
; 35.121 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer2[6] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.954      ;
; 35.121 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer2[7] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.954      ;
; 35.376 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer3[0] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.699      ;
; 35.376 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer3[1] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.699      ;
; 35.376 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer3[2] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.699      ;
; 35.376 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer3[3] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.699      ;
; 35.376 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer3[4] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.699      ;
; 35.376 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer3[5] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.699      ;
; 35.376 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer3[6] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.699      ;
; 35.376 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer3[7] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.699      ;
; 35.454 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer3[0] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.621      ;
; 35.454 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer3[1] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.621      ;
; 35.454 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer3[2] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.621      ;
; 35.454 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer3[3] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.621      ;
; 35.454 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer3[4] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.621      ;
; 35.454 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer3[5] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.621      ;
; 35.454 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer3[6] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.621      ;
; 35.454 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer3[7] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.621      ;
; 35.460 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer[0]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.615      ;
; 35.460 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer[1]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.615      ;
; 35.460 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer[2]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.615      ;
; 35.460 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer[3]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.615      ;
; 35.460 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer[4]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.615      ;
; 35.460 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer[5]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.615      ;
; 35.460 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer[6]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.615      ;
; 35.460 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer[7]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.615      ;
; 35.478 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer2[0] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.597      ;
; 35.478 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer2[1] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.597      ;
; 35.478 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer2[2] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.597      ;
; 35.478 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer2[3] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.597      ;
; 35.478 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer2[4] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.597      ;
; 35.478 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer2[5] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.597      ;
; 35.478 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer2[6] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.597      ;
; 35.478 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer2[7] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.597      ;
; 35.487 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer2[0] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.588      ;
; 35.487 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer2[1] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.588      ;
; 35.487 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer2[2] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.588      ;
; 35.487 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer2[3] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.588      ;
; 35.487 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer2[4] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.588      ;
; 35.487 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer2[5] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.588      ;
; 35.487 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer2[6] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.588      ;
; 35.487 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer2[7] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.588      ;
; 35.524 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer[0]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.551      ;
; 35.524 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer[1]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.551      ;
; 35.524 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer[2]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.551      ;
; 35.524 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer[3]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.551      ;
; 35.524 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer[4]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.551      ;
; 35.524 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer[5]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.551      ;
; 35.524 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer[6]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.551      ;
; 35.524 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer[7]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.551      ;
; 35.631 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer3[0] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.444      ;
; 35.631 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer3[1] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.444      ;
; 35.631 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer3[2] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.444      ;
; 35.631 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer3[3] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.444      ;
; 35.631 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer3[4] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.444      ;
; 35.631 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer3[5] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.444      ;
; 35.631 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer3[6] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.444      ;
; 35.631 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer3[7] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.444      ;
; 35.691 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer3[0] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.384      ;
; 35.691 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer3[1] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.384      ;
; 35.691 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer3[2] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.384      ;
; 35.691 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer3[3] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.384      ;
; 35.691 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer3[4] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.384      ;
; 35.691 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer3[5] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.384      ;
; 35.691 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer3[6] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.384      ;
; 35.691 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer3[7] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.384      ;
; 35.715 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer2[0] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.360      ;
; 35.715 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer2[1] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.360      ;
; 35.715 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer2[2] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.360      ;
; 35.715 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer2[3] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.360      ;
; 35.715 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer2[4] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.360      ;
; 35.715 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer2[5] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.360      ;
; 35.715 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer2[6] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.360      ;
; 35.715 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer2[7] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.360      ;
; 35.803 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer[0]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.272      ;
; 35.803 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer[1]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.272      ;
; 35.803 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer[2]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.272      ;
; 35.803 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer[3]  ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 4.272      ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk1M'                                                                                                     ;
+---------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 988.965 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[28] ; clk1M        ; clk1M       ; 1000.000     ; -0.004     ; 11.071     ;
; 988.965 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[27] ; clk1M        ; clk1M       ; 1000.000     ; -0.004     ; 11.071     ;
; 989.341 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[28] ; clk1M        ; clk1M       ; 1000.000     ; -0.004     ; 10.695     ;
; 989.341 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[27] ; clk1M        ; clk1M       ; 1000.000     ; -0.004     ; 10.695     ;
; 989.411 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[25] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.619     ;
; 989.411 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[24] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.619     ;
; 989.411 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[23] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.619     ;
; 989.411 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[22] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.619     ;
; 989.411 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[21] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.619     ;
; 989.411 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[20] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.619     ;
; 989.411 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[19] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.619     ;
; 989.415 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[18] ; clk1M        ; clk1M       ; 1000.000     ; -0.011     ; 10.614     ;
; 989.415 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[15] ; clk1M        ; clk1M       ; 1000.000     ; -0.011     ; 10.614     ;
; 989.415 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[14] ; clk1M        ; clk1M       ; 1000.000     ; -0.011     ; 10.614     ;
; 989.415 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[13] ; clk1M        ; clk1M       ; 1000.000     ; -0.011     ; 10.614     ;
; 989.505 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[28] ; clk1M        ; clk1M       ; 1000.000     ; -0.004     ; 10.531     ;
; 989.505 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[27] ; clk1M        ; clk1M       ; 1000.000     ; -0.004     ; 10.531     ;
; 989.677 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[28] ; clk1M        ; clk1M       ; 1000.000     ; -0.004     ; 10.359     ;
; 989.677 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[27] ; clk1M        ; clk1M       ; 1000.000     ; -0.004     ; 10.359     ;
; 989.738 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[11] ; clk1M        ; clk1M       ; 1000.000     ; -0.026     ; 10.276     ;
; 989.738 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[10] ; clk1M        ; clk1M       ; 1000.000     ; -0.026     ; 10.276     ;
; 989.738 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[9]  ; clk1M        ; clk1M       ; 1000.000     ; -0.026     ; 10.276     ;
; 989.738 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[8]  ; clk1M        ; clk1M       ; 1000.000     ; -0.026     ; 10.276     ;
; 989.738 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[7]  ; clk1M        ; clk1M       ; 1000.000     ; -0.026     ; 10.276     ;
; 989.738 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[6]  ; clk1M        ; clk1M       ; 1000.000     ; -0.026     ; 10.276     ;
; 989.738 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[5]  ; clk1M        ; clk1M       ; 1000.000     ; -0.026     ; 10.276     ;
; 989.738 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[4]  ; clk1M        ; clk1M       ; 1000.000     ; -0.026     ; 10.276     ;
; 989.745 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[26] ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 10.288     ;
; 989.787 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[7]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 10.253     ;
; 989.787 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[6]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 10.253     ;
; 989.787 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[0]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 10.253     ;
; 989.787 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[3]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 10.253     ;
; 989.787 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[5]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 10.253     ;
; 989.787 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[9]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 10.253     ;
; 989.787 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[4]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 10.253     ;
; 989.787 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[12] ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 10.253     ;
; 989.787 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[8]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 10.253     ;
; 989.787 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[11] ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 10.253     ;
; 989.787 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[10] ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 10.253     ;
; 989.787 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[14] ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 10.253     ;
; 989.787 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[13] ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 10.253     ;
; 989.787 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[15] ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 10.253     ;
; 989.787 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[1]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 10.253     ;
; 989.787 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[2]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 10.253     ;
; 989.787 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[25] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.243     ;
; 989.787 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[24] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.243     ;
; 989.787 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[23] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.243     ;
; 989.787 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[22] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.243     ;
; 989.787 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[21] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.243     ;
; 989.787 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[20] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.243     ;
; 989.787 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[19] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.243     ;
; 989.791 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[18] ; clk1M        ; clk1M       ; 1000.000     ; -0.011     ; 10.238     ;
; 989.791 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[15] ; clk1M        ; clk1M       ; 1000.000     ; -0.011     ; 10.238     ;
; 989.791 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[14] ; clk1M        ; clk1M       ; 1000.000     ; -0.011     ; 10.238     ;
; 989.791 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[13] ; clk1M        ; clk1M       ; 1000.000     ; -0.011     ; 10.238     ;
; 989.951 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[25] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.079     ;
; 989.951 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[24] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.079     ;
; 989.951 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[23] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.079     ;
; 989.951 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[22] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.079     ;
; 989.951 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[21] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.079     ;
; 989.951 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[20] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.079     ;
; 989.951 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[19] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 10.079     ;
; 989.952 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[39]  ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 10.081     ;
; 989.952 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[38]  ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 10.081     ;
; 989.952 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[37]  ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 10.081     ;
; 989.952 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[36]  ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 10.081     ;
; 989.952 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[35]  ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 10.081     ;
; 989.952 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[34]  ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 10.081     ;
; 989.952 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[33]  ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 10.081     ;
; 989.952 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[32]  ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 10.081     ;
; 989.952 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[31]  ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 10.081     ;
; 989.952 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[30]  ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 10.081     ;
; 989.952 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[29]  ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 10.081     ;
; 989.952 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[28]  ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 10.081     ;
; 989.952 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[27]  ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 10.081     ;
; 989.952 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[26]  ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 10.081     ;
; 989.952 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[25]  ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 10.081     ;
; 989.955 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[18] ; clk1M        ; clk1M       ; 1000.000     ; -0.011     ; 10.074     ;
; 989.955 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[15] ; clk1M        ; clk1M       ; 1000.000     ; -0.011     ; 10.074     ;
; 989.955 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[14] ; clk1M        ; clk1M       ; 1000.000     ; -0.011     ; 10.074     ;
; 989.955 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[13] ; clk1M        ; clk1M       ; 1000.000     ; -0.011     ; 10.074     ;
; 990.054 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[12]  ; clk1M        ; clk1M       ; 1000.000     ; -0.026     ; 9.960      ;
; 990.054 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[11]  ; clk1M        ; clk1M       ; 1000.000     ; -0.026     ; 9.960      ;
; 990.054 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[10]  ; clk1M        ; clk1M       ; 1000.000     ; -0.026     ; 9.960      ;
; 990.054 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[9]   ; clk1M        ; clk1M       ; 1000.000     ; -0.026     ; 9.960      ;
; 990.054 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[8]   ; clk1M        ; clk1M       ; 1000.000     ; -0.026     ; 9.960      ;
; 990.054 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[7]   ; clk1M        ; clk1M       ; 1000.000     ; -0.026     ; 9.960      ;
; 990.054 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[6]   ; clk1M        ; clk1M       ; 1000.000     ; -0.026     ; 9.960      ;
; 990.054 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[5]   ; clk1M        ; clk1M       ; 1000.000     ; -0.026     ; 9.960      ;
; 990.076 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[39] ; clk1M        ; clk1M       ; 1000.000     ; -0.005     ; 9.959      ;
; 990.076 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[38] ; clk1M        ; clk1M       ; 1000.000     ; -0.005     ; 9.959      ;
; 990.076 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[37] ; clk1M        ; clk1M       ; 1000.000     ; -0.005     ; 9.959      ;
; 990.076 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[36] ; clk1M        ; clk1M       ; 1000.000     ; -0.005     ; 9.959      ;
; 990.076 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[35] ; clk1M        ; clk1M       ; 1000.000     ; -0.005     ; 9.959      ;
; 990.076 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[34] ; clk1M        ; clk1M       ; 1000.000     ; -0.005     ; 9.959      ;
; 990.076 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[33] ; clk1M        ; clk1M       ; 1000.000     ; -0.005     ; 9.959      ;
; 990.076 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[32] ; clk1M        ; clk1M       ; 1000.000     ; -0.005     ; 9.959      ;
; 990.076 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[31] ; clk1M        ; clk1M       ; 1000.000     ; -0.005     ; 9.959      ;
; 990.076 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[30] ; clk1M        ; clk1M       ; 1000.000     ; -0.005     ; 9.959      ;
; 990.076 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[29] ; clk1M        ; clk1M       ; 1000.000     ; -0.005     ; 9.959      ;
+---------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk1hz'                                                                                                                      ;
+------------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack      ; From Node                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+------------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 999992.911 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.129      ;
; 999992.911 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.129      ;
; 999992.911 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.129      ;
; 999992.911 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.129      ;
; 999992.911 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.129      ;
; 999992.911 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.129      ;
; 999992.911 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.129      ;
; 999992.911 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.129      ;
; 999992.911 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.129      ;
; 999992.911 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.129      ;
; 999992.911 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.129      ;
; 999992.935 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.105      ;
; 999992.935 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.105      ;
; 999992.935 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.105      ;
; 999992.935 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.105      ;
; 999992.935 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.105      ;
; 999992.935 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.105      ;
; 999992.935 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.105      ;
; 999992.935 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.105      ;
; 999992.935 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.105      ;
; 999992.935 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.105      ;
; 999992.935 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 7.105      ;
; 999992.951 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.309     ; 5.780      ;
; 999993.118 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.922      ;
; 999993.118 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.922      ;
; 999993.118 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.922      ;
; 999993.118 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.922      ;
; 999993.118 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.922      ;
; 999993.118 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.922      ;
; 999993.118 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.922      ;
; 999993.118 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.922      ;
; 999993.118 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.922      ;
; 999993.118 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.922      ;
; 999993.118 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.922      ;
; 999993.322 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.309     ; 5.409      ;
; 999993.330 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.309     ; 5.401      ;
; 999993.354 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.309     ; 5.377      ;
; 999993.422 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.618      ;
; 999993.422 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.618      ;
; 999993.422 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.618      ;
; 999993.422 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.618      ;
; 999993.422 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.618      ;
; 999993.422 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.618      ;
; 999993.422 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.618      ;
; 999993.422 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.618      ;
; 999993.422 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.618      ;
; 999993.422 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.618      ;
; 999993.422 ; SETPOS:STPS|angle_current[3] ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.618      ;
; 999993.445 ; SETPOS:STPS|angle_current[4] ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.309     ; 5.286      ;
; 999993.537 ; SETPOS:STPS|angle_current[0] ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.309     ; 5.194      ;
; 999993.604 ; SETPOS:STPS|angle_current[8] ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.309     ; 5.127      ;
; 999993.645 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.309     ; 5.086      ;
; 999993.671 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.369      ;
; 999993.671 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.369      ;
; 999993.671 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.369      ;
; 999993.671 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.369      ;
; 999993.671 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.369      ;
; 999993.671 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.369      ;
; 999993.671 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.369      ;
; 999993.671 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.369      ;
; 999993.671 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.369      ;
; 999993.671 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.369      ;
; 999993.671 ; SETPOS:STPS|angle_current[6] ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.369      ;
; 999993.704 ; SETPOS:STPS|angle_current[4] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.336      ;
; 999993.704 ; SETPOS:STPS|angle_current[4] ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.336      ;
; 999993.704 ; SETPOS:STPS|angle_current[4] ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.336      ;
; 999993.704 ; SETPOS:STPS|angle_current[4] ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.336      ;
; 999993.704 ; SETPOS:STPS|angle_current[4] ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.336      ;
; 999993.704 ; SETPOS:STPS|angle_current[4] ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.336      ;
; 999993.704 ; SETPOS:STPS|angle_current[4] ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.336      ;
; 999993.704 ; SETPOS:STPS|angle_current[4] ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.336      ;
; 999993.704 ; SETPOS:STPS|angle_current[4] ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.336      ;
; 999993.704 ; SETPOS:STPS|angle_current[4] ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.336      ;
; 999993.704 ; SETPOS:STPS|angle_current[4] ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.336      ;
; 999993.813 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.309     ; 4.918      ;
; 999993.904 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.136      ;
; 999993.904 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.136      ;
; 999993.904 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.136      ;
; 999993.904 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.136      ;
; 999993.904 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.136      ;
; 999993.904 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.136      ;
; 999993.904 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.136      ;
; 999993.904 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.136      ;
; 999993.904 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.136      ;
; 999993.904 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.136      ;
; 999993.904 ; SETPOS:STPS|angle_current[5] ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 6.136      ;
; 999994.004 ; SETPOS:STPS|angle_current[9] ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -1.309     ; 4.727      ;
; 999994.056 ; SETPOS:STPS|angle_current[2] ; SETPOS:STPS|DIR               ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.002      ; 5.986      ;
; 999994.072 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 5.968      ;
; 999994.072 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 5.968      ;
; 999994.072 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 5.968      ;
; 999994.072 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 5.968      ;
; 999994.072 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 5.968      ;
; 999994.072 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 5.968      ;
; 999994.072 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 5.968      ;
; 999994.072 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 5.968      ;
; 999994.072 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 5.968      ;
; 999994.072 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 5.968      ;
; 999994.072 ; SETPOS:STPS|angle_current[7] ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 5.968      ;
; 999994.080 ; SETPOS:STPS|angle_current[1] ; SETPOS:STPS|DIR               ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.002      ; 5.962      ;
+------------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk1M'                                                                                                              ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; Humidity:Hum|mstate.001    ; Humidity:Hum|mstate.001    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; five_sec:F_S|flag_five_sec ; five_sec:F_S|flag_five_sec ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Humidity:Hum|Data_H_write  ; Humidity:Hum|Data_H_write  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Humidity:Hum|Data_H_REG    ; Humidity:Hum|Data_H_REG    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.805      ;
; 0.743 ; Humidity:Hum|HYM[19]       ; Humidity:Hum|HYM[20]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Humidity:Hum|HYM[7]        ; Humidity:Hum|HYM2[7]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Humidity:Hum|HYM[3]        ; Humidity:Hum|HYM2[3]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.049      ;
; 0.745 ; Humidity:Hum|HYM[20]       ; Humidity:Hum|HYM[21]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; Humidity:Hum|HYM[1]        ; Humidity:Hum|HYM2[1]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; Humidity:Hum|HYM[2]        ; Humidity:Hum|HYM[3]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Humidity:Hum|HYM[2]        ; Humidity:Hum|HYM2[2]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; Humidity:Hum|HYM[1]        ; Humidity:Hum|HYM[2]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.053      ;
; 0.749 ; Humidity:Hum|HYM[13]       ; Humidity:Hum|HYM2[13]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; Humidity:Hum|HYM[3]        ; Humidity:Hum|HYM[4]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; Humidity:Hum|HYM[18]       ; Humidity:Hum|HYM[19]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; Humidity:Hum|HYM[18]       ; Humidity:Hum|HYM2[18]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.056      ;
; 0.753 ; Humidity:Hum|shet[15]      ; Humidity:Hum|shet[15]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; Humidity:Hum|HYM[13]       ; Humidity:Hum|HYM[14]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; Humidity:Hum|HYM[16]       ; Humidity:Hum|HYM[17]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; Humidity:Hum|HYM[23]       ; Humidity:Hum|HYM[24]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; Humidity:Hum|HYM[11]       ; Humidity:Hum|HYM2[11]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; Humidity:Hum|HYM[11]       ; Humidity:Hum|HYM[12]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; Humidity:Hum|HYM[8]        ; Humidity:Hum|HYM[9]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; Humidity:Hum|HYM[8]        ; Humidity:Hum|HYM2[8]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.063      ;
; 0.763 ; Humidity:Hum|HYM[10]       ; Humidity:Hum|HYM2[10]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.069      ;
; 0.765 ; Humidity:Hum|HYM[6]        ; Humidity:Hum|HYM[7]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.071      ;
; 0.765 ; Humidity:Hum|HYM[6]        ; Humidity:Hum|HYM2[6]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.071      ;
; 0.767 ; Humidity:Hum|HYM[10]       ; Humidity:Hum|HYM[11]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.073      ;
; 0.768 ; Humidity:Hum|HYM[5]        ; Humidity:Hum|HYM2[5]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.074      ;
; 0.770 ; Humidity:Hum|HYM[5]        ; Humidity:Hum|HYM[6]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.076      ;
; 0.901 ; Humidity:Hum|HYM[9]        ; Humidity:Hum|HYM2[9]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.207      ;
; 0.904 ; Humidity:Hum|HYM[14]       ; Humidity:Hum|HYM2[14]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.210      ;
; 0.910 ; Humidity:Hum|HYM[26]       ; Humidity:Hum|HYM2[26]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.216      ;
; 0.915 ; Humidity:Hum|HYM[15]       ; Humidity:Hum|HYM2[15]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.221      ;
; 0.919 ; Humidity:Hum|HYM[33]       ; Humidity:Hum|HYM[34]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.225      ;
; 0.921 ; Humidity:Hum|HYM[35]       ; Humidity:Hum|HYM[36]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.227      ;
; 0.923 ; Humidity:Hum|HYM[26]       ; Humidity:Hum|HYM[27]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.229      ;
; 0.924 ; Humidity:Hum|HYM[36]       ; Humidity:Hum|HYM[37]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.230      ;
; 0.930 ; Humidity:Hum|HYM[15]       ; Humidity:Hum|HYM[16]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.236      ;
; 0.964 ; Humidity:Hum|HYM[9]        ; Humidity:Hum|HYM[10]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.270      ;
; 0.966 ; Humidity:Hum|HYM[36]       ; Humidity:Hum|HYM2[36]      ; clk1M        ; clk1M       ; 0.000        ; 0.002      ; 1.274      ;
; 0.966 ; Humidity:Hum|HYM[21]       ; Humidity:Hum|HYM2[21]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 1.273      ;
; 1.051 ; Humidity:Hum|HYM[39]       ; Humidity:Hum|HYM2[39]      ; clk1M        ; clk1M       ; 0.000        ; 0.002      ; 1.359      ;
; 1.051 ; Humidity:Hum|HYM[37]       ; Humidity:Hum|HYM2[37]      ; clk1M        ; clk1M       ; 0.000        ; 0.002      ; 1.359      ;
; 1.051 ; Humidity:Hum|HYM[35]       ; Humidity:Hum|HYM2[35]      ; clk1M        ; clk1M       ; 0.000        ; 0.002      ; 1.359      ;
; 1.051 ; Humidity:Hum|HYM[34]       ; Humidity:Hum|HYM2[34]      ; clk1M        ; clk1M       ; 0.000        ; 0.002      ; 1.359      ;
; 1.052 ; Humidity:Hum|HYM[19]       ; Humidity:Hum|HYM2[19]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 1.359      ;
; 1.059 ; Humidity:Hum|HYM[38]       ; Humidity:Hum|HYM2[38]      ; clk1M        ; clk1M       ; 0.000        ; 0.002      ; 1.367      ;
; 1.060 ; Humidity:Hum|HYM[30]       ; Humidity:Hum|HYM2[30]      ; clk1M        ; clk1M       ; 0.000        ; 0.002      ; 1.368      ;
; 1.069 ; Humidity:Hum|HYM[32]       ; Humidity:Hum|HYM2[32]      ; clk1M        ; clk1M       ; 0.000        ; 0.002      ; 1.377      ;
; 1.070 ; Humidity:Hum|HYM[29]       ; Humidity:Hum|HYM2[29]      ; clk1M        ; clk1M       ; 0.000        ; 0.002      ; 1.378      ;
; 1.107 ; Humidity:Hum|HYM[23]       ; Humidity:Hum|HYM2[23]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 1.414      ;
; 1.108 ; Humidity:Hum|HYM[24]       ; Humidity:Hum|HYM2[24]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 1.415      ;
; 1.116 ; Humidity:Hum|protocol[2]   ; Humidity:Hum|Data_H_REG    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.422      ;
; 1.148 ; Humidity:Hum|HYM[25]       ; Humidity:Hum|HYM[26]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.454      ;
; 1.164 ; five_sec:F_S|five_sec[10]  ; five_sec:F_S|five_sec[10]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.470      ;
; 1.167 ; Humidity:Hum|shet[0]       ; Humidity:Hum|shet[0]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.473      ;
; 1.167 ; five_sec:F_S|five_sec[2]   ; five_sec:F_S|five_sec[2]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.473      ;
; 1.167 ; five_sec:F_S|five_sec[4]   ; five_sec:F_S|five_sec[4]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.473      ;
; 1.171 ; five_sec:F_S|five_sec[12]  ; five_sec:F_S|five_sec[12]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.477      ;
; 1.171 ; five_sec:F_S|five_sec[20]  ; five_sec:F_S|five_sec[20]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; Humidity:Hum|id_gorb[1]    ; Humidity:Hum|id_gorb[1]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; Humidity:Hum|shet[1]       ; Humidity:Hum|shet[1]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; Humidity:Hum|shet[9]       ; Humidity:Hum|shet[9]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; Humidity:Hum|shet[2]       ; Humidity:Hum|shet[2]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; Humidity:Hum|shet[7]       ; Humidity:Hum|shet[7]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Humidity:Hum|shet[4]       ; Humidity:Hum|shet[4]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Humidity:Hum|id_gorb[4]    ; Humidity:Hum|id_gorb[4]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Humidity:Hum|shet[11]      ; Humidity:Hum|shet[11]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Humidity:Hum|shet[14]      ; Humidity:Hum|shet[14]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Humidity:Hum|shet[13]      ; Humidity:Hum|shet[13]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; Humidity:Hum|HYM[14]       ; Humidity:Hum|HYM[15]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.484      ;
; 1.180 ; five_sec:F_S|five_sec[13]  ; five_sec:F_S|five_sec[13]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.486      ;
; 1.180 ; Humidity:Hum|HYM[21]       ; Humidity:Hum|HYM[22]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.486      ;
; 1.181 ; five_sec:F_S|five_sec[15]  ; five_sec:F_S|five_sec[15]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.487      ;
; 1.197 ; Humidity:Hum|HYM[31]       ; Humidity:Hum|HYM2[31]      ; clk1M        ; clk1M       ; 0.000        ; 0.002      ; 1.505      ;
; 1.199 ; Humidity:Hum|HYM[22]       ; Humidity:Hum|HYM2[22]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 1.506      ;
; 1.202 ; Humidity:Hum|HYM[33]       ; Humidity:Hum|HYM2[33]      ; clk1M        ; clk1M       ; 0.000        ; 0.002      ; 1.510      ;
; 1.212 ; Humidity:Hum|id_gorb[5]    ; Humidity:Hum|id_gorb[5]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.518      ;
; 1.213 ; Humidity:Hum|HYM[34]       ; Humidity:Hum|HYM[35]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.519      ;
; 1.215 ; Humidity:Hum|protocol[1]   ; Humidity:Hum|protocol[2]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.521      ;
; 1.215 ; Humidity:Hum|data_rec[1]   ; Humidity:Hum|data_rec[2]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.521      ;
; 1.218 ; five_sec:F_S|five_sec[1]   ; five_sec:F_S|five_sec[1]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.524      ;
; 1.223 ; five_sec:F_S|five_sec[21]  ; five_sec:F_S|five_sec[21]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.529      ;
; 1.223 ; Humidity:Hum|protocol[1]   ; Humidity:Hum|mstate.001    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.529      ;
; 1.224 ; Humidity:Hum|HYM[32]       ; Humidity:Hum|HYM[33]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.530      ;
; 1.224 ; Humidity:Hum|HYM[31]       ; Humidity:Hum|HYM[32]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.530      ;
; 1.224 ; Humidity:Hum|HYM[7]        ; Humidity:Hum|HYM[8]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.530      ;
; 1.225 ; Humidity:Hum|shet[3]       ; Humidity:Hum|shet[3]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; Humidity:Hum|shet[8]       ; Humidity:Hum|shet[8]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; Humidity:Hum|shet[10]      ; Humidity:Hum|shet[10]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; Humidity:Hum|HYM[27]       ; Humidity:Hum|HYM[28]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; Humidity:Hum|shet[6]       ; Humidity:Hum|shet[6]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; Humidity:Hum|shet[5]       ; Humidity:Hum|shet[5]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; Humidity:Hum|shet[12]      ; Humidity:Hum|shet[12]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; Humidity:Hum|HYM[38]       ; Humidity:Hum|HYM[39]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; Humidity:Hum|HYM[37]       ; Humidity:Hum|HYM[38]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.532      ;
; 1.227 ; Humidity:Hum|HYM[29]       ; Humidity:Hum|HYM[30]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.533      ;
; 1.228 ; Humidity:Hum|HYM[28]       ; Humidity:Hum|HYM[29]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.534      ;
; 1.230 ; Humidity:Hum|id_gorb[3]    ; Humidity:Hum|id_gorb[3]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 1.536      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk1hz'                                                                                                                   ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|state[0]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|state[1]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|dev_state         ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.805      ;
; 0.762 ; SETPOS:STPS|angle_current[10] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.068      ;
; 0.941 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 1.693      ; 2.940      ;
; 0.949 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 1.693      ; 2.948      ;
; 0.950 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 1.693      ; 2.949      ;
; 0.951 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 1.693      ; 2.950      ;
; 0.954 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 1.693      ; 2.953      ;
; 0.954 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|state[1]   ; clk1hz       ; clk1hz      ; 0.000        ; 1.693      ; 2.953      ;
; 0.978 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.284      ;
; 0.979 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.285      ;
; 0.983 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.289      ;
; 0.985 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.291      ;
; 1.162 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|DIR               ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.468      ;
; 1.164 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.470      ;
; 1.172 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.478      ;
; 1.177 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.483      ;
; 1.203 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.509      ;
; 1.205 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.511      ;
; 1.206 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.512      ;
; 1.209 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.515      ;
; 1.215 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.521      ;
; 1.217 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.523      ;
; 1.277 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.583      ;
; 1.282 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|state[1]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.588      ;
; 1.284 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.590      ;
; 1.286 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.592      ;
; 1.287 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.593      ;
; 1.291 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.597      ;
; 1.325 ; SETPOS:STPS|DIR               ; SETPOS:STPS|DIR               ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.631      ;
; 1.467 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.773      ;
; 1.468 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.774      ;
; 1.469 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.775      ;
; 1.475 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.781      ;
; 1.504 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|state[3]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.810      ;
; 1.536 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|state[3]   ; clk1hz       ; clk1hz      ; 0.000        ; 1.693      ; 3.535      ;
; 1.651 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.957      ;
; 1.651 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.957      ;
; 1.656 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.962      ;
; 1.693 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.999      ;
; 1.737 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.043      ;
; 1.737 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.043      ;
; 1.742 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.048      ;
; 1.753 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.059      ;
; 1.779 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.085      ;
; 1.823 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.129      ;
; 1.823 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.129      ;
; 1.839 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.145      ;
; 1.909 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.215      ;
; 1.909 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.215      ;
; 1.925 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.231      ;
; 1.946 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.252      ;
; 1.947 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.253      ;
; 1.948 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.254      ;
; 1.954 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.260      ;
; 1.969 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.275      ;
; 1.995 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.301      ;
; 2.011 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.317      ;
; 2.012 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.318      ;
; 2.012 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.318      ;
; 2.012 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.318      ;
; 2.012 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.318      ;
; 2.032 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.338      ;
; 2.034 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.340      ;
; 2.040 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.346      ;
; 2.055 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.361      ;
; 2.077 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 0.000        ; -1.311     ; 1.072      ;
; 2.081 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.387      ;
; 2.097 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.403      ;
; 2.118 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.424      ;
; 2.120 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.426      ;
; 2.126 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.432      ;
; 2.137 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.443      ;
; 2.141 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.447      ;
; 2.178 ; SETPOS:STPS|M_EN              ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.484      ;
; 2.183 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.489      ;
; 2.204 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.510      ;
; 2.206 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.512      ;
; 2.223 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.529      ;
; 2.227 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.533      ;
; 2.269 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.575      ;
; 2.290 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.596      ;
; 2.292 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.598      ;
; 2.309 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.615      ;
; 2.313 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.619      ;
; 2.355 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.661      ;
; 2.378 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.684      ;
; 2.395 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.701      ;
; 2.399 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.705      ;
; 2.464 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.770      ;
; 2.481 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.787      ;
; 2.485 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 2.791      ;
; 2.496 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; -0.002     ; 2.800      ;
; 2.496 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; -0.002     ; 2.800      ;
; 2.496 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; -0.002     ; 2.800      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk25M'                                                                                                    ;
+-------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; PWM:p_w_m|cnt[0]        ; PWM:p_w_m|cnt[0]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.772 ; PWM:p_w_m|cnt[7]        ; PWM:p_w_m|cnt[7]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.078      ;
; 1.188 ; PWM:p_w_m|cnt[2]        ; PWM:p_w_m|cnt[2]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.494      ;
; 1.189 ; PWM:p_w_m|cnt[4]        ; PWM:p_w_m|cnt[4]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.495      ;
; 1.195 ; PWM:p_w_m|cnt[6]        ; PWM:p_w_m|cnt[6]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.501      ;
; 1.198 ; PWM:p_w_m|cnt[0]        ; PWM:p_w_m|cnt[1]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.504      ;
; 1.234 ; PWM:p_w_m|cnt[5]        ; PWM:p_w_m|cnt[5]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.540      ;
; 1.236 ; PWM:p_w_m|cnt[3]        ; PWM:p_w_m|cnt[3]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.542      ;
; 1.239 ; PWM:p_w_m|cnt[1]        ; PWM:p_w_m|cnt[1]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.545      ;
; 1.667 ; PWM:p_w_m|cnt[2]        ; PWM:p_w_m|cnt[3]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.973      ;
; 1.668 ; PWM:p_w_m|cnt[4]        ; PWM:p_w_m|cnt[5]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.974      ;
; 1.674 ; PWM:p_w_m|cnt[6]        ; PWM:p_w_m|cnt[7]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.980      ;
; 1.676 ; PWM:p_w_m|cnt[0]        ; PWM:p_w_m|cnt[2]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 1.982      ;
; 1.714 ; PWM:p_w_m|cnt[5]        ; PWM:p_w_m|cnt[6]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.020      ;
; 1.716 ; PWM:p_w_m|cnt[3]        ; PWM:p_w_m|cnt[4]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.022      ;
; 1.716 ; PWM:p_w_m|cnt[1]        ; PWM:p_w_m|cnt[2]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.022      ;
; 1.753 ; PWM:p_w_m|cnt[2]        ; PWM:p_w_m|cnt[4]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.059      ;
; 1.754 ; PWM:p_w_m|cnt[4]        ; PWM:p_w_m|cnt[6]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.060      ;
; 1.762 ; PWM:p_w_m|cnt[0]        ; PWM:p_w_m|cnt[3]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.068      ;
; 1.800 ; PWM:p_w_m|cnt[5]        ; PWM:p_w_m|cnt[7]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.106      ;
; 1.802 ; PWM:p_w_m|cnt[3]        ; PWM:p_w_m|cnt[5]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.108      ;
; 1.802 ; PWM:p_w_m|cnt[1]        ; PWM:p_w_m|cnt[3]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.108      ;
; 1.839 ; PWM:p_w_m|cnt[2]        ; PWM:p_w_m|cnt[5]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.145      ;
; 1.840 ; PWM:p_w_m|cnt[4]        ; PWM:p_w_m|cnt[7]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.146      ;
; 1.848 ; PWM:p_w_m|cnt[0]        ; PWM:p_w_m|cnt[4]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.154      ;
; 1.888 ; PWM:p_w_m|cnt[3]        ; PWM:p_w_m|cnt[6]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.194      ;
; 1.888 ; PWM:p_w_m|cnt[1]        ; PWM:p_w_m|cnt[4]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.194      ;
; 1.925 ; PWM:p_w_m|cnt[2]        ; PWM:p_w_m|cnt[6]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.231      ;
; 1.934 ; PWM:p_w_m|cnt[0]        ; PWM:p_w_m|cnt[5]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.240      ;
; 1.974 ; PWM:p_w_m|cnt[3]        ; PWM:p_w_m|cnt[7]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.280      ;
; 1.974 ; PWM:p_w_m|cnt[1]        ; PWM:p_w_m|cnt[5]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.280      ;
; 2.011 ; PWM:p_w_m|cnt[2]        ; PWM:p_w_m|cnt[7]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.317      ;
; 2.020 ; PWM:p_w_m|cnt[0]        ; PWM:p_w_m|cnt[6]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.326      ;
; 2.060 ; PWM:p_w_m|cnt[1]        ; PWM:p_w_m|cnt[6]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.366      ;
; 2.106 ; PWM:p_w_m|cnt[0]        ; PWM:p_w_m|cnt[7]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.412      ;
; 2.146 ; PWM:p_w_m|cnt[1]        ; PWM:p_w_m|cnt[7]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 2.452      ;
; 2.909 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.250      ;
; 2.909 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.250      ;
; 2.909 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.250      ;
; 2.909 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.250      ;
; 2.909 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.250      ;
; 2.909 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.250      ;
; 2.909 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.250      ;
; 2.909 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.250      ;
; 3.027 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer3[0] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.368      ;
; 3.027 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer3[1] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.368      ;
; 3.027 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer3[2] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.368      ;
; 3.027 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer3[3] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.368      ;
; 3.027 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer3[4] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.368      ;
; 3.027 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer3[5] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.368      ;
; 3.027 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer3[6] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.368      ;
; 3.027 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer3[7] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.368      ;
; 3.052 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer2[0] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.393      ;
; 3.052 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer2[1] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.393      ;
; 3.052 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer2[2] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.393      ;
; 3.052 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer2[3] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.393      ;
; 3.052 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer2[4] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.393      ;
; 3.052 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer2[5] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.393      ;
; 3.052 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer2[6] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.393      ;
; 3.052 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer2[7] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.393      ;
; 3.077 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.418      ;
; 3.077 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.418      ;
; 3.077 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.418      ;
; 3.077 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.418      ;
; 3.077 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.418      ;
; 3.077 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.418      ;
; 3.077 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.418      ;
; 3.077 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.418      ;
; 3.299 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer3[0] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.640      ;
; 3.299 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer3[1] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.640      ;
; 3.299 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer3[2] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.640      ;
; 3.299 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer3[3] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.640      ;
; 3.299 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer3[4] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.640      ;
; 3.299 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer3[5] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.640      ;
; 3.299 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer3[6] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.640      ;
; 3.299 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer3[7] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.640      ;
; 3.616 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.957      ;
; 3.616 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.957      ;
; 3.616 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.957      ;
; 3.616 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.957      ;
; 3.616 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.957      ;
; 3.616 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.957      ;
; 3.616 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.957      ;
; 3.616 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.957      ;
; 3.641 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer2[0] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.982      ;
; 3.641 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer2[1] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.982      ;
; 3.641 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer2[2] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.982      ;
; 3.641 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer2[3] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.982      ;
; 3.641 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer2[4] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.982      ;
; 3.641 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer2[5] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.982      ;
; 3.641 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer2[6] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.982      ;
; 3.641 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer2[7] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.982      ;
; 3.649 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer2[0] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.990      ;
; 3.649 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer2[1] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.990      ;
; 3.649 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer2[2] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.990      ;
; 3.649 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer2[3] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.990      ;
; 3.649 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer2[4] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.990      ;
; 3.649 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer2[5] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.990      ;
; 3.649 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer2[6] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.990      ;
; 3.649 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer2[7] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 3.990      ;
+-------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk50M'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                             ; To Node                                                                                                                                                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; frqdiv:FGD|j[0]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[0]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; frqdiv:FGD|j[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[1]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_slave:SPI_MODULE|HYM_send[0]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[0]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|trig_mod_match_out                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|trig_mod_match_out                                                                                                                                                                                   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                              ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; SPI_slave:SPI_MODULE|MOSIr[0]                                                                                                                                                                                                                                                                         ; SPI_slave:SPI_MODULE|MOSIr[1]                                                                                                                                                                                                                                                                         ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.041      ;
; 0.738 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[1]                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[2]                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][2]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.044      ;
; 0.740 ; SPI_slave:SPI_MODULE|HYM_send[17]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[18]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|segment_wrapped_delayed                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][0]                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[9]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][10]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[1]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][2]                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[11]                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][12]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][0]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[2]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][3]                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][3]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.050      ;
; 0.746 ; SPI_slave:SPI_MODULE|HYM_send[28]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[29]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; SPI_slave:SPI_MODULE|HYM_send[14]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[15]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; SPI_slave:SPI_MODULE|HYM_send[13]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[14]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; SPI_slave:SPI_MODULE|HYM_send[12]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[13]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; SPI_slave:SPI_MODULE|HYM_send[5]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[6]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; SPI_slave:SPI_MODULE|HYM_send[4]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[5]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][2]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; SPI_slave:SPI_MODULE|HYM_send[26]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[27]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; SPI_slave:SPI_MODULE|HYM_send[21]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[22]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; SPI_slave:SPI_MODULE|HYM_send[18]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[19]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][1]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][2]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; SPI_slave:SPI_MODULE|HYM_send[29]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[30]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; SPI_slave:SPI_MODULE|HYM_send[24]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[25]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; SPI_slave:SPI_MODULE|HYM_send[34]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[35]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; SPI_slave:SPI_MODULE|HYM_send[30]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[31]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; SPI_slave:SPI_MODULE|HYM_send[6]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[7]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|regoutff ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; SPI_slave:SPI_MODULE|HYM_send[38]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[39]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; SPI_slave:SPI_MODULE|HYM_send[36]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[37]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.056      ;
; 0.752 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[3]                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|holdff   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.058      ;
; 0.753 ; frqdiv:FGD|i[31]                                                                                                                                                                                                                                                                                      ; frqdiv:FGD|i[31]                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; SPI_slave:SPI_MODULE|HYM_send[7]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[8]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[0]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][23]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.060      ;
; 0.756 ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|clk25M                                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; SPI_slave:SPI_MODULE|byte_data_received[12]                                                                                                                                                                                                                                                           ; SPI_slave:SPI_MODULE|byte_data_received[13]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[3]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][4]                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; frqdiv:FGD|j[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.063      ;
; 0.759 ; SPI_slave:SPI_MODULE|byte_data_received[7]                                                                                                                                                                                                                                                            ; SPI_slave:SPI_MODULE|byte_data_received[8]                                                                                                                                                                                                                                                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.065      ;
; 0.759 ; SPI_slave:SPI_MODULE|byte_data_received[14]                                                                                                                                                                                                                                                           ; SPI_slave:SPI_MODULE|byte_data_received[15]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.065      ;
; 0.759 ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[1]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.065      ;
; 0.761 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[2]                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|holdff   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.067      ;
; 0.762 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|holdff   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|regoutff ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.068      ;
; 0.765 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|regoutff                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.071      ;
; 0.767 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|regoutff                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|trig_mod_match_out                                                                                                                                                                                   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.073      ;
; 0.769 ; SPI_slave:SPI_MODULE|byte_data_received[10]                                                                                                                                                                                                                                                           ; SPI_slave:SPI_MODULE|byte_data_received[11]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.075      ;
; 0.778 ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|clk1M                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.084      ;
; 0.778 ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[4]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.084      ;
; 0.780 ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[3]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.086      ;
; 0.890 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[0]                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.196      ;
; 0.892 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[3]                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.198      ;
; 0.893 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[2]                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.199      ;
; 0.903 ; SPI_slave:SPI_MODULE|byte_data_received[11]                                                                                                                                                                                                                                                           ; SPI_slave:SPI_MODULE|byte_data_received[12]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.209      ;
; 0.905 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][24]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[10]                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][11]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.212      ;
; 0.909 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[11]                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][25]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.215      ;
; 0.910 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[12]                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][13]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.216      ;
; 0.911 ; SPI_slave:SPI_MODULE|byte_data_received[8]                                                                                                                                                                                                                                                            ; SPI_slave:SPI_MODULE|byte_data_received[9]                                                                                                                                                                                                                                                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.217      ;
; 0.913 ; SPI_slave:SPI_MODULE|HYM_send[31]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[32]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.219      ;
; 0.914 ; SPI_slave:SPI_MODULE|HYM_send[3]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[4]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.220      ;
; 0.915 ; SPI_slave:SPI_MODULE|HYM_send[37]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[38]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.221      ;
; 0.915 ; SPI_slave:SPI_MODULE|HYM_send[9]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[10]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.221      ;
; 0.915 ; SPI_slave:SPI_MODULE|HYM_send[1]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[2]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.221      ;
; 0.916 ; SPI_slave:SPI_MODULE|byte_data_received[13]                                                                                                                                                                                                                                                           ; SPI_slave:SPI_MODULE|byte_data_received[14]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.222      ;
; 0.916 ; SPI_slave:SPI_MODULE|HYM_send[35]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[36]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.222      ;
; 0.916 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|regoutff                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.222      ;
; 0.918 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|trig_mod_match_out                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.224      ;
; 0.919 ; SPI_slave:SPI_MODULE|HYM_send[33]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[34]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.225      ;
; 0.919 ; SPI_slave:SPI_MODULE|HYM_send[11]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[12]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.225      ;
; 0.922 ; SPI_slave:SPI_MODULE|HYM_send[8]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[9]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.228      ;
; 0.923 ; SPI_slave:SPI_MODULE|byte_data_received[1]                                                                                                                                                                                                                                                            ; SPI_slave:SPI_MODULE|byte_data_received[2]                                                                                                                                                                                                                                                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.229      ;
; 0.924 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[0]                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.230      ;
; 0.932 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[0]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][1]                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.238      ;
; 0.937 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[12]                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][26]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.243      ;
; 0.941 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][3]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_datain_reg0                                                                                        ; clk50M       ; clk50M      ; 0.000        ; 0.122      ; 1.330      ;
; 0.948 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[12]                                                                                                                                          ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.254      ;
; 0.949 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.255      ;
; 0.959 ; frqdiv:FGD|z[0]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[3]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.265      ;
; 0.966 ; SPI_slave:SPI_MODULE|byte_data_received[9]                                                                                                                                                                                                                                                            ; SPI_slave:SPI_MODULE|byte_data_received[10]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 1.270      ;
; 0.966 ; frqdiv:FGD|z[0]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[4]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.272      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk50M'                                                                                                                                                                                                                                                          ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                                                                                           ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg2  ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk25M'                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[0]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[0]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[1]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[1]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[2]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[2]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[3]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[3]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[4]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[4]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[5]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[5]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[6]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[6]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[7]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[7]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[0]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[0]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[1]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[1]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[2]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[2]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[3]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[3]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[4]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[4]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[5]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[5]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[6]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[6]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[7]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[7]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[0]         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[0]         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[1]         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[1]         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[2]         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[2]         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[3]         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[3]         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[4]         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[4]         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[5]         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[5]         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[6]         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[6]         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[7]         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[7]         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[0]            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[0]            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[1]            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[1]            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[2]            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[2]            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[3]            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[3]            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[4]            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[4]            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[5]            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[5]            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[6]            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[6]            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[7]            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[7]            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[0]     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[0]     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[1]     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[1]     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[2]     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[2]     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[3]     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[3]     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[4]     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[4]     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[5]     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[5]     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[6]     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[6]     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[7]     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[7]     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; FGD|clk25M|regout           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; FGD|clk25M|regout           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; FGD|clk25M~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; FGD|clk25M~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; FGD|clk25M~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; FGD|clk25M~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[0]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[0]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[1]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[1]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[2]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[2]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[3]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[3]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[4]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[4]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[5]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[5]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[6]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[6]|clk        ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.223 ; 100.000      ; 2.777          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk1M'                                                                     ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------+
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|Data_H_REG   ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|Data_H_REG   ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|Data_H_test  ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|Data_H_test  ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|Data_H_write ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|Data_H_write ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[0]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[0]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[10]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[10]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[11]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[11]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[12]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[12]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[13]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[13]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[14]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[14]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[15]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[15]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[16]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[16]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[17]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[17]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[18]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[18]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[19]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[19]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[1]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[1]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[20]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[20]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[21]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[21]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[22]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[22]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[23]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[23]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[24]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[24]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[25]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[25]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[26]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[26]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[27]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[27]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[28]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[28]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[29]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[29]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[2]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[2]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[30]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[30]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[31]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[31]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[32]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[32]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[33]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[33]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[34]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[34]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[35]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[35]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[36]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[36]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[37]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[37]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[38]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[38]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[39]     ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[39]     ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[3]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[3]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[4]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[4]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[5]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[5]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[6]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[6]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[7]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[7]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[8]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[8]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[9]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[9]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[0]       ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[0]       ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[10]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[10]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[11]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[11]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[12]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[12]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[13]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[13]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[14]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[14]      ;
; 498.758 ; 500.000      ; 1.242          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[15]      ;
; 498.758 ; 500.000      ; 1.242          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[15]      ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk1hz'                                                                            ;
+------------+--------------+----------------+------------------+--------+------------+-------------------------------+
; Slack      ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                        ;
+------------+--------------+----------------+------------------+--------+------------+-------------------------------+
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|DIR               ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|DIR               ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|M_EN              ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|M_EN              ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[0]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[0]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[10] ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[10] ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[1]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[1]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[2]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[2]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[3]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[3]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[4]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[4]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[5]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[5]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[6]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[6]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[7]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[7]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[8]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[8]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[9]  ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[9]  ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|dev_state         ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|dev_state         ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[0]     ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[0]     ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[1]     ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[1]     ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[2]     ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[2]     ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[3]     ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[3]     ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[0]   ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[0]   ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[1]   ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[1]   ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[2]   ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[2]   ;
; 499998.758 ; 500000.000   ; 1.242          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[3]   ;
; 499998.758 ; 500000.000   ; 1.242          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[3]   ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; FGD|clk1hz|regout             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; FGD|clk1hz|regout             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; FGD|clk1hz~clkctrl|inclk[0]   ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; FGD|clk1hz~clkctrl|inclk[0]   ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; FGD|clk1hz~clkctrl|outclk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; FGD|clk1hz~clkctrl|outclk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; RL|Q|combout                  ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; RL|Q|combout                  ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; RL|Q|dataa                    ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; RL|Q|dataa                    ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; RL|Q~clkctrl|inclk[0]         ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; RL|Q~clkctrl|inclk[0]         ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; RL|Q~clkctrl|outclk           ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; RL|Q~clkctrl|outclk           ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[0]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[0]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[1]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[1]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[2]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[2]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[3]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[3]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[0]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[0]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[1]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[1]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[2]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[2]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[3]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[3]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|DIR|clk                  ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|DIR|clk                  ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|M_EN|clk                 ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|M_EN|clk                 ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[0]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[0]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[10]|clk    ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[10]|clk    ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[1]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[1]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[2]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[2]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[3]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[3]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[4]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[4]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[5]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[5]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[6]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[6]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[7]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[7]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[8]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[8]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[9]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[9]|clk     ;
+------------+--------------+----------------+------------------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Data_H    ; clk50M     ; 2.229 ; 2.229 ; Rise       ; clk1M           ;
; key0      ; clk50M     ; 4.108 ; 4.108 ; Rise       ; clk1hz          ;
; SSEL      ; clk50M     ; 8.221 ; 8.221 ; Rise       ; clk25M          ;
; MOSI      ; clk50M     ; 5.572 ; 5.572 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; 6.461 ; 6.461 ; Rise       ; clk50M          ;
; SSEL      ; clk50M     ; 6.066 ; 6.066 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data_H    ; clk50M     ; -1.942 ; -1.942 ; Rise       ; clk1M           ;
; key0      ; clk50M     ; -2.056 ; -2.056 ; Rise       ; clk1hz          ;
; SSEL      ; clk50M     ; -4.015 ; -4.015 ; Rise       ; clk25M          ;
; MOSI      ; clk50M     ; -5.118 ; -5.118 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; -5.195 ; -5.195 ; Rise       ; clk50M          ;
; SSEL      ; clk50M     ; -5.072 ; -5.072 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; Data_H        ; clk50M     ; 10.821 ; 10.821 ; Rise       ; clk1M           ;
; Data_H_test   ; clk50M     ; 10.668 ; 10.668 ; Rise       ; clk1M           ;
; flag_five_sec ; clk50M     ; 12.062 ; 12.062 ; Rise       ; clk1M           ;
; OUT_final[*]  ; clk50M     ; 13.407 ; 13.407 ; Rise       ; clk1hz          ;
;  OUT_final[0] ; clk50M     ; 12.448 ; 12.448 ; Rise       ; clk1hz          ;
;  OUT_final[1] ; clk50M     ; 12.646 ; 12.646 ; Rise       ; clk1hz          ;
;  OUT_final[2] ; clk50M     ; 13.407 ; 13.407 ; Rise       ; clk1hz          ;
;  OUT_final[3] ; clk50M     ; 13.244 ; 13.244 ; Rise       ; clk1hz          ;
; led1          ; clk50M     ; 9.740  ;        ; Rise       ; clk1hz          ;
; led1          ; clk50M     ;        ; 9.740  ; Fall       ; clk1hz          ;
; PWM_out       ; clk50M     ; 13.469 ; 13.469 ; Rise       ; clk25M          ;
; PWM_out2      ; clk50M     ; 13.934 ; 13.934 ; Rise       ; clk25M          ;
; PWM_out_vent  ; clk50M     ; 13.721 ; 13.721 ; Rise       ; clk25M          ;
; MISO          ; clk50M     ; 9.081  ; 9.081  ; Rise       ; clk50M          ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; Data_H        ; clk50M     ; 10.821 ; 10.821 ; Rise       ; clk1M           ;
; Data_H_test   ; clk50M     ; 10.668 ; 10.668 ; Rise       ; clk1M           ;
; flag_five_sec ; clk50M     ; 12.062 ; 12.062 ; Rise       ; clk1M           ;
; OUT_final[*]  ; clk50M     ; 11.665 ; 11.665 ; Rise       ; clk1hz          ;
;  OUT_final[0] ; clk50M     ; 11.665 ; 11.665 ; Rise       ; clk1hz          ;
;  OUT_final[1] ; clk50M     ; 11.860 ; 11.860 ; Rise       ; clk1hz          ;
;  OUT_final[2] ; clk50M     ; 12.098 ; 12.098 ; Rise       ; clk1hz          ;
;  OUT_final[3] ; clk50M     ; 12.469 ; 12.469 ; Rise       ; clk1hz          ;
; led1          ; clk50M     ; 9.740  ;        ; Rise       ; clk1hz          ;
; led1          ; clk50M     ;        ; 9.740  ; Fall       ; clk1hz          ;
; PWM_out       ; clk50M     ; 11.696 ; 11.696 ; Rise       ; clk25M          ;
; PWM_out2      ; clk50M     ; 12.457 ; 12.457 ; Rise       ; clk25M          ;
; PWM_out_vent  ; clk50M     ; 12.246 ; 12.246 ; Rise       ; clk25M          ;
; MISO          ; clk50M     ; 9.081  ; 9.081  ; Rise       ; clk50M          ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; key0       ; led0        ; 9.682 ;    ;    ; 9.682 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; key0       ; led0        ; 9.682 ;    ;    ; 9.682 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; Data_H    ; clk50M     ; 10.433 ;      ; Rise       ; clk1M           ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; Data_H    ; clk50M     ; 10.433 ;      ; Rise       ; clk1M           ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data_H    ; clk50M     ; 10.433    ;           ; Rise       ; clk1M           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data_H    ; clk50M     ; 10.433    ;           ; Rise       ; clk1M           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------+
; Fast Model Setup Summary            ;
+--------+------------+---------------+
; Clock  ; Slack      ; End Point TNS ;
+--------+------------+---------------+
; clk50M ; 16.972     ; 0.000         ;
; clk25M ; 38.325     ; 0.000         ;
; clk1M  ; 996.466    ; 0.000         ;
; clk1hz ; 999997.594 ; 0.000         ;
+--------+------------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk1M  ; 0.215 ; 0.000         ;
; clk1hz ; 0.215 ; 0.000         ;
; clk25M ; 0.215 ; 0.000         ;
; clk50M ; 0.215 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Fast Model Minimum Pulse Width Summary           ;
+---------------------+------------+---------------+
; Clock               ; Slack      ; End Point TNS ;
+---------------------+------------+---------------+
; clk50M              ; 7.620      ; 0.000         ;
; clk25M              ; 19.000     ; 0.000         ;
; altera_reserved_tck ; 97.778     ; 0.000         ;
; clk1M               ; 499.000    ; 0.000         ;
; clk1hz              ; 499999.000 ; 0.000         ;
+---------------------+------------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk50M'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                                                      ; To Node                                                                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.972 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 3.070      ;
; 17.002 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 3.040      ;
; 17.055 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.987      ;
; 17.136 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                     ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.906      ;
; 17.148 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                    ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.897      ;
; 17.183 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10]                                                   ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.862      ;
; 17.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]                                                    ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.804      ;
; 17.260 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[8]                                                    ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.785      ;
; 17.263 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.779      ;
; 17.263 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[7]                                                    ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.782      ;
; 17.275 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.767      ;
; 17.277 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.765      ;
; 17.278 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.764      ;
; 17.279 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                              ; clk50M       ; clk50M      ; 20.000       ; 0.008      ; 2.761      ;
; 17.280 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[9]                                                    ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.765      ;
; 17.327 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                              ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.703      ;
; 17.351 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[11]                                                   ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.694      ;
; 17.360 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]                                                    ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.685      ;
; 17.360 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[8]                                                               ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 2.684      ;
; 17.360 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[9]                                                               ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 2.684      ;
; 17.362 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                              ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.668      ;
; 17.366 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[11]                                                              ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 2.678      ;
; 17.369 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.673      ;
; 17.370 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.672      ;
; 17.379 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.663      ;
; 17.380 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[1]                                                               ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 2.664      ;
; 17.387 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.008      ; 2.653      ;
; 17.388 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.654      ;
; 17.390 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:segment_shift_var                                                              ; clk50M       ; clk50M      ; 20.000       ; 0.008      ; 2.650      ;
; 17.391 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.651      ;
; 17.396 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                              ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.634      ;
; 17.397 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.645      ;
; 17.409 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.633      ;
; 17.414 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.628      ;
; 17.418 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                              ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.612      ;
; 17.420 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.622      ;
; 17.421 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.621      ;
; 17.427 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[12]                                                               ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.615      ;
; 17.427 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.615      ;
; 17.430 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]                                                    ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.615      ;
; 17.441 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.601      ;
; 17.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.597      ;
; 17.450 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.592      ;
; 17.450 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.592      ;
; 17.452 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[10]                                                              ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 2.592      ;
; 17.464 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.578      ;
; 17.468 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.574      ;
; 17.471 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.571      ;
; 17.480 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.562      ;
; 17.490 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]                                                               ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 2.554      ;
; 17.510 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.532      ;
; 17.511 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[12]                                                              ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.534      ;
; 17.523 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.519      ;
; 17.532 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.510      ;
; 17.537 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[2]                                                               ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 2.507      ;
; 17.539 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.503      ;
; 17.540 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.502      ;
; 17.543 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a4~portb_datain_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a4~portb_memory_reg0 ; clk50M       ; clk50M      ; 20.000       ; -0.018     ; 2.438      ;
; 17.543 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_datain_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_memory_reg0 ; clk50M       ; clk50M      ; 20.000       ; -0.018     ; 2.438      ;
; 17.543 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a5~portb_datain_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a5~portb_memory_reg0 ; clk50M       ; clk50M      ; 20.000       ; -0.018     ; 2.438      ;
; 17.543 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_datain_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_memory_reg0 ; clk50M       ; clk50M      ; 20.000       ; -0.018     ; 2.438      ;
; 17.543 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_datain_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_memory_reg0 ; clk50M       ; clk50M      ; 20.000       ; -0.018     ; 2.438      ;
; 17.543 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a6~portb_datain_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a6~portb_memory_reg0 ; clk50M       ; clk50M      ; 20.000       ; -0.018     ; 2.438      ;
; 17.543 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_datain_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_memory_reg0 ; clk50M       ; clk50M      ; 20.000       ; -0.018     ; 2.438      ;
; 17.543 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a7~portb_datain_reg0 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a7~portb_memory_reg0 ; clk50M       ; clk50M      ; 20.000       ; -0.018     ; 2.438      ;
; 17.543 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                     ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.499      ;
; 17.543 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[2]                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 2.495      ;
; 17.547 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.495      ;
; 17.555 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                    ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.490      ;
; 17.555 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                     ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.487      ;
; 17.558 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.484      ;
; 17.561 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                     ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.481      ;
; 17.562 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.480      ;
; 17.563 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10]                                                   ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.482      ;
; 17.567 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                    ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.478      ;
; 17.568 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                              ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.462      ;
; 17.572 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[4]                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 2.466      ;
; 17.573 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                    ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.472      ;
; 17.584 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                     ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.458      ;
; 17.593 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.449      ;
; 17.596 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                    ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.449      ;
; 17.599 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[6]                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 2.439      ;
; 17.602 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10]                                                   ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.443      ;
; 17.605 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                     ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.437      ;
; 17.606 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.436      ;
; 17.607 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.435      ;
; 17.608 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10]                                                   ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.437      ;
; 17.608 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.434      ;
; 17.608 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[11]                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.008      ; 2.432      ;
; 17.610 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 2.434      ;
; 17.611 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 2.433      ;
; 17.614 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]                                                               ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 2.430      ;
; 17.614 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                     ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.428      ;
; 17.616 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[10]                                                               ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 2.428      ;
; 17.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                    ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.428      ;
; 17.626 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                    ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.419      ;
; 17.631 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10]                                                   ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.414      ;
; 17.638 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[11]                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.008      ; 2.402      ;
; 17.640 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                ; clk50M       ; clk50M      ; 20.000       ; 0.010      ; 2.402      ;
; 17.648 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]                                                    ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 2.397      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk25M'                                                                                                    ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 38.325 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer3[0] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.742      ;
; 38.325 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer3[1] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.742      ;
; 38.325 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer3[2] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.742      ;
; 38.325 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer3[3] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.742      ;
; 38.325 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer3[4] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.742      ;
; 38.325 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer3[5] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.742      ;
; 38.325 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer3[6] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.742      ;
; 38.325 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer3[7] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.742      ;
; 38.335 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer2[0] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.731      ;
; 38.335 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer2[1] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.731      ;
; 38.335 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer2[2] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.731      ;
; 38.335 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer2[3] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.731      ;
; 38.335 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer2[4] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.731      ;
; 38.335 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer2[5] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.731      ;
; 38.335 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer2[6] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.731      ;
; 38.335 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer2[7] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.731      ;
; 38.344 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer3[0] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.723      ;
; 38.344 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer3[1] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.723      ;
; 38.344 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer3[2] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.723      ;
; 38.344 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer3[3] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.723      ;
; 38.344 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer3[4] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.723      ;
; 38.344 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer3[5] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.723      ;
; 38.344 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer3[6] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.723      ;
; 38.344 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer3[7] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.723      ;
; 38.447 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer3[0] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.620      ;
; 38.447 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer3[1] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.620      ;
; 38.447 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer3[2] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.620      ;
; 38.447 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer3[3] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.620      ;
; 38.447 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer3[4] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.620      ;
; 38.447 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer3[5] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.620      ;
; 38.447 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer3[6] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.620      ;
; 38.447 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer3[7] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.620      ;
; 38.449 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer[0]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.617      ;
; 38.449 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer[1]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.617      ;
; 38.449 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer[2]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.617      ;
; 38.449 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer[3]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.617      ;
; 38.449 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer[4]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.617      ;
; 38.449 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer[5]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.617      ;
; 38.449 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer[6]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.617      ;
; 38.449 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer[7]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.617      ;
; 38.449 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer2[0] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.617      ;
; 38.449 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer2[1] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.617      ;
; 38.449 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer2[2] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.617      ;
; 38.449 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer2[3] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.617      ;
; 38.449 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer2[4] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.617      ;
; 38.449 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer2[5] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.617      ;
; 38.449 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer2[6] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.617      ;
; 38.449 ; PWM:p_w_m|packet_adr[4] ; PWM:p_w_m|buffer2[7] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.617      ;
; 38.465 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer2[0] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.601      ;
; 38.465 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer2[1] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.601      ;
; 38.465 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer2[2] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.601      ;
; 38.465 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer2[3] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.601      ;
; 38.465 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer2[4] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.601      ;
; 38.465 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer2[5] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.601      ;
; 38.465 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer2[6] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.601      ;
; 38.465 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer2[7] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.601      ;
; 38.469 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer[0]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.597      ;
; 38.469 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer[1]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.597      ;
; 38.469 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer[2]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.597      ;
; 38.469 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer[3]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.597      ;
; 38.469 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer[4]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.597      ;
; 38.469 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer[5]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.597      ;
; 38.469 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer[6]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.597      ;
; 38.469 ; PWM:p_w_m|packet_adr[7] ; PWM:p_w_m|buffer[7]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.597      ;
; 38.474 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer3[0] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.593      ;
; 38.474 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer3[1] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.593      ;
; 38.474 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer3[2] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.593      ;
; 38.474 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer3[3] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.593      ;
; 38.474 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer3[4] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.593      ;
; 38.474 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer3[5] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.593      ;
; 38.474 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer3[6] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.593      ;
; 38.474 ; PWM:p_w_m|packet_adr[5] ; PWM:p_w_m|buffer3[7] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.593      ;
; 38.481 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer3[0] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.586      ;
; 38.481 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer3[1] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.586      ;
; 38.481 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer3[2] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.586      ;
; 38.481 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer3[3] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.586      ;
; 38.481 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer3[4] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.586      ;
; 38.481 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer3[5] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.586      ;
; 38.481 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer3[6] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.586      ;
; 38.481 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer3[7] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.586      ;
; 38.488 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer2[0] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.578      ;
; 38.488 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer2[1] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.578      ;
; 38.488 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer2[2] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.578      ;
; 38.488 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer2[3] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.578      ;
; 38.488 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer2[4] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.578      ;
; 38.488 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer2[5] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.578      ;
; 38.488 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer2[6] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.578      ;
; 38.488 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer2[7] ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.578      ;
; 38.497 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer3[0] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.570      ;
; 38.497 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer3[1] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.570      ;
; 38.497 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer3[2] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.570      ;
; 38.497 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer3[3] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.570      ;
; 38.497 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer3[4] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.570      ;
; 38.497 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer3[5] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.570      ;
; 38.497 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer3[6] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.570      ;
; 38.497 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer3[7] ; clk25M       ; clk25M      ; 40.000       ; 0.035      ; 1.570      ;
; 38.571 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer[0]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.495      ;
; 38.571 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer[1]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.495      ;
; 38.571 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer[2]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.495      ;
; 38.571 ; PWM:p_w_m|packet_adr[2] ; PWM:p_w_m|buffer[3]  ; clk25M       ; clk25M      ; 40.000       ; 0.034      ; 1.495      ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk1M'                                                                                                     ;
+---------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 996.466 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[28] ; clk1M        ; clk1M       ; 1000.000     ; -0.006     ; 3.560      ;
; 996.466 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[27] ; clk1M        ; clk1M       ; 1000.000     ; -0.006     ; 3.560      ;
; 996.581 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[28] ; clk1M        ; clk1M       ; 1000.000     ; -0.006     ; 3.445      ;
; 996.581 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[27] ; clk1M        ; clk1M       ; 1000.000     ; -0.006     ; 3.445      ;
; 996.627 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[25] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.396      ;
; 996.627 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[24] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.396      ;
; 996.627 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[23] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.396      ;
; 996.627 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[22] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.396      ;
; 996.627 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[21] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.396      ;
; 996.627 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[20] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.396      ;
; 996.627 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[19] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.396      ;
; 996.628 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[18] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 3.394      ;
; 996.628 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[15] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 3.394      ;
; 996.628 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[14] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 3.394      ;
; 996.628 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[13] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 3.394      ;
; 996.655 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[28] ; clk1M        ; clk1M       ; 1000.000     ; -0.006     ; 3.371      ;
; 996.655 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[27] ; clk1M        ; clk1M       ; 1000.000     ; -0.006     ; 3.371      ;
; 996.701 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[11] ; clk1M        ; clk1M       ; 1000.000     ; -0.025     ; 3.306      ;
; 996.701 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[10] ; clk1M        ; clk1M       ; 1000.000     ; -0.025     ; 3.306      ;
; 996.701 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[9]  ; clk1M        ; clk1M       ; 1000.000     ; -0.025     ; 3.306      ;
; 996.701 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[8]  ; clk1M        ; clk1M       ; 1000.000     ; -0.025     ; 3.306      ;
; 996.701 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[7]  ; clk1M        ; clk1M       ; 1000.000     ; -0.025     ; 3.306      ;
; 996.701 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[6]  ; clk1M        ; clk1M       ; 1000.000     ; -0.025     ; 3.306      ;
; 996.701 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[5]  ; clk1M        ; clk1M       ; 1000.000     ; -0.025     ; 3.306      ;
; 996.701 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[4]  ; clk1M        ; clk1M       ; 1000.000     ; -0.025     ; 3.306      ;
; 996.702 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[26] ; clk1M        ; clk1M       ; 1000.000     ; -0.008     ; 3.322      ;
; 996.704 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[28] ; clk1M        ; clk1M       ; 1000.000     ; -0.006     ; 3.322      ;
; 996.704 ; Humidity:Hum|shet[11] ; Humidity:Hum|HYM2[27] ; clk1M        ; clk1M       ; 1000.000     ; -0.006     ; 3.322      ;
; 996.742 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[25] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.281      ;
; 996.742 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[24] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.281      ;
; 996.742 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[23] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.281      ;
; 996.742 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[22] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.281      ;
; 996.742 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[21] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.281      ;
; 996.742 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[20] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.281      ;
; 996.742 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[19] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.281      ;
; 996.743 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[18] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 3.279      ;
; 996.743 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[15] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 3.279      ;
; 996.743 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[14] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 3.279      ;
; 996.743 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[13] ; clk1M        ; clk1M       ; 1000.000     ; -0.010     ; 3.279      ;
; 996.771 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[7]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 3.261      ;
; 996.771 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[6]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 3.261      ;
; 996.771 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[0]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 3.261      ;
; 996.771 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[3]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 3.261      ;
; 996.771 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[5]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 3.261      ;
; 996.771 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[9]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 3.261      ;
; 996.771 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[4]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 3.261      ;
; 996.771 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[12] ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 3.261      ;
; 996.771 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[8]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 3.261      ;
; 996.771 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[11] ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 3.261      ;
; 996.771 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[10] ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 3.261      ;
; 996.771 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[14] ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 3.261      ;
; 996.771 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[13] ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 3.261      ;
; 996.771 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[15] ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 3.261      ;
; 996.771 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[1]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 3.261      ;
; 996.771 ; Humidity:Hum|shet[7]  ; Humidity:Hum|shet[2]  ; clk1M        ; clk1M       ; 1000.000     ; 0.000      ; 3.261      ;
; 996.773 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[39]  ; clk1M        ; clk1M       ; 1000.000     ; -0.008     ; 3.251      ;
; 996.773 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[38]  ; clk1M        ; clk1M       ; 1000.000     ; -0.008     ; 3.251      ;
; 996.773 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[37]  ; clk1M        ; clk1M       ; 1000.000     ; -0.008     ; 3.251      ;
; 996.773 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[36]  ; clk1M        ; clk1M       ; 1000.000     ; -0.008     ; 3.251      ;
; 996.773 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[35]  ; clk1M        ; clk1M       ; 1000.000     ; -0.008     ; 3.251      ;
; 996.773 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[34]  ; clk1M        ; clk1M       ; 1000.000     ; -0.008     ; 3.251      ;
; 996.773 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[33]  ; clk1M        ; clk1M       ; 1000.000     ; -0.008     ; 3.251      ;
; 996.773 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[32]  ; clk1M        ; clk1M       ; 1000.000     ; -0.008     ; 3.251      ;
; 996.773 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[31]  ; clk1M        ; clk1M       ; 1000.000     ; -0.008     ; 3.251      ;
; 996.773 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[30]  ; clk1M        ; clk1M       ; 1000.000     ; -0.008     ; 3.251      ;
; 996.773 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[29]  ; clk1M        ; clk1M       ; 1000.000     ; -0.008     ; 3.251      ;
; 996.773 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[28]  ; clk1M        ; clk1M       ; 1000.000     ; -0.008     ; 3.251      ;
; 996.773 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[27]  ; clk1M        ; clk1M       ; 1000.000     ; -0.008     ; 3.251      ;
; 996.773 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[26]  ; clk1M        ; clk1M       ; 1000.000     ; -0.008     ; 3.251      ;
; 996.773 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM[25]  ; clk1M        ; clk1M       ; 1000.000     ; -0.008     ; 3.251      ;
; 996.799 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[39] ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 3.226      ;
; 996.799 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[38] ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 3.226      ;
; 996.799 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[37] ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 3.226      ;
; 996.799 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[36] ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 3.226      ;
; 996.799 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[35] ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 3.226      ;
; 996.799 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[34] ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 3.226      ;
; 996.799 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[33] ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 3.226      ;
; 996.799 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[32] ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 3.226      ;
; 996.799 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[31] ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 3.226      ;
; 996.799 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[30] ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 3.226      ;
; 996.799 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[29] ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 3.226      ;
; 996.799 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[0]  ; clk1M        ; clk1M       ; 1000.000     ; -0.007     ; 3.226      ;
; 996.801 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[12] ; clk1M        ; clk1M       ; 1000.000     ; -0.023     ; 3.208      ;
; 996.801 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[3]  ; clk1M        ; clk1M       ; 1000.000     ; -0.023     ; 3.208      ;
; 996.801 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[2]  ; clk1M        ; clk1M       ; 1000.000     ; -0.023     ; 3.208      ;
; 996.801 ; Humidity:Hum|shet[7]  ; Humidity:Hum|HYM2[1]  ; clk1M        ; clk1M       ; 1000.000     ; -0.023     ; 3.208      ;
; 996.816 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[25] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.207      ;
; 996.816 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[24] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.207      ;
; 996.816 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[23] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.207      ;
; 996.816 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[22] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.207      ;
; 996.816 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[21] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.207      ;
; 996.816 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[20] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.207      ;
; 996.816 ; Humidity:Hum|shet[8]  ; Humidity:Hum|HYM2[19] ; clk1M        ; clk1M       ; 1000.000     ; -0.009     ; 3.207      ;
; 996.816 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[11] ; clk1M        ; clk1M       ; 1000.000     ; -0.025     ; 3.191      ;
; 996.816 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[10] ; clk1M        ; clk1M       ; 1000.000     ; -0.025     ; 3.191      ;
; 996.816 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[9]  ; clk1M        ; clk1M       ; 1000.000     ; -0.025     ; 3.191      ;
; 996.816 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[8]  ; clk1M        ; clk1M       ; 1000.000     ; -0.025     ; 3.191      ;
; 996.816 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[7]  ; clk1M        ; clk1M       ; 1000.000     ; -0.025     ; 3.191      ;
; 996.816 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[6]  ; clk1M        ; clk1M       ; 1000.000     ; -0.025     ; 3.191      ;
; 996.816 ; Humidity:Hum|shet[12] ; Humidity:Hum|HYM2[5]  ; clk1M        ; clk1M       ; 1000.000     ; -0.025     ; 3.191      ;
+---------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk1hz'                                                                                                                       ;
+------------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack      ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+------------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 999997.594 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.658     ; 1.780      ;
; 999997.603 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.658     ; 1.771      ;
; 999997.606 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.658     ; 1.768      ;
; 999997.608 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.424      ;
; 999997.608 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.424      ;
; 999997.608 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.424      ;
; 999997.608 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.424      ;
; 999997.608 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.424      ;
; 999997.608 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.424      ;
; 999997.608 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.424      ;
; 999997.608 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.424      ;
; 999997.608 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.424      ;
; 999997.608 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.424      ;
; 999997.608 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.424      ;
; 999997.621 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.658     ; 1.753      ;
; 999997.623 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.409      ;
; 999997.623 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.409      ;
; 999997.623 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.409      ;
; 999997.623 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.409      ;
; 999997.623 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.409      ;
; 999997.623 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.409      ;
; 999997.623 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.409      ;
; 999997.623 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.409      ;
; 999997.623 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.409      ;
; 999997.623 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.409      ;
; 999997.623 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.409      ;
; 999997.648 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.658     ; 1.726      ;
; 999997.685 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.658     ; 1.689      ;
; 999997.687 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.345      ;
; 999997.687 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.345      ;
; 999997.687 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.345      ;
; 999997.687 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.345      ;
; 999997.687 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.345      ;
; 999997.687 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.345      ;
; 999997.687 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.345      ;
; 999997.687 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.345      ;
; 999997.687 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.345      ;
; 999997.687 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.345      ;
; 999997.687 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.345      ;
; 999997.743 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.658     ; 1.631      ;
; 999997.749 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.283      ;
; 999997.749 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.283      ;
; 999997.749 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.283      ;
; 999997.749 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.283      ;
; 999997.749 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.283      ;
; 999997.749 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.283      ;
; 999997.749 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.283      ;
; 999997.749 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.283      ;
; 999997.749 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.283      ;
; 999997.749 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.283      ;
; 999997.749 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.283      ;
; 999997.796 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.658     ; 1.578      ;
; 999997.811 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.658     ; 1.563      ;
; 999997.853 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.179      ;
; 999997.853 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.179      ;
; 999997.853 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.179      ;
; 999997.853 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.179      ;
; 999997.853 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.179      ;
; 999997.853 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.179      ;
; 999997.853 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.179      ;
; 999997.853 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.179      ;
; 999997.853 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.179      ;
; 999997.853 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.179      ;
; 999997.853 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.179      ;
; 999997.889 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.658     ; 1.485      ;
; 999997.895 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.137      ;
; 999997.895 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.137      ;
; 999997.895 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.137      ;
; 999997.895 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.137      ;
; 999997.895 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.137      ;
; 999997.895 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.137      ;
; 999997.895 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.137      ;
; 999997.895 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.137      ;
; 999997.895 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.137      ;
; 999997.895 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.137      ;
; 999997.895 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.137      ;
; 999997.948 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.084      ;
; 999997.948 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.084      ;
; 999997.948 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.084      ;
; 999997.948 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.084      ;
; 999997.948 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.084      ;
; 999997.948 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.084      ;
; 999997.948 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.084      ;
; 999997.948 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.084      ;
; 999997.948 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.084      ;
; 999997.948 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.084      ;
; 999997.948 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.084      ;
; 999998.000 ; SETPOS:STPS|angle_current[10] ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 1000000.000  ; -0.658     ; 1.374      ;
; 999998.016 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.016      ;
; 999998.016 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.016      ;
; 999998.016 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.016      ;
; 999998.016 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.016      ;
; 999998.016 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.016      ;
; 999998.016 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.016      ;
; 999998.016 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.016      ;
; 999998.016 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.016      ;
; 999998.016 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.016      ;
; 999998.016 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.016      ;
; 999998.016 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 2.016      ;
; 999998.038 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 1000000.000  ; 0.000      ; 1.994      ;
+------------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk1M'                                                                                                              ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Humidity:Hum|mstate.001    ; Humidity:Hum|mstate.001    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; five_sec:F_S|flag_five_sec ; five_sec:F_S|flag_five_sec ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Humidity:Hum|Data_H_write  ; Humidity:Hum|Data_H_write  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Humidity:Hum|Data_H_REG    ; Humidity:Hum|Data_H_REG    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; Humidity:Hum|HYM[20]       ; Humidity:Hum|HYM[21]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Humidity:Hum|HYM[19]       ; Humidity:Hum|HYM[20]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Humidity:Hum|HYM[3]        ; Humidity:Hum|HYM2[3]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Humidity:Hum|HYM[7]        ; Humidity:Hum|HYM2[7]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Humidity:Hum|HYM[1]        ; Humidity:Hum|HYM2[1]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Humidity:Hum|HYM[2]        ; Humidity:Hum|HYM[3]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Humidity:Hum|HYM[2]        ; Humidity:Hum|HYM2[2]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Humidity:Hum|HYM[13]       ; Humidity:Hum|HYM2[13]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Humidity:Hum|HYM[1]        ; Humidity:Hum|HYM[2]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Humidity:Hum|shet[15]      ; Humidity:Hum|shet[15]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Humidity:Hum|HYM[18]       ; Humidity:Hum|HYM[19]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Humidity:Hum|HYM[18]       ; Humidity:Hum|HYM2[18]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Humidity:Hum|HYM[16]       ; Humidity:Hum|HYM[17]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Humidity:Hum|HYM[23]       ; Humidity:Hum|HYM[24]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Humidity:Hum|HYM[3]        ; Humidity:Hum|HYM[4]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; Humidity:Hum|HYM[13]       ; Humidity:Hum|HYM[14]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Humidity:Hum|HYM[11]       ; Humidity:Hum|HYM[12]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Humidity:Hum|HYM[11]       ; Humidity:Hum|HYM2[11]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; Humidity:Hum|HYM[10]       ; Humidity:Hum|HYM2[10]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Humidity:Hum|HYM[8]        ; Humidity:Hum|HYM[9]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Humidity:Hum|HYM[8]        ; Humidity:Hum|HYM2[8]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.399      ;
; 0.250 ; Humidity:Hum|HYM[6]        ; Humidity:Hum|HYM[7]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; Humidity:Hum|HYM[6]        ; Humidity:Hum|HYM2[6]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; Humidity:Hum|HYM[10]       ; Humidity:Hum|HYM[11]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; Humidity:Hum|HYM[5]        ; Humidity:Hum|HYM2[5]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; Humidity:Hum|HYM[5]        ; Humidity:Hum|HYM[6]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.406      ;
; 0.311 ; Humidity:Hum|HYM[21]       ; Humidity:Hum|HYM2[21]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.464      ;
; 0.312 ; Humidity:Hum|HYM[36]       ; Humidity:Hum|HYM2[36]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.465      ;
; 0.313 ; Humidity:Hum|HYM[9]        ; Humidity:Hum|HYM[10]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.465      ;
; 0.316 ; Humidity:Hum|HYM[33]       ; Humidity:Hum|HYM[34]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.468      ;
; 0.318 ; Humidity:Hum|HYM[35]       ; Humidity:Hum|HYM[36]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.470      ;
; 0.319 ; Humidity:Hum|HYM[36]       ; Humidity:Hum|HYM[37]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.471      ;
; 0.322 ; Humidity:Hum|HYM[37]       ; Humidity:Hum|HYM2[37]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.475      ;
; 0.322 ; Humidity:Hum|HYM[35]       ; Humidity:Hum|HYM2[35]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.475      ;
; 0.322 ; Humidity:Hum|HYM[26]       ; Humidity:Hum|HYM[27]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; Humidity:Hum|HYM[19]       ; Humidity:Hum|HYM2[19]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.475      ;
; 0.323 ; Humidity:Hum|HYM[15]       ; Humidity:Hum|HYM[16]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; Humidity:Hum|HYM[34]       ; Humidity:Hum|HYM2[34]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.477      ;
; 0.325 ; Humidity:Hum|HYM[39]       ; Humidity:Hum|HYM2[39]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.478      ;
; 0.326 ; Humidity:Hum|HYM[9]        ; Humidity:Hum|HYM2[9]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; Humidity:Hum|HYM[38]       ; Humidity:Hum|HYM2[38]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.480      ;
; 0.327 ; Humidity:Hum|HYM[14]       ; Humidity:Hum|HYM2[14]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.479      ;
; 0.330 ; Humidity:Hum|HYM[30]       ; Humidity:Hum|HYM2[30]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.483      ;
; 0.331 ; Humidity:Hum|HYM[32]       ; Humidity:Hum|HYM2[32]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.484      ;
; 0.332 ; Humidity:Hum|HYM[29]       ; Humidity:Hum|HYM2[29]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.485      ;
; 0.334 ; Humidity:Hum|HYM[26]       ; Humidity:Hum|HYM2[26]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.486      ;
; 0.336 ; Humidity:Hum|HYM[15]       ; Humidity:Hum|HYM2[15]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.488      ;
; 0.352 ; Humidity:Hum|HYM[24]       ; Humidity:Hum|HYM2[24]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.505      ;
; 0.354 ; Humidity:Hum|HYM[23]       ; Humidity:Hum|HYM2[23]      ; clk1M        ; clk1M       ; 0.000        ; 0.001      ; 0.507      ;
; 0.355 ; Humidity:Hum|shet[0]       ; Humidity:Hum|shet[0]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; five_sec:F_S|five_sec[10]  ; five_sec:F_S|five_sec[10]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; five_sec:F_S|five_sec[4]   ; five_sec:F_S|five_sec[4]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; five_sec:F_S|five_sec[12]  ; five_sec:F_S|five_sec[12]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; five_sec:F_S|five_sec[20]  ; five_sec:F_S|five_sec[20]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; five_sec:F_S|five_sec[2]   ; five_sec:F_S|five_sec[2]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Humidity:Hum|shet[1]       ; Humidity:Hum|shet[1]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Humidity:Hum|shet[9]       ; Humidity:Hum|shet[9]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Humidity:Hum|shet[11]      ; Humidity:Hum|shet[11]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Humidity:Hum|shet[2]       ; Humidity:Hum|shet[2]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Humidity:Hum|shet[7]       ; Humidity:Hum|shet[7]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Humidity:Hum|shet[4]       ; Humidity:Hum|shet[4]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Humidity:Hum|id_gorb[4]    ; Humidity:Hum|id_gorb[4]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Humidity:Hum|shet[14]      ; Humidity:Hum|shet[14]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Humidity:Hum|shet[13]      ; Humidity:Hum|shet[13]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Humidity:Hum|id_gorb[1]    ; Humidity:Hum|id_gorb[1]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; five_sec:F_S|five_sec[15]  ; five_sec:F_S|five_sec[15]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; five_sec:F_S|five_sec[13]  ; five_sec:F_S|five_sec[13]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; Humidity:Hum|id_gorb[5]    ; Humidity:Hum|id_gorb[5]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; Humidity:Hum|HYM[21]       ; Humidity:Hum|HYM[22]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; five_sec:F_S|five_sec[1]   ; five_sec:F_S|five_sec[1]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; Humidity:Hum|shet[3]       ; Humidity:Hum|shet[3]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Humidity:Hum|shet[8]       ; Humidity:Hum|shet[8]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Humidity:Hum|shet[10]      ; Humidity:Hum|shet[10]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Humidity:Hum|HYM[14]       ; Humidity:Hum|HYM[15]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Humidity:Hum|shet[6]       ; Humidity:Hum|shet[6]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Humidity:Hum|shet[5]       ; Humidity:Hum|shet[5]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Humidity:Hum|shet[12]      ; Humidity:Hum|shet[12]      ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; five_sec:F_S|five_sec[21]  ; five_sec:F_S|five_sec[21]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; five_sec:F_S|five_sec[16]  ; five_sec:F_S|five_sec[16]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; Humidity:Hum|id_gorb[0]    ; Humidity:Hum|id_gorb[0]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Humidity:Hum|id_gorb[3]    ; Humidity:Hum|id_gorb[3]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Humidity:Hum|id_gorb[2]    ; Humidity:Hum|id_gorb[2]    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; five_sec:F_S|five_sec[17]  ; five_sec:F_S|five_sec[17]  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; Humidity:Hum|HYM[38]       ; Humidity:Hum|HYM[39]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Humidity:Hum|HYM[7]        ; Humidity:Hum|HYM[8]        ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; Humidity:Hum|HYM[37]       ; Humidity:Hum|HYM[38]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; five_sec:F_S|five_sec[3]   ; five_sec:F_S|five_sec[3]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; Humidity:Hum|HYM[28]       ; Humidity:Hum|HYM[29]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; five_sec:F_S|five_sec[5]   ; five_sec:F_S|five_sec[5]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; Humidity:Hum|HYM[17]       ; Humidity:Hum|HYM[18]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.534      ;
; 0.384 ; Humidity:Hum|protocol[1]   ; Humidity:Hum|mstate.001    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; five_sec:F_S|five_sec[7]   ; five_sec:F_S|five_sec[7]   ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; Humidity:Hum|HYM[22]       ; Humidity:Hum|HYM[23]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.538      ;
; 0.389 ; Humidity:Hum|mstate.001    ; Humidity:Hum|Data_H_write  ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.541      ;
; 0.391 ; Humidity:Hum|mstate.001    ; Humidity:Hum|mstate.010    ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.543      ;
; 0.396 ; Humidity:Hum|HYM[34]       ; Humidity:Hum|HYM[35]       ; clk1M        ; clk1M       ; 0.000        ; 0.000      ; 0.548      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk1hz'                                                                                                                   ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|state[0]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|state[1]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|dev_state         ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; SETPOS:STPS|angle_current[10] ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.398      ;
; 0.323 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.476      ;
; 0.327 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.479      ;
; 0.331 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.502      ; 0.985      ;
; 0.333 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.485      ;
; 0.336 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.502      ; 0.990      ;
; 0.339 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.502      ; 0.993      ;
; 0.340 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|state[1]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.502      ; 0.994      ;
; 0.340 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.502      ; 0.994      ;
; 0.341 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.502      ; 0.995      ;
; 0.356 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[0]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.519      ;
; 0.374 ; SETPOS:STPS|dev_state         ; SETPOS:STPS|DIR               ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.533      ;
; 0.384 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.537      ;
; 0.401 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|state[1]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.553      ;
; 0.401 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.553      ;
; 0.403 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|state[2]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.555      ;
; 0.406 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.558      ;
; 0.407 ; SETPOS:STPS|DIR               ; SETPOS:STPS|DIR               ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.559      ;
; 0.409 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.561      ;
; 0.411 ; stepdirdriver:SDRV|state[0]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.563      ;
; 0.437 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.589      ;
; 0.438 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.590      ;
; 0.440 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.592      ;
; 0.441 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.593      ;
; 0.486 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|state[3]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.638      ;
; 0.496 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; SETPOS:STPS|angle_current[9]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.651      ;
; 0.507 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[1]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.659      ;
; 0.530 ; SETPOS:STPS|DIR               ; stepdirdriver:SDRV|state[3]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.502      ; 1.184      ;
; 0.531 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.683      ;
; 0.534 ; SETPOS:STPS|angle_current[8]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.686      ;
; 0.542 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.694      ;
; 0.549 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.701      ;
; 0.566 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.718      ;
; 0.575 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[2]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.728      ;
; 0.578 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.730      ;
; 0.579 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.731      ;
; 0.584 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.736      ;
; 0.601 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; SETPOS:STPS|angle_current[6]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.753      ;
; 0.610 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.762      ;
; 0.613 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.765      ;
; 0.614 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.766      ;
; 0.619 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.771      ;
; 0.636 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.788      ;
; 0.636 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.788      ;
; 0.645 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.797      ;
; 0.646 ; SETPOS:STPS|M_EN              ; SETPOS:STPS|M_EN              ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.798      ;
; 0.648 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.800      ;
; 0.649 ; SETPOS:STPS|angle_current[7]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.801      ;
; 0.654 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.806      ;
; 0.670 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[3]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.822      ;
; 0.671 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.823      ;
; 0.671 ; SETPOS:STPS|angle_current[4]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.823      ;
; 0.680 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.832      ;
; 0.683 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.835      ;
; 0.689 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.841      ;
; 0.705 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[4]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.857      ;
; 0.706 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.858      ;
; 0.715 ; SETPOS:STPS|angle_current[5]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.867      ;
; 0.718 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.870      ;
; 0.724 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.876      ;
; 0.738 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[0]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.890      ;
; 0.738 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[1]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.890      ;
; 0.738 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[2]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.890      ;
; 0.738 ; stepdirdriver:SDRV|state[3]   ; stepdirdriver:SDRV|OUT[3]     ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.890      ;
; 0.740 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[5]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.892      ;
; 0.741 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.893      ;
; 0.753 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.905      ;
; 0.759 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.911      ;
; 0.775 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[6]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.927      ;
; 0.776 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.928      ;
; 0.788 ; SETPOS:STPS|angle_current[3]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.940      ;
; 0.794 ; SETPOS:STPS|angle_current[2]  ; SETPOS:STPS|angle_current[10] ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.946      ;
; 0.810 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[7]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.962      ;
; 0.811 ; stepdirdriver:SDRV|state[2]   ; stepdirdriver:SDRV|state[3]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.963      ;
; 0.811 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.963      ;
; 0.845 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[8]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.997      ;
; 0.846 ; SETPOS:STPS|angle_current[0]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 0.998      ;
; 0.870 ; stepdirdriver:SDRV|state[1]   ; stepdirdriver:SDRV|state[3]   ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.022      ;
; 0.880 ; SETPOS:STPS|angle_current[1]  ; SETPOS:STPS|angle_current[9]  ; clk1hz       ; clk1hz      ; 0.000        ; 0.000      ; 1.032      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk25M'                                                                                                    ;
+-------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; PWM:p_w_m|cnt[0]        ; PWM:p_w_m|cnt[0]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; PWM:p_w_m|cnt[7]        ; PWM:p_w_m|cnt[7]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.404      ;
; 0.366 ; PWM:p_w_m|cnt[4]        ; PWM:p_w_m|cnt[4]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; PWM:p_w_m|cnt[2]        ; PWM:p_w_m|cnt[2]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; PWM:p_w_m|cnt[6]        ; PWM:p_w_m|cnt[6]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.521      ;
; 0.374 ; PWM:p_w_m|cnt[0]        ; PWM:p_w_m|cnt[1]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; PWM:p_w_m|cnt[5]        ; PWM:p_w_m|cnt[5]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; PWM:p_w_m|cnt[1]        ; PWM:p_w_m|cnt[1]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; PWM:p_w_m|cnt[3]        ; PWM:p_w_m|cnt[3]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.529      ;
; 0.504 ; PWM:p_w_m|cnt[4]        ; PWM:p_w_m|cnt[5]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; PWM:p_w_m|cnt[2]        ; PWM:p_w_m|cnt[3]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.656      ;
; 0.507 ; PWM:p_w_m|cnt[6]        ; PWM:p_w_m|cnt[7]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; PWM:p_w_m|cnt[0]        ; PWM:p_w_m|cnt[2]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.661      ;
; 0.516 ; PWM:p_w_m|cnt[5]        ; PWM:p_w_m|cnt[6]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; PWM:p_w_m|cnt[1]        ; PWM:p_w_m|cnt[2]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; PWM:p_w_m|cnt[3]        ; PWM:p_w_m|cnt[4]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.669      ;
; 0.539 ; PWM:p_w_m|cnt[4]        ; PWM:p_w_m|cnt[6]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; PWM:p_w_m|cnt[2]        ; PWM:p_w_m|cnt[4]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.691      ;
; 0.544 ; PWM:p_w_m|cnt[0]        ; PWM:p_w_m|cnt[3]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.696      ;
; 0.551 ; PWM:p_w_m|cnt[5]        ; PWM:p_w_m|cnt[7]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; PWM:p_w_m|cnt[1]        ; PWM:p_w_m|cnt[3]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; PWM:p_w_m|cnt[3]        ; PWM:p_w_m|cnt[5]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.704      ;
; 0.574 ; PWM:p_w_m|cnt[4]        ; PWM:p_w_m|cnt[7]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.726      ;
; 0.574 ; PWM:p_w_m|cnt[2]        ; PWM:p_w_m|cnt[5]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.726      ;
; 0.579 ; PWM:p_w_m|cnt[0]        ; PWM:p_w_m|cnt[4]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.586 ; PWM:p_w_m|cnt[1]        ; PWM:p_w_m|cnt[4]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; PWM:p_w_m|cnt[3]        ; PWM:p_w_m|cnt[6]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.739      ;
; 0.609 ; PWM:p_w_m|cnt[2]        ; PWM:p_w_m|cnt[6]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.761      ;
; 0.614 ; PWM:p_w_m|cnt[0]        ; PWM:p_w_m|cnt[5]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.766      ;
; 0.621 ; PWM:p_w_m|cnt[1]        ; PWM:p_w_m|cnt[5]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.773      ;
; 0.622 ; PWM:p_w_m|cnt[3]        ; PWM:p_w_m|cnt[7]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.774      ;
; 0.644 ; PWM:p_w_m|cnt[2]        ; PWM:p_w_m|cnt[7]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.796      ;
; 0.649 ; PWM:p_w_m|cnt[0]        ; PWM:p_w_m|cnt[6]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.801      ;
; 0.656 ; PWM:p_w_m|cnt[1]        ; PWM:p_w_m|cnt[6]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.808      ;
; 0.684 ; PWM:p_w_m|cnt[0]        ; PWM:p_w_m|cnt[7]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.836      ;
; 0.691 ; PWM:p_w_m|cnt[1]        ; PWM:p_w_m|cnt[7]     ; clk25M       ; clk25M      ; 0.000        ; 0.000      ; 0.843      ;
; 0.998 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.184      ;
; 0.998 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.184      ;
; 0.998 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.184      ;
; 0.998 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.184      ;
; 0.998 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.184      ;
; 0.998 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.184      ;
; 0.998 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.184      ;
; 0.998 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.184      ;
; 1.074 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.260      ;
; 1.074 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.260      ;
; 1.074 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.260      ;
; 1.074 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.260      ;
; 1.074 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.260      ;
; 1.074 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.260      ;
; 1.074 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.260      ;
; 1.074 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.260      ;
; 1.082 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer3[0] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 1.269      ;
; 1.082 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer3[1] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 1.269      ;
; 1.082 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer3[2] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 1.269      ;
; 1.082 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer3[3] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 1.269      ;
; 1.082 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer3[4] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 1.269      ;
; 1.082 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer3[5] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 1.269      ;
; 1.082 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer3[6] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 1.269      ;
; 1.082 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer3[7] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 1.269      ;
; 1.096 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer2[0] ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.282      ;
; 1.096 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer2[1] ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.282      ;
; 1.096 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer2[2] ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.282      ;
; 1.096 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer2[3] ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.282      ;
; 1.096 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer2[4] ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.282      ;
; 1.096 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer2[5] ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.282      ;
; 1.096 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer2[6] ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.282      ;
; 1.096 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer2[7] ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.282      ;
; 1.124 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer3[0] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 1.311      ;
; 1.124 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer3[1] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 1.311      ;
; 1.124 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer3[2] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 1.311      ;
; 1.124 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer3[3] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 1.311      ;
; 1.124 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer3[4] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 1.311      ;
; 1.124 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer3[5] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 1.311      ;
; 1.124 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer3[6] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 1.311      ;
; 1.124 ; PWM:p_w_m|packet_adr[1] ; PWM:p_w_m|buffer3[7] ; clk25M       ; clk25M      ; 0.000        ; 0.035      ; 1.311      ;
; 1.258 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.444      ;
; 1.258 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.444      ;
; 1.258 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.444      ;
; 1.258 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.444      ;
; 1.258 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.444      ;
; 1.258 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.444      ;
; 1.258 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.444      ;
; 1.258 ; PWM:p_w_m|packet_adr[6] ; PWM:p_w_m|buffer[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.444      ;
; 1.264 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer2[0] ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.450      ;
; 1.264 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer2[1] ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.450      ;
; 1.264 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer2[2] ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.450      ;
; 1.264 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer2[3] ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.450      ;
; 1.264 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer2[4] ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.450      ;
; 1.264 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer2[5] ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.450      ;
; 1.264 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer2[6] ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.450      ;
; 1.264 ; PWM:p_w_m|packet_adr[0] ; PWM:p_w_m|buffer2[7] ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.450      ;
; 1.275 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.461      ;
; 1.275 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.461      ;
; 1.275 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.461      ;
; 1.275 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.461      ;
; 1.275 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.461      ;
; 1.275 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.461      ;
; 1.275 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.461      ;
; 1.275 ; PWM:p_w_m|packet_adr[3] ; PWM:p_w_m|buffer[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.034      ; 1.461      ;
+-------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk50M'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                             ; To Node                                                                                                                                                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; frqdiv:FGD|j[0]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[0]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; frqdiv:FGD|j[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[1]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_slave:SPI_MODULE|HYM_send[0]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[0]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|trig_mod_match_out                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|trig_mod_match_out                                                                                                                                                                                   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                              ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; SPI_slave:SPI_MODULE|MOSIr[0]                                                                                                                                                                                                                                                                         ; SPI_slave:SPI_MODULE|MOSIr[1]                                                                                                                                                                                                                                                                         ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; SPI_slave:SPI_MODULE|HYM_send[17]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[18]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|segment_wrapped_delayed                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][0]                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[9]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][10]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[1]                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[2]                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][2]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[1]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][2]                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[2]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][3]                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[11]                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][12]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; SPI_slave:SPI_MODULE|HYM_send[28]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[29]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SPI_slave:SPI_MODULE|HYM_send[14]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[15]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SPI_slave:SPI_MODULE|HYM_send[13]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[14]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SPI_slave:SPI_MODULE|HYM_send[12]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[13]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SPI_slave:SPI_MODULE|HYM_send[4]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[5]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][0]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][3]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][2]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; SPI_slave:SPI_MODULE|HYM_send[26]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[27]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; SPI_slave:SPI_MODULE|HYM_send[21]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[22]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; SPI_slave:SPI_MODULE|HYM_send[5]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[6]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][1]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][2]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; frqdiv:FGD|i[31]                                                                                                                                                                                                                                                                                      ; frqdiv:FGD|i[31]                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SPI_slave:SPI_MODULE|HYM_send[30]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[31]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SPI_slave:SPI_MODULE|HYM_send[29]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[30]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SPI_slave:SPI_MODULE|HYM_send[24]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[25]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SPI_slave:SPI_MODULE|HYM_send[18]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[19]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SPI_slave:SPI_MODULE|HYM_send[6]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[7]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[3]                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|holdff   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][23]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; SPI_slave:SPI_MODULE|HYM_send[36]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[37]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; SPI_slave:SPI_MODULE|HYM_send[34]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[35]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[0]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|regoutff ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; SPI_slave:SPI_MODULE|HYM_send[7]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[8]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[3]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][4]                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; SPI_slave:SPI_MODULE|byte_data_received[14]                                                                                                                                                                                                                                                           ; SPI_slave:SPI_MODULE|byte_data_received[15]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; SPI_slave:SPI_MODULE|HYM_send[38]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[39]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|clk25M                                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; SPI_slave:SPI_MODULE|byte_data_received[7]                                                                                                                                                                                                                                                            ; SPI_slave:SPI_MODULE|byte_data_received[8]                                                                                                                                                                                                                                                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; SPI_slave:SPI_MODULE|byte_data_received[12]                                                                                                                                                                                                                                                           ; SPI_slave:SPI_MODULE|byte_data_received[13]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|holdff   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|regoutff ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[1]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; frqdiv:FGD|j[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|j[2]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|regoutff                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[2]                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|holdff   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; SPI_slave:SPI_MODULE|byte_data_received[10]                                                                                                                                                                                                                                                           ; SPI_slave:SPI_MODULE|byte_data_received[11]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|regoutff                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|trig_mod_match_out                                                                                                                                                                                   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.404      ;
; 0.256 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][3]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_datain_reg0                                                                                        ; clk50M       ; clk50M      ; 0.000        ; 0.062      ; 0.456      ;
; 0.257 ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|clk1M                                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[4]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; frqdiv:FGD|z[1]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[3]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.411      ;
; 0.268 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][0]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_datain_reg0                                                                                        ; clk50M       ; clk50M      ; 0.000        ; 0.064      ; 0.470      ;
; 0.289 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|regoutff                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.441      ;
; 0.290 ; SPI_slave:SPI_MODULE|HYM_send[31]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[32]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.442      ;
; 0.290 ; SPI_slave:SPI_MODULE|HYM_send[3]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[4]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.442      ;
; 0.290 ; SPI_slave:SPI_MODULE|HYM_send[1]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[2]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.442      ;
; 0.291 ; SPI_slave:SPI_MODULE|HYM_send[35]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[36]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.443      ;
; 0.291 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|trig_mod_match_out                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                                                                                                                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.443      ;
; 0.293 ; SPI_slave:SPI_MODULE|HYM_send[37]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[38]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.445      ;
; 0.293 ; SPI_slave:SPI_MODULE|HYM_send[11]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[12]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.445      ;
; 0.293 ; SPI_slave:SPI_MODULE|HYM_send[8]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[9]                                                                                                                                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.445      ;
; 0.294 ; SPI_slave:SPI_MODULE|HYM_send[33]                                                                                                                                                                                                                                                                     ; SPI_slave:SPI_MODULE|HYM_send[34]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.446      ;
; 0.294 ; SPI_slave:SPI_MODULE|HYM_send[9]                                                                                                                                                                                                                                                                      ; SPI_slave:SPI_MODULE|HYM_send[10]                                                                                                                                                                                                                                                                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.446      ;
; 0.307 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[12]                                                                                                                                          ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.459      ;
; 0.308 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.460      ;
; 0.311 ; frqdiv:FGD|z[0]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[3]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.463      ;
; 0.315 ; SPI_slave:SPI_MODULE|byte_data_received[9]                                                                                                                                                                                                                                                            ; SPI_slave:SPI_MODULE|byte_data_received[10]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 0.466      ;
; 0.318 ; frqdiv:FGD|z[0]                                                                                                                                                                                                                                                                                       ; frqdiv:FGD|z[4]                                                                                                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.470      ;
; 0.321 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[12]                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][13]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 0.474      ;
; 0.322 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[0]                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[2]                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[10]                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][11]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 0.476      ;
; 0.324 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[3]                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                                                                                                                                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[9]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][10]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 0.479      ;
; 0.326 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][24]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[10]                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][11]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; SPI_slave:SPI_MODULE|byte_data_received[11]                                                                                                                                                                                                                                                           ; SPI_slave:SPI_MODULE|byte_data_received[12]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[11]                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][25]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; SPI_slave:SPI_MODULE|byte_data_received[8]                                                                                                                                                                                                                                                            ; SPI_slave:SPI_MODULE|byte_data_received[9]                                                                                                                                                                                                                                                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[12]                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][13]                                                                                                                                                      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.484      ;
; 0.334 ; SPI_slave:SPI_MODULE|byte_data_received[13]                                                                                                                                                                                                                                                           ; SPI_slave:SPI_MODULE|byte_data_received[14]                                                                                                                                                                                                                                                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.486      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk50M'                                                                                                                                                                                                                                                          ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                                                                                           ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a0~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a1~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a2~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; clk50M ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gp14:auto_generated|altsyncram_odq1:altsyncram1|ram_block2a3~portb_address_reg2  ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk25M'                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[0]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[0]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[1]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[1]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[2]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[2]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[3]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[3]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[4]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[4]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[5]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[5]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[6]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[6]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer2[7]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer2[7]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[0]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[0]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[1]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[1]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[2]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[2]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[3]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[3]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[4]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[4]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[5]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[5]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[6]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[6]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer3[7]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer3[7]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[0]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[0]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[1]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[1]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[2]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[2]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[3]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[3]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[4]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[4]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[5]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[5]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[6]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[6]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|buffer[7]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|buffer[7]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[0]            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[0]            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[1]            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[1]            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[2]            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[2]            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[3]            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[3]            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[4]            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[4]            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[5]            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[5]            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[6]            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[6]            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|cnt[7]            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|cnt[7]            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[0]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[0]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[1]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[1]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[2]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[2]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[3]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[3]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[4]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[4]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[5]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[5]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[6]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[6]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[7]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; clk25M ; Rise       ; PWM:p_w_m|packet_adr[7]     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; FGD|clk25M|regout           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; FGD|clk25M|regout           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; FGD|clk25M~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; FGD|clk25M~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; FGD|clk25M~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; FGD|clk25M~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[0]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[0]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[1]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[1]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[2]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[2]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[3]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[3]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[4]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[4]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[5]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[5]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk25M ; Rise       ; p_w_m|buffer2[6]|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk25M ; Rise       ; p_w_m|buffer2[6]|clk        ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk1M'                                                                     ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------+
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|Data_H_REG   ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|Data_H_REG   ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|Data_H_test  ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|Data_H_test  ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|Data_H_write ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|Data_H_write ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[0]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[0]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[10]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[10]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[11]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[11]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[12]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[12]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[13]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[13]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[14]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[14]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[15]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[15]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[16]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[16]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[17]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[17]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[18]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[18]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[19]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[19]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[1]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[1]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[20]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[20]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[21]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[21]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[22]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[22]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[23]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[23]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[24]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[24]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[25]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[25]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[26]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[26]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[27]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[27]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[28]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[28]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[29]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[29]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[2]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[2]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[30]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[30]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[31]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[31]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[32]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[32]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[33]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[33]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[34]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[34]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[35]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[35]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[36]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[36]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[37]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[37]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[38]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[38]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[39]     ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[39]     ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[3]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[3]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[4]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[4]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[5]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[5]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[6]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[6]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[7]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[7]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[8]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[8]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM2[9]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM2[9]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[0]       ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[0]       ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[10]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[10]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[11]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[11]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[12]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[12]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[13]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[13]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[14]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[14]      ;
; 499.000 ; 500.000      ; 1.000          ; High Pulse Width ; clk1M ; Rise       ; Humidity:Hum|HYM[15]      ;
; 499.000 ; 500.000      ; 1.000          ; Low Pulse Width  ; clk1M ; Rise       ; Humidity:Hum|HYM[15]      ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk1hz'                                                                            ;
+------------+--------------+----------------+------------------+--------+------------+-------------------------------+
; Slack      ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                        ;
+------------+--------------+----------------+------------------+--------+------------+-------------------------------+
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|DIR               ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|DIR               ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|M_EN              ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|M_EN              ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[0]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[0]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[10] ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[10] ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[1]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[1]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[2]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[2]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[3]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[3]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[4]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[4]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[5]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[5]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[6]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[6]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[7]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[7]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[8]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[8]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[9]  ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|angle_current[9]  ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; SETPOS:STPS|dev_state         ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SETPOS:STPS|dev_state         ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[0]     ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[0]     ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[1]     ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[1]     ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[2]     ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[2]     ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[3]     ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|OUT[3]     ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[0]   ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[0]   ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[1]   ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[1]   ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[2]   ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[2]   ;
; 499999.000 ; 500000.000   ; 1.000          ; High Pulse Width ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[3]   ;
; 499999.000 ; 500000.000   ; 1.000          ; Low Pulse Width  ; clk1hz ; Rise       ; stepdirdriver:SDRV|state[3]   ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; FGD|clk1hz|regout             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; FGD|clk1hz|regout             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; FGD|clk1hz~clkctrl|inclk[0]   ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; FGD|clk1hz~clkctrl|inclk[0]   ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; FGD|clk1hz~clkctrl|outclk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; FGD|clk1hz~clkctrl|outclk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; RL|Q|combout                  ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; RL|Q|combout                  ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; RL|Q|dataa                    ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; RL|Q|dataa                    ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; RL|Q~clkctrl|inclk[0]         ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; RL|Q~clkctrl|inclk[0]         ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; RL|Q~clkctrl|outclk           ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; RL|Q~clkctrl|outclk           ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[0]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[0]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[1]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[1]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[2]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[2]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|OUT[3]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|OUT[3]|clk               ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[0]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[0]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[1]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[1]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[2]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[2]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; SDRV|state[3]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; SDRV|state[3]|clk             ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|DIR|clk                  ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|DIR|clk                  ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|M_EN|clk                 ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|M_EN|clk                 ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[0]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[0]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[10]|clk    ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[10]|clk    ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[1]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[1]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[2]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[2]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[3]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[3]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[4]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[4]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[5]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[5]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[6]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[6]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[7]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[7]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[8]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[8]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; High Pulse Width ; clk1hz ; Rise       ; STPS|angle_current[9]|clk     ;
; 500000.000 ; 500000.000   ; 0.000          ; Low Pulse Width  ; clk1hz ; Rise       ; STPS|angle_current[9]|clk     ;
+------------+--------------+----------------+------------------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Data_H    ; clk50M     ; 1.003 ; 1.003 ; Rise       ; clk1M           ;
; key0      ; clk50M     ; 1.823 ; 1.823 ; Rise       ; clk1hz          ;
; SSEL      ; clk50M     ; 2.956 ; 2.956 ; Rise       ; clk25M          ;
; MOSI      ; clk50M     ; 2.506 ; 2.506 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; 2.791 ; 2.791 ; Rise       ; clk50M          ;
; SSEL      ; clk50M     ; 2.697 ; 2.697 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data_H    ; clk50M     ; -0.824 ; -0.824 ; Rise       ; clk1M           ;
; key0      ; clk50M     ; -0.933 ; -0.933 ; Rise       ; clk1hz          ;
; SSEL      ; clk50M     ; -1.679 ; -1.679 ; Rise       ; clk25M          ;
; MOSI      ; clk50M     ; -2.286 ; -2.286 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; -2.307 ; -2.307 ; Rise       ; clk50M          ;
; SSEL      ; clk50M     ; -2.253 ; -2.253 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Data_H        ; clk50M     ; 4.969 ; 4.969 ; Rise       ; clk1M           ;
; Data_H_test   ; clk50M     ; 4.993 ; 4.993 ; Rise       ; clk1M           ;
; flag_five_sec ; clk50M     ; 5.352 ; 5.352 ; Rise       ; clk1M           ;
; OUT_final[*]  ; clk50M     ; 5.792 ; 5.792 ; Rise       ; clk1hz          ;
;  OUT_final[0] ; clk50M     ; 5.473 ; 5.473 ; Rise       ; clk1hz          ;
;  OUT_final[1] ; clk50M     ; 5.593 ; 5.593 ; Rise       ; clk1hz          ;
;  OUT_final[2] ; clk50M     ; 5.792 ; 5.792 ; Rise       ; clk1hz          ;
;  OUT_final[3] ; clk50M     ; 5.737 ; 5.737 ; Rise       ; clk1hz          ;
; led1          ; clk50M     ; 4.213 ;       ; Rise       ; clk1hz          ;
; led1          ; clk50M     ;       ; 4.213 ; Fall       ; clk1hz          ;
; PWM_out       ; clk50M     ; 5.870 ; 5.870 ; Rise       ; clk25M          ;
; PWM_out2      ; clk50M     ; 6.040 ; 6.040 ; Rise       ; clk25M          ;
; PWM_out_vent  ; clk50M     ; 5.870 ; 5.870 ; Rise       ; clk25M          ;
; MISO          ; clk50M     ; 4.008 ; 4.008 ; Rise       ; clk50M          ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Data_H        ; clk50M     ; 4.969 ; 4.969 ; Rise       ; clk1M           ;
; Data_H_test   ; clk50M     ; 4.993 ; 4.993 ; Rise       ; clk1M           ;
; flag_five_sec ; clk50M     ; 5.352 ; 5.352 ; Rise       ; clk1M           ;
; OUT_final[*]  ; clk50M     ; 5.092 ; 5.092 ; Rise       ; clk1hz          ;
;  OUT_final[0] ; clk50M     ; 5.092 ; 5.092 ; Rise       ; clk1hz          ;
;  OUT_final[1] ; clk50M     ; 5.209 ; 5.209 ; Rise       ; clk1hz          ;
;  OUT_final[2] ; clk50M     ; 5.245 ; 5.245 ; Rise       ; clk1hz          ;
;  OUT_final[3] ; clk50M     ; 5.360 ; 5.360 ; Rise       ; clk1hz          ;
; led1          ; clk50M     ; 4.213 ;       ; Rise       ; clk1hz          ;
; led1          ; clk50M     ;       ; 4.213 ; Fall       ; clk1hz          ;
; PWM_out       ; clk50M     ; 5.330 ; 5.330 ; Rise       ; clk25M          ;
; PWM_out2      ; clk50M     ; 5.567 ; 5.567 ; Rise       ; clk25M          ;
; PWM_out_vent  ; clk50M     ; 5.411 ; 5.411 ; Rise       ; clk25M          ;
; MISO          ; clk50M     ; 4.008 ; 4.008 ; Rise       ; clk50M          ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; key0       ; led0        ; 4.790 ;    ;    ; 4.790 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; key0       ; led0        ; 4.790 ;    ;    ; 4.790 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; Data_H    ; clk50M     ; 4.839 ;      ; Rise       ; clk1M           ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; Data_H    ; clk50M     ; 4.839 ;      ; Rise       ; clk1M           ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data_H    ; clk50M     ; 4.839     ;           ; Rise       ; clk1M           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data_H    ; clk50M     ; 4.839     ;           ; Rise       ; clk1M           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+----------------------+------------+-------+----------+---------+---------------------+
; Clock                ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 10.637     ; 0.215 ; N/A      ; N/A     ; 6.933               ;
;  altera_reserved_tck ; N/A        ; N/A   ; N/A      ; N/A     ; 97.223              ;
;  clk1M               ; 988.965    ; 0.215 ; N/A      ; N/A     ; 498.758             ;
;  clk1hz              ; 999992.911 ; 0.215 ; N/A      ; N/A     ; 499998.758          ;
;  clk25M              ; 35.033     ; 0.215 ; N/A      ; N/A     ; 18.758              ;
;  clk50M              ; 10.637     ; 0.215 ; N/A      ; N/A     ; 6.933               ;
; Design-wide TNS      ; 0.0        ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck ; N/A        ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clk1M               ; 0.000      ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk1hz              ; 0.000      ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk25M              ; 0.000      ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk50M              ; 0.000      ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Data_H    ; clk50M     ; 2.229 ; 2.229 ; Rise       ; clk1M           ;
; key0      ; clk50M     ; 4.108 ; 4.108 ; Rise       ; clk1hz          ;
; SSEL      ; clk50M     ; 8.221 ; 8.221 ; Rise       ; clk25M          ;
; MOSI      ; clk50M     ; 5.572 ; 5.572 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; 6.461 ; 6.461 ; Rise       ; clk50M          ;
; SSEL      ; clk50M     ; 6.066 ; 6.066 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data_H    ; clk50M     ; -0.824 ; -0.824 ; Rise       ; clk1M           ;
; key0      ; clk50M     ; -0.933 ; -0.933 ; Rise       ; clk1hz          ;
; SSEL      ; clk50M     ; -1.679 ; -1.679 ; Rise       ; clk25M          ;
; MOSI      ; clk50M     ; -2.286 ; -2.286 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; -2.307 ; -2.307 ; Rise       ; clk50M          ;
; SSEL      ; clk50M     ; -2.253 ; -2.253 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; Data_H        ; clk50M     ; 10.821 ; 10.821 ; Rise       ; clk1M           ;
; Data_H_test   ; clk50M     ; 10.668 ; 10.668 ; Rise       ; clk1M           ;
; flag_five_sec ; clk50M     ; 12.062 ; 12.062 ; Rise       ; clk1M           ;
; OUT_final[*]  ; clk50M     ; 13.407 ; 13.407 ; Rise       ; clk1hz          ;
;  OUT_final[0] ; clk50M     ; 12.448 ; 12.448 ; Rise       ; clk1hz          ;
;  OUT_final[1] ; clk50M     ; 12.646 ; 12.646 ; Rise       ; clk1hz          ;
;  OUT_final[2] ; clk50M     ; 13.407 ; 13.407 ; Rise       ; clk1hz          ;
;  OUT_final[3] ; clk50M     ; 13.244 ; 13.244 ; Rise       ; clk1hz          ;
; led1          ; clk50M     ; 9.740  ;        ; Rise       ; clk1hz          ;
; led1          ; clk50M     ;        ; 9.740  ; Fall       ; clk1hz          ;
; PWM_out       ; clk50M     ; 13.469 ; 13.469 ; Rise       ; clk25M          ;
; PWM_out2      ; clk50M     ; 13.934 ; 13.934 ; Rise       ; clk25M          ;
; PWM_out_vent  ; clk50M     ; 13.721 ; 13.721 ; Rise       ; clk25M          ;
; MISO          ; clk50M     ; 9.081  ; 9.081  ; Rise       ; clk50M          ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Data_H        ; clk50M     ; 4.969 ; 4.969 ; Rise       ; clk1M           ;
; Data_H_test   ; clk50M     ; 4.993 ; 4.993 ; Rise       ; clk1M           ;
; flag_five_sec ; clk50M     ; 5.352 ; 5.352 ; Rise       ; clk1M           ;
; OUT_final[*]  ; clk50M     ; 5.092 ; 5.092 ; Rise       ; clk1hz          ;
;  OUT_final[0] ; clk50M     ; 5.092 ; 5.092 ; Rise       ; clk1hz          ;
;  OUT_final[1] ; clk50M     ; 5.209 ; 5.209 ; Rise       ; clk1hz          ;
;  OUT_final[2] ; clk50M     ; 5.245 ; 5.245 ; Rise       ; clk1hz          ;
;  OUT_final[3] ; clk50M     ; 5.360 ; 5.360 ; Rise       ; clk1hz          ;
; led1          ; clk50M     ; 4.213 ;       ; Rise       ; clk1hz          ;
; led1          ; clk50M     ;       ; 4.213 ; Fall       ; clk1hz          ;
; PWM_out       ; clk50M     ; 5.330 ; 5.330 ; Rise       ; clk25M          ;
; PWM_out2      ; clk50M     ; 5.567 ; 5.567 ; Rise       ; clk25M          ;
; PWM_out_vent  ; clk50M     ; 5.411 ; 5.411 ; Rise       ; clk25M          ;
; MISO          ; clk50M     ; 4.008 ; 4.008 ; Rise       ; clk50M          ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; key0       ; led0        ; 9.682 ;    ;    ; 9.682 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; key0       ; led0        ; 4.790 ;    ;    ; 4.790 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Setup Transfers                                                         ;
+------------+----------+------------+------------+------------+----------+
; From Clock ; To Clock ; RR Paths   ; FR Paths   ; RF Paths   ; FF Paths ;
+------------+----------+------------+------------+------------+----------+
; clk1hz     ; clk1hz   ; 835        ; 0          ; 0          ; 0        ;
; clk50M     ; clk1hz   ; false path ; 0          ; false path ; 0        ;
; clk1M      ; clk1M    ; 8351       ; 0          ; 0          ; 0        ;
; clk50M     ; clk1M    ; false path ; 0          ; false path ; 0        ;
; clk25M     ; clk25M   ; 228        ; 0          ; 0          ; 0        ;
; clk50M     ; clk25M   ; false path ; 0          ; false path ; 0        ;
; clk1hz     ; clk50M   ; false path ; false path ; 0          ; 0        ;
; clk1M      ; clk50M   ; false path ; false path ; 0          ; 0        ;
; clk25M     ; clk50M   ; false path ; false path ; 0          ; 0        ;
; clk50M     ; clk50M   ; 5216       ; 0          ; 0          ; 0        ;
+------------+----------+------------+------------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Hold Transfers                                                          ;
+------------+----------+------------+------------+------------+----------+
; From Clock ; To Clock ; RR Paths   ; FR Paths   ; RF Paths   ; FF Paths ;
+------------+----------+------------+------------+------------+----------+
; clk1hz     ; clk1hz   ; 835        ; 0          ; 0          ; 0        ;
; clk50M     ; clk1hz   ; false path ; 0          ; false path ; 0        ;
; clk1M      ; clk1M    ; 8351       ; 0          ; 0          ; 0        ;
; clk50M     ; clk1M    ; false path ; 0          ; false path ; 0        ;
; clk25M     ; clk25M   ; 228        ; 0          ; 0          ; 0        ;
; clk50M     ; clk25M   ; false path ; 0          ; false path ; 0        ;
; clk1hz     ; clk50M   ; false path ; false path ; 0          ; 0        ;
; clk1M      ; clk50M   ; false path ; false path ; 0          ; 0        ;
; clk25M     ; clk50M   ; false path ; false path ; 0          ; 0        ;
; clk50M     ; clk50M   ; 5216       ; 0          ; 0          ; 0        ;
+------------+----------+------------+------------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 63    ; 63   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Nov 22 21:12:23 2016
Info: Command: quartus_sta First_project -c First_project
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'First_project.sdc'
Warning (332153): Family doesn't support jitter analysis.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 10.637
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.637         0.000 clk50M 
    Info (332119):    35.033         0.000 clk25M 
    Info (332119):   988.965         0.000 clk1M 
    Info (332119): 999992.911         0.000 clk1hz 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clk1M 
    Info (332119):     0.499         0.000 clk1hz 
    Info (332119):     0.499         0.000 clk25M 
    Info (332119):     0.499         0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 6.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.933         0.000 clk50M 
    Info (332119):    18.758         0.000 clk25M 
    Info (332119):    97.223         0.000 altera_reserved_tck 
    Info (332119):   498.758         0.000 clk1M 
    Info (332119): 499998.758         0.000 clk1hz 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 20 output pins without output pin load capacitance assignment
    Info (306007): Pin "Data_H" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT_final[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT_final[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT_final[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT_final[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out8" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out9" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM_out_vent" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flag_five_sec" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Data_H_test" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 16.972
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.972         0.000 clk50M 
    Info (332119):    38.325         0.000 clk25M 
    Info (332119):   996.466         0.000 clk1M 
    Info (332119): 999997.594         0.000 clk1hz 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk1M 
    Info (332119):     0.215         0.000 clk1hz 
    Info (332119):     0.215         0.000 clk25M 
    Info (332119):     0.215         0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.620
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.620         0.000 clk50M 
    Info (332119):    19.000         0.000 clk25M 
    Info (332119):    97.778         0.000 altera_reserved_tck 
    Info (332119):   499.000         0.000 clk1M 
    Info (332119): 499999.000         0.000 clk1hz 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 383 megabytes
    Info: Processing ended: Tue Nov 22 21:12:25 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


