Fitter report for C430_Test
Mon Apr 07 13:39:45 2014
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Incremental Compilation Routing Preservation
 12. Pin-Out File
 13. Fitter Resource Usage Summary
 14. Fitter Partition Statistics
 15. Input Pins
 16. Output Pins
 17. Bidir Pins
 18. Dual Purpose and Dedicated Pins
 19. I/O Bank Usage
 20. All Package Pins
 21. PLL Summary
 22. PLL Usage
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. |Test_top|NIOSTOP:NIOSTOP_inst|epcs:the_epcs|altsyncram:the_boot_copier_rom|altsyncram_sc31:auto_generated|ALTSYNCRAM
 31. Fitter DSP Block Usage Summary
 32. DSP Block Details
 33. Interconnect Usage Summary
 34. LAB Logic Elements
 35. LAB-wide Signals
 36. LAB Signals Sourced
 37. LAB Signals Sourced Out
 38. LAB Distinct Inputs
 39. I/O Rules Summary
 40. I/O Rules Details
 41. I/O Rules Matrix
 42. Fitter Device Options
 43. Operating Settings and Conditions
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Mon Apr 07 13:39:44 2014     ;
; Quartus II 32-bit Version          ; 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name                      ; C430_Test                                 ;
; Top-level Entity Name              ; Test_top                                  ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE30F23C8                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 6,488 / 28,848 ( 22 % )                   ;
;     Total combinational functions  ; 5,437 / 28,848 ( 19 % )                   ;
;     Dedicated logic registers      ; 4,255 / 28,848 ( 15 % )                   ;
; Total registers                    ; 4401                                      ;
; Total pins                         ; 227 / 329 ( 69 % )                        ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 90,533 / 608,256 ( 15 % )                 ;
; Embedded Multiplier 9-bit elements ; 4 / 132 ( 3 % )                           ;
; Total PLLs                         ; 3 / 4 ( 75 % )                            ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE30F23C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.19        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  14.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; epcs_dclk    ; Missing drive strength               ;
; epcs_asdo    ; Missing drive strength               ;
; epcs_ncso    ; Missing drive strength               ;
; sdr_csn      ; Missing drive strength               ;
; sdr_cke      ; Missing drive strength               ;
; sdr_addr[0]  ; Missing drive strength               ;
; sdr_addr[1]  ; Missing drive strength               ;
; sdr_addr[2]  ; Missing drive strength               ;
; sdr_addr[3]  ; Missing drive strength               ;
; sdr_addr[4]  ; Missing drive strength               ;
; sdr_addr[5]  ; Missing drive strength               ;
; sdr_addr[6]  ; Missing drive strength               ;
; sdr_addr[7]  ; Missing drive strength               ;
; sdr_addr[8]  ; Missing drive strength               ;
; sdr_addr[9]  ; Missing drive strength               ;
; sdr_addr[10] ; Missing drive strength               ;
; sdr_addr[11] ; Missing drive strength               ;
; sdr_addr[12] ; Missing drive strength               ;
; sdr_ba[0]    ; Missing drive strength               ;
; sdr_ba[1]    ; Missing drive strength               ;
; sdr_rasn     ; Missing drive strength               ;
; sdr_casn     ; Missing drive strength               ;
; sdr_wen      ; Missing drive strength               ;
; sdr_clk      ; Missing drive strength               ;
; lcd_rst      ; Missing drive strength and slew rate ;
; lcd_cs       ; Missing drive strength and slew rate ;
; lcd_rs       ; Missing drive strength and slew rate ;
; lcd_rd       ; Missing drive strength and slew rate ;
; lcd_wr       ; Missing drive strength and slew rate ;
; lcd_dat[0]   ; Missing drive strength and slew rate ;
; lcd_dat[1]   ; Missing drive strength and slew rate ;
; lcd_dat[2]   ; Missing drive strength and slew rate ;
; lcd_dat[3]   ; Missing drive strength and slew rate ;
; lcd_dat[4]   ; Missing drive strength and slew rate ;
; lcd_dat[5]   ; Missing drive strength and slew rate ;
; lcd_dat[6]   ; Missing drive strength and slew rate ;
; lcd_dat[7]   ; Missing drive strength and slew rate ;
; saa_scl      ; Missing drive strength               ;
; aud_sclk     ; Missing drive strength               ;
; aud_sdin     ; Missing drive strength               ;
; aud_dacdat   ; Missing drive strength               ;
; usb_scs      ; Missing drive strength               ;
; usb_sck      ; Missing drive strength               ;
; usb_sdi      ; Missing drive strength               ;
; net_si       ; Missing drive strength               ;
; net_sck      ; Missing drive strength               ;
; net_csn      ; Missing drive strength               ;
; net_rstn     ; Missing drive strength               ;
; rs_txd       ; Missing drive strength               ;
; vga_r[0]     ; Missing drive strength               ;
; vga_r[1]     ; Missing drive strength               ;
; vga_r[2]     ; Missing drive strength               ;
; vga_r[3]     ; Missing drive strength               ;
; vga_r[4]     ; Missing drive strength               ;
; vga_r[5]     ; Missing drive strength               ;
; vga_r[6]     ; Missing drive strength               ;
; vga_r[7]     ; Missing drive strength               ;
; vga_g[0]     ; Missing drive strength               ;
; vga_g[1]     ; Missing drive strength               ;
; vga_g[2]     ; Missing drive strength               ;
; vga_g[3]     ; Missing drive strength               ;
; vga_g[4]     ; Missing drive strength               ;
; vga_g[5]     ; Missing drive strength               ;
; vga_g[6]     ; Missing drive strength               ;
; vga_g[7]     ; Missing drive strength               ;
; vga_b[0]     ; Missing drive strength               ;
; vga_b[1]     ; Missing drive strength               ;
; vga_b[2]     ; Missing drive strength               ;
; vga_b[3]     ; Missing drive strength               ;
; vga_b[4]     ; Missing drive strength               ;
; vga_b[5]     ; Missing drive strength               ;
; vga_b[6]     ; Missing drive strength               ;
; vga_b[7]     ; Missing drive strength               ;
; vga_hs       ; Missing drive strength               ;
; vga_vs       ; Missing drive strength               ;
; vga_blk      ; Missing drive strength               ;
; vga_syn      ; Missing drive strength               ;
; vga_clk      ; Missing drive strength               ;
; rtc_rstn     ; Missing drive strength               ;
; rtc_clk      ; Missing drive strength               ;
; seg7_leda    ; Missing drive strength               ;
; seg7_ledb    ; Missing drive strength               ;
; seg7_ledc    ; Missing drive strength               ;
; seg7_ledd    ; Missing drive strength               ;
; seg7_lede    ; Missing drive strength               ;
; seg7_ledf    ; Missing drive strength               ;
; seg7_ledg    ; Missing drive strength               ;
; seg7_ledh    ; Missing drive strength               ;
; seg7_sel0    ; Missing drive strength               ;
; seg7_sel1    ; Missing drive strength               ;
; seg7_sel2    ; Missing drive strength               ;
; seg7_sel3    ; Missing drive strength               ;
; led_01       ; Missing drive strength               ;
; led_02       ; Missing drive strength               ;
; led_03       ; Missing drive strength               ;
; led_04       ; Missing drive strength               ;
; ext_io[0]    ; Missing drive strength               ;
; ext_io[1]    ; Missing drive strength               ;
; ext_io[2]    ; Missing drive strength               ;
; ext_io[3]    ; Missing drive strength               ;
; ext_io[4]    ; Missing drive strength               ;
; ext_io[5]    ; Missing drive strength               ;
; ext_io[6]    ; Missing drive strength               ;
; ext_io[7]    ; Missing drive strength               ;
; ext_io[8]    ; Missing drive strength               ;
; ext_io[9]    ; Missing drive strength               ;
; ext_io[10]   ; Missing drive strength               ;
; ext_io[11]   ; Missing drive strength               ;
; ext_io[12]   ; Missing drive strength               ;
; ext_io[13]   ; Missing drive strength               ;
; ext_io[14]   ; Missing drive strength               ;
; ext_io[15]   ; Missing drive strength               ;
; ext_io[16]   ; Missing drive strength               ;
; ext_io[17]   ; Missing drive strength               ;
; ext_io[18]   ; Missing drive strength               ;
; ext_io[19]   ; Missing drive strength               ;
; ext_io[20]   ; Missing drive strength               ;
; ext_io[21]   ; Missing drive strength               ;
; ext_io[22]   ; Missing drive strength               ;
; ext_io[23]   ; Missing drive strength               ;
; ext_io[24]   ; Missing drive strength               ;
; ext_io[25]   ; Missing drive strength               ;
; ext_io[26]   ; Missing drive strength               ;
; ext_io[27]   ; Missing drive strength               ;
; ext_io[28]   ; Missing drive strength               ;
; ext_io[29]   ; Missing drive strength               ;
; ext_io[30]   ; Missing drive strength               ;
; ext_io[31]   ; Missing drive strength               ;
; ext_io[32]   ; Missing drive strength               ;
; ext_io[33]   ; Missing drive strength               ;
; ext_io[34]   ; Missing drive strength               ;
; ext_io[35]   ; Missing drive strength               ;
; sdr_dq[0]    ; Missing drive strength               ;
; sdr_dq[1]    ; Missing drive strength               ;
; sdr_dq[2]    ; Missing drive strength               ;
; sdr_dq[3]    ; Missing drive strength               ;
; sdr_dq[4]    ; Missing drive strength               ;
; sdr_dq[5]    ; Missing drive strength               ;
; sdr_dq[6]    ; Missing drive strength               ;
; sdr_dq[7]    ; Missing drive strength               ;
; sdr_dq[8]    ; Missing drive strength               ;
; sdr_dq[9]    ; Missing drive strength               ;
; sdr_dq[10]   ; Missing drive strength               ;
; sdr_dq[11]   ; Missing drive strength               ;
; sdr_dq[12]   ; Missing drive strength               ;
; sdr_dq[13]   ; Missing drive strength               ;
; sdr_dq[14]   ; Missing drive strength               ;
; sdr_dq[15]   ; Missing drive strength               ;
; sdr_udm      ; Missing drive strength               ;
; sdr_ldm      ; Missing drive strength               ;
; saa_sda      ; Missing drive strength               ;
; rtc_dat      ; Missing drive strength               ;
+--------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                          ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[0]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[0]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[0]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[1]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[1]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[1]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[2]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[2]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[2]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[3]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[3]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[3]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[4]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[4]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[4]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[5]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[5]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[6]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[6]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[6]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[7]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[7]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[7]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[8]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[8]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[8]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[9]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[9]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[9]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[10]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[10]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[10]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[11]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[11]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[11]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[12]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[12]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[12]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[13]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[13]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[13]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[14]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[14]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[14]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[15]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[15]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[15]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[16]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[17]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[18]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[19]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[20]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[21]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[22]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[23]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[24]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[25]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[26]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[27]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[28]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[29]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[30]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src1[31]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[0]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[0]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[1]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[1]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[2]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[2]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[3]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[3]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[4]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[4]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[5]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[5]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[6]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[6]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[7]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[7]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[8]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[8]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[9]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[9]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[10]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[10]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[11]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[11]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[12]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[12]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[13]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[13]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[14]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[14]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[15]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[15]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_bht_data[0]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_bpf1:auto_generated|q_b[0]                                                                                   ; PORTBDATAOUT     ;                       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_bht_data[1]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_bpf1:auto_generated|q_b[1]                                                                                   ; PORTBDATAOUT     ;                       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_addr[0]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_addr[0]~output                                                                                                                                                                                        ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_addr[1]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_addr[1]~output                                                                                                                                                                                        ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_addr[2]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_addr[2]~output                                                                                                                                                                                        ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_addr[3]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_addr[3]~output                                                                                                                                                                                        ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_addr[4]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_addr[4]~output                                                                                                                                                                                        ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_addr[5]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_addr[5]~output                                                                                                                                                                                        ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_addr[6]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_addr[6]~output                                                                                                                                                                                        ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_addr[7]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_addr[7]~output                                                                                                                                                                                        ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_addr[8]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_addr[8]~output                                                                                                                                                                                        ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_addr[9]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_addr[9]~output                                                                                                                                                                                        ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_addr[10]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_addr[10]~output                                                                                                                                                                                       ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_addr[11]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_addr[11]~output                                                                                                                                                                                       ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_addr[12]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_addr[12]~output                                                                                                                                                                                       ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_bank[0]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_ba[0]~output                                                                                                                                                                                          ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_bank[1]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_ba[1]~output                                                                                                                                                                                          ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_cmd[0]                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_cmd[0]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_wen~output                                                                                                                                                                                            ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_cmd[0]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_cmd[1]                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_cmd[1]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_casn~output                                                                                                                                                                                           ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_cmd[1]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_cmd[2]                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_cmd[2]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_rasn~output                                                                                                                                                                                           ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_cmd[2]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_cmd[3]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_csn~output                                                                                                                                                                                            ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_cmd[3]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[0]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[0]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[0]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_dq[0]~output                                                                                                                                                                                          ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[1]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[1]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[1]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_dq[1]~output                                                                                                                                                                                          ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[2]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[2]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[2]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_dq[2]~output                                                                                                                                                                                          ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[3]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[3]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[3]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_dq[3]~output                                                                                                                                                                                          ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[4]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[4]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[4]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_dq[4]~output                                                                                                                                                                                          ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[5]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[5]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_dq[5]~output                                                                                                                                                                                          ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[6]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[6]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[6]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_dq[6]~output                                                                                                                                                                                          ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[7]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[7]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[7]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_dq[7]~output                                                                                                                                                                                          ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[8]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[8]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[8]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_dq[8]~output                                                                                                                                                                                          ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[9]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[9]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[9]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_dq[9]~output                                                                                                                                                                                          ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[10]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[10]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[10]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_dq[10]~output                                                                                                                                                                                         ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[11]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[11]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[11]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_dq[11]~output                                                                                                                                                                                         ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[12]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[12]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[12]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_dq[12]~output                                                                                                                                                                                         ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[13]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[13]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[13]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_dq[13]~output                                                                                                                                                                                         ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[14]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[14]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[14]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_dq[14]~output                                                                                                                                                                                         ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[15]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[15]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[15]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_dq[15]~output                                                                                                                                                                                         ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_dqm[0]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_ldm~output                                                                                                                                                                                            ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_dqm[1]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdr_udm~output                                                                                                                                                                                            ; I                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdr_dq[0]~output                                                                                                                                                                                          ; OE               ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_2                                                                                                                                                      ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_1                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdr_dq[1]~output                                                                                                                                                                                          ; OE               ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_1                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_3                                                                                                                                                      ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_2                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdr_dq[2]~output                                                                                                                                                                                          ; OE               ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_2                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_3                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_4                                                                                                                                                      ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_3                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdr_dq[3]~output                                                                                                                                                                                          ; OE               ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_3                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_4                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_5                                                                                                                                                      ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_4                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdr_dq[4]~output                                                                                                                                                                                          ; OE               ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_4                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_5                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_6                                                                                                                                                      ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_5                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdr_dq[5]~output                                                                                                                                                                                          ; OE               ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_5                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_6                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_7                                                                                                                                                      ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_6                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdr_dq[6]~output                                                                                                                                                                                          ; OE               ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_6                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_7                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_8                                                                                                                                                      ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_7                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdr_dq[7]~output                                                                                                                                                                                          ; OE               ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_7                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_8                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_9                                                                                                                                                      ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_8                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdr_dq[8]~output                                                                                                                                                                                          ; OE               ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_8                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_9                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_10                                                                                                                                                     ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_9                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdr_dq[9]~output                                                                                                                                                                                          ; OE               ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_9                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_10                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_11                                                                                                                                                     ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_10                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdr_dq[10]~output                                                                                                                                                                                         ; OE               ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_10                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_11                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_12                                                                                                                                                     ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_11                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdr_dq[11]~output                                                                                                                                                                                         ; OE               ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_11                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_12                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_13                                                                                                                                                     ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_12                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdr_dq[12]~output                                                                                                                                                                                         ; OE               ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_12                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_13                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_14                                                                                                                                                     ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_13                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdr_dq[13]~output                                                                                                                                                                                         ; OE               ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_13                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_14                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_15                                                                                                                                                     ; Q                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_14                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdr_dq[14]~output                                                                                                                                                                                         ; OE               ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_14                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_15                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdr_dq[15]~output                                                                                                                                                                                         ; OE               ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_15                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[0]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdr_dq[0]~input                                                                                                                                                                                           ; O                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[1]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdr_dq[1]~input                                                                                                                                                                                           ; O                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[2]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdr_dq[2]~input                                                                                                                                                                                           ; O                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[3]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdr_dq[3]~input                                                                                                                                                                                           ; O                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[4]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdr_dq[4]~input                                                                                                                                                                                           ; O                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[5]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdr_dq[5]~input                                                                                                                                                                                           ; O                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[6]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdr_dq[6]~input                                                                                                                                                                                           ; O                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[7]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdr_dq[7]~input                                                                                                                                                                                           ; O                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[8]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdr_dq[8]~input                                                                                                                                                                                           ; O                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[9]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdr_dq[9]~input                                                                                                                                                                                           ; O                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[10]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdr_dq[10]~input                                                                                                                                                                                          ; O                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[11]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdr_dq[11]~input                                                                                                                                                                                          ; O                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[12]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdr_dq[12]~input                                                                                                                                                                                          ; O                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[13]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdr_dq[13]~input                                                                                                                                                                                          ; O                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[14]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdr_dq[14]~input                                                                                                                                                                                          ; O                ;                       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[15]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdr_dq[15]~input                                                                                                                                                                                          ; O                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|dqswflg                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|dqswflg~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|dqswflg                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_udqs~output                                                                                                                                                                                           ; OE               ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|dqswflg                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|dqswflg~_Duplicate_1                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_ldqs~output                                                                                                                                                                                           ; OE               ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|dqswflg~_Duplicate_1                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_dq[0]~output                                                                                                                                                                                          ; OE               ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_1                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_2                                                                                                                                                       ; Q                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_1                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_dq[1]~output                                                                                                                                                                                          ; OE               ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_1                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_2                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_3                                                                                                                                                       ; Q                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_2                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_dq[2]~output                                                                                                                                                                                          ; OE               ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_2                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_3                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_4                                                                                                                                                       ; Q                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_3                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_dq[3]~output                                                                                                                                                                                          ; OE               ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_3                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_4                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_5                                                                                                                                                       ; Q                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_4                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_dq[4]~output                                                                                                                                                                                          ; OE               ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_4                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_5                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_6                                                                                                                                                       ; Q                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_5                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_dq[5]~output                                                                                                                                                                                          ; OE               ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_5                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_6                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_7                                                                                                                                                       ; Q                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_6                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_dq[6]~output                                                                                                                                                                                          ; OE               ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_6                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_7                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_8                                                                                                                                                       ; Q                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_7                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_dq[7]~output                                                                                                                                                                                          ; OE               ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_7                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_8                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_9                                                                                                                                                       ; Q                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_8                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_dq[8]~output                                                                                                                                                                                          ; OE               ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_8                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_9                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_10                                                                                                                                                      ; Q                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_9                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_dq[9]~output                                                                                                                                                                                          ; OE               ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_9                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_10                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_11                                                                                                                                                      ; Q                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_10                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_dq[10]~output                                                                                                                                                                                         ; OE               ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_10                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_11                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_12                                                                                                                                                      ; Q                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_11                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_dq[11]~output                                                                                                                                                                                         ; OE               ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_11                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_12                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_13                                                                                                                                                      ; Q                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_12                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_dq[12]~output                                                                                                                                                                                         ; OE               ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_12                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_13                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_14                                                                                                                                                      ; Q                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_13                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_dq[13]~output                                                                                                                                                                                         ; OE               ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_13                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_14                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_15                                                                                                                                                      ; Q                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_14                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_dq[14]~output                                                                                                                                                                                         ; OE               ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_14                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_15                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_16                                                                                                                                                      ; Q                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_15                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr_dq[15]~output                                                                                                                                                                                         ; OE               ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_15                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_addr[0]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_addr[0]~output                                                                                                                                                                                        ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_addr[1]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_addr[1]~output                                                                                                                                                                                        ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_addr[2]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_addr[2]~output                                                                                                                                                                                        ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_addr[3]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_addr[3]~output                                                                                                                                                                                        ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_addr[4]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_addr[4]~output                                                                                                                                                                                        ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_addr[5]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_addr[5]~output                                                                                                                                                                                        ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_addr[6]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_addr[6]~output                                                                                                                                                                                        ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_addr[7]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_addr[7]~output                                                                                                                                                                                        ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_addr[8]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_addr[8]~output                                                                                                                                                                                        ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_addr[9]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_addr[9]~output                                                                                                                                                                                        ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_addr[10]                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_addr[10]~output                                                                                                                                                                                       ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_addr[11]                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_addr[11]~output                                                                                                                                                                                       ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_addr[12]                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_addr[12]~output                                                                                                                                                                                       ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_ba[0]                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_ba[0]~output                                                                                                                                                                                          ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_ba[1]                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_ba[1]~output                                                                                                                                                                                          ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_cas_n                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_casn~output                                                                                                                                                                                           ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_cas_n~0                                                         ; Deleted         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_cke                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_cke~output                                                                                                                                                                                            ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_ras_n                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_rasn~output                                                                                                                                                                                           ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_ras_n                                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_we_n                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ddr_wen~output                                                                                                                                                                                            ; I                ;                       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_we_n                                                            ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[0]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[0]                                                                                                        ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[1]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[1]                                                                                                        ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[2]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[2]                                                                                                        ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[3]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[3]                                                                                                        ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[4]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[4]                                                                                                        ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[5]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[5]                                                                                                        ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[6]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[6]                                                                                                        ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[7]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[7]                                                                                                        ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[8]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[8]                                                                                                        ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[9]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[9]                                                                                                        ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[10]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[10]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[11]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[11]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[12]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[12]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[13]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[13]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[14]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[14]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[15]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[15]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[16]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[16]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[17]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[17]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[18]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[18]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[19]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[19]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[20]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[20]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[21]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[21]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[22]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[22]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[23]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[23]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[24]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[24]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[25]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[25]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[26]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[26]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[27]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[27]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[28]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[28]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[29]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[29]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[30]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[30]                                                                                                       ; PORTBDATAOUT     ;                       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wdata[31]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|q_b[31]                                                                                                       ; PORTBDATAOUT     ;                       ;
+-----------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                  ;
+-----------------------------+----------------+--------------+------------------+------------------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value          ; Ignored Source             ;
+-----------------------------+----------------+--------------+------------------+------------------------+----------------------------+
; Fast Input Register         ; Test_top       ;              ; ddr_ldm          ; ON                     ; QSF Assignment             ;
; Fast Input Register         ; Test_top       ;              ; ddr_ldqs         ; ON                     ; QSF Assignment             ;
; Fast Input Register         ; Test_top       ;              ; ddr_udm          ; ON                     ; QSF Assignment             ;
; Fast Input Register         ; Test_top       ;              ; ddr_udqs         ; ON                     ; QSF Assignment             ;
; Fast Output Register        ; Test_top       ;              ; ddr_clkn         ; ON                     ; QSF Assignment             ;
; Fast Output Register        ; Test_top       ;              ; ddr_clkp         ; ON                     ; QSF Assignment             ;
; Fast Output Register        ; Test_top       ;              ; ddr_csn          ; ON                     ; QSF Assignment             ;
; Fast Output Register        ; Test_top       ;              ; ddr_ldm          ; ON                     ; QSF Assignment             ;
; Fast Output Register        ; Test_top       ;              ; ddr_ldqs         ; ON                     ; QSF Assignment             ;
; Fast Output Register        ; Test_top       ;              ; ddr_udm          ; ON                     ; QSF Assignment             ;
; Fast Output Register        ; Test_top       ;              ; ddr_udqs         ; ON                     ; QSF Assignment             ;
; Fast Output Enable Register ; Test_top       ;              ; ddr_ldm          ; ON                     ; QSF Assignment             ;
; Fast Output Enable Register ; Test_top       ;              ; ddr_udm          ; ON                     ; QSF Assignment             ;
; DDIO_INPUT_REGISTER         ; altddio_bidir  ;              ; input_cell_H     ; HIGH                   ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER         ; altddio_bidir  ;              ; input_cell_L     ; LOW                    ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_bol1    ;              ; rs_dgwp_reg      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER         ; ddio_bidir_a4p ;              ; input_cell_h     ; HIGH                   ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER         ; ddio_bidir_a4p ;              ; input_cell_l     ; LOW                    ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[0]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[10]~reg0 ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[11]~reg0 ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[12]~reg0 ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[13]~reg0 ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[14]~reg0 ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[15]~reg0 ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[1]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[2]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[3]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[4]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[5]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[6]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[7]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[8]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[9]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[0]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[10]       ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[11]       ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[12]       ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[13]       ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[14]       ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[15]       ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[1]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[2]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[3]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[4]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[5]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[6]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[7]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[8]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[9]        ; ON                     ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+------------------+------------------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 10630 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 10630 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 37 / 7670 ( 0.48 % )   ;
;     -- Achieved     ; 37 / 7670 ( 0.48 % )   ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 10417   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 198     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 15      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Routing Preservation                                                                ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
; Partition 1                    ; Partition 2                    ; # Connections ; # Requested ; # Preserved ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
; Top                            ; Top                            ; 38362         ; 0           ; 64          ;
; sld_hub:auto_hub               ; Top                            ; 192           ; 0           ; 0           ;
; Top                            ; sld_hub:auto_hub               ; 192           ; 0           ; 0           ;
; sld_hub:auto_hub               ; sld_hub:auto_hub               ; 736           ; 0           ; 0           ;
; hard_block:auto_generated_inst ; Top                            ; 726           ; 0           ; 0           ;
; Top                            ; hard_block:auto_generated_inst ; 726           ; 0           ; 0           ;
; hard_block:auto_generated_inst ; hard_block:auto_generated_inst ; 24            ; 0           ; 0           ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/C430_Test/C430_Test.pin.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                       ;
+---------------------------------------------+---------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                 ;
+---------------------------------------------+---------------------------------------------------------------------------------------+
; Total logic elements                        ; 6,488 / 28,848 ( 22 % )                                                               ;
;     -- Combinational with no register       ; 2233                                                                                  ;
;     -- Register only                        ; 1051                                                                                  ;
;     -- Combinational with a register        ; 3204                                                                                  ;
;                                             ;                                                                                       ;
; Logic element usage by number of LUT inputs ;                                                                                       ;
;     -- 4 input functions                    ; 2653                                                                                  ;
;     -- 3 input functions                    ; 1501                                                                                  ;
;     -- <=2 input functions                  ; 1283                                                                                  ;
;     -- Register only                        ; 1051                                                                                  ;
;                                             ;                                                                                       ;
; Logic elements by mode                      ;                                                                                       ;
;     -- normal mode                          ; 4519                                                                                  ;
;     -- arithmetic mode                      ; 918                                                                                   ;
;                                             ;                                                                                       ;
; Total registers*                            ; 4,401 / 30,421 ( 14 % )                                                               ;
;     -- Dedicated logic registers            ; 4,255 / 28,848 ( 15 % )                                                               ;
;     -- I/O registers                        ; 146 / 1,573 ( 9 % )                                                                   ;
;                                             ;                                                                                       ;
; Total LABs:  partially or completely used   ; 510 / 1,803 ( 28 % )                                                                  ;
; User inserted logic elements                ; 0                                                                                     ;
; Virtual pins                                ; 0                                                                                     ;
; I/O pins                                    ; 227 / 329 ( 69 % )                                                                    ;
;     -- Clock pins                           ; 4 / 7 ( 57 % )                                                                        ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                                                                        ;
;                                             ;                                                                                       ;
; Global signals                              ; 20                                                                                    ;
; M9Ks                                        ; 20 / 66 ( 30 % )                                                                      ;
; Total block memory bits                     ; 90,533 / 608,256 ( 15 % )                                                             ;
; Total block memory implementation bits      ; 184,320 / 608,256 ( 30 % )                                                            ;
; Embedded Multiplier 9-bit elements          ; 4 / 132 ( 3 % )                                                                       ;
; PLLs                                        ; 3 / 4 ( 75 % )                                                                        ;
; Global clocks                               ; 20 / 20 ( 100 % )                                                                     ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                         ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                         ;
; Average interconnect usage (total/H/V)      ; 7% / 7% / 7%                                                                          ;
; Peak interconnect usage (total/H/V)         ; 37% / 35% / 40%                                                                       ;
; Maximum fan-out node                        ; PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[1]~clkctrl ;
; Maximum fan-out                             ; 2475                                                                                  ;
; Highest non-global fan-out signal           ; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_stall~0                                            ;
; Highest non-global fan-out                  ; 642                                                                                   ;
; Total fan-out                               ; 35605                                                                                 ;
; Average fan-out                             ; 3.20                                                                                  ;
+---------------------------------------------+---------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                            ;
;                                              ;                       ;                       ;                                ;
; Total logic elements                         ; 6358 / 28848 ( 22 % ) ; 130 / 28848 ( < 1 % ) ; 0 / 28848 ( 0 % )              ;
;     -- Combinational with no register        ; 2179                  ; 54                    ; 0                              ;
;     -- Register only                         ; 1043                  ; 8                     ; 0                              ;
;     -- Combinational with a register         ; 3136                  ; 68                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                                ;
;     -- 4 input functions                     ; 2602                  ; 51                    ; 0                              ;
;     -- 3 input functions                     ; 1455                  ; 46                    ; 0                              ;
;     -- <=2 input functions                   ; 1258                  ; 25                    ; 0                              ;
;     -- Register only                         ; 1043                  ; 8                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Logic elements by mode                       ;                       ;                       ;                                ;
;     -- normal mode                           ; 4401                  ; 118                   ; 0                              ;
;     -- arithmetic mode                       ; 914                   ; 4                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Total registers                              ; 4325                  ; 76                    ; 0                              ;
;     -- Dedicated logic registers             ; 4179 / 28848 ( 14 % ) ; 76 / 28848 ( < 1 % )  ; 0 / 28848 ( 0 % )              ;
;     -- I/O registers                         ; 292                   ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Total LABs:  partially or completely used    ; 499 / 1803 ( 28 % )   ; 12 / 1803 ( < 1 % )   ; 0 / 1803 ( 0 % )               ;
;                                              ;                       ;                       ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                              ;
; I/O pins                                     ; 227                   ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 4 / 132 ( 3 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                            ; 90533                 ; 0                     ; 0                              ;
; Total RAM block bits                         ; 184320                ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 3 / 4 ( 75 % )                 ;
; M9K                                          ; 20 / 66 ( 30 % )      ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                          ; 12 / 24 ( 50 % )      ; 0 / 24 ( 0 % )        ; 8 / 24 ( 33 % )                ;
; Double Data Rate I/O output circuitry        ; 76 / 520 ( 14 % )     ; 0 / 520 ( 0 % )       ; 0 / 520 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 34 / 520 ( 6 % )      ; 0 / 520 ( 0 % )       ; 0 / 520 ( 0 % )                ;
;                                              ;                       ;                       ;                                ;
; Connections                                  ;                       ;                       ;                                ;
;     -- Input Connections                     ; 3665                  ; 117                   ; 2                              ;
;     -- Registered Input Connections          ; 3396                  ; 84                    ; 0                              ;
;     -- Output Connections                    ; 254                   ; 173                   ; 3357                           ;
;     -- Registered Output Connections         ; 4                     ; 172                   ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Internal Connections                         ;                       ;                       ;                                ;
;     -- Total Connections                     ; 35221                 ; 830                   ; 3373                           ;
;     -- Registered Connections                ; 16162                 ; 595                   ; 0                              ;
;                                              ;                       ;                       ;                                ;
; External Connections                         ;                       ;                       ;                                ;
;     -- Top                                   ; 272                   ; 288                   ; 3359                           ;
;     -- sld_hub:auto_hub                      ; 288                   ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 3359                  ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Partition Interface                          ;                       ;                       ;                                ;
;     -- Input Ports                           ; 73                    ; 22                    ; 2                              ;
;     -- Output Ports                          ; 161                   ; 39                    ; 9                              ;
;     -- Bidir Ports                           ; 40                    ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Registered Ports                             ;                       ;                       ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 29                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Port Connectivity                            ;                       ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 9                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 25                    ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; aud_adcdat ; H21   ; 6        ; 67           ; 28           ; 0            ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; aud_adclrc ; P21   ; 5        ; 67           ; 14           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; aud_bclk   ; P22   ; 5        ; 67           ; 14           ; 7            ; 173                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; aud_daclrc ; M21   ; 5        ; 67           ; 18           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; btn_ent    ; N6    ; 2        ; 0            ; 12           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; btn_lft    ; N7    ; 2        ; 0            ; 7            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; btn_rgt    ; T1    ; 2        ; 0            ; 21           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; clk_40M    ; G1    ; 1        ; 0            ; 21           ; 7            ; 17                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; clk_50M    ; T22   ; 5        ; 67           ; 22           ; 21           ; 239                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; epcs_data0 ; K1    ; 1        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ;
; ir_din     ; P7    ; 2        ; 0            ; 7            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; net_intn   ; Y22   ; 5        ; 67           ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; net_so     ; W22   ; 5        ; 67           ; 7            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; net_woln   ; W21   ; 5        ; 67           ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ps2_clk    ; Y21   ; 5        ; 67           ; 7            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ps2_dat    ; AA21  ; 5        ; 67           ; 2            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; rs_rxd     ; R22   ; 5        ; 67           ; 13           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; rstn       ; T2    ; 2        ; 0            ; 21           ; 14           ; 1886                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; saa_llc    ; G22   ; 6        ; 67           ; 22           ; 7            ; 424                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; saa_vpo[0] ; B22   ; 6        ; 67           ; 39           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; saa_vpo[1] ; C21   ; 6        ; 67           ; 38           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; saa_vpo[2] ; C22   ; 6        ; 67           ; 38           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; saa_vpo[3] ; D21   ; 6        ; 67           ; 36           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; saa_vpo[4] ; D22   ; 6        ; 67           ; 36           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; saa_vpo[5] ; E21   ; 6        ; 67           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; saa_vpo[6] ; E22   ; 6        ; 67           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; saa_vpo[7] ; F21   ; 6        ; 67           ; 31           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; sw_1       ; M4    ; 2        ; 0            ; 19           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; sw_2       ; K7    ; 1        ; 0            ; 30           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; sw_3       ; K8    ; 1        ; 0            ; 30           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; sw_4       ; J8    ; 1        ; 0            ; 34           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; usb_intn   ; H17   ; 6        ; 67           ; 38           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; usb_sdo    ; T18   ; 5        ; 67           ; 3            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; aud_dacdat   ; R20   ; 5        ; 67           ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; aud_sclk     ; M22   ; 5        ; 67           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; aud_sdin     ; H22   ; 6        ; 67           ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_addr[0]  ; V7    ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_addr[10] ; Y6    ; 3        ; 5            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_addr[11] ; Y13   ; 4        ; 43           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_addr[12] ; AB13  ; 4        ; 38           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_addr[1]  ; AB5   ; 3        ; 9            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_addr[2]  ; AA3   ; 3        ; 7            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_addr[3]  ; AB3   ; 3        ; 7            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_addr[4]  ; AA16  ; 4        ; 45           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_addr[5]  ; AA15  ; 4        ; 43           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_addr[6]  ; AB16  ; 4        ; 45           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_addr[7]  ; AB15  ; 4        ; 43           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_addr[8]  ; AA14  ; 4        ; 38           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_addr[9]  ; AB14  ; 4        ; 38           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_ba[0]    ; Y8    ; 3        ; 18           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_ba[1]    ; Y7    ; 3        ; 14           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_casn     ; U8    ; 3        ; 3            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_cke      ; AA13  ; 4        ; 38           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_clkn     ; AB17  ; 4        ; 54           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_clkp     ; AA17  ; 4        ; 54           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_csn      ; AB10  ; 3        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_rasn     ; AA10  ; 3        ; 34           ; 0            ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_wen      ; T8    ; 3        ; 14           ; 0            ; 28           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; epcs_asdo    ; D1    ; 1        ; 0            ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL     ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; epcs_dclk    ; K2    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL     ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; epcs_ncso    ; E2    ; 1        ; 0            ; 36           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL     ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[0]    ; V3    ; 2        ; 0            ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[10]   ; E11   ; 7        ; 36           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[11]   ; F11   ; 7        ; 36           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[12]   ; C13   ; 7        ; 45           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[13]   ; D13   ; 7        ; 45           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[14]   ; F13   ; 7        ; 45           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[15]   ; E13   ; 7        ; 41           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[16]   ; G14   ; 7        ; 54           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[17]   ; F14   ; 7        ; 63           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[18]   ; F15   ; 7        ; 63           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[19]   ; G15   ; 7        ; 63           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[1]    ; V4    ; 2        ; 0            ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[20]   ; D17   ; 7        ; 61           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[21]   ; E16   ; 7        ; 65           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[22]   ; D19   ; 7        ; 59           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[23]   ; C19   ; 7        ; 61           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[24]   ; D20   ; 6        ; 67           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[25]   ; C20   ; 6        ; 67           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[26]   ; F19   ; 6        ; 67           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[27]   ; C17   ; 7        ; 56           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[28]   ; H18   ; 6        ; 67           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[29]   ; G17   ; 6        ; 67           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[2]    ; AA1   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[30]   ; J22   ; 6        ; 67           ; 28           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[31]   ; H20   ; 6        ; 67           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[32]   ; B21   ; 6        ; 67           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[33]   ; J21   ; 6        ; 67           ; 28           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[34]   ; H19   ; 6        ; 67           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[35]   ; M20   ; 5        ; 67           ; 19           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[3]    ; E7    ; 8        ; 5            ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[4]    ; D7    ; 8        ; 9            ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[5]    ; G8    ; 8        ; 7            ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[6]    ; G9    ; 8        ; 1            ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[7]    ; F9    ; 8        ; 1            ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[8]    ; G10   ; 8        ; 11           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ext_io[9]    ; G11   ; 8        ; 27           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_cs       ; V13   ; 4        ; 48           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_dat[0]   ; W15   ; 4        ; 52           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_dat[1]   ; T14   ; 4        ; 52           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_dat[2]   ; T15   ; 4        ; 52           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_dat[3]   ; Y17   ; 4        ; 61           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_dat[4]   ; AB18  ; 4        ; 52           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_dat[5]   ; AB19  ; 4        ; 59           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_dat[6]   ; AA19  ; 4        ; 56           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_dat[7]   ; AB20  ; 4        ; 61           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rd       ; T13   ; 4        ; 45           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rs       ; V14   ; 4        ; 50           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rst      ; AA20  ; 4        ; 61           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_wr       ; V15   ; 4        ; 50           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_01       ; T5    ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_02       ; R6    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_03       ; R5    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_04       ; P6    ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; net_csn      ; U21   ; 5        ; 67           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; net_rstn     ; U22   ; 5        ; 67           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; net_sck      ; V22   ; 5        ; 67           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; net_si       ; V21   ; 5        ; 67           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rs_txd       ; R21   ; 5        ; 67           ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rtc_clk      ; G3    ; 1        ; 0            ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rtc_rstn     ; H5    ; 1        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; saa_scl      ; F22   ; 6        ; 67           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr[0]  ; C3    ; 8        ; 5            ; 43           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr[10] ; C4    ; 8        ; 3            ; 43           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr[11] ; A14   ; 7        ; 41           ; 43           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr[12] ; B15   ; 7        ; 45           ; 43           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr[1]  ; B4    ; 8        ; 7            ; 43           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr[2]  ; A3    ; 8        ; 5            ; 43           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr[3]  ; B3    ; 8        ; 5            ; 43           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr[4]  ; A10   ; 8        ; 32           ; 43           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr[5]  ; B10   ; 8        ; 32           ; 43           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr[6]  ; D10   ; 8        ; 32           ; 43           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr[7]  ; B13   ; 7        ; 38           ; 43           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr[8]  ; A13   ; 7        ; 38           ; 43           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr[9]  ; B14   ; 7        ; 38           ; 43           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_ba[0]    ; C7    ; 8        ; 20           ; 43           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_ba[1]    ; C6    ; 8        ; 9            ; 43           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_casn     ; B5    ; 8        ; 11           ; 43           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_cke      ; A15   ; 7        ; 45           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_clk      ; B16   ; 7        ; 50           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_csn      ; D6    ; 8        ; 5            ; 43           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_rasn     ; A4    ; 8        ; 9            ; 43           ; 28           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_wen      ; A5    ; 8        ; 14           ; 43           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg7_leda    ; J17   ; 6        ; 67           ; 36           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg7_ledb    ; K17   ; 6        ; 67           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg7_ledc    ; N20   ; 5        ; 67           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg7_ledd    ; N17   ; 5        ; 67           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg7_lede    ; P20   ; 5        ; 67           ; 14           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg7_ledf    ; K18   ; 6        ; 67           ; 30           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg7_ledg    ; K19   ; 6        ; 67           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg7_ledh    ; N18   ; 5        ; 67           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg7_sel0    ; R19   ; 5        ; 67           ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg7_sel1    ; R18   ; 5        ; 67           ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg7_sel2    ; T17   ; 5        ; 67           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg7_sel3    ; P17   ; 5        ; 67           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_sck      ; U19   ; 5        ; 67           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_scs      ; W20   ; 5        ; 67           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_sdi      ; U20   ; 5        ; 67           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[0]     ; F1    ; 1        ; 0            ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[1]     ; F2    ; 1        ; 0            ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[2]     ; E1    ; 1        ; 0            ; 36           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[3]     ; G4    ; 1        ; 0            ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[4]     ; D2    ; 1        ; 0            ; 37           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[5]     ; C1    ; 1        ; 0            ; 38           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[6]     ; C2    ; 1        ; 0            ; 38           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[7]     ; B1    ; 1        ; 0            ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_blk      ; H1    ; 1        ; 0            ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_clk      ; B2    ; 1        ; 0            ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[0]     ; P1    ; 2        ; 0            ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[1]     ; P2    ; 2        ; 0            ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[2]     ; N1    ; 2        ; 0            ; 19           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[3]     ; N2    ; 2        ; 0            ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[4]     ; M1    ; 2        ; 0            ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[5]     ; M2    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[6]     ; J1    ; 1        ; 0            ; 28           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[7]     ; J2    ; 1        ; 0            ; 28           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_hs       ; Y2    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[0]     ; W1    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[1]     ; W2    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[2]     ; V1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[3]     ; V2    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[4]     ; U1    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[5]     ; U2    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[6]     ; R1    ; 2        ; 0            ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[7]     ; R2    ; 2        ; 0            ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_syn      ; H2    ; 1        ; 0            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_vs       ; Y1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                         ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------------------+---------------------+
; ddr_dq[0]  ; V8    ; 3        ; 16           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg                       ; -                   ;
; ddr_dq[10] ; AA8   ; 3        ; 22           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_10         ; -                   ;
; ddr_dq[11] ; AA9   ; 3        ; 27           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_11         ; -                   ;
; ddr_dq[12] ; Y10   ; 3        ; 34           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_12         ; -                   ;
; ddr_dq[13] ; W10   ; 3        ; 34           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_13         ; -                   ;
; ddr_dq[14] ; U10   ; 3        ; 22           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_14         ; -                   ;
; ddr_dq[15] ; V11   ; 3        ; 34           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_15         ; -                   ;
; ddr_dq[1]  ; W6    ; 3        ; 7            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_1          ; -                   ;
; ddr_dq[2]  ; U9    ; 3        ; 16           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_2          ; -                   ;
; ddr_dq[3]  ; W7    ; 3        ; 14           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_3          ; -                   ;
; ddr_dq[4]  ; W8    ; 3        ; 16           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_4          ; -                   ;
; ddr_dq[5]  ; AA5   ; 3        ; 9            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_5          ; -                   ;
; ddr_dq[6]  ; AA4   ; 3        ; 9            ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_6          ; -                   ;
; ddr_dq[7]  ; V5    ; 3        ; 1            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_7          ; -                   ;
; ddr_dq[8]  ; AB7   ; 3        ; 18           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_8          ; -                   ;
; ddr_dq[9]  ; AB8   ; 3        ; 22           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_9          ; -                   ;
; ddr_ldm    ; Y3    ; 3        ; 3            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                            ; -                   ;
; ddr_ldqs   ; V10   ; 3        ; 20           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|dqswflg~_Duplicate_1         ; -                   ;
; ddr_udm    ; AA7   ; 3        ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                            ; -                   ;
; ddr_udqs   ; AB9   ; 3        ; 27           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; Default          ; Series 25 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ddr_top:ddrtop|ddr_ctrl:ddrctrl|dqswflg                      ; -                   ;
; rtc_dat    ; G5    ; 1        ; 0            ; 40           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|SM_RTC_CS.READ_DATA ; -                   ;
; saa_sda    ; F20   ; 6        ; 67           ; 37           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; video_saa:video_saa|i2c_oe                                   ; -                   ;
; sdr_dq[0]  ; C10   ; 8        ; 29           ; 43           ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe                      ; -                   ;
; sdr_dq[10] ; A18   ; 7        ; 54           ; 43           ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_10        ; -                   ;
; sdr_dq[11] ; B18   ; 7        ; 54           ; 43           ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_11        ; -                   ;
; sdr_dq[12] ; A19   ; 7        ; 56           ; 43           ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_12        ; -                   ;
; sdr_dq[13] ; B19   ; 7        ; 56           ; 43           ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_13        ; -                   ;
; sdr_dq[14] ; A20   ; 7        ; 59           ; 43           ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_14        ; -                   ;
; sdr_dq[15] ; B20   ; 7        ; 59           ; 43           ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_15        ; -                   ;
; sdr_dq[1]  ; A9    ; 8        ; 32           ; 43           ; 28           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_1         ; -                   ;
; sdr_dq[2]  ; B9    ; 8        ; 29           ; 43           ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_2         ; -                   ;
; sdr_dq[3]  ; A8    ; 8        ; 25           ; 43           ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_3         ; -                   ;
; sdr_dq[4]  ; B8    ; 8        ; 25           ; 43           ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_4         ; -                   ;
; sdr_dq[5]  ; A7    ; 8        ; 25           ; 43           ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_5         ; -                   ;
; sdr_dq[6]  ; B7    ; 8        ; 25           ; 43           ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_6         ; -                   ;
; sdr_dq[7]  ; A6    ; 8        ; 25           ; 43           ; 28           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_7         ; -                   ;
; sdr_dq[8]  ; B17   ; 7        ; 50           ; 43           ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_8         ; -                   ;
; sdr_dq[9]  ; A17   ; 7        ; 52           ; 43           ; 28           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_9         ; -                   ;
; sdr_ldm    ; B6    ; 8        ; 22           ; 43           ; 0            ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                            ; -                   ;
; sdr_udm    ; A16   ; 7        ; 50           ; 43           ; 7            ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                            ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                        ;
+----------+------------------------------------------+--------------------------------+---------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As                    ; User Signal Name    ; Pin Type                  ;
+----------+------------------------------------------+--------------------------------+---------------------+---------------------------+
; D1       ; DIFFIO_L8n, DATA1, ASDO                  ; Use as regular IO              ; epcs_asdo           ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L10p, FLASH_nCE, nCSO             ; Use as regular IO              ; epcs_ncso           ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                              ; -                   ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; Use as regular IO              ; epcs_dclk           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; Use as regular IO              ; epcs_data0          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                              ; -                   ; Dedicated Programming Pin ;
; L5       ; TDI                                      ; -                              ; altera_reserved_tdi ; JTAG Pin                  ;
; L2       ; TCK                                      ; -                              ; altera_reserved_tck ; JTAG Pin                  ;
; L1       ; TMS                                      ; -                              ; altera_reserved_tms ; JTAG Pin                  ;
; L4       ; TDO                                      ; -                              ; altera_reserved_tdo ; JTAG Pin                  ;
; L3       ; nCE                                      ; -                              ; -                   ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                              ; -                   ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                              ; -                   ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                              ; -                   ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                              ; -                   ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                              ; -                   ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R27n, INIT_DONE                   ; Reserved as secondary function ; ~ALTERA_INIT_DONE~  ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R24n, nCEO                        ; Use as programming pin         ; ~ALTERA_nCEO~       ; Dual Purpose Pin          ;
; E22      ; DIFFIO_R12n, nWE                         ; Use as regular IO              ; saa_vpo[6]          ; Dual Purpose Pin          ;
; E21      ; DIFFIO_R12p, nOE                         ; Use as regular IO              ; saa_vpo[5]          ; Dual Purpose Pin          ;
; F20      ; DIFFIO_R8n, nAVD                         ; Use as regular IO              ; saa_sda             ; Dual Purpose Pin          ;
; F19      ; DIFFIO_R8p                               ; Use as regular IO              ; ext_io[26]          ; Dual Purpose Pin          ;
; B22      ; DIFFIO_R5n, PADD22                       ; Use as regular IO              ; saa_vpo[0]          ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R5p, PADD21                       ; Use as regular IO              ; ext_io[32]          ; Dual Purpose Pin          ;
; C20      ; DIFFIO_R4n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO              ; ext_io[25]          ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T45p, PADD0                       ; Use as regular IO              ; sdr_dq[11]          ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T41n, PADD1                       ; Use as regular IO              ; sdr_dq[9]           ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T41p, PADD2                       ; Use as regular IO              ; sdr_dq[8]           ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T37p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO              ; ext_io[14]          ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T36n, PADD5                       ; Use as regular IO              ; sdr_cke             ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T36p, PADD6                       ; Use as regular IO              ; sdr_addr[12]        ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T35n, PADD7                       ; Use as regular IO              ; ext_io[12]          ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T35p, PADD8                       ; Use as regular IO              ; ext_io[13]          ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T31n, PADD9                       ; Use as regular IO              ; sdr_addr[11]        ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T31p, PADD10                      ; Use as regular IO              ; sdr_addr[9]         ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T29n, PADD11                      ; Use as regular IO              ; sdr_addr[8]         ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T29p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO              ; sdr_addr[7]         ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T27n, PADD13                      ; Use as regular IO              ; ext_io[10]          ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T27p, PADD14                      ; Use as regular IO              ; ext_io[11]          ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T25p, PADD15                      ; Use as regular IO              ; sdr_addr[5]         ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T24n, PADD16                      ; Use as regular IO              ; sdr_dq[1]           ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T24p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO              ; sdr_dq[2]           ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T20n, DATA2                       ; Use as regular IO              ; sdr_dq[3]           ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T20p, DATA3                       ; Use as regular IO              ; sdr_dq[4]           ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T19n, PADD18                      ; Use as regular IO              ; sdr_dq[5]           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T19p, DATA4                       ; Use as regular IO              ; sdr_dq[6]           ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T18n, PADD19                      ; Use as regular IO              ; sdr_dq[7]           ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T18p, DATA15                      ; Use as regular IO              ; sdr_ldm             ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T16p, DATA13                      ; Use as regular IO              ; sdr_ba[0]           ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T11p, DATA5                       ; Use as regular IO              ; sdr_wen             ; Dual Purpose Pin          ;
; C6       ; DIFFIO_T7n, DATA7                        ; Use as regular IO              ; sdr_ba[1]           ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T6p, DATA8                        ; Use as regular IO              ; sdr_addr[1]         ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T4n, DATA10                       ; Use as regular IO              ; sdr_addr[2]         ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T4p, DATA11                       ; Use as regular IO              ; sdr_addr[3]         ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T3p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO              ; sdr_addr[10]        ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------------+---------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 24 / 35 ( 69 % ) ; 3.3V          ; --           ;
; 2        ; 29 / 45 ( 64 % ) ; 3.3V          ; --           ;
; 3        ; 31 / 42 ( 74 % ) ; 2.5V          ; 1.25V        ;
; 4        ; 24 / 43 ( 56 % ) ; 2.5V          ; --           ;
; 5        ; 30 / 41 ( 73 % ) ; 3.3V          ; --           ;
; 6        ; 30 / 37 ( 81 % ) ; 3.3V          ; --           ;
; 7        ; 31 / 43 ( 72 % ) ; 3.3V          ; --           ;
; 8        ; 30 / 43 ( 70 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                 ;
+----------+------------+----------+-------------------------------------------------+--------+-----------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                  ; Dir.   ; I/O Standard    ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------+--------+-----------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 534        ; 8        ; sdr_addr[2]                                     ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 529        ; 8        ; sdr_rasn                                        ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 518        ; 8        ; sdr_wen                                         ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 501        ; 8        ; sdr_dq[7]                                       ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 499        ; 8        ; sdr_dq[5]                                       ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 497        ; 8        ; sdr_dq[3]                                       ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 487        ; 8        ; sdr_dq[1]                                       ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 485        ; 8        ; sdr_addr[4]                                     ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 481        ; 8        ; GND+                                            ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 479        ; 7        ; GND+                                            ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 473        ; 7        ; sdr_addr[8]                                     ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 469        ; 7        ; sdr_addr[11]                                    ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 458        ; 7        ; sdr_cke                                         ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 448        ; 7        ; sdr_udm                                         ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 446        ; 7        ; sdr_dq[9]                                       ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 437        ; 7        ; sdr_dq[10]                                      ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 435        ; 7        ; sdr_dq[12]                                      ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 430        ; 7        ; sdr_dq[14]                                      ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 125        ; 2        ; ext_io[2]                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 154        ; 3        ; ddr_addr[2]                                     ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 158        ; 3        ; ddr_dq[6]                                       ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 160        ; 3        ; ddr_dq[5]                                       ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                          ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 173        ; 3        ; ddr_udm                                         ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 183        ; 3        ; ddr_dq[10]                                      ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 189        ; 3        ; ddr_dq[11]                                      ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 202        ; 3        ; ddr_rasn                                        ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 204        ; 3        ; GND+                                            ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 206        ; 4        ; GND+                                            ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 208        ; 4        ; ddr_cke                                         ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 210        ; 4        ; ddr_addr[8]                                     ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 220        ; 4        ; ddr_addr[5]                                     ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 224        ; 4        ; ddr_addr[4]                                     ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 243        ; 4        ; ddr_clkp                                        ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 252        ; 4        ; lcd_dat[6]                                      ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 259        ; 4        ; lcd_rst                                         ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 274        ; 5        ; ps2_dat                                         ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                          ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 155        ; 3        ; ddr_addr[3]                                     ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 159        ; 3        ; VREFB3N2                                        ;        ;                 ; 1.25V   ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 161        ; 3        ; ddr_addr[1]                                     ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 174        ; 3        ; ddr_dq[8]                                       ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 184        ; 3        ; ddr_dq[9]                                       ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 190        ; 3        ; ddr_udqs                                        ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 203        ; 3        ; ddr_csn                                         ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 205        ; 3        ; GND+                                            ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 207        ; 4        ; GND+                                            ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 209        ; 4        ; ddr_addr[12]                                    ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 211        ; 4        ; ddr_addr[9]                                     ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 221        ; 4        ; ddr_addr[7]                                     ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 225        ; 4        ; ddr_addr[6]                                     ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 244        ; 4        ; ddr_clkn                                        ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 242        ; 4        ; lcd_dat[4]                                      ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; lcd_dat[5]                                      ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 260        ; 4        ; lcd_dat[7]                                      ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                          ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; B1       ; 4          ; 1        ; vga_b[7]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 3          ; 1        ; vga_clk                                         ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 535        ; 8        ; sdr_addr[3]                                     ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 530        ; 8        ; sdr_addr[1]                                     ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 523        ; 8        ; sdr_casn                                        ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 502        ; 8        ; sdr_ldm                                         ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 500        ; 8        ; sdr_dq[6]                                       ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 498        ; 8        ; sdr_dq[4]                                       ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 488        ; 8        ; sdr_dq[2]                                       ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 486        ; 8        ; sdr_addr[5]                                     ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 482        ; 8        ; GND+                                            ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 480        ; 7        ; GND+                                            ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 474        ; 7        ; sdr_addr[7]                                     ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 470        ; 7        ; sdr_addr[9]                                     ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 459        ; 7        ; sdr_addr[12]                                    ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 449        ; 7        ; sdr_clk                                         ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 447        ; 7        ; sdr_dq[8]                                       ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 438        ; 7        ; sdr_dq[11]                                      ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 434        ; 7        ; sdr_dq[13]                                      ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 431        ; 7        ; sdr_dq[15]                                      ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 404        ; 6        ; ext_io[32]                                      ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 403        ; 6        ; saa_vpo[0]                                      ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 15         ; 1        ; vga_b[5]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 14         ; 1        ; vga_b[6]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 538        ; 8        ; sdr_addr[0]                                     ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 539        ; 8        ; sdr_addr[10]                                    ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C6       ; 526        ; 8        ; sdr_ba[1]                                       ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 508        ; 8        ; sdr_ba[0]                                       ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C10      ; 491        ; 8        ; sdr_dq[0]                                       ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C13      ; 460        ; 7        ; ext_io[12]                                      ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C15      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 7        ; ext_io[27]                                      ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C19      ; 428        ; 7        ; ext_io[23]                                      ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 405        ; 6        ; ext_io[25]                                      ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 401        ; 6        ; saa_vpo[1]                                      ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 400        ; 6        ; saa_vpo[2]                                      ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 17         ; 1        ; epcs_asdo                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; On           ;
; D2       ; 16         ; 1        ; vga_b[4]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 536        ; 8        ; sdr_csn                                         ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 527        ; 8        ; ext_io[4]                                       ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 483        ; 8        ; sdr_addr[6]                                     ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 461        ; 7        ; ext_io[13]                                      ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 426        ; 7        ; ext_io[20]                                      ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ;            ; 7        ; VCCIO7                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 429        ; 7        ; ext_io[22]                                      ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 407        ; 6        ; ext_io[24]                                      ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 395        ; 6        ; saa_vpo[3]                                      ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 394        ; 6        ; saa_vpo[4]                                      ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 22         ; 1        ; vga_b[2]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 1        ; epcs_ncso                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; On           ;
; E3       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 546        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 545        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 537        ; 8        ; ext_io[3]                                       ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 477        ; 7        ; ext_io[10]                                      ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 476        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 468        ; 7        ; ext_io[15]                                      ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 418        ; 7        ; ext_io[21]                                      ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                       ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                           ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; E21      ; 388        ; 6        ; saa_vpo[5]                                      ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 387        ; 6        ; saa_vpo[6]                                      ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 26         ; 1        ; vga_b[0]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 25         ; 1        ; vga_b[1]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                           ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                       ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 544        ; 8        ; ext_io[7]                                       ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 478        ; 7        ; ext_io[11]                                      ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; F13      ; 457        ; 7        ; ext_io[14]                                      ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 423        ; 7        ; ext_io[17]                                      ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 419        ; 7        ; ext_io[18]                                      ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 410        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                           ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 397        ; 6        ; ext_io[26]                                      ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 396        ; 6        ; saa_sda                                         ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 376        ; 6        ; saa_vpo[7]                                      ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 375        ; 6        ; saa_scl                                         ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 67         ; 1        ; clk_40M                                         ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; rtc_clk                                         ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 0          ; 1        ; vga_b[3]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 5          ; 1        ; rtc_dat                                         ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                           ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 532        ; 8        ; ext_io[5]                                       ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 547        ; 8        ; ext_io[6]                                       ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 524        ; 8        ; ext_io[8]                                       ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 492        ; 8        ; ext_io[9]                                       ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 441        ; 7        ; ext_io[16]                                      ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 422        ; 7        ; ext_io[19]                                      ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 411        ; 6        ; ext_io[29]                                      ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; G21      ; 345        ; 6        ; GND+                                            ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 344        ; 6        ; saa_llc                                         ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 52         ; 1        ; vga_blk                                         ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 51         ; 1        ; vga_syn                                         ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 42         ; 1        ; rtc_rstn                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H9       ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; H14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 399        ; 6        ; usb_intn                                        ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 391        ; 6        ; ext_io[28]                                      ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 386        ; 6        ; ext_io[34]                                      ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 385        ; 6        ; ext_io[31]                                      ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 365        ; 6        ; aud_adcdat                                      ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 364        ; 6        ; aud_sdin                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 55         ; 1        ; vga_g[6]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 54         ; 1        ; vga_g[7]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 30         ; 1        ; sw_4                                            ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J9       ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 392        ; 6        ; seg7_leda                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 363        ; 6        ; ext_io[33]                                      ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 362        ; 6        ; ext_io[30]                                      ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 59         ; 1        ; epcs_data0                                      ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; On           ;
; K2       ; 58         ; 1        ; epcs_dclk                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; On           ;
; K3       ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 60         ; 1        ; ^nCONFIG                                        ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; K6       ; 41         ; 1        ; ^nSTATUS                                        ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; K7       ; 46         ; 1        ; sw_2                                            ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 44         ; 1        ; sw_3                                            ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K17      ; 369        ; 6        ; seg7_ledb                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 370        ; 6        ; seg7_ledf                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 357        ; 6        ; seg7_ledg                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ; 350        ; 6        ; ^MSEL3                                          ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; K21      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 360        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN      ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 63         ; 1        ; altera_reserved_tms                             ; input  ; 3.3-V LVTTL     ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 62         ; 1        ; altera_reserved_tck                             ; input  ; 3.3-V LVTTL     ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 65         ; 1        ; ^nCE                                            ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; L4       ; 64         ; 1        ; altera_reserved_tdo                             ; output ; 3.3-V LVTTL     ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 61         ; 1        ; altera_reserved_tdi                             ; input  ; 3.3-V LVTTL     ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 349        ; 6        ; ^MSEL2                                          ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; L18      ; 348        ; 6        ; ^MSEL1                                          ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L21      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 353        ; 6        ; ~ALTERA_INIT_DONE~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 73         ; 2        ; vga_g[4]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 72         ; 2        ; vga_g[5]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 74         ; 2        ; sw_1                                            ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 347        ; 6        ; ^MSEL0                                          ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; M18      ; 346        ; 6        ; ^CONF_DONE                                      ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; M19      ; 336        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 335        ; 5        ; ext_io[35]                                      ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 334        ; 5        ; aud_daclrc                                      ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 333        ; 5        ; aud_sclk                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 77         ; 2        ; vga_g[2]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 76         ; 2        ; vga_g[3]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; N5       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 104        ; 2        ; btn_ent                                         ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 122        ; 2        ; btn_lft                                         ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N16      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 329        ; 5        ; seg7_ledd                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N18      ; 330        ; 5        ; seg7_ledh                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 323        ; 5        ; seg7_ledc                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 84         ; 2        ; vga_g[0]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 83         ; 2        ; vga_g[1]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 131        ; 2        ; led_04                                          ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 123        ; 2        ; ir_din                                          ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 302        ; 5        ; seg7_sel3                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P20      ; 317        ; 5        ; seg7_lede                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 320        ; 5        ; aud_adclrc                                      ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 319        ; 5        ; aud_bclk                                        ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 86         ; 2        ; vga_r[6]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 85         ; 2        ; vga_r[7]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; R5       ; 135        ; 2        ; led_03                                          ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 136        ; 2        ; led_02                                          ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 137        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                          ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R14      ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 309        ; 5        ; seg7_sel1                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 310        ; 5        ; seg7_sel0                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 305        ; 5        ; aud_dacdat                                      ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 316        ; 5        ; rs_txd                                          ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 315        ; 5        ; rs_rxd                                          ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 69         ; 2        ; btn_rgt                                         ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 68         ; 2        ; rstn                                            ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 134        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 133        ; 2        ; led_01                                          ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                           ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 138        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 166        ; 3        ; ddr_wen                                         ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 227        ; 4        ; lcd_rd                                          ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 240        ; 4        ; lcd_dat[1]                                      ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 241        ; 4        ; lcd_dat[2]                                      ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 277        ; 5        ; seg7_sel2                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T18      ; 278        ; 5        ; usb_sdo                                         ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 5        ; VCCIO5                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T21      ; 343        ; 5        ; GND+                                            ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 342        ; 5        ; clk_50M                                         ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 92         ; 2        ; vga_r[4]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 91         ; 2        ; vga_r[5]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                           ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                       ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 146        ; 3        ; ddr_casn                                        ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 170        ; 3        ; ddr_dq[2]                                       ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 182        ; 3        ; ddr_dq[14]                                      ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 191        ; 3        ; VREFB3N0                                        ;        ;                 ; 1.25V   ; Column I/O ;                 ; no       ; On           ;
; U12      ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                                           ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 291        ; 5        ; usb_sck                                         ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 290        ; 5        ; usb_sdi                                         ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 308        ; 5        ; net_csn                                         ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 307        ; 5        ; net_rstn                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 98         ; 2        ; vga_r[2]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 97         ; 2        ; vga_r[3]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 130        ; 2        ; ext_io[0]                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 129        ; 2        ; ext_io[1]                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 142        ; 3        ; ddr_dq[7]                                       ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 157        ; 3        ; ddr_addr[0]                                     ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 171        ; 3        ; ddr_dq[0]                                       ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 178        ; 3        ; VREFB3N1                                        ;        ;                 ; 1.25V   ; Column I/O ;                 ; no       ; On           ;
; V10      ; 179        ; 3        ; ddr_ldqs                                        ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 199        ; 3        ; ddr_dq[15]                                      ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 228        ; 4        ; lcd_cs                                          ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 234        ; 4        ; lcd_rs                                          ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 237        ; 4        ; lcd_wr                                          ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                                       ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                           ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; V21      ; 304        ; 5        ; net_si                                          ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 303        ; 5        ; net_sck                                         ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 111        ; 2        ; vga_r[0]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 110        ; 2        ; vga_r[1]                                        ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                          ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 156        ; 3        ; ddr_dq[1]                                       ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 168        ; 3        ; ddr_dq[3]                                       ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 172        ; 3        ; ddr_dq[4]                                       ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                          ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 200        ; 3        ; ddr_dq[13]                                      ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                          ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                          ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 239        ; 4        ; lcd_dat[0]                                      ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                          ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                          ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 280        ; 5        ; usb_scs                                         ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 293        ; 5        ; net_woln                                        ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 292        ; 5        ; net_so                                          ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 113        ; 2        ; vga_vs                                          ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 112        ; 2        ; vga_hs                                          ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 148        ; 3        ; ddr_ldm                                         ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 147        ; 3        ; VREFB3N3                                        ;        ;                 ; 1.25V   ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 152        ; 3        ; ddr_addr[10]                                    ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 169        ; 3        ; ddr_ba[1]                                       ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 175        ; 3        ; ddr_ba[0]                                       ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 201        ; 3        ; ddr_dq[12]                                      ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 219        ; 4        ; ddr_addr[11]                                    ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                          ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 258        ; 4        ; lcd_dat[3]                                      ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                          ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                             ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 289        ; 5        ; ps2_clk                                         ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 288        ; 5        ; net_intn                                        ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------------+--------+-----------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                           ;
+-------------------------------+-------------------------------------------------------------------+-------------------------------------------------------------------+-------------------------------------------------------------------------------+
; Name                          ; PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|pll1 ; PLL2:PLL2|altpll:altpll_component|PLL2_altpll:auto_generated|pll1 ; PLL3:PLL3|altpll:altpll_component|PLL3_altpll:auto_generated|pll1             ;
+-------------------------------+-------------------------------------------------------------------+-------------------------------------------------------------------+-------------------------------------------------------------------------------+
; SDC pin name                  ; PLL1|altpll_component|auto_generated|pll1                         ; PLL2|altpll_component|auto_generated|pll1                         ; PLL3|altpll_component|auto_generated|pll1                                     ;
; PLL mode                      ; Normal                                                            ; Normal                                                            ; Normal                                                                        ;
; Compensate clock              ; clock0                                                            ; clock0                                                            ; clock0                                                                        ;
; Compensated input/output pins ; --                                                                ; --                                                                ; --                                                                            ;
; Switchover type               ; --                                                                ; --                                                                ; --                                                                            ;
; Input frequency 0             ; 50.0 MHz                                                          ; 40.0 MHz                                                          ; 25.0 MHz                                                                      ;
; Input frequency 1             ; --                                                                ; --                                                                ; --                                                                            ;
; Nominal PFD frequency         ; 50.0 MHz                                                          ; 20.0 MHz                                                          ; 25.0 MHz                                                                      ;
; Nominal VCO frequency         ; 599.9 MHz                                                         ; 500.0 MHz                                                         ; 599.9 MHz                                                                     ;
; VCO post scale K counter      ; 2                                                                 ; 2                                                                 ; 2                                                                             ;
; VCO frequency control         ; Auto                                                              ; Auto                                                              ; Auto                                                                          ;
; VCO phase shift step          ; 208 ps                                                            ; 250 ps                                                            ; 208 ps                                                                        ;
; VCO multiply                  ; --                                                                ; --                                                                ; --                                                                            ;
; VCO divide                    ; --                                                                ; --                                                                ; --                                                                            ;
; Freq min lock                 ; 25.0 MHz                                                          ; 24.0 MHz                                                          ; 12.5 MHz                                                                      ;
; Freq max lock                 ; 54.18 MHz                                                         ; 52.02 MHz                                                         ; 27.09 MHz                                                                     ;
; M VCO Tap                     ; 2                                                                 ; 0                                                                 ; 0                                                                             ;
; M Initial                     ; 2                                                                 ; 1                                                                 ; 1                                                                             ;
; M value                       ; 12                                                                ; 25                                                                ; 24                                                                            ;
; N value                       ; 1                                                                 ; 2                                                                 ; 1                                                                             ;
; Charge pump current           ; setting 1                                                         ; setting 1                                                         ; setting 1                                                                     ;
; Loop filter resistance        ; setting 27                                                        ; setting 24                                                        ; setting 24                                                                    ;
; Loop filter capacitance       ; setting 0                                                         ; setting 0                                                         ; setting 0                                                                     ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                ; 450 kHz to 980 kHz                                                ; 450 kHz to 980 kHz                                                            ;
; Bandwidth type                ; Medium                                                            ; Medium                                                            ; Medium                                                                        ;
; Real time reconfigurable      ; Off                                                               ; Off                                                               ; Off                                                                           ;
; Scan chain MIF file           ; --                                                                ; --                                                                ; --                                                                            ;
; Preserve PLL counter order    ; Off                                                               ; Off                                                               ; Off                                                                           ;
; PLL location                  ; PLL_2                                                             ; PLL_1                                                             ; PLL_3                                                                         ;
; Inclk0 signal                 ; clk_50M                                                           ; clk_40M                                                           ; PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[3] ;
; Inclk1 signal                 ; --                                                                ; --                                                                ; --                                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                     ; Dedicated Pin                                                     ; Global Clock                                                                  ;
; Inclk1 signal type            ; --                                                                ; --                                                                ; --                                                                            ;
+-------------------------------+-------------------------------------------------------------------+-------------------------------------------------------------------+-------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+
; Name                                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                     ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+
; PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; -75 (-2083 ps) ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; PLL1|altpll_component|auto_generated|pll1|clk[0] ;
; PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 2       ; 2       ; PLL1|altpll_component|auto_generated|pll1|clk[1] ;
; PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 4    ; 3   ; 66.67 MHz        ; 0 (0 ps)       ; 5.00 (208 ps)    ; 50/50      ; C2      ; 9             ; 5/4 Odd    ; --            ; 2       ; 2       ; PLL1|altpll_component|auto_generated|pll1|clk[2] ;
; PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[3] ; clock3       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)       ; 1.88 (208 ps)    ; 50/50      ; C4      ; 24            ; 12/12 Even ; --            ; 2       ; 2       ; PLL1|altpll_component|auto_generated|pll1|clk[3] ;
; PLL2:PLL2|altpll:altpll_component|PLL2_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 25   ; 8   ; 125.0 MHz        ; 0 (0 ps)       ; 11.25 (250 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; PLL2|altpll_component|auto_generated|pll1|clk[0] ;
; PLL2:PLL2|altpll:altpll_component|PLL2_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 25   ; 8   ; 125.0 MHz        ; 68 (1500 ps)   ; 11.25 (250 ps)   ; 50/50      ; C2      ; 4             ; 2/2 Even   ; --            ; 1       ; 6       ; PLL2|altpll_component|auto_generated|pll1|clk[1] ;
; PLL2:PLL2|altpll:altpll_component|PLL2_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 25   ; 8   ; 125.0 MHz        ; 23 (500 ps)    ; 11.25 (250 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even   ; --            ; 1       ; 2       ; PLL2|altpll_component|auto_generated|pll1|clk[2] ;
; PLL3:PLL3|altpll:altpll_component|PLL3_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 6    ; 5   ; 30.0 MHz         ; 0 (0 ps)       ; 2.25 (208 ps)    ; 50/50      ; C0      ; 20            ; 10/10 Even ; --            ; 1       ; 0       ; PLL3|altpll_component|auto_generated|pll1|clk[0] ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                           ; Library Name ;
+-------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Test_top                                                                                                         ; 6488 (1)    ; 4255 (0)                  ; 146 (146)     ; 90533       ; 20   ; 4            ; 0       ; 2         ; 227  ; 0            ; 2233 (1)     ; 1051 (0)          ; 3204 (0)         ; |Test_top                                                                                                                                                                                                                                                     ;              ;
;    |DISP_FIFO:dispfifo|                                                                                           ; 169 (0)     ; 145 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 66 (0)            ; 80 (0)           ; |Test_top|DISP_FIFO:dispfifo                                                                                                                                                                                                                                  ;              ;
;       |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                         ; 169 (0)     ; 145 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 66 (0)            ; 80 (0)           ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                ;              ;
;          |dcfifo_bol1:auto_generated|                                                                             ; 169 (53)    ; 145 (48)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (3)       ; 66 (37)           ; 80 (3)           ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated                                                                                                                                                     ;              ;
;             |a_gray2bin_7ib:wrptr_g_gray2bin|                                                                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_gray2bin_7ib:wrptr_g_gray2bin                                                                                                                     ;              ;
;             |a_gray2bin_7ib:ws_dgrp_gray2bin|                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_gray2bin_7ib:ws_dgrp_gray2bin                                                                                                                     ;              ;
;             |a_graycounter_2lc:wrptr_g1p|                                                                         ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_2lc:wrptr_g1p                                                                                                                         ;              ;
;             |a_graycounter_577:rdptr_g1p|                                                                         ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_577:rdptr_g1p                                                                                                                         ;              ;
;             |alt_synch_pipe_rld:rs_dgwp|                                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 11 (0)           ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|alt_synch_pipe_rld:rs_dgwp                                                                                                                          ;              ;
;                |dffpipe_te9:dffpipe13|                                                                            ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 11 (11)          ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|alt_synch_pipe_rld:rs_dgwp|dffpipe_te9:dffpipe13                                                                                                    ;              ;
;             |alt_synch_pipe_uld:ws_dgrp|                                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 5 (0)            ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|alt_synch_pipe_uld:ws_dgrp                                                                                                                          ;              ;
;                |dffpipe_ue9:dffpipe16|                                                                            ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 5 (5)            ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_ue9:dffpipe16                                                                                                    ;              ;
;             |altsyncram_4f11:fifo_ram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|altsyncram_4f11:fifo_ram                                                                                                                            ;              ;
;             |cmpr_c66:rdempty_eq_comp1_lsb|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|cmpr_c66:rdempty_eq_comp1_lsb                                                                                                                       ;              ;
;             |cntr_54e:cntr_b|                                                                                     ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|cntr_54e:cntr_b                                                                                                                                     ;              ;
;             |dffpipe_3dc:wraclr|                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|dffpipe_3dc:wraclr                                                                                                                                  ;              ;
;             |dffpipe_pe9:ws_brp|                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|dffpipe_pe9:ws_brp                                                                                                                                  ;              ;
;             |dffpipe_pe9:ws_bwp|                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|dffpipe_pe9:ws_bwp                                                                                                                                  ;              ;
;             |mux_j28:rdemp_eq_comp_lsb_mux|                                                                       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                       ;              ;
;             |mux_j28:rdemp_eq_comp_msb_mux|                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                       ;              ;
;             |mux_j28:wrfull_eq_comp_lsb_mux|                                                                      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                                                                                                                      ;              ;
;             |mux_j28:wrfull_eq_comp_msb_mux|                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Test_top|DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                                                                                                                      ;              ;
;    |DS1302Z_TOP:RTCt|                                                                                             ; 125 (62)    ; 84 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (20)      ; 20 (5)            ; 64 (39)          ; |Test_top|DS1302Z_TOP:RTCt                                                                                                                                                                                                                                    ;              ;
;       |DS1302_CTL:I_DS1302_CTL|                                                                                   ; 63 (63)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 15 (15)           ; 27 (27)          ; |Test_top|DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL                                                                                                                                                                                                            ;              ;
;    |EXT_IO:EXT_IO|                                                                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Test_top|EXT_IO:EXT_IO                                                                                                                                                                                                                                       ;              ;
;    |IR_TOP:IR_TOP|                                                                                                ; 123 (123)   ; 105 (105)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 15 (15)           ; 90 (90)          ; |Test_top|IR_TOP:IR_TOP                                                                                                                                                                                                                                       ;              ;
;    |LCD_top:LCDt|                                                                                                 ; 348 (348)   ; 134 (134)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 213 (213)    ; 3 (3)             ; 132 (132)        ; |Test_top|LCD_top:LCDt                                                                                                                                                                                                                                        ;              ;
;    |LED_SW:LED_SW|                                                                                                ; 250 (250)   ; 205 (205)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 3 (3)             ; 202 (202)        ; |Test_top|LED_SW:LED_SW                                                                                                                                                                                                                                       ;              ;
;    |NIOSTOP:NIOSTOP_inst|                                                                                         ; 3332 (0)    ; 2055 (0)                  ; 0 (0)         ; 55680       ; 13   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1277 (0)     ; 424 (0)           ; 1631 (1)         ; |Test_top|NIOSTOP:NIOSTOP_inst                                                                                                                                                                                                                                ;              ;
;       |LAN:the_LAN|                                                                                               ; 145 (145)   ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 40 (40)           ; 78 (78)          ; |Test_top|NIOSTOP:NIOSTOP_inst|LAN:the_LAN                                                                                                                                                                                                                    ;              ;
;       |LAN_CS:the_LAN_CS|                                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Test_top|NIOSTOP:NIOSTOP_inst|LAN_CS:the_LAN_CS                                                                                                                                                                                                              ;              ;
;       |LAN_CS_s1_arbitrator:the_LAN_CS_s1|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|LAN_CS_s1_arbitrator:the_LAN_CS_s1                                                                                                                                                                                             ;              ;
;       |LAN_RSTN:the_LAN_RSTN|                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Test_top|NIOSTOP:NIOSTOP_inst|LAN_RSTN:the_LAN_RSTN                                                                                                                                                                                                          ;              ;
;       |LAN_RSTN_s1_arbitrator:the_LAN_RSTN_s1|                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|LAN_RSTN_s1_arbitrator:the_LAN_RSTN_s1                                                                                                                                                                                         ;              ;
;       |LAN_nINT:the_LAN_nINT|                                                                                     ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Test_top|NIOSTOP:NIOSTOP_inst|LAN_nINT:the_LAN_nINT                                                                                                                                                                                                          ;              ;
;       |LAN_nINT_s1_arbitrator:the_LAN_nINT_s1|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|LAN_nINT_s1_arbitrator:the_LAN_nINT_s1                                                                                                                                                                                         ;              ;
;       |LAN_spi_control_port_arbitrator:the_LAN_spi_control_port|                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|LAN_spi_control_port_arbitrator:the_LAN_spi_control_port                                                                                                                                                                       ;              ;
;       |NET_EN:the_NET_EN|                                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Test_top|NIOSTOP:NIOSTOP_inst|NET_EN:the_NET_EN                                                                                                                                                                                                              ;              ;
;       |NET_EN_s1_arbitrator:the_NET_EN_s1|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|NET_EN_s1_arbitrator:the_NET_EN_s1                                                                                                                                                                                             ;              ;
;       |NET_TESTDO:the_NET_TESTDO|                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Test_top|NIOSTOP:NIOSTOP_inst|NET_TESTDO:the_NET_TESTDO                                                                                                                                                                                                      ;              ;
;       |NET_TESTDO_s1_arbitrator:the_NET_TESTDO_s1|                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Test_top|NIOSTOP:NIOSTOP_inst|NET_TESTDO_s1_arbitrator:the_NET_TESTDO_s1                                                                                                                                                                                     ;              ;
;       |NIOSTOP_reset_clk_domain_synch_module:NIOSTOP_reset_clk_domain_synch|                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Test_top|NIOSTOP:NIOSTOP_inst|NIOSTOP_reset_clk_domain_synch_module:NIOSTOP_reset_clk_domain_synch                                                                                                                                                           ;              ;
;       |USBSD_RDO:the_USBSD_RDO|                                                                                   ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |Test_top|NIOSTOP:NIOSTOP_inst|USBSD_RDO:the_USBSD_RDO                                                                                                                                                                                                        ;              ;
;       |USBSD_RDO_s1_arbitrator:the_USBSD_RDO_s1|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Test_top|NIOSTOP:NIOSTOP_inst|USBSD_RDO_s1_arbitrator:the_USBSD_RDO_s1                                                                                                                                                                                       ;              ;
;       |USBSD_RVLD:the_USBSD_RVLD|                                                                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Test_top|NIOSTOP:NIOSTOP_inst|USBSD_RVLD:the_USBSD_RVLD                                                                                                                                                                                                      ;              ;
;       |USBSD_RVLD_s1_arbitrator:the_USBSD_RVLD_s1|                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|USBSD_RVLD_s1_arbitrator:the_USBSD_RVLD_s1                                                                                                                                                                                     ;              ;
;       |USBSD_SEL:the_USBSD_SEL|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Test_top|NIOSTOP:NIOSTOP_inst|USBSD_SEL:the_USBSD_SEL                                                                                                                                                                                                        ;              ;
;       |USB_EN:the_USB_EN|                                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Test_top|NIOSTOP:NIOSTOP_inst|USB_EN:the_USB_EN                                                                                                                                                                                                              ;              ;
;       |USB_EN_s1_arbitrator:the_USB_EN_s1|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|USB_EN_s1_arbitrator:the_USB_EN_s1                                                                                                                                                                                             ;              ;
;       |USB_INT_I:the_USB_INT_I|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Test_top|NIOSTOP:NIOSTOP_inst|USB_INT_I:the_USB_INT_I                                                                                                                                                                                                        ;              ;
;       |USB_INT_I_s1_arbitrator:the_USB_INT_I_s1|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|USB_INT_I_s1_arbitrator:the_USB_INT_I_s1                                                                                                                                                                                       ;              ;
;       |USB_SCK_O:the_USB_SCK_O|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Test_top|NIOSTOP:NIOSTOP_inst|USB_SCK_O:the_USB_SCK_O                                                                                                                                                                                                        ;              ;
;       |USB_SCK_O_s1_arbitrator:the_USB_SCK_O_s1|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|USB_SCK_O_s1_arbitrator:the_USB_SCK_O_s1                                                                                                                                                                                       ;              ;
;       |USB_SCS_O:the_USB_SCS_O|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Test_top|NIOSTOP:NIOSTOP_inst|USB_SCS_O:the_USB_SCS_O                                                                                                                                                                                                        ;              ;
;       |USB_SCS_O_s1_arbitrator:the_USB_SCS_O_s1|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Test_top|NIOSTOP:NIOSTOP_inst|USB_SCS_O_s1_arbitrator:the_USB_SCS_O_s1                                                                                                                                                                                       ;              ;
;       |USB_SDI_O:the_USB_SDI_O|                                                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Test_top|NIOSTOP:NIOSTOP_inst|USB_SDI_O:the_USB_SDI_O                                                                                                                                                                                                        ;              ;
;       |USB_SDI_O_s1_arbitrator:the_USB_SDI_O_s1|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|USB_SDI_O_s1_arbitrator:the_USB_SDI_O_s1                                                                                                                                                                                       ;              ;
;       |USB_SDO_I:the_USB_SDO_I|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Test_top|NIOSTOP:NIOSTOP_inst|USB_SDO_I:the_USB_SDO_I                                                                                                                                                                                                        ;              ;
;       |USB_SDO_I_s1_arbitrator:the_USB_SDO_I_s1|                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|USB_SDO_I_s1_arbitrator:the_USB_SDO_I_s1                                                                                                                                                                                       ;              ;
;       |cpu:the_cpu|                                                                                               ; 2040 (1701) ; 1351 (1166)               ; 0 (0)         ; 46464       ; 10   ; 4            ; 0       ; 2         ; 0    ; 0            ; 688 (533)    ; 264 (221)         ; 1088 (947)       ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu                                                                                                                                                                                                                    ;              ;
;          |cpu_bht_module:cpu_bht|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_bht_module:cpu_bht                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_bpf1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_bpf1:auto_generated                                                                                                                                    ;              ;
;          |cpu_ic_data_module:cpu_ic_data|                                                                         ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                           ;              ;
;                |altsyncram_cjd1:auto_generated|                                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                            ;              ;
;          |cpu_ic_tag_module:cpu_ic_tag|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                             ;              ;
;                |altsyncram_k5g1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_k5g1:auto_generated                                                                                                                              ;              ;
;          |cpu_mult_cell:the_cpu_mult_cell|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell                                                                                                                                                                                    ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                 ;              ;
;                |mult_add_mgr2:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated                                                                                                                    ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                            ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                 ;              ;
;                |mult_add_ogr2:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated                                                                                                                    ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                            ;              ;
;          |cpu_nios2_oci:the_cpu_nios2_oci|                                                                        ; 262 (20)    ; 184 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (20)      ; 43 (0)            ; 141 (0)          ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci                                                                                                                                                                                    ;              ;
;             |cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|                                     ; 139 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 43 (0)            ; 53 (0)           ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper                                                                                                                    ;              ;
;                |cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|                                    ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 39 (37)           ; 10 (8)           ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|                                          ; 87 (83)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 4 (0)             ; 43 (43)          ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|                                                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy                                                                   ;              ;
;             |cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|                                                       ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg                                                                                                                                      ;              ;
;             |cpu_nios2_oci_break:the_cpu_nios2_oci_break|                                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break                                                                                                                                        ;              ;
;             |cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|                                                         ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug                                                                                                                                        ;              ;
;             |cpu_nios2_ocimem:the_cpu_nios2_ocimem|                                                               ; 53 (53)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 44 (44)          ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem                                                                                                                                              ;              ;
;                |cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_f572:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_f572:auto_generated          ;              ;
;          |cpu_register_bank_a_module:cpu_register_bank_a|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                           ;              ;
;                |altsyncram_b7f1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_b7f1:auto_generated                                                                                                            ;              ;
;          |cpu_register_bank_b_module:cpu_register_bank_b|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                           ;              ;
;                |altsyncram_c7f1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_c7f1:auto_generated                                                                                                            ;              ;
;          |cpu_test_bench:the_cpu_test_bench|                                                                      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_test_bench:the_cpu_test_bench                                                                                                                                                                                  ;              ;
;          |lpm_add_sub:Add10|                                                                                      ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|lpm_add_sub:Add10                                                                                                                                                                                                  ;              ;
;             |add_sub_qvi:auto_generated|                                                                          ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu:the_cpu|lpm_add_sub:Add10|add_sub_qvi:auto_generated                                                                                                                                                                       ;              ;
;       |cpu_data_master_arbitrator:the_cpu_data_master|                                                            ; 260 (260)   ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (145)    ; 10 (10)           ; 105 (105)        ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu_data_master_arbitrator:the_cpu_data_master                                                                                                                                                                                 ;              ;
;       |cpu_instruction_master_arbitrator:the_cpu_instruction_master|                                              ; 115 (115)   ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 8 (8)             ; 44 (44)          ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master                                                                                                                                                                   ;              ;
;       |cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|                                                ; 41 (41)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 15 (15)          ; |Test_top|NIOSTOP:NIOSTOP_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module                                                                                                                                                                     ;              ;
;       |epcs:the_epcs|                                                                                             ; 156 (6)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (5)       ; 40 (0)            ; 80 (1)           ; |Test_top|NIOSTOP:NIOSTOP_inst|epcs:the_epcs                                                                                                                                                                                                                  ;              ;
;          |altsyncram:the_boot_copier_rom|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|epcs:the_epcs|altsyncram:the_boot_copier_rom                                                                                                                                                                                   ;              ;
;             |altsyncram_sc31:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|epcs:the_epcs|altsyncram:the_boot_copier_rom|altsyncram_sc31:auto_generated                                                                                                                                                    ;              ;
;          |epcs_sub:the_epcs_sub|                                                                                  ; 150 (150)   ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 40 (40)           ; 79 (79)          ; |Test_top|NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub                                                                                                                                                                                            ;              ;
;       |epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|                                              ; 24 (24)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |Test_top|NIOSTOP:NIOSTOP_inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port                                                                                                                                                                   ;              ;
;       |jtag_uart:the_jtag_uart|                                                                                   ; 161 (43)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (30)      ; 15 (0)            ; 89 (12)          ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart                                                                                                                                                                                                        ;              ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                          ; 68 (68)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 15 (15)           ; 37 (37)          ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                          ;              ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                              ;              ;
;             |scfifo:rfifo|                                                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                 ;              ;
;                |scfifo_jr21:auto_generated|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                      ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                          ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                    ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                         ;              ;
;                         |cntr_do7:count_usedw|                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                    ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                           ;              ;
;                      |cntr_1ob:wr_ptr|                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                 ;              ;
;                      |dpram_nl21:FIFOram|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                              ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                  ;              ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                              ;              ;
;             |scfifo:wfifo|                                                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                 ;              ;
;                |scfifo_jr21:auto_generated|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                      ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                          ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                    ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                         ;              ;
;                         |cntr_do7:count_usedw|                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                    ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                           ;              ;
;                      |cntr_1ob:wr_ptr|                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                 ;              ;
;                      |dpram_nl21:FIFOram|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                              ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                  ;              ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                         ;              ;
;       |pio_led:the_pio_led|                                                                                       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |Test_top|NIOSTOP:NIOSTOP_inst|pio_led:the_pio_led                                                                                                                                                                                                            ;              ;
;       |pio_led_s1_arbitrator:the_pio_led_s1|                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Test_top|NIOSTOP:NIOSTOP_inst|pio_led_s1_arbitrator:the_pio_led_s1                                                                                                                                                                                           ;              ;
;       |sdram:the_sdram|                                                                                           ; 358 (247)   ; 212 (122)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (141)    ; 45 (2)            ; 168 (80)         ; |Test_top|NIOSTOP:NIOSTOP_inst|sdram:the_sdram                                                                                                                                                                                                                ;              ;
;          |sdram_input_efifo_module:the_sdram_input_efifo_module|                                                  ; 137 (137)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 43 (43)           ; 90 (90)          ; |Test_top|NIOSTOP:NIOSTOP_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module                                                                                                                                                          ;              ;
;       |sdram_s1_arbitrator:the_sdram_s1|                                                                          ; 112 (60)    ; 42 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (22)      ; 2 (0)             ; 68 (38)          ; |Test_top|NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1                                                                                                                                                                                               ;              ;
;          |rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|               ; 26 (26)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 18 (18)          ; |Test_top|NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1                                                                                                      ;              ;
;          |rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1| ; 26 (26)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 12 (12)          ; |Test_top|NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1                                                                                        ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Test_top|NIOSTOP:NIOSTOP_inst|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                         ;              ;
;    |PLL1:PLL1|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|PLL1:PLL1                                                                                                                                                                                                                                           ;              ;
;       |altpll:altpll_component|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|PLL1:PLL1|altpll:altpll_component                                                                                                                                                                                                                   ;              ;
;          |PLL1_altpll:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated                                                                                                                                                                                        ;              ;
;    |PLL2:PLL2|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|PLL2:PLL2                                                                                                                                                                                                                                           ;              ;
;       |altpll:altpll_component|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|PLL2:PLL2|altpll:altpll_component                                                                                                                                                                                                                   ;              ;
;          |PLL2_altpll:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|PLL2:PLL2|altpll:altpll_component|PLL2_altpll:auto_generated                                                                                                                                                                                        ;              ;
;    |PLL3:PLL3|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|PLL3:PLL3                                                                                                                                                                                                                                           ;              ;
;       |altpll:altpll_component|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|PLL3:PLL3|altpll:altpll_component                                                                                                                                                                                                                   ;              ;
;          |PLL3_altpll:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|PLL3:PLL3|altpll:altpll_component|PLL3_altpll:auto_generated                                                                                                                                                                                        ;              ;
;    |PS2_TOP:PS2t|                                                                                                 ; 104 (104)   ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 72 (72)          ; |Test_top|PS2_TOP:PS2t                                                                                                                                                                                                                                        ;              ;
;    |UART_TOP:UARTt|                                                                                               ; 146 (16)    ; 82 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (1)       ; 15 (0)            ; 67 (15)          ; |Test_top|UART_TOP:UARTt                                                                                                                                                                                                                                      ;              ;
;       |UART_RX:I_UART_RX|                                                                                         ; 66 (66)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 13 (13)           ; 18 (18)          ; |Test_top|UART_TOP:UARTt|UART_RX:I_UART_RX                                                                                                                                                                                                                    ;              ;
;       |UART_TX:I_UART_TX|                                                                                         ; 64 (64)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 2 (2)             ; 34 (34)          ; |Test_top|UART_TOP:UARTt|UART_TX:I_UART_TX                                                                                                                                                                                                                    ;              ;
;    |audio_wm:audio_wm|                                                                                            ; 304 (304)   ; 225 (225)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 75 (75)           ; 150 (150)        ; |Test_top|audio_wm:audio_wm                                                                                                                                                                                                                                   ;              ;
;    |ddr_top:ddrtop|                                                                                               ; 575 (88)    ; 430 (63)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (25)     ; 213 (33)          ; 217 (30)         ; |Test_top|ddr_top:ddrtop                                                                                                                                                                                                                                      ;              ;
;       |ddr_ctrl:ddrctrl|                                                                                          ; 330 (282)   ; 220 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (87)      ; 152 (104)         ; 91 (91)          ; |Test_top|ddr_top:ddrtop|ddr_ctrl:ddrctrl                                                                                                                                                                                                                     ;              ;
;          |ckoutp:ck_nout|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|ddr_top:ddrtop|ddr_ctrl:ddrctrl|ckoutp:ck_nout                                                                                                                                                                                                      ;              ;
;             |altddio_out:ALTDDIO_OUT_component|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|ddr_top:ddrtop|ddr_ctrl:ddrctrl|ckoutp:ck_nout|altddio_out:ALTDDIO_OUT_component                                                                                                                                                                    ;              ;
;                |ddio_out_p9j:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|ddr_top:ddrtop|ddr_ctrl:ddrctrl|ckoutp:ck_nout|altddio_out:ALTDDIO_OUT_component|ddio_out_p9j:auto_generated                                                                                                                                        ;              ;
;          |ckoutp:ck_pout|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|ddr_top:ddrtop|ddr_ctrl:ddrctrl|ckoutp:ck_pout                                                                                                                                                                                                      ;              ;
;             |altddio_out:ALTDDIO_OUT_component|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|ddr_top:ddrtop|ddr_ctrl:ddrctrl|ckoutp:ck_pout|altddio_out:ALTDDIO_OUT_component                                                                                                                                                                    ;              ;
;                |ddio_out_p9j:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|ddr_top:ddrtop|ddr_ctrl:ddrctrl|ckoutp:ck_pout|altddio_out:ALTDDIO_OUT_component|ddio_out_p9j:auto_generated                                                                                                                                        ;              ;
;          |mybidir:mybidir0|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|ddr_top:ddrtop|ddr_ctrl:ddrctrl|mybidir:mybidir0                                                                                                                                                                                                    ;              ;
;             |altddio_bidir:ALTDDIO_BIDIR_component|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|ddr_top:ddrtop|ddr_ctrl:ddrctrl|mybidir:mybidir0|altddio_bidir:ALTDDIO_BIDIR_component                                                                                                                                                              ;              ;
;                |ddio_bidir_a4p:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|ddr_top:ddrtop|ddr_ctrl:ddrctrl|mybidir:mybidir0|altddio_bidir:ALTDDIO_BIDIR_component|ddio_bidir_a4p:auto_generated                                                                                                                                ;              ;
;          |mybidir:mybidir1|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|ddr_top:ddrtop|ddr_ctrl:ddrctrl|mybidir:mybidir1                                                                                                                                                                                                    ;              ;
;             |altddio_bidir:ALTDDIO_BIDIR_component|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|ddr_top:ddrtop|ddr_ctrl:ddrctrl|mybidir:mybidir1|altddio_bidir:ALTDDIO_BIDIR_component                                                                                                                                                              ;              ;
;                |ddio_bidir_a4p:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|ddr_top:ddrtop|ddr_ctrl:ddrctrl|mybidir:mybidir1|altddio_bidir:ALTDDIO_BIDIR_component|ddio_bidir_a4p:auto_generated                                                                                                                                ;              ;
;          |mydq:mydq0|                                                                                             ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 0 (0)            ; |Test_top|ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0                                                                                                                                                                                                          ;              ;
;             |mydq_dq_a6o:mydq_dq_a6o_component|                                                                   ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 0 (0)            ; |Test_top|ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component                                                                                                                                                                        ;              ;
;          |mydq:mydq1|                                                                                             ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 0 (0)            ; |Test_top|ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1                                                                                                                                                                                                          ;              ;
;             |mydq_dq_a6o:mydq_dq_a6o_component|                                                                   ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 0 (0)            ; |Test_top|ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component                                                                                                                                                                        ;              ;
;       |ddr_rw:ddr_rw|                                                                                             ; 180 (180)   ; 147 (147)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 28 (28)           ; 119 (119)        ; |Test_top|ddr_top:ddrtop|ddr_rw:ddr_rw                                                                                                                                                                                                                        ;              ;
;    |dispctrl:dispctrl|                                                                                            ; 93 (93)     ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 3 (3)             ; 66 (66)          ; |Test_top|dispctrl:dispctrl                                                                                                                                                                                                                                   ;              ;
;    |dpram_64w32_64r32:saaout_ram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|dpram_64w32_64r32:saaout_ram                                                                                                                                                                                                                        ;              ;
;       |altsyncram:altsyncram_component|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component                                                                                                                                                                                        ;              ;
;          |altsyncram_i5k1:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated                                                                                                                                                         ;              ;
;    |seg7_led:seg7_led|                                                                                            ; 123 (123)   ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 0 (0)             ; 47 (47)          ; |Test_top|seg7_led:seg7_led                                                                                                                                                                                                                                   ;              ;
;    |sld_hub:auto_hub|                                                                                             ; 130 (86)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (38)      ; 8 (8)             ; 68 (43)          ; |Test_top|sld_hub:auto_hub                                                                                                                                                                                                                                    ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                   ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |Test_top|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                            ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                 ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |Test_top|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                          ;              ;
;    |vga_top:VGAt|                                                                                                 ; 91 (91)     ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 69 (69)          ; |Test_top|vga_top:VGAt                                                                                                                                                                                                                                        ;              ;
;    |video_saa:video_saa|                                                                                          ; 589 (577)   ; 470 (461)                 ; 0 (0)         ; 37          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (116)    ; 206 (206)         ; 264 (255)        ; |Test_top|video_saa:video_saa                                                                                                                                                                                                                                 ;              ;
;       |altshift_taps:signy_rtl_0|                                                                                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |Test_top|video_saa:video_saa|altshift_taps:signy_rtl_0                                                                                                                                                                                                       ;              ;
;          |shift_taps_1jm:auto_generated|                                                                          ; 4 (0)       ; 4 (1)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |Test_top|video_saa:video_saa|altshift_taps:signy_rtl_0|shift_taps_1jm:auto_generated                                                                                                                                                                         ;              ;
;             |altsyncram_uua1:altsyncram2|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|video_saa:video_saa|altshift_taps:signy_rtl_0|shift_taps_1jm:auto_generated|altsyncram_uua1:altsyncram2                                                                                                                                             ;              ;
;             |cntr_4pf:cntr1|                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Test_top|video_saa:video_saa|altshift_taps:signy_rtl_0|shift_taps_1jm:auto_generated|cntr_4pf:cntr1                                                                                                                                                          ;              ;
;             |cntr_r8h:cntr3|                                                                                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |Test_top|video_saa:video_saa|altshift_taps:signy_rtl_0|shift_taps_1jm:auto_generated|cntr_r8h:cntr3                                                                                                                                                          ;              ;
;       |altshift_taps:yuvwa1_rtl_0|                                                                                ; 8 (0)       ; 5 (0)                     ; 0 (0)         ; 21          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |Test_top|video_saa:video_saa|altshift_taps:yuvwa1_rtl_0                                                                                                                                                                                                      ;              ;
;          |shift_taps_0jm:auto_generated|                                                                          ; 8 (0)       ; 5 (1)                     ; 0 (0)         ; 21          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |Test_top|video_saa:video_saa|altshift_taps:yuvwa1_rtl_0|shift_taps_0jm:auto_generated                                                                                                                                                                        ;              ;
;             |altsyncram_0va1:altsyncram2|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 21          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Test_top|video_saa:video_saa|altshift_taps:yuvwa1_rtl_0|shift_taps_0jm:auto_generated|altsyncram_0va1:altsyncram2                                                                                                                                            ;              ;
;             |cntr_6pf:cntr1|                                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |Test_top|video_saa:video_saa|altshift_taps:yuvwa1_rtl_0|shift_taps_0jm:auto_generated|cntr_6pf:cntr1                                                                                                                                                         ;              ;
;             |cntr_s8h:cntr3|                                                                                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |Test_top|video_saa:video_saa|altshift_taps:yuvwa1_rtl_0|shift_taps_0jm:auto_generated|cntr_s8h:cntr3                                                                                                                                                         ;              ;
+-------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+--------------+----------+---------------+---------------+-----------------------+----------+----------+
; epcs_dclk    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; epcs_asdo    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; epcs_ncso    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ddr_csn      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ddr_cke      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_addr[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_addr[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_addr[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_addr[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_addr[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_addr[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_addr[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_addr[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_addr[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_addr[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_addr[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_addr[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_addr[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_ba[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_ba[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_rasn     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_casn     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_wen      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_clkp     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_clkn     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_csn      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_cke      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdr_addr[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_addr[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_addr[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_addr[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_addr[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_addr[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_addr[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_addr[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_addr[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_addr[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_addr[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_addr[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_addr[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_ba[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_ba[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_rasn     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_casn     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_wen      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_clk      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_rst      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_cs       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_rs       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_rd       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_wr       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_dat[0]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_dat[1]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_dat[2]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_dat[3]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_dat[4]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_dat[5]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_dat[6]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_dat[7]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; saa_scl      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; aud_sclk     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; aud_sdin     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; aud_dacdat   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; usb_scs      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; usb_sck      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; usb_sdi      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; net_woln     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; net_si       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; net_sck      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; net_csn      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; net_rstn     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; rs_txd       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_r[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_r[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_r[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_r[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_r[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_r[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_r[6]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_r[7]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_g[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_g[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_g[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_g[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_g[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_g[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_g[6]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_g[7]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_b[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_b[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_b[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_b[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_b[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_b[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_b[6]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_b[7]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_hs       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_vs       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_blk      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_syn      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_clk      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; rtc_rstn     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; rtc_clk      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_leda    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_ledb    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_ledc    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_ledd    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_lede    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_ledf    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_ledg    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_ledh    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_sel0    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_sel1    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_sel2    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_sel3    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_01       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_02       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_03       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_04       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[0]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[1]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[2]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[3]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[4]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[5]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[6]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[7]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[8]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[9]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[10]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[11]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[12]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[13]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[14]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[15]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[16]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[17]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[18]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[19]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[20]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[21]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[22]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[23]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[24]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[25]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[26]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[27]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[28]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[29]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[30]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[31]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[32]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[33]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[34]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ext_io[35]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ddr_dq[0]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_dq[1]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_dq[2]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_dq[3]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_dq[4]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_dq[5]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_dq[6]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_dq[7]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_dq[8]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_dq[9]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_dq[10]   ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_dq[11]   ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_dq[12]   ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_dq[13]   ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_dq[14]   ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_dq[15]   ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_udqs     ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_ldqs     ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_udm      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ddr_ldm      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; sdr_dq[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdr_dq[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdr_dq[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdr_dq[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdr_dq[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdr_dq[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdr_dq[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdr_dq[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdr_dq[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdr_dq[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdr_dq[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdr_dq[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdr_dq[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdr_dq[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdr_dq[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdr_dq[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdr_udm      ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdr_ldm      ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; saa_sda      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; rtc_dat      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; rstn         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; clk_50M      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; aud_bclk     ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --       ;
; clk_40M      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; aud_daclrc   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; rs_rxd       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; ps2_clk      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; sw_4         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; sw_1         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; sw_2         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; sw_3         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; aud_adcdat   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; btn_rgt      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; btn_lft      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; btn_ent      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; aud_adclrc   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; ps2_dat      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; net_intn     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; usb_sdo      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; usb_intn     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; saa_llc      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; ir_din       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; epcs_data0   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; net_so       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; saa_vpo[7]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; saa_vpo[5]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; saa_vpo[4]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; saa_vpo[6]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; saa_vpo[3]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; saa_vpo[2]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; saa_vpo[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; saa_vpo[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+--------------+----------+---------------+---------------+-----------------------+----------+----------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                           ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+
; net_woln                                                                                                   ;                   ;         ;
; ddr_dq[0]                                                                                                  ;                   ;         ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[0]~feeder ; 0                 ; 0       ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[0]~feeder ; 0                 ; 0       ;
; ddr_dq[1]                                                                                                  ;                   ;         ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[1]~feeder ; 1                 ; 0       ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[1]~feeder ; 1                 ; 0       ;
; ddr_dq[2]                                                                                                  ;                   ;         ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[2]~feeder ; 1                 ; 0       ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[2]~feeder ; 1                 ; 0       ;
; ddr_dq[3]                                                                                                  ;                   ;         ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[3]~feeder ; 0                 ; 0       ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[3]~feeder ; 0                 ; 0       ;
; ddr_dq[4]                                                                                                  ;                   ;         ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[4]~feeder ; 1                 ; 0       ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[4]~feeder ; 1                 ; 0       ;
; ddr_dq[5]                                                                                                  ;                   ;         ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[5]~feeder ; 0                 ; 0       ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[5]~feeder ; 0                 ; 0       ;
; ddr_dq[6]                                                                                                  ;                   ;         ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[6]~feeder ; 1                 ; 0       ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[6]~feeder ; 1                 ; 0       ;
; ddr_dq[7]                                                                                                  ;                   ;         ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[7]~feeder ; 0                 ; 0       ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[7]~feeder ; 0                 ; 0       ;
; ddr_dq[8]                                                                                                  ;                   ;         ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[0]~feeder ; 0                 ; 0       ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[0]~feeder ; 0                 ; 0       ;
; ddr_dq[9]                                                                                                  ;                   ;         ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[1]~feeder ; 1                 ; 0       ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[1]~feeder ; 1                 ; 0       ;
; ddr_dq[10]                                                                                                 ;                   ;         ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[2]~feeder ; 1                 ; 0       ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[2]~feeder ; 1                 ; 0       ;
; ddr_dq[11]                                                                                                 ;                   ;         ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[3]~feeder ; 1                 ; 0       ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[3]~feeder ; 1                 ; 0       ;
; ddr_dq[12]                                                                                                 ;                   ;         ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[4]~feeder ; 0                 ; 0       ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[4]~feeder ; 0                 ; 0       ;
; ddr_dq[13]                                                                                                 ;                   ;         ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[5]~feeder ; 0                 ; 0       ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[5]~feeder ; 0                 ; 0       ;
; ddr_dq[14]                                                                                                 ;                   ;         ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[6]~feeder ; 0                 ; 0       ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[6]~feeder ; 0                 ; 0       ;
; ddr_dq[15]                                                                                                 ;                   ;         ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[7]~feeder ; 1                 ; 0       ;
;      - ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[7]~feeder ; 1                 ; 0       ;
; ddr_udqs                                                                                                   ;                   ;         ;
; ddr_ldqs                                                                                                   ;                   ;         ;
; ddr_udm                                                                                                    ;                   ;         ;
; ddr_ldm                                                                                                    ;                   ;         ;
; sdr_dq[0]                                                                                                  ;                   ;         ;
; sdr_dq[1]                                                                                                  ;                   ;         ;
; sdr_dq[2]                                                                                                  ;                   ;         ;
; sdr_dq[3]                                                                                                  ;                   ;         ;
; sdr_dq[4]                                                                                                  ;                   ;         ;
; sdr_dq[5]                                                                                                  ;                   ;         ;
; sdr_dq[6]                                                                                                  ;                   ;         ;
; sdr_dq[7]                                                                                                  ;                   ;         ;
; sdr_dq[8]                                                                                                  ;                   ;         ;
; sdr_dq[9]                                                                                                  ;                   ;         ;
; sdr_dq[10]                                                                                                 ;                   ;         ;
; sdr_dq[11]                                                                                                 ;                   ;         ;
; sdr_dq[12]                                                                                                 ;                   ;         ;
; sdr_dq[13]                                                                                                 ;                   ;         ;
; sdr_dq[14]                                                                                                 ;                   ;         ;
; sdr_dq[15]                                                                                                 ;                   ;         ;
; sdr_udm                                                                                                    ;                   ;         ;
; sdr_ldm                                                                                                    ;                   ;         ;
; saa_sda                                                                                                    ;                   ;         ;
; rtc_dat                                                                                                    ;                   ;         ;
;      - DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|SHIFT_REG_R[7]~feeder                                      ; 0                 ; 6       ;
; rstn                                                                                                       ;                   ;         ;
; clk_50M                                                                                                    ;                   ;         ;
; aud_bclk                                                                                                   ;                   ;         ;
;      - audio_wm:audio_wm|rdotime                                                                           ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[0]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[1]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[2]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[3]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[4]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[5]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[6]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[7]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[8]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[9]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[10]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[11]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[12]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[13]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[14]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[15]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[16]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[17]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[18]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[19]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[20]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[21]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[22]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdodat[23]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldotime                                                                           ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[0]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[1]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[2]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[3]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[4]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[5]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[6]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[7]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[8]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[9]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[10]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[11]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[12]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[13]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[14]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[15]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[16]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[17]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[18]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[19]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[20]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[21]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[22]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldodat[23]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|aud_dacdat                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdocnt[3]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdocnt[2]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdocnt[1]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdocnt[0]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rdocnt[4]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldocnt[3]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldocnt[2]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldocnt[1]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldocnt[0]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|ldocnt[4]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rrspcnt[0]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rrspcnt[1]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rrspcnt[2]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rrspcnt[3]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rrspcnt[4]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lrspcnt[0]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lrspcnt[1]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lrspcnt[2]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lrspcnt[3]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lrspcnt[4]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|daclrc1                                                                           ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[2]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[1]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[3]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[0]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[5]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[6]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[7]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[4]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[13]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[17]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[21]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[9]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[18]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[14]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[22]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[10]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[15]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[19]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[23]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[11]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[16]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[12]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[20]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lindat[8]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[2]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[1]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[3]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[0]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[5]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[6]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[7]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[4]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[13]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[17]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[21]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[9]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[18]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[14]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[22]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[10]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[15]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[19]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[23]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[11]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[16]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[12]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[20]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rindat[8]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[2]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linvld0                                                                           ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[1]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[3]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[0]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[5]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[6]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[7]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[4]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[13]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[17]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[21]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[9]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[18]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[14]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[22]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[10]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[15]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[19]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[23]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[11]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[16]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[12]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[20]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|linrsp[8]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[2]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinvld0                                                                           ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[1]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[3]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[0]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[5]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[6]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[7]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[4]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[13]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[17]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[21]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[9]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[18]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[14]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[22]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[10]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[15]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[19]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[23]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[11]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[16]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[12]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[20]                                                                        ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rinrsp[8]                                                                         ; 1                 ; 0       ;
;      - audio_wm:audio_wm|lrsptime                                                                          ; 1                 ; 0       ;
;      - audio_wm:audio_wm|rrsptime                                                                          ; 1                 ; 0       ;
;      - audio_wm:audio_wm|adclrc1                                                                           ; 1                 ; 0       ;
; clk_40M                                                                                                    ;                   ;         ;
; aud_daclrc                                                                                                 ;                   ;         ;
;      - audio_wm:audio_wm|daclrc1                                                                           ; 0                 ; 6       ;
;      - audio_wm:audio_wm|always9~0                                                                         ; 0                 ; 6       ;
;      - audio_wm:audio_wm|always10~0                                                                        ; 0                 ; 6       ;
; rs_rxd                                                                                                     ;                   ;         ;
;      - UART_TOP:UARTt|UART_RX:I_UART_RX|UART_RX_SHIFT_REG[7]                                               ; 1                 ; 6       ;
;      - UART_TOP:UARTt|UART_RX:I_UART_RX|START_REG_N[0]~0                                                   ; 1                 ; 6       ;
; ps2_clk                                                                                                    ;                   ;         ;
;      - PS2_TOP:PS2t|TIME_CNT[8]~68                                                                         ; 1                 ; 6       ;
;      - PS2_TOP:PS2t|PS2_CLK_REG_N[0]~0                                                                     ; 1                 ; 6       ;
; sw_4                                                                                                       ;                   ;         ;
;      - LED_SW:LED_SW|sw4rsp0                                                                               ; 0                 ; 6       ;
;      - LED_SW:LED_SW|always7~0                                                                             ; 0                 ; 6       ;
; sw_1                                                                                                       ;                   ;         ;
;      - LED_SW:LED_SW|sw1rsp0                                                                               ; 0                 ; 6       ;
;      - LED_SW:LED_SW|always7~1                                                                             ; 0                 ; 6       ;
; sw_2                                                                                                       ;                   ;         ;
;      - LED_SW:LED_SW|sw2rsp0                                                                               ; 0                 ; 6       ;
;      - LED_SW:LED_SW|always7~2                                                                             ; 0                 ; 6       ;
; sw_3                                                                                                       ;                   ;         ;
;      - LED_SW:LED_SW|sw3rsp0                                                                               ; 0                 ; 6       ;
;      - LED_SW:LED_SW|always7~3                                                                             ; 0                 ; 6       ;
; aud_adcdat                                                                                                 ;                   ;         ;
;      - audio_wm:audio_wm|linrsp[2]~0                                                                       ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[1]~1                                                                       ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[3]~2                                                                       ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[0]~3                                                                       ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[5]~4                                                                       ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[6]~5                                                                       ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[7]~6                                                                       ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[4]~7                                                                       ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[13]~8                                                                      ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[17]~9                                                                      ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[21]~10                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[9]~11                                                                      ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[18]~12                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[14]~13                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[22]~14                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[10]~15                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[15]~16                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[19]~17                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[23]~18                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[11]~19                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[16]~20                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[12]~21                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[20]~22                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|linrsp[8]~23                                                                      ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[2]~0                                                                       ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[1]~1                                                                       ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[3]~2                                                                       ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[0]~3                                                                       ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[5]~4                                                                       ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[6]~5                                                                       ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[7]~6                                                                       ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[4]~7                                                                       ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[13]~8                                                                      ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[17]~9                                                                      ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[21]~10                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[9]~11                                                                      ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[18]~12                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[14]~13                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[22]~14                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[10]~15                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[15]~16                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[19]~17                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[23]~18                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[11]~19                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[16]~20                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[12]~21                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[20]~22                                                                     ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rinrsp[8]~23                                                                      ; 0                 ; 6       ;
; btn_rgt                                                                                                    ;                   ;         ;
; btn_lft                                                                                                    ;                   ;         ;
;      - LED_SW:LED_SW|btn3rsp0                                                                              ; 1                 ; 6       ;
;      - LED_SW:LED_SW|always8~1                                                                             ; 1                 ; 6       ;
; btn_ent                                                                                                    ;                   ;         ;
;      - LED_SW:LED_SW|btn6rsp0                                                                              ; 0                 ; 6       ;
;      - LED_SW:LED_SW|always8~2                                                                             ; 0                 ; 6       ;
; aud_adclrc                                                                                                 ;                   ;         ;
;      - audio_wm:audio_wm|adclrc1                                                                           ; 0                 ; 6       ;
;      - audio_wm:audio_wm|always7~0                                                                         ; 0                 ; 6       ;
;      - audio_wm:audio_wm|lrsptime~0                                                                        ; 0                 ; 6       ;
;      - audio_wm:audio_wm|always8~0                                                                         ; 0                 ; 6       ;
;      - audio_wm:audio_wm|rrsptime~0                                                                        ; 0                 ; 6       ;
; ps2_dat                                                                                                    ;                   ;         ;
;      - PS2_TOP:PS2t|BIT_SHIFT_N[10]~9                                                                      ; 0                 ; 6       ;
; net_intn                                                                                                   ;                   ;         ;
;      - NIOSTOP:NIOSTOP_inst|LAN_nINT:the_LAN_nINT|read_mux_out~0                                           ; 0                 ; 6       ;
; usb_sdo                                                                                                    ;                   ;         ;
;      - NIOSTOP:NIOSTOP_inst|USB_SDO_I:the_USB_SDO_I|read_mux_out                                           ; 1                 ; 6       ;
; usb_intn                                                                                                   ;                   ;         ;
;      - NIOSTOP:NIOSTOP_inst|USB_INT_I:the_USB_INT_I|read_mux_out                                           ; 0                 ; 6       ;
; saa_llc                                                                                                    ;                   ;         ;
; ir_din                                                                                                     ;                   ;         ;
;      - IR_TOP:IR_TOP|always0~4                                                                             ; 0                 ; 6       ;
;      - IR_TOP:IR_TOP|irdin1~feeder                                                                         ; 0                 ; 6       ;
; epcs_data0                                                                                                 ;                   ;         ;
;      - NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|MISO_reg~0                                 ; 1                 ; 6       ;
; net_so                                                                                                     ;                   ;         ;
;      - NIOSTOP:NIOSTOP_inst|LAN:the_LAN|MISO_reg~0                                                         ; 0                 ; 6       ;
; saa_vpo[7]                                                                                                 ;                   ;         ;
;      - video_saa:video_saa|vin0d1[7]~feeder                                                                ; 0                 ; 6       ;
; saa_vpo[5]                                                                                                 ;                   ;         ;
;      - video_saa:video_saa|vin0d1[5]~feeder                                                                ; 0                 ; 6       ;
; saa_vpo[4]                                                                                                 ;                   ;         ;
;      - video_saa:video_saa|vin0d1[4]                                                                       ; 0                 ; 6       ;
; saa_vpo[6]                                                                                                 ;                   ;         ;
;      - video_saa:video_saa|vin0d1[6]~feeder                                                                ; 1                 ; 6       ;
; saa_vpo[3]                                                                                                 ;                   ;         ;
;      - video_saa:video_saa|vin0d1[3]~feeder                                                                ; 0                 ; 6       ;
; saa_vpo[2]                                                                                                 ;                   ;         ;
;      - video_saa:video_saa|vin0d1[2]~feeder                                                                ; 1                 ; 6       ;
; saa_vpo[1]                                                                                                 ;                   ;         ;
;      - video_saa:video_saa|vin0d1[1]~feeder                                                                ; 0                 ; 6       ;
; saa_vpo[0]                                                                                                 ;                   ;         ;
;      - video_saa:video_saa|vin0d1[0]~feeder                                                                ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                    ; Location               ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|_~0                                                                                                                     ; LCCOMB_X55_Y31_N14     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                           ; FF_X41_Y16_N29         ; 92      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|valid_rdreq~0                                                                                                           ; LCCOMB_X52_Y31_N24     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|valid_wrreq~0                                                                                                           ; LCCOMB_X41_Y16_N30     ; 28      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|BIT_CNT[2]~4                                                                                                                                                                   ; LCCOMB_X23_Y29_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|SHIFT_REG_W[3]~0                                                                                                                                                               ; LCCOMB_X22_Y29_N28     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|SM_RTC_CS.FINISHED                                                                                                                                                             ; FF_X22_Y29_N19         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|SM_RTC_CS.IDLE                                                                                                                                                                 ; FF_X23_Y29_N19         ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|SM_RTC_CS.READ_DATA                                                                                                                                                            ; FF_X22_Y29_N9          ; 5       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|TIME_CNT[2]~11                                                                                                                                                                 ; LCCOMB_X22_Y30_N14     ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|always7~1                                                                                                                                                                      ; LCCOMB_X22_Y24_N14     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DS1302Z_TOP:RTCt|always1~1                                                                                                                                                                                              ; LCCOMB_X25_Y24_N24     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DS1302Z_TOP:RTCt|always3~1                                                                                                                                                                                              ; LCCOMB_X23_Y24_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; IR_TOP:IR_TOP|always0~0                                                                                                                                                                                                 ; LCCOMB_X20_Y18_N24     ; 28      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; IR_TOP:IR_TOP|always0~5                                                                                                                                                                                                 ; LCCOMB_X17_Y18_N24     ; 28      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; IR_TOP:IR_TOP|bin32_vld                                                                                                                                                                                                 ; FF_X21_Y23_N19         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; IR_TOP:IR_TOP|bincnt[5]~13                                                                                                                                                                                              ; LCCOMB_X20_Y19_N16     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; IR_TOP:IR_TOP|ctrl.IR_BIN                                                                                                                                                                                               ; FF_X20_Y19_N3          ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; IR_TOP:IR_TOP|highend1                                                                                                                                                                                                  ; FF_X20_Y18_N29         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LCD_top:LCDt|Equal5~0                                                                                                                                                                                                   ; LCCOMB_X30_Y16_N12     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LCD_top:LCDt|Selector41~3                                                                                                                                                                                               ; LCCOMB_X30_Y16_N8      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LCD_top:LCDt|Selector72~0                                                                                                                                                                                               ; LCCOMB_X29_Y18_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LCD_top:LCDt|Selector83~3                                                                                                                                                                                               ; LCCOMB_X28_Y18_N24     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LCD_top:LCDt|WideOr23                                                                                                                                                                                                   ; LCCOMB_X30_Y15_N8      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LCD_top:LCDt|WideOr7~0                                                                                                                                                                                                  ; LCCOMB_X33_Y15_N14     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LCD_top:LCDt|ctrl.DE_LAY                                                                                                                                                                                                ; FF_X33_Y15_N21         ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LCD_top:LCDt|dlycnt[4]~51                                                                                                                                                                                               ; LCCOMB_X33_Y15_N28     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LCD_top:LCDt|lcd_dat[3]~9                                                                                                                                                                                               ; LCCOMB_X32_Y16_N16     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LCD_top:LCDt|pctrl.PAR_IDLE                                                                                                                                                                                             ; FF_X29_Y18_N13         ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LCD_top:LCDt|pdlycnt1[1]~0                                                                                                                                                                                              ; LCCOMB_X28_Y18_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LCD_top:LCDt|wctrl.W_SETWR2                                                                                                                                                                                             ; FF_X30_Y16_N29         ; 29      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LCD_top:LCDt|wdata[8]~6                                                                                                                                                                                                 ; LCCOMB_X27_Y17_N8      ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LCD_top:LCDt|wparacnt[4]                                                                                                                                                                                                ; FF_X27_Y18_N9          ; 28      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; LCD_top:LCDt|wparacnt[6]                                                                                                                                                                                                ; FF_X27_Y18_N13         ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LCD_top:LCDt|wpixcnt[3]~0                                                                                                                                                                                               ; LCCOMB_X30_Y16_N6      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LED_SW:LED_SW|always7~0                                                                                                                                                                                                 ; LCCOMB_X8_Y31_N16      ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LED_SW:LED_SW|always7~1                                                                                                                                                                                                 ; LCCOMB_X11_Y19_N18     ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LED_SW:LED_SW|always7~2                                                                                                                                                                                                 ; LCCOMB_X35_Y15_N18     ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LED_SW:LED_SW|always7~3                                                                                                                                                                                                 ; LCCOMB_X25_Y15_N10     ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LED_SW:LED_SW|always8~0                                                                                                                                                                                                 ; LCCOMB_X8_Y38_N30      ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LED_SW:LED_SW|always8~1                                                                                                                                                                                                 ; LCCOMB_X32_Y42_N16     ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LED_SW:LED_SW|always8~2                                                                                                                                                                                                 ; LCCOMB_X8_Y38_N18      ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LED_SW:LED_SW|btn2rsp~5                                                                                                                                                                                                 ; LCCOMB_X8_Y38_N24      ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LED_SW:LED_SW|btn3rsp~5                                                                                                                                                                                                 ; LCCOMB_X32_Y42_N4      ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LED_SW:LED_SW|btn6rsp~5                                                                                                                                                                                                 ; LCCOMB_X8_Y38_N22      ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LED_SW:LED_SW|extio_en                                                                                                                                                                                                  ; FF_X23_Y19_N27         ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LED_SW:LED_SW|seg7_type[2]                                                                                                                                                                                              ; FF_X23_Y19_N11         ; 25      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; LED_SW:LED_SW|seg7_type[3]                                                                                                                                                                                              ; FF_X23_Y19_N5          ; 29      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LED_SW:LED_SW|sw1rsp~5                                                                                                                                                                                                  ; LCCOMB_X11_Y19_N6      ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LED_SW:LED_SW|sw2rsp~5                                                                                                                                                                                                  ; LCCOMB_X35_Y15_N30     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LED_SW:LED_SW|sw3rsp~5                                                                                                                                                                                                  ; LCCOMB_X25_Y15_N22     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LED_SW:LED_SW|sw4rsp~5                                                                                                                                                                                                  ; LCCOMB_X9_Y31_N4       ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|always11~0                                                                                                                                                                             ; LCCOMB_X49_Y19_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|always6~0                                                                                                                                                                              ; LCCOMB_X33_Y19_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|control_wr_strobe                                                                                                                                                                      ; LCCOMB_X34_Y19_N6      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|endofpacketvalue_wr_strobe                                                                                                                                                             ; LCCOMB_X34_Y19_N12     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|shift_reg[7]~10                                                                                                                                                                        ; LCCOMB_X36_Y19_N30     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|slaveselect_wr_strobe~0                                                                                                                                                                ; LCCOMB_X34_Y19_N22     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|transmitting~0                                                                                                                                                                         ; LCCOMB_X49_Y19_N16     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|write_tx_holding                                                                                                                                                                       ; LCCOMB_X36_Y19_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|NIOSTOP_reset_clk_domain_synch_module:NIOSTOP_reset_clk_domain_synch|data_out                                                                                                                      ; FF_X32_Y29_N25         ; 1776    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; NIOSTOP:NIOSTOP_inst|NIOSTOP_reset_clk_domain_synch_module:NIOSTOP_reset_clk_domain_synch|data_out                                                                                                                      ; FF_X32_Y29_N25         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|USBSD_RDO:the_USBSD_RDO|always0~0                                                                                                                                                                  ; LCCOMB_X35_Y22_N6      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_ctrl_ld                                                                                                                                                                              ; FF_X36_Y26_N13         ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_ctrl_ld32                                                                                                                                                                            ; FF_X36_Y26_N21         ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_ienable_reg_irq0~0                                                                                                                                                                   ; LCCOMB_X37_Y24_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mem_baddr[2]                                                                                                                                                                         ; FF_X36_Y26_N27         ; 67      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                         ; FF_X45_Y17_N31         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_stall~0                                                                                                                                                                              ; LCCOMB_X42_Y28_N4      ; 642     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_dst_reg_from_M                                                                                                                                                                    ; FF_X41_Y26_N7          ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|Add8~5                                                                                                                                                                                 ; LCCOMB_X43_Y17_N24     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_ctrl_src2_choose_imm                                                                                                                                                                 ; FF_X45_Y25_N31         ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                   ; LCCOMB_X39_Y26_N30     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_hbreak_req                                                                                                                                                                           ; LCCOMB_X42_Y26_N24     ; 29      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_iw[0]                                                                                                                                                                                ; FF_X44_Y26_N23         ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                ; FF_X36_Y20_N15         ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|F_stall                                                                                                                                                                                ; LCCOMB_X42_Y24_N18     ; 174     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_bht_wr_en_unfiltered                                                                                                                                                                 ; LCCOMB_X41_Y20_N12     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_br_cond_taken_history[0]~0                                                                                                                                                           ; LCCOMB_X45_Y23_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_pipe_flush                                                                                                                                                                           ; FF_X45_Y23_N25         ; 52      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                            ; FF_X43_Y17_N29         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|always82~0                                                                                                                                                                             ; LCCOMB_X42_Y28_N22     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                 ; LCCOMB_X41_Y24_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jxuir                    ; FF_X23_Y26_N1          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X25_Y28_N10     ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X23_Y28_N8      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X25_Y28_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X22_Y27_N18     ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X22_Y27_N8      ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X23_Y26_N15         ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[18]~21                      ; LCCOMB_X27_Y26_N20     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[2]~13                       ; LCCOMB_X26_Y26_N12     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[36]~29                      ; LCCOMB_X27_Y26_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                   ; LCCOMB_X26_Y26_N18     ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_uir~0                   ; LCCOMB_X23_Y26_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                          ; LCCOMB_X32_Y26_N6      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~13                                                                                                    ; LCCOMB_X23_Y28_N4      ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                            ; FF_X25_Y27_N15         ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|comb~3                                                                                                           ; LCCOMB_X35_Y29_N30     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                     ; FF_X36_Y27_N27         ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_ap_offset[0]~0                                                                                                                                                                 ; LCCOMB_X35_Y27_N22     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                                 ; LCCOMB_X38_Y27_N12     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                  ; LCCOMB_X38_Y27_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                            ; LCCOMB_X39_Y26_N10     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_tag_wraddress[6]~6                                                                                                                                                                  ; LCCOMB_X39_Y26_N18     ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_tag_wren                                                                                                                                                                            ; LCCOMB_X39_Y27_N8      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu_data_master_arbitrator:the_cpu_data_master|always3~0                                                                                                                                           ; LCCOMB_X35_Y26_N30     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always2~0                                                                                                                             ; LCCOMB_X30_Y25_N22     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|always11~0                                                                                                                                                     ; LCCOMB_X27_Y23_N18     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|always6~0                                                                                                                                                      ; LCCOMB_X32_Y27_N18     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|control_wr_strobe                                                                                                                                              ; LCCOMB_X32_Y27_N6      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_wr_strobe                                                                                                                                     ; LCCOMB_X30_Y26_N14     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|shift_reg[5]~12                                                                                                                                                ; LCCOMB_X27_Y23_N14     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|slaveselect_wr_strobe                                                                                                                                          ; LCCOMB_X30_Y26_N18     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|transmitting~0                                                                                                                                                 ; LCCOMB_X27_Y23_N4      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|write_tx_holding                                                                                                                                               ; LCCOMB_X32_Y27_N24     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                      ; LCCOMB_X27_Y20_N16     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                ; LCCOMB_X22_Y21_N18     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[2]~0                                                                                                                   ; LCCOMB_X22_Y21_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                              ; LCCOMB_X22_Y21_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                    ; FF_X35_Y26_N19         ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|ien_AF~0                                                                                                                                                                   ; LCCOMB_X30_Y21_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                         ; LCCOMB_X28_Y22_N2      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                         ; LCCOMB_X28_Y20_N0      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                    ; LCCOMB_X27_Y20_N2      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|rvalid~0                                                                                                                                                                   ; LCCOMB_X35_Y26_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                   ; LCCOMB_X28_Y22_N10     ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|pio_led:the_pio_led|always0~1                                                                                                                                                                      ; LCCOMB_X34_Y21_N28     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|reset_n_sources~0                                                                                                                                                                                  ; LCCOMB_X32_Y29_N30     ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|Selector27~6                                                                                                                                                                       ; LCCOMB_X33_Y32_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|Selector34~3                                                                                                                                                                       ; LCCOMB_X33_Y31_N6      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|WideOr16~0                                                                                                                                                                         ; LCCOMB_X35_Y31_N20     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|active_rnw~1                                                                                                                                                                       ; LCCOMB_X32_Y29_N24     ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_addr[7]~2                                                                                                                                                                        ; LCCOMB_X29_Y31_N20     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_state.000000010                                                                                                                                                                  ; FF_X33_Y32_N27         ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_state.000010000                                                                                                                                                                  ; FF_X33_Y33_N19         ; 43      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_state.001000000                                                                                                                                                                  ; FF_X32_Y31_N17         ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe                                                                                                                                                                                 ; DDIOOECELL_X29_Y43_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_1                                                                                                                                                                    ; DDIOOECELL_X32_Y43_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_10                                                                                                                                                                   ; DDIOOECELL_X54_Y43_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_11                                                                                                                                                                   ; DDIOOECELL_X54_Y43_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_12                                                                                                                                                                   ; DDIOOECELL_X56_Y43_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_13                                                                                                                                                                   ; DDIOOECELL_X56_Y43_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_14                                                                                                                                                                   ; DDIOOECELL_X59_Y43_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_15                                                                                                                                                                   ; DDIOOECELL_X59_Y43_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_2                                                                                                                                                                    ; DDIOOECELL_X29_Y43_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_3                                                                                                                                                                    ; DDIOOECELL_X25_Y43_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_4                                                                                                                                                                    ; DDIOOECELL_X25_Y43_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_5                                                                                                                                                                    ; DDIOOECELL_X25_Y43_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_6                                                                                                                                                                    ; DDIOOECELL_X25_Y43_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_7                                                                                                                                                                    ; DDIOOECELL_X25_Y43_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_8                                                                                                                                                                    ; DDIOOECELL_X50_Y43_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|oe~_Duplicate_9                                                                                                                                                                    ; DDIOOECELL_X52_Y43_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[42]~2                                                                                                                ; LCCOMB_X33_Y29_N30     ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[42]~2                                                                                                                ; LCCOMB_X33_Y29_N20     ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|always1~0                                                                ; LCCOMB_X37_Y30_N4      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always0~0                                                  ; LCCOMB_X37_Y30_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always10~0                                                 ; LCCOMB_X37_Y30_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always12~0                                                 ; LCCOMB_X37_Y30_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always15~0                                                 ; LCCOMB_X37_Y30_N0      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always2~0                                                  ; LCCOMB_X37_Y30_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always4~0                                                  ; LCCOMB_X37_Y30_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always6~0                                                  ; LCCOMB_X37_Y30_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always8~0                                                  ; LCCOMB_X37_Y30_N8      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_counter_enable~0                                                                                                                                     ; LCCOMB_X37_Y29_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_winner~2                                                                                                                                             ; LCCOMB_X36_Y29_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                           ; PLL_2                  ; 2469    ; Clock                                              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                           ; PLL_2                  ; 70      ; Clock                                              ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[3]                                                                                                                                           ; PLL_2                  ; 1       ; Clock                                              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; PLL2:PLL2|altpll:altpll_component|PLL2_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                           ; PLL_1                  ; 533     ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PLL2:PLL2|altpll:altpll_component|PLL2_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                           ; PLL_1                  ; 5       ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; PLL2:PLL2|altpll:altpll_component|PLL2_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                           ; PLL_1                  ; 48      ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; PLL3:PLL3|altpll:altpll_component|PLL3_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                           ; PLL_3                  ; 182     ; Clock                                              ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; PS2_TOP:PS2t|BIT_SHIFT[5]~2                                                                                                                                                                                             ; LCCOMB_X21_Y27_N6      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; PS2_TOP:PS2t|DATA_REC0[0]~2                                                                                                                                                                                             ; LCCOMB_X20_Y25_N30     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; PS2_TOP:PS2t|TIME_CNT[8]~68                                                                                                                                                                                             ; LCCOMB_X20_Y25_N20     ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; UART_TOP:UARTt|BYTE_CNT[4]                                                                                                                                                                                              ; FF_X53_Y29_N31         ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_TOP:UARTt|BYTE_CNT[4]~9                                                                                                                                                                                            ; LCCOMB_X54_Y29_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_TOP:UARTt|RST_B_SYNC                                                                                                                                                                                               ; FF_X54_Y28_N25         ; 81      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; UART_TOP:UARTt|UART_RX:I_UART_RX|Equal9~4                                                                                                                                                                               ; LCCOMB_X19_Y23_N22     ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_TOP:UARTt|UART_RX:I_UART_RX|START_REG[1]~0                                                                                                                                                                         ; LCCOMB_X19_Y23_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_TOP:UARTt|UART_RX:I_UART_RX|always5~14                                                                                                                                                                             ; LCCOMB_X19_Y23_N6      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_TOP:UARTt|UART_TX:I_UART_TX|BIT_CNT[0]~0                                                                                                                                                                           ; LCCOMB_X54_Y28_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART_TOP:UARTt|UART_TX:I_UART_TX|Equal0~2                                                                                                                                                                               ; LCCOMB_X55_Y27_N20     ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                            ; JTAG_X1_Y22_N0         ; 162     ; Clock                                              ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                            ; JTAG_X1_Y22_N0         ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; aud_bclk                                                                                                                                                                                                                ; PIN_P22                ; 173     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; audio_wm:audio_wm|always10~0                                                                                                                                                                                            ; LCCOMB_X63_Y20_N16     ; 30      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; audio_wm:audio_wm|always7~0                                                                                                                                                                                             ; LCCOMB_X64_Y20_N22     ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; audio_wm:audio_wm|always8~0                                                                                                                                                                                             ; LCCOMB_X61_Y17_N6      ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; audio_wm:audio_wm|always9~0                                                                                                                                                                                             ; LCCOMB_X63_Y20_N6      ; 30      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; audio_wm:audio_wm|clk200k                                                                                                                                                                                               ; FF_X29_Y42_N1          ; 43      ; Clock                                              ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; audio_wm:audio_wm|i2c_cnt[5]~1                                                                                                                                                                                          ; LCCOMB_X33_Y38_N4      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; audio_wm:audio_wm|i2c_ctrl.I2C_END                                                                                                                                                                                      ; FF_X33_Y38_N3          ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; audio_wm:audio_wm|i2c_ctrl.I2C_SET                                                                                                                                                                                      ; FF_X32_Y38_N7          ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; audio_wm:audio_wm|i2c_waddr[4]~1                                                                                                                                                                                        ; LCCOMB_X32_Y38_N18     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; audio_wm:audio_wm|i2cwcnt[1]~9                                                                                                                                                                                          ; LCCOMB_X32_Y38_N8      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; audio_wm:audio_wm|ldocnt[2]~6                                                                                                                                                                                           ; LCCOMB_X63_Y19_N16     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; audio_wm:audio_wm|linvld0                                                                                                                                                                                               ; FF_X64_Y20_N11         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; audio_wm:audio_wm|lrsptime~0                                                                                                                                                                                            ; LCCOMB_X64_Y20_N4      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; audio_wm:audio_wm|rdocnt[4]~14                                                                                                                                                                                          ; LCCOMB_X63_Y20_N26     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; audio_wm:audio_wm|rinvld0                                                                                                                                                                                               ; FF_X62_Y17_N29         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; audio_wm:audio_wm|rrsptime~0                                                                                                                                                                                            ; LCCOMB_X61_Y17_N8      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; clk_40M                                                                                                                                                                                                                 ; PIN_G1                 ; 16      ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk_40M                                                                                                                                                                                                                 ; PIN_G1                 ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; clk_50M                                                                                                                                                                                                                 ; PIN_T22                ; 239     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|Selector5~25                                                                                                                                                                            ; LCCOMB_X36_Y16_N24     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|WideOr14~3                                                                                                                                                                              ; LCCOMB_X42_Y16_N30     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|WideOr15                                                                                                                                                                                ; LCCOMB_X42_Y16_N26     ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|WideOr16~5                                                                                                                                                                              ; LCCOMB_X43_Y16_N14     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|WideOr24                                                                                                                                                                                ; LCCOMB_X39_Y16_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|dqswflg                                                                                                                                                                                 ; DDIOOECELL_X27_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|dqswflg~_Duplicate_1                                                                                                                                                                    ; DDIOOECELL_X20_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg                                                                                                                                                                                  ; DDIOOECELL_X16_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_1                                                                                                                                                                     ; DDIOOECELL_X7_Y0_N19   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_10                                                                                                                                                                    ; DDIOOECELL_X22_Y0_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_11                                                                                                                                                                    ; DDIOOECELL_X27_Y0_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_12                                                                                                                                                                    ; DDIOOECELL_X34_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_13                                                                                                                                                                    ; DDIOOECELL_X34_Y0_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_14                                                                                                                                                                    ; DDIOOECELL_X22_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_15                                                                                                                                                                    ; DDIOOECELL_X34_Y0_N33  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_2                                                                                                                                                                     ; DDIOOECELL_X16_Y0_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_3                                                                                                                                                                     ; DDIOOECELL_X14_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_4                                                                                                                                                                     ; DDIOOECELL_X16_Y0_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_5                                                                                                                                                                     ; DDIOOECELL_X9_Y0_N19   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_6                                                                                                                                                                     ; DDIOOECELL_X9_Y0_N33   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_7                                                                                                                                                                     ; DDIOOECELL_X1_Y0_N26   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_8                                                                                                                                                                     ; DDIOOECELL_X18_Y0_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|drwflg~_Duplicate_9                                                                                                                                                                     ; DDIOOECELL_X22_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|m[7]~13                                                                                                                                                                                 ; LCCOMB_X33_Y16_N0      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|CTRL.DRREAD                                                                                                                                                                                ; FF_X45_Y29_N29         ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|CTRL.DRWAIT                                                                                                                                                                                ; FF_X44_Y29_N19         ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|CTRL.DRWRT                                                                                                                                                                                 ; FF_X45_Y28_N13         ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|always2~0                                                                                                                                                                                  ; LCCOMB_X42_Y15_N22     ; 12      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|always8~0                                                                                                                                                                                  ; LCCOMB_X48_Y27_N30     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|always8~1                                                                                                                                                                                  ; LCCOMB_X48_Y27_N24     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wreq1                                                                                                                                                                                  ; FF_X39_Y15_N31         ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|rcnt[0]~10                                                                                                                                                                                 ; LCCOMB_X45_Y29_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|readrq                                                                                                                                                                                     ; FF_X48_Y27_N25         ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|viewfrmfst                                                                                                                                                                                 ; FF_X45_Y16_N9          ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|wcnt[4]~8                                                                                                                                                                                  ; LCCOMB_X45_Y28_N16     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|wrtrq                                                                                                                                                                                      ; FF_X45_Y29_N19         ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|wtdrwfrmf                                                                                                                                                                                  ; FF_X42_Y15_N9          ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|time1ms                                                                                                                                                                                                  ; FF_X36_Y32_N9          ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|vfifofrmi                                                                                                                                                                                                ; FF_X36_Y17_N25         ; 12      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; ddr_top:ddrtop|vfifofrmi                                                                                                                                                                                                ; FF_X36_Y17_N25         ; 57      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; dispctrl:dispctrl|dispcol[0]~27                                                                                                                                                                                         ; LCCOMB_X29_Y15_N8      ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; dispctrl:dispctrl|dispcol[0]~28                                                                                                                                                                                         ; LCCOMB_X29_Y15_N18     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dispctrl:dispctrl|dispinit0                                                                                                                                                                                             ; FF_X33_Y17_N31         ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; dispctrl:dispctrl|disprow[5]~20                                                                                                                                                                                         ; LCCOMB_X30_Y14_N22     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dispctrl:dispctrl|time1ms                                                                                                                                                                                               ; FF_X22_Y36_N9          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; rstn                                                                                                                                                                                                                    ; PIN_T2                 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; rstn                                                                                                                                                                                                                    ; PIN_T2                 ; 1884    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; saa_llc                                                                                                                                                                                                                 ; PIN_G22                ; 424     ; Clock                                              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                ; FF_X20_Y22_N3          ; 71      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                        ; LCCOMB_X21_Y21_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                       ; LCCOMB_X21_Y21_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[2]~3                                                                                                                                                                                          ; LCCOMB_X21_Y22_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                             ; LCCOMB_X20_Y21_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                 ; LCCOMB_X21_Y22_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                 ; LCCOMB_X21_Y22_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                                   ; LCCOMB_X20_Y21_N26     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                             ; LCCOMB_X20_Y21_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                             ; LCCOMB_X21_Y20_N14     ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                     ; FF_X18_Y21_N23         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                    ; FF_X19_Y21_N29         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                     ; FF_X18_Y21_N19         ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                     ; FF_X21_Y20_N17         ; 41      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                     ; FF_X21_Y20_N13         ; 11      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                              ; LCCOMB_X18_Y21_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                    ; FF_X18_Y21_N29         ; 28      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; vga_top:VGAt|always0~6                                                                                                                                                                                                  ; LCCOMB_X2_Y14_N2       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vga_top:VGAt|frminit                                                                                                                                                                                                    ; FF_X2_Y14_N5           ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vga_top:VGAt|hdisply                                                                                                                                                                                                    ; FF_X1_Y15_N29          ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|altshift_taps:signy_rtl_0|shift_taps_1jm:auto_generated|cntr_r8h:cntr3|counter_comb_bita1~0                                                                                                         ; LCCOMB_X34_Y42_N30     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|altshift_taps:signy_rtl_0|shift_taps_1jm:auto_generated|dffe4                                                                                                                                       ; FF_X34_Y42_N31         ; 1       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; video_saa:video_saa|altshift_taps:yuvwa1_rtl_0|shift_taps_0jm:auto_generated|cntr_s8h:cntr3|counter_comb_bita1~0                                                                                                        ; LCCOMB_X36_Y1_N4       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|altshift_taps:yuvwa1_rtl_0|shift_taps_0jm:auto_generated|dffe4                                                                                                                                      ; FF_X36_Y1_N5           ; 1       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; video_saa:video_saa|clk200k                                                                                                                                                                                             ; FF_X30_Y42_N25         ; 48      ; Clock                                              ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; video_saa:video_saa|i2c_cnt[0]~1                                                                                                                                                                                        ; LCCOMB_X56_Y28_N8      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|i2c_ctrl.I2C_END                                                                                                                                                                                    ; FF_X56_Y28_N17         ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|i2c_ctrl.I2C_SET                                                                                                                                                                                    ; FF_X56_Y28_N21         ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|i2c_oe                                                                                                                                                                                              ; FF_X57_Y29_N27         ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|i2c_sdat~0                                                                                                                                                                                          ; LCCOMB_X56_Y29_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|i2c_waddr[4]~7                                                                                                                                                                                      ; LCCOMB_X55_Y30_N22     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|i2cwcnt[1]~9                                                                                                                                                                                        ; LCCOMB_X56_Y28_N26     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|i2cwcnt[4]                                                                                                                                                                                          ; FF_X56_Y30_N19         ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|rgbtmp[0]~0                                                                                                                                                                                         ; LCCOMB_X25_Y10_N10     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|rgbwe                                                                                                                                                                                               ; FF_X25_Y10_N15         ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|rgbwe~0                                                                                                                                                                                             ; LCCOMB_X25_Y10_N14     ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|rowrspcnt[9]~13                                                                                                                                                                                     ; LCCOMB_X55_Y24_N30     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|rowtime                                                                                                                                                                                             ; FF_X55_Y24_N23         ; 29      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|udtmp[0]~0                                                                                                                                                                                          ; LCCOMB_X55_Y22_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|vdtmp[0]~0                                                                                                                                                                                          ; LCCOMB_X55_Y22_N22     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|vin01_wa[4]~0                                                                                                                                                                                       ; LCCOMB_X55_Y24_N4      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|vin01_we~0                                                                                                                                                                                          ; LCCOMB_X55_Y22_N10     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|vin0_cwa0[4]~8                                                                                                                                                                                      ; LCCOMB_X55_Y24_N14     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|vin0_wa00[1]~12                                                                                                                                                                                     ; LCCOMB_X56_Y22_N30     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|vin0_wa0[1]~0                                                                                                                                                                                       ; LCCOMB_X55_Y24_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|vin0_wtfrmf~2                                                                                                                                                                                       ; LCCOMB_X55_Y24_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|vin_fldi                                                                                                                                                                                            ; FF_X56_Y25_N11         ; 34      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|vin_sav                                                                                                                                                                                             ; FF_X56_Y25_N29         ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|ydtmp[7]~0                                                                                                                                                                                          ; LCCOMB_X55_Y22_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; video_saa:video_saa|yuvwa[0]~0                                                                                                                                                                                          ; LCCOMB_X55_Y22_N30     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                          ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0] ; FF_X41_Y16_N29 ; 92      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; NIOSTOP:NIOSTOP_inst|NIOSTOP_reset_clk_domain_synch_module:NIOSTOP_reset_clk_domain_synch|data_out                            ; FF_X32_Y29_N25 ; 1776    ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[0]                                                 ; PLL_2          ; 1       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[1]                                                 ; PLL_2          ; 2469    ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[2]                                                 ; PLL_2          ; 70      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[3]                                                 ; PLL_2          ; 1       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; PLL2:PLL2|altpll:altpll_component|PLL2_altpll:auto_generated|wire_pll1_clk[0]                                                 ; PLL_1          ; 533     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; PLL2:PLL2|altpll:altpll_component|PLL2_altpll:auto_generated|wire_pll1_clk[1]                                                 ; PLL_1          ; 5       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; PLL2:PLL2|altpll:altpll_component|PLL2_altpll:auto_generated|wire_pll1_clk[2]                                                 ; PLL_1          ; 48      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; PLL3:PLL3|altpll:altpll_component|PLL3_altpll:auto_generated|wire_pll1_clk[0]                                                 ; PLL_3          ; 182     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; UART_TOP:UARTt|RST_B_SYNC                                                                                                     ; FF_X54_Y28_N25 ; 81      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                  ; JTAG_X1_Y22_N0 ; 162     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; audio_wm:audio_wm|clk200k                                                                                                     ; FF_X29_Y42_N1  ; 43      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; clk_40M                                                                                                                       ; PIN_G1         ; 16      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; ddr_top:ddrtop|vfifofrmi                                                                                                      ; FF_X36_Y17_N25 ; 57      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; rstn                                                                                                                          ; PIN_T2         ; 1884    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; saa_llc                                                                                                                       ; PIN_G22        ; 424     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; video_saa:video_saa|altshift_taps:signy_rtl_0|shift_taps_1jm:auto_generated|dffe4                                             ; FF_X34_Y42_N31 ; 1       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; video_saa:video_saa|altshift_taps:yuvwa1_rtl_0|shift_taps_0jm:auto_generated|dffe4                                            ; FF_X36_Y1_N5   ; 1       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; video_saa:video_saa|clk200k                                                                                                   ; FF_X30_Y42_N25 ; 48      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                    ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_stall~0                                                                                                                                                                              ; 642     ;
; clk_50M~input                                                                                                                                                                                                           ; 239     ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|F_stall                                                                                                                                                                                ; 175     ;
; aud_bclk~input                                                                                                                                                                                                          ; 173     ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_stall                                                                                                                                                                            ; 73      ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                ; 71      ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|cpu_data_master_requests_sdram_s1                                                                                                                                 ; 68      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mem_baddr[2]                                                                                                                                                                         ; 67      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_select~0                                                                                                                                                                        ; 60      ;
; NIOSTOP:NIOSTOP_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[8]~8                                                                                                      ; 55      ;
; LCD_top:LCDt|wparacnt[3]                                                                                                                                                                                                ; 54      ;
; LCD_top:LCDt|wparacnt[5]                                                                                                                                                                                                ; 53      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|readdata[10]~10                                                                                                                                        ; 52      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_pipe_flush                                                                                                                                                                           ; 52      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mem_baddr[3]                                                                                                                                                                         ; 51      ;
; LCD_top:LCDt|wparacnt[0]                                                                                                                                                                                                ; 50      ;
; LCD_top:LCDt|wparacnt[1]                                                                                                                                                                                                ; 50      ;
; LCD_top:LCDt|wparacnt[2]                                                                                                                                                                                                ; 50      ;
; aud_adcdat~input                                                                                                                                                                                                        ; 48      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[25]~1                                                                                                                                                                           ; 48      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[25]~0                                                                                                                                                                           ; 48      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[20]~1                                                                                                                                                             ; 48      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[20]~0                                                                                                                                                             ; 48      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_src2_reg[9]~31                                                                                                                                                                       ; 48      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_src2_reg[9]~30                                                                                                                                                                       ; 48      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|F_iw[13]~0                                                                                                                                                                             ; 44      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_address                                                                                                                   ; 44      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[42]~2                                                                                                                ; 43      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[42]~2                                                                                                                ; 43      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|active_rnw~1                                                                                                                                                                       ; 43      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_state.000010000                                                                                                                                                                  ; 43      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                          ; 42      ;
; NIOSTOP:NIOSTOP_inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|cpu_instruction_master_qualified_request_epcs_epcs_control_port                                                                       ; 42      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                     ; 41      ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|cpu_data_master_granted_sdram_s1~0                                                                                                                                ; 41      ;
; NIOSTOP:NIOSTOP_inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|cpu_data_master_requests_jtag_uart_avalon_jtag_slave                                                                        ; 39      ;
; video_saa:video_saa|rgbwe~0                                                                                                                                                                                             ; 39      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                   ; 39      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mem_baddr[4]                                                                                                                                                                         ; 39      ;
; LCD_top:LCDt|wparacnt[6]                                                                                                                                                                                                ; 39      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[1]~0                                                                                                                                                             ; 38      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[1]~1                                                                                                                                                             ; 37      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_ctrl_a_not_src                                                                                                                                                                       ; 37      ;
; LED_SW:LED_SW|seg7_type[0]                                                                                                                                                                                              ; 37      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                     ; 35      ;
; LED_SW:LED_SW|seg7_type[1]                                                                                                                                                                                              ; 35      ;
; NIOSTOP:NIOSTOP_inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|cpu_data_master_requests_epcs_epcs_control_port                                                                                       ; 35      ;
; NIOSTOP:NIOSTOP_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_in_a_read_cycle~2                                                                                                 ; 34      ;
; video_saa:video_saa|vin_fldi                                                                                                                                                                                            ; 34      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; 34      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_ctrl_alu_subtract                                                                                                                                                                    ; 34      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_valid                                                                                                                                                                           ; 34      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[10]                                                                                                      ; 34      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_regnum_a_cmp_D                                                                                                                                                                       ; 34      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_ctrl_ld                                                                                                                                                                              ; 33      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_ctrl_src2_choose_imm                                                                                                                                                                 ; 33      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_ctrl_logic                                                                                                                                                                           ; 33      ;
; NIOSTOP:NIOSTOP_inst|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu_data_master_granted_sysid_control_slave~2                                                                                               ; 33      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|d_write                                                                                                                                                                                ; 33      ;
; video_saa:video_saa|yuvwa[0]~0                                                                                                                                                                                          ; 32      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                            ; 32      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_rot_rn[2]                                                                                                                                                                            ; 32      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_rot_rn[4]                                                                                                                                                                            ; 32      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                         ; 32      ;
; NIOSTOP:NIOSTOP_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module                                                                                          ; 32      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_ctrl_rdctl_inst                                                                                                                                                                      ; 32      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_rot_fill_bit                                                                                                                                                                         ; 32      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_ctrl_hi_imm16                                                                                                                                                                        ; 32      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; PS2_TOP:PS2t|TIME_CNT[8]~68                                                                                                                                                                                             ; 32      ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|valid_wrreq~0                                                                                                           ; 32      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_logic_op[0]                                                                                                                                                                          ; 32      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_logic_op[1]                                                                                                                                                                          ; 32      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_alu_result~0                                                                                                                                                                         ; 32      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                   ; 32      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_state.000000010                                                                                                                                                                  ; 32      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|Add8~5                                                                                                                                                                                 ; 32      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|Add8~3                                                                                                                                                                                 ; 32      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~13                                                                                                    ; 31      ;
; NIOSTOP:NIOSTOP_inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_address[0]~1                                                                                                   ; 31      ;
; audio_wm:audio_wm|always10~0                                                                                                                                                                                            ; 30      ;
; audio_wm:audio_wm|always9~0                                                                                                                                                                                             ; 30      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|d_read                                                                                                                                                                                 ; 30      ;
; video_saa:video_saa|rowtime                                                                                                                                                                                             ; 29      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_hbreak_req                                                                                                                                                                           ; 29      ;
; NIOSTOP:NIOSTOP_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_grant_vector[1]~1                                                                                                 ; 29      ;
; NIOSTOP:NIOSTOP_inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|cpu_data_master_requests_jtag_uart_avalon_jtag_slave~2                                                                      ; 29      ;
; LED_SW:LED_SW|seg7_type[3]                                                                                                                                                                                              ; 29      ;
; LCD_top:LCDt|wctrl.W_SETWR2                                                                                                                                                                                             ; 29      ;
; video_saa:video_saa|i2cwcnt[1]                                                                                                                                                                                          ; 29      ;
; video_saa:video_saa|i2cwcnt[5]                                                                                                                                                                                          ; 29      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                    ; 28      ;
; IR_TOP:IR_TOP|always0~5                                                                                                                                                                                                 ; 28      ;
; IR_TOP:IR_TOP|always0~0                                                                                                                                                                                                 ; 28      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                ; 28      ;
; LCD_top:LCDt|wparacnt[4]                                                                                                                                                                                                ; 28      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_ctrl_ld32                                                                                                                                                                            ; 27      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_bht_data[1]                                                                                                                                                                          ; 27      ;
; video_saa:video_saa|i2cwcnt[0]                                                                                                                                                                                          ; 27      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                          ; 26      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_ctrl_crst                                                                                                                                                                            ; 26      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_ctrl_exception                                                                                                                                                                       ; 26      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_ctrl_break                                                                                                                                                                           ; 26      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                   ; 26      ;
; LCD_top:LCDt|pctrl.PAR_8MS                                                                                                                                                                                              ; 26      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_valid_jmp_indirect                                                                                                                                                                   ; 26      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_ctrl_retaddr                                                                                                                                                                         ; 26      ;
; video_saa:video_saa|i2cwcnt[2]                                                                                                                                                                                          ; 26      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_ctrl_jmp_indirect                                                                                                                                                                    ; 25      ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|Selector5~2                                                                                                                                                                             ; 25      ;
; NIOSTOP:NIOSTOP_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_dbs_address[1]                                                                                                                      ; 25      ;
; LED_SW:LED_SW|seg7_type[2]                                                                                                                                                                                              ; 25      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_slow_ld_data_fill_bit                                                                                                                                                                ; 24      ;
; audio_wm:audio_wm|rinvld0                                                                                                                                                                                               ; 24      ;
; audio_wm:audio_wm|linvld0                                                                                                                                                                                               ; 24      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[12]                                                                                                                                                                               ; 24      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_ctrl_b_is_dst                                                                                                                                                                        ; 24      ;
; LED_SW:LED_SW|vga_en                                                                                                                                                                                                    ; 24      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_st_data[0]                                                                                                                                                                           ; 24      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|refresh_request                                                                                                                                                                    ; 24      ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|cpu_instruction_master_read_data_valid_sdram_s1                                                                                                                   ; 23      ;
; UART_TOP:UARTt|UART_RX:I_UART_RX|Equal9~4                                                                                                                                                                               ; 23      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mem_baddr[7]                                                                                                                                                                         ; 23      ;
; video_saa:video_saa|i2cwcnt[3]                                                                                                                                                                                          ; 23      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                        ; 22      ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|readrq                                                                                                                                                                                     ; 22      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[14]                                                                                                                                                                               ; 22      ;
; DS1302Z_TOP:RTCt|always13~0                                                                                                                                                                                             ; 22      ;
; UART_TOP:UARTt|UART_TX:I_UART_TX|Equal0~2                                                                                                                                                                               ; 22      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_state.000000001                                                                                                                                                                  ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                            ; 21      ;
; LCD_top:LCDt|WideOr37~0                                                                                                                                                                                                 ; 21      ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|valid_rdreq~0                                                                                                           ; 21      ;
; LCD_top:LCDt|ctrl.DE_LAY                                                                                                                                                                                                ; 21      ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                ; 21      ;
; NIOSTOP:NIOSTOP_inst|USBSD_RVLD:the_USBSD_RVLD|data_out                                                                                                                                                                 ; 21      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_ctrl_shift_rot_right                                                                                                                                                                 ; 20      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[21]                                                                                                                                                                               ; 20      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[16]                                                                                                                                                                               ; 20      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[13]                                                                                                                                                                               ; 20      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_state.001000000                                                                                                                                                                  ; 20      ;
; LED_SW:LED_SW|sw3rsp~5                                                                                                                                                                                                  ; 19      ;
; LED_SW:LED_SW|always7~3                                                                                                                                                                                                 ; 19      ;
; LED_SW:LED_SW|sw2rsp~5                                                                                                                                                                                                  ; 19      ;
; LED_SW:LED_SW|always7~2                                                                                                                                                                                                 ; 19      ;
; LED_SW:LED_SW|sw1rsp~5                                                                                                                                                                                                  ; 19      ;
; LED_SW:LED_SW|always7~1                                                                                                                                                                                                 ; 19      ;
; LED_SW:LED_SW|sw4rsp~5                                                                                                                                                                                                  ; 19      ;
; LED_SW:LED_SW|always7~0                                                                                                                                                                                                 ; 19      ;
; NIOSTOP:NIOSTOP_inst|LAN_spi_control_port_arbitrator:the_LAN_spi_control_port|LAN_spi_control_port_chipselect                                                                                                           ; 19      ;
; PS2_TOP:PS2t|Equal3~0                                                                                                                                                                                                   ; 19      ;
; NIOSTOP:NIOSTOP_inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_address[2]~2                                                                                                   ; 19      ;
; seg7_led:seg7_led|ledsel[0]                                                                                                                                                                                             ; 19      ;
; PS2_TOP:PS2t|TIME_CNT[17]                                                                                                                                                                                               ; 19      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[18]~21                      ; 18      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[11]                                                                                                                                                                               ; 18      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_src2_hazard_E                                                                                                                                                                        ; 18      ;
; PS2_TOP:PS2t|Equal1~9                                                                                                                                                                                                   ; 18      ;
; LED_SW:LED_SW|disptype[1]                                                                                                                                                                                               ; 18      ;
; UART_TOP:UARTt|UART_TX:I_UART_TX|UART_TX_CS.IDLE                                                                                                                                                                        ; 18      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mem_baddr[5]                                                                                                                                                                         ; 18      ;
; LCD_top:LCDt|Equal6~0                                                                                                                                                                                                   ; 18      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|always5~0                                                                                                                                                                          ; 18      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|init_done                                                                                                                                                                          ; 18      ;
; LED_SW:LED_SW|btn6rsp~5                                                                                                                                                                                                 ; 17      ;
; LED_SW:LED_SW|always8~2                                                                                                                                                                                                 ; 17      ;
; LED_SW:LED_SW|btn3rsp~5                                                                                                                                                                                                 ; 17      ;
; LED_SW:LED_SW|always8~1                                                                                                                                                                                                 ; 17      ;
; LED_SW:LED_SW|btn2rsp~5                                                                                                                                                                                                 ; 17      ;
; LED_SW:LED_SW|always8~0                                                                                                                                                                                                 ; 17      ;
; LCD_top:LCDt|dlycnt[4]~51                                                                                                                                                                                               ; 17      ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|CTRL.DRREAD                                                                                                                                                                                ; 17      ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|Selector59~0                                                                                                                                                                            ; 17      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[15]                                                                                                                                                                               ; 17      ;
; PS2_TOP:PS2t|Equal1~10                                                                                                                                                                                                  ; 17      ;
; LCD_top:LCDt|wdata[8]~6                                                                                                                                                                                                 ; 17      ;
; LED_SW:LED_SW|disptype[0]                                                                                                                                                                                               ; 17      ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|cpu_instruction_master_granted_sdram_s1~0                                                                                                                         ; 17      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_line[5]                                                                                                                                                                        ; 17      ;
; video_saa:video_saa|i2c_cnt[1]                                                                                                                                                                                          ; 17      ;
; video_saa:video_saa|i2c_cnt[2]                                                                                                                                                                                          ; 17      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|WideOr9~0                                                                                                                                                                          ; 17      ;
; NIOSTOP:NIOSTOP_inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_grant_vector[1]~0                                                                                              ; 17      ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|fifo_contains_ones_n                                       ; 17      ;
; seg7_led:seg7_led|ledsel[1]                                                                                                                                                                                             ; 17      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_regnum_b_cmp_D                                                                                                                                                                       ; 17      ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|addrwflg                                                                                                                                                                                   ; 17      ;
; vga_top:VGAt|hpixcnt[9]                                                                                                                                                                                                 ; 17      ;
; vga_top:VGAt|hpixcnt[8]                                                                                                                                                                                                 ; 17      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                            ; 16      ;
; video_saa:video_saa|rgbtmp[0]~0                                                                                                                                                                                         ; 16      ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|slaveselect_wr_strobe~0                                                                                                                                                                ; 16      ;
; NIOSTOP:NIOSTOP_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always2~0                                                                                                                             ; 16      ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_wr_strobe                                                                                                                                     ; 16      ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|always6~0                                                                                                                                                                              ; 16      ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|endofpacketvalue_wr_strobe                                                                                                                                                             ; 16      ;
; NIOSTOP:NIOSTOP_inst|cpu_data_master_arbitrator:the_cpu_data_master|always3~0                                                                                                                                           ; 16      ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|read_0                                                                                                                                                                     ; 16      ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                    ; 16      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                            ; 16      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr~19                          ; 16      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_data[10]~0                                                                                                                                                                       ; 16      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_st_data[3]                                                                                                                                                                           ; 16      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_st_data[1]                                                                                                                                                                           ; 16      ;
; NIOSTOP:NIOSTOP_inst|USBSD_RDO:the_USBSD_RDO|always0~0                                                                                                                                                                  ; 16      ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|comb~0                                                                                                                                                            ; 16      ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|slaveselect_wr_strobe                                                                                                                                          ; 16      ;
; LED_SW:LED_SW|extio_en                                                                                                                                                                                                  ; 16      ;
; LED_SW:LED_SW|sw2_on                                                                                                                                                                                                    ; 16      ;
; LED_SW:LED_SW|sw1_on                                                                                                                                                                                                    ; 16      ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|always6~0                                                                                                                                                      ; 16      ;
; NIOSTOP:NIOSTOP_inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_address[1]~0                                                                                                   ; 16      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                     ; 15      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_src2[26]~0                                                                                                                                                                           ; 15      ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|CTRL.DRWAIT                                                                                                                                                                                ; 15      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[2]                                                                                                                                                                                ; 15      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|cnt[0]                                                                                                                                                                                  ; 15      ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|stage_0                                                    ; 15      ;
; LCD_top:LCDt|wpixfst                                                                                                                                                                                                    ; 15      ;
; LCD_top:LCDt|wpixcnt[0]                                                                                                                                                                                                 ; 15      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[0]                                                                                                                   ; 15      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[1]                                                                                                                   ; 15      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|i_read                                                                                                                                                                                 ; 15      ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|SM_RTC_CS.IDLE                                                                                                                                                                 ; 15      ;
; video_saa:video_saa|i2cwcnt[4]                                                                                                                                                                                          ; 15      ;
; LCD_top:LCDt|wpixcnt[3]                                                                                                                                                                                                 ; 15      ;
; video_saa:video_saa|vin_sav                                                                                                                                                                                             ; 14      ;
; video_saa:video_saa|vin01_wa[4]~0                                                                                                                                                                                       ; 14      ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                   ; 14      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_st_data[2]                                                                                                                                                                           ; 14      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_st_data[4]                                                                                                                                                                           ; 14      ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_wreq                                                                                                                                                                                   ; 14      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_ic_fill_starting_d1                                                                                                                                                                  ; 14      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|Equal171~1                                                                                                                                                                             ; 14      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[4]                                                                                                                                                                                ; 14      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_st_data[6]                                                                                                                                                                           ; 14      ;
; LCD_top:LCDt|pctrl.PAR_IDLE                                                                                                                                                                                             ; 14      ;
; LCD_top:LCDt|ctrl.DE_LAY1                                                                                                                                                                                               ; 14      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_st_data[7]                                                                                                                                                                           ; 14      ;
; LED_SW:LED_SW|sw3_on                                                                                                                                                                                                    ; 14      ;
; LED_SW:LED_SW|sw4_on                                                                                                                                                                                                    ; 14      ;
; NIOSTOP:NIOSTOP_inst|USBSD_RDO_s1_arbitrator:the_USBSD_RDO_s1|cpu_data_master_requests_USBSD_RDO_s1~0                                                                                                                   ; 14      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mem_baddr[6]                                                                                                                                                                         ; 14      ;
; video_saa:video_saa|i2c_waddr[4]~7                                                                                                                                                                                      ; 13      ;
; video_saa:video_saa|signu1[7]                                                                                                                                                                                           ; 13      ;
; NIOSTOP:NIOSTOP_inst|USBSD_RDO_s1_arbitrator:the_USBSD_RDO_s1|cpu_data_master_requests_USBSD_RDO_s1                                                                                                                     ; 13      ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|CTRL.DRWRT                                                                                                                                                                                 ; 13      ;
; UART_TOP:UARTt|UART_RX:I_UART_RX|TIME_CNT[9]~0                                                                                                                                                                          ; 13      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[0]                                                                                                                                                                                ; 13      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[1]                                                                                                                                                                                ; 13      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 13      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[2]~13                       ; 13      ;
; UART_TOP:UARTt|UART_TX:I_UART_TX|UART_TX_CS.SEND_START                                                                                                                                                                  ; 13      ;
; dispctrl:dispctrl|dispinit0                                                                                                                                                                                             ; 13      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|i_state.011                                                                                                                                                                        ; 13      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|i_state.000                                                                                                                                                                        ; 13      ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.ACTIVES                                                                                                                                                                           ; 13      ;
; NIOSTOP:NIOSTOP_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_waitrequest                                                                                                                         ; 13      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mem_baddr[10]                                                                                                                                                                        ; 13      ;
; video_saa:video_saa|i2c_cnt[3]                                                                                                                                                                                          ; 13      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_addr[7]~2                                                                                                                                                                        ; 13      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_state.100000000                                                                                                                                                                  ; 13      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_addr[7]~0                                                                                                                                                                        ; 13      ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|SCLK_reg                                                                                                                                                       ; 13      ;
; LCD_top:LCDt|wpixcnt[1]                                                                                                                                                                                                 ; 13      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                            ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                    ; 12      ;
; ~GND                                                                                                                                                                                                                    ; 12      ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|WideOr16~5                                                                                                                                                                              ; 12      ;
; video_saa:video_saa|vin_yflg                                                                                                                                                                                            ; 12      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_slow_inst_result[6]~25                                                                                                                                                               ; 12      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_slow_inst_result[6]~24                                                                                                                                                               ; 12      ;
; IR_TOP:IR_TOP|ctrl.IR_BIN                                                                                                                                                                                               ; 12      ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|always2~0                                                                                                                                                                                  ; 12      ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|always8~1                                                                                                                                                                                  ; 12      ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|always8~0                                                                                                                                                                                  ; 12      ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|wtdrwfrmf                                                                                                                                                                                  ; 12      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_src2_imm[30]~5                                                                                                                                                                       ; 12      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_st_data[5]                                                                                                                                                                           ; 12      ;
; video_saa:video_saa|i2c_ctrl.I2C_SET                                                                                                                                                                                    ; 12      ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_577:rdptr_g1p|counter7a[5]                                                                                ; 12      ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_577:rdptr_g1p|counter7a[2]                                                                                ; 12      ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|loc_rreq                                                                                                                                                                                   ; 12      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|hbreak_enabled                                                                                                                                                                         ; 12      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[5]                                                                                                                                                                                ; 12      ;
; UART_TOP:UARTt|UART_TX:I_UART_TX|Equal1~1                                                                                                                                                                               ; 12      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|Equal0~4                                                                                                                                                                           ; 12      ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.READS                                                                                                                                                                             ; 12      ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.WRITES                                                                                                                                                                            ; 12      ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|WideOr15~0                                                                                                                                                                              ; 12      ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.RACTIVE                                                                                                                                                                           ; 12      ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|transmitting                                                                                                                                                                           ; 12      ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|Equal2~0                                                                                                                                                                               ; 12      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_st_data[10]                                                                                                                                                                          ; 12      ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|SM_RTC_CS.FINISHED                                                                                                                                                             ; 12      ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|SCLK_reg                                                                                                                                                                               ; 12      ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|viewfrmfst                                                                                                                                                                                 ; 12      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src2[4]                                                                                                                                                                              ; 12      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src2[0]                                                                                                                                                                              ; 12      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src2[1]                                                                                                                                                                              ; 12      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src2[2]                                                                                                                                                                              ; 12      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src2[3]                                                                                                                                                                              ; 12      ;
; audio_wm:audio_wm|i2cwcnt[3]                                                                                                                                                                                            ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                     ; 11      ;
; video_saa:video_saa|rowrspcnt[9]~13                                                                                                                                                                                     ; 11      ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                    ; 11      ;
; video_saa:video_saa|i2c_ctrl.I2C_END                                                                                                                                                                                    ; 11      ;
; audio_wm:audio_wm|i2c_ctrl.I2C_END                                                                                                                                                                                      ; 11      ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_577:rdptr_g1p|counter7a[6]                                                                                ; 11      ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_577:rdptr_g1p|counter7a[3]                                                                                ; 11      ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_577:rdptr_g1p|counter7a[1]                                                                                ; 11      ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_577:rdptr_g1p|counter7a[0]                                                                                ; 11      ;
; ddr_top:ddrtop|vfifofrmi                                                                                                                                                                                                ; 11      ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|wrtrq                                                                                                                                                                                      ; 11      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                     ; 11      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[3]                                                                                                                                                                                ; 11      ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                     ; 11      ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|transmitting~0                                                                                                                                                                         ; 11      ;
; audio_wm:audio_wm|i2c_ctrl.I2C_SET                                                                                                                                                                                      ; 11      ;
; audio_wm:audio_wm|i2crwi                                                                                                                                                                                                ; 11      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|i_state.010                                                                                                                                                                        ; 11      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|i_state.101                                                                                                                                                                        ; 11      ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.WAIT_OP                                                                                                                                                                           ; 11      ;
; audio_wm:audio_wm|i2c_cnt[1]                                                                                                                                                                                            ; 11      ;
; video_saa:video_saa|i2c_cnt[6]                                                                                                                                                                                          ; 11      ;
; video_saa:video_saa|i2c_cnt[4]                                                                                                                                                                                          ; 11      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|i_addr[12]                                                                                                                                                                         ; 11      ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|pending                                                                                                                                                                            ; 11      ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|transmitting~0                                                                                                                                                 ; 11      ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|Equal2~0                                                                                                                                                       ; 11      ;
; vga_top:VGAt|hdisply                                                                                                                                                                                                    ; 11      ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|transmitting                                                                                                                                                   ; 11      ;
; video_saa:video_saa|vd7[10]                                                                                                                                                                                             ; 11      ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|n[6]                                                                                                                                                                                    ; 11      ;
; LCD_top:LCDt|wpixcnt[2]                                                                                                                                                                                                 ; 11      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                          ; 10      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                            ; 10      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                            ; 10      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                            ; 10      ;
; PS2_TOP:PS2t|BIT_SHIFT[5]~2                                                                                                                                                                                             ; 10      ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|data_to_cpu[7]~0                                                                                                                                               ; 10      ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|data_to_cpu[6]~0                                                                                                                                                                       ; 10      ;
; audio_wm:audio_wm|rrsptime                                                                                                                                                                                              ; 10      ;
; audio_wm:audio_wm|lrsptime                                                                                                                                                                                              ; 10      ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_577:rdptr_g1p|counter7a[8]                                                                                ; 10      ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_577:rdptr_g1p|counter7a[7]                                                                                ; 10      ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_577:rdptr_g1p|counter7a[4]                                                                                ; 10      ;
; LCD_top:LCDt|pctrl.PAR_DLY1                                                                                                                                                                                             ; 10      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                             ; 10      ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                             ; 10      ;
; vga_top:VGAt|always0~6                                                                                                                                                                                                  ; 10      ;
; audio_wm:audio_wm|i2c_waddr[4]~1                                                                                                                                                                                        ; 10      ;
; video_saa:video_saa|i2crwi                                                                                                                                                                                              ; 10      ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|cnt[1]                                                                                                                                                                                  ; 10      ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always15~0                                                 ; 10      ;
; audio_wm:audio_wm|i2c_cnt[2]                                                                                                                                                                                            ; 10      ;
; video_saa:video_saa|i2c_cnt[5]                                                                                                                                                                                          ; 10      ;
; LCD_top:LCDt|lcd_dat[3]~0                                                                                                                                                                                               ; 10      ;
; UART_TOP:UARTt|BYTE_CNT[4]                                                                                                                                                                                              ; 10      ;
; audio_wm:audio_wm|rrspcnt[3]                                                                                                                                                                                            ; 10      ;
; audio_wm:audio_wm|rrspcnt[0]                                                                                                                                                                                            ; 10      ;
; audio_wm:audio_wm|lrspcnt[3]                                                                                                                                                                                            ; 10      ;
; audio_wm:audio_wm|lrspcnt[0]                                                                                                                                                                                            ; 10      ;
; audio_wm:audio_wm|i2cwcnt[2]                                                                                                                                                                                            ; 10      ;
; audio_wm:audio_wm|rdocnt[3]                                                                                                                                                                                             ; 10      ;
; audio_wm:audio_wm|ldocnt[3]                                                                                                                                                                                             ; 10      ;
; EXT_IO:EXT_IO|ncnt[15]                                                                                                                                                                                                  ; 10      ;
; EXT_IO:EXT_IO|ncnt[14]                                                                                                                                                                                                  ; 10      ;
; EXT_IO:EXT_IO|ncnt[13]                                                                                                                                                                                                  ; 10      ;
; EXT_IO:EXT_IO|ncnt[12]                                                                                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                            ; 9       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                              ; 9       ;
; video_saa:video_saa|vin01_we~0                                                                                                                                                                                          ; 9       ;
; NIOSTOP:NIOSTOP_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[19]~84                                                                                                                     ; 9       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_ld_align_sh16                                                                                                                                                                        ; 9       ;
; UART_TOP:UARTt|BYTE_CNT[0]                                                                                                                                                                                              ; 9       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|loc_rdy                                                                                                                                                                                 ; 9       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                             ; 9       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_alu_result[0]                                                                                                                                                                        ; 9       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_st_data[9]                                                                                                                                                                           ; 9       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_st_data[8]                                                                                                                                                                           ; 9       ;
; IR_TOP:IR_TOP|bin_0                                                                                                                                                                                                     ; 9       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|wrptr_g[6]                                                                                                              ; 9       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|wrptr_g[3]                                                                                                              ; 9       ;
; dispctrl:dispctrl|dispcol[0]~28                                                                                                                                                                                         ; 9       ;
; dispctrl:dispctrl|dispcol[0]~27                                                                                                                                                                                         ; 9       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_iw[0]                                                                                                                                                                                ; 9       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_iw[3]                                                                                                                                                                                ; 9       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_iw[1]                                                                                                                                                                                ; 9       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|state                                                                                                                        ; 9       ;
; IR_TOP:IR_TOP|bin32_vld                                                                                                                                                                                                 ; 9       ;
; UART_TOP:UARTt|UART_RX:I_UART_RX|TIME_CNT[4]                                                                                                                                                                            ; 9       ;
; vga_top:VGAt|frminit                                                                                                                                                                                                    ; 9       ;
; UART_TOP:UARTt|UART_TX:I_UART_TX|always14~1                                                                                                                                                                             ; 9       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_line[4]                                                                                                                                                                        ; 9       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_line[3]                                                                                                                                                                        ; 9       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_line[2]                                                                                                                                                                        ; 9       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_line[1]                                                                                                                                                                        ; 9       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_line[0]                                                                                                                                                                        ; 9       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|cnt[2]                                                                                                                                                                                  ; 9       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.RFRSH_WT                                                                                                                                                                          ; 9       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.RFRSH_WT1                                                                                                                                                                         ; 9       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.INIT_END                                                                                                                                                                          ; 9       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.LOAD_MRS                                                                                                                                                                          ; 9       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_valid_from_E                                                                                                                                                                         ; 9       ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|cpu_data_master_qualified_request_sdram_s1~3                                                                                                                      ; 9       ;
; NIOSTOP:NIOSTOP_inst|pio_led:the_pio_led|always0~0                                                                                                                                                                      ; 9       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_state.000001000                                                                                                                                                                  ; 9       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_state.010000000                                                                                                                                                                  ; 9       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_state.000000100                                                                                                                                                                  ; 9       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mem_baddr[26]                                                                                                                                                                        ; 9       ;
; audio_wm:audio_wm|rrspcnt[4]                                                                                                                                                                                            ; 9       ;
; audio_wm:audio_wm|lrspcnt[4]                                                                                                                                                                                            ; 9       ;
; IR_TOP:IR_TOP|bincnt[2]                                                                                                                                                                                                 ; 9       ;
; audio_wm:audio_wm|i2cwcnt[1]                                                                                                                                                                                            ; 9       ;
; audio_wm:audio_wm|rdocnt[2]                                                                                                                                                                                             ; 9       ;
; audio_wm:audio_wm|ldocnt[2]                                                                                                                                                                                             ; 9       ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                ; 8       ;
; PS2_TOP:PS2t|DATA_REC0[0]~2                                                                                                                                                                                             ; 8       ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|shift_reg[7]~10                                                                                                                                                                        ; 8       ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|shift_reg[5]~12                                                                                                                                                ; 8       ;
; video_saa:video_saa|vdtmp[0]~0                                                                                                                                                                                          ; 8       ;
; video_saa:video_saa|udtmp[0]~0                                                                                                                                                                                          ; 8       ;
; video_saa:video_saa|ydtmp[7]~0                                                                                                                                                                                          ; 8       ;
; video_saa:video_saa|vin0_wa00[1]~12                                                                                                                                                                                     ; 8       ;
; video_saa:video_saa|vin0_wa0[1]~0                                                                                                                                                                                       ; 8       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[2]~0                                                                                                                   ; 8       ;
; ddr_top:ddrtop|Equal1~5                                                                                                                                                                                                 ; 8       ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|control_wr_strobe                                                                                                                                                                      ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_br_cond_taken_history[0]~0                                                                                                                                                           ; 8       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|rvalid~0                                                                                                                                                                   ; 8       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                 ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_ld_align_byte1_fill                                                                                                                                                                  ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_rot_pass1                                                                                                                                                                            ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_rot_sel_fill1                                                                                                                                                                        ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_rot_pass2                                                                                                                                                                            ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_rot_sel_fill2                                                                                                                                                                        ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_rot_pass3                                                                                                                                                                            ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_rot_sel_fill3                                                                                                                                                                        ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[4]~77                                                                                                                      ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                  ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_rot_pass0                                                                                                                                                                            ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_rot_sel_fill0                                                                                                                                                                        ; 8       ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|always7~1                                                                                                                                                                      ; 8       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a2                                                                                  ; 8       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a5                                                                                  ; 8       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|rcnt[0]~10                                                                                                                                                                                 ; 8       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|WideOr14~3                                                                                                                                                                              ; 8       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|WideOr15                                                                                                                                                                                ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[8]                                                                                                                                                                                ; 8       ;
; NIOSTOP:NIOSTOP_inst|USB_SDO_I_s1_arbitrator:the_USB_SDO_I_s1|cpu_data_master_granted_USB_SDO_I_s1~0                                                                                                                    ; 8       ;
; UART_TOP:UARTt|UART_RX:I_UART_RX|always5~14                                                                                                                                                                             ; 8       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|wrptr_g[8]                                                                                                              ; 8       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|wrptr_g[5]                                                                                                              ; 8       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|wrptr_g[2]                                                                                                              ; 8       ;
; dispctrl:dispctrl|disprow[5]~20                                                                                                                                                                                         ; 8       ;
; LCD_top:LCDt|Selector83~3                                                                                                                                                                                               ; 8       ;
; LCD_top:LCDt|wdone                                                                                                                                                                                                      ; 8       ;
; LCD_top:LCDt|WideOr7~0                                                                                                                                                                                                  ; 8       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|i_count[1]                                                                                                                                                                         ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|Equal258~0                                                                                                                                                                             ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_dp_offset[0]                                                                                                                                                                   ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                            ; 8       ;
; DS1302Z_TOP:RTCt|always3~1                                                                                                                                                                                              ; 8       ;
; LED_SW:LED_SW|seg7_dusbsd~1                                                                                                                                                                                             ; 8       ;
; UART_TOP:UARTt|UART_RX:I_UART_RX|TIME_CNT[3]                                                                                                                                                                            ; 8       ;
; DS1302Z_TOP:RTCt|always1~1                                                                                                                                                                                              ; 8       ;
; DS1302Z_TOP:RTCt|TIME_CNT[0]                                                                                                                                                                                            ; 8       ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|write_tx_holding                                                                                                                                                                       ; 8       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_count[1]                                                                                                                                                                         ; 8       ;
; NIOSTOP:NIOSTOP_inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|WideOr1                                                                                                                               ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_run~4                                                                                                          ; 8       ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|cpu_instruction_master_qualified_request_sdram_s1~0                                                                                                               ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_qualified_request_cpu_jtag_debug_module                                                                          ; 8       ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|write_tx_holding                                                                                                                                               ; 8       ;
; seg7_led:seg7_led|led_data3[2]~1                                                                                                                                                                                        ; 8       ;
; dispctrl:dispctrl|time1ms                                                                                                                                                                                               ; 8       ;
; audio_wm:audio_wm|i2c_cnt[4]                                                                                                                                                                                            ; 8       ;
; LCD_top:LCDt|wctrl.W_END1                                                                                                                                                                                               ; 8       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|Equal1~0                                                                                                                     ; 8       ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|control_wr_strobe                                                                                                                                              ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_line[6]                                                                                                                                                                        ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mem_baddr[12]                                                                                                                                                                        ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module~5                                                                                        ; 8       ;
; UART_TOP:UARTt|BYTE_CNT[1]                                                                                                                                                                                              ; 8       ;
; UART_TOP:UARTt|BYTE_CNT[3]                                                                                                                                                                                              ; 8       ;
; UART_TOP:UARTt|BYTE_CNT[2]                                                                                                                                                                                              ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[4]                                                                                                       ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[3]                                                                                                       ; 8       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[2]                                                                                                       ; 8       ;
; audio_wm:audio_wm|i2cwcnt[0]                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                ; 7       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|f_select                                                                                                                                                                           ; 7       ;
; ddr_top:ddrtop|time1ms                                                                                                                                                                                                  ; 7       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                      ; 7       ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|data_to_cpu[7]~1                                                                                                                                               ; 7       ;
; video_saa:video_saa|i2cwcnt[1]~9                                                                                                                                                                                        ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[16]~92                                                                                                                     ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_tag_wraddress[6]~6                                                                                                                                                                  ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~44                                                                                                                         ; 7       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                      ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[0]~0                                                                                                      ; 7       ;
; IR_TOP:IR_TOP|bincnt[5]~13                                                                                                                                                                                              ; 7       ;
; IR_TOP:IR_TOP|ctrl.IR_IDLE                                                                                                                                                                                              ; 7       ;
; audio_wm:audio_wm|Equal11~0                                                                                                                                                                                             ; 7       ;
; audio_wm:audio_wm|Equal10~0                                                                                                                                                                                             ; 7       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|_~0                                                                                                                     ; 7       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a6                                                                                  ; 7       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a0                                                                                  ; 7       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a3                                                                                  ; 7       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|m[7]~13                                                                                                                                                                                 ; 7       ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|always1~0                                                                ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[7]                                                                                                                                                                                ; 7       ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|Selector2~1                                                                                                                                                                    ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|Equal0~0                                                                                                         ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_st_data[15]                                                                                                                                                                          ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_st_data[14]                                                                                                                                                                          ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_st_data[13]                                                                                                                                                                          ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_st_data[12]                                                                                                                                                                          ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_st_data[11]                                                                                                                                                                          ; 7       ;
; DS1302Z_TOP:RTCt|RTC_FSM_CS.INIT_CONTROL                                                                                                                                                                                ; 7       ;
; DS1302Z_TOP:RTCt|RTC_FSM_CS.INIT_DATE                                                                                                                                                                                   ; 7       ;
; audio_wm:audio_wm|i2cwcnt[1]~9                                                                                                                                                                                          ; 7       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|wrptr_g[7]                                                                                                              ; 7       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|wrptr_g[4]                                                                                                              ; 7       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|wrptr_g[1]                                                                                                              ; 7       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|wrptr_g[0]                                                                                                              ; 7       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|i_count[2]                                                                                                                                                                         ; 7       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|Selector5~25                                                                                                                                                                            ; 7       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|Equal9~2                                                                                                                                                                                ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[5]                                                                                                                                                                              ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[6]                                                                                                                                                                              ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[7]                                                                                                                                                                              ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[8]                                                                                                                                                                              ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[9]                                                                                                                                                                              ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[10]                                                                                                                                                                             ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[25]                                                                                                                                                                             ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[11]                                                                                                                                                                             ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[14]                                                                                                                                                                             ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[13]                                                                                                                                                                             ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[12]                                                                                                                                                                             ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[15]                                                                                                                                                                             ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[16]                                                                                                                                                                             ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[17]                                                                                                                                                                             ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[18]                                                                                                                                                                             ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[19]                                                                                                                                                                             ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[20]                                                                                                                                                                             ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[21]                                                                                                                                                                             ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[22]                                                                                                                                                                             ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[23]                                                                                                                                                                             ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[24]                                                                                                                                                                             ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[26]                                                                                                                                                                             ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[4]                                                                                                                                                                              ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|Equal171~0                                                                                                                                                                             ; 7       ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter_next_value[0]~0                                                                                                                        ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[2]                                                                                                                                                                              ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[3]                                                                                                                                                                              ; 7       ;
; dispctrl:dispctrl|Equal4~5                                                                                                                                                                                              ; 7       ;
; UART_TOP:UARTt|UART_RX:I_UART_RX|TIME_CNT[1]                                                                                                                                                                            ; 7       ;
; UART_TOP:UARTt|UART_RX:I_UART_RX|TIME_CNT[2]                                                                                                                                                                            ; 7       ;
; UART_TOP:UARTt|UART_RX:I_UART_RX|TIME_CNT[7]                                                                                                                                                                            ; 7       ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|TIME_CNT[2]~11                                                                                                                                                                 ; 7       ;
; audio_wm:audio_wm|i2c_cnt[5]~1                                                                                                                                                                                          ; 7       ;
; video_saa:video_saa|i2c_cnt[0]~1                                                                                                                                                                                        ; 7       ;
; LCD_top:LCDt|pctrl.PAR_WINIT                                                                                                                                                                                            ; 7       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_count[2]                                                                                                                                                                         ; 7       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|Equal9~0                                                                                                                                                                                ; 7       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.LOAD_EMRS                                                                                                                                                                         ; 7       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.INIT_PCH2                                                                                                                                                                         ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_ap_offset[0]~0                                                                                                                                                                 ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_cdr                     ; 7       ;
; PS2_TOP:PS2t|DATA_REC0[5]                                                                                                                                                                                               ; 7       ;
; PS2_TOP:PS2t|DATA_REC0[1]                                                                                                                                                                                               ; 7       ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|always15~1                                                                                                                                                                     ; 7       ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|BIT_CNT[0]                                                                                                                                                                     ; 7       ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|tx_holding_primed                                                                                                                                                                      ; 7       ;
; video_saa:video_saa|i2c_cnt[0]                                                                                                                                                                                          ; 7       ;
; LCD_top:LCDt|wdly[0]                                                                                                                                                                                                    ; 7       ;
; LCD_top:LCDt|wdly[1]                                                                                                                                                                                                    ; 7       ;
; LCD_top:LCDt|wdly[2]                                                                                                                                                                                                    ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_tag[0]                                                                                                                                                                         ; 7       ;
; NIOSTOP:NIOSTOP_inst|NIOSTOP_reset_clk_domain_synch_module:NIOSTOP_reset_clk_domain_synch|data_out                                                                                                                      ; 7       ;
; seg7_led:seg7_led|led_data3[3]                                                                                                                                                                                          ; 7       ;
; seg7_led:seg7_led|led_data3[1]                                                                                                                                                                                          ; 7       ;
; seg7_led:seg7_led|led_data3[0]                                                                                                                                                                                          ; 7       ;
; seg7_led:seg7_led|led_data0[3]                                                                                                                                                                                          ; 7       ;
; seg7_led:seg7_led|led_data1[2]                                                                                                                                                                                          ; 7       ;
; seg7_led:seg7_led|led_data2[2]                                                                                                                                                                                          ; 7       ;
; seg7_led:seg7_led|led_data2[1]                                                                                                                                                                                          ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[1]                                                                                         ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[2]                                                                                         ; 7       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[0]                                                                                         ; 7       ;
; IR_TOP:IR_TOP|bincnt[3]                                                                                                                                                                                                 ; 7       ;
; IR_TOP:IR_TOP|bincnt[1]                                                                                                                                                                                                 ; 7       ;
; IR_TOP:IR_TOP|bincnt[0]                                                                                                                                                                                                 ; 7       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|n[3]                                                                                                                                                                                    ; 7       ;
; audio_wm:audio_wm|rdocnt[1]                                                                                                                                                                                             ; 7       ;
; audio_wm:audio_wm|ldocnt[1]                                                                                                                                                                                             ; 7       ;
; seg7_led:seg7_led|led_data3[2]                                                                                                                                                                                          ; 7       ;
; seg7_led:seg7_led|led_data0[2]                                                                                                                                                                                          ; 7       ;
; seg7_led:seg7_led|led_data0[1]                                                                                                                                                                                          ; 7       ;
; seg7_led:seg7_led|led_data0[0]                                                                                                                                                                                          ; 7       ;
; seg7_led:seg7_led|led_data1[3]                                                                                                                                                                                          ; 7       ;
; seg7_led:seg7_led|led_data1[1]                                                                                                                                                                                          ; 7       ;
; seg7_led:seg7_led|led_data1[0]                                                                                                                                                                                          ; 7       ;
; seg7_led:seg7_led|led_data2[3]                                                                                                                                                                                          ; 7       ;
; seg7_led:seg7_led|led_data2[0]                                                                                                                                                                                          ; 7       ;
; sld_hub:auto_hub|node_ena_proc~1                                                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                            ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_qualified_request_cpu_jtag_debug_module~1                                                                               ; 6       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                         ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~181                                                                                                                     ; 6       ;
; video_saa:video_saa|vin0_cwa0[4]~8                                                                                                                                                                                      ; 6       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                         ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_ctrl_shift_rot_left                                                                                                                                                                  ; 6       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]     ; 6       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                   ; 6       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]     ; 6       ;
; audio_wm:audio_wm|rrsptime~0                                                                                                                                                                                            ; 6       ;
; audio_wm:audio_wm|lrsptime~0                                                                                                                                                                                            ; 6       ;
; NIOSTOP:NIOSTOP_inst|USB_SDI_O:the_USB_SDI_O|Equal0~0                                                                                                                                                                   ; 6       ;
; audio_wm:audio_wm|Decoder2~4                                                                                                                                                                                            ; 6       ;
; audio_wm:audio_wm|Decoder2~3                                                                                                                                                                                            ; 6       ;
; audio_wm:audio_wm|Decoder1~4                                                                                                                                                                                            ; 6       ;
; audio_wm:audio_wm|Decoder1~3                                                                                                                                                                                            ; 6       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a8                                                                                  ; 6       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a7                                                                                  ; 6       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a1                                                                                  ; 6       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a4                                                                                  ; 6       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|wcnt[4]~8                                                                                                                                                                                  ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_ctrl_unsigned_lo_imm16                                                                                                                                                               ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[6]~27                                                                                                                                                             ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[5]~23                                                                                                                                                             ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[4]~19                                                                                                                                                             ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[3]~15                                                                                                                                                             ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[2]~11                                                                                                                                                             ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[1]~7                                                                                                                                                              ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[0]~3                                                                                                                                                              ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[6]                                                                                                                                                                                ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_alu_result[1]                                                                                                                                                                        ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|Equal171~2                                                                                                                                                                             ; 6       ;
; DS1302Z_TOP:RTCt|RTC_FSM_CS.INIT_DAY                                                                                                                                                                                    ; 6       ;
; DS1302Z_TOP:RTCt|RTC_FSM_CS.READ_DAY                                                                                                                                                                                    ; 6       ;
; DS1302Z_TOP:RTCt|RTC_FSM_CS.READ_DATE                                                                                                                                                                                   ; 6       ;
; DS1302Z_TOP:RTCt|RTC_FSM_CS.READ_HR                                                                                                                                                                                     ; 6       ;
; DS1302Z_TOP:RTCt|RTC_FSM_CS.READ_YEAR                                                                                                                                                                                   ; 6       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_count[0]                                                                                                                                                                         ; 6       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|Selector5~15                                                                                                                                                                            ; 6       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|Selector5~7                                                                                                                                                                             ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[31]                                                                                                                                                                             ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_iw[2]                                                                                                                                                                                ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|latched_oci_tb_hbreak_req                                                                                                                                                              ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_dp_offset[1]                                                                                                                                                                   ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_issue                                                                                                                                                                                ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|always82~0                                                                                                                                                                             ; 6       ;
; DS1302Z_TOP:RTCt|RTC_FSM_CS.READ_MIN                                                                                                                                                                                    ; 6       ;
; UART_TOP:UARTt|UART_RX:I_UART_RX|TIME_CNT[6]                                                                                                                                                                            ; 6       ;
; UART_TOP:UARTt|UART_RX:I_UART_RX|TIME_CNT[8]                                                                                                                                                                            ; 6       ;
; UART_TOP:UARTt|UART_RX:I_UART_RX|TIME_CNT[11]                                                                                                                                                                           ; 6       ;
; UART_TOP:UARTt|UART_RX:I_UART_RX|TIME_CNT[9]                                                                                                                                                                            ; 6       ;
; DS1302Z_TOP:RTCt|RTC_FSM_CS.READ_SEC                                                                                                                                                                                    ; 6       ;
; DS1302Z_TOP:RTCt|TIME_CNT[3]                                                                                                                                                                                            ; 6       ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|SM_RTC_CS.SEND_ADDR                                                                                                                                                            ; 6       ;
; vga_top:VGAt|Equal3~2                                                                                                                                                                                                   ; 6       ;
; UART_TOP:UARTt|UART_TX:I_UART_TX|BIT_CNT[0]                                                                                                                                                                             ; 6       ;
; audio_wm:audio_wm|rdocnt[4]~14                                                                                                                                                                                          ; 6       ;
; audio_wm:audio_wm|ldocnt[2]~6                                                                                                                                                                                           ; 6       ;
; dispctrl:dispctrl|tmpdata[10]                                                                                                                                                                                           ; 6       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|comb~0                                                                                                                                                                             ; 6       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.RD_PCH                                                                                                                                                                            ; 6       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.WRT_PCH                                                                                                                                                                           ; 6       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.WPCH_PRE                                                                                                                                                                          ; 6       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.LOAD_MRSDLL                                                                                                                                                                       ; 6       ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[0]                                                                                                                                            ; 6       ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[1]                                                                                                                                            ; 6       ;
; PS2_TOP:PS2t|DATA_REC0[6]                                                                                                                                                                                               ; 6       ;
; PS2_TOP:PS2t|DATA_REC0[4]                                                                                                                                                                                               ; 6       ;
; PS2_TOP:PS2t|DATA_REC0[3]                                                                                                                                                                                               ; 6       ;
; PS2_TOP:PS2t|DATA_REC0[0]                                                                                                                                                                                               ; 6       ;
; seg7_led:seg7_led|led_data1[2]~3                                                                                                                                                                                        ; 6       ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|state[4]                                                                                                                                                                               ; 6       ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|state[0]                                                                                                                                                                               ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mem_baddr[8]                                                                                                                                                                         ; 6       ;
; audio_wm:audio_wm|i2c_cnt[0]                                                                                                                                                                                            ; 6       ;
; audio_wm:audio_wm|i2c_cnt[5]                                                                                                                                                                                            ; 6       ;
; audio_wm:audio_wm|i2c_cnt[3]                                                                                                                                                                                            ; 6       ;
; audio_wm:audio_wm|i2c_cnt[6]                                                                                                                                                                                            ; 6       ;
; LCD_top:LCDt|lcd_dat[3]~9                                                                                                                                                                                               ; 6       ;
; LCD_top:LCDt|wctrl.W_INIT                                                                                                                                                                                               ; 6       ;
; LCD_top:LCDt|wstyle[1]                                                                                                                                                                                                  ; 6       ;
; LCD_top:LCDt|wstyle[0]                                                                                                                                                                                                  ; 6       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|pending~10                                                                                                                                                                         ; 6       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|f_pop                                                                                                                                                                              ; 6       ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|always11~0                                                                                                                                                     ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_ap_offset[2]                                                                                                                                                                   ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_ap_offset[0]                                                                                                                                                                   ; 6       ;
; NIOSTOP:NIOSTOP_inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_arb_addend[0]                                                                                                  ; 6       ;
; NIOSTOP:NIOSTOP_inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_arb_addend[1]                                                                                                  ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mem_baddr[11]                                                                                                                                                                        ; 6       ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|tx_holding_primed                                                                                                                                              ; 6       ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|slowcount[0]                                                                                                                                                   ; 6       ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|slowcount[1]                                                                                                                                                   ; 6       ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|state[4]                                                                                                                                                       ; 6       ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|state[0]                                                                                                                                                       ; 6       ;
; video_saa:video_saa|gdata0[9]                                                                                                                                                                                           ; 6       ;
; video_saa:video_saa|gdata0[8]                                                                                                                                                                                           ; 6       ;
; video_saa:video_saa|rowrspcnt[0]                                                                                                                                                                                        ; 6       ;
; audio_wm:audio_wm|rrspcnt[1]                                                                                                                                                                                            ; 6       ;
; audio_wm:audio_wm|rrspcnt[2]                                                                                                                                                                                            ; 6       ;
; audio_wm:audio_wm|lrspcnt[1]                                                                                                                                                                                            ; 6       ;
; audio_wm:audio_wm|lrspcnt[2]                                                                                                                                                                                            ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[28]                                                                                        ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[29]                                                                                        ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[30]                                                                                        ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[31]                                                                                        ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[22]                                                                                        ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[23]                                                                                        ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[24]                                                                                        ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[25]                                                                                        ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[26]                                                                                        ; 6       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[27]                                                                                        ; 6       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|n[7]                                                                                                                                                                                    ; 6       ;
; audio_wm:audio_wm|rdocnt[0]                                                                                                                                                                                             ; 6       ;
; audio_wm:audio_wm|ldocnt[0]                                                                                                                                                                                             ; 6       ;
; aud_adclrc~input                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~3                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~0                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                ; 5       ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_end_xfer~2                                                                                                                                               ; 5       ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|updated_one_count~4                                        ; 5       ;
; video_saa:video_saa|signv[1]                                                                                                                                                                                            ; 5       ;
; video_saa:video_saa|signv[2]                                                                                                                                                                                            ; 5       ;
; video_saa:video_saa|signv[3]                                                                                                                                                                                            ; 5       ;
; video_saa:video_saa|signv[4]                                                                                                                                                                                            ; 5       ;
; video_saa:video_saa|signv[5]                                                                                                                                                                                            ; 5       ;
; video_saa:video_saa|signv[7]                                                                                                                                                                                            ; 5       ;
; video_saa:video_saa|signv[6]                                                                                                                                                                                            ; 5       ;
; video_saa:video_saa|signu[6]                                                                                                                                                                                            ; 5       ;
; video_saa:video_saa|signu[2]                                                                                                                                                                                            ; 5       ;
; video_saa:video_saa|signu[3]                                                                                                                                                                                            ; 5       ;
; video_saa:video_saa|signu[5]                                                                                                                                                                                            ; 5       ;
; video_saa:video_saa|signu[4]                                                                                                                                                                                            ; 5       ;
; video_saa:video_saa|vin01_wa[8]                                                                                                                                                                                         ; 5       ;
; video_saa:video_saa|altshift_taps:yuvwa1_rtl_0|shift_taps_0jm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]                                                                                                          ; 5       ;
; video_saa:video_saa|altshift_taps:yuvwa1_rtl_0|shift_taps_0jm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                                                                                                          ; 5       ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_5                                                                   ; 5       ;
; video_saa:video_saa|vin_vld                                                                                                                                                                                             ; 5       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|Equal0~1                                                                                                                                                                                   ; 5       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|Equal0~0                                                                                                                                                                                   ; 5       ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_4                                                                   ; 5       ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|data_to_cpu[13]~3                                                                                                                                                                      ; 5       ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|data_to_cpu[11]~2                                                                                                                                              ; 5       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]     ; 5       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]     ; 5       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]     ; 5       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]     ; 5       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]     ; 5       ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|ROE                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|data_to_cpu[6]~1                                                                                                                                                                       ; 5       ;
; NIOSTOP:NIOSTOP_inst|LAN_nINT:the_LAN_nINT|always1~0                                                                                                                                                                    ; 5       ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|ROE                                                                                                                                                                                    ; 5       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]     ; 5       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]     ; 5       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]     ; 5       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]     ; 5       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]     ; 5       ;
; IR_TOP:IR_TOP|ir_reg                                                                                                                                                                                                    ; 5       ;
; audio_wm:audio_wm|always8~0                                                                                                                                                                                             ; 5       ;
; audio_wm:audio_wm|always7~0                                                                                                                                                                                             ; 5       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|timer[6]                                                                                                                                                                                   ; 5       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|Selector1~4                                                                                                                                                                                ; 5       ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_3                                                                   ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|clr_break_line                                                                                                                                                                         ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_iw[6]                                                                                                                                                                                ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|Equal154~6                                                                                                                                                                             ; 5       ;
; NIOSTOP:NIOSTOP_inst|USB_SDO_I_s1_arbitrator:the_USB_SDO_I_s1|cpu_data_master_granted_USB_SDO_I_s1~1                                                                                                                    ; 5       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                              ; 5       ;
; IR_TOP:IR_TOP|highend1                                                                                                                                                                                                  ; 5       ;
; IR_TOP:IR_TOP|headflg                                                                                                                                                                                                   ; 5       ;
; IR_TOP:IR_TOP|ctrl.IR_END                                                                                                                                                                                               ; 5       ;
; video_saa:video_saa|Mux0~0                                                                                                                                                                                              ; 5       ;
; LCD_top:LCDt|ctrl.WT_PAR                                                                                                                                                                                                ; 5       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|rdfst                                                                                                                                                                                      ; 5       ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_2                                                                   ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[5]~65                                                                                                                                                             ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[6]~63                                                                                                                                                             ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[7]~61                                                                                                                                                             ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[8]~59                                                                                                                                                             ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[9]~57                                                                                                                                                             ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[10]~55                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[25]~53                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[27]~51                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[28]~49                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[29]~47                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[30]~45                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[31]~43                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[11]~41                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[14]~39                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[13]~37                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[12]~35                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[15]~33                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[16]~31                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[17]~29                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[18]~27                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[19]~25                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[20]~23                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[21]~21                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[22]~19                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[23]~17                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[24]~15                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[26]~13                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[4]~11                                                                                                                                                             ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[2]~13                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[0]~9                                                                                                                                                             ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_status_reg_pie                                                                                                                                                                       ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[19]                                                                                                                                                                               ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[20]                                                                                                                                                                               ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|D_iw[18]                                                                                                                                                                               ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[1]~5                                                                                                                                                             ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[0]~9                                                                                                                                                              ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[1]~7                                                                                                                                                              ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[2]~5                                                                                                                                                              ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_wr_data_unfiltered[3]~3                                                                                                                                                              ; 5       ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|always5~1                                                                                                                                                                      ; 5       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                    ; 5       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                   ; 5       ;
; IR_TOP:IR_TOP|Decoder0~0                                                                                                                                                                                                ; 5       ;
; DS1302Z_TOP:RTCt|RTC_FSM_CS.INIT_YEAR                                                                                                                                                                                   ; 5       ;
; DS1302Z_TOP:RTCt|RTC_FSM_CS.READ_MONTH                                                                                                                                                                                  ; 5       ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|wr_strobe                                                                                                                                                                              ; 5       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_577:rdptr_g1p|counter7a[9]                                                                                ; 5       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_577:rdptr_g1p|counter7a[10]                                                                               ; 5       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|ram_address_a[9]                                                                                                        ; 5       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|wrptr_g[9]                                                                                                              ; 5       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|wrptr_g[10]                                                                                                             ; 5       ;
; LCD_top:LCDt|pdlycnt[20]                                                                                                                                                                                                ; 5       ;
; LCD_top:LCDt|dctrl.DISP_FRMW0                                                                                                                                                                                           ; 5       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|Equal8~0                                                                                                                                                                                ; 5       ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_1                                                                   ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[27]                                                                                                                                                                             ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[28]                                                                                                                                                                             ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[29]                                                                                                                                                                             ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[30]                                                                                                                                                                             ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_iw[12]                                                                                                                                                                               ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_iw[14]                                                                                                                                                                               ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_iw[15]                                                                                                                                                                               ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_dp_offset[2]                                                                                                                                                                   ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|F_pc[0]                                                                                                                                                                                ; 5       ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|updated_one_count~0                                                      ; 5       ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_winner~0                                                                                                                                             ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_granted_cpu_jtag_debug_module~0                                                                                  ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|F_pc[1]                                                                                                                                                                                ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[0]                                                                                                                                                                              ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_src1[1]                                                                                                                                                                              ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[35]                  ; 5       ;
; PS2_TOP:PS2t|BIT_CNT[0]                                                                                                                                                                                                 ; 5       ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|DATA_R[7]                                                                                                                                                                      ; 5       ;
; DS1302Z_TOP:RTCt|always7~0                                                                                                                                                                                              ; 5       ;
; DS1302Z_TOP:RTCt|OP_WR                                                                                                                                                                                                  ; 5       ;
; UART_TOP:UARTt|UART_TX:I_UART_TX|UART_TX_CS.SEND_DATA                                                                                                                                                                   ; 5       ;
; UART_TOP:UARTt|UART_TX:I_UART_TX|BIT_CNT[1]                                                                                                                                                                             ; 5       ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|always11~0                                                                                                                                                                             ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_alu_result[7]                                                                                                                                                                        ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_alu_result[8]                                                                                                                                                                        ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_alu_result[9]                                                                                                                                                                        ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_alu_result[10]                                                                                                                                                                       ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_alu_result[5]                                                                                                                                                                        ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_alu_result[6]                                                                                                                                                                        ; 5       ;
; dispctrl:dispctrl|tmpdata[15]                                                                                                                                                                                           ; 5       ;
; LCD_top:LCDt|Mux15~7                                                                                                                                                                                                    ; 5       ;
; dispctrl:dispctrl|tmpdata[4]                                                                                                                                                                                            ; 5       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.INIT_PCH1                                                                                                                                                                         ; 5       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.RACT_NOP                                                                                                                                                                          ; 5       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.WACT_NOP                                                                                                                                                                          ; 5       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.WPCH_NOP                                                                                                                                                                          ; 5       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.DRINIT0                                                                                                                                                                           ; 5       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|Selector7~0                                                                                                                                                                             ; 5       ;
; ddr_top:ddrtop|ddr_ctrl:ddrctrl|ictrl.DRINIT1                                                                                                                                                                           ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_alu_result[2]                                                                                                                                                                        ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|M_alu_result[11]                                                                                                                                                                       ; 5       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|Equal0~0                                                                                                                     ; 5       ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|cpu_instruction_master_requests_sdram_s1~0                                                                                                                        ; 5       ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_slavearbiterlockenable                                                                                                                                   ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_addend[0]                                                                                                     ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_addend[1]                                                                                                     ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_mem_stall                                                                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_shift_rot_stall                                                                                                                                                                      ; 5       ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|SM_RTC_CS.READ_DATA                                                                                                                                                            ; 5       ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|Equal1~1                                                                                                                                                                       ; 5       ;
; DS1302Z_TOP:RTCt|DS1302_CTL:I_DS1302_CTL|BIT_CNT[2]                                                                                                                                                                     ; 5       ;
; vga_top:VGAt|frmdtmp[0]                                                                                                                                                                                                 ; 5       ;
; UART_TOP:UARTt|UART_TX:I_UART_TX|UART_TX_CS.SEND_PARITY                                                                                                                                                                 ; 5       ;
; UART_TOP:UARTt|UART_TX:I_UART_TX|UART_TX_CS.FINISH                                                                                                                                                                      ; 5       ;
; NIOSTOP:NIOSTOP_inst|USB_EN_s1_arbitrator:the_USB_EN_s1|cpu_data_master_granted_USB_EN_s1~0                                                                                                                             ; 5       ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|Equal9~0                                                                                                                                                                               ; 5       ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|slowcount[0]                                                                                                                                                                           ; 5       ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|slowcount[1]                                                                                                                                                                           ; 5       ;
; NIOSTOP:NIOSTOP_inst|NET_TESTDO_s1_arbitrator:the_NET_TESTDO_s1|cpu_data_master_requests_NET_TESTDO_s1~0                                                                                                                ; 5       ;
; video_saa:video_saa|i2c_cnt[7]                                                                                                                                                                                          ; 5       ;
; LCD_top:LCDt|wctrl.W_SETWR                                                                                                                                                                                              ; 5       ;
; LCD_top:LCDt|wstart                                                                                                                                                                                                     ; 5       ;
; LCD_top:LCDt|wctrl.W_IDLE                                                                                                                                                                                               ; 5       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|m_state.000100000                                                                                                                                                                  ; 5       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|active_cs_n                                                                                                                                                                        ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_tag[14]                                                                                                                                                                        ; 5       ;
; NIOSTOP:NIOSTOP_inst|NET_EN_s1_arbitrator:the_NET_EN_s1|cpu_data_master_requests_NET_EN_s1~0                                                                                                                            ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|ic_fill_ap_offset[1]                                                                                                                                                                   ; 5       ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|wr_strobe                                                                                                                                                      ; 5       ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|Equal9~0                                                                                                                                                       ; 5       ;
; video_saa:video_saa|rdata0[9]                                                                                                                                                                                           ; 5       ;
; video_saa:video_saa|rdata0[8]                                                                                                                                                                                           ; 5       ;
; video_saa:video_saa|bdata0[9]                                                                                                                                                                                           ; 5       ;
; video_saa:video_saa|bdata0[8]                                                                                                                                                                                           ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|lpm_add_sub:Add10|add_sub_qvi:auto_generated|result_int[2]~4                                                                                                                           ; 5       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|lpm_add_sub:Add10|add_sub_qvi:auto_generated|result_int[1]~2                                                                                                                           ; 5       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                  ; 5       ;
; dispctrl:dispctrl|disprow[4]                                                                                                                                                                                            ; 5       ;
; dispctrl:dispctrl|disprow[7]                                                                                                                                                                                            ; 5       ;
; dispctrl:dispctrl|disprow[6]                                                                                                                                                                                            ; 5       ;
; dispctrl:dispctrl|disprow[5]                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|node_ena_proc~0                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|irf_proc~0                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                     ; 4       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|cntr_54e:cntr_b|counter_reg_bit[0]~_wirecell                                                                            ; 4       ;
; video_saa:video_saa|signv[0]                                                                                                                                                                                            ; 4       ;
; video_saa:video_saa|signu[7]                                                                                                                                                                                            ; 4       ;
; video_saa:video_saa|signu[1]                                                                                                                                                                                            ; 4       ;
; video_saa:video_saa|signv1[0]                                                                                                                                                                                           ; 4       ;
; video_saa:video_saa|vin01_we                                                                                                                                                                                            ; 4       ;
; NIOSTOP:NIOSTOP_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_6                                                                   ; 4       ;
; video_saa:video_saa|vin0d2[6]                                                                                                                                                                                           ; 4       ;
; video_saa:video_saa|vin0d2[4]                                                                                                                                                                                           ; 4       ;
; video_saa:video_saa|vin0d2[5]                                                                                                                                                                                           ; 4       ;
; video_saa:video_saa|vin0d2[7]                                                                                                                                                                                           ; 4       ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|status_wr_strobe                                                                                                                                               ; 4       ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|status_wr_strobe                                                                                                                                                                       ; 4       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|E_ctrl_rot                                                                                                                                                                             ; 4       ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|fifo_rd~0                                                                                                                                                                  ; 4       ;
; ddr_top:ddrtop|tmscnt[0]                                                                                                                                                                                                ; 4       ;
; ddr_top:ddrtop|tmscnt[1]                                                                                                                                                                                                ; 4       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_gray2bin_7ib:ws_dgrp_gray2bin|xor4                                                                                    ; 4       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_gray2bin_7ib:wrptr_g_gray2bin|xor4                                                                                    ; 4       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_gray2bin_7ib:ws_dgrp_gray2bin|xor7                                                                                    ; 4       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_gray2bin_7ib:wrptr_g_gray2bin|xor7                                                                                    ; 4       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|Equal0~2                                                                                                                                                                                   ; 4       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[1]                                                                                                                                                                         ; 4       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[2]                                                                                                                                                                         ; 4       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[3]                                                                                                                                                                         ; 4       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[4]                                                                                                                                                                         ; 4       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[5]                                                                                                                                                                         ; 4       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[0]                                                                                                                                                                         ; 4       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[15]                                                                                                                                                                        ; 4       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[14]                                                                                                                                                                        ; 4       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[13]                                                                                                                                                                        ; 4       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[12]                                                                                                                                                                        ; 4       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[11]                                                                                                                                                                        ; 4       ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|RRDY                                                                                                                                                                                   ; 4       ;
; NIOSTOP:NIOSTOP_inst|LAN:the_LAN|TOE                                                                                                                                                                                    ; 4       ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|RRDY                                                                                                                                                           ; 4       ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_sub:the_epcs_sub|TOE                                                                                                                                                            ; 4       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[10]                                                                                                                                                                        ; 4       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[9]                                                                                                                                                                         ; 4       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[8]                                                                                                                                                                         ; 4       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[7]                                                                                                                                                                         ; 4       ;
; NIOSTOP:NIOSTOP_inst|sdram:the_sdram|za_data[6]                                                                                                                                                                         ; 4       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                          ; 4       ;
; NIOSTOP:NIOSTOP_inst|pio_led:the_pio_led|always0~1                                                                                                                                                                      ; 4       ;
; IR_TOP:IR_TOP|htimelast[18]                                                                                                                                                                                             ; 4       ;
; IR_TOP:IR_TOP|Selector11~2                                                                                                                                                                                              ; 4       ;
; IR_TOP:IR_TOP|Equal7~1                                                                                                                                                                                                  ; 4       ;
; IR_TOP:IR_TOP|bintime~3                                                                                                                                                                                                 ; 4       ;
; UART_TOP:UARTt|BYTE_CNT[4]~9                                                                                                                                                                                            ; 4       ;
; audio_wm:audio_wm|adclrc1                                                                                                                                                                                               ; 4       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_2lc:wrptr_g1p|_~4                                                                                         ; 4       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_2lc:wrptr_g1p|_~0                                                                                         ; 4       ;
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|a_graycounter_2lc:wrptr_g1p|parity9                                                                                     ; 4       ;
; dispctrl:dispctrl|tmscnt[1]                                                                                                                                                                                             ; 4       ;
; ddr_top:ddrtop|ddr_rw:ddr_rw|Selector1~7                                                                                                                                                                                ; 4       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_rot_mask[5]                                                                                                                                                                          ; 4       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_rot_mask[6]                                                                                                                                                                          ; 4       ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|epcs_select~1                                                                                                                                                                        ; 4       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_rot_mask[7]                                                                                                                                                                          ; 4       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|A_rot_mask[4]                                                                                                                                                                          ; 4       ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                 ; 4       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+----------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                             ; Location                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+----------------------------------------------------------------+
; DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|altsyncram_4f11:fifo_ram|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 2048         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 2048                        ; 16                          ; 32768               ; 4    ; None                            ; M9K_X58_Y25_N0, M9K_X58_Y24_N0, M9K_X58_Y26_N0, M9K_X58_Y23_N0 ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_bpf1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_bht_ram.mif                 ; M9K_X40_Y20_N0                                                 ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                            ; M9K_X40_Y25_N0, M9K_X40_Y24_N0, M9K_X40_Y23_N0, M9K_X40_Y26_N0 ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_k5g1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 23           ; 128          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 2944  ; 128                         ; 23                          ; 128                         ; 23                          ; 2944                ; 1    ; cpu_ic_tag_ram.mif              ; M9K_X40_Y27_N0                                                 ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_f572:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_ociram_default_contents.mif ; M9K_X24_Y27_N0, M9K_X24_Y26_N0                                 ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_b7f1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_a.mif                ; M9K_X40_Y22_N0                                                 ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_c7f1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_b.mif                ; M9K_X40_Y21_N0                                                 ;
; NIOSTOP:NIOSTOP_inst|epcs:the_epcs|altsyncram:the_boot_copier_rom|altsyncram_sc31:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; epcs_boot_rom_synth.hex         ; M9K_X24_Y25_N0                                                 ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M9K_X24_Y21_N0                                                 ;
; NIOSTOP:NIOSTOP_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M9K_X24_Y20_N0                                                 ;
; dpram_64w32_64r32:saaout_ram|altsyncram:altsyncram_component|altsyncram_i5k1:auto_generated|ALTSYNCRAM                                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 1    ; None                            ; M9K_X24_Y10_N0                                                 ;
; video_saa:video_saa|altshift_taps:signy_rtl_0|shift_taps_1jm:auto_generated|altsyncram_uua1:altsyncram2|ALTSYNCRAM                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 8            ; 2            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16    ; 2                           ; 8                           ; 2                           ; 8                           ; 16                  ; 1    ; None                            ; M9K_X40_Y19_N0                                                 ;
; video_saa:video_saa|altshift_taps:yuvwa1_rtl_0|shift_taps_0jm:auto_generated|altsyncram_0va1:altsyncram2|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 7            ; 3            ; 7            ; yes                    ; no                      ; yes                    ; yes                     ; 21    ; 3                           ; 7                           ; 3                           ; 7                           ; 21                  ; 1    ; None                            ; M9K_X24_Y18_N0                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+----------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Test_top|NIOSTOP:NIOSTOP_inst|epcs:the_epcs|altsyncram:the_boot_copier_rom|altsyncram_sc31:auto_generated|ALTSYNCRAM                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000010111000000111010) (270072) (94266) (1703A)    ;(00000100110000000000000001110100) (460000164) (79691892) (4C00074)   ;(10011000000000010100100000111010) (1664917238) (-1744746438) (-6-7-15-14-11-7-12-6)   ;(10011100111111111111100000000100) (2142447170) (-1660946428) (-6-3000-7-15-12)   ;(10011000001111111111110100011110) (1682449602) (-1740636898) (-6-7-1200-2-14-2)   ;(00000000000000000010000000111010) (20072) (8250) (203A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000100101000000110) (45006) (18950) (4A06)   ;
;8;(00000001011111111111111111000100) (137777704) (25165764) (17FFFC4)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001101100000110) (15406) (6918) (1B06)   ;(00110000000001111000100000111010) (1706736776) (805799994) (3007883A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001100000000110) (14006) (6150) (1806)   ;(00110000000010011000100000111010) (1707336776) (805931066) (3009883A)   ;(00011000000000000000010000100110) (-1294965250) (402654246) (18000426)   ;
;16;(00011001011111111111111100100110) (-1157189850) (427818790) (197FFF26)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000010101000000110) (25006) (10758) (2A06)   ;(00000000001111111111010100000110) (17772406) (4191494) (3FF506)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000101000000110) (5006) (2566) (A06)   ;(00100000001111101110100000111010) (-277403224) (540993594) (203EE83A)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;
;24;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)    ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000001100000000110100) (260140064) (46186548) (2C0C034)   ;(01011000100101101011000000111010) (898046424) (1486270522) (5896B03A)   ;(00000000000000000000011100000110) (3406) (1798) (706)   ;
;32;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)    ;(10010011000000000000001000110111) (964674233) (-1828715977) (-6-12-15-15-15-13-12-9)   ;(01100011000000000000100000001100) (-2142446930) (1660946444) (6300080C)   ;(01100000001111111111110100100110) (1870292798) (1614806310) (603FFD26)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111010000000000000000100000100) (1569706274) (-1174404860) (-4-5-15-15-15-14-15-12)   ;
;40;(00000000000011011000100000111010) (3304072) (886842) (D883A)    ;(00000101000000000000000100000100) (500000404) (83886340) (5000104)   ;(01011000000101100001001000111010) (857927424) (1477841466) (5816123A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00110010100011001011000000111010) (1948162776) (848080954) (328CB03A)   ;(00110000000011000001011000111010) (1708045776) (806098490) (300C163A)   ;(10100101001111111111111111000100) (-1112516426) (-1522532412) (-5-10-12000-3-12)   ;
;48;(10100000001111111111100100011110) (-1612519694) (-1606420194) (-5-15-1200-6-14-2)    ;(01000000000000000110100000111010) (-2147419576) (1073768506) (4000683A)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010110000000000000100110101) (924673631) (-1832910539) (-6-13-3-15-15-14-12-11)   ;
;56;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)    ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010100000000000000000100011) (904673209) (-1837105117) (-6-13-7-15-15-15-13-13)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(00011001000001111000100000111010) (-1193263224) (419924026) (1907883A)   ;(00011000111111111111111111000100) (-1217189592) (419430340) (18FFFFC4)   ;
;64;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)    ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;
;72;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)    ;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)   ;(00100001000000000000000001000100) (-194967192) (553648196) (21000044)   ;(00100000111111111111100000011110) (-217193260) (553646110) (20FFF81E)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;
;80;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)    ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(10111011010000000000000100000100) (1689706274) (-1153433340) (-4-4-11-15-15-14-15-12)   ;(00000000000111001110000000111010) (7160072) (1892410) (1CE03A)   ;(01110100100000001111111111010100) (-2273220) (1954611156) (7480FFD4)   ;(10010100100000000000000001000100) (1104673270) (-1803550652) (-6-11-7-15-15-15-11-12)   ;(00000000100000000000000000000100) (40000004) (8388612) (800004)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;88;(00000000001111111100001000000110) (17741006) (4178438) (3FC206)    ;(00000100000000000000100000000100) (400004004) (67110916) (4000804)   ;(00000011100000000011111111000100) (340037704) (58736580) (3803FC4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111101010100000110) (17752406) (4183302) (3FD506)   ;(01010011100000000010010000011110) (192538388) (1400906782) (5380241E)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111101100011110) (-1317551398) (-2143290594) (-7-15-1200-4-14-2)   ;
;96;(00000100000000000000011001000100) (400003104) (67110468) (4000644)    ;(00000011100000000000000000000100) (340000004) (58720260) (3800004)   ;(00000000100000000000110000000100) (40006004) (8391684) (800C04)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011101100000110) (17735406) (4176646) (3FBB06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011010000000110) (17732006) (4174854) (3FB406)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;104;(00000000001111111100100100000110) (17744406) (4180230) (3FC906)    ;(01010010100000000000100000001100) (92520366) (1384122380) (5280080C)   ;(01010000000101001001011010111010) (-142370376) (1343526586) (501496BA)   ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(00000100000000000000000111000100) (400000704) (67109316) (40001C4)   ;
;112;(00000000100000000000100001000100) (40004104) (8390724) (800844)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111010110100000110) (17726406) (4173062) (3FAD06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111010011000000110) (17723006) (4171270) (3FA606)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011101100000110) (17735406) (4176646) (3FBB06)   ;(01010010100000000000010000001100) (92518366) (1384121356) (5280040C)   ;
;120;(01010000000101001001011011111010) (-142370276) (1343526650) (501496FA)    ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(01110000000001011000100000111010) (-441146872) (1879410746) (7005883A)   ;(00000011101111111111111111000100) (357777704) (62914500) (3BFFFC4)   ;(00010011101111111001100000100110) (-1937253250) (331323430) (13BF9826)   ;
;128;(00010000100000000000000111000100) (2040000704) (276824516) (108001C4)    ;(00010000000001001101000011111010) (2001150372) (268751098) (1004D0FA)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111001110000000110) (17716006) (4168710) (3F9C06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111001010100000110) (17712406) (4166918) (3F9506)   ;(01101000000000000110100000111010) (-1442386872) (1744857146) (6800683A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X47_Y17_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X47_Y18_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 9,152 / 116,715 ( 8 % ) ;
; C16 interconnects          ; 243 / 3,886 ( 6 % )     ;
; C4 interconnects           ; 5,458 / 73,752 ( 7 % )  ;
; Direct links               ; 1,500 / 116,715 ( 1 % ) ;
; Global clocks              ; 20 / 20 ( 100 % )       ;
; Local interconnects        ; 3,477 / 39,600 ( 9 % )  ;
; R24 interconnects          ; 293 / 3,777 ( 8 % )     ;
; R4 interconnects           ; 6,572 / 99,858 ( 7 % )  ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.72) ; Number of LABs  (Total = 510) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 37                            ;
; 2                                           ; 17                            ;
; 3                                           ; 11                            ;
; 4                                           ; 9                             ;
; 5                                           ; 9                             ;
; 6                                           ; 7                             ;
; 7                                           ; 8                             ;
; 8                                           ; 9                             ;
; 9                                           ; 18                            ;
; 10                                          ; 9                             ;
; 11                                          ; 11                            ;
; 12                                          ; 3                             ;
; 13                                          ; 16                            ;
; 14                                          ; 6                             ;
; 15                                          ; 8                             ;
; 16                                          ; 332                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.61) ; Number of LABs  (Total = 510) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 432                           ;
; 1 Clock                            ; 467                           ;
; 1 Clock enable                     ; 226                           ;
; 1 Sync. clear                      ; 45                            ;
; 1 Sync. load                       ; 63                            ;
; 2 Async. clears                    ; 13                            ;
; 2 Clock enables                    ; 63                            ;
; 2 Clocks                           ; 21                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.37) ; Number of LABs  (Total = 510) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 13                            ;
; 2                                            ; 26                            ;
; 3                                            ; 5                             ;
; 4                                            ; 12                            ;
; 5                                            ; 0                             ;
; 6                                            ; 11                            ;
; 7                                            ; 2                             ;
; 8                                            ; 10                            ;
; 9                                            ; 1                             ;
; 10                                           ; 8                             ;
; 11                                           ; 4                             ;
; 12                                           ; 6                             ;
; 13                                           ; 1                             ;
; 14                                           ; 11                            ;
; 15                                           ; 1                             ;
; 16                                           ; 10                            ;
; 17                                           ; 11                            ;
; 18                                           ; 26                            ;
; 19                                           ; 15                            ;
; 20                                           ; 19                            ;
; 21                                           ; 19                            ;
; 22                                           ; 36                            ;
; 23                                           ; 34                            ;
; 24                                           ; 35                            ;
; 25                                           ; 39                            ;
; 26                                           ; 30                            ;
; 27                                           ; 25                            ;
; 28                                           ; 26                            ;
; 29                                           ; 15                            ;
; 30                                           ; 23                            ;
; 31                                           ; 13                            ;
; 32                                           ; 23                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.98) ; Number of LABs  (Total = 510) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 45                            ;
; 2                                               ; 25                            ;
; 3                                               ; 16                            ;
; 4                                               ; 22                            ;
; 5                                               ; 18                            ;
; 6                                               ; 33                            ;
; 7                                               ; 34                            ;
; 8                                               ; 42                            ;
; 9                                               ; 45                            ;
; 10                                              ; 34                            ;
; 11                                              ; 37                            ;
; 12                                              ; 34                            ;
; 13                                              ; 20                            ;
; 14                                              ; 23                            ;
; 15                                              ; 23                            ;
; 16                                              ; 32                            ;
; 17                                              ; 4                             ;
; 18                                              ; 9                             ;
; 19                                              ; 3                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 2                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
; 27                                              ; 1                             ;
; 28                                              ; 1                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.29) ; Number of LABs  (Total = 510) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 10                            ;
; 3                                            ; 19                            ;
; 4                                            ; 45                            ;
; 5                                            ; 23                            ;
; 6                                            ; 14                            ;
; 7                                            ; 12                            ;
; 8                                            ; 15                            ;
; 9                                            ; 10                            ;
; 10                                           ; 22                            ;
; 11                                           ; 16                            ;
; 12                                           ; 18                            ;
; 13                                           ; 19                            ;
; 14                                           ; 12                            ;
; 15                                           ; 7                             ;
; 16                                           ; 14                            ;
; 17                                           ; 19                            ;
; 18                                           ; 15                            ;
; 19                                           ; 12                            ;
; 20                                           ; 24                            ;
; 21                                           ; 21                            ;
; 22                                           ; 15                            ;
; 23                                           ; 16                            ;
; 24                                           ; 10                            ;
; 25                                           ; 14                            ;
; 26                                           ; 11                            ;
; 27                                           ; 7                             ;
; 28                                           ; 12                            ;
; 29                                           ; 10                            ;
; 30                                           ; 13                            ;
; 31                                           ; 16                            ;
; 32                                           ; 14                            ;
; 33                                           ; 14                            ;
; 34                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 18    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 12    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; 0 such failures found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 227          ; 76           ; 227          ; 0            ; 20           ; 231       ; 227          ; 0            ; 231       ; 231       ; 0            ; 55           ; 0            ; 4            ; 52           ; 0            ; 55           ; 52           ; 4            ; 0            ; 2            ; 55           ; 0            ; 0            ; 0            ; 0            ; 0            ; 231       ; 0            ; 195          ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 155          ; 4            ; 231          ; 211          ; 0         ; 4            ; 231          ; 0         ; 0         ; 231          ; 176          ; 231          ; 227          ; 179          ; 231          ; 176          ; 179          ; 227          ; 231          ; 229          ; 176          ; 231          ; 231          ; 231          ; 231          ; 231          ; 0         ; 231          ; 36           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; epcs_dclk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; epcs_asdo           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; epcs_ncso           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_csn             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_cke             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_addr[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_addr[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_addr[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_addr[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_addr[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_addr[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_addr[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_addr[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_addr[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_addr[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_addr[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_addr[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_addr[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ba[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ba[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_rasn            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_casn            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_wen             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_clkp            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_clkn            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_csn             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_cke             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_addr[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_addr[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_addr[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_addr[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_addr[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_addr[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_addr[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_addr[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_addr[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_addr[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_addr[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_addr[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_addr[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_ba[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_ba[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_rasn            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_casn            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_wen             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; lcd_rst             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; lcd_cs              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; lcd_rs              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; lcd_rd              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; lcd_wr              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; lcd_dat[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; lcd_dat[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; lcd_dat[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; lcd_dat[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; lcd_dat[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; lcd_dat[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; lcd_dat[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; lcd_dat[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; saa_scl             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; aud_sclk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; aud_sdin            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; aud_dacdat          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; usb_scs             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; usb_sck             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; usb_sdi             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; net_woln            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; net_si              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; net_sck             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; net_csn             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; net_rstn            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; rs_txd              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_r[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_r[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_r[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_r[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_r[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_r[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_r[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_r[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_g[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_g[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_g[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_g[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_g[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_g[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_g[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_g[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_b[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_b[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_b[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_b[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_b[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_b[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_b[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_b[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_hs              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_vs              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_blk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_syn             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; vga_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; rtc_rstn            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; rtc_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; seg7_leda           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; seg7_ledb           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; seg7_ledc           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; seg7_ledd           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; seg7_lede           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; seg7_ledf           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; seg7_ledg           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; seg7_ledh           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; seg7_sel0           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; seg7_sel1           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; seg7_sel2           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; seg7_sel3           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; led_01              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; led_02              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; led_03              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; led_04              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[32]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[33]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[34]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ext_io[35]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[2]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[3]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[4]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[5]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[6]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[7]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[8]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[9]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[10]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[11]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[12]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[13]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[14]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[15]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_udqs            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ldqs            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_udm             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ldm             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_dq[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_dq[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_dq[2]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_dq[3]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_dq[4]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_dq[5]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_dq[6]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_dq[7]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_dq[8]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_dq[9]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_dq[10]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_dq[11]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_dq[12]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_dq[13]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_dq[14]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_dq[15]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_udm             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; sdr_ldm             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; saa_sda             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; rtc_dat             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; rstn                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50M             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aud_bclk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_40M             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aud_daclrc          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rs_rxd              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ps2_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw_4                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw_1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw_2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw_3                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aud_adcdat          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; btn_rgt             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; btn_lft             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; btn_ent             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aud_adclrc          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ps2_dat             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; net_intn            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_sdo             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_intn            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; saa_llc             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ir_din              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; epcs_data0          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; net_so              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; saa_vpo[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; saa_vpo[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; saa_vpo[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; saa_vpo[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; saa_vpo[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; saa_vpo[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; saa_vpo[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; saa_vpo[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; On                       ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; Unreserved               ;
; Data[1]/ASDO                                                     ; Unreserved               ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; Unreserved               ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; Unreserved               ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Mon Apr 07 13:38:21 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off C430_Test -c C430_Test
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE30F23C8 for design "C430_Test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15536): Implemented PLL "PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings
    Warning (15559): Can't achieve requested value -72.0 degrees for clock output PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[0] of parameter phase shift -- achieved value of -75.0 degrees
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -75 degrees (-2083 ps) for PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 4, clock division of 3, and phase shift of 0 degrees (0 ps) for PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[2] port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[3] port
Warning (15536): Implemented PLL "PLL2:PLL2|altpll:altpll_component|PLL2_altpll:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings
    Warning (15567): Can't achieve requested Medium bandwidth type; current PLL requires a bandwidth value of between 0.500 Mhz and 2.000 Mhz -- achieved bandwidth of 0.45 MHz to 0.98 MHz
    Info (15099): Implementing clock multiplication of 25, clock division of 8, and phase shift of 0 degrees (0 ps) for PLL2:PLL2|altpll:altpll_component|PLL2_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 25, clock division of 8, and phase shift of 68 degrees (1500 ps) for PLL2:PLL2|altpll:altpll_component|PLL2_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 25, clock division of 8, and phase shift of 23 degrees (500 ps) for PLL2:PLL2|altpll:altpll_component|PLL2_altpll:auto_generated|wire_pll1_clk[2] port
Warning (15536): Implemented PLL "PLL3:PLL3|altpll:altpll_component|PLL3_altpll:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings
    Warning (15567): Can't achieve requested Medium bandwidth type; current PLL requires a bandwidth value of between 0.500 Mhz and 2.000 Mhz -- achieved bandwidth of 0.45 MHz to 0.98 MHz
    Info (15099): Implementing clock multiplication of 6, clock division of 5, and phase shift of 0 degrees (0 ps) for PLL3:PLL3|altpll:altpll_component|PLL3_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE15F23C8 is compatible
    Info (176445): Device EP4CE40F23C8 is compatible
    Info (176445): Device EP4CE55F23C8 is compatible
    Info (176445): Device EP4CE75F23C8 is compatible
    Info (176445): Device EP4CE115F23C8 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_INIT_DONE~ is reserved at location L22
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Info (169141): DATA[0] dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (15536): Implemented PLL "PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings
    Warning (15559): Can't achieve requested value -72.0 degrees for clock output PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[0] of parameter phase shift -- achieved value of -75.0 degrees
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -75 degrees (-2083 ps) for PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 4, clock division of 3, and phase shift of 0 degrees (0 ps) for PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[2] port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[3] port
Warning (15536): Implemented PLL "PLL3:PLL3|altpll:altpll_component|PLL3_altpll:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings
    Warning (15567): Can't achieve requested Medium bandwidth type; current PLL requires a bandwidth value of between 0.500 Mhz and 2.000 Mhz -- achieved bandwidth of 0.45 MHz to 0.98 MHz
    Info (15099): Implementing clock multiplication of 6, clock division of 5, and phase shift of 0 degrees (0 ps) for PLL3:PLL3|altpll:altpll_component|PLL3_altpll:auto_generated|wire_pll1_clk[0] port
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_bol1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ue9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_te9:dffpipe13|dffe14a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'cpu.sdc'
Warning (332060): Node: clk_40M was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clk_50M was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: saa_llc was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: aud_bclk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: video_saa:video_saa|clk200k was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: audio_wm:audio_wm|clk200k was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: PLL2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 25.000
    Warning (332056): Node: PLL2|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 25.000
    Warning (332056): Node: PLL2|altpll_component|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 25.000
    Warning (332056): Node: PLL1|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: PLL1|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: PLL1|altpll_component|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: PLL1|altpll_component|auto_generated|pll1|clk[3] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: PLL3|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 40.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk_40M~input (placed in PIN G1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info (176353): Automatically promoted node PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C4 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node PLL2:PLL2|altpll:altpll_component|PLL2_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node PLL2:PLL2|altpll:altpll_component|PLL2_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node PLL2:PLL2|altpll:altpll_component|PLL2_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node PLL3:PLL3|altpll:altpll_component|PLL3_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node saa_llc~input (placed in PIN G22 (CLK5, DIFFCLK_2n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node video_saa:video_saa|clk200k 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node audio_wm:audio_wm|clk200k 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rstn~input (placed in PIN T2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ddr_top:ddrtop|ddr_ctrl:ddrctrl|mem_cas_n
        Info (176357): Destination node NIOSTOP:NIOSTOP_inst|reset_n_sources~0
Info (176353): Automatically promoted node NIOSTOP:NIOSTOP_inst|NIOSTOP_reset_clk_domain_synch_module:NIOSTOP_reset_clk_domain_synch|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node NIOSTOP:NIOSTOP_inst|sdram:the_sdram|active_cs_n~1
        Info (176357): Destination node NIOSTOP:NIOSTOP_inst|sdram:the_sdram|active_rnw~1
        Info (176357): Destination node NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node NIOSTOP:NIOSTOP_inst|sdram:the_sdram|i_refs[0]
        Info (176357): Destination node NIOSTOP:NIOSTOP_inst|sdram:the_sdram|i_refs[2]
        Info (176357): Destination node NIOSTOP:NIOSTOP_inst|sdram:the_sdram|i_refs[1]
        Info (176357): Destination node NIOSTOP:NIOSTOP_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|resetlatch~0
Info (176353): Automatically promoted node DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DISP_FIFO:dispfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_bol1:auto_generated|valid_wrreq~0
Info (176353): Automatically promoted node UART_TOP:UARTt|RST_B_SYNC 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ddr_top:ddrtop|vfifofrmi 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ddr_top:ddrtop|ddr_rw:ddr_rw|rfrmcnt[1]
        Info (176357): Destination node ddr_top:ddrtop|ddr_rw:ddr_rw|rfrmcnt[0]
        Info (176357): Destination node ddr_top:ddrtop|ddr_rw:ddr_rw|viewfrmfst
        Info (176357): Destination node ddr_top:ddrtop|ddr_rw:ddr_rw|rfrmcnt[2]
        Info (176357): Destination node ddr_top:ddrtop|ddr_rw:ddr_rw|rfrmcnt[3]
        Info (176357): Destination node ddr_top:ddrtop|ddr_rw:ddr_rw|rfrmcnt[4]
        Info (176357): Destination node ddr_top:ddrtop|ddr_rw:ddr_rw|rfrmcnt[5]
        Info (176357): Destination node ddr_top:ddrtop|ddr_rw:ddr_rw|rfrmcnt[6]
        Info (176357): Destination node ddr_top:ddrtop|vfifoclr~0
        Info (176357): Destination node dispctrl:dispctrl|extfrmi0
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node video_saa:video_saa|altshift_taps:signy_rtl_0|shift_taps_1jm:auto_generated|dffe4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node video_saa:video_saa|altshift_taps:yuvwa1_rtl_0|shift_taps_0jm:auto_generated|dffe4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176466): Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_latch_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_dq[0]~input" is constrained to location IOIBUF_X16_Y0_N15 to improve DDIO timing
    Info (176467): Node "ddr_dq[0]" is constrained to location PIN V8 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[1]" is constrained to location LAB_X7_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[1]" is constrained to location LAB_X7_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_latch_l[1]" is constrained to location LAB_X7_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_dq[1]~input" is constrained to location IOIBUF_X7_Y0_N15 to improve DDIO timing
    Info (176467): Node "ddr_dq[1]" is constrained to location PIN W6 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[2]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[2]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_latch_l[2]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_dq[2]~input" is constrained to location IOIBUF_X16_Y0_N22 to improve DDIO timing
    Info (176467): Node "ddr_dq[2]" is constrained to location PIN U9 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[3]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[3]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_latch_l[3]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_dq[3]~input" is constrained to location IOIBUF_X14_Y0_N15 to improve DDIO timing
    Info (176467): Node "ddr_dq[3]" is constrained to location PIN W7 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[4]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[4]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_latch_l[4]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_dq[4]~input" is constrained to location IOIBUF_X16_Y0_N8 to improve DDIO timing
    Info (176467): Node "ddr_dq[4]" is constrained to location PIN W8 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[5]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[5]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_latch_l[5]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_dq[5]~input" is constrained to location IOIBUF_X9_Y0_N15 to improve DDIO timing
    Info (176467): Node "ddr_dq[5]" is constrained to location PIN AA5 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[6]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[6]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_latch_l[6]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_dq[6]~input" is constrained to location IOIBUF_X9_Y0_N29 to improve DDIO timing
    Info (176467): Node "ddr_dq[6]" is constrained to location PIN AA4 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[7]" is constrained to location LAB_X1_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[7]" is constrained to location LAB_X1_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_latch_l[7]" is constrained to location LAB_X1_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_dq[7]~input" is constrained to location IOIBUF_X1_Y0_N22 to improve DDIO timing
    Info (176467): Node "ddr_dq[7]" is constrained to location PIN V5 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[0]" is constrained to location LAB_X18_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[0]" is constrained to location LAB_X18_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_latch_l[0]" is constrained to location LAB_X18_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_dq[8]~input" is constrained to location IOIBUF_X18_Y0_N22 to improve DDIO timing
    Info (176467): Node "ddr_dq[8]" is constrained to location PIN AB7 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[1]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[1]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_latch_l[1]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_dq[9]~input" is constrained to location IOIBUF_X22_Y0_N1 to improve DDIO timing
    Info (176467): Node "ddr_dq[9]" is constrained to location PIN AB8 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[2]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[2]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_latch_l[2]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_dq[10]~input" is constrained to location IOIBUF_X22_Y0_N8 to improve DDIO timing
    Info (176467): Node "ddr_dq[10]" is constrained to location PIN AA8 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[3]" is constrained to location LAB_X27_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[3]" is constrained to location LAB_X27_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_latch_l[3]" is constrained to location LAB_X27_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_dq[11]~input" is constrained to location IOIBUF_X27_Y0_N8 to improve DDIO timing
    Info (176467): Node "ddr_dq[11]" is constrained to location PIN AA9 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[4]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[4]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_latch_l[4]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_dq[12]~input" is constrained to location IOIBUF_X34_Y0_N15 to improve DDIO timing
    Info (176467): Node "ddr_dq[12]" is constrained to location PIN Y10 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[5]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[5]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_latch_l[5]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_dq[13]~input" is constrained to location IOIBUF_X34_Y0_N22 to improve DDIO timing
    Info (176467): Node "ddr_dq[13]" is constrained to location PIN W10 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[6]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[6]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_latch_l[6]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_dq[14]~input" is constrained to location IOIBUF_X22_Y0_N15 to improve DDIO timing
    Info (176467): Node "ddr_dq[14]" is constrained to location PIN U10 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_h[7]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[7]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_latch_l[7]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddr_dq[15]~input" is constrained to location IOIBUF_X34_Y0_N29 to improve DDIO timing
    Info (176467): Node "ddr_dq[15]" is constrained to location PIN V11 to improve DDIO timing
Info (176233): Starting register packing
Warning (176225): Can't pack node ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[0] to I/O pin
Warning (176225): Can't pack node ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[1] to I/O pin
Warning (176225): Can't pack node ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[2] to I/O pin
Warning (176225): Can't pack node ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[3] to I/O pin
Warning (176225): Can't pack node ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[4] to I/O pin
Warning (176225): Can't pack node ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[5] to I/O pin
Warning (176225): Can't pack node ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[6] to I/O pin
Warning (176225): Can't pack node ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq1|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[7] to I/O pin
Warning (176225): Can't pack node ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[0] to I/O pin
Warning (176225): Can't pack node ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[1] to I/O pin
Warning (176225): Can't pack node ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[2] to I/O pin
Warning (176225): Can't pack node ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[3] to I/O pin
Warning (176225): Can't pack node ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[4] to I/O pin
Warning (176225): Can't pack node ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[5] to I/O pin
Warning (176225): Can't pack node ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[6] to I/O pin
Warning (176225): Can't pack node ddr_top:ddrtop|ddr_ctrl:ddrctrl|mydq:mydq0|mydq_dq_a6o:mydq_dq_a6o_component|input_cell_l[7] to I/O pin
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 42 registers into blocks of type EC
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 90 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 83 register duplicates
Warning (15058): PLL "PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning (15064): PLL "PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|pll1" output port clk[0] feeds output pin "sdr_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|pll1" output port clk[2] feeds output pin "vga_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15055): PLL "PLL3:PLL3|altpll:altpll_component|PLL3_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input
    Info (15024): Input port INCLK[0] of node "PLL3:PLL3|altpll:altpll_component|PLL3_altpll:auto_generated|pll1" is driven by PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[3]~clkctrl which is OUTCLK output port of Clock control block type node PLL1:PLL1|altpll:altpll_component|PLL1_altpll:auto_generated|wire_pll1_clk[3]~clkctrl
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:29
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170239): Router is attempting to preserve 0.48 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 32% of the available device resources in the region that extends from location X34_Y22 to location X44_Y32
Info (170194): Fitter routing operations ending: elapsed time is 00:00:13
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin epcs_data0 uses I/O standard 3.3-V LVTTL at K1
Warning (169177): 52 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin net_woln uses I/O standard 3.3-V LVTTL at W21
    Info (169178): Pin sdr_dq[0] uses I/O standard 3.3-V LVTTL at C10
    Info (169178): Pin sdr_dq[1] uses I/O standard 3.3-V LVTTL at A9
    Info (169178): Pin sdr_dq[2] uses I/O standard 3.3-V LVTTL at B9
    Info (169178): Pin sdr_dq[3] uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin sdr_dq[4] uses I/O standard 3.3-V LVTTL at B8
    Info (169178): Pin sdr_dq[5] uses I/O standard 3.3-V LVTTL at A7
    Info (169178): Pin sdr_dq[6] uses I/O standard 3.3-V LVTTL at B7
    Info (169178): Pin sdr_dq[7] uses I/O standard 3.3-V LVTTL at A6
    Info (169178): Pin sdr_dq[8] uses I/O standard 3.3-V LVTTL at B17
    Info (169178): Pin sdr_dq[9] uses I/O standard 3.3-V LVTTL at A17
    Info (169178): Pin sdr_dq[10] uses I/O standard 3.3-V LVTTL at A18
    Info (169178): Pin sdr_dq[11] uses I/O standard 3.3-V LVTTL at B18
    Info (169178): Pin sdr_dq[12] uses I/O standard 3.3-V LVTTL at A19
    Info (169178): Pin sdr_dq[13] uses I/O standard 3.3-V LVTTL at B19
    Info (169178): Pin sdr_dq[14] uses I/O standard 3.3-V LVTTL at A20
    Info (169178): Pin sdr_dq[15] uses I/O standard 3.3-V LVTTL at B20
    Info (169178): Pin sdr_udm uses I/O standard 3.3-V LVTTL at A16
    Info (169178): Pin sdr_ldm uses I/O standard 3.3-V LVTTL at B6
    Info (169178): Pin saa_sda uses I/O standard 3.3-V LVTTL at F20
    Info (169178): Pin rtc_dat uses I/O standard 3.3-V LVTTL at G5
    Info (169178): Pin rstn uses I/O standard 3.3-V LVTTL at T2
    Info (169178): Pin clk_50M uses I/O standard 3.3-V LVTTL at T22
    Info (169178): Pin aud_bclk uses I/O standard 3.3-V LVTTL at P22
    Info (169178): Pin clk_40M uses I/O standard 3.3-V LVTTL at G1
    Info (169178): Pin aud_daclrc uses I/O standard 3.3-V LVTTL at M21
    Info (169178): Pin rs_rxd uses I/O standard 3.3-V LVTTL at R22
    Info (169178): Pin ps2_clk uses I/O standard 3.3-V LVTTL at Y21
    Info (169178): Pin sw_4 uses I/O standard 3.3-V LVTTL at J8
    Info (169178): Pin sw_1 uses I/O standard 3.3-V LVTTL at M4
    Info (169178): Pin sw_2 uses I/O standard 3.3-V LVTTL at K7
    Info (169178): Pin sw_3 uses I/O standard 3.3-V LVTTL at K8
    Info (169178): Pin aud_adcdat uses I/O standard 3.3-V LVTTL at H21
    Info (169178): Pin btn_rgt uses I/O standard 3.3-V LVTTL at T1
    Info (169178): Pin btn_lft uses I/O standard 3.3-V LVTTL at N7
    Info (169178): Pin btn_ent uses I/O standard 3.3-V LVTTL at N6
    Info (169178): Pin aud_adclrc uses I/O standard 3.3-V LVTTL at P21
    Info (169178): Pin ps2_dat uses I/O standard 3.3-V LVTTL at AA21
    Info (169178): Pin net_intn uses I/O standard 3.3-V LVTTL at Y22
    Info (169178): Pin usb_sdo uses I/O standard 3.3-V LVTTL at T18
    Info (169178): Pin usb_intn uses I/O standard 3.3-V LVTTL at H17
    Info (169178): Pin saa_llc uses I/O standard 3.3-V LVTTL at G22
    Info (169178): Pin ir_din uses I/O standard 3.3-V LVTTL at P7
    Info (169178): Pin net_so uses I/O standard 3.3-V LVTTL at W22
    Info (169178): Pin saa_vpo[7] uses I/O standard 3.3-V LVTTL at F21
    Info (169178): Pin saa_vpo[5] uses I/O standard 3.3-V LVTTL at E21
    Info (169178): Pin saa_vpo[4] uses I/O standard 3.3-V LVTTL at D22
    Info (169178): Pin saa_vpo[6] uses I/O standard 3.3-V LVTTL at E22
    Info (169178): Pin saa_vpo[3] uses I/O standard 3.3-V LVTTL at D21
    Info (169178): Pin saa_vpo[2] uses I/O standard 3.3-V LVTTL at C22
    Info (169178): Pin saa_vpo[1] uses I/O standard 3.3-V LVTTL at C21
    Info (169178): Pin saa_vpo[0] uses I/O standard 3.3-V LVTTL at B22
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info (169178): Pin epcs_data0 uses I/O standard 3.3-V LVTTL at K1
Warning (169064): Following 4 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin ddr_udm has a permanently enabled output enable
    Info (169065): Pin ddr_ldm has a permanently enabled output enable
    Info (169065): Pin sdr_udm has a permanently enabled output enable
    Info (169065): Pin sdr_ldm has a permanently enabled output enable
Warning (169069): Following 3 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info (169070): Pin ddr_csn has GND driving its datain port
    Info (169070): Pin ddr_udm has GND driving its datain port
    Info (169070): Pin ddr_ldm has GND driving its datain port
Info (144001): Generated suppressed messages file E:/C430_Test/C430_Test.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 58 warnings
    Info: Peak virtual memory: 573 megabytes
    Info: Processing ended: Mon Apr 07 13:39:50 2014
    Info: Elapsed time: 00:01:29
    Info: Total CPU time (on all processors): 00:01:36


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/C430_Test/C430_Test.fit.smsg.


