TimeQuest Timing Analyzer report for mic1
Sun Dec 15 12:28:42 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLOCK'
 24. Fast Model Hold: 'CLOCK'
 25. Fast Model Minimum Pulse Width: 'CLOCK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mic1                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C15AF484C6                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 20.55 MHz ; 20.55 MHz       ; CLOCK      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -23.834 ; -4418.932     ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -2.495 ; -34.487       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -420.836              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                     ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                              ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -23.834 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 24.316     ;
; -23.834 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 24.316     ;
; -23.834 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 24.316     ;
; -23.834 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 24.316     ;
; -23.834 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 24.316     ;
; -23.834 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 24.316     ;
; -23.834 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 24.316     ;
; -23.834 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 24.316     ;
; -23.834 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 24.316     ;
; -22.071 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 23.703     ;
; -22.071 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 23.703     ;
; -22.071 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 23.703     ;
; -22.071 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 23.703     ;
; -22.071 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 23.703     ;
; -22.071 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 23.703     ;
; -22.071 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 23.703     ;
; -22.071 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 23.703     ;
; -22.071 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 23.703     ;
; -22.060 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 22.542     ;
; -22.060 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 22.542     ;
; -22.060 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 22.542     ;
; -22.060 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 22.542     ;
; -22.060 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 22.542     ;
; -22.060 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 22.542     ;
; -22.060 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 22.542     ;
; -22.060 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 22.542     ;
; -22.060 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.054     ; 22.542     ;
; -21.979 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.608     ;
; -21.979 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.608     ;
; -21.979 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.608     ;
; -21.979 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.608     ;
; -21.979 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.608     ;
; -21.979 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.608     ;
; -21.979 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.608     ;
; -21.979 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.608     ;
; -21.979 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.608     ;
; -21.820 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.449     ;
; -21.820 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.449     ;
; -21.820 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.449     ;
; -21.820 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.449     ;
; -21.820 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.449     ;
; -21.820 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.449     ;
; -21.820 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.449     ;
; -21.820 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.449     ;
; -21.820 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.449     ;
; -21.728 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                        ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 1.000        ; -2.814     ; 19.950     ;
; -21.643 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 1.000        ; -2.436     ; 20.243     ;
; -21.595 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg0 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 22.072     ;
; -21.595 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg1 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 22.072     ;
; -21.595 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg2 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 22.072     ;
; -21.595 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg3 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 22.072     ;
; -21.595 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg4 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 22.072     ;
; -21.595 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg5 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 22.072     ;
; -21.595 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg6 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 22.072     ;
; -21.595 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg7 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 22.072     ;
; -21.595 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg8 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 22.072     ;
; -21.500 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 1.000        ; -2.808     ; 19.728     ;
; -21.417 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.046     ;
; -21.417 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.046     ;
; -21.417 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.046     ;
; -21.417 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.046     ;
; -21.417 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.046     ;
; -21.417 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.046     ;
; -21.417 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.046     ;
; -21.417 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.046     ;
; -21.417 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 23.046     ;
; -21.413 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.390      ; 24.339     ;
; -21.413 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.390      ; 24.339     ;
; -21.413 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.390      ; 24.339     ;
; -21.413 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.390      ; 24.339     ;
; -21.413 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.390      ; 24.339     ;
; -21.413 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.390      ; 24.339     ;
; -21.413 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.390      ; 24.339     ;
; -21.413 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.390      ; 24.339     ;
; -21.413 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.390      ; 24.339     ;
; -21.318 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.290      ; 24.144     ;
; -21.318 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.290      ; 24.144     ;
; -21.318 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.290      ; 24.144     ;
; -21.318 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.290      ; 24.144     ;
; -21.318 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.290      ; 24.144     ;
; -21.318 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.290      ; 24.144     ;
; -21.318 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.290      ; 24.144     ;
; -21.318 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.290      ; 24.144     ;
; -21.318 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.290      ; 24.144     ;
; -21.179 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 1.000        ; -2.809     ; 19.406     ;
; -21.107 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst     ; CLOCK        ; CLOCK       ; 0.500        ; 2.293      ; 23.936     ;
; -21.107 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst     ; CLOCK        ; CLOCK       ; 0.500        ; 2.293      ; 23.936     ;
; -21.107 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst     ; CLOCK        ; CLOCK       ; 0.500        ; 2.293      ; 23.936     ;
; -21.107 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst     ; CLOCK        ; CLOCK       ; 0.500        ; 2.293      ; 23.936     ;
; -21.107 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst     ; CLOCK        ; CLOCK       ; 0.500        ; 2.293      ; 23.936     ;
; -21.107 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst     ; CLOCK        ; CLOCK       ; 0.500        ; 2.293      ; 23.936     ;
; -21.107 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst     ; CLOCK        ; CLOCK       ; 0.500        ; 2.293      ; 23.936     ;
; -21.107 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst     ; CLOCK        ; CLOCK       ; 0.500        ; 2.293      ; 23.936     ;
; -21.107 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst     ; CLOCK        ; CLOCK       ; 0.500        ; 2.293      ; 23.936     ;
; -21.029 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 22.658     ;
; -21.029 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 22.658     ;
; -21.029 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 22.658     ;
; -21.029 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 22.658     ;
; -21.029 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 22.658     ;
; -21.029 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 1.093      ; 22.658     ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                              ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.495 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.612      ; 3.383      ;
; -2.351 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 5.612      ; 3.527      ;
; -2.333 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.612      ; 3.545      ;
; -2.074 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 5.609      ; 3.801      ;
; -2.060 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 5.612      ; 3.818      ;
; -1.940 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 5.605      ; 3.931      ;
; -1.871 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 5.609      ; 4.004      ;
; -1.794 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.612      ; 4.084      ;
; -1.747 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 5.604      ; 4.123      ;
; -1.736 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 5.609      ; 4.139      ;
; -1.579 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 5.609      ; 4.296      ;
; -1.573 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.539      ; 4.732      ;
; -1.573 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.539      ; 4.732      ;
; -1.573 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.539      ; 4.732      ;
; -1.573 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.539      ; 4.732      ;
; -1.573 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.539      ; 4.732      ;
; -1.573 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.539      ; 4.732      ;
; -1.573 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.539      ; 4.732      ;
; -1.573 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.539      ; 4.732      ;
; -1.573 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.539      ; 4.732      ;
; -1.569 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 6.539      ; 4.736      ;
; -1.569 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 6.539      ; 4.736      ;
; -1.569 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 6.539      ; 4.736      ;
; -1.569 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 6.539      ; 4.736      ;
; -1.569 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 6.539      ; 4.736      ;
; -1.569 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 6.539      ; 4.736      ;
; -1.569 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 6.539      ; 4.736      ;
; -1.569 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 6.539      ; 4.736      ;
; -1.569 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 6.539      ; 4.736      ;
; -1.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 4.762      ;
; -1.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 4.762      ;
; -1.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 4.762      ;
; -1.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 4.762      ;
; -1.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 4.762      ;
; -1.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 4.762      ;
; -1.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 4.762      ;
; -1.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 4.762      ;
; -1.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 4.762      ;
; -1.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 4.762      ;
; -1.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 4.762      ;
; -1.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 4.762      ;
; -1.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 4.762      ;
; -1.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 4.762      ;
; -1.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 4.762      ;
; -1.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 4.762      ;
; -1.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 4.762      ;
; -1.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 4.762      ;
; -1.526 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.612      ; 4.352      ;
; -1.495 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 5.606      ; 4.377      ;
; -1.461 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 5.609      ; 4.414      ;
; -1.415 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 5.446      ; 4.297      ;
; -1.404 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 4.154      ; 3.016      ;
; -1.372 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 5.607      ; 4.501      ;
; -1.342 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 5.450      ; 4.374      ;
; -1.322 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst28                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 4.154      ; 3.098      ;
; -1.310 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst28                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 5.451      ; 4.407      ;
; -1.295 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 5.609      ; 4.580      ;
; -1.289 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 4.154      ; 3.131      ;
; -1.288 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 5.609      ; 4.587      ;
; -1.267 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 5.453      ; 4.452      ;
; -1.265 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 5.042      ;
; -1.265 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 5.042      ;
; -1.265 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 5.042      ;
; -1.265 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 5.042      ;
; -1.265 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 5.042      ;
; -1.265 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 5.042      ;
; -1.265 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 5.042      ;
; -1.265 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 5.042      ;
; -1.265 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 5.042      ;
; -1.193 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 5.609      ; 4.682      ;
; -1.160 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 5.608      ; 4.714      ;
; -1.140 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.538      ; 5.164      ;
; -1.140 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.538      ; 5.164      ;
; -1.140 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.538      ; 5.164      ;
; -1.140 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.538      ; 5.164      ;
; -1.140 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.538      ; 5.164      ;
; -1.140 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.538      ; 5.164      ;
; -1.140 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.538      ; 5.164      ;
; -1.140 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.538      ; 5.164      ;
; -1.140 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 6.538      ; 5.164      ;
; -1.096 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 3.686      ; 2.856      ;
; -1.094 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst1|inst28                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 4.254      ; 3.426      ;
; -1.092 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 5.609      ; 4.783      ;
; -1.087 ; DATAPATH:inst|BANK_REG:inst2|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 3.893      ; 3.072      ;
; -1.051 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst12                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.617      ; 4.832      ;
; -1.045 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst28                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 3.690      ; 2.911      ;
; -1.029 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 5.278      ;
; -1.029 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 5.278      ;
; -1.029 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 5.278      ;
; -1.029 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 5.278      ;
; -1.029 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 5.278      ;
; -1.029 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 5.278      ;
; -1.029 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 5.278      ;
; -1.029 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 5.278      ;
; -1.029 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.541      ; 5.278      ;
; -1.019 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 5.603      ; 4.850      ;
; -1.004 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 5.453      ; 4.715      ;
; -0.981 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 3.686      ; 2.971      ;
; -0.973 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.537      ; 5.330      ;
; -0.973 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.537      ; 5.330      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst1                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst1                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst16                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 3.399  ; 3.399  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 2.935  ; 2.935  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 2.483  ; 2.483  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 2.791  ; 2.791  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 3.014  ; 3.014  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 2.374  ; 2.374  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 3.091  ; 3.091  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 2.731  ; 2.731  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 2.148  ; 2.148  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 2.790  ; 2.790  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 3.062  ; 3.062  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 2.829  ; 2.829  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 2.779  ; 2.779  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 2.581  ; 2.581  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 3.019  ; 3.019  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 2.891  ; 2.891  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 2.834  ; 2.834  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 2.292  ; 2.292  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 2.287  ; 2.287  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 2.850  ; 2.850  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 2.601  ; 2.601  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 2.538  ; 2.538  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 2.803  ; 2.803  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 2.600  ; 2.600  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 2.873  ; 2.873  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 2.907  ; 2.907  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 2.570  ; 2.570  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 2.704  ; 2.704  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 3.065  ; 3.065  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 2.957  ; 2.957  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 2.485  ; 2.485  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 3.399  ; 3.399  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 3.131  ; 3.131  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 3.532  ; 3.532  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -0.562 ; -0.562 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 3.347  ; 3.347  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 3.027  ; 3.027  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 3.339  ; 3.339  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 3.532  ; 3.532  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 3.215  ; 3.215  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 3.028  ; 3.028  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 2.782  ; 2.782  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -1.918 ; -1.918 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -2.705 ; -2.705 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -2.253 ; -2.253 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -2.561 ; -2.561 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -2.784 ; -2.784 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -2.144 ; -2.144 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -2.861 ; -2.861 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -2.501 ; -2.501 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -1.918 ; -1.918 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -2.560 ; -2.560 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -2.832 ; -2.832 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -2.599 ; -2.599 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -2.549 ; -2.549 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -2.351 ; -2.351 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -2.789 ; -2.789 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -2.661 ; -2.661 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -2.604 ; -2.604 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -2.062 ; -2.062 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -2.057 ; -2.057 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -2.620 ; -2.620 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -2.371 ; -2.371 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -2.308 ; -2.308 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -2.573 ; -2.573 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -2.370 ; -2.370 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -2.643 ; -2.643 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -2.677 ; -2.677 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -2.340 ; -2.340 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -2.474 ; -2.474 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -2.835 ; -2.835 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -2.727 ; -2.727 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -2.255 ; -2.255 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -3.169 ; -3.169 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -2.901 ; -2.901 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.016  ; 1.016  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 1.016  ; 1.016  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -2.990 ; -2.990 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -2.794 ; -2.794 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -2.747 ; -2.747 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -3.076 ; -3.076 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -2.555 ; -2.555 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -2.755 ; -2.755 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -2.480 ; -2.480 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 14.961 ; 14.961 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 13.747 ; 13.747 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 14.157 ; 14.157 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 14.036 ; 14.036 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 14.521 ; 14.521 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 13.790 ; 13.790 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 13.996 ; 13.996 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 13.335 ; 13.335 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 13.895 ; 13.895 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 13.606 ; 13.606 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.474 ; 14.474 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 14.091 ; 14.091 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 14.527 ; 14.527 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 13.820 ; 13.820 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 14.944 ; 14.944 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 14.961 ; 14.961 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 13.639 ; 13.639 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 13.631 ; 13.631 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 13.395 ; 13.395 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 13.363 ; 13.363 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 13.861 ; 13.861 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.286 ; 14.286 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 13.638 ; 13.638 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 14.341 ; 14.341 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 13.809 ; 13.809 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 14.511 ; 14.511 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.140 ; 14.140 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 14.081 ; 14.081 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 13.830 ; 13.830 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 14.066 ; 14.066 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 13.376 ; 13.376 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 14.367 ; 14.367 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 14.808 ; 14.808 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 9.667  ; 9.667  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 7.874  ; 7.874  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 8.820  ; 8.820  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 7.895  ; 7.895  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 8.417  ; 8.417  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 8.222  ; 8.222  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 8.676  ; 8.676  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 7.931  ; 7.931  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 7.918  ; 7.918  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 9.070  ; 9.070  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 9.023  ; 9.023  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 8.226  ; 8.226  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 8.824  ; 8.824  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 9.080  ; 9.080  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 9.667  ; 9.667  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 7.591  ; 7.591  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 8.750  ; 8.750  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 7.938  ; 7.938  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 8.531  ; 8.531  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 8.459  ; 8.459  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 7.941  ; 7.941  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 8.632  ; 8.632  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 8.886  ; 8.886  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 8.216  ; 8.216  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 8.384  ; 8.384  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 8.395  ; 8.395  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 9.024  ; 9.024  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 8.249  ; 8.249  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 8.320  ; 8.320  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 8.203  ; 8.203  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 8.692  ; 8.692  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 9.178  ; 9.178  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 8.877  ; 8.877  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.347  ; 6.347  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 8.471  ; 8.471  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 8.215  ; 8.215  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.471  ; 8.471  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.011  ; 8.011  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 8.184  ; 8.184  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 8.398  ; 8.398  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 7.805  ; 7.805  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.437  ; 8.437  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 8.223  ; 8.223  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 11.090 ; 11.090 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.699  ; 7.699  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.152  ; 8.152  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 8.366  ; 8.366  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.882  ; 7.882  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.981  ; 7.981  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 9.556  ; 9.556  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 8.079  ; 8.079  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 8.390  ; 8.390  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 11.090 ; 11.090 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 11.031 ; 11.031 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 9.535  ; 9.535  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 9.739  ; 9.739  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 9.588  ; 9.588  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 9.738  ; 9.738  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 9.476  ; 9.476  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 9.536  ; 9.536  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.461  ; 9.461  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 9.291  ; 9.291  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 9.638  ; 9.638  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.299 ; 10.299 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.297 ; 10.297 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 9.864  ; 9.864  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 9.608  ; 9.608  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 9.620  ; 9.620  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 10.030 ; 10.030 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 10.824 ; 10.824 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 9.433  ; 9.433  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 11.031 ; 11.031 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 9.452  ; 9.452  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 9.645  ; 9.645  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 9.466  ; 9.466  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 9.370  ; 9.370  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 9.855  ; 9.855  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 9.459  ; 9.459  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 9.053  ; 9.053  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 9.059  ; 9.059  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 9.462  ; 9.462  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 9.684  ; 9.684  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 10.151 ; 10.151 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 9.124  ; 9.124  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 10.241 ; 10.241 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 9.573  ; 9.573  ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 11.514 ; 11.514 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 9.859  ; 9.859  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 9.834  ; 9.834  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.215 ; 10.215 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 9.876  ; 9.876  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 11.277 ; 11.277 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 11.514 ; 11.514 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 11.372 ; 11.372 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.391 ; 10.391 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.107 ; 10.107 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.409 ; 10.409 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.174 ; 10.174 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.220 ; 10.220 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.510 ; 10.510 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.260 ; 10.260 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.413 ; 10.413 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.176 ; 10.176 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.565 ; 10.565 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 9.934  ; 9.934  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.293 ; 10.293 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 9.651  ; 9.651  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 9.695  ; 9.695  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.030 ; 10.030 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.260 ; 10.260 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.252 ; 10.252 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.354 ; 10.354 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 10.269 ; 10.269 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.168 ; 10.168 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 9.593  ; 9.593  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 9.854  ; 9.854  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 9.608  ; 9.608  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 9.862  ; 9.862  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.135 ; 10.135 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 9.596  ; 9.596  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 9.892  ; 9.892  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 9.602  ; 9.602  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 9.619  ; 9.619  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 14.133 ; 14.133 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 12.241 ; 12.241 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 12.695 ; 12.695 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 12.638 ; 12.638 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 12.430 ; 12.430 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 12.522 ; 12.522 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 14.096 ; 14.096 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.350 ; 12.350 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 12.664 ; 12.664 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 14.133 ; 14.133 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 13.335 ; 13.335 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 13.747 ; 13.747 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 14.157 ; 14.157 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 14.036 ; 14.036 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 14.521 ; 14.521 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 13.790 ; 13.790 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 13.996 ; 13.996 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 13.335 ; 13.335 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 13.895 ; 13.895 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 13.606 ; 13.606 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.474 ; 14.474 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 14.091 ; 14.091 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 14.527 ; 14.527 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 13.820 ; 13.820 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 14.944 ; 14.944 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 14.961 ; 14.961 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 13.639 ; 13.639 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 13.631 ; 13.631 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 13.395 ; 13.395 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 13.363 ; 13.363 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 13.861 ; 13.861 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.286 ; 14.286 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 13.638 ; 13.638 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 14.341 ; 14.341 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 13.809 ; 13.809 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 14.511 ; 14.511 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.140 ; 14.140 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 14.081 ; 14.081 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 13.830 ; 13.830 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 14.066 ; 14.066 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 13.376 ; 13.376 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 14.367 ; 14.367 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 14.808 ; 14.808 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 7.591  ; 7.591  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 7.874  ; 7.874  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 8.820  ; 8.820  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 7.895  ; 7.895  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 8.417  ; 8.417  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 8.222  ; 8.222  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 8.676  ; 8.676  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 7.931  ; 7.931  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 7.918  ; 7.918  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 9.070  ; 9.070  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 9.023  ; 9.023  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 8.226  ; 8.226  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 8.824  ; 8.824  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 9.080  ; 9.080  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 9.667  ; 9.667  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 7.591  ; 7.591  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 8.750  ; 8.750  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 7.938  ; 7.938  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 8.531  ; 8.531  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 8.459  ; 8.459  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 7.941  ; 7.941  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 8.632  ; 8.632  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 8.886  ; 8.886  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 8.216  ; 8.216  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 8.384  ; 8.384  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 8.395  ; 8.395  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 9.024  ; 9.024  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 8.249  ; 8.249  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 8.320  ; 8.320  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 8.203  ; 8.203  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 8.692  ; 8.692  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 9.178  ; 9.178  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 8.877  ; 8.877  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.347  ; 6.347  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 7.805  ; 7.805  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 8.215  ; 8.215  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.471  ; 8.471  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.011  ; 8.011  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 8.184  ; 8.184  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 8.398  ; 8.398  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 7.805  ; 7.805  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.437  ; 8.437  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 8.223  ; 8.223  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.699  ; 7.699  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.699  ; 7.699  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.152  ; 8.152  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 8.366  ; 8.366  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.882  ; 7.882  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.981  ; 7.981  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 9.556  ; 9.556  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 8.079  ; 8.079  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 8.390  ; 8.390  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 10.975 ; 10.975 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 9.053  ; 9.053  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 9.535  ; 9.535  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 9.739  ; 9.739  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 9.588  ; 9.588  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 9.738  ; 9.738  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 9.476  ; 9.476  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 9.536  ; 9.536  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.461  ; 9.461  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 9.291  ; 9.291  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 9.638  ; 9.638  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.299 ; 10.299 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.297 ; 10.297 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 9.864  ; 9.864  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 9.608  ; 9.608  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 9.620  ; 9.620  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 10.030 ; 10.030 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 10.824 ; 10.824 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 9.433  ; 9.433  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 11.031 ; 11.031 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 9.452  ; 9.452  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 9.645  ; 9.645  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 9.466  ; 9.466  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 9.370  ; 9.370  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 9.855  ; 9.855  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 9.459  ; 9.459  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 9.053  ; 9.053  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 9.059  ; 9.059  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 9.462  ; 9.462  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 9.684  ; 9.684  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 10.151 ; 10.151 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 9.124  ; 9.124  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 10.241 ; 10.241 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 9.573  ; 9.573  ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 9.593  ; 9.593  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 9.859  ; 9.859  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 9.834  ; 9.834  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.215 ; 10.215 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 9.876  ; 9.876  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 11.277 ; 11.277 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 11.514 ; 11.514 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 11.372 ; 11.372 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.391 ; 10.391 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.107 ; 10.107 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.409 ; 10.409 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.174 ; 10.174 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.220 ; 10.220 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.510 ; 10.510 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.260 ; 10.260 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.413 ; 10.413 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.176 ; 10.176 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.565 ; 10.565 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 9.934  ; 9.934  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.293 ; 10.293 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 9.651  ; 9.651  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 9.695  ; 9.695  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.030 ; 10.030 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.260 ; 10.260 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.252 ; 10.252 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.354 ; 10.354 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 10.269 ; 10.269 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.168 ; 10.168 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 9.593  ; 9.593  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 9.854  ; 9.854  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 9.608  ; 9.608  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 9.862  ; 9.862  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.135 ; 10.135 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 9.596  ; 9.596  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 9.892  ; 9.892  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 9.602  ; 9.602  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 9.619  ; 9.619  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 10.961 ; 10.961 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 10.961 ; 10.961 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 11.420 ; 11.420 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 12.168 ; 12.168 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 11.154 ; 11.154 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 11.245 ; 11.245 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 12.810 ; 12.810 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 11.578 ; 11.578 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 12.167 ; 12.167 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.335 ; 12.335 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -10.545 ; -1986.389     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -1.241 ; -16.600       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -420.836              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                     ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                              ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 11.018     ;
; -10.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 11.018     ;
; -10.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 11.018     ;
; -10.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 11.018     ;
; -10.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 11.018     ;
; -10.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 11.018     ;
; -10.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 11.018     ;
; -10.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 11.018     ;
; -10.545 ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 11.018     ;
; -9.790  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 10.263     ;
; -9.790  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 10.263     ;
; -9.790  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 10.263     ;
; -9.790  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 10.263     ;
; -9.790  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 10.263     ;
; -9.790  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 10.263     ;
; -9.790  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 10.263     ;
; -9.790  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 10.263     ;
; -9.790  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 10.263     ;
; -9.745  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.500      ; 10.777     ;
; -9.745  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.500      ; 10.777     ;
; -9.745  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.500      ; 10.777     ;
; -9.745  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.500      ; 10.777     ;
; -9.745  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.500      ; 10.777     ;
; -9.745  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.500      ; 10.777     ;
; -9.745  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.500      ; 10.777     ;
; -9.745  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.500      ; 10.777     ;
; -9.745  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.500      ; 10.777     ;
; -9.694  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.496      ; 10.722     ;
; -9.694  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.496      ; 10.722     ;
; -9.694  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.496      ; 10.722     ;
; -9.694  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.496      ; 10.722     ;
; -9.694  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.496      ; 10.722     ;
; -9.694  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.496      ; 10.722     ;
; -9.694  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.496      ; 10.722     ;
; -9.694  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.496      ; 10.722     ;
; -9.694  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.496      ; 10.722     ;
; -9.649  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.678     ;
; -9.649  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.678     ;
; -9.649  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.678     ;
; -9.649  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.678     ;
; -9.649  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.678     ;
; -9.649  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.678     ;
; -9.649  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.678     ;
; -9.649  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.678     ;
; -9.649  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.678     ;
; -9.545  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg0 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 10.013     ;
; -9.545  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg1 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 10.013     ;
; -9.545  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg2 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 10.013     ;
; -9.545  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg3 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 10.013     ;
; -9.545  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg4 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 10.013     ;
; -9.545  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg5 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 10.013     ;
; -9.545  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg6 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 10.013     ;
; -9.545  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg7 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 10.013     ;
; -9.545  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg8 ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 10.013     ;
; -9.477  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.506     ;
; -9.477  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.506     ;
; -9.477  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.506     ;
; -9.477  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.506     ;
; -9.477  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.506     ;
; -9.477  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.506     ;
; -9.477  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.506     ;
; -9.477  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.506     ;
; -9.477  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.506     ;
; -9.372  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.167      ; 11.071     ;
; -9.372  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.167      ; 11.071     ;
; -9.372  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.167      ; 11.071     ;
; -9.372  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.167      ; 11.071     ;
; -9.372  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.167      ; 11.071     ;
; -9.372  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.167      ; 11.071     ;
; -9.372  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.167      ; 11.071     ;
; -9.372  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.167      ; 11.071     ;
; -9.372  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.167      ; 11.071     ;
; -9.366  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 10.994     ;
; -9.366  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 10.994     ;
; -9.366  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 10.994     ;
; -9.366  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 10.994     ;
; -9.366  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 10.994     ;
; -9.366  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 10.994     ;
; -9.366  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 10.994     ;
; -9.366  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 10.994     ;
; -9.366  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.096      ; 10.994     ;
; -9.314  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.343     ;
; -9.314  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.343     ;
; -9.314  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.343     ;
; -9.314  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.343     ;
; -9.314  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.343     ;
; -9.314  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.343     ;
; -9.314  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.343     ;
; -9.314  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.343     ;
; -9.314  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.497      ; 10.343     ;
; -9.298  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst     ; CLOCK        ; CLOCK       ; 0.500        ; 1.101      ; 10.931     ;
; -9.298  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst     ; CLOCK        ; CLOCK       ; 0.500        ; 1.101      ; 10.931     ;
; -9.298  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst     ; CLOCK        ; CLOCK       ; 0.500        ; 1.101      ; 10.931     ;
; -9.298  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst     ; CLOCK        ; CLOCK       ; 0.500        ; 1.101      ; 10.931     ;
; -9.298  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst     ; CLOCK        ; CLOCK       ; 0.500        ; 1.101      ; 10.931     ;
; -9.298  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst     ; CLOCK        ; CLOCK       ; 0.500        ; 1.101      ; 10.931     ;
; -9.298  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst     ; CLOCK        ; CLOCK       ; 0.500        ; 1.101      ; 10.931     ;
; -9.298  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst     ; CLOCK        ; CLOCK       ; 0.500        ; 1.101      ; 10.931     ;
; -9.298  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst     ; CLOCK        ; CLOCK       ; 0.500        ; 1.101      ; 10.931     ;
; -9.228  ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 1.159      ; 10.919     ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                 ;
+--------+--------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.241 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.636      ; 1.547      ;
; -1.187 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.636      ; 1.601      ;
; -1.164 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.636      ; 1.624      ;
; -1.074 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.633      ; 1.711      ;
; -1.027 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.636      ; 1.761      ;
; -0.981 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.628      ; 1.799      ;
; -0.960 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.633      ; 1.825      ;
; -0.947 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.636      ; 1.841      ;
; -0.894 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.627      ; 1.885      ;
; -0.857 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.634      ; 1.929      ;
; -0.834 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.636      ; 1.954      ;
; -0.825 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.570      ; 1.897      ;
; -0.811 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.573      ; 1.914      ;
; -0.788 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.633      ; 1.997      ;
; -0.784 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.634      ; 2.002      ;
; -0.766 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst28 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.576      ; 1.962      ;
; -0.736 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.577      ; 1.993      ;
; -0.727 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.634      ; 2.059      ;
; -0.711 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.624      ; 2.065      ;
; -0.687 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.630      ; 2.095      ;
; -0.683 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst24  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 1.905      ; 1.374      ;
; -0.675 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.633      ; 2.110      ;
; -0.661 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst28  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 1.905      ; 1.396      ;
; -0.647 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.634      ; 2.139      ;
; -0.643 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst24  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 1.905      ; 1.414      ;
; -0.640 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.577      ; 2.089      ;
; -0.635 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.632      ; 2.149      ;
; -0.625 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst12   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.634      ; 2.161      ;
; -0.613 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.634      ; 2.173      ;
; -0.588 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst1|inst28   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 1.976      ; 1.540      ;
; -0.557 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.626      ; 2.221      ;
; -0.555 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.570      ; 2.167      ;
; -0.542 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.570      ; 2.180      ;
; -0.536 ; DATAPATH:inst|BANK_REG:inst2|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst24  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 1.798      ; 1.414      ;
; -0.527 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.575      ; 2.200      ;
; -0.517 ; DATAPATH:inst|BANK_REG:inst2|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 1.885      ; 1.520      ;
; -0.512 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst12   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.631      ; 2.271      ;
; -0.502 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.628      ; 2.278      ;
; -0.498 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst28   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 1.692      ; 1.346      ;
; -0.496 ; DATAPATH:inst|BANK_REG:inst2|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst24  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 1.798      ; 1.454      ;
; -0.492 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst24   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 1.686      ; 1.346      ;
; -0.490 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.627      ; 2.289      ;
; -0.489 ; DATAPATH:inst|BANK_REG:inst2|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst28  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 1.885      ; 1.548      ;
; -0.487 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.574      ; 2.239      ;
; -0.487 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.575      ; 2.240      ;
; -0.482 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.628      ; 2.298      ;
; -0.481 ; DATAPATH:inst|BANK_REG:inst2|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst28  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 1.798      ; 1.469      ;
; -0.477 ; DATAPATH:inst|BANK_REG:inst2|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 1.885      ; 1.560      ;
; -0.473 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst24    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 1.694      ; 1.373      ;
; -0.471 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.632      ; 2.313      ;
; -0.453 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.574      ; 2.273      ;
; -0.452 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.635      ; 2.335      ;
; -0.452 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst24   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 1.686      ; 1.386      ;
; -0.446 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.576      ; 2.282      ;
; -0.441 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.634      ; 2.345      ;
; -0.440 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.573      ; 2.285      ;
; -0.439 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst8    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 1.683      ; 1.396      ;
; -0.435 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst16   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 1.694      ; 1.411      ;
; -0.429 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 1.694      ; 1.417      ;
; -0.416 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.631      ; 2.367      ;
; -0.414 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst8    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.634      ; 2.372      ;
; -0.411 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.577      ; 2.318      ;
; -0.410 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.620      ; 2.362      ;
; -0.401 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.634      ; 2.385      ;
; -0.398 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.576      ; 2.330      ;
; -0.396 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst20  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 1.912      ; 1.668      ;
; -0.395 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.630      ; 2.387      ;
; -0.386 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst24   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.632      ; 2.398      ;
; -0.386 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.573      ; 2.339      ;
; -0.385 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.634      ; 2.401      ;
; -0.381 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.634      ; 2.405      ;
; -0.375 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst5    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.634      ; 2.411      ;
; -0.373 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.577      ; 2.356      ;
; -0.365 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.634      ; 2.421      ;
; -0.362 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.627      ; 2.417      ;
; -0.361 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst12   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 1.685      ; 1.476      ;
; -0.352 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.577      ; 2.377      ;
; -0.351 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.630      ; 2.431      ;
; -0.351 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.577      ; 2.378      ;
; -0.341 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.632      ; 2.443      ;
; -0.340 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 1.690      ; 1.502      ;
; -0.337 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.576      ; 2.391      ;
; -0.336 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst3|inst5  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.628      ; 2.444      ;
; -0.336 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst12   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 1.686      ; 1.502      ;
; -0.330 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst20   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 1.686      ; 1.508      ;
; -0.329 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst3|inst5  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.628      ; 2.451      ;
; -0.328 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 1.906      ; 1.730      ;
; -0.328 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.634      ; 2.458      ;
; -0.327 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.573      ; 2.398      ;
; -0.325 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.573      ; 2.400      ;
; -0.323 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.564      ; 2.393      ;
; -0.318 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst12   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 1.690      ; 1.524      ;
; -0.317 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.575      ; 2.410      ;
; -0.317 ; DATAPATH:inst|BANK_REG:inst2|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 1.892      ; 1.727      ;
; -0.316 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 1.691      ; 1.527      ;
; -0.308 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst12   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 1.692      ; 1.536      ;
; -0.295 ; DATAPATH:inst|BANK_REG:inst2|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst1|inst24  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 1.702      ; 1.559      ;
; -0.293 ; DATAPATH:inst|BANK_REG:inst2|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 1.703      ; 1.562      ;
; -0.284 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.574      ; 2.442      ;
; -0.281 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.572      ; 2.443      ;
+--------+--------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst4|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst1                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|MPC_GENERATOR:inst21|inst8                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst1                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst1                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst4|inst2[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst16                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.686  ; 1.686  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 1.457  ; 1.457  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 1.273  ; 1.273  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 1.403  ; 1.403  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 1.526  ; 1.526  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 1.221  ; 1.221  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 1.590  ; 1.590  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 1.356  ; 1.356  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 1.085  ; 1.085  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 1.424  ; 1.424  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 1.567  ; 1.567  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 1.457  ; 1.457  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 1.406  ; 1.406  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 1.336  ; 1.336  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 1.595  ; 1.595  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 1.458  ; 1.458  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 1.454  ; 1.454  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 1.175  ; 1.175  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 1.166  ; 1.166  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 1.458  ; 1.458  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 1.340  ; 1.340  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 1.292  ; 1.292  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 1.435  ; 1.435  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 1.349  ; 1.349  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 1.457  ; 1.457  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 1.491  ; 1.491  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 1.319  ; 1.319  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 1.428  ; 1.428  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 1.561  ; 1.561  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 1.500  ; 1.500  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 1.288  ; 1.288  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 1.686  ; 1.686  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 1.639  ; 1.639  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.790  ; 1.790  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -0.717 ; -0.717 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 1.651  ; 1.651  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 1.523  ; 1.523  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 1.642  ; 1.642  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 1.790  ; 1.790  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 1.593  ; 1.593  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 1.506  ; 1.506  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 1.436  ; 1.436  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -0.965 ; -0.965 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -1.337 ; -1.337 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -1.153 ; -1.153 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -1.283 ; -1.283 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -1.406 ; -1.406 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -1.101 ; -1.101 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -1.470 ; -1.470 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -1.236 ; -1.236 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.965 ; -0.965 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -1.304 ; -1.304 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -1.447 ; -1.447 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -1.337 ; -1.337 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -1.286 ; -1.286 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -1.216 ; -1.216 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -1.475 ; -1.475 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -1.338 ; -1.338 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -1.334 ; -1.334 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -1.055 ; -1.055 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -1.046 ; -1.046 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -1.338 ; -1.338 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -1.220 ; -1.220 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -1.172 ; -1.172 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -1.315 ; -1.315 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -1.229 ; -1.229 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -1.337 ; -1.337 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -1.371 ; -1.371 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -1.199 ; -1.199 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -1.308 ; -1.308 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -1.441 ; -1.441 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -1.380 ; -1.380 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -1.168 ; -1.168 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -1.566 ; -1.566 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -1.519 ; -1.519 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 0.927  ; 0.927  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 0.927  ; 0.927  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -1.496 ; -1.496 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.398 ; -1.398 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.335 ; -1.335 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -1.577 ; -1.577 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.247 ; -1.247 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.350 ; -1.350 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -1.265 ; -1.265 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.780 ; 7.780 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.272 ; 7.272 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.538 ; 7.538 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.402 ; 7.402 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.683 ; 7.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.298 ; 7.298 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.372 ; 7.372 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.031 ; 7.031 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.370 ; 7.370 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.242 ; 7.242 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.669 ; 7.669 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.464 ; 7.464 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.648 ; 7.648 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.336 ; 7.336 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.771 ; 7.771 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.780 ; 7.780 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.241 ; 7.241 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.172 ; 7.172 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.086 ; 7.086 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.053 ; 7.053 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.344 ; 7.344 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.559 ; 7.559 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.259 ; 7.259 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.580 ; 7.580 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.329 ; 7.329 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.633 ; 7.633 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.479 ; 7.479 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.447 ; 7.447 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.339 ; 7.339 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.448 ; 7.448 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.071 ; 7.071 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.594 ; 7.594 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.780 ; 7.780 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.363 ; 5.363 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 4.447 ; 4.447 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 4.976 ; 4.976 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 4.462 ; 4.462 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 4.794 ; 4.794 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 4.625 ; 4.625 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 4.915 ; 4.915 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 4.494 ; 4.494 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 4.486 ; 4.486 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.062 ; 5.062 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.118 ; 5.118 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 4.700 ; 4.700 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 4.976 ; 4.976 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.086 ; 5.086 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.363 ; 5.363 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 4.325 ; 4.325 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 4.936 ; 4.936 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 4.480 ; 4.480 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 4.850 ; 4.850 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 4.750 ; 4.750 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 4.503 ; 4.503 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 4.880 ; 4.880 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 4.969 ; 4.969 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 4.622 ; 4.622 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 4.761 ; 4.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 4.777 ; 4.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.072 ; 5.072 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 4.655 ; 4.655 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 4.684 ; 4.684 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 4.626 ; 4.626 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 4.845 ; 4.845 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.159 ; 5.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 4.990 ; 4.990 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.789 ; 3.789 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.818 ; 4.818 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.693 ; 4.693 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.818 ; 4.818 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.595 ; 4.595 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.679 ; 4.679 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.764 ; 4.764 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 4.464 ; 4.464 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.800 ; 4.800 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.623 ; 4.623 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.044 ; 6.044 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.453 ; 4.453 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.722 ; 4.722 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.778 ; 4.778 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.594 ; 4.594 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.576 ; 4.576 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 5.332 ; 5.332 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.642 ; 4.642 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.773 ; 4.773 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.044 ; 6.044 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 6.033 ; 6.033 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.325 ; 5.325 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.413 ; 5.413 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.357 ; 5.357 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.419 ; 5.419 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.272 ; 5.272 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.342 ; 5.342 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.264 ; 5.264 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.192 ; 5.192 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.398 ; 5.398 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.697 ; 5.697 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.686 ; 5.686 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.500 ; 5.500 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.398 ; 5.398 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.397 ; 5.397 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.573 ; 5.573 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.943 ; 5.943 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.241 ; 5.241 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 6.033 ; 6.033 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.261 ; 5.261 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.392 ; 5.392 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.268 ; 5.268 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.270 ; 5.270 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.491 ; 5.491 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.264 ; 5.264 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.041 ; 5.041 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.049 ; 5.049 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.264 ; 5.264 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.355 ; 5.355 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.679 ; 5.679 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.082 ; 5.082 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.613 ; 5.613 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.352 ; 5.352 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 6.770 ; 6.770 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.900 ; 5.900 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.883 ; 5.883 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.091 ; 6.091 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.914 ; 5.914 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.621 ; 6.621 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.770 ; 6.770 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.717 ; 6.717 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.843 ; 5.843 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.666 ; 5.666 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.855 ; 5.855 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.750 ; 5.750 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.696 ; 5.696 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.926 ; 5.926 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.782 ; 5.782 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.852 ; 5.852 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.751 ; 5.751 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.256 ; 6.256 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.947 ; 5.947 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.133 ; 6.133 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.822 ; 5.822 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 5.853 ; 5.853 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.016 ; 6.016 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.115 ; 6.115 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.098 ; 6.098 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.185 ; 6.185 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.119 ; 6.119 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.122 ; 6.122 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 5.839 ; 5.839 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.972 ; 5.972 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 5.782 ; 5.782 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.976 ; 5.976 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.110 ; 6.110 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.773 ; 5.773 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 5.999 ; 5.999 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 5.844 ; 5.844 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.857 ; 5.857 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 8.018 ; 8.018 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.109 ; 7.109 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.381 ; 7.381 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.319 ; 7.319 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.254 ; 7.254 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.229 ; 7.229 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.987 ; 7.987 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.182 ; 7.182 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.315 ; 7.315 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 8.018 ; 8.018 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.031 ; 7.031 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.272 ; 7.272 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.538 ; 7.538 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.402 ; 7.402 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.683 ; 7.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.298 ; 7.298 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.372 ; 7.372 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.031 ; 7.031 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.370 ; 7.370 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.242 ; 7.242 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.669 ; 7.669 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.464 ; 7.464 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.648 ; 7.648 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.336 ; 7.336 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.771 ; 7.771 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.780 ; 7.780 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.241 ; 7.241 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.172 ; 7.172 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.086 ; 7.086 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.053 ; 7.053 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.344 ; 7.344 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.559 ; 7.559 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.259 ; 7.259 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.580 ; 7.580 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.329 ; 7.329 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.633 ; 7.633 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.479 ; 7.479 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.447 ; 7.447 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.339 ; 7.339 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.448 ; 7.448 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.071 ; 7.071 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.594 ; 7.594 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.780 ; 7.780 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 4.325 ; 4.325 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 4.447 ; 4.447 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 4.976 ; 4.976 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 4.462 ; 4.462 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 4.794 ; 4.794 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 4.625 ; 4.625 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 4.915 ; 4.915 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 4.494 ; 4.494 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 4.486 ; 4.486 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.062 ; 5.062 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.118 ; 5.118 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 4.700 ; 4.700 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 4.976 ; 4.976 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.086 ; 5.086 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.363 ; 5.363 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 4.325 ; 4.325 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 4.936 ; 4.936 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 4.480 ; 4.480 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 4.850 ; 4.850 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 4.750 ; 4.750 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 4.503 ; 4.503 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 4.880 ; 4.880 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 4.969 ; 4.969 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 4.622 ; 4.622 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 4.761 ; 4.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 4.777 ; 4.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.072 ; 5.072 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 4.655 ; 4.655 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 4.684 ; 4.684 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 4.626 ; 4.626 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 4.845 ; 4.845 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.159 ; 5.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 4.990 ; 4.990 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.789 ; 3.789 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.464 ; 4.464 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.693 ; 4.693 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.818 ; 4.818 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.595 ; 4.595 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.679 ; 4.679 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.764 ; 4.764 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 4.464 ; 4.464 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.800 ; 4.800 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.623 ; 4.623 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.453 ; 4.453 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.453 ; 4.453 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.722 ; 4.722 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.778 ; 4.778 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.594 ; 4.594 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.576 ; 4.576 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 5.332 ; 5.332 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.642 ; 4.642 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.773 ; 4.773 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.000 ; 6.000 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.041 ; 5.041 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.325 ; 5.325 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.413 ; 5.413 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.357 ; 5.357 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.419 ; 5.419 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.272 ; 5.272 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.342 ; 5.342 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.264 ; 5.264 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.192 ; 5.192 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.398 ; 5.398 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.697 ; 5.697 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.686 ; 5.686 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.500 ; 5.500 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.398 ; 5.398 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.397 ; 5.397 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.573 ; 5.573 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.943 ; 5.943 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.241 ; 5.241 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 6.033 ; 6.033 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.261 ; 5.261 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.392 ; 5.392 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.268 ; 5.268 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.270 ; 5.270 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.491 ; 5.491 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.264 ; 5.264 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.041 ; 5.041 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.049 ; 5.049 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.264 ; 5.264 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.355 ; 5.355 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.679 ; 5.679 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.082 ; 5.082 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.613 ; 5.613 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.352 ; 5.352 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.666 ; 5.666 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.900 ; 5.900 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.883 ; 5.883 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.091 ; 6.091 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.914 ; 5.914 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.621 ; 6.621 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.770 ; 6.770 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.717 ; 6.717 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.843 ; 5.843 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.666 ; 5.666 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.855 ; 5.855 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.750 ; 5.750 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.696 ; 5.696 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.926 ; 5.926 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.782 ; 5.782 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.852 ; 5.852 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.751 ; 5.751 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.256 ; 6.256 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.947 ; 5.947 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.133 ; 6.133 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.822 ; 5.822 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 5.853 ; 5.853 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.016 ; 6.016 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.115 ; 6.115 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.098 ; 6.098 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.185 ; 6.185 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.119 ; 6.119 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.122 ; 6.122 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 5.839 ; 5.839 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.972 ; 5.972 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 5.782 ; 5.782 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.976 ; 5.976 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.110 ; 6.110 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.773 ; 5.773 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 5.999 ; 5.999 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 5.844 ; 5.844 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.857 ; 5.857 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.490 ; 6.490 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.490 ; 6.490 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.763 ; 6.763 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.044 ; 7.044 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.638 ; 6.638 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.614 ; 6.614 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.363 ; 7.363 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.786 ; 6.786 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.034 ; 7.034 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.174 ; 7.174 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -23.834   ; -2.495  ; N/A      ; N/A     ; -1.423              ;
;  CLOCK           ; -23.834   ; -2.495  ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -4418.932 ; -34.487 ; 0.0      ; 0.0     ; -420.836            ;
;  CLOCK           ; -4418.932 ; -34.487 ; N/A      ; N/A     ; -420.836            ;
+------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 3.399  ; 3.399  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 2.935  ; 2.935  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 2.483  ; 2.483  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 2.791  ; 2.791  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 3.014  ; 3.014  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 2.374  ; 2.374  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 3.091  ; 3.091  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 2.731  ; 2.731  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 2.148  ; 2.148  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 2.790  ; 2.790  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 3.062  ; 3.062  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 2.829  ; 2.829  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 2.779  ; 2.779  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 2.581  ; 2.581  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 3.019  ; 3.019  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 2.891  ; 2.891  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 2.834  ; 2.834  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 2.292  ; 2.292  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 2.287  ; 2.287  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 2.850  ; 2.850  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 2.601  ; 2.601  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 2.538  ; 2.538  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 2.803  ; 2.803  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 2.600  ; 2.600  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 2.873  ; 2.873  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 2.907  ; 2.907  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 2.570  ; 2.570  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 2.704  ; 2.704  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 3.065  ; 3.065  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 2.957  ; 2.957  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 2.485  ; 2.485  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 3.399  ; 3.399  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 3.131  ; 3.131  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 3.532  ; 3.532  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -0.562 ; -0.562 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 3.347  ; 3.347  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 3.027  ; 3.027  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 3.339  ; 3.339  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 3.532  ; 3.532  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 3.215  ; 3.215  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 3.028  ; 3.028  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 2.782  ; 2.782  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -0.965 ; -0.965 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -1.337 ; -1.337 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -1.153 ; -1.153 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -1.283 ; -1.283 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -1.406 ; -1.406 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -1.101 ; -1.101 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -1.470 ; -1.470 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -1.236 ; -1.236 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.965 ; -0.965 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -1.304 ; -1.304 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -1.447 ; -1.447 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -1.337 ; -1.337 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -1.286 ; -1.286 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -1.216 ; -1.216 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -1.475 ; -1.475 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -1.338 ; -1.338 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -1.334 ; -1.334 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -1.055 ; -1.055 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -1.046 ; -1.046 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -1.338 ; -1.338 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -1.220 ; -1.220 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -1.172 ; -1.172 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -1.315 ; -1.315 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -1.229 ; -1.229 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -1.337 ; -1.337 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -1.371 ; -1.371 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -1.199 ; -1.199 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -1.308 ; -1.308 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -1.441 ; -1.441 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -1.380 ; -1.380 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -1.168 ; -1.168 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -1.566 ; -1.566 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -1.519 ; -1.519 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.016  ; 1.016  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 1.016  ; 1.016  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -1.496 ; -1.496 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.398 ; -1.398 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.335 ; -1.335 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -1.577 ; -1.577 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.247 ; -1.247 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.350 ; -1.350 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -1.265 ; -1.265 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 14.961 ; 14.961 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 13.747 ; 13.747 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 14.157 ; 14.157 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 14.036 ; 14.036 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 14.521 ; 14.521 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 13.790 ; 13.790 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 13.996 ; 13.996 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 13.335 ; 13.335 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 13.895 ; 13.895 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 13.606 ; 13.606 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.474 ; 14.474 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 14.091 ; 14.091 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 14.527 ; 14.527 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 13.820 ; 13.820 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 14.944 ; 14.944 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 14.961 ; 14.961 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 13.639 ; 13.639 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 13.631 ; 13.631 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 13.395 ; 13.395 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 13.363 ; 13.363 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 13.861 ; 13.861 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.286 ; 14.286 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 13.638 ; 13.638 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 14.341 ; 14.341 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 13.809 ; 13.809 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 14.511 ; 14.511 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.140 ; 14.140 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 14.081 ; 14.081 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 13.830 ; 13.830 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 14.066 ; 14.066 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 13.376 ; 13.376 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 14.367 ; 14.367 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 14.808 ; 14.808 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 9.667  ; 9.667  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 7.874  ; 7.874  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 8.820  ; 8.820  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 7.895  ; 7.895  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 8.417  ; 8.417  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 8.222  ; 8.222  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 8.676  ; 8.676  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 7.931  ; 7.931  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 7.918  ; 7.918  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 9.070  ; 9.070  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 9.023  ; 9.023  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 8.226  ; 8.226  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 8.824  ; 8.824  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 9.080  ; 9.080  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 9.667  ; 9.667  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 7.591  ; 7.591  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 8.750  ; 8.750  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 7.938  ; 7.938  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 8.531  ; 8.531  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 8.459  ; 8.459  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 7.941  ; 7.941  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 8.632  ; 8.632  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 8.886  ; 8.886  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 8.216  ; 8.216  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 8.384  ; 8.384  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 8.395  ; 8.395  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 9.024  ; 9.024  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 8.249  ; 8.249  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 8.320  ; 8.320  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 8.203  ; 8.203  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 8.692  ; 8.692  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 9.178  ; 9.178  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 8.877  ; 8.877  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.347  ; 6.347  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 8.471  ; 8.471  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 8.215  ; 8.215  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.471  ; 8.471  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.011  ; 8.011  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 8.184  ; 8.184  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 8.398  ; 8.398  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 7.805  ; 7.805  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.437  ; 8.437  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 8.223  ; 8.223  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 11.090 ; 11.090 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.699  ; 7.699  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.152  ; 8.152  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 8.366  ; 8.366  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.882  ; 7.882  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.981  ; 7.981  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 9.556  ; 9.556  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 8.079  ; 8.079  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 8.390  ; 8.390  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 11.090 ; 11.090 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 11.031 ; 11.031 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 9.535  ; 9.535  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 9.739  ; 9.739  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 9.588  ; 9.588  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 9.738  ; 9.738  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 9.476  ; 9.476  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 9.536  ; 9.536  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.461  ; 9.461  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 9.291  ; 9.291  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 9.638  ; 9.638  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.299 ; 10.299 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.297 ; 10.297 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 9.864  ; 9.864  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 9.608  ; 9.608  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 9.620  ; 9.620  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 10.030 ; 10.030 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 10.824 ; 10.824 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 9.433  ; 9.433  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 11.031 ; 11.031 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 9.452  ; 9.452  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 9.645  ; 9.645  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 9.466  ; 9.466  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 9.370  ; 9.370  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 9.855  ; 9.855  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 9.459  ; 9.459  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 9.053  ; 9.053  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 9.059  ; 9.059  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 9.462  ; 9.462  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 9.684  ; 9.684  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 10.151 ; 10.151 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 9.124  ; 9.124  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 10.241 ; 10.241 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 9.573  ; 9.573  ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 11.514 ; 11.514 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 9.859  ; 9.859  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 9.834  ; 9.834  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.215 ; 10.215 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 9.876  ; 9.876  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 11.277 ; 11.277 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 11.514 ; 11.514 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 11.372 ; 11.372 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.391 ; 10.391 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.107 ; 10.107 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.409 ; 10.409 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.174 ; 10.174 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.220 ; 10.220 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.510 ; 10.510 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.260 ; 10.260 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.413 ; 10.413 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.176 ; 10.176 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.565 ; 10.565 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 9.934  ; 9.934  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.293 ; 10.293 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 9.651  ; 9.651  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 9.695  ; 9.695  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.030 ; 10.030 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.260 ; 10.260 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.252 ; 10.252 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.354 ; 10.354 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 10.269 ; 10.269 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.168 ; 10.168 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 9.593  ; 9.593  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 9.854  ; 9.854  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 9.608  ; 9.608  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 9.862  ; 9.862  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.135 ; 10.135 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 9.596  ; 9.596  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 9.892  ; 9.892  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 9.602  ; 9.602  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 9.619  ; 9.619  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 14.133 ; 14.133 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 12.241 ; 12.241 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 12.695 ; 12.695 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 12.638 ; 12.638 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 12.430 ; 12.430 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 12.522 ; 12.522 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 14.096 ; 14.096 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.350 ; 12.350 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 12.664 ; 12.664 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 14.133 ; 14.133 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.031 ; 7.031 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.272 ; 7.272 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.538 ; 7.538 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.402 ; 7.402 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.683 ; 7.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.298 ; 7.298 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.372 ; 7.372 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.031 ; 7.031 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.370 ; 7.370 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.242 ; 7.242 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.669 ; 7.669 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.464 ; 7.464 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.648 ; 7.648 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.336 ; 7.336 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.771 ; 7.771 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.780 ; 7.780 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.241 ; 7.241 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.172 ; 7.172 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.086 ; 7.086 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.053 ; 7.053 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.344 ; 7.344 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.559 ; 7.559 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.259 ; 7.259 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.580 ; 7.580 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.329 ; 7.329 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.633 ; 7.633 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.479 ; 7.479 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.447 ; 7.447 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.339 ; 7.339 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.448 ; 7.448 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.071 ; 7.071 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.594 ; 7.594 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.780 ; 7.780 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 4.325 ; 4.325 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 4.447 ; 4.447 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 4.976 ; 4.976 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 4.462 ; 4.462 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 4.794 ; 4.794 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 4.625 ; 4.625 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 4.915 ; 4.915 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 4.494 ; 4.494 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 4.486 ; 4.486 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.062 ; 5.062 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.118 ; 5.118 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 4.700 ; 4.700 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 4.976 ; 4.976 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.086 ; 5.086 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.363 ; 5.363 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 4.325 ; 4.325 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 4.936 ; 4.936 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 4.480 ; 4.480 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 4.850 ; 4.850 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 4.750 ; 4.750 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 4.503 ; 4.503 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 4.880 ; 4.880 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 4.969 ; 4.969 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 4.622 ; 4.622 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 4.761 ; 4.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 4.777 ; 4.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.072 ; 5.072 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 4.655 ; 4.655 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 4.684 ; 4.684 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 4.626 ; 4.626 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 4.845 ; 4.845 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.159 ; 5.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 4.990 ; 4.990 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.789 ; 3.789 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.464 ; 4.464 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.693 ; 4.693 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.818 ; 4.818 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.595 ; 4.595 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.679 ; 4.679 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.764 ; 4.764 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 4.464 ; 4.464 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.800 ; 4.800 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.623 ; 4.623 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.453 ; 4.453 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.453 ; 4.453 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.722 ; 4.722 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.778 ; 4.778 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.594 ; 4.594 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.576 ; 4.576 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 5.332 ; 5.332 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.642 ; 4.642 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.773 ; 4.773 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.000 ; 6.000 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.041 ; 5.041 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.325 ; 5.325 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.413 ; 5.413 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.357 ; 5.357 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.419 ; 5.419 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.272 ; 5.272 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.342 ; 5.342 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.264 ; 5.264 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.192 ; 5.192 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.398 ; 5.398 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.697 ; 5.697 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.686 ; 5.686 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.500 ; 5.500 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.398 ; 5.398 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.397 ; 5.397 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.573 ; 5.573 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.943 ; 5.943 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.241 ; 5.241 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 6.033 ; 6.033 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.261 ; 5.261 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.392 ; 5.392 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.268 ; 5.268 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.270 ; 5.270 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.491 ; 5.491 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.264 ; 5.264 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.041 ; 5.041 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.049 ; 5.049 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.264 ; 5.264 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.355 ; 5.355 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.679 ; 5.679 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.082 ; 5.082 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.613 ; 5.613 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.352 ; 5.352 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.666 ; 5.666 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.900 ; 5.900 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.883 ; 5.883 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.091 ; 6.091 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.914 ; 5.914 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.621 ; 6.621 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.770 ; 6.770 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.717 ; 6.717 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.843 ; 5.843 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.666 ; 5.666 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.855 ; 5.855 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.750 ; 5.750 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.696 ; 5.696 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.926 ; 5.926 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.782 ; 5.782 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.852 ; 5.852 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.751 ; 5.751 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.256 ; 6.256 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.947 ; 5.947 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.133 ; 6.133 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.822 ; 5.822 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 5.853 ; 5.853 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.016 ; 6.016 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.115 ; 6.115 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.098 ; 6.098 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.185 ; 6.185 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.119 ; 6.119 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.122 ; 6.122 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 5.839 ; 5.839 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.972 ; 5.972 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 5.782 ; 5.782 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.976 ; 5.976 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.110 ; 6.110 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.773 ; 5.773 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 5.999 ; 5.999 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 5.844 ; 5.844 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.857 ; 5.857 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.490 ; 6.490 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.490 ; 6.490 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.763 ; 6.763 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.044 ; 7.044 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.638 ; 6.638 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.614 ; 6.614 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.363 ; 7.363 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.786 ; 6.786 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.034 ; 7.034 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.174 ; 7.174 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 136746   ; 4824419  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 136746   ; 4824419  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 352   ; 352  ;
; Unconstrained Output Ports      ; 150   ; 150  ;
; Unconstrained Output Port Paths ; 601   ; 601  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Dec 15 12:28:41 2024
Info: Command: quartus_sta mic1 -c mic1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mic1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -23.834
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -23.834     -4418.932 CLOCK 
Info (332146): Worst-case hold slack is -2.495
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.495       -34.487 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -420.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.545
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.545     -1986.389 CLOCK 
Info (332146): Worst-case hold slack is -1.241
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.241       -16.600 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -420.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4549 megabytes
    Info: Processing ended: Sun Dec 15 12:28:42 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


