// typedef enum bit[6:0] {
//     STORE =    7'b0100011,
//     OPIMM =    7'b0010011,
//     LOAD =     7'b0000011,
//     BRANCH =   7'b1100011,
//     OP =       7'b0110011,
//     LUI =      7'b0110111,
//     MADD =     7'b1000011,
//     LOADFP =   7'b0000111,
//     STOREFP =  7'b0100111,
//     MSUB =     7'b1000111,
//     JALR =     7'b1100111,
//     NMSUB =    7'b1001011,
//     NMADD =    7'b1001111,
//     OPFP =     7'b1010011,
//     AUIPC =    7'b0010111,
//     OP32 =     7'b0111011,
//     OPIMM32 =  7'b0011011,
//     JAL =      7'b1101111
// } e_op;

// typedef enum bit[2:0] {
//     ADDI  = 3'b000,
//     SLTI  = 3'b010,
//     SLTIU = 3'b011,
//     XORI  = 3'b100,
//     ORI   = 3'b110,
//     ANDI  = 3'b111,
//     SLLI  = 3'b001,
//     SRLI  = 3'b101
//     // SRAI  = 3'b101
// } e_funct_opimm;

// typedef enum bit[2:0] {
//     BEQ = 3'b000,
//     BNE = 3'b001,
//     BLT = 3'b100,
//     BGE = 3'b101,
//     BLTU = 3'b110,
//     BGEU = 3'b111
// } e_funct_branch;

// typedef enum bit[9:0] {
//     ADD =  10'b0000000000,
//     SLT =  10'b0000000010,
//     SLTU = 10'b0000000011,
//     AND =  10'b0000000111,
//     OR =   10'b0000000110,
//     XOR =  10'b0000000100,
//     SLL =  10'b0000000001,
//     SRL =  10'b0000000101,
//     SUB =  10'b0100000000,
//     SRA =  10'b0100000101,

//     // RV32M
//     MUL =    10'b0000001000,
//     MULH =   10'b0000001001,
//     MULHSU = 10'b0000001010,
//     MULHU =  10'b0000001011,
//     DIV =    10'b0000001100,
//     DIVU =   10'b0000001101,
//     REM =    10'b0000001110,
//     REMU =   10'b0000001111
// } e_funct_op;

// typedef enum bit[4:0] {
//     FADD =  5'b00000,
//     FSUB =  5'b00001,
//     FMUL =  5'b00010,
//     FDIV =  5'b00011,
//     FSQRT = 5'b01011
// } e_funct5_float;

// ÔOpcodeÔ
`define STORE    7'b0100011
`define OPIMM    7'b0010011
`define LOAD     7'b0000011
`define BRANCH   7'b1100011
`define OP       7'b0110011
`define LUI      7'b0110111
`define MADD     7'b1000011
`define LOADFP   7'b0000111
`define STOREFP  7'b0100111
`define MSUB     7'b1000111
`define JALR     7'b1100111
`define NMSUB    7'b1001011
`define NMADD    7'b1001111
`define OPFP     7'b1010011
`define AUIPC    7'b0010111
`define OP32     7'b0111011
`define OPIMM32  7'b0011011
`define JAL      7'b1101111

// OPIMM ÔFunct3Ô
`define ADDI     3'b000
`define SLTI     3'b010
`define SLTIU    3'b011
`define XORI     3'b100
`define ORI      3'b110
`define ANDI     3'b111
`define SLLI     3'b001
`define SRLI     3'b101
// `define SRAI  3'b101  //  SRAIÔ

// BRANCH ÔFunct3Ô
`define BEQ      3'b000
`define BNE      3'b001
`define BLT      3'b100
`define BGE      3'b101
`define BLTU     3'b110
`define BGEU     3'b111

// OP ÔFunct10Ô
`define ADD      10'b0000000000
`define SLT      10'b0000000010
`define SLTU     10'b0000000011
`define AND      10'b0000000111
`define OR       10'b0000000110
`define XOR      10'b0000000100
`define SLL      10'b0000000001
`define SRL      10'b0000000101
`define SUB      10'b0100000000
`define SRA      10'b0100000101

// RV32M ÔFunct10Ô
`define MUL      10'b0000001000
`define MULH     10'b0000001001
`define MULHSU   10'b0000001010
`define MULHU    10'b0000001011
`define DIV      10'b0000001100
`define DIVU     10'b0000001101
`define REM      10'b0000001110
`define REMU     10'b0000001111

// ÔFunct5Ô
`define FADD     5'b00000
`define FSUB     5'b00001
`define FMUL     5'b00010
`define FDIV     5'b00011
`define FSQRT    5'b01011
