![](Pasted%20image%2020240209113630.png)
Преобразователь кодов - функциональный элемент, выполняющий функцию преобразования кода из одного в другой
Из семи сегментов (обозначенных буквами a-g), можно образовать арабские цифры от 0 до 9 и ряд букв русского и латинского алфавита
4-х разрядный двоичный код позволяет сформировать 16 символов
## Счётчики
Цифровой счётчик - устройство, которое осуществляет счёт поступивших на вход импульсов, формирует результат в заданном входе и при необходимости хранит его. Основой любого счётчика является линейка двухступенчатых триггеров или динамических триггеров. В качестве базового может использоваться D, T, JK триггеры в соотв. режиме включения. По мере поступления входных сигналов счётчик последовательно перебирает свои состояния в определённом для данной схемы порядке. Число различных состояний счётчика называется его ёмкостью или модулем счёта. Счётчик, который меняет своё состояние в возрастающем порядке называется суммирующим или счётчиком прямого счёта. Счётчик, у которого при поступлении сигнала содержимое уменьшается, называется вычитающим или счётчиком обратного счёта. Счётчик, способный менять направление счёта, называется реверсивным. Наиболее просты по структуре асинхронные счётчики или счётчики с последовательным переносом
![](Pasted%20image%2020240216095341.png)
![](Pasted%20image%2020240216095714.png)
Счётчик имеет информационный вход C и вход сброса R.
Первый триггер меняет своё состояние на противоположное с окончанием каждого счётного импульса.
Так как триггеры соединены в цепочку, то каждый последующий триггер изменяет своё состояние по спаду сигнала на выходе предыдущего.
Результат счёта в двоичном коде появляется на выходах Q1-Q4. Нулевое состояние счётчика повторится после поступления на счётный вход 16-го импульса. Анализ временной диаграммы показывает, что выход каждого двоичного разряда осуществляет операцию деления частоты. То есть при регулярном повторении тактовых импульсов частота сигналов на выходе Q1 будет вдвое, а на выходе Q2 - вчетверо ниже, чем частота входных сигналов. Если считывание информации должно производиться после каждого тактового сигнала, то минимальный период $T_{min}$ следования тактовых импульсов можно оценить по суммарному времени распространения сигнала по всей цепочке триггера $T_{min}=(T-1)*\tau+T_{счёт}$ число счётных разрядов счётчика, $\tau$ - время задержки переключения одного триггера, $T_{счёт}$ - время срабатывания счётного устройства. Так как при переходе от триггера к триггеру задержка увеличивается, то счётчики с последовательным переносом имеют невысокое быстродействие
На практике иногда требуется использовать счётчик с другим модулем счёта. Для организации счётчиков по произвольному основанию вводятся дополнительные логические связи, позволяющие досрочно обнулить счётчик при достижении им заданного состояния
После поступления десятого импульса на выходах 2 и 8 появится уровень логической единицы, который через логический &/$\land$ поступает на вход сброса и переводит счётчик в исходное нулевое состояние
Недостаток - возможен сбой в счёте из-за малой длительности обнуляющего импульса. Для устранения недостатка на выходе логического элемента, обеспечивающего сброс, ставится RS-триггер, который, переключившись в единичное состояние, сохраняет его до прихода следующего счётного импульса.
![Асинхронный вычитающий счетчик](Pasted%20image%2020240216111404.png)
Сигнал переноса из младшего разряда в старший берётся с инверсного выхода каждого триггера
Для получения реверсивного счётчика необходим двухвходовый мультиплексор, позволяющий подключить входы последующих разрядов счётчика к прямым или инверсным выходам предыдущего
Максимальным быстродействием обладает синхронный счётчик (счётчик с параллельным или сквозным переносом)
Время, необходимое для установления нового состояния уменьшено засчёт поступления счётных импульсов одновременно на все триггеры
Условия переключения каждого триггера определяет стоящий на входе каждого триггера логический элемент &, который разрешает переключение когда все предыдущие разряды счётчика находятся в 1
При наполнении всех триггеров единицей формируется сигнал переноса P, что позволяет наращивать разрядность путём соединения P со счётным входом другого счётчика. Вход P0 играет роль строббирующего входа. Для разрешения счёта на P0 нужно подать единицу
Счётчик с параллельным переносом может быть реализован на универсальных JK триггерах с входной логикой. При объединении входов J, K триггер превращается в TV триггер, в котором объединённые входы можно использовать как строббирующие.
Первый триггер работает как Т-триггер, меняя своё состояние с каждым счётным импульсом. Второй триггер будет реагировать на каждый второй импульс, третий - на каждый 4-ый, четвертый - на каждый 8-ой
Вычитающий счётчик с параллельным переносом строится аналогично, но сигналы переноса строятся аналогично, сигналы переноса с инверсных выходов соотв. триггеров. На практике разрядность синхронных счётчиков ограничена (не более 6 разрядов) из-за различной длительности переходных процессов и большого количества логических связей
При построении многоразрядных синхронных счётчиков применяют комбинированный последовательно-параллельный перенос, т.е. триггеры объединяют в группы, внутри которых организован параллельный перенос, между группами - последовательный.
Делители частоты представляют собой последовательностные устройства, частота следования цифровых сигналов на выходе которых связана с частотой входного сигнала соотношением $F_{вых}=\frac{F_{вх}}{K}$
Счётчики-делители используются для формирования сигналов требуемой частоты, когда частота генератора выше необходимой.
Когда $K=2^{n}$, делитель может быть организован на цепочке триггеров или на готовом двоичном счётчике, где выходной сигнал берётся с выхода старшего разряда либо со специального выхода, сигнализирующего о переполнении счётчика. При получении коэффициента $K!=2^{n}$ используется построение безвентильных (без логического &) счётчиков-делителей, построенных на основе JK-триггеров с обратными связями
Порядок построения:
1. Разложить K на множители
2. Составить функциональную схему, представляющую собой соединения вычитающих асинхронных счётчиков с модулем счёта $2^{n}$ и дополнительных JK-триггеров и позволяющих увеличить на единицу коэф деления
3. Каждый дополнительный триггер подключают входом J к прямому выходу соотв счётчика, а инверсный вход триггера соединяется входом J первого разряда счётчика. Тогда частота сигнала, снимаемого с последнего разряда счётчика с модулем K оказывается в K раз меньше частоты входного сигнала