 2 
三所示，晶片內部電源網格製作在 SiO2 內部，
底部為 Si 基板與一個參考的地平面（與晶片內
部電源網格沒有連接）。晶片內部電源網格結
構在各層中的 power line(圖三中的深色線)與
ground line(圖三中的淺色線)為週期性的交替
排列，而鄰近層之間的導線方向皆是相互垂直
的，層與層之間相同電位勢的導線由 via 相連
接，即 power line 與鄰近層的 power line 相連，
ground line 與鄰近層的 ground line 相連。最上
層到最下層分別以 M3、M2、M1 標示，其各
層之線寬、線與線的間距由大到小排列為M3、
M2、M1，其中各層的總導體線數目視晶片的
尺寸而定（一般為矩形），導體線會依各層的
線寬、線間距的排列佈滿整個晶片，且層與層
之間的導線為互相垂直的。圖三所示最上層
M3 的 power line 與 ground line 分別經由 power 
bump 與 ground bump 連接至封裝或 PCBs 的
power 與 ground 平面；最下層 M1 則連接製作
在 Si 基板內部的主動電路、邏輯閘與電晶體等
等。然而此一特殊的電源網格結構提供了一個
寬頻段的低阻抗特性，在 [1-2]中有詳細之探
討。  
 
由於層與層之間的導線為互相垂直的，層
間的感性耦合效應可以忽略，故可各層分別利
用散射參數萃取各層中每條導線的每單位長
度之 RLC 參數，得出各層導線每單位長度之
RLC 參數之後便可建立晶片內部電源網格的
等效電路網格，圖三的典型三層晶片內部電源
網格之等效電路如圖四所示。 
各層中的每條導線切割成許多線段，每一
段的等效電路以 π 模型表示，如圖五所示。其
中每單位切割線段為等效電阻串聯等效電感
分別以 R、L 表示，每單位切割線段對傳導地
平面之等效電容以C 表示。層與層間的 via 為
串聯電阻、電感分別以
viaR 、 viaL 表示；層與
層間的電容效應以
crossoverC 表示。 
導線每單位的切割線段，以其相鄰層中的
最小間距而定。圖六為晶片內部電源網格中某
一條導線與相鄰層導線的部份示意圖，我們可
看出導線所切割的每單位線段長度為其鄰近
層的線間距，兩個單位線段相接處定義為節點，
如圖六中的節點 1k  、 k  、 1k  。 
 
 
圖三：典型的三層晶片內部電源網格 
 
 
圖四：典型的三層晶片內部電源網格等效電路 
 
 
圖五：晶片內部電源網格等效電路模型 
 
圖六：導線每單位切割線段等效電路示意圖 
 
3 晶片內部電源網格 RLC 參數 
 
隨著頻率改變的晶片內部電源網格的 RLC
傳輸線參數，可直接由量測或電磁模擬軟體所
得到的散射參數(S-parameter)萃取出來[3]。圖
七為一互連傳輸線與散射參數之表示，其中
0Z
為兩端埠的輸入阻抗，一般為 50Ω。 
1a 與 1b
分別為流入與流出端埠 1 的電波振幅，
2a 與 2b  
分別為流入與流出端埠 2 的電波振幅，而此傳
輸線網路的散射參數以(1)式所示，有關散射參
數的介紹可參閱[4]，其內容有詳細之介紹。 
    11 12
21 22
S S
S
S S
 
  
 
 (1) 
 
將圖七電路的散射參數與 ABCD 參數，以
系統的端埠阻抗 
0Z 、傳輸線的傳播常數  與
特性阻抗 Z  表示，由兩者的之間的關係[3]，
可得到(2)式與(3)式。 
 
 
1
2 2
11 21
21
1
2
l S Se K
S


     
 
 (2) 
其中 
1
2 2 2 2 2
11 21 11
2
21
( 1) (2 )
(2 )
S S S
K
S
   
  
 
 
 
 4 
 
 
圖九：三種不同線寬線距的單層網格尺寸
示意圖 
 
 
圖十：關開切換雜訊位置與所觀察的電壓變動
位置 
 
圖十一：sine square 函數所建立的脈波訊號 
 
 
圖十二：以 Matlab 撰寫之 LIM 演算法與
Hspice 之模擬結果 
(M23 網格結構) 
 
(a) M2M3 與 M1M3 結構 
 
(b) M1M2 與 M1M2M3 結構 
圖十三：四種不同層結構之電源網格電壓變動
量 
結論 
    本計畫以 Matlab 撰寫插入延遲法(LIM)模
擬開關切換雜訊在時域上的影響，並與 Hpice
的模擬結果比較，得到極為相近且較快速的模
擬結果。在雜訊容忍範圍內，可直接藉由插入
延遲法分析得到快速且準確的結果，提供不同
層結構的多層電源網格發生開關切換雜訊時
區域供應電壓波形的變動判斷，適當的選擇以
較少疊層之電源網格取代多層網格結構。在探
討不同疊層之晶片內部電源網格結構，發生開
關切換雜訊時，所產生之區域供應電壓之變動
影響，可由晶片內部電源網格阻抗分析的觀點
與多電流路徑的分流概念來分析可能影響的
結果，提供維持其功率完整性的設計準則。 
參考文獻 
[1] A. V. Mezhiba and E. G. Friedman,―Electrical 
characteristics of multilayer power distribution grids,‖in 
Proc. IEEE Int. Symp. Circuits and Systems, May 2003, 
vol. 5, pp. 473–476 
[2] A. V. Mezhiba and E. G. Friedman, ―Impedance 
Characteristics of Power Distribution Grids in 
Nanoscale Integrated Circuits.‖ IEEE Transactions On 
Very Large Scale Integration (VLSI) Systems ,vol. 12, 
no.11,pp.1148-1155, Nov. 2004. H. Poor, An 
Introduction to Signal Detection and Estimation. New 
York: Springer-Verlag, 1985, ch. 4. 
[3] William R.Eisenstadt and Yungseon Eo, 
―S-Parameter-Based IC Interconnect Transmission Line 
Characterization‖, IEEE Transactions On Components, 
Hybrids, and Manufacturing Technology, vol. 15, no. 4, 
Aug. 1992 
[4] David M. Pozar, Microwave Engineeding 3/e, John 
Wiley&Sons,Inc., New York,2005 
[5] Subramanian N. Lalgudi, Madhavan Swaminathan and 
Yaron Kretchmer, ―On-Chip Power-Grid Simulation 
Using Latency Insertion Method‖, IEEE Transactions 
On Circuits and Systems—I: Regular Papers, vol. 55, 
no. 3, Apr 2008. 
[6] J. E. Schutte-Aine, "Latency Insertion Method (LIM) 
for the fast transient simulation of large networks", 
IEEE Trans. On Circuits and Systems-I I Fundamental 
theory and applications, vol. 48, no.1, pp. 81—89,Jan. 
2001,. 
[7] Z. Deng and J. E. Schutt-Aine, ―Stability analysis of 
Latency Insertion Method (LIM)‖, in Proc. IEEE 13th 
Top. Meeting Elect. Perf. Electron .Packag., Oct. 2004, 
pp. 167–170. 
[8] A. V. Mezhiba and E. G. Friedman,―Inductive 
characteristics of power distribution grids in high speed 
integrated circuits,‖ in IEEE Int. Symp. Quality 
ElectronicDesign, Mar. 2002, pp. 316–321. 
[9] A. V. Mezhiba and E. G. Friedman,―Variation of 
inductance with frequency in high performance power 
distribution grids,‖in IEEE Int. ASIC/SOC Conf, 
Sept.2002, pp. 421–425. 
0 50 100 150 200 250 300 350 400
0
0.01
0.02
0.03
0.04
0.05
0.06
0.07
0.08
0.09
0.1
Time(ps)
C
u
rr
e
n
t(
A
)
0 50 100 150 200 250 300 350 400
0.9
0.92
0.94
0.96
0.98
1
1.02
1.04
1.06
1.08
1.1
Time(ps)
V
o
lt
a
g
e
(V
)
 
 
M2-M3
M1-M3
0 50 100 150 200 250 300 350 400
0.9
0.92
0.94
0.96
0.98
1
1.02
1.04
1.06
1.08
1.1
Time(ps)
V
o
lt
a
g
e
(V
)
 
 
M1-M2
M1-M2-M3
98年度專題研究計畫研究成果彙整表 
計畫主持人：吳俊德 計畫編號：98-2221-E-212-008- 
計畫名稱：高速晶片電源/接地網路佈局之參數萃取 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 0 100% 
篇 
 
論文著作 
專書 1 0 100%  
碩士論文 : 使用
插入延遲法分析
晶片內部電源網
格之功率完整性 
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 5 0 100%  
博士生 1 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
