---
layout : single
author_profile: true
sidebar: 
  nav: "sidebar-category"
  
title: "[컴퓨터구조] 처리장치"

categories:
  - cs
tags:
  - CS
---
	
### 처리장치의 개요
- 중앙처리장치(CPU: Central Processing Unit)<br>
	-  좀 더 세부적으로면 제어장치(연산의 실행 순서를 결정)와 처리장치(데이터 연산을 실행. 레지스터세트 및 산술논리연산장치) 두개의 기능으로 분리됨<br>
	- 이 페이지에서 서술하는 '처리장치'는 중앙처리장치 안의 처리장치를 뜻 함<br><br>

### 처리장치와 제어장치의 관계
 
![화면 캡처 2023-09-05 202721](https://github.com/ejImDev/CollaboratorRepo/assets/102012107/817cd4ab-470e-46cc-a08e-05d8e28da87f)

### 처리장치의 구성
- 산술논리연산장치(ALU)와 레지스터들로 구성<br>
	- 산술논리연산장치 : 산술, 논리, 비트연산 등의 연산을 수행<br>
	- 레지스터 : 연산에 사용되는 데이터나 연산의 결과를 저장<br><br>

- 산술논리연산장치(ALU)는 독립적으로 데이터를 처리하지 못하며, 반드시 레지스터들과 조합하여 데이터를 처리<br>

### 마이크로 연산
- 레지스터에 저장되어 있는 데이터에 대해 이루어지는 기본적인 연산<br>
	- 한 레지스터의 내용을 다른 레지스터로 옮기는 것<br>
	- 두 레지스터의 내용을 합하는 것<br>
	- 레지스터의 내용을 1만큼 증가시키는 것 등<br><br>

- 처리장치의 동작원리를 이해하기 위해서는 마이크로 연산을 이해해야 함<br><br>

### 마이크로 연산의 종류

1. 레지스터 전송 마이크로 연산<br>
	- 레지스터의 표현<br><br>![화면 캡처 2023-09-06 014006](https://github.com/ejImDev/CollaboratorRepo/assets/102012107/b1b92415-ed38-49b3-ae75-1d2c7491ea2b)

	- 한 레지스터에서 다른 레지스터로 2진 데이터를 전송하는 연산<br>
	- 레지스터 사이의 데이터 전송은 연산자 '←'로 표시<br>
	- ex) R2←R1 : 레지스터 R1의 내용을 레지스터 R2로 전송<br>
		- R1 : 출발 레지스터<br>
		- R2 : 도착 레지스터<br><br>

2. 산술 마이크로 연산<br>


3. 논리 마이크로 연산<br>


4. 시프트 마이크로 연산<br>
