- 바이폴라 트랜지스터는 증폭회로를 구성한 경우 FET에 비해 트랜지스터 1개당 이득이 크게 얻어지고, 바이어스의 분석, 설계에 트랜지스터의 특성 곡선을 필요로 하지 않는 등의 특징을 가지고 있다.
- 아날로그 신호를 취급하는 회로에서는 FET 보다도 많이 사용되고 있다.
- npn형과 pnp형 트랜지스터에서는 직류 전압, 전류의 방향이 전부 역인 것이 다를 뿐 신호 성분에 대해서는 양자 모두 동일하다.


## 바이폴라 트랜지스터의 기본 회로형식과 바이어스 회로
![image](https://github.com/user-attachments/assets/c8c739c3-669b-4ec2-b7e1-b6e4893e0bf4)

- 바이폴라 트랜지스터의 3개의 접지형식
  - FET와 같게 3종류의 회로 형식이 있고, 순서대로 이미터 접지, 컬랙터 접지, 베이스 접지이다.
- 바이폴라 트랜지스터의 바이어스 회로<br>
![image](https://github.com/user-attachments/assets/348319ce-10ad-4c32-aa88-094803017a9a)
![image](https://github.com/user-attachments/assets/2b9d924d-561a-4d95-84f0-234c4b127291)

  - 바이폴라 트랜지스터의 베이스와 이미터 사이는 다이오드의 순방향 특성과 같고, 바이어스점 $Q$의 $V_{BE}$는 $Q$점의 위치에 거의 관계없이 일정하다.
  - 위 그림의 회로는 바이어스 전압을 베이스 이미터 사이에 준 회로 이며 앞선 증가형 FET 회로와 같으나 바이폴라 트랜지스터에서는 대부분의 경우 이미터와 공통점 사이에 저항 $R_E$가 접속된다.
  - 베이스 전류 $I_B$는 매우 적어 무시해도 되나 $R_1$과 $R_2$사이에 흐르는 전류 $I_A$는<br> $I_A = \frac{V_{CC}}{R_1+R_2}$가 된다.
  - 베이스 단자의 전압 $V_B$는 $V_B = R_2I_A = \frac{R_2}{R_1+R_2}V_{CC}$가 되고, 이회로에서는 약 1.7V가 된다.
  - 이미터의 전압 $V_E$는 $V_E = V_B - V_{BE}$가 된다.
  - $I_E$는 옴의 법칙에 의해 $I_E = \frac{V_E}{R_E}$로 이 회로에서 약 1mA가 될 것이다.
  - 컬랙터 전류 $I_C$는 $I_E$와 거의 같다.
  - 컬랙터 전압 $V_C$는 전류 전압 V_{CC}로 부터 $R_L$의 전압을 뺀 것이므로 $V_C = V_{CC} - R_LI_C$가 될 것이다.

<br>
<br>

- $R_E$의 효과<br>
![image](https://github.com/user-attachments/assets/cf1d70a9-b4c3-4d86-beef-58e6649ed292)

  - 위 그림은 $R_E$를 접속한 경우와 접속하지 않은 경우에 대해 바이어스 회로를 나타낸 것이다. a 회로에 경우는 $V_B$가 직접 $V_{BE}$가 되고 있기에 $V_BE = V_B$가 된다.
    - 그렇게 되면 그림에 나타난 수치로 $V_{BE}$는 0.7V가 되고 이때 $I_E$가 1mA라고 할때. 전원 전압이 5V로 내려갔다고 하면 $V_{BE}$가 0.58V가 되어서 c 특성에 따라서 I_E는 거의 안흐르게 되어 트랜지스터가 작동안하게 된다.
    - 하지만 저항을 단 B에서 보변 앞에 서술한 식들에 따라서 5V가 되어도 $V_E = V_B - V_{BE} = 0.72$가 되어 정상적으로 작동하게 된다.
  - 위 경우와 같이 저항 $R_E$는 바이어스 안정화에 효과가 있고, 바이폴라 트랜지스터의 바이어스 회로에는 필수적으로 사용되고 있다.

# 이미터 접지 증폭회로
![image](https://github.com/user-attachments/assets/892718f9-8d90-4c5d-b7db-023d080094e0)

- 위 그림은 이미터 접지 증폭회로 이다.
- $C_1, C_2$는 FET의 경우와 같은 목적으로 사용되고 있다.
- $C_E$를 개방으로 생각하므로 바이어스 안정성에 대해서는 $C_E$는 영향을 끼치지 않는다.
![image](https://github.com/user-attachments/assets/64dac7bb-ab77-459e-9c6e-1681c1ec0c9c)

- 위는 앞선 이미터 접지 증폭회로의 교류 등가 회로이다.
- 직류전압원 단락 밑 모든 콘덴서도 단락시켰다.
- $r_e= \frac{0.026[V]}{I_E[A]}$가 된다.
<br>

- **파라미터**
  - 입력 임피던스 $R_i = v_1/i_1$(베이스로 흘려들어가는 전류 방해)
    - $R_{ie} = \frac{v_1}{i_b}$로 베이스로 부터 본 임피던스가 주어진다.
    - 증폭회로의 입력 임피던스는 $R_i = R_1 // R_2 // R_{ie}$가 된다
    - $v_1, r_b, r_e$로 만든 루프를 보고 키르히오프의 전압법칙을 사용해 해석하면 $v_1 = r_bi_b + r_ei_e$
    - 그리고 전류원과 $i_b$가 만나 $i_e$로 가기에 $i_e = i_b + βi_b = (1+β)i_b$가 된다.
  - 전압이득 $A_v = v_2/v_1$
    - 전압의 부호를 생각해서 $v_2$를 생각하면 $v_2 = -R_L * βi_b$가 되고 그렇게 전압이득을 구하면 <br> $A_v = \frac{v_2}{v_1} = -\frac{-βR_L}{R_{ie}} = -\frac{βR_L}{r_b + (1+β)r_e}$
    - 전압이득의 부호를 보면 이미터 접지 증폭회로가 역상 증폭회로라는 것을 나타내고 있다.
  - 출력임피던스 $R_0$
    - 출력 임피던스는 FET의 경우와 같은 모양으로 입력 신호전압 $v_0 = 0$으로 하면 $i_b$가 0으로 되므로 전류가 흐르지 않기에 임피던스는 $R_0 = ∞$
   

# 컬렉터 접지 증폭회로
![image](https://github.com/user-attachments/assets/ba1ef836-909d-499f-9653-d3335395195a)
- 위는 컬랙터 접지 증폭회로이다.
- 위 등가 회로는 이미터로부터 출력을 꺼내고 있으므로 이미터 폴로워라고도 한다.
- **파라미터**
  - 입력 임피던스 $R_i = v_1/i_i$
    - 이미터 접지 회로와 같이 입력에는 병렬로 접속하고 있으나 뒤부터 계산하는 것이 좋다.
    - 키르히호프의 전압 법칙을 사용하면 $v_1 = r_bi_b + (r_e + R_L)i_e$가 성립하게 되고 전류 법칙으로 부터 $i_e = i_b + βi_b = (1+β)i_b$이 된다.
    - 위 식을 대입해서 $v_1$과 $i_b$ 관계를 구하면 $R_{ic} = \frac{v_1}{i_b} = r_b + (1+β)(r_e+R_L)$로 임피던스가 얻어진다.
  - 전압이득 $A_v = \frac{v_2}{v_1}$
    - 위 그림에서 출력전압은 $v_2 = R_Li_e =R_L(1+β)i_b$가 된다. 이때 앞에서 $i_b$와 $v_1$의 관계식이 주어졌기에 그대로 대입하면 <br> $A_v = \frac{v_2}{v_1} = \frac{(1+β)R_L}{r_b+(1+β)(r_e + R_L)}$
      - 위 식에서 보통 분모가 분자보다 크게 되어 전압이득 $A_v$는 1보다 작게된다.
  - 출력 임피던스 $R_0 = v_2'/i_2'$<br>
  ![image](https://github.com/user-attachments/assets/3ec0cb9c-0f7e-4e20-9dcc-4534f39e46f4)

    - 위 회로는 컬렉터 접지의 출력 임피던스를 계산하기 위한 회로이다.
    - 위 회로에 만들어진 루프에 키르히오프의 전압 법칙을 적용하면 다음 3식을 얻을 수 있다. <br> $v_2' = r_ei_2' - (r_b+R_0)i_b$<br>$i_e = (1+β)i_b$<br>$i_e = - i_2'$
      - 다음을 바탕으로 $v_2',i_2'$관계를 구하면 $R_0 = \frac{v_2'}{i_2'} = r_e+\frac{r_b+R_0}{1+β}$로 출력 임피던스를 얻을 수 있다.
      - 고로 컬랙터 접지의 출력 임피던스는 입력측에 접지된 저항에 의존하게 된다.
- 컬랙터 접지증폭회로의 특징
  1. 입력임피던스가 매우크다
  2. 출력임피던스가 적다
  3. 전압이득은 약 1.0
 
# 베이스 접지 증폭회로
![image](https://github.com/user-attachments/assets/ae8e123f-9fb9-40f3-9308-cea60f455e8b)

- 위 그림은 베이스 접지 증폭회로이고, 베이스 단자는 콘덴서 $C_B$에 의해 신호에 대해 접지되고 있다.
- 베이스 접지 증폭회로는 FET의 게이트 접지 증폭회로와 같이 그다지 사용되지 않는다.
- 파라미터
  - 입력 임피던스 $R_{ib}$
    - 입력에 $R_E$가 병렬로 접지되어 있으나 이것은 필요에 따라 병렬계산을 하며 된다.
    - 아래 식은 이미터로 본 임피던스이다. <br> $R_{ib} = r_e + \frac{r_b}{1+β}≅r_e$가되고 작은 값의 임피던스가 된다.
  - 전압이득 $A_v$
    - $A_v = \frac{v_2}{v_1} = \frac{βR_L}{r_b + (1+β)r_e}≅\frac{R_L}{r_e}$
    - 위 식은 이미터 접지회로의 전압이득과 같은 크기 이나 이득이 정부호라 위상이 바뀌지 않는다.
  - 출력 임피던스 $R_0$
    - $R_0 = ∞$
