VHDL Wiederholung -prÃ¤gnante Zusammenfassung:

In VHDL bedeutet es, dass **eine Variable, die innerhalb eines Prozesses deklariert ist**, nur **lokal** fÃ¼r diesen Prozess existiert â€“ genauer gesagt: **nur wÃ¤hrend der AusfÃ¼hrung des Prozesses**.

### ğŸ” Was heiÃŸt das konkret?

- Die Variable wird **bei jedem Aufruf des Prozesses neu erzeugt**.
- Sie **behÃ¤lt ihren Wert nicht** zwischen zwei Prozessaktivierungen.
- Sobald der Prozess **verlassen wird**, wird die Variable **verworfen** â€“ sie existiert nicht mehr und ihr Wert geht verloren.

### ğŸ§  Beispiel zur Veranschaulichung

```vhdl
process(clk)
  variable counter : integer := 0;
begin
  if rising_edge(clk) then
    counter := counter + 1;
    report "Counter: " & integer'image(counter);
  end if;
end process;
```

Hier sieht es so aus, als wÃ¼rde `counter` bei jedem Takt steigen â€“ **tut es aber nicht**. Warum?

- Weil `counter` eine **Variable** ist, nicht ein **Signal**.
- Sie wird **bei jedem Durchlauf neu mit 0 initialisiert**.
- Das heiÃŸt: `counter` ist **immer 1**, wenn `rising_edge(clk)` wahr ist.

### âœ… Wann sollte man stattdessen ein Signal verwenden?

Wenn du mÃ¶chtest, dass ein Wert **zwischen ProzessdurchlÃ¤ufen erhalten bleibt**, musst du ein **Signal** verwenden:

```vhdl
signal counter : integer := 0;

process(clk)
begin
  if rising_edge(clk) then
    counter <= counter + 1;
  end if;
end process;
```

Jetzt bleibt `counter` erhalten â€“ weil Signale **global im Design** sind und **nicht bei jedem Prozessdurchlauf neu erzeugt werden**.

---

ğŸ’¡ **Zusammenfassung:**

- **Variable in Prozess**: temporÃ¤r, nur wÃ¤hrend Prozesslauf gÃ¼ltig.
- **Signal**: dauerhaft, speichert Wert Ã¼ber mehrere ProzesslÃ¤ufe.
- VHDL ist **nicht objektorientiert**, aber Prozesse sind wie kleine Funktionen mit lokalem Speicher (Variablen) und globalem Speicher (Signale).

---

In VHDL sind **Variablen innerhalb eines Prozesses sofort wirksam**, **ohne Delta-Zyklen**. Das ist ein ganz zentraler Unterschied zu Signalen.

---

## âš¡ Verhalten von Variablen vs. Signalen in VHDL

### ğŸ§  Faustregel

> **Variablen sind fÃ¼r Berechnungen, Signale sind fÃ¼r Kommunikation.**

Du kannst sie kombinieren â€“ aber du musst wissen, **wann** der Wert gÃ¼ltig ist.

---

| Merkmal                  | **Variable**                         | **Signal**                             |
|--------------------------|--------------------------------------|----------------------------------------|
| Sichtbarkeit             | Nur im Prozess                       | Global                                 |
| Wirksamkeit              | **Sofort**                           | **Erst im nÃ¤chsten Delta-Zyklus**      |
| Zuweisung                | `:=`                                 | `<=`                                   |
| Speichern Ã¼ber Zeit      | Nur temporÃ¤r                         | Bleibt erhalten                        |
| Simulationseffekt        | Keine Delta-VerzÃ¶gerung              | Delta-Zyklus-VerzÃ¶gerung               |

---

### ğŸ§  Beispiel zur Verdeutlichung

```vhdl
process
  variable a : integer := 0;
  variable b : integer := 0;
begin
  a := 5;
  b := a + 1;  -- b wird sofort zu 6
end process;
```

â†’ `b` sieht **sofort** den neuen Wert von `a`.

Aber mit Signalen:

```vhdl
signal a, b : integer := 0;

process
begin
  a <= 5;
  b <= a + 1;  -- b wird zu 1, weil a noch 0 ist!
end process;
```

â†’ `b` sieht **noch den alten Wert** von `a`, weil die Zuweisung erst im nÃ¤chsten Delta-Zyklus wirksam wird.

---

### ğŸ§ª Warum ist das wichtig?

- FÃ¼r **Berechnungen innerhalb eines Prozessdurchlaufs** sind Variablen ideal.
- FÃ¼r **Speicherung Ã¼ber Zeit** oder **Kommunikation zwischen Prozessen** brauchst du Signale.
- Wenn du versehentlich ein Signal verwendest, wo du eine Variable brauchst, bekommst du **unerwartete Simulationsergebnisse**.
---
In VHDL kann man **Signale in Variablen speichern** und auch **Variablenwerte in Signale Ã¼bertragen** â€“ aber **nur innerhalb eines Prozesses**, und du musst die Unterschiede im Timing beachten.

---

## ğŸ” Signal â†’ Variable

Du kannst den aktuellen Wert eines Signals **sofort** in eine Variable kopieren:

```vhdl
process(clk)
  variable temp : integer;
begin
  if rising_edge(clk) then
    temp := signal_a;  -- signal_a wird gelesen und temp bekommt den Wert
  end if;
end process;
```

âœ… Das funktioniert problemlos. Die Variable `temp` bekommt den **aktuellen Wert** von `signal_a`.
---

## ğŸ” Variable â†’ Signal

Du kannst auch den Wert einer Variable **in ein Signal schreiben**:

```vhdl
process(clk)
  variable temp : integer;
begin
  if rising_edge(clk) then
    temp := 42;
    signal_b <= temp;  -- signal_b bekommt den Wert von temp
  end if;
end process;
```

âœ… Auch das ist erlaubt. Aber beachte: `signal_b` wird **erst im nÃ¤chsten Delta-Zyklus** aktualisiert â€“ also **nicht sofort sichtbar**.
---

## âš ï¸ Wichtig: Timing beachten

| Aktion                  | Zeitpunkt der Wirkung         |
|-------------------------|-------------------------------|
| Variable-Zuweisung      | **Sofort**                    |
| Signal-Zuweisung        | **Erst im nÃ¤chsten Delta-Zyklus** |

Das bedeutet: Wenn du zuerst ein Signal liest, in eine Variable schreibst, und dann mit der Variable weiterrechnest, ist alles **synchron und korrekt**. Aber wenn du versuchst, **mehrere Signal-Zuweisungen Ã¼ber Variablen zu steuern**, musst du aufpassen, dass du keine **Race Conditions** oder **falsche Simulationsergebnisse** bekommst.

---

VHDL hat ein paar Konzepte, die selbst erfahrene Entwickler manchmal ins Schwitzen bringen ğŸ˜…. Einige der **schwierigeren oder besonders fehleranfÃ¤lligen Konzepte**, die du kennen solltest:

## ğŸ”¥ 1. **Shared Variables**
- Werden zwischen mehreren Prozessen geteilt.
- KÃ¶nnen Race Conditions verursachen, wenn nicht korrekt synchronisiert.
- Nur sinnvoll in sehr speziellen FÃ¤llen (z.â€¯B. bei Testbenches).
- **Nicht fÃ¼r Synthese empfohlen!**

---

## ğŸ§© 2. **Delta-Zyklen und Simulationstiming**
- VHDL-Simulation arbeitet mit **Simulationszeit** und **Delta-Zyklen**.
- Ein Signal kann sich **mehrfach innerhalb derselben Simulationszeit** Ã¤ndern â€“ aber in verschiedenen Delta-Zyklen.
- Das beeinflusst, **wann** eine Zuweisung wirksam wird.
- Beispiel: `a <= b;` wird erst im nÃ¤chsten Delta-Zyklus sichtbar.

---

## ğŸ§  3. **Resolved vs. Unresolved Types**
- `std_logic` ist ein **resolved type** â€“ kann mehrere Treiber haben.
- `bit` ist **unresolved** â€“ nur ein Treiber erlaubt.
- Wenn du versehentlich mehrere Prozesse auf ein `bit` schreiben lÃ¤sst â†’ **Fehler**.
- Typwahl beeinflusst, ob dein Design Ã¼berhaupt synthetisierbar ist.

---

## ğŸ§ª 4. **Initialisierung und Reset-Verhalten**
- VHDL erlaubt **Initialwerte** bei der Deklaration.
- Aber: viele Synthesetools ignorieren diese Initialisierung!
- Du musst **explizit resetten**, sonst startet dein Design mit undefiniertem Zustand.

---

## ğŸ§  5. **Generics und Configurations**
- Generics sind wie Parameter â€“ super mÃ¤chtig, aber komplex in groÃŸen Designs.
- Configurations erlauben es, verschiedene Architekturen zu wÃ¤hlen â€“ selten genutzt, aber sehr mÃ¤chtig.
- In der Praxis oft schwer zu debuggen und zu verwalten.

---

## ğŸ§  6. **Record- und Array-Typen**
- Sehr nÃ¼tzlich fÃ¼r strukturierte Daten.
- Aber: komplexe Typen kÃ¶nnen zu **komplizierten Zuweisungen** und **Timingproblemen** fÃ¼hren.
- Besonders bei Arrays von Records mit mehreren Feldern.

---

## ğŸ§  7. **Testbenches mit `textio` und File I/O**
- VHDL kann Dateien lesen/schreiben â€“ z.â€¯B. fÃ¼r Simulationen.
- Aber das ist **nicht trivial**: du brauchst `textio`, `file`, `line`, `read`, `write`, etc.
- FehleranfÃ¤llig und schwer zu debuggen.

---

## ğŸ§  8. **Clock Domain Crossing (CDC)**
- Wenn du mehrere Taktbereiche hast, musst du Daten **sicher Ã¼bertragen**.
- VHDL bietet keine automatische LÃ¶sung â€“ du musst mit Synchronisierern, FIFOs oder Handshake-Logik arbeiten.
- Fehler hier fÃ¼hren zu **MetastabilitÃ¤t** und **Datenverlust**.

---