DECL|DMAREQ_ADC0_SCAN|macro|DMAREQ_ADC0_SCAN
DECL|DMAREQ_ADC0_SINGLE|macro|DMAREQ_ADC0_SINGLE
DECL|DMAREQ_AES_DATARD|macro|DMAREQ_AES_DATARD
DECL|DMAREQ_AES_DATAWR|macro|DMAREQ_AES_DATAWR
DECL|DMAREQ_AES_KEYWR|macro|DMAREQ_AES_KEYWR
DECL|DMAREQ_AES_XORDATAWR|macro|DMAREQ_AES_XORDATAWR
DECL|DMAREQ_DAC0_CH0|macro|DMAREQ_DAC0_CH0
DECL|DMAREQ_DAC0_CH1|macro|DMAREQ_DAC0_CH1
DECL|DMAREQ_EBI_DDEMPTY|macro|DMAREQ_EBI_DDEMPTY
DECL|DMAREQ_EBI_PXL0EMPTY|macro|DMAREQ_EBI_PXL0EMPTY
DECL|DMAREQ_EBI_PXL1EMPTY|macro|DMAREQ_EBI_PXL1EMPTY
DECL|DMAREQ_EBI_PXLFULL|macro|DMAREQ_EBI_PXLFULL
DECL|DMAREQ_I2C0_RXDATAV|macro|DMAREQ_I2C0_RXDATAV
DECL|DMAREQ_I2C0_TXBL|macro|DMAREQ_I2C0_TXBL
DECL|DMAREQ_I2C1_RXDATAV|macro|DMAREQ_I2C1_RXDATAV
DECL|DMAREQ_I2C1_TXBL|macro|DMAREQ_I2C1_TXBL
DECL|DMAREQ_LESENSE_BUFDATAV|macro|DMAREQ_LESENSE_BUFDATAV
DECL|DMAREQ_LEUART0_RXDATAV|macro|DMAREQ_LEUART0_RXDATAV
DECL|DMAREQ_LEUART0_TXBL|macro|DMAREQ_LEUART0_TXBL
DECL|DMAREQ_LEUART0_TXEMPTY|macro|DMAREQ_LEUART0_TXEMPTY
DECL|DMAREQ_LEUART1_RXDATAV|macro|DMAREQ_LEUART1_RXDATAV
DECL|DMAREQ_LEUART1_TXBL|macro|DMAREQ_LEUART1_TXBL
DECL|DMAREQ_LEUART1_TXEMPTY|macro|DMAREQ_LEUART1_TXEMPTY
DECL|DMAREQ_MSC_WDATA|macro|DMAREQ_MSC_WDATA
DECL|DMAREQ_TIMER0_CC0|macro|DMAREQ_TIMER0_CC0
DECL|DMAREQ_TIMER0_CC1|macro|DMAREQ_TIMER0_CC1
DECL|DMAREQ_TIMER0_CC2|macro|DMAREQ_TIMER0_CC2
DECL|DMAREQ_TIMER0_UFOF|macro|DMAREQ_TIMER0_UFOF
DECL|DMAREQ_TIMER1_CC0|macro|DMAREQ_TIMER1_CC0
DECL|DMAREQ_TIMER1_CC1|macro|DMAREQ_TIMER1_CC1
DECL|DMAREQ_TIMER1_CC2|macro|DMAREQ_TIMER1_CC2
DECL|DMAREQ_TIMER1_UFOF|macro|DMAREQ_TIMER1_UFOF
DECL|DMAREQ_TIMER2_CC0|macro|DMAREQ_TIMER2_CC0
DECL|DMAREQ_TIMER2_CC1|macro|DMAREQ_TIMER2_CC1
DECL|DMAREQ_TIMER2_CC2|macro|DMAREQ_TIMER2_CC2
DECL|DMAREQ_TIMER2_UFOF|macro|DMAREQ_TIMER2_UFOF
DECL|DMAREQ_TIMER3_CC0|macro|DMAREQ_TIMER3_CC0
DECL|DMAREQ_TIMER3_CC1|macro|DMAREQ_TIMER3_CC1
DECL|DMAREQ_TIMER3_CC2|macro|DMAREQ_TIMER3_CC2
DECL|DMAREQ_TIMER3_UFOF|macro|DMAREQ_TIMER3_UFOF
DECL|DMAREQ_UART0_RXDATAV|macro|DMAREQ_UART0_RXDATAV
DECL|DMAREQ_UART0_TXBL|macro|DMAREQ_UART0_TXBL
DECL|DMAREQ_UART0_TXEMPTY|macro|DMAREQ_UART0_TXEMPTY
DECL|DMAREQ_UART1_RXDATAV|macro|DMAREQ_UART1_RXDATAV
DECL|DMAREQ_UART1_TXBL|macro|DMAREQ_UART1_TXBL
DECL|DMAREQ_UART1_TXEMPTY|macro|DMAREQ_UART1_TXEMPTY
DECL|DMAREQ_USART0_RXDATAV|macro|DMAREQ_USART0_RXDATAV
DECL|DMAREQ_USART0_TXBL|macro|DMAREQ_USART0_TXBL
DECL|DMAREQ_USART0_TXEMPTY|macro|DMAREQ_USART0_TXEMPTY
DECL|DMAREQ_USART1_RXDATAVRIGHT|macro|DMAREQ_USART1_RXDATAVRIGHT
DECL|DMAREQ_USART1_RXDATAV|macro|DMAREQ_USART1_RXDATAV
DECL|DMAREQ_USART1_TXBLRIGHT|macro|DMAREQ_USART1_TXBLRIGHT
DECL|DMAREQ_USART1_TXBL|macro|DMAREQ_USART1_TXBL
DECL|DMAREQ_USART1_TXEMPTY|macro|DMAREQ_USART1_TXEMPTY
DECL|DMAREQ_USART2_RXDATAVRIGHT|macro|DMAREQ_USART2_RXDATAVRIGHT
DECL|DMAREQ_USART2_RXDATAV|macro|DMAREQ_USART2_RXDATAV
DECL|DMAREQ_USART2_TXBLRIGHT|macro|DMAREQ_USART2_TXBLRIGHT
DECL|DMAREQ_USART2_TXBL|macro|DMAREQ_USART2_TXBL
DECL|DMAREQ_USART2_TXEMPTY|macro|DMAREQ_USART2_TXEMPTY
