# 硬件描述语言

## 课程内容- concepts
    - event driven / time driven
    - time slots
    - parallel process
    - design verification
- program module
    - master slave
        - handshake
    - clock domain
    - RTL
- Timing
    - Delay(9种)
        - Best/worst/typical 三类
            - `t输出 + tsetup <= T` (worst)
            - `t输出 >= thold` (best)
    - 采样窗口

程序流程图、Datapath、FSM
采样窗口
## 学习建议
教学太晦涩，实验太简单，是完美符合【上交生存手册】定义的垃圾课。

[HDLbits刷题](https://hdlbits.01xz.net/wiki/Main_Page)

[菜鸟教程辅助](https://www.runoob.com/w3cnote/verilog-tutorial.html)

教材方面以1、3、4、5、7、2的顺序进行教学，推荐英文版教材，但更推荐实验课PPT与学海领航PPT。

强烈推荐[配置VSCODE的iverilog](https://blog.csdn.net/weixin_60094035/article/details/126532981)

[Digital-IDE工作流](https://nc-ai.cn/article/cxnqr517/#digital-ide-all-in-one-vscode-plugin-for-verilog-vhdl-development) 

## 实验室参观

[硬件描述语言余锋实验室](/pdfs/硬件描述语言余锋实验室.pdf)

## 英文教材

[数字图像处理教材](/pdfs/硬件描述语言教材.pdf)
不要看中文教材，那个不是用自然语言写出来的。

## 复习笔记

[硬件描述语言复习笔记](/pdfs/硬件描述语言复习笔记.pdf)

## 实验报告

- [HDL Lab 1](/pdfs/hdl_lab1.pdf)
- [HDL Lab 2](/pdfs/hdl_lab2.pdf)
- [HDL Lab 3](/pdfs/hdl_lab3.pdf)
- [HDL Lab 4](/pdfs/hdl_lab4.pdf)
- [HDL Lab 5](/pdfs/hdl_lab5.pdf)
- [HDL Lab 6](/pdfs/hdl_lab6.pdf)
- [HDL Lab 7](/pdfs/hdl_lab7.pdf)

## 回忆卷

感谢前辈们一代一代的接力。

- [13-14 回忆卷](/pdfs/13-14回忆卷.pdf)
- [15-16 试题卷](/pdfs/15-16试题卷.pdf)
- [15-16 回忆卷](/pdfs/15-16回忆卷.pdf)
- [16-17 回忆卷](/pdfs/16-17回忆卷.pdf)
- [21-22 回忆卷](/pdfs/21-22回忆卷.pdf)
- [22-23 回忆卷](/pdfs/22-23回忆卷.pdf)
- [23-24 回忆卷](/pdfs/23-24回忆卷.pdf)
