TimeQuest Timing Analyzer report for elec374-lab
Thu Mar 02 15:07:51 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'aluControl[0]'
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Setup: 'BAout'
 15. Slow 1200mV 85C Model Setup: 'Gra'
 16. Slow 1200mV 85C Model Setup: 'RAMenable'
 17. Slow 1200mV 85C Model Hold: 'BAout'
 18. Slow 1200mV 85C Model Hold: 'Gra'
 19. Slow 1200mV 85C Model Hold: 'RAMenable'
 20. Slow 1200mV 85C Model Hold: 'aluControl[0]'
 21. Slow 1200mV 85C Model Hold: 'clock'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'RAMenable'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'BAout'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'Gra'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'aluControl[0]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Slow 1200mV 85C Model Metastability Report
 32. Slow 1200mV 0C Model Fmax Summary
 33. Slow 1200mV 0C Model Setup Summary
 34. Slow 1200mV 0C Model Hold Summary
 35. Slow 1200mV 0C Model Recovery Summary
 36. Slow 1200mV 0C Model Removal Summary
 37. Slow 1200mV 0C Model Minimum Pulse Width Summary
 38. Slow 1200mV 0C Model Setup: 'aluControl[0]'
 39. Slow 1200mV 0C Model Setup: 'clock'
 40. Slow 1200mV 0C Model Setup: 'BAout'
 41. Slow 1200mV 0C Model Setup: 'Gra'
 42. Slow 1200mV 0C Model Setup: 'RAMenable'
 43. Slow 1200mV 0C Model Hold: 'BAout'
 44. Slow 1200mV 0C Model Hold: 'Gra'
 45. Slow 1200mV 0C Model Hold: 'RAMenable'
 46. Slow 1200mV 0C Model Hold: 'aluControl[0]'
 47. Slow 1200mV 0C Model Hold: 'clock'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'RAMenable'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'BAout'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'Gra'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'aluControl[0]'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Slow 1200mV 0C Model Metastability Report
 58. Fast 1200mV 0C Model Setup Summary
 59. Fast 1200mV 0C Model Hold Summary
 60. Fast 1200mV 0C Model Recovery Summary
 61. Fast 1200mV 0C Model Removal Summary
 62. Fast 1200mV 0C Model Minimum Pulse Width Summary
 63. Fast 1200mV 0C Model Setup: 'aluControl[0]'
 64. Fast 1200mV 0C Model Setup: 'clock'
 65. Fast 1200mV 0C Model Setup: 'BAout'
 66. Fast 1200mV 0C Model Setup: 'Gra'
 67. Fast 1200mV 0C Model Setup: 'RAMenable'
 68. Fast 1200mV 0C Model Hold: 'BAout'
 69. Fast 1200mV 0C Model Hold: 'Gra'
 70. Fast 1200mV 0C Model Hold: 'aluControl[0]'
 71. Fast 1200mV 0C Model Hold: 'RAMenable'
 72. Fast 1200mV 0C Model Hold: 'clock'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'RAMenable'
 75. Fast 1200mV 0C Model Minimum Pulse Width: 'BAout'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'aluControl[0]'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'Gra'
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Fast 1200mV 0C Model Metastability Report
 83. Multicorner Timing Analysis Summary
 84. Setup Times
 85. Hold Times
 86. Clock to Output Times
 87. Minimum Clock to Output Times
 88. Board Trace Model Assignments
 89. Input Transition Times
 90. Slow Corner Signal Integrity Metrics
 91. Fast Corner Signal Integrity Metrics
 92. Setup Transfers
 93. Hold Transfers
 94. Report TCCS
 95. Report RSKM
 96. Unconstrained Paths
 97. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; elec374-lab                                                       ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; aluControl[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { aluControl[0] } ;
; BAout         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { BAout }         ;
; clock         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }         ;
; Gra           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Gra }           ;
; RAMenable     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RAMenable }     ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                           ;
+------------+-----------------+---------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note                                                          ;
+------------+-----------------+---------------+---------------------------------------------------------------+
; 117.01 MHz ; 117.01 MHz      ; aluControl[0] ;                                                               ;
; 120.19 MHz ; 120.19 MHz      ; BAout         ;                                                               ;
; 311.04 MHz ; 250.0 MHz       ; clock         ; limit due to minimum period restriction (max I/O toggle rate) ;
; 311.92 MHz ; 250.0 MHz       ; Gra           ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------+
; Slow 1200mV 85C Model Setup Summary      ;
+---------------+----------+---------------+
; Clock         ; Slack    ; End Point TNS ;
+---------------+----------+---------------+
; aluControl[0] ; -137.037 ; -6745.077     ;
; clock         ; -5.223   ; -938.419      ;
; BAout         ; -4.627   ; -115.853      ;
; Gra           ; -2.569   ; -8.530        ;
; RAMenable     ; -1.811   ; -58.162       ;
+---------------+----------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Hold Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; BAout         ; -0.445 ; -0.611        ;
; Gra           ; 0.016  ; 0.000         ;
; RAMenable     ; 0.251  ; 0.000         ;
; aluControl[0] ; 0.341  ; 0.000         ;
; clock         ; 0.358  ; 0.000         ;
+---------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------+--------+--------------------------+
; Clock         ; Slack  ; End Point TNS            ;
+---------------+--------+--------------------------+
; clock         ; -3.000 ; -252.348                 ;
; RAMenable     ; -3.000 ; -85.612                  ;
; BAout         ; -3.000 ; -3.000                   ;
; Gra           ; -3.000 ; -3.000                   ;
; aluControl[0] ; -3.000 ; -3.000                   ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'aluControl[0]'                                                                     ;
+----------+---------------+---------------+--------------+---------------+--------------+------------+------------+
; Slack    ; From Node     ; To Node       ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+----------+---------------+---------------+--------------+---------------+--------------+------------+------------+
; -137.037 ; Bus:bus|q[0]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.839     ; 134.705    ;
; -136.962 ; Bus:bus|q[4]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.977     ; 134.492    ;
; -136.927 ; Bus:bus|q[2]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -1.113     ; 134.321    ;
; -136.829 ; Bus:bus|q[1]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -1.115     ; 134.221    ;
; -136.705 ; Bus:bus|q[7]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -1.011     ; 134.201    ;
; -136.641 ; Bus:bus|q[3]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.972     ; 134.176    ;
; -136.522 ; Bus:bus|q[8]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.821     ; 134.208    ;
; -136.429 ; Bus:bus|q[6]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.832     ; 134.104    ;
; -136.379 ; Bus:bus|q[5]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.831     ; 134.055    ;
; -136.338 ; Bus:bus|q[9]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.862     ; 133.983    ;
; -136.130 ; Bus:bus|q[0]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.699     ; 135.514    ;
; -136.055 ; Bus:bus|q[4]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.837     ; 135.301    ;
; -136.020 ; Bus:bus|q[2]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.973     ; 135.130    ;
; -135.922 ; Bus:bus|q[1]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.975     ; 135.030    ;
; -135.908 ; Bus:bus|q[11] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.994     ; 133.421    ;
; -135.898 ; Bus:bus|q[12] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -1.017     ; 133.388    ;
; -135.883 ; Bus:bus|q[0]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.844     ; 135.221    ;
; -135.852 ; Bus:bus|q[10] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.857     ; 133.502    ;
; -135.808 ; Bus:bus|q[4]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.982     ; 135.008    ;
; -135.798 ; Bus:bus|q[7]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.871     ; 135.010    ;
; -135.773 ; Bus:bus|q[2]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -1.118     ; 134.837    ;
; -135.734 ; Bus:bus|q[3]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.832     ; 134.985    ;
; -135.675 ; Bus:bus|q[1]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -1.120     ; 134.737    ;
; -135.673 ; Bus:bus|q[13] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.859     ; 133.321    ;
; -135.655 ; Bus:bus|q[0]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.841     ; 134.996    ;
; -135.615 ; Bus:bus|q[8]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.681     ; 135.017    ;
; -135.613 ; Bus:bus|q[0]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.838     ; 134.959    ;
; -135.580 ; Bus:bus|q[4]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.979     ; 134.783    ;
; -135.551 ; Bus:bus|q[7]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -1.016     ; 134.717    ;
; -135.545 ; Bus:bus|q[2]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -1.115     ; 134.612    ;
; -135.538 ; Bus:bus|q[4]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.976     ; 134.746    ;
; -135.522 ; Bus:bus|q[6]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.692     ; 134.913    ;
; -135.503 ; Bus:bus|q[2]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -1.112     ; 134.575    ;
; -135.487 ; Bus:bus|q[3]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.977     ; 134.692    ;
; -135.472 ; Bus:bus|q[5]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.691     ; 134.864    ;
; -135.447 ; Bus:bus|q[1]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -1.117     ; 134.512    ;
; -135.431 ; Bus:bus|q[9]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.722     ; 134.792    ;
; -135.429 ; Bus:bus|q[16] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.819     ; 133.117    ;
; -135.405 ; Bus:bus|q[0]  ; ALU:alu|C[45] ; BAout        ; aluControl[0] ; 1.000        ; -0.816     ; 134.776    ;
; -135.405 ; Bus:bus|q[1]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -1.114     ; 134.475    ;
; -135.374 ; Bus:bus|q[14] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.820     ; 133.061    ;
; -135.368 ; Bus:bus|q[8]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.826     ; 134.724    ;
; -135.344 ; Bus:bus|q[17] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.830     ; 133.021    ;
; -135.334 ; Bus:bus|q[0]  ; ALU:alu|C[61] ; BAout        ; aluControl[0] ; 1.000        ; -0.684     ; 134.723    ;
; -135.330 ; Bus:bus|q[18] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.830     ; 133.007    ;
; -135.330 ; Bus:bus|q[4]  ; ALU:alu|C[45] ; BAout        ; aluControl[0] ; 1.000        ; -0.954     ; 134.563    ;
; -135.323 ; Bus:bus|q[7]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -1.013     ; 134.492    ;
; -135.295 ; Bus:bus|q[2]  ; ALU:alu|C[45] ; BAout        ; aluControl[0] ; 1.000        ; -1.090     ; 134.392    ;
; -135.291 ; Bus:bus|q[0]  ; ALU:alu|C[55] ; BAout        ; aluControl[0] ; 1.000        ; -0.838     ; 134.640    ;
; -135.289 ; Bus:bus|q[0]  ; ALU:alu|C[60] ; BAout        ; aluControl[0] ; 1.000        ; -0.686     ; 134.679    ;
; -135.284 ; Bus:bus|q[15] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.810     ; 132.981    ;
; -135.281 ; Bus:bus|q[7]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -1.010     ; 134.455    ;
; -135.275 ; Bus:bus|q[6]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.837     ; 134.620    ;
; -135.260 ; Bus:bus|q[19] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.830     ; 132.937    ;
; -135.259 ; Bus:bus|q[0]  ; ALU:alu|C[53] ; BAout        ; aluControl[0] ; 1.000        ; -0.669     ; 134.662    ;
; -135.259 ; Bus:bus|q[3]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.974     ; 134.467    ;
; -135.259 ; Bus:bus|q[4]  ; ALU:alu|C[61] ; BAout        ; aluControl[0] ; 1.000        ; -0.822     ; 134.510    ;
; -135.225 ; Bus:bus|q[5]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.836     ; 134.571    ;
; -135.224 ; Bus:bus|q[2]  ; ALU:alu|C[61] ; BAout        ; aluControl[0] ; 1.000        ; -0.958     ; 134.339    ;
; -135.220 ; Bus:bus|q[0]  ; ALU:alu|C[59] ; BAout        ; aluControl[0] ; 1.000        ; -0.826     ; 134.581    ;
; -135.217 ; Bus:bus|q[3]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.971     ; 134.430    ;
; -135.216 ; Bus:bus|q[4]  ; ALU:alu|C[55] ; BAout        ; aluControl[0] ; 1.000        ; -0.976     ; 134.427    ;
; -135.214 ; Bus:bus|q[4]  ; ALU:alu|C[60] ; BAout        ; aluControl[0] ; 1.000        ; -0.824     ; 134.466    ;
; -135.197 ; Bus:bus|q[1]  ; ALU:alu|C[45] ; BAout        ; aluControl[0] ; 1.000        ; -1.092     ; 134.292    ;
; -135.184 ; Bus:bus|q[9]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.867     ; 134.499    ;
; -135.184 ; Bus:bus|q[4]  ; ALU:alu|C[53] ; BAout        ; aluControl[0] ; 1.000        ; -0.807     ; 134.449    ;
; -135.181 ; Bus:bus|q[2]  ; ALU:alu|C[55] ; BAout        ; aluControl[0] ; 1.000        ; -1.112     ; 134.256    ;
; -135.179 ; Bus:bus|q[2]  ; ALU:alu|C[60] ; BAout        ; aluControl[0] ; 1.000        ; -0.960     ; 134.295    ;
; -135.168 ; Bus:bus|q[0]  ; ALU:alu|C[43] ; BAout        ; aluControl[0] ; 1.000        ; -0.816     ; 134.538    ;
; -135.165 ; Bus:bus|q[20] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.828     ; 132.844    ;
; -135.149 ; Bus:bus|q[2]  ; ALU:alu|C[53] ; BAout        ; aluControl[0] ; 1.000        ; -0.943     ; 134.278    ;
; -135.145 ; Bus:bus|q[4]  ; ALU:alu|C[59] ; BAout        ; aluControl[0] ; 1.000        ; -0.964     ; 134.368    ;
; -135.140 ; Bus:bus|q[8]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.823     ; 134.499    ;
; -135.126 ; Bus:bus|q[1]  ; ALU:alu|C[61] ; BAout        ; aluControl[0] ; 1.000        ; -0.960     ; 134.239    ;
; -135.110 ; Bus:bus|q[2]  ; ALU:alu|C[59] ; BAout        ; aluControl[0] ; 1.000        ; -1.100     ; 134.197    ;
; -135.105 ; Bus:bus|q[0]  ; ALU:alu|C[47] ; BAout        ; aluControl[0] ; 1.000        ; -0.688     ; 134.490    ;
; -135.102 ; Bus:bus|q[23] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -1.117     ; 132.492    ;
; -135.098 ; Bus:bus|q[8]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.820     ; 134.462    ;
; -135.093 ; Bus:bus|q[4]  ; ALU:alu|C[43] ; BAout        ; aluControl[0] ; 1.000        ; -0.954     ; 134.325    ;
; -135.083 ; Bus:bus|q[1]  ; ALU:alu|C[55] ; BAout        ; aluControl[0] ; 1.000        ; -1.114     ; 134.156    ;
; -135.081 ; Bus:bus|q[1]  ; ALU:alu|C[60] ; BAout        ; aluControl[0] ; 1.000        ; -0.962     ; 134.195    ;
; -135.073 ; Bus:bus|q[7]  ; ALU:alu|C[45] ; BAout        ; aluControl[0] ; 1.000        ; -0.988     ; 134.272    ;
; -135.058 ; Bus:bus|q[2]  ; ALU:alu|C[43] ; BAout        ; aluControl[0] ; 1.000        ; -1.090     ; 134.154    ;
; -135.056 ; Bus:bus|q[22] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -1.008     ; 132.555    ;
; -135.051 ; Bus:bus|q[1]  ; ALU:alu|C[53] ; BAout        ; aluControl[0] ; 1.000        ; -0.945     ; 134.178    ;
; -135.047 ; Bus:bus|q[6]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.834     ; 134.395    ;
; -135.046 ; Bus:bus|q[0]  ; ALU:alu|C[49] ; BAout        ; aluControl[0] ; 1.000        ; -0.816     ; 134.417    ;
; -135.030 ; Bus:bus|q[4]  ; ALU:alu|C[47] ; BAout        ; aluControl[0] ; 1.000        ; -0.826     ; 134.277    ;
; -135.012 ; Bus:bus|q[1]  ; ALU:alu|C[59] ; BAout        ; aluControl[0] ; 1.000        ; -1.102     ; 134.097    ;
; -135.009 ; Bus:bus|q[3]  ; ALU:alu|C[45] ; BAout        ; aluControl[0] ; 1.000        ; -0.949     ; 134.247    ;
; -135.005 ; Bus:bus|q[6]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.831     ; 134.358    ;
; -135.002 ; Bus:bus|q[7]  ; ALU:alu|C[61] ; BAout        ; aluControl[0] ; 1.000        ; -0.856     ; 134.219    ;
; -135.001 ; Bus:bus|q[11] ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.854     ; 134.230    ;
; -134.997 ; Bus:bus|q[5]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.833     ; 134.346    ;
; -134.995 ; Bus:bus|q[2]  ; ALU:alu|C[47] ; BAout        ; aluControl[0] ; 1.000        ; -0.962     ; 134.106    ;
; -134.991 ; Bus:bus|q[12] ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.877     ; 134.197    ;
; -134.987 ; Bus:bus|q[0]  ; ALU:alu|C[41] ; BAout        ; aluControl[0] ; 1.000        ; -0.566     ; 134.533    ;
; -134.986 ; Bus:bus|q[0]  ; ALU:alu|C[33] ; BAout        ; aluControl[0] ; 1.000        ; -0.825     ; 134.507    ;
; -134.972 ; Bus:bus|q[31] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.815     ; 132.664    ;
; -134.971 ; Bus:bus|q[4]  ; ALU:alu|C[49] ; BAout        ; aluControl[0] ; 1.000        ; -0.954     ; 134.204    ;
+----------+---------------+---------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                           ;
+--------+---------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.223 ; Bus:bus|q[19] ; register:R1|q[19]                                                                               ; BAout        ; clock       ; 0.500        ; -2.409     ; 3.289      ;
; -5.018 ; Bus:bus|q[1]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -2.802     ; 2.724      ;
; -4.999 ; Bus:bus|q[1]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -2.799     ; 2.708      ;
; -4.987 ; Bus:bus|q[2]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -2.797     ; 2.698      ;
; -4.982 ; Bus:bus|q[7]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -2.698     ; 2.792      ;
; -4.980 ; Bus:bus|q[2]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -2.800     ; 2.688      ;
; -4.842 ; Bus:bus|q[11] ; register:R1|q[11]                                                                               ; BAout        ; clock       ; 0.500        ; -2.572     ; 2.745      ;
; -4.821 ; Bus:bus|q[1]  ; register:R2|q[1]                                                                                ; BAout        ; clock       ; 0.500        ; -3.076     ; 2.220      ;
; -4.810 ; Bus:bus|q[1]  ; register:R3|q[1]                                                                                ; BAout        ; clock       ; 0.500        ; -3.076     ; 2.209      ;
; -4.802 ; Bus:bus|q[5]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -2.515     ; 2.795      ;
; -4.800 ; Bus:bus|q[0]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -2.523     ; 2.785      ;
; -4.772 ; Bus:bus|q[6]  ; register:R2|q[6]                                                                                ; BAout        ; clock       ; 0.500        ; -2.452     ; 2.795      ;
; -4.770 ; Bus:bus|q[3]  ; MDR:MDR|Q[3]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.915     ; 2.330      ;
; -4.743 ; Bus:bus|q[6]  ; reg0:R0|register:R0|q[6]                                                                        ; BAout        ; clock       ; 0.500        ; -2.426     ; 2.792      ;
; -4.730 ; Bus:bus|q[7]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -2.695     ; 2.543      ;
; -4.726 ; Bus:bus|q[3]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -2.656     ; 2.578      ;
; -4.669 ; Bus:bus|q[6]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -2.519     ; 2.658      ;
; -4.597 ; Bus:bus|q[2]  ; MDR:MDR|Q[2]                                                                                    ; BAout        ; clock       ; 0.500        ; -3.058     ; 2.014      ;
; -4.594 ; Bus:bus|q[8]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -2.505     ; 2.597      ;
; -4.570 ; Bus:bus|q[6]  ; register:MAR|q[6]                                                                               ; BAout        ; clock       ; 0.500        ; -2.775     ; 2.270      ;
; -4.540 ; Bus:bus|q[0]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -2.526     ; 2.522      ;
; -4.515 ; Bus:bus|q[3]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -2.659     ; 2.364      ;
; -4.514 ; Bus:bus|q[8]  ; register:MAR|q[8]                                                                               ; BAout        ; clock       ; 0.500        ; -2.767     ; 2.222      ;
; -4.511 ; Bus:bus|q[1]  ; register:R1|q[1]                                                                                ; BAout        ; clock       ; 0.500        ; -3.065     ; 1.921      ;
; -4.508 ; Bus:bus|q[1]  ; reg0:R0|register:R0|q[1]                                                                        ; BAout        ; clock       ; 0.500        ; -3.065     ; 1.918      ;
; -4.505 ; Bus:bus|q[1]  ; pc:PC|q[1]                                                                                      ; BAout        ; clock       ; 0.500        ; -3.077     ; 1.903      ;
; -4.485 ; Bus:bus|q[4]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -2.664     ; 2.329      ;
; -4.470 ; Bus:bus|q[23] ; MDR:MDR|Q[23]                                                                                   ; BAout        ; clock       ; 0.500        ; -3.063     ; 1.882      ;
; -4.465 ; Bus:bus|q[2]  ; register:MAR|q[2]                                                                               ; BAout        ; clock       ; 0.500        ; -3.061     ; 1.879      ;
; -4.464 ; Bus:bus|q[6]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -2.516     ; 2.456      ;
; -4.458 ; Bus:bus|q[4]  ; register:R2|q[4]                                                                                ; BAout        ; clock       ; 0.500        ; -2.597     ; 2.336      ;
; -4.454 ; Bus:bus|q[5]  ; register:MAR|q[5]                                                                               ; BAout        ; clock       ; 0.500        ; -2.776     ; 2.153      ;
; -4.451 ; Bus:bus|q[1]  ; register:Y|q[1]                                                                                 ; BAout        ; clock       ; 0.500        ; -2.742     ; 2.184      ;
; -4.448 ; Bus:bus|q[5]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -2.518     ; 2.438      ;
; -4.430 ; Bus:bus|q[4]  ; reg0:R0|register:R0|q[4]                                                                        ; BAout        ; clock       ; 0.500        ; -2.571     ; 2.334      ;
; -4.422 ; Bus:bus|q[2]  ; pc:PC|q[2]                                                                                      ; BAout        ; clock       ; 0.500        ; -3.075     ; 1.822      ;
; -4.406 ; Bus:bus|q[23] ; register:IR|q[23]                                                                               ; BAout        ; clock       ; 0.500        ; -3.045     ; 1.836      ;
; -4.405 ; Bus:bus|q[16] ; pc:PC|q[16]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.790     ; 2.090      ;
; -4.386 ; Bus:bus|q[28] ; pc:PC|q[28]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.783     ; 2.078      ;
; -4.375 ; Bus:bus|q[26] ; register:Y|q[26]                                                                                ; BAout        ; clock       ; 0.500        ; -2.519     ; 2.331      ;
; -4.372 ; Bus:bus|q[17] ; reg0:R0|register:R0|q[17]                                                                       ; BAout        ; clock       ; 0.500        ; -2.436     ; 2.411      ;
; -4.355 ; Bus:bus|q[9]  ; register:R2|q[9]                                                                                ; BAout        ; clock       ; 0.500        ; -2.789     ; 2.041      ;
; -4.353 ; Bus:bus|q[25] ; register:R3|q[25]                                                                               ; BAout        ; clock       ; 0.500        ; -2.767     ; 2.061      ;
; -4.350 ; Bus:bus|q[8]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -2.508     ; 2.350      ;
; -4.346 ; Bus:bus|q[17] ; register:R1|q[17]                                                                               ; BAout        ; clock       ; 0.500        ; -2.409     ; 2.412      ;
; -4.337 ; Bus:bus|q[4]  ; register:Y|q[4]                                                                                 ; BAout        ; clock       ; 0.500        ; -2.930     ; 1.882      ;
; -4.319 ; Bus:bus|q[29] ; register:R2|q[29]                                                                               ; BAout        ; clock       ; 0.500        ; -2.776     ; 2.018      ;
; -4.316 ; Bus:bus|q[31] ; reg0:R0|register:R0|q[31]                                                                       ; BAout        ; clock       ; 0.500        ; -2.780     ; 2.011      ;
; -4.315 ; Bus:bus|q[30] ; pc:PC|q[30]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.785     ; 2.005      ;
; -4.311 ; Bus:bus|q[29] ; register:R3|q[29]                                                                               ; BAout        ; clock       ; 0.500        ; -2.776     ; 2.010      ;
; -4.306 ; Bus:bus|q[17] ; register:IR|q[17]                                                                               ; BAout        ; clock       ; 0.500        ; -2.780     ; 2.001      ;
; -4.305 ; Bus:bus|q[8]  ; MDR:MDR|Q[8]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.766     ; 2.014      ;
; -4.305 ; Bus:bus|q[31] ; register:R1|q[31]                                                                               ; BAout        ; clock       ; 0.500        ; -2.780     ; 2.000      ;
; -4.295 ; Bus:bus|q[4]  ; register:MAR|q[4]                                                                               ; BAout        ; clock       ; 0.500        ; -2.922     ; 1.848      ;
; -4.293 ; Bus:bus|q[0]  ; MDR:MDR|Q[0]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.782     ; 1.986      ;
; -4.270 ; Bus:bus|q[13] ; register:R2|q[13]                                                                               ; BAout        ; clock       ; 0.500        ; -2.786     ; 1.959      ;
; -4.270 ; Bus:bus|q[31] ; pc:PC|q[31]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.786     ; 1.959      ;
; -4.268 ; Bus:bus|q[13] ; register:R3|q[13]                                                                               ; BAout        ; clock       ; 0.500        ; -2.786     ; 1.957      ;
; -4.266 ; Bus:bus|q[11] ; pc:PC|q[11]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.956     ; 1.785      ;
; -4.264 ; Bus:bus|q[24] ; reg0:R0|register:R0|q[24]                                                                       ; BAout        ; clock       ; 0.500        ; -2.591     ; 2.148      ;
; -4.263 ; Bus:bus|q[26] ; register:IR|q[26]                                                                               ; BAout        ; clock       ; 0.500        ; -2.905     ; 1.833      ;
; -4.260 ; Bus:bus|q[3]  ; pc:PC|q[3]                                                                                      ; BAout        ; clock       ; 0.500        ; -2.934     ; 1.801      ;
; -4.257 ; Bus:bus|q[6]  ; pc:PC|q[6]                                                                                      ; BAout        ; clock       ; 0.500        ; -2.794     ; 1.938      ;
; -4.251 ; Bus:bus|q[11] ; register:R3|q[11]                                                                               ; BAout        ; clock       ; 0.500        ; -2.921     ; 1.805      ;
; -4.246 ; Bus:bus|q[11] ; register:R2|q[11]                                                                               ; BAout        ; clock       ; 0.500        ; -2.921     ; 1.800      ;
; -4.240 ; Bus:bus|q[9]  ; MDR:MDR|Q[9]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.805     ; 1.910      ;
; -4.232 ; Bus:bus|q[6]  ; MDR:MDR|Q[6]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.775     ; 1.932      ;
; -4.221 ; Bus:bus|q[31] ; register:Y|q[31]                                                                                ; BAout        ; clock       ; 0.500        ; -2.744     ; 1.952      ;
; -4.210 ; Bus:bus|q[22] ; pc:PC|q[22]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.979     ; 1.706      ;
; -4.209 ; Bus:bus|q[0]  ; register:MAR|q[0]                                                                               ; BAout        ; clock       ; 0.500        ; -2.787     ; 1.897      ;
; -4.207 ; Bus:bus|q[20] ; MDR:MDR|Q[20]                                                                                   ; BAout        ; clock       ; 0.500        ; -2.774     ; 1.908      ;
; -4.199 ; Bus:bus|q[8]  ; reg0:R0|register:R0|q[8]                                                                        ; BAout        ; clock       ; 0.500        ; -2.771     ; 1.903      ;
; -4.195 ; Bus:bus|q[31] ; register:R3|q[31]                                                                               ; BAout        ; clock       ; 0.500        ; -2.742     ; 1.928      ;
; -4.193 ; Bus:bus|q[3]  ; register:MAR|q[3]                                                                               ; BAout        ; clock       ; 0.500        ; -2.920     ; 1.748      ;
; -4.191 ; Bus:bus|q[13] ; pc:PC|q[13]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.821     ; 1.845      ;
; -4.179 ; Bus:bus|q[7]  ; MDR:MDR|Q[7]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.954     ; 1.700      ;
; -4.174 ; Bus:bus|q[22] ; MDR:MDR|Q[22]                                                                                   ; BAout        ; clock       ; 0.500        ; -2.954     ; 1.695      ;
; -4.167 ; Bus:bus|q[23] ; pc:PC|q[23]                                                                                     ; BAout        ; clock       ; 0.500        ; -3.088     ; 1.554      ;
; -4.167 ; Bus:bus|q[1]  ; MDR:MDR|Q[1]                                                                                    ; BAout        ; clock       ; 0.500        ; -3.060     ; 1.582      ;
; -4.167 ; Bus:bus|q[1]  ; register:MAR|q[1]                                                                               ; BAout        ; clock       ; 0.500        ; -3.060     ; 1.582      ;
; -4.166 ; Bus:bus|q[11] ; reg0:R0|register:R0|q[11]                                                                       ; BAout        ; clock       ; 0.500        ; -2.584     ; 2.057      ;
; -4.163 ; Bus:bus|q[7]  ; register:MAR|q[7]                                                                               ; BAout        ; clock       ; 0.500        ; -2.959     ; 1.679      ;
; -4.160 ; Bus:bus|q[25] ; register:IR|q[25]                                                                               ; BAout        ; clock       ; 0.500        ; -2.765     ; 1.870      ;
; -4.158 ; Bus:bus|q[7]  ; register:R2|q[7]                                                                                ; BAout        ; clock       ; 0.500        ; -2.628     ; 2.005      ;
; -4.157 ; Bus:bus|q[24] ; MDR:MDR|Q[24]                                                                                   ; BAout        ; clock       ; 0.500        ; -2.904     ; 1.728      ;
; -4.150 ; Bus:bus|q[2]  ; register:R2|q[2]                                                                                ; BAout        ; clock       ; 0.500        ; -3.079     ; 1.546      ;
; -4.142 ; Bus:bus|q[28] ; register:R3|q[28]                                                                               ; BAout        ; clock       ; 0.500        ; -2.425     ; 2.192      ;
; -4.142 ; Bus:bus|q[20] ; reg0:R0|register:R0|q[20]                                                                       ; BAout        ; clock       ; 0.500        ; -2.436     ; 2.181      ;
; -4.141 ; Bus:bus|q[8]  ; register:R3|q[8]                                                                                ; BAout        ; clock       ; 0.500        ; -2.412     ; 2.204      ;
; -4.141 ; Bus:bus|q[9]  ; pc:PC|q[9]                                                                                      ; BAout        ; clock       ; 0.500        ; -2.824     ; 1.792      ;
; -4.126 ; Bus:bus|q[17] ; pc:PC|q[17]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.801     ; 1.800      ;
; -4.126 ; Bus:bus|q[5]  ; MDR:MDR|Q[5]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.776     ; 1.825      ;
; -4.117 ; Bus:bus|q[25] ; pc:PC|q[25]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.786     ; 1.806      ;
; -4.117 ; Bus:bus|q[20] ; register:R2|q[20]                                                                               ; BAout        ; clock       ; 0.500        ; -2.409     ; 2.183      ;
; -4.114 ; Bus:bus|q[18] ; register:IR|q[18]                                                                               ; BAout        ; clock       ; 0.500        ; -2.780     ; 1.809      ;
; -4.109 ; Bus:bus|q[29] ; pc:PC|q[29]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.786     ; 1.798      ;
; -4.106 ; Bus:bus|q[26] ; register:R3|q[26]                                                                               ; BAout        ; clock       ; 0.500        ; -2.530     ; 2.051      ;
; -4.105 ; Bus:bus|q[7]  ; register:R3|q[7]                                                                                ; BAout        ; clock       ; 0.500        ; -2.602     ; 1.978      ;
; -4.103 ; Bus:bus|q[3]  ; register:R3|q[3]                                                                                ; BAout        ; clock       ; 0.500        ; -2.899     ; 1.679      ;
; -4.099 ; Bus:bus|q[28] ; register:R1|q[28]                                                                               ; BAout        ; clock       ; 0.500        ; -2.397     ; 2.177      ;
+--------+---------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'BAout'                                                                                        ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -4.627 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[25] ; Gra          ; BAout       ; 1.000        ; 2.136      ; 6.939      ;
; -4.578 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[17] ; Gra          ; BAout       ; 1.000        ; 2.150      ; 6.882      ;
; -4.466 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[28] ; Gra          ; BAout       ; 1.000        ; 2.376      ; 7.021      ;
; -4.403 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[27] ; Gra          ; BAout       ; 1.000        ; 2.141      ; 6.730      ;
; -4.394 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[28] ; Gra          ; BAout       ; 1.000        ; 2.277      ; 6.850      ;
; -4.364 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[25] ; Gra          ; BAout       ; 1.000        ; 2.280      ; 6.820      ;
; -4.352 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[14] ; Gra          ; BAout       ; 1.000        ; 2.384      ; 6.907      ;
; -4.315 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[17] ; Gra          ; BAout       ; 1.000        ; 2.294      ; 6.763      ;
; -4.276 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[28] ; Gra          ; BAout       ; 1.000        ; 2.133      ; 6.588      ;
; -4.262 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[14] ; Gra          ; BAout       ; 1.000        ; 2.285      ; 6.718      ;
; -4.243 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[10] ; Gra          ; BAout       ; 1.000        ; 2.419      ; 6.808      ;
; -4.209 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[18] ; Gra          ; BAout       ; 1.000        ; 2.393      ; 6.778      ;
; -4.193 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[25] ; Gra          ; BAout       ; 1.000        ; 2.379      ; 6.748      ;
; -4.153 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[10] ; Gra          ; BAout       ; 1.000        ; 2.320      ; 6.619      ;
; -4.144 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[17] ; Gra          ; BAout       ; 1.000        ; 2.393      ; 6.691      ;
; -4.140 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[27] ; Gra          ; BAout       ; 1.000        ; 2.285      ; 6.611      ;
; -4.137 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[18] ; Gra          ; BAout       ; 1.000        ; 2.294      ; 6.607      ;
; -4.078 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[20] ; Gra          ; BAout       ; 1.000        ; 2.392      ; 6.639      ;
; -4.056 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[16] ; Gra          ; BAout       ; 1.000        ; 2.383      ; 6.599      ;
; -4.054 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[24] ; Gra          ; BAout       ; 1.000        ; 2.514      ; 6.892      ;
; -4.014 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[27] ; Gra          ; BAout       ; 1.000        ; 2.384      ; 6.584      ;
; -3.988 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[20] ; Gra          ; BAout       ; 1.000        ; 2.293      ; 6.450      ;
; -3.983 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[21] ; Gra          ; BAout       ; 1.000        ; 2.381      ; 6.517      ;
; -3.982 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[24] ; Gra          ; BAout       ; 1.000        ; 2.415      ; 6.721      ;
; -3.976 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[21] ; Gra          ; BAout       ; 1.000        ; 2.138      ; 6.267      ;
; -3.966 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[16] ; Gra          ; BAout       ; 1.000        ; 2.284      ; 6.410      ;
; -3.934 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[15] ; Gra          ; BAout       ; 1.000        ; 2.131      ; 6.221      ;
; -3.911 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[21] ; Gra          ; BAout       ; 1.000        ; 2.282      ; 6.346      ;
; -3.893 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[19] ; Gra          ; BAout       ; 1.000        ; 2.150      ; 6.224      ;
; -3.888 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[8]  ; Gra          ; BAout       ; 1.000        ; 2.385      ; 6.443      ;
; -3.864 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[30] ; Gra          ; BAout       ; 1.000        ; 2.378      ; 6.438      ;
; -3.819 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[6]  ; Gra          ; BAout       ; 1.000        ; 2.395      ; 6.403      ;
; -3.799 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[14] ; Gra          ; BAout       ; 1.000        ; 2.141      ; 6.111      ;
; -3.798 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[8]  ; Gra          ; BAout       ; 1.000        ; 2.286      ; 6.254      ;
; -3.790 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[20] ; Gra          ; BAout       ; 1.000        ; 2.149      ; 6.108      ;
; -3.780 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[24] ; Gra          ; BAout       ; 1.000        ; 2.271      ; 6.375      ;
; -3.774 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[30] ; Gra          ; BAout       ; 1.000        ; 2.279      ; 6.249      ;
; -3.757 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[23] ; Gra          ; BAout       ; 1.000        ; 2.400      ; 6.381      ;
; -3.750 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[19] ; Gra          ; BAout       ; 1.000        ; 2.393      ; 6.324      ;
; -3.741 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[22] ; Gra          ; BAout       ; 1.000        ; 2.564      ; 6.632      ;
; -3.729 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[6]  ; Gra          ; BAout       ; 1.000        ; 2.296      ; 6.214      ;
; -3.718 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[10] ; Gra          ; BAout       ; 1.000        ; 2.176      ; 6.040      ;
; -3.681 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[12] ; Gra          ; BAout       ; 1.000        ; 2.573      ; 6.577      ;
; -3.678 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[19] ; Gra          ; BAout       ; 1.000        ; 2.294      ; 6.153      ;
; -3.671 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[15] ; Gra          ; BAout       ; 1.000        ; 2.275      ; 6.102      ;
; -3.669 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[22] ; Gra          ; BAout       ; 1.000        ; 2.465      ; 6.461      ;
; -3.660 ; BAout                        ; Bus:bus|q[25] ; BAout        ; BAout       ; 0.500        ; 4.934      ; 8.280      ;
; -3.636 ; BAout                        ; Bus:bus|q[17] ; BAout        ; BAout       ; 0.500        ; 4.948      ; 8.248      ;
; -3.627 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[30] ; Gra          ; BAout       ; 1.000        ; 2.135      ; 5.958      ;
; -3.611 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[7]  ; Gra          ; BAout       ; 1.000        ; 2.324      ; 6.292      ;
; -3.609 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[6]  ; Gra          ; BAout       ; 1.000        ; 2.152      ; 5.950      ;
; -3.594 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[12] ; Gra          ; BAout       ; 1.000        ; 2.474      ; 6.391      ;
; -3.582 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[15] ; Gra          ; BAout       ; 1.000        ; 2.374      ; 6.112      ;
; -3.559 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[5]  ; Gra          ; BAout       ; 1.000        ; 2.151      ; 5.893      ;
; -3.506 ; BAout                        ; Bus:bus|q[28] ; BAout        ; BAout       ; 0.500        ; 4.931      ; 8.126      ;
; -3.497 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[26] ; Gra          ; BAout       ; 1.000        ; 2.514      ; 6.370      ;
; -3.494 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[23] ; Gra          ; BAout       ; 1.000        ; 2.544      ; 6.262      ;
; -3.484 ; BAout                        ; Bus:bus|q[27] ; BAout        ; BAout       ; 0.500        ; 4.939      ; 8.119      ;
; -3.441 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[16] ; Gra          ; BAout       ; 1.000        ; 2.140      ; 5.741      ;
; -3.425 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[26] ; Gra          ; BAout       ; 1.000        ; 2.415      ; 6.199      ;
; -3.419 ; BAout                        ; Bus:bus|q[25] ; BAout        ; BAout       ; 1.000        ; 4.934      ; 8.539      ;
; -3.370 ; BAout                        ; Bus:bus|q[17] ; BAout        ; BAout       ; 1.000        ; 4.948      ; 8.482      ;
; -3.362 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[7]  ; Gra          ; BAout       ; 1.000        ; 2.567      ; 6.286      ;
; -3.348 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[7]  ; Gra          ; BAout       ; 1.000        ; 2.468      ; 6.173      ;
; -3.344 ; BAout                        ; Bus:bus|q[14] ; BAout        ; BAout       ; 0.500        ; 4.939      ; 7.964      ;
; -3.330 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[11] ; Gra          ; BAout       ; 1.000        ; 2.308      ; 5.957      ;
; -3.328 ; register:R2|q[28]            ; Bus:bus|q[28] ; clock        ; BAout       ; 0.500        ; 2.134      ; 5.131      ;
; -3.323 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[23] ; Gra          ; BAout       ; 1.000        ; 2.643      ; 6.190      ;
; -3.313 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[5]  ; Gra          ; BAout       ; 1.000        ; 2.394      ; 5.890      ;
; -3.301 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[29] ; Gra          ; BAout       ; 1.000        ; 2.136      ; 5.747      ;
; -3.296 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[5]  ; Gra          ; BAout       ; 1.000        ; 2.295      ; 5.774      ;
; -3.273 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[9]  ; Gra          ; BAout       ; 1.000        ; 2.181      ; 5.629      ;
; -3.273 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[18] ; Gra          ; BAout       ; 1.000        ; 2.150      ; 5.599      ;
; -3.263 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[11] ; Gra          ; BAout       ; 1.000        ; 2.551      ; 6.133      ;
; -3.260 ; BAout                        ; Bus:bus|q[10] ; BAout        ; BAout       ; 0.500        ; 4.974      ; 7.890      ;
; -3.254 ; reg0:R0|register:R0|q[28]    ; Bus:bus|q[28] ; clock        ; BAout       ; 0.500        ; 2.161      ; 5.084      ;
; -3.249 ; BAout                        ; Bus:bus|q[18] ; BAout        ; BAout       ; 0.500        ; 4.948      ; 7.883      ;
; -3.195 ; register:R3|q[9]             ; Bus:bus|q[9]  ; clock        ; BAout       ; 0.500        ; 2.176      ; 5.036      ;
; -3.195 ; BAout                        ; Bus:bus|q[27] ; BAout        ; BAout       ; 1.000        ; 4.939      ; 8.330      ;
; -3.193 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[26] ; Gra          ; BAout       ; 1.000        ; 2.271      ; 5.823      ;
; -3.191 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[9]  ; Gra          ; BAout       ; 1.000        ; 2.424      ; 5.790      ;
; -3.191 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[11] ; Gra          ; BAout       ; 1.000        ; 2.452      ; 5.962      ;
; -3.173 ; BAout                        ; Bus:bus|q[28] ; BAout        ; BAout       ; 1.000        ; 4.931      ; 8.293      ;
; -3.145 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[4]  ; Gra          ; BAout       ; 1.000        ; 2.535      ; 6.024      ;
; -3.129 ; reg0:R0|register:R0|q[21]    ; Bus:bus|q[21] ; clock        ; BAout       ; 0.500        ; 2.176      ; 4.948      ;
; -3.124 ; reg0:R0|register:R0|q[27]    ; Bus:bus|q[27] ; clock        ; BAout       ; 0.500        ; 2.173      ; 4.973      ;
; -3.119 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[9]  ; Gra          ; BAout       ; 1.000        ; 2.325      ; 5.619      ;
; -3.094 ; BAout                        ; Bus:bus|q[24] ; BAout        ; BAout       ; 0.500        ; 5.069      ; 7.997      ;
; -3.080 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[13] ; Gra          ; BAout       ; 1.000        ; 2.178      ; 5.580      ;
; -3.066 ; register:R3|q[17]            ; Bus:bus|q[17] ; clock        ; BAout       ; 0.500        ; 2.528      ; 5.238      ;
; -3.064 ; BAout                        ; Bus:bus|q[14] ; BAout        ; BAout       ; 1.000        ; 4.939      ; 8.184      ;
; -3.063 ; BAout                        ; Bus:bus|q[16] ; BAout        ; BAout       ; 0.500        ; 4.938      ; 7.671      ;
; -3.059 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[8]  ; Gra          ; BAout       ; 1.000        ; 2.142      ; 5.371      ;
; -3.055 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[4]  ; Gra          ; BAout       ; 1.000        ; 2.436      ; 5.835      ;
; -3.054 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[13] ; Gra          ; BAout       ; 1.000        ; 2.421      ; 5.797      ;
; -3.047 ; BAout                        ; Bus:bus|q[20] ; BAout        ; BAout       ; 0.500        ; 4.947      ; 7.673      ;
; -3.038 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[29] ; Gra          ; BAout       ; 1.000        ; 2.280      ; 5.628      ;
; -3.035 ; register:R3|q[27]            ; Bus:bus|q[27] ; clock        ; BAout       ; 0.500        ; 2.510      ; 5.221      ;
; -3.034 ; register:R2|q[10]            ; Bus:bus|q[10] ; clock        ; BAout       ; 0.500        ; 2.158      ; 4.828      ;
; -3.030 ; BAout                        ; Bus:bus|q[21] ; BAout        ; BAout       ; 0.500        ; 4.936      ; 7.629      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Gra'                                                                                              ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.569 ; register:IR|q[21] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; 0.500        ; 0.049      ; 1.916      ;
; -2.220 ; register:IR|q[17] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; 0.500        ; 0.049      ; 1.567      ;
; -2.074 ; register:IR|q[22] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; 0.500        ; 0.148      ; 1.646      ;
; -2.050 ; register:IR|q[19] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; 0.500        ; 0.133      ; 1.775      ;
; -2.027 ; register:IR|q[18] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; 0.500        ; 0.148      ; 1.599      ;
; -2.004 ; register:IR|q[15] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; 0.500        ; 0.133      ; 1.729      ;
; -1.912 ; register:IR|q[25] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; 0.500        ; 0.049      ; 1.259      ;
; -1.837 ; register:IR|q[20] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; 0.500        ; 0.285      ; 1.804      ;
; -1.791 ; register:IR|q[16] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; 0.500        ; 0.285      ; 1.758      ;
; -1.721 ; register:IR|q[26] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; 0.500        ; 0.148      ; 1.293      ;
; -1.397 ; register:IR|q[23] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; 0.500        ; 0.133      ; 1.122      ;
; -1.352 ; register:IR|q[24] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; 0.500        ; 0.285      ; 1.319      ;
; -1.103 ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; 0.500        ; 2.587      ; 3.312      ;
; -1.072 ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; 0.500        ; 2.480      ; 2.880      ;
; -1.053 ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; 0.500        ; 2.579      ; 3.086      ;
; -0.910 ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; 0.500        ; 2.716      ; 3.338      ;
; -0.692 ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; 1.000        ; 2.480      ; 3.000      ;
; -0.684 ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; 1.000        ; 2.587      ; 3.393      ;
; -0.682 ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; 1.000        ; 2.579      ; 3.215      ;
; -0.518 ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; 1.000        ; 2.716      ; 3.446      ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RAMenable'                                                                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[17]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[16]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[15]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[14]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[13]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[12]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[11]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[10]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[9]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[8]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[7]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[6]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[5]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[4]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[3]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[2]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[1]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[0]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.810 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[31]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.650      ;
; -1.810 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[30]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.650      ;
; -1.810 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[29]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.650      ;
; -1.810 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[28]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.650      ;
; -1.810 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[27]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.650      ;
; -1.810 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[26]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.650      ;
; -1.810 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[25]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.650      ;
; -1.810 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[24]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.650      ;
; -1.810 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[23]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.650      ;
; -1.810 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[22]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.650      ;
; -1.810 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[21]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.650      ;
; -1.810 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[20]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.650      ;
; -1.810 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[19]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.650      ;
; -1.810 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[18]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.650      ;
; -0.128 ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.215      ; 1.351      ;
; -0.097 ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.215      ; 1.320      ;
; -0.079 ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.212      ; 1.299      ;
; -0.076 ; MDR:MDR|Q[2]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.220      ; 1.304      ;
; -0.042 ; MDR:MDR|Q[15]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.220      ; 1.270      ;
; -0.024 ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.216      ; 1.248      ;
; -0.023 ; MDR:MDR|Q[11]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.220      ; 1.251      ;
; -0.020 ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.216      ; 1.244      ;
; -0.019 ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.215      ; 1.242      ;
; 0.012  ; MDR:MDR|Q[6]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.217      ; 1.213      ;
; 0.021  ; MDR:MDR|Q[24]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.221      ; 1.208      ;
; 0.022  ; MDR:MDR|Q[29]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.221      ; 1.207      ;
; 0.026  ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.216      ; 1.198      ;
; 0.027  ; MDR:MDR|Q[20]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.219      ; 1.200      ;
; 0.031  ; MDR:MDR|Q[0]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.217      ; 1.194      ;
; 0.039  ; MDR:MDR|Q[23]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.219      ; 1.188      ;
; 0.046  ; MDR:MDR|Q[9]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.217      ; 1.179      ;
; 0.047  ; MDR:MDR|Q[30]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.221      ; 1.182      ;
; 0.054  ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.216      ; 1.170      ;
; 0.054  ; MDR:MDR|Q[28]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.221      ; 1.175      ;
; 0.055  ; MDR:MDR|Q[5]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.220      ; 1.173      ;
; 0.061  ; MDR:MDR|Q[8]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.220      ; 1.167      ;
; 0.063  ; MDR:MDR|Q[22]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.219      ; 1.164      ;
; 0.067  ; MDR:MDR|Q[17]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.220      ; 1.161      ;
; 0.069  ; MDR:MDR|Q[3]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.217      ; 1.156      ;
; 0.070  ; MDR:MDR|Q[1]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.220      ; 1.158      ;
; 0.072  ; MDR:MDR|Q[4]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.220      ; 1.156      ;
; 0.072  ; MDR:MDR|Q[13]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.220      ; 1.156      ;
; 0.072  ; MDR:MDR|Q[16]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.220      ; 1.156      ;
; 0.072  ; MDR:MDR|Q[31]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.219      ; 1.155      ;
; 0.091  ; MDR:MDR|Q[7]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.217      ; 1.134      ;
; 0.094  ; MDR:MDR|Q[18]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.219      ; 1.133      ;
; 0.197  ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.213      ; 1.024      ;
; 0.202  ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.210      ; 1.016      ;
; 0.215  ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.216      ; 1.009      ;
; 0.219  ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.213      ; 1.002      ;
; 0.229  ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.218      ; 0.997      ;
; 0.240  ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.213      ; 0.981      ;
; 0.246  ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.218      ; 0.980      ;
; 0.253  ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.214      ; 0.969      ;
; 0.258  ; MDR:MDR|Q[27]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.223      ; 0.973      ;
; 0.261  ; MDR:MDR|Q[25]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.222      ; 0.969      ;
; 0.269  ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.218      ; 0.957      ;
; 0.270  ; MDR:MDR|Q[10]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.222      ; 0.960      ;
; 0.273  ; MDR:MDR|Q[12]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.222      ; 0.957      ;
; 0.274  ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.218      ; 0.952      ;
; 0.281  ; MDR:MDR|Q[21]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.223      ; 0.950      ;
; 0.281  ; MDR:MDR|Q[26]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.219      ; 0.946      ;
; 0.282  ; MDR:MDR|Q[14]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.222      ; 0.948      ;
; 0.285  ; MDR:MDR|Q[19]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.222      ; 0.945      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'BAout'                                                                                          ;
+--------+------------------------------+---------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+---------------+-------------+--------------+------------+------------+
; -0.445 ; BAout                        ; Bus:bus|q[3]  ; BAout         ; BAout       ; 0.000        ; 5.269      ; 4.824      ;
; -0.166 ; RAM:RAM|q[1]                 ; Bus:bus|q[1]  ; RAMenable     ; BAout       ; -0.500       ; 2.791      ; 2.165      ;
; -0.126 ; BAout                        ; Bus:bus|q[3]  ; BAout         ; BAout       ; -0.500       ; 5.269      ; 4.663      ;
; -0.064 ; RAM:RAM|q[3]                 ; Bus:bus|q[3]  ; RAMenable     ; BAout       ; -0.500       ; 2.648      ; 2.124      ;
; 0.040  ; RAM:RAM|q[0]                 ; Bus:bus|q[0]  ; RAMenable     ; BAout       ; -0.500       ; 2.515      ; 2.095      ;
; 0.044  ; BAout                        ; Bus:bus|q[1]  ; BAout         ; BAout       ; 0.000        ; 5.412      ; 5.456      ;
; 0.106  ; register:R3|q[0]             ; Bus:bus|q[0]  ; clock         ; BAout       ; -0.500       ; 2.455      ; 2.101      ;
; 0.135  ; BAout                        ; Bus:bus|q[2]  ; BAout         ; BAout       ; 0.000        ; 5.410      ; 5.545      ;
; 0.153  ; ALU:alu|C[33]                ; Bus:bus|q[1]  ; aluControl[0] ; BAout       ; 0.000        ; 1.101      ; 1.294      ;
; 0.157  ; RAM:RAM|q[31]                ; Bus:bus|q[31] ; RAMenable     ; BAout       ; -0.500       ; 2.493      ; 2.190      ;
; 0.178  ; RAM:RAM|q[2]                 ; Bus:bus|q[2]  ; RAMenable     ; BAout       ; -0.500       ; 2.789      ; 2.507      ;
; 0.216  ; BAout                        ; Bus:bus|q[31] ; BAout         ; BAout       ; 0.000        ; 5.112      ; 5.328      ;
; 0.227  ; ALU:alu|C[35]                ; Bus:bus|q[3]  ; aluControl[0] ; BAout       ; 0.000        ; 0.958      ; 1.225      ;
; 0.255  ; BAout                        ; Bus:bus|q[0]  ; BAout         ; BAout       ; 0.000        ; 5.136      ; 5.391      ;
; 0.266  ; ALU:alu|C[26]                ; Bus:bus|q[26] ; aluControl[0] ; BAout       ; 0.000        ; 1.488      ; 1.794      ;
; 0.297  ; ALU:alu|C[12]                ; Bus:bus|q[12] ; aluControl[0] ; BAout       ; 0.000        ; 1.530      ; 1.867      ;
; 0.304  ; RAM:RAM|q[23]                ; Bus:bus|q[23] ; RAMenable     ; BAout       ; -0.500       ; 2.795      ; 2.639      ;
; 0.309  ; ALU:alu|C[23]                ; Bus:bus|q[23] ; aluControl[0] ; BAout       ; 0.000        ; 1.648      ; 1.997      ;
; 0.314  ; register:R1|q[1]             ; Bus:bus|q[1]  ; clock         ; BAout       ; -0.500       ; 3.065      ; 2.919      ;
; 0.333  ; BAout                        ; Bus:bus|q[29] ; BAout         ; BAout       ; 0.000        ; 5.112      ; 5.445      ;
; 0.335  ; pc:PC|q[3]                   ; Bus:bus|q[3]  ; clock         ; BAout       ; -0.500       ; 2.934      ; 2.809      ;
; 0.336  ; register:R2|q[1]             ; Bus:bus|q[1]  ; clock         ; BAout       ; -0.500       ; 3.076      ; 2.952      ;
; 0.344  ; pc:PC|q[22]                  ; Bus:bus|q[22] ; clock         ; BAout       ; -0.500       ; 2.979      ; 2.863      ;
; 0.395  ; ALU:alu|C[24]                ; Bus:bus|q[24] ; aluControl[0] ; BAout       ; 0.000        ; 1.477      ; 1.912      ;
; 0.404  ; ALU:alu|C[55]                ; Bus:bus|q[23] ; aluControl[0] ; BAout       ; 0.000        ; 1.116      ; 1.560      ;
; 0.406  ; BAout                        ; Bus:bus|q[1]  ; BAout         ; BAout       ; -0.500       ; 5.412      ; 5.338      ;
; 0.412  ; BAout                        ; Bus:bus|q[2]  ; BAout         ; BAout       ; -0.500       ; 5.410      ; 5.342      ;
; 0.443  ; ALU:alu|C[7]                 ; Bus:bus|q[7]  ; aluControl[0] ; BAout       ; 0.000        ; 1.530      ; 2.013      ;
; 0.445  ; register:R1|q[3]             ; Bus:bus|q[3]  ; clock         ; BAout       ; -0.500       ; 2.922      ; 2.907      ;
; 0.448  ; pc:PC|q[2]                   ; Bus:bus|q[2]  ; clock         ; BAout       ; -0.500       ; 3.075      ; 3.063      ;
; 0.451  ; RAM:RAM|q[22]                ; Bus:bus|q[22] ; RAMenable     ; BAout       ; -0.500       ; 2.686      ; 2.677      ;
; 0.460  ; RAM:RAM|q[4]                 ; Bus:bus|q[4]  ; RAMenable     ; BAout       ; -0.500       ; 2.653      ; 2.653      ;
; 0.461  ; ALU:alu|C[29]                ; Bus:bus|q[29] ; aluControl[0] ; BAout       ; 0.000        ; 1.220      ; 1.721      ;
; 0.464  ; ALU:alu|C[16]                ; Bus:bus|q[16] ; aluControl[0] ; BAout       ; 0.000        ; 1.208      ; 1.712      ;
; 0.471  ; pc:PC|q[1]                   ; Bus:bus|q[1]  ; clock         ; BAout       ; -0.500       ; 3.077      ; 3.088      ;
; 0.477  ; BAout                        ; Bus:bus|q[19] ; BAout         ; BAout       ; 0.000        ; 5.127      ; 5.604      ;
; 0.500  ; ALU:alu|C[10]                ; Bus:bus|q[10] ; aluControl[0] ; BAout       ; 0.000        ; 1.368      ; 1.908      ;
; 0.515  ; register:R2|q[3]             ; Bus:bus|q[3]  ; clock         ; BAout       ; -0.500       ; 2.899      ; 2.954      ;
; 0.518  ; ALU:alu|C[43]                ; Bus:bus|q[11] ; aluControl[0] ; BAout       ; 0.000        ; 0.971      ; 1.529      ;
; 0.527  ; reg0:R0|register:R0|q[3]     ; Bus:bus|q[3]  ; clock         ; BAout       ; -0.500       ; 2.922      ; 2.989      ;
; 0.529  ; register:R3|q[3]             ; Bus:bus|q[3]  ; clock         ; BAout       ; -0.500       ; 2.899      ; 2.968      ;
; 0.537  ; pc:PC|q[4]                   ; Bus:bus|q[4]  ; clock         ; BAout       ; -0.500       ; 2.939      ; 3.016      ;
; 0.537  ; BAout                        ; Bus:bus|q[31] ; BAout         ; BAout       ; -0.500       ; 5.112      ; 5.169      ;
; 0.540  ; register:R3|q[1]             ; Bus:bus|q[1]  ; clock         ; BAout       ; -0.500       ; 3.076      ; 3.156      ;
; 0.544  ; RAM:RAM|q[7]                 ; Bus:bus|q[7]  ; RAMenable     ; BAout       ; -0.500       ; 2.687      ; 2.771      ;
; 0.544  ; ALU:alu|C[44]                ; Bus:bus|q[12] ; aluControl[0] ; BAout       ; 0.000        ; 0.994      ; 1.578      ;
; 0.552  ; RAM:RAM|q[29]                ; Bus:bus|q[29] ; RAMenable     ; BAout       ; -0.500       ; 2.493      ; 2.585      ;
; 0.555  ; ALU:alu|C[15]                ; Bus:bus|q[15] ; aluControl[0] ; BAout       ; 0.000        ; 1.351      ; 1.946      ;
; 0.560  ; ALU:alu|C[19]                ; Bus:bus|q[19] ; aluControl[0] ; BAout       ; 0.000        ; 1.340      ; 1.940      ;
; 0.569  ; BAout                        ; Bus:bus|q[0]  ; BAout         ; BAout       ; -0.500       ; 5.136      ; 5.225      ;
; 0.573  ; register:R3|q[2]             ; Bus:bus|q[2]  ; clock         ; BAout       ; -0.500       ; 2.745      ; 2.858      ;
; 0.575  ; RAM:RAM|q[11]                ; Bus:bus|q[11] ; RAMenable     ; BAout       ; -0.500       ; 2.670      ; 2.785      ;
; 0.593  ; RAM:RAM|q[8]                 ; Bus:bus|q[8]  ; RAMenable     ; BAout       ; -0.500       ; 2.497      ; 2.630      ;
; 0.610  ; ALU:alu|C[13]                ; Bus:bus|q[13] ; aluControl[0] ; BAout       ; 0.000        ; 1.211      ; 1.861      ;
; 0.611  ; reg0:R0|register:R0|q[0]     ; Bus:bus|q[0]  ; clock         ; BAout       ; -0.500       ; 2.433      ; 2.584      ;
; 0.613  ; pc:PC|q[29]                  ; Bus:bus|q[29] ; clock         ; BAout       ; -0.500       ; 2.786      ; 2.939      ;
; 0.616  ; ALU:alu|C[32]                ; Bus:bus|q[0]  ; aluControl[0] ; BAout       ; 0.000        ; 0.816      ; 1.472      ;
; 0.616  ; ALU:alu|C[1]                 ; Bus:bus|q[1]  ; aluControl[0] ; BAout       ; 0.000        ; 1.633      ; 2.289      ;
; 0.616  ; ALU:alu|C[0]                 ; Bus:bus|q[0]  ; aluControl[0] ; BAout       ; 0.000        ; 1.348      ; 2.004      ;
; 0.617  ; ALU:alu|C[31]                ; Bus:bus|q[31] ; aluControl[0] ; BAout       ; 0.000        ; 1.345      ; 2.002      ;
; 0.619  ; pc:PC|q[23]                  ; Bus:bus|q[23] ; clock         ; BAout       ; -0.500       ; 3.088      ; 3.247      ;
; 0.627  ; RAM:RAM|q[10]                ; Bus:bus|q[10] ; RAMenable     ; BAout       ; -0.500       ; 2.533      ; 2.700      ;
; 0.632  ; BAout                        ; Bus:bus|q[22] ; BAout         ; BAout       ; 0.000        ; 5.305      ; 5.937      ;
; 0.638  ; ALU:alu|C[11]                ; Bus:bus|q[11] ; aluControl[0] ; BAout       ; 0.000        ; 1.349      ; 2.027      ;
; 0.641  ; RAM:RAM|q[24]                ; Bus:bus|q[24] ; RAMenable     ; BAout       ; -0.500       ; 2.634      ; 2.815      ;
; 0.642  ; ALU:alu|C[20]                ; Bus:bus|q[20] ; aluControl[0] ; BAout       ; 0.000        ; 1.342      ; 2.024      ;
; 0.642  ; ALU:alu|C[14]                ; Bus:bus|q[14] ; aluControl[0] ; BAout       ; 0.000        ; 1.338      ; 2.020      ;
; 0.644  ; RAM:RAM|q[9]                 ; Bus:bus|q[9]  ; RAMenable     ; BAout       ; -0.500       ; 2.538      ; 2.722      ;
; 0.646  ; register:R2|q[2]             ; Bus:bus|q[2]  ; clock         ; BAout       ; -0.500       ; 3.079      ; 3.265      ;
; 0.647  ; BAout                        ; Bus:bus|q[4]  ; BAout         ; BAout       ; 0.000        ; 5.274      ; 5.921      ;
; 0.648  ; pc:PC|q[26]                  ; Bus:bus|q[26] ; clock         ; BAout       ; -0.500       ; 2.926      ; 3.114      ;
; 0.648  ; ALU:alu|C[39]                ; Bus:bus|q[7]  ; aluControl[0] ; BAout       ; 0.000        ; 1.007      ; 1.695      ;
; 0.659  ; ALU:alu|C[46]                ; Bus:bus|q[14] ; aluControl[0] ; BAout       ; 0.000        ; 0.818      ; 1.517      ;
; 0.660  ; ALU:alu|C[9]                 ; Bus:bus|q[9]  ; aluControl[0] ; BAout       ; 0.000        ; 1.213      ; 1.913      ;
; 0.663  ; RAM:RAM|q[12]                ; Bus:bus|q[12] ; RAMenable     ; BAout       ; -0.500       ; 2.693      ; 2.896      ;
; 0.663  ; ALU:alu|C[36]                ; Bus:bus|q[4]  ; aluControl[0] ; BAout       ; 0.000        ; 0.809      ; 1.512      ;
; 0.668  ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[3]  ; Gra           ; BAout       ; 0.000        ; 2.690      ; 3.388      ;
; 0.669  ; ALU:alu|C[45]                ; Bus:bus|q[13] ; aluControl[0] ; BAout       ; 0.000        ; 0.836      ; 1.545      ;
; 0.673  ; ALU:alu|C[22]                ; Bus:bus|q[22] ; aluControl[0] ; BAout       ; 0.000        ; 1.539      ; 2.252      ;
; 0.684  ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[3]  ; Gra           ; BAout       ; 0.000        ; 2.789      ; 3.503      ;
; 0.687  ; ALU:alu|C[37]                ; Bus:bus|q[5]  ; aluControl[0] ; BAout       ; 0.000        ; 0.817      ; 1.544      ;
; 0.691  ; ALU:alu|C[48]                ; Bus:bus|q[16] ; aluControl[0] ; BAout       ; 0.000        ; 0.805      ; 1.536      ;
; 0.692  ; reg0:R0|register:R0|q[1]     ; Bus:bus|q[1]  ; clock         ; BAout       ; -0.500       ; 3.065      ; 3.297      ;
; 0.703  ; ALU:alu|C[61]                ; Bus:bus|q[29] ; aluControl[0] ; BAout       ; 0.000        ; 0.660      ; 1.403      ;
; 0.707  ; RAM:RAM|q[26]                ; Bus:bus|q[26] ; RAMenable     ; BAout       ; -0.500       ; 2.633      ; 2.880      ;
; 0.723  ; RAM:RAM|q[13]                ; Bus:bus|q[13] ; RAMenable     ; BAout       ; -0.500       ; 2.535      ; 2.798      ;
; 0.731  ; pc:PC|q[19]                  ; Bus:bus|q[19] ; clock         ; BAout       ; -0.500       ; 2.801      ; 3.072      ;
; 0.735  ; RAM:RAM|q[5]                 ; Bus:bus|q[5]  ; RAMenable     ; BAout       ; -0.500       ; 2.507      ; 2.782      ;
; 0.738  ; ALU:alu|C[58]                ; Bus:bus|q[26] ; aluControl[0] ; BAout       ; 0.000        ; 0.954      ; 1.732      ;
; 0.750  ; ALU:alu|C[49]                ; Bus:bus|q[17] ; aluControl[0] ; BAout       ; 0.000        ; 0.807      ; 1.597      ;
; 0.754  ; pc:PC|q[5]                   ; Bus:bus|q[5]  ; clock         ; BAout       ; -0.500       ; 2.793      ; 3.087      ;
; 0.756  ; RAM:RAM|q[16]                ; Bus:bus|q[16] ; RAMenable     ; BAout       ; -0.500       ; 2.495      ; 2.791      ;
; 0.767  ; RAM:RAM|q[21]                ; Bus:bus|q[21] ; RAMenable     ; BAout       ; -0.500       ; 2.495      ; 2.802      ;
; 0.775  ; BAout                        ; Bus:bus|q[19] ; BAout         ; BAout       ; -0.500       ; 5.127      ; 5.422      ;
; 0.776  ; register:R1|q[31]            ; Bus:bus|q[31] ; clock         ; BAout       ; -0.500       ; 2.780      ; 3.096      ;
; 0.779  ; RAM:RAM|q[18]                ; Bus:bus|q[18] ; RAMenable     ; BAout       ; -0.500       ; 2.508      ; 2.827      ;
; 0.781  ; RAM:RAM|q[17]                ; Bus:bus|q[17] ; RAMenable     ; BAout       ; -0.500       ; 2.506      ; 2.827      ;
; 0.782  ; ALU:alu|C[25]                ; Bus:bus|q[25] ; aluControl[0] ; BAout       ; 0.000        ; 1.217      ; 2.039      ;
; 0.785  ; ALU:alu|C[34]                ; Bus:bus|q[2]  ; aluControl[0] ; BAout       ; 0.000        ; 0.964      ; 1.789      ;
; 0.787  ; pc:PC|q[7]                   ; Bus:bus|q[7]  ; clock         ; BAout       ; -0.500       ; 2.973      ; 3.300      ;
+--------+------------------------------+---------------+---------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Gra'                                                                                              ;
+-------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.016 ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; 0.000        ; 2.664      ; 2.680      ;
; 0.228 ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; 0.000        ; 2.654      ; 2.882      ;
; 0.295 ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; 0.000        ; 2.555      ; 2.850      ;
; 0.332 ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; -0.500       ; 2.664      ; 2.496      ;
; 0.388 ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; 0.000        ; 2.798      ; 3.186      ;
; 0.592 ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; -0.500       ; 2.654      ; 2.746      ;
; 0.664 ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; -0.500       ; 2.555      ; 2.719      ;
; 0.714 ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; -0.500       ; 2.798      ; 3.012      ;
; 1.163 ; register:IR|q[23] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; -0.500       ; 0.295      ; 0.988      ;
; 1.268 ; register:IR|q[24] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; -0.500       ; 0.451      ; 1.249      ;
; 1.380 ; register:IR|q[26] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; -0.500       ; 0.307      ; 1.217      ;
; 1.451 ; register:IR|q[25] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; -0.500       ; 0.208      ; 1.189      ;
; 1.629 ; register:IR|q[15] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; -0.500       ; 0.295      ; 1.454      ;
; 1.642 ; register:IR|q[19] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; -0.500       ; 0.295      ; 1.467      ;
; 1.670 ; register:IR|q[18] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; -0.500       ; 0.307      ; 1.507      ;
; 1.683 ; register:IR|q[22] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; -0.500       ; 0.307      ; 1.520      ;
; 1.693 ; register:IR|q[16] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; -0.500       ; 0.451      ; 1.674      ;
; 1.705 ; register:IR|q[20] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; -0.500       ; 0.451      ; 1.686      ;
; 1.742 ; register:IR|q[17] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; -0.500       ; 0.208      ; 1.480      ;
; 1.970 ; register:IR|q[21] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; -0.500       ; 0.208      ; 1.708      ;
+-------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RAMenable'                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.251 ; MDR:MDR|Q[19]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.388      ; 0.866      ;
; 0.251 ; MDR:MDR|Q[26]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.385      ; 0.863      ;
; 0.252 ; MDR:MDR|Q[21]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.389      ; 0.868      ;
; 0.253 ; MDR:MDR|Q[14]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.388      ; 0.868      ;
; 0.257 ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.385      ; 0.869      ;
; 0.263 ; MDR:MDR|Q[10]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.388      ; 0.878      ;
; 0.263 ; MDR:MDR|Q[12]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.388      ; 0.878      ;
; 0.265 ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.385      ; 0.877      ;
; 0.272 ; MDR:MDR|Q[25]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.388      ; 0.887      ;
; 0.274 ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.385      ; 0.886      ;
; 0.278 ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.381      ; 0.886      ;
; 0.282 ; MDR:MDR|Q[27]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.389      ; 0.898      ;
; 0.284 ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.380      ; 0.891      ;
; 0.293 ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.385      ; 0.905      ;
; 0.302 ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.380      ; 0.909      ;
; 0.304 ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.383      ; 0.914      ;
; 0.318 ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.380      ; 0.925      ;
; 0.325 ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.378      ; 0.930      ;
; 0.449 ; MDR:MDR|Q[18]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.385      ; 1.061      ;
; 0.450 ; MDR:MDR|Q[7]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.384      ; 1.061      ;
; 0.456 ; MDR:MDR|Q[4]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.386      ; 1.069      ;
; 0.457 ; MDR:MDR|Q[13]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.386      ; 1.070      ;
; 0.459 ; MDR:MDR|Q[16]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.386      ; 1.072      ;
; 0.459 ; MDR:MDR|Q[31]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.385      ; 1.071      ;
; 0.460 ; MDR:MDR|Q[1]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.386      ; 1.073      ;
; 0.460 ; MDR:MDR|Q[17]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.386      ; 1.073      ;
; 0.466 ; MDR:MDR|Q[8]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.386      ; 1.079      ;
; 0.466 ; MDR:MDR|Q[22]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.385      ; 1.078      ;
; 0.469 ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.383      ; 1.079      ;
; 0.471 ; MDR:MDR|Q[5]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.386      ; 1.084      ;
; 0.473 ; MDR:MDR|Q[28]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.387      ; 1.087      ;
; 0.478 ; MDR:MDR|Q[3]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.384      ; 1.089      ;
; 0.484 ; MDR:MDR|Q[30]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.387      ; 1.098      ;
; 0.491 ; MDR:MDR|Q[0]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.384      ; 1.102      ;
; 0.491 ; MDR:MDR|Q[20]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.385      ; 1.103      ;
; 0.493 ; MDR:MDR|Q[23]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.385      ; 1.105      ;
; 0.494 ; MDR:MDR|Q[9]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.384      ; 1.105      ;
; 0.494 ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.383      ; 1.104      ;
; 0.503 ; MDR:MDR|Q[29]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.387      ; 1.117      ;
; 0.504 ; MDR:MDR|Q[24]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.387      ; 1.118      ;
; 0.514 ; MDR:MDR|Q[6]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.384      ; 1.125      ;
; 0.522 ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.383      ; 1.132      ;
; 0.532 ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.382      ; 1.141      ;
; 0.545 ; MDR:MDR|Q[11]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.386      ; 1.158      ;
; 0.550 ; MDR:MDR|Q[15]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.386      ; 1.163      ;
; 0.551 ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.383      ; 1.161      ;
; 0.582 ; MDR:MDR|Q[2]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.386      ; 1.195      ;
; 0.589 ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.382      ; 1.198      ;
; 0.601 ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.380      ; 1.208      ;
; 0.654 ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.382      ; 1.263      ;
; 2.264 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[31]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.090      ; 2.553      ;
; 2.264 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[30]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.090      ; 2.553      ;
; 2.264 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[29]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.090      ; 2.553      ;
; 2.264 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[28]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.090      ; 2.553      ;
; 2.264 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[27]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.090      ; 2.553      ;
; 2.264 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[26]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.090      ; 2.553      ;
; 2.264 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[25]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.090      ; 2.553      ;
; 2.264 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[24]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.090      ; 2.553      ;
; 2.264 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[23]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.090      ; 2.553      ;
; 2.264 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[22]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.090      ; 2.553      ;
; 2.264 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[21]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.090      ; 2.553      ;
; 2.264 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[20]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.090      ; 2.553      ;
; 2.264 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[19]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.090      ; 2.553      ;
; 2.264 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[18]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.090      ; 2.553      ;
; 2.265 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[17]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.089      ; 2.553      ;
; 2.265 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[16]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.089      ; 2.553      ;
; 2.265 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[15]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.089      ; 2.553      ;
; 2.265 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[14]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.089      ; 2.553      ;
; 2.265 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[13]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.089      ; 2.553      ;
; 2.265 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[12]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.089      ; 2.553      ;
; 2.265 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[11]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.089      ; 2.553      ;
; 2.265 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[10]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.089      ; 2.553      ;
; 2.265 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[9]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.089      ; 2.553      ;
; 2.265 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[8]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.089      ; 2.553      ;
; 2.265 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[7]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.089      ; 2.553      ;
; 2.265 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[6]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.089      ; 2.553      ;
; 2.265 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[5]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.089      ; 2.553      ;
; 2.265 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[4]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.089      ; 2.553      ;
; 2.265 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[3]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.089      ; 2.553      ;
; 2.265 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[2]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.089      ; 2.553      ;
; 2.265 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[1]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.089      ; 2.553      ;
; 2.265 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[0]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.089      ; 2.553      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'aluControl[0]'                                                                    ;
+-------+---------------+---------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+---------------+---------------+--------------+------------+------------+
; 0.341 ; aluControl[0] ; ALU:alu|C[54] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.446      ; 4.787      ;
; 0.385 ; aluControl[0] ; ALU:alu|C[35] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.460      ; 4.845      ;
; 0.415 ; aluControl[0] ; ALU:alu|C[34] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.600      ; 5.015      ;
; 0.420 ; aluControl[0] ; ALU:alu|C[41] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.757      ; 5.177      ;
; 0.451 ; aluControl[0] ; ALU:alu|C[47] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.602      ; 5.053      ;
; 0.475 ; aluControl[0] ; ALU:alu|C[40] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.665      ; 5.140      ;
; 0.496 ; aluControl[0] ; ALU:alu|C[2]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.049      ; 4.545      ;
; 0.507 ; aluControl[0] ; ALU:alu|C[52] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.631      ; 5.138      ;
; 0.514 ; aluControl[0] ; ALU:alu|C[9]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.080      ; 4.594      ;
; 0.516 ; aluControl[0] ; ALU:alu|C[36] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.620      ; 5.136      ;
; 0.526 ; aluControl[0] ; ALU:alu|C[53] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.622      ; 5.148      ;
; 0.559 ; aluControl[0] ; ALU:alu|C[33] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.460      ; 5.019      ;
; 0.574 ; aluControl[0] ; ALU:alu|C[48] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.460      ; 5.034      ;
; 0.592 ; aluControl[0] ; ALU:alu|C[23] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.892      ; 4.484      ;
; 0.603 ; aluControl[0] ; ALU:alu|C[16] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.040      ; 4.643      ;
; 0.606 ; aluControl[0] ; ALU:alu|C[39] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.449      ; 5.055      ;
; 0.620 ; aluControl[0] ; ALU:alu|C[54] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.446      ; 4.586      ;
; 0.621 ; aluControl[0] ; ALU:alu|C[37] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.459      ; 5.080      ;
; 0.652 ; aluControl[0] ; ALU:alu|C[56] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.622      ; 5.274      ;
; 0.659 ; aluControl[0] ; ALU:alu|C[11] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.075      ; 4.734      ;
; 0.660 ; aluControl[0] ; ALU:alu|C[46] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.448      ; 5.108      ;
; 0.681 ; aluControl[0] ; ALU:alu|C[35] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.460      ; 4.661      ;
; 0.696 ; aluControl[0] ; ALU:alu|C[2]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.049      ; 4.265      ;
; 0.698 ; aluControl[0] ; ALU:alu|C[45] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.469      ; 5.167      ;
; 0.699 ; aluControl[0] ; ALU:alu|C[34] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.600      ; 4.819      ;
; 0.699 ; aluControl[0] ; ALU:alu|C[55] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.446      ; 5.145      ;
; 0.709 ; aluControl[0] ; ALU:alu|C[41] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.757      ; 4.986      ;
; 0.710 ; aluControl[0] ; ALU:alu|C[63] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.591      ; 5.301      ;
; 0.720 ; aluControl[0] ; ALU:alu|C[47] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.602      ; 4.842      ;
; 0.720 ; aluControl[0] ; ALU:alu|C[61] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.607      ; 5.327      ;
; 0.738 ; aluControl[0] ; ALU:alu|C[30] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.020      ; 4.758      ;
; 0.740 ; aluControl[0] ; ALU:alu|C[42] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.608      ; 5.348      ;
; 0.741 ; aluControl[0] ; ALU:alu|C[51] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.634      ; 5.375      ;
; 0.745 ; aluControl[0] ; ALU:alu|C[38] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.459      ; 5.204      ;
; 0.755 ; aluControl[0] ; ALU:alu|C[28] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.899      ; 4.654      ;
; 0.758 ; aluControl[0] ; ALU:alu|C[27] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.890      ; 4.648      ;
; 0.761 ; aluControl[0] ; ALU:alu|C[18] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.912      ; 4.673      ;
; 0.762 ; aluControl[0] ; ALU:alu|C[10] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.913      ; 4.675      ;
; 0.763 ; aluControl[0] ; ALU:alu|C[49] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.469      ; 5.232      ;
; 0.763 ; aluControl[0] ; ALU:alu|C[21] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.887      ; 4.650      ;
; 0.766 ; aluControl[0] ; ALU:alu|C[20] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.910      ; 4.676      ;
; 0.767 ; aluControl[0] ; ALU:alu|C[32] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.469      ; 5.236      ;
; 0.775 ; aluControl[0] ; ALU:alu|C[7]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.905      ; 4.680      ;
; 0.786 ; aluControl[0] ; ALU:alu|C[1]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.906      ; 4.692      ;
; 0.789 ; aluControl[0] ; ALU:alu|C[9]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.080      ; 4.389      ;
; 0.789 ; aluControl[0] ; ALU:alu|C[43] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.469      ; 5.258      ;
; 0.799 ; aluControl[0] ; ALU:alu|C[3]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.908      ; 4.707      ;
; 0.802 ; aluControl[0] ; ALU:alu|C[52] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.631      ; 4.953      ;
; 0.809 ; aluControl[0] ; ALU:alu|C[53] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.622      ; 4.951      ;
; 0.813 ; aluControl[0] ; ALU:alu|C[50] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.468      ; 5.281      ;
; 0.819 ; aluControl[0] ; ALU:alu|C[23] ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.892      ; 4.231      ;
; 0.821 ; aluControl[0] ; ALU:alu|C[40] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.665      ; 5.006      ;
; 0.822 ; aluControl[0] ; ALU:alu|C[8]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.918      ; 4.740      ;
; 0.828 ; aluControl[0] ; ALU:alu|C[29] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.023      ; 4.851      ;
; 0.830 ; aluControl[0] ; ALU:alu|C[48] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.460      ; 4.810      ;
; 0.830 ; aluControl[0] ; ALU:alu|C[36] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.620      ; 4.970      ;
; 0.841 ; aluControl[0] ; ALU:alu|C[17] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.049      ; 4.890      ;
; 0.857 ; aluControl[0] ; ALU:alu|C[13] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.078      ; 4.935      ;
; 0.858 ; aluControl[0] ; ALU:alu|C[60] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.604      ; 5.462      ;
; 0.868 ; aluControl[0] ; ALU:alu|C[31] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.893      ; 4.761      ;
; 0.869 ; aluControl[0] ; ALU:alu|C[33] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.460      ; 4.849      ;
; 0.870 ; aluControl[0] ; ALU:alu|C[59] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.459      ; 5.329      ;
; 0.872 ; aluControl[0] ; ALU:alu|C[19] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.914      ; 4.786      ;
; 0.881 ; aluControl[0] ; ALU:alu|C[11] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.075      ; 4.476      ;
; 0.886 ; aluControl[0] ; ALU:alu|C[39] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.449      ; 4.855      ;
; 0.898 ; aluControl[0] ; ALU:alu|C[6]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.901      ; 4.799      ;
; 0.899 ; aluControl[0] ; ALU:alu|C[5]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.042      ; 4.941      ;
; 0.901 ; aluControl[0] ; ALU:alu|C[56] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.622      ; 5.043      ;
; 0.905 ; aluControl[0] ; ALU:alu|C[58] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.446      ; 5.351      ;
; 0.908 ; aluControl[0] ; ALU:alu|C[62] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.440      ; 5.348      ;
; 0.921 ; aluControl[0] ; ALU:alu|C[16] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.040      ; 4.481      ;
; 0.930 ; aluControl[0] ; ALU:alu|C[15] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.882      ; 4.812      ;
; 0.931 ; aluControl[0] ; ALU:alu|C[0]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.915      ; 4.846      ;
; 0.958 ; aluControl[0] ; ALU:alu|C[14] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.905      ; 4.863      ;
; 0.964 ; aluControl[0] ; ALU:alu|C[55] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.446      ; 4.930      ;
; 0.975 ; aluControl[0] ; ALU:alu|C[22] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.892      ; 4.867      ;
; 0.977 ; aluControl[0] ; ALU:alu|C[18] ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.912      ; 4.409      ;
; 0.979 ; aluControl[0] ; ALU:alu|C[37] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.459      ; 4.958      ;
; 0.981 ; aluControl[0] ; ALU:alu|C[61] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.607      ; 5.108      ;
; 0.981 ; aluControl[0] ; ALU:alu|C[30] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.020      ; 4.521      ;
; 0.983 ; aluControl[0] ; ALU:alu|C[44] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.469      ; 5.452      ;
; 1.001 ; aluControl[0] ; ALU:alu|C[49] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.469      ; 4.990      ;
; 1.004 ; aluControl[0] ; ALU:alu|C[46] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.448      ; 4.972      ;
; 1.005 ; aluControl[0] ; ALU:alu|C[21] ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.887      ; 4.412      ;
; 1.014 ; aluControl[0] ; ALU:alu|C[4]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.903      ; 4.917      ;
; 1.024 ; aluControl[0] ; ALU:alu|C[63] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.591      ; 5.135      ;
; 1.029 ; aluControl[0] ; ALU:alu|C[42] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.608      ; 5.157      ;
; 1.034 ; aluControl[0] ; ALU:alu|C[28] ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.899      ; 4.453      ;
; 1.049 ; aluControl[0] ; ALU:alu|C[45] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.469      ; 5.038      ;
; 1.050 ; aluControl[0] ; ALU:alu|C[10] ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.913      ; 4.483      ;
; 1.052 ; aluControl[0] ; ALU:alu|C[50] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.468      ; 5.040      ;
; 1.061 ; aluControl[0] ; ALU:alu|C[7]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.905      ; 4.486      ;
; 1.061 ; aluControl[0] ; ALU:alu|C[57] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.443      ; 5.504      ;
; 1.065 ; aluControl[0] ; ALU:alu|C[27] ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.890      ; 4.475      ;
; 1.069 ; aluControl[0] ; ALU:alu|C[1]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.906      ; 4.495      ;
; 1.071 ; aluControl[0] ; ALU:alu|C[25] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.026      ; 5.097      ;
; 1.077 ; aluControl[0] ; ALU:alu|C[51] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.634      ; 5.231      ;
; 1.085 ; aluControl[0] ; ALU:alu|C[3]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.908      ; 4.513      ;
; 1.086 ; aluControl[0] ; ALU:alu|C[29] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.023      ; 4.629      ;
; 1.089 ; aluControl[0] ; ALU:alu|C[38] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.459      ; 5.068      ;
+-------+---------------+---------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                               ;
+-------+-------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; register:MAR|q[7] ; register:MAR|q[7]                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; register:MAR|q[3] ; register:MAR|q[3]                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; register:MAR|q[2] ; register:MAR|q[2]                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; register:MAR|q[1] ; register:MAR|q[1]                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; register:MAR|q[0] ; register:MAR|q[0]                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.569 ; pc:PC|q[3]        ; pc:PC|q[3]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; pc:PC|q[13]       ; pc:PC|q[13]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; pc:PC|q[15]       ; pc:PC|q[15]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.787      ;
; 0.570 ; pc:PC|q[1]        ; pc:PC|q[1]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; pc:PC|q[29]       ; pc:PC|q[29]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; pc:PC|q[11]       ; pc:PC|q[11]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; pc:PC|q[19]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; pc:PC|q[5]        ; pc:PC|q[5]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; pc:PC|q[27]       ; pc:PC|q[27]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; pc:PC|q[21]       ; pc:PC|q[21]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; pc:PC|q[6]        ; pc:PC|q[6]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; pc:PC|q[17]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; pc:PC|q[31]       ; pc:PC|q[31]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; pc:PC|q[7]        ; pc:PC|q[7]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; pc:PC|q[9]        ; pc:PC|q[9]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; pc:PC|q[16]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; pc:PC|q[22]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; pc:PC|q[2]        ; pc:PC|q[2]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; pc:PC|q[25]       ; pc:PC|q[25]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; pc:PC|q[14]       ; pc:PC|q[14]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; pc:PC|q[18]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; pc:PC|q[23]       ; pc:PC|q[23]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; register:MAR|q[4] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.317      ; 1.077      ;
; 0.574 ; pc:PC|q[4]        ; pc:PC|q[4]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; pc:PC|q[10]       ; pc:PC|q[10]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; pc:PC|q[30]       ; pc:PC|q[30]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; pc:PC|q[12]       ; pc:PC|q[12]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; pc:PC|q[8]        ; pc:PC|q[8]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; pc:PC|q[26]       ; pc:PC|q[26]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; pc:PC|q[28]       ; pc:PC|q[28]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; pc:PC|q[20]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; pc:PC|q[24]       ; pc:PC|q[24]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 0.793      ;
; 0.592 ; pc:PC|q[0]        ; pc:PC|q[0]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 0.810      ;
; 0.670 ; register:MAR|q[3] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.317      ; 1.174      ;
; 0.671 ; register:MAR|q[0] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.317      ; 1.175      ;
; 0.703 ; register:MAR|q[5] ; register:MAR|q[5]                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.922      ;
; 0.708 ; register:MAR|q[5] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.314      ; 1.209      ;
; 0.833 ; register:MAR|q[4] ; register:MAR|q[4]                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.052      ;
; 0.839 ; register:MAR|q[8] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.315      ; 1.341      ;
; 0.844 ; pc:PC|q[1]        ; pc:PC|q[2]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 1.062      ;
; 0.844 ; pc:PC|q[13]       ; pc:PC|q[14]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.062      ;
; 0.844 ; pc:PC|q[3]        ; pc:PC|q[4]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 1.062      ;
; 0.845 ; pc:PC|q[5]        ; pc:PC|q[6]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; pc:PC|q[17]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; pc:PC|q[29]       ; pc:PC|q[30]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; pc:PC|q[11]       ; pc:PC|q[12]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; pc:PC|q[19]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; pc:PC|q[21]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; pc:PC|q[9]        ; pc:PC|q[10]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; pc:PC|q[7]        ; pc:PC|q[8]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; pc:PC|q[27]       ; pc:PC|q[28]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.064      ;
; 0.847 ; pc:PC|q[25]       ; pc:PC|q[26]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; pc:PC|q[23]       ; pc:PC|q[24]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.065      ;
; 0.853 ; pc:PC|q[15]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.052      ; 1.062      ;
; 0.856 ; register:MAR|q[2] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.317      ; 1.360      ;
; 0.859 ; pc:PC|q[0]        ; pc:PC|q[1]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 1.077      ;
; 0.859 ; pc:PC|q[16]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.077      ;
; 0.859 ; pc:PC|q[6]        ; pc:PC|q[7]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 1.077      ;
; 0.860 ; pc:PC|q[2]        ; pc:PC|q[3]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; pc:PC|q[14]       ; pc:PC|q[15]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; pc:PC|q[18]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; pc:PC|q[22]       ; pc:PC|q[23]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; register:MAR|q[2] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.320      ; 1.367      ;
; 0.861 ; pc:PC|q[12]       ; pc:PC|q[13]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; pc:PC|q[10]       ; pc:PC|q[11]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; pc:PC|q[4]        ; pc:PC|q[5]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; pc:PC|q[30]       ; pc:PC|q[31]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; pc:PC|q[8]        ; pc:PC|q[9]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; pc:PC|q[0]        ; pc:PC|q[2]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; pc:PC|q[16]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; pc:PC|q[6]        ; pc:PC|q[8]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; pc:PC|q[28]       ; pc:PC|q[29]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; pc:PC|q[26]       ; pc:PC|q[27]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; pc:PC|q[20]       ; pc:PC|q[21]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; pc:PC|q[24]       ; pc:PC|q[25]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; pc:PC|q[2]        ; pc:PC|q[4]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; pc:PC|q[18]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; pc:PC|q[22]       ; pc:PC|q[24]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; pc:PC|q[12]       ; pc:PC|q[14]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; pc:PC|q[4]        ; pc:PC|q[6]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; pc:PC|q[10]       ; pc:PC|q[12]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; pc:PC|q[8]        ; pc:PC|q[10]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.081      ;
; 0.864 ; pc:PC|q[28]       ; pc:PC|q[30]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; pc:PC|q[20]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; pc:PC|q[26]       ; pc:PC|q[28]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; pc:PC|q[24]       ; pc:PC|q[26]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.082      ;
; 0.871 ; pc:PC|q[14]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.052      ; 1.080      ;
; 0.875 ; register:MAR|q[3] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.320      ; 1.382      ;
; 0.891 ; register:MAR|q[6] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.315      ; 1.393      ;
; 0.905 ; register:MAR|q[7] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.320      ; 1.412      ;
; 0.926 ; register:MAR|q[0] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.320      ; 1.433      ;
; 0.951 ; register:MAR|q[8] ; register:MAR|q[8]                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.170      ;
; 0.953 ; register:MAR|q[6] ; register:MAR|q[6]                                                                               ; clock        ; clock       ; 0.000        ; 0.063      ; 1.173      ;
; 0.954 ; pc:PC|q[1]        ; pc:PC|q[3]                                                                                      ; clock        ; clock       ; 0.000        ; 0.061      ; 1.172      ;
; 0.954 ; pc:PC|q[13]       ; pc:PC|q[15]                                                                                     ; clock        ; clock       ; 0.000        ; 0.061      ; 1.172      ;
+-------+-------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[10]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[11]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[12]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[13]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[14]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[15]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[16]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[17]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[18]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[19]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[20]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[21]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[22]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[23]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[24]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[25]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[26]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[27]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[28]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[29]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[30]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[31]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[9]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[10]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[11]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[12]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[13]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[14]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[15]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[16]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[17]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[18]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[19]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[20]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[21]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[22]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[23]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[24]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[25]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[26]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[27]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[28]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[29]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[30]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[31]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[9]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[10]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[11]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[12]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[13]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[14]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[15]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[16]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[17]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[18]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[19]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[20]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[21]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[22]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[23]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[24]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[25]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[26]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[27]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[28]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[29]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[30]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[31]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[7]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[8]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[9]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register:IR|q[15]                                                                               ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RAMenable'                                                                                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAMenable ; Rise       ; RAMenable                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[0]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[10]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[11]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[12]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[13]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[14]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[15]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[16]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[17]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[18]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[19]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[1]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[20]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[21]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[22]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[23]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[24]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[25]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[26]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[27]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[28]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[29]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[2]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[30]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[31]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[3]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[4]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[5]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[6]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[7]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[8]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[9]                                                                                    ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.080  ; 0.310        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 0.080  ; 0.310        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 0.080  ; 0.310        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_we_reg       ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[0]                                                                                    ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[10]                                                                                   ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[11]                                                                                   ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[12]                                                                                   ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[13]                                                                                   ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[14]                                                                                   ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[15]                                                                                   ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[16]                                                                                   ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[17]                                                                                   ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[1]                                                                                    ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[2]                                                                                    ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[3]                                                                                    ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[4]                                                                                    ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[5]                                                                                    ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[6]                                                                                    ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[7]                                                                                    ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[8]                                                                                    ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[9]                                                                                    ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[18]                                                                                   ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[19]                                                                                   ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[20]                                                                                   ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[21]                                                                                   ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[22]                                                                                   ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[23]                                                                                   ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[24]                                                                                   ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[25]                                                                                   ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[26]                                                                                   ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[27]                                                                                   ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[28]                                                                                   ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[29]                                                                                   ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[30]                                                                                   ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[31]                                                                                   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~input|o                                                                               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM|memory_rtl_0|auto_generated|ram_block1a0|clk0                                               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM|memory_rtl_0|auto_generated|ram_block1a18|clk0                                              ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~inputclkctrl|inclk[0]                                                                 ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~inputclkctrl|outclk                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[0]                                                                                    ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[10]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[11]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[12]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[13]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[14]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[15]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[16]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[17]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[18]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[19]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[1]                                                                                    ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[20]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[21]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[22]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[23]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[24]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[25]                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'BAout'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BAout ; Rise       ; BAout                         ;
; 0.211  ; 0.211        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[23]                 ;
; 0.223  ; 0.223        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[2]                  ;
; 0.224  ; 0.224        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[1]                  ;
; 0.229  ; 0.229        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[2]|dataa                ;
; 0.230  ; 0.230        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[1]|dataa                ;
; 0.236  ; 0.236        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[23]|datab               ;
; 0.238  ; 0.238        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[3]                  ;
; 0.239  ; 0.239        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[3]|datac                ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[22]|datac               ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[24]|datac               ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[11]|datac               ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[26]|datac               ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[7]|datac                ;
; 0.244  ; 0.244        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[22]                 ;
; 0.244  ; 0.244        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[24]                 ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[4]|datac                ;
; 0.245  ; 0.245        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[11]                 ;
; 0.245  ; 0.245        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[26]                 ;
; 0.245  ; 0.245        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[7]                  ;
; 0.246  ; 0.246        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[4]                  ;
; 0.246  ; 0.246        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[12]|datac               ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[5]|datad                ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[6]|datad                ;
; 0.248  ; 0.248        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[12]                 ;
; 0.249  ; 0.249        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[10]|datad               ;
; 0.249  ; 0.249        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[13]|datad               ;
; 0.249  ; 0.249        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[15]|datad               ;
; 0.249  ; 0.249        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[9]|datad                ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[14]|datad               ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[16]|datad               ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[25]|datad               ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[27]|datad               ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[28]|datad               ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[30]|datad               ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[8]|datad                ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[0]|datad                ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[21]|datad               ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[29]|datad               ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]|datad               ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[18]|datad               ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[19]|datad               ;
; 0.254  ; 0.254        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[17]|datad               ;
; 0.254  ; 0.254        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[20]|datad               ;
; 0.267  ; 0.267        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[5]                  ;
; 0.267  ; 0.267        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[6]                  ;
; 0.269  ; 0.269        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[10]                 ;
; 0.269  ; 0.269        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[13]                 ;
; 0.269  ; 0.269        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[15]                 ;
; 0.269  ; 0.269        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[9]                  ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~186clkctrl|inclk[0] ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~186clkctrl|outclk   ;
; 0.270  ; 0.270        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[14]                 ;
; 0.270  ; 0.270        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[16]                 ;
; 0.270  ; 0.270        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[25]                 ;
; 0.270  ; 0.270        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[27]                 ;
; 0.270  ; 0.270        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[28]                 ;
; 0.270  ; 0.270        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[30]                 ;
; 0.270  ; 0.270        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[8]                  ;
; 0.271  ; 0.271        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[0]                  ;
; 0.271  ; 0.271        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[21]                 ;
; 0.271  ; 0.271        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[29]                 ;
; 0.271  ; 0.271        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[31]                 ;
; 0.273  ; 0.273        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[18]                 ;
; 0.273  ; 0.273        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[19]                 ;
; 0.274  ; 0.274        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[17]                 ;
; 0.274  ; 0.274        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[20]                 ;
; 0.293  ; 0.293        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~186|combout         ;
; 0.294  ; 0.294        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~186|datac           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; BAout~input|o                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; BAout~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; BAout~input|i                 ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; BAout~input|o                 ;
; 0.705  ; 0.705        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[31]~186|datac           ;
; 0.706  ; 0.706        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[31]~186|combout         ;
; 0.722  ; 0.722        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[17]                 ;
; 0.723  ; 0.723        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[18]                 ;
; 0.723  ; 0.723        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[19]                 ;
; 0.723  ; 0.723        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[20]                 ;
; 0.725  ; 0.725        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[0]                  ;
; 0.726  ; 0.726        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[14]                 ;
; 0.726  ; 0.726        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[16]                 ;
; 0.726  ; 0.726        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[21]                 ;
; 0.726  ; 0.726        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[25]                 ;
; 0.726  ; 0.726        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[27]                 ;
; 0.726  ; 0.726        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[28]                 ;
; 0.726  ; 0.726        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[29]                 ;
; 0.726  ; 0.726        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[30]                 ;
; 0.726  ; 0.726        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[31]                 ;
; 0.726  ; 0.726        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[8]                  ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[10]                 ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[13]                 ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[15]                 ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[9]                  ;
; 0.728  ; 0.728        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[31]~186clkctrl|inclk[0] ;
; 0.728  ; 0.728        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[31]~186clkctrl|outclk   ;
; 0.729  ; 0.729        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[5]                  ;
; 0.729  ; 0.729        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[6]                  ;
; 0.742  ; 0.742        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[17]|datad               ;
; 0.743  ; 0.743        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[18]|datad               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Gra'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Gra   ; Rise       ; Gra                                 ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[1]|datad     ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]|datab     ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[1]        ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[0]        ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[0]|datac     ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[3]        ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[3]|datac     ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|datad   ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[2]        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; Gra~input|o                         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; Gra~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; Gra~input|i                         ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|combout ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; Gra~input|o                         ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[2]        ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|datad   ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[3]|datac     ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[0]        ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[3]        ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[0]|datac     ;
; 0.683  ; 0.683        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[1]        ;
; 0.690  ; 0.690        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]|datab     ;
; 0.703  ; 0.703        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[1]|datad     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'aluControl[0]'                                                           ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; aluControl[0] ; Rise       ; aluControl[0]               ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[41]               ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[41]|dataa             ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[16]|datac             ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[40]|datab             ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[16]               ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[2]                ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[34]               ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[25]|datac             ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[2]|datac              ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[34]|datac             ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[5]                ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[17]|datac             ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[29]|datac             ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[30]|datac             ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[25]               ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[5]|datac              ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[13]               ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[17]               ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[29]               ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[30]               ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[42]               ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[56]               ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[63]               ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[47]               ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[53]               ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[11]|datac             ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[13]|datac             ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[42]|datac             ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[56]|datac             ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[63]|datac             ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[9]|datac              ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[14]|datad             ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[24]|datad             ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[3]|datad              ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[47]|datac             ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[53]|datac             ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[7]|datad              ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[11]               ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[51]               ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[52]               ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[60]               ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[61]               ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[9]                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[15]|datad             ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[1]|datad              ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[26]|datad             ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[37]|datad             ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[48]|datad             ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[51]|datac             ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[52]|datac             ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[60]|datac             ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[61]|datac             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; aluControl[0]~input|o       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[10]|datad             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[22]|datad             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[23]|datad             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[27]|datad             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[35]|datad             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[38]|datad             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[59]|datad             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[8]|datad              ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[36]               ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[0]|datad              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[12]|datad             ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[18]|datad             ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[19]|datad             ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[20]|datad             ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[21]|datad             ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[33]|datad             ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[4]|datad              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[6]|datad              ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[36]|datac             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[39]|datad             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|Mux32~1|datad           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[28]|datad             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[31]|datad             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[32]|datad             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[43]|datad             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[44]|datad             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[45]|datad             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[46]|datad             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[49]|datad             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[50]|datad             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[54]|datad             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[55]|datad             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[57]|datad             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[58]|datad             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[62]|datad             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|Mux65~2|datad           ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[40]               ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|Mux65~1|datad           ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[14]               ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[24]               ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[3]                ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[7]                ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[15]               ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[1]                ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|Mux32~1clkctrl|inclk[0] ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|Mux32~1clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; BAout          ; BAout         ; 4.140  ; 4.399  ; Fall       ; BAout           ;
; MDRout         ; BAout         ; 2.014  ; 2.388  ; Fall       ; BAout           ;
; PCout          ; BAout         ; 6.722  ; 7.277  ; Fall       ; BAout           ;
; Rout           ; BAout         ; 6.774  ; 7.265  ; Fall       ; BAout           ;
; ZLOout         ; BAout         ; 6.882  ; 7.230  ; Fall       ; BAout           ;
; ZMuxOut        ; BAout         ; 6.796  ; 7.215  ; Fall       ; BAout           ;
; ZSelect        ; BAout         ; 5.310  ; 5.802  ; Fall       ; BAout           ;
; Gra            ; Gra           ; 1.603  ; 1.692  ; Fall       ; Gra             ;
; Grb            ; Gra           ; 5.821  ; 6.295  ; Fall       ; Gra             ;
; read           ; RAMenable     ; 3.798  ; 4.316  ; Rise       ; RAMenable       ;
; write          ; RAMenable     ; 3.553  ; 3.960  ; Rise       ; RAMenable       ;
; aluControl[*]  ; aluControl[0] ; 31.921 ; 32.487 ; Fall       ; aluControl[0]   ;
;  aluControl[0] ; aluControl[0] ; 4.253  ; 4.401  ; Fall       ; aluControl[0]   ;
;  aluControl[1] ; aluControl[0] ; 7.613  ; 8.215  ; Fall       ; aluControl[0]   ;
;  aluControl[2] ; aluControl[0] ; 31.921 ; 32.487 ; Fall       ; aluControl[0]   ;
;  aluControl[3] ; aluControl[0] ; 6.685  ; 7.151  ; Fall       ; aluControl[0]   ;
;  aluControl[4] ; aluControl[0] ; 6.018  ; 6.429  ; Fall       ; aluControl[0]   ;
; IRin           ; clock         ; 3.913  ; 4.387  ; Rise       ; clock           ;
; IncPC          ; clock         ; 3.581  ; 4.031  ; Rise       ; clock           ;
; MARin          ; clock         ; 3.489  ; 3.958  ; Rise       ; clock           ;
; MDRin          ; clock         ; 4.234  ; 4.671  ; Rise       ; clock           ;
; Mdatain[*]     ; clock         ; 2.174  ; 2.755  ; Rise       ; clock           ;
;  Mdatain[0]    ; clock         ; 1.963  ; 2.416  ; Rise       ; clock           ;
;  Mdatain[1]    ; clock         ; 2.114  ; 2.581  ; Rise       ; clock           ;
;  Mdatain[2]    ; clock         ; 1.802  ; 2.253  ; Rise       ; clock           ;
;  Mdatain[3]    ; clock         ; 2.009  ; 2.491  ; Rise       ; clock           ;
;  Mdatain[4]    ; clock         ; 1.779  ; 2.245  ; Rise       ; clock           ;
;  Mdatain[5]    ; clock         ; 1.893  ; 2.457  ; Rise       ; clock           ;
;  Mdatain[6]    ; clock         ; 1.633  ; 2.094  ; Rise       ; clock           ;
;  Mdatain[7]    ; clock         ; 1.742  ; 2.229  ; Rise       ; clock           ;
;  Mdatain[8]    ; clock         ; 1.807  ; 2.327  ; Rise       ; clock           ;
;  Mdatain[9]    ; clock         ; 1.487  ; 1.935  ; Rise       ; clock           ;
;  Mdatain[10]   ; clock         ; 1.908  ; 2.381  ; Rise       ; clock           ;
;  Mdatain[11]   ; clock         ; 1.555  ; 1.991  ; Rise       ; clock           ;
;  Mdatain[12]   ; clock         ; 2.138  ; 2.674  ; Rise       ; clock           ;
;  Mdatain[13]   ; clock         ; 2.022  ; 2.517  ; Rise       ; clock           ;
;  Mdatain[14]   ; clock         ; 1.858  ; 2.286  ; Rise       ; clock           ;
;  Mdatain[15]   ; clock         ; 1.791  ; 2.276  ; Rise       ; clock           ;
;  Mdatain[16]   ; clock         ; 2.105  ; 2.579  ; Rise       ; clock           ;
;  Mdatain[17]   ; clock         ; 1.712  ; 2.163  ; Rise       ; clock           ;
;  Mdatain[18]   ; clock         ; 1.918  ; 2.419  ; Rise       ; clock           ;
;  Mdatain[19]   ; clock         ; 1.816  ; 2.302  ; Rise       ; clock           ;
;  Mdatain[20]   ; clock         ; 1.999  ; 2.544  ; Rise       ; clock           ;
;  Mdatain[21]   ; clock         ; 2.174  ; 2.755  ; Rise       ; clock           ;
;  Mdatain[22]   ; clock         ; 1.810  ; 2.257  ; Rise       ; clock           ;
;  Mdatain[23]   ; clock         ; 1.783  ; 2.265  ; Rise       ; clock           ;
;  Mdatain[24]   ; clock         ; 1.901  ; 2.379  ; Rise       ; clock           ;
;  Mdatain[25]   ; clock         ; 1.814  ; 2.298  ; Rise       ; clock           ;
;  Mdatain[26]   ; clock         ; 1.653  ; 2.105  ; Rise       ; clock           ;
;  Mdatain[27]   ; clock         ; 1.589  ; 2.069  ; Rise       ; clock           ;
;  Mdatain[28]   ; clock         ; 1.865  ; 2.301  ; Rise       ; clock           ;
;  Mdatain[29]   ; clock         ; 2.027  ; 2.571  ; Rise       ; clock           ;
;  Mdatain[30]   ; clock         ; 1.744  ; 2.260  ; Rise       ; clock           ;
;  Mdatain[31]   ; clock         ; 1.750  ; 2.170  ; Rise       ; clock           ;
; PCin           ; clock         ; 3.856  ; 4.348  ; Rise       ; clock           ;
; Rin            ; clock         ; 4.629  ; 5.025  ; Rise       ; clock           ;
; Yin            ; clock         ; 5.338  ; 5.777  ; Rise       ; clock           ;
; clear          ; clock         ; 5.513  ; 6.063  ; Rise       ; clock           ;
; read           ; clock         ; 2.401  ; 2.851  ; Rise       ; clock           ;
+----------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; BAout          ; BAout         ; 0.606  ; 0.445  ; Fall       ; BAout           ;
; MDRout         ; BAout         ; 1.101  ; 0.679  ; Fall       ; BAout           ;
; PCout          ; BAout         ; -0.676 ; -1.201 ; Fall       ; BAout           ;
; Rout           ; BAout         ; -1.925 ; -2.316 ; Fall       ; BAout           ;
; ZLOout         ; BAout         ; -0.813 ; -1.157 ; Fall       ; BAout           ;
; ZMuxOut        ; BAout         ; -0.734 ; -1.161 ; Fall       ; BAout           ;
; ZSelect        ; BAout         ; -0.647 ; -1.050 ; Fall       ; BAout           ;
; Gra            ; Gra           ; 0.168  ; -0.016 ; Fall       ; Gra             ;
; Grb            ; Gra           ; -2.292 ; -2.692 ; Fall       ; Gra             ;
; read           ; RAMenable     ; -2.160 ; -2.689 ; Rise       ; RAMenable       ;
; write          ; RAMenable     ; -2.019 ; -2.391 ; Rise       ; RAMenable       ;
; aluControl[*]  ; aluControl[0] ; 0.220  ; -0.240 ; Fall       ; aluControl[0]   ;
;  aluControl[0] ; aluControl[0] ; -0.140 ; -0.341 ; Fall       ; aluControl[0]   ;
;  aluControl[1] ; aluControl[0] ; -1.558 ; -2.025 ; Fall       ; aluControl[0]   ;
;  aluControl[2] ; aluControl[0] ; -1.120 ; -1.577 ; Fall       ; aluControl[0]   ;
;  aluControl[3] ; aluControl[0] ; 0.220  ; -0.240 ; Fall       ; aluControl[0]   ;
;  aluControl[4] ; aluControl[0] ; -0.697 ; -1.050 ; Fall       ; aluControl[0]   ;
; IRin           ; clock         ; -2.116 ; -2.532 ; Rise       ; clock           ;
; IncPC          ; clock         ; -3.202 ; -3.639 ; Rise       ; clock           ;
; MARin          ; clock         ; -1.720 ; -2.198 ; Rise       ; clock           ;
; MDRin          ; clock         ; -1.439 ; -1.977 ; Rise       ; clock           ;
; Mdatain[*]     ; clock         ; -1.113 ; -1.541 ; Rise       ; clock           ;
;  Mdatain[0]    ; clock         ; -1.520 ; -1.939 ; Rise       ; clock           ;
;  Mdatain[1]    ; clock         ; -1.713 ; -2.161 ; Rise       ; clock           ;
;  Mdatain[2]    ; clock         ; -1.370 ; -1.785 ; Rise       ; clock           ;
;  Mdatain[3]    ; clock         ; -1.564 ; -2.011 ; Rise       ; clock           ;
;  Mdatain[4]    ; clock         ; -1.397 ; -1.840 ; Rise       ; clock           ;
;  Mdatain[5]    ; clock         ; -1.455 ; -1.982 ; Rise       ; clock           ;
;  Mdatain[6]    ; clock         ; -1.251 ; -1.693 ; Rise       ; clock           ;
;  Mdatain[7]    ; clock         ; -1.307 ; -1.759 ; Rise       ; clock           ;
;  Mdatain[8]    ; clock         ; -1.372 ; -1.858 ; Rise       ; clock           ;
;  Mdatain[9]    ; clock         ; -1.113 ; -1.541 ; Rise       ; clock           ;
;  Mdatain[10]   ; clock         ; -1.473 ; -1.911 ; Rise       ; clock           ;
;  Mdatain[11]   ; clock         ; -1.179 ; -1.595 ; Rise       ; clock           ;
;  Mdatain[12]   ; clock         ; -1.693 ; -2.192 ; Rise       ; clock           ;
;  Mdatain[13]   ; clock         ; -1.578 ; -2.037 ; Rise       ; clock           ;
;  Mdatain[14]   ; clock         ; -1.430 ; -1.823 ; Rise       ; clock           ;
;  Mdatain[15]   ; clock         ; -1.356 ; -1.806 ; Rise       ; clock           ;
;  Mdatain[16]   ; clock         ; -1.658 ; -2.098 ; Rise       ; clock           ;
;  Mdatain[17]   ; clock         ; -1.335 ; -1.763 ; Rise       ; clock           ;
;  Mdatain[18]   ; clock         ; -1.525 ; -2.006 ; Rise       ; clock           ;
;  Mdatain[19]   ; clock         ; -1.427 ; -1.893 ; Rise       ; clock           ;
;  Mdatain[20]   ; clock         ; -1.589 ; -2.101 ; Rise       ; clock           ;
;  Mdatain[21]   ; clock         ; -1.725 ; -2.272 ; Rise       ; clock           ;
;  Mdatain[22]   ; clock         ; -1.421 ; -1.849 ; Rise       ; clock           ;
;  Mdatain[23]   ; clock         ; -1.348 ; -1.798 ; Rise       ; clock           ;
;  Mdatain[24]   ; clock         ; -1.510 ; -1.969 ; Rise       ; clock           ;
;  Mdatain[25]   ; clock         ; -1.379 ; -1.830 ; Rise       ; clock           ;
;  Mdatain[26]   ; clock         ; -1.272 ; -1.705 ; Rise       ; clock           ;
;  Mdatain[27]   ; clock         ; -1.209 ; -1.670 ; Rise       ; clock           ;
;  Mdatain[28]   ; clock         ; -1.475 ; -1.893 ; Rise       ; clock           ;
;  Mdatain[29]   ; clock         ; -1.583 ; -2.095 ; Rise       ; clock           ;
;  Mdatain[30]   ; clock         ; -1.345 ; -1.828 ; Rise       ; clock           ;
;  Mdatain[31]   ; clock         ; -1.368 ; -1.767 ; Rise       ; clock           ;
; PCin           ; clock         ; -1.565 ; -2.066 ; Rise       ; clock           ;
; Rin            ; clock         ; -2.453 ; -2.859 ; Rise       ; clock           ;
; Yin            ; clock         ; -2.225 ; -2.568 ; Rise       ; clock           ;
; clear          ; clock         ; -1.448 ; -1.926 ; Rise       ; clock           ;
; read           ; clock         ; -1.249 ; -1.704 ; Rise       ; clock           ;
+----------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; DummyOut[*]   ; clock      ; 7.527 ; 7.690 ; Rise       ; clock           ;
;  DummyOut[0]  ; clock      ; 6.670 ; 6.749 ; Rise       ; clock           ;
;  DummyOut[1]  ; clock      ; 7.312 ; 7.451 ; Rise       ; clock           ;
;  DummyOut[2]  ; clock      ; 5.949 ; 5.950 ; Rise       ; clock           ;
;  DummyOut[3]  ; clock      ; 6.281 ; 6.318 ; Rise       ; clock           ;
;  DummyOut[4]  ; clock      ; 6.224 ; 6.225 ; Rise       ; clock           ;
;  DummyOut[5]  ; clock      ; 6.356 ; 6.357 ; Rise       ; clock           ;
;  DummyOut[6]  ; clock      ; 5.917 ; 5.940 ; Rise       ; clock           ;
;  DummyOut[7]  ; clock      ; 5.793 ; 5.813 ; Rise       ; clock           ;
;  DummyOut[8]  ; clock      ; 7.527 ; 7.690 ; Rise       ; clock           ;
;  DummyOut[9]  ; clock      ; 6.675 ; 6.724 ; Rise       ; clock           ;
;  DummyOut[10] ; clock      ; 6.994 ; 7.028 ; Rise       ; clock           ;
;  DummyOut[11] ; clock      ; 6.637 ; 6.692 ; Rise       ; clock           ;
;  DummyOut[12] ; clock      ; 6.631 ; 6.674 ; Rise       ; clock           ;
;  DummyOut[13] ; clock      ; 6.495 ; 6.527 ; Rise       ; clock           ;
;  DummyOut[14] ; clock      ; 6.562 ; 6.578 ; Rise       ; clock           ;
;  DummyOut[15] ; clock      ; 6.328 ; 6.351 ; Rise       ; clock           ;
;  DummyOut[16] ; clock      ; 6.397 ; 6.384 ; Rise       ; clock           ;
;  DummyOut[17] ; clock      ; 6.356 ; 6.432 ; Rise       ; clock           ;
;  DummyOut[18] ; clock      ; 6.920 ; 6.931 ; Rise       ; clock           ;
;  DummyOut[19] ; clock      ; 7.184 ; 7.284 ; Rise       ; clock           ;
;  DummyOut[20] ; clock      ; 6.201 ; 6.211 ; Rise       ; clock           ;
;  DummyOut[21] ; clock      ; 6.317 ; 6.302 ; Rise       ; clock           ;
;  DummyOut[22] ; clock      ; 7.012 ; 7.026 ; Rise       ; clock           ;
;  DummyOut[23] ; clock      ; 6.890 ; 6.918 ; Rise       ; clock           ;
;  DummyOut[24] ; clock      ; 6.191 ; 6.187 ; Rise       ; clock           ;
;  DummyOut[25] ; clock      ; 6.277 ; 6.292 ; Rise       ; clock           ;
;  DummyOut[26] ; clock      ; 7.152 ; 7.234 ; Rise       ; clock           ;
;  DummyOut[27] ; clock      ; 6.816 ; 6.870 ; Rise       ; clock           ;
;  DummyOut[28] ; clock      ; 6.484 ; 6.479 ; Rise       ; clock           ;
;  DummyOut[29] ; clock      ; 5.999 ; 6.009 ; Rise       ; clock           ;
;  DummyOut[30] ; clock      ; 5.983 ; 6.021 ; Rise       ; clock           ;
;  DummyOut[31] ; clock      ; 6.038 ; 6.029 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; DummyOut[*]   ; clock      ; 5.672 ; 5.690 ; Rise       ; clock           ;
;  DummyOut[0]  ; clock      ; 6.510 ; 6.584 ; Rise       ; clock           ;
;  DummyOut[1]  ; clock      ; 7.178 ; 7.315 ; Rise       ; clock           ;
;  DummyOut[2]  ; clock      ; 5.822 ; 5.822 ; Rise       ; clock           ;
;  DummyOut[3]  ; clock      ; 6.139 ; 6.175 ; Rise       ; clock           ;
;  DummyOut[4]  ; clock      ; 6.085 ; 6.086 ; Rise       ; clock           ;
;  DummyOut[5]  ; clock      ; 6.209 ; 6.208 ; Rise       ; clock           ;
;  DummyOut[6]  ; clock      ; 5.791 ; 5.812 ; Rise       ; clock           ;
;  DummyOut[7]  ; clock      ; 5.672 ; 5.690 ; Rise       ; clock           ;
;  DummyOut[8]  ; clock      ; 7.384 ; 7.544 ; Rise       ; clock           ;
;  DummyOut[9]  ; clock      ; 6.511 ; 6.557 ; Rise       ; clock           ;
;  DummyOut[10] ; clock      ; 6.819 ; 6.850 ; Rise       ; clock           ;
;  DummyOut[11] ; clock      ; 6.482 ; 6.534 ; Rise       ; clock           ;
;  DummyOut[12] ; clock      ; 6.473 ; 6.512 ; Rise       ; clock           ;
;  DummyOut[13] ; clock      ; 6.340 ; 6.369 ; Rise       ; clock           ;
;  DummyOut[14] ; clock      ; 6.409 ; 6.424 ; Rise       ; clock           ;
;  DummyOut[15] ; clock      ; 6.187 ; 6.208 ; Rise       ; clock           ;
;  DummyOut[16] ; clock      ; 6.251 ; 6.237 ; Rise       ; clock           ;
;  DummyOut[17] ; clock      ; 6.212 ; 6.285 ; Rise       ; clock           ;
;  DummyOut[18] ; clock      ; 6.747 ; 6.756 ; Rise       ; clock           ;
;  DummyOut[19] ; clock      ; 7.007 ; 7.103 ; Rise       ; clock           ;
;  DummyOut[20] ; clock      ; 6.064 ; 6.073 ; Rise       ; clock           ;
;  DummyOut[21] ; clock      ; 6.169 ; 6.152 ; Rise       ; clock           ;
;  DummyOut[22] ; clock      ; 6.836 ; 6.847 ; Rise       ; clock           ;
;  DummyOut[23] ; clock      ; 6.724 ; 6.751 ; Rise       ; clock           ;
;  DummyOut[24] ; clock      ; 6.053 ; 6.049 ; Rise       ; clock           ;
;  DummyOut[25] ; clock      ; 6.136 ; 6.150 ; Rise       ; clock           ;
;  DummyOut[26] ; clock      ; 6.976 ; 7.054 ; Rise       ; clock           ;
;  DummyOut[27] ; clock      ; 6.654 ; 6.705 ; Rise       ; clock           ;
;  DummyOut[28] ; clock      ; 6.335 ; 6.330 ; Rise       ; clock           ;
;  DummyOut[29] ; clock      ; 5.871 ; 5.880 ; Rise       ; clock           ;
;  DummyOut[30] ; clock      ; 5.847 ; 5.882 ; Rise       ; clock           ;
;  DummyOut[31] ; clock      ; 5.901 ; 5.890 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                            ;
+------------+-----------------+---------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note                                                          ;
+------------+-----------------+---------------+---------------------------------------------------------------+
; 129.17 MHz ; 129.17 MHz      ; aluControl[0] ;                                                               ;
; 130.11 MHz ; 130.11 MHz      ; BAout         ;                                                               ;
; 345.3 MHz  ; 250.0 MHz       ; Gra           ; limit due to minimum period restriction (max I/O toggle rate) ;
; 355.11 MHz ; 250.0 MHz       ; clock         ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------+
; Slow 1200mV 0C Model Setup Summary       ;
+---------------+----------+---------------+
; Clock         ; Slack    ; End Point TNS ;
+---------------+----------+---------------+
; aluControl[0] ; -121.198 ; -5967.014     ;
; clock         ; -4.633   ; -826.764      ;
; BAout         ; -4.056   ; -101.481      ;
; Gra           ; -2.226   ; -7.350        ;
; RAMenable     ; -1.533   ; -49.046       ;
+---------------+----------+---------------+


+----------------------------------------+
; Slow 1200mV 0C Model Hold Summary      ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; BAout         ; -0.316 ; -0.398        ;
; Gra           ; 0.014  ; 0.000         ;
; RAMenable     ; 0.248  ; 0.000         ;
; aluControl[0] ; 0.305  ; 0.000         ;
; clock         ; 0.311  ; 0.000         ;
+---------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; clock         ; -3.000 ; -252.348                ;
; RAMenable     ; -3.000 ; -85.612                 ;
; BAout         ; -3.000 ; -3.000                  ;
; Gra           ; -3.000 ; -3.000                  ;
; aluControl[0] ; -3.000 ; -3.000                  ;
+---------------+--------+-------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'aluControl[0]'                                                                      ;
+----------+---------------+---------------+--------------+---------------+--------------+------------+------------+
; Slack    ; From Node     ; To Node       ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+----------+---------------+---------------+--------------+---------------+--------------+------------+------------+
; -121.198 ; Bus:bus|q[0]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.743     ; 119.217    ;
; -121.154 ; Bus:bus|q[4]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.870     ; 119.046    ;
; -121.086 ; Bus:bus|q[2]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.986     ; 118.862    ;
; -121.022 ; Bus:bus|q[1]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.989     ; 118.795    ;
; -120.893 ; Bus:bus|q[7]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.898     ; 118.757    ;
; -120.838 ; Bus:bus|q[3]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.866     ; 118.734    ;
; -120.734 ; Bus:bus|q[8]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.725     ; 118.771    ;
; -120.649 ; Bus:bus|q[6]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.736     ; 118.675    ;
; -120.607 ; Bus:bus|q[5]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.735     ; 118.634    ;
; -120.560 ; Bus:bus|q[9]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.762     ; 118.560    ;
; -120.419 ; Bus:bus|q[0]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.614     ; 119.983    ;
; -120.375 ; Bus:bus|q[4]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.741     ; 119.812    ;
; -120.307 ; Bus:bus|q[2]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.857     ; 119.628    ;
; -120.243 ; Bus:bus|q[1]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.860     ; 119.561    ;
; -120.158 ; Bus:bus|q[12] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.903     ; 118.017    ;
; -120.156 ; Bus:bus|q[0]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.750     ; 119.671    ;
; -120.154 ; Bus:bus|q[11] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.885     ; 118.031    ;
; -120.114 ; Bus:bus|q[7]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.769     ; 119.523    ;
; -120.112 ; Bus:bus|q[4]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.877     ; 119.500    ;
; -120.108 ; Bus:bus|q[10] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.757     ; 118.113    ;
; -120.059 ; Bus:bus|q[3]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.737     ; 119.500    ;
; -120.044 ; Bus:bus|q[2]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.993     ; 119.316    ;
; -119.980 ; Bus:bus|q[1]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.996     ; 119.249    ;
; -119.956 ; Bus:bus|q[0]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.745     ; 119.475    ;
; -119.955 ; Bus:bus|q[8]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.596     ; 119.537    ;
; -119.939 ; Bus:bus|q[13] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.759     ; 117.942    ;
; -119.922 ; Bus:bus|q[0]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.742     ; 119.447    ;
; -119.912 ; Bus:bus|q[4]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.872     ; 119.304    ;
; -119.878 ; Bus:bus|q[4]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.869     ; 119.276    ;
; -119.870 ; Bus:bus|q[6]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.607     ; 119.441    ;
; -119.851 ; Bus:bus|q[7]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.905     ; 119.211    ;
; -119.844 ; Bus:bus|q[2]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.988     ; 119.120    ;
; -119.828 ; Bus:bus|q[5]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.606     ; 119.400    ;
; -119.810 ; Bus:bus|q[2]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.985     ; 119.092    ;
; -119.796 ; Bus:bus|q[3]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.873     ; 119.188    ;
; -119.781 ; Bus:bus|q[9]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.633     ; 119.326    ;
; -119.780 ; Bus:bus|q[1]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.991     ; 119.053    ;
; -119.774 ; Bus:bus|q[0]  ; ALU:alu|C[45] ; BAout        ; aluControl[0] ; 1.000        ; -0.721     ; 119.322    ;
; -119.746 ; Bus:bus|q[1]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.988     ; 119.025    ;
; -119.742 ; Bus:bus|q[16] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.723     ; 117.781    ;
; -119.730 ; Bus:bus|q[4]  ; ALU:alu|C[45] ; BAout        ; aluControl[0] ; 1.000        ; -0.848     ; 119.151    ;
; -119.692 ; Bus:bus|q[8]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.732     ; 119.225    ;
; -119.691 ; Bus:bus|q[14] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.724     ; 117.729    ;
; -119.669 ; Bus:bus|q[0]  ; ALU:alu|C[61] ; BAout        ; aluControl[0] ; 1.000        ; -0.603     ; 119.235    ;
; -119.662 ; Bus:bus|q[2]  ; ALU:alu|C[45] ; BAout        ; aluControl[0] ; 1.000        ; -0.964     ; 118.967    ;
; -119.659 ; Bus:bus|q[17] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.734     ; 117.687    ;
; -119.652 ; Bus:bus|q[0]  ; ALU:alu|C[60] ; BAout        ; aluControl[0] ; 1.000        ; -0.607     ; 119.218    ;
; -119.651 ; Bus:bus|q[7]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.900     ; 119.015    ;
; -119.625 ; Bus:bus|q[4]  ; ALU:alu|C[61] ; BAout        ; aluControl[0] ; 1.000        ; -0.730     ; 119.064    ;
; -119.622 ; Bus:bus|q[18] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.734     ; 117.650    ;
; -119.617 ; Bus:bus|q[7]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.897     ; 118.987    ;
; -119.613 ; Bus:bus|q[0]  ; ALU:alu|C[55] ; BAout        ; aluControl[0] ; 1.000        ; -0.742     ; 119.141    ;
; -119.608 ; Bus:bus|q[4]  ; ALU:alu|C[60] ; BAout        ; aluControl[0] ; 1.000        ; -0.734     ; 119.047    ;
; -119.607 ; Bus:bus|q[6]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.743     ; 119.129    ;
; -119.604 ; Bus:bus|q[0]  ; ALU:alu|C[53] ; BAout        ; aluControl[0] ; 1.000        ; -0.588     ; 119.185    ;
; -119.598 ; Bus:bus|q[1]  ; ALU:alu|C[45] ; BAout        ; aluControl[0] ; 1.000        ; -0.967     ; 118.900    ;
; -119.596 ; Bus:bus|q[3]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.868     ; 118.992    ;
; -119.583 ; Bus:bus|q[15] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.714     ; 117.631    ;
; -119.577 ; Bus:bus|q[19] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.733     ; 117.606    ;
; -119.569 ; Bus:bus|q[4]  ; ALU:alu|C[55] ; BAout        ; aluControl[0] ; 1.000        ; -0.869     ; 118.970    ;
; -119.565 ; Bus:bus|q[5]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.742     ; 119.088    ;
; -119.562 ; Bus:bus|q[3]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.865     ; 118.964    ;
; -119.560 ; Bus:bus|q[4]  ; ALU:alu|C[53] ; BAout        ; aluControl[0] ; 1.000        ; -0.715     ; 119.014    ;
; -119.557 ; Bus:bus|q[2]  ; ALU:alu|C[61] ; BAout        ; aluControl[0] ; 1.000        ; -0.846     ; 118.880    ;
; -119.545 ; Bus:bus|q[0]  ; ALU:alu|C[59] ; BAout        ; aluControl[0] ; 1.000        ; -0.730     ; 119.086    ;
; -119.540 ; Bus:bus|q[2]  ; ALU:alu|C[60] ; BAout        ; aluControl[0] ; 1.000        ; -0.850     ; 118.863    ;
; -119.536 ; Bus:bus|q[0]  ; ALU:alu|C[43] ; BAout        ; aluControl[0] ; 1.000        ; -0.721     ; 119.084    ;
; -119.518 ; Bus:bus|q[9]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.769     ; 119.014    ;
; -119.511 ; Bus:bus|q[0]  ; ALU:alu|C[47] ; BAout        ; aluControl[0] ; 1.000        ; -0.608     ; 119.072    ;
; -119.501 ; Bus:bus|q[2]  ; ALU:alu|C[55] ; BAout        ; aluControl[0] ; 1.000        ; -0.985     ; 118.786    ;
; -119.501 ; Bus:bus|q[4]  ; ALU:alu|C[59] ; BAout        ; aluControl[0] ; 1.000        ; -0.857     ; 118.915    ;
; -119.493 ; Bus:bus|q[1]  ; ALU:alu|C[61] ; BAout        ; aluControl[0] ; 1.000        ; -0.849     ; 118.813    ;
; -119.492 ; Bus:bus|q[8]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.727     ; 119.029    ;
; -119.492 ; Bus:bus|q[2]  ; ALU:alu|C[53] ; BAout        ; aluControl[0] ; 1.000        ; -0.831     ; 118.830    ;
; -119.492 ; Bus:bus|q[4]  ; ALU:alu|C[43] ; BAout        ; aluControl[0] ; 1.000        ; -0.848     ; 118.913    ;
; -119.476 ; Bus:bus|q[1]  ; ALU:alu|C[60] ; BAout        ; aluControl[0] ; 1.000        ; -0.853     ; 118.796    ;
; -119.469 ; Bus:bus|q[7]  ; ALU:alu|C[45] ; BAout        ; aluControl[0] ; 1.000        ; -0.876     ; 118.862    ;
; -119.467 ; Bus:bus|q[4]  ; ALU:alu|C[47] ; BAout        ; aluControl[0] ; 1.000        ; -0.735     ; 118.901    ;
; -119.458 ; Bus:bus|q[8]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.724     ; 119.001    ;
; -119.455 ; Bus:bus|q[20] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.732     ; 117.485    ;
; -119.441 ; Bus:bus|q[23] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.987     ; 117.216    ;
; -119.437 ; Bus:bus|q[1]  ; ALU:alu|C[55] ; BAout        ; aluControl[0] ; 1.000        ; -0.988     ; 118.719    ;
; -119.433 ; Bus:bus|q[2]  ; ALU:alu|C[59] ; BAout        ; aluControl[0] ; 1.000        ; -0.973     ; 118.731    ;
; -119.428 ; Bus:bus|q[1]  ; ALU:alu|C[53] ; BAout        ; aluControl[0] ; 1.000        ; -0.834     ; 118.763    ;
; -119.424 ; Bus:bus|q[0]  ; ALU:alu|C[41] ; BAout        ; aluControl[0] ; 1.000        ; -0.500     ; 119.128    ;
; -119.424 ; Bus:bus|q[2]  ; ALU:alu|C[43] ; BAout        ; aluControl[0] ; 1.000        ; -0.964     ; 118.729    ;
; -119.417 ; Bus:bus|q[0]  ; ALU:alu|C[35] ; BAout        ; aluControl[0] ; 1.000        ; -0.729     ; 118.959    ;
; -119.414 ; Bus:bus|q[3]  ; ALU:alu|C[45] ; BAout        ; aluControl[0] ; 1.000        ; -0.844     ; 118.839    ;
; -119.407 ; Bus:bus|q[6]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.738     ; 118.933    ;
; -119.406 ; Bus:bus|q[0]  ; ALU:alu|C[49] ; BAout        ; aluControl[0] ; 1.000        ; -0.721     ; 118.954    ;
; -119.403 ; Bus:bus|q[0]  ; ALU:alu|C[33] ; BAout        ; aluControl[0] ; 1.000        ; -0.729     ; 119.075    ;
; -119.399 ; Bus:bus|q[2]  ; ALU:alu|C[47] ; BAout        ; aluControl[0] ; 1.000        ; -0.851     ; 118.717    ;
; -119.390 ; Bus:bus|q[0]  ; ALU:alu|C[39] ; BAout        ; aluControl[0] ; 1.000        ; -0.740     ; 118.920    ;
; -119.380 ; Bus:bus|q[4]  ; ALU:alu|C[41] ; BAout        ; aluControl[0] ; 1.000        ; -0.627     ; 118.957    ;
; -119.379 ; Bus:bus|q[12] ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.774     ; 118.783    ;
; -119.377 ; Bus:bus|q[0]  ; ALU:alu|C[56] ; BAout        ; aluControl[0] ; 1.000        ; -0.589     ; 118.950    ;
; -119.375 ; Bus:bus|q[11] ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.756     ; 118.797    ;
; -119.373 ; Bus:bus|q[6]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.735     ; 118.905    ;
; -119.373 ; Bus:bus|q[4]  ; ALU:alu|C[35] ; BAout        ; aluControl[0] ; 1.000        ; -0.856     ; 118.788    ;
; -119.372 ; Bus:bus|q[22] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.895     ; 117.239    ;
+----------+---------------+---------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                            ;
+--------+---------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.633 ; Bus:bus|q[19] ; register:R1|q[19]                                                                               ; BAout        ; clock       ; 0.500        ; -2.142     ; 2.966      ;
; -4.521 ; Bus:bus|q[1]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -2.502     ; 2.519      ;
; -4.500 ; Bus:bus|q[1]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -2.499     ; 2.501      ;
; -4.455 ; Bus:bus|q[2]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -2.496     ; 2.459      ;
; -4.450 ; Bus:bus|q[2]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -2.499     ; 2.451      ;
; -4.401 ; Bus:bus|q[7]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -2.411     ; 2.490      ;
; -4.320 ; Bus:bus|q[0]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -2.253     ; 2.567      ;
; -4.294 ; Bus:bus|q[11] ; register:R1|q[11]                                                                               ; BAout        ; clock       ; 0.500        ; -2.294     ; 2.475      ;
; -4.278 ; Bus:bus|q[5]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -2.245     ; 2.533      ;
; -4.252 ; Bus:bus|q[1]  ; register:R2|q[1]                                                                                ; BAout        ; clock       ; 0.500        ; -2.743     ; 1.984      ;
; -4.237 ; Bus:bus|q[1]  ; register:R3|q[1]                                                                                ; BAout        ; clock       ; 0.500        ; -2.743     ; 1.969      ;
; -4.220 ; Bus:bus|q[6]  ; register:R2|q[6]                                                                                ; BAout        ; clock       ; 0.500        ; -2.176     ; 2.519      ;
; -4.201 ; Bus:bus|q[3]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -2.376     ; 2.325      ;
; -4.192 ; Bus:bus|q[6]  ; reg0:R0|register:R0|q[6]                                                                        ; BAout        ; clock       ; 0.500        ; -2.151     ; 2.516      ;
; -4.189 ; Bus:bus|q[6]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -2.249     ; 2.440      ;
; -4.177 ; Bus:bus|q[3]  ; MDR:MDR|Q[3]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.601     ; 2.051      ;
; -4.161 ; Bus:bus|q[7]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -2.408     ; 2.253      ;
; -4.084 ; Bus:bus|q[8]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -2.235     ; 2.349      ;
; -4.075 ; Bus:bus|q[0]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -2.256     ; 2.319      ;
; -4.034 ; Bus:bus|q[6]  ; register:MAR|q[6]                                                                               ; BAout        ; clock       ; 0.500        ; -2.471     ; 2.038      ;
; -4.031 ; Bus:bus|q[2]  ; MDR:MDR|Q[2]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.724     ; 1.782      ;
; -4.009 ; Bus:bus|q[3]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -2.379     ; 2.130      ;
; -3.993 ; Bus:bus|q[4]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -2.383     ; 2.110      ;
; -3.992 ; Bus:bus|q[1]  ; pc:PC|q[1]                                                                                      ; BAout        ; clock       ; 0.500        ; -2.741     ; 1.726      ;
; -3.979 ; Bus:bus|q[6]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -2.246     ; 2.233      ;
; -3.970 ; Bus:bus|q[1]  ; register:R1|q[1]                                                                                ; BAout        ; clock       ; 0.500        ; -2.729     ; 1.716      ;
; -3.968 ; Bus:bus|q[1]  ; reg0:R0|register:R0|q[1]                                                                        ; BAout        ; clock       ; 0.500        ; -2.729     ; 1.714      ;
; -3.966 ; Bus:bus|q[8]  ; register:MAR|q[8]                                                                               ; BAout        ; clock       ; 0.500        ; -2.464     ; 1.977      ;
; -3.965 ; Bus:bus|q[23] ; MDR:MDR|Q[23]                                                                                   ; BAout        ; clock       ; 0.500        ; -2.726     ; 1.714      ;
; -3.950 ; Bus:bus|q[2]  ; register:MAR|q[2]                                                                               ; BAout        ; clock       ; 0.500        ; -2.727     ; 1.698      ;
; -3.925 ; Bus:bus|q[5]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -2.248     ; 2.177      ;
; -3.913 ; Bus:bus|q[4]  ; register:R2|q[4]                                                                                ; BAout        ; clock       ; 0.500        ; -2.310     ; 2.078      ;
; -3.907 ; Bus:bus|q[1]  ; register:Y|q[1]                                                                                 ; BAout        ; clock       ; 0.500        ; -2.435     ; 1.947      ;
; -3.907 ; Bus:bus|q[17] ; reg0:R0|register:R0|q[17]                                                                       ; BAout        ; clock       ; 0.500        ; -2.168     ; 2.214      ;
; -3.906 ; Bus:bus|q[2]  ; pc:PC|q[2]                                                                                      ; BAout        ; clock       ; 0.500        ; -2.738     ; 1.643      ;
; -3.904 ; Bus:bus|q[5]  ; register:MAR|q[5]                                                                               ; BAout        ; clock       ; 0.500        ; -2.473     ; 1.906      ;
; -3.903 ; Bus:bus|q[16] ; pc:PC|q[16]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.485     ; 1.893      ;
; -3.903 ; Bus:bus|q[23] ; register:IR|q[23]                                                                               ; BAout        ; clock       ; 0.500        ; -2.712     ; 1.666      ;
; -3.886 ; Bus:bus|q[26] ; register:Y|q[26]                                                                                ; BAout        ; clock       ; 0.500        ; -2.249     ; 2.112      ;
; -3.886 ; Bus:bus|q[4]  ; reg0:R0|register:R0|q[4]                                                                        ; BAout        ; clock       ; 0.500        ; -2.285     ; 2.076      ;
; -3.882 ; Bus:bus|q[17] ; register:R1|q[17]                                                                               ; BAout        ; clock       ; 0.500        ; -2.143     ; 2.214      ;
; -3.876 ; Bus:bus|q[9]  ; register:R2|q[9]                                                                                ; BAout        ; clock       ; 0.500        ; -2.486     ; 1.865      ;
; -3.861 ; Bus:bus|q[28] ; pc:PC|q[28]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.476     ; 1.860      ;
; -3.851 ; Bus:bus|q[8]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -2.238     ; 2.113      ;
; -3.850 ; Bus:bus|q[25] ; register:R3|q[25]                                                                               ; BAout        ; clock       ; 0.500        ; -2.461     ; 1.864      ;
; -3.834 ; Bus:bus|q[31] ; reg0:R0|register:R0|q[31]                                                                       ; BAout        ; clock       ; 0.500        ; -2.477     ; 1.832      ;
; -3.831 ; Bus:bus|q[29] ; register:R2|q[29]                                                                               ; BAout        ; clock       ; 0.500        ; -2.473     ; 1.833      ;
; -3.825 ; Bus:bus|q[4]  ; register:Y|q[4]                                                                                 ; BAout        ; clock       ; 0.500        ; -2.614     ; 1.686      ;
; -3.819 ; Bus:bus|q[29] ; register:R3|q[29]                                                                               ; BAout        ; clock       ; 0.500        ; -2.473     ; 1.821      ;
; -3.819 ; Bus:bus|q[31] ; register:R1|q[31]                                                                               ; BAout        ; clock       ; 0.500        ; -2.477     ; 1.817      ;
; -3.817 ; Bus:bus|q[30] ; pc:PC|q[30]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.479     ; 1.813      ;
; -3.804 ; Bus:bus|q[17] ; register:IR|q[17]                                                                               ; BAout        ; clock       ; 0.500        ; -2.474     ; 1.805      ;
; -3.790 ; Bus:bus|q[8]  ; MDR:MDR|Q[8]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.463     ; 1.802      ;
; -3.788 ; Bus:bus|q[13] ; register:R2|q[13]                                                                               ; BAout        ; clock       ; 0.500        ; -2.483     ; 1.780      ;
; -3.788 ; Bus:bus|q[0]  ; MDR:MDR|Q[0]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.478     ; 1.785      ;
; -3.787 ; Bus:bus|q[31] ; pc:PC|q[31]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.482     ; 1.780      ;
; -3.786 ; Bus:bus|q[13] ; register:R3|q[13]                                                                               ; BAout        ; clock       ; 0.500        ; -2.483     ; 1.778      ;
; -3.784 ; Bus:bus|q[4]  ; register:MAR|q[4]                                                                               ; BAout        ; clock       ; 0.500        ; -2.608     ; 1.651      ;
; -3.779 ; Bus:bus|q[11] ; pc:PC|q[11]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.637     ; 1.617      ;
; -3.778 ; Bus:bus|q[11] ; register:R3|q[11]                                                                               ; BAout        ; clock       ; 0.500        ; -2.609     ; 1.644      ;
; -3.773 ; Bus:bus|q[11] ; register:R2|q[11]                                                                               ; BAout        ; clock       ; 0.500        ; -2.609     ; 1.639      ;
; -3.765 ; Bus:bus|q[31] ; register:Y|q[31]                                                                                ; BAout        ; clock       ; 0.500        ; -2.446     ; 1.794      ;
; -3.765 ; Bus:bus|q[24] ; reg0:R0|register:R0|q[24]                                                                       ; BAout        ; clock       ; 0.500        ; -2.306     ; 1.934      ;
; -3.761 ; Bus:bus|q[26] ; register:IR|q[26]                                                                               ; BAout        ; clock       ; 0.500        ; -2.590     ; 1.646      ;
; -3.755 ; Bus:bus|q[6]  ; pc:PC|q[6]                                                                                      ; BAout        ; clock       ; 0.500        ; -2.488     ; 1.742      ;
; -3.754 ; Bus:bus|q[0]  ; register:MAR|q[0]                                                                               ; BAout        ; clock       ; 0.500        ; -2.484     ; 1.745      ;
; -3.745 ; Bus:bus|q[3]  ; pc:PC|q[3]                                                                                      ; BAout        ; clock       ; 0.500        ; -2.618     ; 1.602      ;
; -3.744 ; Bus:bus|q[9]  ; MDR:MDR|Q[9]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.497     ; 1.722      ;
; -3.737 ; Bus:bus|q[31] ; register:R3|q[31]                                                                               ; BAout        ; clock       ; 0.500        ; -2.444     ; 1.768      ;
; -3.734 ; Bus:bus|q[20] ; MDR:MDR|Q[20]                                                                                   ; BAout        ; clock       ; 0.500        ; -2.471     ; 1.738      ;
; -3.733 ; Bus:bus|q[8]  ; reg0:R0|register:R0|q[8]                                                                        ; BAout        ; clock       ; 0.500        ; -2.465     ; 1.743      ;
; -3.731 ; Bus:bus|q[6]  ; MDR:MDR|Q[6]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.471     ; 1.735      ;
; -3.721 ; Bus:bus|q[22] ; pc:PC|q[22]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.657     ; 1.539      ;
; -3.713 ; Bus:bus|q[7]  ; register:R2|q[7]                                                                                ; BAout        ; clock       ; 0.500        ; -2.335     ; 1.853      ;
; -3.710 ; Bus:bus|q[1]  ; register:MAR|q[1]                                                                               ; BAout        ; clock       ; 0.500        ; -2.727     ; 1.458      ;
; -3.708 ; Bus:bus|q[1]  ; MDR:MDR|Q[1]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.727     ; 1.456      ;
; -3.707 ; Bus:bus|q[13] ; pc:PC|q[13]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.511     ; 1.671      ;
; -3.705 ; Bus:bus|q[11] ; reg0:R0|register:R0|q[11]                                                                       ; BAout        ; clock       ; 0.500        ; -2.306     ; 1.874      ;
; -3.695 ; Bus:bus|q[28] ; register:R3|q[28]                                                                               ; BAout        ; clock       ; 0.500        ; -2.151     ; 2.019      ;
; -3.693 ; Bus:bus|q[22] ; MDR:MDR|Q[22]                                                                                   ; BAout        ; clock       ; 0.500        ; -2.634     ; 1.534      ;
; -3.687 ; Bus:bus|q[25] ; register:IR|q[25]                                                                               ; BAout        ; clock       ; 0.500        ; -2.459     ; 1.703      ;
; -3.685 ; Bus:bus|q[8]  ; register:R3|q[8]                                                                                ; BAout        ; clock       ; 0.500        ; -2.138     ; 2.022      ;
; -3.684 ; Bus:bus|q[3]  ; register:MAR|q[3]                                                                               ; BAout        ; clock       ; 0.500        ; -2.607     ; 1.552      ;
; -3.667 ; Bus:bus|q[9]  ; pc:PC|q[9]                                                                                      ; BAout        ; clock       ; 0.500        ; -2.514     ; 1.628      ;
; -3.667 ; Bus:bus|q[7]  ; MDR:MDR|Q[7]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.633     ; 1.509      ;
; -3.665 ; Bus:bus|q[7]  ; register:R3|q[7]                                                                                ; BAout        ; clock       ; 0.500        ; -2.311     ; 1.829      ;
; -3.660 ; Bus:bus|q[23] ; pc:PC|q[23]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.749     ; 1.386      ;
; -3.660 ; Bus:bus|q[24] ; MDR:MDR|Q[24]                                                                                   ; BAout        ; clock       ; 0.500        ; -2.591     ; 1.544      ;
; -3.657 ; Bus:bus|q[2]  ; register:R2|q[2]                                                                                ; BAout        ; clock       ; 0.500        ; -2.744     ; 1.388      ;
; -3.655 ; Bus:bus|q[20] ; reg0:R0|register:R0|q[20]                                                                       ; BAout        ; clock       ; 0.500        ; -2.169     ; 1.961      ;
; -3.654 ; Bus:bus|q[17] ; pc:PC|q[17]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.496     ; 1.633      ;
; -3.650 ; Bus:bus|q[7]  ; register:MAR|q[7]                                                                               ; BAout        ; clock       ; 0.500        ; -2.639     ; 1.486      ;
; -3.650 ; Bus:bus|q[23] ; register:R1|q[23]                                                                               ; BAout        ; clock       ; 0.500        ; -2.364     ; 1.761      ;
; -3.643 ; Bus:bus|q[18] ; register:IR|q[18]                                                                               ; BAout        ; clock       ; 0.500        ; -2.474     ; 1.644      ;
; -3.640 ; Bus:bus|q[28] ; register:R1|q[28]                                                                               ; BAout        ; clock       ; 0.500        ; -2.124     ; 1.991      ;
; -3.636 ; Bus:bus|q[19] ; register:R3|q[19]                                                                               ; BAout        ; clock       ; 0.500        ; -2.487     ; 1.624      ;
; -3.632 ; Bus:bus|q[20] ; register:R2|q[20]                                                                               ; BAout        ; clock       ; 0.500        ; -2.144     ; 1.963      ;
; -3.624 ; Bus:bus|q[26] ; register:R3|q[26]                                                                               ; BAout        ; clock       ; 0.500        ; -2.253     ; 1.846      ;
; -3.619 ; Bus:bus|q[20] ; register:IR|q[20]                                                                               ; BAout        ; clock       ; 0.500        ; -2.472     ; 1.622      ;
; -3.615 ; Bus:bus|q[29] ; pc:PC|q[29]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.481     ; 1.609      ;
+--------+---------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'BAout'                                                                                         ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -4.056 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[25] ; Gra          ; BAout       ; 1.000        ; 1.902      ; 6.205      ;
; -4.049 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[17] ; Gra          ; BAout       ; 1.000        ; 1.917      ; 6.204      ;
; -3.998 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[28] ; Gra          ; BAout       ; 1.000        ; 2.109      ; 6.370      ;
; -3.923 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[28] ; Gra          ; BAout       ; 1.000        ; 2.018      ; 6.204      ;
; -3.841 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[14] ; Gra          ; BAout       ; 1.000        ; 2.119      ; 6.216      ;
; -3.828 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[27] ; Gra          ; BAout       ; 1.000        ; 1.908      ; 6.006      ;
; -3.823 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[25] ; Gra          ; BAout       ; 1.000        ; 2.022      ; 6.092      ;
; -3.816 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[17] ; Gra          ; BAout       ; 1.000        ; 2.037      ; 6.091      ;
; -3.814 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[28] ; Gra          ; BAout       ; 1.000        ; 1.898      ; 5.975      ;
; -3.778 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[10] ; Gra          ; BAout       ; 1.000        ; 2.150      ; 6.160      ;
; -3.766 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[14] ; Gra          ; BAout       ; 1.000        ; 2.028      ; 6.050      ;
; -3.733 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[18] ; Gra          ; BAout       ; 1.000        ; 2.127      ; 6.120      ;
; -3.717 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[25] ; Gra          ; BAout       ; 1.000        ; 2.113      ; 6.077      ;
; -3.708 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[17] ; Gra          ; BAout       ; 1.000        ; 2.128      ; 6.074      ;
; -3.703 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[10] ; Gra          ; BAout       ; 1.000        ; 2.059      ; 5.994      ;
; -3.658 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[18] ; Gra          ; BAout       ; 1.000        ; 2.036      ; 5.954      ;
; -3.612 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[24] ; Gra          ; BAout       ; 1.000        ; 2.238      ; 6.233      ;
; -3.585 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[16] ; Gra          ; BAout       ; 1.000        ; 2.117      ; 5.948      ;
; -3.579 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[27] ; Gra          ; BAout       ; 1.000        ; 2.028      ; 5.877      ;
; -3.576 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[20] ; Gra          ; BAout       ; 1.000        ; 2.126      ; 5.956      ;
; -3.537 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[24] ; Gra          ; BAout       ; 1.000        ; 2.147      ; 6.067      ;
; -3.530 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[27] ; Gra          ; BAout       ; 1.000        ; 2.119      ; 5.919      ;
; -3.510 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[16] ; Gra          ; BAout       ; 1.000        ; 2.026      ; 5.782      ;
; -3.501 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[20] ; Gra          ; BAout       ; 1.000        ; 2.035      ; 5.790      ;
; -3.489 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[21] ; Gra          ; BAout       ; 1.000        ; 1.905      ; 5.634      ;
; -3.473 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[21] ; Gra          ; BAout       ; 1.000        ; 2.116      ; 5.829      ;
; -3.449 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[30] ; Gra          ; BAout       ; 1.000        ; 2.111      ; 5.838      ;
; -3.430 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[15] ; Gra          ; BAout       ; 1.000        ; 1.897      ; 5.569      ;
; -3.411 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[19] ; Gra          ; BAout       ; 1.000        ; 1.916      ; 5.592      ;
; -3.406 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[6]  ; Gra          ; BAout       ; 1.000        ; 2.130      ; 5.807      ;
; -3.406 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[8]  ; Gra          ; BAout       ; 1.000        ; 2.119      ; 5.780      ;
; -3.398 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[21] ; Gra          ; BAout       ; 1.000        ; 2.025      ; 5.663      ;
; -3.382 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[30] ; Gra          ; BAout       ; 1.000        ; 2.020      ; 5.680      ;
; -3.363 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[14] ; Gra          ; BAout       ; 1.000        ; 1.908      ; 5.527      ;
; -3.353 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[24] ; Gra          ; BAout       ; 1.000        ; 2.027      ; 5.763      ;
; -3.347 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[20] ; Gra          ; BAout       ; 1.000        ; 1.915      ; 5.516      ;
; -3.343 ; BAout                        ; Bus:bus|q[25] ; BAout        ; BAout       ; 0.500        ; 4.471      ; 7.571      ;
; -3.339 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[6]  ; Gra          ; BAout       ; 1.000        ; 2.039      ; 5.649      ;
; -3.334 ; BAout                        ; Bus:bus|q[17] ; BAout        ; BAout       ; 0.500        ; 4.486      ; 7.568      ;
; -3.331 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[8]  ; Gra          ; BAout       ; 1.000        ; 2.028      ; 5.614      ;
; -3.325 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[19] ; Gra          ; BAout       ; 1.000        ; 2.127      ; 5.717      ;
; -3.324 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[10] ; Gra          ; BAout       ; 1.000        ; 1.939      ; 5.495      ;
; -3.261 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[23] ; Gra          ; BAout       ; 1.000        ; 2.137      ; 5.701      ;
; -3.250 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[19] ; Gra          ; BAout       ; 1.000        ; 2.036      ; 5.551      ;
; -3.245 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[12] ; Gra          ; BAout       ; 1.000        ; 2.289      ; 5.917      ;
; -3.245 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[30] ; Gra          ; BAout       ; 1.000        ; 1.900      ; 5.423      ;
; -3.221 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[22] ; Gra          ; BAout       ; 1.000        ; 2.281      ; 5.890      ;
; -3.213 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[6]  ; Gra          ; BAout       ; 1.000        ; 1.919      ; 5.403      ;
; -3.197 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[15] ; Gra          ; BAout       ; 1.000        ; 2.017      ; 5.456      ;
; -3.170 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[12] ; Gra          ; BAout       ; 1.000        ; 2.198      ; 5.751      ;
; -3.156 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[7]  ; Gra          ; BAout       ; 1.000        ; 2.073      ; 5.642      ;
; -3.153 ; BAout                        ; Bus:bus|q[28] ; BAout        ; BAout       ; 0.500        ; 4.467      ; 7.393      ;
; -3.152 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[22] ; Gra          ; BAout       ; 1.000        ; 2.190      ; 5.730      ;
; -3.145 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[15] ; Gra          ; BAout       ; 1.000        ; 2.108      ; 5.495      ;
; -3.121 ; BAout                        ; Bus:bus|q[27] ; BAout        ; BAout       ; 0.500        ; 4.477      ; 7.378      ;
; -3.102 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[5]  ; Gra          ; BAout       ; 1.000        ; 1.918      ; 5.287      ;
; -3.028 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[23] ; Gra          ; BAout       ; 1.000        ; 2.257      ; 5.588      ;
; -3.024 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[26] ; Gra          ; BAout       ; 1.000        ; 2.238      ; 5.677      ;
; -3.008 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[16] ; Gra          ; BAout       ; 1.000        ; 1.906      ; 5.160      ;
; -2.999 ; BAout                        ; Bus:bus|q[25] ; BAout        ; BAout       ; 1.000        ; 4.471      ; 7.727      ;
; -2.992 ; BAout                        ; Bus:bus|q[17] ; BAout        ; BAout       ; 1.000        ; 4.486      ; 7.726      ;
; -2.979 ; BAout                        ; Bus:bus|q[14] ; BAout        ; BAout       ; 0.500        ; 4.477      ; 7.222      ;
; -2.977 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[7]  ; Gra          ; BAout       ; 1.000        ; 2.284      ; 5.674      ;
; -2.957 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[26] ; Gra          ; BAout       ; 1.000        ; 2.147      ; 5.519      ;
; -2.943 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[5]  ; Gra          ; BAout       ; 1.000        ; 2.129      ; 5.339      ;
; -2.939 ; register:R2|q[28]            ; Bus:bus|q[28] ; clock        ; BAout       ; 0.500        ; 1.895      ; 4.587      ;
; -2.923 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[7]  ; Gra          ; BAout       ; 1.000        ; 2.193      ; 5.529      ;
; -2.923 ; BAout                        ; Bus:bus|q[10] ; BAout        ; BAout       ; 0.500        ; 4.508      ; 7.173      ;
; -2.918 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[23] ; Gra          ; BAout       ; 1.000        ; 2.348      ; 5.569      ;
; -2.908 ; reg0:R0|register:R0|q[28]    ; Bus:bus|q[28] ; clock        ; BAout       ; 0.500        ; 1.921      ; 4.582      ;
; -2.897 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[11] ; Gra          ; BAout       ; 1.000        ; 2.060      ; 5.334      ;
; -2.893 ; BAout                        ; Bus:bus|q[18] ; BAout        ; BAout       ; 0.500        ; 4.485      ; 7.148      ;
; -2.877 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[11] ; Gra          ; BAout       ; 1.000        ; 2.271      ; 5.525      ;
; -2.875 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[18] ; Gra          ; BAout       ; 1.000        ; 1.916      ; 5.051      ;
; -2.868 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[5]  ; Gra          ; BAout       ; 1.000        ; 2.038      ; 5.173      ;
; -2.858 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[29] ; Gra          ; BAout       ; 1.000        ; 1.903      ; 5.130      ;
; -2.857 ; BAout                        ; Bus:bus|q[28] ; BAout        ; BAout       ; 1.000        ; 4.467      ; 7.597      ;
; -2.828 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[9]  ; Gra          ; BAout       ; 1.000        ; 1.944      ; 5.032      ;
; -2.824 ; register:R3|q[9]             ; Bus:bus|q[9]  ; clock        ; BAout       ; 0.500        ; 1.933      ; 4.507      ;
; -2.806 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[9]  ; Gra          ; BAout       ; 1.000        ; 2.155      ; 5.221      ;
; -2.802 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[11] ; Gra          ; BAout       ; 1.000        ; 2.180      ; 5.359      ;
; -2.800 ; BAout                        ; Bus:bus|q[24] ; BAout        ; BAout       ; 0.500        ; 4.596      ; 7.289      ;
; -2.776 ; BAout                        ; Bus:bus|q[16] ; BAout        ; BAout       ; 0.500        ; 4.475      ; 7.007      ;
; -2.771 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[4]  ; Gra          ; BAout       ; 1.000        ; 2.257      ; 5.430      ;
; -2.766 ; BAout                        ; Bus:bus|q[21] ; BAout        ; BAout       ; 0.500        ; 4.474      ; 6.990      ;
; -2.761 ; BAout                        ; Bus:bus|q[20] ; BAout        ; BAout       ; 0.500        ; 4.484      ; 7.009      ;
; -2.748 ; BAout                        ; Bus:bus|q[27] ; BAout        ; BAout       ; 1.000        ; 4.477      ; 7.505      ;
; -2.747 ; register:R3|q[17]            ; Bus:bus|q[17] ; clock        ; BAout       ; 0.500        ; 2.259      ; 4.734      ;
; -2.742 ; register:R2|q[17]            ; Bus:bus|q[17] ; clock        ; BAout       ; 0.500        ; 2.259      ; 4.729      ;
; -2.731 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[26] ; Gra          ; BAout       ; 1.000        ; 2.027      ; 5.173      ;
; -2.731 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[9]  ; Gra          ; BAout       ; 1.000        ; 2.064      ; 5.055      ;
; -2.722 ; reg0:R0|register:R0|q[27]    ; Bus:bus|q[27] ; clock        ; BAout       ; 0.500        ; 1.932      ; 4.414      ;
; -2.720 ; reg0:R0|register:R0|q[21]    ; Bus:bus|q[21] ; clock        ; BAout       ; 0.500        ; 1.939      ; 4.389      ;
; -2.716 ; BAout                        ; Bus:bus|q[15] ; BAout        ; BAout       ; 0.500        ; 4.466      ; 6.934      ;
; -2.704 ; BAout                        ; Bus:bus|q[19] ; BAout        ; BAout       ; 0.500        ; 4.485      ; 6.964      ;
; -2.700 ; BAout                        ; Bus:bus|q[14] ; BAout        ; BAout       ; 1.000        ; 4.477      ; 7.443      ;
; -2.696 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[4]  ; Gra          ; BAout       ; 1.000        ; 2.166      ; 5.264      ;
; -2.691 ; register:R2|q[10]            ; Bus:bus|q[10] ; clock        ; BAout       ; 0.500        ; 1.924      ; 4.337      ;
; -2.685 ; register:R3|q[11]            ; Bus:bus|q[11] ; clock        ; BAout       ; 0.500        ; 2.371      ; 4.923      ;
; -2.673 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[13] ; Gra          ; BAout       ; 1.000        ; 2.152      ; 5.202      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Gra'                                                                                               ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.226 ; register:IR|q[21] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; 0.500        ; 0.051      ; 1.699      ;
; -1.948 ; register:IR|q[17] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; 0.500        ; 0.051      ; 1.421      ;
; -1.774 ; register:IR|q[22] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; 0.500        ; 0.142      ; 1.458      ;
; -1.761 ; register:IR|q[18] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; 0.500        ; 0.142      ; 1.445      ;
; -1.760 ; register:IR|q[19] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; 0.500        ; 0.132      ; 1.578      ;
; -1.717 ; register:IR|q[15] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; 0.500        ; 0.132      ; 1.535      ;
; -1.671 ; register:IR|q[25] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; 0.500        ; 0.051      ; 1.144      ;
; -1.590 ; register:IR|q[20] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; 0.500        ; 0.259      ; 1.615      ;
; -1.586 ; register:IR|q[16] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; 0.500        ; 0.259      ; 1.611      ;
; -1.484 ; register:IR|q[26] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; 0.500        ; 0.142      ; 1.168      ;
; -1.179 ; register:IR|q[24] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; 0.500        ; 0.259      ; 1.204      ;
; -1.177 ; register:IR|q[23] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; 0.500        ; 0.132      ; 0.995      ;
; -0.948 ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; 0.500        ; 2.389      ; 3.053      ;
; -0.927 ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; 0.500        ; 2.293      ; 2.672      ;
; -0.900 ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; 0.500        ; 2.384      ; 2.856      ;
; -0.794 ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; 0.500        ; 2.501      ; 3.091      ;
; -0.575 ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; 1.000        ; 2.293      ; 2.820      ;
; -0.534 ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; 1.000        ; 2.384      ; 2.990      ;
; -0.517 ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; 1.000        ; 2.389      ; 3.122      ;
; -0.429 ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; 1.000        ; 2.501      ; 3.226      ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RAMenable'                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.533 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[17]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.381      ;
; -1.533 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[16]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.381      ;
; -1.533 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[15]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.381      ;
; -1.533 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[14]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.381      ;
; -1.533 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[13]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.381      ;
; -1.533 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[12]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.381      ;
; -1.533 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[11]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.381      ;
; -1.533 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[10]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.381      ;
; -1.533 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[9]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.381      ;
; -1.533 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[8]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.381      ;
; -1.533 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[7]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.381      ;
; -1.533 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[6]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.381      ;
; -1.533 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[5]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.381      ;
; -1.533 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[4]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.381      ;
; -1.533 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[3]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.381      ;
; -1.533 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[2]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.381      ;
; -1.533 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[1]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.381      ;
; -1.533 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[0]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.381      ;
; -1.530 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[31]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.067     ; 2.381      ;
; -1.530 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[30]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.067     ; 2.381      ;
; -1.530 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[29]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.067     ; 2.381      ;
; -1.530 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[28]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.067     ; 2.381      ;
; -1.530 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[27]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.067     ; 2.381      ;
; -1.530 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[26]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.067     ; 2.381      ;
; -1.530 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[25]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.067     ; 2.381      ;
; -1.530 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[24]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.067     ; 2.381      ;
; -1.530 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[23]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.067     ; 2.381      ;
; -1.530 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[22]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.067     ; 2.381      ;
; -1.530 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[21]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.067     ; 2.381      ;
; -1.530 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[20]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.067     ; 2.381      ;
; -1.530 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[19]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.067     ; 2.381      ;
; -1.530 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[18]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.067     ; 2.381      ;
; -0.032 ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.183      ; 1.215      ;
; 0.006  ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.181      ; 1.175      ;
; 0.013  ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.183      ; 1.170      ;
; 0.027  ; MDR:MDR|Q[2]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 1.160      ;
; 0.053  ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.184      ; 1.131      ;
; 0.059  ; MDR:MDR|Q[15]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 1.128      ;
; 0.064  ; MDR:MDR|Q[11]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 1.123      ;
; 0.073  ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.183      ; 1.110      ;
; 0.083  ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.186      ; 1.103      ;
; 0.101  ; MDR:MDR|Q[6]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.185      ; 1.084      ;
; 0.102  ; MDR:MDR|Q[24]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.190      ; 1.088      ;
; 0.103  ; MDR:MDR|Q[29]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.190      ; 1.087      ;
; 0.106  ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.186      ; 1.080      ;
; 0.120  ; MDR:MDR|Q[0]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.185      ; 1.065      ;
; 0.120  ; MDR:MDR|Q[20]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 1.067      ;
; 0.124  ; MDR:MDR|Q[9]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.185      ; 1.061      ;
; 0.126  ; MDR:MDR|Q[23]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 1.061      ;
; 0.127  ; MDR:MDR|Q[30]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.190      ; 1.063      ;
; 0.131  ; MDR:MDR|Q[5]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 1.056      ;
; 0.132  ; MDR:MDR|Q[28]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.190      ; 1.058      ;
; 0.136  ; MDR:MDR|Q[3]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.185      ; 1.049      ;
; 0.136  ; MDR:MDR|Q[8]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 1.051      ;
; 0.136  ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.186      ; 1.050      ;
; 0.141  ; MDR:MDR|Q[17]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 1.046      ;
; 0.143  ; MDR:MDR|Q[1]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 1.044      ;
; 0.144  ; MDR:MDR|Q[13]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 1.043      ;
; 0.145  ; MDR:MDR|Q[4]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 1.042      ;
; 0.145  ; MDR:MDR|Q[16]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 1.042      ;
; 0.149  ; MDR:MDR|Q[31]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 1.038      ;
; 0.153  ; MDR:MDR|Q[22]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 1.034      ;
; 0.165  ; MDR:MDR|Q[7]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.185      ; 1.020      ;
; 0.167  ; MDR:MDR|Q[18]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 1.020      ;
; 0.264  ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.182      ; 0.918      ;
; 0.265  ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.180      ; 0.915      ;
; 0.274  ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.186      ; 0.912      ;
; 0.285  ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.182      ; 0.897      ;
; 0.294  ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 0.893      ;
; 0.303  ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.182      ; 0.879      ;
; 0.306  ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.183      ; 0.877      ;
; 0.308  ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 0.879      ;
; 0.313  ; MDR:MDR|Q[25]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.191      ; 0.878      ;
; 0.313  ; MDR:MDR|Q[27]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.192      ; 0.879      ;
; 0.321  ; MDR:MDR|Q[10]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.189      ; 0.868      ;
; 0.324  ; MDR:MDR|Q[12]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.189      ; 0.865      ;
; 0.325  ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 0.862      ;
; 0.330  ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 0.857      ;
; 0.332  ; MDR:MDR|Q[14]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.189      ; 0.857      ;
; 0.332  ; MDR:MDR|Q[21]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.192      ; 0.860      ;
; 0.335  ; MDR:MDR|Q[19]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.191      ; 0.856      ;
; 0.336  ; MDR:MDR|Q[26]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.187      ; 0.851      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'BAout'                                                                                           ;
+--------+------------------------------+---------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+---------------+-------------+--------------+------------+------------+
; -0.316 ; BAout                        ; Bus:bus|q[3]  ; BAout         ; BAout       ; 0.000        ; 4.773      ; 4.457      ;
; -0.082 ; RAM:RAM|q[1]                 ; Bus:bus|q[1]  ; RAMenable     ; BAout       ; -0.500       ; 2.497      ; 1.955      ;
; -0.028 ; BAout                        ; Bus:bus|q[3]  ; BAout         ; BAout       ; -0.500       ; 4.773      ; 4.265      ;
; 0.018  ; RAM:RAM|q[3]                 ; Bus:bus|q[3]  ; RAMenable     ; BAout       ; -0.500       ; 2.374      ; 1.932      ;
; 0.117  ; BAout                        ; Bus:bus|q[1]  ; BAout         ; BAout       ; 0.000        ; 4.896      ; 5.013      ;
; 0.117  ; RAM:RAM|q[0]                 ; Bus:bus|q[0]  ; RAMenable     ; BAout       ; -0.500       ; 2.251      ; 1.908      ;
; 0.154  ; ALU:alu|C[33]                ; Bus:bus|q[1]  ; aluControl[0] ; BAout       ; 0.000        ; 0.975      ; 1.169      ;
; 0.174  ; register:R3|q[0]             ; Bus:bus|q[0]  ; clock         ; BAout       ; -0.500       ; 2.186      ; 1.900      ;
; 0.196  ; BAout                        ; Bus:bus|q[2]  ; BAout         ; BAout       ; 0.000        ; 4.893      ; 5.089      ;
; 0.223  ; ALU:alu|C[35]                ; Bus:bus|q[3]  ; aluControl[0] ; BAout       ; 0.000        ; 0.852      ; 1.115      ;
; 0.225  ; RAM:RAM|q[31]                ; Bus:bus|q[31] ; RAMenable     ; BAout       ; -0.500       ; 2.229      ; 1.994      ;
; 0.227  ; RAM:RAM|q[2]                 ; Bus:bus|q[2]  ; RAMenable     ; BAout       ; -0.500       ; 2.494      ; 2.261      ;
; 0.263  ; BAout                        ; Bus:bus|q[31] ; BAout         ; BAout       ; 0.000        ; 4.627      ; 4.890      ;
; 0.287  ; ALU:alu|C[26]                ; Bus:bus|q[26] ; aluControl[0] ; BAout       ; 0.000        ; 1.310      ; 1.637      ;
; 0.304  ; BAout                        ; Bus:bus|q[0]  ; BAout         ; BAout       ; 0.000        ; 4.650      ; 4.954      ;
; 0.324  ; ALU:alu|C[12]                ; Bus:bus|q[12] ; aluControl[0] ; BAout       ; 0.000        ; 1.343      ; 1.707      ;
; 0.351  ; ALU:alu|C[23]                ; Bus:bus|q[23] ; aluControl[0] ; BAout       ; 0.000        ; 1.444      ; 1.835      ;
; 0.386  ; RAM:RAM|q[23]                ; Bus:bus|q[23] ; RAMenable     ; BAout       ; -0.500       ; 2.496      ; 2.422      ;
; 0.387  ; BAout                        ; Bus:bus|q[29] ; BAout         ; BAout       ; 0.000        ; 4.626      ; 5.013      ;
; 0.393  ; register:R1|q[1]             ; Bus:bus|q[1]  ; clock         ; BAout       ; -0.500       ; 2.729      ; 2.662      ;
; 0.396  ; register:R2|q[1]             ; Bus:bus|q[1]  ; clock         ; BAout       ; -0.500       ; 2.743      ; 2.679      ;
; 0.397  ; ALU:alu|C[55]                ; Bus:bus|q[23] ; aluControl[0] ; BAout       ; 0.000        ; 0.986      ; 1.423      ;
; 0.398  ; pc:PC|q[3]                   ; Bus:bus|q[3]  ; clock         ; BAout       ; -0.500       ; 2.618      ; 2.556      ;
; 0.401  ; ALU:alu|C[24]                ; Bus:bus|q[24] ; aluControl[0] ; BAout       ; 0.000        ; 1.298      ; 1.739      ;
; 0.409  ; pc:PC|q[22]                  ; Bus:bus|q[22] ; clock         ; BAout       ; -0.500       ; 2.657      ; 2.606      ;
; 0.453  ; BAout                        ; Bus:bus|q[1]  ; BAout         ; BAout       ; -0.500       ; 4.896      ; 4.869      ;
; 0.460  ; ALU:alu|C[7]                 ; Bus:bus|q[7]  ; aluControl[0] ; BAout       ; 0.000        ; 1.344      ; 1.844      ;
; 0.463  ; ALU:alu|C[29]                ; Bus:bus|q[29] ; aluControl[0] ; BAout       ; 0.000        ; 1.062      ; 1.565      ;
; 0.469  ; ALU:alu|C[16]                ; Bus:bus|q[16] ; aluControl[0] ; BAout       ; 0.000        ; 1.050      ; 1.559      ;
; 0.496  ; BAout                        ; Bus:bus|q[2]  ; BAout         ; BAout       ; -0.500       ; 4.893      ; 4.909      ;
; 0.496  ; ALU:alu|C[43]                ; Bus:bus|q[11] ; aluControl[0] ; BAout       ; 0.000        ; 0.863      ; 1.399      ;
; 0.509  ; register:R1|q[3]             ; Bus:bus|q[3]  ; clock         ; BAout       ; -0.500       ; 2.606      ; 2.655      ;
; 0.509  ; RAM:RAM|q[4]                 ; Bus:bus|q[4]  ; RAMenable     ; BAout       ; -0.500       ; 2.378      ; 2.427      ;
; 0.519  ; pc:PC|q[2]                   ; Bus:bus|q[2]  ; clock         ; BAout       ; -0.500       ; 2.738      ; 2.797      ;
; 0.522  ; ALU:alu|C[10]                ; Bus:bus|q[10] ; aluControl[0] ; BAout       ; 0.000        ; 1.195      ; 1.757      ;
; 0.522  ; ALU:alu|C[44]                ; Bus:bus|q[12] ; aluControl[0] ; BAout       ; 0.000        ; 0.881      ; 1.443      ;
; 0.524  ; BAout                        ; Bus:bus|q[19] ; BAout         ; BAout       ; 0.000        ; 4.640      ; 5.164      ;
; 0.524  ; RAM:RAM|q[22]                ; Bus:bus|q[22] ; RAMenable     ; BAout       ; -0.500       ; 2.404      ; 2.468      ;
; 0.538  ; reg0:R0|register:R0|q[3]     ; Bus:bus|q[3]  ; clock         ; BAout       ; -0.500       ; 2.606      ; 2.684      ;
; 0.542  ; ALU:alu|C[19]                ; Bus:bus|q[19] ; aluControl[0] ; BAout       ; 0.000        ; 1.170      ; 1.752      ;
; 0.546  ; pc:PC|q[1]                   ; Bus:bus|q[1]  ; clock         ; BAout       ; -0.500       ; 2.741      ; 2.827      ;
; 0.553  ; register:R2|q[3]             ; Bus:bus|q[3]  ; clock         ; BAout       ; -0.500       ; 2.590      ; 2.683      ;
; 0.554  ; RAM:RAM|q[7]                 ; Bus:bus|q[7]  ; RAMenable     ; BAout       ; -0.500       ; 2.406      ; 2.500      ;
; 0.570  ; ALU:alu|C[15]                ; Bus:bus|q[15] ; aluControl[0] ; BAout       ; 0.000        ; 1.182      ; 1.792      ;
; 0.572  ; register:R3|q[3]             ; Bus:bus|q[3]  ; clock         ; BAout       ; -0.500       ; 2.590      ; 2.702      ;
; 0.582  ; ALU:alu|C[32]                ; Bus:bus|q[0]  ; aluControl[0] ; BAout       ; 0.000        ; 0.721      ; 1.343      ;
; 0.585  ; register:R3|q[1]             ; Bus:bus|q[1]  ; clock         ; BAout       ; -0.500       ; 2.743      ; 2.868      ;
; 0.589  ; ALU:alu|C[13]                ; Bus:bus|q[13] ; aluControl[0] ; BAout       ; 0.000        ; 1.054      ; 1.683      ;
; 0.590  ; BAout                        ; Bus:bus|q[31] ; BAout         ; BAout       ; -0.500       ; 4.627      ; 4.737      ;
; 0.594  ; RAM:RAM|q[8]                 ; Bus:bus|q[8]  ; RAMenable     ; BAout       ; -0.500       ; 2.233      ; 2.367      ;
; 0.595  ; pc:PC|q[4]                   ; Bus:bus|q[4]  ; clock         ; BAout       ; -0.500       ; 2.622      ; 2.757      ;
; 0.595  ; register:R3|q[2]             ; Bus:bus|q[2]  ; clock         ; BAout       ; -0.500       ; 2.442      ; 2.577      ;
; 0.597  ; RAM:RAM|q[29]                ; Bus:bus|q[29] ; RAMenable     ; BAout       ; -0.500       ; 2.228      ; 2.365      ;
; 0.601  ; ALU:alu|C[39]                ; Bus:bus|q[7]  ; aluControl[0] ; BAout       ; 0.000        ; 0.895      ; 1.536      ;
; 0.611  ; ALU:alu|C[31]                ; Bus:bus|q[31] ; aluControl[0] ; BAout       ; 0.000        ; 1.179      ; 1.830      ;
; 0.611  ; ALU:alu|C[14]                ; Bus:bus|q[14] ; aluControl[0] ; BAout       ; 0.000        ; 1.169      ; 1.820      ;
; 0.620  ; ALU:alu|C[11]                ; Bus:bus|q[11] ; aluControl[0] ; BAout       ; 0.000        ; 1.183      ; 1.843      ;
; 0.621  ; ALU:alu|C[46]                ; Bus:bus|q[14] ; aluControl[0] ; BAout       ; 0.000        ; 0.721      ; 1.382      ;
; 0.622  ; ALU:alu|C[36]                ; Bus:bus|q[4]  ; aluControl[0] ; BAout       ; 0.000        ; 0.718      ; 1.380      ;
; 0.622  ; ALU:alu|C[1]                 ; Bus:bus|q[1]  ; aluControl[0] ; BAout       ; 0.000        ; 1.434      ; 2.096      ;
; 0.624  ; ALU:alu|C[0]                 ; Bus:bus|q[0]  ; aluControl[0] ; BAout       ; 0.000        ; 1.179      ; 1.843      ;
; 0.627  ; RAM:RAM|q[24]                ; Bus:bus|q[24] ; RAMenable     ; BAout       ; -0.500       ; 2.359      ; 2.526      ;
; 0.627  ; RAM:RAM|q[11]                ; Bus:bus|q[11] ; RAMenable     ; BAout       ; -0.500       ; 2.393      ; 2.560      ;
; 0.627  ; RAM:RAM|q[10]                ; Bus:bus|q[10] ; RAMenable     ; BAout       ; -0.500       ; 2.265      ; 2.432      ;
; 0.630  ; BAout                        ; Bus:bus|q[0]  ; BAout         ; BAout       ; -0.500       ; 4.650      ; 4.800      ;
; 0.636  ; ALU:alu|C[37]                ; Bus:bus|q[5]  ; aluControl[0] ; BAout       ; 0.000        ; 0.721      ; 1.397      ;
; 0.636  ; ALU:alu|C[45]                ; Bus:bus|q[13] ; aluControl[0] ; BAout       ; 0.000        ; 0.737      ; 1.413      ;
; 0.641  ; ALU:alu|C[9]                 ; Bus:bus|q[9]  ; aluControl[0] ; BAout       ; 0.000        ; 1.056      ; 1.737      ;
; 0.645  ; BAout                        ; Bus:bus|q[22] ; BAout         ; BAout       ; 0.000        ; 4.802      ; 5.447      ;
; 0.645  ; ALU:alu|C[20]                ; Bus:bus|q[20] ; aluControl[0] ; BAout       ; 0.000        ; 1.173      ; 1.858      ;
; 0.646  ; reg0:R0|register:R0|q[0]     ; Bus:bus|q[0]  ; clock         ; BAout       ; -0.500       ; 2.158      ; 2.344      ;
; 0.646  ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[3]  ; Gra           ; BAout       ; 0.000        ; 2.389      ; 3.065      ;
; 0.652  ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[3]  ; Gra           ; BAout       ; 0.000        ; 2.480      ; 3.162      ;
; 0.652  ; ALU:alu|C[48]                ; Bus:bus|q[16] ; aluControl[0] ; BAout       ; 0.000        ; 0.709      ; 1.401      ;
; 0.657  ; BAout                        ; Bus:bus|q[4]  ; BAout         ; BAout       ; 0.000        ; 4.777      ; 5.434      ;
; 0.662  ; pc:PC|q[29]                  ; Bus:bus|q[29] ; clock         ; BAout       ; -0.500       ; 2.481      ; 2.683      ;
; 0.662  ; ALU:alu|C[22]                ; Bus:bus|q[22] ; aluControl[0] ; BAout       ; 0.000        ; 1.353      ; 2.055      ;
; 0.663  ; ALU:alu|C[61]                ; Bus:bus|q[29] ; aluControl[0] ; BAout       ; 0.000        ; 0.579      ; 1.282      ;
; 0.676  ; RAM:RAM|q[9]                 ; Bus:bus|q[9]  ; RAMenable     ; BAout       ; -0.500       ; 2.270      ; 2.486      ;
; 0.676  ; ALU:alu|C[49]                ; Bus:bus|q[17] ; aluControl[0] ; BAout       ; 0.000        ; 0.712      ; 1.428      ;
; 0.687  ; pc:PC|q[23]                  ; Bus:bus|q[23] ; clock         ; BAout       ; -0.500       ; 2.749      ; 2.976      ;
; 0.691  ; ALU:alu|C[58]                ; Bus:bus|q[26] ; aluControl[0] ; BAout       ; 0.000        ; 0.849      ; 1.580      ;
; 0.699  ; register:R2|q[2]             ; Bus:bus|q[2]  ; clock         ; BAout       ; -0.500       ; 2.744      ; 2.983      ;
; 0.704  ; pc:PC|q[26]                  ; Bus:bus|q[26] ; clock         ; BAout       ; -0.500       ; 2.612      ; 2.856      ;
; 0.713  ; RAM:RAM|q[12]                ; Bus:bus|q[12] ; RAMenable     ; BAout       ; -0.500       ; 2.411      ; 2.664      ;
; 0.713  ; RAM:RAM|q[26]                ; Bus:bus|q[26] ; RAMenable     ; BAout       ; -0.500       ; 2.359      ; 2.612      ;
; 0.731  ; reg0:R0|register:R0|q[1]     ; Bus:bus|q[1]  ; clock         ; BAout       ; -0.500       ; 2.729      ; 3.000      ;
; 0.738  ; ALU:alu|C[34]                ; Bus:bus|q[2]  ; aluControl[0] ; BAout       ; 0.000        ; 0.849      ; 1.627      ;
; 0.742  ; RAM:RAM|q[13]                ; Bus:bus|q[13] ; RAMenable     ; BAout       ; -0.500       ; 2.267      ; 2.549      ;
; 0.745  ; ALU:alu|C[41]                ; Bus:bus|q[9]  ; aluControl[0] ; BAout       ; 0.000        ; 0.519      ; 1.304      ;
; 0.751  ; RAM:RAM|q[16]                ; Bus:bus|q[16] ; RAMenable     ; BAout       ; -0.500       ; 2.231      ; 2.522      ;
; 0.755  ; RAM:RAM|q[27]                ; Bus:bus|q[27] ; RAMenable     ; BAout       ; -0.500       ; 2.234      ; 2.529      ;
; 0.759  ; RAM:RAM|q[5]                 ; Bus:bus|q[5]  ; RAMenable     ; BAout       ; -0.500       ; 2.243      ; 2.542      ;
; 0.762  ; ALU:alu|C[25]                ; Bus:bus|q[25] ; aluControl[0] ; BAout       ; 0.000        ; 1.059      ; 1.861      ;
; 0.765  ; ALU:alu|C[18]                ; Bus:bus|q[18] ; aluControl[0] ; BAout       ; 0.000        ; 1.173      ; 1.978      ;
; 0.768  ; ALU:alu|C[3]                 ; Bus:bus|q[3]  ; aluControl[0] ; BAout       ; 0.000        ; 1.308      ; 2.116      ;
; 0.773  ; RAM:RAM|q[21]                ; Bus:bus|q[21] ; RAMenable     ; BAout       ; -0.500       ; 2.231      ; 2.544      ;
; 0.776  ; BAout                        ; Bus:bus|q[19] ; BAout         ; BAout       ; -0.500       ; 4.640      ; 4.936      ;
; 0.778  ; ALU:alu|C[42]                ; Bus:bus|q[10] ; aluControl[0] ; BAout       ; 0.000        ; 0.613      ; 1.431      ;
; 0.779  ; ALU:alu|C[50]                ; Bus:bus|q[18] ; aluControl[0] ; BAout       ; 0.000        ; 0.712      ; 1.531      ;
+--------+------------------------------+---------------+---------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Gra'                                                                                               ;
+-------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.014 ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; 0.000        ; 2.455      ; 2.469      ;
; 0.220 ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; 0.000        ; 2.449      ; 2.669      ;
; 0.282 ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; 0.000        ; 2.358      ; 2.640      ;
; 0.360 ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; 0.000        ; 2.569      ; 2.929      ;
; 0.382 ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; -0.500       ; 2.455      ; 2.337      ;
; 0.646 ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; -0.500       ; 2.449      ; 2.595      ;
; 0.715 ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; -0.500       ; 2.358      ; 2.573      ;
; 0.766 ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; -0.500       ; 2.569      ; 2.835      ;
; 1.086 ; register:IR|q[23] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; -0.500       ; 0.273      ; 0.889      ;
; 1.183 ; register:IR|q[24] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; -0.500       ; 0.402      ; 1.115      ;
; 1.274 ; register:IR|q[26] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; -0.500       ; 0.282      ; 1.086      ;
; 1.337 ; register:IR|q[25] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; -0.500       ; 0.191      ; 1.058      ;
; 1.506 ; register:IR|q[15] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; -0.500       ; 0.273      ; 1.309      ;
; 1.524 ; register:IR|q[19] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; -0.500       ; 0.273      ; 1.327      ;
; 1.536 ; register:IR|q[18] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; -0.500       ; 0.282      ; 1.348      ;
; 1.556 ; register:IR|q[16] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; -0.500       ; 0.402      ; 1.488      ;
; 1.586 ; register:IR|q[22] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; -0.500       ; 0.282      ; 1.398      ;
; 1.601 ; register:IR|q[17] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; -0.500       ; 0.191      ; 1.322      ;
; 1.616 ; register:IR|q[20] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; -0.500       ; 0.402      ; 1.548      ;
; 1.843 ; register:IR|q[21] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; -0.500       ; 0.191      ; 1.564      ;
+-------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RAMenable'                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.248 ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.341      ; 0.798      ;
; 0.251 ; MDR:MDR|Q[26]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.342      ; 0.802      ;
; 0.252 ; MDR:MDR|Q[19]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.345      ; 0.806      ;
; 0.255 ; MDR:MDR|Q[21]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.346      ; 0.810      ;
; 0.257 ; MDR:MDR|Q[14]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.343      ; 0.809      ;
; 0.263 ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.341      ; 0.813      ;
; 0.265 ; MDR:MDR|Q[10]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.343      ; 0.817      ;
; 0.266 ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.341      ; 0.816      ;
; 0.266 ; MDR:MDR|Q[12]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.343      ; 0.818      ;
; 0.270 ; MDR:MDR|Q[25]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.345      ; 0.824      ;
; 0.274 ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.337      ; 0.820      ;
; 0.279 ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.338      ; 0.826      ;
; 0.282 ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.341      ; 0.832      ;
; 0.282 ; MDR:MDR|Q[27]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.346      ; 0.837      ;
; 0.290 ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.337      ; 0.836      ;
; 0.302 ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.337      ; 0.848      ;
; 0.303 ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.340      ; 0.852      ;
; 0.314 ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.334      ; 0.857      ;
; 0.434 ; MDR:MDR|Q[18]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.342      ; 0.985      ;
; 0.436 ; MDR:MDR|Q[7]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.339      ; 0.984      ;
; 0.442 ; MDR:MDR|Q[4]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.342      ; 0.993      ;
; 0.443 ; MDR:MDR|Q[13]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.342      ; 0.994      ;
; 0.445 ; MDR:MDR|Q[1]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.342      ; 0.996      ;
; 0.446 ; MDR:MDR|Q[16]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.342      ; 0.997      ;
; 0.446 ; MDR:MDR|Q[17]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.342      ; 0.997      ;
; 0.447 ; MDR:MDR|Q[31]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.342      ; 0.998      ;
; 0.448 ; MDR:MDR|Q[22]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.342      ; 0.999      ;
; 0.450 ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.340      ; 0.999      ;
; 0.452 ; MDR:MDR|Q[8]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.342      ; 1.003      ;
; 0.456 ; MDR:MDR|Q[5]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.342      ; 1.007      ;
; 0.457 ; MDR:MDR|Q[28]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.344      ; 1.010      ;
; 0.462 ; MDR:MDR|Q[3]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.339      ; 1.010      ;
; 0.466 ; MDR:MDR|Q[30]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.344      ; 1.019      ;
; 0.467 ; MDR:MDR|Q[9]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.339      ; 1.015      ;
; 0.472 ; MDR:MDR|Q[20]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.342      ; 1.023      ;
; 0.472 ; MDR:MDR|Q[23]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.342      ; 1.023      ;
; 0.474 ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.340      ; 1.023      ;
; 0.479 ; MDR:MDR|Q[0]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.339      ; 1.027      ;
; 0.485 ; MDR:MDR|Q[29]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.344      ; 1.038      ;
; 0.486 ; MDR:MDR|Q[24]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.344      ; 1.039      ;
; 0.492 ; MDR:MDR|Q[6]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.339      ; 1.040      ;
; 0.500 ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.340      ; 1.049      ;
; 0.504 ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.338      ; 1.051      ;
; 0.520 ; MDR:MDR|Q[11]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.342      ; 1.071      ;
; 0.522 ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.339      ; 1.070      ;
; 0.526 ; MDR:MDR|Q[15]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.342      ; 1.077      ;
; 0.556 ; MDR:MDR|Q[2]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.342      ; 1.107      ;
; 0.563 ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.338      ; 1.110      ;
; 0.577 ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.335      ; 1.121      ;
; 0.617 ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.338      ; 1.164      ;
; 2.027 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[31]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.084      ; 2.293      ;
; 2.027 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[30]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.084      ; 2.293      ;
; 2.027 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[29]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.084      ; 2.293      ;
; 2.027 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[28]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.084      ; 2.293      ;
; 2.027 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[27]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.084      ; 2.293      ;
; 2.027 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[26]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.084      ; 2.293      ;
; 2.027 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[25]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.084      ; 2.293      ;
; 2.027 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[24]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.084      ; 2.293      ;
; 2.027 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[23]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.084      ; 2.293      ;
; 2.027 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[22]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.084      ; 2.293      ;
; 2.027 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[21]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.084      ; 2.293      ;
; 2.027 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[20]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.084      ; 2.293      ;
; 2.027 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[19]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.084      ; 2.293      ;
; 2.027 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[18]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.084      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[17]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[16]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[15]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[14]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[13]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[12]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[11]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[10]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[9]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[8]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[7]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[6]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[5]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[4]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[3]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[2]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[1]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[0]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'aluControl[0]'                                                                     ;
+-------+---------------+---------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+---------------+---------------+--------------+------------+------------+
; 0.305 ; aluControl[0] ; ALU:alu|C[54] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.034      ; 4.339      ;
; 0.362 ; aluControl[0] ; ALU:alu|C[35] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.049      ; 4.411      ;
; 0.402 ; aluControl[0] ; ALU:alu|C[41] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.314      ; 4.716      ;
; 0.448 ; aluControl[0] ; ALU:alu|C[34] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.178      ; 4.626      ;
; 0.450 ; aluControl[0] ; ALU:alu|C[2]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.703      ; 4.153      ;
; 0.451 ; aluControl[0] ; ALU:alu|C[47] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.176      ; 4.627      ;
; 0.471 ; aluControl[0] ; ALU:alu|C[36] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.193      ; 4.664      ;
; 0.482 ; aluControl[0] ; ALU:alu|C[40] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.229      ; 4.711      ;
; 0.493 ; aluControl[0] ; ALU:alu|C[9]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.730      ; 4.223      ;
; 0.500 ; aluControl[0] ; ALU:alu|C[52] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.205      ; 4.705      ;
; 0.530 ; aluControl[0] ; ALU:alu|C[48] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.048      ; 4.578      ;
; 0.531 ; aluControl[0] ; ALU:alu|C[53] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.197      ; 4.728      ;
; 0.534 ; aluControl[0] ; ALU:alu|C[23] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.558      ; 4.092      ;
; 0.544 ; aluControl[0] ; ALU:alu|C[16] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.695      ; 4.239      ;
; 0.565 ; aluControl[0] ; ALU:alu|C[56] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.196      ; 4.761      ;
; 0.572 ; aluControl[0] ; ALU:alu|C[33] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.049      ; 4.621      ;
; 0.605 ; aluControl[0] ; ALU:alu|C[39] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.038      ; 4.643      ;
; 0.612 ; aluControl[0] ; ALU:alu|C[37] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.048      ; 4.660      ;
; 0.626 ; aluControl[0] ; ALU:alu|C[11] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.725      ; 4.351      ;
; 0.637 ; aluControl[0] ; ALU:alu|C[55] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.035      ; 4.672      ;
; 0.642 ; aluControl[0] ; ALU:alu|C[46] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.037      ; 4.679      ;
; 0.686 ; aluControl[0] ; ALU:alu|C[42] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.185      ; 4.871      ;
; 0.690 ; aluControl[0] ; ALU:alu|C[61] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.181      ; 4.871      ;
; 0.699 ; aluControl[0] ; ALU:alu|C[30] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.674      ; 4.373      ;
; 0.701 ; aluControl[0] ; ALU:alu|C[45] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.057      ; 4.758      ;
; 0.704 ; aluControl[0] ; ALU:alu|C[18] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.577      ; 4.281      ;
; 0.710 ; aluControl[0] ; ALU:alu|C[54] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.034      ; 4.264      ;
; 0.712 ; aluControl[0] ; ALU:alu|C[10] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.578      ; 4.290      ;
; 0.714 ; aluControl[0] ; ALU:alu|C[27] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.557      ; 4.271      ;
; 0.715 ; aluControl[0] ; ALU:alu|C[50] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.056      ; 4.771      ;
; 0.716 ; aluControl[0] ; ALU:alu|C[35] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.049      ; 4.285      ;
; 0.716 ; aluControl[0] ; ALU:alu|C[2]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.703      ; 3.939      ;
; 0.717 ; aluControl[0] ; ALU:alu|C[51] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.208      ; 4.925      ;
; 0.721 ; aluControl[0] ; ALU:alu|C[8]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.583      ; 4.304      ;
; 0.721 ; aluControl[0] ; ALU:alu|C[28] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.562      ; 4.283      ;
; 0.730 ; aluControl[0] ; ALU:alu|C[32] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.057      ; 4.787      ;
; 0.731 ; aluControl[0] ; ALU:alu|C[21] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.553      ; 4.284      ;
; 0.732 ; aluControl[0] ; ALU:alu|C[63] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.169      ; 4.901      ;
; 0.734 ; aluControl[0] ; ALU:alu|C[7]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.570      ; 4.304      ;
; 0.738 ; aluControl[0] ; ALU:alu|C[49] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.057      ; 4.795      ;
; 0.739 ; aluControl[0] ; ALU:alu|C[20] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.575      ; 4.314      ;
; 0.745 ; aluControl[0] ; ALU:alu|C[1]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.571      ; 4.316      ;
; 0.746 ; aluControl[0] ; ALU:alu|C[38] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.048      ; 4.794      ;
; 0.753 ; aluControl[0] ; ALU:alu|C[29] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.679      ; 4.432      ;
; 0.761 ; aluControl[0] ; ALU:alu|C[34] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.178      ; 4.459      ;
; 0.765 ; aluControl[0] ; ALU:alu|C[47] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.176      ; 4.461      ;
; 0.765 ; aluControl[0] ; ALU:alu|C[3]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.574      ; 4.339      ;
; 0.779 ; aluControl[0] ; ALU:alu|C[17] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.704      ; 4.483      ;
; 0.780 ; aluControl[0] ; ALU:alu|C[43] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.057      ; 4.837      ;
; 0.787 ; aluControl[0] ; ALU:alu|C[60] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.177      ; 4.964      ;
; 0.789 ; aluControl[0] ; ALU:alu|C[6]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.567      ; 4.356      ;
; 0.801 ; aluControl[0] ; ALU:alu|C[59] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.047      ; 4.848      ;
; 0.804 ; aluControl[0] ; ALU:alu|C[19] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.580      ; 4.384      ;
; 0.811 ; aluControl[0] ; ALU:alu|C[41] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.314      ; 4.645      ;
; 0.818 ; aluControl[0] ; ALU:alu|C[9]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.730      ; 4.068      ;
; 0.819 ; aluControl[0] ; ALU:alu|C[13] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.728      ; 4.547      ;
; 0.823 ; aluControl[0] ; ALU:alu|C[58] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.035      ; 4.858      ;
; 0.831 ; aluControl[0] ; ALU:alu|C[31] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.556      ; 4.387      ;
; 0.834 ; aluControl[0] ; ALU:alu|C[0]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.580      ; 4.414      ;
; 0.839 ; aluControl[0] ; ALU:alu|C[14] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.571      ; 4.410      ;
; 0.841 ; aluControl[0] ; ALU:alu|C[23] ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.558      ; 3.919      ;
; 0.841 ; aluControl[0] ; ALU:alu|C[5]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.697      ; 4.538      ;
; 0.853 ; aluControl[0] ; ALU:alu|C[40] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.229      ; 4.602      ;
; 0.865 ; aluControl[0] ; ALU:alu|C[53] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.197      ; 4.582      ;
; 0.887 ; aluControl[0] ; ALU:alu|C[36] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.193      ; 4.600      ;
; 0.887 ; aluControl[0] ; ALU:alu|C[62] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.027      ; 4.914      ;
; 0.891 ; aluControl[0] ; ALU:alu|C[52] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.205      ; 4.616      ;
; 0.896 ; aluControl[0] ; ALU:alu|C[11] ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.725      ; 4.141      ;
; 0.900 ; aluControl[0] ; ALU:alu|C[22] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.558      ; 4.458      ;
; 0.915 ; aluControl[0] ; ALU:alu|C[48] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.048      ; 4.483      ;
; 0.917 ; aluControl[0] ; ALU:alu|C[15] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.547      ; 4.464      ;
; 0.927 ; aluControl[0] ; ALU:alu|C[44] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.057      ; 4.984      ;
; 0.929 ; aluControl[0] ; ALU:alu|C[33] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.049      ; 4.498      ;
; 0.929 ; aluControl[0] ; ALU:alu|C[4]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.569      ; 4.498      ;
; 0.934 ; aluControl[0] ; ALU:alu|C[39] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.038      ; 4.492      ;
; 0.942 ; aluControl[0] ; ALU:alu|C[16] ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.695      ; 4.157      ;
; 0.954 ; aluControl[0] ; ALU:alu|C[25] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.681      ; 4.635      ;
; 0.958 ; aluControl[0] ; ALU:alu|C[57] ; aluControl[0] ; aluControl[0] ; 0.000        ; 4.032      ; 4.990      ;
; 0.968 ; aluControl[0] ; ALU:alu|C[56] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.196      ; 4.684      ;
; 0.979 ; aluControl[0] ; ALU:alu|C[55] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.035      ; 4.534      ;
; 0.984 ; aluControl[0] ; ALU:alu|C[24] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.568      ; 4.552      ;
; 0.997 ; aluControl[0] ; ALU:alu|C[30] ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.674      ; 4.191      ;
; 1.007 ; aluControl[0] ; ALU:alu|C[18] ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.577      ; 4.104      ;
; 1.024 ; aluControl[0] ; ALU:alu|C[37] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.048      ; 4.592      ;
; 1.031 ; aluControl[0] ; ALU:alu|C[28] ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.562      ; 4.113      ;
; 1.034 ; aluControl[0] ; ALU:alu|C[21] ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.553      ; 4.107      ;
; 1.044 ; aluControl[0] ; ALU:alu|C[49] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.057      ; 4.621      ;
; 1.047 ; aluControl[0] ; ALU:alu|C[46] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.037      ; 4.604      ;
; 1.049 ; aluControl[0] ; ALU:alu|C[61] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.181      ; 4.750      ;
; 1.052 ; aluControl[0] ; ALU:alu|C[3]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.574      ; 4.146      ;
; 1.056 ; aluControl[0] ; ALU:alu|C[10] ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.578      ; 4.154      ;
; 1.067 ; aluControl[0] ; ALU:alu|C[1]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.571      ; 4.158      ;
; 1.067 ; aluControl[0] ; ALU:alu|C[27] ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.557      ; 4.144      ;
; 1.068 ; aluControl[0] ; ALU:alu|C[29] ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.679      ; 4.267      ;
; 1.083 ; aluControl[0] ; ALU:alu|C[7]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.570      ; 4.173      ;
; 1.084 ; aluControl[0] ; ALU:alu|C[42] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.185      ; 4.789      ;
; 1.086 ; aluControl[0] ; ALU:alu|C[51] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.208      ; 4.814      ;
; 1.090 ; aluControl[0] ; ALU:alu|C[63] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.169      ; 4.779      ;
; 1.090 ; aluControl[0] ; ALU:alu|C[45] ; aluControl[0] ; aluControl[0] ; -0.500       ; 4.057      ; 4.667      ;
; 1.096 ; aluControl[0] ; ALU:alu|C[5]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.697      ; 4.313      ;
+-------+---------------+---------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                ;
+-------+-------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; register:MAR|q[1] ; register:MAR|q[1]                                                                               ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; register:MAR|q[7] ; register:MAR|q[7]                                                                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; register:MAR|q[3] ; register:MAR|q[3]                                                                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; register:MAR|q[2] ; register:MAR|q[2]                                                                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; register:MAR|q[0] ; register:MAR|q[0]                                                                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.510 ; pc:PC|q[3]        ; pc:PC|q[3]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; pc:PC|q[13]       ; pc:PC|q[13]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; pc:PC|q[15]       ; pc:PC|q[15]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; pc:PC|q[29]       ; pc:PC|q[29]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; pc:PC|q[11]       ; pc:PC|q[11]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; pc:PC|q[19]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; pc:PC|q[5]        ; pc:PC|q[5]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; pc:PC|q[1]        ; pc:PC|q[1]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; pc:PC|q[27]       ; pc:PC|q[27]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; pc:PC|q[21]       ; pc:PC|q[21]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; pc:PC|q[6]        ; pc:PC|q[6]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; pc:PC|q[17]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; pc:PC|q[31]       ; pc:PC|q[31]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; pc:PC|q[22]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; pc:PC|q[2]        ; pc:PC|q[2]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; pc:PC|q[7]        ; pc:PC|q[7]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; pc:PC|q[9]        ; pc:PC|q[9]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; pc:PC|q[14]       ; pc:PC|q[14]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; pc:PC|q[16]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; pc:PC|q[4]        ; pc:PC|q[4]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; pc:PC|q[25]       ; pc:PC|q[25]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; pc:PC|q[12]       ; pc:PC|q[12]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; pc:PC|q[18]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; pc:PC|q[23]       ; pc:PC|q[23]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; pc:PC|q[10]       ; pc:PC|q[10]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; pc:PC|q[28]       ; pc:PC|q[28]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; pc:PC|q[30]       ; pc:PC|q[30]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; pc:PC|q[8]        ; pc:PC|q[8]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; pc:PC|q[20]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; pc:PC|q[26]       ; pc:PC|q[26]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; pc:PC|q[24]       ; pc:PC|q[24]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.716      ;
; 0.529 ; pc:PC|q[0]        ; pc:PC|q[0]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.728      ;
; 0.536 ; register:MAR|q[4] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.281      ; 0.986      ;
; 0.620 ; register:MAR|q[0] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.280      ; 1.069      ;
; 0.626 ; register:MAR|q[3] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.280      ; 1.075      ;
; 0.639 ; register:MAR|q[5] ; register:MAR|q[5]                                                                               ; clock        ; clock       ; 0.000        ; 0.056      ; 0.839      ;
; 0.665 ; register:MAR|q[5] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.277      ; 1.111      ;
; 0.754 ; pc:PC|q[13]       ; pc:PC|q[14]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.953      ;
; 0.754 ; pc:PC|q[3]        ; pc:PC|q[4]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.953      ;
; 0.754 ; register:MAR|q[4] ; register:MAR|q[4]                                                                               ; clock        ; clock       ; 0.000        ; 0.056      ; 0.954      ;
; 0.755 ; pc:PC|q[5]        ; pc:PC|q[6]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; pc:PC|q[11]       ; pc:PC|q[12]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; pc:PC|q[29]       ; pc:PC|q[30]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; pc:PC|q[19]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; pc:PC|q[21]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.955      ;
; 0.756 ; pc:PC|q[27]       ; pc:PC|q[28]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.955      ;
; 0.757 ; pc:PC|q[1]        ; pc:PC|q[2]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.956      ;
; 0.757 ; pc:PC|q[17]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.956      ;
; 0.759 ; pc:PC|q[9]        ; pc:PC|q[10]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; pc:PC|q[7]        ; pc:PC|q[8]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; pc:PC|q[25]       ; pc:PC|q[26]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; pc:PC|q[23]       ; pc:PC|q[24]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; pc:PC|q[6]        ; pc:PC|q[7]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; pc:PC|q[0]        ; pc:PC|q[1]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.961      ;
; 0.762 ; pc:PC|q[22]       ; pc:PC|q[23]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.961      ;
; 0.763 ; pc:PC|q[2]        ; pc:PC|q[3]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.962      ;
; 0.763 ; pc:PC|q[14]       ; pc:PC|q[15]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.962      ;
; 0.763 ; pc:PC|q[16]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.962      ;
; 0.764 ; pc:PC|q[15]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.045      ; 0.953      ;
; 0.764 ; pc:PC|q[12]       ; pc:PC|q[13]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.963      ;
; 0.764 ; pc:PC|q[18]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.963      ;
; 0.764 ; pc:PC|q[4]        ; pc:PC|q[5]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.963      ;
; 0.765 ; pc:PC|q[28]       ; pc:PC|q[29]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; pc:PC|q[10]       ; pc:PC|q[11]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; pc:PC|q[20]       ; pc:PC|q[21]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; pc:PC|q[30]       ; pc:PC|q[31]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; pc:PC|q[8]        ; pc:PC|q[9]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; pc:PC|q[26]       ; pc:PC|q[27]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; pc:PC|q[24]       ; pc:PC|q[25]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.965      ;
; 0.768 ; pc:PC|q[6]        ; pc:PC|q[8]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.967      ;
; 0.769 ; pc:PC|q[0]        ; pc:PC|q[2]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.968      ;
; 0.769 ; pc:PC|q[22]       ; pc:PC|q[24]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; pc:PC|q[2]        ; pc:PC|q[4]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.969      ;
; 0.770 ; pc:PC|q[16]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.969      ;
; 0.771 ; pc:PC|q[12]       ; pc:PC|q[14]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.970      ;
; 0.771 ; pc:PC|q[4]        ; pc:PC|q[6]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.970      ;
; 0.771 ; pc:PC|q[18]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; pc:PC|q[10]       ; pc:PC|q[12]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; pc:PC|q[28]       ; pc:PC|q[30]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; pc:PC|q[20]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; pc:PC|q[8]        ; pc:PC|q[10]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; pc:PC|q[26]       ; pc:PC|q[28]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.972      ;
; 0.773 ; pc:PC|q[24]       ; pc:PC|q[26]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.972      ;
; 0.778 ; register:MAR|q[2] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.280      ; 1.227      ;
; 0.780 ; pc:PC|q[14]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.045      ; 0.969      ;
; 0.782 ; register:MAR|q[8] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.278      ; 1.229      ;
; 0.792 ; register:MAR|q[3] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.284      ; 1.245      ;
; 0.793 ; register:MAR|q[2] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.284      ; 1.246      ;
; 0.812 ; register:MAR|q[7] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.284      ; 1.265      ;
; 0.831 ; register:MAR|q[6] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.278      ; 1.278      ;
; 0.843 ; pc:PC|q[13]       ; pc:PC|q[15]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 1.042      ;
; 0.843 ; pc:PC|q[3]        ; pc:PC|q[5]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 1.042      ;
; 0.844 ; pc:PC|q[5]        ; pc:PC|q[7]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 1.043      ;
; 0.844 ; pc:PC|q[11]       ; pc:PC|q[13]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 1.043      ;
; 0.844 ; pc:PC|q[19]       ; pc:PC|q[21]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 1.043      ;
+-------+-------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[10]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[11]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[12]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[13]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[14]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[15]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[16]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[17]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[18]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[19]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[20]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[21]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[22]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[23]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[24]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[25]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[26]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[27]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[28]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[29]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[30]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[31]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[9]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[10]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[11]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[12]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[13]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[14]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[15]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[16]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[17]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[18]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[19]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[20]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[21]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[22]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[23]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[24]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[25]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[26]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[27]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[28]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[29]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[30]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[31]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[9]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[10]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[11]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[12]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[13]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[14]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[15]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[16]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[17]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[18]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[19]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[20]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[21]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[22]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[23]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[24]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[25]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[26]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[27]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[28]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[29]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[30]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[31]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[7]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[8]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[9]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register:IR|q[15]                                                                               ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RAMenable'                                                                                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAMenable ; Rise       ; RAMenable                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[0]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[10]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[11]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[12]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[13]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[14]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[15]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[16]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[17]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[18]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[19]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[1]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[20]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[21]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[22]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[23]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[24]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[25]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[26]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[27]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[28]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[29]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[2]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[30]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[31]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[3]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[4]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[5]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[6]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[7]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[8]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[9]                                                                                    ;
; 0.074  ; 0.304        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.074  ; 0.304        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.075  ; 0.305        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 0.075  ; 0.305        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_we_reg       ;
; 0.076  ; 0.306        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.077  ; 0.307        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[0]                                                                                    ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[10]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[11]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[12]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[13]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[14]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[15]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[16]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[17]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[1]                                                                                    ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[2]                                                                                    ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[3]                                                                                    ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[4]                                                                                    ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[5]                                                                                    ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[6]                                                                                    ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[7]                                                                                    ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[8]                                                                                    ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[9]                                                                                    ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[18]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[19]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[20]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[21]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[22]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[23]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[24]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[25]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[26]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[27]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[28]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[29]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[30]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[31]                                                                                   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~input|o                                                                               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM|memory_rtl_0|auto_generated|ram_block1a0|clk0                                               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM|memory_rtl_0|auto_generated|ram_block1a18|clk0                                              ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~inputclkctrl|inclk[0]                                                                 ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~inputclkctrl|outclk                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[0]                                                                                    ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[10]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[11]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[12]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[13]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[14]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[15]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[16]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[17]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[18]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[19]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[1]                                                                                    ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[20]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[21]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[22]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[23]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[24]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[25]                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'BAout'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BAout ; Rise       ; BAout                         ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[23]                 ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[1]|dataa                ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[2]|dataa                ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[1]                  ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[2]                  ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~186|datac           ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~186|combout         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[11]|datac               ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[4]|datac                ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[23]|datab               ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[3]|datac                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[24]|datac               ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[26]|datac               ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[11]                 ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[3]                  ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[4]                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; BAout~input|o                 ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[12]|datac               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[9]|datad                ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[24]                 ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[26]                 ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[0]|datad                ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[10]|datad               ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[13]|datad               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[17]|datad               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[20]|datad               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[22]|datac               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[7]|datac                ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[18]|datad               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[19]|datad               ;
; 0.343  ; 0.343        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[12]                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[5]|datad                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[6]|datad                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[14]|datad               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[21]|datad               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[27]|datad               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[29]|datad               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]|datad               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[8]|datad                ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[22]                 ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[7]                  ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[16]|datad               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[25]|datad               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[15]|datad               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[28]|datad               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[30]|datad               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~186clkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~186clkctrl|outclk   ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[9]                  ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[0]                  ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[10]                 ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[13]                 ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[17]                 ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[20]                 ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[18]                 ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[19]                 ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[5]                  ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[6]                  ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[14]                 ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[21]                 ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[27]                 ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[29]                 ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[31]                 ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[8]                  ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[16]                 ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[25]                 ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[15]                 ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[28]                 ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[30]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; BAout~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; BAout~input|i                 ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[28]                 ;
; 0.627  ; 0.627        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[30]                 ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[15]                 ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[14]                 ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[16]                 ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[21]                 ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[25]                 ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[27]                 ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[29]                 ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[8]                  ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[31]                 ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[5]                  ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[6]                  ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[19]                 ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[17]                 ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[18]                 ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[20]                 ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[0]                  ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[10]                 ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[13]                 ;
; 0.636  ; 0.636        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[9]                  ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[28]|datad               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[30]|datad               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[31]~186clkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[31]~186clkctrl|outclk   ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[15]|datad               ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[22]                 ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[7]                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Gra'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Gra   ; Rise       ; Gra                                 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; Gra~input|o                         ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]|datab     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|datad   ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[1]|datad     ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[3]|datac     ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[3]        ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[0]|datac     ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[2]        ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[0]        ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|combout ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[1]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; Gra~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; Gra~input|i                         ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[1]        ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|combout ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[0]        ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[0]|datac     ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[2]        ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[3]        ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[3]|datac     ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[1]|datad     ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|datad   ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]|datab     ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; Gra~input|o                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'aluControl[0]'                                                            ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; aluControl[0] ; Rise       ; aluControl[0]               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; aluControl[0]~input|o       ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|Mux32~1|datad           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[17]|datac             ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[16]|datac             ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[25]|datac             ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[17]               ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[29]|datac             ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[2]|datac              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[5]|datac              ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[2]                ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[11]|datac             ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[13]|datac             ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[9]|datac              ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[16]               ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[5]                ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[10]|datad             ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[30]|datac             ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[8]|datad              ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[13]               ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[25]               ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[0]|datad              ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[12]|datad             ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[18]|datad             ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[19]|datad             ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[20]|datad             ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[29]               ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[11]               ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[9]                ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[14]|datad             ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[24]|datad             ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[3]|datad              ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[30]               ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[1]|datad              ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[23]|datad             ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[31]|datad             ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[7]|datad              ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[22]|datad             ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[26]|datad             ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[27]|datad             ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[28]|datad             ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[15]|datad             ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[21]|datad             ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|Mux65~1|datad           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[4]|datad              ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[6]|datad              ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|Mux32~1clkctrl|inclk[0] ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|Mux32~1clkctrl|outclk   ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|Mux32~1|combout         ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|Mux65~2|datad           ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[41]|dataa             ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[41]               ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[42]|datac             ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[42]               ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[40]|datab             ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[10]               ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[8]                ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[34]|datac             ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[0]                ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[12]               ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[18]               ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[19]               ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[20]               ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[63]|datac             ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[34]               ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[63]               ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[51]|datac             ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[14]               ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[24]               ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[3]                ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[52]|datac             ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[1]                ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[23]               ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[31]               ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[51]               ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[7]                ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[50]|datad             ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[22]               ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[26]               ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[27]               ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[28]               ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[52]               ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[32]|datad             ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[36]|datac             ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[43]|datad             ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[44]|datad             ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[45]|datad             ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[49]|datad             ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[15]               ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[21]               ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|Mux65~1|combout         ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[36]               ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[4]                ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[6]                ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[53]|datac             ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[56]|datac             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[37]|datad             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[38]|datad             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[48]|datad             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[59]|datad             ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; BAout          ; BAout         ; 3.823  ; 3.979  ; Fall       ; BAout           ;
; MDRout         ; BAout         ; 1.781  ; 2.062  ; Fall       ; BAout           ;
; PCout          ; BAout         ; 6.030  ; 6.451  ; Fall       ; BAout           ;
; Rout           ; BAout         ; 6.073  ; 6.407  ; Fall       ; BAout           ;
; ZLOout         ; BAout         ; 6.136  ; 6.448  ; Fall       ; BAout           ;
; ZMuxOut        ; BAout         ; 6.060  ; 6.445  ; Fall       ; BAout           ;
; ZSelect        ; BAout         ; 4.786  ; 5.126  ; Fall       ; BAout           ;
; Gra            ; Gra           ; 1.448  ; 1.575  ; Fall       ; Gra             ;
; Grb            ; Gra           ; 5.180  ; 5.499  ; Fall       ; Gra             ;
; read           ; RAMenable     ; 3.359  ; 3.756  ; Rise       ; RAMenable       ;
; write          ; RAMenable     ; 3.108  ; 3.503  ; Rise       ; RAMenable       ;
; aluControl[*]  ; aluControl[0] ; 28.410 ; 28.862 ; Fall       ; aluControl[0]   ;
;  aluControl[0] ; aluControl[0] ; 3.851  ; 3.965  ; Fall       ; aluControl[0]   ;
;  aluControl[1] ; aluControl[0] ; 6.865  ; 7.276  ; Fall       ; aluControl[0]   ;
;  aluControl[2] ; aluControl[0] ; 28.410 ; 28.862 ; Fall       ; aluControl[0]   ;
;  aluControl[3] ; aluControl[0] ; 5.975  ; 6.275  ; Fall       ; aluControl[0]   ;
;  aluControl[4] ; aluControl[0] ; 5.313  ; 5.697  ; Fall       ; aluControl[0]   ;
; IRin           ; clock         ; 3.483  ; 3.824  ; Rise       ; clock           ;
; IncPC          ; clock         ; 3.169  ; 3.486  ; Rise       ; clock           ;
; MARin          ; clock         ; 3.085  ; 3.480  ; Rise       ; clock           ;
; MDRin          ; clock         ; 3.790  ; 4.065  ; Rise       ; clock           ;
; Mdatain[*]     ; clock         ; 1.872  ; 2.345  ; Rise       ; clock           ;
;  Mdatain[0]    ; clock         ; 1.678  ; 2.057  ; Rise       ; clock           ;
;  Mdatain[1]    ; clock         ; 1.828  ; 2.198  ; Rise       ; clock           ;
;  Mdatain[2]    ; clock         ; 1.540  ; 1.901  ; Rise       ; clock           ;
;  Mdatain[3]    ; clock         ; 1.724  ; 2.110  ; Rise       ; clock           ;
;  Mdatain[4]    ; clock         ; 1.526  ; 1.888  ; Rise       ; clock           ;
;  Mdatain[5]    ; clock         ; 1.613  ; 2.090  ; Rise       ; clock           ;
;  Mdatain[6]    ; clock         ; 1.382  ; 1.753  ; Rise       ; clock           ;
;  Mdatain[7]    ; clock         ; 1.474  ; 1.871  ; Rise       ; clock           ;
;  Mdatain[8]    ; clock         ; 1.538  ; 1.969  ; Rise       ; clock           ;
;  Mdatain[9]    ; clock         ; 1.246  ; 1.607  ; Rise       ; clock           ;
;  Mdatain[10]   ; clock         ; 1.631  ; 2.015  ; Rise       ; clock           ;
;  Mdatain[11]   ; clock         ; 1.306  ; 1.656  ; Rise       ; clock           ;
;  Mdatain[12]   ; clock         ; 1.851  ; 2.287  ; Rise       ; clock           ;
;  Mdatain[13]   ; clock         ; 1.744  ; 2.108  ; Rise       ; clock           ;
;  Mdatain[14]   ; clock         ; 1.595  ; 1.930  ; Rise       ; clock           ;
;  Mdatain[15]   ; clock         ; 1.522  ; 1.935  ; Rise       ; clock           ;
;  Mdatain[16]   ; clock         ; 1.814  ; 2.187  ; Rise       ; clock           ;
;  Mdatain[17]   ; clock         ; 1.455  ; 1.816  ; Rise       ; clock           ;
;  Mdatain[18]   ; clock         ; 1.647  ; 2.056  ; Rise       ; clock           ;
;  Mdatain[19]   ; clock         ; 1.557  ; 1.945  ; Rise       ; clock           ;
;  Mdatain[20]   ; clock         ; 1.721  ; 2.140  ; Rise       ; clock           ;
;  Mdatain[21]   ; clock         ; 1.872  ; 2.345  ; Rise       ; clock           ;
;  Mdatain[22]   ; clock         ; 1.541  ; 1.913  ; Rise       ; clock           ;
;  Mdatain[23]   ; clock         ; 1.514  ; 1.903  ; Rise       ; clock           ;
;  Mdatain[24]   ; clock         ; 1.637  ; 2.019  ; Rise       ; clock           ;
;  Mdatain[25]   ; clock         ; 1.548  ; 1.931  ; Rise       ; clock           ;
;  Mdatain[26]   ; clock         ; 1.402  ; 1.767  ; Rise       ; clock           ;
;  Mdatain[27]   ; clock         ; 1.351  ; 1.727  ; Rise       ; clock           ;
;  Mdatain[28]   ; clock         ; 1.595  ; 1.948  ; Rise       ; clock           ;
;  Mdatain[29]   ; clock         ; 1.742  ; 2.175  ; Rise       ; clock           ;
;  Mdatain[30]   ; clock         ; 1.485  ; 1.909  ; Rise       ; clock           ;
;  Mdatain[31]   ; clock         ; 1.496  ; 1.840  ; Rise       ; clock           ;
; PCin           ; clock         ; 3.423  ; 3.763  ; Rise       ; clock           ;
; Rin            ; clock         ; 4.152  ; 4.403  ; Rise       ; clock           ;
; Yin            ; clock         ; 4.812  ; 5.074  ; Rise       ; clock           ;
; clear          ; clock         ; 4.977  ; 5.337  ; Rise       ; clock           ;
; read           ; clock         ; 2.068  ; 2.437  ; Rise       ; clock           ;
+----------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; BAout          ; BAout         ; 0.508  ; 0.316  ; Fall       ; BAout           ;
; MDRout         ; BAout         ; 1.047  ; 0.686  ; Fall       ; BAout           ;
; PCout          ; BAout         ; -0.557 ; -0.987 ; Fall       ; BAout           ;
; Rout           ; BAout         ; -1.656 ; -2.039 ; Fall       ; BAout           ;
; ZLOout         ; BAout         ; -0.679 ; -0.950 ; Fall       ; BAout           ;
; ZMuxOut        ; BAout         ; -0.608 ; -0.965 ; Fall       ; BAout           ;
; ZSelect        ; BAout         ; -0.548 ; -0.866 ; Fall       ; BAout           ;
; Gra            ; Gra           ; 0.118  ; -0.014 ; Fall       ; Gra             ;
; Grb            ; Gra           ; -2.005 ; -2.308 ; Fall       ; Gra             ;
; read           ; RAMenable     ; -1.865 ; -2.329 ; Rise       ; RAMenable       ;
; write          ; RAMenable     ; -1.765 ; -2.065 ; Rise       ; RAMenable       ;
; aluControl[*]  ; aluControl[0] ; 0.256  ; -0.116 ; Fall       ; aluControl[0]   ;
;  aluControl[0] ; aluControl[0] ; -0.230 ; -0.305 ; Fall       ; aluControl[0]   ;
;  aluControl[1] ; aluControl[0] ; -1.348 ; -1.723 ; Fall       ; aluControl[0]   ;
;  aluControl[2] ; aluControl[0] ; -0.945 ; -1.324 ; Fall       ; aluControl[0]   ;
;  aluControl[3] ; aluControl[0] ; 0.256  ; -0.116 ; Fall       ; aluControl[0]   ;
;  aluControl[4] ; aluControl[0] ; -0.544 ; -0.896 ; Fall       ; aluControl[0]   ;
; IRin           ; clock         ; -1.825 ; -2.171 ; Rise       ; clock           ;
; IncPC          ; clock         ; -2.831 ; -3.141 ; Rise       ; clock           ;
; MARin          ; clock         ; -1.490 ; -1.875 ; Rise       ; clock           ;
; MDRin          ; clock         ; -1.219 ; -1.681 ; Rise       ; clock           ;
; Mdatain[*]     ; clock         ; -0.918 ; -1.264 ; Rise       ; clock           ;
;  Mdatain[0]    ; clock         ; -1.285 ; -1.637 ; Rise       ; clock           ;
;  Mdatain[1]    ; clock         ; -1.473 ; -1.828 ; Rise       ; clock           ;
;  Mdatain[2]    ; clock         ; -1.155 ; -1.488 ; Rise       ; clock           ;
;  Mdatain[3]    ; clock         ; -1.329 ; -1.687 ; Rise       ; clock           ;
;  Mdatain[4]    ; clock         ; -1.187 ; -1.534 ; Rise       ; clock           ;
;  Mdatain[5]    ; clock         ; -1.226 ; -1.673 ; Rise       ; clock           ;
;  Mdatain[6]    ; clock         ; -1.046 ; -1.402 ; Rise       ; clock           ;
;  Mdatain[7]    ; clock         ; -1.088 ; -1.458 ; Rise       ; clock           ;
;  Mdatain[8]    ; clock         ; -1.154 ; -1.558 ; Rise       ; clock           ;
;  Mdatain[9]    ; clock         ; -0.918 ; -1.264 ; Rise       ; clock           ;
;  Mdatain[10]   ; clock         ; -1.247 ; -1.604 ; Rise       ; clock           ;
;  Mdatain[11]   ; clock         ; -0.973 ; -1.310 ; Rise       ; clock           ;
;  Mdatain[12]   ; clock         ; -1.455 ; -1.865 ; Rise       ; clock           ;
;  Mdatain[13]   ; clock         ; -1.347 ; -1.686 ; Rise       ; clock           ;
;  Mdatain[14]   ; clock         ; -1.214 ; -1.525 ; Rise       ; clock           ;
;  Mdatain[15]   ; clock         ; -1.134 ; -1.519 ; Rise       ; clock           ;
;  Mdatain[16]   ; clock         ; -1.416 ; -1.762 ; Rise       ; clock           ;
;  Mdatain[17]   ; clock         ; -1.121 ; -1.467 ; Rise       ; clock           ;
;  Mdatain[18]   ; clock         ; -1.299 ; -1.692 ; Rise       ; clock           ;
;  Mdatain[19]   ; clock         ; -1.214 ; -1.586 ; Rise       ; clock           ;
;  Mdatain[20]   ; clock         ; -1.357 ; -1.751 ; Rise       ; clock           ;
;  Mdatain[21]   ; clock         ; -1.478 ; -1.921 ; Rise       ; clock           ;
;  Mdatain[22]   ; clock         ; -1.197 ; -1.555 ; Rise       ; clock           ;
;  Mdatain[23]   ; clock         ; -1.131 ; -1.493 ; Rise       ; clock           ;
;  Mdatain[24]   ; clock         ; -1.293 ; -1.659 ; Rise       ; clock           ;
;  Mdatain[25]   ; clock         ; -1.165 ; -1.521 ; Rise       ; clock           ;
;  Mdatain[26]   ; clock         ; -1.065 ; -1.415 ; Rise       ; clock           ;
;  Mdatain[27]   ; clock         ; -1.016 ; -1.378 ; Rise       ; clock           ;
;  Mdatain[28]   ; clock         ; -1.251 ; -1.590 ; Rise       ; clock           ;
;  Mdatain[29]   ; clock         ; -1.352 ; -1.757 ; Rise       ; clock           ;
;  Mdatain[30]   ; clock         ; -1.131 ; -1.530 ; Rise       ; clock           ;
;  Mdatain[31]   ; clock         ; -1.157 ; -1.487 ; Rise       ; clock           ;
; PCin           ; clock         ; -1.325 ; -1.751 ; Rise       ; clock           ;
; Rin            ; clock         ; -2.152 ; -2.456 ; Rise       ; clock           ;
; Yin            ; clock         ; -1.951 ; -2.203 ; Rise       ; clock           ;
; clear          ; clock         ; -1.234 ; -1.644 ; Rise       ; clock           ;
; read           ; clock         ; -1.040 ; -1.423 ; Rise       ; clock           ;
+----------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; DummyOut[*]   ; clock      ; 7.201 ; 7.323 ; Rise       ; clock           ;
;  DummyOut[0]  ; clock      ; 6.309 ; 6.348 ; Rise       ; clock           ;
;  DummyOut[1]  ; clock      ; 7.002 ; 7.090 ; Rise       ; clock           ;
;  DummyOut[2]  ; clock      ; 5.654 ; 5.625 ; Rise       ; clock           ;
;  DummyOut[3]  ; clock      ; 5.968 ; 5.931 ; Rise       ; clock           ;
;  DummyOut[4]  ; clock      ; 5.903 ; 5.888 ; Rise       ; clock           ;
;  DummyOut[5]  ; clock      ; 6.026 ; 5.984 ; Rise       ; clock           ;
;  DummyOut[6]  ; clock      ; 5.628 ; 5.591 ; Rise       ; clock           ;
;  DummyOut[7]  ; clock      ; 5.508 ; 5.510 ; Rise       ; clock           ;
;  DummyOut[8]  ; clock      ; 7.201 ; 7.323 ; Rise       ; clock           ;
;  DummyOut[9]  ; clock      ; 6.305 ; 6.294 ; Rise       ; clock           ;
;  DummyOut[10] ; clock      ; 6.602 ; 6.573 ; Rise       ; clock           ;
;  DummyOut[11] ; clock      ; 6.275 ; 6.275 ; Rise       ; clock           ;
;  DummyOut[12] ; clock      ; 6.263 ; 6.262 ; Rise       ; clock           ;
;  DummyOut[13] ; clock      ; 6.144 ; 6.113 ; Rise       ; clock           ;
;  DummyOut[14] ; clock      ; 6.216 ; 6.196 ; Rise       ; clock           ;
;  DummyOut[15] ; clock      ; 5.996 ; 5.977 ; Rise       ; clock           ;
;  DummyOut[16] ; clock      ; 6.065 ; 6.002 ; Rise       ; clock           ;
;  DummyOut[17] ; clock      ; 6.040 ; 6.069 ; Rise       ; clock           ;
;  DummyOut[18] ; clock      ; 6.521 ; 6.462 ; Rise       ; clock           ;
;  DummyOut[19] ; clock      ; 6.774 ; 6.797 ; Rise       ; clock           ;
;  DummyOut[20] ; clock      ; 5.890 ; 5.861 ; Rise       ; clock           ;
;  DummyOut[21] ; clock      ; 5.973 ; 5.907 ; Rise       ; clock           ;
;  DummyOut[22] ; clock      ; 6.621 ; 6.585 ; Rise       ; clock           ;
;  DummyOut[23] ; clock      ; 6.522 ; 6.474 ; Rise       ; clock           ;
;  DummyOut[24] ; clock      ; 5.879 ; 5.841 ; Rise       ; clock           ;
;  DummyOut[25] ; clock      ; 5.956 ; 5.933 ; Rise       ; clock           ;
;  DummyOut[26] ; clock      ; 6.757 ; 6.758 ; Rise       ; clock           ;
;  DummyOut[27] ; clock      ; 6.451 ; 6.438 ; Rise       ; clock           ;
;  DummyOut[28] ; clock      ; 6.144 ; 6.094 ; Rise       ; clock           ;
;  DummyOut[29] ; clock      ; 5.697 ; 5.687 ; Rise       ; clock           ;
;  DummyOut[30] ; clock      ; 5.668 ; 5.659 ; Rise       ; clock           ;
;  DummyOut[31] ; clock      ; 5.718 ; 5.671 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; DummyOut[*]   ; clock      ; 5.400 ; 5.402 ; Rise       ; clock           ;
;  DummyOut[0]  ; clock      ; 6.165 ; 6.200 ; Rise       ; clock           ;
;  DummyOut[1]  ; clock      ; 6.882 ; 6.971 ; Rise       ; clock           ;
;  DummyOut[2]  ; clock      ; 5.540 ; 5.512 ; Rise       ; clock           ;
;  DummyOut[3]  ; clock      ; 5.841 ; 5.805 ; Rise       ; clock           ;
;  DummyOut[4]  ; clock      ; 5.778 ; 5.763 ; Rise       ; clock           ;
;  DummyOut[5]  ; clock      ; 5.893 ; 5.850 ; Rise       ; clock           ;
;  DummyOut[6]  ; clock      ; 5.515 ; 5.479 ; Rise       ; clock           ;
;  DummyOut[7]  ; clock      ; 5.400 ; 5.402 ; Rise       ; clock           ;
;  DummyOut[8]  ; clock      ; 7.073 ; 7.194 ; Rise       ; clock           ;
;  DummyOut[9]  ; clock      ; 6.158 ; 6.145 ; Rise       ; clock           ;
;  DummyOut[10] ; clock      ; 6.443 ; 6.414 ; Rise       ; clock           ;
;  DummyOut[11] ; clock      ; 6.136 ; 6.135 ; Rise       ; clock           ;
;  DummyOut[12] ; clock      ; 6.121 ; 6.118 ; Rise       ; clock           ;
;  DummyOut[13] ; clock      ; 6.004 ; 5.972 ; Rise       ; clock           ;
;  DummyOut[14] ; clock      ; 6.080 ; 6.060 ; Rise       ; clock           ;
;  DummyOut[15] ; clock      ; 5.870 ; 5.851 ; Rise       ; clock           ;
;  DummyOut[16] ; clock      ; 5.934 ; 5.873 ; Rise       ; clock           ;
;  DummyOut[17] ; clock      ; 5.910 ; 5.937 ; Rise       ; clock           ;
;  DummyOut[18] ; clock      ; 6.366 ; 6.307 ; Rise       ; clock           ;
;  DummyOut[19] ; clock      ; 6.615 ; 6.636 ; Rise       ; clock           ;
;  DummyOut[20] ; clock      ; 5.766 ; 5.738 ; Rise       ; clock           ;
;  DummyOut[21] ; clock      ; 5.839 ; 5.773 ; Rise       ; clock           ;
;  DummyOut[22] ; clock      ; 6.461 ; 6.424 ; Rise       ; clock           ;
;  DummyOut[23] ; clock      ; 6.372 ; 6.326 ; Rise       ; clock           ;
;  DummyOut[24] ; clock      ; 5.755 ; 5.718 ; Rise       ; clock           ;
;  DummyOut[25] ; clock      ; 5.829 ; 5.806 ; Rise       ; clock           ;
;  DummyOut[26] ; clock      ; 6.598 ; 6.599 ; Rise       ; clock           ;
;  DummyOut[27] ; clock      ; 6.306 ; 6.292 ; Rise       ; clock           ;
;  DummyOut[28] ; clock      ; 6.010 ; 5.962 ; Rise       ; clock           ;
;  DummyOut[29] ; clock      ; 5.581 ; 5.571 ; Rise       ; clock           ;
;  DummyOut[30] ; clock      ; 5.546 ; 5.536 ; Rise       ; clock           ;
;  DummyOut[31] ; clock      ; 5.595 ; 5.548 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------+
; Fast 1200mV 0C Model Setup Summary      ;
+---------------+---------+---------------+
; Clock         ; Slack   ; End Point TNS ;
+---------------+---------+---------------+
; aluControl[0] ; -79.337 ; -3897.163     ;
; clock         ; -3.274  ; -585.957      ;
; BAout         ; -2.193  ; -49.815       ;
; Gra           ; -0.995  ; -2.909        ;
; RAMenable     ; -0.363  ; -11.598       ;
+---------------+---------+---------------+


+----------------------------------------+
; Fast 1200mV 0C Model Hold Summary      ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; BAout         ; -0.451 ; -1.403        ;
; Gra           ; -0.002 ; -0.002        ;
; aluControl[0] ; 0.079  ; 0.000         ;
; RAMenable     ; 0.099  ; 0.000         ;
; clock         ; 0.187  ; 0.000         ;
+---------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; clock         ; -3.000 ; -267.350                ;
; RAMenable     ; -3.000 ; -45.579                 ;
; BAout         ; -3.000 ; -8.484                  ;
; aluControl[0] ; -3.000 ; -3.546                  ;
; Gra           ; -3.000 ; -3.000                  ;
+---------------+--------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'aluControl[0]'                                                                     ;
+---------+---------------+---------------+--------------+---------------+--------------+------------+------------+
; Slack   ; From Node     ; To Node       ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------+---------------+--------------+---------------+--------------+------------+------------+
; -79.337 ; Bus:bus|q[0]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.541     ; 78.235     ;
; -79.297 ; Bus:bus|q[4]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.615     ; 78.121     ;
; -79.259 ; Bus:bus|q[2]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.692     ; 78.006     ;
; -79.196 ; Bus:bus|q[1]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.694     ; 77.941     ;
; -79.139 ; Bus:bus|q[7]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.635     ; 77.943     ;
; -79.093 ; Bus:bus|q[3]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.612     ; 77.920     ;
; -79.032 ; Bus:bus|q[8]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.528     ; 77.943     ;
; -78.975 ; Bus:bus|q[6]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.537     ; 77.877     ;
; -78.968 ; Bus:bus|q[9]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.555     ; 77.852     ;
; -78.945 ; Bus:bus|q[5]  ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.536     ; 77.848     ;
; -78.747 ; Bus:bus|q[0]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.465     ; 78.758     ;
; -78.707 ; Bus:bus|q[4]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.539     ; 78.644     ;
; -78.669 ; Bus:bus|q[2]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.616     ; 78.529     ;
; -78.644 ; Bus:bus|q[12] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.638     ; 77.445     ;
; -78.619 ; Bus:bus|q[10] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.551     ; 77.507     ;
; -78.606 ; Bus:bus|q[1]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.618     ; 78.464     ;
; -78.585 ; Bus:bus|q[11] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.624     ; 77.400     ;
; -78.549 ; Bus:bus|q[7]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.559     ; 78.466     ;
; -78.535 ; Bus:bus|q[0]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.546     ; 78.519     ;
; -78.503 ; Bus:bus|q[3]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.536     ; 78.443     ;
; -78.495 ; Bus:bus|q[4]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.620     ; 78.405     ;
; -78.457 ; Bus:bus|q[2]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.697     ; 78.290     ;
; -78.456 ; Bus:bus|q[13] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.552     ; 77.343     ;
; -78.442 ; Bus:bus|q[8]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.452     ; 78.466     ;
; -78.440 ; Bus:bus|q[0]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.542     ; 78.428     ;
; -78.400 ; Bus:bus|q[4]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.616     ; 78.314     ;
; -78.394 ; Bus:bus|q[1]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.699     ; 78.225     ;
; -78.385 ; Bus:bus|q[6]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.461     ; 78.400     ;
; -78.378 ; Bus:bus|q[0]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.539     ; 78.369     ;
; -78.378 ; Bus:bus|q[9]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.479     ; 78.375     ;
; -78.371 ; Bus:bus|q[16] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.526     ; 77.284     ;
; -78.362 ; Bus:bus|q[2]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.693     ; 78.199     ;
; -78.355 ; Bus:bus|q[5]  ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.460     ; 78.371     ;
; -78.338 ; Bus:bus|q[4]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.613     ; 78.255     ;
; -78.337 ; Bus:bus|q[7]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.640     ; 78.227     ;
; -78.333 ; Bus:bus|q[14] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.528     ; 77.244     ;
; -78.321 ; Bus:bus|q[18] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.534     ; 77.226     ;
; -78.300 ; Bus:bus|q[2]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.690     ; 78.140     ;
; -78.299 ; Bus:bus|q[1]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.695     ; 78.134     ;
; -78.291 ; Bus:bus|q[3]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.617     ; 78.204     ;
; -78.283 ; Bus:bus|q[0]  ; ALU:alu|C[45] ; BAout        ; aluControl[0] ; 1.000        ; -0.524     ; 78.289     ;
; -78.283 ; Bus:bus|q[17] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.534     ; 77.188     ;
; -78.265 ; Bus:bus|q[0]  ; ALU:alu|C[61] ; BAout        ; aluControl[0] ; 1.000        ; -0.457     ; 78.278     ;
; -78.243 ; Bus:bus|q[4]  ; ALU:alu|C[45] ; BAout        ; aluControl[0] ; 1.000        ; -0.598     ; 78.175     ;
; -78.242 ; Bus:bus|q[7]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.636     ; 78.136     ;
; -78.237 ; Bus:bus|q[1]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.692     ; 78.075     ;
; -78.231 ; Bus:bus|q[15] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.517     ; 77.153     ;
; -78.230 ; Bus:bus|q[8]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.533     ; 78.227     ;
; -78.226 ; Bus:bus|q[0]  ; ALU:alu|C[55] ; BAout        ; aluControl[0] ; 1.000        ; -0.540     ; 78.217     ;
; -78.225 ; Bus:bus|q[0]  ; ALU:alu|C[53] ; BAout        ; aluControl[0] ; 1.000        ; -0.446     ; 78.248     ;
; -78.225 ; Bus:bus|q[4]  ; ALU:alu|C[61] ; BAout        ; aluControl[0] ; 1.000        ; -0.531     ; 78.164     ;
; -78.219 ; Bus:bus|q[19] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.533     ; 77.125     ;
; -78.216 ; Bus:bus|q[0]  ; ALU:alu|C[60] ; BAout        ; aluControl[0] ; 1.000        ; -0.460     ; 78.225     ;
; -78.214 ; Bus:bus|q[20] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.533     ; 77.120     ;
; -78.205 ; Bus:bus|q[2]  ; ALU:alu|C[45] ; BAout        ; aluControl[0] ; 1.000        ; -0.675     ; 78.060     ;
; -78.196 ; Bus:bus|q[3]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.613     ; 78.113     ;
; -78.187 ; Bus:bus|q[2]  ; ALU:alu|C[61] ; BAout        ; aluControl[0] ; 1.000        ; -0.608     ; 78.049     ;
; -78.186 ; Bus:bus|q[4]  ; ALU:alu|C[55] ; BAout        ; aluControl[0] ; 1.000        ; -0.614     ; 78.103     ;
; -78.185 ; Bus:bus|q[4]  ; ALU:alu|C[53] ; BAout        ; aluControl[0] ; 1.000        ; -0.520     ; 78.134     ;
; -78.180 ; Bus:bus|q[7]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.633     ; 78.077     ;
; -78.176 ; Bus:bus|q[4]  ; ALU:alu|C[60] ; BAout        ; aluControl[0] ; 1.000        ; -0.534     ; 78.111     ;
; -78.173 ; Bus:bus|q[6]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.542     ; 78.161     ;
; -78.168 ; Bus:bus|q[0]  ; ALU:alu|C[59] ; BAout        ; aluControl[0] ; 1.000        ; -0.531     ; 78.167     ;
; -78.166 ; Bus:bus|q[9]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.560     ; 78.136     ;
; -78.161 ; Bus:bus|q[31] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.524     ; 77.076     ;
; -78.151 ; Bus:bus|q[0]  ; ALU:alu|C[47] ; BAout        ; aluControl[0] ; 1.000        ; -0.463     ; 78.158     ;
; -78.148 ; Bus:bus|q[2]  ; ALU:alu|C[55] ; BAout        ; aluControl[0] ; 1.000        ; -0.691     ; 77.988     ;
; -78.147 ; Bus:bus|q[2]  ; ALU:alu|C[53] ; BAout        ; aluControl[0] ; 1.000        ; -0.597     ; 78.019     ;
; -78.143 ; Bus:bus|q[5]  ; ALU:alu|C[62] ; BAout        ; aluControl[0] ; 1.000        ; -0.541     ; 78.132     ;
; -78.142 ; Bus:bus|q[1]  ; ALU:alu|C[45] ; BAout        ; aluControl[0] ; 1.000        ; -0.677     ; 77.995     ;
; -78.138 ; Bus:bus|q[2]  ; ALU:alu|C[60] ; BAout        ; aluControl[0] ; 1.000        ; -0.611     ; 77.996     ;
; -78.137 ; Bus:bus|q[22] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.632     ; 76.944     ;
; -78.135 ; Bus:bus|q[0]  ; ALU:alu|C[43] ; BAout        ; aluControl[0] ; 1.000        ; -0.524     ; 78.141     ;
; -78.135 ; Bus:bus|q[8]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.529     ; 78.136     ;
; -78.134 ; Bus:bus|q[3]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.610     ; 78.054     ;
; -78.128 ; Bus:bus|q[4]  ; ALU:alu|C[59] ; BAout        ; aluControl[0] ; 1.000        ; -0.605     ; 78.053     ;
; -78.124 ; Bus:bus|q[1]  ; ALU:alu|C[61] ; BAout        ; aluControl[0] ; 1.000        ; -0.610     ; 77.984     ;
; -78.116 ; Bus:bus|q[23] ; ALU:alu|C[54] ; BAout        ; aluControl[0] ; 1.000        ; -0.695     ; 76.860     ;
; -78.111 ; Bus:bus|q[4]  ; ALU:alu|C[47] ; BAout        ; aluControl[0] ; 1.000        ; -0.537     ; 78.044     ;
; -78.095 ; Bus:bus|q[4]  ; ALU:alu|C[43] ; BAout        ; aluControl[0] ; 1.000        ; -0.598     ; 78.027     ;
; -78.090 ; Bus:bus|q[2]  ; ALU:alu|C[59] ; BAout        ; aluControl[0] ; 1.000        ; -0.682     ; 77.938     ;
; -78.085 ; Bus:bus|q[7]  ; ALU:alu|C[45] ; BAout        ; aluControl[0] ; 1.000        ; -0.618     ; 77.997     ;
; -78.085 ; Bus:bus|q[1]  ; ALU:alu|C[55] ; BAout        ; aluControl[0] ; 1.000        ; -0.693     ; 77.923     ;
; -78.084 ; Bus:bus|q[1]  ; ALU:alu|C[53] ; BAout        ; aluControl[0] ; 1.000        ; -0.599     ; 77.954     ;
; -78.078 ; Bus:bus|q[6]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.538     ; 78.070     ;
; -78.075 ; Bus:bus|q[1]  ; ALU:alu|C[60] ; BAout        ; aluControl[0] ; 1.000        ; -0.613     ; 77.931     ;
; -78.073 ; Bus:bus|q[8]  ; ALU:alu|C[58] ; BAout        ; aluControl[0] ; 1.000        ; -0.526     ; 78.077     ;
; -78.073 ; Bus:bus|q[2]  ; ALU:alu|C[47] ; BAout        ; aluControl[0] ; 1.000        ; -0.614     ; 77.929     ;
; -78.071 ; Bus:bus|q[9]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.556     ; 78.045     ;
; -78.067 ; Bus:bus|q[7]  ; ALU:alu|C[61] ; BAout        ; aluControl[0] ; 1.000        ; -0.551     ; 77.986     ;
; -78.065 ; Bus:bus|q[0]  ; ALU:alu|C[49] ; BAout        ; aluControl[0] ; 1.000        ; -0.524     ; 78.071     ;
; -78.063 ; Bus:bus|q[0]  ; ALU:alu|C[41] ; BAout        ; aluControl[0] ; 1.000        ; -0.382     ; 78.172     ;
; -78.057 ; Bus:bus|q[2]  ; ALU:alu|C[43] ; BAout        ; aluControl[0] ; 1.000        ; -0.675     ; 77.912     ;
; -78.054 ; Bus:bus|q[12] ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.562     ; 77.968     ;
; -78.048 ; Bus:bus|q[0]  ; ALU:alu|C[33] ; BAout        ; aluControl[0] ; 1.000        ; -0.530     ; 78.143     ;
; -78.048 ; Bus:bus|q[5]  ; ALU:alu|C[57] ; BAout        ; aluControl[0] ; 1.000        ; -0.537     ; 78.041     ;
; -78.039 ; Bus:bus|q[3]  ; ALU:alu|C[45] ; BAout        ; aluControl[0] ; 1.000        ; -0.595     ; 77.974     ;
; -78.029 ; Bus:bus|q[0]  ; ALU:alu|C[39] ; BAout        ; aluControl[0] ; 1.000        ; -0.538     ; 78.021     ;
; -78.029 ; Bus:bus|q[10] ; ALU:alu|C[63] ; BAout        ; aluControl[0] ; 1.000        ; -0.475     ; 78.030     ;
; -78.028 ; Bus:bus|q[7]  ; ALU:alu|C[55] ; BAout        ; aluControl[0] ; 1.000        ; -0.634     ; 77.925     ;
+---------+---------------+---------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                            ;
+--------+---------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.274 ; Bus:bus|q[19] ; register:R1|q[19]                                                                               ; BAout        ; clock       ; 0.500        ; -1.761     ; 1.980      ;
; -3.144 ; Bus:bus|q[1]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -1.979     ; 1.654      ;
; -3.143 ; Bus:bus|q[1]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -1.977     ; 1.655      ;
; -3.141 ; Bus:bus|q[7]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -1.920     ; 1.710      ;
; -3.124 ; Bus:bus|q[2]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -1.975     ; 1.638      ;
; -3.115 ; Bus:bus|q[2]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -1.977     ; 1.627      ;
; -3.060 ; Bus:bus|q[0]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -1.824     ; 1.725      ;
; -3.029 ; Bus:bus|q[11] ; register:R1|q[11]                                                                               ; BAout        ; clock       ; 0.500        ; -1.851     ; 1.645      ;
; -3.001 ; Bus:bus|q[5]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -1.819     ; 1.671      ;
; -2.987 ; Bus:bus|q[3]  ; MDR:MDR|Q[3]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.037     ; 1.417      ;
; -2.984 ; Bus:bus|q[6]  ; register:R2|q[6]                                                                                ; BAout        ; clock       ; 0.500        ; -1.785     ; 1.666      ;
; -2.979 ; Bus:bus|q[6]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -1.822     ; 1.646      ;
; -2.968 ; Bus:bus|q[3]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -1.895     ; 1.562      ;
; -2.967 ; Bus:bus|q[6]  ; reg0:R0|register:R0|q[6]                                                                        ; BAout        ; clock       ; 0.500        ; -1.771     ; 1.663      ;
; -2.967 ; Bus:bus|q[7]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -1.918     ; 1.538      ;
; -2.955 ; Bus:bus|q[1]  ; register:R3|q[1]                                                                                ; BAout        ; clock       ; 0.500        ; -2.130     ; 1.292      ;
; -2.951 ; Bus:bus|q[1]  ; register:R2|q[1]                                                                                ; BAout        ; clock       ; 0.500        ; -2.130     ; 1.288      ;
; -2.923 ; Bus:bus|q[8]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -1.811     ; 1.601      ;
; -2.889 ; Bus:bus|q[0]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -1.826     ; 1.552      ;
; -2.878 ; Bus:bus|q[2]  ; MDR:MDR|Q[2]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.120     ; 1.225      ;
; -2.872 ; Bus:bus|q[6]  ; register:MAR|q[6]                                                                               ; BAout        ; clock       ; 0.500        ; -1.962     ; 1.377      ;
; -2.854 ; Bus:bus|q[3]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -1.897     ; 1.446      ;
; -2.853 ; Bus:bus|q[6]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; BAout        ; clock       ; 0.500        ; -1.820     ; 1.522      ;
; -2.833 ; Bus:bus|q[4]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -1.900     ; 1.422      ;
; -2.821 ; Bus:bus|q[8]  ; register:MAR|q[8]                                                                               ; BAout        ; clock       ; 0.500        ; -1.956     ; 1.332      ;
; -2.807 ; Bus:bus|q[1]  ; pc:PC|q[1]                                                                                      ; BAout        ; clock       ; 0.500        ; -2.129     ; 1.145      ;
; -2.795 ; Bus:bus|q[23] ; MDR:MDR|Q[23]                                                                                   ; BAout        ; clock       ; 0.500        ; -2.123     ; 1.139      ;
; -2.795 ; Bus:bus|q[5]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -1.821     ; 1.463      ;
; -2.789 ; Bus:bus|q[2]  ; register:MAR|q[2]                                                                               ; BAout        ; clock       ; 0.500        ; -2.122     ; 1.134      ;
; -2.774 ; Bus:bus|q[4]  ; register:R2|q[4]                                                                                ; BAout        ; clock       ; 0.500        ; -1.863     ; 1.378      ;
; -2.767 ; Bus:bus|q[8]  ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -1.813     ; 1.443      ;
; -2.764 ; Bus:bus|q[5]  ; register:MAR|q[5]                                                                               ; BAout        ; clock       ; 0.500        ; -1.964     ; 1.267      ;
; -2.761 ; Bus:bus|q[16] ; pc:PC|q[16]                                                                                     ; BAout        ; clock       ; 0.500        ; -1.967     ; 1.261      ;
; -2.758 ; Bus:bus|q[4]  ; reg0:R0|register:R0|q[4]                                                                        ; BAout        ; clock       ; 0.500        ; -1.849     ; 1.376      ;
; -2.754 ; Bus:bus|q[1]  ; register:R1|q[1]                                                                                ; BAout        ; clock       ; 0.500        ; -2.122     ; 1.099      ;
; -2.754 ; Bus:bus|q[1]  ; register:Y|q[1]                                                                                 ; BAout        ; clock       ; 0.500        ; -1.945     ; 1.276      ;
; -2.752 ; Bus:bus|q[1]  ; reg0:R0|register:R0|q[1]                                                                        ; BAout        ; clock       ; 0.500        ; -2.122     ; 1.097      ;
; -2.740 ; Bus:bus|q[26] ; register:Y|q[26]                                                                                ; BAout        ; clock       ; 0.500        ; -1.820     ; 1.387      ;
; -2.728 ; Bus:bus|q[28] ; pc:PC|q[28]                                                                                     ; BAout        ; clock       ; 0.500        ; -1.960     ; 1.235      ;
; -2.724 ; Bus:bus|q[2]  ; pc:PC|q[2]                                                                                      ; BAout        ; clock       ; 0.500        ; -2.127     ; 1.064      ;
; -2.723 ; Bus:bus|q[17] ; reg0:R0|register:R0|q[17]                                                                       ; BAout        ; clock       ; 0.500        ; -1.775     ; 1.415      ;
; -2.720 ; Bus:bus|q[23] ; register:IR|q[23]                                                                               ; BAout        ; clock       ; 0.500        ; -2.111     ; 1.076      ;
; -2.711 ; Bus:bus|q[8]  ; MDR:MDR|Q[8]                                                                                    ; BAout        ; clock       ; 0.500        ; -1.956     ; 1.222      ;
; -2.710 ; Bus:bus|q[9]  ; register:R2|q[9]                                                                                ; BAout        ; clock       ; 0.500        ; -1.971     ; 1.206      ;
; -2.709 ; Bus:bus|q[17] ; register:R1|q[17]                                                                               ; BAout        ; clock       ; 0.500        ; -1.762     ; 1.414      ;
; -2.707 ; Bus:bus|q[0]  ; MDR:MDR|Q[0]                                                                                    ; BAout        ; clock       ; 0.500        ; -1.966     ; 1.208      ;
; -2.695 ; Bus:bus|q[31] ; register:R1|q[31]                                                                               ; BAout        ; clock       ; 0.500        ; -1.964     ; 1.198      ;
; -2.692 ; Bus:bus|q[30] ; pc:PC|q[30]                                                                                     ; BAout        ; clock       ; 0.500        ; -1.963     ; 1.196      ;
; -2.691 ; Bus:bus|q[31] ; reg0:R0|register:R0|q[31]                                                                       ; BAout        ; clock       ; 0.500        ; -1.964     ; 1.194      ;
; -2.690 ; Bus:bus|q[4]  ; register:MAR|q[4]                                                                               ; BAout        ; clock       ; 0.500        ; -2.043     ; 1.114      ;
; -2.688 ; Bus:bus|q[25] ; register:R3|q[25]                                                                               ; BAout        ; clock       ; 0.500        ; -1.953     ; 1.202      ;
; -2.683 ; Bus:bus|q[9]  ; MDR:MDR|Q[9]                                                                                    ; BAout        ; clock       ; 0.500        ; -1.980     ; 1.170      ;
; -2.681 ; Bus:bus|q[6]  ; pc:PC|q[6]                                                                                      ; BAout        ; clock       ; 0.500        ; -1.972     ; 1.176      ;
; -2.679 ; Bus:bus|q[24] ; reg0:R0|register:R0|q[24]                                                                       ; BAout        ; clock       ; 0.500        ; -1.858     ; 1.288      ;
; -2.675 ; Bus:bus|q[0]  ; register:MAR|q[0]                                                                               ; BAout        ; clock       ; 0.500        ; -1.971     ; 1.171      ;
; -2.672 ; Bus:bus|q[31] ; pc:PC|q[31]                                                                                     ; BAout        ; clock       ; 0.500        ; -1.965     ; 1.174      ;
; -2.670 ; Bus:bus|q[29] ; register:R3|q[29]                                                                               ; BAout        ; clock       ; 0.500        ; -1.960     ; 1.177      ;
; -2.670 ; Bus:bus|q[6]  ; MDR:MDR|Q[6]                                                                                    ; BAout        ; clock       ; 0.500        ; -1.962     ; 1.175      ;
; -2.665 ; Bus:bus|q[20] ; MDR:MDR|Q[20]                                                                                   ; BAout        ; clock       ; 0.500        ; -1.961     ; 1.171      ;
; -2.663 ; Bus:bus|q[29] ; register:R2|q[29]                                                                               ; BAout        ; clock       ; 0.500        ; -1.960     ; 1.170      ;
; -2.661 ; Bus:bus|q[4]  ; register:Y|q[4]                                                                                 ; BAout        ; clock       ; 0.500        ; -2.044     ; 1.084      ;
; -2.650 ; Bus:bus|q[3]  ; pc:PC|q[3]                                                                                      ; BAout        ; clock       ; 0.500        ; -2.047     ; 1.070      ;
; -2.649 ; Bus:bus|q[11] ; pc:PC|q[11]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.059     ; 1.057      ;
; -2.642 ; Bus:bus|q[13] ; register:R2|q[13]                                                                               ; BAout        ; clock       ; 0.500        ; -1.968     ; 1.141      ;
; -2.642 ; Bus:bus|q[7]  ; MDR:MDR|Q[7]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.060     ; 1.049      ;
; -2.642 ; Bus:bus|q[3]  ; register:MAR|q[3]                                                                               ; BAout        ; clock       ; 0.500        ; -2.042     ; 1.067      ;
; -2.641 ; Bus:bus|q[17] ; register:IR|q[17]                                                                               ; BAout        ; clock       ; 0.500        ; -1.961     ; 1.147      ;
; -2.640 ; Bus:bus|q[13] ; register:R3|q[13]                                                                               ; BAout        ; clock       ; 0.500        ; -1.968     ; 1.139      ;
; -2.638 ; Bus:bus|q[20] ; reg0:R0|register:R0|q[20]                                                                       ; BAout        ; clock       ; 0.500        ; -1.776     ; 1.329      ;
; -2.636 ; Bus:bus|q[22] ; MDR:MDR|Q[22]                                                                                   ; BAout        ; clock       ; 0.500        ; -2.060     ; 1.043      ;
; -2.632 ; Bus:bus|q[13] ; pc:PC|q[13]                                                                                     ; BAout        ; clock       ; 0.500        ; -1.987     ; 1.112      ;
; -2.632 ; Bus:bus|q[26] ; register:IR|q[26]                                                                               ; BAout        ; clock       ; 0.500        ; -2.027     ; 1.072      ;
; -2.628 ; Bus:bus|q[11] ; register:R3|q[11]                                                                               ; BAout        ; clock       ; 0.500        ; -2.040     ; 1.055      ;
; -2.628 ; Bus:bus|q[22] ; pc:PC|q[22]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.073     ; 1.022      ;
; -2.627 ; Bus:bus|q[20] ; register:R2|q[20]                                                                               ; BAout        ; clock       ; 0.500        ; -1.762     ; 1.332      ;
; -2.622 ; Bus:bus|q[11] ; register:R2|q[11]                                                                               ; BAout        ; clock       ; 0.500        ; -2.040     ; 1.049      ;
; -2.620 ; Bus:bus|q[7]  ; register:MAR|q[7]                                                                               ; BAout        ; clock       ; 0.500        ; -2.065     ; 1.022      ;
; -2.620 ; Bus:bus|q[24] ; MDR:MDR|Q[24]                                                                                   ; BAout        ; clock       ; 0.500        ; -2.030     ; 1.057      ;
; -2.614 ; Bus:bus|q[1]  ; register:MAR|q[1]                                                                               ; BAout        ; clock       ; 0.500        ; -2.122     ; 0.959      ;
; -2.613 ; Bus:bus|q[1]  ; MDR:MDR|Q[1]                                                                                    ; BAout        ; clock       ; 0.500        ; -2.122     ; 0.958      ;
; -2.612 ; Bus:bus|q[31] ; register:Y|q[31]                                                                                ; BAout        ; clock       ; 0.500        ; -1.941     ; 1.138      ;
; -2.595 ; Bus:bus|q[8]  ; register:R3|q[8]                                                                                ; BAout        ; clock       ; 0.500        ; -1.760     ; 1.302      ;
; -2.590 ; Bus:bus|q[17] ; pc:PC|q[17]                                                                                     ; BAout        ; clock       ; 0.500        ; -1.975     ; 1.082      ;
; -2.585 ; Bus:bus|q[9]  ; pc:PC|q[9]                                                                                      ; BAout        ; clock       ; 0.500        ; -1.990     ; 1.062      ;
; -2.585 ; Bus:bus|q[31] ; register:R3|q[31]                                                                               ; BAout        ; clock       ; 0.500        ; -1.940     ; 1.112      ;
; -2.584 ; Bus:bus|q[23] ; pc:PC|q[23]                                                                                     ; BAout        ; clock       ; 0.500        ; -2.136     ; 0.915      ;
; -2.584 ; Bus:bus|q[5]  ; MDR:MDR|Q[5]                                                                                    ; BAout        ; clock       ; 0.500        ; -1.964     ; 1.087      ;
; -2.582 ; Bus:bus|q[25] ; register:IR|q[25]                                                                               ; BAout        ; clock       ; 0.500        ; -1.951     ; 1.098      ;
; -2.579 ; Bus:bus|q[11] ; reg0:R0|register:R0|q[11]                                                                       ; BAout        ; clock       ; 0.500        ; -1.859     ; 1.187      ;
; -2.573 ; Bus:bus|q[20] ; register:IR|q[20]                                                                               ; BAout        ; clock       ; 0.500        ; -1.960     ; 1.080      ;
; -2.569 ; Bus:bus|q[28] ; register:R3|q[28]                                                                               ; BAout        ; clock       ; 0.500        ; -1.769     ; 1.267      ;
; -2.564 ; Bus:bus|q[8]  ; reg0:R0|register:R0|q[8]                                                                        ; BAout        ; clock       ; 0.500        ; -1.956     ; 1.075      ;
; -2.562 ; Bus:bus|q[30] ; MDR:MDR|Q[30]                                                                                   ; BAout        ; clock       ; 0.500        ; -1.952     ; 1.077      ;
; -2.560 ; Bus:bus|q[26] ; reg0:R0|register:R0|q[26]                                                                       ; BAout        ; clock       ; 0.500        ; -1.829     ; 1.198      ;
; -2.559 ; Bus:bus|q[7]  ; register:R2|q[7]                                                                                ; BAout        ; clock       ; 0.500        ; -1.880     ; 1.146      ;
; -2.558 ; Bus:bus|q[28] ; register:R1|q[28]                                                                               ; BAout        ; clock       ; 0.500        ; -1.755     ; 1.270      ;
; -2.558 ; Bus:bus|q[2]  ; register:R2|q[2]                                                                                ; BAout        ; clock       ; 0.500        ; -2.132     ; 0.893      ;
; -2.556 ; Bus:bus|q[26] ; register:R3|q[26]                                                                               ; BAout        ; clock       ; 0.500        ; -1.826     ; 1.197      ;
; -2.553 ; Bus:bus|q[7]  ; register:R3|q[7]                                                                                ; BAout        ; clock       ; 0.500        ; -1.867     ; 1.153      ;
; -2.550 ; Bus:bus|q[25] ; pc:PC|q[25]                                                                                     ; BAout        ; clock       ; 0.500        ; -1.965     ; 1.052      ;
+--------+---------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'BAout'                                                                                          ;
+--------+------------------------------+---------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+---------------+-------------+--------------+------------+------------+
; -2.193 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[17] ; Gra           ; BAout       ; 1.000        ; 1.319      ; 4.028      ;
; -2.164 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[25] ; Gra           ; BAout       ; 1.000        ; 1.310      ; 4.000      ;
; -2.025 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[28] ; Gra           ; BAout       ; 1.000        ; 1.471      ; 4.027      ;
; -2.019 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[27] ; Gra           ; BAout       ; 1.000        ; 1.314      ; 3.866      ;
; -2.012 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[28] ; Gra           ; BAout       ; 1.000        ; 1.305      ; 3.848      ;
; -2.005 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[17] ; Gra           ; BAout       ; 1.000        ; 1.426      ; 3.947      ;
; -1.987 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[28] ; Gra           ; BAout       ; 1.000        ; 1.412      ; 3.930      ;
; -1.976 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[25] ; Gra           ; BAout       ; 1.000        ; 1.417      ; 3.919      ;
; -1.934 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[10] ; Gra           ; BAout       ; 1.000        ; 1.502      ; 3.948      ;
; -1.909 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[17] ; Gra           ; BAout       ; 1.000        ; 1.485      ; 3.910      ;
; -1.896 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[10] ; Gra           ; BAout       ; 1.000        ; 1.443      ; 3.851      ;
; -1.895 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[14] ; Gra           ; BAout       ; 1.000        ; 1.480      ; 3.899      ;
; -1.890 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[18] ; Gra           ; BAout       ; 1.000        ; 1.486      ; 3.902      ;
; -1.857 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[14] ; Gra           ; BAout       ; 1.000        ; 1.421      ; 3.802      ;
; -1.855 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[25] ; Gra           ; BAout       ; 1.000        ; 1.476      ; 3.857      ;
; -1.852 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[18] ; Gra           ; BAout       ; 1.000        ; 1.427      ; 3.805      ;
; -1.850 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[24] ; Gra           ; BAout       ; 1.000        ; 1.548      ; 4.018      ;
; -1.831 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[27] ; Gra           ; BAout       ; 1.000        ; 1.421      ; 3.785      ;
; -1.812 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[24] ; Gra           ; BAout       ; 1.000        ; 1.489      ; 3.921      ;
; -1.781 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[16] ; Gra           ; BAout       ; 1.000        ; 1.478      ; 3.775      ;
; -1.779 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[21] ; Gra           ; BAout       ; 1.000        ; 1.478      ; 3.770      ;
; -1.769 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[21] ; Gra           ; BAout       ; 1.000        ; 1.312      ; 3.594      ;
; -1.755 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[20] ; Gra           ; BAout       ; 1.000        ; 1.484      ; 3.763      ;
; -1.752 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[24] ; Gra           ; BAout       ; 1.000        ; 1.382      ; 3.754      ;
; -1.745 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[19] ; Gra           ; BAout       ; 1.000        ; 1.319      ; 3.596      ;
; -1.743 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[16] ; Gra           ; BAout       ; 1.000        ; 1.419      ; 3.678      ;
; -1.741 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[21] ; Gra           ; BAout       ; 1.000        ; 1.419      ; 3.673      ;
; -1.732 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[15] ; Gra           ; BAout       ; 1.000        ; 1.304      ; 3.552      ;
; -1.725 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[27] ; Gra           ; BAout       ; 1.000        ; 1.480      ; 3.738      ;
; -1.717 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[20] ; Gra           ; BAout       ; 1.000        ; 1.425      ; 3.666      ;
; -1.692 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[19] ; Gra           ; BAout       ; 1.000        ; 1.485      ; 3.709      ;
; -1.686 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[14] ; Gra           ; BAout       ; 1.000        ; 1.314      ; 3.524      ;
; -1.680 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[20] ; Gra           ; BAout       ; 1.000        ; 1.318      ; 3.522      ;
; -1.676 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[8]  ; Gra           ; BAout       ; 1.000        ; 1.480      ; 3.680      ;
; -1.674 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[6]  ; Gra           ; BAout       ; 1.000        ; 1.489      ; 3.699      ;
; -1.673 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[10] ; Gra           ; BAout       ; 1.000        ; 1.336      ; 3.521      ;
; -1.654 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[19] ; Gra           ; BAout       ; 1.000        ; 1.426      ; 3.612      ;
; -1.644 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[23] ; Gra           ; BAout       ; 1.000        ; 1.461      ; 3.665      ;
; -1.638 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[8]  ; Gra           ; BAout       ; 1.000        ; 1.421      ; 3.583      ;
; -1.636 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[6]  ; Gra           ; BAout       ; 1.000        ; 1.430      ; 3.602      ;
; -1.635 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[22] ; Gra           ; BAout       ; 1.000        ; 1.579      ; 3.835      ;
; -1.631 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[30] ; Gra           ; BAout       ; 1.000        ; 1.474      ; 3.643      ;
; -1.605 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[30] ; Gra           ; BAout       ; 1.000        ; 1.308      ; 3.451      ;
; -1.597 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[22] ; Gra           ; BAout       ; 1.000        ; 1.520      ; 3.738      ;
; -1.593 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[30] ; Gra           ; BAout       ; 1.000        ; 1.415      ; 3.546      ;
; -1.577 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[12] ; Gra           ; BAout       ; 1.000        ; 1.585      ; 3.782      ;
; -1.576 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[6]  ; Gra           ; BAout       ; 1.000        ; 1.323      ; 3.435      ;
; -1.572 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[5]  ; Gra           ; BAout       ; 1.000        ; 1.321      ; 3.424      ;
; -1.562 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[7]  ; Gra           ; BAout       ; 1.000        ; 1.416      ; 3.616      ;
; -1.544 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[15] ; Gra           ; BAout       ; 1.000        ; 1.411      ; 3.471      ;
; -1.539 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[12] ; Gra           ; BAout       ; 1.000        ; 1.526      ; 3.685      ;
; -1.498 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[15] ; Gra           ; BAout       ; 1.000        ; 1.470      ; 3.484      ;
; -1.469 ; BAout                        ; Bus:bus|q[17] ; BAout         ; BAout       ; 1.000        ; 3.224      ; 5.219      ;
; -1.456 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[23] ; Gra           ; BAout       ; 1.000        ; 1.568      ; 3.584      ;
; -1.443 ; BAout                        ; Bus:bus|q[17] ; BAout         ; BAout       ; 0.500        ; 3.224      ; 4.693      ;
; -1.440 ; BAout                        ; Bus:bus|q[25] ; BAout         ; BAout       ; 1.000        ; 3.215      ; 5.191      ;
; -1.439 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[26] ; Gra           ; BAout       ; 1.000        ; 1.548      ; 3.626      ;
; -1.429 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[16] ; Gra           ; BAout       ; 1.000        ; 1.312      ; 3.257      ;
; -1.401 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[9]  ; Gra           ; BAout       ; 1.000        ; 1.340      ; 3.267      ;
; -1.401 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[26] ; Gra           ; BAout       ; 1.000        ; 1.489      ; 3.529      ;
; -1.387 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[11] ; Gra           ; BAout       ; 1.000        ; 1.406      ; 3.409      ;
; -1.385 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[29] ; Gra           ; BAout       ; 1.000        ; 1.310      ; 3.301      ;
; -1.384 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[5]  ; Gra           ; BAout       ; 1.000        ; 1.428      ; 3.343      ;
; -1.384 ; BAout                        ; Bus:bus|q[28] ; BAout         ; BAout       ; 0.500        ; 3.210      ; 4.635      ;
; -1.374 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[7]  ; Gra           ; BAout       ; 1.000        ; 1.523      ; 3.535      ;
; -1.368 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[5]  ; Gra           ; BAout       ; 1.000        ; 1.487      ; 3.386      ;
; -1.366 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[18] ; Gra           ; BAout       ; 1.000        ; 1.320      ; 3.212      ;
; -1.365 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[11] ; Gra           ; BAout       ; 1.000        ; 1.572      ; 3.553      ;
; -1.364 ; BAout                        ; Bus:bus|q[25] ; BAout         ; BAout       ; 0.500        ; 3.215      ; 4.615      ;
; -1.356 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[7]  ; Gra           ; BAout       ; 1.000        ; 1.582      ; 3.576      ;
; -1.344 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[9]  ; Gra           ; BAout       ; 1.000        ; 1.506      ; 3.376      ;
; -1.335 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[23] ; Gra           ; BAout       ; 1.000        ; 1.627      ; 3.522      ;
; -1.327 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[11] ; Gra           ; BAout       ; 1.000        ; 1.513      ; 3.456      ;
; -1.306 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[9]  ; Gra           ; BAout       ; 1.000        ; 1.447      ; 3.279      ;
; -1.301 ; register:R3|q[9]             ; Bus:bus|q[9]  ; clock         ; BAout       ; 0.500        ; 1.623      ; 2.940      ;
; -1.299 ; register:R2|q[28]            ; Bus:bus|q[28] ; clock         ; BAout       ; 0.500        ; 1.596      ; 2.916      ;
; -1.295 ; BAout                        ; Bus:bus|q[27] ; BAout         ; BAout       ; 1.000        ; 3.219      ; 5.057      ;
; -1.293 ; BAout                        ; Bus:bus|q[10] ; BAout         ; BAout       ; 0.500        ; 3.241      ; 4.556      ;
; -1.288 ; BAout                        ; Bus:bus|q[28] ; BAout         ; BAout       ; 1.000        ; 3.210      ; 5.039      ;
; -1.286 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[26] ; Gra           ; BAout       ; 1.000        ; 1.382      ; 3.307      ;
; -1.279 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[8]  ; Gra           ; BAout       ; 1.000        ; 1.314      ; 3.117      ;
; -1.265 ; reg0:R0|register:R0|q[28]    ; Bus:bus|q[28] ; clock         ; BAout       ; 0.500        ; 1.610      ; 2.896      ;
; -1.261 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[13] ; Gra           ; BAout       ; 1.000        ; 1.337      ; 3.211      ;
; -1.254 ; BAout                        ; Bus:bus|q[14] ; BAout         ; BAout       ; 0.500        ; 3.219      ; 4.507      ;
; -1.254 ; BAout                        ; Bus:bus|q[27] ; BAout         ; BAout       ; 0.500        ; 3.219      ; 4.516      ;
; -1.250 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[13] ; Gra           ; BAout       ; 1.000        ; 1.503      ; 3.366      ;
; -1.249 ; BAout                        ; Bus:bus|q[18] ; BAout         ; BAout       ; 0.500        ; 3.225      ; 4.510      ;
; -1.220 ; register:R3|q[17]            ; Bus:bus|q[17] ; clock         ; BAout       ; 0.500        ; 1.813      ; 3.039      ;
; -1.213 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[4]  ; Gra           ; BAout       ; 1.000        ; 1.563      ; 3.407      ;
; -1.212 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[13] ; Gra           ; BAout       ; 1.000        ; 1.444      ; 3.269      ;
; -1.209 ; BAout                        ; Bus:bus|q[24] ; BAout         ; BAout       ; 0.500        ; 3.287      ; 4.626      ;
; -1.199 ; register:R2|q[17]            ; Bus:bus|q[17] ; clock         ; BAout       ; 0.500        ; 1.813      ; 3.018      ;
; -1.197 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[29] ; Gra           ; BAout       ; 1.000        ; 1.417      ; 3.220      ;
; -1.175 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[4]  ; Gra           ; BAout       ; 1.000        ; 1.504      ; 3.310      ;
; -1.174 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[4]  ; Gra           ; BAout       ; 1.000        ; 1.397      ; 3.202      ;
; -1.165 ; reg0:R0|register:R0|q[27]    ; Bus:bus|q[27] ; clock         ; BAout       ; 0.500        ; 1.618      ; 2.806      ;
; -1.165 ; reg0:R0|register:R0|q[21]    ; Bus:bus|q[21] ; clock         ; BAout       ; 0.500        ; 1.621      ; 2.789      ;
; -1.152 ; ALU:alu|C[54]                ; Bus:bus|q[22] ; aluControl[0] ; BAout       ; 1.000        ; 0.436      ; 2.199      ;
; -1.151 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[12] ; Gra           ; BAout       ; 1.000        ; 1.419      ; 3.190      ;
; -1.141 ; register:R2|q[10]            ; Bus:bus|q[10] ; clock         ; BAout       ; 0.500        ; 1.615      ; 2.758      ;
+--------+------------------------------+---------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Gra'                                                                                               ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.995 ; register:IR|q[21] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; 0.500        ; 0.277      ; 1.081      ;
; -0.806 ; register:IR|q[17] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; 0.500        ; 0.277      ; 0.892      ;
; -0.711 ; register:IR|q[22] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; 0.500        ; 0.335      ; 0.929      ;
; -0.691 ; register:IR|q[18] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; 0.500        ; 0.335      ; 0.909      ;
; -0.662 ; register:IR|q[19] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; 0.500        ; 0.331      ; 0.978      ;
; -0.641 ; register:IR|q[15] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; 0.500        ; 0.331      ; 0.957      ;
; -0.636 ; register:IR|q[25] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; 0.500        ; 0.277      ; 0.722      ;
; -0.541 ; register:IR|q[20] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; 0.500        ; 0.439      ; 1.011      ;
; -0.523 ; register:IR|q[26] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; 0.500        ; 0.335      ; 0.741      ;
; -0.521 ; register:IR|q[16] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; 0.500        ; 0.439      ; 0.991      ;
; -0.305 ; register:IR|q[23] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; 0.500        ; 0.331      ; 0.621      ;
; -0.273 ; register:IR|q[24] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; 0.500        ; 0.439      ; 0.743      ;
; -0.042 ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; 0.500        ; 1.697      ; 1.578      ;
; -0.032 ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; 0.500        ; 1.762      ; 1.809      ;
; -0.028 ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; 0.500        ; 1.755      ; 1.696      ;
; 0.045  ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; 1.000        ; 1.697      ; 1.991      ;
; 0.091  ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; 1.000        ; 1.755      ; 2.077      ;
; 0.092  ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; 1.000        ; 1.762      ; 2.185      ;
; 0.102  ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; 0.500        ; 1.859      ; 1.818      ;
; 0.225  ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; 1.000        ; 1.859      ; 2.195      ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RAMenable'                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.363 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[31]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.050     ; 1.248      ;
; -0.363 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[30]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.050     ; 1.248      ;
; -0.363 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[29]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.050     ; 1.248      ;
; -0.363 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[28]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.050     ; 1.248      ;
; -0.363 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[27]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.050     ; 1.248      ;
; -0.363 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[26]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.050     ; 1.248      ;
; -0.363 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[25]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.050     ; 1.248      ;
; -0.363 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[24]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.050     ; 1.248      ;
; -0.363 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[23]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.050     ; 1.248      ;
; -0.363 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[22]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.050     ; 1.248      ;
; -0.363 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[21]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.050     ; 1.248      ;
; -0.363 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[20]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.050     ; 1.248      ;
; -0.363 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[19]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.050     ; 1.248      ;
; -0.363 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[18]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.050     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[17]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[16]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[15]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[14]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[13]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[12]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[11]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[10]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[9]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[8]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[7]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[6]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[5]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[4]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[3]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[2]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[1]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[0]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; 0.310  ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.111      ; 0.790      ;
; 0.327  ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.108      ; 0.770      ;
; 0.330  ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.111      ; 0.770      ;
; 0.341  ; MDR:MDR|Q[2]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.114      ; 0.762      ;
; 0.360  ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.111      ; 0.740      ;
; 0.361  ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.110      ; 0.738      ;
; 0.364  ; MDR:MDR|Q[15]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.114      ; 0.739      ;
; 0.373  ; MDR:MDR|Q[11]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.114      ; 0.730      ;
; 0.388  ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.111      ; 0.712      ;
; 0.398  ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.110      ; 0.701      ;
; 0.399  ; MDR:MDR|Q[6]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.111      ; 0.701      ;
; 0.405  ; MDR:MDR|Q[24]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.113      ; 0.697      ;
; 0.406  ; MDR:MDR|Q[29]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.113      ; 0.696      ;
; 0.409  ; MDR:MDR|Q[20]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.111      ; 0.691      ;
; 0.412  ; MDR:MDR|Q[0]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.111      ; 0.688      ;
; 0.416  ; MDR:MDR|Q[23]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.111      ; 0.684      ;
; 0.417  ; MDR:MDR|Q[30]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.113      ; 0.685      ;
; 0.421  ; MDR:MDR|Q[5]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.114      ; 0.682      ;
; 0.421  ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.110      ; 0.678      ;
; 0.422  ; MDR:MDR|Q[3]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.111      ; 0.678      ;
; 0.422  ; MDR:MDR|Q[9]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.111      ; 0.678      ;
; 0.425  ; MDR:MDR|Q[28]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.113      ; 0.677      ;
; 0.425  ; MDR:MDR|Q[31]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.111      ; 0.675      ;
; 0.431  ; MDR:MDR|Q[1]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.114      ; 0.672      ;
; 0.431  ; MDR:MDR|Q[17]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.114      ; 0.672      ;
; 0.432  ; MDR:MDR|Q[8]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.114      ; 0.671      ;
; 0.432  ; MDR:MDR|Q[22]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.111      ; 0.668      ;
; 0.434  ; MDR:MDR|Q[13]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.114      ; 0.669      ;
; 0.434  ; MDR:MDR|Q[16]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.114      ; 0.669      ;
; 0.435  ; MDR:MDR|Q[4]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.114      ; 0.668      ;
; 0.436  ; MDR:MDR|Q[18]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.111      ; 0.664      ;
; 0.437  ; MDR:MDR|Q[7]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.111      ; 0.663      ;
; 0.499  ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.108      ; 0.598      ;
; 0.500  ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.105      ; 0.594      ;
; 0.508  ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.108      ; 0.589      ;
; 0.512  ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.110      ; 0.587      ;
; 0.515  ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.113      ; 0.587      ;
; 0.522  ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.108      ; 0.575      ;
; 0.525  ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.108      ; 0.572      ;
; 0.528  ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.113      ; 0.574      ;
; 0.541  ; MDR:MDR|Q[27]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.114      ; 0.562      ;
; 0.542  ; MDR:MDR|Q[25]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.114      ; 0.561      ;
; 0.543  ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.113      ; 0.559      ;
; 0.544  ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.113      ; 0.558      ;
; 0.549  ; MDR:MDR|Q[10]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.115      ; 0.555      ;
; 0.551  ; MDR:MDR|Q[12]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.115      ; 0.553      ;
; 0.551  ; MDR:MDR|Q[21]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.114      ; 0.552      ;
; 0.554  ; MDR:MDR|Q[26]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.111      ; 0.546      ;
; 0.556  ; MDR:MDR|Q[19]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.114      ; 0.547      ;
; 0.557  ; MDR:MDR|Q[14]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.115      ; 0.547      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'BAout'                                                                                           ;
+--------+------------------------------+---------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+---------------+-------------+--------------+------------+------------+
; -0.451 ; BAout                        ; Bus:bus|q[3]  ; BAout         ; BAout       ; 0.000        ; 3.409      ; 2.958      ;
; -0.346 ; BAout                        ; Bus:bus|q[3]  ; BAout         ; BAout       ; -0.500       ; 3.409      ; 2.583      ;
; -0.335 ; RAM:RAM|q[1]                 ; Bus:bus|q[1]  ; RAMenable     ; BAout       ; -0.500       ; 1.977      ; 1.182      ;
; -0.272 ; RAM:RAM|q[3]                 ; Bus:bus|q[3]  ; RAMenable     ; BAout       ; -0.500       ; 1.895      ; 1.163      ;
; -0.210 ; register:R3|q[0]             ; Bus:bus|q[0]  ; clock         ; BAout       ; -0.500       ; 1.788      ; 1.118      ;
; -0.207 ; BAout                        ; Bus:bus|q[1]  ; BAout         ; BAout       ; 0.000        ; 3.491      ; 3.284      ;
; -0.199 ; RAM:RAM|q[0]                 ; Bus:bus|q[0]  ; RAMenable     ; BAout       ; -0.500       ; 1.824      ; 1.165      ;
; -0.160 ; RAM:RAM|q[31]                ; Bus:bus|q[31] ; RAMenable     ; BAout       ; -0.500       ; 1.810      ; 1.190      ;
; -0.135 ; RAM:RAM|q[2]                 ; Bus:bus|q[2]  ; RAMenable     ; BAout       ; -0.500       ; 1.975      ; 1.380      ;
; -0.111 ; BAout                        ; Bus:bus|q[2]  ; BAout         ; BAout       ; 0.000        ; 3.489      ; 3.378      ;
; -0.104 ; register:R2|q[1]             ; Bus:bus|q[1]  ; clock         ; BAout       ; -0.500       ; 2.130      ; 1.566      ;
; -0.104 ; register:R1|q[1]             ; Bus:bus|q[1]  ; clock         ; BAout       ; -0.500       ; 2.122      ; 1.558      ;
; -0.087 ; BAout                        ; Bus:bus|q[31] ; BAout         ; BAout       ; 0.000        ; 3.321      ; 3.234      ;
; -0.085 ; BAout                        ; Bus:bus|q[1]  ; BAout         ; BAout       ; -0.500       ; 3.491      ; 2.926      ;
; -0.074 ; pc:PC|q[3]                   ; Bus:bus|q[3]  ; clock         ; BAout       ; -0.500       ; 2.047      ; 1.513      ;
; -0.062 ; pc:PC|q[22]                  ; Bus:bus|q[22] ; clock         ; BAout       ; -0.500       ; 2.073      ; 1.551      ;
; -0.050 ; RAM:RAM|q[23]                ; Bus:bus|q[23] ; RAMenable     ; BAout       ; -0.500       ; 1.981      ; 1.471      ;
; -0.046 ; register:R1|q[3]             ; Bus:bus|q[3]  ; clock         ; BAout       ; -0.500       ; 2.039      ; 1.533      ;
; -0.031 ; ALU:alu|C[33]                ; Bus:bus|q[1]  ; aluControl[0] ; BAout       ; 0.000        ; 0.683      ; 0.692      ;
; -0.027 ; BAout                        ; Bus:bus|q[2]  ; BAout         ; BAout       ; -0.500       ; 3.489      ; 2.982      ;
; -0.017 ; reg0:R0|register:R0|q[3]     ; Bus:bus|q[3]  ; clock         ; BAout       ; -0.500       ; 2.039      ; 1.562      ;
; -0.008 ; pc:PC|q[2]                   ; Bus:bus|q[2]  ; clock         ; BAout       ; -0.500       ; 2.127      ; 1.659      ;
; -0.006 ; pc:PC|q[1]                   ; Bus:bus|q[1]  ; clock         ; BAout       ; -0.500       ; 2.129      ; 1.663      ;
; 0.000  ; BAout                        ; Bus:bus|q[0]  ; BAout         ; BAout       ; 0.000        ; 3.338      ; 3.338      ;
; 0.006  ; register:R2|q[3]             ; Bus:bus|q[3]  ; clock         ; BAout       ; -0.500       ; 2.028      ; 1.574      ;
; 0.007  ; ALU:alu|C[35]                ; Bus:bus|q[3]  ; aluControl[0] ; BAout       ; 0.000        ; 0.600      ; 0.647      ;
; 0.008  ; BAout                        ; Bus:bus|q[29] ; BAout         ; BAout       ; 0.000        ; 3.321      ; 3.329      ;
; 0.008  ; ALU:alu|C[26]                ; Bus:bus|q[26] ; aluControl[0] ; BAout       ; 0.000        ; 0.910      ; 0.958      ;
; 0.009  ; register:R3|q[1]             ; Bus:bus|q[1]  ; clock         ; BAout       ; -0.500       ; 2.130      ; 1.679      ;
; 0.011  ; BAout                        ; Bus:bus|q[31] ; BAout         ; BAout       ; -0.500       ; 3.321      ; 2.852      ;
; 0.012  ; ALU:alu|C[23]                ; Bus:bus|q[23] ; aluControl[0] ; BAout       ; 0.000        ; 1.002      ; 1.054      ;
; 0.013  ; register:R3|q[3]             ; Bus:bus|q[3]  ; clock         ; BAout       ; -0.500       ; 2.028      ; 1.581      ;
; 0.014  ; BAout                        ; Bus:bus|q[0]  ; BAout         ; BAout       ; -0.500       ; 3.338      ; 2.872      ;
; 0.019  ; ALU:alu|C[12]                ; Bus:bus|q[12] ; aluControl[0] ; BAout       ; 0.000        ; 0.933      ; 0.992      ;
; 0.024  ; register:R3|q[2]             ; Bus:bus|q[2]  ; clock         ; BAout       ; -0.500       ; 1.948      ; 1.512      ;
; 0.024  ; RAM:RAM|q[22]                ; Bus:bus|q[22] ; RAMenable     ; BAout       ; -0.500       ; 1.918      ; 1.482      ;
; 0.049  ; pc:PC|q[23]                  ; Bus:bus|q[23] ; clock         ; BAout       ; -0.500       ; 2.136      ; 1.725      ;
; 0.051  ; pc:PC|q[4]                   ; Bus:bus|q[4]  ; clock         ; BAout       ; -0.500       ; 2.050      ; 1.641      ;
; 0.054  ; RAM:RAM|q[4]                 ; Bus:bus|q[4]  ; RAMenable     ; BAout       ; -0.500       ; 1.898      ; 1.492      ;
; 0.056  ; reg0:R0|register:R0|q[0]     ; Bus:bus|q[0]  ; clock         ; BAout       ; -0.500       ; 1.775      ; 1.371      ;
; 0.068  ; register:R2|q[2]             ; Bus:bus|q[2]  ; clock         ; BAout       ; -0.500       ; 2.132      ; 1.740      ;
; 0.078  ; ALU:alu|C[24]                ; Bus:bus|q[24] ; aluControl[0] ; BAout       ; 0.000        ; 0.900      ; 1.018      ;
; 0.083  ; ALU:alu|C[7]                 ; Bus:bus|q[7]  ; aluControl[0] ; BAout       ; 0.000        ; 0.933      ; 1.056      ;
; 0.089  ; pc:PC|q[26]                  ; Bus:bus|q[26] ; clock         ; BAout       ; -0.500       ; 2.041      ; 1.670      ;
; 0.090  ; RAM:RAM|q[7]                 ; Bus:bus|q[7]  ; RAMenable     ; BAout       ; -0.500       ; 1.918      ; 1.548      ;
; 0.092  ; BAout                        ; Bus:bus|q[19] ; BAout         ; BAout       ; 0.000        ; 3.330      ; 3.422      ;
; 0.092  ; ALU:alu|C[55]                ; Bus:bus|q[23] ; aluControl[0] ; BAout       ; 0.000        ; 0.694      ; 0.826      ;
; 0.098  ; reg0:R0|register:R0|q[1]     ; Bus:bus|q[1]  ; clock         ; BAout       ; -0.500       ; 2.122      ; 1.760      ;
; 0.100  ; pc:PC|q[29]                  ; Bus:bus|q[29] ; clock         ; BAout       ; -0.500       ; 1.965      ; 1.605      ;
; 0.101  ; RAM:RAM|q[8]                 ; Bus:bus|q[8]  ; RAMenable     ; BAout       ; -0.500       ; 1.811      ; 1.452      ;
; 0.103  ; RAM:RAM|q[10]                ; Bus:bus|q[10] ; RAMenable     ; BAout       ; -0.500       ; 1.834      ; 1.477      ;
; 0.108  ; RAM:RAM|q[24]                ; Bus:bus|q[24] ; RAMenable     ; BAout       ; -0.500       ; 1.886      ; 1.534      ;
; 0.110  ; register:R1|q[31]            ; Bus:bus|q[31] ; clock         ; BAout       ; -0.500       ; 1.964      ; 1.614      ;
; 0.110  ; ALU:alu|C[29]                ; Bus:bus|q[29] ; aluControl[0] ; BAout       ; 0.000        ; 0.766      ; 0.916      ;
; 0.114  ; ALU:alu|C[16]                ; Bus:bus|q[16] ; aluControl[0] ; BAout       ; 0.000        ; 0.757      ; 0.911      ;
; 0.116  ; RAM:RAM|q[29]                ; Bus:bus|q[29] ; RAMenable     ; BAout       ; -0.500       ; 1.810      ; 1.466      ;
; 0.116  ; ALU:alu|C[10]                ; Bus:bus|q[10] ; aluControl[0] ; BAout       ; 0.000        ; 0.844      ; 1.000      ;
; 0.138  ; pc:PC|q[7]                   ; Bus:bus|q[7]  ; clock         ; BAout       ; -0.500       ; 2.070      ; 1.748      ;
; 0.138  ; RAM:RAM|q[11]                ; Bus:bus|q[11] ; RAMenable     ; BAout       ; -0.500       ; 1.907      ; 1.585      ;
; 0.141  ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[3]  ; Gra           ; BAout       ; 0.000        ; 1.654      ; 1.825      ;
; 0.143  ; RAM:RAM|q[9]                 ; Bus:bus|q[9]  ; RAMenable     ; BAout       ; -0.500       ; 1.838      ; 1.521      ;
; 0.147  ; ALU:alu|C[15]                ; Bus:bus|q[15] ; aluControl[0] ; BAout       ; 0.000        ; 0.835      ; 1.022      ;
; 0.150  ; pc:PC|q[19]                  ; Bus:bus|q[19] ; clock         ; BAout       ; -0.500       ; 1.974      ; 1.664      ;
; 0.154  ; pc:PC|q[5]                   ; Bus:bus|q[5]  ; clock         ; BAout       ; -0.500       ; 1.971      ; 1.665      ;
; 0.157  ; BAout                        ; Bus:bus|q[29] ; BAout         ; BAout       ; -0.500       ; 3.321      ; 2.998      ;
; 0.158  ; register:R1|q[2]             ; Bus:bus|q[2]  ; clock         ; BAout       ; -0.500       ; 1.934      ; 1.632      ;
; 0.158  ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[3]  ; Gra           ; BAout       ; 0.000        ; 1.712      ; 1.900      ;
; 0.158  ; ALU:alu|C[19]                ; Bus:bus|q[19] ; aluControl[0] ; BAout       ; 0.000        ; 0.826      ; 1.024      ;
; 0.160  ; ALU:alu|C[43]                ; Bus:bus|q[11] ; aluControl[0] ; BAout       ; 0.000        ; 0.607      ; 0.807      ;
; 0.167  ; reg0:R0|register:R0|q[31]    ; Bus:bus|q[31] ; clock         ; BAout       ; -0.500       ; 1.964      ; 1.671      ;
; 0.178  ; register:R1|q[29]            ; Bus:bus|q[29] ; clock         ; BAout       ; -0.500       ; 1.763      ; 1.481      ;
; 0.178  ; BAout                        ; Bus:bus|q[19] ; BAout         ; BAout       ; -0.500       ; 3.330      ; 3.028      ;
; 0.179  ; pc:PC|q[14]                  ; Bus:bus|q[14] ; clock         ; BAout       ; -0.500       ; 1.963      ; 1.682      ;
; 0.179  ; RAM:RAM|q[12]                ; Bus:bus|q[12] ; RAMenable     ; BAout       ; -0.500       ; 1.921      ; 1.640      ;
; 0.180  ; ALU:alu|C[31]                ; Bus:bus|q[31] ; aluControl[0] ; BAout       ; 0.000        ; 0.834      ; 1.054      ;
; 0.180  ; ALU:alu|C[44]                ; Bus:bus|q[12] ; aluControl[0] ; BAout       ; 0.000        ; 0.621      ; 0.841      ;
; 0.182  ; RAM:RAM|q[5]                 ; Bus:bus|q[5]  ; RAMenable     ; BAout       ; -0.500       ; 1.819      ; 1.541      ;
; 0.185  ; ALU:alu|C[13]                ; Bus:bus|q[13] ; aluControl[0] ; BAout       ; 0.000        ; 0.760      ; 0.985      ;
; 0.187  ; RAM:RAM|q[16]                ; Bus:bus|q[16] ; RAMenable     ; BAout       ; -0.500       ; 1.809      ; 1.536      ;
; 0.190  ; RAM:RAM|q[26]                ; Bus:bus|q[26] ; RAMenable     ; BAout       ; -0.500       ; 1.886      ; 1.616      ;
; 0.190  ; ALU:alu|C[11]                ; Bus:bus|q[11] ; aluControl[0] ; BAout       ; 0.000        ; 0.834      ; 1.064      ;
; 0.193  ; BAout                        ; Bus:bus|q[22] ; BAout         ; BAout       ; 0.000        ; 3.429      ; 3.622      ;
; 0.194  ; register:R2|q[0]             ; Bus:bus|q[0]  ; clock         ; BAout       ; -0.500       ; 1.789      ; 1.523      ;
; 0.196  ; RAM:RAM|q[21]                ; Bus:bus|q[21] ; RAMenable     ; BAout       ; -0.500       ; 1.812      ; 1.548      ;
; 0.197  ; RAM:RAM|q[27]                ; Bus:bus|q[27] ; RAMenable     ; BAout       ; -0.500       ; 1.815      ; 1.552      ;
; 0.197  ; RAM:RAM|q[13]                ; Bus:bus|q[13] ; RAMenable     ; BAout       ; -0.500       ; 1.835      ; 1.572      ;
; 0.198  ; register:R3|q[31]            ; Bus:bus|q[31] ; clock         ; BAout       ; -0.500       ; 1.940      ; 1.678      ;
; 0.199  ; ALU:alu|C[14]                ; Bus:bus|q[14] ; aluControl[0] ; BAout       ; 0.000        ; 0.825      ; 1.064      ;
; 0.200  ; pc:PC|q[24]                  ; Bus:bus|q[24] ; clock         ; BAout       ; -0.500       ; 2.041      ; 1.781      ;
; 0.201  ; pc:PC|q[18]                  ; Bus:bus|q[18] ; clock         ; BAout       ; -0.500       ; 1.975      ; 1.716      ;
; 0.202  ; ALU:alu|C[0]                 ; Bus:bus|q[0]  ; aluControl[0] ; BAout       ; 0.000        ; 0.833      ; 1.075      ;
; 0.204  ; register:R2|q[31]            ; Bus:bus|q[31] ; clock         ; BAout       ; -0.500       ; 1.940      ; 1.684      ;
; 0.205  ; ALU:alu|C[20]                ; Bus:bus|q[20] ; aluControl[0] ; BAout       ; 0.000        ; 0.829      ; 1.074      ;
; 0.210  ; register:R1|q[19]            ; Bus:bus|q[19] ; clock         ; BAout       ; -0.500       ; 1.761      ; 1.511      ;
; 0.210  ; BAout                        ; Bus:bus|q[23] ; BAout         ; BAout       ; 0.000        ; 3.492      ; 3.702      ;
; 0.211  ; ALU:alu|C[9]                 ; Bus:bus|q[9]  ; aluControl[0] ; BAout       ; 0.000        ; 0.760      ; 1.011      ;
; 0.214  ; RAM:RAM|q[18]                ; Bus:bus|q[18] ; RAMenable     ; BAout       ; -0.500       ; 1.820      ; 1.574      ;
; 0.214  ; ALU:alu|C[39]                ; Bus:bus|q[7]  ; aluControl[0] ; BAout       ; 0.000        ; 0.632      ; 0.886      ;
; 0.215  ; RAM:RAM|q[25]                ; Bus:bus|q[25] ; RAMenable     ; BAout       ; -0.500       ; 1.810      ; 1.565      ;
; 0.221  ; pc:PC|q[13]                  ; Bus:bus|q[13] ; clock         ; BAout       ; -0.500       ; 1.987      ; 1.748      ;
+--------+------------------------------+---------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Gra'                                                                                                ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.002 ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; 0.000        ; 1.804      ; 1.802      ;
; 0.044  ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; -0.500       ; 1.804      ; 1.348      ;
; 0.145  ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; 0.000        ; 1.798      ; 1.943      ;
; 0.169  ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; -0.500       ; 1.798      ; 1.467      ;
; 0.173  ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; 0.000        ; 1.739      ; 1.912      ;
; 0.205  ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; -0.500       ; 1.905      ; 1.610      ;
; 0.205  ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; 0.000        ; 1.905      ; 2.110      ;
; 0.216  ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; -0.500       ; 1.739      ; 1.455      ;
; 0.574  ; register:IR|q[23] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; -0.500       ; 0.423      ; 0.527      ;
; 0.591  ; register:IR|q[24] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; -0.500       ; 0.535      ; 0.656      ;
; 0.698  ; register:IR|q[26] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; -0.500       ; 0.428      ; 0.656      ;
; 0.744  ; register:IR|q[25] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; -0.500       ; 0.369      ; 0.643      ;
; 0.810  ; register:IR|q[16] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; -0.500       ; 0.535      ; 0.875      ;
; 0.815  ; register:IR|q[20] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; -0.500       ; 0.535      ; 0.880      ;
; 0.824  ; register:IR|q[15] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; -0.500       ; 0.423      ; 0.777      ;
; 0.830  ; register:IR|q[19] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; -0.500       ; 0.423      ; 0.783      ;
; 0.849  ; register:IR|q[18] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; -0.500       ; 0.428      ; 0.807      ;
; 0.854  ; register:IR|q[22] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; -0.500       ; 0.428      ; 0.812      ;
; 0.896  ; register:IR|q[17] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; -0.500       ; 0.369      ; 0.795      ;
; 1.023  ; register:IR|q[21] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; -0.500       ; 0.369      ; 0.922      ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'aluControl[0]'                                                                     ;
+-------+---------------+---------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+---------------+---------------+--------------+------------+------------+
; 0.079 ; aluControl[0] ; ALU:alu|C[35] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.895      ; 2.974      ;
; 0.084 ; aluControl[0] ; ALU:alu|C[35] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.895      ; 2.499      ;
; 0.099 ; aluControl[0] ; ALU:alu|C[54] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.882      ; 2.501      ;
; 0.100 ; aluControl[0] ; ALU:alu|C[41] ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.062      ; 2.682      ;
; 0.102 ; aluControl[0] ; ALU:alu|C[41] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.062      ; 3.164      ;
; 0.106 ; aluControl[0] ; ALU:alu|C[34] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.969      ; 3.075      ;
; 0.116 ; aluControl[0] ; ALU:alu|C[34] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.969      ; 2.605      ;
; 0.119 ; aluControl[0] ; ALU:alu|C[47] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.963      ; 3.082      ;
; 0.120 ; aluControl[0] ; ALU:alu|C[47] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.963      ; 2.603      ;
; 0.125 ; aluControl[0] ; ALU:alu|C[40] ; aluControl[0] ; aluControl[0] ; 0.000        ; 3.006      ; 3.131      ;
; 0.142 ; aluControl[0] ; ALU:alu|C[53] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.981      ; 3.123      ;
; 0.149 ; aluControl[0] ; ALU:alu|C[53] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.981      ; 2.650      ;
; 0.149 ; aluControl[0] ; ALU:alu|C[54] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.882      ; 3.031      ;
; 0.155 ; aluControl[0] ; ALU:alu|C[2]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.647      ; 2.322      ;
; 0.161 ; aluControl[0] ; ALU:alu|C[36] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.978      ; 2.659      ;
; 0.174 ; aluControl[0] ; ALU:alu|C[40] ; aluControl[0] ; aluControl[0] ; -0.500       ; 3.006      ; 2.700      ;
; 0.179 ; aluControl[0] ; ALU:alu|C[52] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.987      ; 3.166      ;
; 0.184 ; aluControl[0] ; ALU:alu|C[9]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.669      ; 2.373      ;
; 0.185 ; aluControl[0] ; ALU:alu|C[33] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.893      ; 3.078      ;
; 0.186 ; aluControl[0] ; ALU:alu|C[36] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.978      ; 3.164      ;
; 0.193 ; aluControl[0] ; ALU:alu|C[39] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.886      ; 3.079      ;
; 0.195 ; aluControl[0] ; ALU:alu|C[23] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.562      ; 2.277      ;
; 0.201 ; aluControl[0] ; ALU:alu|C[9]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.669      ; 2.870      ;
; 0.209 ; aluControl[0] ; ALU:alu|C[2]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.647      ; 2.856      ;
; 0.209 ; aluControl[0] ; ALU:alu|C[16] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.642      ; 2.851      ;
; 0.213 ; aluControl[0] ; ALU:alu|C[33] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.893      ; 2.626      ;
; 0.214 ; aluControl[0] ; ALU:alu|C[42] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.974      ; 3.188      ;
; 0.217 ; aluControl[0] ; ALU:alu|C[39] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.886      ; 2.623      ;
; 0.225 ; aluControl[0] ; ALU:alu|C[46] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.885      ; 3.110      ;
; 0.226 ; aluControl[0] ; ALU:alu|C[55] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.883      ; 3.109      ;
; 0.226 ; aluControl[0] ; ALU:alu|C[23] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.562      ; 2.788      ;
; 0.231 ; aluControl[0] ; ALU:alu|C[55] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.883      ; 2.634      ;
; 0.235 ; aluControl[0] ; ALU:alu|C[52] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.987      ; 2.742      ;
; 0.240 ; aluControl[0] ; ALU:alu|C[48] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.893      ; 2.653      ;
; 0.241 ; aluControl[0] ; ALU:alu|C[16] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.642      ; 2.403      ;
; 0.245 ; aluControl[0] ; ALU:alu|C[56] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.980      ; 2.745      ;
; 0.251 ; aluControl[0] ; ALU:alu|C[38] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.893      ; 3.144      ;
; 0.254 ; aluControl[0] ; ALU:alu|C[37] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.894      ; 3.148      ;
; 0.256 ; aluControl[0] ; ALU:alu|C[45] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.900      ; 3.156      ;
; 0.257 ; aluControl[0] ; ALU:alu|C[46] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.885      ; 2.662      ;
; 0.264 ; aluControl[0] ; ALU:alu|C[37] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.894      ; 2.678      ;
; 0.269 ; aluControl[0] ; ALU:alu|C[61] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.970      ; 3.239      ;
; 0.275 ; aluControl[0] ; ALU:alu|C[11] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.664      ; 2.459      ;
; 0.276 ; aluControl[0] ; ALU:alu|C[49] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.899      ; 2.695      ;
; 0.280 ; aluControl[0] ; ALU:alu|C[42] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.974      ; 2.774      ;
; 0.281 ; aluControl[0] ; ALU:alu|C[56] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.980      ; 3.261      ;
; 0.283 ; aluControl[0] ; ALU:alu|C[43] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.899      ; 3.182      ;
; 0.285 ; aluControl[0] ; ALU:alu|C[27] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.561      ; 2.846      ;
; 0.292 ; aluControl[0] ; ALU:alu|C[51] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.989      ; 3.281      ;
; 0.294 ; aluControl[0] ; ALU:alu|C[38] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.893      ; 2.707      ;
; 0.294 ; aluControl[0] ; ALU:alu|C[49] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.899      ; 3.193      ;
; 0.296 ; aluControl[0] ; ALU:alu|C[11] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.664      ; 2.960      ;
; 0.305 ; aluControl[0] ; ALU:alu|C[21] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.558      ; 2.383      ;
; 0.309 ; aluControl[0] ; ALU:alu|C[61] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.970      ; 2.799      ;
; 0.314 ; aluControl[0] ; ALU:alu|C[51] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.989      ; 2.823      ;
; 0.315 ; aluControl[0] ; ALU:alu|C[45] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.900      ; 2.735      ;
; 0.315 ; aluControl[0] ; ALU:alu|C[27] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.561      ; 2.396      ;
; 0.316 ; aluControl[0] ; ALU:alu|C[32] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.900      ; 3.216      ;
; 0.320 ; aluControl[0] ; ALU:alu|C[48] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.893      ; 3.213      ;
; 0.329 ; aluControl[0] ; ALU:alu|C[1]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.572      ; 2.421      ;
; 0.330 ; aluControl[0] ; ALU:alu|C[43] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.899      ; 2.749      ;
; 0.332 ; aluControl[0] ; ALU:alu|C[50] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.899      ; 2.751      ;
; 0.332 ; aluControl[0] ; ALU:alu|C[32] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.900      ; 2.752      ;
; 0.336 ; aluControl[0] ; ALU:alu|C[18] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.576      ; 2.432      ;
; 0.337 ; aluControl[0] ; ALU:alu|C[1]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.572      ; 2.909      ;
; 0.338 ; aluControl[0] ; ALU:alu|C[7]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.572      ; 2.430      ;
; 0.339 ; aluControl[0] ; ALU:alu|C[13] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.666      ; 3.005      ;
; 0.339 ; aluControl[0] ; ALU:alu|C[7]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.572      ; 2.911      ;
; 0.347 ; aluControl[0] ; ALU:alu|C[29] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.631      ; 2.498      ;
; 0.347 ; aluControl[0] ; ALU:alu|C[60] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.966      ; 3.313      ;
; 0.347 ; aluControl[0] ; ALU:alu|C[29] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.631      ; 2.978      ;
; 0.347 ; aluControl[0] ; ALU:alu|C[19] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.577      ; 2.924      ;
; 0.349 ; aluControl[0] ; ALU:alu|C[30] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.626      ; 2.495      ;
; 0.350 ; aluControl[0] ; ALU:alu|C[8]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.581      ; 2.451      ;
; 0.351 ; aluControl[0] ; ALU:alu|C[21] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.558      ; 2.909      ;
; 0.352 ; aluControl[0] ; ALU:alu|C[62] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.877      ; 3.229      ;
; 0.352 ; aluControl[0] ; ALU:alu|C[30] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.626      ; 2.978      ;
; 0.355 ; aluControl[0] ; ALU:alu|C[63] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.961      ; 3.316      ;
; 0.356 ; aluControl[0] ; ALU:alu|C[10] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.577      ; 2.453      ;
; 0.358 ; aluControl[0] ; ALU:alu|C[20] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.574      ; 2.932      ;
; 0.360 ; aluControl[0] ; ALU:alu|C[50] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.899      ; 3.259      ;
; 0.363 ; aluControl[0] ; ALU:alu|C[28] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.565      ; 2.448      ;
; 0.364 ; aluControl[0] ; ALU:alu|C[3]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.574      ; 2.458      ;
; 0.367 ; aluControl[0] ; ALU:alu|C[20] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.574      ; 2.461      ;
; 0.368 ; aluControl[0] ; ALU:alu|C[59] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.893      ; 2.781      ;
; 0.371 ; aluControl[0] ; ALU:alu|C[0]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.579      ; 2.470      ;
; 0.371 ; aluControl[0] ; ALU:alu|C[28] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.565      ; 2.936      ;
; 0.371 ; aluControl[0] ; ALU:alu|C[17] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.648      ; 3.019      ;
; 0.374 ; aluControl[0] ; ALU:alu|C[17] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.648      ; 2.542      ;
; 0.377 ; aluControl[0] ; ALU:alu|C[63] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.961      ; 2.858      ;
; 0.381 ; aluControl[0] ; ALU:alu|C[6]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.568      ; 2.469      ;
; 0.381 ; aluControl[0] ; ALU:alu|C[13] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.666      ; 2.567      ;
; 0.381 ; aluControl[0] ; ALU:alu|C[8]  ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.581      ; 2.962      ;
; 0.385 ; aluControl[0] ; ALU:alu|C[22] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.563      ; 2.948      ;
; 0.386 ; aluControl[0] ; ALU:alu|C[5]  ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.643      ; 2.549      ;
; 0.389 ; aluControl[0] ; ALU:alu|C[19] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.577      ; 2.486      ;
; 0.390 ; aluControl[0] ; ALU:alu|C[59] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.893      ; 3.283      ;
; 0.393 ; aluControl[0] ; ALU:alu|C[14] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.573      ; 2.966      ;
; 0.393 ; aluControl[0] ; ALU:alu|C[10] ; aluControl[0] ; aluControl[0] ; 0.000        ; 2.577      ; 2.970      ;
; 0.400 ; aluControl[0] ; ALU:alu|C[58] ; aluControl[0] ; aluControl[0] ; -0.500       ; 2.884      ; 2.804      ;
+-------+---------------+---------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RAMenable'                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.099 ; MDR:MDR|Q[19]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.221      ; 0.464      ;
; 0.104 ; MDR:MDR|Q[21]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.221      ; 0.469      ;
; 0.106 ; MDR:MDR|Q[14]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.221      ; 0.471      ;
; 0.107 ; MDR:MDR|Q[26]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.218      ; 0.469      ;
; 0.108 ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.220      ; 0.472      ;
; 0.112 ; MDR:MDR|Q[10]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.221      ; 0.477      ;
; 0.112 ; MDR:MDR|Q[12]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.221      ; 0.477      ;
; 0.114 ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.220      ; 0.478      ;
; 0.115 ; MDR:MDR|Q[25]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.221      ; 0.480      ;
; 0.119 ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.220      ; 0.483      ;
; 0.120 ; MDR:MDR|Q[27]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.221      ; 0.485      ;
; 0.125 ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.216      ; 0.485      ;
; 0.127 ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.220      ; 0.491      ;
; 0.127 ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.216      ; 0.487      ;
; 0.129 ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.216      ; 0.489      ;
; 0.133 ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.218      ; 0.495      ;
; 0.144 ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.216      ; 0.504      ;
; 0.153 ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.213      ; 0.510      ;
; 0.201 ; MDR:MDR|Q[7]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.217      ; 0.562      ;
; 0.201 ; MDR:MDR|Q[18]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.218      ; 0.563      ;
; 0.205 ; MDR:MDR|Q[22]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.218      ; 0.567      ;
; 0.208 ; MDR:MDR|Q[4]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.220      ; 0.572      ;
; 0.209 ; MDR:MDR|Q[1]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.220      ; 0.573      ;
; 0.210 ; MDR:MDR|Q[13]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.220      ; 0.574      ;
; 0.211 ; MDR:MDR|Q[16]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.220      ; 0.575      ;
; 0.212 ; MDR:MDR|Q[17]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.220      ; 0.576      ;
; 0.212 ; MDR:MDR|Q[31]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.218      ; 0.574      ;
; 0.214 ; MDR:MDR|Q[8]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.220      ; 0.578      ;
; 0.217 ; MDR:MDR|Q[5]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.220      ; 0.581      ;
; 0.219 ; MDR:MDR|Q[28]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.220      ; 0.583      ;
; 0.220 ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.218      ; 0.582      ;
; 0.220 ; MDR:MDR|Q[23]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.218      ; 0.582      ;
; 0.221 ; MDR:MDR|Q[9]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.217      ; 0.582      ;
; 0.222 ; MDR:MDR|Q[30]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.220      ; 0.586      ;
; 0.225 ; MDR:MDR|Q[0]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.217      ; 0.586      ;
; 0.225 ; MDR:MDR|Q[3]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.217      ; 0.586      ;
; 0.230 ; MDR:MDR|Q[20]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.218      ; 0.592      ;
; 0.232 ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.218      ; 0.594      ;
; 0.235 ; MDR:MDR|Q[29]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.220      ; 0.599      ;
; 0.236 ; MDR:MDR|Q[24]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.220      ; 0.600      ;
; 0.241 ; MDR:MDR|Q[6]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.217      ; 0.602      ;
; 0.251 ; MDR:MDR|Q[11]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.220      ; 0.615      ;
; 0.252 ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.218      ; 0.614      ;
; 0.254 ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.218      ; 0.616      ;
; 0.259 ; MDR:MDR|Q[15]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.220      ; 0.623      ;
; 0.276 ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.218      ; 0.638      ;
; 0.278 ; MDR:MDR|Q[2]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.220      ; 0.642      ;
; 0.291 ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.218      ; 0.653      ;
; 0.296 ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.215      ; 0.655      ;
; 0.311 ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.218      ; 0.673      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[17]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[16]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[15]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[14]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[13]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[12]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[11]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[10]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[9]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[8]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[7]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[6]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[5]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[4]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[3]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[2]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[1]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[0]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[31]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[30]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[29]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[28]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[27]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[26]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[25]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[24]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[23]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[22]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[21]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[20]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[19]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; RAM:RAM|q[18]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                ;
+-------+-------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; register:MAR|q[7] ; register:MAR|q[7]                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; register:MAR|q[3] ; register:MAR|q[3]                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; register:MAR|q[2] ; register:MAR|q[2]                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; register:MAR|q[1] ; register:MAR|q[1]                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; register:MAR|q[0] ; register:MAR|q[0]                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.297 ; register:MAR|q[4] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.180      ; 0.581      ;
; 0.304 ; pc:PC|q[1]        ; pc:PC|q[1]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; pc:PC|q[3]        ; pc:PC|q[3]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; pc:PC|q[13]       ; pc:PC|q[13]                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; pc:PC|q[5]        ; pc:PC|q[5]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; pc:PC|q[15]       ; pc:PC|q[15]                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; pc:PC|q[29]       ; pc:PC|q[29]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; pc:PC|q[11]       ; pc:PC|q[11]                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; pc:PC|q[7]        ; pc:PC|q[7]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; pc:PC|q[6]        ; pc:PC|q[6]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; pc:PC|q[31]       ; pc:PC|q[31]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; pc:PC|q[2]        ; pc:PC|q[2]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; pc:PC|q[27]       ; pc:PC|q[27]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; pc:PC|q[21]       ; pc:PC|q[21]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; pc:PC|q[8]        ; pc:PC|q[8]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; pc:PC|q[9]        ; pc:PC|q[9]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; pc:PC|q[19]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; pc:PC|q[14]       ; pc:PC|q[14]                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; pc:PC|q[17]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; pc:PC|q[4]        ; pc:PC|q[4]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; pc:PC|q[10]       ; pc:PC|q[10]                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; pc:PC|q[25]       ; pc:PC|q[25]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; pc:PC|q[12]       ; pc:PC|q[12]                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; pc:PC|q[18]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; pc:PC|q[16]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; pc:PC|q[22]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; pc:PC|q[23]       ; pc:PC|q[23]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; pc:PC|q[28]       ; pc:PC|q[28]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; pc:PC|q[30]       ; pc:PC|q[30]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; pc:PC|q[20]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; pc:PC|q[24]       ; pc:PC|q[24]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; pc:PC|q[26]       ; pc:PC|q[26]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.428      ;
; 0.316 ; pc:PC|q[0]        ; pc:PC|q[0]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.436      ;
; 0.346 ; register:MAR|q[0] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.180      ; 0.630      ;
; 0.349 ; register:MAR|q[3] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.180      ; 0.633      ;
; 0.368 ; register:MAR|q[5] ; register:MAR|q[5]                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.488      ;
; 0.373 ; register:MAR|q[5] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.178      ; 0.655      ;
; 0.446 ; register:MAR|q[4] ; register:MAR|q[4]                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.566      ;
; 0.446 ; register:MAR|q[2] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.180      ; 0.730      ;
; 0.447 ; register:MAR|q[8] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.178      ; 0.729      ;
; 0.452 ; register:MAR|q[3] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.182      ; 0.738      ;
; 0.453 ; pc:PC|q[5]        ; pc:PC|q[6]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; pc:PC|q[1]        ; pc:PC|q[2]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; pc:PC|q[13]       ; pc:PC|q[14]                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; pc:PC|q[3]        ; pc:PC|q[4]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; pc:PC|q[7]        ; pc:PC|q[8]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; pc:PC|q[11]       ; pc:PC|q[12]                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; pc:PC|q[29]       ; pc:PC|q[30]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.573      ;
; 0.455 ; pc:PC|q[9]        ; pc:PC|q[10]                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; pc:PC|q[17]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; pc:PC|q[21]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; pc:PC|q[27]       ; pc:PC|q[28]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; pc:PC|q[19]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; register:MAR|q[2] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.182      ; 0.741      ;
; 0.456 ; pc:PC|q[23]       ; pc:PC|q[24]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; pc:PC|q[25]       ; pc:PC|q[26]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.575      ;
; 0.460 ; pc:PC|q[15]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.029      ; 0.573      ;
; 0.463 ; pc:PC|q[0]        ; pc:PC|q[1]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; pc:PC|q[6]        ; pc:PC|q[7]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; pc:PC|q[2]        ; pc:PC|q[3]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; pc:PC|q[14]       ; pc:PC|q[15]                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; pc:PC|q[8]        ; pc:PC|q[9]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; pc:PC|q[12]       ; pc:PC|q[13]                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; pc:PC|q[4]        ; pc:PC|q[5]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; pc:PC|q[10]       ; pc:PC|q[11]                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; pc:PC|q[18]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; pc:PC|q[16]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; pc:PC|q[22]       ; pc:PC|q[23]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; pc:PC|q[28]       ; pc:PC|q[29]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; pc:PC|q[30]       ; pc:PC|q[31]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; pc:PC|q[20]       ; pc:PC|q[21]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; pc:PC|q[24]       ; pc:PC|q[25]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; pc:PC|q[0]        ; pc:PC|q[2]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; pc:PC|q[6]        ; pc:PC|q[8]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; pc:PC|q[26]       ; pc:PC|q[27]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; pc:PC|q[2]        ; pc:PC|q[4]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; pc:PC|q[8]        ; pc:PC|q[10]                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; pc:PC|q[4]        ; pc:PC|q[6]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; pc:PC|q[12]       ; pc:PC|q[14]                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; pc:PC|q[10]       ; pc:PC|q[12]                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; pc:PC|q[16]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; pc:PC|q[18]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; pc:PC|q[22]       ; pc:PC|q[24]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; register:MAR|q[7] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.182      ; 0.754      ;
; 0.469 ; pc:PC|q[28]       ; pc:PC|q[30]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; pc:PC|q[20]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; pc:PC|q[24]       ; pc:PC|q[26]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.588      ;
; 0.470 ; pc:PC|q[26]       ; pc:PC|q[28]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.589      ;
; 0.474 ; pc:PC|q[14]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.029      ; 0.587      ;
; 0.478 ; register:MAR|q[6] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.177      ; 0.759      ;
; 0.490 ; register:MAR|q[0] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.182      ; 0.776      ;
; 0.511 ; register:MAR|q[8] ; register:MAR|q[8]                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.631      ;
; 0.516 ; pc:PC|q[5]        ; pc:PC|q[7]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; pc:PC|q[1]        ; pc:PC|q[3]                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; pc:PC|q[13]       ; pc:PC|q[15]                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.636      ;
+-------+-------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[10]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[11]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[12]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[13]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[14]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[15]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[16]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[17]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[18]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[19]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[20]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[21]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[22]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[23]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[24]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[25]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[26]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[27]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[28]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[29]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[30]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[31]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[9]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[10]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[11]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[12]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[13]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[14]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[15]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[16]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[17]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[18]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[19]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[20]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[21]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[22]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[23]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[24]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[25]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[26]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[27]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[28]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[29]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[30]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[31]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[9]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[10]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[11]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[12]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[13]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[14]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[15]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[16]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[17]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[18]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[19]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[20]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[21]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[22]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[23]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[24]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[25]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[26]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[27]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[28]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[29]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[30]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[31]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[7]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[8]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[9]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register:IR|q[15]                                                                               ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RAMenable'                                                                                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAMenable ; Rise       ; RAMenable                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[10]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[11]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[12]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[13]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[14]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[15]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[16]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[17]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[18]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[19]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[20]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[21]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[22]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[23]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[24]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[25]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[26]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[27]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[28]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[29]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[30]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[31]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[9]                                                                                    ;
; -0.122 ; 0.108        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -0.122 ; 0.108        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_we_reg       ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[18]                                                                                   ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[19]                                                                                   ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[20]                                                                                   ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[21]                                                                                   ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[22]                                                                                   ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[23]                                                                                   ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[24]                                                                                   ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[25]                                                                                   ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[26]                                                                                   ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[27]                                                                                   ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[28]                                                                                   ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[29]                                                                                   ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[30]                                                                                   ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[31]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[0]                                                                                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[10]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[11]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[12]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[13]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[14]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[15]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[16]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[17]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[1]                                                                                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[2]                                                                                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[3]                                                                                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[4]                                                                                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[5]                                                                                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[6]                                                                                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[7]                                                                                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[8]                                                                                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[9]                                                                                    ;
; -0.119 ; 0.111        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~input|o                                                                               ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM|memory_rtl_0|auto_generated|ram_block1a18|clk0                                              ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM|memory_rtl_0|auto_generated|ram_block1a0|clk0                                               ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~inputclkctrl|inclk[0]                                                                 ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~inputclkctrl|outclk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RAMenable ; Rise       ; RAMenable~input|i                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~input|i                                                                               ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[18]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[19]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[20]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[21]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[22]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[23]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[24]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[25]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[26]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[27]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[28]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[29]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[30]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[31]                                                                                   ;
; 0.655  ; 0.885        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[0]                                                                                    ;
; 0.655  ; 0.885        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[10]                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'BAout'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BAout ; Rise       ; BAout                         ;
; -0.109 ; -0.109       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[23]                 ;
; -0.102 ; -0.102       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[1]                  ;
; -0.102 ; -0.102       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[2]                  ;
; -0.097 ; -0.097       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[1]|dataa                ;
; -0.097 ; -0.097       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[2]|dataa                ;
; -0.095 ; -0.095       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[12]                 ;
; -0.095 ; -0.095       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[22]                 ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[7]                  ;
; -0.092 ; -0.092       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[12]|datac               ;
; -0.092 ; -0.092       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[22]|datac               ;
; -0.092 ; -0.092       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[23]|datab               ;
; -0.091 ; -0.091       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[11]                 ;
; -0.091 ; -0.091       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[3]                  ;
; -0.091 ; -0.091       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[4]                  ;
; -0.091 ; -0.091       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[7]|datac                ;
; -0.088 ; -0.088       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[24]                 ;
; -0.088 ; -0.088       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[26]                 ;
; -0.088 ; -0.088       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[11]|datac               ;
; -0.088 ; -0.088       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[3]|datac                ;
; -0.088 ; -0.088       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[4]|datac                ;
; -0.085 ; -0.085       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[10]|datad               ;
; -0.085 ; -0.085       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[13]|datad               ;
; -0.085 ; -0.085       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[24]|datac               ;
; -0.085 ; -0.085       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[26]|datac               ;
; -0.085 ; -0.085       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[9]|datad                ;
; -0.084 ; -0.084       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[0]|datad                ;
; -0.084 ; -0.084       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[6]|datad                ;
; -0.083 ; -0.083       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[5]|datad                ;
; -0.082 ; -0.082       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[25]|datad               ;
; -0.082 ; -0.082       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[29]|datad               ;
; -0.082 ; -0.082       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]|datad               ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[14]|datad               ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[17]|datad               ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[18]|datad               ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[19]|datad               ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[20]|datad               ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[21]|datad               ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[27]|datad               ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[28]|datad               ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[30]|datad               ;
; -0.080 ; -0.080       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[10]                 ;
; -0.080 ; -0.080       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[13]                 ;
; -0.080 ; -0.080       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[9]                  ;
; -0.080 ; -0.080       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[15]|datad               ;
; -0.080 ; -0.080       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[16]|datad               ;
; -0.080 ; -0.080       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[8]|datad                ;
; -0.079 ; -0.079       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[0]                  ;
; -0.079 ; -0.079       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[6]                  ;
; -0.078 ; -0.078       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[5]                  ;
; -0.077 ; -0.077       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[25]                 ;
; -0.077 ; -0.077       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[29]                 ;
; -0.077 ; -0.077       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[31]                 ;
; -0.076 ; -0.076       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[14]                 ;
; -0.076 ; -0.076       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[17]                 ;
; -0.076 ; -0.076       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[18]                 ;
; -0.076 ; -0.076       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[19]                 ;
; -0.076 ; -0.076       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[20]                 ;
; -0.076 ; -0.076       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[21]                 ;
; -0.076 ; -0.076       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[27]                 ;
; -0.076 ; -0.076       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[28]                 ;
; -0.076 ; -0.076       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[30]                 ;
; -0.075 ; -0.075       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[15]                 ;
; -0.075 ; -0.075       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[16]                 ;
; -0.075 ; -0.075       ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[8]                  ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~186clkctrl|inclk[0] ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~186clkctrl|outclk   ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~186|combout         ;
; 0.027  ; 0.027        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~186|datac           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; BAout~input|o                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; BAout~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; BAout~input|i                 ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; BAout~input|o                 ;
; 0.970  ; 0.970        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[31]~186|datac           ;
; 0.973  ; 0.973        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[31]~186|combout         ;
; 1.046  ; 1.046        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[31]~186clkctrl|inclk[0] ;
; 1.046  ; 1.046        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[31]~186clkctrl|outclk   ;
; 1.068  ; 1.068        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[16]                 ;
; 1.068  ; 1.068        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[17]                 ;
; 1.068  ; 1.068        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[27]                 ;
; 1.068  ; 1.068        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[28]                 ;
; 1.068  ; 1.068        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[8]                  ;
; 1.069  ; 1.069        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[14]                 ;
; 1.069  ; 1.069        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[15]                 ;
; 1.069  ; 1.069        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[18]                 ;
; 1.069  ; 1.069        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[19]                 ;
; 1.069  ; 1.069        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[20]                 ;
; 1.069  ; 1.069        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[21]                 ;
; 1.069  ; 1.069        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[30]                 ;
; 1.070  ; 1.070        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[25]                 ;
; 1.070  ; 1.070        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[29]                 ;
; 1.070  ; 1.070        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[31]                 ;
; 1.071  ; 1.071        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[0]                  ;
; 1.071  ; 1.071        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[5]                  ;
; 1.072  ; 1.072        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[13]                 ;
; 1.072  ; 1.072        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[6]                  ;
; 1.072  ; 1.072        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[16]|datad               ;
; 1.072  ; 1.072        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[17]|datad               ;
; 1.072  ; 1.072        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[27]|datad               ;
; 1.072  ; 1.072        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[28]|datad               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'aluControl[0]'                                                            ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; aluControl[0] ; Rise       ; aluControl[0]               ;
; -0.028 ; -0.028       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[41]               ;
; -0.023 ; -0.023       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[41]|dataa             ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[52]               ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[53]               ;
; -0.017 ; -0.017       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[51]               ;
; -0.017 ; -0.017       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[56]               ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[40]|datab             ;
; -0.016 ; -0.016       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[61]               ;
; -0.015 ; -0.015       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[34]               ;
; -0.015 ; -0.015       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[42]               ;
; -0.015 ; -0.015       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[60]               ;
; -0.015 ; -0.015       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[52]|datac             ;
; -0.015 ; -0.015       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[53]|datac             ;
; -0.014 ; -0.014       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[36]               ;
; -0.014 ; -0.014       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[47]               ;
; -0.014 ; -0.014       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[51]|datac             ;
; -0.014 ; -0.014       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[56]|datac             ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[61]|datac             ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[63]               ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[34]|datac             ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[42]|datac             ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[60]|datac             ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[36]|datac             ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[47]|datac             ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[63]|datac             ;
; -0.008 ; -0.008       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[40]               ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[32]|datad             ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[35]|datad             ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[37]|datad             ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[38]|datad             ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[44]|datad             ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[45]|datad             ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[33]|datad             ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[43]|datad             ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[48]|datad             ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[49]|datad             ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[50]|datad             ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[59]|datad             ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[57]|datad             ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[58]|datad             ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[39]|datad             ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[46]|datad             ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[54]|datad             ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[55]|datad             ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[62]|datad             ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[32]               ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[33]               ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[35]               ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[37]               ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[38]               ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[43]               ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[44]               ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[45]               ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[48]               ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[49]               ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[50]               ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[59]               ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[57]               ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[58]               ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[39]               ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[46]               ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[54]               ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[55]               ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[62]               ;
; 0.018  ; 0.018        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[9]                ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[11]               ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[13]               ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[9]|datac              ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[17]               ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[2]                ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[11]|datac             ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[13]|datac             ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[16]               ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[25]               ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[29]               ;
; 0.023  ; 0.023        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|Mux65~2clkctrl|inclk[0] ;
; 0.023  ; 0.023        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|Mux65~2clkctrl|outclk   ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[30]               ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; aluControl[0] ; Fall       ; ALU:alu|C[5]                ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[17]|datac             ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[2]|datac              ;
; 0.026  ; 0.026        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[16]|datac             ;
; 0.026  ; 0.026        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[25]|datac             ;
; 0.026  ; 0.026        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[29]|datac             ;
; 0.027  ; 0.027        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[30]|datac             ;
; 0.027  ; 0.027        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[5]|datac              ;
; 0.028  ; 0.028        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[0]|datad              ;
; 0.028  ; 0.028        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[10]|datad             ;
; 0.028  ; 0.028        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[14]|datad             ;
; 0.028  ; 0.028        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[18]|datad             ;
; 0.028  ; 0.028        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[24]|datad             ;
; 0.028  ; 0.028        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[7]|datad              ;
; 0.028  ; 0.028        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[8]|datad              ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[12]|datad             ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[19]|datad             ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[1]|datad              ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[20]|datad             ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[3]|datad              ;
; 0.030  ; 0.030        ; 0.000          ; Low Pulse Width  ; aluControl[0] ; Rise       ; alu|C[21]|datad             ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Gra'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Gra   ; Rise       ; Gra                                 ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[1]|datad     ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[1]        ;
; 0.032  ; 0.032        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[0]        ;
; 0.034  ; 0.034        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[3]        ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[0]|datac     ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[3]|datac     ;
; 0.044  ; 0.044        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]|datab     ;
; 0.053  ; 0.053        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[2]        ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|datad   ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|combout ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; Gra~input|o                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; Gra~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; Gra~input|i                         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; Gra~input|o                         ;
; 0.926  ; 0.926        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|combout ;
; 0.931  ; 0.931        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|datad   ;
; 0.945  ; 0.945        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[2]        ;
; 0.955  ; 0.955        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]|datab     ;
; 0.962  ; 0.962        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[3]|datac     ;
; 0.965  ; 0.965        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[3]        ;
; 0.965  ; 0.965        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[0]|datac     ;
; 0.968  ; 0.968        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[0]        ;
; 0.974  ; 0.974        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[1]        ;
; 0.978  ; 0.978        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[1]|datad     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; BAout          ; BAout         ; 1.923  ; 2.449  ; Fall       ; BAout           ;
; MDRout         ; BAout         ; 0.703  ; 1.368  ; Fall       ; BAout           ;
; PCout          ; BAout         ; 3.415  ; 4.331  ; Fall       ; BAout           ;
; Rout           ; BAout         ; 3.446  ; 4.137  ; Fall       ; BAout           ;
; ZLOout         ; BAout         ; 3.716  ; 4.044  ; Fall       ; BAout           ;
; ZMuxOut        ; BAout         ; 3.696  ; 4.049  ; Fall       ; BAout           ;
; ZSelect        ; BAout         ; 2.583  ; 3.387  ; Fall       ; BAout           ;
; Gra            ; Gra           ; 0.542  ; 0.955  ; Fall       ; Gra             ;
; Grb            ; Gra           ; 2.998  ; 3.763  ; Fall       ; Gra             ;
; read           ; RAMenable     ; 2.144  ; 2.890  ; Rise       ; RAMenable       ;
; write          ; RAMenable     ; 2.096  ; 2.574  ; Rise       ; RAMenable       ;
; aluControl[*]  ; aluControl[0] ; 18.323 ; 19.054 ; Fall       ; aluControl[0]   ;
;  aluControl[0] ; aluControl[0] ; 2.128  ; 2.580  ; Fall       ; aluControl[0]   ;
;  aluControl[1] ; aluControl[0] ; 3.950  ; 4.827  ; Fall       ; aluControl[0]   ;
;  aluControl[2] ; aluControl[0] ; 18.323 ; 19.054 ; Fall       ; aluControl[0]   ;
;  aluControl[3] ; aluControl[0] ; 3.478  ; 4.247  ; Fall       ; aluControl[0]   ;
;  aluControl[4] ; aluControl[0] ; 3.222  ; 3.797  ; Fall       ; aluControl[0]   ;
; IRin           ; clock         ; 2.180  ; 2.890  ; Rise       ; clock           ;
; IncPC          ; clock         ; 1.973  ; 2.669  ; Rise       ; clock           ;
; MARin          ; clock         ; 2.007  ; 2.659  ; Rise       ; clock           ;
; MDRin          ; clock         ; 2.331  ; 3.103  ; Rise       ; clock           ;
; Mdatain[*]     ; clock         ; 1.242  ; 1.944  ; Rise       ; clock           ;
;  Mdatain[0]    ; clock         ; 1.081  ; 1.718  ; Rise       ; clock           ;
;  Mdatain[1]    ; clock         ; 1.175  ; 1.828  ; Rise       ; clock           ;
;  Mdatain[2]    ; clock         ; 0.985  ; 1.601  ; Rise       ; clock           ;
;  Mdatain[3]    ; clock         ; 1.105  ; 1.757  ; Rise       ; clock           ;
;  Mdatain[4]    ; clock         ; 0.977  ; 1.598  ; Rise       ; clock           ;
;  Mdatain[5]    ; clock         ; 1.076  ; 1.751  ; Rise       ; clock           ;
;  Mdatain[6]    ; clock         ; 0.922  ; 1.515  ; Rise       ; clock           ;
;  Mdatain[7]    ; clock         ; 0.963  ; 1.583  ; Rise       ; clock           ;
;  Mdatain[8]    ; clock         ; 1.016  ; 1.669  ; Rise       ; clock           ;
;  Mdatain[9]    ; clock         ; 0.829  ; 1.425  ; Rise       ; clock           ;
;  Mdatain[10]   ; clock         ; 1.059  ; 1.688  ; Rise       ; clock           ;
;  Mdatain[11]   ; clock         ; 0.865  ; 1.457  ; Rise       ; clock           ;
;  Mdatain[12]   ; clock         ; 1.221  ; 1.891  ; Rise       ; clock           ;
;  Mdatain[13]   ; clock         ; 1.126  ; 1.757  ; Rise       ; clock           ;
;  Mdatain[14]   ; clock         ; 1.024  ; 1.635  ; Rise       ; clock           ;
;  Mdatain[15]   ; clock         ; 1.000  ; 1.637  ; Rise       ; clock           ;
;  Mdatain[16]   ; clock         ; 1.193  ; 1.827  ; Rise       ; clock           ;
;  Mdatain[17]   ; clock         ; 0.951  ; 1.558  ; Rise       ; clock           ;
;  Mdatain[18]   ; clock         ; 1.072  ; 1.711  ; Rise       ; clock           ;
;  Mdatain[19]   ; clock         ; 0.992  ; 1.615  ; Rise       ; clock           ;
;  Mdatain[20]   ; clock         ; 1.124  ; 1.785  ; Rise       ; clock           ;
;  Mdatain[21]   ; clock         ; 1.242  ; 1.944  ; Rise       ; clock           ;
;  Mdatain[22]   ; clock         ; 0.993  ; 1.606  ; Rise       ; clock           ;
;  Mdatain[23]   ; clock         ; 1.010  ; 1.623  ; Rise       ; clock           ;
;  Mdatain[24]   ; clock         ; 1.052  ; 1.689  ; Rise       ; clock           ;
;  Mdatain[25]   ; clock         ; 1.028  ; 1.649  ; Rise       ; clock           ;
;  Mdatain[26]   ; clock         ; 0.937  ; 1.530  ; Rise       ; clock           ;
;  Mdatain[27]   ; clock         ; 0.887  ; 1.491  ; Rise       ; clock           ;
;  Mdatain[28]   ; clock         ; 1.035  ; 1.652  ; Rise       ; clock           ;
;  Mdatain[29]   ; clock         ; 1.139  ; 1.799  ; Rise       ; clock           ;
;  Mdatain[30]   ; clock         ; 0.970  ; 1.614  ; Rise       ; clock           ;
;  Mdatain[31]   ; clock         ; 0.965  ; 1.576  ; Rise       ; clock           ;
; PCin           ; clock         ; 2.127  ; 2.848  ; Rise       ; clock           ;
; Rin            ; clock         ; 2.537  ; 3.287  ; Rise       ; clock           ;
; Yin            ; clock         ; 3.002  ; 3.850  ; Rise       ; clock           ;
; clear          ; clock         ; 3.197  ; 4.045  ; Rise       ; clock           ;
; read           ; clock         ; 1.323  ; 1.991  ; Rise       ; clock           ;
+----------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; BAout          ; BAout         ; 0.826  ; 0.451  ; Fall       ; BAout           ;
; MDRout         ; BAout         ; 1.062  ; 0.457  ; Fall       ; BAout           ;
; PCout          ; BAout         ; 0.088  ; -0.574 ; Fall       ; BAout           ;
; Rout           ; BAout         ; -0.658 ; -1.190 ; Fall       ; BAout           ;
; ZLOout         ; BAout         ; 0.030  ; -0.519 ; Fall       ; BAout           ;
; ZMuxOut        ; BAout         ; 0.050  ; -0.537 ; Fall       ; BAout           ;
; ZSelect        ; BAout         ; 0.138  ; -0.448 ; Fall       ; BAout           ;
; Gra            ; Gra           ; 0.456  ; 0.002  ; Fall       ; Gra             ;
; Grb            ; Gra           ; -0.920 ; -1.532 ; Fall       ; Gra             ;
; read           ; RAMenable     ; -1.259 ; -1.873 ; Rise       ; RAMenable       ;
; write          ; RAMenable     ; -1.129 ; -1.727 ; Rise       ; RAMenable       ;
; aluControl[*]  ; aluControl[0] ; 0.485  ; -0.079 ; Fall       ; aluControl[0]   ;
;  aluControl[0] ; aluControl[0] ; 0.396  ; -0.079 ; Fall       ; aluControl[0]   ;
;  aluControl[1] ; aluControl[0] ; -0.495 ; -1.140 ; Fall       ; aluControl[0]   ;
;  aluControl[2] ; aluControl[0] ; -0.255 ; -0.890 ; Fall       ; aluControl[0]   ;
;  aluControl[3] ; aluControl[0] ; 0.485  ; -0.153 ; Fall       ; aluControl[0]   ;
;  aluControl[4] ; aluControl[0] ; -0.038 ; -0.507 ; Fall       ; aluControl[0]   ;
; IRin           ; clock         ; -1.156 ; -1.740 ; Rise       ; clock           ;
; IncPC          ; clock         ; -1.762 ; -2.428 ; Rise       ; clock           ;
; MARin          ; clock         ; -0.944 ; -1.591 ; Rise       ; clock           ;
; MDRin          ; clock         ; -0.776 ; -1.423 ; Rise       ; clock           ;
; Mdatain[*]     ; clock         ; -0.621 ; -1.202 ; Rise       ; clock           ;
;  Mdatain[0]    ; clock         ; -0.836 ; -1.448 ; Rise       ; clock           ;
;  Mdatain[1]    ; clock         ; -0.953 ; -1.587 ; Rise       ; clock           ;
;  Mdatain[2]    ; clock         ; -0.741 ; -1.336 ; Rise       ; clock           ;
;  Mdatain[3]    ; clock         ; -0.858 ; -1.485 ; Rise       ; clock           ;
;  Mdatain[4]    ; clock         ; -0.762 ; -1.367 ; Rise       ; clock           ;
;  Mdatain[5]    ; clock         ; -0.830 ; -1.482 ; Rise       ; clock           ;
;  Mdatain[6]    ; clock         ; -0.710 ; -1.287 ; Rise       ; clock           ;
;  Mdatain[7]    ; clock         ; -0.721 ; -1.318 ; Rise       ; clock           ;
;  Mdatain[8]    ; clock         ; -0.773 ; -1.404 ; Rise       ; clock           ;
;  Mdatain[9]    ; clock         ; -0.621 ; -1.202 ; Rise       ; clock           ;
;  Mdatain[10]   ; clock         ; -0.812 ; -1.422 ; Rise       ; clock           ;
;  Mdatain[11]   ; clock         ; -0.655 ; -1.231 ; Rise       ; clock           ;
;  Mdatain[12]   ; clock         ; -0.972 ; -1.613 ; Rise       ; clock           ;
;  Mdatain[13]   ; clock         ; -0.879 ; -1.486 ; Rise       ; clock           ;
;  Mdatain[14]   ; clock         ; -0.782 ; -1.368 ; Rise       ; clock           ;
;  Mdatain[15]   ; clock         ; -0.758 ; -1.371 ; Rise       ; clock           ;
;  Mdatain[16]   ; clock         ; -0.944 ; -1.553 ; Rise       ; clock           ;
;  Mdatain[17]   ; clock         ; -0.737 ; -1.330 ; Rise       ; clock           ;
;  Mdatain[18]   ; clock         ; -0.854 ; -1.475 ; Rise       ; clock           ;
;  Mdatain[19]   ; clock         ; -0.777 ; -1.383 ; Rise       ; clock           ;
;  Mdatain[20]   ; clock         ; -0.897 ; -1.532 ; Rise       ; clock           ;
;  Mdatain[21]   ; clock         ; -0.989 ; -1.670 ; Rise       ; clock           ;
;  Mdatain[22]   ; clock         ; -0.778 ; -1.374 ; Rise       ; clock           ;
;  Mdatain[23]   ; clock         ; -0.767 ; -1.360 ; Rise       ; clock           ;
;  Mdatain[24]   ; clock         ; -0.836 ; -1.456 ; Rise       ; clock           ;
;  Mdatain[25]   ; clock         ; -0.784 ; -1.385 ; Rise       ; clock           ;
;  Mdatain[26]   ; clock         ; -0.725 ; -1.302 ; Rise       ; clock           ;
;  Mdatain[27]   ; clock         ; -0.676 ; -1.264 ; Rise       ; clock           ;
;  Mdatain[28]   ; clock         ; -0.819 ; -1.419 ; Rise       ; clock           ;
;  Mdatain[29]   ; clock         ; -0.890 ; -1.530 ; Rise       ; clock           ;
;  Mdatain[30]   ; clock         ; -0.749 ; -1.367 ; Rise       ; clock           ;
;  Mdatain[31]   ; clock         ; -0.751 ; -1.347 ; Rise       ; clock           ;
; PCin           ; clock         ; -0.866 ; -1.504 ; Rise       ; clock           ;
; Rin            ; clock         ; -1.320 ; -1.973 ; Rise       ; clock           ;
; Yin            ; clock         ; -1.199 ; -1.808 ; Rise       ; clock           ;
; clear          ; clock         ; -0.841 ; -1.488 ; Rise       ; clock           ;
; read           ; clock         ; -0.711 ; -1.287 ; Rise       ; clock           ;
+----------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; DummyOut[*]   ; clock      ; 4.626 ; 4.840 ; Rise       ; clock           ;
;  DummyOut[0]  ; clock      ; 3.977 ; 4.169 ; Rise       ; clock           ;
;  DummyOut[1]  ; clock      ; 4.485 ; 4.703 ; Rise       ; clock           ;
;  DummyOut[2]  ; clock      ; 3.571 ; 3.601 ; Rise       ; clock           ;
;  DummyOut[3]  ; clock      ; 3.762 ; 3.840 ; Rise       ; clock           ;
;  DummyOut[4]  ; clock      ; 3.729 ; 3.774 ; Rise       ; clock           ;
;  DummyOut[5]  ; clock      ; 3.748 ; 3.858 ; Rise       ; clock           ;
;  DummyOut[6]  ; clock      ; 3.558 ; 3.614 ; Rise       ; clock           ;
;  DummyOut[7]  ; clock      ; 3.490 ; 3.523 ; Rise       ; clock           ;
;  DummyOut[8]  ; clock      ; 4.626 ; 4.840 ; Rise       ; clock           ;
;  DummyOut[9]  ; clock      ; 3.956 ; 4.088 ; Rise       ; clock           ;
;  DummyOut[10] ; clock      ; 4.103 ; 4.269 ; Rise       ; clock           ;
;  DummyOut[11] ; clock      ; 3.966 ; 4.059 ; Rise       ; clock           ;
;  DummyOut[12] ; clock      ; 3.918 ; 4.059 ; Rise       ; clock           ;
;  DummyOut[13] ; clock      ; 3.844 ; 3.955 ; Rise       ; clock           ;
;  DummyOut[14] ; clock      ; 3.924 ; 3.990 ; Rise       ; clock           ;
;  DummyOut[15] ; clock      ; 3.795 ; 3.850 ; Rise       ; clock           ;
;  DummyOut[16] ; clock      ; 3.807 ; 3.867 ; Rise       ; clock           ;
;  DummyOut[17] ; clock      ; 3.819 ; 3.915 ; Rise       ; clock           ;
;  DummyOut[18] ; clock      ; 4.021 ; 4.156 ; Rise       ; clock           ;
;  DummyOut[19] ; clock      ; 4.304 ; 4.429 ; Rise       ; clock           ;
;  DummyOut[20] ; clock      ; 3.718 ; 3.764 ; Rise       ; clock           ;
;  DummyOut[21] ; clock      ; 3.703 ; 3.786 ; Rise       ; clock           ;
;  DummyOut[22] ; clock      ; 4.121 ; 4.280 ; Rise       ; clock           ;
;  DummyOut[23] ; clock      ; 4.113 ; 4.198 ; Rise       ; clock           ;
;  DummyOut[24] ; clock      ; 3.694 ; 3.745 ; Rise       ; clock           ;
;  DummyOut[25] ; clock      ; 3.757 ; 3.810 ; Rise       ; clock           ;
;  DummyOut[26] ; clock      ; 4.276 ; 4.387 ; Rise       ; clock           ;
;  DummyOut[27] ; clock      ; 4.077 ; 4.171 ; Rise       ; clock           ;
;  DummyOut[28] ; clock      ; 3.861 ; 3.931 ; Rise       ; clock           ;
;  DummyOut[29] ; clock      ; 3.608 ; 3.654 ; Rise       ; clock           ;
;  DummyOut[30] ; clock      ; 3.561 ; 3.615 ; Rise       ; clock           ;
;  DummyOut[31] ; clock      ; 3.570 ; 3.656 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; DummyOut[*]   ; clock      ; 3.420 ; 3.451 ; Rise       ; clock           ;
;  DummyOut[0]  ; clock      ; 3.882 ; 4.067 ; Rise       ; clock           ;
;  DummyOut[1]  ; clock      ; 4.408 ; 4.623 ; Rise       ; clock           ;
;  DummyOut[2]  ; clock      ; 3.498 ; 3.526 ; Rise       ; clock           ;
;  DummyOut[3]  ; clock      ; 3.681 ; 3.755 ; Rise       ; clock           ;
;  DummyOut[4]  ; clock      ; 3.650 ; 3.692 ; Rise       ; clock           ;
;  DummyOut[5]  ; clock      ; 3.663 ; 3.769 ; Rise       ; clock           ;
;  DummyOut[6]  ; clock      ; 3.485 ; 3.539 ; Rise       ; clock           ;
;  DummyOut[7]  ; clock      ; 3.420 ; 3.451 ; Rise       ; clock           ;
;  DummyOut[8]  ; clock      ; 4.544 ; 4.753 ; Rise       ; clock           ;
;  DummyOut[9]  ; clock      ; 3.861 ; 3.987 ; Rise       ; clock           ;
;  DummyOut[10] ; clock      ; 4.003 ; 4.162 ; Rise       ; clock           ;
;  DummyOut[11] ; clock      ; 3.877 ; 3.966 ; Rise       ; clock           ;
;  DummyOut[12] ; clock      ; 3.827 ; 3.963 ; Rise       ; clock           ;
;  DummyOut[13] ; clock      ; 3.754 ; 3.860 ; Rise       ; clock           ;
;  DummyOut[14] ; clock      ; 3.837 ; 3.899 ; Rise       ; clock           ;
;  DummyOut[15] ; clock      ; 3.714 ; 3.766 ; Rise       ; clock           ;
;  DummyOut[16] ; clock      ; 3.723 ; 3.780 ; Rise       ; clock           ;
;  DummyOut[17] ; clock      ; 3.735 ; 3.826 ; Rise       ; clock           ;
;  DummyOut[18] ; clock      ; 3.922 ; 4.052 ; Rise       ; clock           ;
;  DummyOut[19] ; clock      ; 4.201 ; 4.321 ; Rise       ; clock           ;
;  DummyOut[20] ; clock      ; 3.640 ; 3.684 ; Rise       ; clock           ;
;  DummyOut[21] ; clock      ; 3.619 ; 3.698 ; Rise       ; clock           ;
;  DummyOut[22] ; clock      ; 4.020 ; 4.172 ; Rise       ; clock           ;
;  DummyOut[23] ; clock      ; 4.018 ; 4.099 ; Rise       ; clock           ;
;  DummyOut[24] ; clock      ; 3.616 ; 3.664 ; Rise       ; clock           ;
;  DummyOut[25] ; clock      ; 3.676 ; 3.726 ; Rise       ; clock           ;
;  DummyOut[26] ; clock      ; 4.175 ; 4.281 ; Rise       ; clock           ;
;  DummyOut[27] ; clock      ; 3.983 ; 4.073 ; Rise       ; clock           ;
;  DummyOut[28] ; clock      ; 3.777 ; 3.843 ; Rise       ; clock           ;
;  DummyOut[29] ; clock      ; 3.534 ; 3.577 ; Rise       ; clock           ;
;  DummyOut[30] ; clock      ; 3.482 ; 3.533 ; Rise       ; clock           ;
;  DummyOut[31] ; clock      ; 3.490 ; 3.572 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -137.037  ; -0.451 ; N/A      ; N/A     ; -3.000              ;
;  BAout           ; -4.627    ; -0.451 ; N/A      ; N/A     ; -3.000              ;
;  Gra             ; -2.569    ; -0.002 ; N/A      ; N/A     ; -3.000              ;
;  RAMenable       ; -1.811    ; 0.099  ; N/A      ; N/A     ; -3.000              ;
;  aluControl[0]   ; -137.037  ; 0.079  ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -5.223    ; 0.187  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -7866.041 ; -1.405 ; 0.0      ; 0.0     ; -346.96             ;
;  BAout           ; -115.853  ; -1.403 ; N/A      ; N/A     ; -8.484              ;
;  Gra             ; -8.530    ; -0.002 ; N/A      ; N/A     ; -3.000              ;
;  RAMenable       ; -58.162   ; 0.000  ; N/A      ; N/A     ; -85.612             ;
;  aluControl[0]   ; -6745.077 ; 0.000  ; N/A      ; N/A     ; -3.546              ;
;  clock           ; -938.419  ; 0.000  ; N/A      ; N/A     ; -267.350            ;
+------------------+-----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; BAout          ; BAout         ; 4.140  ; 4.399  ; Fall       ; BAout           ;
; MDRout         ; BAout         ; 2.014  ; 2.388  ; Fall       ; BAout           ;
; PCout          ; BAout         ; 6.722  ; 7.277  ; Fall       ; BAout           ;
; Rout           ; BAout         ; 6.774  ; 7.265  ; Fall       ; BAout           ;
; ZLOout         ; BAout         ; 6.882  ; 7.230  ; Fall       ; BAout           ;
; ZMuxOut        ; BAout         ; 6.796  ; 7.215  ; Fall       ; BAout           ;
; ZSelect        ; BAout         ; 5.310  ; 5.802  ; Fall       ; BAout           ;
; Gra            ; Gra           ; 1.603  ; 1.692  ; Fall       ; Gra             ;
; Grb            ; Gra           ; 5.821  ; 6.295  ; Fall       ; Gra             ;
; read           ; RAMenable     ; 3.798  ; 4.316  ; Rise       ; RAMenable       ;
; write          ; RAMenable     ; 3.553  ; 3.960  ; Rise       ; RAMenable       ;
; aluControl[*]  ; aluControl[0] ; 31.921 ; 32.487 ; Fall       ; aluControl[0]   ;
;  aluControl[0] ; aluControl[0] ; 4.253  ; 4.401  ; Fall       ; aluControl[0]   ;
;  aluControl[1] ; aluControl[0] ; 7.613  ; 8.215  ; Fall       ; aluControl[0]   ;
;  aluControl[2] ; aluControl[0] ; 31.921 ; 32.487 ; Fall       ; aluControl[0]   ;
;  aluControl[3] ; aluControl[0] ; 6.685  ; 7.151  ; Fall       ; aluControl[0]   ;
;  aluControl[4] ; aluControl[0] ; 6.018  ; 6.429  ; Fall       ; aluControl[0]   ;
; IRin           ; clock         ; 3.913  ; 4.387  ; Rise       ; clock           ;
; IncPC          ; clock         ; 3.581  ; 4.031  ; Rise       ; clock           ;
; MARin          ; clock         ; 3.489  ; 3.958  ; Rise       ; clock           ;
; MDRin          ; clock         ; 4.234  ; 4.671  ; Rise       ; clock           ;
; Mdatain[*]     ; clock         ; 2.174  ; 2.755  ; Rise       ; clock           ;
;  Mdatain[0]    ; clock         ; 1.963  ; 2.416  ; Rise       ; clock           ;
;  Mdatain[1]    ; clock         ; 2.114  ; 2.581  ; Rise       ; clock           ;
;  Mdatain[2]    ; clock         ; 1.802  ; 2.253  ; Rise       ; clock           ;
;  Mdatain[3]    ; clock         ; 2.009  ; 2.491  ; Rise       ; clock           ;
;  Mdatain[4]    ; clock         ; 1.779  ; 2.245  ; Rise       ; clock           ;
;  Mdatain[5]    ; clock         ; 1.893  ; 2.457  ; Rise       ; clock           ;
;  Mdatain[6]    ; clock         ; 1.633  ; 2.094  ; Rise       ; clock           ;
;  Mdatain[7]    ; clock         ; 1.742  ; 2.229  ; Rise       ; clock           ;
;  Mdatain[8]    ; clock         ; 1.807  ; 2.327  ; Rise       ; clock           ;
;  Mdatain[9]    ; clock         ; 1.487  ; 1.935  ; Rise       ; clock           ;
;  Mdatain[10]   ; clock         ; 1.908  ; 2.381  ; Rise       ; clock           ;
;  Mdatain[11]   ; clock         ; 1.555  ; 1.991  ; Rise       ; clock           ;
;  Mdatain[12]   ; clock         ; 2.138  ; 2.674  ; Rise       ; clock           ;
;  Mdatain[13]   ; clock         ; 2.022  ; 2.517  ; Rise       ; clock           ;
;  Mdatain[14]   ; clock         ; 1.858  ; 2.286  ; Rise       ; clock           ;
;  Mdatain[15]   ; clock         ; 1.791  ; 2.276  ; Rise       ; clock           ;
;  Mdatain[16]   ; clock         ; 2.105  ; 2.579  ; Rise       ; clock           ;
;  Mdatain[17]   ; clock         ; 1.712  ; 2.163  ; Rise       ; clock           ;
;  Mdatain[18]   ; clock         ; 1.918  ; 2.419  ; Rise       ; clock           ;
;  Mdatain[19]   ; clock         ; 1.816  ; 2.302  ; Rise       ; clock           ;
;  Mdatain[20]   ; clock         ; 1.999  ; 2.544  ; Rise       ; clock           ;
;  Mdatain[21]   ; clock         ; 2.174  ; 2.755  ; Rise       ; clock           ;
;  Mdatain[22]   ; clock         ; 1.810  ; 2.257  ; Rise       ; clock           ;
;  Mdatain[23]   ; clock         ; 1.783  ; 2.265  ; Rise       ; clock           ;
;  Mdatain[24]   ; clock         ; 1.901  ; 2.379  ; Rise       ; clock           ;
;  Mdatain[25]   ; clock         ; 1.814  ; 2.298  ; Rise       ; clock           ;
;  Mdatain[26]   ; clock         ; 1.653  ; 2.105  ; Rise       ; clock           ;
;  Mdatain[27]   ; clock         ; 1.589  ; 2.069  ; Rise       ; clock           ;
;  Mdatain[28]   ; clock         ; 1.865  ; 2.301  ; Rise       ; clock           ;
;  Mdatain[29]   ; clock         ; 2.027  ; 2.571  ; Rise       ; clock           ;
;  Mdatain[30]   ; clock         ; 1.744  ; 2.260  ; Rise       ; clock           ;
;  Mdatain[31]   ; clock         ; 1.750  ; 2.170  ; Rise       ; clock           ;
; PCin           ; clock         ; 3.856  ; 4.348  ; Rise       ; clock           ;
; Rin            ; clock         ; 4.629  ; 5.025  ; Rise       ; clock           ;
; Yin            ; clock         ; 5.338  ; 5.777  ; Rise       ; clock           ;
; clear          ; clock         ; 5.513  ; 6.063  ; Rise       ; clock           ;
; read           ; clock         ; 2.401  ; 2.851  ; Rise       ; clock           ;
+----------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; BAout          ; BAout         ; 0.826  ; 0.451  ; Fall       ; BAout           ;
; MDRout         ; BAout         ; 1.101  ; 0.686  ; Fall       ; BAout           ;
; PCout          ; BAout         ; 0.088  ; -0.574 ; Fall       ; BAout           ;
; Rout           ; BAout         ; -0.658 ; -1.190 ; Fall       ; BAout           ;
; ZLOout         ; BAout         ; 0.030  ; -0.519 ; Fall       ; BAout           ;
; ZMuxOut        ; BAout         ; 0.050  ; -0.537 ; Fall       ; BAout           ;
; ZSelect        ; BAout         ; 0.138  ; -0.448 ; Fall       ; BAout           ;
; Gra            ; Gra           ; 0.456  ; 0.002  ; Fall       ; Gra             ;
; Grb            ; Gra           ; -0.920 ; -1.532 ; Fall       ; Gra             ;
; read           ; RAMenable     ; -1.259 ; -1.873 ; Rise       ; RAMenable       ;
; write          ; RAMenable     ; -1.129 ; -1.727 ; Rise       ; RAMenable       ;
; aluControl[*]  ; aluControl[0] ; 0.485  ; -0.079 ; Fall       ; aluControl[0]   ;
;  aluControl[0] ; aluControl[0] ; 0.396  ; -0.079 ; Fall       ; aluControl[0]   ;
;  aluControl[1] ; aluControl[0] ; -0.495 ; -1.140 ; Fall       ; aluControl[0]   ;
;  aluControl[2] ; aluControl[0] ; -0.255 ; -0.890 ; Fall       ; aluControl[0]   ;
;  aluControl[3] ; aluControl[0] ; 0.485  ; -0.116 ; Fall       ; aluControl[0]   ;
;  aluControl[4] ; aluControl[0] ; -0.038 ; -0.507 ; Fall       ; aluControl[0]   ;
; IRin           ; clock         ; -1.156 ; -1.740 ; Rise       ; clock           ;
; IncPC          ; clock         ; -1.762 ; -2.428 ; Rise       ; clock           ;
; MARin          ; clock         ; -0.944 ; -1.591 ; Rise       ; clock           ;
; MDRin          ; clock         ; -0.776 ; -1.423 ; Rise       ; clock           ;
; Mdatain[*]     ; clock         ; -0.621 ; -1.202 ; Rise       ; clock           ;
;  Mdatain[0]    ; clock         ; -0.836 ; -1.448 ; Rise       ; clock           ;
;  Mdatain[1]    ; clock         ; -0.953 ; -1.587 ; Rise       ; clock           ;
;  Mdatain[2]    ; clock         ; -0.741 ; -1.336 ; Rise       ; clock           ;
;  Mdatain[3]    ; clock         ; -0.858 ; -1.485 ; Rise       ; clock           ;
;  Mdatain[4]    ; clock         ; -0.762 ; -1.367 ; Rise       ; clock           ;
;  Mdatain[5]    ; clock         ; -0.830 ; -1.482 ; Rise       ; clock           ;
;  Mdatain[6]    ; clock         ; -0.710 ; -1.287 ; Rise       ; clock           ;
;  Mdatain[7]    ; clock         ; -0.721 ; -1.318 ; Rise       ; clock           ;
;  Mdatain[8]    ; clock         ; -0.773 ; -1.404 ; Rise       ; clock           ;
;  Mdatain[9]    ; clock         ; -0.621 ; -1.202 ; Rise       ; clock           ;
;  Mdatain[10]   ; clock         ; -0.812 ; -1.422 ; Rise       ; clock           ;
;  Mdatain[11]   ; clock         ; -0.655 ; -1.231 ; Rise       ; clock           ;
;  Mdatain[12]   ; clock         ; -0.972 ; -1.613 ; Rise       ; clock           ;
;  Mdatain[13]   ; clock         ; -0.879 ; -1.486 ; Rise       ; clock           ;
;  Mdatain[14]   ; clock         ; -0.782 ; -1.368 ; Rise       ; clock           ;
;  Mdatain[15]   ; clock         ; -0.758 ; -1.371 ; Rise       ; clock           ;
;  Mdatain[16]   ; clock         ; -0.944 ; -1.553 ; Rise       ; clock           ;
;  Mdatain[17]   ; clock         ; -0.737 ; -1.330 ; Rise       ; clock           ;
;  Mdatain[18]   ; clock         ; -0.854 ; -1.475 ; Rise       ; clock           ;
;  Mdatain[19]   ; clock         ; -0.777 ; -1.383 ; Rise       ; clock           ;
;  Mdatain[20]   ; clock         ; -0.897 ; -1.532 ; Rise       ; clock           ;
;  Mdatain[21]   ; clock         ; -0.989 ; -1.670 ; Rise       ; clock           ;
;  Mdatain[22]   ; clock         ; -0.778 ; -1.374 ; Rise       ; clock           ;
;  Mdatain[23]   ; clock         ; -0.767 ; -1.360 ; Rise       ; clock           ;
;  Mdatain[24]   ; clock         ; -0.836 ; -1.456 ; Rise       ; clock           ;
;  Mdatain[25]   ; clock         ; -0.784 ; -1.385 ; Rise       ; clock           ;
;  Mdatain[26]   ; clock         ; -0.725 ; -1.302 ; Rise       ; clock           ;
;  Mdatain[27]   ; clock         ; -0.676 ; -1.264 ; Rise       ; clock           ;
;  Mdatain[28]   ; clock         ; -0.819 ; -1.419 ; Rise       ; clock           ;
;  Mdatain[29]   ; clock         ; -0.890 ; -1.530 ; Rise       ; clock           ;
;  Mdatain[30]   ; clock         ; -0.749 ; -1.367 ; Rise       ; clock           ;
;  Mdatain[31]   ; clock         ; -0.751 ; -1.347 ; Rise       ; clock           ;
; PCin           ; clock         ; -0.866 ; -1.504 ; Rise       ; clock           ;
; Rin            ; clock         ; -1.320 ; -1.973 ; Rise       ; clock           ;
; Yin            ; clock         ; -1.199 ; -1.808 ; Rise       ; clock           ;
; clear          ; clock         ; -0.841 ; -1.488 ; Rise       ; clock           ;
; read           ; clock         ; -0.711 ; -1.287 ; Rise       ; clock           ;
+----------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; DummyOut[*]   ; clock      ; 7.527 ; 7.690 ; Rise       ; clock           ;
;  DummyOut[0]  ; clock      ; 6.670 ; 6.749 ; Rise       ; clock           ;
;  DummyOut[1]  ; clock      ; 7.312 ; 7.451 ; Rise       ; clock           ;
;  DummyOut[2]  ; clock      ; 5.949 ; 5.950 ; Rise       ; clock           ;
;  DummyOut[3]  ; clock      ; 6.281 ; 6.318 ; Rise       ; clock           ;
;  DummyOut[4]  ; clock      ; 6.224 ; 6.225 ; Rise       ; clock           ;
;  DummyOut[5]  ; clock      ; 6.356 ; 6.357 ; Rise       ; clock           ;
;  DummyOut[6]  ; clock      ; 5.917 ; 5.940 ; Rise       ; clock           ;
;  DummyOut[7]  ; clock      ; 5.793 ; 5.813 ; Rise       ; clock           ;
;  DummyOut[8]  ; clock      ; 7.527 ; 7.690 ; Rise       ; clock           ;
;  DummyOut[9]  ; clock      ; 6.675 ; 6.724 ; Rise       ; clock           ;
;  DummyOut[10] ; clock      ; 6.994 ; 7.028 ; Rise       ; clock           ;
;  DummyOut[11] ; clock      ; 6.637 ; 6.692 ; Rise       ; clock           ;
;  DummyOut[12] ; clock      ; 6.631 ; 6.674 ; Rise       ; clock           ;
;  DummyOut[13] ; clock      ; 6.495 ; 6.527 ; Rise       ; clock           ;
;  DummyOut[14] ; clock      ; 6.562 ; 6.578 ; Rise       ; clock           ;
;  DummyOut[15] ; clock      ; 6.328 ; 6.351 ; Rise       ; clock           ;
;  DummyOut[16] ; clock      ; 6.397 ; 6.384 ; Rise       ; clock           ;
;  DummyOut[17] ; clock      ; 6.356 ; 6.432 ; Rise       ; clock           ;
;  DummyOut[18] ; clock      ; 6.920 ; 6.931 ; Rise       ; clock           ;
;  DummyOut[19] ; clock      ; 7.184 ; 7.284 ; Rise       ; clock           ;
;  DummyOut[20] ; clock      ; 6.201 ; 6.211 ; Rise       ; clock           ;
;  DummyOut[21] ; clock      ; 6.317 ; 6.302 ; Rise       ; clock           ;
;  DummyOut[22] ; clock      ; 7.012 ; 7.026 ; Rise       ; clock           ;
;  DummyOut[23] ; clock      ; 6.890 ; 6.918 ; Rise       ; clock           ;
;  DummyOut[24] ; clock      ; 6.191 ; 6.187 ; Rise       ; clock           ;
;  DummyOut[25] ; clock      ; 6.277 ; 6.292 ; Rise       ; clock           ;
;  DummyOut[26] ; clock      ; 7.152 ; 7.234 ; Rise       ; clock           ;
;  DummyOut[27] ; clock      ; 6.816 ; 6.870 ; Rise       ; clock           ;
;  DummyOut[28] ; clock      ; 6.484 ; 6.479 ; Rise       ; clock           ;
;  DummyOut[29] ; clock      ; 5.999 ; 6.009 ; Rise       ; clock           ;
;  DummyOut[30] ; clock      ; 5.983 ; 6.021 ; Rise       ; clock           ;
;  DummyOut[31] ; clock      ; 6.038 ; 6.029 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; DummyOut[*]   ; clock      ; 3.420 ; 3.451 ; Rise       ; clock           ;
;  DummyOut[0]  ; clock      ; 3.882 ; 4.067 ; Rise       ; clock           ;
;  DummyOut[1]  ; clock      ; 4.408 ; 4.623 ; Rise       ; clock           ;
;  DummyOut[2]  ; clock      ; 3.498 ; 3.526 ; Rise       ; clock           ;
;  DummyOut[3]  ; clock      ; 3.681 ; 3.755 ; Rise       ; clock           ;
;  DummyOut[4]  ; clock      ; 3.650 ; 3.692 ; Rise       ; clock           ;
;  DummyOut[5]  ; clock      ; 3.663 ; 3.769 ; Rise       ; clock           ;
;  DummyOut[6]  ; clock      ; 3.485 ; 3.539 ; Rise       ; clock           ;
;  DummyOut[7]  ; clock      ; 3.420 ; 3.451 ; Rise       ; clock           ;
;  DummyOut[8]  ; clock      ; 4.544 ; 4.753 ; Rise       ; clock           ;
;  DummyOut[9]  ; clock      ; 3.861 ; 3.987 ; Rise       ; clock           ;
;  DummyOut[10] ; clock      ; 4.003 ; 4.162 ; Rise       ; clock           ;
;  DummyOut[11] ; clock      ; 3.877 ; 3.966 ; Rise       ; clock           ;
;  DummyOut[12] ; clock      ; 3.827 ; 3.963 ; Rise       ; clock           ;
;  DummyOut[13] ; clock      ; 3.754 ; 3.860 ; Rise       ; clock           ;
;  DummyOut[14] ; clock      ; 3.837 ; 3.899 ; Rise       ; clock           ;
;  DummyOut[15] ; clock      ; 3.714 ; 3.766 ; Rise       ; clock           ;
;  DummyOut[16] ; clock      ; 3.723 ; 3.780 ; Rise       ; clock           ;
;  DummyOut[17] ; clock      ; 3.735 ; 3.826 ; Rise       ; clock           ;
;  DummyOut[18] ; clock      ; 3.922 ; 4.052 ; Rise       ; clock           ;
;  DummyOut[19] ; clock      ; 4.201 ; 4.321 ; Rise       ; clock           ;
;  DummyOut[20] ; clock      ; 3.640 ; 3.684 ; Rise       ; clock           ;
;  DummyOut[21] ; clock      ; 3.619 ; 3.698 ; Rise       ; clock           ;
;  DummyOut[22] ; clock      ; 4.020 ; 4.172 ; Rise       ; clock           ;
;  DummyOut[23] ; clock      ; 4.018 ; 4.099 ; Rise       ; clock           ;
;  DummyOut[24] ; clock      ; 3.616 ; 3.664 ; Rise       ; clock           ;
;  DummyOut[25] ; clock      ; 3.676 ; 3.726 ; Rise       ; clock           ;
;  DummyOut[26] ; clock      ; 4.175 ; 4.281 ; Rise       ; clock           ;
;  DummyOut[27] ; clock      ; 3.983 ; 4.073 ; Rise       ; clock           ;
;  DummyOut[28] ; clock      ; 3.777 ; 3.843 ; Rise       ; clock           ;
;  DummyOut[29] ; clock      ; 3.534 ; 3.577 ; Rise       ; clock           ;
;  DummyOut[30] ; clock      ; 3.482 ; 3.533 ; Rise       ; clock           ;
;  DummyOut[31] ; clock      ; 3.490 ; 3.572 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DummyOut[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[16]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[17]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[18]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[19]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[20]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[21]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[22]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[23]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[24]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[25]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[26]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[27]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[28]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[29]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[30]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DummyOut[31]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ALUin                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ZMuxEnbale              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clear                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rin                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ZMuxOut                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PCout                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rout                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BAout                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ZLOout                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ZSelect                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MDRout                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Grb                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Gra                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Grc                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMenable               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; read                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; aluControl[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; aluControl[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; aluControl[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; aluControl[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; aluControl[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PCin                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IncPC                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IRin                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MARin                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Yin                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MDRin                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[16]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[17]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[18]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[19]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[20]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[21]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[22]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[23]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[24]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[25]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[26]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[27]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[28]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[29]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[30]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mdatain[31]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DummyOut[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; DummyOut[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; DummyOut[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; DummyOut[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; DummyOut[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; DummyOut[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[16]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[17]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[18]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[19]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[20]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[21]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[22]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[23]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[24]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[25]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[26]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[27]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[28]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[29]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[30]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[31]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DummyOut[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; DummyOut[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; DummyOut[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; DummyOut[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; DummyOut[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; DummyOut[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[16]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[17]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[18]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[19]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[20]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[21]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[22]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[23]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[24]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[25]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[26]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[27]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[28]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[29]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; DummyOut[30]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DummyOut[31]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+---------------+---------------+----------+----------+--------------+--------------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+---------------+---------------+----------+----------+--------------+--------------+
; aluControl[0] ; aluControl[0] ; 0        ; 0        ; 446          ; 974          ;
; BAout         ; aluControl[0] ; 0        ; 0        ; 0            ; > 2147483647 ;
; clock         ; aluControl[0] ; 0        ; 0        ; > 2147483647 ; 0            ;
; aluControl[0] ; BAout         ; 0        ; 0        ; 0            ; 64           ;
; BAout         ; BAout         ; 0        ; 0        ; 131          ; 131          ;
; clock         ; BAout         ; 0        ; 0        ; 160          ; 0            ;
; Gra           ; BAout         ; 0        ; 0        ; 0            ; 233          ;
; RAMenable     ; BAout         ; 0        ; 0        ; 32           ; 0            ;
; BAout         ; clock         ; 0        ; 263      ; 0            ; 0            ;
; clock         ; clock         ; 555      ; 0        ; 0            ; 0            ;
; Gra           ; clock         ; 0        ; 128      ; 0            ; 0            ;
; clock         ; Gra           ; 0        ; 0        ; 12           ; 0            ;
; Gra           ; Gra           ; 0        ; 0        ; 8            ; 8            ;
; clock         ; RAMenable     ; 82       ; 0        ; 0            ; 0            ;
+---------------+---------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+---------------+---------------+----------+----------+--------------+--------------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+---------------+---------------+----------+----------+--------------+--------------+
; aluControl[0] ; aluControl[0] ; 0        ; 0        ; 446          ; 974          ;
; BAout         ; aluControl[0] ; 0        ; 0        ; 0            ; > 2147483647 ;
; clock         ; aluControl[0] ; 0        ; 0        ; > 2147483647 ; 0            ;
; aluControl[0] ; BAout         ; 0        ; 0        ; 0            ; 64           ;
; BAout         ; BAout         ; 0        ; 0        ; 131          ; 131          ;
; clock         ; BAout         ; 0        ; 0        ; 160          ; 0            ;
; Gra           ; BAout         ; 0        ; 0        ; 0            ; 233          ;
; RAMenable     ; BAout         ; 0        ; 0        ; 32           ; 0            ;
; BAout         ; clock         ; 0        ; 263      ; 0            ; 0            ;
; clock         ; clock         ; 555      ; 0        ; 0            ; 0            ;
; Gra           ; clock         ; 0        ; 128      ; 0            ; 0            ;
; clock         ; Gra           ; 0        ; 0        ; 12           ; 0            ;
; Gra           ; Gra           ; 0        ; 0        ; 8            ; 8            ;
; clock         ; RAMenable     ; 82       ; 0        ; 0            ; 0            ;
+---------------+---------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 53    ; 53   ;
; Unconstrained Input Port Paths  ; 1085  ; 1085 ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Mar 02 15:06:42 2023
Info: Command: quartus_sta elec374-lab -c elec374-lab
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 100 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'elec374-lab.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name Gra Gra
    Info (332105): create_clock -period 1.000 -name BAout BAout
    Info (332105): create_clock -period 1.000 -name RAMenable RAMenable
    Info (332105): create_clock -period 1.000 -name aluControl[0] aluControl[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: alu|Mux32~1  from: datad  to: combout
    Info (332098): Cell: alu|Mux65~1  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -137.037
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -137.037     -6745.077 aluControl[0] 
    Info (332119):    -5.223      -938.419 clock 
    Info (332119):    -4.627      -115.853 BAout 
    Info (332119):    -2.569        -8.530 Gra 
    Info (332119):    -1.811       -58.162 RAMenable 
Info (332146): Worst-case hold slack is -0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.445        -0.611 BAout 
    Info (332119):     0.016         0.000 Gra 
    Info (332119):     0.251         0.000 RAMenable 
    Info (332119):     0.341         0.000 aluControl[0] 
    Info (332119):     0.358         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -252.348 clock 
    Info (332119):    -3.000       -85.612 RAMenable 
    Info (332119):    -3.000        -3.000 BAout 
    Info (332119):    -3.000        -3.000 Gra 
    Info (332119):    -3.000        -3.000 aluControl[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: alu|Mux32~1  from: datad  to: combout
    Info (332098): Cell: alu|Mux65~1  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -121.198
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -121.198     -5967.014 aluControl[0] 
    Info (332119):    -4.633      -826.764 clock 
    Info (332119):    -4.056      -101.481 BAout 
    Info (332119):    -2.226        -7.350 Gra 
    Info (332119):    -1.533       -49.046 RAMenable 
Info (332146): Worst-case hold slack is -0.316
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.316        -0.398 BAout 
    Info (332119):     0.014         0.000 Gra 
    Info (332119):     0.248         0.000 RAMenable 
    Info (332119):     0.305         0.000 aluControl[0] 
    Info (332119):     0.311         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -252.348 clock 
    Info (332119):    -3.000       -85.612 RAMenable 
    Info (332119):    -3.000        -3.000 BAout 
    Info (332119):    -3.000        -3.000 Gra 
    Info (332119):    -3.000        -3.000 aluControl[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: alu|Mux32~1  from: datad  to: combout
    Info (332098): Cell: alu|Mux65~1  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -79.337
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -79.337     -3897.163 aluControl[0] 
    Info (332119):    -3.274      -585.957 clock 
    Info (332119):    -2.193       -49.815 BAout 
    Info (332119):    -0.995        -2.909 Gra 
    Info (332119):    -0.363       -11.598 RAMenable 
Info (332146): Worst-case hold slack is -0.451
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.451        -1.403 BAout 
    Info (332119):    -0.002        -0.002 Gra 
    Info (332119):     0.079         0.000 aluControl[0] 
    Info (332119):     0.099         0.000 RAMenable 
    Info (332119):     0.187         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -267.350 clock 
    Info (332119):    -3.000       -45.579 RAMenable 
    Info (332119):    -3.000        -8.484 BAout 
    Info (332119):    -3.000        -3.546 aluControl[0] 
    Info (332119):    -3.000        -3.000 Gra 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4903 megabytes
    Info: Processing ended: Thu Mar 02 15:07:51 2023
    Info: Elapsed time: 00:01:09
    Info: Total CPU time (on all processors): 00:01:07


