TimeQuest Timing Analyzer report for teste_timer00_99
Mon Jun 15 19:47:33 2020
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk50MHz_in'
 13. Slow 1200mV 85C Model Hold: 'clk50MHz_in'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk50MHz_in'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Propagation Delay
 18. Minimum Propagation Delay
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk50MHz_in'
 27. Slow 1200mV 0C Model Hold: 'clk50MHz_in'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk50MHz_in'
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk50MHz_in'
 40. Fast 1200mV 0C Model Hold: 'clk50MHz_in'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk50MHz_in'
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Progagation Delay
 51. Minimum Progagation Delay
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; teste_timer00_99                                                   ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE30F23C7                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; clk50MHz_in ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50MHz_in } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note                                                          ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; 270.34 MHz ; 250.0 MHz       ; clk50MHz_in ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk50MHz_in ; -2.699 ; -63.804       ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clk50MHz_in ; 0.652 ; 0.000         ;
+-------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------+--------+----------------------------+
; Clock       ; Slack  ; End Point TNS              ;
+-------------+--------+----------------------------+
; clk50MHz_in ; -3.000 ; -45.405                    ;
+-------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50MHz_in'                                                                                 ;
+--------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.699 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.198      ;
; -2.699 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.198      ;
; -2.699 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.198      ;
; -2.699 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.198      ;
; -2.699 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.198      ;
; -2.699 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.198      ;
; -2.699 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.198      ;
; -2.646 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.573      ;
; -2.646 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.573      ;
; -2.646 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.573      ;
; -2.646 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.573      ;
; -2.646 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.573      ;
; -2.646 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.573      ;
; -2.646 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.573      ;
; -2.637 ; div_clk:U1|cnt[0]  ; div_clk:U1|cnt[25]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.077     ; 3.558      ;
; -2.612 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.534      ;
; -2.612 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.534      ;
; -2.612 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.534      ;
; -2.612 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.534      ;
; -2.612 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.534      ;
; -2.612 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.534      ;
; -2.612 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.534      ;
; -2.607 ; div_clk:U1|cnt[1]  ; div_clk:U1|cnt[25]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.077     ; 3.528      ;
; -2.562 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.484      ;
; -2.562 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.484      ;
; -2.562 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.484      ;
; -2.562 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.484      ;
; -2.562 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.484      ;
; -2.562 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.484      ;
; -2.562 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.484      ;
; -2.552 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.051      ;
; -2.552 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.051      ;
; -2.552 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.051      ;
; -2.552 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.051      ;
; -2.552 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.051      ;
; -2.552 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.051      ;
; -2.552 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.051      ;
; -2.547 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.046      ;
; -2.547 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.046      ;
; -2.547 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.046      ;
; -2.547 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.046      ;
; -2.547 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.046      ;
; -2.547 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.046      ;
; -2.547 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 3.046      ;
; -2.541 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.463      ;
; -2.541 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.463      ;
; -2.541 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.463      ;
; -2.541 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.463      ;
; -2.541 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.463      ;
; -2.541 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.463      ;
; -2.541 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.463      ;
; -2.525 ; div_clk:U1|cnt[23] ; div_clk:U1|cnt[15]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.500     ; 3.023      ;
; -2.520 ; div_clk:U1|cnt[2]  ; div_clk:U1|cnt[25]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.077     ; 3.441      ;
; -2.514 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.436      ;
; -2.514 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.436      ;
; -2.514 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.436      ;
; -2.514 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.436      ;
; -2.514 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.436      ;
; -2.514 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.436      ;
; -2.514 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.436      ;
; -2.502 ; div_clk:U1|cnt[1]  ; div_clk:U1|cnt[22]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.077     ; 3.423      ;
; -2.501 ; div_clk:U1|cnt[23] ; div_clk:U1|cnt[7]      ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.495     ; 3.004      ;
; -2.488 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.415      ;
; -2.488 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.415      ;
; -2.488 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.415      ;
; -2.488 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.415      ;
; -2.488 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.415      ;
; -2.488 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.415      ;
; -2.488 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.415      ;
; -2.483 ; div_clk:U1|cnt[3]  ; div_clk:U1|cnt[25]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.077     ; 3.404      ;
; -2.472 ; div_clk:U1|cnt[25] ; div_clk:U1|cnt[15]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.072     ; 3.398      ;
; -2.454 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 2.953      ;
; -2.454 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 2.953      ;
; -2.454 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 2.953      ;
; -2.454 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 2.953      ;
; -2.454 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 2.953      ;
; -2.454 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 2.953      ;
; -2.454 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.499     ; 2.953      ;
; -2.448 ; div_clk:U1|cnt[25] ; div_clk:U1|cnt[7]      ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.379      ;
; -2.447 ; div_clk:U1|cnt[9]  ; div_clk:U1|cnt[15]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.077     ; 3.368      ;
; -2.445 ; div_clk:U1|cnt[0]  ; div_clk:U1|cnt[17]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.367      ;
; -2.440 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.367      ;
; -2.440 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.367      ;
; -2.440 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.367      ;
; -2.440 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.367      ;
; -2.440 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.367      ;
; -2.440 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.367      ;
; -2.440 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.071     ; 3.367      ;
; -2.438 ; div_clk:U1|cnt[9]  ; div_clk:U1|cnt[7]      ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.072     ; 3.364      ;
; -2.429 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.351      ;
; -2.429 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.351      ;
; -2.429 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.351      ;
; -2.429 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.351      ;
; -2.429 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.351      ;
; -2.429 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.351      ;
; -2.429 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.351      ;
; -2.424 ; div_clk:U1|cnt[1]  ; div_clk:U1|cnt[17]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.076     ; 3.346      ;
; -2.417 ; div_clk:U1|cnt[23] ; div_clk:U1|cnt[12]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.495     ; 2.920      ;
; -2.415 ; div_clk:U1|cnt[0]  ; div_clk:U1|cnt[22]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.077     ; 3.336      ;
; -2.397 ; div_clk:U1|cnt[8]  ; div_clk:U1|cnt[15]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.077     ; 3.318      ;
+--------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50MHz_in'                                                                                     ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.652 ; div_clk:U1|cnt[1]      ; div_clk:U1|cnt[1]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 0.910      ;
; 0.663 ; div_clk:U1|cnt[3]      ; div_clk:U1|cnt[3]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 0.921      ;
; 0.665 ; div_clk:U1|cnt[2]      ; div_clk:U1|cnt[2]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 0.923      ;
; 0.665 ; div_clk:U1|cnt[8]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 0.923      ;
; 0.665 ; div_clk:U1|cnt[10]     ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 0.923      ;
; 0.665 ; div_clk:U1|cnt[11]     ; div_clk:U1|cnt[11]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 0.923      ;
; 0.665 ; div_clk:U1|cnt[16]     ; div_clk:U1|cnt[16]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 0.923      ;
; 0.666 ; div_clk:U1|cnt[5]      ; div_clk:U1|cnt[5]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 0.924      ;
; 0.666 ; div_clk:U1|cnt[9]      ; div_clk:U1|cnt[9]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 0.924      ;
; 0.666 ; div_clk:U1|cnt[18]     ; div_clk:U1|cnt[18]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 0.924      ;
; 0.667 ; div_clk:U1|cnt[24]     ; div_clk:U1|cnt[24]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 0.925      ;
; 0.669 ; div_clk:U1|cnt[4]      ; div_clk:U1|cnt[4]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 0.927      ;
; 0.669 ; div_clk:U1|cnt[6]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 0.927      ;
; 0.670 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[0]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 0.928      ;
; 0.675 ; contadorNbin:U2|cnt[1] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 0.933      ;
; 0.678 ; contadorNbin:U2|cnt[4] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 0.936      ;
; 0.682 ; contadorNbin:U2|cnt[3] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 0.940      ;
; 0.693 ; contadorNbin:U2|cnt[0] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 0.951      ;
; 0.796 ; contadorNbin:U2|cnt[6] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.054      ;
; 0.949 ; contadorNbin:U2|cnt[2] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.207      ;
; 0.953 ; contadorNbin:U2|cnt[2] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.211      ;
; 0.969 ; div_clk:U1|cnt[1]      ; div_clk:U1|cnt[2]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.227      ;
; 0.978 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[1]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.236      ;
; 0.981 ; div_clk:U1|cnt[3]      ; div_clk:U1|cnt[4]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.239      ;
; 0.983 ; div_clk:U1|cnt[9]      ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.241      ;
; 0.983 ; div_clk:U1|cnt[5]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.241      ;
; 0.983 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[2]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.241      ;
; 0.984 ; div_clk:U1|cnt[7]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.242      ;
; 0.984 ; div_clk:U1|cnt[15]     ; div_clk:U1|cnt[16]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.242      ;
; 0.992 ; div_clk:U1|cnt[2]      ; div_clk:U1|cnt[3]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.250      ;
; 0.992 ; div_clk:U1|cnt[10]     ; div_clk:U1|cnt[11]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.250      ;
; 0.992 ; div_clk:U1|cnt[8]      ; div_clk:U1|cnt[9]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.250      ;
; 0.996 ; div_clk:U1|cnt[4]      ; div_clk:U1|cnt[5]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.254      ;
; 0.997 ; div_clk:U1|cnt[16]     ; div_clk:U1|cnt[18]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.255      ;
; 0.997 ; div_clk:U1|cnt[2]      ; div_clk:U1|cnt[4]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.255      ;
; 0.997 ; div_clk:U1|cnt[8]      ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.255      ;
; 0.999 ; contadorNbin:U2|cnt[3] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.257      ;
; 1.001 ; div_clk:U1|cnt[22]     ; div_clk:U1|cnt[24]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.259      ;
; 1.001 ; contadorNbin:U2|cnt[0] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.259      ;
; 1.001 ; contadorNbin:U2|cnt[2] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.259      ;
; 1.001 ; div_clk:U1|cnt[4]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.259      ;
; 1.001 ; div_clk:U1|cnt[6]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.259      ;
; 1.006 ; contadorNbin:U2|cnt[2] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.264      ;
; 1.010 ; div_clk:U1|cnt[25]     ; div_clk:U1|cnt[25]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.268      ;
; 1.014 ; div_clk:U1|cnt[7]      ; div_clk:U1|cnt[7]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.272      ;
; 1.015 ; div_clk:U1|cnt[22]     ; div_clk:U1|cnt[22]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.273      ;
; 1.067 ; contadorNbin:U2|cnt[1] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.325      ;
; 1.070 ; contadorNbin:U2|cnt[1] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.328      ;
; 1.080 ; contadorNbin:U2|cnt[2] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.338      ;
; 1.090 ; div_clk:U1|cnt[1]      ; div_clk:U1|cnt[3]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.348      ;
; 1.095 ; div_clk:U1|cnt[1]      ; div_clk:U1|cnt[4]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.353      ;
; 1.102 ; div_clk:U1|cnt[3]      ; div_clk:U1|cnt[5]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.360      ;
; 1.104 ; div_clk:U1|cnt[9]      ; div_clk:U1|cnt[11]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.362      ;
; 1.104 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[3]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.362      ;
; 1.105 ; div_clk:U1|cnt[7]      ; div_clk:U1|cnt[9]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.363      ;
; 1.107 ; div_clk:U1|cnt[3]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.365      ;
; 1.109 ; div_clk:U1|cnt[5]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.367      ;
; 1.109 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[4]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.367      ;
; 1.110 ; div_clk:U1|cnt[15]     ; div_clk:U1|cnt[18]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.368      ;
; 1.110 ; div_clk:U1|cnt[7]      ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.368      ;
; 1.113 ; contadorNbin:U2|cnt[1] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.371      ;
; 1.118 ; contadorNbin:U2|cnt[1] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.376      ;
; 1.118 ; div_clk:U1|cnt[2]      ; div_clk:U1|cnt[5]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.376      ;
; 1.118 ; div_clk:U1|cnt[8]      ; div_clk:U1|cnt[11]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.376      ;
; 1.122 ; div_clk:U1|cnt[6]      ; div_clk:U1|cnt[9]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.380      ;
; 1.123 ; div_clk:U1|cnt[2]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.381      ;
; 1.127 ; div_clk:U1|cnt[4]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.385      ;
; 1.127 ; div_clk:U1|cnt[6]      ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.385      ;
; 1.127 ; contadorNbin:U2|cnt[0] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.385      ;
; 1.132 ; contadorNbin:U2|cnt[0] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.390      ;
; 1.135 ; div_clk:U1|cnt[12]     ; div_clk:U1|cnt[16]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.067      ; 1.388      ;
; 1.136 ; contadorNbin:U2|cnt[5] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.394      ;
; 1.138 ; div_clk:U1|cnt[15]     ; div_clk:U1|cnt[15]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.396      ;
; 1.145 ; div_clk:U1|cnt[12]     ; div_clk:U1|cnt[12]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.403      ;
; 1.149 ; div_clk:U1|cnt[17]     ; div_clk:U1|cnt[18]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.071      ; 1.406      ;
; 1.163 ; div_clk:U1|cnt[14]     ; div_clk:U1|cnt[16]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.071      ; 1.420      ;
; 1.173 ; div_clk:U1|cnt[18]     ; div_clk:U1|cnt[21]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.500      ; 1.859      ;
; 1.183 ; contadorNbin:U2|cnt[1] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.441      ;
; 1.206 ; div_clk:U1|cnt[22]     ; div_clk:U1|cnt[23]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.500      ; 1.892      ;
; 1.216 ; div_clk:U1|cnt[1]      ; div_clk:U1|cnt[5]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.474      ;
; 1.221 ; div_clk:U1|cnt[1]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.479      ;
; 1.230 ; div_clk:U1|cnt[5]      ; div_clk:U1|cnt[9]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.488      ;
; 1.230 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[5]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.488      ;
; 1.231 ; div_clk:U1|cnt[7]      ; div_clk:U1|cnt[11]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.489      ;
; 1.233 ; div_clk:U1|cnt[3]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.491      ;
; 1.235 ; div_clk:U1|cnt[5]      ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.493      ;
; 1.235 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.493      ;
; 1.236 ; div_clk:U1|cnt[18]     ; div_clk:U1|cnt[19]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.500      ; 1.922      ;
; 1.238 ; div_clk:U1|cnt[18]     ; div_clk:U1|cnt[20]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.500      ; 1.924      ;
; 1.239 ; div_clk:U1|cnt[11]     ; div_clk:U1|cnt[16]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.067      ; 1.492      ;
; 1.248 ; div_clk:U1|cnt[4]      ; div_clk:U1|cnt[9]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.506      ;
; 1.248 ; div_clk:U1|cnt[6]      ; div_clk:U1|cnt[11]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.506      ;
; 1.249 ; div_clk:U1|cnt[2]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.507      ;
; 1.250 ; div_clk:U1|cnt[18]     ; div_clk:U1|cnt[24]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.508      ;
; 1.253 ; div_clk:U1|cnt[4]      ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.511      ;
; 1.254 ; div_clk:U1|cnt[10]     ; div_clk:U1|cnt[16]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.067      ; 1.507      ;
; 1.261 ; div_clk:U1|cnt[12]     ; div_clk:U1|cnt[18]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.067      ; 1.514      ;
; 1.269 ; contadorNbin:U2|cnt[3] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.527      ;
; 1.273 ; contadorNbin:U2|cnt[3] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.072      ; 1.531      ;
; 1.289 ; div_clk:U1|cnt[14]     ; div_clk:U1|cnt[18]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.071      ; 1.546      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk50MHz_in'                                                     ;
+--------+--------------+----------------+-----------------+-------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock       ; Clock Edge ; Target                 ;
+--------+--------------+----------------+-----------------+-------------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50MHz_in ; Rise       ; clk50MHz_in            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[16]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[17]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[18]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[19]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[20]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[21]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[22]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[23]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[24]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[25]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[9]      ;
; 0.170  ; 0.358        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[13]     ;
; 0.170  ; 0.358        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[19]     ;
; 0.170  ; 0.358        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[20]     ;
; 0.170  ; 0.358        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[21]     ;
; 0.170  ; 0.358        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[23]     ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[0] ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[1] ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[2] ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[3] ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[4] ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[5] ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[6] ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[0]      ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[10]     ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[11]     ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[12]     ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[1]      ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[2]      ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[3]      ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[4]      ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[5]      ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[6]      ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[7]      ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[8]      ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[9]      ;
; 0.181  ; 0.369        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[14]     ;
; 0.181  ; 0.369        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[15]     ;
; 0.181  ; 0.369        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[16]     ;
; 0.181  ; 0.369        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[17]     ;
; 0.181  ; 0.369        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[18]     ;
; 0.181  ; 0.369        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[22]     ;
; 0.181  ; 0.369        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[24]     ;
; 0.181  ; 0.369        ; 0.188          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[25]     ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; clk50MHz_in~input|o    ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[13]|clk         ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[19]|clk         ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[20]|clk         ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[21]|clk         ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[23]|clk         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[0]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[10]|clk         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[11]|clk         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[12]|clk         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[1]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[2]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[3]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[4]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[5]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[6]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[7]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[8]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[9]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[0]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[1]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[2]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[3]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[4]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[5]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[6]|clk          ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[14]|clk         ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[15]|clk         ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[16]|clk         ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[17]|clk         ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[18]|clk         ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[22]|clk         ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[24]|clk         ;
+--------+--------------+----------------+-----------------+-------------+------------+------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; ssd_D[*]  ; clk50MHz_in ; 19.901 ; 20.314 ; Rise       ; clk50MHz_in     ;
;  ssd_D[0] ; clk50MHz_in ; 19.901 ; 20.314 ; Rise       ; clk50MHz_in     ;
;  ssd_D[1] ; clk50MHz_in ; 17.825 ; 17.660 ; Rise       ; clk50MHz_in     ;
;  ssd_D[2] ; clk50MHz_in ; 19.174 ; 19.626 ; Rise       ; clk50MHz_in     ;
;  ssd_D[3] ; clk50MHz_in ; 17.655 ; 17.821 ; Rise       ; clk50MHz_in     ;
;  ssd_D[4] ; clk50MHz_in ; 17.855 ; 17.975 ; Rise       ; clk50MHz_in     ;
;  ssd_D[5] ; clk50MHz_in ; 17.642 ; 17.840 ; Rise       ; clk50MHz_in     ;
;  ssd_D[6] ; clk50MHz_in ; 17.913 ; 17.635 ; Rise       ; clk50MHz_in     ;
; ssd_U[*]  ; clk50MHz_in ; 19.682 ; 19.820 ; Rise       ; clk50MHz_in     ;
;  ssd_U[0] ; clk50MHz_in ; 19.682 ; 19.820 ; Rise       ; clk50MHz_in     ;
;  ssd_U[1] ; clk50MHz_in ; 19.173 ; 18.972 ; Rise       ; clk50MHz_in     ;
;  ssd_U[2] ; clk50MHz_in ; 18.949 ; 19.134 ; Rise       ; clk50MHz_in     ;
;  ssd_U[3] ; clk50MHz_in ; 19.662 ; 19.799 ; Rise       ; clk50MHz_in     ;
;  ssd_U[4] ; clk50MHz_in ; 18.982 ; 19.147 ; Rise       ; clk50MHz_in     ;
;  ssd_U[5] ; clk50MHz_in ; 19.496 ; 19.673 ; Rise       ; clk50MHz_in     ;
;  ssd_U[6] ; clk50MHz_in ; 19.605 ; 19.448 ; Rise       ; clk50MHz_in     ;
+-----------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; ssd_D[*]  ; clk50MHz_in ; 9.549  ; 9.375  ; Rise       ; clk50MHz_in     ;
;  ssd_D[0] ; clk50MHz_in ; 11.836 ; 12.271 ; Rise       ; clk50MHz_in     ;
;  ssd_D[1] ; clk50MHz_in ; 9.549  ; 9.375  ; Rise       ; clk50MHz_in     ;
;  ssd_D[2] ; clk50MHz_in ; 10.955 ; 11.363 ; Rise       ; clk50MHz_in     ;
;  ssd_D[3] ; clk50MHz_in ; 9.620  ; 9.809  ; Rise       ; clk50MHz_in     ;
;  ssd_D[4] ; clk50MHz_in ; 9.549  ; 9.709  ; Rise       ; clk50MHz_in     ;
;  ssd_D[5] ; clk50MHz_in ; 9.616  ; 9.848  ; Rise       ; clk50MHz_in     ;
;  ssd_D[6] ; clk50MHz_in ; 9.867  ; 9.597  ; Rise       ; clk50MHz_in     ;
; ssd_U[*]  ; clk50MHz_in ; 7.692  ; 7.699  ; Rise       ; clk50MHz_in     ;
;  ssd_U[0] ; clk50MHz_in ; 8.048  ; 8.228  ; Rise       ; clk50MHz_in     ;
;  ssd_U[1] ; clk50MHz_in ; 7.833  ; 7.699  ; Rise       ; clk50MHz_in     ;
;  ssd_U[2] ; clk50MHz_in ; 7.701  ; 7.862  ; Rise       ; clk50MHz_in     ;
;  ssd_U[3] ; clk50MHz_in ; 8.016  ; 8.195  ; Rise       ; clk50MHz_in     ;
;  ssd_U[4] ; clk50MHz_in ; 7.692  ; 7.901  ; Rise       ; clk50MHz_in     ;
;  ssd_U[5] ; clk50MHz_in ; 7.916  ; 8.108  ; Rise       ; clk50MHz_in     ;
;  ssd_U[6] ; clk50MHz_in ; 8.061  ; 7.904  ; Rise       ; clk50MHz_in     ;
+-----------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; tipo_in    ; ssd_D[0]    ; 11.651 ; 12.105 ; 12.200 ; 12.663 ;
; tipo_in    ; ssd_D[1]    ; 9.990  ; 9.779  ; 10.548 ; 10.328 ;
; tipo_in    ; ssd_D[2]    ; 11.346 ; 11.790 ; 11.895 ; 12.348 ;
; tipo_in    ; ssd_D[3]    ; 9.581  ; 9.771  ; 10.130 ; 10.329 ;
; tipo_in    ; ssd_D[4]    ; 9.958  ; 10.154 ; 10.507 ; 10.712 ;
; tipo_in    ; ssd_D[5]    ; 9.573  ; 9.807  ; 10.122 ; 10.365 ;
; tipo_in    ; ssd_D[6]    ; 9.701  ; 9.442  ; 10.259 ; 9.991  ;
; tipo_in    ; ssd_U[0]    ; 9.202  ; 9.392  ; 9.719  ; 9.918  ;
; tipo_in    ; ssd_U[1]    ; 9.372  ; 9.179  ; 9.898  ; 9.696  ;
; tipo_in    ; ssd_U[2]    ; 9.188  ; 9.379  ; 9.705  ; 9.905  ;
; tipo_in    ; ssd_U[3]    ; 9.179  ; 9.368  ; 9.696  ; 9.894  ;
; tipo_in    ; ssd_U[4]    ; 9.198  ; 9.393  ; 9.715  ; 9.919  ;
; tipo_in    ; ssd_U[5]    ; 9.188  ; 9.380  ; 9.705  ; 9.906  ;
; tipo_in    ; ssd_U[6]    ; 9.342  ; 9.149  ; 9.868  ; 9.666  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; tipo_in    ; ssd_D[0]    ; 11.304 ; 11.756 ; 11.835 ; 12.295 ;
; tipo_in    ; ssd_D[1]    ; 9.641  ; 9.432  ; 10.179 ; 9.962  ;
; tipo_in    ; ssd_D[2]    ; 11.011 ; 11.454 ; 11.542 ; 11.993 ;
; tipo_in    ; ssd_D[3]    ; 9.242  ; 9.431  ; 9.773  ; 9.970  ;
; tipo_in    ; ssd_D[4]    ; 9.608  ; 9.803  ; 10.139 ; 10.342 ;
; tipo_in    ; ssd_D[5]    ; 9.238  ; 9.470  ; 9.769  ; 10.009 ;
; tipo_in    ; ssd_D[6]    ; 9.368  ; 9.112  ; 9.907  ; 9.643  ;
; tipo_in    ; ssd_U[0]    ; 8.884  ; 9.073  ; 9.385  ; 9.582  ;
; tipo_in    ; ssd_U[1]    ; 9.054  ; 8.861  ; 9.563  ; 9.362  ;
; tipo_in    ; ssd_U[2]    ; 8.871  ; 9.061  ; 9.371  ; 9.569  ;
; tipo_in    ; ssd_U[3]    ; 8.861  ; 9.050  ; 9.361  ; 9.558  ;
; tipo_in    ; ssd_U[4]    ; 8.879  ; 9.074  ; 9.379  ; 9.582  ;
; tipo_in    ; ssd_U[5]    ; 8.870  ; 9.062  ; 9.370  ; 9.570  ;
; tipo_in    ; ssd_U[6]    ; 9.025  ; 8.833  ; 9.534  ; 9.334  ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+-----------+-----------------+-------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name  ; Note                                                          ;
+-----------+-----------------+-------------+---------------------------------------------------------------+
; 298.6 MHz ; 250.0 MHz       ; clk50MHz_in ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+-------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk50MHz_in ; -2.349 ; -54.054       ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clk50MHz_in ; 0.596 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clk50MHz_in ; -3.000 ; -45.405                   ;
+-------------+--------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50MHz_in'                                                                                  ;
+--------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.349 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.887      ;
; -2.349 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.887      ;
; -2.349 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.887      ;
; -2.349 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.887      ;
; -2.349 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.887      ;
; -2.349 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.887      ;
; -2.349 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.887      ;
; -2.318 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.250      ;
; -2.318 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.250      ;
; -2.318 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.250      ;
; -2.318 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.250      ;
; -2.318 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.250      ;
; -2.318 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.250      ;
; -2.318 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.250      ;
; -2.307 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.242      ;
; -2.307 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.242      ;
; -2.307 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.242      ;
; -2.307 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.242      ;
; -2.307 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.242      ;
; -2.307 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.242      ;
; -2.307 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.242      ;
; -2.265 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.197      ;
; -2.265 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.197      ;
; -2.265 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.197      ;
; -2.265 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.197      ;
; -2.265 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.197      ;
; -2.265 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.197      ;
; -2.265 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.197      ;
; -2.252 ; div_clk:U1|cnt[0]  ; div_clk:U1|cnt[25]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.068     ; 3.183      ;
; -2.246 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.178      ;
; -2.246 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.178      ;
; -2.246 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.178      ;
; -2.246 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.178      ;
; -2.246 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.178      ;
; -2.246 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.178      ;
; -2.246 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.178      ;
; -2.221 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.759      ;
; -2.221 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.759      ;
; -2.221 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.759      ;
; -2.221 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.759      ;
; -2.221 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.759      ;
; -2.221 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.759      ;
; -2.221 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.759      ;
; -2.217 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.755      ;
; -2.217 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.755      ;
; -2.217 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.755      ;
; -2.217 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.755      ;
; -2.217 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.755      ;
; -2.217 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.755      ;
; -2.217 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.755      ;
; -2.216 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.148      ;
; -2.216 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.148      ;
; -2.216 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.148      ;
; -2.216 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.148      ;
; -2.216 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.148      ;
; -2.216 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.148      ;
; -2.216 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.148      ;
; -2.196 ; div_clk:U1|cnt[1]  ; div_clk:U1|cnt[25]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.068     ; 3.127      ;
; -2.189 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.124      ;
; -2.189 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.124      ;
; -2.189 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.124      ;
; -2.189 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.124      ;
; -2.189 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.124      ;
; -2.189 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.124      ;
; -2.189 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.124      ;
; -2.177 ; div_clk:U1|cnt[23] ; div_clk:U1|cnt[15]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.462     ; 2.714      ;
; -2.162 ; div_clk:U1|cnt[23] ; div_clk:U1|cnt[7]      ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.459     ; 2.702      ;
; -2.162 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.097      ;
; -2.162 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.097      ;
; -2.162 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.097      ;
; -2.162 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.097      ;
; -2.162 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.097      ;
; -2.162 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.097      ;
; -2.162 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.064     ; 3.097      ;
; -2.155 ; div_clk:U1|cnt[9]  ; div_clk:U1|cnt[15]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.068     ; 3.086      ;
; -2.152 ; div_clk:U1|cnt[9]  ; div_clk:U1|cnt[7]      ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.065     ; 3.086      ;
; -2.150 ; div_clk:U1|cnt[2]  ; div_clk:U1|cnt[25]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.068     ; 3.081      ;
; -2.144 ; div_clk:U1|cnt[25] ; div_clk:U1|cnt[15]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.065     ; 3.078      ;
; -2.141 ; div_clk:U1|cnt[25] ; div_clk:U1|cnt[7]      ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.062     ; 3.078      ;
; -2.137 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.069      ;
; -2.137 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.069      ;
; -2.137 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.069      ;
; -2.137 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.069      ;
; -2.137 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.069      ;
; -2.137 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.069      ;
; -2.137 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.069      ;
; -2.132 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.670      ;
; -2.132 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.670      ;
; -2.132 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.670      ;
; -2.132 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.670      ;
; -2.132 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.670      ;
; -2.132 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.670      ;
; -2.132 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.461     ; 2.670      ;
; -2.125 ; div_clk:U1|cnt[1]  ; div_clk:U1|cnt[22]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.068     ; 3.056      ;
; -2.111 ; div_clk:U1|cnt[0]  ; div_clk:U1|cnt[17]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.067     ; 3.043      ;
; -2.102 ; div_clk:U1|cnt[8]  ; div_clk:U1|cnt[15]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.068     ; 3.033      ;
; -2.099 ; div_clk:U1|cnt[8]  ; div_clk:U1|cnt[7]      ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.065     ; 3.033      ;
; -2.087 ; div_clk:U1|cnt[3]  ; div_clk:U1|cnt[25]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.068     ; 3.018      ;
; -2.083 ; div_clk:U1|cnt[7]  ; div_clk:U1|cnt[15]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.068     ; 3.014      ;
; -2.081 ; div_clk:U1|cnt[23] ; div_clk:U1|cnt[12]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.459     ; 2.621      ;
+--------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50MHz_in'                                                                                      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.596 ; div_clk:U1|cnt[1]      ; div_clk:U1|cnt[1]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.832      ;
; 0.606 ; div_clk:U1|cnt[2]      ; div_clk:U1|cnt[2]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.842      ;
; 0.606 ; div_clk:U1|cnt[3]      ; div_clk:U1|cnt[3]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.842      ;
; 0.606 ; div_clk:U1|cnt[10]     ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.842      ;
; 0.607 ; div_clk:U1|cnt[8]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.843      ;
; 0.607 ; div_clk:U1|cnt[16]     ; div_clk:U1|cnt[16]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.843      ;
; 0.607 ; div_clk:U1|cnt[18]     ; div_clk:U1|cnt[18]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.843      ;
; 0.608 ; div_clk:U1|cnt[11]     ; div_clk:U1|cnt[11]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.844      ;
; 0.608 ; div_clk:U1|cnt[24]     ; div_clk:U1|cnt[24]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.844      ;
; 0.609 ; div_clk:U1|cnt[5]      ; div_clk:U1|cnt[5]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.845      ;
; 0.609 ; div_clk:U1|cnt[9]      ; div_clk:U1|cnt[9]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.845      ;
; 0.611 ; div_clk:U1|cnt[4]      ; div_clk:U1|cnt[4]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.847      ;
; 0.611 ; div_clk:U1|cnt[6]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.847      ;
; 0.612 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[0]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.848      ;
; 0.617 ; contadorNbin:U2|cnt[1] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.853      ;
; 0.619 ; contadorNbin:U2|cnt[4] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.855      ;
; 0.623 ; contadorNbin:U2|cnt[3] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.859      ;
; 0.634 ; contadorNbin:U2|cnt[0] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.870      ;
; 0.717 ; contadorNbin:U2|cnt[6] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 0.953      ;
; 0.865 ; contadorNbin:U2|cnt[2] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.101      ;
; 0.870 ; contadorNbin:U2|cnt[2] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.106      ;
; 0.881 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[1]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.117      ;
; 0.883 ; div_clk:U1|cnt[1]      ; div_clk:U1|cnt[2]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.119      ;
; 0.892 ; div_clk:U1|cnt[3]      ; div_clk:U1|cnt[4]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.128      ;
; 0.892 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[2]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.128      ;
; 0.894 ; div_clk:U1|cnt[2]      ; div_clk:U1|cnt[3]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.130      ;
; 0.894 ; div_clk:U1|cnt[10]     ; div_clk:U1|cnt[11]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.130      ;
; 0.895 ; div_clk:U1|cnt[15]     ; div_clk:U1|cnt[16]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.131      ;
; 0.895 ; div_clk:U1|cnt[8]      ; div_clk:U1|cnt[9]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.131      ;
; 0.896 ; div_clk:U1|cnt[9]      ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.132      ;
; 0.896 ; div_clk:U1|cnt[5]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.132      ;
; 0.897 ; div_clk:U1|cnt[7]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.133      ;
; 0.899 ; div_clk:U1|cnt[4]      ; div_clk:U1|cnt[5]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.135      ;
; 0.902 ; contadorNbin:U2|cnt[2] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.138      ;
; 0.903 ; contadorNbin:U2|cnt[0] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.139      ;
; 0.905 ; div_clk:U1|cnt[2]      ; div_clk:U1|cnt[4]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.141      ;
; 0.906 ; div_clk:U1|cnt[16]     ; div_clk:U1|cnt[18]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.142      ;
; 0.906 ; div_clk:U1|cnt[8]      ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.142      ;
; 0.910 ; div_clk:U1|cnt[22]     ; div_clk:U1|cnt[24]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.146      ;
; 0.910 ; contadorNbin:U2|cnt[3] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.146      ;
; 0.910 ; div_clk:U1|cnt[4]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.146      ;
; 0.910 ; div_clk:U1|cnt[6]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.146      ;
; 0.913 ; contadorNbin:U2|cnt[2] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.149      ;
; 0.926 ; div_clk:U1|cnt[25]     ; div_clk:U1|cnt[25]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.162      ;
; 0.931 ; div_clk:U1|cnt[22]     ; div_clk:U1|cnt[22]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.167      ;
; 0.932 ; div_clk:U1|cnt[7]      ; div_clk:U1|cnt[7]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.168      ;
; 0.972 ; contadorNbin:U2|cnt[1] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.208      ;
; 0.974 ; contadorNbin:U2|cnt[2] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.210      ;
; 0.975 ; contadorNbin:U2|cnt[1] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.211      ;
; 0.982 ; div_clk:U1|cnt[1]      ; div_clk:U1|cnt[3]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.218      ;
; 0.991 ; div_clk:U1|cnt[3]      ; div_clk:U1|cnt[5]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.227      ;
; 0.991 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[3]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.227      ;
; 0.993 ; div_clk:U1|cnt[1]      ; div_clk:U1|cnt[4]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.229      ;
; 0.995 ; div_clk:U1|cnt[9]      ; div_clk:U1|cnt[11]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.231      ;
; 0.996 ; div_clk:U1|cnt[7]      ; div_clk:U1|cnt[9]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.232      ;
; 1.002 ; div_clk:U1|cnt[3]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.238      ;
; 1.002 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[4]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.238      ;
; 1.003 ; contadorNbin:U2|cnt[1] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.239      ;
; 1.004 ; div_clk:U1|cnt[2]      ; div_clk:U1|cnt[5]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.240      ;
; 1.005 ; div_clk:U1|cnt[15]     ; div_clk:U1|cnt[18]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.241      ;
; 1.005 ; div_clk:U1|cnt[8]      ; div_clk:U1|cnt[11]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.241      ;
; 1.006 ; div_clk:U1|cnt[5]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.242      ;
; 1.007 ; div_clk:U1|cnt[7]      ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.243      ;
; 1.009 ; div_clk:U1|cnt[6]      ; div_clk:U1|cnt[9]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.245      ;
; 1.013 ; contadorNbin:U2|cnt[0] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.249      ;
; 1.014 ; contadorNbin:U2|cnt[1] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.250      ;
; 1.015 ; div_clk:U1|cnt[2]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.251      ;
; 1.020 ; div_clk:U1|cnt[4]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.256      ;
; 1.020 ; div_clk:U1|cnt[6]      ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.256      ;
; 1.024 ; contadorNbin:U2|cnt[0] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.260      ;
; 1.026 ; div_clk:U1|cnt[12]     ; div_clk:U1|cnt[16]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.062      ; 1.259      ;
; 1.035 ; div_clk:U1|cnt[18]     ; div_clk:U1|cnt[21]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.462      ; 1.668      ;
; 1.040 ; contadorNbin:U2|cnt[5] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.276      ;
; 1.043 ; div_clk:U1|cnt[15]     ; div_clk:U1|cnt[15]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.279      ;
; 1.049 ; div_clk:U1|cnt[12]     ; div_clk:U1|cnt[12]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.285      ;
; 1.056 ; div_clk:U1|cnt[17]     ; div_clk:U1|cnt[18]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.064      ; 1.291      ;
; 1.070 ; div_clk:U1|cnt[14]     ; div_clk:U1|cnt[16]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.064      ; 1.305      ;
; 1.074 ; div_clk:U1|cnt[22]     ; div_clk:U1|cnt[23]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.462      ; 1.707      ;
; 1.082 ; contadorNbin:U2|cnt[1] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.318      ;
; 1.092 ; div_clk:U1|cnt[1]      ; div_clk:U1|cnt[5]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.328      ;
; 1.097 ; div_clk:U1|cnt[18]     ; div_clk:U1|cnt[19]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.462      ; 1.730      ;
; 1.101 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[5]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.337      ;
; 1.103 ; div_clk:U1|cnt[1]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.339      ;
; 1.105 ; div_clk:U1|cnt[5]      ; div_clk:U1|cnt[9]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.341      ;
; 1.106 ; div_clk:U1|cnt[7]      ; div_clk:U1|cnt[11]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.342      ;
; 1.112 ; div_clk:U1|cnt[3]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.348      ;
; 1.112 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.348      ;
; 1.116 ; div_clk:U1|cnt[5]      ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.352      ;
; 1.118 ; div_clk:U1|cnt[11]     ; div_clk:U1|cnt[16]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.062      ; 1.351      ;
; 1.119 ; div_clk:U1|cnt[4]      ; div_clk:U1|cnt[9]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.355      ;
; 1.119 ; div_clk:U1|cnt[6]      ; div_clk:U1|cnt[11]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.355      ;
; 1.124 ; div_clk:U1|cnt[18]     ; div_clk:U1|cnt[20]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.462      ; 1.757      ;
; 1.125 ; div_clk:U1|cnt[2]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.361      ;
; 1.126 ; div_clk:U1|cnt[18]     ; div_clk:U1|cnt[24]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.362      ;
; 1.128 ; div_clk:U1|cnt[10]     ; div_clk:U1|cnt[16]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.062      ; 1.361      ;
; 1.130 ; div_clk:U1|cnt[4]      ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.366      ;
; 1.136 ; div_clk:U1|cnt[12]     ; div_clk:U1|cnt[18]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.062      ; 1.369      ;
; 1.145 ; div_clk:U1|cnt[16]     ; div_clk:U1|cnt[21]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.462      ; 1.778      ;
; 1.157 ; contadorNbin:U2|cnt[3] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.393      ;
; 1.162 ; contadorNbin:U2|cnt[3] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.065      ; 1.398      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk50MHz_in'                                                                 ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock       ; Clock Edge ; Target                            ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50MHz_in ; Rise       ; clk50MHz_in                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[10]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[11]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[12]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[13]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[14]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[15]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[16]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[17]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[18]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[19]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[20]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[21]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[22]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[23]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[24]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[25]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[8]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[9]                 ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[0]                 ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[10]                ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[11]                ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[12]                ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[1]                 ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[2]                 ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[3]                 ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[4]                 ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[5]                 ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[6]                 ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[7]                 ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[8]                 ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[9]                 ;
; 0.185  ; 0.371        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[0]            ;
; 0.185  ; 0.371        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[1]            ;
; 0.185  ; 0.371        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[2]            ;
; 0.185  ; 0.371        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[3]            ;
; 0.185  ; 0.371        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[4]            ;
; 0.185  ; 0.371        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[5]            ;
; 0.185  ; 0.371        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[6]            ;
; 0.186  ; 0.372        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[14]                ;
; 0.186  ; 0.372        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[15]                ;
; 0.186  ; 0.372        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[16]                ;
; 0.186  ; 0.372        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[17]                ;
; 0.186  ; 0.372        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[18]                ;
; 0.186  ; 0.372        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[22]                ;
; 0.186  ; 0.372        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[24]                ;
; 0.186  ; 0.372        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[25]                ;
; 0.200  ; 0.386        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[13]                ;
; 0.200  ; 0.386        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[19]                ;
; 0.200  ; 0.386        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[20]                ;
; 0.200  ; 0.386        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[21]                ;
; 0.200  ; 0.386        ; 0.186          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[23]                ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; clk50MHz_in~input|o               ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[0]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[10]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[11]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[12]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[1]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[2]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[3]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[4]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[5]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[6]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[7]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[8]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[9]|clk                     ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[14]|clk                    ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[17]|clk                    ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[0]|clk                     ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[1]|clk                     ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[2]|clk                     ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[3]|clk                     ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[4]|clk                     ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[5]|clk                     ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[6]|clk                     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[15]|clk                    ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[16]|clk                    ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[18]|clk                    ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[22]|clk                    ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[24]|clk                    ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[25]|clk                    ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; clk50MHz_in~inputclkctrl|inclk[0] ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; clk50MHz_in~inputclkctrl|outclk   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[13]|clk                    ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[19]|clk                    ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; ssd_D[*]  ; clk50MHz_in ; 17.777 ; 18.315 ; Rise       ; clk50MHz_in     ;
;  ssd_D[0] ; clk50MHz_in ; 17.777 ; 18.315 ; Rise       ; clk50MHz_in     ;
;  ssd_D[1] ; clk50MHz_in ; 16.114 ; 15.887 ; Rise       ; clk50MHz_in     ;
;  ssd_D[2] ; clk50MHz_in ; 17.124 ; 17.678 ; Rise       ; clk50MHz_in     ;
;  ssd_D[3] ; clk50MHz_in ; 15.878 ; 16.105 ; Rise       ; clk50MHz_in     ;
;  ssd_D[4] ; clk50MHz_in ; 16.094 ; 16.297 ; Rise       ; clk50MHz_in     ;
;  ssd_D[5] ; clk50MHz_in ; 15.910 ; 16.172 ; Rise       ; clk50MHz_in     ;
;  ssd_D[6] ; clk50MHz_in ; 16.262 ; 15.911 ; Rise       ; clk50MHz_in     ;
; ssd_U[*]  ; clk50MHz_in ; 17.758 ; 17.927 ; Rise       ; clk50MHz_in     ;
;  ssd_U[0] ; clk50MHz_in ; 17.758 ; 17.927 ; Rise       ; clk50MHz_in     ;
;  ssd_U[1] ; clk50MHz_in ; 17.266 ; 17.121 ; Rise       ; clk50MHz_in     ;
;  ssd_U[2] ; clk50MHz_in ; 17.108 ; 17.266 ; Rise       ; clk50MHz_in     ;
;  ssd_U[3] ; clk50MHz_in ; 17.739 ; 17.904 ; Rise       ; clk50MHz_in     ;
;  ssd_U[4] ; clk50MHz_in ; 17.071 ; 17.331 ; Rise       ; clk50MHz_in     ;
;  ssd_U[5] ; clk50MHz_in ; 17.594 ; 17.783 ; Rise       ; clk50MHz_in     ;
;  ssd_U[6] ; clk50MHz_in ; 17.731 ; 17.509 ; Rise       ; clk50MHz_in     ;
+-----------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; ssd_D[*]  ; clk50MHz_in ; 8.598  ; 8.408  ; Rise       ; clk50MHz_in     ;
;  ssd_D[0] ; clk50MHz_in ; 10.523 ; 11.042 ; Rise       ; clk50MHz_in     ;
;  ssd_D[1] ; clk50MHz_in ; 8.642  ; 8.408  ; Rise       ; clk50MHz_in     ;
;  ssd_D[2] ; clk50MHz_in ; 9.710  ; 10.221 ; Rise       ; clk50MHz_in     ;
;  ssd_D[3] ; clk50MHz_in ; 8.636  ; 8.872  ; Rise       ; clk50MHz_in     ;
;  ssd_D[4] ; clk50MHz_in ; 8.598  ; 8.842  ; Rise       ; clk50MHz_in     ;
;  ssd_D[5] ; clk50MHz_in ; 8.677  ; 8.967  ; Rise       ; clk50MHz_in     ;
;  ssd_D[6] ; clk50MHz_in ; 8.997  ; 8.665  ; Rise       ; clk50MHz_in     ;
; ssd_U[*]  ; clk50MHz_in ; 6.912  ; 6.927  ; Rise       ; clk50MHz_in     ;
;  ssd_U[0] ; clk50MHz_in ; 7.266  ; 7.447  ; Rise       ; clk50MHz_in     ;
;  ssd_U[1] ; clk50MHz_in ; 7.149  ; 6.927  ; Rise       ; clk50MHz_in     ;
;  ssd_U[2] ; clk50MHz_in ; 6.912  ; 7.173  ; Rise       ; clk50MHz_in     ;
;  ssd_U[3] ; clk50MHz_in ; 7.233  ; 7.414  ; Rise       ; clk50MHz_in     ;
;  ssd_U[4] ; clk50MHz_in ; 6.960  ; 7.150  ; Rise       ; clk50MHz_in     ;
;  ssd_U[5] ; clk50MHz_in ; 7.149  ; 7.338  ; Rise       ; clk50MHz_in     ;
;  ssd_U[6] ; clk50MHz_in ; 7.327  ; 7.108  ; Rise       ; clk50MHz_in     ;
+-----------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; tipo_in    ; ssd_D[0]    ; 10.295 ; 10.856 ; 10.695 ; 11.261 ;
; tipo_in    ; ssd_D[1]    ; 8.999  ; 8.728  ; 9.405  ; 9.129  ;
; tipo_in    ; ssd_D[2]    ; 10.018 ; 10.566 ; 10.419 ; 10.972 ;
; tipo_in    ; ssd_D[3]    ; 8.550  ; 8.791  ; 8.951  ; 9.197  ;
; tipo_in    ; ssd_D[4]    ; 8.924  ; 9.204  ; 9.325  ; 9.610  ;
; tipo_in    ; ssd_D[5]    ; 8.587  ; 8.882  ; 8.987  ; 9.287  ;
; tipo_in    ; ssd_D[6]    ; 8.800  ; 8.466  ; 9.206  ; 8.867  ;
; tipo_in    ; ssd_U[0]    ; 8.263  ; 8.483  ; 8.643  ; 8.868  ;
; tipo_in    ; ssd_U[1]    ; 8.468  ; 8.242  ; 8.853  ; 8.622  ;
; tipo_in    ; ssd_U[2]    ; 8.251  ; 8.472  ; 8.630  ; 8.856  ;
; tipo_in    ; ssd_U[3]    ; 8.240  ; 8.459  ; 8.620  ; 8.844  ;
; tipo_in    ; ssd_U[4]    ; 8.257  ; 8.486  ; 8.637  ; 8.871  ;
; tipo_in    ; ssd_U[5]    ; 8.250  ; 8.472  ; 8.630  ; 8.857  ;
; tipo_in    ; ssd_U[6]    ; 8.434  ; 8.213  ; 8.819  ; 8.593  ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+-------------+-------+--------+--------+--------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF     ;
+------------+-------------+-------+--------+--------+--------+
; tipo_in    ; ssd_D[0]    ; 9.973 ; 10.529 ; 10.359 ; 10.920 ;
; tipo_in    ; ssd_D[1]    ; 8.672 ; 8.406  ; 9.063  ; 8.792  ;
; tipo_in    ; ssd_D[2]    ; 9.709 ; 10.252 ; 10.095 ; 10.643 ;
; tipo_in    ; ssd_D[3]    ; 8.235 ; 8.472  ; 8.621  ; 8.863  ;
; tipo_in    ; ssd_D[4]    ; 8.600 ; 8.876  ; 8.986  ; 9.267  ;
; tipo_in    ; ssd_D[5]    ; 8.276 ; 8.567  ; 8.662  ; 8.958  ;
; tipo_in    ; ssd_D[6]    ; 8.488 ; 8.160  ; 8.879  ; 8.546  ;
; tipo_in    ; ssd_U[0]    ; 7.967 ; 8.185  ; 8.333  ; 8.556  ;
; tipo_in    ; ssd_U[1]    ; 8.172 ; 7.947  ; 8.543  ; 8.313  ;
; tipo_in    ; ssd_U[2]    ; 7.955 ; 8.174  ; 8.321  ; 8.545  ;
; tipo_in    ; ssd_U[3]    ; 7.944 ; 8.162  ; 8.310  ; 8.533  ;
; tipo_in    ; ssd_U[4]    ; 7.960 ; 8.188  ; 8.326  ; 8.559  ;
; tipo_in    ; ssd_U[5]    ; 7.954 ; 8.175  ; 8.320  ; 8.546  ;
; tipo_in    ; ssd_U[6]    ; 8.139 ; 7.919  ; 8.509  ; 8.284  ;
+------------+-------------+-------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk50MHz_in ; -0.806 ; -15.517       ;
+-------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clk50MHz_in ; 0.298 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clk50MHz_in ; -3.000 ; -45.414                   ;
+-------------+--------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50MHz_in'                                                                                  ;
+--------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.806 ; div_clk:U1|cnt[1]  ; div_clk:U1|cnt[25]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.041     ; 1.752      ;
; -0.803 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.554      ;
; -0.803 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.554      ;
; -0.803 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.554      ;
; -0.803 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.554      ;
; -0.803 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.554      ;
; -0.803 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.554      ;
; -0.803 ; div_clk:U1|cnt[23] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.554      ;
; -0.799 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.751      ;
; -0.799 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.751      ;
; -0.799 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.751      ;
; -0.799 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.751      ;
; -0.799 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.751      ;
; -0.799 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.751      ;
; -0.799 ; div_clk:U1|cnt[25] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.751      ;
; -0.790 ; div_clk:U1|cnt[0]  ; div_clk:U1|cnt[25]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.041     ; 1.736      ;
; -0.755 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.702      ;
; -0.755 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.702      ;
; -0.755 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.702      ;
; -0.755 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.702      ;
; -0.755 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.702      ;
; -0.755 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.702      ;
; -0.755 ; div_clk:U1|cnt[9]  ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.702      ;
; -0.745 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.692      ;
; -0.745 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.692      ;
; -0.745 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.692      ;
; -0.745 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.692      ;
; -0.745 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.692      ;
; -0.745 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.692      ;
; -0.745 ; div_clk:U1|cnt[12] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.692      ;
; -0.739 ; div_clk:U1|cnt[3]  ; div_clk:U1|cnt[25]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.041     ; 1.685      ;
; -0.735 ; div_clk:U1|cnt[1]  ; div_clk:U1|cnt[22]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.041     ; 1.681      ;
; -0.732 ; div_clk:U1|cnt[23] ; div_clk:U1|cnt[15]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.237     ; 1.482      ;
; -0.729 ; div_clk:U1|cnt[2]  ; div_clk:U1|cnt[25]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.041     ; 1.675      ;
; -0.728 ; div_clk:U1|cnt[25] ; div_clk:U1|cnt[15]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.036     ; 1.679      ;
; -0.721 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.472      ;
; -0.721 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.472      ;
; -0.721 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.472      ;
; -0.721 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.472      ;
; -0.721 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.472      ;
; -0.721 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.472      ;
; -0.721 ; div_clk:U1|cnt[20] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.472      ;
; -0.720 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.667      ;
; -0.720 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.667      ;
; -0.720 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.667      ;
; -0.720 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.667      ;
; -0.720 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.667      ;
; -0.720 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.667      ;
; -0.720 ; div_clk:U1|cnt[8]  ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.667      ;
; -0.720 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.471      ;
; -0.720 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.471      ;
; -0.720 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.471      ;
; -0.720 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.471      ;
; -0.720 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.471      ;
; -0.720 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.471      ;
; -0.720 ; div_clk:U1|cnt[21] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.471      ;
; -0.719 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; div_clk:U1|cnt[22] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.671      ;
; -0.715 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.662      ;
; -0.715 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.662      ;
; -0.715 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.662      ;
; -0.715 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.662      ;
; -0.715 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.662      ;
; -0.715 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.662      ;
; -0.715 ; div_clk:U1|cnt[1]  ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.662      ;
; -0.710 ; div_clk:U1|cnt[23] ; div_clk:U1|cnt[7]      ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.233     ; 1.464      ;
; -0.708 ; div_clk:U1|cnt[1]  ; div_clk:U1|cnt[17]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.041     ; 1.654      ;
; -0.706 ; div_clk:U1|cnt[25] ; div_clk:U1|cnt[7]      ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.032     ; 1.661      ;
; -0.704 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.651      ;
; -0.704 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.651      ;
; -0.704 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.651      ;
; -0.704 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.651      ;
; -0.704 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.651      ;
; -0.704 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.651      ;
; -0.704 ; div_clk:U1|cnt[7]  ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.040     ; 1.651      ;
; -0.703 ; div_clk:U1|cnt[1]  ; div_clk:U1|cnt[23]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; 0.151      ; 1.841      ;
; -0.696 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.648      ;
; -0.696 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.648      ;
; -0.696 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.648      ;
; -0.696 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.648      ;
; -0.696 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.648      ;
; -0.696 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.648      ;
; -0.696 ; div_clk:U1|cnt[15] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.035     ; 1.648      ;
; -0.692 ; div_clk:U1|cnt[0]  ; div_clk:U1|cnt[17]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.041     ; 1.638      ;
; -0.687 ; div_clk:U1|cnt[0]  ; div_clk:U1|cnt[23]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; 0.151      ; 1.825      ;
; -0.685 ; div_clk:U1|cnt[0]  ; div_clk:U1|cnt[22]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.041     ; 1.631      ;
; -0.684 ; div_clk:U1|cnt[9]  ; div_clk:U1|cnt[15]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.041     ; 1.630      ;
; -0.678 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.429      ;
; -0.678 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.429      ;
; -0.678 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.429      ;
; -0.678 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.429      ;
; -0.678 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.429      ;
; -0.678 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.429      ;
; -0.678 ; div_clk:U1|cnt[13] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.236     ; 1.429      ;
; -0.677 ; div_clk:U1|cnt[23] ; div_clk:U1|cnt[12]     ; clk50MHz_in  ; clk50MHz_in ; 1.000        ; -0.233     ; 1.431      ;
+--------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50MHz_in'                                                                                      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; div_clk:U1|cnt[1]      ; div_clk:U1|cnt[1]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.419      ;
; 0.303 ; div_clk:U1|cnt[3]      ; div_clk:U1|cnt[3]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; div_clk:U1|cnt[2]      ; div_clk:U1|cnt[2]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; div_clk:U1|cnt[5]      ; div_clk:U1|cnt[5]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; div_clk:U1|cnt[8]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; div_clk:U1|cnt[10]     ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; div_clk:U1|cnt[11]     ; div_clk:U1|cnt[11]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; div_clk:U1|cnt[4]      ; div_clk:U1|cnt[4]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; div_clk:U1|cnt[9]      ; div_clk:U1|cnt[9]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[0]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; div_clk:U1|cnt[6]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; div_clk:U1|cnt[16]     ; div_clk:U1|cnt[16]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; div_clk:U1|cnt[18]     ; div_clk:U1|cnt[18]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; div_clk:U1|cnt[24]     ; div_clk:U1|cnt[24]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.426      ;
; 0.310 ; contadorNbin:U2|cnt[1] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.430      ;
; 0.312 ; contadorNbin:U2|cnt[4] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.432      ;
; 0.315 ; contadorNbin:U2|cnt[3] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.435      ;
; 0.320 ; contadorNbin:U2|cnt[0] ; contadorNbin:U2|cnt[0] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.440      ;
; 0.362 ; contadorNbin:U2|cnt[6] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.482      ;
; 0.444 ; contadorNbin:U2|cnt[2] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.564      ;
; 0.447 ; div_clk:U1|cnt[1]      ; div_clk:U1|cnt[2]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.568      ;
; 0.449 ; contadorNbin:U2|cnt[2] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.569      ;
; 0.452 ; div_clk:U1|cnt[3]      ; div_clk:U1|cnt[4]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; div_clk:U1|cnt[5]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; div_clk:U1|cnt[9]      ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[1]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; div_clk:U1|cnt[25]     ; div_clk:U1|cnt[25]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; div_clk:U1|cnt[7]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; div_clk:U1|cnt[15]     ; div_clk:U1|cnt[16]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[2]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; div_clk:U1|cnt[22]     ; div_clk:U1|cnt[22]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; div_clk:U1|cnt[7]      ; div_clk:U1|cnt[7]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; div_clk:U1|cnt[2]      ; div_clk:U1|cnt[3]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; div_clk:U1|cnt[10]     ; div_clk:U1|cnt[11]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; div_clk:U1|cnt[8]      ; div_clk:U1|cnt[9]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; div_clk:U1|cnt[4]      ; div_clk:U1|cnt[5]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; contadorNbin:U2|cnt[3] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; div_clk:U1|cnt[2]      ; div_clk:U1|cnt[4]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; div_clk:U1|cnt[8]      ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; div_clk:U1|cnt[4]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; div_clk:U1|cnt[16]     ; div_clk:U1|cnt[18]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; div_clk:U1|cnt[6]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; div_clk:U1|cnt[22]     ; div_clk:U1|cnt[24]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; contadorNbin:U2|cnt[0] ; contadorNbin:U2|cnt[1] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; contadorNbin:U2|cnt[2] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.589      ;
; 0.472 ; contadorNbin:U2|cnt[2] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.592      ;
; 0.488 ; contadorNbin:U2|cnt[1] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.608      ;
; 0.492 ; contadorNbin:U2|cnt[1] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.612      ;
; 0.510 ; div_clk:U1|cnt[1]      ; div_clk:U1|cnt[3]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.631      ;
; 0.513 ; div_clk:U1|cnt[1]      ; div_clk:U1|cnt[4]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.634      ;
; 0.515 ; div_clk:U1|cnt[3]      ; div_clk:U1|cnt[5]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.636      ;
; 0.517 ; div_clk:U1|cnt[9]      ; div_clk:U1|cnt[11]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; div_clk:U1|cnt[3]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; div_clk:U1|cnt[7]      ; div_clk:U1|cnt[9]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; div_clk:U1|cnt[5]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; contadorNbin:U2|cnt[5] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[3]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; div_clk:U1|cnt[15]     ; div_clk:U1|cnt[15]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; div_clk:U1|cnt[7]      ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; div_clk:U1|cnt[17]     ; div_clk:U1|cnt[18]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; contadorNbin:U2|cnt[1] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; div_clk:U1|cnt[12]     ; div_clk:U1|cnt[12]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; div_clk:U1|cnt[15]     ; div_clk:U1|cnt[18]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; contadorNbin:U2|cnt[2] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[4]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.645      ;
; 0.525 ; contadorNbin:U2|cnt[1] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.645      ;
; 0.528 ; div_clk:U1|cnt[2]      ; div_clk:U1|cnt[5]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.649      ;
; 0.528 ; div_clk:U1|cnt[8]      ; div_clk:U1|cnt[11]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.649      ;
; 0.530 ; div_clk:U1|cnt[6]      ; div_clk:U1|cnt[9]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; div_clk:U1|cnt[2]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; div_clk:U1|cnt[4]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; div_clk:U1|cnt[14]     ; div_clk:U1|cnt[16]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; div_clk:U1|cnt[6]      ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.654      ;
; 0.535 ; contadorNbin:U2|cnt[0] ; contadorNbin:U2|cnt[3] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.655      ;
; 0.538 ; contadorNbin:U2|cnt[0] ; contadorNbin:U2|cnt[4] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.658      ;
; 0.541 ; div_clk:U1|cnt[12]     ; div_clk:U1|cnt[16]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.032      ; 0.657      ;
; 0.544 ; contadorNbin:U2|cnt[1] ; contadorNbin:U2|cnt[5] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.664      ;
; 0.546 ; div_clk:U1|cnt[22]     ; div_clk:U1|cnt[23]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.237      ; 0.867      ;
; 0.549 ; div_clk:U1|cnt[18]     ; div_clk:U1|cnt[21]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.237      ; 0.870      ;
; 0.556 ; div_clk:U1|cnt[18]     ; div_clk:U1|cnt[19]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.237      ; 0.877      ;
; 0.559 ; div_clk:U1|cnt[18]     ; div_clk:U1|cnt[20]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.237      ; 0.880      ;
; 0.576 ; div_clk:U1|cnt[1]      ; div_clk:U1|cnt[5]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.697      ;
; 0.579 ; div_clk:U1|cnt[1]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.700      ;
; 0.582 ; div_clk:U1|cnt[5]      ; div_clk:U1|cnt[9]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.703      ;
; 0.584 ; div_clk:U1|cnt[3]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.705      ;
; 0.585 ; div_clk:U1|cnt[7]      ; div_clk:U1|cnt[11]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.706      ;
; 0.585 ; div_clk:U1|cnt[5]      ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.706      ;
; 0.587 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[5]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.708      ;
; 0.590 ; contadorNbin:U2|cnt[3] ; contadorNbin:U2|cnt[6] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.710      ;
; 0.590 ; div_clk:U1|cnt[11]     ; div_clk:U1|cnt[16]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.032      ; 0.706      ;
; 0.590 ; div_clk:U1|cnt[0]      ; div_clk:U1|cnt[6]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.711      ;
; 0.592 ; div_clk:U1|cnt[14]     ; div_clk:U1|cnt[14]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.713      ;
; 0.595 ; contadorNbin:U2|cnt[3] ; contadorNbin:U2|cnt[2] ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.715      ;
; 0.595 ; div_clk:U1|cnt[4]      ; div_clk:U1|cnt[9]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.716      ;
; 0.596 ; div_clk:U1|cnt[6]      ; div_clk:U1|cnt[11]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.717      ;
; 0.597 ; div_clk:U1|cnt[21]     ; div_clk:U1|cnt[21]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.045      ; 0.726      ;
; 0.597 ; div_clk:U1|cnt[2]      ; div_clk:U1|cnt[8]      ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.718      ;
; 0.598 ; div_clk:U1|cnt[4]      ; div_clk:U1|cnt[10]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.037      ; 0.719      ;
; 0.599 ; div_clk:U1|cnt[18]     ; div_clk:U1|cnt[24]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; div_clk:U1|cnt[14]     ; div_clk:U1|cnt[18]     ; clk50MHz_in  ; clk50MHz_in ; 0.000        ; 0.036      ; 0.719      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk50MHz_in'                                                      ;
+--------+--------------+----------------+-----------------+-------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock       ; Clock Edge ; Target                 ;
+--------+--------------+----------------+-----------------+-------------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50MHz_in ; Rise       ; clk50MHz_in            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[24]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[25]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[9]      ;
; -0.254 ; -0.070       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[13]     ;
; -0.254 ; -0.070       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[19]     ;
; -0.254 ; -0.070       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[20]     ;
; -0.254 ; -0.070       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[21]     ;
; -0.254 ; -0.070       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[23]     ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[0] ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[1] ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[2] ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[3] ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[4] ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[5] ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; contadorNbin:U2|cnt[6] ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[14]     ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[15]     ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[16]     ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[17]     ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[18]     ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[22]     ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[24]     ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[25]     ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[0]      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[10]     ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[11]     ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[12]     ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[1]      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[2]      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[3]      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[4]      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[5]      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[6]      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[7]      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[8]      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk50MHz_in ; Rise       ; div_clk:U1|cnt[9]      ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[13]|clk         ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[19]|clk         ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[20]|clk         ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[21]|clk         ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[23]|clk         ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; clk50MHz_in~input|o    ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[14]|clk         ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[15]|clk         ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[16]|clk         ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[17]|clk         ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[18]|clk         ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[22]|clk         ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[24]|clk         ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[25]|clk         ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[0]|clk          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[1]|clk          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[2]|clk          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[3]|clk          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[4]|clk          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[5]|clk          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U2|cnt[6]|clk          ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[0]|clk          ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[10]|clk         ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[11]|clk         ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[12]|clk         ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[1]|clk          ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[2]|clk          ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[3]|clk          ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[4]|clk          ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[5]|clk          ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[6]|clk          ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[7]|clk          ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width ; clk50MHz_in ; Rise       ; U1|cnt[8]|clk          ;
+--------+--------------+----------------+-----------------+-------------+------------+------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; ssd_D[*]  ; clk50MHz_in ; 10.424 ; 10.581 ; Rise       ; clk50MHz_in     ;
;  ssd_D[0] ; clk50MHz_in ; 10.424 ; 10.581 ; Rise       ; clk50MHz_in     ;
;  ssd_D[1] ; clk50MHz_in ; 8.844  ; 8.862  ; Rise       ; clk50MHz_in     ;
;  ssd_D[2] ; clk50MHz_in ; 10.043 ; 10.247 ; Rise       ; clk50MHz_in     ;
;  ssd_D[3] ; clk50MHz_in ; 8.861  ; 8.857  ; Rise       ; clk50MHz_in     ;
;  ssd_D[4] ; clk50MHz_in ; 8.992  ; 8.955  ; Rise       ; clk50MHz_in     ;
;  ssd_D[5] ; clk50MHz_in ; 8.873  ; 8.875  ; Rise       ; clk50MHz_in     ;
;  ssd_D[6] ; clk50MHz_in ; 8.874  ; 8.840  ; Rise       ; clk50MHz_in     ;
; ssd_U[*]  ; clk50MHz_in ; 9.968  ; 9.986  ; Rise       ; clk50MHz_in     ;
;  ssd_U[0] ; clk50MHz_in ; 9.968  ; 9.986  ; Rise       ; clk50MHz_in     ;
;  ssd_U[1] ; clk50MHz_in ; 9.671  ; 9.599  ; Rise       ; clk50MHz_in     ;
;  ssd_U[2] ; clk50MHz_in ; 9.590  ; 9.657  ; Rise       ; clk50MHz_in     ;
;  ssd_U[3] ; clk50MHz_in ; 9.948  ; 9.967  ; Rise       ; clk50MHz_in     ;
;  ssd_U[4] ; clk50MHz_in ; 9.625  ; 9.633  ; Rise       ; clk50MHz_in     ;
;  ssd_U[5] ; clk50MHz_in ; 9.867  ; 9.907  ; Rise       ; clk50MHz_in     ;
;  ssd_U[6] ; clk50MHz_in ; 9.862  ; 9.840  ; Rise       ; clk50MHz_in     ;
+-----------+-------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+-----------+-------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-------------+-------+-------+------------+-----------------+
; ssd_D[*]  ; clk50MHz_in ; 4.867 ; 4.887 ; Rise       ; clk50MHz_in     ;
;  ssd_D[0] ; clk50MHz_in ; 6.491 ; 6.680 ; Rise       ; clk50MHz_in     ;
;  ssd_D[1] ; clk50MHz_in ; 4.867 ; 4.887 ; Rise       ; clk50MHz_in     ;
;  ssd_D[2] ; clk50MHz_in ; 6.093 ; 6.273 ; Rise       ; clk50MHz_in     ;
;  ssd_D[3] ; clk50MHz_in ; 4.971 ; 4.989 ; Rise       ; clk50MHz_in     ;
;  ssd_D[4] ; clk50MHz_in ; 4.996 ; 4.968 ; Rise       ; clk50MHz_in     ;
;  ssd_D[5] ; clk50MHz_in ; 4.987 ; 5.011 ; Rise       ; clk50MHz_in     ;
;  ssd_D[6] ; clk50MHz_in ; 5.009 ; 4.960 ; Rise       ; clk50MHz_in     ;
; ssd_U[*]  ; clk50MHz_in ; 4.061 ; 4.067 ; Rise       ; clk50MHz_in     ;
;  ssd_U[0] ; clk50MHz_in ; 4.219 ; 4.268 ; Rise       ; clk50MHz_in     ;
;  ssd_U[1] ; clk50MHz_in ; 4.078 ; 4.067 ; Rise       ; clk50MHz_in     ;
;  ssd_U[2] ; clk50MHz_in ; 4.081 ; 4.099 ; Rise       ; clk50MHz_in     ;
;  ssd_U[3] ; clk50MHz_in ; 4.199 ; 4.249 ; Rise       ; clk50MHz_in     ;
;  ssd_U[4] ; clk50MHz_in ; 4.061 ; 4.112 ; Rise       ; clk50MHz_in     ;
;  ssd_U[5] ; clk50MHz_in ; 4.164 ; 4.205 ; Rise       ; clk50MHz_in     ;
;  ssd_U[6] ; clk50MHz_in ; 4.186 ; 4.163 ; Rise       ; clk50MHz_in     ;
+-----------+-------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; tipo_in    ; ssd_D[0]    ; 6.557 ; 6.731 ; 7.444 ; 7.625 ;
; tipo_in    ; ssd_D[1]    ; 5.182 ; 5.189 ; 6.076 ; 6.076 ;
; tipo_in    ; ssd_D[2]    ; 6.388 ; 6.581 ; 7.275 ; 7.475 ;
; tipo_in    ; ssd_D[3]    ; 5.084 ; 5.096 ; 5.971 ; 5.990 ;
; tipo_in    ; ssd_D[4]    ; 5.301 ; 5.286 ; 6.188 ; 6.180 ;
; tipo_in    ; ssd_D[5]    ; 5.100 ; 5.118 ; 5.987 ; 6.012 ;
; tipo_in    ; ssd_D[6]    ; 5.045 ; 5.013 ; 5.939 ; 5.900 ;
; tipo_in    ; ssd_U[0]    ; 4.923 ; 4.958 ; 5.802 ; 5.844 ;
; tipo_in    ; ssd_U[1]    ; 4.944 ; 4.913 ; 5.830 ; 5.792 ;
; tipo_in    ; ssd_U[2]    ; 4.921 ; 4.955 ; 5.801 ; 5.842 ;
; tipo_in    ; ssd_U[3]    ; 4.912 ; 4.948 ; 5.792 ; 5.835 ;
; tipo_in    ; ssd_U[4]    ; 4.918 ; 4.952 ; 5.798 ; 5.839 ;
; tipo_in    ; ssd_U[5]    ; 4.920 ; 4.957 ; 5.800 ; 5.844 ;
; tipo_in    ; ssd_U[6]    ; 4.927 ; 4.889 ; 5.813 ; 5.768 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; tipo_in    ; ssd_D[0]    ; 6.379 ; 6.555 ; 7.254 ; 7.437 ;
; tipo_in    ; ssd_D[1]    ; 5.005 ; 5.010 ; 5.887 ; 5.885 ;
; tipo_in    ; ssd_D[2]    ; 6.217 ; 6.411 ; 7.092 ; 7.293 ;
; tipo_in    ; ssd_D[3]    ; 4.909 ; 4.923 ; 5.784 ; 5.805 ;
; tipo_in    ; ssd_D[4]    ; 5.122 ; 5.109 ; 5.997 ; 5.991 ;
; tipo_in    ; ssd_D[5]    ; 4.929 ; 4.949 ; 5.804 ; 5.831 ;
; tipo_in    ; ssd_D[6]    ; 4.878 ; 4.845 ; 5.760 ; 5.720 ;
; tipo_in    ; ssd_U[0]    ; 4.760 ; 4.796 ; 5.628 ; 5.671 ;
; tipo_in    ; ssd_U[1]    ; 4.783 ; 4.750 ; 5.658 ; 5.618 ;
; tipo_in    ; ssd_U[2]    ; 4.757 ; 4.793 ; 5.625 ; 5.668 ;
; tipo_in    ; ssd_U[3]    ; 4.750 ; 4.787 ; 5.617 ; 5.661 ;
; tipo_in    ; ssd_U[4]    ; 4.756 ; 4.791 ; 5.623 ; 5.665 ;
; tipo_in    ; ssd_U[5]    ; 4.759 ; 4.796 ; 5.626 ; 5.670 ;
; tipo_in    ; ssd_U[6]    ; 4.766 ; 4.728 ; 5.641 ; 5.596 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.699  ; 0.298 ; N/A      ; N/A     ; -3.000              ;
;  clk50MHz_in     ; -2.699  ; 0.298 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -63.804 ; 0.0   ; 0.0      ; 0.0     ; -45.414             ;
;  clk50MHz_in     ; -63.804 ; 0.000 ; N/A      ; N/A     ; -45.414             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; ssd_D[*]  ; clk50MHz_in ; 19.901 ; 20.314 ; Rise       ; clk50MHz_in     ;
;  ssd_D[0] ; clk50MHz_in ; 19.901 ; 20.314 ; Rise       ; clk50MHz_in     ;
;  ssd_D[1] ; clk50MHz_in ; 17.825 ; 17.660 ; Rise       ; clk50MHz_in     ;
;  ssd_D[2] ; clk50MHz_in ; 19.174 ; 19.626 ; Rise       ; clk50MHz_in     ;
;  ssd_D[3] ; clk50MHz_in ; 17.655 ; 17.821 ; Rise       ; clk50MHz_in     ;
;  ssd_D[4] ; clk50MHz_in ; 17.855 ; 17.975 ; Rise       ; clk50MHz_in     ;
;  ssd_D[5] ; clk50MHz_in ; 17.642 ; 17.840 ; Rise       ; clk50MHz_in     ;
;  ssd_D[6] ; clk50MHz_in ; 17.913 ; 17.635 ; Rise       ; clk50MHz_in     ;
; ssd_U[*]  ; clk50MHz_in ; 19.682 ; 19.820 ; Rise       ; clk50MHz_in     ;
;  ssd_U[0] ; clk50MHz_in ; 19.682 ; 19.820 ; Rise       ; clk50MHz_in     ;
;  ssd_U[1] ; clk50MHz_in ; 19.173 ; 18.972 ; Rise       ; clk50MHz_in     ;
;  ssd_U[2] ; clk50MHz_in ; 18.949 ; 19.134 ; Rise       ; clk50MHz_in     ;
;  ssd_U[3] ; clk50MHz_in ; 19.662 ; 19.799 ; Rise       ; clk50MHz_in     ;
;  ssd_U[4] ; clk50MHz_in ; 18.982 ; 19.147 ; Rise       ; clk50MHz_in     ;
;  ssd_U[5] ; clk50MHz_in ; 19.496 ; 19.673 ; Rise       ; clk50MHz_in     ;
;  ssd_U[6] ; clk50MHz_in ; 19.605 ; 19.448 ; Rise       ; clk50MHz_in     ;
+-----------+-------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+-----------+-------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-------------+-------+-------+------------+-----------------+
; ssd_D[*]  ; clk50MHz_in ; 4.867 ; 4.887 ; Rise       ; clk50MHz_in     ;
;  ssd_D[0] ; clk50MHz_in ; 6.491 ; 6.680 ; Rise       ; clk50MHz_in     ;
;  ssd_D[1] ; clk50MHz_in ; 4.867 ; 4.887 ; Rise       ; clk50MHz_in     ;
;  ssd_D[2] ; clk50MHz_in ; 6.093 ; 6.273 ; Rise       ; clk50MHz_in     ;
;  ssd_D[3] ; clk50MHz_in ; 4.971 ; 4.989 ; Rise       ; clk50MHz_in     ;
;  ssd_D[4] ; clk50MHz_in ; 4.996 ; 4.968 ; Rise       ; clk50MHz_in     ;
;  ssd_D[5] ; clk50MHz_in ; 4.987 ; 5.011 ; Rise       ; clk50MHz_in     ;
;  ssd_D[6] ; clk50MHz_in ; 5.009 ; 4.960 ; Rise       ; clk50MHz_in     ;
; ssd_U[*]  ; clk50MHz_in ; 4.061 ; 4.067 ; Rise       ; clk50MHz_in     ;
;  ssd_U[0] ; clk50MHz_in ; 4.219 ; 4.268 ; Rise       ; clk50MHz_in     ;
;  ssd_U[1] ; clk50MHz_in ; 4.078 ; 4.067 ; Rise       ; clk50MHz_in     ;
;  ssd_U[2] ; clk50MHz_in ; 4.081 ; 4.099 ; Rise       ; clk50MHz_in     ;
;  ssd_U[3] ; clk50MHz_in ; 4.199 ; 4.249 ; Rise       ; clk50MHz_in     ;
;  ssd_U[4] ; clk50MHz_in ; 4.061 ; 4.112 ; Rise       ; clk50MHz_in     ;
;  ssd_U[5] ; clk50MHz_in ; 4.164 ; 4.205 ; Rise       ; clk50MHz_in     ;
;  ssd_U[6] ; clk50MHz_in ; 4.186 ; 4.163 ; Rise       ; clk50MHz_in     ;
+-----------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; tipo_in    ; ssd_D[0]    ; 11.651 ; 12.105 ; 12.200 ; 12.663 ;
; tipo_in    ; ssd_D[1]    ; 9.990  ; 9.779  ; 10.548 ; 10.328 ;
; tipo_in    ; ssd_D[2]    ; 11.346 ; 11.790 ; 11.895 ; 12.348 ;
; tipo_in    ; ssd_D[3]    ; 9.581  ; 9.771  ; 10.130 ; 10.329 ;
; tipo_in    ; ssd_D[4]    ; 9.958  ; 10.154 ; 10.507 ; 10.712 ;
; tipo_in    ; ssd_D[5]    ; 9.573  ; 9.807  ; 10.122 ; 10.365 ;
; tipo_in    ; ssd_D[6]    ; 9.701  ; 9.442  ; 10.259 ; 9.991  ;
; tipo_in    ; ssd_U[0]    ; 9.202  ; 9.392  ; 9.719  ; 9.918  ;
; tipo_in    ; ssd_U[1]    ; 9.372  ; 9.179  ; 9.898  ; 9.696  ;
; tipo_in    ; ssd_U[2]    ; 9.188  ; 9.379  ; 9.705  ; 9.905  ;
; tipo_in    ; ssd_U[3]    ; 9.179  ; 9.368  ; 9.696  ; 9.894  ;
; tipo_in    ; ssd_U[4]    ; 9.198  ; 9.393  ; 9.715  ; 9.919  ;
; tipo_in    ; ssd_U[5]    ; 9.188  ; 9.380  ; 9.705  ; 9.906  ;
; tipo_in    ; ssd_U[6]    ; 9.342  ; 9.149  ; 9.868  ; 9.666  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; tipo_in    ; ssd_D[0]    ; 6.379 ; 6.555 ; 7.254 ; 7.437 ;
; tipo_in    ; ssd_D[1]    ; 5.005 ; 5.010 ; 5.887 ; 5.885 ;
; tipo_in    ; ssd_D[2]    ; 6.217 ; 6.411 ; 7.092 ; 7.293 ;
; tipo_in    ; ssd_D[3]    ; 4.909 ; 4.923 ; 5.784 ; 5.805 ;
; tipo_in    ; ssd_D[4]    ; 5.122 ; 5.109 ; 5.997 ; 5.991 ;
; tipo_in    ; ssd_D[5]    ; 4.929 ; 4.949 ; 5.804 ; 5.831 ;
; tipo_in    ; ssd_D[6]    ; 4.878 ; 4.845 ; 5.760 ; 5.720 ;
; tipo_in    ; ssd_U[0]    ; 4.760 ; 4.796 ; 5.628 ; 5.671 ;
; tipo_in    ; ssd_U[1]    ; 4.783 ; 4.750 ; 5.658 ; 5.618 ;
; tipo_in    ; ssd_U[2]    ; 4.757 ; 4.793 ; 5.625 ; 5.668 ;
; tipo_in    ; ssd_U[3]    ; 4.750 ; 4.787 ; 5.617 ; 5.661 ;
; tipo_in    ; ssd_U[4]    ; 4.756 ; 4.791 ; 5.623 ; 5.665 ;
; tipo_in    ; ssd_U[5]    ; 4.759 ; 4.796 ; 5.626 ; 5.670 ;
; tipo_in    ; ssd_U[6]    ; 4.766 ; 4.728 ; 5.641 ; 5.596 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ssd_D[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_D[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_D[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_D[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_D[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_D[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_D[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_U[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_U[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_U[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_U[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_U[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_U[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_U[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; tipo_in                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk50MHz_in             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_in                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ssd_D[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.09 V              ; -0.00884 V          ; 0.277 V                              ; 0.296 V                              ; 5.01e-09 s                  ; 3.78e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.09 V             ; -0.00884 V         ; 0.277 V                             ; 0.296 V                             ; 5.01e-09 s                 ; 3.78e-09 s                 ; No                        ; Yes                       ;
; ssd_D[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.14 V              ; -0.0532 V           ; 0.216 V                              ; 0.221 V                              ; 8.74e-10 s                  ; 6.51e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.14 V             ; -0.0532 V          ; 0.216 V                             ; 0.221 V                             ; 8.74e-10 s                 ; 6.51e-10 s                 ; No                        ; Yes                       ;
; ssd_D[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.09 V              ; -0.00884 V          ; 0.277 V                              ; 0.296 V                              ; 5.01e-09 s                  ; 3.78e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.09 V             ; -0.00884 V         ; 0.277 V                             ; 0.296 V                             ; 5.01e-09 s                 ; 3.78e-09 s                 ; No                        ; Yes                       ;
; ssd_D[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.14 V              ; -0.0532 V           ; 0.216 V                              ; 0.221 V                              ; 8.74e-10 s                  ; 6.51e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.14 V             ; -0.0532 V          ; 0.216 V                             ; 0.221 V                             ; 8.74e-10 s                 ; 6.51e-10 s                 ; No                        ; Yes                       ;
; ssd_D[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; ssd_D[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; ssd_D[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; ssd_U[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; ssd_U[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; ssd_U[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; ssd_U[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; ssd_U[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; ssd_U[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; ssd_U[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.15e-09 V                   ; 3.18 V              ; -0.0303 V           ; 0.317 V                              ; 0.07 V                               ; 3.25e-10 s                  ; 3.88e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.15e-09 V                  ; 3.18 V             ; -0.0303 V          ; 0.317 V                             ; 0.07 V                              ; 3.25e-10 s                 ; 3.88e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ssd_D[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.08 V              ; -0.0041 V           ; 0.277 V                              ; 0.216 V                              ; 5.91e-09 s                  ; 4.72e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.08 V             ; -0.0041 V          ; 0.277 V                             ; 0.216 V                             ; 5.91e-09 s                 ; 4.72e-09 s                 ; No                        ; Yes                       ;
; ssd_D[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.12 V              ; -0.0409 V           ; 0.323 V                              ; 0.218 V                              ; 9.45e-10 s                  ; 8.48e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.12 V             ; -0.0409 V          ; 0.323 V                             ; 0.218 V                             ; 9.45e-10 s                 ; 8.48e-10 s                 ; No                        ; Yes                       ;
; ssd_D[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.08 V              ; -0.0041 V           ; 0.277 V                              ; 0.216 V                              ; 5.91e-09 s                  ; 4.72e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.08 V             ; -0.0041 V          ; 0.277 V                             ; 0.216 V                             ; 5.91e-09 s                 ; 4.72e-09 s                 ; No                        ; Yes                       ;
; ssd_D[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.12 V              ; -0.0409 V           ; 0.323 V                              ; 0.218 V                              ; 9.45e-10 s                  ; 8.48e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.12 V             ; -0.0409 V          ; 0.323 V                             ; 0.218 V                             ; 9.45e-10 s                 ; 8.48e-10 s                 ; No                        ; Yes                       ;
; ssd_D[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; ssd_D[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; ssd_D[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; ssd_U[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; ssd_U[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; ssd_U[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; ssd_U[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; ssd_U[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; ssd_U[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; ssd_U[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.52e-07 V                   ; 3.14 V              ; -0.0428 V           ; 0.161 V                              ; 0.071 V                              ; 4.71e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 6.52e-07 V                  ; 3.14 V             ; -0.0428 V          ; 0.161 V                             ; 0.071 V                             ; 4.71e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ssd_D[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.48 V              ; -0.0129 V           ; 0.351 V                              ; 0.278 V                              ; 4.12e-09 s                  ; 3.46e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.48 V             ; -0.0129 V          ; 0.351 V                             ; 0.278 V                             ; 4.12e-09 s                 ; 3.46e-09 s                 ; No                        ; No                        ;
; ssd_D[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; ssd_D[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.48 V              ; -0.0129 V           ; 0.351 V                              ; 0.278 V                              ; 4.12e-09 s                  ; 3.46e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.48 V             ; -0.0129 V          ; 0.351 V                             ; 0.278 V                             ; 4.12e-09 s                 ; 3.46e-09 s                 ; No                        ; No                        ;
; ssd_D[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; ssd_D[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ssd_D[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ssd_D[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ssd_U[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ssd_U[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ssd_U[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ssd_U[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ssd_U[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ssd_U[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ssd_U[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.59e-08 V                   ; 3.58 V              ; -0.0703 V           ; 0.234 V                              ; 0.091 V                              ; 2.93e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.59e-08 V                  ; 3.58 V             ; -0.0703 V          ; 0.234 V                             ; 0.091 V                             ; 2.93e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk50MHz_in ; clk50MHz_in ; 894      ; 0        ; 0        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk50MHz_in ; clk50MHz_in ; 894      ; 0        ; 0        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 47    ; 47   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 105   ; 105  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Jun 15 19:47:26 2020
Info: Command: quartus_sta teste_timer00_99 -c teste_timer00_99
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'teste_timer00_99.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk50MHz_in clk50MHz_in
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.699
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.699       -63.804 clk50MHz_in 
Info (332146): Worst-case hold slack is 0.652
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.652         0.000 clk50MHz_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -45.405 clk50MHz_in 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.349
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.349       -54.054 clk50MHz_in 
Info (332146): Worst-case hold slack is 0.596
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.596         0.000 clk50MHz_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -45.405 clk50MHz_in 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.806
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.806       -15.517 clk50MHz_in 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.298         0.000 clk50MHz_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -45.414 clk50MHz_in 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 474 megabytes
    Info: Processing ended: Mon Jun 15 19:47:33 2020
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:03


