Simulator report for ask_rcv
Tue Feb 18 14:20:22 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 126 nodes    ;
; Simulation Coverage         ;      76.34 % ;
; Total Number of Transitions ; 6402         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                           ;
+--------------------------------------------------------------------------------------------+-------------------------------------------------+---------------+
; Option                                                                                     ; Setting                                         ; Default Value ;
+--------------------------------------------------------------------------------------------+-------------------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                                      ; Timing        ;
; Start time                                                                                 ; 0 ns                                            ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                             ;               ;
; Vector input source                                                                        ; C:/Users/petrenko.a/Documents/ask_rcv/test1.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                              ; On            ;
; Check outputs                                                                              ; Off                                             ; Off           ;
; Report simulation coverage                                                                 ; On                                              ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                              ; On            ;
; Display missing 1-value coverage report                                                    ; On                                              ; On            ;
; Display missing 0-value coverage report                                                    ; On                                              ; On            ;
; Detect setup and hold time violations                                                      ; Off                                             ; Off           ;
; Detect glitches                                                                            ; Off                                             ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                             ; Off           ;
; Generate Signal Activity File                                                              ; Off                                             ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                             ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                             ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                              ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                      ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                             ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                             ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                            ; Auto          ;
+--------------------------------------------------------------------------------------------+-------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      76.34 % ;
; Total nodes checked                                 ; 126          ;
; Total output ports checked                          ; 186          ;
; Total output ports with complete 1/0-value coverage ; 142          ;
; Total output ports with no 1/0-value coverage       ; 33           ;
; Total output ports with no 1-value coverage         ; 33           ;
; Total output ports with no 0-value coverage         ; 44           ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                              ;
+------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+------------------+
; Node Name                                                                    ; Output Port Name                                                                       ; Output Port Type ;
+------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+------------------+
; |ask_rcv|odatareg[1]                                                         ; |ask_rcv|odatareg[1]                                                                   ; regout           ;
; |ask_rcv|odatareg[3]                                                         ; |ask_rcv|odatareg[3]                                                                   ; regout           ;
; |ask_rcv|odatareg[4]                                                         ; |ask_rcv|odatareg[4]                                                                   ; regout           ;
; |ask_rcv|odatareg[5]                                                         ; |ask_rcv|odatareg[5]                                                                   ; regout           ;
; |ask_rcv|odatareg[6]                                                         ; |ask_rcv|odatareg[6]                                                                   ; regout           ;
; |ask_rcv|odatareg[7]                                                         ; |ask_rcv|odatareg[7]                                                                   ; regout           ;
; |ask_rcv|odatareg[8]                                                         ; |ask_rcv|odatareg[8]                                                                   ; regout           ;
; |ask_rcv|odatareg[9]                                                         ; |ask_rcv|odatareg[9]                                                                   ; regout           ;
; |ask_rcv|odatareg[10]                                                        ; |ask_rcv|odatareg[10]                                                                  ; regout           ;
; |ask_rcv|odatareg[11]                                                        ; |ask_rcv|odatareg[11]                                                                  ; regout           ;
; |ask_rcv|odatareg[12]                                                        ; |ask_rcv|odatareg[12]                                                                  ; regout           ;
; |ask_rcv|odatareg[13]                                                        ; |ask_rcv|odatareg[13]                                                                  ; regout           ;
; |ask_rcv|clk                                                                 ; |ask_rcv|clk                                                                           ; out              ;
; |ask_rcv|idata[0]                                                            ; |ask_rcv|idata[0]                                                                      ; out              ;
; |ask_rcv|idata[1]                                                            ; |ask_rcv|idata[1]                                                                      ; out              ;
; |ask_rcv|idata[2]                                                            ; |ask_rcv|idata[2]                                                                      ; out              ;
; |ask_rcv|idata[3]                                                            ; |ask_rcv|idata[3]                                                                      ; out              ;
; |ask_rcv|idata[4]                                                            ; |ask_rcv|idata[4]                                                                      ; out              ;
; |ask_rcv|idata[5]                                                            ; |ask_rcv|idata[5]                                                                      ; out              ;
; |ask_rcv|qdata[0]                                                            ; |ask_rcv|qdata[0]                                                                      ; out              ;
; |ask_rcv|qdata[1]                                                            ; |ask_rcv|qdata[1]                                                                      ; out              ;
; |ask_rcv|qdata[2]                                                            ; |ask_rcv|qdata[2]                                                                      ; out              ;
; |ask_rcv|qdata[3]                                                            ; |ask_rcv|qdata[3]                                                                      ; out              ;
; |ask_rcv|qdata[4]                                                            ; |ask_rcv|qdata[4]                                                                      ; out              ;
; |ask_rcv|qdata[5]                                                            ; |ask_rcv|qdata[5]                                                                      ; out              ;
; |ask_rcv|odata[1]                                                            ; |ask_rcv|odata[1]                                                                      ; pin_out          ;
; |ask_rcv|odata[3]                                                            ; |ask_rcv|odata[3]                                                                      ; pin_out          ;
; |ask_rcv|odata[4]                                                            ; |ask_rcv|odata[4]                                                                      ; pin_out          ;
; |ask_rcv|odata[5]                                                            ; |ask_rcv|odata[5]                                                                      ; pin_out          ;
; |ask_rcv|odata[6]                                                            ; |ask_rcv|odata[6]                                                                      ; pin_out          ;
; |ask_rcv|odata[7]                                                            ; |ask_rcv|odata[7]                                                                      ; pin_out          ;
; |ask_rcv|odata[8]                                                            ; |ask_rcv|odata[8]                                                                      ; pin_out          ;
; |ask_rcv|odata[9]                                                            ; |ask_rcv|odata[9]                                                                      ; pin_out          ;
; |ask_rcv|odata[10]                                                           ; |ask_rcv|odata[10]                                                                     ; pin_out          ;
; |ask_rcv|odata[11]                                                           ; |ask_rcv|odata[11]                                                                     ; pin_out          ;
; |ask_rcv|odata[12]                                                           ; |ask_rcv|odata[12]                                                                     ; pin_out          ;
; |ask_rcv|odata[13]                                                           ; |ask_rcv|odata[13]                                                                     ; pin_out          ;
; |ask_rcv|Add0~1                                                              ; |ask_rcv|Add0~1                                                                        ; out0             ;
; |ask_rcv|Add0~2                                                              ; |ask_rcv|Add0~2                                                                        ; out0             ;
; |ask_rcv|Add0~8                                                              ; |ask_rcv|Add0~8                                                                        ; out0             ;
; |ask_rcv|Add0~10                                                             ; |ask_rcv|Add0~10                                                                       ; out0             ;
; |ask_rcv|Add0~12                                                             ; |ask_rcv|Add0~12                                                                       ; out0             ;
; |ask_rcv|Add0~13                                                             ; |ask_rcv|Add0~13                                                                       ; out0             ;
; |ask_rcv|Add0~14                                                             ; |ask_rcv|Add0~14                                                                       ; out0             ;
; |ask_rcv|Add0~15                                                             ; |ask_rcv|Add0~15                                                                       ; out0             ;
; |ask_rcv|Add0~16                                                             ; |ask_rcv|Add0~16                                                                       ; out0             ;
; |ask_rcv|Add0~17                                                             ; |ask_rcv|Add0~17                                                                       ; out0             ;
; |ask_rcv|Add0~18                                                             ; |ask_rcv|Add0~18                                                                       ; out0             ;
; |ask_rcv|Add0~19                                                             ; |ask_rcv|Add0~19                                                                       ; out0             ;
; |ask_rcv|Add0~20                                                             ; |ask_rcv|Add0~20                                                                       ; out0             ;
; |ask_rcv|Add0~21                                                             ; |ask_rcv|Add0~21                                                                       ; out0             ;
; |ask_rcv|Add0~22                                                             ; |ask_rcv|Add0~22                                                                       ; out0             ;
; |ask_rcv|Add0~23                                                             ; |ask_rcv|Add0~23                                                                       ; out0             ;
; |ask_rcv|Add0~24                                                             ; |ask_rcv|Add0~24                                                                       ; out0             ;
; |ask_rcv|Add0~25                                                             ; |ask_rcv|Add0~25                                                                       ; out0             ;
; |ask_rcv|Add0~26                                                             ; |ask_rcv|Add0~26                                                                       ; out0             ;
; |ask_rcv|Add0~27                                                             ; |ask_rcv|Add0~27                                                                       ; out0             ;
; |ask_rcv|Add0~28                                                             ; |ask_rcv|Add0~28                                                                       ; out0             ;
; |ask_rcv|Add0~29                                                             ; |ask_rcv|Add0~29                                                                       ; out0             ;
; |ask_rcv|Add0~30                                                             ; |ask_rcv|Add0~30                                                                       ; out0             ;
; |ask_rcv|Add0~31                                                             ; |ask_rcv|Add0~31                                                                       ; out0             ;
; |ask_rcv|Add0~32                                                             ; |ask_rcv|Add0~32                                                                       ; out0             ;
; |ask_rcv|Add0~33                                                             ; |ask_rcv|Add0~33                                                                       ; out0             ;
; |ask_rcv|Add0~34                                                             ; |ask_rcv|Add0~34                                                                       ; out0             ;
; |ask_rcv|Add0~35                                                             ; |ask_rcv|Add0~35                                                                       ; out0             ;
; |ask_rcv|Add0~36                                                             ; |ask_rcv|Add0~36                                                                       ; out0             ;
; |ask_rcv|Add0~37                                                             ; |ask_rcv|Add0~37                                                                       ; out0             ;
; |ask_rcv|Add0~38                                                             ; |ask_rcv|Add0~38                                                                       ; out0             ;
; |ask_rcv|Add0~39                                                             ; |ask_rcv|Add0~39                                                                       ; out0             ;
; |ask_rcv|Add0~40                                                             ; |ask_rcv|Add0~40                                                                       ; out0             ;
; |ask_rcv|Add0~41                                                             ; |ask_rcv|Add0~41                                                                       ; out0             ;
; |ask_rcv|Add0~42                                                             ; |ask_rcv|Add0~42                                                                       ; out0             ;
; |ask_rcv|Add0~43                                                             ; |ask_rcv|Add0~43                                                                       ; out0             ;
; |ask_rcv|Add0~44                                                             ; |ask_rcv|Add0~44                                                                       ; out0             ;
; |ask_rcv|Add0~45                                                             ; |ask_rcv|Add0~45                                                                       ; out0             ;
; |ask_rcv|Add0~46                                                             ; |ask_rcv|Add0~46                                                                       ; out0             ;
; |ask_rcv|Add0~47                                                             ; |ask_rcv|Add0~47                                                                       ; out0             ;
; |ask_rcv|Add0~48                                                             ; |ask_rcv|Add0~48                                                                       ; out0             ;
; |ask_rcv|Add0~49                                                             ; |ask_rcv|Add0~49                                                                       ; out0             ;
; |ask_rcv|Add0~50                                                             ; |ask_rcv|Add0~50                                                                       ; out0             ;
; |ask_rcv|Add0~51                                                             ; |ask_rcv|Add0~51                                                                       ; out0             ;
; |ask_rcv|Add0~52                                                             ; |ask_rcv|Add0~52                                                                       ; out0             ;
; |ask_rcv|Add0~53                                                             ; |ask_rcv|Add0~53                                                                       ; out0             ;
; |ask_rcv|Add0~54                                                             ; |ask_rcv|Add0~54                                                                       ; out0             ;
; |ask_rcv|Add0~55                                                             ; |ask_rcv|Add0~55                                                                       ; out0             ;
; |ask_rcv|Add0~56                                                             ; |ask_rcv|Add0~56                                                                       ; out0             ;
; |ask_rcv|Add0~57                                                             ; |ask_rcv|Add0~57                                                                       ; out0             ;
; |ask_rcv|Add0~58                                                             ; |ask_rcv|Add0~58                                                                       ; out0             ;
; |ask_rcv|Add0~59                                                             ; |ask_rcv|Add0~59                                                                       ; out0             ;
; |ask_rcv|Add0~60                                                             ; |ask_rcv|Add0~60                                                                       ; out0             ;
; |ask_rcv|Add0~61                                                             ; |ask_rcv|Add0~61                                                                       ; out0             ;
; |ask_rcv|Add0~62                                                             ; |ask_rcv|Add0~62                                                                       ; out0             ;
; |ask_rcv|Add0~64                                                             ; |ask_rcv|Add0~64                                                                       ; out0             ;
; |ask_rcv|Add0~66                                                             ; |ask_rcv|Add0~66                                                                       ; out0             ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1           ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT1  ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT2  ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT3  ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT8  ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT9  ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT10 ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT11 ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT12 ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT13 ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT14 ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT15 ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2             ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT1    ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT2    ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT3    ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT8    ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT9    ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT10   ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT11   ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT12   ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT13   ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT14   ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT15   ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1           ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT1  ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT2  ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT3  ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT8  ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT9  ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT10 ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT11 ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT12 ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT13 ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT14 ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT15 ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2             ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT1    ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT2    ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT3    ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT8    ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT9    ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT10   ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT11   ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT12   ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT13   ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT14   ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT15   ; dataout          ;
+------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                ;
+------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+------------------+
; Node Name                                                                    ; Output Port Name                                                                      ; Output Port Type ;
+------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+------------------+
; |ask_rcv|odatareg[0]                                                         ; |ask_rcv|odatareg[0]                                                                  ; regout           ;
; |ask_rcv|odatareg[2]                                                         ; |ask_rcv|odatareg[2]                                                                  ; regout           ;
; |ask_rcv|odatareg[15]                                                        ; |ask_rcv|odatareg[15]                                                                 ; regout           ;
; |ask_rcv|idata[7]                                                            ; |ask_rcv|idata[7]                                                                     ; out              ;
; |ask_rcv|qdata[7]                                                            ; |ask_rcv|qdata[7]                                                                     ; out              ;
; |ask_rcv|odata[0]                                                            ; |ask_rcv|odata[0]                                                                     ; pin_out          ;
; |ask_rcv|odata[2]                                                            ; |ask_rcv|odata[2]                                                                     ; pin_out          ;
; |ask_rcv|odata[15]                                                           ; |ask_rcv|odata[15]                                                                    ; pin_out          ;
; |ask_rcv|Add0~0                                                              ; |ask_rcv|Add0~0                                                                       ; out0             ;
; |ask_rcv|Add0~3                                                              ; |ask_rcv|Add0~3                                                                       ; out0             ;
; |ask_rcv|Add0~4                                                              ; |ask_rcv|Add0~4                                                                       ; out0             ;
; |ask_rcv|Add0~5                                                              ; |ask_rcv|Add0~5                                                                       ; out0             ;
; |ask_rcv|Add0~6                                                              ; |ask_rcv|Add0~6                                                                       ; out0             ;
; |ask_rcv|Add0~7                                                              ; |ask_rcv|Add0~7                                                                       ; out0             ;
; |ask_rcv|Add0~9                                                              ; |ask_rcv|Add0~9                                                                       ; out0             ;
; |ask_rcv|Add0~11                                                             ; |ask_rcv|Add0~11                                                                      ; out0             ;
; |ask_rcv|Add0~68                                                             ; |ask_rcv|Add0~68                                                                      ; out0             ;
; |ask_rcv|Add0~69                                                             ; |ask_rcv|Add0~69                                                                      ; out0             ;
; |ask_rcv|Add0~70                                                             ; |ask_rcv|Add0~70                                                                      ; out0             ;
; |ask_rcv|Add0~71                                                             ; |ask_rcv|Add0~71                                                                      ; out0             ;
; |ask_rcv|Add0~72                                                             ; |ask_rcv|Add0~72                                                                      ; out0             ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT5 ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT6 ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT7 ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT5   ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT6   ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT7   ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT5 ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT6 ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT7 ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT5   ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT6   ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT7   ; dataout          ;
+------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                ;
+------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+------------------+
; Node Name                                                                    ; Output Port Name                                                                      ; Output Port Type ;
+------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+------------------+
; |ask_rcv|odatareg[0]                                                         ; |ask_rcv|odatareg[0]                                                                  ; regout           ;
; |ask_rcv|odatareg[2]                                                         ; |ask_rcv|odatareg[2]                                                                  ; regout           ;
; |ask_rcv|odatareg[14]                                                        ; |ask_rcv|odatareg[14]                                                                 ; regout           ;
; |ask_rcv|odatareg[15]                                                        ; |ask_rcv|odatareg[15]                                                                 ; regout           ;
; |ask_rcv|idata[6]                                                            ; |ask_rcv|idata[6]                                                                     ; out              ;
; |ask_rcv|idata[7]                                                            ; |ask_rcv|idata[7]                                                                     ; out              ;
; |ask_rcv|qdata[6]                                                            ; |ask_rcv|qdata[6]                                                                     ; out              ;
; |ask_rcv|qdata[7]                                                            ; |ask_rcv|qdata[7]                                                                     ; out              ;
; |ask_rcv|odata[0]                                                            ; |ask_rcv|odata[0]                                                                     ; pin_out          ;
; |ask_rcv|odata[2]                                                            ; |ask_rcv|odata[2]                                                                     ; pin_out          ;
; |ask_rcv|odata[14]                                                           ; |ask_rcv|odata[14]                                                                    ; pin_out          ;
; |ask_rcv|odata[15]                                                           ; |ask_rcv|odata[15]                                                                    ; pin_out          ;
; |ask_rcv|Add0~0                                                              ; |ask_rcv|Add0~0                                                                       ; out0             ;
; |ask_rcv|Add0~3                                                              ; |ask_rcv|Add0~3                                                                       ; out0             ;
; |ask_rcv|Add0~4                                                              ; |ask_rcv|Add0~4                                                                       ; out0             ;
; |ask_rcv|Add0~5                                                              ; |ask_rcv|Add0~5                                                                       ; out0             ;
; |ask_rcv|Add0~6                                                              ; |ask_rcv|Add0~6                                                                       ; out0             ;
; |ask_rcv|Add0~7                                                              ; |ask_rcv|Add0~7                                                                       ; out0             ;
; |ask_rcv|Add0~9                                                              ; |ask_rcv|Add0~9                                                                       ; out0             ;
; |ask_rcv|Add0~11                                                             ; |ask_rcv|Add0~11                                                                      ; out0             ;
; |ask_rcv|Add0~63                                                             ; |ask_rcv|Add0~63                                                                      ; out0             ;
; |ask_rcv|Add0~65                                                             ; |ask_rcv|Add0~65                                                                      ; out0             ;
; |ask_rcv|Add0~67                                                             ; |ask_rcv|Add0~67                                                                      ; out0             ;
; |ask_rcv|Add0~68                                                             ; |ask_rcv|Add0~68                                                                      ; out0             ;
; |ask_rcv|Add0~69                                                             ; |ask_rcv|Add0~69                                                                      ; out0             ;
; |ask_rcv|Add0~70                                                             ; |ask_rcv|Add0~70                                                                      ; out0             ;
; |ask_rcv|Add0~71                                                             ; |ask_rcv|Add0~71                                                                      ; out0             ;
; |ask_rcv|Add0~72                                                             ; |ask_rcv|Add0~72                                                                      ; out0             ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT4 ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT5 ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT6 ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT7 ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT4   ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT5   ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT6   ; dataout          ;
; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult1|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT7   ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT4 ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT5 ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT6 ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1 ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_mult:mac_mult1~DATAOUT7 ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT4   ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT5   ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT6   ; dataout          ;
; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2   ; |ask_rcv|lpm_mult:Mult0|mult_o5t:auto_generated|cycloneii_mac_out:mac_out2~DATAOUT7   ; dataout          ;
+------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Feb 18 14:20:22 2020
Info: Command: quartus_sim --simulation_results_format=VWF ask_rcv -c ask_rcv
Info (324025): Using vector source file "C:/Users/petrenko.a/Documents/ask_rcv/test1.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      76.34 %
Info (328052): Number of transitions in simulation is 6402
Info (324045): Vector file ask_rcv.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4456 megabytes
    Info: Processing ended: Tue Feb 18 14:20:22 2020
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


