Fitter report for multi_cycle_CPU
Sun May 10 02:36:46 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sun May 10 02:36:46 2020      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; multi_cycle_CPU                            ;
; Top-level Entity Name              ; multi_cycle_CPU                            ;
; Family                             ; Cyclone IV GX                              ;
; Device                             ; EP4CGX15BF14C6                             ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,462 / 14,400 ( 10 % )                    ;
;     Total combinational functions  ; 1,462 / 14,400 ( 10 % )                    ;
;     Dedicated logic registers      ; 335 / 14,400 ( 2 % )                       ;
; Total registers                    ; 335                                        ;
; Total pins                         ; 32 / 81 ( 40 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 552,960 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0                                          ;
; Total GXB Receiver Channel PCS     ; 0 / 2 ( 0 % )                              ;
; Total GXB Receiver Channel PMA     ; 0 / 2 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS  ; 0 / 2 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA  ; 0 / 2 ( 0 % )                              ;
; Total PLLs                         ; 0 / 3 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; AluFlags[3]   ; Incomplete set of assignments ;
; AluFlags[2]   ; Incomplete set of assignments ;
; AluFlags[1]   ; Incomplete set of assignments ;
; AluFlags[0]   ; Incomplete set of assignments ;
; RESULT[7]     ; Incomplete set of assignments ;
; RESULT[6]     ; Incomplete set of assignments ;
; RESULT[5]     ; Incomplete set of assignments ;
; RESULT[4]     ; Incomplete set of assignments ;
; RESULT[3]     ; Incomplete set of assignments ;
; RESULT[2]     ; Incomplete set of assignments ;
; RESULT[1]     ; Incomplete set of assignments ;
; RESULT[0]     ; Incomplete set of assignments ;
; ALUControl[3] ; Incomplete set of assignments ;
; ALUSrcA       ; Incomplete set of assignments ;
; ALUControl[2] ; Incomplete set of assignments ;
; ALUSrcB[1]    ; Incomplete set of assignments ;
; ALUSrcB[0]    ; Incomplete set of assignments ;
; ALUControl[1] ; Incomplete set of assignments ;
; ALUControl[0] ; Incomplete set of assignments ;
; ResultSrc[1]  ; Incomplete set of assignments ;
; ResultSrc[0]  ; Incomplete set of assignments ;
; rst           ; Incomplete set of assignments ;
; clk           ; Incomplete set of assignments ;
; PCWrite       ; Incomplete set of assignments ;
; RegSrc[1]     ; Incomplete set of assignments ;
; ImmSrc[1]     ; Incomplete set of assignments ;
; ImmSrc[0]     ; Incomplete set of assignments ;
; RegSrc[0]     ; Incomplete set of assignments ;
; ADRSrc        ; Incomplete set of assignments ;
; RegWrite      ; Incomplete set of assignments ;
; IRWrite       ; Incomplete set of assignments ;
; MemWrite      ; Incomplete set of assignments ;
+---------------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1865 ) ; 0.00 % ( 0 / 1865 )        ; 0.00 % ( 0 / 1865 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1865 ) ; 0.00 % ( 0 / 1865 )        ; 0.00 % ( 0 / 1865 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1855 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/ahmet/Desktop/COMPUTER_ARCHITECTURE/LAB_4_MULTICYCLE/output_files/multi_cycle_CPU.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1,462 / 14,400 ( 10 % ) ;
;     -- Combinational with no register       ; 1127                    ;
;     -- Register only                        ; 0                       ;
;     -- Combinational with a register        ; 335                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1062                    ;
;     -- 3 input functions                    ; 330                     ;
;     -- <=2 input functions                  ; 70                      ;
;     -- Register only                        ; 0                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1446                    ;
;     -- arithmetic mode                      ; 16                      ;
;                                             ;                         ;
; Total registers*                            ; 335 / 14,733 ( 2 % )    ;
;     -- Dedicated logic registers            ; 335 / 14,400 ( 2 % )    ;
;     -- I/O registers                        ; 0 / 333 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 102 / 900 ( 11 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 32 / 81 ( 40 % )        ;
;     -- Clock pins                           ; 3 / 6 ( 50 % )          ;
;     -- Dedicated input pins                 ; 0 / 12 ( 0 % )          ;
;                                             ;                         ;
; Global signals                              ; 4                       ;
; M9Ks                                        ; 0 / 60 ( 0 % )          ;
; Total block memory bits                     ; 0 / 552,960 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 552,960 ( 0 % )     ;
; PLLs                                        ; 0 / 3 ( 0 % )           ;
; Global clocks                               ; 4 / 20 ( 20 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; GXB Receiver channel PCSs                   ; 0 / 2 ( 0 % )           ;
; GXB Receiver channel PMAs                   ; 0 / 2 ( 0 % )           ;
; GXB Transmitter channel PCSs                ; 0 / 2 ( 0 % )           ;
; GXB Transmitter channel PMAs                ; 0 / 2 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 6% / 6% / 6%            ;
; Peak interconnect usage (total/H/V)         ; 21% / 19% / 22%         ;
; Maximum fan-out                             ; 334                     ;
; Highest non-global fan-out                  ; 281                     ;
; Total fan-out                               ; 6373                    ;
; Average fan-out                             ; 3.40                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1462 / 14400 ( 10 % ) ; 0 / 14400 ( 0 % )              ;
;     -- Combinational with no register       ; 1127                  ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;     -- Combinational with a register        ; 335                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1062                  ; 0                              ;
;     -- 3 input functions                    ; 330                   ; 0                              ;
;     -- <=2 input functions                  ; 70                    ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1446                  ; 0                              ;
;     -- arithmetic mode                      ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 335                   ; 0                              ;
;     -- Dedicated logic registers            ; 335 / 14400 ( 2 % )   ; 0 / 14400 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 102 / 900 ( 11 % )    ; 0 / 900 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 32                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0                     ; 0                              ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 4 / 23 ( 17 % )       ; 0 / 23 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 6368                  ; 5                              ;
;     -- Registered Connections               ; 1002                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 20                    ; 0                              ;
;     -- Output Ports                         ; 12                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                       ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; ADRSrc        ; F11   ; 6        ; 33           ; 24           ; 7            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ALUControl[0] ; A13   ; 7        ; 26           ; 31           ; 0            ; 41                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ALUControl[1] ; G10   ; 6        ; 33           ; 22           ; 7            ; 36                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ALUControl[2] ; C13   ; 7        ; 29           ; 31           ; 0            ; 21                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ALUControl[3] ; B10   ; 7        ; 24           ; 31           ; 7            ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ALUSrcA       ; N9    ; 4        ; 20           ; 0            ; 0            ; 52                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ALUSrcB[0]    ; A11   ; 7        ; 20           ; 31           ; 0            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ALUSrcB[1]    ; B8    ; 7        ; 22           ; 31           ; 0            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IRWrite       ; D12   ; 6        ; 33           ; 28           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ImmSrc[0]     ; F12   ; 6        ; 33           ; 16           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ImmSrc[1]     ; F13   ; 6        ; 33           ; 16           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; MemWrite      ; B11   ; 7        ; 24           ; 31           ; 0            ; 281                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PCWrite       ; H13   ; 5        ; 33           ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RegSrc[0]     ; K13   ; 5        ; 33           ; 15           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RegSrc[1]     ; H10   ; 5        ; 33           ; 14           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RegWrite      ; F10   ; 6        ; 33           ; 24           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ResultSrc[0]  ; G9    ; 6        ; 33           ; 22           ; 0            ; 28                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ResultSrc[1]  ; F9    ; 6        ; 33           ; 25           ; 0            ; 28                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clk           ; J7    ; 3A       ; 16           ; 0            ; 14           ; 335                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rst           ; G13   ; 5        ; 33           ; 16           ; 21           ; 36                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AluFlags[0] ; E13   ; 6        ; 33           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AluFlags[1] ; A12   ; 7        ; 20           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AluFlags[2] ; B6    ; 8        ; 14           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AluFlags[3] ; C6    ; 8        ; 14           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[0]   ; J13   ; 5        ; 33           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[1]   ; C8    ; 7        ; 22           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[2]   ; D10   ; 6        ; 33           ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[3]   ; E10   ; 6        ; 33           ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[4]   ; B13   ; 7        ; 26           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[5]   ; M6    ; 3        ; 12           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[6]   ; A8    ; 8        ; 12           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESULT[7]   ; D13   ; 7        ; 29           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                            ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; L3       ; MSEL2                 ; -                        ; -                ; Dedicated Programming Pin ;
; N3       ; MSEL1                 ; -                        ; -                ; Dedicated Programming Pin ;
; K5       ; MSEL0                 ; -                        ; -                ; Dedicated Programming Pin ;
; J5       ; CONF_DONE             ; -                        ; -                ; Dedicated Programming Pin ;
; K6       ; nSTATUS               ; -                        ; -                ; Dedicated Programming Pin ;
; N5       ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; M6       ; DIFFIO_B2p, INIT_DONE ; Use as regular IO        ; RESULT[5]        ; Dual Purpose Pin          ;
; G10      ; DIFFIO_R4n, DEV_OE    ; Use as regular IO        ; ALUControl[1]    ; Dual Purpose Pin          ;
; D10      ; DIFFIO_R2n, DEV_CLRn  ; Use as regular IO        ; RESULT[2]        ; Dual Purpose Pin          ;
; A5       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B5       ; ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; A4       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; D5       ; nCONFIG               ; -                        ; -                ; Dedicated Programming Pin ;
; C4       ; nCE                   ; -                        ; -                ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 8 ( 0 % )    ; --            ; --           ; --               ;
; 3        ; 2 / 8 ( 25 % )   ; 2.5V          ; --           ; --               ;
; 3A       ; 1 / 2 ( 50 % )   ; --            ; --           ; 2.5V             ;
; 4        ; 1 / 14 ( 7 % )   ; 2.5V          ; --           ; --               ;
; 5        ; 5 / 12 ( 42 % )  ; 2.5V          ; --           ; --               ;
; 6        ; 11 / 12 ( 92 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 10 / 14 ( 71 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 3 / 5 ( 60 % )   ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 99         ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 98         ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 96         ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 93         ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 90         ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A6       ; 89         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 87         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 88         ; 8        ; RESULT[6]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 81         ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 82         ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A11      ; 79         ; 7        ; ALUSrcB[0]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 80         ; 7        ; AluFlags[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 73         ; 7        ; ALUControl[0]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 97         ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B5       ; 91         ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B6       ; 86         ; 8        ; AluFlags[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B8       ; 77         ; 7        ; ALUSrcB[1]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 76         ; 7        ; ALUControl[3]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 75         ; 7        ; MemWrite                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ; 74         ; 7        ; RESULT[4]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C4       ; 95         ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 92         ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 85         ; 8        ; AluFlags[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 78         ; 7        ; RESULT[1]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 69         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 70         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 71         ; 7        ; ALUControl[2]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ; 94         ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D7       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 65         ; 6        ; RESULT[2]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D11      ; 68         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D12      ; 67         ; 6        ; IRWrite                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D13      ; 72         ; 7        ; RESULT[7]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 83         ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E7       ; 84         ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 66         ; 6        ; RESULT[3]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E11      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ; 63         ; 6        ; AluFlags[0]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 64         ; 6        ; ResultSrc[1]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F10      ; 62         ; 6        ; RegWrite                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F11      ; 61         ; 6        ; ADRSrc                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F12      ; 58         ; 6        ; ImmSrc[0]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F13      ; 57         ; 6        ; ImmSrc[1]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 60         ; 6        ; ResultSrc[0]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G10      ; 59         ; 6        ; ALUControl[1]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G11      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ; 55         ; 5        ; rst                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H10      ; 52         ; 5        ; RegSrc[1]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H11      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 51         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H13      ; 56         ; 5        ; PCWrite                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 3A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; J7       ; 30         ; 3A       ; clk                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 53         ; 5        ; RESULT[0]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 35         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K9       ; 36         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 43         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 48         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 47         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ; 54         ; 5        ; RegSrc[0]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L5       ; 27         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L6       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ; 28         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L8       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L9       ; 37         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L11      ; 44         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 50         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 49         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 25         ; 3        ; RESULT[5]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M7       ; 31         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 38         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ; 41         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ; 46         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 23         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N5       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N8       ; 33         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 34         ; 4        ; ALUSrcA                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ; 39         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N11      ; 40         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 42         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 45         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                      ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------+--------------+
; Compilation Hierarchy Node      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                           ; Library Name ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------+--------------+
; |multi_cycle_CPU                ; 1462 (0)    ; 335 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 32   ; 0            ; 1127 (0)     ; 0 (0)             ; 335 (0)          ; |multi_cycle_CPU                                              ; work         ;
;    |ALP:alp|                    ; 303 (303)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 302 (302)    ; 0 (0)             ; 1 (1)            ; |multi_cycle_CPU|ALP:alp                                      ; work         ;
;    |EXTEND:inst26|              ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |multi_cycle_CPU|EXTEND:inst26                                ; work         ;
;    |MUX2to1:inst10|             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |multi_cycle_CPU|MUX2to1:inst10                               ; work         ;
;    |MUX2to1:inst14|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |multi_cycle_CPU|MUX2to1:inst14                               ; work         ;
;    |MUX2to1:inst6|              ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |multi_cycle_CPU|MUX2to1:inst6                                ; work         ;
;    |MUX4to1:inst11|             ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 8 (8)            ; |multi_cycle_CPU|MUX4to1:inst11                               ; work         ;
;    |MUX4to1:inst15|             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |multi_cycle_CPU|MUX4to1:inst15                               ; work         ;
;    |data_instr_memory:inst1|    ; 1004 (1004) ; 292 (292)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 712 (712)    ; 0 (0)             ; 292 (292)        ; |multi_cycle_CPU|data_instr_memory:inst1                      ; work         ;
;    |registerRes:DATA_REG|       ; 46 (46)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 15 (15)          ; |multi_cycle_CPU|registerRes:DATA_REG                         ; work         ;
;    |registerRes:inst18|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |multi_cycle_CPU|registerRes:inst18                           ; work         ;
;    |registerRes:inst19|         ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |multi_cycle_CPU|registerRes:inst19                           ; work         ;
;    |registerRes:inst|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |multi_cycle_CPU|registerRes:inst                             ; work         ;
;    |register_file:inst20|       ; 30 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 9 (0)            ; |multi_cycle_CPU|register_file:inst20                         ; work         ;
;       |MUX8to1:mux1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |multi_cycle_CPU|register_file:inst20|MUX8to1:mux1            ; work         ;
;       |MUX8to1:mux2|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |multi_cycle_CPU|register_file:inst20|MUX8to1:mux2            ; work         ;
;       |register_wen:register_0| ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |multi_cycle_CPU|register_file:inst20|register_wen:register_0 ; work         ;
;       |register_wen:register_1| ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |multi_cycle_CPU|register_file:inst20|register_wen:register_1 ; work         ;
;       |register_wen:register_2| ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |multi_cycle_CPU|register_file:inst20|register_wen:register_2 ; work         ;
;       |register_wen:register_3| ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |multi_cycle_CPU|register_file:inst20|register_wen:register_3 ; work         ;
;       |register_wen:register_4| ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |multi_cycle_CPU|register_file:inst20|register_wen:register_4 ; work         ;
;       |register_wen:register_5| ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |multi_cycle_CPU|register_file:inst20|register_wen:register_5 ; work         ;
;       |register_wen:register_6| ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |multi_cycle_CPU|register_file:inst20|register_wen:register_6 ; work         ;
;       |register_wen:register_7| ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |multi_cycle_CPU|register_file:inst20|register_wen:register_7 ; work         ;
;    |register_wen:INSTR_REG|     ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |multi_cycle_CPU|register_wen:INSTR_REG                       ; work         ;
;    |register_wen:PC|            ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |multi_cycle_CPU|register_wen:PC                              ; work         ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; AluFlags[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AluFlags[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AluFlags[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AluFlags[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESULT[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ALUControl[3] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; ALUSrcA       ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; ALUControl[2] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; ALUSrcB[1]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; ALUSrcB[0]    ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; ALUControl[1] ; Input    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ALUControl[0] ; Input    ; (5) 1127 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; ResultSrc[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ResultSrc[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rst           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; PCWrite       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RegSrc[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ImmSrc[1]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ImmSrc[0]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RegSrc[0]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADRSrc        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RegWrite      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IRWrite       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MemWrite      ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                              ;
+---------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                           ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------+-------------------+---------+
; ALUControl[3]                                                 ;                   ;         ;
;      - ALP:alp|Equal7~0                                       ; 0                 ; 6       ;
;      - ALP:alp|Equal7~4                                       ; 0                 ; 6       ;
;      - ALP:alp|Mux1~0                                         ; 0                 ; 6       ;
;      - ALP:alp|Mux4~13                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux4~14                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux12~2                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux12~7                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux18~1                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux16~4                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux16~5                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux0~2                                         ; 0                 ; 6       ;
;      - ALP:alp|Mux17~10                                       ; 0                 ; 6       ;
;      - ALP:alp|Mux17~11                                       ; 0                 ; 6       ;
;      - ALP:alp|Mux14~2                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux15~4                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux15~5                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux13~2                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux13~5                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux13~6                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux13~7                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux12~9                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux0~8                                         ; 0                 ; 6       ;
;      - ALP:alp|Mux14~8                                        ; 0                 ; 6       ;
; ALUSrcA                                                       ;                   ;         ;
;      - MUX2to1:inst14|mux_out[5]~0                            ; 0                 ; 6       ;
;      - ALP:alp|F~16                                           ; 0                 ; 6       ;
;      - MUX2to1:inst14|mux_out[0]~1                            ; 0                 ; 6       ;
;      - MUX2to1:inst14|mux_out[4]~2                            ; 0                 ; 6       ;
;      - ALP:alp|F~18                                           ; 0                 ; 6       ;
;      - ALP:alp|F~19                                           ; 0                 ; 6       ;
;      - ALP:alp|ShiftRight1~0                                  ; 0                 ; 6       ;
;      - ALP:alp|ShiftRight1~2                                  ; 0                 ; 6       ;
;      - MUX2to1:inst14|mux_out[7]~3                            ; 0                 ; 6       ;
;      - ALP:alp|F~20                                           ; 0                 ; 6       ;
;      - MUX2to1:inst14|mux_out[1]~4                            ; 0                 ; 6       ;
;      - ALP:alp|ShiftRight0~7                                  ; 0                 ; 6       ;
;      - ALP:alp|F~26                                           ; 0                 ; 6       ;
;      - ALP:alp|F~27                                           ; 0                 ; 6       ;
;      - ALP:alp|F~30                                           ; 0                 ; 6       ;
;      - ALP:alp|F~34                                           ; 0                 ; 6       ;
;      - ALP:alp|F~35                                           ; 0                 ; 6       ;
;      - MUX2to1:inst14|mux_out[2]~5                            ; 0                 ; 6       ;
;      - ALP:alp|F~36                                           ; 0                 ; 6       ;
;      - ALP:alp|F~38                                           ; 0                 ; 6       ;
;      - ALP:alp|F~39                                           ; 0                 ; 6       ;
;      - ALP:alp|F~41                                           ; 0                 ; 6       ;
;      - ALP:alp|F~42                                           ; 0                 ; 6       ;
;      - MUX2to1:inst14|mux_out[6]~6                            ; 0                 ; 6       ;
;      - ALP:alp|F~43                                           ; 0                 ; 6       ;
;      - ALP:alp|F~44                                           ; 0                 ; 6       ;
;      - ALP:alp|F~45                                           ; 0                 ; 6       ;
;      - MUX2to1:inst14|mux_out[3]~7                            ; 0                 ; 6       ;
;      - ALP:alp|ShiftRight1~24                                 ; 0                 ; 6       ;
;      - ALP:alp|ShiftLeft0~2                                   ; 0                 ; 6       ;
;      - ALP:alp|F~46                                           ; 0                 ; 6       ;
;      - ALP:alp|Mux8~6                                         ; 0                 ; 6       ;
;      - ALP:alp|ShiftRight0~10                                 ; 0                 ; 6       ;
;      - ALP:alp|ShiftRight0~11                                 ; 0                 ; 6       ;
;      - ALP:alp|ShiftLeft0~5                                   ; 0                 ; 6       ;
;      - ALP:alp|ShiftLeft0~6                                   ; 0                 ; 6       ;
;      - ALP:alp|ShiftLeft0~7                                   ; 0                 ; 6       ;
;      - ALP:alp|ShiftRight1~25                                 ; 0                 ; 6       ;
;      - ALP:alp|Mux9~13                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux9~16                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux5~6                                         ; 0                 ; 6       ;
;      - ALP:alp|Mux4~6                                         ; 0                 ; 6       ;
;      - ALP:alp|F~52                                           ; 0                 ; 6       ;
;      - ALP:alp|F~53                                           ; 0                 ; 6       ;
;      - ALP:alp|ShiftRight0~14                                 ; 0                 ; 6       ;
;      - ALP:alp|Mux10~15                                       ; 0                 ; 6       ;
;      - ALP:alp|F~55                                           ; 0                 ; 6       ;
;      - ALP:alp|Mux4~15                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux12~9                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux0~8                                         ; 0                 ; 6       ;
;      - ALP:alp|Mux14~8                                        ; 0                 ; 6       ;
;      - ALP:alp|F~57                                           ; 0                 ; 6       ;
; ALUControl[2]                                                 ;                   ;         ;
;      - ALP:alp|Mux10~2                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux10~4                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux9~5                                         ; 0                 ; 6       ;
;      - ALP:alp|Mux9~6                                         ; 0                 ; 6       ;
;      - ALP:alp|Mux9~10                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux9~11                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux8~9                                         ; 0                 ; 6       ;
;      - ALP:alp|Mux7~9                                         ; 0                 ; 6       ;
;      - ALP:alp|Mux7~10                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux7~11                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux5~11                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux11~4                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux11~5                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux11~7                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux11~9                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux1~0                                         ; 0                 ; 6       ;
;      - ALP:alp|Mux4~13                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux18~0                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux7~18                                        ; 0                 ; 6       ;
;      - ALP:alp|Mux3~4                                         ; 0                 ; 6       ;
;      - ALP:alp|Mux6~13                                        ; 0                 ; 6       ;
; ALUSrcB[1]                                                    ;                   ;         ;
;      - MUX4to1:inst15|Mux7~0                                  ; 0                 ; 6       ;
;      - MUX4to1:inst15|Mux6~0                                  ; 0                 ; 6       ;
;      - MUX4to1:inst15|Mux5~0                                  ; 0                 ; 6       ;
;      - MUX4to1:inst15|Mux4~0                                  ; 0                 ; 6       ;
;      - ALP:alp|ShiftRight0~4                                  ; 0                 ; 6       ;
;      - ALP:alp|ShiftRight0~7                                  ; 0                 ; 6       ;
;      - ALP:alp|F~30                                           ; 0                 ; 6       ;
;      - ALP:alp|F~44                                           ; 0                 ; 6       ;
;      - MUX4to1:inst15|Mux0~0                                  ; 0                 ; 6       ;
;      - ALP:alp|F~47                                           ; 0                 ; 6       ;
;      - MUX4to1:inst15|Mux3~0                                  ; 0                 ; 6       ;
;      - ALP:alp|F~48                                           ; 0                 ; 6       ;
;      - ALP:alp|ShiftRight0~13                                 ; 0                 ; 6       ;
;      - ALP:alp|F~54                                           ; 0                 ; 6       ;
;      - ALP:alp|F~56                                           ; 0                 ; 6       ;
; ALUSrcB[0]                                                    ;                   ;         ;
;      - MUX4to1:inst15|Mux7~0                                  ; 1                 ; 0       ;
;      - MUX4to1:inst15|Mux6~0                                  ; 1                 ; 0       ;
;      - MUX4to1:inst15|Mux5~0                                  ; 1                 ; 0       ;
;      - MUX4to1:inst15|Mux4~0                                  ; 1                 ; 0       ;
;      - ALP:alp|ShiftRight0~4                                  ; 1                 ; 0       ;
;      - ALP:alp|ShiftRight0~7                                  ; 0                 ; 0       ;
;      - ALP:alp|F~30                                           ; 0                 ; 0       ;
;      - ALP:alp|F~44                                           ; 0                 ; 0       ;
;      - MUX4to1:inst15|Mux0~0                                  ; 0                 ; 0       ;
;      - ALP:alp|F~47                                           ; 0                 ; 0       ;
;      - MUX4to1:inst15|Mux3~0                                  ; 1                 ; 0       ;
;      - ALP:alp|F~48                                           ; 0                 ; 0       ;
;      - ALP:alp|ShiftRight0~13                                 ; 0                 ; 0       ;
;      - ALP:alp|F~54                                           ; 0                 ; 0       ;
;      - ALP:alp|F~56                                           ; 0                 ; 0       ;
; ALUControl[1]                                                 ;                   ;         ;
;      - ALP:alp|ShiftLeft0~0                                   ; 1                 ; 6       ;
;      - ALP:alp|Mux10~2                                        ; 1                 ; 6       ;
;      - ALP:alp|Mux10~3                                        ; 1                 ; 6       ;
;      - ALP:alp|Mux10~4                                        ; 1                 ; 6       ;
;      - ALP:alp|Mux10~5                                        ; 1                 ; 6       ;
;      - ALP:alp|Mux9~0                                         ; 0                 ; 0       ;
;      - ALP:alp|Mux9~5                                         ; 0                 ; 0       ;
;      - ALP:alp|Mux9~6                                         ; 0                 ; 0       ;
;      - ALP:alp|Mux9~7                                         ; 0                 ; 0       ;
;      - ALP:alp|Mux9~8                                         ; 0                 ; 0       ;
;      - ALP:alp|Mux9~9                                         ; 0                 ; 0       ;
;      - ALP:alp|Mux9~10                                        ; 0                 ; 0       ;
;      - ALP:alp|Mux9~11                                        ; 0                 ; 0       ;
;      - ALP:alp|Mux7~9                                         ; 0                 ; 0       ;
;      - ALP:alp|Mux7~10                                        ; 0                 ; 0       ;
;      - ALP:alp|Mux7~11                                        ; 0                 ; 0       ;
;      - ALP:alp|Mux5~4                                         ; 0                 ; 0       ;
;      - ALP:alp|Mux5~8                                         ; 1                 ; 6       ;
;      - ALP:alp|Mux5~9                                         ; 0                 ; 0       ;
;      - ALP:alp|Mux5~10                                        ; 1                 ; 6       ;
;      - ALP:alp|Mux11~6                                        ; 0                 ; 0       ;
;      - ALP:alp|Mux11~10                                       ; 1                 ; 6       ;
;      - ALP:alp|Mux1~0                                         ; 0                 ; 0       ;
;      - ALP:alp|Mux4~2                                         ; 0                 ; 0       ;
;      - ALP:alp|Mux4~3                                         ; 0                 ; 0       ;
;      - ALP:alp|Mux4~10                                        ; 0                 ; 0       ;
;      - ALP:alp|Mux4~11                                        ; 0                 ; 0       ;
;      - ALP:alp|Mux4~12                                        ; 0                 ; 0       ;
;      - ALP:alp|Mux17~0                                        ; 0                 ; 0       ;
;      - ALP:alp|Mux17~2                                        ; 0                 ; 0       ;
;      - ALP:alp|Mux17~3                                        ; 0                 ; 0       ;
;      - ALP:alp|Mux18~0                                        ; 0                 ; 0       ;
;      - ALP:alp|Mux0~2                                         ; 1                 ; 6       ;
;      - ALP:alp|Mux7~18                                        ; 1                 ; 6       ;
;      - ALP:alp|Mux3~4                                         ; 1                 ; 6       ;
;      - ALP:alp|Mux6~13                                        ; 1                 ; 6       ;
; ALUControl[0]                                                 ;                   ;         ;
;      - ALP:alp|ShiftLeft0~0                                   ; 0                 ; 5       ;
;      - ALP:alp|Mux10~2                                        ; 0                 ; 5       ;
;      - ALP:alp|Mux10~4                                        ; 0                 ; 5       ;
;      - ALP:alp|Mux10~5                                        ; 0                 ; 5       ;
;      - ALP:alp|Mux9~0                                         ; 1                 ; 0       ;
;      - ALP:alp|Mux9~5                                         ; 1                 ; 0       ;
;      - ALP:alp|Mux9~7                                         ; 1                 ; 0       ;
;      - ALP:alp|Mux9~8                                         ; 1                 ; 0       ;
;      - ALP:alp|Mux9~9                                         ; 1                 ; 0       ;
;      - ALP:alp|Mux8~6                                         ; 1                 ; 0       ;
;      - ALP:alp|Mux9~10                                        ; 1                 ; 0       ;
;      - ALP:alp|Mux9~11                                        ; 1                 ; 0       ;
;      - ALP:alp|Mux7~6                                         ; 1                 ; 0       ;
;      - ALP:alp|Mux7~7                                         ; 1                 ; 0       ;
;      - ALP:alp|Mux7~8                                         ; 1                 ; 0       ;
;      - ALP:alp|Mux7~9                                         ; 1                 ; 0       ;
;      - ALP:alp|Mux7~10                                        ; 1                 ; 0       ;
;      - ALP:alp|Mux6~12                                        ; 1                 ; 0       ;
;      - ALP:alp|Mux7~12                                        ; 1                 ; 0       ;
;      - ALP:alp|Mux9~16                                        ; 1                 ; 0       ;
;      - ALP:alp|Mux5~4                                         ; 1                 ; 0       ;
;      - ALP:alp|Mux5~5                                         ; 1                 ; 0       ;
;      - ALP:alp|Mux5~7                                         ; 1                 ; 0       ;
;      - ALP:alp|Mux5~9                                         ; 1                 ; 0       ;
;      - ALP:alp|Mux5~10                                        ; 0                 ; 5       ;
;      - ALP:alp|Mux11~4                                        ; 1                 ; 0       ;
;      - ALP:alp|Mux11~6                                        ; 1                 ; 0       ;
;      - ALP:alp|Mux11~8                                        ; 1                 ; 0       ;
;      - ALP:alp|Mux11~9                                        ; 1                 ; 0       ;
;      - ALP:alp|Mux2~0                                         ; 0                 ; 5       ;
;      - ALP:alp|Mux3~2                                         ; 0                 ; 5       ;
;      - ALP:alp|Mux3~3                                         ; 0                 ; 5       ;
;      - ALP:alp|Mux4~2                                         ; 1                 ; 0       ;
;      - ALP:alp|Mux4~9                                         ; 1                 ; 0       ;
;      - ALP:alp|Mux4~11                                        ; 1                 ; 0       ;
;      - ALP:alp|Mux17~0                                        ; 1                 ; 0       ;
;      - ALP:alp|Mux17~4                                        ; 1                 ; 0       ;
;      - ALP:alp|Mux17~5                                        ; 1                 ; 0       ;
;      - ALP:alp|Mux18~0                                        ; 1                 ; 0       ;
;      - ALP:alp|Mux10~15                                       ; 1                 ; 0       ;
;      - ALP:alp|Mux4~15                                        ; 1                 ; 0       ;
; ResultSrc[1]                                                  ;                   ;         ;
;      - MUX4to1:inst11|Mux0~2                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux0~3                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux1~2                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux1~3                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux2~0                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux2~1                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux3~0                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux3~1                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux4~0                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux4~1                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux5~0                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux5~1                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux6~0                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux6~1                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux7~0                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux7~1                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux2~2                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux5~2                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux3~2                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux4~2                                  ; 0                 ; 6       ;
;      - MUX2to1:inst6|mux_out[5]~0                             ; 0                 ; 6       ;
;      - MUX2to1:inst6|mux_out[3]~2                             ; 0                 ; 6       ;
;      - MUX2to1:inst6|mux_out[4]~4                             ; 0                 ; 6       ;
;      - MUX2to1:inst6|mux_out[7]~6                             ; 0                 ; 6       ;
;      - MUX2to1:inst6|mux_out[2]~8                             ; 0                 ; 6       ;
;      - MUX2to1:inst6|mux_out[6]~12                            ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux0~4                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux1~4                                  ; 0                 ; 6       ;
; ResultSrc[0]                                                  ;                   ;         ;
;      - MUX4to1:inst11|Mux0~2                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux0~3                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux1~2                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux1~3                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux2~0                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux2~1                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux3~0                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux3~1                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux4~0                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux4~1                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux5~0                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux5~1                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux6~0                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux6~1                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux7~0                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux7~1                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux2~2                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux5~2                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux3~2                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux4~2                                  ; 0                 ; 6       ;
;      - MUX2to1:inst6|mux_out[5]~0                             ; 0                 ; 6       ;
;      - MUX2to1:inst6|mux_out[3]~2                             ; 0                 ; 6       ;
;      - MUX2to1:inst6|mux_out[4]~4                             ; 0                 ; 6       ;
;      - MUX2to1:inst6|mux_out[7]~6                             ; 0                 ; 6       ;
;      - MUX2to1:inst6|mux_out[2]~8                             ; 0                 ; 6       ;
;      - MUX2to1:inst6|mux_out[6]~12                            ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux0~4                                  ; 0                 ; 6       ;
;      - MUX4to1:inst11|Mux1~4                                  ; 0                 ; 6       ;
; rst                                                           ;                   ;         ;
; clk                                                           ;                   ;         ;
; PCWrite                                                       ;                   ;         ;
; RegSrc[1]                                                     ;                   ;         ;
;      - MUX2to1:inst10|mux_out[0]~0                            ; 0                 ; 6       ;
;      - MUX2to1:inst10|mux_out[1]~1                            ; 0                 ; 6       ;
;      - MUX2to1:inst10|mux_out[2]~2                            ; 0                 ; 6       ;
; ImmSrc[1]                                                     ;                   ;         ;
; ImmSrc[0]                                                     ;                   ;         ;
; RegSrc[0]                                                     ;                   ;         ;
;      - register_file:inst20|MUX8to1:mux1|Mux7~1               ; 1                 ; 6       ;
;      - register_file:inst20|MUX8to1:mux1|Mux7~3               ; 1                 ; 6       ;
;      - register_file:inst20|MUX8to1:mux1|Mux7~5               ; 1                 ; 6       ;
; ADRSrc                                                        ;                   ;         ;
;      - MUX2to1:inst6|mux_out[5]~0                             ; 1                 ; 6       ;
;      - MUX2to1:inst6|mux_out[5]~1                             ; 1                 ; 6       ;
;      - MUX2to1:inst6|mux_out[3]~2                             ; 1                 ; 6       ;
;      - MUX2to1:inst6|mux_out[3]~3                             ; 1                 ; 6       ;
;      - MUX2to1:inst6|mux_out[4]~4                             ; 1                 ; 6       ;
;      - MUX2to1:inst6|mux_out[4]~5                             ; 1                 ; 6       ;
;      - MUX2to1:inst6|mux_out[7]~6                             ; 1                 ; 6       ;
;      - MUX2to1:inst6|mux_out[7]~7                             ; 1                 ; 6       ;
;      - MUX2to1:inst6|mux_out[2]~8                             ; 1                 ; 6       ;
;      - MUX2to1:inst6|mux_out[2]~9                             ; 1                 ; 6       ;
;      - MUX2to1:inst6|mux_out[1]~10                            ; 1                 ; 6       ;
;      - MUX2to1:inst6|mux_out[0]~11                            ; 1                 ; 6       ;
;      - MUX2to1:inst6|mux_out[6]~12                            ; 1                 ; 6       ;
;      - MUX2to1:inst6|mux_out[6]~13                            ; 1                 ; 6       ;
;      - registerRes:DATA_REG|reg_out~15                        ; 1                 ; 6       ;
;      - data_instr_memory:inst1|Mux12~28                       ; 1                 ; 6       ;
;      - registerRes:DATA_REG|reg_out~40                        ; 1                 ; 6       ;
; RegWrite                                                      ;                   ;         ;
;      - register_file:inst20|register_wen:register_1|reg_out~0 ; 0                 ; 6       ;
;      - register_file:inst20|register_wen:register_2|reg_out~0 ; 0                 ; 6       ;
;      - register_file:inst20|register_wen:register_4|reg_out~1 ; 0                 ; 6       ;
;      - register_file:inst20|register_wen:register_3|reg_out~0 ; 0                 ; 6       ;
;      - register_file:inst20|register_wen:register_0|reg_out~1 ; 0                 ; 6       ;
; IRWrite                                                       ;                   ;         ;
;      - register_wen:INSTR_REG|reg_out[7]~0                    ; 1                 ; 6       ;
;      - register_wen:INSTR_REG|reg_out~2                       ; 1                 ; 6       ;
;      - register_wen:INSTR_REG|reg_out~3                       ; 1                 ; 6       ;
; MemWrite                                                      ;                   ;         ;
;      - data_instr_memory:inst1|MEMORY[1][0]                   ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[129][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[65][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[193][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[33][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[161][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[97][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[225][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[17][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[145][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[81][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[209][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[49][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[177][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[113][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[241][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[9][0]                   ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[137][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[73][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[201][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[41][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[169][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[105][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[233][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[25][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[153][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[89][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[217][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[57][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[185][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[121][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[249][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[133][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[69][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[197][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[37][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[165][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[101][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[229][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[149][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[85][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[213][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[53][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[181][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[117][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[245][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[141][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[77][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[205][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[45][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[173][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[109][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[237][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[157][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[93][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[221][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[61][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[189][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[125][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[253][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[3][0]                   ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[131][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[67][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[195][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[35][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[163][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[99][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[227][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[19][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[147][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[83][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[211][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[51][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[179][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[115][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[243][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[11][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[139][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[75][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[203][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[43][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[171][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[107][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[235][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[27][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[155][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[91][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[219][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[59][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[187][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[123][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[251][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[7][0]                   ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[135][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[71][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[199][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[39][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[167][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[103][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[231][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[23][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[151][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[87][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[215][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[55][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[183][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[119][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[247][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[15][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[143][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[79][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[207][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[47][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[175][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[111][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[239][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[31][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[159][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[95][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[223][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[63][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[191][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[127][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[255][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[130][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[66][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[194][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[34][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[162][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[98][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[226][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[18][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[146][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[82][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[210][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[50][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[178][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[114][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[242][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[138][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[74][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[202][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[42][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[170][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[106][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[234][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[26][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[154][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[90][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[218][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[58][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[186][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[122][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[250][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[134][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[70][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[198][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[166][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[102][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[230][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[22][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[150][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[86][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[214][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[54][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[182][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[118][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[246][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[142][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[78][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[206][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[46][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[174][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[110][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[238][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[30][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[158][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[94][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[222][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[62][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[190][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[126][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[254][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[4][0]                   ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[132][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[68][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[196][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[36][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[164][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[100][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[228][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[20][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[148][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[84][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[212][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[52][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[180][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[116][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[244][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[12][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[140][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[76][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[204][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[44][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[172][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[108][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[236][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[28][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[156][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[92][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[220][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[60][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[188][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[124][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[252][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[8][0]                   ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[136][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[72][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[200][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[168][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[104][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[232][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[24][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[152][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[88][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[216][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[56][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[184][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[120][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[248][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[16][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[144][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[80][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[208][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[48][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[176][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[112][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[240][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[32][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[160][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[96][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[224][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[64][0]                  ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[192][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[128][0]                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[40][0]~1                ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[16][2]~4                ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[8][2]~5                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[24][2]~6                ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[0][2]~7                 ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[34][2]~9                ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[20][2]~10               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[12][2]~11               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[4][2]~12                ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[28][2]~13               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[35][2]~15               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[43][2]~16               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[15][2]~17               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[23][2]~18               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[7][2]~19                ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[31][2]~20               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[11][2]~21               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[19][2]~23               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[3][2]~24                ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[27][2]~25               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[39][2]~26               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[26][1]~27               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[22][1]~28               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[18][1]~30               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[30][1]~31               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[36][1]~33               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[32][1]~35               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[29][0]~39               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[21][0]~42               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[13][0]~45               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[5][0]~48                ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[14][0]~51               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[10][0]~54               ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[6][0]~57                ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[2][0]~60                ; 0                 ; 6       ;
;      - data_instr_memory:inst1|MEMORY[38][0]~63               ; 0                 ; 6       ;
+---------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                       ;
+------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                     ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ALP:alp|F[6]~51                          ; LCCOMB_X24_Y22_N14 ; 2       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; ALP:alp|Mux18~1                          ; LCCOMB_X24_Y22_N8  ; 7       ; Latch enable ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; ALP:alp|Mux1~0                           ; LCCOMB_X17_Y28_N0  ; 2       ; Latch enable ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; EXTEND:inst26|Mux6~0                     ; LCCOMB_X21_Y24_N10 ; 4       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; EXTEND:inst26|Mux6~0                     ; LCCOMB_X21_Y24_N10 ; 3       ; Latch enable ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; MemWrite                                 ; PIN_B11            ; 281     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                                      ; PIN_J7             ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                      ; PIN_J7             ; 334     ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; data_instr_memory:inst1|MEMORY[0][2]~7   ; LCCOMB_X24_Y20_N14 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_instr_memory:inst1|MEMORY[10][0]~54 ; LCCOMB_X16_Y18_N14 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_instr_memory:inst1|MEMORY[13][0]~45 ; LCCOMB_X22_Y18_N16 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_instr_memory:inst1|MEMORY[14][0]~51 ; LCCOMB_X17_Y22_N4  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_instr_memory:inst1|MEMORY[21][0]~42 ; LCCOMB_X21_Y18_N26 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_instr_memory:inst1|MEMORY[29][0]~39 ; LCCOMB_X18_Y16_N28 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_instr_memory:inst1|MEMORY[2][0]~60  ; LCCOMB_X16_Y17_N30 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_instr_memory:inst1|MEMORY[38][0]~63 ; LCCOMB_X23_Y21_N10 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_instr_memory:inst1|MEMORY[40][0]~1  ; LCCOMB_X19_Y17_N14 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_instr_memory:inst1|MEMORY[5][0]~48  ; LCCOMB_X23_Y22_N22 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_instr_memory:inst1|MEMORY[6][0]~57  ; LCCOMB_X16_Y23_N18 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_wen:INSTR_REG|reg_out[7]~0      ; LCCOMB_X25_Y23_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_wen:PC|reg_out[2]~1             ; LCCOMB_X27_Y20_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst                                      ; PIN_G13            ; 36      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                      ;
+----------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                 ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ALP:alp|Mux18~1      ; LCCOMB_X24_Y22_N8  ; 7       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; ALP:alp|Mux1~0       ; LCCOMB_X17_Y28_N0  ; 2       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; EXTEND:inst26|Mux6~0 ; LCCOMB_X21_Y24_N10 ; 3       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; clk                  ; PIN_J7             ; 334     ; 61                                   ; Global Clock         ; GCLK17           ; --                        ;
+----------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                   ;
+---------------------------------------------------------+---------+
; Name                                                    ; Fan-Out ;
+---------------------------------------------------------+---------+
; MemWrite~input                                          ; 281     ;
; registerRes:inst18|reg_out[0]                           ; 222     ;
; MUX2to1:inst6|mux_out[4]~5                              ; 101     ;
; MUX2to1:inst6|mux_out[3]~3                              ; 100     ;
; MUX2to1:inst6|mux_out[2]~9                              ; 94      ;
; MUX2to1:inst6|mux_out[7]~7                              ; 94      ;
; MUX2to1:inst6|mux_out[6]~13                             ; 89      ;
; MUX2to1:inst6|mux_out[5]~1                              ; 89      ;
; MUX4to1:inst15|Mux6~0                                   ; 57      ;
; ALUSrcA~input                                           ; 52      ;
; MUX4to1:inst15|Mux7~0                                   ; 51      ;
; data_instr_memory:inst1|Decoder0~4                      ; 46      ;
; MUX2to1:inst6|mux_out[0]~11                             ; 45      ;
; MUX2to1:inst6|mux_out[1]~10                             ; 45      ;
; ALUControl[0]~input                                     ; 41      ;
; data_instr_memory:inst1|Decoder0~7                      ; 37      ;
; MUX4to1:inst15|Mux5~0                                   ; 37      ;
; rst~input                                               ; 36      ;
; ALUControl[1]~input                                     ; 36      ;
; data_instr_memory:inst1|Decoder0~9                      ; 34      ;
; data_instr_memory:inst1|Decoder0~14                     ; 33      ;
; data_instr_memory:inst1|Decoder0~13                     ; 33      ;
; data_instr_memory:inst1|Decoder0~12                     ; 33      ;
; data_instr_memory:inst1|Decoder0~10                     ; 33      ;
; data_instr_memory:inst1|Decoder3~2                      ; 33      ;
; data_instr_memory:inst1|Decoder1~1                      ; 33      ;
; data_instr_memory:inst1|Decoder0~2                      ; 33      ;
; data_instr_memory:inst1|Decoder3~31                     ; 32      ;
; data_instr_memory:inst1|Decoder3~30                     ; 32      ;
; data_instr_memory:inst1|Decoder3~29                     ; 32      ;
; data_instr_memory:inst1|Decoder3~14                     ; 32      ;
; data_instr_memory:inst1|Decoder3~3                      ; 32      ;
; data_instr_memory:inst1|Decoder0~3                      ; 32      ;
; data_instr_memory:inst1|Decoder3~4                      ; 30      ;
; data_instr_memory:inst1|Decoder3~1                      ; 30      ;
; ResultSrc[0]~input                                      ; 28      ;
; ResultSrc[1]~input                                      ; 28      ;
; ALUControl[3]~input                                     ; 23      ;
; data_instr_memory:inst1|Decoder3~27                     ; 23      ;
; data_instr_memory:inst1|Decoder3~26                     ; 23      ;
; data_instr_memory:inst1|Decoder3~25                     ; 23      ;
; data_instr_memory:inst1|Decoder3~24                     ; 23      ;
; data_instr_memory:inst1|Decoder3~23                     ; 23      ;
; data_instr_memory:inst1|Decoder3~22                     ; 23      ;
; data_instr_memory:inst1|Decoder3~21                     ; 23      ;
; data_instr_memory:inst1|Decoder3~20                     ; 23      ;
; data_instr_memory:inst1|Decoder3~19                     ; 23      ;
; data_instr_memory:inst1|Decoder3~18                     ; 23      ;
; data_instr_memory:inst1|Decoder3~17                     ; 23      ;
; data_instr_memory:inst1|Decoder3~16                     ; 23      ;
; data_instr_memory:inst1|Decoder3~15                     ; 23      ;
; data_instr_memory:inst1|Decoder1~2                      ; 23      ;
; ALUControl[2]~input                                     ; 21      ;
; data_instr_memory:inst1|Decoder0~8                      ; 21      ;
; data_instr_memory:inst1|Decoder0~6                      ; 21      ;
; data_instr_memory:inst1|Decoder0~0                      ; 21      ;
; data_instr_memory:inst1|Decoder3~13                     ; 19      ;
; data_instr_memory:inst1|Decoder3~8                      ; 19      ;
; data_instr_memory:inst1|Decoder3~5                      ; 19      ;
; data_instr_memory:inst1|Decoder0~5                      ; 19      ;
; MUX2to1:inst14|mux_out[7]~3                             ; 19      ;
; data_instr_memory:inst1|Decoder0~26                     ; 18      ;
; data_instr_memory:inst1|Decoder0~25                     ; 18      ;
; data_instr_memory:inst1|Decoder0~24                     ; 18      ;
; data_instr_memory:inst1|Decoder0~23                     ; 18      ;
; data_instr_memory:inst1|Decoder0~22                     ; 18      ;
; data_instr_memory:inst1|Decoder0~21                     ; 18      ;
; data_instr_memory:inst1|Decoder0~20                     ; 18      ;
; data_instr_memory:inst1|Decoder0~19                     ; 18      ;
; data_instr_memory:inst1|Decoder0~18                     ; 18      ;
; data_instr_memory:inst1|Decoder0~17                     ; 18      ;
; data_instr_memory:inst1|Decoder0~16                     ; 18      ;
; data_instr_memory:inst1|Decoder0~15                     ; 18      ;
; data_instr_memory:inst1|Decoder3~12                     ; 18      ;
; data_instr_memory:inst1|Decoder1~3                      ; 18      ;
; data_instr_memory:inst1|Decoder0~11                     ; 18      ;
; data_instr_memory:inst1|Decoder3~6                      ; 18      ;
; data_instr_memory:inst1|Decoder1~0                      ; 18      ;
; data_instr_memory:inst1|Decoder0~1                      ; 18      ;
; data_instr_memory:inst1|Decoder3~0                      ; 18      ;
; ADRSrc~input                                            ; 17      ;
; data_instr_memory:inst1|Decoder3~11                     ; 17      ;
; data_instr_memory:inst1|Decoder3~10                     ; 17      ;
; data_instr_memory:inst1|Decoder3~9                      ; 17      ;
; data_instr_memory:inst1|Decoder3~7                      ; 17      ;
; register_wen:PC|reg_out[3]                              ; 17      ;
; data_instr_memory:inst1|Decoder3~28                     ; 16      ;
; data_instr_memory:inst1|concat~27                       ; 16      ;
; data_instr_memory:inst1|concat~21                       ; 16      ;
; data_instr_memory:inst1|concat~19                       ; 16      ;
; data_instr_memory:inst1|concat~17                       ; 16      ;
; data_instr_memory:inst1|concat~12                       ; 16      ;
; data_instr_memory:inst1|concat~10                       ; 16      ;
; data_instr_memory:inst1|concat~6                        ; 16      ;
; ALUSrcB[0]~input                                        ; 15      ;
; ALUSrcB[1]~input                                        ; 15      ;
; data_instr_memory:inst1|concat~478                      ; 15      ;
; data_instr_memory:inst1|Decoder0~27                     ; 15      ;
; MUX4to1:inst15|Mux0~0                                   ; 15      ;
; MUX2to1:inst14|mux_out[0]~1                             ; 15      ;
; register_wen:PC|reg_out[5]                              ; 15      ;
; data_instr_memory:inst1|concat~528                      ; 14      ;
; register_wen:PC|reg_out[7]                              ; 14      ;
; register_wen:PC|reg_out[1]                              ; 13      ;
; MUX2to1:inst14|mux_out[1]~4                             ; 12      ;
; register_wen:PC|reg_out[4]                              ; 12      ;
; register_wen:PC|reg_out[6]                              ; 12      ;
; ALP:alp|Mux17~4                                         ; 11      ;
; ALP:alp|Mux17~3                                         ; 11      ;
; register_wen:INSTR_REG|reg_out[2]                       ; 11      ;
; MUX4to1:inst11|Mux7~1                                   ; 11      ;
; MUX4to1:inst15|Mux4~0                                   ; 11      ;
; ALP:alp|Mux9~0                                          ; 11      ;
; ALP:alp|Mux10~5                                         ; 11      ;
; register_wen:PC|reg_out[2]                              ; 11      ;
; ALP:alp|Mux10~2                                         ; 11      ;
; ALP:alp|Mux17~5                                         ; 10      ;
; ALP:alp|Mux17~2                                         ; 10      ;
; ALP:alp|Mux4~14                                         ; 10      ;
; ALP:alp|Mux10~4                                         ; 10      ;
; register_wen:INSTR_REG|reg_out[1]                       ; 9       ;
; register_wen:INSTR_REG|reg_out[0]                       ; 9       ;
; ALP:alp|F~53                                            ; 8       ;
; ALP:alp|ShiftRight0~13                                  ; 8       ;
; ALP:alp|F~52                                            ; 8       ;
; register_wen:INSTR_REG|reg_out[7]~0                     ; 8       ;
; ALP:alp|Mux17~1                                         ; 8       ;
; register_wen:PC|reg_out[2]~1                            ; 8       ;
; MUX2to1:inst14|mux_out[2]~5                             ; 8       ;
; ALP:alp|F~20                                            ; 8       ;
; ALP:alp|F~16                                            ; 8       ;
; ImmSrc[1]~input                                         ; 7       ;
; ALP:alp|Mux9~6                                          ; 7       ;
; ALP:alp|Mux9~5                                          ; 7       ;
; MUX2to1:inst14|mux_out[6]~6                             ; 7       ;
; ALP:alp|ShiftRight1~2                                   ; 7       ;
; ALP:alp|ShiftRight0~4                                   ; 7       ;
; MUX2to1:inst14|mux_out[4]~2                             ; 7       ;
; MUX2to1:inst14|mux_out[5]~0                             ; 7       ;
; ALP:alp|F[2]                                            ; 6       ;
; ALP:alp|F[4]                                            ; 6       ;
; ALP:alp|F[3]                                            ; 6       ;
; ALP:alp|F[6]                                            ; 6       ;
; ALP:alp|F[5]                                            ; 6       ;
; EXTEND:inst26|ext[1]                                    ; 6       ;
; MUX4to1:inst11|Mux6~1                                   ; 6       ;
; RegWrite~input                                          ; 5       ;
; MUX2to1:inst14|mux_out[3]~7                             ; 5       ;
; ALP:alp|F[0]                                            ; 4       ;
; ALP:alp|F[1]                                            ; 4       ;
; EXTEND:inst26|ext[4]                                    ; 4       ;
; EXTEND:inst26|ext[7]                                    ; 4       ;
; data_instr_memory:inst1|MEMORY[34][2]                   ; 4       ;
; data_instr_memory:inst1|MEMORY[24][2]                   ; 4       ;
; data_instr_memory:inst1|MEMORY[8][2]                    ; 4       ;
; data_instr_memory:inst1|MEMORY[16][2]                   ; 4       ;
; register_wen:INSTR_REG|reg_out[6]                       ; 4       ;
; register_wen:INSTR_REG|reg_out[7]                       ; 4       ;
; ALP:alp|Mux7~6                                          ; 4       ;
; ALP:alp|F~33                                            ; 4       ;
; ALP:alp|F~32                                            ; 4       ;
; ALP:alp|F~25                                            ; 4       ;
; ALP:alp|F~24                                            ; 4       ;
; ALP:alp|ShiftRight1~7                                   ; 4       ;
; ALP:alp|ShiftRight1~3                                   ; 4       ;
; ALP:alp|F~19                                            ; 4       ;
; ALP:alp|F~18                                            ; 4       ;
; IRWrite~input                                           ; 3       ;
; RegSrc[0]~input                                         ; 3       ;
; RegSrc[1]~input                                         ; 3       ;
; EXTEND:inst26|ext[3]                                    ; 3       ;
; EXTEND:inst26|ext[2]                                    ; 3       ;
; data_instr_memory:inst1|concat~225                      ; 3       ;
; data_instr_memory:inst1|concat~178                      ; 3       ;
; data_instr_memory:inst1|Mux15~22                        ; 3       ;
; data_instr_memory:inst1|MEMORY[64][0]                   ; 3       ;
; data_instr_memory:inst1|MEMORY[128][0]                  ; 3       ;
; data_instr_memory:inst1|MEMORY[192][0]                  ; 3       ;
; data_instr_memory:inst1|MEMORY[32][1]                   ; 3       ;
; data_instr_memory:inst1|MEMORY[36][1]                   ; 3       ;
; data_instr_memory:inst1|MEMORY[30][1]                   ; 3       ;
; data_instr_memory:inst1|MEMORY[18][1]                   ; 3       ;
; data_instr_memory:inst1|MEMORY[22][1]                   ; 3       ;
; data_instr_memory:inst1|MEMORY[26][1]                   ; 3       ;
; registerRes:DATA_REG|reg_out~9                          ; 3       ;
; data_instr_memory:inst1|MEMORY[39][2]                   ; 3       ;
; data_instr_memory:inst1|MEMORY[27][2]                   ; 3       ;
; data_instr_memory:inst1|MEMORY[3][2]                    ; 3       ;
; data_instr_memory:inst1|MEMORY[19][2]                   ; 3       ;
; data_instr_memory:inst1|MEMORY[11][2]                   ; 3       ;
; data_instr_memory:inst1|MEMORY[31][2]                   ; 3       ;
; data_instr_memory:inst1|MEMORY[7][2]                    ; 3       ;
; data_instr_memory:inst1|MEMORY[23][2]                   ; 3       ;
; data_instr_memory:inst1|MEMORY[15][2]                   ; 3       ;
; data_instr_memory:inst1|MEMORY[43][2]                   ; 3       ;
; data_instr_memory:inst1|MEMORY[35][2]                   ; 3       ;
; data_instr_memory:inst1|MEMORY[28][2]                   ; 3       ;
; data_instr_memory:inst1|MEMORY[4][2]                    ; 3       ;
; data_instr_memory:inst1|MEMORY[12][2]                   ; 3       ;
; data_instr_memory:inst1|MEMORY[20][2]                   ; 3       ;
; data_instr_memory:inst1|Mux15~2                         ; 3       ;
; data_instr_memory:inst1|MEMORY[0][2]                    ; 3       ;
; ALP:alp|Mux12~7                                         ; 3       ;
; EXTEND:inst26|Mux6~0                                    ; 3       ;
; MUX2to1:inst10|mux_out[1]~1                             ; 3       ;
; MUX2to1:inst10|mux_out[0]~0                             ; 3       ;
; MUX4to1:inst11|Mux5~0                                   ; 3       ;
; MUX4to1:inst11|Mux4~0                                   ; 3       ;
; MUX4to1:inst11|Mux3~0                                   ; 3       ;
; MUX4to1:inst11|Mux2~0                                   ; 3       ;
; MUX4to1:inst11|Mux1~3                                   ; 3       ;
; MUX4to1:inst11|Mux0~3                                   ; 3       ;
; MUX4to1:inst15|Mux3~0                                   ; 3       ;
; ALP:alp|Mux9~11                                         ; 3       ;
; ALP:alp|Mux9~10                                         ; 3       ;
; ALP:alp|Mux9~9                                          ; 3       ;
; ALP:alp|Mux9~8                                          ; 3       ;
; ALP:alp|Mux9~7                                          ; 3       ;
; ALP:alp|ShiftRight1~21                                  ; 3       ;
; ALP:alp|F~39                                            ; 3       ;
; ALP:alp|F~38                                            ; 3       ;
; ALP:alp|ShiftRight0~9                                   ; 3       ;
; ALP:alp|ShiftRight0~8                                   ; 3       ;
; ALP:alp|ShiftRight0~7                                   ; 3       ;
; register_wen:INSTR_REG|reg_out[8]                       ; 3       ;
; register_file:inst20|register_wen:register_3|reg_out[0] ; 3       ;
; register_file:inst20|register_wen:register_0|reg_out[0] ; 3       ;
; register_file:inst20|register_wen:register_1|reg_out[0] ; 3       ;
; register_file:inst20|register_wen:register_2|reg_out[0] ; 3       ;
; register_file:inst20|register_wen:register_7|reg_out[0] ; 3       ;
; register_file:inst20|register_wen:register_4|reg_out[0] ; 3       ;
; register_file:inst20|register_wen:register_6|reg_out[0] ; 3       ;
; register_file:inst20|register_wen:register_5|reg_out[0] ; 3       ;
; ALP:alp|N_593                                           ; 2       ;
; EXTEND:inst26|ext[0]                                    ; 2       ;
; ALP:alp|OVF                                             ; 2       ;
; ALP:alp|C_out                                           ; 2       ;
; registerRes:DATA_REG|reg_out~45                         ; 2       ;
; registerRes:DATA_REG|reg_out~43                         ; 2       ;
; registerRes:DATA_REG|reg_out~39                         ; 2       ;
; data_instr_memory:inst1|Mux12~28                        ; 2       ;
; ALP:alp|Mux7~18                                         ; 2       ;
; data_instr_memory:inst1|MEMORY[38][0]~63                ; 2       ;
; data_instr_memory:inst1|MEMORY[2][0]~60                 ; 2       ;
; data_instr_memory:inst1|MEMORY[6][0]~57                 ; 2       ;
; data_instr_memory:inst1|MEMORY[10][0]~54                ; 2       ;
; data_instr_memory:inst1|MEMORY[14][0]~51                ; 2       ;
; data_instr_memory:inst1|MEMORY[5][0]~48                 ; 2       ;
; data_instr_memory:inst1|MEMORY[13][0]~45                ; 2       ;
; data_instr_memory:inst1|MEMORY[21][0]~42                ; 2       ;
; data_instr_memory:inst1|MEMORY[29][0]~39                ; 2       ;
; data_instr_memory:inst1|concat~214                      ; 2       ;
; data_instr_memory:inst1|concat~148                      ; 2       ;
; data_instr_memory:inst1|concat~125                      ; 2       ;
; data_instr_memory:inst1|concat~94                       ; 2       ;
; data_instr_memory:inst1|concat~38                       ; 2       ;
; data_instr_memory:inst1|concat~37                       ; 2       ;
; data_instr_memory:inst1|concat~35                       ; 2       ;
; data_instr_memory:inst1|concat~34                       ; 2       ;
; data_instr_memory:inst1|concat~32                       ; 2       ;
; data_instr_memory:inst1|concat~30                       ; 2       ;
; data_instr_memory:inst1|concat~29                       ; 2       ;
; data_instr_memory:inst1|concat~28                       ; 2       ;
; data_instr_memory:inst1|concat~26                       ; 2       ;
; data_instr_memory:inst1|concat~25                       ; 2       ;
; data_instr_memory:inst1|concat~24                       ; 2       ;
; data_instr_memory:inst1|concat~23                       ; 2       ;
; data_instr_memory:inst1|concat~22                       ; 2       ;
; data_instr_memory:inst1|concat~20                       ; 2       ;
; data_instr_memory:inst1|concat~18                       ; 2       ;
; data_instr_memory:inst1|concat~16                       ; 2       ;
; data_instr_memory:inst1|concat~15                       ; 2       ;
; data_instr_memory:inst1|concat~14                       ; 2       ;
; data_instr_memory:inst1|concat~13                       ; 2       ;
; data_instr_memory:inst1|concat~11                       ; 2       ;
; data_instr_memory:inst1|concat~9                        ; 2       ;
; data_instr_memory:inst1|MEMORY[0][2]~7                  ; 2       ;
; data_instr_memory:inst1|concat~8                        ; 2       ;
; data_instr_memory:inst1|concat~7                        ; 2       ;
; data_instr_memory:inst1|MEMORY[16][2]~2                 ; 2       ;
; data_instr_memory:inst1|MEMORY[40][0]~1                 ; 2       ;
; register_file:inst20|register_wen:register_3|reg_out~0  ; 2       ;
; register_file:inst20|register_wen:register_2|reg_out~0  ; 2       ;
; register_file:inst20|register_wen:register_1|reg_out~0  ; 2       ;
; registerRes:DATA_REG|reg_out~30                         ; 2       ;
; registerRes:DATA_REG|reg_out~27                         ; 2       ;
; registerRes:DATA_REG|reg_out~26                         ; 2       ;
; data_instr_memory:inst1|Mux15~29                        ; 2       ;
; data_instr_memory:inst1|Mux15~12                        ; 2       ;
; data_instr_memory:inst1|MEMORY[38][3]                   ; 2       ;
; registerRes:DATA_REG|reg_out~24                         ; 2       ;
; data_instr_memory:inst1|Mux14~161                       ; 2       ;
; data_instr_memory:inst1|MEMORY[254][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[110][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[126][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[238][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[218][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[74][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[202][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[90][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[250][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[106][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[234][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[122][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[222][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[78][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[206][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[94][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[182][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[146][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[178][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[150][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[34][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[166][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[130][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[134][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[162][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[54][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[18][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[22][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[50][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[246][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[102][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[230][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[118][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[210][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[66][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[194][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[82][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[86][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[70][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[198][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[214][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[242][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[98][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[226][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[114][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[190][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[154][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[158][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[186][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[46][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[42][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[174][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[138][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[142][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[170][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[62][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[26][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[58][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[30][0]                   ; 2       ;
; data_instr_memory:inst1|Mux14~119                       ; 2       ;
; data_instr_memory:inst1|MEMORY[253][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[241][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[249][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[245][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[157][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[145][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[153][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[149][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[221][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[209][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[217][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[213][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[189][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[177][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[185][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[181][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[109][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[37][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[101][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[45][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[73][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[1][0]                    ; 2       ;
; data_instr_memory:inst1|MEMORY[65][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[9][0]                    ; 2       ;
; data_instr_memory:inst1|MEMORY[77][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[69][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[105][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[33][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[97][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[41][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[237][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[165][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[229][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[173][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[201][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[129][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[193][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[137][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[233][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[161][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[169][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[225][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[205][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[133][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[197][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[141][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[125][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[53][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[117][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[61][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[89][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[17][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[25][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[81][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[93][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[85][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[121][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[49][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[57][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[113][0]                  ; 2       ;
; data_instr_memory:inst1|Mux14~77                        ; 2       ;
; data_instr_memory:inst1|MEMORY[255][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[235][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[239][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[251][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[63][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[43][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[59][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[47][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[127][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[107][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[123][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[111][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[191][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[171][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[187][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[175][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[215][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[71][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[87][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[199][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[147][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[3][0]                    ; 2       ;
; data_instr_memory:inst1|MEMORY[131][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[19][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[211][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[67][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[83][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[195][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[151][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[7][0]                    ; 2       ;
; data_instr_memory:inst1|MEMORY[135][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[23][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[223][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[79][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[95][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[207][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[27][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[11][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[139][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[155][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[159][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[15][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[143][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[31][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[219][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[75][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[91][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[203][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[247][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[55][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[183][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[119][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[227][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[35][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[163][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[99][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[243][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[51][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[179][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[115][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[231][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[39][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[167][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[103][0]                  ; 2       ;
; data_instr_memory:inst1|Mux14~35                        ; 2       ;
; data_instr_memory:inst1|MEMORY[244][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[148][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[212][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[180][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[100][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[4][0]                    ; 2       ;
; data_instr_memory:inst1|MEMORY[68][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[36][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[228][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[132][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[196][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[164][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[116][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[20][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[84][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[52][0]                   ; 2       ;
; data_instr_memory:inst1|Mux14~25                        ; 2       ;
; data_instr_memory:inst1|MEMORY[252][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[60][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[124][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[188][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[204][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[12][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[76][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[140][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[220][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[28][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[92][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[156][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[236][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[44][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[108][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[172][0]                  ; 2       ;
; data_instr_memory:inst1|Mux14~15                        ; 2       ;
; data_instr_memory:inst1|MEMORY[248][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[56][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[184][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[120][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[200][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[8][0]                    ; 2       ;
; data_instr_memory:inst1|MEMORY[136][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[72][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[216][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[24][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[88][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[152][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[232][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[168][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[104][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[0][0]                    ; 2       ;
; data_instr_memory:inst1|Mux14~5                         ; 2       ;
; data_instr_memory:inst1|MEMORY[240][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[48][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[112][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[176][0]                  ; 2       ;
; data_instr_memory:inst1|Mux14~3                         ; 2       ;
; data_instr_memory:inst1|MEMORY[208][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[16][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[144][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[80][0]                   ; 2       ;
; data_instr_memory:inst1|Mux14~1                         ; 2       ;
; data_instr_memory:inst1|MEMORY[224][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[32][0]                   ; 2       ;
; data_instr_memory:inst1|MEMORY[160][0]                  ; 2       ;
; data_instr_memory:inst1|MEMORY[96][0]                   ; 2       ;
; registerRes:DATA_REG|reg_out~15                         ; 2       ;
; registerRes:DATA_REG|reg_out~14                         ; 2       ;
; data_instr_memory:inst1|Mux13~1                         ; 2       ;
; registerRes:DATA_REG|reg_out~10                         ; 2       ;
; registerRes:DATA_REG|reg_out~8                          ; 2       ;
; data_instr_memory:inst1|Mux12~10                        ; 2       ;
; data_instr_memory:inst1|MEMORY[40][2]                   ; 2       ;
; ALP:alp|Mux13~2                                         ; 2       ;
; ALP:alp|F[6]~51                                         ; 2       ;
; register_file:inst20|MUX8to1:mux1|Mux7~3                ; 2       ;
; register_wen:INSTR_REG|reg_out[3]                       ; 2       ;
; ALP:alp|Mux11~9                                         ; 2       ;
; ALP:alp|Mux11~6                                         ; 2       ;
; ALP:alp|Mux5~11                                         ; 2       ;
; ALP:alp|Mux9~18                                         ; 2       ;
; ALP:alp|ShiftLeft0~10                                   ; 2       ;
; ALP:alp|ShiftRight0~12                                  ; 2       ;
; ALP:alp|Mux6~12                                         ; 2       ;
; ALP:alp|Mux6~11                                         ; 2       ;
; ALP:alp|Mux7~11                                         ; 2       ;
; ALP:alp|Mux7~10                                         ; 2       ;
; ALP:alp|Mux7~9                                          ; 2       ;
; ALP:alp|Mux7~8                                          ; 2       ;
; ALP:alp|Mux7~7                                          ; 2       ;
; ALP:alp|Mux8~9                                          ; 2       ;
; ALP:alp|Mux10~13                                        ; 2       ;
; ALP:alp|ShiftLeft0~4                                    ; 2       ;
; ALP:alp|Mux6~6                                          ; 2       ;
; ALP:alp|Mux8~8                                          ; 2       ;
; ALP:alp|ShiftLeft0~3                                    ; 2       ;
; ALP:alp|ShiftLeft0~2                                    ; 2       ;
; ALP:alp|F~45                                            ; 2       ;
; ALP:alp|ShiftRight1~23                                  ; 2       ;
; ALP:alp|F~43                                            ; 2       ;
; ALP:alp|F~42                                            ; 2       ;
; ALP:alp|ShiftRight1~18                                  ; 2       ;
; ALP:alp|F~41                                            ; 2       ;
; ALP:alp|F~40                                            ; 2       ;
; ALP:alp|ShiftRight1~17                                  ; 2       ;
; ALP:alp|ShiftRight1~16                                  ; 2       ;
; ALP:alp|ShiftRight1~14                                  ; 2       ;
; ALP:alp|F~37                                            ; 2       ;
; ALP:alp|F~36                                            ; 2       ;
; ALP:alp|ShiftRight1~13                                  ; 2       ;
; ALP:alp|ShiftRight1~12                                  ; 2       ;
; ALP:alp|F~35                                            ; 2       ;
; ALP:alp|F~34                                            ; 2       ;
; ALP:alp|ShiftRight1~9                                   ; 2       ;
; ALP:alp|F~31                                            ; 2       ;
; ALP:alp|F~27                                            ; 2       ;
; ALP:alp|F~26                                            ; 2       ;
; ALP:alp|F~23                                            ; 2       ;
; ALP:alp|ShiftRight1~8                                   ; 2       ;
; ALP:alp|F~22                                            ; 2       ;
; ALP:alp|F~21                                            ; 2       ;
; ALP:alp|ShiftRight1~5                                   ; 2       ;
; ALP:alp|ShiftRight0~6                                   ; 2       ;
; ALP:alp|ShiftRight0~5                                   ; 2       ;
; ALP:alp|F~17                                            ; 2       ;
; register_wen:PC|reg_out[0]                              ; 2       ;
; ALP:alp|Add0~14                                         ; 2       ;
; ALP:alp|Add1~14                                         ; 2       ;
; ALP:alp|Add0~0                                          ; 2       ;
; data_instr_memory:inst1|MEMORY[14][3]~feeder            ; 1       ;
; data_instr_memory:inst1|MEMORY[2][3]~feeder             ; 1       ;
; data_instr_memory:inst1|MEMORY[6][3]~feeder             ; 1       ;
; data_instr_memory:inst1|MEMORY[10][3]~feeder            ; 1       ;
; data_instr_memory:inst1|MEMORY[38][3]~feeder            ; 1       ;
; data_instr_memory:inst1|MEMORY[29][4]~feeder            ; 1       ;
; data_instr_memory:inst1|MEMORY[5][4]~feeder             ; 1       ;
; data_instr_memory:inst1|MEMORY[21][4]~feeder            ; 1       ;
; data_instr_memory:inst1|MEMORY[13][4]~feeder            ; 1       ;
; data_instr_memory:inst1|MEMORY[0][2]~feeder             ; 1       ;
; data_instr_memory:inst1|MEMORY[40][2]~feeder            ; 1       ;
; ImmSrc[0]~input                                         ; 1       ;
; PCWrite~input                                           ; 1       ;
; clk~input                                               ; 1       ;
; registerRes:DATA_REG|reg_out~44                         ; 1       ;
; registerRes:DATA_REG|reg_out~42                         ; 1       ;
; data_instr_memory:inst1|concat~650                      ; 1       ;
; data_instr_memory:inst1|concat~649                      ; 1       ;
; data_instr_memory:inst1|concat~648                      ; 1       ;
; ALP:alp|F~57                                            ; 1       ;
; registerRes:DATA_REG|reg_out~41                         ; 1       ;
; registerRes:DATA_REG|reg_out~40                         ; 1       ;
; data_instr_memory:inst1|Mux15~30                        ; 1       ;
; ALP:alp|Mux14~8                                         ; 1       ;
; ALP:alp|Mux0~8                                          ; 1       ;
; ALP:alp|Mux6~13                                         ; 1       ;
; ALP:alp|Mux12~9                                         ; 1       ;
; ALP:alp|F~56                                            ; 1       ;
; ALP:alp|Mux4~15                                         ; 1       ;
; ALP:alp|F~55                                            ; 1       ;
; ALP:alp|Mux3~4                                          ; 1       ;
; MUX4to1:inst11|Mux1~4                                   ; 1       ;
; MUX4to1:inst11|Mux0~4                                   ; 1       ;
; ALP:alp|Mux10~15                                        ; 1       ;
; ALP:alp|F~54                                            ; 1       ;
; ALP:alp|ShiftRight0~14                                  ; 1       ;
; data_instr_memory:inst1|concat~647                      ; 1       ;
; data_instr_memory:inst1|concat~646                      ; 1       ;
; data_instr_memory:inst1|concat~645                      ; 1       ;
; data_instr_memory:inst1|concat~644                      ; 1       ;
; data_instr_memory:inst1|concat~643                      ; 1       ;
; data_instr_memory:inst1|concat~642                      ; 1       ;
; data_instr_memory:inst1|concat~641                      ; 1       ;
; data_instr_memory:inst1|concat~640                      ; 1       ;
; data_instr_memory:inst1|concat~639                      ; 1       ;
; data_instr_memory:inst1|concat~638                      ; 1       ;
; data_instr_memory:inst1|concat~637                      ; 1       ;
; data_instr_memory:inst1|concat~636                      ; 1       ;
; data_instr_memory:inst1|concat~635                      ; 1       ;
; data_instr_memory:inst1|concat~634                      ; 1       ;
; data_instr_memory:inst1|concat~633                      ; 1       ;
; data_instr_memory:inst1|concat~632                      ; 1       ;
; data_instr_memory:inst1|concat~631                      ; 1       ;
; data_instr_memory:inst1|concat~630                      ; 1       ;
; data_instr_memory:inst1|concat~629                      ; 1       ;
; data_instr_memory:inst1|concat~628                      ; 1       ;
; data_instr_memory:inst1|concat~627                      ; 1       ;
; data_instr_memory:inst1|concat~626                      ; 1       ;
; data_instr_memory:inst1|concat~625                      ; 1       ;
; data_instr_memory:inst1|concat~624                      ; 1       ;
; data_instr_memory:inst1|concat~623                      ; 1       ;
; data_instr_memory:inst1|concat~622                      ; 1       ;
; data_instr_memory:inst1|concat~621                      ; 1       ;
; data_instr_memory:inst1|concat~620                      ; 1       ;
; data_instr_memory:inst1|concat~619                      ; 1       ;
; data_instr_memory:inst1|concat~618                      ; 1       ;
; data_instr_memory:inst1|concat~617                      ; 1       ;
; data_instr_memory:inst1|concat~616                      ; 1       ;
; data_instr_memory:inst1|concat~615                      ; 1       ;
; data_instr_memory:inst1|concat~614                      ; 1       ;
; data_instr_memory:inst1|concat~613                      ; 1       ;
; data_instr_memory:inst1|concat~612                      ; 1       ;
; data_instr_memory:inst1|concat~611                      ; 1       ;
; data_instr_memory:inst1|concat~610                      ; 1       ;
; data_instr_memory:inst1|concat~609                      ; 1       ;
; data_instr_memory:inst1|concat~608                      ; 1       ;
; data_instr_memory:inst1|concat~607                      ; 1       ;
; data_instr_memory:inst1|concat~606                      ; 1       ;
; data_instr_memory:inst1|concat~605                      ; 1       ;
; data_instr_memory:inst1|concat~604                      ; 1       ;
; data_instr_memory:inst1|concat~603                      ; 1       ;
; data_instr_memory:inst1|concat~602                      ; 1       ;
; data_instr_memory:inst1|concat~601                      ; 1       ;
; data_instr_memory:inst1|concat~600                      ; 1       ;
; data_instr_memory:inst1|concat~599                      ; 1       ;
; data_instr_memory:inst1|concat~598                      ; 1       ;
; data_instr_memory:inst1|concat~597                      ; 1       ;
; data_instr_memory:inst1|concat~596                      ; 1       ;
; data_instr_memory:inst1|concat~595                      ; 1       ;
; data_instr_memory:inst1|concat~594                      ; 1       ;
; data_instr_memory:inst1|concat~593                      ; 1       ;
; data_instr_memory:inst1|concat~592                      ; 1       ;
; data_instr_memory:inst1|concat~591                      ; 1       ;
; data_instr_memory:inst1|concat~590                      ; 1       ;
; data_instr_memory:inst1|concat~589                      ; 1       ;
; data_instr_memory:inst1|concat~588                      ; 1       ;
; data_instr_memory:inst1|MEMORY[38][0]~62                ; 1       ;
; data_instr_memory:inst1|MEMORY[38][0]~61                ; 1       ;
; data_instr_memory:inst1|MEMORY[2][0]~59                 ; 1       ;
; data_instr_memory:inst1|MEMORY[2][0]~58                 ; 1       ;
; data_instr_memory:inst1|MEMORY[6][0]~56                 ; 1       ;
; data_instr_memory:inst1|MEMORY[6][0]~55                 ; 1       ;
; data_instr_memory:inst1|concat~587                      ; 1       ;
; data_instr_memory:inst1|concat~586                      ; 1       ;
; data_instr_memory:inst1|concat~585                      ; 1       ;
; data_instr_memory:inst1|concat~584                      ; 1       ;
; data_instr_memory:inst1|concat~583                      ; 1       ;
; data_instr_memory:inst1|concat~582                      ; 1       ;
; data_instr_memory:inst1|concat~581                      ; 1       ;
; data_instr_memory:inst1|concat~580                      ; 1       ;
; data_instr_memory:inst1|concat~579                      ; 1       ;
; data_instr_memory:inst1|concat~578                      ; 1       ;
; data_instr_memory:inst1|concat~577                      ; 1       ;
; data_instr_memory:inst1|concat~576                      ; 1       ;
; data_instr_memory:inst1|concat~575                      ; 1       ;
; data_instr_memory:inst1|concat~574                      ; 1       ;
; data_instr_memory:inst1|concat~573                      ; 1       ;
; data_instr_memory:inst1|concat~572                      ; 1       ;
; data_instr_memory:inst1|concat~571                      ; 1       ;
; data_instr_memory:inst1|concat~570                      ; 1       ;
; data_instr_memory:inst1|concat~569                      ; 1       ;
; data_instr_memory:inst1|concat~568                      ; 1       ;
; data_instr_memory:inst1|concat~567                      ; 1       ;
; data_instr_memory:inst1|concat~566                      ; 1       ;
; data_instr_memory:inst1|concat~565                      ; 1       ;
; data_instr_memory:inst1|concat~564                      ; 1       ;
; data_instr_memory:inst1|concat~563                      ; 1       ;
; data_instr_memory:inst1|concat~562                      ; 1       ;
; data_instr_memory:inst1|concat~561                      ; 1       ;
; data_instr_memory:inst1|concat~560                      ; 1       ;
; data_instr_memory:inst1|concat~559                      ; 1       ;
; data_instr_memory:inst1|concat~558                      ; 1       ;
; data_instr_memory:inst1|concat~557                      ; 1       ;
; data_instr_memory:inst1|concat~556                      ; 1       ;
; data_instr_memory:inst1|concat~555                      ; 1       ;
; data_instr_memory:inst1|concat~554                      ; 1       ;
; data_instr_memory:inst1|concat~553                      ; 1       ;
; data_instr_memory:inst1|concat~552                      ; 1       ;
; data_instr_memory:inst1|concat~551                      ; 1       ;
; data_instr_memory:inst1|concat~550                      ; 1       ;
; data_instr_memory:inst1|concat~549                      ; 1       ;
; data_instr_memory:inst1|concat~548                      ; 1       ;
; data_instr_memory:inst1|concat~547                      ; 1       ;
; data_instr_memory:inst1|concat~546                      ; 1       ;
; data_instr_memory:inst1|concat~545                      ; 1       ;
; data_instr_memory:inst1|concat~544                      ; 1       ;
; data_instr_memory:inst1|concat~543                      ; 1       ;
; data_instr_memory:inst1|concat~542                      ; 1       ;
; data_instr_memory:inst1|concat~541                      ; 1       ;
; data_instr_memory:inst1|concat~540                      ; 1       ;
; data_instr_memory:inst1|concat~539                      ; 1       ;
; data_instr_memory:inst1|concat~538                      ; 1       ;
; data_instr_memory:inst1|concat~537                      ; 1       ;
; data_instr_memory:inst1|concat~536                      ; 1       ;
; data_instr_memory:inst1|concat~535                      ; 1       ;
; data_instr_memory:inst1|concat~534                      ; 1       ;
; data_instr_memory:inst1|concat~533                      ; 1       ;
; data_instr_memory:inst1|concat~532                      ; 1       ;
; data_instr_memory:inst1|concat~531                      ; 1       ;
; data_instr_memory:inst1|concat~530                      ; 1       ;
; data_instr_memory:inst1|concat~529                      ; 1       ;
; data_instr_memory:inst1|concat~527                      ; 1       ;
; data_instr_memory:inst1|concat~526                      ; 1       ;
; data_instr_memory:inst1|concat~525                      ; 1       ;
; data_instr_memory:inst1|concat~524                      ; 1       ;
; data_instr_memory:inst1|concat~523                      ; 1       ;
; data_instr_memory:inst1|concat~522                      ; 1       ;
; data_instr_memory:inst1|concat~521                      ; 1       ;
; data_instr_memory:inst1|concat~520                      ; 1       ;
; data_instr_memory:inst1|concat~519                      ; 1       ;
; data_instr_memory:inst1|concat~518                      ; 1       ;
; data_instr_memory:inst1|concat~517                      ; 1       ;
; data_instr_memory:inst1|concat~516                      ; 1       ;
; data_instr_memory:inst1|concat~515                      ; 1       ;
; data_instr_memory:inst1|concat~514                      ; 1       ;
; data_instr_memory:inst1|concat~513                      ; 1       ;
; data_instr_memory:inst1|concat~512                      ; 1       ;
; data_instr_memory:inst1|concat~511                      ; 1       ;
; data_instr_memory:inst1|concat~510                      ; 1       ;
; data_instr_memory:inst1|concat~509                      ; 1       ;
; data_instr_memory:inst1|concat~508                      ; 1       ;
; data_instr_memory:inst1|concat~507                      ; 1       ;
; data_instr_memory:inst1|concat~506                      ; 1       ;
; data_instr_memory:inst1|concat~505                      ; 1       ;
; data_instr_memory:inst1|concat~504                      ; 1       ;
; data_instr_memory:inst1|concat~503                      ; 1       ;
; data_instr_memory:inst1|concat~502                      ; 1       ;
; data_instr_memory:inst1|concat~501                      ; 1       ;
; data_instr_memory:inst1|concat~500                      ; 1       ;
; data_instr_memory:inst1|concat~499                      ; 1       ;
; data_instr_memory:inst1|MEMORY[10][0]~53                ; 1       ;
; data_instr_memory:inst1|MEMORY[10][0]~52                ; 1       ;
; data_instr_memory:inst1|concat~498                      ; 1       ;
; data_instr_memory:inst1|concat~497                      ; 1       ;
; data_instr_memory:inst1|concat~496                      ; 1       ;
; data_instr_memory:inst1|MEMORY[14][0]~50                ; 1       ;
; data_instr_memory:inst1|MEMORY[14][0]~49                ; 1       ;
; data_instr_memory:inst1|concat~495                      ; 1       ;
; data_instr_memory:inst1|concat~494                      ; 1       ;
; data_instr_memory:inst1|concat~493                      ; 1       ;
; data_instr_memory:inst1|concat~492                      ; 1       ;
; data_instr_memory:inst1|concat~491                      ; 1       ;
; data_instr_memory:inst1|concat~490                      ; 1       ;
; data_instr_memory:inst1|concat~489                      ; 1       ;
; data_instr_memory:inst1|concat~488                      ; 1       ;
; data_instr_memory:inst1|concat~487                      ; 1       ;
; data_instr_memory:inst1|concat~486                      ; 1       ;
; data_instr_memory:inst1|concat~485                      ; 1       ;
; data_instr_memory:inst1|concat~484                      ; 1       ;
; data_instr_memory:inst1|concat~483                      ; 1       ;
; data_instr_memory:inst1|concat~482                      ; 1       ;
; data_instr_memory:inst1|concat~481                      ; 1       ;
; data_instr_memory:inst1|concat~480                      ; 1       ;
; data_instr_memory:inst1|concat~479                      ; 1       ;
; data_instr_memory:inst1|concat~477                      ; 1       ;
; data_instr_memory:inst1|concat~476                      ; 1       ;
; data_instr_memory:inst1|concat~475                      ; 1       ;
; data_instr_memory:inst1|concat~474                      ; 1       ;
; data_instr_memory:inst1|concat~473                      ; 1       ;
; data_instr_memory:inst1|concat~472                      ; 1       ;
; data_instr_memory:inst1|concat~471                      ; 1       ;
; data_instr_memory:inst1|concat~470                      ; 1       ;
; data_instr_memory:inst1|concat~469                      ; 1       ;
; data_instr_memory:inst1|concat~468                      ; 1       ;
; data_instr_memory:inst1|concat~467                      ; 1       ;
; data_instr_memory:inst1|concat~466                      ; 1       ;
; data_instr_memory:inst1|concat~465                      ; 1       ;
; data_instr_memory:inst1|concat~464                      ; 1       ;
; data_instr_memory:inst1|concat~463                      ; 1       ;
; data_instr_memory:inst1|concat~462                      ; 1       ;
; data_instr_memory:inst1|concat~461                      ; 1       ;
; data_instr_memory:inst1|concat~460                      ; 1       ;
; data_instr_memory:inst1|concat~459                      ; 1       ;
; data_instr_memory:inst1|concat~458                      ; 1       ;
; data_instr_memory:inst1|concat~457                      ; 1       ;
; data_instr_memory:inst1|concat~456                      ; 1       ;
; data_instr_memory:inst1|concat~455                      ; 1       ;
; data_instr_memory:inst1|concat~454                      ; 1       ;
; data_instr_memory:inst1|concat~453                      ; 1       ;
; data_instr_memory:inst1|concat~452                      ; 1       ;
; data_instr_memory:inst1|concat~451                      ; 1       ;
; data_instr_memory:inst1|concat~450                      ; 1       ;
; data_instr_memory:inst1|concat~449                      ; 1       ;
; data_instr_memory:inst1|concat~448                      ; 1       ;
; data_instr_memory:inst1|concat~447                      ; 1       ;
; data_instr_memory:inst1|concat~446                      ; 1       ;
; data_instr_memory:inst1|concat~445                      ; 1       ;
; data_instr_memory:inst1|concat~444                      ; 1       ;
; data_instr_memory:inst1|concat~443                      ; 1       ;
; data_instr_memory:inst1|concat~442                      ; 1       ;
; data_instr_memory:inst1|concat~441                      ; 1       ;
; data_instr_memory:inst1|concat~440                      ; 1       ;
; data_instr_memory:inst1|concat~439                      ; 1       ;
; data_instr_memory:inst1|concat~438                      ; 1       ;
; data_instr_memory:inst1|concat~437                      ; 1       ;
; data_instr_memory:inst1|concat~436                      ; 1       ;
; data_instr_memory:inst1|concat~435                      ; 1       ;
; data_instr_memory:inst1|concat~434                      ; 1       ;
; data_instr_memory:inst1|concat~433                      ; 1       ;
; data_instr_memory:inst1|concat~432                      ; 1       ;
; data_instr_memory:inst1|concat~431                      ; 1       ;
; data_instr_memory:inst1|concat~430                      ; 1       ;
; data_instr_memory:inst1|concat~429                      ; 1       ;
; data_instr_memory:inst1|concat~428                      ; 1       ;
; data_instr_memory:inst1|concat~427                      ; 1       ;
; data_instr_memory:inst1|concat~426                      ; 1       ;
; data_instr_memory:inst1|concat~425                      ; 1       ;
; data_instr_memory:inst1|concat~424                      ; 1       ;
; data_instr_memory:inst1|concat~423                      ; 1       ;
; data_instr_memory:inst1|concat~422                      ; 1       ;
; data_instr_memory:inst1|concat~421                      ; 1       ;
; data_instr_memory:inst1|concat~420                      ; 1       ;
; data_instr_memory:inst1|concat~419                      ; 1       ;
; data_instr_memory:inst1|concat~418                      ; 1       ;
; data_instr_memory:inst1|concat~417                      ; 1       ;
; data_instr_memory:inst1|concat~416                      ; 1       ;
; data_instr_memory:inst1|concat~415                      ; 1       ;
; data_instr_memory:inst1|concat~414                      ; 1       ;
; data_instr_memory:inst1|concat~413                      ; 1       ;
; data_instr_memory:inst1|concat~412                      ; 1       ;
; data_instr_memory:inst1|concat~411                      ; 1       ;
; data_instr_memory:inst1|concat~410                      ; 1       ;
; data_instr_memory:inst1|concat~409                      ; 1       ;
; data_instr_memory:inst1|concat~408                      ; 1       ;
; data_instr_memory:inst1|concat~407                      ; 1       ;
; data_instr_memory:inst1|concat~406                      ; 1       ;
; data_instr_memory:inst1|concat~405                      ; 1       ;
; data_instr_memory:inst1|concat~404                      ; 1       ;
; data_instr_memory:inst1|concat~403                      ; 1       ;
; data_instr_memory:inst1|concat~402                      ; 1       ;
; data_instr_memory:inst1|concat~401                      ; 1       ;
; data_instr_memory:inst1|concat~400                      ; 1       ;
; data_instr_memory:inst1|MEMORY[5][0]~47                 ; 1       ;
; data_instr_memory:inst1|MEMORY[5][0]~46                 ; 1       ;
; data_instr_memory:inst1|concat~399                      ; 1       ;
; data_instr_memory:inst1|concat~398                      ; 1       ;
; data_instr_memory:inst1|concat~397                      ; 1       ;
; data_instr_memory:inst1|MEMORY[13][0]~44                ; 1       ;
; data_instr_memory:inst1|MEMORY[13][0]~43                ; 1       ;
; data_instr_memory:inst1|concat~396                      ; 1       ;
; data_instr_memory:inst1|concat~395                      ; 1       ;
; data_instr_memory:inst1|concat~394                      ; 1       ;
; data_instr_memory:inst1|concat~393                      ; 1       ;
; data_instr_memory:inst1|concat~392                      ; 1       ;
; data_instr_memory:inst1|concat~391                      ; 1       ;
; data_instr_memory:inst1|concat~390                      ; 1       ;
; data_instr_memory:inst1|concat~389                      ; 1       ;
; data_instr_memory:inst1|concat~388                      ; 1       ;
; data_instr_memory:inst1|concat~387                      ; 1       ;
; data_instr_memory:inst1|concat~386                      ; 1       ;
; data_instr_memory:inst1|concat~385                      ; 1       ;
; data_instr_memory:inst1|concat~384                      ; 1       ;
; data_instr_memory:inst1|concat~383                      ; 1       ;
; data_instr_memory:inst1|concat~382                      ; 1       ;
; data_instr_memory:inst1|concat~381                      ; 1       ;
; data_instr_memory:inst1|concat~380                      ; 1       ;
; data_instr_memory:inst1|concat~379                      ; 1       ;
; data_instr_memory:inst1|concat~378                      ; 1       ;
; data_instr_memory:inst1|concat~377                      ; 1       ;
; data_instr_memory:inst1|concat~376                      ; 1       ;
; data_instr_memory:inst1|concat~375                      ; 1       ;
; data_instr_memory:inst1|concat~374                      ; 1       ;
; data_instr_memory:inst1|concat~373                      ; 1       ;
; data_instr_memory:inst1|concat~372                      ; 1       ;
; data_instr_memory:inst1|concat~371                      ; 1       ;
; data_instr_memory:inst1|concat~370                      ; 1       ;
; data_instr_memory:inst1|concat~369                      ; 1       ;
; data_instr_memory:inst1|concat~368                      ; 1       ;
; data_instr_memory:inst1|concat~367                      ; 1       ;
; data_instr_memory:inst1|concat~366                      ; 1       ;
; data_instr_memory:inst1|concat~365                      ; 1       ;
; data_instr_memory:inst1|concat~364                      ; 1       ;
; data_instr_memory:inst1|concat~363                      ; 1       ;
; data_instr_memory:inst1|concat~362                      ; 1       ;
; data_instr_memory:inst1|concat~361                      ; 1       ;
; data_instr_memory:inst1|concat~360                      ; 1       ;
; data_instr_memory:inst1|concat~359                      ; 1       ;
; data_instr_memory:inst1|concat~358                      ; 1       ;
; data_instr_memory:inst1|concat~357                      ; 1       ;
; data_instr_memory:inst1|concat~356                      ; 1       ;
; data_instr_memory:inst1|concat~355                      ; 1       ;
; data_instr_memory:inst1|concat~354                      ; 1       ;
; data_instr_memory:inst1|concat~353                      ; 1       ;
; data_instr_memory:inst1|concat~352                      ; 1       ;
; data_instr_memory:inst1|concat~351                      ; 1       ;
; data_instr_memory:inst1|concat~350                      ; 1       ;
; data_instr_memory:inst1|concat~349                      ; 1       ;
; data_instr_memory:inst1|concat~348                      ; 1       ;
; data_instr_memory:inst1|concat~347                      ; 1       ;
; data_instr_memory:inst1|concat~346                      ; 1       ;
; data_instr_memory:inst1|concat~345                      ; 1       ;
; data_instr_memory:inst1|concat~344                      ; 1       ;
; data_instr_memory:inst1|concat~343                      ; 1       ;
; data_instr_memory:inst1|concat~342                      ; 1       ;
; data_instr_memory:inst1|concat~341                      ; 1       ;
; data_instr_memory:inst1|concat~340                      ; 1       ;
; data_instr_memory:inst1|concat~339                      ; 1       ;
; data_instr_memory:inst1|concat~338                      ; 1       ;
; data_instr_memory:inst1|concat~337                      ; 1       ;
; data_instr_memory:inst1|concat~336                      ; 1       ;
; data_instr_memory:inst1|concat~335                      ; 1       ;
; data_instr_memory:inst1|concat~334                      ; 1       ;
; data_instr_memory:inst1|concat~333                      ; 1       ;
; data_instr_memory:inst1|concat~332                      ; 1       ;
; data_instr_memory:inst1|concat~331                      ; 1       ;
; data_instr_memory:inst1|concat~330                      ; 1       ;
; data_instr_memory:inst1|concat~329                      ; 1       ;
; data_instr_memory:inst1|concat~328                      ; 1       ;
; data_instr_memory:inst1|concat~327                      ; 1       ;
; data_instr_memory:inst1|concat~326                      ; 1       ;
; data_instr_memory:inst1|concat~325                      ; 1       ;
; data_instr_memory:inst1|concat~324                      ; 1       ;
; data_instr_memory:inst1|concat~323                      ; 1       ;
; data_instr_memory:inst1|concat~322                      ; 1       ;
; data_instr_memory:inst1|concat~321                      ; 1       ;
; data_instr_memory:inst1|concat~320                      ; 1       ;
; data_instr_memory:inst1|concat~319                      ; 1       ;
; data_instr_memory:inst1|concat~318                      ; 1       ;
; data_instr_memory:inst1|concat~317                      ; 1       ;
; data_instr_memory:inst1|concat~316                      ; 1       ;
; data_instr_memory:inst1|concat~315                      ; 1       ;
; data_instr_memory:inst1|concat~314                      ; 1       ;
; data_instr_memory:inst1|concat~313                      ; 1       ;
; data_instr_memory:inst1|concat~312                      ; 1       ;
; data_instr_memory:inst1|concat~311                      ; 1       ;
; data_instr_memory:inst1|concat~310                      ; 1       ;
; data_instr_memory:inst1|MEMORY[21][0]~41                ; 1       ;
; data_instr_memory:inst1|MEMORY[21][0]~40                ; 1       ;
; data_instr_memory:inst1|concat~309                      ; 1       ;
; data_instr_memory:inst1|concat~308                      ; 1       ;
; data_instr_memory:inst1|concat~307                      ; 1       ;
; data_instr_memory:inst1|MEMORY[29][0]~38                ; 1       ;
; data_instr_memory:inst1|MEMORY[29][0]~37                ; 1       ;
; data_instr_memory:inst1|concat~306                      ; 1       ;
+---------------------------------------------------------+---------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+-----------------------------------+------------------------+
; Routing Resource Type             ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 2,532 / 42,960 ( 6 % ) ;
; C16 interconnects                 ; 48 / 1,518 ( 3 % )     ;
; C4 interconnects                  ; 1,717 / 26,928 ( 6 % ) ;
; Direct links                      ; 144 / 42,960 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,200 ( 0 % )      ;
; Global clocks                     ; 4 / 20 ( 20 % )        ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 1,071 / 14,400 ( 7 % ) ;
; R24 interconnects                 ; 67 / 1,710 ( 4 % )     ;
; R4 interconnects                  ; 2,143 / 37,740 ( 6 % ) ;
+-----------------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.33) ; Number of LABs  (Total = 102) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 4                             ;
; 3                                           ; 1                             ;
; 4                                           ; 1                             ;
; 5                                           ; 1                             ;
; 6                                           ; 0                             ;
; 7                                           ; 0                             ;
; 8                                           ; 0                             ;
; 9                                           ; 0                             ;
; 10                                          ; 0                             ;
; 11                                          ; 1                             ;
; 12                                          ; 3                             ;
; 13                                          ; 1                             ;
; 14                                          ; 4                             ;
; 15                                          ; 5                             ;
; 16                                          ; 78                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.43) ; Number of LABs  (Total = 102) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 79                            ;
; 1 Clock enable                     ; 63                            ;
; 1 Sync. clear                      ; 3                             ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.62) ; Number of LABs  (Total = 102) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 2                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 0                             ;
; 10                                           ; 0                             ;
; 11                                           ; 0                             ;
; 12                                           ; 1                             ;
; 13                                           ; 0                             ;
; 14                                           ; 1                             ;
; 15                                           ; 2                             ;
; 16                                           ; 15                            ;
; 17                                           ; 7                             ;
; 18                                           ; 9                             ;
; 19                                           ; 14                            ;
; 20                                           ; 12                            ;
; 21                                           ; 12                            ;
; 22                                           ; 7                             ;
; 23                                           ; 7                             ;
; 24                                           ; 4                             ;
; 25                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.61) ; Number of LABs  (Total = 102) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 10                            ;
; 2                                               ; 9                             ;
; 3                                               ; 4                             ;
; 4                                               ; 3                             ;
; 5                                               ; 4                             ;
; 6                                               ; 25                            ;
; 7                                               ; 9                             ;
; 8                                               ; 10                            ;
; 9                                               ; 11                            ;
; 10                                              ; 4                             ;
; 11                                              ; 3                             ;
; 12                                              ; 3                             ;
; 13                                              ; 3                             ;
; 14                                              ; 0                             ;
; 15                                              ; 2                             ;
; 16                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.95) ; Number of LABs  (Total = 102) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 1                             ;
; 4                                            ; 0                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 0                             ;
; 12                                           ; 0                             ;
; 13                                           ; 1                             ;
; 14                                           ; 1                             ;
; 15                                           ; 2                             ;
; 16                                           ; 2                             ;
; 17                                           ; 10                            ;
; 18                                           ; 6                             ;
; 19                                           ; 8                             ;
; 20                                           ; 6                             ;
; 21                                           ; 4                             ;
; 22                                           ; 4                             ;
; 23                                           ; 3                             ;
; 24                                           ; 2                             ;
; 25                                           ; 6                             ;
; 26                                           ; 4                             ;
; 27                                           ; 1                             ;
; 28                                           ; 7                             ;
; 29                                           ; 5                             ;
; 30                                           ; 6                             ;
; 31                                           ; 5                             ;
; 32                                           ; 7                             ;
; 33                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 32        ; 0            ; 0            ; 32        ; 32        ; 0            ; 12           ; 0            ; 0            ; 20           ; 0            ; 12           ; 20           ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 32        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 32           ; 32           ; 32           ; 32           ; 32           ; 0         ; 32           ; 32           ; 0         ; 0         ; 32           ; 20           ; 32           ; 32           ; 12           ; 32           ; 20           ; 12           ; 32           ; 32           ; 32           ; 20           ; 32           ; 32           ; 32           ; 32           ; 32           ; 0         ; 32           ; 32           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; AluFlags[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AluFlags[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AluFlags[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AluFlags[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESULT[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUControl[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUSrcA            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUControl[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUSrcB[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUSrcB[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUControl[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUControl[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ResultSrc[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ResultSrc[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PCWrite            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RegSrc[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ImmSrc[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ImmSrc[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RegSrc[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADRSrc             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RegWrite           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IRWrite            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MemWrite           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                          ;
+-------------------+------------------------------------------------+-------------------+
; Source Clock(s)   ; Destination Clock(s)                           ; Delay Added in ns ;
+-------------------+------------------------------------------------+-------------------+
; clk,ImmSrc[0],I/O ; ALUControl[0],ALUSrcB[0],ALUControl[1]         ; 57.9              ;
; ImmSrc[0],I/O     ; ALUControl[0],ALUSrcB[0],ALUControl[1],I/O     ; 54.0              ;
; clk,ImmSrc[0],I/O ; ALUControl[0],ALUSrcB[0],ALUControl[1],I/O     ; 50.4              ;
; I/O               ; ALUControl[0],ALUSrcB[0],ALUControl[1],I/O     ; 47.4              ;
; clk               ; ALUControl[0],ALUSrcB[0],ALUControl[1],I/O     ; 36.8              ;
; clk,I/O           ; ALUControl[0],ALUSrcB[0],ALUControl[1]         ; 31.3              ;
; clk,I/O           ; ALUControl[0],ALUSrcB[0],ALUControl[1],I/O     ; 17.3              ;
; I/O               ; ALUControl[0],ALUSrcB[0],ALUControl[1]         ; 11.4              ;
; I/O               ; ALUControl[1]                                  ; 7.6               ;
; clk               ; ALUControl[0],ALUSrcB[0],ALUControl[1]         ; 7.6               ;
; clk               ; clk,ALUControl[0],ALUSrcB[0],ALUControl[1],I/O ; 6.3               ;
; clk,I/O           ; clk,ALUControl[0],ALUSrcB[0],ALUControl[1],I/O ; 5.7               ;
; ImmSrc[0],I/O     ; clk,ALUControl[0],ALUSrcB[0],ALUControl[1],I/O ; 3.9               ;
; ImmSrc[0],I/O     ; ALUControl[1]                                  ; 3.8               ;
+-------------------+------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                      ;
+---------------------------------------------------------+----------------------+-------------------+
; Source Register                                         ; Destination Register ; Delay Added in ns ;
+---------------------------------------------------------+----------------------+-------------------+
; register_wen:PC|reg_out[4]                              ; ALP:alp|F[0]         ; 3.056             ;
; register_wen:PC|reg_out[7]                              ; ALP:alp|F[3]         ; 2.895             ;
; register_wen:PC|reg_out[0]                              ; ALP:alp|F[4]         ; 2.846             ;
; register_wen:PC|reg_out[5]                              ; ALP:alp|F[1]         ; 2.762             ;
; register_wen:PC|reg_out[2]                              ; ALP:alp|F[1]         ; 2.753             ;
; register_wen:PC|reg_out[3]                              ; ALP:alp|F[1]         ; 2.704             ;
; registerRes:inst|reg_out[0]                             ; ALP:alp|F[4]         ; 2.697             ;
; ALUSrcA                                                 ; ALP:alp|F[4]         ; 2.697             ;
; register_wen:PC|reg_out[1]                              ; ALP:alp|F[0]         ; 2.503             ;
; ALUControl[1]                                           ; ALP:alp|F[0]         ; 2.484             ;
; ALUSrcB[0]                                              ; ALP:alp|F[1]         ; 2.364             ;
; EXTEND:inst26|ext[3]                                    ; ALP:alp|F[3]         ; 2.306             ;
; ALUSrcB[1]                                              ; ALP:alp|F[3]         ; 2.306             ;
; register_wen:PC|reg_out[6]                              ; ALP:alp|F[0]         ; 2.294             ;
; EXTEND:inst26|ext[2]                                    ; ALP:alp|F[0]         ; 2.258             ;
; ALUControl[0]                                           ; ALP:alp|C_out        ; 2.257             ;
; EXTEND:inst26|ext[0]                                    ; ALP:alp|F[0]         ; 2.013             ;
; registerRes:inst18|reg_out[0]                           ; ALP:alp|F[0]         ; 2.013             ;
; EXTEND:inst26|ext[7]                                    ; AluFlags[1]          ; 1.964             ;
; EXTEND:inst26|ext[1]                                    ; ALP:alp|F[0]         ; 1.910             ;
; EXTEND:inst26|ext[4]                                    ; ALP:alp|F[4]         ; 1.882             ;
; ALUControl[2]                                           ; ALP:alp|F[3]         ; 1.476             ;
; ImmSrc[1]                                               ; EXTEND:inst26|ext[1] ; 1.211             ;
; ImmSrc[0]                                               ; EXTEND:inst26|ext[1] ; 1.211             ;
; register_wen:INSTR_REG|reg_out[3]                       ; EXTEND:inst26|ext[7] ; 0.700             ;
; register_wen:INSTR_REG|reg_out[1]                       ; EXTEND:inst26|ext[3] ; 0.642             ;
; ALUControl[3]                                           ; ALP:alp|F[1]         ; 0.441             ;
; register_wen:INSTR_REG|reg_out[2]                       ; EXTEND:inst26|ext[4] ; 0.254             ;
; register_wen:INSTR_REG|reg_out[4]                       ; ALP:alp|F[0]         ; 0.138             ;
; register_file:inst20|register_wen:register_5|reg_out[0] ; ALP:alp|F[0]         ; 0.138             ;
; register_file:inst20|register_wen:register_4|reg_out[0] ; ALP:alp|F[0]         ; 0.138             ;
; register_file:inst20|register_wen:register_6|reg_out[0] ; ALP:alp|F[0]         ; 0.138             ;
; register_file:inst20|register_wen:register_7|reg_out[0] ; ALP:alp|F[0]         ; 0.138             ;
; register_wen:INSTR_REG|reg_out[0]                       ; ALP:alp|F[0]         ; 0.138             ;
; RegSrc[1]                                               ; ALP:alp|F[0]         ; 0.138             ;
+---------------------------------------------------------+----------------------+-------------------+
Note: This table only shows the top 35 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP4CGX15BF14C6 for design multi_cycle_CPU
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30BF14C6 is compatible
    Info (176445): Device EP4CGX22BF14C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location N5
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A5
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B5
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location A4
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 32 pins of 32 total pins
    Info (169086): Pin AluFlags[3] not assigned to an exact location on the device
    Info (169086): Pin AluFlags[2] not assigned to an exact location on the device
    Info (169086): Pin AluFlags[1] not assigned to an exact location on the device
    Info (169086): Pin AluFlags[0] not assigned to an exact location on the device
    Info (169086): Pin RESULT[7] not assigned to an exact location on the device
    Info (169086): Pin RESULT[6] not assigned to an exact location on the device
    Info (169086): Pin RESULT[5] not assigned to an exact location on the device
    Info (169086): Pin RESULT[4] not assigned to an exact location on the device
    Info (169086): Pin RESULT[3] not assigned to an exact location on the device
    Info (169086): Pin RESULT[2] not assigned to an exact location on the device
    Info (169086): Pin RESULT[1] not assigned to an exact location on the device
    Info (169086): Pin RESULT[0] not assigned to an exact location on the device
    Info (169086): Pin ALUControl[3] not assigned to an exact location on the device
    Info (169086): Pin ALUSrcA not assigned to an exact location on the device
    Info (169086): Pin ALUControl[2] not assigned to an exact location on the device
    Info (169086): Pin ALUSrcB[1] not assigned to an exact location on the device
    Info (169086): Pin ALUSrcB[0] not assigned to an exact location on the device
    Info (169086): Pin ALUControl[1] not assigned to an exact location on the device
    Info (169086): Pin ALUControl[0] not assigned to an exact location on the device
    Info (169086): Pin ResultSrc[1] not assigned to an exact location on the device
    Info (169086): Pin ResultSrc[0] not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin PCWrite not assigned to an exact location on the device
    Info (169086): Pin RegSrc[1] not assigned to an exact location on the device
    Info (169086): Pin ImmSrc[1] not assigned to an exact location on the device
    Info (169086): Pin ImmSrc[0] not assigned to an exact location on the device
    Info (169086): Pin RegSrc[0] not assigned to an exact location on the device
    Info (169086): Pin ADRSrc not assigned to an exact location on the device
    Info (169086): Pin RegWrite not assigned to an exact location on the device
    Info (169086): Pin IRWrite not assigned to an exact location on the device
    Info (169086): Pin MemWrite not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multi_cycle_CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 12 nodes
    Warning (332126): Node "alp|Mux4~14|combout"
    Warning (332126): Node "alp|F~55|datac"
    Warning (332126): Node "alp|F~55|combout"
    Warning (332126): Node "alp|F~50|dataa"
    Warning (332126): Node "alp|F~50|combout"
    Warning (332126): Node "alp|Mux4~2|datab"
    Warning (332126): Node "alp|Mux4~2|combout"
    Warning (332126): Node "alp|Mux4~3|datac"
    Warning (332126): Node "alp|Mux4~3|combout"
    Warning (332126): Node "alp|Mux4~14|dataa"
    Warning (332126): Node "alp|Mux4~3|datad"
    Warning (332126): Node "alp|Mux4~14|datad"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst15|Mux5~0  from: dataa  to: combout
    Info (332098): Cell: inst15|Mux7~0  from: datab  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN J7 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node registerRes:inst18|reg_out[0]
Info (176353): Automatically promoted node ALP:alp|Mux18~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node EXTEND:inst26|Mux6~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node EXTEND:inst26|ext[0]
        Info (176357): Destination node EXTEND:inst26|ext[1]
        Info (176357): Destination node EXTEND:inst26|ext[2]
Info (176353): Automatically promoted node ALP:alp|Mux1~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 31 (unused VREF, 2.5V VCCIO, 19 input, 12 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170089): 4e+02 ns of routing delay (approximately 1.3% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X11_Y21 to location X21_Y31
Info (170194): Fitter routing operations ending: elapsed time is 00:00:24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 9.36 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Warning (169177): 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 2.5 V at J7
Info (144001): Generated suppressed messages file C:/Users/ahmet/Desktop/COMPUTER_ARCHITECTURE/LAB_4_MULTICYCLE/output_files/multi_cycle_CPU.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 5087 megabytes
    Info: Processing ended: Sun May 10 02:36:48 2020
    Info: Elapsed time: 00:00:58
    Info: Total CPU time (on all processors): 00:00:53


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/ahmet/Desktop/COMPUTER_ARCHITECTURE/LAB_4_MULTICYCLE/output_files/multi_cycle_CPU.fit.smsg.


