TimeQuest Timing Analyzer report for Multiclico
Mon Dec 10 20:44:27 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Multiclico                                         ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 70.52 MHz  ; 70.52 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -13.180 ; -1998.999     ;
; clk_rom ; -3.518  ; -221.525      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.525 ; 0.000         ;
; clk_rom ; 1.669 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -13.180 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.009     ; 14.207     ;
; -12.972 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.009     ; 13.999     ;
; -12.968 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.003     ;
; -12.967 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.002     ;
; -12.965 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.002     ;
; -12.959 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.998     ;
; -12.959 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.998     ;
; -12.959 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.004     ; 13.991     ;
; -12.957 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.001     ; 13.992     ;
; -12.947 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.001     ; 13.982     ;
; -12.946 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 13.978     ;
; -12.934 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 13.969     ;
; -12.934 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.001     ; 13.969     ;
; -12.933 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.972     ;
; -12.933 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.003      ; 13.972     ;
; -12.933 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.003      ; 13.972     ;
; -12.933 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.003      ; 13.972     ;
; -12.931 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.028     ; 13.939     ;
; -12.931 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.970     ;
; -12.931 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.970     ;
; -12.931 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.970     ;
; -12.931 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.970     ;
; -12.921 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.028     ; 13.929     ;
; -12.918 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.927     ;
; -12.918 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.927     ;
; -12.918 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.927     ;
; -12.918 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.927     ;
; -12.760 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 13.795     ;
; -12.759 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.001     ; 13.794     ;
; -12.757 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.001      ; 13.794     ;
; -12.751 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.790     ;
; -12.751 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.790     ;
; -12.751 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.004     ; 13.783     ;
; -12.749 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.001     ; 13.784     ;
; -12.739 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.001     ; 13.774     ;
; -12.738 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 13.770     ;
; -12.726 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 13.761     ;
; -12.726 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.001     ; 13.761     ;
; -12.725 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.764     ;
; -12.725 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.003      ; 13.764     ;
; -12.725 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.003      ; 13.764     ;
; -12.725 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.003      ; 13.764     ;
; -12.723 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.028     ; 13.731     ;
; -12.723 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.762     ;
; -12.723 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.762     ;
; -12.723 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.762     ;
; -12.723 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.762     ;
; -12.713 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.028     ; 13.721     ;
; -12.710 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.719     ;
; -12.710 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.719     ;
; -12.710 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.719     ;
; -12.710 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.719     ;
; -12.679 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.009     ; 13.706     ;
; -12.658 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.010     ; 13.684     ;
; -12.637 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.001      ; 13.674     ;
; -12.606 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.001      ; 13.643     ;
; -12.606 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.001      ; 13.643     ;
; -12.606 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.001      ; 13.643     ;
; -12.606 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.001      ; 13.643     ;
; -12.586 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.009     ; 13.613     ;
; -12.569 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.605     ;
; -12.514 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.009     ; 13.541     ;
; -12.475 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.010     ; 13.501     ;
; -12.467 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 13.502     ;
; -12.466 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.001     ; 13.501     ;
; -12.464 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.001      ; 13.501     ;
; -12.458 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.497     ;
; -12.458 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.497     ;
; -12.458 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.004     ; 13.490     ;
; -12.456 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.001     ; 13.491     ;
; -12.446 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.001     ; 13.481     ;
; -12.446 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.002     ; 13.480     ;
; -12.445 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 13.477     ;
; -12.445 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.002     ; 13.479     ;
; -12.443 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.479     ;
; -12.437 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 13.475     ;
; -12.437 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 13.475     ;
; -12.437 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.468     ;
; -12.435 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.002     ; 13.469     ;
; -12.433 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 13.468     ;
; -12.433 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.001     ; 13.468     ;
; -12.432 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.471     ;
; -12.432 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.003      ; 13.471     ;
; -12.432 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.003      ; 13.471     ;
; -12.432 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.003      ; 13.471     ;
; -12.430 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 13.467     ;
; -12.430 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.028     ; 13.438     ;
; -12.430 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.469     ;
; -12.430 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.469     ;
; -12.430 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.469     ;
; -12.430 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.469     ;
; -12.429 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.001      ; 13.466     ;
; -12.425 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.002     ; 13.459     ;
; -12.424 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.005     ; 13.455     ;
; -12.420 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.028     ; 13.428     ;
; -12.417 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.426     ;
; -12.417 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.426     ;
; -12.417 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.426     ;
; -12.417 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.426     ;
; -12.412 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.002     ; 13.446     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                            ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.518 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.541      ;
; -3.513 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.536      ;
; -3.486 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.509      ;
; -3.472 ; reg:ir|sr_out[0]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.484      ;
; -3.456 ; reg:ir|sr_out[0]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.468      ;
; -3.456 ; reg:ir|sr_out[0]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.468      ;
; -3.453 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.470      ;
; -3.438 ; reg:ir|sr_out[0]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.450      ;
; -3.437 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.454      ;
; -3.437 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.454      ;
; -3.431 ; reg:ir|sr_out[0]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.443      ;
; -3.419 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.436      ;
; -3.412 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.429      ;
; -3.408 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.427      ;
; -3.364 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.387      ;
; -3.360 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.383      ;
; -3.355 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.378      ;
; -3.355 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.378      ;
; -3.328 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.351      ;
; -3.325 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.348      ;
; -3.323 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.346      ;
; -3.301 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.324      ;
; -3.296 ; reg:ir|sr_out[1]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.308      ;
; -3.295 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.312      ;
; -3.294 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.317      ;
; -3.289 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.312      ;
; -3.280 ; reg:ir|sr_out[1]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.292      ;
; -3.280 ; reg:ir|sr_out[1]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.292      ;
; -3.279 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.296      ;
; -3.279 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.296      ;
; -3.277 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.300      ;
; -3.272 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.295      ;
; -3.263 ; reg:ir|sr_out[0]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.275      ;
; -3.262 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.285      ;
; -3.262 ; reg:ir|sr_out[1]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.274      ;
; -3.261 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.278      ;
; -3.255 ; reg:ir|sr_out[1]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.267      ;
; -3.254 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.271      ;
; -3.253 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.271      ;
; -3.252 ; reg:ir|sr_out[0]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.264      ;
; -3.252 ; reg:ir|sr_out[0]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.264      ;
; -3.250 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.269      ;
; -3.245 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.268      ;
; -3.244 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.261      ;
; -3.233 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.250      ;
; -3.233 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.250      ;
; -3.229 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.246      ;
; -3.213 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.230      ;
; -3.213 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.230      ;
; -3.212 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.229      ;
; -3.206 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.229      ;
; -3.203 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.220      ;
; -3.197 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.220      ;
; -3.196 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.213      ;
; -3.196 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.213      ;
; -3.195 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.212      ;
; -3.193 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.210      ;
; -3.188 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.205      ;
; -3.184 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.203      ;
; -3.183 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.200      ;
; -3.181 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.198      ;
; -3.178 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.195      ;
; -3.171 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.188      ;
; -3.170 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.187      ;
; -3.167 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.184      ;
; -3.167 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.186      ;
; -3.167 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.190      ;
; -3.165 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.188      ;
; -3.164 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.181      ;
; -3.151 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.168      ;
; -3.151 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.174      ;
; -3.149 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.166      ;
; -3.143 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.166      ;
; -3.140 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.163      ;
; -3.137 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.154      ;
; -3.131 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.154      ;
; -3.123 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.146      ;
; -3.121 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.138      ;
; -3.120 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.137      ;
; -3.114 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.137      ;
; -3.101 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.124      ;
; -3.101 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.118      ;
; -3.099 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.122      ;
; -3.098 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.115      ;
; -3.090 ; reg:ir|sr_out[1]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.102      ;
; -3.086 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.103      ;
; -3.084 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.107      ;
; -3.082 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.105      ;
; -3.082 ; reg:ir|sr_out[1]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.094      ;
; -3.078 ; reg:ir|sr_out[1]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.090      ;
; -3.077 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.100      ;
; -3.075 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.092      ;
; -3.075 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.092      ;
; -3.067 ; reg:pc|sr_out[9]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.077      ;
; -3.063 ; reg:ir|sr_out[26]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.086      ;
; -3.062 ; regbuf:rgB|sr_out[19]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.077      ;
; -3.061 ; reg:ir|sr_out[0]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.073      ;
; -3.060 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.083      ;
; -3.059 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.077      ;
; -3.058 ; reg:ir|sr_out[26]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.081      ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.525 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgA|sr_out[31]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; breg:bcoreg|breg32_rtl_1_bypass[49]       ; regbuf:rgB|sr_out[19]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.532 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgB|sr_out[15]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.536 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.657 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.923      ;
; 0.709 ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; regbuf:rgB|sr_out[22]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.975      ;
; 0.727 ; breg:bcoreg|breg32_rtl_1_bypass[53]       ; regbuf:rgA|sr_out[21]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.993      ;
; 0.806 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; regbuf:regULA|sr_out[3]                   ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.817 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgB|sr_out[24]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.824 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.832 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[13]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.833 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.835 ; breg:bcoreg|breg32_rtl_1_bypass[65]       ; regbuf:rgA|sr_out[27]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.841 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.890 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writemem_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.156      ;
; 0.950 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgB|sr_out[25]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.216      ;
; 0.956 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgA|sr_out[30]                                                                             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.224      ;
; 0.974 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[12]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.240      ;
; 0.985 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.251      ;
; 0.992 ; regbuf:regULA|sr_out[2]                   ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.994 ; regbuf:regULA|sr_out[20]                  ; reg:pc|sr_out[20]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.260      ;
; 0.997 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 1.001 ; breg:bcoreg|breg32_rtl_1_bypass[45]       ; regbuf:rgB|sr_out[17]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.267      ;
; 1.006 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.272      ;
; 1.007 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 1.270      ;
; 1.009 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 1.272      ;
; 1.025 ; breg:bcoreg|breg32_rtl_1_bypass[57]       ; regbuf:rgB|sr_out[23]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.291      ;
; 1.056 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.322      ;
; 1.071 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[10]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.337      ;
; 1.121 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgA|sr_out[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.389      ;
; 1.146 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.410      ;
; 1.146 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[13]                                                                                 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.410      ;
; 1.146 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.410      ;
; 1.146 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[9]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.410      ;
; 1.146 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.410      ;
; 1.149 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.414      ;
; 1.211 ; breg:bcoreg|breg32_rtl_1_bypass[53]       ; regbuf:rgB|sr_out[21]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.217 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.219 ; regbuf:rgA|sr_out[21]                     ; regbuf:regULA|sr_out[21]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.485      ;
; 1.225 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.226 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.235 ; regbuf:regULA|sr_out[21]                  ; breg:bcoreg|breg32_rtl_1_bypass[53]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.244 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.511      ;
; 1.249 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.249 ; breg:bcoreg|breg32_rtl_1_bypass[51]       ; regbuf:rgA|sr_out[20]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.250 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.516      ;
; 1.258 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.524      ;
; 1.266 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.003      ; 1.535      ;
; 1.271 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.537      ;
; 1.301 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                 ; clk          ; clk         ; 0.000        ; 0.011      ; 1.578      ;
; 1.313 ; breg:bcoreg|breg32_rtl_1_bypass[57]       ; regbuf:rgA|sr_out[23]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 1.580      ;
; 1.318 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgA|sr_out[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 1.588      ;
; 1.329 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                             ; clk          ; clk         ; 0.000        ; -0.005     ; 1.590      ;
; 1.344 ; reg:pc|sr_out[26]                         ; regbuf:regULA|sr_out[26]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.610      ;
; 1.349 ; reg:pc|sr_out[20]                         ; regbuf:regULA|sr_out[20]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.615      ;
; 1.372 ; reg:pc|sr_out[21]                         ; regbuf:regULA|sr_out[21]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.638      ;
; 1.377 ; reg:pc|sr_out[24]                         ; regbuf:regULA|sr_out[24]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.643      ;
; 1.377 ; regbuf:rgA|sr_out[20]                     ; regbuf:regULA|sr_out[20]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.643      ;
; 1.380 ; reg:ir|sr_out[12]                         ; reg:pc|sr_out[14]                                                                                 ; clk          ; clk         ; 0.000        ; -0.026     ; 1.620      ;
; 1.469 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                 ; clk          ; clk         ; 0.000        ; 0.006      ; 1.741      ;
; 1.471 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[11]                                                                             ; clk          ; clk         ; 0.000        ; -0.022     ; 1.715      ;
; 1.486 ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; regbuf:rgA|sr_out[22]                                                                             ; clk          ; clk         ; 0.000        ; 0.004      ; 1.756      ;
; 1.496 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.761      ;
; 1.503 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgB|sr_out[14]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.769      ;
; 1.508 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.775      ;
; 1.512 ; regbuf:rgA|sr_out[24]                     ; regbuf:regULA|sr_out[24]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.778      ;
; 1.514 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                             ; clk          ; clk         ; 0.000        ; 0.007      ; 1.787      ;
; 1.515 ; breg:bcoreg|breg32_rtl_1_bypass[45]       ; regbuf:rgA|sr_out[17]                                                                             ; clk          ; clk         ; 0.000        ; 0.005      ; 1.786      ;
; 1.523 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.789      ;
; 1.537 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgB|sr_out[30]                                                                             ; clk          ; clk         ; 0.000        ; 0.013      ; 1.816      ;
; 1.538 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.802      ;
; 1.544 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.810      ;
; 1.554 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[1]                                                                                  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.816      ;
; 1.614 ; regbuf:regULA|sr_out[3]                   ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.903      ;
; 1.618 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                 ; clk          ; clk         ; 0.000        ; 0.006      ; 1.890      ;
; 1.619 ; regbuf:rgA|sr_out[6]                      ; reg:pc|sr_out[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.885      ;
; 1.620 ; reg:ir|sr_out[10]                         ; reg:pc|sr_out[12]                                                                                 ; clk          ; clk         ; 0.000        ; -0.026     ; 1.860      ;
; 1.620 ; regbuf:rgA|sr_out[6]                      ; regbuf:regULA|sr_out[6]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.886      ;
; 1.632 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgA|sr_out[29]                                                                             ; clk          ; clk         ; 0.000        ; 0.005      ; 1.903      ;
; 1.643 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[29]                                                                                 ; clk          ; clk         ; 0.000        ; 0.006      ; 1.915      ;
; 1.647 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                 ; clk          ; clk         ; 0.000        ; 0.006      ; 1.919      ;
; 1.654 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                               ; clk          ; clk         ; 0.000        ; -0.004     ; 1.916      ;
; 1.655 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                               ; clk          ; clk         ; 0.000        ; -0.004     ; 1.917      ;
; 1.657 ; reg:ir|sr_out[22]                         ; reg:pc|sr_out[24]                                                                                 ; clk          ; clk         ; 0.000        ; 0.010      ; 1.933      ;
; 1.660 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[0]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.925      ;
; 1.660 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[2]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.925      ;
; 1.666 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|breg32_rtl_1_bypass[51]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.932      ;
; 1.669 ; regbuf:regULA|sr_out[12]                  ; breg:bcoreg|breg32_rtl_1_bypass[35]                                                               ; clk          ; clk         ; 0.000        ; -0.006     ; 1.929      ;
; 1.675 ; reg:ir|sr_out[19]                         ; reg:pc|sr_out[21]                                                                                 ; clk          ; clk         ; 0.000        ; 0.008      ; 1.949      ;
; 1.675 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 1.937      ;
; 1.689 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 1.959      ;
; 1.695 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 1.965      ;
; 1.700 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 1.970      ;
; 1.700 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 1.970      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.669 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.962      ;
; 1.767 ; regbuf:rgB|sr_out[3]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.054      ;
; 1.781 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.068      ;
; 1.874 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.156      ;
; 2.045 ; reg:ir|sr_out[26]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.327      ;
; 2.106 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.388      ;
; 2.123 ; regbuf:rgB|sr_out[14]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.415      ;
; 2.129 ; reg:pc|sr_out[8]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.414      ;
; 2.144 ; reg:pc|sr_out[2]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.427      ;
; 2.149 ; regbuf:rgB|sr_out[5]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.435      ;
; 2.157 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.443      ;
; 2.174 ; reg:pc|sr_out[2]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.463      ;
; 2.178 ; reg:pc|sr_out[8]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.457      ;
; 2.187 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.479      ;
; 2.224 ; regbuf:rgB|sr_out[9]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.516      ;
; 2.251 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.537      ;
; 2.269 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.561      ;
; 2.290 ; regbuf:rgB|sr_out[1]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.576      ;
; 2.338 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.624      ;
; 2.344 ; regbuf:rgB|sr_out[25]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.630      ;
; 2.371 ; regbuf:rgB|sr_out[1]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.657      ;
; 2.384 ; reg:ir|sr_out[1]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.661      ;
; 2.395 ; regbuf:rgB|sr_out[4]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.675      ;
; 2.397 ; regbuf:rgB|sr_out[6]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.683      ;
; 2.407 ; regbuf:rgB|sr_out[6]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.687      ;
; 2.420 ; regbuf:rgB|sr_out[7]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.710      ;
; 2.425 ; reg:pc|sr_out[7]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.704      ;
; 2.426 ; regbuf:rgB|sr_out[4]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.712      ;
; 2.427 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.709      ;
; 2.443 ; reg:pc|sr_out[7]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.728      ;
; 2.444 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.726      ;
; 2.496 ; reg:ir|sr_out[0]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.779      ;
; 2.507 ; regbuf:rgB|sr_out[6]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.793      ;
; 2.510 ; regbuf:rgB|sr_out[11]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.807      ;
; 2.510 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.792      ;
; 2.525 ; regbuf:rgB|sr_out[5]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.817      ;
; 2.534 ; regbuf:rgB|sr_out[29]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.817      ;
; 2.535 ; regbuf:rgB|sr_out[2]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.822      ;
; 2.536 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.823      ;
; 2.538 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.830      ;
; 2.559 ; regbuf:rgB|sr_out[12]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.851      ;
; 2.566 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.859      ;
; 2.577 ; regbuf:rgB|sr_out[0]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.866      ;
; 2.584 ; regbuf:regULA|sr_out[8]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.869      ;
; 2.587 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.873      ;
; 2.588 ; regbuf:rgB|sr_out[1]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.868      ;
; 2.590 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.876      ;
; 2.591 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.877      ;
; 2.596 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.882      ;
; 2.597 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.883      ;
; 2.611 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.903      ;
; 2.614 ; regbuf:regULA|sr_out[8]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.893      ;
; 2.614 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.906      ;
; 2.626 ; regbuf:rgB|sr_out[0]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.909      ;
; 2.639 ; regbuf:rgB|sr_out[4]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.925      ;
; 2.642 ; reg:pc|sr_out[6]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.931      ;
; 2.644 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.930      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.648 ; regbuf:rgB|sr_out[16]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.938      ;
; 2.651 ; regbuf:rgB|sr_out[3]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.938      ;
; 2.654 ; regbuf:rgB|sr_out[8]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.943      ;
; 2.657 ; regbuf:rgB|sr_out[13]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.949      ;
; 2.666 ; reg:ir|sr_out[1]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.949      ;
; 2.668 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.950      ;
; 2.672 ; regbuf:rgB|sr_out[7]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.956      ;
; 2.672 ; reg:pc|sr_out[6]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.955      ;
; 2.692 ; regbuf:rgB|sr_out[10]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.984      ;
; 2.725 ; regbuf:rgB|sr_out[14]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 3.011      ;
; 2.731 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 3.013      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.427 ; 2.427 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.095 ; -0.095 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 20.563 ; 20.563 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.743 ; 19.743 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 17.181 ; 17.181 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 17.608 ; 17.608 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.074 ; 18.074 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 19.095 ; 19.095 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.409 ; 18.409 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 20.563 ; 20.563 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 19.176 ; 19.176 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 19.043 ; 19.043 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 18.027 ; 18.027 ; Rise       ; clk             ;
;  data[10] ; clk        ; 17.968 ; 17.968 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.400 ; 18.400 ; Rise       ; clk             ;
;  data[12] ; clk        ; 18.540 ; 18.540 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.363 ; 18.363 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.222 ; 19.222 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.065 ; 17.065 ; Rise       ; clk             ;
;  data[16] ; clk        ; 17.804 ; 17.804 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.746 ; 18.746 ; Rise       ; clk             ;
;  data[18] ; clk        ; 18.780 ; 18.780 ; Rise       ; clk             ;
;  data[19] ; clk        ; 17.838 ; 17.838 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.370 ; 19.370 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.243 ; 18.243 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.655 ; 19.655 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.620 ; 18.620 ; Rise       ; clk             ;
;  data[24] ; clk        ; 20.213 ; 20.213 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.340 ; 18.340 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.350 ; 20.350 ; Rise       ; clk             ;
;  data[27] ; clk        ; 18.218 ; 18.218 ; Rise       ; clk             ;
;  data[28] ; clk        ; 19.587 ; 19.587 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.541 ; 18.541 ; Rise       ; clk             ;
;  data[30] ; clk        ; 17.659 ; 17.659 ; Rise       ; clk             ;
;  data[31] ; clk        ; 16.864 ; 16.864 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 12.907 ; 12.907 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.573 ; 11.573 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.768 ; 12.768 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.830 ; 12.830 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.777 ; 11.777 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.907 ; 12.907 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.475 ; 12.475 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.160 ; 12.160 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.481 ; 12.481 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.227 ; 12.227 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.280 ; 12.280 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.116 ; 12.116 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.309 ; 12.309 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.119 ; 12.119 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.187 ; 12.187 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.355 ; 11.355 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 11.288 ; 11.288 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.203 ; 12.203 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 11.841 ; 11.841 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.473 ; 11.473 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.503 ; 12.503 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.581 ; 11.581 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.503 ; 11.503 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.087 ; 12.087 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.397 ; 12.397 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.692 ; 11.692 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.375 ; 12.375 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.213 ; 12.213 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.588 ; 11.588 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.361 ; 12.361 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.612 ; 12.612 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 12.225 ; 12.225 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.835 ; 12.835 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 7.823  ; 7.823  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 10.107 ; 10.107 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.282  ; 9.282  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 8.727  ; 8.727  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.690  ; 9.690  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 10.407 ; 10.407 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 8.730  ; 8.730  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.820  ; 8.820  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 10.038 ; 10.038 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.088  ; 8.088  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.401  ; 9.401  ; Rise       ; clk             ;
;  data[10] ; clk        ; 8.181  ; 8.181  ; Rise       ; clk             ;
;  data[11] ; clk        ; 8.447  ; 8.447  ; Rise       ; clk             ;
;  data[12] ; clk        ; 8.933  ; 8.933  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.772  ; 9.772  ; Rise       ; clk             ;
;  data[14] ; clk        ; 8.513  ; 8.513  ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.034  ; 8.034  ; Rise       ; clk             ;
;  data[16] ; clk        ; 7.823  ; 7.823  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.218  ; 9.218  ; Rise       ; clk             ;
;  data[18] ; clk        ; 8.423  ; 8.423  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.432  ; 9.432  ; Rise       ; clk             ;
;  data[20] ; clk        ; 8.491  ; 8.491  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.901  ; 9.901  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.356  ; 9.356  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.068  ; 9.068  ; Rise       ; clk             ;
;  data[24] ; clk        ; 8.320  ; 8.320  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.508  ; 9.508  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.694  ; 9.694  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.092  ; 9.092  ; Rise       ; clk             ;
;  data[28] ; clk        ; 10.422 ; 10.422 ; Rise       ; clk             ;
;  data[29] ; clk        ; 10.016 ; 10.016 ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.178  ; 9.178  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.705  ; 9.705  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.288 ; 11.288 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.573 ; 11.573 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.768 ; 12.768 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.830 ; 12.830 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.777 ; 11.777 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.907 ; 12.907 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.475 ; 12.475 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.160 ; 12.160 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.481 ; 12.481 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.227 ; 12.227 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.280 ; 12.280 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.116 ; 12.116 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.309 ; 12.309 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.119 ; 12.119 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.187 ; 12.187 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.355 ; 11.355 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 11.288 ; 11.288 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.203 ; 12.203 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 11.841 ; 11.841 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.473 ; 11.473 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.503 ; 12.503 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.581 ; 11.581 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.503 ; 11.503 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.087 ; 12.087 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.397 ; 12.397 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.692 ; 11.692 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.375 ; 12.375 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.213 ; 12.213 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.588 ; 11.588 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.361 ; 12.361 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.612 ; 12.612 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 12.225 ; 12.225 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.835 ; 12.835 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 13.442 ; 13.442 ; 13.442 ; 13.442 ;
; debug[0]   ; data[1]     ; 12.712 ; 12.712 ; 12.712 ; 12.712 ;
; debug[0]   ; data[2]     ; 12.613 ; 12.613 ; 12.613 ; 12.613 ;
; debug[0]   ; data[3]     ; 12.763 ; 12.763 ; 12.763 ; 12.763 ;
; debug[0]   ; data[4]     ; 11.900 ; 11.900 ; 11.900 ; 11.900 ;
; debug[0]   ; data[5]     ; 11.713 ; 11.713 ; 11.713 ; 11.713 ;
; debug[0]   ; data[6]     ; 14.092 ; 14.092 ; 14.092 ; 14.092 ;
; debug[0]   ; data[7]     ; 13.536 ; 13.536 ; 13.536 ; 13.536 ;
; debug[0]   ; data[8]     ; 13.152 ; 13.152 ; 13.152 ; 13.152 ;
; debug[0]   ; data[9]     ; 12.677 ; 12.677 ; 12.677 ; 12.677 ;
; debug[0]   ; data[10]    ; 12.164 ; 12.164 ; 12.164 ; 12.164 ;
; debug[0]   ; data[11]    ; 12.384 ; 12.384 ; 12.384 ; 12.384 ;
; debug[0]   ; data[12]    ; 13.062 ; 13.062 ; 13.062 ; 13.062 ;
; debug[0]   ; data[13]    ; 12.785 ; 12.785 ; 12.785 ; 12.785 ;
; debug[0]   ; data[14]    ; 12.428 ; 12.428 ; 12.428 ; 12.428 ;
; debug[0]   ; data[15]    ; 12.054 ; 12.054 ; 12.054 ; 12.054 ;
; debug[0]   ; data[16]    ; 13.334 ; 13.334 ; 13.334 ; 13.334 ;
; debug[0]   ; data[17]    ; 12.608 ; 12.608 ; 12.608 ; 12.608 ;
; debug[0]   ; data[18]    ; 12.822 ; 12.822 ; 12.822 ; 12.822 ;
; debug[0]   ; data[19]    ; 12.782 ; 12.782 ; 12.782 ; 12.782 ;
; debug[0]   ; data[20]    ; 13.698 ; 13.698 ; 13.698 ; 13.698 ;
; debug[0]   ; data[21]    ; 12.203 ; 12.203 ; 12.203 ; 12.203 ;
; debug[0]   ; data[22]    ; 14.279 ; 14.279 ; 14.279 ; 14.279 ;
; debug[0]   ; data[23]    ; 13.073 ; 13.073 ; 13.073 ; 13.073 ;
; debug[0]   ; data[24]    ; 12.782 ; 12.782 ; 12.782 ; 12.782 ;
; debug[0]   ; data[25]    ; 12.172 ; 12.172 ; 12.172 ; 12.172 ;
; debug[0]   ; data[26]    ; 13.172 ; 13.172 ; 13.172 ; 13.172 ;
; debug[0]   ; data[27]    ; 11.980 ; 11.980 ; 11.980 ; 11.980 ;
; debug[0]   ; data[28]    ; 13.643 ; 13.643 ; 13.643 ; 13.643 ;
; debug[0]   ; data[29]    ; 12.938 ; 12.938 ; 12.938 ; 12.938 ;
; debug[0]   ; data[30]    ; 11.425 ; 11.425 ; 11.425 ; 11.425 ;
; debug[0]   ; data[31]    ; 11.497 ; 11.497 ; 11.497 ; 11.497 ;
; debug[1]   ; data[0]     ; 13.967 ; 13.967 ; 13.967 ; 13.967 ;
; debug[1]   ; data[1]     ; 13.115 ; 13.115 ; 13.115 ; 13.115 ;
; debug[1]   ; data[2]     ; 12.862 ; 12.862 ; 12.862 ; 12.862 ;
; debug[1]   ; data[3]     ; 13.947 ; 13.947 ; 13.947 ; 13.947 ;
; debug[1]   ; data[4]     ; 11.793 ; 11.793 ; 11.793 ; 11.793 ;
; debug[1]   ; data[5]     ; 11.357 ; 11.357 ; 11.357 ; 11.357 ;
; debug[1]   ; data[6]     ; 14.072 ; 14.072 ; 14.072 ; 14.072 ;
; debug[1]   ; data[7]     ; 13.781 ; 13.781 ; 13.781 ; 13.781 ;
; debug[1]   ; data[8]     ; 13.412 ; 13.412 ; 13.412 ; 13.412 ;
; debug[1]   ; data[9]     ; 12.172 ; 12.172 ; 12.172 ; 12.172 ;
; debug[1]   ; data[10]    ; 11.844 ; 11.844 ; 11.844 ; 11.844 ;
; debug[1]   ; data[11]    ; 12.004 ; 12.004 ; 12.004 ; 12.004 ;
; debug[1]   ; data[12]    ; 13.085 ; 13.085 ; 13.085 ; 13.085 ;
; debug[1]   ; data[13]    ; 13.248 ; 13.248 ; 13.248 ; 13.248 ;
; debug[1]   ; data[14]    ; 12.163 ; 12.163 ; 12.163 ; 12.163 ;
; debug[1]   ; data[15]    ; 12.648 ; 12.648 ; 12.648 ; 12.648 ;
; debug[1]   ; data[16]    ; 12.525 ; 12.525 ; 12.525 ; 12.525 ;
; debug[1]   ; data[17]    ; 12.129 ; 12.129 ; 12.129 ; 12.129 ;
; debug[1]   ; data[18]    ; 12.374 ; 12.374 ; 12.374 ; 12.374 ;
; debug[1]   ; data[19]    ; 12.310 ; 12.310 ; 12.310 ; 12.310 ;
; debug[1]   ; data[20]    ; 13.254 ; 13.254 ; 13.254 ; 13.254 ;
; debug[1]   ; data[21]    ; 13.000 ; 13.000 ; 13.000 ; 13.000 ;
; debug[1]   ; data[22]    ; 14.213 ; 14.213 ; 14.213 ; 14.213 ;
; debug[1]   ; data[23]    ; 13.150 ; 13.150 ; 13.150 ; 13.150 ;
; debug[1]   ; data[24]    ; 12.282 ; 12.282 ; 12.282 ; 12.282 ;
; debug[1]   ; data[25]    ; 11.911 ; 11.911 ; 11.911 ; 11.911 ;
; debug[1]   ; data[26]    ; 13.253 ; 13.253 ; 13.253 ; 13.253 ;
; debug[1]   ; data[27]    ; 11.715 ; 11.715 ; 11.715 ; 11.715 ;
; debug[1]   ; data[28]    ; 13.530 ; 13.530 ; 13.530 ; 13.530 ;
; debug[1]   ; data[29]    ; 12.640 ; 12.640 ; 12.640 ; 12.640 ;
; debug[1]   ; data[30]    ; 12.372 ; 12.372 ; 12.372 ; 12.372 ;
; debug[1]   ; data[31]    ; 11.581 ; 11.581 ; 11.581 ; 11.581 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 13.442 ; 13.442 ; 13.442 ; 13.442 ;
; debug[0]   ; data[1]     ; 12.340 ; 12.340 ; 12.340 ; 12.340 ;
; debug[0]   ; data[2]     ; 12.613 ; 12.613 ; 12.613 ; 12.613 ;
; debug[0]   ; data[3]     ; 11.689 ; 11.689 ; 11.689 ; 11.689 ;
; debug[0]   ; data[4]     ; 11.900 ; 11.900 ; 11.900 ; 11.900 ;
; debug[0]   ; data[5]     ; 11.184 ; 11.184 ; 11.184 ; 11.184 ;
; debug[0]   ; data[6]     ; 14.092 ; 14.092 ; 14.092 ; 14.092 ;
; debug[0]   ; data[7]     ; 12.178 ; 12.178 ; 12.178 ; 12.178 ;
; debug[0]   ; data[8]     ; 13.152 ; 13.152 ; 13.152 ; 13.152 ;
; debug[0]   ; data[9]     ; 11.707 ; 11.707 ; 11.707 ; 11.707 ;
; debug[0]   ; data[10]    ; 12.164 ; 12.164 ; 12.164 ; 12.164 ;
; debug[0]   ; data[11]    ; 11.391 ; 11.391 ; 11.391 ; 11.391 ;
; debug[0]   ; data[12]    ; 13.062 ; 13.062 ; 13.062 ; 13.062 ;
; debug[0]   ; data[13]    ; 12.088 ; 12.088 ; 12.088 ; 12.088 ;
; debug[0]   ; data[14]    ; 12.428 ; 12.428 ; 12.428 ; 12.428 ;
; debug[0]   ; data[15]    ; 11.096 ; 11.096 ; 11.096 ; 11.096 ;
; debug[0]   ; data[16]    ; 13.334 ; 13.334 ; 13.334 ; 13.334 ;
; debug[0]   ; data[17]    ; 12.113 ; 12.113 ; 12.113 ; 12.113 ;
; debug[0]   ; data[18]    ; 12.822 ; 12.822 ; 12.822 ; 12.822 ;
; debug[0]   ; data[19]    ; 11.837 ; 11.837 ; 11.837 ; 11.837 ;
; debug[0]   ; data[20]    ; 13.698 ; 13.698 ; 13.698 ; 13.698 ;
; debug[0]   ; data[21]    ; 11.542 ; 11.542 ; 11.542 ; 11.542 ;
; debug[0]   ; data[22]    ; 14.279 ; 14.279 ; 14.279 ; 14.279 ;
; debug[0]   ; data[23]    ; 11.898 ; 11.898 ; 11.898 ; 11.898 ;
; debug[0]   ; data[24]    ; 12.782 ; 12.782 ; 12.782 ; 12.782 ;
; debug[0]   ; data[25]    ; 11.263 ; 11.263 ; 11.263 ; 11.263 ;
; debug[0]   ; data[26]    ; 13.172 ; 13.172 ; 13.172 ; 13.172 ;
; debug[0]   ; data[27]    ; 11.585 ; 11.585 ; 11.585 ; 11.585 ;
; debug[0]   ; data[28]    ; 13.643 ; 13.643 ; 13.643 ; 13.643 ;
; debug[0]   ; data[29]    ; 11.934 ; 11.934 ; 11.934 ; 11.934 ;
; debug[0]   ; data[30]    ; 11.425 ; 11.425 ; 11.425 ; 11.425 ;
; debug[0]   ; data[31]    ; 11.401 ; 11.401 ; 11.401 ; 11.401 ;
; debug[1]   ; data[0]     ; 11.671 ; 11.671 ; 11.671 ; 11.671 ;
; debug[1]   ; data[1]     ; 13.115 ; 13.115 ; 13.115 ; 13.115 ;
; debug[1]   ; data[2]     ; 12.187 ; 12.187 ; 12.187 ; 12.187 ;
; debug[1]   ; data[3]     ; 13.947 ; 13.947 ; 13.947 ; 13.947 ;
; debug[1]   ; data[4]     ; 11.367 ; 11.367 ; 11.367 ; 11.367 ;
; debug[1]   ; data[5]     ; 11.357 ; 11.357 ; 11.357 ; 11.357 ;
; debug[1]   ; data[6]     ; 12.704 ; 12.704 ; 12.704 ; 12.704 ;
; debug[1]   ; data[7]     ; 13.781 ; 13.781 ; 13.781 ; 13.781 ;
; debug[1]   ; data[8]     ; 12.702 ; 12.702 ; 12.702 ; 12.702 ;
; debug[1]   ; data[9]     ; 12.172 ; 12.172 ; 12.172 ; 12.172 ;
; debug[1]   ; data[10]    ; 11.747 ; 11.747 ; 11.747 ; 11.747 ;
; debug[1]   ; data[11]    ; 12.004 ; 12.004 ; 12.004 ; 12.004 ;
; debug[1]   ; data[12]    ; 11.665 ; 11.665 ; 11.665 ; 11.665 ;
; debug[1]   ; data[13]    ; 13.248 ; 13.248 ; 13.248 ; 13.248 ;
; debug[1]   ; data[14]    ; 11.468 ; 11.468 ; 11.468 ; 11.468 ;
; debug[1]   ; data[15]    ; 12.648 ; 12.648 ; 12.648 ; 12.648 ;
; debug[1]   ; data[16]    ; 12.071 ; 12.071 ; 12.071 ; 12.071 ;
; debug[1]   ; data[17]    ; 12.129 ; 12.129 ; 12.129 ; 12.129 ;
; debug[1]   ; data[18]    ; 12.322 ; 12.322 ; 12.322 ; 12.322 ;
; debug[1]   ; data[19]    ; 12.310 ; 12.310 ; 12.310 ; 12.310 ;
; debug[1]   ; data[20]    ; 12.107 ; 12.107 ; 12.107 ; 12.107 ;
; debug[1]   ; data[21]    ; 13.000 ; 13.000 ; 13.000 ; 13.000 ;
; debug[1]   ; data[22]    ; 11.436 ; 11.436 ; 11.436 ; 11.436 ;
; debug[1]   ; data[23]    ; 13.150 ; 13.150 ; 13.150 ; 13.150 ;
; debug[1]   ; data[24]    ; 11.853 ; 11.853 ; 11.853 ; 11.853 ;
; debug[1]   ; data[25]    ; 11.911 ; 11.911 ; 11.911 ; 11.911 ;
; debug[1]   ; data[26]    ; 11.768 ; 11.768 ; 11.768 ; 11.768 ;
; debug[1]   ; data[27]    ; 11.715 ; 11.715 ; 11.715 ; 11.715 ;
; debug[1]   ; data[28]    ; 11.633 ; 11.633 ; 11.633 ; 11.633 ;
; debug[1]   ; data[29]    ; 12.640 ; 12.640 ; 12.640 ; 12.640 ;
; debug[1]   ; data[30]    ; 11.705 ; 11.705 ; 11.705 ; 11.705 ;
; debug[1]   ; data[31]    ; 11.581 ; 11.581 ; 11.581 ; 11.581 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.471 ; -836.341      ;
; clk_rom ; -1.460 ; -88.620       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.240 ; 0.000         ;
; clk_rom ; 0.737 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.471 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.009     ; 6.494      ;
; -5.380 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.411      ;
; -5.379 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.009     ; 6.402      ;
; -5.377 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.408      ;
; -5.373 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.406      ;
; -5.370 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.398      ;
; -5.368 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.403      ;
; -5.367 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.402      ;
; -5.361 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.024     ; 6.369      ;
; -5.361 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.392      ;
; -5.361 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.389      ;
; -5.359 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.024     ; 6.367      ;
; -5.357 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.022     ; 6.367      ;
; -5.357 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.022     ; 6.367      ;
; -5.357 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.022     ; 6.367      ;
; -5.357 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.022     ; 6.367      ;
; -5.355 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.386      ;
; -5.346 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.377      ;
; -5.346 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.380      ;
; -5.346 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.380      ;
; -5.346 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.380      ;
; -5.346 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.380      ;
; -5.346 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.380      ;
; -5.346 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.380      ;
; -5.346 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.380      ;
; -5.346 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.377      ;
; -5.346 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.380      ;
; -5.288 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.319      ;
; -5.285 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.316      ;
; -5.281 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.314      ;
; -5.278 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.306      ;
; -5.276 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.311      ;
; -5.275 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.310      ;
; -5.269 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.024     ; 6.277      ;
; -5.269 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.300      ;
; -5.269 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.297      ;
; -5.267 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.024     ; 6.275      ;
; -5.265 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.022     ; 6.275      ;
; -5.265 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.022     ; 6.275      ;
; -5.265 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.022     ; 6.275      ;
; -5.265 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.022     ; 6.275      ;
; -5.263 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.294      ;
; -5.255 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.009     ; 6.278      ;
; -5.254 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.285      ;
; -5.254 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.288      ;
; -5.254 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.288      ;
; -5.254 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.288      ;
; -5.254 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.288      ;
; -5.254 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.288      ;
; -5.254 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.288      ;
; -5.254 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.288      ;
; -5.254 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.285      ;
; -5.254 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.288      ;
; -5.249 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.271      ;
; -5.226 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.258      ;
; -5.214 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.246      ;
; -5.180 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.212      ;
; -5.180 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.212      ;
; -5.180 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.212      ;
; -5.180 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.212      ;
; -5.174 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.196      ;
; -5.164 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.195      ;
; -5.161 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.192      ;
; -5.158 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.188      ;
; -5.157 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.190      ;
; -5.155 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.185      ;
; -5.154 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.182      ;
; -5.152 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.187      ;
; -5.151 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.186      ;
; -5.151 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.183      ;
; -5.148 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.175      ;
; -5.146 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.180      ;
; -5.145 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.024     ; 6.153      ;
; -5.145 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.176      ;
; -5.145 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.173      ;
; -5.145 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.179      ;
; -5.143 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.024     ; 6.151      ;
; -5.141 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.022     ; 6.151      ;
; -5.141 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.022     ; 6.151      ;
; -5.141 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.022     ; 6.151      ;
; -5.141 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.022     ; 6.151      ;
; -5.139 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.170      ;
; -5.139 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.025     ; 6.146      ;
; -5.139 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.002     ; 6.169      ;
; -5.139 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.166      ;
; -5.137 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.025     ; 6.144      ;
; -5.135 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.023     ; 6.144      ;
; -5.135 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.023     ; 6.144      ;
; -5.135 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.023     ; 6.144      ;
; -5.135 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.023     ; 6.144      ;
; -5.135 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.175      ;
; -5.133 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.002     ; 6.163      ;
; -5.132 ; reg:pc|sr_out[4]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.009     ; 6.155      ;
; -5.132 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.172      ;
; -5.130 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.161      ;
; -5.130 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.164      ;
; -5.130 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.164      ;
; -5.130 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.164      ;
; -5.130 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.164      ;
; -5.130 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.164      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.011 ; reg:ir|sr_out[0]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 2.065      ;
; -1.003 ; reg:ir|sr_out[0]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 2.057      ;
; -1.000 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.063      ;
; -0.997 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.060      ;
; -0.995 ; reg:ir|sr_out[0]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 2.049      ;
; -0.991 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 2.050      ;
; -0.986 ; reg:ir|sr_out[0]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 2.040      ;
; -0.983 ; reg:ir|sr_out[0]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 2.037      ;
; -0.983 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 2.042      ;
; -0.978 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.041      ;
; -0.975 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 2.034      ;
; -0.966 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 2.025      ;
; -0.963 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 2.022      ;
; -0.962 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 2.022      ;
; -0.947 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 2.007      ;
; -0.945 ; reg:ir|sr_out[1]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 1.999      ;
; -0.939 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.002      ;
; -0.937 ; reg:ir|sr_out[1]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 1.991      ;
; -0.937 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.996      ;
; -0.934 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.997      ;
; -0.929 ; reg:ir|sr_out[1]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 1.983      ;
; -0.921 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.984      ;
; -0.920 ; reg:ir|sr_out[1]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 1.974      ;
; -0.918 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.981      ;
; -0.917 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.980      ;
; -0.917 ; reg:ir|sr_out[1]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 1.971      ;
; -0.913 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.976      ;
; -0.912 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.971      ;
; -0.908 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.971      ;
; -0.905 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.968      ;
; -0.904 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.963      ;
; -0.901 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.964      ;
; -0.899 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.958      ;
; -0.899 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.962      ;
; -0.896 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.955      ;
; -0.893 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.952      ;
; -0.891 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.950      ;
; -0.891 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.950      ;
; -0.887 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.946      ;
; -0.887 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.950      ;
; -0.887 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.946      ;
; -0.887 ; reg:ir|sr_out[0]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 1.941      ;
; -0.886 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.949      ;
; -0.884 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.947      ;
; -0.884 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.943      ;
; -0.883 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.942      ;
; -0.883 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.943      ;
; -0.881 ; reg:ir|sr_out[0]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 1.935      ;
; -0.880 ; regbuf:regULA|sr_out[6]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 1.936      ;
; -0.880 ; reg:ir|sr_out[0]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 1.934      ;
; -0.878 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.937      ;
; -0.875 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.934      ;
; -0.874 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.933      ;
; -0.871 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.930      ;
; -0.870 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.929      ;
; -0.870 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.930      ;
; -0.869 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.928      ;
; -0.868 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.927      ;
; -0.866 ; regbuf:regULA|sr_out[6]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.926      ;
; -0.865 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.924      ;
; -0.865 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.928      ;
; -0.863 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.922      ;
; -0.862 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.921      ;
; -0.862 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.921      ;
; -0.861 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.920      ;
; -0.860 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.923      ;
; -0.857 ; reg:pc|sr_out[9]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.910      ;
; -0.855 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.918      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; breg:bcoreg|breg32_rtl_1_bypass[49]       ; regbuf:rgB|sr_out[19]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgA|sr_out[31]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgB|sr_out[15]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.247 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.289 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.441      ;
; 0.325 ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; regbuf:rgB|sr_out[22]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.334 ; breg:bcoreg|breg32_rtl_1_bypass[53]       ; regbuf:rgA|sr_out[21]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.366 ; regbuf:regULA|sr_out[3]                   ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[13]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgB|sr_out[24]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.374 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.379 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; breg:bcoreg|breg32_rtl_1_bypass[65]       ; regbuf:rgA|sr_out[27]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.427 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writemem_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.431 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgB|sr_out[25]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.583      ;
; 0.438 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgA|sr_out[30]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 0.591      ;
; 0.448 ; regbuf:regULA|sr_out[2]                   ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.449 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.601      ;
; 0.452 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.455 ; regbuf:regULA|sr_out[20]                  ; reg:pc|sr_out[20]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.607      ;
; 0.460 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[12]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.612      ;
; 0.461 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.612      ;
; 0.461 ; breg:bcoreg|breg32_rtl_1_bypass[45]       ; regbuf:rgB|sr_out[17]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.476 ; breg:bcoreg|breg32_rtl_1_bypass[57]       ; regbuf:rgB|sr_out[23]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.628      ;
; 0.476 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[10]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.628      ;
; 0.478 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.630      ;
; 0.490 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 0.638      ;
; 0.492 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 0.640      ;
; 0.511 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgA|sr_out[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.665      ;
; 0.528 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.679      ;
; 0.534 ; regbuf:rgA|sr_out[21]                     ; regbuf:regULA|sr_out[21]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.537 ; regbuf:regULA|sr_out[21]                  ; breg:bcoreg|breg32_rtl_1_bypass[53]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.544 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; breg:bcoreg|breg32_rtl_1_bypass[53]       ; regbuf:rgB|sr_out[21]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.550 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.554 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.558 ; breg:bcoreg|breg32_rtl_1_bypass[51]       ; regbuf:rgA|sr_out[20]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.710      ;
; 0.565 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.717      ;
; 0.569 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.722      ;
; 0.570 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.003      ; 0.725      ;
; 0.570 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.722      ;
; 0.578 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.730      ;
; 0.582 ; reg:pc|sr_out[26]                         ; regbuf:regULA|sr_out[26]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.734      ;
; 0.587 ; reg:pc|sr_out[20]                         ; regbuf:regULA|sr_out[20]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.589 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgA|sr_out[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.005      ; 0.746      ;
; 0.596 ; reg:pc|sr_out[24]                         ; regbuf:regULA|sr_out[24]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.748      ;
; 0.601 ; reg:pc|sr_out[21]                         ; regbuf:regULA|sr_out[21]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.603 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                 ; clk          ; clk         ; 0.000        ; 0.010      ; 0.765      ;
; 0.603 ; breg:bcoreg|breg32_rtl_1_bypass[57]       ; regbuf:rgA|sr_out[23]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 0.756      ;
; 0.603 ; regbuf:rgA|sr_out[20]                     ; regbuf:regULA|sr_out[20]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.755      ;
; 0.605 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                 ; clk          ; clk         ; 0.000        ; -0.002     ; 0.755      ;
; 0.605 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[13]                                                                                 ; clk          ; clk         ; 0.000        ; -0.002     ; 0.755      ;
; 0.605 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                 ; clk          ; clk         ; 0.000        ; -0.002     ; 0.755      ;
; 0.605 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[9]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.755      ;
; 0.605 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                 ; clk          ; clk         ; 0.000        ; -0.002     ; 0.755      ;
; 0.607 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                             ; clk          ; clk         ; 0.000        ; -0.004     ; 0.755      ;
; 0.664 ; regbuf:rgA|sr_out[24]                     ; regbuf:regULA|sr_out[24]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.816      ;
; 0.666 ; reg:ir|sr_out[12]                         ; reg:pc|sr_out[14]                                                                                 ; clk          ; clk         ; 0.000        ; -0.021     ; 0.797      ;
; 0.670 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgB|sr_out[14]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.822      ;
; 0.674 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.831      ;
; 0.674 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.826      ;
; 0.680 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[11]                                                                             ; clk          ; clk         ; 0.000        ; -0.016     ; 0.816      ;
; 0.683 ; breg:bcoreg|breg32_rtl_1_bypass[45]       ; regbuf:rgA|sr_out[17]                                                                             ; clk          ; clk         ; 0.000        ; 0.005      ; 0.840      ;
; 0.685 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.836      ;
; 0.689 ; regbuf:regULA|sr_out[3]                   ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.886      ;
; 0.693 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                             ; clk          ; clk         ; 0.000        ; 0.007      ; 0.852      ;
; 0.694 ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; regbuf:rgA|sr_out[22]                                                                             ; clk          ; clk         ; 0.000        ; 0.004      ; 0.850      ;
; 0.695 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.847      ;
; 0.696 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[1]                                                                                  ; clk          ; clk         ; 0.000        ; -0.004     ; 0.844      ;
; 0.700 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                 ; clk          ; clk         ; 0.000        ; -0.003     ; 0.849      ;
; 0.708 ; regbuf:rgA|sr_out[6]                      ; reg:pc|sr_out[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.860      ;
; 0.710 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.861      ;
; 0.711 ; regbuf:rgA|sr_out[6]                      ; regbuf:regULA|sr_out[6]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.863      ;
; 0.717 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgB|sr_out[30]                                                                             ; clk          ; clk         ; 0.000        ; 0.012      ; 0.881      ;
; 0.737 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|breg32_rtl_1_bypass[51]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.889      ;
; 0.749 ; regbuf:rgA|sr_out[19]                     ; reg:pc|sr_out[19]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.901      ;
; 0.752 ; reg:pc|sr_out[26]                         ; reg:pc|sr_out[26]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.753 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.910      ;
; 0.755 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[29]                                                                                 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.912      ;
; 0.755 ; reg:pc|sr_out[19]                         ; reg:pc|sr_out[19]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.756 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.913      ;
; 0.761 ; reg:pc|sr_out[6]                          ; reg:pc|sr_out[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.913      ;
; 0.764 ; reg:pc|sr_out[6]                          ; regbuf:regULA|sr_out[6]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.765 ; regbuf:regULA|sr_out[2]                   ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.962      ;
; 0.767 ; reg:pc|sr_out[24]                         ; reg:pc|sr_out[24]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.769 ; regbuf:rgB|sr_out[21]                     ; regbuf:regULA|sr_out[21]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.921      ;
; 0.771 ; regbuf:regULA|sr_out[12]                  ; breg:bcoreg|breg32_rtl_1_bypass[35]                                                               ; clk          ; clk         ; 0.000        ; -0.007     ; 0.916      ;
; 0.772 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.924      ;
; 0.777 ; reg:ir|sr_out[10]                         ; reg:pc|sr_out[12]                                                                                 ; clk          ; clk         ; 0.000        ; -0.021     ; 0.908      ;
; 0.781 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgA|sr_out[29]                                                                             ; clk          ; clk         ; 0.000        ; 0.005      ; 0.938      ;
; 0.782 ; regbuf:rgA|sr_out[25]                     ; regbuf:regULA|sr_out[25]                                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.933      ;
; 0.785 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.986      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.737 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 0.940      ;
; 0.772 ; regbuf:rgB|sr_out[3]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 0.969      ;
; 0.811 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.010      ;
; 0.817 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.012      ;
; 0.884 ; reg:ir|sr_out[26]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.079      ;
; 0.932 ; reg:pc|sr_out[8]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.128      ;
; 0.933 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.128      ;
; 0.935 ; regbuf:rgB|sr_out[5]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.134      ;
; 0.935 ; regbuf:rgB|sr_out[14]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.138      ;
; 0.941 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.140      ;
; 0.942 ; reg:pc|sr_out[2]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.137      ;
; 0.954 ; regbuf:rgB|sr_out[9]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.157      ;
; 0.964 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.167      ;
; 0.965 ; reg:pc|sr_out[2]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.164      ;
; 0.970 ; reg:pc|sr_out[8]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.162      ;
; 0.998 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.197      ;
; 1.008 ; regbuf:rgB|sr_out[1]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.204      ;
; 1.015 ; regbuf:rgB|sr_out[25]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.213      ;
; 1.015 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.218      ;
; 1.035 ; regbuf:rgB|sr_out[1]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.231      ;
; 1.038 ; reg:ir|sr_out[1]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.228      ;
; 1.040 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.238      ;
; 1.054 ; regbuf:rgB|sr_out[6]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.246      ;
; 1.057 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.252      ;
; 1.060 ; regbuf:rgB|sr_out[6]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.256      ;
; 1.062 ; regbuf:rgB|sr_out[4]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.254      ;
; 1.067 ; regbuf:rgB|sr_out[4]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.263      ;
; 1.068 ; regbuf:rgB|sr_out[7]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.267      ;
; 1.078 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.273      ;
; 1.081 ; reg:pc|sr_out[7]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.273      ;
; 1.091 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.286      ;
; 1.095 ; regbuf:rgB|sr_out[11]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 1.302      ;
; 1.098 ; reg:pc|sr_out[7]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.294      ;
; 1.099 ; reg:ir|sr_out[0]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.293      ;
; 1.099 ; regbuf:rgB|sr_out[6]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.295      ;
; 1.104 ; regbuf:rgB|sr_out[5]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.307      ;
; 1.106 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.305      ;
; 1.110 ; regbuf:rgB|sr_out[2]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.307      ;
; 1.114 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.317      ;
; 1.116 ; regbuf:rgB|sr_out[29]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.311      ;
; 1.116 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.314      ;
; 1.126 ; regbuf:rgB|sr_out[12]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.329      ;
; 1.129 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.332      ;
; 1.135 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.338      ;
; 1.135 ; regbuf:regULA|sr_out[8]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.331      ;
; 1.138 ; regbuf:rgB|sr_out[1]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.330      ;
; 1.148 ; regbuf:rgB|sr_out[0]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.343      ;
; 1.150 ; regbuf:rgB|sr_out[16]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.351      ;
; 1.152 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.351      ;
; 1.153 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.351      ;
; 1.155 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.353      ;
; 1.156 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.354      ;
; 1.157 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.356      ;
; 1.157 ; regbuf:regULA|sr_out[8]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.349      ;
; 1.165 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.368      ;
; 1.170 ; regbuf:rgB|sr_out[0]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.369      ;
; 1.170 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.365      ;
; 1.172 ; regbuf:rgB|sr_out[8]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.372      ;
; 1.173 ; regbuf:rgB|sr_out[7]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.368      ;
; 1.175 ; regbuf:rgB|sr_out[14]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.374      ;
; 1.176 ; regbuf:rgB|sr_out[13]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.379      ;
; 1.178 ; reg:pc|sr_out[6]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.377      ;
; 1.183 ; regbuf:rgB|sr_out[3]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.380      ;
; 1.185 ; regbuf:rgB|sr_out[4]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.381      ;
; 1.187 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.385      ;
; 1.190 ; reg:ir|sr_out[1]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.384      ;
; 1.193 ; regbuf:rgB|sr_out[15]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.393      ;
; 1.198 ; regbuf:rgB|sr_out[10]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.401      ;
; 1.200 ; reg:pc|sr_out[6]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.395      ;
; 1.201 ; regbuf:rgB|sr_out[0]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.396      ;
; 1.208 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.406      ;
; 1.209 ; regbuf:rgB|sr_out[1]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.401      ;
; 1.213 ; regbuf:rgB|sr_out[9]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.412      ;
; 1.215 ; regbuf:rgB|sr_out[26]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.413      ;
; 1.215 ; reg:ir|sr_out[26]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.413      ;
; 1.216 ; reg:ir|sr_out[26]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.414      ;
; 1.221 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.420      ;
; 1.222 ; reg:ir|sr_out[26]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.420      ;
; 1.225 ; regbuf:rgB|sr_out[6]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.417      ;
; 1.227 ; regbuf:rgB|sr_out[2]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.420      ;
; 1.228 ; regbuf:rgB|sr_out[4]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.420      ;
; 1.228 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.426      ;
; 1.232 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.427      ;
; 1.234 ; regbuf:rgB|sr_out[0]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.433      ;
; 1.235 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.433      ;
; 1.238 ; reg:ir|sr_out[0]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.432      ;
; 1.242 ; regbuf:rgB|sr_out[3]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.435      ;
; 1.262 ; reg:ir|sr_out[0]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.452      ;
; 1.266 ; regbuf:rgB|sr_out[23]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.464      ;
; 1.268 ; regbuf:rgB|sr_out[2]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.465      ;
; 1.270 ; regbuf:rgB|sr_out[7]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.465      ;
; 1.270 ; regbuf:rgB|sr_out[24]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.468      ;
; 1.271 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.470      ;
; 1.282 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.477      ;
; 1.284 ; reg:ir|sr_out[1]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.474      ;
; 1.286 ; regbuf:rgB|sr_out[30]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.481      ;
; 1.288 ; regbuf:regULA|sr_out[4]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 1.508      ;
; 1.290 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.488      ;
; 1.292 ; regbuf:rgB|sr_out[8]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.488      ;
; 1.294 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.496      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.952 ; 0.952 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.185 ; 0.185 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 9.956 ; 9.956 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.764 ; 9.764 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.470 ; 8.470 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 8.594 ; 8.594 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.845 ; 8.845 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.257 ; 9.257 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 8.975 ; 8.975 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.948 ; 9.948 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.329 ; 9.329 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.247 ; 9.247 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 8.791 ; 8.791 ; Rise       ; clk             ;
;  data[10] ; clk        ; 8.795 ; 8.795 ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.050 ; 9.050 ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.001 ; 9.001 ; Rise       ; clk             ;
;  data[13] ; clk        ; 8.852 ; 8.852 ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.303 ; 9.303 ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.441 ; 8.441 ; Rise       ; clk             ;
;  data[16] ; clk        ; 8.719 ; 8.719 ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.208 ; 9.208 ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.194 ; 9.194 ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.835 ; 8.835 ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.510 ; 9.510 ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.955 ; 8.955 ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.705 ; 9.705 ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.209 ; 9.209 ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.923 ; 9.923 ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.045 ; 9.045 ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.956 ; 9.956 ; Rise       ; clk             ;
;  data[27] ; clk        ; 8.972 ; 8.972 ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.652 ; 9.652 ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.210 ; 9.210 ; Rise       ; clk             ;
;  data[30] ; clk        ; 8.773 ; 8.773 ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.265 ; 8.265 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.225 ; 7.225 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.623 ; 6.623 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.172 ; 7.172 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.193 ; 7.193 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.733 ; 6.733 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.225 ; 7.225 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.031 ; 7.031 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.881 ; 6.881 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.037 ; 7.037 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.915 ; 6.915 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.875 ; 6.875 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.890 ; 6.890 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.998 ; 6.998 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.867 ; 6.867 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.808 ; 6.808 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.504 ; 6.504 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.511 ; 6.511 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.923 ; 6.923 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.750 ; 6.750 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.556 ; 6.556 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.050 ; 7.050 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.604 ; 6.604 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.579 ; 6.579 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.863 ; 6.863 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.961 ; 6.961 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.681 ; 6.681 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.978 ; 6.978 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.922 ; 6.922 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.619 ; 6.619 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.967 ; 6.967 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.085 ; 7.085 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.914 ; 6.914 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.219 ; 7.219 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.377 ; 4.377 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.415 ; 5.415 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.983 ; 4.983 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.711 ; 4.711 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.158 ; 5.158 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.558 ; 5.558 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.780 ; 4.780 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.310 ; 5.310 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.486 ; 4.486 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 4.957 ; 4.957 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.491 ; 4.491 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.629 ; 4.629 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.823 ; 4.823 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.114 ; 5.114 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.622 ; 4.622 ; Rise       ; clk             ;
;  data[15] ; clk        ; 4.446 ; 4.446 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.377 ; 4.377 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.925 ; 4.925 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.585 ; 4.585 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.021 ; 5.021 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.615 ; 4.615 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.286 ; 5.286 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.032 ; 5.032 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.853 ; 4.853 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.050 ; 5.050 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.199 ; 5.199 ; Rise       ; clk             ;
;  data[27] ; clk        ; 4.875 ; 4.875 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.508 ; 5.508 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.297 ; 5.297 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.919 ; 4.919 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.166 ; 5.166 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.504 ; 6.504 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.623 ; 6.623 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.172 ; 7.172 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.193 ; 7.193 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.733 ; 6.733 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.225 ; 7.225 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.031 ; 7.031 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.881 ; 6.881 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.037 ; 7.037 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.915 ; 6.915 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.875 ; 6.875 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.890 ; 6.890 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.998 ; 6.998 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.867 ; 6.867 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.808 ; 6.808 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.504 ; 6.504 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.511 ; 6.511 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.923 ; 6.923 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.750 ; 6.750 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.556 ; 6.556 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.050 ; 7.050 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.604 ; 6.604 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.579 ; 6.579 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.863 ; 6.863 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.961 ; 6.961 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.681 ; 6.681 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.978 ; 6.978 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.922 ; 6.922 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.619 ; 6.619 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.967 ; 6.967 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.085 ; 7.085 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.914 ; 6.914 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.219 ; 7.219 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 7.222 ; 7.222 ; 7.222 ; 7.222 ;
; debug[0]   ; data[1]     ; 6.915 ; 6.915 ; 6.915 ; 6.915 ;
; debug[0]   ; data[2]     ; 6.820 ; 6.820 ; 6.820 ; 6.820 ;
; debug[0]   ; data[3]     ; 6.890 ; 6.890 ; 6.890 ; 6.890 ;
; debug[0]   ; data[4]     ; 6.476 ; 6.476 ; 6.476 ; 6.476 ;
; debug[0]   ; data[5]     ; 6.381 ; 6.381 ; 6.381 ; 6.381 ;
; debug[0]   ; data[6]     ; 7.520 ; 7.520 ; 7.520 ; 7.520 ;
; debug[0]   ; data[7]     ; 7.254 ; 7.254 ; 7.254 ; 7.254 ;
; debug[0]   ; data[8]     ; 7.088 ; 7.088 ; 7.088 ; 7.088 ;
; debug[0]   ; data[9]     ; 6.823 ; 6.823 ; 6.823 ; 6.823 ;
; debug[0]   ; data[10]    ; 6.651 ; 6.651 ; 6.651 ; 6.651 ;
; debug[0]   ; data[11]    ; 6.752 ; 6.752 ; 6.752 ; 6.752 ;
; debug[0]   ; data[12]    ; 7.055 ; 7.055 ; 7.055 ; 7.055 ;
; debug[0]   ; data[13]    ; 6.874 ; 6.874 ; 6.874 ; 6.874 ;
; debug[0]   ; data[14]    ; 6.737 ; 6.737 ; 6.737 ; 6.737 ;
; debug[0]   ; data[15]    ; 6.620 ; 6.620 ; 6.620 ; 6.620 ;
; debug[0]   ; data[16]    ; 7.179 ; 7.179 ; 7.179 ; 7.179 ;
; debug[0]   ; data[17]    ; 6.850 ; 6.850 ; 6.850 ; 6.850 ;
; debug[0]   ; data[18]    ; 6.939 ; 6.939 ; 6.939 ; 6.939 ;
; debug[0]   ; data[19]    ; 6.914 ; 6.914 ; 6.914 ; 6.914 ;
; debug[0]   ; data[20]    ; 7.349 ; 7.349 ; 7.349 ; 7.349 ;
; debug[0]   ; data[21]    ; 6.655 ; 6.655 ; 6.655 ; 6.655 ;
; debug[0]   ; data[22]    ; 7.703 ; 7.703 ; 7.703 ; 7.703 ;
; debug[0]   ; data[23]    ; 7.033 ; 7.033 ; 7.033 ; 7.033 ;
; debug[0]   ; data[24]    ; 6.928 ; 6.928 ; 6.928 ; 6.928 ;
; debug[0]   ; data[25]    ; 6.627 ; 6.627 ; 6.627 ; 6.627 ;
; debug[0]   ; data[26]    ; 7.098 ; 7.098 ; 7.098 ; 7.098 ;
; debug[0]   ; data[27]    ; 6.535 ; 6.535 ; 6.535 ; 6.535 ;
; debug[0]   ; data[28]    ; 7.352 ; 7.352 ; 7.352 ; 7.352 ;
; debug[0]   ; data[29]    ; 6.961 ; 6.961 ; 6.961 ; 6.961 ;
; debug[0]   ; data[30]    ; 6.263 ; 6.263 ; 6.263 ; 6.263 ;
; debug[0]   ; data[31]    ; 6.315 ; 6.315 ; 6.315 ; 6.315 ;
; debug[1]   ; data[0]     ; 7.458 ; 7.458 ; 7.458 ; 7.458 ;
; debug[1]   ; data[1]     ; 7.066 ; 7.066 ; 7.066 ; 7.066 ;
; debug[1]   ; data[2]     ; 6.925 ; 6.925 ; 6.925 ; 6.925 ;
; debug[1]   ; data[3]     ; 7.445 ; 7.445 ; 7.445 ; 7.445 ;
; debug[1]   ; data[4]     ; 6.406 ; 6.406 ; 6.406 ; 6.406 ;
; debug[1]   ; data[5]     ; 6.187 ; 6.187 ; 6.187 ; 6.187 ;
; debug[1]   ; data[6]     ; 7.515 ; 7.515 ; 7.515 ; 7.515 ;
; debug[1]   ; data[7]     ; 7.347 ; 7.347 ; 7.347 ; 7.347 ;
; debug[1]   ; data[8]     ; 7.210 ; 7.210 ; 7.210 ; 7.210 ;
; debug[1]   ; data[9]     ; 6.576 ; 6.576 ; 6.576 ; 6.576 ;
; debug[1]   ; data[10]    ; 6.510 ; 6.510 ; 6.510 ; 6.510 ;
; debug[1]   ; data[11]    ; 6.573 ; 6.573 ; 6.573 ; 6.573 ;
; debug[1]   ; data[12]    ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; debug[1]   ; data[13]    ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; debug[1]   ; data[14]    ; 6.591 ; 6.591 ; 6.591 ; 6.591 ;
; debug[1]   ; data[15]    ; 6.875 ; 6.875 ; 6.875 ; 6.875 ;
; debug[1]   ; data[16]    ; 6.800 ; 6.800 ; 6.800 ; 6.800 ;
; debug[1]   ; data[17]    ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; debug[1]   ; data[18]    ; 6.722 ; 6.722 ; 6.722 ; 6.722 ;
; debug[1]   ; data[19]    ; 6.675 ; 6.675 ; 6.675 ; 6.675 ;
; debug[1]   ; data[20]    ; 7.147 ; 7.147 ; 7.147 ; 7.147 ;
; debug[1]   ; data[21]    ; 7.013 ; 7.013 ; 7.013 ; 7.013 ;
; debug[1]   ; data[22]    ; 7.634 ; 7.634 ; 7.634 ; 7.634 ;
; debug[1]   ; data[23]    ; 7.059 ; 7.059 ; 7.059 ; 7.059 ;
; debug[1]   ; data[24]    ; 6.686 ; 6.686 ; 6.686 ; 6.686 ;
; debug[1]   ; data[25]    ; 6.494 ; 6.494 ; 6.494 ; 6.494 ;
; debug[1]   ; data[26]    ; 7.104 ; 7.104 ; 7.104 ; 7.104 ;
; debug[1]   ; data[27]    ; 6.417 ; 6.417 ; 6.417 ; 6.417 ;
; debug[1]   ; data[28]    ; 7.254 ; 7.254 ; 7.254 ; 7.254 ;
; debug[1]   ; data[29]    ; 6.829 ; 6.829 ; 6.829 ; 6.829 ;
; debug[1]   ; data[30]    ; 6.713 ; 6.713 ; 6.713 ; 6.713 ;
; debug[1]   ; data[31]    ; 6.327 ; 6.327 ; 6.327 ; 6.327 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 7.222 ; 7.222 ; 7.222 ; 7.222 ;
; debug[0]   ; data[1]     ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; debug[0]   ; data[2]     ; 6.820 ; 6.820 ; 6.820 ; 6.820 ;
; debug[0]   ; data[3]     ; 6.463 ; 6.463 ; 6.463 ; 6.463 ;
; debug[0]   ; data[4]     ; 6.476 ; 6.476 ; 6.476 ; 6.476 ;
; debug[0]   ; data[5]     ; 6.166 ; 6.166 ; 6.166 ; 6.166 ;
; debug[0]   ; data[6]     ; 7.520 ; 7.520 ; 7.520 ; 7.520 ;
; debug[0]   ; data[7]     ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; debug[0]   ; data[8]     ; 7.088 ; 7.088 ; 7.088 ; 7.088 ;
; debug[0]   ; data[9]     ; 6.406 ; 6.406 ; 6.406 ; 6.406 ;
; debug[0]   ; data[10]    ; 6.651 ; 6.651 ; 6.651 ; 6.651 ;
; debug[0]   ; data[11]    ; 6.307 ; 6.307 ; 6.307 ; 6.307 ;
; debug[0]   ; data[12]    ; 7.055 ; 7.055 ; 7.055 ; 7.055 ;
; debug[0]   ; data[13]    ; 6.585 ; 6.585 ; 6.585 ; 6.585 ;
; debug[0]   ; data[14]    ; 6.737 ; 6.737 ; 6.737 ; 6.737 ;
; debug[0]   ; data[15]    ; 6.199 ; 6.199 ; 6.199 ; 6.199 ;
; debug[0]   ; data[16]    ; 7.179 ; 7.179 ; 7.179 ; 7.179 ;
; debug[0]   ; data[17]    ; 6.634 ; 6.634 ; 6.634 ; 6.634 ;
; debug[0]   ; data[18]    ; 6.939 ; 6.939 ; 6.939 ; 6.939 ;
; debug[0]   ; data[19]    ; 6.504 ; 6.504 ; 6.504 ; 6.504 ;
; debug[0]   ; data[20]    ; 7.349 ; 7.349 ; 7.349 ; 7.349 ;
; debug[0]   ; data[21]    ; 6.373 ; 6.373 ; 6.373 ; 6.373 ;
; debug[0]   ; data[22]    ; 7.703 ; 7.703 ; 7.703 ; 7.703 ;
; debug[0]   ; data[23]    ; 6.532 ; 6.532 ; 6.532 ; 6.532 ;
; debug[0]   ; data[24]    ; 6.928 ; 6.928 ; 6.928 ; 6.928 ;
; debug[0]   ; data[25]    ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; debug[0]   ; data[26]    ; 7.098 ; 7.098 ; 7.098 ; 7.098 ;
; debug[0]   ; data[27]    ; 6.367 ; 6.367 ; 6.367 ; 6.367 ;
; debug[0]   ; data[28]    ; 7.352 ; 7.352 ; 7.352 ; 7.352 ;
; debug[0]   ; data[29]    ; 6.542 ; 6.542 ; 6.542 ; 6.542 ;
; debug[0]   ; data[30]    ; 6.263 ; 6.263 ; 6.263 ; 6.263 ;
; debug[0]   ; data[31]    ; 6.279 ; 6.279 ; 6.279 ; 6.279 ;
; debug[1]   ; data[0]     ; 6.430 ; 6.430 ; 6.430 ; 6.430 ;
; debug[1]   ; data[1]     ; 7.066 ; 7.066 ; 7.066 ; 7.066 ;
; debug[1]   ; data[2]     ; 6.641 ; 6.641 ; 6.641 ; 6.641 ;
; debug[1]   ; data[3]     ; 7.445 ; 7.445 ; 7.445 ; 7.445 ;
; debug[1]   ; data[4]     ; 6.237 ; 6.237 ; 6.237 ; 6.237 ;
; debug[1]   ; data[5]     ; 6.187 ; 6.187 ; 6.187 ; 6.187 ;
; debug[1]   ; data[6]     ; 6.910 ; 6.910 ; 6.910 ; 6.910 ;
; debug[1]   ; data[7]     ; 7.347 ; 7.347 ; 7.347 ; 7.347 ;
; debug[1]   ; data[8]     ; 6.910 ; 6.910 ; 6.910 ; 6.910 ;
; debug[1]   ; data[9]     ; 6.576 ; 6.576 ; 6.576 ; 6.576 ;
; debug[1]   ; data[10]    ; 6.471 ; 6.471 ; 6.471 ; 6.471 ;
; debug[1]   ; data[11]    ; 6.573 ; 6.573 ; 6.573 ; 6.573 ;
; debug[1]   ; data[12]    ; 6.410 ; 6.410 ; 6.410 ; 6.410 ;
; debug[1]   ; data[13]    ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; debug[1]   ; data[14]    ; 6.295 ; 6.295 ; 6.295 ; 6.295 ;
; debug[1]   ; data[15]    ; 6.875 ; 6.875 ; 6.875 ; 6.875 ;
; debug[1]   ; data[16]    ; 6.625 ; 6.625 ; 6.625 ; 6.625 ;
; debug[1]   ; data[17]    ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; debug[1]   ; data[18]    ; 6.695 ; 6.695 ; 6.695 ; 6.695 ;
; debug[1]   ; data[19]    ; 6.675 ; 6.675 ; 6.675 ; 6.675 ;
; debug[1]   ; data[20]    ; 6.604 ; 6.604 ; 6.604 ; 6.604 ;
; debug[1]   ; data[21]    ; 7.013 ; 7.013 ; 7.013 ; 7.013 ;
; debug[1]   ; data[22]    ; 6.299 ; 6.299 ; 6.299 ; 6.299 ;
; debug[1]   ; data[23]    ; 7.059 ; 7.059 ; 7.059 ; 7.059 ;
; debug[1]   ; data[24]    ; 6.526 ; 6.526 ; 6.526 ; 6.526 ;
; debug[1]   ; data[25]    ; 6.494 ; 6.494 ; 6.494 ; 6.494 ;
; debug[1]   ; data[26]    ; 6.470 ; 6.470 ; 6.470 ; 6.470 ;
; debug[1]   ; data[27]    ; 6.417 ; 6.417 ; 6.417 ; 6.417 ;
; debug[1]   ; data[28]    ; 6.410 ; 6.410 ; 6.410 ; 6.410 ;
; debug[1]   ; data[29]    ; 6.829 ; 6.829 ; 6.829 ; 6.829 ;
; debug[1]   ; data[30]    ; 6.433 ; 6.433 ; 6.433 ; 6.433 ;
; debug[1]   ; data[31]    ; 6.327 ; 6.327 ; 6.327 ; 6.327 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.180   ; 0.240 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -13.180   ; 0.240 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -3.518    ; 0.737 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -2220.524 ; 0.0   ; 0.0      ; 0.0     ; -1076.86            ;
;  clk             ; -1998.999 ; 0.000 ; N/A      ; N/A     ; -731.480            ;
;  clk_rom         ; -221.525  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.427 ; 2.427 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.185 ; 0.185 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 20.563 ; 20.563 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.743 ; 19.743 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 17.181 ; 17.181 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 17.608 ; 17.608 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.074 ; 18.074 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 19.095 ; 19.095 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.409 ; 18.409 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 20.563 ; 20.563 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 19.176 ; 19.176 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 19.043 ; 19.043 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 18.027 ; 18.027 ; Rise       ; clk             ;
;  data[10] ; clk        ; 17.968 ; 17.968 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.400 ; 18.400 ; Rise       ; clk             ;
;  data[12] ; clk        ; 18.540 ; 18.540 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.363 ; 18.363 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.222 ; 19.222 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.065 ; 17.065 ; Rise       ; clk             ;
;  data[16] ; clk        ; 17.804 ; 17.804 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.746 ; 18.746 ; Rise       ; clk             ;
;  data[18] ; clk        ; 18.780 ; 18.780 ; Rise       ; clk             ;
;  data[19] ; clk        ; 17.838 ; 17.838 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.370 ; 19.370 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.243 ; 18.243 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.655 ; 19.655 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.620 ; 18.620 ; Rise       ; clk             ;
;  data[24] ; clk        ; 20.213 ; 20.213 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.340 ; 18.340 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.350 ; 20.350 ; Rise       ; clk             ;
;  data[27] ; clk        ; 18.218 ; 18.218 ; Rise       ; clk             ;
;  data[28] ; clk        ; 19.587 ; 19.587 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.541 ; 18.541 ; Rise       ; clk             ;
;  data[30] ; clk        ; 17.659 ; 17.659 ; Rise       ; clk             ;
;  data[31] ; clk        ; 16.864 ; 16.864 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 12.907 ; 12.907 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.573 ; 11.573 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.768 ; 12.768 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.830 ; 12.830 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.777 ; 11.777 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.907 ; 12.907 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.475 ; 12.475 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.160 ; 12.160 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.481 ; 12.481 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.227 ; 12.227 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.280 ; 12.280 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.116 ; 12.116 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.309 ; 12.309 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.119 ; 12.119 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.187 ; 12.187 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.355 ; 11.355 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 11.288 ; 11.288 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.203 ; 12.203 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 11.841 ; 11.841 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.473 ; 11.473 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.503 ; 12.503 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.581 ; 11.581 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.503 ; 11.503 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.087 ; 12.087 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.397 ; 12.397 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.692 ; 11.692 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.375 ; 12.375 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.213 ; 12.213 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.588 ; 11.588 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.361 ; 12.361 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.612 ; 12.612 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 12.225 ; 12.225 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.835 ; 12.835 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.377 ; 4.377 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.415 ; 5.415 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.983 ; 4.983 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.711 ; 4.711 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.158 ; 5.158 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.558 ; 5.558 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.780 ; 4.780 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.310 ; 5.310 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.486 ; 4.486 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 4.957 ; 4.957 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.491 ; 4.491 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.629 ; 4.629 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.823 ; 4.823 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.114 ; 5.114 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.622 ; 4.622 ; Rise       ; clk             ;
;  data[15] ; clk        ; 4.446 ; 4.446 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.377 ; 4.377 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.925 ; 4.925 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.585 ; 4.585 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.021 ; 5.021 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.615 ; 4.615 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.286 ; 5.286 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.032 ; 5.032 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.853 ; 4.853 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.050 ; 5.050 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.199 ; 5.199 ; Rise       ; clk             ;
;  data[27] ; clk        ; 4.875 ; 4.875 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.508 ; 5.508 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.297 ; 5.297 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.919 ; 4.919 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.166 ; 5.166 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.504 ; 6.504 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.623 ; 6.623 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.172 ; 7.172 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.193 ; 7.193 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.733 ; 6.733 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.225 ; 7.225 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.031 ; 7.031 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.881 ; 6.881 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.037 ; 7.037 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.915 ; 6.915 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.875 ; 6.875 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.890 ; 6.890 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.998 ; 6.998 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.867 ; 6.867 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.808 ; 6.808 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.504 ; 6.504 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.511 ; 6.511 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.923 ; 6.923 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.750 ; 6.750 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.556 ; 6.556 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.050 ; 7.050 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.604 ; 6.604 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.579 ; 6.579 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.863 ; 6.863 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.961 ; 6.961 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.681 ; 6.681 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.978 ; 6.978 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.922 ; 6.922 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.619 ; 6.619 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.967 ; 6.967 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.085 ; 7.085 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.914 ; 6.914 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.219 ; 7.219 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 13.442 ; 13.442 ; 13.442 ; 13.442 ;
; debug[0]   ; data[1]     ; 12.712 ; 12.712 ; 12.712 ; 12.712 ;
; debug[0]   ; data[2]     ; 12.613 ; 12.613 ; 12.613 ; 12.613 ;
; debug[0]   ; data[3]     ; 12.763 ; 12.763 ; 12.763 ; 12.763 ;
; debug[0]   ; data[4]     ; 11.900 ; 11.900 ; 11.900 ; 11.900 ;
; debug[0]   ; data[5]     ; 11.713 ; 11.713 ; 11.713 ; 11.713 ;
; debug[0]   ; data[6]     ; 14.092 ; 14.092 ; 14.092 ; 14.092 ;
; debug[0]   ; data[7]     ; 13.536 ; 13.536 ; 13.536 ; 13.536 ;
; debug[0]   ; data[8]     ; 13.152 ; 13.152 ; 13.152 ; 13.152 ;
; debug[0]   ; data[9]     ; 12.677 ; 12.677 ; 12.677 ; 12.677 ;
; debug[0]   ; data[10]    ; 12.164 ; 12.164 ; 12.164 ; 12.164 ;
; debug[0]   ; data[11]    ; 12.384 ; 12.384 ; 12.384 ; 12.384 ;
; debug[0]   ; data[12]    ; 13.062 ; 13.062 ; 13.062 ; 13.062 ;
; debug[0]   ; data[13]    ; 12.785 ; 12.785 ; 12.785 ; 12.785 ;
; debug[0]   ; data[14]    ; 12.428 ; 12.428 ; 12.428 ; 12.428 ;
; debug[0]   ; data[15]    ; 12.054 ; 12.054 ; 12.054 ; 12.054 ;
; debug[0]   ; data[16]    ; 13.334 ; 13.334 ; 13.334 ; 13.334 ;
; debug[0]   ; data[17]    ; 12.608 ; 12.608 ; 12.608 ; 12.608 ;
; debug[0]   ; data[18]    ; 12.822 ; 12.822 ; 12.822 ; 12.822 ;
; debug[0]   ; data[19]    ; 12.782 ; 12.782 ; 12.782 ; 12.782 ;
; debug[0]   ; data[20]    ; 13.698 ; 13.698 ; 13.698 ; 13.698 ;
; debug[0]   ; data[21]    ; 12.203 ; 12.203 ; 12.203 ; 12.203 ;
; debug[0]   ; data[22]    ; 14.279 ; 14.279 ; 14.279 ; 14.279 ;
; debug[0]   ; data[23]    ; 13.073 ; 13.073 ; 13.073 ; 13.073 ;
; debug[0]   ; data[24]    ; 12.782 ; 12.782 ; 12.782 ; 12.782 ;
; debug[0]   ; data[25]    ; 12.172 ; 12.172 ; 12.172 ; 12.172 ;
; debug[0]   ; data[26]    ; 13.172 ; 13.172 ; 13.172 ; 13.172 ;
; debug[0]   ; data[27]    ; 11.980 ; 11.980 ; 11.980 ; 11.980 ;
; debug[0]   ; data[28]    ; 13.643 ; 13.643 ; 13.643 ; 13.643 ;
; debug[0]   ; data[29]    ; 12.938 ; 12.938 ; 12.938 ; 12.938 ;
; debug[0]   ; data[30]    ; 11.425 ; 11.425 ; 11.425 ; 11.425 ;
; debug[0]   ; data[31]    ; 11.497 ; 11.497 ; 11.497 ; 11.497 ;
; debug[1]   ; data[0]     ; 13.967 ; 13.967 ; 13.967 ; 13.967 ;
; debug[1]   ; data[1]     ; 13.115 ; 13.115 ; 13.115 ; 13.115 ;
; debug[1]   ; data[2]     ; 12.862 ; 12.862 ; 12.862 ; 12.862 ;
; debug[1]   ; data[3]     ; 13.947 ; 13.947 ; 13.947 ; 13.947 ;
; debug[1]   ; data[4]     ; 11.793 ; 11.793 ; 11.793 ; 11.793 ;
; debug[1]   ; data[5]     ; 11.357 ; 11.357 ; 11.357 ; 11.357 ;
; debug[1]   ; data[6]     ; 14.072 ; 14.072 ; 14.072 ; 14.072 ;
; debug[1]   ; data[7]     ; 13.781 ; 13.781 ; 13.781 ; 13.781 ;
; debug[1]   ; data[8]     ; 13.412 ; 13.412 ; 13.412 ; 13.412 ;
; debug[1]   ; data[9]     ; 12.172 ; 12.172 ; 12.172 ; 12.172 ;
; debug[1]   ; data[10]    ; 11.844 ; 11.844 ; 11.844 ; 11.844 ;
; debug[1]   ; data[11]    ; 12.004 ; 12.004 ; 12.004 ; 12.004 ;
; debug[1]   ; data[12]    ; 13.085 ; 13.085 ; 13.085 ; 13.085 ;
; debug[1]   ; data[13]    ; 13.248 ; 13.248 ; 13.248 ; 13.248 ;
; debug[1]   ; data[14]    ; 12.163 ; 12.163 ; 12.163 ; 12.163 ;
; debug[1]   ; data[15]    ; 12.648 ; 12.648 ; 12.648 ; 12.648 ;
; debug[1]   ; data[16]    ; 12.525 ; 12.525 ; 12.525 ; 12.525 ;
; debug[1]   ; data[17]    ; 12.129 ; 12.129 ; 12.129 ; 12.129 ;
; debug[1]   ; data[18]    ; 12.374 ; 12.374 ; 12.374 ; 12.374 ;
; debug[1]   ; data[19]    ; 12.310 ; 12.310 ; 12.310 ; 12.310 ;
; debug[1]   ; data[20]    ; 13.254 ; 13.254 ; 13.254 ; 13.254 ;
; debug[1]   ; data[21]    ; 13.000 ; 13.000 ; 13.000 ; 13.000 ;
; debug[1]   ; data[22]    ; 14.213 ; 14.213 ; 14.213 ; 14.213 ;
; debug[1]   ; data[23]    ; 13.150 ; 13.150 ; 13.150 ; 13.150 ;
; debug[1]   ; data[24]    ; 12.282 ; 12.282 ; 12.282 ; 12.282 ;
; debug[1]   ; data[25]    ; 11.911 ; 11.911 ; 11.911 ; 11.911 ;
; debug[1]   ; data[26]    ; 13.253 ; 13.253 ; 13.253 ; 13.253 ;
; debug[1]   ; data[27]    ; 11.715 ; 11.715 ; 11.715 ; 11.715 ;
; debug[1]   ; data[28]    ; 13.530 ; 13.530 ; 13.530 ; 13.530 ;
; debug[1]   ; data[29]    ; 12.640 ; 12.640 ; 12.640 ; 12.640 ;
; debug[1]   ; data[30]    ; 12.372 ; 12.372 ; 12.372 ; 12.372 ;
; debug[1]   ; data[31]    ; 11.581 ; 11.581 ; 11.581 ; 11.581 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 7.222 ; 7.222 ; 7.222 ; 7.222 ;
; debug[0]   ; data[1]     ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; debug[0]   ; data[2]     ; 6.820 ; 6.820 ; 6.820 ; 6.820 ;
; debug[0]   ; data[3]     ; 6.463 ; 6.463 ; 6.463 ; 6.463 ;
; debug[0]   ; data[4]     ; 6.476 ; 6.476 ; 6.476 ; 6.476 ;
; debug[0]   ; data[5]     ; 6.166 ; 6.166 ; 6.166 ; 6.166 ;
; debug[0]   ; data[6]     ; 7.520 ; 7.520 ; 7.520 ; 7.520 ;
; debug[0]   ; data[7]     ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; debug[0]   ; data[8]     ; 7.088 ; 7.088 ; 7.088 ; 7.088 ;
; debug[0]   ; data[9]     ; 6.406 ; 6.406 ; 6.406 ; 6.406 ;
; debug[0]   ; data[10]    ; 6.651 ; 6.651 ; 6.651 ; 6.651 ;
; debug[0]   ; data[11]    ; 6.307 ; 6.307 ; 6.307 ; 6.307 ;
; debug[0]   ; data[12]    ; 7.055 ; 7.055 ; 7.055 ; 7.055 ;
; debug[0]   ; data[13]    ; 6.585 ; 6.585 ; 6.585 ; 6.585 ;
; debug[0]   ; data[14]    ; 6.737 ; 6.737 ; 6.737 ; 6.737 ;
; debug[0]   ; data[15]    ; 6.199 ; 6.199 ; 6.199 ; 6.199 ;
; debug[0]   ; data[16]    ; 7.179 ; 7.179 ; 7.179 ; 7.179 ;
; debug[0]   ; data[17]    ; 6.634 ; 6.634 ; 6.634 ; 6.634 ;
; debug[0]   ; data[18]    ; 6.939 ; 6.939 ; 6.939 ; 6.939 ;
; debug[0]   ; data[19]    ; 6.504 ; 6.504 ; 6.504 ; 6.504 ;
; debug[0]   ; data[20]    ; 7.349 ; 7.349 ; 7.349 ; 7.349 ;
; debug[0]   ; data[21]    ; 6.373 ; 6.373 ; 6.373 ; 6.373 ;
; debug[0]   ; data[22]    ; 7.703 ; 7.703 ; 7.703 ; 7.703 ;
; debug[0]   ; data[23]    ; 6.532 ; 6.532 ; 6.532 ; 6.532 ;
; debug[0]   ; data[24]    ; 6.928 ; 6.928 ; 6.928 ; 6.928 ;
; debug[0]   ; data[25]    ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; debug[0]   ; data[26]    ; 7.098 ; 7.098 ; 7.098 ; 7.098 ;
; debug[0]   ; data[27]    ; 6.367 ; 6.367 ; 6.367 ; 6.367 ;
; debug[0]   ; data[28]    ; 7.352 ; 7.352 ; 7.352 ; 7.352 ;
; debug[0]   ; data[29]    ; 6.542 ; 6.542 ; 6.542 ; 6.542 ;
; debug[0]   ; data[30]    ; 6.263 ; 6.263 ; 6.263 ; 6.263 ;
; debug[0]   ; data[31]    ; 6.279 ; 6.279 ; 6.279 ; 6.279 ;
; debug[1]   ; data[0]     ; 6.430 ; 6.430 ; 6.430 ; 6.430 ;
; debug[1]   ; data[1]     ; 7.066 ; 7.066 ; 7.066 ; 7.066 ;
; debug[1]   ; data[2]     ; 6.641 ; 6.641 ; 6.641 ; 6.641 ;
; debug[1]   ; data[3]     ; 7.445 ; 7.445 ; 7.445 ; 7.445 ;
; debug[1]   ; data[4]     ; 6.237 ; 6.237 ; 6.237 ; 6.237 ;
; debug[1]   ; data[5]     ; 6.187 ; 6.187 ; 6.187 ; 6.187 ;
; debug[1]   ; data[6]     ; 6.910 ; 6.910 ; 6.910 ; 6.910 ;
; debug[1]   ; data[7]     ; 7.347 ; 7.347 ; 7.347 ; 7.347 ;
; debug[1]   ; data[8]     ; 6.910 ; 6.910 ; 6.910 ; 6.910 ;
; debug[1]   ; data[9]     ; 6.576 ; 6.576 ; 6.576 ; 6.576 ;
; debug[1]   ; data[10]    ; 6.471 ; 6.471 ; 6.471 ; 6.471 ;
; debug[1]   ; data[11]    ; 6.573 ; 6.573 ; 6.573 ; 6.573 ;
; debug[1]   ; data[12]    ; 6.410 ; 6.410 ; 6.410 ; 6.410 ;
; debug[1]   ; data[13]    ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; debug[1]   ; data[14]    ; 6.295 ; 6.295 ; 6.295 ; 6.295 ;
; debug[1]   ; data[15]    ; 6.875 ; 6.875 ; 6.875 ; 6.875 ;
; debug[1]   ; data[16]    ; 6.625 ; 6.625 ; 6.625 ; 6.625 ;
; debug[1]   ; data[17]    ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; debug[1]   ; data[18]    ; 6.695 ; 6.695 ; 6.695 ; 6.695 ;
; debug[1]   ; data[19]    ; 6.675 ; 6.675 ; 6.675 ; 6.675 ;
; debug[1]   ; data[20]    ; 6.604 ; 6.604 ; 6.604 ; 6.604 ;
; debug[1]   ; data[21]    ; 7.013 ; 7.013 ; 7.013 ; 7.013 ;
; debug[1]   ; data[22]    ; 6.299 ; 6.299 ; 6.299 ; 6.299 ;
; debug[1]   ; data[23]    ; 7.059 ; 7.059 ; 7.059 ; 7.059 ;
; debug[1]   ; data[24]    ; 6.526 ; 6.526 ; 6.526 ; 6.526 ;
; debug[1]   ; data[25]    ; 6.494 ; 6.494 ; 6.494 ; 6.494 ;
; debug[1]   ; data[26]    ; 6.470 ; 6.470 ; 6.470 ; 6.470 ;
; debug[1]   ; data[27]    ; 6.417 ; 6.417 ; 6.417 ; 6.417 ;
; debug[1]   ; data[28]    ; 6.410 ; 6.410 ; 6.410 ; 6.410 ;
; debug[1]   ; data[29]    ; 6.829 ; 6.829 ; 6.829 ; 6.829 ;
; debug[1]   ; data[30]    ; 6.433 ; 6.433 ; 6.433 ; 6.433 ;
; debug[1]   ; data[31]    ; 6.327 ; 6.327 ; 6.327 ; 6.327 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3281720  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 896      ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3281720  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 896      ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 107   ; 107  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4052  ; 4052 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Dec 10 20:44:24 2018
Info: Command: quartus_sta Multiciclo -c Multiclico
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiclico.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.180
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.180     -1998.999 clk 
    Info (332119):    -3.518      -221.525 clk_rom 
Info (332146): Worst-case hold slack is 0.525
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.525         0.000 clk 
    Info (332119):     1.669         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.471
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.471      -836.341 clk 
    Info (332119):    -1.460       -88.620 clk_rom 
Info (332146): Worst-case hold slack is 0.240
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.240         0.000 clk 
    Info (332119):     0.737         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4588 megabytes
    Info: Processing ended: Mon Dec 10 20:44:27 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


