משימות להיום:
1. pipeline - throughput and dead cycles adressing - adress 2 pipes seperated and waiting because RAW - בוצע.
2. תרשימי גלים מאקרו-מיקרו - בוצע חלקית - לבצע מאקרו עבור ה-core ולסיים, להכניס הכל לספר פרויקט, ולאחר מכן לעשות איטרציה מול שחר.
3. TB להבין מה קורה בקוד ולהכין משלנו בורילוג - להכין TB עכשיו שיש indirect access - בוצע, קידדנו רגיסטר פייל, צריך לוודא תקינות קוד ולהצליח להריץ סימולציה.
4. להכין מצגת אמצע - צריך לסיים את 2 ואז הספר יכול לנוח ונשלוף ממנו להכנת מצגת.


2. לגבי סינתטזה של regfile - מצאנו באינטרנט שמערך דו/תלת מימדי סינתזבילי. שעמו את גואל והוא אמר שיכול להיות סימטזבילי,תלויה בגודל ושאפשר לנסות.
האם ניתן ללכת בכיוון זה?
אחרת, עבור לדוגמאה לרגיסטרים של הסנטרוידים, נוכל להדיר רגיסטר אחד אשר מאכסן כל הקורדינטות, אך הוא יהיה גדול מעוד, לפי חישובנו:
7x13=91 bits
במקרה של רגיסטרים האקומולטורים,מספר זה עוד יותר גדול: 7X22=134 bits
מה דעתך בנושאה? מה יהיה קריא יותר? מה יהיה סימטזבילי?

תשובת שחר: באופן ספציפי עבור RegFile, אין צורך בשימוש ברגיסטרים דו-ממדיים. ההתייחסות צריכה להיות שטוחה (flat), כלומר כל רגיסטר (מממש ׳פרמטר׳) צריך להיות חשוף.
נשמח גם לתשובה לגבי החלק עם הביטים לגבי גודל רגיסטרים ששאלנו.

4. צריך לדסקס על מצגת אמצע ולהחליט מה לשים שם.

5. איפה בספר פרויקט נכנסות דיאגרמות גלים, איפה נכנס הפייפליין - מדובר בתת מודולים של ה-core, כנראה תחת פרקים 2.6.2.5 ו-2.6.2.6 רק לוודא ששם שניהם.

6. צריך שוב לדון איך לבצע דיאגרמת מאקרו של הcore, כעת נראה שהיא מלאה מדי ובעלת ציר זמן ארוך. אופציונאלי - לחתוך את ציר הזמן לחתיכות וכל חתיכה תוכל להציג שלב בתהליך
של הבקר כנגד היחידות ביצוע כפי שמוצגות במאקרו ארכיטקטורה.

7. לעשות וידוא של דיאגרמות מיקרו.

שאלות לשחר:
1. לגבי סינתטזה של regfile - מצאנו באינטרנט שמערך דו/תלת מימדי סינתזבילי. שעמו את גואל והוא אמר שיכול להיות סימטזבילי,תלויה בגודל ושאפשר לנסות.
האם ניתן ללכת בכיוון זה?
אחרת, עבור לדוגמאה לרגיסטרים של הסנטרוידים, נוכל להדיר רגיסטר אחד אשר מאכסן כל הקורדינטות, אך הוא יהיה גדול מעוד, לפי חישובנו:
7x13=91 bits
במקרה של רגיסטרים האקומולטורים,מספר זה עוד יותר גדול: 7X22=134 bits
מה דעתך בנושאה? מה יהיה קריא יותר? מה יהיה סימטזבילי?
בפועל הגדרנו גודל מקסימלי(אחיד), וכל רגיסטר שקטן יותר, ישאב רק LSB מה-data שמגיע מהstub והשאר דאגנו לשים אפסים(ניתן לראות בורילוג שנצרף)
האם גישה זו תקינה?

2. לגבי קבצי ורילוג שנצרף 3 - regfile kmeanstop testbench נבקש לוודא שרק לשם "חימום" הדברים צריכים לעבוד, עוד לפני שהרצנו סימולציה(ואז צריכים את גואל שפספסנו היום והלך מוקדם 
כדי להריץ סימולטור - משהו לא עבד עם הsimvision).

3. לוודא מול שחר בספר פרויקט שפרקים שהוספנו תקינים - ימתין לעדכונים שליאורה עושה - מטרה היא "לנעול" את הספר פרויקט לקראת ביצוע מצגת אמצע.



משימות לפעם הבאה:
1. לוודא קוד ורילוג מול שחר - 3 קבצים - regfile kmeanstop testbench.
2. תרשימי גלים מאקרו-מיקרו - להכניס הכל לספר פרויקט.
3. לוודא מול שחר בספר פרויקט שפרקים שהוספנו תקינים - ימתין לעדכונים שליאורה עושה - מטרה היא "לנעול" את הספר פרויקט לקראת ביצוע מצגת אמצע.
4. להיעזר בגואל להריץ סימולציה על TB בהנחה שתקין.
5. להכין מצגת אמצע - צריך לסיים את 2 ואז הספר יכול לנוח ונשלוף ממנו להכנת מצגת.
6. K means core קידוד.
