/* Generated by Yosys 0.45+139 (git sha1 8e1e2b9a3, g++ 12.2.0-14 -fPIC -O3) */

module NR_7_2(IN1, IN2, Out);
  wire _00_;
  wire _01_;
  wire _02_;
  wire _03_;
  wire _04_;
  wire _05_;
  wire _06_;
  wire _07_;
  wire _08_;
  wire _09_;
  wire _10_;
  wire _11_;
  wire _12_;
  wire _13_;
  wire _14_;
  wire _15_;
  wire _16_;
  wire _17_;
  wire _18_;
  wire _19_;
  wire _20_;
  wire _21_;
  wire _22_;
  wire _23_;
  wire _24_;
  wire _25_;
  wire _26_;
  wire _27_;
  wire _28_;
  wire _29_;
  wire _30_;
  wire _31_;
  wire _32_;
  wire _33_;
  input [6:0] IN1;
  wire [6:0] IN1;
  input [1:0] IN2;
  wire [1:0] IN2;
  output [8:0] Out;
  wire [8:0] Out;
  AND _34_ (
    .A(IN2[0]),
    .B(IN1[2]),
    .Y(_00_)
  );
  AND _35_ (
    .A(IN2[1]),
    .B(IN1[1]),
    .Y(_01_)
  );
  NAND _36_ (
    .A(IN1[1]),
    .B(IN2[0]),
    .Y(_02_)
  );
  NAND _37_ (
    .A(IN2[1]),
    .B(IN1[2]),
    .Y(_03_)
  );
  NAND _38_ (
    .A(_00_),
    .B(_01_),
    .Y(_04_)
  );
  XOR _39_ (
    .A(_00_),
    .B(_01_),
    .Y(_05_)
  );
  AND _40_ (
    .A(IN1[0]),
    .B(IN2[1]),
    .Y(_06_)
  );
  AND _41_ (
    .A(IN1[0]),
    .B(IN2[0]),
    .Y(Out[0])
  );
  AND _42_ (
    .A(_01_),
    .B(Out[0]),
    .Y(_07_)
  );
  NAND _43_ (
    .A(_05_),
    .B(_07_),
    .Y(_08_)
  );
  XOR _44_ (
    .A(_05_),
    .B(_07_),
    .Y(Out[2])
  );
  AND _45_ (
    .A(IN2[0]),
    .B(IN1[3]),
    .Y(_09_)
  );
  AND _46_ (
    .A(IN2[1]),
    .B(IN1[3]),
    .Y(_10_)
  );
  NAND _47_ (
    .A(_00_),
    .B(_10_),
    .Y(_11_)
  );
  XNOR _48_ (
    .A(_03_),
    .B(_09_),
    .Y(_12_)
  );
  NAND _49_ (
    .A(_04_),
    .B(_08_),
    .Y(_13_)
  );
  NAND _50_ (
    .A(_12_),
    .B(_13_),
    .Y(_14_)
  );
  XOR _51_ (
    .A(_12_),
    .B(_13_),
    .Y(Out[3])
  );
  NAND _52_ (
    .A(_11_),
    .B(_14_),
    .Y(_15_)
  );
  AND _53_ (
    .A(IN2[0]),
    .B(IN1[4]),
    .Y(_16_)
  );
  AND _54_ (
    .A(IN2[1]),
    .B(IN1[4]),
    .Y(_17_)
  );
  NAND _55_ (
    .A(_10_),
    .B(_16_),
    .Y(_18_)
  );
  XOR _56_ (
    .A(_10_),
    .B(_16_),
    .Y(_19_)
  );
  NAND _57_ (
    .A(_15_),
    .B(_19_),
    .Y(_20_)
  );
  XOR _58_ (
    .A(_15_),
    .B(_19_),
    .Y(Out[4])
  );
  NAND _59_ (
    .A(IN2[0]),
    .B(IN1[5]),
    .Y(_21_)
  );
  AND _60_ (
    .A(IN2[1]),
    .B(IN1[5]),
    .Y(_22_)
  );
  NAND _61_ (
    .A(_16_),
    .B(_22_),
    .Y(_23_)
  );
  XNOR _62_ (
    .A(_17_),
    .B(_21_),
    .Y(_24_)
  );
  NAND _63_ (
    .A(_18_),
    .B(_20_),
    .Y(_25_)
  );
  NAND _64_ (
    .A(_24_),
    .B(_25_),
    .Y(_26_)
  );
  XOR _65_ (
    .A(_24_),
    .B(_25_),
    .Y(Out[5])
  );
  NAND _66_ (
    .A(_23_),
    .B(_26_),
    .Y(_27_)
  );
  NAND _67_ (
    .A(IN2[0]),
    .B(IN1[6]),
    .Y(_28_)
  );
  NAND _68_ (
    .A(IN2[1]),
    .B(IN1[6]),
    .Y(_29_)
  );
  XNOR _69_ (
    .A(_22_),
    .B(_28_),
    .Y(_30_)
  );
  NAND _70_ (
    .A(_27_),
    .B(_30_),
    .Y(_31_)
  );
  XOR _71_ (
    .A(_27_),
    .B(_30_),
    .Y(Out[6])
  );
  AND _72_ (
    .A(_21_),
    .B(_31_),
    .Y(_32_)
  );
  NOR _73_ (
    .A(_29_),
    .B(_32_),
    .Y(Out[8])
  );
  AND _74_ (
    .A(_29_),
    .B(_31_),
    .Y(_33_)
  );
  NOR _75_ (
    .A(Out[8]),
    .B(_33_),
    .Y(Out[7])
  );
  XNOR _76_ (
    .A(_02_),
    .B(_06_),
    .Y(Out[1])
  );
endmodule
