# Design-and-Implementation-of-YOLOv9-Convolutional-Layer-Acceleration-on-PYNQ-ZU

## 🔍 專案簡介
深度學習（Deep Learning）與人工智慧（Artificial Intelligence, AI）近年來已成為各大科技公司投入的核心研究領域。其中，影像識別技術 因具備廣泛的應用價值而備受關注。在深度學習模型中，卷積神經網路（Convolutional Neural Network, CNN） 是影像辨識的主要架構，而卷積運算則為整體運算中最關鍵且最耗時的部分。由於卷積運算涉及大量重複且複雜的資料處理，傳統以 ARM 或 x86 為主的處理器架構 常面臨運算效能瓶頸。相較之下，FPGA（Field Programmable Gate Array） 具備高度並行運算特性，能有效加速此類運算流程，進而顯著提升邊緣運算的整體效能。

---

## 🧠 研究背景
#### 深度學習（Deep Learning）與人工智慧（Artificial Intelligence, AI）近年來已成為各大科技公司投入的核心研究領域。其中，影像識別技術 因具備廣泛的應用價值而備受關注。在深度學習模型中，卷積神經網路（Convolutional Neural Network, CNN） 是影像辨識的主要架構，而卷積運算則為整體運算中最關鍵且最耗時的部分。由於卷積運算涉及大量重複且複雜的資料處理，傳統以 ARM 或 x86 為主的處理器架構 常面臨運算效能瓶頸。相較之下，FPGA（Field Programmable Gate Array） 具備高度並行運算特性，能有效加速此類運算流程，進而顯著提升邊緣運算的整體效能。

---
## 💻 實作與開發環境
- **硬體平台**：Xilinx PYNQ-ZU (Zynq UltraScale+)  
- **開發工具**：Vitis HLS、Vivado、PYNQ Framework  
- **開發語言**：C / C++（硬體架構）、Python（控制與驗證）  
---

## ⚙️ 主要系統架構設計
### 架構說明
本論文提出一種名為 EPIC（Enhanced Partition for Independent Convolution） 的架構優化方案。該方法透過 輸入資料的分割策略，有效解決了卷積運算中需重複載入輸入數據的造成資源不足的問題。EPIC 架構將原先單一的大型卷積模組拆分為 四個可獨立運作的小型卷積模組，使各模組能同時執行運算，並且每個模組內的運算也能同時運算，實現更高層次的平行化。此設計可以充分發揮 FPGA 的高度並行運算能力，大幅強化卷積層的整體執行效能。

- **輸入與權重分割**：
  將輸入與權重資料分割為2個部分，以解決記憶體存取計算的衝突。
- **多運算模組平行化**：  
  使用四個 `Conv` 模組進行並行運算，且4個conv模組內的運算也全部展開進行並行運算處理，大幅提升資料吞吐量。
- **資料流優化 (Dataflow)**：  
  運用 HLS dataflow 技術使資料傳輸與運算重疊，降低延遲。
- **參數彈性化設計**：  
  FPGA具有易修改的特色，可支援不同卷積參數設定，便於應用於不同卷積層可做調整使用。
  
### EPIC 架構
<img width="705" height="500" alt="image" src="https://github.com/user-attachments/assets/a7e12ce5-4ef9-4228-8b46-3ab39c02b87e" />

## Parallel Processing 模組
<img width="750" height="440" alt="圖片200" src="https://github.com/user-attachments/assets/acef31b0-70e0-4153-83b2-d67d63b79ffa" />



### 🔹 各模組功能說明
| 模組名稱 | 功能描述 |
|-----------|-----------|
| `EPIC` | 完整的卷積運算的流程 |
| `Parallel Processing` | 處理並行運算的主要模組 |
| `Conv` | 卷積運算的核心計算模組 |
|  `Output add` | 將四個Conv計算出來的結果做相加 |

---
## ⚙️ 硬體資源優化設計
---

## 📈 效能結果
| 指標項目                | FPGA (PYNQ-ZU) | ARM Cortex-A53 | 提升幅度                                    |
|------------------------|----------------|----------------|---------------------------------------------|
| **執行時間**            | 530.37 ms      | 241.99 ms      | 執行時間降幅達 **54.37%**，效能明顯提升       |
| **運算穩定度（標準差）** | 0.11           | 2.48           | 標準差大幅降低，計算時長穩定度顯著提升         |

> 本架構可維持原模型 **98% 的推論準確率**
> 在資源優化後可將資源利用率提升3倍
 
---

## 🧾 研究論文
> 劉哲安，《基於 FPGA 之 YOLOv9 平行化加速架構設計與實作》，  
> 國立台北大學通訊工程學系碩士論文，2025。

- 研究核心：  
  針對 YOLOv9 模型卷積層的高運算量問題，設計適用於 FPGA 的加速架構。
- 技術貢獻：  
  - 結合多語言開發（C/C++ 與 Python），實現軟硬體協同運算。  
  - 在有限硬體資源下，進行多維度優化（運算單元配置、記憶體策略）。  
  - 完成實際部署與效能測試，驗證可行性與穩定性。

---


