Fitter report for TopDE-FastCompilation
Sun Dec 11 21:57:29 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Other Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Dec 11 21:57:29 2016           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; TopDE-FastCompilation                           ;
; Top-level Entity Name              ; TopDE                                           ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C70F896C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 24,559 / 68,416 ( 36 % )                        ;
;     Total combinational functions  ; 22,627 / 68,416 ( 33 % )                        ;
;     Dedicated logic registers      ; 6,900 / 68,416 ( 10 % )                         ;
; Total registers                    ; 6900                                            ;
; Total pins                         ; 568 / 622 ( 91 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 858,583 / 1,152,000 ( 75 % )                    ;
; Embedded Multiplier 9-bit elements ; 57 / 300 ( 19 % )                               ;
; Total PLLs                         ; 3 / 4 ( 75 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C70F896C6                   ;                                ;
; Use smart compilation                                                      ; On                             ; Off                            ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                       ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                 ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[0]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[1]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[2]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[3]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[4]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[5]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[6]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[7]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[8]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[9]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[10]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[11]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[12]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[13]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[14]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[15]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[16]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[17]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[17]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[17]~_Duplicate_1                                  ; REGOUT           ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[18]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult3 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[18]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[18]~_Duplicate_1                                  ; REGOUT           ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[19]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult3 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[19]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[19]~_Duplicate_1                                  ; REGOUT           ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[20]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult3 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[20]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[20]~_Duplicate_1                                  ; REGOUT           ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[21]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult3 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[21]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[21]~_Duplicate_1                                  ; REGOUT           ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[22]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult3 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[22]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[22]~_Duplicate_1                                  ; REGOUT           ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[23]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult3 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[23]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[23]~_Duplicate_1                                  ; REGOUT           ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[24]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult3 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[24]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[24]~_Duplicate_1                                  ; REGOUT           ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[25]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult3 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[25]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[25]~_Duplicate_1                                  ; REGOUT           ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[26]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult3 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[26]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[26]~_Duplicate_1                                  ; REGOUT           ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[27]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult3 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[27]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[27]~_Duplicate_1                                  ; REGOUT           ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[28]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult3 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[28]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[28]~_Duplicate_1                                  ; REGOUT           ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[29]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult3 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[29]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[29]~_Duplicate_1                                  ; REGOUT           ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[30]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult3 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[30]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[30]~_Duplicate_1                                  ; REGOUT           ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[31]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult3 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[31]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[31]~_Duplicate_1                                  ; REGOUT           ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[32]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult3 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[32]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[32]~_Duplicate_1                                  ; REGOUT           ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[33]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult3 ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[33]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|b1_dffe_0[33]~_Duplicate_1                                  ; REGOUT           ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[0]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ; DATAB            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[0]~0        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[1]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ; DATAB            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[1]~1        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[2]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ; DATAB            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[2]~2        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[3]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ; DATAB            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[3]~3        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[4]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ; DATAB            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[4]~4        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[5]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ; DATAB            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[5]~5        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[6]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ; DATAB            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[6]~6        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[7]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ; DATAB            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[7]~7        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[8]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ; DATAB            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[8]~8        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[9]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ; DATAB            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[9]~9        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[10]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ; DATAB            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[10]~10      ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[11]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ; DATAB            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[11]~11      ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[12]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ; DATAB            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[12]~12      ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[13]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ; DATAB            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[13]~13      ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[14]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ; DATAB            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[14]~14      ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[15]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ; DATAB            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[15]~15      ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[16]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ; DATAB            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|e1_dffe_1[16]~16      ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_b_dffe1_dffe1[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_b_dffe1_dffe1[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_b_dffe1_dffe1[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_b_dffe1_dffe1[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_b_dffe1_dffe1[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_b_dffe1_dffe1[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_b_dffe1_dffe1[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_b_dffe1_dffe1[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_b_dffe1_dffe1[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_b_dffe1_dffe1[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_b_dffe1_dffe1[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_b_dffe1_dffe1[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_b_dffe1_dffe1[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_b_dffe1_dffe1[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_b_dffe1_dffe1[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_b_dffe1_dffe1[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_b_dffe1_dffe1[16] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ; DATAA            ;                       ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_b_dffe1_dffe1[17] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[0]                                                                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[0]                                                                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[0]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[1]                                                                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[1]                                                                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[1]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[2]                                                                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[2]                                                                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[2]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[3]                                                                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[3]                                                                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[3]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[4]                                                                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[4]                                                                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[4]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[5]                                                                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[5]                                                                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[5]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[6]                                                                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[6]                                                                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[6]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[7]                                                                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[7]                                                                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[7]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[0]                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult2|mult_o5t:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[0]                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[0]~_Duplicate_1                                                                                           ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[1]                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult2|mult_o5t:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[1]                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[1]~_Duplicate_1                                                                                           ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[2]                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult2|mult_o5t:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[2]                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[2]~_Duplicate_1                                                                                           ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[3]                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult2|mult_o5t:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[3]                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[3]~_Duplicate_1                                                                                           ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[4]                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult2|mult_o5t:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[4]                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[4]~_Duplicate_1                                                                                           ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[5]                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult2|mult_o5t:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[5]                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[5]~_Duplicate_1                                                                                           ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[6]                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult2|mult_o5t:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[6]                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[6]~_Duplicate_1                                                                                           ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[7]                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult2|mult_o5t:auto_generated|mac_mult1                                  ; DATAB            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[7]                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.start[7]~_Duplicate_1                                                                                           ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[0]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[0]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[0]~_Duplicate_1                                                                                                   ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[1]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[1]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[1]~_Duplicate_1                                                                                                   ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[2]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[2]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[2]~_Duplicate_1                                                                                                   ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[3]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[3]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[3]~_Duplicate_1                                                                                                   ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[4]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[4]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[4]~_Duplicate_1                                                                                                   ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[5]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[5]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[5]~_Duplicate_1                                                                                                   ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[6]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[6]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[6]~_Duplicate_1                                                                                                   ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[7]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[7]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[7]~_Duplicate_1                                                                                                   ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[8]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[8]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[8]~_Duplicate_1                                                                                                   ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[9]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[9]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[9]~_Duplicate_1                                                                                                   ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[10]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[10]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[10]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[11]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[11]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[11]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[12]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[12]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[12]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[13]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[13]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[13]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[14]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[14]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[14]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_1                                                                                                  ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_1                                                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_1                                                            ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_2                                                                                                  ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_2                                                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_2                                                            ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_3                                                                                                  ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_3                                                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult3                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_3                                                            ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_4                                                                                                  ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_4                                                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult3                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_4                                                            ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_5                                                                                                  ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_5                                                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult3                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_5                                                            ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_6                                                                                                  ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_6                                                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult3                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_6                                                            ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_7                                                                                                  ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_7                                                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult3                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_7                                                            ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_8                                                                                                  ; REGOUT           ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_8                                                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult3                                                    ; DATAA            ;                       ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_8                                                            ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].sample[15]~_Duplicate_9                                                                                                  ; REGOUT           ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+----------+----------------+--------------+----------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To     ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+----------------+---------------+----------------+
; Location ;                ;              ; DRAM_DQ[0]     ; PIN_AC1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]    ; PIN_AF2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]    ; PIN_AF3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]    ; PIN_AG2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]    ; PIN_AG3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]    ; PIN_AH1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]    ; PIN_AH2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[16]    ; PIN_U1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[17]    ; PIN_U2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[18]    ; PIN_U3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[19]    ; PIN_V2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]     ; PIN_AC2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[20]    ; PIN_V3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[21]    ; PIN_W1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[22]    ; PIN_W2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[23]    ; PIN_W3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[24]    ; PIN_Y1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[25]    ; PIN_Y2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[26]    ; PIN_Y3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[27]    ; PIN_AA1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[28]    ; PIN_AA2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[29]    ; PIN_AA3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]     ; PIN_AC3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[30]    ; PIN_AB1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[31]    ; PIN_AB2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]     ; PIN_AD1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]     ; PIN_AD2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]     ; PIN_AD3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]     ; PIN_AE1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]     ; PIN_AE2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]     ; PIN_AE3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]     ; PIN_AF1       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[0]      ; PIN_A23       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[10]     ; PIN_B25       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[11]     ; PIN_A25       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[12]     ; PIN_C24       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[13]     ; PIN_B24       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[14]     ; PIN_A24       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[15]     ; PIN_B23       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[1]      ; PIN_C22       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[2]      ; PIN_B22       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[3]      ; PIN_A22       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[4]      ; PIN_B21       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[5]      ; PIN_A21       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[6]      ; PIN_B20       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[7]      ; PIN_A20       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[8]      ; PIN_B26       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[9]      ; PIN_A26       ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ15_AM1 ; PIN_AE24      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[0]    ; PIN_AF29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[10]   ; PIN_AD29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[11]   ; PIN_AC28      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[12]   ; PIN_AC30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[13]   ; PIN_AB30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[14]   ; PIN_AA30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[1]    ; PIN_AE28      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[2]    ; PIN_AE30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[3]    ; PIN_AD30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[4]    ; PIN_AC29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[5]    ; PIN_AB29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[6]    ; PIN_AA29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[7]    ; PIN_Y28       ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[8]    ; PIN_AF30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[9]    ; PIN_AE29      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[0]      ; PIN_C30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[10]     ; PIN_F29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[11]     ; PIN_G29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[12]     ; PIN_F30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[13]     ; PIN_G30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[14]     ; PIN_H29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[15]     ; PIN_H30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[16]     ; PIN_J29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[17]     ; PIN_H25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[18]     ; PIN_J30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[19]     ; PIN_H24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[1]      ; PIN_C29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[20]     ; PIN_J25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[21]     ; PIN_K24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[22]     ; PIN_J24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[23]     ; PIN_K25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[24]     ; PIN_L22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[25]     ; PIN_M21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[26]     ; PIN_L21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[27]     ; PIN_M22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[28]     ; PIN_N22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[29]     ; PIN_N25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[2]      ; PIN_E28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[30]     ; PIN_N21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[31]     ; PIN_N24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[3]      ; PIN_D29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[4]      ; PIN_E27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[5]      ; PIN_D28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[6]      ; PIN_E29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[7]      ; PIN_G25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[8]      ; PIN_E30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[9]      ; PIN_G26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[0]      ; PIN_G27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[10]     ; PIN_K29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[11]     ; PIN_M25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[12]     ; PIN_K30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[13]     ; PIN_M24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[14]     ; PIN_L29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[15]     ; PIN_L30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[16]     ; PIN_P26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[17]     ; PIN_P28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[18]     ; PIN_P25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[19]     ; PIN_P27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[1]      ; PIN_G28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[20]     ; PIN_M29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[21]     ; PIN_R26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[22]     ; PIN_M30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[23]     ; PIN_R27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[24]     ; PIN_P24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[25]     ; PIN_N28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[26]     ; PIN_P23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[27]     ; PIN_N29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[28]     ; PIN_R23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[29]     ; PIN_P29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[2]      ; PIN_H27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[30]     ; PIN_R22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[31]     ; PIN_P30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[3]      ; PIN_L24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[4]      ; PIN_H28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[5]      ; PIN_L25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[6]      ; PIN_K27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[7]      ; PIN_L28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[8]      ; PIN_K28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[9]      ; PIN_L27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKIN_N0  ; PIN_T25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKIN_N1  ; PIN_AH14      ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKIN_P0  ; PIN_T24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKIN_P1  ; PIN_AG15      ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKOUT_N0 ; PIN_H23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKOUT_N1 ; PIN_AF27      ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKOUT_P0 ; PIN_G24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKOUT_P1 ; PIN_AF28      ; QSF Assignment ;
; Location ;                ;              ; OTG_D[0]       ; PIN_H10       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[10]      ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[11]      ; PIN_E7        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[12]      ; PIN_D7        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[13]      ; PIN_E8        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[14]      ; PIN_D9        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[15]      ; PIN_G10       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[1]       ; PIN_G9        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[2]       ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[3]       ; PIN_F11       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[4]       ; PIN_J12       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[5]       ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[6]       ; PIN_H13       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[7]       ; PIN_G13       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[8]       ; PIN_D4        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[9]       ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; OTG_FSPEED     ; PIN_F7        ; QSF Assignment ;
; Location ;                ;              ; OTG_LSPEED     ; PIN_F8        ; QSF Assignment ;
; Location ;                ;              ; PS2_MSCLK      ; PIN_D26       ; QSF Assignment ;
; Location ;                ;              ; PS2_MSDAT      ; PIN_D25       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DPA[0]    ; PIN_AK9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DPA[1]    ; PIN_AJ23      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DPA[2]    ; PIN_AK20      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DPA[3]    ; PIN_AJ9       ; QSF Assignment ;
; Location ;                ;              ; iCLK_50_3      ; PIN_R28       ; QSF Assignment ;
; Location ;                ;              ; iENET_INT      ; PIN_C27       ; QSF Assignment ;
; Location ;                ;              ; iEXT_CLOCK     ; PIN_R29       ; QSF Assignment ;
; Location ;                ;              ; iFLASH_RY_N    ; PIN_AH30      ; QSF Assignment ;
; Location ;                ;              ; iOTG_DREQ0     ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; iOTG_DREQ1     ; PIN_F12       ; QSF Assignment ;
; Location ;                ;              ; iOTG_INT0      ; PIN_F13       ; QSF Assignment ;
; Location ;                ;              ; iOTG_INT1      ; PIN_J13       ; QSF Assignment ;
; Location ;                ;              ; iTD1_CLK27     ; PIN_G15       ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[0]      ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[1]      ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[2]      ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[3]      ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[4]      ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[5]      ; PIN_C4        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[6]      ; PIN_A3        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[7]      ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; iTD1_HS        ; PIN_E13       ; QSF Assignment ;
; Location ;                ;              ; iTD1_VS        ; PIN_E14       ; QSF Assignment ;
; Location ;                ;              ; iTD2_CLK27     ; PIN_H15       ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[0]      ; PIN_C10       ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[1]      ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[2]      ; PIN_B9        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[3]      ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[4]      ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[5]      ; PIN_B8        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[6]      ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[7]      ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; iTD2_HS        ; PIN_E15       ; QSF Assignment ;
; Location ;                ;              ; iTD2_VS        ; PIN_D15       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[0]    ; PIN_AA4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[10]   ; PIN_Y8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[11]   ; PIN_AE4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[12]   ; PIN_AF4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[1]    ; PIN_AA5       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[2]    ; PIN_AA6       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[3]    ; PIN_AB5       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[4]    ; PIN_AB7       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[5]    ; PIN_AC4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[6]    ; PIN_AC5       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[7]    ; PIN_AC6       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[8]    ; PIN_AD4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[9]    ; PIN_AC7       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_BA[0]   ; PIN_AA9       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_BA[1]   ; PIN_AA10      ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_CAS_N   ; PIN_W10       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_CKE     ; PIN_AA8       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_CLK     ; PIN_AD6       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_CS_N    ; PIN_Y10       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_LDQM0   ; PIN_V9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_RAS_N   ; PIN_Y9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_UDQM1   ; PIN_AB6       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_WE_N    ; PIN_W9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[0]    ; PIN_T5        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[10]   ; PIN_T4        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[11]   ; PIN_Y4        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[12]   ; PIN_Y7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[1]    ; PIN_T6        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[2]    ; PIN_U4        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[3]    ; PIN_U6        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[4]    ; PIN_U7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[5]    ; PIN_V7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[6]    ; PIN_V8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[7]    ; PIN_W4        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[8]    ; PIN_W7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[9]    ; PIN_W8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_BA[0]   ; PIN_T7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_BA[1]   ; PIN_T8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_CAS_N   ; PIN_N8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_CKE     ; PIN_L10       ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_CLK     ; PIN_G5        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_CS_N    ; PIN_P9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_LDQM0   ; PIN_M10       ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_RAS_N   ; PIN_N9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_UDQM1   ; PIN_U8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_WE_N    ; PIN_M9        ; QSF Assignment ;
; Location ;                ;              ; oENET_CLK      ; PIN_D27       ; QSF Assignment ;
; Location ;                ;              ; oENET_CMD      ; PIN_B27       ; QSF Assignment ;
; Location ;                ;              ; oENET_CS_N     ; PIN_C28       ; QSF Assignment ;
; Location ;                ;              ; oENET_IOR_N    ; PIN_A28       ; QSF Assignment ;
; Location ;                ;              ; oENET_IOW_N    ; PIN_B28       ; QSF Assignment ;
; Location ;                ;              ; oENET_RESET_N  ; PIN_B29       ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[0]    ; PIN_AF24      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[10]   ; PIN_AH26      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[11]   ; PIN_AJ26      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[12]   ; PIN_AK26      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[13]   ; PIN_AJ25      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[14]   ; PIN_AK25      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[15]   ; PIN_AH24      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[16]   ; PIN_AG25      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[17]   ; PIN_AF21      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[18]   ; PIN_AD21      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[19]   ; PIN_AK28      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[1]    ; PIN_AG24      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[20]   ; PIN_AJ28      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[21]   ; PIN_AE20      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[2]    ; PIN_AE23      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[3]    ; PIN_AG23      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[4]    ; PIN_AF23      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[5]    ; PIN_AG22      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[6]    ; PIN_AH22      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[7]    ; PIN_AF22      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[8]    ; PIN_AH27      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[9]    ; PIN_AJ27      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_BYTE_N  ; PIN_Y29       ; QSF Assignment ;
; Location ;                ;              ; oFLASH_CE_N    ; PIN_AG28      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_OE_N    ; PIN_AG29      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_RST_N   ; PIN_AH28      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_WE_N    ; PIN_AJ29      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_WP_N    ; PIN_AH29      ; QSF Assignment ;
; Location ;                ;              ; oOTG_A[0]      ; PIN_E9        ; QSF Assignment ;
; Location ;                ;              ; oOTG_A[1]      ; PIN_D8        ; QSF Assignment ;
; Location ;                ;              ; oOTG_CS_N      ; PIN_E10       ; QSF Assignment ;
; Location ;                ;              ; oOTG_DACK0_N   ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; oOTG_DACK1_N   ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; oOTG_OE_N      ; PIN_D10       ; QSF Assignment ;
; Location ;                ;              ; oOTG_RESET_N   ; PIN_H14       ; QSF Assignment ;
; Location ;                ;              ; oOTG_WE_N      ; PIN_E11       ; QSF Assignment ;
; Location ;                ;              ; oTD2_RESET_N   ; PIN_B10       ; QSF Assignment ;
+----------+----------------+--------------+----------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 30770 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 30770 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 30376   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 384     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/scartezini/Documents/Unb/OAC/Trabalho Final/MIPS-PUM-v4.6/Core/output_files/TopDE-FastCompilation.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 24,559 / 68,416 ( 36 % )       ;
;     -- Combinational with no register       ; 17659                          ;
;     -- Register only                        ; 1932                           ;
;     -- Combinational with a register        ; 4968                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 13387                          ;
;     -- 3 input functions                    ; 6329                           ;
;     -- <=2 input functions                  ; 2911                           ;
;     -- Register only                        ; 1932                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 17606                          ;
;     -- arithmetic mode                      ; 5021                           ;
;                                             ;                                ;
; Total registers*                            ; 6,900 / 70,234 ( 10 % )        ;
;     -- Dedicated logic registers            ; 6,900 / 68,416 ( 10 % )        ;
;     -- I/O registers                        ; 0 / 1,818 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 1,956 / 4,276 ( 46 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 568 / 622 ( 91 % )             ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )                 ;
;                                             ;                                ;
; Global signals                              ; 16                             ;
; M4Ks                                        ; 232 / 250 ( 93 % )             ;
; Total block memory bits                     ; 858,583 / 1,152,000 ( 75 % )   ;
; Total block memory implementation bits      ; 1,069,056 / 1,152,000 ( 93 % ) ;
; Embedded Multiplier 9-bit elements          ; 57 / 300 ( 19 % )              ;
; PLLs                                        ; 3 / 4 ( 75 % )                 ;
; Global clocks                               ; 16 / 16 ( 100 % )              ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 31% / 30% / 32%                ;
; Peak interconnect usage (total/H/V)         ; 88% / 86% / 91%                ;
; Maximum fan-out                             ; 2946                           ;
; Highest non-global fan-out                  ; 745                            ;
; Total fan-out                               ; 107819                         ;
; Average fan-out                             ; 3.40                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                            ;
;                                             ;                        ;                       ;                                ;
; Total logic elements                        ; 24299 / 68416 ( 36 % ) ; 260 / 68416 ( < 1 % ) ; 0 / 68416 ( 0 % )              ;
;     -- Combinational with no register       ; 17542                  ; 117                   ; 0                              ;
;     -- Register only                        ; 1913                   ; 19                    ; 0                              ;
;     -- Combinational with a register        ; 4844                   ; 124                   ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                                ;
;     -- 4 input functions                    ; 13289                  ; 98                    ; 0                              ;
;     -- 3 input functions                    ; 6227                   ; 102                   ; 0                              ;
;     -- <=2 input functions                  ; 2870                   ; 41                    ; 0                              ;
;     -- Register only                        ; 1913                   ; 19                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic elements by mode                      ;                        ;                       ;                                ;
;     -- normal mode                          ; 17374                  ; 232                   ; 0                              ;
;     -- arithmetic mode                      ; 5012                   ; 9                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total registers                             ; 6757                   ; 143                   ; 0                              ;
;     -- Dedicated logic registers            ; 6757 / 68416 ( 10 % )  ; 143 / 68416 ( < 1 % ) ; 0 / 68416 ( 0 % )              ;
;                                             ;                        ;                       ;                                ;
; Total LABs:  partially or completely used   ; 1939 / 4276 ( 45 % )   ; 22 / 4276 ( < 1 % )   ; 0 / 4276 ( 0 % )               ;
;                                             ;                        ;                       ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                              ;
; I/O pins                                    ; 568                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 57 / 300 ( 19 % )      ; 0 / 300 ( 0 % )       ; 0 / 300 ( 0 % )                ;
; Total memory bits                           ; 858583                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 1069056                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 3 / 4 ( 75 % )                 ;
; M4K                                         ; 232 / 250 ( 92 % )     ; 0 / 250 ( 0 % )       ; 0 / 250 ( 0 % )                ;
; Clock control block                         ; 12 / 20 ( 60 % )       ; 0 / 20 ( 0 % )        ; 5 / 20 ( 25 % )                ;
;                                             ;                        ;                       ;                                ;
; Connections                                 ;                        ;                       ;                                ;
;     -- Input Connections                    ; 961                    ; 220                   ; 3                              ;
;     -- Registered Input Connections         ; 615                    ; 153                   ; 0                              ;
;     -- Output Connections                   ; 612                    ; 360                   ; 212                            ;
;     -- Registered Output Connections        ; 25                     ; 359                   ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Internal Connections                        ;                        ;                       ;                                ;
;     -- Total Connections                    ; 108029                 ; 1668                  ; 220                            ;
;     -- Registered Connections               ; 26029                  ; 1162                  ; 0                              ;
;                                             ;                        ;                       ;                                ;
; External Connections                        ;                        ;                       ;                                ;
;     -- Top                                  ; 778                    ; 580                   ; 215                            ;
;     -- sld_hub:auto_hub                     ; 580                    ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 215                    ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Partition Interface                         ;                        ;                       ;                                ;
;     -- Input Ports                          ; 108                    ; 49                    ; 3                              ;
;     -- Output Ports                         ; 521                    ; 63                    ; 4                              ;
;     -- Bidir Ports                          ; 48                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Registered Ports                            ;                        ;                       ;                                ;
;     -- Registered Input Ports               ; 0                      ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 52                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Port Connectivity                           ;                        ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 10                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 24                    ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; iAUD_ADCDAT ; E19   ; 4        ; 67           ; 51           ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_28     ; E16   ; 4        ; 47           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50     ; AD15  ; 7        ; 49           ; 0            ; 1           ; 20                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50_2   ; D16   ; 4        ; 47           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50_4   ; R3    ; 2        ; 0            ; 25           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iIRDA_RXD   ; W22   ; 6        ; 95           ; 15           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[0]     ; T29   ; 6        ; 95           ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[1]     ; T28   ; 6        ; 95           ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[2]     ; U30   ; 6        ; 95           ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[3]     ; U29   ; 6        ; 95           ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[0]      ; AA23  ; 6        ; 95           ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[10]     ; W5    ; 1        ; 0            ; 15           ; 0           ; 34                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[11]     ; V10   ; 1        ; 0            ; 16           ; 0           ; 38                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[12]     ; U9    ; 1        ; 0            ; 21           ; 0           ; 44                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[13]     ; T9    ; 1        ; 0            ; 22           ; 0           ; 484                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[14]     ; L5    ; 2        ; 0            ; 41           ; 1           ; 512                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[15]     ; L4    ; 2        ; 0            ; 36           ; 4           ; 511                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[16]     ; L7    ; 2        ; 0            ; 43           ; 4           ; 493                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[17]     ; L8    ; 2        ; 0            ; 43           ; 3           ; 93                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[1]      ; AB26  ; 6        ; 95           ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[2]      ; AB25  ; 6        ; 95           ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[3]      ; AC27  ; 6        ; 95           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[4]      ; AC26  ; 6        ; 95           ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[5]      ; AC24  ; 6        ; 95           ; 3            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[6]      ; AC23  ; 6        ; 95           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[7]      ; AD25  ; 6        ; 95           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[8]      ; AD24  ; 6        ; 95           ; 2            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[9]      ; AE27  ; 6        ; 95           ; 7            ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iUART_RTS   ; F23   ; 4        ; 93           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iUART_RXD   ; D21   ; 4        ; 71           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                      ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACLRCK        ; G18   ; 4        ; 60           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OCLK               ; Y25   ; 6        ; 95           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OCLK100            ; AD6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OCLK200            ; AA9   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OControlState[0]   ; E28   ; 5        ; 95           ; 47           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OControlState[1]   ; J25   ; 5        ; 95           ; 47           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OControlState[2]   ; AF29  ; 6        ; 95           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OControlState[3]   ; Y22   ; 6        ; 95           ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OControlState[4]   ; Y26   ; 6        ; 95           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OControlState[5]   ; AB7   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OControlState[6]   ; E30   ; 5        ; 95           ; 45           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[0]       ; W3    ; 1        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[10]      ; AE20  ; 7        ; 78           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[11]      ; AG22  ; 7        ; 80           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[12]      ; AK26  ; 7        ; 82           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[13]      ; D25   ; 4        ; 82           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[14]      ; AE4   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[15]      ; AE3   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[16]      ; AD5   ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[17]      ; AD26  ; 6        ; 95           ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[18]      ; AJ29  ; 6        ; 95           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[19]      ; AG28  ; 6        ; 95           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[1]       ; W4    ; 1        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[20]      ; AG2   ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[21]      ; U7    ; 1        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[22]      ; E15   ; 3        ; 44           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[23]      ; U8    ; 1        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[24]      ; D15   ; 3        ; 42           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[25]      ; V28   ; 6        ; 95           ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[26]      ; V7    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[27]      ; V8    ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[28]      ; AA4   ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[29]      ; U25   ; 6        ; 95           ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[2]       ; AJ24  ; 7        ; 78           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[30]      ; U3    ; 1        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[31]      ; U6    ; 1        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[3]       ; AJ25  ; 7        ; 82           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[4]       ; AF22  ; 7        ; 82           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[5]       ; B25   ; 4        ; 82           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[6]       ; AH22  ; 7        ; 78           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[7]       ; AA10  ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[8]       ; AK25  ; 7        ; 80           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODAddress[9]       ; AG23  ; 7        ; 82           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODByteEnable[0]    ; AD21  ; 7        ; 89           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODByteEnable[1]    ; AH26  ; 7        ; 87           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODByteEnable[2]    ; AG25  ; 7        ; 87           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODByteEnable[3]    ; AK24  ; 7        ; 76           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[0]      ; Y6    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[10]     ; AC2   ; 1        ; 0            ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[11]     ; C7    ; 3        ; 13           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[12]     ; A5    ; 3        ; 9            ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[13]     ; AC3   ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[14]     ; B5    ; 3        ; 9            ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[15]     ; Y4    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[16]     ; Y9    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[17]     ; AD2   ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[18]     ; AE1   ; 1        ; 0            ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[19]     ; AD1   ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[1]      ; AE2   ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[20]     ; Y8    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[21]     ; Y1    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[22]     ; Y10   ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[23]     ; T4    ; 1        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[24]     ; T5    ; 1        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[25]     ; Y3    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[26]     ; T6    ; 1        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[27]     ; B4    ; 3        ; 7            ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[28]     ; H10   ; 3        ; 7            ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[29]     ; N9    ; 2        ; 0            ; 34           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[2]      ; AC1   ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[30]     ; P9    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[31]     ; AC4   ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[3]      ; AD3   ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[4]      ; AA6   ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[5]      ; AA5   ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[6]      ; Y7    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[7]      ; T7    ; 1        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[8]      ; G10   ; 3        ; 7            ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadData[9]      ; Y2    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODReadEnable       ; AF1   ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[0]     ; AK6   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[10]    ; AF23  ; 7        ; 91           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[11]    ; AK28  ; 7        ; 89           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[12]    ; AJ27  ; 7        ; 91           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[13]    ; AA7   ; 1        ; 0            ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[14]    ; AF24  ; 7        ; 91           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[15]    ; AJ23  ; 7        ; 76           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[16]    ; AH27  ; 7        ; 91           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[17]    ; AF21  ; 7        ; 78           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[18]    ; AD19  ; 7        ; 74           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[19]    ; AB23  ; 6        ; 95           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[1]     ; AK9   ; 8        ; 26           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[20]    ; A22   ; 4        ; 71           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[21]    ; B20   ; 4        ; 62           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[22]    ; AG27  ; 7        ; 93           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[23]    ; D9    ; 3        ; 18           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[24]    ; AA8   ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[25]    ; AE24  ; 7        ; 93           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[26]    ; AK20  ; 7        ; 65           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[27]    ; AE23  ; 7        ; 93           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[28]    ; AG26  ; 7        ; 93           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[29]    ; A20   ; 4        ; 62           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[2]     ; AJ26  ; 7        ; 85           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[30]    ; AA25  ; 6        ; 95           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[31]    ; H17   ; 4        ; 53           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[3]     ; AH24  ; 7        ; 85           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[4]     ; AG10  ; 8        ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[5]     ; C26   ; 4        ; 85           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[6]     ; AJ9   ; 8        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[7]     ; AG24  ; 7        ; 85           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[8]     ; AG9   ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteData[9]     ; AJ28  ; 7        ; 89           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ODWriteEnable      ; AF4   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[0]       ; AC6   ; 1        ; 0            ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[10]      ; A6    ; 3        ; 11           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[11]      ; L10   ; 2        ; 0            ; 42           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[12]      ; E10   ; 3        ; 15           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[13]      ; M28   ; 5        ; 95           ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[14]      ; L25   ; 5        ; 95           ; 41           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[15]      ; E8    ; 3        ; 3            ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[16]      ; R26   ; 5        ; 95           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[17]      ; J6    ; 2        ; 0            ; 44           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[18]      ; B24   ; 4        ; 80           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[19]      ; D7    ; 3        ; 11           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[1]       ; W8    ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[20]      ; T22   ; 5        ; 95           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[21]      ; L27   ; 5        ; 95           ; 35           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[22]      ; P26   ; 5        ; 95           ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[23]      ; L30   ; 5        ; 95           ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[24]      ; B3    ; 3        ; 5            ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[25]      ; AF2   ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[26]      ; W30   ; 6        ; 95           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[27]      ; V27   ; 6        ; 95           ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[28]      ; AH1   ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[29]      ; M26   ; 5        ; 95           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[2]       ; D8    ; 3        ; 15           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[30]      ; P30   ; 5        ; 95           ; 29           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[31]      ; U23   ; 6        ; 95           ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[3]       ; E9    ; 3        ; 15           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[4]       ; M5    ; 2        ; 0            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[5]       ; K23   ; 5        ; 95           ; 41           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[6]       ; J12   ; 3        ; 20           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[7]       ; W1    ; 1        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[8]       ; W2    ; 1        ; 0            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIAddress[9]       ; A7    ; 3        ; 13           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[0]      ; M30   ; 5        ; 95           ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[10]     ; L26   ; 5        ; 95           ; 39           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[11]     ; AC30  ; 6        ; 95           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[12]     ; V22   ; 6        ; 95           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[13]     ; B26   ; 4        ; 85           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[14]     ; L21   ; 5        ; 95           ; 40           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[15]     ; V21   ; 6        ; 95           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[16]     ; N29   ; 5        ; 95           ; 31           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[17]     ; D26   ; 4        ; 91           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[18]     ; B23   ; 4        ; 78           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[19]     ; K26   ; 5        ; 95           ; 40           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[1]      ; M23   ; 5        ; 95           ; 37           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[20]     ; AA26  ; 6        ; 95           ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[21]     ; G29   ; 5        ; 95           ; 42           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[22]     ; N28   ; 5        ; 95           ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[23]     ; N22   ; 5        ; 95           ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[24]     ; N25   ; 5        ; 95           ; 32           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[25]     ; J26   ; 5        ; 95           ; 42           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[26]     ; D5    ; 3        ; 1            ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[27]     ; E7    ; 3        ; 1            ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[28]     ; C28   ; 4        ; 91           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[29]     ; H28   ; 5        ; 95           ; 44           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[2]      ; AA29  ; 6        ; 95           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[30]     ; H26   ; 5        ; 95           ; 43           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[31]     ; C5    ; 3        ; 5            ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[3]      ; AA3   ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[4]      ; G30   ; 5        ; 95           ; 42           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[5]      ; B28   ; 4        ; 89           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[6]      ; R23   ; 5        ; 95           ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[7]      ; F13   ; 3        ; 33           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[8]      ; D13   ; 3        ; 29           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OIReadData[9]      ; G5    ; 2        ; 0            ; 48           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OflagBank[0]       ; AG3   ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OflagBank[1]       ; AB1   ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OflagBank[2]       ; AD4   ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OflagBank[3]       ; T8    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OflagBank[4]       ; U1    ; 1        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OflagBank[5]       ; U5    ; 1        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OflagBank[6]       ; N4    ; 2        ; 0            ; 31           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OflagBank[7]       ; U2    ; 1        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[0]         ; N21   ; 5        ; 95           ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[10]        ; M24   ; 5        ; 95           ; 39           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[11]        ; AC29  ; 6        ; 95           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[12]        ; AA28  ; 6        ; 95           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[13]        ; A26   ; 4        ; 85           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[14]        ; L22   ; 5        ; 95           ; 40           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[15]        ; AB30  ; 6        ; 95           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[16]        ; P23   ; 5        ; 95           ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[17]        ; A28   ; 4        ; 89           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[18]        ; C24   ; 4        ; 78           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[19]        ; H29   ; 5        ; 95           ; 40           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[1]         ; N23   ; 5        ; 95           ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[20]        ; W24   ; 6        ; 95           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[21]        ; F30   ; 5        ; 95           ; 43           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[22]        ; P24   ; 5        ; 95           ; 31           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[23]        ; P22   ; 5        ; 95           ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[24]        ; N24   ; 5        ; 95           ; 32           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[25]        ; K24   ; 5        ; 95           ; 42           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[26]        ; D4    ; 3        ; 1            ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[27]        ; F7    ; 3        ; 1            ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[28]        ; D27   ; 4        ; 91           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[29]        ; G28   ; 5        ; 95           ; 44           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[2]         ; AA30  ; 6        ; 95           ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[30]        ; K25   ; 5        ; 95           ; 43           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[31]        ; G9    ; 3        ; 5            ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[3]         ; AB2   ; 1        ; 0            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[4]         ; G27   ; 5        ; 95           ; 44           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[5]         ; C27   ; 4        ; 89           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[6]         ; R27   ; 5        ; 95           ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[7]         ; E13   ; 3        ; 33           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[8]         ; H13   ; 3        ; 29           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwInstr[9]         ; G6    ; 2        ; 0            ; 48           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[0]            ; AB6   ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[10]           ; B6    ; 3        ; 11           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[11]           ; L9    ; 2        ; 0            ; 42           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[12]           ; C9    ; 3        ; 18           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[13]           ; L29   ; 5        ; 95           ; 34           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[14]           ; H30   ; 5        ; 95           ; 41           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[15]           ; F8    ; 3        ; 3            ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[16]           ; T23   ; 5        ; 95           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[17]           ; H5    ; 2        ; 0            ; 47           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[18]           ; A25   ; 4        ; 80           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[19]           ; D6    ; 3        ; 11           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[1]            ; W6    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[20]           ; R24   ; 5        ; 95           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[21]           ; K30   ; 5        ; 95           ; 35           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[22]           ; P28   ; 5        ; 95           ; 30           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[23]           ; K29   ; 5        ; 95           ; 35           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[24]           ; A3    ; 3        ; 3            ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[25]           ; AC5   ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[26]           ; V23   ; 6        ; 95           ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[27]           ; V29   ; 6        ; 95           ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[28]           ; AH2   ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[29]           ; M27   ; 5        ; 95           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[2]            ; A8    ; 3        ; 18           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[30]           ; P29   ; 5        ; 95           ; 29           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[31]           ; U24   ; 6        ; 95           ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[3]            ; B7    ; 3        ; 13           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[4]            ; U4    ; 1        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[5]            ; F29   ; 5        ; 95           ; 43           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[6]            ; B8    ; 3        ; 18           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[7]            ; V2    ; 1        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[8]            ; V3    ; 1        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwPC[9]            ; G11   ; 3        ; 15           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[0]    ; Y28   ; 6        ; 95           ; 18           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[10]   ; M21   ; 5        ; 95           ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[11]   ; G17   ; 4        ; 53           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[12]   ; W10   ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[13]   ; H14   ; 3        ; 38           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[14]   ; G16   ; 4        ; 51           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[15]   ; C22   ; 4        ; 76           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[16]   ; C21   ; 4        ; 74           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[17]   ; T27   ; 6        ; 95           ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[18]   ; L28   ; 5        ; 95           ; 35           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[19]   ; C14   ; 3        ; 38           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[1]    ; V24   ; 6        ; 95           ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[20]   ; C17   ; 4        ; 51           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[21]   ; H16   ; 4        ; 49           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[22]   ; B22   ; 4        ; 71           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[23]   ; D18   ; 4        ; 60           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[24]   ; L24   ; 5        ; 95           ; 41           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[25]   ; B27   ; 4        ; 87           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[26]   ; A23   ; 4        ; 76           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[27]   ; A21   ; 4        ; 67           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[28]   ; A24   ; 4        ; 78           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[29]   ; J30   ; 5        ; 95           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[2]    ; R22   ; 5        ; 95           ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[30]   ; G19   ; 4        ; 76           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[31]   ; D12   ; 3        ; 31           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[3]    ; P27   ; 5        ; 95           ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[4]    ; M22   ; 5        ; 95           ; 37           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[5]    ; B21   ; 4        ; 69           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[6]    ; K27   ; 5        ; 95           ; 38           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[7]    ; R25   ; 5        ; 95           ; 29           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[8]    ; M25   ; 5        ; 95           ; 39           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispFPU[9]    ; N8    ; 2        ; 0            ; 35           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispSelect[0] ; J7    ; 2        ; 0            ; 44           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispSelect[1] ; M9    ; 2        ; 0            ; 41           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispSelect[2] ; K8    ; 2        ; 0            ; 43           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispSelect[3] ; K7    ; 2        ; 0            ; 43           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDispSelect[4] ; J5    ; 2        ; 0            ; 43           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[0]       ; Y5    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[10]      ; F12   ; 3        ; 26           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[11]      ; J29   ; 5        ; 95           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[12]      ; W9    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[13]      ; C10   ; 3        ; 20           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[14]      ; B10   ; 3        ; 26           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[15]      ; B9    ; 3        ; 24           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[16]      ; M29   ; 5        ; 95           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[17]      ; P7    ; 2        ; 0            ; 32           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[18]      ; AA1   ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[19]      ; C4    ; 3        ; 9            ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[1]       ; V9    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[20]      ; F11   ; 3        ; 24           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[21]      ; A9    ; 3        ; 24           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[22]      ; G13   ; 3        ; 31           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[23]      ; W7    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[24]      ; K28   ; 5        ; 95           ; 38           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[25]      ; G14   ; 3        ; 35           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[26]      ; M10   ; 2        ; 0            ; 37           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[27]      ; H12   ; 3        ; 22           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[28]      ; F16   ; 4        ; 51           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[29]      ; E14   ; 3        ; 40           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[2]       ; P25   ; 5        ; 95           ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[30]      ; E11   ; 3        ; 24           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[31]      ; E12   ; 3        ; 26           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[3]       ; G12   ; 3        ; 22           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[4]       ; D10   ; 3        ; 22           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[5]       ; J13   ; 3        ; 33           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[6]       ; V4    ; 1        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[7]       ; H11   ; 3        ; 20           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[8]       ; AA2   ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OwRegDisp[9]       ; AB5   ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oAUD_DACDAT        ; F18   ; 4        ; 60           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oAUD_XCK           ; D17   ; 4        ; 53           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_DP           ; AF12  ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[0]         ; AE8   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[1]         ; AF9   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[2]         ; AH9   ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[3]         ; AD10  ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[4]         ; AF10  ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[5]         ; AD11  ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[6]         ; AD12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_DP           ; AC17  ; 7        ; 60           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[0]         ; AG13  ; 8        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[1]         ; AE16  ; 7        ; 51           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[2]         ; AF16  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[3]         ; AG16  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[4]         ; AE17  ; 7        ; 58           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[5]         ; AF17  ; 7        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[6]         ; AD17  ; 7        ; 60           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_DP           ; AC19  ; 7        ; 74           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[0]         ; AE7   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[1]         ; AF7   ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[2]         ; AH5   ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[3]         ; AG4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[4]         ; AB18  ; 7        ; 71           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[5]         ; AB19  ; 7        ; 71           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[6]         ; AE19  ; 7        ; 76           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_DP           ; M4    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[0]         ; P6    ; 2        ; 0            ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[1]         ; P4    ; 2        ; 0            ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[2]         ; N10   ; 2        ; 0            ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[3]         ; N7    ; 2        ; 0            ; 35           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[4]         ; M8    ; 2        ; 0            ; 41           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[5]         ; M7    ; 2        ; 0            ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[6]         ; M6    ; 2        ; 0            ; 37           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_DP           ; L6    ; 2        ; 0            ; 41           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[0]         ; P1    ; 2        ; 0            ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[1]         ; P2    ; 2        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[2]         ; P3    ; 2        ; 0            ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[3]         ; N2    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[4]         ; N3    ; 2        ; 0            ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[5]         ; M1    ; 2        ; 0            ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[6]         ; M2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_DP           ; K6    ; 2        ; 0            ; 42           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[0]         ; M3    ; 2        ; 0            ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[1]         ; L1    ; 2        ; 0            ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[2]         ; L2    ; 2        ; 0            ; 34           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[3]         ; L3    ; 2        ; 0            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[4]         ; K1    ; 2        ; 0            ; 35           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[5]         ; K4    ; 2        ; 0            ; 38           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[6]         ; K5    ; 2        ; 0            ; 42           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_DP           ; K2    ; 2        ; 0            ; 35           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[0]         ; H6    ; 2        ; 0            ; 47           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[1]         ; H4    ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[2]         ; H7    ; 2        ; 0            ; 49           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[3]         ; H8    ; 2        ; 0            ; 49           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[4]         ; G4    ; 2        ; 0            ; 47           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[5]         ; F4    ; 2        ; 0            ; 48           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[6]         ; E4    ; 2        ; 0            ; 46           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_DP           ; G2    ; 2        ; 0            ; 39           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[0]         ; K3    ; 2        ; 0            ; 38           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[1]         ; J1    ; 2        ; 0            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[2]         ; J2    ; 2        ; 0            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[3]         ; H1    ; 2        ; 0            ; 39           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[4]         ; H2    ; 2        ; 0            ; 38           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[5]         ; H3    ; 2        ; 0            ; 44           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[6]         ; G1    ; 2        ; 0            ; 39           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oI2C_SCLK          ; J18   ; 4        ; 65           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oIRDA_TXD          ; W21   ; 6        ; 95           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_BLON          ; G3    ; 2        ; 0            ; 47           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_EN            ; E2    ; 2        ; 0            ; 40           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_ON            ; F1    ; 2        ; 0            ; 40           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_RS            ; F2    ; 2        ; 0            ; 39           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_RW            ; F3    ; 2        ; 0            ; 48           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[0]           ; W27   ; 6        ; 95           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[1]           ; W25   ; 6        ; 95           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[2]           ; W23   ; 6        ; 95           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[3]           ; Y27   ; 6        ; 95           ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[4]           ; Y24   ; 6        ; 95           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[5]           ; Y23   ; 6        ; 95           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[6]           ; AA27  ; 6        ; 95           ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[7]           ; AA24  ; 6        ; 95           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[8]           ; AC14  ; 8        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[0]           ; AJ6   ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[10]          ; AC13  ; 8        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[11]          ; AB13  ; 8        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[12]          ; AC12  ; 8        ; 20           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[13]          ; AB12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[14]          ; AC11  ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[15]          ; AD9   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[16]          ; AD8   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[17]          ; AJ7   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[1]           ; AK5   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[2]           ; AJ5   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[3]           ; AJ4   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[4]           ; AK3   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[5]           ; AH4   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[6]           ; AJ3   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[7]           ; AJ2   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[8]           ; AH3   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[9]           ; AD14  ; 8        ; 38           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSD_CLK            ; T26   ; 6        ; 95           ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_ADSC_N       ; AG17  ; 7        ; 56           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_ADSP_N       ; AC18  ; 7        ; 67           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_ADV_N        ; AD16  ; 7        ; 53           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[0]         ; AG8   ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[10]        ; AF14  ; 8        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[11]        ; AG14  ; 8        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[12]        ; AE15  ; 8        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[13]        ; AF15  ; 8        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[14]        ; AC16  ; 7        ; 53           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[15]        ; AF20  ; 7        ; 69           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[16]        ; AG20  ; 7        ; 69           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[17]        ; AE11  ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[18]        ; AF11  ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[1]         ; AF8   ; 8        ; 11           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[2]         ; AH7   ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[3]         ; AG7   ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[4]         ; AG6   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[5]         ; AG5   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[6]         ; AE12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[7]         ; AG12  ; 8        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[8]         ; AD13  ; 8        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[9]         ; AE13  ; 8        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_BE_N[0]      ; AC21  ; 7        ; 89           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_BE_N[1]      ; AC20  ; 7        ; 80           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_BE_N[2]      ; AD20  ; 7        ; 80           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_BE_N[3]      ; AH20  ; 7        ; 74           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_CE1_N        ; AH19  ; 7        ; 65           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_CE2          ; AG19  ; 7        ; 65           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_CE3_N        ; AD22  ; 7        ; 85           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_CLK          ; AD7   ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_GW_N         ; AG18  ; 7        ; 67           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_OE_N         ; AD18  ; 7        ; 67           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_WE_N         ; AF18  ; 7        ; 67           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oTD1_RESET_N       ; D14   ; 3        ; 40           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oUART_CTS          ; G22   ; 4        ; 93           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oUART_TXD          ; E21   ; 4        ; 71           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_BLANK_N       ; C15   ; 3        ; 44           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[0]          ; B16   ; 4        ; 49           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[1]          ; C16   ; 4        ; 49           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[2]          ; A17   ; 4        ; 56           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[3]          ; B17   ; 4        ; 56           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[4]          ; C18   ; 4        ; 58           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[5]          ; B18   ; 4        ; 58           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[6]          ; B19   ; 4        ; 58           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[7]          ; A19   ; 4        ; 58           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[8]          ; C19   ; 4        ; 65           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[9]          ; D19   ; 4        ; 65           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_CLOCK         ; D24   ; 4        ; 82           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[0]          ; A10   ; 3        ; 26           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[1]          ; B11   ; 3        ; 29           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[2]          ; A11   ; 3        ; 29           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[3]          ; C12   ; 3        ; 31           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[4]          ; B12   ; 3        ; 35           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[5]          ; A12   ; 3        ; 35           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[6]          ; C13   ; 3        ; 40           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[7]          ; B13   ; 3        ; 38           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[8]          ; B14   ; 3        ; 42           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[9]          ; A14   ; 3        ; 42           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_HS            ; J19   ; 4        ; 74           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[0]          ; D23   ; 4        ; 78           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[1]          ; E23   ; 4        ; 85           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[2]          ; E22   ; 4        ; 82           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[3]          ; D22   ; 4        ; 76           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[4]          ; H21   ; 4        ; 87           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[5]          ; G21   ; 4        ; 87           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[6]          ; H20   ; 4        ; 80           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[7]          ; F20   ; 4        ; 69           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[8]          ; E20   ; 4        ; 69           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[9]          ; G20   ; 4        ; 80           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_SYNC_N        ; B15   ; 3        ; 44           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_VS            ; H19   ; 4        ; 74           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                                                                                             ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; AUD_ADCLRCK ; F19   ; 4        ; 67           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                                ; -                   ;
; AUD_BCLK    ; E17   ; 4        ; 56           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                                ; -                   ;
; I2C_SDAT    ; H18   ; 4        ; 65           ; 51           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|I2C_Controller:u0|SDO                                                                                               ; -                   ;
; LCD_D[0]    ; E1    ; 2        ; 0            ; 40           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                                ; -                   ;
; LCD_D[1]    ; E3    ; 2        ; 0            ; 46           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                                ; -                   ;
; LCD_D[2]    ; D2    ; 2        ; 0            ; 45           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                                ; -                   ;
; LCD_D[3]    ; D3    ; 2        ; 0            ; 45           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                                ; -                   ;
; LCD_D[4]    ; C1    ; 2        ; 0            ; 45           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                                ; -                   ;
; LCD_D[5]    ; C2    ; 2        ; 0            ; 45           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                                ; -                   ;
; LCD_D[6]    ; C3    ; 2        ; 0            ; 46           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                                ; -                   ;
; LCD_D[7]    ; B2    ; 2        ; 0            ; 46           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                                ; -                   ;
; PS2_KBCLK   ; F24   ; 4        ; 93           ; 51           ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION ; -                   ;
; PS2_KBDAT   ; E24   ; 4        ; 93           ; 51           ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Command_Out:PS2_Command_Out|PS2_DAT~3                                            ; -                   ;
; SD_CMD      ; W28   ; 6        ; 95           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                                ; -                   ;
; SD_DAT      ; W29   ; 6        ; 95           ; 20           ; 1           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                                ; -                   ;
; SD_DAT3     ; Y30   ; 6        ; 95           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                                ; -                   ;
; SRAM_DQ[0]  ; AH10  ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[10] ; AH17  ; 7        ; 56           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[11] ; AJ18  ; 7        ; 60           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[12] ; AH18  ; 7        ; 60           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[13] ; AK19  ; 7        ; 62           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[14] ; AJ19  ; 7        ; 62           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[15] ; AK23  ; 7        ; 76           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[16] ; AJ20  ; 7        ; 65           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[17] ; AK21  ; 7        ; 69           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[18] ; AJ21  ; 7        ; 69           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[19] ; AK22  ; 7        ; 71           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[1]  ; AJ10  ; 8        ; 29           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[20] ; AJ22  ; 7        ; 71           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[21] ; AH15  ; 8        ; 47           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[22] ; AJ15  ; 8        ; 47           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[23] ; AJ16  ; 7        ; 51           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[24] ; AK14  ; 8        ; 44           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[25] ; AJ14  ; 8        ; 47           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[26] ; AJ13  ; 8        ; 44           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[27] ; AH13  ; 8        ; 44           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[28] ; AK12  ; 8        ; 38           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[29] ; AK7   ; 8        ; 18           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[2]  ; AK10  ; 8        ; 29           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[30] ; AJ8   ; 8        ; 22           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[31] ; AK8   ; 8        ; 22           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[3]  ; AJ11  ; 8        ; 31           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[4]  ; AK11  ; 8        ; 31           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[5]  ; AH12  ; 8        ; 35           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[6]  ; AJ12  ; 8        ; 38           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[7]  ; AH16  ; 7        ; 51           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[8]  ; AK17  ; 7        ; 58           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
; SRAM_DQ[9]  ; AJ17  ; 7        ; 58           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                  ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 81 / 85 ( 95 % ) ; 3.3V          ; --           ;
; 2        ; 78 / 79 ( 99 % ) ; 3.3V          ; --           ;
; 3        ; 70 / 72 ( 97 % ) ; 3.3V          ; --           ;
; 4        ; 73 / 74 ( 99 % ) ; 3.3V          ; --           ;
; 5        ; 67 / 85 ( 79 % ) ; 3.3V          ; --           ;
; 6        ; 58 / 81 ( 72 % ) ; 3.3V          ; --           ;
; 7        ; 73 / 74 ( 99 % ) ; 3.3V          ; --           ;
; 8        ; 70 / 72 ( 97 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 627        ; 3        ; OwPC[24]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 619        ; 3        ; ODReadData[12]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 615        ; 3        ; OIAddress[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 612        ; 3        ; OIAddress[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 606        ; 3        ; OwPC[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 594        ; 3        ; OwRegDisp[21]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 592        ; 3        ; oVGA_G[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 586        ; 3        ; oVGA_G[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 578        ; 3        ; oVGA_G[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 569        ; 3        ; oVGA_G[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 549        ; 4        ; oVGA_B[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ; 545        ; 4        ; oVGA_B[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 540        ; 4        ; ODWriteData[29]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ; 532        ; 4        ; OwRegDispFPU[27]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A22      ; 528        ; 4        ; ODWriteData[20]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A23      ; 518        ; 4        ; OwRegDispFPU[26]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A24      ; 514        ; 4        ; OwRegDispFPU[28]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A25      ; 510        ; 4        ; OwPC[18]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A26      ; 503        ; 4        ; OwInstr[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A27      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A28      ; 497        ; 4        ; OwInstr[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A29      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 120        ; 1        ; OwRegDisp[18]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA2      ; 121        ; 1        ; OwRegDisp[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA3      ; 122        ; 1        ; OIReadData[3]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA4      ; 123        ; 1        ; ODAddress[28]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA5      ; 140        ; 1        ; ODReadData[5]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA6      ; 141        ; 1        ; ODReadData[4]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA7      ; 149        ; 1        ; ODWriteData[13]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA8      ; 161        ; 1        ; ODWriteData[24]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA9      ; 166        ; 1        ; OCLK200                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA10     ; 167        ; 1        ; ODAddress[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 340        ; 6        ; iSW[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 339        ; 6        ; oLEDG[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 347        ; 6        ; ODWriteData[30]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA26     ; 356        ; 6        ; OIReadData[20]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA27     ; 357        ; 6        ; oLEDG[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA28     ; 369        ; 6        ; OwInstr[12]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA29     ; 376        ; 6        ; OIReadData[2]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA30     ; 377        ; 6        ; OwInstr[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB1      ; 124        ; 1        ; OflagBank[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB2      ; 125        ; 1        ; OwInstr[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB3      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 151        ; 1        ; OwRegDisp[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB6      ; 150        ; 1        ; OwPC[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB7      ; 168        ; 1        ; OControlState[5]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ; 218        ; 8        ; oLEDR[13]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 224        ; 8        ; oLEDR[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; oHEX2_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 280        ; 7        ; oHEX2_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB23     ; 318        ; 6        ; ODWriteData[19]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 341        ; 6        ; iSW[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 342        ; 6        ; iSW[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB29     ; 371        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB30     ; 372        ; 6        ; OwInstr[15]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC1      ; 132        ; 1        ; ODReadData[2]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC2      ; 133        ; 1        ; ODReadData[10]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC3      ; 134        ; 1        ; ODReadData[13]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC4      ; 135        ; 1        ; ODReadData[31]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC5      ; 153        ; 1        ; OwPC[25]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC6      ; 152        ; 1        ; OIAddress[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC7      ; 169        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 196        ; 8        ; oLEDR[14]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 201        ; 8        ; oLEDR[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 223        ; 8        ; oLEDR[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 231        ; 8        ; oLEDG[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC16     ; 250        ; 7        ; oSRAM_A[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 259        ; 7        ; oHEX1_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 272        ; 7        ; oSRAM_ADSP_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 282        ; 7        ; oHEX2_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 293        ; 7        ; oSRAM_BE_N[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 307        ; 7        ; oSRAM_BE_N[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC23     ; 321        ; 6        ; iSW[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ; 322        ; 6        ; iSW[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 329        ; 6        ; iSW[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 350        ; 6        ; iSW[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 351        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC29     ; 365        ; 6        ; OwInstr[11]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC30     ; 366        ; 6        ; OIReadData[11]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD1      ; 136        ; 1        ; ODReadData[19]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD2      ; 137        ; 1        ; ODReadData[17]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD3      ; 138        ; 1        ; ODReadData[3]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD4      ; 139        ; 1        ; OflagBank[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD5      ; 160        ; 1        ; ODAddress[16]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD6      ; 170        ; 1        ; OCLK100                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD7      ; 171        ; 1        ; oSRAM_CLK                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD8      ; 180        ; 8        ; oLEDR[16]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ; 195        ; 8        ; oLEDR[15]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD10     ; 197        ; 8        ; oHEX0_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 202        ; 8        ; oHEX0_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 210        ; 8        ; oHEX0_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 222        ; 8        ; oSRAM_A[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ; 229        ; 8        ; oLEDR[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 244        ; 7        ; iCLK_50                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 249        ; 7        ; oSRAM_ADV_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 258        ; 7        ; oHEX1_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 271        ; 7        ; oSRAM_OE_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 281        ; 7        ; ODWriteData[18]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD20     ; 294        ; 7        ; oSRAM_BE_N[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD21     ; 306        ; 7        ; ODByteEnable[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD22     ; 301        ; 7        ; oSRAM_CE3_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 319        ; 6        ; iSW[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 320        ; 6        ; iSW[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ; 326        ; 6        ; ODAddress[17]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD27     ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD28     ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD29     ; 354        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD30     ; 355        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 147        ; 1        ; ODReadData[18]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE2      ; 148        ; 1        ; ODReadData[1]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE3      ; 162        ; 1        ; ODAddress[15]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE4      ; 163        ; 1        ; ODAddress[14]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ; 173        ; 8        ; oHEX2_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 172        ; 8        ; oHEX0_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE11     ; 204        ; 8        ; oSRAM_A[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 209        ; 8        ; oSRAM_A[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 221        ; 8        ; oSRAM_A[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 235        ; 8        ; oSRAM_A[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 248        ; 7        ; oHEX1_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 255        ; 7        ; oHEX1_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE19     ; 284        ; 7        ; oHEX2_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 290        ; 7        ; ODAddress[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 316        ; 7        ; ODWriteData[27]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE24     ; 317        ; 7        ; ODWriteData[25]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE27     ; 336        ; 6        ; iSW[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 337        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE29     ; 352        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE30     ; 353        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ; 154        ; 1        ; ODReadEnable                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AF2      ; 155        ; 1        ; OIAddress[25]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AF3      ; 164        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF4      ; 165        ; 1        ; ODWriteEnable                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AF5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF7      ; 183        ; 8        ; oHEX2_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 189        ; 8        ; oSRAM_A[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 192        ; 8        ; oHEX0_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 200        ; 8        ; oHEX0_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 203        ; 8        ; oSRAM_A[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF12     ; 217        ; 8        ; oHEX0_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 233        ; 8        ; oSRAM_A[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ; 234        ; 8        ; oSRAM_A[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 252        ; 7        ; oHEX1_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 264        ; 7        ; oHEX1_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 269        ; 7        ; oSRAM_WE_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF20     ; 276        ; 7        ; oSRAM_A[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 289        ; 7        ; ODWriteData[17]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF22     ; 298        ; 7        ; ODAddress[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF23     ; 310        ; 7        ; ODWriteData[10]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF24     ; 311        ; 7        ; ODWriteData[14]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF25     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 324        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ; 325        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF29     ; 343        ; 6        ; OControlState[2]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AF30     ; 344        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ; 156        ; 1        ; ODAddress[20]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AG3      ; 157        ; 1        ; OflagBank[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AG4      ; 174        ; 8        ; oHEX2_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ; 175        ; 8        ; oSRAM_A[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG6      ; 182        ; 8        ; oSRAM_A[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 191        ; 8        ; oSRAM_A[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 188        ; 8        ; oSRAM_A[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ; 208        ; 8        ; ODWriteData[8]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG10     ; 212        ; 8        ; ODWriteData[4]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 226        ; 8        ; oSRAM_A[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ; 230        ; 8        ; oHEX1_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG14     ; 232        ; 8        ; oSRAM_A[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 242        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ; 251        ; 7        ; oHEX1_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG17     ; 254        ; 7        ; oSRAM_ADSC_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 270        ; 7        ; oSRAM_GW_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 268        ; 7        ; oSRAM_CE2                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ; 275        ; 7        ; oSRAM_A[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 292        ; 7        ; ODAddress[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG23     ; 297        ; 7        ; ODAddress[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG24     ; 303        ; 7        ; ODWriteData[7]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG25     ; 304        ; 7        ; ODByteEnable[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG26     ; 315        ; 7        ; ODWriteData[28]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG27     ; 314        ; 7        ; ODWriteData[22]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG28     ; 331        ; 6        ; ODAddress[19]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AG29     ; 330        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG30     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH1      ; 158        ; 1        ; OIAddress[28]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AH2      ; 159        ; 1        ; OwPC[28]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AH3      ; 177        ; 8        ; oLEDR[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 185        ; 8        ; oLEDR[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ; 181        ; 8        ; oHEX2_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH7      ; 190        ; 8        ; oSRAM_A[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH9      ; 207        ; 8        ; oHEX0_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH10     ; 211        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH12     ; 225        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ; 237        ; 8        ; SRAM_DQ[27]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH14     ; 243        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 241        ; 8        ; SRAM_DQ[21]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH16     ; 247        ; 7        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH17     ; 253        ; 7        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 261        ; 7        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 267        ; 7        ; oSRAM_CE1_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ; 283        ; 7        ; oSRAM_BE_N[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 291        ; 7        ; ODAddress[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH23     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH24     ; 302        ; 7        ; ODWriteData[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ; 305        ; 7        ; ODByteEnable[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH27     ; 313        ; 7        ; ODWriteData[16]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH28     ; 333        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH29     ; 332        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH30     ; 334        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ; 176        ; 8        ; oLEDR[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ3      ; 179        ; 8        ; oLEDR[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ4      ; 184        ; 8        ; oLEDR[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ5      ; 187        ; 8        ; oLEDR[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ6      ; 194        ; 8        ; oLEDR[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ7      ; 199        ; 8        ; oLEDR[17]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ8      ; 206        ; 8        ; SRAM_DQ[30]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ9      ; 214        ; 8        ; ODWriteData[6]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ10     ; 216        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ11     ; 220        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ12     ; 228        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ13     ; 236        ; 8        ; SRAM_DQ[26]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ14     ; 239        ; 8        ; SRAM_DQ[25]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ15     ; 240        ; 8        ; SRAM_DQ[22]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ16     ; 246        ; 7        ; SRAM_DQ[23]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ17     ; 257        ; 7        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ18     ; 260        ; 7        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ19     ; 263        ; 7        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ20     ; 266        ; 7        ; SRAM_DQ[16]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ21     ; 274        ; 7        ; SRAM_DQ[18]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ22     ; 278        ; 7        ; SRAM_DQ[20]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ23     ; 286        ; 7        ; ODWriteData[15]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ24     ; 288        ; 7        ; ODAddress[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ25     ; 296        ; 7        ; ODAddress[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ26     ; 300        ; 7        ; ODWriteData[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ27     ; 312        ; 7        ; ODWriteData[12]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ28     ; 309        ; 7        ; ODWriteData[9]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ29     ; 335        ; 6        ; ODAddress[18]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AJ30     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 178        ; 8        ; oLEDR[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK4      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK5      ; 186        ; 8        ; oLEDR[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK6      ; 193        ; 8        ; ODWriteData[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK7      ; 198        ; 8        ; SRAM_DQ[29]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK8      ; 205        ; 8        ; SRAM_DQ[31]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK9      ; 213        ; 8        ; ODWriteData[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK10     ; 215        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK11     ; 219        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK12     ; 227        ; 8        ; SRAM_DQ[28]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK14     ; 238        ; 8        ; SRAM_DQ[24]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK17     ; 256        ; 7        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK19     ; 262        ; 7        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK20     ; 265        ; 7        ; ODWriteData[26]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK21     ; 273        ; 7        ; SRAM_DQ[17]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK22     ; 277        ; 7        ; SRAM_DQ[19]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK23     ; 285        ; 7        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK24     ; 287        ; 7        ; ODByteEnable[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK25     ; 295        ; 7        ; ODAddress[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK26     ; 299        ; 7        ; ODAddress[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK27     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK28     ; 308        ; 7        ; ODWriteData[11]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK29     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 14         ; 2        ; LCD_D[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 626        ; 3        ; OIAddress[24]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 621        ; 3        ; ODReadData[27]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 618        ; 3        ; ODReadData[14]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 614        ; 3        ; OwPC[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 611        ; 3        ; OwPC[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 605        ; 3        ; OwPC[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 593        ; 3        ; OwRegDisp[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 591        ; 3        ; OwRegDisp[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 585        ; 3        ; oVGA_G[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 577        ; 3        ; oVGA_G[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 573        ; 3        ; oVGA_G[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 568        ; 3        ; oVGA_G[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 565        ; 3        ; oVGA_SYNC_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 559        ; 4        ; oVGA_B[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 548        ; 4        ; oVGA_B[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 547        ; 4        ; oVGA_B[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 544        ; 4        ; oVGA_B[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 539        ; 4        ; ODWriteData[21]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 531        ; 4        ; OwRegDispFPU[5]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B22      ; 527        ; 4        ; OwRegDispFPU[22]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B23      ; 517        ; 4        ; OIReadData[18]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B24      ; 513        ; 4        ; OIAddress[18]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B25      ; 509        ; 4        ; ODAddress[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B26      ; 502        ; 4        ; OIReadData[13]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B27      ; 499        ; 4        ; OwRegDispFPU[25]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B28      ; 496        ; 4        ; OIReadData[5]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B29      ; 493        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 16         ; 2        ; LCD_D[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 17         ; 2        ; LCD_D[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 15         ; 2        ; LCD_D[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 620        ; 3        ; OwRegDisp[19]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 624        ; 3        ; OIReadData[31]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 613        ; 3        ; ODReadData[11]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C9       ; 603        ; 3        ; OwPC[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 600        ; 3        ; OwRegDisp[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 584        ; 3        ; oVGA_G[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 572        ; 3        ; oVGA_G[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 575        ; 3        ; OwRegDispFPU[19]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 564        ; 3        ; oVGA_BLANK_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 558        ; 4        ; oVGA_B[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 554        ; 4        ; OwRegDispFPU[20]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 546        ; 4        ; oVGA_B[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 538        ; 4        ; oVGA_B[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 522        ; 4        ; OwRegDispFPU[16]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C22      ; 520        ; 4        ; OwRegDispFPU[15]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C23      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C24      ; 516        ; 4        ; OwInstr[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ; 504        ; 4        ; ODWriteData[5]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C27      ; 498        ; 4        ; OwInstr[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C28      ; 492        ; 4        ; OIReadData[28]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C29      ; 473        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C30      ; 472        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 18         ; 2        ; LCD_D[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 19         ; 2        ; LCD_D[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 633        ; 3        ; OwInstr[26]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D5       ; 632        ; 3        ; OIReadData[26]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ; 617        ; 3        ; OwPC[19]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 616        ; 3        ; OIAddress[19]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 608        ; 3        ; OIAddress[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 604        ; 3        ; ODWriteData[23]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 599        ; 3        ; OwRegDisp[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 583        ; 3        ; OwRegDispFPU[31]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 588        ; 3        ; OIReadData[8]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 571        ; 3        ; oTD1_RESET_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 567        ; 3        ; ODAddress[24]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 561        ; 4        ; iCLK_50_2                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 553        ; 4        ; oAUD_XCK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 541        ; 4        ; OwRegDispFPU[23]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 537        ; 4        ; oVGA_B[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 526        ; 4        ; iUART_RXD                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 519        ; 4        ; oVGA_R[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 515        ; 4        ; oVGA_R[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D24      ; 508        ; 4        ; oVGA_CLOCK                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 507        ; 4        ; ODAddress[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D26      ; 494        ; 4        ; OIReadData[17]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D27      ; 495        ; 4        ; OwInstr[28]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D28      ; 475        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D29      ; 474        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 37         ; 2        ; LCD_D[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 38         ; 2        ; oLCD_EN                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 12         ; 2        ; LCD_D[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 13         ; 2        ; oHEX6_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 630        ; 3        ; OIReadData[27]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 628        ; 3        ; OIAddress[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 609        ; 3        ; OIAddress[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 607        ; 3        ; OIAddress[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 596        ; 3        ; OwRegDisp[30]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 589        ; 3        ; OwRegDisp[31]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 579        ; 3        ; OwInstr[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 570        ; 3        ; OwRegDisp[29]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 566        ; 3        ; ODAddress[22]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 560        ; 4        ; iCLK_28                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 550        ; 4        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E19      ; 534        ; 4        ; iAUD_ADCDAT                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ; 530        ; 4        ; oVGA_R[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E21      ; 525        ; 4        ; oUART_TXD                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 506        ; 4        ; oVGA_R[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ; 505        ; 4        ; oVGA_R[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E24      ; 490        ; 4        ; PS2_KBDAT                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 478        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E28      ; 477        ; 5        ; OControlState[0]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E29      ; 470        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E30      ; 471        ; 5        ; OControlState[6]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 39         ; 2        ; oLCD_ON                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 40         ; 2        ; oLCD_RS                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 6          ; 2        ; oLCD_RW                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 7          ; 2        ; oHEX6_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 631        ; 3        ; OwInstr[27]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 629        ; 3        ; OwPC[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ; 595        ; 3        ; OwRegDisp[20]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 590        ; 3        ; OwRegDisp[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 580        ; 3        ; OIReadData[7]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F16      ; 556        ; 4        ; OwRegDisp[28]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 543        ; 4        ; oAUD_DACDAT                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 533        ; 4        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ; 529        ; 4        ; oVGA_R[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 488        ; 4        ; iUART_RTS                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F24      ; 491        ; 4        ; PS2_KBCLK                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F27      ; 476        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F29      ; 463        ; 5        ; OwPC[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F30      ; 464        ; 5        ; OwInstr[21]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 41         ; 2        ; oHEX7_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 42         ; 2        ; oHEX7_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 10         ; 2        ; oLCD_BLON                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 11         ; 2        ; oHEX6_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 4          ; 2        ; OIReadData[9]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ; 5          ; 2        ; OwInstr[9]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G7       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; G8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 625        ; 3        ; OwInstr[31]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 623        ; 3        ; ODReadData[8]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 610        ; 3        ; OwPC[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 597        ; 3        ; OwRegDisp[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 582        ; 3        ; OwRegDisp[22]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 576        ; 3        ; OwRegDisp[25]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 562        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 555        ; 4        ; OwRegDispFPU[14]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 551        ; 4        ; OwRegDispFPU[11]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 542        ; 4        ; AUD_DACLRCK                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 521        ; 4        ; OwRegDispFPU[30]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G20      ; 511        ; 4        ; oVGA_R[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 500        ; 4        ; oVGA_R[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 489        ; 4        ; oUART_CTS                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ; 486        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 482        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 483        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G27      ; 468        ; 5        ; OwInstr[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G28      ; 469        ; 5        ; OwInstr[29]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G29      ; 458        ; 5        ; OIReadData[21]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G30      ; 459        ; 5        ; OIReadData[4]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 43         ; 2        ; oHEX7_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 44         ; 2        ; oHEX7_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 20         ; 2        ; oHEX7_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 21         ; 2        ; oHEX6_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 8          ; 2        ; OwPC[17]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H6       ; 9          ; 2        ; oHEX6_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 2          ; 2        ; oHEX6_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 3          ; 2        ; oHEX6_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 622        ; 3        ; ODReadData[28]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 602        ; 3        ; OwRegDisp[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 598        ; 3        ; OwRegDisp[27]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 587        ; 3        ; OwInstr[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 574        ; 3        ; OwRegDispFPU[13]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 563        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; H16      ; 557        ; 4        ; OwRegDispFPU[21]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 552        ; 4        ; ODWriteData[31]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H18      ; 535        ; 4        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H19      ; 524        ; 4        ; oVGA_VS                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ; 512        ; 4        ; oVGA_R[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H21      ; 501        ; 4        ; oVGA_R[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H23      ; 487        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 485        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 484        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 465        ; 5        ; OIReadData[30]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H27      ; 466        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H28      ; 467        ; 5        ; OIReadData[29]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H29      ; 453        ; 5        ; OwInstr[19]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H30      ; 454        ; 5        ; OwPC[14]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 51         ; 2        ; oHEX7_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 52         ; 2        ; oHEX7_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 24         ; 2        ; OwRegDispSelect[4]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J6       ; 23         ; 2        ; OIAddress[17]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ; 22         ; 2        ; OwRegDispSelect[0]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 601        ; 3        ; OIAddress[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J13      ; 581        ; 3        ; OwRegDisp[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 536        ; 4        ; oI2C_SCLK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J19      ; 523        ; 4        ; oVGA_HS                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J23      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J24      ; 480        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 479        ; 5        ; OControlState[1]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J26      ; 460        ; 5        ; OIReadData[25]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J29      ; 439        ; 5        ; OwRegDisp[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J30      ; 440        ; 5        ; OwRegDispFPU[29]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 56         ; 2        ; oHEX5_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 57         ; 2        ; oHEX6_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 45         ; 2        ; oHEX7_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 46         ; 2        ; oHEX5_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 32         ; 2        ; oHEX5_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 31         ; 2        ; oHEX5_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 26         ; 2        ; OwRegDispSelect[3]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K8       ; 25         ; 2        ; OwRegDispSelect[2]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K10      ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ; 455        ; 5        ; OIAddress[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K24      ; 461        ; 5        ; OwInstr[25]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K25      ; 462        ; 5        ; OwInstr[30]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K26      ; 452        ; 5        ; OIReadData[19]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K27      ; 445        ; 5        ; OwRegDispFPU[6]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K28      ; 446        ; 5        ; OwRegDisp[24]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K29      ; 433        ; 5        ; OwPC[23]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K30      ; 434        ; 5        ; OwPC[21]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 60         ; 2        ; oHEX5_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 61         ; 2        ; oHEX5_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 54         ; 2        ; oHEX5_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 55         ; 2        ; iSW[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 34         ; 2        ; iSW[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 33         ; 2        ; oHEX4_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 28         ; 2        ; iSW[16]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 27         ; 2        ; iSW[17]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ; 30         ; 2        ; OwPC[11]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L10      ; 29         ; 2        ; OIAddress[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 451        ; 5        ; OIReadData[14]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ; 450        ; 5        ; OwInstr[14]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 456        ; 5        ; OwRegDispFPU[24]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 457        ; 5        ; OIAddress[14]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L26      ; 449        ; 5        ; OIReadData[10]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L27      ; 436        ; 5        ; OIAddress[21]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L28      ; 435        ; 5        ; OwRegDispFPU[18]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L29      ; 431        ; 5        ; OwPC[13]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L30      ; 432        ; 5        ; OIAddress[23]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 64         ; 2        ; oHEX4_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 65         ; 2        ; oHEX4_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 66         ; 2        ; oHEX5_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 67         ; 2        ; oHEX3_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 53         ; 2        ; OIAddress[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 49         ; 2        ; oHEX3_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 50         ; 2        ; oHEX3_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 36         ; 2        ; oHEX3_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 35         ; 2        ; OwRegDispSelect[1]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M10      ; 48         ; 2        ; OwRegDisp[26]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 441        ; 5        ; OwRegDispFPU[10]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 442        ; 5        ; OwRegDispFPU[4]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M23      ; 443        ; 5        ; OIReadData[1]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M24      ; 448        ; 5        ; OwInstr[10]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M25      ; 447        ; 5        ; OwRegDispFPU[8]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M26      ; 437        ; 5        ; OIAddress[29]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M27      ; 438        ; 5        ; OwPC[29]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M28      ; 430        ; 5        ; OIAddress[13]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M29      ; 425        ; 5        ; OwRegDisp[16]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M30      ; 426        ; 5        ; OIReadData[0]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 68         ; 2        ; oHEX4_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 69         ; 2        ; oHEX4_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 71         ; 2        ; OflagBank[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 2        ; oHEX3_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 58         ; 2        ; OwRegDispFPU[9]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N9       ; 63         ; 2        ; ODReadData[29]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N10      ; 47         ; 2        ; oHEX3_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 429        ; 5        ; OwInstr[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 428        ; 5        ; OIReadData[23]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N23      ; 444        ; 5        ; OwInstr[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N24      ; 424        ; 5        ; OwInstr[24]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N25      ; 423        ; 5        ; OIReadData[24]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N28      ; 421        ; 5        ; OIReadData[22]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N29      ; 422        ; 5        ; OIReadData[16]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 75         ; 2        ; oHEX4_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 76         ; 2        ; oHEX4_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 73         ; 2        ; oHEX4_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 74         ; 2        ; oHEX3_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 78         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 72         ; 2        ; oHEX3_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 70         ; 2        ; OwRegDisp[17]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P8       ; 77         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ; 62         ; 2        ; ODReadData[30]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 427        ; 5        ; OwInstr[23]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P23      ; 420        ; 5        ; OwInstr[16]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P24      ; 419        ; 5        ; OwInstr[22]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P25      ; 418        ; 5        ; OwRegDisp[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P26      ; 417        ; 5        ; OIAddress[22]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P27      ; 416        ; 5        ; OwRegDispFPU[3]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P28      ; 415        ; 5        ; OwPC[22]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P29      ; 413        ; 5        ; OwPC[30]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P30      ; 414        ; 5        ; OIAddress[30]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R3       ; 85         ; 2        ; iCLK_50_4                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 80         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; R5       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 79         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; R8       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 411        ; 5        ; OwRegDispFPU[2]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R23      ; 410        ; 5        ; OIReadData[6]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R24      ; 407        ; 5        ; OwPC[20]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R25      ; 412        ; 5        ; OwRegDispFPU[7]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R26      ; 408        ; 5        ; OIAddress[16]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R27      ; 409        ; 5        ; OwInstr[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R28      ; 403        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R29      ; 404        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 88         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 91         ; 1        ; ODReadData[23]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T5       ; 92         ; 1        ; ODReadData[24]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T6       ; 89         ; 1        ; ODReadData[26]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T7       ; 90         ; 1        ; ODReadData[7]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ; 97         ; 1        ; OflagBank[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T9       ; 96         ; 1        ; iSW[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 406        ; 5        ; OIAddress[20]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ; 405        ; 5        ; OwPC[16]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T24      ; 402        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T25      ; 401        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T26      ; 400        ; 6        ; oSD_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T27      ; 399        ; 6        ; OwRegDispFPU[17]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T28      ; 397        ; 6        ; iKEY[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T29      ; 398        ; 6        ; iKEY[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T30      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 93         ; 1        ; OflagBank[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 94         ; 1        ; OflagBank[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 102        ; 1        ; ODAddress[30]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U4       ; 103        ; 1        ; OwPC[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U5       ; 95         ; 1        ; OflagBank[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U6       ; 100        ; 1        ; ODAddress[31]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U7       ; 101        ; 1        ; ODAddress[21]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U8       ; 99         ; 1        ; ODAddress[23]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U9       ; 98         ; 1        ; iSW[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 390        ; 6        ; OIAddress[31]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U24      ; 389        ; 6        ; OwPC[31]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U25      ; 388        ; 6        ; ODAddress[29]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U26      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U29      ; 391        ; 6        ; iKEY[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U30      ; 392        ; 6        ; iKEY[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 104        ; 1        ; OwPC[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V3       ; 105        ; 1        ; OwPC[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 108        ; 1        ; OwRegDisp[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 118        ; 1        ; ODAddress[26]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V8       ; 117        ; 1        ; ODAddress[27]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V9       ; 116        ; 1        ; OwRegDisp[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V10      ; 115        ; 1        ; iSW[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ; 373        ; 6        ; OIReadData[15]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V22      ; 370        ; 6        ; OIReadData[12]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V23      ; 382        ; 6        ; OwPC[26]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V24      ; 368        ; 6        ; OwRegDispFPU[1]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V27      ; 387        ; 6        ; OIAddress[27]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V28      ; 385        ; 6        ; ODAddress[25]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V29      ; 386        ; 6        ; OwPC[27]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 106        ; 1        ; OIAddress[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 107        ; 1        ; OIAddress[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 109        ; 1        ; ODAddress[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W4       ; 110        ; 1        ; ODAddress[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W5       ; 119        ; 1        ; iSW[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ; 128        ; 1        ; OwPC[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W7       ; 130        ; 1        ; OwRegDisp[23]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W8       ; 129        ; 1        ; OIAddress[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W9       ; 126        ; 1        ; OwRegDisp[12]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W10      ; 127        ; 1        ; OwRegDispFPU[12]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 364        ; 6        ; oIRDA_TXD                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 363        ; 6        ; iIRDA_RXD                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ; 358        ; 6        ; oLEDG[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 359        ; 6        ; OwInstr[20]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W25      ; 367        ; 6        ; oLEDG[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 362        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 378        ; 6        ; oLEDG[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 379        ; 6        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W29      ; 383        ; 6        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W30      ; 384        ; 6        ; OIAddress[26]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y1       ; 111        ; 1        ; ODReadData[21]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ; 112        ; 1        ; ODReadData[9]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y3       ; 113        ; 1        ; ODReadData[25]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y4       ; 114        ; 1        ; ODReadData[15]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y5       ; 131        ; 1        ; OwRegDisp[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y6       ; 144        ; 1        ; ODReadData[0]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y7       ; 145        ; 1        ; ODReadData[6]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y8       ; 146        ; 1        ; ODReadData[20]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y9       ; 142        ; 1        ; ODReadData[16]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y10      ; 143        ; 1        ; ODReadData[22]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y11      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y21      ; 349        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 348        ; 6        ; OControlState[3]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y23      ; 346        ; 6        ; oLEDG[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 345        ; 6        ; oLEDG[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 361        ; 6        ; OCLK                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y26      ; 360        ; 6        ; OControlState[4]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y27      ; 375        ; 6        ; oLEDG[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y28      ; 374        ; 6        ; OwRegDispFPU[0]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y29      ; 380        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y30      ; 381        ; 6        ; SD_DAT3                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                              ;
+----------------------------------+--------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+
; Name                             ; VGA_Interface:VGA0|VgaAdapter:VGA0|VgaPll:xx|altpll:altpll_component|pll ; AudioCODEC_Interface:Audio0|AudioVideo_PLL:av_pll|altpll:altpll_component|pll ; CLOCK_Interface:CLKI0|PLL:PLL1|altpll:altpll_component|pll ;
+----------------------------------+--------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+
; SDC pin name                     ; VGA0|VGA0|xx|altpll_component|pll                                        ; Audio0|av_pll|altpll_component|pll                                            ; CLKI0|PLL1|altpll_component|pll                            ;
; PLL mode                         ; Normal                                                                   ; No compensation                                                               ; Normal                                                     ;
; Compensate clock                 ; clock0                                                                   ; --                                                                            ; clock0                                                     ;
; Compensated input/output pins    ; --                                                                       ; --                                                                            ; --                                                         ;
; Self reset on gated loss of lock ; Off                                                                      ; Off                                                                           ; Off                                                        ;
; Gate lock counter                ; --                                                                       ; --                                                                            ; --                                                         ;
; Input frequency 0                ; 50.0 MHz                                                                 ; 50.0 MHz                                                                      ; 50.0 MHz                                                   ;
; Input frequency 1                ; --                                                                       ; --                                                                            ; --                                                         ;
; Nominal PFD frequency            ; 50.0 MHz                                                                 ; 16.7 MHz                                                                      ; 50.0 MHz                                                   ;
; Nominal VCO frequency            ; 800.0 MHz                                                                ; 516.8 MHz                                                                     ; 800.0 MHz                                                  ;
; VCO post scale K counter         ; --                                                                       ; --                                                                            ; --                                                         ;
; VCO multiply                     ; --                                                                       ; --                                                                            ; --                                                         ;
; VCO divide                       ; --                                                                       ; --                                                                            ; --                                                         ;
; Freq min lock                    ; 31.25 MHz                                                                ; 48.39 MHz                                                                     ; 31.25 MHz                                                  ;
; Freq max lock                    ; 62.5 MHz                                                                 ; 96.78 MHz                                                                     ; 62.5 MHz                                                   ;
; M VCO Tap                        ; 0                                                                        ; 0                                                                             ; 0                                                          ;
; M Initial                        ; 1                                                                        ; 1                                                                             ; 1                                                          ;
; M value                          ; 16                                                                       ; 31                                                                            ; 16                                                         ;
; N value                          ; 1                                                                        ; 3                                                                             ; 1                                                          ;
; Preserve PLL counter order       ; Off                                                                      ; Off                                                                           ; Off                                                        ;
; PLL location                     ; PLL_4                                                                    ; PLL_3                                                                         ; PLL_1                                                      ;
; Inclk0 signal                    ; iCLK_50                                                                  ; iCLK_50_2                                                                     ; iCLK_50_4                                                  ;
; Inclk1 signal                    ; --                                                                       ; --                                                                            ; --                                                         ;
; Inclk0 signal type               ; Dedicated Pin                                                            ; Dedicated Pin                                                                 ; Dedicated Pin                                              ;
; Inclk1 signal type               ; --                                                                       ; --                                                                            ; --                                                         ;
+----------------------------------+--------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                              ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-------------------------------------------+
; VGA_Interface:VGA0|VgaAdapter:VGA0|VgaPll:xx|altpll:altpll_component|_clk0      ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 32            ; 16/16 Even ; 1       ; 0       ; VGA0|VGA0|xx|altpll_component|pll|clk[0]  ;
; AudioCODEC_Interface:Audio0|AudioVideo_PLL:av_pll|altpll:altpll_component|_clk0 ; clock0       ; 31   ; 84  ; 18.45 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 28            ; 14/14 Even ; 1       ; 0       ; Audio0|av_pll|altpll_component|pll|clk[0] ;
; CLOCK_Interface:CLKI0|PLL:PLL1|altpll:altpll_component|_clk0                    ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 50/50      ; C2      ; 8             ; 4/4 Even   ; 1       ; 0       ; CLKI0|PLL1|altpll_component|pll|clk[0]    ;
; CLOCK_Interface:CLKI0|PLL:PLL1|altpll:altpll_component|_clk2                    ; clock2       ; 4    ; 1   ; 200.0 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 4             ; 2/2 Even   ; 1       ; 0       ; CLKI0|PLL1|altpll_component|pll|clk[2]    ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                           ; Library Name ;
+---------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |TopDE                                                                                ; 24559 (218) ; 6900 (0)                  ; 0 (0)         ; 858583      ; 232  ; 57           ; 5       ; 26        ; 568  ; 0            ; 17659 (217)  ; 1932 (0)          ; 4968 (3)         ; |TopDE                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |AudioCODEC_Interface:Audio0|                                                      ; 544 (251)   ; 252 (108)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 274 (125)    ; 61 (53)           ; 209 (73)         ; |TopDE|AudioCODEC_Interface:Audio0                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;       |AudioVideo_PLL:av_pll|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|AudioCODEC_Interface:Audio0|AudioVideo_PLL:av_pll                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |altpll:altpll_component|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|AudioCODEC_Interface:Audio0|AudioVideo_PLL:av_pll|altpll:altpll_component                                                                                                                                                                                                                                                                                                                              ; work         ;
;       |I2C_AV_Config:u3|                                                              ; 173 (116)   ; 73 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (72)     ; 8 (0)             ; 65 (44)          ; |TopDE|AudioCODEC_Interface:Audio0|I2C_AV_Config:u3                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;          |I2C_Controller:u0|                                                          ; 57 (57)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 8 (8)             ; 21 (21)          ; |TopDE|AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|I2C_Controller:u0                                                                                                                                                                                                                                                                                                                                         ; work         ;
;       |Reset_Delay:r0|                                                                ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; |TopDE|AudioCODEC_Interface:Audio0|Reset_Delay:r0                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |audio_clock:u4|                                                                ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |TopDE|AudioCODEC_Interface:Audio0|audio_clock:u4                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |audio_converter:u5|                                                            ; 75 (75)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 36 (36)          ; |TopDE|AudioCODEC_Interface:Audio0|audio_converter:u5                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |CLOCK_Interface:CLKI0|                                                            ; 148 (69)    ; 76 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (26)      ; 1 (0)             ; 75 (43)          ; |TopDE|CLOCK_Interface:CLKI0                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |PLL:PLL1|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CLOCK_Interface:CLKI0|PLL:PLL1                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |altpll:altpll_component|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CLOCK_Interface:CLKI0|PLL:PLL1|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |mono:Timmer10|                                                                 ; 79 (79)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 1 (1)             ; 32 (32)          ; |TopDE|CLOCK_Interface:CLKI0|mono:Timmer10                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |CPU:CPU0|                                                                         ; 17135 (0)   ; 4142 (0)                  ; 0 (0)         ; 4892        ; 6    ; 39           ; 1       ; 19        ; 0    ; 0            ; 12962 (0)    ; 1372 (0)          ; 2801 (0)         ; |TopDE|CPU:CPU0                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |Datapath_UNI:Processor|                                                        ; 17135 (785) ; 4142 (64)                 ; 0 (0)         ; 4892        ; 6    ; 39           ; 1       ; 19        ; 0    ; 0            ; 12962 (695)  ; 1372 (4)          ; 2801 (109)       ; |TopDE|CPU:CPU0|Datapath_UNI:Processor                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |ALU:ALUunit|                                                                ; 6874 (2178) ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 6752 (2098)  ; 0 (0)             ; 122 (80)         ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;             |lpm_divide:Div0|                                                         ; 1098 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1096 (0)     ; 0 (0)             ; 2 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |lpm_divide_nto:auto_generated|                                        ; 1098 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1096 (0)     ; 0 (0)             ; 2 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |abs_divider_4dg:divider|                                           ; 1098 (38)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1096 (38)    ; 0 (0)             ; 2 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider                                                                                                                                                                                                                                                                                      ; work         ;
;                      |alt_u_div_k5f:divider|                                          ; 1053 (1053) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1051 (1051)  ; 0 (0)             ; 2 (2)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider                                                                                                                                                                                                                                                                ; work         ;
;                      |lpm_abs_0s9:my_abs_den|                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den                                                                                                                                                                                                                                                               ; work         ;
;             |lpm_divide:Div1|                                                         ; 1059 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1039 (0)     ; 0 (0)             ; 20 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |lpm_divide_vfm:auto_generated|                                        ; 1059 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1039 (0)     ; 0 (0)             ; 20 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |sign_div_unsign_9nh:divider|                                       ; 1059 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1039 (0)     ; 0 (0)             ; 20 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider                                                                                                                                                                                                                                                                                  ; work         ;
;                      |alt_u_div_k5f:divider|                                          ; 1059 (1059) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1039 (1039)  ; 0 (0)             ; 20 (20)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider                                                                                                                                                                                                                                                            ; work         ;
;             |lpm_divide:Mod0|                                                         ; 1281 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1271 (0)     ; 0 (0)             ; 10 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |lpm_divide_qlo:auto_generated|                                        ; 1281 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1271 (0)     ; 0 (0)             ; 10 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |abs_divider_4dg:divider|                                           ; 1281 (44)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1271 (44)    ; 0 (0)             ; 10 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider                                                                                                                                                                                                                                                                                      ; work         ;
;                      |alt_u_div_k5f:divider|                                          ; 1143 (1140) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1137 (1135)  ; 0 (0)             ; 6 (5)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider                                                                                                                                                                                                                                                                ; work         ;
;                         |add_sub_lkc:add_sub_0|                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_lkc:add_sub_0                                                                                                                                                                                                                                          ; work         ;
;                         |add_sub_mkc:add_sub_1|                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_mkc:add_sub_1                                                                                                                                                                                                                                          ; work         ;
;                      |lpm_abs_0s9:my_abs_den|                                         ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 1 (1)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den                                                                                                                                                                                                                                                               ; work         ;
;                      |lpm_abs_0s9:my_abs_num|                                         ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 3 (3)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num                                                                                                                                                                                                                                                               ; work         ;
;             |lpm_divide:Mod1|                                                         ; 1087 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1077 (0)     ; 0 (0)             ; 10 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |lpm_divide_28m:auto_generated|                                        ; 1087 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1077 (0)     ; 0 (0)             ; 10 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |sign_div_unsign_9nh:divider|                                       ; 1087 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1077 (0)     ; 0 (0)             ; 10 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider                                                                                                                                                                                                                                                                                  ; work         ;
;                      |alt_u_div_k5f:divider|                                          ; 1087 (1086) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1077 (1076)  ; 0 (0)             ; 10 (10)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider                                                                                                                                                                                                                                                            ; work         ;
;                         |add_sub_mkc:add_sub_1|                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_mkc:add_sub_1                                                                                                                                                                                                                                      ; work         ;
;             |lpm_mult:Mult0|                                                          ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                |mult_i1t:auto_generated|                                              ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult0|mult_i1t:auto_generated                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |lpm_mult:Mult1|                                                          ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                |mult_l8t:auto_generated|                                              ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult1|mult_l8t:auto_generated                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |ALUControl:ALUControlunit|                                                  ; 51 (51)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 1 (1)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ALUControl:ALUControlunit                                                                                                                                                                                                                                                                                                                                              ; work         ;
;          |COP0RegistersUNI:cop0reg|                                                   ; 361 (361)   ; 161 (161)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (199)    ; 52 (52)           ; 110 (110)        ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg                                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |Control_UNI:CtrUNI|                                                         ; 224 (224)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 224 (224)    ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |FPALUControl:FPALUControlUnit|                                              ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|FPALUControl:FPALUControlUnit                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |FPURegisters:memRegFPU|                                                     ; 2781 (2781) ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1751 (1751)  ; 596 (596)         ; 434 (434)        ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |FlagBank:FlagBankModule|                                                    ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|FlagBank:FlagBankModule                                                                                                                                                                                                                                                                                                                                                ; work         ;
;          |MemLoad:MemLoad0|                                                           ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|MemLoad:MemLoad0                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |MemStore:MemStore0|                                                         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|MemStore:MemStore0                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |Registers:RegsUNI|                                                          ; 2728 (2728) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1736 (1736)  ; 482 (482)         ; 510 (510)        ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |ula_fp:FPALUunit|                                                           ; 3332 (12)   ; 1829 (0)                  ; 0 (0)         ; 4892        ; 6    ; 23           ; 1       ; 11        ; 0    ; 0            ; 1502 (12)    ; 238 (0)           ; 1592 (6)         ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;             |add_sub:add1|                                                            ; 785 (0)     ; 331 (0)                   ; 0 (0)         ; 129         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 431 (0)      ; 28 (0)            ; 326 (0)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                |add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|        ; 785 (312)   ; 331 (210)                 ; 0 (0)         ; 129         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 431 (109)    ; 28 (27)           ; 326 (153)        ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component                                                                                                                                                                                                                                                                            ; work         ;
;                   |add_sub_altbarrel_shift_6hb:rbarrel_shift|                         ; 153 (153)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (149)    ; 0 (0)             ; 4 (4)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altbarrel_shift_6hb:rbarrel_shift                                                                                                                                                                                                                                  ; work         ;
;                   |add_sub_altbarrel_shift_h0e:lbarrel_shift|                         ; 111 (111)   ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 46 (46)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altbarrel_shift_h0e:lbarrel_shift                                                                                                                                                                                                                                  ; work         ;
;                   |add_sub_altpriority_encoder_qb6:leading_zeroes_cnt|                ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 4 (4)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altpriority_encoder_qb6:leading_zeroes_cnt                                                                                                                                                                                                                         ; work         ;
;                   |altshift_taps:man_res_is_not_zero_dffe31_rtl_0|                    ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 129         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0                                                                                                                                                                                                                             ; work         ;
;                      |shift_taps_ejp:auto_generated|                                  ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 129         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 3 (1)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_ejp:auto_generated                                                                                                                                                                                               ; work         ;
;                         |altsyncram_5271:altsyncram4|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 129         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_ejp:auto_generated|altsyncram_5271:altsyncram4                                                                                                                                                                   ; work         ;
;                         |cntr_kkf:cntr1|                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_ejp:auto_generated|cntr_kkf:cntr1                                                                                                                                                                                ; work         ;
;                   |lpm_add_sub:add_sub1|                                              ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub1                                                                                                                                                                                                                                                       ; work         ;
;                      |add_sub_ore:auto_generated|                                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub1|add_sub_ore:auto_generated                                                                                                                                                                                                                            ; work         ;
;                   |lpm_add_sub:add_sub2|                                              ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub2                                                                                                                                                                                                                                                       ; work         ;
;                      |add_sub_ore:auto_generated|                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub2|add_sub_ore:auto_generated                                                                                                                                                                                                                            ; work         ;
;                   |lpm_add_sub:add_sub4|                                              ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 2 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub4                                                                                                                                                                                                                                                       ; work         ;
;                      |add_sub_nqe:auto_generated|                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub4|add_sub_nqe:auto_generated                                                                                                                                                                                                                            ; work         ;
;                   |lpm_add_sub:add_sub5|                                              ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub5                                                                                                                                                                                                                                                       ; work         ;
;                      |add_sub_2lj:auto_generated|                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub5|add_sub_2lj:auto_generated                                                                                                                                                                                                                            ; work         ;
;                   |lpm_add_sub:add_sub6|                                              ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub6                                                                                                                                                                                                                                                       ; work         ;
;                      |add_sub_nqe:auto_generated|                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub6|add_sub_nqe:auto_generated                                                                                                                                                                                                                            ; work         ;
;                   |lpm_add_sub:man_2comp_res_lower|                                   ; 30 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 16 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_2comp_res_lower                                                                                                                                                                                                                                            ; work         ;
;                      |add_sub_2ej:auto_generated|                                     ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 16 (16)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_2comp_res_lower|add_sub_2ej:auto_generated                                                                                                                                                                                                                 ; work         ;
;                   |lpm_add_sub:man_2comp_res_upper0|                                  ; 25 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 13 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_2comp_res_upper0                                                                                                                                                                                                                                           ; work         ;
;                      |add_sub_7vi:auto_generated|                                     ; 25 (25)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 13 (13)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_2comp_res_upper0|add_sub_7vi:auto_generated                                                                                                                                                                                                                ; work         ;
;                   |lpm_add_sub:man_2comp_res_upper1|                                  ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_2comp_res_upper1                                                                                                                                                                                                                                           ; work         ;
;                      |add_sub_7vi:auto_generated|                                     ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_2comp_res_upper1|add_sub_7vi:auto_generated                                                                                                                                                                                                                ; work         ;
;                   |lpm_add_sub:man_add_sub_lower|                                     ; 30 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 17 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_add_sub_lower                                                                                                                                                                                                                                              ; work         ;
;                      |add_sub_2ej:auto_generated|                                     ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 17 (17)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_add_sub_lower|add_sub_2ej:auto_generated                                                                                                                                                                                                                   ; work         ;
;                   |lpm_add_sub:man_add_sub_upper0|                                    ; 26 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 14 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_add_sub_upper0                                                                                                                                                                                                                                             ; work         ;
;                      |add_sub_7vi:auto_generated|                                     ; 26 (26)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 14 (14)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_add_sub_upper0|add_sub_7vi:auto_generated                                                                                                                                                                                                                  ; work         ;
;                   |lpm_add_sub:man_add_sub_upper1|                                    ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_add_sub_upper1                                                                                                                                                                                                                                             ; work         ;
;                      |add_sub_7vi:auto_generated|                                     ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_add_sub_upper1|add_sub_7vi:auto_generated                                                                                                                                                                                                                  ; work         ;
;                   |lpm_add_sub:man_res_rounding_add_sub_lower|                        ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_res_rounding_add_sub_lower                                                                                                                                                                                                                                 ; work         ;
;                      |add_sub_taf:auto_generated|                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_taf:auto_generated                                                                                                                                                                                                      ; work         ;
;                   |lpm_add_sub:man_res_rounding_add_sub_upper1|                       ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_res_rounding_add_sub_upper1                                                                                                                                                                                                                                ; work         ;
;                      |add_sub_6jf:auto_generated|                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_6jf:auto_generated                                                                                                                                                                                                     ; work         ;
;             |add_sub:sub1|                                                            ; 537 (0)     ; 265 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 268 (0)      ; 16 (0)            ; 253 (0)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                |add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|        ; 537 (234)   ; 265 (148)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 268 (95)     ; 16 (16)           ; 253 (102)        ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component                                                                                                                                                                                                                                                                            ; work         ;
;                   |add_sub_altbarrel_shift_h0e:lbarrel_shift|                         ; 111 (111)   ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 46 (46)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altbarrel_shift_h0e:lbarrel_shift                                                                                                                                                                                                                                  ; work         ;
;                   |add_sub_altpriority_encoder_e48:trailing_zeros_cnt|                ; 33 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (15)      ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altpriority_encoder_e48:trailing_zeros_cnt                                                                                                                                                                                                                         ; work         ;
;                      |add_sub_altpriority_encoder_f48:altpriority_encoder22|          ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altpriority_encoder_e48:trailing_zeros_cnt|add_sub_altpriority_encoder_f48:altpriority_encoder22                                                                                                                                                                   ; work         ;
;                         |add_sub_altpriority_encoder_vh8:altpriority_encoder29|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altpriority_encoder_e48:trailing_zeros_cnt|add_sub_altpriority_encoder_f48:altpriority_encoder22|add_sub_altpriority_encoder_vh8:altpriority_encoder29                                                                                                             ; work         ;
;                      |add_sub_altpriority_encoder_fj8:altpriority_encoder21|          ; 17 (7)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (7)       ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altpriority_encoder_e48:trailing_zeros_cnt|add_sub_altpriority_encoder_fj8:altpriority_encoder21                                                                                                                                                                   ; work         ;
;                         |add_sub_altpriority_encoder_vh8:altpriority_encoder23|       ; 6 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altpriority_encoder_e48:trailing_zeros_cnt|add_sub_altpriority_encoder_fj8:altpriority_encoder21|add_sub_altpriority_encoder_vh8:altpriority_encoder23                                                                                                             ; work         ;
;                            |add_sub_altpriority_encoder_qh8:altpriority_encoder25|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altpriority_encoder_e48:trailing_zeros_cnt|add_sub_altpriority_encoder_fj8:altpriority_encoder21|add_sub_altpriority_encoder_vh8:altpriority_encoder23|add_sub_altpriority_encoder_qh8:altpriority_encoder25                                                       ; work         ;
;                            |add_sub_altpriority_encoder_qh8:altpriority_encoder26|    ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altpriority_encoder_e48:trailing_zeros_cnt|add_sub_altpriority_encoder_fj8:altpriority_encoder21|add_sub_altpriority_encoder_vh8:altpriority_encoder23|add_sub_altpriority_encoder_qh8:altpriority_encoder26                                                       ; work         ;
;                               |add_sub_altpriority_encoder_nh8:altpriority_encoder27| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altpriority_encoder_e48:trailing_zeros_cnt|add_sub_altpriority_encoder_fj8:altpriority_encoder21|add_sub_altpriority_encoder_vh8:altpriority_encoder23|add_sub_altpriority_encoder_qh8:altpriority_encoder26|add_sub_altpriority_encoder_nh8:altpriority_encoder27 ; work         ;
;                         |add_sub_altpriority_encoder_vh8:altpriority_encoder24|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altpriority_encoder_e48:trailing_zeros_cnt|add_sub_altpriority_encoder_fj8:altpriority_encoder21|add_sub_altpriority_encoder_vh8:altpriority_encoder24                                                                                                             ; work         ;
;                            |add_sub_altpriority_encoder_qh8:altpriority_encoder25|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altpriority_encoder_e48:trailing_zeros_cnt|add_sub_altpriority_encoder_fj8:altpriority_encoder21|add_sub_altpriority_encoder_vh8:altpriority_encoder24|add_sub_altpriority_encoder_qh8:altpriority_encoder25                                                       ; work         ;
;                            |add_sub_altpriority_encoder_qh8:altpriority_encoder26|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altpriority_encoder_e48:trailing_zeros_cnt|add_sub_altpriority_encoder_fj8:altpriority_encoder21|add_sub_altpriority_encoder_vh8:altpriority_encoder24|add_sub_altpriority_encoder_qh8:altpriority_encoder26                                                       ; work         ;
;                               |add_sub_altpriority_encoder_nh8:altpriority_encoder27| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altpriority_encoder_e48:trailing_zeros_cnt|add_sub_altpriority_encoder_fj8:altpriority_encoder21|add_sub_altpriority_encoder_vh8:altpriority_encoder24|add_sub_altpriority_encoder_qh8:altpriority_encoder26|add_sub_altpriority_encoder_nh8:altpriority_encoder27 ; work         ;
;                   |add_sub_altpriority_encoder_qb6:leading_zeroes_cnt|                ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 1 (1)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altpriority_encoder_qb6:leading_zeroes_cnt                                                                                                                                                                                                                         ; work         ;
;                   |lpm_add_sub:add_sub1|                                              ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub1                                                                                                                                                                                                                                                       ; work         ;
;                      |add_sub_ore:auto_generated|                                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub1|add_sub_ore:auto_generated                                                                                                                                                                                                                            ; work         ;
;                   |lpm_add_sub:add_sub2|                                              ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub2                                                                                                                                                                                                                                                       ; work         ;
;                      |add_sub_ore:auto_generated|                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub2|add_sub_ore:auto_generated                                                                                                                                                                                                                            ; work         ;
;                   |lpm_add_sub:add_sub3|                                              ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub3                                                                                                                                                                                                                                                       ; work         ;
;                      |add_sub_lre:auto_generated|                                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub3|add_sub_lre:auto_generated                                                                                                                                                                                                                            ; work         ;
;                   |lpm_add_sub:add_sub4|                                              ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub4                                                                                                                                                                                                                                                       ; work         ;
;                      |add_sub_nqe:auto_generated|                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub4|add_sub_nqe:auto_generated                                                                                                                                                                                                                            ; work         ;
;                   |lpm_add_sub:add_sub5|                                              ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub5                                                                                                                                                                                                                                                       ; work         ;
;                      |add_sub_2lj:auto_generated|                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub5|add_sub_2lj:auto_generated                                                                                                                                                                                                                            ; work         ;
;                   |lpm_add_sub:add_sub6|                                              ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub6                                                                                                                                                                                                                                                       ; work         ;
;                      |add_sub_nqe:auto_generated|                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub6|add_sub_nqe:auto_generated                                                                                                                                                                                                                            ; work         ;
;                   |lpm_add_sub:man_2comp_res_lower|                                   ; 16 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 15 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_2comp_res_lower                                                                                                                                                                                                                                            ; work         ;
;                      |add_sub_2ej:auto_generated|                                     ; 16 (16)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_2comp_res_lower|add_sub_2ej:auto_generated                                                                                                                                                                                                                 ; work         ;
;                   |lpm_add_sub:man_2comp_res_upper0|                                  ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_2comp_res_upper0                                                                                                                                                                                                                                           ; work         ;
;                      |add_sub_7vi:auto_generated|                                     ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_2comp_res_upper0|add_sub_7vi:auto_generated                                                                                                                                                                                                                ; work         ;
;                   |lpm_add_sub:man_2comp_res_upper1|                                  ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_2comp_res_upper1                                                                                                                                                                                                                                           ; work         ;
;                      |add_sub_7vi:auto_generated|                                     ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_2comp_res_upper1|add_sub_7vi:auto_generated                                                                                                                                                                                                                ; work         ;
;                   |lpm_add_sub:man_add_sub_lower|                                     ; 16 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 15 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_add_sub_lower                                                                                                                                                                                                                                              ; work         ;
;                      |add_sub_2ej:auto_generated|                                     ; 16 (16)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_add_sub_lower|add_sub_2ej:auto_generated                                                                                                                                                                                                                   ; work         ;
;                   |lpm_add_sub:man_add_sub_upper0|                                    ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_add_sub_upper0                                                                                                                                                                                                                                             ; work         ;
;                      |add_sub_7vi:auto_generated|                                     ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_add_sub_upper0|add_sub_7vi:auto_generated                                                                                                                                                                                                                  ; work         ;
;                   |lpm_add_sub:man_add_sub_upper1|                                    ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_add_sub_upper1                                                                                                                                                                                                                                             ; work         ;
;                      |add_sub_7vi:auto_generated|                                     ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_add_sub_upper1|add_sub_7vi:auto_generated                                                                                                                                                                                                                  ; work         ;
;                   |lpm_add_sub:man_res_rounding_add_sub_lower|                        ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 2 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_res_rounding_add_sub_lower                                                                                                                                                                                                                                 ; work         ;
;                      |add_sub_taf:auto_generated|                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 2 (2)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_taf:auto_generated                                                                                                                                                                                                      ; work         ;
;                   |lpm_add_sub:man_res_rounding_add_sub_upper1|                       ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_res_rounding_add_sub_upper1                                                                                                                                                                                                                                ; work         ;
;                      |add_sub_6jf:auto_generated|                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_6jf:auto_generated                                                                                                                                                                                                     ; work         ;
;                   |lpm_compare:trailing_zeros_limit_comparator|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_compare:trailing_zeros_limit_comparator                                                                                                                                                                                                                                ; work         ;
;                      |cmpr_aag:auto_generated|                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_compare:trailing_zeros_limit_comparator|cmpr_aag:auto_generated                                                                                                                                                                                                        ; work         ;
;             |c_eq_s:c_eq1|                                                            ; 6 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|c_eq_s:c_eq1                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                |c_eq_s_altfp_compare_f3b:c_eq_s_altfp_compare_f3b_component|          ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|c_eq_s:c_eq1|c_eq_s_altfp_compare_f3b:c_eq_s_altfp_compare_f3b_component                                                                                                                                                                                                                                                                              ; work         ;
;             |c_le_s:c_le1|                                                            ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|c_le_s:c_le1                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                |c_le_s_altfp_compare_r6b:c_le_s_altfp_compare_r6b_component|          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|c_le_s:c_le1|c_le_s_altfp_compare_r6b:c_le_s_altfp_compare_r6b_component                                                                                                                                                                                                                                                                              ; work         ;
;             |c_lt_s:c_lt1|                                                            ; 57 (0)      ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 2 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|c_lt_s:c_lt1                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                |c_lt_s_altfp_compare_m3b:c_lt_s_altfp_compare_m3b_component|          ; 57 (11)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (10)      ; 0 (0)             ; 2 (1)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|c_lt_s:c_lt1|c_lt_s_altfp_compare_m3b:c_lt_s_altfp_compare_m3b_component                                                                                                                                                                                                                                                                              ; work         ;
;                   |lpm_compare:cmpr1|                                                 ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|c_lt_s:c_lt1|c_lt_s_altfp_compare_m3b:c_lt_s_altfp_compare_m3b_component|lpm_compare:cmpr1                                                                                                                                                                                                                                                            ; work         ;
;                      |cmpr_nrg:auto_generated|                                        ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|c_lt_s:c_lt1|c_lt_s_altfp_compare_m3b:c_lt_s_altfp_compare_m3b_component|lpm_compare:cmpr1|cmpr_nrg:auto_generated                                                                                                                                                                                                                                    ; work         ;
;                   |lpm_compare:cmpr2|                                                 ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|c_lt_s:c_lt1|c_lt_s_altfp_compare_m3b:c_lt_s_altfp_compare_m3b_component|lpm_compare:cmpr2                                                                                                                                                                                                                                                            ; work         ;
;                      |cmpr_nrg:auto_generated|                                        ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|c_lt_s:c_lt1|c_lt_s_altfp_compare_m3b:c_lt_s_altfp_compare_m3b_component|lpm_compare:cmpr2|cmpr_nrg:auto_generated                                                                                                                                                                                                                                    ; work         ;
;                   |lpm_compare:cmpr3|                                                 ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 1 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|c_lt_s:c_lt1|c_lt_s_altfp_compare_m3b:c_lt_s_altfp_compare_m3b_component|lpm_compare:cmpr3                                                                                                                                                                                                                                                            ; work         ;
;                      |cmpr_nrg:auto_generated|                                        ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|c_lt_s:c_lt1|c_lt_s_altfp_compare_m3b:c_lt_s_altfp_compare_m3b_component|lpm_compare:cmpr3|cmpr_nrg:auto_generated                                                                                                                                                                                                                                    ; work         ;
;                   |lpm_compare:cmpr4|                                                 ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|c_lt_s:c_lt1|c_lt_s_altfp_compare_m3b:c_lt_s_altfp_compare_m3b_component|lpm_compare:cmpr4                                                                                                                                                                                                                                                            ; work         ;
;                      |cmpr_mrg:auto_generated|                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|c_lt_s:c_lt1|c_lt_s_altfp_compare_m3b:c_lt_s_altfp_compare_m3b_component|lpm_compare:cmpr4|cmpr_mrg:auto_generated                                                                                                                                                                                                                                    ; work         ;
;             |cvt_s_w:cvt_s_w1|                                                        ; 289 (0)     ; 208 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 33 (0)            ; 175 (0)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                |cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|        ; 289 (150)   ; 208 (144)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (10)      ; 33 (23)           ; 175 (92)         ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component                                                                                                                                                                                                                                                                        ; work         ;
;                   |cvt_s_w_altbarrel_shift_brf:altbarrel_shift5|                      ; 125 (125)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 10 (10)           ; 76 (76)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|cvt_s_w_altbarrel_shift_brf:altbarrel_shift5                                                                                                                                                                                                                           ; work         ;
;                   |cvt_s_w_altpriority_encoder_qb6:altpriority_encoder2|              ; 33 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (12)      ; 0 (0)             ; 6 (6)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|cvt_s_w_altpriority_encoder_qb6:altpriority_encoder2                                                                                                                                                                                                                   ; work         ;
;                      |cvt_s_w_altpriority_encoder_r08:altpriority_encoder9|           ; 9 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (5)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|cvt_s_w_altpriority_encoder_qb6:altpriority_encoder2|cvt_s_w_altpriority_encoder_r08:altpriority_encoder9                                                                                                                                                              ; work         ;
;                         |cvt_s_w_altpriority_encoder_be8:altpriority_encoder18|       ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|cvt_s_w_altpriority_encoder_qb6:altpriority_encoder2|cvt_s_w_altpriority_encoder_r08:altpriority_encoder9|cvt_s_w_altpriority_encoder_be8:altpriority_encoder18                                                                                                        ; work         ;
;                            |cvt_s_w_altpriority_encoder_6e8:altpriority_encoder14|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|cvt_s_w_altpriority_encoder_qb6:altpriority_encoder2|cvt_s_w_altpriority_encoder_r08:altpriority_encoder9|cvt_s_w_altpriority_encoder_be8:altpriority_encoder18|cvt_s_w_altpriority_encoder_6e8:altpriority_encoder14                                                  ; work         ;
;                         |cvt_s_w_altpriority_encoder_bv7:altpriority_encoder17|       ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|cvt_s_w_altpriority_encoder_qb6:altpriority_encoder2|cvt_s_w_altpriority_encoder_r08:altpriority_encoder9|cvt_s_w_altpriority_encoder_bv7:altpriority_encoder17                                                                                                        ; work         ;
;                            |cvt_s_w_altpriority_encoder_6e8:altpriority_encoder20|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|cvt_s_w_altpriority_encoder_qb6:altpriority_encoder2|cvt_s_w_altpriority_encoder_r08:altpriority_encoder9|cvt_s_w_altpriority_encoder_bv7:altpriority_encoder17|cvt_s_w_altpriority_encoder_6e8:altpriority_encoder20                                                  ; work         ;
;                      |cvt_s_w_altpriority_encoder_rf8:altpriority_encoder10|          ; 6 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (2)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|cvt_s_w_altpriority_encoder_qb6:altpriority_encoder2|cvt_s_w_altpriority_encoder_rf8:altpriority_encoder10                                                                                                                                                             ; work         ;
;                         |cvt_s_w_altpriority_encoder_be8:altpriority_encoder11|       ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|cvt_s_w_altpriority_encoder_qb6:altpriority_encoder2|cvt_s_w_altpriority_encoder_rf8:altpriority_encoder10|cvt_s_w_altpriority_encoder_be8:altpriority_encoder11                                                                                                       ; work         ;
;                            |cvt_s_w_altpriority_encoder_6e8:altpriority_encoder14|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|cvt_s_w_altpriority_encoder_qb6:altpriority_encoder2|cvt_s_w_altpriority_encoder_rf8:altpriority_encoder10|cvt_s_w_altpriority_encoder_be8:altpriority_encoder11|cvt_s_w_altpriority_encoder_6e8:altpriority_encoder14                                                 ; work         ;
;                         |cvt_s_w_altpriority_encoder_be8:altpriority_encoder12|       ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|cvt_s_w_altpriority_encoder_qb6:altpriority_encoder2|cvt_s_w_altpriority_encoder_rf8:altpriority_encoder10|cvt_s_w_altpriority_encoder_be8:altpriority_encoder12                                                                                                       ; work         ;
;                            |cvt_s_w_altpriority_encoder_6e8:altpriority_encoder14|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|cvt_s_w_altpriority_encoder_qb6:altpriority_encoder2|cvt_s_w_altpriority_encoder_rf8:altpriority_encoder10|cvt_s_w_altpriority_encoder_be8:altpriority_encoder12|cvt_s_w_altpriority_encoder_6e8:altpriority_encoder14                                                 ; work         ;
;                   |lpm_add_sub:add_sub3|                                              ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|lpm_add_sub:add_sub3                                                                                                                                                                                                                                                   ; work         ;
;                      |add_sub_8se:auto_generated|                                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|lpm_add_sub:add_sub3|add_sub_8se:auto_generated                                                                                                                                                                                                                        ; work         ;
;                   |lpm_compare:cmpr4|                                                 ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|lpm_compare:cmpr4                                                                                                                                                                                                                                                      ; work         ;
;                      |cmpr_khg:auto_generated|                                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|lpm_compare:cmpr4|cmpr_khg:auto_generated                                                                                                                                                                                                                              ; work         ;
;             |cvt_w_s:cvt_w_s1|                                                        ; 428 (0)     ; 239 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 185 (0)      ; 38 (0)            ; 205 (0)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                |cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|        ; 428 (194)   ; 239 (151)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 185 (42)     ; 38 (27)           ; 205 (108)        ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component                                                                                                                                                                                                                                                                        ; work         ;
;                   |cvt_w_s_altbarrel_shift_grf:altbarrel_shift6|                      ; 182 (182)   ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 11 (11)           ; 94 (94)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|cvt_w_s_altbarrel_shift_grf:altbarrel_shift6                                                                                                                                                                                                                           ; work         ;
;                   |lpm_add_sub:add_sub7|                                              ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|lpm_add_sub:add_sub7                                                                                                                                                                                                                                                   ; work         ;
;                      |add_sub_ebf:auto_generated|                                     ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|lpm_add_sub:add_sub7|add_sub_ebf:auto_generated                                                                                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:add_sub8|                                              ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|lpm_add_sub:add_sub8                                                                                                                                                                                                                                                   ; work         ;
;                      |add_sub_gbf:auto_generated|                                     ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|lpm_add_sub:add_sub8|add_sub_gbf:auto_generated                                                                                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:add_sub9|                                              ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|lpm_add_sub:add_sub9                                                                                                                                                                                                                                                   ; work         ;
;                      |add_sub_mse:auto_generated|                                     ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|lpm_add_sub:add_sub9|add_sub_mse:auto_generated                                                                                                                                                                                                                        ; work         ;
;                   |lpm_compare:cmpr1|                                                 ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|lpm_compare:cmpr1                                                                                                                                                                                                                                                      ; work         ;
;                      |cmpr_nrg:auto_generated|                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|lpm_compare:cmpr1|cmpr_nrg:auto_generated                                                                                                                                                                                                                              ; work         ;
;                   |lpm_compare:cmpr2|                                                 ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|lpm_compare:cmpr2                                                                                                                                                                                                                                                      ; work         ;
;                      |cmpr_dhg:auto_generated|                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|lpm_compare:cmpr2|cmpr_dhg:auto_generated                                                                                                                                                                                                                              ; work         ;
;                   |lpm_compare:cmpr3|                                                 ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|lpm_compare:cmpr3                                                                                                                                                                                                                                                      ; work         ;
;                      |cmpr_khg:auto_generated|                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|lpm_compare:cmpr3|cmpr_khg:auto_generated                                                                                                                                                                                                                              ; work         ;
;                   |lpm_compare:max_shift_compare|                                     ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|lpm_compare:max_shift_compare                                                                                                                                                                                                                                          ; work         ;
;                      |cmpr_ehg:auto_generated|                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|lpm_compare:max_shift_compare|cmpr_ehg:auto_generated                                                                                                                                                                                                                  ; work         ;
;             |div_s:div1|                                                              ; 275 (0)     ; 154 (0)                   ; 0 (0)         ; 4653        ; 3    ; 16           ; 0       ; 8         ; 0    ; 0            ; 116 (0)      ; 35 (0)            ; 124 (0)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|                    ; 275 (0)     ; 154 (0)                   ; 0 (0)         ; 4653        ; 3    ; 16           ; 0       ; 8         ; 0    ; 0            ; 116 (0)      ; 35 (0)            ; 124 (0)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component                                                                                                                                                                                                                                                                                          ; work         ;
;                   |div_s_altfp_div_pst_75h:altfp_div_pst1|                            ; 275 (119)   ; 154 (132)                 ; 0 (0)         ; 4653        ; 3    ; 16           ; 0       ; 8         ; 0    ; 0            ; 116 (42)     ; 35 (34)           ; 124 (43)         ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1                                                                                                                                                                                                                                                   ; work         ;
;                      |altshift_taps:exp_result_dffe_0_rtl_0|                          ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|altshift_taps:exp_result_dffe_0_rtl_0                                                                                                                                                                                                             ; work         ;
;                         |shift_taps_bjp:auto_generated|                               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|altshift_taps:exp_result_dffe_0_rtl_0|shift_taps_bjp:auto_generated                                                                                                                                                                               ; work         ;
;                            |altsyncram_oqb1:altsyncram2|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|altshift_taps:exp_result_dffe_0_rtl_0|shift_taps_bjp:auto_generated|altsyncram_oqb1:altsyncram2                                                                                                                                                   ; work         ;
;                            |cntr_ikf:cntr1|                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|altshift_taps:exp_result_dffe_0_rtl_0|shift_taps_bjp:auto_generated|cntr_ikf:cntr1                                                                                                                                                                ; work         ;
;                      |altshift_taps:sign_pipe_dffe_0_rtl_0|                           ; 5 (0)       ; 2 (0)                     ; 0 (0)         ; 21          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|altshift_taps:sign_pipe_dffe_0_rtl_0                                                                                                                                                                                                              ; work         ;
;                         |shift_taps_0ip:auto_generated|                               ; 5 (0)       ; 2 (0)                     ; 0 (0)         ; 21          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|altshift_taps:sign_pipe_dffe_0_rtl_0|shift_taps_0ip:auto_generated                                                                                                                                                                                ; work         ;
;                            |altsyncram_4ob1:altsyncram2|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 21          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|altshift_taps:sign_pipe_dffe_0_rtl_0|shift_taps_0ip:auto_generated|altsyncram_4ob1:altsyncram2                                                                                                                                                    ; work         ;
;                            |cntr_kkf:cntr1|                                           ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|altshift_taps:sign_pipe_dffe_0_rtl_0|shift_taps_0ip:auto_generated|cntr_kkf:cntr1                                                                                                                                                                 ; work         ;
;                      |altsyncram:altsyncram3|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|altsyncram:altsyncram3                                                                                                                                                                                                                            ; work         ;
;                         |altsyncram_bas:auto_generated|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|altsyncram:altsyncram3|altsyncram_bas:auto_generated                                                                                                                                                                                              ; work         ;
;                      |lpm_add_sub:bias_addition|                                      ; 11 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 10 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_add_sub:bias_addition                                                                                                                                                                                                                         ; work         ;
;                         |add_sub_iki:auto_generated|                                  ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_add_sub:bias_addition|add_sub_iki:auto_generated                                                                                                                                                                                              ; work         ;
;                      |lpm_add_sub:exp_sub|                                            ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_add_sub:exp_sub                                                                                                                                                                                                                               ; work         ;
;                         |add_sub_voh:auto_generated|                                  ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_add_sub:exp_sub|add_sub_voh:auto_generated                                                                                                                                                                                                    ; work         ;
;                      |lpm_add_sub:quotient_process|                                   ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 18 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_add_sub:quotient_process                                                                                                                                                                                                                      ; work         ;
;                         |add_sub_vdf:auto_generated|                                  ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 18 (18)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_add_sub:quotient_process|add_sub_vdf:auto_generated                                                                                                                                                                                           ; work         ;
;                      |lpm_add_sub:remainder_sub_0|                                    ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 26 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_add_sub:remainder_sub_0                                                                                                                                                                                                                       ; work         ;
;                         |add_sub_74f:auto_generated|                                  ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 26 (26)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_74f:auto_generated                                                                                                                                                                                            ; work         ;
;                      |lpm_compare:cmpr2|                                              ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 1 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_compare:cmpr2                                                                                                                                                                                                                                 ; work         ;
;                         |cmpr_1jg:auto_generated|                                     ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 1 (1)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_compare:cmpr2|cmpr_1jg:auto_generated                                                                                                                                                                                                         ; work         ;
;                      |lpm_mult:a1_prod|                                               ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:a1_prod                                                                                                                                                                                                                                  ; work         ;
;                         |mult_g8s:auto_generated|                                     ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:a1_prod|mult_g8s:auto_generated                                                                                                                                                                                                          ; work         ;
;                      |lpm_mult:b1_prod|                                               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod                                                                                                                                                                                                                                  ; work         ;
;                         |mult_e8s:auto_generated|                                     ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated                                                                                                                                                                                                          ; work         ;
;                      |lpm_mult:q_partial_0|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_0                                                                                                                                                                                                                              ; work         ;
;                         |mult_n8s:auto_generated|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated                                                                                                                                                                                                      ; work         ;
;                      |lpm_mult:q_partial_1|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1                                                                                                                                                                                                                              ; work         ;
;                         |mult_n8s:auto_generated|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated                                                                                                                                                                                                      ; work         ;
;                      |lpm_mult:remainder_mult_0|                                      ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0                                                                                                                                                                                                                         ; work         ;
;                         |mult_l8s:auto_generated|                                     ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated                                                                                                                                                                                                 ; work         ;
;             |mul_s:mul1|                                                              ; 229 (0)     ; 205 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 23 (0)       ; 27 (0)            ; 179 (0)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component|                  ; 229 (133)   ; 205 (123)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 23 (20)      ; 27 (10)           ; 179 (108)        ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1|mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component                                                                                                                                                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:exp_add_adder|                                         ; 10 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 9 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1|mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component|lpm_add_sub:exp_add_adder                                                                                                                                                                                                                                                              ; work         ;
;                      |add_sub_6ce:auto_generated|                                     ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1|mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component|lpm_add_sub:exp_add_adder|add_sub_6ce:auto_generated                                                                                                                                                                                                                                   ; work         ;
;                   |lpm_add_sub:exp_adj_adder|                                         ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1|mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component|lpm_add_sub:exp_adj_adder                                                                                                                                                                                                                                                              ; work         ;
;                      |add_sub_gna:auto_generated|                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1|mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component|lpm_add_sub:exp_adj_adder|add_sub_gna:auto_generated                                                                                                                                                                                                                                   ; work         ;
;                   |lpm_mult:man_product2_mult|                                        ; 78 (0)      ; 73 (0)                    ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 3 (0)        ; 16 (0)            ; 59 (0)           ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1|mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component|lpm_mult:man_product2_mult                                                                                                                                                                                                                                                             ; work         ;
;                      |mult_jfs:auto_generated|                                        ; 78 (78)     ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 3 (3)        ; 16 (16)           ; 59 (59)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1|mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated                                                                                                                                                                                                                                     ; work         ;
;             |sqrt_s:sqrt1|                                                            ; 754 (0)     ; 424 (0)                   ; 0 (0)         ; 110         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 325 (0)      ; 61 (0)            ; 368 (0)          ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                |sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|                ; 754 (103)   ; 424 (84)                  ; 0 (0)         ; 110         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 325 (14)     ; 61 (13)           ; 368 (86)         ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component                                                                                                                                                                                                                                                                                    ; work         ;
;                   |altshift_taps:nan_man_ff0_rtl_0|                                   ; 7 (0)       ; 4 (0)                     ; 0 (0)         ; 110         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|altshift_taps:nan_man_ff0_rtl_0                                                                                                                                                                                                                                                    ; work         ;
;                      |shift_taps_pkp:auto_generated|                                  ; 7 (0)       ; 4 (0)                     ; 0 (0)         ; 110         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|altshift_taps:nan_man_ff0_rtl_0|shift_taps_pkp:auto_generated                                                                                                                                                                                                                      ; work         ;
;                         |altsyncram_qtb1:altsyncram2|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 110         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|altshift_taps:nan_man_ff0_rtl_0|shift_taps_pkp:auto_generated|altsyncram_qtb1:altsyncram2                                                                                                                                                                                          ; work         ;
;                         |cntr_5mf:cntr1|                                              ; 7 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 4 (4)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|altshift_taps:nan_man_ff0_rtl_0|shift_taps_pkp:auto_generated|cntr_5mf:cntr1                                                                                                                                                                                                       ; work         ;
;                            |cmpr_8cc:cmpr5|                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|altshift_taps:nan_man_ff0_rtl_0|shift_taps_pkp:auto_generated|cntr_5mf:cntr1|cmpr_8cc:cmpr5                                                                                                                                                                                        ; work         ;
;                   |sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|                         ; 644 (495)   ; 336 (336)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 308 (177)    ; 48 (48)           ; 288 (267)        ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2                                                                                                                                                                                                                                          ; work         ;
;                      |lpm_add_sub:add_sub10|                                          ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub10                                                                                                                                                                                                                    ; work         ;
;                         |add_sub_chd:auto_generated|                                  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub10|add_sub_chd:auto_generated                                                                                                                                                                                         ; work         ;
;                      |lpm_add_sub:add_sub12|                                          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub12                                                                                                                                                                                                                    ; work         ;
;                         |add_sub_lid:auto_generated|                                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub12|add_sub_lid:auto_generated                                                                                                                                                                                         ; work         ;
;                      |lpm_add_sub:add_sub14|                                          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub14                                                                                                                                                                                                                    ; work         ;
;                         |add_sub_nid:auto_generated|                                  ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub14|add_sub_nid:auto_generated                                                                                                                                                                                         ; work         ;
;                      |lpm_add_sub:add_sub16|                                          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 2 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub16                                                                                                                                                                                                                    ; work         ;
;                         |add_sub_oid:auto_generated|                                  ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 2 (2)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub16|add_sub_oid:auto_generated                                                                                                                                                                                         ; work         ;
;                      |lpm_add_sub:add_sub18|                                          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 3 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub18                                                                                                                                                                                                                    ; work         ;
;                         |add_sub_oid:auto_generated|                                  ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 3 (3)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub18|add_sub_oid:auto_generated                                                                                                                                                                                         ; work         ;
;                      |lpm_add_sub:add_sub20|                                          ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub20                                                                                                                                                                                                                    ; work         ;
;                         |add_sub_qid:auto_generated|                                  ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub20|add_sub_qid:auto_generated                                                                                                                                                                                         ; work         ;
;                      |lpm_add_sub:add_sub22|                                          ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 3 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub22                                                                                                                                                                                                                    ; work         ;
;                         |add_sub_sid:auto_generated|                                  ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 3 (3)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub22|add_sub_sid:auto_generated                                                                                                                                                                                         ; work         ;
;                      |lpm_add_sub:add_sub24|                                          ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 3 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub24                                                                                                                                                                                                                    ; work         ;
;                         |add_sub_uid:auto_generated|                                  ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 3 (3)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub24|add_sub_uid:auto_generated                                                                                                                                                                                         ; work         ;
;                      |lpm_add_sub:add_sub26|                                          ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 5 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub26                                                                                                                                                                                                                    ; work         ;
;                         |add_sub_0jd:auto_generated|                                  ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 5 (5)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub26|add_sub_0jd:auto_generated                                                                                                                                                                                         ; work         ;
;                      |lpm_add_sub:add_sub5|                                           ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub5                                                                                                                                                                                                                     ; work         ;
;                         |add_sub_7hd:auto_generated|                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub5|add_sub_7hd:auto_generated                                                                                                                                                                                          ; work         ;
;                      |lpm_add_sub:add_sub6|                                           ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub6                                                                                                                                                                                                                     ; work         ;
;                         |add_sub_8hd:auto_generated|                                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub6|add_sub_8hd:auto_generated                                                                                                                                                                                          ; work         ;
;                      |lpm_add_sub:add_sub8|                                           ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 2 (0)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub8                                                                                                                                                                                                                     ; work         ;
;                         |add_sub_ahd:auto_generated|                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |TopDE|CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub8|add_sub_ahd:auto_generated                                                                                                                                                                                          ; work         ;
;    |CodeMemory_Interface:MEMCODE|                                                     ; 402 (107)   ; 188 (0)                   ; 0 (0)         ; 135168      ; 35   ; 0            ; 0       ; 0         ; 0    ; 0            ; 200 (94)     ; 11 (0)            ; 191 (13)         ; |TopDE|CodeMemory_Interface:MEMCODE                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |BootBlock:BB0|                                                                 ; 93 (0)      ; 60 (0)                    ; 0 (0)         ; 4096        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 4 (0)             ; 56 (0)           ; |TopDE|CodeMemory_Interface:MEMCODE|BootBlock:BB0                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |altsyncram:altsyncram_component|                                            ; 93 (0)      ; 60 (0)                    ; 0 (0)         ; 4096        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 4 (0)             ; 56 (0)           ; |TopDE|CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |altsyncram_tvd1:auto_generated|                                          ; 93 (0)      ; 60 (0)                    ; 0 (0)         ; 4096        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 4 (0)             ; 56 (0)           ; |TopDE|CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated                                                                                                                                                                                                                                                                                              ; work         ;
;                |altsyncram_36d2:altsyncram1|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|altsyncram_36d2:altsyncram1                                                                                                                                                                                                                                                                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                            ; 93 (72)     ; 60 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (21)      ; 4 (4)             ; 56 (47)          ; |TopDE|CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                                                    ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |TopDE|CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                                 ; work         ;
;       |SysCodeBlock:MB1|                                                              ; 101 (0)     ; 64 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 3 (0)             ; 61 (0)           ; |TopDE|CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |altsyncram:altsyncram_component|                                            ; 101 (0)     ; 64 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 3 (0)             ; 61 (0)           ; |TopDE|CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |altsyncram_ebl1:auto_generated|                                          ; 101 (0)     ; 64 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 3 (0)             ; 61 (0)           ; |TopDE|CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated                                                                                                                                                                                                                                                                                           ; work         ;
;                |altsyncram_npg2:altsyncram1|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|altsyncram_npg2:altsyncram1                                                                                                                                                                                                                                                               ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                            ; 101 (76)    ; 64 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (21)      ; 3 (3)             ; 61 (52)          ; |TopDE|CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                                                 ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                ; 25 (25)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 9 (9)            ; |TopDE|CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                              ; work         ;
;       |UserCodeBlock:MB0|                                                             ; 101 (0)     ; 64 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 4 (0)             ; 61 (0)           ; |TopDE|CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |altsyncram:altsyncram_component|                                            ; 101 (0)     ; 64 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 4 (0)             ; 61 (0)           ; |TopDE|CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram_bvk1:auto_generated|                                          ; 101 (0)     ; 64 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 4 (0)             ; 61 (0)           ; |TopDE|CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated                                                                                                                                                                                                                                                                                          ; work         ;
;                |altsyncram_6eg2:altsyncram1|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|altsyncram_6eg2:altsyncram1                                                                                                                                                                                                                                                              ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                            ; 101 (77)    ; 64 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (21)      ; 4 (4)             ; 61 (52)          ; |TopDE|CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                                                ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |TopDE|CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                             ; work         ;
;    |DataMemory_Interface:MEMDATA|                                                     ; 243 (49)    ; 126 (0)                   ; 0 (0)         ; 81920       ; 20   ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (47)     ; 8 (0)             ; 120 (2)          ; |TopDE|DataMemory_Interface:MEMDATA                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |SysDataBlock:MB1|                                                              ; 96 (0)      ; 62 (0)                    ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 58 (0)           ; |TopDE|DataMemory_Interface:MEMDATA|SysDataBlock:MB1                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |altsyncram:altsyncram_component|                                            ; 96 (0)      ; 62 (0)                    ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 58 (0)           ; |TopDE|DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |altsyncram_f8l1:auto_generated|                                          ; 96 (0)      ; 62 (0)                    ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 58 (0)           ; |TopDE|DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated                                                                                                                                                                                                                                                                                           ; work         ;
;                |altsyncram_ojg2:altsyncram1|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|altsyncram_ojg2:altsyncram1                                                                                                                                                                                                                                                               ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                            ; 96 (74)     ; 62 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (21)      ; 4 (4)             ; 58 (49)          ; |TopDE|DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                                                 ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |TopDE|DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                              ; work         ;
;       |UserDataBlock:MB0|                                                             ; 98 (0)      ; 64 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 60 (0)           ; |TopDE|DataMemory_Interface:MEMDATA|UserDataBlock:MB0                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |altsyncram:altsyncram_component|                                            ; 98 (0)      ; 64 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 60 (0)           ; |TopDE|DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram_m3l1:auto_generated|                                          ; 98 (0)      ; 64 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 60 (0)           ; |TopDE|DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated                                                                                                                                                                                                                                                                                          ; work         ;
;                |altsyncram_gig2:altsyncram1|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|altsyncram_gig2:altsyncram1                                                                                                                                                                                                                                                              ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                            ; 98 (76)     ; 64 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (21)      ; 4 (4)             ; 60 (51)          ; |TopDE|DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                                                ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |TopDE|DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                             ; work         ;
;    |Display7_Interface:DisplayI7|                                                     ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|Display7_Interface:DisplayI7                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |Decoder7:Dec0|                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|Display7_Interface:DisplayI7|Decoder7:Dec0                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |Decoder7:Dec1|                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|Display7_Interface:DisplayI7|Decoder7:Dec1                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |Decoder7:Dec2|                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|Display7_Interface:DisplayI7|Decoder7:Dec2                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |Decoder7:Dec3|                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|Display7_Interface:DisplayI7|Decoder7:Dec3                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |Decoder7:Dec4|                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|Display7_Interface:DisplayI7|Decoder7:Dec4                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |Decoder7:Dec5|                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|Display7_Interface:DisplayI7|Decoder7:Dec5                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |Decoder7:Dec6|                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|Display7_Interface:DisplayI7|Decoder7:Dec6                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |Decoder7:Dec7|                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|Display7_Interface:DisplayI7|Decoder7:Dec7                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |IrDA_Interface:IRDA|                                                              ; 427 (220)   ; 323 (160)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (55)     ; 107 (61)          ; 216 (118)        ; |TopDE|IrDA_Interface:IRDA                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |IrDA_receiver:IrDArx|                                                          ; 212 (212)   ; 163 (163)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 46 (46)           ; 117 (117)        ; |TopDE|IrDA_Interface:IRDA|IrDA_receiver:IrDArx                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;    |LCD_Interface:LCD0|                                                               ; 1085 (75)   ; 360 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 710 (60)     ; 66 (0)            ; 309 (15)         ; |TopDE|LCD_Interface:LCD0                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |LCDStateMachine:LCDSM0|                                                        ; 1010 (988)  ; 360 (347)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 650 (641)    ; 66 (65)           ; 294 (282)        ; |TopDE|LCD_Interface:LCD0|LCDStateMachine:LCDSM0                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;          |LCDController:LCDCont0|                                                     ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 12 (12)          ; |TopDE|LCD_Interface:LCD0|LCDStateMachine:LCDSM0|LCDController:LCDCont0                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |MousePS2_Interface:MOUSE0|                                                        ; 448 (49)    ; 272 (34)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 176 (15)     ; 28 (0)            ; 244 (34)         ; |TopDE|MousePS2_Interface:MOUSE0                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;       |mouse_hugo:mouse1|                                                             ; 399 (193)   ; 238 (131)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (62)     ; 28 (20)           ; 210 (111)        ; |TopDE|MousePS2_Interface:MOUSE0|mouse_hugo:mouse1                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;          |PS2_Controller:CONT_1|                                                      ; 206 (36)    ; 107 (16)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (20)      ; 8 (0)             ; 99 (16)          ; |TopDE|MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1                                                                                                                                                                                                                                                                                                                                      ; work         ;
;             |Altera_UP_PS2_Command_Out:PS2_Command_Out|                               ; 133 (133)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 65 (65)          ; |TopDE|MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Command_Out:PS2_Command_Out                                                                                                                                                                                                                                                                                            ; work         ;
;             |Altera_UP_PS2_Data_In:PS2_Data_In|                                       ; 37 (37)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 8 (8)             ; 18 (18)          ; |TopDE|MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Data_In:PS2_Data_In                                                                                                                                                                                                                                                                                                    ; work         ;
;    |RS232_Interface:SERIAL0|                                                          ; 148 (21)    ; 113 (17)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (5)       ; 8 (1)             ; 105 (15)         ; |TopDE|RS232_Interface:SERIAL0                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |rs232rx:rs232receiver|                                                         ; 87 (28)     ; 67 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (7)       ; 7 (7)             ; 60 (14)          ; |TopDE|RS232_Interface:SERIAL0|rs232rx:rs232receiver                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |BaudTickGen:tickgen|                                                        ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |TopDE|RS232_Interface:SERIAL0|rs232rx:rs232receiver|BaudTickGen:tickgen                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |pulso:px|                                                                   ; 45 (45)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 33 (33)          ; |TopDE|RS232_Interface:SERIAL0|rs232rx:rs232receiver|pulso:px                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |rs232tx:rs232transmitter|                                                      ; 40 (23)     ; 29 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 30 (13)          ; |TopDE|RS232_Interface:SERIAL0|rs232tx:rs232transmitter                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |BaudTickGen:tickgen|                                                        ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |TopDE|RS232_Interface:SERIAL0|rs232tx:rs232transmitter|BaudTickGen:tickgen                                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |SPI_Interface:SDCARD|                                                             ; 395 (103)   ; 198 (40)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (61)     ; 70 (5)            ; 130 (36)         ; |TopDE|SPI_Interface:SDCARD                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |sd_buffer:SDMemBuffer|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|SPI_Interface:SDCARD|sd_buffer:SDMemBuffer                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |altsyncram:altsyncram_component|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|SPI_Interface:SDCARD|sd_buffer:SDMemBuffer|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |altsyncram_kko1:auto_generated|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|SPI_Interface:SDCARD|sd_buffer:SDMemBuffer|altsyncram:altsyncram_component|altsyncram_kko1:auto_generated                                                                                                                                                                                                                                                                                              ; work         ;
;       |sd_controller:sd1|                                                             ; 293 (283)   ; 158 (151)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (131)    ; 65 (64)           ; 94 (88)          ; |TopDE|SPI_Interface:SDCARD|sd_controller:sd1                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |CLK_Divider:U1|                                                             ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 6 (6)            ; |TopDE|SPI_Interface:SDCARD|sd_controller:sd1|CLK_Divider:U1                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |SRAM_Interface:SRAM0|                                                             ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |TopDE|SRAM_Interface:SRAM0                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |STOPWATCH:stopwatch|                                                              ; 63 (34)     ; 49 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (2)       ; 0 (0)             ; 49 (32)          ; |TopDE|STOPWATCH:stopwatch                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |Stopwatch_divider_clk:divider|                                                 ; 29 (29)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 17 (17)          ; |TopDE|STOPWATCH:stopwatch|Stopwatch_divider_clk:divider                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |Sintetizador_Interface:SINT0|                                                     ; 1209 (64)   ; 488 (0)                   ; 0 (0)         ; 18107       ; 10   ; 18           ; 4       ; 7         ; 0    ; 0            ; 708 (51)     ; 109 (0)           ; 392 (13)         ; |TopDE|Sintetizador_Interface:SINT0                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |Sintetizador:S1|                                                               ; 604 (16)    ; 121 (16)                  ; 0 (0)         ; 18107       ; 10   ; 18           ; 4       ; 7         ; 0    ; 0            ; 483 (0)      ; 51 (14)           ; 70 (2)           ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;          |PolyphonicSynthesizer:synth|                                                ; 588 (35)    ; 105 (39)                  ; 0 (0)         ; 18107       ; 10   ; 18           ; 4       ; 7         ; 0    ; 0            ; 483 (0)      ; 37 (30)           ; 68 (0)           ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |ChannelBank:channelBank|                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|ChannelBank:channelBank                                                                                                                                                                                                                                                                                                       ; work         ;
;             |Mixer:mixer|                                                             ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|Mixer:mixer                                                                                                                                                                                                                                                                                                                   ; work         ;
;             |NoteController:noteController|                                           ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 7 (7)             ; 3 (3)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|NoteController:noteController                                                                                                                                                                                                                                                                                                 ; work         ;
;             |NoteInfoDatabase:noteInfoDatabase|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|NoteInfoDatabase:noteInfoDatabase                                                                                                                                                                                                                                                                                             ; work         ;
;                |NoteTable:noteTable|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|NoteInfoDatabase:noteInfoDatabase|NoteTable:noteTable                                                                                                                                                                                                                                                                         ; work         ;
;                   |altsyncram:altsyncram_component|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|NoteInfoDatabase:noteInfoDatabase|NoteTable:noteTable|altsyncram:altsyncram_component                                                                                                                                                                                                                                         ; work         ;
;                      |altsyncram_kab1:auto_generated|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|NoteInfoDatabase:noteInfoDatabase|NoteTable:noteTable|altsyncram:altsyncram_component|altsyncram_kab1:auto_generated                                                                                                                                                                                                          ; work         ;
;             |SampleSynthesizer:sampleSynthesizer|                                     ; 495 (48)    ; 19 (0)                    ; 0 (0)         ; 16059       ; 9    ; 18           ; 4       ; 7         ; 0    ; 0            ; 468 (48)     ; 0 (0)             ; 27 (1)           ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer                                                                                                                                                                                                                                                                                           ; work         ;
;                |DigitalFilter:digitalFilter|                                          ; 261 (227)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 13           ; 1       ; 6         ; 0    ; 0            ; 258 (224)    ; 0 (0)             ; 3 (3)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter                                                                                                                                                                                                                                                               ; work         ;
;                   |lpm_mult:Mult0|                                                    ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult0                                                                                                                                                                                                                                                ; work         ;
;                      |mult_7ct:auto_generated|                                        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult0|mult_7ct:auto_generated                                                                                                                                                                                                                        ; work         ;
;                   |lpm_mult:Mult1|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult1                                                                                                                                                                                                                                                ; work         ;
;                      |mult_h1t:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult1|mult_h1t:auto_generated                                                                                                                                                                                                                        ; work         ;
;                   |lpm_mult:Mult2|                                                    ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult2                                                                                                                                                                                                                                                ; work         ;
;                      |mult_dct:auto_generated|                                        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult2|mult_dct:auto_generated                                                                                                                                                                                                                        ; work         ;
;                   |lpm_mult:Mult3|                                                    ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult3                                                                                                                                                                                                                                                ; work         ;
;                      |mult_oat:auto_generated|                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult3|mult_oat:auto_generated                                                                                                                                                                                                                        ; work         ;
;                |Envelope:envelope|                                                    ; 102 (76)    ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 85 (60)      ; 0 (0)             ; 17 (16)          ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope                                                                                                                                                                                                                                                                         ; work         ;
;                   |lpm_mult:Mult0|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult0                                                                                                                                                                                                                                                          ; work         ;
;                      |mult_o5t:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult0|mult_o5t:auto_generated                                                                                                                                                                                                                                  ; work         ;
;                   |lpm_mult:Mult1|                                                    ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 1 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult1                                                                                                                                                                                                                                                          ; work         ;
;                      |multcore:mult_core|                                             ; 26 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (13)      ; 0 (0)             ; 1 (1)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                                                                                       ; work         ;
;                         |mpar_add:padder|                                             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                       ; work         ;
;                            |lpm_add_sub:adder[0]|                                     ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                  ; work         ;
;                               |add_sub_3ch:auto_generated|                            ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_3ch:auto_generated                                                                                                                                                                       ; work         ;
;                   |lpm_mult:Mult2|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult2                                                                                                                                                                                                                                                          ; work         ;
;                      |mult_o5t:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult2|mult_o5t:auto_generated                                                                                                                                                                                                                                  ; work         ;
;                |Oscillator:oscillator|                                                ; 42 (34)     ; 3 (0)                     ; 0 (0)         ; 504         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (34)      ; 0 (0)             ; 3 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Oscillator:oscillator                                                                                                                                                                                                                                                                     ; work         ;
;                   |altshift_taps:oDATA.accumulator_rtl_0|                             ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 504         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Oscillator:oscillator|altshift_taps:oDATA.accumulator_rtl_0                                                                                                                                                                                                                               ; work         ;
;                      |shift_taps_ojp:auto_generated|                                  ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 504         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Oscillator:oscillator|altshift_taps:oDATA.accumulator_rtl_0|shift_taps_ojp:auto_generated                                                                                                                                                                                                 ; work         ;
;                         |altsyncram_mrb1:altsyncram2|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 504         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Oscillator:oscillator|altshift_taps:oDATA.accumulator_rtl_0|shift_taps_ojp:auto_generated|altsyncram_mrb1:altsyncram2                                                                                                                                                                     ; work         ;
;                         |cntr_okf:cntr1|                                              ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Oscillator:oscillator|altshift_taps:oDATA.accumulator_rtl_0|shift_taps_ojp:auto_generated|cntr_okf:cntr1                                                                                                                                                                                  ; work         ;
;                |SineCalculator:sineCalculator|                                        ; 28 (28)     ; 1 (1)                     ; 0 (0)         ; 15360       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 1 (1)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|SineCalculator:sineCalculator                                                                                                                                                                                                                                                             ; work         ;
;                   |SineTable:sineTable|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|SineCalculator:sineCalculator|SineTable:sineTable                                                                                                                                                                                                                                         ; work         ;
;                      |altsyncram:altsyncram_component|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|SineCalculator:sineCalculator|SineTable:sineTable|altsyncram:altsyncram_component                                                                                                                                                                                                         ; work         ;
;                         |altsyncram_g9b1:auto_generated|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|SineCalculator:sineCalculator|SineTable:sineTable|altsyncram:altsyncram_component|altsyncram_g9b1:auto_generated                                                                                                                                                                          ; work         ;
;                |altshift_taps:oDATA.sample_rtl_0|                                     ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 195         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|altshift_taps:oDATA.sample_rtl_0                                                                                                                                                                                                                                                          ; work         ;
;                   |shift_taps_njp:auto_generated|                                     ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 195         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|altshift_taps:oDATA.sample_rtl_0|shift_taps_njp:auto_generated                                                                                                                                                                                                                            ; work         ;
;                      |altsyncram_krb1:altsyncram2|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 195         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|altshift_taps:oDATA.sample_rtl_0|shift_taps_njp:auto_generated|altsyncram_krb1:altsyncram2                                                                                                                                                                                                ; work         ;
;                      |cntr_nkf:cntr1|                                                 ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|altshift_taps:oDATA.sample_rtl_0|shift_taps_njp:auto_generated|cntr_nkf:cntr1                                                                                                                                                                                                             ; work         ;
;                |lpm_mult:Mult0|                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0                                                                                                                                                                                                                                                                            ; work         ;
;                   |mult_47t:auto_generated|                                           ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |TopDE|Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated                                                                                                                                                                                                                                                    ; work         ;
;       |SyscallSynthControl:SSC1|                                                      ; 541 (541)   ; 367 (367)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (174)    ; 58 (58)           ; 309 (309)        ; |TopDE|Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |TecladoPS2_Interface:TEC0|                                                        ; 111 (67)    ; 100 (64)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (3)       ; 56 (31)           ; 44 (33)          ; |TopDE|TecladoPS2_Interface:TEC0                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;       |keyboard:kbd|                                                                  ; 42 (42)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 24 (24)           ; 10 (10)          ; |TopDE|TecladoPS2_Interface:TEC0|keyboard:kbd                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |oneshot:pulser|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopDE|TecladoPS2_Interface:TEC0|oneshot:pulser                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;    |VGA_Interface:VGA0|                                                               ; 1825 (47)   ; 38 (0)                    ; 0 (0)         ; 614400      ; 160  ; 0            ; 0       ; 0         ; 0    ; 0            ; 1640 (47)    ; 9 (0)             ; 176 (0)          ; |TopDE|VGA_Interface:VGA0                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |VgaAdapter:VGA0|                                                               ; 1778 (106)  ; 38 (26)                   ; 0 (0)         ; 614400      ; 160  ; 0            ; 0       ; 0         ; 0    ; 0            ; 1593 (80)    ; 9 (2)             ; 176 (24)         ; |TopDE|VGA_Interface:VGA0|VgaAdapter:VGA0                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |MemoryVGA:memVGA|                                                           ; 154 (0)     ; 12 (0)                    ; 0 (0)         ; 614400      ; 160  ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (0)      ; 7 (0)             ; 6 (0)            ; |TopDE|VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |altsyncram:altsyncram_component|                                         ; 154 (0)     ; 12 (0)                    ; 0 (0)         ; 614400      ; 160  ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (0)      ; 7 (0)             ; 6 (0)            ; |TopDE|VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram_4id2:auto_generated|                                       ; 154 (11)    ; 12 (12)                   ; 0 (0)         ; 614400      ; 160  ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (0)      ; 7 (7)             ; 6 (3)            ; |TopDE|VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated                                                                                                                                                                                                                                                                                     ; work         ;
;                   |decode_6oa:decode3|                                                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |TopDE|VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode3                                                                                                                                                                                                                                                                  ; work         ;
;                   |decode_6oa:decode_a|                                               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopDE|VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode_a                                                                                                                                                                                                                                                                 ; work         ;
;                   |decode_6oa:decode_b|                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopDE|VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode_b                                                                                                                                                                                                                                                                 ; work         ;
;                   |mux_3kb:mux4|                                                      ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; |TopDE|VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|mux_3kb:mux4                                                                                                                                                                                                                                                                        ; work         ;
;                   |mux_3kb:mux5|                                                      ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; |TopDE|VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|mux_3kb:mux5                                                                                                                                                                                                                                                                        ; work         ;
;          |RegDisplay:RegDisp0|                                                        ; 1518 (1393) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1372 (1247)  ; 0 (0)             ; 146 (146)        ; |TopDE|VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |HexFont:HexF0|                                                           ; 125 (125)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (125)    ; 0 (0)             ; 0 (0)            ; |TopDE|VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |VgaPll:xx|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|VGA_Interface:VGA0|VgaAdapter:VGA0|VgaPll:xx                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;             |altpll:altpll_component|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|VGA_Interface:VGA0|VgaAdapter:VGA0|VgaPll:xx|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |lfsr_interface:lfsr|                                                              ; 71 (42)     ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 7 (0)             ; 25 (24)          ; |TopDE|lfsr_interface:lfsr                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |lfsr_word:lfsr|                                                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 25 (25)          ; |TopDE|lfsr_interface:lfsr|lfsr_word:lfsr                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;    |sld_hub:auto_hub|                                                                 ; 260 (1)     ; 143 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (1)      ; 19 (0)            ; 124 (0)          ; |TopDE|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                  ; 259 (215)   ; 143 (114)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (101)    ; 19 (16)           ; 124 (98)         ; |TopDE|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                    ; 24 (24)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 10 (10)          ; |TopDE|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                  ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 16 (16)          ; |TopDE|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                ; work         ;
+---------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+--------------------+----------+---------------+---------------+-----------------------+-----+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------------+----------+---------------+---------------+-----------------------+-----+
; OwInstr[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[7]         ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[8]         ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[9]         ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[10]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[11]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[12]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[13]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[14]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[15]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[16]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[17]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[18]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[19]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[20]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[21]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[22]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[23]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[24]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[25]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[26]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[27]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[28]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[29]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[30]        ; Output   ; --            ; --            ; --                    ; --  ;
; OwInstr[31]        ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[16]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[17]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[18]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[19]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[20]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[21]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[22]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[23]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[24]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[25]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[26]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[27]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[28]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[29]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[30]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadData[31]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[16]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[17]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[18]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[19]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[20]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[21]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[22]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[23]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[24]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[25]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[26]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[27]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[28]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[29]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[30]     ; Output   ; --            ; --            ; --                    ; --  ;
; OIReadData[31]     ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SDAT           ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AUD_ADCLRCK        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_BCLK           ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PS2_KBCLK          ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PS2_KBDAT          ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; LCD_D[0]           ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_D[1]           ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_D[2]           ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_D[3]           ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_D[4]           ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_D[5]           ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_D[6]           ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_D[7]           ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DQ[0]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[1]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[2]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[3]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[4]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[5]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[6]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[7]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[8]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[9]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[10]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[11]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[12]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[13]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[14]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[15]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[16]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[17]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[18]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[19]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[20]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[21]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[22]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[23]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[24]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[25]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[26]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[27]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[28]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[29]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[30]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[31]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SD_DAT3            ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SD_DAT             ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SD_CMD             ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iCLK_28            ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; oLEDG[0]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[1]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[2]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[3]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[4]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[5]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[6]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[7]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[8]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[0]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[1]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[2]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[3]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[4]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[5]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[6]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[7]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[8]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[9]           ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[10]          ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[11]          ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[12]          ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[13]          ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[14]          ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[15]          ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[16]          ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[17]          ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_DP           ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_DP           ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_DP           ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_DP           ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_DP           ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_DP           ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_DP           ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_DP           ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_CLOCK         ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_HS            ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_VS            ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_BLANK_N       ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_SYNC_N        ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[8]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[9]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[8]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[9]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[8]          ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[9]          ; Output   ; --            ; --            ; --                    ; --  ;
; oTD1_RESET_N       ; Output   ; --            ; --            ; --                    ; --  ;
; oI2C_SCLK          ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DACLRCK        ; Output   ; --            ; --            ; --                    ; --  ;
; oAUD_DACDAT        ; Output   ; --            ; --            ; --                    ; --  ;
; oAUD_XCK           ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_ON            ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_BLON          ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_RW            ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_EN            ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_RS            ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[7]         ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[8]         ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[9]         ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[10]        ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[11]        ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[12]        ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[13]        ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[14]        ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[15]        ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[16]        ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[17]        ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[18]        ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_ADSC_N       ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_ADSP_N       ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_ADV_N        ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_BE_N[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_BE_N[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_BE_N[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_BE_N[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_CE1_N        ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_CE2          ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_CE3_N        ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_CLK          ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_GW_N         ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_OE_N         ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_WE_N         ; Output   ; --            ; --            ; --                    ; --  ;
; oUART_TXD          ; Output   ; --            ; --            ; --                    ; --  ;
; oUART_CTS          ; Output   ; --            ; --            ; --                    ; --  ;
; iUART_RTS          ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; oIRDA_TXD          ; Output   ; --            ; --            ; --                    ; --  ;
; OCLK               ; Output   ; --            ; --            ; --                    ; --  ;
; OCLK100            ; Output   ; --            ; --            ; --                    ; --  ;
; OCLK200            ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispSelect[0] ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispSelect[1] ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispSelect[2] ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispSelect[3] ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispSelect[4] ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[3]            ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[4]            ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[5]            ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[6]            ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[7]            ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[8]            ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[9]            ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[10]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[11]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[12]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[13]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[14]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[15]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[16]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[17]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[18]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[19]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[20]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[21]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[22]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[23]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[24]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[25]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[26]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[27]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[28]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[29]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[30]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwPC[31]           ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[18]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[19]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[20]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[21]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[22]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[23]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[24]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[25]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[26]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[27]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[28]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[29]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[30]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDisp[31]      ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[22]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[23]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[24]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[25]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[26]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[27]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[28]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[29]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[30]   ; Output   ; --            ; --            ; --                    ; --  ;
; OwRegDispFPU[31]   ; Output   ; --            ; --            ; --                    ; --  ;
; OflagBank[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; OflagBank[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; OflagBank[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; OflagBank[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; OflagBank[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; OflagBank[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; OflagBank[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; OflagBank[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; ODReadEnable       ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteEnable      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[18]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[19]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[20]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[21]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[22]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[23]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[24]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[25]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[26]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[27]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[28]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[29]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[30]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODAddress[31]      ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[14]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[15]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[16]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[17]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[18]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[19]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[20]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[21]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[22]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[23]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[24]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[25]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[26]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[27]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[28]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[29]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[30]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODWriteData[31]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODByteEnable[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODByteEnable[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODByteEnable[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; ODByteEnable[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[18]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[19]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[20]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[21]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[22]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[23]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[24]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[25]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[26]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[27]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[28]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[29]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[30]      ; Output   ; --            ; --            ; --                    ; --  ;
; OIAddress[31]      ; Output   ; --            ; --            ; --                    ; --  ;
; OControlState[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; OControlState[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; OControlState[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; OControlState[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; OControlState[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; OControlState[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; OControlState[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oSD_CLK            ; Output   ; --            ; --            ; --                    ; --  ;
; iSW[17]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[15]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[16]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[13]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[14]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[9]             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[11]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[12]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iCLK_50            ; Input    ; --            ; --            ; --                    ; --  ;
; iKEY[1]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iKEY[2]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iSW[8]             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iCLK_50_2          ; Input    ; --            ; --            ; --                    ; --  ;
; iCLK_50_4          ; Input    ; --            ; --            ; --                    ; --  ;
; iSW[0]             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[1]             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[2]             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[3]             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[4]             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[5]             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[6]             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[7]             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iKEY[3]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; iKEY[0]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iSW[10]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iAUD_ADCDAT        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; iIRDA_RXD          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; iUART_RXD          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+--------------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                            ;
+---------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                         ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------+-------------------+---------+
; I2C_SDAT                                                                                    ;                   ;         ;
;      - AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|I2C_Controller:u0|Selector4~0           ; 0                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|I2C_Controller:u0|ACK2~2                ; 0                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|I2C_Controller:u0|ACK3~2                ; 0                 ; 6       ;
; AUD_ADCLRCK                                                                                 ;                   ;         ;
; AUD_BCLK                                                                                    ;                   ;         ;
; PS2_KBCLK                                                                                   ;                   ;         ;
;      - MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|ps2_clk_reg~0      ; 0                 ; 6       ;
;      - TecladoPS2_Interface:TEC0|keyboard:kbd|filter[7]~feeder                              ; 0                 ; 6       ;
; PS2_KBDAT                                                                                   ;                   ;         ;
;      - TecladoPS2_Interface:TEC0|keyboard:kbd|read_char~0                                   ; 1                 ; 6       ;
;      - TecladoPS2_Interface:TEC0|keyboard:kbd|ready_set~0                                   ; 1                 ; 6       ;
;      - MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|ps2_data_reg~0     ; 1                 ; 6       ;
;      - TecladoPS2_Interface:TEC0|keyboard:kbd|shiftin[8]~feeder                             ; 1                 ; 6       ;
; LCD_D[0]                                                                                    ;                   ;         ;
; LCD_D[1]                                                                                    ;                   ;         ;
; LCD_D[2]                                                                                    ;                   ;         ;
; LCD_D[3]                                                                                    ;                   ;         ;
; LCD_D[4]                                                                                    ;                   ;         ;
; LCD_D[5]                                                                                    ;                   ;         ;
; LCD_D[6]                                                                                    ;                   ;         ;
; LCD_D[7]                                                                                    ;                   ;         ;
; SRAM_DQ[0]                                                                                  ;                   ;         ;
;      - DataMemory_Interface:MEMDATA|wReadData[0]~6                                          ; 0                 ; 6       ;
; SRAM_DQ[1]                                                                                  ;                   ;         ;
;      - Sintetizador_Interface:SINT0|wReadData[1]~12                                         ; 0                 ; 6       ;
; SRAM_DQ[2]                                                                                  ;                   ;         ;
;      - Sintetizador_Interface:SINT0|wReadData[2]~19                                         ; 1                 ; 6       ;
; SRAM_DQ[3]                                                                                  ;                   ;         ;
;      - Sintetizador_Interface:SINT0|wReadData[3]~26                                         ; 1                 ; 6       ;
; SRAM_DQ[4]                                                                                  ;                   ;         ;
;      - Sintetizador_Interface:SINT0|wReadData[4]~33                                         ; 1                 ; 6       ;
; SRAM_DQ[5]                                                                                  ;                   ;         ;
;      - Sintetizador_Interface:SINT0|wReadData[5]~42                                         ; 1                 ; 6       ;
; SRAM_DQ[6]                                                                                  ;                   ;         ;
;      - Sintetizador_Interface:SINT0|wReadData[6]~50                                         ; 1                 ; 6       ;
; SRAM_DQ[7]                                                                                  ;                   ;         ;
;      - SRAM_Interface:SRAM0|wReadData[7]~1                                                  ; 0                 ; 6       ;
; SRAM_DQ[8]                                                                                  ;                   ;         ;
;      - LCD_Interface:LCD0|wReadData[8]~15                                                   ; 1                 ; 6       ;
; SRAM_DQ[9]                                                                                  ;                   ;         ;
;      - LCD_Interface:LCD0|wReadData[9]~23                                                   ; 0                 ; 6       ;
; SRAM_DQ[10]                                                                                 ;                   ;         ;
;      - LCD_Interface:LCD0|wReadData[10]~31                                                  ; 1                 ; 6       ;
; SRAM_DQ[11]                                                                                 ;                   ;         ;
;      - LCD_Interface:LCD0|wReadData[11]~39                                                  ; 1                 ; 6       ;
; SRAM_DQ[12]                                                                                 ;                   ;         ;
;      - LCD_Interface:LCD0|wReadData[12]~47                                                  ; 1                 ; 6       ;
; SRAM_DQ[13]                                                                                 ;                   ;         ;
;      - LCD_Interface:LCD0|wReadData[13]~55                                                  ; 0                 ; 6       ;
; SRAM_DQ[14]                                                                                 ;                   ;         ;
;      - LCD_Interface:LCD0|wReadData[14]~63                                                  ; 1                 ; 6       ;
; SRAM_DQ[15]                                                                                 ;                   ;         ;
;      - LCD_Interface:LCD0|wReadData[15]~70                                                  ; 0                 ; 6       ;
; SRAM_DQ[16]                                                                                 ;                   ;         ;
;      - AudioCODEC_Interface:Audio0|wReadData[16]~53                                         ; 0                 ; 6       ;
; SRAM_DQ[17]                                                                                 ;                   ;         ;
;      - AudioCODEC_Interface:Audio0|wReadData[17]~71                                         ; 0                 ; 6       ;
; SRAM_DQ[18]                                                                                 ;                   ;         ;
;      - AudioCODEC_Interface:Audio0|wReadData[18]~91                                         ; 0                 ; 6       ;
; SRAM_DQ[19]                                                                                 ;                   ;         ;
;      - AudioCODEC_Interface:Audio0|wReadData[19]~107                                        ; 0                 ; 6       ;
; SRAM_DQ[20]                                                                                 ;                   ;         ;
;      - AudioCODEC_Interface:Audio0|wReadData[20]~123                                        ; 0                 ; 6       ;
; SRAM_DQ[21]                                                                                 ;                   ;         ;
;      - AudioCODEC_Interface:Audio0|wReadData[21]~139                                        ; 0                 ; 6       ;
; SRAM_DQ[22]                                                                                 ;                   ;         ;
;      - AudioCODEC_Interface:Audio0|wReadData[22]~155                                        ; 1                 ; 6       ;
; SRAM_DQ[23]                                                                                 ;                   ;         ;
;      - AudioCODEC_Interface:Audio0|wReadData[23]~166                                        ; 1                 ; 6       ;
; SRAM_DQ[24]                                                                                 ;                   ;         ;
;      - AudioCODEC_Interface:Audio0|wReadData[24]~47                                         ; 0                 ; 6       ;
; SRAM_DQ[25]                                                                                 ;                   ;         ;
;      - AudioCODEC_Interface:Audio0|wReadData[25]~65                                         ; 0                 ; 6       ;
; SRAM_DQ[26]                                                                                 ;                   ;         ;
;      - AudioCODEC_Interface:Audio0|wReadData[26]~85                                         ; 0                 ; 6       ;
; SRAM_DQ[27]                                                                                 ;                   ;         ;
;      - AudioCODEC_Interface:Audio0|wReadData[27]~102                                        ; 0                 ; 6       ;
; SRAM_DQ[28]                                                                                 ;                   ;         ;
;      - AudioCODEC_Interface:Audio0|wReadData[28]~118                                        ; 0                 ; 6       ;
; SRAM_DQ[29]                                                                                 ;                   ;         ;
;      - AudioCODEC_Interface:Audio0|wReadData[29]~134                                        ; 1                 ; 6       ;
; SRAM_DQ[30]                                                                                 ;                   ;         ;
;      - AudioCODEC_Interface:Audio0|wReadData[30]~150                                        ; 0                 ; 6       ;
; SRAM_DQ[31]                                                                                 ;                   ;         ;
;      - AudioCODEC_Interface:Audio0|wReadData[31]~171                                        ; 1                 ; 6       ;
; SD_DAT3                                                                                     ;                   ;         ;
; SD_DAT                                                                                      ;                   ;         ;
;      - SPI_Interface:SDCARD|sd_controller:sd1|dout[24]                                      ; 1                 ; 6       ;
;      - SPI_Interface:SDCARD|sd_controller:sd1|Selector119~0                                 ; 1                 ; 6       ;
;      - SPI_Interface:SDCARD|sd_controller:sd1|state~48                                      ; 1                 ; 6       ;
;      - SPI_Interface:SDCARD|sd_controller:sd1|state~49                                      ; 1                 ; 6       ;
;      - SPI_Interface:SDCARD|sd_controller:sd1|process_0~0                                   ; 1                 ; 6       ;
;      - SPI_Interface:SDCARD|sd_controller:sd1|bit_counter[0]~5                              ; 1                 ; 6       ;
;      - SPI_Interface:SDCARD|sd_controller:sd1|state~60                                      ; 1                 ; 6       ;
;      - SPI_Interface:SDCARD|sd_controller:sd1|full_word_counter[0]~1                        ; 1                 ; 6       ;
;      - SPI_Interface:SDCARD|sd_controller:sd1|Selector132~0                                 ; 1                 ; 6       ;
;      - SPI_Interface:SDCARD|sd_controller:sd1|state~64                                      ; 1                 ; 6       ;
; SD_CMD                                                                                      ;                   ;         ;
; iCLK_28                                                                                     ;                   ;         ;
; iUART_RTS                                                                                   ;                   ;         ;
; iSW[17]                                                                                     ;                   ;         ;
;      - wOutput[0]~32                                                                        ; 0                 ; 6       ;
;      - wOutput[0]~33                                                                        ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|Equal3~0                    ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~20                           ; 0                 ; 6       ;
;      - wOutput[1]~47                                                                        ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~20                           ; 0                 ; 6       ;
;      - wOutput[1]~52                                                                        ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~20                           ; 0                 ; 6       ;
;      - wOutput[6]~76                                                                        ; 0                 ; 6       ;
;      - wOutput[6]~77                                                                        ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~20                           ; 0                 ; 6       ;
;      - wOutput[12]~87                                                                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~20                           ; 0                 ; 6       ;
;      - wOutput[13]~114                                                                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~20                           ; 0                 ; 6       ;
;      - wOutput[14]~121                                                                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~20                           ; 0                 ; 6       ;
;      - wOutput[25]~178                                                                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~20                           ; 0                 ; 6       ;
;      - wOutput[26]~185                                                                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~20                           ; 0                 ; 6       ;
;      - wOutput[27]~192                                                                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~20                           ; 0                 ; 6       ;
;      - wOutput[29]~204                                                                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~20                           ; 0                 ; 6       ;
;      - wOutput[30]~211                                                                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~20                           ; 0                 ; 6       ;
;      - wOutput[31]~218                                                                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~20                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~20                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~20                      ; 0                 ; 6       ;
;      - wOutput[7]~227                                                                       ; 0                 ; 6       ;
;      - wOutput[9]~228                                                                       ; 0                 ; 6       ;
;      - wOutput[10]~229                                                                      ; 0                 ; 6       ;
;      - wOutput[11]~230                                                                      ; 0                 ; 6       ;
;      - wOutput[15]~231                                                                      ; 0                 ; 6       ;
;      - wOutput[17]~232                                                                      ; 0                 ; 6       ;
;      - wOutput[18]~233                                                                      ; 0                 ; 6       ;
;      - wOutput[19]~234                                                                      ; 0                 ; 6       ;
;      - wOutput[21]~235                                                                      ; 0                 ; 6       ;
;      - wOutput[22]~236                                                                      ; 0                 ; 6       ;
;      - wOutput[23]~237                                                                      ; 0                 ; 6       ;
;      - wOutput[12]~238                                                                      ; 0                 ; 6       ;
;      - OwRegDispSelect[4]                                                                   ; 0                 ; 6       ;
; iSW[15]                                                                                     ;                   ;         ;
;      - wOutput[0]~32                                                                        ; 0                 ; 6       ;
;      - wOutput[0]~33                                                                        ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|w3[1]~0                     ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|w3[0]~1                     ; 0                 ; 6       ;
;      - wOutput[0]~40                                                                        ; 0                 ; 6       ;
;      - wOutput[0]~41                                                                        ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~3                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~8                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~19                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~18                           ; 0                 ; 6       ;
;      - wOutput[0]~46                                                                        ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~11                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~13                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~18                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~5                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~11                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~11                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~18                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~11                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~18                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~13                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~11                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~11                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~18                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~18                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~13                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~17                      ; 0                 ; 6       ;
;      - wOutput[6]~78                                                                        ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~11                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~11                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~18                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~18                           ; 0                 ; 6       ;
;      - wOutput[12]~88                                                                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~13                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~11                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~11                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~18                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~18                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~13                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~11                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~11                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~18                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~18                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~13                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~11                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~11                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~18                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~18                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~13                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~11                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~11                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~18                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~18                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~13                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~11                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~11                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~18                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~18                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~13                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~11                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~11                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~18                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~18                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~13                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~11                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~11                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~18                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~18                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~13                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~11                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~11                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~18                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~18                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~13                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~11                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~11                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~18                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~18                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~13                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~11                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~11                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~18                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~18                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~13                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~11                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~11                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~18                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~18                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~13                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~11                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~11                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~15                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~18                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~6                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~18                           ; 0                 ; 6       ;
;      - wOutput[1]~226                                                                       ; 0                 ; 6       ;
;      - OwRegDispSelect[2]                                                                   ; 0                 ; 6       ;
; iSW[16]                                                                                     ;                   ;         ;
;      - wOutput[0]~32                                                                        ; 1                 ; 6       ;
;      - wOutput[0]~33                                                                        ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|Equal3~0                    ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~19                           ; 1                 ; 6       ;
;      - wOutput[0]~46                                                                        ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~19                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~1                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~5                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~3                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~8                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~19                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~1                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~5                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~3                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~19                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~16                           ; 1                 ; 6       ;
;      - wOutput[12]~87                                                                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~16                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~19                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~5                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~16                           ; 1                 ; 6       ;
;      - wOutput[1]~226                                                                       ; 1                 ; 6       ;
;      - wOutput[7]~227                                                                       ; 1                 ; 6       ;
;      - wOutput[9]~228                                                                       ; 1                 ; 6       ;
;      - wOutput[10]~229                                                                      ; 1                 ; 6       ;
;      - wOutput[11]~230                                                                      ; 1                 ; 6       ;
;      - wOutput[15]~231                                                                      ; 1                 ; 6       ;
;      - wOutput[17]~232                                                                      ; 1                 ; 6       ;
;      - wOutput[18]~233                                                                      ; 1                 ; 6       ;
;      - wOutput[19]~234                                                                      ; 1                 ; 6       ;
;      - wOutput[21]~235                                                                      ; 1                 ; 6       ;
;      - wOutput[22]~236                                                                      ; 1                 ; 6       ;
;      - wOutput[23]~237                                                                      ; 1                 ; 6       ;
;      - wOutput[12]~238                                                                      ; 1                 ; 6       ;
;      - OwRegDispSelect[3]                                                                   ; 1                 ; 6       ;
; iSW[13]                                                                                     ;                   ;         ;
;      - wOutput[0]~34                                                                        ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|w3[1]~0                     ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|w3[0]~1                     ; 0                 ; 6       ;
;      - wOutput[0]~40                                                                        ; 0                 ; 6       ;
;      - wOutput[0]~41                                                                        ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~13                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~5                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~6                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~10                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~12                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~14                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~17                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~1                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~10                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~11                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~12                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~13                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~14                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~15                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~17                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~18                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~16                      ; 0                 ; 6       ;
;      - wOutput[6]~78                                                                        ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~19                           ; 0                 ; 6       ;
;      - wOutput[12]~88                                                                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~19                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~0                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~1                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~2                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~4                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~5                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~7                       ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~16                      ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~0                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~2                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~3                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~4                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~7                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~8                            ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~16                           ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~19                           ; 0                 ; 6       ;
;      - OwRegDispSelect[0]                                                                   ; 0                 ; 6       ;
; iSW[14]                                                                                     ;                   ;         ;
;      - wOutput[0]~33                                                                        ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|w3[1]~0                     ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|w3[0]~1                     ; 1                 ; 6       ;
;      - wOutput[0]~40                                                                        ; 1                 ; 6       ;
;      - wOutput[0]~41                                                                        ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~11                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~15                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux95~18                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~0                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~1                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~2                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~4                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~7                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~11                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~13                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux95~17                           ; 1                 ; 6       ;
;      - wOutput[0]~46                                                                        ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~0                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~1                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~2                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~3                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~4                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~5                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~7                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~8                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux94~16                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux94~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~11                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~13                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~15                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux93~18                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux93~18                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~13                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux92~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~13                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux92~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~11                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux91~18                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux91~18                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~13                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux90~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~11                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux90~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~11                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux89~18                      ; 1                 ; 6       ;
;      - wOutput[6]~78                                                                        ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux89~18                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~13                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux88~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~11                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux88~17                           ; 1                 ; 6       ;
;      - wOutput[12]~88                                                                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~11                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux87~18                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux87~18                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~13                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux86~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~11                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux86~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~11                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux85~18                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux85~18                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~13                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux84~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~11                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux84~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~11                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux83~18                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux83~18                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~13                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux82~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~11                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux82~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~11                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux81~18                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux81~18                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~13                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux80~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~11                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux80~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~11                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux79~18                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux79~18                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~13                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux78~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~11                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux78~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~11                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux77~18                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux77~18                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~13                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux76~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~11                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux76~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~11                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux75~18                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux75~18                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~13                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux74~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~11                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux74~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~11                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux73~18                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux73~18                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~13                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux72~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~11                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux72~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~11                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux71~18                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux71~18                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~13                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux70~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~11                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux70~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~11                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux69~18                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux69~18                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~13                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux68~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~11                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux68~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~11                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux67~18                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux67~18                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~13                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux66~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~11                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux66~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~11                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux65~18                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~17                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux65~18                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~6                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~9                       ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~10                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~12                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~13                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~14                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux64~17                      ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~6                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~9                            ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~10                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~11                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~12                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~14                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~15                           ; 1                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux64~17                           ; 1                 ; 6       ;
;      - wOutput[1]~226                                                                       ; 1                 ; 6       ;
;      - OwRegDispSelect[1]                                                                   ; 1                 ; 6       ;
; iSW[9]                                                                                      ;                   ;         ;
;      - wOutput[0]~39                                                                        ; 0                 ; 6       ;
;      - wOutput[0]~42                                                                        ; 0                 ; 6       ;
;      - wOutput[6]~79                                                                        ; 0                 ; 6       ;
;      - wOutput[6]~80                                                                        ; 0                 ; 6       ;
;      - wOutput[0]~225                                                                       ; 0                 ; 6       ;
; iSW[11]                                                                                     ;                   ;         ;
;      - wOutput[0]~39                                                                        ; 1                 ; 6       ;
;      - wOutput[0]~42                                                                        ; 1                 ; 6       ;
;      - wOutput[6]~77                                                                        ; 1                 ; 6       ;
;      - wOutput[6]~80                                                                        ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr20~2      ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr15~2      ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr10~2      ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr22~2      ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr3~2       ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr5~2       ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr0~2       ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr7~2       ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr6~2       ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr1~2       ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|NibbleBitmap~2  ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|NibbleBitmap~5  ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|Decoder0~2      ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|NibbleBitmap~8  ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr17~2      ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr12~2      ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|NibbleBitmap~11 ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr16~2      ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|Decoder0~5      ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr11~2      ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr23~2      ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr18~2      ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr13~2      ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr24~2      ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr4~2       ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr9~2       ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr2~2       ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|NibbleBitmap~14 ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr8~2       ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr21~2      ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr19~2      ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr14~2      ; 1                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|WideOr25~2      ; 1                 ; 6       ;
;      - wOutput[0]~225                                                                       ; 1                 ; 6       ;
; iSW[12]                                                                                     ;                   ;         ;
;      - wOutput[0]~45                                                                        ; 0                 ; 6       ;
;      - wOutput[1]~47                                                                        ; 0                 ; 6       ;
;      - wOutput[1]~52                                                                        ; 0                 ; 6       ;
;      - wOutput[4]~70                                                                        ; 0                 ; 6       ;
;      - wOutput[6]~81                                                                        ; 0                 ; 6       ;
;      - wOutput[7]~86                                                                        ; 0                 ; 6       ;
;      - wOutput[12]~87                                                                       ; 0                 ; 6       ;
;      - wOutput[9]~98                                                                        ; 0                 ; 6       ;
;      - wOutput[10]~103                                                                      ; 0                 ; 6       ;
;      - wOutput[11]~108                                                                      ; 0                 ; 6       ;
;      - wOutput[13]~115                                                                      ; 0                 ; 6       ;
;      - wOutput[13]~120                                                                      ; 0                 ; 6       ;
;      - wOutput[14]~122                                                                      ; 0                 ; 6       ;
;      - wOutput[14]~127                                                                      ; 0                 ; 6       ;
;      - wOutput[15]~132                                                                      ; 0                 ; 6       ;
;      - wOutput[17]~142                                                                      ; 0                 ; 6       ;
;      - wOutput[18]~147                                                                      ; 0                 ; 6       ;
;      - wOutput[19]~152                                                                      ; 0                 ; 6       ;
;      - wOutput[21]~162                                                                      ; 0                 ; 6       ;
;      - wOutput[22]~167                                                                      ; 0                 ; 6       ;
;      - wOutput[23]~172                                                                      ; 0                 ; 6       ;
;      - wOutput[25]~179                                                                      ; 0                 ; 6       ;
;      - wOutput[25]~184                                                                      ; 0                 ; 6       ;
;      - wOutput[26]~186                                                                      ; 0                 ; 6       ;
;      - wOutput[26]~191                                                                      ; 0                 ; 6       ;
;      - wOutput[27]~193                                                                      ; 0                 ; 6       ;
;      - wOutput[27]~198                                                                      ; 0                 ; 6       ;
;      - wOutput[29]~205                                                                      ; 0                 ; 6       ;
;      - wOutput[29]~210                                                                      ; 0                 ; 6       ;
;      - wOutput[30]~212                                                                      ; 0                 ; 6       ;
;      - wOutput[30]~217                                                                      ; 0                 ; 6       ;
;      - wOutput[31]~219                                                                      ; 0                 ; 6       ;
;      - wOutput[31]~224                                                                      ; 0                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|oPixel[12]~0                  ; 0                 ; 6       ;
;      - VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|oPixel[28]~15                 ; 0                 ; 6       ;
;      - LCD_Interface:LCD0|LCDStateMachine:LCDSM0|always2~0                                  ; 0                 ; 6       ;
;      - LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[0][7]~107                ; 0                 ; 6       ;
;      - LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~275                      ; 0                 ; 6       ;
;      - LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~372                      ; 0                 ; 6       ;
;      - LCD_Interface:LCD0|LCDStateMachine:LCDSM0|Verified~0                                 ; 0                 ; 6       ;
;      - LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[3][3]~375                ; 0                 ; 6       ;
;      - wOutput[12]~238                                                                      ; 0                 ; 6       ;
;      - LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~394                      ; 0                 ; 6       ;
;      - LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~395                      ; 0                 ; 6       ;
; iCLK_50                                                                                     ;                   ;         ;
; iKEY[1]                                                                                     ;                   ;         ;
;      - CLOCK_Interface:CLKI0|CLKSelectFast                                                  ; 1                 ; 0       ;
; iKEY[2]                                                                                     ;                   ;         ;
;      - CLOCK_Interface:CLKI0|CLKSelectAuto                                                  ; 1                 ; 0       ;
; iSW[8]                                                                                      ;                   ;         ;
;      - CPU:CPU0|Datapath_UNI:Processor|PC~8                                                 ; 0                 ; 6       ;
;      - CPU:CPU0|Datapath_UNI:Processor|PCgambs~24                                           ; 0                 ; 6       ;
; iCLK_50_2                                                                                   ;                   ;         ;
; iCLK_50_4                                                                                   ;                   ;         ;
; iSW[0]                                                                                      ;                   ;         ;
;      - CLOCK_Interface:CLKI0|Add0~0                                                         ; 1                 ; 6       ;
; iSW[1]                                                                                      ;                   ;         ;
;      - CLOCK_Interface:CLKI0|Add0~2                                                         ; 0                 ; 6       ;
; iSW[2]                                                                                      ;                   ;         ;
;      - CLOCK_Interface:CLKI0|Add0~4                                                         ; 1                 ; 6       ;
; iSW[3]                                                                                      ;                   ;         ;
;      - CLOCK_Interface:CLKI0|Add0~6                                                         ; 0                 ; 6       ;
; iSW[4]                                                                                      ;                   ;         ;
;      - CLOCK_Interface:CLKI0|Add0~8                                                         ; 0                 ; 6       ;
; iSW[5]                                                                                      ;                   ;         ;
;      - CLOCK_Interface:CLKI0|Add0~10                                                        ; 0                 ; 6       ;
; iSW[6]                                                                                      ;                   ;         ;
;      - CLOCK_Interface:CLKI0|Add0~12                                                        ; 0                 ; 6       ;
; iSW[7]                                                                                      ;                   ;         ;
;      - CLOCK_Interface:CLKI0|Add0~14                                                        ; 0                 ; 6       ;
; iKEY[3]                                                                                     ;                   ;         ;
;      - CLOCK_Interface:CLKI0|CLKManual                                                      ; 1                 ; 0       ;
; iKEY[0]                                                                                     ;                   ;         ;
;      - CLOCK_Interface:CLKI0|Reset~0                                                        ; 0                 ; 6       ;
; iSW[10]                                                                                     ;                   ;         ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|saida~0                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~27                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~28                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~31                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~34                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~37                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~40                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~43                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~46                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~49                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~52                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~57                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~58                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~61                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~66                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~69                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~70                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~73                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~76                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~81                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~84                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~85                                          ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~110                                         ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~111                                         ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~112                                         ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~113                                         ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~114                                         ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~115                                         ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~116                                         ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~117                                         ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~118                                         ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~119                                         ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~120                                         ; 1                 ; 6       ;
;      - CLOCK_Interface:CLKI0|mono:Timmer10|Add0~121                                         ; 1                 ; 6       ;
; iAUD_ADCDAT                                                                                 ;                   ;         ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inL[0]~1                          ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inR[0]~1                          ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inL[8]~2                          ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inR[8]~2                          ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inL[1]~3                          ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inR[1]~3                          ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inL[9]~4                          ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inR[9]~4                          ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inR[2]~5                          ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inL[2]~5                          ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inL[10]~6                         ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inR[10]~6                         ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inR[3]~7                          ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inL[3]~7                          ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inL[11]~8                         ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inR[11]~8                         ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inR[4]~9                          ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inL[4]~9                          ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inL[12]~10                        ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inR[12]~10                        ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inR[5]~11                         ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inL[5]~11                         ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inL[13]~12                        ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inR[13]~12                        ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inR[6]~13                         ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inL[6]~13                         ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inL[14]~14                        ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inR[14]~14                        ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inR[7]~15                         ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inL[7]~15                         ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inL[15]~16                        ; 1                 ; 6       ;
;      - AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inR[15]~16                        ; 1                 ; 6       ;
; iIRDA_RXD                                                                                   ;                   ;         ;
;      - IrDA_Interface:IRDA|IrDA_receiver:IrDArx|always5~1                                   ; 1                 ; 6       ;
;      - IrDA_Interface:IRDA|IrDA_receiver:IrDArx|always3~1                                   ; 1                 ; 6       ;
;      - IrDA_Interface:IRDA|IrDA_receiver:IrDArx|idle_count_flag~0                           ; 1                 ; 6       ;
; iUART_RXD                                                                                   ;                   ;         ;
;      - RS232_Interface:SERIAL0|rs232rx:rs232receiver|RxD_sync[0]~0                          ; 0                 ; 6       ;
+---------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                          ; Location           ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; AudioCODEC_Interface:Audio0|AudioVideo_PLL:av_pll|altpll:altpll_component|_clk0                                                                                                                               ; PLL_3              ; 15      ; Clock                                   ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; AudioCODEC_Interface:Audio0|Ctrl2[0]                                                                                                                                                                          ; LCFF_X44_Y13_N1    ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; AudioCODEC_Interface:Audio0|Ctrl2[0]~0                                                                                                                                                                        ; LCCOMB_X43_Y13_N16 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; AudioCODEC_Interface:Audio0|Ctrl2[1]                                                                                                                                                                          ; LCFF_X44_Y13_N7    ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|I2C_Controller:u0|SD[22]~1                                                                                                                                       ; LCCOMB_X67_Y22_N26 ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0]~9                                                                                                                                ; LCCOMB_X66_Y22_N18 ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|LUT_INDEX[5]~8                                                                                                                                                   ; LCCOMB_X66_Y21_N22 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|LessThan0~4                                                                                                                                                      ; LCCOMB_X67_Y21_N0  ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|LessThan1~4                                                                                                                                                      ; LCCOMB_X66_Y21_N10 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                                                                                    ; LCFF_X67_Y22_N29   ; 56      ; Clock                                   ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|mI2C_DATA[22]~0                                                                                                                                                  ; LCCOMB_X66_Y21_N8  ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|mI2C_GO                                                                                                                                                          ; LCFF_X66_Y21_N1    ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; AudioCODEC_Interface:Audio0|Reset_Delay:r0|Equal0~6                                                                                                                                                           ; LCCOMB_X43_Y9_N12  ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; AudioCODEC_Interface:Audio0|Reset_Delay:r0|oRESET                                                                                                                                                             ; LCFF_X43_Y9_N9     ; 20      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; AudioCODEC_Interface:Audio0|audio_clock:u4|LRCK_1X                                                                                                                                                            ; LCFF_X41_Y12_N29   ; 421     ; Clock                                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; AudioCODEC_Interface:Audio0|audio_clock:u4|LessThan1~2                                                                                                                                                        ; LCCOMB_X41_Y12_N30 ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; AudioCODEC_Interface:Audio0|audio_clock:u4|oAUD_BCK                                                                                                                                                           ; LCFF_X45_Y11_N29   ; 38      ; Clock                                   ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; AudioCODEC_Interface:Audio0|waudio_outL[15]~3                                                                                                                                                                 ; LCCOMB_X43_Y13_N22 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; AudioCODEC_Interface:Audio0|waudio_outR[13]~0                                                                                                                                                                 ; LCCOMB_X40_Y13_N4  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CLOCK_Interface:CLKI0|CLK                                                                                                                                                                                     ; LCFF_X38_Y29_N13   ; 2562    ; Clock                                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CLOCK_Interface:CLKI0|CLK                                                                                                                                                                                     ; LCFF_X38_Y29_N13   ; 29      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; CLOCK_Interface:CLKI0|Equal0~10                                                                                                                                                                               ; LCCOMB_X93_Y22_N0  ; 27      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; CLOCK_Interface:CLKI0|Equal1~4                                                                                                                                                                                ; LCCOMB_X93_Y22_N30 ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; CLOCK_Interface:CLKI0|PLL:PLL1|altpll:altpll_component|_clk0                                                                                                                                                  ; PLL_1              ; 1       ; Clock                                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; CLOCK_Interface:CLKI0|PLL:PLL1|altpll:altpll_component|_clk2                                                                                                                                                  ; PLL_1              ; 2       ; Clock                                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; CLOCK_Interface:CLKI0|Reset                                                                                                                                                                                   ; LCFF_X68_Y24_N1    ; 745     ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; CLOCK_Interface:CLKI0|ck1                                                                                                                                                                                     ; LCFF_X36_Y48_N17   ; 3       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; CLOCK_Interface:CLKI0|ck2                                                                                                                                                                                     ; LCFF_X35_Y47_N1    ; 34      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; CLOCK_Interface:CLKI0|mono:Timmer10|Add0~28                                                                                                                                                                   ; LCCOMB_X36_Y47_N12 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CLOCK_Interface:CLKI0|mono:Timmer10|clock_ctrl                                                                                                                                                                ; LCCOMB_X36_Y48_N6  ; 37      ; Clock                                   ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; CLOCK_Interface:CLKI0|mono:Timmer10|saida                                                                                                                                                                     ; LCFF_X36_Y48_N31   ; 34      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|HI[19]~85                                                                                                                                                         ; LCCOMB_X32_Y17_N8  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|LO[20]~274                                                                                                                                                        ; LCCOMB_X32_Y16_N8  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|ALUControl:ALUControlunit|Mux0~0                                                                                                                                              ; LCCOMB_X11_Y30_N28 ; 5       ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|registers[0][14]~57                                                                                                                                  ; LCCOMB_X19_Y15_N22 ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|registers[0][14]~58                                                                                                                                  ; LCCOMB_X19_Y15_N16 ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|registers[0][14]~60                                                                                                                                  ; LCCOMB_X19_Y15_N18 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|registers[1][13]~49                                                                                                                                  ; LCCOMB_X19_Y15_N8  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|registers[2][8]~52                                                                                                                                   ; LCCOMB_X19_Y15_N10 ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|registers[3][24]~53                                                                                                                                  ; LCCOMB_X19_Y15_N0  ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|registers[3][31]~70                                                                                                                                  ; LCCOMB_X18_Y15_N2  ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|registers[4][20]~46                                                                                                                                  ; LCCOMB_X18_Y15_N30 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|Selector6~0                                                                                                                                                ; LCCOMB_X11_Y30_N16 ; 32      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|oEretCOP0                                                                                                                                                  ; LCCOMB_X12_Y30_N30 ; 37      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|oLeMem                                                                                                                                                     ; LCCOMB_X12_Y27_N26 ; 33      ; Latch enable                            ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux0~20                                                                                                                                                ; LCCOMB_X67_Y27_N24 ; 38      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[0][27]~29                                                                                                                                    ; LCCOMB_X56_Y30_N18 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[10][24]~24                                                                                                                                   ; LCCOMB_X58_Y30_N12 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[11][10]~26                                                                                                                                   ; LCCOMB_X58_Y30_N20 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[12][18]~33                                                                                                                                   ; LCCOMB_X58_Y30_N30 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[13][30]~32                                                                                                                                   ; LCCOMB_X54_Y30_N22 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[14][30]~31                                                                                                                                   ; LCCOMB_X53_Y33_N16 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[15][30]~34                                                                                                                                   ; LCCOMB_X53_Y33_N26 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[16][30]~12                                                                                                                                   ; LCCOMB_X56_Y30_N22 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[17][30]~11                                                                                                                                   ; LCCOMB_X54_Y30_N10 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[18][30]~8                                                                                                                                    ; LCCOMB_X54_Y30_N18 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[19][30]~7                                                                                                                                    ; LCCOMB_X54_Y30_N14 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[1][19]~28                                                                                                                                    ; LCCOMB_X53_Y33_N10 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[20][3]~10                                                                                                                                    ; LCCOMB_X58_Y30_N14 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[21][29]~13                                                                                                                                   ; LCCOMB_X58_Y30_N22 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[22][26]~6                                                                                                                                    ; LCCOMB_X54_Y30_N6  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[23][0]~9                                                                                                                                     ; LCCOMB_X65_Y30_N14 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[24][13]~4                                                                                                                                    ; LCCOMB_X58_Y30_N28 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[25][23]~3                                                                                                                                    ; LCCOMB_X56_Y30_N16 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[26][8]~16                                                                                                                                    ; LCCOMB_X58_Y30_N18 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[27][15]~15                                                                                                                                   ; LCCOMB_X58_Y30_N0  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[28][15]~2                                                                                                                                    ; LCCOMB_X58_Y30_N6  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[29][9]~5                                                                                                                                     ; LCCOMB_X54_Y30_N30 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[2][12]~27                                                                                                                                    ; LCCOMB_X54_Y30_N26 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[30][6]~14                                                                                                                                    ; LCCOMB_X53_Y33_N30 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[31][24]~17                                                                                                                                   ; LCCOMB_X53_Y33_N20 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[3][2]~30                                                                                                                                     ; LCCOMB_X54_Y30_N12 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[4][23]~21                                                                                                                                    ; LCCOMB_X58_Y30_N26 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[5][17]~20                                                                                                                                    ; LCCOMB_X58_Y30_N16 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[6][3]~19                                                                                                                                     ; LCCOMB_X54_Y30_N20 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[7][18]~22                                                                                                                                    ; LCCOMB_X65_Y30_N28 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[8][28]~25                                                                                                                                    ; LCCOMB_X58_Y30_N2  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[9][8]~23                                                                                                                                     ; LCCOMB_X56_Y30_N14 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|PCgambs[27]~1                                                                                                                                                                 ; LCCOMB_X35_Y29_N24 ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[10][28]~19                                                                                                                                        ; LCCOMB_X19_Y37_N6  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[11][28]~31                                                                                                                                        ; LCCOMB_X21_Y37_N2  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[12][28]~20                                                                                                                                        ; LCCOMB_X19_Y37_N4  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[13][28]~30                                                                                                                                        ; LCCOMB_X21_Y37_N12 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[14][28]~22                                                                                                                                        ; LCCOMB_X19_Y37_N24 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[15][3]~33                                                                                                                                         ; LCCOMB_X21_Y37_N30 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[16][11]~12                                                                                                                                        ; LCCOMB_X21_Y37_N18 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[17][3]~10                                                                                                                                         ; LCCOMB_X21_Y37_N16 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[18][2]~11                                                                                                                                         ; LCCOMB_X19_Y37_N0  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[19][24]~13                                                                                                                                        ; LCCOMB_X21_Y37_N20 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[1][28]~25                                                                                                                                         ; LCCOMB_X20_Y33_N20 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[20][24]~8                                                                                                                                         ; LCCOMB_X21_Y37_N24 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[21][28]~6                                                                                                                                         ; LCCOMB_X19_Y37_N16 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[22][20]~7                                                                                                                                         ; LCCOMB_X19_Y37_N10 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[23][0]~9                                                                                                                                          ; LCCOMB_X21_Y37_N10 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[24][8]~4                                                                                                                                          ; LCCOMB_X19_Y37_N26 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[25][18]~3                                                                                                                                         ; LCCOMB_X21_Y37_N4  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[26][5]~2                                                                                                                                          ; LCCOMB_X19_Y37_N20 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[27][7]~5                                                                                                                                          ; LCCOMB_X21_Y37_N14 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[28][23]~16                                                                                                                                        ; LCCOMB_X19_Y37_N12 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[29][22]~14                                                                                                                                        ; LCCOMB_X21_Y37_N22 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[2][28]~28                                                                                                                                         ; LCCOMB_X19_Y37_N30 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[30][28]~15                                                                                                                                        ; LCCOMB_X19_Y37_N22 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[31][6]~17                                                                                                                                         ; LCCOMB_X21_Y37_N28 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[3][28]~23                                                                                                                                         ; LCCOMB_X21_Y37_N26 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[4][28]~29                                                                                                                                         ; LCCOMB_X21_Y37_N6  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[5][28]~24                                                                                                                                         ; LCCOMB_X19_Y37_N18 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[6][28]~27                                                                                                                                         ; LCCOMB_X19_Y37_N28 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[7][28]~26                                                                                                                                         ; LCCOMB_X21_Y37_N8  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[8][28]~21                                                                                                                                         ; LCCOMB_X19_Y37_N14 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[9][28]~32                                                                                                                                         ; LCCOMB_X21_Y37_N0  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub1|add_sub_ore:auto_generated|result[8]~16                      ; LCCOMB_X70_Y26_N22 ; 68      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_add_sub_res_mag_w2[26]~2                                                      ; LCCOMB_X80_Y24_N2  ; 30      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_leading_zeros_dffe31[4]                                                       ; LCFF_X82_Y27_N27   ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_add_sub_res_mag_w2[26]~2                                                      ; LCCOMB_X82_Y22_N22 ; 30      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_leading_zeros_dffe31[4]                                                       ; LCFF_X86_Y23_N5    ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|cvt_s_w_altbarrel_shift_brf:altbarrel_shift5|sel_pipec4r1d                    ; LCFF_X83_Y31_N11   ; 31      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|mantissa_overflow                                                             ; LCCOMB_X86_Y29_N18 ; 7       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|priority_encoder_reg[2]                                                       ; LCFF_X83_Y31_N25   ; 36      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|cvt_w_s_altbarrel_shift_grf:altbarrel_shift6|sel_pipec5r1d                    ; LCFF_X85_Y32_N3    ; 56      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|power2_value_reg[2]                                                           ; LCFF_X83_Y34_N23   ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|sign_input_reg4                                                               ; LCFF_X89_Y31_N15   ; 63      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|altshift_taps:nan_man_ff0_rtl_0|shift_taps_pkp:auto_generated|cntr_5mf:cntr1|cout_actual  ; LCCOMB_X85_Y34_N2  ; 4       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                            ; LCCOMB_X9_Y23_N28  ; 3       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                               ; LCCOMB_X10_Y23_N10 ; 4       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                               ; LCCOMB_X9_Y23_N6   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                               ; LCCOMB_X9_Y23_N2   ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]~9                                                     ; LCCOMB_X10_Y26_N2  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[26]~1                                                    ; LCCOMB_X9_Y23_N24  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~4           ; LCCOMB_X9_Y23_N20  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~16     ; LCCOMB_X9_Y23_N12  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~19     ; LCCOMB_X8_Y23_N4   ; 5       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                         ; LCCOMB_X11_Y23_N0  ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                            ; LCCOMB_X11_Y23_N26 ; 4       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                            ; LCCOMB_X11_Y23_N16 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                            ; LCCOMB_X11_Y23_N12 ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~13                                                 ; LCCOMB_X11_Y23_N10 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]~1                                                  ; LCCOMB_X11_Y23_N22 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~4        ; LCCOMB_X9_Y22_N10  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~18  ; LCCOMB_X9_Y22_N28  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~19  ; LCCOMB_X9_Y22_N12  ; 5       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                        ; LCCOMB_X10_Y21_N2  ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                           ; LCCOMB_X10_Y21_N12 ; 4       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; LCCOMB_X10_Y21_N18 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                           ; LCCOMB_X10_Y21_N16 ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]~13                                               ; LCCOMB_X10_Y21_N22 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[24]~1                                                ; LCCOMB_X11_Y21_N26 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~5       ; LCCOMB_X9_Y17_N24  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~18 ; LCCOMB_X9_Y17_N14  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~19 ; LCCOMB_X8_Y17_N2   ; 5       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; CodeMemory_Interface:MEMCODE|wReadData[31]~1                                                                                                                                                                  ; LCCOMB_X38_Y29_N22 ; 96      ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                         ; LCCOMB_X12_Y19_N0  ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                            ; LCCOMB_X12_Y19_N30 ; 4       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                            ; LCCOMB_X11_Y19_N12 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                            ; LCCOMB_X11_Y19_N16 ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]~11                                                 ; LCCOMB_X12_Y19_N8  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]~1                                                  ; LCCOMB_X10_Y19_N0  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~5        ; LCCOMB_X7_Y19_N24  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~16  ; LCCOMB_X7_Y19_N0   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~19  ; LCCOMB_X7_Y19_N20  ; 5       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                        ; LCCOMB_X12_Y18_N10 ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                           ; LCCOMB_X12_Y18_N26 ; 4       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; LCCOMB_X12_Y18_N16 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                           ; LCCOMB_X12_Y18_N8  ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~13                                                ; LCCOMB_X12_Y18_N20 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[31]~1                                                ; LCCOMB_X12_Y16_N24 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~3       ; LCCOMB_X11_Y17_N16 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~12 ; LCCOMB_X11_Y17_N20 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~19 ; LCCOMB_X12_Y17_N0  ; 5       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|wMemWriteMB0                                                                                                                                                                     ; LCCOMB_X44_Y19_N16 ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|wMemWriteMB1                                                                                                                                                                     ; LCCOMB_X44_Y19_N18 ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; DataMemory_Interface:MEMDATA|wReadData[0]~11                                                                                                                                                                  ; LCCOMB_X16_Y27_N24 ; 75      ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; IrDA_Interface:IRDA|IrDA_receiver:IrDArx|bitcount[4]~14                                                                                                                                                       ; LCCOMB_X22_Y6_N22  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; IrDA_Interface:IRDA|IrDA_receiver:IrDArx|data_buf[0]~6                                                                                                                                                        ; LCCOMB_X22_Y7_N6   ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; IrDA_Interface:IRDA|IrDA_receiver:IrDArx|data_count_flag                                                                                                                                                      ; LCFF_X23_Y6_N17    ; 18      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; IrDA_Interface:IRDA|IrDA_receiver:IrDArx|data_ready                                                                                                                                                           ; LCFF_X22_Y11_N9    ; 68      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; IrDA_Interface:IRDA|IrDA_receiver:IrDArx|data~2                                                                                                                                                               ; LCCOMB_X21_Y5_N26  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; IrDA_Interface:IRDA|IrDA_receiver:IrDArx|idle_count_flag                                                                                                                                                      ; LCFF_X23_Y6_N21    ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; IrDA_Interface:IRDA|IrDA_receiver:IrDArx|state.DATAREAD                                                                                                                                                       ; LCFF_X23_Y6_N1     ; 43      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; IrDA_Interface:IRDA|IrDA_receiver:IrDArx|state_count_flag                                                                                                                                                     ; LCFF_X23_Y6_N3     ; 18      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; IrDA_Interface:IRDA|control[31]~2                                                                                                                                                                             ; LCCOMB_X21_Y11_N2  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; IrDA_Interface:IRDA|player_four[3]~1                                                                                                                                                                          ; LCCOMB_X21_Y10_N6  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; IrDA_Interface:IRDA|player_one[28]~0                                                                                                                                                                          ; LCCOMB_X22_Y10_N6  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; IrDA_Interface:IRDA|player_three[19]~0                                                                                                                                                                        ; LCCOMB_X23_Y10_N4  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; IrDA_Interface:IRDA|player_two[19]~0                                                                                                                                                                          ; LCCOMB_X23_Y10_N8  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|ContentDisplay[6]~28                                                                                                                                                ; LCCOMB_X11_Y25_N26 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|LCDController:LCDCont0|mStart                                                                                                                                       ; LCFF_X5_Y24_N15    ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[0][7]~199                                                                                                                                         ; LCCOMB_X16_Y20_N30 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[10][1]~163                                                                                                                                        ; LCCOMB_X14_Y24_N24 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[11][1]~169                                                                                                                                        ; LCCOMB_X15_Y21_N14 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[12][6]~207                                                                                                                                        ; LCCOMB_X18_Y22_N10 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[13][3]~203                                                                                                                                        ; LCCOMB_X18_Y20_N12 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[14][1]~201                                                                                                                                        ; LCCOMB_X20_Y21_N8  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[15][3]~205                                                                                                                                        ; LCCOMB_X18_Y21_N16 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[16][6]~152                                                                                                                                        ; LCCOMB_X16_Y22_N24 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[17][6]~144                                                                                                                                        ; LCCOMB_X16_Y23_N10 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[18][0]~142                                                                                                                                        ; LCCOMB_X16_Y21_N0  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[19][1]~149                                                                                                                                        ; LCCOMB_X25_Y24_N14 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[1][1]~193                                                                                                                                         ; LCCOMB_X15_Y23_N8  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[20][1]~123                                                                                                                                        ; LCCOMB_X21_Y22_N28 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[21][0]~113                                                                                                                                        ; LCCOMB_X19_Y22_N14 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[22][0]~108                                                                                                                                        ; LCCOMB_X23_Y22_N14 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[23][0]~118                                                                                                                                        ; LCCOMB_X23_Y22_N0  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[24][0]~140                                                                                                                                        ; LCCOMB_X24_Y24_N28 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[25][3]~133                                                                                                                                        ; LCCOMB_X21_Y22_N6  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[26][0]~128                                                                                                                                        ; LCCOMB_X24_Y24_N4  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[27][7]~136                                                                                                                                        ; LCCOMB_X15_Y21_N12 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[28][7]~160                                                                                                                                        ; LCCOMB_X18_Y22_N8  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[29][7]~156                                                                                                                                        ; LCCOMB_X19_Y22_N12 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[2][2]~191                                                                                                                                         ; LCCOMB_X16_Y20_N4  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[30][7]~154                                                                                                                                        ; LCCOMB_X19_Y23_N26 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[31][7]~158                                                                                                                                        ; LCCOMB_X18_Y21_N22 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[3][3]~197                                                                                                                                         ; LCCOMB_X15_Y24_N30 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[3][3]~375                                                                                                                                         ; LCCOMB_X23_Y22_N22 ; 49      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[4][1]~189                                                                                                                                         ; LCCOMB_X18_Y26_N30 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[5][1]~181                                                                                                                                         ; LCCOMB_X38_Y25_N20 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[6][0]~177                                                                                                                                         ; LCCOMB_X19_Y27_N4  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[7][1]~185                                                                                                                                         ; LCCOMB_X14_Y24_N20 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[8][1]~173                                                                                                                                         ; LCCOMB_X38_Y25_N6  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[9][1]~167                                                                                                                                         ; LCCOMB_X24_Y25_N12 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~217                                                                                                                                               ; LCCOMB_X19_Y24_N10 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~221                                                                                                                                               ; LCCOMB_X20_Y22_N20 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~225                                                                                                                                               ; LCCOMB_X20_Y22_N22 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~229                                                                                                                                               ; LCCOMB_X20_Y25_N30 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~233                                                                                                                                               ; LCCOMB_X20_Y24_N28 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~237                                                                                                                                               ; LCCOMB_X20_Y25_N2  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~243                                                                                                                                               ; LCCOMB_X18_Y24_N10 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~249                                                                                                                                               ; LCCOMB_X16_Y24_N20 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~252                                                                                                                                               ; LCCOMB_X19_Y24_N2  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~255                                                                                                                                               ; LCCOMB_X24_Y25_N0  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~258                                                                                                                                               ; LCCOMB_X18_Y24_N26 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~261                                                                                                                                               ; LCCOMB_X19_Y27_N0  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~264                                                                                                                                               ; LCCOMB_X19_Y27_N28 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~267                                                                                                                                               ; LCCOMB_X18_Y23_N12 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~270                                                                                                                                               ; LCCOMB_X18_Y23_N4  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~273                                                                                                                                               ; LCCOMB_X16_Y24_N4  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|Position[31]~44                                                                                                                                                     ; LCCOMB_X11_Y25_N6  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|State.000                                                                                                                                                           ; LCFF_X11_Y25_N9    ; 44      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|always2~0                                                                                                                                                           ; LCCOMB_X15_Y22_N6  ; 155     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|mDLY[1]~26                                                                                                                                                          ; LCCOMB_X7_Y25_N28  ; 18      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|mDLY[1]~27                                                                                                                                                          ; LCCOMB_X7_Y25_N26  ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|mINIT_CONT_POS[0]~9                                                                                                                                                 ; LCCOMB_X4_Y25_N20  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|mLCD_DATA[4]~0                                                                                                                                                      ; LCCOMB_X4_Y25_N30  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Command_Out:PS2_Command_Out|PS2_DAT~3                                                                                         ; LCCOMB_X62_Y12_N22 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Command_Out:PS2_Command_Out|cur_bit[1]~3                                                                                      ; LCCOMB_X57_Y13_N10 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[11]~51                                                                           ; LCCOMB_X58_Y13_N14 ; 18      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[11]~52                                                                           ; LCCOMB_X59_Y12_N28 ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Data_In:PS2_Data_In|data_count[0]~2                                                                                           ; LCCOMB_X50_Y13_N28 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Data_In:PS2_Data_In|data_shift_reg[5]~0                                                                                       ; LCCOMB_X50_Y13_N10 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Data_In:PS2_Data_In|received_data[0]~1                                                                                        ; LCCOMB_X30_Y13_N16 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Data_In:PS2_Data_In|received_data_en                                                                                          ; LCFF_X50_Y8_N29    ; 99      ; Clock                                   ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|contador_alinhador[10]~1                                                                                                                                          ; LCCOMB_X14_Y34_N6  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|received_data_history[0][0]~0                                                                                                                                     ; LCCOMB_X14_Y34_N16 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|send_command                                                                                                                                                      ; LCCOMB_X57_Y12_N18 ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MousePS2_Interface:MOUSE0|received_data_en_contador_enable                                                                                                                                                    ; LCCOMB_X29_Y42_N2  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RS232_Interface:SERIAL0|rs232rx:rs232receiver|BaudTickGen:tickgen|Acc[17]                                                                                                                                     ; LCFF_X33_Y13_N29   ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RS232_Interface:SERIAL0|rs232rx:rs232receiver|always4~0                                                                                                                                                       ; LCCOMB_X25_Y13_N10 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RS232_Interface:SERIAL0|rs232rx:rs232receiver|pulso:px|contador[30]~40                                                                                                                                        ; LCCOMB_X24_Y13_N18 ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; RS232_Interface:SERIAL0|rs232rx:rs232receiver|pulso:px|pulso                                                                                                                                                  ; LCFF_X23_Y13_N31   ; 11      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; RS232_Interface:SERIAL0|rs232tx:rs232transmitter|Equal0~0                                                                                                                                                     ; LCCOMB_X15_Y14_N28 ; 27      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; RS232_Interface:SERIAL0|rs232tx:rs232transmitter|TxD_shift[5]~9                                                                                                                                               ; LCCOMB_X15_Y14_N30 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RS232_Interface:SERIAL0|wTxData[7]~0                                                                                                                                                                          ; LCCOMB_X41_Y19_N18 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; SPI_Interface:SDCARD|SDAddress[31]~0                                                                                                                                                                          ; LCCOMB_X53_Y23_N12 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; SPI_Interface:SDCARD|sd_controller:sd1|CLK_Divider:U1|CLKout                                                                                                                                                  ; LCFF_X47_Y47_N13   ; 158     ; Clock                                   ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; SPI_Interface:SDCARD|sd_controller:sd1|bit_counter[3]~9                                                                                                                                                       ; LCCOMB_X59_Y23_N8  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; SPI_Interface:SDCARD|sd_controller:sd1|byte_counter[0]~1                                                                                                                                                      ; LCCOMB_X60_Y22_N8  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; SPI_Interface:SDCARD|sd_controller:sd1|cmd_out[55]~0                                                                                                                                                          ; LCCOMB_X57_Y23_N6  ; 48      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; SPI_Interface:SDCARD|sd_controller:sd1|dout[0]~0                                                                                                                                                              ; LCCOMB_X58_Y23_N10 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; SPI_Interface:SDCARD|sd_controller:sd1|full_word_counter[0]~2                                                                                                                                                 ; LCCOMB_X60_Y23_N6  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; SPI_Interface:SDCARD|sd_controller:sd1|recv_data[0]~0                                                                                                                                                         ; LCCOMB_X58_Y23_N0  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; SPI_Interface:SDCARD|sd_controller:sd1|return_state~47                                                                                                                                                        ; LCCOMB_X59_Y21_N26 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; SPI_Interface:SDCARD|sd_controller:sd1|state.RECEIVE_BYTE                                                                                                                                                     ; LCFF_X58_Y23_N21   ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; SPI_Interface:SDCARD|sd_controller:sd1|state.SEND_CMD                                                                                                                                                         ; LCFF_X58_Y23_N17   ; 57      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; SPI_Interface:SDCARD|sd_controller:sd1|state.WRITE_BLOCK_DATA                                                                                                                                                 ; LCFF_X58_Y23_N9    ; 14      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; SPI_Interface:SDCARD|sd_controller:sd1|state~50                                                                                                                                                               ; LCCOMB_X59_Y21_N8  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; SPI_Interface:SDCARD|wBufferEn                                                                                                                                                                                ; LCCOMB_X18_Y27_N20 ; 1       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; SPI_Interface:SDCARD|wrSDMemAddr[4]~10                                                                                                                                                                        ; LCCOMB_X12_Y24_N2  ; 7       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; SPI_Interface:SDCARD|wrSDMemAddr[4]~11                                                                                                                                                                        ; LCCOMB_X12_Y24_N0  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                                                               ; LCCOMB_X44_Y19_N14 ; 33      ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; STOPWATCH:stopwatch|Stopwatch_divider_clk:divider|new_freq                                                                                                                                                    ; LCFF_X22_Y12_N5    ; 33      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|ChannelBank:channelBank|clk64[1]                                                                                                     ; LCFF_X94_Y26_N1    ; 117     ; Clock                                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|Mixer:mixer|always0~0                                                                                                                ; LCCOMB_X56_Y3_N0   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|always3~0                                                                      ; LCCOMB_X56_Y3_N14  ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|attack_counter[7]                                                              ; LCFF_X62_Y3_N29    ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|always0~0                                                                                                                                               ; LCCOMB_X45_Y15_N20 ; 29      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|counter[0][20]~724                                                                                                                                      ; LCCOMB_X50_Y10_N20 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|counter[1][31]~453                                                                                                                                      ; LCCOMB_X49_Y9_N16  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|counter[2][18]~659                                                                                                                                      ; LCCOMB_X50_Y10_N26 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|counter[3][21]~388                                                                                                                                      ; LCCOMB_X52_Y12_N18 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|counter[4][3]~594                                                                                                                                       ; LCCOMB_X50_Y10_N16 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|counter[5][26]~323                                                                                                                                      ; LCCOMB_X50_Y10_N30 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|counter[6][4]~529                                                                                                                                       ; LCCOMB_X50_Y10_N14 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|counter[7][28]~258                                                                                                                                      ; LCCOMB_X50_Y10_N22 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|melody~14                                                                                                                                               ; LCCOMB_X49_Y10_N24 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|melody~31                                                                                                                                               ; LCCOMB_X49_Y12_N30 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|oSynth[6]~39                                                                                                                                            ; LCCOMB_X49_Y11_N14 ; 7       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|oSynth[6]~40                                                                                                                                            ; LCCOMB_X49_Y11_N20 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|occupied[0]                                                                                                                                             ; LCFF_X49_Y9_N3     ; 46      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|occupied[1]                                                                                                                                             ; LCFF_X49_Y9_N1     ; 43      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|occupied[2]                                                                                                                                             ; LCFF_X52_Y12_N25   ; 42      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|occupied[3]                                                                                                                                             ; LCFF_X52_Y12_N31   ; 41      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|occupied[4]                                                                                                                                             ; LCFF_X52_Y11_N9    ; 43      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|occupied[5]                                                                                                                                             ; LCFF_X50_Y12_N9    ; 43      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|occupied[6]                                                                                                                                             ; LCFF_X49_Y12_N25   ; 44      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|occupied[7]                                                                                                                                             ; LCFF_X52_Y10_N1    ; 43      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|occupied~15                                                                                                                                             ; LCCOMB_X50_Y12_N26 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|occupied~19                                                                                                                                             ; LCCOMB_X48_Y12_N8  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|pitch[0][2]~5                                                                                                                                           ; LCCOMB_X49_Y10_N0  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|pitch[1][6]~6                                                                                                                                           ; LCCOMB_X49_Y10_N26 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|pitch[2][6]~7                                                                                                                                           ; LCCOMB_X48_Y11_N12 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|pitch[3][6]~4                                                                                                                                           ; LCCOMB_X51_Y10_N8  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TecladoPS2_Interface:TEC0|keyboard:kbd|clock                                                                                                                                                                  ; LCFF_X49_Y18_N1    ; 10      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; TecladoPS2_Interface:TEC0|keyboard:kbd|incnt[1]~1                                                                                                                                                             ; LCCOMB_X48_Y18_N14 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TecladoPS2_Interface:TEC0|keyboard:kbd|keyboard_clk_filtered                                                                                                                                                  ; LCFF_X48_Y19_N17   ; 26      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; TecladoPS2_Interface:TEC0|keyboard:kbd|ready_set                                                                                                                                                              ; LCFF_X48_Y16_N29   ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; TecladoPS2_Interface:TEC0|keyboard:kbd|scan_code[0]~0                                                                                                                                                         ; LCCOMB_X48_Y18_N6  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TecladoPS2_Interface:TEC0|keyboard:kbd|scan_ready                                                                                                                                                             ; LCFF_X48_Y8_N17    ; 64      ; Clock                                   ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; TecladoPS2_Interface:TEC0|keyboard:kbd|shiftin[0]~0                                                                                                                                                           ; LCCOMB_X48_Y18_N4  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TecladoPS2_Interface:TEC0|oneshot:pulser|pulse_out                                                                                                                                                            ; LCFF_X48_Y8_N7     ; 1       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode3|w_anode2357w[3]                                                         ; LCCOMB_X49_Y23_N0  ; 32      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode3|w_anode2357w[3]~2                                                       ; LCCOMB_X40_Y23_N6  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode3|w_anode2374w[3]                                                         ; LCCOMB_X41_Y23_N22 ; 32      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode3|w_anode2384w[3]                                                         ; LCCOMB_X41_Y23_N20 ; 32      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode3|w_anode2384w[3]~0                                                       ; LCCOMB_X40_Y23_N28 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode3|w_anode2394w[3]                                                         ; LCCOMB_X41_Y23_N6  ; 32      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode3|w_anode2404w[3]                                                         ; LCCOMB_X44_Y23_N0  ; 32      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode3|w_anode2404w[3]~3                                                       ; LCCOMB_X40_Y23_N2  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode_a|w_anode2357w[3]                                                        ; LCCOMB_X50_Y41_N18 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode_a|w_anode2374w[3]                                                        ; LCCOMB_X49_Y45_N8  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode_a|w_anode2384w[3]                                                        ; LCCOMB_X49_Y45_N6  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode_a|w_anode2394w[3]                                                        ; LCCOMB_X49_Y45_N4  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode_a|w_anode2404w[3]~0                                                      ; LCCOMB_X49_Y45_N0  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode_b|w_anode2384w[2]~0                                                      ; LCCOMB_X40_Y23_N20 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode_b|w_anode2384w[2]~1                                                      ; LCCOMB_X40_Y23_N12 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|VgaPll:xx|altpll:altpll_component|_clk0                                                                                                                                    ; PLL_4              ; 193     ; Clock                                   ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                  ; JTAG_X1_Y26_N0     ; 512     ; Clock                                   ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                  ; JTAG_X1_Y26_N0     ; 25      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; iCLK_50                                                                                                                                                                                                       ; PIN_AD15           ; 20      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; iCLK_50                                                                                                                                                                                                       ; PIN_AD15           ; 2944    ; Clock                                   ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; iCLK_50_2                                                                                                                                                                                                     ; PIN_D16            ; 1       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; iCLK_50_4                                                                                                                                                                                                     ; PIN_R3             ; 1       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; iKEY[1]                                                                                                                                                                                                       ; PIN_T28            ; 1       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; iKEY[2]                                                                                                                                                                                                       ; PIN_U30            ; 1       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; iKEY[3]                                                                                                                                                                                                       ; PIN_U29            ; 1       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; rtl~0                                                                                                                                                                                                         ; LCCOMB_X86_Y26_N8  ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; rtl~1                                                                                                                                                                                                         ; LCCOMB_X80_Y26_N2  ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                         ; LCFF_X7_Y20_N31    ; 87      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                              ; LCCOMB_X7_Y21_N2   ; 4       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                ; LCCOMB_X7_Y21_N18  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_tdo_mux_proc~0                                                                                                                              ; LCCOMB_X10_Y18_N8  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                 ; LCCOMB_X8_Y21_N6   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                ; LCCOMB_X8_Y21_N0   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                   ; LCFF_X11_Y18_N19   ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                 ; LCCOMB_X9_Y18_N16  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                   ; LCFF_X11_Y18_N13   ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                   ; LCFF_X9_Y19_N29    ; 13      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                ; LCCOMB_X9_Y18_N12  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                                                                                                   ; LCFF_X9_Y19_N19    ; 42      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]                                                                                                                                   ; LCFF_X10_Y22_N1    ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~20                                                                                                                                ; LCCOMB_X9_Y18_N28  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][3]                                                                                                                                   ; LCFF_X10_Y22_N11   ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][0]                                                                                                                                   ; LCFF_X9_Y21_N15    ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][0]~28                                                                                                                                ; LCCOMB_X9_Y18_N4   ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][3]                                                                                                                                   ; LCFF_X9_Y21_N13    ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[5][0]                                                                                                                                   ; LCFF_X11_Y22_N25   ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[5][0]~35                                                                                                                                ; LCCOMB_X9_Y18_N10  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[5][3]                                                                                                                                   ; LCFF_X11_Y22_N23   ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~13                                                                                                                                  ; LCCOMB_X10_Y20_N12 ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]~0                                                                                                                                   ; LCCOMB_X10_Y18_N24 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~15                                                                                                                            ; LCCOMB_X7_Y21_N16  ; 5       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~16                                                                                                                            ; LCCOMB_X7_Y19_N8   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~10                                                                                                                                     ; LCCOMB_X8_Y20_N6   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~3                                                                                                                          ; LCCOMB_X9_Y18_N22  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~10                                                                                                                         ; LCCOMB_X9_Y18_N0   ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~17                                                                                                                         ; LCCOMB_X9_Y18_N2   ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[4][0]~24                                                                                                                         ; LCCOMB_X9_Y18_N24  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[5][0]~31                                                                                                                         ; LCCOMB_X9_Y18_N14  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~17                                                                                                           ; LCCOMB_X7_Y22_N20  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~13                                                                                                      ; LCCOMB_X7_Y22_N26  ; 6       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~24                                                                                                      ; LCCOMB_X7_Y22_N30  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                              ; LCFF_X7_Y20_N9     ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                             ; LCFF_X7_Y20_N11    ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                              ; LCFF_X7_Y20_N29    ; 71      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                              ; LCFF_X8_Y18_N25    ; 25      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                       ; LCCOMB_X7_Y20_N16  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                             ; LCFF_X7_Y18_N1     ; 55      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                 ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; AudioCODEC_Interface:Audio0|AudioVideo_PLL:av_pll|altpll:altpll_component|_clk0                                      ; PLL_3              ; 15      ; Global Clock         ; GCLK11           ; --                        ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                           ; LCFF_X67_Y22_N29   ; 56      ; Global Clock         ; GCLK5            ; --                        ;
; AudioCODEC_Interface:Audio0|audio_clock:u4|LRCK_1X                                                                   ; LCFF_X41_Y12_N29   ; 421     ; Global Clock         ; GCLK4            ; --                        ;
; AudioCODEC_Interface:Audio0|audio_clock:u4|oAUD_BCK                                                                  ; LCFF_X45_Y11_N29   ; 38      ; Global Clock         ; GCLK9            ; --                        ;
; CLOCK_Interface:CLKI0|CLK                                                                                            ; LCFF_X38_Y29_N13   ; 2562    ; Global Clock         ; GCLK6            ; --                        ;
; CLOCK_Interface:CLKI0|PLL:PLL1|altpll:altpll_component|_clk0                                                         ; PLL_1              ; 1       ; Global Clock         ; GCLK2            ; --                        ;
; CLOCK_Interface:CLKI0|PLL:PLL1|altpll:altpll_component|_clk2                                                         ; PLL_1              ; 2       ; Global Clock         ; GCLK3            ; --                        ;
; CLOCK_Interface:CLKI0|mono:Timmer10|clock_ctrl                                                                       ; LCCOMB_X36_Y48_N6  ; 37      ; Global Clock         ; GCLK10           ; --                        ;
; CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|oLeMem                                                            ; LCCOMB_X12_Y27_N26 ; 33      ; Global Clock         ; GCLK0            ; --                        ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Data_In:PS2_Data_In|received_data_en ; LCFF_X50_Y8_N29    ; 99      ; Global Clock         ; GCLK12           ; --                        ;
; SPI_Interface:SDCARD|sd_controller:sd1|CLK_Divider:U1|CLKout                                                         ; LCFF_X47_Y47_N13   ; 158     ; Global Clock         ; GCLK8            ; --                        ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|ChannelBank:channelBank|clk64[1]            ; LCFF_X94_Y26_N1    ; 117     ; Global Clock         ; GCLK7            ; --                        ;
; TecladoPS2_Interface:TEC0|keyboard:kbd|scan_ready                                                                    ; LCFF_X48_Y8_N17    ; 64      ; Global Clock         ; GCLK13           ; --                        ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|VgaPll:xx|altpll:altpll_component|_clk0                                           ; PLL_4              ; 193     ; Global Clock         ; GCLK15           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                         ; JTAG_X1_Y26_N0     ; 512     ; Global Clock         ; GCLK1            ; --                        ;
; iCLK_50                                                                                                              ; PIN_AD15           ; 2944    ; Global Clock         ; GCLK14           ; --                        ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                             ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; CLOCK_Interface:CLKI0|Reset                                                                                                                                                                                                                      ; 745     ;
; iSW[14]                                                                                                                                                                                                                                          ; 512     ;
; CodeMemory_Interface:MEMCODE|wReadData[17]~48                                                                                                                                                                                                    ; 512     ;
; iSW[15]                                                                                                                                                                                                                                          ; 511     ;
; CodeMemory_Interface:MEMCODE|wReadData[16]~46                                                                                                                                                                                                    ; 511     ;
; iSW[16]                                                                                                                                                                                                                                          ; 493     ;
; CodeMemory_Interface:MEMCODE|wReadData[19]~52                                                                                                                                                                                                    ; 492     ;
; CodeMemory_Interface:MEMCODE|wReadData[18]~50                                                                                                                                                                                                    ; 492     ;
; iSW[13]                                                                                                                                                                                                                                          ; 484     ;
; ~GND                                                                                                                                                                                                                                             ; 460     ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|Add0~2                                                                                                                                                                                    ; 391     ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|Add1~0                                                                                                                                                                                    ; 390     ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|Add0~0                                                                                                                                                                                    ; 303     ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|Add0~1                                                                                                                                                                                    ; 301     ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|xCounter[5]                                                                                                                                                                                                   ; 291     ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|xCounter[6]                                                                                                                                                                                                   ; 283     ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|xCounter[4]                                                                                                                                                                                                   ; 281     ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|yCounter[4]                                                                                                                                                                                                   ; 278     ;
; CodeMemory_Interface:MEMCODE|wReadData[23]~60                                                                                                                                                                                                    ; 276     ;
; CodeMemory_Interface:MEMCODE|wReadData[21]~56                                                                                                                                                                                                    ; 268     ;
; CodeMemory_Interface:MEMCODE|wReadData[13]~40                                                                                                                                                                                                    ; 260     ;
; CodeMemory_Interface:MEMCODE|wReadData[12]~38                                                                                                                                                                                                    ; 260     ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux27~14                                                                                                                                                                                             ; 256     ;
; CodeMemory_Interface:MEMCODE|wReadData[24]~62                                                                                                                                                                                                    ; 256     ;
; CodeMemory_Interface:MEMCODE|wReadData[11]~36                                                                                                                                                                                                    ; 256     ;
; CodeMemory_Interface:MEMCODE|wReadData[14]~42                                                                                                                                                                                                    ; 255     ;
; CodeMemory_Interface:MEMCODE|wReadData[22]~58                                                                                                                                                                                                    ; 254     ;
; CPU:CPU0|Datapath_UNI:Processor|ALUControl:ALUControlunit|oControlSignal[0]                                                                                                                                                                      ; 253     ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux28~29                                                                                                                                                                                             ; 244     ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux29~17                                                                                                                                                                                             ; 244     ;
; CPU:CPU0|Datapath_UNI:Processor|ALUControl:ALUControlunit|oControlSignal[1]                                                                                                                                                                      ; 225     ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|ChannelBank:channelBank|channel[3]                                                                                                                                      ; 223     ;
; CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|oOrigALU[0]                                                                                                                                                                                   ; 213     ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux23~19                                                                                                                                                                                             ; 205     ;
; CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|oOrigALU[1]                                                                                                                                                                                   ; 200     ;
; CPU:CPU0|Datapath_UNI:Processor|ALUControl:ALUControlunit|oControlSignal[2]                                                                                                                                                                      ; 198     ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux21~15                                                                                                                                                                                             ; 193     ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux25~14                                                                                                                                                                                             ; 193     ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux22~14                                                                                                                                                                                             ; 192     ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux24~14                                                                                                                                                                                             ; 190     ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux26~31                                                                                                                                                                                             ; 190     ;
; CodeMemory_Interface:MEMCODE|wReadData[15]~44                                                                                                                                                                                                    ; 190     ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux19~17                                                                                                                                                                                             ; 181     ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux20~16                                                                                                                                                                                             ; 181     ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux18~16                                                                                                                                                                                             ; 166     ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|xCounter[3]                                                                                                                                                                                                   ; 164     ;
; CPU:CPU0|Datapath_UNI:Processor|Mux37~0                                                                                                                                                                                                          ; 163     ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|readAddr[13]~14                                                                                                                                                                                               ; 160     ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|readAddr[12]~12                                                                                                                                                                                               ; 160     ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|readAddr[11]~10                                                                                                                                                                                               ; 160     ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|readAddr[10]~8                                                                                                                                                                                                ; 160     ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|readAddr[9]~6                                                                                                                                                                                                 ; 160     ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|readAddr[8]~4                                                                                                                                                                                                 ; 160     ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|readAddr[7]~2                                                                                                                                                                                                 ; 160     ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|readAddr[6]~0                                                                                                                                                                                                 ; 160     ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|always2~0                                                                                                                                                                                              ; 155     ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Add0~27                                                                                                                                                                                              ; 151     ;
; CPU:CPU0|Datapath_UNI:Processor|ALUControl:ALUControlunit|oControlSignal[3]                                                                                                                                                                      ; 141     ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux30~16                                                                                                                                                                                             ; 131     ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux31~16                                                                                                                                                                                             ; 130     ;
; CodeMemory_Interface:MEMCODE|wReadData[25]~64                                                                                                                                                                                                    ; 125     ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|Equal0~2                                                                                                                                                                                               ; 114     ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux31~20                                                                                                                                                                                       ; 112     ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux30~20                                                                                                                                                                                       ; 107     ;
; CodeMemory_Interface:MEMCODE|wReadData[8]~30                                                                                                                                                                                                     ; 103     ;
; CodeMemory_Interface:MEMCODE|wReadData[6]~26                                                                                                                                                                                                     ; 101     ;
; CPU:CPU0|Datapath_UNI:Processor|ALUControl:ALUControlunit|oControlSignal[4]                                                                                                                                                                      ; 98      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux0~20                                                                                                                                                                                        ; 98      ;
; CodeMemory_Interface:MEMCODE|wReadData[7]~28                                                                                                                                                                                                     ; 97      ;
; CodeMemory_Interface:MEMCODE|is_sysmem~0                                                                                                                                                                                                         ; 97      ;
; CodeMemory_Interface:MEMCODE|wReadData[31]~1                                                                                                                                                                                                     ; 96      ;
; CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|oExcOccurredCOP0                                                                                                                                                                              ; 95      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux36~0                                                                                                                                                                                                          ; 95      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|always2~1                                                                                                                                                                                              ; 94      ;
; iSW[17]                                                                                                                                                                                                                                          ; 93      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux29~20                                                                                                                                                                                       ; 91      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                            ; 87      ;
; CodeMemory_Interface:MEMCODE|wReadData[9]~32                                                                                                                                                                                                     ; 87      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux34~0                                                                                                                                                                                                          ; 86      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux35~0                                                                                                                                                                                                          ; 85      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux33~0                                                                                                                                                                                                          ; 82      ;
; CodeMemory_Interface:MEMCODE|wReadData[20]~54                                                                                                                                                                                                    ; 81      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux30~0                                                                                                                                                                                                          ; 80      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux28~20                                                                                                                                                                                       ; 79      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux31~0                                                                                                                                                                                                          ; 78      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|cvt_w_s_altbarrel_shift_grf:altbarrel_shift6|sel_pipec3r1d                                                       ; 77      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux32~0                                                                                                                                                                                                          ; 77      ;
; DataMemory_Interface:MEMDATA|wReadData[0]~11                                                                                                                                                                                                     ; 75      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux29~0                                                                                                                                                                                                          ; 73      ;
; CodeMemory_Interface:MEMCODE|wReadData[26]~2                                                                                                                                                                                                     ; 73      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux28~0                                                                                                                                                                                                          ; 72      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                 ; 71      ;
; CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|oLeMem                                                                                                                                                                                        ; 70      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux27~0                                                                                                                                                                                                          ; 70      ;
; IrDA_Interface:IRDA|IrDA_receiver:IrDArx|data_ready                                                                                                                                                                                              ; 68      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux24~0                                                                                                                                                                                                          ; 68      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:add_sub1|add_sub_ore:auto_generated|result[8]~16                                                         ; 68      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux22~0                                                                                                                                                                                                          ; 67      ;
; CodeMemory_Interface:MEMCODE|wReadData[30]~18                                                                                                                                                                                                    ; 67      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult0|mult_i1t:auto_generated|op_1~26                                                                                                                                                       ; 67      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[30]~47                                                                                             ; 66      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux26~0                                                                                                                                                                                                          ; 66      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                 ; 65      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux23~0                                                                                                                                                                                                          ; 65      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux25~0                                                                                                                                                                                                          ; 64      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_31_result_int[32]~64                                                                             ; 64      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|cvt_w_s_altbarrel_shift_grf:altbarrel_shift6|sel_pipec4r1d                                                       ; 63      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|sign_input_reg4                                                                                                  ; 63      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|LO[20]~38                                                                                                                                                                                            ; 63      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[1]~46                                                                                              ; 63      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[924]                                                                                                 ; 62      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[957]                                                                                                 ; 62      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[2]~45                                                                                              ; 61      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|Position[0]                                                                                                                                                                                            ; 61      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|Position[1]                                                                                                                                                                                            ; 61      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|Position[2]                                                                                                                                                                                            ; 61      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|Position[3]                                                                                                                                                                                            ; 61      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|dataa_reg[31]                                                                                                    ; 60      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[957]~20                                                                                      ; 60      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[3]~44                                                                                              ; 60      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|datab_sign_dffe1                                                                                                     ; 59      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[4]~43                                                                                              ; 59      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|HI[19]~74                                                                                                                                                                                            ; 59      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[924]~19                                                                                      ; 58      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[891]                                                                                                 ; 58      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[825]                                                                                                 ; 57      ;
; CodeMemory_Interface:MEMCODE|wReadData[10]~34                                                                                                                                                                                                    ; 57      ;
; CodeMemory_Interface:MEMCODE|wReadData[28]~10                                                                                                                                                                                                    ; 57      ;
; SPI_Interface:SDCARD|sd_controller:sd1|state.SEND_CMD                                                                                                                                                                                            ; 57      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|cvt_w_s_altbarrel_shift_grf:altbarrel_shift6|sel_pipec5r1d                                                       ; 56      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[858]                                                                                                 ; 56      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                ; 55      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[858]~15                                                                                          ; 55      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[5]~42                                                                                              ; 55      ;
; LCD_Interface:LCD0|wReadData[31]~8                                                                                                                                                                                                               ; 55      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[6]~41                                                                                              ; 54      ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|w1[1]~2                                                                                                                                                                                 ; 54      ;
; CodeMemory_Interface:MEMCODE|wReadData[29]~14                                                                                                                                                                                                    ; 54      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[825]~18                                                                                      ; 53      ;
; CodeMemory_Interface:MEMCODE|wReadData[31]~22                                                                                                                                                                                                    ; 53      ;
; CodeMemory_Interface:MEMCODE|wReadData[27]~6                                                                                                                                                                                                     ; 53      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[792]                                                                                                 ; 52      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[7]~40                                                                                              ; 52      ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|w1[0]~1                                                                                                                                                                                 ; 52      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux21~2                                                                                                                                                                                                          ; 52      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[0][7]~107                                                                                                                                                                            ; 51      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[726]                                                                                                 ; 51      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux51~4                                                                                                                                                                                                          ; 51      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux27~20                                                                                                                                                                                       ; 51      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[792]~17                                                                                      ; 50      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[759]                                                                                                 ; 50      ;
; CodeMemory_Interface:MEMCODE|wReadData[4]~20                                                                                                                                                                                                     ; 50      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[3][3]~375                                                                                                                                                                            ; 49      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[8]~39                                                                                              ; 49      ;
; CodeMemory_Interface:MEMCODE|wReadData[5]~24                                                                                                                                                                                                     ; 49      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|rshift_distance_dffe13_wo[0]                                                                                         ; 48      ;
; SPI_Interface:SDCARD|sd_controller:sd1|cmd_out[55]~0                                                                                                                                                                                             ; 48      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[9]~38                                                                                              ; 48      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|out_address_reg_b[0]                                                                                                          ; 48      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|out_address_reg_b[1]                                                                                                          ; 48      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux32~20                                                                                                                                                                                       ; 48      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|out_address_reg_a[1]                                                                                                          ; 48      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|out_address_reg_a[0]                                                                                                          ; 48      ;
; CodeMemory_Interface:MEMCODE|wReadData[1]~8                                                                                                                                                                                                      ; 48      ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|w3[0]~1                                                                                                                                                                                 ; 48      ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|w3[1]~0                                                                                                                                                                                 ; 48      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                    ; 47      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[10]~37                                                                                             ; 47      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux110~3                                                                                                                                                                                                         ; 47      ;
; CodeMemory_Interface:MEMCODE|wReadData[3]~16                                                                                                                                                                                                     ; 47      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[693]                                                                                                 ; 46      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|cvt_s_w_altbarrel_shift_brf:altbarrel_shift5|sel_pipec3r1d                                                       ; 46      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|occupied[0]                                                                                                                                                                                ; 46      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[726]~14                                                                                          ; 46      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux110~4                                                                                                                                                                                                         ; 46      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux20~4                                                                                                                                                                                                          ; 45      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[693]~16                                                                                      ; 45      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[627]                                                                                                 ; 45      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|ShiftRight2~46                                                                                                                                                                                       ; 45      ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|LUT_INDEX[3]                                                                                                                                                                                        ; 45      ;
; iSW[12]                                                                                                                                                                                                                                          ; 44      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[660]                                                                                                 ; 44      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|State.000                                                                                                                                                                                              ; 44      ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|LUT_INDEX[0]                                                                                                                                                                                        ; 44      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|occupied[6]                                                                                                                                                                                ; 44      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux15~6                                                                                                                                                                                              ; 44      ;
; CPU:CPU0|Datapath_UNI:Processor|PC[5]                                                                                                                                                                                                            ; 44      ;
; CPU:CPU0|Datapath_UNI:Processor|PC[2]                                                                                                                                                                                                            ; 44      ;
; CPU:CPU0|Datapath_UNI:Processor|PC[8]                                                                                                                                                                                                            ; 44      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux18~2                                                                                                                                                                                                          ; 43      ;
; IrDA_Interface:IRDA|IrDA_receiver:IrDArx|state.DATAREAD                                                                                                                                                                                          ; 43      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|occupied[4]                                                                                                                                                                                ; 43      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|occupied[1]                                                                                                                                                                                ; 43      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[660]~15                                                                                      ; 43      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[11]~6                                                                                              ; 43      ;
; CPU:CPU0|Datapath_UNI:Processor|PC[6]                                                                                                                                                                                                            ; 43      ;
; CPU:CPU0|Datapath_UNI:Processor|PC[4]                                                                                                                                                                                                            ; 43      ;
; CPU:CPU0|Datapath_UNI:Processor|PC[3]                                                                                                                                                                                                            ; 43      ;
; CodeMemory_Interface:MEMCODE|wReadData[2]~12                                                                                                                                                                                                     ; 43      ;
; CPU:CPU0|Datapath_UNI:Processor|PC[7]                                                                                                                                                                                                            ; 43      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|occupied[7]                                                                                                                                                                                ; 43      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|occupied[5]                                                                                                                                                                                ; 43      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                                                                                                                                      ; 42      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux19~2                                                                                                                                                                                                          ; 42      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|occupied[2]                                                                                                                                                                                ; 42      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[12]~5                                                                                              ; 42      ;
; CPU:CPU0|Datapath_UNI:Processor|PC[9]                                                                                                                                                                                                            ; 42      ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|LUT_INDEX[4]                                                                                                                                                                                        ; 42      ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|LUT_INDEX[1]                                                                                                                                                                                        ; 42      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|priority_encoder_reg[1]                                                                                          ; 41      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|occupied[3]                                                                                                                                                                                ; 41      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[627]~13                                                                                          ; 41      ;
; CPU:CPU0|Datapath_UNI:Processor|PC[12]                                                                                                                                                                                                           ; 41      ;
; CPU:CPU0|Datapath_UNI:Processor|PC[10]                                                                                                                                                                                                           ; 41      ;
; CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|oFPUparaMem[0]                                                                                                                                                                                ; 40      ;
; CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|oFPUparaMem[1]                                                                                                                                                                                ; 40      ;
; CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|oEscreveMem                                                                                                                                                                                   ; 40      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[594]                                                                                                 ; 40      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux17~2                                                                                                                                                                                                          ; 40      ;
; SPI_Interface:SDCARD|sd_controller:sd1|state.READ_BLOCK                                                                                                                                                                                          ; 40      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[13]~4                                                                                              ; 40      ;
; VGA_Interface:VGA0|ByteSelect[2]~6                                                                                                                                                                                                               ; 40      ;
; VGA_Interface:VGA0|ByteSelect[1]~5                                                                                                                                                                                                               ; 40      ;
; VGA_Interface:VGA0|ByteSelect[0]~4                                                                                                                                                                                                               ; 40      ;
; VGA_Interface:VGA0|ByteSelect[3]~3                                                                                                                                                                                                               ; 40      ;
; CodeMemory_Interface:MEMCODE|wReadData[0]~4                                                                                                                                                                                                      ; 40      ;
; CPU:CPU0|Datapath_UNI:Processor|PC[11]                                                                                                                                                                                                           ; 40      ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|LUT_INDEX[2]                                                                                                                                                                                        ; 40      ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|send_command                                                                                                                                                                                         ; 39      ;
; SPI_Interface:SDCARD|sd_controller:sd1|Selector53~0                                                                                                                                                                                              ; 39      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[528]                                                                                                 ; 39      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux51~1                                                                                                                                                                                                          ; 39      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux51~0                                                                                                                                                                                                          ; 39      ;
; CPU:CPU0|Datapath_UNI:Processor|FPALUControl:FPALUControlUnit|WideOr0~1                                                                                                                                                                          ; 39      ;
; iSW[11]                                                                                                                                                                                                                                          ; 38      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[594]~12                                                                                          ; 38      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[495]~11                                                                                          ; 38      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[561]                                                                                                 ; 38      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux0~20                                                                                                                                                                                   ; 38      ;
; CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|oEretCOP0                                                                                                                                                                                     ; 37      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[14]~3                                                                                              ; 37      ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|LUT_INDEX[5]                                                                                                                                                                                        ; 37      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|priority_encoder_reg[2]                                                                                          ; 36      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|priority_encoder_reg[0]                                                                                          ; 36      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[561]~14                                                                                      ; 36      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[15]~2                                                                                              ; 36      ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|w1[2]~0                                                                                                                                                                                 ; 36      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay[10][0]~0                                                                                                                                                                             ; 36      ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|comb~1                                                                                                                              ; 35      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[16]~36                                                                                             ; 35      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux165~0                                                                                                                                                                                                         ; 35      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux167~0                                                                                                                                                                                                         ; 35      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux169~0                                                                                                                                                                                                         ; 35      ;
; iSW[10]                                                                                                                                                                                                                                          ; 34      ;
; lfsr_interface:lfsr|wReadData[0]_160                                                                                                                                                                                                             ; 34      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|dataa_reg[23]                                                                                                    ; 34      ;
; CLOCK_Interface:CLKI0|ck2                                                                                                                                                                                                                        ; 34      ;
; CLOCK_Interface:CLKI0|mono:Timmer10|Equal0~9                                                                                                                                                                                                     ; 34      ;
; CLOCK_Interface:CLKI0|mono:Timmer10|Equal0~4                                                                                                                                                                                                     ; 34      ;
; SPI_Interface:SDCARD|sd_controller:sd1|Selector3~2                                                                                                                                                                                               ; 34      ;
; CLOCK_Interface:CLKI0|mono:Timmer10|saida                                                                                                                                                                                                        ; 34      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[528]~13                                                                                      ; 34      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[495]                                                                                                 ; 34      ;
; AudioCODEC_Interface:Audio0|Ctrl2[1]                                                                                                                                                                                                             ; 34      ;
; AudioCODEC_Interface:Audio0|Ctrl2[0]                                                                                                                                                                                                             ; 34      ;
; DataMemory_Interface:MEMDATA|is_sysmem~0                                                                                                                                                                                                         ; 34      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux168~0                                                                                                                                                                                                         ; 34      ;
; IrDA_Interface:IRDA|IrDA_receiver:IrDArx|bitcount[4]                                                                                                                                                                                             ; 34      ;
; IrDA_Interface:IRDA|IrDA_receiver:IrDArx|bitcount[3]                                                                                                                                                                                             ; 34      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux16~3                                                                                                                                                                                                          ; 33      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|rshift_distance_dffe13_wo[1]                                                                                         ; 33      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|power2_value_reg[0]                                                                                              ; 33      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|add_1_w~7                                                                                                        ; 33      ;
; IrDA_Interface:IRDA|IrDA_receiver:IrDArx|data_buf[0]~6                                                                                                                                                                                           ; 33      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|exceed_limit_exceeders~0                                                                                         ; 33      ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|always3~8                                                                                                                                                                                            ; 33      ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|Equal8~9                                                                                                                                                                                             ; 33      ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|Equal8~4                                                                                                                                                                                             ; 33      ;
; STOPWATCH:stopwatch|Stopwatch_divider_clk:divider|new_freq                                                                                                                                                                                       ; 33      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[429]                                                                                                 ; 33      ;
; VGA_Interface:VGA0|wReadData[31]~1                                                                                                                                                                                                               ; 33      ;
; DataMemory_Interface:MEMDATA|wReadData[31]~3                                                                                                                                                                                                     ; 33      ;
; STOPWATCH:stopwatch|wReadData[31]~1                                                                                                                                                                                                              ; 33      ;
; MousePS2_Interface:MOUSE0|wReadData[31]~1                                                                                                                                                                                                        ; 33      ;
; SPI_Interface:SDCARD|Equal3~0                                                                                                                                                                                                                    ; 33      ;
; IrDA_Interface:IRDA|wReadData[31]~5                                                                                                                                                                                                              ; 33      ;
; IrDA_Interface:IRDA|Equal13~0                                                                                                                                                                                                                    ; 33      ;
; IrDA_Interface:IRDA|Equal11~0                                                                                                                                                                                                                    ; 33      ;
; IrDA_Interface:IRDA|Equal12~0                                                                                                                                                                                                                    ; 33      ;
; IrDA_Interface:IRDA|Equal10~10                                                                                                                                                                                                                   ; 33      ;
; TecladoPS2_Interface:TEC0|wReadData[31]~1                                                                                                                                                                                                        ; 33      ;
; TecladoPS2_Interface:TEC0|Equal0~1                                                                                                                                                                                                               ; 33      ;
; SRAM_Interface:SRAM0|wSRAMWrite                                                                                                                                                                                                                  ; 33      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|Mux0~334                                                                                                                                                                                  ; 33      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|Mux1~334                                                                                                                                                                                  ; 33      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|Mux2~334                                                                                                                                                                                  ; 33      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|Mux3~334                                                                                                                                                                                  ; 33      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|Mux0~164                                                                                                                                                                                  ; 33      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|Mux1~164                                                                                                                                                                                  ; 33      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|Mux2~164                                                                                                                                                                                  ; 33      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|Mux3~164                                                                                                                                                                                  ; 33      ;
; CodeMemory_Interface:MEMCODE|is_usermem~0                                                                                                                                                                                                        ; 33      ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|sum1e[34]~68                                                                                            ; 33      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|power2_value_reg[1]                                                                                              ; 33      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_30_result_int[31]~62                                                                             ; 33      ;
; iAUD_ADCDAT                                                                                                                                                                                                                                      ; 32      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                     ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|LO[20]~274                                                                                                                                                                                           ; 32      ;
; IrDA_Interface:IRDA|control[31]~2                                                                                                                                                                                                                ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|oALUresult~147                                                                                                                                                                                       ; 32      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode3|w_anode2357w[3]                                                                                            ; 32      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode3|w_anode2404w[3]                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux110~18                                                                                                                                                                                                        ; 32      ;
; SPI_Interface:SDCARD|SDAddress[31]~0                                                                                                                                                                                                             ; 32      ;
; IrDA_Interface:IRDA|IrDA_receiver:IrDArx|data~2                                                                                                                                                                                                  ; 32      ;
; CLOCK_Interface:CLKI0|mono:Timmer10|Add0~28                                                                                                                                                                                                      ; 32      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|Position[31]~44                                                                                                                                                                                        ; 32      ;
; MousePS2_Interface:MOUSE0|received_data_en_contador_enable                                                                                                                                                                                       ; 32      ;
; RS232_Interface:SERIAL0|rs232rx:rs232receiver|pulso:px|contador[30]~40                                                                                                                                                                           ; 32      ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|contador_alinhador[10]~1                                                                                                                                                                             ; 32      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|counter[0][20]~724                                                                                                                                                                         ; 32      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|counter[2][18]~659                                                                                                                                                                         ; 32      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|counter[4][3]~594                                                                                                                                                                          ; 32      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|counter[6][4]~529                                                                                                                                                                          ; 32      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|counter[1][31]~453                                                                                                                                                                         ; 32      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|counter[3][21]~388                                                                                                                                                                         ; 32      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|counter[5][26]~323                                                                                                                                                                         ; 32      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|counter[7][28]~258                                                                                                                                                                         ; 32      ;
; SPI_Interface:SDCARD|sd_controller:sd1|dout[0]~0                                                                                                                                                                                                 ; 32      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~275                                                                                                                                                                                  ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|below_limit_exceeders                                                                                            ; 32      ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|received_data_history[0][0]~0                                                                                                                                                                        ; 32      ;
; IrDA_Interface:IRDA|player_four[3]~1                                                                                                                                                                                                             ; 32      ;
; IrDA_Interface:IRDA|player_two[19]~0                                                                                                                                                                                                             ; 32      ;
; IrDA_Interface:IRDA|player_three[19]~0                                                                                                                                                                                                           ; 32      ;
; IrDA_Interface:IRDA|player_one[28]~0                                                                                                                                                                                                             ; 32      ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]~1                                                                                     ; 32      ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                               ; 32      ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[24]~1                                                                                   ; 32      ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                              ; 32      ;
; CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[26]~1                                                                                       ; 32      ;
; CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                  ; 32      ;
; DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]~1                                                                                     ; 32      ;
; DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                               ; 32      ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[31]~1                                                                                   ; 32      ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|HI[19]~85                                                                                                                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[462]                                                                                                 ; 32      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode_b|w_anode2384w[2]~1                                                                                         ; 32      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode_a|w_anode2394w[3]                                                                                           ; 32      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode3|w_anode2394w[3]                                                                                            ; 32      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode3|w_anode2357w[3]~2                                                                                          ; 32      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode_a|w_anode2357w[3]                                                                                           ; 32      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode3|w_anode2384w[3]~0                                                                                          ; 32      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode_a|w_anode2384w[3]                                                                                           ; 32      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode3|w_anode2384w[3]                                                                                            ; 32      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode_b|w_anode2384w[2]~0                                                                                         ; 32      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode_a|w_anode2374w[3]                                                                                           ; 32      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode3|w_anode2374w[3]                                                                                            ; 32      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode3|w_anode2404w[3]~3                                                                                          ; 32      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|decode_6oa:decode_a|w_anode2404w[3]~0                                                                                         ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~65                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~64                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~63                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~62                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~61                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~60                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~59                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~58                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~57                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~56                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~55                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~54                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~53                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~52                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~51                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~50                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~49                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~48                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~47                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~46                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~45                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~44                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~43                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~42                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~41                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~40                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~39                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~38                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~37                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~36                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~35                                                                                                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[15][3]~33                                                                                                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[9][28]~32                                                                                                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[11][28]~31                                                                                                                                                                           ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[13][28]~30                                                                                                                                                                           ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[4][28]~29                                                                                                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[2][28]~28                                                                                                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[6][28]~27                                                                                                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[7][28]~26                                                                                                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[1][28]~25                                                                                                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[5][28]~24                                                                                                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[3][28]~23                                                                                                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[14][28]~22                                                                                                                                                                           ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[8][28]~21                                                                                                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[12][28]~20                                                                                                                                                                           ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[10][28]~19                                                                                                                                                                           ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[31][6]~17                                                                                                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[28][23]~16                                                                                                                                                                           ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[30][28]~15                                                                                                                                                                           ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[29][22]~14                                                                                                                                                                           ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[19][24]~13                                                                                                                                                                           ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[16][11]~12                                                                                                                                                                           ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[18][2]~11                                                                                                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[17][3]~10                                                                                                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[23][0]~9                                                                                                                                                                             ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[20][24]~8                                                                                                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[22][20]~7                                                                                                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[21][28]~6                                                                                                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[27][7]~5                                                                                                                                                                             ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[24][8]~4                                                                                                                                                                             ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[25][18]~3                                                                                                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[26][5]~2                                                                                                                                                                             ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[15][30]~34                                                                                                                                                                      ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[12][18]~33                                                                                                                                                                      ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[13][30]~32                                                                                                                                                                      ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[14][30]~31                                                                                                                                                                      ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[3][2]~30                                                                                                                                                                        ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[0][27]~29                                                                                                                                                                       ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[1][19]~28                                                                                                                                                                       ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[2][12]~27                                                                                                                                                                       ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[11][10]~26                                                                                                                                                                      ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[8][28]~25                                                                                                                                                                       ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[10][24]~24                                                                                                                                                                      ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[9][8]~23                                                                                                                                                                        ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[7][18]~22                                                                                                                                                                       ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[4][23]~21                                                                                                                                                                       ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[5][17]~20                                                                                                                                                                       ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[6][3]~19                                                                                                                                                                        ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[31][24]~17                                                                                                                                                                      ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[26][8]~16                                                                                                                                                                       ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[27][15]~15                                                                                                                                                                      ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[30][6]~14                                                                                                                                                                       ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[21][29]~13                                                                                                                                                                      ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[16][30]~12                                                                                                                                                                      ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[17][30]~11                                                                                                                                                                      ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[20][3]~10                                                                                                                                                                       ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[23][0]~9                                                                                                                                                                        ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[18][30]~8                                                                                                                                                                       ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[19][30]~7                                                                                                                                                                       ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[22][26]~6                                                                                                                                                                       ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[29][9]~5                                                                                                                                                                        ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[24][13]~4                                                                                                                                                                       ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[25][23]~3                                                                                                                                                                       ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[28][15]~2                                                                                                                                                                       ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers~0                                                                                                                                                                               ; 32      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|out_address_reg_b[2]                                                                                                          ; 32      ;
; SPI_Interface:SDCARD|always2~11                                                                                                                                                                                                                  ; 32      ;
; IrDA_Interface:IRDA|WideNor0~0                                                                                                                                                                                                                   ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|registers[0][14]~60                                                                                                                                                                     ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|registers[0][14]~58                                                                                                                                                                     ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|registers[0][14]~57                                                                                                                                                                     ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|registers[1][13]~49                                                                                                                                                                     ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|registers[4][20]~46                                                                                                                                                                     ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|Selector6~0                                                                                                                                                                                   ; 32      ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|sum2e[32]~64                                                                                            ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|power2_value_reg[2]                                                                                              ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[31]~62                                                                         ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_29_result_int[30]~60                                                                             ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[32]~64                                                                         ; 32      ;
; CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|oMemparaReg[1]                                                                                                                                                                                ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux14~2                                                                                                                                                                                                          ; 31      ;
; wOutput[0]~225                                                                                                                                                                                                                                   ; 31      ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|WideAnd0~0                                                                                              ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|cvt_s_w_altbarrel_shift_brf:altbarrel_shift5|sel_pipec4r1d                                                       ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|lowest_integer_selector                                                                                          ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|zero_exp_ff12[0]                                                                                                             ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|PCgambs[27]~1                                                                                                                                                                                                    ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[429]~4                                                                                       ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|HI[19]~79                                                                                                                                                                                            ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[17]~35                                                                                             ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~79                                                                                                                                                                                   ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~78                                                                                                                                                                                   ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~77                                                                                                                                                                                   ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~74                                                                                                                                                                                   ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~73                                                                                                                                                                                   ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~72                                                                                                                                                                                   ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~71                                                                                                                                                                                   ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~70                                                                                                                                                                                   ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~69                                                                                                                                                                                   ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~66                                                                                                                                                                                   ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~65                                                                                                                                                                                   ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~64                                                                                                                                                                                   ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~63                                                                                                                                                                                   ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~60                                                                                                                                                                                   ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~58                                                                                                                                                                                   ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~57                                                                                                                                                                                   ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~34                                                                                                                                                                                   ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~0                                                                                                                                                                                    ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux110~10                                                                                                                                                                                                        ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux110~9                                                                                                                                                                                                         ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux110~8                                                                                                                                                                                                         ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux110~7                                                                                                                                                                                                         ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux110~5                                                                                                                                                                                                         ; 31      ;
; wOutput[0]~42                                                                                                                                                                                                                                    ; 31      ;
; wOutput[0]~39                                                                                                                                                                                                                                    ; 31      ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|sum2e[31]~62                                                                                            ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|altshift_taps:nan_man_ff0_rtl_0|shift_taps_pkp:auto_generated|altsyncram_qtb1:altsyncram2|ram_block3a0                       ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_28_result_int[29]~58                                                                             ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[30]~60                                                                         ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[31]~62                                                                         ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_30_result_int[31]~62                                                                             ; 31      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_add_sub_res_mag_w2[26]~2                                                                                         ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_leading_zeros_dffe31[2]                                                                                          ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_add_sub_res_mag_w2[26]~2                                                                                         ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_leading_zeros_dffe31[2]                                                                                          ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[462]~7                                                                                       ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[18]~34                                                                                             ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~75                                                                                                                                                                                   ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~67                                                                                                                                                                                   ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~61                                                                                                                                                                                   ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~55                                                                                                                                                                                   ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~53                                                                                                                                                                                   ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~51                                                                                                                                                                                   ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~49                                                                                                                                                                                   ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~47                                                                                                                                                                                   ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~45                                                                                                                                                                                   ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~43                                                                                                                                                                                   ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~41                                                                                                                                                                                   ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~39                                                                                                                                                                                   ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~37                                                                                                                                                                                   ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers~35                                                                                                                                                                                   ; 30      ;
; IrDA_Interface:IRDA|Equal9~1                                                                                                                                                                                                                     ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|registers[2][8]~52                                                                                                                                                                      ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|Add2~52                                                                                                                                                                                 ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_27_result_int[28]~56                                                                             ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[29]~58                                                                         ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[30]~60                                                                         ; 30      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_29_result_int[30]~60                                                                             ; 30      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|always0~0                                                                                                                                                                                  ; 29      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[891]                                                                                         ; 29      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_26_result_int[27]~54                                                                             ; 29      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[29]~58                                                                         ; 29      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_28_result_int[29]~58                                                                             ; 29      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[396]                                                                                                 ; 28      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[19]~53                                                                                             ; 28      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_leading_zeros_dffe31[0]                                                                                          ; 28      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_leading_zeros_dffe31[1]                                                                                          ; 28      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_leading_zeros_dffe31[0]                                                                                          ; 28      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_leading_zeros_dffe31[1]                                                                                          ; 28      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[891]                                                                                         ; 28      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[330]~5                                                                                       ; 28      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|xCounter[1]                                                                                                                                                                                                   ; 28      ;
; CLOCK_Interface:CLKI0|CLK                                                                                                                                                                                                                        ; 28      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_25_result_int[26]~52                                                                             ; 28      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[27]~54                                                                         ; 28      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_27_result_int[28]~56                                                                             ; 28      ;
; CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|oMemparaReg[0]                                                                                                                                                                                ; 27      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux15~3                                                                                                                                                                                                          ; 27      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux13~4                                                                                                                                                                                                          ; 27      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_add_sub_w[27]~0                                                                                                  ; 27      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_add_sub_w[27]~0                                                                                                  ; 27      ;
; CLOCK_Interface:CLKI0|Equal0~10                                                                                                                                                                                                                  ; 27      ;
; SPI_Interface:SDCARD|sd_controller:sd1|state.RST                                                                                                                                                                                                 ; 27      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[396]~6                                                                                       ; 27      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[330]                                                                                                 ; 27      ;
; RS232_Interface:SERIAL0|rs232tx:rs232transmitter|Equal0~0                                                                                                                                                                                        ; 27      ;
; CPU:CPU0|Datapath_UNI:Processor|PC[15]~6                                                                                                                                                                                                         ; 27      ;
; AudioCODEC_Interface:Audio0|audio_converter:u5|SEL_Cont[0]                                                                                                                                                                                       ; 27      ;
; AudioCODEC_Interface:Audio0|audio_converter:u5|SEL_Cont[1]                                                                                                                                                                                       ; 27      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|out_address_reg_a[2]                                                                                                          ; 27      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1|mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated|op_2~58                                                                       ; 27      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|Verified                                                                                                                                                                                               ; 27      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_24_result_int[25]~50                                                                             ; 27      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[26]~52                                                                         ; 27      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[27]~54                                                                         ; 27      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_26_result_int[27]~54                                                                             ; 27      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_add_sub_res_mag_w2[19]~0                                                                                         ; 26      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_leading_zeros_dffe31[3]                                                                                          ; 26      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_add_sub_res_mag_w2[26]~0                                                                                         ; 26      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_leading_zeros_dffe31[3]                                                                                          ; 26      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|frac_a_smaller_dffe1                                                                        ; 26      ;
; TecladoPS2_Interface:TEC0|keyboard:kbd|keyboard_clk_filtered                                                                                                                                                                                     ; 26      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[363]                                                                                                 ; 26      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux33~20                                                                                                                                                                                       ; 26      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_23_result_int[24]~48                                                                             ; 26      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[25]~50                                                                         ; 26      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[26]~52                                                                         ; 26      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_25_result_int[26]~52                                                                             ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                 ; 25      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                     ; 25      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[20]~54                                                                                             ; 25      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux12~4                                                                                                                                                                                                          ; 25      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|rshift_distance_dffe13_wo[2]                                                                                         ; 25      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|add_1_reg                                                                                                        ; 25      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[759]                                                                                         ; 25      ;
; AudioCODEC_Interface:Audio0|audio_converter:u5|SEL_Cont[2]                                                                                                                                                                                       ; 25      ;
; AudioCODEC_Interface:Audio0|audio_converter:u5|SEL_Cont[3]                                                                                                                                                                                       ; 25      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub26|add_sub_0jd:auto_generated|result[21]~42                     ; 25      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|q_ff3c[0]                                                                          ; 25      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|q_ff1c[0]                                                                          ; 25      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_taf:auto_generated|result_int[13]~26                              ; 25      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_taf:auto_generated|result_int[13]~26                              ; 25      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1|mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component|man_round_p2[24]                                                                                                                 ; 25      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_22_result_int[23]~46                                                                             ; 25      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[25]~50                                                                         ; 25      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_24_result_int[25]~50                                                                             ; 25      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[21]~56                                                                                             ; 24      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altbarrel_shift_6hb:rbarrel_shift|smux_w[9]~32                                                               ; 24      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[759]                                                                                         ; 24      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[363]                                                                                             ; 24      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_21_result_int[22]~44                                                                             ; 24      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[23]~46                                                                         ; 24      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_23_result_int[24]~48                                                                             ; 24      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux11~4                                                                                                                                                                                                          ; 23      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_smaller_dffe13_wo[20]~1                                                                                          ; 23      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_smaller_dffe13_wo[20]~0                                                                                          ; 23      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|datab_man_dffe1_wi[24]~0                                                                                             ; 23      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub24|add_sub_uid:auto_generated|result[19]~38                     ; 23      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|q_ff5c[0]                                                                          ; 23      ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_2_WAIT_FOR_CLOCK                                                                                         ; 23      ;
; SPI_Interface:SDCARD|sd_controller:sd1|state.READ_BLOCK_WAIT                                                                                                                                                                                     ; 23      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_20_result_int[21]~42                                                                             ; 23      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[22]~44                                                                         ; 23      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[23]~46                                                                         ; 23      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_22_result_int[23]~46                                                                             ; 23      ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3]                                                                                                                                                                     ; 23      ;
; AudioCODEC_Interface:Audio0|wReadData[31]~186                                                                                                                                                                                                    ; 22      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux10~2                                                                                                                                                                                                          ; 22      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux9~4                                                                                                                                                                                                           ; 22      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_leading_zeros_dffe31[4]                                                                                          ; 22      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_leading_zeros_dffe31[4]                                                                                          ; 22      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|man_result_mux_select                                                                       ; 22      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_out_dffe5_wi~0                                                                                                   ; 22      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1|mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component|man_result_ff~1                                                                                                                  ; 22      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_out_dffe5_wi~0                                                                                                   ; 22      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|Allocated                                                                                                                                                                                  ; 22      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[231]                                                                                             ; 22      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[297]                                                                                                 ; 22      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux34~20                                                                                                                                                                                       ; 22      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_19_result_int[20]~40                                                                             ; 22      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[21]~42                                                                         ; 22      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[22]~44                                                                         ; 22      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_21_result_int[22]~44                                                                             ; 22      ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|always3~0                                                                                                         ; 21      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|rshift_distance_dffe13_wo[3]~0                                                                                       ; 21      ;
; AudioCODEC_Interface:Audio0|Reset_Delay:r0|Equal0~6                                                                                                                                                                                              ; 21      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[231]                                                                                                 ; 21      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[22]~32                                                                                             ; 21      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux15~20                                                                                                                                                                                       ; 21      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux16~20                                                                                                                                                                                       ; 21      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux35~20                                                                                                                                                                                       ; 21      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|yCounter[1]                                                                                                                                                                                                   ; 21      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|yCounter[2]                                                                                                                                                                                                   ; 21      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub22|add_sub_sid:auto_generated|result[17]~34                     ; 21      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|q_ff7c[0]                                                                          ; 21      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_18_result_int[19]~38                                                                             ; 21      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[20]~40                                                                         ; 21      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[21]~42                                                                         ; 21      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_20_result_int[21]~42                                                                             ; 21      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux15~16                                                                                                                                                                                             ; 20      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[297]~12                                                                                      ; 20      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[264]                                                                                                 ; 20      ;
; AudioCODEC_Interface:Audio0|Reset_Delay:r0|oRESET                                                                                                                                                                                                ; 20      ;
; RS232_Interface:SERIAL0|wReadData[31]~0                                                                                                                                                                                                          ; 20      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux164~0                                                                                                                                                                                                         ; 20      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux166~0                                                                                                                                                                                                         ; 20      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux9~20                                                                                                                                                                                        ; 20      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux36~20                                                                                                                                                                                       ; 20      ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Oscillator:oscillator|altshift_taps:oDATA.accumulator_rtl_0|shift_taps_ojp:auto_generated|altsyncram_mrb1:altsyncram2|ram_block3a33 ; 20      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_17_result_int[18]~36                                                                             ; 20      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_18_result_int[19]~38                                                                         ; 20      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[20]~40                                                                         ; 20      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_19_result_int[20]~40                                                                             ; 20      ;
; iCLK_50                                                                                                                                                                                                                                          ; 19      ;
; CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|oMemparaReg[2]                                                                                                                                                                                ; 19      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[23]~52                                                                                             ; 19      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|dataa_man_dffe1_wi[24]~5                                                                                             ; 19      ;
; IrDA_Interface:IRDA|IrDA_receiver:IrDArx|idle_count_flag                                                                                                                                                                                         ; 19      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux163~0                                                                                                                                                                                                         ; 19      ;
; SRAM_Interface:SRAM0|comb~6                                                                                                                                                                                                                      ; 19      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux8~20                                                                                                                                                                                        ; 19      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux6~20                                                                                                                                                                                        ; 19      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux12~20                                                                                                                                                                                       ; 19      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux22~20                                                                                                                                                                                       ; 19      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux26~20                                                                                                                                                                                       ; 19      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|xCounter[2]                                                                                                                                                                                                   ; 19      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub20|add_sub_qid:auto_generated|result[15]~30                     ; 19      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|q_ff9c[0]                                                                          ; 19      ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                                                      ; 19      ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                      ; 19      ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                      ; 19      ;
; SPI_Interface:SDCARD|sd_controller:sd1|state.RECEIVE_BYTE                                                                                                                                                                                        ; 19      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_16_result_int[17]~34                                                                             ; 19      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_17_result_int[18]~36                                                                         ; 19      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_18_result_int[19]~38                                                                         ; 19      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_18_result_int[19]~38                                                                             ; 19      ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                                                       ; 19      ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                       ; 19      ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                       ; 19      ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                                                      ; 19      ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                      ; 19      ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                      ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                        ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                        ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                        ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                        ; 18      ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|always0~2                                                                                                         ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_altbarrel_shift_6hb:rbarrel_shift|smux_w[23]~30                                                              ; 18      ;
; IrDA_Interface:IRDA|IrDA_receiver:IrDArx|state_count_flag                                                                                                                                                                                        ; 18      ;
; IrDA_Interface:IRDA|IrDA_receiver:IrDArx|data_count_flag                                                                                                                                                                                         ; 18      ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[11]~51                                                                                                              ; 18      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|mDLY[1]~27                                                                                                                                                                                             ; 18      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|mDLY[1]~26                                                                                                                                                                                             ; 18      ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|ps2_clk_reg                                                                                                                                                                    ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[264]~11                                                                                      ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[24]~31                                                                                             ; 18      ;
; Sintetizador_Interface:SINT0|wReadData[31]~8                                                                                                                                                                                                     ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|registers[3][24]~53                                                                                                                                                                     ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux10~20                                                                                                                                                                                       ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux7~20                                                                                                                                                                                        ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux4~20                                                                                                                                                                                        ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux3~20                                                                                                                                                                                        ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux2~20                                                                                                                                                                                        ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux1~20                                                                                                                                                                                        ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux11~20                                                                                                                                                                                       ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux14~20                                                                                                                                                                                       ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux18~20                                                                                                                                                                                       ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux19~20                                                                                                                                                                                       ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux20~20                                                                                                                                                                                       ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux21~20                                                                                                                                                                                       ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux24~20                                                                                                                                                                                       ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux25~20                                                                                                                                                                                       ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux46~20                                                                                                                                                                                       ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux45~20                                                                                                                                                                                       ; 18      ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                                                     ; 18      ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                                                      ; 18      ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                                                      ; 18      ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                                                      ; 18      ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                                                      ; 18      ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                      ; 18      ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                      ; 18      ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                                                      ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_15_result_int[16]~32                                                                             ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[17]~34                                                                         ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_17_result_int[18]~36                                                                         ; 18      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_17_result_int[18]~36                                                                             ; 18      ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                                                      ; 18      ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                                                       ; 18      ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                                                       ; 18      ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                                                       ; 18      ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                                                       ; 18      ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                       ; 18      ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                       ; 18      ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                                                       ; 18      ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                                                     ; 18      ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                                                      ; 18      ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                                                      ; 18      ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                                                      ; 18      ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                                                      ; 18      ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                      ; 18      ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                      ; 18      ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                                                      ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                        ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                        ; 17      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[25]~51                                                                                             ; 17      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux7~2                                                                                                                                                                                                           ; 17      ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|SineCalculator:sineCalculator|negative                                                                                              ; 17      ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|mI2C_DATA[22]~0                                                                                                                                                                                     ; 17      ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[11]~52                                                                                                              ; 17      ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|I2C_Controller:u0|SD[22]~1                                                                                                                                                                          ; 17      ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|last_ps2_clk                                                                                                                                                                   ; 17      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|mRESET_ST                                                                                                                                                                                              ; 17      ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|LessThan0~4                                                                                                                                                                                         ; 17      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux74~1                                                                                                                                                                                                          ; 17      ;
; CPU:CPU0|Datapath_UNI:Processor|MemLoad:MemLoad0|Mux32~13                                                                                                                                                                                        ; 17      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux5~20                                                                                                                                                                                        ; 17      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux13~20                                                                                                                                                                                       ; 17      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux23~20                                                                                                                                                                                       ; 17      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|always1~1                                                                                                                                                                                 ; 17      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub18|add_sub_oid:auto_generated|result[13]~26                     ; 17      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|q_ff11c[0]                                                                         ; 17      ;
; MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION                                                                                 ; 17      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_14_result_int[15]~30                                                                             ; 17      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[16]~32                                                                         ; 17      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[17]~34                                                                         ; 17      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_16_result_int[17]~34                                                                             ; 17      ;
; SPI_Interface:SDCARD|sd_controller:sd1|sclk_sig                                                                                                                                                                                                  ; 17      ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1]                                                                                                                                                                     ; 17      ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2]                                                                                                                                                                     ; 17      ;
; AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0]                                                                                                                                                                     ; 17      ;
; AudioCODEC_Interface:Audio0|waudio_outL[15]~3                                                                                                                                                                                                    ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[198]                                                                                                 ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux103~3                                                                                                                                                                                                         ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux104~3                                                                                                                                                                                                         ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux105~3                                                                                                                                                                                                         ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux106~3                                                                                                                                                                                                         ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|DwByteEnable[2]~13                                                                                                                                                                                               ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|DwByteEnable[1]~12                                                                                                                                                                                               ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|ShiftLeft1~133                                                                                                                                                                                       ; 16      ;
; AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inR[1]~0                                                                                                                                                                                      ; 16      ;
; AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inL[7]~0                                                                                                                                                                                      ; 16      ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|Mixer:mixer|always0~0                                                                                                                                                   ; 16      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~374                                                                                                                                                                                  ; 16      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~373                                                                                                                                                                                  ; 16      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~353                                                                                                                                                                                  ; 16      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~277                                                                                                                                                                                  ; 16      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~274                                                                                                                                                                                  ; 16      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~213                                                                                                                                                                                  ; 16      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~210                                                                                                                                                                                  ; 16      ;
; AudioCODEC_Interface:Audio0|waudio_outR[13]~0                                                                                                                                                                                                    ; 16      ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                           ; 16      ;
; DataMemory_Interface:MEMDATA|wMemWriteMB0                                                                                                                                                                                                        ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[132]~5                                                                                       ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux74~5                                                                                                                                                                                                          ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux74~4                                                                                                                                                                                                          ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux74~3                                                                                                                                                                                                          ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux74~2                                                                                                                                                                                                          ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux74~0                                                                                                                                                                                                          ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[26][5]~1                                                                                                                                                                             ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux2~1                                                                                                                                                                                                           ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux3~1                                                                                                                                                                                                           ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux4~1                                                                                                                                                                                                           ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux5~1                                                                                                                                                                                                           ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[6][3]~18                                                                                                                                                                        ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|registers[28][15]~1                                                                                                                                                                       ; 16      ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                            ; 16      ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                           ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|DwByteEnable[3]~10                                                                                                                                                                                               ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|DwByteEnable[0]~6                                                                                                                                                                                                ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux16~10                                                                                                                                                                                             ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux17~23                                                                                                                                                                                             ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux17~20                                                                                                                                                                                       ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux28~13                                                                                                                                                                                             ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux42~20                                                                                                                                                                                       ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux38~20                                                                                                                                                                                       ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux37~20                                                                                                                                                                                       ; 16      ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|sum0e[32]~32                                                                                            ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_w_s:cvt_w_s1|cvt_w_s_altfp_convert_a4p:cvt_w_s_altfp_convert_a4p_component|lpm_add_sub:add_sub8|add_sub_gbf:auto_generated|op_1~28                                                          ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~28                                                                             ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[15]~30                                                                         ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[16]~32                                                                         ; 16      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_15_result_int[16]~32                                                                             ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                        ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                        ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                 ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[5][0]                                                                                                                                                                      ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][0]                                                                                                                                                                      ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                      ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux8~3                                                                                                                                                                                                           ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|rshift_distance_dffe13_wo[4]~2                                                                                       ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|input_dataa_denormal_w~2                                                                                             ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[132]                                                                                                 ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux1~20                                                                                                                                                                                   ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux2~20                                                                                                                                                                                   ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux4~20                                                                                                                                                                                   ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux5~20                                                                                                                                                                                   ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux6~20                                                                                                                                                                                   ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux7~20                                                                                                                                                                                   ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux9~20                                                                                                                                                                                   ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux10~20                                                                                                                                                                                  ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux11~20                                                                                                                                                                                  ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux12~20                                                                                                                                                                                  ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux13~20                                                                                                                                                                                  ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux14~20                                                                                                                                                                                  ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux15~20                                                                                                                                                                                  ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux16~20                                                                                                                                                                                  ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux17~20                                                                                                                                                                                  ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux18~20                                                                                                                                                                                  ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux19~20                                                                                                                                                                                  ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux20~20                                                                                                                                                                                  ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux21~20                                                                                                                                                                                  ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux22~20                                                                                                                                                                                  ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux23~20                                                                                                                                                                                  ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux26~20                                                                                                                                                                                  ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux27~20                                                                                                                                                                                  ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux28~20                                                                                                                                                                                  ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux29~20                                                                                                                                                                                  ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|registers[10][28]~18                                                                                                                                                                           ; 15      ;
; SRAM_Interface:SRAM0|wReadData[31]~0                                                                                                                                                                                                             ; 15      ;
; LCD_Interface:LCD0|wReadData[31]~9                                                                                                                                                                                                               ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux155~2                                                                                                                                                                                                         ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux156~2                                                                                                                                                                                                         ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux157~2                                                                                                                                                                                                         ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux158~3                                                                                                                                                                                                         ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux159~2                                                                                                                                                                                                         ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux160~2                                                                                                                                                                                                         ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux161~2                                                                                                                                                                                                         ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux162~3                                                                                                                                                                                                         ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux12~16                                                                                                                                                                                             ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux28~6                                                                                                                                                                                              ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux43~20                                                                                                                                                                                       ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux39~20                                                                                                                                                                                       ; 15      ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|sum0e[31]~30                                                                                            ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_6jf:auto_generated|op_1~20                                       ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:sub1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_6jf:auto_generated|op_1~20                                       ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_12_result_int[13]~26                                                                             ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~28                                                                         ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[15]~30                                                                         ; 15      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_14_result_int[15]~30                                                                             ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                 ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                        ; 14      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~134                                                                                                                                                                                  ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[198]~10                                                                                      ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[165]                                                                                                 ; 14      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|Equal0~2                                                                                                                                                                                                      ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux3~20                                                                                                                                                                                   ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux8~20                                                                                                                                                                                   ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux24~20                                                                                                                                                                                  ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux25~20                                                                                                                                                                                  ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|COP0RegistersUNI:cop0reg|registers[3][31]~70                                                                                                                                                                     ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux97~9                                                                                                                                                                                                          ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux97~8                                                                                                                                                                                                          ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux97~0                                                                                                                                                                                                          ; 14      ;
; AudioCODEC_Interface:Audio0|wReadData[19]~41                                                                                                                                                                                                     ; 14      ;
; Sintetizador_Interface:SINT0|SyscallSynthControl:SSC1|oSynthEnable~0                                                                                                                                                                             ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux12~20                                                                                                                                                                                             ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux28~7                                                                                                                                                                                              ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux47~20                                                                                                                                                                                       ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux44~20                                                                                                                                                                                       ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux40~20                                                                                                                                                                                       ; 14      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|RegDisplay:RegDisp0|HexFont:HexF0|Mux5~7                                                                                                                                                                      ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|lpm_add_sub:add_sub16|add_sub_oid:auto_generated|result[13]~26                     ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|sqrt_s_alt_sqrt_block_kfb:alt_sqrt_block2|q_ff13c[0]                                                                         ; 14      ;
; SPI_Interface:SDCARD|sd_controller:sd1|state.WRITE_BLOCK_DATA                                                                                                                                                                                    ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_11_result_int[12]~24                                                                             ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_12_result_int[13]~26                                                                         ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~28                                                                         ; 14      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~28                                                                             ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                      ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux12~46                                                                                                                                                                                             ; 13      ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[4]~_Duplicate_1                                                                                                                         ; 13      ;
; SPI_Interface:SDCARD|sd_controller:sd1|state~43                                                                                                                                                                                                  ; 13      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~211                                                                                                                                                                                  ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[26]~30                                                                                             ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux30~20                                                                                                                                                                                  ; 13      ;
; TecladoPS2_Interface:TEC0|Equal0~0                                                                                                                                                                                                               ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|FPALUControl:FPALUControlUnit|WideOr1~1                                                                                                                                                                          ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|FPALUControl:FPALUControlUnit|WideOr2~2                                                                                                                                                                          ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux139~2                                                                                                                                                                                                         ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux144~2                                                                                                                                                                                                         ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux145~2                                                                                                                                                                                                         ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux146~4                                                                                                                                                                                                         ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux147~2                                                                                                                                                                                                         ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux148~2                                                                                                                                                                                                         ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux41~20                                                                                                                                                                                  ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux149~2                                                                                                                                                                                                         ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux42~20                                                                                                                                                                                  ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux150~3                                                                                                                                                                                                         ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux43~20                                                                                                                                                                                  ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux151~2                                                                                                                                                                                                         ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux44~20                                                                                                                                                                                  ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux152~2                                                                                                                                                                                                         ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux45~20                                                                                                                                                                                  ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux153~2                                                                                                                                                                                                         ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux46~20                                                                                                                                                                                  ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux154~2                                                                                                                                                                                                         ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux47~20                                                                                                                                                                                  ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux48~20                                                                                                                                                                                  ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux49~20                                                                                                                                                                                  ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux12~21                                                                                                                                                                                             ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux12~17                                                                                                                                                                                             ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux28~14                                                                                                                                                                                             ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|Mux28~8                                                                                                                                                                                              ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|Registers:RegsUNI|Mux41~20                                                                                                                                                                                       ; 13      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|yCounter[8]                                                                                                                                                                                                   ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|cvt_s_w:cvt_s_w1|cvt_s_w_altfp_convert_3tm:cvt_s_w_altfp_convert_3tm_component|add_1_adder1_cout_reg                                                                                            ; 13      ;
; SPI_Interface:SDCARD|sd_controller:sd1|state.RECEIVE_BYTE_WAIT                                                                                                                                                                                   ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_10_result_int[11]~22                                                                             ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_11_result_int[12]~24                                                                         ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_12_result_int[13]~26                                                                         ; 13      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_12_result_int[13]~26                                                                             ; 13      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|mINIT_CONT_POS[5]                                                                                                                                                                                      ; 13      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|mINIT_CONT_POS[4]                                                                                                                                                                                      ; 13      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|mINIT_CONT_POS[3]                                                                                                                                                                                      ; 13      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|mINIT_CONT_POS[2]                                                                                                                                                                                      ; 13      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|mINIT_CONT_POS[1]                                                                                                                                                                                      ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                ; 12      ;
; CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|oOpALU[0]                                                                                                                                                                                     ; 12      ;
; CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|oOrigPC[0]                                                                                                                                                                                    ; 12      ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|channelData[7].envelope.instant[5]~_Duplicate_1                                                                                                                         ; 12      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|add_sub_w2~0                                                                                                         ; 12      ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                              ; 12      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~360                                                                                                                                                                                  ; 12      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~238                                                                                                                                                                                  ; 12      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|MemContentDisplay~208                                                                                                                                                                                  ; 12      ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                               ; 12      ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                              ; 12      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_a_not_zero_w[22]~7                                                                                               ; 12      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|man_a_not_zero_w[22]~3                                                                                               ; 12      ;
; SPI_Interface:SDCARD|sd_controller:sd1|Equal0~1                                                                                                                                                                                                  ; 12      ;
; SPI_Interface:SDCARD|sd_controller:sd1|Equal0~0                                                                                                                                                                                                  ; 12      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[165]~9                                                                                       ; 12      ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[27]~29                                                                                             ; 12      ;
; LCD_Interface:LCD0|LCDStateMachine:LCDSM0|LCDController:LCDCont0|mStart                                                                                                                                                                          ; 12      ;
; RS232_Interface:SERIAL0|TxStart                                                                                                                                                                                                                  ; 12      ;
; CPU:CPU0|Datapath_UNI:Processor|FPURegisters:memRegFPU|Mux31~20                                                                                                                                                                                  ; 12      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux140~2                                                                                                                                                                                                         ; 12      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux141~2                                                                                                                                                                                                         ; 12      ;
; CPU:CPU0|Datapath_UNI:Processor|Mux142~2                                                                                                                                                                                                         ; 12      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|add_sub:add1|add_sub_altfp_add_sub_9vm:add_sub_altfp_add_sub_9vm_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_ejp:auto_generated|altsyncram_5271:altsyncram4|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 3            ; 43           ; 3            ; 43           ; yes                    ; no                      ; yes                    ; yes                     ; 129    ; 3                           ; 43                          ; 3                           ; 43                          ; 129                 ; 2    ; None               ; M4K_X84_Y31, M4K_X84_Y35                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; Don't care      ; Don't care      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|altshift_taps:exp_result_dffe_0_rtl_0|shift_taps_bjp:auto_generated|altsyncram_oqb1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 12           ; 2            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 24     ; 2                           ; 12                          ; 2                           ; 12                          ; 24                  ; 1    ; None               ; M4K_X84_Y33                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data             ; Don't care      ; Don't care      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|altshift_taps:sign_pipe_dffe_0_rtl_0|shift_taps_0ip:auto_generated|altsyncram_4ob1:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 7            ; 3            ; 7            ; yes                    ; no                      ; yes                    ; yes                     ; 21     ; 3                           ; 7                           ; 3                           ; 7                           ; 21                  ; 1    ; None               ; M4K_X84_Y37                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data             ; Don't care      ; Don't care      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|altsyncram:altsyncram3|altsyncram_bas:auto_generated|ALTSYNCRAM                                            ; AUTO ; ROM              ; Single Clock ; 512          ; 9            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4608   ; 512                         ; 9                           ; --                          ; --                          ; 4608                ; 1    ; div_s.hex          ; M4K_X84_Y38                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; Don't care      ; Don't care      ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|sqrt_s:sqrt1|sqrt_s_altfp_sqrt_ece:sqrt_s_altfp_sqrt_ece_component|altshift_taps:nan_man_ff0_rtl_0|shift_taps_pkp:auto_generated|altsyncram_qtb1:altsyncram2|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 11           ; 10           ; 11           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 110    ; 11                          ; 10                          ; 11                          ; 10                          ; 110                 ; 1    ; None               ; M4K_X84_Y34                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data             ; Don't care      ; Don't care      ;
; CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|altsyncram_36d2:altsyncram1|ALTSYNCRAM                                                                                                                ; AUTO ; True Dual Port   ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 3    ; ../bootloader.mif  ; M4K_X37_Y27, M4K_X17_Y30, M4K_X37_Y35                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; Don't care      ; Don't care      ;
; CodeMemory_Interface:MEMCODE|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_ebl1:auto_generated|altsyncram_npg2:altsyncram1|ALTSYNCRAM                                                                                                             ; AUTO ; True Dual Port   ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 16   ; ../system_code.mif ; M4K_X17_Y34, M4K_X37_Y22, M4K_X17_Y33, M4K_X17_Y36, M4K_X17_Y35, M4K_X37_Y38, M4K_X17_Y27, M4K_X37_Y24, M4K_X17_Y28, M4K_X17_Y31, M4K_X37_Y30, M4K_X37_Y29, M4K_X37_Y28, M4K_X37_Y32, M4K_X37_Y33, M4K_X37_Y31                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; Don't care      ; Don't care      ;
; CodeMemory_Interface:MEMCODE|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_bvk1:auto_generated|altsyncram_6eg2:altsyncram1|ALTSYNCRAM                                                                                                            ; AUTO ; True Dual Port   ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 16   ; user_code.mif      ; M4K_X17_Y38, M4K_X37_Y21, M4K_X37_Y41, M4K_X17_Y40, M4K_X17_Y37, M4K_X37_Y34, M4K_X37_Y23, M4K_X37_Y19, M4K_X37_Y20, M4K_X37_Y39, M4K_X17_Y32, M4K_X37_Y26, M4K_X37_Y25, M4K_X37_Y36, M4K_X37_Y37, M4K_X37_Y40                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; Don't care      ; Don't care      ;
; DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|altsyncram_ojg2:altsyncram1|ALTSYNCRAM                                                                                                             ; AUTO ; True Dual Port   ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; ../system_data.mif ; M4K_X17_Y20, M4K_X17_Y19, M4K_X17_Y22, M4K_X17_Y23                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; Don't care      ; Don't care      ;
; DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|altsyncram_gig2:altsyncram1|ALTSYNCRAM                                                                                                            ; AUTO ; True Dual Port   ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 16   ; None               ; M4K_X17_Y12, M4K_X37_Y1, M4K_X17_Y15, M4K_X17_Y7, M4K_X17_Y4, M4K_X17_Y5, M4K_X17_Y13, M4K_X17_Y9, M4K_X17_Y2, M4K_X17_Y6, M4K_X17_Y10, M4K_X37_Y11, M4K_X17_Y8, M4K_X17_Y3, M4K_X17_Y14, M4K_X17_Y11                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; Don't care      ; Don't care      ;
; SPI_Interface:SDCARD|sd_buffer:SDMemBuffer|altsyncram:altsyncram_component|altsyncram_kko1:auto_generated|ALTSYNCRAM                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None               ; M4K_X17_Y25                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; Don't care      ; Don't care      ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|NoteInfoDatabase:noteInfoDatabase|NoteTable:noteTable|altsyncram:altsyncram_component|altsyncram_kab1:auto_generated|ALTSYNCRAM                                                        ; AUTO ; ROM              ; Single Clock ; 128          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048   ; 128                         ; 16                          ; --                          ; --                          ; 2048                ; 1    ; notes.mif          ; M4K_X84_Y2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; Don't care      ; Don't care      ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Oscillator:oscillator|altshift_taps:oDATA.accumulator_rtl_0|shift_taps_ojp:auto_generated|altsyncram_mrb1:altsyncram2|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 84           ; 6            ; 84           ; yes                    ; no                      ; yes                    ; yes                     ; 504    ; 6                           ; 84                          ; 6                           ; 84                          ; 504                 ; 3    ; None               ; M4K_X55_Y2, M4K_X55_Y1, M4K_X84_Y3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Old data             ; Don't care      ; Don't care      ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|SineCalculator:sineCalculator|SineTable:sineTable|altsyncram:altsyncram_component|altsyncram_g9b1:auto_generated|ALTSYNCRAM                        ; AUTO ; ROM              ; Single Clock ; 1024         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384  ; 1024                        ; 15                          ; --                          ; --                          ; 15360               ; 4    ; sine.mif           ; M4K_X84_Y5, M4K_X84_Y4, M4K_X84_Y6, M4K_X84_Y7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; Don't care      ; Don't care      ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|altshift_taps:oDATA.sample_rtl_0|shift_taps_njp:auto_generated|altsyncram_krb1:altsyncram2|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; Single Clock ; 5            ; 39           ; 5            ; 39           ; yes                    ; no                      ; yes                    ; yes                     ; 195    ; 5                           ; 39                          ; 5                           ; 39                          ; 195                 ; 2    ; None               ; M4K_X64_Y1, M4K_X84_Y1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; Don't care      ; Don't care      ;
; VGA_Interface:VGA0|VgaAdapter:VGA0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_4id2:auto_generated|ALTSYNCRAM                                                                                                                                   ; M4K  ; True Dual Port   ; Dual Clocks  ; 19200        ; 32           ; 19200        ; 32           ; yes                    ; yes                     ; yes                    ; yes                     ; 614400 ; 19200                       ; 32                          ; 19200                       ; 32                          ; 614400              ; 160  ; ../VGA/gba.mif     ; M4K_X64_Y24, M4K_X37_Y5, M4K_X64_Y23, M4K_X55_Y3, M4K_X84_Y20, M4K_X37_Y15, M4K_X55_Y28, M4K_X55_Y24, M4K_X64_Y27, M4K_X55_Y16, M4K_X64_Y37, M4K_X37_Y13, M4K_X37_Y12, M4K_X55_Y31, M4K_X55_Y32, M4K_X17_Y24, M4K_X84_Y18, M4K_X55_Y11, M4K_X64_Y21, M4K_X55_Y34, M4K_X17_Y41, M4K_X55_Y44, M4K_X64_Y46, M4K_X55_Y7, M4K_X84_Y25, M4K_X17_Y18, M4K_X37_Y6, M4K_X55_Y23, M4K_X55_Y41, M4K_X64_Y45, M4K_X55_Y40, M4K_X64_Y14, M4K_X64_Y43, M4K_X55_Y21, M4K_X17_Y48, M4K_X17_Y42, M4K_X55_Y29, M4K_X55_Y27, M4K_X17_Y29, M4K_X17_Y43, M4K_X64_Y6, M4K_X55_Y14, M4K_X64_Y12, M4K_X55_Y9, M4K_X55_Y33, M4K_X84_Y27, M4K_X37_Y4, M4K_X64_Y4, M4K_X84_Y28, M4K_X64_Y16, M4K_X64_Y10, M4K_X64_Y44, M4K_X64_Y36, M4K_X55_Y10, M4K_X17_Y44, M4K_X64_Y18, M4K_X84_Y22, M4K_X84_Y10, M4K_X64_Y20, M4K_X64_Y42, M4K_X37_Y3, M4K_X17_Y17, M4K_X84_Y17, M4K_X37_Y18, M4K_X64_Y47, M4K_X37_Y43, M4K_X17_Y45, M4K_X55_Y12, M4K_X37_Y49, M4K_X37_Y48, M4K_X64_Y41, M4K_X37_Y45, M4K_X55_Y46, M4K_X55_Y37, M4K_X64_Y49, M4K_X64_Y40, M4K_X17_Y21, M4K_X55_Y22, M4K_X55_Y18, M4K_X55_Y48, M4K_X55_Y35, M4K_X64_Y33, M4K_X64_Y26, M4K_X64_Y31, M4K_X84_Y30, M4K_X37_Y17, M4K_X64_Y2, M4K_X84_Y15, M4K_X84_Y21, M4K_X84_Y41, M4K_X37_Y14, M4K_X84_Y13, M4K_X55_Y19, M4K_X84_Y16, M4K_X64_Y7, M4K_X64_Y8, M4K_X64_Y30, M4K_X84_Y36, M4K_X64_Y35, M4K_X84_Y14, M4K_X55_Y17, M4K_X55_Y20, M4K_X55_Y8, M4K_X17_Y16, M4K_X64_Y32, M4K_X64_Y28, M4K_X64_Y29, M4K_X84_Y32, M4K_X84_Y29, M4K_X55_Y6, M4K_X37_Y9, M4K_X64_Y34, M4K_X17_Y46, M4K_X55_Y4, M4K_X17_Y47, M4K_X84_Y19, M4K_X37_Y2, M4K_X84_Y12, M4K_X64_Y19, M4K_X64_Y48, M4K_X64_Y11, M4K_X64_Y13, M4K_X55_Y15, M4K_X37_Y16, M4K_X37_Y7, M4K_X17_Y26, M4K_X37_Y10, M4K_X55_Y26, M4K_X84_Y26, M4K_X64_Y17, M4K_X64_Y9, M4K_X64_Y3, M4K_X64_Y25, M4K_X84_Y23, M4K_X64_Y22, M4K_X64_Y15, M4K_X84_Y40, M4K_X55_Y5, M4K_X64_Y38, M4K_X64_Y5, M4K_X64_Y39, M4K_X37_Y8, M4K_X84_Y39, M4K_X84_Y24, M4K_X55_Y47, M4K_X37_Y44, M4K_X55_Y45, M4K_X55_Y30, M4K_X55_Y49, M4K_X55_Y38, M4K_X37_Y47, M4K_X55_Y13, M4K_X37_Y46, M4K_X55_Y39, M4K_X37_Y42, M4K_X17_Y39, M4K_X55_Y25, M4K_X55_Y36, M4K_X55_Y43, M4K_X55_Y42 ; Don't care           ; Don't care      ; Don't care      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 5           ; 2                   ; 300               ;
; Simple Multipliers (18-bit)           ; 26          ; 1                   ; 150               ;
; Embedded Multiplier Blocks            ; 30          ; --                  ; 150               ;
; Embedded Multiplier 9-bit elements    ; 57          ; 2                   ; 300               ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 27          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out4                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                                                                                                     ;                            ; DSPMULT_X46_Y22_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out6                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5                                                                                                                     ;                            ; DSPMULT_X46_Y21_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult0|mult_i1t:auto_generated|w569w[0]                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                                                                                                     ;                            ; DSPMULT_X46_Y18_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult1|mult_l8t:auto_generated|mac_out4                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult1|mult_l8t:auto_generated|mac_mult3                                                                                                                     ;                            ; DSPMULT_X46_Y19_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult1|mult_l8t:auto_generated|mac_out6                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult1|mult_l8t:auto_generated|mac_mult5                                                                                                                     ;                            ; DSPMULT_X46_Y16_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult1|mult_l8t:auto_generated|w513w[0]                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult1|mult_l8t:auto_generated|mac_mult1                                                                                                                     ;                            ; DSPMULT_X46_Y17_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out8                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult7                                                                                                                     ;                            ; DSPMULT_X46_Y20_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult1|mult_l8t:auto_generated|mac_out8                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    CPU:CPU0|Datapath_UNI:Processor|ALU:ALUunit|lpm_mult:Mult1|mult_l8t:auto_generated|mac_mult7                                                                                                                     ;                            ; DSPMULT_X46_Y15_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|result[0]         ; Simple Multiplier (18-bit) ; DSPOUT_X73_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ;                            ; DSPMULT_X73_Y35_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X73_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult3 ;                            ; DSPMULT_X73_Y37_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|w257w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X73_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_l8s:auto_generated|mac_mult1 ;                            ; DSPMULT_X73_Y36_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|result[0]         ; Simple Multiplier (18-bit) ; DSPOUT_X73_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1      ;                            ; DSPMULT_X73_Y34_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult0|mult_7ct:auto_generated|mac_out4                            ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3                        ;                            ; DSPMULT_X46_Y5_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult0|mult_7ct:auto_generated|w223w[0]                            ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1                        ;                            ; DSPMULT_X46_Y2_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|w153w[0]                                                        ; Simple Multiplier (18-bit) ; DSPOUT_X73_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult1                                                    ;                            ; DSPMULT_X73_Y2_N0  ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_out4                                                        ; Simple Multiplier (9-bit)  ; DSPOUT_X73_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|lpm_mult:Mult0|mult_47t:auto_generated|mac_mult3                                                    ;                            ; DSPMULT_X73_Y1_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1|mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated|mac_out8                                         ; Simple Multiplier (9-bit)  ; DSPOUT_X73_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1|mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated|mac_mult7                                     ;                            ; DSPMULT_X73_Y20_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1|mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated|mac_out6                                         ; Simple Multiplier (18-bit) ; DSPOUT_X73_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1|mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated|mac_mult5                                     ;                            ; DSPMULT_X73_Y24_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1|mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated|mac_out4                                         ; Simple Multiplier (18-bit) ; DSPOUT_X73_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1|mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated|mac_mult3                                     ;                            ; DSPMULT_X73_Y23_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1|mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated|mac_out2                                         ; Simple Multiplier (18-bit) ; DSPOUT_X73_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|mul_s:mul1|mul_s_altfp_mult_64m:mul_s_altfp_mult_64m_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated|mac_mult1                                     ;                            ; DSPMULT_X73_Y25_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult1|mult_h1t:auto_generated|mac_out2                            ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult1|mult_h1t:auto_generated|mac_mult1                        ;                            ; DSPMULT_X46_Y1_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:a1_prod|mult_g8s:auto_generated|w170w[0]              ; Simple Multiplier (18-bit) ; DSPOUT_X73_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:a1_prod|mult_g8s:auto_generated|mac_mult1          ;                            ; DSPMULT_X73_Y31_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:a1_prod|mult_g8s:auto_generated|mac_out4              ; Simple Multiplier (18-bit) ; DSPOUT_X73_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:a1_prod|mult_g8s:auto_generated|mac_mult3          ;                            ; DSPMULT_X73_Y32_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|w165w[0]              ; Simple Multiplier (18-bit) ; DSPOUT_X73_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult1          ;                            ; DSPMULT_X73_Y33_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_out4              ; Simple Multiplier (18-bit) ; DSPOUT_X73_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CPU:CPU0|Datapath_UNI:Processor|ula_fp:FPALUunit|div_s:div1|div_s_altfp_div_vtj:div_s_altfp_div_vtj_component|div_s_altfp_div_pst_75h:altfp_div_pst1|lpm_mult:b1_prod|mult_e8s:auto_generated|mac_mult3          ;                            ; DSPMULT_X73_Y38_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult2|mult_dct:auto_generated|mac_out4                            ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult2|mult_dct:auto_generated|mac_mult3                        ;                            ; DSPMULT_X46_Y4_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult2|mult_dct:auto_generated|w241w[0]                            ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult2|mult_dct:auto_generated|mac_mult1                        ;                            ; DSPMULT_X46_Y3_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2                                      ; Simple Multiplier (9-bit)  ; DSPOUT_X73_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1                                  ;                            ; DSPMULT_X73_Y3_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult2|mult_o5t:auto_generated|mac_out2                                      ; Simple Multiplier (9-bit)  ; DSPOUT_X73_Y1_N3   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|Envelope:envelope|lpm_mult:Mult2|mult_o5t:auto_generated|mac_mult1                                  ;                            ; DSPMULT_X73_Y1_N1  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult3|mult_oat:auto_generated|w153w[0]                            ; Simple Multiplier (18-bit) ; DSPOUT_X73_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult3|mult_oat:auto_generated|mac_mult1                        ;                            ; DSPMULT_X73_Y5_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult3|mult_oat:auto_generated|mac_out4                            ; Simple Multiplier (9-bit)  ; DSPOUT_X73_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|SampleSynthesizer:sampleSynthesizer|DigitalFilter:digitalFilter|lpm_mult:Mult3|mult_oat:auto_generated|mac_mult3                        ;                            ; DSPMULT_X73_Y4_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------------+
; Other Routing Usage Summary                             ;
+-----------------------------+---------------------------+
; Other Routing Resource Type ; Usage                     ;
+-----------------------------+---------------------------+
; Block interconnects         ; 50,835 / 197,592 ( 26 % ) ;
; C16 interconnects           ; 2,016 / 6,270 ( 32 % )    ;
; C4 interconnects            ; 36,561 / 123,120 ( 30 % ) ;
; Direct links                ; 5,729 / 197,592 ( 3 % )   ;
; Global clocks               ; 16 / 16 ( 100 % )         ;
; Local interconnects         ; 11,865 / 68,416 ( 17 % )  ;
; R24 interconnects           ; 2,311 / 5,926 ( 39 % )    ;
; R4 interconnects            ; 44,827 / 167,484 ( 27 % ) ;
+-----------------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 12.56) ; Number of LABs  (Total = 1956) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 55                             ;
; 2                                           ; 39                             ;
; 3                                           ; 39                             ;
; 4                                           ; 57                             ;
; 5                                           ; 59                             ;
; 6                                           ; 42                             ;
; 7                                           ; 40                             ;
; 8                                           ; 55                             ;
; 9                                           ; 65                             ;
; 10                                          ; 60                             ;
; 11                                          ; 78                             ;
; 12                                          ; 91                             ;
; 13                                          ; 94                             ;
; 14                                          ; 142                            ;
; 15                                          ; 171                            ;
; 16                                          ; 869                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.26) ; Number of LABs  (Total = 1956) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 45                             ;
; 1 Clock                            ; 1291                           ;
; 1 Clock enable                     ; 282                            ;
; 1 Sync. clear                      ; 100                            ;
; 1 Sync. load                       ; 62                             ;
; 2 Async. clears                    ; 3                              ;
; 2 Clock enables                    ; 639                            ;
; 2 Clocks                           ; 45                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 15.60) ; Number of LABs  (Total = 1956) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 5                              ;
; 1                                            ; 32                             ;
; 2                                            ; 40                             ;
; 3                                            ; 26                             ;
; 4                                            ; 40                             ;
; 5                                            ; 43                             ;
; 6                                            ; 56                             ;
; 7                                            ; 44                             ;
; 8                                            ; 44                             ;
; 9                                            ; 42                             ;
; 10                                           ; 56                             ;
; 11                                           ; 55                             ;
; 12                                           ; 78                             ;
; 13                                           ; 64                             ;
; 14                                           ; 94                             ;
; 15                                           ; 128                            ;
; 16                                           ; 343                            ;
; 17                                           ; 106                            ;
; 18                                           ; 113                            ;
; 19                                           ; 64                             ;
; 20                                           ; 79                             ;
; 21                                           ; 61                             ;
; 22                                           ; 56                             ;
; 23                                           ; 36                             ;
; 24                                           ; 52                             ;
; 25                                           ; 35                             ;
; 26                                           ; 23                             ;
; 27                                           ; 17                             ;
; 28                                           ; 21                             ;
; 29                                           ; 19                             ;
; 30                                           ; 21                             ;
; 31                                           ; 15                             ;
; 32                                           ; 48                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 9.20) ; Number of LABs  (Total = 1956) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 8                              ;
; 1                                               ; 91                             ;
; 2                                               ; 72                             ;
; 3                                               ; 89                             ;
; 4                                               ; 128                            ;
; 5                                               ; 96                             ;
; 6                                               ; 122                            ;
; 7                                               ; 127                            ;
; 8                                               ; 150                            ;
; 9                                               ; 145                            ;
; 10                                              ; 132                            ;
; 11                                              ; 145                            ;
; 12                                              ; 131                            ;
; 13                                              ; 130                            ;
; 14                                              ; 78                             ;
; 15                                              ; 101                            ;
; 16                                              ; 140                            ;
; 17                                              ; 32                             ;
; 18                                              ; 9                              ;
; 19                                              ; 11                             ;
; 20                                              ; 8                              ;
; 21                                              ; 2                              ;
; 22                                              ; 2                              ;
; 23                                              ; 2                              ;
; 24                                              ; 1                              ;
; 25                                              ; 0                              ;
; 26                                              ; 0                              ;
; 27                                              ; 0                              ;
; 28                                              ; 2                              ;
; 29                                              ; 0                              ;
; 30                                              ; 0                              ;
; 31                                              ; 0                              ;
; 32                                              ; 2                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 20.84) ; Number of LABs  (Total = 1956) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 7                              ;
; 2                                            ; 22                             ;
; 3                                            ; 44                             ;
; 4                                            ; 51                             ;
; 5                                            ; 26                             ;
; 6                                            ; 35                             ;
; 7                                            ; 30                             ;
; 8                                            ; 47                             ;
; 9                                            ; 33                             ;
; 10                                           ; 42                             ;
; 11                                           ; 29                             ;
; 12                                           ; 51                             ;
; 13                                           ; 43                             ;
; 14                                           ; 47                             ;
; 15                                           ; 50                             ;
; 16                                           ; 62                             ;
; 17                                           ; 49                             ;
; 18                                           ; 67                             ;
; 19                                           ; 57                             ;
; 20                                           ; 42                             ;
; 21                                           ; 51                             ;
; 22                                           ; 56                             ;
; 23                                           ; 64                             ;
; 24                                           ; 69                             ;
; 25                                           ; 59                             ;
; 26                                           ; 62                             ;
; 27                                           ; 91                             ;
; 28                                           ; 130                            ;
; 29                                           ; 159                            ;
; 30                                           ; 218                            ;
; 31                                           ; 114                            ;
; 32                                           ; 15                             ;
; 33                                           ; 27                             ;
; 34                                           ; 5                              ;
; 35                                           ; 0                              ;
; 36                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C70F896C6 for design "TopDE-FastCompilation"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "VGA_Interface:VGA0|VgaAdapter:VGA0|VgaPll:xx|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for VGA_Interface:VGA0|VgaAdapter:VGA0|VgaPll:xx|altpll:altpll_component|_clk0 port
Info (15535): Implemented PLL "AudioCODEC_Interface:Audio0|AudioVideo_PLL:av_pll|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 31, clock division of 84, and phase shift of 0 degrees (0 ps) for AudioCODEC_Interface:Audio0|AudioVideo_PLL:av_pll|altpll:altpll_component|_clk0 port
Info (15535): Implemented PLL "CLOCK_Interface:CLKI0|PLL:PLL1|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for CLOCK_Interface:CLKI0|PLL:PLL1|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for CLOCK_Interface:CLKI0|PLL:PLL1|altpll:altpll_component|_clk2 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location G7
    Info (169125): Pin ~nCSO~ is reserved at location K9
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 317 pins of 568 total pins
    Info (169086): Pin OwInstr[0] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[1] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[2] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[3] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[4] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[5] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[6] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[7] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[8] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[9] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[10] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[11] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[12] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[13] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[14] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[15] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[16] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[17] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[18] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[19] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[20] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[21] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[22] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[23] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[24] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[25] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[26] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[27] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[28] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[29] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[30] not assigned to an exact location on the device
    Info (169086): Pin OwInstr[31] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[0] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[1] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[2] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[3] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[4] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[5] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[6] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[7] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[8] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[9] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[10] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[11] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[12] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[13] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[14] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[15] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[16] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[17] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[18] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[19] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[20] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[21] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[22] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[23] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[24] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[25] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[26] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[27] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[28] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[29] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[30] not assigned to an exact location on the device
    Info (169086): Pin ODReadData[31] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[0] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[1] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[2] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[3] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[4] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[5] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[6] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[7] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[8] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[9] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[10] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[11] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[12] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[13] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[14] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[15] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[16] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[17] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[18] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[19] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[20] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[21] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[22] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[23] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[24] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[25] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[26] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[27] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[28] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[29] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[30] not assigned to an exact location on the device
    Info (169086): Pin OIReadData[31] not assigned to an exact location on the device
    Info (169086): Pin OCLK not assigned to an exact location on the device
    Info (169086): Pin OCLK100 not assigned to an exact location on the device
    Info (169086): Pin OCLK200 not assigned to an exact location on the device
    Info (169086): Pin OwRegDispSelect[0] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispSelect[1] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispSelect[2] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispSelect[3] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispSelect[4] not assigned to an exact location on the device
    Info (169086): Pin OwPC[0] not assigned to an exact location on the device
    Info (169086): Pin OwPC[1] not assigned to an exact location on the device
    Info (169086): Pin OwPC[2] not assigned to an exact location on the device
    Info (169086): Pin OwPC[3] not assigned to an exact location on the device
    Info (169086): Pin OwPC[4] not assigned to an exact location on the device
    Info (169086): Pin OwPC[5] not assigned to an exact location on the device
    Info (169086): Pin OwPC[6] not assigned to an exact location on the device
    Info (169086): Pin OwPC[7] not assigned to an exact location on the device
    Info (169086): Pin OwPC[8] not assigned to an exact location on the device
    Info (169086): Pin OwPC[9] not assigned to an exact location on the device
    Info (169086): Pin OwPC[10] not assigned to an exact location on the device
    Info (169086): Pin OwPC[11] not assigned to an exact location on the device
    Info (169086): Pin OwPC[12] not assigned to an exact location on the device
    Info (169086): Pin OwPC[13] not assigned to an exact location on the device
    Info (169086): Pin OwPC[14] not assigned to an exact location on the device
    Info (169086): Pin OwPC[15] not assigned to an exact location on the device
    Info (169086): Pin OwPC[16] not assigned to an exact location on the device
    Info (169086): Pin OwPC[17] not assigned to an exact location on the device
    Info (169086): Pin OwPC[18] not assigned to an exact location on the device
    Info (169086): Pin OwPC[19] not assigned to an exact location on the device
    Info (169086): Pin OwPC[20] not assigned to an exact location on the device
    Info (169086): Pin OwPC[21] not assigned to an exact location on the device
    Info (169086): Pin OwPC[22] not assigned to an exact location on the device
    Info (169086): Pin OwPC[23] not assigned to an exact location on the device
    Info (169086): Pin OwPC[24] not assigned to an exact location on the device
    Info (169086): Pin OwPC[25] not assigned to an exact location on the device
    Info (169086): Pin OwPC[26] not assigned to an exact location on the device
    Info (169086): Pin OwPC[27] not assigned to an exact location on the device
    Info (169086): Pin OwPC[28] not assigned to an exact location on the device
    Info (169086): Pin OwPC[29] not assigned to an exact location on the device
    Info (169086): Pin OwPC[30] not assigned to an exact location on the device
    Info (169086): Pin OwPC[31] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[0] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[1] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[2] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[3] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[4] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[5] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[6] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[7] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[8] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[9] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[10] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[11] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[12] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[13] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[14] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[15] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[16] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[17] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[18] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[19] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[20] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[21] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[22] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[23] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[24] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[25] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[26] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[27] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[28] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[29] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[30] not assigned to an exact location on the device
    Info (169086): Pin OwRegDisp[31] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[0] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[1] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[2] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[3] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[4] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[5] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[6] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[7] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[8] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[9] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[10] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[11] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[12] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[13] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[14] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[15] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[16] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[17] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[18] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[19] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[20] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[21] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[22] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[23] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[24] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[25] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[26] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[27] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[28] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[29] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[30] not assigned to an exact location on the device
    Info (169086): Pin OwRegDispFPU[31] not assigned to an exact location on the device
    Info (169086): Pin OflagBank[0] not assigned to an exact location on the device
    Info (169086): Pin OflagBank[1] not assigned to an exact location on the device
    Info (169086): Pin OflagBank[2] not assigned to an exact location on the device
    Info (169086): Pin OflagBank[3] not assigned to an exact location on the device
    Info (169086): Pin OflagBank[4] not assigned to an exact location on the device
    Info (169086): Pin OflagBank[5] not assigned to an exact location on the device
    Info (169086): Pin OflagBank[6] not assigned to an exact location on the device
    Info (169086): Pin OflagBank[7] not assigned to an exact location on the device
    Info (169086): Pin ODReadEnable not assigned to an exact location on the device
    Info (169086): Pin ODWriteEnable not assigned to an exact location on the device
    Info (169086): Pin ODAddress[0] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[1] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[2] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[3] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[4] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[5] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[6] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[7] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[8] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[9] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[10] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[11] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[12] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[13] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[14] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[15] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[16] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[17] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[18] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[19] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[20] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[21] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[22] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[23] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[24] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[25] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[26] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[27] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[28] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[29] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[30] not assigned to an exact location on the device
    Info (169086): Pin ODAddress[31] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[0] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[1] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[2] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[3] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[4] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[5] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[6] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[7] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[8] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[9] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[10] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[11] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[12] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[13] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[14] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[15] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[16] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[17] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[18] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[19] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[20] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[21] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[22] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[23] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[24] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[25] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[26] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[27] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[28] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[29] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[30] not assigned to an exact location on the device
    Info (169086): Pin ODWriteData[31] not assigned to an exact location on the device
    Info (169086): Pin ODByteEnable[0] not assigned to an exact location on the device
    Info (169086): Pin ODByteEnable[1] not assigned to an exact location on the device
    Info (169086): Pin ODByteEnable[2] not assigned to an exact location on the device
    Info (169086): Pin ODByteEnable[3] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[0] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[1] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[2] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[3] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[4] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[5] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[6] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[7] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[8] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[9] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[10] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[11] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[12] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[13] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[14] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[15] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[16] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[17] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[18] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[19] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[20] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[21] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[22] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[23] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[24] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[25] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[26] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[27] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[28] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[29] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[30] not assigned to an exact location on the device
    Info (169086): Pin OIAddress[31] not assigned to an exact location on the device
    Info (169086): Pin OControlState[0] not assigned to an exact location on the device
    Info (169086): Pin OControlState[1] not assigned to an exact location on the device
    Info (169086): Pin OControlState[2] not assigned to an exact location on the device
    Info (169086): Pin OControlState[3] not assigned to an exact location on the device
    Info (169086): Pin OControlState[4] not assigned to an exact location on the device
    Info (169086): Pin OControlState[5] not assigned to an exact location on the device
    Info (169086): Pin OControlState[6] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 69 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'TopDE.out.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332174): Ignored filter at TopDE.out.sdc(44): iCLK_28 could not be matched with a port
Warning (332049): Ignored create_clock at TopDE.out.sdc(44): Argument <targets> is an empty collection
    Info (332050): create_clock -name {iCLK_28} -period 37.037 -waveform { 0.000 18.518 } [get_ports {iCLK_28}]
Warning (332174): Ignored filter at TopDE.out.sdc(52): Audio0|p1|altpll_component|pll|inclk[0] could not be matched with a pin
Warning (332174): Ignored filter at TopDE.out.sdc(52): Audio0|p1|altpll_component|pll|clk[1] could not be matched with a pin
Warning (332049): Ignored create_generated_clock at TopDE.out.sdc(52): Argument <targets> is an empty collection
    Info (332050): create_generated_clock -name {AudioCODEC_Interface:Audio0|VGA_Audio_PLL:p1|altpll:altpll_component|_clk1} -source [get_pins {Audio0|p1|altpll_component|pll|inclk[0]}] -duty_cycle 50.000 -multiply_by 2 -divide_by 3 -master_clock {iCLK_28} [get_pins {Audio0|p1|altpll_component|pll|clk[1]}] 
Warning (332049): Ignored create_generated_clock at TopDE.out.sdc(52): Argument -source is an empty collection
Info (332104): Reading SDC File: 'TopDE-FastCompilation.out.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332043): Overwriting existing clock: iCLK_50
Warning (332043): Overwriting existing clock: iCLK_50_4
Warning (332049): Ignored create_clock at TopDE-FastCompilation.out.sdc(44): Argument <targets> is an empty collection
    Info (332050): create_clock -name {iCLK_28} -period 37.037 -waveform { 0.000 18.518 } [get_ports {iCLK_28}]
Warning (332043): Overwriting existing clock: CLK
Warning (332049): Ignored create_generated_clock at TopDE-FastCompilation.out.sdc(52): Argument <targets> is an empty collection
    Info (332050): create_generated_clock -name {AudioCODEC_Interface:Audio0|VGA_Audio_PLL:p1|altpll:altpll_component|_clk1} -source [get_pins {Audio0|p1|altpll_component|pll|inclk[0]}] -duty_cycle 50.000 -multiply_by 2 -divide_by 3 -master_clock {iCLK_28} [get_pins {Audio0|p1|altpll_component|pll|clk[1]}]
Warning (332049): Ignored create_generated_clock at TopDE-FastCompilation.out.sdc(52): Argument -source is an empty collection
Warning (332043): Overwriting existing clock: VGA_Interface:VGA0|VgaAdapter:VGA0|VgaPll:xx|altpll:altpll_component|_clk0
Warning (332043): Overwriting existing clock: CLKI0|PLL1|altpll_component|pll|clk[0]
Warning (332043): Overwriting existing clock: CLKI0|PLL1|altpll_component|pll|clk[2]
Warning (332060): Node: CLOCK_Interface:CLKI0|ck1 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: iKEY[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: iKEY[3] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: iKEY[1] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CLOCK_Interface:CLKI0|ck2 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU:CPU0|Datapath_UNI:Processor|PC[10] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|oLeMem was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: AudioCODEC_Interface:Audio0|audio_clock:u4|LRCK_1X was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: RS232_Interface:SERIAL0|rs232rx:rs232receiver|pulso:px|pulso was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SPI_Interface:SDCARD|sd_controller:sd1|CLK_Divider:U1|CLKout was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Data_In:PS2_Data_In|received_data_en was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: STOPWATCH:stopwatch|Stopwatch_divider_clk:divider|new_freq was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: TecladoPS2_Interface:TEC0|keyboard:kbd|scan_ready was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: TecladoPS2_Interface:TEC0|keyboard:kbd|keyboard_clk_filtered was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: TecladoPS2_Interface:TEC0|keyboard:kbd|clock was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: TecladoPS2_Interface:TEC0|keyboard:kbd|ready_set was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: AudioCODEC_Interface:Audio0|audio_clock:u4|oAUD_BCK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: iCLK_50_2 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|ChannelBank:channelBank|clk64[1] was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: Audio0|av_pll|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 7 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000          CLK
    Info (332111):   10.000 CLKI0|PLL1|altpll_component|pll|clk[0]
    Info (332111):    5.000 CLKI0|PLL1|altpll_component|pll|clk[2]
    Info (332111):   20.000      iCLK_50
    Info (332111):   20.000    iCLK_50_4
    Info (332111):   40.000 VGA_Interface:VGA0|VgaAdapter:VGA0|VgaPll:xx|altpll:altpll_component|_clk0
Info (176353): Automatically promoted node AudioCODEC_Interface:Audio0|AudioVideo_PLL:av_pll|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node CLOCK_Interface:CLKI0|PLL:PLL1|altpll:altpll_component|_clk0 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node CLOCK_Interface:CLKI0|PLL:PLL1|altpll:altpll_component|_clk2 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node iCLK_50 (placed in PIN AD15 (CLK13, LVDSCLK6p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|altsyncram_36d2:altsyncram1|ram_block3a1
        Info (176357): Destination node CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|altsyncram_36d2:altsyncram1|ram_block3a3
        Info (176357): Destination node CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|altsyncram_36d2:altsyncram1|ram_block3a4
        Info (176357): Destination node CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|altsyncram_36d2:altsyncram1|ram_block3a5
        Info (176357): Destination node CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|altsyncram_36d2:altsyncram1|ram_block3a26
        Info (176357): Destination node CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|altsyncram_36d2:altsyncram1|ram_block3a27
        Info (176357): Destination node CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|altsyncram_36d2:altsyncram1|ram_block3a28
        Info (176357): Destination node CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|altsyncram_36d2:altsyncram1|ram_block3a29
        Info (176357): Destination node CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|altsyncram_36d2:altsyncram1|ram_block3a30
        Info (176357): Destination node CodeMemory_Interface:MEMCODE|BootBlock:BB0|altsyncram:altsyncram_component|altsyncram_tvd1:auto_generated|altsyncram_36d2:altsyncram1|ram_block3a31
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node VGA_Interface:VGA0|VgaAdapter:VGA0|VgaPll:xx|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node CLOCK_Interface:CLKI0|CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CPU:CPU0|Datapath_UNI:Processor|PC[27]
        Info (176357): Destination node CPU:CPU0|Datapath_UNI:Processor|PC[22]
        Info (176357): Destination node CPU:CPU0|Datapath_UNI:Processor|PC[31]
        Info (176357): Destination node CPU:CPU0|Datapath_UNI:Processor|PC[15]
        Info (176357): Destination node CPU:CPU0|Datapath_UNI:Processor|PC[18]
        Info (176357): Destination node CPU:CPU0|Datapath_UNI:Processor|PC[16]
        Info (176357): Destination node CPU:CPU0|Datapath_UNI:Processor|PC[17]
        Info (176357): Destination node CPU:CPU0|Datapath_UNI:Processor|PC[20]
        Info (176357): Destination node CPU:CPU0|Datapath_UNI:Processor|PC[21]
        Info (176357): Destination node CPU:CPU0|Datapath_UNI:Processor|PC[13]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node AudioCODEC_Interface:Audio0|audio_clock:u4|LRCK_1X 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AUD_ADCLRCK
        Info (176357): Destination node AudioCODEC_Interface:Audio0|audio_converter:u5|Mux1~20
        Info (176357): Destination node AudioCODEC_Interface:Audio0|audio_clock:u4|LRCK_1X~0
        Info (176357): Destination node AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inL[7]~0
        Info (176357): Destination node AudioCODEC_Interface:Audio0|audio_converter:u5|AUD_inR[1]~0
        Info (176357): Destination node AUD_DACLRCK
Info (176353): Automatically promoted node Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|ChannelBank:channelBank|clk64[1] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Sintetizador_Interface:SINT0|Sintetizador:S1|PolyphonicSynthesizer:synth|ChannelBank:channelBank|clk64[1]~0
Info (176353): Automatically promoted node SPI_Interface:SDCARD|sd_controller:sd1|CLK_Divider:U1|CLKout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SPI_Interface:SDCARD|wBufferEn
Info (176353): Automatically promoted node MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Data_In:PS2_Data_In|received_data_en 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Data_In:PS2_Data_In|Selector2~1
        Info (176357): Destination node MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Data_In:PS2_Data_In|Selector1~0
        Info (176357): Destination node MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Selector1~1
        Info (176357): Destination node MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Altera_UP_PS2_Data_In:PS2_Data_In|Selector0~2
        Info (176357): Destination node MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Selector3~3
        Info (176357): Destination node MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|s_ps2_transceiver~9
        Info (176357): Destination node MousePS2_Interface:MOUSE0|mouse_hugo:mouse1|PS2_Controller:CONT_1|Selector4~0
Info (176353): Automatically promoted node TecladoPS2_Interface:TEC0|keyboard:kbd|scan_ready 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node TecladoPS2_Interface:TEC0|oneshot:pulser|delay
        Info (176357): Destination node TecladoPS2_Interface:TEC0|oneshot:pulser|always0~0
Info (176353): Automatically promoted node AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|I2C_Controller:u0|I2C_SCLK~2
        Info (176357): Destination node AudioCODEC_Interface:Audio0|I2C_AV_Config:u3|mI2C_CTRL_CLK~0
Info (176353): Automatically promoted node AudioCODEC_Interface:Audio0|audio_clock:u4|oAUD_BCK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AUD_BCLK
        Info (176357): Destination node AudioCODEC_Interface:Audio0|audio_clock:u4|oAUD_BCK~0
Info (176353): Automatically promoted node CLOCK_Interface:CLKI0|mono:Timmer10|clock_ctrl 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node CPU:CPU0|Datapath_UNI:Processor|Control_UNI:CtrUNI|oLeMem 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SRAM_Interface:SRAM0|wReadData[31]~0
        Info (176357): Destination node RS232_Interface:SERIAL0|wReadData[31]~0
        Info (176357): Destination node IrDA_Interface:IRDA|wReadData[31]~5
        Info (176357): Destination node DataMemory_Interface:MEMDATA|wReadData[31]~3
        Info (176357): Destination node VGA_Interface:VGA0|wReadData[31]~1
        Info (176357): Destination node TecladoPS2_Interface:TEC0|wReadData[31]~1
        Info (176357): Destination node LCD_Interface:LCD0|wReadData[31]~9
        Info (176357): Destination node Sintetizador_Interface:SINT0|wReadData[31]~8
        Info (176357): Destination node SPI_Interface:SDCARD|wReadData[31]~0
        Info (176357): Destination node LCD_Interface:LCD0|wReadData[8]~11
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 109 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 57 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 316 (unused VREF, 3.3V VCCIO, 0 input, 316 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 6 total pin(s) used --  79 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 64 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 13 total pin(s) used --  59 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 39 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  85 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 28 total pin(s) used --  53 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 43 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 65 total pin(s) used --  7 pins available
Warning (15064): PLL "VGA_Interface:VGA0|VgaAdapter:VGA0|VgaPll:xx|altpll:altpll_component|pll" output port clk[0] feeds output pin "oVGA_CLOCK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "AudioCODEC_Interface:Audio0|AudioVideo_PLL:av_pll|altpll:altpll_component|pll" output port clk[0] feeds output pin "oAUD_XCK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "CLOCK_Interface:CLKI0|PLL:PLL1|altpll:altpll_component|pll" output port clk[2] feeds output pin "OCLK200" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_D[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ15_AM1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FLASH_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_CLKIN_N0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_CLKIN_P0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_CLKIN_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_CLKOUT_N0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_CLKOUT_P0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_CLKOUT_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_D[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DPA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DPA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DPA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DPA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iCLK_50_3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iENET_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iEXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iFLASH_RY_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iOTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iOTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iOTG_INT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iOTG_INT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD1_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iTD2_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_A[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_LDQM0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_UDQM1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM0_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_A[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_LDQM0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_UDQM1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oDRAM1_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oENET_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oENET_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oENET_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oENET_IOR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oENET_IOW_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oENET_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_A[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_BYTE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oFLASH_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oOTG_A[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oOTG_A[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oOTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oOTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oOTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oOTG_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oOTG_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oOTG_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oTD2_RESET_N" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:16
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:28
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:04:21
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 23% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 79% of the available device resources in the region that extends from location X36_Y26 to location X47_Y38
Info (170194): Fitter routing operations ending: elapsed time is 00:05:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 76.16 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 538 output pins without output pin load capacitance assignment
    Info (306007): Pin "OwInstr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwInstr[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadData[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIReadData[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_KBCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_KBDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_CLOCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_BLANK_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_SYNC_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oTD1_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oI2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oAUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oAUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_ADSC_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_ADSP_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_ADV_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_BE_N[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_BE_N[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_BE_N[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_BE_N[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_CE1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_CE2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_CE3_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_GW_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oUART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oUART_CTS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oIRDA_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OCLK100" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OCLK200" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispSelect[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispSelect[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispSelect[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispSelect[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispSelect[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwPC[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDisp[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OwRegDispFPU[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OflagBank[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OflagBank[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OflagBank[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OflagBank[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OflagBank[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OflagBank[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OflagBank[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OflagBank[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODReadEnable" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteEnable" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODAddress[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODWriteData[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODByteEnable[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODByteEnable[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODByteEnable[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ODByteEnable[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OIAddress[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OControlState[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OControlState[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OControlState[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OControlState[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OControlState[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OControlState[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OControlState[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:50
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|altsyncram_gig2:altsyncram1|ram_block3a0" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|altsyncram_ojg2:altsyncram1|ram_block3a0" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|altsyncram_gig2:altsyncram1|ram_block3a8" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|altsyncram_ojg2:altsyncram1|ram_block3a8" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|altsyncram_gig2:altsyncram1|ram_block3a24" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|altsyncram_ojg2:altsyncram1|ram_block3a24" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|altsyncram_gig2:altsyncram1|ram_block3a16" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_f8l1:auto_generated|altsyncram_ojg2:altsyncram1|ram_block3a16" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|altsyncram_gig2:altsyncram1|ram_block3a2" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|altsyncram_gig2:altsyncram1|ram_block3a10" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|altsyncram_gig2:altsyncram1|ram_block3a26" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|altsyncram_gig2:altsyncram1|ram_block3a18" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|altsyncram_gig2:altsyncram1|ram_block3a4" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|altsyncram_gig2:altsyncram1|ram_block3a12" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|altsyncram_gig2:altsyncram1|ram_block3a28" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|altsyncram_gig2:altsyncram1|ram_block3a20" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|altsyncram_gig2:altsyncram1|ram_block3a6" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|altsyncram_gig2:altsyncram1|ram_block3a14" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|altsyncram_gig2:altsyncram1|ram_block3a30" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "DataMemory_Interface:MEMDATA|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_m3l1:auto_generated|altsyncram_gig2:altsyncram1|ram_block3a22" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 13 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin AUD_ADCLRCK has a permanently enabled output enable
    Info (169065): Pin AUD_BCLK has a permanently enabled output enable
    Info (169065): Pin LCD_D[0] has a permanently enabled output enable
    Info (169065): Pin LCD_D[1] has a permanently enabled output enable
    Info (169065): Pin LCD_D[2] has a permanently enabled output enable
    Info (169065): Pin LCD_D[3] has a permanently enabled output enable
    Info (169065): Pin LCD_D[4] has a permanently enabled output enable
    Info (169065): Pin LCD_D[5] has a permanently enabled output enable
    Info (169065): Pin LCD_D[6] has a permanently enabled output enable
    Info (169065): Pin LCD_D[7] has a permanently enabled output enable
    Info (169065): Pin SD_DAT3 has a permanently enabled output enable
    Info (169065): Pin SD_DAT has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently enabled output enable
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/scartezini/Documents/Unb/OAC/Trabalho Final/MIPS-PUM-v4.6/Core/output_files/TopDE-FastCompilation.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 350 warnings
    Info: Peak virtual memory: 1133 megabytes
    Info: Processing ended: Sun Dec 11 21:57:38 2016
    Info: Elapsed time: 00:11:33
    Info: Total CPU time (on all processors): 00:11:33


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/scartezini/Documents/Unb/OAC/Trabalho Final/MIPS-PUM-v4.6/Core/output_files/TopDE-FastCompilation.fit.smsg.


