
# 1. Memories semiconductoras
## Introducción

- **Introduzione**
	- Clasificacion de tipi di memoria
	- Di solito, com'è la arquitectura delle memorie?
- **ROM**
	- Tipi di celle ROM
	- Organizzazione delle celle di memoria
	- Dimmi alcuni funzionalità delle celle rom
- **Memorie non volatili**
	- Cos'è un FAMOS?
	- Cos'è un Flotox?
	- Processo di lettura e scritura di FAMOS e FLOTOX
	- Quale memoria si fabricano con questi transistori?
- **Memorie volatili**
	- Quale i tipi di ram?
	- Com'è la struttura interna di ciascuna?
	- Como funziona la scrittura interna e lettura di ogni una?




# Italiano


## Introduzione
### Classificazione

| Read-Write Memory Random | Read-Write Memory non random | Read-Write Memory non volatile | Read-only memory   |
| ------------------------ | ---------------------------- | ------------------------------ | ------------------ |
| SRAM                     | FIFO                         | EPROM                          | MASK-PROGRAMMED    |
| DRAM                     | LIFO                         | E2PROM                         | PROGRAMMABLE(PROM) |
|                          | SHIFT REGISTER               | FLASH                          |                    |
|                          | CAM                          |                                |                    |

### Classificazione di memoria 
![[Pasted image 20240722154317.png]]


### Timing della Memoria:
**1. Tempo di Lettura (Read Time):**
Il "Tempo di Lettura" si riferisce al tempo necessario per leggere i dati da una memoria. Questo tempo include il periodo dal momento in cui inizia un'operazione di lettura fino al momento in cui i dati diventano disponibili per l'uso. Durante il processo di lettura, la memoria accede all'indirizzo di memoria specificato, recupera i dati memorizzati in quella posizione e li rende disponibili per la lettura.
**2. Tempo di Scrittura (Write Time):**
Il "Tempo di Scrittura" si riferisce al tempo necessario per scrivere i dati in una memoria. Il tempo di scrittura include il periodo dall'inizio di un'operazione di scrittura fino al momento in cui i dati sono memorizzati correttamente nella memoria.
**3. Sincronizzazione dei Dati (Data Timing):**
La "Sincronizzazione dei Dati" si riferisce al momento preciso in cui i dati sono considerati validi o stabili per la lettura o la scrittura. In una memoria a semiconduttori, i dati devono soddisfare determinati requisiti di sincronizzazione per garantire che vengano letti o scritti in modo affidabile. Questo può includere parametri come il tempo di ritardo dopo un'operazione di lettura o scrittura prima che i dati possano essere considerati validi.

### Definizioni Preliminari
**1. Linee di Parola (Word Lines):**
- Le linee di parola, anche conosciute come linee di riga, sono conduttori utilizzati per selezionare una riga specifica di celle di memoria in una matrice di memoria ROM.
**2. Linee di Bit (Bit Lines):**
- Le linee di bit, anche conosciute come linee di colonna, sono conduttori utilizzati per leggere o scrivere i bit individuali memorizzati nelle celle di memoria ROM.

### Architettura della Memoria: Decodificatori
I decodificatori svolgono un ruolo importante nel loro funzionamento riducendo il numero di segnali di selezione necessari.
**Architettura della Memoria:**
Per accedere a una posizione specifica nella memoria, sono necessari segnali di selezione che indicano la riga e la colonna della cella di memoria desiderata.
![[Pasted image 20231016122806.png|500]]
**Decodificatori nell'Architettura della Memoria:**
I decodificatori sono circuiti logici utilizzati per ridurre il numero di segnali di selezione necessari per accedere alle posizioni di memoria. In una memoria con un gran numero di celle, specificare direttamente la riga e la colonna di una cella richiederebbe un numero significativo di segnali di selezione, aumentando la complessità del design e il numero di pin di ingresso/uscita necessari. Non solo si usano per le righe, ma possono anche essere implementati per le colonne, dove è possibile mettere più parole in ciascuna riga, quindi dobbiamo anche scegliere la colonna.
![[Pasted image 20231020123124.png|500]]
Questa struttura può essere ripetuta più volte generando pagine di memoria e circuiti di memoria più complessi.
Questo è molto usato nei sistemi come memoria virtuale nei processori, aiuta ad avere più velocità e a lavorare con più CPU contemporaneamente. Aiuta anche ad aumentare la velocità perché avrò linee più corte (più linee ma più corte).
Tra i due decodificatori c'è un amplificatore di senso: circuito di lettura. A causa delle capacità parassite, per avere tempi accettabili non lavoriamo con tensioni che escono dalle memorie a 0 Vdd ma con variazioni. Come se stessimo leggendo piccoli segnali (quanto piccoli dipendono dai tempi che devono essere accettabili e queste piccole variazioni devono essere amplificate dagli amplificatori o dai latch (bistabili). Poi, con un amplificatore differenziale portiamo queste piccole variazioni ai livelli di 0 o Vdd bistabile. Tutto è una questione di velocità.

## Celle di Memoria a Sola Lettura (Read-Only Memory Cells)  
Queste si scrivono a livello fisico, non sono cancellabili.
### Celle di Base
**Diode ROM (ROM a Diodo):**
- **Struttura:** In una Diode ROM, ogni bit di informazione è memorizzato utilizzando diodi. I diodi sono collegati in una matrice in cui l'anodo di ogni diodo è collegato a una linea di parola (word line) e il catodo è collegato a una linea di bit (bit line).
- **Lettura:** Per leggere i dati da una Diode ROM, si applica una tensione alla linea di parola corrispondente (word line) e si verifica se c'è corrente nella linea di bit. Se è presente un diodo all'incrocio tra la linea di parola e la linea di bit, permetterà il flusso di corrente e sarà rilevato un "1". Se non c'è diodo in quell'incrocio, non ci sarà flusso di corrente e sarà rilevato uno "0".


**MOS ROM (ROM a MOS):**
- **Struttura:** Simile al diodo ma con un MOSFET, si verifica se è presente il dispositivo per sapere se è un 1 o uno 0.
![[Pasted image 20231016194310.png|500]]


### Organizzazione delle Celle  
Quando vogliamo generare una matrice di memoria più grande con MOSFET, dobbiamo considerare come collegarli. Ci sono due possibilità: con logica NOR o con logica NAND.
#### NOR
Tutti i MOSFET della memoria sono collegati in parallelo, in modo tale che se c'è un'eccitazione da una *word line* e c'è un MOSFET, tutta la corrente sarà drenata attraverso quel MOSFET, quindi all'uscita della *bit line* avremo uno 0. Si chiama proprio NOR perché basta un solo 1 logico (in questo caso la presenza di un MOSFET) per far sì che l'uscita sia 0.
![[Pasted image 20231016201231.png|400]]
![[Pasted image 20231016203244.png|400]]
#### NAND
Tutti i MOSFET sono collegati in serie, in questo caso invece di eccitare la riga che vogliamo leggere, eccitiamo tutte tranne quella, se smettendo di eccitare un bit di una riga, in questo esisteva un MOSFET, farà sì che il circuito si apra, quindi circolerà corrente per la bit line. È per questo che si chiama NAND, poiché un solo 0 (quello che smettiamo di eccitare) è sufficiente per generare un 1.
![[Pasted image 20231016203134.png|400]]
![[Pasted image 20231016203257.png|400]]
^1721656238274


### Costruzioni Logiche con ROM
   - Le ROM possono essere utilizzate per costruire funzioni logiche complesse. Ogni indirizzo nella ROM corrisponde a un'entrata possibile della funzione logica e il contenuto di quell'indirizzo determina l'uscita. Puoi caricare una ROM con una tabella di verità che rappresenta la funzione logica desiderata.
   - Le ROM sono particolarmente utili quando si desidera implementare funzioni logiche che non cambiano nel tempo, poiché i dati memorizzati in una ROM sono permanenti e non volatili.
   - Se abbiamo solo una memoria ROM, il circuito è combinatorio, ma se aggiungiamo un registro, è sequenziale.
![[Pasted image 20231018160558.png]]
**1. Uso della ROM come Tabella di Ricerca (Lookup Table):**
   - Una delle applicazioni più comuni delle ROM è utilizzarle come tabelle di ricerca o lookup tables. Una tabella di ricerca è un insieme di dati che associa entrate a uscite.
   - n entrate e k uscite richiedono $2^n$ parole e k bit

**2. Macchina a Stati Finiti (Finite State Machine):**
   - Le ROM sono comunemente utilizzate per implementare le tabelle di transizione in una FSM. Queste tabelle di transizione descrivono come la macchina deve comportarsi in base al suo stato attuale e agli ingressi ricevuti.
   - n entrate e k uscite, s bit di stato
   - costruzione con $2^{n+s}.X(k+s)$ bit di ROM e (k+s) bit di registri

**3. Microprogrammazione:** Spesso utilizzate per descrivere i cicli di funzionamento per le diverse istruzioni in CPU multiciclo

**4. Riduzione degli elementi logici nei moltiplicatori**

## Memorie Non Volatili
### Transistor a Cancello Flottante (FAMOS)  
Questi transistor hanno la capacità di essere programmati e cancellati grazie all'aggiunta di un semiconduttore (cancello flottante).
Il transistor a cancello flottante (FAMOS) si basa sull'accumulo di una carica che non dipende da processi chimici o meccanici. Questa caratteristica permette di scrivere e cancellare informazioni senza modificare fisicamente la cella, il che è un vantaggio significativo in termini di durata e efficienza.
#### Architettura
La cella FAMOS utilizza due cancelli (gates):
- **Cancello Flottante (Floating Gate):** Questa è uno strato di polisilicio completamente circondato da ossido, che lo isola elettricamente dalle altre strutture del transistor.
- **Cancello di Controllo (Control Gate):** Questo cancello si trova sopra il cancello flottante e riceve il segnale di controllo esterno.
![[Pasted image 20231016112229.png|500]]
- L'**ossido di tunnel (tox)** e le geometrie a doppio cancello devono essere molto ben controllati per assicurare il corretto funzionamento del dispositivo. Lo spessore dell'ossido è critico per i processi di programmazione e cancellazione


#### Applicazioni
Le celle FAMOS sono alla base delle tecnologie EPROM, EEPROM e FLASH:
- **EPROM (Erasable Programmable Read-Only Memory):** Programmabile elettricamente e cancellabile tramite esposizione a luce ultravioletta.
- **EEPROM (Electrically Erasable Programmable Read-Only Memory):** Permette sia la programmazione che la cancellazione in modo elettrico.
- **FLASH:** Simile all'EEPROM ma più veloce e generalmente permette cancellazioni a blocchi.

#### Processo di Scrittura e Cancellazione FAMOS  
**Scrittura:**
- Per scrivere in una cella FAMOS, si applicano tensioni alte (circa 20 V) per indurre l'effetto tunnel, consentendo agli elettroni di attraversare l'ossido e rimanere intrappolati nel cancello flottante. Questa carica intrappolata altera la tensione di soglia (Vth) del transistor. Se Vth è sufficientemente alta, il dispositivo non si accenderà, rappresentando uno stato memorizzato.
**Cancellazione:**
- La cancellazione, specialmente nelle prime EPROM, veniva effettuata esponendo la cella alla luce UV attraverso una finestrella nell'incapsulamento, liberando la carica intrappolata nel cancello flottante
**Lettura:**
- Durante un'operazione di lettura, si applica una tensione al cancello di controllo per determinare lo stato della cella di memoria. La presenza o assenza di carica nel cancello flottante influisce sulla conducibilità e, quindi, viene rilevata come un valore logico "0" o "1".
![[Pasted image 20231016112306.png|500]]
![[Pasted image 20240721102639.png|500]]



### Flotox  
Il transistor FLOTOX migliora il FAMOS modificando il cancello flottante per sfruttare le correnti di effetto tunnel (Fowler-Nordheim tunneling), consentendo sia la scrittura che la cancellazione in modo elettrico.
![[Pasted image 20240721182106.png]]
![[Pasted image 20231016112525.png|300]]
#### Applicazioni
- **EEPROM (E^2PROM):** Utilizza l'effetto tunnel per scrivere e cancellare elettricamente.
- **FLASH:** Anche se essenzialmente è una EEPROM, la FLASH è più veloce e di solito permette cancellazioni a blocchi.
#### Funzionamento
Il FLOTOX applica una tensione positiva o negativa per attivare le correnti di effetto tunnel. Questo processo permette sia la scrittura che la cancellazione utilizzando lo stesso meccanismo elettrico, rendendo le EEPROM più versatili rispetto alle EPROM.




### Memoria Flash NOR con Cancello Flottante  
#### Cancellazione
![[Pasted image 20231016204840.png|400]]
#### Scrittura
![[Pasted image 20231016204900.png|400]]
#### Lettura
![[Pasted image 20231016204924.png|400]]
^1721656238296


### Memoria Flash NAND
![[Pasted image 20240721094519.png]]
![[Pasted image 20240721094525.png]]
- Programmabile una pagina alla volta



## Memorie Volatili (RAM)  
### RAM (Random Access Memory)
Le memorie RAM permettono di leggere e scrivere dati in modo rapido, ma sono volatili, il che significa che perdono il loro contenuto quando viene interrotta l'alimentazione elettrica.
##### Tipi di RAM
- **SRAM (Static RAM):** Utilizza bistabili per memorizzare dati, fornendo un'operazione rapida ma occupando più spazio ed essendo più costosa.
	- Possono occupare fino a 6 transistor.
	- Hanno terminazione differenziale
- **DRAM (Dynamic RAM):** Utilizza condensatori per memorizzare dati, consentendo una maggiore densità di memorizzazione ma richiedendo cicli di refresh periodici.
	- Può essere da 1 a 3 transistor.
	- È lenta.
	- Terminazione unica.
##### Confronti
- **Densità di Memorizzazione:** DRAM ha una maggiore densità rispetto a SRAM.
- **Costo per Bit:** SRAM è più costosa a causa della sua maggiore complessità.
- **Applicazioni:** SRAM viene utilizzata nelle cache dei microprocessori a causa della sua velocità, mentre DRAM viene utilizzata come memoria principale a causa della sua maggiore capacità.



### SRAM  
#### Struttura della Cella
![[Pasted image 20231018161555.png|500]]
- **Cella 6T (6 Transistor):** La cella base di SRAM è composta da sei transistor. Due transistor formano un latch, e altri quattro transistor sono utilizzati per l'accesso durante le operazioni di lettura e scrittura.
    - **Latch:** Due transistor PMOS e due transistor NMOS formano un latch che può mantenere uno stato stabile (0 o 1) senza necessità di refresh.
    - **Transistor di Accesso:** Due transistor aggiuntivi (generalmente NMOS) sono collegati alle linee di bit (BL) e alla linea di parola (WL) per permettere l'accesso alla cella durante le operazioni di lettura e scrittura.
Questa cella memorizza dati tramite l'uso di due invertitori accoppiati a incrocio (cross-coupled inverters). Il seguente sarebbe un diagramma di più alto livello della cella:
![[Pasted image 20231018162349.png|300]]
##### Processo di Lettura e Scrittura
- **Lettura:**
    1. **Pre-carica:** Le linee di bit vengono pre-caricate allo stesso potenziale (Vdd).
    2. **Attivazione:** Si attiva la linea di parola, collegando le linee di bit al latch.
    3. **Differenza di Tensione:** Il latch altera la tensione di una delle linee di bit, creando una differenza di tensione che viene rilevata per determinare il valore memorizzato.
    - La cella SRAM 6T deve mantenere la stabilità durante la lettura. È cruciale che lo stato di A (una delle entrate della cella) non cambi. Questo viene ottenuto tramite una adeguata relazione di dimensioni dei transistor, dove N1 deve essere significativamente più grande di N2.
- **Scrittura:**
    1. **Pre-carica:** Le linee di bit vengono caricate differenzialmente con il valore da scrivere.
    2. **Attivazione:** Si attiva la linea di parola, permettendo alle linee di bit di imporre il nuovo valore al latch.
    3. **Stabilizzazione:** Il latch si stabilizza nel nuovo valore.
	    - Durante questo processo, le linee di bit forzano la cella a cambiare il suo contenuto con il nuovo valore desiderato. L'operazione si basa sulla sovrapposizione del segnale nella cella.
	    - Durante la scrittura, è fondamentale che il segnale di ingresso abbia la capacità di superare la retroazione dell'invertitore nella cella. Questo viene ottenuto rendendo N2 molto più grande di P1.
##### SRAM Dual Port
La SRAM a doppio porto permette l'accesso simultaneo di lettura e scrittura utilizzando due indirizzi differenti. Questo è particolarmente utile in applicazioni che richiedono buffering di dati ad alta velocità, come il processamento di immagini e grafica.
- Aggiungere più transistor di accesso a una memoria SRAM può influenzare la stabilità delle letture.
- Le memorie SRAM a doppio porto permettono due accessi indipendenti alla memoria:
  - Due operazioni di lettura indipendenti.
  - Oppure una operazione di scrittura differenziale (una parola viene scritta e l'altra viene cancellata).
- Per realizzare due letture e una scrittura, si utilizza la multiplessazione nel tempo, cioè una operazione viene realizzata durante la fase 1 e l'altra durante la fase 2 del ciclo di clock.
![[Pasted image 20240721105924.png]]
##### SRAM Multi-Portata
- Nelle memorie SRAM a più porte, si isolano le operazioni di lettura dai nodi di stato. Questo aiuta a evitare interferenze tra più letture.
- Invece di utilizzare linee di bit differenziali, le memorie SRAM a più porte impiegano linee di bit a un solo estremo (single-ended bitlines) per risparmiare spazio e semplificare l'implementazione.
![[Pasted image 20240721113032.png]]
^1721656238304


### DRAM (Dynamic RAM)  
#### Cella 1T
**Cella 1T (1 Transistor):** La cella base di DRAM è composta da un solo transistor e un condensatore. Il transistor agisce come una porta di accesso che controlla l'accesso al condensatore dove viene memorizzata la carica.
- **Transistor:** Controlla l'accesso al condensatore durante le operazioni di lettura e scrittura.
- **Condensatore:** Memorizza la carica (0 o 1). La sua capacità parassita è cruciale per la ritenzione dei dati.
- La lettura è distruttiva
	- Pertanto il ciclo di lettura deve essere seguito da uno di scrittura![[Pasted image 20240721112735.png]]
![[Pasted image 20240721112735.png]]
#### Cella 3T
Utilizza tre transistor per migliorare l'affidabilità e permettere letture non distruttive.
- **Transistor di Accesso:** Due transistor controllano l'accesso alla linea di bit di lettura e scrittura.
- **Transistor di Memoria:** Un terzo transistor aiuta a mantenere lo stato della cella durante la lettura.
- Le letture non sono distruttive
- Il valore viene salvato nel nodo X, questo valore, quando la logica è '1' è Vdd
![[Pasted image 20240721112725.png]]
#### Processo di Lettura e Scrittura
- **Lettura Distruttiva nelle Celle 1T:**
    1. **Pre-carica:** La linea di bit viene pre-caricata a una tensione intermedia (Vdd/2).
    2. **Attivazione:** Si attiva la linea di parola, collegando il condensatore alla linea di bit.
    3. **Trasferimento di Carica:** La carica del condensatore altera la tensione della linea di bit, che viene rilevata per determinare il valore memorizzato.
    4. **Rifresco:** A causa della natura distruttiva della lettura, il valore letto deve essere riscritto immediatamente nel condensatore.
#### Ciclo di Rifresco:
- **Necessità:** Le celle DRAM richiedono cicli di rifresco periodici per mantenere i dati memorizzati a causa della perdita di carica del condensatore.
- **Frequenza:** I cicli di rifresco vengono realizzati a intervalli regolari (tipicamente ogni pochi millisecondi).
#### Tecnologie Avanzate
- **Cella a Trincea (Trench Cell):** Utilizza una struttura verticale per il condensatore, aumentando la densità di memorizzazione.
    - **Struttura Verticale:** Il condensatore viene formato in un pozzo scavato nel substrato di silicio, permettendo una maggiore densità di celle.
- **Cella a Condensatore Impilato (Stacked Capacitor Cell):** Utilizza una struttura di condensatore impilato per massimizzare la capacità di memorizzazione in un'area ridotta.
    - **Struttura Impilata:** Il condensatore viene formato in strati impilati verticalmente, permettendo un uso più efficiente dello spazio disponibile.
##### Architettura di Linea di Bit Aperta con Celle Finte
- **Celle Finte:** Queste celle non memorizzano dati ma vengono utilizzate per bilanciare le linee di bit e migliorare l'affidabilità del processo di lettura.
    - **Linee di Bit Differenziali:** Le celle finte permettono alle linee di bit di comportarsi in modo differenziale, migliorando la precisione della lettura.


### Circuiti di Sensing

Utilizzano coppie differenziali o bistabili per amplificare le piccole differenze di tensione nelle linee di bit, migliorando la precisione della lettura sia in SRAM che in DRAM.

- **Coppie Differenziali:** Rilevano piccole differenze di tensione tra le linee di bit e le amplificano per determinare il valore memorizzato.
- **Bistabili:** Utilizzati in SRAM per fornire un segnale chiaro e stabile durante la lettura.
### Osservazioni

**Necessità di Amplificatore di Senso:**
- Le memorie DRAM 1T richiedono un amplificatore di senso (sense amplifier) per ogni linea di bit. Questo è necessario perché la lettura implica la redistribuzione di carica ed è distruttiva, il che significa che è necessario un amplificatore per leggere i dati.

**Celle di Memoria a Un Solo Estremo:**
- A differenza delle celle SRAM, le celle di memoria DRAM 1T sono a un solo estremo, il che significa che non hanno una parte complementare in cui viene memorizzato un valore inverso. Questo rende la lettura e la scrittura più sfidanti.

**Lettura Distruttiva e Operazioni di Rifresco:**
- La lettura di una cella di memoria DRAM 1T è distruttiva, il che significa che si perde la carica memorizzata nella cella durante la lettura. Per garantire il corretto funzionamento, è necessario eseguire operazioni di rifresco periodiche per ripristinare i dati.

**Necessità di Capacità Aggiuntiva:**
- A differenza delle celle SRAM, le celle DRAM 1T richiedono la presenza di una capacitanza aggiuntiva che deve essere inclusa esplicitamente nel design. Questa capacitanza è essenziale per il funzionamento della cella.

**Bootstrapping per Evitare la Perdita di Tensione:**
- Quando si scrive un "1" in una cella DRAM 1T, si perde un certo valore di tensione di soglia. Per evitare questa perdita di carica, si utilizza una tecnica chiamata bootstrapping in cui le linee di parola vengono elevate a un valore più alto di VDD.




# Español
## Introduccion
### Clasificacion

| Read-Write Memory Random | Read-Write Memory non random | Read-Write Memory  non volatile | Read_only memory   |
| ------------------------ | ---------------------------- | ------------------------------- | ------------------ |
| SRAM                     | FIFO                         | EPROM                           | MASK-PROGRAMMED    |
| DRAM                     | LIFO                         | E2PROM                          | PROGRAMMABLE(PROM) |
|                          | SHIFT REGISTER               | FLASH                           |                    |
|                          | CAM                          |                                 |                    |





| **Clasificación** | **Tipo de Memoria**               | **Descripción**                                                                 |
|-------------------|-----------------------------------|---------------------------------------------------------------------------------|
| **Volátiles**     | **SRAM (Static RAM)**             | Utiliza bistables formados por transistores para almacenar datos. Rápida pero costosa y de baja densidad. |
|                   | **DRAM (Dynamic RAM)**            | Utiliza condensadores para almacenar datos. Necesita ciclos de refresco. Alta densidad pero más lenta que SRAM. |
| **No Volátiles**  | **ROM (Read-Only Memory)**        | Programada durante la fabricación, no modificable posteriormente.              |
|                   | **PROM (Programmable ROM)**       | Programable una vez por el usuario.                                             |
|                   | **EPROM (Erasable Programmable ROM)** | Programable y borrable mediante exposición a luz UV.                            |
|                   | **EEPROM (Electrically Erasable Programmable ROM)** | Programable y borrable eléctricamente.                                           |
|                   | **Flash**                         | Similar a EEPROM pero permite borrados en bloques, más rápida.                  |


### Memory Timing:
**1. Read Time (Tiempo de Lectura):**
El "Read Time" o "Tiempo de Lectura" se refiere al tiempo que se necesita para leer datos de una memoria. Este tiempo incluye el período desde el momento en que se inicia una operación de lectura hasta el momento en que los datos se hacen disponibles para su uso. Durante el proceso de lectura, la memoria accede a la dirección de memoria especificada, recupera los datos almacenados en esa ubicación y los pone a disposición para su lectura.
**2. Write Time (Tiempo de Escritura):**
El "Write Time" o "Tiempo de Escritura" se refiere al tiempo que se necesita para escribir datos en una memoria. El tiempo de escritura incluye el período desde el inicio de una operación de escritura hasta el momento en que los datos se almacenan correctamente en la memoria.
**3. Data Timing (Sincronización de Datos):**
El "Data Timing" o "Sincronización de Datos" se refiere al momento preciso en el que los datos se consideran válidos o estables para su lectura o escritura. En una memoria de semiconductores, los datos deben cumplir con ciertos requisitos de sincronización para garantizar que se lean o escriban de manera confiable. Esto puede incluir parámetros como el tiempo de retardo después de una operación de lectura o escritura antes de que los datos se puedan considerar válidos.

### Definiciones preliminares
**1. Líneas de Palabra (Word Lines):**
- Las líneas de palabra, también conocidas como líneas de fila, son conductores que se utilizan para seleccionar una fila específica de celdas de memoria en una matriz de memoria ROM.
**2. Líneas de Bit (Bit Lines):**
- Las líneas de bit, también conocidas como líneas de columna, son conductores que se utilizan para leer o escribir los bits individuales almacenados en las celdas de memoria ROM.

### Memory Architecture: Decoders
Los decodificadores desempeñan un papel importante en su funcionamiento al reducir la cantidad de señales de selección necesarias.
**Arquitectura de Memoria:**
Para acceder a una ubicación específica en la memoria, se requieren señales de selección que indiquen la fila y la columna de la celda de memoria deseada.
**Decodificadores en la Arquitectura de Memoria:**
Los decodificadores son circuitos lógicos que se utilizan para reducir la cantidad de señales de selección requeridas para acceder a las ubicaciones de memoria. En una memoria con una gran cantidad de celdas, especificar directamente la fila y la columna de una celda requeriría un número significativo de señales de selección, lo que aumentaría la complejidad del diseño y la cantidad de pines de entrada/salida necesarios. No solo se usan para filas, tambien se pueden implementar para columnas, donde podes poner en cada fila varias palabras por lo cual tambien tenemos que elegir columna
![[Pasted image 20231016122806.png|500]]


Esta estructura se puede repetir multiples veces generando paginas de memoria y circuitos mas complejos de memoria.
![[Pasted image 20231020123124.png|500]]
Esto es muy usado en sistemas como memoria virtual en procesadores, ayuda a tener mas velocidad y a poder trabajar con varios CPU al mismo tiempo. Tambien ayuda a umentar la velocidad porque tendre lineas mams cortas(mas lineas pero ams cortas).
Entre los 2 decodificadores hay un amplificador sentido: circuito de lectura. Debido a las capacidades parásitas para que podamos tener tiempos aceptables no trabajamos con voltajes que salen de las memorias a 0 Vdd sino con variaciones. Como si fuéramos a leer pequeñas señales (qué tan pequeñas dependen de los tiempos que tienen que ser aceptables y estas pequeñas variaciones tienen que ser amplificadas por los amplificadores o los latch(biestables). Luego, con un amplificador diferencial llevamos estas pequeñas variaciones a los niveles de 0 o vdd biestable. Todo es cuestión de velocidad.

## Read-Only Memory Cells
Estas se escriben a nivel fisico, no son borrables.

### Celdas basicas
**Diode ROM (Diodo ROM):**
- **Estructura:** En una Diode ROM, cada bit de información se almacena utilizando diodos. Los diodos se conectan en una matriz en la que el anodo de cada diodo se conecta a una línea de palabra (word line) y el catodo se conecta a una línea de bit (bit line).
- **Lectura:** Para leer los datos de una Diode ROM, se aplica un voltaje a la línea de palabra correspondiente (word line) y se verifica si hay corriente en la línea de bit. Si un diodo está presente en la intersección de la línea de palabra y la línea de bit, permitirá el flujo de corriente y se detectará un "1". Si no hay diodo en esa intersección, no fluirá corriente y se detectará un "0".

**MOS ROM (MOS ROM):**
- **Estructura:** Igual que el diodo pero con un mosfet, se verifica si esta en dispositivo para saber si es un 1 o un 0

![[Pasted image 20231016194310.png|500]]




### Organizacion de las celdas
Cuando queremos generar un arreglo mas grande de memoria con mosfet, debemos tener en cuenta como los conectamos, hay 2 posibilidades, con logica NOR o con logica NAND. 

#### NOR
Todos los mosfet de la memoria estan conectados en paralelo, de tal manera que si existe una excitacion por una *word line* y, existe un mosfet, por ese mosfet se drenara toda la corriente por lo que a la salida de la *bit line* tendremos un 0. Se llama justamente NOR porque solo hace falta un 1 logico(en este caso la existencia de un mosfet) para que la salida sea 0
![[Pasted image 20231016201231.png|400]]
![[Pasted image 20231016203244.png|400]]

#### NAND
Todos los mosfet estan conectados en serie, en este caso en vez de excitar a la fila que queremos leer, excitamos a todas menos a esta, si al dejar de excitar una bit de una fila, en este existia un mosfet, hara que se abra el circuito, por lo tanto circulara corriente por bit line, es por esto que le llama NAND, ya que un solo 0(el que dejamos de exitar), es suficiente para generar un 1
![[Pasted image 20231016203134.png|400]]
![[Pasted image 20231016203257.png|400]]


### Construcciones logica con ROMs
   - Las ROMs se pueden utilizar para construir funciones lógicas complejas. Cada dirección en la ROM corresponde a una entrada posible de la función lógica, y el contenido de esa dirección determina la salida. Puedes cargar una ROM con una tabla de verdad que represente la función lógica deseada.
   - Las ROMs son particularmente útiles cuando deseas implementar funciones lógicas que no cambian con el tiempo, ya que los datos almacenados en una ROM son permanentes y no volátiles.
   - Si tenemos solo un la memoria ROM, el circuito es combinacion, pero si le agregamos un registro, es secuencial
   ![[Pasted image 20231018160558.png]]

**1. Use ROM as Lookup Table (Uso de ROM como Tabla de Búsqueda):**
   - Una de las aplicaciones más comunes de las ROMs es utilizarlas como tablas de búsqueda o lookup tables. Una tabla de búsqueda es un conjunto de datos que asigna entradas a salidas.
   - n entradas y k salidas demanda $2^n$ palabras y k bits
**2. Finite State Machine (Máquina de Estados Finitos):**
   - Las ROMs se utilizan comúnmente para implementar las tablas de transición en una FSM. Estas tablas de transición describen cómo la máquina debe comportarse en función de su estado actual y las entradas recibidas.
   - n entradas y k salidas, s bits de estado
   - construccion con $2^{n+s}.X(k+s)$ bit rom y (k+s) bit registros
^1721656238309
**3. Microprogramacion:** Se las suele usar para describir los ciclos de funcionamientos para las distintas instrucciones en CPU multiciclos
**4. Reduccion de elementos logicos en multiplicadores**


## Non Volatile Memories
### Floating-Gate transistor(FAMOS)
Estos transistores tienen capacidad de ser programados y borrados gracias a la adicion de un semiconductor(Floating gate).
El transistor de puerta flotante (FAMOS) se basa en la acumulación de una carga que no depende de procesos químicos o mecánicos. Esta característica permite escribir y borrar información sin modificar físicamente la celda, lo cual es una ventaja significativa en términos de durabilidad y eficiencia.
#### Arquitectura
![[Pasted image 20231016112229.png|500]]
La celda FAMOS utiliza dos puertas (gates):
- **Floating Gate (Puerta Flotante):** Esta es una capa de polisilicio completamente rodeada por óxido, lo que la aísla eléctricamente de las demás estructuras del transistor.
- **Control Gate (Puerta de Control):** Esta puerta se encuentra por encima de la puerta flotante y es la que recibe la señal de control externa.
- El **óxido de túnel (tox)** y las geometrías de doble puerta deben estar muy bien controlados para asegurar el correcto funcionamiento del dispositivo. El grosor del óxido es crítico para los procesos de programación y borrado
#### Aplicaciones
Las celdas FAMOS son la base de las tecnologías EPROM, EEPROM y FLASH:
- **EPROM (Erasable Programmable Read-Only Memory):** Programable eléctricamente y borrable mediante exposición a luz ultravioleta.
- **EEPROM (Electrically Erasable Programmable Read-Only Memory):** Permite tanto la programación como el borrado de manera eléctrica.
- **FLASH:** Similar a EEPROM pero más rápida y generalmente permite borrados en bloques.

#### Proceso de escritura y borrado
**Escritura:**
- Para escribir en una celda FAMOS, se aplican voltajes altos (alrededor de 20 V) para inducir el efecto túnel, lo que permite a los electrones atravesar el óxido y ser atrapados en la puerta flotante. Esta carga atrapada altera la tensión de umbral (Vth) del transistor. Si Vth es suficientemente alta, el dispositivo no se encenderá, lo que representa un estado almacenado.

**Borrado:**
- El borrado, especialmente en las primeras EPROMs, se realizaba exponiendo la celda a luz UV a través de una ventanilla en el encapsulado, lo que liberaba la carga atrapada en la puerta flotante

**Lectura:** 
- Durante una operación de lectura, se aplica un voltaje a la puerta de control para determinar el estado de la celda de memoria. La presencia o ausencia de carga en la puerta flotante afecta la conductividad y, por lo tanto, se detecta como un valor lógico "0" o "1".
![[Pasted image 20231016112306.png|500]]
![[Pasted image 20240721102639.png]]
### Flotox
El transistor FLOTOX mejora al FAMOS modificando la puerta flotante para aprovechar las corrientes de efecto túnel (Fowler-Nordheim tunneling), lo cual permite realizar tanto la escritura como el borrado de manera eléctrica.
![[Pasted image 20240721182106.png]]
![[Pasted image 20231016112525.png|300]]
#### Aplicaciones
- **EEPROM (E^2PROM):** Utiliza el efecto túnel para escribir y borrar eléctricamente.
- **FLASH:** Aunque esencialmente es una EEPROM, la FLASH es más rápida y suele permitir borrados en bloques.

#### Funcionamiento
El FLOTOX aplica una tensión positiva o negativa para activar las corrientes de efecto túnel. Este proceso permite tanto la escritura como el borrado usando el mismo mecanismo eléctrico, lo que hace que las EEPROM sean más versátiles que las EPROM


### NOR Flash Memory con Floating-Gate
#### Borrado
![[Pasted image 20231016204840.png|400]]
#### Escritura
![[Pasted image 20231016204900.png|400]]

#### Lectura
![[Pasted image 20231016204924.png|400]]
### NAND Flash Memory
![[Pasted image 20240721094519.png]]
![[Pasted image 20240721094525.png]]
- Proglamable one pagina a la vez


## Memorias Volatiles(RAM)
### RAM (Random Access Memory)
Las memorias RAM permiten leer y escribir datos de manera rápida, pero son volátiles, lo que significa que pierden su contenido al perder la alimentación eléctrica.
##### Tipos de RAM
- **SRAM (Static RAM):** Usa bistables para almacenar datos, lo que proporciona una operación rápida pero ocupa más espacio y es más costosa. 
	- Pueden llegar a ocupar hasta 6 transistores.
	- Tienen terminacion diferencias
- **DRAM (Dynamic RAM):** Usa condensadores para almacenar datos, lo que permite una mayor densidad de almacenamiento, pero requiere ciclos de refresco periódicos.
	- Puede ser de 1 a 3 transistores.
	- Es lenta.
	- Terminacion unica.
##### Comparaciones
- **Densidad de Almacenamiento:** DRAM tiene una mayor densidad que SRAM.
- **Costo por Bit:** SRAM es más costosa debido a su mayor complejidad.
- **Aplicaciones:** SRAM se usa en cachés de microprocesadores debido a su velocidad, mientras que DRAM se usa como memoria principal debido a su mayor capacidad.


### SRAM
#### Estructura de la Celda
![[Pasted image 20231018161555.png|500]]
- **Celda 6T (6 Transistores):** La celda básica de SRAM consta de seis transistores. Dos transistores forman un latch, y cuatro transistores adicionales se utilizan para el acceso a la lectura y escritura.
    - **Latch:** Dos transistores PMOS y dos transistores NMOS forman un latch que puede mantener un estado estable (0 o 1) sin necesidad de refresco.
    - **Transistores de Acceso:** Dos transistores adicionales (generalmente NMOS) se conectan a las bit lines (BL) y a la word line (WL) para permitir el acceso a la celda durante las operaciones de lectura y escritura.

Esta celda almacena datos mediante el uso de dos inversores acoplados en cruz (cross-coupled inverters). El siguiente seria un diagrama de mas alto nivel de la celda:
![[Pasted image 20231018162349.png|300]]

##### Proceso de Lectura y Escritura
- **Lectura:**
    1. **Pre-carga:** Las bit lines se pre-cargan al mismo potencial (Vdd).
    2. **Activación:** Se activa la word line, conectando las bit lines al latch.
    3. **Diferencia de Voltaje:** El latch altera el voltaje de una de las bit lines, creando una diferencia de voltaje que se detecta para determinar el valor almacenado.
    - La celda SRAM de 6T debe mantener la estabilidad durante la lectura. Es crucial que el estado de A (una de las entradas de la celda) no cambie. Esto se logra mediante una adecuada relación de tamaños de transistores, donde N1 debe ser significativamente más grande que N2.

- **Escritura:**
    1. **Pre-carga:** Las bit lines se cargan diferencialmente con el valor a escribir.
    2. **Activación:** Se activa la word line, permitiendo que las bit lines impongan el nuevo valor en el latch.
    3. **Estabilización:** El latch se estabiliza en el nuevo valor.
	    - Durante este proceso, las líneas de bit fuerzan a la celda a cambiar su contenido por el nuevo valor deseado. La operación se basa en la superposición de la señal en la celda.
	    - Durante la escritura, es fundamental que la señal de entrada tenga la capacidad de superar la realimentación del inversor en la celda. Esto se logra al hacer que N2 sea mucho más grande que P1

##### Dual Port SRAM
![[Pasted image 20240721105924.png]]
La SRAM de doble puerto permite acceso simultáneo de lectura y escritura usando dos direcciones diferentes. Esto es especialmente útil en aplicaciones que requieren buffering de datos de alta velocidad, como procesamiento de imágenes y gráficos.
- Agregar más transistores de acceso a una memoria SRAM puede afectar la estabilidad de las lecturas.
- Las memorias SRAM de doble puerto permiten dos accesos independientes a la memoria:
  - Dos operaciones de lectura independientes.
  - O una operación de escritura diferencial (una palabra se escribe y la otra se borra).
- Para realizar dos lecturas y una escritura, se utiliza la multiplexación en el tiempo, es decir, una operación se realiza durante la fase 1 y la otra durante la fase 2 del ciclo de reloj.



##### Multi-Ported SRAM
![[Pasted image 20240721113032.png]]
- En las memorias SRAM de múltiples puertos, se aíslan las operaciones de lectura de los nodos de estado. Esto ayuda a evitar la interferencia entre múltiples lecturas.
- En lugar de utilizar líneas de bits diferencial, las memorias SRAM de múltiples puertos emplean líneas de bits de un solo extremo (single-ended bitlines) para ahorrar espacio y simplificar la implementación.



### DRAM(Dynamic RAM)

#### Celda 1T
**Celda 1T (1 Transistor):** La celda básica de DRAM consta de un solo transistor y un condensador. El transistor actúa como una puerta de acceso que controla el acceso al condensador donde se almacena la carga.
- **Transistor:** Controla el acceso al condensador durante las operaciones de lectura y escritura.
- **Condensador:** Almacena la carga (0 o 1). Su capacidad parásita es crucial para la retención de datos.
![[Pasted image 20240721112735.png]]
- La lectura es destructiva
	- Por lo tanto el ciclo de lectura debe ir seguido de uno de escritura
![[Pasted image 20231018165757.png|200]]

#### Celda 3T
Usa tres transistores para mejorar la fiabilidad y permitir lecturas no destructivas.
- **Transistores de Acceso:** Dos transistores controlan el acceso a la bit line de lectura y escritura.
- **Transistor de Almacenamiento:** Un tercer transistor ayuda a mantener el estado de la celda durante la lectura.
![[Pasted image 20240721112725.png]]
- Las lecturas no son destructivas
- El valor se guarda en el nodo X, este valor, cuando la logica es '1' es Vdd

#### Proceso de Lectura y Escritura
- **Lectura Destructiva en Celdas 1T:**
    1. **Pre-carga:** La bit line se pre-carga a un voltaje intermedio (Vdd/2).
    2. **Activación:** Se activa la word line, conectando el condensador a la bit line.
    3. **Transferencia de Carga:** La carga del condensador altera el voltaje de la bit line, que se detecta para determinar el valor almacenado.
    4. **Refresco:** Debido a la naturaleza destructiva de la lectura, el valor leído debe reescribirse inmediatamente en el condensador.
- **Celda de 3T:**
	- **Write:**
		- Se coloca en alto WWL permitiendo la conexion de BL1 y X por el transistor M1.
		- Esto permite que en la capacidad X se cargue el valor de la BL1
	- **Read:**
		- Se coloca en alto la linea RWL y tambien la linea BL2
		- La linea RWL activa el transistor M3, permitiendo una conexion entre M2 y BL2
		- Cuando X es 1, la linea BL2 se modifica al valor 0.
		- Cuando X es 0, la linea BL2 se mantiene en 1
			- Estamos viendo un valor negado a la salida de lectura
			- Este sistema nos ayuda a que el capacitor no este conectado con la linea en ningun momento de la lectura, por lo tanto, no pierde su valor

#### Ciclo de Refresco:
- **Necesidad:** Las celdas DRAM requieren ciclos de refresco periódicos para mantener los datos almacenados debido a la fuga de carga del condensador.
- **Frecuencia:** Los ciclos de refresco se realizan a intervalos regulares (normalmente cada pocos milisegundos).

#### Tecnologías Avanzadas
- **Trench Cell:** Utiliza una estructura vertical para el condensador, aumentando la densidad de almacenamiento.
    - **Estructura Vertical:** El condensador se forma en un pozo excavado en el sustrato de silicio, lo que permite una mayor densidad de celdas.
![[Pasted image 20240721112828.png]]

- **Stacked Capacitor Cell:** Utiliza una estructura de condensador apilado para maximizar la capacidad de almacenamiento en un área reducida.
    - **Estructura Apilada:** El condensador se forma en capas apiladas verticalmente, permitiendo un uso más eficiente del espacio disponible.

##### Arquitectura de Bit Line Abierta con Celdas Dummy
![[Pasted image 20240721113156.png]]
- **Celdas Dummy:** Estas celdas no almacenan datos pero se utilizan para equilibrar las bit lines y mejorar la fiabilidad del proceso de lectura.
    - **Bit Lines Diferenciales:** Las celdas dummy permiten que las bit lines se comporten de manera diferencial, mejorando la precisión de la lectura.

### Circuitos de Sensado

Utilizan pares diferenciales o bistables para amplificar las pequeñas diferencias de voltaje en las bit lines, mejorando la precisión de la lectura tanto en SRAM como en DRAM.

- **Pares Diferenciales:** Detectan pequeñas diferencias de voltaje entre las bit lines y las amplifican para determinar el valor almacenado.
- **Bistables:** Utilizados en SRAM para proporcionar una señal clara y estable durante la lectura.
### Observaciones

**Necesidad de Amplificador de Sentido:**
- Las memorias DRAM de 1T requieren un amplificador de sentido (sense amplifier) para cada línea de bit. Esto se debe a que la lectura implica la redistribución de carga y es destructiva, lo que significa que se necesita un amplificador para leer los datos.

**Celdas de Memoria de un Solo Extremo:**
- A diferencia de las celdas SRAM, las celdas de memoria DRAM de 1T son de un solo extremo, lo que significa que no tienen una parte complementaria en la que se almacena un valor inverso. Esto hace que la lectura y escritura sean más desafiantes.

**Lectura Destructiva y Operaciones de Refresco:**
- La lectura de una celda de memoria DRAM de 1T es destructiva, lo que significa que se pierde la carga almacenada en la celda durante la lectura. Para garantizar el correcto funcionamiento, es necesario realizar operaciones de refresco periódicas para restaurar los datos.

**Necesidad de Capacidad Adicional:**
- A diferencia de las celdas SRAM, las celdas DRAM de 1T requieren la presencia de una capacitancia adicional que debe ser incluida explícitamente en el diseño. Esta capacitancia es esencial para el funcionamiento de la celda.

**Bootstrapping para Evitar Pérdida de Voltaje:**
- Cuando se escribe un "1" en una celda DRAM de 1T, se pierde un cierto valor de voltaje umbral. Para evitar esta pérdida de carga, se utiliza una técnica llamada bootstrapping en la que las líneas de palabra se elevan a un valor más alto que VDD.







## Referencias
### Notas relacionadas
- **Nota:**[[Dispositivos electrónicos]]
	- **Relacion-Reflexion:** Esta nota de memoria se podria ver como una continuacion de lo aprendido en dispositivos electronicos
		- Me parece muy necesario aprender como funcionan estos dispositivos y tuve que llegar a italia para aprenderlo, muy loco

