TimeQuest Timing Analyzer report for PRJ_DSD
Tue Jun 13 16:59:01 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk'
 27. Fast Model Setup: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 28. Fast Model Hold: 'clk'
 29. Fast Model Hold: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Fast Model Minimum Pulse Width: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PRJ_DSD                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5AF256I8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                          ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DIV_clk:DIV_CLK_PORTMAP|temp } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------+
; Slow Model Fmax Summary                                            ;
+------------+-----------------+------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note ;
+------------+-----------------+------------------------------+------+
; 78.75 MHz  ; 78.75 MHz       ; clk                          ;      ;
; 138.99 MHz ; 138.99 MHz      ; DIV_clk:DIV_CLK_PORTMAP|temp ;      ;
+------------+-----------------+------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow Model Setup Summary                               ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; clk                          ; -11.699 ; -680.209      ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; -6.195  ; -126.461      ;
+------------------------------+---------+---------------+


+-------------------------------------------------------+
; Slow Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -2.561 ; -2.561        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.499  ; 0.000         ;
+------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.941 ; -128.081      ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; -0.742 ; -34.132       ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                  ;
+---------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.699 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 12.720     ;
; -11.699 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 12.720     ;
; -11.605 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 12.626     ;
; -11.605 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 12.626     ;
; -11.406 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 12.427     ;
; -11.406 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 12.427     ;
; -11.332 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; -0.022     ; 12.350     ;
; -11.257 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 12.278     ;
; -11.257 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 12.278     ;
; -11.238 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 12.275     ;
; -11.238 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ; clk          ; clk         ; 1.000        ; -0.003     ; 12.275     ;
; -11.238 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; -0.022     ; 12.256     ;
; -11.237 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.003     ; 12.274     ;
; -11.237 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 12.274     ;
; -11.235 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 12.272     ;
; -11.234 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 12.271     ;
; -11.231 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 12.268     ;
; -11.228 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; -0.003     ; 12.265     ;
; -11.226 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 12.263     ;
; -11.222 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.003     ; 12.259     ;
; -11.222 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 12.259     ;
; -11.172 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ; clk          ; clk         ; 1.000        ; -0.019     ; 12.193     ;
; -11.144 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 12.181     ;
; -11.144 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ; clk          ; clk         ; 1.000        ; -0.003     ; 12.181     ;
; -11.143 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.003     ; 12.180     ;
; -11.143 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 12.180     ;
; -11.141 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 12.178     ;
; -11.140 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 12.177     ;
; -11.137 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 12.174     ;
; -11.134 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; -0.003     ; 12.171     ;
; -11.132 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 12.169     ;
; -11.128 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.003     ; 12.165     ;
; -11.128 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 12.165     ;
; -11.098 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.016     ; 12.122     ;
; -11.098 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.016     ; 12.122     ;
; -11.078 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ; clk          ; clk         ; 1.000        ; -0.019     ; 12.099     ;
; -11.039 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; -0.022     ; 12.057     ;
; -10.996 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 12.017     ;
; -10.996 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 12.017     ;
; -10.971 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; -0.024     ; 11.987     ;
; -10.971 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; -0.024     ; 11.987     ;
; -10.971 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ; clk          ; clk         ; 1.000        ; -0.024     ; 11.987     ;
; -10.966 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.989     ;
; -10.965 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.988     ;
; -10.965 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.988     ;
; -10.965 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.988     ;
; -10.964 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.987     ;
; -10.963 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.986     ;
; -10.963 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.986     ;
; -10.961 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.984     ;
; -10.945 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.982     ;
; -10.945 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.982     ;
; -10.944 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.003     ; 11.981     ;
; -10.944 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 11.981     ;
; -10.942 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.979     ;
; -10.941 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.978     ;
; -10.938 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 11.975     ;
; -10.935 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; -0.003     ; 11.972     ;
; -10.933 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.970     ;
; -10.929 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.003     ; 11.966     ;
; -10.929 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.966     ;
; -10.890 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; -0.022     ; 11.908     ;
; -10.879 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ; clk          ; clk         ; 1.000        ; -0.019     ; 11.900     ;
; -10.877 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; -0.024     ; 11.893     ;
; -10.877 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; -0.024     ; 11.893     ;
; -10.877 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ; clk          ; clk         ; 1.000        ; -0.024     ; 11.893     ;
; -10.872 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.895     ;
; -10.871 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.894     ;
; -10.871 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.894     ;
; -10.871 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.894     ;
; -10.870 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.893     ;
; -10.869 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.892     ;
; -10.869 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.892     ;
; -10.867 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.890     ;
; -10.802 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; -0.022     ; 11.820     ;
; -10.796 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.833     ;
; -10.796 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.833     ;
; -10.795 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.003     ; 11.832     ;
; -10.795 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 11.832     ;
; -10.793 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.830     ;
; -10.792 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.829     ;
; -10.789 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 11.826     ;
; -10.786 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; -0.003     ; 11.823     ;
; -10.784 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.821     ;
; -10.780 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.003     ; 11.817     ;
; -10.780 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 11.817     ;
; -10.766 ; LCD_CT:LCD_CT_PORTMAP|clk_count[6] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.016     ; 11.790     ;
; -10.766 ; LCD_CT:LCD_CT_PORTMAP|clk_count[6] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.016     ; 11.790     ;
; -10.731 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; -0.019     ; 11.752     ;
; -10.730 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ; clk          ; clk         ; 1.000        ; -0.019     ; 11.751     ;
; -10.708 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; -0.022     ; 11.726     ;
; -10.678 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; -0.024     ; 11.694     ;
; -10.678 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; -0.024     ; 11.694     ;
; -10.678 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ; clk          ; clk         ; 1.000        ; -0.024     ; 11.694     ;
; -10.673 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.696     ;
; -10.672 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.695     ;
; -10.672 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.695     ;
; -10.672 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.695     ;
; -10.671 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.016     ; 11.695     ;
; -10.671 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.016     ; 11.695     ;
+---------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                                                           ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -6.195 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 7.235      ;
; -6.169 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 7.209      ;
; -6.122 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 7.162      ;
; -6.096 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 7.136      ;
; -6.004 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 7.049      ;
; -6.004 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 7.049      ;
; -6.003 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 7.048      ;
; -6.003 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 7.048      ;
; -6.003 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 7.048      ;
; -6.002 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 7.047      ;
; -6.002 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 7.047      ;
; -5.931 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 6.976      ;
; -5.931 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 6.976      ;
; -5.930 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 6.975      ;
; -5.930 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 6.975      ;
; -5.930 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 6.975      ;
; -5.929 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 6.974      ;
; -5.929 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 6.974      ;
; -5.880 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.915      ;
; -5.854 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.889      ;
; -5.696 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.731      ;
; -5.689 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.729      ;
; -5.689 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.729      ;
; -5.688 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.728      ;
; -5.688 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.728      ;
; -5.688 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.728      ;
; -5.687 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.727      ;
; -5.687 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.727      ;
; -5.670 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.705      ;
; -5.608 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.648      ;
; -5.580 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.620      ;
; -5.579 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.619      ;
; -5.578 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.618      ;
; -5.578 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.618      ;
; -5.578 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.618      ;
; -5.577 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.617      ;
; -5.575 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.615      ;
; -5.574 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.614      ;
; -5.574 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.614      ;
; -5.535 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.575      ;
; -5.514 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.549      ;
; -5.507 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.547      ;
; -5.506 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.546      ;
; -5.505 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.545      ;
; -5.505 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.545      ;
; -5.505 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.545      ;
; -5.505 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.545      ;
; -5.505 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.545      ;
; -5.504 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.544      ;
; -5.504 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.544      ;
; -5.504 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.544      ;
; -5.504 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.544      ;
; -5.503 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.543      ;
; -5.503 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.543      ;
; -5.502 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.542      ;
; -5.501 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.541      ;
; -5.501 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.541      ;
; -5.488 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.523      ;
; -5.427 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.467      ;
; -5.426 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.466      ;
; -5.422 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.462      ;
; -5.354 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.394      ;
; -5.353 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.393      ;
; -5.351 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.386      ;
; -5.349 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.389      ;
; -5.325 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.360      ;
; -5.323 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.363      ;
; -5.323 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.363      ;
; -5.322 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.362      ;
; -5.322 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.362      ;
; -5.322 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.362      ;
; -5.321 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.361      ;
; -5.321 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.361      ;
; -5.314 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.349      ;
; -5.293 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.328      ;
; -5.288 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.323      ;
; -5.265 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.300      ;
; -5.264 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.299      ;
; -5.263 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.298      ;
; -5.263 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.298      ;
; -5.263 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.298      ;
; -5.262 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.297      ;
; -5.260 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.295      ;
; -5.259 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.294      ;
; -5.259 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.294      ;
; -5.227 ; ADC_0808:ADC_PORTMAP|cnt[7] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.262      ;
; -5.201 ; ADC_0808:ADC_PORTMAP|cnt[7] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.236      ;
; -5.160 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.200      ;
; -5.160 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.200      ;
; -5.159 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.199      ;
; -5.159 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.199      ;
; -5.159 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.199      ;
; -5.158 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.198      ;
; -5.158 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.198      ;
; -5.156 ; ADC_0808:ADC_PORTMAP|cnt[8] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.191      ;
; -5.130 ; ADC_0808:ADC_PORTMAP|cnt[8] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 6.165      ;
; -5.123 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.163      ;
; -5.123 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.163      ;
; -5.122 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.162      ;
; -5.122 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 6.162      ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                               ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -2.561 ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp ; clk         ; 0.000        ; 2.756      ; 0.805      ;
; -2.061 ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp ; clk         ; -0.500       ; 2.756      ; 0.805      ;
; 0.499  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; LCD_CT:LCD_CT_PORTMAP|rs                  ; LCD_CT:LCD_CT_PORTMAP|rs                  ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.778  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.084      ;
; 0.789  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.095      ;
; 0.952  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 1.102  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; -0.002     ; 1.406      ;
; 1.156  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.464      ;
; 1.159  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.467      ;
; 1.166  ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.178  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[4]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.486      ;
; 1.178  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[5]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.486      ;
; 1.183  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[7]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.491      ;
; 1.184  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[3]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.492      ;
; 1.184  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[6]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.492      ;
; 1.195  ; UART_tx:UART_PORTMAP|index[2]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.201  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.507      ;
; 1.204  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.510      ;
; 1.221  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.227  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.533      ;
; 1.239  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.252  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; -0.002     ; 1.556      ;
; 1.271  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.577      ;
; 1.285  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.591      ;
; 1.286  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.592      ;
; 1.482  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.788      ;
; 1.552  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.858      ;
; 1.557  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; -0.013     ; 1.850      ;
; 1.582  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.890      ;
; 1.582  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.890      ;
; 1.593  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[0]               ; clk                          ; clk         ; 0.000        ; 0.003      ; 1.902      ;
; 1.619  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[12]              ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.927      ;
; 1.620  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[9]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.928      ;
; 1.622  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[8]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.930      ;
; 1.622  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[11]              ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.930      ;
; 1.624  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[10]              ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.932      ;
; 1.625  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[2]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.933      ;
; 1.718  ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.024      ;
; 1.724  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.030      ;
; 1.744  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.050      ;
; 1.756  ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.062      ;
; 1.798  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.104      ;
; 1.802  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.108      ;
; 1.814  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]        ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.120      ;
; 1.817  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|clk_count[30]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.123      ;
; 1.818  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]        ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.124      ;
; 1.819  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]        ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.125      ;
; 1.861  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[1]               ; clk                          ; clk         ; 0.000        ; 0.003      ; 2.170      ;
; 1.899  ; LCD_CT:LCD_CT_PORTMAP|e                   ; LCD_CT:LCD_CT_PORTMAP|e                   ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.205      ;
; 1.901  ; UART_tx:UART_PORTMAP|cnt[1]               ; UART_tx:UART_PORTMAP|cnt[1]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.207      ;
; 1.923  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.229      ;
; 1.938  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.244      ;
; 1.940  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.246      ;
; 1.950  ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.256      ;
; 1.970  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]       ; clk                          ; clk         ; 0.000        ; -0.009     ; 2.267      ;
; 1.972  ; UART_tx:UART_PORTMAP|TX                   ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.278      ;
; 1.980  ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.286      ;
; 2.010  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]       ; clk                          ; clk         ; 0.000        ; -0.009     ; 2.307      ;
; 2.020  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]       ; clk                          ; clk         ; 0.000        ; -0.011     ; 2.315      ;
; 2.020  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]       ; clk                          ; clk         ; 0.000        ; -0.011     ; 2.315      ;
; 2.020  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5]       ; clk                          ; clk         ; 0.000        ; -0.011     ; 2.315      ;
; 2.023  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.329      ;
; 2.028  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.334      ;
; 2.036  ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.342      ;
; 2.054  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; clk                          ; clk         ; 0.000        ; 0.013      ; 2.373      ;
; 2.060  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; -0.002     ; 2.364      ;
; 2.093  ; UART_tx:UART_PORTMAP|index[2]             ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; -0.002     ; 2.397      ;
; 2.112  ; UART_tx:UART_PORTMAP|cnt[0]               ; UART_tx:UART_PORTMAP|cnt[0]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.418      ;
; 2.130  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.436      ;
; 2.131  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]        ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.437      ;
; 2.134  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|clk_count[30]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.440      ;
; 2.135  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]        ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.441      ;
; 2.136  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]        ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.138  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.444      ;
; 2.166  ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.472      ;
; 2.170  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.476      ;
; 2.171  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.477      ;
; 2.185  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.491      ;
; 2.202  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|cnt[2]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 2.510      ;
; 2.202  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|cnt[3]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 2.510      ;
; 2.202  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|cnt[4]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 2.510      ;
; 2.202  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|cnt[5]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 2.510      ;
; 2.202  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|cnt[6]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 2.510      ;
; 2.202  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|cnt[7]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 2.510      ;
; 2.202  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|cnt[8]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 2.510      ;
; 2.202  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|cnt[9]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 2.510      ;
; 2.202  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|cnt[10]              ; clk                          ; clk         ; 0.000        ; 0.002      ; 2.510      ;
; 2.202  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|cnt[11]              ; clk                          ; clk         ; 0.000        ; 0.002      ; 2.510      ;
; 2.202  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|cnt[12]              ; clk                          ; clk         ; 0.000        ; 0.002      ; 2.510      ;
; 2.204  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]        ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.510      ;
; 2.204  ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 2.510      ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                                                            ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.499 ; ADC_0808:ADC_PORTMAP|start   ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_0808:ADC_PORTMAP|flag    ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.805      ;
; 1.768 ; ADC_0808:ADC_PORTMAP|flag    ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.074      ;
; 1.946 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.252      ;
; 2.095 ; ADC_0808:ADC_PORTMAP|oe      ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.401      ;
; 2.162 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.468      ;
; 2.165 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.471      ;
; 2.221 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.527      ;
; 2.222 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.528      ;
; 2.224 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.530      ;
; 2.224 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.530      ;
; 2.228 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.534      ;
; 2.231 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.537      ;
; 2.232 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.538      ;
; 2.238 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.544      ;
; 2.313 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.619      ;
; 2.318 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.624      ;
; 2.321 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.627      ;
; 2.380 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.686      ;
; 2.381 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.687      ;
; 2.440 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.746      ;
; 2.441 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.747      ;
; 2.461 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.767      ;
; 2.496 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.802      ;
; 2.655 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.961      ;
; 2.667 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.973      ;
; 2.697 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.003      ;
; 2.703 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.009      ;
; 2.703 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.009      ;
; 2.726 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.032      ;
; 2.740 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.046      ;
; 2.744 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.045      ;
; 2.784 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.090      ;
; 2.790 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.096      ;
; 2.796 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.102      ;
; 2.803 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.104      ;
; 2.808 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.114      ;
; 2.815 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.116      ;
; 2.818 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.124      ;
; 2.827 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.133      ;
; 2.848 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.154      ;
; 2.854 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.160      ;
; 2.854 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.160      ;
; 2.858 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.164      ;
; 2.858 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.164      ;
; 2.858 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.164      ;
; 2.874 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.175      ;
; 2.883 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.189      ;
; 2.902 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.203      ;
; 2.903 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.209      ;
; 2.904 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 3.215      ;
; 2.905 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 3.216      ;
; 2.905 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 3.216      ;
; 2.906 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 3.217      ;
; 2.906 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 3.217      ;
; 2.907 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 3.218      ;
; 2.907 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 3.218      ;
; 2.915 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.216      ;
; 2.939 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.240      ;
; 2.961 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.262      ;
; 2.966 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.272      ;
; 2.980 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.286      ;
; 2.986 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.287      ;
; 2.989 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.290      ;
; 2.990 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.296      ;
; 2.998 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.299      ;
; 3.000 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.306      ;
; 3.073 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.374      ;
; 3.085 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.391      ;
; 3.102 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.403      ;
; 3.110 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.411      ;
; 3.129 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.435      ;
; 3.131 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.432      ;
; 3.134 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.440      ;
; 3.137 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.443      ;
; 3.150 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.456      ;
; 3.161 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.462      ;
; 3.171 ; ADC_0808:ADC_PORTMAP|cnt[13] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.477      ;
; 3.172 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.478      ;
; 3.184 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.490      ;
; 3.196 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.502      ;
; 3.202 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.503      ;
; 3.230 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.536      ;
; 3.235 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.541      ;
; 3.238 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.544      ;
; 3.243 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.549      ;
; 3.248 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.554      ;
; 3.251 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.557      ;
; 3.256 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.562      ;
; 3.257 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.563      ;
; 3.266 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.567      ;
; 3.269 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.575      ;
; 3.273 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.574      ;
; 3.284 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.585      ;
; 3.289 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.590      ;
; 3.295 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 3.606      ;
; 3.310 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.616      ;
; 3.311 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.617      ;
; 3.326 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 3.627      ;
; 3.338 ; ADC_0808:ADC_PORTMAP|cnt[13] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 3.644      ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|e             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|e             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|line          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[10]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[10]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[11]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[11]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[12]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[12]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[13]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[13]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[14]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[14]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[15]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[15]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[16]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[16]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[17]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[17]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[18]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[18]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[8]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[8]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[9]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[9]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|flag             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|flag             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|oe               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|oe               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start_alarm      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start_alarm      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|flag|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|flag|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|oe|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|oe|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start_alarm|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start_alarm|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+-------+-------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.762 ; 5.762 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.000 ; 5.000 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.399 ; 5.399 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.164 ; 5.164 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.762 ; 5.762 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.721 ; 0.721 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.253 ; 1.253 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.821 ; 4.821 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.886 ; 0.886 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.525 ; 5.525 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; 6.943 ; 6.943 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; 6.943 ; 6.943 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; 6.705 ; 6.705 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; 6.374 ; 6.374 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; 6.453 ; 6.453 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; 3.273 ; 3.273 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; 3.237 ; 3.237 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; 6.669 ; 6.669 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; 2.355 ; 2.355 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; 6.203 ; 6.203 ; Rise       ; clk                          ;
; start_TX        ; clk                          ; 6.790 ; 6.790 ; Rise       ; clk                          ;
+-----------------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; -0.455 ; -0.455 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -4.734 ; -4.734 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -5.133 ; -5.133 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -4.898 ; -4.898 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -5.496 ; -5.496 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -0.455 ; -0.455 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -0.987 ; -0.987 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -4.555 ; -4.555 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -0.620 ; -0.620 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; -4.636 ; -4.636 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; -2.089 ; -2.089 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; -6.677 ; -6.677 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; -6.439 ; -6.439 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; -6.108 ; -6.108 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; -6.187 ; -6.187 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; -3.007 ; -3.007 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; -2.971 ; -2.971 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; -6.403 ; -6.403 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; -2.089 ; -2.089 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; -4.156 ; -4.156 ; Rise       ; clk                          ;
; start_TX        ; clk                          ; -4.022 ; -4.022 ; Rise       ; clk                          ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; ale               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.015 ; 7.015 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe                ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.048 ; 7.048 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC         ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.005 ; 7.005 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_alarm_light ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.561 ; 7.561 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX                ; clk                          ; 7.638 ; 7.638 ; Rise       ; clk                          ;
; e                 ; clk                          ; 8.263 ; 8.263 ; Rise       ; clk                          ;
; lcd_data_x[*]     ; clk                          ; 8.081 ; 8.081 ; Rise       ; clk                          ;
;  lcd_data_x[0]    ; clk                          ; 8.081 ; 8.081 ; Rise       ; clk                          ;
;  lcd_data_x[1]    ; clk                          ; 7.619 ; 7.619 ; Rise       ; clk                          ;
;  lcd_data_x[2]    ; clk                          ; 7.506 ; 7.506 ; Rise       ; clk                          ;
;  lcd_data_x[3]    ; clk                          ; 7.281 ; 7.281 ; Rise       ; clk                          ;
;  lcd_data_x[4]    ; clk                          ; 7.965 ; 7.965 ; Rise       ; clk                          ;
;  lcd_data_x[5]    ; clk                          ; 7.958 ; 7.958 ; Rise       ; clk                          ;
;  lcd_data_x[6]    ; clk                          ; 8.061 ; 8.061 ; Rise       ; clk                          ;
;  lcd_data_x[7]    ; clk                          ; 7.622 ; 7.622 ; Rise       ; clk                          ;
; rs                ; clk                          ; 7.712 ; 7.712 ; Rise       ; clk                          ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; ale               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.015 ; 7.015 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe                ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.048 ; 7.048 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC         ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.005 ; 7.005 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_alarm_light ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.561 ; 7.561 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX                ; clk                          ; 7.638 ; 7.638 ; Rise       ; clk                          ;
; e                 ; clk                          ; 8.263 ; 8.263 ; Rise       ; clk                          ;
; lcd_data_x[*]     ; clk                          ; 7.281 ; 7.281 ; Rise       ; clk                          ;
;  lcd_data_x[0]    ; clk                          ; 8.081 ; 8.081 ; Rise       ; clk                          ;
;  lcd_data_x[1]    ; clk                          ; 7.619 ; 7.619 ; Rise       ; clk                          ;
;  lcd_data_x[2]    ; clk                          ; 7.506 ; 7.506 ; Rise       ; clk                          ;
;  lcd_data_x[3]    ; clk                          ; 7.281 ; 7.281 ; Rise       ; clk                          ;
;  lcd_data_x[4]    ; clk                          ; 7.965 ; 7.965 ; Rise       ; clk                          ;
;  lcd_data_x[5]    ; clk                          ; 7.958 ; 7.958 ; Rise       ; clk                          ;
;  lcd_data_x[6]    ; clk                          ; 8.061 ; 8.061 ; Rise       ; clk                          ;
;  lcd_data_x[7]    ; clk                          ; 7.622 ; 7.622 ; Rise       ; clk                          ;
; rs                ; clk                          ; 7.712 ; 7.712 ; Rise       ; clk                          ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------+
; Fast Model Setup Summary                              ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.217 ; -160.748      ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; -1.230 ; -24.212       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.304 ; -1.304        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.203  ; 0.000         ;
+------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.380 ; -86.380       ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; -0.500 ; -23.000       ;
+------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.217 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.229      ;
; -3.217 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.229      ;
; -3.177 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.189      ;
; -3.177 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.189      ;
; -3.112 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; -0.020     ; 4.122      ;
; -3.112 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.124      ;
; -3.112 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.124      ;
; -3.072 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; -0.020     ; 4.082      ;
; -3.055 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.067      ;
; -3.055 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.067      ;
; -3.017 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.029      ;
; -3.010 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.015     ; 4.025      ;
; -3.010 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.015     ; 4.025      ;
; -3.007 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; -0.020     ; 4.017      ;
; -3.006 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; -0.022     ; 4.014      ;
; -3.006 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; -0.022     ; 4.014      ;
; -3.006 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ; clk          ; clk         ; 1.000        ; -0.022     ; 4.014      ;
; -2.993 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 4.020      ;
; -2.993 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ; clk          ; clk         ; 1.000        ; -0.003     ; 4.020      ;
; -2.992 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.003     ; 4.019      ;
; -2.992 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 4.019      ;
; -2.990 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 4.017      ;
; -2.989 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 4.016      ;
; -2.986 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 4.013      ;
; -2.984 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; -0.003     ; 4.011      ;
; -2.980 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 4.007      ;
; -2.977 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.003     ; 4.004      ;
; -2.977 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 4.004      ;
; -2.977 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ; clk          ; clk         ; 1.000        ; -0.018     ; 3.989      ;
; -2.970 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.018     ; 3.982      ;
; -2.970 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.018     ; 3.982      ;
; -2.966 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; -0.022     ; 3.974      ;
; -2.966 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; -0.022     ; 3.974      ;
; -2.966 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ; clk          ; clk         ; 1.000        ; -0.022     ; 3.974      ;
; -2.953 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.980      ;
; -2.953 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.980      ;
; -2.952 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.979      ;
; -2.952 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.979      ;
; -2.950 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; -0.020     ; 3.960      ;
; -2.950 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.977      ;
; -2.949 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.976      ;
; -2.946 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.973      ;
; -2.944 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.971      ;
; -2.940 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.967      ;
; -2.937 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.964      ;
; -2.937 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.964      ;
; -2.918 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.937      ;
; -2.918 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.937      ;
; -2.918 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.937      ;
; -2.918 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.937      ;
; -2.917 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.936      ;
; -2.916 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.935      ;
; -2.916 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.935      ;
; -2.915 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.934      ;
; -2.912 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ; clk          ; clk         ; 1.000        ; -0.018     ; 3.924      ;
; -2.905 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 3.918      ;
; -2.901 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; -0.022     ; 3.909      ;
; -2.901 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; -0.022     ; 3.909      ;
; -2.901 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ; clk          ; clk         ; 1.000        ; -0.022     ; 3.909      ;
; -2.888 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.915      ;
; -2.888 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.915      ;
; -2.887 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.914      ;
; -2.887 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.914      ;
; -2.885 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.912      ;
; -2.884 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.911      ;
; -2.881 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.908      ;
; -2.880 ; LCD_CT:LCD_CT_PORTMAP|clk_count[6] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.015     ; 3.895      ;
; -2.880 ; LCD_CT:LCD_CT_PORTMAP|clk_count[6] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.015     ; 3.895      ;
; -2.879 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.906      ;
; -2.878 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.897      ;
; -2.878 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.897      ;
; -2.878 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.897      ;
; -2.878 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.897      ;
; -2.877 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.896      ;
; -2.876 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.895      ;
; -2.876 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.895      ;
; -2.875 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.902      ;
; -2.875 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.894      ;
; -2.872 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.899      ;
; -2.872 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.899      ;
; -2.865 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; -0.020     ; 3.875      ;
; -2.855 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ; clk          ; clk         ; 1.000        ; -0.018     ; 3.867      ;
; -2.844 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; -0.022     ; 3.852      ;
; -2.844 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; -0.022     ; 3.852      ;
; -2.844 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ; clk          ; clk         ; 1.000        ; -0.022     ; 3.852      ;
; -2.835 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.015     ; 3.850      ;
; -2.835 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.015     ; 3.850      ;
; -2.831 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.858      ;
; -2.831 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.858      ;
; -2.830 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.857      ;
; -2.830 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.857      ;
; -2.828 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.855      ;
; -2.827 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.854      ;
; -2.824 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.851      ;
; -2.822 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.849      ;
; -2.818 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.845      ;
; -2.815 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.842      ;
; -2.815 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.842      ;
; -2.813 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.832      ;
; -2.813 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ; clk          ; clk         ; 1.000        ; -0.011     ; 3.832      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                                                           ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.230 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.260      ;
; -1.220 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.250      ;
; -1.205 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.235      ;
; -1.204 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.229      ;
; -1.195 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.225      ;
; -1.194 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.219      ;
; -1.176 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 2.211      ;
; -1.176 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 2.211      ;
; -1.176 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 2.211      ;
; -1.175 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 2.210      ;
; -1.175 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 2.210      ;
; -1.175 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 2.210      ;
; -1.174 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 2.209      ;
; -1.151 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 2.186      ;
; -1.151 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 2.186      ;
; -1.151 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 2.186      ;
; -1.150 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.180      ;
; -1.150 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.180      ;
; -1.150 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.180      ;
; -1.150 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 2.185      ;
; -1.150 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 2.185      ;
; -1.150 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 2.185      ;
; -1.149 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.179      ;
; -1.149 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.179      ;
; -1.149 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.179      ;
; -1.149 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.005      ; 2.184      ;
; -1.148 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.178      ;
; -1.125 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.150      ;
; -1.115 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.140      ;
; -1.071 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.101      ;
; -1.071 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.101      ;
; -1.071 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.101      ;
; -1.070 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.100      ;
; -1.070 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.100      ;
; -1.070 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.100      ;
; -1.069 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.099      ;
; -1.063 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.093      ;
; -1.052 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.082      ;
; -1.051 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.081      ;
; -1.051 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.076      ;
; -1.050 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.080      ;
; -1.050 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.080      ;
; -1.049 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.079      ;
; -1.048 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.078      ;
; -1.048 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.078      ;
; -1.047 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.077      ;
; -1.047 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.077      ;
; -1.041 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.066      ;
; -1.038 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.068      ;
; -1.037 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.062      ;
; -1.027 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.057      ;
; -1.026 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.051      ;
; -1.026 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.056      ;
; -1.025 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.050      ;
; -1.025 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.055      ;
; -1.025 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.055      ;
; -1.024 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.049      ;
; -1.024 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.049      ;
; -1.024 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.054      ;
; -1.023 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.048      ;
; -1.023 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.053      ;
; -1.023 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.053      ;
; -1.022 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.047      ;
; -1.022 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.047      ;
; -1.022 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.052      ;
; -1.022 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.052      ;
; -1.021 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.046      ;
; -1.021 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.046      ;
; -1.012 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.042      ;
; -1.011 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.041      ;
; -1.007 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.037      ;
; -0.997 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.027      ;
; -0.997 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.027      ;
; -0.997 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.027      ;
; -0.996 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.026      ;
; -0.996 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.026      ;
; -0.996 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.026      ;
; -0.995 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.025      ;
; -0.988 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.013      ;
; -0.987 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.017      ;
; -0.986 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.011      ;
; -0.986 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.016      ;
; -0.985 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.010      ;
; -0.982 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.012      ;
; -0.981 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.006      ;
; -0.978 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 2.003      ;
; -0.965 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 1.990      ;
; -0.958 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 1.983      ;
; -0.955 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 1.980      ;
; -0.947 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 1.972      ;
; -0.946 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 1.971      ;
; -0.945 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 1.970      ;
; -0.945 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 1.970      ;
; -0.944 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 1.969      ;
; -0.943 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 1.968      ;
; -0.943 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 1.968      ;
; -0.942 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 1.967      ;
; -0.942 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.005     ; 1.967      ;
; -0.934 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 1.964      ;
; -0.934 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 1.964      ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                               ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.304 ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp ; clk         ; 0.000        ; 1.372      ; 0.351      ;
; -0.804 ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp ; clk         ; -0.500       ; 1.372      ; 0.351      ;
; 0.203  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203  ; LCD_CT:LCD_CT_PORTMAP|rs                  ; LCD_CT:LCD_CT_PORTMAP|rs                  ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.244  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.247  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.290  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.438      ;
; 0.328  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; -0.001     ; 0.475      ;
; 0.353  ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.501      ;
; 0.356  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.504      ;
; 0.356  ; UART_tx:UART_PORTMAP|index[2]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.504      ;
; 0.358  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.506      ;
; 0.367  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.370  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[4]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.520      ;
; 0.370  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[5]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.520      ;
; 0.370  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.370  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; -0.001     ; 0.517      ;
; 0.371  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.374  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[6]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.524      ;
; 0.374  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[7]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.524      ;
; 0.375  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[3]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.525      ;
; 0.377  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.380  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.530      ;
; 0.381  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.531      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.415  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.563      ;
; 0.420  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.568      ;
; 0.470  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; -0.013     ; 0.605      ;
; 0.471  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.621      ;
; 0.472  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.622      ;
; 0.479  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[0]               ; clk                          ; clk         ; 0.000        ; 0.003      ; 0.630      ;
; 0.494  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.642      ;
; 0.500  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[12]              ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.650      ;
; 0.501  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[9]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.651      ;
; 0.502  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[8]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.652      ;
; 0.502  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[11]              ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.652      ;
; 0.503  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[10]              ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.653      ;
; 0.504  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[2]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.654      ;
; 0.504  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.517  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.524  ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.672      ;
; 0.526  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]        ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.674      ;
; 0.527  ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.675      ;
; 0.529  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]        ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.529  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|clk_count[30]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.530  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]        ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.530  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.539  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[1]               ; clk                          ; clk         ; 0.000        ; 0.003      ; 0.690      ;
; 0.540  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.552  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.559  ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.707      ;
; 0.562  ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.710      ;
; 0.564  ; LCD_CT:LCD_CT_PORTMAP|e                   ; LCD_CT:LCD_CT_PORTMAP|e                   ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.712      ;
; 0.564  ; UART_tx:UART_PORTMAP|cnt[1]               ; UART_tx:UART_PORTMAP|cnt[1]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.712      ;
; 0.577  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.725      ;
; 0.585  ; UART_tx:UART_PORTMAP|TX                   ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.588  ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.596  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.744      ;
; 0.597  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]       ; clk                          ; clk         ; 0.000        ; -0.007     ; 0.738      ;
; 0.601  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; -0.001     ; 0.748      ;
; 0.605  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; clk                          ; clk         ; 0.000        ; 0.013      ; 0.766      ;
; 0.606  ; UART_tx:UART_PORTMAP|index[2]             ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; -0.001     ; 0.753      ;
; 0.607  ; UART_tx:UART_PORTMAP|cnt[0]               ; UART_tx:UART_PORTMAP|cnt[0]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.755      ;
; 0.610  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.758      ;
; 0.616  ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.764      ;
; 0.619  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.767      ;
; 0.621  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]        ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.769      ;
; 0.624  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]        ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.772      ;
; 0.624  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|clk_count[30]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.772      ;
; 0.625  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.773      ;
; 0.625  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]        ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.773      ;
; 0.627  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.775      ;
; 0.630  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.778      ;
; 0.635  ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.645  ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; -0.002     ; 0.791      ;
; 0.647  ; UART_tx:UART_PORTMAP|cnt[2]               ; UART_tx:UART_PORTMAP|cnt[2]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.647  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.647  ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; -0.002     ; 0.793      ;
; 0.648  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]        ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.650  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|clk_count[12]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.654  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|clk_count[28]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.654  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|clk_count[29]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.654  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.655  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|clk_count[27]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.655  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]        ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.656  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|clk_count[23]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.658  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.660  ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.660  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.661  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.663  ; DIV_clk:DIV_CLK_PORTMAP|cnt[5]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[5]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.664  ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                                                            ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.203 ; ADC_0808:ADC_PORTMAP|start   ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; ADC_0808:ADC_PORTMAP|flag    ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.351      ;
; 0.511 ; ADC_0808:ADC_PORTMAP|flag    ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.659      ;
; 0.586 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.734      ;
; 0.610 ; ADC_0808:ADC_PORTMAP|oe      ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.758      ;
; 0.614 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.762      ;
; 0.614 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.762      ;
; 0.629 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.777      ;
; 0.629 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.777      ;
; 0.630 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.778      ;
; 0.630 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.778      ;
; 0.633 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.781      ;
; 0.634 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.782      ;
; 0.636 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.784      ;
; 0.638 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.786      ;
; 0.654 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.802      ;
; 0.661 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.809      ;
; 0.663 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.811      ;
; 0.668 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.816      ;
; 0.681 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.829      ;
; 0.682 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.830      ;
; 0.723 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.871      ;
; 0.745 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.893      ;
; 0.752 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.900      ;
; 0.759 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.907      ;
; 0.762 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.910      ;
; 0.763 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.911      ;
; 0.773 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.921      ;
; 0.774 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.922      ;
; 0.786 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.934      ;
; 0.794 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.942      ;
; 0.797 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.945      ;
; 0.801 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.949      ;
; 0.805 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.953      ;
; 0.807 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 0.950      ;
; 0.811 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.959      ;
; 0.812 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.960      ;
; 0.812 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.960      ;
; 0.813 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.961      ;
; 0.813 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.961      ;
; 0.815 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.963      ;
; 0.820 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.968      ;
; 0.833 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.981      ;
; 0.833 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 0.986      ;
; 0.835 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 0.988      ;
; 0.835 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 0.988      ;
; 0.835 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.983      ;
; 0.836 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 0.989      ;
; 0.836 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 0.989      ;
; 0.837 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 0.990      ;
; 0.837 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 0.990      ;
; 0.840 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 0.983      ;
; 0.847 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 0.990      ;
; 0.849 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 0.992      ;
; 0.849 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.997      ;
; 0.854 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 0.997      ;
; 0.868 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.016      ;
; 0.880 ; ADC_0808:ADC_PORTMAP|cnt[13] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.028      ;
; 0.880 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.028      ;
; 0.880 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 1.023      ;
; 0.882 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 1.025      ;
; 0.883 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.031      ;
; 0.889 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.037      ;
; 0.894 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 1.037      ;
; 0.905 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 1.048      ;
; 0.906 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 1.059      ;
; 0.909 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.057      ;
; 0.915 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 1.058      ;
; 0.916 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.064      ;
; 0.918 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.066      ;
; 0.918 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.066      ;
; 0.923 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.071      ;
; 0.923 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.071      ;
; 0.924 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 1.067      ;
; 0.929 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 1.072      ;
; 0.930 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 1.073      ;
; 0.936 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.084      ;
; 0.937 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.085      ;
; 0.938 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 1.081      ;
; 0.939 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.087      ;
; 0.947 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.095      ;
; 0.948 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 1.101      ;
; 0.952 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 1.095      ;
; 0.957 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.105      ;
; 0.964 ; ADC_0808:ADC_PORTMAP|cnt[15] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.112      ;
; 0.965 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.113      ;
; 0.966 ; ADC_0808:ADC_PORTMAP|cnt[14] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.114      ;
; 0.968 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.116      ;
; 0.968 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 1.111      ;
; 0.969 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 1.122      ;
; 0.970 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 1.113      ;
; 0.972 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.120      ;
; 0.973 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 1.116      ;
; 0.973 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 1.126      ;
; 0.973 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.121      ;
; 0.975 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.123      ;
; 0.975 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.123      ;
; 0.980 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.128      ;
; 0.980 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.128      ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|e             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|e             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|line          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|flag             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|flag             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|oe               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|oe               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start_alarm      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start_alarm      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|flag|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|flag|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|oe|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|oe|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start_alarm|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start_alarm|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+-------+-------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.423 ; 2.423 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.229 ; 2.229 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.347 ; 2.347 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.289 ; 2.289 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.423 ; 2.423 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.032 ; 0.032 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.183 ; 0.183 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.172 ; 2.172 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.100 ; 0.100 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.376 ; 2.376 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; 2.625 ; 2.625 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; 2.625 ; 2.625 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; 2.562 ; 2.562 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; 2.457 ; 2.457 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; 2.469 ; 2.469 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; 0.598 ; 0.598 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; 0.594 ; 0.594 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; 2.538 ; 2.538 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; 0.353 ; 0.353 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; 2.533 ; 2.533 ; Rise       ; clk                          ;
; start_TX        ; clk                          ; 2.595 ; 2.595 ; Rise       ; clk                          ;
+-----------------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.086  ; 0.086  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.111 ; -2.111 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.229 ; -2.229 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.171 ; -2.171 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.305 ; -2.305 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.086  ; 0.086  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -0.065 ; -0.065 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.054 ; -2.054 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.018  ; 0.018  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.093 ; -2.093 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; -0.235 ; -0.235 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; -2.507 ; -2.507 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; -2.444 ; -2.444 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; -2.339 ; -2.339 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; -2.351 ; -2.351 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; -0.480 ; -0.480 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; -0.476 ; -0.476 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; -2.420 ; -2.420 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; -0.235 ; -0.235 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; -1.875 ; -1.875 ; Rise       ; clk                          ;
; start_TX        ; clk                          ; -1.808 ; -1.808 ; Rise       ; clk                          ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; ale               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.988 ; 2.988 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe                ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.003 ; 3.003 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC         ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.978 ; 2.978 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_alarm_light ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.229 ; 3.229 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX                ; clk                          ; 3.397 ; 3.397 ; Rise       ; clk                          ;
; e                 ; clk                          ; 3.656 ; 3.656 ; Rise       ; clk                          ;
; lcd_data_x[*]     ; clk                          ; 3.544 ; 3.544 ; Rise       ; clk                          ;
;  lcd_data_x[0]    ; clk                          ; 3.544 ; 3.544 ; Rise       ; clk                          ;
;  lcd_data_x[1]    ; clk                          ; 3.384 ; 3.384 ; Rise       ; clk                          ;
;  lcd_data_x[2]    ; clk                          ; 3.430 ; 3.430 ; Rise       ; clk                          ;
;  lcd_data_x[3]    ; clk                          ; 3.290 ; 3.290 ; Rise       ; clk                          ;
;  lcd_data_x[4]    ; clk                          ; 3.477 ; 3.477 ; Rise       ; clk                          ;
;  lcd_data_x[5]    ; clk                          ; 3.471 ; 3.471 ; Rise       ; clk                          ;
;  lcd_data_x[6]    ; clk                          ; 3.525 ; 3.525 ; Rise       ; clk                          ;
;  lcd_data_x[7]    ; clk                          ; 3.395 ; 3.395 ; Rise       ; clk                          ;
; rs                ; clk                          ; 3.444 ; 3.444 ; Rise       ; clk                          ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; ale               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.988 ; 2.988 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe                ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.003 ; 3.003 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC         ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.978 ; 2.978 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_alarm_light ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.229 ; 3.229 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX                ; clk                          ; 3.397 ; 3.397 ; Rise       ; clk                          ;
; e                 ; clk                          ; 3.656 ; 3.656 ; Rise       ; clk                          ;
; lcd_data_x[*]     ; clk                          ; 3.290 ; 3.290 ; Rise       ; clk                          ;
;  lcd_data_x[0]    ; clk                          ; 3.544 ; 3.544 ; Rise       ; clk                          ;
;  lcd_data_x[1]    ; clk                          ; 3.384 ; 3.384 ; Rise       ; clk                          ;
;  lcd_data_x[2]    ; clk                          ; 3.430 ; 3.430 ; Rise       ; clk                          ;
;  lcd_data_x[3]    ; clk                          ; 3.290 ; 3.290 ; Rise       ; clk                          ;
;  lcd_data_x[4]    ; clk                          ; 3.477 ; 3.477 ; Rise       ; clk                          ;
;  lcd_data_x[5]    ; clk                          ; 3.471 ; 3.471 ; Rise       ; clk                          ;
;  lcd_data_x[6]    ; clk                          ; 3.525 ; 3.525 ; Rise       ; clk                          ;
;  lcd_data_x[7]    ; clk                          ; 3.395 ; 3.395 ; Rise       ; clk                          ;
; rs                ; clk                          ; 3.444 ; 3.444 ; Rise       ; clk                          ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+-------------------------------+----------+--------+----------+---------+---------------------+
; Clock                         ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack              ; -11.699  ; -2.561 ; N/A      ; N/A     ; -1.941              ;
;  DIV_clk:DIV_CLK_PORTMAP|temp ; -6.195   ; 0.203  ; N/A      ; N/A     ; -0.742              ;
;  clk                          ; -11.699  ; -2.561 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS               ; -806.67  ; -2.561 ; 0.0      ; 0.0     ; -162.213            ;
;  DIV_clk:DIV_CLK_PORTMAP|temp ; -126.461 ; 0.000  ; N/A      ; N/A     ; -34.132             ;
;  clk                          ; -680.209 ; -2.561 ; N/A      ; N/A     ; -128.081            ;
+-------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+-------+-------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.762 ; 5.762 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.000 ; 5.000 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.399 ; 5.399 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.164 ; 5.164 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.762 ; 5.762 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.721 ; 0.721 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.253 ; 1.253 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.821 ; 4.821 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.886 ; 0.886 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.525 ; 5.525 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; 6.943 ; 6.943 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; 6.943 ; 6.943 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; 6.705 ; 6.705 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; 6.374 ; 6.374 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; 6.453 ; 6.453 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; 3.273 ; 3.273 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; 3.237 ; 3.237 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; 6.669 ; 6.669 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; 2.355 ; 2.355 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; 6.203 ; 6.203 ; Rise       ; clk                          ;
; start_TX        ; clk                          ; 6.790 ; 6.790 ; Rise       ; clk                          ;
+-----------------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.086  ; 0.086  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.111 ; -2.111 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.229 ; -2.229 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.171 ; -2.171 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.305 ; -2.305 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.086  ; 0.086  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -0.065 ; -0.065 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.054 ; -2.054 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.018  ; 0.018  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.093 ; -2.093 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; -0.235 ; -0.235 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; -2.507 ; -2.507 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; -2.444 ; -2.444 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; -2.339 ; -2.339 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; -2.351 ; -2.351 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; -0.480 ; -0.480 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; -0.476 ; -0.476 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; -2.420 ; -2.420 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; -0.235 ; -0.235 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; -1.875 ; -1.875 ; Rise       ; clk                          ;
; start_TX        ; clk                          ; -1.808 ; -1.808 ; Rise       ; clk                          ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; ale               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.015 ; 7.015 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe                ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.048 ; 7.048 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC         ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.005 ; 7.005 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_alarm_light ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.561 ; 7.561 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX                ; clk                          ; 7.638 ; 7.638 ; Rise       ; clk                          ;
; e                 ; clk                          ; 8.263 ; 8.263 ; Rise       ; clk                          ;
; lcd_data_x[*]     ; clk                          ; 8.081 ; 8.081 ; Rise       ; clk                          ;
;  lcd_data_x[0]    ; clk                          ; 8.081 ; 8.081 ; Rise       ; clk                          ;
;  lcd_data_x[1]    ; clk                          ; 7.619 ; 7.619 ; Rise       ; clk                          ;
;  lcd_data_x[2]    ; clk                          ; 7.506 ; 7.506 ; Rise       ; clk                          ;
;  lcd_data_x[3]    ; clk                          ; 7.281 ; 7.281 ; Rise       ; clk                          ;
;  lcd_data_x[4]    ; clk                          ; 7.965 ; 7.965 ; Rise       ; clk                          ;
;  lcd_data_x[5]    ; clk                          ; 7.958 ; 7.958 ; Rise       ; clk                          ;
;  lcd_data_x[6]    ; clk                          ; 8.061 ; 8.061 ; Rise       ; clk                          ;
;  lcd_data_x[7]    ; clk                          ; 7.622 ; 7.622 ; Rise       ; clk                          ;
; rs                ; clk                          ; 7.712 ; 7.712 ; Rise       ; clk                          ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; ale               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.988 ; 2.988 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe                ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.003 ; 3.003 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC         ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.978 ; 2.978 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_alarm_light ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.229 ; 3.229 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX                ; clk                          ; 3.397 ; 3.397 ; Rise       ; clk                          ;
; e                 ; clk                          ; 3.656 ; 3.656 ; Rise       ; clk                          ;
; lcd_data_x[*]     ; clk                          ; 3.290 ; 3.290 ; Rise       ; clk                          ;
;  lcd_data_x[0]    ; clk                          ; 3.544 ; 3.544 ; Rise       ; clk                          ;
;  lcd_data_x[1]    ; clk                          ; 3.384 ; 3.384 ; Rise       ; clk                          ;
;  lcd_data_x[2]    ; clk                          ; 3.430 ; 3.430 ; Rise       ; clk                          ;
;  lcd_data_x[3]    ; clk                          ; 3.290 ; 3.290 ; Rise       ; clk                          ;
;  lcd_data_x[4]    ; clk                          ; 3.477 ; 3.477 ; Rise       ; clk                          ;
;  lcd_data_x[5]    ; clk                          ; 3.471 ; 3.471 ; Rise       ; clk                          ;
;  lcd_data_x[6]    ; clk                          ; 3.525 ; 3.525 ; Rise       ; clk                          ;
;  lcd_data_x[7]    ; clk                          ; 3.395 ; 3.395 ; Rise       ; clk                          ;
; rs                ; clk                          ; 3.444 ; 3.444 ; Rise       ; clk                          ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 76676    ; 0        ; 0        ; 0        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; clk                          ; 1        ; 1        ; 0        ; 0        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4170     ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 76676    ; 0        ; 0        ; 0        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; clk                          ; 1        ; 1        ; 0        ; 0        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4170     ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 29    ; 29   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jun 13 16:59:00 2023
Info: Command: quartus_sta PRJ_DSD -c PRJ_DSD
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PRJ_DSD.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name DIV_clk:DIV_CLK_PORTMAP|temp DIV_clk:DIV_CLK_PORTMAP|temp
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.699
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.699      -680.209 clk 
    Info (332119):    -6.195      -126.461 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332146): Worst-case hold slack is -2.561
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.561        -2.561 clk 
    Info (332119):     0.499         0.000 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -128.081 clk 
    Info (332119):    -0.742       -34.132 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.217
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.217      -160.748 clk 
    Info (332119):    -1.230       -24.212 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332146): Worst-case hold slack is -1.304
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.304        -1.304 clk 
    Info (332119):     0.203         0.000 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -86.380 clk 
    Info (332119):    -0.500       -23.000 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4538 megabytes
    Info: Processing ended: Tue Jun 13 16:59:01 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


