Timing Analyzer report for SeqShiftUnit_Demo
Fri Apr 22 09:16:04 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:clkd|clkOut'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'ClkDividerN:clkd|clkOut'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:clkd|clkOut'
 25. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 26. Slow 1200mV 0C Model Hold: 'ClkDividerN:clkd|clkOut'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:clkd|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:clkd|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; SeqShiftUnit_Demo                                   ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; ClkDividerN:clkd|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:clkd|clkOut } ;
; CLOCK_50                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                      ;
+------------+-----------------+-------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                           ;
+------------+-----------------+-------------------------+------------------------------------------------+
; 214.09 MHz ; 214.09 MHz      ; CLOCK_50                ;                                                ;
; 558.04 MHz ; 437.64 MHz      ; ClkDividerN:clkd|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary              ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.671 ; -76.436       ;
; ClkDividerN:clkd|clkOut ; -0.792 ; -2.912        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLOCK_50                ; 0.448 ; 0.000         ;
; ClkDividerN:clkd|clkOut ; 0.459 ; 0.000         ;
+-------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------------+--------+----------------+
; Clock                   ; Slack  ; End Point TNS  ;
+-------------------------+--------+----------------+
; CLOCK_50                ; -3.000 ; -37.695        ;
; ClkDividerN:clkd|clkOut ; -1.285 ; -10.280        ;
+-------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                              ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.671 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.586      ;
; -3.612 ; ClkDividerN:clkd|s_divCounter[25] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.527      ;
; -3.589 ; ClkDividerN:clkd|s_divCounter[23] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.504      ;
; -3.506 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.421      ;
; -3.494 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.409      ;
; -3.445 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.360      ;
; -3.412 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.329      ;
; -3.389 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.304      ;
; -3.352 ; ClkDividerN:clkd|s_divCounter[24] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.267      ;
; -3.302 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.219      ;
; -3.290 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.207      ;
; -3.268 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.185      ;
; -3.251 ; ClkDividerN:clkd|s_divCounter[22] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.166      ;
; -3.247 ; ClkDividerN:clkd|s_divCounter[11] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.164      ;
; -3.174 ; ClkDividerN:clkd|s_divCounter[15] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.090      ;
; -3.138 ; ClkDividerN:clkd|s_divCounter[6]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.055      ;
; -3.114 ; ClkDividerN:clkd|s_divCounter[16] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.030      ;
; -3.109 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.026      ;
; -3.077 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.993      ;
; -3.077 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.993      ;
; -3.077 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.993      ;
; -3.077 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.993      ;
; -3.077 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.993      ;
; -3.077 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.993      ;
; -3.077 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.993      ;
; -3.077 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.993      ;
; -3.077 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.993      ;
; -3.065 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.981      ;
; -3.065 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.981      ;
; -3.065 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.981      ;
; -3.065 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.981      ;
; -3.065 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.981      ;
; -3.065 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.981      ;
; -3.065 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.981      ;
; -3.065 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.981      ;
; -3.065 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.981      ;
; -3.055 ; ClkDividerN:clkd|s_divCounter[13] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.971      ;
; -3.028 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.945      ;
; -3.019 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.936      ;
; -2.996 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.913      ;
; -2.988 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.904      ;
; -2.988 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.904      ;
; -2.988 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.904      ;
; -2.988 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.904      ;
; -2.988 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.904      ;
; -2.988 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.904      ;
; -2.988 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.904      ;
; -2.988 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.904      ;
; -2.988 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.904      ;
; -2.960 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.876      ;
; -2.960 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.876      ;
; -2.960 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.876      ;
; -2.960 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.876      ;
; -2.960 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.876      ;
; -2.960 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.876      ;
; -2.960 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.876      ;
; -2.960 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.876      ;
; -2.960 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.876      ;
; -2.932 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.849      ;
; -2.930 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.848      ;
; -2.930 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.848      ;
; -2.930 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.848      ;
; -2.930 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.848      ;
; -2.930 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.848      ;
; -2.930 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.848      ;
; -2.930 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.848      ;
; -2.930 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.848      ;
; -2.930 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.848      ;
; -2.858 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.775      ;
; -2.834 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.752      ;
; -2.834 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.752      ;
; -2.834 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.752      ;
; -2.834 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.752      ;
; -2.834 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.752      ;
; -2.834 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.752      ;
; -2.834 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.752      ;
; -2.834 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.752      ;
; -2.834 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.752      ;
; -2.827 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.745      ;
; -2.827 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.745      ;
; -2.827 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.745      ;
; -2.827 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.745      ;
; -2.827 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.745      ;
; -2.827 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.745      ;
; -2.827 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.745      ;
; -2.827 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.745      ;
; -2.827 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.745      ;
; -2.809 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.724      ;
; -2.809 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.724      ;
; -2.809 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.724      ;
; -2.809 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.724      ;
; -2.809 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.727      ;
; -2.809 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.727      ;
; -2.809 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.727      ;
; -2.809 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.727      ;
; -2.809 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.727      ;
; -2.809 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.727      ;
; -2.809 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.727      ;
; -2.809 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.727      ;
; -2.809 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.727      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:clkd|clkOut'                                                                                                                ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.792 ; SeqShiftUnit:ssu|s_shiftReg[7] ; SeqShiftUnit:ssu|s_shiftReg[7] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.079     ; 1.711      ;
; -0.606 ; SeqShiftUnit:ssu|s_shiftReg[6] ; SeqShiftUnit:ssu|s_shiftReg[7] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.079     ; 1.525      ;
; -0.547 ; SeqShiftUnit:ssu|s_shiftReg[0] ; SeqShiftUnit:ssu|s_shiftReg[7] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.079     ; 1.466      ;
; -0.392 ; SeqShiftUnit:ssu|s_shiftReg[0] ; SeqShiftUnit:ssu|s_shiftReg[1] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.079     ; 1.311      ;
; -0.367 ; SeqShiftUnit:ssu|s_shiftReg[6] ; SeqShiftUnit:ssu|s_shiftReg[5] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.079     ; 1.286      ;
; -0.355 ; SeqShiftUnit:ssu|s_shiftReg[4] ; SeqShiftUnit:ssu|s_shiftReg[3] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.079     ; 1.274      ;
; -0.271 ; SeqShiftUnit:ssu|s_shiftReg[7] ; SeqShiftUnit:ssu|s_shiftReg[0] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.079     ; 1.190      ;
; -0.248 ; SeqShiftUnit:ssu|s_shiftReg[3] ; SeqShiftUnit:ssu|s_shiftReg[4] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.079     ; 1.167      ;
; -0.248 ; SeqShiftUnit:ssu|s_shiftReg[1] ; SeqShiftUnit:ssu|s_shiftReg[2] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.079     ; 1.167      ;
; -0.239 ; SeqShiftUnit:ssu|s_shiftReg[7] ; SeqShiftUnit:ssu|s_shiftReg[6] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.079     ; 1.158      ;
; -0.230 ; SeqShiftUnit:ssu|s_shiftReg[1] ; SeqShiftUnit:ssu|s_shiftReg[0] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.079     ; 1.149      ;
; -0.036 ; SeqShiftUnit:ssu|s_shiftReg[4] ; SeqShiftUnit:ssu|s_shiftReg[5] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.079     ; 0.955      ;
; 0.094  ; SeqShiftUnit:ssu|s_shiftReg[3] ; SeqShiftUnit:ssu|s_shiftReg[2] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.079     ; 0.825      ;
; 0.095  ; SeqShiftUnit:ssu|s_shiftReg[2] ; SeqShiftUnit:ssu|s_shiftReg[3] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.079     ; 0.824      ;
; 0.095  ; SeqShiftUnit:ssu|s_shiftReg[5] ; SeqShiftUnit:ssu|s_shiftReg[4] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.079     ; 0.824      ;
; 0.096  ; SeqShiftUnit:ssu|s_shiftReg[5] ; SeqShiftUnit:ssu|s_shiftReg[6] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.079     ; 0.823      ;
; 0.097  ; SeqShiftUnit:ssu|s_shiftReg[2] ; SeqShiftUnit:ssu|s_shiftReg[1] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.079     ; 0.822      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.448 ; ClkDividerN:clkd|s_divCounter[25] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.716      ;
; 0.640 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.908      ;
; 0.643 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.911      ;
; 0.647 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.915      ;
; 0.655 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:clkd|s_divCounter[10] ; ClkDividerN:clkd|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:clkd|s_divCounter[12] ; ClkDividerN:clkd|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.660 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.663 ; ClkDividerN:clkd|s_divCounter[11] ; ClkDividerN:clkd|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.930      ;
; 0.664 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.932      ;
; 0.665 ; ClkDividerN:clkd|s_divCounter[23] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.933      ;
; 0.675 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.942      ;
; 0.683 ; ClkDividerN:clkd|s_divCounter[6]  ; ClkDividerN:clkd|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.950      ;
; 0.686 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.954      ;
; 0.688 ; ClkDividerN:clkd|s_divCounter[24] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.956      ;
; 0.822 ; ClkDividerN:clkd|s_divCounter[22] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.090      ;
; 0.958 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.226      ;
; 0.960 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.228      ;
; 0.973 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.242      ;
; 0.974 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.979 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.247      ;
; 0.980 ; ClkDividerN:clkd|s_divCounter[11] ; ClkDividerN:clkd|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.981 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.249      ;
; 0.982 ; ClkDividerN:clkd|s_divCounter[23] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.250      ;
; 0.983 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.983 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.983 ; ClkDividerN:clkd|s_divCounter[10] ; ClkDividerN:clkd|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.984 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.987 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; ClkDividerN:clkd|s_divCounter[10] ; ClkDividerN:clkd|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.992 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 1.010 ; ClkDividerN:clkd|s_divCounter[6]  ; ClkDividerN:clkd|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.277      ;
; 1.013 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.281      ;
; 1.015 ; ClkDividerN:clkd|s_divCounter[24] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.283      ;
; 1.015 ; ClkDividerN:clkd|s_divCounter[6]  ; ClkDividerN:clkd|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.282      ;
; 1.018 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.286      ;
; 1.079 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.347      ;
; 1.081 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.349      ;
; 1.084 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.352      ;
; 1.086 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.354      ;
; 1.094 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.095 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.099 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.100 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.368      ;
; 1.102 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.370      ;
; 1.103 ; ClkDividerN:clkd|s_divCounter[23] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.371      ;
; 1.105 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.373      ;
; 1.107 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.375      ;
; 1.109 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.376      ;
; 1.109 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.376      ;
; 1.110 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.377      ;
; 1.113 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.114 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.114 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.115 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.382      ;
; 1.118 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.385      ;
; 1.136 ; ClkDividerN:clkd|s_divCounter[6]  ; ClkDividerN:clkd|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.403      ;
; 1.139 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.407      ;
; 1.141 ; ClkDividerN:clkd|s_divCounter[6]  ; ClkDividerN:clkd|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.408      ;
; 1.144 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.412      ;
; 1.149 ; ClkDividerN:clkd|s_divCounter[22] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.417      ;
; 1.154 ; ClkDividerN:clkd|s_divCounter[22] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.422      ;
; 1.205 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.473      ;
; 1.207 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.475      ;
; 1.210 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.478      ;
; 1.220 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.487      ;
; 1.221 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.488      ;
; 1.221 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.488      ;
; 1.221 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.488      ;
; 1.225 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.492      ;
; 1.226 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.226 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.226 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.226 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.494      ;
; 1.228 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.496      ;
; 1.233 ; ClkDividerN:clkd|s_divCounter[12] ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.502      ;
; 1.233 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.501      ;
; 1.235 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.502      ;
; 1.235 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.502      ;
; 1.238 ; ClkDividerN:clkd|s_divCounter[12] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.507      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:clkd|clkOut'                                                                                                                ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.459 ; SeqShiftUnit:ssu|s_shiftReg[2] ; SeqShiftUnit:ssu|s_shiftReg[1] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.079      ; 0.724      ;
; 0.460 ; SeqShiftUnit:ssu|s_shiftReg[5] ; SeqShiftUnit:ssu|s_shiftReg[6] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.079      ; 0.725      ;
; 0.461 ; SeqShiftUnit:ssu|s_shiftReg[5] ; SeqShiftUnit:ssu|s_shiftReg[4] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.079      ; 0.726      ;
; 0.461 ; SeqShiftUnit:ssu|s_shiftReg[2] ; SeqShiftUnit:ssu|s_shiftReg[3] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.079      ; 0.726      ;
; 0.461 ; SeqShiftUnit:ssu|s_shiftReg[3] ; SeqShiftUnit:ssu|s_shiftReg[2] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.079      ; 0.726      ;
; 0.607 ; SeqShiftUnit:ssu|s_shiftReg[4] ; SeqShiftUnit:ssu|s_shiftReg[5] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.079      ; 0.872      ;
; 0.669 ; SeqShiftUnit:ssu|s_shiftReg[1] ; SeqShiftUnit:ssu|s_shiftReg[2] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.079      ; 0.934      ;
; 0.670 ; SeqShiftUnit:ssu|s_shiftReg[3] ; SeqShiftUnit:ssu|s_shiftReg[4] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.079      ; 0.935      ;
; 0.688 ; SeqShiftUnit:ssu|s_shiftReg[1] ; SeqShiftUnit:ssu|s_shiftReg[0] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.079      ; 0.953      ;
; 0.696 ; SeqShiftUnit:ssu|s_shiftReg[7] ; SeqShiftUnit:ssu|s_shiftReg[6] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.079      ; 0.961      ;
; 0.814 ; SeqShiftUnit:ssu|s_shiftReg[7] ; SeqShiftUnit:ssu|s_shiftReg[0] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.079      ; 1.079      ;
; 0.831 ; SeqShiftUnit:ssu|s_shiftReg[0] ; SeqShiftUnit:ssu|s_shiftReg[1] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.079      ; 1.096      ;
; 0.832 ; SeqShiftUnit:ssu|s_shiftReg[4] ; SeqShiftUnit:ssu|s_shiftReg[3] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.079      ; 1.097      ;
; 0.854 ; SeqShiftUnit:ssu|s_shiftReg[6] ; SeqShiftUnit:ssu|s_shiftReg[5] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.079      ; 1.119      ;
; 1.070 ; SeqShiftUnit:ssu|s_shiftReg[0] ; SeqShiftUnit:ssu|s_shiftReg[7] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.079      ; 1.335      ;
; 1.150 ; SeqShiftUnit:ssu|s_shiftReg[6] ; SeqShiftUnit:ssu|s_shiftReg[7] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.079      ; 1.415      ;
; 1.287 ; SeqShiftUnit:ssu|s_shiftReg[7] ; SeqShiftUnit:ssu|s_shiftReg[7] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.079      ; 1.552      ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                       ;
+------------+-----------------+-------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                           ;
+------------+-----------------+-------------------------+------------------------------------------------+
; 232.72 MHz ; 232.72 MHz      ; CLOCK_50                ;                                                ;
; 619.96 MHz ; 437.64 MHz      ; ClkDividerN:clkd|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.297 ; -67.490       ;
; ClkDividerN:clkd|clkOut ; -0.613 ; -1.783        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLOCK_50                ; 0.405 ; 0.000         ;
; ClkDividerN:clkd|clkOut ; 0.423 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.000 ; -37.695       ;
; ClkDividerN:clkd|clkOut ; -1.285 ; -10.280       ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.297 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.222      ;
; -3.264 ; ClkDividerN:clkd|s_divCounter[25] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.189      ;
; -3.245 ; ClkDividerN:clkd|s_divCounter[23] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.170      ;
; -3.149 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.074      ;
; -3.147 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.072      ;
; -3.144 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.069      ;
; -3.090 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.017      ;
; -3.066 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.991      ;
; -3.060 ; ClkDividerN:clkd|s_divCounter[24] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.985      ;
; -2.980 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.907      ;
; -2.963 ; ClkDividerN:clkd|s_divCounter[22] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.888      ;
; -2.959 ; ClkDividerN:clkd|s_divCounter[11] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.886      ;
; -2.932 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.859      ;
; -2.929 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.856      ;
; -2.850 ; ClkDividerN:clkd|s_divCounter[15] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.776      ;
; -2.813 ; ClkDividerN:clkd|s_divCounter[6]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.740      ;
; -2.804 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.731      ;
; -2.778 ; ClkDividerN:clkd|s_divCounter[13] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.704      ;
; -2.766 ; ClkDividerN:clkd|s_divCounter[16] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.692      ;
; -2.716 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.643      ;
; -2.715 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.641      ;
; -2.715 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.641      ;
; -2.715 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.641      ;
; -2.715 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.641      ;
; -2.715 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.641      ;
; -2.715 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.641      ;
; -2.715 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.641      ;
; -2.715 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.641      ;
; -2.715 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.641      ;
; -2.702 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.628      ;
; -2.702 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.628      ;
; -2.702 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.628      ;
; -2.702 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.628      ;
; -2.702 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.628      ;
; -2.702 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.628      ;
; -2.702 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.628      ;
; -2.702 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.628      ;
; -2.702 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.628      ;
; -2.697 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.624      ;
; -2.677 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.604      ;
; -2.649 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.577      ;
; -2.649 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.577      ;
; -2.649 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.577      ;
; -2.649 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.577      ;
; -2.649 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.577      ;
; -2.649 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.577      ;
; -2.649 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.577      ;
; -2.649 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.577      ;
; -2.649 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.577      ;
; -2.637 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.563      ;
; -2.637 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.563      ;
; -2.637 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.563      ;
; -2.637 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.563      ;
; -2.637 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.563      ;
; -2.637 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.563      ;
; -2.637 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.563      ;
; -2.637 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.563      ;
; -2.637 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.563      ;
; -2.614 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.540      ;
; -2.614 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.540      ;
; -2.614 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.540      ;
; -2.614 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.540      ;
; -2.614 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.540      ;
; -2.614 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.540      ;
; -2.614 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.540      ;
; -2.614 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.540      ;
; -2.614 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.540      ;
; -2.613 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.540      ;
; -2.539 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.467      ;
; -2.539 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.467      ;
; -2.539 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.467      ;
; -2.539 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.467      ;
; -2.539 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.467      ;
; -2.539 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.467      ;
; -2.539 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.467      ;
; -2.539 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.467      ;
; -2.539 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.467      ;
; -2.523 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.451      ;
; -2.523 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.451      ;
; -2.523 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.451      ;
; -2.523 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.451      ;
; -2.523 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.451      ;
; -2.523 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.451      ;
; -2.523 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.451      ;
; -2.523 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.451      ;
; -2.523 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.451      ;
; -2.510 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.492 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.419      ;
; -2.491 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.419      ;
; -2.491 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.419      ;
; -2.491 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.419      ;
; -2.491 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.419      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:clkd|clkOut'                                                                                                                 ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.613 ; SeqShiftUnit:ssu|s_shiftReg[7] ; SeqShiftUnit:ssu|s_shiftReg[7] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.071     ; 1.541      ;
; -0.445 ; SeqShiftUnit:ssu|s_shiftReg[6] ; SeqShiftUnit:ssu|s_shiftReg[7] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.071     ; 1.373      ;
; -0.390 ; SeqShiftUnit:ssu|s_shiftReg[0] ; SeqShiftUnit:ssu|s_shiftReg[7] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.071     ; 1.318      ;
; -0.243 ; SeqShiftUnit:ssu|s_shiftReg[0] ; SeqShiftUnit:ssu|s_shiftReg[1] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.071     ; 1.171      ;
; -0.222 ; SeqShiftUnit:ssu|s_shiftReg[6] ; SeqShiftUnit:ssu|s_shiftReg[5] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.071     ; 1.150      ;
; -0.212 ; SeqShiftUnit:ssu|s_shiftReg[4] ; SeqShiftUnit:ssu|s_shiftReg[3] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.071     ; 1.140      ;
; -0.142 ; SeqShiftUnit:ssu|s_shiftReg[7] ; SeqShiftUnit:ssu|s_shiftReg[0] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.071     ; 1.070      ;
; -0.119 ; SeqShiftUnit:ssu|s_shiftReg[3] ; SeqShiftUnit:ssu|s_shiftReg[4] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.071     ; 1.047      ;
; -0.119 ; SeqShiftUnit:ssu|s_shiftReg[1] ; SeqShiftUnit:ssu|s_shiftReg[2] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.071     ; 1.047      ;
; -0.113 ; SeqShiftUnit:ssu|s_shiftReg[7] ; SeqShiftUnit:ssu|s_shiftReg[6] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.071     ; 1.041      ;
; -0.105 ; SeqShiftUnit:ssu|s_shiftReg[1] ; SeqShiftUnit:ssu|s_shiftReg[0] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.071     ; 1.033      ;
; 0.075  ; SeqShiftUnit:ssu|s_shiftReg[4] ; SeqShiftUnit:ssu|s_shiftReg[5] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.071     ; 0.853      ;
; 0.186  ; SeqShiftUnit:ssu|s_shiftReg[3] ; SeqShiftUnit:ssu|s_shiftReg[2] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.071     ; 0.742      ;
; 0.187  ; SeqShiftUnit:ssu|s_shiftReg[2] ; SeqShiftUnit:ssu|s_shiftReg[3] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.071     ; 0.741      ;
; 0.187  ; SeqShiftUnit:ssu|s_shiftReg[5] ; SeqShiftUnit:ssu|s_shiftReg[4] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.071     ; 0.741      ;
; 0.188  ; SeqShiftUnit:ssu|s_shiftReg[5] ; SeqShiftUnit:ssu|s_shiftReg[6] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.071     ; 0.740      ;
; 0.189  ; SeqShiftUnit:ssu|s_shiftReg[2] ; SeqShiftUnit:ssu|s_shiftReg[1] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.071     ; 0.739      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                               ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.405 ; ClkDividerN:clkd|s_divCounter[25] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.649      ;
; 0.586 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.589 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.833      ;
; 0.591 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.835      ;
; 0.598 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; ClkDividerN:clkd|s_divCounter[10] ; ClkDividerN:clkd|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; ClkDividerN:clkd|s_divCounter[12] ; ClkDividerN:clkd|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.599 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.843      ;
; 0.601 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.603 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.847      ;
; 0.606 ; ClkDividerN:clkd|s_divCounter[11] ; ClkDividerN:clkd|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.850      ;
; 0.608 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.852      ;
; 0.609 ; ClkDividerN:clkd|s_divCounter[23] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.853      ;
; 0.617 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.861      ;
; 0.622 ; ClkDividerN:clkd|s_divCounter[6]  ; ClkDividerN:clkd|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.866      ;
; 0.626 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.870      ;
; 0.627 ; ClkDividerN:clkd|s_divCounter[24] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.871      ;
; 0.763 ; ClkDividerN:clkd|s_divCounter[22] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.007      ;
; 0.872 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.116      ;
; 0.876 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.120      ;
; 0.879 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.123      ;
; 0.884 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.128      ;
; 0.886 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.130      ;
; 0.886 ; ClkDividerN:clkd|s_divCounter[10] ; ClkDividerN:clkd|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.130      ;
; 0.887 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.131      ;
; 0.888 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.890 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.134      ;
; 0.891 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.135      ;
; 0.893 ; ClkDividerN:clkd|s_divCounter[11] ; ClkDividerN:clkd|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.137      ;
; 0.895 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.139      ;
; 0.896 ; ClkDividerN:clkd|s_divCounter[23] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.140      ;
; 0.897 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.141      ;
; 0.897 ; ClkDividerN:clkd|s_divCounter[10] ; ClkDividerN:clkd|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.141      ;
; 0.898 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.142      ;
; 0.898 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.142      ;
; 0.902 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.146      ;
; 0.910 ; ClkDividerN:clkd|s_divCounter[6]  ; ClkDividerN:clkd|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.154      ;
; 0.914 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.158      ;
; 0.915 ; ClkDividerN:clkd|s_divCounter[24] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.159      ;
; 0.921 ; ClkDividerN:clkd|s_divCounter[6]  ; ClkDividerN:clkd|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.165      ;
; 0.925 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.169      ;
; 0.971 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.215      ;
; 0.975 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.219      ;
; 0.982 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.226      ;
; 0.983 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.227      ;
; 0.986 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.230      ;
; 0.987 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.231      ;
; 0.987 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.231      ;
; 0.987 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.231      ;
; 0.987 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.231      ;
; 0.989 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.233      ;
; 0.994 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.238      ;
; 0.994 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.238      ;
; 0.995 ; ClkDividerN:clkd|s_divCounter[23] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.239      ;
; 0.996 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.240      ;
; 0.997 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.241      ;
; 0.997 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.241      ;
; 0.998 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.242      ;
; 0.998 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.242      ;
; 0.998 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.242      ;
; 0.998 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.242      ;
; 1.000 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.244      ;
; 1.001 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.245      ;
; 1.005 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.249      ;
; 1.007 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.251      ;
; 1.008 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.252      ;
; 1.008 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.252      ;
; 1.012 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.256      ;
; 1.020 ; ClkDividerN:clkd|s_divCounter[6]  ; ClkDividerN:clkd|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.264      ;
; 1.024 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.268      ;
; 1.031 ; ClkDividerN:clkd|s_divCounter[6]  ; ClkDividerN:clkd|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.275      ;
; 1.035 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.279      ;
; 1.051 ; ClkDividerN:clkd|s_divCounter[22] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.295      ;
; 1.062 ; ClkDividerN:clkd|s_divCounter[22] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.306      ;
; 1.081 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.325      ;
; 1.085 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.329      ;
; 1.092 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.336      ;
; 1.093 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.337      ;
; 1.097 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.341      ;
; 1.097 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.341      ;
; 1.097 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.341      ;
; 1.099 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.343      ;
; 1.104 ; ClkDividerN:clkd|s_divCounter[12] ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.350      ;
; 1.104 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.348      ;
; 1.104 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.348      ;
; 1.106 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.350      ;
; 1.107 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.351      ;
; 1.108 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.352      ;
; 1.108 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.352      ;
; 1.108 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.352      ;
; 1.111 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.355      ;
; 1.115 ; ClkDividerN:clkd|s_divCounter[12] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.361      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:clkd|clkOut'                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.423 ; SeqShiftUnit:ssu|s_shiftReg[5] ; SeqShiftUnit:ssu|s_shiftReg[6] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.071      ; 0.665      ;
; 0.423 ; SeqShiftUnit:ssu|s_shiftReg[2] ; SeqShiftUnit:ssu|s_shiftReg[1] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.071      ; 0.665      ;
; 0.424 ; SeqShiftUnit:ssu|s_shiftReg[2] ; SeqShiftUnit:ssu|s_shiftReg[3] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.071      ; 0.666      ;
; 0.424 ; SeqShiftUnit:ssu|s_shiftReg[3] ; SeqShiftUnit:ssu|s_shiftReg[2] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.071      ; 0.666      ;
; 0.425 ; SeqShiftUnit:ssu|s_shiftReg[5] ; SeqShiftUnit:ssu|s_shiftReg[4] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.071      ; 0.667      ;
; 0.563 ; SeqShiftUnit:ssu|s_shiftReg[4] ; SeqShiftUnit:ssu|s_shiftReg[5] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.071      ; 0.805      ;
; 0.611 ; SeqShiftUnit:ssu|s_shiftReg[1] ; SeqShiftUnit:ssu|s_shiftReg[2] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.071      ; 0.853      ;
; 0.613 ; SeqShiftUnit:ssu|s_shiftReg[3] ; SeqShiftUnit:ssu|s_shiftReg[4] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.071      ; 0.855      ;
; 0.631 ; SeqShiftUnit:ssu|s_shiftReg[1] ; SeqShiftUnit:ssu|s_shiftReg[0] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.071      ; 0.873      ;
; 0.637 ; SeqShiftUnit:ssu|s_shiftReg[7] ; SeqShiftUnit:ssu|s_shiftReg[6] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.071      ; 0.879      ;
; 0.752 ; SeqShiftUnit:ssu|s_shiftReg[7] ; SeqShiftUnit:ssu|s_shiftReg[0] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.071      ; 0.994      ;
; 0.769 ; SeqShiftUnit:ssu|s_shiftReg[0] ; SeqShiftUnit:ssu|s_shiftReg[1] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.071      ; 1.011      ;
; 0.769 ; SeqShiftUnit:ssu|s_shiftReg[4] ; SeqShiftUnit:ssu|s_shiftReg[3] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.071      ; 1.011      ;
; 0.779 ; SeqShiftUnit:ssu|s_shiftReg[6] ; SeqShiftUnit:ssu|s_shiftReg[5] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.071      ; 1.021      ;
; 0.986 ; SeqShiftUnit:ssu|s_shiftReg[0] ; SeqShiftUnit:ssu|s_shiftReg[7] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.071      ; 1.228      ;
; 1.061 ; SeqShiftUnit:ssu|s_shiftReg[6] ; SeqShiftUnit:ssu|s_shiftReg[7] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.071      ; 1.303      ;
; 1.186 ; SeqShiftUnit:ssu|s_shiftReg[7] ; SeqShiftUnit:ssu|s_shiftReg[7] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.071      ; 1.428      ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -1.366 ; -22.196       ;
; ClkDividerN:clkd|clkOut ; 0.123  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; ClkDividerN:clkd|clkOut ; 0.200 ; 0.000         ;
; CLOCK_50                ; 0.203 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.000 ; -31.665       ;
; ClkDividerN:clkd|clkOut ; -1.000 ; -8.000        ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.366 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.309      ;
; -1.359 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.302      ;
; -1.354 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.297      ;
; -1.303 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.249      ;
; -1.296 ; ClkDividerN:clkd|s_divCounter[25] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.239      ;
; -1.293 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.236      ;
; -1.292 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.235      ;
; -1.277 ; ClkDividerN:clkd|s_divCounter[23] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.220      ;
; -1.244 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.190      ;
; -1.242 ; ClkDividerN:clkd|s_divCounter[24] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.185      ;
; -1.241 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.187      ;
; -1.237 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.183      ;
; -1.225 ; ClkDividerN:clkd|s_divCounter[22] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.168      ;
; -1.221 ; ClkDividerN:clkd|s_divCounter[11] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.167      ;
; -1.156 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.102      ;
; -1.144 ; ClkDividerN:clkd|s_divCounter[16] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.089      ;
; -1.104 ; ClkDividerN:clkd|s_divCounter[15] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.049      ;
; -1.095 ; ClkDividerN:clkd|s_divCounter[13] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.040      ;
; -1.066 ; ClkDividerN:clkd|s_divCounter[6]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.012      ;
; -1.065 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.011      ;
; -1.062 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.008      ;
; -1.050 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.996      ;
; -1.035 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.981      ;
; -0.957 ; ClkDividerN:clkd|s_divCounter[14] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.902      ;
; -0.946 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.890      ;
; -0.946 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.890      ;
; -0.946 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.890      ;
; -0.946 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.890      ;
; -0.946 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.890      ;
; -0.946 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.890      ;
; -0.946 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.890      ;
; -0.946 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.890      ;
; -0.946 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.890      ;
; -0.946 ; ClkDividerN:clkd|s_divCounter[12] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.892      ;
; -0.941 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.885      ;
; -0.941 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.885      ;
; -0.941 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.885      ;
; -0.941 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.885      ;
; -0.941 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.885      ;
; -0.941 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.885      ;
; -0.941 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.885      ;
; -0.941 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.885      ;
; -0.941 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.885      ;
; -0.904 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.851      ;
; -0.904 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.851      ;
; -0.904 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.851      ;
; -0.904 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.851      ;
; -0.904 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.851      ;
; -0.904 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.851      ;
; -0.904 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.851      ;
; -0.904 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.851      ;
; -0.904 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.851      ;
; -0.901 ; ClkDividerN:clkd|s_divCounter[10] ; ClkDividerN:clkd|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.847      ;
; -0.898 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.842      ;
; -0.898 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.842      ;
; -0.898 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.842      ;
; -0.898 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.842      ;
; -0.898 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.842      ;
; -0.898 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.842      ;
; -0.898 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.842      ;
; -0.898 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.842      ;
; -0.898 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.842      ;
; -0.896 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.842      ;
; -0.880 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.824      ;
; -0.880 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.824      ;
; -0.880 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.824      ;
; -0.880 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.824      ;
; -0.880 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.824      ;
; -0.880 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.824      ;
; -0.880 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.824      ;
; -0.880 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.824      ;
; -0.880 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.824      ;
; -0.865 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.811      ;
; -0.847 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.793      ;
; -0.845 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.792      ;
; -0.845 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.792      ;
; -0.845 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.792      ;
; -0.845 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.792      ;
; -0.845 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.792      ;
; -0.845 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.792      ;
; -0.845 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.792      ;
; -0.845 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.792      ;
; -0.845 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.792      ;
; -0.842 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; ClkDividerN:clkd|s_divCounter[13] ; ClkDividerN:clkd|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.787      ;
; -0.838 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.785      ;
; -0.838 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.785      ;
; -0.838 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.785      ;
; -0.838 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.785      ;
; -0.838 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.785      ;
; -0.838 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.785      ;
; -0.838 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.785      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:clkd|clkOut'                                                                                                                ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.123 ; SeqShiftUnit:ssu|s_shiftReg[7] ; SeqShiftUnit:ssu|s_shiftReg[7] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.044     ; 0.820      ;
; 0.208 ; SeqShiftUnit:ssu|s_shiftReg[6] ; SeqShiftUnit:ssu|s_shiftReg[7] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.044     ; 0.735      ;
; 0.236 ; SeqShiftUnit:ssu|s_shiftReg[0] ; SeqShiftUnit:ssu|s_shiftReg[7] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.044     ; 0.707      ;
; 0.306 ; SeqShiftUnit:ssu|s_shiftReg[0] ; SeqShiftUnit:ssu|s_shiftReg[1] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.044     ; 0.637      ;
; 0.324 ; SeqShiftUnit:ssu|s_shiftReg[6] ; SeqShiftUnit:ssu|s_shiftReg[5] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.044     ; 0.619      ;
; 0.328 ; SeqShiftUnit:ssu|s_shiftReg[4] ; SeqShiftUnit:ssu|s_shiftReg[3] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.044     ; 0.615      ;
; 0.375 ; SeqShiftUnit:ssu|s_shiftReg[7] ; SeqShiftUnit:ssu|s_shiftReg[0] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.044     ; 0.568      ;
; 0.384 ; SeqShiftUnit:ssu|s_shiftReg[1] ; SeqShiftUnit:ssu|s_shiftReg[2] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.044     ; 0.559      ;
; 0.385 ; SeqShiftUnit:ssu|s_shiftReg[3] ; SeqShiftUnit:ssu|s_shiftReg[4] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.044     ; 0.558      ;
; 0.391 ; SeqShiftUnit:ssu|s_shiftReg[7] ; SeqShiftUnit:ssu|s_shiftReg[6] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.044     ; 0.552      ;
; 0.396 ; SeqShiftUnit:ssu|s_shiftReg[1] ; SeqShiftUnit:ssu|s_shiftReg[0] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.044     ; 0.547      ;
; 0.479 ; SeqShiftUnit:ssu|s_shiftReg[4] ; SeqShiftUnit:ssu|s_shiftReg[5] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.044     ; 0.464      ;
; 0.551 ; SeqShiftUnit:ssu|s_shiftReg[2] ; SeqShiftUnit:ssu|s_shiftReg[3] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.044     ; 0.392      ;
; 0.551 ; SeqShiftUnit:ssu|s_shiftReg[3] ; SeqShiftUnit:ssu|s_shiftReg[2] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.044     ; 0.392      ;
; 0.552 ; SeqShiftUnit:ssu|s_shiftReg[5] ; SeqShiftUnit:ssu|s_shiftReg[4] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.044     ; 0.391      ;
; 0.553 ; SeqShiftUnit:ssu|s_shiftReg[2] ; SeqShiftUnit:ssu|s_shiftReg[1] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.044     ; 0.390      ;
; 0.554 ; SeqShiftUnit:ssu|s_shiftReg[5] ; SeqShiftUnit:ssu|s_shiftReg[6] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 1.000        ; -0.044     ; 0.389      ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:clkd|clkOut'                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.200 ; SeqShiftUnit:ssu|s_shiftReg[2] ; SeqShiftUnit:ssu|s_shiftReg[1] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.044      ; 0.328      ;
; 0.201 ; SeqShiftUnit:ssu|s_shiftReg[5] ; SeqShiftUnit:ssu|s_shiftReg[6] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.044      ; 0.329      ;
; 0.202 ; SeqShiftUnit:ssu|s_shiftReg[5] ; SeqShiftUnit:ssu|s_shiftReg[4] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.044      ; 0.330      ;
; 0.202 ; SeqShiftUnit:ssu|s_shiftReg[2] ; SeqShiftUnit:ssu|s_shiftReg[3] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.044      ; 0.330      ;
; 0.202 ; SeqShiftUnit:ssu|s_shiftReg[3] ; SeqShiftUnit:ssu|s_shiftReg[2] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.044      ; 0.330      ;
; 0.260 ; SeqShiftUnit:ssu|s_shiftReg[4] ; SeqShiftUnit:ssu|s_shiftReg[5] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.044      ; 0.388      ;
; 0.303 ; SeqShiftUnit:ssu|s_shiftReg[3] ; SeqShiftUnit:ssu|s_shiftReg[4] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.044      ; 0.431      ;
; 0.303 ; SeqShiftUnit:ssu|s_shiftReg[1] ; SeqShiftUnit:ssu|s_shiftReg[2] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.044      ; 0.431      ;
; 0.311 ; SeqShiftUnit:ssu|s_shiftReg[1] ; SeqShiftUnit:ssu|s_shiftReg[0] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.044      ; 0.439      ;
; 0.315 ; SeqShiftUnit:ssu|s_shiftReg[7] ; SeqShiftUnit:ssu|s_shiftReg[6] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.044      ; 0.443      ;
; 0.358 ; SeqShiftUnit:ssu|s_shiftReg[7] ; SeqShiftUnit:ssu|s_shiftReg[0] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.044      ; 0.486      ;
; 0.367 ; SeqShiftUnit:ssu|s_shiftReg[4] ; SeqShiftUnit:ssu|s_shiftReg[3] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.044      ; 0.495      ;
; 0.372 ; SeqShiftUnit:ssu|s_shiftReg[0] ; SeqShiftUnit:ssu|s_shiftReg[1] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.044      ; 0.500      ;
; 0.378 ; SeqShiftUnit:ssu|s_shiftReg[6] ; SeqShiftUnit:ssu|s_shiftReg[5] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.044      ; 0.506      ;
; 0.484 ; SeqShiftUnit:ssu|s_shiftReg[0] ; SeqShiftUnit:ssu|s_shiftReg[7] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.044      ; 0.612      ;
; 0.507 ; SeqShiftUnit:ssu|s_shiftReg[6] ; SeqShiftUnit:ssu|s_shiftReg[7] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.044      ; 0.635      ;
; 0.574 ; SeqShiftUnit:ssu|s_shiftReg[7] ; SeqShiftUnit:ssu|s_shiftReg[7] ; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0.000        ; 0.044      ; 0.702      ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.203 ; ClkDividerN:clkd|s_divCounter[25] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.330      ;
; 0.292 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.419      ;
; 0.292 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.419      ;
; 0.293 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.420      ;
; 0.298 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; ClkDividerN:clkd|s_divCounter[12] ; ClkDividerN:clkd|s_divCounter[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:clkd|s_divCounter[10] ; ClkDividerN:clkd|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[1]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.303 ; ClkDividerN:clkd|s_divCounter[11] ; ClkDividerN:clkd|s_divCounter[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.429      ;
; 0.304 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.431      ;
; 0.304 ; ClkDividerN:clkd|s_divCounter[23] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.431      ;
; 0.308 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[0]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.434      ;
; 0.312 ; ClkDividerN:clkd|s_divCounter[6]  ; ClkDividerN:clkd|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.438      ;
; 0.315 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.442      ;
; 0.316 ; ClkDividerN:clkd|s_divCounter[24] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.443      ;
; 0.368 ; ClkDividerN:clkd|s_divCounter[22] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.495      ;
; 0.441 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.568      ;
; 0.441 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.568      ;
; 0.447 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.451 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.578      ;
; 0.452 ; ClkDividerN:clkd|s_divCounter[11] ; ClkDividerN:clkd|s_divCounter[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.580      ;
; 0.453 ; ClkDividerN:clkd|s_divCounter[23] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.580      ;
; 0.454 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.581      ;
; 0.457 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[1]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; ClkDividerN:clkd|s_divCounter[10] ; ClkDividerN:clkd|s_divCounter[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.460 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; ClkDividerN:clkd|s_divCounter[10] ; ClkDividerN:clkd|s_divCounter[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.470 ; ClkDividerN:clkd|s_divCounter[6]  ; ClkDividerN:clkd|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.596      ;
; 0.473 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.600      ;
; 0.473 ; ClkDividerN:clkd|s_divCounter[6]  ; ClkDividerN:clkd|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.599      ;
; 0.474 ; ClkDividerN:clkd|s_divCounter[24] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.601      ;
; 0.476 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.603      ;
; 0.504 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.631      ;
; 0.504 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.631      ;
; 0.507 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.634      ;
; 0.507 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.634      ;
; 0.510 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.636      ;
; 0.511 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.514 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; ClkDividerN:clkd|s_divCounter[9]  ; ClkDividerN:clkd|s_divCounter[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.516 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.643      ;
; 0.516 ; ClkDividerN:clkd|s_divCounter[23] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.643      ;
; 0.517 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.644      ;
; 0.519 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.646      ;
; 0.520 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.647      ;
; 0.523 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.523 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.526 ; ClkDividerN:clkd|s_divCounter[22] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.653      ;
; 0.526 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; ClkDividerN:clkd|s_divCounter[0]  ; ClkDividerN:clkd|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; ClkDividerN:clkd|s_divCounter[4]  ; ClkDividerN:clkd|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; ClkDividerN:clkd|s_divCounter[8]  ; ClkDividerN:clkd|s_divCounter[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.529 ; ClkDividerN:clkd|s_divCounter[22] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.656      ;
; 0.536 ; ClkDividerN:clkd|s_divCounter[6]  ; ClkDividerN:clkd|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.662      ;
; 0.539 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.666      ;
; 0.539 ; ClkDividerN:clkd|s_divCounter[6]  ; ClkDividerN:clkd|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.665      ;
; 0.542 ; ClkDividerN:clkd|s_divCounter[18] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.669      ;
; 0.568 ; ClkDividerN:clkd|clkOut           ; ClkDividerN:clkd|clkOut           ; ClkDividerN:clkd|clkOut ; CLOCK_50    ; 0.000        ; 1.658      ; 2.445      ;
; 0.570 ; ClkDividerN:clkd|s_divCounter[21] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.697      ;
; 0.570 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.697      ;
; 0.573 ; ClkDividerN:clkd|s_divCounter[19] ; ClkDividerN:clkd|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.700      ;
; 0.576 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.702      ;
; 0.577 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.703      ;
; 0.578 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.704      ;
; 0.578 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|s_divCounter[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.704      ;
; 0.579 ; ClkDividerN:clkd|s_divCounter[3]  ; ClkDividerN:clkd|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.705      ;
; 0.580 ; ClkDividerN:clkd|s_divCounter[5]  ; ClkDividerN:clkd|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.706      ;
; 0.581 ; ClkDividerN:clkd|s_divCounter[1]  ; ClkDividerN:clkd|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.707      ;
; 0.581 ; ClkDividerN:clkd|s_divCounter[7]  ; ClkDividerN:clkd|s_divCounter[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.707      ;
; 0.582 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.709      ;
; 0.583 ; ClkDividerN:clkd|s_divCounter[20] ; ClkDividerN:clkd|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.710      ;
; 0.585 ; ClkDividerN:clkd|s_divCounter[12] ; ClkDividerN:clkd|s_divCounter[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.045      ; 0.714      ;
; 0.585 ; ClkDividerN:clkd|s_divCounter[17] ; ClkDividerN:clkd|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.712      ;
; 0.588 ; ClkDividerN:clkd|s_divCounter[12] ; ClkDividerN:clkd|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.045      ; 0.717      ;
; 0.589 ; ClkDividerN:clkd|s_divCounter[2]  ; ClkDividerN:clkd|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.715      ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Clock                    ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack         ; -3.671  ; 0.200 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                ; -3.671  ; 0.203 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:clkd|clkOut ; -0.792  ; 0.200 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS          ; -79.348 ; 0.0   ; 0.0      ; 0.0     ; -47.975             ;
;  CLOCK_50                ; -76.436 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:clkd|clkOut ; -2.912  ; 0.000 ; N/A      ; N/A     ; -10.280             ;
+--------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_ADCDAT              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK2_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK3_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET1_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENETCLK_25              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_RY                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; HSMC_CLKIN0             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IRDA_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; OTG_INT                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_WP_N                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SMA_CLKIN               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TD_CLK27                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_HS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_VS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RTS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0        ; 0        ; 0        ; 17       ;
; ClkDividerN:clkd|clkOut ; CLOCK_50                ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                ; CLOCK_50                ; 1214     ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; 0        ; 0        ; 0        ; 17       ;
; ClkDividerN:clkd|clkOut ; CLOCK_50                ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                ; CLOCK_50                ; 1214     ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------+
; Clock Status Summary                                                   ;
+-------------------------+-------------------------+------+-------------+
; Target                  ; Clock                   ; Type ; Status      ;
+-------------------------+-------------------------+------+-------------+
; CLOCK_50                ; CLOCK_50                ; Base ; Constrained ;
; ClkDividerN:clkd|clkOut ; ClkDividerN:clkd|clkOut ; Base ; Constrained ;
+-------------------------+-------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Fri Apr 22 09:16:02 2022
Info: Command: quartus_sta SeqShiftUnit_Demo -c SeqShiftUnit_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SeqShiftUnit_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ClkDividerN:clkd|clkOut ClkDividerN:clkd|clkOut
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.671
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.671             -76.436 CLOCK_50 
    Info (332119):    -0.792              -2.912 ClkDividerN:clkd|clkOut 
Info (332146): Worst-case hold slack is 0.448
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.448               0.000 CLOCK_50 
    Info (332119):     0.459               0.000 ClkDividerN:clkd|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:clkd|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.297             -67.490 CLOCK_50 
    Info (332119):    -0.613              -1.783 ClkDividerN:clkd|clkOut 
Info (332146): Worst-case hold slack is 0.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.405               0.000 CLOCK_50 
    Info (332119):     0.423               0.000 ClkDividerN:clkd|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:clkd|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.366
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.366             -22.196 CLOCK_50 
    Info (332119):     0.123               0.000 ClkDividerN:clkd|clkOut 
Info (332146): Worst-case hold slack is 0.200
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.200               0.000 ClkDividerN:clkd|clkOut 
    Info (332119):     0.203               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.665 CLOCK_50 
    Info (332119):    -1.000              -8.000 ClkDividerN:clkd|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4848 megabytes
    Info: Processing ended: Fri Apr 22 09:16:04 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


