
data RefTLL_t {
    RefTLL_t left;
    RefTLL_t right;
    RefTLL_t next;
    RefTLL_t parent;
};

pred TLL_plus(root,pra,ll,lr) := 
    (root->RefTLL_t{left:nil,right:nil,next:lr,parent:pra} & root=ll)
    \/ (exists l,r,z. root->RefTLL_t{left:l,right:r,next:nil,parent:pra} * TLL_plus(l,root,ll,z) * TLL_plus(r,root,z,lr));


checkentail (exists l,r,z. a->RefTLL_t{left:l,right:r,next:nil,parent:nil} * TLL_plus(l,a,c,z) * TLL_plus(r,a,z,nil) ) 
    |- TLL_plus(a,nil,c,nil);
