TimeQuest Timing Analyzer report for Registros
Mon Jul 14 01:23:01 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'CLK'
 29. Slow 1200mV 0C Model Hold: 'CLK'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'CLK'
 44. Fast 1200mV 0C Model Hold: 'CLK'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Registros                                          ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 192.46 MHz ; 192.46 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -4.196 ; -51.410            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.355 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -40.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                               ;
+--------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.196 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.301      ; 5.492      ;
; -4.196 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.301      ; 5.492      ;
; -4.151 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.301      ; 5.447      ;
; -4.151 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.301      ; 5.447      ;
; -4.116 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.302      ; 5.413      ;
; -4.106 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.301      ; 5.402      ;
; -4.106 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.301      ; 5.402      ;
; -4.066 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 5.354      ;
; -4.066 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 5.354      ;
; -4.066 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 5.354      ;
; -4.066 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 5.354      ;
; -4.066 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.302      ; 5.363      ;
; -4.046 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 5.334      ;
; -4.046 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 5.334      ;
; -4.046 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 5.334      ;
; -4.046 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 5.334      ;
; -4.021 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.302      ; 5.318      ;
; -4.001 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 5.289      ;
; -4.001 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 5.289      ;
; -4.001 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 5.289      ;
; -4.001 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 5.289      ;
; -3.879 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 5.176      ;
; -3.879 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 5.176      ;
; -3.879 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 5.176      ;
; -3.879 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 5.176      ;
; -3.879 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 1.000        ; 0.302      ; 5.176      ;
; -3.858 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 5.155      ;
; -3.858 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 5.155      ;
; -3.858 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 5.155      ;
; -3.858 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 5.155      ;
; -3.858 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 1.000        ; 0.302      ; 5.155      ;
; -3.813 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 5.110      ;
; -3.813 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 5.110      ;
; -3.813 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 5.110      ;
; -3.813 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 5.110      ;
; -3.813 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 1.000        ; 0.302      ; 5.110      ;
; -3.714 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.301      ; 5.010      ;
; -3.714 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.301      ; 5.010      ;
; -3.629 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.302      ; 4.926      ;
; -3.609 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.897      ;
; -3.609 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.897      ;
; -3.609 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.897      ;
; -3.609 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.897      ;
; -3.421 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 4.718      ;
; -3.421 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 4.718      ;
; -3.421 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 4.718      ;
; -3.421 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 4.718      ;
; -3.421 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 1.000        ; 0.302      ; 4.718      ;
; -3.360 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.301      ; 4.656      ;
; -3.360 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.301      ; 4.656      ;
; -3.275 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.302      ; 4.572      ;
; -3.255 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.543      ;
; -3.255 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.543      ;
; -3.255 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.543      ;
; -3.255 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.543      ;
; -3.243 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 1.000        ; -0.065     ; 4.173      ;
; -3.233 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 1.000        ; -0.065     ; 4.163      ;
; -3.188 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 1.000        ; -0.065     ; 4.118      ;
; -3.067 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 4.364      ;
; -3.067 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 4.364      ;
; -3.067 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 4.364      ;
; -3.067 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 4.364      ;
; -3.067 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 1.000        ; 0.302      ; 4.364      ;
; -2.916 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.301      ; 4.212      ;
; -2.916 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.301      ; 4.212      ;
; -2.908 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.846      ;
; -2.908 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.846      ;
; -2.898 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.301      ; 4.194      ;
; -2.898 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.301      ; 4.194      ;
; -2.896 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.301      ; 4.192      ;
; -2.896 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.301      ; 4.192      ;
; -2.831 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.302      ; 4.128      ;
; -2.823 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.762      ;
; -2.811 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.099      ;
; -2.811 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.099      ;
; -2.811 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.099      ;
; -2.811 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.099      ;
; -2.808 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.302      ; 4.105      ;
; -2.803 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.733      ;
; -2.803 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.733      ;
; -2.803 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.733      ;
; -2.803 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.733      ;
; -2.796 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.726      ;
; -2.792 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.302      ; 4.089      ;
; -2.791 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.079      ;
; -2.791 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.079      ;
; -2.791 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.079      ;
; -2.791 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.079      ;
; -2.782 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.070      ;
; -2.782 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.070      ;
; -2.782 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.070      ;
; -2.782 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 4.070      ;
; -2.623 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 3.920      ;
; -2.623 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 3.920      ;
; -2.623 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 3.920      ;
; -2.623 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 1.000        ; 0.302      ; 3.920      ;
; -2.623 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 1.000        ; 0.302      ; 3.920      ;
; -2.615 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.554      ;
; -2.615 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.554      ;
; -2.615 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.554      ;
+--------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                 ;
+-------+---------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; AnalizadorCorte:inst22|inst                 ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.577      ;
; 0.604 ; Registro12:REG_INICIAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.107      ; 0.868      ;
; 0.605 ; Registro12:REG_INICIAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 0.000        ; 0.107      ; 0.869      ;
; 0.605 ; Registro12:REG_INICIAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 0.000        ; 0.107      ; 0.869      ;
; 0.606 ; Registro12:REG_INICIAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 0.000        ; 0.107      ; 0.870      ;
; 0.606 ; Registro12:REG_INICIAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 0.867      ;
; 0.609 ; Registro12:REG_INICIAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 0.870      ;
; 0.609 ; Registro12:REG_INICIAL|CeldaMemoria:B8|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 0.870      ;
; 0.714 ; Registro12:REG_INICIAL|CeldaMemoria:B9|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 0.975      ;
; 0.715 ; Registro12:REG_INICIAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 0.976      ;
; 0.715 ; Registro12:REG_INICIAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.104      ; 0.976      ;
; 0.717 ; Registro12:REG_INICIAL|CeldaMemoria:B7|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 0.978      ;
; 0.773 ; Registro12:REG_INICIAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.116      ; 1.046      ;
; 1.105 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.327      ;
; 1.171 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 1.775      ;
; 1.171 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 1.775      ;
; 1.172 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.447      ; 1.776      ;
; 1.173 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 1.777      ;
; 1.314 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.536      ;
; 1.420 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.024      ;
; 1.420 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.642      ;
; 1.421 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.025      ;
; 1.600 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 0.000        ; 0.458      ; 2.215      ;
; 1.600 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 0.000        ; 0.458      ; 2.215      ;
; 1.600 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 0.000        ; 0.458      ; 2.215      ;
; 1.601 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.458      ; 2.216      ;
; 1.624 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.846      ;
; 1.638 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; -0.279     ; 1.516      ;
; 1.669 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.273      ;
; 1.669 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.273      ;
; 1.670 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.274      ;
; 1.671 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.275      ;
; 1.725 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.328      ;
; 1.725 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.328      ;
; 1.792 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.103      ; 2.052      ;
; 1.792 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.103      ; 2.052      ;
; 1.793 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.103      ; 2.053      ;
; 1.794 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.103      ; 2.054      ;
; 1.862 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.466      ;
; 1.862 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.466      ;
; 1.863 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.467      ;
; 1.865 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.469      ;
; 1.877 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.064      ; 2.098      ;
; 1.878 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.482      ;
; 1.878 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.482      ;
; 1.879 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.483      ;
; 1.880 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.484      ;
; 1.918 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.522      ;
; 1.919 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.523      ;
; 1.928 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; -0.279     ; 1.806      ;
; 1.985 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.589      ;
; 1.985 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.589      ;
; 1.986 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.590      ;
; 1.987 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.591      ;
; 2.028 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.103      ; 2.288      ;
; 2.030 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.103      ; 2.290      ;
; 2.033 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.636      ;
; 2.033 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.636      ;
; 2.034 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.637      ;
; 2.036 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.639      ;
; 2.084 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.103      ; 2.344      ;
; 2.084 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.103      ; 2.344      ;
; 2.085 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.103      ; 2.345      ;
; 2.086 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.103      ; 2.346      ;
; 2.096 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.700      ;
; 2.098 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.702      ;
; 2.098 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 0.000        ; 0.458      ; 2.713      ;
; 2.098 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 0.000        ; 0.458      ; 2.713      ;
; 2.098 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 0.000        ; 0.458      ; 2.713      ;
; 2.099 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.458      ; 2.714      ;
; 2.127 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.731      ;
; 2.128 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.114      ; 2.399      ;
; 2.128 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.732      ;
; 2.130 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 0.000        ; 0.114      ; 2.401      ;
; 2.131 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 0.000        ; 0.114      ; 2.402      ;
; 2.131 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 0.000        ; 0.114      ; 2.402      ;
; 2.167 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.064      ; 2.388      ;
; 2.206 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.458      ; 2.821      ;
; 2.208 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 0.000        ; 0.458      ; 2.823      ;
; 2.209 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 0.000        ; 0.458      ; 2.824      ;
; 2.209 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 0.000        ; 0.458      ; 2.824      ;
; 2.223 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.826      ;
; 2.223 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.826      ;
; 2.234 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.838      ;
; 2.235 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.839      ;
; 2.267 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.870      ;
; 2.269 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.872      ;
; 2.275 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 0.000        ; 0.102      ; 2.534      ;
; 2.276 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 0.000        ; 0.102      ; 2.535      ;
; 2.307 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 0.000        ; 0.458      ; 2.922      ;
; 2.307 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 0.000        ; 0.458      ; 2.922      ;
; 2.307 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 0.000        ; 0.458      ; 2.922      ;
; 2.308 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.458      ; 2.923      ;
; 2.318 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.103      ; 2.578      ;
; 2.320 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.103      ; 2.580      ;
; 2.323 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.926      ;
; 2.323 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.926      ;
; 2.324 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.927      ;
; 2.326 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.929      ;
; 2.353 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.956      ;
+-------+---------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; AnalizadorCorte:inst22|inst                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B0|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B10|BIT       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B11|BIT       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B1|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B2|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B3|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B4|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B5|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B6|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B7|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B8|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B9|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B0|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B10|BIT ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B11|BIT ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B1|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B2|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B3|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B4|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B5|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B6|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B7|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B8|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B9|BIT  ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B0|BIT        ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B4|BIT        ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B5|BIT        ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B6|BIT        ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B0|BIT  ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B11|BIT ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B4|BIT  ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B5|BIT  ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B6|BIT  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B10|BIT       ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B11|BIT       ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B1|BIT        ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B2|BIT        ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B3|BIT        ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B7|BIT        ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B8|BIT        ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B9|BIT        ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B10|BIT ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B1|BIT  ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B2|BIT  ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B3|BIT  ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B7|BIT  ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B8|BIT  ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B9|BIT  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; AnalizadorCorte:inst22|inst                 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                 ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                   ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B0|BIT|clk                            ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B4|BIT|clk                            ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B5|BIT|clk                            ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B6|BIT|clk                            ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B0|BIT|clk                      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B11|BIT|clk                     ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B4|BIT|clk                      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B5|BIT|clk                      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B6|BIT|clk                      ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B10|BIT|clk                           ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B11|BIT|clk                           ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B1|BIT|clk                            ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B2|BIT|clk                            ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B3|BIT|clk                            ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B7|BIT|clk                            ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B8|BIT|clk                            ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B9|BIT|clk                            ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_FINAL|B6|BIT|clk                        ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_FINAL|B7|BIT|clk                        ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B10|BIT|clk                     ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B1|BIT|clk                      ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B2|BIT|clk                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.965  ; 3.458  ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 10.439 ; 11.002 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 9.507  ; 10.040 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 10.409 ; 11.002 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 10.439 ; 10.973 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 8.783  ; 9.240  ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 7.747  ; 8.204  ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.935  ; 8.351  ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 8.262  ; 8.779  ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.792  ; 8.224  ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.925  ; 7.293  ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.146  ; 5.695  ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.713  ; 6.131  ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.552  ; 6.000  ; Rise       ; CLK             ;
; INC[*]    ; CLK        ; 10.601 ; 11.106 ; Rise       ; CLK             ;
;  INC[0]   ; CLK        ; 10.248 ; 10.733 ; Rise       ; CLK             ;
;  INC[1]   ; CLK        ; 10.601 ; 11.106 ; Rise       ; CLK             ;
;  INC[2]   ; CLK        ; 10.401 ; 10.915 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.088  ; 3.503  ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 3.385  ; 3.910  ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 3.284  ; 3.813  ; Rise       ; CLK             ;
; START     ; CLK        ; 3.266  ; 3.774  ; Rise       ; CLK             ;
; UD        ; CLK        ; 10.858 ; 11.335 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.829 ; -2.305 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -1.210 ; -1.693 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.271 ; -1.745 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.210 ; -1.693 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.315 ; -1.751 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.783 ; -2.243 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.482 ; -1.937 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.559 ; -2.009 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.718 ; -2.204 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.502 ; -1.926 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -1.579 ; -2.009 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -1.759 ; -2.251 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.421 ; -1.892 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -1.423 ; -1.879 ; Rise       ; CLK             ;
; INC[*]    ; CLK        ; -1.868 ; -2.340 ; Rise       ; CLK             ;
;  INC[0]   ; CLK        ; -1.868 ; -2.340 ; Rise       ; CLK             ;
;  INC[1]   ; CLK        ; -2.163 ; -2.613 ; Rise       ; CLK             ;
;  INC[2]   ; CLK        ; -2.164 ; -2.596 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.374 ; -2.760 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.799 ; -2.284 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -2.084 ; -2.547 ; Rise       ; CLK             ;
; START     ; CLK        ; -2.552 ; -3.112 ; Rise       ; CLK             ;
; UD        ; CLK        ; -1.965 ; -2.416 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DATA[*]   ; CLK        ; 7.699  ; 7.717  ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 7.126  ; 7.116  ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.449  ; 6.406  ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.763  ; 6.737  ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.761  ; 6.739  ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.852  ; 6.814  ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.946  ; 6.894  ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.081  ; 7.058  ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.586  ; 7.577  ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.896  ; 6.852  ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.528  ; 7.580  ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 7.086  ; 7.020  ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.699  ; 7.717  ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 10.308 ; 10.173 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 10.171 ; 10.250 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.239 ; 6.194 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.890 ; 6.875 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.239 ; 6.194 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.539 ; 6.511 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.537 ; 6.514 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.623 ; 6.583 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.714 ; 6.661 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.846 ; 6.820 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.355 ; 7.346 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.660 ; 6.613 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.276 ; 7.321 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.851 ; 6.783 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.470 ; 7.486 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.510 ; 6.390 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 7.156 ; 7.177 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; DATA[0]    ; ERROR       ; 11.020 ; 12.053 ; 12.562 ; 11.417 ;
; DATA[0]    ; FIN         ; 10.883 ; 12.130 ; 12.425 ; 11.494 ;
; DATA[1]    ; ERROR       ; 11.467 ; 11.737 ; 12.207 ; 11.881 ;
; DATA[1]    ; FIN         ; 11.330 ; 11.814 ; 12.070 ; 11.958 ;
; DATA[2]    ; ERROR       ; 11.008 ; 11.301 ; 11.758 ; 11.415 ;
; DATA[2]    ; FIN         ; 10.871 ; 11.378 ; 11.621 ; 11.492 ;
; DATA[3]    ; ERROR       ; 10.941 ; 10.880 ; 11.362 ; 11.353 ;
; DATA[3]    ; FIN         ; 10.804 ; 10.957 ; 11.225 ; 11.430 ;
; DATA[4]    ; ERROR       ; 10.028 ; 10.343 ; 10.889 ; 10.450 ;
; DATA[4]    ; FIN         ; 9.891  ; 10.420 ; 10.752 ; 10.527 ;
; DATA[5]    ; ERROR       ; 10.121 ; 10.423 ; 10.929 ; 10.506 ;
; DATA[5]    ; FIN         ; 9.984  ; 10.500 ; 10.792 ; 10.583 ;
; DATA[6]    ; ERROR       ; 10.430 ; 10.595 ; 11.225 ; 10.910 ;
; DATA[6]    ; FIN         ; 10.293 ; 10.672 ; 11.088 ; 10.987 ;
; DATA[7]    ; ERROR       ; 9.476  ; 9.498  ; 10.063 ; 9.857  ;
; DATA[7]    ; FIN         ; 9.339  ; 9.575  ; 9.926  ; 9.934  ;
; DATA[8]    ; ERROR       ; 9.626  ; 9.534  ; 10.120 ; 10.016 ;
; DATA[8]    ; FIN         ; 9.508  ; 9.611  ; 9.997  ; 10.093 ;
; DATA[9]    ; ERROR       ; 10.170 ; 10.082 ; 10.727 ; 10.605 ;
; DATA[9]    ; FIN         ; 10.036 ; 10.159 ; 10.593 ; 10.682 ;
; DATA[10]   ; ERROR       ; 10.152 ; 10.122 ; 10.713 ; 10.569 ;
; DATA[10]   ; FIN         ; 10.018 ; 10.199 ; 10.579 ; 10.646 ;
; DATA[11]   ; ERROR       ; 10.611 ; 10.542 ; 11.093 ; 10.966 ;
; DATA[11]   ; FIN         ; 10.477 ; 10.619 ; 10.959 ; 11.043 ;
; INC[0]     ; PAUSA       ;        ; 7.947  ; 8.517  ;        ;
; INC[1]     ; PAUSA       ;        ; 7.623  ; 8.196  ;        ;
; INC[2]     ; PAUSA       ;        ; 7.816  ; 8.329  ;        ;
; START      ; DATA[0]     ; 7.157  ; 7.000  ; 7.663  ; 7.506  ;
; START      ; DATA[1]     ; 7.157  ; 7.000  ; 7.663  ; 7.506  ;
; START      ; DATA[2]     ; 7.003  ; 6.881  ; 7.478  ; 7.356  ;
; START      ; DATA[3]     ; 6.987  ; 6.865  ; 7.475  ; 7.353  ;
; START      ; DATA[4]     ; 6.908  ; 6.760  ; 7.419  ; 7.271  ;
; START      ; DATA[5]     ; 6.987  ; 6.865  ; 7.475  ; 7.353  ;
; START      ; DATA[6]     ; 6.859  ; 6.702  ; 7.341  ; 7.184  ;
; START      ; DATA[7]     ; 7.406  ; 7.310  ; 7.880  ; 7.784  ;
; START      ; DATA[8]     ; 6.560  ; 6.402  ; 7.034  ; 6.876  ;
; START      ; DATA[9]     ; 6.648  ; 6.491  ; 7.124  ; 6.967  ;
; START      ; DATA[10]    ; 6.859  ; 6.702  ; 7.341  ; 7.184  ;
; START      ; DATA[11]    ; 7.760  ; 7.664  ; 8.271  ; 8.175  ;
; UD         ; ERROR       ; 9.620  ; 9.535  ; 10.159 ; 10.002 ;
; UD         ; FIN         ; 9.963  ; 9.870  ; 10.290 ; 10.547 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; DATA[0]    ; ERROR       ; 10.623 ; 11.592 ; 12.083 ; 11.001 ;
; DATA[0]    ; FIN         ; 10.496 ; 11.678 ; 11.956 ; 11.087 ;
; DATA[1]    ; ERROR       ; 10.989 ; 11.261 ; 11.721 ; 11.364 ;
; DATA[1]    ; FIN         ; 10.862 ; 11.347 ; 11.594 ; 11.450 ;
; DATA[2]    ; ERROR       ; 10.553 ; 10.826 ; 11.273 ; 10.918 ;
; DATA[2]    ; FIN         ; 10.426 ; 10.912 ; 11.146 ; 11.004 ;
; DATA[3]    ; ERROR       ; 10.489 ; 10.423 ; 10.896 ; 10.860 ;
; DATA[3]    ; FIN         ; 10.362 ; 10.509 ; 10.769 ; 10.946 ;
; DATA[4]    ; ERROR       ; 9.611  ; 9.894  ; 10.418 ; 9.990  ;
; DATA[4]    ; FIN         ; 9.484  ; 9.980  ; 10.291 ; 10.076 ;
; DATA[5]    ; ERROR       ; 9.705  ; 9.983  ; 10.473 ; 10.046 ;
; DATA[5]    ; FIN         ; 9.578  ; 10.069 ; 10.346 ; 10.132 ;
; DATA[6]    ; ERROR       ; 9.995  ; 10.145 ; 10.758 ; 10.432 ;
; DATA[6]    ; FIN         ; 9.868  ; 10.231 ; 10.631 ; 10.518 ;
; DATA[7]    ; ERROR       ; 9.078  ; 9.085  ; 9.640  ; 9.425  ;
; DATA[7]    ; FIN         ; 8.951  ; 9.171  ; 9.513  ; 9.511  ;
; DATA[8]    ; ERROR       ; 9.048  ; 8.872  ; 9.520  ; 9.351  ;
; DATA[8]    ; FIN         ; 9.120  ; 9.205  ; 9.599  ; 9.684  ;
; DATA[9]    ; ERROR       ; 9.097  ; 9.013  ; 9.642  ; 9.497  ;
; DATA[9]    ; FIN         ; 9.431  ; 9.346  ; 9.772  ; 10.033 ;
; DATA[10]   ; ERROR       ; 8.890  ; 9.028  ; 9.638  ; 9.273  ;
; DATA[10]   ; FIN         ; 9.216  ; 9.396  ; 9.769  ; 9.809  ;
; DATA[11]   ; ERROR       ; 8.867  ; 8.718  ; 9.309  ; 9.169  ;
; DATA[11]   ; FIN         ; 9.201  ; 9.254  ; 9.643  ; 9.705  ;
; INC[0]     ; PAUSA       ;        ; 7.656  ; 8.196  ;        ;
; INC[1]     ; PAUSA       ;        ; 7.355  ; 7.918  ;        ;
; INC[2]     ; PAUSA       ;        ; 7.546  ; 8.046  ;        ;
; START      ; DATA[0]     ; 6.873  ; 6.716  ; 7.366  ; 7.209  ;
; START      ; DATA[1]     ; 6.873  ; 6.716  ; 7.366  ; 7.209  ;
; START      ; DATA[2]     ; 6.760  ; 6.638  ; 7.223  ; 7.101  ;
; START      ; DATA[3]     ; 6.745  ; 6.623  ; 7.220  ; 7.098  ;
; START      ; DATA[4]     ; 6.631  ; 6.483  ; 7.128  ; 6.980  ;
; START      ; DATA[5]     ; 6.745  ; 6.623  ; 7.220  ; 7.098  ;
; START      ; DATA[6]     ; 6.587  ; 6.430  ; 7.056  ; 6.899  ;
; START      ; DATA[7]     ; 7.175  ; 7.079  ; 7.636  ; 7.540  ;
; START      ; DATA[8]     ; 6.329  ; 6.171  ; 6.790  ; 6.632  ;
; START      ; DATA[9]     ; 6.384  ; 6.227  ; 6.848  ; 6.691  ;
; START      ; DATA[10]    ; 6.587  ; 6.430  ; 7.056  ; 6.899  ;
; START      ; DATA[11]    ; 7.483  ; 7.387  ; 7.980  ; 7.884  ;
; UD         ; ERROR       ; 8.828  ; 8.710  ; 9.307  ; 9.161  ;
; UD         ; FIN         ; 8.701  ; 8.796  ; 9.180  ; 9.247  ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 211.64 MHz ; 211.64 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.725 ; -45.418           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.310 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -40.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                ;
+--------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.725 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.994      ;
; -3.725 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.994      ;
; -3.631 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.900      ;
; -3.631 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.900      ;
; -3.625 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.896      ;
; -3.597 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.866      ;
; -3.597 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.866      ;
; -3.596 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.861      ;
; -3.596 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.861      ;
; -3.596 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.861      ;
; -3.596 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.861      ;
; -3.551 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.822      ;
; -3.534 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.799      ;
; -3.534 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.799      ;
; -3.534 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.799      ;
; -3.534 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.799      ;
; -3.517 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.788      ;
; -3.500 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.765      ;
; -3.500 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.765      ;
; -3.500 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.765      ;
; -3.500 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.765      ;
; -3.423 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.694      ;
; -3.423 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.694      ;
; -3.423 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.694      ;
; -3.423 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.694      ;
; -3.423 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.694      ;
; -3.368 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.639      ;
; -3.368 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.639      ;
; -3.368 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.639      ;
; -3.368 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.639      ;
; -3.368 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.639      ;
; -3.334 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.605      ;
; -3.334 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.605      ;
; -3.334 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.605      ;
; -3.334 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.605      ;
; -3.334 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.605      ;
; -3.238 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.507      ;
; -3.238 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.507      ;
; -3.158 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.429      ;
; -3.141 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.406      ;
; -3.141 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.406      ;
; -3.141 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.406      ;
; -3.141 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.406      ;
; -2.975 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.246      ;
; -2.975 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.246      ;
; -2.975 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.246      ;
; -2.975 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.246      ;
; -2.975 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.246      ;
; -2.920 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.189      ;
; -2.920 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.189      ;
; -2.844 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 1.000        ; -0.058     ; 3.781      ;
; -2.840 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.276      ; 4.111      ;
; -2.823 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.088      ;
; -2.823 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.088      ;
; -2.823 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.088      ;
; -2.823 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.088      ;
; -2.800 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 1.000        ; -0.058     ; 3.737      ;
; -2.766 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 1.000        ; -0.058     ; 3.703      ;
; -2.657 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 3.928      ;
; -2.657 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 3.928      ;
; -2.657 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 3.928      ;
; -2.657 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 3.928      ;
; -2.657 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 1.000        ; 0.276      ; 3.928      ;
; -2.534 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.275      ; 3.804      ;
; -2.534 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.275      ; 3.804      ;
; -2.532 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 3.801      ;
; -2.532 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 3.801      ;
; -2.525 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 3.468      ;
; -2.525 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; -0.052     ; 3.468      ;
; -2.517 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.275      ; 3.787      ;
; -2.517 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.275      ; 3.787      ;
; -2.452 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.276      ; 3.723      ;
; -2.442 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; -0.050     ; 3.387      ;
; -2.435 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 3.700      ;
; -2.435 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 3.700      ;
; -2.435 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 3.700      ;
; -2.435 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 3.700      ;
; -2.434 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.277      ; 3.706      ;
; -2.425 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.364      ;
; -2.425 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.364      ;
; -2.425 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.364      ;
; -2.425 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.364      ;
; -2.420 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.686      ;
; -2.420 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.686      ;
; -2.420 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.686      ;
; -2.420 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.686      ;
; -2.411 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.277      ; 3.683      ;
; -2.408 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.674      ;
; -2.408 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.674      ;
; -2.408 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.674      ;
; -2.408 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.674      ;
; -2.407 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 1.000        ; -0.058     ; 3.344      ;
; -2.269 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 3.540      ;
; -2.269 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 3.540      ;
; -2.269 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 3.540      ;
; -2.269 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 1.000        ; 0.276      ; 3.540      ;
; -2.269 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 1.000        ; 0.276      ; 3.540      ;
; -2.259 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 3.204      ;
; -2.259 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 3.204      ;
; -2.259 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 3.204      ;
+--------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                  ;
+-------+---------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; AnalizadorCorte:inst22|inst                 ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.531 ; Registro12:REG_INICIAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.772      ;
; 0.532 ; Registro12:REG_INICIAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.773      ;
; 0.533 ; Registro12:REG_INICIAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.774      ;
; 0.534 ; Registro12:REG_INICIAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.775      ;
; 0.534 ; Registro12:REG_INICIAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 0.000        ; 0.093      ; 0.771      ;
; 0.537 ; Registro12:REG_INICIAL|CeldaMemoria:B8|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.775      ;
; 0.538 ; Registro12:REG_INICIAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 0.000        ; 0.093      ; 0.775      ;
; 0.642 ; Registro12:REG_INICIAL|CeldaMemoria:B9|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.880      ;
; 0.643 ; Registro12:REG_INICIAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.881      ;
; 0.643 ; Registro12:REG_INICIAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.881      ;
; 0.645 ; Registro12:REG_INICIAL|CeldaMemoria:B7|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.883      ;
; 0.687 ; Registro12:REG_INICIAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.103      ; 0.934      ;
; 0.990 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.191      ;
; 1.074 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 1.623      ;
; 1.074 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 1.623      ;
; 1.075 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.405      ; 1.624      ;
; 1.076 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 1.625      ;
; 1.183 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.384      ;
; 1.273 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.474      ;
; 1.301 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 1.850      ;
; 1.302 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.405      ; 1.851      ;
; 1.464 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 0.000        ; 0.417      ; 2.025      ;
; 1.464 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 0.000        ; 0.417      ; 2.025      ;
; 1.464 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 0.000        ; 0.417      ; 2.025      ;
; 1.465 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.417      ; 2.026      ;
; 1.468 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.669      ;
; 1.469 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; -0.257     ; 1.356      ;
; 1.523 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.072      ;
; 1.523 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.072      ;
; 1.524 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.073      ;
; 1.525 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.074      ;
; 1.568 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 0.000        ; 0.403      ; 2.115      ;
; 1.568 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 0.000        ; 0.403      ; 2.115      ;
; 1.600 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.091      ; 1.835      ;
; 1.600 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.091      ; 1.835      ;
; 1.601 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.091      ; 1.836      ;
; 1.603 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.091      ; 1.838      ;
; 1.661 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.210      ;
; 1.661 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.210      ;
; 1.662 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.211      ;
; 1.664 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.213      ;
; 1.685 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.886      ;
; 1.716 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.265      ;
; 1.716 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.265      ;
; 1.717 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.266      ;
; 1.718 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.267      ;
; 1.733 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; -0.257     ; 1.620      ;
; 1.750 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.299      ;
; 1.751 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.300      ;
; 1.810 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.091      ; 2.045      ;
; 1.811 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.091      ; 2.046      ;
; 1.813 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.362      ;
; 1.813 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.362      ;
; 1.814 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.363      ;
; 1.815 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.364      ;
; 1.816 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.365      ;
; 1.816 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.365      ;
; 1.817 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.366      ;
; 1.819 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.368      ;
; 1.864 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.091      ; 2.099      ;
; 1.864 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.091      ; 2.099      ;
; 1.865 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.091      ; 2.100      ;
; 1.867 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.091      ; 2.102      ;
; 1.871 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.420      ;
; 1.872 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.421      ;
; 1.912 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.103      ; 2.159      ;
; 1.913 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 0.000        ; 0.103      ; 2.160      ;
; 1.913 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 0.000        ; 0.417      ; 2.474      ;
; 1.913 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 0.000        ; 0.417      ; 2.474      ;
; 1.913 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 0.000        ; 0.417      ; 2.474      ;
; 1.914 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 0.000        ; 0.103      ; 2.161      ;
; 1.914 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.417      ; 2.475      ;
; 1.915 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 0.000        ; 0.103      ; 2.162      ;
; 1.943 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.492      ;
; 1.944 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.493      ;
; 1.950 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.057      ; 2.151      ;
; 1.987 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.417      ; 2.548      ;
; 1.988 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 0.000        ; 0.417      ; 2.549      ;
; 1.989 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 0.000        ; 0.417      ; 2.550      ;
; 1.990 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 0.000        ; 0.417      ; 2.551      ;
; 2.026 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.575      ;
; 2.027 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.576      ;
; 2.032 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 0.000        ; 0.403      ; 2.579      ;
; 2.032 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 0.000        ; 0.403      ; 2.579      ;
; 2.036 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.585      ;
; 2.037 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.586      ;
; 2.038 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 0.000        ; 0.089      ; 2.271      ;
; 2.038 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 0.000        ; 0.089      ; 2.271      ;
; 2.074 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.091      ; 2.309      ;
; 2.075 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.091      ; 2.310      ;
; 2.081 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.630      ;
; 2.081 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.630      ;
; 2.082 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.631      ;
; 2.084 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.405      ; 2.633      ;
; 2.086 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.417      ; 2.647      ;
; 2.087 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 0.000        ; 0.417      ; 2.648      ;
; 2.087 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 0.000        ; 0.417      ; 2.648      ;
; 2.088 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 0.000        ; 0.417      ; 2.649      ;
; 2.099 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 0.000        ; 0.403      ; 2.646      ;
+-------+---------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; AnalizadorCorte:inst22|inst                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B0|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B10|BIT       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B11|BIT       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B1|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B2|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B3|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B4|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B5|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B6|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B7|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B8|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B9|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B0|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B10|BIT ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B11|BIT ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B1|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B2|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B3|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B4|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B5|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B6|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B7|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B8|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B9|BIT  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B0|BIT        ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B4|BIT        ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B5|BIT        ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B6|BIT        ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B1|BIT        ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B2|BIT        ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B10|BIT       ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B11|BIT       ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B3|BIT        ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B7|BIT        ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B8|BIT        ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B9|BIT        ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B0|BIT  ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B11|BIT ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B4|BIT  ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B5|BIT  ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B6|BIT  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B10|BIT ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B1|BIT  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B2|BIT  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B3|BIT  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B7|BIT  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B8|BIT  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B9|BIT  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; AnalizadorCorte:inst22|inst                 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                 ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                   ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B0|BIT|clk                            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B4|BIT|clk                            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B5|BIT|clk                            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B6|BIT|clk                            ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B1|BIT|clk                            ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B2|BIT|clk                            ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B10|BIT|clk                           ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B11|BIT|clk                           ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B3|BIT|clk                            ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B7|BIT|clk                            ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B8|BIT|clk                            ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B9|BIT|clk                            ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_FINAL|B6|BIT|clk                        ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_FINAL|B7|BIT|clk                        ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B0|BIT|clk                      ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B11|BIT|clk                     ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B4|BIT|clk                      ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B5|BIT|clk                      ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B6|BIT|clk                      ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_FINAL|B0|BIT|clk                        ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_FINAL|B1|BIT|clk                        ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_FINAL|B2|BIT|clk                        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.611 ; 2.986  ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 9.361 ; 9.782  ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 8.515 ; 8.922  ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 9.340 ; 9.782  ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 9.361 ; 9.762  ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 7.856 ; 8.220  ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.887 ; 7.294  ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.072 ; 7.419  ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.376 ; 7.814  ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.946 ; 7.309  ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.139 ; 6.488  ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.553 ; 4.973  ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.017 ; 5.444  ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.925 ; 5.292  ; Rise       ; CLK             ;
; INC[*]    ; CLK        ; 9.461 ; 9.865  ; Rise       ; CLK             ;
;  INC[0]   ; CLK        ; 9.148 ; 9.541  ; Rise       ; CLK             ;
;  INC[1]   ; CLK        ; 9.461 ; 9.865  ; Rise       ; CLK             ;
;  INC[2]   ; CLK        ; 9.295 ; 9.700  ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 2.718 ; 3.019  ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 3.001 ; 3.385  ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 2.873 ; 3.299  ; Rise       ; CLK             ;
; START     ; CLK        ; 2.864 ; 3.257  ; Rise       ; CLK             ;
; UD        ; CLK        ; 9.721 ; 10.076 ; Rise       ; CLK             ;
+-----------+------------+-------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.570 ; -1.948 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -1.008 ; -1.400 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.054 ; -1.451 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.008 ; -1.400 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.102 ; -1.453 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.550 ; -1.891 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.247 ; -1.618 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.325 ; -1.678 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.472 ; -1.856 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.272 ; -1.609 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -1.343 ; -1.686 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -1.505 ; -1.898 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.197 ; -1.575 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -1.194 ; -1.562 ; Rise       ; CLK             ;
; INC[*]    ; CLK        ; -1.581 ; -1.961 ; Rise       ; CLK             ;
;  INC[0]   ; CLK        ; -1.581 ; -1.961 ; Rise       ; CLK             ;
;  INC[1]   ; CLK        ; -1.847 ; -2.211 ; Rise       ; CLK             ;
;  INC[2]   ; CLK        ; -1.866 ; -2.213 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.072 ; -2.353 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.542 ; -1.927 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.802 ; -2.171 ; Rise       ; CLK             ;
; START     ; CLK        ; -2.221 ; -2.662 ; Rise       ; CLK             ;
; UD        ; CLK        ; -1.688 ; -2.042 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.879 ; 6.864 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.418 ; 6.360 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.796 ; 5.715 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.081 ; 5.997 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.080 ; 5.999 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.144 ; 6.083 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.255 ; 6.149 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.380 ; 6.308 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.779 ; 6.726 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.176 ; 6.112 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.791 ; 6.768 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.381 ; 6.263 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.879 ; 6.864 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 9.272 ; 9.101 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 9.125 ; 9.208 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.606 ; 5.524 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.203 ; 6.143 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.606 ; 5.524 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.881 ; 5.797 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.880 ; 5.800 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.936 ; 5.875 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.048 ; 5.942 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.167 ; 6.094 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.574 ; 6.521 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.965 ; 5.900 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.562 ; 6.535 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.168 ; 6.049 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.671 ; 6.655 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 5.830 ; 5.704 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.372 ; 6.475 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; DATA[0]    ; ERROR       ; 9.837  ; 10.743 ; 11.163 ; 10.084 ;
; DATA[0]    ; FIN         ; 9.690  ; 10.850 ; 11.016 ; 10.191 ;
; DATA[1]    ; ERROR       ; 10.242 ; 10.439 ; 10.845 ; 10.495 ;
; DATA[1]    ; FIN         ; 10.095 ; 10.546 ; 10.698 ; 10.602 ;
; DATA[2]    ; ERROR       ; 9.820  ; 10.056 ; 10.441 ; 10.084 ;
; DATA[2]    ; FIN         ; 9.673  ; 10.163 ; 10.294 ; 10.191 ;
; DATA[3]    ; ERROR       ; 9.776  ; 9.681  ; 10.080 ; 10.030 ;
; DATA[3]    ; FIN         ; 9.629  ; 9.788  ; 9.933  ; 10.137 ;
; DATA[4]    ; ERROR       ; 8.922  ; 9.188  ; 9.646  ; 9.228  ;
; DATA[4]    ; FIN         ; 8.775  ; 9.295  ; 9.499  ; 9.335  ;
; DATA[5]    ; ERROR       ; 9.005  ; 9.269  ; 9.678  ; 9.281  ;
; DATA[5]    ; FIN         ; 8.858  ; 9.376  ; 9.531  ; 9.388  ;
; DATA[6]    ; ERROR       ; 9.290  ; 9.436  ; 9.940  ; 9.647  ;
; DATA[6]    ; FIN         ; 9.143  ; 9.543  ; 9.793  ; 9.754  ;
; DATA[7]    ; ERROR       ; 8.418  ; 8.439  ; 8.886  ; 8.703  ;
; DATA[7]    ; FIN         ; 8.271  ; 8.546  ; 8.739  ; 8.810  ;
; DATA[8]    ; ERROR       ; 8.566  ; 8.465  ; 8.956  ; 8.841  ;
; DATA[8]    ; FIN         ; 8.421  ; 8.572  ; 8.809  ; 8.948  ;
; DATA[9]    ; ERROR       ; 9.061  ; 8.948  ; 9.503  ; 9.365  ;
; DATA[9]    ; FIN         ; 8.914  ; 9.055  ; 9.356  ; 9.472  ;
; DATA[10]   ; ERROR       ; 9.039  ; 8.973  ; 9.498  ; 9.328  ;
; DATA[10]   ; FIN         ; 8.892  ; 9.080  ; 9.351  ; 9.435  ;
; DATA[11]   ; ERROR       ; 9.457  ; 9.356  ; 9.836  ; 9.687  ;
; DATA[11]   ; FIN         ; 9.310  ; 9.463  ; 9.689  ; 9.794  ;
; INC[0]     ; PAUSA       ;        ; 7.018  ; 7.496  ;        ;
; INC[1]     ; PAUSA       ;        ; 6.729  ; 7.216  ;        ;
; INC[2]     ; PAUSA       ;        ; 6.903  ; 7.342  ;        ;
; START      ; DATA[0]     ; 6.328  ; 6.168  ; 6.732  ; 6.572  ;
; START      ; DATA[1]     ; 6.328  ; 6.168  ; 6.732  ; 6.572  ;
; START      ; DATA[2]     ; 6.180  ; 6.044  ; 6.561  ; 6.425  ;
; START      ; DATA[3]     ; 6.166  ; 6.030  ; 6.558  ; 6.422  ;
; START      ; DATA[4]     ; 6.074  ; 5.964  ; 6.490  ; 6.380  ;
; START      ; DATA[5]     ; 6.166  ; 6.030  ; 6.558  ; 6.422  ;
; START      ; DATA[6]     ; 6.051  ; 5.891  ; 6.446  ; 6.286  ;
; START      ; DATA[7]     ; 6.490  ; 6.400  ; 6.874  ; 6.784  ;
; START      ; DATA[8]     ; 5.749  ; 5.634  ; 6.133  ; 6.018  ;
; START      ; DATA[9]     ; 5.860  ; 5.700  ; 6.252  ; 6.092  ;
; START      ; DATA[10]    ; 6.051  ; 5.891  ; 6.446  ; 6.286  ;
; START      ; DATA[11]    ; 6.815  ; 6.729  ; 7.231  ; 7.145  ;
; UD         ; ERROR       ; 8.554  ; 8.469  ; 8.982  ; 8.811  ;
; UD         ; FIN         ; 8.837  ; 8.827  ; 9.078  ; 9.364  ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+-------------+-------+--------+--------+--------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF     ;
+------------+-------------+-------+--------+--------+--------+
; DATA[0]    ; ERROR       ; 9.480 ; 10.329 ; 10.739 ; 9.726  ;
; DATA[0]    ; FIN         ; 9.340 ; 10.441 ; 10.599 ; 9.838  ;
; DATA[1]    ; ERROR       ; 9.810 ; 10.016 ; 10.412 ; 10.044 ;
; DATA[1]    ; FIN         ; 9.670 ; 10.128 ; 10.272 ; 10.156 ;
; DATA[2]    ; ERROR       ; 9.408 ; 9.632  ; 10.010 ; 9.652  ;
; DATA[2]    ; FIN         ; 9.268 ; 9.744  ; 9.870  ; 9.764  ;
; DATA[3]    ; ERROR       ; 9.366 ; 9.275  ; 9.666  ; 9.600  ;
; DATA[3]    ; FIN         ; 9.226 ; 9.387  ; 9.526  ; 9.712  ;
; DATA[4]    ; ERROR       ; 8.548 ; 8.794  ; 9.234  ; 8.827  ;
; DATA[4]    ; FIN         ; 8.408 ; 8.906  ; 9.094  ; 8.939  ;
; DATA[5]    ; ERROR       ; 8.630 ; 8.878  ; 9.275  ; 8.878  ;
; DATA[5]    ; FIN         ; 8.490 ; 8.990  ; 9.135  ; 8.990  ;
; DATA[6]    ; ERROR       ; 8.901 ; 9.037  ; 9.526  ; 9.227  ;
; DATA[6]    ; FIN         ; 8.761 ; 9.149  ; 9.386  ; 9.339  ;
; DATA[7]    ; ERROR       ; 8.062 ; 8.076  ; 8.515  ; 8.321  ;
; DATA[7]    ; FIN         ; 7.922 ; 8.188  ; 8.375  ; 8.433  ;
; DATA[8]    ; ERROR       ; 8.031 ; 7.876  ; 8.401  ; 8.257  ;
; DATA[8]    ; FIN         ; 8.088 ; 8.228  ; 8.468  ; 8.609  ;
; DATA[9]    ; ERROR       ; 8.077 ; 8.000  ; 8.515  ; 8.375  ;
; DATA[9]    ; FIN         ; 8.349 ; 8.352  ; 8.607  ; 8.915  ;
; DATA[10]   ; ERROR       ; 7.884 ; 7.996  ; 8.512  ; 8.167  ;
; DATA[10]   ; FIN         ; 8.153 ; 8.382  ; 8.605  ; 8.707  ;
; DATA[11]   ; ERROR       ; 7.865 ; 7.734  ; 8.214  ; 8.089  ;
; DATA[11]   ; FIN         ; 8.137 ; 8.274  ; 8.486  ; 8.629  ;
; INC[0]     ; PAUSA       ;       ; 6.766  ; 7.214  ;        ;
; INC[1]     ; PAUSA       ;       ; 6.495  ; 6.971  ;        ;
; INC[2]     ; PAUSA       ;       ; 6.664  ; 7.094  ;        ;
; START      ; DATA[0]     ; 6.068 ; 5.908  ; 6.462  ; 6.302  ;
; START      ; DATA[1]     ; 6.068 ; 5.908  ; 6.462  ; 6.302  ;
; START      ; DATA[2]     ; 5.962 ; 5.826  ; 6.333  ; 6.197  ;
; START      ; DATA[3]     ; 5.948 ; 5.812  ; 6.330  ; 6.194  ;
; START      ; DATA[4]     ; 5.820 ; 5.710  ; 6.225  ; 6.115  ;
; START      ; DATA[5]     ; 5.948 ; 5.812  ; 6.330  ; 6.194  ;
; START      ; DATA[6]     ; 5.802 ; 5.642  ; 6.187  ; 6.027  ;
; START      ; DATA[7]     ; 6.282 ; 6.192  ; 6.656  ; 6.566  ;
; START      ; DATA[8]     ; 5.541 ; 5.426  ; 5.915  ; 5.800  ;
; START      ; DATA[9]     ; 5.619 ; 5.459  ; 6.002  ; 5.842  ;
; START      ; DATA[10]    ; 5.802 ; 5.642  ; 6.187  ; 6.027  ;
; START      ; DATA[11]    ; 6.561 ; 6.475  ; 6.966  ; 6.880  ;
; UD         ; ERROR       ; 7.843 ; 7.744  ; 8.217  ; 8.091  ;
; UD         ; FIN         ; 7.703 ; 7.856  ; 8.077  ; 8.203  ;
+------------+-------------+-------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.862 ; -22.481           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -41.653                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                ;
+--------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.862 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.163      ; 3.012      ;
; -1.862 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.163      ; 3.012      ;
; -1.852 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.163      ; 3.002      ;
; -1.852 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.163      ; 3.002      ;
; -1.829 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.163      ; 2.979      ;
; -1.829 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.163      ; 2.979      ;
; -1.803 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.945      ;
; -1.803 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.945      ;
; -1.803 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.945      ;
; -1.803 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.945      ;
; -1.793 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.935      ;
; -1.793 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.935      ;
; -1.793 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.935      ;
; -1.793 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.935      ;
; -1.789 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.940      ;
; -1.779 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.930      ;
; -1.770 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.912      ;
; -1.770 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.912      ;
; -1.770 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.912      ;
; -1.770 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.912      ;
; -1.756 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.907      ;
; -1.685 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.836      ;
; -1.685 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.836      ;
; -1.685 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.836      ;
; -1.685 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.836      ;
; -1.685 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.836      ;
; -1.675 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.826      ;
; -1.675 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.826      ;
; -1.675 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.826      ;
; -1.675 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.826      ;
; -1.675 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.826      ;
; -1.652 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.803      ;
; -1.652 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.803      ;
; -1.652 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.803      ;
; -1.652 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.803      ;
; -1.652 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.803      ;
; -1.621 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.163      ; 2.771      ;
; -1.621 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.163      ; 2.771      ;
; -1.562 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.704      ;
; -1.562 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.704      ;
; -1.562 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.704      ;
; -1.562 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.704      ;
; -1.548 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.699      ;
; -1.444 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.595      ;
; -1.444 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.595      ;
; -1.444 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.595      ;
; -1.444 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.595      ;
; -1.444 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.595      ;
; -1.419 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.163      ; 2.569      ;
; -1.419 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.163      ; 2.569      ;
; -1.360 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.502      ;
; -1.360 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.502      ;
; -1.360 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.502      ;
; -1.360 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.502      ;
; -1.346 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.497      ;
; -1.331 ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT  ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.281      ;
; -1.321 ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT  ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.271      ;
; -1.298 ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT  ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.248      ;
; -1.242 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.393      ;
; -1.242 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.393      ;
; -1.242 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.393      ;
; -1.242 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.393      ;
; -1.242 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.393      ;
; -1.173 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; -0.032     ; 2.128      ;
; -1.173 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; -0.032     ; 2.128      ;
; -1.171 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.163      ; 2.321      ;
; -1.171 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.163      ; 2.321      ;
; -1.171 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.163      ; 2.321      ;
; -1.171 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.163      ; 2.321      ;
; -1.170 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 1.000        ; 0.163      ; 2.320      ;
; -1.170 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 1.000        ; 0.163      ; 2.320      ;
; -1.114 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.061      ;
; -1.114 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.061      ;
; -1.114 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.061      ;
; -1.114 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.061      ;
; -1.112 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.254      ;
; -1.112 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.254      ;
; -1.112 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.254      ;
; -1.112 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.254      ;
; -1.112 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.254      ;
; -1.112 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.254      ;
; -1.112 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.254      ;
; -1.112 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.254      ;
; -1.112 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.263      ;
; -1.111 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.253      ;
; -1.111 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.253      ;
; -1.111 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.253      ;
; -1.111 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.253      ;
; -1.100 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.056      ;
; -1.098 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.249      ;
; -1.097 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.248      ;
; -1.090 ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT  ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.040      ;
; -0.996 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.952      ;
; -0.996 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.952      ;
; -0.996 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.952      ;
; -0.996 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.952      ;
; -0.996 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.952      ;
; -0.994 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.145      ;
; -0.994 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.145      ;
; -0.994 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.145      ;
+--------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                  ;
+-------+---------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; AnalizadorCorte:inst22|inst                 ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.316 ; Registro12:REG_INICIAL|CeldaMemoria:B4|BIT  ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.459      ;
; 0.316 ; Registro12:REG_INICIAL|CeldaMemoria:B6|BIT  ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.459      ;
; 0.317 ; Registro12:REG_INICIAL|CeldaMemoria:B5|BIT  ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.460      ;
; 0.317 ; Registro12:REG_INICIAL|CeldaMemoria:B1|BIT  ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.458      ;
; 0.318 ; Registro12:REG_INICIAL|CeldaMemoria:B0|BIT  ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.461      ;
; 0.320 ; Registro12:REG_INICIAL|CeldaMemoria:B2|BIT  ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.461      ;
; 0.320 ; Registro12:REG_INICIAL|CeldaMemoria:B8|BIT  ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.461      ;
; 0.379 ; Registro12:REG_INICIAL|CeldaMemoria:B3|BIT  ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.520      ;
; 0.379 ; Registro12:REG_INICIAL|CeldaMemoria:B9|BIT  ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.520      ;
; 0.380 ; Registro12:REG_INICIAL|CeldaMemoria:B10|BIT ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.521      ;
; 0.381 ; Registro12:REG_INICIAL|CeldaMemoria:B7|BIT  ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.522      ;
; 0.402 ; Registro12:REG_INICIAL|CeldaMemoria:B11|BIT ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.067      ; 0.553      ;
; 0.596 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.717      ;
; 0.612 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.942      ;
; 0.612 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.942      ;
; 0.612 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.942      ;
; 0.614 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.944      ;
; 0.703 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.824      ;
; 0.745 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.075      ;
; 0.746 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.076      ;
; 0.767 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.888      ;
; 0.843 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.179      ;
; 0.843 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.179      ;
; 0.843 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.179      ;
; 0.844 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.180      ;
; 0.867 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.988      ;
; 0.889 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.219      ;
; 0.889 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.219      ;
; 0.889 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.219      ;
; 0.891 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.221      ;
; 0.898 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 0.000        ; 0.245      ; 1.227      ;
; 0.898 ; AnalizadorCorte:inst22|inst                 ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 0.000        ; 0.245      ; 1.227      ;
; 0.900 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; -0.150     ; 0.834      ;
; 0.958 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.101      ;
; 0.958 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.101      ;
; 0.958 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.101      ;
; 0.960 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.103      ;
; 0.996 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.326      ;
; 0.996 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.326      ;
; 0.996 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.326      ;
; 0.998 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.328      ;
; 1.013 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.343      ;
; 1.013 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.343      ;
; 1.013 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.343      ;
; 1.015 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.345      ;
; 1.022 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.352      ;
; 1.023 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.353      ;
; 1.023 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.144      ;
; 1.050 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.380      ;
; 1.050 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.380      ;
; 1.050 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.380      ;
; 1.052 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.382      ;
; 1.057 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; -0.150     ; 0.991      ;
; 1.091 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.234      ;
; 1.092 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.235      ;
; 1.101 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.431      ;
; 1.101 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.431      ;
; 1.101 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.431      ;
; 1.103 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.433      ;
; 1.120 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.456      ;
; 1.120 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.456      ;
; 1.120 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.456      ;
; 1.121 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.457      ;
; 1.122 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.265      ;
; 1.122 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.265      ;
; 1.122 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.265      ;
; 1.124 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.267      ;
; 1.129 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.459      ;
; 1.130 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.460      ;
; 1.146 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.476      ;
; 1.147 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.477      ;
; 1.157 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.306      ;
; 1.159 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.308      ;
; 1.159 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.308      ;
; 1.160 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.309      ;
; 1.174 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ; AnalizadorCorte:inst22|inst           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.295      ;
; 1.175 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 0.000        ; 0.245      ; 1.504      ;
; 1.175 ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 0.000        ; 0.245      ; 1.504      ;
; 1.183 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.513      ;
; 1.184 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.514      ;
; 1.207 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.543      ;
; 1.209 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.545      ;
; 1.209 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.545      ;
; 1.210 ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.546      ;
; 1.227 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B1|BIT  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.369      ;
; 1.227 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B6|BIT  ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.563      ;
; 1.227 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B5|BIT  ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.563      ;
; 1.227 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B0|BIT  ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.563      ;
; 1.228 ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ; Registro12:REG_A|CeldaMemoria:B2|BIT  ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.370      ;
; 1.228 ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.564      ;
; 1.234 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.564      ;
; 1.235 ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.565      ;
; 1.255 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; Registro12:REG_A|CeldaMemoria:B8|BIT  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.398      ;
; 1.256 ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ; Registro12:REG_A|CeldaMemoria:B11|BIT ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.399      ;
; 1.264 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ; Registro12:REG_A|CeldaMemoria:B9|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.594      ;
; 1.264 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ; Registro12:REG_A|CeldaMemoria:B10|BIT ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.594      ;
; 1.264 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ; Registro12:REG_A|CeldaMemoria:B7|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.594      ;
; 1.267 ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ; Registro12:REG_A|CeldaMemoria:B3|BIT  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.597      ;
; 1.272 ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ; Registro12:REG_A|CeldaMemoria:B4|BIT  ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.608      ;
+-------+---------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; AnalizadorCorte:inst22|inst                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B0|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B10|BIT       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B11|BIT       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B1|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B2|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B3|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B4|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B5|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B6|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B7|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B8|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B9|BIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B0|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B10|BIT ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B11|BIT ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B1|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B2|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B3|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B4|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B5|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B6|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B7|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B8|BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B9|BIT  ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B0|BIT        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B4|BIT        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B5|BIT        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B6|BIT        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B10|BIT       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B11|BIT       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B1|BIT        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B2|BIT        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B3|BIT        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B7|BIT        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B8|BIT        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_A|CeldaMemoria:B9|BIT        ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B6|BIT    ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B7|BIT    ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B0|BIT  ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B11|BIT ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B4|BIT  ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B5|BIT  ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B6|BIT  ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B10|BIT ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B3|BIT  ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B7|BIT  ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B8|BIT  ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B9|BIT  ;
; -0.046 ; 0.138        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B1|BIT  ;
; -0.046 ; 0.138        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_INICIAL|CeldaMemoria:B2|BIT  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; AnalizadorCorte:inst22|inst                 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B0|BIT    ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B10|BIT   ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B11|BIT   ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B1|BIT    ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B2|BIT    ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B3|BIT    ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B4|BIT    ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B5|BIT    ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B8|BIT    ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Registro12:REG_FINAL|CeldaMemoria:B9|BIT    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B0|BIT|clk                            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B4|BIT|clk                            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B5|BIT|clk                            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B6|BIT|clk                            ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                 ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B10|BIT|clk                           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B11|BIT|clk                           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B1|BIT|clk                            ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B2|BIT|clk                            ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B3|BIT|clk                            ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B7|BIT|clk                            ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B8|BIT|clk                            ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_A|B9|BIT|clk                            ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_FINAL|B6|BIT|clk                        ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_FINAL|B7|BIT|clk                        ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B0|BIT|clk                      ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B11|BIT|clk                     ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B4|BIT|clk                      ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B5|BIT|clk                      ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B6|BIT|clk                      ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B10|BIT|clk                     ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B3|BIT|clk                      ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B7|BIT|clk                      ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B8|BIT|clk                      ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; REG_INICIAL|B9|BIT|clk                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 1.685 ; 2.309 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 5.758 ; 6.495 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.262 ; 5.954 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.754 ; 6.495 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.758 ; 6.472 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.889 ; 5.511 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.340 ; 4.920 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.436 ; 4.984 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.667 ; 5.316 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.365 ; 4.921 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.882 ; 4.350 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 2.927 ; 3.592 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.228 ; 3.702 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.095 ; 3.706 ; Rise       ; CLK             ;
; INC[*]    ; CLK        ; 5.917 ; 6.544 ; Rise       ; CLK             ;
;  INC[0]   ; CLK        ; 5.732 ; 6.337 ; Rise       ; CLK             ;
;  INC[1]   ; CLK        ; 5.917 ; 6.544 ; Rise       ; CLK             ;
;  INC[2]   ; CLK        ; 5.797 ; 6.428 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 1.705 ; 2.320 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 1.903 ; 2.593 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 1.858 ; 2.523 ; Rise       ; CLK             ;
; START     ; CLK        ; 1.831 ; 2.532 ; Rise       ; CLK             ;
; UD        ; CLK        ; 6.054 ; 6.686 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.047 ; -1.666 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.693 ; -1.291 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.719 ; -1.332 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.693 ; -1.291 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.739 ; -1.315 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.005 ; -1.624 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.837 ; -1.446 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.867 ; -1.467 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.972 ; -1.607 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.828 ; -1.415 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.875 ; -1.477 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.982 ; -1.627 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.781 ; -1.398 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.797 ; -1.401 ; Rise       ; CLK             ;
; INC[*]    ; CLK        ; -1.047 ; -1.650 ; Rise       ; CLK             ;
;  INC[0]   ; CLK        ; -1.047 ; -1.650 ; Rise       ; CLK             ;
;  INC[1]   ; CLK        ; -1.197 ; -1.780 ; Rise       ; CLK             ;
;  INC[2]   ; CLK        ; -1.197 ; -1.779 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.305 ; -1.900 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.027 ; -1.636 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.173 ; -1.788 ; Rise       ; CLK             ;
; START     ; CLK        ; -1.449 ; -2.150 ; Rise       ; CLK             ;
; UD        ; CLK        ; -1.083 ; -1.679 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.612 ; 4.713 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.151 ; 4.283 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.755 ; 3.822 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.988 ; 4.025 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.996 ; 4.030 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.971 ; 4.054 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.094 ; 4.127 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.124 ; 4.250 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.525 ; 4.597 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.987 ; 4.071 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.406 ; 4.575 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.094 ; 4.193 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.612 ; 4.713 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 5.841 ; 5.905 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 5.892 ; 5.846 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.630 ; 3.695 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.010 ; 4.136 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.630 ; 3.695 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.856 ; 3.890 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.865 ; 3.895 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.835 ; 3.913 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.957 ; 3.987 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.984 ; 4.104 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.390 ; 4.459 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.849 ; 3.928 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.255 ; 4.418 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.955 ; 4.050 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.477 ; 4.573 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.777 ; 3.823 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 4.283 ; 4.130 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DATA[0]    ; ERROR       ; 6.247 ; 6.976 ; 7.510 ; 6.986 ;
; DATA[0]    ; FIN         ; 6.298 ; 6.917 ; 7.561 ; 6.927 ;
; DATA[1]    ; ERROR       ; 6.498 ; 6.779 ; 7.283 ; 7.256 ;
; DATA[1]    ; FIN         ; 6.549 ; 6.720 ; 7.334 ; 7.197 ;
; DATA[2]    ; ERROR       ; 6.273 ; 6.554 ; 7.032 ; 6.989 ;
; DATA[2]    ; FIN         ; 6.324 ; 6.495 ; 7.083 ; 6.930 ;
; DATA[3]    ; ERROR       ; 6.241 ; 6.320 ; 6.823 ; 6.971 ;
; DATA[3]    ; FIN         ; 6.292 ; 6.261 ; 6.874 ; 6.912 ;
; DATA[4]    ; ERROR       ; 5.752 ; 6.030 ; 6.577 ; 6.446 ;
; DATA[4]    ; FIN         ; 5.803 ; 5.971 ; 6.628 ; 6.387 ;
; DATA[5]    ; ERROR       ; 5.799 ; 6.057 ; 6.615 ; 6.482 ;
; DATA[5]    ; FIN         ; 5.850 ; 5.998 ; 6.666 ; 6.423 ;
; DATA[6]    ; ERROR       ; 5.997 ; 6.174 ; 6.858 ; 6.772 ;
; DATA[6]    ; FIN         ; 6.048 ; 6.115 ; 6.909 ; 6.713 ;
; DATA[7]    ; ERROR       ; 5.443 ; 5.533 ; 6.141 ; 6.107 ;
; DATA[7]    ; FIN         ; 5.494 ; 5.474 ; 6.192 ; 6.048 ;
; DATA[8]    ; ERROR       ; 5.526 ; 5.581 ; 6.157 ; 6.207 ;
; DATA[8]    ; FIN         ; 5.607 ; 5.522 ; 6.233 ; 6.148 ;
; DATA[9]    ; ERROR       ; 5.829 ; 5.901 ; 6.509 ; 6.559 ;
; DATA[9]    ; FIN         ; 5.908 ; 5.842 ; 6.588 ; 6.500 ;
; DATA[10]   ; ERROR       ; 5.789 ; 5.906 ; 6.463 ; 6.510 ;
; DATA[10]   ; FIN         ; 5.868 ; 5.847 ; 6.542 ; 6.451 ;
; DATA[11]   ; ERROR       ; 6.054 ; 6.142 ; 6.693 ; 6.753 ;
; DATA[11]   ; FIN         ; 6.133 ; 6.083 ; 6.772 ; 6.694 ;
; INC[0]     ; PAUSA       ;       ; 4.715 ; 5.283 ;       ;
; INC[1]     ; PAUSA       ;       ; 4.531 ; 5.088 ;       ;
; INC[2]     ; PAUSA       ;       ; 4.634 ; 5.157 ;       ;
; START      ; DATA[0]     ; 4.211 ; 4.171 ; 4.854 ; 4.814 ;
; START      ; DATA[1]     ; 4.211 ; 4.171 ; 4.854 ; 4.814 ;
; START      ; DATA[2]     ; 4.200 ; 4.118 ; 4.810 ; 4.728 ;
; START      ; DATA[3]     ; 4.187 ; 4.105 ; 4.804 ; 4.722 ;
; START      ; DATA[4]     ; 4.078 ; 4.033 ; 4.719 ; 4.674 ;
; START      ; DATA[5]     ; 4.187 ; 4.105 ; 4.804 ; 4.722 ;
; START      ; DATA[6]     ; 4.040 ; 4.000 ; 4.666 ; 4.626 ;
; START      ; DATA[7]     ; 4.512 ; 4.468 ; 5.107 ; 5.063 ;
; START      ; DATA[8]     ; 3.873 ; 3.830 ; 4.468 ; 4.425 ;
; START      ; DATA[9]     ; 3.931 ; 3.891 ; 4.537 ; 4.497 ;
; START      ; DATA[10]    ; 4.040 ; 4.000 ; 4.666 ; 4.626 ;
; START      ; DATA[11]    ; 4.713 ; 4.669 ; 5.354 ; 5.310 ;
; UD         ; ERROR       ; 5.533 ; 5.600 ; 6.194 ; 6.224 ;
; UD         ; FIN         ; 5.866 ; 5.671 ; 6.398 ; 6.409 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DATA[0]    ; ERROR       ; 6.019 ; 6.715 ; 7.242 ; 6.749 ;
; DATA[0]    ; FIN         ; 6.071 ; 6.662 ; 7.294 ; 6.696 ;
; DATA[1]    ; ERROR       ; 6.225 ; 6.511 ; 7.005 ; 6.962 ;
; DATA[1]    ; FIN         ; 6.277 ; 6.458 ; 7.057 ; 6.909 ;
; DATA[2]    ; ERROR       ; 6.011 ; 6.279 ; 6.754 ; 6.705 ;
; DATA[2]    ; FIN         ; 6.063 ; 6.226 ; 6.806 ; 6.652 ;
; DATA[3]    ; ERROR       ; 5.982 ; 6.056 ; 6.554 ; 6.688 ;
; DATA[3]    ; FIN         ; 6.034 ; 6.003 ; 6.606 ; 6.635 ;
; DATA[4]    ; ERROR       ; 5.512 ; 5.772 ; 6.302 ; 6.179 ;
; DATA[4]    ; FIN         ; 5.564 ; 5.719 ; 6.354 ; 6.126 ;
; DATA[5]    ; ERROR       ; 5.557 ; 5.802 ; 6.346 ; 6.213 ;
; DATA[5]    ; FIN         ; 5.609 ; 5.749 ; 6.398 ; 6.160 ;
; DATA[6]    ; ERROR       ; 5.746 ; 5.912 ; 6.578 ; 6.490 ;
; DATA[6]    ; FIN         ; 5.798 ; 5.859 ; 6.630 ; 6.437 ;
; DATA[7]    ; ERROR       ; 5.215 ; 5.291 ; 5.892 ; 5.854 ;
; DATA[7]    ; FIN         ; 5.267 ; 5.238 ; 5.944 ; 5.801 ;
; DATA[8]    ; ERROR       ; 5.211 ; 5.186 ; 5.827 ; 5.806 ;
; DATA[8]    ; FIN         ; 5.359 ; 5.258 ; 5.978 ; 5.878 ;
; DATA[9]    ; ERROR       ; 5.242 ; 5.287 ; 5.921 ; 5.922 ;
; DATA[9]    ; FIN         ; 5.563 ; 5.359 ; 6.118 ; 6.104 ;
; DATA[10]   ; ERROR       ; 5.109 ; 5.278 ; 5.872 ; 5.781 ;
; DATA[10]   ; FIN         ; 5.415 ; 5.365 ; 6.077 ; 5.953 ;
; DATA[11]   ; ERROR       ; 5.117 ; 5.110 ; 5.733 ; 5.733 ;
; DATA[11]   ; FIN         ; 5.438 ; 5.292 ; 6.054 ; 5.915 ;
; INC[0]     ; PAUSA       ;       ; 4.537 ; 5.087 ;       ;
; INC[1]     ; PAUSA       ;       ; 4.372 ; 4.921 ;       ;
; INC[2]     ; PAUSA       ;       ; 4.471 ; 4.987 ;       ;
; START      ; DATA[0]     ; 4.053 ; 4.013 ; 4.686 ; 4.646 ;
; START      ; DATA[1]     ; 4.053 ; 4.013 ; 4.686 ; 4.646 ;
; START      ; DATA[2]     ; 4.061 ; 3.979 ; 4.662 ; 4.580 ;
; START      ; DATA[3]     ; 4.048 ; 3.966 ; 4.657 ; 4.575 ;
; START      ; DATA[4]     ; 3.923 ; 3.878 ; 4.554 ; 4.509 ;
; START      ; DATA[5]     ; 4.048 ; 3.966 ; 4.657 ; 4.575 ;
; START      ; DATA[6]     ; 3.889 ; 3.849 ; 4.505 ; 4.465 ;
; START      ; DATA[7]     ; 4.379 ; 4.335 ; 4.967 ; 4.923 ;
; START      ; DATA[8]     ; 3.740 ; 3.697 ; 4.328 ; 4.285 ;
; START      ; DATA[9]     ; 3.784 ; 3.744 ; 4.381 ; 4.341 ;
; START      ; DATA[10]    ; 3.889 ; 3.849 ; 4.505 ; 4.465 ;
; START      ; DATA[11]    ; 4.558 ; 4.514 ; 5.189 ; 5.145 ;
; UD         ; ERROR       ; 5.101 ; 5.113 ; 5.730 ; 5.729 ;
; UD         ; FIN         ; 5.153 ; 5.060 ; 5.782 ; 5.676 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.196  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -4.196  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -51.41  ; 0.0   ; 0.0      ; 0.0     ; -41.653             ;
;  CLK             ; -51.410 ; 0.000 ; N/A      ; N/A     ; -41.653             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.965  ; 3.458  ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 10.439 ; 11.002 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 9.507  ; 10.040 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 10.409 ; 11.002 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 10.439 ; 10.973 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 8.783  ; 9.240  ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 7.747  ; 8.204  ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.935  ; 8.351  ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 8.262  ; 8.779  ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.792  ; 8.224  ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.925  ; 7.293  ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.146  ; 5.695  ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.713  ; 6.131  ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.552  ; 6.000  ; Rise       ; CLK             ;
; INC[*]    ; CLK        ; 10.601 ; 11.106 ; Rise       ; CLK             ;
;  INC[0]   ; CLK        ; 10.248 ; 10.733 ; Rise       ; CLK             ;
;  INC[1]   ; CLK        ; 10.601 ; 11.106 ; Rise       ; CLK             ;
;  INC[2]   ; CLK        ; 10.401 ; 10.915 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.088  ; 3.503  ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 3.385  ; 3.910  ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 3.284  ; 3.813  ; Rise       ; CLK             ;
; START     ; CLK        ; 3.266  ; 3.774  ; Rise       ; CLK             ;
; UD        ; CLK        ; 10.858 ; 11.335 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.047 ; -1.666 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.693 ; -1.291 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.719 ; -1.332 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.693 ; -1.291 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.739 ; -1.315 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.005 ; -1.624 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.837 ; -1.446 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.867 ; -1.467 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.972 ; -1.607 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.828 ; -1.415 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.875 ; -1.477 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.982 ; -1.627 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.781 ; -1.398 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.797 ; -1.401 ; Rise       ; CLK             ;
; INC[*]    ; CLK        ; -1.047 ; -1.650 ; Rise       ; CLK             ;
;  INC[0]   ; CLK        ; -1.047 ; -1.650 ; Rise       ; CLK             ;
;  INC[1]   ; CLK        ; -1.197 ; -1.780 ; Rise       ; CLK             ;
;  INC[2]   ; CLK        ; -1.197 ; -1.779 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.305 ; -1.900 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.027 ; -1.636 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.173 ; -1.788 ; Rise       ; CLK             ;
; START     ; CLK        ; -1.449 ; -2.150 ; Rise       ; CLK             ;
; UD        ; CLK        ; -1.083 ; -1.679 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DATA[*]   ; CLK        ; 7.699  ; 7.717  ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 7.126  ; 7.116  ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.449  ; 6.406  ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.763  ; 6.737  ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.761  ; 6.739  ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.852  ; 6.814  ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.946  ; 6.894  ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.081  ; 7.058  ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.586  ; 7.577  ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.896  ; 6.852  ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.528  ; 7.580  ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 7.086  ; 7.020  ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.699  ; 7.717  ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 10.308 ; 10.173 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 10.171 ; 10.250 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.630 ; 3.695 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.010 ; 4.136 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.630 ; 3.695 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.856 ; 3.890 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.865 ; 3.895 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.835 ; 3.913 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.957 ; 3.987 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.984 ; 4.104 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.390 ; 4.459 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.849 ; 3.928 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.255 ; 4.418 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.955 ; 4.050 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.477 ; 4.573 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.777 ; 3.823 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 4.283 ; 4.130 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; DATA[0]    ; ERROR       ; 11.020 ; 12.053 ; 12.562 ; 11.417 ;
; DATA[0]    ; FIN         ; 10.883 ; 12.130 ; 12.425 ; 11.494 ;
; DATA[1]    ; ERROR       ; 11.467 ; 11.737 ; 12.207 ; 11.881 ;
; DATA[1]    ; FIN         ; 11.330 ; 11.814 ; 12.070 ; 11.958 ;
; DATA[2]    ; ERROR       ; 11.008 ; 11.301 ; 11.758 ; 11.415 ;
; DATA[2]    ; FIN         ; 10.871 ; 11.378 ; 11.621 ; 11.492 ;
; DATA[3]    ; ERROR       ; 10.941 ; 10.880 ; 11.362 ; 11.353 ;
; DATA[3]    ; FIN         ; 10.804 ; 10.957 ; 11.225 ; 11.430 ;
; DATA[4]    ; ERROR       ; 10.028 ; 10.343 ; 10.889 ; 10.450 ;
; DATA[4]    ; FIN         ; 9.891  ; 10.420 ; 10.752 ; 10.527 ;
; DATA[5]    ; ERROR       ; 10.121 ; 10.423 ; 10.929 ; 10.506 ;
; DATA[5]    ; FIN         ; 9.984  ; 10.500 ; 10.792 ; 10.583 ;
; DATA[6]    ; ERROR       ; 10.430 ; 10.595 ; 11.225 ; 10.910 ;
; DATA[6]    ; FIN         ; 10.293 ; 10.672 ; 11.088 ; 10.987 ;
; DATA[7]    ; ERROR       ; 9.476  ; 9.498  ; 10.063 ; 9.857  ;
; DATA[7]    ; FIN         ; 9.339  ; 9.575  ; 9.926  ; 9.934  ;
; DATA[8]    ; ERROR       ; 9.626  ; 9.534  ; 10.120 ; 10.016 ;
; DATA[8]    ; FIN         ; 9.508  ; 9.611  ; 9.997  ; 10.093 ;
; DATA[9]    ; ERROR       ; 10.170 ; 10.082 ; 10.727 ; 10.605 ;
; DATA[9]    ; FIN         ; 10.036 ; 10.159 ; 10.593 ; 10.682 ;
; DATA[10]   ; ERROR       ; 10.152 ; 10.122 ; 10.713 ; 10.569 ;
; DATA[10]   ; FIN         ; 10.018 ; 10.199 ; 10.579 ; 10.646 ;
; DATA[11]   ; ERROR       ; 10.611 ; 10.542 ; 11.093 ; 10.966 ;
; DATA[11]   ; FIN         ; 10.477 ; 10.619 ; 10.959 ; 11.043 ;
; INC[0]     ; PAUSA       ;        ; 7.947  ; 8.517  ;        ;
; INC[1]     ; PAUSA       ;        ; 7.623  ; 8.196  ;        ;
; INC[2]     ; PAUSA       ;        ; 7.816  ; 8.329  ;        ;
; START      ; DATA[0]     ; 7.157  ; 7.000  ; 7.663  ; 7.506  ;
; START      ; DATA[1]     ; 7.157  ; 7.000  ; 7.663  ; 7.506  ;
; START      ; DATA[2]     ; 7.003  ; 6.881  ; 7.478  ; 7.356  ;
; START      ; DATA[3]     ; 6.987  ; 6.865  ; 7.475  ; 7.353  ;
; START      ; DATA[4]     ; 6.908  ; 6.760  ; 7.419  ; 7.271  ;
; START      ; DATA[5]     ; 6.987  ; 6.865  ; 7.475  ; 7.353  ;
; START      ; DATA[6]     ; 6.859  ; 6.702  ; 7.341  ; 7.184  ;
; START      ; DATA[7]     ; 7.406  ; 7.310  ; 7.880  ; 7.784  ;
; START      ; DATA[8]     ; 6.560  ; 6.402  ; 7.034  ; 6.876  ;
; START      ; DATA[9]     ; 6.648  ; 6.491  ; 7.124  ; 6.967  ;
; START      ; DATA[10]    ; 6.859  ; 6.702  ; 7.341  ; 7.184  ;
; START      ; DATA[11]    ; 7.760  ; 7.664  ; 8.271  ; 8.175  ;
; UD         ; ERROR       ; 9.620  ; 9.535  ; 10.159 ; 10.002 ;
; UD         ; FIN         ; 9.963  ; 9.870  ; 10.290 ; 10.547 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DATA[0]    ; ERROR       ; 6.019 ; 6.715 ; 7.242 ; 6.749 ;
; DATA[0]    ; FIN         ; 6.071 ; 6.662 ; 7.294 ; 6.696 ;
; DATA[1]    ; ERROR       ; 6.225 ; 6.511 ; 7.005 ; 6.962 ;
; DATA[1]    ; FIN         ; 6.277 ; 6.458 ; 7.057 ; 6.909 ;
; DATA[2]    ; ERROR       ; 6.011 ; 6.279 ; 6.754 ; 6.705 ;
; DATA[2]    ; FIN         ; 6.063 ; 6.226 ; 6.806 ; 6.652 ;
; DATA[3]    ; ERROR       ; 5.982 ; 6.056 ; 6.554 ; 6.688 ;
; DATA[3]    ; FIN         ; 6.034 ; 6.003 ; 6.606 ; 6.635 ;
; DATA[4]    ; ERROR       ; 5.512 ; 5.772 ; 6.302 ; 6.179 ;
; DATA[4]    ; FIN         ; 5.564 ; 5.719 ; 6.354 ; 6.126 ;
; DATA[5]    ; ERROR       ; 5.557 ; 5.802 ; 6.346 ; 6.213 ;
; DATA[5]    ; FIN         ; 5.609 ; 5.749 ; 6.398 ; 6.160 ;
; DATA[6]    ; ERROR       ; 5.746 ; 5.912 ; 6.578 ; 6.490 ;
; DATA[6]    ; FIN         ; 5.798 ; 5.859 ; 6.630 ; 6.437 ;
; DATA[7]    ; ERROR       ; 5.215 ; 5.291 ; 5.892 ; 5.854 ;
; DATA[7]    ; FIN         ; 5.267 ; 5.238 ; 5.944 ; 5.801 ;
; DATA[8]    ; ERROR       ; 5.211 ; 5.186 ; 5.827 ; 5.806 ;
; DATA[8]    ; FIN         ; 5.359 ; 5.258 ; 5.978 ; 5.878 ;
; DATA[9]    ; ERROR       ; 5.242 ; 5.287 ; 5.921 ; 5.922 ;
; DATA[9]    ; FIN         ; 5.563 ; 5.359 ; 6.118 ; 6.104 ;
; DATA[10]   ; ERROR       ; 5.109 ; 5.278 ; 5.872 ; 5.781 ;
; DATA[10]   ; FIN         ; 5.415 ; 5.365 ; 6.077 ; 5.953 ;
; DATA[11]   ; ERROR       ; 5.117 ; 5.110 ; 5.733 ; 5.733 ;
; DATA[11]   ; FIN         ; 5.438 ; 5.292 ; 6.054 ; 5.915 ;
; INC[0]     ; PAUSA       ;       ; 4.537 ; 5.087 ;       ;
; INC[1]     ; PAUSA       ;       ; 4.372 ; 4.921 ;       ;
; INC[2]     ; PAUSA       ;       ; 4.471 ; 4.987 ;       ;
; START      ; DATA[0]     ; 4.053 ; 4.013 ; 4.686 ; 4.646 ;
; START      ; DATA[1]     ; 4.053 ; 4.013 ; 4.686 ; 4.646 ;
; START      ; DATA[2]     ; 4.061 ; 3.979 ; 4.662 ; 4.580 ;
; START      ; DATA[3]     ; 4.048 ; 3.966 ; 4.657 ; 4.575 ;
; START      ; DATA[4]     ; 3.923 ; 3.878 ; 4.554 ; 4.509 ;
; START      ; DATA[5]     ; 4.048 ; 3.966 ; 4.657 ; 4.575 ;
; START      ; DATA[6]     ; 3.889 ; 3.849 ; 4.505 ; 4.465 ;
; START      ; DATA[7]     ; 4.379 ; 4.335 ; 4.967 ; 4.923 ;
; START      ; DATA[8]     ; 3.740 ; 3.697 ; 4.328 ; 4.285 ;
; START      ; DATA[9]     ; 3.784 ; 3.744 ; 4.381 ; 4.341 ;
; START      ; DATA[10]    ; 3.889 ; 3.849 ; 4.505 ; 4.465 ;
; START      ; DATA[11]    ; 4.558 ; 4.514 ; 5.189 ; 5.145 ;
; UD         ; ERROR       ; 5.101 ; 5.113 ; 5.730 ; 5.729 ;
; UD         ; FIN         ; 5.153 ; 5.060 ; 5.782 ; 5.676 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; PAUSA         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIN           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ERROR         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; DATA[11]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[10]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[9]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[8]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INC[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INC[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INC[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UD             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; START          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RECARGAR       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_F         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CONTINUAR      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_I         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2184     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2184     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 367   ; 367  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 79    ; 79   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Jul 14 01:22:57 2025
Info: Command: quartus_sta Registros -c Registros
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Registros.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.196
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.196             -51.410 CLK 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.725
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.725             -45.418 CLK 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.310               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.862
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.862             -22.481 CLK 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.653 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4645 megabytes
    Info: Processing ended: Mon Jul 14 01:23:01 2025
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


