[[Image:NRZIcode.png|thumb]]
{{NoteTA
|G1=Electronics
}}
在[[电子学|电子学]]中，'''信号边缘'''（{{lang-en|'''signal edge'''}}），或称'''信号边沿'''，是[[数字信号|数字信号]]在两种逻辑电平（0或1）之间状态的转变。由于数字信号电平由[[方波|方波]]来表示，因此这种状态的变化被称为“边缘”。

信号的一个上升沿（{{lang|en|rising edge}}）是数字信号从低电平向高电平的转变。当接入的[[定時器訊號|定時器訊號]]由低电平向高电平转变时，触发器电路被[[触发器|触发]]，而当接入的[[定時器訊號|定時器訊號]]从高电平向低电平转变时，这种转变则被触发器电路忽略，那么我们称这个触发器电路为上升沿触发的（{{lang|en|rising edge-triggered}}）。

与上升沿对应的概念为下降沿（{{lang|en|falling edge}}），它是指数字信号从高电平向低电平的转变。当接入的定時器訊號由高电平向低电平转变时，触发器电路被触发，而当接入的定時器訊號从低电平向高电平转变时，这种转变则被触发器电路忽略，那么我们称这个触发电路为下降沿触发的（{{lang|en|falling edge-triggered}}）。

信号边缘可以被用来触发时序控制，在时间脉冲上升沿或下降沿触发的[[触发器#T触发器|T触发器]]就是一个典型的例子，这类触发器并不是通常的电平敏感，而是信号边缘敏感。此外，在[[硬件描述语言|硬件描述语言]]中，使用[[Verilog|Verilog]]自定义原语（{{lang|en|user defined primitives}}）时，上升沿、下降沿分别以(01)、(10)表示，也可以用缩写字母r、f表示。

== 参考文献 ==
* {{cite book|title=数字设计基础与应用|author=邓元庆、关宇、贾鹏、石会|publisher=清华大学出版社|location=北京|isbn=978-7-302-21406-9}}
* {{cite book|author=Samir Palnitkar|title=Verilog HDL: A Guilde to Digital Design and Synthesis|publisher=电子工业出版社|isbn=7-121-00468-2}}

== 相关条目 ==
*[[触发器|触发器]]

[[Category:数字电路|S]]