# 基本链路

PCIe链路由双向的差分信号对组成，既可以发送请求，也可以接收请求。

# 信号速率

PCIe目前共演进了5个版本，每个版本都引入了新的技术和特性，以提供更高的带宽和更快的数据传输速度。每条PCIe链路经过协商后只能选择其中一个版本。

| 版本    | 发布年份 | 最大传输速率 | 实际带宽      |
| ------- | -------- | ------------ | ------------- |
| GEN 1.0 | 2003     | 2.5GT/s      | 每通道250MB/s |
| GEN 2.0 | 2007     | 5GT/s        | 每通道500MB/s |
| GEN 3.0 | 2010     | 8GT/s        | 每通道1GB/s   |
| GEN 4.0 | 2017     | 16GT/s       | 每通道2GB/s   |
| GEN 5.0 | 2019     | 32GT/s       | 每通道4GB/s   |

# Lane通道

PCIe的一条链路必须支持至少一个Lane通道，每个Lane通道代表一组差分信号对(一对用于发送，一对用于接收)。为了扩展带宽，一条链路可以聚合多个Lane通道（Lane的个数用xN表示），目前支持的有x1/x2/x4/x8/16。

# 初始化

PCIe硬件初始化过程不涉及固件或操作系统软件。

# 对称性

PCIe的每条链路必须保证每个方向（RX/TX）的Lane数量对称，比如x16链路表示每个方向（RX/TX）都有16个差分信号对。
