Classic Timing Analyzer report for Verilog_Final
Wed Dec 16 19:51:55 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                               ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+----------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                       ; To                   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+----------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 18.184 ns                        ; right_btn                  ; LCD_state.0001       ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 26.182 ns                        ; screen_col[3]$latch        ; screen_col[3]        ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -5.324 ns                        ; function_btn               ; screen_state.0000    ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 38.41 MHz ( period = 26.037 ns ) ; LFSR_5bit:M1|D123456789[5] ; screen_state.0010    ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; screen_state.0001          ; screen_col[13]$latch ; clk        ; clk      ; 2010         ;
; Total number of failed paths ;                                          ;               ;                                  ;                            ;                      ;            ;          ; 2010         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+----------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C6Q240C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                   ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 38.41 MHz ( period = 26.037 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 18.686 ns               ;
; N/A                                     ; 38.43 MHz ( period = 26.019 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0001       ; clk        ; clk      ; None                        ; None                      ; 18.668 ns               ;
; N/A                                     ; 38.77 MHz ( period = 25.790 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0100       ; clk        ; clk      ; None                        ; None                      ; 18.439 ns               ;
; N/A                                     ; 38.77 MHz ( period = 25.790 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0011       ; clk        ; clk      ; None                        ; None                      ; 18.439 ns               ;
; N/A                                     ; 38.78 MHz ( period = 25.789 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0010       ; clk        ; clk      ; None                        ; None                      ; 18.438 ns               ;
; N/A                                     ; 38.78 MHz ( period = 25.786 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 18.435 ns               ;
; N/A                                     ; 39.03 MHz ( period = 25.624 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0000       ; clk        ; clk      ; None                        ; None                      ; 18.253 ns               ;
; N/A                                     ; 39.15 MHz ( period = 25.543 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 18.192 ns               ;
; N/A                                     ; 39.18 MHz ( period = 25.525 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0001       ; clk        ; clk      ; None                        ; None                      ; 18.174 ns               ;
; N/A                                     ; 39.21 MHz ( period = 25.505 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0101       ; clk        ; clk      ; None                        ; None                      ; 18.154 ns               ;
; N/A                                     ; 39.53 MHz ( period = 25.296 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0100       ; clk        ; clk      ; None                        ; None                      ; 17.945 ns               ;
; N/A                                     ; 39.53 MHz ( period = 25.296 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0011       ; clk        ; clk      ; None                        ; None                      ; 17.945 ns               ;
; N/A                                     ; 39.53 MHz ( period = 25.295 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0010       ; clk        ; clk      ; None                        ; None                      ; 17.944 ns               ;
; N/A                                     ; 39.54 MHz ( period = 25.292 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 17.941 ns               ;
; N/A                                     ; 39.72 MHz ( period = 25.176 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0000       ; clk        ; clk      ; None                        ; None                      ; 17.805 ns               ;
; N/A                                     ; 39.98 MHz ( period = 25.011 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0101       ; clk        ; clk      ; None                        ; None                      ; 17.660 ns               ;
; N/A                                     ; 41.63 MHz ( period = 24.019 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0000       ; clk        ; clk      ; None                        ; None                      ; 16.648 ns               ;
; N/A                                     ; 41.77 MHz ( period = 23.943 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 16.622 ns               ;
; N/A                                     ; 41.80 MHz ( period = 23.925 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0001       ; clk        ; clk      ; None                        ; None                      ; 16.604 ns               ;
; N/A                                     ; 41.89 MHz ( period = 23.870 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0001       ; clk        ; clk      ; None                        ; None                      ; 16.519 ns               ;
; N/A                                     ; 41.95 MHz ( period = 23.836 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0000       ; clk        ; clk      ; None                        ; None                      ; 16.465 ns               ;
; N/A                                     ; 42.13 MHz ( period = 23.736 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0000       ; clk        ; clk      ; None                        ; None                      ; 16.395 ns               ;
; N/A                                     ; 42.20 MHz ( period = 23.696 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0100       ; clk        ; clk      ; None                        ; None                      ; 16.375 ns               ;
; N/A                                     ; 42.20 MHz ( period = 23.696 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0011       ; clk        ; clk      ; None                        ; None                      ; 16.375 ns               ;
; N/A                                     ; 42.20 MHz ( period = 23.695 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0010       ; clk        ; clk      ; None                        ; None                      ; 16.374 ns               ;
; N/A                                     ; 42.21 MHz ( period = 23.692 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 16.371 ns               ;
; N/A                                     ; 42.24 MHz ( period = 23.672 ns )                    ; knife[15][8]               ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 15.769 ns               ;
; N/A                                     ; 42.30 MHz ( period = 23.641 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0100       ; clk        ; clk      ; None                        ; None                      ; 16.290 ns               ;
; N/A                                     ; 42.30 MHz ( period = 23.641 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0011       ; clk        ; clk      ; None                        ; None                      ; 16.290 ns               ;
; N/A                                     ; 42.30 MHz ( period = 23.640 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0010       ; clk        ; clk      ; None                        ; None                      ; 16.289 ns               ;
; N/A                                     ; 42.31 MHz ( period = 23.633 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0100    ; clk        ; clk      ; None                        ; None                      ; 16.245 ns               ;
; N/A                                     ; 42.32 MHz ( period = 23.630 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0001    ; clk        ; clk      ; None                        ; None                      ; 16.242 ns               ;
; N/A                                     ; 42.39 MHz ( period = 23.592 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 16.241 ns               ;
; N/A                                     ; 42.71 MHz ( period = 23.411 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0101       ; clk        ; clk      ; None                        ; None                      ; 16.090 ns               ;
; N/A                                     ; 42.75 MHz ( period = 23.394 ns )                    ; knife[15][6]               ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 15.630 ns               ;
; N/A                                     ; 42.81 MHz ( period = 23.360 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0101    ; clk        ; clk      ; None                        ; None                      ; 15.972 ns               ;
; N/A                                     ; 42.81 MHz ( period = 23.357 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0000    ; clk        ; clk      ; None                        ; None                      ; 15.969 ns               ;
; N/A                                     ; 42.82 MHz ( period = 23.356 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0101       ; clk        ; clk      ; None                        ; None                      ; 16.005 ns               ;
; N/A                                     ; 42.84 MHz ( period = 23.341 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 15.990 ns               ;
; N/A                                     ; 43.13 MHz ( period = 23.185 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0100    ; clk        ; clk      ; None                        ; None                      ; 15.797 ns               ;
; N/A                                     ; 43.14 MHz ( period = 23.182 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0001    ; clk        ; clk      ; None                        ; None                      ; 15.794 ns               ;
; N/A                                     ; 43.20 MHz ( period = 23.147 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0001       ; clk        ; clk      ; None                        ; None                      ; 15.796 ns               ;
; N/A                                     ; 43.35 MHz ( period = 23.066 ns )                    ; knife[15][9]               ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 15.466 ns               ;
; N/A                                     ; 43.40 MHz ( period = 23.042 ns )                    ; screen_row[6]~reg0         ; screen_col[9]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.734 ns               ;
; N/A                                     ; 43.52 MHz ( period = 22.980 ns )                    ; screen_row[0]~reg0         ; screen_col[9]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.703 ns               ;
; N/A                                     ; 43.54 MHz ( period = 22.966 ns )                    ; screen_row[2]~reg0         ; screen_col[9]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.696 ns               ;
; N/A                                     ; 43.63 MHz ( period = 22.918 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0100       ; clk        ; clk      ; None                        ; None                      ; 15.567 ns               ;
; N/A                                     ; 43.63 MHz ( period = 22.918 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0011       ; clk        ; clk      ; None                        ; None                      ; 15.567 ns               ;
; N/A                                     ; 43.64 MHz ( period = 22.917 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0010       ; clk        ; clk      ; None                        ; None                      ; 15.566 ns               ;
; N/A                                     ; 43.65 MHz ( period = 22.912 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0101    ; clk        ; clk      ; None                        ; None                      ; 15.524 ns               ;
; N/A                                     ; 43.65 MHz ( period = 22.909 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0000    ; clk        ; clk      ; None                        ; None                      ; 15.521 ns               ;
; N/A                                     ; 43.70 MHz ( period = 22.882 ns )                    ; knife[7][8]                ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 15.427 ns               ;
; N/A                                     ; 43.96 MHz ( period = 22.746 ns )                    ; knife[7][10]               ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 15.359 ns               ;
; N/A                                     ; 44.01 MHz ( period = 22.724 ns )                    ; screen_row[12]~reg0        ; screen_col[2]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.587 ns               ;
; N/A                                     ; 44.05 MHz ( period = 22.700 ns )                    ; screen_row[4]~reg0         ; screen_col[9]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.563 ns               ;
; N/A                                     ; 44.07 MHz ( period = 22.690 ns )                    ; knife[15][2]               ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 15.277 ns               ;
; N/A                                     ; 44.18 MHz ( period = 22.633 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0101       ; clk        ; clk      ; None                        ; None                      ; 15.282 ns               ;
; N/A                                     ; 44.35 MHz ( period = 22.550 ns )                    ; screen_row[6]~reg0         ; screen_col[2]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.500 ns               ;
; N/A                                     ; 44.36 MHz ( period = 22.544 ns )                    ; knife[15][0]               ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 15.278 ns               ;
; N/A                                     ; 44.39 MHz ( period = 22.528 ns )                    ; screen_row[7]~reg0         ; screen_col[9]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.477 ns               ;
; N/A                                     ; 44.42 MHz ( period = 22.510 ns )                    ; screen_row[6]~reg0         ; screen_col[4]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.303 ns               ;
; N/A                                     ; 44.47 MHz ( period = 22.488 ns )                    ; screen_row[0]~reg0         ; screen_col[2]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.469 ns               ;
; N/A                                     ; 44.50 MHz ( period = 22.474 ns )                    ; screen_row[2]~reg0         ; screen_col[2]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.462 ns               ;
; N/A                                     ; 44.51 MHz ( period = 22.468 ns )                    ; screen_row[3]~reg0         ; screen_col[9]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.447 ns               ;
; N/A                                     ; 44.52 MHz ( period = 22.460 ns )                    ; knife[7][6]                ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 15.216 ns               ;
; N/A                                     ; 44.53 MHz ( period = 22.457 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 15.106 ns               ;
; N/A                                     ; 44.53 MHz ( period = 22.456 ns )                    ; screen_row[8]~reg0         ; screen_col[9]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.441 ns               ;
; N/A                                     ; 44.55 MHz ( period = 22.448 ns )                    ; screen_row[0]~reg0         ; screen_col[4]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.272 ns               ;
; N/A                                     ; 44.56 MHz ( period = 22.442 ns )                    ; screen_row[9]~reg0         ; screen_col[2]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.446 ns               ;
; N/A                                     ; 44.58 MHz ( period = 22.434 ns )                    ; screen_row[1]~reg0         ; screen_col[4]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.265 ns               ;
; N/A                                     ; 44.58 MHz ( period = 22.434 ns )                    ; screen_row[2]~reg0         ; screen_col[4]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.265 ns               ;
; N/A                                     ; 44.60 MHz ( period = 22.422 ns )                    ; knife[15][10]              ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 15.144 ns               ;
; N/A                                     ; 44.61 MHz ( period = 22.418 ns )                    ; knife[15][1]               ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 15.215 ns               ;
; N/A                                     ; 44.63 MHz ( period = 22.406 ns )                    ; knife[15][0]               ; screen_col[15]$latch ; clk        ; clk      ; None                        ; None                      ; 15.312 ns               ;
; N/A                                     ; 44.65 MHz ( period = 22.394 ns )                    ; screen_row[1]~reg0         ; screen_col[2]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.422 ns               ;
; N/A                                     ; 44.67 MHz ( period = 22.386 ns )                    ; knife[8][10]               ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 15.179 ns               ;
; N/A                                     ; 44.67 MHz ( period = 22.384 ns )                    ; screen_row[12]~reg0        ; screen_col[4]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.240 ns               ;
; N/A                                     ; 44.75 MHz ( period = 22.348 ns )                    ; screen_row[12]~reg0        ; screen_col[9]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.387 ns               ;
; N/A                                     ; 44.85 MHz ( period = 22.298 ns )                    ; knife[7][1]                ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 15.135 ns               ;
; N/A                                     ; 44.88 MHz ( period = 22.280 ns )                    ; knife[15][1]               ; screen_col[15]$latch ; clk        ; clk      ; None                        ; None                      ; 15.249 ns               ;
; N/A                                     ; 44.91 MHz ( period = 22.268 ns )                    ; knife[15][1]               ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 15.066 ns               ;
; N/A                                     ; 44.92 MHz ( period = 22.260 ns )                    ; screen_row[10]~reg0        ; screen_col[2]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.355 ns               ;
; N/A                                     ; 45.00 MHz ( period = 22.220 ns )                    ; knife[15][0]               ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 15.042 ns               ;
; N/A                                     ; 45.02 MHz ( period = 22.214 ns )                    ; knife[7][3]                ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 15.093 ns               ;
; N/A                                     ; 45.03 MHz ( period = 22.208 ns )                    ; screen_row[4]~reg0         ; screen_col[2]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.329 ns               ;
; N/A                                     ; 45.03 MHz ( period = 22.206 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 14.855 ns               ;
; N/A                                     ; 45.07 MHz ( period = 22.190 ns )                    ; screen_row[5]~reg0         ; screen_col[9]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.308 ns               ;
; N/A                                     ; 45.11 MHz ( period = 22.168 ns )                    ; screen_row[4]~reg0         ; screen_col[4]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.132 ns               ;
; N/A                                     ; 45.14 MHz ( period = 22.154 ns )                    ; knife[15][3]               ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 15.084 ns               ;
; N/A                                     ; 45.22 MHz ( period = 22.116 ns )                    ; screen_row[6]~reg0         ; screen_col[8]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.347 ns               ;
; N/A                                     ; 45.24 MHz ( period = 22.102 ns )                    ; screen_row[9]~reg0         ; screen_col[4]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.099 ns               ;
; N/A                                     ; 45.27 MHz ( period = 22.089 ns )                    ; knife[2][2]                ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.848 ns               ;
; N/A                                     ; 45.31 MHz ( period = 22.071 ns )                    ; knife[2][2]                ; LCD_state.0001       ; clk        ; clk      ; None                        ; None                      ; 21.830 ns               ;
; N/A                                     ; 45.32 MHz ( period = 22.066 ns )                    ; screen_row[9]~reg0         ; screen_col[9]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.246 ns               ;
; N/A                                     ; 45.34 MHz ( period = 22.054 ns )                    ; screen_row[0]~reg0         ; screen_col[8]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.316 ns               ;
; N/A                                     ; 45.37 MHz ( period = 22.040 ns )                    ; screen_row[1]~reg0         ; screen_col[8]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.309 ns               ;
; N/A                                     ; 45.37 MHz ( period = 22.040 ns )                    ; screen_row[2]~reg0         ; screen_col[8]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.309 ns               ;
; N/A                                     ; 45.38 MHz ( period = 22.038 ns )                    ; screen_row[15]~reg0        ; screen_col[4]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.067 ns               ;
; N/A                                     ; 45.38 MHz ( period = 22.036 ns )                    ; screen_row[7]~reg0         ; screen_col[2]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.243 ns               ;
; N/A                                     ; 45.40 MHz ( period = 22.028 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0100    ; clk        ; clk      ; None                        ; None                      ; 14.640 ns               ;
; N/A                                     ; 45.40 MHz ( period = 22.025 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0001    ; clk        ; clk      ; None                        ; None                      ; 14.637 ns               ;
; N/A                                     ; 45.42 MHz ( period = 22.016 ns )                    ; knife[15][3]               ; screen_col[15]$latch ; clk        ; clk      ; None                        ; None                      ; 15.118 ns               ;
; N/A                                     ; 45.46 MHz ( period = 21.998 ns )                    ; screen_row[15]~reg0        ; screen_col[2]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.224 ns               ;
; N/A                                     ; 45.46 MHz ( period = 21.997 ns )                    ; knife[2][4]                ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.756 ns               ;
; N/A                                     ; 45.46 MHz ( period = 21.996 ns )                    ; screen_row[7]~reg0         ; screen_col[4]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.046 ns               ;
; N/A                                     ; 45.48 MHz ( period = 21.990 ns )                    ; screen_row[12]~reg0        ; screen_col[8]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.284 ns               ;
; N/A                                     ; 45.50 MHz ( period = 21.979 ns )                    ; knife[2][4]                ; LCD_state.0001       ; clk        ; clk      ; None                        ; None                      ; 21.738 ns               ;
; N/A                                     ; 45.50 MHz ( period = 21.976 ns )                    ; screen_row[3]~reg0         ; screen_col[2]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.213 ns               ;
; N/A                                     ; 45.53 MHz ( period = 21.964 ns )                    ; screen_row[8]~reg0         ; screen_col[2]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.207 ns               ;
; N/A                                     ; 45.54 MHz ( period = 21.960 ns )                    ; knife[7][2]                ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 14.966 ns               ;
; N/A                                     ; 45.55 MHz ( period = 21.953 ns )                    ; knife[2][10]               ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.712 ns               ;
; N/A                                     ; 45.57 MHz ( period = 21.946 ns )                    ; knife[15][2]               ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 14.979 ns               ;
; N/A                                     ; 45.57 MHz ( period = 21.946 ns )                    ; knife[2][2]                ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 14.926 ns               ;
; N/A                                     ; 45.57 MHz ( period = 21.944 ns )                    ; knife[2][6]                ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 14.999 ns               ;
; N/A                                     ; 45.59 MHz ( period = 21.936 ns )                    ; screen_row[3]~reg0         ; screen_col[4]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.016 ns               ;
; N/A                                     ; 45.59 MHz ( period = 21.935 ns )                    ; knife[2][10]               ; LCD_state.0001       ; clk        ; clk      ; None                        ; None                      ; 21.694 ns               ;
; N/A                                     ; 45.61 MHz ( period = 21.924 ns )                    ; screen_row[8]~reg0         ; screen_col[4]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.010 ns               ;
; N/A                                     ; 45.62 MHz ( period = 21.920 ns )                    ; screen_row[10]~reg0        ; screen_col[4]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.008 ns               ;
; N/A                                     ; 45.63 MHz ( period = 21.914 ns )                    ; knife[7][0]                ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 14.943 ns               ;
; N/A                                     ; 45.66 MHz ( period = 21.901 ns )                    ; knife[2][3]                ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.660 ns               ;
; N/A                                     ; 45.70 MHz ( period = 21.884 ns )                    ; screen_row[10]~reg0        ; screen_col[9]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.155 ns               ;
; N/A                                     ; 45.70 MHz ( period = 21.883 ns )                    ; knife[2][3]                ; LCD_state.0001       ; clk        ; clk      ; None                        ; None                      ; 21.642 ns               ;
; N/A                                     ; 45.71 MHz ( period = 21.879 ns )                    ; knife[8][10]               ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.671 ns               ;
; N/A                                     ; 45.74 MHz ( period = 21.861 ns )                    ; knife[8][10]               ; LCD_state.0001       ; clk        ; clk      ; None                        ; None                      ; 21.653 ns               ;
; N/A                                     ; 45.78 MHz ( period = 21.845 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0100    ; clk        ; clk      ; None                        ; None                      ; 14.457 ns               ;
; N/A                                     ; 45.78 MHz ( period = 21.842 ns )                    ; knife[2][2]                ; LCD_state.0100       ; clk        ; clk      ; None                        ; None                      ; 21.601 ns               ;
; N/A                                     ; 45.78 MHz ( period = 21.842 ns )                    ; knife[2][2]                ; LCD_state.0011       ; clk        ; clk      ; None                        ; None                      ; 21.601 ns               ;
; N/A                                     ; 45.78 MHz ( period = 21.842 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0001    ; clk        ; clk      ; None                        ; None                      ; 14.454 ns               ;
; N/A                                     ; 45.79 MHz ( period = 21.841 ns )                    ; knife[2][2]                ; LCD_state.0010       ; clk        ; clk      ; None                        ; None                      ; 21.600 ns               ;
; N/A                                     ; 45.79 MHz ( period = 21.838 ns )                    ; knife[2][2]                ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.597 ns               ;
; N/A                                     ; 45.83 MHz ( period = 21.821 ns )                    ; knife[2][0]                ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.580 ns               ;
; N/A                                     ; 45.83 MHz ( period = 21.818 ns )                    ; screen_row[11]~reg0        ; screen_col[2]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.134 ns               ;
; N/A                                     ; 45.85 MHz ( period = 21.808 ns )                    ; knife[15][2]               ; screen_col[15]$latch ; clk        ; clk      ; None                        ; None                      ; 15.013 ns               ;
; N/A                                     ; 45.87 MHz ( period = 21.803 ns )                    ; knife[2][0]                ; LCD_state.0001       ; clk        ; clk      ; None                        ; None                      ; 21.562 ns               ;
; N/A                                     ; 45.88 MHz ( period = 21.796 ns )                    ; screen_row[13]~reg0        ; screen_col[4]$latch  ; clk        ; clk      ; None                        ; None                      ; 14.946 ns               ;
; N/A                                     ; 45.93 MHz ( period = 21.774 ns )                    ; screen_row[4]~reg0         ; screen_col[8]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.176 ns               ;
; N/A                                     ; 45.95 MHz ( period = 21.762 ns )                    ; knife[2][4]                ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 14.834 ns               ;
; N/A                                     ; 45.96 MHz ( period = 21.758 ns )                    ; knife[2][8]                ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 14.906 ns               ;
; N/A                                     ; 45.97 MHz ( period = 21.755 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0101    ; clk        ; clk      ; None                        ; None                      ; 14.367 ns               ;
; N/A                                     ; 45.97 MHz ( period = 21.752 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0000    ; clk        ; clk      ; None                        ; None                      ; 14.364 ns               ;
; N/A                                     ; 45.98 MHz ( period = 21.750 ns )                    ; knife[2][4]                ; LCD_state.0100       ; clk        ; clk      ; None                        ; None                      ; 21.509 ns               ;
; N/A                                     ; 45.98 MHz ( period = 21.750 ns )                    ; knife[2][4]                ; LCD_state.0011       ; clk        ; clk      ; None                        ; None                      ; 21.509 ns               ;
; N/A                                     ; 45.98 MHz ( period = 21.749 ns )                    ; knife[2][4]                ; LCD_state.0010       ; clk        ; clk      ; None                        ; None                      ; 21.508 ns               ;
; N/A                                     ; 45.99 MHz ( period = 21.746 ns )                    ; knife[2][4]                ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.505 ns               ;
; N/A                                     ; 45.99 MHz ( period = 21.745 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0100    ; clk        ; clk      ; None                        ; None                      ; 14.387 ns               ;
; N/A                                     ; 45.99 MHz ( period = 21.742 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0001    ; clk        ; clk      ; None                        ; None                      ; 14.384 ns               ;
; N/A                                     ; 46.04 MHz ( period = 21.722 ns )                    ; screen_row[6]~reg0         ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 14.903 ns               ;
; N/A                                     ; 46.04 MHz ( period = 21.720 ns )                    ; knife[15][3]               ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 14.793 ns               ;
; N/A                                     ; 46.07 MHz ( period = 21.708 ns )                    ; screen_row[9]~reg0         ; screen_col[8]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.143 ns               ;
; N/A                                     ; 46.07 MHz ( period = 21.706 ns )                    ; knife[2][10]               ; LCD_state.0100       ; clk        ; clk      ; None                        ; None                      ; 21.465 ns               ;
; N/A                                     ; 46.07 MHz ( period = 21.706 ns )                    ; knife[2][10]               ; LCD_state.0011       ; clk        ; clk      ; None                        ; None                      ; 21.465 ns               ;
; N/A                                     ; 46.07 MHz ( period = 21.705 ns )                    ; knife[2][10]               ; LCD_state.0010       ; clk        ; clk      ; None                        ; None                      ; 21.464 ns               ;
; N/A                                     ; 46.08 MHz ( period = 21.702 ns )                    ; knife[2][10]               ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.461 ns               ;
; N/A                                     ; 46.09 MHz ( period = 21.698 ns )                    ; screen_row[5]~reg0         ; screen_col[2]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.074 ns               ;
; N/A                                     ; 46.13 MHz ( period = 21.676 ns )                    ; knife[2][2]                ; LCD_state.0000       ; clk        ; clk      ; None                        ; None                      ; 21.415 ns               ;
; N/A                                     ; 46.13 MHz ( period = 21.676 ns )                    ; knife[2][6]                ; screen_col[5]$latch  ; clk        ; clk      ; None                        ; None                      ; 14.957 ns               ;
; N/A                                     ; 46.14 MHz ( period = 21.674 ns )                    ; knife[2][10]               ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 14.790 ns               ;
; N/A                                     ; 46.15 MHz ( period = 21.670 ns )                    ; knife[8][6]                ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.462 ns               ;
; N/A                                     ; 46.16 MHz ( period = 21.662 ns )                    ; screen_row[15]~reg0        ; screen_col[9]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.044 ns               ;
; N/A                                     ; 46.17 MHz ( period = 21.660 ns )                    ; screen_row[0]~reg0         ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 14.872 ns               ;
; N/A                                     ; 46.17 MHz ( period = 21.658 ns )                    ; screen_row[5]~reg0         ; screen_col[4]$latch  ; clk        ; clk      ; None                        ; None                      ; 14.877 ns               ;
; N/A                                     ; 46.18 MHz ( period = 21.654 ns )                    ; knife[2][3]                ; LCD_state.0100       ; clk        ; clk      ; None                        ; None                      ; 21.413 ns               ;
; N/A                                     ; 46.18 MHz ( period = 21.654 ns )                    ; knife[2][3]                ; LCD_state.0011       ; clk        ; clk      ; None                        ; None                      ; 21.413 ns               ;
; N/A                                     ; 46.18 MHz ( period = 21.654 ns )                    ; screen_row[6]~reg0         ; screen_col[10]$latch ; clk        ; clk      ; None                        ; None                      ; 14.944 ns               ;
; N/A                                     ; 46.18 MHz ( period = 21.653 ns )                    ; knife[2][3]                ; LCD_state.0010       ; clk        ; clk      ; None                        ; None                      ; 21.412 ns               ;
; N/A                                     ; 46.19 MHz ( period = 21.652 ns )                    ; knife[8][6]                ; LCD_state.0001       ; clk        ; clk      ; None                        ; None                      ; 21.444 ns               ;
; N/A                                     ; 46.19 MHz ( period = 21.650 ns )                    ; knife[2][3]                ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.409 ns               ;
; N/A                                     ; 46.20 MHz ( period = 21.646 ns )                    ; screen_row[2]~reg0         ; screen_col[1]$latch  ; clk        ; clk      ; None                        ; None                      ; 14.865 ns               ;
; N/A                                     ; 46.20 MHz ( period = 21.644 ns )                    ; screen_row[15]~reg0        ; screen_col[8]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.111 ns               ;
; N/A                                     ; 46.22 MHz ( period = 21.634 ns )                    ; knife[2][1]                ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.393 ns               ;
; N/A                                     ; 46.23 MHz ( period = 21.632 ns )                    ; knife[8][10]               ; LCD_state.0100       ; clk        ; clk      ; None                        ; None                      ; 21.424 ns               ;
; N/A                                     ; 46.23 MHz ( period = 21.632 ns )                    ; knife[8][10]               ; LCD_state.0011       ; clk        ; clk      ; None                        ; None                      ; 21.424 ns               ;
; N/A                                     ; 46.23 MHz ( period = 21.631 ns )                    ; knife[8][10]               ; LCD_state.0010       ; clk        ; clk      ; None                        ; None                      ; 21.423 ns               ;
; N/A                                     ; 46.24 MHz ( period = 21.628 ns )                    ; knife[8][10]               ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.420 ns               ;
; N/A                                     ; 46.25 MHz ( period = 21.622 ns )                    ; knife[15][4]               ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 14.743 ns               ;
; N/A                                     ; 46.26 MHz ( period = 21.616 ns )                    ; knife[2][1]                ; LCD_state.0001       ; clk        ; clk      ; None                        ; None                      ; 21.375 ns               ;
; N/A                                     ; 46.26 MHz ( period = 21.616 ns )                    ; human_col[4]               ; screen_col[21]$latch ; clk        ; clk      ; None                        ; None                      ; 14.815 ns               ;
; N/A                                     ; 46.28 MHz ( period = 21.609 ns )                    ; knife[6][8]                ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.385 ns               ;
; N/A                                     ; 46.29 MHz ( period = 21.602 ns )                    ; screen_row[7]~reg0         ; screen_col[8]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.090 ns               ;
; N/A                                     ; 46.30 MHz ( period = 21.600 ns )                    ; screen_row[14]~reg0        ; screen_col[4]$latch  ; clk        ; clk      ; None                        ; None                      ; 14.848 ns               ;
; N/A                                     ; 46.30 MHz ( period = 21.597 ns )                    ; knife[5][8]                ; screen_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.356 ns               ;
; N/A                                     ; 46.30 MHz ( period = 21.596 ns )                    ; knife[7][4]                ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 14.784 ns               ;
; N/A                                     ; 46.31 MHz ( period = 21.592 ns )                    ; screen_row[0]~reg0         ; screen_col[10]$latch ; clk        ; clk      ; None                        ; None                      ; 14.913 ns               ;
; N/A                                     ; 46.32 MHz ( period = 21.591 ns )                    ; knife[6][8]                ; LCD_state.0001       ; clk        ; clk      ; None                        ; None                      ; 21.367 ns               ;
; N/A                                     ; 46.33 MHz ( period = 21.584 ns )                    ; knife[2][4]                ; LCD_state.0000       ; clk        ; clk      ; None                        ; None                      ; 21.323 ns               ;
; N/A                                     ; 46.34 MHz ( period = 21.579 ns )                    ; knife[5][8]                ; LCD_state.0001       ; clk        ; clk      ; None                        ; None                      ; 21.338 ns               ;
; N/A                                     ; 46.34 MHz ( period = 21.578 ns )                    ; screen_row[2]~reg0         ; screen_col[10]$latch ; clk        ; clk      ; None                        ; None                      ; 14.906 ns               ;
; N/A                                     ; 46.35 MHz ( period = 21.574 ns )                    ; knife[2][0]                ; LCD_state.0100       ; clk        ; clk      ; None                        ; None                      ; 21.333 ns               ;
; N/A                                     ; 46.35 MHz ( period = 21.574 ns )                    ; knife[2][0]                ; LCD_state.0011       ; clk        ; clk      ; None                        ; None                      ; 21.333 ns               ;
; N/A                                     ; 46.35 MHz ( period = 21.573 ns )                    ; knife[2][0]                ; LCD_state.0010       ; clk        ; clk      ; None                        ; None                      ; 21.332 ns               ;
; N/A                                     ; 46.36 MHz ( period = 21.572 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0101    ; clk        ; clk      ; None                        ; None                      ; 14.184 ns               ;
; N/A                                     ; 46.36 MHz ( period = 21.570 ns )                    ; knife[2][0]                ; screen_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.329 ns               ;
; N/A                                     ; 46.36 MHz ( period = 21.570 ns )                    ; knife[2][3]                ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 14.738 ns               ;
; N/A                                     ; 46.36 MHz ( period = 21.569 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0000    ; clk        ; clk      ; None                        ; None                      ; 14.181 ns               ;
; N/A                                     ; 46.39 MHz ( period = 21.557 ns )                    ; knife[2][2]                ; LCD_state.0101       ; clk        ; clk      ; None                        ; None                      ; 21.316 ns               ;
; N/A                                     ; 46.42 MHz ( period = 21.542 ns )                    ; screen_row[3]~reg0         ; screen_col[8]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.060 ns               ;
; N/A                                     ; 46.43 MHz ( period = 21.540 ns )                    ; knife[2][10]               ; LCD_state.0000       ; clk        ; clk      ; None                        ; None                      ; 21.279 ns               ;
; N/A                                     ; 46.45 MHz ( period = 21.530 ns )                    ; screen_row[8]~reg0         ; screen_col[8]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.054 ns               ;
; N/A                                     ; 46.46 MHz ( period = 21.526 ns )                    ; screen_row[10]~reg0        ; screen_col[8]$latch  ; clk        ; clk      ; None                        ; None                      ; 15.052 ns               ;
; N/A                                     ; 46.46 MHz ( period = 21.524 ns )                    ; human_col[4]               ; screen_col[31]$latch ; clk        ; clk      ; None                        ; None                      ; 14.695 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                      ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                  ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                   ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 3.100 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][10]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 3.340 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][5]                                         ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 3.475 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.420 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 3.698 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.515 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.616 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 3.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 3.635 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 3.636 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.670 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[29]$latch ; clk        ; clk      ; None                       ; None                       ; 3.803 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.674 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 3.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][5]                                         ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.031 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 3.763 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.917 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 3.882 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 3.949 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 3.955 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.946 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 3.888 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 3.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 3.993 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.978 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 3.976 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.045 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 4.108 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 4.096 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.172 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.161 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 4.219 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.210 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 4.367 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.234 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.234 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.290 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.285 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.528 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 4.492 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 4.495 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.536 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.276 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.357 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.569 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.359 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.406 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.393 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.439 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 4.475 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.472 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 4.513 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.485 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.533 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.524 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.725 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.570 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 4.734 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.596 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 4.597 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][10]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.564 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 4.781 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.782 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.597 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.639 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.725 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.849 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.706 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 4.707 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.634 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.673 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.672 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 4.902 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.696 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.653 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.725 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.982 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.787 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.783 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.011 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.810 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.061 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[29]$latch ; clk        ; clk      ; None                       ; None                       ; 4.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 5.124 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.049 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 5.031 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.048 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.231 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.018 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.010 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.269 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.147 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.029 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.352 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.322 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[9]~reg0                                  ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.152 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 5.064 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.148 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.182 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[8]~reg0                                  ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.158 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.258 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.477 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.167 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.229 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.272 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 5.284 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.275 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.298 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.305 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[29]$latch ; clk        ; clk      ; None                       ; None                       ; 5.493 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.392 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.615 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.396 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.327 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.359 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 5.327 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.415 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.376 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.406 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.412 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[8]~reg0                                  ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 5.620 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.522 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][10]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.399 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.529 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.532 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.461 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.491 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.398 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.426 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.476 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.498 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[9]~reg0                                  ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 5.677 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.701 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[8]~reg0                                  ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 5.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.462 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.465 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 5.570 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.561 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.523 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.477 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.581 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 5.551 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.574 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.613 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.581 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.749 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.544 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[9]~reg0                                  ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.563 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][5]                                         ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.556 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 5.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.703 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.708 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 5.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.766 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.938 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.783 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.751 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.684 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 5.682 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 5.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.773 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 5.809 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.825 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.785 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.857 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.790 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.819 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.830 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.871 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 5.876 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[8]~reg0                                  ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.941 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                      ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------+
; tsu                                                                               ;
+-------+--------------+------------+--------------+---------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From         ; To                  ; To Clock ;
+-------+--------------+------------+--------------+---------------------+----------+
; N/A   ; None         ; 18.184 ns  ; right_btn    ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 17.955 ns  ; right_btn    ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 17.955 ns  ; right_btn    ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 17.954 ns  ; right_btn    ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 17.670 ns  ; right_btn    ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 17.650 ns  ; function_btn ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 17.421 ns  ; function_btn ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 17.421 ns  ; function_btn ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 17.420 ns  ; function_btn ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 17.136 ns  ; function_btn ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 15.817 ns  ; function_btn ; za_warudo_t[0]      ; clk      ;
; N/A   ; None         ; 15.817 ns  ; function_btn ; za_warudo_t[1]      ; clk      ;
; N/A   ; None         ; 15.817 ns  ; function_btn ; za_warudo_t[2]      ; clk      ;
; N/A   ; None         ; 15.817 ns  ; function_btn ; za_warudo_t[3]      ; clk      ;
; N/A   ; None         ; 15.817 ns  ; function_btn ; za_warudo_t[4]      ; clk      ;
; N/A   ; None         ; 15.817 ns  ; function_btn ; za_warudo_t[5]      ; clk      ;
; N/A   ; None         ; 15.768 ns  ; function_btn ; za_warudo_t[7]      ; clk      ;
; N/A   ; None         ; 15.290 ns  ; function_btn ; za_warudo_t[8]      ; clk      ;
; N/A   ; None         ; 15.290 ns  ; function_btn ; za_warudo_t[9]      ; clk      ;
; N/A   ; None         ; 15.001 ns  ; function_btn ; screen_state.0100   ; clk      ;
; N/A   ; None         ; 14.973 ns  ; function_btn ; za_warudo_t[6]      ; clk      ;
; N/A   ; None         ; 14.973 ns  ; function_btn ; za_warudo_t[10]     ; clk      ;
; N/A   ; None         ; 14.973 ns  ; function_btn ; za_warudo_t[11]     ; clk      ;
; N/A   ; None         ; 14.973 ns  ; function_btn ; za_warudo_t[12]     ; clk      ;
; N/A   ; None         ; 14.973 ns  ; function_btn ; za_warudo_t[13]     ; clk      ;
; N/A   ; None         ; 14.973 ns  ; function_btn ; za_warudo_t[14]     ; clk      ;
; N/A   ; None         ; 14.973 ns  ; function_btn ; za_warudo_t[15]     ; clk      ;
; N/A   ; None         ; 13.498 ns  ; function_btn ; human_col[0]        ; clk      ;
; N/A   ; None         ; 13.498 ns  ; function_btn ; human_col[1]        ; clk      ;
; N/A   ; None         ; 13.498 ns  ; function_btn ; human_col[2]        ; clk      ;
; N/A   ; None         ; 13.430 ns  ; function_btn ; human_col[3]        ; clk      ;
; N/A   ; None         ; 13.430 ns  ; function_btn ; human_col[4]        ; clk      ;
; N/A   ; None         ; 13.037 ns  ; function_btn ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 12.560 ns  ; function_btn ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 12.560 ns  ; function_btn ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 12.173 ns  ; function_btn ; za_warudo_cc[1]     ; clk      ;
; N/A   ; None         ; 12.173 ns  ; function_btn ; za_warudo_cc[0]     ; clk      ;
; N/A   ; None         ; 12.173 ns  ; function_btn ; za_warudo_cc[4]     ; clk      ;
; N/A   ; None         ; 12.173 ns  ; function_btn ; za_warudo_cc[5]     ; clk      ;
; N/A   ; None         ; 11.953 ns  ; function_btn ; timer[6]            ; clk      ;
; N/A   ; None         ; 11.953 ns  ; function_btn ; timer[7]            ; clk      ;
; N/A   ; None         ; 11.953 ns  ; function_btn ; timer[5]            ; clk      ;
; N/A   ; None         ; 11.953 ns  ; function_btn ; timer[8]            ; clk      ;
; N/A   ; None         ; 11.953 ns  ; function_btn ; timer[9]            ; clk      ;
; N/A   ; None         ; 11.865 ns  ; function_btn ; za_warudo_cc[9]     ; clk      ;
; N/A   ; None         ; 11.734 ns  ; function_btn ; timer[4]            ; clk      ;
; N/A   ; None         ; 11.677 ns  ; function_btn ; za_warudo           ; clk      ;
; N/A   ; None         ; 11.579 ns  ; right_btn    ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 11.542 ns  ; function_btn ; timer[3]            ; clk      ;
; N/A   ; None         ; 11.462 ns  ; function_btn ; timer[2]            ; clk      ;
; N/A   ; None         ; 11.451 ns  ; function_btn ; za_warudo_cc[6]     ; clk      ;
; N/A   ; None         ; 11.451 ns  ; function_btn ; za_warudo_cc[7]     ; clk      ;
; N/A   ; None         ; 11.451 ns  ; function_btn ; za_warudo_cc[12]    ; clk      ;
; N/A   ; None         ; 11.451 ns  ; function_btn ; za_warudo_cc[13]    ; clk      ;
; N/A   ; None         ; 11.451 ns  ; function_btn ; za_warudo_cc[14]    ; clk      ;
; N/A   ; None         ; 11.451 ns  ; function_btn ; za_warudo_cc[15]    ; clk      ;
; N/A   ; None         ; 11.382 ns  ; function_btn ; timer[1]            ; clk      ;
; N/A   ; None         ; 11.378 ns  ; function_btn ; game_t[12]          ; clk      ;
; N/A   ; None         ; 11.322 ns  ; left_btn     ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 11.247 ns  ; function_btn ; timer[0]            ; clk      ;
; N/A   ; None         ; 11.090 ns  ; function_btn ; game_t[2]           ; clk      ;
; N/A   ; None         ; 11.090 ns  ; function_btn ; game_t[3]           ; clk      ;
; N/A   ; None         ; 11.090 ns  ; function_btn ; game_t[4]           ; clk      ;
; N/A   ; None         ; 11.090 ns  ; function_btn ; game_t[5]           ; clk      ;
; N/A   ; None         ; 11.090 ns  ; function_btn ; game_t[6]           ; clk      ;
; N/A   ; None         ; 11.090 ns  ; function_btn ; game_t[7]           ; clk      ;
; N/A   ; None         ; 11.088 ns  ; function_btn ; game_t[0]           ; clk      ;
; N/A   ; None         ; 11.088 ns  ; function_btn ; game_t[1]           ; clk      ;
; N/A   ; None         ; 11.085 ns  ; function_btn ; game_t[8]           ; clk      ;
; N/A   ; None         ; 11.085 ns  ; function_btn ; game_t[9]           ; clk      ;
; N/A   ; None         ; 11.085 ns  ; function_btn ; game_t[10]          ; clk      ;
; N/A   ; None         ; 11.085 ns  ; function_btn ; game_t[11]          ; clk      ;
; N/A   ; None         ; 11.085 ns  ; function_btn ; game_t[13]          ; clk      ;
; N/A   ; None         ; 11.085 ns  ; function_btn ; game_t[14]          ; clk      ;
; N/A   ; None         ; 11.085 ns  ; function_btn ; game_t[15]          ; clk      ;
; N/A   ; None         ; 11.023 ns  ; function_btn ; za_warudo_cc[2]     ; clk      ;
; N/A   ; None         ; 11.023 ns  ; function_btn ; za_warudo_cc[3]     ; clk      ;
; N/A   ; None         ; 11.023 ns  ; function_btn ; za_warudo_cc[8]     ; clk      ;
; N/A   ; None         ; 11.023 ns  ; function_btn ; za_warudo_cc[10]    ; clk      ;
; N/A   ; None         ; 11.023 ns  ; function_btn ; za_warudo_cc[11]    ; clk      ;
; N/A   ; None         ; 11.023 ns  ; function_btn ; drop_knife_limit[7] ; clk      ;
; N/A   ; None         ; 10.989 ns  ; function_btn ; drop_knife_t[8]     ; clk      ;
; N/A   ; None         ; 10.989 ns  ; function_btn ; drop_knife_t[9]     ; clk      ;
; N/A   ; None         ; 10.989 ns  ; function_btn ; drop_knife_t[12]    ; clk      ;
; N/A   ; None         ; 10.989 ns  ; function_btn ; drop_knife_t[11]    ; clk      ;
; N/A   ; None         ; 10.989 ns  ; function_btn ; drop_knife_t[10]    ; clk      ;
; N/A   ; None         ; 10.989 ns  ; function_btn ; drop_knife_t[13]    ; clk      ;
; N/A   ; None         ; 10.989 ns  ; function_btn ; drop_knife_t[14]    ; clk      ;
; N/A   ; None         ; 10.989 ns  ; function_btn ; drop_knife_t[15]    ; clk      ;
; N/A   ; None         ; 10.861 ns  ; function_btn ; drop_knife_t[7]     ; clk      ;
; N/A   ; None         ; 10.861 ns  ; function_btn ; drop_knife_t[1]     ; clk      ;
; N/A   ; None         ; 10.861 ns  ; function_btn ; drop_knife_t[0]     ; clk      ;
; N/A   ; None         ; 10.861 ns  ; function_btn ; drop_knife_t[2]     ; clk      ;
; N/A   ; None         ; 10.861 ns  ; function_btn ; drop_knife_t[3]     ; clk      ;
; N/A   ; None         ; 10.861 ns  ; function_btn ; drop_knife_t[4]     ; clk      ;
; N/A   ; None         ; 10.861 ns  ; function_btn ; drop_knife_t[5]     ; clk      ;
; N/A   ; None         ; 10.861 ns  ; function_btn ; drop_knife_t[6]     ; clk      ;
; N/A   ; None         ; 10.610 ns  ; function_btn ; drop_knife_limit[2] ; clk      ;
; N/A   ; None         ; 10.610 ns  ; function_btn ; drop_knife_limit[6] ; clk      ;
; N/A   ; None         ; 10.332 ns  ; right_btn    ; human_col[0]        ; clk      ;
; N/A   ; None         ; 10.332 ns  ; right_btn    ; human_col[1]        ; clk      ;
; N/A   ; None         ; 10.332 ns  ; right_btn    ; human_col[2]        ; clk      ;
; N/A   ; None         ; 10.275 ns  ; left_btn     ; human_col[0]        ; clk      ;
; N/A   ; None         ; 10.275 ns  ; left_btn     ; human_col[1]        ; clk      ;
; N/A   ; None         ; 10.275 ns  ; left_btn     ; human_col[2]        ; clk      ;
; N/A   ; None         ; 10.264 ns  ; right_btn    ; human_col[3]        ; clk      ;
; N/A   ; None         ; 10.264 ns  ; right_btn    ; human_col[4]        ; clk      ;
; N/A   ; None         ; 10.238 ns  ; left_btn     ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 10.207 ns  ; left_btn     ; human_col[3]        ; clk      ;
; N/A   ; None         ; 10.207 ns  ; left_btn     ; human_col[4]        ; clk      ;
; N/A   ; None         ; 10.109 ns  ; right_btn    ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 10.109 ns  ; right_btn    ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 10.009 ns  ; left_btn     ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 10.009 ns  ; left_btn     ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 10.008 ns  ; left_btn     ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 9.724 ns   ; left_btn     ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 9.364 ns   ; left_btn     ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 9.364 ns   ; left_btn     ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 8.354 ns   ; function_btn ; lfsr_rst            ; clk      ;
; N/A   ; None         ; 7.482 ns   ; function_btn ; screen_state.0010   ; clk      ;
; N/A   ; None         ; 7.240 ns   ; function_btn ; screen_state.0011   ; clk      ;
; N/A   ; None         ; 5.951 ns   ; function_btn ; screen_state.0001   ; clk      ;
; N/A   ; None         ; 5.378 ns   ; function_btn ; screen_state.0101   ; clk      ;
; N/A   ; None         ; 5.376 ns   ; function_btn ; screen_state.0000   ; clk      ;
+-------+--------------+------------+--------------+---------------------+----------+


+----------------------------------------------------------------------------------------+
; tco                                                                                    ;
+-------+--------------+------------+----------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                 ; To             ; From Clock ;
+-------+--------------+------------+----------------------+----------------+------------+
; N/A   ; None         ; 26.182 ns  ; screen_col[3]$latch  ; screen_col[3]  ; clk        ;
; N/A   ; None         ; 25.125 ns  ; screen_col[12]$latch ; screen_col[12] ; clk        ;
; N/A   ; None         ; 24.677 ns  ; screen_col[14]$latch ; screen_col[14] ; clk        ;
; N/A   ; None         ; 24.590 ns  ; screen_col[17]$latch ; screen_col[17] ; clk        ;
; N/A   ; None         ; 24.324 ns  ; screen_col[20]$latch ; screen_col[20] ; clk        ;
; N/A   ; None         ; 24.312 ns  ; screen_col[19]$latch ; screen_col[19] ; clk        ;
; N/A   ; None         ; 24.214 ns  ; screen_col[16]$latch ; screen_col[16] ; clk        ;
; N/A   ; None         ; 24.122 ns  ; screen_col[6]$latch  ; screen_col[6]  ; clk        ;
; N/A   ; None         ; 23.836 ns  ; screen_col[26]$latch ; screen_col[26] ; clk        ;
; N/A   ; None         ; 23.751 ns  ; screen_col[27]$latch ; screen_col[27] ; clk        ;
; N/A   ; None         ; 23.664 ns  ; screen_col[25]$latch ; screen_col[25] ; clk        ;
; N/A   ; None         ; 23.439 ns  ; screen_col[24]$latch ; screen_col[24] ; clk        ;
; N/A   ; None         ; 23.433 ns  ; screen_col[30]$latch ; screen_col[30] ; clk        ;
; N/A   ; None         ; 23.259 ns  ; screen_col[11]$latch ; screen_col[11] ; clk        ;
; N/A   ; None         ; 23.253 ns  ; screen_col[18]$latch ; screen_col[18] ; clk        ;
; N/A   ; None         ; 22.721 ns  ; screen_col[2]$latch  ; screen_col[2]  ; clk        ;
; N/A   ; None         ; 22.503 ns  ; screen_col[0]$latch  ; screen_col[0]  ; clk        ;
; N/A   ; None         ; 22.490 ns  ; screen_col[7]$latch  ; screen_col[7]  ; clk        ;
; N/A   ; None         ; 22.287 ns  ; screen_col[1]$latch  ; screen_col[1]  ; clk        ;
; N/A   ; None         ; 22.276 ns  ; screen_col[4]$latch  ; screen_col[4]  ; clk        ;
; N/A   ; None         ; 22.004 ns  ; screen_col[23]$latch ; screen_col[23] ; clk        ;
; N/A   ; None         ; 21.996 ns  ; screen_col[28]$latch ; screen_col[28] ; clk        ;
; N/A   ; None         ; 21.956 ns  ; screen_col[31]$latch ; screen_col[31] ; clk        ;
; N/A   ; None         ; 21.866 ns  ; screen_col[5]$latch  ; screen_col[5]  ; clk        ;
; N/A   ; None         ; 21.766 ns  ; screen_col[8]$latch  ; screen_col[8]  ; clk        ;
; N/A   ; None         ; 21.753 ns  ; screen_col[10]$latch ; screen_col[10] ; clk        ;
; N/A   ; None         ; 21.506 ns  ; screen_col[13]$latch ; screen_col[13] ; clk        ;
; N/A   ; None         ; 21.272 ns  ; screen_col[9]$latch  ; screen_col[9]  ; clk        ;
; N/A   ; None         ; 21.224 ns  ; screen_col[29]$latch ; screen_col[29] ; clk        ;
; N/A   ; None         ; 20.523 ns  ; screen_col[22]$latch ; screen_col[22] ; clk        ;
; N/A   ; None         ; 20.442 ns  ; screen_col[15]$latch ; screen_col[15] ; clk        ;
; N/A   ; None         ; 20.115 ns  ; screen_col[21]$latch ; screen_col[21] ; clk        ;
; N/A   ; None         ; 14.806 ns  ; screen_state.0011    ; out_state[1]   ; clk        ;
; N/A   ; None         ; 14.391 ns  ; screen_state.0010    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 13.721 ns  ; screen_state.0010    ; out_state[1]   ; clk        ;
; N/A   ; None         ; 10.525 ns  ; LCD_EN~reg0          ; LCD_EN         ; clk        ;
; N/A   ; None         ; 10.262 ns  ; screen_state.0000    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 10.083 ns  ; screen_row[14]~reg0  ; screen_row[14] ; clk        ;
; N/A   ; None         ; 9.960 ns   ; LCD_RST~reg0         ; LCD_RST        ; clk        ;
; N/A   ; None         ; 9.861 ns   ; LCD_RS~reg0          ; LCD_RS         ; clk        ;
; N/A   ; None         ; 9.814 ns   ; screen_state.0100    ; out_state[2]   ; clk        ;
; N/A   ; None         ; 9.672 ns   ; screen_row[13]~reg0  ; screen_row[13] ; clk        ;
; N/A   ; None         ; 9.640 ns   ; screen_row[11]~reg0  ; screen_row[11] ; clk        ;
; N/A   ; None         ; 9.433 ns   ; screen_state.0100    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 9.261 ns   ; screen_state.0101    ; out_state[2]   ; clk        ;
; N/A   ; None         ; 8.652 ns   ; screen_row[10]~reg0  ; screen_row[10] ; clk        ;
; N/A   ; None         ; 8.549 ns   ; LCD_RW~reg0          ; LCD_RW         ; clk        ;
; N/A   ; None         ; 8.438 ns   ; screen_row[9]~reg0   ; screen_row[9]  ; clk        ;
; N/A   ; None         ; 8.057 ns   ; screen_row[12]~reg0  ; screen_row[12] ; clk        ;
; N/A   ; None         ; 7.803 ns   ; screen_row[1]~reg0   ; screen_row[1]  ; clk        ;
; N/A   ; None         ; 7.777 ns   ; screen_row[7]~reg0   ; screen_row[7]  ; clk        ;
; N/A   ; None         ; 7.757 ns   ; screen_row[3]~reg0   ; screen_row[3]  ; clk        ;
; N/A   ; None         ; 7.708 ns   ; screen_row[8]~reg0   ; screen_row[8]  ; clk        ;
; N/A   ; None         ; 7.693 ns   ; screen_row[0]~reg0   ; screen_row[0]  ; clk        ;
; N/A   ; None         ; 7.681 ns   ; screen_row[5]~reg0   ; screen_row[5]  ; clk        ;
; N/A   ; None         ; 7.629 ns   ; screen_row[15]~reg0  ; screen_row[15] ; clk        ;
; N/A   ; None         ; 7.457 ns   ; screen_row[2]~reg0   ; screen_row[2]  ; clk        ;
; N/A   ; None         ; 7.342 ns   ; screen_row[4]~reg0   ; screen_row[4]  ; clk        ;
; N/A   ; None         ; 7.029 ns   ; screen_row[6]~reg0   ; screen_row[6]  ; clk        ;
+-------+--------------+------------+----------------------+----------------+------------+


+------------------------------------------------------------------------------------------+
; th                                                                                       ;
+---------------+-------------+------------+--------------+---------------------+----------+
; Minimum Slack ; Required th ; Actual th  ; From         ; To                  ; To Clock ;
+---------------+-------------+------------+--------------+---------------------+----------+
; N/A           ; None        ; -5.324 ns  ; function_btn ; screen_state.0000   ; clk      ;
; N/A           ; None        ; -5.326 ns  ; function_btn ; screen_state.0101   ; clk      ;
; N/A           ; None        ; -5.737 ns  ; right_btn    ; human_col[4]        ; clk      ;
; N/A           ; None        ; -5.739 ns  ; right_btn    ; human_col[3]        ; clk      ;
; N/A           ; None        ; -5.794 ns  ; right_btn    ; human_col[1]        ; clk      ;
; N/A           ; None        ; -5.794 ns  ; right_btn    ; human_col[2]        ; clk      ;
; N/A           ; None        ; -5.797 ns  ; right_btn    ; human_col[0]        ; clk      ;
; N/A           ; None        ; -5.899 ns  ; function_btn ; screen_state.0001   ; clk      ;
; N/A           ; None        ; -6.583 ns  ; function_btn ; screen_state.0100   ; clk      ;
; N/A           ; None        ; -7.188 ns  ; function_btn ; screen_state.0011   ; clk      ;
; N/A           ; None        ; -7.430 ns  ; function_btn ; screen_state.0010   ; clk      ;
; N/A           ; None        ; -7.949 ns  ; function_btn ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -8.017 ns  ; right_btn    ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -8.233 ns  ; function_btn ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -8.234 ns  ; function_btn ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -8.234 ns  ; function_btn ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -8.302 ns  ; function_btn ; lfsr_rst            ; clk      ;
; N/A           ; None        ; -8.463 ns  ; function_btn ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -9.312 ns  ; left_btn     ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -9.312 ns  ; left_btn     ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -9.672 ns  ; left_btn     ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -9.956 ns  ; left_btn     ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -9.957 ns  ; left_btn     ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -9.957 ns  ; left_btn     ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -10.057 ns ; right_btn    ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -10.085 ns ; function_btn ; timer[6]            ; clk      ;
; N/A           ; None        ; -10.085 ns ; function_btn ; timer[7]            ; clk      ;
; N/A           ; None        ; -10.085 ns ; function_btn ; timer[5]            ; clk      ;
; N/A           ; None        ; -10.085 ns ; function_btn ; timer[4]            ; clk      ;
; N/A           ; None        ; -10.085 ns ; function_btn ; timer[8]            ; clk      ;
; N/A           ; None        ; -10.085 ns ; function_btn ; timer[9]            ; clk      ;
; N/A           ; None        ; -10.085 ns ; function_btn ; timer[2]            ; clk      ;
; N/A           ; None        ; -10.085 ns ; function_btn ; timer[1]            ; clk      ;
; N/A           ; None        ; -10.085 ns ; function_btn ; timer[0]            ; clk      ;
; N/A           ; None        ; -10.085 ns ; function_btn ; timer[3]            ; clk      ;
; N/A           ; None        ; -10.155 ns ; left_btn     ; human_col[3]        ; clk      ;
; N/A           ; None        ; -10.155 ns ; left_btn     ; human_col[4]        ; clk      ;
; N/A           ; None        ; -10.186 ns ; left_btn     ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -10.223 ns ; left_btn     ; human_col[0]        ; clk      ;
; N/A           ; None        ; -10.223 ns ; left_btn     ; human_col[1]        ; clk      ;
; N/A           ; None        ; -10.223 ns ; left_btn     ; human_col[2]        ; clk      ;
; N/A           ; None        ; -10.558 ns ; function_btn ; drop_knife_limit[2] ; clk      ;
; N/A           ; None        ; -10.558 ns ; function_btn ; drop_knife_limit[6] ; clk      ;
; N/A           ; None        ; -10.565 ns ; function_btn ; za_warudo_cc[2]     ; clk      ;
; N/A           ; None        ; -10.565 ns ; function_btn ; za_warudo_cc[3]     ; clk      ;
; N/A           ; None        ; -10.565 ns ; function_btn ; za_warudo_cc[8]     ; clk      ;
; N/A           ; None        ; -10.565 ns ; function_btn ; za_warudo_cc[10]    ; clk      ;
; N/A           ; None        ; -10.565 ns ; function_btn ; za_warudo_cc[11]    ; clk      ;
; N/A           ; None        ; -10.566 ns ; right_btn    ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -10.809 ns ; function_btn ; drop_knife_t[7]     ; clk      ;
; N/A           ; None        ; -10.809 ns ; function_btn ; drop_knife_t[1]     ; clk      ;
; N/A           ; None        ; -10.809 ns ; function_btn ; drop_knife_t[0]     ; clk      ;
; N/A           ; None        ; -10.809 ns ; function_btn ; drop_knife_t[2]     ; clk      ;
; N/A           ; None        ; -10.809 ns ; function_btn ; drop_knife_t[3]     ; clk      ;
; N/A           ; None        ; -10.809 ns ; function_btn ; drop_knife_t[4]     ; clk      ;
; N/A           ; None        ; -10.809 ns ; function_btn ; drop_knife_t[5]     ; clk      ;
; N/A           ; None        ; -10.809 ns ; function_btn ; drop_knife_t[6]     ; clk      ;
; N/A           ; None        ; -10.844 ns ; function_btn ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -10.850 ns ; right_btn    ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -10.851 ns ; right_btn    ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -10.851 ns ; right_btn    ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -10.937 ns ; function_btn ; drop_knife_t[8]     ; clk      ;
; N/A           ; None        ; -10.937 ns ; function_btn ; drop_knife_t[9]     ; clk      ;
; N/A           ; None        ; -10.937 ns ; function_btn ; drop_knife_t[12]    ; clk      ;
; N/A           ; None        ; -10.937 ns ; function_btn ; drop_knife_t[11]    ; clk      ;
; N/A           ; None        ; -10.937 ns ; function_btn ; drop_knife_t[10]    ; clk      ;
; N/A           ; None        ; -10.937 ns ; function_btn ; drop_knife_t[13]    ; clk      ;
; N/A           ; None        ; -10.937 ns ; function_btn ; drop_knife_t[14]    ; clk      ;
; N/A           ; None        ; -10.937 ns ; function_btn ; drop_knife_t[15]    ; clk      ;
; N/A           ; None        ; -10.971 ns ; function_btn ; drop_knife_limit[7] ; clk      ;
; N/A           ; None        ; -10.993 ns ; function_btn ; za_warudo_cc[6]     ; clk      ;
; N/A           ; None        ; -10.993 ns ; function_btn ; za_warudo_cc[7]     ; clk      ;
; N/A           ; None        ; -10.993 ns ; function_btn ; za_warudo_cc[12]    ; clk      ;
; N/A           ; None        ; -10.993 ns ; function_btn ; za_warudo_cc[13]    ; clk      ;
; N/A           ; None        ; -10.993 ns ; function_btn ; za_warudo_cc[14]    ; clk      ;
; N/A           ; None        ; -10.993 ns ; function_btn ; za_warudo_cc[15]    ; clk      ;
; N/A           ; None        ; -11.033 ns ; function_btn ; game_t[8]           ; clk      ;
; N/A           ; None        ; -11.033 ns ; function_btn ; game_t[9]           ; clk      ;
; N/A           ; None        ; -11.033 ns ; function_btn ; game_t[10]          ; clk      ;
; N/A           ; None        ; -11.033 ns ; function_btn ; game_t[11]          ; clk      ;
; N/A           ; None        ; -11.033 ns ; function_btn ; game_t[13]          ; clk      ;
; N/A           ; None        ; -11.033 ns ; function_btn ; game_t[14]          ; clk      ;
; N/A           ; None        ; -11.033 ns ; function_btn ; game_t[15]          ; clk      ;
; N/A           ; None        ; -11.036 ns ; function_btn ; game_t[0]           ; clk      ;
; N/A           ; None        ; -11.036 ns ; function_btn ; game_t[1]           ; clk      ;
; N/A           ; None        ; -11.038 ns ; function_btn ; game_t[2]           ; clk      ;
; N/A           ; None        ; -11.038 ns ; function_btn ; game_t[3]           ; clk      ;
; N/A           ; None        ; -11.038 ns ; function_btn ; game_t[4]           ; clk      ;
; N/A           ; None        ; -11.038 ns ; function_btn ; game_t[5]           ; clk      ;
; N/A           ; None        ; -11.038 ns ; function_btn ; game_t[6]           ; clk      ;
; N/A           ; None        ; -11.038 ns ; function_btn ; game_t[7]           ; clk      ;
; N/A           ; None        ; -11.042 ns ; function_btn ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -11.042 ns ; function_btn ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -11.080 ns ; right_btn    ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -11.270 ns ; left_btn     ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -11.326 ns ; function_btn ; game_t[12]          ; clk      ;
; N/A           ; None        ; -11.407 ns ; function_btn ; za_warudo_cc[9]     ; clk      ;
; N/A           ; None        ; -11.527 ns ; right_btn    ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -11.625 ns ; function_btn ; za_warudo           ; clk      ;
; N/A           ; None        ; -11.715 ns ; function_btn ; za_warudo_cc[1]     ; clk      ;
; N/A           ; None        ; -11.715 ns ; function_btn ; za_warudo_cc[0]     ; clk      ;
; N/A           ; None        ; -11.715 ns ; function_btn ; za_warudo_cc[4]     ; clk      ;
; N/A           ; None        ; -11.715 ns ; function_btn ; za_warudo_cc[5]     ; clk      ;
; N/A           ; None        ; -13.378 ns ; function_btn ; human_col[3]        ; clk      ;
; N/A           ; None        ; -13.378 ns ; function_btn ; human_col[4]        ; clk      ;
; N/A           ; None        ; -13.446 ns ; function_btn ; human_col[0]        ; clk      ;
; N/A           ; None        ; -13.446 ns ; function_btn ; human_col[1]        ; clk      ;
; N/A           ; None        ; -13.446 ns ; function_btn ; human_col[2]        ; clk      ;
; N/A           ; None        ; -14.921 ns ; function_btn ; za_warudo_t[6]      ; clk      ;
; N/A           ; None        ; -14.921 ns ; function_btn ; za_warudo_t[10]     ; clk      ;
; N/A           ; None        ; -14.921 ns ; function_btn ; za_warudo_t[11]     ; clk      ;
; N/A           ; None        ; -14.921 ns ; function_btn ; za_warudo_t[12]     ; clk      ;
; N/A           ; None        ; -14.921 ns ; function_btn ; za_warudo_t[13]     ; clk      ;
; N/A           ; None        ; -14.921 ns ; function_btn ; za_warudo_t[14]     ; clk      ;
; N/A           ; None        ; -14.921 ns ; function_btn ; za_warudo_t[15]     ; clk      ;
; N/A           ; None        ; -15.238 ns ; function_btn ; za_warudo_t[8]      ; clk      ;
; N/A           ; None        ; -15.238 ns ; function_btn ; za_warudo_t[9]      ; clk      ;
; N/A           ; None        ; -15.716 ns ; function_btn ; za_warudo_t[7]      ; clk      ;
; N/A           ; None        ; -15.765 ns ; function_btn ; za_warudo_t[0]      ; clk      ;
; N/A           ; None        ; -15.765 ns ; function_btn ; za_warudo_t[1]      ; clk      ;
; N/A           ; None        ; -15.765 ns ; function_btn ; za_warudo_t[2]      ; clk      ;
; N/A           ; None        ; -15.765 ns ; function_btn ; za_warudo_t[3]      ; clk      ;
; N/A           ; None        ; -15.765 ns ; function_btn ; za_warudo_t[4]      ; clk      ;
; N/A           ; None        ; -15.765 ns ; function_btn ; za_warudo_t[5]      ; clk      ;
+---------------+-------------+------------+--------------+---------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Wed Dec 16 19:51:54 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Verilog_Final -c Verilog_Final --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "screen_col[0]$latch" is a latch
    Warning: Node "screen_col[1]$latch" is a latch
    Warning: Node "screen_col[2]$latch" is a latch
    Warning: Node "screen_col[3]$latch" is a latch
    Warning: Node "screen_col[4]$latch" is a latch
    Warning: Node "screen_col[5]$latch" is a latch
    Warning: Node "screen_col[6]$latch" is a latch
    Warning: Node "screen_col[7]$latch" is a latch
    Warning: Node "screen_col[8]$latch" is a latch
    Warning: Node "screen_col[9]$latch" is a latch
    Warning: Node "screen_col[10]$latch" is a latch
    Warning: Node "screen_col[11]$latch" is a latch
    Warning: Node "screen_col[12]$latch" is a latch
    Warning: Node "screen_col[13]$latch" is a latch
    Warning: Node "screen_col[14]$latch" is a latch
    Warning: Node "screen_col[15]$latch" is a latch
    Warning: Node "screen_col[16]$latch" is a latch
    Warning: Node "screen_col[17]$latch" is a latch
    Warning: Node "screen_col[18]$latch" is a latch
    Warning: Node "screen_col[19]$latch" is a latch
    Warning: Node "screen_col[20]$latch" is a latch
    Warning: Node "screen_col[21]$latch" is a latch
    Warning: Node "screen_col[22]$latch" is a latch
    Warning: Node "screen_col[23]$latch" is a latch
    Warning: Node "screen_col[24]$latch" is a latch
    Warning: Node "screen_col[25]$latch" is a latch
    Warning: Node "screen_col[26]$latch" is a latch
    Warning: Node "screen_col[27]$latch" is a latch
    Warning: Node "screen_col[28]$latch" is a latch
    Warning: Node "screen_col[29]$latch" is a latch
    Warning: Node "screen_col[30]$latch" is a latch
    Warning: Node "screen_col[31]$latch" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 52 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "Selector503~2" as buffer
    Info: Detected gated clock "comb~3" as buffer
    Info: Detected gated clock "Equal130~0" as buffer
    Info: Detected gated clock "Equal126~2" as buffer
    Info: Detected gated clock "Equal126~1" as buffer
    Info: Detected gated clock "Equal123~0" as buffer
    Info: Detected gated clock "Equal119~2" as buffer
    Info: Detected gated clock "Equal121~0" as buffer
    Info: Detected gated clock "Equal122~1" as buffer
    Info: Detected gated clock "Equal122~0" as buffer
    Info: Detected gated clock "Equal118~2" as buffer
    Info: Detected gated clock "Equal120~2" as buffer
    Info: Detected gated clock "Equal120~1" as buffer
    Info: Detected gated clock "Equal120~0" as buffer
    Info: Detected gated clock "Equal128~0" as buffer
    Info: Detected gated clock "Equal127~1" as buffer
    Info: Detected gated clock "Equal131~0" as buffer
    Info: Detected gated clock "Equal126~0" as buffer
    Info: Detected gated clock "Equal129~0" as buffer
    Info: Detected gated clock "Equal127~0" as buffer
    Info: Detected gated clock "Equal117~8" as buffer
    Info: Detected gated clock "Equal117~7" as buffer
    Info: Detected gated clock "Equal117~9" as buffer
    Info: Detected gated clock "Equal125~0" as buffer
    Info: Detected gated clock "Equal124~0" as buffer
    Info: Detected gated clock "Equal119~1" as buffer
    Info: Detected gated clock "Equal117~6" as buffer
    Info: Detected gated clock "comb~4" as buffer
    Info: Detected gated clock "Equal117~5" as buffer
    Info: Detected gated clock "Equal117~4" as buffer
    Info: Detected gated clock "Equal118~1" as buffer
    Info: Detected gated clock "Equal118~0" as buffer
    Info: Detected gated clock "Equal119~0" as buffer
    Info: Detected ripple clock "screen_row[15]~reg0" as buffer
    Info: Detected ripple clock "screen_row[14]~reg0" as buffer
    Info: Detected ripple clock "screen_row[13]~reg0" as buffer
    Info: Detected ripple clock "screen_row[12]~reg0" as buffer
    Info: Detected ripple clock "screen_row[11]~reg0" as buffer
    Info: Detected ripple clock "screen_row[10]~reg0" as buffer
    Info: Detected ripple clock "screen_row[9]~reg0" as buffer
    Info: Detected ripple clock "screen_row[8]~reg0" as buffer
    Info: Detected ripple clock "screen_row[7]~reg0" as buffer
    Info: Detected ripple clock "screen_row[6]~reg0" as buffer
    Info: Detected ripple clock "screen_row[5]~reg0" as buffer
    Info: Detected ripple clock "screen_row[4]~reg0" as buffer
    Info: Detected ripple clock "screen_row[3]~reg0" as buffer
    Info: Detected ripple clock "screen_row[2]~reg0" as buffer
    Info: Detected ripple clock "screen_row[1]~reg0" as buffer
    Info: Detected gated clock "Equal1~0" as buffer
    Info: Detected ripple clock "screen_row[0]~reg0" as buffer
    Info: Detected ripple clock "screen_state.0101" as buffer
    Info: Detected ripple clock "screen_state.0100" as buffer
Info: Clock "clk" has Internal fmax of 38.41 MHz between source register "LFSR_5bit:M1|D123456789[5]" and destination register "screen_state.0010" (period= 26.037 ns)
    Info: + Longest register to register delay is 18.686 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X25_Y12_N1; Fanout = 5; REG Node = 'LFSR_5bit:M1|D123456789[5]'
        Info: 2: + IC(0.758 ns) + CELL(0.114 ns) = 0.872 ns; Loc. = LC_X24_Y12_N7; Fanout = 7; COMB Node = 'LFSR_5bit:M1|easy_t'
        Info: 3: + IC(0.457 ns) + CELL(0.292 ns) = 1.621 ns; Loc. = LC_X24_Y12_N0; Fanout = 12; COMB Node = 'knife~2392'
        Info: 4: + IC(0.182 ns) + CELL(0.114 ns) = 1.917 ns; Loc. = LC_X24_Y12_N1; Fanout = 11; COMB Node = 'knife~2414'
        Info: 5: + IC(0.182 ns) + CELL(0.114 ns) = 2.213 ns; Loc. = LC_X24_Y12_N2; Fanout = 11; COMB Node = 'knife~2434'
        Info: 6: + IC(0.464 ns) + CELL(0.292 ns) = 2.969 ns; Loc. = LC_X24_Y12_N5; Fanout = 12; COMB Node = 'knife~2456'
        Info: 7: + IC(2.688 ns) + CELL(0.114 ns) = 5.771 ns; Loc. = LC_X29_Y9_N7; Fanout = 5; COMB Node = 'knife~2465'
        Info: 8: + IC(1.270 ns) + CELL(0.114 ns) = 7.155 ns; Loc. = LC_X28_Y8_N0; Fanout = 3; COMB Node = 'knife~2469'
        Info: 9: + IC(0.730 ns) + CELL(0.292 ns) = 8.177 ns; Loc. = LC_X27_Y8_N6; Fanout = 2; COMB Node = 'screen_state~781'
        Info: 10: + IC(0.431 ns) + CELL(0.114 ns) = 8.722 ns; Loc. = LC_X27_Y8_N0; Fanout = 1; COMB Node = 'screen_state~782'
        Info: 11: + IC(0.405 ns) + CELL(0.442 ns) = 9.569 ns; Loc. = LC_X27_Y8_N3; Fanout = 2; COMB Node = 'screen_state~783'
        Info: 12: + IC(0.182 ns) + CELL(0.114 ns) = 9.865 ns; Loc. = LC_X27_Y8_N4; Fanout = 2; COMB Node = 'screen_state~786'
        Info: 13: + IC(1.242 ns) + CELL(0.114 ns) = 11.221 ns; Loc. = LC_X26_Y9_N4; Fanout = 2; COMB Node = 'screen_state~787'
        Info: 14: + IC(0.465 ns) + CELL(0.292 ns) = 11.978 ns; Loc. = LC_X26_Y9_N6; Fanout = 4; COMB Node = 'screen_state~802'
        Info: 15: + IC(0.771 ns) + CELL(0.114 ns) = 12.863 ns; Loc. = LC_X27_Y9_N1; Fanout = 4; COMB Node = 'screen_state~803'
        Info: 16: + IC(0.182 ns) + CELL(0.114 ns) = 13.159 ns; Loc. = LC_X27_Y9_N2; Fanout = 5; COMB Node = 'screen_state~804'
        Info: 17: + IC(1.662 ns) + CELL(0.114 ns) = 14.935 ns; Loc. = LC_X28_Y14_N3; Fanout = 3; COMB Node = 'Selector403~32'
        Info: 18: + IC(1.241 ns) + CELL(0.114 ns) = 16.290 ns; Loc. = LC_X27_Y13_N5; Fanout = 2; COMB Node = 'screen_state~829'
        Info: 19: + IC(0.397 ns) + CELL(0.442 ns) = 17.129 ns; Loc. = LC_X27_Y13_N7; Fanout = 1; COMB Node = 'screen_state~884'
        Info: 20: + IC(0.701 ns) + CELL(0.114 ns) = 17.944 ns; Loc. = LC_X28_Y13_N5; Fanout = 2; COMB Node = 'Selector399~0'
        Info: 21: + IC(0.433 ns) + CELL(0.309 ns) = 18.686 ns; Loc. = LC_X28_Y13_N3; Fanout = 9; REG Node = 'screen_state.0010'
        Info: Total cell delay = 3.843 ns ( 20.57 % )
        Info: Total interconnect delay = 14.843 ns ( 79.43 % )
    Info: - Smallest clock skew is -7.090 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.962 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 265; CLK Node = 'clk'
            Info: 2: + IC(0.782 ns) + CELL(0.711 ns) = 2.962 ns; Loc. = LC_X28_Y13_N3; Fanout = 9; REG Node = 'screen_state.0010'
            Info: Total cell delay = 2.180 ns ( 73.60 % )
            Info: Total interconnect delay = 0.782 ns ( 26.40 % )
        Info: - Longest clock path from clock "clk" to source register is 10.052 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 265; CLK Node = 'clk'
            Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X6_Y5_N6; Fanout = 8; REG Node = 'screen_row[6]~reg0'
            Info: 3: + IC(1.307 ns) + CELL(0.590 ns) = 5.023 ns; Loc. = LC_X6_Y8_N0; Fanout = 10; COMB Node = 'comb~3'
            Info: 4: + IC(4.318 ns) + CELL(0.711 ns) = 10.052 ns; Loc. = LC_X25_Y12_N1; Fanout = 5; REG Node = 'LFSR_5bit:M1|D123456789[5]'
            Info: Total cell delay = 3.705 ns ( 36.86 % )
            Info: Total interconnect delay = 6.347 ns ( 63.14 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Micro setup delay of destination is 0.037 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "screen_state.0001" and destination pin or register "screen_col[13]$latch" for clock "clk" (Hold time is 10.166 ns)
    Info: + Largest clock skew is 13.490 ns
        Info: + Longest clock path from clock "clk" to destination register is 16.415 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 265; CLK Node = 'clk'
            Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X6_Y7_N6; Fanout = 7; REG Node = 'screen_row[12]~reg0'
            Info: 3: + IC(0.523 ns) + CELL(0.590 ns) = 4.239 ns; Loc. = LC_X6_Y7_N7; Fanout = 4; COMB Node = 'Equal117~4'
            Info: 4: + IC(1.318 ns) + CELL(0.292 ns) = 5.849 ns; Loc. = LC_X6_Y5_N2; Fanout = 3; COMB Node = 'Equal117~6'
            Info: 5: + IC(0.766 ns) + CELL(0.292 ns) = 6.907 ns; Loc. = LC_X5_Y5_N0; Fanout = 2; COMB Node = 'Equal119~1'
            Info: 6: + IC(0.431 ns) + CELL(0.114 ns) = 7.452 ns; Loc. = LC_X5_Y5_N4; Fanout = 10; COMB Node = 'Equal119~2'
            Info: 7: + IC(1.163 ns) + CELL(0.292 ns) = 8.907 ns; Loc. = LC_X7_Y5_N2; Fanout = 3; COMB Node = 'Selector564~1'
            Info: 8: + IC(0.444 ns) + CELL(0.292 ns) = 9.643 ns; Loc. = LC_X7_Y5_N7; Fanout = 3; COMB Node = 'WideOr59~0'
            Info: 9: + IC(0.182 ns) + CELL(0.114 ns) = 9.939 ns; Loc. = LC_X7_Y5_N8; Fanout = 3; COMB Node = 'WideOr59~1'
            Info: 10: + IC(0.182 ns) + CELL(0.114 ns) = 10.235 ns; Loc. = LC_X7_Y5_N9; Fanout = 26; COMB Node = 'WideNor0'
            Info: 11: + IC(1.730 ns) + CELL(0.114 ns) = 12.079 ns; Loc. = LC_X8_Y10_N6; Fanout = 32; COMB Node = 'Selector503~2'
            Info: 12: + IC(4.044 ns) + CELL(0.292 ns) = 16.415 ns; Loc. = LC_X9_Y11_N0; Fanout = 1; REG Node = 'screen_col[13]$latch'
            Info: Total cell delay = 4.910 ns ( 29.91 % )
            Info: Total interconnect delay = 11.505 ns ( 70.09 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.925 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 265; CLK Node = 'clk'
            Info: 2: + IC(0.745 ns) + CELL(0.711 ns) = 2.925 ns; Loc. = LC_X9_Y10_N4; Fanout = 239; REG Node = 'screen_state.0001'
            Info: Total cell delay = 2.180 ns ( 74.53 % )
            Info: Total interconnect delay = 0.745 ns ( 25.47 % )
    Info: - Micro clock to output delay of source is 0.224 ns
    Info: - Shortest register to register delay is 3.100 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X9_Y10_N4; Fanout = 239; REG Node = 'screen_state.0001'
        Info: 2: + IC(1.969 ns) + CELL(0.590 ns) = 2.559 ns; Loc. = LC_X9_Y11_N5; Fanout = 1; COMB Node = 'Selector558~0'
        Info: 3: + IC(0.427 ns) + CELL(0.114 ns) = 3.100 ns; Loc. = LC_X9_Y11_N0; Fanout = 1; REG Node = 'screen_col[13]$latch'
        Info: Total cell delay = 0.704 ns ( 22.71 % )
        Info: Total interconnect delay = 2.396 ns ( 77.29 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "LCD_state.0001" (data pin = "right_btn", clock pin = "clk") is 18.184 ns
    Info: + Longest pin to register delay is 21.109 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_224; Fanout = 12; PIN Node = 'right_btn'
        Info: 2: + IC(8.110 ns) + CELL(0.442 ns) = 10.027 ns; Loc. = LC_X27_Y12_N6; Fanout = 1; COMB Node = 'Selector403~44'
        Info: 3: + IC(0.423 ns) + CELL(0.114 ns) = 10.564 ns; Loc. = LC_X27_Y12_N8; Fanout = 2; COMB Node = 'Selector403~45'
        Info: 4: + IC(1.571 ns) + CELL(0.442 ns) = 12.577 ns; Loc. = LC_X24_Y10_N0; Fanout = 1; COMB Node = 'Selector403~57'
        Info: 5: + IC(0.182 ns) + CELL(0.114 ns) = 12.873 ns; Loc. = LC_X24_Y10_N1; Fanout = 1; COMB Node = 'Selector403~58'
        Info: 6: + IC(0.424 ns) + CELL(0.114 ns) = 13.411 ns; Loc. = LC_X24_Y10_N3; Fanout = 1; COMB Node = 'Selector403~59'
        Info: 7: + IC(0.182 ns) + CELL(0.114 ns) = 13.707 ns; Loc. = LC_X24_Y10_N4; Fanout = 1; COMB Node = 'Selector403~60'
        Info: 8: + IC(0.340 ns) + CELL(0.114 ns) = 14.161 ns; Loc. = LC_X24_Y10_N5; Fanout = 1; COMB Node = 'Selector403~61'
        Info: 9: + IC(0.182 ns) + CELL(0.114 ns) = 14.457 ns; Loc. = LC_X24_Y10_N6; Fanout = 1; COMB Node = 'Selector403~62'
        Info: 10: + IC(1.614 ns) + CELL(0.114 ns) = 16.185 ns; Loc. = LC_X26_Y14_N1; Fanout = 1; COMB Node = 'Selector403~63'
        Info: 11: + IC(0.431 ns) + CELL(0.114 ns) = 16.730 ns; Loc. = LC_X26_Y14_N5; Fanout = 1; COMB Node = 'Selector403~64'
        Info: 12: + IC(0.424 ns) + CELL(0.114 ns) = 17.268 ns; Loc. = LC_X26_Y14_N0; Fanout = 1; COMB Node = 'Selector403~65'
        Info: 13: + IC(0.423 ns) + CELL(0.114 ns) = 17.805 ns; Loc. = LC_X26_Y14_N6; Fanout = 1; COMB Node = 'Selector403~66'
        Info: 14: + IC(0.182 ns) + CELL(0.114 ns) = 18.101 ns; Loc. = LC_X26_Y14_N7; Fanout = 1; COMB Node = 'Selector403~67'
        Info: 15: + IC(0.182 ns) + CELL(0.114 ns) = 18.397 ns; Loc. = LC_X26_Y14_N8; Fanout = 1; COMB Node = 'Selector403~68'
        Info: 16: + IC(0.182 ns) + CELL(0.114 ns) = 18.693 ns; Loc. = LC_X26_Y14_N9; Fanout = 1; COMB Node = 'Selector403~70'
        Info: 17: + IC(1.119 ns) + CELL(0.292 ns) = 20.104 ns; Loc. = LC_X28_Y14_N1; Fanout = 5; COMB Node = 'Selector403~69'
        Info: 18: + IC(0.696 ns) + CELL(0.309 ns) = 21.109 ns; Loc. = LC_X29_Y14_N1; Fanout = 3; REG Node = 'LCD_state.0001'
        Info: Total cell delay = 4.442 ns ( 21.04 % )
        Info: Total interconnect delay = 16.667 ns ( 78.96 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.962 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 265; CLK Node = 'clk'
        Info: 2: + IC(0.782 ns) + CELL(0.711 ns) = 2.962 ns; Loc. = LC_X29_Y14_N1; Fanout = 3; REG Node = 'LCD_state.0001'
        Info: Total cell delay = 2.180 ns ( 73.60 % )
        Info: Total interconnect delay = 0.782 ns ( 26.40 % )
Info: tco from clock "clk" to destination pin "screen_col[3]" through register "screen_col[3]$latch" is 26.182 ns
    Info: + Longest clock path from clock "clk" to source register is 16.280 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 265; CLK Node = 'clk'
        Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X6_Y7_N6; Fanout = 7; REG Node = 'screen_row[12]~reg0'
        Info: 3: + IC(0.523 ns) + CELL(0.590 ns) = 4.239 ns; Loc. = LC_X6_Y7_N7; Fanout = 4; COMB Node = 'Equal117~4'
        Info: 4: + IC(1.318 ns) + CELL(0.292 ns) = 5.849 ns; Loc. = LC_X6_Y5_N2; Fanout = 3; COMB Node = 'Equal117~6'
        Info: 5: + IC(0.766 ns) + CELL(0.292 ns) = 6.907 ns; Loc. = LC_X5_Y5_N0; Fanout = 2; COMB Node = 'Equal119~1'
        Info: 6: + IC(0.431 ns) + CELL(0.114 ns) = 7.452 ns; Loc. = LC_X5_Y5_N4; Fanout = 10; COMB Node = 'Equal119~2'
        Info: 7: + IC(1.163 ns) + CELL(0.292 ns) = 8.907 ns; Loc. = LC_X7_Y5_N2; Fanout = 3; COMB Node = 'Selector564~1'
        Info: 8: + IC(0.444 ns) + CELL(0.292 ns) = 9.643 ns; Loc. = LC_X7_Y5_N7; Fanout = 3; COMB Node = 'WideOr59~0'
        Info: 9: + IC(0.182 ns) + CELL(0.114 ns) = 9.939 ns; Loc. = LC_X7_Y5_N8; Fanout = 3; COMB Node = 'WideOr59~1'
        Info: 10: + IC(0.182 ns) + CELL(0.114 ns) = 10.235 ns; Loc. = LC_X7_Y5_N9; Fanout = 26; COMB Node = 'WideNor0'
        Info: 11: + IC(1.730 ns) + CELL(0.114 ns) = 12.079 ns; Loc. = LC_X8_Y10_N6; Fanout = 32; COMB Node = 'Selector503~2'
        Info: 12: + IC(4.087 ns) + CELL(0.114 ns) = 16.280 ns; Loc. = LC_X29_Y15_N3; Fanout = 1; REG Node = 'screen_col[3]$latch'
        Info: Total cell delay = 4.732 ns ( 29.07 % )
        Info: Total interconnect delay = 11.548 ns ( 70.93 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 9.902 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X29_Y15_N3; Fanout = 1; REG Node = 'screen_col[3]$latch'
        Info: 2: + IC(7.778 ns) + CELL(2.124 ns) = 9.902 ns; Loc. = PIN_57; Fanout = 0; PIN Node = 'screen_col[3]'
        Info: Total cell delay = 2.124 ns ( 21.45 % )
        Info: Total interconnect delay = 7.778 ns ( 78.55 % )
Info: th for register "screen_state.0000" (data pin = "function_btn", clock pin = "clk") is -5.324 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.925 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 265; CLK Node = 'clk'
        Info: 2: + IC(0.745 ns) + CELL(0.711 ns) = 2.925 ns; Loc. = LC_X8_Y10_N9; Fanout = 38; REG Node = 'screen_state.0000'
        Info: Total cell delay = 2.180 ns ( 74.53 % )
        Info: Total interconnect delay = 0.745 ns ( 25.47 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 8.264 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_226; Fanout = 19; PIN Node = 'function_btn'
        Info: 2: + IC(6.051 ns) + CELL(0.738 ns) = 8.264 ns; Loc. = LC_X8_Y10_N9; Fanout = 38; REG Node = 'screen_state.0000'
        Info: Total cell delay = 2.213 ns ( 26.78 % )
        Info: Total interconnect delay = 6.051 ns ( 73.22 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 36 warnings
    Info: Peak virtual memory: 205 megabytes
    Info: Processing ended: Wed Dec 16 19:51:55 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


