TimeQuest Timing Analyzer report for Lab3
Fri Oct  1 14:15:07 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'OP[0]'
 13. Slow 1200mV 85C Model Setup: 'Clock_Divider:cd|clk_tmp'
 14. Slow 1200mV 85C Model Setup: 'CLK'
 15. Slow 1200mV 85C Model Hold: 'CLK'
 16. Slow 1200mV 85C Model Hold: 'Clock_Divider:cd|clk_tmp'
 17. Slow 1200mV 85C Model Hold: 'OP[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'OP[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'OP[0]'
 35. Slow 1200mV 0C Model Setup: 'Clock_Divider:cd|clk_tmp'
 36. Slow 1200mV 0C Model Setup: 'CLK'
 37. Slow 1200mV 0C Model Hold: 'CLK'
 38. Slow 1200mV 0C Model Hold: 'Clock_Divider:cd|clk_tmp'
 39. Slow 1200mV 0C Model Hold: 'OP[0]'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'OP[0]'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Propagation Delay
 48. Minimum Propagation Delay
 49. Slow 1200mV 0C Model Metastability Report
 50. Fast 1200mV 0C Model Setup Summary
 51. Fast 1200mV 0C Model Hold Summary
 52. Fast 1200mV 0C Model Recovery Summary
 53. Fast 1200mV 0C Model Removal Summary
 54. Fast 1200mV 0C Model Minimum Pulse Width Summary
 55. Fast 1200mV 0C Model Setup: 'OP[0]'
 56. Fast 1200mV 0C Model Setup: 'Clock_Divider:cd|clk_tmp'
 57. Fast 1200mV 0C Model Setup: 'CLK'
 58. Fast 1200mV 0C Model Hold: 'CLK'
 59. Fast 1200mV 0C Model Hold: 'Clock_Divider:cd|clk_tmp'
 60. Fast 1200mV 0C Model Hold: 'OP[0]'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'OP[0]'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Propagation Delay
 69. Minimum Propagation Delay
 70. Fast 1200mV 0C Model Metastability Report
 71. Multicorner Timing Analysis Summary
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Progagation Delay
 77. Minimum Progagation Delay
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Signal Integrity Metrics (Slow 1200mv 0c Model)
 81. Signal Integrity Metrics (Slow 1200mv 85c Model)
 82. Signal Integrity Metrics (Fast 1200mv 0c Model)
 83. Setup Transfers
 84. Hold Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths
 88. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Lab3                                                              ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX15BF14C6                                                    ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; CLK                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                      ;
; Clock_Divider:cd|clk_tmp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_Divider:cd|clk_tmp } ;
; OP[0]                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { OP[0] }                    ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                      ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 147.49 MHz ; 147.49 MHz      ; OP[0]                    ;                                                               ;
; 204.5 MHz  ; 204.5 MHz       ; Clock_Divider:cd|clk_tmp ;                                                               ;
; 266.88 MHz ; 250.0 MHz       ; CLK                      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; OP[0]                    ; -4.993 ; -4.993        ;
; Clock_Divider:cd|clk_tmp ; -3.890 ; -46.800       ;
; CLK                      ; -2.747 ; -39.453       ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -0.206 ; -0.206        ;
; Clock_Divider:cd|clk_tmp ; 0.551  ; 0.000         ;
; OP[0]                    ; 1.636  ; 0.000         ;
+--------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -3.000 ; -29.000       ;
; OP[0]                    ; -3.000 ; -3.000        ;
; Clock_Divider:cd|clk_tmp ; -1.000 ; -23.000       ;
+--------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'OP[0]'                                                                                                                                    ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -4.993 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.032      ; 4.639      ;
; -4.985 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.032      ; 4.631      ;
; -4.957 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.032      ; 4.603      ;
; -4.912 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.032      ; 4.558      ;
; -4.854 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.032      ; 4.500      ;
; -4.840 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.032      ; 4.486      ;
; -4.799 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.032      ; 4.445      ;
; -4.799 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.032      ; 4.445      ;
; -4.765 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.032      ; 4.411      ;
; -4.754 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.032      ; 4.400      ;
; -4.740 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.032      ; 4.386      ;
; -4.700 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.032      ; 4.346      ;
; -4.700 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.032      ; 4.346      ;
; -4.652 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.032      ; 4.298      ;
; -4.582 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.032      ; 4.228      ;
; -4.359 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.032      ; 4.005      ;
; -2.890 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 0.500        ; 2.365      ; 4.899      ;
; -2.562 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 1.000        ; 2.365      ; 5.071      ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_Divider:cd|clk_tmp'                                                                                                                           ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -3.890 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.820      ;
; -3.862 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.792      ;
; -3.796 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.726      ;
; -3.788 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.718      ;
; -3.774 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.705      ;
; -3.766 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.697      ;
; -3.763 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.693      ;
; -3.760 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.690      ;
; -3.738 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.669      ;
; -3.715 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.645      ;
; -3.704 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.634      ;
; -3.693 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.624      ;
; -3.682 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.612      ;
; -3.670 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.600      ;
; -3.657 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.587      ;
; -3.643 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.573      ;
; -3.635 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.566      ;
; -3.624 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.554      ;
; -3.621 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.552      ;
; -3.610 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.540      ;
; -3.602 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.532      ;
; -3.602 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.532      ;
; -3.580 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.511      ;
; -3.580 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.511      ;
; -3.569 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.499      ;
; -3.568 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.498      ;
; -3.557 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.487      ;
; -3.546 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.477      ;
; -3.543 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.473      ;
; -3.535 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.466      ;
; -3.524 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.454      ;
; -3.521 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.452      ;
; -3.510 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.440      ;
; -3.503 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.433      ;
; -3.503 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.433      ;
; -3.481 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.412      ;
; -3.481 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.412      ;
; -3.470 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.400      ;
; -3.470 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.400      ;
; -3.455 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.385      ;
; -3.433 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.364      ;
; -3.422 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.352      ;
; -3.385 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.315      ;
; -3.363 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.294      ;
; -3.352 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.282      ;
; -3.313 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.243      ;
; -3.285 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.215      ;
; -3.229 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.159      ;
; -3.176 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.106      ;
; -3.162 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.092      ;
; -3.148 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.078      ;
; -3.145 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.076      ;
; -3.140 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.071      ;
; -3.137 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.068      ;
; -3.129 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.059      ;
; -3.127 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.057      ;
; -3.109 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 4.040      ;
; -3.093 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.023      ;
; -3.070 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.000      ;
; -3.064 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 3.995      ;
; -3.056 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.986      ;
; -3.016 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.946      ;
; -3.006 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 3.937      ;
; -2.992 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 3.923      ;
; -2.990 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.920      ;
; -2.956 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.886      ;
; -2.951 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 3.882      ;
; -2.951 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 3.882      ;
; -2.917 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 3.848      ;
; -2.906 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 3.837      ;
; -2.892 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 3.823      ;
; -2.870 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.800      ;
; -2.852 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 3.783      ;
; -2.852 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 3.783      ;
; -2.804 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 3.735      ;
; -2.789 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.719      ;
; -2.755 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.685      ;
; -2.747 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.677      ;
; -2.734 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 3.665      ;
; -2.733 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.663      ;
; -2.727 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.657      ;
; -2.693 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.623      ;
; -2.650 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.580      ;
; -2.604 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.534      ;
; -2.571 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.501      ;
; -2.553 ; OP[0]                               ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.222      ; 5.260      ;
; -2.537 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.467      ;
; -2.511 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 3.442      ;
; -2.464 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.394      ;
; -2.451 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.222      ; 5.158      ;
; -2.429 ; OP[0]                               ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.223      ; 5.137      ;
; -1.976 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.222      ; 4.683      ;
; -1.934 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[2][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.063     ; 2.866      ;
; -1.881 ; OP[0]                               ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 1.000        ; 2.222      ; 5.088      ;
; -1.839 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.222      ; 4.546      ;
; -1.800 ; OP[0]                               ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.223      ; 4.508      ;
; -1.779 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 1.000        ; 2.222      ; 4.986      ;
; -1.757 ; OP[0]                               ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 1.000        ; 2.223      ; 4.965      ;
; -1.740 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.063     ; 2.672      ;
; -1.733 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[3][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.063     ; 2.665      ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                         ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.747 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.678      ;
; -2.600 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.531      ;
; -2.598 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.529      ;
; -2.593 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.524      ;
; -2.534 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.465      ;
; -2.492 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.423      ;
; -2.486 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.417      ;
; -2.426 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.357      ;
; -2.362 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.292      ;
; -2.350 ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.280      ;
; -2.343 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.274      ;
; -2.343 ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.273      ;
; -2.324 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.255      ;
; -2.303 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.234      ;
; -2.300 ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.230      ;
; -2.267 ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.197      ;
; -2.227 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.158      ;
; -2.224 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.155      ;
; -2.205 ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.135      ;
; -2.190 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.121      ;
; -2.126 ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.425     ; 2.696      ;
; -2.106 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.037      ;
; -2.075 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.006      ;
; -2.043 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.973      ;
; -2.043 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.973      ;
; -2.037 ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.967      ;
; -2.032 ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.962      ;
; -2.029 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.959      ;
; -2.015 ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.945      ;
; -2.004 ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.934      ;
; -1.989 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.920      ;
; -1.984 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.915      ;
; -1.983 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.914      ;
; -1.981 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.912      ;
; -1.970 ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.900      ;
; -1.964 ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.894      ;
; -1.962 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.239      ;
; -1.955 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.886      ;
; -1.950 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.881      ;
; -1.926 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.857      ;
; -1.920 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.851      ;
; -1.916 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.846      ;
; -1.916 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.846      ;
; -1.915 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.846      ;
; -1.908 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.838      ;
; -1.908 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.838      ;
; -1.905 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.836      ;
; -1.896 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.827      ;
; -1.896 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.827      ;
; -1.896 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.827      ;
; -1.889 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.819      ;
; -1.889 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.819      ;
; -1.885 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.816      ;
; -1.883 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.160      ;
; -1.882 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[12] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.813      ;
; -1.877 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.808      ;
; -1.874 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.805      ;
; -1.871 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.802      ;
; -1.849 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.126      ;
; -1.848 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.779      ;
; -1.841 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.772      ;
; -1.839 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.770      ;
; -1.838 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.769      ;
; -1.836 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.767      ;
; -1.834 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.765      ;
; -1.830 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.760      ;
; -1.830 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.760      ;
; -1.829 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.760      ;
; -1.827 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.758      ;
; -1.825 ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.425     ; 2.395      ;
; -1.810 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.740      ;
; -1.810 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.740      ;
; -1.808 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.739      ;
; -1.807 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.738      ;
; -1.805 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.736      ;
; -1.804 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.734      ;
; -1.804 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.734      ;
; -1.803 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.734      ;
; -1.803 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[12] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.734      ;
; -1.802 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.733      ;
; -1.798 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.729      ;
; -1.796 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.727      ;
; -1.787 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.718      ;
; -1.778 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.709      ;
; -1.773 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.704      ;
; -1.773 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.704      ;
; -1.773 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.704      ;
; -1.770 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.701      ;
; -1.769 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.700      ;
; -1.769 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[12] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.700      ;
; -1.768 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.699      ;
; -1.767 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.698      ;
; -1.765 ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.425     ; 2.335      ;
; -1.765 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.042      ;
; -1.765 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.696      ;
; -1.765 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.696      ;
; -1.765 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.696      ;
; -1.761 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.692      ;
; -1.760 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.037      ;
; -1.756 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.687      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                      ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; -0.206 ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; 0.000        ; 2.356      ; 2.536      ;
; 0.369  ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; -0.500       ; 2.356      ; 2.611      ;
; 0.559  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.781      ;
; 0.559  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.781      ;
; 0.560  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.782      ;
; 0.560  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.782      ;
; 0.560  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.782      ;
; 0.561  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.783      ;
; 0.571  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.793      ;
; 0.571  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.793      ;
; 0.572  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.794      ;
; 0.572  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.794      ;
; 0.573  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.795      ;
; 0.574  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.796      ;
; 0.834  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.056      ;
; 0.834  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.056      ;
; 0.835  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.057      ;
; 0.846  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.068      ;
; 0.847  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.069      ;
; 0.848  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.070      ;
; 0.848  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.070      ;
; 0.849  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.071      ;
; 0.849  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.071      ;
; 0.850  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.072      ;
; 0.851  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.073      ;
; 0.861  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.083      ;
; 0.863  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.085      ;
; 0.863  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.085      ;
; 0.866  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.088      ;
; 0.866  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.088      ;
; 0.922  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.079      ; 1.158      ;
; 0.931  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.425      ; 1.513      ;
; 0.944  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.166      ;
; 0.944  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.166      ;
; 0.944  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.166      ;
; 0.945  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.167      ;
; 0.946  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.168      ;
; 0.946  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.168      ;
; 0.947  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.169      ;
; 0.955  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.079      ; 1.191      ;
; 0.956  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.178      ;
; 0.957  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.179      ;
; 0.959  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.181      ;
; 0.960  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.182      ;
; 0.960  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.182      ;
; 0.961  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.183      ;
; 0.962  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.184      ;
; 0.962  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.184      ;
; 0.963  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.185      ;
; 0.974  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.196      ;
; 0.991  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.213      ;
; 0.999  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[0]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.221      ;
; 1.010  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.232      ;
; 1.011  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.233      ;
; 1.043  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.425      ; 1.625      ;
; 1.053  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.425      ; 1.635      ;
; 1.056  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.278      ;
; 1.056  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.278      ;
; 1.057  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.279      ;
; 1.058  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.280      ;
; 1.058  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.280      ;
; 1.060  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.425      ; 1.642      ;
; 1.061  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.425      ; 1.643      ;
; 1.071  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.293      ;
; 1.072  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.294      ;
; 1.072  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.294      ;
; 1.073  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.295      ;
; 1.073  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.295      ;
; 1.074  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.296      ;
; 1.083  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.066      ; 1.306      ;
; 1.086  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.308      ;
; 1.096  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.425      ; 1.678      ;
; 1.100  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.322      ;
; 1.101  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[6]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.323      ;
; 1.103  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.425      ; 1.685      ;
; 1.109  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.425      ; 1.691      ;
; 1.111  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.425      ; 1.693      ;
; 1.123  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.345      ;
; 1.139  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.361      ;
; 1.149  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.425      ; 1.731      ;
; 1.154  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.376      ;
; 1.155  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.377      ;
; 1.168  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.390      ;
; 1.169  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.391      ;
; 1.170  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.392      ;
; 1.171  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[14] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.393      ;
; 1.171  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.393      ;
; 1.172  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.425      ; 1.754      ;
; 1.179  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.066      ; 1.402      ;
; 1.181  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.403      ;
; 1.183  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.405      ;
; 1.184  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.406      ;
; 1.185  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.407      ;
; 1.185  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.407      ;
; 1.186  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.408      ;
; 1.194  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.425      ; 1.776      ;
; 1.195  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.066      ; 1.418      ;
; 1.196  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.066      ; 1.419      ;
; 1.212  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.434      ;
; 1.216  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.079      ; 1.452      ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_Divider:cd|clk_tmp'                                                                                                                              ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.551 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.332      ; 3.070      ;
; 0.704 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.332      ; 3.223      ;
; 0.704 ; ALU:the_best_alu_in_kista|sub_overflow ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; -0.032     ; 0.359      ;
; 0.714 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.332      ; 3.233      ;
; 0.792 ; OP[0]                                  ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.333      ; 3.312      ;
; 0.838 ; OP[0]                                  ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.332      ; 3.357      ;
; 1.244 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.332      ; 3.263      ;
; 1.368 ; OP[0]                                  ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.333      ; 3.888      ;
; 1.386 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.332      ; 3.405      ;
; 1.401 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.332      ; 3.420      ;
; 1.405 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 1.625      ;
; 1.420 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.332      ; 3.939      ;
; 1.465 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[0][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 1.687      ;
; 1.468 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[1][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 1.690      ;
; 1.493 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[3][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 1.715      ;
; 1.498 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[2][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 1.720      ;
; 1.511 ; OP[0]                                  ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.333      ; 3.531      ;
; 1.550 ; OP[0]                                  ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.332      ; 3.569      ;
; 1.696 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 1.916      ;
; 1.698 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 1.918      ;
; 1.699 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 1.920      ;
; 1.829 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.049      ;
; 1.844 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.064      ;
; 1.917 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.137      ;
; 1.921 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.142      ;
; 1.924 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[1][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.146      ;
; 1.924 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[0][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.146      ;
; 1.945 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.165      ;
; 1.954 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.175      ;
; 1.981 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.202      ;
; 2.024 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[3][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.246      ;
; 2.026 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[2][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.248      ;
; 2.037 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.258      ;
; 2.089 ; OP[0]                                  ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.333      ; 4.109      ;
; 2.093 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[0][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.315      ;
; 2.094 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[3][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.316      ;
; 2.095 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[1][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.317      ;
; 2.097 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[2][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.319      ;
; 2.120 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.340      ;
; 2.130 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.350      ;
; 2.135 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.355      ;
; 2.157 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.332      ; 4.176      ;
; 2.161 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[0][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.383      ;
; 2.179 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.400      ;
; 2.201 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.423      ;
; 2.206 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.426      ;
; 2.236 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.456      ;
; 2.236 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.457      ;
; 2.250 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.470      ;
; 2.257 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.477      ;
; 2.271 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.491      ;
; 2.285 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[3][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.507      ;
; 2.293 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.514      ;
; 2.398 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.618      ;
; 2.476 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.696      ;
; 2.492 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[2][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.714      ;
; 2.508 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.728      ;
; 2.539 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.759      ;
; 2.582 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.802      ;
; 2.689 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.909      ;
; 2.694 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.915      ;
; 2.710 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.931      ;
; 2.763 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.983      ;
; 2.764 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.984      ;
; 2.807 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.027      ;
; 2.807 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.027      ;
; 2.821 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.041      ;
; 2.830 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.050      ;
; 2.836 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.056      ;
; 2.864 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.084      ;
; 2.880 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.100      ;
; 2.898 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.119      ;
; 2.923 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.143      ;
; 2.928 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.149      ;
; 2.929 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.150      ;
; 2.942 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.163      ;
; 2.954 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.174      ;
; 3.047 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.267      ;
; 3.047 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.267      ;
; 3.065 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.285      ;
; 3.075 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.296      ;
; 3.078 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.298      ;
; 3.085 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.306      ;
; 3.089 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.310      ;
; 3.091 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.311      ;
; 3.091 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.311      ;
; 3.101 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.322      ;
; 3.114 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.335      ;
; 3.197 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.417      ;
; 3.211 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.431      ;
; 3.214 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.434      ;
; 3.229 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.450      ;
; 3.250 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.470      ;
; 3.270 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.491      ;
; 3.286 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.507      ;
; 3.322 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.542      ;
; 3.338 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.558      ;
; 3.338 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.558      ;
; 3.378 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.598      ;
; 3.474 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.695      ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'OP[0]'                                                                                                                                    ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 1.636 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 0.000        ; 2.441      ; 4.077      ;
; 1.911 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; -0.500       ; 2.441      ; 3.852      ;
; 2.367 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 2.115      ;
; 2.613 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 2.361      ;
; 2.644 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 2.392      ;
; 2.729 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 2.477      ;
; 3.707 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.455      ;
; 3.723 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.471      ;
; 3.911 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.659      ;
; 3.941 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.689      ;
; 3.942 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.690      ;
; 3.955 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.703      ;
; 4.088 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.836      ;
; 4.098 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.846      ;
; 4.102 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.850      ;
; 4.114 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.862      ;
; 4.127 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.875      ;
; 4.242 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.990      ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]    ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[19]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[24]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|clk_tmp|clk               ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[0]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[10]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[11]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[12]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[13]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[14]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[16]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[1]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[22]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[2]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[3]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[4]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[5]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[6]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[7]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[8]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[9]|clk            ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[15]|clk           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[17]|clk           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[18]|clk           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[20]|clk           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[21]|clk           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[23]|clk           ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'OP[0]'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; OP[0] ; Rise       ; OP[0]                                    ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|datad     ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; OP[0]~input|o                            ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; OP[0] ; Fall       ; ALU:the_best_alu_in_kista|sub_overflow   ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|sub_overflow|datac ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; OP[0]~input|i                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; OP[0]~input|i                            ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|combout   ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|sub_overflow|datac ;
; 0.658  ; 0.658        ; 0.000          ; Low Pulse Width  ; OP[0] ; Fall       ; ALU:the_best_alu_in_kista|sub_overflow   ;
; 0.673  ; 0.673        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; OP[0]~input|o                            ;
; 0.673  ; 0.673        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|datad     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'                                                                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|inclk[0]         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|outclk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][0]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][1]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][3]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][0]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][1]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][2]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][3]|clk           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[0]|clk    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[1]|clk    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[2]|clk    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[3]|clk    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|Z_Flag|clk    ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][0]|clk           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][1]|clk           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][2]|clk           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][3]|clk           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][2]|clk           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|N_Flag|clk    ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|O_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|q                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|q                        ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Bypass[*]  ; Clock_Divider:cd|clk_tmp ; 7.089 ; 7.607 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Bypass[0] ; Clock_Divider:cd|clk_tmp ; 6.949 ; 7.192 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Bypass[1] ; Clock_Divider:cd|clk_tmp ; 7.089 ; 7.607 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; IE         ; Clock_Divider:cd|clk_tmp ; 3.220 ; 3.664 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]   ; Clock_Divider:cd|clk_tmp ; 3.422 ; 3.871 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0]  ; Clock_Divider:cd|clk_tmp ; 2.867 ; 3.284 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1]  ; Clock_Divider:cd|clk_tmp ; 3.422 ; 3.871 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2]  ; Clock_Divider:cd|clk_tmp ; 3.006 ; 3.448 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3]  ; Clock_Divider:cd|clk_tmp ; 3.242 ; 3.638 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE         ; Clock_Divider:cd|clk_tmp ; 3.587 ; 4.048 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]      ; Clock_Divider:cd|clk_tmp ; 4.135 ; 4.616 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]     ; Clock_Divider:cd|clk_tmp ; 2.851 ; 3.023 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]     ; Clock_Divider:cd|clk_tmp ; 4.135 ; 4.616 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]     ; Clock_Divider:cd|clk_tmp ; 2.603 ; 2.700 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Offset[*]  ; Clock_Divider:cd|clk_tmp ; 5.470 ; 5.933 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[0] ; Clock_Divider:cd|clk_tmp ; 5.348 ; 5.509 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[1] ; Clock_Divider:cd|clk_tmp ; 4.054 ; 4.144 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[2] ; Clock_Divider:cd|clk_tmp ; 5.470 ; 5.933 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[3] ; Clock_Divider:cd|clk_tmp ; 2.959 ; 3.133 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]      ; Clock_Divider:cd|clk_tmp ; 7.507 ; 8.023 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]     ; Clock_Divider:cd|clk_tmp ; 7.507 ; 8.023 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]     ; Clock_Divider:cd|clk_tmp ; 6.519 ; 7.055 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]      ; Clock_Divider:cd|clk_tmp ; 6.331 ; 6.824 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]     ; Clock_Divider:cd|clk_tmp ; 6.331 ; 6.824 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]     ; Clock_Divider:cd|clk_tmp ; 5.889 ; 6.352 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET      ; Clock_Divider:cd|clk_tmp ; 2.167 ; 2.228 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA      ; Clock_Divider:cd|clk_tmp ; 7.271 ; 7.962 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB      ; Clock_Divider:cd|clk_tmp ; 5.795 ; 6.199 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]   ; Clock_Divider:cd|clk_tmp ; 4.090 ; 4.560 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0]  ; Clock_Divider:cd|clk_tmp ; 3.918 ; 4.378 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1]  ; Clock_Divider:cd|clk_tmp ; 4.090 ; 4.560 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write      ; Clock_Divider:cd|clk_tmp ; 4.092 ; 4.564 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Bypass[*]  ; OP[0]                    ; 7.730 ; 8.248 ; Fall       ; OP[0]                    ;
;  Bypass[0] ; OP[0]                    ; 7.488 ; 7.808 ; Fall       ; OP[0]                    ;
;  Bypass[1] ; OP[0]                    ; 7.730 ; 8.248 ; Fall       ; OP[0]                    ;
; OP[*]      ; OP[0]                    ; 4.750 ; 5.192 ; Fall       ; OP[0]                    ;
;  OP[0]     ; OP[0]                    ; 3.390 ; 3.562 ; Fall       ; OP[0]                    ;
;  OP[1]     ; OP[0]                    ; 4.750 ; 5.192 ; Fall       ; OP[0]                    ;
;  OP[2]     ; OP[0]                    ; 3.226 ; 3.337 ; Fall       ; OP[0]                    ;
; Offset[*]  ; OP[0]                    ; 6.111 ; 6.574 ; Fall       ; OP[0]                    ;
;  Offset[0] ; OP[0]                    ; 5.887 ; 6.048 ; Fall       ; OP[0]                    ;
;  Offset[1] ; OP[0]                    ; 4.695 ; 4.785 ; Fall       ; OP[0]                    ;
;  Offset[2] ; OP[0]                    ; 6.111 ; 6.574 ; Fall       ; OP[0]                    ;
;  Offset[3] ; OP[0]                    ; 3.600 ; 3.774 ; Fall       ; OP[0]                    ;
; RA[*]      ; OP[0]                    ; 8.148 ; 8.664 ; Fall       ; OP[0]                    ;
;  RA[0]     ; OP[0]                    ; 8.148 ; 8.664 ; Fall       ; OP[0]                    ;
;  RA[1]     ; OP[0]                    ; 7.160 ; 7.696 ; Fall       ; OP[0]                    ;
; RB[*]      ; OP[0]                    ; 6.950 ; 7.436 ; Fall       ; OP[0]                    ;
;  RB[0]     ; OP[0]                    ; 6.950 ; 7.436 ; Fall       ; OP[0]                    ;
;  RB[1]     ; OP[0]                    ; 6.530 ; 6.993 ; Fall       ; OP[0]                    ;
; ReadA      ; OP[0]                    ; 7.887 ; 8.501 ; Fall       ; OP[0]                    ;
; ReadB      ; OP[0]                    ; 6.334 ; 6.738 ; Fall       ; OP[0]                    ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Bypass[*]  ; Clock_Divider:cd|clk_tmp ; -2.286 ; -2.697 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Bypass[0] ; Clock_Divider:cd|clk_tmp ; -2.329 ; -2.802 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Bypass[1] ; Clock_Divider:cd|clk_tmp ; -2.286 ; -2.697 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; IE         ; Clock_Divider:cd|clk_tmp ; -2.252 ; -2.668 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]   ; Clock_Divider:cd|clk_tmp ; -2.127 ; -2.565 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0]  ; Clock_Divider:cd|clk_tmp ; -2.247 ; -2.659 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1]  ; Clock_Divider:cd|clk_tmp ; -2.892 ; -3.332 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2]  ; Clock_Divider:cd|clk_tmp ; -2.127 ; -2.565 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3]  ; Clock_Divider:cd|clk_tmp ; -2.615 ; -3.032 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE         ; Clock_Divider:cd|clk_tmp ; -2.994 ; -3.440 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]      ; Clock_Divider:cd|clk_tmp ; 0.144  ; 0.048  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]     ; Clock_Divider:cd|clk_tmp ; -0.581 ; -0.774 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]     ; Clock_Divider:cd|clk_tmp ; -1.350 ; -1.767 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]     ; Clock_Divider:cd|clk_tmp ; 0.144  ; 0.048  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Offset[*]  ; Clock_Divider:cd|clk_tmp ; -0.600 ; -0.773 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[0] ; Clock_Divider:cd|clk_tmp ; -0.901 ; -1.032 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[1] ; Clock_Divider:cd|clk_tmp ; -0.927 ; -0.974 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[2] ; Clock_Divider:cd|clk_tmp ; -2.498 ; -2.925 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[3] ; Clock_Divider:cd|clk_tmp ; -0.600 ; -0.773 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]      ; Clock_Divider:cd|clk_tmp ; -3.512 ; -4.022 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]     ; Clock_Divider:cd|clk_tmp ; -4.270 ; -4.671 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]     ; Clock_Divider:cd|clk_tmp ; -3.512 ; -4.022 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]      ; Clock_Divider:cd|clk_tmp ; -2.417 ; -2.823 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]     ; Clock_Divider:cd|clk_tmp ; -3.175 ; -3.598 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]     ; Clock_Divider:cd|clk_tmp ; -2.417 ; -2.823 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET      ; Clock_Divider:cd|clk_tmp ; -1.006 ; -1.075 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA      ; Clock_Divider:cd|clk_tmp ; -4.515 ; -4.977 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB      ; Clock_Divider:cd|clk_tmp ; -2.055 ; -2.488 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]   ; Clock_Divider:cd|clk_tmp ; -3.073 ; -3.517 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0]  ; Clock_Divider:cd|clk_tmp ; -3.073 ; -3.517 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1]  ; Clock_Divider:cd|clk_tmp ; -3.223 ; -3.692 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write      ; Clock_Divider:cd|clk_tmp ; -3.239 ; -3.701 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Bypass[*]  ; OP[0]                    ; -2.597 ; -3.071 ; Fall       ; OP[0]                    ;
;  Bypass[0] ; OP[0]                    ; -2.597 ; -3.071 ; Fall       ; OP[0]                    ;
;  Bypass[1] ; OP[0]                    ; -2.626 ; -3.072 ; Fall       ; OP[0]                    ;
; OP[*]      ; OP[0]                    ; -0.774 ; -0.909 ; Fall       ; OP[0]                    ;
;  OP[0]     ; OP[0]                    ; -1.411 ; -1.636 ; Fall       ; OP[0]                    ;
;  OP[1]     ; OP[0]                    ; -1.945 ; -2.356 ; Fall       ; OP[0]                    ;
;  OP[2]     ; OP[0]                    ; -0.774 ; -0.909 ; Fall       ; OP[0]                    ;
; Offset[*]  ; OP[0]                    ; -0.844 ; -1.005 ; Fall       ; OP[0]                    ;
;  Offset[0] ; OP[0]                    ; -2.351 ; -2.538 ; Fall       ; OP[0]                    ;
;  Offset[1] ; OP[0]                    ; -2.533 ; -2.728 ; Fall       ; OP[0]                    ;
;  Offset[2] ; OP[0]                    ; -3.875 ; -4.355 ; Fall       ; OP[0]                    ;
;  Offset[3] ; OP[0]                    ; -0.844 ; -1.005 ; Fall       ; OP[0]                    ;
; RA[*]      ; OP[0]                    ; -4.217 ; -4.671 ; Fall       ; OP[0]                    ;
;  RA[0]     ; OP[0]                    ; -4.538 ; -4.939 ; Fall       ; OP[0]                    ;
;  RA[1]     ; OP[0]                    ; -4.217 ; -4.671 ; Fall       ; OP[0]                    ;
; RB[*]      ; OP[0]                    ; -3.373 ; -3.793 ; Fall       ; OP[0]                    ;
;  RB[0]     ; OP[0]                    ; -3.410 ; -3.842 ; Fall       ; OP[0]                    ;
;  RB[1]     ; OP[0]                    ; -3.373 ; -3.793 ; Fall       ; OP[0]                    ;
; ReadA      ; OP[0]                    ; -4.783 ; -5.246 ; Fall       ; OP[0]                    ;
; ReadB      ; OP[0]                    ; -2.299 ; -2.720 ; Fall       ; OP[0]                    ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 4.240 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 6.446 ; 6.423 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 6.777 ; 6.782 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 5.980 ; 5.936 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 6.069 ; 6.024 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 6.777 ; 6.782 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 6.087 ; 6.035 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 6.196 ; 6.137 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 6.241 ; 6.183 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 4.222 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 4.099 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 6.213 ; 6.187 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 5.766 ; 5.719 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 5.766 ; 5.719 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 5.855 ; 5.808 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 6.565 ; 6.568 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 5.873 ; 5.819 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 5.977 ; 5.916 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 6.021 ; 5.961 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 4.077 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 6.777 ; 6.629 ; 7.183 ; 7.035 ;
; OE         ; OUTPUT[1]   ; 6.658 ; 6.501 ; 7.070 ; 6.913 ;
; OE         ; OUTPUT[2]   ; 7.629 ; 7.533 ; 8.035 ; 7.939 ;
; OE         ; OUTPUT[3]   ; 6.658 ; 6.501 ; 7.070 ; 6.913 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 6.506 ; 6.358 ; 6.902 ; 6.754 ;
; OE         ; OUTPUT[1]   ; 6.395 ; 6.238 ; 6.797 ; 6.640 ;
; OE         ; OUTPUT[2]   ; 7.358 ; 7.262 ; 7.754 ; 7.658 ;
; OE         ; OUTPUT[3]   ; 6.395 ; 6.238 ; 6.797 ; 6.640 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 164.42 MHz ; 164.42 MHz      ; OP[0]                    ;                                                               ;
; 228.57 MHz ; 228.57 MHz      ; Clock_Divider:cd|clk_tmp ;                                                               ;
; 295.33 MHz ; 250.0 MHz       ; CLK                      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; OP[0]                    ; -4.380 ; -4.380        ;
; Clock_Divider:cd|clk_tmp ; -3.375 ; -39.546       ;
; CLK                      ; -2.386 ; -32.224       ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                 ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -0.191 ; -0.191        ;
; Clock_Divider:cd|clk_tmp ; 0.564  ; 0.000         ;
; OP[0]                    ; 1.452  ; 0.000         ;
+--------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -3.000 ; -29.000       ;
; OP[0]                    ; -3.000 ; -3.000        ;
; Clock_Divider:cd|clk_tmp ; -1.000 ; -23.000       ;
+--------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'OP[0]'                                                                                                                                     ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -4.380 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.054      ; 4.143      ;
; -4.363 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.054      ; 4.126      ;
; -4.353 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.054      ; 4.116      ;
; -4.330 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.054      ; 4.093      ;
; -4.257 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.054      ; 4.020      ;
; -4.252 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.054      ; 4.015      ;
; -4.233 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.054      ; 3.996      ;
; -4.197 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.054      ; 3.960      ;
; -4.196 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.054      ; 3.959      ;
; -4.165 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.054      ; 3.928      ;
; -4.159 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.054      ; 3.922      ;
; -4.130 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.054      ; 3.893      ;
; -4.102 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.055      ; 3.866      ;
; -4.092 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.054      ; 3.855      ;
; -4.067 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.054      ; 3.830      ;
; -3.838 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.054      ; 3.601      ;
; -2.541 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 0.500        ; 2.146      ; 4.426      ;
; -2.171 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 1.000        ; 2.146      ; 4.556      ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_Divider:cd|clk_tmp'                                                                                                                            ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -3.375 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.311      ;
; -3.348 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.284      ;
; -3.289 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.225      ;
; -3.272 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.208      ;
; -3.262 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.198      ;
; -3.257 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.194      ;
; -3.244 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.180      ;
; -3.240 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.177      ;
; -3.239 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.175      ;
; -3.230 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.167      ;
; -3.211 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.147      ;
; -3.207 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.144      ;
; -3.192 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.128      ;
; -3.166 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.102      ;
; -3.161 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.097      ;
; -3.154 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.090      ;
; -3.142 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.078      ;
; -3.138 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.074      ;
; -3.134 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.071      ;
; -3.133 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.069      ;
; -3.129 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.066      ;
; -3.114 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.050      ;
; -3.110 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.047      ;
; -3.106 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.042      ;
; -3.105 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.041      ;
; -3.077 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.013      ;
; -3.074 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.011      ;
; -3.074 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.010      ;
; -3.073 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.010      ;
; -3.068 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 4.004      ;
; -3.046 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.982      ;
; -3.042 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.979      ;
; -3.039 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.975      ;
; -3.036 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.973      ;
; -3.011 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.948      ;
; -3.011 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.947      ;
; -3.007 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.944      ;
; -3.001 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.937      ;
; -2.983 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.920      ;
; -2.979 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.057     ; 3.917      ;
; -2.976 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.912      ;
; -2.973 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.909      ;
; -2.969 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.906      ;
; -2.948 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.884      ;
; -2.944 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.881      ;
; -2.856 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.792      ;
; -2.829 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.765      ;
; -2.802 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.738      ;
; -2.747 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.683      ;
; -2.719 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.655      ;
; -2.717 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.653      ;
; -2.715 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.652      ;
; -2.698 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.635      ;
; -2.690 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.626      ;
; -2.681 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.618      ;
; -2.673 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.609      ;
; -2.671 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.608      ;
; -2.668 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.604      ;
; -2.648 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.585      ;
; -2.637 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.573      ;
; -2.635 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.571      ;
; -2.602 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.538      ;
; -2.575 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.512      ;
; -2.570 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.507      ;
; -2.551 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.488      ;
; -2.534 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.470      ;
; -2.515 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.452      ;
; -2.514 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.451      ;
; -2.496 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.432      ;
; -2.483 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.420      ;
; -2.477 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.414      ;
; -2.475 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.411      ;
; -2.448 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.385      ;
; -2.420 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.057     ; 3.358      ;
; -2.417 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.353      ;
; -2.410 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.347      ;
; -2.390 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.326      ;
; -2.385 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.322      ;
; -2.372 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.308      ;
; -2.341 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.277      ;
; -2.317 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.253      ;
; -2.282 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.218      ;
; -2.264 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.200      ;
; -2.247 ; OP[0]                               ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.992      ; 4.724      ;
; -2.242 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.178      ;
; -2.234 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.170      ;
; -2.196 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.059     ; 3.132      ;
; -2.161 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.992      ; 4.638      ;
; -2.156 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.093      ;
; -2.129 ; OP[0]                               ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.993      ; 4.607      ;
; -2.111 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.048      ;
; -1.728 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.992      ; 4.205      ;
; -1.657 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[2][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.057     ; 2.595      ;
; -1.617 ; OP[0]                               ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 1.000        ; 1.992      ; 4.594      ;
; -1.589 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.992      ; 4.066      ;
; -1.570 ; OP[0]                               ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.993      ; 4.048      ;
; -1.531 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 1.000        ; 1.992      ; 4.508      ;
; -1.499 ; OP[0]                               ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 1.000        ; 1.993      ; 4.477      ;
; -1.462 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[3][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.057     ; 2.400      ;
; -1.441 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.057     ; 2.379      ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.386 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.324      ;
; -2.270 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.208      ;
; -2.264 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.202      ;
; -2.249 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.187      ;
; -2.184 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.122      ;
; -2.167 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.105      ;
; -2.160 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.098      ;
; -2.103 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.041      ;
; -2.046 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.984      ;
; -2.025 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.963      ;
; -2.023 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.960      ;
; -2.012 ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.949      ;
; -2.004 ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.941      ;
; -1.994 ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.932      ;
; -1.934 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.872      ;
; -1.933 ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.871      ;
; -1.908 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.846      ;
; -1.887 ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.824      ;
; -1.841 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.779      ;
; -1.823 ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.387     ; 2.431      ;
; -1.809 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.747      ;
; -1.746 ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.684      ;
; -1.743 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.681      ;
; -1.741 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.678      ;
; -1.741 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.678      ;
; -1.735 ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.673      ;
; -1.733 ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.670      ;
; -1.710 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.648      ;
; -1.702 ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.639      ;
; -1.687 ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.625      ;
; -1.680 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.617      ;
; -1.677 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.615      ;
; -1.677 ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.615      ;
; -1.675 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.613      ;
; -1.646 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.583      ;
; -1.646 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.583      ;
; -1.643 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.581      ;
; -1.640 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.577      ;
; -1.640 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.577      ;
; -1.638 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.576      ;
; -1.631 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.569      ;
; -1.608 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.862      ;
; -1.608 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.546      ;
; -1.606 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.544      ;
; -1.606 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.544      ;
; -1.606 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.544      ;
; -1.606 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.543      ;
; -1.606 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.543      ;
; -1.580 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.518      ;
; -1.577 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.515      ;
; -1.570 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.508      ;
; -1.569 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.507      ;
; -1.568 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.506      ;
; -1.567 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[12] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.505      ;
; -1.564 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.502      ;
; -1.563 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.501      ;
; -1.562 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.500      ;
; -1.556 ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.387     ; 2.164      ;
; -1.546 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.484      ;
; -1.543 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.480      ;
; -1.543 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.480      ;
; -1.542 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.480      ;
; -1.541 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.795      ;
; -1.540 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.478      ;
; -1.538 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.476      ;
; -1.536 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.473      ;
; -1.536 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.473      ;
; -1.532 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.470      ;
; -1.530 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.467      ;
; -1.530 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.467      ;
; -1.528 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.466      ;
; -1.525 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.463      ;
; -1.522 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.460      ;
; -1.516 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.454      ;
; -1.511 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.449      ;
; -1.511 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.449      ;
; -1.511 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.449      ;
; -1.509 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.763      ;
; -1.506 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.444      ;
; -1.505 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.443      ;
; -1.505 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.443      ;
; -1.505 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.443      ;
; -1.503 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.441      ;
; -1.500 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[12] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.438      ;
; -1.487 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.425      ;
; -1.479 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.417      ;
; -1.476 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.414      ;
; -1.475 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.413      ;
; -1.473 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.411      ;
; -1.471 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.409      ;
; -1.471 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.409      ;
; -1.471 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.409      ;
; -1.471 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.409      ;
; -1.471 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.409      ;
; -1.468 ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.387     ; 2.076      ;
; -1.468 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[12] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.406      ;
; -1.466 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.404      ;
; -1.466 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.404      ;
; -1.461 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.398      ;
; -1.461 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.398      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                       ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; -0.191 ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; 0.000        ; 2.129      ; 2.292      ;
; 0.353  ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; -0.500       ; 2.129      ; 2.336      ;
; 0.505  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.707      ;
; 0.505  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.707      ;
; 0.505  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.707      ;
; 0.505  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.707      ;
; 0.506  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.708      ;
; 0.506  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.708      ;
; 0.514  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.716      ;
; 0.516  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 0.717      ;
; 0.517  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.719      ;
; 0.517  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.719      ;
; 0.517  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 0.718      ;
; 0.517  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 0.718      ;
; 0.749  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.951      ;
; 0.750  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.952      ;
; 0.750  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.952      ;
; 0.754  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.956      ;
; 0.755  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.957      ;
; 0.755  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.957      ;
; 0.757  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.959      ;
; 0.758  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.960      ;
; 0.761  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.963      ;
; 0.762  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.964      ;
; 0.764  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.966      ;
; 0.766  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.968      ;
; 0.773  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.975      ;
; 0.781  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 0.982      ;
; 0.784  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 0.985      ;
; 0.785  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 0.986      ;
; 0.830  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.071      ; 1.045      ;
; 0.838  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.040      ;
; 0.839  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.041      ;
; 0.839  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.041      ;
; 0.839  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.041      ;
; 0.840  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.387      ; 1.371      ;
; 0.845  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.047      ;
; 0.846  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.048      ;
; 0.846  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.048      ;
; 0.849  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.050      ;
; 0.849  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.050      ;
; 0.850  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.052      ;
; 0.851  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.053      ;
; 0.851  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.053      ;
; 0.853  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.055      ;
; 0.857  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.071      ; 1.072      ;
; 0.858  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.060      ;
; 0.858  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.060      ;
; 0.860  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.062      ;
; 0.864  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.065      ;
; 0.889  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.090      ;
; 0.904  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[0]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.106      ;
; 0.905  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.106      ;
; 0.906  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.107      ;
; 0.935  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.387      ; 1.466      ;
; 0.935  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.137      ;
; 0.935  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.137      ;
; 0.935  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.137      ;
; 0.942  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.144      ;
; 0.942  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.144      ;
; 0.946  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.148      ;
; 0.947  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.387      ; 1.478      ;
; 0.947  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.149      ;
; 0.947  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.149      ;
; 0.950  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.387      ; 1.481      ;
; 0.953  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.387      ; 1.484      ;
; 0.953  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.155      ;
; 0.954  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.155      ;
; 0.954  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.156      ;
; 0.958  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.160      ;
; 0.960  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.161      ;
; 0.977  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.178      ;
; 0.997  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.387      ; 1.528      ;
; 1.002  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[6]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.204      ;
; 1.002  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.203      ;
; 1.004  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.387      ; 1.535      ;
; 1.007  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.387      ; 1.538      ;
; 1.010  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.387      ; 1.541      ;
; 1.027  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.228      ;
; 1.028  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.387      ; 1.559      ;
; 1.029  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.230      ;
; 1.031  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.233      ;
; 1.031  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.233      ;
; 1.038  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.240      ;
; 1.038  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.240      ;
; 1.039  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.241      ;
; 1.040  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.241      ;
; 1.042  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.243      ;
; 1.042  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.244      ;
; 1.043  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.245      ;
; 1.046  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.387      ; 1.577      ;
; 1.049  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.251      ;
; 1.050  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.251      ;
; 1.050  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.252      ;
; 1.054  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.256      ;
; 1.054  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.256      ;
; 1.067  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.387      ; 1.598      ;
; 1.073  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.274      ;
; 1.075  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[14] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.277      ;
; 1.098  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.071      ; 1.313      ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_Divider:cd|clk_tmp'                                                                                                                               ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.564 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.091      ; 2.829      ;
; 0.701 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.091      ; 2.966      ;
; 0.707 ; ALU:the_best_alu_in_kista|sub_overflow ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; -0.055     ; 0.326      ;
; 0.710 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.091      ; 2.975      ;
; 0.774 ; OP[0]                                  ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.091      ; 3.039      ;
; 0.819 ; OP[0]                                  ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.091      ; 3.084      ;
; 1.175 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.091      ; 2.940      ;
; 1.253 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 1.454      ;
; 1.298 ; OP[0]                                  ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.091      ; 3.563      ;
; 1.307 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.091      ; 3.072      ;
; 1.314 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.091      ; 3.079      ;
; 1.329 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[0][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.059      ; 1.532      ;
; 1.332 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[1][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.059      ; 1.535      ;
; 1.349 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[3][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.059      ; 1.552      ;
; 1.352 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.091      ; 3.617      ;
; 1.354 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[2][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.059      ; 1.557      ;
; 1.409 ; OP[0]                                  ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.091      ; 3.174      ;
; 1.451 ; OP[0]                                  ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.091      ; 3.216      ;
; 1.520 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 1.721      ;
; 1.529 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 1.730      ;
; 1.551 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 1.752      ;
; 1.623 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 1.824      ;
; 1.663 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 1.864      ;
; 1.754 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 1.955      ;
; 1.757 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 1.958      ;
; 1.763 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 1.964      ;
; 1.765 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 1.966      ;
; 1.766 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[1][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.059      ; 1.969      ;
; 1.766 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[0][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.059      ; 1.969      ;
; 1.788 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 1.989      ;
; 1.825 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.026      ;
; 1.855 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[3][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.059      ; 2.058      ;
; 1.857 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[2][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.059      ; 2.060      ;
; 1.898 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.099      ;
; 1.899 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.100      ;
; 1.913 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[0][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.059      ; 2.116      ;
; 1.916 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[1][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.059      ; 2.119      ;
; 1.919 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[3][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.059      ; 2.122      ;
; 1.922 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[2][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.059      ; 2.125      ;
; 1.933 ; OP[0]                                  ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.091      ; 3.698      ;
; 1.939 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.140      ;
; 1.975 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.176      ;
; 1.984 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[0][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.059      ; 2.187      ;
; 1.984 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.185      ;
; 1.987 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.091      ; 3.752      ;
; 2.008 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.209      ;
; 2.020 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.059      ; 2.223      ;
; 2.022 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.223      ;
; 2.039 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.240      ;
; 2.043 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.244      ;
; 2.047 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.248      ;
; 2.056 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.257      ;
; 2.085 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[3][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.059      ; 2.288      ;
; 2.143 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.344      ;
; 2.249 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.450      ;
; 2.256 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.457      ;
; 2.260 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[2][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.058      ; 2.462      ;
; 2.320 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.521      ;
; 2.365 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.566      ;
; 2.400 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.601      ;
; 2.426 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.627      ;
; 2.450 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.651      ;
; 2.503 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.704      ;
; 2.509 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.710      ;
; 2.518 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.719      ;
; 2.525 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.726      ;
; 2.542 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.743      ;
; 2.553 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.754      ;
; 2.558 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.759      ;
; 2.562 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.763      ;
; 2.577 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.778      ;
; 2.614 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.815      ;
; 2.621 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.822      ;
; 2.638 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.839      ;
; 2.652 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.853      ;
; 2.663 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.864      ;
; 2.664 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.865      ;
; 2.744 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.945      ;
; 2.745 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.946      ;
; 2.772 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.973      ;
; 2.772 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.973      ;
; 2.777 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.978      ;
; 2.782 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.983      ;
; 2.783 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.984      ;
; 2.790 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 2.991      ;
; 2.799 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 3.000      ;
; 2.806 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 3.007      ;
; 2.822 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 3.023      ;
; 2.852 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 3.053      ;
; 2.875 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 3.076      ;
; 2.878 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 3.079      ;
; 2.920 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 3.121      ;
; 2.950 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 3.151      ;
; 2.964 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 3.165      ;
; 2.974 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 3.175      ;
; 2.982 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 3.183      ;
; 3.004 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 3.205      ;
; 3.028 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 3.229      ;
; 3.078 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 3.279      ;
; 3.138 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.057      ; 3.339      ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'OP[0]'                                                                                                                                     ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 1.452 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 0.000        ; 2.211      ; 3.663      ;
; 1.817 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; -0.500       ; 2.211      ; 3.528      ;
; 2.187 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 1.935      ;
; 2.375 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 2.123      ;
; 2.401 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 2.149      ;
; 2.469 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 2.217      ;
; 3.368 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.116      ;
; 3.392 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.140      ;
; 3.556 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.304      ;
; 3.594 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.342      ;
; 3.605 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.353      ;
; 3.606 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.354      ;
; 3.714 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.462      ;
; 3.719 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.467      ;
; 3.732 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.480      ;
; 3.741 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.489      ;
; 3.748 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.496      ;
; 3.862 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.218      ; 3.610      ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                  ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk      ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[19]|clk           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[24]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|clk_tmp|clk               ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[0]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[10]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[11]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[12]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[13]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[14]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[15]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[16]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[17]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[18]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[1]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[20]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[21]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[22]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[23]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[2]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[3]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[4]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[5]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[6]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[7]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[8]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[9]|clk            ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'OP[0]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; OP[0] ; Rise       ; OP[0]                                    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; OP[0]~input|o                            ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|datad     ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|combout   ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|sub_overflow|datac ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; OP[0] ; Fall       ; ALU:the_best_alu_in_kista|sub_overflow   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; OP[0]~input|i                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; OP[0]~input|i                            ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; OP[0] ; Fall       ; ALU:the_best_alu_in_kista|sub_overflow   ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|sub_overflow|datac ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|combout   ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|datad     ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; OP[0]~input|o                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'                                                                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|inclk[0]         ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|outclk           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][0]|clk           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][1]|clk           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][2]|clk           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][3]|clk           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][0]|clk           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][1]|clk           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][2]|clk           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][3]|clk           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][0]|clk           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][1]|clk           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][2]|clk           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][3]|clk           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|N_Flag|clk    ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|O_Flag|clk    ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[0]|clk    ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[1]|clk    ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[2]|clk    ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[3]|clk    ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|Z_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|q                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|q                        ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Bypass[*]  ; Clock_Divider:cd|clk_tmp ; 6.320 ; 6.679 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Bypass[0] ; Clock_Divider:cd|clk_tmp ; 6.131 ; 6.376 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Bypass[1] ; Clock_Divider:cd|clk_tmp ; 6.320 ; 6.679 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; IE         ; Clock_Divider:cd|clk_tmp ; 2.834 ; 3.206 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]   ; Clock_Divider:cd|clk_tmp ; 3.029 ; 3.365 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0]  ; Clock_Divider:cd|clk_tmp ; 2.536 ; 2.832 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1]  ; Clock_Divider:cd|clk_tmp ; 3.029 ; 3.365 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2]  ; Clock_Divider:cd|clk_tmp ; 2.666 ; 2.977 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3]  ; Clock_Divider:cd|clk_tmp ; 2.883 ; 3.154 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE         ; Clock_Divider:cd|clk_tmp ; 3.189 ; 3.520 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]      ; Clock_Divider:cd|clk_tmp ; 3.672 ; 4.026 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]     ; Clock_Divider:cd|clk_tmp ; 2.587 ; 2.717 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]     ; Clock_Divider:cd|clk_tmp ; 3.672 ; 4.026 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]     ; Clock_Divider:cd|clk_tmp ; 2.376 ; 2.506 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Offset[*]  ; Clock_Divider:cd|clk_tmp ; 4.843 ; 5.191 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[0] ; Clock_Divider:cd|clk_tmp ; 4.843 ; 4.962 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[1] ; Clock_Divider:cd|clk_tmp ; 3.701 ; 3.756 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[2] ; Clock_Divider:cd|clk_tmp ; 4.836 ; 5.191 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[3] ; Clock_Divider:cd|clk_tmp ; 2.727 ; 2.881 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]      ; Clock_Divider:cd|clk_tmp ; 6.704 ; 7.049 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]     ; Clock_Divider:cd|clk_tmp ; 6.704 ; 7.049 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]     ; Clock_Divider:cd|clk_tmp ; 5.784 ; 6.184 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]      ; Clock_Divider:cd|clk_tmp ; 5.617 ; 5.998 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]     ; Clock_Divider:cd|clk_tmp ; 5.617 ; 5.998 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]     ; Clock_Divider:cd|clk_tmp ; 5.210 ; 5.574 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET      ; Clock_Divider:cd|clk_tmp ; 1.979 ; 2.105 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA      ; Clock_Divider:cd|clk_tmp ; 6.512 ; 6.995 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB      ; Clock_Divider:cd|clk_tmp ; 5.149 ; 5.413 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]   ; Clock_Divider:cd|clk_tmp ; 3.662 ; 3.982 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0]  ; Clock_Divider:cd|clk_tmp ; 3.460 ; 3.844 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1]  ; Clock_Divider:cd|clk_tmp ; 3.662 ; 3.982 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write      ; Clock_Divider:cd|clk_tmp ; 3.658 ; 3.985 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Bypass[*]  ; OP[0]                    ; 6.860 ; 7.219 ; Fall       ; OP[0]                    ;
;  Bypass[0] ; OP[0]                    ; 6.585 ; 6.916 ; Fall       ; OP[0]                    ;
;  Bypass[1] ; OP[0]                    ; 6.860 ; 7.219 ; Fall       ; OP[0]                    ;
; OP[*]      ; OP[0]                    ; 4.177 ; 4.517 ; Fall       ; OP[0]                    ;
;  OP[0]     ; OP[0]                    ; 3.041 ; 3.171 ; Fall       ; OP[0]                    ;
;  OP[1]     ; OP[0]                    ; 4.177 ; 4.517 ; Fall       ; OP[0]                    ;
;  OP[2]     ; OP[0]                    ; 2.875 ; 3.046 ; Fall       ; OP[0]                    ;
; Offset[*]  ; OP[0]                    ; 5.376 ; 5.731 ; Fall       ; OP[0]                    ;
;  Offset[0] ; OP[0]                    ; 5.297 ; 5.416 ; Fall       ; OP[0]                    ;
;  Offset[1] ; OP[0]                    ; 4.241 ; 4.296 ; Fall       ; OP[0]                    ;
;  Offset[2] ; OP[0]                    ; 5.376 ; 5.731 ; Fall       ; OP[0]                    ;
;  Offset[3] ; OP[0]                    ; 3.267 ; 3.421 ; Fall       ; OP[0]                    ;
; RA[*]      ; OP[0]                    ; 7.244 ; 7.589 ; Fall       ; OP[0]                    ;
;  RA[0]     ; OP[0]                    ; 7.244 ; 7.589 ; Fall       ; OP[0]                    ;
;  RA[1]     ; OP[0]                    ; 6.324 ; 6.724 ; Fall       ; OP[0]                    ;
; RB[*]      ; OP[0]                    ; 6.157 ; 6.511 ; Fall       ; OP[0]                    ;
;  RB[0]     ; OP[0]                    ; 6.157 ; 6.511 ; Fall       ; OP[0]                    ;
;  RB[1]     ; OP[0]                    ; 5.750 ; 6.114 ; Fall       ; OP[0]                    ;
; ReadA      ; OP[0]                    ; 7.052 ; 7.449 ; Fall       ; OP[0]                    ;
; ReadB      ; OP[0]                    ; 5.603 ; 5.867 ; Fall       ; OP[0]                    ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Bypass[*]  ; Clock_Divider:cd|clk_tmp ; -1.989 ; -2.310 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Bypass[0] ; Clock_Divider:cd|clk_tmp ; -2.044 ; -2.405 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Bypass[1] ; Clock_Divider:cd|clk_tmp ; -1.989 ; -2.310 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; IE         ; Clock_Divider:cd|clk_tmp ; -1.956 ; -2.303 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]   ; Clock_Divider:cd|clk_tmp ; -1.861 ; -2.193 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0]  ; Clock_Divider:cd|clk_tmp ; -1.975 ; -2.278 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1]  ; Clock_Divider:cd|clk_tmp ; -2.554 ; -2.886 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2]  ; Clock_Divider:cd|clk_tmp ; -1.861 ; -2.193 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3]  ; Clock_Divider:cd|clk_tmp ; -2.317 ; -2.614 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE         ; Clock_Divider:cd|clk_tmp ; -2.651 ; -2.987 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]      ; Clock_Divider:cd|clk_tmp ; 0.113  ; -0.013 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]     ; Clock_Divider:cd|clk_tmp ; -0.594 ; -0.705 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]     ; Clock_Divider:cd|clk_tmp ; -1.144 ; -1.481 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]     ; Clock_Divider:cd|clk_tmp ; 0.113  ; -0.013 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Offset[*]  ; Clock_Divider:cd|clk_tmp ; -0.589 ; -0.737 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[0] ; Clock_Divider:cd|clk_tmp ; -0.833 ; -0.972 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[1] ; Clock_Divider:cd|clk_tmp ; -0.888 ; -0.933 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[2] ; Clock_Divider:cd|clk_tmp ; -2.181 ; -2.521 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[3] ; Clock_Divider:cd|clk_tmp ; -0.589 ; -0.737 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]      ; Clock_Divider:cd|clk_tmp ; -3.113 ; -3.493 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]     ; Clock_Divider:cd|clk_tmp ; -3.808 ; -4.095 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]     ; Clock_Divider:cd|clk_tmp ; -3.113 ; -3.493 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]      ; Clock_Divider:cd|clk_tmp ; -2.085 ; -2.424 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]     ; Clock_Divider:cd|clk_tmp ; -2.788 ; -3.143 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]     ; Clock_Divider:cd|clk_tmp ; -2.085 ; -2.424 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET      ; Clock_Divider:cd|clk_tmp ; -0.940 ; -1.021 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA      ; Clock_Divider:cd|clk_tmp ; -4.071 ; -4.347 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB      ; Clock_Divider:cd|clk_tmp ; -1.792 ; -2.118 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]   ; Clock_Divider:cd|clk_tmp ; -2.707 ; -3.060 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0]  ; Clock_Divider:cd|clk_tmp ; -2.707 ; -3.060 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1]  ; Clock_Divider:cd|clk_tmp ; -2.850 ; -3.216 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write      ; Clock_Divider:cd|clk_tmp ; -2.877 ; -3.217 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Bypass[*]  ; OP[0]                    ; -2.258 ; -2.610 ; Fall       ; OP[0]                    ;
;  Bypass[0] ; OP[0]                    ; -2.258 ; -2.620 ; Fall       ; OP[0]                    ;
;  Bypass[1] ; OP[0]                    ; -2.281 ; -2.610 ; Fall       ; OP[0]                    ;
; OP[*]      ; OP[0]                    ; -0.694 ; -0.854 ; Fall       ; OP[0]                    ;
;  OP[0]     ; OP[0]                    ; -1.317 ; -1.452 ; Fall       ; OP[0]                    ;
;  OP[1]     ; OP[0]                    ; -1.657 ; -1.987 ; Fall       ; OP[0]                    ;
;  OP[2]     ; OP[0]                    ; -0.694 ; -0.854 ; Fall       ; OP[0]                    ;
; Offset[*]  ; OP[0]                    ; -0.796 ; -0.918 ; Fall       ; OP[0]                    ;
;  Offset[0] ; OP[0]                    ; -2.127 ; -2.299 ; Fall       ; OP[0]                    ;
;  Offset[1] ; OP[0]                    ; -2.308 ; -2.476 ; Fall       ; OP[0]                    ;
;  Offset[2] ; OP[0]                    ; -3.405 ; -3.774 ; Fall       ; OP[0]                    ;
;  Offset[3] ; OP[0]                    ; -0.796 ; -0.918 ; Fall       ; OP[0]                    ;
; RA[*]      ; OP[0]                    ; -3.719 ; -4.036 ; Fall       ; OP[0]                    ;
;  RA[0]     ; OP[0]                    ; -4.023 ; -4.310 ; Fall       ; OP[0]                    ;
;  RA[1]     ; OP[0]                    ; -3.719 ; -4.036 ; Fall       ; OP[0]                    ;
; RB[*]      ; OP[0]                    ; -2.931 ; -3.253 ; Fall       ; OP[0]                    ;
;  RB[0]     ; OP[0]                    ; -2.969 ; -3.350 ; Fall       ; OP[0]                    ;
;  RB[1]     ; OP[0]                    ; -2.931 ; -3.253 ; Fall       ; OP[0]                    ;
; ReadA      ; OP[0]                    ; -4.285 ; -4.562 ; Fall       ; OP[0]                    ;
; ReadB      ; OP[0]                    ; -2.004 ; -2.299 ; Fall       ; OP[0]                    ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 3.788 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 5.765 ; 5.711 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 6.014 ; 6.005 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 5.333 ; 5.280 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 5.440 ; 5.355 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 6.014 ; 6.005 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 5.457 ; 5.369 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 5.558 ; 5.449 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 5.603 ; 5.498 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 3.737 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 3.660 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 5.553 ; 5.498 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 5.137 ; 5.084 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 5.137 ; 5.084 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 5.245 ; 5.160 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 5.820 ; 5.810 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 5.262 ; 5.173 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 5.358 ; 5.250 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 5.402 ; 5.297 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 3.609 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 5.958 ; 5.848 ; 6.269 ; 6.159 ;
; OE         ; OUTPUT[1]   ; 5.876 ; 5.716 ; 6.197 ; 6.037 ;
; OE         ; OUTPUT[2]   ; 6.699 ; 6.613 ; 7.010 ; 6.924 ;
; OE         ; OUTPUT[3]   ; 5.876 ; 5.716 ; 6.197 ; 6.037 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 5.709 ; 5.599 ; 6.014 ; 5.904 ;
; OE         ; OUTPUT[1]   ; 5.636 ; 5.476 ; 5.949 ; 5.789 ;
; OE         ; OUTPUT[2]   ; 6.450 ; 6.364 ; 6.755 ; 6.669 ;
; OE         ; OUTPUT[3]   ; 5.636 ; 5.476 ; 5.949 ; 5.789 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; OP[0]                    ; -2.349 ; -2.349        ;
; Clock_Divider:cd|clk_tmp ; -1.722 ; -16.538       ;
; CLK                      ; -1.097 ; -11.383       ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                 ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -0.199 ; -0.199        ;
; Clock_Divider:cd|clk_tmp ; 0.189  ; 0.000         ;
; OP[0]                    ; 0.895  ; 0.000         ;
+--------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -3.000 ; -29.868       ;
; OP[0]                    ; -3.000 ; -3.000        ;
; Clock_Divider:cd|clk_tmp ; -1.000 ; -23.000       ;
+--------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'OP[0]'                                                                                                                                     ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -2.349 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.241      ; 2.585      ;
; -2.327 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.241      ; 2.563      ;
; -2.317 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.242      ; 2.554      ;
; -2.279 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.242      ; 2.516      ;
; -2.260 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.242      ; 2.497      ;
; -2.252 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.242      ; 2.489      ;
; -2.232 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.242      ; 2.469      ;
; -2.223 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.241      ; 2.459      ;
; -2.216 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.241      ; 2.452      ;
; -2.195 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.242      ; 2.432      ;
; -2.194 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.241      ; 2.430      ;
; -2.176 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.242      ; 2.413      ;
; -2.176 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.241      ; 2.412      ;
; -2.139 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.242      ; 2.376      ;
; -2.099 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.242      ; 2.336      ;
; -1.969 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.241      ; 2.205      ;
; -1.062 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 0.500        ; 1.594      ; 2.681      ;
; -0.973 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 1.000        ; 1.594      ; 3.092      ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_Divider:cd|clk_tmp'                                                                                                                            ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.722 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.671      ;
; -1.712 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.662      ;
; -1.681 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.630      ;
; -1.680 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.629      ;
; -1.663 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.612      ;
; -1.659 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.608      ;
; -1.658 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.607      ;
; -1.649 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.599      ;
; -1.648 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.598      ;
; -1.627 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.577      ;
; -1.611 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.560      ;
; -1.611 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.561      ;
; -1.610 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.560      ;
; -1.593 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.543      ;
; -1.592 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.542      ;
; -1.591 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.541      ;
; -1.584 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.534      ;
; -1.583 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.533      ;
; -1.574 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.524      ;
; -1.566 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.516      ;
; -1.564 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.514      ;
; -1.563 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.513      ;
; -1.555 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.504      ;
; -1.554 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.503      ;
; -1.548 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.497      ;
; -1.547 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.496      ;
; -1.537 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.486      ;
; -1.527 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.477      ;
; -1.526 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.476      ;
; -1.526 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.475      ;
; -1.525 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.474      ;
; -1.509 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.459      ;
; -1.508 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.458      ;
; -1.508 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.457      ;
; -1.508 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.457      ;
; -1.507 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.457      ;
; -1.507 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.456      ;
; -1.490 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.440      ;
; -1.490 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.439      ;
; -1.471 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.421      ;
; -1.470 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.420      ;
; -1.453 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.403      ;
; -1.435 ; OP[0]                               ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.288      ; 3.200      ;
; -1.431 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.381      ;
; -1.430 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.380      ;
; -1.413 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.363      ;
; -1.400 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.349      ;
; -1.390 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.340      ;
; -1.372 ; OP[0]                               ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.288      ; 3.137      ;
; -1.371 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.288      ; 3.136      ;
; -1.334 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.283      ;
; -1.328 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.277      ;
; -1.325 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.275      ;
; -1.324 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.274      ;
; -1.306 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.255      ;
; -1.305 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.255      ;
; -1.301 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.250      ;
; -1.300 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.249      ;
; -1.296 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.246      ;
; -1.289 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.238      ;
; -1.283 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.232      ;
; -1.258 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.208      ;
; -1.239 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.189      ;
; -1.239 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.189      ;
; -1.234 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.184      ;
; -1.233 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.182      ;
; -1.231 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.181      ;
; -1.223 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.172      ;
; -1.215 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.164      ;
; -1.211 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.161      ;
; -1.202 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.151      ;
; -1.195 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.144      ;
; -1.174 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.124      ;
; -1.174 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.124      ;
; -1.173 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.122      ;
; -1.155 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.105      ;
; -1.155 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.104      ;
; -1.123 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.072      ;
; -1.118 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.068      ;
; -1.113 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.288      ; 2.878      ;
; -1.086 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.036      ;
; -1.085 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.034      ;
; -1.078 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.028      ;
; -1.074 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.023      ;
; -1.067 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.016      ;
; -1.064 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.014      ;
; -1.047 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.288      ; 2.812      ;
; -1.034 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 1.984      ;
; -1.019 ; OP[0]                               ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.288      ; 2.784      ;
; -1.012 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 1.962      ;
; -0.979 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 1.929      ;
; -0.963 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 1.912      ;
; -0.948 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 1.897      ;
; -0.936 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 1.886      ;
; -0.784 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.288      ; 2.549      ;
; -0.715 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[2][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 1.665      ;
; -0.592 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[3][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.036     ; 1.543      ;
; -0.578 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[0][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 1.528      ;
; -0.571 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 1.521      ;
; -0.524 ; OP[0]                               ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 1.000        ; 1.288      ; 2.789      ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.097 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.048      ;
; -1.040 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.991      ;
; -1.040 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.991      ;
; -1.009 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.960      ;
; -1.008 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.959      ;
; -0.969 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.920      ;
; -0.966 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.917      ;
; -0.927 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.878      ;
; -0.901 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.852      ;
; -0.900 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.850      ;
; -0.893 ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.843      ;
; -0.893 ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.843      ;
; -0.879 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.830      ;
; -0.876 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.827      ;
; -0.856 ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.807      ;
; -0.847 ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.798      ;
; -0.831 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.782      ;
; -0.820 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.771      ;
; -0.810 ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.760      ;
; -0.810 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.761      ;
; -0.764 ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.231     ; 1.520      ;
; -0.761 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.712      ;
; -0.742 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.693      ;
; -0.717 ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.668      ;
; -0.717 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.667      ;
; -0.715 ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.665      ;
; -0.704 ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.654      ;
; -0.700 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.650      ;
; -0.700 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.650      ;
; -0.698 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 1.835      ;
; -0.693 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.644      ;
; -0.689 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.640      ;
; -0.680 ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.631      ;
; -0.677 ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.628      ;
; -0.672 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.623      ;
; -0.664 ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.615      ;
; -0.663 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.613      ;
; -0.661 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.612      ;
; -0.659 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.609      ;
; -0.654 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.604      ;
; -0.653 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 1.790      ;
; -0.644 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.595      ;
; -0.643 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.593      ;
; -0.643 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.593      ;
; -0.643 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.593      ;
; -0.643 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.593      ;
; -0.638 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.589      ;
; -0.632 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 1.769      ;
; -0.629 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.580      ;
; -0.629 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.580      ;
; -0.627 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[12] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.578      ;
; -0.623 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.574      ;
; -0.620 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.571      ;
; -0.614 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.564      ;
; -0.612 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.562      ;
; -0.612 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.562      ;
; -0.611 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.561      ;
; -0.611 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.561      ;
; -0.611 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.561      ;
; -0.610 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.560      ;
; -0.610 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.560      ;
; -0.608 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.559      ;
; -0.604 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.555      ;
; -0.604 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.555      ;
; -0.602 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.553      ;
; -0.602 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.553      ;
; -0.597 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.547      ;
; -0.593 ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.231     ; 1.349      ;
; -0.593 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.543      ;
; -0.592 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.542      ;
; -0.587 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.537      ;
; -0.583 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 1.720      ;
; -0.582 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[12] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.533      ;
; -0.581 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.532      ;
; -0.581 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.532      ;
; -0.574 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 1.711      ;
; -0.574 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.525      ;
; -0.573 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.524      ;
; -0.572 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.522      ;
; -0.572 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.522      ;
; -0.572 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.523      ;
; -0.571 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.522      ;
; -0.570 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.521      ;
; -0.569 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.519      ;
; -0.569 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.519      ;
; -0.565 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 1.702      ;
; -0.564 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 1.701      ;
; -0.563 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.514      ;
; -0.563 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.514      ;
; -0.561 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[12] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.512      ;
; -0.560 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[23] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.510      ;
; -0.559 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.510      ;
; -0.555 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.506      ;
; -0.553 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.504      ;
; -0.551 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[23] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.501      ;
; -0.550 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.501      ;
; -0.550 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.501      ;
; -0.549 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.500      ;
; -0.548 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.499      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                       ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; -0.199 ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; 0.000        ; 1.354      ; 1.374      ;
; 0.300  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.421      ;
; 0.300  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.421      ;
; 0.301  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.422      ;
; 0.301  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.422      ;
; 0.301  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.422      ;
; 0.302  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.423      ;
; 0.307  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.430      ;
; 0.400  ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; -0.500       ; 1.354      ; 1.473      ;
; 0.449  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.570      ;
; 0.450  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.571      ;
; 0.451  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.572      ;
; 0.456  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.577      ;
; 0.459  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.581      ;
; 0.461  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.582      ;
; 0.462  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.583      ;
; 0.462  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.583      ;
; 0.462  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.583      ;
; 0.463  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.465  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.586      ;
; 0.467  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.470  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.591      ;
; 0.490  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.232      ; 0.806      ;
; 0.493  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.622      ;
; 0.502  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.631      ;
; 0.512  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.633      ;
; 0.512  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.633      ;
; 0.513  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.634      ;
; 0.514  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.635      ;
; 0.515  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.636      ;
; 0.516  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.637      ;
; 0.517  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.638      ;
; 0.520  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.641      ;
; 0.521  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.642      ;
; 0.525  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.646      ;
; 0.525  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.646      ;
; 0.526  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.647      ;
; 0.528  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.649      ;
; 0.528  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.649      ;
; 0.529  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.650      ;
; 0.530  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.036      ; 0.650      ;
; 0.531  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.652      ;
; 0.534  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.655      ;
; 0.536  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[0]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.657      ;
; 0.537  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.036      ; 0.657      ;
; 0.538  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.036      ; 0.658      ;
; 0.557  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.232      ; 0.873      ;
; 0.562  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.232      ; 0.878      ;
; 0.570  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.232      ; 0.886      ;
; 0.573  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.231      ; 0.888      ;
; 0.574  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.231      ; 0.889      ;
; 0.575  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.232      ; 0.891      ;
; 0.578  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.699      ;
; 0.578  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.699      ;
; 0.580  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.701      ;
; 0.580  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.036      ; 0.700      ;
; 0.581  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.702      ;
; 0.581  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.702      ;
; 0.586  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[6]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.707      ;
; 0.591  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.712      ;
; 0.591  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.712      ;
; 0.592  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.713      ;
; 0.594  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.232      ; 0.910      ;
; 0.594  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.036      ; 0.714      ;
; 0.594  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.715      ;
; 0.594  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.715      ;
; 0.595  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.231      ; 0.910      ;
; 0.598  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.719      ;
; 0.600  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.721      ;
; 0.604  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.036      ; 0.724      ;
; 0.609  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[14] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.730      ;
; 0.610  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.731      ;
; 0.614  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.232      ; 0.930      ;
; 0.620  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.741      ;
; 0.623  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.744      ;
; 0.636  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.232      ; 0.952      ;
; 0.644  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.765      ;
; 0.646  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.767      ;
; 0.646  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.036      ; 0.766      ;
; 0.647  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.768      ;
; 0.649  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.770      ;
; 0.651  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.772      ;
; 0.652  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.773      ;
; 0.656  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.785      ;
; 0.656  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.232      ; 0.972      ;
; 0.657  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.778      ;
; 0.658  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[22] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.779      ;
; 0.658  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.779      ;
; 0.660  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[16] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.781      ;
; 0.660  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.036      ; 0.780      ;
; 0.660  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.781      ;
; 0.661  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.782      ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_Divider:cd|clk_tmp'                                                                                                                               ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.189 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.352      ; 1.655      ;
; 0.266 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.352      ; 1.732      ;
; 0.273 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.352      ; 1.739      ;
; 0.313 ; OP[0]                                  ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.352      ; 1.779      ;
; 0.344 ; OP[0]                                  ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.352      ; 1.810      ;
; 0.618 ; OP[0]                                  ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.352      ; 2.084      ;
; 0.636 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.352      ; 2.102      ;
; 0.733 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 0.854      ;
; 0.760 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[0][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 0.881      ;
; 0.763 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[1][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 0.884      ;
; 0.772 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[3][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.038      ; 0.894      ;
; 0.776 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[2][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.038      ; 0.898      ;
; 0.816 ; ALU:the_best_alu_in_kista|sub_overflow ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; -0.242     ; 0.188      ;
; 0.888 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.009      ;
; 0.893 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.013      ;
; 0.905 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.025      ;
; 0.951 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.072      ;
; 0.959 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.080      ;
; 1.017 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.137      ;
; 1.018 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.138      ;
; 1.019 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.140      ;
; 1.022 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[1][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.143      ;
; 1.022 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[0][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.143      ;
; 1.037 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.157      ;
; 1.040 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.161      ;
; 1.059 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[3][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.038      ; 1.181      ;
; 1.061 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[2][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.038      ; 1.183      ;
; 1.087 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.207      ;
; 1.098 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[3][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.038      ; 1.220      ;
; 1.101 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[2][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.038      ; 1.223      ;
; 1.106 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.227      ;
; 1.113 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.234      ;
; 1.114 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.235      ;
; 1.117 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[0][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.238      ;
; 1.119 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[1][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.240      ;
; 1.141 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[0][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.262      ;
; 1.150 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.271      ;
; 1.157 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.278      ;
; 1.170 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.291      ;
; 1.170 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.352      ; 2.136      ;
; 1.172 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.293      ;
; 1.173 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.293      ;
; 1.181 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.302      ;
; 1.182 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.302      ;
; 1.193 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.313      ;
; 1.215 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[3][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.038      ; 1.337      ;
; 1.218 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.338      ;
; 1.253 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.352      ; 2.219      ;
; 1.260 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.381      ;
; 1.264 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.352      ; 2.230      ;
; 1.279 ; OP[0]                                  ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.352      ; 2.245      ;
; 1.317 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.437      ;
; 1.330 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[2][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.451      ;
; 1.331 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.451      ;
; 1.337 ; OP[0]                                  ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.352      ; 2.303      ;
; 1.346 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.466      ;
; 1.360 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.480      ;
; 1.413 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.534      ;
; 1.427 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.548      ;
; 1.439 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.559      ;
; 1.459 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.580      ;
; 1.468 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.589      ;
; 1.473 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.594      ;
; 1.480 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.600      ;
; 1.481 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.602      ;
; 1.481 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.602      ;
; 1.495 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.616      ;
; 1.514 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.634      ;
; 1.527 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.647      ;
; 1.535 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.655      ;
; 1.541 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.661      ;
; 1.547 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.668      ;
; 1.558 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.679      ;
; 1.559 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.679      ;
; 1.563 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.683      ;
; 1.584 ; OP[0]                                  ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.352      ; 2.550      ;
; 1.602 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.352      ; 2.568      ;
; 1.618 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.739      ;
; 1.622 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.743      ;
; 1.629 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.749      ;
; 1.630 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.750      ;
; 1.632 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.753      ;
; 1.634 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.754      ;
; 1.636 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.757      ;
; 1.637 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.758      ;
; 1.638 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.758      ;
; 1.640 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.761      ;
; 1.643 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.764      ;
; 1.708 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.829      ;
; 1.708 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.828      ;
; 1.711 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.832      ;
; 1.712 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.833      ;
; 1.718 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.839      ;
; 1.732 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.853      ;
; 1.744 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.864      ;
; 1.750 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.871      ;
; 1.762 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.882      ;
; 1.779 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.899      ;
; 1.783 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.903      ;
; 1.840 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.960      ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'OP[0]'                                                                                                                                     ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.895 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 0.000        ; 1.637      ; 2.532      ;
; 0.929 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; -0.500       ; 1.637      ; 2.066      ;
; 1.246 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.348      ; 1.124      ;
; 1.377 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.349      ; 1.256      ;
; 1.381 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.349      ; 1.260      ;
; 1.451 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.348      ; 1.329      ;
; 1.956 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.349      ; 1.835      ;
; 1.968 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.348      ; 1.846      ;
; 2.064 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.348      ; 1.942      ;
; 2.076 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.349      ; 1.955      ;
; 2.088 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.348      ; 1.966      ;
; 2.092 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.348      ; 1.970      ;
; 2.161 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.349      ; 2.040      ;
; 2.165 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.349      ; 2.044      ;
; 2.166 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.349      ; 2.045      ;
; 2.169 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.349      ; 2.048      ;
; 2.172 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.349      ; 2.051      ;
; 2.237 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.348      ; 2.115      ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[19]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[24]|clk           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                  ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]    ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk      ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[15]|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[17]|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[18]|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[20]|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[21]|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[23]|clk           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|clk_tmp|clk               ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[0]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[10]|clk           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[11]|clk           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[12]|clk           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[13]|clk           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[14]|clk           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[16]|clk           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[1]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[22]|clk           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[2]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[3]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[4]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[5]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[6]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[7]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[8]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'OP[0]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; OP[0] ; Rise       ; OP[0]                                    ;
; 0.071  ; 0.071        ; 0.000          ; High Pulse Width ; OP[0] ; Fall       ; ALU:the_best_alu_in_kista|sub_overflow   ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|sub_overflow|datac ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|datad     ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|combout   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; OP[0]~input|o                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; OP[0]~input|i                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; OP[0]~input|i                            ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; OP[0]~input|o                            ;
; 0.906  ; 0.906        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|combout   ;
; 0.910  ; 0.910        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|datad     ;
; 0.925  ; 0.925        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|sub_overflow|datac ;
; 0.928  ; 0.928        ; 0.000          ; Low Pulse Width  ; OP[0] ; Fall       ; ALU:the_best_alu_in_kista|sub_overflow   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'                                                                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|inclk[0]         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|outclk           ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][0]|clk           ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][1]|clk           ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][2]|clk           ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][3]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][0]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][1]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][2]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][3]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][0]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][1]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][2]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][3]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|N_Flag|clk    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|O_Flag|clk    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[0]|clk    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[1]|clk    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[2]|clk    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[3]|clk    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|Z_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|q                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|q                        ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Bypass[*]  ; Clock_Divider:cd|clk_tmp ; 3.927 ; 4.607 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Bypass[0] ; Clock_Divider:cd|clk_tmp ; 3.927 ; 4.277 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Bypass[1] ; Clock_Divider:cd|clk_tmp ; 3.911 ; 4.607 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; IE         ; Clock_Divider:cd|clk_tmp ; 1.804 ; 2.367 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]   ; Clock_Divider:cd|clk_tmp ; 1.879 ; 2.542 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0]  ; Clock_Divider:cd|clk_tmp ; 1.563 ; 2.190 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1]  ; Clock_Divider:cd|clk_tmp ; 1.879 ; 2.542 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2]  ; Clock_Divider:cd|clk_tmp ; 1.627 ; 2.250 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3]  ; Clock_Divider:cd|clk_tmp ; 1.747 ; 2.384 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE         ; Clock_Divider:cd|clk_tmp ; 1.981 ; 2.633 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]      ; Clock_Divider:cd|clk_tmp ; 2.283 ; 2.910 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]     ; Clock_Divider:cd|clk_tmp ; 1.494 ; 1.905 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]     ; Clock_Divider:cd|clk_tmp ; 2.283 ; 2.910 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]     ; Clock_Divider:cd|clk_tmp ; 1.447 ; 1.699 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Offset[*]  ; Clock_Divider:cd|clk_tmp ; 3.024 ; 3.637 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[0] ; Clock_Divider:cd|clk_tmp ; 2.930 ; 3.339 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[1] ; Clock_Divider:cd|clk_tmp ; 2.233 ; 2.557 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[2] ; Clock_Divider:cd|clk_tmp ; 3.024 ; 3.637 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[3] ; Clock_Divider:cd|clk_tmp ; 1.617 ; 1.949 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]      ; Clock_Divider:cd|clk_tmp ; 4.126 ; 4.838 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]     ; Clock_Divider:cd|clk_tmp ; 4.126 ; 4.838 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]     ; Clock_Divider:cd|clk_tmp ; 3.594 ; 4.248 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]      ; Clock_Divider:cd|clk_tmp ; 3.519 ; 4.148 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]     ; Clock_Divider:cd|clk_tmp ; 3.519 ; 4.148 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]     ; Clock_Divider:cd|clk_tmp ; 3.242 ; 3.851 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET      ; Clock_Divider:cd|clk_tmp ; 1.299 ; 1.462 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA      ; Clock_Divider:cd|clk_tmp ; 4.004 ; 4.867 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB      ; Clock_Divider:cd|clk_tmp ; 3.181 ; 3.770 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]   ; Clock_Divider:cd|clk_tmp ; 2.260 ; 2.948 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0]  ; Clock_Divider:cd|clk_tmp ; 2.207 ; 2.775 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1]  ; Clock_Divider:cd|clk_tmp ; 2.260 ; 2.948 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write      ; Clock_Divider:cd|clk_tmp ; 2.242 ; 2.939 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Bypass[*]  ; OP[0]                    ; 4.042 ; 4.738 ; Fall       ; OP[0]                    ;
;  Bypass[0] ; OP[0]                    ; 3.995 ; 4.389 ; Fall       ; OP[0]                    ;
;  Bypass[1] ; OP[0]                    ; 4.042 ; 4.738 ; Fall       ; OP[0]                    ;
; OP[*]      ; OP[0]                    ; 2.396 ; 3.008 ; Fall       ; OP[0]                    ;
;  OP[0]     ; OP[0]                    ; 1.562 ; 1.973 ; Fall       ; OP[0]                    ;
;  OP[1]     ; OP[0]                    ; 2.396 ; 3.008 ; Fall       ; OP[0]                    ;
;  OP[2]     ; OP[0]                    ; 1.578 ; 1.821 ; Fall       ; OP[0]                    ;
; Offset[*]  ; OP[0]                    ; 3.155 ; 3.768 ; Fall       ; OP[0]                    ;
;  Offset[0] ; OP[0]                    ; 2.998 ; 3.407 ; Fall       ; OP[0]                    ;
;  Offset[1] ; OP[0]                    ; 2.364 ; 2.688 ; Fall       ; OP[0]                    ;
;  Offset[2] ; OP[0]                    ; 3.155 ; 3.768 ; Fall       ; OP[0]                    ;
;  Offset[3] ; OP[0]                    ; 1.748 ; 2.080 ; Fall       ; OP[0]                    ;
; RA[*]      ; OP[0]                    ; 4.257 ; 4.969 ; Fall       ; OP[0]                    ;
;  RA[0]     ; OP[0]                    ; 4.257 ; 4.969 ; Fall       ; OP[0]                    ;
;  RA[1]     ; OP[0]                    ; 3.725 ; 4.379 ; Fall       ; OP[0]                    ;
; RB[*]      ; OP[0]                    ; 3.605 ; 4.258 ; Fall       ; OP[0]                    ;
;  RB[0]     ; OP[0]                    ; 3.605 ; 4.258 ; Fall       ; OP[0]                    ;
;  RB[1]     ; OP[0]                    ; 3.373 ; 3.982 ; Fall       ; OP[0]                    ;
; ReadA      ; OP[0]                    ; 4.116 ; 4.935 ; Fall       ; OP[0]                    ;
; ReadB      ; OP[0]                    ; 3.249 ; 3.838 ; Fall       ; OP[0]                    ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Bypass[*]  ; Clock_Divider:cd|clk_tmp ; -1.221 ; -1.783 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Bypass[0] ; Clock_Divider:cd|clk_tmp ; -1.264 ; -1.899 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Bypass[1] ; Clock_Divider:cd|clk_tmp ; -1.221 ; -1.783 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; IE         ; Clock_Divider:cd|clk_tmp ; -1.214 ; -1.767 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]   ; Clock_Divider:cd|clk_tmp ; -1.142 ; -1.736 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0]  ; Clock_Divider:cd|clk_tmp ; -1.216 ; -1.820 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1]  ; Clock_Divider:cd|clk_tmp ; -1.581 ; -2.233 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2]  ; Clock_Divider:cd|clk_tmp ; -1.142 ; -1.736 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3]  ; Clock_Divider:cd|clk_tmp ; -1.412 ; -2.038 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE         ; Clock_Divider:cd|clk_tmp ; -1.648 ; -2.277 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]      ; Clock_Divider:cd|clk_tmp ; 0.076  ; -0.183 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]     ; Clock_Divider:cd|clk_tmp ; -0.219 ; -0.700 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]     ; Clock_Divider:cd|clk_tmp ; -0.760 ; -1.309 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]     ; Clock_Divider:cd|clk_tmp ; 0.076  ; -0.183 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Offset[*]  ; Clock_Divider:cd|clk_tmp ; -0.312 ; -0.671 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[0] ; Clock_Divider:cd|clk_tmp ; -0.481 ; -0.794 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[1] ; Clock_Divider:cd|clk_tmp ; -0.513 ; -0.793 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[2] ; Clock_Divider:cd|clk_tmp ; -1.370 ; -1.937 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[3] ; Clock_Divider:cd|clk_tmp ; -0.312 ; -0.671 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]      ; Clock_Divider:cd|clk_tmp ; -1.889 ; -2.529 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]     ; Clock_Divider:cd|clk_tmp ; -2.290 ; -2.938 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]     ; Clock_Divider:cd|clk_tmp ; -1.889 ; -2.529 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]      ; Clock_Divider:cd|clk_tmp ; -1.305 ; -1.849 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]     ; Clock_Divider:cd|clk_tmp ; -1.720 ; -2.315 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]     ; Clock_Divider:cd|clk_tmp ; -1.305 ; -1.849 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET      ; Clock_Divider:cd|clk_tmp ; -0.578 ; -0.849 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA      ; Clock_Divider:cd|clk_tmp ; -2.475 ; -3.213 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB      ; Clock_Divider:cd|clk_tmp ; -1.099 ; -1.675 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]   ; Clock_Divider:cd|clk_tmp ; -1.705 ; -2.270 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0]  ; Clock_Divider:cd|clk_tmp ; -1.705 ; -2.270 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1]  ; Clock_Divider:cd|clk_tmp ; -1.768 ; -2.389 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write      ; Clock_Divider:cd|clk_tmp ; -1.767 ; -2.424 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Bypass[*]  ; OP[0]                    ; -1.185 ; -1.792 ; Fall       ; OP[0]                    ;
;  Bypass[0] ; OP[0]                    ; -1.185 ; -1.814 ; Fall       ; OP[0]                    ;
;  Bypass[1] ; OP[0]                    ; -1.188 ; -1.792 ; Fall       ; OP[0]                    ;
; OP[*]      ; OP[0]                    ; -0.205 ; -0.468 ; Fall       ; OP[0]                    ;
;  OP[0]     ; OP[0]                    ; -0.429 ; -0.895 ; Fall       ; OP[0]                    ;
;  OP[1]     ; OP[0]                    ; -0.862 ; -1.395 ; Fall       ; OP[0]                    ;
;  OP[2]     ; OP[0]                    ; -0.205 ; -0.468 ; Fall       ; OP[0]                    ;
; Offset[*]  ; OP[0]                    ; -0.210 ; -0.571 ; Fall       ; OP[0]                    ;
;  Offset[0] ; OP[0]                    ; -1.018 ; -1.364 ; Fall       ; OP[0]                    ;
;  Offset[1] ; OP[0]                    ; -1.148 ; -1.507 ; Fall       ; OP[0]                    ;
;  Offset[2] ; OP[0]                    ; -1.861 ; -2.481 ; Fall       ; OP[0]                    ;
;  Offset[3] ; OP[0]                    ; -0.210 ; -0.571 ; Fall       ; OP[0]                    ;
; RA[*]      ; OP[0]                    ; -2.040 ; -2.669 ; Fall       ; OP[0]                    ;
;  RA[0]     ; OP[0]                    ; -2.211 ; -2.859 ; Fall       ; OP[0]                    ;
;  RA[1]     ; OP[0]                    ; -2.040 ; -2.669 ; Fall       ; OP[0]                    ;
; RB[*]      ; OP[0]                    ; -1.571 ; -2.160 ; Fall       ; OP[0]                    ;
;  RB[0]     ; OP[0]                    ; -1.618 ; -2.213 ; Fall       ; OP[0]                    ;
;  RB[1]     ; OP[0]                    ; -1.571 ; -2.160 ; Fall       ; OP[0]                    ;
; ReadA      ; OP[0]                    ; -2.396 ; -3.128 ; Fall       ; OP[0]                    ;
; ReadB      ; OP[0]                    ; -1.004 ; -1.593 ; Fall       ; OP[0]                    ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 2.488 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 3.771 ; 3.861 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 4.112 ; 4.175 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 3.515 ; 3.566 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 3.572 ; 3.637 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 4.112 ; 4.175 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 3.586 ; 3.651 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 3.627 ; 3.694 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 3.672 ; 3.741 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 2.602 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 2.404 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 3.632 ; 3.718 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 3.387 ; 3.434 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 3.387 ; 3.434 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 3.444 ; 3.506 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 3.984 ; 4.045 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 3.458 ; 3.520 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 3.496 ; 3.560 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 3.541 ; 3.606 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 2.512 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 3.966 ; 3.921 ; 4.545 ; 4.500 ;
; OE         ; OUTPUT[1]   ; 3.915 ; 3.875 ; 4.478 ; 4.438 ;
; OE         ; OUTPUT[2]   ; 4.601 ; 4.557 ; 5.180 ; 5.136 ;
; OE         ; OUTPUT[3]   ; 3.915 ; 3.875 ; 4.478 ; 4.438 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 3.816 ; 3.771 ; 4.388 ; 4.343 ;
; OE         ; OUTPUT[1]   ; 3.770 ; 3.730 ; 4.325 ; 4.285 ;
; OE         ; OUTPUT[2]   ; 4.451 ; 4.407 ; 5.023 ; 4.979 ;
; OE         ; OUTPUT[3]   ; 3.770 ; 3.730 ; 4.325 ; 4.285 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+---------------------------+---------+--------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack          ; -4.993  ; -0.206 ; N/A      ; N/A     ; -3.000              ;
;  CLK                      ; -2.747  ; -0.206 ; N/A      ; N/A     ; -3.000              ;
;  Clock_Divider:cd|clk_tmp ; -3.890  ; 0.189  ; N/A      ; N/A     ; -1.000              ;
;  OP[0]                    ; -4.993  ; 0.895  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS           ; -91.246 ; -0.206 ; 0.0      ; 0.0     ; -55.868             ;
;  CLK                      ; -39.453 ; -0.206 ; N/A      ; N/A     ; -29.868             ;
;  Clock_Divider:cd|clk_tmp ; -46.800 ; 0.000  ; N/A      ; N/A     ; -23.000             ;
;  OP[0]                    ; -4.993  ; 0.000  ; N/A      ; N/A     ; -3.000              ;
+---------------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Bypass[*]  ; Clock_Divider:cd|clk_tmp ; 7.089 ; 7.607 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Bypass[0] ; Clock_Divider:cd|clk_tmp ; 6.949 ; 7.192 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Bypass[1] ; Clock_Divider:cd|clk_tmp ; 7.089 ; 7.607 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; IE         ; Clock_Divider:cd|clk_tmp ; 3.220 ; 3.664 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]   ; Clock_Divider:cd|clk_tmp ; 3.422 ; 3.871 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0]  ; Clock_Divider:cd|clk_tmp ; 2.867 ; 3.284 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1]  ; Clock_Divider:cd|clk_tmp ; 3.422 ; 3.871 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2]  ; Clock_Divider:cd|clk_tmp ; 3.006 ; 3.448 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3]  ; Clock_Divider:cd|clk_tmp ; 3.242 ; 3.638 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE         ; Clock_Divider:cd|clk_tmp ; 3.587 ; 4.048 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]      ; Clock_Divider:cd|clk_tmp ; 4.135 ; 4.616 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]     ; Clock_Divider:cd|clk_tmp ; 2.851 ; 3.023 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]     ; Clock_Divider:cd|clk_tmp ; 4.135 ; 4.616 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]     ; Clock_Divider:cd|clk_tmp ; 2.603 ; 2.700 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Offset[*]  ; Clock_Divider:cd|clk_tmp ; 5.470 ; 5.933 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[0] ; Clock_Divider:cd|clk_tmp ; 5.348 ; 5.509 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[1] ; Clock_Divider:cd|clk_tmp ; 4.054 ; 4.144 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[2] ; Clock_Divider:cd|clk_tmp ; 5.470 ; 5.933 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[3] ; Clock_Divider:cd|clk_tmp ; 2.959 ; 3.133 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]      ; Clock_Divider:cd|clk_tmp ; 7.507 ; 8.023 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]     ; Clock_Divider:cd|clk_tmp ; 7.507 ; 8.023 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]     ; Clock_Divider:cd|clk_tmp ; 6.519 ; 7.055 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]      ; Clock_Divider:cd|clk_tmp ; 6.331 ; 6.824 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]     ; Clock_Divider:cd|clk_tmp ; 6.331 ; 6.824 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]     ; Clock_Divider:cd|clk_tmp ; 5.889 ; 6.352 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET      ; Clock_Divider:cd|clk_tmp ; 2.167 ; 2.228 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA      ; Clock_Divider:cd|clk_tmp ; 7.271 ; 7.962 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB      ; Clock_Divider:cd|clk_tmp ; 5.795 ; 6.199 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]   ; Clock_Divider:cd|clk_tmp ; 4.090 ; 4.560 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0]  ; Clock_Divider:cd|clk_tmp ; 3.918 ; 4.378 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1]  ; Clock_Divider:cd|clk_tmp ; 4.090 ; 4.560 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write      ; Clock_Divider:cd|clk_tmp ; 4.092 ; 4.564 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Bypass[*]  ; OP[0]                    ; 7.730 ; 8.248 ; Fall       ; OP[0]                    ;
;  Bypass[0] ; OP[0]                    ; 7.488 ; 7.808 ; Fall       ; OP[0]                    ;
;  Bypass[1] ; OP[0]                    ; 7.730 ; 8.248 ; Fall       ; OP[0]                    ;
; OP[*]      ; OP[0]                    ; 4.750 ; 5.192 ; Fall       ; OP[0]                    ;
;  OP[0]     ; OP[0]                    ; 3.390 ; 3.562 ; Fall       ; OP[0]                    ;
;  OP[1]     ; OP[0]                    ; 4.750 ; 5.192 ; Fall       ; OP[0]                    ;
;  OP[2]     ; OP[0]                    ; 3.226 ; 3.337 ; Fall       ; OP[0]                    ;
; Offset[*]  ; OP[0]                    ; 6.111 ; 6.574 ; Fall       ; OP[0]                    ;
;  Offset[0] ; OP[0]                    ; 5.887 ; 6.048 ; Fall       ; OP[0]                    ;
;  Offset[1] ; OP[0]                    ; 4.695 ; 4.785 ; Fall       ; OP[0]                    ;
;  Offset[2] ; OP[0]                    ; 6.111 ; 6.574 ; Fall       ; OP[0]                    ;
;  Offset[3] ; OP[0]                    ; 3.600 ; 3.774 ; Fall       ; OP[0]                    ;
; RA[*]      ; OP[0]                    ; 8.148 ; 8.664 ; Fall       ; OP[0]                    ;
;  RA[0]     ; OP[0]                    ; 8.148 ; 8.664 ; Fall       ; OP[0]                    ;
;  RA[1]     ; OP[0]                    ; 7.160 ; 7.696 ; Fall       ; OP[0]                    ;
; RB[*]      ; OP[0]                    ; 6.950 ; 7.436 ; Fall       ; OP[0]                    ;
;  RB[0]     ; OP[0]                    ; 6.950 ; 7.436 ; Fall       ; OP[0]                    ;
;  RB[1]     ; OP[0]                    ; 6.530 ; 6.993 ; Fall       ; OP[0]                    ;
; ReadA      ; OP[0]                    ; 7.887 ; 8.501 ; Fall       ; OP[0]                    ;
; ReadB      ; OP[0]                    ; 6.334 ; 6.738 ; Fall       ; OP[0]                    ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Bypass[*]  ; Clock_Divider:cd|clk_tmp ; -1.221 ; -1.783 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Bypass[0] ; Clock_Divider:cd|clk_tmp ; -1.264 ; -1.899 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Bypass[1] ; Clock_Divider:cd|clk_tmp ; -1.221 ; -1.783 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; IE         ; Clock_Divider:cd|clk_tmp ; -1.214 ; -1.767 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]   ; Clock_Divider:cd|clk_tmp ; -1.142 ; -1.736 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0]  ; Clock_Divider:cd|clk_tmp ; -1.216 ; -1.820 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1]  ; Clock_Divider:cd|clk_tmp ; -1.581 ; -2.233 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2]  ; Clock_Divider:cd|clk_tmp ; -1.142 ; -1.736 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3]  ; Clock_Divider:cd|clk_tmp ; -1.412 ; -2.038 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE         ; Clock_Divider:cd|clk_tmp ; -1.648 ; -2.277 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]      ; Clock_Divider:cd|clk_tmp ; 0.144  ; 0.048  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]     ; Clock_Divider:cd|clk_tmp ; -0.219 ; -0.700 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]     ; Clock_Divider:cd|clk_tmp ; -0.760 ; -1.309 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]     ; Clock_Divider:cd|clk_tmp ; 0.144  ; 0.048  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Offset[*]  ; Clock_Divider:cd|clk_tmp ; -0.312 ; -0.671 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[0] ; Clock_Divider:cd|clk_tmp ; -0.481 ; -0.794 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[1] ; Clock_Divider:cd|clk_tmp ; -0.513 ; -0.793 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[2] ; Clock_Divider:cd|clk_tmp ; -1.370 ; -1.937 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[3] ; Clock_Divider:cd|clk_tmp ; -0.312 ; -0.671 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]      ; Clock_Divider:cd|clk_tmp ; -1.889 ; -2.529 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]     ; Clock_Divider:cd|clk_tmp ; -2.290 ; -2.938 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]     ; Clock_Divider:cd|clk_tmp ; -1.889 ; -2.529 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]      ; Clock_Divider:cd|clk_tmp ; -1.305 ; -1.849 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]     ; Clock_Divider:cd|clk_tmp ; -1.720 ; -2.315 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]     ; Clock_Divider:cd|clk_tmp ; -1.305 ; -1.849 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET      ; Clock_Divider:cd|clk_tmp ; -0.578 ; -0.849 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA      ; Clock_Divider:cd|clk_tmp ; -2.475 ; -3.213 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB      ; Clock_Divider:cd|clk_tmp ; -1.099 ; -1.675 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]   ; Clock_Divider:cd|clk_tmp ; -1.705 ; -2.270 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0]  ; Clock_Divider:cd|clk_tmp ; -1.705 ; -2.270 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1]  ; Clock_Divider:cd|clk_tmp ; -1.768 ; -2.389 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write      ; Clock_Divider:cd|clk_tmp ; -1.767 ; -2.424 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Bypass[*]  ; OP[0]                    ; -1.185 ; -1.792 ; Fall       ; OP[0]                    ;
;  Bypass[0] ; OP[0]                    ; -1.185 ; -1.814 ; Fall       ; OP[0]                    ;
;  Bypass[1] ; OP[0]                    ; -1.188 ; -1.792 ; Fall       ; OP[0]                    ;
; OP[*]      ; OP[0]                    ; -0.205 ; -0.468 ; Fall       ; OP[0]                    ;
;  OP[0]     ; OP[0]                    ; -0.429 ; -0.895 ; Fall       ; OP[0]                    ;
;  OP[1]     ; OP[0]                    ; -0.862 ; -1.395 ; Fall       ; OP[0]                    ;
;  OP[2]     ; OP[0]                    ; -0.205 ; -0.468 ; Fall       ; OP[0]                    ;
; Offset[*]  ; OP[0]                    ; -0.210 ; -0.571 ; Fall       ; OP[0]                    ;
;  Offset[0] ; OP[0]                    ; -1.018 ; -1.364 ; Fall       ; OP[0]                    ;
;  Offset[1] ; OP[0]                    ; -1.148 ; -1.507 ; Fall       ; OP[0]                    ;
;  Offset[2] ; OP[0]                    ; -1.861 ; -2.481 ; Fall       ; OP[0]                    ;
;  Offset[3] ; OP[0]                    ; -0.210 ; -0.571 ; Fall       ; OP[0]                    ;
; RA[*]      ; OP[0]                    ; -2.040 ; -2.669 ; Fall       ; OP[0]                    ;
;  RA[0]     ; OP[0]                    ; -2.211 ; -2.859 ; Fall       ; OP[0]                    ;
;  RA[1]     ; OP[0]                    ; -2.040 ; -2.669 ; Fall       ; OP[0]                    ;
; RB[*]      ; OP[0]                    ; -1.571 ; -2.160 ; Fall       ; OP[0]                    ;
;  RB[0]     ; OP[0]                    ; -1.618 ; -2.213 ; Fall       ; OP[0]                    ;
;  RB[1]     ; OP[0]                    ; -1.571 ; -2.160 ; Fall       ; OP[0]                    ;
; ReadA      ; OP[0]                    ; -2.396 ; -3.128 ; Fall       ; OP[0]                    ;
; ReadB      ; OP[0]                    ; -1.004 ; -1.593 ; Fall       ; OP[0]                    ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 4.240 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 6.446 ; 6.423 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 6.777 ; 6.782 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 5.980 ; 5.936 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 6.069 ; 6.024 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 6.777 ; 6.782 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 6.087 ; 6.035 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 6.196 ; 6.137 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 6.241 ; 6.183 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 4.222 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 2.404 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 3.632 ; 3.718 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 3.387 ; 3.434 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 3.387 ; 3.434 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 3.444 ; 3.506 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 3.984 ; 4.045 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 3.458 ; 3.520 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 3.496 ; 3.560 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 3.541 ; 3.606 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 2.512 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 6.777 ; 6.629 ; 7.183 ; 7.035 ;
; OE         ; OUTPUT[1]   ; 6.658 ; 6.501 ; 7.070 ; 6.913 ;
; OE         ; OUTPUT[2]   ; 7.629 ; 7.533 ; 8.035 ; 7.939 ;
; OE         ; OUTPUT[3]   ; 6.658 ; 6.501 ; 7.070 ; 6.913 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 3.816 ; 3.771 ; 4.388 ; 4.343 ;
; OE         ; OUTPUT[1]   ; 3.770 ; 3.730 ; 4.325 ; 4.285 ;
; OE         ; OUTPUT[2]   ; 4.451 ; 4.407 ; 5.023 ; 4.979 ;
; OE         ; OUTPUT[3]   ; 3.770 ; 3.730 ; 4.325 ; 4.285 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; CLK1HZ_po     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z_Flag        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; N_Flag        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; O_Flag        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OE             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Offset[2]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RB[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RB[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ReadB          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Bypass[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RA[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RA[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ReadA          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Bypass[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OP[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Offset[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Offset[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OP[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OP[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Offset[3]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IE             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WAddr[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WAddr[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Write          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CLK1HZ_po     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; OUTPUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Z_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; N_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; O_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0343 V           ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0343 V          ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CLK1HZ_po     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; OUTPUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Z_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; N_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; O_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00433 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00433 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CLK1HZ_po     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; OUTPUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Z_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; N_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; O_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0546 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0546 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; CLK                      ; CLK                      ; 675      ; 0        ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; CLK                      ; 1        ; 1        ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 448      ; 0        ; 0        ; 0        ;
; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 68       ; 69       ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; OP[0]                    ; 0        ; 0        ; 60       ; 0        ;
; OP[0]                    ; OP[0]                    ; 0        ; 0        ; 8        ; 8        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; CLK                      ; CLK                      ; 675      ; 0        ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; CLK                      ; 1        ; 1        ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 448      ; 0        ; 0        ; 0        ;
; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 68       ; 69       ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; OP[0]                    ; 0        ; 0        ; 60       ; 0        ;
; OP[0]                    ; OP[0]                    ; 0        ; 0        ; 8        ; 8        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 24    ; 24   ;
; Unconstrained Input Port Paths  ; 227   ; 227  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct  1 14:15:05 2021
Info: Command: quartus_sta Lab3 -c Lab3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock_Divider:cd|clk_tmp Clock_Divider:cd|clk_tmp
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name OP[0] OP[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.993
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.993        -4.993 OP[0] 
    Info (332119):    -3.890       -46.800 Clock_Divider:cd|clk_tmp 
    Info (332119):    -2.747       -39.453 CLK 
Info (332146): Worst-case hold slack is -0.206
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.206        -0.206 CLK 
    Info (332119):     0.551         0.000 Clock_Divider:cd|clk_tmp 
    Info (332119):     1.636         0.000 OP[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.000 CLK 
    Info (332119):    -3.000        -3.000 OP[0] 
    Info (332119):    -1.000       -23.000 Clock_Divider:cd|clk_tmp 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.380        -4.380 OP[0] 
    Info (332119):    -3.375       -39.546 Clock_Divider:cd|clk_tmp 
    Info (332119):    -2.386       -32.224 CLK 
Info (332146): Worst-case hold slack is -0.191
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.191        -0.191 CLK 
    Info (332119):     0.564         0.000 Clock_Divider:cd|clk_tmp 
    Info (332119):     1.452         0.000 OP[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.000 CLK 
    Info (332119):    -3.000        -3.000 OP[0] 
    Info (332119):    -1.000       -23.000 Clock_Divider:cd|clk_tmp 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.349
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.349        -2.349 OP[0] 
    Info (332119):    -1.722       -16.538 Clock_Divider:cd|clk_tmp 
    Info (332119):    -1.097       -11.383 CLK 
Info (332146): Worst-case hold slack is -0.199
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.199        -0.199 CLK 
    Info (332119):     0.189         0.000 Clock_Divider:cd|clk_tmp 
    Info (332119):     0.895         0.000 OP[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.868 CLK 
    Info (332119):    -3.000        -3.000 OP[0] 
    Info (332119):    -1.000       -23.000 Clock_Divider:cd|clk_tmp 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 560 megabytes
    Info: Processing ended: Fri Oct  1 14:15:07 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


