# Tema 5: Procesadores segmentados

## Descripci贸n

Este canvas did谩ctico interactivo est谩 dise帽ado para el estudio de los procesadores segmentados (pipeline) en la asignatura de Estructura de Computadores. Proporciona una experiencia de aprendizaje inmersiva con simuladores, visualizaciones din谩micas y herramientas interactivas para comprender la arquitectura de pipeline y sus t茅cnicas de optimizaci贸n.

## Objetivos de Aprendizaje

- **Comprender el concepto de pipeline** y su funcionamiento b谩sico
- **Analizar las etapas del pipeline** y sus funciones espec铆ficas
- **Identificar y resolver riesgos** (hazards) del pipeline
- **Explorar t茅cnicas de optimizaci贸n** como forwarding y predicci贸n de saltos
- **Estudiar arquitecturas superscalares** y su impacto en el rendimiento
- **Comparar rendimiento** entre procesadores secuenciales y segmentados
- **Simular configuraciones de pipeline** y medir su rendimiento

## Caracter铆sticas Principales

###  Contenido Educativo
- **Introducci贸n conceptual** con diagramas interactivos del pipeline
- **Arquitectura de pipeline** con descripci贸n detallada de cada etapa
- **Clasificaci贸n de riesgos** (datos, control, estructurales)
- **T茅cnicas de optimizaci贸n** (forwarding, predicci贸n, especulaci贸n)
- **Arquitectura superscalar** con m煤ltiples unidades de ejecuci贸n
- **An谩lisis de rendimiento** con m茅tricas clave (CPI, IPC, Speedup)

###  Simulador Interactivo
- **Configuraci贸n de pipeline**: 3, 5, 7, 10 etapas
- **Tipos de riesgos**: Sin riesgos, datos, control, estructurales
- **Optimizaciones**: Sin optimizaci贸n, forwarding, predicci贸n, superscalar
- **C谩lculo de m茅tricas**: Ciclos totales, CPI, IPC, Speedup
- **Visualizaci贸n del pipeline** con representaci贸n gr谩fica de la ejecuci贸n

### 锔 Comparaci贸n Secuencial vs Segmentado
- **An谩lisis comparativo** basado en datos del archivo `Comparacion.xlsx`
- **Configuraci贸n de par谩metros**: lotes, duraci贸n de tareas, n煤mero de tareas
- **Visualizaciones m煤ltiples**: Gantt, l铆nea de tiempo, rendimiento
- **Tabla de comparaci贸n detallada** con tiempos por lote
- **C谩lculo autom谩tico** de speedup y eficiencia

###  Visualizaciones
- **Gr谩ficos de timing** del pipeline por configuraci贸n
- **Diagramas de riesgos** y t茅cnicas de resoluci贸n
- **Comparaciones de rendimiento** superscalar
- **M茅tricas en tiempo real** durante las simulaciones

###  Interfaz de Usuario
- **Dise帽o responsivo** para diferentes dispositivos
- **Tema claro/oscuro** con transiciones suaves
- **Navegaci贸n intuitiva** entre secciones
- **Controles interactivos** para personalizaci贸n

## Estructura del Contenido

### 1. Introducci贸n a Procesadores Segmentados
- Concepto de pipeline y paralelismo a nivel de instrucci贸n
- Arquitectura segmentada con etapas bien definidas
- Diagrama interactivo del pipeline cl谩sico de 5 etapas

### 2. Arquitectura de Pipeline
- **Etapas del pipeline**:
  - **Fetch (IF)**: Obtenci贸n de instrucci贸n de memoria
  - **Decode (ID)**: Decodificaci贸n y lectura de registros
  - **Execute (EX)**: Ejecuci贸n de la operaci贸n
  - **Memory (MEM)**: Acceso a memoria (si es necesario)
  - **Writeback (WB)**: Escritura de resultados
- **Timing del pipeline** con gr谩ficos comparativos

### 3. Riesgos del Pipeline
- **Riesgos de Datos**:
  - Dependencias entre instrucciones
  - Ejemplos de c贸digo con dependencias
  - Soluciones: Forwarding, Stalling, Reordering
- **Riesgos de Control**:
  - Saltos y cambios de flujo
  - Ejemplos de instrucciones de salto
  - Soluciones: Predicci贸n est谩tica/din谩mica, Delay slots
- **Riesgos Estructurales**:
  - Conflictos de recursos hardware
  - Ejemplos de uso simult谩neo
  - Soluciones: M煤ltiples unidades, Pipeline separado

### 4. T茅cnicas de Optimizaci贸n
- **Predicci贸n de Saltos**:
  - Predicci贸n est谩tica (Always Taken, Always Not Taken)
  - Predicci贸n din谩mica (1-bit, 2-bit, Correlated)
- **Especulaci贸n**:
  - Control Speculation (ejecuci贸n despu茅s de saltos)
  - Data Speculation (valores predichos)
- **Pipeline Superescalar**:
  - M煤ltiples unidades de ejecuci贸n
  - Issue m煤ltiple de instrucciones
- **Pipeline Profundo**:
  - M谩s etapas para mayor frecuencia
  - Trade-offs entre latencia y throughput

### 5. Arquitectura Superscalar
- **Conceptos Fundamentales**:
  - M煤ltiples unidades de ejecuci贸n (ALU, FPU, Load/Store, Branch)
  - Issue m煤ltiple (en orden, fuera de orden)
- **T茅cnicas Superscalares**:
  - Renombrado de registros
  - Reordenamiento din谩mico
  - Buffer de reordenamiento
  - Algoritmo de Tomasulo

### 6. Comparaci贸n Secuencial vs Segmentado
- **An谩lisis comparativo** entre procesador secuencial y segmentado
- **Configuraci贸n de par谩metros**:
  - N煤mero de lotes (1-8)
  - Duraci贸n por tarea (10-60 minutos)
  - N煤mero de tareas (3-6)
- **Visualizaciones interactivas**:
  - **Diagrama de Gantt**: Comparaci贸n visual de tiempos de ejecuci贸n
  - **L铆nea de tiempo**: Progreso de ejecuci贸n en tiempo real
  - **Gr谩fico de rendimiento**: M茅tricas comparativas
- **Tabla de comparaci贸n detallada** con tiempos espec铆ficos por lote
- **C谩lculo autom谩tico** de speedup y eficiencia
- **Ejemplo pr谩ctico** basado en el archivo `Comparacion.xlsx` (lavado de ropa)

### 7. Simulador de Pipeline
- **Configuraci贸n del sistema**:
  - N煤mero de etapas del pipeline
  - Tipo de riesgo a simular
  - T茅cnica de optimizaci贸n
  - N煤mero de instrucciones
- **Resultados de simulaci贸n**:
  - Ciclos totales de ejecuci贸n
  - CPI (Cycles Per Instruction)
  - IPC (Instructions Per Cycle)
  - Speedup respecto al procesador no segmentado
- **Visualizaci贸n del pipeline** con representaci贸n gr谩fica

## Tecnolog铆as Utilizadas

### Frontend
- **HTML5**: Estructura sem谩ntica y accesible
- **CSS3**: Estilos modernos con Grid, Flexbox y variables CSS
- **JavaScript ES6+**: Funcionalidad interactiva y l贸gica de simulaci贸n

### Librer铆as
- **Chart.js**: Gr谩ficos interactivos y responsivos
- **Font Awesome**: Iconograf铆a consistente

### Caracter铆sticas T茅cnicas
- **Dise帽o responsivo**: Adaptable a m贸viles, tablets y desktop
- **Tema oscuro/claro**: Preferencias guardadas en localStorage
- **Navegaci贸n por teclado**: Accesibilidad mejorada
- **Animaciones suaves**: Transiciones CSS para mejor UX
- **Modo pantalla completa**: Para presentaciones

## Uso del Simulador

### Configuraci贸n Inicial
1. **Seleccionar n煤mero de etapas**:
   - 3 etapas: Pipeline b谩sico
   - 5 etapas: Pipeline cl谩sico (recomendado)
   - 7 etapas: Pipeline extendido
   - 10 etapas: Pipeline profundo

2. **Elegir tipo de riesgo**:
   - Sin riesgos: Pipeline ideal
   - Riesgos de datos: Dependencias entre instrucciones
   - Riesgos de control: Saltos condicionales
   - Riesgos estructurales: Conflictos de recursos

3. **Seleccionar optimizaci贸n**:
   - Sin optimizaci贸n: Pipeline b谩sico
   - Forwarding: Bypass de datos
   - Predicci贸n de saltos: Predicci贸n est谩tica y din谩mica
   - Superscalar: M煤ltiples instrucciones por ciclo

4. **Ajustar n煤mero de instrucciones**: Deslizador de 5 a 20 instrucciones

### Interpretaci贸n de Resultados
- **Ciclos Totales**: N煤mero total de ciclos de reloj necesarios
- **CPI**: Promedio de ciclos por instrucci贸n (menor es mejor)
- **IPC**: Promedio de instrucciones por ciclo (mayor es mejor)
- **Speedup**: Mejora respecto al procesador no segmentado

### Experimentaci贸n
- **Comparar configuraciones**: Probar diferentes combinaciones
- **Analizar impacto de riesgos**: Ver c贸mo afectan al rendimiento
- **Evaluar optimizaciones**: Medir la mejora de cada t茅cnica

## Instalaci贸n y Uso

### Requisitos
- Navegador web moderno (Chrome, Firefox, Safari, Edge)
- Conexi贸n a internet (para librer铆as CDN)

### Instalaci贸n Local
```bash
# Clonar el repositorio
git clone https://github.com/usuario/estructura-computadores.git

# Navegar al directorio del tema
cd estructura-computadores/Tema5

# Iniciar servidor local
python -m http.server 8000
# o
npm start
```

### Acceso
- Abrir navegador en `http://localhost:8000`
- El canvas se carga autom谩ticamente

## Navegaci贸n

### Secciones Principales
- **Introducci贸n** (Ctrl+1): Visi贸n general del pipeline
- **Pipeline** (Ctrl+2): Arquitectura y etapas
- **Riesgos** (Ctrl+3): Tipos y resoluci贸n de hazards
- **Optimizaci贸n** (Ctrl+4): T茅cnicas de mejora
- **Superscalar** (Ctrl+5): Arquitectura avanzada
- **Simulador** (Ctrl+6): Herramienta interactiva

### Controles
- **Tema**: Bot贸n de luna/sol para cambiar tema
- **Pantalla completa**: Bot贸n de expandir/comprimir
- **Inicio**: Bot贸n de casa para volver al portal principal

## Conceptos Clave

### Pipeline B谩sico
El pipeline divide la ejecuci贸n de instrucciones en etapas secuenciales, permitiendo que m煤ltiples instrucciones est茅n en ejecuci贸n simult谩neamente.

### F贸rmulas Importantes
- **Ciclos totales**: `etapas + instrucciones - 1`
- **CPI**: `ciclos_totales / instrucciones`
- **IPC**: `1 / CPI`
- **Speedup**: `(instrucciones * etapas) / ciclos_totales`

### Riesgos y Soluciones
- **Data Hazards**: Forwarding, Stalling, Reordering
- **Control Hazards**: Predicci贸n, Delay slots
- **Structural Hazards**: M煤ltiples unidades, Pipeline separado

## Contribuciones

### Mejoras Sugeridas
- Agregar m谩s tipos de predicci贸n de saltos
- Incluir simulaciones de out-of-order execution
- Implementar visualizaci贸n de renombrado de registros
- A帽adir ejemplos de c贸digo real
- Crear ejercicios interactivos

### Reporte de Errores
- Usar el sistema de issues de GitHub
- Incluir informaci贸n del navegador y sistema operativo
- Describir pasos para reproducir el problema

## Licencia

Este proyecto est谩 bajo la licencia MIT. Ver el archivo LICENSE para m谩s detalles.

## Contacto

Para preguntas o sugerencias sobre este tema espec铆fico:
- Crear un issue en GitHub
- Contactar al autor del tema

---

**Nota**: Este canvas did谩ctico es parte del proyecto "Estructura de Computadores" y est谩 dise帽ado para complementar el aprendizaje te贸rico con experiencias pr谩cticas e interactivas sobre procesadores segmentados.
