TimeQuest Timing Analyzer report for VerilogWarmup
Wed Oct 26 23:40:11 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'sram_controller:c|core:m|cur_state[0]'
 12. Slow Model Setup: 'CLOCK_27'
 13. Slow Model Hold: 'sram_controller:c|core:m|cur_state[0]'
 14. Slow Model Hold: 'CLOCK_27'
 15. Slow Model Minimum Pulse Width: 'sram_controller:c|core:m|cur_state[0]'
 16. Slow Model Minimum Pulse Width: 'sram_controller:c|core:m|waiting'
 17. Slow Model Minimum Pulse Width: 'sram_controller:c|core:m|valid'
 18. Slow Model Minimum Pulse Width: 'CLOCK_27'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'sram_controller:c|core:m|cur_state[0]'
 33. Fast Model Setup: 'CLOCK_27'
 34. Fast Model Hold: 'CLOCK_27'
 35. Fast Model Hold: 'sram_controller:c|core:m|cur_state[0]'
 36. Fast Model Minimum Pulse Width: 'sram_controller:c|core:m|waiting'
 37. Fast Model Minimum Pulse Width: 'sram_controller:c|core:m|valid'
 38. Fast Model Minimum Pulse Width: 'sram_controller:c|core:m|cur_state[0]'
 39. Fast Model Minimum Pulse Width: 'CLOCK_27'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; VerilogWarmup                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                         ;
+---------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+---------------------------------+-------------------------------------------+
; Clock Name                            ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                          ; Targets                                   ;
+---------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+---------------------------------+-------------------------------------------+
; a|altpll_component|pll|clk[0]         ; Generated ; 37.037 ; 27.0 MHz   ; -3.009 ; 15.509 ; 50.00      ; 1         ; 1           ; -29.3 ;        ;           ;            ; false    ; CLOCK_27 ; a|altpll_component|pll|inclk[0] ; { a|altpll_component|pll|clk[0] }         ;
; CLOCK_27                              ; Base      ; 37.037 ; 27.0 MHz   ; 0.000  ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                 ; { CLOCK_27 }                              ;
; sram_controller:c|core:m|cur_state[0] ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                 ; { sram_controller:c|core:m|cur_state[0] } ;
; sram_controller:c|core:m|valid        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                 ; { sram_controller:c|core:m|valid }        ;
; sram_controller:c|core:m|waiting      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                 ; { sram_controller:c|core:m|waiting }      ;
+---------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+---------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                        ;
+------------+-----------------+---------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note                    ;
+------------+-----------------+---------------------------------------+-------------------------+
; 158.33 MHz ; 158.33 MHz      ; CLOCK_27                              ;                         ;
; 240.15 MHz ; 114.23 MHz      ; sram_controller:c|core:m|cur_state[0] ; limit due to hold check ;
+------------+-----------------+---------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow Model Setup Summary                                       ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; sram_controller:c|core:m|cur_state[0] ; -7.557 ; -67.210       ;
; CLOCK_27                              ; 0.631  ; 0.000         ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow Model Hold Summary                                        ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; sram_controller:c|core:m|cur_state[0] ; -4.377 ; -50.472       ;
; CLOCK_27                              ; -3.815 ; -36.953       ;
+---------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                         ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; sram_controller:c|core:m|cur_state[0] ; -0.503 ; -23.966       ;
; sram_controller:c|core:m|waiting      ; -0.500 ; -18.000       ;
; sram_controller:c|core:m|valid        ; -0.500 ; -8.000        ;
; CLOCK_27                              ; 17.518 ; 0.000         ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sram_controller:c|core:m|cur_state[0]'                                                                                                                                          ;
+--------+---------------------------------------+---------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                           ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; -7.557 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|waiting                  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.332     ; 3.124      ;
; -7.477 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|waiting                  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.332     ; 3.044      ;
; -7.461 ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|core:m|waiting                  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.594     ; 2.766      ;
; -7.405 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|waiting                  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.591     ; 2.713      ;
; -7.368 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|waiting                  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.338     ; 2.929      ;
; -7.323 ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|core:m|waiting                  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.332     ; 2.890      ;
; -7.320 ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|core:m|waiting                  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.332     ; 2.887      ;
; -7.314 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|waiting                  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.577     ; 2.636      ;
; -7.298 ; sram_controller:c|core:m|counter[5]   ; sram_controller:c|core:m|waiting                  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.338     ; 2.859      ;
; -7.255 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|waiting                  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.591     ; 2.563      ;
; -7.242 ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|core:m|waiting                  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.332     ; 2.809      ;
; -7.241 ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|waiting                  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.332     ; 2.808      ;
; -7.200 ; sram_controller:c|core:m|counter[8]   ; sram_controller:c|core:m|waiting                  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.338     ; 2.761      ;
; -7.194 ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|waiting                  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.332     ; 2.761      ;
; -6.917 ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|core:m|waiting                  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.338     ; 2.478      ;
; -6.772 ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|core:m|waiting                  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.338     ; 2.333      ;
; -6.648 ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|waiting                  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.338     ; 2.209      ;
; -5.567 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|valid                    ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.385     ; 2.231      ;
; -5.424 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|valid                    ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.385     ; 2.088      ;
; -5.326 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|rd_incom                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.511     ; 1.955      ;
; -5.303 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|rd_incom                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.511     ; 1.932      ;
; -5.188 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|rd_incom                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.497     ; 1.831      ;
; -5.087 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|valid                    ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -2.371     ; 1.765      ;
; -3.997 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|cas_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.972      ; 4.737      ;
; -3.889 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|cas_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.080      ; 4.737      ;
; -3.854 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|cas_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.972      ; 4.594      ;
; -3.845 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.068      ; 4.407      ;
; -3.844 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.069      ; 4.407      ;
; -3.760 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.068      ; 4.322      ;
; -3.759 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.069      ; 4.322      ;
; -3.754 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.327      ; 4.575      ;
; -3.753 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.328      ; 4.575      ;
; -3.746 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|cas_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.080      ; 4.594      ;
; -3.711 ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.327      ; 4.532      ;
; -3.710 ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.328      ; 4.532      ;
; -3.704 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|we_n         ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.102      ; 4.849      ;
; -3.699 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[0]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.812      ; 4.530      ;
; -3.690 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[2]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.813      ; 4.522      ;
; -3.682 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|memory_interface:c|cas_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.231      ; 4.681      ;
; -3.667 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[4]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.839      ; 4.525      ;
; -3.666 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[1]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.840      ; 4.525      ;
; -3.664 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[3]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.839      ; 4.522      ;
; -3.639 ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|memory_interface:c|cas_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.231      ; 4.638      ;
; -3.628 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[5]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.838      ; 4.528      ;
; -3.596 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|we_n         ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.210      ; 4.849      ;
; -3.595 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.321      ; 4.410      ;
; -3.594 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.322      ; 4.410      ;
; -3.591 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[0]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.920      ; 4.530      ;
; -3.582 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[2]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.921      ; 4.522      ;
; -3.574 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|memory_interface:c|cas_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.339      ; 4.681      ;
; -3.565 ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.321      ; 4.380      ;
; -3.564 ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.322      ; 4.380      ;
; -3.563 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|dqm[0]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.067      ; 4.527      ;
; -3.563 ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.065      ; 4.122      ;
; -3.562 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|dqm[0]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.068      ; 4.527      ;
; -3.562 ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.066      ; 4.122      ;
; -3.561 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|we_n         ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.102      ; 4.706      ;
; -3.559 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[4]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.947      ; 4.525      ;
; -3.558 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[1]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.948      ; 4.525      ;
; -3.556 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[3]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.947      ; 4.522      ;
; -3.556 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|addr_out[0]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.812      ; 4.387      ;
; -3.550 ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.327      ; 4.371      ;
; -3.549 ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.328      ; 4.371      ;
; -3.547 ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.327      ; 4.368      ;
; -3.547 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|addr_out[2]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.813      ; 4.379      ;
; -3.546 ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.328      ; 4.368      ;
; -3.531 ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|memory_interface:c|cas_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.339      ; 4.638      ;
; -3.530 ; sram_controller:c|core:m|counter[5]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.321      ; 4.345      ;
; -3.529 ; sram_controller:c|core:m|counter[5]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.322      ; 4.345      ;
; -3.524 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|addr_out[4]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.839      ; 4.382      ;
; -3.523 ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|memory_interface:c|cas_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.969      ; 4.260      ;
; -3.523 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|memory_interface:c|cas_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.225      ; 4.516      ;
; -3.523 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|addr_out[1]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.840      ; 4.382      ;
; -3.522 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|memory_interface:c|cas_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.231      ; 4.521      ;
; -3.521 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|addr_out[3]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.839      ; 4.379      ;
; -3.520 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[5]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.946      ; 4.528      ;
; -3.517 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|memory_interface:c|cas_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.986      ; 4.271      ;
; -3.493 ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|memory_interface:c|cas_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.225      ; 4.486      ;
; -3.485 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|addr_out[5]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.838      ; 4.385      ;
; -3.478 ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|memory_interface:c|cas_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.231      ; 4.477      ;
; -3.475 ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|memory_interface:c|cas_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.231      ; 4.474      ;
; -3.472 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|memory_interface:c|dqm[0]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.326      ; 4.695      ;
; -3.471 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|memory_interface:c|dqm[0]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.327      ; 4.695      ;
; -3.469 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[10] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.674      ; 4.326      ;
; -3.468 ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.327      ; 4.289      ;
; -3.467 ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.328      ; 4.289      ;
; -3.458 ; sram_controller:c|core:m|counter[5]   ; sram_controller:c|memory_interface:c|cas_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.225      ; 4.451      ;
; -3.453 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|we_n         ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.210      ; 4.706      ;
; -3.448 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|addr_out[0]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.920      ; 4.387      ;
; -3.445 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.327      ; 4.266      ;
; -3.444 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.328      ; 4.266      ;
; -3.439 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|addr_out[2]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.921      ; 4.379      ;
; -3.436 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|ras_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.971      ; 4.590      ;
; -3.429 ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|memory_interface:c|dqm[0]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.326      ; 4.652      ;
; -3.428 ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|memory_interface:c|dqm[0]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.327      ; 4.652      ;
; -3.427 ; sram_controller:c|core:m|counter[8]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.321      ; 4.242      ;
; -3.426 ; sram_controller:c|core:m|counter[8]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.322      ; 4.242      ;
; -3.421 ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.327      ; 4.242      ;
; -3.420 ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 2.328      ; 4.242      ;
; -3.416 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|addr_out[4]  ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 1.947      ; 4.382      ;
+--------+---------------------------------------+---------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_27'                                                                                                                                                          ;
+--------+---------------------------------------+---------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; 0.631  ; we                                    ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.001        ; 2.758      ; 2.164      ;
; 0.859  ; we                                    ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.001        ; 2.758      ; 1.936      ;
; 0.898  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.703      ; 3.092      ;
; 0.898  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[5]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.703      ; 3.092      ;
; 0.898  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.703      ; 3.092      ;
; 0.898  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.703      ; 3.092      ;
; 0.898  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.703      ; 3.092      ;
; 0.898  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[8]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.703      ; 3.092      ;
; 0.898  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.703      ; 3.092      ;
; 0.898  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[5]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.703      ; 3.092      ;
; 0.898  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.703      ; 3.092      ;
; 0.898  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.703      ; 3.092      ;
; 0.898  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.703      ; 3.092      ;
; 0.898  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[8]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.703      ; 3.092      ;
; 0.923  ; we                                    ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.001        ; 2.758      ; 1.872      ;
; 0.936  ; re                                    ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.001        ; 2.758      ; 1.859      ;
; 0.952  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.956      ; 3.291      ;
; 0.952  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.956      ; 3.291      ;
; 1.015  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.942      ; 3.214      ;
; 1.015  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.942      ; 3.214      ;
; 1.033  ; we                                    ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.001        ; 2.744      ; 1.748      ;
; 1.137  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.697      ; 2.847      ;
; 1.137  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.697      ; 2.847      ;
; 1.137  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.697      ; 2.847      ;
; 1.137  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.697      ; 2.847      ;
; 1.137  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.697      ; 2.847      ;
; 1.137  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.697      ; 2.847      ;
; 1.137  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.697      ; 2.847      ;
; 1.137  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.697      ; 2.847      ;
; 1.137  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.697      ; 2.847      ;
; 1.137  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.697      ; 2.847      ;
; 1.137  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.697      ; 2.847      ;
; 1.137  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.697      ; 2.847      ;
; 1.137  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.697      ; 2.847      ;
; 1.137  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.697      ; 2.847      ;
; 1.167  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.959      ; 3.079      ;
; 1.167  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.959      ; 3.079      ;
; 1.171  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.956      ; 3.072      ;
; 1.171  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.956      ; 3.072      ;
; 1.327  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.956      ; 2.916      ;
; 1.327  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 3.956      ; 2.916      ;
; 1.414  ; re                                    ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.001        ; 2.758      ; 1.381      ;
; 30.721 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[0]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.259     ; 6.093      ;
; 30.721 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[1]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.259     ; 6.093      ;
; 30.721 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[2]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.259     ; 6.093      ;
; 30.721 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[3]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.259     ; 6.093      ;
; 30.721 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.259     ; 6.093      ;
; 30.721 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.259     ; 6.093      ;
; 30.721 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.259     ; 6.093      ;
; 30.751 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[6]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.003      ; 6.325      ;
; 30.802 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[0]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.245     ; 6.026      ;
; 30.802 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[1]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.245     ; 6.026      ;
; 30.802 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[2]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.245     ; 6.026      ;
; 30.802 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[3]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.245     ; 6.026      ;
; 30.802 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.245     ; 6.026      ;
; 30.802 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.245     ; 6.026      ;
; 30.802 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.245     ; 6.026      ;
; 30.832 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[6]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.017      ; 6.258      ;
; 30.864 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.006      ; 6.215      ;
; 30.864 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[5]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.006      ; 6.215      ;
; 30.864 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[7]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.006      ; 6.215      ;
; 30.864 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[9]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.006      ; 6.215      ;
; 30.864 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[11]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.006      ; 6.215      ;
; 30.864 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[8]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.006      ; 6.215      ;
; 30.881 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[0]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 6.192      ;
; 30.881 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[1]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 6.192      ;
; 30.881 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[2]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 6.192      ;
; 30.881 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[3]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 6.192      ;
; 30.881 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 6.192      ;
; 30.881 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 6.192      ;
; 30.881 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 6.192      ;
; 30.911 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[6]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.262      ; 6.424      ;
; 30.926 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.253     ; 5.894      ;
; 30.926 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[5]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.253     ; 5.894      ;
; 30.926 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[7]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.253     ; 5.894      ;
; 30.926 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[9]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.253     ; 5.894      ;
; 30.926 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[11]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.253     ; 5.894      ;
; 30.926 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[8]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.253     ; 5.894      ;
; 30.944 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.006      ; 6.135      ;
; 30.944 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[5]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.006      ; 6.135      ;
; 30.944 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[7]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.006      ; 6.135      ;
; 30.944 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[9]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.006      ; 6.135      ;
; 30.944 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[11]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.006      ; 6.135      ;
; 30.944 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[8]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.006      ; 6.135      ;
; 30.961 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[0]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 6.112      ;
; 30.961 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[1]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 6.112      ;
; 30.961 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[2]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 6.112      ;
; 30.961 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[3]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 6.112      ;
; 30.961 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 6.112      ;
; 30.961 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 6.112      ;
; 30.961 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 6.112      ;
; 30.991 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[6]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.262      ; 6.344      ;
; 31.007 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.239     ; 5.827      ;
; 31.007 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[5]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.239     ; 5.827      ;
; 31.007 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[7]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.239     ; 5.827      ;
; 31.007 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[9]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.239     ; 5.827      ;
; 31.007 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[11]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.239     ; 5.827      ;
; 31.007 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[8]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.239     ; 5.827      ;
; 31.053 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 6.020      ;
; 31.053 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|counter[5]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 6.020      ;
+--------+---------------------------------------+---------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sram_controller:c|core:m|cur_state[0]'                                                                                                                                                                    ;
+--------+---------------------------------------+---------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                           ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -4.377 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|w_ready                  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 5.730      ; 1.603      ;
; -3.998 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 7.027      ; 3.279      ;
; -3.996 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 7.026      ; 3.280      ;
; -3.877 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|w_ready                  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 5.730      ; 1.603      ;
; -3.690 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.719      ; 3.279      ;
; -3.688 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.718      ; 3.280      ;
; -3.562 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|ras_n        ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.746      ; 3.434      ;
; -3.559 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[9]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.446      ; 3.137      ;
; -3.525 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|cas_n        ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.747      ; 3.472      ;
; -3.498 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 7.027      ; 3.279      ;
; -3.496 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 7.026      ; 3.280      ;
; -3.446 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[4]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.614      ; 3.418      ;
; -3.445 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[3]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.614      ; 3.419      ;
; -3.443 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[5]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.613      ; 3.420      ;
; -3.442 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[1]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.615      ; 3.423      ;
; -3.419 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[2]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.588      ; 3.419      ;
; -3.416 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[10] ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.449      ; 3.283      ;
; -3.415 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[0]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.587      ; 3.422      ;
; -3.409 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|we_n         ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.877      ; 3.718      ;
; -3.254 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|ras_n        ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.438      ; 3.434      ;
; -3.251 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[9]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.138      ; 3.137      ;
; -3.217 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|cas_n        ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.439      ; 3.472      ;
; -3.190 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.719      ; 3.279      ;
; -3.188 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.718      ; 3.280      ;
; -3.138 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[4]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.306      ; 3.418      ;
; -3.137 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[3]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.306      ; 3.419      ;
; -3.135 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[5]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.305      ; 3.420      ;
; -3.134 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[1]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.307      ; 3.423      ;
; -3.111 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[2]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.280      ; 3.419      ;
; -3.108 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[10] ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.141      ; 3.283      ;
; -3.107 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[0]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.279      ; 3.422      ;
; -3.101 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|we_n         ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 6.569      ; 3.718      ;
; -3.062 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|ras_n        ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.746      ; 3.434      ;
; -3.059 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[9]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.446      ; 3.137      ;
; -3.025 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|cas_n        ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.747      ; 3.472      ;
; -2.946 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[4]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.614      ; 3.418      ;
; -2.945 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[3]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.614      ; 3.419      ;
; -2.943 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[5]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.613      ; 3.420      ;
; -2.942 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[1]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.615      ; 3.423      ;
; -2.919 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[2]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.588      ; 3.419      ;
; -2.916 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[10] ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.449      ; 3.283      ;
; -2.915 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[0]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.587      ; 3.422      ;
; -2.909 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|we_n         ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.877      ; 3.718      ;
; -2.754 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|ras_n        ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.438      ; 3.434      ;
; -2.751 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[9]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.138      ; 3.137      ;
; -2.717 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|cas_n        ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.439      ; 3.472      ;
; -2.656 ; re                                    ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 5.521      ; 2.865      ;
; -2.638 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[4]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.306      ; 3.418      ;
; -2.637 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[3]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.306      ; 3.419      ;
; -2.635 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[5]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.305      ; 3.420      ;
; -2.634 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[1]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.307      ; 3.423      ;
; -2.628 ; re                                    ; sram_controller:c|memory_interface:c|ras_n        ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 5.240      ; 2.612      ;
; -2.611 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[2]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.280      ; 3.419      ;
; -2.608 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[10] ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.141      ; 3.283      ;
; -2.607 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[0]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.279      ; 3.422      ;
; -2.601 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|we_n         ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 6.569      ; 3.718      ;
; -2.535 ; re                                    ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 5.520      ; 2.985      ;
; -2.521 ; re                                    ; sram_controller:c|memory_interface:c|addr_out[9]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 4.940      ; 2.419      ;
; -2.510 ; we                                    ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 5.521      ; 3.011      ;
; -2.502 ; re                                    ; sram_controller:c|memory_interface:c|we_n         ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 5.371      ; 2.869      ;
; -2.482 ; we                                    ; sram_controller:c|memory_interface:c|ras_n        ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 5.240      ; 2.758      ;
; -2.464 ; re                                    ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 5.829      ; 2.865      ;
; -2.436 ; re                                    ; sram_controller:c|memory_interface:c|ras_n        ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 5.548      ; 2.612      ;
; -2.389 ; we                                    ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 5.520      ; 3.131      ;
; -2.375 ; we                                    ; sram_controller:c|memory_interface:c|addr_out[9]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 4.940      ; 2.565      ;
; -2.356 ; we                                    ; sram_controller:c|memory_interface:c|we_n         ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 5.371      ; 3.015      ;
; -2.346 ; re                                    ; sram_controller:c|memory_interface:c|cas_n        ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 5.241      ; 2.895      ;
; -2.343 ; re                                    ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 5.828      ; 2.985      ;
; -2.329 ; re                                    ; sram_controller:c|memory_interface:c|addr_out[9]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 5.248      ; 2.419      ;
; -2.318 ; we                                    ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 5.829      ; 3.011      ;
; -2.310 ; re                                    ; sram_controller:c|memory_interface:c|we_n         ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 5.679      ; 2.869      ;
; -2.290 ; we                                    ; sram_controller:c|memory_interface:c|ras_n        ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 5.548      ; 2.758      ;
; -2.200 ; we                                    ; sram_controller:c|memory_interface:c|cas_n        ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 5.241      ; 3.041      ;
; -2.197 ; we                                    ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 5.828      ; 3.131      ;
; -2.183 ; we                                    ; sram_controller:c|memory_interface:c|addr_out[9]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 5.248      ; 2.565      ;
; -2.164 ; we                                    ; sram_controller:c|memory_interface:c|we_n         ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 5.679      ; 3.015      ;
; -2.154 ; re                                    ; sram_controller:c|memory_interface:c|cas_n        ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 5.549      ; 2.895      ;
; -2.008 ; we                                    ; sram_controller:c|memory_interface:c|cas_n        ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 5.549      ; 3.041      ;
; -1.743 ; addr[4]                               ; sram_controller:c|memory_interface:c|addr_out[4]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.707      ; 0.964      ;
; -1.741 ; addr[3]                               ; sram_controller:c|memory_interface:c|addr_out[3]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.707      ; 0.966      ;
; -1.740 ; addr[1]                               ; sram_controller:c|memory_interface:c|addr_out[1]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.708      ; 0.968      ;
; -1.739 ; addr[5]                               ; sram_controller:c|memory_interface:c|addr_out[5]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.706      ; 0.967      ;
; -1.715 ; addr[2]                               ; sram_controller:c|memory_interface:c|addr_out[2]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.681      ; 0.966      ;
; -1.709 ; addr[0]                               ; sram_controller:c|memory_interface:c|addr_out[0]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.680      ; 0.971      ;
; -1.628 ; be_n[1]                               ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.130      ; 1.502      ;
; -1.626 ; be_n[0]                               ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.129      ; 1.503      ;
; -1.551 ; addr[4]                               ; sram_controller:c|memory_interface:c|addr_out[4]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.015      ; 0.964      ;
; -1.549 ; addr[3]                               ; sram_controller:c|memory_interface:c|addr_out[3]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.015      ; 0.966      ;
; -1.548 ; addr[1]                               ; sram_controller:c|memory_interface:c|addr_out[1]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.016      ; 0.968      ;
; -1.547 ; addr[5]                               ; sram_controller:c|memory_interface:c|addr_out[5]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.014      ; 0.967      ;
; -1.523 ; addr[2]                               ; sram_controller:c|memory_interface:c|addr_out[2]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 2.989      ; 0.966      ;
; -1.517 ; addr[0]                               ; sram_controller:c|memory_interface:c|addr_out[0]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 2.988      ; 0.971      ;
; -1.436 ; be_n[1]                               ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.438      ; 1.502      ;
; -1.434 ; be_n[0]                               ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.437      ; 1.503      ;
; -0.245 ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27                              ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.324      ; 3.079      ;
; -0.243 ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|memory_interface:c|dqm[0]       ; CLOCK_27                              ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.323      ; 3.080      ;
; -0.121 ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27                              ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.324      ; 3.203      ;
; -0.119 ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|memory_interface:c|dqm[0]       ; CLOCK_27                              ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.323      ; 3.204      ;
; -0.020 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|waiting                  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 1.365      ; 1.595      ;
; 0.024  ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27                              ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.324      ; 3.348      ;
+--------+---------------------------------------+---------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_27'                                                                                                                                                           ;
+--------+---------------------------------------+---------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -3.815 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.956      ; 0.657      ;
; -3.815 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.956      ; 0.657      ;
; -3.518 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.956      ; 0.954      ;
; -3.518 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.956      ; 0.954      ;
; -1.966 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.703      ; 2.253      ;
; -1.966 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[5]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.703      ; 2.253      ;
; -1.966 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.703      ; 2.253      ;
; -1.966 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.703      ; 2.253      ;
; -1.966 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.703      ; 2.253      ;
; -1.966 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[8]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.703      ; 2.253      ;
; -1.966 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.703      ; 2.253      ;
; -1.966 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[5]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.703      ; 2.253      ;
; -1.966 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.703      ; 2.253      ;
; -1.966 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.703      ; 2.253      ;
; -1.966 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.703      ; 2.253      ;
; -1.966 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[8]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.703      ; 2.253      ;
; -1.858 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.942      ; 2.600      ;
; -1.858 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.942      ; 2.600      ;
; -1.848 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.956      ; 2.624      ;
; -1.848 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.956      ; 2.624      ;
; -1.791 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.959      ; 2.684      ;
; -1.791 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.959      ; 2.684      ;
; -1.761 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.697      ; 2.452      ;
; -1.761 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.697      ; 2.452      ;
; -1.761 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.697      ; 2.452      ;
; -1.761 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.697      ; 2.452      ;
; -1.761 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.697      ; 2.452      ;
; -1.761 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.697      ; 2.452      ;
; -1.761 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.697      ; 2.452      ;
; -1.761 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.697      ; 2.452      ;
; -1.761 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.697      ; 2.452      ;
; -1.761 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.697      ; 2.452      ;
; -1.761 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.697      ; 2.452      ;
; -1.761 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.697      ; 2.452      ;
; -1.761 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.697      ; 2.452      ;
; -1.761 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 3.697      ; 2.452      ;
; -1.643 ; re                                    ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.000        ; 2.758      ; 1.381      ;
; -1.262 ; we                                    ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.000        ; 2.744      ; 1.748      ;
; -1.165 ; re                                    ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.000        ; 2.758      ; 1.859      ;
; -1.152 ; we                                    ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.000        ; 2.758      ; 1.872      ;
; -1.088 ; we                                    ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.000        ; 2.758      ; 1.936      ;
; -0.860 ; we                                    ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.000        ; 2.758      ; 2.164      ;
; 0.526  ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.792      ;
; 0.795  ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[1]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|counter[2]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.061      ;
; 0.800  ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|counter[0]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.066      ;
; 0.835  ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.101      ;
; 0.836  ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[3]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.102      ;
; 1.178  ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[2]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.444      ;
; 1.178  ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|counter[3]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.444      ;
; 1.183  ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|counter[1]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.449      ;
; 1.221  ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.487      ;
; 1.249  ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[3]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.515      ;
; 1.254  ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|counter[2]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.520      ;
; 1.292  ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.558      ;
; 1.325  ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|counter[3]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.591      ;
; 1.363  ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.629      ;
; 1.370  ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.006     ; 1.630      ;
; 1.406  ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.006     ; 1.666      ;
; 1.441  ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.006     ; 1.701      ;
; 1.548  ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.006     ; 1.808      ;
; 1.589  ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.003     ; 1.852      ;
; 1.619  ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.006     ; 1.879      ;
; 1.630  ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.006     ; 1.890      ;
; 1.736  ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 2.002      ;
; 1.763  ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 2.029      ;
; 1.772  ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.006     ; 2.032      ;
; 1.834  ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 2.100      ;
; 1.843  ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.006     ; 2.103      ;
; 1.878  ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 2.144      ;
; 1.879  ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|cur_state[2] ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.014      ; 2.159      ;
; 1.905  ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 2.171      ;
; 1.910  ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 2.176      ;
; 1.933  ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 2.199      ;
; 1.944  ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.006      ; 2.216      ;
; 1.949  ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 2.215      ;
; 1.952  ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|core:m|counter[11]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 2.218      ;
; 1.971  ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.006      ; 2.243      ;
; 1.976  ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 2.242      ;
; 1.976  ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 2.242      ;
; 1.988  ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|cur_state[2] ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 2.254      ;
; 2.037  ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.006     ; 2.297      ;
; 2.042  ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.006      ; 2.314      ;
; 2.047  ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 2.313      ;
; 2.052  ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 2.318      ;
; 2.085  ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|cur_state[1] ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.014     ; 2.337      ;
; 2.102  ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|cur_state[3] ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.014      ; 2.382      ;
; 2.118  ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.006      ; 2.390      ;
; 2.123  ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 2.389      ;
; 2.160  ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|cur_state[1] ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.239      ; 2.665      ;
; 2.173  ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.262     ; 2.177      ;
; 2.179  ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.006     ; 2.439      ;
; 2.186  ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|core:m|counter[11]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.006      ; 2.458      ;
; 2.201  ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|counter[7]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 2.467      ;
; 2.212  ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|counter[8]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 2.478      ;
; 2.237  ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[0]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.245     ; 2.258      ;
; 2.237  ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[1]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.245     ; 2.258      ;
; 2.237  ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[2]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.245     ; 2.258      ;
; 2.237  ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[3]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.245     ; 2.258      ;
+--------+---------------------------------------+---------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sram_controller:c|core:m|cur_state[0]'                                                                                            ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------------------+
; -0.503 ; -0.503       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|WideOr7~0clkctrl|inclk[0]                     ;
; -0.503 ; -0.503       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|WideOr7~0clkctrl|inclk[0]                     ;
; -0.503 ; -0.503       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|WideOr7~0clkctrl|outclk                       ;
; -0.503 ; -0.503       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|WideOr7~0clkctrl|outclk                       ;
; -0.503 ; -0.503       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|WideOr7~0|combout                             ;
; -0.503 ; -0.503       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|WideOr7~0|combout                             ;
; -0.503 ; -0.503       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|dqm[0]|datab                                  ;
; -0.503 ; -0.503       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|dqm[0]|datab                                  ;
; -0.503 ; -0.503       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|dqm[1]|datab                                  ;
; -0.503 ; -0.503       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|dqm[1]|datab                                  ;
; -0.503 ; -0.503       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|dqm[0]       ;
; -0.503 ; -0.503       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|dqm[0]       ;
; -0.503 ; -0.503       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|dqm[1]       ;
; -0.503 ; -0.503       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|dqm[1]       ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|Decoder0~0clkctrl|inclk[0]                    ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|Decoder0~0clkctrl|inclk[0]                    ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|Decoder0~0clkctrl|outclk                      ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|Decoder0~0clkctrl|outclk                      ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|Decoder0~0|combout                            ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|Decoder0~0|combout                            ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Decoder0~0|datad                              ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Decoder0~0|datad                              ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Mux12~0clkctrl|inclk[0]                       ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Mux12~0clkctrl|inclk[0]                       ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Mux12~0clkctrl|outclk                         ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Mux12~0clkctrl|outclk                         ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Mux12~0|combout                               ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Mux12~0|combout                               ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Mux12~0|datad                                 ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Mux12~0|datad                                 ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|WideOr7~0|datab                               ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|WideOr7~0|datab                               ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[0]|datac                             ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[0]|datac                             ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[10]|datad                            ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[10]|datad                            ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[1]|datac                             ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[1]|datac                             ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[2]|datac                             ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[2]|datac                             ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[3]|datac                             ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[3]|datac                             ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[4]|datac                             ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[4]|datac                             ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[5]|datac                             ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[5]|datac                             ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[9]|datad                             ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[9]|datad                             ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|cas_n|datad                                   ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|cas_n|datad                                   ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|ras_n|datad                                   ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|ras_n|datad                                   ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|we_n|datac                                    ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|we_n|datac                                    ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|m|Mux2~4|combout                                ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|m|Mux2~4|combout                                ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[0]  ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[0]  ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[10] ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[10] ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[1]  ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[1]  ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[2]  ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[2]  ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[3]  ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[3]  ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[4]  ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[4]  ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[5]  ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[5]  ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[9]  ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[9]  ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|cas_n        ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|cas_n        ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|ras_n        ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|ras_n        ;
; -0.211 ; -0.211       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|we_n         ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|we_n         ;
; -0.194 ; -0.194       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|WideOr7~0clkctrl|inclk[0]                     ;
; -0.194 ; -0.194       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|WideOr7~0clkctrl|inclk[0]                     ;
; -0.194 ; -0.194       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|WideOr7~0clkctrl|outclk                       ;
; -0.194 ; -0.194       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|WideOr7~0clkctrl|outclk                       ;
; -0.194 ; -0.194       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|WideOr7~0|combout                             ;
; -0.194 ; -0.194       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|WideOr7~0|combout                             ;
; -0.194 ; -0.194       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|dqm[0]|datab                                  ;
; -0.194 ; -0.194       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|dqm[0]|datab                                  ;
; -0.194 ; -0.194       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|dqm[1]|datab                                  ;
; -0.194 ; -0.194       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|dqm[1]|datab                                  ;
; -0.194 ; -0.194       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; sram_controller:c|memory_interface:c|dqm[0]       ;
; -0.194 ; -0.194       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; sram_controller:c|memory_interface:c|dqm[0]       ;
; -0.194 ; -0.194       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; sram_controller:c|memory_interface:c|dqm[1]       ;
; -0.194 ; -0.194       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; sram_controller:c|memory_interface:c|dqm[1]       ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Decoder0~0clkctrl|inclk[0]                    ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Decoder0~0clkctrl|inclk[0]                    ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Decoder0~0clkctrl|outclk                      ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Decoder0~0clkctrl|outclk                      ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Decoder0~0|combout                            ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Decoder0~0|combout                            ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|Decoder0~0|datad                              ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|Decoder0~0|datad                              ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sram_controller:c|core:m|waiting'                                                                       ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; addr[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; addr[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; addr[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; addr[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; addr[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; addr[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; addr[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; addr[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; addr[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; addr[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; addr[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; addr[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; be_n[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; be_n[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; be_n[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; be_n[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; data_in[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; data_in[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; data_in[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; data_in[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; data_in[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; data_in[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; data_in[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; data_in[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; data_in[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; data_in[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; data_in[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; data_in[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; data_in[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; data_in[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; data_in[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; data_in[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; re                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; re                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; we                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; we                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; addr[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; addr[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; addr[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; addr[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; addr[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; addr[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; addr[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; addr[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; addr[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; addr[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; addr[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; addr[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; be_n[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; be_n[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; be_n[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; be_n[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; c|m|waiting|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; c|m|waiting|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; c|m|waiting~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; c|m|waiting~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; c|m|waiting~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; c|m|waiting~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; data_in[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; data_in[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; data_in[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; data_in[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; data_in[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; data_in[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; data_in[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; data_in[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; data_in[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; data_in[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; data_in[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; data_in[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; data_in[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; data_in[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; data_in[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; data_in[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; re|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; re|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; we|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; we|clk                       ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sram_controller:c|core:m|valid'                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[7]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; c|m|valid|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; c|m|valid|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; c|m|valid~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; c|m|valid~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; c|m|valid~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; c|m|valid~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[7]|clk            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[0]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[10]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[11]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[12]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[13]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[1]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[2]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[3]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[4]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[5]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[6]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[7]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[8]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[9]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|cur_state[1] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|cur_state[2] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|cur_state[3] ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[0]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[10]  ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[11]  ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[12]  ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[13]  ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[1]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[2]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[3]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[4]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[5]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[6]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[7]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[8]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[9]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|cur_state[1] ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|cur_state[2] ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|cur_state[3] ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; a|altpll_component|pll|clk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; a|altpll_component|pll|inclk[0]       ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[0]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[10]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[11]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[12]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[13]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[1]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[2]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[3]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[4]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[5]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[6]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[7]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[8]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[9]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|cur_state[0]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|cur_state[1]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|cur_state[2]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|cur_state[3]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; a|altpll_component|pll|clk[0]         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; a|altpll_component|pll|inclk[0]       ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[0]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[10]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[11]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[12]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[13]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[1]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[2]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[3]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[4]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[5]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[6]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[7]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[8]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[9]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|cur_state[0]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|cur_state[1]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|cur_state[2]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|cur_state[3]|clk                  ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                              ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; KEY[*]      ; CLOCK_27                         ; 8.586  ; 8.586  ; Rise       ; CLOCK_27                         ;
;  KEY[1]     ; CLOCK_27                         ; 8.586  ; 8.586  ; Rise       ; CLOCK_27                         ;
; DRAM_DQ[*]  ; sram_controller:c|core:m|valid   ; 3.147  ; 3.147  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[0] ; sram_controller:c|core:m|valid   ; 2.614  ; 2.614  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[1] ; sram_controller:c|core:m|valid   ; 2.951  ; 2.951  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[2] ; sram_controller:c|core:m|valid   ; 2.958  ; 2.958  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[3] ; sram_controller:c|core:m|valid   ; 3.066  ; 3.066  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[4] ; sram_controller:c|core:m|valid   ; 3.147  ; 3.147  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[5] ; sram_controller:c|core:m|valid   ; 2.920  ; 2.920  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[6] ; sram_controller:c|core:m|valid   ; 2.965  ; 2.965  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[7] ; sram_controller:c|core:m|valid   ; 2.629  ; 2.629  ; Rise       ; sram_controller:c|core:m|valid   ;
; KEY[*]      ; sram_controller:c|core:m|waiting ; 7.446  ; 7.446  ; Fall       ; sram_controller:c|core:m|waiting ;
;  KEY[0]     ; sram_controller:c|core:m|waiting ; 7.446  ; 7.446  ; Fall       ; sram_controller:c|core:m|waiting ;
; SW[*]       ; sram_controller:c|core:m|waiting ; 5.280  ; 5.280  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[0]      ; sram_controller:c|core:m|waiting ; 0.234  ; 0.234  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[1]      ; sram_controller:c|core:m|waiting ; 0.504  ; 0.504  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[2]      ; sram_controller:c|core:m|waiting ; 0.092  ; 0.092  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[3]      ; sram_controller:c|core:m|waiting ; -0.360 ; -0.360 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[4]      ; sram_controller:c|core:m|waiting ; -0.627 ; -0.627 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[5]      ; sram_controller:c|core:m|waiting ; -0.486 ; -0.486 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[6]      ; sram_controller:c|core:m|waiting ; -0.647 ; -0.647 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[7]      ; sram_controller:c|core:m|waiting ; -0.088 ; -0.088 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[8]      ; sram_controller:c|core:m|waiting ; -0.002 ; -0.002 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[9]      ; sram_controller:c|core:m|waiting ; 0.080  ; 0.080  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[10]     ; sram_controller:c|core:m|waiting ; -1.052 ; -1.052 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[11]     ; sram_controller:c|core:m|waiting ; -1.081 ; -1.081 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[12]     ; sram_controller:c|core:m|waiting ; -1.023 ; -1.023 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[13]     ; sram_controller:c|core:m|waiting ; 2.543  ; 2.543  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[14]     ; sram_controller:c|core:m|waiting ; 5.280  ; 5.280  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[15]     ; sram_controller:c|core:m|waiting ; 5.004  ; 5.004  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[16]     ; sram_controller:c|core:m|waiting ; 2.605  ; 2.605  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[17]     ; sram_controller:c|core:m|waiting ; 2.603  ; 2.603  ; Fall       ; sram_controller:c|core:m|waiting ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; KEY[*]      ; CLOCK_27                         ; -4.056 ; -4.056 ; Rise       ; CLOCK_27                         ;
;  KEY[1]     ; CLOCK_27                         ; -4.056 ; -4.056 ; Rise       ; CLOCK_27                         ;
; DRAM_DQ[*]  ; sram_controller:c|core:m|valid   ; -2.384 ; -2.384 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[0] ; sram_controller:c|core:m|valid   ; -2.384 ; -2.384 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[1] ; sram_controller:c|core:m|valid   ; -2.721 ; -2.721 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[2] ; sram_controller:c|core:m|valid   ; -2.728 ; -2.728 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[3] ; sram_controller:c|core:m|valid   ; -2.836 ; -2.836 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[4] ; sram_controller:c|core:m|valid   ; -2.917 ; -2.917 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[5] ; sram_controller:c|core:m|valid   ; -2.690 ; -2.690 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[6] ; sram_controller:c|core:m|valid   ; -2.735 ; -2.735 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[7] ; sram_controller:c|core:m|valid   ; -2.399 ; -2.399 ; Rise       ; sram_controller:c|core:m|valid   ;
; KEY[*]      ; sram_controller:c|core:m|waiting ; -4.266 ; -4.266 ; Fall       ; sram_controller:c|core:m|waiting ;
;  KEY[0]     ; sram_controller:c|core:m|waiting ; -4.266 ; -4.266 ; Fall       ; sram_controller:c|core:m|waiting ;
; SW[*]       ; sram_controller:c|core:m|waiting ; 1.311  ; 1.311  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[0]      ; sram_controller:c|core:m|waiting ; -0.004 ; -0.004 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[1]      ; sram_controller:c|core:m|waiting ; -0.274 ; -0.274 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[2]      ; sram_controller:c|core:m|waiting ; 0.138  ; 0.138  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[3]      ; sram_controller:c|core:m|waiting ; 0.590  ; 0.590  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[4]      ; sram_controller:c|core:m|waiting ; 0.857  ; 0.857  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[5]      ; sram_controller:c|core:m|waiting ; 0.716  ; 0.716  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[6]      ; sram_controller:c|core:m|waiting ; 0.877  ; 0.877  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[7]      ; sram_controller:c|core:m|waiting ; 0.318  ; 0.318  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[8]      ; sram_controller:c|core:m|waiting ; 0.232  ; 0.232  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[9]      ; sram_controller:c|core:m|waiting ; 0.150  ; 0.150  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[10]     ; sram_controller:c|core:m|waiting ; 1.282  ; 1.282  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[11]     ; sram_controller:c|core:m|waiting ; 1.311  ; 1.311  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[12]     ; sram_controller:c|core:m|waiting ; 1.253  ; 1.253  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[13]     ; sram_controller:c|core:m|waiting ; -2.313 ; -2.313 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[14]     ; sram_controller:c|core:m|waiting ; -5.050 ; -5.050 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[15]     ; sram_controller:c|core:m|waiting ; -4.774 ; -4.774 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[16]     ; sram_controller:c|core:m|waiting ; -2.375 ; -2.375 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[17]     ; sram_controller:c|core:m|waiting ; -2.373 ; -2.373 ; Fall       ; sram_controller:c|core:m|waiting ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+----------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port      ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+----------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; DRAM_CKE       ; CLOCK_27                              ; 12.156 ; 12.156 ; Rise       ; CLOCK_27                              ;
; DRAM_CS_N      ; CLOCK_27                              ; 11.952 ; 11.952 ; Rise       ; CLOCK_27                              ;
; DRAM_CLK       ; CLOCK_27                              ; -0.163 ;        ; Rise       ; a|altpll_component|pll|clk[0]         ;
; DRAM_CLK       ; CLOCK_27                              ;        ; -0.163 ; Fall       ; a|altpll_component|pll|clk[0]         ;
; DRAM_ADDR[*]   ; sram_controller:c|core:m|cur_state[0] ; 10.189 ; 10.189 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[0]  ; sram_controller:c|core:m|cur_state[0] ; 10.153 ; 10.153 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[1]  ; sram_controller:c|core:m|cur_state[0] ; 10.189 ; 10.189 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[2]  ; sram_controller:c|core:m|cur_state[0] ; 10.181 ; 10.181 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[3]  ; sram_controller:c|core:m|cur_state[0] ; 9.933  ; 9.933  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[4]  ; sram_controller:c|core:m|cur_state[0] ; 9.936  ; 9.936  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[5]  ; sram_controller:c|core:m|cur_state[0] ; 9.938  ; 9.938  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[9]  ; sram_controller:c|core:m|cur_state[0] ; 9.555  ; 9.555  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[10] ; sram_controller:c|core:m|cur_state[0] ; 10.055 ; 10.055 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CAS_N     ; sram_controller:c|core:m|cur_state[0] ; 10.679 ; 10.679 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CKE       ; sram_controller:c|core:m|cur_state[0] ; 7.726  ; 7.418  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CS_N      ; sram_controller:c|core:m|cur_state[0] ; 7.522  ; 7.214  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_DQ[*]     ; sram_controller:c|core:m|cur_state[0] ; 9.494  ; 9.494  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[8]    ; sram_controller:c|core:m|cur_state[0] ; 9.192  ; 9.192  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[9]    ; sram_controller:c|core:m|cur_state[0] ; 9.222  ; 9.222  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[10]   ; sram_controller:c|core:m|cur_state[0] ; 9.222  ; 9.222  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[11]   ; sram_controller:c|core:m|cur_state[0] ; 9.220  ; 9.220  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[12]   ; sram_controller:c|core:m|cur_state[0] ; 9.220  ; 9.220  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[13]   ; sram_controller:c|core:m|cur_state[0] ; 9.230  ; 9.230  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[14]   ; sram_controller:c|core:m|cur_state[0] ; 9.230  ; 9.230  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[15]   ; sram_controller:c|core:m|cur_state[0] ; 9.494  ; 9.494  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_LDQM      ; sram_controller:c|core:m|cur_state[0] ; 11.187 ; 11.187 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_RAS_N     ; sram_controller:c|core:m|cur_state[0] ; 10.676 ; 10.676 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_UDQM      ; sram_controller:c|core:m|cur_state[0] ; 10.929 ; 10.929 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_WE_N      ; sram_controller:c|core:m|cur_state[0] ; 10.814 ; 10.814 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_ADDR[*]   ; sram_controller:c|core:m|cur_state[0] ; 9.881  ; 9.881  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[0]  ; sram_controller:c|core:m|cur_state[0] ; 9.845  ; 9.845  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[1]  ; sram_controller:c|core:m|cur_state[0] ; 9.881  ; 9.881  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[2]  ; sram_controller:c|core:m|cur_state[0] ; 9.873  ; 9.873  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[3]  ; sram_controller:c|core:m|cur_state[0] ; 9.625  ; 9.625  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[4]  ; sram_controller:c|core:m|cur_state[0] ; 9.628  ; 9.628  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[5]  ; sram_controller:c|core:m|cur_state[0] ; 9.630  ; 9.630  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[9]  ; sram_controller:c|core:m|cur_state[0] ; 9.247  ; 9.247  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[10] ; sram_controller:c|core:m|cur_state[0] ; 9.747  ; 9.747  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CAS_N     ; sram_controller:c|core:m|cur_state[0] ; 10.371 ; 10.371 ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CKE       ; sram_controller:c|core:m|cur_state[0] ; 7.418  ; 7.726  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CS_N      ; sram_controller:c|core:m|cur_state[0] ; 7.214  ; 7.522  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_LDQM      ; sram_controller:c|core:m|cur_state[0] ; 10.879 ; 10.879 ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_RAS_N     ; sram_controller:c|core:m|cur_state[0] ; 10.368 ; 10.368 ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_UDQM      ; sram_controller:c|core:m|cur_state[0] ; 10.621 ; 10.621 ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_WE_N      ; sram_controller:c|core:m|cur_state[0] ; 10.506 ; 10.506 ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; LEDG[*]        ; sram_controller:c|core:m|valid        ; 10.009 ; 10.009 ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[0]       ; sram_controller:c|core:m|valid        ; 8.548  ; 8.548  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[1]       ; sram_controller:c|core:m|valid        ; 9.384  ; 9.384  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[2]       ; sram_controller:c|core:m|valid        ; 9.789  ; 9.789  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[3]       ; sram_controller:c|core:m|valid        ; 10.009 ; 10.009 ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[4]       ; sram_controller:c|core:m|valid        ; 8.483  ; 8.483  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[5]       ; sram_controller:c|core:m|valid        ; 9.082  ; 9.082  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[6]       ; sram_controller:c|core:m|valid        ; 9.808  ; 9.808  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[7]       ; sram_controller:c|core:m|valid        ; 8.369  ; 8.369  ; Rise       ; sram_controller:c|core:m|valid        ;
; DRAM_CKE       ; sram_controller:c|core:m|waiting      ; 7.392  ; 7.392  ; Fall       ; sram_controller:c|core:m|waiting      ;
; DRAM_CS_N      ; sram_controller:c|core:m|waiting      ; 7.359  ; 7.359  ; Fall       ; sram_controller:c|core:m|waiting      ;
; DRAM_DQ[*]     ; sram_controller:c|core:m|waiting      ; 7.541  ; 7.541  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[0]    ; sram_controller:c|core:m|waiting      ; 7.482  ; 7.482  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[1]    ; sram_controller:c|core:m|waiting      ; 7.511  ; 7.511  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[2]    ; sram_controller:c|core:m|waiting      ; 7.508  ; 7.508  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[3]    ; sram_controller:c|core:m|waiting      ; 7.207  ; 7.207  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[4]    ; sram_controller:c|core:m|waiting      ; 7.210  ; 7.210  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[5]    ; sram_controller:c|core:m|waiting      ; 7.211  ; 7.211  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[6]    ; sram_controller:c|core:m|waiting      ; 7.209  ; 7.209  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[7]    ; sram_controller:c|core:m|waiting      ; 7.541  ; 7.541  ; Fall       ; sram_controller:c|core:m|waiting      ;
; LEDR[*]        ; sram_controller:c|core:m|waiting      ; 9.589  ; 9.589  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[14]      ; sram_controller:c|core:m|waiting      ; 7.387  ; 7.387  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[15]      ; sram_controller:c|core:m|waiting      ; 7.777  ; 7.777  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[16]      ; sram_controller:c|core:m|waiting      ; 9.589  ; 9.589  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[17]      ; sram_controller:c|core:m|waiting      ; 9.177  ; 9.177  ; Fall       ; sram_controller:c|core:m|waiting      ;
+----------------+---------------------------------------+--------+--------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+----------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port      ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+----------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; DRAM_CKE       ; CLOCK_27                              ; 10.228 ; 10.228 ; Rise       ; CLOCK_27                              ;
; DRAM_CS_N      ; CLOCK_27                              ; 10.456 ; 10.456 ; Rise       ; CLOCK_27                              ;
; DRAM_CLK       ; CLOCK_27                              ; -0.163 ;        ; Rise       ; a|altpll_component|pll|clk[0]         ;
; DRAM_CLK       ; CLOCK_27                              ;        ; -0.163 ; Fall       ; a|altpll_component|pll|clk[0]         ;
; DRAM_ADDR[*]   ; sram_controller:c|core:m|cur_state[0] ; 8.844  ; 8.844  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[0]  ; sram_controller:c|core:m|cur_state[0] ; 9.442  ; 9.442  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[1]  ; sram_controller:c|core:m|cur_state[0] ; 9.478  ; 9.478  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[2]  ; sram_controller:c|core:m|cur_state[0] ; 9.470  ; 9.470  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[3]  ; sram_controller:c|core:m|cur_state[0] ; 9.222  ; 9.222  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[4]  ; sram_controller:c|core:m|cur_state[0] ; 9.225  ; 9.225  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[5]  ; sram_controller:c|core:m|cur_state[0] ; 9.227  ; 9.227  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[9]  ; sram_controller:c|core:m|cur_state[0] ; 8.844  ; 8.844  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[10] ; sram_controller:c|core:m|cur_state[0] ; 9.344  ; 9.344  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CAS_N     ; sram_controller:c|core:m|cur_state[0] ; 9.968  ; 9.968  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CKE       ; sram_controller:c|core:m|cur_state[0] ; 6.159  ; 6.159  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CS_N      ; sram_controller:c|core:m|cur_state[0] ; 6.773  ; 6.703  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_DQ[*]     ; sram_controller:c|core:m|cur_state[0] ; 9.192  ; 9.192  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[8]    ; sram_controller:c|core:m|cur_state[0] ; 9.192  ; 9.192  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[9]    ; sram_controller:c|core:m|cur_state[0] ; 9.222  ; 9.222  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[10]   ; sram_controller:c|core:m|cur_state[0] ; 9.222  ; 9.222  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[11]   ; sram_controller:c|core:m|cur_state[0] ; 9.220  ; 9.220  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[12]   ; sram_controller:c|core:m|cur_state[0] ; 9.220  ; 9.220  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[13]   ; sram_controller:c|core:m|cur_state[0] ; 9.230  ; 9.230  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[14]   ; sram_controller:c|core:m|cur_state[0] ; 9.230  ; 9.230  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[15]   ; sram_controller:c|core:m|cur_state[0] ; 9.494  ; 9.494  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_LDQM      ; sram_controller:c|core:m|cur_state[0] ; 10.184 ; 10.184 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_RAS_N     ; sram_controller:c|core:m|cur_state[0] ; 9.965  ; 9.965  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_UDQM      ; sram_controller:c|core:m|cur_state[0] ; 9.926  ; 9.926  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_WE_N      ; sram_controller:c|core:m|cur_state[0] ; 10.103 ; 10.103 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_ADDR[*]   ; sram_controller:c|core:m|cur_state[0] ; 8.736  ; 8.736  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[0]  ; sram_controller:c|core:m|cur_state[0] ; 9.334  ; 9.334  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[1]  ; sram_controller:c|core:m|cur_state[0] ; 9.370  ; 9.370  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[2]  ; sram_controller:c|core:m|cur_state[0] ; 9.362  ; 9.362  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[3]  ; sram_controller:c|core:m|cur_state[0] ; 9.114  ; 9.114  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[4]  ; sram_controller:c|core:m|cur_state[0] ; 9.117  ; 9.117  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[5]  ; sram_controller:c|core:m|cur_state[0] ; 9.119  ; 9.119  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[9]  ; sram_controller:c|core:m|cur_state[0] ; 8.736  ; 8.736  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[10] ; sram_controller:c|core:m|cur_state[0] ; 9.236  ; 9.236  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CAS_N     ; sram_controller:c|core:m|cur_state[0] ; 9.860  ; 9.860  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CKE       ; sram_controller:c|core:m|cur_state[0] ; 6.159  ; 6.159  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CS_N      ; sram_controller:c|core:m|cur_state[0] ; 6.703  ; 6.773  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_LDQM      ; sram_controller:c|core:m|cur_state[0] ; 10.185 ; 10.185 ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_RAS_N     ; sram_controller:c|core:m|cur_state[0] ; 9.857  ; 9.857  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_UDQM      ; sram_controller:c|core:m|cur_state[0] ; 9.927  ; 9.927  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_WE_N      ; sram_controller:c|core:m|cur_state[0] ; 9.995  ; 9.995  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; LEDG[*]        ; sram_controller:c|core:m|valid        ; 8.369  ; 8.369  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[0]       ; sram_controller:c|core:m|valid        ; 8.548  ; 8.548  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[1]       ; sram_controller:c|core:m|valid        ; 9.384  ; 9.384  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[2]       ; sram_controller:c|core:m|valid        ; 9.789  ; 9.789  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[3]       ; sram_controller:c|core:m|valid        ; 10.009 ; 10.009 ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[4]       ; sram_controller:c|core:m|valid        ; 8.483  ; 8.483  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[5]       ; sram_controller:c|core:m|valid        ; 9.082  ; 9.082  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[6]       ; sram_controller:c|core:m|valid        ; 9.808  ; 9.808  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[7]       ; sram_controller:c|core:m|valid        ; 8.369  ; 8.369  ; Rise       ; sram_controller:c|core:m|valid        ;
; DRAM_CKE       ; sram_controller:c|core:m|waiting      ; 7.246  ; 7.246  ; Fall       ; sram_controller:c|core:m|waiting      ;
; DRAM_CS_N      ; sram_controller:c|core:m|waiting      ; 7.213  ; 7.213  ; Fall       ; sram_controller:c|core:m|waiting      ;
; DRAM_DQ[*]     ; sram_controller:c|core:m|waiting      ; 7.207  ; 7.207  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[0]    ; sram_controller:c|core:m|waiting      ; 7.482  ; 7.482  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[1]    ; sram_controller:c|core:m|waiting      ; 7.511  ; 7.511  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[2]    ; sram_controller:c|core:m|waiting      ; 7.508  ; 7.508  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[3]    ; sram_controller:c|core:m|waiting      ; 7.207  ; 7.207  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[4]    ; sram_controller:c|core:m|waiting      ; 7.210  ; 7.210  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[5]    ; sram_controller:c|core:m|waiting      ; 7.211  ; 7.211  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[6]    ; sram_controller:c|core:m|waiting      ; 7.209  ; 7.209  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[7]    ; sram_controller:c|core:m|waiting      ; 7.541  ; 7.541  ; Fall       ; sram_controller:c|core:m|waiting      ;
; LEDR[*]        ; sram_controller:c|core:m|waiting      ; 7.387  ; 7.387  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[14]      ; sram_controller:c|core:m|waiting      ; 7.387  ; 7.387  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[15]      ; sram_controller:c|core:m|waiting      ; 7.777  ; 7.777  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[16]      ; sram_controller:c|core:m|waiting      ; 9.589  ; 9.589  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[17]      ; sram_controller:c|core:m|waiting      ; 9.177  ; 9.177  ; Fall       ; sram_controller:c|core:m|waiting      ;
+----------------+---------------------------------------+--------+--------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                     ;
+-------------+---------------------------------------+-------+------+------------+---------------------------------------+
; Data Port   ; Clock Port                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+-------------+---------------------------------------+-------+------+------------+---------------------------------------+
; DRAM_DQ[*]  ; sram_controller:c|core:m|cur_state[0] ; 9.063 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[0] ; sram_controller:c|core:m|cur_state[0] ; 9.063 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[1] ; sram_controller:c|core:m|cur_state[0] ; 9.093 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[2] ; sram_controller:c|core:m|cur_state[0] ; 9.093 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[3] ; sram_controller:c|core:m|cur_state[0] ; 9.093 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[4] ; sram_controller:c|core:m|cur_state[0] ; 9.093 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[5] ; sram_controller:c|core:m|cur_state[0] ; 9.093 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[6] ; sram_controller:c|core:m|cur_state[0] ; 9.093 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[7] ; sram_controller:c|core:m|cur_state[0] ; 9.136 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
+-------------+---------------------------------------+-------+------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                             ;
+-------------+---------------------------------------+-------+------+------------+---------------------------------------+
; Data Port   ; Clock Port                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+-------------+---------------------------------------+-------+------+------------+---------------------------------------+
; DRAM_DQ[*]  ; sram_controller:c|core:m|cur_state[0] ; 9.063 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[0] ; sram_controller:c|core:m|cur_state[0] ; 9.063 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[1] ; sram_controller:c|core:m|cur_state[0] ; 9.093 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[2] ; sram_controller:c|core:m|cur_state[0] ; 9.093 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[3] ; sram_controller:c|core:m|cur_state[0] ; 9.093 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[4] ; sram_controller:c|core:m|cur_state[0] ; 9.093 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[5] ; sram_controller:c|core:m|cur_state[0] ; 9.093 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[6] ; sram_controller:c|core:m|cur_state[0] ; 9.093 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[7] ; sram_controller:c|core:m|cur_state[0] ; 9.136 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
+-------------+---------------------------------------+-------+------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                             ;
+-------------+---------------------------------------+-----------+-----------+------------+---------------------------------------+
; Data Port   ; Clock Port                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+-------------+---------------------------------------+-----------+-----------+------------+---------------------------------------+
; DRAM_DQ[*]  ; sram_controller:c|core:m|cur_state[0] ; 9.063     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[0] ; sram_controller:c|core:m|cur_state[0] ; 9.063     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[1] ; sram_controller:c|core:m|cur_state[0] ; 9.093     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[2] ; sram_controller:c|core:m|cur_state[0] ; 9.093     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[3] ; sram_controller:c|core:m|cur_state[0] ; 9.093     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[4] ; sram_controller:c|core:m|cur_state[0] ; 9.093     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[5] ; sram_controller:c|core:m|cur_state[0] ; 9.093     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[6] ; sram_controller:c|core:m|cur_state[0] ; 9.093     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[7] ; sram_controller:c|core:m|cur_state[0] ; 9.136     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
+-------------+---------------------------------------+-----------+-----------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                     ;
+-------------+---------------------------------------+-----------+-----------+------------+---------------------------------------+
; Data Port   ; Clock Port                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+-------------+---------------------------------------+-----------+-----------+------------+---------------------------------------+
; DRAM_DQ[*]  ; sram_controller:c|core:m|cur_state[0] ; 9.063     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[0] ; sram_controller:c|core:m|cur_state[0] ; 9.063     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[1] ; sram_controller:c|core:m|cur_state[0] ; 9.093     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[2] ; sram_controller:c|core:m|cur_state[0] ; 9.093     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[3] ; sram_controller:c|core:m|cur_state[0] ; 9.093     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[4] ; sram_controller:c|core:m|cur_state[0] ; 9.093     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[5] ; sram_controller:c|core:m|cur_state[0] ; 9.093     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[6] ; sram_controller:c|core:m|cur_state[0] ; 9.093     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[7] ; sram_controller:c|core:m|cur_state[0] ; 9.136     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
+-------------+---------------------------------------+-----------+-----------+------------+---------------------------------------+


+----------------------------------------------------------------+
; Fast Model Setup Summary                                       ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; sram_controller:c|core:m|cur_state[0] ; -3.757 ; -32.703       ;
; CLOCK_27                              ; 0.617  ; 0.000         ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast Model Hold Summary                                        ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; CLOCK_27                              ; -2.111 ; -23.445       ;
; sram_controller:c|core:m|cur_state[0] ; -2.059 ; -25.939       ;
+---------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                         ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; sram_controller:c|core:m|waiting      ; -0.500 ; -18.000       ;
; sram_controller:c|core:m|valid        ; -0.500 ; -8.000        ;
; sram_controller:c|core:m|cur_state[0] ; 0.060  ; 0.000         ;
; CLOCK_27                              ; 17.518 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sram_controller:c|core:m|cur_state[0]'                                                                                                                                         ;
+--------+---------------------------------------+--------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                          ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; -3.757 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|waiting                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.459     ; 1.395      ;
; -3.756 ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|core:m|waiting                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.576     ; 1.277      ;
; -3.725 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|waiting                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.576     ; 1.246      ;
; -3.722 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|waiting                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.459     ; 1.360      ;
; -3.698 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|waiting                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.463     ; 1.332      ;
; -3.682 ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|core:m|waiting                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.459     ; 1.320      ;
; -3.666 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|waiting                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.571     ; 1.192      ;
; -3.664 ; sram_controller:c|core:m|counter[5]   ; sram_controller:c|core:m|waiting                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.463     ; 1.298      ;
; -3.659 ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|core:m|waiting                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.459     ; 1.297      ;
; -3.652 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|waiting                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.576     ; 1.173      ;
; -3.635 ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|core:m|waiting                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.459     ; 1.273      ;
; -3.625 ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|waiting                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.459     ; 1.263      ;
; -3.609 ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|waiting                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.459     ; 1.247      ;
; -3.593 ; sram_controller:c|core:m|counter[8]   ; sram_controller:c|core:m|waiting                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.463     ; 1.227      ;
; -3.507 ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|core:m|waiting                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.463     ; 1.141      ;
; -3.450 ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|core:m|waiting                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.463     ; 1.084      ;
; -3.380 ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|waiting                 ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.463     ; 1.014      ;
; -2.911 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|valid                   ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.492     ; 1.028      ;
; -2.846 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|valid                   ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.492     ; 0.963      ;
; -2.799 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|rd_incom                ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.535     ; 0.901      ;
; -2.795 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|rd_incom                ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.535     ; 0.897      ;
; -2.720 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|rd_incom                ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.530     ; 0.827      ;
; -2.699 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|valid                   ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; -1.487     ; 0.821      ;
; -1.879 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.770      ; 2.121      ;
; -1.851 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.798      ; 2.121      ;
; -1.814 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.770      ; 2.056      ;
; -1.802 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.791      ; 1.941      ;
; -1.797 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.791      ; 1.936      ;
; -1.794 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.908      ; 2.050      ;
; -1.786 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.798      ; 2.056      ;
; -1.778 ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.908      ; 2.034      ;
; -1.765 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.828      ; 1.941      ;
; -1.760 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.828      ; 1.936      ;
; -1.757 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.945      ; 2.050      ;
; -1.744 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.904      ; 1.996      ;
; -1.742 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[0] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.685      ; 2.025      ;
; -1.741 ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.945      ; 2.034      ;
; -1.737 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|we_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.821      ; 2.157      ;
; -1.736 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[2] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.686      ; 2.021      ;
; -1.733 ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.904      ; 1.985      ;
; -1.732 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.887      ; 2.091      ;
; -1.728 ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.908      ; 1.984      ;
; -1.722 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[4] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.703      ; 2.024      ;
; -1.719 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[3] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.703      ; 2.021      ;
; -1.718 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[1] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.704      ; 2.021      ;
; -1.716 ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.887      ; 2.075      ;
; -1.714 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[0] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.713      ; 2.025      ;
; -1.709 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|we_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.849      ; 2.157      ;
; -1.708 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[2] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.714      ; 2.021      ;
; -1.708 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[5] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.702      ; 2.024      ;
; -1.707 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.941      ; 1.996      ;
; -1.705 ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.908      ; 1.961      ;
; -1.704 ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.791      ; 1.843      ;
; -1.704 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.915      ; 2.091      ;
; -1.696 ; sram_controller:c|core:m|counter[5]   ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.904      ; 1.948      ;
; -1.696 ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.941      ; 1.985      ;
; -1.694 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[4] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.731      ; 2.024      ;
; -1.694 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|dqm[0]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.790      ; 2.012      ;
; -1.691 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[3] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.731      ; 2.021      ;
; -1.691 ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.945      ; 1.984      ;
; -1.690 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[1] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.732      ; 2.021      ;
; -1.688 ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.915      ; 2.075      ;
; -1.686 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|memory_interface:c|dqm[0]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.907      ; 2.121      ;
; -1.682 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.883      ; 2.037      ;
; -1.680 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|memory_interface:c|addr_out[5] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.730      ; 2.024      ;
; -1.677 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|addr_out[0] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.685      ; 1.960      ;
; -1.672 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|we_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.821      ; 2.092      ;
; -1.671 ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.908      ; 1.927      ;
; -1.671 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|addr_out[2] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.686      ; 1.956      ;
; -1.671 ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.883      ; 2.026      ;
; -1.670 ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|memory_interface:c|dqm[0]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.907      ; 2.105      ;
; -1.669 ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.770      ; 1.911      ;
; -1.668 ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.945      ; 1.961      ;
; -1.667 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.775      ; 1.914      ;
; -1.667 ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.828      ; 1.843      ;
; -1.667 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.887      ; 2.026      ;
; -1.666 ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.887      ; 2.025      ;
; -1.659 ; sram_controller:c|core:m|counter[5]   ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.941      ; 1.948      ;
; -1.658 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.908      ; 1.914      ;
; -1.657 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|dqm[0]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.827      ; 2.012      ;
; -1.657 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|addr_out[4] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.703      ; 1.959      ;
; -1.655 ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.908      ; 1.911      ;
; -1.654 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.911      ; 2.037      ;
; -1.654 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|addr_out[3] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.703      ; 1.956      ;
; -1.653 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|addr_out[1] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.704      ; 1.956      ;
; -1.649 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|addr_out[0] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.713      ; 1.960      ;
; -1.649 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|memory_interface:c|dqm[0]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.944      ; 2.121      ;
; -1.644 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|we_n        ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.849      ; 2.092      ;
; -1.643 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|addr_out[2] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.714      ; 1.956      ;
; -1.643 ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.911      ; 2.026      ;
; -1.643 ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|memory_interface:c|addr_out[5] ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.702      ; 1.959      ;
; -1.643 ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.887      ; 2.002      ;
; -1.641 ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.798      ; 1.911      ;
; -1.639 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.803      ; 1.914      ;
; -1.639 ; sram_controller:c|core:m|counter[8]   ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.904      ; 1.891      ;
; -1.639 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.915      ; 2.026      ;
; -1.638 ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.915      ; 2.025      ;
; -1.636 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|memory_interface:c|dqm[0]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.903      ; 2.067      ;
; -1.634 ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|memory_interface:c|dqm[1]      ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.945      ; 1.927      ;
; -1.634 ; sram_controller:c|core:m|counter[5]   ; sram_controller:c|memory_interface:c|cas_n       ; CLOCK_27     ; sram_controller:c|core:m|cur_state[0] ; 0.001        ; 0.883      ; 1.989      ;
+--------+---------------------------------------+--------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_27'                                                                                                                                                          ;
+--------+---------------------------------------+---------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; 0.617  ; we                                    ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.001        ; 1.566      ; 0.982      ;
; 0.706  ; re                                    ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.001        ; 1.566      ; 0.893      ;
; 0.712  ; we                                    ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.001        ; 1.566      ; 0.887      ;
; 0.734  ; we                                    ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.001        ; 1.566      ; 0.865      ;
; 0.761  ; we                                    ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.001        ; 1.561      ; 0.833      ;
; 0.769  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.072      ; 1.477      ;
; 0.769  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[5]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.072      ; 1.477      ;
; 0.769  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.072      ; 1.477      ;
; 0.769  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.072      ; 1.477      ;
; 0.769  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.072      ; 1.477      ;
; 0.769  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[8]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.072      ; 1.477      ;
; 0.769  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.072      ; 1.477      ;
; 0.769  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[5]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.072      ; 1.477      ;
; 0.769  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.072      ; 1.477      ;
; 0.769  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.072      ; 1.477      ;
; 0.769  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.072      ; 1.477      ;
; 0.769  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[8]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.072      ; 1.477      ;
; 0.854  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.068      ; 1.388      ;
; 0.854  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.068      ; 1.388      ;
; 0.854  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.068      ; 1.388      ;
; 0.854  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.068      ; 1.388      ;
; 0.854  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.068      ; 1.388      ;
; 0.854  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.068      ; 1.388      ;
; 0.854  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.068      ; 1.388      ;
; 0.854  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.068      ; 1.388      ;
; 0.854  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.068      ; 1.388      ;
; 0.854  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.068      ; 1.388      ;
; 0.854  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.068      ; 1.388      ;
; 0.854  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.068      ; 1.388      ;
; 0.854  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.068      ; 1.388      ;
; 0.854  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.068      ; 1.388      ;
; 0.859  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.180      ; 1.495      ;
; 0.859  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.180      ; 1.495      ;
; 0.868  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.185      ; 1.491      ;
; 0.868  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.185      ; 1.491      ;
; 0.880  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.185      ; 1.479      ;
; 0.880  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.185      ; 1.479      ;
; 0.952  ; re                                    ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.001        ; 1.566      ; 0.647      ;
; 0.954  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.185      ; 1.405      ;
; 0.954  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.185      ; 1.405      ;
; 1.036  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.185      ; 1.323      ;
; 1.036  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.001        ; 2.185      ; 1.323      ;
; 34.108 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[0]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.117     ; 2.844      ;
; 34.108 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[1]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.117     ; 2.844      ;
; 34.108 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[2]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.117     ; 2.844      ;
; 34.108 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[3]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.117     ; 2.844      ;
; 34.108 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.117     ; 2.844      ;
; 34.108 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.117     ; 2.844      ;
; 34.108 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.117     ; 2.844      ;
; 34.122 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[6]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 2.947      ;
; 34.140 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[0]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.112     ; 2.817      ;
; 34.140 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[1]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.112     ; 2.817      ;
; 34.140 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[2]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.112     ; 2.817      ;
; 34.140 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[3]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.112     ; 2.817      ;
; 34.140 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.112     ; 2.817      ;
; 34.140 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.112     ; 2.817      ;
; 34.140 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.112     ; 2.817      ;
; 34.154 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[6]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.005      ; 2.920      ;
; 34.201 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.113     ; 2.755      ;
; 34.201 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[5]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.113     ; 2.755      ;
; 34.201 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[7]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.113     ; 2.755      ;
; 34.201 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[9]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.113     ; 2.755      ;
; 34.201 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[11]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.113     ; 2.755      ;
; 34.201 ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|counter[8]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.113     ; 2.755      ;
; 34.205 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[0]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 2.864      ;
; 34.205 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[1]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 2.864      ;
; 34.205 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[2]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 2.864      ;
; 34.205 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[3]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 2.864      ;
; 34.205 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 2.864      ;
; 34.205 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 2.864      ;
; 34.205 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 2.864      ;
; 34.219 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[6]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.117      ; 2.967      ;
; 34.233 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.108     ; 2.728      ;
; 34.233 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[5]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.108     ; 2.728      ;
; 34.233 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[7]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.108     ; 2.728      ;
; 34.233 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[9]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.108     ; 2.728      ;
; 34.233 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[11]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.108     ; 2.728      ;
; 34.233 ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|counter[8]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.108     ; 2.728      ;
; 34.240 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[0]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 2.829      ;
; 34.240 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[1]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 2.829      ;
; 34.240 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[2]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 2.829      ;
; 34.240 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[3]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 2.829      ;
; 34.240 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 2.829      ;
; 34.240 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 2.829      ;
; 34.240 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.000      ; 2.829      ;
; 34.242 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.004      ; 2.831      ;
; 34.242 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[5]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.004      ; 2.831      ;
; 34.242 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[7]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.004      ; 2.831      ;
; 34.242 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[9]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.004      ; 2.831      ;
; 34.242 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[11]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.004      ; 2.831      ;
; 34.242 ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[8]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.004      ; 2.831      ;
; 34.254 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[6]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.117      ; 2.932      ;
; 34.264 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|counter[0]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.004     ; 2.801      ;
; 34.264 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|counter[1]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.004     ; 2.801      ;
; 34.264 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|counter[2]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.004     ; 2.801      ;
; 34.264 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|counter[3]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.004     ; 2.801      ;
; 34.264 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.004     ; 2.801      ;
; 34.264 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.004     ; 2.801      ;
; 34.264 ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; -0.004     ; 2.801      ;
; 34.277 ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 37.037       ; 0.004      ; 2.796      ;
+--------+---------------------------------------+---------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_27'                                                                                                                                                           ;
+--------+---------------------------------------+---------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -2.111 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.185      ; 0.367      ;
; -2.111 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.185      ; 0.367      ;
; -2.016 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.185      ; 0.462      ;
; -2.016 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.185      ; 0.462      ;
; -1.285 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.180      ; 1.188      ;
; -1.285 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.180      ; 1.188      ;
; -1.277 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.185      ; 1.201      ;
; -1.277 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.185      ; 1.201      ;
; -1.249 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.072      ; 1.116      ;
; -1.249 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[5]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.072      ; 1.116      ;
; -1.249 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.072      ; 1.116      ;
; -1.249 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.072      ; 1.116      ;
; -1.249 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.072      ; 1.116      ;
; -1.249 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[8]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.072      ; 1.116      ;
; -1.249 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.072      ; 1.116      ;
; -1.249 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[5]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.072      ; 1.116      ;
; -1.249 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.072      ; 1.116      ;
; -1.249 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.072      ; 1.116      ;
; -1.249 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.072      ; 1.116      ;
; -1.249 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[8]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.072      ; 1.116      ;
; -1.170 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.185      ; 1.308      ;
; -1.170 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.185      ; 1.308      ;
; -1.156 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.068      ; 1.205      ;
; -1.156 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.068      ; 1.205      ;
; -1.156 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.068      ; 1.205      ;
; -1.156 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.068      ; 1.205      ;
; -1.156 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.068      ; 1.205      ;
; -1.156 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.068      ; 1.205      ;
; -1.156 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.068      ; 1.205      ;
; -1.156 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.068      ; 1.205      ;
; -1.156 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.068      ; 1.205      ;
; -1.156 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.068      ; 1.205      ;
; -1.156 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.068      ; 1.205      ;
; -1.156 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.068      ; 1.205      ;
; -1.156 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.068      ; 1.205      ;
; -1.156 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27    ; 0.000        ; 2.068      ; 1.205      ;
; -1.071 ; re                                    ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.000        ; 1.566      ; 0.647      ;
; -0.880 ; we                                    ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.000        ; 1.561      ; 0.833      ;
; -0.853 ; we                                    ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.000        ; 1.566      ; 0.865      ;
; -0.831 ; we                                    ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.000        ; 1.566      ; 0.887      ;
; -0.825 ; re                                    ; sram_controller:c|core:m|cur_state[3] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.000        ; 1.566      ; 0.893      ;
; -0.736 ; we                                    ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|waiting      ; CLOCK_27    ; 0.000        ; 1.566      ; 0.982      ;
; 0.241  ; sram_controller:c|core:m|counter[13]  ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.393      ;
; 0.355  ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[1]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|counter[2]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|counter[0]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.509      ;
; 0.369  ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[3]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.522      ;
; 0.493  ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[2]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.645      ;
; 0.494  ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|counter[3]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|counter[1]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.647      ;
; 0.509  ; sram_controller:c|core:m|counter[12]  ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.661      ;
; 0.528  ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[3]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.680      ;
; 0.530  ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|counter[2]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.682      ;
; 0.544  ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.696      ;
; 0.565  ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|counter[3]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.717      ;
; 0.579  ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.583  ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.004     ; 0.731      ;
; 0.594  ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.004     ; 0.742      ;
; 0.618  ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.004     ; 0.766      ;
; 0.664  ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.004     ; 0.812      ;
; 0.699  ; sram_controller:c|core:m|counter[9]   ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.004     ; 0.847      ;
; 0.700  ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|core:m|cur_state[0] ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.852      ;
; 0.713  ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.004     ; 0.861      ;
; 0.779  ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.931      ;
; 0.783  ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.004     ; 0.931      ;
; 0.798  ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.950      ;
; 0.818  ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.004     ; 0.966      ;
; 0.832  ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 0.984      ;
; 0.835  ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|cur_state[2] ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.005      ; 0.992      ;
; 0.843  ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.004      ; 0.999      ;
; 0.849  ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.001      ;
; 0.859  ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|cur_state[2] ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.011      ;
; 0.862  ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.004      ; 1.018      ;
; 0.868  ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.020      ;
; 0.869  ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.021      ;
; 0.876  ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.028      ;
; 0.884  ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.036      ;
; 0.887  ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|core:m|counter[11]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.039      ;
; 0.896  ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.004      ; 1.052      ;
; 0.902  ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.054      ;
; 0.903  ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.055      ;
; 0.906  ; sram_controller:c|core:m|cur_state[2] ; sram_controller:c|core:m|cur_state[1] ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.005     ; 1.053      ;
; 0.915  ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.004     ; 1.063      ;
; 0.933  ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|counter[4]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.004      ; 1.089      ;
; 0.937  ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.089      ;
; 0.939  ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.091      ;
; 0.948  ; sram_controller:c|core:m|cur_state[1] ; sram_controller:c|core:m|cur_state[3] ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.005      ; 1.105      ;
; 0.951  ; sram_controller:c|core:m|counter[10]  ; sram_controller:c|core:m|counter[11]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.004      ; 1.107      ;
; 0.969  ; sram_controller:c|core:m|counter[6]   ; sram_controller:c|core:m|counter[10]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.117     ; 1.004      ;
; 0.974  ; sram_controller:c|core:m|counter[0]   ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.126      ;
; 0.976  ; sram_controller:c|core:m|counter[3]   ; sram_controller:c|core:m|counter[5]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.004      ; 1.132      ;
; 0.976  ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|counter[8]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.128      ;
; 0.984  ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|cur_state[1] ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.108      ; 1.244      ;
; 0.985  ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|core:m|counter[12]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.004     ; 1.133      ;
; 0.989  ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|core:m|counter[7]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.000      ; 1.141      ;
; 0.995  ; sram_controller:c|core:m|counter[2]   ; sram_controller:c|core:m|counter[5]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.004      ; 1.151      ;
; 1.020  ; sram_controller:c|core:m|counter[4]   ; sram_controller:c|core:m|counter[13]  ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; -0.004     ; 1.168      ;
; 1.029  ; sram_controller:c|core:m|counter[1]   ; sram_controller:c|core:m|counter[5]   ; CLOCK_27                              ; CLOCK_27    ; 0.000        ; 0.004      ; 1.185      ;
+--------+---------------------------------------+---------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sram_controller:c|core:m|cur_state[0]'                                                                                                                                                                    ;
+--------+---------------------------------------+---------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                           ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -2.059 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.416      ; 1.498      ;
; -2.057 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.415      ; 1.499      ;
; -2.022 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|w_ready                  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.642      ; 0.761      ;
; -1.936 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.293      ; 1.498      ;
; -1.934 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.292      ; 1.499      ;
; -1.845 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|ras_n        ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.282      ; 1.578      ;
; -1.835 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|cas_n        ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.282      ; 1.588      ;
; -1.834 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[9]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.142      ; 1.449      ;
; -1.798 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[10] ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.140      ; 1.483      ;
; -1.792 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[3]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.215      ; 1.564      ;
; -1.792 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[4]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.215      ; 1.564      ;
; -1.790 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[5]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.214      ; 1.565      ;
; -1.789 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[1]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.216      ; 1.568      ;
; -1.781 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|we_n         ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.333      ; 1.693      ;
; -1.774 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[2]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.198      ; 1.565      ;
; -1.771 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[0]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.197      ; 1.567      ;
; -1.722 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|ras_n        ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.159      ; 1.578      ;
; -1.712 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|cas_n        ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.159      ; 1.588      ;
; -1.711 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[9]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.019      ; 1.449      ;
; -1.675 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[10] ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.017      ; 1.483      ;
; -1.669 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[3]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.092      ; 1.564      ;
; -1.669 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[4]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.092      ; 1.564      ;
; -1.667 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[5]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.091      ; 1.565      ;
; -1.666 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[1]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.093      ; 1.568      ;
; -1.658 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|we_n         ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.210      ; 1.693      ;
; -1.651 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[2]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.075      ; 1.565      ;
; -1.648 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[0]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 3.074      ; 1.567      ;
; -1.559 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.416      ; 1.498      ;
; -1.557 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.415      ; 1.499      ;
; -1.522 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|w_ready                  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 2.642      ; 0.761      ;
; -1.436 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.293      ; 1.498      ;
; -1.434 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.292      ; 1.499      ;
; -1.404 ; re                                    ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.674      ; 1.270      ;
; -1.381 ; re                                    ; sram_controller:c|memory_interface:c|ras_n        ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.540      ; 1.159      ;
; -1.345 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|ras_n        ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.282      ; 1.578      ;
; -1.345 ; we                                    ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.674      ; 1.329      ;
; -1.335 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|cas_n        ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.282      ; 1.588      ;
; -1.334 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[9]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.142      ; 1.449      ;
; -1.332 ; re                                    ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.673      ; 1.341      ;
; -1.325 ; re                                    ; sram_controller:c|memory_interface:c|addr_out[9]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.400      ; 1.075      ;
; -1.322 ; we                                    ; sram_controller:c|memory_interface:c|ras_n        ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.540      ; 1.218      ;
; -1.315 ; re                                    ; sram_controller:c|memory_interface:c|we_n         ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.591      ; 1.276      ;
; -1.298 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[10] ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.140      ; 1.483      ;
; -1.292 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[3]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.215      ; 1.564      ;
; -1.292 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[4]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.215      ; 1.564      ;
; -1.290 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[5]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.214      ; 1.565      ;
; -1.289 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[1]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.216      ; 1.568      ;
; -1.281 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|we_n         ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.333      ; 1.693      ;
; -1.274 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[2]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.198      ; 1.565      ;
; -1.273 ; we                                    ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.673      ; 1.400      ;
; -1.271 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[0]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.197      ; 1.567      ;
; -1.266 ; we                                    ; sram_controller:c|memory_interface:c|addr_out[9]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.400      ; 1.134      ;
; -1.256 ; we                                    ; sram_controller:c|memory_interface:c|we_n         ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.591      ; 1.335      ;
; -1.229 ; re                                    ; sram_controller:c|memory_interface:c|cas_n        ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.540      ; 1.311      ;
; -1.222 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|ras_n        ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.159      ; 1.578      ;
; -1.212 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|cas_n        ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.159      ; 1.588      ;
; -1.211 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[9]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.019      ; 1.449      ;
; -1.175 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[10] ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.017      ; 1.483      ;
; -1.170 ; we                                    ; sram_controller:c|memory_interface:c|cas_n        ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 2.540      ; 1.370      ;
; -1.169 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[3]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.092      ; 1.564      ;
; -1.169 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[4]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.092      ; 1.564      ;
; -1.167 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[5]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.091      ; 1.565      ;
; -1.166 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[1]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.093      ; 1.568      ;
; -1.158 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|we_n         ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.210      ; 1.693      ;
; -1.151 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[2]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.075      ; 1.565      ;
; -1.148 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|memory_interface:c|addr_out[0]  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 3.074      ; 1.567      ;
; -1.027 ; re                                    ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 2.797      ; 1.270      ;
; -1.004 ; re                                    ; sram_controller:c|memory_interface:c|ras_n        ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 2.663      ; 1.159      ;
; -0.968 ; we                                    ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 2.797      ; 1.329      ;
; -0.955 ; re                                    ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 2.796      ; 1.341      ;
; -0.948 ; re                                    ; sram_controller:c|memory_interface:c|addr_out[9]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 2.523      ; 1.075      ;
; -0.945 ; we                                    ; sram_controller:c|memory_interface:c|ras_n        ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 2.663      ; 1.218      ;
; -0.938 ; re                                    ; sram_controller:c|memory_interface:c|we_n         ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 2.714      ; 1.276      ;
; -0.896 ; we                                    ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 2.796      ; 1.400      ;
; -0.889 ; we                                    ; sram_controller:c|memory_interface:c|addr_out[9]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 2.523      ; 1.134      ;
; -0.879 ; we                                    ; sram_controller:c|memory_interface:c|we_n         ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 2.714      ; 1.335      ;
; -0.852 ; re                                    ; sram_controller:c|memory_interface:c|cas_n        ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 2.663      ; 1.311      ;
; -0.793 ; we                                    ; sram_controller:c|memory_interface:c|cas_n        ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 2.663      ; 1.370      ;
; -0.591 ; be_n[1]                               ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 1.275      ; 0.684      ;
; -0.590 ; be_n[0]                               ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 1.274      ; 0.684      ;
; -0.576 ; addr[3]                               ; sram_controller:c|memory_interface:c|addr_out[3]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 1.064      ; 0.488      ;
; -0.576 ; addr[4]                               ; sram_controller:c|memory_interface:c|addr_out[4]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 1.064      ; 0.488      ;
; -0.575 ; addr[1]                               ; sram_controller:c|memory_interface:c|addr_out[1]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 1.065      ; 0.490      ;
; -0.574 ; addr[5]                               ; sram_controller:c|memory_interface:c|addr_out[5]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 1.063      ; 0.489      ;
; -0.559 ; addr[2]                               ; sram_controller:c|memory_interface:c|addr_out[2]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 1.047      ; 0.488      ;
; -0.555 ; addr[0]                               ; sram_controller:c|memory_interface:c|addr_out[0]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 1.046      ; 0.491      ;
; -0.214 ; be_n[1]                               ; sram_controller:c|memory_interface:c|dqm[1]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 1.398      ; 0.684      ;
; -0.213 ; be_n[0]                               ; sram_controller:c|memory_interface:c|dqm[0]       ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 1.397      ; 0.684      ;
; -0.199 ; addr[3]                               ; sram_controller:c|memory_interface:c|addr_out[3]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 1.187      ; 0.488      ;
; -0.199 ; addr[4]                               ; sram_controller:c|memory_interface:c|addr_out[4]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 1.187      ; 0.488      ;
; -0.198 ; addr[1]                               ; sram_controller:c|memory_interface:c|addr_out[1]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 1.188      ; 0.490      ;
; -0.197 ; addr[5]                               ; sram_controller:c|memory_interface:c|addr_out[5]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 1.186      ; 0.489      ;
; -0.182 ; addr[2]                               ; sram_controller:c|memory_interface:c|addr_out[2]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 1.170      ; 0.488      ;
; -0.178 ; addr[0]                               ; sram_controller:c|memory_interface:c|addr_out[0]  ; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; -0.500       ; 1.169      ; 0.491      ;
; 0.004  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|waiting                  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 0.609      ; 0.754      ;
; 0.007  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|rd_incom                 ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 0.650      ; 0.798      ;
; 0.059  ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27                              ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 1.344      ; 1.403      ;
; 0.061  ; sram_controller:c|core:m|counter[7]   ; sram_controller:c|memory_interface:c|dqm[0]       ; CLOCK_27                              ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 1.343      ; 1.404      ;
; 0.083  ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|valid                    ; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 0.693      ; 0.917      ;
; 0.129  ; sram_controller:c|core:m|counter[11]  ; sram_controller:c|memory_interface:c|dqm[1]       ; CLOCK_27                              ; sram_controller:c|core:m|cur_state[0] ; 0.000        ; 1.344      ; 1.473      ;
+--------+---------------------------------------+---------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sram_controller:c|core:m|waiting'                                                                       ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; addr[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; addr[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; addr[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; addr[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; addr[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; addr[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; addr[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; addr[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; addr[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; addr[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; addr[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; addr[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; be_n[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; be_n[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; be_n[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; be_n[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; data_in[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; data_in[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; data_in[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; data_in[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; data_in[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; data_in[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; data_in[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; data_in[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; data_in[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; data_in[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; data_in[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; data_in[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; data_in[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; data_in[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; data_in[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; data_in[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; re                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; re                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Fall       ; we                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Fall       ; we                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; addr[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; addr[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; addr[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; addr[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; addr[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; addr[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; addr[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; addr[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; addr[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; addr[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; addr[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; addr[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; be_n[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; be_n[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; be_n[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; be_n[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; c|m|waiting|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; c|m|waiting|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; c|m|waiting~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; c|m|waiting~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; c|m|waiting~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; c|m|waiting~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; data_in[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; data_in[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; data_in[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; data_in[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; data_in[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; data_in[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; data_in[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; data_in[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; data_in[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; data_in[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; data_in[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; data_in[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; data_in[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; data_in[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; data_in[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; data_in[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; re|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; re|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|waiting ; Rise       ; we|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|waiting ; Rise       ; we|clk                       ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sram_controller:c|core:m|valid'                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[7]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; c|m|valid|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; c|m|valid|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; c|m|valid~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; c|m|valid~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; c|m|valid~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; c|m|valid~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|valid ; Rise       ; data_out[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|valid ; Rise       ; data_out[7]|clk            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sram_controller:c|core:m|cur_state[0]'                                                                                           ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                            ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------------------+
; 0.060 ; 0.060        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|WideOr7~0clkctrl|inclk[0]                     ;
; 0.060 ; 0.060        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|WideOr7~0clkctrl|inclk[0]                     ;
; 0.060 ; 0.060        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|WideOr7~0clkctrl|outclk                       ;
; 0.060 ; 0.060        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|WideOr7~0clkctrl|outclk                       ;
; 0.060 ; 0.060        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|WideOr7~0|combout                             ;
; 0.060 ; 0.060        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|WideOr7~0|combout                             ;
; 0.060 ; 0.060        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|dqm[0]|datab                                  ;
; 0.060 ; 0.060        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|dqm[0]|datab                                  ;
; 0.060 ; 0.060        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|dqm[1]|datab                                  ;
; 0.060 ; 0.060        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|dqm[1]|datab                                  ;
; 0.060 ; 0.060        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|dqm[0]       ;
; 0.060 ; 0.060        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|dqm[0]       ;
; 0.060 ; 0.060        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|dqm[1]       ;
; 0.060 ; 0.060        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|dqm[1]       ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|Decoder0~0clkctrl|inclk[0]                    ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|Decoder0~0clkctrl|inclk[0]                    ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|Decoder0~0clkctrl|outclk                      ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|Decoder0~0clkctrl|outclk                      ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|Decoder0~0|combout                            ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|Decoder0~0|combout                            ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Decoder0~0|datad                              ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Decoder0~0|datad                              ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Mux12~0clkctrl|inclk[0]                       ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Mux12~0clkctrl|inclk[0]                       ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Mux12~0clkctrl|outclk                         ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Mux12~0clkctrl|outclk                         ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Mux12~0|combout                               ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Mux12~0|combout                               ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Mux12~0|datad                                 ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Mux12~0|datad                                 ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|WideOr7~0|datab                               ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|WideOr7~0|datab                               ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[0]|datac                             ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[0]|datac                             ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[10]|datad                            ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[10]|datad                            ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[1]|datac                             ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[1]|datac                             ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[2]|datac                             ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[2]|datac                             ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[3]|datac                             ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[3]|datac                             ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[4]|datac                             ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[4]|datac                             ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[5]|datac                             ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[5]|datac                             ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[9]|datad                             ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|addr_out[9]|datad                             ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|cas_n|datad                                   ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|cas_n|datad                                   ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|ras_n|datad                                   ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|ras_n|datad                                   ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|we_n|datac                                    ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|we_n|datac                                    ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|m|Mux2~4|combout                                ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|m|Mux2~4|combout                                ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[0]  ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[0]  ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[10] ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[10] ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[1]  ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[1]  ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[2]  ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[2]  ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[3]  ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[3]  ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[4]  ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[4]  ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[5]  ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[5]  ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[9]  ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|addr_out[9]  ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|cas_n        ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|cas_n        ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|ras_n        ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|ras_n        ;
; 0.201 ; 0.201        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|we_n         ;
; 0.201 ; 0.201        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; sram_controller:c|memory_interface:c|we_n         ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|WideOr7~0clkctrl|inclk[0]                     ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|WideOr7~0clkctrl|inclk[0]                     ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|WideOr7~0clkctrl|outclk                       ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|WideOr7~0clkctrl|outclk                       ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|WideOr7~0|combout                             ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|WideOr7~0|combout                             ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|dqm[0]|datab                                  ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|dqm[0]|datab                                  ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|dqm[1]|datab                                  ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|dqm[1]|datab                                  ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; sram_controller:c|memory_interface:c|dqm[0]       ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; sram_controller:c|memory_interface:c|dqm[0]       ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; sram_controller:c|memory_interface:c|dqm[1]       ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; sram_controller:c|memory_interface:c|dqm[1]       ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Decoder0~0clkctrl|inclk[0]                    ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Decoder0~0clkctrl|inclk[0]                    ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Decoder0~0clkctrl|outclk                      ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Decoder0~0clkctrl|outclk                      ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Decoder0~0|combout                            ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Fall       ; c|c|Decoder0~0|combout                            ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|Decoder0~0|datad                              ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; sram_controller:c|core:m|cur_state[0] ; Rise       ; c|c|Decoder0~0|datad                              ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[0]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[10]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[11]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[12]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[13]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[1]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[2]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[3]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[4]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[5]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[6]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[7]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[8]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[9]   ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|cur_state[1] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|cur_state[2] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|cur_state[3] ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[0]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[10]  ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[11]  ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[12]  ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[13]  ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[1]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[2]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[3]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[4]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[5]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[6]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[7]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[8]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|counter[9]   ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|cur_state[1] ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|cur_state[2] ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; sram_controller:c|core:m|cur_state[3] ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; a|altpll_component|pll|clk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; a|altpll_component|pll|inclk[0]       ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[0]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[10]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[11]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[12]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[13]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[1]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[2]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[3]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[4]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[5]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[6]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[7]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[8]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|counter[9]|clk                    ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|cur_state[0]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|cur_state[1]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|cur_state[2]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; c|m|cur_state[3]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; a|altpll_component|pll|clk[0]         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; a|altpll_component|pll|inclk[0]       ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[0]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[10]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[11]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[12]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[13]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[1]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[2]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[3]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[4]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[5]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[6]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[7]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[8]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|counter[9]|clk                    ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|cur_state[0]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|cur_state[1]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|cur_state[2]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; c|m|cur_state[3]|clk                  ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                              ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; KEY[*]      ; CLOCK_27                         ; 4.455  ; 4.455  ; Rise       ; CLOCK_27                         ;
;  KEY[1]     ; CLOCK_27                         ; 4.455  ; 4.455  ; Rise       ; CLOCK_27                         ;
; DRAM_DQ[*]  ; sram_controller:c|core:m|valid   ; 1.873  ; 1.873  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[0] ; sram_controller:c|core:m|valid   ; 1.569  ; 1.569  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[1] ; sram_controller:c|core:m|valid   ; 1.738  ; 1.738  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[2] ; sram_controller:c|core:m|valid   ; 1.759  ; 1.759  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[3] ; sram_controller:c|core:m|valid   ; 1.816  ; 1.816  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[4] ; sram_controller:c|core:m|valid   ; 1.873  ; 1.873  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[5] ; sram_controller:c|core:m|valid   ; 1.710  ; 1.710  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[6] ; sram_controller:c|core:m|valid   ; 1.741  ; 1.741  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[7] ; sram_controller:c|core:m|valid   ; 1.588  ; 1.588  ; Rise       ; sram_controller:c|core:m|valid   ;
; KEY[*]      ; sram_controller:c|core:m|waiting ; 4.308  ; 4.308  ; Fall       ; sram_controller:c|core:m|waiting ;
;  KEY[0]     ; sram_controller:c|core:m|waiting ; 4.308  ; 4.308  ; Fall       ; sram_controller:c|core:m|waiting ;
; SW[*]       ; sram_controller:c|core:m|waiting ; 3.083  ; 3.083  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[0]      ; sram_controller:c|core:m|waiting ; -0.003 ; -0.003 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[1]      ; sram_controller:c|core:m|waiting ; 0.121  ; 0.121  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[2]      ; sram_controller:c|core:m|waiting ; -0.107 ; -0.107 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[3]      ; sram_controller:c|core:m|waiting ; -0.396 ; -0.396 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[4]      ; sram_controller:c|core:m|waiting ; -0.505 ; -0.505 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[5]      ; sram_controller:c|core:m|waiting ; -0.440 ; -0.440 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[6]      ; sram_controller:c|core:m|waiting ; -0.506 ; -0.506 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[7]      ; sram_controller:c|core:m|waiting ; -0.180 ; -0.180 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[8]      ; sram_controller:c|core:m|waiting ; -0.130 ; -0.130 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[9]      ; sram_controller:c|core:m|waiting ; -0.095 ; -0.095 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[10]     ; sram_controller:c|core:m|waiting ; -0.730 ; -0.730 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[11]     ; sram_controller:c|core:m|waiting ; -0.752 ; -0.752 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[12]     ; sram_controller:c|core:m|waiting ; -0.711 ; -0.711 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[13]     ; sram_controller:c|core:m|waiting ; 1.511  ; 1.511  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[14]     ; sram_controller:c|core:m|waiting ; 3.083  ; 3.083  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[15]     ; sram_controller:c|core:m|waiting ; 2.962  ; 2.962  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[16]     ; sram_controller:c|core:m|waiting ; 1.566  ; 1.566  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[17]     ; sram_controller:c|core:m|waiting ; 1.565  ; 1.565  ; Fall       ; sram_controller:c|core:m|waiting ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; KEY[*]      ; CLOCK_27                         ; -2.338 ; -2.338 ; Rise       ; CLOCK_27                         ;
;  KEY[1]     ; CLOCK_27                         ; -2.338 ; -2.338 ; Rise       ; CLOCK_27                         ;
; DRAM_DQ[*]  ; sram_controller:c|core:m|valid   ; -1.449 ; -1.449 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[0] ; sram_controller:c|core:m|valid   ; -1.449 ; -1.449 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[1] ; sram_controller:c|core:m|valid   ; -1.618 ; -1.618 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[2] ; sram_controller:c|core:m|valid   ; -1.639 ; -1.639 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[3] ; sram_controller:c|core:m|valid   ; -1.696 ; -1.696 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[4] ; sram_controller:c|core:m|valid   ; -1.753 ; -1.753 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[5] ; sram_controller:c|core:m|valid   ; -1.590 ; -1.590 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[6] ; sram_controller:c|core:m|valid   ; -1.621 ; -1.621 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[7] ; sram_controller:c|core:m|valid   ; -1.468 ; -1.468 ; Rise       ; sram_controller:c|core:m|valid   ;
; KEY[*]      ; sram_controller:c|core:m|waiting ; -2.526 ; -2.526 ; Fall       ; sram_controller:c|core:m|waiting ;
;  KEY[0]     ; sram_controller:c|core:m|waiting ; -2.526 ; -2.526 ; Fall       ; sram_controller:c|core:m|waiting ;
; SW[*]       ; sram_controller:c|core:m|waiting ; 0.872  ; 0.872  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[0]      ; sram_controller:c|core:m|waiting ; 0.123  ; 0.123  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[1]      ; sram_controller:c|core:m|waiting ; -0.001 ; -0.001 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[2]      ; sram_controller:c|core:m|waiting ; 0.227  ; 0.227  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[3]      ; sram_controller:c|core:m|waiting ; 0.516  ; 0.516  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[4]      ; sram_controller:c|core:m|waiting ; 0.625  ; 0.625  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[5]      ; sram_controller:c|core:m|waiting ; 0.560  ; 0.560  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[6]      ; sram_controller:c|core:m|waiting ; 0.626  ; 0.626  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[7]      ; sram_controller:c|core:m|waiting ; 0.300  ; 0.300  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[8]      ; sram_controller:c|core:m|waiting ; 0.250  ; 0.250  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[9]      ; sram_controller:c|core:m|waiting ; 0.215  ; 0.215  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[10]     ; sram_controller:c|core:m|waiting ; 0.850  ; 0.850  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[11]     ; sram_controller:c|core:m|waiting ; 0.872  ; 0.872  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[12]     ; sram_controller:c|core:m|waiting ; 0.831  ; 0.831  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[13]     ; sram_controller:c|core:m|waiting ; -1.391 ; -1.391 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[14]     ; sram_controller:c|core:m|waiting ; -2.963 ; -2.963 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[15]     ; sram_controller:c|core:m|waiting ; -2.842 ; -2.842 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[16]     ; sram_controller:c|core:m|waiting ; -1.446 ; -1.446 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[17]     ; sram_controller:c|core:m|waiting ; -1.445 ; -1.445 ; Fall       ; sram_controller:c|core:m|waiting ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+----------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port      ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+----------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; DRAM_CKE       ; CLOCK_27                              ; 6.161  ; 6.161  ; Rise       ; CLOCK_27                              ;
; DRAM_CS_N      ; CLOCK_27                              ; 6.045  ; 6.045  ; Rise       ; CLOCK_27                              ;
; DRAM_CLK       ; CLOCK_27                              ; -1.622 ;        ; Rise       ; a|altpll_component|pll|clk[0]         ;
; DRAM_CLK       ; CLOCK_27                              ;        ; -1.622 ; Fall       ; a|altpll_component|pll|clk[0]         ;
; DRAM_ADDR[*]   ; sram_controller:c|core:m|cur_state[0] ; 5.056  ; 5.056  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[0]  ; sram_controller:c|core:m|cur_state[0] ; 5.029  ; 5.029  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[1]  ; sram_controller:c|core:m|cur_state[0] ; 5.056  ; 5.056  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[2]  ; sram_controller:c|core:m|cur_state[0] ; 5.056  ; 5.056  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[3]  ; sram_controller:c|core:m|cur_state[0] ; 4.959  ; 4.959  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[4]  ; sram_controller:c|core:m|cur_state[0] ; 4.961  ; 4.961  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[5]  ; sram_controller:c|core:m|cur_state[0] ; 4.947  ; 4.947  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[9]  ; sram_controller:c|core:m|cur_state[0] ; 4.778  ; 4.778  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[10] ; sram_controller:c|core:m|cur_state[0] ; 5.007  ; 5.007  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CAS_N     ; sram_controller:c|core:m|cur_state[0] ; 5.316  ; 5.316  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CKE       ; sram_controller:c|core:m|cur_state[0] ; 3.724  ; 3.601  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CS_N      ; sram_controller:c|core:m|cur_state[0] ; 3.608  ; 3.485  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_DQ[*]     ; sram_controller:c|core:m|cur_state[0] ; 4.573  ; 4.573  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[8]    ; sram_controller:c|core:m|cur_state[0] ; 4.438  ; 4.438  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[9]    ; sram_controller:c|core:m|cur_state[0] ; 4.468  ; 4.468  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[10]   ; sram_controller:c|core:m|cur_state[0] ; 4.468  ; 4.468  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[11]   ; sram_controller:c|core:m|cur_state[0] ; 4.466  ; 4.466  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[12]   ; sram_controller:c|core:m|cur_state[0] ; 4.466  ; 4.466  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[13]   ; sram_controller:c|core:m|cur_state[0] ; 4.476  ; 4.476  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[14]   ; sram_controller:c|core:m|cur_state[0] ; 4.476  ; 4.476  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[15]   ; sram_controller:c|core:m|cur_state[0] ; 4.573  ; 4.573  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_LDQM      ; sram_controller:c|core:m|cur_state[0] ; 5.555  ; 5.555  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_RAS_N     ; sram_controller:c|core:m|cur_state[0] ; 5.313  ; 5.313  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_UDQM      ; sram_controller:c|core:m|cur_state[0] ; 5.419  ; 5.419  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_WE_N      ; sram_controller:c|core:m|cur_state[0] ; 5.375  ; 5.375  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_ADDR[*]   ; sram_controller:c|core:m|cur_state[0] ; 4.933  ; 4.933  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[0]  ; sram_controller:c|core:m|cur_state[0] ; 4.906  ; 4.906  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[1]  ; sram_controller:c|core:m|cur_state[0] ; 4.933  ; 4.933  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[2]  ; sram_controller:c|core:m|cur_state[0] ; 4.933  ; 4.933  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[3]  ; sram_controller:c|core:m|cur_state[0] ; 4.836  ; 4.836  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[4]  ; sram_controller:c|core:m|cur_state[0] ; 4.838  ; 4.838  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[5]  ; sram_controller:c|core:m|cur_state[0] ; 4.824  ; 4.824  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[9]  ; sram_controller:c|core:m|cur_state[0] ; 4.655  ; 4.655  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[10] ; sram_controller:c|core:m|cur_state[0] ; 4.884  ; 4.884  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CAS_N     ; sram_controller:c|core:m|cur_state[0] ; 5.193  ; 5.193  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CKE       ; sram_controller:c|core:m|cur_state[0] ; 3.601  ; 3.724  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CS_N      ; sram_controller:c|core:m|cur_state[0] ; 3.485  ; 3.608  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_LDQM      ; sram_controller:c|core:m|cur_state[0] ; 5.432  ; 5.432  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_RAS_N     ; sram_controller:c|core:m|cur_state[0] ; 5.190  ; 5.190  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_UDQM      ; sram_controller:c|core:m|cur_state[0] ; 5.296  ; 5.296  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_WE_N      ; sram_controller:c|core:m|cur_state[0] ; 5.252  ; 5.252  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; LEDG[*]        ; sram_controller:c|core:m|valid        ; 5.233  ; 5.233  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[0]       ; sram_controller:c|core:m|valid        ; 4.675  ; 4.675  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[1]       ; sram_controller:c|core:m|valid        ; 5.021  ; 5.021  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[2]       ; sram_controller:c|core:m|valid        ; 5.140  ; 5.140  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[3]       ; sram_controller:c|core:m|valid        ; 5.233  ; 5.233  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[4]       ; sram_controller:c|core:m|valid        ; 4.605  ; 4.605  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[5]       ; sram_controller:c|core:m|valid        ; 4.900  ; 4.900  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[6]       ; sram_controller:c|core:m|valid        ; 5.159  ; 5.159  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[7]       ; sram_controller:c|core:m|valid        ; 4.565  ; 4.565  ; Rise       ; sram_controller:c|core:m|valid        ;
; DRAM_CKE       ; sram_controller:c|core:m|waiting      ; 3.703  ; 3.703  ; Fall       ; sram_controller:c|core:m|waiting      ;
; DRAM_CS_N      ; sram_controller:c|core:m|waiting      ; 3.656  ; 3.656  ; Fall       ; sram_controller:c|core:m|waiting      ;
; DRAM_DQ[*]     ; sram_controller:c|core:m|waiting      ; 4.112  ; 4.112  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[0]    ; sram_controller:c|core:m|waiting      ; 4.057  ; 4.057  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[1]    ; sram_controller:c|core:m|waiting      ; 4.086  ; 4.086  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[2]    ; sram_controller:c|core:m|waiting      ; 4.085  ; 4.085  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[3]    ; sram_controller:c|core:m|waiting      ; 3.940  ; 3.940  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[4]    ; sram_controller:c|core:m|waiting      ; 3.942  ; 3.942  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[5]    ; sram_controller:c|core:m|waiting      ; 3.942  ; 3.942  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[6]    ; sram_controller:c|core:m|waiting      ; 3.941  ; 3.941  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[7]    ; sram_controller:c|core:m|waiting      ; 4.112  ; 4.112  ; Fall       ; sram_controller:c|core:m|waiting      ;
; LEDR[*]        ; sram_controller:c|core:m|waiting      ; 5.111  ; 5.111  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[14]      ; sram_controller:c|core:m|waiting      ; 3.764  ; 3.764  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[15]      ; sram_controller:c|core:m|waiting      ; 3.962  ; 3.962  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[16]      ; sram_controller:c|core:m|waiting      ; 5.111  ; 5.111  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[17]      ; sram_controller:c|core:m|waiting      ; 4.956  ; 4.956  ; Fall       ; sram_controller:c|core:m|waiting      ;
+----------------+---------------------------------------+--------+--------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+----------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port      ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+----------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; DRAM_CKE       ; CLOCK_27                              ; 5.317  ; 5.317  ; Rise       ; CLOCK_27                              ;
; DRAM_CS_N      ; CLOCK_27                              ; 5.399  ; 5.399  ; Rise       ; CLOCK_27                              ;
; DRAM_CLK       ; CLOCK_27                              ; -1.622 ;        ; Rise       ; a|altpll_component|pll|clk[0]         ;
; DRAM_CLK       ; CLOCK_27                              ;        ; -1.622 ; Fall       ; a|altpll_component|pll|clk[0]         ;
; DRAM_ADDR[*]   ; sram_controller:c|core:m|cur_state[0] ; 4.479  ; 4.479  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[0]  ; sram_controller:c|core:m|cur_state[0] ; 4.730  ; 4.730  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[1]  ; sram_controller:c|core:m|cur_state[0] ; 4.757  ; 4.757  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[2]  ; sram_controller:c|core:m|cur_state[0] ; 4.757  ; 4.757  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[3]  ; sram_controller:c|core:m|cur_state[0] ; 4.660  ; 4.660  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[4]  ; sram_controller:c|core:m|cur_state[0] ; 4.662  ; 4.662  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[5]  ; sram_controller:c|core:m|cur_state[0] ; 4.648  ; 4.648  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[9]  ; sram_controller:c|core:m|cur_state[0] ; 4.479  ; 4.479  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[10] ; sram_controller:c|core:m|cur_state[0] ; 4.708  ; 4.708  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CAS_N     ; sram_controller:c|core:m|cur_state[0] ; 5.017  ; 5.017  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CKE       ; sram_controller:c|core:m|cur_state[0] ; 3.087  ; 3.087  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CS_N      ; sram_controller:c|core:m|cur_state[0] ; 3.309  ; 3.281  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_DQ[*]     ; sram_controller:c|core:m|cur_state[0] ; 4.438  ; 4.438  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[8]    ; sram_controller:c|core:m|cur_state[0] ; 4.438  ; 4.438  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[9]    ; sram_controller:c|core:m|cur_state[0] ; 4.468  ; 4.468  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[10]   ; sram_controller:c|core:m|cur_state[0] ; 4.468  ; 4.468  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[11]   ; sram_controller:c|core:m|cur_state[0] ; 4.466  ; 4.466  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[12]   ; sram_controller:c|core:m|cur_state[0] ; 4.466  ; 4.466  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[13]   ; sram_controller:c|core:m|cur_state[0] ; 4.476  ; 4.476  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[14]   ; sram_controller:c|core:m|cur_state[0] ; 4.476  ; 4.476  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[15]   ; sram_controller:c|core:m|cur_state[0] ; 4.573  ; 4.573  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_LDQM      ; sram_controller:c|core:m|cur_state[0] ; 5.115  ; 5.115  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_RAS_N     ; sram_controller:c|core:m|cur_state[0] ; 5.014  ; 5.014  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_UDQM      ; sram_controller:c|core:m|cur_state[0] ; 4.979  ; 4.979  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_WE_N      ; sram_controller:c|core:m|cur_state[0] ; 5.076  ; 5.076  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_ADDR[*]   ; sram_controller:c|core:m|cur_state[0] ; 4.451  ; 4.451  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[0]  ; sram_controller:c|core:m|cur_state[0] ; 4.702  ; 4.702  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[1]  ; sram_controller:c|core:m|cur_state[0] ; 4.729  ; 4.729  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[2]  ; sram_controller:c|core:m|cur_state[0] ; 4.729  ; 4.729  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[3]  ; sram_controller:c|core:m|cur_state[0] ; 4.632  ; 4.632  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[4]  ; sram_controller:c|core:m|cur_state[0] ; 4.634  ; 4.634  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[5]  ; sram_controller:c|core:m|cur_state[0] ; 4.620  ; 4.620  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[9]  ; sram_controller:c|core:m|cur_state[0] ; 4.451  ; 4.451  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[10] ; sram_controller:c|core:m|cur_state[0] ; 4.680  ; 4.680  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CAS_N     ; sram_controller:c|core:m|cur_state[0] ; 4.989  ; 4.989  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CKE       ; sram_controller:c|core:m|cur_state[0] ; 3.087  ; 3.087  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CS_N      ; sram_controller:c|core:m|cur_state[0] ; 3.281  ; 3.309  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_LDQM      ; sram_controller:c|core:m|cur_state[0] ; 5.152  ; 5.152  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_RAS_N     ; sram_controller:c|core:m|cur_state[0] ; 4.986  ; 4.986  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_UDQM      ; sram_controller:c|core:m|cur_state[0] ; 5.016  ; 5.016  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_WE_N      ; sram_controller:c|core:m|cur_state[0] ; 5.048  ; 5.048  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; LEDG[*]        ; sram_controller:c|core:m|valid        ; 4.565  ; 4.565  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[0]       ; sram_controller:c|core:m|valid        ; 4.675  ; 4.675  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[1]       ; sram_controller:c|core:m|valid        ; 5.021  ; 5.021  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[2]       ; sram_controller:c|core:m|valid        ; 5.140  ; 5.140  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[3]       ; sram_controller:c|core:m|valid        ; 5.233  ; 5.233  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[4]       ; sram_controller:c|core:m|valid        ; 4.605  ; 4.605  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[5]       ; sram_controller:c|core:m|valid        ; 4.900  ; 4.900  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[6]       ; sram_controller:c|core:m|valid        ; 5.159  ; 5.159  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[7]       ; sram_controller:c|core:m|valid        ; 4.565  ; 4.565  ; Rise       ; sram_controller:c|core:m|valid        ;
; DRAM_CKE       ; sram_controller:c|core:m|waiting      ; 3.644  ; 3.644  ; Fall       ; sram_controller:c|core:m|waiting      ;
; DRAM_CS_N      ; sram_controller:c|core:m|waiting      ; 3.597  ; 3.597  ; Fall       ; sram_controller:c|core:m|waiting      ;
; DRAM_DQ[*]     ; sram_controller:c|core:m|waiting      ; 3.940  ; 3.940  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[0]    ; sram_controller:c|core:m|waiting      ; 4.057  ; 4.057  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[1]    ; sram_controller:c|core:m|waiting      ; 4.086  ; 4.086  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[2]    ; sram_controller:c|core:m|waiting      ; 4.085  ; 4.085  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[3]    ; sram_controller:c|core:m|waiting      ; 3.940  ; 3.940  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[4]    ; sram_controller:c|core:m|waiting      ; 3.942  ; 3.942  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[5]    ; sram_controller:c|core:m|waiting      ; 3.942  ; 3.942  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[6]    ; sram_controller:c|core:m|waiting      ; 3.941  ; 3.941  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[7]    ; sram_controller:c|core:m|waiting      ; 4.112  ; 4.112  ; Fall       ; sram_controller:c|core:m|waiting      ;
; LEDR[*]        ; sram_controller:c|core:m|waiting      ; 3.764  ; 3.764  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[14]      ; sram_controller:c|core:m|waiting      ; 3.764  ; 3.764  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[15]      ; sram_controller:c|core:m|waiting      ; 3.962  ; 3.962  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[16]      ; sram_controller:c|core:m|waiting      ; 5.111  ; 5.111  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[17]      ; sram_controller:c|core:m|waiting      ; 4.956  ; 4.956  ; Fall       ; sram_controller:c|core:m|waiting      ;
+----------------+---------------------------------------+--------+--------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                     ;
+-------------+---------------------------------------+-------+------+------------+---------------------------------------+
; Data Port   ; Clock Port                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+-------------+---------------------------------------+-------+------+------------+---------------------------------------+
; DRAM_DQ[*]  ; sram_controller:c|core:m|cur_state[0] ; 4.345 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[0] ; sram_controller:c|core:m|cur_state[0] ; 4.345 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[1] ; sram_controller:c|core:m|cur_state[0] ; 4.375 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[2] ; sram_controller:c|core:m|cur_state[0] ; 4.375 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[3] ; sram_controller:c|core:m|cur_state[0] ; 4.372 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[4] ; sram_controller:c|core:m|cur_state[0] ; 4.372 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[5] ; sram_controller:c|core:m|cur_state[0] ; 4.372 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[6] ; sram_controller:c|core:m|cur_state[0] ; 4.372 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[7] ; sram_controller:c|core:m|cur_state[0] ; 4.415 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
+-------------+---------------------------------------+-------+------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                             ;
+-------------+---------------------------------------+-------+------+------------+---------------------------------------+
; Data Port   ; Clock Port                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+-------------+---------------------------------------+-------+------+------------+---------------------------------------+
; DRAM_DQ[*]  ; sram_controller:c|core:m|cur_state[0] ; 4.345 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[0] ; sram_controller:c|core:m|cur_state[0] ; 4.345 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[1] ; sram_controller:c|core:m|cur_state[0] ; 4.375 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[2] ; sram_controller:c|core:m|cur_state[0] ; 4.375 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[3] ; sram_controller:c|core:m|cur_state[0] ; 4.372 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[4] ; sram_controller:c|core:m|cur_state[0] ; 4.372 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[5] ; sram_controller:c|core:m|cur_state[0] ; 4.372 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[6] ; sram_controller:c|core:m|cur_state[0] ; 4.372 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[7] ; sram_controller:c|core:m|cur_state[0] ; 4.415 ;      ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
+-------------+---------------------------------------+-------+------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                             ;
+-------------+---------------------------------------+-----------+-----------+------------+---------------------------------------+
; Data Port   ; Clock Port                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+-------------+---------------------------------------+-----------+-----------+------------+---------------------------------------+
; DRAM_DQ[*]  ; sram_controller:c|core:m|cur_state[0] ; 4.345     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[0] ; sram_controller:c|core:m|cur_state[0] ; 4.345     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[1] ; sram_controller:c|core:m|cur_state[0] ; 4.375     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[2] ; sram_controller:c|core:m|cur_state[0] ; 4.375     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[3] ; sram_controller:c|core:m|cur_state[0] ; 4.372     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[4] ; sram_controller:c|core:m|cur_state[0] ; 4.372     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[5] ; sram_controller:c|core:m|cur_state[0] ; 4.372     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[6] ; sram_controller:c|core:m|cur_state[0] ; 4.372     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[7] ; sram_controller:c|core:m|cur_state[0] ; 4.415     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
+-------------+---------------------------------------+-----------+-----------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                     ;
+-------------+---------------------------------------+-----------+-----------+------------+---------------------------------------+
; Data Port   ; Clock Port                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+-------------+---------------------------------------+-----------+-----------+------------+---------------------------------------+
; DRAM_DQ[*]  ; sram_controller:c|core:m|cur_state[0] ; 4.345     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[0] ; sram_controller:c|core:m|cur_state[0] ; 4.345     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[1] ; sram_controller:c|core:m|cur_state[0] ; 4.375     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[2] ; sram_controller:c|core:m|cur_state[0] ; 4.375     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[3] ; sram_controller:c|core:m|cur_state[0] ; 4.372     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[4] ; sram_controller:c|core:m|cur_state[0] ; 4.372     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[5] ; sram_controller:c|core:m|cur_state[0] ; 4.372     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[6] ; sram_controller:c|core:m|cur_state[0] ; 4.372     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[7] ; sram_controller:c|core:m|cur_state[0] ; 4.415     ;           ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
+-------------+---------------------------------------+-----------+-----------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+----------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                  ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                       ; -7.557  ; -4.377  ; N/A      ; N/A     ; -0.503              ;
;  CLOCK_27                              ; 0.617   ; -3.815  ; N/A      ; N/A     ; 17.518              ;
;  sram_controller:c|core:m|cur_state[0] ; -7.557  ; -4.377  ; N/A      ; N/A     ; -0.503              ;
;  sram_controller:c|core:m|valid        ; N/A     ; N/A     ; N/A      ; N/A     ; -0.500              ;
;  sram_controller:c|core:m|waiting      ; N/A     ; N/A     ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                        ; -67.21  ; -87.425 ; 0.0      ; 0.0     ; -49.966             ;
;  CLOCK_27                              ; 0.000   ; -36.953 ; N/A      ; N/A     ; 0.000               ;
;  sram_controller:c|core:m|cur_state[0] ; -67.210 ; -50.472 ; N/A      ; N/A     ; -23.966             ;
;  sram_controller:c|core:m|valid        ; N/A     ; N/A     ; N/A      ; N/A     ; -8.000              ;
;  sram_controller:c|core:m|waiting      ; N/A     ; N/A     ; N/A      ; N/A     ; -18.000             ;
+----------------------------------------+---------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; KEY[*]      ; CLOCK_27                         ; 8.586  ; 8.586  ; Rise       ; CLOCK_27                         ;
;  KEY[1]     ; CLOCK_27                         ; 8.586  ; 8.586  ; Rise       ; CLOCK_27                         ;
; DRAM_DQ[*]  ; sram_controller:c|core:m|valid   ; 3.147  ; 3.147  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[0] ; sram_controller:c|core:m|valid   ; 2.614  ; 2.614  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[1] ; sram_controller:c|core:m|valid   ; 2.951  ; 2.951  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[2] ; sram_controller:c|core:m|valid   ; 2.958  ; 2.958  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[3] ; sram_controller:c|core:m|valid   ; 3.066  ; 3.066  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[4] ; sram_controller:c|core:m|valid   ; 3.147  ; 3.147  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[5] ; sram_controller:c|core:m|valid   ; 2.920  ; 2.920  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[6] ; sram_controller:c|core:m|valid   ; 2.965  ; 2.965  ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[7] ; sram_controller:c|core:m|valid   ; 2.629  ; 2.629  ; Rise       ; sram_controller:c|core:m|valid   ;
; KEY[*]      ; sram_controller:c|core:m|waiting ; 7.446  ; 7.446  ; Fall       ; sram_controller:c|core:m|waiting ;
;  KEY[0]     ; sram_controller:c|core:m|waiting ; 7.446  ; 7.446  ; Fall       ; sram_controller:c|core:m|waiting ;
; SW[*]       ; sram_controller:c|core:m|waiting ; 5.280  ; 5.280  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[0]      ; sram_controller:c|core:m|waiting ; 0.234  ; 0.234  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[1]      ; sram_controller:c|core:m|waiting ; 0.504  ; 0.504  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[2]      ; sram_controller:c|core:m|waiting ; 0.092  ; 0.092  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[3]      ; sram_controller:c|core:m|waiting ; -0.360 ; -0.360 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[4]      ; sram_controller:c|core:m|waiting ; -0.505 ; -0.505 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[5]      ; sram_controller:c|core:m|waiting ; -0.440 ; -0.440 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[6]      ; sram_controller:c|core:m|waiting ; -0.506 ; -0.506 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[7]      ; sram_controller:c|core:m|waiting ; -0.088 ; -0.088 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[8]      ; sram_controller:c|core:m|waiting ; -0.002 ; -0.002 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[9]      ; sram_controller:c|core:m|waiting ; 0.080  ; 0.080  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[10]     ; sram_controller:c|core:m|waiting ; -0.730 ; -0.730 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[11]     ; sram_controller:c|core:m|waiting ; -0.752 ; -0.752 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[12]     ; sram_controller:c|core:m|waiting ; -0.711 ; -0.711 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[13]     ; sram_controller:c|core:m|waiting ; 2.543  ; 2.543  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[14]     ; sram_controller:c|core:m|waiting ; 5.280  ; 5.280  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[15]     ; sram_controller:c|core:m|waiting ; 5.004  ; 5.004  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[16]     ; sram_controller:c|core:m|waiting ; 2.605  ; 2.605  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[17]     ; sram_controller:c|core:m|waiting ; 2.603  ; 2.603  ; Fall       ; sram_controller:c|core:m|waiting ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; KEY[*]      ; CLOCK_27                         ; -2.338 ; -2.338 ; Rise       ; CLOCK_27                         ;
;  KEY[1]     ; CLOCK_27                         ; -2.338 ; -2.338 ; Rise       ; CLOCK_27                         ;
; DRAM_DQ[*]  ; sram_controller:c|core:m|valid   ; -1.449 ; -1.449 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[0] ; sram_controller:c|core:m|valid   ; -1.449 ; -1.449 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[1] ; sram_controller:c|core:m|valid   ; -1.618 ; -1.618 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[2] ; sram_controller:c|core:m|valid   ; -1.639 ; -1.639 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[3] ; sram_controller:c|core:m|valid   ; -1.696 ; -1.696 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[4] ; sram_controller:c|core:m|valid   ; -1.753 ; -1.753 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[5] ; sram_controller:c|core:m|valid   ; -1.590 ; -1.590 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[6] ; sram_controller:c|core:m|valid   ; -1.621 ; -1.621 ; Rise       ; sram_controller:c|core:m|valid   ;
;  DRAM_DQ[7] ; sram_controller:c|core:m|valid   ; -1.468 ; -1.468 ; Rise       ; sram_controller:c|core:m|valid   ;
; KEY[*]      ; sram_controller:c|core:m|waiting ; -2.526 ; -2.526 ; Fall       ; sram_controller:c|core:m|waiting ;
;  KEY[0]     ; sram_controller:c|core:m|waiting ; -2.526 ; -2.526 ; Fall       ; sram_controller:c|core:m|waiting ;
; SW[*]       ; sram_controller:c|core:m|waiting ; 1.311  ; 1.311  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[0]      ; sram_controller:c|core:m|waiting ; 0.123  ; 0.123  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[1]      ; sram_controller:c|core:m|waiting ; -0.001 ; -0.001 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[2]      ; sram_controller:c|core:m|waiting ; 0.227  ; 0.227  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[3]      ; sram_controller:c|core:m|waiting ; 0.590  ; 0.590  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[4]      ; sram_controller:c|core:m|waiting ; 0.857  ; 0.857  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[5]      ; sram_controller:c|core:m|waiting ; 0.716  ; 0.716  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[6]      ; sram_controller:c|core:m|waiting ; 0.877  ; 0.877  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[7]      ; sram_controller:c|core:m|waiting ; 0.318  ; 0.318  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[8]      ; sram_controller:c|core:m|waiting ; 0.250  ; 0.250  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[9]      ; sram_controller:c|core:m|waiting ; 0.215  ; 0.215  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[10]     ; sram_controller:c|core:m|waiting ; 1.282  ; 1.282  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[11]     ; sram_controller:c|core:m|waiting ; 1.311  ; 1.311  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[12]     ; sram_controller:c|core:m|waiting ; 1.253  ; 1.253  ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[13]     ; sram_controller:c|core:m|waiting ; -1.391 ; -1.391 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[14]     ; sram_controller:c|core:m|waiting ; -2.963 ; -2.963 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[15]     ; sram_controller:c|core:m|waiting ; -2.842 ; -2.842 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[16]     ; sram_controller:c|core:m|waiting ; -1.446 ; -1.446 ; Fall       ; sram_controller:c|core:m|waiting ;
;  SW[17]     ; sram_controller:c|core:m|waiting ; -1.445 ; -1.445 ; Fall       ; sram_controller:c|core:m|waiting ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+----------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port      ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+----------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; DRAM_CKE       ; CLOCK_27                              ; 12.156 ; 12.156 ; Rise       ; CLOCK_27                              ;
; DRAM_CS_N      ; CLOCK_27                              ; 11.952 ; 11.952 ; Rise       ; CLOCK_27                              ;
; DRAM_CLK       ; CLOCK_27                              ; -0.163 ;        ; Rise       ; a|altpll_component|pll|clk[0]         ;
; DRAM_CLK       ; CLOCK_27                              ;        ; -0.163 ; Fall       ; a|altpll_component|pll|clk[0]         ;
; DRAM_ADDR[*]   ; sram_controller:c|core:m|cur_state[0] ; 10.189 ; 10.189 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[0]  ; sram_controller:c|core:m|cur_state[0] ; 10.153 ; 10.153 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[1]  ; sram_controller:c|core:m|cur_state[0] ; 10.189 ; 10.189 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[2]  ; sram_controller:c|core:m|cur_state[0] ; 10.181 ; 10.181 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[3]  ; sram_controller:c|core:m|cur_state[0] ; 9.933  ; 9.933  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[4]  ; sram_controller:c|core:m|cur_state[0] ; 9.936  ; 9.936  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[5]  ; sram_controller:c|core:m|cur_state[0] ; 9.938  ; 9.938  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[9]  ; sram_controller:c|core:m|cur_state[0] ; 9.555  ; 9.555  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[10] ; sram_controller:c|core:m|cur_state[0] ; 10.055 ; 10.055 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CAS_N     ; sram_controller:c|core:m|cur_state[0] ; 10.679 ; 10.679 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CKE       ; sram_controller:c|core:m|cur_state[0] ; 7.726  ; 7.418  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CS_N      ; sram_controller:c|core:m|cur_state[0] ; 7.522  ; 7.214  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_DQ[*]     ; sram_controller:c|core:m|cur_state[0] ; 9.494  ; 9.494  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[8]    ; sram_controller:c|core:m|cur_state[0] ; 9.192  ; 9.192  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[9]    ; sram_controller:c|core:m|cur_state[0] ; 9.222  ; 9.222  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[10]   ; sram_controller:c|core:m|cur_state[0] ; 9.222  ; 9.222  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[11]   ; sram_controller:c|core:m|cur_state[0] ; 9.220  ; 9.220  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[12]   ; sram_controller:c|core:m|cur_state[0] ; 9.220  ; 9.220  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[13]   ; sram_controller:c|core:m|cur_state[0] ; 9.230  ; 9.230  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[14]   ; sram_controller:c|core:m|cur_state[0] ; 9.230  ; 9.230  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[15]   ; sram_controller:c|core:m|cur_state[0] ; 9.494  ; 9.494  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_LDQM      ; sram_controller:c|core:m|cur_state[0] ; 11.187 ; 11.187 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_RAS_N     ; sram_controller:c|core:m|cur_state[0] ; 10.676 ; 10.676 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_UDQM      ; sram_controller:c|core:m|cur_state[0] ; 10.929 ; 10.929 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_WE_N      ; sram_controller:c|core:m|cur_state[0] ; 10.814 ; 10.814 ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_ADDR[*]   ; sram_controller:c|core:m|cur_state[0] ; 9.881  ; 9.881  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[0]  ; sram_controller:c|core:m|cur_state[0] ; 9.845  ; 9.845  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[1]  ; sram_controller:c|core:m|cur_state[0] ; 9.881  ; 9.881  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[2]  ; sram_controller:c|core:m|cur_state[0] ; 9.873  ; 9.873  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[3]  ; sram_controller:c|core:m|cur_state[0] ; 9.625  ; 9.625  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[4]  ; sram_controller:c|core:m|cur_state[0] ; 9.628  ; 9.628  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[5]  ; sram_controller:c|core:m|cur_state[0] ; 9.630  ; 9.630  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[9]  ; sram_controller:c|core:m|cur_state[0] ; 9.247  ; 9.247  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[10] ; sram_controller:c|core:m|cur_state[0] ; 9.747  ; 9.747  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CAS_N     ; sram_controller:c|core:m|cur_state[0] ; 10.371 ; 10.371 ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CKE       ; sram_controller:c|core:m|cur_state[0] ; 7.418  ; 7.726  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CS_N      ; sram_controller:c|core:m|cur_state[0] ; 7.214  ; 7.522  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_LDQM      ; sram_controller:c|core:m|cur_state[0] ; 10.879 ; 10.879 ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_RAS_N     ; sram_controller:c|core:m|cur_state[0] ; 10.368 ; 10.368 ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_UDQM      ; sram_controller:c|core:m|cur_state[0] ; 10.621 ; 10.621 ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_WE_N      ; sram_controller:c|core:m|cur_state[0] ; 10.506 ; 10.506 ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; LEDG[*]        ; sram_controller:c|core:m|valid        ; 10.009 ; 10.009 ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[0]       ; sram_controller:c|core:m|valid        ; 8.548  ; 8.548  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[1]       ; sram_controller:c|core:m|valid        ; 9.384  ; 9.384  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[2]       ; sram_controller:c|core:m|valid        ; 9.789  ; 9.789  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[3]       ; sram_controller:c|core:m|valid        ; 10.009 ; 10.009 ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[4]       ; sram_controller:c|core:m|valid        ; 8.483  ; 8.483  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[5]       ; sram_controller:c|core:m|valid        ; 9.082  ; 9.082  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[6]       ; sram_controller:c|core:m|valid        ; 9.808  ; 9.808  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[7]       ; sram_controller:c|core:m|valid        ; 8.369  ; 8.369  ; Rise       ; sram_controller:c|core:m|valid        ;
; DRAM_CKE       ; sram_controller:c|core:m|waiting      ; 7.392  ; 7.392  ; Fall       ; sram_controller:c|core:m|waiting      ;
; DRAM_CS_N      ; sram_controller:c|core:m|waiting      ; 7.359  ; 7.359  ; Fall       ; sram_controller:c|core:m|waiting      ;
; DRAM_DQ[*]     ; sram_controller:c|core:m|waiting      ; 7.541  ; 7.541  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[0]    ; sram_controller:c|core:m|waiting      ; 7.482  ; 7.482  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[1]    ; sram_controller:c|core:m|waiting      ; 7.511  ; 7.511  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[2]    ; sram_controller:c|core:m|waiting      ; 7.508  ; 7.508  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[3]    ; sram_controller:c|core:m|waiting      ; 7.207  ; 7.207  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[4]    ; sram_controller:c|core:m|waiting      ; 7.210  ; 7.210  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[5]    ; sram_controller:c|core:m|waiting      ; 7.211  ; 7.211  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[6]    ; sram_controller:c|core:m|waiting      ; 7.209  ; 7.209  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[7]    ; sram_controller:c|core:m|waiting      ; 7.541  ; 7.541  ; Fall       ; sram_controller:c|core:m|waiting      ;
; LEDR[*]        ; sram_controller:c|core:m|waiting      ; 9.589  ; 9.589  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[14]      ; sram_controller:c|core:m|waiting      ; 7.387  ; 7.387  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[15]      ; sram_controller:c|core:m|waiting      ; 7.777  ; 7.777  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[16]      ; sram_controller:c|core:m|waiting      ; 9.589  ; 9.589  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[17]      ; sram_controller:c|core:m|waiting      ; 9.177  ; 9.177  ; Fall       ; sram_controller:c|core:m|waiting      ;
+----------------+---------------------------------------+--------+--------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+----------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port      ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+----------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; DRAM_CKE       ; CLOCK_27                              ; 5.317  ; 5.317  ; Rise       ; CLOCK_27                              ;
; DRAM_CS_N      ; CLOCK_27                              ; 5.399  ; 5.399  ; Rise       ; CLOCK_27                              ;
; DRAM_CLK       ; CLOCK_27                              ; -1.622 ;        ; Rise       ; a|altpll_component|pll|clk[0]         ;
; DRAM_CLK       ; CLOCK_27                              ;        ; -1.622 ; Fall       ; a|altpll_component|pll|clk[0]         ;
; DRAM_ADDR[*]   ; sram_controller:c|core:m|cur_state[0] ; 4.479  ; 4.479  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[0]  ; sram_controller:c|core:m|cur_state[0] ; 4.730  ; 4.730  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[1]  ; sram_controller:c|core:m|cur_state[0] ; 4.757  ; 4.757  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[2]  ; sram_controller:c|core:m|cur_state[0] ; 4.757  ; 4.757  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[3]  ; sram_controller:c|core:m|cur_state[0] ; 4.660  ; 4.660  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[4]  ; sram_controller:c|core:m|cur_state[0] ; 4.662  ; 4.662  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[5]  ; sram_controller:c|core:m|cur_state[0] ; 4.648  ; 4.648  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[9]  ; sram_controller:c|core:m|cur_state[0] ; 4.479  ; 4.479  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[10] ; sram_controller:c|core:m|cur_state[0] ; 4.708  ; 4.708  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CAS_N     ; sram_controller:c|core:m|cur_state[0] ; 5.017  ; 5.017  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CKE       ; sram_controller:c|core:m|cur_state[0] ; 3.087  ; 3.087  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CS_N      ; sram_controller:c|core:m|cur_state[0] ; 3.309  ; 3.281  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_DQ[*]     ; sram_controller:c|core:m|cur_state[0] ; 4.438  ; 4.438  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[8]    ; sram_controller:c|core:m|cur_state[0] ; 4.438  ; 4.438  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[9]    ; sram_controller:c|core:m|cur_state[0] ; 4.468  ; 4.468  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[10]   ; sram_controller:c|core:m|cur_state[0] ; 4.468  ; 4.468  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[11]   ; sram_controller:c|core:m|cur_state[0] ; 4.466  ; 4.466  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[12]   ; sram_controller:c|core:m|cur_state[0] ; 4.466  ; 4.466  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[13]   ; sram_controller:c|core:m|cur_state[0] ; 4.476  ; 4.476  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[14]   ; sram_controller:c|core:m|cur_state[0] ; 4.476  ; 4.476  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_DQ[15]   ; sram_controller:c|core:m|cur_state[0] ; 4.573  ; 4.573  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_LDQM      ; sram_controller:c|core:m|cur_state[0] ; 5.115  ; 5.115  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_RAS_N     ; sram_controller:c|core:m|cur_state[0] ; 5.014  ; 5.014  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_UDQM      ; sram_controller:c|core:m|cur_state[0] ; 4.979  ; 4.979  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_WE_N      ; sram_controller:c|core:m|cur_state[0] ; 5.076  ; 5.076  ; Rise       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_ADDR[*]   ; sram_controller:c|core:m|cur_state[0] ; 4.451  ; 4.451  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[0]  ; sram_controller:c|core:m|cur_state[0] ; 4.702  ; 4.702  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[1]  ; sram_controller:c|core:m|cur_state[0] ; 4.729  ; 4.729  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[2]  ; sram_controller:c|core:m|cur_state[0] ; 4.729  ; 4.729  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[3]  ; sram_controller:c|core:m|cur_state[0] ; 4.632  ; 4.632  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[4]  ; sram_controller:c|core:m|cur_state[0] ; 4.634  ; 4.634  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[5]  ; sram_controller:c|core:m|cur_state[0] ; 4.620  ; 4.620  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[9]  ; sram_controller:c|core:m|cur_state[0] ; 4.451  ; 4.451  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
;  DRAM_ADDR[10] ; sram_controller:c|core:m|cur_state[0] ; 4.680  ; 4.680  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CAS_N     ; sram_controller:c|core:m|cur_state[0] ; 4.989  ; 4.989  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CKE       ; sram_controller:c|core:m|cur_state[0] ; 3.087  ; 3.087  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_CS_N      ; sram_controller:c|core:m|cur_state[0] ; 3.281  ; 3.309  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_LDQM      ; sram_controller:c|core:m|cur_state[0] ; 5.152  ; 5.152  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_RAS_N     ; sram_controller:c|core:m|cur_state[0] ; 4.986  ; 4.986  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_UDQM      ; sram_controller:c|core:m|cur_state[0] ; 5.016  ; 5.016  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; DRAM_WE_N      ; sram_controller:c|core:m|cur_state[0] ; 5.048  ; 5.048  ; Fall       ; sram_controller:c|core:m|cur_state[0] ;
; LEDG[*]        ; sram_controller:c|core:m|valid        ; 4.565  ; 4.565  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[0]       ; sram_controller:c|core:m|valid        ; 4.675  ; 4.675  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[1]       ; sram_controller:c|core:m|valid        ; 5.021  ; 5.021  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[2]       ; sram_controller:c|core:m|valid        ; 5.140  ; 5.140  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[3]       ; sram_controller:c|core:m|valid        ; 5.233  ; 5.233  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[4]       ; sram_controller:c|core:m|valid        ; 4.605  ; 4.605  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[5]       ; sram_controller:c|core:m|valid        ; 4.900  ; 4.900  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[6]       ; sram_controller:c|core:m|valid        ; 5.159  ; 5.159  ; Rise       ; sram_controller:c|core:m|valid        ;
;  LEDG[7]       ; sram_controller:c|core:m|valid        ; 4.565  ; 4.565  ; Rise       ; sram_controller:c|core:m|valid        ;
; DRAM_CKE       ; sram_controller:c|core:m|waiting      ; 3.644  ; 3.644  ; Fall       ; sram_controller:c|core:m|waiting      ;
; DRAM_CS_N      ; sram_controller:c|core:m|waiting      ; 3.597  ; 3.597  ; Fall       ; sram_controller:c|core:m|waiting      ;
; DRAM_DQ[*]     ; sram_controller:c|core:m|waiting      ; 3.940  ; 3.940  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[0]    ; sram_controller:c|core:m|waiting      ; 4.057  ; 4.057  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[1]    ; sram_controller:c|core:m|waiting      ; 4.086  ; 4.086  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[2]    ; sram_controller:c|core:m|waiting      ; 4.085  ; 4.085  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[3]    ; sram_controller:c|core:m|waiting      ; 3.940  ; 3.940  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[4]    ; sram_controller:c|core:m|waiting      ; 3.942  ; 3.942  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[5]    ; sram_controller:c|core:m|waiting      ; 3.942  ; 3.942  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[6]    ; sram_controller:c|core:m|waiting      ; 3.941  ; 3.941  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  DRAM_DQ[7]    ; sram_controller:c|core:m|waiting      ; 4.112  ; 4.112  ; Fall       ; sram_controller:c|core:m|waiting      ;
; LEDR[*]        ; sram_controller:c|core:m|waiting      ; 3.764  ; 3.764  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[14]      ; sram_controller:c|core:m|waiting      ; 3.764  ; 3.764  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[15]      ; sram_controller:c|core:m|waiting      ; 3.962  ; 3.962  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[16]      ; sram_controller:c|core:m|waiting      ; 5.111  ; 5.111  ; Fall       ; sram_controller:c|core:m|waiting      ;
;  LEDR[17]      ; sram_controller:c|core:m|waiting      ; 4.956  ; 4.956  ; Fall       ; sram_controller:c|core:m|waiting      ;
+----------------+---------------------------------------+--------+--------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                           ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_27                              ; CLOCK_27                              ; 832      ; 0        ; 0        ; 0        ;
; sram_controller:c|core:m|cur_state[0] ; CLOCK_27                              ; 55       ; 55       ; 0        ; 0        ;
; sram_controller:c|core:m|waiting      ; CLOCK_27                              ; 0        ; 6        ; 0        ; 0        ;
; CLOCK_27                              ; sram_controller:c|core:m|cur_state[0] ; 1894     ; 0        ; 1866     ; 0        ;
; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 181      ; 180      ; 176      ; 176      ;
; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0        ; 40       ; 0        ; 40       ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                            ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_27                              ; CLOCK_27                              ; 832      ; 0        ; 0        ; 0        ;
; sram_controller:c|core:m|cur_state[0] ; CLOCK_27                              ; 55       ; 55       ; 0        ; 0        ;
; sram_controller:c|core:m|waiting      ; CLOCK_27                              ; 0        ; 6        ; 0        ; 0        ;
; CLOCK_27                              ; sram_controller:c|core:m|cur_state[0] ; 1894     ; 0        ; 1866     ; 0        ;
; sram_controller:c|core:m|cur_state[0] ; sram_controller:c|core:m|cur_state[0] ; 181      ; 180      ; 176      ; 176      ;
; sram_controller:c|core:m|waiting      ; sram_controller:c|core:m|cur_state[0] ; 0        ; 40       ; 0        ; 40       ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 28    ; 28   ;
; Unconstrained Input Port Paths  ; 62    ; 62   ;
; Unconstrained Output Ports      ; 44    ; 44   ;
; Unconstrained Output Port Paths ; 90    ; 90   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 26 23:40:10 2022
Info: Command: quartus_sta VerilogWarmup -c VerilogWarmup
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 17 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VerilogWarmup.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {a|altpll_component|pll|inclk[0]} -phase -29.25 -duty_cycle 50.00 -name {a|altpll_component|pll|clk[0]} {a|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sram_controller:c|core:m|waiting sram_controller:c|core:m|waiting
    Info (332105): create_clock -period 1.000 -name sram_controller:c|core:m|cur_state[0] sram_controller:c|core:m|cur_state[0]
    Info (332105): create_clock -period 1.000 -name sram_controller:c|core:m|valid sram_controller:c|core:m|valid
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: c|c|Mux12~0  from: dataa  to: combout
    Info (332098): Cell: c|c|Mux12~0  from: datab  to: combout
    Info (332098): Cell: c|c|Mux12~0  from: datac  to: combout
    Info (332098): Cell: c|c|Mux12~0  from: datad  to: combout
    Info (332098): Cell: c|c|WideOr7~0  from: dataa  to: combout
    Info (332098): Cell: c|c|WideOr7~0  from: datab  to: combout
    Info (332098): Cell: c|c|WideOr7~0  from: datad  to: combout
    Info (332098): Cell: c|m|Mux0~0  from: datad  to: combout
    Info (332098): Cell: c|m|Mux3~0  from: dataa  to: combout
    Info (332098): Cell: c|m|WideOr1~0  from: datac  to: combout
    Info (332098): Cell: c|m|WideOr3~0  from: datac  to: combout
    Info (332098): Cell: c|m|command[2]~0  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.557
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.557       -67.210 sram_controller:c|core:m|cur_state[0] 
    Info (332119):     0.631         0.000 CLOCK_27 
Info (332146): Worst-case hold slack is -4.377
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.377       -50.472 sram_controller:c|core:m|cur_state[0] 
    Info (332119):    -3.815       -36.953 CLOCK_27 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.503
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.503       -23.966 sram_controller:c|core:m|cur_state[0] 
    Info (332119):    -0.500       -18.000 sram_controller:c|core:m|waiting 
    Info (332119):    -0.500        -8.000 sram_controller:c|core:m|valid 
    Info (332119):    17.518         0.000 CLOCK_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: c|c|Mux12~0  from: dataa  to: combout
    Info (332098): Cell: c|c|Mux12~0  from: datab  to: combout
    Info (332098): Cell: c|c|Mux12~0  from: datac  to: combout
    Info (332098): Cell: c|c|Mux12~0  from: datad  to: combout
    Info (332098): Cell: c|c|WideOr7~0  from: dataa  to: combout
    Info (332098): Cell: c|c|WideOr7~0  from: datab  to: combout
    Info (332098): Cell: c|c|WideOr7~0  from: datad  to: combout
    Info (332098): Cell: c|m|Mux0~0  from: datad  to: combout
    Info (332098): Cell: c|m|Mux3~0  from: dataa  to: combout
    Info (332098): Cell: c|m|WideOr1~0  from: datac  to: combout
    Info (332098): Cell: c|m|WideOr3~0  from: datac  to: combout
    Info (332098): Cell: c|m|command[2]~0  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.757
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.757       -32.703 sram_controller:c|core:m|cur_state[0] 
    Info (332119):     0.617         0.000 CLOCK_27 
Info (332146): Worst-case hold slack is -2.111
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.111       -23.445 CLOCK_27 
    Info (332119):    -2.059       -25.939 sram_controller:c|core:m|cur_state[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500       -18.000 sram_controller:c|core:m|waiting 
    Info (332119):    -0.500        -8.000 sram_controller:c|core:m|valid 
    Info (332119):     0.060         0.000 sram_controller:c|core:m|cur_state[0] 
    Info (332119):    17.518         0.000 CLOCK_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4546 megabytes
    Info: Processing ended: Wed Oct 26 23:40:11 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


