# L√≥gica Secuencial en VHDL  
**Implementaciones bajo IEEE 1076-2008**  
üìå Repositorio en construcci√≥n ‚Äì Los ejemplos y documentaci√≥n se ir√°n ampliando progresivamente.

## 1. Introducci√≥n

La l√≥gica secuencial constituye el segundo gran pilar del dise√±o digital, complementando a la l√≥gica combinacional.  
A diferencia de los circuitos combinacionales, los sistemas secuenciales incorporan **memoria**, por lo que sus salidas dependen tanto de las entradas actuales como del **estado previo del sistema**, gobernado por una se√±al de reloj.

En este directorio se presentan ejemplos de circuitos secuenciales implementados en VHDL bajo el est√°ndar **IEEE 1076-2008**, orientados a su uso sobre FPGA (Artix¬Æ-7 XC7A35T-1CPG236C) con Vivado 2023.1.1.

El objetivo de esta carpeta es proporcionar una colecci√≥n estructurada y progresiva de ejemplos fundamentales que permitan comprender:

- El funcionamiento del dise√±o s√≠ncrono  
- El papel del reloj y del reset  
- La relaci√≥n entre temporizaci√≥n, estado y comportamiento funcional  

Estos ejemplos constituyen la base para el estudio posterior de m√°quinas de estado finitas (FSM) y sistemas digitales m√°s complejos.

---

## 2. Est√°ndar y criterios de dise√±o

### 2.1 Norma utilizada

Todos los dise√±os est√°n desarrollados bajo:

**VHDL ‚Äì IEEE 1076-2008**

### 2.2 Librer√≠as empleadas

Se emplean exclusivamente librer√≠as est√°ndar:

- `IEEE.STD_LOGIC_1164`
- `IEEE.NUMERIC_STD`

### 2.3 Criterios de dise√±o adoptados

Todos los m√≥dulos cumplen:

- Dise√±o s√≠ncrono estricto
- Uso de flanco positivo de reloj
- Reset expl√≠cito
- Separaci√≥n clara entre l√≥gica secuencial y combinacional
- Uso de tipos `unsigned` y `signed` para operaciones aritm√©ticas
- C√≥digo completamente compatible con VHDL-2008
- Testbench bajo metodolog√≠a Opci√≥n 3
- Ausencia de l√≥gica inferida (latches, memorias impl√≠citas)

---

## 3. Metodolog√≠a de simulaci√≥n

Todos los ejemplos secuenciales utilizan una **metodolog√≠a de simulaci√≥n homog√©nea**, basada en la Opci√≥n 3 definida en la carpeta  

üëâ **Introduccion_Simulacion_VHDL**.  

Caracter√≠sticas:

- Testbench independiente del dise√±o
- Instanciaci√≥n directa mediante `entity work.<nombre>`
  - Generaci√≥n sistem√°tica de est√≠mulos
  - Control expl√≠cito de reloj y reset
  - Cobertura funcional completa
  - Adaptaci√≥n autom√°tica a par√°metros gen√©ricos cuando aplica

Esta metodolog√≠a garantiza:

- Escalabilidad  
- Reutilizaci√≥n  
- Claridad pedag√≥gica  
- Coherencia en todo el repositorio  

---

## 4. Contenido de la carpeta

La carpeta Secuenciales contiene ejemplos organizados por tipo de circuito, cubriendo los conceptos fundamentales del dise√±o s√≠ncrono.

---

### 4.1 Divisores de frecuencia

**Descripci√≥n:**

Circuitos que permiten reducir la frecuencia de una se√±al de reloj para generar se√±ales m√°s lentas √∫tiles en:

- Temporizaci√≥n
- Parpadeo de LEDs
- Conteo visible
- Control de tiempo real

**Conceptos abordados:**

- Contadores s√≠ncronos
- Comparaci√≥n de l√≠mites
- Generaci√≥n de se√±ales peri√≥dicas
- Uso de constantes de temporizaci√≥n
- Relaci√≥n entre reloj f√≠sico y tiempo real

---

### 4.2 Contadores binarios

**Descripci√≥n:**

Contadores ascendentes implementados de forma s√≠ncrona, que permiten:

- Contar eventos
- Implementar temporizadores
- Servir como base para sistemas de control

**Conceptos abordados:**

- Registros secuenciales
- Incremento aritm√©tico
- Conversi√≥n entre tipos `unsigned` y `std_logic_vector`
- Reset s√≠ncrono y as√≠ncrono
- Saturaci√≥n y reinicio

---

### 4.3 Contadores BCD

**Descripci√≥n:**

Contadores que operan en c√≥digo decimal (BCD), √∫tiles para:

- Visualizaci√≥n directa en displays
- Sistemas de conteo humano-legible

**Conceptos abordados:**

- L√≥gica de correcci√≥n decimal
- Comparaciones de l√≠mites decimales
- Modularidad
- Encadenamiento de d√≠gitos

---

### 4.4 Temporizadores

**Descripci√≥n:**

M√≥dulos que permiten generar retardos y ventanas temporales espec√≠ficas.

**Conceptos abordados:**

- Control de tiempo mediante contadores
- Generaci√≥n de eventos temporizados
- Sincronizaci√≥n entre procesos
- Aplicaciones pr√°cticas en control digital

---

### 4.5 Sistemas integrados secuenciales

**Descripci√≥n:**

Proyectos donde se combinan varios bloques secuenciales y combinacionales para construir sistemas funcionales m√°s complejos.

Ejemplo t√≠pico:

- Divisor de frecuencia + contador
- Contador + display
- Temporizador + se√±alizaci√≥n visual

**Conceptos abordados:**

- Dise√±o jer√°rquico
- Integraci√≥n modular
- Flujo de datos y control
- Reutilizaci√≥n de bloques

---

## 5. Organizaci√≥n de archivos

Cada proyecto secuencial incluye:

- Archivo VHDL del dise√±o principal (`.vhd`)
- Archivos VHDL de bloques internos (si aplica)
- Archivo VHDL de simulaci√≥n (`tes_*.vhd`)
- Comentarios internos con enfoque did√°ctico

Todos los proyectos est√°n preparados para:

- FPGA  (Artix¬Æ-7 XC7A35T-1CPG236C) Basys3  
- Vivado 2023.1.1  
- VHDL IEEE 1076-2008  

---



