clk 1 bit bool
rst 1 bit sc_logic
input_rsc_dat 12 bit_vector sc_lv
input_rsc_vld 1 bit sc_logic
input_rsc_rdy 1 bit sc_logic
output_rsc_dat 12 bit_vector sc_lv
output_rsc_vld 1 bit sc_logic
output_rsc_rdy 1 bit sc_logic
