 ADD1
 SUB1
 MUL1
 DIV1
 MOD1
 POW1
 ADD2
 SUB2
 MUL2
 DIV2
 MOD2
 POW2
  TEST PASSED 
exit 0
