TimeQuest Timing Analyzer report for soc
Mon Feb 08 00:53:09 2021
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 14. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_27'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 30. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 31. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_27'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 45. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 46. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 47. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_27'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Fast 1200mV 0C Model Metastability Report
 54. Multicorner Timing Analysis Summary
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Board Trace Model Assignments
 58. Input Transition Times
 59. Signal Integrity Metrics (Slow 1200mv 0c Model)
 60. Signal Integrity Metrics (Slow 1200mv 85c Model)
 61. Signal Integrity Metrics (Fast 1200mv 0c Model)
 62. Setup Transfers
 63. Hold Transfers
 64. Report TCCS
 65. Report RSKM
 66. Unconstrained Paths
 67. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; soc                                                 ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE22F17I7                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; soc.sdc       ; OK     ; Mon Feb 08 00:53:07 2021 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+---------------------------------------------------+-----------------------------------------------------+
; Clock Name                                      ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                            ; Targets                                             ;
+-------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+---------------------------------------------------+-----------------------------------------------------+
; clk_27                                          ; Base      ; 37.037 ; 27.0 MHz  ; 0.000  ; 18.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { CLOCK_27[0] }                                     ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 39.682 ; 25.2 MHz  ; 0.000  ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; clk_27 ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[0] } ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 31.265 ; 31.98 MHz ; 0.000  ; 15.632 ; 50.00      ; 65        ; 77          ;       ;        ;           ;            ; false    ; clk_27 ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[1] } ;
; pll|altpll_component|auto_generated|pll1|clk[2] ; Generated ; 31.265 ; 31.98 MHz ; -2.555 ; 13.077 ; 50.00      ; 65        ; 77          ; -29.4 ;        ;           ;            ; false    ; clk_27 ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[2] } ;
+-------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+---------------------------------------------------+-----------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                    ;
+------------+-----------------+-------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note ;
+------------+-----------------+-------------------------------------------------+------+
; 108.44 MHz ; 108.44 MHz      ; pll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 150.15 MHz ; 150.15 MHz      ; pll|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                      ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 24.605 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 30.460 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                      ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.411 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.412 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 15.348 ; 0.000         ;
; clk_27                                          ; 18.344 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 19.556 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                     ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 24.605 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.083     ; 6.460      ;
; 24.706 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.083     ; 6.359      ;
; 24.842 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.083     ; 6.223      ;
; 24.854 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.083     ; 6.211      ;
; 24.920 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.083     ; 6.145      ;
; 24.921 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.083     ; 6.144      ;
; 25.010 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.114     ; 6.026      ;
; 25.151 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.083     ; 5.914      ;
; 25.208 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.114     ; 5.828      ;
; 25.231 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.083     ; 5.834      ;
; 25.289 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.114     ; 5.747      ;
; 25.290 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.114     ; 5.746      ;
; 25.533 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.114     ; 5.503      ;
; 25.589 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.114     ; 5.447      ;
; 25.628 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.114     ; 5.408      ;
; 25.839 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.084     ; 5.225      ;
; 25.885 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.114     ; 5.151      ;
; 25.935 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.084     ; 5.129      ;
; 25.966 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.084     ; 5.098      ;
; 26.015 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.084     ; 5.049      ;
; 26.084 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.084     ; 4.980      ;
; 26.096 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.084     ; 4.968      ;
; 26.114 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.086     ; 4.948      ;
; 26.126 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.086     ; 4.936      ;
; 26.157 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.086     ; 4.905      ;
; 26.225 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.084     ; 4.839      ;
; 26.393 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.084     ; 4.671      ;
; 26.420 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.086     ; 4.642      ;
; 26.421 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.086     ; 4.641      ;
; 26.423 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.086     ; 4.639      ;
; 26.759 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.086     ; 4.303      ;
; 27.226 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.086     ; 3.836      ;
; 28.552 ; sdram:sdram|q[2]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.640      ;
; 28.552 ; sdram:sdram|q[2]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.640      ;
; 28.552 ; sdram:sdram|q[2]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.640      ;
; 28.552 ; sdram:sdram|q[2]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.640      ;
; 28.552 ; sdram:sdram|q[2]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.640      ;
; 28.553 ; sdram:sdram|q[1]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.639      ;
; 28.553 ; sdram:sdram|q[1]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.639      ;
; 28.553 ; sdram:sdram|q[1]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.639      ;
; 28.553 ; sdram:sdram|q[1]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.639      ;
; 28.553 ; sdram:sdram|q[1]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.639      ;
; 28.628 ; clk_div[0]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.564      ;
; 28.726 ; sdram:sdram|reset[0] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.466      ;
; 28.726 ; sdram:sdram|reset[0] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.466      ;
; 28.726 ; sdram:sdram|reset[0] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.466      ;
; 28.726 ; sdram:sdram|reset[0] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.466      ;
; 28.726 ; sdram:sdram|reset[0] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.466      ;
; 28.738 ; sdram:sdram|reset[4] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.454      ;
; 28.738 ; sdram:sdram|reset[4] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.454      ;
; 28.738 ; sdram:sdram|reset[4] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.454      ;
; 28.738 ; sdram:sdram|reset[4] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.454      ;
; 28.738 ; sdram:sdram|reset[4] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.454      ;
; 28.769 ; sdram:sdram|reset[2] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.423      ;
; 28.769 ; sdram:sdram|reset[2] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.423      ;
; 28.769 ; sdram:sdram|reset[2] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.423      ;
; 28.769 ; sdram:sdram|reset[2] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.423      ;
; 28.769 ; sdram:sdram|reset[2] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.423      ;
; 28.842 ; sdram:sdram|q[0]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.350      ;
; 28.842 ; sdram:sdram|q[0]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.350      ;
; 28.842 ; sdram:sdram|q[0]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.350      ;
; 28.842 ; sdram:sdram|q[0]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.350      ;
; 28.842 ; sdram:sdram|q[0]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.350      ;
; 28.890 ; clk_div[0]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.302      ;
; 28.902 ; clk_div[0]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.290      ;
; 28.929 ; clk_div[0]           ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.263      ;
; 29.022 ; clk_div[0]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.170      ;
; 29.034 ; clk_div[0]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.158      ;
; 29.035 ; sdram:sdram|reset[3] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.157      ;
; 29.035 ; sdram:sdram|reset[3] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.157      ;
; 29.035 ; sdram:sdram|reset[3] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.157      ;
; 29.035 ; sdram:sdram|reset[3] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.157      ;
; 29.035 ; sdram:sdram|reset[3] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.157      ;
; 29.058 ; clk_div[1]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.134      ;
; 29.164 ; clk_div[2]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.028      ;
; 29.166 ; clk_div[0]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.026      ;
; 29.279 ; sdram:sdram|reset[1] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.913      ;
; 29.280 ; clk_div[1]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.912      ;
; 29.296 ; clk_div[2]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.896      ;
; 29.315 ; clk_div[2]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.877      ;
; 29.320 ; clk_div[1]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.872      ;
; 29.327 ; clk_div[4]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.865      ;
; 29.382 ; sdram:sdram|reset[1] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.810      ;
; 29.382 ; sdram:sdram|reset[1] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.810      ;
; 29.382 ; sdram:sdram|reset[1] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.810      ;
; 29.382 ; sdram:sdram|reset[1] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.810      ;
; 29.412 ; clk_div[1]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.780      ;
; 29.417 ; clk_div[3]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.775      ;
; 29.428 ; clk_div[2]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.764      ;
; 29.447 ; clk_div[3]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.745      ;
; 29.447 ; clk_div[2]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.745      ;
; 29.452 ; clk_div[1]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.740      ;
; 29.459 ; clk_div[4]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.733      ;
; 29.462 ; clk_div[6]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.730      ;
; 29.478 ; clk_div[4]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.714      ;
; 29.526 ; clk_div[2]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.666      ;
; 29.544 ; clk_div[1]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.648      ;
; 29.549 ; clk_div[5]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.643      ;
; 29.549 ; clk_div[3]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.643      ;
; 29.579 ; clk_div[5]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.613      ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                      ;
+--------+--------------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                                                                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 30.460 ; osd:osd|hs_low[0]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 9.148      ;
; 30.639 ; osd:osd|hs_low[2]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 8.969      ;
; 30.661 ; osd:osd|hs_low[4]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 8.947      ;
; 30.755 ; osd:osd|hs_low[1]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 8.853      ;
; 30.781 ; osd:osd|hs_high[0]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 8.827      ;
; 30.899 ; osd:osd|hs_high[2]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 8.709      ;
; 30.954 ; osd:osd|hs_low[0]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.974      ;
; 30.988 ; osd:osd|hs_low[0]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.942      ;
; 31.000 ; osd:osd|hs_high[1]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 8.608      ;
; 31.018 ; osd:osd|hs_high[4]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 8.590      ;
; 31.034 ; osd:osd|hs_low[3]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 8.574      ;
; 31.126 ; osd:osd|hs_high[3]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 8.482      ;
; 31.133 ; osd:osd|hs_low[2]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.795      ;
; 31.146 ; osd:osd|hs_low[5]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 8.462      ;
; 31.155 ; osd:osd|hs_low[4]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.773      ;
; 31.163 ; osd:osd|hs_high[6]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 8.445      ;
; 31.167 ; osd:osd|hs_low[2]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.763      ;
; 31.182 ; osd:osd|hs_low[8]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 8.426      ;
; 31.189 ; osd:osd|hs_low[4]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.741      ;
; 31.238 ; osd:osd|hs_high[5]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 8.370      ;
; 31.275 ; osd:osd|hs_high[0]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.653      ;
; 31.279 ; osd:osd|hs_low[7]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 8.329      ;
; 31.284 ; osd:osd|hs_high[8]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 8.324      ;
; 31.296 ; osd:osd|hs_low[6]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 8.312      ;
; 31.306 ; osd:osd|hs_low[1]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.622      ;
; 31.309 ; osd:osd|hs_high[0]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.621      ;
; 31.340 ; osd:osd|hs_low[1]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.590      ;
; 31.370 ; osd:osd|hs_high[7]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 8.238      ;
; 31.393 ; osd:osd|hs_high[2]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.535      ;
; 31.427 ; osd:osd|hs_high[2]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.503      ;
; 31.489 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.441      ;
; 31.494 ; osd:osd|hs_high[1]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.434      ;
; 31.504 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.223      ; 8.439      ;
; 31.509 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.207      ; 8.418      ;
; 31.512 ; osd:osd|hs_high[4]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.416      ;
; 31.528 ; osd:osd|hs_high[1]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.402      ;
; 31.537 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.182      ; 8.365      ;
; 31.546 ; osd:osd|hs_high[4]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.384      ;
; 31.558 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.209      ; 8.371      ;
; 31.582 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 8.349      ;
; 31.585 ; osd:osd|hs_low[3]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.343      ;
; 31.606 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.180      ; 8.294      ;
; 31.619 ; osd:osd|hs_low[3]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.311      ;
; 31.620 ; osd:osd|hs_high[3]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.308      ;
; 31.643 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.182      ; 8.259      ;
; 31.654 ; osd:osd|hs_high[3]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.276      ;
; 31.657 ; osd:osd|hs_high[6]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.271      ;
; 31.676 ; osd:osd|hs_low[8]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.252      ;
; 31.691 ; osd:osd|hs_high[6]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.239      ;
; 31.697 ; osd:osd|hs_low[5]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.231      ;
; 31.710 ; osd:osd|hs_low[8]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.220      ;
; 31.718 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.226      ; 8.228      ;
; 31.725 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 8.181      ;
; 31.731 ; osd:osd|hs_low[5]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.199      ;
; 31.732 ; osd:osd|hs_high[5]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.196      ;
; 31.733 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.239      ; 8.226      ;
; 31.738 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.223      ; 8.205      ;
; 31.766 ; osd:osd|hs_high[5]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.164      ;
; 31.766 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.198      ; 8.152      ;
; 31.778 ; osd:osd|hs_high[8]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.150      ;
; 31.787 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.225      ; 8.158      ;
; 31.790 ; osd:osd|hs_low[6]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.138      ;
; 31.798 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.212      ; 8.134      ;
; 31.809 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 8.124      ;
; 31.811 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.227      ; 8.136      ;
; 31.812 ; osd:osd|hs_high[8]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.118      ;
; 31.822 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.108      ;
; 31.824 ; osd:osd|hs_low[6]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.106      ;
; 31.830 ; osd:osd|hs_low[7]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.098      ;
; 31.835 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.196      ; 8.081      ;
; 31.837 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.223      ; 8.106      ;
; 31.842 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.207      ; 8.085      ;
; 31.856 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.212      ; 8.076      ;
; 31.864 ; osd:osd|hs_high[7]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.208      ; 8.064      ;
; 31.864 ; osd:osd|hs_low[7]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.066      ;
; 31.870 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.182      ; 8.032      ;
; 31.889 ; vga:vga|h_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.226      ; 8.057      ;
; 31.891 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.209      ; 8.038      ;
; 31.898 ; osd:osd|hs_high[7]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.210      ; 8.032      ;
; 31.904 ; vga:vga|h_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.239      ; 8.055      ;
; 31.908 ; osd:osd|hs_high[9]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.072     ; 7.700      ;
; 31.909 ; vga:vga|h_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.223      ; 8.034      ;
; 31.911 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 7.994      ;
; 31.915 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 8.016      ;
; 31.920 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 7.986      ;
; 31.923 ; vga:vga|h_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.226      ; 8.023      ;
; 31.937 ; vga:vga|h_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.198      ; 7.981      ;
; 31.938 ; vga:vga|h_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.239      ; 8.021      ;
; 31.939 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.180      ; 7.961      ;
; 31.943 ; vga:vga|h_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.223      ; 8.000      ;
; 31.954 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.202      ; 7.968      ;
; 31.958 ; vga:vga|h_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.225      ; 7.987      ;
; 31.959 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 7.945      ;
; 31.971 ; vga:vga|h_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.198      ; 7.947      ;
; 31.979 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 7.929      ;
; 31.982 ; vga:vga|h_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.227      ; 7.965      ;
; 31.992 ; vga:vga|h_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.225      ; 7.953      ;
; 32.002 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.182      ; 7.900      ;
; 32.006 ; vga:vga|h_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.196      ; 7.910      ;
; 32.010 ; vga:vga|h_cnt[1]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.226      ; 7.936      ;
+--------+--------------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                  ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.411 ; vga:vga|video_counter[5]  ; vga:vga|video_counter[5]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; vga:vga|video_counter[6]  ; vga:vga|video_counter[6]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; vga:vga|video_counter[8]  ; vga:vga|video_counter[8]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; vga:vga|video_counter[9]  ; vga:vga|video_counter[9]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; vga:vga|video_counter[10] ; vga:vga|video_counter[10]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; vga:vga|video_counter[11] ; vga:vga|video_counter[11]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.412 ; osd:osd|v_osd_active      ; osd:osd|v_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|vs                ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[0]  ; vga:vga|video_counter[0]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[1]  ; vga:vga|video_counter[1]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[2]  ; vga:vga|video_counter[2]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[3]  ; vga:vga|video_counter[3]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[4]  ; vga:vga|video_counter[4]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[7]  ; vga:vga|video_counter[7]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[12] ; vga:vga|video_counter[12]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.413 ; vga:vga|hs                ; vga:vga|hs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.416 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.674      ;
; 0.472 ; vga:vga|v_cnt[9]          ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.730      ;
; 0.606 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.864      ;
; 0.633 ; osd:osd|h_cnt[8]          ; osd:osd|hs_low[8]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.890      ;
; 0.660 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.918      ;
; 0.661 ; osd:osd|h_cnt[4]          ; osd:osd|hs_low[4]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.918      ;
; 0.662 ; osd:osd|h_cnt[9]          ; osd:osd|hs_low[9]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.919      ;
; 0.663 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.920      ;
; 0.664 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.921      ;
; 0.664 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.922      ;
; 0.664 ; osd:osd|h_cnt[0]          ; osd:osd|hs_low[0]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.921      ;
; 0.672 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.930      ;
; 0.674 ; vga:vga|v_cnt[5]          ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.932      ;
; 0.675 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.932      ;
; 0.677 ; vga:vga|h_cnt[6]          ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.934      ;
; 0.679 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.936      ;
; 0.684 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.941      ;
; 0.686 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.944      ;
; 0.701 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.958      ;
; 0.745 ; vga:vga|video_counter[0]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.363      ; 1.330      ;
; 0.752 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.010      ;
; 0.754 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.350      ; 1.326      ;
; 0.757 ; vga:vga|video_counter[2]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.363      ; 1.342      ;
; 0.763 ; vga:vga|video_counter[1]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.362      ; 1.347      ;
; 0.766 ; vga:vga|video_counter[3]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.362      ; 1.350      ;
; 0.767 ; vga:vga|video_counter[4]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.362      ; 1.351      ;
; 0.768 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.364      ; 1.354      ;
; 0.768 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.364      ; 1.354      ;
; 0.779 ; vga:vga|video_counter[0]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.349      ; 1.350      ;
; 0.788 ; vga:vga|video_counter[10] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.364      ; 1.374      ;
; 0.815 ; vga:vga|video_counter[12] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.368      ; 1.405      ;
; 0.849 ; vga:vga|hs                ; osd:osd|hsD                                                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.105      ;
; 0.855 ; osd:osd|hsD2              ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.112      ;
; 0.857 ; osd:osd|hsD2              ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.114      ;
; 0.857 ; osd:osd|h_cnt[9]          ; osd:osd|hs_high[9]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.114      ;
; 0.858 ; osd:osd|hsD2              ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.115      ;
; 0.858 ; osd:osd|hsD2              ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.115      ;
; 0.862 ; osd:osd|h_cnt[0]          ; osd:osd|hs_high[0]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.119      ;
; 0.916 ; osd:osd|hsD2              ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.172      ;
; 0.917 ; osd:osd|hsD2              ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.173      ;
; 0.918 ; osd:osd|hsD2              ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.174      ;
; 0.918 ; osd:osd|hsD2              ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.174      ;
; 0.918 ; osd:osd|hsD2              ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.174      ;
; 0.919 ; osd:osd|hsD2              ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.175      ;
; 0.941 ; osd:osd|h_osd_active      ; osd:osd|h_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.197      ;
; 0.971 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.228      ;
; 0.975 ; vga:vga|v_cnt[3]          ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.232      ;
; 0.977 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.235      ;
; 0.990 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.248      ;
; 0.991 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.249      ;
; 0.991 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.248      ;
; 0.992 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.249      ;
; 0.993 ; vga:vga|h_cnt[5]          ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.250      ;
; 0.995 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.252      ;
; 0.996 ; vga:vga|v_cnt[8]          ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.254      ;
; 0.996 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.254      ;
; 0.996 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.253      ;
; 1.001 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.258      ;
; 1.004 ; vga:vga|h_cnt[6]          ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.261      ;
; 1.008 ; vga:vga|h_cnt[5]          ; vga:vga|hs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.265      ;
; 1.009 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.266      ;
; 1.013 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.271      ;
; 1.014 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.271      ;
; 1.015 ; osd:osd|h_cnt[1]          ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.272      ;
; 1.015 ; osd:osd|h_cnt[3]          ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.272      ;
; 1.016 ; osd:osd|h_cnt[5]          ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.273      ;
; 1.017 ; vga:vga|v_cnt[7]          ; vga:vga|v_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.275      ;
; 1.018 ; osd:osd|h_cnt[6]          ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.275      ;
; 1.038 ; vga:vga|hs                ; osd:osd|h_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.294      ;
; 1.065 ; vga:vga|video_counter[1]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.348      ; 1.635      ;
; 1.076 ; vga:vga|video_counter[0]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.348      ; 1.646      ;
; 1.078 ; osd:osd|h_cnt[5]          ; osd:osd|hs_low[5]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.336      ;
; 1.079 ; osd:osd|h_cnt[2]          ; osd:osd|hs_high[2]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.337      ;
; 1.081 ; osd:osd|h_cnt[2]          ; osd:osd|hs_low[2]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.339      ;
; 1.082 ; osd:osd|h_cnt[5]          ; osd:osd|hs_high[5]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.340      ;
; 1.082 ; osd:osd|hsD               ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.340      ;
; 1.082 ; osd:osd|hsD               ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.340      ;
; 1.083 ; vga:vga|video_counter[3]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.348      ; 1.653      ;
; 1.084 ; osd:osd|h_cnt[4]          ; osd:osd|hs_high[4]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.341      ;
; 1.087 ; vga:vga|video_counter[3]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.347      ; 1.656      ;
; 1.097 ; osd:osd|h_cnt[7]          ; osd:osd|hs_low[7]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.355      ;
; 1.098 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.347      ; 1.667      ;
; 1.098 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.356      ;
; 1.100 ; osd:osd|h_cnt[7]          ; osd:osd|hs_high[7]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.358      ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                     ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.412 ; sdram:sdram|q[2]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; sdram:sdram|q[1]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.417 ; sdram:sdram|q[0]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.674      ;
; 0.429 ; clk_div[7]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.686      ;
; 0.444 ; sdram:sdram|reset[4] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.701      ;
; 0.465 ; sdram:sdram|q[0]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.722      ;
; 0.470 ; sdram:sdram|q[1]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.727      ;
; 0.475 ; sdram:sdram|q[1]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.732      ;
; 0.644 ; clk_div[6]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.901      ;
; 0.647 ; clk_div[4]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.904      ;
; 0.650 ; clk_div[3]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.907      ;
; 0.650 ; clk_div[5]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.907      ;
; 0.663 ; clk_div[1]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.920      ;
; 0.665 ; sdram:sdram|reset[3] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.922      ;
; 0.676 ; sdram:sdram|reset[2] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.933      ;
; 0.680 ; sdram:sdram|reset[0] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.937      ;
; 0.688 ; sdram:sdram|reset[1] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.945      ;
; 0.692 ; sdram:sdram|q[0]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.949      ;
; 0.694 ; sdram:sdram|q[2]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.951      ;
; 0.697 ; sdram:sdram|q[2]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.954      ;
; 0.962 ; clk_div[6]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.219      ;
; 0.964 ; clk_div[4]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.221      ;
; 0.977 ; clk_div[5]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.234      ;
; 0.977 ; clk_div[3]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.234      ;
; 0.978 ; clk_div[1]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.235      ;
; 0.979 ; sdram:sdram|reset[3] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.236      ;
; 0.982 ; clk_div[5]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.239      ;
; 0.982 ; clk_div[3]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.239      ;
; 0.988 ; sdram:sdram|reset[0] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.245      ;
; 0.992 ; clk_div[2]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.249      ;
; 0.993 ; sdram:sdram|reset[0] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.250      ;
; 1.002 ; sdram:sdram|reset[1] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.259      ;
; 1.006 ; sdram:sdram|reset[2] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.263      ;
; 1.011 ; sdram:sdram|reset[2] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.268      ;
; 1.071 ; clk_div[0]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.328      ;
; 1.085 ; clk_div[4]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.342      ;
; 1.090 ; clk_div[4]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.347      ;
; 1.095 ; clk_div[2]           ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.352      ;
; 1.096 ; clk_div[2]           ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.353      ;
; 1.099 ; clk_div[2]           ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.356      ;
; 1.099 ; clk_div[1]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.356      ;
; 1.103 ; clk_div[3]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.360      ;
; 1.104 ; clk_div[1]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.361      ;
; 1.108 ; clk_div[3]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.365      ;
; 1.113 ; clk_div[2]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.370      ;
; 1.114 ; sdram:sdram|reset[0] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.371      ;
; 1.118 ; clk_div[2]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.375      ;
; 1.119 ; sdram:sdram|reset[0] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.376      ;
; 1.123 ; sdram:sdram|reset[1] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.380      ;
; 1.128 ; sdram:sdram|reset[1] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.385      ;
; 1.192 ; clk_div[2]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.449      ;
; 1.225 ; clk_div[1]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.482      ;
; 1.230 ; clk_div[1]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.487      ;
; 1.239 ; clk_div[2]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.496      ;
; 1.244 ; clk_div[2]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.501      ;
; 1.389 ; clk_div[0]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.646      ;
; 1.496 ; clk_div[1]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.753      ;
; 1.502 ; clk_div[0]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.759      ;
; 1.515 ; clk_div[0]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.772      ;
; 1.544 ; sdram:sdram|reset[1] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.801      ;
; 1.628 ; clk_div[0]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.885      ;
; 1.641 ; clk_div[0]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.898      ;
; 1.824 ; clk_div[0]           ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.081      ;
; 1.889 ; sdram:sdram|reset[3] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.146      ;
; 1.889 ; sdram:sdram|reset[3] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.146      ;
; 1.889 ; sdram:sdram|reset[3] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.146      ;
; 1.894 ; clk_div[0]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.151      ;
; 1.978 ; sdram:sdram|q[0]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.235      ;
; 1.978 ; sdram:sdram|q[0]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.235      ;
; 1.978 ; sdram:sdram|q[0]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.235      ;
; 1.978 ; sdram:sdram|q[0]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.235      ;
; 1.978 ; sdram:sdram|q[0]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.235      ;
; 2.188 ; sdram:sdram|q[1]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.445      ;
; 2.188 ; sdram:sdram|q[1]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.445      ;
; 2.188 ; sdram:sdram|q[1]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.445      ;
; 2.188 ; sdram:sdram|q[1]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.445      ;
; 2.188 ; sdram:sdram|q[1]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.445      ;
; 2.189 ; sdram:sdram|reset[2] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.446      ;
; 2.189 ; sdram:sdram|reset[2] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.446      ;
; 2.195 ; sdram:sdram|q[2]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.452      ;
; 2.195 ; sdram:sdram|q[2]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.452      ;
; 2.195 ; sdram:sdram|q[2]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.452      ;
; 2.195 ; sdram:sdram|q[2]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.452      ;
; 2.195 ; sdram:sdram|q[2]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.452      ;
; 2.201 ; sdram:sdram|reset[4] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.458      ;
; 2.201 ; sdram:sdram|reset[4] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.458      ;
; 2.201 ; sdram:sdram|reset[4] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.458      ;
; 2.201 ; sdram:sdram|reset[4] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.458      ;
; 3.164 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 3.310      ;
; 3.482 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 3.628      ;
; 3.753 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 3.899      ;
; 3.759 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 3.905      ;
; 4.034 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 4.183      ;
; 4.159 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 4.305      ;
; 4.184 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 4.333      ;
; 4.207 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 4.356      ;
; 4.260 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 4.409      ;
; 4.341 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 4.490      ;
; 4.459 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 4.608      ;
; 4.459 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 4.605      ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]                                                            ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]                                                            ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]                                                            ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]                                                            ;
; 15.349 ; 15.569       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]                                                            ;
; 15.461 ; 15.614       ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.466 ; 15.619       ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.466 ; 15.619       ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.466 ; 15.619       ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.487 ; 15.645       ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.487 ; 15.645       ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.488 ; 15.646       ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.492 ; 15.650       ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]                                                            ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]                                                            ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]                                                            ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]                                                            ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]                                                            ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.508 ; 15.696       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.614 ; 15.614       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.616 ; 15.616       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.616 ; 15.616       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.616 ; 15.616       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.648 ; 15.648       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.648 ; 15.648       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.649 ; 15.649       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.650 ; 15.650       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_27'                                                                                         ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; 18.344 ; 18.344       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.344 ; 18.344       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.344 ; 18.344       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 18.344 ; 18.344       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 18.355 ; 18.355       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.387 ; 18.387       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.537 ; 18.537       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.649 ; 18.649       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.682 ; 18.682       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.692 ; 18.692       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.692 ; 18.692       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.692 ; 18.692       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 18.692 ; 18.692       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; clk_27 ; Rise       ; CLOCK_27[0]                                               ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[0]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[1]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[2]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[3]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[4]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[5]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[6]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[7]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[8]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[9]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD2                                                                                       ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[0]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[1]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[2]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[3]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[4]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[5]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[6]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[7]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[8]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[9]                                                                                 ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[0]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[1]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[2]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[3]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[4]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[5]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[6]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[7]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[8]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[9]                                                                                  ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[4]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_osd_active                                                                               ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD                                                                                        ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                         ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|v_osd_active                                                                               ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                      ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                          ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[13]                                                                          ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                           ;
; 19.563 ; 19.783       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                                   ;
; 19.563 ; 19.783       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                           ;
; 19.563 ; 19.783       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                          ;
; 19.563 ; 19.783       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                          ;
; 19.563 ; 19.783       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                           ;
; 19.563 ; 19.783       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                           ;
; 19.563 ; 19.783       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                           ;
; 19.563 ; 19.783       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[4]                                                                           ;
; 19.563 ; 19.783       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[5]                                                                           ;
; 19.563 ; 19.783       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[6]                                                                           ;
; 19.563 ; 19.783       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[8]                                                                           ;
; 19.563 ; 19.783       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                           ;
; 19.563 ; 19.783       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|vs                                                                                         ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                                   ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                                   ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                                   ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                                   ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                                   ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                                   ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                                   ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                                   ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                                   ;
; 19.598 ; 19.833       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
; 19.598 ; 19.833       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ;
; 19.598 ; 19.833       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ;
; 19.598 ; 19.833       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ;
; 19.600 ; 19.835       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ;
; 19.601 ; 19.836       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 19.601 ; 19.836       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
; 19.601 ; 19.836       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ;
; 19.601 ; 19.836       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ;
; 19.601 ; 19.836       ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ;
; 19.602 ; 19.837       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.605 ; 19.840       ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.606 ; 19.841       ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 19.606 ; 19.841       ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 12.757 ; 12.653 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 9.115  ; 9.031  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 9.648  ; 9.498  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 9.825  ; 9.632  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 9.668  ; 9.495  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 12.537 ; 12.395 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 12.757 ; 12.653 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 12.693 ; 12.559 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 9.392  ; 9.257  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 9.857  ; 9.633  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 9.236  ; 9.142  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 8.633  ; 8.495  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 12.693 ; 12.559 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 11.852 ; 11.739 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 5.829  ; 5.748  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 12.611 ; 12.500 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 8.970  ; 8.869  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 11.014 ; 10.629 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 8.810  ; 8.704  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 8.250  ; 8.175  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 12.274 ; 12.152 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 12.611 ; 12.500 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 6.297  ; 6.162  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 13.533 ; 12.153 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 10.405 ; 10.070 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 9.049  ; 8.754  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 8.442  ; 8.170  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 8.690  ; 8.267  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 9.770  ; 9.412  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 13.533 ; 12.153 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 8.855  ; 8.540  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 8.845  ; 8.511  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 8.377  ; 8.099  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 9.820  ; 9.445  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 8.591  ; 8.339  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 9.443  ; 9.042  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 8.570  ; 8.255  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 7.927  ; 6.621  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 3.569  ; 3.331  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 3.524  ; 3.299  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 3.569  ; 3.331  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; 0.690  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; 0.403  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 6.107  ; 6.005  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 6.479  ; 6.383  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 6.107  ; 6.005  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 7.143  ; 6.982  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 7.362  ; 7.340  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 6.875  ; 6.703  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 6.440  ; 6.339  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 5.561  ; 5.439  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 6.467  ; 6.324  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 6.067  ; 6.018  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 6.527  ; 6.466  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 5.733  ; 5.644  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 6.878  ; 6.678  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 5.561  ; 5.439  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 5.189  ; 5.107  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 5.241  ; 5.145  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 5.948  ; 5.864  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 7.398  ; 7.018  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 6.155  ; 6.098  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 5.241  ; 5.145  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 5.998  ; 5.768  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 6.328  ; 6.219  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 5.638  ; 5.504  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 6.247  ; 5.897  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 7.664  ; 7.357  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 6.653  ; 6.285  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 6.446  ; 6.196  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 6.784  ; 6.370  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 6.860  ; 6.455  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 10.944 ; 9.551  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 6.247  ; 5.897  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 6.648  ; 6.337  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 6.624  ; 6.302  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 6.675  ; 6.370  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 6.421  ; 6.109  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 7.333  ; 6.935  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 6.352  ; 6.044  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 7.474  ; 6.168  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 3.115  ; 2.877  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 3.071  ; 2.847  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 3.116  ; 2.878  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; 0.176  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; -0.109 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                     ;
+------------+-----------------+-------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note ;
+------------+-----------------+-------------------------------------------------+------+
; 119.43 MHz ; 119.43 MHz      ; pll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 164.34 MHz ; 164.34 MHz      ; pll|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 25.180 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 31.309 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                       ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.362 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.363 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 15.346 ; 0.000         ;
; clk_27                                          ; 18.329 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 19.553 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                      ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 25.180 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.076     ; 5.896      ;
; 25.251 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.076     ; 5.825      ;
; 25.380 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.076     ; 5.696      ;
; 25.382 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.076     ; 5.694      ;
; 25.390 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.076     ; 5.686      ;
; 25.392 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.076     ; 5.684      ;
; 25.556 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.100     ; 5.498      ;
; 25.665 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.076     ; 5.411      ;
; 25.681 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.076     ; 5.395      ;
; 25.716 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.100     ; 5.338      ;
; 25.854 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.100     ; 5.200      ;
; 25.856 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.100     ; 5.198      ;
; 26.059 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.100     ; 4.995      ;
; 26.099 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.100     ; 4.955      ;
; 26.129 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.100     ; 4.925      ;
; 26.314 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.076     ; 4.762      ;
; 26.322 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.100     ; 4.732      ;
; 26.390 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.076     ; 4.686      ;
; 26.418 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.076     ; 4.658      ;
; 26.468 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.076     ; 4.608      ;
; 26.546 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.076     ; 4.530      ;
; 26.548 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.076     ; 4.528      ;
; 26.569 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.079     ; 4.504      ;
; 26.580 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.079     ; 4.493      ;
; 26.605 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.079     ; 4.468      ;
; 26.649 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.076     ; 4.427      ;
; 26.831 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.076     ; 4.245      ;
; 26.843 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.079     ; 4.230      ;
; 26.898 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.079     ; 4.175      ;
; 26.900 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.079     ; 4.173      ;
; 27.173 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.079     ; 3.900      ;
; 27.597 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.079     ; 3.476      ;
; 28.808 ; sdram:sdram|q[1]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.393      ;
; 28.808 ; sdram:sdram|q[1]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.393      ;
; 28.808 ; sdram:sdram|q[1]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.393      ;
; 28.808 ; sdram:sdram|q[1]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.393      ;
; 28.808 ; sdram:sdram|q[1]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.393      ;
; 28.812 ; sdram:sdram|q[2]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.389      ;
; 28.812 ; sdram:sdram|q[2]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.389      ;
; 28.812 ; sdram:sdram|q[2]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.389      ;
; 28.812 ; sdram:sdram|q[2]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.389      ;
; 28.812 ; sdram:sdram|q[2]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.389      ;
; 28.856 ; clk_div[0]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.345      ;
; 28.946 ; sdram:sdram|reset[0] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.255      ;
; 28.946 ; sdram:sdram|reset[0] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.255      ;
; 28.946 ; sdram:sdram|reset[0] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.255      ;
; 28.946 ; sdram:sdram|reset[0] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.255      ;
; 28.946 ; sdram:sdram|reset[0] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.255      ;
; 28.957 ; sdram:sdram|reset[4] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.244      ;
; 28.957 ; sdram:sdram|reset[4] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.244      ;
; 28.957 ; sdram:sdram|reset[4] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.244      ;
; 28.957 ; sdram:sdram|reset[4] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.244      ;
; 28.957 ; sdram:sdram|reset[4] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.244      ;
; 28.982 ; sdram:sdram|reset[2] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.219      ;
; 28.982 ; sdram:sdram|reset[2] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.219      ;
; 28.982 ; sdram:sdram|reset[2] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.219      ;
; 28.982 ; sdram:sdram|reset[2] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.219      ;
; 28.982 ; sdram:sdram|reset[2] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.219      ;
; 29.067 ; sdram:sdram|q[0]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.134      ;
; 29.067 ; sdram:sdram|q[0]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.134      ;
; 29.067 ; sdram:sdram|q[0]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.134      ;
; 29.067 ; sdram:sdram|q[0]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.134      ;
; 29.067 ; sdram:sdram|q[0]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.134      ;
; 29.102 ; clk_div[0]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.099      ;
; 29.131 ; clk_div[0]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.070      ;
; 29.144 ; clk_div[0]           ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.057      ;
; 29.218 ; clk_div[0]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.983      ;
; 29.220 ; sdram:sdram|reset[3] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.981      ;
; 29.220 ; sdram:sdram|reset[3] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.981      ;
; 29.220 ; sdram:sdram|reset[3] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.981      ;
; 29.220 ; sdram:sdram|reset[3] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.981      ;
; 29.220 ; sdram:sdram|reset[3] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.981      ;
; 29.247 ; clk_div[0]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.954      ;
; 29.269 ; clk_div[1]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.932      ;
; 29.363 ; clk_div[0]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.838      ;
; 29.388 ; clk_div[2]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.813      ;
; 29.488 ; clk_div[1]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.713      ;
; 29.489 ; sdram:sdram|reset[1] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.712      ;
; 29.504 ; clk_div[2]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.697      ;
; 29.515 ; clk_div[1]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.686      ;
; 29.530 ; clk_div[4]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.671      ;
; 29.533 ; clk_div[2]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.668      ;
; 29.549 ; sdram:sdram|reset[1] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.652      ;
; 29.549 ; sdram:sdram|reset[1] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.652      ;
; 29.549 ; sdram:sdram|reset[1] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.652      ;
; 29.549 ; sdram:sdram|reset[1] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.652      ;
; 29.604 ; clk_div[1]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.597      ;
; 29.609 ; clk_div[3]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.592      ;
; 29.620 ; clk_div[2]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.581      ;
; 29.627 ; clk_div[3]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.574      ;
; 29.631 ; clk_div[1]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.570      ;
; 29.646 ; clk_div[4]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.555      ;
; 29.649 ; clk_div[2]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.552      ;
; 29.650 ; clk_div[6]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.551      ;
; 29.675 ; clk_div[4]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.526      ;
; 29.691 ; clk_div[2]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.510      ;
; 29.720 ; clk_div[1]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.481      ;
; 29.725 ; clk_div[5]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.476      ;
; 29.725 ; clk_div[3]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.476      ;
; 29.743 ; clk_div[5]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.458      ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                       ;
+--------+--------------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                                                                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 31.309 ; osd:osd|hs_low[0]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 8.307      ;
; 31.473 ; osd:osd|hs_low[2]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 8.143      ;
; 31.484 ; osd:osd|hs_low[4]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 8.132      ;
; 31.638 ; osd:osd|hs_high[0]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 7.978      ;
; 31.664 ; osd:osd|hs_low[0]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 8.232      ;
; 31.686 ; osd:osd|hs_low[1]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 7.930      ;
; 31.698 ; osd:osd|hs_low[0]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 8.199      ;
; 31.740 ; osd:osd|hs_high[2]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 7.876      ;
; 31.828 ; osd:osd|hs_low[2]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 8.068      ;
; 31.829 ; osd:osd|hs_high[1]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 7.787      ;
; 31.839 ; osd:osd|hs_low[4]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 8.057      ;
; 31.845 ; osd:osd|hs_high[4]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 7.771      ;
; 31.862 ; osd:osd|hs_low[2]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 8.035      ;
; 31.873 ; osd:osd|hs_low[4]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 8.024      ;
; 31.931 ; osd:osd|hs_low[3]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 7.685      ;
; 31.939 ; osd:osd|hs_high[3]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 7.677      ;
; 31.956 ; osd:osd|hs_low[8]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 7.660      ;
; 31.973 ; osd:osd|hs_high[6]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 7.643      ;
; 31.993 ; osd:osd|hs_high[0]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 7.903      ;
; 32.027 ; osd:osd|hs_high[0]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 7.870      ;
; 32.029 ; osd:osd|hs_low[5]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 7.587      ;
; 32.038 ; osd:osd|hs_high[5]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 7.578      ;
; 32.041 ; osd:osd|hs_low[1]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 7.855      ;
; 32.075 ; osd:osd|hs_low[1]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 7.822      ;
; 32.078 ; osd:osd|hs_high[8]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 7.538      ;
; 32.081 ; osd:osd|hs_low[6]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 7.535      ;
; 32.095 ; osd:osd|hs_high[2]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 7.801      ;
; 32.129 ; osd:osd|hs_high[2]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 7.768      ;
; 32.146 ; osd:osd|hs_low[7]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 7.470      ;
; 32.154 ; osd:osd|hs_high[7]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 7.462      ;
; 32.184 ; osd:osd|hs_high[1]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 7.712      ;
; 32.200 ; osd:osd|hs_high[4]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 7.696      ;
; 32.218 ; osd:osd|hs_high[1]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 7.679      ;
; 32.234 ; osd:osd|hs_high[4]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 7.663      ;
; 32.255 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 7.640      ;
; 32.258 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.153      ; 7.607      ;
; 32.261 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 7.607      ;
; 32.269 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.196      ; 7.639      ;
; 32.276 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.178      ; 7.614      ;
; 32.294 ; osd:osd|hs_high[3]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 7.602      ;
; 32.307 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.155      ; 7.560      ;
; 32.311 ; osd:osd|hs_low[8]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 7.585      ;
; 32.323 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.180      ; 7.569      ;
; 32.328 ; osd:osd|hs_high[6]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 7.568      ;
; 32.328 ; osd:osd|hs_high[3]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 7.569      ;
; 32.336 ; osd:osd|hs_low[3]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 7.560      ;
; 32.345 ; osd:osd|hs_low[8]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 7.552      ;
; 32.346 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.182      ; 7.548      ;
; 32.362 ; osd:osd|hs_high[6]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 7.535      ;
; 32.370 ; osd:osd|hs_low[3]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 7.527      ;
; 32.393 ; osd:osd|hs_high[5]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 7.503      ;
; 32.406 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.170      ; 7.476      ;
; 32.424 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.200      ; 7.488      ;
; 32.427 ; osd:osd|hs_high[5]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 7.470      ;
; 32.433 ; osd:osd|hs_high[8]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 7.463      ;
; 32.435 ; osd:osd|hs_low[5]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 7.461      ;
; 32.436 ; osd:osd|hs_low[6]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 7.460      ;
; 32.436 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.195      ; 7.471      ;
; 32.438 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.487      ;
; 32.455 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.172      ; 7.429      ;
; 32.467 ; osd:osd|hs_high[8]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 7.430      ;
; 32.469 ; osd:osd|hs_low[5]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 7.428      ;
; 32.470 ; osd:osd|hs_low[6]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 7.427      ;
; 32.480 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.161      ; 7.393      ;
; 32.483 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.197      ; 7.426      ;
; 32.499 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.199      ; 7.412      ;
; 32.509 ; osd:osd|hs_high[7]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 7.387      ;
; 32.543 ; osd:osd|hs_high[7]       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 7.354      ;
; 32.550 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 7.347      ;
; 32.552 ; osd:osd|hs_low[7]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.184      ; 7.344      ;
; 32.558 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 7.339      ;
; 32.560 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.153      ; 7.305      ;
; 32.567 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.183      ; 7.328      ;
; 32.575 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.160      ; 7.297      ;
; 32.578 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.163      ; 7.297      ;
; 32.581 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.196      ; 7.327      ;
; 32.586 ; osd:osd|hs_low[7]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.185      ; 7.311      ;
; 32.587 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 7.281      ;
; 32.588 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.178      ; 7.302      ;
; 32.597 ; vga:vga|h_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.170      ; 7.285      ;
; 32.599 ; vga:vga|h_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.200      ; 7.313      ;
; 32.601 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.156      ; 7.267      ;
; 32.601 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 7.297      ;
; 32.609 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.155      ; 7.258      ;
; 32.613 ; vga:vga|h_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.312      ;
; 32.615 ; vga:vga|h_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.200      ; 7.297      ;
; 32.620 ; vga:vga|h_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.195      ; 7.287      ;
; 32.624 ; vga:vga|h_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.170      ; 7.258      ;
; 32.627 ; vga:vga|h_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.195      ; 7.280      ;
; 32.628 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.178      ; 7.262      ;
; 32.629 ; vga:vga|h_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.296      ;
; 32.631 ; osd:osd|hs_high[9]       ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.065     ; 6.985      ;
; 32.635 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.180      ; 7.257      ;
; 32.646 ; vga:vga|h_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.172      ; 7.238      ;
; 32.647 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.159      ; 7.224      ;
; 32.653 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.182      ; 7.241      ;
; 32.667 ; vga:vga|h_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.197      ; 7.242      ;
; 32.674 ; vga:vga|h_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.197      ; 7.235      ;
; 32.677 ; vga:vga|h_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.172      ; 7.207      ;
; 32.687 ; vga:vga|v_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.157      ; 7.182      ;
+--------+--------------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                   ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.362 ; vga:vga|vs                ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[0]  ; vga:vga|video_counter[0]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[1]  ; vga:vga|video_counter[1]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[2]  ; vga:vga|video_counter[2]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[3]  ; vga:vga|video_counter[3]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[4]  ; vga:vga|video_counter[4]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[5]  ; vga:vga|video_counter[5]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[6]  ; vga:vga|video_counter[6]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[7]  ; vga:vga|video_counter[7]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[8]  ; vga:vga|video_counter[8]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[9]  ; vga:vga|video_counter[9]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[10] ; vga:vga|video_counter[10]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[11] ; vga:vga|video_counter[11]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[12] ; vga:vga|video_counter[12]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.363 ; osd:osd|v_osd_active      ; osd:osd|v_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; vga:vga|hs                ; vga:vga|hs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.373 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.608      ;
; 0.426 ; vga:vga|v_cnt[9]          ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.661      ;
; 0.549 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.784      ;
; 0.578 ; osd:osd|h_cnt[8]          ; osd:osd|hs_low[8]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.813      ;
; 0.602 ; osd:osd|h_cnt[4]          ; osd:osd|hs_low[4]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.837      ;
; 0.602 ; osd:osd|h_cnt[9]          ; osd:osd|hs_low[9]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.837      ;
; 0.604 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.839      ;
; 0.604 ; osd:osd|h_cnt[0]          ; osd:osd|hs_low[0]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.839      ;
; 0.606 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.840      ;
; 0.607 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.841      ;
; 0.607 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.842      ;
; 0.615 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.850      ;
; 0.617 ; vga:vga|v_cnt[5]          ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.852      ;
; 0.618 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.852      ;
; 0.619 ; vga:vga|h_cnt[6]          ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.853      ;
; 0.619 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.853      ;
; 0.625 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.859      ;
; 0.626 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.861      ;
; 0.642 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.876      ;
; 0.681 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.916      ;
; 0.681 ; vga:vga|video_counter[0]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.321      ; 1.203      ;
; 0.689 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.309      ; 1.199      ;
; 0.689 ; vga:vga|video_counter[2]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.321      ; 1.211      ;
; 0.694 ; vga:vga|video_counter[1]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.320      ; 1.215      ;
; 0.697 ; vga:vga|video_counter[4]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.320      ; 1.218      ;
; 0.698 ; vga:vga|video_counter[3]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.320      ; 1.219      ;
; 0.703 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.322      ; 1.226      ;
; 0.704 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.322      ; 1.227      ;
; 0.710 ; vga:vga|video_counter[0]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.308      ; 1.219      ;
; 0.720 ; vga:vga|video_counter[10] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.322      ; 1.243      ;
; 0.743 ; vga:vga|video_counter[12] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.327      ; 1.271      ;
; 0.786 ; vga:vga|hs                ; osd:osd|hsD                                                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.020      ;
; 0.790 ; osd:osd|hsD2              ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.025      ;
; 0.793 ; osd:osd|hsD2              ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.028      ;
; 0.793 ; osd:osd|hsD2              ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.028      ;
; 0.794 ; osd:osd|hsD2              ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.029      ;
; 0.794 ; osd:osd|h_cnt[9]          ; osd:osd|hs_high[9]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.029      ;
; 0.799 ; osd:osd|h_cnt[0]          ; osd:osd|hs_high[0]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.034      ;
; 0.848 ; osd:osd|hsD2              ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.082      ;
; 0.849 ; osd:osd|hsD2              ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.083      ;
; 0.849 ; osd:osd|hsD2              ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.083      ;
; 0.849 ; osd:osd|hsD2              ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.083      ;
; 0.850 ; osd:osd|hsD2              ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.084      ;
; 0.850 ; osd:osd|hsD2              ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.084      ;
; 0.865 ; osd:osd|h_osd_active      ; osd:osd|h_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.099      ;
; 0.884 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.118      ;
; 0.891 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.126      ;
; 0.895 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.130      ;
; 0.895 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.129      ;
; 0.899 ; vga:vga|v_cnt[3]          ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.133      ;
; 0.899 ; vga:vga|v_cnt[8]          ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.134      ;
; 0.901 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.136      ;
; 0.905 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.139      ;
; 0.905 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.139      ;
; 0.906 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.141      ;
; 0.906 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.140      ;
; 0.906 ; vga:vga|h_cnt[5]          ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.140      ;
; 0.907 ; vga:vga|h_cnt[6]          ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.141      ;
; 0.911 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.145      ;
; 0.912 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.146      ;
; 0.914 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.149      ;
; 0.916 ; vga:vga|h_cnt[5]          ; vga:vga|hs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.150      ;
; 0.922 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.156      ;
; 0.932 ; osd:osd|h_cnt[1]          ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.166      ;
; 0.933 ; osd:osd|h_cnt[3]          ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.167      ;
; 0.935 ; vga:vga|v_cnt[7]          ; vga:vga|v_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.170      ;
; 0.935 ; osd:osd|h_cnt[5]          ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.169      ;
; 0.935 ; osd:osd|h_cnt[6]          ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.169      ;
; 0.952 ; vga:vga|hs                ; osd:osd|h_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.186      ;
; 0.965 ; vga:vga|video_counter[1]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.307      ; 1.473      ;
; 0.984 ; vga:vga|video_counter[0]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.304      ; 1.489      ;
; 0.984 ; vga:vga|video_counter[3]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.307      ; 1.492      ;
; 0.990 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.225      ;
; 0.992 ; vga:vga|video_counter[3]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.303      ; 1.496      ;
; 0.995 ; vga:vga|v_cnt[6]          ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.229      ;
; 0.999 ; osd:osd|hsD               ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.235      ;
; 0.999 ; osd:osd|hsD               ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.235      ;
; 0.999 ; vga:vga|v_cnt[7]          ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.234      ;
; 1.000 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.235      ;
; 1.002 ; vga:vga|video_counter[1]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.303      ; 1.506      ;
; 1.002 ; vga:vga|video_counter[0]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.302      ; 1.505      ;
; 1.002 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.303      ; 1.506      ;
; 1.004 ; osd:osd|h_cnt[4]          ; osd:osd|hs_high[4]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.239      ;
; 1.004 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.238      ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                      ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.363 ; sdram:sdram|q[2]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; sdram:sdram|q[1]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.597      ;
; 0.374 ; sdram:sdram|q[0]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.608      ;
; 0.389 ; clk_div[7]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.623      ;
; 0.402 ; sdram:sdram|reset[4] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.636      ;
; 0.421 ; sdram:sdram|q[0]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.655      ;
; 0.430 ; sdram:sdram|q[1]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.664      ;
; 0.442 ; sdram:sdram|q[1]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.676      ;
; 0.589 ; clk_div[6]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.823      ;
; 0.593 ; clk_div[4]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.827      ;
; 0.595 ; clk_div[3]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.829      ;
; 0.595 ; clk_div[5]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.829      ;
; 0.608 ; sdram:sdram|reset[3] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.842      ;
; 0.610 ; clk_div[1]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.844      ;
; 0.619 ; sdram:sdram|reset[2] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.853      ;
; 0.624 ; sdram:sdram|reset[0] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.858      ;
; 0.629 ; sdram:sdram|reset[1] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.863      ;
; 0.632 ; sdram:sdram|q[2]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.866      ;
; 0.633 ; sdram:sdram|q[0]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.867      ;
; 0.635 ; sdram:sdram|q[2]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.869      ;
; 0.875 ; clk_div[6]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.109      ;
; 0.880 ; clk_div[4]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.114      ;
; 0.883 ; clk_div[5]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.117      ;
; 0.883 ; clk_div[3]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.117      ;
; 0.889 ; clk_div[1]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.123      ;
; 0.893 ; sdram:sdram|reset[3] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.127      ;
; 0.893 ; sdram:sdram|reset[0] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.127      ;
; 0.894 ; clk_div[5]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.128      ;
; 0.894 ; clk_div[3]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.128      ;
; 0.902 ; clk_div[2]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.136      ;
; 0.904 ; sdram:sdram|reset[0] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.138      ;
; 0.909 ; sdram:sdram|reset[2] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.143      ;
; 0.914 ; sdram:sdram|reset[1] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.148      ;
; 0.920 ; sdram:sdram|reset[2] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.154      ;
; 0.961 ; clk_div[0]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.195      ;
; 0.979 ; clk_div[4]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.213      ;
; 0.988 ; clk_div[1]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.222      ;
; 0.990 ; clk_div[4]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.224      ;
; 0.993 ; clk_div[3]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.227      ;
; 0.999 ; clk_div[1]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.233      ;
; 1.001 ; clk_div[2]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.235      ;
; 1.003 ; sdram:sdram|reset[0] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.237      ;
; 1.004 ; clk_div[3]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.238      ;
; 1.012 ; clk_div[2]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.246      ;
; 1.013 ; sdram:sdram|reset[1] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.247      ;
; 1.014 ; sdram:sdram|reset[0] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.248      ;
; 1.015 ; clk_div[2]           ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.249      ;
; 1.016 ; clk_div[2]           ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.250      ;
; 1.019 ; clk_div[2]           ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.253      ;
; 1.024 ; sdram:sdram|reset[1] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.258      ;
; 1.089 ; clk_div[2]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.323      ;
; 1.098 ; clk_div[1]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.332      ;
; 1.109 ; clk_div[1]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.343      ;
; 1.111 ; clk_div[2]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.345      ;
; 1.122 ; clk_div[2]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.356      ;
; 1.287 ; clk_div[0]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.521      ;
; 1.335 ; clk_div[0]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.569      ;
; 1.362 ; clk_div[1]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.596      ;
; 1.397 ; clk_div[0]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.631      ;
; 1.417 ; sdram:sdram|reset[1] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.651      ;
; 1.445 ; clk_div[0]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.679      ;
; 1.507 ; clk_div[0]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.741      ;
; 1.661 ; clk_div[0]           ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.895      ;
; 1.698 ; clk_div[0]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.932      ;
; 1.718 ; sdram:sdram|reset[3] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.952      ;
; 1.718 ; sdram:sdram|reset[3] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.952      ;
; 1.718 ; sdram:sdram|reset[3] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.952      ;
; 1.816 ; sdram:sdram|q[0]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.050      ;
; 1.816 ; sdram:sdram|q[0]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.050      ;
; 1.816 ; sdram:sdram|q[0]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.050      ;
; 1.816 ; sdram:sdram|q[0]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.050      ;
; 1.816 ; sdram:sdram|q[0]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.050      ;
; 2.003 ; sdram:sdram|reset[2] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.237      ;
; 2.003 ; sdram:sdram|reset[2] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.237      ;
; 2.006 ; sdram:sdram|reset[4] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.240      ;
; 2.006 ; sdram:sdram|reset[4] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.240      ;
; 2.006 ; sdram:sdram|reset[4] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.240      ;
; 2.006 ; sdram:sdram|reset[4] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.240      ;
; 2.006 ; sdram:sdram|q[1]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.240      ;
; 2.006 ; sdram:sdram|q[1]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.240      ;
; 2.006 ; sdram:sdram|q[1]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.240      ;
; 2.006 ; sdram:sdram|q[1]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.240      ;
; 2.006 ; sdram:sdram|q[1]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.240      ;
; 2.010 ; sdram:sdram|q[2]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.244      ;
; 2.010 ; sdram:sdram|q[2]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.244      ;
; 2.010 ; sdram:sdram|q[2]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.244      ;
; 2.010 ; sdram:sdram|q[2]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.244      ;
; 2.010 ; sdram:sdram|q[2]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.244      ;
; 2.882 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 3.007      ;
; 3.224 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 3.349      ;
; 3.485 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 3.610      ;
; 3.488 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 3.613      ;
; 3.676 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.804      ;
; 3.766 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.894      ;
; 3.785 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.913      ;
; 3.808 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 3.933      ;
; 3.884 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 4.012      ;
; 3.969 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 4.097      ;
; 4.046 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 4.174      ;
; 4.049 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 4.177      ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.449 ; 15.600       ; 0.151          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.462 ; 15.613       ; 0.151          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.462 ; 15.613       ; 0.151          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.462 ; 15.613       ; 0.151          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.495 ; 15.651       ; 0.156          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.496 ; 15.652       ; 0.156          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.496 ; 15.652       ; 0.156          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.507 ; 15.663       ; 0.156          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]                                                            ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]                                                            ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]                                                            ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]                                                            ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]                                                            ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.608 ; 15.608       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.615 ; 15.615       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.615 ; 15.615       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.615 ; 15.615       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.649 ; 15.649       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.650 ; 15.650       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.650 ; 15.650       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.656 ; 15.656       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_27'                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; 18.329 ; 18.329       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.329 ; 18.329       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.329 ; 18.329       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 18.329 ; 18.329       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 18.365 ; 18.365       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.393 ; 18.393       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.537 ; 18.537       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.643 ; 18.643       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.672 ; 18.672       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.705 ; 18.705       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.705 ; 18.705       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.705 ; 18.705       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 18.705 ; 18.705       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; clk_27 ; Rise       ; CLOCK_27[0]                                               ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_osd_active                                                                               ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD                                                                                        ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                                   ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                                   ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                                   ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                                   ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                                   ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                                   ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                                   ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                                   ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                                   ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                                   ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                         ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[0]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[1]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[2]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[3]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[4]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[5]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[6]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[7]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[8]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[9]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD2                                                                                       ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[0]                                                                                  ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[4]                                                                                  ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[8]                                                                                  ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[9]                                                                                  ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[4]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                                   ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[0]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[1]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[2]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[3]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[4]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[5]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[6]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[7]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[8]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[9]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[1]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[2]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[3]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[5]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[6]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[7]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|v_osd_active                                                                               ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                                   ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                                   ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                                   ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                                   ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                                   ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                                   ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                                   ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                                   ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                                   ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                                   ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                           ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                          ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                          ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                           ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                           ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                           ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[4]                                                                           ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[5]                                                                           ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[6]                                                                           ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[8]                                                                           ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                           ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|vs                                                                                         ;
; 19.559 ; 19.777       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                      ;
; 19.559 ; 19.777       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                          ;
; 19.559 ; 19.777       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[13]                                                                          ;
; 19.559 ; 19.777       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                           ;
; 19.601 ; 19.834       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ;
; 19.602 ; 19.835       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ;
; 19.605 ; 19.838       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ;
; 19.605 ; 19.838       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ;
; 19.605 ; 19.838       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ;
; 19.610 ; 19.843       ; 0.233          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ;
; 19.610 ; 19.843       ; 0.233          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ;
; 19.611 ; 19.844       ; 0.233          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 11.756 ; 11.490 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 8.486  ; 8.160  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 8.943  ; 8.609  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 9.173  ; 8.707  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 8.904  ; 8.693  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 11.543 ; 11.253 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 11.756 ; 11.490 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 11.689 ; 11.312 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 8.749  ; 8.383  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 9.091  ; 8.817  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 8.539  ; 8.338  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 7.914  ; 7.805  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 11.689 ; 11.312 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 10.906 ; 10.660 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 5.400  ; 5.243  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 11.620 ; 11.350 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 8.336  ; 8.019  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 10.117 ; 9.516  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 8.136  ; 7.943  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 7.668  ; 7.393  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 11.304 ; 11.030 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 11.620 ; 11.350 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 5.839  ; 5.626  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 12.018 ; 10.728 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 9.513  ; 9.123  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 8.220  ; 7.852  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 7.693  ; 7.371  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 7.893  ; 7.415  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 8.872  ; 8.485  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 12.018 ; 10.728 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 8.064  ; 7.693  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 8.051  ; 7.674  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 7.624  ; 7.298  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 8.979  ; 8.581  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 7.929  ; 7.528  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 8.622  ; 8.255  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 7.768  ; 7.506  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 6.879  ; 5.755  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 3.208  ; 3.027  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 3.170  ; 2.991  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 3.209  ; 3.028  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; 0.392  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; 0.134  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 5.697  ; 5.447  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 6.045  ; 5.784  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 5.697  ; 5.447  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 6.682  ; 6.324  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 6.871  ; 6.641  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 6.285  ; 6.177  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 5.988  ; 5.768  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 5.159  ; 4.949  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 6.034  ; 5.747  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 5.637  ; 5.464  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 6.066  ; 5.875  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 5.346  ; 5.120  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 6.314  ; 6.052  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 5.159  ; 4.949  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 4.809  ; 4.655  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 4.877  ; 4.669  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 5.532  ; 5.317  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 6.766  ; 6.246  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 5.716  ; 5.544  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 4.877  ; 4.669  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 5.529  ; 5.284  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 5.881  ; 5.657  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 5.230  ; 5.022  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 5.690  ; 5.346  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 7.009  ; 6.694  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 6.031  ; 5.678  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 5.878  ; 5.640  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 6.154  ; 5.748  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 6.237  ; 5.824  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 9.697  ; 8.401  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 5.690  ; 5.346  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 6.062  ; 5.771  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 6.030  ; 5.730  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 6.135  ; 5.726  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 5.906  ; 5.545  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 6.707  ; 6.295  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 5.771  ; 5.457  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 6.478  ; 5.354  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 2.807  ; 2.626  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 2.768  ; 2.588  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 2.807  ; 2.626  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; -0.082 ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; -0.338 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 27.913 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 35.093 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                       ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.186 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 15.414 ; 0.000         ;
; clk_27                                          ; 17.953 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 19.593 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                      ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 27.913 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.047     ; 3.244      ;
; 27.969 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.047     ; 3.188      ;
; 27.972 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.047     ; 3.185      ;
; 27.990 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.047     ; 3.167      ;
; 28.000 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.047     ; 3.157      ;
; 28.011 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.047     ; 3.146      ;
; 28.071 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.066     ; 3.068      ;
; 28.112 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.066     ; 3.027      ;
; 28.115 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.066     ; 3.024      ;
; 28.136 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.047     ; 3.021      ;
; 28.148 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.047     ; 3.009      ;
; 28.169 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.066     ; 2.970      ;
; 28.279 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.066     ; 2.860      ;
; 28.281 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.066     ; 2.858      ;
; 28.307 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.066     ; 2.832      ;
; 28.465 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.066     ; 2.674      ;
; 28.561 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.048     ; 2.595      ;
; 28.593 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.048     ; 2.563      ;
; 28.596 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.048     ; 2.560      ;
; 28.649 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.048     ; 2.507      ;
; 28.659 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.048     ; 2.497      ;
; 28.659 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.048     ; 2.497      ;
; 28.738 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.050     ; 2.416      ;
; 28.748 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.050     ; 2.406      ;
; 28.760 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.048     ; 2.396      ;
; 28.765 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.050     ; 2.389      ;
; 28.807 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.048     ; 2.349      ;
; 28.822 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.050     ; 2.332      ;
; 28.825 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.050     ; 2.329      ;
; 28.896 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.050     ; 2.258      ;
; 28.989 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.050     ; 2.165      ;
; 29.204 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.050     ; 1.950      ;
; 29.939 ; sdram:sdram|q[2]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.276      ;
; 29.939 ; sdram:sdram|q[2]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.276      ;
; 29.939 ; sdram:sdram|q[2]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.276      ;
; 29.939 ; sdram:sdram|q[2]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.276      ;
; 29.939 ; sdram:sdram|q[2]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.276      ;
; 29.946 ; sdram:sdram|q[1]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.269      ;
; 29.946 ; sdram:sdram|q[1]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.269      ;
; 29.946 ; sdram:sdram|q[1]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.269      ;
; 29.946 ; sdram:sdram|q[1]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.269      ;
; 29.946 ; sdram:sdram|q[1]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.269      ;
; 30.048 ; clk_div[0]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.167      ;
; 30.050 ; sdram:sdram|reset[0] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.165      ;
; 30.050 ; sdram:sdram|reset[0] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.165      ;
; 30.050 ; sdram:sdram|reset[0] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.165      ;
; 30.050 ; sdram:sdram|reset[0] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.165      ;
; 30.050 ; sdram:sdram|reset[0] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.165      ;
; 30.060 ; sdram:sdram|reset[4] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.155      ;
; 30.060 ; sdram:sdram|reset[4] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.155      ;
; 30.060 ; sdram:sdram|reset[4] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.155      ;
; 30.060 ; sdram:sdram|reset[4] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.155      ;
; 30.060 ; sdram:sdram|reset[4] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.155      ;
; 30.077 ; sdram:sdram|reset[2] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.138      ;
; 30.077 ; sdram:sdram|reset[2] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.138      ;
; 30.077 ; sdram:sdram|reset[2] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.138      ;
; 30.077 ; sdram:sdram|reset[2] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.138      ;
; 30.077 ; sdram:sdram|reset[2] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.138      ;
; 30.088 ; sdram:sdram|q[0]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.127      ;
; 30.088 ; sdram:sdram|q[0]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.127      ;
; 30.088 ; sdram:sdram|q[0]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.127      ;
; 30.088 ; sdram:sdram|q[0]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.127      ;
; 30.088 ; sdram:sdram|q[0]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.127      ;
; 30.099 ; clk_div[0]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.116      ;
; 30.135 ; clk_div[0]           ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.080      ;
; 30.148 ; clk_div[0]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.067      ;
; 30.167 ; clk_div[0]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.048      ;
; 30.208 ; sdram:sdram|reset[3] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.007      ;
; 30.208 ; sdram:sdram|reset[3] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.007      ;
; 30.208 ; sdram:sdram|reset[3] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.007      ;
; 30.208 ; sdram:sdram|reset[3] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.007      ;
; 30.208 ; sdram:sdram|reset[3] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.007      ;
; 30.216 ; clk_div[0]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.999      ;
; 30.233 ; clk_div[1]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.982      ;
; 30.235 ; clk_div[0]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.980      ;
; 30.239 ; clk_div[2]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.976      ;
; 30.297 ; sdram:sdram|reset[1] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.918      ;
; 30.303 ; clk_div[2]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.912      ;
; 30.304 ; clk_div[1]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.911      ;
; 30.307 ; clk_div[2]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.908      ;
; 30.323 ; clk_div[4]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.892      ;
; 30.333 ; clk_div[1]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.882      ;
; 30.358 ; sdram:sdram|reset[1] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.857      ;
; 30.358 ; sdram:sdram|reset[1] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.857      ;
; 30.358 ; sdram:sdram|reset[1] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.857      ;
; 30.358 ; sdram:sdram|reset[1] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.857      ;
; 30.370 ; clk_div[3]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.845      ;
; 30.371 ; clk_div[2]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.844      ;
; 30.372 ; clk_div[1]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.843      ;
; 30.375 ; clk_div[2]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.840      ;
; 30.387 ; clk_div[4]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.828      ;
; 30.391 ; clk_div[4]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.824      ;
; 30.395 ; clk_div[6]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.820      ;
; 30.401 ; clk_div[3]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.814      ;
; 30.401 ; clk_div[1]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.814      ;
; 30.437 ; clk_div[2]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.778      ;
; 30.438 ; clk_div[3]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.777      ;
; 30.439 ; clk_div[5]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.776      ;
; 30.440 ; clk_div[1]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.775      ;
; 30.445 ; clk_div[2]           ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.770      ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                        ;
+--------+---------------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 35.093 ; osd:osd|hs_low[0]         ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.038     ; 4.538      ;
; 35.175 ; osd:osd|hs_low[1]         ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.039     ; 4.455      ;
; 35.184 ; osd:osd|hs_low[2]         ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.039     ; 4.446      ;
; 35.202 ; osd:osd|hs_low[4]         ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.038     ; 4.429      ;
; 35.254 ; osd:osd|hs_high[0]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.039     ; 4.376      ;
; 35.311 ; osd:osd|hs_high[2]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.039     ; 4.319      ;
; 35.320 ; osd:osd|hs_low[3]         ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.039     ; 4.310      ;
; 35.335 ; osd:osd|hs_high[1]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.039     ; 4.295      ;
; 35.374 ; osd:osd|hs_high[4]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.039     ; 4.256      ;
; 35.380 ; osd:osd|hs_low[5]         ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.039     ; 4.250      ;
; 35.392 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.083      ; 4.382      ;
; 35.402 ; osd:osd|hs_high[3]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.039     ; 4.228      ;
; 35.410 ; vga:vga|v_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 4.381      ;
; 35.412 ; vga:vga|v_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.083      ; 4.362      ;
; 35.416 ; vga:vga|v_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.095      ; 4.370      ;
; 35.419 ; vga:vga|v_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.108      ; 4.380      ;
; 35.431 ; osd:osd|hs_low[0]         ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 4.364      ;
; 35.447 ; vga:vga|v_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 4.324      ;
; 35.447 ; osd:osd|hs_low[7]         ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.039     ; 4.183      ;
; 35.447 ; osd:osd|hs_high[6]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.039     ; 4.183      ;
; 35.452 ; vga:vga|v_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.098      ; 4.337      ;
; 35.453 ; osd:osd|hs_low[0]         ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 4.343      ;
; 35.458 ; osd:osd|hs_high[5]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.039     ; 4.172      ;
; 35.460 ; vga:vga|v_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 4.331      ;
; 35.469 ; osd:osd|hs_low[8]         ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.038     ; 4.162      ;
; 35.509 ; osd:osd|hs_low[6]         ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.039     ; 4.121      ;
; 35.510 ; osd:osd|hs_high[8]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.039     ; 4.120      ;
; 35.513 ; osd:osd|hs_low[1]         ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.103      ; 4.281      ;
; 35.522 ; osd:osd|hs_low[2]         ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.103      ; 4.272      ;
; 35.526 ; osd:osd|hs_high[7]        ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.039     ; 4.104      ;
; 35.528 ; vga:vga|v_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.087      ; 4.250      ;
; 35.535 ; osd:osd|hs_low[1]         ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 4.260      ;
; 35.540 ; osd:osd|hs_low[4]         ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 4.255      ;
; 35.544 ; osd:osd|hs_low[2]         ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 4.251      ;
; 35.547 ; vga:vga|h_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.112      ; 4.256      ;
; 35.549 ; vga:vga|h_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.095      ; 4.237      ;
; 35.553 ; vga:vga|h_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.107      ; 4.245      ;
; 35.556 ; vga:vga|h_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.120      ; 4.255      ;
; 35.558 ; vga:vga|h_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.092      ; 4.225      ;
; 35.562 ; osd:osd|hs_low[4]         ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 4.234      ;
; 35.587 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.090      ; 4.194      ;
; 35.589 ; vga:vga|v_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 4.203      ;
; 35.589 ; vga:vga|h_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.110      ; 4.212      ;
; 35.597 ; vga:vga|h_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.112      ; 4.206      ;
; 35.600 ; vga:vga|v_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.102      ; 4.193      ;
; 35.609 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.083      ; 4.165      ;
; 35.619 ; vga:vga|v_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 4.172      ;
; 35.621 ; vga:vga|v_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.083      ; 4.153      ;
; 35.622 ; osd:osd|hs_high[0]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.103      ; 4.172      ;
; 35.622 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.083      ; 4.152      ;
; 35.625 ; vga:vga|v_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.095      ; 4.161      ;
; 35.626 ; vga:vga|v_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.086      ; 4.151      ;
; 35.628 ; vga:vga|v_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.108      ; 4.171      ;
; 35.635 ; vga:vga|v_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.103      ; 4.159      ;
; 35.636 ; vga:vga|v_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.087      ; 4.142      ;
; 35.644 ; osd:osd|hs_high[0]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 4.151      ;
; 35.646 ; vga:vga|h_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.112      ; 4.157      ;
; 35.648 ; vga:vga|h_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.095      ; 4.138      ;
; 35.648 ; vga:vga|h_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.113      ; 4.156      ;
; 35.650 ; vga:vga|v_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.084      ; 4.125      ;
; 35.650 ; vga:vga|h_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.096      ; 4.137      ;
; 35.652 ; vga:vga|h_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.107      ; 4.146      ;
; 35.654 ; vga:vga|h_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.108      ; 4.145      ;
; 35.655 ; vga:vga|h_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.120      ; 4.156      ;
; 35.656 ; vga:vga|v_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.080      ; 4.115      ;
; 35.657 ; vga:vga|h_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.121      ; 4.155      ;
; 35.658 ; osd:osd|hs_low[3]         ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.103      ; 4.136      ;
; 35.659 ; vga:vga|h_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.093      ; 4.125      ;
; 35.661 ; vga:vga|v_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.098      ; 4.128      ;
; 35.665 ; vga:vga|h_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.099      ; 4.125      ;
; 35.669 ; vga:vga|v_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 4.122      ;
; 35.673 ; osd:osd|hs_high[1]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.103      ; 4.121      ;
; 35.679 ; osd:osd|hs_high[2]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.103      ; 4.115      ;
; 35.680 ; osd:osd|hs_low[3]         ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 4.115      ;
; 35.683 ; vga:vga|h_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.092      ; 4.100      ;
; 35.688 ; vga:vga|h_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.110      ; 4.113      ;
; 35.690 ; vga:vga|h_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.111      ; 4.112      ;
; 35.695 ; osd:osd|hs_high[1]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 4.100      ;
; 35.696 ; vga:vga|h_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.112      ; 4.107      ;
; 35.698 ; vga:vga|h_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.113      ; 4.106      ;
; 35.701 ; osd:osd|hs_high[2]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 4.094      ;
; 35.718 ; vga:vga|video_counter[10] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.083      ; 4.056      ;
; 35.718 ; osd:osd|hs_low[5]         ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.103      ; 4.076      ;
; 35.726 ; vga:vga|h_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.113      ; 4.078      ;
; 35.728 ; vga:vga|v_cnt[6]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 4.063      ;
; 35.730 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.083      ; 4.044      ;
; 35.730 ; vga:vga|v_cnt[6]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.083      ; 4.044      ;
; 35.732 ; vga:vga|h_cnt[1]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.113      ; 4.072      ;
; 35.733 ; vga:vga|h_cnt[3]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.113      ; 4.071      ;
; 35.734 ; vga:vga|h_cnt[1]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.096      ; 4.053      ;
; 35.734 ; vga:vga|v_cnt[6]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.095      ; 4.052      ;
; 35.735 ; vga:vga|h_cnt[3]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.096      ; 4.052      ;
; 35.735 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.103      ; 4.059      ;
; 35.737 ; vga:vga|v_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.087      ; 4.041      ;
; 35.737 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.086      ; 4.040      ;
; 35.737 ; vga:vga|v_cnt[6]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.108      ; 4.062      ;
; 35.737 ; vga:vga|h_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.114      ; 4.068      ;
; 35.738 ; vga:vga|h_cnt[1]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.108      ; 4.061      ;
; 35.739 ; vga:vga|h_cnt[3]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.108      ; 4.060      ;
; 35.740 ; osd:osd|hs_high[3]        ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.103      ; 4.054      ;
+--------+---------------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                   ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.186 ; osd:osd|v_osd_active      ; osd:osd|v_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|vs                ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|hs                ; vga:vga|hs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[0]  ; vga:vga|video_counter[0]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[1]  ; vga:vga|video_counter[1]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[2]  ; vga:vga|video_counter[2]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[3]  ; vga:vga|video_counter[3]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[4]  ; vga:vga|video_counter[4]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[7]  ; vga:vga|video_counter[7]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[12] ; vga:vga|video_counter[12]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vga:vga|video_counter[5]  ; vga:vga|video_counter[5]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:vga|video_counter[6]  ; vga:vga|video_counter[6]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:vga|video_counter[8]  ; vga:vga|video_counter[8]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:vga|video_counter[9]  ; vga:vga|video_counter[9]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:vga|video_counter[10] ; vga:vga|video_counter[10]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:vga|video_counter[11] ; vga:vga|video_counter[11]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.215 ; vga:vga|v_cnt[9]          ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.336      ;
; 0.281 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.402      ;
; 0.281 ; osd:osd|h_cnt[8]          ; osd:osd|hs_low[8]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.401      ;
; 0.295 ; osd:osd|h_cnt[4]          ; osd:osd|hs_low[4]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; osd:osd|h_cnt[9]          ; osd:osd|hs_low[9]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.298 ; osd:osd|h_cnt[0]          ; osd:osd|hs_low[0]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.301 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.422      ;
; 0.303 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.309 ; vga:vga|v_cnt[5]          ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; vga:vga|h_cnt[6]          ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.313 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.433      ;
; 0.315 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.315 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.436      ;
; 0.324 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.444      ;
; 0.339 ; vga:vga|video_counter[0]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 0.626      ;
; 0.340 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 0.619      ;
; 0.342 ; vga:vga|video_counter[2]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 0.629      ;
; 0.345 ; vga:vga|video_counter[1]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 0.631      ;
; 0.347 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 0.634      ;
; 0.348 ; vga:vga|video_counter[3]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 0.634      ;
; 0.348 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 0.635      ;
; 0.349 ; vga:vga|video_counter[4]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 0.635      ;
; 0.350 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.471      ;
; 0.354 ; vga:vga|video_counter[0]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 0.633      ;
; 0.356 ; vga:vga|video_counter[10] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 0.643      ;
; 0.368 ; vga:vga|video_counter[12] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.187      ; 0.659      ;
; 0.371 ; vga:vga|hs                ; osd:osd|hsD                                                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.492      ;
; 0.372 ; osd:osd|h_cnt[9]          ; osd:osd|hs_high[9]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.493      ;
; 0.375 ; osd:osd|h_cnt[0]          ; osd:osd|hs_high[0]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.496      ;
; 0.388 ; osd:osd|hsD2              ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.508      ;
; 0.390 ; osd:osd|hsD2              ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.510      ;
; 0.391 ; osd:osd|hsD2              ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.511      ;
; 0.391 ; osd:osd|hsD2              ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.511      ;
; 0.411 ; osd:osd|hsD2              ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.530      ;
; 0.411 ; osd:osd|hsD2              ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.530      ;
; 0.411 ; osd:osd|hsD2              ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.530      ;
; 0.412 ; osd:osd|hsD2              ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.531      ;
; 0.412 ; osd:osd|hsD2              ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.531      ;
; 0.412 ; osd:osd|hsD2              ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.531      ;
; 0.423 ; osd:osd|h_osd_active      ; osd:osd|h_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.544      ;
; 0.431 ; vga:vga|v_cnt[3]          ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.551      ;
; 0.442 ; vga:vga|h_cnt[5]          ; vga:vga|hs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.563      ;
; 0.450 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.571      ;
; 0.455 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.458 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.582      ;
; 0.461 ; vga:vga|v_cnt[7]          ; vga:vga|v_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.582      ;
; 0.461 ; osd:osd|h_cnt[1]          ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; osd:osd|h_cnt[6]          ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; vga:vga|h_cnt[5]          ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; osd:osd|h_cnt[3]          ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; osd:osd|h_cnt[5]          ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.582      ;
; 0.464 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; vga:vga|v_cnt[8]          ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.587      ;
; 0.469 ; vga:vga|h_cnt[6]          ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.472 ; vga:vga|hs                ; osd:osd|h_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.593      ;
; 0.473 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.594      ;
; 0.473 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.593      ;
; 0.476 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.596      ;
; 0.479 ; osd:osd|h_cnt[4]          ; osd:osd|hs_high[4]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.600      ;
; 0.479 ; osd:osd|h_cnt[5]          ; osd:osd|hs_low[5]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.601      ;
; 0.481 ; osd:osd|h_cnt[2]          ; osd:osd|hs_high[2]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.603      ;
; 0.482 ; osd:osd|h_cnt[2]          ; osd:osd|hs_low[2]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.604      ;
; 0.483 ; osd:osd|h_cnt[5]          ; osd:osd|hs_high[5]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.605      ;
; 0.484 ; osd:osd|h_cnt[7]          ; osd:osd|hs_low[7]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.606      ;
; 0.487 ; osd:osd|h_cnt[7]          ; osd:osd|hs_high[7]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.609      ;
; 0.490 ; vga:vga|video_counter[13] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.611      ;
; 0.495 ; osd:osd|hsD               ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.617      ;
; 0.496 ; osd:osd|hsD               ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.618      ;
; 0.501 ; vga:vga|video_counter[1]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.174      ; 0.779      ;
; 0.510 ; osd:osd|hsD               ; osd:osd|hsD2                                                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.632      ;
; 0.511 ; vga:vga|video_counter[0]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.172      ; 0.787      ;
; 0.511 ; vga:vga|video_counter[3]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.174      ; 0.789      ;
; 0.513 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.634      ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                      ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.186 ; sdram:sdram|q[2]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram:sdram|q[1]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; sdram:sdram|q[0]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; clk_div[7]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.314      ;
; 0.201 ; sdram:sdram|reset[4] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.322      ;
; 0.212 ; sdram:sdram|q[0]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.333      ;
; 0.215 ; sdram:sdram|q[1]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.336      ;
; 0.219 ; sdram:sdram|q[1]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.340      ;
; 0.293 ; clk_div[6]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; clk_div[4]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; clk_div[3]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; clk_div[5]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.416      ;
; 0.300 ; clk_div[1]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.421      ;
; 0.303 ; sdram:sdram|reset[3] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.424      ;
; 0.309 ; sdram:sdram|reset[2] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.430      ;
; 0.313 ; sdram:sdram|reset[0] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.434      ;
; 0.315 ; sdram:sdram|reset[1] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.436      ;
; 0.319 ; sdram:sdram|q[0]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.440      ;
; 0.323 ; sdram:sdram|q[2]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.444      ;
; 0.325 ; sdram:sdram|q[2]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.446      ;
; 0.442 ; clk_div[6]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; clk_div[4]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.564      ;
; 0.451 ; sdram:sdram|reset[3] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.572      ;
; 0.453 ; clk_div[5]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clk_div[3]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.574      ;
; 0.455 ; clk_div[1]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; clk_div[5]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; clk_div[3]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.577      ;
; 0.458 ; clk_div[2]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.579      ;
; 0.462 ; sdram:sdram|reset[0] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; sdram:sdram|reset[1] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.584      ;
; 0.465 ; sdram:sdram|reset[0] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.586      ;
; 0.468 ; sdram:sdram|reset[2] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.589      ;
; 0.471 ; sdram:sdram|reset[2] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.592      ;
; 0.478 ; clk_div[0]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.599      ;
; 0.499 ; clk_div[2]           ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.620      ;
; 0.500 ; clk_div[2]           ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.621      ;
; 0.503 ; clk_div[2]           ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.624      ;
; 0.506 ; clk_div[4]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.627      ;
; 0.509 ; clk_div[4]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.630      ;
; 0.518 ; clk_div[1]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; clk_div[3]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.640      ;
; 0.521 ; clk_div[1]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; clk_div[2]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; clk_div[3]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.643      ;
; 0.524 ; clk_div[2]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.645      ;
; 0.526 ; sdram:sdram|reset[1] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.647      ;
; 0.528 ; sdram:sdram|reset[0] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.649      ;
; 0.529 ; sdram:sdram|reset[1] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.650      ;
; 0.531 ; sdram:sdram|reset[0] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.652      ;
; 0.534 ; clk_div[2]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.655      ;
; 0.584 ; clk_div[1]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.705      ;
; 0.587 ; clk_div[1]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.708      ;
; 0.587 ; clk_div[2]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.708      ;
; 0.590 ; clk_div[2]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.711      ;
; 0.634 ; clk_div[0]           ; clk_div[3]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.755      ;
; 0.677 ; clk_div[1]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.798      ;
; 0.697 ; clk_div[0]           ; clk_div[4]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.818      ;
; 0.700 ; clk_div[0]           ; clk_div[5]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.821      ;
; 0.713 ; sdram:sdram|reset[1] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.834      ;
; 0.763 ; clk_div[0]           ; clk_div[6]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.884      ;
; 0.766 ; clk_div[0]           ; clk_div[7]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.887      ;
; 0.839 ; clk_div[0]           ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.960      ;
; 0.856 ; clk_div[0]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.977      ;
; 0.893 ; sdram:sdram|reset[3] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.014      ;
; 0.893 ; sdram:sdram|reset[3] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.014      ;
; 0.893 ; sdram:sdram|reset[3] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.014      ;
; 0.909 ; sdram:sdram|q[0]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.030      ;
; 0.909 ; sdram:sdram|q[0]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.030      ;
; 0.909 ; sdram:sdram|q[0]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.030      ;
; 0.909 ; sdram:sdram|q[0]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.030      ;
; 0.909 ; sdram:sdram|q[0]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.030      ;
; 1.013 ; sdram:sdram|q[1]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.134      ;
; 1.013 ; sdram:sdram|q[1]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.134      ;
; 1.013 ; sdram:sdram|q[1]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.134      ;
; 1.013 ; sdram:sdram|q[1]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.134      ;
; 1.013 ; sdram:sdram|q[1]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.134      ;
; 1.020 ; sdram:sdram|q[2]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.141      ;
; 1.020 ; sdram:sdram|q[2]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.141      ;
; 1.020 ; sdram:sdram|q[2]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.141      ;
; 1.020 ; sdram:sdram|q[2]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.141      ;
; 1.020 ; sdram:sdram|q[2]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.141      ;
; 1.021 ; sdram:sdram|reset[2] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.142      ;
; 1.021 ; sdram:sdram|reset[2] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.142      ;
; 1.031 ; sdram:sdram|reset[4] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.152      ;
; 1.031 ; sdram:sdram|reset[4] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.152      ;
; 1.031 ; sdram:sdram|reset[4] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.152      ;
; 1.031 ; sdram:sdram|reset[4] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.152      ;
; 1.558 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.012      ; 1.626      ;
; 1.636 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.012      ; 1.704      ;
; 1.770 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.012      ; 1.838      ;
; 1.776 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.012      ; 1.844      ;
; 1.996 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.015      ; 2.067      ;
; 2.003 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.015      ; 2.074      ;
; 2.013 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.015      ; 2.084      ;
; 2.077 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.012      ; 2.145      ;
; 2.090 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.015      ; 2.161      ;
; 2.119 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.015      ; 2.190      ;
; 2.130 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.015      ; 2.201      ;
; 2.136 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.015      ; 2.207      ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.454 ; 15.609       ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.455 ; 15.610       ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.455 ; 15.610       ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.456 ; 15.611       ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.504 ; 15.654       ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.504 ; 15.654       ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.504 ; 15.654       ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.505 ; 15.655       ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.624 ; 15.624       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.624 ; 15.624       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.624 ; 15.624       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.626 ; 15.626       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.627 ; 15.627       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.627 ; 15.627       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.637 ; 15.637       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.637 ; 15.637       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.638 ; 15.638       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.640 ; 15.640       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.641 ; 15.641       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.641 ; 15.641       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[3]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[4]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[5]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[6]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[7]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_27'                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; 17.953 ; 17.953       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 17.953 ; 17.953       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 17.953 ; 17.953       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 17.953 ; 17.953       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 17.986 ; 17.986       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 17.996 ; 17.996       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.537 ; 18.537       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 19.041 ; 19.041       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 19.051 ; 19.051       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 19.082 ; 19.082       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.082 ; 19.082       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 19.082 ; 19.082       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 19.082 ; 19.082       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; clk_27 ; Rise       ; CLOCK_27[0]                                               ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; 19.593 ; 19.823       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ;
; 19.595 ; 19.825       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
; 19.596 ; 19.826       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.596 ; 19.826       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ;
; 19.596 ; 19.826       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ;
; 19.596 ; 19.826       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ;
; 19.596 ; 19.826       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ;
; 19.598 ; 19.828       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ;
; 19.621 ; 19.851       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.621 ; 19.851       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ;
; 19.621 ; 19.851       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ;
; 19.621 ; 19.851       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[0]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[1]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[2]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[3]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[4]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[5]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[6]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[7]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[8]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[9]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD2                                                                                       ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[0]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[4]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[8]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[9]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|v_osd_active                                                                               ;
; 19.623 ; 19.853       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
; 19.623 ; 19.853       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[4]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                                   ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_osd_active                                                                               ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD                                                                                        ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[0]                                                                                 ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[1]                                                                                 ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[2]                                                                                 ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[3]                                                                                 ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[4]                                                                                 ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[5]                                                                                 ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[6]                                                                                 ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[7]                                                                                 ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[8]                                                                                 ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[9]                                                                                 ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[1]                                                                                  ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[2]                                                                                  ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[3]                                                                                  ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[5]                                                                                  ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[6]                                                                                  ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[7]                                                                                  ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                                   ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                                   ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                         ;
; 19.625 ; 19.855       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                          ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 6.122  ; 6.301  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 4.494  ; 4.818  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 4.942  ; 5.103  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 4.843  ; 5.169  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 4.978  ; 4.924  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 5.991  ; 6.148  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 6.122  ; 6.301  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 6.032  ; 6.181  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 4.772  ; 4.977  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 5.036  ; 5.188  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 4.800  ; 4.930  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 4.454  ; 4.381  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 6.032  ; 6.181  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 5.641  ; 5.753  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 2.960  ; 3.085  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 6.097  ; 6.210  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 4.476  ; 4.715  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 6.097  ; 6.003  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 4.575  ; 4.654  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 4.084  ; 4.323  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 5.863  ; 6.006  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 6.041  ; 6.210  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 3.202  ; 3.328  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 7.550  ; 7.056  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 5.244  ; 5.328  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 4.589  ; 4.622  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 4.268  ; 4.257  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 4.373  ; 4.365  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 4.922  ; 4.966  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 7.550  ; 7.056  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 4.433  ; 4.432  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 4.464  ; 4.449  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 4.232  ; 4.248  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 4.945  ; 4.830  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 4.287  ; 4.437  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 4.850  ; 4.710  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 4.476  ; 4.294  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 4.828  ; 4.185  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 1.895  ; 1.749  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 1.858  ; 1.722  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 1.895  ; 1.749  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; -0.840 ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; -0.960 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 3.039  ; 3.196  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 3.208  ; 3.397  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 3.039  ; 3.196  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 3.533  ; 3.747  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 3.659  ; 3.854  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 3.555  ; 3.382  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 3.228  ; 3.407  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 2.757  ; 2.863  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 3.240  ; 3.419  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 3.018  ; 3.210  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 3.271  ; 3.488  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 2.852  ; 2.988  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 3.439  ; 3.390  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 2.757  ; 2.863  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 2.621  ; 2.740  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 2.607  ; 2.721  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 2.963  ; 3.123  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 4.153  ; 4.024  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 3.079  ; 3.259  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 2.607  ; 2.721  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 3.013  ; 2.993  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 3.162  ; 3.336  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 2.854  ; 2.973  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 3.149  ; 3.037  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 3.903  ; 3.868  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 3.420  ; 3.303  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 3.292  ; 3.182  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 3.438  ; 3.330  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 3.500  ; 3.413  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 6.202  ; 5.687  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 3.149  ; 3.037  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 3.378  ; 3.267  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 3.368  ; 3.253  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 3.288  ; 3.353  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 3.222  ; 3.186  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 3.696  ; 3.665  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 3.259  ; 3.208  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 4.586  ; 3.943  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 1.652  ; 1.506  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 1.616  ; 1.481  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 1.653  ; 1.507  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; -1.114 ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; -1.235 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                          ;
+--------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                 ; 24.605 ; 0.186 ; N/A      ; N/A     ; 15.346              ;
;  clk_27                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 17.953              ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; 30.460 ; 0.186 ; N/A      ; N/A     ; 19.553              ;
;  pll|altpll_component|auto_generated|pll1|clk[1] ; 24.605 ; 0.186 ; N/A      ; N/A     ; 15.346              ;
; Design-wide TNS                                  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_27                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 12.757 ; 12.653 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 9.115  ; 9.031  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 9.648  ; 9.498  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 9.825  ; 9.632  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 9.668  ; 9.495  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 12.537 ; 12.395 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 12.757 ; 12.653 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 12.693 ; 12.559 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 9.392  ; 9.257  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 9.857  ; 9.633  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 9.236  ; 9.142  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 8.633  ; 8.495  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 12.693 ; 12.559 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 11.852 ; 11.739 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 5.829  ; 5.748  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 12.611 ; 12.500 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 8.970  ; 8.869  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 11.014 ; 10.629 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 8.810  ; 8.704  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 8.250  ; 8.175  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 12.274 ; 12.152 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 12.611 ; 12.500 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 6.297  ; 6.162  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 13.533 ; 12.153 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 10.405 ; 10.070 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 9.049  ; 8.754  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 8.442  ; 8.170  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 8.690  ; 8.267  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 9.770  ; 9.412  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 13.533 ; 12.153 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 8.855  ; 8.540  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 8.845  ; 8.511  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 8.377  ; 8.099  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 9.820  ; 9.445  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 8.591  ; 8.339  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 9.443  ; 9.042  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 8.570  ; 8.255  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 7.927  ; 6.621  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 3.569  ; 3.331  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 3.524  ; 3.299  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 3.569  ; 3.331  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; 0.690  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; 0.403  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 3.039  ; 3.196  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 3.208  ; 3.397  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 3.039  ; 3.196  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 3.533  ; 3.747  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 3.659  ; 3.854  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 3.555  ; 3.382  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 3.228  ; 3.407  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 2.757  ; 2.863  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 3.240  ; 3.419  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 3.018  ; 3.210  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 3.271  ; 3.488  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 2.852  ; 2.988  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 3.439  ; 3.390  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 2.757  ; 2.863  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 2.621  ; 2.740  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 2.607  ; 2.721  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 2.963  ; 3.123  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 4.153  ; 4.024  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 3.079  ; 3.259  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 2.607  ; 2.721  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 3.013  ; 2.993  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 3.162  ; 3.336  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 2.854  ; 2.973  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 3.149  ; 3.037  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 3.903  ; 3.868  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 3.420  ; 3.303  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 3.292  ; 3.182  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 3.438  ; 3.330  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 3.500  ; 3.413  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 6.202  ; 5.687  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 3.149  ; 3.037  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 3.378  ; 3.267  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 3.368  ; 3.253  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 3.288  ; 3.353  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 3.222  ; 3.186  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 3.696  ; 3.665  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 3.259  ; 3.208  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 4.586  ; 3.943  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 1.652  ; 1.506  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 1.616  ; 1.481  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 1.653  ; 1.507  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; -1.114 ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; -1.235 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin          ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------+
; Input Transition Times                                           ;
+---------------+--------------+-----------------+-----------------+
; Pin           ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------+--------------+-----------------+-----------------+
; CLOCK_27[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SS4       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[2]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[3]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[4]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[5]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[6]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[7]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[8]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[9]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[10]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[11]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[12]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[13]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[14]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[15]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SCK       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_DI        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SS2       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_27[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SS3       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CONF_DATA0    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.08 V              ; -0.00265 V          ; 0.094 V                              ; 0.274 V                              ; 9.48e-09 s                  ; 6.28e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.08 V             ; -0.00265 V         ; 0.094 V                             ; 0.274 V                             ; 9.48e-09 s                 ; 6.28e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0324 V           ; 0.103 V                              ; 0.143 V                              ; 1.16e-09 s                  ; 7.97e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0324 V          ; 0.103 V                             ; 0.143 V                             ; 1.16e-09 s                 ; 7.97e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0324 V           ; 0.103 V                              ; 0.143 V                              ; 1.16e-09 s                  ; 7.97e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0324 V          ; 0.103 V                             ; 0.143 V                             ; 1.16e-09 s                 ; 7.97e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0324 V           ; 0.103 V                              ; 0.143 V                              ; 1.16e-09 s                  ; 7.97e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0324 V          ; 0.103 V                             ; 0.143 V                             ; 1.16e-09 s                 ; 7.97e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.08 V              ; -0.00274 V          ; 0.052 V                              ; 0.212 V                              ; 9.53e-09 s                  ; 6.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.08 V             ; -0.00274 V         ; 0.052 V                             ; 0.212 V                             ; 9.53e-09 s                 ; 6.29e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0324 V           ; 0.103 V                              ; 0.143 V                              ; 1.16e-09 s                  ; 7.97e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0324 V          ; 0.103 V                             ; 0.143 V                             ; 1.16e-09 s                 ; 7.97e-10 s                 ; Yes                       ; No                        ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.08 V              ; -0.00274 V          ; 0.052 V                              ; 0.212 V                              ; 9.53e-09 s                  ; 6.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.08 V             ; -0.00274 V         ; 0.052 V                             ; 0.212 V                             ; 9.53e-09 s                 ; 6.29e-09 s                 ; Yes                       ; Yes                       ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0324 V           ; 0.103 V                              ; 0.143 V                              ; 1.16e-09 s                  ; 7.97e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0324 V          ; 0.103 V                             ; 0.143 V                             ; 1.16e-09 s                 ; 7.97e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.08 V              ; -0.00265 V          ; 0.094 V                              ; 0.274 V                              ; 9.48e-09 s                  ; 6.28e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.08 V             ; -0.00265 V         ; 0.094 V                             ; 0.274 V                             ; 9.48e-09 s                 ; 6.28e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; 2.28e-06 V          ; 0.123 V                              ; 0.16 V                               ; 1.15e-08 s                  ; 7.75e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; 2.28e-06 V         ; 0.123 V                             ; 0.16 V                              ; 1.15e-08 s                 ; 7.75e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.029 V                              ; 0.155 V                              ; 1.41e-09 s                  ; 9.78e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.029 V                             ; 0.155 V                             ; 1.41e-09 s                 ; 9.78e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.029 V                              ; 0.155 V                              ; 1.41e-09 s                  ; 9.78e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.029 V                             ; 0.155 V                             ; 1.41e-09 s                 ; 9.78e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.029 V                              ; 0.155 V                              ; 1.41e-09 s                  ; 9.78e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.029 V                             ; 0.155 V                             ; 1.41e-09 s                 ; 9.78e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.08 V              ; 3.4e-06 V           ; 0.126 V                              ; 0.132 V                              ; 1.16e-08 s                  ; 7.79e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.08 V             ; 3.4e-06 V          ; 0.126 V                             ; 0.132 V                             ; 1.16e-08 s                 ; 7.79e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.029 V                              ; 0.155 V                              ; 1.41e-09 s                  ; 9.78e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.029 V                             ; 0.155 V                             ; 1.41e-09 s                 ; 9.78e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.08 V              ; 3.4e-06 V           ; 0.126 V                              ; 0.132 V                              ; 1.16e-08 s                  ; 7.79e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.08 V             ; 3.4e-06 V          ; 0.126 V                             ; 0.132 V                             ; 1.16e-08 s                 ; 7.79e-09 s                 ; Yes                       ; Yes                       ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.029 V                              ; 0.155 V                              ; 1.41e-09 s                  ; 9.78e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.029 V                             ; 0.155 V                             ; 1.41e-09 s                 ; 9.78e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; 2.28e-06 V          ; 0.123 V                              ; 0.16 V                               ; 1.15e-08 s                  ; 7.75e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; 2.28e-06 V         ; 0.123 V                             ; 0.16 V                              ; 1.15e-08 s                 ; 7.75e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.46 V              ; -0.00649 V          ; 0.334 V                              ; 0.31 V                               ; 7.87e-09 s                  ; 5.6e-09 s                   ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.46 V             ; -0.00649 V         ; 0.334 V                             ; 0.31 V                              ; 7.87e-09 s                 ; 5.6e-09 s                  ; No                        ; No                        ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0519 V           ; 0.345 V                              ; 0.248 V                              ; 9.1e-10 s                   ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0519 V          ; 0.345 V                             ; 0.248 V                             ; 9.1e-10 s                  ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0519 V           ; 0.345 V                              ; 0.248 V                              ; 9.1e-10 s                   ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0519 V          ; 0.345 V                             ; 0.248 V                             ; 9.1e-10 s                  ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0519 V           ; 0.345 V                              ; 0.248 V                              ; 9.1e-10 s                   ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0519 V          ; 0.345 V                             ; 0.248 V                             ; 9.1e-10 s                  ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.46 V              ; -0.00608 V          ; 0.311 V                              ; 0.314 V                              ; 7.88e-09 s                  ; 5.61e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 3.31e-07 V                  ; 3.46 V             ; -0.00608 V         ; 0.311 V                             ; 0.314 V                             ; 7.88e-09 s                 ; 5.61e-09 s                 ; Yes                       ; No                        ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0519 V           ; 0.345 V                              ; 0.248 V                              ; 9.1e-10 s                   ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0519 V          ; 0.345 V                             ; 0.248 V                             ; 9.1e-10 s                  ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.46 V              ; -0.00608 V          ; 0.311 V                              ; 0.314 V                              ; 7.88e-09 s                  ; 5.61e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 3.31e-07 V                  ; 3.46 V             ; -0.00608 V         ; 0.311 V                             ; 0.314 V                             ; 7.88e-09 s                 ; 5.61e-09 s                 ; Yes                       ; No                        ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0519 V           ; 0.345 V                              ; 0.248 V                              ; 9.1e-10 s                   ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0519 V          ; 0.345 V                             ; 0.248 V                             ; 9.1e-10 s                  ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.46 V              ; -0.00649 V          ; 0.334 V                              ; 0.31 V                               ; 7.87e-09 s                  ; 5.6e-09 s                   ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.46 V             ; -0.00649 V         ; 0.334 V                             ; 0.31 V                              ; 7.87e-09 s                 ; 5.6e-09 s                  ; No                        ; No                        ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                               ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 22434    ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 167      ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 22434    ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 167      ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 6     ; 6    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 174   ; 174  ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 556   ; 556  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Mon Feb 08 00:53:06 2021
Info: Command: quartus_sta soc -c soc
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'soc.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[0]} {pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 65 -multiply_by 77 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[1]} {pll|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 65 -multiply_by 77 -phase -29.42 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[2]} {pll|altpll_component|auto_generated|pll1|clk[2]}
Warning (332174): Ignored filter at soc.sdc(48): clock|altpll_component|auto_generated|pll1|clk[2] could not be matched with a pin
Warning (332049): Ignored create_generated_clock at soc.sdc(48): Argument -source is an empty collection
    Info (332050): create_generated_clock -name sdclk_pin -source [get_pins {clock|altpll_component|auto_generated|pll1|clk[2]}] [get_ports {SDRAM_CLK}]
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at soc.sdc(65): sdclk_pin could not be matched with a clock
Warning (332049): Ignored set_input_delay at soc.sdc(65): Argument -clock is not an object ID
    Info (332050): set_input_delay -clock sdclk_pin -max 6.4 [get_ports SDRAM_DQ*]
Warning (332049): Ignored set_input_delay at soc.sdc(66): Argument -clock is not an object ID
    Info (332050): set_input_delay -clock sdclk_pin -min 3.2 [get_ports SDRAM_DQ*]
Warning (332049): Ignored set_output_delay at soc.sdc(72): Argument -clock is not an object ID
    Info (332050): set_output_delay -clock sdclk_pin -max 1.5 [get_ports SDRAM_*]
Warning (332049): Ignored set_output_delay at soc.sdc(73): Argument -clock is not an object ID
    Info (332050): set_output_delay -clock sdclk_pin -min -0.8 [get_ports SDRAM_*]
Warning (332174): Ignored filter at soc.sdc(91): clock|altpll_component|auto_generated|pll1|clk[2] could not be matched with a clock
Warning (332049): Ignored set_multicycle_path at soc.sdc(91): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -from [get_clocks {sdclk_pin}] -to [get_clocks {clock|altpll_component|auto_generated|pll1|clk[2]}] -setup -end 2
Warning (332049): Ignored set_multicycle_path at soc.sdc(91): Argument <to> is an empty collection
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "user_io|spi_sck~0|combout"
    Warning (332126): Node "user_io|spi_sck~0|datad"
Warning (332060): Node: SPI_SCK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vga:vga|hs was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clk_div[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: user_io:user_io|sd_dout_strobe was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: block_io:block_io|cpu_byte_rd was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: block_io:block_io|io_rd_req was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 24.605
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    24.605         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    30.460         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.411
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.411         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.412         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 15.348
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.348         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    18.344         0.000 clk_27 
    Info (332119):    19.556         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: SPI_SCK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vga:vga|hs was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clk_div[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: user_io:user_io|sd_dout_strobe was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: block_io:block_io|cpu_byte_rd was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: block_io:block_io|io_rd_req was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 25.180
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    25.180         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    31.309         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.362
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.362         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.363         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 15.346
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.346         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    18.329         0.000 clk_27 
    Info (332119):    19.553         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: SPI_SCK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vga:vga|hs was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clk_div[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: user_io:user_io|sd_dout_strobe was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: block_io:block_io|cpu_byte_rd was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: block_io:block_io|io_rd_req was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 27.913
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    27.913         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    35.093         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.186         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 15.414
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.414         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    17.953         0.000 clk_27 
    Info (332119):    19.593         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 31 warnings
    Info: Peak virtual memory: 4707 megabytes
    Info: Processing ended: Mon Feb 08 00:53:09 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


