          0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
          0 :                            include "z86.inc"
(1)       0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)       0 :                            include "z8.inc"
(2)       0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(2)       0 :                    ;;; Z8
(2)       0 :                            cpu     Z8
(2)       0 :                    ;;;
(2)       0 : =FC                FLAGS:  equ     252               ; R/W: Flags register
(2)       0 : =80                F_CARRY:        equ     %(2)10000000 ; set to 1 if carry
(2)       0 : =40                F_ZERO:         equ     %(2)01000000 ; set to 1 if zero
(2)       0 : =20                F_SIGN:         equ     %(2)00100000 ; set to 1 if negative
(2)       0 : =10                F_OVERFLOW:     equ     %(2)00010000 ; set to 1 if overflow
(2)       0 : =8                 F_DECIMAL_ADJ:  equ     %(2)00001000 ; decimal adjust
(2)       0 : =4                 F_HALF_CARRY:   equ     %(2)00000100 ; set to 1 if carry from bit-3
(2)       0 : =2                 F_USER2:        equ     %(2)00000010 ; User flag F2
(2)       0 : =1                 F_USER1:        equ     %(2)00000001 ; User flah F1
(1)       0 :                    ;;; Z86
(1)       0 :                            cpu     Z86C
(1)       0 :                            option  "reg-alias", "disable"
(1)       0 :                    ;;; Interrupt vectors
(1)       0 : =0                 VEC_IRQ0:       equ     %0000   ; IRQ0
(1)       0 : =2                 VEC_IRQ1:       equ     %0002   ; IRQ1
(1)       0 : =4                 VEC_IRQ2:       equ     %0004   ; IRQ2/Tin
(1)       0 : =6                 VEC_IRQ3:       equ     %0006   ; IRQ3/Serial in
(1)       0 : =8                 VEC_IRQ4:       equ     %0008   ; IRQ4/Serial out/T0
(1)       0 : =A                 VEC_IRQ5:       equ     %000A   ; IRQ5/T1
(1)       0 :                    ;;; Reset origin
(1)       0 : =C                 ORG_RESET:      equ     %000C   ; RESET
(1)       0 :                    ;;; I/O Ports
(1)       0 : =2                 PORT2:          equ     2       ; Port 2
(1)       0 : =3                 PORT3:          equ     3       ; Port 3
(1)       0 : =F7                P3M:            equ     247       ; W/O: Port 3 Mode Register
(1)       0 : =80                P3M_PARITY:     equ     %(2)10000000 ; 1=Parity on
(1)       0 : =40                P3M_SERIAL:     equ     %(2)01000000 ; 1=P30 is serial in, P37 is serial out
(1)       0 : =1                 P3M_P2PUSHPULL: equ     %(2)00000001 ; 1=Port 2 is push-pull, 0=open drain
(1)       0 : =F6                P2M:            equ     246       ; W/O: Port 2 Mode Register, 0=output, 1=input
(1)       0 : =F8                P01M:           equ     248       ; W/O: Port 0 and 1 Mode Register
(1)       0 : =82                P01M_P0ADDR:    equ     %(2)10000010 ; Port 0 is A8~A15
(1)       0 : =10                P01M_P1DATA:    equ     %(2)00010000 ; Port 1 is AD0~AD7
(1)       0 : =4                 P01M_INTERNAL:  equ     %(2)00000100 ; Stack is on internal memory
(1)       0 :                    ;;; Interrupt
(1)       0 : =F9                IPR:    equ     249             ; W/O: Interrupt Priority
(1)       0 : =1                 IPR_CAB:        equ     %(2)000001 ; C > A > B
(1)       0 : =8                 IPR_ABC:        equ     %(2)001000 ; A > B > C
(1)       0 : =9                 IPR_ACB:        equ     %(2)001001 ; A > C > B
(1)       0 : =10                IPR_BCA:        equ     %(2)010000 ; B > C > A
(1)       0 : =11                IPR_CBA:        equ     %(2)010001 ; C > B > A
(1)       0 : =18                IPR_BAC:        equ     %(2)011000 ; B > A > C
(1)       0 : =0                 IPR_A53:        equ     %(2)000000 ; A: IRQ5 > IRQ3
(1)       0 : =20                IPR_A35:        equ     %(2)100000 ; A: IRQ3 > IRQ5
(1)       0 : =0                 IPR_B20:        equ     %(2)000000 ; B: IRQ2 > IRQ0
(1)       0 : =4                 IPR_B02:        equ     %(2)000100 ; B: IRQ0 > IRQ2
(1)       0 : =0                 IPR_C14:        equ     %(2)000000 ; C: IRQ0 > IRQ4
(1)       0 : =2                 IPR_C41:        equ     %(2)000010 ; C: IRQ4 > IRQ0
(1)       0 : =FB                IMR:    equ     251             ; R/W: Interrupt Mask
(1)       0 : =80                IMR_ENABLE:     equ     %(2)10000000 ; Interrupt enable
(1)       0 : =1                 IMR_IRQ0:       equ     (1 SHL 0)
(1)       0 : =2                 IMR_IRQ1:       equ     (1 SHL 1)
(1)       0 : =4                 IMR_IRQ2:       equ     (1 SHL 2)
(1)       0 : =8                 IMR_IRQ3:       equ     (1 SHL 3)
(1)       0 : =10                IMR_IRQ4:       equ     (1 SHL 4)
(1)       0 : =20                IMR_IRQ5:       equ     (1 SHL 5)
(1)       0 : =FA                IRQ:    equ     250             ; R/W: Interrupt Request
(1)       0 : =1                 IRQ_IRQ0:       equ     IMR_IRQ0
(1)       0 : =2                 IRQ_IRQ1:       equ     IMR_IRQ1
(1)       0 : =4                 IRQ_IRQ2:       equ     IMR_IRQ2
(1)       0 : =8                 IRQ_IRQ3:       equ     IMR_IRQ3
(1)       0 : =10                IRQ_IRQ4:       equ     IMR_IRQ4
(1)       0 : =20                IRQ_IRQ5:       equ     IMR_IRQ5
(1)       0 :                    ;;; Counter/Timers
(1)       0 : =F5                PRE0:   equ     245             ; W/O: Prescaler 0 register
(1)       0 : =1                 PRE0_MODULO:    equ     %(2)00000001 ; 1=Modulo-N, 0=Single-pass
(1)       0 : =FC                PRE0_gm:        equ     %(2)11111100 ; Modulo mask
(1)       0 : =2                 PRE0_gp:        equ     2         ; Modulo bit position
(1)       0 : =F3                PRE1:   equ     243               ; W/O: Prescaler 1 register
(1)       0 : =1                 PRE1_MODULO:    equ     %(2)00000001 ; 1=Modulo-N, 0=SinglePass
(1)       0 : =2                 PRE1_INTERNAL:  equ     %(2)00000010 ; 1=T1 internal, 0=T1 external
(1)       0 : =FC                PRE1_gm:        equ     %(2)11111100 ; Modulo mask
(1)       0 : =2                 PRE1_gp:        equ     2         ; Modulo bit position
(1)       0 : =F2                T1:     equ     242               ; R/W: Counter/Timer 1 Register
(1)       0 : =F4                T0:     equ     244               ; R/W: Counter/Timer 0 Register
(1)       0 : =F1                TMR:    equ     241               ; R/W: Timer Mode Register
(1)       0 : =1                 TMR_LOAD_T0:    equ     %(2)00000001 ; 1=Load T0
(1)       0 : =2                 TMR_ENABLE_T0:  equ     %(2)00000010 ; 1=Enable T0
(1)       0 : =4                 TMR_LOAD_T1:    equ     %(2)00000100 ; 1=Load T1
(1)       0 : =8                 TMR_ENABLE_T1:  equ     %(2)00001000 ; 1=Enable T1
(1)       0 : =0                 TMR_TOUT_OFF:   equ     %(2)00000000 ; TOUT off
(1)       0 : =40                TMR_TOUT_T0:    equ     %(2)01000000 ; TOUT=T0
(1)       0 : =80                TMR_TOUT_T1:    equ     %(2)10000000 ; TOUT=T1
(1)       0 : =C0                TMR_TOUT_CLOCK: equ     %(2)11000000 ; TOUT=internal clock
(1)       0 :                    ;;;
(1)       0 : =F0                SIO:    equ     240             ; R/W: Serial I/O Register
(1)       0 : =FD                RP:     equ     253             ; R/W: Register pointer
(1)       0 : =FE                SPH:    equ     254             ; R/W: Stack Pointer High
(1)       0 : =FF                SPL:    equ     255             ; R/W: Stack Pointer Low
          0 :
       2000 :                            org     %2000
       2000 : =80                rx_queue_size:  equ     128
       2000 :                    rx_queue:       ds      rx_queue_size
       2080 :
          6 :                            org     VEC_IRQ3
          6 : 10 FB                      dw      isr_intr
          8 :
          C :                            org     ORG_RESET
          C :                            setrp   -1
          C : 8D 10 00                   jp      init_config
          F :
       1000 :                            org     %1000
       1000 : =1000              stack:  equ     $
       1000 :
       1000 :                    init_config:
       1000 :                            ;; Stack is on external memory
       1000 : E6 F8 92                   ld      P01M, #P01M_P0ADDR LOR P01M_P1DATA
       1003 : E6 FE 10                   ld      SPH, #HIGH stack
       1006 : E6 FF 00                   ld      SPL, #LOW stack
       1009 : 31 10                      srp     #%10
       100B :                            setrp   %10
       100B : 2C 20                      ld      R2, #HIGH rx_queue
       100D : 3C 00                      ld      R3, #LOW rx_queue
       100F : 1C 80                      ld      R1, #rx_queue_size
       1011 : D6 10 4E                   call    queue_init
       1014 :
       1014 :                    ;;; XTAL=14.7546MHz
       1014 :                    ;;; p=1 for PRE0, t=12 for T0
       1014 :                    ;;; bit rate = 14754600 / (2 x 4 x p x t x 16) = 9600 bps
       1014 :                    init_sio:
       1014 : 08 F0                      ld      R0, SIO          ; dummy read
       1016 : 46 03 80                   or      PORT3, #%80      ; TxD(P37)=High
       1019 : E6 F7 40                   ld      P3M, #P3M_SERIAL ; enable SIO I/O
       101C : E6 F4 0C                   ld      T0, #12
       101F : E6 F5 05                   ld      PRE0, #(1 SHL PRE0_gp) LOR PRE0_MODULO ; modulo-N
       1022 : 46 F1 03                   or      TMR, #TMR_LOAD_T0 LOR TMR_ENABLE_T0
       1025 :
       1025 :                    init_irq:
       1025 : E6 F9 2F                   ld      IPR, #IPR_ACB LOR IPR_A35 LOR IPR_C41 LOR IPR_B02
       1028 : E6 FB 08                   ld      IMR, #IMR_IRQ3 ; enable IRQ3
       102B : 9F                         ei                     ; clear IRQ and enable interrupt system
       102C : 46 FA 10                   or      IRQ, #IRQ_IRQ4
       102F :
       102F :                    receive_loop:
       102F : 8F                         di                      ; Disable INTR
       1030 : D6 10 B9                   call    queue_remove
       1033 : 9F                         ei                      ; Enable INTR
       1034 : FB F9                      jr      nc, receive_loop
       1036 : 42 00                      or      R0, R0
       1038 : EB 01                      jr      nz, transmit_loop
       103A : 7F                         halt
       103B :                    transmit_loop:
       103B : 76 FA 10                   tm      IRQ, #IRQ_IRQ4  ; check IRQ4
       103E : 6B FB                      jr      z, transmit_loop
       1040 :                    transmit_data:
       1040 : 09 F0                      ld      SIO, R0
       1042 : 56 FA EF                   and     IRQ, #LNOT IRQ_IRQ4 ; clear IRQ4
       1045 : A6 E0 0D                   cp      R0, #%0D
       1048 : EB E5                      jr      nz, receive_loop
       104A : 0C 0A                      ld      R0, #%0A
       104C : 8B ED                      jr      transmit_loop
       104E :
       104E :                            include "queue.inc"
(1)    104E :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)    104E :                    ;;; [queue] queue structure
(1)    104E : =0                 queue_len:      equ     0       ; queue length
(1)    104E : =1                 queue_size:     equ     1       ; buffer size
(1)    104E : =2                 queue_put:      equ     2       ; queue put index
(1)    104E : =3                 queue_get:      equ     3       ; queue get index
(1)    104E : =4                 queue_buf:      equ     4       ; buffer start offset
(1)    104E :
(1)    104E :                    ;;; [queue] Initialize queue
(1)    104E :                    ;;; @param RR2 queue work space pointer
(1)    104E :                    ;;; @param R1 queue work space size
(1)    104E :                    ;;; @clobber R1
(1)    104E :                    queue_init:
(1)    104E : 70 E0                      push    R0
(1)    1050 : 70 E2                      push    R2
(1)    1052 : 70 E3                      push    R3
(1)    1054 : B0 E0                      clr     R0
(1)    1056 : 92 02                      lde     @RR2, R0        ; queue_len
(1)    1058 : A0 E2                      incw    RR2
(1)    105A : 08 E1                      ld      R0, R1
(1)    105C : 26 E0 04                   sub     R0, #queue_buf
(1)    105F : 92 02                      lde     @RR2, R0        ; queue_size
(1)    1061 : A0 E2                      incw    RR2
(1)    1063 : 06 E0 02                   add     R0, #2          ; for queue_put and queue_get
(1)    1066 : B0 E1                      clr     R1
(1)    1068 :                    queue_init_loop:
(1)    1068 : 92 12                      lde     @RR2, R1
(1)    106A : A0 E2                      incw    RR2
(1)    106C : 0A FA                      djnz    R0, queue_init_loop
(1)    106E : 50 E3                      pop     R3
(1)    1070 : 50 E2                      pop     R2
(1)    1072 : 50 E0                      pop     R0
(1)    1074 : AF                         ret
(1)    1075 :
(1)    1075 :                    ;;; [queue] Add an element to queue
(1)    1075 :                    ;;; @param RR2 queue work space pointer
(1)    1075 :                    ;;; @param R0 an element
(1)    1075 :                    ;;; @return FLAGS.C 0 if queue is full
(1)    1075 :                    queue_add:
(1)    1075 : 70 E1                      push    R1
(1)    1077 : 70 E4                      push    R4              ; save R1, R4
(1)    1079 : 82 12                      lde     R1, @RR2        ; queue_len
(1)    107B : 1E                         inc     R1              ; queue_len++
(1)    107C : A0 E2                      incw    RR2             ; RR2 points queue_size
(1)    107E : 82 42                      lde     R4, @RR2        ; R4=queue_size
(1)    1080 : A2 14                      cp      R1, R4
(1)    1082 : 80 E2                      decw    RR2                ; RR2 points queue_len
(1)    1084 : 7B 05                      jr      c, queue_add_store ; queue_len < queue_size
(1)    1086 : 50 E4                      pop     R4                 ; restore R1, R4
(1)    1088 : 50 E1                      pop     R1
(1)    108A : AF                         ret                     ; return with FLAGS.C=0
(1)    108B :                    queue_add_store:
(1)    108B : 92 12                      lde     @RR2, R1        ; update queue_len
(1)    108D : A0 E2                      incw    RR2
(1)    108F : A0 E2                      incw    RR2             ; RR2 points to queue_put
(1)    1091 : 82 12                      lde     R1, @RR2        ; queue_put
(1)    1093 : 70 E3                      push    R3              ; save RR2
(1)    1095 : 70 E2                      push    R2
(1)    1097 : A0 E2                      incw    RR2
(1)    1099 : A0 E2                      incw    RR2             ; RR2 points to queue_buf
(1)    109B : 02 31                      add     R3, R1
(1)    109D : 16 E2 00                   adc     R2, #0          ; RR2=&queue_buf[queue_put]
(1)    10A0 : 92 02                      lde     @RR2, R0        ; store an element
(1)    10A2 : 50 E2                      pop     R2              ; restore RR2 points to queue_put
(1)    10A4 : 50 E3                      pop     R3
(1)    10A6 : 1E                         inc     R1              ; queue_put++
(1)    10A7 : A2 14                      cp      R1, R4
(1)    10A9 : 7B 02                      jr      c, queue_add_update ; queue_put < queue_size
(1)    10AB : B0 E1                      clr     R1
(1)    10AD :                    queue_add_update:
(1)    10AD : 92 12                      lde     @RR2, R1        ; queue_put
(1)    10AF : 80 E2                      decw    RR2
(1)    10B1 : 80 E2                      decw    RR2             ; RR2 points queue_len
(1)    10B3 : DF                         scf                     ; set carry flag
(1)    10B4 : 50 E4                      pop     R4              ; restpre R1, R4
(1)    10B6 : 50 E1                      pop     R1              ; restore R1
(1)    10B8 : AF                         ret
(1)    10B9 :
(1)    10B9 :                    ;;; [queue] Remove an element from queue
(1)    10B9 :                    ;;; @param RR2 queue work space pointer
(1)    10B9 :                    ;;; @return R0 an element
(1)    10B9 :                    ;;; @return FLAGS.C 0 if queue is empty
(1)    10B9 :                    queue_remove:
(1)    10B9 : 70 E1                      push    R1              ; save R1
(1)    10BB : 82 12                      lde     R1, @RR2        ; queue_len
(1)    10BD : 42 11                      or      R1, R1
(1)    10BF : EB 04                      jr      nz, queue_remove_elem ; queue_len > 0
(1)    10C1 : CF                         rcf                           ; reset carry flag
(1)    10C2 : 50 E1                      pop     R1
(1)    10C4 : AF                         ret
(1)    10C5 :                    queue_remove_elem:
(1)    10C5 : 70 E4                      push    R4              ; save R4
(1)    10C7 : 00 E1                      dec     R1              ; queue_len--
(1)    10C9 : 92 12                      lde     @RR2, R1        ; update queue_len
(1)    10CB : A0 E2                      incw    RR2
(1)    10CD : 82 42                      lde     R4, @RR2        ; R4=queue_size
(1)    10CF : A0 E2                      incw    RR2
(1)    10D1 : A0 E2                      incw    RR2             ; RR2 points queue_get
(1)    10D3 : 70 E3                      push    R3
(1)    10D5 : 70 E2                      push    R2
(1)    10D7 : 82 12                      lde     R1, @RR2        ; queue_get
(1)    10D9 : A0 E2                      incw    RR2             ; RR2 points queue_buf
(1)    10DB : 02 31                      add     R3, R1
(1)    10DD : 16 E2 00                   adc     R2, #0          ; RR2=&queue_buf[queue_get]
(1)    10E0 : 82 02                      lde     R0, @RR2        ; read an element
(1)    10E2 : 50 E2                      pop     R2              ; restore RR2 points to queue_get
(1)    10E4 : 50 E3                      pop     R3
(1)    10E6 : 1E                         inc     R1              ; queue_get++
(1)    10E7 : A2 14                      cp      R1, R4
(1)    10E9 : 7B 02                      jr      c, queue_remove_update ; queue_get < queue_size
(1)    10EB : B0 E1                      clr     R1
(1)    10ED :                    queue_remove_update:
(1)    10ED : 92 12                      lde     @RR2, R1        ; update queue_get
(1)    10EF : 80 E2                      decw    RR2
(1)    10F1 : 80 E2                      decw    RR2
(1)    10F3 : 80 E2                      decw    RR2             ; RR2 points queue_len
(1)    10F5 : 50 E4                      pop     R4              ; restore R1, R4
(1)    10F7 : 50 E1                      pop     R1
(1)    10F9 : DF                         scf                     ; set carry
(1)    10FA : AF                         ret
       10FB :
       10FB :                            setrp   -1
       10FB :                    isr_intr:
       10FB : 70 E0                      push    R0
       10FD : 08 F0                      ld      R0, SIO
       10FF : 56 FA F7                   and     IRQ, #LNOT IRQ_IRQ3
       1102 : 70 E3                      push    R3
       1104 : 70 E2                      push    R2
       1106 : 2C 20                      ld      R2, #HIGH rx_queue
       1108 : 3C 00                      ld      R3, #LOW rx_queue
       110A : D6 10 75                   call    queue_add
       110D : 50 E2                      pop     R2
       110F : 50 E3                      pop     R3
       1111 : 50 E0                      pop     R0
       1113 : BF                         iret
