Timing Analyzer report for top
Sun Jul  6 13:59:38 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; top                                                     ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE10E22C8                                            ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 36.16 MHz ; 36.16 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -26.657 ; -630.301          ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.434 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -41.662                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                         ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -26.657 ; master:master|counter[7]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.578     ;
; -26.657 ; master:master|counter[7]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.578     ;
; -26.657 ; master:master|counter[7]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.578     ;
; -26.657 ; master:master|counter[7]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.578     ;
; -26.657 ; master:master|counter[7]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.578     ;
; -26.657 ; master:master|counter[7]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.578     ;
; -26.657 ; master:master|counter[7]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.578     ;
; -26.519 ; master:master|counter[9]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.440     ;
; -26.519 ; master:master|counter[9]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.440     ;
; -26.519 ; master:master|counter[9]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.440     ;
; -26.519 ; master:master|counter[9]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.440     ;
; -26.519 ; master:master|counter[9]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.440     ;
; -26.519 ; master:master|counter[9]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.440     ;
; -26.519 ; master:master|counter[9]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.440     ;
; -26.495 ; master:master|counter[8]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.416     ;
; -26.495 ; master:master|counter[8]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.416     ;
; -26.495 ; master:master|counter[8]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.416     ;
; -26.495 ; master:master|counter[8]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.416     ;
; -26.495 ; master:master|counter[8]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.416     ;
; -26.495 ; master:master|counter[8]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.416     ;
; -26.495 ; master:master|counter[8]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.416     ;
; -26.364 ; master:master|counter[11] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.285     ;
; -26.364 ; master:master|counter[11] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.285     ;
; -26.364 ; master:master|counter[11] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.285     ;
; -26.364 ; master:master|counter[11] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.285     ;
; -26.364 ; master:master|counter[11] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.285     ;
; -26.364 ; master:master|counter[11] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.285     ;
; -26.364 ; master:master|counter[11] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.285     ;
; -26.363 ; master:master|counter[10] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.284     ;
; -26.363 ; master:master|counter[10] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.284     ;
; -26.363 ; master:master|counter[10] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.284     ;
; -26.363 ; master:master|counter[10] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.284     ;
; -26.363 ; master:master|counter[10] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.284     ;
; -26.363 ; master:master|counter[10] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.284     ;
; -26.363 ; master:master|counter[10] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.284     ;
; -26.218 ; master:master|counter[13] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.139     ;
; -26.218 ; master:master|counter[13] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.139     ;
; -26.218 ; master:master|counter[13] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.139     ;
; -26.218 ; master:master|counter[13] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.139     ;
; -26.218 ; master:master|counter[13] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.139     ;
; -26.218 ; master:master|counter[13] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.139     ;
; -26.218 ; master:master|counter[13] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.139     ;
; -26.216 ; master:master|counter[12] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.137     ;
; -26.216 ; master:master|counter[12] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.137     ;
; -26.216 ; master:master|counter[12] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.137     ;
; -26.216 ; master:master|counter[12] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.080     ; 27.137     ;
; -26.216 ; master:master|counter[12] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.137     ;
; -26.216 ; master:master|counter[12] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.137     ;
; -26.216 ; master:master|counter[12] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.080     ; 27.137     ;
; -26.040 ; master:master|counter[7]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.074     ; 26.967     ;
; -25.902 ; master:master|counter[9]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.074     ; 26.829     ;
; -25.878 ; master:master|counter[8]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.074     ; 26.805     ;
; -25.747 ; master:master|counter[11] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.074     ; 26.674     ;
; -25.746 ; master:master|counter[10] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.074     ; 26.673     ;
; -25.743 ; master:master|counter[7]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.398      ; 27.142     ;
; -25.743 ; master:master|counter[7]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.398      ; 27.142     ;
; -25.743 ; master:master|counter[7]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.398      ; 27.142     ;
; -25.743 ; master:master|counter[7]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.398      ; 27.142     ;
; -25.743 ; master:master|counter[7]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.398      ; 27.142     ;
; -25.743 ; master:master|counter[7]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.398      ; 27.142     ;
; -25.743 ; master:master|counter[7]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.398      ; 27.142     ;
; -25.605 ; master:master|counter[9]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.398      ; 27.004     ;
; -25.605 ; master:master|counter[9]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.398      ; 27.004     ;
; -25.605 ; master:master|counter[9]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.398      ; 27.004     ;
; -25.605 ; master:master|counter[9]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.398      ; 27.004     ;
; -25.605 ; master:master|counter[9]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.398      ; 27.004     ;
; -25.605 ; master:master|counter[9]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.398      ; 27.004     ;
; -25.605 ; master:master|counter[9]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.398      ; 27.004     ;
; -25.601 ; master:master|counter[13] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.074     ; 26.528     ;
; -25.599 ; master:master|counter[12] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.074     ; 26.526     ;
; -25.581 ; master:master|counter[8]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.980     ;
; -25.581 ; master:master|counter[8]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.980     ;
; -25.581 ; master:master|counter[8]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.980     ;
; -25.581 ; master:master|counter[8]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.980     ;
; -25.581 ; master:master|counter[8]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.980     ;
; -25.581 ; master:master|counter[8]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.980     ;
; -25.581 ; master:master|counter[8]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.980     ;
; -25.565 ; master:master|counter[7]  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.407      ; 26.973     ;
; -25.524 ; master:master|counter[6]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.578     ; 25.947     ;
; -25.524 ; master:master|counter[6]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.578     ; 25.947     ;
; -25.524 ; master:master|counter[6]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.578     ; 25.947     ;
; -25.524 ; master:master|counter[6]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.578     ; 25.947     ;
; -25.524 ; master:master|counter[6]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.578     ; 25.947     ;
; -25.524 ; master:master|counter[6]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.578     ; 25.947     ;
; -25.524 ; master:master|counter[6]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.578     ; 25.947     ;
; -25.450 ; master:master|counter[11] ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.849     ;
; -25.450 ; master:master|counter[11] ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.849     ;
; -25.450 ; master:master|counter[11] ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.849     ;
; -25.450 ; master:master|counter[11] ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.849     ;
; -25.450 ; master:master|counter[11] ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.849     ;
; -25.450 ; master:master|counter[11] ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.849     ;
; -25.450 ; master:master|counter[11] ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.849     ;
; -25.449 ; master:master|counter[10] ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.848     ;
; -25.449 ; master:master|counter[10] ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.848     ;
; -25.449 ; master:master|counter[10] ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.848     ;
; -25.449 ; master:master|counter[10] ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.848     ;
; -25.449 ; master:master|counter[10] ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.848     ;
; -25.449 ; master:master|counter[10] ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.848     ;
; -25.449 ; master:master|counter[10] ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.398      ; 26.848     ;
; -25.441 ; master:master|counter[7]  ; master:master|sda_out          ; clk          ; clk         ; 1.000        ; 0.398      ; 26.840     ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                             ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; master:master|state.Stretch    ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; master:master|state.Send_Add   ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; master:master|st_prev.Send_Add ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; master:master|st_prev.Default  ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.454 ; master:master|st_prev.Send_Reg ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; master:master|st_prev.Restart  ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; master:master|state.Start      ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.741 ; master:master|counter[1]       ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.053      ;
; 0.742 ; master:master|counter[3]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.054      ;
; 0.744 ; master:master|counter[5]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.056      ;
; 0.767 ; master:master|counter[4]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.079      ;
; 0.769 ; master:master|counter[6]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.081      ;
; 0.933 ; master:master|counter[2]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.245      ;
; 1.033 ; master:master|state.Send_Reg   ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.581      ; 1.826      ;
; 1.096 ; master:master|counter[1]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.408      ;
; 1.097 ; master:master|counter[3]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.409      ;
; 1.098 ; master:master|counter[5]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.410      ;
; 1.128 ; master:master|counter[4]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.440      ;
; 1.137 ; master:master|counter[4]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.449      ;
; 1.157 ; master:master|state.Send_Reg   ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.449      ;
; 1.185 ; master:master|st_prev.Default  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.100      ; 1.497      ;
; 1.194 ; master:master|state.Send_Reg   ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.486      ;
; 1.195 ; master:master|state.Send_Reg   ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.487      ;
; 1.204 ; master:master|state.Default    ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.496      ;
; 1.207 ; master:master|counter[0]       ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.519      ;
; 1.222 ; master:master|scl              ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.514      ;
; 1.227 ; master:master|counter[1]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.539      ;
; 1.228 ; master:master|counter[3]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.540      ;
; 1.236 ; master:master|counter[1]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.548      ;
; 1.237 ; master:master|counter[3]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.549      ;
; 1.249 ; master:master|state.Start      ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.078      ; 1.539      ;
; 1.287 ; master:master|sda_en           ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.579      ;
; 1.294 ; master:master|counter[2]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.606      ;
; 1.295 ; master:master|st_prev.Send_Add ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; -0.401     ; 1.106      ;
; 1.303 ; master:master|counter[2]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.615      ;
; 1.364 ; master:master|sda_out          ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.100      ; 1.676      ;
; 1.367 ; master:master|counter[1]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.679      ;
; 1.376 ; master:master|counter[1]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.688      ;
; 1.395 ; master:master|state.Send_Reg   ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.581      ; 2.188      ;
; 1.407 ; master:master|state.Start      ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.572      ; 2.191      ;
; 1.434 ; master:master|counter[2]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.746      ;
; 1.443 ; master:master|state.Default    ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.735      ;
; 1.443 ; master:master|counter[2]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.755      ;
; 1.471 ; master:master|state.Stretch    ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.784      ;
; 1.510 ; master:master|counter[0]       ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.822      ;
; 1.512 ; master:master|state.Send_Reg   ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.572      ; 2.296      ;
; 1.525 ; master:master|state.Send_Add   ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; -0.393     ; 1.344      ;
; 1.562 ; master:master|state.Start      ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.572      ; 2.346      ;
; 1.569 ; master:master|state.Default    ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.572      ; 2.353      ;
; 1.576 ; master:master|counter[0]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.888      ;
; 1.586 ; master:master|state.Send_Add   ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.899      ;
; 1.630 ; master:master|state.Send_Add   ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.110      ; 1.952      ;
; 1.648 ; master:master|state.Send_Add   ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.110      ; 1.970      ;
; 1.650 ; master:master|counter[0]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.962      ;
; 1.716 ; master:master|counter[0]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.100      ; 2.028      ;
; 1.720 ; master:master|state.Stretch    ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; -0.392     ; 1.540      ;
; 1.782 ; master:master|state.Send_Reg   ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.571      ; 2.565      ;
; 1.782 ; master:master|state.Send_Reg   ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.571      ; 2.565      ;
; 1.790 ; master:master|counter[0]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.100      ; 2.102      ;
; 1.856 ; master:master|counter[0]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.100      ; 2.168      ;
; 1.910 ; master:master|state.Default    ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.573      ; 2.695      ;
; 1.910 ; master:master|state.Default    ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.573      ; 2.695      ;
; 1.910 ; master:master|state.Default    ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.573      ; 2.695      ;
; 1.910 ; master:master|state.Default    ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.573      ; 2.695      ;
; 1.910 ; master:master|state.Default    ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.573      ; 2.695      ;
; 1.910 ; master:master|state.Default    ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.573      ; 2.695      ;
; 1.910 ; master:master|state.Default    ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.573      ; 2.695      ;
; 1.951 ; master:master|st_prev.Restart  ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.572      ; 2.735      ;
; 1.953 ; master:master|st_prev.Restart  ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.080      ; 2.245      ;
; 1.966 ; master:master|state.Start      ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.582      ; 2.760      ;
; 1.990 ; master:master|st_prev.Send_Reg ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.283      ;
; 2.023 ; master:master|st_prev.Send_Reg ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.316      ;
; 2.027 ; master:master|state.Default    ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.573      ; 2.812      ;
; 2.031 ; master:master|state.Send_Add   ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.343      ;
; 2.054 ; master:master|state.Start      ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.573      ; 2.839      ;
; 2.105 ; master:master|st_prev.Restart  ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.571      ; 2.888      ;
; 2.105 ; master:master|st_prev.Restart  ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.571      ; 2.888      ;
; 2.133 ; master:master|state.Default    ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.572      ; 2.917      ;
; 2.165 ; master:master|st_prev.Send_Reg ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.079      ; 2.456      ;
; 2.198 ; master:master|counter[0]       ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.109      ; 2.519      ;
; 2.250 ; master:master|state.Stretch    ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; -0.391     ; 2.071      ;
; 2.260 ; master:master|state.Start      ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.553      ;
; 2.274 ; master:master|state.Send_Add   ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; -0.391     ; 2.095      ;
; 2.290 ; master:master|st_prev.Send_Reg ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.573      ; 3.075      ;
; 2.297 ; master:master|state.Send_Reg   ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.078      ; 2.587      ;
; 2.330 ; master:master|state.Stretch    ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.110      ; 2.652      ;
; 2.346 ; master:master|st_prev.Restart  ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; 0.079      ; 2.637      ;
; 2.406 ; master:master|state.Stretch    ; master:master|scl              ; clk          ; clk         ; 0.000        ; -0.394     ; 2.224      ;
; 2.429 ; master:master|state.Start      ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.573      ; 3.214      ;
; 2.429 ; master:master|state.Start      ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.573      ; 3.214      ;
; 2.429 ; master:master|state.Start      ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.573      ; 3.214      ;
; 2.429 ; master:master|state.Start      ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.573      ; 3.214      ;
; 2.429 ; master:master|state.Start      ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.573      ; 3.214      ;
; 2.429 ; master:master|state.Start      ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.573      ; 3.214      ;
; 2.429 ; master:master|state.Start      ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.573      ; 3.214      ;
; 2.484 ; master:master|counter[0]       ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; -0.394     ; 2.302      ;
; 2.496 ; master:master|state.Default    ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.079      ; 2.787      ;
; 2.511 ; master:master|counter[8]       ; master:master|counter[8]       ; clk          ; clk         ; 0.000        ; 0.080      ; 2.803      ;
; 2.523 ; master:master|state.Stretch    ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; -0.392     ; 2.343      ;
; 2.551 ; master:master|counter[10]      ; master:master|counter[10]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.843      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 39.44 MHz ; 39.44 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -24.352 ; -575.643         ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -41.662                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -24.352 ; master:master|counter[7]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.282     ;
; -24.352 ; master:master|counter[7]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.282     ;
; -24.352 ; master:master|counter[7]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.282     ;
; -24.352 ; master:master|counter[7]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.282     ;
; -24.352 ; master:master|counter[7]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.282     ;
; -24.352 ; master:master|counter[7]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.282     ;
; -24.352 ; master:master|counter[7]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.282     ;
; -24.288 ; master:master|counter[8]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.218     ;
; -24.288 ; master:master|counter[8]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.218     ;
; -24.288 ; master:master|counter[8]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.218     ;
; -24.288 ; master:master|counter[8]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.218     ;
; -24.288 ; master:master|counter[8]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.218     ;
; -24.288 ; master:master|counter[8]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.218     ;
; -24.288 ; master:master|counter[8]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.218     ;
; -24.235 ; master:master|counter[9]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.165     ;
; -24.235 ; master:master|counter[9]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.165     ;
; -24.235 ; master:master|counter[9]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.165     ;
; -24.235 ; master:master|counter[9]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.165     ;
; -24.235 ; master:master|counter[9]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.165     ;
; -24.235 ; master:master|counter[9]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.165     ;
; -24.235 ; master:master|counter[9]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.165     ;
; -24.174 ; master:master|counter[10] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.104     ;
; -24.174 ; master:master|counter[10] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.104     ;
; -24.174 ; master:master|counter[10] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.104     ;
; -24.174 ; master:master|counter[10] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.104     ;
; -24.174 ; master:master|counter[10] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.104     ;
; -24.174 ; master:master|counter[10] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.104     ;
; -24.174 ; master:master|counter[10] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.104     ;
; -24.098 ; master:master|counter[11] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.028     ;
; -24.098 ; master:master|counter[11] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.028     ;
; -24.098 ; master:master|counter[11] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.028     ;
; -24.098 ; master:master|counter[11] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.028     ;
; -24.098 ; master:master|counter[11] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.028     ;
; -24.098 ; master:master|counter[11] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.028     ;
; -24.098 ; master:master|counter[11] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.028     ;
; -24.048 ; master:master|counter[12] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.072     ; 24.978     ;
; -24.048 ; master:master|counter[12] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.072     ; 24.978     ;
; -24.048 ; master:master|counter[12] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 24.978     ;
; -24.048 ; master:master|counter[12] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 24.978     ;
; -24.048 ; master:master|counter[12] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 24.978     ;
; -24.048 ; master:master|counter[12] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 24.978     ;
; -24.048 ; master:master|counter[12] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 24.978     ;
; -23.973 ; master:master|counter[13] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.072     ; 24.903     ;
; -23.973 ; master:master|counter[13] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.072     ; 24.903     ;
; -23.973 ; master:master|counter[13] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 24.903     ;
; -23.973 ; master:master|counter[13] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 24.903     ;
; -23.973 ; master:master|counter[13] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 24.903     ;
; -23.973 ; master:master|counter[13] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 24.903     ;
; -23.973 ; master:master|counter[13] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 24.903     ;
; -23.729 ; master:master|counter[7]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.065     ; 24.666     ;
; -23.665 ; master:master|counter[8]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.065     ; 24.602     ;
; -23.612 ; master:master|counter[9]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.065     ; 24.549     ;
; -23.551 ; master:master|counter[10] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.065     ; 24.488     ;
; -23.517 ; master:master|counter[7]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.899     ;
; -23.517 ; master:master|counter[7]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.899     ;
; -23.517 ; master:master|counter[7]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.899     ;
; -23.517 ; master:master|counter[7]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.899     ;
; -23.517 ; master:master|counter[7]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.899     ;
; -23.517 ; master:master|counter[7]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.899     ;
; -23.517 ; master:master|counter[7]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.899     ;
; -23.475 ; master:master|counter[11] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.065     ; 24.412     ;
; -23.453 ; master:master|counter[8]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.835     ;
; -23.453 ; master:master|counter[8]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.835     ;
; -23.453 ; master:master|counter[8]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.835     ;
; -23.453 ; master:master|counter[8]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.835     ;
; -23.453 ; master:master|counter[8]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.835     ;
; -23.453 ; master:master|counter[8]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.835     ;
; -23.453 ; master:master|counter[8]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.835     ;
; -23.432 ; master:master|counter[6]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.542     ; 23.892     ;
; -23.432 ; master:master|counter[6]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.542     ; 23.892     ;
; -23.432 ; master:master|counter[6]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.542     ; 23.892     ;
; -23.432 ; master:master|counter[6]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.542     ; 23.892     ;
; -23.432 ; master:master|counter[6]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.542     ; 23.892     ;
; -23.432 ; master:master|counter[6]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.542     ; 23.892     ;
; -23.432 ; master:master|counter[6]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.542     ; 23.892     ;
; -23.425 ; master:master|counter[12] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.065     ; 24.362     ;
; -23.400 ; master:master|counter[9]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.782     ;
; -23.400 ; master:master|counter[9]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.782     ;
; -23.400 ; master:master|counter[9]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.782     ;
; -23.400 ; master:master|counter[9]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.782     ;
; -23.400 ; master:master|counter[9]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.782     ;
; -23.400 ; master:master|counter[9]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.782     ;
; -23.400 ; master:master|counter[9]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.782     ;
; -23.350 ; master:master|counter[13] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.065     ; 24.287     ;
; -23.339 ; master:master|counter[10] ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.721     ;
; -23.339 ; master:master|counter[10] ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.721     ;
; -23.339 ; master:master|counter[10] ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.721     ;
; -23.339 ; master:master|counter[10] ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.721     ;
; -23.339 ; master:master|counter[10] ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.721     ;
; -23.339 ; master:master|counter[10] ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.721     ;
; -23.339 ; master:master|counter[10] ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.721     ;
; -23.290 ; master:master|counter[7]  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.387      ; 24.679     ;
; -23.263 ; master:master|counter[11] ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.645     ;
; -23.263 ; master:master|counter[11] ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.645     ;
; -23.263 ; master:master|counter[11] ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.645     ;
; -23.263 ; master:master|counter[11] ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.645     ;
; -23.263 ; master:master|counter[11] ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.645     ;
; -23.263 ; master:master|counter[11] ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.645     ;
; -23.263 ; master:master|counter[11] ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.380      ; 24.645     ;
; -23.226 ; master:master|counter[8]  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.387      ; 24.615     ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; master:master|state.Stretch    ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; master:master|state.Send_Add   ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; master:master|st_prev.Send_Add ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; master:master|st_prev.Default  ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.402 ; master:master|st_prev.Send_Reg ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; master:master|st_prev.Restart  ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; master:master|state.Start      ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.687 ; master:master|counter[3]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.090      ; 0.972      ;
; 0.687 ; master:master|counter[1]       ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.090      ; 0.972      ;
; 0.690 ; master:master|counter[5]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.090      ; 0.975      ;
; 0.711 ; master:master|counter[4]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.090      ; 0.996      ;
; 0.715 ; master:master|counter[6]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.000      ;
; 0.856 ; master:master|counter[2]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.141      ;
; 0.959 ; master:master|state.Send_Reg   ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.543      ; 1.697      ;
; 1.009 ; master:master|counter[3]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.294      ;
; 1.009 ; master:master|counter[1]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.294      ;
; 1.014 ; master:master|counter[5]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.299      ;
; 1.030 ; master:master|counter[4]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.315      ;
; 1.045 ; master:master|counter[4]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.330      ;
; 1.071 ; master:master|counter[0]       ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.356      ;
; 1.077 ; master:master|state.Send_Reg   ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.344      ;
; 1.089 ; master:master|st_prev.Default  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.091      ; 1.375      ;
; 1.102 ; master:master|counter[1]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.387      ;
; 1.103 ; master:master|counter[3]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.388      ;
; 1.112 ; master:master|state.Default    ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.379      ;
; 1.116 ; master:master|state.Send_Reg   ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.383      ;
; 1.117 ; master:master|state.Send_Reg   ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.384      ;
; 1.128 ; master:master|state.Start      ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.392      ;
; 1.131 ; master:master|counter[1]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.416      ;
; 1.131 ; master:master|counter[3]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.416      ;
; 1.135 ; master:master|scl              ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.402      ;
; 1.160 ; master:master|counter[2]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.445      ;
; 1.190 ; master:master|sda_en           ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.457      ;
; 1.205 ; master:master|st_prev.Send_Add ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; -0.380     ; 1.020      ;
; 1.215 ; master:master|counter[2]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.500      ;
; 1.224 ; master:master|counter[1]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.509      ;
; 1.227 ; master:master|state.Start      ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.534      ; 1.956      ;
; 1.253 ; master:master|counter[1]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.538      ;
; 1.265 ; master:master|sda_out          ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.090      ; 1.550      ;
; 1.272 ; master:master|state.Send_Reg   ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.543      ; 2.010      ;
; 1.282 ; master:master|counter[2]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.567      ;
; 1.308 ; master:master|state.Stretch    ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.090      ; 1.593      ;
; 1.328 ; master:master|state.Default    ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.595      ;
; 1.337 ; master:master|counter[2]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.622      ;
; 1.344 ; master:master|counter[0]       ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.629      ;
; 1.346 ; master:master|state.Send_Reg   ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.532      ; 2.073      ;
; 1.372 ; master:master|state.Default    ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.534      ; 2.101      ;
; 1.428 ; master:master|state.Start      ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.534      ; 2.157      ;
; 1.435 ; master:master|state.Send_Add   ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; -0.373     ; 1.257      ;
; 1.451 ; master:master|counter[0]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.736      ;
; 1.466 ; master:master|counter[0]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.751      ;
; 1.470 ; master:master|state.Send_Add   ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.090      ; 1.755      ;
; 1.484 ; master:master|state.Send_Add   ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.101      ; 1.780      ;
; 1.508 ; master:master|state.Send_Add   ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.804      ;
; 1.566 ; master:master|state.Stretch    ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; -0.371     ; 1.390      ;
; 1.573 ; master:master|counter[0]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.858      ;
; 1.588 ; master:master|state.Send_Reg   ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.533      ; 2.316      ;
; 1.588 ; master:master|state.Send_Reg   ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.533      ; 2.316      ;
; 1.588 ; master:master|counter[0]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.873      ;
; 1.695 ; master:master|counter[0]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.980      ;
; 1.717 ; master:master|state.Default    ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.536      ; 2.448      ;
; 1.717 ; master:master|state.Default    ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.536      ; 2.448      ;
; 1.717 ; master:master|state.Default    ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.536      ; 2.448      ;
; 1.717 ; master:master|state.Default    ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.536      ; 2.448      ;
; 1.717 ; master:master|state.Default    ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.536      ; 2.448      ;
; 1.717 ; master:master|state.Default    ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.536      ; 2.448      ;
; 1.717 ; master:master|state.Default    ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.536      ; 2.448      ;
; 1.743 ; master:master|state.Start      ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.544      ; 2.482      ;
; 1.751 ; master:master|st_prev.Restart  ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.532      ; 2.478      ;
; 1.797 ; master:master|state.Start      ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.533      ; 2.525      ;
; 1.800 ; master:master|st_prev.Restart  ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.072      ; 2.067      ;
; 1.809 ; master:master|state.Default    ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.533      ; 2.537      ;
; 1.811 ; master:master|st_prev.Send_Reg ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.074      ; 2.080      ;
; 1.829 ; master:master|state.Send_Add   ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.091      ; 2.115      ;
; 1.847 ; master:master|st_prev.Send_Reg ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; 0.074      ; 2.116      ;
; 1.870 ; master:master|st_prev.Restart  ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.533      ; 2.598      ;
; 1.870 ; master:master|st_prev.Restart  ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.533      ; 2.598      ;
; 1.890 ; master:master|state.Default    ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.534      ; 2.619      ;
; 1.931 ; master:master|st_prev.Send_Reg ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.071      ; 2.197      ;
; 2.006 ; master:master|counter[0]       ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.098      ; 2.299      ;
; 2.009 ; master:master|state.Start      ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.277      ;
; 2.035 ; master:master|state.Stretch    ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; -0.370     ; 1.860      ;
; 2.045 ; master:master|st_prev.Send_Reg ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.536      ; 2.776      ;
; 2.078 ; master:master|state.Send_Reg   ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.069      ; 2.342      ;
; 2.087 ; master:master|state.Stretch    ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.101      ; 2.383      ;
; 2.094 ; master:master|st_prev.Restart  ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; 0.071      ; 2.360      ;
; 2.103 ; master:master|state.Send_Add   ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; -0.370     ; 1.928      ;
; 2.224 ; master:master|state.Start      ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.536      ; 2.955      ;
; 2.224 ; master:master|state.Start      ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.536      ; 2.955      ;
; 2.224 ; master:master|state.Start      ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.536      ; 2.955      ;
; 2.224 ; master:master|state.Start      ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.536      ; 2.955      ;
; 2.224 ; master:master|state.Start      ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.536      ; 2.955      ;
; 2.224 ; master:master|state.Start      ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.536      ; 2.955      ;
; 2.224 ; master:master|state.Start      ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.536      ; 2.955      ;
; 2.227 ; master:master|state.Default    ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.070      ; 2.492      ;
; 2.243 ; master:master|counter[0]       ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; -0.376     ; 2.062      ;
; 2.251 ; master:master|state.Stretch    ; master:master|scl              ; clk          ; clk         ; 0.000        ; -0.374     ; 2.072      ;
; 2.257 ; master:master|counter[8]       ; master:master|counter[8]       ; clk          ; clk         ; 0.000        ; 0.072      ; 2.524      ;
; 2.299 ; master:master|counter[10]      ; master:master|counter[10]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.566      ;
; 2.309 ; master:master|state.Stretch    ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; -0.371     ; 2.133      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -10.970 ; -258.683         ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -30.976                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -10.970 ; master:master|counter[7]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.921     ;
; -10.970 ; master:master|counter[7]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.921     ;
; -10.970 ; master:master|counter[7]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.921     ;
; -10.970 ; master:master|counter[7]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.921     ;
; -10.970 ; master:master|counter[7]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.921     ;
; -10.970 ; master:master|counter[7]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.921     ;
; -10.970 ; master:master|counter[7]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.921     ;
; -10.907 ; master:master|counter[9]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.858     ;
; -10.907 ; master:master|counter[9]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.858     ;
; -10.907 ; master:master|counter[9]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.858     ;
; -10.907 ; master:master|counter[9]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.858     ;
; -10.907 ; master:master|counter[9]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.858     ;
; -10.907 ; master:master|counter[9]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.858     ;
; -10.907 ; master:master|counter[9]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.858     ;
; -10.884 ; master:master|counter[8]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.835     ;
; -10.884 ; master:master|counter[8]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.835     ;
; -10.884 ; master:master|counter[8]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.835     ;
; -10.884 ; master:master|counter[8]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.835     ;
; -10.884 ; master:master|counter[8]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.835     ;
; -10.884 ; master:master|counter[8]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.835     ;
; -10.884 ; master:master|counter[8]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.835     ;
; -10.832 ; master:master|counter[11] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.783     ;
; -10.832 ; master:master|counter[11] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.783     ;
; -10.832 ; master:master|counter[11] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.783     ;
; -10.832 ; master:master|counter[11] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.783     ;
; -10.832 ; master:master|counter[11] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.783     ;
; -10.832 ; master:master|counter[11] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.783     ;
; -10.832 ; master:master|counter[11] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.783     ;
; -10.819 ; master:master|counter[10] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.770     ;
; -10.819 ; master:master|counter[10] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.770     ;
; -10.819 ; master:master|counter[10] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.770     ;
; -10.819 ; master:master|counter[10] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.770     ;
; -10.819 ; master:master|counter[10] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.770     ;
; -10.819 ; master:master|counter[10] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.770     ;
; -10.819 ; master:master|counter[10] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.770     ;
; -10.766 ; master:master|counter[13] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.717     ;
; -10.766 ; master:master|counter[13] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.717     ;
; -10.766 ; master:master|counter[13] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.717     ;
; -10.766 ; master:master|counter[13] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.717     ;
; -10.766 ; master:master|counter[13] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.717     ;
; -10.766 ; master:master|counter[13] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.717     ;
; -10.766 ; master:master|counter[13] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.717     ;
; -10.753 ; master:master|counter[12] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.704     ;
; -10.753 ; master:master|counter[12] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.704     ;
; -10.753 ; master:master|counter[12] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.704     ;
; -10.753 ; master:master|counter[12] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.036     ; 11.704     ;
; -10.753 ; master:master|counter[12] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.704     ;
; -10.753 ; master:master|counter[12] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.704     ;
; -10.753 ; master:master|counter[12] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.036     ; 11.704     ;
; -10.686 ; master:master|counter[7]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.031     ; 11.642     ;
; -10.623 ; master:master|counter[9]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.031     ; 11.579     ;
; -10.600 ; master:master|counter[8]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.031     ; 11.556     ;
; -10.581 ; master:master|counter[7]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.728     ;
; -10.581 ; master:master|counter[7]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.728     ;
; -10.581 ; master:master|counter[7]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.728     ;
; -10.581 ; master:master|counter[7]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.728     ;
; -10.581 ; master:master|counter[7]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.728     ;
; -10.581 ; master:master|counter[7]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.728     ;
; -10.581 ; master:master|counter[7]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.728     ;
; -10.548 ; master:master|counter[11] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.031     ; 11.504     ;
; -10.535 ; master:master|counter[10] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.031     ; 11.491     ;
; -10.518 ; master:master|counter[9]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.665     ;
; -10.518 ; master:master|counter[9]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.665     ;
; -10.518 ; master:master|counter[9]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.665     ;
; -10.518 ; master:master|counter[9]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.665     ;
; -10.518 ; master:master|counter[9]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.665     ;
; -10.518 ; master:master|counter[9]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.665     ;
; -10.518 ; master:master|counter[9]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.665     ;
; -10.495 ; master:master|counter[8]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.642     ;
; -10.495 ; master:master|counter[8]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.642     ;
; -10.495 ; master:master|counter[8]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.642     ;
; -10.495 ; master:master|counter[8]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.642     ;
; -10.495 ; master:master|counter[8]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.642     ;
; -10.495 ; master:master|counter[8]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.642     ;
; -10.495 ; master:master|counter[8]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.642     ;
; -10.482 ; master:master|counter[13] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.031     ; 11.438     ;
; -10.472 ; master:master|counter[7]  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.162      ; 11.621     ;
; -10.469 ; master:master|counter[12] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.031     ; 11.425     ;
; -10.455 ; master:master|counter[7]  ; master:master|sda_out          ; clk          ; clk         ; 1.000        ; 0.158      ; 11.600     ;
; -10.443 ; master:master|counter[11] ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.590     ;
; -10.443 ; master:master|counter[11] ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.590     ;
; -10.443 ; master:master|counter[11] ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.590     ;
; -10.443 ; master:master|counter[11] ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.590     ;
; -10.443 ; master:master|counter[11] ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.590     ;
; -10.443 ; master:master|counter[11] ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.590     ;
; -10.443 ; master:master|counter[11] ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.590     ;
; -10.430 ; master:master|counter[10] ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.577     ;
; -10.430 ; master:master|counter[10] ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.577     ;
; -10.430 ; master:master|counter[10] ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.577     ;
; -10.430 ; master:master|counter[10] ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.577     ;
; -10.430 ; master:master|counter[10] ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.577     ;
; -10.430 ; master:master|counter[10] ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.577     ;
; -10.430 ; master:master|counter[10] ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.160      ; 11.577     ;
; -10.409 ; master:master|counter[9]  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.162      ; 11.558     ;
; -10.395 ; master:master|counter[6]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.240     ; 11.142     ;
; -10.395 ; master:master|counter[6]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.240     ; 11.142     ;
; -10.395 ; master:master|counter[6]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.240     ; 11.142     ;
; -10.395 ; master:master|counter[6]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.240     ; 11.142     ;
; -10.395 ; master:master|counter[6]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.240     ; 11.142     ;
; -10.395 ; master:master|counter[6]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.240     ; 11.142     ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; master:master|st_prev.Send_Add ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; master:master|st_prev.Default  ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.180 ; master:master|state.Stretch    ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; master:master|state.Send_Add   ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; master:master|st_prev.Send_Reg ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; master:master|st_prev.Restart  ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; master:master|state.Start      ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.296 ; master:master|counter[3]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; master:master|counter[1]       ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; master:master|counter[5]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.309 ; master:master|counter[4]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.437      ;
; 0.310 ; master:master|counter[6]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.438      ;
; 0.362 ; master:master|counter[2]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.490      ;
; 0.415 ; master:master|state.Send_Reg   ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.737      ;
; 0.445 ; master:master|counter[3]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.573      ;
; 0.445 ; master:master|counter[1]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.573      ;
; 0.446 ; master:master|counter[5]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.574      ;
; 0.467 ; master:master|counter[4]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.595      ;
; 0.470 ; master:master|state.Send_Reg   ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; master:master|counter[4]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.598      ;
; 0.474 ; master:master|state.Send_Reg   ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.594      ;
; 0.475 ; master:master|counter[0]       ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.603      ;
; 0.476 ; master:master|state.Send_Reg   ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.596      ;
; 0.486 ; master:master|scl              ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.606      ;
; 0.496 ; master:master|state.Start      ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.033      ; 0.613      ;
; 0.497 ; master:master|st_prev.Default  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.045      ; 0.626      ;
; 0.505 ; master:master|state.Default    ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.625      ;
; 0.508 ; master:master|counter[1]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.636      ;
; 0.508 ; master:master|counter[3]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.636      ;
; 0.511 ; master:master|counter[1]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.639      ;
; 0.511 ; master:master|counter[3]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.639      ;
; 0.520 ; master:master|st_prev.Send_Add ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; -0.157     ; 0.447      ;
; 0.520 ; master:master|counter[2]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.648      ;
; 0.523 ; master:master|counter[2]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.651      ;
; 0.534 ; master:master|sda_en           ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.552 ; master:master|state.Send_Reg   ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.238      ; 0.874      ;
; 0.553 ; master:master|sda_out          ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.680      ;
; 0.570 ; master:master|state.Start      ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.886      ;
; 0.574 ; master:master|counter[1]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.702      ;
; 0.577 ; master:master|counter[1]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.705      ;
; 0.578 ; master:master|state.Stretch    ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.705      ;
; 0.586 ; master:master|counter[2]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.714      ;
; 0.589 ; master:master|counter[2]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.717      ;
; 0.603 ; master:master|state.Default    ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.723      ;
; 0.609 ; master:master|state.Send_Add   ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; -0.155     ; 0.538      ;
; 0.609 ; master:master|state.Send_Reg   ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.232      ; 0.925      ;
; 0.622 ; master:master|counter[0]       ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.750      ;
; 0.625 ; master:master|counter[0]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.753      ;
; 0.634 ; master:master|state.Default    ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.232      ; 0.950      ;
; 0.634 ; master:master|state.Send_Add   ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.761      ;
; 0.652 ; master:master|state.Start      ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.232      ; 0.968      ;
; 0.659 ; master:master|state.Send_Add   ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.049      ; 0.792      ;
; 0.661 ; master:master|state.Send_Add   ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.049      ; 0.794      ;
; 0.688 ; master:master|counter[0]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.816      ;
; 0.691 ; master:master|counter[0]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.819      ;
; 0.691 ; master:master|state.Stretch    ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; -0.153     ; 0.622      ;
; 0.741 ; master:master|state.Send_Reg   ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.232      ; 1.057      ;
; 0.741 ; master:master|state.Send_Reg   ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.232      ; 1.057      ;
; 0.754 ; master:master|counter[0]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.882      ;
; 0.757 ; master:master|counter[0]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.885      ;
; 0.766 ; master:master|state.Default    ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.235      ; 1.085      ;
; 0.766 ; master:master|state.Default    ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.235      ; 1.085      ;
; 0.766 ; master:master|state.Default    ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.235      ; 1.085      ;
; 0.766 ; master:master|state.Default    ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.235      ; 1.085      ;
; 0.766 ; master:master|state.Default    ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.235      ; 1.085      ;
; 0.766 ; master:master|state.Default    ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.235      ; 1.085      ;
; 0.766 ; master:master|state.Default    ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.235      ; 1.085      ;
; 0.780 ; master:master|st_prev.Restart  ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.232      ; 1.096      ;
; 0.786 ; master:master|st_prev.Send_Reg ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.908      ;
; 0.793 ; master:master|state.Send_Add   ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.920      ;
; 0.809 ; master:master|st_prev.Restart  ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.929      ;
; 0.823 ; master:master|state.Start      ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.238      ; 1.145      ;
; 0.826 ; master:master|st_prev.Restart  ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.232      ; 1.142      ;
; 0.826 ; master:master|st_prev.Restart  ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.232      ; 1.142      ;
; 0.834 ; master:master|st_prev.Send_Reg ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.956      ;
; 0.857 ; master:master|state.Start      ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.232      ; 1.173      ;
; 0.866 ; master:master|st_prev.Send_Reg ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.985      ;
; 0.879 ; master:master|state.Default    ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.232      ; 1.195      ;
; 0.881 ; master:master|state.Default    ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.232      ; 1.197      ;
; 0.912 ; master:master|counter[0]       ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.047      ; 1.043      ;
; 0.917 ; master:master|state.Stretch    ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; -0.153     ; 0.848      ;
; 0.922 ; master:master|state.Send_Add   ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; -0.153     ; 0.853      ;
; 0.927 ; master:master|state.Start      ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.047      ;
; 0.935 ; master:master|state.Stretch    ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.049      ; 1.068      ;
; 0.938 ; master:master|st_prev.Send_Reg ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.234      ; 1.256      ;
; 0.946 ; master:master|state.Send_Reg   ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.034      ; 1.064      ;
; 0.960 ; master:master|st_prev.Restart  ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; 0.036      ; 1.080      ;
; 0.962 ; master:master|state.Stretch    ; master:master|scl              ; clk          ; clk         ; 0.000        ; -0.156     ; 0.890      ;
; 0.989 ; master:master|state.Default    ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.034      ; 1.107      ;
; 0.992 ; master:master|counter[0]       ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; -0.157     ; 0.919      ;
; 1.010 ; master:master|state.Stretch    ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; -0.153     ; 0.941      ;
; 1.017 ; master:master|state.Send_Add   ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.046      ; 1.147      ;
; 1.017 ; master:master|state.Send_Add   ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.046      ; 1.147      ;
; 1.017 ; master:master|state.Send_Add   ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.046      ; 1.147      ;
; 1.017 ; master:master|state.Send_Add   ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.046      ; 1.147      ;
; 1.017 ; master:master|state.Send_Add   ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.046      ; 1.147      ;
; 1.017 ; master:master|state.Send_Add   ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.046      ; 1.147      ;
; 1.017 ; master:master|state.Send_Add   ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.046      ; 1.147      ;
; 1.033 ; master:master|counter[8]       ; master:master|counter[8]       ; clk          ; clk         ; 0.000        ; 0.036      ; 1.153      ;
; 1.048 ; master:master|counter[10]      ; master:master|counter[10]      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.168      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -26.657  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -26.657  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -630.301 ; 0.0   ; 0.0      ; 0.0     ; -41.662             ;
;  clk             ; -630.301 ; 0.000 ; N/A      ; N/A     ; -41.662             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; scl           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; beg                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; beg        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; scl         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; beg        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; scl         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition
    Info: Processing started: Sun Jul  6 13:59:36 2025
Info: Command: quartus_sta JASPI -c top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -26.657
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -26.657            -630.301 clk 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.662 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -24.352
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -24.352            -575.643 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.662 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -10.970
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.970            -258.683 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.976 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 436 megabytes
    Info: Processing ended: Sun Jul  6 13:59:38 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


