/***************************************************************************
 *     Copyright (c) 1999-2011, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * $brcm_Workfile: bchp_pcie_ep_cfg_priv1.h $
 * $brcm_Revision: Hydra_Software_Devel/1 $
 * $brcm_Date: 10/28/11 12:05a $
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on         Thu Oct 27 17:28:04 2011
 *                 MD5 Checksum         d0bb3b528cbe25f62f7a44e82cd25af7
 *
 * Compiled with:  RDB Utility          combo_header.pl
 *                 RDB Parser           3.0
 *                 unknown              unknown
 *                 Perl Interpreter     5.008008
 *                 Operating System     linux
 *
 * Revision History:
 *
 * $brcm_Log: /magnum/basemodules/chp/7425/rdb/b1/bchp_pcie_ep_cfg_priv1.h $
 * 
 * Hydra_Software_Devel/1   10/28/11 12:05a vanessah
 * SW7425-1620: add 7425 B0 rdb header file
 *
 ***************************************************************************/

#ifndef BCHP_PCIE_EP_CFG_PRIV1_H__
#define BCHP_PCIE_EP_CFG_PRIV1_H__

/***************************************************************************
 *PCIE_EP_CFG_PRIV1
 ***************************************************************************/
#define BCHP_PCIE_EP_CFG_PRIV1_VPD_INTF          0x00412428 /* vpd_intf */
#define BCHP_PCIE_EP_CFG_PRIV1_VPD_ADDR_FLAG     0x0041242c /* vpd_addr_flag */
#define BCHP_PCIE_EP_CFG_PRIV1_VPD_DATA          0x00412430 /* vpd_data */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL1           0x00412434 /* id_val1 */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL2           0x00412438 /* id_val2 */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL3           0x0041243c /* id_val3 */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4           0x00412440 /* id_val4 */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5           0x00412444 /* id_val5 */
#define BCHP_PCIE_EP_CFG_PRIV1_UNUSED_H          0x00412448 /* unused_h */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL6           0x0041244c /* id_val6 */
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_DATA          0x00412450 /* msi_data */
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_ADDR_H        0x00412454 /* msi_addr_h */
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_ADDR_L        0x00412458 /* msi_addr_l */
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_MASK          0x00412464 /* msi_mask */
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_PEND          0x00412468 /* msi_pend */
#define BCHP_PCIE_EP_CFG_PRIV1_PM_DATA_C         0x0041246c /* pm_data_c */
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_CONTROL      0x004124c0 /* msix_control */
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_TBL_OFF_BIR  0x004124c4 /* msix_tbl_off_bir */
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_PBA_OFF_BIT  0x004124c8 /* msix_pba_off_bit */
#define BCHP_PCIE_EP_CFG_PRIV1_UNUSED_K          0x004124cc /* unused_k */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_CAPABILITY   0x004124d0 /* pcie_capability */
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY 0x004124d4 /* device_capability */
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CONTROL    0x004124d8 /* device_control */
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY   0x004124dc /* link_capability */
#define BCHP_PCIE_EP_CFG_PRIV1_BAR2_CONFIG       0x004124e0 /* bar2_config */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2 0x004124e4 /* pcie_device_capability_2 */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CAPABILITY_2 0x004124e8 /* pcie_link_capability_2 */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CONTROL 0x004124ec /* pcie_link_control */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC 0x004124f0 /* pcie_link_capability_rc */
#define BCHP_PCIE_EP_CFG_PRIV1_BAR3_CONFIG       0x004124f4 /* bar3_config */
#define BCHP_PCIE_EP_CFG_PRIV1_ROOT_CAP          0x004124f8 /* root_cap */
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID 0x00412500 /* dev_ser_num_cap_id */
#define BCHP_PCIE_EP_CFG_PRIV1_LOWER_SER_NUM     0x00412504 /* lower_ser_num */
#define BCHP_PCIE_EP_CFG_PRIV1_UPPER_SER_NUM     0x00412508 /* upper_ser_num */
#define BCHP_PCIE_EP_CFG_PRIV1_ADV_ERR_CAP       0x0041250c /* adv_err_cap */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_0   0x00412510 /* pwr_bdgt_data_0 */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_1   0x00412514 /* pwr_bdgt_data_1 */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_2   0x00412518 /* pwr_bdgt_data_2 */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_3   0x0041251c /* pwr_bdgt_data_3 */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_4   0x00412520 /* pwr_bdgt_data_4 */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_5   0x00412524 /* pwr_bdgt_data_5 */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_6   0x00412528 /* pwr_bdgt_data_6 */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_7   0x0041252c /* pwr_bdgt_data_7 */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_CAPABILITY 0x00412550 /* pwr_bdgt_capability */
#define BCHP_PCIE_EP_CFG_PRIV1_VSEC_HDR          0x00412554 /* vsec_hdr */
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO1   0x00412558 /* rc_user_mem_lo1 */
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_HI1   0x0041255c /* rc_user_mem_hi1 */
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO2   0x00412560 /* rc_user_mem_lo2 */
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_HI2   0x00412564 /* rc_user_mem_hi2 */

/***************************************************************************
 *VPD_INTF - vpd_intf
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: VPD_INTF :: RESERVED0 [31:01] */
#define BCHP_PCIE_EP_CFG_PRIV1_VPD_INTF_RESERVED0_MASK             0xfffffffe
#define BCHP_PCIE_EP_CFG_PRIV1_VPD_INTF_RESERVED0_SHIFT            1

/* PCIE_EP_CFG_PRIV1 :: VPD_INTF :: INTF_REQ [00:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_VPD_INTF_INTF_REQ_MASK              0x00000001
#define BCHP_PCIE_EP_CFG_PRIV1_VPD_INTF_INTF_REQ_SHIFT             0

/***************************************************************************
 *VPD_ADDR_FLAG - vpd_addr_flag
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: VPD_ADDR_FLAG :: WR [31:31] */
#define BCHP_PCIE_EP_CFG_PRIV1_VPD_ADDR_FLAG_WR_MASK               0x80000000
#define BCHP_PCIE_EP_CFG_PRIV1_VPD_ADDR_FLAG_WR_SHIFT              31

/* PCIE_EP_CFG_PRIV1 :: VPD_ADDR_FLAG :: ADDRESS [30:18] */
#define BCHP_PCIE_EP_CFG_PRIV1_VPD_ADDR_FLAG_ADDRESS_MASK          0x7ffc0000
#define BCHP_PCIE_EP_CFG_PRIV1_VPD_ADDR_FLAG_ADDRESS_SHIFT         18

/* PCIE_EP_CFG_PRIV1 :: VPD_ADDR_FLAG :: RESERVED0 [17:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_VPD_ADDR_FLAG_RESERVED0_MASK        0x0003ffff
#define BCHP_PCIE_EP_CFG_PRIV1_VPD_ADDR_FLAG_RESERVED0_SHIFT       0

/***************************************************************************
 *VPD_DATA - vpd_data
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: VPD_DATA :: VPD_DATA [31:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_VPD_DATA_VPD_DATA_MASK              0xffffffff
#define BCHP_PCIE_EP_CFG_PRIV1_VPD_DATA_VPD_DATA_SHIFT             0
#define BCHP_PCIE_EP_CFG_PRIV1_VPD_DATA_VPD_DATA_DEFAULT           0

/***************************************************************************
 *ID_VAL1 - id_val1
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: ID_VAL1 :: VENDOR_ID [31:16] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL1_VENDOR_ID_MASK              0xffff0000
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL1_VENDOR_ID_SHIFT             16
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL1_VENDOR_ID_DEFAULT           5348

/* PCIE_EP_CFG_PRIV1 :: ID_VAL1 :: DEVICE_ID [15:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL1_DEVICE_ID_MASK              0x0000ffff
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL1_DEVICE_ID_SHIFT             0

/***************************************************************************
 *ID_VAL2 - id_val2
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: ID_VAL2 :: SUBSYSTEM_ID [31:16] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL2_SUBSYSTEM_ID_MASK           0xffff0000
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL2_SUBSYSTEM_ID_SHIFT          16

/* PCIE_EP_CFG_PRIV1 :: ID_VAL2 :: SUBSYSTEM_VENDOR_ID [15:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL2_SUBSYSTEM_VENDOR_ID_MASK    0x0000ffff
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL2_SUBSYSTEM_VENDOR_ID_SHIFT   0
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL2_SUBSYSTEM_VENDOR_ID_DEFAULT 5348

/***************************************************************************
 *ID_VAL3 - id_val3
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: ID_VAL3 :: REVISION_ID [31:24] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL3_REVISION_ID_MASK            0xff000000
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL3_REVISION_ID_SHIFT           24
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL3_REVISION_ID_DEFAULT         0

/* PCIE_EP_CFG_PRIV1 :: ID_VAL3 :: CLASS_CODE [23:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL3_CLASS_CODE_MASK             0x00ffffff
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL3_CLASS_CODE_SHIFT            0
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL3_CLASS_CODE_DEFAULT          294912

/***************************************************************************
 *ID_VAL4 - id_val4
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: ID_VAL4 :: RESERVED3 [31:16] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_RESERVED3_MASK              0xffff0000
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_RESERVED3_SHIFT             16
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_RESERVED3_DEFAULT           0

/* PCIE_EP_CFG_PRIV1 :: ID_VAL4 :: MSI_ENABLE [15:15] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_MSI_ENABLE_MASK             0x00008000
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_MSI_ENABLE_SHIFT            15
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_MSI_ENABLE_DEFAULT          0

/* PCIE_EP_CFG_PRIV1 :: ID_VAL4 :: MULTI_MSG_CAP [14:12] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_MULTI_MSG_CAP_MASK          0x00007000
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_MULTI_MSG_CAP_SHIFT         12
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_MULTI_MSG_CAP_DEFAULT       3

/* PCIE_EP_CFG_PRIV1 :: ID_VAL4 :: MSI_LIMIT [11:09] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_MSI_LIMIT_MASK              0x00000e00
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_MSI_LIMIT_SHIFT             9
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_MSI_LIMIT_DEFAULT           0

/* PCIE_EP_CFG_PRIV1 :: ID_VAL4 :: MSI_PV_MASK_CAPABLE [08:08] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_MSI_PV_MASK_CAPABLE_MASK    0x00000100
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_MSI_PV_MASK_CAPABLE_SHIFT   8
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_MSI_PV_MASK_CAPABLE_DEFAULT 0

/* PCIE_EP_CFG_PRIV1 :: ID_VAL4 :: PM_DATA_SCALE [07:06] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_PM_DATA_SCALE_MASK          0x000000c0
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_PM_DATA_SCALE_SHIFT         6
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_PM_DATA_SCALE_DEFAULT       1

/* PCIE_EP_CFG_PRIV1 :: ID_VAL4 :: RESERVED0 [05:04] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_RESERVED0_MASK              0x00000030
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_RESERVED0_SHIFT             4

/* PCIE_EP_CFG_PRIV1 :: ID_VAL4 :: CAP_ENA [03:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_CAP_ENA_MASK                0x0000000f
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_CAP_ENA_SHIFT               0
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL4_CAP_ENA_DEFAULT             15

/***************************************************************************
 *ID_VAL5 - id_val5
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: ID_VAL5 :: RESERVED0 [31:10] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_RESERVED0_MASK              0xfffffc00
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_RESERVED0_SHIFT             10
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_RESERVED0_DEFAULT           0

/* PCIE_EP_CFG_PRIV1 :: ID_VAL5 :: NO_SOFT_RESET [09:09] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_NO_SOFT_RESET_MASK          0x00000200
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_NO_SOFT_RESET_SHIFT         9
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_NO_SOFT_RESET_DEFAULT       1

/* PCIE_EP_CFG_PRIV1 :: ID_VAL5 :: PM_VERSION [08:06] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_PM_VERSION_MASK             0x000001c0
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_PM_VERSION_SHIFT            6
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_PM_VERSION_DEFAULT          3

/* PCIE_EP_CFG_PRIV1 :: ID_VAL5 :: PME_IN_D3_HOT [05:05] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_PME_IN_D3_HOT_MASK          0x00000020
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_PME_IN_D3_HOT_SHIFT         5
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_PME_IN_D3_HOT_DEFAULT       1

/* PCIE_EP_CFG_PRIV1 :: ID_VAL5 :: PME_IN_D2 [04:04] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_PME_IN_D2_MASK              0x00000010
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_PME_IN_D2_SHIFT             4
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_PME_IN_D2_DEFAULT           0

/* PCIE_EP_CFG_PRIV1 :: ID_VAL5 :: PME_IN_D1 [03:03] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_PME_IN_D1_MASK              0x00000008
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_PME_IN_D1_SHIFT             3
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_PME_IN_D1_DEFAULT           0

/* PCIE_EP_CFG_PRIV1 :: ID_VAL5 :: PME_IN_D0 [02:02] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_PME_IN_D0_MASK              0x00000004
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_PME_IN_D0_SHIFT             2
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_PME_IN_D0_DEFAULT           1

/* PCIE_EP_CFG_PRIV1 :: ID_VAL5 :: D2_SUPPORT [01:01] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_D2_SUPPORT_MASK             0x00000002
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_D2_SUPPORT_SHIFT            1
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_D2_SUPPORT_DEFAULT          0

/* PCIE_EP_CFG_PRIV1 :: ID_VAL5 :: D1_SUPPORT [00:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_D1_SUPPORT_MASK             0x00000001
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_D1_SUPPORT_SHIFT            0
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL5_D1_SUPPORT_DEFAULT          0

/***************************************************************************
 *UNUSED_H - unused_h
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: UNUSED_H :: RESERVED [31:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_UNUSED_H_RESERVED_MASK              0xffffffff
#define BCHP_PCIE_EP_CFG_PRIV1_UNUSED_H_RESERVED_SHIFT             0

/***************************************************************************
 *ID_VAL6 - id_val6
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: ID_VAL6 :: RESERVED1 [31:24] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL6_RESERVED1_MASK              0xff000000
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL6_RESERVED1_SHIFT             24

/* PCIE_EP_CFG_PRIV1 :: ID_VAL6 :: BIST [23:16] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL6_BIST_MASK                   0x00ff0000
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL6_BIST_SHIFT                  16
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL6_BIST_DEFAULT                0

/* PCIE_EP_CFG_PRIV1 :: ID_VAL6 :: RESERVED0 [15:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL6_RESERVED0_MASK              0x0000ffff
#define BCHP_PCIE_EP_CFG_PRIV1_ID_VAL6_RESERVED0_SHIFT             0

/***************************************************************************
 *MSI_DATA - msi_data
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: MSI_DATA :: RESERVED0 [31:16] */
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_DATA_RESERVED0_MASK             0xffff0000
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_DATA_RESERVED0_SHIFT            16

/* PCIE_EP_CFG_PRIV1 :: MSI_DATA :: MSI_DATA [15:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_DATA_MSI_DATA_MASK              0x0000ffff
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_DATA_MSI_DATA_SHIFT             0
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_DATA_MSI_DATA_DEFAULT           0

/***************************************************************************
 *MSI_ADDR_H - msi_addr_h
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: MSI_ADDR_H :: MSI_ADDR_H [31:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_ADDR_H_MSI_ADDR_H_MASK          0xffffffff
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_ADDR_H_MSI_ADDR_H_SHIFT         0
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_ADDR_H_MSI_ADDR_H_DEFAULT       0

/***************************************************************************
 *MSI_ADDR_L - msi_addr_l
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: MSI_ADDR_L :: MSI_ADDR_L [31:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_ADDR_L_MSI_ADDR_L_MASK          0xffffffff
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_ADDR_L_MSI_ADDR_L_SHIFT         0
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_ADDR_L_MSI_ADDR_L_DEFAULT       0

/***************************************************************************
 *MSI_MASK - msi_mask
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: MSI_MASK :: MSI_MASK [31:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_MASK_MSI_MASK_MASK              0xffffffff
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_MASK_MSI_MASK_SHIFT             0
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_MASK_MSI_MASK_DEFAULT           0

/***************************************************************************
 *MSI_PEND - msi_pend
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: MSI_PEND :: MSI_PEND [31:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_PEND_MSI_PEND_MASK              0xffffffff
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_PEND_MSI_PEND_SHIFT             0
#define BCHP_PCIE_EP_CFG_PRIV1_MSI_PEND_MSI_PEND_DEFAULT           0

/***************************************************************************
 *PM_DATA_C - pm_data_c
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: PM_DATA_C :: RESERVED0 [31:08] */
#define BCHP_PCIE_EP_CFG_PRIV1_PM_DATA_C_RESERVED0_MASK            0xffffff00
#define BCHP_PCIE_EP_CFG_PRIV1_PM_DATA_C_RESERVED0_SHIFT           8
#define BCHP_PCIE_EP_CFG_PRIV1_PM_DATA_C_RESERVED0_DEFAULT         0

/* PCIE_EP_CFG_PRIV1 :: PM_DATA_C :: PM_DATA_8_PRG [07:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_PM_DATA_C_PM_DATA_8_PRG_MASK        0x000000ff
#define BCHP_PCIE_EP_CFG_PRIV1_PM_DATA_C_PM_DATA_8_PRG_SHIFT       0
#define BCHP_PCIE_EP_CFG_PRIV1_PM_DATA_C_PM_DATA_8_PRG_DEFAULT     0

/***************************************************************************
 *MSIX_CONTROL - msix_control
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: MSIX_CONTROL :: RESERVED0 [31:11] */
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_CONTROL_RESERVED0_MASK         0xfffff800
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_CONTROL_RESERVED0_SHIFT        11
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_CONTROL_RESERVED0_DEFAULT      0

/* PCIE_EP_CFG_PRIV1 :: MSIX_CONTROL :: MSIX_TBL_SIZ [10:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_CONTROL_MSIX_TBL_SIZ_MASK      0x000007ff
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_CONTROL_MSIX_TBL_SIZ_SHIFT     0
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_CONTROL_MSIX_TBL_SIZ_DEFAULT   0

/***************************************************************************
 *MSIX_TBL_OFF_BIR - msix_tbl_off_bir
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: MSIX_TBL_OFF_BIR :: MSIX_TBL_OFF [31:03] */
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_TBL_OFF_BIR_MSIX_TBL_OFF_MASK  0xfffffff8
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_TBL_OFF_BIR_MSIX_TBL_OFF_SHIFT 3
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_TBL_OFF_BIR_MSIX_TBL_OFF_DEFAULT 0

/* PCIE_EP_CFG_PRIV1 :: MSIX_TBL_OFF_BIR :: MSIX_TBL_BIR [02:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_TBL_OFF_BIR_MSIX_TBL_BIR_MASK  0x00000007
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_TBL_OFF_BIR_MSIX_TBL_BIR_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_TBL_OFF_BIR_MSIX_TBL_BIR_DEFAULT 0

/***************************************************************************
 *MSIX_PBA_OFF_BIT - msix_pba_off_bit
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: MSIX_PBA_OFF_BIT :: MSIX_PBA_OFF [31:03] */
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_PBA_OFF_BIT_MSIX_PBA_OFF_MASK  0xfffffff8
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_PBA_OFF_BIT_MSIX_PBA_OFF_SHIFT 3
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_PBA_OFF_BIT_MSIX_PBA_OFF_DEFAULT 0

/* PCIE_EP_CFG_PRIV1 :: MSIX_PBA_OFF_BIT :: MSIX_PBA_BIR [02:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_PBA_OFF_BIT_MSIX_PBA_BIR_MASK  0x00000007
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_PBA_OFF_BIT_MSIX_PBA_BIR_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_MSIX_PBA_OFF_BIT_MSIX_PBA_BIR_DEFAULT 0

/***************************************************************************
 *UNUSED_K - unused_k
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: UNUSED_K :: RESERVED [31:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_UNUSED_K_RESERVED_MASK              0xffffffff
#define BCHP_PCIE_EP_CFG_PRIV1_UNUSED_K_RESERVED_SHIFT             0

/***************************************************************************
 *PCIE_CAPABILITY - pcie_capability
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: PCIE_CAPABILITY :: RESERVED0 [31:06] */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_CAPABILITY_RESERVED0_MASK      0xffffffc0
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_CAPABILITY_RESERVED0_SHIFT     6

/* PCIE_EP_CFG_PRIV1 :: PCIE_CAPABILITY :: COMPLY_PCIE_1_1 [05:05] */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_CAPABILITY_COMPLY_PCIE_1_1_MASK 0x00000020
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_CAPABILITY_COMPLY_PCIE_1_1_SHIFT 5
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_CAPABILITY_COMPLY_PCIE_1_1_DEFAULT 0

/* PCIE_EP_CFG_PRIV1 :: PCIE_CAPABILITY :: INTERRUPT_MSG_NUM [04:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_CAPABILITY_INTERRUPT_MSG_NUM_MASK 0x0000001f
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_CAPABILITY_INTERRUPT_MSG_NUM_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_CAPABILITY_INTERRUPT_MSG_NUM_DEFAULT 0

/***************************************************************************
 *DEVICE_CAPABILITY - device_capability
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: DEVICE_CAPABILITY :: RESERVED2 [31:16] */
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_RESERVED2_MASK    0xffff0000
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_RESERVED2_SHIFT   16

/* PCIE_EP_CFG_PRIV1 :: DEVICE_CAPABILITY :: ROLE_BASED_ERR_RPT [15:15] */
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_ROLE_BASED_ERR_RPT_MASK 0x00008000
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_ROLE_BASED_ERR_RPT_SHIFT 15
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_ROLE_BASED_ERR_RPT_DEFAULT 1

/* PCIE_EP_CFG_PRIV1 :: DEVICE_CAPABILITY :: RESERVED1 [14:12] */
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_RESERVED1_MASK    0x00007000
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_RESERVED1_SHIFT   12

/* PCIE_EP_CFG_PRIV1 :: DEVICE_CAPABILITY :: L1_ACCEPTABLE_LATENCY [11:09] */
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_L1_ACCEPTABLE_LATENCY_MASK 0x00000e00
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_L1_ACCEPTABLE_LATENCY_SHIFT 9
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_L1_ACCEPTABLE_LATENCY_DEFAULT 6

/* PCIE_EP_CFG_PRIV1 :: DEVICE_CAPABILITY :: L0S_ACCEPTABLE_LATENCY [08:06] */
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_L0S_ACCEPTABLE_LATENCY_MASK 0x000001c0
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_L0S_ACCEPTABLE_LATENCY_SHIFT 6
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_L0S_ACCEPTABLE_LATENCY_DEFAULT 6

/* PCIE_EP_CFG_PRIV1 :: DEVICE_CAPABILITY :: EXTENDED_TAG_SUPPORT [05:05] */
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_EXTENDED_TAG_SUPPORT_MASK 0x00000020
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_EXTENDED_TAG_SUPPORT_SHIFT 5
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_EXTENDED_TAG_SUPPORT_DEFAULT 0

/* PCIE_EP_CFG_PRIV1 :: DEVICE_CAPABILITY :: RESERVED0 [04:03] */
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_RESERVED0_MASK    0x00000018
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_RESERVED0_SHIFT   3

/* PCIE_EP_CFG_PRIV1 :: DEVICE_CAPABILITY :: MAX_PL_SIZE_SUPPORTED [02:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_MAX_PL_SIZE_SUPPORTED_MASK 0x00000007
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_MAX_PL_SIZE_SUPPORTED_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CAPABILITY_MAX_PL_SIZE_SUPPORTED_DEFAULT 0

/***************************************************************************
 *DEVICE_CONTROL - device_control
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: DEVICE_CONTROL :: RESERVED [31:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CONTROL_RESERVED_MASK        0xffffffff
#define BCHP_PCIE_EP_CFG_PRIV1_DEVICE_CONTROL_RESERVED_SHIFT       0

/***************************************************************************
 *LINK_CAPABILITY - link_capability
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: LINK_CAPABILITY :: PORT_NUM [31:24] */
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_PORT_NUM_MASK       0xff000000
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_PORT_NUM_SHIFT      24
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_PORT_NUM_DEFAULT    0

/* PCIE_EP_CFG_PRIV1 :: LINK_CAPABILITY :: L1_EXIT_COMM_LAT [23:21] */
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_L1_EXIT_COMM_LAT_MASK 0x00e00000
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_L1_EXIT_COMM_LAT_SHIFT 21
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_L1_EXIT_COMM_LAT_DEFAULT 1

/* PCIE_EP_CFG_PRIV1 :: LINK_CAPABILITY :: L0S_EXIT_COMM_LAT [20:18] */
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_L0S_EXIT_COMM_LAT_MASK 0x001c0000
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_L0S_EXIT_COMM_LAT_SHIFT 18
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_L0S_EXIT_COMM_LAT_DEFAULT 4

/* PCIE_EP_CFG_PRIV1 :: LINK_CAPABILITY :: L1_EXIT_LAT [17:15] */
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_L1_EXIT_LAT_MASK    0x00038000
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_L1_EXIT_LAT_SHIFT   15
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_L1_EXIT_LAT_DEFAULT 2

/* PCIE_EP_CFG_PRIV1 :: LINK_CAPABILITY :: L0S_EXIT_LAT [14:12] */
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_L0S_EXIT_LAT_MASK   0x00007000
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_L0S_EXIT_LAT_SHIFT  12
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_L0S_EXIT_LAT_DEFAULT 5

/* PCIE_EP_CFG_PRIV1 :: LINK_CAPABILITY :: ASPM_SUPPORT [11:10] */
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_ASPM_SUPPORT_MASK   0x00000c00
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_ASPM_SUPPORT_SHIFT  10
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_ASPM_SUPPORT_DEFAULT 3

/* PCIE_EP_CFG_PRIV1 :: LINK_CAPABILITY :: CLK_POWER_MGMT [09:09] */
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_CLK_POWER_MGMT_MASK 0x00000200
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_CLK_POWER_MGMT_SHIFT 9
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_CLK_POWER_MGMT_DEFAULT 1

/* PCIE_EP_CFG_PRIV1 :: LINK_CAPABILITY :: MAX_LINK_WIDTH [08:04] */
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_MAX_LINK_WIDTH_MASK 0x000001f0
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_MAX_LINK_WIDTH_SHIFT 4
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_MAX_LINK_WIDTH_DEFAULT 1

/* PCIE_EP_CFG_PRIV1 :: LINK_CAPABILITY :: MAX_LINK_SPEED [03:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_MAX_LINK_SPEED_MASK 0x0000000f
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_MAX_LINK_SPEED_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_LINK_CAPABILITY_MAX_LINK_SPEED_DEFAULT 1

/***************************************************************************
 *BAR2_CONFIG - bar2_config
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: BAR2_CONFIG :: RESERVED [31:06] */
#define BCHP_PCIE_EP_CFG_PRIV1_BAR2_CONFIG_RESERVED_MASK           0xffffffc0
#define BCHP_PCIE_EP_CFG_PRIV1_BAR2_CONFIG_RESERVED_SHIFT          6
#define BCHP_PCIE_EP_CFG_PRIV1_BAR2_CONFIG_RESERVED_DEFAULT        0

/* PCIE_EP_CFG_PRIV1 :: BAR2_CONFIG :: BAR2_PREFETCH [05:05] */
#define BCHP_PCIE_EP_CFG_PRIV1_BAR2_CONFIG_BAR2_PREFETCH_MASK      0x00000020
#define BCHP_PCIE_EP_CFG_PRIV1_BAR2_CONFIG_BAR2_PREFETCH_SHIFT     5
#define BCHP_PCIE_EP_CFG_PRIV1_BAR2_CONFIG_BAR2_PREFETCH_DEFAULT   1

/* PCIE_EP_CFG_PRIV1 :: BAR2_CONFIG :: BAR2_64ENA [04:04] */
#define BCHP_PCIE_EP_CFG_PRIV1_BAR2_CONFIG_BAR2_64ENA_MASK         0x00000010
#define BCHP_PCIE_EP_CFG_PRIV1_BAR2_CONFIG_BAR2_64ENA_SHIFT        4
#define BCHP_PCIE_EP_CFG_PRIV1_BAR2_CONFIG_BAR2_64ENA_DEFAULT      1

/* PCIE_EP_CFG_PRIV1 :: BAR2_CONFIG :: BAR2_SIZE [03:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_BAR2_CONFIG_BAR2_SIZE_MASK          0x0000000f
#define BCHP_PCIE_EP_CFG_PRIV1_BAR2_CONFIG_BAR2_SIZE_SHIFT         0
#define BCHP_PCIE_EP_CFG_PRIV1_BAR2_CONFIG_BAR2_SIZE_DEFAULT       14

/***************************************************************************
 *PCIE_DEVICE_CAPABILITY_2 - pcie_device_capability_2
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: PCIE_DEVICE_CAPABILITY_2 :: RESERVED [31:11] */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_RESERVED_MASK 0xfffff800
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_RESERVED_SHIFT 11
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_RESERVED_DEFAULT 0

/* PCIE_EP_CFG_PRIV1 :: PCIE_DEVICE_CAPABILITY_2 :: IDO_SUPPORTED [10:10] */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_IDO_SUPPORTED_MASK 0x00000400
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_IDO_SUPPORTED_SHIFT 10
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_IDO_SUPPORTED_DEFAULT 0

/* PCIE_EP_CFG_PRIV1 :: PCIE_DEVICE_CAPABILITY_2 :: RESERVED1 [09:05] */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_RESERVED1_MASK 0x000003e0
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_RESERVED1_SHIFT 5
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_RESERVED1_DEFAULT 0

/* PCIE_EP_CFG_PRIV1 :: PCIE_DEVICE_CAPABILITY_2 :: CMPL_TO_DISABL_SUPP [04:04] */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_CMPL_TO_DISABL_SUPP_MASK 0x00000010
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_CMPL_TO_DISABL_SUPP_SHIFT 4
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_CMPL_TO_DISABL_SUPP_DEFAULT 1

/* PCIE_EP_CFG_PRIV1 :: PCIE_DEVICE_CAPABILITY_2 :: CMPL_TO_RANGE_SUPP [03:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_CMPL_TO_RANGE_SUPP_MASK 0x0000000f
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_CMPL_TO_RANGE_SUPP_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_CMPL_TO_RANGE_SUPP_DEFAULT 15

/***************************************************************************
 *PCIE_LINK_CAPABILITY_2 - pcie_link_capability_2
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: PCIE_LINK_CAPABILITY_2 :: RESERVED [31:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CAPABILITY_2_RESERVED_MASK 0xffffffff
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CAPABILITY_2_RESERVED_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CAPABILITY_2_RESERVED_DEFAULT 0

/***************************************************************************
 *PCIE_LINK_CONTROL - pcie_link_control
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: PCIE_LINK_CONTROL :: RESERVED0 [31:01] */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CONTROL_RESERVED0_MASK    0xfffffffe
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CONTROL_RESERVED0_SHIFT   1

/* PCIE_EP_CFG_PRIV1 :: PCIE_LINK_CONTROL :: RC_RCB [00:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CONTROL_RC_RCB_MASK       0x00000001
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CONTROL_RC_RCB_SHIFT      0
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CONTROL_RC_RCB_DEFAULT    0

/***************************************************************************
 *PCIE_LINK_CAPABILITY_RC - pcie_link_capability_rc
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: PCIE_LINK_CAPABILITY_RC :: RESERVED0 [31:02] */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_RESERVED0_MASK 0xfffffffc
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_RESERVED0_SHIFT 2

/* PCIE_EP_CFG_PRIV1 :: PCIE_LINK_CAPABILITY_RC :: SLOT_CLK_CONFIG [01:01] */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_SLOT_CLK_CONFIG_MASK 0x00000002
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_SLOT_CLK_CONFIG_SHIFT 1
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_SLOT_CLK_CONFIG_DEFAULT 1

/* PCIE_EP_CFG_PRIV1 :: PCIE_LINK_CAPABILITY_RC :: RC_DL_ACTIVE_CAP [00:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_RC_DL_ACTIVE_CAP_MASK 0x00000001
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_RC_DL_ACTIVE_CAP_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_RC_DL_ACTIVE_CAP_DEFAULT 0

/***************************************************************************
 *BAR3_CONFIG - bar3_config
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: BAR3_CONFIG :: RESERVED [31:06] */
#define BCHP_PCIE_EP_CFG_PRIV1_BAR3_CONFIG_RESERVED_MASK           0xffffffc0
#define BCHP_PCIE_EP_CFG_PRIV1_BAR3_CONFIG_RESERVED_SHIFT          6
#define BCHP_PCIE_EP_CFG_PRIV1_BAR3_CONFIG_RESERVED_DEFAULT        0

/* PCIE_EP_CFG_PRIV1 :: BAR3_CONFIG :: BAR3_PREFETCH [05:05] */
#define BCHP_PCIE_EP_CFG_PRIV1_BAR3_CONFIG_BAR3_PREFETCH_MASK      0x00000020
#define BCHP_PCIE_EP_CFG_PRIV1_BAR3_CONFIG_BAR3_PREFETCH_SHIFT     5
#define BCHP_PCIE_EP_CFG_PRIV1_BAR3_CONFIG_BAR3_PREFETCH_DEFAULT   1

/* PCIE_EP_CFG_PRIV1 :: BAR3_CONFIG :: BAR3_64ENA [04:04] */
#define BCHP_PCIE_EP_CFG_PRIV1_BAR3_CONFIG_BAR3_64ENA_MASK         0x00000010
#define BCHP_PCIE_EP_CFG_PRIV1_BAR3_CONFIG_BAR3_64ENA_SHIFT        4
#define BCHP_PCIE_EP_CFG_PRIV1_BAR3_CONFIG_BAR3_64ENA_DEFAULT      1

/* PCIE_EP_CFG_PRIV1 :: BAR3_CONFIG :: BAR3_SIZE [03:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_BAR3_CONFIG_BAR3_SIZE_MASK          0x0000000f
#define BCHP_PCIE_EP_CFG_PRIV1_BAR3_CONFIG_BAR3_SIZE_SHIFT         0
#define BCHP_PCIE_EP_CFG_PRIV1_BAR3_CONFIG_BAR3_SIZE_DEFAULT       14

/***************************************************************************
 *ROOT_CAP - root_cap
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: ROOT_CAP :: RESERVED0 [31:01] */
#define BCHP_PCIE_EP_CFG_PRIV1_ROOT_CAP_RESERVED0_MASK             0xfffffffe
#define BCHP_PCIE_EP_CFG_PRIV1_ROOT_CAP_RESERVED0_SHIFT            1

/* PCIE_EP_CFG_PRIV1 :: ROOT_CAP :: RC_CRS_CAP [00:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_ROOT_CAP_RC_CRS_CAP_MASK            0x00000001
#define BCHP_PCIE_EP_CFG_PRIV1_ROOT_CAP_RC_CRS_CAP_SHIFT           0
#define BCHP_PCIE_EP_CFG_PRIV1_ROOT_CAP_RC_CRS_CAP_DEFAULT         0

/***************************************************************************
 *DEV_SER_NUM_CAP_ID - dev_ser_num_cap_id
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: DEV_SER_NUM_CAP_ID :: UNUSED_0 [31:30] */
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID_UNUSED_0_MASK    0xc0000000
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID_UNUSED_0_SHIFT   30
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID_UNUSED_0_DEFAULT 0

/* PCIE_EP_CFG_PRIV1 :: DEV_SER_NUM_CAP_ID :: RC_EXT_CAP_ENA [29:28] */
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID_RC_EXT_CAP_ENA_MASK 0x30000000
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID_RC_EXT_CAP_ENA_SHIFT 28
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID_RC_EXT_CAP_ENA_DEFAULT 1

/* PCIE_EP_CFG_PRIV1 :: DEV_SER_NUM_CAP_ID :: UNUSED_1 [27:25] */
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID_UNUSED_1_MASK    0x0e000000
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID_UNUSED_1_SHIFT   25
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID_UNUSED_1_DEFAULT 0

/* PCIE_EP_CFG_PRIV1 :: DEV_SER_NUM_CAP_ID :: EXT_CAP_ENA [24:20] */
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID_EXT_CAP_ENA_MASK 0x01f00000
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID_EXT_CAP_ENA_SHIFT 20
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID_EXT_CAP_ENA_DEFAULT 31

/* PCIE_EP_CFG_PRIV1 :: DEV_SER_NUM_CAP_ID :: CAP_VER [19:16] */
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID_CAP_VER_MASK     0x000f0000
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID_CAP_VER_SHIFT    16
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID_CAP_VER_DEFAULT  1

/* PCIE_EP_CFG_PRIV1 :: DEV_SER_NUM_CAP_ID :: CAP_ID [15:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID_CAP_ID_MASK      0x0000ffff
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID_CAP_ID_SHIFT     0
#define BCHP_PCIE_EP_CFG_PRIV1_DEV_SER_NUM_CAP_ID_CAP_ID_DEFAULT   3

/***************************************************************************
 *LOWER_SER_NUM - lower_ser_num
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: LOWER_SER_NUM :: LOWER_SER_NUM [31:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_LOWER_SER_NUM_LOWER_SER_NUM_MASK    0xffffffff
#define BCHP_PCIE_EP_CFG_PRIV1_LOWER_SER_NUM_LOWER_SER_NUM_SHIFT   0
#define BCHP_PCIE_EP_CFG_PRIV1_LOWER_SER_NUM_LOWER_SER_NUM_DEFAULT 0

/***************************************************************************
 *UPPER_SER_NUM - upper_ser_num
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: UPPER_SER_NUM :: UPPER_SER_NUM [31:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_UPPER_SER_NUM_UPPER_SER_NUM_MASK    0xffffffff
#define BCHP_PCIE_EP_CFG_PRIV1_UPPER_SER_NUM_UPPER_SER_NUM_SHIFT   0
#define BCHP_PCIE_EP_CFG_PRIV1_UPPER_SER_NUM_UPPER_SER_NUM_DEFAULT 0

/***************************************************************************
 *ADV_ERR_CAP - adv_err_cap
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: ADV_ERR_CAP :: RESERVED0 [31:02] */
#define BCHP_PCIE_EP_CFG_PRIV1_ADV_ERR_CAP_RESERVED0_MASK          0xfffffffc
#define BCHP_PCIE_EP_CFG_PRIV1_ADV_ERR_CAP_RESERVED0_SHIFT         2

/* PCIE_EP_CFG_PRIV1 :: ADV_ERR_CAP :: ECRC_GEN_CAP [01:01] */
#define BCHP_PCIE_EP_CFG_PRIV1_ADV_ERR_CAP_ECRC_GEN_CAP_MASK       0x00000002
#define BCHP_PCIE_EP_CFG_PRIV1_ADV_ERR_CAP_ECRC_GEN_CAP_SHIFT      1
#define BCHP_PCIE_EP_CFG_PRIV1_ADV_ERR_CAP_ECRC_GEN_CAP_DEFAULT    0

/* PCIE_EP_CFG_PRIV1 :: ADV_ERR_CAP :: ECRC_CHK_CAP [00:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_ADV_ERR_CAP_ECRC_CHK_CAP_MASK       0x00000001
#define BCHP_PCIE_EP_CFG_PRIV1_ADV_ERR_CAP_ECRC_CHK_CAP_SHIFT      0
#define BCHP_PCIE_EP_CFG_PRIV1_ADV_ERR_CAP_ECRC_CHK_CAP_DEFAULT    0

/***************************************************************************
 *PWR_BDGT_DATA_0 - pwr_bdgt_data_0
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: PWR_BDGT_DATA_0 :: RESERVED [31:21] */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_0_RESERVED_MASK       0xffe00000
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_0_RESERVED_SHIFT      21
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_0_RESERVED_DEFAULT    0

/* PCIE_EP_CFG_PRIV1 :: PWR_BDGT_DATA_0 :: PWR_BDGT_DATA_0 [20:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_0_PWR_BDGT_DATA_0_MASK 0x001fffff
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_0_PWR_BDGT_DATA_0_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_0_PWR_BDGT_DATA_0_DEFAULT 0

/***************************************************************************
 *PWR_BDGT_DATA_1 - pwr_bdgt_data_1
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: PWR_BDGT_DATA_1 :: RESERVED [31:21] */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_1_RESERVED_MASK       0xffe00000
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_1_RESERVED_SHIFT      21
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_1_RESERVED_DEFAULT    0

/* PCIE_EP_CFG_PRIV1 :: PWR_BDGT_DATA_1 :: PWR_BDGT_DATA_1 [20:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_1_PWR_BDGT_DATA_1_MASK 0x001fffff
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_1_PWR_BDGT_DATA_1_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_1_PWR_BDGT_DATA_1_DEFAULT 0

/***************************************************************************
 *PWR_BDGT_DATA_2 - pwr_bdgt_data_2
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: PWR_BDGT_DATA_2 :: RESERVED [31:21] */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_2_RESERVED_MASK       0xffe00000
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_2_RESERVED_SHIFT      21
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_2_RESERVED_DEFAULT    0

/* PCIE_EP_CFG_PRIV1 :: PWR_BDGT_DATA_2 :: PWR_BDGT_DATA_2 [20:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_2_PWR_BDGT_DATA_2_MASK 0x001fffff
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_2_PWR_BDGT_DATA_2_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_2_PWR_BDGT_DATA_2_DEFAULT 0

/***************************************************************************
 *PWR_BDGT_DATA_3 - pwr_bdgt_data_3
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: PWR_BDGT_DATA_3 :: RESERVED [31:21] */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_3_RESERVED_MASK       0xffe00000
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_3_RESERVED_SHIFT      21
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_3_RESERVED_DEFAULT    0

/* PCIE_EP_CFG_PRIV1 :: PWR_BDGT_DATA_3 :: PWR_BDGT_DATA_3 [20:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_3_PWR_BDGT_DATA_3_MASK 0x001fffff
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_3_PWR_BDGT_DATA_3_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_3_PWR_BDGT_DATA_3_DEFAULT 0

/***************************************************************************
 *PWR_BDGT_DATA_4 - pwr_bdgt_data_4
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: PWR_BDGT_DATA_4 :: RESERVED [31:21] */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_4_RESERVED_MASK       0xffe00000
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_4_RESERVED_SHIFT      21
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_4_RESERVED_DEFAULT    0

/* PCIE_EP_CFG_PRIV1 :: PWR_BDGT_DATA_4 :: PWR_BDGT_DATA_4 [20:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_4_PWR_BDGT_DATA_4_MASK 0x001fffff
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_4_PWR_BDGT_DATA_4_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_4_PWR_BDGT_DATA_4_DEFAULT 0

/***************************************************************************
 *PWR_BDGT_DATA_5 - pwr_bdgt_data_5
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: PWR_BDGT_DATA_5 :: RESERVED [31:21] */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_5_RESERVED_MASK       0xffe00000
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_5_RESERVED_SHIFT      21
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_5_RESERVED_DEFAULT    0

/* PCIE_EP_CFG_PRIV1 :: PWR_BDGT_DATA_5 :: PWR_BDGT_DATA_5 [20:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_5_PWR_BDGT_DATA_5_MASK 0x001fffff
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_5_PWR_BDGT_DATA_5_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_5_PWR_BDGT_DATA_5_DEFAULT 0

/***************************************************************************
 *PWR_BDGT_DATA_6 - pwr_bdgt_data_6
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: PWR_BDGT_DATA_6 :: RESERVED [31:21] */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_6_RESERVED_MASK       0xffe00000
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_6_RESERVED_SHIFT      21
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_6_RESERVED_DEFAULT    0

/* PCIE_EP_CFG_PRIV1 :: PWR_BDGT_DATA_6 :: PWR_BDGT_DATA_6 [20:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_6_PWR_BDGT_DATA_6_MASK 0x001fffff
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_6_PWR_BDGT_DATA_6_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_6_PWR_BDGT_DATA_6_DEFAULT 0

/***************************************************************************
 *PWR_BDGT_DATA_7 - pwr_bdgt_data_7
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: PWR_BDGT_DATA_7 :: RESERVED [31:21] */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_7_RESERVED_MASK       0xffe00000
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_7_RESERVED_SHIFT      21
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_7_RESERVED_DEFAULT    0

/* PCIE_EP_CFG_PRIV1 :: PWR_BDGT_DATA_7 :: PWR_BDGT_DATA_7 [20:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_7_PWR_BDGT_DATA_7_MASK 0x001fffff
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_7_PWR_BDGT_DATA_7_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_DATA_7_PWR_BDGT_DATA_7_DEFAULT 0

/***************************************************************************
 *PWR_BDGT_CAPABILITY - pwr_bdgt_capability
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: PWR_BDGT_CAPABILITY :: RESERVED [31:01] */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_CAPABILITY_RESERVED_MASK   0xfffffffe
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_CAPABILITY_RESERVED_SHIFT  1
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_CAPABILITY_RESERVED_DEFAULT 0

/* PCIE_EP_CFG_PRIV1 :: PWR_BDGT_CAPABILITY :: PWR_SYSTEM_ALLOC [00:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_CAPABILITY_PWR_SYSTEM_ALLOC_MASK 0x00000001
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_CAPABILITY_PWR_SYSTEM_ALLOC_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_PWR_BDGT_CAPABILITY_PWR_SYSTEM_ALLOC_DEFAULT 0

/***************************************************************************
 *VSEC_HDR - vsec_hdr
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: VSEC_HDR :: VSEC_LENGTH [31:20] */
#define BCHP_PCIE_EP_CFG_PRIV1_VSEC_HDR_VSEC_LENGTH_MASK           0xfff00000
#define BCHP_PCIE_EP_CFG_PRIV1_VSEC_HDR_VSEC_LENGTH_SHIFT          20
#define BCHP_PCIE_EP_CFG_PRIV1_VSEC_HDR_VSEC_LENGTH_DEFAULT        40

/* PCIE_EP_CFG_PRIV1 :: VSEC_HDR :: VSEC_REV [19:16] */
#define BCHP_PCIE_EP_CFG_PRIV1_VSEC_HDR_VSEC_REV_MASK              0x000f0000
#define BCHP_PCIE_EP_CFG_PRIV1_VSEC_HDR_VSEC_REV_SHIFT             16
#define BCHP_PCIE_EP_CFG_PRIV1_VSEC_HDR_VSEC_REV_DEFAULT           0

/* PCIE_EP_CFG_PRIV1 :: VSEC_HDR :: VSEC_ID [15:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_VSEC_HDR_VSEC_ID_MASK               0x0000ffff
#define BCHP_PCIE_EP_CFG_PRIV1_VSEC_HDR_VSEC_ID_SHIFT              0
#define BCHP_PCIE_EP_CFG_PRIV1_VSEC_HDR_VSEC_ID_DEFAULT            0

/***************************************************************************
 *RC_USER_MEM_LO1 - rc_user_mem_lo1
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: RC_USER_MEM_LO1 :: RC_USER_MEM_ADDR_LO1 [31:16] */
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_MEM_ADDR_LO1_MASK 0xffff0000
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_MEM_ADDR_LO1_SHIFT 16
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_MEM_ADDR_LO1_DEFAULT 0

/* PCIE_EP_CFG_PRIV1 :: RC_USER_MEM_LO1 :: UNUSED_1 [15:08] */
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO1_UNUSED_1_MASK       0x0000ff00
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO1_UNUSED_1_SHIFT      8
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO1_UNUSED_1_DEFAULT    0

/* PCIE_EP_CFG_PRIV1 :: RC_USER_MEM_LO1 :: RC_USER_MEM_EN1 [07:07] */
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_MEM_EN1_MASK 0x00000080
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_MEM_EN1_SHIFT 7
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_MEM_EN1_DEFAULT 0

/* PCIE_EP_CFG_PRIV1 :: RC_USER_MEM_LO1 :: RC_USER_SIZE1_EXT [06:04] */
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_SIZE1_EXT_MASK 0x00000070
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_SIZE1_EXT_SHIFT 4
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_SIZE1_EXT_DEFAULT 0

/* PCIE_EP_CFG_PRIV1 :: RC_USER_MEM_LO1 :: RC_USER_SIZE1 [03:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_SIZE1_MASK  0x0000000f
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_SIZE1_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_SIZE1_DEFAULT 0

/***************************************************************************
 *RC_USER_MEM_HI1 - rc_user_mem_hi1
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: RC_USER_MEM_HI1 :: RC_USER_MEM_ADDR_HI1 [31:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_HI1_RC_USER_MEM_ADDR_HI1_MASK 0xffffffff
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_HI1_RC_USER_MEM_ADDR_HI1_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_HI1_RC_USER_MEM_ADDR_HI1_DEFAULT 0

/***************************************************************************
 *RC_USER_MEM_LO2 - rc_user_mem_lo2
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: RC_USER_MEM_LO2 :: RC_USER_MEM_ADDR_LO2 [31:16] */
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_MEM_ADDR_LO2_MASK 0xffff0000
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_MEM_ADDR_LO2_SHIFT 16
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_MEM_ADDR_LO2_DEFAULT 0

/* PCIE_EP_CFG_PRIV1 :: RC_USER_MEM_LO2 :: UNUSED_1 [15:08] */
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO2_UNUSED_1_MASK       0x0000ff00
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO2_UNUSED_1_SHIFT      8
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO2_UNUSED_1_DEFAULT    0

/* PCIE_EP_CFG_PRIV1 :: RC_USER_MEM_LO2 :: RC_USER_MEM_EN2 [07:07] */
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_MEM_EN2_MASK 0x00000080
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_MEM_EN2_SHIFT 7
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_MEM_EN2_DEFAULT 0

/* PCIE_EP_CFG_PRIV1 :: RC_USER_MEM_LO2 :: RC_USER_SIZE2_EXT [06:04] */
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_SIZE2_EXT_MASK 0x00000070
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_SIZE2_EXT_SHIFT 4
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_SIZE2_EXT_DEFAULT 0

/* PCIE_EP_CFG_PRIV1 :: RC_USER_MEM_LO2 :: RC_USER_SIZE2 [03:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_SIZE2_MASK  0x0000000f
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_SIZE2_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_SIZE2_DEFAULT 0

/***************************************************************************
 *RC_USER_MEM_HI2 - rc_user_mem_hi2
 ***************************************************************************/
/* PCIE_EP_CFG_PRIV1 :: RC_USER_MEM_HI2 :: RC_USER_MEM_ADDR_HI2 [31:00] */
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_HI2_RC_USER_MEM_ADDR_HI2_MASK 0xffffffff
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_HI2_RC_USER_MEM_ADDR_HI2_SHIFT 0
#define BCHP_PCIE_EP_CFG_PRIV1_RC_USER_MEM_HI2_RC_USER_MEM_ADDR_HI2_DEFAULT 0

#endif /* #ifndef BCHP_PCIE_EP_CFG_PRIV1_H__ */

/* End of File */
