<html><head><META http-equiv="Content-Type" content="text/html; charset=iso-8859-1"><title></title></head><body bgcolor="#ffffff" marginheight="0" marginwidth="5" link="#666666" vlink="#666666" alink="#666666"><table border="0" width="100%"><tr><th>Semester project for specialisation A</th><th style="text-align:left;">Enseignant-e-(s): Profs divers *</th></tr><tr><td colspan="2">Génie électrique et électronique , 2017-2018, Master semestre 3</td></tr><tr><td colspan="2">Génie électrique et électronique , 2017-2018, Master semestre 1</td></tr><tr><td colspan="2"><font color="red"></font><table border="0" width="100%"><tr><td>Frigerio Nicolas Claude</td><td>Génie électrique et électronique , 2017-2018, Master semestre 3</td><td><table border="0"><tr><td><b>Enseignant : </b></td><td>Leblebici Yusuf</td></tr><tr><td><b>Titre * : </b></td><td>Implementation and Electro-thermal Analysis of a High Speed 64-bit
Adder</td></tr></table></td></tr><tr><td>Kurzo Yann</td><td>Génie électrique et électronique , 2017-2018, Master semestre 3</td><td><table border="0"><tr><td><b>Enseignant : </b></td><td>Burg Andreas Peter</td></tr><tr><td><b>Titre * : </b></td><td>Convolutional Neural Network Accelerator</td></tr></table></td></tr><tr><td>Widmer Marco</td><td>Génie électrique et électronique , 2017-2018, Master semestre 3</td><td><table border="0"><tr><td><b>Enseignant : </b></td><td>Ienne Paolo</td></tr><tr><td><b>Titre * : </b></td><td>Exploring the computation capabilities of the Zynq SoC</td></tr></table></td></tr></table></td></tr><tr><td colspan="2">Génie électrique et électronique , 2017-2018, Master semestre 4</td></tr><tr><td colspan="2">Génie électrique et électronique , 2017-2018, Master semestre 2</td></tr><tr><td colspan="2"><font color="red"></font><table border="0" width="100%"><tr><td>Jourdan Alex</td><td>Génie électrique et électronique , 2017-2018, Master semestre 2</td><td><table border="0"><tr><td><b>Enseignant : </b></td><td>Burg Andreas Peter</td></tr><tr><td><b>Titre * : </b></td><td>RTL implementation of the LoRa digital chain</td></tr></table></td></tr><tr><td>Loiselle Laurier</td><td>Génie électrique et électronique , 2017-2018, Master semestre 4</td><td><table border="0"><tr><td><b>Enseignant : </b></td><td>Ienne Paolo</td></tr><tr><td><b>Titre * : </b></td><td>Partial FPGA reconfiguration for image analysis acceleration</td></tr></table></td></tr><tr><td>Vicario Bravo Ester</td><td>Mobilité EL, 2017-2018, Semestre printemps</td><td><table border="0"><tr><td><b>Enseignant : </b></td><td>Burg Andreas Peter</td></tr><tr><td><b>Titre * : </b></td><td>Analysis of Bitcells in Gain-Cell Embedded DRAMs within variations</td></tr></table></td></tr></table></td></tr><tr><td colspan="2">Génie électrique et électronique , 2016-2017, Master semestre 3</td></tr><tr><td colspan="2">Génie électrique et électronique , 2016-2017, Master semestre 1</td></tr><tr><td colspan="2"><font color="red"></font><table border="0" width="100%"><tr><td>Ercolani Chiara</td><td>Génie électrique et électronique , 2016-2017, Master semestre 3</td><td><table border="0"><tr><td><b>Enseignant : </b></td><td>De Micheli Giovanni</td></tr><tr><td><b>Titre * : </b></td><td>Design of digital electronics for portable 3D ultrasound imaging</td></tr></table></td></tr><tr><td>Reslinger Herve Jean-Luc</td><td>Mobilité EL, 2016-2017, Semestre automne</td><td><table border="0"><tr><td><b>Enseignant : </b></td><td>Dehollain Catherine</td></tr><tr><td><b>Titre * : </b></td><td>Receiver design for UHF RFID reader</td></tr></table></td></tr><tr><td>Roovers Andreas</td><td>Mobilité EL, 2016-2017, Semestre automne</td><td><table border="0"><tr><td><b>Enseignant : </b></td><td>Farine Pierre-André</td></tr><tr><td><b>Titre * : </b></td><td>Design and Analysis of a Low Power Fully Integrated Amplifier aimed at EEG</td></tr></table></td></tr><tr><td>Simon William Andrew</td><td>Génie électrique et électronique , 2016-2017, Master semestre 3</td><td><table border="0"><tr><td><b>Enseignant : </b></td><td>De Micheli Giovanni</td></tr><tr><td><b>Titre * : </b></td><td>Development of FPGA logic for ultrasound image reconstruction</td></tr></table></td></tr><tr><td>Teodorescu Maria Cristina</td><td>Génie électrique et électronique , 2016-2017, Master semestre 3</td><td><table border="0"><tr><td><b>Enseignant : </b></td><td>Burg Andreas Peter</td></tr><tr><td><b>Titre * : </b></td><td>A Low-Throughput LUT-Based LDPC Decoder</td></tr></table></td></tr></table></td></tr><tr><td colspan="2">Génie électrique et électronique , 2016-2017, Master semestre 4</td></tr><tr><td colspan="2">Génie électrique et électronique , 2016-2017, Master semestre 2</td></tr><tr><td colspan="2"><font color="red"></font><table border="0" width="100%"><tr><td>Steinmann Benoît</td><td>Génie électrique et électronique , 2016-2017, Master semestre 4</td><td><table border="0"><tr><td><b>Enseignant : </b></td><td>Atienza Alonso David</td></tr><tr><td><b>Titre * : </b></td><td>Optimization of Real-Time Algorithm for Bloodstream Pulse Transit Time Computation On Ultra-Low Power Embedded Platforms</td></tr></table></td></tr></table></td></tr></table></body></html>
<!-- OpenXml:0.00s  agent ctrl:0.00s  xml:0.09s  xsl extr&stylesheet:0.00s  xsl after parsing:0.00s  xsl ctrl data:0.00s  transform 2:0.01s  xsl process:0.00s  -->