Timing Analyzer report for Asy_FIFO
Tue Nov 05 14:31:22 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'wr_clk'
 14. Slow 1200mV 85C Model Setup: 'rd_clk'
 15. Slow 1200mV 85C Model Hold: 'wr_clk'
 16. Slow 1200mV 85C Model Hold: 'rd_clk'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'wr_clk'
 25. Slow 1200mV 0C Model Setup: 'rd_clk'
 26. Slow 1200mV 0C Model Hold: 'rd_clk'
 27. Slow 1200mV 0C Model Hold: 'wr_clk'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'wr_clk'
 35. Fast 1200mV 0C Model Setup: 'rd_clk'
 36. Fast 1200mV 0C Model Hold: 'wr_clk'
 37. Fast 1200mV 0C Model Hold: 'rd_clk'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths Summary
 50. Clock Status Summary
 51. Unconstrained Input Ports
 52. Unconstrained Output Ports
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; Asy_FIFO                                                ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE10F17C8                                            ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
;     Processors 3-4         ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Asy_FIFO.sdc  ; OK     ; Tue Nov 05 14:31:21 2019 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; rd_clk     ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rd_clk } ;
; wr_clk     ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { wr_clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 141.54 MHz ; 141.54 MHz      ; rd_clk     ;      ;
; 158.78 MHz ; 158.78 MHz      ; wr_clk     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+-------+--------------------+
; Clock  ; Slack ; End Point TNS      ;
+--------+-------+--------------------+
; wr_clk ; 3.702 ; 0.000              ;
; rd_clk ; 6.444 ; 0.000              ;
+--------+-------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; wr_clk ; 0.463 ; 0.000             ;
; rd_clk ; 0.465 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+-------+----------------------------------+
; Clock  ; Slack ; End Point TNS                    ;
+--------+-------+----------------------------------+
; wr_clk ; 4.663 ; 0.000                            ;
; rd_clk ; 9.681 ; 0.000                            ;
+--------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'wr_clk'                                                                                                                                                   ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.702 ; wr_pointer[5]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.313      ; 6.659      ;
; 3.702 ; wr_pointer[5]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.313      ; 6.659      ;
; 3.703 ; wr_pointer[5]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.320      ; 6.665      ;
; 4.070 ; wr_pointer[7]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.313      ; 6.291      ;
; 4.070 ; wr_pointer[7]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.313      ; 6.291      ;
; 4.072 ; wr_pointer[7]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.320      ; 6.296      ;
; 4.074 ; wr_pointer[5]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.846      ;
; 4.074 ; wr_pointer[5]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.846      ;
; 4.074 ; wr_pointer[5]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.846      ;
; 4.074 ; wr_pointer[5]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.846      ;
; 4.074 ; wr_pointer[5]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.846      ;
; 4.074 ; wr_pointer[5]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.846      ;
; 4.074 ; wr_pointer[5]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.846      ;
; 4.074 ; wr_pointer[5]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.846      ;
; 4.074 ; wr_pointer[5]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.846      ;
; 4.107 ; wr_pointer[4]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.313      ; 6.254      ;
; 4.107 ; wr_pointer[4]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.313      ; 6.254      ;
; 4.108 ; wr_pointer[4]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.320      ; 6.260      ;
; 4.139 ; wr_pointer[6]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.313      ; 6.222      ;
; 4.139 ; wr_pointer[6]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.313      ; 6.222      ;
; 4.141 ; wr_pointer[6]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.320      ; 6.227      ;
; 4.240 ; wr_pointer[3]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.313      ; 6.121      ;
; 4.240 ; wr_pointer[3]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.313      ; 6.121      ;
; 4.242 ; wr_pointer[3]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.320      ; 6.126      ;
; 4.389 ; wr_pointer[7]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.531      ;
; 4.389 ; wr_pointer[7]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.531      ;
; 4.389 ; wr_pointer[7]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.531      ;
; 4.389 ; wr_pointer[7]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.531      ;
; 4.389 ; wr_pointer[7]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.531      ;
; 4.389 ; wr_pointer[7]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.531      ;
; 4.389 ; wr_pointer[7]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.531      ;
; 4.389 ; wr_pointer[7]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.531      ;
; 4.389 ; wr_pointer[7]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.531      ;
; 4.458 ; wr_pointer[6]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.462      ;
; 4.458 ; wr_pointer[6]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.462      ;
; 4.458 ; wr_pointer[6]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.462      ;
; 4.458 ; wr_pointer[6]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.462      ;
; 4.458 ; wr_pointer[6]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.462      ;
; 4.458 ; wr_pointer[6]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.462      ;
; 4.458 ; wr_pointer[6]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.462      ;
; 4.458 ; wr_pointer[6]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.462      ;
; 4.458 ; wr_pointer[6]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.462      ;
; 4.463 ; wr_pointer[4]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.457      ;
; 4.463 ; wr_pointer[4]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.457      ;
; 4.463 ; wr_pointer[4]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.457      ;
; 4.463 ; wr_pointer[4]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.457      ;
; 4.463 ; wr_pointer[4]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.457      ;
; 4.463 ; wr_pointer[4]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.457      ;
; 4.463 ; wr_pointer[4]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.457      ;
; 4.463 ; wr_pointer[4]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.457      ;
; 4.463 ; wr_pointer[4]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.457      ;
; 4.559 ; wr_pointer[3]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.361      ;
; 4.559 ; wr_pointer[3]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.361      ;
; 4.559 ; wr_pointer[3]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.361      ;
; 4.559 ; wr_pointer[3]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.361      ;
; 4.559 ; wr_pointer[3]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.361      ;
; 4.559 ; wr_pointer[3]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.361      ;
; 4.559 ; wr_pointer[3]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.361      ;
; 4.559 ; wr_pointer[3]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.361      ;
; 4.559 ; wr_pointer[3]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 5.361      ;
; 5.251 ; rd_addr_gray_d2[6] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.318      ; 5.115      ;
; 5.251 ; rd_addr_gray_d2[6] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.318      ; 5.115      ;
; 5.252 ; rd_addr_gray_d2[6] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.325      ; 5.121      ;
; 5.271 ; wr_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.313      ; 5.090      ;
; 5.271 ; wr_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.313      ; 5.090      ;
; 5.272 ; wr_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.320      ; 5.096      ;
; 5.280 ; wr_pointer[0]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.313      ; 5.081      ;
; 5.280 ; wr_pointer[0]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.313      ; 5.081      ;
; 5.281 ; wr_pointer[0]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.320      ; 5.087      ;
; 5.385 ; rd_addr_gray_d2[4] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.318      ; 4.981      ;
; 5.385 ; rd_addr_gray_d2[4] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.318      ; 4.981      ;
; 5.386 ; rd_addr_gray_d2[4] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.325      ; 4.987      ;
; 5.478 ; wr_pointer[8]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.313      ; 4.883      ;
; 5.478 ; wr_pointer[8]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.313      ; 4.883      ;
; 5.479 ; wr_pointer[8]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.320      ; 4.889      ;
; 5.572 ; rd_addr_gray_d2[6] ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.076     ; 4.353      ;
; 5.572 ; rd_addr_gray_d2[6] ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.076     ; 4.353      ;
; 5.572 ; rd_addr_gray_d2[6] ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.076     ; 4.353      ;
; 5.572 ; rd_addr_gray_d2[6] ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.076     ; 4.353      ;
; 5.572 ; rd_addr_gray_d2[6] ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.076     ; 4.353      ;
; 5.572 ; rd_addr_gray_d2[6] ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.076     ; 4.353      ;
; 5.572 ; rd_addr_gray_d2[6] ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.076     ; 4.353      ;
; 5.572 ; rd_addr_gray_d2[6] ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.076     ; 4.353      ;
; 5.572 ; rd_addr_gray_d2[6] ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.076     ; 4.353      ;
; 5.589 ; rd_addr_gray_d2[2] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.313      ; 4.772      ;
; 5.589 ; rd_addr_gray_d2[2] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.313      ; 4.772      ;
; 5.590 ; rd_addr_gray_d2[2] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.320      ; 4.778      ;
; 5.653 ; wr_pointer[1]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 4.267      ;
; 5.653 ; wr_pointer[1]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 4.267      ;
; 5.653 ; wr_pointer[1]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 4.267      ;
; 5.653 ; wr_pointer[1]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 4.267      ;
; 5.653 ; wr_pointer[1]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 4.267      ;
; 5.653 ; wr_pointer[1]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 4.267      ;
; 5.653 ; wr_pointer[1]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 4.267      ;
; 5.653 ; wr_pointer[1]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 4.267      ;
; 5.653 ; wr_pointer[1]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 4.267      ;
; 5.662 ; wr_pointer[0]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 4.258      ;
; 5.662 ; wr_pointer[0]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 4.258      ;
; 5.662 ; wr_pointer[0]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 4.258      ;
; 5.662 ; wr_pointer[0]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.081     ; 4.258      ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rd_clk'                                                                                                                                                    ;
+--------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.444  ; wr_pointer[5]      ; wr_addr_gray_d1[4]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.109     ; 3.428      ;
; 6.849  ; wr_pointer[4]      ; wr_addr_gray_d1[4]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.109     ; 3.023      ;
; 7.201  ; wr_pointer[7]      ; wr_addr_gray_d1[6]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.114     ; 2.666      ;
; 7.269  ; wr_pointer[6]      ; wr_addr_gray_d1[5]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.114     ; 2.598      ;
; 7.270  ; wr_pointer[6]      ; wr_addr_gray_d1[6]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.114     ; 2.597      ;
; 7.592  ; wr_pointer[1]      ; wr_addr_gray_d1[0]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.113     ; 2.276      ;
; 7.601  ; wr_pointer[0]      ; wr_addr_gray_d1[0]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.113     ; 2.267      ;
; 7.648  ; wr_pointer[5]      ; wr_addr_gray_d1[5]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.114     ; 2.219      ;
; 7.816  ; wr_pointer[3]      ; wr_addr_gray_d1[3]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.109     ; 2.056      ;
; 7.962  ; wr_pointer[4]      ; wr_addr_gray_d1[3]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.109     ; 1.910      ;
; 8.047  ; wr_pointer[7]      ; wr_addr_gray_d1[7]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.113     ; 1.821      ;
; 8.067  ; wr_pointer[3]      ; wr_addr_gray_d1[2]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.109     ; 1.805      ;
; 8.195  ; wr_pointer[8]      ; wr_addr_gray_d1[8]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.113     ; 1.673      ;
; 8.229  ; wr_pointer[8]      ; wr_addr_gray_d1[7]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.113     ; 1.639      ;
; 8.274  ; wr_pointer[1]      ; wr_addr_gray_d1[1]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.109     ; 1.598      ;
; 8.419  ; wr_pointer[2]      ; wr_addr_gray_d1[2]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.109     ; 1.453      ;
; 8.420  ; wr_pointer[2]      ; wr_addr_gray_d1[1]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.109     ; 1.452      ;
; 12.935 ; rd_pointer[4]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.242      ; 7.355      ;
; 13.141 ; rd_pointer[5]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.242      ; 7.149      ;
; 13.164 ; rd_pointer[3]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.242      ; 7.126      ;
; 13.169 ; rd_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.242      ; 7.121      ;
; 13.174 ; rd_pointer[7]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.242      ; 7.116      ;
; 13.360 ; rd_pointer[2]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.242      ; 6.930      ;
; 13.379 ; rd_pointer[6]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.242      ; 6.911      ;
; 13.600 ; rd_pointer[4]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.320      ;
; 13.600 ; rd_pointer[4]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.320      ;
; 13.600 ; rd_pointer[4]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.320      ;
; 13.600 ; rd_pointer[4]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.320      ;
; 13.600 ; rd_pointer[4]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.320      ;
; 13.600 ; rd_pointer[4]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.320      ;
; 13.600 ; rd_pointer[4]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.320      ;
; 13.600 ; rd_pointer[4]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.320      ;
; 13.600 ; rd_pointer[4]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.320      ;
; 13.806 ; rd_pointer[5]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.114      ;
; 13.806 ; rd_pointer[5]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.114      ;
; 13.806 ; rd_pointer[5]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.114      ;
; 13.806 ; rd_pointer[5]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.114      ;
; 13.806 ; rd_pointer[5]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.114      ;
; 13.806 ; rd_pointer[5]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.114      ;
; 13.806 ; rd_pointer[5]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.114      ;
; 13.806 ; rd_pointer[5]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.114      ;
; 13.806 ; rd_pointer[5]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.114      ;
; 13.834 ; rd_pointer[1]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.086      ;
; 13.834 ; rd_pointer[3]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.086      ;
; 13.834 ; rd_pointer[1]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.086      ;
; 13.834 ; rd_pointer[3]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.086      ;
; 13.834 ; rd_pointer[1]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.086      ;
; 13.834 ; rd_pointer[3]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.086      ;
; 13.834 ; rd_pointer[1]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.086      ;
; 13.834 ; rd_pointer[3]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.086      ;
; 13.834 ; rd_pointer[1]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.086      ;
; 13.834 ; rd_pointer[3]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.086      ;
; 13.834 ; rd_pointer[1]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.086      ;
; 13.834 ; rd_pointer[3]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.086      ;
; 13.834 ; rd_pointer[1]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.086      ;
; 13.834 ; rd_pointer[3]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.086      ;
; 13.834 ; rd_pointer[1]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.086      ;
; 13.834 ; rd_pointer[3]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.086      ;
; 13.834 ; rd_pointer[1]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.086      ;
; 13.834 ; rd_pointer[3]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.086      ;
; 13.839 ; rd_pointer[7]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.081      ;
; 13.839 ; rd_pointer[7]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.081      ;
; 13.839 ; rd_pointer[7]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.081      ;
; 13.839 ; rd_pointer[7]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.081      ;
; 13.839 ; rd_pointer[7]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.081      ;
; 13.839 ; rd_pointer[7]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.081      ;
; 13.839 ; rd_pointer[7]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.081      ;
; 13.839 ; rd_pointer[7]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.081      ;
; 13.839 ; rd_pointer[7]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 6.081      ;
; 13.897 ; rd_pointer[0]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.242      ; 6.393      ;
; 14.006 ; wr_addr_gray_d2[8] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.242      ; 6.284      ;
; 14.025 ; rd_pointer[2]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.895      ;
; 14.025 ; rd_pointer[2]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.895      ;
; 14.025 ; rd_pointer[2]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.895      ;
; 14.025 ; rd_pointer[2]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.895      ;
; 14.025 ; rd_pointer[2]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.895      ;
; 14.025 ; rd_pointer[2]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.895      ;
; 14.025 ; rd_pointer[2]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.895      ;
; 14.025 ; rd_pointer[2]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.895      ;
; 14.025 ; rd_pointer[2]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.895      ;
; 14.044 ; rd_pointer[6]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.876      ;
; 14.044 ; rd_pointer[6]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.876      ;
; 14.044 ; rd_pointer[6]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.876      ;
; 14.044 ; rd_pointer[6]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.876      ;
; 14.044 ; rd_pointer[6]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.876      ;
; 14.044 ; rd_pointer[6]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.876      ;
; 14.044 ; rd_pointer[6]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.876      ;
; 14.044 ; rd_pointer[6]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.876      ;
; 14.044 ; rd_pointer[6]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.876      ;
; 14.314 ; rd_pointer[8]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.242      ; 5.976      ;
; 14.422 ; wr_addr_gray_d2[7] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.242      ; 5.868      ;
; 14.562 ; rd_pointer[0]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.358      ;
; 14.562 ; rd_pointer[0]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.358      ;
; 14.562 ; rd_pointer[0]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.358      ;
; 14.562 ; rd_pointer[0]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.358      ;
; 14.562 ; rd_pointer[0]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.358      ;
; 14.562 ; rd_pointer[0]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.358      ;
; 14.562 ; rd_pointer[0]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.358      ;
; 14.562 ; rd_pointer[0]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.358      ;
; 14.562 ; rd_pointer[0]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.081     ; 5.358      ;
+--------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'wr_clk'                                                                                                                                                    ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.463 ; wr_pointer[7]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.473      ; 1.190      ;
; 0.465 ; wr_pointer[0]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 0.758      ;
; 0.469 ; wr_pointer[0]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.473      ; 1.196      ;
; 0.491 ; wr_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.473      ; 1.218      ;
; 0.502 ; rd_addr_gray_d1[7] ; rd_addr_gray_d2[7]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 0.795      ;
; 0.515 ; wr_pointer[8]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 0.808      ;
; 0.526 ; wr_pointer[6]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.473      ; 1.253      ;
; 0.766 ; wr_pointer[5]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.059      ;
; 0.770 ; wr_pointer[2]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.063      ;
; 0.772 ; wr_pointer[4]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.065      ;
; 0.781 ; wr_pointer[0]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.074      ;
; 0.782 ; wr_pointer[3]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.075      ;
; 0.790 ; wr_pointer[1]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.083      ;
; 0.795 ; wr_pointer[7]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.088      ;
; 0.902 ; rd_addr_gray_d1[8] ; rd_addr_gray_d2[8]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.195      ;
; 0.907 ; rd_addr_gray_d1[5] ; rd_addr_gray_d2[5]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.080      ; 1.199      ;
; 0.943 ; rd_addr_gray_d1[3] ; rd_addr_gray_d2[3]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.080      ; 1.235      ;
; 0.947 ; rd_addr_gray_d1[0] ; rd_addr_gray_d2[0]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.240      ;
; 0.957 ; wr_pointer[6]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.250      ;
; 0.964 ; wr_pointer[4]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.473      ; 1.691      ;
; 1.017 ; wr_en_r            ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.473      ; 1.744      ;
; 1.026 ; wr_pointer[3]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.473      ; 1.753      ;
; 1.033 ; wr_pointer[2]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.473      ; 1.760      ;
; 1.124 ; wr_pointer[0]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; wr_pointer[2]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; wr_pointer[4]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; wr_pointer[5]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.420      ;
; 1.130 ; rd_addr_gray_d1[6] ; rd_addr_gray_d2[6]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.080      ; 1.422      ;
; 1.132 ; wr_pointer[1]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.425      ;
; 1.133 ; wr_pointer[0]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.426      ;
; 1.136 ; wr_pointer[5]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.429      ;
; 1.141 ; wr_pointer[1]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.434      ;
; 1.143 ; wr_pointer[3]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.436      ;
; 1.152 ; wr_pointer[3]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.445      ;
; 1.156 ; wr_pointer[7]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.449      ;
; 1.244 ; rd_pointer[8]      ; rd_addr_gray_d1[7]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.113      ; 1.609      ;
; 1.246 ; rd_pointer[8]      ; rd_addr_gray_d1[8]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.113      ; 1.611      ;
; 1.255 ; rd_addr_gray_d1[4] ; rd_addr_gray_d2[4]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.076      ; 1.543      ;
; 1.256 ; wr_pointer[2]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; wr_pointer[4]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.550      ;
; 1.264 ; wr_pointer[0]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.557      ;
; 1.265 ; wr_pointer[2]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.558      ;
; 1.266 ; rd_addr_gray_d1[2] ; rd_addr_gray_d2[2]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.559      ;
; 1.266 ; wr_pointer[4]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.559      ;
; 1.267 ; wr_pointer[5]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.560      ;
; 1.272 ; wr_pointer[1]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.565      ;
; 1.273 ; wr_pointer[0]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.566      ;
; 1.281 ; wr_pointer[1]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.574      ;
; 1.283 ; wr_pointer[3]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.576      ;
; 1.292 ; wr_pointer[3]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.585      ;
; 1.293 ; wr_pointer[5]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.473      ; 2.020      ;
; 1.303 ; rd_addr_gray_d1[1] ; rd_addr_gray_d2[1]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.596      ;
; 1.312 ; wr_pointer[6]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.605      ;
; 1.396 ; wr_pointer[2]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.689      ;
; 1.397 ; wr_pointer[4]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.690      ;
; 1.399 ; wr_pointer[6]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.692      ;
; 1.404 ; wr_pointer[0]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.697      ;
; 1.405 ; wr_pointer[2]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.698      ;
; 1.412 ; wr_pointer[1]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.705      ;
; 1.413 ; wr_pointer[0]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.706      ;
; 1.421 ; wr_pointer[1]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.714      ;
; 1.423 ; wr_pointer[3]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.716      ;
; 1.507 ; wr_en_r            ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 0.000        ; 0.480      ; 2.241      ;
; 1.510 ; wr_en_r            ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.473      ; 2.237      ;
; 1.536 ; wr_pointer[2]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.829      ;
; 1.544 ; wr_pointer[0]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.837      ;
; 1.552 ; wr_pointer[1]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.845      ;
; 1.565 ; rd_pointer[6]      ; rd_addr_gray_d1[5]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.108      ; 1.925      ;
; 1.569 ; wr_en_r            ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.862      ;
; 1.569 ; wr_en_r            ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.862      ;
; 1.569 ; wr_en_r            ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.862      ;
; 1.569 ; wr_en_r            ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.862      ;
; 1.569 ; wr_en_r            ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.862      ;
; 1.569 ; wr_en_r            ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.862      ;
; 1.569 ; wr_en_r            ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.862      ;
; 1.569 ; wr_en_r            ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.862      ;
; 1.569 ; wr_en_r            ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 1.862      ;
; 1.594 ; rd_pointer[2]      ; rd_addr_gray_d1[2]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.114      ; 1.960      ;
; 1.681 ; rd_pointer[7]      ; rd_addr_gray_d1[7]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.113      ; 2.046      ;
; 1.772 ; rd_pointer[2]      ; rd_addr_gray_d1[1]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.114      ; 2.138      ;
; 1.776 ; rd_pointer[3]      ; rd_addr_gray_d1[2]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.114      ; 2.142      ;
; 1.839 ; rd_pointer[0]      ; rd_addr_gray_d1[0]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.113      ; 2.204      ;
; 1.890 ; rd_pointer[5]      ; rd_addr_gray_d1[5]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.108      ; 2.250      ;
; 1.897 ; rd_pointer[6]      ; rd_addr_gray_d1[6]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.108      ; 2.257      ;
; 1.927 ; rd_pointer[5]      ; rd_addr_gray_d1[4]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.114      ; 2.293      ;
; 1.928 ; rd_pointer[1]      ; rd_addr_gray_d1[1]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.114      ; 2.294      ;
; 1.973 ; rd_addr_gray_d2[0] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.473      ; 2.700      ;
; 2.046 ; rd_pointer[4]      ; rd_addr_gray_d1[4]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.114      ; 2.412      ;
; 2.075 ; rd_addr_gray_d2[1] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.473      ; 2.802      ;
; 2.116 ; rd_pointer[7]      ; rd_addr_gray_d1[6]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.108      ; 2.476      ;
; 2.141 ; wr_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.473      ; 2.868      ;
; 2.232 ; rd_pointer[1]      ; rd_addr_gray_d1[0]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.113      ; 2.597      ;
; 2.379 ; wr_pointer[2]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.473      ; 3.106      ;
; 2.463 ; rd_addr_gray_d2[0] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 0.000        ; 0.480      ; 3.197      ;
; 2.466 ; rd_addr_gray_d2[0] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.473      ; 3.193      ;
; 2.525 ; rd_addr_gray_d2[0] ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 2.818      ;
; 2.525 ; rd_addr_gray_d2[0] ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 2.818      ;
; 2.525 ; rd_addr_gray_d2[0] ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 2.818      ;
; 2.525 ; rd_addr_gray_d2[0] ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 2.818      ;
; 2.525 ; rd_addr_gray_d2[0] ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.081      ; 2.818      ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rd_clk'                                                                                                                                                    ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.465 ; rd_pointer[0]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 0.758      ;
; 0.500 ; wr_addr_gray_d1[8] ; wr_addr_gray_d2[8]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 0.793      ;
; 0.502 ; wr_addr_gray_d1[4] ; wr_addr_gray_d2[4]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; wr_addr_gray_d1[1] ; wr_addr_gray_d2[1]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 0.795      ;
; 0.515 ; rd_pointer[8]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 0.808      ;
; 0.595 ; rd_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.398      ; 1.247      ;
; 0.602 ; rd_pointer[7]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.398      ; 1.254      ;
; 0.605 ; rd_pointer[2]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.398      ; 1.257      ;
; 0.615 ; rd_pointer[5]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.398      ; 1.267      ;
; 0.691 ; wr_addr_gray_d1[6] ; wr_addr_gray_d2[6]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 0.983      ;
; 0.698 ; wr_addr_gray_d1[0] ; wr_addr_gray_d2[0]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 0.991      ;
; 0.699 ; wr_addr_gray_d1[3] ; wr_addr_gray_d2[3]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 0.992      ;
; 0.699 ; wr_addr_gray_d1[7] ; wr_addr_gray_d2[7]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 0.992      ;
; 0.701 ; wr_addr_gray_d1[2] ; wr_addr_gray_d2[2]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 0.994      ;
; 0.764 ; rd_pointer[4]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.057      ;
; 0.766 ; rd_pointer[3]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.059      ;
; 0.782 ; rd_pointer[0]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.075      ;
; 0.788 ; rd_pointer[2]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.081      ;
; 0.788 ; rd_pointer[5]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.081      ;
; 0.790 ; rd_pointer[0]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.398      ; 1.442      ;
; 0.830 ; rd_pointer[6]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.398      ; 1.482      ;
; 0.876 ; rd_pointer[3]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.398      ; 1.528      ;
; 0.907 ; wr_addr_gray_d1[5] ; wr_addr_gray_d2[5]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.080      ; 1.199      ;
; 0.985 ; rd_pointer[7]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.278      ;
; 1.019 ; wr_pointer[2]      ; wr_addr_gray_d1[1]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.083      ; 1.354      ;
; 1.020 ; wr_pointer[2]      ; wr_addr_gray_d1[2]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.083      ; 1.355      ;
; 1.118 ; rd_pointer[4]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.411      ;
; 1.124 ; rd_pointer[0]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.417      ;
; 1.127 ; rd_pointer[3]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.420      ;
; 1.133 ; rd_pointer[0]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.426      ;
; 1.136 ; rd_pointer[3]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.429      ;
; 1.142 ; rd_pointer[2]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.435      ;
; 1.147 ; wr_pointer[1]      ; wr_addr_gray_d1[1]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.083      ; 1.482      ;
; 1.149 ; rd_pointer[5]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.442      ;
; 1.158 ; rd_pointer[5]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.451      ;
; 1.171 ; rd_pointer[4]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.398      ; 1.823      ;
; 1.192 ; rd_pointer[1]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.485      ;
; 1.200 ; wr_pointer[8]      ; wr_addr_gray_d1[7]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.079      ; 1.531      ;
; 1.249 ; rd_pointer[4]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.542      ;
; 1.258 ; rd_pointer[4]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.551      ;
; 1.264 ; rd_pointer[0]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.557      ;
; 1.267 ; rd_pointer[3]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.560      ;
; 1.270 ; rd_pointer[6]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.563      ;
; 1.273 ; rd_pointer[0]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.566      ;
; 1.273 ; rd_pointer[2]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.566      ;
; 1.276 ; rd_pointer[3]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.569      ;
; 1.277 ; wr_pointer[8]      ; wr_addr_gray_d1[8]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.079      ; 1.608      ;
; 1.282 ; rd_pointer[2]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.575      ;
; 1.289 ; rd_pointer[5]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.582      ;
; 1.297 ; wr_pointer[7]      ; wr_addr_gray_d1[7]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.079      ; 1.628      ;
; 1.299 ; wr_pointer[3]      ; wr_addr_gray_d1[2]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.083      ; 1.634      ;
; 1.312 ; wr_pointer[4]      ; wr_addr_gray_d1[3]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.083      ; 1.647      ;
; 1.326 ; rd_pointer[7]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.619      ;
; 1.389 ; rd_pointer[4]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.682      ;
; 1.404 ; rd_pointer[0]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.697      ;
; 1.407 ; rd_pointer[3]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.700      ;
; 1.413 ; rd_pointer[0]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.706      ;
; 1.413 ; rd_pointer[2]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.706      ;
; 1.422 ; rd_pointer[2]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.715      ;
; 1.461 ; wr_pointer[3]      ; wr_addr_gray_d1[3]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.083      ; 1.796      ;
; 1.508 ; rd_en_r            ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.801      ;
; 1.508 ; rd_en_r            ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.801      ;
; 1.508 ; rd_en_r            ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.801      ;
; 1.508 ; rd_en_r            ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.801      ;
; 1.508 ; rd_en_r            ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.801      ;
; 1.508 ; rd_en_r            ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.801      ;
; 1.508 ; rd_en_r            ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.801      ;
; 1.508 ; rd_en_r            ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.801      ;
; 1.508 ; rd_en_r            ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.801      ;
; 1.519 ; rd_pointer[1]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.812      ;
; 1.544 ; rd_pointer[0]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.837      ;
; 1.553 ; rd_pointer[2]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.846      ;
; 1.615 ; rd_pointer[1]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.908      ;
; 1.654 ; rd_pointer[6]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.947      ;
; 1.659 ; rd_pointer[1]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.952      ;
; 1.674 ; wr_pointer[5]      ; wr_addr_gray_d1[5]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.077      ; 2.003      ;
; 1.678 ; wr_pointer[0]      ; wr_addr_gray_d1[0]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.079      ; 2.009      ;
; 1.684 ; wr_pointer[1]      ; wr_addr_gray_d1[0]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.079      ; 2.015      ;
; 1.699 ; rd_pointer[6]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 1.992      ;
; 1.755 ; rd_pointer[1]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 2.048      ;
; 1.799 ; rd_pointer[1]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 2.092      ;
; 1.803 ; rd_en_r            ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.398      ; 2.455      ;
; 1.895 ; rd_pointer[1]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 2.188      ;
; 1.939 ; rd_pointer[1]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 2.232      ;
; 2.024 ; wr_pointer[6]      ; wr_addr_gray_d1[5]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.077      ; 2.353      ;
; 2.048 ; wr_pointer[6]      ; wr_addr_gray_d1[6]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.077      ; 2.377      ;
; 2.143 ; wr_pointer[7]      ; wr_addr_gray_d1[6]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.077      ; 2.472      ;
; 2.347 ; wr_pointer[4]      ; wr_addr_gray_d1[4]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.083      ; 2.682      ;
; 2.706 ; wr_pointer[5]      ; wr_addr_gray_d1[4]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.083      ; 3.041      ;
; 3.577 ; wr_addr_gray_d2[5] ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.082      ; 3.871      ;
; 3.577 ; wr_addr_gray_d2[5] ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.082      ; 3.871      ;
; 3.577 ; wr_addr_gray_d2[5] ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.082      ; 3.871      ;
; 3.577 ; wr_addr_gray_d2[5] ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.082      ; 3.871      ;
; 3.577 ; wr_addr_gray_d2[5] ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.082      ; 3.871      ;
; 3.577 ; wr_addr_gray_d2[5] ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.082      ; 3.871      ;
; 3.577 ; wr_addr_gray_d2[5] ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.082      ; 3.871      ;
; 3.577 ; wr_addr_gray_d2[5] ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.082      ; 3.871      ;
; 3.577 ; wr_addr_gray_d2[5] ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.082      ; 3.871      ;
; 3.617 ; wr_addr_gray_d2[0] ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 3.910      ;
; 3.617 ; wr_addr_gray_d2[0] ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.081      ; 3.910      ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 18
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 13.600 ns




+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 150.97 MHz ; 150.97 MHz      ; rd_clk     ;      ;
; 170.07 MHz ; 170.07 MHz      ; wr_clk     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; wr_clk ; 4.120 ; 0.000             ;
; rd_clk ; 6.595 ; 0.000             ;
+--------+-------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; rd_clk ; 0.416 ; 0.000            ;
; wr_clk ; 0.416 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+-------+---------------------------------+
; Clock  ; Slack ; End Point TNS                   ;
+--------+-------+---------------------------------+
; wr_clk ; 4.670 ; 0.000                           ;
; rd_clk ; 9.688 ; 0.000                           ;
+--------+-------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'wr_clk'                                                                                                                                                    ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.120 ; wr_pointer[5]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.277      ; 6.196      ;
; 4.120 ; wr_pointer[5]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.277      ; 6.196      ;
; 4.121 ; wr_pointer[5]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.282      ; 6.200      ;
; 4.395 ; wr_pointer[7]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.277      ; 5.921      ;
; 4.395 ; wr_pointer[7]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.277      ; 5.921      ;
; 4.396 ; wr_pointer[7]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.282      ; 5.925      ;
; 4.398 ; wr_pointer[5]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.531      ;
; 4.398 ; wr_pointer[5]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.531      ;
; 4.398 ; wr_pointer[5]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.531      ;
; 4.398 ; wr_pointer[5]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.531      ;
; 4.398 ; wr_pointer[5]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.531      ;
; 4.398 ; wr_pointer[5]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.531      ;
; 4.398 ; wr_pointer[5]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.531      ;
; 4.398 ; wr_pointer[5]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.531      ;
; 4.398 ; wr_pointer[5]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.531      ;
; 4.444 ; wr_pointer[6]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.277      ; 5.872      ;
; 4.444 ; wr_pointer[6]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.277      ; 5.872      ;
; 4.445 ; wr_pointer[6]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.282      ; 5.876      ;
; 4.503 ; wr_pointer[4]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.277      ; 5.813      ;
; 4.503 ; wr_pointer[4]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.277      ; 5.813      ;
; 4.504 ; wr_pointer[4]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.282      ; 5.817      ;
; 4.583 ; wr_pointer[3]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.277      ; 5.733      ;
; 4.583 ; wr_pointer[3]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.277      ; 5.733      ;
; 4.584 ; wr_pointer[3]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.282      ; 5.737      ;
; 4.673 ; wr_pointer[7]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.256      ;
; 4.673 ; wr_pointer[7]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.256      ;
; 4.673 ; wr_pointer[7]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.256      ;
; 4.673 ; wr_pointer[7]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.256      ;
; 4.673 ; wr_pointer[7]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.256      ;
; 4.673 ; wr_pointer[7]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.256      ;
; 4.673 ; wr_pointer[7]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.256      ;
; 4.673 ; wr_pointer[7]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.256      ;
; 4.673 ; wr_pointer[7]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.256      ;
; 4.722 ; wr_pointer[6]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.207      ;
; 4.722 ; wr_pointer[6]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.207      ;
; 4.722 ; wr_pointer[6]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.207      ;
; 4.722 ; wr_pointer[6]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.207      ;
; 4.722 ; wr_pointer[6]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.207      ;
; 4.722 ; wr_pointer[6]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.207      ;
; 4.722 ; wr_pointer[6]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.207      ;
; 4.722 ; wr_pointer[6]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.207      ;
; 4.722 ; wr_pointer[6]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.207      ;
; 4.781 ; wr_pointer[4]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.148      ;
; 4.781 ; wr_pointer[4]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.148      ;
; 4.781 ; wr_pointer[4]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.148      ;
; 4.781 ; wr_pointer[4]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.148      ;
; 4.781 ; wr_pointer[4]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.148      ;
; 4.781 ; wr_pointer[4]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.148      ;
; 4.781 ; wr_pointer[4]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.148      ;
; 4.781 ; wr_pointer[4]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.148      ;
; 4.781 ; wr_pointer[4]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.148      ;
; 4.861 ; wr_pointer[3]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.068      ;
; 4.861 ; wr_pointer[3]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.068      ;
; 4.861 ; wr_pointer[3]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.068      ;
; 4.861 ; wr_pointer[3]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.068      ;
; 4.861 ; wr_pointer[3]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.068      ;
; 4.861 ; wr_pointer[3]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.068      ;
; 4.861 ; wr_pointer[3]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.068      ;
; 4.861 ; wr_pointer[3]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.068      ;
; 4.861 ; wr_pointer[3]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 5.068      ;
; 5.518 ; rd_addr_gray_d2[6] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.283      ; 4.804      ;
; 5.518 ; rd_addr_gray_d2[6] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.283      ; 4.804      ;
; 5.519 ; rd_addr_gray_d2[6] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.288      ; 4.808      ;
; 5.628 ; wr_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.282      ; 4.693      ;
; 5.629 ; wr_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.277      ; 4.687      ;
; 5.629 ; wr_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.277      ; 4.687      ;
; 5.636 ; wr_pointer[0]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.282      ; 4.685      ;
; 5.637 ; wr_pointer[0]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.277      ; 4.679      ;
; 5.637 ; wr_pointer[0]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.277      ; 4.679      ;
; 5.741 ; rd_addr_gray_d2[4] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.283      ; 4.581      ;
; 5.741 ; rd_addr_gray_d2[4] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.283      ; 4.581      ;
; 5.742 ; rd_addr_gray_d2[4] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.288      ; 4.585      ;
; 5.796 ; rd_addr_gray_d2[6] ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.067     ; 4.139      ;
; 5.796 ; rd_addr_gray_d2[6] ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.067     ; 4.139      ;
; 5.796 ; rd_addr_gray_d2[6] ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.067     ; 4.139      ;
; 5.796 ; rd_addr_gray_d2[6] ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.067     ; 4.139      ;
; 5.796 ; rd_addr_gray_d2[6] ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.067     ; 4.139      ;
; 5.796 ; rd_addr_gray_d2[6] ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.067     ; 4.139      ;
; 5.796 ; rd_addr_gray_d2[6] ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.067     ; 4.139      ;
; 5.796 ; rd_addr_gray_d2[6] ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.067     ; 4.139      ;
; 5.796 ; rd_addr_gray_d2[6] ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.067     ; 4.139      ;
; 5.858 ; wr_pointer[8]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.282      ; 4.463      ;
; 5.859 ; wr_pointer[8]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.277      ; 4.457      ;
; 5.859 ; wr_pointer[8]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.277      ; 4.457      ;
; 5.912 ; rd_addr_gray_d2[2] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.282      ; 4.409      ;
; 5.913 ; rd_addr_gray_d2[2] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.277      ; 4.403      ;
; 5.913 ; rd_addr_gray_d2[2] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.277      ; 4.403      ;
; 5.989 ; wr_pointer[1]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 3.940      ;
; 5.989 ; wr_pointer[1]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 3.940      ;
; 5.989 ; wr_pointer[1]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 3.940      ;
; 5.989 ; wr_pointer[1]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 3.940      ;
; 5.989 ; wr_pointer[1]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 3.940      ;
; 5.989 ; wr_pointer[1]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 3.940      ;
; 5.989 ; wr_pointer[1]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 3.940      ;
; 5.989 ; wr_pointer[1]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 3.940      ;
; 5.989 ; wr_pointer[1]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 3.940      ;
; 5.997 ; wr_pointer[0]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 3.932      ;
; 5.997 ; wr_pointer[0]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 3.932      ;
; 5.997 ; wr_pointer[0]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 3.932      ;
; 5.997 ; wr_pointer[0]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.073     ; 3.932      ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rd_clk'                                                                                                                                                     ;
+--------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.595  ; wr_pointer[5]      ; wr_addr_gray_d1[4]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.097     ; 3.290      ;
; 6.978  ; wr_pointer[4]      ; wr_addr_gray_d1[4]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.097     ; 2.907      ;
; 7.334  ; wr_pointer[7]      ; wr_addr_gray_d1[6]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.104     ; 2.544      ;
; 7.383  ; wr_pointer[6]      ; wr_addr_gray_d1[6]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.104     ; 2.495      ;
; 7.404  ; wr_pointer[6]      ; wr_addr_gray_d1[5]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.104     ; 2.474      ;
; 7.759  ; wr_pointer[1]      ; wr_addr_gray_d1[0]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.102     ; 2.121      ;
; 7.761  ; wr_pointer[5]      ; wr_addr_gray_d1[5]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.104     ; 2.117      ;
; 7.767  ; wr_pointer[0]      ; wr_addr_gray_d1[0]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.102     ; 2.113      ;
; 7.957  ; wr_pointer[3]      ; wr_addr_gray_d1[3]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.097     ; 1.928      ;
; 8.091  ; wr_pointer[4]      ; wr_addr_gray_d1[3]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.097     ; 1.794      ;
; 8.164  ; wr_pointer[7]      ; wr_addr_gray_d1[7]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.102     ; 1.716      ;
; 8.187  ; wr_pointer[3]      ; wr_addr_gray_d1[2]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.097     ; 1.698      ;
; 8.302  ; wr_pointer[8]      ; wr_addr_gray_d1[8]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.102     ; 1.578      ;
; 8.331  ; wr_pointer[8]      ; wr_addr_gray_d1[7]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.102     ; 1.549      ;
; 8.369  ; wr_pointer[1]      ; wr_addr_gray_d1[1]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.097     ; 1.516      ;
; 8.507  ; wr_pointer[2]      ; wr_addr_gray_d1[2]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.097     ; 1.378      ;
; 8.507  ; wr_pointer[2]      ; wr_addr_gray_d1[1]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.097     ; 1.378      ;
; 13.376 ; rd_pointer[4]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.213      ; 6.876      ;
; 13.541 ; rd_pointer[7]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.213      ; 6.711      ;
; 13.561 ; rd_pointer[3]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.213      ; 6.691      ;
; 13.563 ; rd_pointer[5]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.213      ; 6.689      ;
; 13.576 ; rd_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.213      ; 6.676      ;
; 13.722 ; rd_pointer[6]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.213      ; 6.530      ;
; 13.761 ; rd_pointer[2]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.213      ; 6.491      ;
; 13.959 ; rd_pointer[4]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.970      ;
; 13.959 ; rd_pointer[4]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.970      ;
; 13.959 ; rd_pointer[4]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.970      ;
; 13.959 ; rd_pointer[4]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.970      ;
; 13.959 ; rd_pointer[4]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.970      ;
; 13.959 ; rd_pointer[4]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.970      ;
; 13.959 ; rd_pointer[4]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.970      ;
; 13.959 ; rd_pointer[4]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.970      ;
; 13.959 ; rd_pointer[4]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.970      ;
; 14.124 ; rd_pointer[7]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.805      ;
; 14.124 ; rd_pointer[7]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.805      ;
; 14.124 ; rd_pointer[7]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.805      ;
; 14.124 ; rd_pointer[7]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.805      ;
; 14.124 ; rd_pointer[7]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.805      ;
; 14.124 ; rd_pointer[7]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.805      ;
; 14.124 ; rd_pointer[7]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.805      ;
; 14.124 ; rd_pointer[7]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.805      ;
; 14.124 ; rd_pointer[7]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.805      ;
; 14.144 ; rd_pointer[3]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.785      ;
; 14.144 ; rd_pointer[3]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.785      ;
; 14.144 ; rd_pointer[3]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.785      ;
; 14.144 ; rd_pointer[3]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.785      ;
; 14.144 ; rd_pointer[3]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.785      ;
; 14.144 ; rd_pointer[3]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.785      ;
; 14.144 ; rd_pointer[3]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.785      ;
; 14.144 ; rd_pointer[3]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.785      ;
; 14.144 ; rd_pointer[3]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.785      ;
; 14.146 ; rd_pointer[5]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.783      ;
; 14.146 ; rd_pointer[5]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.783      ;
; 14.146 ; rd_pointer[5]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.783      ;
; 14.146 ; rd_pointer[5]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.783      ;
; 14.146 ; rd_pointer[5]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.783      ;
; 14.146 ; rd_pointer[5]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.783      ;
; 14.146 ; rd_pointer[5]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.783      ;
; 14.146 ; rd_pointer[5]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.783      ;
; 14.146 ; rd_pointer[5]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.783      ;
; 14.159 ; rd_pointer[1]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.770      ;
; 14.159 ; rd_pointer[1]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.770      ;
; 14.159 ; rd_pointer[1]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.770      ;
; 14.159 ; rd_pointer[1]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.770      ;
; 14.159 ; rd_pointer[1]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.770      ;
; 14.159 ; rd_pointer[1]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.770      ;
; 14.159 ; rd_pointer[1]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.770      ;
; 14.159 ; rd_pointer[1]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.770      ;
; 14.159 ; rd_pointer[1]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.770      ;
; 14.305 ; rd_pointer[6]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.624      ;
; 14.305 ; rd_pointer[6]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.624      ;
; 14.305 ; rd_pointer[6]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.624      ;
; 14.305 ; rd_pointer[6]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.624      ;
; 14.305 ; rd_pointer[6]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.624      ;
; 14.305 ; rd_pointer[6]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.624      ;
; 14.305 ; rd_pointer[6]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.624      ;
; 14.305 ; rd_pointer[6]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.624      ;
; 14.305 ; rd_pointer[6]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.624      ;
; 14.330 ; rd_pointer[0]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.213      ; 5.922      ;
; 14.344 ; rd_pointer[2]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.585      ;
; 14.344 ; rd_pointer[2]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.585      ;
; 14.344 ; rd_pointer[2]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.585      ;
; 14.344 ; rd_pointer[2]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.585      ;
; 14.344 ; rd_pointer[2]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.585      ;
; 14.344 ; rd_pointer[2]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.585      ;
; 14.344 ; rd_pointer[2]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.585      ;
; 14.344 ; rd_pointer[2]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.585      ;
; 14.344 ; rd_pointer[2]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.585      ;
; 14.395 ; wr_addr_gray_d2[8] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.213      ; 5.857      ;
; 14.671 ; rd_pointer[8]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.213      ; 5.581      ;
; 14.771 ; wr_addr_gray_d2[7] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.213      ; 5.481      ;
; 14.913 ; rd_pointer[0]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.016      ;
; 14.913 ; rd_pointer[0]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.016      ;
; 14.913 ; rd_pointer[0]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.016      ;
; 14.913 ; rd_pointer[0]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.016      ;
; 14.913 ; rd_pointer[0]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.016      ;
; 14.913 ; rd_pointer[0]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.016      ;
; 14.913 ; rd_pointer[0]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.016      ;
; 14.913 ; rd_pointer[0]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.016      ;
; 14.913 ; rd_pointer[0]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.073     ; 5.016      ;
+--------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rd_clk'                                                                                                                                                     ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.416 ; rd_pointer[0]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.684      ;
; 0.469 ; wr_addr_gray_d1[8] ; wr_addr_gray_d2[8]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.737      ;
; 0.471 ; wr_addr_gray_d1[4] ; wr_addr_gray_d2[4]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; wr_addr_gray_d1[1] ; wr_addr_gray_d2[1]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.072      ; 0.738      ;
; 0.473 ; rd_pointer[8]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.741      ;
; 0.555 ; rd_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.350      ; 1.135      ;
; 0.562 ; rd_pointer[7]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.350      ; 1.142      ;
; 0.567 ; rd_pointer[2]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.350      ; 1.147      ;
; 0.574 ; rd_pointer[5]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.350      ; 1.154      ;
; 0.613 ; wr_addr_gray_d1[6] ; wr_addr_gray_d2[6]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.072      ; 0.880      ;
; 0.644 ; wr_addr_gray_d1[0] ; wr_addr_gray_d2[0]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.912      ;
; 0.645 ; wr_addr_gray_d1[7] ; wr_addr_gray_d2[7]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.913      ;
; 0.646 ; wr_addr_gray_d1[3] ; wr_addr_gray_d2[3]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.072      ; 0.913      ;
; 0.648 ; wr_addr_gray_d1[2] ; wr_addr_gray_d2[2]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.072      ; 0.915      ;
; 0.709 ; rd_pointer[4]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.977      ;
; 0.712 ; rd_pointer[3]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.980      ;
; 0.729 ; rd_pointer[0]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.997      ;
; 0.730 ; rd_pointer[0]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.350      ; 1.310      ;
; 0.730 ; rd_pointer[5]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.998      ;
; 0.731 ; rd_pointer[2]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 0.999      ;
; 0.760 ; rd_pointer[6]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.350      ; 1.340      ;
; 0.807 ; rd_pointer[3]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.350      ; 1.387      ;
; 0.840 ; wr_addr_gray_d1[5] ; wr_addr_gray_d2[5]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.072      ; 1.107      ;
; 0.889 ; rd_pointer[7]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.157      ;
; 0.898 ; wr_pointer[2]      ; wr_addr_gray_d1[2]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.074      ; 1.207      ;
; 0.898 ; wr_pointer[2]      ; wr_addr_gray_d1[1]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.074      ; 1.207      ;
; 1.025 ; rd_pointer[0]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.293      ;
; 1.029 ; wr_pointer[1]      ; wr_addr_gray_d1[1]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.074      ; 1.338      ;
; 1.030 ; rd_pointer[3]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.298      ;
; 1.033 ; rd_pointer[4]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.301      ;
; 1.040 ; rd_pointer[0]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.308      ;
; 1.046 ; rd_pointer[3]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.314      ;
; 1.049 ; rd_pointer[5]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.317      ;
; 1.055 ; rd_pointer[2]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.323      ;
; 1.064 ; rd_pointer[1]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.332      ;
; 1.064 ; rd_pointer[5]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.332      ;
; 1.073 ; rd_pointer[4]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.350      ; 1.653      ;
; 1.076 ; wr_pointer[8]      ; wr_addr_gray_d1[7]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.070      ; 1.381      ;
; 1.123 ; rd_pointer[6]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.391      ;
; 1.128 ; rd_pointer[4]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.396      ;
; 1.147 ; rd_pointer[0]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.415      ;
; 1.150 ; rd_pointer[2]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.418      ;
; 1.152 ; rd_pointer[3]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.420      ;
; 1.153 ; wr_pointer[8]      ; wr_addr_gray_d1[8]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.070      ; 1.458      ;
; 1.153 ; wr_pointer[3]      ; wr_addr_gray_d1[2]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.074      ; 1.462      ;
; 1.155 ; rd_pointer[4]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.423      ;
; 1.159 ; wr_pointer[7]      ; wr_addr_gray_d1[7]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.070      ; 1.464      ;
; 1.162 ; rd_pointer[0]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.430      ;
; 1.168 ; rd_pointer[3]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.436      ;
; 1.171 ; rd_pointer[5]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.439      ;
; 1.177 ; rd_pointer[2]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.445      ;
; 1.179 ; wr_pointer[4]      ; wr_addr_gray_d1[3]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.074      ; 1.488      ;
; 1.185 ; rd_pointer[7]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.453      ;
; 1.250 ; rd_pointer[4]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.518      ;
; 1.269 ; rd_pointer[0]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.537      ;
; 1.272 ; rd_pointer[2]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.540      ;
; 1.274 ; rd_pointer[3]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.542      ;
; 1.284 ; rd_pointer[0]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.552      ;
; 1.299 ; rd_pointer[2]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.567      ;
; 1.319 ; wr_pointer[3]      ; wr_addr_gray_d1[3]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.074      ; 1.628      ;
; 1.360 ; rd_pointer[1]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.628      ;
; 1.380 ; rd_en_r            ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.648      ;
; 1.380 ; rd_en_r            ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.648      ;
; 1.380 ; rd_en_r            ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.648      ;
; 1.380 ; rd_en_r            ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.648      ;
; 1.380 ; rd_en_r            ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.648      ;
; 1.380 ; rd_en_r            ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.648      ;
; 1.380 ; rd_en_r            ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.648      ;
; 1.380 ; rd_en_r            ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.648      ;
; 1.380 ; rd_en_r            ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.648      ;
; 1.391 ; rd_pointer[0]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.659      ;
; 1.394 ; rd_pointer[2]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.662      ;
; 1.467 ; rd_pointer[1]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.735      ;
; 1.482 ; rd_pointer[1]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.750      ;
; 1.495 ; rd_pointer[6]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.763      ;
; 1.499 ; wr_pointer[5]      ; wr_addr_gray_d1[5]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.067      ; 1.801      ;
; 1.508 ; wr_pointer[0]      ; wr_addr_gray_d1[0]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.070      ; 1.813      ;
; 1.510 ; rd_pointer[6]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.778      ;
; 1.521 ; wr_pointer[1]      ; wr_addr_gray_d1[0]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.070      ; 1.826      ;
; 1.589 ; rd_pointer[1]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.857      ;
; 1.604 ; rd_pointer[1]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.872      ;
; 1.639 ; rd_en_r            ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.350      ; 2.219      ;
; 1.711 ; rd_pointer[1]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.979      ;
; 1.726 ; rd_pointer[1]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 1.994      ;
; 1.813 ; wr_pointer[6]      ; wr_addr_gray_d1[5]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.067      ; 2.115      ;
; 1.822 ; wr_pointer[6]      ; wr_addr_gray_d1[6]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.067      ; 2.124      ;
; 1.918 ; wr_pointer[7]      ; wr_addr_gray_d1[6]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.067      ; 2.220      ;
; 2.084 ; wr_pointer[4]      ; wr_addr_gray_d1[4]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.074      ; 2.393      ;
; 2.413 ; wr_pointer[5]      ; wr_addr_gray_d1[4]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.074      ; 2.722      ;
; 3.217 ; wr_addr_gray_d2[5] ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.075      ; 3.487      ;
; 3.217 ; wr_addr_gray_d2[5] ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.075      ; 3.487      ;
; 3.217 ; wr_addr_gray_d2[5] ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.075      ; 3.487      ;
; 3.217 ; wr_addr_gray_d2[5] ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.075      ; 3.487      ;
; 3.217 ; wr_addr_gray_d2[5] ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.075      ; 3.487      ;
; 3.217 ; wr_addr_gray_d2[5] ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.075      ; 3.487      ;
; 3.217 ; wr_addr_gray_d2[5] ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.075      ; 3.487      ;
; 3.217 ; wr_addr_gray_d2[5] ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.075      ; 3.487      ;
; 3.217 ; wr_addr_gray_d2[5] ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.075      ; 3.487      ;
; 3.258 ; wr_addr_gray_d2[0] ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 3.526      ;
; 3.258 ; wr_addr_gray_d2[0] ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.073      ; 3.526      ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'wr_clk'                                                                                                                                                     ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.416 ; wr_pointer[0]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 0.684      ;
; 0.439 ; wr_pointer[7]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.418      ; 1.087      ;
; 0.442 ; wr_pointer[0]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.418      ; 1.090      ;
; 0.462 ; wr_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.418      ; 1.110      ;
; 0.472 ; rd_addr_gray_d1[7] ; rd_addr_gray_d2[7]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 0.739      ;
; 0.475 ; wr_pointer[8]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 0.743      ;
; 0.498 ; wr_pointer[6]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.418      ; 1.146      ;
; 0.712 ; wr_pointer[5]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 0.980      ;
; 0.715 ; wr_pointer[2]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 0.983      ;
; 0.716 ; wr_pointer[4]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 0.984      ;
; 0.727 ; wr_pointer[0]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 0.995      ;
; 0.728 ; wr_pointer[3]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 0.996      ;
; 0.736 ; wr_pointer[1]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.004      ;
; 0.738 ; wr_pointer[7]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.006      ;
; 0.835 ; rd_addr_gray_d1[5] ; rd_addr_gray_d2[5]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.102      ;
; 0.846 ; rd_addr_gray_d1[8] ; rd_addr_gray_d2[8]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.113      ;
; 0.864 ; rd_addr_gray_d1[3] ; rd_addr_gray_d2[3]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.131      ;
; 0.869 ; rd_addr_gray_d1[0] ; rd_addr_gray_d2[0]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.136      ;
; 0.877 ; wr_pointer[6]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.145      ;
; 0.878 ; wr_pointer[4]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.418      ; 1.526      ;
; 0.932 ; wr_en_r            ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.418      ; 1.580      ;
; 0.935 ; wr_pointer[3]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.418      ; 1.583      ;
; 0.941 ; wr_pointer[2]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.418      ; 1.589      ;
; 1.024 ; rd_addr_gray_d1[6] ; rd_addr_gray_d2[6]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.291      ;
; 1.026 ; wr_pointer[0]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.294      ;
; 1.030 ; wr_pointer[5]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.298      ;
; 1.032 ; wr_pointer[1]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.300      ;
; 1.037 ; wr_pointer[2]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.305      ;
; 1.040 ; wr_pointer[4]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.308      ;
; 1.042 ; wr_pointer[0]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.310      ;
; 1.046 ; wr_pointer[5]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.314      ;
; 1.047 ; wr_pointer[3]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.315      ;
; 1.047 ; wr_pointer[1]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.315      ;
; 1.057 ; wr_pointer[7]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.325      ;
; 1.062 ; wr_pointer[3]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.330      ;
; 1.105 ; rd_pointer[8]      ; rd_addr_gray_d1[7]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.102      ; 1.442      ;
; 1.107 ; rd_pointer[8]      ; rd_addr_gray_d1[8]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.102      ; 1.444      ;
; 1.121 ; rd_addr_gray_d1[4] ; rd_addr_gray_d2[4]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.065      ; 1.381      ;
; 1.134 ; wr_pointer[2]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.402      ;
; 1.137 ; wr_pointer[4]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.405      ;
; 1.147 ; rd_addr_gray_d1[2] ; rd_addr_gray_d2[2]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.071      ; 1.413      ;
; 1.148 ; wr_pointer[0]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.416      ;
; 1.152 ; wr_pointer[5]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.420      ;
; 1.154 ; wr_pointer[1]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.422      ;
; 1.159 ; wr_pointer[2]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.427      ;
; 1.162 ; wr_pointer[4]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.430      ;
; 1.164 ; wr_pointer[0]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.432      ;
; 1.169 ; wr_pointer[3]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.437      ;
; 1.169 ; wr_pointer[1]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.437      ;
; 1.178 ; rd_addr_gray_d1[1] ; rd_addr_gray_d2[1]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.071      ; 1.444      ;
; 1.179 ; wr_pointer[5]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.418      ; 1.827      ;
; 1.184 ; wr_pointer[3]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.452      ;
; 1.227 ; wr_pointer[6]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.495      ;
; 1.252 ; wr_pointer[6]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.520      ;
; 1.256 ; wr_pointer[2]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.524      ;
; 1.259 ; wr_pointer[4]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.527      ;
; 1.270 ; wr_pointer[0]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.538      ;
; 1.276 ; wr_pointer[1]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.544      ;
; 1.281 ; wr_pointer[2]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.549      ;
; 1.286 ; wr_pointer[0]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.554      ;
; 1.291 ; wr_pointer[3]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.559      ;
; 1.291 ; wr_pointer[1]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.559      ;
; 1.378 ; wr_pointer[2]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.646      ;
; 1.382 ; wr_en_r            ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 0.000        ; 0.424      ; 2.036      ;
; 1.385 ; wr_en_r            ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.418      ; 2.033      ;
; 1.389 ; rd_pointer[6]      ; rd_addr_gray_d1[5]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.096      ; 1.720      ;
; 1.392 ; wr_pointer[0]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.660      ;
; 1.398 ; wr_pointer[1]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.666      ;
; 1.420 ; rd_pointer[2]      ; rd_addr_gray_d1[2]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.103      ; 1.758      ;
; 1.432 ; wr_en_r            ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.700      ;
; 1.432 ; wr_en_r            ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.700      ;
; 1.432 ; wr_en_r            ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.700      ;
; 1.432 ; wr_en_r            ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.700      ;
; 1.432 ; wr_en_r            ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.700      ;
; 1.432 ; wr_en_r            ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.700      ;
; 1.432 ; wr_en_r            ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.700      ;
; 1.432 ; wr_en_r            ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.700      ;
; 1.432 ; wr_en_r            ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 1.700      ;
; 1.501 ; rd_pointer[7]      ; rd_addr_gray_d1[7]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.102      ; 1.838      ;
; 1.586 ; rd_pointer[2]      ; rd_addr_gray_d1[1]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.103      ; 1.924      ;
; 1.590 ; rd_pointer[3]      ; rd_addr_gray_d1[2]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.103      ; 1.928      ;
; 1.659 ; rd_pointer[0]      ; rd_addr_gray_d1[0]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.102      ; 1.996      ;
; 1.684 ; rd_pointer[6]      ; rd_addr_gray_d1[6]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.096      ; 2.015      ;
; 1.696 ; rd_pointer[5]      ; rd_addr_gray_d1[5]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.096      ; 2.027      ;
; 1.756 ; rd_pointer[1]      ; rd_addr_gray_d1[1]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.103      ; 2.094      ;
; 1.758 ; rd_pointer[5]      ; rd_addr_gray_d1[4]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.103      ; 2.096      ;
; 1.832 ; rd_addr_gray_d2[0] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.418      ; 2.480      ;
; 1.838 ; rd_pointer[4]      ; rd_addr_gray_d1[4]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.103      ; 2.176      ;
; 1.887 ; rd_pointer[7]      ; rd_addr_gray_d1[6]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.096      ; 2.218      ;
; 1.927 ; rd_addr_gray_d2[1] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.418      ; 2.575      ;
; 1.987 ; rd_pointer[1]      ; rd_addr_gray_d1[0]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.102      ; 2.324      ;
; 2.008 ; wr_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.418      ; 2.656      ;
; 2.224 ; wr_pointer[2]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.418      ; 2.872      ;
; 2.282 ; rd_addr_gray_d2[0] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 0.000        ; 0.424      ; 2.936      ;
; 2.285 ; rd_addr_gray_d2[0] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.418      ; 2.933      ;
; 2.312 ; rd_pointer[4]      ; rd_addr_gray_d1[3]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.096      ; 2.643      ;
; 2.332 ; rd_addr_gray_d2[0] ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 2.600      ;
; 2.332 ; rd_addr_gray_d2[0] ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 2.600      ;
; 2.332 ; rd_addr_gray_d2[0] ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 2.600      ;
; 2.332 ; rd_addr_gray_d2[0] ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.073      ; 2.600      ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 18
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 14.018 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; wr_clk ; 7.204 ; 0.000             ;
; rd_clk ; 8.400 ; 0.000             ;
+--------+-------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; wr_clk ; 0.162 ; 0.000            ;
; rd_clk ; 0.192 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+-------+---------------------------------+
; Clock  ; Slack ; End Point TNS                   ;
+--------+-------+---------------------------------+
; wr_clk ; 4.373 ; 0.000                           ;
; rd_clk ; 9.376 ; 0.000                           ;
+--------+-------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'wr_clk'                                                                                                                                                    ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.204 ; wr_pointer[5]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.138      ; 2.943      ;
; 7.204 ; wr_pointer[5]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.138      ; 2.943      ;
; 7.204 ; wr_pointer[5]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.141      ; 2.946      ;
; 7.360 ; wr_pointer[5]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.591      ;
; 7.360 ; wr_pointer[5]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.591      ;
; 7.360 ; wr_pointer[5]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.591      ;
; 7.360 ; wr_pointer[5]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.591      ;
; 7.360 ; wr_pointer[5]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.591      ;
; 7.360 ; wr_pointer[5]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.591      ;
; 7.360 ; wr_pointer[5]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.591      ;
; 7.360 ; wr_pointer[5]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.591      ;
; 7.360 ; wr_pointer[5]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.591      ;
; 7.382 ; wr_pointer[7]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.138      ; 2.765      ;
; 7.382 ; wr_pointer[7]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.138      ; 2.765      ;
; 7.382 ; wr_pointer[7]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.141      ; 2.768      ;
; 7.396 ; wr_pointer[4]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.138      ; 2.751      ;
; 7.396 ; wr_pointer[4]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.138      ; 2.751      ;
; 7.396 ; wr_pointer[4]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.141      ; 2.754      ;
; 7.411 ; wr_pointer[6]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.138      ; 2.736      ;
; 7.411 ; wr_pointer[6]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.138      ; 2.736      ;
; 7.411 ; wr_pointer[6]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.141      ; 2.739      ;
; 7.469 ; wr_pointer[3]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.138      ; 2.678      ;
; 7.469 ; wr_pointer[3]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.138      ; 2.678      ;
; 7.469 ; wr_pointer[3]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.141      ; 2.681      ;
; 7.538 ; wr_pointer[7]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.413      ;
; 7.538 ; wr_pointer[7]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.413      ;
; 7.538 ; wr_pointer[7]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.413      ;
; 7.538 ; wr_pointer[7]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.413      ;
; 7.538 ; wr_pointer[7]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.413      ;
; 7.538 ; wr_pointer[7]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.413      ;
; 7.538 ; wr_pointer[7]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.413      ;
; 7.538 ; wr_pointer[7]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.413      ;
; 7.538 ; wr_pointer[7]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.413      ;
; 7.552 ; wr_pointer[4]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.399      ;
; 7.552 ; wr_pointer[4]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.399      ;
; 7.552 ; wr_pointer[4]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.399      ;
; 7.552 ; wr_pointer[4]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.399      ;
; 7.552 ; wr_pointer[4]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.399      ;
; 7.552 ; wr_pointer[4]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.399      ;
; 7.552 ; wr_pointer[4]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.399      ;
; 7.552 ; wr_pointer[4]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.399      ;
; 7.552 ; wr_pointer[4]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.399      ;
; 7.567 ; wr_pointer[6]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.384      ;
; 7.567 ; wr_pointer[6]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.384      ;
; 7.567 ; wr_pointer[6]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.384      ;
; 7.567 ; wr_pointer[6]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.384      ;
; 7.567 ; wr_pointer[6]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.384      ;
; 7.567 ; wr_pointer[6]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.384      ;
; 7.567 ; wr_pointer[6]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.384      ;
; 7.567 ; wr_pointer[6]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.384      ;
; 7.567 ; wr_pointer[6]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.384      ;
; 7.625 ; wr_pointer[3]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.326      ;
; 7.625 ; wr_pointer[3]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.326      ;
; 7.625 ; wr_pointer[3]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.326      ;
; 7.625 ; wr_pointer[3]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.326      ;
; 7.625 ; wr_pointer[3]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.326      ;
; 7.625 ; wr_pointer[3]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.326      ;
; 7.625 ; wr_pointer[3]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.326      ;
; 7.625 ; wr_pointer[3]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.326      ;
; 7.625 ; wr_pointer[3]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 2.326      ;
; 7.918 ; rd_addr_gray_d2[6] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.144      ; 2.235      ;
; 7.918 ; rd_addr_gray_d2[6] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.144      ; 2.235      ;
; 7.918 ; rd_addr_gray_d2[6] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.147      ; 2.238      ;
; 7.973 ; rd_addr_gray_d2[4] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.144      ; 2.180      ;
; 7.973 ; rd_addr_gray_d2[4] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.144      ; 2.180      ;
; 7.973 ; rd_addr_gray_d2[4] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.147      ; 2.183      ;
; 7.984 ; wr_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.138      ; 2.163      ;
; 7.984 ; wr_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.138      ; 2.163      ;
; 7.986 ; wr_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.141      ; 2.164      ;
; 7.989 ; wr_pointer[0]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.138      ; 2.158      ;
; 7.989 ; wr_pointer[0]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.138      ; 2.158      ;
; 7.991 ; wr_pointer[0]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.141      ; 2.159      ;
; 8.074 ; rd_addr_gray_d2[6] ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.030     ; 1.883      ;
; 8.074 ; rd_addr_gray_d2[6] ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.030     ; 1.883      ;
; 8.074 ; rd_addr_gray_d2[6] ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.030     ; 1.883      ;
; 8.074 ; rd_addr_gray_d2[6] ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.030     ; 1.883      ;
; 8.074 ; rd_addr_gray_d2[6] ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.030     ; 1.883      ;
; 8.074 ; rd_addr_gray_d2[6] ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.030     ; 1.883      ;
; 8.074 ; rd_addr_gray_d2[6] ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.030     ; 1.883      ;
; 8.074 ; rd_addr_gray_d2[6] ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.030     ; 1.883      ;
; 8.074 ; rd_addr_gray_d2[6] ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.030     ; 1.883      ;
; 8.080 ; wr_pointer[8]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.138      ; 2.067      ;
; 8.080 ; wr_pointer[8]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.138      ; 2.067      ;
; 8.080 ; wr_pointer[8]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.141      ; 2.070      ;
; 8.120 ; rd_addr_gray_d2[2] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 10.000       ; 0.138      ; 2.027      ;
; 8.120 ; rd_addr_gray_d2[2] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 10.000       ; 0.138      ; 2.027      ;
; 8.120 ; rd_addr_gray_d2[2] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 10.000       ; 0.141      ; 2.030      ;
; 8.129 ; rd_addr_gray_d2[4] ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.030     ; 1.828      ;
; 8.129 ; rd_addr_gray_d2[4] ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.030     ; 1.828      ;
; 8.129 ; rd_addr_gray_d2[4] ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.030     ; 1.828      ;
; 8.129 ; rd_addr_gray_d2[4] ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.030     ; 1.828      ;
; 8.129 ; rd_addr_gray_d2[4] ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.030     ; 1.828      ;
; 8.129 ; rd_addr_gray_d2[4] ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.030     ; 1.828      ;
; 8.129 ; rd_addr_gray_d2[4] ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.030     ; 1.828      ;
; 8.129 ; rd_addr_gray_d2[4] ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.030     ; 1.828      ;
; 8.129 ; rd_addr_gray_d2[4] ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.030     ; 1.828      ;
; 8.142 ; wr_pointer[1]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 1.809      ;
; 8.142 ; wr_pointer[1]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 1.809      ;
; 8.142 ; wr_pointer[1]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 1.809      ;
; 8.142 ; wr_pointer[1]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 10.000       ; -0.036     ; 1.809      ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rd_clk'                                                                                                                                                     ;
+--------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.400  ; wr_pointer[5]      ; wr_addr_gray_d1[4]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.055     ; 1.512      ;
; 8.592  ; wr_pointer[4]      ; wr_addr_gray_d1[4]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.055     ; 1.320      ;
; 8.735  ; wr_pointer[7]      ; wr_addr_gray_d1[6]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.062     ; 1.170      ;
; 8.748  ; wr_pointer[6]      ; wr_addr_gray_d1[5]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.062     ; 1.157      ;
; 8.764  ; wr_pointer[6]      ; wr_addr_gray_d1[6]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.062     ; 1.141      ;
; 8.894  ; wr_pointer[1]      ; wr_addr_gray_d1[0]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.060     ; 1.013      ;
; 8.899  ; wr_pointer[0]      ; wr_addr_gray_d1[0]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.060     ; 1.008      ;
; 8.940  ; wr_pointer[5]      ; wr_addr_gray_d1[5]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.062     ; 0.965      ;
; 9.028  ; wr_pointer[3]      ; wr_addr_gray_d1[3]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.055     ; 0.884      ;
; 9.085  ; wr_pointer[7]      ; wr_addr_gray_d1[7]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.060     ; 0.822      ;
; 9.104  ; wr_pointer[3]      ; wr_addr_gray_d1[2]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.055     ; 0.808      ;
; 9.106  ; wr_pointer[4]      ; wr_addr_gray_d1[3]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.055     ; 0.806      ;
; 9.169  ; wr_pointer[8]      ; wr_addr_gray_d1[7]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.060     ; 0.738      ;
; 9.178  ; wr_pointer[8]      ; wr_addr_gray_d1[8]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.060     ; 0.729      ;
; 9.205  ; wr_pointer[1]      ; wr_addr_gray_d1[1]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.055     ; 0.707      ;
; 9.268  ; wr_pointer[2]      ; wr_addr_gray_d1[2]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.055     ; 0.644      ;
; 9.268  ; wr_pointer[2]      ; wr_addr_gray_d1[1]                                                                   ; wr_clk       ; rd_clk      ; 10.000       ; -0.055     ; 0.644      ;
; 16.889 ; rd_pointer[4]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.109      ; 3.229      ;
; 16.954 ; rd_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.109      ; 3.164      ;
; 16.977 ; rd_pointer[3]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.109      ; 3.141      ;
; 16.982 ; rd_pointer[5]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.109      ; 3.136      ;
; 16.993 ; rd_pointer[7]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.109      ; 3.125      ;
; 17.045 ; rd_pointer[2]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.109      ; 3.073      ;
; 17.087 ; rd_pointer[6]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.109      ; 3.031      ;
; 17.189 ; rd_pointer[4]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.761      ;
; 17.189 ; rd_pointer[4]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.761      ;
; 17.189 ; rd_pointer[4]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.761      ;
; 17.189 ; rd_pointer[4]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.761      ;
; 17.189 ; rd_pointer[4]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.761      ;
; 17.189 ; rd_pointer[4]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.761      ;
; 17.189 ; rd_pointer[4]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.761      ;
; 17.189 ; rd_pointer[4]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.761      ;
; 17.189 ; rd_pointer[4]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.761      ;
; 17.254 ; rd_pointer[1]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.696      ;
; 17.254 ; rd_pointer[1]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.696      ;
; 17.254 ; rd_pointer[1]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.696      ;
; 17.254 ; rd_pointer[1]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.696      ;
; 17.254 ; rd_pointer[1]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.696      ;
; 17.254 ; rd_pointer[1]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.696      ;
; 17.254 ; rd_pointer[1]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.696      ;
; 17.254 ; rd_pointer[1]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.696      ;
; 17.254 ; rd_pointer[1]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.696      ;
; 17.277 ; rd_pointer[3]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.673      ;
; 17.277 ; rd_pointer[3]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.673      ;
; 17.277 ; rd_pointer[3]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.673      ;
; 17.277 ; rd_pointer[3]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.673      ;
; 17.277 ; rd_pointer[3]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.673      ;
; 17.277 ; rd_pointer[3]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.673      ;
; 17.277 ; rd_pointer[3]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.673      ;
; 17.277 ; rd_pointer[3]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.673      ;
; 17.277 ; rd_pointer[3]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.673      ;
; 17.282 ; rd_pointer[5]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.668      ;
; 17.282 ; rd_pointer[5]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.668      ;
; 17.282 ; rd_pointer[5]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.668      ;
; 17.282 ; rd_pointer[5]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.668      ;
; 17.282 ; rd_pointer[5]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.668      ;
; 17.282 ; rd_pointer[5]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.668      ;
; 17.282 ; rd_pointer[5]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.668      ;
; 17.282 ; rd_pointer[5]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.668      ;
; 17.282 ; rd_pointer[5]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.668      ;
; 17.293 ; rd_pointer[7]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.657      ;
; 17.293 ; rd_pointer[7]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.657      ;
; 17.293 ; rd_pointer[7]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.657      ;
; 17.293 ; rd_pointer[7]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.657      ;
; 17.293 ; rd_pointer[7]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.657      ;
; 17.293 ; rd_pointer[7]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.657      ;
; 17.293 ; rd_pointer[7]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.657      ;
; 17.293 ; rd_pointer[7]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.657      ;
; 17.293 ; rd_pointer[7]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.657      ;
; 17.345 ; rd_pointer[2]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.605      ;
; 17.345 ; rd_pointer[2]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.605      ;
; 17.345 ; rd_pointer[2]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.605      ;
; 17.345 ; rd_pointer[2]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.605      ;
; 17.345 ; rd_pointer[2]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.605      ;
; 17.345 ; rd_pointer[2]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.605      ;
; 17.345 ; rd_pointer[2]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.605      ;
; 17.345 ; rd_pointer[2]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.605      ;
; 17.345 ; rd_pointer[2]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.605      ;
; 17.368 ; rd_pointer[0]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.109      ; 2.750      ;
; 17.387 ; rd_pointer[6]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.563      ;
; 17.387 ; rd_pointer[6]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.563      ;
; 17.387 ; rd_pointer[6]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.563      ;
; 17.387 ; rd_pointer[6]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.563      ;
; 17.387 ; rd_pointer[6]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.563      ;
; 17.387 ; rd_pointer[6]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.563      ;
; 17.387 ; rd_pointer[6]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.563      ;
; 17.387 ; rd_pointer[6]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.563      ;
; 17.387 ; rd_pointer[6]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.563      ;
; 17.423 ; wr_addr_gray_d2[8] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.109      ; 2.695      ;
; 17.539 ; rd_pointer[8]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.109      ; 2.579      ;
; 17.572 ; wr_addr_gray_d2[7] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.109      ; 2.546      ;
; 17.609 ; wr_addr_gray_d2[1] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.105      ; 2.505      ;
; 17.635 ; wr_addr_gray_d2[6] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 20.000       ; 0.112      ; 2.486      ;
; 17.668 ; rd_pointer[0]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.282      ;
; 17.668 ; rd_pointer[0]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.282      ;
; 17.668 ; rd_pointer[0]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.282      ;
; 17.668 ; rd_pointer[0]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.282      ;
; 17.668 ; rd_pointer[0]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.282      ;
; 17.668 ; rd_pointer[0]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.282      ;
; 17.668 ; rd_pointer[0]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 20.000       ; -0.037     ; 2.282      ;
+--------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'wr_clk'                                                                                                                                                     ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.162 ; wr_pointer[0]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.219      ; 0.485      ;
; 0.164 ; wr_pointer[7]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.219      ; 0.487      ;
; 0.172 ; wr_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.219      ; 0.495      ;
; 0.183 ; wr_pointer[6]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.219      ; 0.506      ;
; 0.194 ; wr_pointer[0]      ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; rd_addr_gray_d1[7] ; rd_addr_gray_d2[7]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.315      ;
; 0.209 ; wr_pointer[8]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.329      ;
; 0.308 ; wr_pointer[5]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; wr_pointer[2]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; wr_pointer[4]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; wr_pointer[0]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.431      ;
; 0.315 ; wr_pointer[1]      ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; wr_pointer[3]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.436      ;
; 0.323 ; wr_pointer[7]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.443      ;
; 0.334 ; rd_addr_gray_d1[5] ; rd_addr_gray_d2[5]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.037      ; 0.455      ;
; 0.336 ; rd_addr_gray_d1[8] ; rd_addr_gray_d2[8]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.456      ;
; 0.347 ; rd_addr_gray_d1[3] ; rd_addr_gray_d2[3]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.037      ; 0.468      ;
; 0.348 ; rd_addr_gray_d1[0] ; rd_addr_gray_d2[0]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.468      ;
; 0.372 ; wr_pointer[6]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.492      ;
; 0.379 ; wr_pointer[4]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.219      ; 0.702      ;
; 0.415 ; wr_pointer[3]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.219      ; 0.738      ;
; 0.419 ; wr_pointer[2]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.219      ; 0.742      ;
; 0.426 ; rd_addr_gray_d1[6] ; rd_addr_gray_d2[6]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.037      ; 0.547      ;
; 0.459 ; wr_pointer[4]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; wr_pointer[2]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.579      ;
; 0.464 ; wr_pointer[0]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.584      ;
; 0.466 ; wr_pointer[5]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; wr_pointer[0]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; wr_pointer[1]      ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; wr_en_r            ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.219      ; 0.791      ;
; 0.469 ; wr_pointer[5]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; wr_pointer[1]      ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.590      ;
; 0.474 ; wr_pointer[3]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.594      ;
; 0.477 ; wr_pointer[3]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.597      ;
; 0.480 ; rd_pointer[8]      ; rd_addr_gray_d1[7]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.060      ; 0.664      ;
; 0.481 ; wr_pointer[7]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.601      ;
; 0.482 ; rd_pointer[8]      ; rd_addr_gray_d1[8]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.060      ; 0.666      ;
; 0.487 ; rd_addr_gray_d1[2] ; rd_addr_gray_d2[2]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.035      ; 0.606      ;
; 0.499 ; rd_addr_gray_d1[1] ; rd_addr_gray_d2[1]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.035      ; 0.618      ;
; 0.521 ; wr_pointer[6]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; wr_pointer[4]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; wr_pointer[2]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.642      ;
; 0.525 ; wr_pointer[4]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.645      ;
; 0.525 ; wr_pointer[2]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.645      ;
; 0.526 ; wr_pointer[5]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.219      ; 0.849      ;
; 0.526 ; rd_addr_gray_d1[4] ; rd_addr_gray_d2[4]                                                                   ; wr_clk       ; wr_clk      ; 0.000        ; 0.029      ; 0.639      ;
; 0.530 ; wr_pointer[0]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.650      ;
; 0.532 ; wr_pointer[5]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; wr_pointer[0]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; wr_pointer[1]      ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.653      ;
; 0.536 ; wr_pointer[1]      ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.656      ;
; 0.540 ; wr_pointer[3]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.660      ;
; 0.543 ; wr_pointer[3]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.663      ;
; 0.584 ; wr_pointer[6]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.704      ;
; 0.588 ; wr_pointer[4]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.708      ;
; 0.588 ; wr_pointer[2]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.708      ;
; 0.591 ; wr_pointer[2]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.711      ;
; 0.596 ; wr_pointer[0]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.716      ;
; 0.599 ; wr_pointer[0]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; wr_pointer[1]      ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.719      ;
; 0.602 ; wr_pointer[1]      ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.722      ;
; 0.606 ; wr_pointer[3]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.726      ;
; 0.607 ; rd_pointer[6]      ; rd_addr_gray_d1[5]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.054      ; 0.785      ;
; 0.623 ; rd_pointer[2]      ; rd_addr_gray_d1[2]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.061      ; 0.808      ;
; 0.654 ; wr_en_r            ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.774      ;
; 0.654 ; wr_en_r            ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.774      ;
; 0.654 ; wr_en_r            ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.774      ;
; 0.654 ; wr_en_r            ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.774      ;
; 0.654 ; wr_en_r            ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.774      ;
; 0.654 ; wr_en_r            ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.774      ;
; 0.654 ; wr_en_r            ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.774      ;
; 0.654 ; wr_en_r            ; wr_pointer[7]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.774      ;
; 0.654 ; wr_en_r            ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.774      ;
; 0.654 ; wr_pointer[2]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.774      ;
; 0.662 ; wr_pointer[0]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.782      ;
; 0.665 ; wr_pointer[1]      ; wr_pointer[8]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.785      ;
; 0.670 ; rd_pointer[7]      ; rd_addr_gray_d1[7]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.060      ; 0.854      ;
; 0.684 ; rd_pointer[2]      ; rd_addr_gray_d1[1]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.061      ; 0.869      ;
; 0.686 ; rd_pointer[3]      ; rd_addr_gray_d1[2]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.061      ; 0.871      ;
; 0.690 ; wr_en_r            ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.219      ; 1.013      ;
; 0.690 ; wr_en_r            ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 0.000        ; 0.221      ; 1.015      ;
; 0.734 ; rd_pointer[0]      ; rd_addr_gray_d1[0]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.060      ; 0.918      ;
; 0.735 ; rd_pointer[6]      ; rd_addr_gray_d1[6]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.054      ; 0.913      ;
; 0.743 ; rd_pointer[5]      ; rd_addr_gray_d1[5]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.054      ; 0.921      ;
; 0.748 ; rd_pointer[1]      ; rd_addr_gray_d1[1]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.061      ; 0.933      ;
; 0.757 ; rd_pointer[5]      ; rd_addr_gray_d1[4]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.061      ; 0.942      ;
; 0.791 ; rd_pointer[4]      ; rd_addr_gray_d1[4]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.061      ; 0.976      ;
; 0.812 ; rd_pointer[7]      ; rd_addr_gray_d1[6]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.054      ; 0.990      ;
; 0.839 ; rd_addr_gray_d2[0] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.219      ; 1.162      ;
; 0.883 ; rd_addr_gray_d2[1] ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.219      ; 1.206      ;
; 0.900 ; rd_pointer[1]      ; rd_addr_gray_d1[0]                                                                   ; rd_clk       ; wr_clk      ; 0.000        ; 0.060      ; 1.084      ;
; 0.905 ; wr_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.219      ; 1.228      ;
; 1.006 ; wr_pointer[2]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.219      ; 1.329      ;
; 1.043 ; rd_addr_gray_d2[0] ; wr_pointer[0]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.163      ;
; 1.043 ; rd_addr_gray_d2[0] ; wr_pointer[1]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.163      ;
; 1.043 ; rd_addr_gray_d2[0] ; wr_pointer[5]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.163      ;
; 1.043 ; rd_addr_gray_d2[0] ; wr_pointer[2]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.163      ;
; 1.043 ; rd_addr_gray_d2[0] ; wr_pointer[3]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.163      ;
; 1.043 ; rd_addr_gray_d2[0] ; wr_pointer[4]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.163      ;
; 1.043 ; rd_addr_gray_d2[0] ; wr_pointer[6]                                                                        ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.163      ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rd_clk'                                                                                                                                                     ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.192 ; wr_addr_gray_d1[8] ; wr_addr_gray_d2[8]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; rd_pointer[0]      ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; wr_addr_gray_d1[4] ; wr_addr_gray_d2[4]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; wr_addr_gray_d1[1] ; wr_addr_gray_d2[1]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.315      ;
; 0.206 ; rd_pointer[8]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.327      ;
; 0.217 ; rd_pointer[1]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.182      ; 0.503      ;
; 0.223 ; rd_pointer[7]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.182      ; 0.509      ;
; 0.227 ; rd_pointer[2]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.182      ; 0.513      ;
; 0.230 ; rd_pointer[5]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.182      ; 0.516      ;
; 0.261 ; wr_addr_gray_d1[6] ; wr_addr_gray_d2[6]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.381      ;
; 0.265 ; wr_addr_gray_d1[0] ; wr_addr_gray_d2[0]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; wr_addr_gray_d1[7] ; wr_addr_gray_d2[7]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.387      ;
; 0.268 ; wr_addr_gray_d1[3] ; wr_addr_gray_d2[3]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; wr_addr_gray_d1[2] ; wr_addr_gray_d2[2]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.389      ;
; 0.306 ; rd_pointer[3]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; rd_pointer[4]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.427      ;
; 0.311 ; rd_pointer[0]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.432      ;
; 0.312 ; rd_pointer[0]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.182      ; 0.598      ;
; 0.317 ; rd_pointer[2]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.438      ;
; 0.317 ; rd_pointer[5]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.438      ;
; 0.320 ; rd_pointer[6]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.182      ; 0.606      ;
; 0.339 ; wr_addr_gray_d1[5] ; wr_addr_gray_d2[5]                                                                   ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.459      ;
; 0.357 ; rd_pointer[3]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.182      ; 0.643      ;
; 0.382 ; rd_pointer[7]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.503      ;
; 0.387 ; wr_pointer[2]      ; wr_addr_gray_d1[2]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.033      ; 0.544      ;
; 0.387 ; wr_pointer[2]      ; wr_addr_gray_d1[1]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.033      ; 0.544      ;
; 0.442 ; wr_pointer[1]      ; wr_addr_gray_d1[1]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.033      ; 0.599      ;
; 0.455 ; rd_pointer[4]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.576      ;
; 0.463 ; rd_pointer[0]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; rd_pointer[3]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.585      ;
; 0.466 ; wr_pointer[8]      ; wr_addr_gray_d1[7]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.029      ; 0.619      ;
; 0.466 ; rd_pointer[2]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; rd_pointer[0]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; rd_pointer[3]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.588      ;
; 0.475 ; rd_pointer[5]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.596      ;
; 0.477 ; rd_pointer[1]      ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.598      ;
; 0.478 ; rd_pointer[5]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.599      ;
; 0.480 ; wr_pointer[8]      ; wr_addr_gray_d1[8]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.029      ; 0.633      ;
; 0.485 ; rd_pointer[4]      ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.182      ; 0.771      ;
; 0.493 ; rd_pointer[6]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.614      ;
; 0.497 ; wr_pointer[3]      ; wr_addr_gray_d1[2]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.033      ; 0.654      ;
; 0.504 ; wr_pointer[7]      ; wr_addr_gray_d1[7]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.029      ; 0.657      ;
; 0.518 ; rd_pointer[4]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.639      ;
; 0.521 ; rd_pointer[4]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.642      ;
; 0.528 ; wr_pointer[4]      ; wr_addr_gray_d1[3]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.033      ; 0.685      ;
; 0.529 ; rd_pointer[2]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; rd_pointer[0]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; rd_pointer[3]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.651      ;
; 0.532 ; rd_pointer[2]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; rd_pointer[0]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; rd_pointer[3]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.654      ;
; 0.540 ; rd_pointer[7]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.661      ;
; 0.541 ; rd_pointer[5]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.662      ;
; 0.584 ; rd_pointer[4]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.705      ;
; 0.591 ; wr_pointer[3]      ; wr_addr_gray_d1[3]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.033      ; 0.748      ;
; 0.595 ; rd_pointer[2]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.716      ;
; 0.595 ; rd_pointer[0]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.716      ;
; 0.596 ; rd_pointer[3]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.717      ;
; 0.598 ; rd_pointer[2]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.719      ;
; 0.598 ; rd_pointer[0]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.719      ;
; 0.630 ; rd_pointer[1]      ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.751      ;
; 0.633 ; rd_pointer[1]      ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.754      ;
; 0.635 ; rd_en_r            ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.756      ;
; 0.635 ; rd_en_r            ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.756      ;
; 0.635 ; rd_en_r            ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.756      ;
; 0.635 ; rd_en_r            ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.756      ;
; 0.635 ; rd_en_r            ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.756      ;
; 0.635 ; rd_en_r            ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.756      ;
; 0.635 ; rd_en_r            ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.756      ;
; 0.635 ; rd_en_r            ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.756      ;
; 0.635 ; rd_en_r            ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.756      ;
; 0.642 ; rd_pointer[6]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.763      ;
; 0.661 ; rd_pointer[2]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.782      ;
; 0.661 ; rd_pointer[0]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.782      ;
; 0.667 ; wr_pointer[0]      ; wr_addr_gray_d1[0]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.029      ; 0.820      ;
; 0.671 ; wr_pointer[1]      ; wr_addr_gray_d1[0]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.029      ; 0.824      ;
; 0.680 ; wr_pointer[5]      ; wr_addr_gray_d1[5]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.026      ; 0.830      ;
; 0.696 ; rd_pointer[1]      ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.817      ;
; 0.699 ; rd_pointer[1]      ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.820      ;
; 0.705 ; rd_pointer[6]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.826      ;
; 0.762 ; rd_pointer[1]      ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.883      ;
; 0.765 ; rd_pointer[1]      ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.886      ;
; 0.815 ; wr_pointer[6]      ; wr_addr_gray_d1[6]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.026      ; 0.965      ;
; 0.817 ; wr_pointer[6]      ; wr_addr_gray_d1[5]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.026      ; 0.967      ;
; 0.828 ; rd_pointer[1]      ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.949      ;
; 0.832 ; rd_en_r            ; altsyncram:fifo_rtl_0|altsyncram_0qd1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.182      ; 1.118      ;
; 0.854 ; wr_pointer[7]      ; wr_addr_gray_d1[6]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.026      ; 1.004      ;
; 0.979 ; wr_pointer[4]      ; wr_addr_gray_d1[4]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.033      ; 1.136      ;
; 1.124 ; wr_pointer[5]      ; wr_addr_gray_d1[4]                                                                   ; wr_clk       ; rd_clk      ; 0.000        ; 0.033      ; 1.281      ;
; 1.486 ; wr_addr_gray_d2[5] ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.039      ; 1.609      ;
; 1.486 ; wr_addr_gray_d2[5] ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.039      ; 1.609      ;
; 1.486 ; wr_addr_gray_d2[5] ; rd_pointer[6]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.039      ; 1.609      ;
; 1.486 ; wr_addr_gray_d2[5] ; rd_pointer[1]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.039      ; 1.609      ;
; 1.486 ; wr_addr_gray_d2[5] ; rd_pointer[0]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.039      ; 1.609      ;
; 1.486 ; wr_addr_gray_d2[5] ; rd_pointer[2]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.039      ; 1.609      ;
; 1.486 ; wr_addr_gray_d2[5] ; rd_pointer[3]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.039      ; 1.609      ;
; 1.486 ; wr_addr_gray_d2[5] ; rd_pointer[4]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.039      ; 1.609      ;
; 1.486 ; wr_addr_gray_d2[5] ; rd_pointer[5]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.039      ; 1.609      ;
; 1.494 ; wr_addr_gray_d2[0] ; rd_pointer[7]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 1.615      ;
; 1.494 ; wr_addr_gray_d2[0] ; rd_pointer[8]                                                                        ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 1.615      ;
+-------+--------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 18
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 17.164 ns




+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 3.702 ; 0.162 ; N/A      ; N/A     ; 4.373               ;
;  rd_clk          ; 6.444 ; 0.192 ; N/A      ; N/A     ; 9.376               ;
;  wr_clk          ; 3.702 ; 0.162 ; N/A      ; N/A     ; 4.373               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  rd_clk          ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  wr_clk          ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; full          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; empty         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; wr_clk                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd_clk                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_en                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd_en                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; full          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; empty         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; data_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; full          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; empty         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; data_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; full          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; empty         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; data_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rd_clk     ; rd_clk   ; 322      ; 0        ; 0        ; 0        ;
; wr_clk     ; rd_clk   ; 17       ; 0        ; 0        ; 0        ;
; rd_clk     ; wr_clk   ; 17       ; 0        ; 0        ; 0        ;
; wr_clk     ; wr_clk   ; 387      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rd_clk     ; rd_clk   ; 322      ; 0        ; 0        ; 0        ;
; wr_clk     ; rd_clk   ; 17       ; 0        ; 0        ; 0        ;
; rd_clk     ; wr_clk   ; 17       ; 0        ; 0        ; 0        ;
; wr_clk     ; wr_clk   ; 387      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 28    ; 28   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 44    ; 44   ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; rd_clk ; rd_clk ; Base ; Constrained ;
; wr_clk ; wr_clk ; Base ; Constrained ;
+--------+--------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; data_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_en      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_en      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; data_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; empty       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; full        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; data_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_en      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_en      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; data_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; empty       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; full        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition
    Info: Processing started: Tue Nov 05 14:31:20 2019
Info: Command: quartus_sta Asy_FIFO -c Asy_FIFO
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Asy_FIFO.sdc'
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 3.702
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.702               0.000 wr_clk 
    Info (332119):     6.444               0.000 rd_clk 
Info (332146): Worst-case hold slack is 0.463
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.463               0.000 wr_clk 
    Info (332119):     0.465               0.000 rd_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.663
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.663               0.000 wr_clk 
    Info (332119):     9.681               0.000 rd_clk 
Info (332114): Report Metastability: Found 18 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 18
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 13.600 ns
    Info (332114): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 4.120
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.120               0.000 wr_clk 
    Info (332119):     6.595               0.000 rd_clk 
Info (332146): Worst-case hold slack is 0.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.416               0.000 rd_clk 
    Info (332119):     0.416               0.000 wr_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.670
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.670               0.000 wr_clk 
    Info (332119):     9.688               0.000 rd_clk 
Info (332114): Report Metastability: Found 18 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 18
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 14.018 ns
    Info (332114): 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 7.204
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.204               0.000 wr_clk 
    Info (332119):     8.400               0.000 rd_clk 
Info (332146): Worst-case hold slack is 0.162
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.162               0.000 wr_clk 
    Info (332119):     0.192               0.000 rd_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.373
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.373               0.000 wr_clk 
    Info (332119):     9.376               0.000 rd_clk 
Info (332114): Report Metastability: Found 18 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 18
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 17.164 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4753 megabytes
    Info: Processing ended: Tue Nov 05 14:31:22 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


