# S-MIPS CPU (Central Processing Unit)

**Tipo**: Componente Integrador Superior
**Estado**: ğŸŸ¡ #parcial **52% IMPLEMENTADO**
**UbicaciÃ³n**: `s-mips.circ` â†’ CPU
**Complejidad**: â­â­â­â­â­ MÃ¡xima Complejidad (integra todo el sistema)
**Prioridad**: ğŸ”´ CRÃTICA

## DescripciÃ³n

El CPU es el componente de nivel superior que integra TODOS los elementos del procesador S-MIPS. Contiene tres grandes bloques: Control Unit, Memory Control, y Data Path, coordinando la ejecuciÃ³n completa del ciclo de instrucciÃ³n.

## RazÃ³n por la que esta carpeta existe

La carpeta `02-CPU/` representa el **nivel jerÃ¡rquico superior** del procesador en Logisim. En el archivo `s-mips.circ`, existe un componente llamado "CPU" que contiene dentro:
- Control Unit
- Memory Control
- Data Path

Este archivo documenta cÃ³mo estos tres componentes principales se **integran** y **comunican** entre sÃ­ para formar el procesador completo.

## Arquitectura del CPU

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                          S-MIPS CPU                               â”‚
â”‚                                                                   â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â” â”‚
â”‚  â”‚                    CONTROL UNIT ğŸ”´                          â”‚ â”‚
â”‚  â”‚  â€¢ FSM de 12 estados                                        â”‚ â”‚
â”‚  â”‚  â€¢ Coordina fetch-decode-execute-writeback                  â”‚ â”‚
â”‚  â”‚  â€¢ Genera seÃ±ales de control para Data Path                â”‚ â”‚
â”‚  â”‚  â€¢ Maneja timing del ciclo de instrucciÃ³n                  â”‚ â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜ â”‚
â”‚         â”‚                    â”‚                    â”‚               â”‚
â”‚         â”‚ (seÃ±ales control)  â”‚ (START/END)        â”‚ (OPCODE)      â”‚
â”‚         â†“                    â†“                    â†“               â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”     â”‚
â”‚  â”‚ MEMORY CONTROL  â”‚  â”‚         DATA PATH                  â”‚     â”‚
â”‚  â”‚      ğŸ”´         â”‚  â”‚            ğŸŸ¡                      â”‚     â”‚
â”‚  â”‚                 â”‚  â”‚                                    â”‚     â”‚
â”‚  â”‚ â€¢ State Machine â”‚  â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”     â”‚     â”‚
â”‚  â”‚ â€¢ Address Trans â”‚  â”‚  â”‚  Instruction Register    â”‚     â”‚     â”‚
â”‚  â”‚ â€¢ Endian Conv   â”‚  â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜     â”‚     â”‚
â”‚  â”‚ â€¢ Word Selector â”‚  â”‚              â†“                    â”‚     â”‚
â”‚  â”‚ â€¢ MASK Gen      â”‚  â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”     â”‚     â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜  â”‚  â”‚  Instruction Decoder âœ…  â”‚     â”‚     â”‚
â”‚         â†“             â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜     â”‚     â”‚
â”‚     (hacia RAM)       â”‚     â†“         â†“         â†“         â”‚     â”‚
â”‚                       â”‚  â”Œâ”€â”€â”€â”€â”   â”Œâ”€â”€â”€â”€â”   â”Œâ”€â”€â”€â”€â”€â”€â”      â”‚     â”‚
â”‚                       â”‚  â”‚Reg â”‚   â”‚ALU â”‚   â”‚Branchâ”‚      â”‚     â”‚
â”‚                       â”‚  â”‚Fileâ”‚   â”‚ âœ… â”‚   â”‚Ctrl âœ…â”‚     â”‚     â”‚
â”‚                       â”‚  â”‚ âœ… â”‚   â””â”€â”€â”€â”€â”˜   â””â”€â”€â”€â”€â”€â”€â”˜      â”‚     â”‚
â”‚                       â”‚  â””â”€â”€â”€â”€â”˜                           â”‚     â”‚
â”‚                       â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜     â”‚
â”‚                                                                   â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
            â†“                                       â†‘
            â”‚ (ADDR, DATA_WRITE, R/W, CS)          â”‚ (DATA_READ)
            â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                            RAM (externo)
```

## Interfaz Externa del CPU

### Entradas desde S-MIPS Board

| Puerto | Ancho | Fuente | DescripciÃ³n |
|--------|-------|--------|-------------|
| `CLK` | 1 bit | Sistema | Reloj del sistema (todos los componentes) |
| `RESET` | 1 bit | Sistema | Reset global del CPU |
| `RAM_DATA_IN` | 128 bits | RAM | Bloque de 4 words leÃ­do de RAM (O0-O3) |
| `RT` | N bits | RAM | Read Time - ciclos de lectura |
| `WT` | N bits | RAM | Write Time - ciclos de escritura |

### Salidas hacia S-MIPS Board

| Puerto | Ancho | Destino | DescripciÃ³n |
|--------|-------|---------|-------------|
| `RAM_ADDR` | 16 bits | RAM | DirecciÃ³n de bloque en RAM |
| `RAM_CS` | 1 bit | RAM | Chip Select (activar RAM) |
| `RAM_RW` | 1 bit | RAM | Read/Write (0=read, 1=write) |
| `RAM_DATA_OUT` | 128 bits | RAM | Bloque a escribir (I0-I3) |
| `RAM_MASK` | 4 bits | RAM | MÃ¡scara de bancos activos |
| `TTY_OUT` | 7 bits | Terminal | Output para instrucciÃ³n TTY |
| `KBD_IN` | 8 bits | Teclado | Input de teclado |
| `HALT` | 1 bit | Sistema | SeÃ±al de detenciÃ³n |

## Tres Bloques Principales

### 1. [[Control Unit]] - El Cerebro ğŸ”´

**UbicaciÃ³n**: `s-mips.circ` â†’ CPU â†’ Control Unit

**FunciÃ³n**: Orquestar todo el ciclo de instrucciÃ³n mediante un FSM.

**Estados**:
```
IDLE â†’ START_FETCH â†’ WAIT_INST_READ â†’ LOAD_INST â†’
DECODE â†’ EXECUTE â†’ CHECK_MEM â†’ WAIT_MEM_READ â†’
WAIT_MEM_WRITE â†’ WRITEBACK â†’ UPDATE_PC â†’ HALT
```

**SeÃ±ales que genera**:
- `LOAD_INST`: Cargar instrucciÃ³n en IR
- `REG_WRITE`: Escribir en Register File
- `MEM_READ`, `MEM_WRITE`: Operaciones de memoria
- `ALU_SRC`, `REG_DST`, `MEM_TO_REG`: Control de multiplexores
- `MC_START`: Iniciar Memory Control
- `BRANCH`, `JUMP`: Control de flujo

**SeÃ±ales que recibe**:
- `OPCODE`, `FUNCT`: Para decidir quÃ© hacer
- `MC_END`: Memory Control completÃ³ operaciÃ³n
- `ZERO`, `NEGATIVE`: Flags de ALU para branches

**Estado**: ğŸ”´ **NO IMPLEMENTADO** (bloqueante crÃ­tico)

**Archivo**: [[Control Unit]]

---

### 2. [[Memory Control]] - Interfaz con RAM ğŸ”´

**UbicaciÃ³n**: `s-mips.circ` â†’ CPU â†’ Memory Control

**FunciÃ³n**: Manejar el acceso asÃ­ncrono a RAM con timing correcto.

**Subcomponentes**:

1. **Memory State Machine**:
   - IDLE â†’ LOAD_ADDR â†’ WAIT_CYCLE â†’ COMPLETE
   - Cuenta RT/WT cycles

2. **Address Translator**:
   - 32-bit byte address â†’ 16-bit block address
   - `block_addr = ADDRESS[19:4]`
   - `word_offset = ADDRESS[3:2]`

3. **Little-Endian Converter**:
   - CPU (little-endian) â†” RAM (big-endian)
   - Bit-reverse: swap bit 0â†”31, 1â†”30, ..., 15â†”16

4. **Word Selector**:
   - Seleccionar palabra correcta de bloque (4 words)
   - Basado en word_offset [3:2]

5. **MASK Generator**:
   - Generar mÃ¡scara de 4 bits para bancos
   - 1 bit por banco (Bank0-Bank3)

**SeÃ±ales de control**:
- `MC_START`: Iniciar operaciÃ³n
- `MC_RW`: Read (0) o Write (1)
- `MC_ADDRESS`: DirecciÃ³n de 32 bits
- `MC_END`: OperaciÃ³n completada

**Estado**: ğŸ”´ **NO IMPLEMENTADO** (bloqueante)

**Archivo**: [[Memory Control]]

---

### 3. [[Data Path]] - Procesamiento de Datos ğŸŸ¡

**UbicaciÃ³n**: `s-mips.circ` â†’ CPU â†’ Data Path

**FunciÃ³n**: Ejecutar las operaciones sobre los datos.

**Subcomponentes**:
- âœ… [[Instruction Register]] - Almacenar instrucciÃ³n actual
- âœ… [[Instruction Decoder]] - Decodificar 40+ instrucciones
- âœ… [[Register File]] - 32 registros + Hi/Lo
- âœ… [[ALU]] - Operaciones aritmÃ©ticas/lÃ³gicas
- âœ… [[Branch Control]] - CÃ¡lculo de PC
- âœ… [[Program Counter]] - Contador de programa
- ğŸ”´ [[Random Generator]] - LFSR para RND
- âœ… [[MUX Writeback]] - SelecciÃ³n de dato a escribir
- âœ… MUX ALU_B, MUX Rd/Rt
- âœ… Sign/Zero Extenders

**Estado**: ğŸŸ¡ **90% IMPLEMENTADO** (solo falta Random Generator)

**Archivo**: [[Data Path]]

---

## Flujo de EjecuciÃ³n del CPU

### Ciclo Completo de una InstrucciÃ³n ADD

```
Ciclo 1-N: FETCH
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Control Unit (START_FETCH)                      â”‚
â”‚   â†’ Activa MC_START                             â”‚
â”‚                                                 â”‚
â”‚ Memory Control                                  â”‚
â”‚   â†’ Traduce PC a block address                  â”‚
â”‚   â†’ EnvÃ­a RAM_ADDR, RAM_CS=1, RAM_RW=0         â”‚
â”‚   â†’ Espera RT cycles                            â”‚
â”‚                                                 â”‚
â”‚ RAM                                             â”‚
â”‚   â†’ Lee bloque (4 words)                        â”‚
â”‚   â†’ Devuelve en RAM_DATA_IN                     â”‚
â”‚                                                 â”‚
â”‚ Memory Control                                  â”‚
â”‚   â†’ Convierte big-endian â†’ little-endian        â”‚
â”‚   â†’ Selecciona palabra correcta                 â”‚
â”‚   â†’ Activa MC_END                               â”‚
â”‚                                                 â”‚
â”‚ Control Unit (WAIT_INST_READ)                   â”‚
â”‚   â†’ Detecta MC_END                              â”‚
â”‚   â†’ Pasa a LOAD_INST                            â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

Ciclo N+1: DECODE
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Control Unit (LOAD_INST)                        â”‚
â”‚   â†’ Activa LOAD_INST = 1                        â”‚
â”‚                                                 â”‚
â”‚ Data Path - Instruction Register                â”‚
â”‚   â†’ Carga instrucciÃ³n: 0x00221820              â”‚
â”‚                                                 â”‚
â”‚ Control Unit (DECODE)                           â”‚
â”‚   â†’ Lee OPCODE = 0x00                           â”‚
â”‚                                                 â”‚
â”‚ Data Path - Instruction Decoder                 â”‚
â”‚   â†’ Extrae: opcode=0, rs=1, rt=2, rd=3, funct=0x20â”‚
â”‚   â†’ Genera: ALU_OP=ADD, REG_WRITE=1, REG_DST=1 â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

Ciclo N+2: EXECUTE
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Control Unit (EXECUTE)                          â”‚
â”‚   â†’ Mantiene seÃ±ales de control activas         â”‚
â”‚                                                 â”‚
â”‚ Data Path - Register File                       â”‚
â”‚   â†’ READ_REG_1 = 1 â†’ READ_DATA_1 = R1 = 10     â”‚
â”‚   â†’ READ_REG_2 = 2 â†’ READ_DATA_2 = R2 = 20     â”‚
â”‚                                                 â”‚
â”‚ Data Path - MUX ALU_B                           â”‚
â”‚   â†’ ALU_SRC=0 â†’ selecciona R2                   â”‚
â”‚                                                 â”‚
â”‚ Data Path - ALU                                 â”‚
â”‚   â†’ A = 10, B = 20, ALU_OP = ADD                â”‚
â”‚   â†’ RESULT = 30                                 â”‚
â”‚   â†’ ZERO = 0, NEGATIVE = 0                      â”‚
â”‚                                                 â”‚
â”‚ Data Path - Branch Control                      â”‚
â”‚   â†’ PC_NEXT = PC + 4 (secuencial)               â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

Ciclo N+3: CHECK_MEM
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Control Unit (CHECK_MEM)                        â”‚
â”‚   â†’ ADD no requiere memoria                     â”‚
â”‚   â†’ Salta directamente a WRITEBACK              â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

Ciclo N+4: WRITEBACK
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Control Unit (WRITEBACK)                        â”‚
â”‚   â†’ Activa REG_WRITE = 1                        â”‚
â”‚                                                 â”‚
â”‚ Data Path - MUX Rd/Rt                           â”‚
â”‚   â†’ REG_DST=1 â†’ WRITE_REG = 3 (Rd)             â”‚
â”‚                                                 â”‚
â”‚ Data Path - MUX Writeback                       â”‚
â”‚   â†’ Selecciona ALU_RESULT = 30                  â”‚
â”‚                                                 â”‚
â”‚ Data Path - Register File                       â”‚
â”‚   â†’ R3 â† 30                                     â”‚
â”‚                                                 â”‚
â”‚ Control Unit (UPDATE_PC)                        â”‚
â”‚   â†’ PC â† PC_NEXT = PC + 4                       â”‚
â”‚   â†’ Vuelve a IDLE                               â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

Total: RT + 4 cycles (sin cachÃ©)
```

### Ciclo con Instruction Cache (Cuando se implemente)

```
Ciclo 1: FETCH (con I-Cache)
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Control Unit (START_FETCH)                      â”‚
â”‚   â†’ Activa I_CACHE_FETCH_REQ                    â”‚
â”‚                                                 â”‚
â”‚ Instruction Cache                               â”‚
â”‚   â†’ Verifica hit/miss                           â”‚
â”‚                                                 â”‚
â”‚   CASO HIT (80% del tiempo):                    â”‚
â”‚   â†’ I_CACHE_READY = 1 (mismo ciclo)             â”‚
â”‚   â†’ InstrucciÃ³n disponible                      â”‚
â”‚                                                 â”‚
â”‚   CASO MISS (20% del tiempo):                   â”‚
â”‚   â†’ Solicita a Memory Control                   â”‚
â”‚   â†’ Memory Control â†’ RAM (RT cycles)            â”‚
â”‚   â†’ Carga bloque en cachÃ©                       â”‚
â”‚   â†’ I_CACHE_READY = 1 despuÃ©s de RT cycles      â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

Total con hit: 1 + 3 cycles = 4 cycles
Total con miss: RT + 4 cycles
Promedio con 80% hit: 0.8Ã—4 + 0.2Ã—(RT+4) â‰ˆ 5 cycles (si RT=10)
Mejora: ~3x mÃ¡s rÃ¡pido
```

## SeÃ±ales Internas entre Bloques

### Control Unit â†’ Data Path

| SeÃ±al | DescripciÃ³n |
|-------|-------------|
| `LOAD_INST` | Cargar instrucciÃ³n en IR |
| `REG_WRITE` | Escribir en Register File |
| `REG_DST` | Seleccionar Rd o Rt como destino |
| `ALU_SRC` | Seleccionar Rt o Immediate para ALU |
| `MEM_TO_REG` | Seleccionar ALU o Memory para writeback |
| `BRANCH` | InstrucciÃ³n es branch |
| `JUMP` | InstrucciÃ³n es jump |

### Data Path â†’ Control Unit

| SeÃ±al | DescripciÃ³n |
|-------|-------------|
| `OPCODE[5:0]` | CÃ³digo de operaciÃ³n |
| `FUNCT[5:0]` | Function code (R-type) |
| `ZERO` | Flag: resultado ALU = 0 |
| `NEGATIVE` | Flag: resultado ALU < 0 |

### Control Unit â†’ Memory Control

| SeÃ±al | DescripciÃ³n |
|-------|-------------|
| `MC_START` | Iniciar operaciÃ³n de memoria |
| `MC_RW` | Read (0) o Write (1) |

### Memory Control â†’ Control Unit

| SeÃ±al | DescripciÃ³n |
|-------|-------------|
| `MC_END` | OperaciÃ³n completada |

### Data Path â†’ Memory Control

| SeÃ±al | DescripciÃ³n |
|-------|-------------|
| `PC` | Program Counter (para fetch) |
| `ADDRESS` | DirecciÃ³n calculada (LW/SW) |
| `WRITE_DATA` | Dato a escribir (SW) |

### Memory Control â†’ Data Path

| SeÃ±al | DescripciÃ³n |
|-------|-------------|
| `INSTRUCTION` | InstrucciÃ³n leÃ­da |
| `MEMORY_DATA` | Dato leÃ­do (LW) |

## IntegraciÃ³n con Cache (Cuando se implemente)

### Sin CachÃ© (Estado actual)

```
Control Unit â†’ Memory Control â†’ RAM
Data Path â†’ Memory Control â†’ RAM
```

Todas las operaciones de memoria van directo a Memory Control.

### Con Instruction Cache

```
Control Unit â†’ Instruction Cache â†’ Memory Control â†’ RAM
                    â†“ (on hit)
               InstrucciÃ³n (1 cycle)

Data Path â†’ Memory Control â†’ RAM (LW/SW sin cachÃ© aÃºn)
```

ModificaciÃ³n en Control Unit:
- Reemplazar `MC_START` por `I_CACHE_FETCH_REQ`
- Esperar `I_CACHE_READY` en vez de `MC_END`

### Con Ambas CachÃ©s

```
Control Unit â†’ Instruction Cache â†’ Memory Control â†’ RAM
                    â†“ (on hit)
               InstrucciÃ³n (1 cycle)

Data Path â†’ Data Cache â†’ Memory Control â†’ RAM
               â†“ (on hit)
           Dato (1 cycle)
```

ModificaciÃ³n en Control Unit:
- Agregar seÃ±ales `D_CACHE_READ_REQ`, `D_CACHE_WRITE_REQ`
- Esperar `D_CACHE_READY` para LW/SW

## Estado de ImplementaciÃ³n del CPU

### Componentes Implementados (11/21)

```
CPU
â”œâ”€â”€ Control Unit         ğŸ”´ NO IMPLEMENTADO (0%)
â”œâ”€â”€ Memory Control       ğŸ”´ NO IMPLEMENTADO (0%)
â”‚   â”œâ”€â”€ State Machine    ğŸ”´
â”‚   â”œâ”€â”€ Address Trans    ğŸ”´
â”‚   â”œâ”€â”€ Endian Conv      ğŸ”´
â”‚   â”œâ”€â”€ Word Selector    ğŸ”´
â”‚   â””â”€â”€ MASK Generator   ğŸ”´
â””â”€â”€ Data Path            ğŸŸ¡ PARCIAL (90%)
    â”œâ”€â”€ IR               âœ… IMPLEMENTADO
    â”œâ”€â”€ Decoder          âœ… IMPLEMENTADO (40+ inst)
    â”œâ”€â”€ Register File    âœ… IMPLEMENTADO (32+Hi/Lo)
    â”œâ”€â”€ ALU              âœ… IMPLEMENTADO (40+ ops)
    â”œâ”€â”€ Branch Control   âœ… IMPLEMENTADO
    â”œâ”€â”€ PC               âœ… IMPLEMENTADO
    â”œâ”€â”€ Random Gen       ğŸ”´ NO IMPLEMENTADO
    â”œâ”€â”€ MUX Writeback    âœ… IMPLEMENTADO
    â”œâ”€â”€ MUX ALU_B        âœ… IMPLEMENTADO
    â”œâ”€â”€ MUX Rd/Rt        âœ… IMPLEMENTADO
    â””â”€â”€ Extenders        âœ… IMPLEMENTADO
```

### Progreso Total

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ CPU S-MIPS                                          â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚ â–ˆâ–ˆâ–ˆâ–ˆâ–ˆâ–ˆâ–ˆâ–ˆâ–ˆâ–ˆâ–ˆâ–ˆâ–‘â–‘â–‘â–‘â–‘â–‘â–‘â–‘â–‘â–‘â–‘â–‘â–‘â–‘ 52%                     â”‚
â”‚                                                     â”‚
â”‚ âœ… Implementado:     11/21 componentes             â”‚
â”‚ ğŸ”´ Faltante:         10/21 componentes             â”‚
â”‚                                                     â”‚
â”‚ FUNCIONALIDAD:       âŒ NO FUNCIONA                â”‚
â”‚ RazÃ³n:              Falta Control Unit + MC         â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

## Timing del CPU

### Sin CachÃ©

```
InstrucciÃ³n tÃ­pica (ADD):
    FETCH:      RT cycles (leer de RAM)
    DECODE:     1 cycle
    EXECUTE:    1 cycle
    WRITEBACK:  1 cycle
    Total:      RT + 3 cycles

LW:
    FETCH:      RT cycles
    DECODE:     1 cycle
    EXECUTE:    1 cycle (calc address)
    MEMORY:     RT cycles (leer dato)
    WRITEBACK:  1 cycle
    Total:      2Ã—RT + 4 cycles
```

### Con Instruction Cache (80% hit rate)

```
InstrucciÃ³n tÃ­pica (ADD):
    FETCH (hit):    1 cycle
    FETCH (miss):   RT+1 cycles
    Promedio:       0.8Ã—1 + 0.2Ã—(RT+1) â‰ˆ 3 cycles (si RT=10)

    DECODE:         1 cycle
    EXECUTE:        1 cycle
    WRITEBACK:      1 cycle
    Total promedio: 6 cycles

Mejora: RT+3 â†’ 6 cycles (si RT=10: 13 â†’ 6, ~2x mÃ¡s rÃ¡pido)
```

### Con Ambas CachÃ©s (80% hit rate)

```
LW:
    FETCH (hit):    1 cycle
    DECODE:         1 cycle
    EXECUTE:        1 cycle
    MEMORY (hit):   1 cycle
    WRITEBACK:      1 cycle
    Total:          5 cycles

Vs sin cachÃ©:       2Ã—RT + 4 cycles = 24 cycles (si RT=10)
Mejora:             ~5x mÃ¡s rÃ¡pido
```

## VerificaciÃ³n del CPU

### Tests de IntegraciÃ³n

1. **Test bÃ¡sico - ADD**:
   ```assembly
   ADDI R1, R0, 10
   ADDI R2, R0, 20
   ADD R3, R1, R2
   TTY R3
   #prints 30
   ```
   Verifica: Fetch, Decode, Execute, Writeback

2. **Test memoria - LW/SW**:
   ```assembly
   ADDI R1, R0, 100
   SW R1, 0(R2)
   LW R3, 0(R2)
   TTY R3
   #prints 100
   ```
   Verifica: Memory Control funcionando

3. **Test branch - BEQ**:
   ```assembly
   ADDI R1, R0, 10
   ADDI R2, R0, 10
   BEQ R1, R2, skip
   ADDI R3, R0, 1
   skip:
   ADDI R4, R0, 2
   TTY R4
   #prints 2
   ```
   Verifica: Branch Control, flags ALU

## Problemas Conocidos

**Estado actual**: âŒ **CPU NO FUNCIONA**

**Bloqueantes crÃ­ticos**:
1. ğŸš¨ğŸš¨ğŸš¨ Control Unit no existe â†’ No hay ciclo de instrucciÃ³n
2. ğŸš¨ğŸš¨ Memory Control no existe â†’ No hay acceso a memoria
3. ğŸ”´ Random Generator falta â†’ InstrucciÃ³n RND no funciona

**Impacto**: Imposible ejecutar ningÃºn programa.

## Plan de ImplementaciÃ³n

### Fase 1: Hacer Funcionar el CPU (Semanas 1-2)

1. **Control Unit** (7-10 dÃ­as)
   - Implementar FSM de 12 estados
   - Conectar con Data Path y Memory Control

2. **Memory Control** (5-6 dÃ­as)
   - Implementar 5 subcomponentes
   - Conectar con RAM

3. **Random Generator** (2-3 horas)
   - LFSR de 32 bits
   - Conectar con Data Path

4. **Testing** (2 dÃ­as)
   - Tests bÃ¡sicos (ADD, LW, BEQ)

**Resultado**: CPU funcional (lento, sin cachÃ©)

### Fase 2: Optimizar con CachÃ© (Semanas 3-4)

5. **Instruction Cache** (7-10 dÃ­as)
6. **Data Cache** (5-7 dÃ­as, opcional)

**Resultado**: CPU rÃ¡pido, nota â‰¥ 5

## Referencias

- [[Control Unit]] - FSM principal del CPU
- [[Memory Control]] - Interfaz con RAM
- [[Data Path]] - Procesamiento de datos
- [[S-MIPS Complete Architecture]] - Arquitectura del sistema
- DocumentaciÃ³n: `s-mips.pdf` - EspecificaciÃ³n completa
- CÃ³digo: `s-mips.circ` â†’ CPU

---
**Ãšltima actualizaciÃ³n**: 2025-12-09
**Estado**: ğŸŸ¡ 52% IMPLEMENTADO
**Bloqueante**: Control Unit y Memory Control
**Prioridad**: ğŸš¨ğŸš¨ğŸš¨ MÃXIMA
