{
    // ===========================================
    // 核心插件配置 (Verilog-HDL/SystemVerilog)
    // ===========================================
    // 1. 指定语法检查工具为 Icarus Verilog
    // 前提：你已经安装了 iverilog 并配置了环境变量
    "verilog.linting.linter": "iverilog",
    // 2. 告诉 iverilog 使用 SystemVerilog 2012 标准
    // 如果不加这行，使用 logic, always_ff 等新语法时会报错
    "verilog.linting.iverilog.arguments": "-g2012 -Y.sv -I AES_UART/aescore/rtl/common -I AES_UART/aescore/rtl/cipher -I AES_UART/aescore/rtl/invcipher -I AES_UART/axilregs/rtl -I AES_UART/fifo/rtl -I AES_UART/uart/rtl -I AES_UART/port -y AES_UART/aescore/rtl/common -y AES_UART/aescore/rtl/cipher -y AES_UART/aescore/rtl/invcipher -y AES_UART/axilregs/rtl -y AES_UART/fifo/rtl -y AES_UART/uart/rtl -y AES_UART/port",
    // ===========================================
    // 文件关联配置
    // ===========================================
    // 强制将 .v 文件识别为 SystemVerilog，方便统一高亮和检查
    "files.associations": {
        "*.v": "systemverilog",
        "*.sv": "systemverilog",
        "*.vh": "systemverilog"
    },
    // ===========================================
    // 编辑器体验优化
    // ===========================================
    // 保存文件时自动格式化代码 (需要 Verilog-Format 插件)
    "editor.formatOnSave": true,
    // 启用括号颜色对，防止括号嵌套多时看花眼
    "editor.bracketPairColorization.enabled": true,
    // 推荐字体：Consolas (Windows自带且对齐效果好)
    "editor.fontFamily": "Consolas, 'Courier New', monospace",
    // 设置制表符缩进为 4 个空格 (FPGA 代码通常层级较深，也可以设为 2)
    "editor.tabSize": 4,
    // 禁止自动推测缩进，强制使用上面的设置
    "editor.detectIndentation": false,
    "editor.guides.indentation": true
}