 II
載子在 NOI 氮化矽記憶元件中分佈與傳輸之研究(I)  
“Charge Distribution and Transportation in NOI Nitride Memory Devices (I)” 
計畫編號：NSC96-2221-E-033-058 
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日 
主持人：中原大學 鄭湘原電子工程學系副教授 
中文摘要： 
NOI 元件為電荷捕陷式之非揮發性記憶
體，係以兩側壁作為位元儲存之區域。近來於
實驗中發現利用較小偏壓對元件進行寫入，該
元件之導通電流將呈現具高靈敏度之步階變
化，觀測其導通電流的變化，可分析注入電荷
數量對臨限電壓的影響，並探討單電子/電洞於
NOI 元件中的傳輸現象，進一步計算注入之電
荷數量，藉由以上之實驗結果判斷此元件是否
具有成為單電子元件及多位元儲存記憶體之潛
力。另一方面，資料流失為記憶體元件的可靠
度問題中最主要的問題之一，對單電子元件而
言，資料流失的問題更顯得格外重要，由於元
件經由高溫烘烤下會加速資料流失速度，故在
此次計畫之實驗中將探討 NOI 元件中資料流失
與溫度間之關連性。 
 
關鍵詞：非揮發性記憶體，單電子 
 
Abstract： 
NOI device is a charge trapped non-volatile 
memory device, utilizing SiN spacers as charge 
trapped media. Recently, the read current of the 
NOI device with high sensitive step amplitude 
variation due to the smaller programming bias is 
observed during experiment. The relationship 
between the injecting charge and threshold voltage 
will be analyzed by read current variation. The 
transmission of single electron/hole in the NOI 
device will be investigated. The device has the 
potential to become a single electron device or 
multi-bit memory device if the amount of the 
injected charge could be confirmed. Furthermore,  
data retention is the key issue for NOI device 
reliability. Charge loss can be accelerated as the 
NOI device is baked at high temperature ambient. 
Therefore the correlation between data loss and 
temperature will also be investigated.  
 
Keywords: Non-volatile memory, single electron 
 
 2
三、實驗方法與步驟 
(1). NOI Flash Memory Pattern之設計與晶
片下線: 
本計畫中採用標準 0.25μm 製程作為
pattern 設計與晶片下線之依據及主軸。依據
實驗需求之考量設計出 NOI、NMOS 此二種
不同型態之元件，此二種元件於 layout 中其
寬/長(W/L)設計為 0.58 / 0.25μm。此二種元件
之設計概論分述如下。NOI 元件(其元件剖面
圖與 layout 示意圖，如圖 2 (a)、(b)所示)不同
於標準 MOS 元件之處在於 NOI 元件為源極
與汲極兩端皆沒有輕摻雜 (LDD implant)，
NOI 元件可作為一兩位元非揮發性記憶體元
件，其主要原因閘極兩側氮化矽間隙壁
（Si3N4 Spacer）於通道上方之區域可用於儲
存電荷。圖 3 (a)、(b)為一標準 NMOS 之剖面
圖與 layout 示意圖。 
  
(a)           
 
(b) 
圖 2: (a) NOI 元件之結構剖面圖                            
(b) NOI 元件 layout 示意圖 
 
   
(a)           
 
(b) 
圖 3: (a) NMOS 元件之結構剖面圖 
(b) NMOS 元件 layout 示意圖 
 
本計畫將利用以上元件之特性進行單電
子注入之研究與探討。首先將利用 NMOS 作
為基本參照元件，觀察與比較 NMOS 以及
NOI 元件經過相同偏壓之操作下其電流與臨
限電壓值所改變之情況。當電子注入 NOI 元
件中兩側氮化矽間隙壁不僅造成臨限電壓的
飄移，同時伴隨著通道電流的變化。以 NMOS
通道電流之變化量作為一參考值，探討在
NOI 元件通道電流變化下所相對應注入於兩
側氮化矽間隙壁之電子的數量。利用 NMOS, 
NOI 此二種元件之特性藉此分析單電子注入
間隙壁的分佈與數量。 
 (2). 改善實驗量測系統以降低量測系統雜
訊: 
於單電子實驗進行初期本實驗室主要儀
器架構設計如圖 4 所示，由於量測雜訊過高
無法清楚辨識及釐清電流的步階變化造成實
驗結果難以辨別 (如圖 5 所示)。 
 4
實驗儀器架構，期待在排除背景雜訊的影響
後，根據熱載子模型的注入機率，研究不同
偏壓下電子注入之結果，並進一步尋找合適
的單電子注入偏壓條件。 
 (3) 觀察單電子進入 NOI 元件之情況及分
析注入之電荷數目: 
由於 NOI 元件是利用通道熱電子注入
(CHEI)側壁區[1]，造成元件臨限電壓上升為
寫入機制；利用帶對帶穿遂(BTBT)引發熱電
洞注入(HHEI)[2][3]，使臨限電壓下降為抹除
機制。在本次單電子實驗中使用新設計後之
實驗儀器架構，在閘極與源極端使用
HP4156C 分別送出電壓為 4.5V 與 4.2V，且
脈波寬度為 500 us 的脈波，並使用 HP4156C
觀察汲極端電流的變化，在每次電子寫入後
取樣 50 次，每次取樣時間為 2ms，其實驗示
意圖如圖 8 所示。 
N+ N+
SMU-1
SMU-2
SMU-3
SMU-4
圖 8: 單電子實驗示意圖 
單電子在元件進出的情形可以藉由元件
導通電流之步階變化來觀察。單電子注入氮
化矽之兩側壁儲存區域時，導通電流將因儲
存電子的影響而變小，如圖 9 所示。當第 n
個電子注入後，導通電流將略小於第 n-1 個
電子注入時的導通電流，因而造成一個向下
的步階變化，藉由計算向下步階變化的次
數，可以推測其電子注入的數目。 
 
(a) 
 
(b) 
圖 9: (a) 電子注入導通電流的步階變化，(b) 
電子注入所造成的向下步階變化。 
如圖 9（b）所示，導通電流有可能因為
雜訊或量測誤差而產生的步階變化，因此為
了釐清是否為量測誤差，故定義大於 3 倍標
準差之訊號為有效訊號，其餘則判定為雜
訊，為了進一步驗證實驗的準確性，則利用
下列三種方法進行實驗結果的檢驗及校正。 
一、 臨限電壓變化計算： 
當電子注入氮化矽之兩側壁儲存區域
時，臨限電壓因為儲存電子之影響而變大，
其臨限電壓變化可由下面的公式所表示[4]： 
q
Cn
V frTH
⋅=Δ  
其中 Cfr 是由閘極邊緣到汲極接面的邊
緣電容（fringing capacitance），在此次的 NOI
元件中 Cfr大約等於 3.12e-17F [8]，其臨限電
壓與注入電子數目的關係如圖 9 所示。由圖
10 可以推算出 10 個電子注入可造成約 50m
的臨限電壓值的變化。 
ID
(n-1) electron (n) electron (n-1) electron (n-1) electron
Programming times Programming times
> 3σ < 3σ
N-1個電子 N個電子 N-1個電子 N-1個電子
2.50E-08
3.00E-08
3.50E-08
4.00E-08
4.50E-08
5.00E-08
0 5 10 15 20 25 30 35 40 45 50
Program Times  (N)
I D
 (A
)
電子注入
I D
 (A
)
 6
Measure
0.7V
VDP
Program Program
Measure Measure
VGP
0.1V
VS
VS
VD
 
圖 13: 實驗流程 
單電洞在元件進出所造成之影響與單電
子相似，皆可藉由元件導通電流之步階變化
來觀察。單電洞注入氮化矽之兩側壁儲存區
域時，導通電流將因儲存電洞的影響而變
大。如圖 14 所示，當第 n 個電洞注入後，導
通電流將略大於第 n-1 個電子注入時的導通
電流，因而造成一個向上的步階變化，藉由
計算向上步階變化的次數，可以推測其電洞
注入的數目。 
0 5 10 15 20 25 30 35 40 45 50
0.0
2.0x10-9
4.0x10-9
6.0x10-9
8.0x10-9
1.0x10-8
1.2x10-8
1.4x10-8
1.6x10-8
1.8x10-8
 
ID
(A
)
Program time(N)
電洞注入
圖 14: 電洞注入導通電流的步階變化 
 
 在計算方面為了釐清是否為量測誤差
與進一步驗證實驗的準確性，利用與單電子
一樣的方法進行實驗結果的檢驗及校正。 
一、 臨限電壓變化計算 
二、 汲極電流變化驗證 
三、 電荷模擬 
 (5). 置於不同溫度下量測，觀測電流ΔId
變化之情況: 
為進一步探討 NOI 元件之可靠度分析，
將觀察寫入狀態之元件置於高溫時，電流隨
時間變化情況，藉以瞭解溫度於資料保存之
可靠度影響及對 NOI 元件之衝擊，本次實驗
將寫入狀態的 NOI 元件放置於三種不同溫度 
85℃、150℃、250℃下觀測其臨限電壓的變
化，如圖 15。在圖 15 中發現在 250℃中，臨
限電壓的下降約為 500mV，遠大於在 85℃中
其臨限電壓的變化。在此實驗中發現溫度的
提昇，將使電子獲得更多的能量以跨越氧化
層能障，導致電荷流失的速度隨著溫度上升
而增加。 
100 101 102 103 104 105
-0.6
-0.5
-0.4
-0.3
-0.2
-0.1
0.0
0.1
 
S
hi
ft 
V
th
(V
)
Time(s)
 85oC
 1 50oC
 2 50oC
圖 15: NOI 元件在不同溫度下電荷流
失的情形 
四、結果與討論 
本次計畫為了進一步觀察單電子進入
NOI 元件的現象，同時為驗證合適的偏壓條
件，採用電性模擬工具( Tsuprem4 and Medici )
模擬 NOI 元件，在不同偏壓下發現電子注
入量與汲極電流變化，並利用 Lucky electron 
model 與不同的偏壓條件分析單電子注入機
率。 
在熱電子注入中，我們利用 Lucky 
electron model 來計算注入電子的機率，公式
定義如下[7] [8]: 
( )
tot eq 1 eq 2 eq 3
r
ox oxx
r x ox
eq 2eq 1 eq 3
1P P P P
q/ 16 EE1 y0.25 exp exp exp
E
− − −
−− −
= ⋅ ⋅ ⋅λ
⎡ ⎛ πε⎡ ⎤⎛ ⎞⎛ ⎞ ⎡ ⎤⋅ λ Φ ⎛ ⎞ ⎢ ⎜= ⋅ − ⋅ − ⋅ −⎢ ⎥⎜ ⎟⎜ ⎟ ⎜ ⎟⎢ ⎥ ⎢ ⎜λ Φ ⋅λ λ λ⎝ ⎠⎢ ⎥ ⎣ ⎦⎝ ⎠ ⎝ ⎠⎣ ⎦ ⎝⎣
 
而 P1 為電子受到橫向電場的加速並且
得到能量 Φ 的機率，P2 所計算的機率是 P1
所加速的電子在無失去能量下，方向改變至
 8
 
(a) 
 
 
(b) 
圖 19: (a) 帶對帶穿遂引發熱電洞注入
示意圖(b) 熱電洞注入機率能帶
示意圖 
 
模擬在不同閘極與汲極電壓下電場的變
化，如圖 19(a)、(b)。再由 Lucky electron model
計算可知在帶對帶穿遂引發熱電洞注入中橫
向電場的大小影響電洞產生的機率，垂直電
場的大小影響電洞注入氮化矽的機率，藉由
模擬與 Lucky electron model 所推出來的寫入
條件來找尋最適合的單電洞注入偏壓。 
0.3 0.4 0.5 0.6 0.7
0.0
2.0x105
4.0x105
6.0x105
8.0x105
1.0x106
1.2x106
1.4x106
1.6x106
DrainGateSource
 
E
(V
/c
m
)
X(um)
 Vg =-4 ,Vd =6
 Vg =-4 ,Vd =6.3
 Vg =-4 ,Vd =6.5
Channel Field
(a) 
0.3 0.4 0.5 0.6 0.7
0
1x106
2x106
3x106
4x106
5x106
6x106
7x106
8x106
Drain
Gate
Source
 
E
(V
/c
m
)
X(um)
 Vg =-3.7, Vd=6.3 
 Vg =-4   , Vd=6.3 
 Vg =-4.3, Vd=6.3 
Oxide Field
 (b) 
圖 20: (a)固定閘極電壓，不同汲極電壓
下的橫向電場變化 (b)固定汲極
電壓，不同閘極電壓下的垂直電
場變化 
 
藉由上述模擬與理論，求得當單電子寫入
條件（Vg, Vd）= (4.5,4.2)，單電洞寫入條件
（Vg, Vd）= (-4,6.3)時，其單電子、電洞注
入現象最為明顯，且利用以上三種方法計算
出電子、電洞數量最為相近，如表一。 
 
