TimeQuest Timing Analyzer report for spi
Tue Mar 26 13:57:16 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'sclk'
 12. Slow 1200mV 85C Model Setup: 'rx_req'
 13. Slow 1200mV 85C Model Hold: 'rx_req'
 14. Slow 1200mV 85C Model Hold: 'sclk'
 15. Slow 1200mV 85C Model Recovery: 'sclk'
 16. Slow 1200mV 85C Model Recovery: 'rx_req'
 17. Slow 1200mV 85C Model Recovery: 'reset_n'
 18. Slow 1200mV 85C Model Removal: 'reset_n'
 19. Slow 1200mV 85C Model Removal: 'rx_req'
 20. Slow 1200mV 85C Model Removal: 'sclk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'reset_n'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Slow 1200mV 85C Model Metastability Report
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'sclk'
 42. Slow 1200mV 0C Model Setup: 'rx_req'
 43. Slow 1200mV 0C Model Hold: 'rx_req'
 44. Slow 1200mV 0C Model Hold: 'sclk'
 45. Slow 1200mV 0C Model Recovery: 'sclk'
 46. Slow 1200mV 0C Model Recovery: 'rx_req'
 47. Slow 1200mV 0C Model Recovery: 'reset_n'
 48. Slow 1200mV 0C Model Removal: 'reset_n'
 49. Slow 1200mV 0C Model Removal: 'rx_req'
 50. Slow 1200mV 0C Model Removal: 'sclk'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'reset_n'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Slow 1200mV 0C Model Metastability Report
 65. Fast 1200mV 0C Model Setup Summary
 66. Fast 1200mV 0C Model Hold Summary
 67. Fast 1200mV 0C Model Recovery Summary
 68. Fast 1200mV 0C Model Removal Summary
 69. Fast 1200mV 0C Model Minimum Pulse Width Summary
 70. Fast 1200mV 0C Model Setup: 'sclk'
 71. Fast 1200mV 0C Model Setup: 'rx_req'
 72. Fast 1200mV 0C Model Hold: 'rx_req'
 73. Fast 1200mV 0C Model Hold: 'sclk'
 74. Fast 1200mV 0C Model Recovery: 'sclk'
 75. Fast 1200mV 0C Model Recovery: 'rx_req'
 76. Fast 1200mV 0C Model Recovery: 'reset_n'
 77. Fast 1200mV 0C Model Removal: 'reset_n'
 78. Fast 1200mV 0C Model Removal: 'rx_req'
 79. Fast 1200mV 0C Model Removal: 'sclk'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'reset_n'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 83. Setup Times
 84. Hold Times
 85. Clock to Output Times
 86. Minimum Clock to Output Times
 87. Propagation Delay
 88. Minimum Propagation Delay
 89. Output Enable Times
 90. Minimum Output Enable Times
 91. Output Disable Times
 92. Minimum Output Disable Times
 93. Fast 1200mV 0C Model Metastability Report
 94. Multicorner Timing Analysis Summary
 95. Setup Times
 96. Hold Times
 97. Clock to Output Times
 98. Minimum Clock to Output Times
 99. Propagation Delay
100. Minimum Propagation Delay
101. Board Trace Model Assignments
102. Input Transition Times
103. Slow Corner Signal Integrity Metrics
104. Fast Corner Signal Integrity Metrics
105. Setup Transfers
106. Hold Transfers
107. Recovery Transfers
108. Removal Transfers
109. Report TCCS
110. Report RSKM
111. Unconstrained Paths
112. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; spi                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; reset_n    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset_n } ;
; rx_req     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rx_req }  ;
; sclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sclk }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 229.78 MHz ; 229.78 MHz      ; sclk       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; sclk   ; -3.777 ; -47.839           ;
; rx_req ; -0.380 ; -0.965            ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; rx_req ; -0.374 ; -2.523           ;
; sclk   ; 0.196  ; 0.000            ;
+--------+--------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; sclk    ; -0.675 ; -17.311             ;
; rx_req  ; -0.660 ; -2.331              ;
; reset_n ; 0.000  ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; reset_n ; -0.478 ; -2.988             ;
; rx_req  ; -0.190 ; -1.287             ;
; sclk    ; 0.387  ; 0.000              ;
+---------+--------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sclk    ; -3.000 ; -43.000                        ;
; reset_n ; -3.000 ; -3.000                         ;
; rx_req  ; -3.000 ; -3.000                         ;
+---------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sclk'                                                                                     ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.777 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; -2.723     ; 1.539      ;
; -3.594 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.677     ; 1.402      ;
; -3.536 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.560     ; 1.461      ;
; -3.524 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.508     ; 1.501      ;
; -3.417 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.559     ; 1.343      ;
; -3.388 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.677     ; 1.196      ;
; -3.387 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.560     ; 1.312      ;
; -3.385 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.558     ; 1.312      ;
; -3.291 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.508     ; 1.268      ;
; -3.075 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.677     ; 0.883      ;
; -3.040 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.677     ; 0.848      ;
; -2.966 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.508     ; 0.943      ;
; -2.959 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.560     ; 0.884      ;
; -2.849 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.558     ; 0.776      ;
; -2.783 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.508     ; 0.760      ;
; -2.647 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.559     ; 0.573      ;
; -2.645 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.560     ; 0.570      ;
; -2.423 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.120      ; 3.558      ;
; -2.392 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.103      ; 3.510      ;
; -2.302 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.120      ; 3.437      ;
; -2.271 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.103      ; 3.389      ;
; -2.041 ; bit_cnt[4]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.120      ; 3.176      ;
; -2.010 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.103      ; 3.128      ;
; -2.009 ; bit_cnt[2]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.120      ; 3.144      ;
; -1.957 ; bit_cnt[5]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.107      ; 3.079      ;
; -1.945 ; bit_cnt[2]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.103      ; 3.063      ;
; -1.926 ; bit_cnt[5]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.090      ; 3.031      ;
; -1.902 ; bit_cnt[8]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.107      ; 3.024      ;
; -1.860 ; bit_cnt[0]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.120      ; 2.995      ;
; -1.859 ; bit_cnt[16]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.120      ; 2.994      ;
; -1.838 ; bit_cnt[8]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.090      ; 2.943      ;
; -1.828 ; bit_cnt[16]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.103      ; 2.946      ;
; -1.796 ; bit_cnt[0]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.103      ; 2.914      ;
; -1.781 ; bit_cnt[6]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.120      ; 2.916      ;
; -1.759 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.924      ;
; -1.759 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.924      ;
; -1.759 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.924      ;
; -1.759 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.924      ;
; -1.759 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.924      ;
; -1.759 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.924      ;
; -1.759 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.924      ;
; -1.759 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.924      ;
; -1.758 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.120      ; 2.893      ;
; -1.750 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.103      ; 2.868      ;
; -1.694 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.103      ; 2.812      ;
; -1.690 ; bit_cnt[5]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.137      ; 2.842      ;
; -1.690 ; bit_cnt[5]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.137      ; 2.842      ;
; -1.690 ; bit_cnt[5]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.137      ; 2.842      ;
; -1.690 ; bit_cnt[5]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.137      ; 2.842      ;
; -1.690 ; bit_cnt[5]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.137      ; 2.842      ;
; -1.690 ; bit_cnt[5]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.137      ; 2.842      ;
; -1.690 ; bit_cnt[5]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.137      ; 2.842      ;
; -1.690 ; bit_cnt[5]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.137      ; 2.842      ;
; -1.676 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.094     ; 2.097      ;
; -1.638 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.803      ;
; -1.638 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.803      ;
; -1.638 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.803      ;
; -1.638 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.803      ;
; -1.638 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.803      ;
; -1.638 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.803      ;
; -1.638 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.803      ;
; -1.638 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.803      ;
; -1.592 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.757      ;
; -1.592 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.757      ;
; -1.592 ; bit_cnt[16]        ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.757      ;
; -1.592 ; bit_cnt[16]        ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.757      ;
; -1.592 ; bit_cnt[16]        ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.757      ;
; -1.592 ; bit_cnt[16]        ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.757      ;
; -1.592 ; bit_cnt[16]        ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.757      ;
; -1.592 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.757      ;
; -1.571 ; bit_cnt[10]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.107      ; 2.693      ;
; -1.558 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.084     ; 1.989      ;
; -1.514 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.679      ;
; -1.514 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.679      ;
; -1.514 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.679      ;
; -1.514 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.679      ;
; -1.514 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.679      ;
; -1.514 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.679      ;
; -1.514 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.679      ;
; -1.514 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.679      ;
; -1.513 ; bit_cnt[10]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.090      ; 2.618      ;
; -1.475 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.207     ; 1.783      ;
; -1.473 ; bit_cnt[7]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.120      ; 2.608      ;
; -1.432 ; rd_add             ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.094     ; 1.853      ;
; -1.422 ; bit_cnt[16]        ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; 0.119      ; 2.056      ;
; -1.409 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.103      ; 2.527      ;
; -1.377 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.542      ;
; -1.377 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.542      ;
; -1.377 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.542      ;
; -1.377 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.542      ;
; -1.377 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.542      ;
; -1.377 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.542      ;
; -1.377 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.542      ;
; -1.377 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.150      ; 2.542      ;
; -1.370 ; rd_add             ; miso~en             ; sclk         ; sclk        ; 0.500        ; -0.080     ; 1.805      ;
; -1.347 ; rd_add             ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.033     ; 1.829      ;
; -1.347 ; rd_add             ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.033     ; 1.829      ;
; -1.347 ; rd_add             ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.033     ; 1.829      ;
; -1.347 ; rd_add             ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.033     ; 1.829      ;
; -1.347 ; rd_add             ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.033     ; 1.829      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rx_req'                                                                       ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.380 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 1.000        ; 1.835      ; 1.885      ;
; -0.367 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 1.000        ; 1.836      ; 1.853      ;
; -0.208 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 1.000        ; 1.836      ; 1.907      ;
; -0.010 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 1.000        ; 1.840      ; 1.901      ;
; 0.041  ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 1.000        ; 1.835      ; 2.032      ;
; 0.102  ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 1.000        ; 1.839      ; 1.944      ;
; 0.121  ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 1.000        ; 1.840      ; 1.960      ;
; 0.144  ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 1.000        ; 1.837      ; 1.931      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rx_req'                                                                        ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.374 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.000        ; 2.067      ; 1.723      ;
; -0.373 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.000        ; 2.069      ; 1.726      ;
; -0.354 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.000        ; 2.073      ; 1.749      ;
; -0.337 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.000        ; 2.069      ; 1.762      ;
; -0.298 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.000        ; 2.070      ; 1.802      ;
; -0.293 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.000        ; 2.072      ; 1.809      ;
; -0.271 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.000        ; 2.073      ; 1.832      ;
; -0.223 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.000        ; 2.067      ; 1.874      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sclk'                                                                                      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.196 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.261      ; 2.644      ;
; 0.236 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.261      ; 2.684      ;
; 0.308 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.261      ; 2.756      ;
; 0.313 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.350      ; 2.850      ;
; 0.369 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.222      ; 2.778      ;
; 0.381 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.386 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.261      ; 2.834      ;
; 0.408 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.261      ; 2.856      ;
; 0.417 ; bit_cnt[0]          ; bit_cnt[1]          ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.616      ;
; 0.422 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.230      ; 2.839      ;
; 0.484 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.261      ; 2.932      ;
; 0.488 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.261      ; 2.936      ;
; 0.489 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.261      ; 2.937      ;
; 0.545 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.744      ;
; 0.557 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.756      ;
; 0.558 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.757      ;
; 0.607 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 2.213      ; 3.007      ;
; 0.660 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.250      ; 1.067      ;
; 0.660 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.250      ; 1.067      ;
; 0.661 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.250      ; 1.068      ;
; 0.662 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.350      ; 3.199      ;
; 0.664 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.250      ; 1.071      ;
; 0.665 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.250      ; 1.072      ;
; 0.665 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.250      ; 1.072      ;
; 0.677 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.350      ; 2.714      ;
; 0.678 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.877      ;
; 0.681 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.880      ;
; 0.703 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.071      ; 0.931      ;
; 0.704 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.071      ; 0.932      ;
; 0.735 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.071      ; 0.963      ;
; 0.735 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 2.222      ; 3.144      ;
; 0.750 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.222      ; 2.659      ;
; 0.755 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.046      ; 0.958      ;
; 0.773 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.230      ; 2.690      ;
; 0.858 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.250      ; 1.265      ;
; 0.863 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.250      ; 1.270      ;
; 0.881 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.261      ; 2.829      ;
; 0.892 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.046      ; 1.095      ;
; 0.896 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.042      ; 1.095      ;
; 0.898 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.261      ; 2.846      ;
; 0.942 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 2.213      ; 3.342      ;
; 0.945 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.268      ; 0.870      ;
; 0.977 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.195      ;
; 0.989 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.261      ; 2.937      ;
; 1.009 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.350      ; 3.046      ;
; 1.011 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.275      ; 0.943      ;
; 1.016 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.046      ; 1.219      ;
; 1.028 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.046      ; 1.231      ;
; 1.065 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 2.222      ; 2.974      ;
; 1.082 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.261      ; 3.030      ;
; 1.083 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.069      ; 1.309      ;
; 1.128 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.207      ; 1.492      ;
; 1.129 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; 0.431      ; 1.217      ;
; 1.131 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; -0.044     ; 1.244      ;
; 1.137 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.261      ; 3.085      ;
; 1.140 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 1.339      ;
; 1.168 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.046      ; 1.371      ;
; 1.236 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.261      ; 3.184      ;
; 1.237 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.261      ; 3.185      ;
; 1.241 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.261      ; 3.189      ;
; 1.246 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; -0.500       ; 2.213      ; 3.146      ;
; 1.253 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; 0.275      ; 1.185      ;
; 1.257 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.455      ;
; 1.258 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.087      ; 1.502      ;
; 1.280 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.087      ; 1.524      ;
; 1.305 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.275      ; 1.237      ;
; 1.323 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.718      ;
; 1.351 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.419      ; 1.427      ;
; 1.352 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; 0.431      ; 1.440      ;
; 1.354 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.552      ;
; 1.358 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.431      ; 1.446      ;
; 1.369 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.431      ; 1.457      ;
; 1.372 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.042      ; 1.571      ;
; 1.373 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.431      ; 1.461      ;
; 1.375 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.431      ; 1.463      ;
; 1.376 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.574      ;
; 1.385 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; 0.431      ; 1.473      ;
; 1.414 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.268      ; 1.339      ;
; 1.420 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.618      ;
; 1.427 ; rd_add              ; miso~reg0           ; sclk         ; sclk        ; -0.500       ; 0.070      ; 1.154      ;
; 1.465 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 1.664      ;
; 1.523 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.388      ; 1.568      ;
; 1.545 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.743      ;
; 1.571 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.769      ;
; 1.576 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.774      ;
; 1.581 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.779      ;
; 1.588 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.376      ; 1.621      ;
; 1.592 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; -0.500       ; 2.213      ; 3.492      ;
; 1.679 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.875      ;
; 1.753 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.275      ; 1.685      ;
; 1.761 ; bit_cnt[0]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.314      ; 2.232      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'sclk'                                                                         ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.675 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.174      ; 3.334      ;
; -0.675 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.174      ; 3.334      ;
; -0.675 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.174      ; 3.334      ;
; -0.675 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.174      ; 3.334      ;
; -0.675 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.174      ; 3.334      ;
; -0.675 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.174      ; 3.334      ;
; -0.675 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.174      ; 3.334      ;
; -0.675 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.174      ; 3.334      ;
; -0.654 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 1.959      ; 3.098      ;
; -0.654 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 1.959      ; 3.098      ;
; -0.654 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 1.959      ; 3.098      ;
; -0.546 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 2.266      ; 3.297      ;
; -0.486 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 2.127      ; 3.098      ;
; -0.414 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.500        ; 1.947      ; 2.846      ;
; -0.414 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 1.947      ; 2.846      ;
; -0.414 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 1.947      ; 2.846      ;
; -0.414 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 1.947      ; 2.846      ;
; -0.414 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 1.947      ; 2.846      ;
; -0.414 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 1.947      ; 2.846      ;
; -0.414 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 1.947      ; 2.846      ;
; -0.414 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 1.947      ; 2.846      ;
; -0.414 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 1.947      ; 2.846      ;
; -0.414 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 1.947      ; 2.846      ;
; -0.414 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 1.947      ; 2.846      ;
; -0.414 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 1.947      ; 2.846      ;
; -0.414 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 1.947      ; 2.846      ;
; -0.414 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 1.947      ; 2.846      ;
; -0.413 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 2.143      ; 3.041      ;
; -0.388 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.151      ; 3.024      ;
; -0.290 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 2.307      ; 3.082      ;
; -0.290 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 2.307      ; 3.082      ;
; -0.290 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 2.307      ; 3.082      ;
; -0.290 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 2.307      ; 3.082      ;
; -0.290 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 2.307      ; 3.082      ;
; -0.290 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 2.307      ; 3.082      ;
; -0.290 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 2.307      ; 3.082      ;
; -0.290 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 2.307      ; 3.082      ;
; -0.228 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.266      ; 2.979      ;
; -0.225 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 2.266      ; 3.476      ;
; -0.025 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 1.959      ; 2.969      ;
; -0.025 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 1.959      ; 2.969      ;
; -0.025 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 1.959      ; 2.969      ;
; -0.006 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.151      ; 3.142      ;
; 0.012  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 2.143      ; 3.116      ;
; 0.040  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 2.307      ; 3.252      ;
; 0.040  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 2.307      ; 3.252      ;
; 0.040  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 2.307      ; 3.252      ;
; 0.040  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 2.307      ; 3.252      ;
; 0.040  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 2.307      ; 3.252      ;
; 0.040  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 2.307      ; 3.252      ;
; 0.040  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 2.307      ; 3.252      ;
; 0.040  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 2.307      ; 3.252      ;
; 0.059  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.174      ; 3.100      ;
; 0.059  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.174      ; 3.100      ;
; 0.059  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.174      ; 3.100      ;
; 0.059  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.174      ; 3.100      ;
; 0.059  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.174      ; 3.100      ;
; 0.059  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.174      ; 3.100      ;
; 0.059  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.174      ; 3.100      ;
; 0.059  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.174      ; 3.100      ;
; 0.143  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 2.127      ; 2.969      ;
; 0.163  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.266      ; 3.088      ;
; 0.230  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 1.000        ; 1.947      ; 2.702      ;
; 0.230  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 1.947      ; 2.702      ;
; 0.230  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 1.947      ; 2.702      ;
; 0.230  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 1.947      ; 2.702      ;
; 0.230  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 1.947      ; 2.702      ;
; 0.230  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 1.947      ; 2.702      ;
; 0.230  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 1.947      ; 2.702      ;
; 0.230  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 1.947      ; 2.702      ;
; 0.230  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 1.947      ; 2.702      ;
; 0.230  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 1.947      ; 2.702      ;
; 0.230  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 1.947      ; 2.702      ;
; 0.230  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 1.947      ; 2.702      ;
; 0.230  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 1.947      ; 2.702      ;
; 0.230  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 1.947      ; 2.702      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rx_req'                                                                    ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.660 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.229      ; 4.029      ;
; -0.637 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.228      ; 4.025      ;
; -0.600 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.229      ; 4.469      ;
; -0.586 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.228      ; 4.474      ;
; -0.448 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.229      ; 4.030      ;
; -0.393 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.229      ; 4.475      ;
; -0.251 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.233      ; 4.025      ;
; -0.194 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.233      ; 4.468      ;
; -0.097 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.232      ; 4.026      ;
; -0.083 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.228      ; 4.039      ;
; -0.080 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.230      ; 4.038      ;
; -0.075 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.233      ; 4.039      ;
; -0.041 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.232      ; 4.470      ;
; 0.009  ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.228      ; 4.447      ;
; 0.011  ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.230      ; 4.447      ;
; 0.020  ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.233      ; 4.444      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'reset_n'                                                              ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.000 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 4.522      ; 4.119      ;
; 0.099 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 4.522      ; 4.520      ;
; 0.124 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 4.571      ; 4.157      ;
; 0.124 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 4.522      ; 4.122      ;
; 0.175 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 4.571      ; 4.606      ;
; 0.184 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 4.573      ; 4.111      ;
; 0.223 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 4.522      ; 4.523      ;
; 0.252 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 4.573      ; 4.543      ;
; 0.277 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 4.573      ; 4.163      ;
; 0.280 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 4.571      ; 4.159      ;
; 0.353 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 4.571      ; 4.586      ;
; 0.353 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 4.573      ; 4.587      ;
; 0.411 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 4.685      ; 4.147      ;
; 0.412 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 4.685      ; 4.147      ;
; 0.469 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 4.685      ; 4.590      ;
; 0.470 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 4.685      ; 4.588      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'reset_n'                                                                ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.478 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 4.851      ; 4.373      ;
; -0.476 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 4.851      ; 4.375      ;
; -0.410 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 4.851      ; 3.961      ;
; -0.410 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 4.851      ; 3.961      ;
; -0.368 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 4.733      ; 4.365      ;
; -0.348 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 4.734      ; 4.386      ;
; -0.343 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 4.734      ; 4.391      ;
; -0.342 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 4.732      ; 4.390      ;
; -0.318 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 4.682      ; 4.364      ;
; -0.315 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 4.682      ; 4.367      ;
; -0.293 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 4.733      ; 3.960      ;
; -0.293 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 4.732      ; 3.959      ;
; -0.292 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 4.734      ; 3.962      ;
; -0.291 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 4.734      ; 3.963      ;
; -0.232 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 4.682      ; 3.970      ;
; -0.229 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 4.682      ; 3.973      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rx_req'                                                                     ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.190 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.380      ; 4.230      ;
; -0.187 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.379      ; 4.232      ;
; -0.184 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.376      ; 4.232      ;
; -0.179 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.376      ; 4.237      ;
; -0.177 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.374      ; 4.237      ;
; -0.128 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.380      ; 4.292      ;
; -0.123 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.377      ; 4.294      ;
; -0.119 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.374      ; 4.295      ;
; -0.086 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.380      ; 3.834      ;
; -0.085 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.379      ; 3.834      ;
; -0.080 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.374      ; 3.834      ;
; -0.078 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.376      ; 3.838      ;
; -0.078 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.376      ; 3.838      ;
; -0.027 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.380      ; 3.893      ;
; -0.025 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.377      ; 3.892      ;
; -0.021 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.374      ; 3.893      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'sclk'                                                                         ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.261      ; 2.835      ;
; 0.387 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.261      ; 2.835      ;
; 0.387 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.261      ; 2.835      ;
; 0.387 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.261      ; 2.835      ;
; 0.387 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.261      ; 2.835      ;
; 0.387 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.261      ; 2.835      ;
; 0.387 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.261      ; 2.835      ;
; 0.387 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.261      ; 2.835      ;
; 0.393 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.000        ; 2.024      ; 2.604      ;
; 0.393 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 2.024      ; 2.604      ;
; 0.393 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 2.024      ; 2.604      ;
; 0.393 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 2.024      ; 2.604      ;
; 0.393 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 2.024      ; 2.604      ;
; 0.393 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 2.024      ; 2.604      ;
; 0.393 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 2.024      ; 2.604      ;
; 0.393 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 2.024      ; 2.604      ;
; 0.393 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 2.024      ; 2.604      ;
; 0.393 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 2.024      ; 2.604      ;
; 0.393 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 2.024      ; 2.604      ;
; 0.393 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 2.024      ; 2.604      ;
; 0.393 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 2.024      ; 2.604      ;
; 0.393 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 2.024      ; 2.604      ;
; 0.449 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.350      ; 2.986      ;
; 0.461 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 2.212      ; 2.860      ;
; 0.528 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 3.108      ;
; 0.528 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 3.108      ;
; 0.528 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 3.108      ;
; 0.528 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 3.108      ;
; 0.528 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 3.108      ;
; 0.528 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 3.108      ;
; 0.528 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 3.108      ;
; 0.528 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 3.108      ;
; 0.603 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.222      ; 3.012      ;
; 0.620 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.230      ; 3.037      ;
; 0.636 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 2.037      ; 2.860      ;
; 0.636 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 2.037      ; 2.860      ;
; 0.636 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 2.037      ; 2.860      ;
; 0.817 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.350      ; 3.354      ;
; 0.832 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.350      ; 2.869      ;
; 0.853 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 2.393      ; 2.933      ;
; 0.853 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 2.393      ; 2.933      ;
; 0.853 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 2.393      ; 2.933      ;
; 0.853 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 2.393      ; 2.933      ;
; 0.853 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 2.393      ; 2.933      ;
; 0.853 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 2.393      ; 2.933      ;
; 0.853 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 2.393      ; 2.933      ;
; 0.853 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 2.393      ; 2.933      ;
; 0.996 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.230      ; 2.913      ;
; 1.013 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.261      ; 2.961      ;
; 1.013 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.261      ; 2.961      ;
; 1.013 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.261      ; 2.961      ;
; 1.013 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.261      ; 2.961      ;
; 1.013 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.261      ; 2.961      ;
; 1.013 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.261      ; 2.961      ;
; 1.013 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.261      ; 2.961      ;
; 1.013 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.261      ; 2.961      ;
; 1.020 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.222      ; 2.929      ;
; 1.043 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; -0.500       ; 2.024      ; 2.754      ;
; 1.043 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 2.024      ; 2.754      ;
; 1.043 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 2.024      ; 2.754      ;
; 1.043 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 2.024      ; 2.754      ;
; 1.043 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 2.024      ; 2.754      ;
; 1.043 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 2.024      ; 2.754      ;
; 1.043 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 2.024      ; 2.754      ;
; 1.043 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 2.024      ; 2.754      ;
; 1.043 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 2.024      ; 2.754      ;
; 1.043 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 2.024      ; 2.754      ;
; 1.043 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 2.024      ; 2.754      ;
; 1.043 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 2.024      ; 2.754      ;
; 1.043 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 2.024      ; 2.754      ;
; 1.043 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 2.024      ; 2.754      ;
; 1.097 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 2.212      ; 2.996      ;
; 1.145 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.350      ; 3.182      ;
; 1.272 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 2.037      ; 2.996      ;
; 1.272 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 2.037      ; 2.996      ;
; 1.272 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 2.037      ; 2.996      ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add                  ;
; 0.118  ; 0.334        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add                  ;
; 0.118  ; 0.334        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated       ;
; 0.118  ; 0.334        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add                  ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated      ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]               ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]               ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]               ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]               ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]               ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]               ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]               ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]               ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated      ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated     ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated     ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated     ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated     ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated     ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated     ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated     ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated     ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]              ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]             ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]             ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]             ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]             ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]             ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]             ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]              ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]              ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]              ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]              ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]              ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]              ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]              ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en                 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]             ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]              ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0               ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rd_add|clk              ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; roe~reg0_emulated|clk   ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; wr_add|clk              ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; trdy~reg0_emulated|clk  ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated|clk ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated|clk ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated|clk ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated|clk ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated|clk ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated|clk ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated|clk ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated|clk ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]|clk          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]|clk         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]|clk         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]|clk         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]|clk         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]|clk         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset_n'                                                            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; 0.306  ; 0.306        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datac            ;
; 0.306  ; 0.306        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datac            ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.670  ; 0.670        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.670  ; 0.670        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.670  ; 0.670        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.678  ; 0.678        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.690  ; 0.690        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.690  ; 0.690        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.690  ; 0.690        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.693  ; 0.693        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datac            ;
; 0.693  ; 0.693        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datac            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'                                                           ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.619  ; 0.619        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.619  ; 0.619        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.347  ; 0.770 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.007  ; 0.431 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; -0.162 ; 0.276 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; -0.163 ; 0.276 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.019  ; 0.441 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; -0.097 ; 0.327 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.347  ; 0.770 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; -0.042 ; 0.387 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; -0.306 ; 0.129 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 1.366  ; 1.577 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 1.339  ; 1.478 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 5.798  ; 6.202 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 5.161  ; 5.499 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 3.700  ; 4.180 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 3.165  ; 3.594 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 4.138  ; 4.650 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.555  ; 3.023 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 2.270  ; 2.759 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 2.162  ; 2.615 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 2.555  ; 3.018 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 2.548  ; 3.023 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 2.082  ; 2.589 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 2.202  ; 2.660 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 2.364  ; 2.803 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.486  ; 2.948 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 4.686  ; 5.195 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 2.648  ; 3.051 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.669  ; 0.817 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.967  ; 1.109 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 5.038  ; 5.505 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 4.401  ; 4.802 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 3.003  ; 3.420 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.796  ; 3.222 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.504  ; 3.970 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 4.052  ; 4.515 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 1.246  ; 0.822  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 1.053  ; 0.651  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 1.068  ; 0.645  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 1.071  ; 0.647  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 1.045  ; 0.644  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 1.159  ; 0.744  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.850  ; 0.448  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.991  ; 0.572  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 1.246  ; 0.822  ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.226 ; -0.411 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.972 ; -1.122 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -3.025 ; -3.511 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -2.960 ; -3.425 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -3.156 ; -3.602 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.732 ; -3.141 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.984 ; -3.428 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -1.639 ; -2.104 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.823 ; -2.271 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -1.721 ; -2.159 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -2.098 ; -2.521 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -2.092 ; -2.525 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.639 ; -2.107 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.758 ; -2.201 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.914 ; -2.339 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.672 ; -2.104 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -2.564 ; -2.968 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -1.218 ; -1.639 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; -0.207 ; -0.343 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.539 ; -0.692 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -3.141 ; -3.666 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -2.530 ; -2.992 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -2.543 ; -2.956 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.302 ; -2.708 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.420 ; -2.836 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -3.508 ; -3.965 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; roe         ; reset_n    ; 4.878  ; 4.940  ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.659  ; 4.710  ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.887  ; 4.945  ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.878  ; 4.940  ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.659  ; 4.710  ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.887  ; 4.945  ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.156  ; 4.919  ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.156  ; 4.919  ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 11.308 ; 11.513 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 10.000 ; 10.019 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 8.983  ; 9.101  ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 11.308 ; 11.513 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 9.904  ; 9.971  ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 9.622  ; 9.623  ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 9.564  ; 9.706  ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 8.740  ; 8.848  ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 10.302 ; 10.338 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.385  ; 5.340  ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.627  ; 5.539  ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 5.613  ; 5.570  ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.639  ; 5.550  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; roe         ; reset_n    ; 4.785  ; 4.847  ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.575  ; 4.629  ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.793  ; 4.852  ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.785  ; 4.847  ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.575  ; 4.629  ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.793  ; 4.852  ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.060  ; 4.825  ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.060  ; 4.825  ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 8.509  ; 8.611  ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 9.718  ; 9.736  ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 8.741  ; 8.855  ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 11.022 ; 11.222 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 9.626  ; 9.689  ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 9.355  ; 9.356  ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 9.299  ; 9.436  ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 8.509  ; 8.611  ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 10.009 ; 10.043 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.264  ; 5.219  ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.438  ; 5.360  ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 5.436  ; 5.361  ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.449  ; 5.369  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.601 ; 5.946 ;       ;
; ss_n         ; roe         ; 9.033 ; 9.161 ; 9.714 ; 9.441 ;
; ss_n         ; rrdy        ; 7.740 ; 7.986 ; 8.571 ; 8.179 ;
; ss_n         ; trdy        ; 8.588 ; 8.565 ; 9.143 ; 9.043 ;
; st_load_en   ; roe         ; 8.396 ; 8.524 ; 9.011 ; 8.738 ;
; st_load_en   ; rrdy        ; 7.103 ; 7.349 ; 7.868 ; 7.476 ;
; st_load_en   ; trdy        ; 7.824 ; 7.928 ; 8.440 ; 8.176 ;
; st_load_roe  ; roe         ; 7.212 ;       ;       ; 7.543 ;
; st_load_rrdy ; rrdy        ; 6.843 ;       ;       ; 7.174 ;
; st_load_trdy ; trdy        ; 7.752 ;       ;       ; 8.124 ;
; tx_load_en   ; trdy        ; 8.300 ;       ;       ; 8.669 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.479 ; 5.817 ;       ;
; ss_n         ; roe         ; 8.713 ; 8.891 ; 9.434 ; 9.134 ;
; ss_n         ; rrdy        ; 7.509 ; 7.506 ; 8.082 ; 7.952 ;
; ss_n         ; trdy        ; 8.239 ; 8.319 ; 8.879 ; 8.668 ;
; st_load_en   ; roe         ; 8.102 ; 8.280 ; 8.760 ; 8.460 ;
; st_load_en   ; rrdy        ; 6.898 ; 7.155 ; 7.662 ; 7.278 ;
; st_load_en   ; trdy        ; 7.554 ; 7.511 ; 7.971 ; 7.919 ;
; st_load_roe  ; roe         ; 6.998 ;       ;       ; 7.324 ;
; st_load_rrdy ; rrdy        ; 6.670 ;       ;       ; 6.994 ;
; st_load_trdy ; trdy        ; 6.910 ;       ;       ; 7.236 ;
; tx_load_en   ; trdy        ; 7.998 ;       ;       ; 8.365 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.282 ; 5.282 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 4.988 ; 4.988 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.211     ; 5.302     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.006     ; 5.014     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 261.51 MHz ; 250.0 MHz       ; sclk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; sclk   ; -3.307 ; -40.375          ;
; rx_req ; -0.295 ; -0.646           ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; rx_req ; -0.265 ; -1.743          ;
; sclk   ; 0.173  ; 0.000           ;
+--------+--------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; sclk    ; -0.550 ; -13.727            ;
; rx_req  ; -0.511 ; -1.395             ;
; reset_n ; 0.082  ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; reset_n ; -0.515 ; -3.281            ;
; rx_req  ; -0.263 ; -1.878            ;
; sclk    ; 0.328  ; 0.000             ;
+---------+--------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sclk    ; -3.000 ; -43.000                       ;
; reset_n ; -3.000 ; -3.000                        ;
; rx_req  ; -3.000 ; -3.000                        ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sclk'                                                                                      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.307 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; -2.394     ; 1.398      ;
; -3.147 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.348     ; 1.284      ;
; -3.059 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.239     ; 1.305      ;
; -3.042 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.189     ; 1.338      ;
; -2.954 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.238     ; 1.201      ;
; -2.952 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.348     ; 1.089      ;
; -2.932 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.237     ; 1.180      ;
; -2.930 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.239     ; 1.176      ;
; -2.850 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.189     ; 1.146      ;
; -2.647 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.348     ; 0.784      ;
; -2.616 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.348     ; 0.753      ;
; -2.551 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.239     ; 0.797      ;
; -2.535 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.189     ; 0.831      ;
; -2.464 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.237     ; 0.712      ;
; -2.377 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.189     ; 0.673      ;
; -2.271 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.238     ; 0.518      ;
; -2.268 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.239     ; 0.514      ;
; -2.121 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.107      ; 3.243      ;
; -2.085 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.094      ; 3.194      ;
; -2.016 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.107      ; 3.138      ;
; -1.980 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.094      ; 3.089      ;
; -1.788 ; bit_cnt[4]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.107      ; 2.910      ;
; -1.752 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.094      ; 2.861      ;
; -1.708 ; bit_cnt[2]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.107      ; 2.830      ;
; -1.683 ; bit_cnt[5]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.102      ; 2.800      ;
; -1.672 ; bit_cnt[2]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.094      ; 2.781      ;
; -1.647 ; bit_cnt[5]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.089      ; 2.751      ;
; -1.606 ; bit_cnt[16]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.107      ; 2.728      ;
; -1.574 ; bit_cnt[8]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.102      ; 2.691      ;
; -1.570 ; bit_cnt[16]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.094      ; 2.679      ;
; -1.549 ; bit_cnt[0]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.107      ; 2.671      ;
; -1.539 ; bit_cnt[6]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.107      ; 2.661      ;
; -1.526 ; bit_cnt[8]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.089      ; 2.630      ;
; -1.503 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.094      ; 2.612      ;
; -1.494 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.649      ;
; -1.494 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.649      ;
; -1.494 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.649      ;
; -1.494 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.649      ;
; -1.494 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.649      ;
; -1.494 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.649      ;
; -1.494 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.649      ;
; -1.494 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.649      ;
; -1.494 ; bit_cnt[0]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.094      ; 2.603      ;
; -1.463 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.107      ; 2.585      ;
; -1.428 ; bit_cnt[5]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.135      ; 2.578      ;
; -1.428 ; bit_cnt[5]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.135      ; 2.578      ;
; -1.428 ; bit_cnt[5]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.135      ; 2.578      ;
; -1.428 ; bit_cnt[5]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.135      ; 2.578      ;
; -1.428 ; bit_cnt[5]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.135      ; 2.578      ;
; -1.428 ; bit_cnt[5]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.135      ; 2.578      ;
; -1.428 ; bit_cnt[5]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.135      ; 2.578      ;
; -1.428 ; bit_cnt[5]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.135      ; 2.578      ;
; -1.412 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.067     ; 1.860      ;
; -1.408 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.094      ; 2.517      ;
; -1.389 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.544      ;
; -1.389 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.544      ;
; -1.389 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.544      ;
; -1.389 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.544      ;
; -1.389 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.544      ;
; -1.389 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.544      ;
; -1.389 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.544      ;
; -1.389 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.544      ;
; -1.351 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.506      ;
; -1.351 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.506      ;
; -1.351 ; bit_cnt[16]        ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.506      ;
; -1.351 ; bit_cnt[16]        ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.506      ;
; -1.351 ; bit_cnt[16]        ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.506      ;
; -1.351 ; bit_cnt[16]        ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.506      ;
; -1.351 ; bit_cnt[16]        ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.506      ;
; -1.351 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.506      ;
; -1.313 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.060     ; 1.768      ;
; -1.297 ; bit_cnt[10]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.102      ; 2.414      ;
; -1.284 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.439      ;
; -1.284 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.439      ;
; -1.284 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.439      ;
; -1.284 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.439      ;
; -1.284 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.439      ;
; -1.284 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.439      ;
; -1.284 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.439      ;
; -1.284 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.439      ;
; -1.261 ; bit_cnt[10]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.089      ; 2.365      ;
; -1.256 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.181     ; 1.590      ;
; -1.239 ; rd_add             ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.067     ; 1.687      ;
; -1.237 ; bit_cnt[16]        ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; 0.093      ; 1.845      ;
; -1.235 ; bit_cnt[7]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.107      ; 2.357      ;
; -1.199 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.094      ; 2.308      ;
; -1.178 ; rd_add             ; miso~en             ; sclk         ; sclk        ; 0.500        ; -0.055     ; 1.638      ;
; -1.161 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.316      ;
; -1.161 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.316      ;
; -1.161 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.316      ;
; -1.161 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.316      ;
; -1.161 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.316      ;
; -1.161 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.316      ;
; -1.161 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.316      ;
; -1.161 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.140      ; 2.316      ;
; -1.138 ; rd_add             ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.009     ; 1.644      ;
; -1.138 ; rd_add             ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.009     ; 1.644      ;
; -1.138 ; rd_add             ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.009     ; 1.644      ;
; -1.138 ; rd_add             ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.009     ; 1.644      ;
; -1.138 ; rd_add             ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.009     ; 1.644      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rx_req'                                                                        ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.295 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 1.000        ; 1.618      ; 1.678      ;
; -0.246 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 1.000        ; 1.617      ; 1.670      ;
; -0.105 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 1.000        ; 1.618      ; 1.696      ;
; 0.098  ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 1.000        ; 1.624      ; 1.678      ;
; 0.111  ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 1.000        ; 1.617      ; 1.814      ;
; 0.174  ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 1.000        ; 1.623      ; 1.737      ;
; 0.182  ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 1.000        ; 1.624      ; 1.753      ;
; 0.199  ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 1.000        ; 1.619      ; 1.728      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rx_req'                                                                         ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.265 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.000        ; 1.819      ; 1.584      ;
; -0.258 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.000        ; 1.818      ; 1.590      ;
; -0.242 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.000        ; 1.826      ; 1.614      ;
; -0.230 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.000        ; 1.819      ; 1.619      ;
; -0.220 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.000        ; 1.820      ; 1.630      ;
; -0.202 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.000        ; 1.826      ; 1.654      ;
; -0.192 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.000        ; 1.825      ; 1.663      ;
; -0.134 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.000        ; 1.818      ; 1.714      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sclk'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.128      ; 2.475      ;
; 0.214 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.128      ; 2.516      ;
; 0.265 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.198      ; 2.637      ;
; 0.270 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.128      ; 2.572      ;
; 0.333 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.334 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.072      ; 2.580      ;
; 0.350 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.128      ; 2.652      ;
; 0.370 ; bit_cnt[0]          ; bit_cnt[1]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.553      ;
; 0.371 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.079      ; 2.624      ;
; 0.373 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.128      ; 2.675      ;
; 0.437 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.128      ; 2.739      ;
; 0.440 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.128      ; 2.742      ;
; 0.441 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.128      ; 2.743      ;
; 0.490 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.673      ;
; 0.500 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.683      ;
; 0.501 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.684      ;
; 0.546 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 2.081      ; 2.801      ;
; 0.588 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.198      ; 2.960      ;
; 0.610 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.221      ; 0.975      ;
; 0.611 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.221      ; 0.976      ;
; 0.612 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.221      ; 0.977      ;
; 0.613 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.796      ;
; 0.616 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.221      ; 0.981      ;
; 0.617 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.221      ; 0.982      ;
; 0.617 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.221      ; 0.982      ;
; 0.625 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.808      ;
; 0.652 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.059      ; 0.855      ;
; 0.654 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.198      ; 2.526      ;
; 0.658 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.059      ; 0.861      ;
; 0.671 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 2.072      ; 2.917      ;
; 0.679 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.059      ; 0.882      ;
; 0.685 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.049      ; 0.878      ;
; 0.737 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.072      ; 2.483      ;
; 0.750 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.079      ; 2.503      ;
; 0.791 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.221      ; 1.156      ;
; 0.799 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.221      ; 1.164      ;
; 0.813 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.049      ; 1.006      ;
; 0.816 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.128      ; 2.618      ;
; 0.826 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.009      ;
; 0.826 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.128      ; 2.628      ;
; 0.842 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 2.081      ; 3.097      ;
; 0.883 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.054      ; 1.081      ;
; 0.909 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.225      ; 0.778      ;
; 0.914 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.099      ;
; 0.930 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.128      ; 2.732      ;
; 0.934 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.119      ;
; 0.961 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.198      ; 2.833      ;
; 0.973 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.179      ;
; 0.988 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.230      ; 0.862      ;
; 1.000 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.128      ; 2.802      ;
; 1.017 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.194      ; 1.355      ;
; 1.030 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; -0.052     ; 1.122      ;
; 1.030 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 2.072      ; 2.776      ;
; 1.037 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.128      ; 2.839      ;
; 1.041 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.224      ;
; 1.063 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.049      ; 1.256      ;
; 1.088 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; 0.371      ; 1.103      ;
; 1.133 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.037      ; 1.314      ;
; 1.134 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.128      ; 2.936      ;
; 1.135 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.128      ; 2.937      ;
; 1.139 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.128      ; 2.941      ;
; 1.142 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.361      ;
; 1.146 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; -0.500       ; 2.081      ; 2.901      ;
; 1.169 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.388      ;
; 1.199 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.221      ; 1.564      ;
; 1.205 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; 0.230      ; 1.079      ;
; 1.220 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.037      ; 1.401      ;
; 1.242 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.230      ; 1.116      ;
; 1.245 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.037      ; 1.426      ;
; 1.248 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.431      ;
; 1.288 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.037      ; 1.469      ;
; 1.293 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.366      ; 1.303      ;
; 1.300 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; 0.371      ; 1.315      ;
; 1.300 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.371      ; 1.315      ;
; 1.302 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.371      ; 1.317      ;
; 1.311 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.371      ; 1.326      ;
; 1.328 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.371      ; 1.343      ;
; 1.331 ; rd_add              ; miso~reg0           ; sclk         ; sclk        ; -0.500       ; 0.077      ; 1.052      ;
; 1.332 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; 0.371      ; 1.347      ;
; 1.339 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.225      ; 1.208      ;
; 1.340 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.523      ;
; 1.383 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.037      ; 1.564      ;
; 1.416 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.037      ; 1.597      ;
; 1.425 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.037      ; 1.606      ;
; 1.437 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.037      ; 1.618      ;
; 1.446 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.344      ; 1.434      ;
; 1.480 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; -0.500       ; 2.081      ; 3.235      ;
; 1.503 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.339      ; 1.486      ;
; 1.524 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.030      ; 1.698      ;
; 1.608 ; bit_cnt[0]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.286      ; 2.038      ;
; 1.608 ; bit_cnt[0]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.286      ; 2.038      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'sclk'                                                                          ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.550 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 1.847      ; 2.882      ;
; -0.550 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 1.847      ; 2.882      ;
; -0.550 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 1.847      ; 2.882      ;
; -0.534 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.051      ; 3.070      ;
; -0.534 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.051      ; 3.070      ;
; -0.534 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.051      ; 3.070      ;
; -0.534 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.051      ; 3.070      ;
; -0.534 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.051      ; 3.070      ;
; -0.534 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.051      ; 3.070      ;
; -0.534 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.051      ; 3.070      ;
; -0.534 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.051      ; 3.070      ;
; -0.458 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 2.124      ; 3.067      ;
; -0.392 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 2.005      ; 2.882      ;
; -0.320 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 2.004      ; 2.809      ;
; -0.318 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.500        ; 1.842      ; 2.645      ;
; -0.318 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 1.842      ; 2.645      ;
; -0.318 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 1.842      ; 2.645      ;
; -0.318 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 1.842      ; 2.645      ;
; -0.318 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 1.842      ; 2.645      ;
; -0.318 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 1.842      ; 2.645      ;
; -0.318 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 1.842      ; 2.645      ;
; -0.318 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 1.842      ; 2.645      ;
; -0.318 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 1.842      ; 2.645      ;
; -0.318 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 1.842      ; 2.645      ;
; -0.318 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 1.842      ; 2.645      ;
; -0.318 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 1.842      ; 2.645      ;
; -0.318 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 1.842      ; 2.645      ;
; -0.318 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 1.842      ; 2.645      ;
; -0.295 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.011      ; 2.791      ;
; -0.236 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 2.150      ; 2.871      ;
; -0.236 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 2.150      ; 2.871      ;
; -0.236 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 2.150      ; 2.871      ;
; -0.236 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 2.150      ; 2.871      ;
; -0.236 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 2.150      ; 2.871      ;
; -0.236 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 2.150      ; 2.871      ;
; -0.236 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 2.150      ; 2.871      ;
; -0.236 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 2.150      ; 2.871      ;
; -0.151 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.124      ; 2.760      ;
; -0.092 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 2.124      ; 3.201      ;
; 0.077  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.011      ; 2.919      ;
; 0.094  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 1.847      ; 2.738      ;
; 0.094  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 1.847      ; 2.738      ;
; 0.094  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 1.847      ; 2.738      ;
; 0.112  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 2.004      ; 2.877      ;
; 0.148  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 2.150      ; 2.987      ;
; 0.148  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 2.150      ; 2.987      ;
; 0.148  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 2.150      ; 2.987      ;
; 0.148  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 2.150      ; 2.987      ;
; 0.148  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 2.150      ; 2.987      ;
; 0.148  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 2.150      ; 2.987      ;
; 0.148  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 2.150      ; 2.987      ;
; 0.148  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 2.150      ; 2.987      ;
; 0.158  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.051      ; 2.878      ;
; 0.158  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.051      ; 2.878      ;
; 0.158  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.051      ; 2.878      ;
; 0.158  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.051      ; 2.878      ;
; 0.158  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.051      ; 2.878      ;
; 0.158  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.051      ; 2.878      ;
; 0.158  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.051      ; 2.878      ;
; 0.158  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.051      ; 2.878      ;
; 0.252  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 2.005      ; 2.738      ;
; 0.253  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.124      ; 2.856      ;
; 0.324  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 1.000        ; 1.842      ; 2.503      ;
; 0.324  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 1.842      ; 2.503      ;
; 0.324  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 1.842      ; 2.503      ;
; 0.324  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 1.842      ; 2.503      ;
; 0.324  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 1.842      ; 2.503      ;
; 0.324  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 1.842      ; 2.503      ;
; 0.324  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 1.842      ; 2.503      ;
; 0.324  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 1.842      ; 2.503      ;
; 0.324  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 1.842      ; 2.503      ;
; 0.324  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 1.842      ; 2.503      ;
; 0.324  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 1.842      ; 2.503      ;
; 0.324  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 1.842      ; 2.503      ;
; 0.324  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 1.842      ; 2.503      ;
; 0.324  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 1.842      ; 2.503      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rx_req'                                                                     ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.511 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.843      ; 3.609      ;
; -0.466 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.842      ; 3.605      ;
; -0.362 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.843      ; 3.960      ;
; -0.325 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.842      ; 3.964      ;
; -0.304 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.843      ; 3.610      ;
; -0.158 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.843      ; 3.964      ;
; -0.114 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.849      ; 3.605      ;
; 0.005  ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.842      ; 3.635      ;
; 0.009  ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.844      ; 3.633      ;
; 0.016  ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.849      ; 3.634      ;
; 0.020  ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.848      ; 3.606      ;
; 0.033  ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.849      ; 3.958      ;
; 0.164  ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.848      ; 3.962      ;
; 0.198  ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.842      ; 3.942      ;
; 0.200  ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.844      ; 3.942      ;
; 0.211  ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.849      ; 3.939      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'reset_n'                                                               ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.082 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 4.102      ; 3.704      ;
; 0.199 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 4.102      ; 3.707      ;
; 0.203 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 4.148      ; 3.737      ;
; 0.247 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 4.149      ; 3.702      ;
; 0.258 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 4.102      ; 4.028      ;
; 0.327 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 4.149      ; 3.746      ;
; 0.329 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 4.148      ; 3.744      ;
; 0.353 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 4.148      ; 4.087      ;
; 0.375 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 4.102      ; 4.031      ;
; 0.399 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 4.149      ; 4.050      ;
; 0.456 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 4.253      ; 3.727      ;
; 0.456 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 4.253      ; 3.727      ;
; 0.502 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 4.149      ; 4.071      ;
; 0.503 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 4.148      ; 4.070      ;
; 0.609 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 4.253      ; 4.074      ;
; 0.610 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 4.253      ; 4.073      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'reset_n'                                                                 ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.515 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 4.399      ; 3.884      ;
; -0.513 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 4.399      ; 3.886      ;
; -0.412 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 4.289      ; 3.877      ;
; -0.389 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 4.290      ; 3.901      ;
; -0.388 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 4.288      ; 3.900      ;
; -0.375 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 4.290      ; 3.915      ;
; -0.351 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 4.399      ; 3.568      ;
; -0.350 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 4.399      ; 3.569      ;
; -0.346 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 4.240      ; 3.894      ;
; -0.343 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 4.240      ; 3.897      ;
; -0.240 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 4.289      ; 3.569      ;
; -0.240 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 4.288      ; 3.568      ;
; -0.240 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 4.290      ; 3.570      ;
; -0.235 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 4.290      ; 3.575      ;
; -0.184 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 4.240      ; 3.576      ;
; -0.181 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 4.240      ; 3.579      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rx_req'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.263 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.976      ; 3.753      ;
; -0.258 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.975      ; 3.757      ;
; -0.255 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.969      ; 3.754      ;
; -0.250 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.969      ; 3.759      ;
; -0.249 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.968      ; 3.759      ;
; -0.207 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.976      ; 3.809      ;
; -0.199 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.970      ; 3.811      ;
; -0.197 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.968      ; 3.811      ;
; -0.074 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.976      ; 3.442      ;
; -0.073 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.975      ; 3.442      ;
; -0.066 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.968      ; 3.442      ;
; -0.063 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.969      ; 3.446      ;
; -0.063 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.969      ; 3.446      ;
; -0.007 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.976      ; 3.509      ;
; -0.001 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.970      ; 3.509      ;
; 0.002  ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.968      ; 3.510      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'sclk'                                                                          ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.328 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.000        ; 1.911      ; 2.413      ;
; 0.328 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 1.911      ; 2.413      ;
; 0.328 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 1.911      ; 2.413      ;
; 0.328 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 1.911      ; 2.413      ;
; 0.328 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 1.911      ; 2.413      ;
; 0.328 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 1.911      ; 2.413      ;
; 0.328 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 1.911      ; 2.413      ;
; 0.328 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 1.911      ; 2.413      ;
; 0.328 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 1.911      ; 2.413      ;
; 0.328 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 1.911      ; 2.413      ;
; 0.328 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 1.911      ; 2.413      ;
; 0.328 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 1.911      ; 2.413      ;
; 0.328 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 1.911      ; 2.413      ;
; 0.328 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 1.911      ; 2.413      ;
; 0.332 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.128      ; 2.634      ;
; 0.332 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.128      ; 2.634      ;
; 0.332 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.128      ; 2.634      ;
; 0.332 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.128      ; 2.634      ;
; 0.332 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.128      ; 2.634      ;
; 0.332 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.128      ; 2.634      ;
; 0.332 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.128      ; 2.634      ;
; 0.332 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.128      ; 2.634      ;
; 0.383 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 2.081      ; 2.638      ;
; 0.391 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.198      ; 2.763      ;
; 0.464 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.863      ;
; 0.464 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.863      ;
; 0.464 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.863      ;
; 0.464 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.863      ;
; 0.464 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.863      ;
; 0.464 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.863      ;
; 0.464 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.863      ;
; 0.464 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.863      ;
; 0.538 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.072      ; 2.784      ;
; 0.548 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 1.916      ; 2.638      ;
; 0.548 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 1.916      ; 2.638      ;
; 0.548 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 1.916      ; 2.638      ;
; 0.571 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.079      ; 2.824      ;
; 0.723 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.198      ; 3.095      ;
; 0.789 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.198      ; 2.661      ;
; 0.837 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.736      ;
; 0.837 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.736      ;
; 0.837 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.736      ;
; 0.837 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.736      ;
; 0.837 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.736      ;
; 0.837 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.736      ;
; 0.837 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.736      ;
; 0.837 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.736      ;
; 0.932 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.128      ; 2.734      ;
; 0.932 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.128      ; 2.734      ;
; 0.932 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.128      ; 2.734      ;
; 0.932 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.128      ; 2.734      ;
; 0.932 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.128      ; 2.734      ;
; 0.932 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.128      ; 2.734      ;
; 0.932 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.128      ; 2.734      ;
; 0.932 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.128      ; 2.734      ;
; 0.937 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.079      ; 2.690      ;
; 0.961 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.072      ; 2.707      ;
; 0.977 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; -0.500       ; 1.911      ; 2.562      ;
; 0.977 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 1.911      ; 2.562      ;
; 0.977 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 1.911      ; 2.562      ;
; 0.977 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 1.911      ; 2.562      ;
; 0.977 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 1.911      ; 2.562      ;
; 0.977 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 1.911      ; 2.562      ;
; 0.977 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 1.911      ; 2.562      ;
; 0.977 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 1.911      ; 2.562      ;
; 0.977 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 1.911      ; 2.562      ;
; 0.977 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 1.911      ; 2.562      ;
; 0.977 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 1.911      ; 2.562      ;
; 0.977 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 1.911      ; 2.562      ;
; 0.977 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 1.911      ; 2.562      ;
; 0.977 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 1.911      ; 2.562      ;
; 1.034 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 2.081      ; 2.789      ;
; 1.087 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.198      ; 2.959      ;
; 1.199 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 1.916      ; 2.789      ;
; 1.199 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 1.916      ; 2.789      ;
; 1.199 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 1.916      ; 2.789      ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add                 ;
; 0.154  ; 0.370        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add                 ;
; 0.154  ; 0.370        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated      ;
; 0.154  ; 0.370        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add                 ;
; 0.157  ; 0.373        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated     ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]              ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]              ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]              ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]              ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]              ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]              ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]              ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]              ;
; 0.178  ; 0.394        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated     ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]            ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]             ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]             ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]            ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]            ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]            ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]            ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]            ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]            ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]             ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]             ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]             ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]             ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]             ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]             ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]             ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated    ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated    ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated    ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated    ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated    ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated    ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated    ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated    ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en                ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; sclk~input|o           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rd_add|clk             ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; roe~reg0_emulated|clk  ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; wr_add|clk             ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]|clk        ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]|clk         ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]|clk         ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; trdy~reg0_emulated|clk ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]|clk         ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]|clk        ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]|clk        ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]|clk        ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]|clk        ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]|clk        ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]|clk        ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]|clk         ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]|clk         ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]|clk         ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset_n'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datac            ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datac            ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.574  ; 0.574        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.574  ; 0.574        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datac            ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datac            ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.246  ; 0.591 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; -0.070 ; 0.275 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; -0.219 ; 0.148 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; -0.222 ; 0.146 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; -0.060 ; 0.293 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; -0.172 ; 0.191 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.246  ; 0.591 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; -0.106 ; 0.243 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; -0.354 ; 0.011 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 1.238  ; 1.376 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 1.200  ; 1.329 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 5.111  ; 5.454 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 4.528  ; 4.817 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 3.223  ; 3.564 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.728  ; 3.065 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.646  ; 3.986 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.169  ; 2.547 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 1.907  ; 2.305 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 1.813  ; 2.192 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 2.169  ; 2.541 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 2.160  ; 2.547 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 1.724  ; 2.158 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 1.844  ; 2.223 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 2.003  ; 2.353 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.121  ; 2.483 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 4.142  ; 4.465 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 2.257  ; 2.604 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.604  ; 0.730 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.888  ; 1.007 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 4.465  ; 4.820 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 3.882  ; 4.183 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 2.589  ; 2.918 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.406  ; 2.753 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.069  ; 3.411 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 3.565  ; 3.890 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 1.192  ; 0.835  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 1.008  ; 0.678  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 1.026  ; 0.669  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 1.032  ; 0.674  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 1.006  ; 0.669  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 1.110  ; 0.756  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.822  ; 0.493  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.953  ; 0.612  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 1.192  ; 0.835  ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.203 ; -0.346 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.872 ; -1.010 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -2.614 ; -3.004 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -2.575 ; -2.903 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -2.739 ; -3.057 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.344 ; -2.668 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.591 ; -2.911 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -1.332 ; -1.732 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.512 ; -1.883 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -1.423 ; -1.783 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.763 ; -2.110 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -1.756 ; -2.115 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.332 ; -1.741 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.454 ; -1.813 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.606 ; -1.938 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.378 ; -1.732 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -2.194 ; -2.517 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -0.987 ; -1.333 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; -0.184 ; -0.295 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.491 ; -0.618 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -2.742 ; -3.132 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -2.183 ; -2.522 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -2.182 ; -2.510 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.952 ; -2.287 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.078 ; -2.410 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -3.080 ; -3.403 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; roe         ; reset_n    ; 4.699  ; 4.711  ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.497  ; 4.514  ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.701  ; 4.715  ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.699  ; 4.711  ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.497  ; 4.514  ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.701  ; 4.715  ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 4.938  ; 4.725  ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 4.938  ; 4.725  ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 10.659 ; 10.713 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 9.366  ; 9.278  ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 8.408  ; 8.425  ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 10.659 ; 10.713 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 9.260  ; 9.220  ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 9.025  ; 8.933  ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 8.962  ; 8.969  ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 8.189  ; 8.194  ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 9.645  ; 9.551  ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.167  ; 5.090  ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.368  ; 5.247  ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 5.359  ; 5.293  ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.369  ; 5.253  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; roe         ; reset_n    ; 4.615  ; 4.630  ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.422  ; 4.442  ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.616  ; 4.633  ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.615  ; 4.630  ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.422  ; 4.442  ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.616  ; 4.633  ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 4.856  ; 4.638  ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 4.856  ; 4.638  ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 7.985  ; 7.989  ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 9.113  ; 9.028  ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 8.193  ; 8.210  ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 10.403 ; 10.459 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 9.011  ; 8.972  ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 8.786  ; 8.697  ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 8.727  ; 8.732  ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 7.985  ; 7.989  ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 9.382  ; 9.291  ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.058  ; 4.981  ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.206  ; 5.095  ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 5.203  ; 5.108  ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.207  ; 5.101  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.209 ; 5.489 ;       ;
; ss_n         ; roe         ; 8.381 ; 8.446 ; 8.915 ; 8.626 ;
; ss_n         ; rrdy        ; 7.183 ; 7.382 ; 7.853 ; 7.474 ;
; ss_n         ; trdy        ; 7.952 ; 7.895 ; 8.372 ; 8.232 ;
; st_load_en   ; roe         ; 7.798 ; 7.863 ; 8.278 ; 7.989 ;
; st_load_en   ; rrdy        ; 6.600 ; 6.799 ; 7.216 ; 6.837 ;
; st_load_en   ; trdy        ; 7.261 ; 7.312 ; 7.735 ; 7.457 ;
; st_load_roe  ; roe         ; 6.684 ;       ;       ; 6.899 ;
; st_load_rrdy ; rrdy        ; 6.337 ;       ;       ; 6.590 ;
; st_load_trdy ; trdy        ; 7.188 ;       ;       ; 7.419 ;
; tx_load_en   ; trdy        ; 7.684 ;       ;       ; 7.898 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.107 ; 5.380 ;       ;
; ss_n         ; roe         ; 8.096 ; 8.209 ; 8.669 ; 8.356 ;
; ss_n         ; rrdy        ; 6.980 ; 6.953 ; 7.442 ; 7.279 ;
; ss_n         ; trdy        ; 7.643 ; 7.679 ; 8.143 ; 7.904 ;
; st_load_en   ; roe         ; 7.537 ; 7.650 ; 8.059 ; 7.746 ;
; st_load_en   ; rrdy        ; 6.421 ; 6.629 ; 7.041 ; 6.669 ;
; st_load_en   ; trdy        ; 7.021 ; 6.910 ; 7.353 ; 7.236 ;
; st_load_roe  ; roe         ; 6.501 ;       ;       ; 6.712 ;
; st_load_rrdy ; rrdy        ; 6.190 ;       ;       ; 6.434 ;
; st_load_trdy ; trdy        ; 6.414 ;       ;       ; 6.642 ;
; tx_load_en   ; trdy        ; 7.416 ;       ;       ; 7.635 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.012 ; 5.014 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 4.522 ; 4.522 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.002     ; 5.002     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 4.510     ; 4.611     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; sclk   ; -2.356 ; -20.868          ;
; rx_req ; 0.204  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; rx_req ; -0.320 ; -2.373          ;
; sclk   ; 0.061  ; 0.000           ;
+--------+--------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; sclk    ; -0.509 ; -10.659            ;
; rx_req  ; 0.094  ; 0.000              ;
; reset_n ; 0.493  ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; reset_n ; -0.422 ; -2.877            ;
; rx_req  ; -0.249 ; -1.846            ;
; sclk    ; 0.197  ; 0.000             ;
+---------+--------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sclk    ; -3.000 ; -47.742                       ;
; reset_n ; -3.000 ; -3.238                        ;
; rx_req  ; -3.000 ; -3.000                        ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sclk'                                                                                      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.356 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; -1.971     ; 0.862      ;
; -2.229 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.930     ; 0.776      ;
; -2.200 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.868     ; 0.809      ;
; -2.193 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.835     ; 0.835      ;
; -2.135 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.867     ; 0.745      ;
; -2.118 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.868     ; 0.727      ;
; -2.116 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.930     ; 0.663      ;
; -2.116 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.867     ; 0.726      ;
; -2.071 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.835     ; 0.713      ;
; -1.946 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.930     ; 0.493      ;
; -1.930 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.930     ; 0.477      ;
; -1.892 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.835     ; 0.534      ;
; -1.887 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.868     ; 0.496      ;
; -1.830 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.867     ; 0.440      ;
; -1.789 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.835     ; 0.431      ;
; -1.712 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.867     ; 0.322      ;
; -1.711 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.868     ; 0.320      ;
; -1.058 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.405     ; 1.160      ;
; -1.012 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.406     ; 1.113      ;
; -0.948 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.479     ; 0.976      ;
; -0.922 ; rd_add             ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.405     ; 1.024      ;
; -0.914 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.049      ; 1.970      ;
; -0.878 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.034      ; 1.919      ;
; -0.868 ; rd_add             ; miso~en             ; sclk         ; sclk        ; 0.500        ; -0.402     ; 0.973      ;
; -0.867 ; rd_add             ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.355     ; 1.019      ;
; -0.867 ; rd_add             ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.355     ; 1.019      ;
; -0.867 ; rd_add             ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.355     ; 1.019      ;
; -0.867 ; rd_add             ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.355     ; 1.019      ;
; -0.867 ; rd_add             ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.355     ; 1.019      ;
; -0.867 ; rd_add             ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.355     ; 1.019      ;
; -0.867 ; rd_add             ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.355     ; 1.019      ;
; -0.867 ; rd_add             ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.355     ; 1.019      ;
; -0.855 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.049      ; 1.911      ;
; -0.819 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.034      ; 1.860      ;
; -0.732 ; reset_n            ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; 1.163      ; 2.372      ;
; -0.717 ; bit_cnt[2]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.049      ; 1.773      ;
; -0.710 ; bit_cnt[4]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.049      ; 1.766      ;
; -0.688 ; reset_n            ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.204      ; 2.369      ;
; -0.684 ; reset_n            ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.204      ; 2.365      ;
; -0.683 ; reset_n            ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.204      ; 2.364      ;
; -0.681 ; bit_cnt[2]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.034      ; 1.722      ;
; -0.674 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.034      ; 1.715      ;
; -0.672 ; rx_req             ; miso~reg0           ; rx_req       ; sclk        ; 0.500        ; 1.163      ; 2.312      ;
; -0.650 ; bit_cnt[8]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.046      ; 1.703      ;
; -0.643 ; bit_cnt[5]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.046      ; 1.696      ;
; -0.631 ; bit_cnt[0]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.049      ; 1.687      ;
; -0.616 ; reset_n            ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.204      ; 2.297      ;
; -0.614 ; bit_cnt[8]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.031      ; 1.652      ;
; -0.607 ; bit_cnt[5]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.031      ; 1.645      ;
; -0.595 ; bit_cnt[0]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.034      ; 1.636      ;
; -0.594 ; reset_n            ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.204      ; 2.275      ;
; -0.591 ; bit_cnt[16]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.049      ; 1.647      ;
; -0.572 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.049      ; 1.628      ;
; -0.555 ; bit_cnt[16]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.034      ; 1.596      ;
; -0.548 ; bit_cnt[6]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.049      ; 1.604      ;
; -0.546 ; reset_n            ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.204      ; 2.227      ;
; -0.536 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.034      ; 1.577      ;
; -0.519 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.607      ;
; -0.519 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.607      ;
; -0.519 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.607      ;
; -0.519 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.607      ;
; -0.519 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.607      ;
; -0.519 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.607      ;
; -0.519 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.607      ;
; -0.519 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.607      ;
; -0.512 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.034      ; 1.553      ;
; -0.491 ; reset_n            ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.204      ; 2.172      ;
; -0.479 ; reset_n            ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.204      ; 2.160      ;
; -0.467 ; bit_cnt[5]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.078      ; 1.552      ;
; -0.467 ; bit_cnt[5]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.078      ; 1.552      ;
; -0.467 ; bit_cnt[5]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.078      ; 1.552      ;
; -0.467 ; bit_cnt[5]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.078      ; 1.552      ;
; -0.467 ; bit_cnt[5]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.078      ; 1.552      ;
; -0.467 ; bit_cnt[5]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.078      ; 1.552      ;
; -0.467 ; bit_cnt[5]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.078      ; 1.552      ;
; -0.467 ; bit_cnt[5]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.078      ; 1.552      ;
; -0.467 ; bit_cnt[10]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.046      ; 1.520      ;
; -0.460 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.548      ;
; -0.460 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.548      ;
; -0.460 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.548      ;
; -0.460 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.548      ;
; -0.460 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.548      ;
; -0.460 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.548      ;
; -0.460 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.548      ;
; -0.460 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.548      ;
; -0.431 ; bit_cnt[10]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.031      ; 1.469      ;
; -0.418 ; bit_cnt[7]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.049      ; 1.474      ;
; -0.416 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.504      ;
; -0.416 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.504      ;
; -0.416 ; bit_cnt[16]        ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.504      ;
; -0.416 ; bit_cnt[16]        ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.504      ;
; -0.416 ; bit_cnt[16]        ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.504      ;
; -0.416 ; bit_cnt[16]        ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.504      ;
; -0.416 ; bit_cnt[16]        ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.504      ;
; -0.416 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.504      ;
; -0.382 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.034      ; 1.423      ;
; -0.372 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.460      ;
; -0.372 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.460      ;
; -0.372 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.460      ;
; -0.372 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.081      ; 1.460      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rx_req'                                                                       ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.204 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 1.000        ; 1.101      ; 1.122      ;
; 0.208 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 1.000        ; 1.102      ; 1.098      ;
; 0.318 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 1.000        ; 1.103      ; 1.134      ;
; 0.436 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 1.000        ; 1.106      ; 1.126      ;
; 0.465 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 1.000        ; 1.101      ; 1.198      ;
; 0.487 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 1.000        ; 1.105      ; 1.166      ;
; 0.507 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 1.000        ; 1.106      ; 1.162      ;
; 0.520 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 1.000        ; 1.104      ; 1.147      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rx_req'                                                                         ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.320 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.000        ; 1.241      ; 0.951      ;
; -0.317 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.000        ; 1.242      ; 0.955      ;
; -0.309 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.000        ; 1.246      ; 0.967      ;
; -0.301 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.000        ; 1.243      ; 0.972      ;
; -0.296 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.000        ; 1.242      ; 0.976      ;
; -0.291 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.000        ; 1.245      ; 0.984      ;
; -0.290 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.000        ; 1.246      ; 0.986      ;
; -0.249 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.000        ; 1.241      ; 1.022      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sclk'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.061 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.254      ; 1.429      ;
; 0.081 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.254      ; 1.449      ;
; 0.123 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.254      ; 1.491      ;
; 0.125 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.651      ; 1.890      ;
; 0.166 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 1.568      ; 1.848      ;
; 0.173 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.254      ; 1.541      ;
; 0.186 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.579      ; 1.879      ;
; 0.189 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.254      ; 1.557      ;
; 0.198 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.651      ; 1.463      ;
; 0.199 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.227 ; bit_cnt[0]          ; bit_cnt[1]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.334      ;
; 0.243 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.254      ; 1.611      ;
; 0.244 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.254      ; 1.612      ;
; 0.247 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.254      ; 1.615      ;
; 0.254 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.579      ; 1.447      ;
; 0.256 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 1.568      ; 1.438      ;
; 0.288 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.395      ;
; 0.292 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 1.211      ; 1.617      ;
; 0.293 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.400      ;
; 0.294 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.401      ;
; 0.324 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 1.651      ; 2.089      ;
; 0.338 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.161      ; 0.583      ;
; 0.338 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.161      ; 0.583      ;
; 0.340 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.161      ; 0.585      ;
; 0.343 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.161      ; 0.588      ;
; 0.344 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.161      ; 0.589      ;
; 0.345 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.161      ; 0.590      ;
; 0.351 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.458      ;
; 0.352 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.459      ;
; 0.371 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.491      ;
; 0.372 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.492      ;
; 0.382 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.030      ; 0.496      ;
; 0.382 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 1.568      ; 2.064      ;
; 0.391 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.511      ;
; 0.391 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.491      ; 0.466      ;
; 0.400 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 1.651      ; 1.665      ;
; 0.420 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.489      ; 0.493      ;
; 0.441 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 1.568      ; 1.623      ;
; 0.446 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.161      ; 0.691      ;
; 0.449 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.161      ; 0.694      ;
; 0.459 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.030      ; 0.573      ;
; 0.463 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.570      ;
; 0.467 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; 0.593      ; 0.644      ;
; 0.504 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 1.211      ; 1.829      ;
; 0.506 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.629      ;
; 0.542 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.029      ; 0.655      ;
; 0.548 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.029      ; 0.661      ;
; 0.550 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; 0.489      ; 0.623      ;
; 0.567 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.693      ;
; 0.590 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.489      ; 0.663      ;
; 0.591 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.698      ;
; 0.593 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.131      ; 0.808      ;
; 0.596 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.593      ; 0.773      ;
; 0.598 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; 0.593      ; 0.775      ;
; 0.598 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.590      ; 0.772      ;
; 0.604 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.593      ; 0.781      ;
; 0.607 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.593      ; 0.784      ;
; 0.610 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.593      ; 0.787      ;
; 0.613 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.030      ; 0.727      ;
; 0.616 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; -0.032     ; 0.668      ;
; 0.617 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; 0.593      ; 0.794      ;
; 0.648 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.491      ; 0.723      ;
; 0.649 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.757      ;
; 0.659 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.059      ; 0.802      ;
; 0.675 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.059      ; 0.818      ;
; 0.683 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.563      ; 0.830      ;
; 0.706 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.814      ;
; 0.711 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.560      ; 0.855      ;
; 0.717 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.825      ;
; 0.718 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.825      ;
; 0.735 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.120      ; 0.939      ;
; 0.748 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.856      ;
; 0.792 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.899      ;
; 0.810 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.918      ;
; 0.834 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.942      ;
; 0.834 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.942      ;
; 0.838 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.946      ;
; 0.854 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.489      ; 0.927      ;
; 0.898 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.007      ; 0.989      ;
; 0.939 ; bit_cnt[0]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.175      ; 1.198      ;
; 0.939 ; bit_cnt[0]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.175      ; 1.198      ;
; 0.939 ; bit_cnt[0]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.175      ; 1.198      ;
; 0.939 ; bit_cnt[0]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.175      ; 1.198      ;
; 0.939 ; bit_cnt[0]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.175      ; 1.198      ;
; 0.939 ; bit_cnt[0]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.175      ; 1.198      ;
; 0.939 ; bit_cnt[0]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.175      ; 1.198      ;
; 0.939 ; bit_cnt[0]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.175      ; 1.198      ;
; 0.964 ; bit_cnt[9]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.123      ; 1.171      ;
; 1.010 ; bit_cnt[7]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.175      ; 1.269      ;
; 1.010 ; bit_cnt[7]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.175      ; 1.269      ;
; 1.010 ; bit_cnt[7]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.175      ; 1.269      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'sclk'                                                                          ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.509 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.204      ; 2.190      ;
; -0.509 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.204      ; 2.190      ;
; -0.509 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.204      ; 2.190      ;
; -0.509 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.204      ; 2.190      ;
; -0.509 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.204      ; 2.190      ;
; -0.509 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.204      ; 2.190      ;
; -0.509 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.204      ; 2.190      ;
; -0.509 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.204      ; 2.190      ;
; -0.472 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 1.082      ; 2.031      ;
; -0.472 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 1.082      ; 2.031      ;
; -0.472 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 1.082      ; 2.031      ;
; -0.397 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 1.157      ; 2.031      ;
; -0.341 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.500        ; 1.079      ; 1.897      ;
; -0.341 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 1.079      ; 1.897      ;
; -0.341 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 1.079      ; 1.897      ;
; -0.341 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 1.079      ; 1.897      ;
; -0.341 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 1.079      ; 1.897      ;
; -0.341 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 1.079      ; 1.897      ;
; -0.341 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 1.079      ; 1.897      ;
; -0.341 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 1.079      ; 1.897      ;
; -0.341 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 1.079      ; 1.897      ;
; -0.341 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 1.079      ; 1.897      ;
; -0.341 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 1.079      ; 1.897      ;
; -0.341 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 1.079      ; 1.897      ;
; -0.341 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 1.079      ; 1.897      ;
; -0.341 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 1.079      ; 1.897      ;
; 0.273  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 1.600      ; 1.804      ;
; 0.306  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 1.600      ; 2.271      ;
; 0.322  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 1.520      ; 1.675      ;
; 0.330  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.530      ; 1.677      ;
; 0.409  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 1.082      ; 1.650      ;
; 0.409  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 1.082      ; 1.650      ;
; 0.409  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 1.082      ; 1.650      ;
; 0.420  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 1.628      ; 2.185      ;
; 0.420  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 1.628      ; 2.185      ;
; 0.420  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 1.628      ; 2.185      ;
; 0.420  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 1.628      ; 2.185      ;
; 0.420  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 1.628      ; 2.185      ;
; 0.420  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 1.628      ; 2.185      ;
; 0.420  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 1.628      ; 2.185      ;
; 0.420  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 1.628      ; 2.185      ;
; 0.422  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 1.628      ; 1.683      ;
; 0.422  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 1.628      ; 1.683      ;
; 0.422  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 1.628      ; 1.683      ;
; 0.422  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 1.628      ; 1.683      ;
; 0.422  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 1.628      ; 1.683      ;
; 0.422  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 1.628      ; 1.683      ;
; 0.422  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 1.628      ; 1.683      ;
; 0.422  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 1.628      ; 1.683      ;
; 0.439  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.600      ; 1.638      ;
; 0.458  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 1.520      ; 2.039      ;
; 0.460  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.530      ; 2.047      ;
; 0.470  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.204      ; 1.711      ;
; 0.470  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.204      ; 1.711      ;
; 0.470  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.204      ; 1.711      ;
; 0.470  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.204      ; 1.711      ;
; 0.470  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.204      ; 1.711      ;
; 0.470  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.204      ; 1.711      ;
; 0.470  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.204      ; 1.711      ;
; 0.470  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.204      ; 1.711      ;
; 0.484  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 1.157      ; 1.650      ;
; 0.554  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.600      ; 2.023      ;
; 0.564  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 1.000        ; 1.079      ; 1.492      ;
; 0.564  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 1.079      ; 1.492      ;
; 0.564  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 1.079      ; 1.492      ;
; 0.564  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 1.079      ; 1.492      ;
; 0.564  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 1.079      ; 1.492      ;
; 0.564  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 1.079      ; 1.492      ;
; 0.564  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 1.079      ; 1.492      ;
; 0.564  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 1.079      ; 1.492      ;
; 0.564  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 1.079      ; 1.492      ;
; 0.564  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 1.079      ; 1.492      ;
; 0.564  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 1.079      ; 1.492      ;
; 0.564  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 1.079      ; 1.492      ;
; 0.564  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 1.079      ; 1.492      ;
; 0.564  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 1.079      ; 1.492      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rx_req'                                                                    ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.094 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.783      ; 2.883      ;
; 0.110 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.782      ; 2.887      ;
; 0.203 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.783      ; 2.274      ;
; 0.221 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.782      ; 2.276      ;
; 0.235 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.784      ; 2.888      ;
; 0.346 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.784      ; 2.277      ;
; 0.352 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.787      ; 2.881      ;
; 0.438 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.782      ; 2.896      ;
; 0.442 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.785      ; 2.896      ;
; 0.443 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.786      ; 2.881      ;
; 0.446 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.787      ; 2.894      ;
; 0.461 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.787      ; 2.272      ;
; 0.549 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.782      ; 2.285      ;
; 0.552 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.786      ; 2.272      ;
; 0.554 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.785      ; 2.284      ;
; 0.556 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.787      ; 2.284      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'reset_n'                                                               ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.493 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 2.944      ; 2.934      ;
; 0.559 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 2.975      ; 2.968      ;
; 0.568 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 2.944      ; 2.937      ;
; 0.577 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 2.976      ; 2.960      ;
; 0.600 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 2.944      ; 2.327      ;
; 0.662 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 2.976      ; 2.959      ;
; 0.663 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 2.975      ; 2.957      ;
; 0.675 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 2.944      ; 2.330      ;
; 0.683 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 2.975      ; 2.344      ;
; 0.696 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 2.976      ; 2.341      ;
; 0.729 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 3.035      ; 2.959      ;
; 0.731 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 3.035      ; 2.957      ;
; 0.775 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 2.976      ; 2.346      ;
; 0.776 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 2.975      ; 2.344      ;
; 0.849 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 3.035      ; 2.339      ;
; 0.851 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 3.035      ; 2.337      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'reset_n'                                                                 ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.422 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 3.134      ; 2.232      ;
; -0.420 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 3.134      ; 2.234      ;
; -0.359 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 3.071      ; 2.232      ;
; -0.358 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 3.071      ; 2.233      ;
; -0.358 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 3.072      ; 2.234      ;
; -0.334 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 3.072      ; 2.258      ;
; -0.314 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 3.039      ; 2.245      ;
; -0.312 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 3.039      ; 2.247      ;
; -0.302 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 3.134      ; 2.832      ;
; -0.299 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 3.134      ; 2.835      ;
; -0.241 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 3.071      ; 2.830      ;
; -0.226 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 3.071      ; 2.845      ;
; -0.225 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 3.072      ; 2.847      ;
; -0.205 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 3.072      ; 2.867      ;
; -0.196 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 3.039      ; 2.843      ;
; -0.193 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 3.039      ; 2.846      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rx_req'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.249 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.874      ; 2.165      ;
; -0.248 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.873      ; 2.165      ;
; -0.244 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.870      ; 2.166      ;
; -0.241 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.869      ; 2.168      ;
; -0.241 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.870      ; 2.169      ;
; -0.211 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.874      ; 2.203      ;
; -0.208 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.871      ; 2.203      ;
; -0.204 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.869      ; 2.205      ;
; -0.171 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.874      ; 2.743      ;
; -0.170 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.873      ; 2.743      ;
; -0.165 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.870      ; 2.745      ;
; -0.160 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.869      ; 2.749      ;
; -0.160 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.870      ; 2.750      ;
; -0.109 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.874      ; 2.805      ;
; -0.105 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.871      ; 2.806      ;
; -0.102 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.869      ; 2.807      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'sclk'                                                                          ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.197 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.000        ; 1.123      ; 1.434      ;
; 0.197 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 1.123      ; 1.434      ;
; 0.197 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 1.123      ; 1.434      ;
; 0.197 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 1.123      ; 1.434      ;
; 0.197 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 1.123      ; 1.434      ;
; 0.197 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 1.123      ; 1.434      ;
; 0.197 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 1.123      ; 1.434      ;
; 0.197 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 1.123      ; 1.434      ;
; 0.197 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 1.123      ; 1.434      ;
; 0.197 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 1.123      ; 1.434      ;
; 0.197 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 1.123      ; 1.434      ;
; 0.197 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 1.123      ; 1.434      ;
; 0.197 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 1.123      ; 1.434      ;
; 0.197 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 1.123      ; 1.434      ;
; 0.199 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.651      ; 1.964      ;
; 0.203 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.254      ; 1.571      ;
; 0.203 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.254      ; 1.571      ;
; 0.203 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.254      ; 1.571      ;
; 0.203 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.254      ; 1.571      ;
; 0.203 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.254      ; 1.571      ;
; 0.203 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.254      ; 1.571      ;
; 0.203 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.254      ; 1.571      ;
; 0.203 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.254      ; 1.571      ;
; 0.266 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 1.205      ; 1.585      ;
; 0.293 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.579      ; 1.986      ;
; 0.295 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 1.568      ; 1.977      ;
; 0.300 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 1.681      ; 1.595      ;
; 0.300 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 1.681      ; 1.595      ;
; 0.300 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 1.681      ; 1.595      ;
; 0.300 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 1.681      ; 1.595      ;
; 0.300 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 1.681      ; 1.595      ;
; 0.300 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 1.681      ; 1.595      ;
; 0.300 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 1.681      ; 1.595      ;
; 0.300 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 1.681      ; 1.595      ;
; 0.302 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 1.681      ; 2.097      ;
; 0.302 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 1.681      ; 2.097      ;
; 0.302 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 1.681      ; 2.097      ;
; 0.302 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 1.681      ; 2.097      ;
; 0.302 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 1.681      ; 2.097      ;
; 0.302 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 1.681      ; 2.097      ;
; 0.302 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 1.681      ; 2.097      ;
; 0.302 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 1.681      ; 2.097      ;
; 0.308 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.651      ; 1.573      ;
; 0.345 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 1.126      ; 1.585      ;
; 0.345 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 1.126      ; 1.585      ;
; 0.345 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 1.126      ; 1.585      ;
; 0.417 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.579      ; 1.610      ;
; 0.428 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 1.568      ; 1.610      ;
; 0.434 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 1.651      ; 2.199      ;
; 0.474 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 1.651      ; 1.739      ;
; 1.105 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; -0.500       ; 1.123      ; 1.842      ;
; 1.105 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 1.123      ; 1.842      ;
; 1.105 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 1.123      ; 1.842      ;
; 1.105 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 1.123      ; 1.842      ;
; 1.105 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 1.123      ; 1.842      ;
; 1.105 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 1.123      ; 1.842      ;
; 1.105 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 1.123      ; 1.842      ;
; 1.105 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 1.123      ; 1.842      ;
; 1.105 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 1.123      ; 1.842      ;
; 1.105 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 1.123      ; 1.842      ;
; 1.105 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 1.123      ; 1.842      ;
; 1.105 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 1.123      ; 1.842      ;
; 1.105 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 1.123      ; 1.842      ;
; 1.105 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 1.123      ; 1.842      ;
; 1.116 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.254      ; 1.984      ;
; 1.116 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.254      ; 1.984      ;
; 1.116 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.254      ; 1.984      ;
; 1.116 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.254      ; 1.984      ;
; 1.116 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.254      ; 1.984      ;
; 1.116 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.254      ; 1.984      ;
; 1.116 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.254      ; 1.984      ;
; 1.116 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.254      ; 1.984      ;
; 1.152 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 1.205      ; 1.971      ;
; 1.231 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 1.126      ; 1.971      ;
; 1.231 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 1.126      ; 1.971      ;
; 1.231 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 1.126      ; 1.971      ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add                  ;
; -0.154 ; 0.062        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]               ;
; -0.154 ; 0.062        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]               ;
; -0.154 ; 0.062        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]               ;
; -0.154 ; 0.062        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]               ;
; -0.154 ; 0.062        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]               ;
; -0.154 ; 0.062        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]               ;
; -0.154 ; 0.062        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]               ;
; -0.154 ; 0.062        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]               ;
; -0.152 ; 0.064        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated      ;
; -0.146 ; 0.070        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add                  ;
; -0.146 ; 0.070        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated       ;
; -0.146 ; 0.070        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add                  ;
; -0.141 ; 0.075        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated      ;
; -0.121 ; 0.063        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en                 ;
; -0.108 ; 0.076        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0               ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated     ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated     ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated     ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated     ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated     ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated     ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated     ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated     ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]              ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]             ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]             ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]             ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]             ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]             ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]             ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]              ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]              ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]              ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]              ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]              ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]              ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]              ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]             ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]              ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]              ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en|clk             ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]|clk           ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]|clk           ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]|clk           ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]|clk           ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]|clk           ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]|clk           ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[6]|clk           ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[7]|clk           ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; trdy~reg0_emulated|clk  ;
; 0.072  ; 0.072        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0|clk           ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated|clk ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated|clk ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated|clk ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated|clk ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated|clk ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated|clk ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated|clk ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated|clk ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset_n'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; -0.022 ; -0.022       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; -0.022 ; -0.022       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; -0.019 ; -0.019       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datac            ;
; -0.019 ; -0.019       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datac            ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; -0.014 ; -0.014       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; -0.009 ; -0.009       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; -0.008 ; -0.008       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.932  ; 0.932        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.935  ; 0.935        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.978  ; 0.978        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.978  ; 0.978        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 1.005  ; 1.005        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 1.005  ; 1.005        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 1.008  ; 1.008        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 1.008  ; 1.008        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 1.008  ; 1.008        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 1.009  ; 1.009        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 1.009  ; 1.009        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 1.009  ; 1.009        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 1.012  ; 1.012        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 1.012  ; 1.012        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 1.012  ; 1.012        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 1.013  ; 1.013        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 1.014  ; 1.014        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datac            ;
; 1.014  ; 1.014        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datac            ;
; 1.017  ; 1.017        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 1.017  ; 1.017        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.911  ; 0.911        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.915  ; 0.915        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.951  ; 0.951        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.951  ; 0.951        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.982  ; 0.982        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.982  ; 0.982        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.982  ; 0.982        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.982  ; 0.982        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.982  ; 0.982        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.982  ; 0.982        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.982  ; 0.982        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.982  ; 0.982        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; -0.177 ; 0.425 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; -0.378 ; 0.203 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; -0.463 ; 0.126 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; -0.476 ; 0.114 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; -0.369 ; 0.216 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; -0.443 ; 0.136 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; -0.177 ; 0.425 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; -0.406 ; 0.191 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; -0.554 ; 0.024 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 0.715  ; 1.202 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 0.735  ; 1.142 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 3.266  ; 3.957 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 2.919  ; 3.527 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 2.079  ; 2.739 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 1.811  ; 2.429 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 2.326  ; 3.066 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 1.471  ; 2.098 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 1.313  ; 1.937 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 1.262  ; 1.870 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 1.471  ; 2.098 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 1.452  ; 2.096 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 1.207  ; 1.829 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 1.276  ; 1.888 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 1.361  ; 1.973 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 1.435  ; 2.067 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 2.604  ; 3.379 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 1.212  ; 1.742 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.008  ; 0.421 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.184  ; 0.606 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 2.485  ; 3.254 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 2.138  ; 2.824 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 1.376  ; 1.958 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 1.275  ; 1.878 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 1.634  ; 2.311 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 1.912  ; 2.624 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 1.074  ; 0.503  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.972  ; 0.411  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.969  ; 0.390  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.982  ; 0.402  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.965  ; 0.400  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 1.040  ; 0.469  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.854  ; 0.270  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.931  ; 0.342  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 1.074  ; 0.503  ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.091 ; -0.576 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.534 ; -0.948 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -1.728 ; -2.375 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -1.680 ; -2.337 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -1.778 ; -2.415 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.573 ; -2.175 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.711 ; -2.352 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -0.961 ; -1.556 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.063 ; -1.661 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -1.012 ; -1.617 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.216 ; -1.815 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -1.198 ; -1.815 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -0.961 ; -1.556 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.025 ; -1.634 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.108 ; -1.715 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -0.976 ; -1.575 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -1.456 ; -2.064 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -0.390 ; -0.964 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.272  ; -0.155 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.070  ; -0.354 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -1.419 ; -2.131 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -1.086 ; -1.733 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -1.118 ; -1.688 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -0.979 ; -1.571 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.049 ; -1.643 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -1.601 ; -2.319 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 2.815 ; 3.243 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 2.702 ; 3.109 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 2.817 ; 3.245 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 2.815 ; 3.243 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 2.702 ; 3.109 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 2.817 ; 3.245 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.335 ; 2.890 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.335 ; 2.890 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 7.155 ; 7.545 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 6.254 ; 6.494 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 5.691 ; 5.891 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 7.155 ; 7.545 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 6.208 ; 6.424 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 6.045 ; 6.224 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 6.025 ; 6.255 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 5.556 ; 5.724 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 6.484 ; 6.722 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 3.096 ; 3.148 ; Rise       ; sclk            ;
; roe         ; sclk       ; 3.584 ; 3.599 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 3.586 ; 3.612 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 3.590 ; 3.606 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 2.765 ; 3.189 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 2.656 ; 3.062 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 2.766 ; 3.191 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 2.765 ; 3.189 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 2.656 ; 3.062 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 2.766 ; 3.191 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.282 ; 2.837 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.282 ; 2.837 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 5.422 ; 5.583 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 6.090 ; 6.320 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 5.550 ; 5.741 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 6.988 ; 7.367 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 6.047 ; 6.253 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 5.891 ; 6.062 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 5.873 ; 6.092 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 5.422 ; 5.583 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 6.313 ; 6.541 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 3.029 ; 3.079 ; Rise       ; sclk            ;
; roe         ; sclk       ; 3.473 ; 3.495 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 3.486 ; 3.492 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 3.478 ; 3.500 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.330 ; 3.882 ;       ;
; ss_n         ; roe         ; 5.204 ; 5.307 ; 6.061 ; 5.992 ;
; ss_n         ; rrdy        ; 4.475 ; 4.653 ; 5.350 ; 5.181 ;
; ss_n         ; trdy        ; 4.926 ; 4.977 ; 5.679 ; 5.701 ;
; st_load_en   ; roe         ; 4.857 ; 4.960 ; 5.631 ; 5.562 ;
; st_load_en   ; rrdy        ; 4.128 ; 4.306 ; 4.920 ; 4.751 ;
; st_load_en   ; trdy        ; 4.508 ; 4.630 ; 5.249 ; 5.177 ;
; st_load_roe  ; roe         ; 4.183 ;       ;       ; 4.780 ;
; st_load_rrdy ; rrdy        ; 4.004 ;       ;       ; 4.584 ;
; st_load_trdy ; trdy        ; 4.474 ;       ;       ; 5.150 ;
; tx_load_en   ; trdy        ; 4.752 ;       ;       ; 5.463 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.261 ; 3.806 ;       ;
; ss_n         ; roe         ; 5.026 ; 5.158 ; 5.898 ; 5.817 ;
; ss_n         ; rrdy        ; 4.347 ; 4.407 ; 5.059 ; 5.052 ;
; ss_n         ; trdy        ; 4.732 ; 4.841 ; 5.529 ; 5.491 ;
; st_load_en   ; roe         ; 4.693 ; 4.825 ; 5.486 ; 5.405 ;
; st_load_en   ; rrdy        ; 4.014 ; 4.199 ; 4.804 ; 4.640 ;
; st_load_en   ; trdy        ; 4.358 ; 4.472 ; 4.927 ; 5.034 ;
; st_load_roe  ; roe         ; 4.062 ;       ;       ; 4.652 ;
; st_load_rrdy ; rrdy        ; 3.907 ;       ;       ; 4.478 ;
; st_load_trdy ; trdy        ; 4.031 ;       ;       ; 4.618 ;
; tx_load_en   ; trdy        ; 4.583 ;       ;       ; 5.294 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 3.819 ; 3.816 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 2.916 ; 2.916 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 3.876     ; 3.876     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 2.970     ; 3.036     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.777  ; -0.374 ; -0.675   ; -0.515  ; -3.000              ;
;  reset_n         ; N/A     ; N/A    ; 0.000    ; -0.515  ; -3.000              ;
;  rx_req          ; -0.380  ; -0.374 ; -0.660   ; -0.263  ; -3.000              ;
;  sclk            ; -3.777  ; 0.061  ; -0.675   ; 0.197   ; -3.000              ;
; Design-wide TNS  ; -48.804 ; -2.523 ; -19.642  ; -5.159  ; -53.98              ;
;  reset_n         ; N/A     ; N/A    ; 0.000    ; -3.281  ; -3.238              ;
;  rx_req          ; -0.965  ; -2.523 ; -2.331   ; -1.878  ; -3.000              ;
;  sclk            ; -47.839 ; 0.000  ; -17.311  ; 0.000   ; -47.742             ;
+------------------+---------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.347  ; 0.770 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.007  ; 0.431 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; -0.162 ; 0.276 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; -0.163 ; 0.276 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.019  ; 0.441 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; -0.097 ; 0.327 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.347  ; 0.770 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; -0.042 ; 0.387 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; -0.306 ; 0.129 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 1.366  ; 1.577 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 1.339  ; 1.478 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 5.798  ; 6.202 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 5.161  ; 5.499 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 3.700  ; 4.180 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 3.165  ; 3.594 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 4.138  ; 4.650 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.555  ; 3.023 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 2.270  ; 2.759 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 2.162  ; 2.615 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 2.555  ; 3.018 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 2.548  ; 3.023 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 2.082  ; 2.589 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 2.202  ; 2.660 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 2.364  ; 2.803 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.486  ; 2.948 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 4.686  ; 5.195 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 2.648  ; 3.051 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.669  ; 0.817 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.967  ; 1.109 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 5.038  ; 5.505 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 4.401  ; 4.802 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 3.003  ; 3.420 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.796  ; 3.222 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.504  ; 3.970 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 4.052  ; 4.515 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 1.246  ; 0.835  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 1.053  ; 0.678  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 1.068  ; 0.669  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 1.071  ; 0.674  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 1.045  ; 0.669  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 1.159  ; 0.756  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.854  ; 0.493  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.991  ; 0.612  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 1.246  ; 0.835  ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.091 ; -0.346 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.534 ; -0.948 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -1.728 ; -2.375 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -1.680 ; -2.337 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -1.778 ; -2.415 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.573 ; -2.175 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.711 ; -2.352 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -0.961 ; -1.556 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.063 ; -1.661 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -1.012 ; -1.617 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.216 ; -1.815 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -1.198 ; -1.815 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -0.961 ; -1.556 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.025 ; -1.634 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.108 ; -1.715 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -0.976 ; -1.575 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -1.456 ; -2.064 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -0.390 ; -0.964 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.272  ; -0.155 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.070  ; -0.354 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -1.419 ; -2.131 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -1.086 ; -1.733 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -1.118 ; -1.688 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -0.979 ; -1.571 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.049 ; -1.643 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -1.601 ; -2.319 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; roe         ; reset_n    ; 4.878  ; 4.940  ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.659  ; 4.710  ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.887  ; 4.945  ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.878  ; 4.940  ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.659  ; 4.710  ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.887  ; 4.945  ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.156  ; 4.919  ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.156  ; 4.919  ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 11.308 ; 11.513 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 10.000 ; 10.019 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 8.983  ; 9.101  ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 11.308 ; 11.513 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 9.904  ; 9.971  ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 9.622  ; 9.623  ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 9.564  ; 9.706  ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 8.740  ; 8.848  ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 10.302 ; 10.338 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.385  ; 5.340  ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.627  ; 5.539  ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 5.613  ; 5.570  ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.639  ; 5.550  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 2.765 ; 3.189 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 2.656 ; 3.062 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 2.766 ; 3.191 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 2.765 ; 3.189 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 2.656 ; 3.062 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 2.766 ; 3.191 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.282 ; 2.837 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.282 ; 2.837 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 5.422 ; 5.583 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 6.090 ; 6.320 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 5.550 ; 5.741 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 6.988 ; 7.367 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 6.047 ; 6.253 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 5.891 ; 6.062 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 5.873 ; 6.092 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 5.422 ; 5.583 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 6.313 ; 6.541 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 3.029 ; 3.079 ; Rise       ; sclk            ;
; roe         ; sclk       ; 3.473 ; 3.495 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 3.486 ; 3.492 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 3.478 ; 3.500 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.601 ; 5.946 ;       ;
; ss_n         ; roe         ; 9.033 ; 9.161 ; 9.714 ; 9.441 ;
; ss_n         ; rrdy        ; 7.740 ; 7.986 ; 8.571 ; 8.179 ;
; ss_n         ; trdy        ; 8.588 ; 8.565 ; 9.143 ; 9.043 ;
; st_load_en   ; roe         ; 8.396 ; 8.524 ; 9.011 ; 8.738 ;
; st_load_en   ; rrdy        ; 7.103 ; 7.349 ; 7.868 ; 7.476 ;
; st_load_en   ; trdy        ; 7.824 ; 7.928 ; 8.440 ; 8.176 ;
; st_load_roe  ; roe         ; 7.212 ;       ;       ; 7.543 ;
; st_load_rrdy ; rrdy        ; 6.843 ;       ;       ; 7.174 ;
; st_load_trdy ; trdy        ; 7.752 ;       ;       ; 8.124 ;
; tx_load_en   ; trdy        ; 8.300 ;       ;       ; 8.669 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.261 ; 3.806 ;       ;
; ss_n         ; roe         ; 5.026 ; 5.158 ; 5.898 ; 5.817 ;
; ss_n         ; rrdy        ; 4.347 ; 4.407 ; 5.059 ; 5.052 ;
; ss_n         ; trdy        ; 4.732 ; 4.841 ; 5.529 ; 5.491 ;
; st_load_en   ; roe         ; 4.693 ; 4.825 ; 5.486 ; 5.405 ;
; st_load_en   ; rrdy        ; 4.014 ; 4.199 ; 4.804 ; 4.640 ;
; st_load_en   ; trdy        ; 4.358 ; 4.472 ; 4.927 ; 5.034 ;
; st_load_roe  ; roe         ; 4.062 ;       ;       ; 4.652 ;
; st_load_rrdy ; rrdy        ; 3.907 ;       ;       ; 4.478 ;
; st_load_trdy ; trdy        ; 4.031 ;       ;       ; 4.618 ;
; tx_load_en   ; trdy        ; 4.583 ;       ;       ; 5.294 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ss_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_req                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_trdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_rrdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_roe             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; rx_req   ; 0        ; 0        ; 0        ; 8        ;
; reset_n    ; sclk     ; 21       ; 38       ; 4        ; 4        ;
; rx_req     ; sclk     ; 1        ; 1        ; 2        ; 2        ;
; sclk       ; sclk     ; 123      ; 14       ; 20       ; 30       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; rx_req   ; 0        ; 0        ; 0        ; 8        ;
; reset_n    ; sclk     ; 21       ; 38       ; 4        ; 4        ;
; rx_req     ; sclk     ; 1        ; 1        ; 2        ; 2        ;
; sclk       ; sclk     ; 123      ; 14       ; 20       ; 30       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset_n    ; reset_n  ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; rx_req   ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; sclk     ; 34       ; 34       ; 11       ; 11       ;
; rx_req     ; sclk     ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset_n    ; reset_n  ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; rx_req   ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; sclk     ; 34       ; 34       ; 11       ; 11       ;
; rx_req     ; sclk     ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 106   ; 106  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 31    ; 31   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Mar 26 13:57:12 2019
Info: Command: quartus_sta spi -c spi
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'spi.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sclk sclk
    Info (332105): create_clock -period 1.000 -name reset_n reset_n
    Info (332105): create_clock -period 1.000 -name rx_req rx_req
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.777
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.777             -47.839 sclk 
    Info (332119):    -0.380              -0.965 rx_req 
Info (332146): Worst-case hold slack is -0.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.374              -2.523 rx_req 
    Info (332119):     0.196               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.675
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.675             -17.311 sclk 
    Info (332119):    -0.660              -2.331 rx_req 
    Info (332119):     0.000               0.000 reset_n 
Info (332146): Worst-case removal slack is -0.478
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.478              -2.988 reset_n 
    Info (332119):    -0.190              -1.287 rx_req 
    Info (332119):     0.387               0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.000 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.307
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.307             -40.375 sclk 
    Info (332119):    -0.295              -0.646 rx_req 
Info (332146): Worst-case hold slack is -0.265
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.265              -1.743 rx_req 
    Info (332119):     0.173               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.550
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.550             -13.727 sclk 
    Info (332119):    -0.511              -1.395 rx_req 
    Info (332119):     0.082               0.000 reset_n 
Info (332146): Worst-case removal slack is -0.515
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.515              -3.281 reset_n 
    Info (332119):    -0.263              -1.878 rx_req 
    Info (332119):     0.328               0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.000 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.356             -20.868 sclk 
    Info (332119):     0.204               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.320
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.320              -2.373 rx_req 
    Info (332119):     0.061               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.509
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.509             -10.659 sclk 
    Info (332119):     0.094               0.000 rx_req 
    Info (332119):     0.493               0.000 reset_n 
Info (332146): Worst-case removal slack is -0.422
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.422              -2.877 reset_n 
    Info (332119):    -0.249              -1.846 rx_req 
    Info (332119):     0.197               0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.742 sclk 
    Info (332119):    -3.000              -3.238 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 491 megabytes
    Info: Processing ended: Tue Mar 26 13:57:16 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


