Fitter report for typing_game
Sun Dec 23 22:40:42 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Dec 23 22:40:40 2018       ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                   ; typing_game                                 ;
; Top-level Entity Name           ; typing_game                                 ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 13,165 / 41,910 ( 31 % )                    ;
; Total registers                 ; 8310                                        ;
; Total pins                      ; 168 / 499 ( 34 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 270,400 / 5,662,720 ( 5 % )                 ;
; Total RAM Blocks                ; 34 / 553 ( 6 % )                            ;
; Total DSP Blocks                ; 1 / 112 ( < 1 % )                           ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 0 / 15 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.32        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.1%      ;
;     Processor 3            ;  10.1%      ;
;     Processor 4            ;   9.7%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------+------------------+-----------------------+
; Node                                                ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                              ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                               ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                               ;                  ;                       ;
; canvas_x[5]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; canvas_x[5]~DUPLICATE                                         ;                  ;                       ;
; canvas_x[6]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; canvas_x[6]~DUPLICATE                                         ;                  ;                       ;
; canvas_x[7]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; canvas_x[7]~DUPLICATE                                         ;                  ;                       ;
; char_pos[8]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; char_pos[8]~DUPLICATE                                         ;                  ;                       ;
; chg_mem_cnt[16]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; chg_mem_cnt[16]~DUPLICATE                                     ;                  ;                       ;
; chg_mem_cnt[22]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; chg_mem_cnt[22]~DUPLICATE                                     ;                  ;                       ;
; cnt[10]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cnt[10]~DUPLICATE                                             ;                  ;                       ;
; cnt[11]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cnt[11]~DUPLICATE                                             ;                  ;                       ;
; cnt[15]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cnt[15]~DUPLICATE                                             ;                  ;                       ;
; cnt[17]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cnt[17]~DUPLICATE                                             ;                  ;                       ;
; delete_cnt[0]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delete_cnt[0]~DUPLICATE                                       ;                  ;                       ;
; delete_cnt[1]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delete_cnt[1]~DUPLICATE                                       ;                  ;                       ;
; delete_cnt[3]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delete_cnt[3]~DUPLICATE                                       ;                  ;                       ;
; delete_cnt[5]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delete_cnt[5]~DUPLICATE                                       ;                  ;                       ;
; delete_cnt[6]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delete_cnt[6]~DUPLICATE                                       ;                  ;                       ;
; delete_cnt[13]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delete_cnt[13]~DUPLICATE                                      ;                  ;                       ;
; delete_cnt[18]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delete_cnt[18]~DUPLICATE                                      ;                  ;                       ;
; delete_cnt[23]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delete_cnt[23]~DUPLICATE                                      ;                  ;                       ;
; delete_cnt[26]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delete_cnt[26]~DUPLICATE                                      ;                  ;                       ;
; delete_cnt[27]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delete_cnt[27]~DUPLICATE                                      ;                  ;                       ;
; delete_cnt[29]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delete_cnt[29]~DUPLICATE                                      ;                  ;                       ;
; delete_cnt[31]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delete_cnt[31]~DUPLICATE                                      ;                  ;                       ;
; dis_fps_cnt[1]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dis_fps_cnt[1]~DUPLICATE                                      ;                  ;                       ;
; dis_fps_cnt[28]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dis_fps_cnt[28]~DUPLICATE                                     ;                  ;                       ;
; dis_fps_cnt[29]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dis_fps_cnt[29]~DUPLICATE                                     ;                  ;                       ;
; dis_hit_cnt[1]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dis_hit_cnt[1]~DUPLICATE                                      ;                  ;                       ;
; dis_hit_cnt[3]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dis_hit_cnt[3]~DUPLICATE                                      ;                  ;                       ;
; dis_hit_cnt[5]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dis_hit_cnt[5]~DUPLICATE                                      ;                  ;                       ;
; dis_hit_cnt[7]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dis_hit_cnt[7]~DUPLICATE                                      ;                  ;                       ;
; dis_hit_cnt[11]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dis_hit_cnt[11]~DUPLICATE                                     ;                  ;                       ;
; dis_hit_cnt[15]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dis_hit_cnt[15]~DUPLICATE                                     ;                  ;                       ;
; dis_miss_cnt[10]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dis_miss_cnt[10]~DUPLICATE                                    ;                  ;                       ;
; dis_miss_cnt[25]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dis_miss_cnt[25]~DUPLICATE                                    ;                  ;                       ;
; dis_miss_cnt[28]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dis_miss_cnt[28]~DUPLICATE                                    ;                  ;                       ;
; dnum[0]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dnum[0]~DUPLICATE                                             ;                  ;                       ;
; dnum[5]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dnum[5]~DUPLICATE                                             ;                  ;                       ;
; dnum[9]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dnum[9]~DUPLICATE                                             ;                  ;                       ;
; dnum[16]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dnum[16]~DUPLICATE                                            ;                  ;                       ;
; dnum[22]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dnum[22]~DUPLICATE                                            ;                  ;                       ;
; dnum[31]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dnum[31]~DUPLICATE                                            ;                  ;                       ;
; draw_fst_cnt[11]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; draw_fst_cnt[11]~DUPLICATE                                    ;                  ;                       ;
; draw_fst_cnt[15]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; draw_fst_cnt[15]~DUPLICATE                                    ;                  ;                       ;
; draw_sec_cnt[5]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; draw_sec_cnt[5]~DUPLICATE                                     ;                  ;                       ;
; draw_sec_cnt[7]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; draw_sec_cnt[7]~DUPLICATE                                     ;                  ;                       ;
; draw_sec_cnt[11]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; draw_sec_cnt[11]~DUPLICATE                                    ;                  ;                       ;
; draw_sec_cnt[12]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; draw_sec_cnt[12]~DUPLICATE                                    ;                  ;                       ;
; draw_sec_cnt[15]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; draw_sec_cnt[15]~DUPLICATE                                    ;                  ;                       ;
; draw_sec_cnt[17]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; draw_sec_cnt[17]~DUPLICATE                                    ;                  ;                       ;
; endlink[1]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; endlink[1]~DUPLICATE                                          ;                  ;                       ;
; endlink[7]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; endlink[7]~DUPLICATE                                          ;                  ;                       ;
; f_chg_mem                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; f_chg_mem~DUPLICATE                                           ;                  ;                       ;
; f_key_event                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; f_key_event~DUPLICATE                                         ;                  ;                       ;
; hit[6]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hit[6]~DUPLICATE                                              ;                  ;                       ;
; hit[8]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hit[8]~DUPLICATE                                              ;                  ;                       ;
; hit[10]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hit[10]~DUPLICATE                                             ;                  ;                       ;
; hit[11]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hit[11]~DUPLICATE                                             ;                  ;                       ;
; hit[12]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hit[12]~DUPLICATE                                             ;                  ;                       ;
; k_text[5][2]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[5][2]~DUPLICATE                                        ;                  ;                       ;
; k_text[6][7]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[6][7]~DUPLICATE                                        ;                  ;                       ;
; k_text[12][7]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[12][7]~DUPLICATE                                       ;                  ;                       ;
; k_text[21][1]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[21][1]~DUPLICATE                                       ;                  ;                       ;
; k_text[31][6]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[31][6]~DUPLICATE                                       ;                  ;                       ;
; k_text[33][1]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[33][1]~DUPLICATE                                       ;                  ;                       ;
; k_text[36][5]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[36][5]~DUPLICATE                                       ;                  ;                       ;
; k_text[41][7]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[41][7]~DUPLICATE                                       ;                  ;                       ;
; k_text[47][5]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[47][5]~DUPLICATE                                       ;                  ;                       ;
; k_text[48][1]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[48][1]~DUPLICATE                                       ;                  ;                       ;
; k_text[50][7]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[50][7]~DUPLICATE                                       ;                  ;                       ;
; k_text[59][6]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[59][6]~DUPLICATE                                       ;                  ;                       ;
; k_text[61][7]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[61][7]~DUPLICATE                                       ;                  ;                       ;
; k_text[67][4]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[67][4]~DUPLICATE                                       ;                  ;                       ;
; k_text[68][1]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[68][1]~DUPLICATE                                       ;                  ;                       ;
; k_text[69][2]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[69][2]~DUPLICATE                                       ;                  ;                       ;
; k_text[73][4]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[73][4]~DUPLICATE                                       ;                  ;                       ;
; k_text[75][0]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[75][0]~DUPLICATE                                       ;                  ;                       ;
; k_text[81][5]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[81][5]~DUPLICATE                                       ;                  ;                       ;
; k_text[88][5]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[88][5]~DUPLICATE                                       ;                  ;                       ;
; k_text[93][0]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[93][0]~DUPLICATE                                       ;                  ;                       ;
; k_text[94][6]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[94][6]~DUPLICATE                                       ;                  ;                       ;
; k_text[95][3]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[95][3]~DUPLICATE                                       ;                  ;                       ;
; k_text[97][3]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[97][3]~DUPLICATE                                       ;                  ;                       ;
; k_text[103][4]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[103][4]~DUPLICATE                                      ;                  ;                       ;
; k_text[111][1]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[111][1]~DUPLICATE                                      ;                  ;                       ;
; k_text[113][3]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[113][3]~DUPLICATE                                      ;                  ;                       ;
; k_text[115][2]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[115][2]~DUPLICATE                                      ;                  ;                       ;
; k_text[128][1]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[128][1]~DUPLICATE                                      ;                  ;                       ;
; k_text[130][0]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[130][0]~DUPLICATE                                      ;                  ;                       ;
; k_text[135][2]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[135][2]~DUPLICATE                                      ;                  ;                       ;
; k_text[138][2]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[138][2]~DUPLICATE                                      ;                  ;                       ;
; k_text[151][5]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[151][5]~DUPLICATE                                      ;                  ;                       ;
; k_text[153][1]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[153][1]~DUPLICATE                                      ;                  ;                       ;
; k_text[154][5]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[154][5]~DUPLICATE                                      ;                  ;                       ;
; k_text[159][6]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[159][6]~DUPLICATE                                      ;                  ;                       ;
; k_text[160][5]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[160][5]~DUPLICATE                                      ;                  ;                       ;
; k_text[161][6]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[161][6]~DUPLICATE                                      ;                  ;                       ;
; k_text[162][4]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[162][4]~DUPLICATE                                      ;                  ;                       ;
; k_text[163][0]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[163][0]~DUPLICATE                                      ;                  ;                       ;
; k_text[163][2]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[163][2]~DUPLICATE                                      ;                  ;                       ;
; k_text[168][3]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[168][3]~DUPLICATE                                      ;                  ;                       ;
; k_text[171][2]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[171][2]~DUPLICATE                                      ;                  ;                       ;
; k_text[172][3]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[172][3]~DUPLICATE                                      ;                  ;                       ;
; k_text[174][2]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[174][2]~DUPLICATE                                      ;                  ;                       ;
; k_text[185][4]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[185][4]~DUPLICATE                                      ;                  ;                       ;
; k_text[186][1]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[186][1]~DUPLICATE                                      ;                  ;                       ;
; k_text[189][3]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[189][3]~DUPLICATE                                      ;                  ;                       ;
; k_text[204][6]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[204][6]~DUPLICATE                                      ;                  ;                       ;
; k_text[206][5]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[206][5]~DUPLICATE                                      ;                  ;                       ;
; k_text[206][7]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[206][7]~DUPLICATE                                      ;                  ;                       ;
; k_text[207][0]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[207][0]~DUPLICATE                                      ;                  ;                       ;
; k_text[214][4]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[214][4]~DUPLICATE                                      ;                  ;                       ;
; k_text[214][7]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[214][7]~DUPLICATE                                      ;                  ;                       ;
; k_text[217][3]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[217][3]~DUPLICATE                                      ;                  ;                       ;
; k_text[222][6]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[222][6]~DUPLICATE                                      ;                  ;                       ;
; k_text[230][5]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[230][5]~DUPLICATE                                      ;                  ;                       ;
; k_text[231][5]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[231][5]~DUPLICATE                                      ;                  ;                       ;
; k_text[234][4]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[234][4]~DUPLICATE                                      ;                  ;                       ;
; k_text[238][3]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[238][3]~DUPLICATE                                      ;                  ;                       ;
; k_text[250][2]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_text[250][2]~DUPLICATE                                      ;                  ;                       ;
; k_x[15][3]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_x[15][3]~DUPLICATE                                          ;                  ;                       ;
; k_x[26][6]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_x[26][6]~DUPLICATE                                          ;                  ;                       ;
; k_x[55][2]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_x[55][2]~DUPLICATE                                          ;                  ;                       ;
; k_x[108][5]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_x[108][5]~DUPLICATE                                         ;                  ;                       ;
; k_x[114][4]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_x[114][4]~DUPLICATE                                         ;                  ;                       ;
; k_x[125][6]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_x[125][6]~DUPLICATE                                         ;                  ;                       ;
; k_x[141][3]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_x[141][3]~DUPLICATE                                         ;                  ;                       ;
; k_x[150][1]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_x[150][1]~DUPLICATE                                         ;                  ;                       ;
; k_x[188][5]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_x[188][5]~DUPLICATE                                         ;                  ;                       ;
; k_x[201][2]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_x[201][2]~DUPLICATE                                         ;                  ;                       ;
; k_x[220][4]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_x[220][4]~DUPLICATE                                         ;                  ;                       ;
; k_y[13][2]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[13][2]~DUPLICATE                                          ;                  ;                       ;
; k_y[14][4]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[14][4]~DUPLICATE                                          ;                  ;                       ;
; k_y[19][1]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[19][1]~DUPLICATE                                          ;                  ;                       ;
; k_y[35][4]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[35][4]~DUPLICATE                                          ;                  ;                       ;
; k_y[36][6]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[36][6]~DUPLICATE                                          ;                  ;                       ;
; k_y[45][5]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[45][5]~DUPLICATE                                          ;                  ;                       ;
; k_y[50][7]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[50][7]~DUPLICATE                                          ;                  ;                       ;
; k_y[59][7]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[59][7]~DUPLICATE                                          ;                  ;                       ;
; k_y[111][5]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[111][5]~DUPLICATE                                         ;                  ;                       ;
; k_y[138][7]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[138][7]~DUPLICATE                                         ;                  ;                       ;
; k_y[139][2]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[139][2]~DUPLICATE                                         ;                  ;                       ;
; k_y[141][0]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[141][0]~DUPLICATE                                         ;                  ;                       ;
; k_y[142][3]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[142][3]~DUPLICATE                                         ;                  ;                       ;
; k_y[146][7]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[146][7]~DUPLICATE                                         ;                  ;                       ;
; k_y[148][3]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[148][3]~DUPLICATE                                         ;                  ;                       ;
; k_y[154][7]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[154][7]~DUPLICATE                                         ;                  ;                       ;
; k_y[155][1]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[155][1]~DUPLICATE                                         ;                  ;                       ;
; k_y[157][0]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[157][0]~DUPLICATE                                         ;                  ;                       ;
; k_y[167][7]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[167][7]~DUPLICATE                                         ;                  ;                       ;
; k_y[170][7]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[170][7]~DUPLICATE                                         ;                  ;                       ;
; k_y[173][0]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[173][0]~DUPLICATE                                         ;                  ;                       ;
; k_y[176][6]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[176][6]~DUPLICATE                                         ;                  ;                       ;
; k_y[178][7]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[178][7]~DUPLICATE                                         ;                  ;                       ;
; k_y[185][2]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[185][2]~DUPLICATE                                         ;                  ;                       ;
; k_y[192][6]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[192][6]~DUPLICATE                                         ;                  ;                       ;
; k_y[193][1]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[193][1]~DUPLICATE                                         ;                  ;                       ;
; k_y[196][0]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[196][0]~DUPLICATE                                         ;                  ;                       ;
; k_y[197][6]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[197][6]~DUPLICATE                                         ;                  ;                       ;
; k_y[199][7]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[199][7]~DUPLICATE                                         ;                  ;                       ;
; k_y[206][3]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[206][3]~DUPLICATE                                         ;                  ;                       ;
; k_y[206][4]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[206][4]~DUPLICATE                                         ;                  ;                       ;
; k_y[209][6]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[209][6]~DUPLICATE                                         ;                  ;                       ;
; k_y[244][0]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[244][0]~DUPLICATE                                         ;                  ;                       ;
; k_y[245][6]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[245][6]~DUPLICATE                                         ;                  ;                       ;
; k_y[248][6]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[248][6]~DUPLICATE                                         ;                  ;                       ;
; k_y[256][0]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[256][0]~DUPLICATE                                         ;                  ;                       ;
; k_y[256][3]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[256][3]~DUPLICATE                                         ;                  ;                       ;
; k_y[256][4]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[256][4]~DUPLICATE                                         ;                  ;                       ;
; k_y[256][6]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; k_y[256][6]~DUPLICATE                                         ;                  ;                       ;
; key_event_cnt[2]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; key_event_cnt[2]~DUPLICATE                                    ;                  ;                       ;
; key_event_cnt[8]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; key_event_cnt[8]~DUPLICATE                                    ;                  ;                       ;
; key_event_cnt[17]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; key_event_cnt[17]~DUPLICATE                                   ;                  ;                       ;
; keyboard:keyboard1|ps2_keyboard:keyboard_1|count[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; keyboard:keyboard1|ps2_keyboard:keyboard_1|count[0]~DUPLICATE ;                  ;                       ;
; keyboard:keyboard1|ps2_keyboard:keyboard_1|count[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; keyboard:keyboard1|ps2_keyboard:keyboard_1|count[1]~DUPLICATE ;                  ;                       ;
; keyboard:keyboard1|ps2_keyboard:keyboard_1|count[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; keyboard:keyboard1|ps2_keyboard:keyboard_1|count[2]~DUPLICATE ;                  ;                       ;
; keyboard:keyboard1|ps2_keyboard:keyboard_1|r_ptr[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; keyboard:keyboard1|ps2_keyboard:keyboard_1|r_ptr[0]~DUPLICATE ;                  ;                       ;
; keyboard:keyboard1|status[0]                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; keyboard:keyboard1|status[0]~DUPLICATE                        ;                  ;                       ;
; mem_y[3]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_y[3]~DUPLICATE                                            ;                  ;                       ;
; mem_y[6]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_y[6]~DUPLICATE                                            ;                  ;                       ;
; miss[2]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; miss[2]~DUPLICATE                                             ;                  ;                       ;
; miss[3]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; miss[3]~DUPLICATE                                             ;                  ;                       ;
; miss[8]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; miss[8]~DUPLICATE                                             ;                  ;                       ;
; ramdomnum:getramdomnum|q[2]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ramdomnum:getramdomnum|q[2]~DUPLICATE                         ;                  ;                       ;
; ramdomx:getx|q[4]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ramdomx:getx|q[4]~DUPLICATE                                   ;                  ;                       ;
; ramdomx:getx|q[5]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ramdomx:getx|q[5]~DUPLICATE                                   ;                  ;                       ;
; ramdomx:getx|q[6]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ramdomx:getx|q[6]~DUPLICATE                                   ;                  ;                       ;
; upt_pos_cnt[4]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; upt_pos_cnt[4]~DUPLICATE                                      ;                  ;                       ;
; upt_pos_cnt[6]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; upt_pos_cnt[6]~DUPLICATE                                      ;                  ;                       ;
; upt_pos_cnt[7]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; upt_pos_cnt[7]~DUPLICATE                                      ;                  ;                       ;
; upt_pos_cnt[11]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; upt_pos_cnt[11]~DUPLICATE                                     ;                  ;                       ;
; upt_pos_cnt[12]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; upt_pos_cnt[12]~DUPLICATE                                     ;                  ;                       ;
; x_fst[1]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; x_fst[1]~DUPLICATE                                            ;                  ;                       ;
; x_fst[2]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; x_fst[2]~DUPLICATE                                            ;                  ;                       ;
; y_fst[0]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; y_fst[0]~DUPLICATE                                            ;                  ;                       ;
; y_fst[1]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; y_fst[1]~DUPLICATE                                            ;                  ;                       ;
+-----------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 23578 ) ; 0.00 % ( 0 / 23578 )       ; 0.00 % ( 0 / 23578 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 23578 ) ; 0.00 % ( 0 / 23578 )       ; 0.00 % ( 0 / 23578 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 23578 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/my_design/final_verilog/typing_game.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 13,165 / 41,910       ; 31 %  ;
; ALMs needed [=A-B+C]                                        ; 13,165                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 12,862 / 41,910       ; 31 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,963                 ;       ;
;         [b] ALMs used for LUT logic                         ; 8,804                 ;       ;
;         [c] ALMs used for registers                         ; 2,095                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 893 / 41,910          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1,196 / 41,910        ; 3 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 998                   ;       ;
;         [c] Due to LAB input limits                         ; 198                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 2,621 / 4,191         ; 63 %  ;
;     -- Logic LABs                                           ; 2,621                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 15,052                ;       ;
;     -- 7 input functions                                    ; 18                    ;       ;
;     -- 6 input functions                                    ; 7,342                 ;       ;
;     -- 5 input functions                                    ; 1,797                 ;       ;
;     -- 4 input functions                                    ; 2,776                 ;       ;
;     -- <=3 input functions                                  ; 3,119                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 4,132                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 8,310                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 8,116 / 83,820        ; 10 %  ;
;         -- Secondary logic registers                        ; 194 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 8,116                 ;       ;
;         -- Routing optimization registers                   ; 194                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 168 / 499             ; 34 %  ;
;     -- Clock pins                                           ; 5 / 11                ; 45 %  ;
;     -- Dedicated input pins                                 ; 0 / 39                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 34 / 553              ; 6 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 270,400 / 5,662,720   ; 5 %   ;
; Total block memory implementation bits                      ; 348,160 / 5,662,720   ; 6 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 1 / 112               ; < 1 % ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 15.4% / 15.3% / 15.9% ;       ;
; Peak interconnect usage (total/H/V)                         ; 37.5% / 37.7% / 42.7% ;       ;
; Maximum fan-out                                             ; 8323                  ;       ;
; Highest non-global fan-out                                  ; 824                   ;       ;
; Total fan-out                                               ; 110381                ;       ;
; Average fan-out                                             ; 3.96                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 13165 / 41910 ( 31 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 13165                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 12862 / 41910 ( 31 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1963                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 8804                   ; 0                              ;
;         [c] ALMs used for registers                         ; 2095                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 893 / 41910 ( 2 % )    ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1196 / 41910 ( 3 % )   ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 998                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 198                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 2621 / 4191 ( 63 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 2621                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 15052                  ; 0                              ;
;     -- 7 input functions                                    ; 18                     ; 0                              ;
;     -- 6 input functions                                    ; 7342                   ; 0                              ;
;     -- 5 input functions                                    ; 1797                   ; 0                              ;
;     -- 4 input functions                                    ; 2776                   ; 0                              ;
;     -- <=3 input functions                                  ; 3119                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 4132                   ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 8116 / 83820 ( 10 % )  ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 194 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 8116                   ; 0                              ;
;         -- Routing optimization registers                   ; 194                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 168                    ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 270400                 ; 0                              ;
; Total block memory implementation bits                      ; 348160                 ; 0                              ;
; M10K block                                                  ; 34 / 553 ( 6 % )       ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 1 / 112 ( < 1 % )      ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )      ; 0 / 116 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 24                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 24                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 111005                 ; 0                              ;
;     -- Registered Connections                               ; 38201                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 48                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 32                     ; 0                              ;
;     -- Output Ports                                         ; 112                    ; 0                              ;
;     -- Bidir Ports                                          ; 24                     ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_DOUT   ; V23   ; 5A       ; 89           ; 15           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; AUD_ADCDAT ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK2_50  ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50  ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CLOCK4_50  ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50   ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 8324                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; IRDA_RXD   ; W20   ; 5A       ; 89           ; 6            ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]     ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]     ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]     ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]     ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]      ; AB30  ; 5B       ; 89           ; 21           ; 3            ; 21                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[1]      ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[2]      ; AB28  ; 5B       ; 89           ; 21           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]      ; AC30  ; 5B       ; 89           ; 25           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[4]      ; W25   ; 5B       ; 89           ; 20           ; 43           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[5]      ; V25   ; 5B       ; 89           ; 20           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[6]      ; AC28  ; 5B       ; 89           ; 20           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[7]      ; AD30  ; 5B       ; 89           ; 25           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]      ; AC29  ; 5B       ; 89           ; 20           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]      ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; TD_CLK27   ; AC18  ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[0] ; AG27  ; 5A       ; 89           ; 4            ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[1] ; AF28  ; 5A       ; 89           ; 13           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[2] ; AE28  ; 5A       ; 89           ; 11           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[3] ; AE27  ; 5A       ; 89           ; 11           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[4] ; AE26  ; 5A       ; 89           ; 8            ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[5] ; AD27  ; 5A       ; 89           ; 8            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[6] ; AD26  ; 5A       ; 89           ; 16           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[7] ; AD25  ; 5A       ; 89           ; 4            ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_HS      ; AH28  ; 5A       ; 89           ; 4            ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_VS      ; AG28  ; 5A       ; 89           ; 13           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST    ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_DIN       ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCLK      ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_DACDAT    ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK       ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_I2C_SCLK ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; AG17  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; AG16  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; AH17  ; 4A       ; 56           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; AG18  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; AH18  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]       ; AF16  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AE16  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AD17  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AE18  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AE17  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AA21  ; 4A       ; 88           ; 0            ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AB17  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]       ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]       ; Y17   ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]       ; Y18   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]       ; AF18  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]       ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]       ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]       ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AD19  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AA20  ; 4A       ; 84           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AC20  ; 4A       ; 76           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AA19  ; 4A       ; 72           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]       ; AD20  ; 4A       ; 82           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AD21  ; 4A       ; 82           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]       ; AG22  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]       ; AE22  ; 4A       ; 78           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]       ; AE23  ; 4A       ; 78           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]       ; AG23  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]       ; AF23  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]       ; AH22  ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]       ; AF21  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AG21  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]       ; AF20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AG20  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AE19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AF19  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AB21  ; 4A       ; 88           ; 0            ; 18           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; IRDA_TXD      ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; AC23  ; 4A       ; 86           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; AD24  ; 4A       ; 88           ; 0            ; 35           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; AG25  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; AF25  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; AE24  ; 4A       ; 88           ; 0            ; 52           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; AF24  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; AC22  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TD_RESET_N    ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK       ; AK21  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; AK26  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS        ; AK19  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; AK29  ; 4A       ; 82           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; AK28  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; AK27  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; AH27  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; AF26  ; 4A       ; 86           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; AK18  ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_ADCLRCK   ; AH29  ; 5A       ; 89           ; 6            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; AUD_BCLK      ; AF30  ; 5A       ; 89           ; 15           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; AUD_DACLRCK   ; AG30  ; 5A       ; 89           ; 16           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[0]    ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[10]   ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[11]   ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[12]   ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[13]   ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[14]   ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[15]   ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[1]    ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[2]    ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[3]    ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[4]    ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[5]    ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[6]    ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[7]    ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[8]    ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[9]    ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; FPGA_I2C_SDAT ; Y23   ; 5A       ; 89           ; 13           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_CLK       ; AB25  ; 5A       ; 89           ; 11           ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_CLK2      ; AC25  ; 5A       ; 89           ; 4            ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_DAT       ; AA25  ; 5A       ; 89           ; 9            ; 37           ; 11                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_DAT2      ; AB26  ; 5A       ; 89           ; 9            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 44 / 48 ( 92 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 80 / 80 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 11 / 16 ( 69 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 80 ( 1 % )    ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; CLOCK2_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; PS2_DAT                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; SW[9]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; DRAM_LDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; PS2_CLK                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; PS2_DAT2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; SW[2]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; SW[0]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; TD_CLK27                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; PS2_CLK2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; TD_RESET_N                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; SW[6]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; SW[8]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; SW[3]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; TD_DATA[7]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; TD_DATA[6]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; TD_DATA[5]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; SW[7]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; TD_DATA[4]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; TD_DATA[3]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; TD_DATA[2]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; TD_DATA[1]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; AUD_DACDAT                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; AUD_BCLK                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; TD_DATA[0]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; TD_VS                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; AUD_DACLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; TD_HS                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; AUD_ADCLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; AUD_XCK                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; AUD_ADCDAT                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DRAM_UDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; CLOCK4_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; ADC_DOUT                        ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; SW[5]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; IRDA_RXD                        ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; IRDA_TXD                        ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; ADC_DIN                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; ADC_SCLK                        ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; SW[4]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; ADC_CONVST                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; FPGA_I2C_SDAT                   ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; FPGA_I2C_SCLK                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; CLOCK3_50                       ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; SW[1]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; HEX4[0]       ; Missing drive strength and slew rate ;
; HEX4[1]       ; Missing drive strength and slew rate ;
; HEX4[2]       ; Missing drive strength and slew rate ;
; HEX4[3]       ; Missing drive strength and slew rate ;
; HEX4[4]       ; Missing drive strength and slew rate ;
; HEX4[5]       ; Missing drive strength and slew rate ;
; HEX4[6]       ; Missing drive strength and slew rate ;
; HEX5[0]       ; Missing drive strength and slew rate ;
; HEX5[1]       ; Missing drive strength and slew rate ;
; HEX5[2]       ; Missing drive strength and slew rate ;
; HEX5[3]       ; Missing drive strength and slew rate ;
; HEX5[4]       ; Missing drive strength and slew rate ;
; HEX5[5]       ; Missing drive strength and slew rate ;
; HEX5[6]       ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength and slew rate ;
; HEX3[3]       ; Missing drive strength and slew rate ;
; HEX3[4]       ; Missing drive strength and slew rate ;
; HEX3[5]       ; Missing drive strength and slew rate ;
; HEX3[6]       ; Missing drive strength and slew rate ;
; VGA_BLANK_N   ; Missing drive strength and slew rate ;
; VGA_B[1]      ; Missing drive strength and slew rate ;
; VGA_B[2]      ; Missing drive strength and slew rate ;
; VGA_B[3]      ; Missing drive strength and slew rate ;
; VGA_B[4]      ; Missing drive strength and slew rate ;
; VGA_B[5]      ; Missing drive strength and slew rate ;
; VGA_B[6]      ; Missing drive strength and slew rate ;
; VGA_B[7]      ; Missing drive strength and slew rate ;
; VGA_CLK       ; Missing drive strength and slew rate ;
; VGA_G[0]      ; Missing drive strength and slew rate ;
; VGA_G[2]      ; Missing drive strength and slew rate ;
; VGA_G[3]      ; Missing drive strength and slew rate ;
; VGA_G[4]      ; Missing drive strength and slew rate ;
; VGA_G[5]      ; Missing drive strength and slew rate ;
; VGA_G[6]      ; Missing drive strength and slew rate ;
; VGA_G[7]      ; Missing drive strength and slew rate ;
; VGA_HS        ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing drive strength and slew rate ;
; VGA_R[2]      ; Missing drive strength and slew rate ;
; VGA_R[3]      ; Missing drive strength and slew rate ;
; VGA_R[4]      ; Missing drive strength and slew rate ;
; VGA_R[6]      ; Missing drive strength and slew rate ;
; VGA_R[7]      ; Missing drive strength and slew rate ;
; VGA_VS        ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[10] ; Missing drive strength and slew rate ;
; DRAM_ADDR[11] ; Missing drive strength and slew rate ;
; DRAM_ADDR[12] ; Missing drive strength and slew rate ;
; DRAM_BA[0]    ; Missing drive strength and slew rate ;
; DRAM_BA[1]    ; Missing drive strength and slew rate ;
; DRAM_CAS_N    ; Missing drive strength and slew rate ;
; DRAM_CKE      ; Missing drive strength and slew rate ;
; DRAM_CLK      ; Missing drive strength and slew rate ;
; DRAM_CS_N     ; Missing drive strength and slew rate ;
; DRAM_LDQM     ; Missing drive strength and slew rate ;
; DRAM_RAS_N    ; Missing drive strength and slew rate ;
; DRAM_UDQM     ; Missing drive strength and slew rate ;
; DRAM_WE_N     ; Missing drive strength and slew rate ;
; TD_RESET_N    ; Missing drive strength and slew rate ;
; VGA_B[0]      ; Missing drive strength and slew rate ;
; VGA_G[1]      ; Missing drive strength and slew rate ;
; VGA_R[1]      ; Missing drive strength and slew rate ;
; VGA_R[5]      ; Missing drive strength and slew rate ;
; VGA_SYNC_N    ; Missing drive strength and slew rate ;
; AUD_DACDAT    ; Missing drive strength and slew rate ;
; AUD_XCK       ; Missing drive strength and slew rate ;
; ADC_CONVST    ; Missing drive strength and slew rate ;
; ADC_DIN       ; Missing drive strength and slew rate ;
; ADC_SCLK      ; Missing drive strength and slew rate ;
; FPGA_I2C_SCLK ; Missing drive strength and slew rate ;
; IRDA_TXD      ; Missing drive strength and slew rate ;
; PS2_CLK       ; Missing drive strength and slew rate ;
; PS2_DAT       ; Missing drive strength and slew rate ;
; DRAM_DQ[0]    ; Missing drive strength and slew rate ;
; DRAM_DQ[1]    ; Missing drive strength and slew rate ;
; DRAM_DQ[2]    ; Missing drive strength and slew rate ;
; DRAM_DQ[3]    ; Missing drive strength and slew rate ;
; DRAM_DQ[4]    ; Missing drive strength and slew rate ;
; DRAM_DQ[5]    ; Missing drive strength and slew rate ;
; DRAM_DQ[6]    ; Missing drive strength and slew rate ;
; DRAM_DQ[7]    ; Missing drive strength and slew rate ;
; DRAM_DQ[8]    ; Missing drive strength and slew rate ;
; DRAM_DQ[9]    ; Missing drive strength and slew rate ;
; DRAM_DQ[10]   ; Missing drive strength and slew rate ;
; DRAM_DQ[11]   ; Missing drive strength and slew rate ;
; DRAM_DQ[12]   ; Missing drive strength and slew rate ;
; DRAM_DQ[13]   ; Missing drive strength and slew rate ;
; DRAM_DQ[14]   ; Missing drive strength and slew rate ;
; DRAM_DQ[15]   ; Missing drive strength and slew rate ;
; AUD_ADCLRCK   ; Missing drive strength and slew rate ;
; AUD_BCLK      ; Missing drive strength and slew rate ;
; AUD_DACLRCK   ; Missing drive strength and slew rate ;
; PS2_CLK2      ; Missing drive strength and slew rate ;
; PS2_DAT2      ; Missing drive strength and slew rate ;
; FPGA_I2C_SDAT ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                           ; Entity Name         ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |typing_game                                 ; 13164.4 (12081.9)    ; 12861.6 (11775.3)                ; 893.2 (888.5)                                     ; 1196.0 (1195.1)                  ; 0.0 (0.0)            ; 15052 (12933)       ; 8310 (8157)               ; 0 (0)         ; 270400            ; 34    ; 1          ; 168  ; 0            ; |typing_game                                                                                                  ; typing_game         ; work         ;
;    |canvas:canvas1|                          ; 14.2 (0.0)           ; 14.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 8 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |typing_game|canvas:canvas1                                                                                   ; canvas              ; work         ;
;       |altsyncram:altsyncram_component|      ; 14.2 (0.0)           ; 14.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 8 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |typing_game|canvas:canvas1|altsyncram:altsyncram_component                                                   ; altsyncram          ; work         ;
;          |altsyncram_but1:auto_generated|    ; 14.2 (2.3)           ; 14.2 (2.8)                       ; 0.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 8 (8)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |typing_game|canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated                    ; altsyncram_but1     ; work         ;
;             |decode_tma:decode2|             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2 ; decode_tma          ; work         ;
;             |mux_6hb:mux3|                   ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|mux_6hb:mux3       ; mux_6hb             ; work         ;
;    |char:char1|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |typing_game|char:char1                                                                                       ; char                ; work         ;
;       |altsyncram:altsyncram_component|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |typing_game|char:char1|altsyncram:altsyncram_component                                                       ; altsyncram          ; work         ;
;          |altsyncram_ibf1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |typing_game|char:char1|altsyncram:altsyncram_component|altsyncram_ibf1:auto_generated                        ; altsyncram_ibf1     ; work         ;
;    |clkgen:clk25|                            ; 24.0 (24.0)          ; 24.5 (24.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|clkgen:clk25                                                                                     ; clkgen              ; work         ;
;    |keyboard:keyboard1|                      ; 55.2 (5.0)           ; 60.7 (5.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (6)              ; 63 (12)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |typing_game|keyboard:keyboard1                                                                               ; keyboard            ; work         ;
;       |ascii:kcode2_asc|                     ; 26.8 (26.8)          ; 28.3 (28.3)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|keyboard:keyboard1|ascii:kcode2_asc                                                              ; ascii               ; work         ;
;       |ps2_keyboard:keyboard_1|              ; 23.3 (23.3)          ; 27.3 (27.3)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 43 (43)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |typing_game|keyboard:keyboard1|ps2_keyboard:keyboard_1                                                       ; ps2_keyboard        ; work         ;
;          |altsyncram:fifo_rtl_0|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |typing_game|keyboard:keyboard1|ps2_keyboard:keyboard_1|altsyncram:fifo_rtl_0                                 ; altsyncram          ; work         ;
;             |altsyncram_lsj1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |typing_game|keyboard:keyboard1|ps2_keyboard:keyboard_1|altsyncram:fifo_rtl_0|altsyncram_lsj1:auto_generated  ; altsyncram_lsj1     ; work         ;
;    |lpm_divide:Div0|                         ; 67.3 (0.0)           ; 67.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div0                                                                                  ; lpm_divide          ; work         ;
;       |lpm_divide_kbm:auto_generated|        ; 67.3 (0.0)           ; 67.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div0|lpm_divide_kbm:auto_generated                                                    ; lpm_divide_kbm      ; work         ;
;          |sign_div_unsign_qlh:divider|       ; 67.3 (0.0)           ; 67.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider                        ; sign_div_unsign_qlh ; work         ;
;             |alt_u_div_qve:divider|          ; 67.3 (67.3)          ; 67.3 (67.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (137)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider  ; alt_u_div_qve       ; work         ;
;    |lpm_divide:Div1|                         ; 68.2 (0.0)           ; 67.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div1                                                                                  ; lpm_divide          ; work         ;
;       |lpm_divide_kbm:auto_generated|        ; 68.2 (0.0)           ; 67.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div1|lpm_divide_kbm:auto_generated                                                    ; lpm_divide_kbm      ; work         ;
;          |sign_div_unsign_qlh:divider|       ; 68.2 (0.0)           ; 67.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div1|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider                        ; sign_div_unsign_qlh ; work         ;
;             |alt_u_div_qve:divider|          ; 68.2 (68.2)          ; 67.7 (67.7)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 137 (137)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div1|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider  ; alt_u_div_qve       ; work         ;
;    |lpm_divide:Div2|                         ; 86.5 (0.0)           ; 86.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div2                                                                                  ; lpm_divide          ; work         ;
;       |lpm_divide_nbm:auto_generated|        ; 86.5 (0.0)           ; 86.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div2|lpm_divide_nbm:auto_generated                                                    ; lpm_divide_nbm      ; work         ;
;          |sign_div_unsign_tlh:divider|       ; 86.5 (0.0)           ; 86.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div2|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider                        ; sign_div_unsign_tlh ; work         ;
;             |alt_u_div_00f:divider|          ; 86.5 (86.5)          ; 86.5 (86.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (174)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div2|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider  ; alt_u_div_00f       ; work         ;
;    |lpm_divide:Div3|                         ; 86.7 (0.0)           ; 86.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div3                                                                                  ; lpm_divide          ; work         ;
;       |lpm_divide_nbm:auto_generated|        ; 86.7 (0.0)           ; 86.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div3|lpm_divide_nbm:auto_generated                                                    ; lpm_divide_nbm      ; work         ;
;          |sign_div_unsign_tlh:divider|       ; 86.7 (0.0)           ; 86.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div3|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider                        ; sign_div_unsign_tlh ; work         ;
;             |alt_u_div_00f:divider|          ; 86.7 (86.7)          ; 86.7 (86.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (174)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div3|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider  ; alt_u_div_00f       ; work         ;
;    |lpm_divide:Div4|                         ; 82.0 (0.0)           ; 82.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div4                                                                                  ; lpm_divide          ; work         ;
;       |lpm_divide_1dm:auto_generated|        ; 82.0 (0.0)           ; 82.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div4|lpm_divide_1dm:auto_generated                                                    ; lpm_divide_1dm      ; work         ;
;          |sign_div_unsign_7nh:divider|       ; 82.0 (0.0)           ; 82.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div4|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider                        ; sign_div_unsign_7nh ; work         ;
;             |alt_u_div_k2f:divider|          ; 82.0 (82.0)          ; 82.0 (82.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (164)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div4|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider  ; alt_u_div_k2f       ; work         ;
;    |lpm_divide:Div5|                         ; 82.0 (0.0)           ; 82.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div5                                                                                  ; lpm_divide          ; work         ;
;       |lpm_divide_1dm:auto_generated|        ; 82.0 (0.0)           ; 82.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div5|lpm_divide_1dm:auto_generated                                                    ; lpm_divide_1dm      ; work         ;
;          |sign_div_unsign_7nh:divider|       ; 82.0 (0.0)           ; 82.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div5|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider                        ; sign_div_unsign_7nh ; work         ;
;             |alt_u_div_k2f:divider|          ; 82.0 (82.0)          ; 82.0 (82.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (164)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Div5|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider  ; alt_u_div_k2f       ; work         ;
;    |lpm_divide:Mod0|                         ; 68.0 (0.0)           ; 68.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod0                                                                                  ; lpm_divide          ; work         ;
;       |lpm_divide_n3m:auto_generated|        ; 68.0 (0.0)           ; 68.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod0|lpm_divide_n3m:auto_generated                                                    ; lpm_divide_n3m      ; work         ;
;          |sign_div_unsign_qlh:divider|       ; 68.0 (0.0)           ; 68.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                        ; sign_div_unsign_qlh ; work         ;
;             |alt_u_div_qve:divider|          ; 68.0 (68.0)          ; 68.0 (68.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (137)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider  ; alt_u_div_qve       ; work         ;
;    |lpm_divide:Mod1|                         ; 68.1 (0.0)           ; 68.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod1                                                                                  ; lpm_divide          ; work         ;
;       |lpm_divide_n3m:auto_generated|        ; 68.1 (0.0)           ; 68.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod1|lpm_divide_n3m:auto_generated                                                    ; lpm_divide_n3m      ; work         ;
;          |sign_div_unsign_qlh:divider|       ; 68.1 (0.0)           ; 68.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                        ; sign_div_unsign_qlh ; work         ;
;             |alt_u_div_qve:divider|          ; 68.1 (68.1)          ; 68.0 (68.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 137 (137)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider  ; alt_u_div_qve       ; work         ;
;    |lpm_divide:Mod2|                         ; 61.0 (0.0)           ; 61.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod2                                                                                  ; lpm_divide          ; work         ;
;       |lpm_divide_n3m:auto_generated|        ; 61.0 (0.0)           ; 61.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod2|lpm_divide_n3m:auto_generated                                                    ; lpm_divide_n3m      ; work         ;
;          |sign_div_unsign_qlh:divider|       ; 61.0 (0.0)           ; 61.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod2|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                        ; sign_div_unsign_qlh ; work         ;
;             |alt_u_div_qve:divider|          ; 61.0 (61.0)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (122)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod2|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider  ; alt_u_div_qve       ; work         ;
;    |lpm_divide:Mod3|                         ; 60.5 (0.0)           ; 60.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod3                                                                                  ; lpm_divide          ; work         ;
;       |lpm_divide_n3m:auto_generated|        ; 60.5 (0.0)           ; 60.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod3|lpm_divide_n3m:auto_generated                                                    ; lpm_divide_n3m      ; work         ;
;          |sign_div_unsign_qlh:divider|       ; 60.5 (0.0)           ; 60.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod3|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                        ; sign_div_unsign_qlh ; work         ;
;             |alt_u_div_qve:divider|          ; 60.5 (60.5)          ; 60.5 (60.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (122)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod3|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider  ; alt_u_div_qve       ; work         ;
;    |lpm_divide:Mod4|                         ; 44.0 (0.0)           ; 44.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod4                                                                                  ; lpm_divide          ; work         ;
;       |lpm_divide_n3m:auto_generated|        ; 44.0 (0.0)           ; 44.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod4|lpm_divide_n3m:auto_generated                                                    ; lpm_divide_n3m      ; work         ;
;          |sign_div_unsign_qlh:divider|       ; 44.0 (0.0)           ; 44.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod4|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                        ; sign_div_unsign_qlh ; work         ;
;             |alt_u_div_qve:divider|          ; 44.0 (44.0)          ; 44.0 (44.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (89)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod4|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider  ; alt_u_div_qve       ; work         ;
;    |lpm_divide:Mod5|                         ; 44.5 (0.0)           ; 44.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod5                                                                                  ; lpm_divide          ; work         ;
;       |lpm_divide_n3m:auto_generated|        ; 44.5 (0.0)           ; 44.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod5|lpm_divide_n3m:auto_generated                                                    ; lpm_divide_n3m      ; work         ;
;          |sign_div_unsign_qlh:divider|       ; 44.5 (0.0)           ; 44.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod5|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                        ; sign_div_unsign_qlh ; work         ;
;             |alt_u_div_qve:divider|          ; 44.5 (44.5)          ; 44.5 (44.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (89)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod5|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider  ; alt_u_div_qve       ; work         ;
;    |lpm_divide:Mod6|                         ; 27.5 (0.0)           ; 28.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod6                                                                                  ; lpm_divide          ; work         ;
;       |lpm_divide_n3m:auto_generated|        ; 27.5 (0.0)           ; 28.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod6|lpm_divide_n3m:auto_generated                                                    ; lpm_divide_n3m      ; work         ;
;          |sign_div_unsign_qlh:divider|       ; 27.5 (0.0)           ; 28.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod6|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                        ; sign_div_unsign_qlh ; work         ;
;             |alt_u_div_qve:divider|          ; 27.5 (27.5)          ; 28.0 (28.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod6|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider  ; alt_u_div_qve       ; work         ;
;    |lpm_divide:Mod7|                         ; 28.0 (0.0)           ; 28.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod7                                                                                  ; lpm_divide          ; work         ;
;       |lpm_divide_n3m:auto_generated|        ; 28.0 (0.0)           ; 28.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod7|lpm_divide_n3m:auto_generated                                                    ; lpm_divide_n3m      ; work         ;
;          |sign_div_unsign_qlh:divider|       ; 28.0 (0.0)           ; 28.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod7|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                        ; sign_div_unsign_qlh ; work         ;
;             |alt_u_div_qve:divider|          ; 28.0 (28.0)          ; 28.0 (28.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod7|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider  ; alt_u_div_qve       ; work         ;
;    |lpm_divide:Mod8|                         ; 32.0 (0.0)           ; 32.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod8                                                                                  ; lpm_divide          ; work         ;
;       |lpm_divide_a2m:auto_generated|        ; 32.0 (0.0)           ; 32.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod8|lpm_divide_a2m:auto_generated                                                    ; lpm_divide_a2m      ; work         ;
;          |sign_div_unsign_dkh:divider|       ; 32.0 (0.0)           ; 32.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod8|lpm_divide_a2m:auto_generated|sign_div_unsign_dkh:divider                        ; sign_div_unsign_dkh ; work         ;
;             |alt_u_div_0te:divider|          ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod8|lpm_divide_a2m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_0te:divider  ; alt_u_div_0te       ; work         ;
;    |lpm_divide:Mod9|                         ; 7.4 (0.0)            ; 8.3 (0.0)                        ; 1.2 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod9                                                                                  ; lpm_divide          ; work         ;
;       |lpm_divide_e2m:auto_generated|        ; 7.4 (0.0)            ; 8.3 (0.0)                        ; 1.2 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod9|lpm_divide_e2m:auto_generated                                                    ; lpm_divide_e2m      ; work         ;
;          |sign_div_unsign_hkh:divider|       ; 7.4 (0.0)            ; 8.3 (0.0)                        ; 1.2 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod9|lpm_divide_e2m:auto_generated|sign_div_unsign_hkh:divider                        ; sign_div_unsign_hkh ; work         ;
;             |alt_u_div_8te:divider|          ; 7.4 (7.4)            ; 8.3 (8.3)                        ; 1.2 (1.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|lpm_divide:Mod9|lpm_divide_e2m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_8te:divider  ; alt_u_div_8te       ; work         ;
;    |mem:mem1|                                ; 14.5 (0.0)           ; 14.7 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 8 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |typing_game|mem:mem1                                                                                         ; mem                 ; work         ;
;       |altsyncram:altsyncram_component|      ; 14.5 (0.0)           ; 14.7 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 8 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |typing_game|mem:mem1|altsyncram:altsyncram_component                                                         ; altsyncram          ; work         ;
;          |altsyncram_but1:auto_generated|    ; 14.5 (2.5)           ; 14.7 (2.7)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 8 (8)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |typing_game|mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated                          ; altsyncram_but1     ; work         ;
;             |decode_tma:decode2|             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2       ; decode_tma          ; work         ;
;             |mux_6hb:mux3|                   ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|mux_6hb:mux3             ; mux_6hb             ; work         ;
;    |ramdomnum:getramdomnum|                  ; 4.3 (4.3)            ; 4.4 (4.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|ramdomnum:getramdomnum                                                                           ; ramdomnum           ; work         ;
;    |ramdomx:getx|                            ; 5.7 (5.7)            ; 5.7 (5.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|ramdomx:getx                                                                                     ; ramdomx             ; work         ;
;    |seg_h:seg1|                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|seg_h:seg1                                                                                       ; seg_h               ; work         ;
;    |seg_h:seg3|                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|seg_h:seg3                                                                                       ; seg_h               ; work         ;
;    |seg_h:seg4|                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|seg_h:seg4                                                                                       ; seg_h               ; work         ;
;    |seg_h:seg5|                              ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|seg_h:seg5                                                                                       ; seg_h               ; work         ;
;    |vga_ctrl:vga_ctrlor|                     ; 36.0 (36.0)          ; 36.0 (36.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |typing_game|vga_ctrl:vga_ctrlor                                                                              ; vga_ctrl            ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HEX4[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK2_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK4_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TD_CLK27      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[0]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[1]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[2]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[3]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[4]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[5]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[6]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[7]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_HS         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_RESET_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TD_VS         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCDAT    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_DACDAT    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_CONVST    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_DIN       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_DOUT      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SCLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SCLK ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IRDA_RXD      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IRDA_TXD      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK       ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT       ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[2]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[3]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[4]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[5]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[6]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[7]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[8]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[9]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[10]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[11]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[12]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[13]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[14]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SDAT ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                  ;
+-------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                         ;                   ;         ;
; CLOCK3_50                                                         ;                   ;         ;
; CLOCK4_50                                                         ;                   ;         ;
; KEY[0]                                                            ;                   ;         ;
; KEY[1]                                                            ;                   ;         ;
; KEY[2]                                                            ;                   ;         ;
; KEY[3]                                                            ;                   ;         ;
; SW[1]                                                             ;                   ;         ;
; SW[2]                                                             ;                   ;         ;
; SW[3]                                                             ;                   ;         ;
; SW[5]                                                             ;                   ;         ;
; SW[6]                                                             ;                   ;         ;
; SW[7]                                                             ;                   ;         ;
; SW[8]                                                             ;                   ;         ;
; SW[9]                                                             ;                   ;         ;
; TD_CLK27                                                          ;                   ;         ;
; TD_DATA[0]                                                        ;                   ;         ;
; TD_DATA[1]                                                        ;                   ;         ;
; TD_DATA[2]                                                        ;                   ;         ;
; TD_DATA[3]                                                        ;                   ;         ;
; TD_DATA[4]                                                        ;                   ;         ;
; TD_DATA[5]                                                        ;                   ;         ;
; TD_DATA[6]                                                        ;                   ;         ;
; TD_DATA[7]                                                        ;                   ;         ;
; TD_HS                                                             ;                   ;         ;
; TD_VS                                                             ;                   ;         ;
; AUD_ADCDAT                                                        ;                   ;         ;
; ADC_DOUT                                                          ;                   ;         ;
; IRDA_RXD                                                          ;                   ;         ;
; PS2_CLK                                                           ;                   ;         ;
;      - keyboard:keyboard1|ps2_keyboard:keyboard_1|ps2_clk_sync[0] ; 0                 ; 0       ;
; PS2_DAT                                                           ;                   ;         ;
;      - keyboard:keyboard1|ps2_keyboard:keyboard_1|fifo~10         ; 1                 ; 0       ;
;      - keyboard:keyboard1|ps2_keyboard:keyboard_1|buffer[0]~0     ; 1                 ; 0       ;
;      - keyboard:keyboard1|ps2_keyboard:keyboard_1|buffer[1]~1     ; 1                 ; 0       ;
;      - keyboard:keyboard1|ps2_keyboard:keyboard_1|buffer[2]~2     ; 1                 ; 0       ;
;      - keyboard:keyboard1|ps2_keyboard:keyboard_1|buffer[3]~3     ; 1                 ; 0       ;
;      - keyboard:keyboard1|ps2_keyboard:keyboard_1|buffer[4]~4     ; 1                 ; 0       ;
;      - keyboard:keyboard1|ps2_keyboard:keyboard_1|buffer[5]~5     ; 1                 ; 0       ;
;      - keyboard:keyboard1|ps2_keyboard:keyboard_1|buffer[6]~6     ; 1                 ; 0       ;
;      - keyboard:keyboard1|ps2_keyboard:keyboard_1|buffer[7]~7     ; 1                 ; 0       ;
;      - keyboard:keyboard1|ps2_keyboard:keyboard_1|buffer[8]~8     ; 1                 ; 0       ;
;      - keyboard:keyboard1|ps2_keyboard:keyboard_1|buffer[9]~9     ; 1                 ; 0       ;
; DRAM_DQ[0]                                                        ;                   ;         ;
; DRAM_DQ[1]                                                        ;                   ;         ;
; DRAM_DQ[2]                                                        ;                   ;         ;
; DRAM_DQ[3]                                                        ;                   ;         ;
; DRAM_DQ[4]                                                        ;                   ;         ;
; DRAM_DQ[5]                                                        ;                   ;         ;
; DRAM_DQ[6]                                                        ;                   ;         ;
; DRAM_DQ[7]                                                        ;                   ;         ;
; DRAM_DQ[8]                                                        ;                   ;         ;
; DRAM_DQ[9]                                                        ;                   ;         ;
; DRAM_DQ[10]                                                       ;                   ;         ;
; DRAM_DQ[11]                                                       ;                   ;         ;
; DRAM_DQ[12]                                                       ;                   ;         ;
; DRAM_DQ[13]                                                       ;                   ;         ;
; DRAM_DQ[14]                                                       ;                   ;         ;
; DRAM_DQ[15]                                                       ;                   ;         ;
; AUD_ADCLRCK                                                       ;                   ;         ;
; AUD_BCLK                                                          ;                   ;         ;
; AUD_DACLRCK                                                       ;                   ;         ;
; PS2_CLK2                                                          ;                   ;         ;
; PS2_DAT2                                                          ;                   ;         ;
; FPGA_I2C_SDAT                                                     ;                   ;         ;
; CLOCK_50                                                          ;                   ;         ;
;      - clkgen:clk25|clkout                                        ; 0                 ; 0       ;
; SW[4]                                                             ;                   ;         ;
;      - Mult0~8                                                    ; 1                 ; 0       ;
;      - Mult0~8                                                    ; 1                 ; 0       ;
;      - Equal1~2                                                   ; 1                 ; 0       ;
;      - Equal1~3                                                   ; 1                 ; 0       ;
;      - Equal1~5                                                   ; 1                 ; 0       ;
;      - Equal1~7                                                   ; 1                 ; 0       ;
; SW[0]                                                             ;                   ;         ;
;      - vga_ctrl:vga_ctrlor|x_cnt[7]                               ; 1                 ; 0       ;
;      - vga_ctrl:vga_ctrlor|x_cnt[8]                               ; 1                 ; 0       ;
;      - vga_ctrl:vga_ctrlor|x_cnt[9]                               ; 1                 ; 0       ;
;      - vga_ctrl:vga_ctrlor|x_cnt[6]                               ; 1                 ; 0       ;
;      - vga_ctrl:vga_ctrlor|x_cnt[5]                               ; 1                 ; 0       ;
;      - vga_ctrl:vga_ctrlor|x_cnt[4]                               ; 1                 ; 0       ;
;      - vga_ctrl:vga_ctrlor|x_cnt[3]                               ; 1                 ; 0       ;
;      - vga_ctrl:vga_ctrlor|x_cnt[2]                               ; 1                 ; 0       ;
;      - vga_ctrl:vga_ctrlor|x_cnt[1]                               ; 1                 ; 0       ;
;      - clkgen:clk25|clkout                                        ; 1                 ; 0       ;
;      - vga_ctrl:vga_ctrlor|y_cnt[0]                               ; 1                 ; 0       ;
;      - vga_ctrl:vga_ctrlor|x_cnt[0]                               ; 1                 ; 0       ;
;      - old_status[1]~13                                           ; 1                 ; 0       ;
;      - old_status~0                                               ; 1                 ; 0       ;
;      - status[0]~7                                                ; 1                 ; 0       ;
;      - old_status[1]~1                                            ; 1                 ; 0       ;
;      - old_status~11                                              ; 1                 ; 0       ;
;      - vga_ctrl:vga_ctrlor|y_cnt[7]~0                             ; 1                 ; 0       ;
;      - vga_ctrl:vga_ctrlor|y_cnt[7]~1                             ; 1                 ; 0       ;
;      - cnt_newchar[23]~0                                          ; 1                 ; 0       ;
;      - clkgen:clk25|clkcount[0]~0                                 ; 1                 ; 0       ;
+-------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                              ; Location             ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                          ; PIN_AF14             ; 8323    ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CLOCK_50                                                                                                          ; PIN_AF14             ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; Decoder2~100                                                                                                      ; LABCELL_X43_Y14_N57  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~102                                                                                                      ; LABCELL_X42_Y30_N9   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~105                                                                                                      ; LABCELL_X42_Y16_N51  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~107                                                                                                      ; LABCELL_X43_Y14_N0   ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~108                                                                                                      ; LABCELL_X33_Y22_N18  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~109                                                                                                      ; LABCELL_X43_Y15_N57  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~11                                                                                                       ; LABCELL_X37_Y24_N3   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~110                                                                                                      ; LABCELL_X37_Y18_N21  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~111                                                                                                      ; LABCELL_X45_Y14_N36  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~113                                                                                                      ; LABCELL_X42_Y16_N30  ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~115                                                                                                      ; LABCELL_X51_Y25_N21  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~116                                                                                                      ; MLABCELL_X15_Y30_N3  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~118                                                                                                      ; LABCELL_X42_Y16_N33  ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~119                                                                                                      ; LABCELL_X33_Y22_N51  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~120                                                                                                      ; LABCELL_X43_Y13_N51  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~121                                                                                                      ; LABCELL_X43_Y22_N57  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~122                                                                                                      ; LABCELL_X30_Y33_N51  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~123                                                                                                      ; LABCELL_X42_Y17_N15  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~124                                                                                                      ; LABCELL_X30_Y31_N27  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~125                                                                                                      ; LABCELL_X37_Y18_N18  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~126                                                                                                      ; MLABCELL_X25_Y33_N57 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~127                                                                                                      ; LABCELL_X48_Y16_N48  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~128                                                                                                      ; LABCELL_X35_Y22_N57  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~13                                                                                                       ; LABCELL_X37_Y31_N54  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~130                                                                                                      ; LABCELL_X48_Y16_N15  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~131                                                                                                      ; LABCELL_X24_Y33_N27  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~132                                                                                                      ; LABCELL_X24_Y32_N57  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~133                                                                                                      ; LABCELL_X35_Y22_N45  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~134                                                                                                      ; LABCELL_X18_Y29_N21  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~135                                                                                                      ; LABCELL_X17_Y30_N51  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~136                                                                                                      ; LABCELL_X30_Y22_N51  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~137                                                                                                      ; MLABCELL_X25_Y31_N51 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~138                                                                                                      ; MLABCELL_X39_Y23_N39 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~139                                                                                                      ; LABCELL_X24_Y34_N21  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~140                                                                                                      ; LABCELL_X33_Y17_N48  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~141                                                                                                      ; LABCELL_X24_Y30_N54  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~142                                                                                                      ; LABCELL_X12_Y30_N15  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~143                                                                                                      ; LABCELL_X43_Y17_N54  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~144                                                                                                      ; LABCELL_X31_Y31_N27  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~145                                                                                                      ; LABCELL_X43_Y15_N3   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~147                                                                                                      ; LABCELL_X48_Y15_N9   ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~148                                                                                                      ; LABCELL_X46_Y14_N27  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~149                                                                                                      ; LABCELL_X36_Y14_N12  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~150                                                                                                      ; LABCELL_X48_Y16_N12  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~151                                                                                                      ; LABCELL_X22_Y30_N36  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~152                                                                                                      ; LABCELL_X46_Y11_N51  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~153                                                                                                      ; LABCELL_X27_Y33_N54  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~154                                                                                                      ; LABCELL_X40_Y21_N30  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~155                                                                                                      ; LABCELL_X37_Y19_N36  ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~156                                                                                                      ; LABCELL_X23_Y31_N3   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~157                                                                                                      ; LABCELL_X33_Y22_N6   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~158                                                                                                      ; LABCELL_X42_Y20_N24  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~159                                                                                                      ; LABCELL_X48_Y16_N36  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~16                                                                                                       ; LABCELL_X50_Y27_N9   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~160                                                                                                      ; LABCELL_X23_Y31_N18  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~161                                                                                                      ; LABCELL_X37_Y19_N54  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~162                                                                                                      ; LABCELL_X37_Y19_N9   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~163                                                                                                      ; LABCELL_X42_Y20_N45  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~164                                                                                                      ; LABCELL_X43_Y22_N33  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~165                                                                                                      ; LABCELL_X42_Y16_N57  ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~167                                                                                                      ; LABCELL_X48_Y14_N45  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~168                                                                                                      ; MLABCELL_X28_Y21_N12 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~169                                                                                                      ; LABCELL_X42_Y16_N45  ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~17                                                                                                       ; LABCELL_X37_Y31_N39  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~170                                                                                                      ; MLABCELL_X39_Y19_N42 ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~172                                                                                                      ; LABCELL_X42_Y19_N45  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~173                                                                                                      ; LABCELL_X37_Y19_N15  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~174                                                                                                      ; LABCELL_X37_Y19_N24  ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~176                                                                                                      ; LABCELL_X40_Y17_N9   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~179                                                                                                      ; LABCELL_X13_Y26_N54  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~180                                                                                                      ; LABCELL_X40_Y31_N54  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~183                                                                                                      ; LABCELL_X18_Y21_N24  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~184                                                                                                      ; LABCELL_X19_Y24_N42  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~185                                                                                                      ; MLABCELL_X21_Y28_N6  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~186                                                                                                      ; LABCELL_X11_Y25_N3   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~187                                                                                                      ; MLABCELL_X15_Y22_N15 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~188                                                                                                      ; LABCELL_X10_Y25_N27  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~189                                                                                                      ; LABCELL_X18_Y28_N15  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~19                                                                                                       ; LABCELL_X37_Y31_N27  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~190                                                                                                      ; LABCELL_X19_Y22_N15  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~191                                                                                                      ; LABCELL_X37_Y27_N54  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~192                                                                                                      ; LABCELL_X23_Y19_N45  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~193                                                                                                      ; LABCELL_X27_Y23_N51  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~194                                                                                                      ; LABCELL_X16_Y22_N3   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~195                                                                                                      ; MLABCELL_X28_Y25_N51 ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~196                                                                                                      ; LABCELL_X51_Y27_N54  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~197                                                                                                      ; MLABCELL_X28_Y28_N18 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~198                                                                                                      ; MLABCELL_X28_Y26_N18 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~199                                                                                                      ; LABCELL_X29_Y27_N36  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~200                                                                                                      ; LABCELL_X23_Y27_N18  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~201                                                                                                      ; MLABCELL_X25_Y26_N45 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~202                                                                                                      ; MLABCELL_X21_Y25_N6  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~203                                                                                                      ; LABCELL_X27_Y27_N21  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~204                                                                                                      ; LABCELL_X13_Y21_N30  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~205                                                                                                      ; LABCELL_X27_Y23_N27  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~206                                                                                                      ; LABCELL_X30_Y24_N21  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~207                                                                                                      ; LABCELL_X23_Y19_N27  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~208                                                                                                      ; MLABCELL_X25_Y23_N39 ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~209                                                                                                      ; MLABCELL_X25_Y15_N48 ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~21                                                                                                       ; LABCELL_X45_Y19_N3   ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~210                                                                                                      ; LABCELL_X30_Y20_N42  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~211                                                                                                      ; MLABCELL_X21_Y21_N54 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~212                                                                                                      ; MLABCELL_X25_Y23_N54 ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~213                                                                                                      ; LABCELL_X23_Y29_N15  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~214                                                                                                      ; LABCELL_X17_Y28_N6   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~215                                                                                                      ; LABCELL_X24_Y27_N42  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~216                                                                                                      ; LABCELL_X24_Y28_N42  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~217                                                                                                      ; LABCELL_X29_Y24_N54  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~218                                                                                                      ; LABCELL_X27_Y24_N9   ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~219                                                                                                      ; MLABCELL_X25_Y24_N21 ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~22                                                                                                       ; LABCELL_X42_Y30_N18  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~220                                                                                                      ; LABCELL_X29_Y26_N6   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~221                                                                                                      ; MLABCELL_X25_Y28_N30 ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~222                                                                                                      ; LABCELL_X23_Y28_N54  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~223                                                                                                      ; MLABCELL_X25_Y27_N12 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~224                                                                                                      ; LABCELL_X16_Y21_N48  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~225                                                                                                      ; LABCELL_X22_Y21_N33  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~226                                                                                                      ; LABCELL_X16_Y23_N57  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~227                                                                                                      ; LABCELL_X29_Y25_N6   ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~228                                                                                                      ; LABCELL_X10_Y21_N33  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~229                                                                                                      ; LABCELL_X22_Y28_N24  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~23                                                                                                       ; LABCELL_X46_Y24_N24  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~230                                                                                                      ; LABCELL_X24_Y21_N27  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~231                                                                                                      ; MLABCELL_X25_Y16_N57 ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~232                                                                                                      ; LABCELL_X22_Y26_N39  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~233                                                                                                      ; LABCELL_X40_Y31_N57  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~234                                                                                                      ; MLABCELL_X28_Y22_N6  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~235                                                                                                      ; LABCELL_X33_Y19_N9   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~236                                                                                                      ; LABCELL_X33_Y19_N12  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~237                                                                                                      ; LABCELL_X23_Y22_N45  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~238                                                                                                      ; LABCELL_X19_Y21_N57  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~239                                                                                                      ; LABCELL_X23_Y24_N57  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~240                                                                                                      ; LABCELL_X27_Y29_N15  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~241                                                                                                      ; MLABCELL_X21_Y27_N42 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~242                                                                                                      ; LABCELL_X30_Y23_N15  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~243                                                                                                      ; LABCELL_X42_Y19_N21  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~244                                                                                                      ; LABCELL_X19_Y14_N42  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~247                                                                                                      ; LABCELL_X45_Y22_N39  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~248                                                                                                      ; LABCELL_X37_Y33_N30  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~249                                                                                                      ; LABCELL_X46_Y27_N15  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~250                                                                                                      ; LABCELL_X45_Y22_N33  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~251                                                                                                      ; LABCELL_X40_Y31_N48  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~252                                                                                                      ; LABCELL_X37_Y33_N57  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~253                                                                                                      ; MLABCELL_X34_Y18_N27 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~254                                                                                                      ; LABCELL_X46_Y27_N0   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~257                                                                                                      ; LABCELL_X46_Y23_N30  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~258                                                                                                      ; LABCELL_X27_Y31_N18  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~259                                                                                                      ; LABCELL_X36_Y17_N9   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~26                                                                                                       ; LABCELL_X43_Y29_N33  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~260                                                                                                      ; LABCELL_X46_Y23_N39  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~261                                                                                                      ; LABCELL_X37_Y24_N27  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~262                                                                                                      ; LABCELL_X37_Y31_N30  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~263                                                                                                      ; MLABCELL_X59_Y28_N24 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~264                                                                                                      ; LABCELL_X37_Y24_N51  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~265                                                                                                      ; LABCELL_X30_Y29_N54  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~266                                                                                                      ; LABCELL_X33_Y26_N6   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~267                                                                                                      ; LABCELL_X45_Y22_N0   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~268                                                                                                      ; MLABCELL_X34_Y18_N18 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~269                                                                                                      ; LABCELL_X42_Y25_N0   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~270                                                                                                      ; LABCELL_X35_Y26_N42  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~271                                                                                                      ; LABCELL_X29_Y20_N48  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~272                                                                                                      ; MLABCELL_X34_Y18_N39 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~273                                                                                                      ; LABCELL_X42_Y25_N30  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~274                                                                                                      ; LABCELL_X46_Y23_N42  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~275                                                                                                      ; LABCELL_X30_Y26_N33  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~276                                                                                                      ; MLABCELL_X34_Y22_N9  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~277                                                                                                      ; LABCELL_X42_Y21_N9   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~278                                                                                                      ; LABCELL_X40_Y26_N30  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~279                                                                                                      ; LABCELL_X37_Y26_N33  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~28                                                                                                       ; LABCELL_X33_Y28_N9   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~280                                                                                                      ; MLABCELL_X34_Y18_N30 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~281                                                                                                      ; LABCELL_X50_Y24_N42  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~282                                                                                                      ; LABCELL_X37_Y33_N12  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~283                                                                                                      ; LABCELL_X46_Y29_N0   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~284                                                                                                      ; LABCELL_X50_Y24_N18  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~285                                                                                                      ; LABCELL_X43_Y25_N48  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~286                                                                                                      ; LABCELL_X33_Y24_N3   ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~287                                                                                                      ; LABCELL_X43_Y25_N39  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~288                                                                                                      ; LABCELL_X46_Y29_N21  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~289                                                                                                      ; LABCELL_X50_Y24_N12  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~290                                                                                                      ; LABCELL_X37_Y26_N27  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~291                                                                                                      ; MLABCELL_X59_Y28_N42 ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~292                                                                                                      ; LABCELL_X50_Y24_N9   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~293                                                                                                      ; LABCELL_X43_Y25_N42  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~294                                                                                                      ; LABCELL_X45_Y26_N9   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~295                                                                                                      ; LABCELL_X37_Y19_N30  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~296                                                                                                      ; MLABCELL_X39_Y21_N33 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~297                                                                                                      ; LABCELL_X42_Y25_N57  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~298                                                                                                      ; LABCELL_X33_Y24_N42  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~299                                                                                                      ; LABCELL_X42_Y21_N39  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~30                                                                                                       ; LABCELL_X42_Y30_N24  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~300                                                                                                      ; LABCELL_X40_Y23_N36  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~301                                                                                                      ; LABCELL_X48_Y17_N9   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~302                                                                                                      ; LABCELL_X40_Y24_N57  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~303                                                                                                      ; MLABCELL_X52_Y18_N48 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~304                                                                                                      ; LABCELL_X50_Y28_N30  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~305                                                                                                      ; MLABCELL_X47_Y21_N15 ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~306                                                                                                      ; LABCELL_X33_Y24_N24  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~307                                                                                                      ; LABCELL_X46_Y22_N15  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~308                                                                                                      ; LABCELL_X46_Y30_N48  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~309                                                                                                      ; LABCELL_X48_Y32_N42  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~31                                                                                                       ; LABCELL_X46_Y24_N45  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~310                                                                                                      ; LABCELL_X42_Y19_N39  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~311                                                                                                      ; LABCELL_X48_Y32_N12  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~312                                                                                                      ; LABCELL_X42_Y19_N42  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~33                                                                                                       ; LABCELL_X37_Y24_N39  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~36                                                                                                       ; LABCELL_X43_Y24_N24  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~38                                                                                                       ; LABCELL_X45_Y20_N51  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~40                                                                                                       ; LABCELL_X63_Y16_N33  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~41                                                                                                       ; LABCELL_X42_Y30_N39  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~42                                                                                                       ; LABCELL_X42_Y30_N42  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~46                                                                                                       ; LABCELL_X42_Y16_N12  ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~47                                                                                                       ; LABCELL_X51_Y16_N6   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~48                                                                                                       ; LABCELL_X37_Y31_N18  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~49                                                                                                       ; LABCELL_X45_Y20_N57  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~50                                                                                                       ; LABCELL_X51_Y16_N45  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~51                                                                                                       ; MLABCELL_X39_Y23_N45 ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~52                                                                                                       ; LABCELL_X37_Y31_N12  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~53                                                                                                       ; LABCELL_X37_Y31_N9   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~55                                                                                                       ; LABCELL_X33_Y4_N15   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~56                                                                                                       ; LABCELL_X43_Y20_N51  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~57                                                                                                       ; LABCELL_X45_Y20_N18  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~58                                                                                                       ; LABCELL_X37_Y31_N3   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~59                                                                                                       ; LABCELL_X42_Y16_N54  ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~60                                                                                                       ; LABCELL_X42_Y16_N0   ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~63                                                                                                       ; LABCELL_X43_Y27_N39  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~64                                                                                                       ; LABCELL_X37_Y18_N27  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~65                                                                                                       ; LABCELL_X42_Y22_N36  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~66                                                                                                       ; LABCELL_X51_Y29_N27  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~67                                                                                                       ; LABCELL_X37_Y18_N24  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~69                                                                                                       ; LABCELL_X50_Y17_N15  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~70                                                                                                       ; LABCELL_X42_Y22_N27  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~71                                                                                                       ; LABCELL_X46_Y24_N3   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~72                                                                                                       ; LABCELL_X43_Y21_N24  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~73                                                                                                       ; LABCELL_X50_Y17_N9   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~74                                                                                                       ; LABCELL_X42_Y22_N3   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~75                                                                                                       ; MLABCELL_X39_Y23_N3  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~76                                                                                                       ; LABCELL_X50_Y17_N30  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~77                                                                                                       ; LABCELL_X37_Y19_N48  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~78                                                                                                       ; LABCELL_X40_Y25_N15  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~79                                                                                                       ; MLABCELL_X39_Y19_N39 ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~81                                                                                                       ; LABCELL_X43_Y23_N12  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~82                                                                                                       ; LABCELL_X43_Y23_N9   ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~83                                                                                                       ; LABCELL_X43_Y23_N30  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~84                                                                                                       ; LABCELL_X29_Y8_N54   ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~85                                                                                                       ; LABCELL_X43_Y23_N48  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~86                                                                                                       ; LABCELL_X42_Y24_N42  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~87                                                                                                       ; LABCELL_X43_Y23_N39  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~88                                                                                                       ; LABCELL_X37_Y19_N6   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~90                                                                                                       ; LABCELL_X42_Y16_N15  ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~91                                                                                                       ; LABCELL_X51_Y16_N3   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~92                                                                                                       ; LABCELL_X37_Y19_N12  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~93                                                                                                       ; LABCELL_X42_Y16_N42  ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~94                                                                                                       ; LABCELL_X51_Y16_N42  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~95                                                                                                       ; LABCELL_X43_Y20_N36  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~96                                                                                                       ; LABCELL_X43_Y20_N3   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~97                                                                                                       ; LABCELL_X42_Y16_N3   ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Equal13~7                                                                                                         ; LABCELL_X48_Y1_N36   ; 59      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Equal20~7                                                                                                         ; LABCELL_X42_Y3_N42   ; 53      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Equal26~7                                                                                                         ; LABCELL_X40_Y1_N36   ; 48      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; LessThan13~5                                                                                                      ; LABCELL_X42_Y1_N54   ; 37      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; LessThan14~10                                                                                                     ; MLABCELL_X28_Y11_N30 ; 39      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; LessThan18~10                                                                                                     ; MLABCELL_X28_Y11_N39 ; 91      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; LessThan22~10                                                                                                     ; MLABCELL_X28_Y11_N6  ; 61      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; LessThan23~7                                                                                                      ; LABCELL_X43_Y4_N12   ; 46      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; LessThan25~7                                                                                                      ; LABCELL_X40_Y7_N42   ; 49      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; LessThan27~10                                                                                                     ; MLABCELL_X52_Y17_N18 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; SW[0]                                                                                                             ; PIN_AB30             ; 21      ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; always4~0                                                                                                         ; LABCELL_X51_Y3_N57   ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always4~13                                                                                                        ; MLABCELL_X52_Y17_N42 ; 37      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; always4~14                                                                                                        ; LABCELL_X51_Y3_N36   ; 39      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; always4~15                                                                                                        ; MLABCELL_X52_Y3_N48  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always4~4                                                                                                         ; LABCELL_X51_Y3_N18   ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode179w[3]   ; LABCELL_X43_Y8_N57   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode196w[3]~0 ; LABCELL_X43_Y8_N48   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode206w[3]~0 ; LABCELL_X43_Y8_N30   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode216w[3]~0 ; LABCELL_X43_Y5_N54   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode226w[3]~0 ; LABCELL_X43_Y8_N12   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode236w[3]~0 ; LABCELL_X43_Y8_N45   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode246w[3]~0 ; LABCELL_X43_Y8_N15   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode256w[3]~0 ; LABCELL_X43_Y8_N24   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode275w[3]~0 ; LABCELL_X43_Y8_N6    ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode286w[3]~0 ; LABCELL_X43_Y8_N9    ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode296w[3]~0 ; LABCELL_X43_Y8_N36   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode306w[3]~0 ; LABCELL_X43_Y8_N39   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode316w[3]~0 ; LABCELL_X43_Y5_N36   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode326w[3]~0 ; LABCELL_X43_Y8_N54   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode336w[3]~0 ; LABCELL_X43_Y8_N33   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode346w[3]~0 ; LABCELL_X43_Y5_N33   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; canvas_x[2]~21                                                                                                    ; LABCELL_X46_Y5_N24   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; canvas_y[3]~4                                                                                                     ; LABCELL_X46_Y5_N0    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; char_pos[2]~3                                                                                                     ; LABCELL_X46_Y5_N48   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chg_mem_cnt[3]~1                                                                                                  ; LABCELL_X43_Y2_N21   ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chg_mem_cnt[6]~0                                                                                                  ; LABCELL_X43_Y2_N24   ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clkgen:clk25|clkcount[0]~0                                                                                        ; LABCELL_X60_Y2_N39   ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clkgen:clk25|clkout                                                                                               ; FF_X52_Y2_N20        ; 22      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; cnt_newchar[23]~0                                                                                                 ; MLABCELL_X59_Y3_N54  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; dis_fps_cnt[0]~0                                                                                                  ; MLABCELL_X47_Y2_N45  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dis_hit_cnt[0]~0                                                                                                  ; LABCELL_X42_Y3_N45   ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dis_miss_cnt[23]~1                                                                                                ; LABCELL_X40_Y1_N51   ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dnum[0]~0                                                                                                         ; MLABCELL_X3_Y5_N48   ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; draw_fst_cnt[0]~0                                                                                                 ; MLABCELL_X47_Y4_N42  ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; draw_sec_cnt[3]~0                                                                                                 ; LABCELL_X45_Y6_N15   ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; endlink[2]~0                                                                                                      ; LABCELL_X37_Y23_N3   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; f_delete~0                                                                                                        ; LABCELL_X40_Y4_N12   ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; hit[0]~0                                                                                                          ; MLABCELL_X3_Y5_N51   ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~0                                                                                                          ; LABCELL_X37_Y24_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~1                                                                                                          ; LABCELL_X43_Y24_N33  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~10                                                                                                         ; LABCELL_X42_Y30_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~100                                                                                                        ; LABCELL_X31_Y31_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~101                                                                                                        ; LABCELL_X43_Y15_N0   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~102                                                                                                        ; LABCELL_X46_Y23_N15  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~103                                                                                                        ; LABCELL_X53_Y16_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~104                                                                                                        ; LABCELL_X37_Y18_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~105                                                                                                        ; LABCELL_X48_Y16_N0   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~106                                                                                                        ; LABCELL_X22_Y30_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~107                                                                                                        ; MLABCELL_X39_Y23_N48 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~108                                                                                                        ; LABCELL_X40_Y21_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~109                                                                                                        ; LABCELL_X40_Y21_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~11                                                                                                         ; LABCELL_X46_Y24_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~110                                                                                                        ; LABCELL_X45_Y19_N15  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~111                                                                                                        ; LABCELL_X43_Y17_N36  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~112                                                                                                        ; LABCELL_X48_Y16_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~113                                                                                                        ; LABCELL_X51_Y20_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~114                                                                                                        ; LABCELL_X48_Y16_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~115                                                                                                        ; LABCELL_X40_Y21_N57  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~116                                                                                                        ; LABCELL_X37_Y19_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~117                                                                                                        ; LABCELL_X42_Y20_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~118                                                                                                        ; LABCELL_X36_Y22_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~119                                                                                                        ; LABCELL_X42_Y20_N18  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~12                                                                                                         ; LABCELL_X37_Y24_N30  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~120                                                                                                        ; MLABCELL_X39_Y14_N33 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~121                                                                                                        ; LABCELL_X48_Y14_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~122                                                                                                        ; MLABCELL_X28_Y21_N42 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~123                                                                                                        ; LABCELL_X43_Y22_N48  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~124                                                                                                        ; MLABCELL_X39_Y19_N30 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~125                                                                                                        ; LABCELL_X51_Y20_N12  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~126                                                                                                        ; MLABCELL_X39_Y19_N18 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~127                                                                                                        ; LABCELL_X37_Y19_N57  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~128                                                                                                        ; LABCELL_X40_Y17_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~129                                                                                                        ; LABCELL_X13_Y26_N57  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~13                                                                                                         ; LABCELL_X43_Y24_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~130                                                                                                        ; LABCELL_X19_Y23_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~131                                                                                                        ; LABCELL_X16_Y28_N9   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~132                                                                                                        ; LABCELL_X19_Y29_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~133                                                                                                        ; MLABCELL_X21_Y28_N9  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~134                                                                                                        ; LABCELL_X11_Y25_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~135                                                                                                        ; LABCELL_X13_Y21_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~136                                                                                                        ; LABCELL_X10_Y25_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~137                                                                                                        ; LABCELL_X37_Y27_N51  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~138                                                                                                        ; LABCELL_X19_Y22_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~139                                                                                                        ; MLABCELL_X34_Y23_N33 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~14                                                                                                         ; LABCELL_X55_Y18_N15  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~140                                                                                                        ; LABCELL_X18_Y27_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~141                                                                                                        ; LABCELL_X13_Y27_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~142                                                                                                        ; LABCELL_X16_Y22_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~143                                                                                                        ; MLABCELL_X28_Y25_N18 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~144                                                                                                        ; LABCELL_X51_Y27_N27  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~145                                                                                                        ; MLABCELL_X28_Y28_N9  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~146                                                                                                        ; MLABCELL_X28_Y26_N21 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~147                                                                                                        ; LABCELL_X29_Y27_N21  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~148                                                                                                        ; LABCELL_X23_Y27_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~149                                                                                                        ; MLABCELL_X25_Y26_N42 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~15                                                                                                         ; MLABCELL_X39_Y19_N57 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~150                                                                                                        ; MLABCELL_X21_Y25_N9  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~151                                                                                                        ; LABCELL_X27_Y27_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~152                                                                                                        ; LABCELL_X13_Y21_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~153                                                                                                        ; LABCELL_X27_Y23_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~154                                                                                                        ; LABCELL_X30_Y24_N0   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~155                                                                                                        ; MLABCELL_X21_Y23_N42 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~156                                                                                                        ; MLABCELL_X47_Y26_N30 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~157                                                                                                        ; LABCELL_X24_Y25_N15  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~158                                                                                                        ; MLABCELL_X21_Y24_N9  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~159                                                                                                        ; MLABCELL_X21_Y21_N57 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~16                                                                                                         ; LABCELL_X37_Y24_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~160                                                                                                        ; MLABCELL_X25_Y23_N57 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~161                                                                                                        ; LABCELL_X23_Y29_N21  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~162                                                                                                        ; LABCELL_X17_Y28_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~163                                                                                                        ; LABCELL_X24_Y27_N45  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~164                                                                                                        ; LABCELL_X24_Y28_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~165                                                                                                        ; LABCELL_X29_Y24_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~166                                                                                                        ; LABCELL_X53_Y25_N30  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~167                                                                                                        ; LABCELL_X35_Y19_N24  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~168                                                                                                        ; LABCELL_X29_Y26_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~169                                                                                                        ; MLABCELL_X25_Y28_N33 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~17                                                                                                         ; LABCELL_X42_Y30_N12  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~170                                                                                                        ; LABCELL_X23_Y28_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~171                                                                                                        ; MLABCELL_X25_Y27_N54 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~172                                                                                                        ; LABCELL_X16_Y21_N0   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~173                                                                                                        ; LABCELL_X22_Y21_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~174                                                                                                        ; LABCELL_X27_Y18_N18  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~175                                                                                                        ; LABCELL_X29_Y23_N57  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~176                                                                                                        ; LABCELL_X10_Y21_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~177                                                                                                        ; LABCELL_X22_Y28_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~178                                                                                                        ; LABCELL_X24_Y21_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~179                                                                                                        ; LABCELL_X27_Y26_N45  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~18                                                                                                         ; LABCELL_X50_Y20_N24  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~180                                                                                                        ; LABCELL_X22_Y26_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~181                                                                                                        ; LABCELL_X31_Y20_N9   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~182                                                                                                        ; LABCELL_X22_Y20_N33  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~183                                                                                                        ; LABCELL_X29_Y25_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~184                                                                                                        ; LABCELL_X13_Y23_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~185                                                                                                        ; LABCELL_X23_Y24_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~186                                                                                                        ; MLABCELL_X39_Y21_N9  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~187                                                                                                        ; LABCELL_X23_Y24_N54  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~188                                                                                                        ; MLABCELL_X39_Y21_N57 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~189                                                                                                        ; LABCELL_X60_Y23_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~19                                                                                                         ; LABCELL_X51_Y16_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~190                                                                                                        ; LABCELL_X30_Y23_N57  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~191                                                                                                        ; LABCELL_X30_Y21_N21  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~192                                                                                                        ; LABCELL_X42_Y19_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~193                                                                                                        ; LABCELL_X45_Y22_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~194                                                                                                        ; LABCELL_X37_Y33_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~195                                                                                                        ; LABCELL_X46_Y27_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~196                                                                                                        ; LABCELL_X45_Y22_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~197                                                                                                        ; LABCELL_X40_Y23_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~198                                                                                                        ; LABCELL_X37_Y33_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~199                                                                                                        ; LABCELL_X37_Y33_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~2                                                                                                          ; LABCELL_X50_Y27_N39  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~20                                                                                                         ; MLABCELL_X39_Y18_N6  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~200                                                                                                        ; LABCELL_X45_Y21_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~201                                                                                                        ; LABCELL_X45_Y23_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~202                                                                                                        ; LABCELL_X27_Y31_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~203                                                                                                        ; LABCELL_X11_Y21_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~204                                                                                                        ; MLABCELL_X47_Y27_N42 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~205                                                                                                        ; LABCELL_X37_Y24_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~206                                                                                                        ; LABCELL_X42_Y25_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~207                                                                                                        ; MLABCELL_X59_Y28_N57 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~208                                                                                                        ; LABCELL_X42_Y23_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~209                                                                                                        ; LABCELL_X42_Y25_N21  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~21                                                                                                         ; LABCELL_X45_Y20_N27  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~210                                                                                                        ; LABCELL_X33_Y26_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~211                                                                                                        ; LABCELL_X45_Y22_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~212                                                                                                        ; MLABCELL_X21_Y29_N21 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~213                                                                                                        ; LABCELL_X62_Y12_N45  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~214                                                                                                        ; LABCELL_X35_Y26_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~215                                                                                                        ; LABCELL_X37_Y26_N36  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~216                                                                                                        ; MLABCELL_X34_Y19_N33 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~217                                                                                                        ; LABCELL_X42_Y25_N12  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~218                                                                                                        ; LABCELL_X46_Y23_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~219                                                                                                        ; LABCELL_X46_Y23_N9   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~22                                                                                                         ; LABCELL_X51_Y16_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~220                                                                                                        ; MLABCELL_X34_Y22_N57 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~221                                                                                                        ; LABCELL_X62_Y12_N42  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~222                                                                                                        ; LABCELL_X40_Y26_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~223                                                                                                        ; LABCELL_X37_Y26_N54  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~224                                                                                                        ; MLABCELL_X34_Y22_N33 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~225                                                                                                        ; LABCELL_X50_Y24_N27  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~226                                                                                                        ; LABCELL_X37_Y33_N9   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~227                                                                                                        ; MLABCELL_X59_Y28_N15 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~228                                                                                                        ; LABCELL_X50_Y24_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~229                                                                                                        ; LABCELL_X43_Y25_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~23                                                                                                         ; LABCELL_X48_Y17_N3   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~230                                                                                                        ; LABCELL_X29_Y20_N21  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~231                                                                                                        ; LABCELL_X43_Y25_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~232                                                                                                        ; LABCELL_X46_Y29_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~233                                                                                                        ; LABCELL_X50_Y24_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~234                                                                                                        ; LABCELL_X42_Y21_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~235                                                                                                        ; MLABCELL_X59_Y28_N48 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~236                                                                                                        ; MLABCELL_X65_Y24_N27 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~237                                                                                                        ; LABCELL_X43_Y25_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~238                                                                                                        ; LABCELL_X45_Y26_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~239                                                                                                        ; LABCELL_X37_Y19_N33  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~24                                                                                                         ; LABCELL_X43_Y24_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~240                                                                                                        ; MLABCELL_X39_Y21_N45 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~241                                                                                                        ; LABCELL_X42_Y21_N42  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~242                                                                                                        ; LABCELL_X40_Y23_N42  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~243                                                                                                        ; LABCELL_X42_Y21_N12  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~244                                                                                                        ; LABCELL_X40_Y23_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~245                                                                                                        ; LABCELL_X48_Y17_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~246                                                                                                        ; LABCELL_X40_Y24_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~247                                                                                                        ; MLABCELL_X52_Y18_N9  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~248                                                                                                        ; LABCELL_X50_Y28_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~249                                                                                                        ; MLABCELL_X47_Y21_N36 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~25                                                                                                         ; MLABCELL_X52_Y29_N54 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~250                                                                                                        ; LABCELL_X33_Y24_N39  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~251                                                                                                        ; LABCELL_X46_Y22_N42  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~252                                                                                                        ; LABCELL_X46_Y30_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~253                                                                                                        ; LABCELL_X35_Y26_N57  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~254                                                                                                        ; LABCELL_X42_Y19_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~255                                                                                                        ; LABCELL_X48_Y32_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~256                                                                                                        ; LABCELL_X42_Y19_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~26                                                                                                         ; LABCELL_X46_Y16_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~27                                                                                                         ; LABCELL_X43_Y17_N30  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~28                                                                                                         ; LABCELL_X37_Y24_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~29                                                                                                         ; LABCELL_X43_Y24_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~3                                                                                                          ; LABCELL_X37_Y31_N42  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~30                                                                                                         ; LABCELL_X48_Y21_N12  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~31                                                                                                         ; LABCELL_X50_Y13_N6   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~32                                                                                                         ; LABCELL_X43_Y27_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~33                                                                                                         ; LABCELL_X43_Y21_N18  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~34                                                                                                         ; LABCELL_X42_Y22_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~35                                                                                                         ; LABCELL_X51_Y29_N18  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~36                                                                                                         ; LABCELL_X37_Y18_N42  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~37                                                                                                         ; LABCELL_X50_Y17_N12  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~38                                                                                                         ; LABCELL_X42_Y22_N18  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~39                                                                                                         ; LABCELL_X46_Y24_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~4                                                                                                          ; LABCELL_X45_Y20_N33  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~40                                                                                                         ; LABCELL_X43_Y21_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~41                                                                                                         ; LABCELL_X50_Y17_N6   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~42                                                                                                         ; LABCELL_X42_Y22_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~43                                                                                                         ; LABCELL_X46_Y24_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~44                                                                                                         ; LABCELL_X50_Y17_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~45                                                                                                         ; MLABCELL_X25_Y30_N54 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~46                                                                                                         ; LABCELL_X37_Y22_N42  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~47                                                                                                         ; LABCELL_X46_Y19_N24  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~48                                                                                                         ; LABCELL_X43_Y23_N6   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~49                                                                                                         ; LABCELL_X43_Y23_N27  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~5                                                                                                          ; LABCELL_X45_Y19_N30  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~50                                                                                                         ; MLABCELL_X47_Y18_N12 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~51                                                                                                         ; LABCELL_X43_Y23_N33  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~52                                                                                                         ; LABCELL_X43_Y23_N42  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~53                                                                                                         ; LABCELL_X42_Y24_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~54                                                                                                         ; LABCELL_X43_Y23_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~55                                                                                                         ; LABCELL_X42_Y24_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~56                                                                                                         ; LABCELL_X37_Y22_N12  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~57                                                                                                         ; LABCELL_X51_Y16_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~58                                                                                                         ; LABCELL_X46_Y16_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~59                                                                                                         ; LABCELL_X37_Y22_N33  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~6                                                                                                          ; MLABCELL_X47_Y19_N15 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~60                                                                                                         ; LABCELL_X51_Y16_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~61                                                                                                         ; LABCELL_X43_Y20_N42  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~62                                                                                                         ; LABCELL_X43_Y20_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~63                                                                                                         ; LABCELL_X48_Y21_N30  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~64                                                                                                         ; LABCELL_X43_Y14_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~65                                                                                                         ; LABCELL_X55_Y27_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~66                                                                                                         ; LABCELL_X51_Y29_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~67                                                                                                         ; LABCELL_X43_Y14_N27  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~68                                                                                                         ; LABCELL_X33_Y22_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~69                                                                                                         ; LABCELL_X40_Y16_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~7                                                                                                          ; MLABCELL_X47_Y20_N33 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~70                                                                                                         ; LABCELL_X33_Y22_N33  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~71                                                                                                         ; LABCELL_X40_Y21_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~72                                                                                                         ; MLABCELL_X47_Y18_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~73                                                                                                         ; LABCELL_X51_Y25_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~74                                                                                                         ; MLABCELL_X39_Y23_N30 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~75                                                                                                         ; LABCELL_X36_Y22_N51  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~76                                                                                                         ; LABCELL_X45_Y14_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~77                                                                                                         ; MLABCELL_X39_Y20_N42 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~78                                                                                                         ; LABCELL_X43_Y22_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~79                                                                                                         ; LABCELL_X30_Y33_N57  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~8                                                                                                          ; LABCELL_X43_Y29_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~80                                                                                                         ; LABCELL_X42_Y22_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~81                                                                                                         ; LABCELL_X30_Y31_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~82                                                                                                         ; LABCELL_X37_Y18_N6   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~83                                                                                                         ; LABCELL_X40_Y21_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~84                                                                                                         ; LABCELL_X48_Y16_N57  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~85                                                                                                         ; LABCELL_X35_Y22_N3   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~86                                                                                                         ; LABCELL_X48_Y16_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~87                                                                                                         ; LABCELL_X43_Y14_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~88                                                                                                         ; LABCELL_X45_Y10_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~89                                                                                                         ; LABCELL_X36_Y21_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~9                                                                                                          ; LABCELL_X33_Y28_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~90                                                                                                         ; LABCELL_X18_Y29_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~91                                                                                                         ; LABCELL_X17_Y30_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~92                                                                                                         ; LABCELL_X30_Y22_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~93                                                                                                         ; MLABCELL_X25_Y31_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~94                                                                                                         ; MLABCELL_X39_Y23_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~95                                                                                                         ; LABCELL_X24_Y34_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~96                                                                                                         ; LABCELL_X42_Y17_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~97                                                                                                         ; LABCELL_X48_Y16_N21  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~98                                                                                                         ; LABCELL_X42_Y17_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_text~99                                                                                                         ; MLABCELL_X28_Y23_N57 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[0][3]~432                                                                                                     ; LABCELL_X43_Y14_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[100][2]~33                                                                                                    ; MLABCELL_X52_Y10_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[101][2]~89                                                                                                    ; LABCELL_X50_Y17_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[102][0]~161                                                                                                   ; LABCELL_X50_Y17_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[103][0]~206                                                                                                   ; MLABCELL_X52_Y5_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[104][3]~47                                                                                                    ; LABCELL_X46_Y11_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[105][3]~104                                                                                                   ; LABCELL_X50_Y8_N6    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[106][0]~164                                                                                                   ; MLABCELL_X52_Y9_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[107][2]~220                                                                                                   ; LABCELL_X56_Y8_N6    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[108][0]~59                                                                                                    ; MLABCELL_X47_Y8_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[109][0]~119                                                                                                   ; LABCELL_X51_Y9_N18   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[10][3]~535                                                                                                    ; LABCELL_X42_Y17_N57  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[110][3]~167                                                                                                   ; MLABCELL_X47_Y8_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[111][0]~234                                                                                                   ; LABCELL_X60_Y7_N15   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[112][0]~22                                                                                                    ; LABCELL_X46_Y7_N6    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[113][0]~77                                                                                                    ; LABCELL_X50_Y9_N24   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[114][1]~170                                                                                                   ; MLABCELL_X47_Y18_N27 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[115][3]~194                                                                                                   ; LABCELL_X50_Y10_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[116][3]~38                                                                                                    ; MLABCELL_X47_Y8_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[117][1]~93                                                                                                    ; LABCELL_X50_Y9_N48   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[118][0]~173                                                                                                   ; MLABCELL_X47_Y8_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[119][3]~210                                                                                                   ; LABCELL_X50_Y10_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[11][3]~539                                                                                                    ; LABCELL_X53_Y10_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[120][0]~50                                                                                                    ; LABCELL_X42_Y7_N45   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[121][0]~107                                                                                                   ; LABCELL_X51_Y16_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[122][1]~176                                                                                                   ; LABCELL_X46_Y16_N21  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[123][3]~223                                                                                                   ; LABCELL_X53_Y8_N18   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[124][0]~62                                                                                                    ; LABCELL_X51_Y16_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[125][0]~122                                                                                                   ; LABCELL_X60_Y8_N0    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[126][2]~179                                                                                                   ; LABCELL_X56_Y10_N48  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[127][3]~237                                                                                                   ; LABCELL_X50_Y13_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[128][0]~1206                                                                                                  ; MLABCELL_X52_Y16_N21 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[129][1]~1209                                                                                                  ; LABCELL_X50_Y14_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[12][3]~579                                                                                                    ; LABCELL_X45_Y14_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[130][1]~1212                                                                                                  ; LABCELL_X61_Y16_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[131][3]~1215                                                                                                  ; LABCELL_X57_Y16_N3   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[132][3]~1254                                                                                                  ; MLABCELL_X59_Y14_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[133][0]~1257                                                                                                  ; MLABCELL_X59_Y14_N42 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[134][1]~1262                                                                                                  ; LABCELL_X50_Y16_N48  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[135][3]~1265                                                                                                  ; LABCELL_X57_Y12_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[136][3]~1303                                                                                                  ; LABCELL_X61_Y16_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[137][3]~1306                                                                                                  ; LABCELL_X50_Y14_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[138][1]~1308                                                                                                  ; LABCELL_X61_Y16_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[139][0]~1311                                                                                                  ; LABCELL_X63_Y13_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[13][3]~590                                                                                                    ; LABCELL_X46_Y15_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[140][2]~1351                                                                                                  ; LABCELL_X55_Y13_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[141][0]~1364                                                                                                  ; LABCELL_X51_Y15_N27  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[142][0]~1376                                                                                                  ; LABCELL_X61_Y15_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[143][0]~1389                                                                                                  ; LABCELL_X55_Y12_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[144][3]~1218                                                                                                  ; LABCELL_X61_Y14_N27  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[145][2]~1221                                                                                                  ; LABCELL_X61_Y14_N39  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[146][0]~1225                                                                                                  ; LABCELL_X61_Y14_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[147][1]~1228                                                                                                  ; MLABCELL_X52_Y16_N57 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[148][3]~1268                                                                                                  ; LABCELL_X55_Y13_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[149][3]~1271                                                                                                  ; MLABCELL_X52_Y13_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[14][1]~604                                                                                                    ; LABCELL_X43_Y17_N51  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[150][2]~1274                                                                                                  ; LABCELL_X64_Y15_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[151][0]~1277                                                                                                  ; MLABCELL_X52_Y13_N42 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[152][1]~1313                                                                                                  ; LABCELL_X56_Y16_N21  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[153][0]~1316                                                                                                  ; LABCELL_X50_Y15_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[154][2]~1319                                                                                                  ; MLABCELL_X65_Y15_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[155][3]~1322                                                                                                  ; LABCELL_X57_Y14_N15  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[156][3]~1354                                                                                                  ; LABCELL_X51_Y15_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[157][3]~1367                                                                                                  ; MLABCELL_X52_Y15_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[158][2]~1380                                                                                                  ; LABCELL_X64_Y15_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[159][0]~1392                                                                                                  ; LABCELL_X61_Y12_N15  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[15][3]~613                                                                                                    ; MLABCELL_X47_Y14_N42 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[160][2]~1230                                                                                                  ; LABCELL_X55_Y17_N33  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[161][0]~1234                                                                                                  ; LABCELL_X51_Y17_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[162][0]~1237                                                                                                  ; LABCELL_X63_Y15_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[163][0]~1240                                                                                                  ; LABCELL_X57_Y16_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[164][0]~1280                                                                                                  ; LABCELL_X63_Y14_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[165][0]~1283                                                                                                  ; LABCELL_X56_Y17_N45  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[166][3]~1286                                                                                                  ; LABCELL_X50_Y16_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[167][0]~1288                                                                                                  ; LABCELL_X60_Y16_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[168][2]~1325                                                                                                  ; LABCELL_X55_Y17_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[169][2]~1328                                                                                                  ; MLABCELL_X52_Y15_N54 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[16][3]~444                                                                                                    ; LABCELL_X42_Y13_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[170][1]~1332                                                                                                  ; LABCELL_X60_Y15_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[171][0]~1335                                                                                                  ; LABCELL_X62_Y16_N36  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[172][0]~1357                                                                                                  ; LABCELL_X63_Y14_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[173][2]~1370                                                                                                  ; LABCELL_X50_Y15_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[174][3]~1383                                                                                                  ; LABCELL_X60_Y15_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[175][0]~1394                                                                                                  ; LABCELL_X62_Y16_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[176][0]~1242                                                                                                  ; LABCELL_X53_Y14_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[177][0]~1245                                                                                                  ; LABCELL_X53_Y14_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[178][0]~1248                                                                                                  ; LABCELL_X57_Y13_N21  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[179][0]~1251                                                                                                  ; LABCELL_X57_Y12_N48  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[17][1]~447                                                                                                    ; MLABCELL_X47_Y13_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[180][0]~1291                                                                                                  ; LABCELL_X60_Y16_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[181][0]~1295                                                                                                  ; MLABCELL_X47_Y17_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[182][3]~1298                                                                                                  ; LABCELL_X56_Y17_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[183][0]~1301                                                                                                  ; LABCELL_X60_Y16_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[184][0]~1338                                                                                                  ; LABCELL_X56_Y16_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[185][0]~1342                                                                                                  ; LABCELL_X50_Y15_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[186][0]~1345                                                                                                  ; LABCELL_X63_Y15_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[187][0]~1348                                                                                                  ; LABCELL_X57_Y14_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[188][2]~1361                                                                                                  ; LABCELL_X62_Y14_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[189][0]~1373                                                                                                  ; LABCELL_X51_Y15_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[18][1]~450                                                                                                    ; LABCELL_X48_Y15_N51  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[190][1]~1386                                                                                                  ; LABCELL_X60_Y15_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[191][2]~1397                                                                                                  ; LABCELL_X61_Y12_N21  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[192][1]~818                                                                                                   ; LABCELL_X60_Y9_N0    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[193][2]~830                                                                                                   ; LABCELL_X60_Y11_N33  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[194][3]~844                                                                                                   ; LABCELL_X64_Y8_N21   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[195][2]~857                                                                                                   ; LABCELL_X51_Y10_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[196][0]~821                                                                                                   ; LABCELL_X66_Y11_N3   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[197][3]~833                                                                                                   ; LABCELL_X60_Y11_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[198][0]~848                                                                                                   ; LABCELL_X57_Y10_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[199][3]~860                                                                                                   ; LABCELL_X57_Y12_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[19][3]~453                                                                                                    ; LABCELL_X50_Y10_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[1][3]~435                                                                                                     ; LABCELL_X45_Y10_N36  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[200][0]~823                                                                                                   ; LABCELL_X60_Y9_N42   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[201][1]~836                                                                                                   ; LABCELL_X57_Y9_N54   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[202][1]~851                                                                                                   ; LABCELL_X63_Y6_N24   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[203][3]~863                                                                                                   ; MLABCELL_X65_Y11_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[204][2]~827                                                                                                   ; LABCELL_X62_Y9_N57   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[205][3]~840                                                                                                   ; LABCELL_X60_Y11_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[206][2]~854                                                                                                   ; LABCELL_X57_Y10_N48  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[207][0]~866                                                                                                   ; MLABCELL_X59_Y10_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[208][0]~868                                                                                                   ; LABCELL_X62_Y6_N24   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[209][1]~880                                                                                                   ; LABCELL_X57_Y9_N6    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[20][2]~494                                                                                                    ; LABCELL_X43_Y15_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[210][0]~893                                                                                                   ; LABCELL_X66_Y7_N45   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[211][0]~905                                                                                                   ; LABCELL_X57_Y12_N9   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[212][2]~871                                                                                                   ; LABCELL_X62_Y12_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[213][2]~883                                                                                                   ; LABCELL_X60_Y11_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[214][1]~896                                                                                                   ; LABCELL_X62_Y6_N42   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[215][1]~908                                                                                                   ; LABCELL_X64_Y12_N9   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[216][3]~873                                                                                                   ; LABCELL_X67_Y10_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[217][1]~887                                                                                                   ; MLABCELL_X59_Y11_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[218][1]~899                                                                                                   ; MLABCELL_X65_Y7_N51  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[219][3]~911                                                                                                   ; LABCELL_X63_Y13_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[21][2]~497                                                                                                    ; LABCELL_X43_Y10_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[220][1]~877                                                                                                   ; LABCELL_X57_Y10_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[221][1]~890                                                                                                   ; LABCELL_X60_Y11_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[222][2]~902                                                                                                   ; LABCELL_X57_Y10_N36  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[223][2]~914                                                                                                   ; LABCELL_X55_Y12_N48  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[224][0]~916                                                                                                   ; MLABCELL_X59_Y7_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[225][3]~928                                                                                                   ; LABCELL_X62_Y12_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[226][0]~941                                                                                                   ; LABCELL_X63_Y11_N51  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[227][3]~954                                                                                                   ; LABCELL_X57_Y9_N48   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[228][2]~920                                                                                                   ; MLABCELL_X65_Y7_N33  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[229][3]~932                                                                                                   ; LABCELL_X60_Y10_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[22][3]~500                                                                                                    ; LABCELL_X43_Y15_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[230][0]~945                                                                                                   ; MLABCELL_X59_Y8_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[231][3]~957                                                                                                   ; LABCELL_X55_Y9_N30   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[232][0]~922                                                                                                   ; LABCELL_X61_Y7_N48   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[233][0]~935                                                                                                   ; LABCELL_X66_Y9_N0    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[234][3]~947                                                                                                   ; MLABCELL_X65_Y7_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[235][1]~960                                                                                                   ; LABCELL_X66_Y8_N6    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[236][2]~925                                                                                                   ; LABCELL_X61_Y7_N6    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[237][0]~938                                                                                                   ; LABCELL_X60_Y8_N54   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[238][3]~951                                                                                                   ; LABCELL_X60_Y8_N48   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[239][3]~963                                                                                                   ; LABCELL_X61_Y8_N21   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[23][0]~504                                                                                                    ; LABCELL_X53_Y12_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[240][3]~965                                                                                                   ; MLABCELL_X59_Y9_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[241][2]~968                                                                                                   ; LABCELL_X63_Y9_N21   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[242][3]~971                                                                                                   ; LABCELL_X63_Y11_N33  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[243][3]~974                                                                                                   ; LABCELL_X57_Y12_N15  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[244][3]~978                                                                                                   ; LABCELL_X62_Y12_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[245][0]~981                                                                                                   ; LABCELL_X63_Y10_N36  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[246][3]~984                                                                                                   ; LABCELL_X63_Y10_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[247][2]~987                                                                                                   ; LABCELL_X57_Y12_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[248][2]~989                                                                                                   ; MLABCELL_X59_Y9_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[249][0]~992                                                                                                   ; LABCELL_X66_Y12_N36  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[24][3]~541                                                                                                    ; LABCELL_X46_Y14_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[250][2]~994                                                                                                   ; LABCELL_X64_Y7_N18   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[251][1]~997                                                                                                   ; LABCELL_X66_Y12_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[252][2]~1001                                                                                                  ; LABCELL_X60_Y8_N36   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[253][2]~1004                                                                                                  ; LABCELL_X60_Y8_N18   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[254][0]~1007                                                                                                  ; LABCELL_X64_Y7_N30   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[255][3]~1010                                                                                                  ; LABCELL_X55_Y12_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[256][0]~1592                                                                                                  ; LABCELL_X48_Y14_N57  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[25][0]~547                                                                                                    ; MLABCELL_X47_Y15_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[26][2]~551                                                                                                    ; LABCELL_X48_Y15_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[27][1]~554                                                                                                    ; LABCELL_X48_Y14_N36  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[28][2]~581                                                                                                    ; LABCELL_X43_Y13_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[29][3]~594                                                                                                    ; MLABCELL_X47_Y14_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[2][3]~439                                                                                                     ; LABCELL_X42_Y11_N3   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[30][3]~606                                                                                                    ; LABCELL_X46_Y14_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[31][0]~616                                                                                                    ; LABCELL_X48_Y13_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[32][0]~455                                                                                                    ; LABCELL_X42_Y13_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[33][0]~458                                                                                                    ; LABCELL_X51_Y11_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[34][0]~461                                                                                                    ; LABCELL_X37_Y18_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[35][0]~464                                                                                                    ; LABCELL_X48_Y16_N3   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[36][3]~506                                                                                                    ; LABCELL_X43_Y13_N48  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[37][3]~509                                                                                                    ; LABCELL_X48_Y16_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[38][0]~512                                                                                                    ; LABCELL_X48_Y16_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[39][0]~515                                                                                                    ; LABCELL_X51_Y12_N51  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[3][0]~442                                                                                                     ; LABCELL_X48_Y16_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[40][1]~556                                                                                                    ; LABCELL_X46_Y11_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[41][0]~559                                                                                                    ; LABCELL_X43_Y12_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[42][3]~562                                                                                                    ; LABCELL_X42_Y11_N9   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[43][2]~565                                                                                                    ; LABCELL_X46_Y11_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[44][3]~584                                                                                                    ; LABCELL_X43_Y9_N21   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[45][2]~598                                                                                                    ; LABCELL_X46_Y15_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[46][2]~608                                                                                                    ; LABCELL_X46_Y11_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[47][0]~619                                                                                                    ; LABCELL_X51_Y11_N57  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[48][0]~466                                                                                                    ; LABCELL_X43_Y14_N45  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[49][2]~470                                                                                                    ; LABCELL_X50_Y9_N36   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[4][2]~480                                                                                                     ; LABCELL_X43_Y9_N30   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[50][0]~473                                                                                                    ; MLABCELL_X47_Y12_N15 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[51][0]~476                                                                                                    ; LABCELL_X50_Y10_N48  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[52][0]~517                                                                                                    ; LABCELL_X45_Y14_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[53][3]~520                                                                                                    ; MLABCELL_X47_Y9_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[54][0]~523                                                                                                    ; LABCELL_X45_Y14_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[55][0]~526                                                                                                    ; MLABCELL_X47_Y9_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[56][1]~567                                                                                                    ; LABCELL_X50_Y12_N39  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[57][0]~571                                                                                                    ; MLABCELL_X47_Y15_N21 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[58][0]~574                                                                                                    ; LABCELL_X43_Y12_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[59][0]~577                                                                                                    ; LABCELL_X51_Y12_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[5][0]~483                                                                                                     ; LABCELL_X43_Y10_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[60][0]~586                                                                                                    ; LABCELL_X43_Y13_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[61][3]~602                                                                                                    ; MLABCELL_X47_Y15_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[62][1]~610                                                                                                    ; LABCELL_X43_Y17_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[63][3]~622                                                                                                    ; LABCELL_X48_Y13_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[64][3]~9                                                                                                      ; LABCELL_X51_Y7_N21   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[65][0]~67                                                                                                     ; LABCELL_X57_Y7_N18   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[66][3]~128                                                                                                    ; LABCELL_X56_Y6_N6    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[67][0]~183                                                                                                    ; LABCELL_X51_Y10_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[68][0]~27                                                                                                     ; LABCELL_X55_Y10_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[69][0]~82                                                                                                     ; MLABCELL_X52_Y5_N36  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[6][2]~487                                                                                                     ; LABCELL_X48_Y16_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[70][3]~134                                                                                                    ; MLABCELL_X47_Y8_N48  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[71][2]~198                                                                                                    ; LABCELL_X53_Y5_N54   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[72][0]~41                                                                                                     ; LABCELL_X42_Y7_N18   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[73][2]~96                                                                                                     ; LABCELL_X57_Y7_N6    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[74][3]~138                                                                                                    ; LABCELL_X56_Y6_N18   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[75][0]~214                                                                                                    ; LABCELL_X56_Y6_N30   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[76][0]~53                                                                                                     ; MLABCELL_X47_Y8_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[77][0]~111                                                                                                    ; LABCELL_X48_Y6_N24   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[78][0]~141                                                                                                    ; MLABCELL_X47_Y8_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[79][2]~227                                                                                                    ; LABCELL_X51_Y10_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[7][3]~491                                                                                                     ; LABCELL_X50_Y10_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[80][0]~14                                                                                                     ; LABCELL_X46_Y7_N36   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[81][3]~70                                                                                                     ; MLABCELL_X47_Y6_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[82][3]~144                                                                                                    ; LABCELL_X45_Y7_N3    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[83][2]~187                                                                                                    ; LABCELL_X50_Y10_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[84][3]~30                                                                                                     ; MLABCELL_X47_Y6_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[85][2]~86                                                                                                     ; LABCELL_X48_Y6_N18   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[86][0]~147                                                                                                    ; LABCELL_X45_Y7_N6    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[87][2]~202                                                                                                    ; LABCELL_X53_Y5_N9    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[88][0]~44                                                                                                     ; LABCELL_X42_Y7_N12   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[89][3]~101                                                                                                    ; LABCELL_X50_Y8_N36   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[8][1]~528                                                                                                     ; LABCELL_X42_Y12_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[90][2]~152                                                                                                    ; LABCELL_X46_Y16_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[91][0]~217                                                                                                    ; LABCELL_X50_Y13_N3   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[92][1]~56                                                                                                     ; LABCELL_X51_Y16_N54  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[93][0]~114                                                                                                    ; LABCELL_X48_Y6_N6    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[94][3]~155                                                                                                    ; LABCELL_X51_Y7_N12   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[95][0]~230                                                                                                    ; LABCELL_X50_Y13_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[96][2]~18                                                                                                     ; MLABCELL_X52_Y10_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[97][2]~73                                                                                                     ; LABCELL_X55_Y10_N36  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[98][3]~158                                                                                                    ; MLABCELL_X52_Y9_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[99][2]~190                                                                                                    ; LABCELL_X55_Y8_N6    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_v[9][3]~532                                                                                                     ; LABCELL_X45_Y10_N57  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[0][0]~602                                                                                                     ; LABCELL_X40_Y12_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[100][5]~332                                                                                                   ; MLABCELL_X28_Y6_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[101][6]~342                                                                                                   ; MLABCELL_X25_Y6_N36  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[102][5]~393                                                                                                   ; LABCELL_X36_Y5_N6    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[103][0]~396                                                                                                   ; MLABCELL_X25_Y8_N36  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[104][1]~265                                                                                                   ; LABCELL_X30_Y6_N3    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[105][5]~278                                                                                                   ; LABCELL_X40_Y4_N42   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[106][4]~311                                                                                                   ; MLABCELL_X28_Y5_N36  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[107][6]~320                                                                                                   ; LABCELL_X31_Y9_N24   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[108][7]~355                                                                                                   ; MLABCELL_X47_Y8_N27  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[109][3]~366                                                                                                   ; LABCELL_X40_Y4_N36   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[10][3]~703                                                                                                    ; MLABCELL_X39_Y13_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[110][6]~399                                                                                                   ; MLABCELL_X28_Y5_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[111][6]~401                                                                                                   ; LABCELL_X30_Y9_N3    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[112][7]~248                                                                                                   ; LABCELL_X33_Y3_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[113][1]~257                                                                                                   ; LABCELL_X35_Y7_N6    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[114][6]~292                                                                                                   ; LABCELL_X29_Y2_N39   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[115][1]~304                                                                                                   ; LABCELL_X29_Y8_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[116][7]~335                                                                                                   ; LABCELL_X29_Y6_N33   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[117][2]~344                                                                                                   ; MLABCELL_X25_Y6_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[118][6]~404                                                                                                   ; LABCELL_X24_Y4_N54   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[119][3]~408                                                                                                   ; MLABCELL_X25_Y8_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[11][0]~763                                                                                                    ; MLABCELL_X39_Y14_N39 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[120][3]~268                                                                                                   ; LABCELL_X30_Y2_N24   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[121][2]~282                                                                                                   ; LABCELL_X37_Y4_N6    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[122][1]~313                                                                                                   ; LABCELL_X33_Y4_N57   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[123][3]~323                                                                                                   ; LABCELL_X24_Y3_N33   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[124][2]~358                                                                                                   ; MLABCELL_X39_Y7_N57  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[125][0]~368                                                                                                   ; LABCELL_X40_Y4_N54   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[126][0]~411                                                                                                   ; LABCELL_X35_Y4_N9    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[127][6]~414                                                                                                   ; MLABCELL_X25_Y5_N42  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[128][0]~417                                                                                                   ; LABCELL_X13_Y19_N33  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[129][2]~462                                                                                                   ; LABCELL_X12_Y17_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[12][7]~705                                                                                                    ; MLABCELL_X34_Y14_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[130][7]~420                                                                                                   ; LABCELL_X24_Y18_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[131][7]~465                                                                                                   ; LABCELL_X19_Y19_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[132][1]~424                                                                                                   ; LABCELL_X10_Y17_N36  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[133][0]~467                                                                                                   ; LABCELL_X12_Y15_N48  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[134][2]~427                                                                                                   ; LABCELL_X19_Y20_N57  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[135][1]~469                                                                                                   ; LABCELL_X11_Y20_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[136][4]~507                                                                                                   ; LABCELL_X27_Y19_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[137][3]~550                                                                                                   ; LABCELL_X24_Y19_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[138][2]~510                                                                                                   ; LABCELL_X24_Y17_N36  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[139][0]~565                                                                                                   ; LABCELL_X31_Y21_N24  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[13][0]~774                                                                                                    ; LABCELL_X31_Y15_N15  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[140][0]~513                                                                                                   ; LABCELL_X12_Y20_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[141][3]~576                                                                                                   ; MLABCELL_X25_Y15_N36 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[142][7]~516                                                                                                   ; MLABCELL_X21_Y19_N30 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[143][3]~590                                                                                                   ; LABCELL_X23_Y20_N9   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[144][2]~431                                                                                                   ; LABCELL_X13_Y19_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[145][3]~472                                                                                                   ; LABCELL_X29_Y17_N36  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[146][4]~433                                                                                                   ; LABCELL_X24_Y18_N30  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[147][6]~475                                                                                                   ; MLABCELL_X28_Y17_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[148][0]~436                                                                                                   ; LABCELL_X10_Y17_N54  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[149][6]~478                                                                                                   ; LABCELL_X27_Y18_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[14][6]~708                                                                                                    ; MLABCELL_X34_Y15_N48 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[150][1]~438                                                                                                   ; LABCELL_X18_Y18_N33  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[151][0]~482                                                                                                   ; LABCELL_X22_Y20_N42  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[152][1]~519                                                                                                   ; LABCELL_X27_Y19_N33  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[153][5]~555                                                                                                   ; LABCELL_X23_Y14_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[154][6]~521                                                                                                   ; LABCELL_X24_Y17_N3   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[155][1]~567                                                                                                   ; MLABCELL_X25_Y16_N9  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[156][3]~524                                                                                                   ; LABCELL_X17_Y16_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[157][1]~580                                                                                                   ; MLABCELL_X25_Y15_N0  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[158][7]~527                                                                                                   ; MLABCELL_X21_Y20_N36 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[159][5]~592                                                                                                   ; LABCELL_X23_Y20_N15  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[15][3]~786                                                                                                    ; LABCELL_X40_Y15_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[160][4]~441                                                                                                   ; LABCELL_X18_Y17_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[161][7]~485                                                                                                   ; LABCELL_X16_Y15_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[162][7]~443                                                                                                   ; LABCELL_X24_Y18_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[163][0]~487                                                                                                   ; MLABCELL_X25_Y16_N51 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[164][5]~446                                                                                                   ; LABCELL_X13_Y21_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[165][4]~489                                                                                                   ; LABCELL_X24_Y16_N48  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[166][6]~448                                                                                                   ; LABCELL_X24_Y16_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[167][4]~491                                                                                                   ; LABCELL_X24_Y14_N12  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[168][1]~529                                                                                                   ; LABCELL_X22_Y15_N3   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[169][1]~559                                                                                                   ; LABCELL_X23_Y19_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[16][6]~616                                                                                                    ; LABCELL_X40_Y12_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[170][7]~531                                                                                                   ; LABCELL_X24_Y17_N18  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[171][4]~570                                                                                                   ; LABCELL_X22_Y15_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[172][4]~534                                                                                                   ; LABCELL_X13_Y21_N9   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[173][2]~584                                                                                                   ; MLABCELL_X25_Y15_N18 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[174][4]~536                                                                                                   ; LABCELL_X16_Y21_N21  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[175][2]~595                                                                                                   ; LABCELL_X24_Y14_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[176][7]~452                                                                                                   ; LABCELL_X18_Y17_N30  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[177][3]~494                                                                                                   ; LABCELL_X16_Y15_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[178][6]~454                                                                                                   ; LABCELL_X24_Y18_N54  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[179][6]~497                                                                                                   ; LABCELL_X10_Y15_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[17][2]~662                                                                                                    ; LABCELL_X30_Y12_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[180][1]~457                                                                                                   ; LABCELL_X19_Y20_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[181][0]~500                                                                                                   ; LABCELL_X11_Y14_N33  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[182][2]~459                                                                                                   ; LABCELL_X27_Y18_N51  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[183][4]~502                                                                                                   ; LABCELL_X11_Y20_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[184][5]~539                                                                                                   ; LABCELL_X23_Y19_N42  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[185][0]~563                                                                                                   ; LABCELL_X27_Y15_N12  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[186][0]~542                                                                                                   ; MLABCELL_X28_Y16_N33 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[187][2]~572                                                                                                   ; MLABCELL_X21_Y14_N21 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[188][0]~544                                                                                                   ; LABCELL_X17_Y16_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[189][7]~588                                                                                                   ; LABCELL_X27_Y15_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[18][6]~619                                                                                                    ; LABCELL_X37_Y16_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[190][5]~546                                                                                                   ; LABCELL_X10_Y21_N42  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[191][1]~598                                                                                                   ; LABCELL_X19_Y14_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[192][7]~18                                                                                                    ; LABCELL_X19_Y8_N27   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[193][5]~22                                                                                                    ; LABCELL_X12_Y10_N36  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[194][5]~51                                                                                                    ; LABCELL_X19_Y8_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[195][2]~55                                                                                                    ; LABCELL_X19_Y8_N24   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[196][2]~35                                                                                                    ; LABCELL_X13_Y10_N0   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[197][7]~38                                                                                                    ; LABCELL_X19_Y10_N30  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[198][2]~66                                                                                                    ; LABCELL_X18_Y7_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[199][0]~70                                                                                                    ; LABCELL_X19_Y8_N42   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[19][1]~664                                                                                                    ; LABCELL_X40_Y14_N30  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[1][0]~648                                                                                                     ; LABCELL_X33_Y17_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[200][0]~27                                                                                                    ; LABCELL_X23_Y10_N51  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[201][0]~32                                                                                                    ; LABCELL_X19_Y9_N54   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[202][2]~58                                                                                                    ; LABCELL_X13_Y10_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[203][4]~62                                                                                                    ; LABCELL_X18_Y12_N15  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[204][0]~42                                                                                                    ; LABCELL_X13_Y7_N12   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[205][7]~45                                                                                                    ; LABCELL_X10_Y13_N36  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[206][4]~74                                                                                                    ; LABCELL_X18_Y7_N42   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[207][2]~77                                                                                                    ; LABCELL_X22_Y12_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[208][7]~82                                                                                                    ; MLABCELL_X21_Y9_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[209][7]~86                                                                                                    ; LABCELL_X12_Y9_N0    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[20][7]~622                                                                                                    ; LABCELL_X40_Y16_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[210][4]~109                                                                                                   ; LABCELL_X10_Y12_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[211][4]~113                                                                                                   ; LABCELL_X24_Y8_N42   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[212][0]~95                                                                                                    ; LABCELL_X9_Y12_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[213][2]~99                                                                                                    ; LABCELL_X9_Y11_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[214][4]~122                                                                                                   ; LABCELL_X18_Y7_N54   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[215][7]~126                                                                                                   ; LABCELL_X18_Y12_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[216][0]~89                                                                                                    ; LABCELL_X23_Y10_N42  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[217][0]~92                                                                                                    ; MLABCELL_X21_Y11_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[218][4]~116                                                                                                   ; LABCELL_X9_Y12_N57   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[219][5]~119                                                                                                   ; LABCELL_X22_Y12_N27  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[21][0]~667                                                                                                    ; LABCELL_X35_Y8_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[220][4]~104                                                                                                   ; LABCELL_X11_Y7_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[221][2]~106                                                                                                   ; LABCELL_X10_Y13_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[222][0]~129                                                                                                   ; LABCELL_X18_Y10_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[223][3]~132                                                                                                   ; LABCELL_X22_Y12_N21  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[224][0]~137                                                                                                   ; LABCELL_X23_Y13_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[225][5]~143                                                                                                   ; LABCELL_X12_Y9_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[226][1]~139                                                                                                   ; LABCELL_X10_Y12_N9   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[227][7]~146                                                                                                   ; LABCELL_X22_Y11_N33  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[228][5]~149                                                                                                   ; LABCELL_X9_Y8_N24    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[229][6]~156                                                                                                   ; LABCELL_X10_Y7_N33   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[22][0]~624                                                                                                    ; LABCELL_X30_Y13_N36  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[230][7]~152                                                                                                   ; LABCELL_X18_Y7_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[231][4]~160                                                                                                   ; MLABCELL_X25_Y8_N3   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[232][4]~164                                                                                                   ; LABCELL_X17_Y13_N57  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[233][3]~169                                                                                                   ; LABCELL_X13_Y7_N21   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[234][3]~166                                                                                                   ; LABCELL_X9_Y8_N6     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[235][0]~172                                                                                                   ; LABCELL_X31_Y9_N12   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[236][7]~176                                                                                                   ; LABCELL_X11_Y12_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[237][5]~182                                                                                                   ; LABCELL_X12_Y14_N36  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[238][6]~180                                                                                                   ; LABCELL_X13_Y7_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[239][6]~185                                                                                                   ; MLABCELL_X21_Y12_N45 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[23][0]~671                                                                                                    ; MLABCELL_X39_Y14_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[240][3]~190                                                                                                   ; LABCELL_X23_Y13_N57  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[241][6]~213                                                                                                   ; LABCELL_X11_Y11_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[242][3]~202                                                                                                   ; LABCELL_X11_Y12_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[243][4]~223                                                                                                   ; LABCELL_X10_Y15_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[244][7]~193                                                                                                   ; LABCELL_X12_Y11_N36  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[245][0]~216                                                                                                   ; LABCELL_X11_Y11_N54  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[246][0]~205                                                                                                   ; LABCELL_X18_Y7_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[247][7]~226                                                                                                   ; LABCELL_X12_Y13_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[248][2]~197                                                                                                   ; LABCELL_X12_Y13_N27  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[249][7]~218                                                                                                   ; MLABCELL_X21_Y11_N57 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[24][4]~711                                                                                                    ; MLABCELL_X39_Y15_N42 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[250][3]~207                                                                                                   ; LABCELL_X12_Y11_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[251][3]~229                                                                                                   ; LABCELL_X16_Y13_N21  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[252][5]~200                                                                                                   ; LABCELL_X13_Y7_N36   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[253][1]~220                                                                                                   ; LABCELL_X12_Y14_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[254][7]~210                                                                                                   ; LABCELL_X13_Y7_N54   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[255][1]~233                                                                                                   ; LABCELL_X22_Y13_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[256][2]~11                                                                                                    ; MLABCELL_X39_Y5_N54  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[25][1]~753                                                                                                    ; LABCELL_X37_Y15_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[26][2]~714                                                                                                    ; LABCELL_X36_Y14_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[27][6]~766                                                                                                    ; MLABCELL_X39_Y14_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[28][7]~716                                                                                                    ; LABCELL_X37_Y15_N36  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[29][6]~777                                                                                                    ; LABCELL_X37_Y15_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[2][5]~606                                                                                                     ; LABCELL_X40_Y12_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[30][0]~718                                                                                                    ; MLABCELL_X34_Y15_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[31][7]~789                                                                                                    ; LABCELL_X35_Y13_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[32][0]~627                                                                                                    ; LABCELL_X35_Y14_N36  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[33][7]~675                                                                                                    ; MLABCELL_X28_Y14_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[34][7]~630                                                                                                    ; LABCELL_X36_Y14_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[35][0]~677                                                                                                    ; LABCELL_X40_Y14_N48  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[36][0]~632                                                                                                    ; MLABCELL_X34_Y14_N12 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[37][5]~680                                                                                                    ; LABCELL_X35_Y14_N9   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[38][6]~634                                                                                                    ; LABCELL_X31_Y12_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[39][4]~683                                                                                                    ; MLABCELL_X28_Y14_N48 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[3][6]~652                                                                                                     ; LABCELL_X40_Y13_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[40][2]~721                                                                                                    ; MLABCELL_X28_Y14_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[41][3]~757                                                                                                    ; LABCELL_X33_Y10_N42  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[42][5]~725                                                                                                    ; LABCELL_X29_Y9_N54   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[43][0]~768                                                                                                    ; LABCELL_X30_Y10_N36  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[44][5]~728                                                                                                    ; MLABCELL_X39_Y4_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[45][1]~780                                                                                                    ; LABCELL_X31_Y15_N42  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[46][0]~731                                                                                                    ; LABCELL_X29_Y15_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[47][7]~791                                                                                                    ; LABCELL_X40_Y16_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[48][0]~637                                                                                                    ; LABCELL_X37_Y12_N9   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[49][0]~687                                                                                                    ; LABCELL_X30_Y15_N45  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[4][0]~610                                                                                                     ; MLABCELL_X39_Y10_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[50][7]~639                                                                                                    ; LABCELL_X37_Y16_N48  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[51][5]~689                                                                                                    ; LABCELL_X37_Y16_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[52][3]~642                                                                                                    ; MLABCELL_X34_Y14_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[53][0]~693                                                                                                    ; LABCELL_X30_Y15_N48  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[54][0]~644                                                                                                    ; MLABCELL_X34_Y17_N48 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[55][0]~696                                                                                                    ; LABCELL_X24_Y9_N54   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[56][0]~734                                                                                                    ; MLABCELL_X28_Y8_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[57][3]~760                                                                                                    ; LABCELL_X33_Y13_N57  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[58][3]~739                                                                                                    ; MLABCELL_X39_Y13_N42 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[59][7]~771                                                                                                    ; LABCELL_X30_Y15_N57  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[5][6]~655                                                                                                     ; LABCELL_X40_Y13_N36  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[60][2]~742                                                                                                    ; MLABCELL_X39_Y7_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[61][1]~783                                                                                                    ; LABCELL_X31_Y15_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[62][2]~745                                                                                                    ; LABCELL_X29_Y15_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[63][2]~794                                                                                                    ; MLABCELL_X28_Y15_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[64][1]~238                                                                                                    ; LABCELL_X36_Y7_N36   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[65][6]~251                                                                                                    ; LABCELL_X27_Y20_N51  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[66][2]~285                                                                                                    ; LABCELL_X33_Y5_N24   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[67][7]~297                                                                                                    ; MLABCELL_X28_Y7_N27  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[68][7]~326                                                                                                    ; LABCELL_X30_Y8_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[69][6]~338                                                                                                    ; LABCELL_X31_Y8_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[6][1]~613                                                                                                     ; LABCELL_X30_Y13_N33  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[70][7]~373                                                                                                    ; LABCELL_X35_Y5_N54   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[71][1]~376                                                                                                    ; LABCELL_X36_Y7_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[72][1]~259                                                                                                    ; LABCELL_X36_Y6_N36   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[73][7]~271                                                                                                    ; LABCELL_X37_Y6_N54   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[74][3]~307                                                                                                    ; LABCELL_X33_Y5_N54   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[75][7]~315                                                                                                    ; LABCELL_X31_Y7_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[76][0]~348                                                                                                    ; LABCELL_X31_Y2_N48   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[77][0]~361                                                                                                    ; MLABCELL_X28_Y4_N33  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[78][5]~378                                                                                                    ; LABCELL_X31_Y4_N6    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[79][2]~380                                                                                                    ; LABCELL_X31_Y7_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[7][7]~659                                                                                                     ; LABCELL_X37_Y14_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[80][2]~242                                                                                                    ; LABCELL_X35_Y3_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[81][6]~253                                                                                                    ; LABCELL_X27_Y7_N24   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[82][6]~287                                                                                                    ; LABCELL_X29_Y2_N54   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[83][3]~300                                                                                                    ; LABCELL_X24_Y8_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[84][3]~329                                                                                                    ; LABCELL_X31_Y4_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[85][7]~340                                                                                                    ; MLABCELL_X28_Y7_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[86][5]~382                                                                                                    ; MLABCELL_X28_Y6_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[87][1]~385                                                                                                    ; LABCELL_X33_Y7_N48   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[88][0]~262                                                                                                    ; LABCELL_X35_Y3_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[89][4]~274                                                                                                    ; LABCELL_X40_Y4_N6    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[8][3]~699                                                                                                     ; MLABCELL_X39_Y15_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[90][4]~309                                                                                                    ; LABCELL_X33_Y4_N39   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[91][5]~318                                                                                                    ; MLABCELL_X39_Y6_N39  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[92][3]~352                                                                                                    ; MLABCELL_X34_Y3_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[93][2]~364                                                                                                    ; LABCELL_X40_Y4_N21   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[94][6]~387                                                                                                    ; LABCELL_X37_Y5_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[95][0]~390                                                                                                    ; LABCELL_X33_Y7_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[96][0]~245                                                                                                    ; LABCELL_X36_Y3_N6    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[97][6]~255                                                                                                    ; LABCELL_X35_Y7_N48   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[98][5]~290                                                                                                    ; LABCELL_X40_Y3_N6    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[99][0]~302                                                                                                    ; LABCELL_X36_Y5_N12   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; k_y[9][0]~749                                                                                                     ; LABCELL_X40_Y9_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; key_event_cnt[23]~0                                                                                               ; MLABCELL_X52_Y17_N12 ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard1|data[0]~0                                                                                      ; MLABCELL_X59_Y5_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard1|ps2_keyboard:keyboard_1|fifo~10                                                                ; LABCELL_X61_Y5_N30   ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard1|ps2_keyboard:keyboard_1|ready                                                                  ; FF_X57_Y5_N56        ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keyboard:keyboard1|ps2_keyboard:keyboard_1|sampling                                                               ; LABCELL_X61_Y5_N48   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode179w[3]         ; LABCELL_X43_Y3_N51   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode196w[3]~0       ; LABCELL_X43_Y3_N57   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode206w[3]~0       ; LABCELL_X43_Y3_N12   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode216w[3]~0       ; LABCELL_X43_Y3_N9    ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode226w[3]~0       ; LABCELL_X43_Y3_N3    ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode236w[3]~0       ; LABCELL_X43_Y3_N42   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode246w[3]~0       ; LABCELL_X43_Y3_N24   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode256w[3]~0       ; LABCELL_X43_Y3_N33   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode275w[3]~0       ; LABCELL_X43_Y3_N36   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode286w[3]~0       ; LABCELL_X43_Y3_N0    ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode296w[3]~0       ; LABCELL_X43_Y3_N45   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode306w[3]~0       ; LABCELL_X43_Y3_N39   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode316w[3]~0       ; LABCELL_X45_Y3_N57   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode326w[3]~0       ; LABCELL_X43_Y3_N30   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode336w[3]~0       ; LABCELL_X43_Y3_N18   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|decode_tma:decode2|w_anode346w[3]~0       ; LABCELL_X45_Y3_N54   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; miss[0]~0                                                                                                         ; MLABCELL_X3_Y5_N54   ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; old_status[1]~8                                                                                                   ; LABCELL_X53_Y3_N15   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; status[2]~15                                                                                                      ; LABCELL_X53_Y3_N0    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga_ctrl:vga_ctrlor|Equal0~2                                                                                      ; LABCELL_X50_Y2_N54   ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vga_ctrl:vga_ctrlor|y_cnt[7]~0                                                                                    ; LABCELL_X53_Y1_N12   ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vga_ctrl:vga_ctrlor|y_cnt[7]~1                                                                                    ; LABCELL_X51_Y2_N42   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; x_fst[2]~3                                                                                                        ; LABCELL_X43_Y6_N3    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; y_fst[2]~4                                                                                                        ; LABCELL_X48_Y4_N6    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_AF14 ; 8323    ; Global Clock         ; GCLK6            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------+
; Non-Global High Fan-Out Signals   ;
+-------------------------+---------+
; Name                    ; Fan-Out ;
+-------------------------+---------+
; delete_cnt[4]           ; 824     ;
; delete_cnt[3]~DUPLICATE ; 802     ;
; delete_cnt[2]           ; 800     ;
; delete_cnt[1]~DUPLICATE ; 780     ;
; delete_cnt[5]           ; 642     ;
; draw_fst_cnt[0]         ; 530     ;
; draw_fst_cnt[1]         ; 530     ;
; draw_fst_cnt[4]         ; 530     ;
; draw_fst_cnt[5]         ; 530     ;
; draw_fst_cnt[2]         ; 521     ;
; draw_fst_cnt[3]         ; 521     ;
; key_event_cnt[3]        ; 500     ;
+-------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------------+
; Name                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF       ; Location                                                                                                                                                                                                                                                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs               ;
+------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------------+
; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 131072       ; 1            ; 131072       ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 131072 ; 131072                      ; 1                           ; 131072                      ; 1                           ; 131072              ; 16          ; 0     ; None      ; M10K_X41_Y6_N0, M10K_X49_Y9_N0, M10K_X38_Y7_N0, M10K_X41_Y5_N0, M10K_X49_Y10_N0, M10K_X41_Y10_N0, M10K_X38_Y9_N0, M10K_X41_Y9_N0, M10K_X38_Y8_N0, M10K_X41_Y7_N0, M10K_X41_Y8_N0, M10K_X49_Y8_N0, M10K_X49_Y7_N0, M10K_X38_Y6_N0, M10K_X49_Y6_N0, M10K_X38_Y5_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide       ;
; char:char1|altsyncram:altsyncram_component|altsyncram_ibf1:auto_generated|ALTSYNCRAM                       ; AUTO ; ROM              ; Single Clock ; 1024         ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 8192   ; 1024                        ; 8                           ; --                          ; --                          ; 8192                ; 1           ; 0     ; char1.mif ; M10K_X49_Y4_N0                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide       ;
; keyboard:keyboard1|ps2_keyboard:keyboard_1|altsyncram:fifo_rtl_0|altsyncram_lsj1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0     ; None      ; M10K_X58_Y5_N0                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage ;
; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 131072       ; 1            ; 131072       ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 131072 ; 131072                      ; 1                           ; 131072                      ; 1                           ; 131072              ; 16          ; 0     ; None      ; M10K_X49_Y2_N0, M10K_X58_Y2_N0, M10K_X38_Y2_N0, M10K_X41_Y1_N0, M10K_X41_Y2_N0, M10K_X49_Y3_N0, M10K_X38_Y1_N0, M10K_X49_Y1_N0, M10K_X38_Y4_N0, M10K_X41_Y4_N0, M10K_X38_Y3_N0, M10K_X49_Y5_N0, M10K_X58_Y4_N0, M10K_X58_Y1_N0, M10K_X41_Y3_N0, M10K_X58_Y3_N0   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide       ;
+------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 9x9                 ; 1           ;
; Total number of DSP blocks      ; 1           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 1           ;
+---------------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                            ;
+---------+-----------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name    ; Mode            ; Location      ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+---------+-----------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Mult0~8 ; Independent 9x9 ; DSP_X54_Y6_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+---------+-----------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 46,722 / 289,320 ( 16 % ) ;
; C12 interconnects                           ; 2,230 / 13,420 ( 17 % )   ;
; C2 interconnects                            ; 13,244 / 119,108 ( 11 % ) ;
; C4 interconnects                            ; 9,792 / 56,300 ( 17 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,930 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 6,301 / 84,580 ( 7 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 2,863 / 12,676 ( 23 % )   ;
; R14/C12 interconnect drivers                ; 4,244 / 20,720 ( 20 % )   ;
; R3 interconnects                            ; 17,134 / 130,992 ( 13 % ) ;
; R6 interconnects                            ; 32,787 / 266,960 ( 12 % ) ;
; Spine clocks                                ; 10 / 360 ( 3 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 168       ; 0            ; 168       ; 0            ; 0            ; 168       ; 168       ; 0            ; 168       ; 168       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 168          ; 0         ; 168          ; 168          ; 0         ; 0         ; 168          ; 0         ; 0         ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ; 144          ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK2_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_CLK27           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_HS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_RESET_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_VS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_XCK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_CONVST         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_DIN            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_DOUT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SCLK      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRDA_RXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRDA_TXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_BCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SDAT      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50        ; CLOCK_50             ; 133.3             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                          ;
+------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                  ; Destination Register                                                                                                            ; Delay Added in ns ;
+------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+-------------------+
; keyboard:keyboard1|ps2_keyboard:keyboard_1|ps2_clk_sync[1]       ; keyboard:keyboard1|ps2_keyboard:keyboard_1|buffer[7]                                                                            ; 0.656             ;
; keyboard:keyboard1|ps2_keyboard:keyboard_1|ps2_clk_sync[2]       ; keyboard:keyboard1|ps2_keyboard:keyboard_1|buffer[7]                                                                            ; 0.632             ;
; x_fst[0]                                                         ; y_fst[0]                                                                                                                        ; 0.538             ;
; miss[0]                                                          ; miss[15]                                                                                                                        ; 0.527             ;
; x_fst[2]                                                         ; y_fst[0]                                                                                                                        ; 0.516             ;
; x_fst[1]                                                         ; y_fst[0]                                                                                                                        ; 0.507             ;
; canvas_x[1]                                                      ; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a0~porta_address_reg0                   ; 0.492             ;
; keyboard:keyboard1|ps2_keyboard:keyboard_1|fifo_rtl_0_bypass[11] ; keyboard:keyboard1|data[2]                                                                                                      ; 0.478             ;
; keyboard:keyboard1|ps2_keyboard:keyboard_1|r_ptr[0]              ; keyboard:keyboard1|ps2_keyboard:keyboard_1|altsyncram:fifo_rtl_0|altsyncram_lsj1:auto_generated|ram_block1a1~portb_address_reg0 ; 0.463             ;
; keyboard:keyboard1|ps2_keyboard:keyboard_1|r_ptr[1]              ; keyboard:keyboard1|ps2_keyboard:keyboard_1|altsyncram:fifo_rtl_0|altsyncram_lsj1:auto_generated|ram_block1a1~portb_address_reg0 ; 0.436             ;
; canvas_x[7]                                                      ; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a14~porta_address_reg0                  ; 0.424             ;
; canvas_x[8]                                                      ; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a14~porta_address_reg0                  ; 0.418             ;
; canvas_x[6]                                                      ; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a14~porta_address_reg0                  ; 0.418             ;
; keyboard:keyboard1|ps2_keyboard:keyboard_1|count[2]              ; keyboard:keyboard1|ps2_keyboard:keyboard_1|buffer[7]                                                                            ; 0.401             ;
; status[1]                                                        ; old_status[0]                                                                                                                   ; 0.386             ;
; mem_y[3]                                                         ; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a14~porta_address_reg0                        ; 0.384             ;
; mem_y[1]                                                         ; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a14~porta_address_reg0                        ; 0.384             ;
; mem_y[0]                                                         ; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a14~porta_address_reg0                        ; 0.384             ;
; canvas_x[2]                                                      ; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a0~porta_address_reg0                   ; 0.383             ;
; mem_x[3]                                                         ; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a0~porta_address_reg0                         ; 0.381             ;
; mem_x[2]                                                         ; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a0~porta_address_reg0                         ; 0.381             ;
; canvas_x[5]                                                      ; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a14~porta_address_reg0                  ; 0.381             ;
; canvas_x[4]                                                      ; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a14~porta_address_reg0                  ; 0.381             ;
; canvas_x[3]                                                      ; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a14~porta_address_reg0                  ; 0.381             ;
; mem_y[2]                                                         ; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a14~porta_address_reg0                        ; 0.379             ;
; mem_x[5]                                                         ; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a0~porta_address_reg0                         ; 0.377             ;
; canvas_y[2]                                                      ; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a3~porta_address_reg0                   ; 0.376             ;
; canvas_y[1]                                                      ; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a3~porta_address_reg0                   ; 0.376             ;
; canvas_y[3]                                                      ; canvas:canvas1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a3~porta_address_reg0                   ; 0.376             ;
; ramdomx:getx|q[3]                                                ; ramdomx:getx|q[4]                                                                                                               ; 0.374             ;
; char_pos[1]                                                      ; char:char1|altsyncram:altsyncram_component|altsyncram_ibf1:auto_generated|ram_block1a4~porta_address_reg0                       ; 0.371             ;
; keyboard:keyboard1|ps2_keyboard:keyboard_1|w_ptr[0]              ; keyboard:keyboard1|ps2_keyboard:keyboard_1|w_ptr[1]                                                                             ; 0.369             ;
; char_pos[0]                                                      ; char:char1|altsyncram:altsyncram_component|altsyncram_ibf1:auto_generated|ram_block1a4~porta_address_reg0                       ; 0.364             ;
; char_pos[2]                                                      ; char:char1|altsyncram:altsyncram_component|altsyncram_ibf1:auto_generated|ram_block1a4~porta_address_reg0                       ; 0.364             ;
; y_fst[0]                                                         ; char_pos[0]                                                                                                                     ; 0.363             ;
; ramdomx:getx|q[0]                                                ; ramdomx:getx|q[1]                                                                                                               ; 0.359             ;
; mem_x[7]                                                         ; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a0~porta_address_reg0                         ; 0.356             ;
; mem_x[6]                                                         ; mem:mem1|altsyncram:altsyncram_component|altsyncram_but1:auto_generated|ram_block1a0~porta_address_reg0                         ; 0.356             ;
; endlink[8]                                                       ; y_fst[0]                                                                                                                        ; 0.353             ;
; endlink[9]                                                       ; y_fst[0]                                                                                                                        ; 0.353             ;
; endlink[6]                                                       ; y_fst[0]                                                                                                                        ; 0.353             ;
; endlink[7]                                                       ; y_fst[0]                                                                                                                        ; 0.353             ;
; endlink[4]                                                       ; y_fst[0]                                                                                                                        ; 0.353             ;
; endlink[3]                                                       ; y_fst[0]                                                                                                                        ; 0.353             ;
; endlink[5]                                                       ; y_fst[0]                                                                                                                        ; 0.353             ;
; endlink[2]                                                       ; y_fst[0]                                                                                                                        ; 0.353             ;
; endlink[1]                                                       ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[31]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[29]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[28]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[27]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[26]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[30]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[25]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[23]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[22]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[21]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[20]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[19]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[18]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[17]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[16]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[15]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[14]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[13]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[12]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[11]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[10]                                                 ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[9]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[8]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[7]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[6]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[5]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[4]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[3]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[2]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[1]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; draw_fst_cnt[0]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[30]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[29]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[31]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[27]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[26]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[25]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[24]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[28]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[23]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[21]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[20]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[19]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[18]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[17]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[22]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[15]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[14]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[13]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[12]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[16]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[10]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
; dis_fps_cnt[11]                                                  ; y_fst[0]                                                                                                                        ; 0.353             ;
+------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "typing_game"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 8143 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:02
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'typing_game.SDC'
Warning (332174): Ignored filter at typing_game.sdc(15): altera_reserved_tck could not be matched with a port or pin or register or keeper or net or combinational node or node File: D:/my_design/final_verilog/typing_game.sdc Line: 15
Warning (332049): Ignored create_clock at typing_game.sdc(15): Argument <targets> is not an object ID File: D:/my_design/final_verilog/typing_game.sdc Line: 15
    Info (332050): create_clock -name {altera_reserved_tck} -period 40 {altera_reserved_tck} File: D:/my_design/final_verilog/typing_game.sdc Line: 15
Warning (332174): Ignored filter at typing_game.sdc(16): altera_reserved_tdi could not be matched with a port File: D:/my_design/final_verilog/typing_game.sdc Line: 16
Warning (332174): Ignored filter at typing_game.sdc(16): altera_reserved_tck could not be matched with a clock File: D:/my_design/final_verilog/typing_game.sdc Line: 16
Warning (332049): Ignored set_input_delay at typing_game.sdc(16): Argument <targets> is an empty collection File: D:/my_design/final_verilog/typing_game.sdc Line: 16
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tdi] File: D:/my_design/final_verilog/typing_game.sdc Line: 16
Warning (332049): Ignored set_input_delay at typing_game.sdc(16): Argument -clock is not an object ID File: D:/my_design/final_verilog/typing_game.sdc Line: 16
Warning (332174): Ignored filter at typing_game.sdc(17): altera_reserved_tms could not be matched with a port File: D:/my_design/final_verilog/typing_game.sdc Line: 17
Warning (332049): Ignored set_input_delay at typing_game.sdc(17): Argument <targets> is an empty collection File: D:/my_design/final_verilog/typing_game.sdc Line: 17
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tms] File: D:/my_design/final_verilog/typing_game.sdc Line: 17
Warning (332049): Ignored set_input_delay at typing_game.sdc(17): Argument -clock is not an object ID File: D:/my_design/final_verilog/typing_game.sdc Line: 17
Warning (332174): Ignored filter at typing_game.sdc(18): altera_reserved_tdo could not be matched with a port File: D:/my_design/final_verilog/typing_game.sdc Line: 18
Warning (332049): Ignored set_output_delay at typing_game.sdc(18): Argument <targets> is an empty collection File: D:/my_design/final_verilog/typing_game.sdc Line: 18
    Info (332050): set_output_delay -clock altera_reserved_tck 3 [get_ports altera_reserved_tdo] File: D:/my_design/final_verilog/typing_game.sdc Line: 18
Warning (332049): Ignored set_output_delay at typing_game.sdc(18): Argument -clock is not an object ID File: D:/my_design/final_verilog/typing_game.sdc Line: 18
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: clkgen:clk25|clkout was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga_ctrl:vga_ctrlor|y_cnt[9] is being clocked by clkgen:clk25|clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000    CLOCK4_50
    Info (332111):   20.000     CLOCK_50
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:01:16
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:02:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:27
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 14% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 35% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:03:05
Info (11888): Total time spent on timing analysis during the Fitter is 93.15 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:02:16
Warning (169064): Following 24 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin PS2_CLK has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 70
    Info (169065): Pin PS2_DAT has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 72
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 38
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 38
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 38
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 38
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 38
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 38
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 38
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 38
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 38
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 38
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 38
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 38
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 38
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 38
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 38
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 38
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 63
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 64
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 66
    Info (169065): Pin PS2_CLK2 has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 71
    Info (169065): Pin PS2_DAT2 has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 73
    Info (169065): Pin FPGA_I2C_SDAT has a permanently disabled output enable File: D:/my_design/final_verilog/typing_game.v Line: 83
Info (144001): Generated suppressed messages file D:/my_design/final_verilog/typing_game.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 18 warnings
    Info: Peak virtual memory: 6890 megabytes
    Info: Processing ended: Sun Dec 23 22:41:02 2018
    Info: Elapsed time: 00:14:51
    Info: Total CPU time (on all processors): 00:25:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/my_design/final_verilog/typing_game.fit.smsg.


