---
{"dg-publish":true,"permalink":"/02-pages/SRAM 地址复用技术/","tags":["personal/blog","计算机组成原理"]}
---

[[02-pages/SRAM-静态RAM\|SRAM-静态RAM]]。

行列地址复用：假设你的存储器容量是 16 bit，那么可以将这 16 个比特组织成一个 `4*4` 的矩阵，为了找到某个你想要找的 bit，比如第 1 行第 2 列的那个 bit。你先发送二进制的 01，表示要找的数据在第 1 行；接着发送二进制的 10，表示要找的数据在第 2 列。这样一来你就找到了第 1 行第 2 列的那个 bit。可以发现只要两根地址线就能寻找 16 个 bit 了，但是要发送两次地址（一次行地址，一次列地址）‍

行列独立：同样的 16 bit 存储器，这 16 个 bit 不是组织成一个矩阵，而是一个数组，标号 0~15，所以需要四根地址线来寻找，譬如要找第 12 个 bit，你发送地址线信号 1100 就能找到。可以发现行列独立的地址线数量比行列地址复用要多，但是地址数据只要一次就能传输完成。

DRAM 一般使用行列地址复用技术，而 SRAM 一般使用行列独立技术。

---

DRAM 普遍采用的是行与列地址分时复用技术进行寻址。在 DRAM 的矩阵存储单元中，地址可以分成行地址和列地址。在寻址时，必须先进行行寻址然后在进行列寻址，这是由 DRAM 的硬件电路所决定的。所以，对行地址线和列地址线进行共用，传送时只需要一半地址，先传送至缓冲区，再传送给译码器即可。既节省了地址线，也不会降低 DRAM 原有的工作速率（因为 DRAM 的行地址和列地址就是要分时传送的）。

如果是 SRAM 采用这种寻址方式的话，则会大大**降低其工作速度**。Cache 多为 SRAM，存储单元是线性排列，不像 DRAM 那样分行列，所以不适用行列地址线复用方式。不过说到底是因为 Cache 就是为了快才存在的，**容量又小**，所以 SRAM 也用得起。