TimeQuest Timing Analyzer report for M6800_MIKBUG
Thu Jun 24 20:04:19 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'i_CLOCK_50'
 12. Slow Model Setup: 'w_cpuClk'
 13. Slow Model Setup: 'i_SerSelect'
 14. Slow Model Hold: 'i_SerSelect'
 15. Slow Model Hold: 'w_cpuClk'
 16. Slow Model Hold: 'i_CLOCK_50'
 17. Slow Model Recovery: 'i_CLOCK_50'
 18. Slow Model Recovery: 'i_SerSelect'
 19. Slow Model Removal: 'i_SerSelect'
 20. Slow Model Removal: 'i_CLOCK_50'
 21. Slow Model Minimum Pulse Width: 'i_CLOCK_50'
 22. Slow Model Minimum Pulse Width: 'i_SerSelect'
 23. Slow Model Minimum Pulse Width: 'w_cpuClk'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'w_cpuClk'
 34. Fast Model Setup: 'i_CLOCK_50'
 35. Fast Model Setup: 'i_SerSelect'
 36. Fast Model Hold: 'i_SerSelect'
 37. Fast Model Hold: 'i_CLOCK_50'
 38. Fast Model Hold: 'w_cpuClk'
 39. Fast Model Recovery: 'i_CLOCK_50'
 40. Fast Model Recovery: 'i_SerSelect'
 41. Fast Model Removal: 'i_SerSelect'
 42. Fast Model Removal: 'i_CLOCK_50'
 43. Fast Model Minimum Pulse Width: 'i_CLOCK_50'
 44. Fast Model Minimum Pulse Width: 'i_SerSelect'
 45. Fast Model Minimum Pulse Width: 'w_cpuClk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Setup Transfers
 56. Hold Transfers
 57. Recovery Transfers
 58. Removal Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; M6800_MIKBUG                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; i_CLOCK_50  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLOCK_50 }  ;
; i_SerSelect ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_SerSelect } ;
; w_cpuClk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClk }    ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+---------------------------------------------------+
; Slow Model Fmax Summary                           ;
+------------+-----------------+-------------+------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note ;
+------------+-----------------+-------------+------+
; 52.08 MHz  ; 52.08 MHz       ; i_CLOCK_50  ;      ;
; 54.16 MHz  ; 54.16 MHz       ; w_cpuClk    ;      ;
; 140.21 MHz ; 140.21 MHz      ; i_SerSelect ;      ;
+------------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow Model Setup Summary              ;
+-------------+---------+---------------+
; Clock       ; Slack   ; End Point TNS ;
+-------------+---------+---------------+
; i_CLOCK_50  ; -18.200 ; -8749.216     ;
; w_cpuClk    ; -17.465 ; -2057.059     ;
; i_SerSelect ; -5.131  ; -172.123      ;
+-------------+---------+---------------+


+--------------------------------------+
; Slow Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_SerSelect ; -2.917 ; -56.865       ;
; w_cpuClk    ; -0.634 ; -1.059        ;
; i_CLOCK_50  ; -0.278 ; -0.431        ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_CLOCK_50  ; -1.865 ; -51.301       ;
; i_SerSelect ; 2.550  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_SerSelect ; -1.817 ; -18.164       ;
; i_CLOCK_50  ; 1.339  ; 0.000         ;
+-------------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; i_CLOCK_50  ; -2.567 ; -3469.633       ;
; i_SerSelect ; -1.777 ; -75.977         ;
; w_cpuClk    ; -0.742 ; -286.412        ;
+-------------+--------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                                  ;
+---------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.200 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.101      ; 19.255     ;
; -18.150 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 19.203     ;
; -18.131 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 19.152     ;
; -18.130 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 19.151     ;
; -18.117 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.101      ; 19.172     ;
; -18.117 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 19.140     ;
; -18.116 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 19.169     ;
; -18.112 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 19.166     ;
; -18.103 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 19.126     ;
; -18.098 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 19.146     ;
; -18.096 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.083      ; 19.133     ;
; -18.082 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 19.133     ;
; -18.081 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 19.129     ;
; -18.081 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 19.100     ;
; -18.080 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 19.099     ;
; -18.075 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.101      ; 19.130     ;
; -18.074 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 19.128     ;
; -18.067 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 19.120     ;
; -18.067 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 19.088     ;
; -18.066 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 19.117     ;
; -18.062 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.098      ; 19.114     ;
; -18.053 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 19.074     ;
; -18.048 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 19.094     ;
; -18.047 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.101      ; 19.102     ;
; -18.047 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 19.066     ;
; -18.046 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 19.065     ;
; -18.046 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.081      ; 19.081     ;
; -18.033 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 19.086     ;
; -18.033 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 19.054     ;
; -18.032 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 19.081     ;
; -18.031 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 19.077     ;
; -18.028 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.098      ; 19.080     ;
; -18.025 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 19.078     ;
; -18.024 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.098      ; 19.076     ;
; -18.019 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 19.040     ;
; -18.016 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 19.065     ;
; -18.014 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 19.060     ;
; -18.012 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.081      ; 19.047     ;
; -17.998 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 19.047     ;
; -17.997 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 19.043     ;
; -17.991 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 19.044     ;
; -17.990 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.098      ; 19.042     ;
; -17.982 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 19.031     ;
; -17.978 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 18.999     ;
; -17.977 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 18.998     ;
; -17.964 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.101      ; 19.019     ;
; -17.964 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 18.987     ;
; -17.959 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 19.013     ;
; -17.953 ; SBCTextDisplayRGB:vdu|startAddr[9] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 19.006     ;
; -17.950 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 18.973     ;
; -17.945 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 18.993     ;
; -17.943 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.083      ; 18.980     ;
; -17.929 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 18.980     ;
; -17.928 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 18.981     ;
; -17.928 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 18.976     ;
; -17.922 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.101      ; 18.977     ;
; -17.921 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.975     ;
; -17.913 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 18.964     ;
; -17.886 ; SBCTextDisplayRGB:vdu|charHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.101      ; 18.941     ;
; -17.884 ; SBCTextDisplayRGB:vdu|startAddr[9] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 18.903     ;
; -17.883 ; SBCTextDisplayRGB:vdu|startAddr[9] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 18.902     ;
; -17.882 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 18.903     ;
; -17.870 ; SBCTextDisplayRGB:vdu|startAddr[9] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 18.923     ;
; -17.870 ; SBCTextDisplayRGB:vdu|startAddr[9] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 18.891     ;
; -17.865 ; SBCTextDisplayRGB:vdu|startAddr[9] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.098      ; 18.917     ;
; -17.859 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 18.907     ;
; -17.859 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 18.878     ;
; -17.858 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 18.877     ;
; -17.856 ; SBCTextDisplayRGB:vdu|startAddr[9] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 18.877     ;
; -17.852 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.906     ;
; -17.851 ; SBCTextDisplayRGB:vdu|startAddr[9] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 18.897     ;
; -17.849 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 18.872     ;
; -17.849 ; SBCTextDisplayRGB:vdu|startAddr[9] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.081      ; 18.884     ;
; -17.848 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 18.899     ;
; -17.846 ; SBCTextDisplayRGB:vdu|startAddr[7] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 18.899     ;
; -17.845 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 18.898     ;
; -17.845 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 18.866     ;
; -17.840 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 18.861     ;
; -17.840 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.098      ; 18.892     ;
; -17.837 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.089      ; 18.880     ;
; -17.835 ; SBCTextDisplayRGB:vdu|startAddr[9] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.884     ;
; -17.834 ; SBCTextDisplayRGB:vdu|startAddr[9] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 18.880     ;
; -17.832 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 18.851     ;
; -17.831 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 18.852     ;
; -17.828 ; SBCTextDisplayRGB:vdu|startAddr[9] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 18.881     ;
; -17.827 ; SBCTextDisplayRGB:vdu|startAddr[9] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.098      ; 18.879     ;
; -17.826 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 18.872     ;
; -17.824 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.081      ; 18.859     ;
; -17.819 ; SBCTextDisplayRGB:vdu|startAddr[9] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.868     ;
; -17.817 ; SBCTextDisplayRGB:vdu|charHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 18.838     ;
; -17.816 ; SBCTextDisplayRGB:vdu|charHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 18.837     ;
; -17.810 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.859     ;
; -17.809 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 18.855     ;
; -17.809 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 18.855     ;
; -17.803 ; SBCTextDisplayRGB:vdu|charHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.101      ; 18.858     ;
; -17.803 ; SBCTextDisplayRGB:vdu|charHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 18.826     ;
; -17.803 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 18.856     ;
; -17.802 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.098      ; 18.854     ;
; -17.802 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.098      ; 18.854     ;
; -17.799 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 18.820     ;
+---------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w_cpuClk'                                                                                                        ;
+---------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -17.465 ; cpu68:cpu1|state.bsr_state      ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.503     ;
; -17.422 ; cpu68:cpu1|op_code[3]           ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.279     ; 16.183     ;
; -17.419 ; cpu68:cpu1|state.jsr_state      ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.457     ;
; -17.414 ; cpu68:cpu1|state.rti_acca_state ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.490     ;
; -17.393 ; cpu68:cpu1|state.rti_accb_state ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.469     ;
; -17.379 ; cpu68:cpu1|state.bsr_state      ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.417     ;
; -17.378 ; cpu68:cpu1|state.bsr_state      ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 18.428     ;
; -17.352 ; cpu68:cpu1|op_code[3]           ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.428     ;
; -17.333 ; cpu68:cpu1|state.jsr_state      ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.371     ;
; -17.332 ; cpu68:cpu1|state.jsr_state      ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 18.382     ;
; -17.331 ; cpu68:cpu1|op_code[1]           ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.279     ; 16.092     ;
; -17.328 ; cpu68:cpu1|state.rti_acca_state ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.404     ;
; -17.327 ; cpu68:cpu1|state.rti_acca_state ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.048      ; 18.415     ;
; -17.325 ; cpu68:cpu1|op_code[3]           ; cpu68:cpu1|cc[1]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.003     ; 18.362     ;
; -17.307 ; cpu68:cpu1|state.rti_accb_state ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.383     ;
; -17.306 ; cpu68:cpu1|state.rti_accb_state ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.048      ; 18.394     ;
; -17.293 ; cpu68:cpu1|state.bsr_state      ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.331     ;
; -17.292 ; cpu68:cpu1|state.bsr_state      ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 18.342     ;
; -17.270 ; cpu68:cpu1|state.int_pcl_state  ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.308     ;
; -17.261 ; cpu68:cpu1|op_code[1]           ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.337     ;
; -17.247 ; cpu68:cpu1|state.jsr_state      ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.285     ;
; -17.246 ; cpu68:cpu1|state.jsr_state      ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 18.296     ;
; -17.242 ; cpu68:cpu1|state.rti_acca_state ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.318     ;
; -17.241 ; cpu68:cpu1|state.rti_acca_state ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.048      ; 18.329     ;
; -17.238 ; cpu68:cpu1|state.rti_ixl_state  ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.314     ;
; -17.234 ; cpu68:cpu1|op_code[1]           ; cpu68:cpu1|cc[1]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.003     ; 18.271     ;
; -17.221 ; cpu68:cpu1|state.rti_accb_state ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.297     ;
; -17.220 ; cpu68:cpu1|state.rti_accb_state ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.048      ; 18.308     ;
; -17.207 ; cpu68:cpu1|state.bsr_state      ; cpu68:cpu1|pc[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.245     ;
; -17.206 ; cpu68:cpu1|state.bsr_state      ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 18.256     ;
; -17.195 ; cpu68:cpu1|state.int_acca_state ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.045      ; 18.280     ;
; -17.193 ; cpu68:cpu1|state.int_ixh_state  ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.045      ; 18.278     ;
; -17.184 ; cpu68:cpu1|state.int_pcl_state  ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.222     ;
; -17.183 ; cpu68:cpu1|state.int_pcl_state  ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 18.233     ;
; -17.163 ; cpu68:cpu1|state.pula_state     ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.355     ; 17.848     ;
; -17.161 ; cpu68:cpu1|state.jsr_state      ; cpu68:cpu1|pc[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.199     ;
; -17.160 ; cpu68:cpu1|state.jsr_state      ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 18.210     ;
; -17.156 ; cpu68:cpu1|state.rti_acca_state ; cpu68:cpu1|pc[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.232     ;
; -17.155 ; cpu68:cpu1|state.rti_acca_state ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.048      ; 18.243     ;
; -17.152 ; cpu68:cpu1|state.rti_ixl_state  ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.228     ;
; -17.151 ; cpu68:cpu1|state.rti_ixl_state  ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.048      ; 18.239     ;
; -17.149 ; cpu68:cpu1|op_code[3]           ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.279     ; 15.910     ;
; -17.143 ; cpu68:cpu1|op_code[0]           ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.279     ; 15.904     ;
; -17.135 ; cpu68:cpu1|state.rti_accb_state ; cpu68:cpu1|pc[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.211     ;
; -17.134 ; cpu68:cpu1|state.rti_accb_state ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.048      ; 18.222     ;
; -17.121 ; cpu68:cpu1|state.bsr_state      ; cpu68:cpu1|pc[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.159     ;
; -17.120 ; cpu68:cpu1|state.bsr_state      ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 18.170     ;
; -17.109 ; cpu68:cpu1|state.int_acca_state ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.045      ; 18.194     ;
; -17.108 ; cpu68:cpu1|state.int_acca_state ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.057      ; 18.205     ;
; -17.107 ; cpu68:cpu1|state.int_ixh_state  ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.045      ; 18.192     ;
; -17.106 ; cpu68:cpu1|state.int_ixh_state  ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.057      ; 18.203     ;
; -17.101 ; cpu68:cpu1|op_code[2]           ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.279     ; 15.862     ;
; -17.098 ; cpu68:cpu1|state.int_pcl_state  ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.136     ;
; -17.097 ; cpu68:cpu1|state.int_pcl_state  ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 18.147     ;
; -17.090 ; cpu68:cpu1|state.bsr1_state     ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.128     ;
; -17.085 ; cpu68:cpu1|state.int_cc_state   ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.123     ;
; -17.077 ; cpu68:cpu1|state.pula_state     ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.355     ; 17.762     ;
; -17.076 ; cpu68:cpu1|state.pula_state     ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 17.773     ;
; -17.075 ; cpu68:cpu1|state.jsr_state      ; cpu68:cpu1|pc[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.113     ;
; -17.074 ; cpu68:cpu1|state.jsr_state      ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 18.124     ;
; -17.073 ; cpu68:cpu1|op_code[0]           ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.149     ;
; -17.070 ; cpu68:cpu1|state.rti_acca_state ; cpu68:cpu1|pc[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.146     ;
; -17.069 ; cpu68:cpu1|state.rti_acca_state ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.048      ; 18.157     ;
; -17.066 ; cpu68:cpu1|state.rti_ixl_state  ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.142     ;
; -17.065 ; cpu68:cpu1|state.rti_ixl_state  ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.048      ; 18.153     ;
; -17.065 ; cpu68:cpu1|state.jsr1_state     ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.103     ;
; -17.063 ; cpu68:cpu1|state.rti_cc_state   ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.139     ;
; -17.058 ; cpu68:cpu1|op_code[1]           ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.279     ; 15.819     ;
; -17.057 ; cpu68:cpu1|op_code[5]           ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.278     ; 15.819     ;
; -17.049 ; cpu68:cpu1|state.rti_accb_state ; cpu68:cpu1|pc[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.125     ;
; -17.048 ; cpu68:cpu1|state.rti_accb_state ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.048      ; 18.136     ;
; -17.046 ; cpu68:cpu1|op_code[0]           ; cpu68:cpu1|cc[1]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.003     ; 18.083     ;
; -17.035 ; cpu68:cpu1|state.bsr_state      ; cpu68:cpu1|pc[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.073     ;
; -17.034 ; cpu68:cpu1|state.bsr_state      ; cpu68:cpu1|ea[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 18.084     ;
; -17.033 ; cpu68:cpu1|state.pshx_lo_state  ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.355     ; 17.718     ;
; -17.031 ; cpu68:cpu1|op_code[2]           ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.107     ;
; -17.023 ; cpu68:cpu1|state.int_acca_state ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.045      ; 18.108     ;
; -17.022 ; cpu68:cpu1|state.int_acca_state ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.057      ; 18.119     ;
; -17.021 ; cpu68:cpu1|state.rti_ixh_state  ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.045      ; 18.106     ;
; -17.021 ; cpu68:cpu1|state.int_ixh_state  ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.045      ; 18.106     ;
; -17.020 ; cpu68:cpu1|state.int_ixh_state  ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.057      ; 18.117     ;
; -17.012 ; cpu68:cpu1|state.int_pcl_state  ; cpu68:cpu1|pc[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.050     ;
; -17.011 ; cpu68:cpu1|state.int_pcl_state  ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 18.061     ;
; -17.009 ; cpu68:cpu1|op_code[3]           ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.955     ; 16.094     ;
; -17.004 ; cpu68:cpu1|state.bsr1_state     ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.042     ;
; -17.004 ; cpu68:cpu1|op_code[2]           ; cpu68:cpu1|cc[1]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.003     ; 18.041     ;
; -17.003 ; cpu68:cpu1|state.bsr1_state     ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 18.053     ;
; -16.999 ; cpu68:cpu1|state.int_cc_state   ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.037     ;
; -16.999 ; cpu68:cpu1|state.pulx_lo_state  ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.355     ; 17.684     ;
; -16.998 ; cpu68:cpu1|state.int_cc_state   ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 18.048     ;
; -16.994 ; cpu68:cpu1|op_code[6]           ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.278     ; 15.756     ;
; -16.994 ; cpu68:cpu1|op_code[7]           ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.285     ; 15.749     ;
; -16.991 ; cpu68:cpu1|state.pula_state     ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.355     ; 17.676     ;
; -16.990 ; cpu68:cpu1|state.pula_state     ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 17.687     ;
; -16.989 ; cpu68:cpu1|state.jsr_state      ; cpu68:cpu1|pc[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 18.027     ;
; -16.988 ; cpu68:cpu1|state.jsr_state      ; cpu68:cpu1|ea[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 18.038     ;
; -16.987 ; cpu68:cpu1|op_code[5]           ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.037      ; 18.064     ;
; -16.984 ; cpu68:cpu1|state.rti_acca_state ; cpu68:cpu1|pc[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.060     ;
; -16.983 ; cpu68:cpu1|state.rti_acca_state ; cpu68:cpu1|ea[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.048      ; 18.071     ;
; -16.980 ; cpu68:cpu1|state.rti_ixl_state  ; cpu68:cpu1|pc[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.036      ; 18.056     ;
+---------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_SerSelect'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.131 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 6.181      ;
; -5.062 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 6.112      ;
; -4.975 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.013      ; 6.028      ;
; -4.962 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.019      ; 6.021      ;
; -4.947 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 5.997      ;
; -4.816 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.019      ; 5.875      ;
; -4.801 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.841      ;
; -4.801 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.841      ;
; -4.801 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.841      ;
; -4.801 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.841      ;
; -4.801 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.841      ;
; -4.801 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.841      ;
; -4.798 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.838      ;
; -4.798 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.838      ;
; -4.798 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.838      ;
; -4.798 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.838      ;
; -4.798 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.838      ;
; -4.798 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.838      ;
; -4.794 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.021      ; 5.855      ;
; -4.771 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.811      ;
; -4.771 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.811      ;
; -4.771 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.811      ;
; -4.771 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.811      ;
; -4.771 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.811      ;
; -4.771 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.811      ;
; -4.770 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 5.820      ;
; -4.761 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 5.811      ;
; -4.755 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.021      ; 5.816      ;
; -4.721 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 5.771      ;
; -4.721 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 5.771      ;
; -4.665 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.705      ;
; -4.665 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.705      ;
; -4.665 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.705      ;
; -4.665 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.705      ;
; -4.665 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.705      ;
; -4.665 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.705      ;
; -4.660 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 5.710      ;
; -4.635 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 5.685      ;
; -4.628 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 5.678      ;
; -4.614 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.013      ; 5.667      ;
; -4.573 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[5]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.021      ; 5.634      ;
; -4.553 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.013      ; 5.606      ;
; -4.546 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.019      ; 5.605      ;
; -4.533 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.013      ; 5.586      ;
; -4.507 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 5.557      ;
; -4.499 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.013      ; 5.552      ;
; -4.417 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[5]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.021      ; 5.478      ;
; -4.414 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.454      ;
; -4.414 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.454      ;
; -4.414 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.454      ;
; -4.414 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.454      ;
; -4.414 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.454      ;
; -4.414 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.454      ;
; -4.383 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.423      ;
; -4.383 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.423      ;
; -4.383 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.423      ;
; -4.383 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.423      ;
; -4.383 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.423      ;
; -4.383 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.423      ;
; -4.375 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.019      ; 5.434      ;
; -4.359 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 5.409      ;
; -4.355 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.013      ; 5.408      ;
; -4.326 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 5.376      ;
; -4.296 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 5.346      ;
; -4.291 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 5.341      ;
; -4.260 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 5.310      ;
; -4.188 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.013      ; 5.241      ;
; -4.169 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.013      ; 5.222      ;
; -4.138 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.013      ; 5.191      ;
; -4.110 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.013      ; 5.163      ;
; -3.679 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 4.729      ;
; -3.555 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 4.605      ;
; -3.526 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 4.576      ;
; -3.511 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.551      ;
; -3.486 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 4.536      ;
; -3.485 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 4.535      ;
; -3.361 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 4.411      ;
; -3.317 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.357      ;
; -3.308 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 4.358      ;
; -3.213 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 4.263      ;
; -3.210 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 4.260      ;
; -3.183 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 4.233      ;
; -3.168 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.021      ; 4.229      ;
; -3.167 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 4.217      ;
; -3.132 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.172      ;
; -3.131 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.171      ;
; -3.126 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.166      ;
; -3.077 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 4.127      ;
; -3.066 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 0.500        ; -0.022     ; 3.584      ;
; -3.014 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.021      ; 4.075      ;
; -2.938 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 3.978      ;
; -2.937 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 3.977      ;
; -2.932 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 3.972      ;
; -2.919 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.013      ; 3.972      ;
; -2.915 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[5]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.021      ; 3.976      ;
; -2.903 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.019      ; 3.962      ;
; -2.873 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 0.500        ; -0.025     ; 3.388      ;
; -2.783 ; cpu68:cpu1|state.mul6_state            ; bufferedUART:acia|controlReg[6]        ; w_cpuClk     ; i_SerSelect ; 1.000        ; 5.152      ; 8.975      ;
; -2.715 ; SBCTextDisplayRGB:vdu|controlReg[7]    ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 0.500        ; -0.059     ; 3.196      ;
; -2.676 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.030      ; 3.746      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_SerSelect'                                                                                                                               ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.917 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.761      ; 2.150      ;
; -2.415 ; bufferedUART:acia|rxBuffer~134       ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.758      ; 2.649      ;
; -2.410 ; bufferedUART:acia|rxBuffer~66        ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.771      ; 2.667      ;
; -2.397 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.761      ; 2.670      ;
; -2.359 ; bufferedUART:acia|rxBuffer~70        ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.760      ; 2.707      ;
; -2.315 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.762      ; 2.753      ;
; -2.315 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.762      ; 2.753      ;
; -2.315 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.762      ; 2.753      ;
; -2.315 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.762      ; 2.753      ;
; -2.315 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.762      ; 2.753      ;
; -2.315 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.762      ; 2.753      ;
; -2.300 ; bufferedUART:acia|rxBuffer~73        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.760      ; 2.766      ;
; -2.218 ; bufferedUART:acia|rxBuffer~69        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.760      ; 2.848      ;
; -2.194 ; SBCTextDisplayRGB:vdu|kbBuffer~33    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.323      ; 2.435      ;
; -2.158 ; SBCTextDisplayRGB:vdu|kbBuffer~66    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.311      ; 2.459      ;
; -2.155 ; SBCTextDisplayRGB:vdu|kbBuffer~65    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.311      ; 2.462      ;
; -2.145 ; bufferedUART:acia|rxBuffer~90        ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.760      ; 2.921      ;
; -2.136 ; SBCTextDisplayRGB:vdu|kbBuffer~63    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.311      ; 2.481      ;
; -2.093 ; cpu68:cpu1|pc[7]                     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 4.846      ; 3.059      ;
; -2.057 ; bufferedUART:acia|rxBuffer~127       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.758      ; 3.007      ;
; -2.002 ; bufferedUART:acia|rxBuffer~139       ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.758      ; 3.062      ;
; -1.948 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|txByteWritten        ; i_CLOCK_50   ; i_SerSelect ; -0.500       ; 4.231      ; 2.089      ;
; -1.898 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.773      ; 3.181      ;
; -1.898 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.773      ; 3.181      ;
; -1.886 ; bufferedUART:acia|rxBuffer~135       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.754      ; 3.174      ;
; -1.884 ; bufferedUART:acia|rxBuffer~100       ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.749      ; 3.171      ;
; -1.871 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.307      ; 2.742      ;
; -1.871 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.307      ; 2.742      ;
; -1.871 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.307      ; 2.742      ;
; -1.871 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.307      ; 2.742      ;
; -1.871 ; SBCTextDisplayRGB:vdu|kbBuffer~34    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.329      ; 2.764      ;
; -1.849 ; bufferedUART:acia|rxBuffer~53        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.749      ; 3.206      ;
; -1.780 ; SBCTextDisplayRGB:vdu|kbBuffer~46    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.308      ; 2.834      ;
; -1.744 ; bufferedUART:acia|rxBuffer~136       ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.758      ; 3.320      ;
; -1.735 ; bufferedUART:acia|rxBuffer~74        ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.771      ; 3.342      ;
; -1.716 ; SBCTextDisplayRGB:vdu|kbBuffer~64    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.317      ; 2.907      ;
; -1.689 ; bufferedUART:acia|rxBuffer~62        ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.760      ; 3.377      ;
; -1.677 ; SBCTextDisplayRGB:vdu|kbBuffer~32    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.323      ; 2.952      ;
; -1.655 ; bufferedUART:acia|rxBuffer~57        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.749      ; 3.400      ;
; -1.646 ; bufferedUART:acia|rxBuffer~97        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.749      ; 3.409      ;
; -1.643 ; bufferedUART:acia|rxBuffer~99        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.749      ; 3.412      ;
; -1.643 ; SBCTextDisplayRGB:vdu|kbBuffer~36    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.329      ; 2.992      ;
; -1.635 ; SBCTextDisplayRGB:vdu|kbBuffer~62    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.317      ; 2.988      ;
; -1.634 ; bufferedUART:acia|rxBuffer~51        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.753      ; 3.425      ;
; -1.623 ; cpu68:cpu1|pc[15]                    ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 4.846      ; 3.529      ;
; -1.593 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.307      ; 3.020      ;
; -1.575 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.304      ; 3.035      ;
; -1.566 ; bufferedUART:acia|rxBuffer~138       ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.769      ; 3.509      ;
; -1.565 ; bufferedUART:acia|rxBuffer~40        ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.757      ; 3.498      ;
; -1.552 ; bufferedUART:acia|rxBuffer~77        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.753      ; 3.507      ;
; -1.549 ; bufferedUART:acia|rxBuffer~111       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.762      ; 3.519      ;
; -1.537 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.699      ; 4.468      ;
; -1.522 ; SBCTextDisplayRGB:vdu|kbBuffer~26    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.323      ; 3.107      ;
; -1.521 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.311      ; 3.096      ;
; -1.505 ; bufferedUART:acia|rxBuffer~87        ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.760      ; 3.561      ;
; -1.503 ; bufferedUART:acia|rxBuffer~26        ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.757      ; 3.560      ;
; -1.497 ; SBCTextDisplayRGB:vdu|kbBuffer~61    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.311      ; 3.120      ;
; -1.495 ; bufferedUART:acia|rxBuffer~22        ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.746      ; 3.557      ;
; -1.484 ; bufferedUART:acia|rxBuffer~81        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.753      ; 3.575      ;
; -1.480 ; bufferedUART:acia|rxBuffer~67        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.747      ; 3.573      ;
; -1.461 ; bufferedUART:acia|rxBuffer~76        ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.760      ; 3.605      ;
; -1.451 ; bufferedUART:acia|rxBuffer~91        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.749      ; 3.604      ;
; -1.442 ; bufferedUART:acia|rxBuffer~75        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.758      ; 3.622      ;
; -1.440 ; bufferedUART:acia|rxBuffer~122       ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.767      ; 3.633      ;
; -1.434 ; cpu68:cpu1|pc[5]                     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 4.719      ; 3.591      ;
; -1.430 ; bufferedUART:acia|rxBuffer~72        ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.758      ; 3.634      ;
; -1.402 ; cpu68:cpu1|state.pulx_hi_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 4.891      ; 3.795      ;
; -1.388 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.313      ; 3.231      ;
; -1.388 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.313      ; 3.231      ;
; -1.385 ; cpu68:cpu1|state.rti_pcl_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.699      ; 4.620      ;
; -1.362 ; SBCTextDisplayRGB:vdu|kbBuffer~24    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.307      ; 3.251      ;
; -1.354 ; SBCTextDisplayRGB:vdu|kbBuffer~21    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.307      ; 3.259      ;
; -1.346 ; bufferedUART:acia|rxBuffer~63        ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.758      ; 3.718      ;
; -1.343 ; bufferedUART:acia|rxBuffer~93        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.749      ; 3.712      ;
; -1.335 ; bufferedUART:acia|rxBuffer~102       ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.749      ; 3.720      ;
; -1.331 ; SBCTextDisplayRGB:vdu|kbBuffer~23    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.307      ; 3.282      ;
; -1.318 ; bufferedUART:acia|rxBuffer~137       ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.758      ; 3.746      ;
; -1.288 ; bufferedUART:acia|rxBuffer~130       ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.758      ; 3.776      ;
; -1.284 ; cpu68:cpu1|state.int_ixh_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 4.891      ; 3.913      ;
; -1.283 ; bufferedUART:acia|rxBuffer~85        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.749      ; 3.772      ;
; -1.283 ; SBCTextDisplayRGB:vdu|kbBuffer~31    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.323      ; 3.346      ;
; -1.265 ; SBCTextDisplayRGB:vdu|kbBuffer~56    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.310      ; 3.351      ;
; -1.232 ; bufferedUART:acia|rxBuffer~133       ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.758      ; 3.832      ;
; -1.228 ; bufferedUART:acia|rxBuffer~140       ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.758      ; 3.836      ;
; -1.222 ; bufferedUART:acia|rxBuffer~108       ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.749      ; 3.833      ;
; -1.222 ; bufferedUART:acia|rxBuffer~44        ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.757      ; 3.841      ;
; -1.220 ; cpu68:cpu1|state.write16_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.254      ; 4.340      ;
; -1.213 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.311      ; 3.404      ;
; -1.208 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.311      ; 3.409      ;
; -1.207 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.311      ; 3.410      ;
; -1.183 ; bufferedUART:acia|rxBuffer~31        ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.757      ; 3.880      ;
; -1.183 ; bufferedUART:acia|rxBuffer~131       ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.747      ; 3.870      ;
; -1.172 ; bufferedUART:acia|rxBuffer~50        ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.764      ; 3.898      ;
; -1.129 ; SBCTextDisplayRGB:vdu|kbBuffer~38    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.323      ; 3.500      ;
; -1.120 ; SBCTextDisplayRGB:vdu|kbBuffer~17    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.307      ; 3.493      ;
; -1.109 ; SBCTextDisplayRGB:vdu|kbBuffer~35    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.323      ; 3.520      ;
; -1.101 ; SBCTextDisplayRGB:vdu|kbBuffer~54    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.310      ; 3.515      ;
; -1.097 ; SBCTextDisplayRGB:vdu|kbBuffer~30    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.323      ; 3.532      ;
; -1.090 ; bufferedUART:acia|rxBuffer~96        ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.751      ; 3.967      ;
; -1.090 ; bufferedUART:acia|rxBuffer~89        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.749      ; 3.965      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w_cpuClk'                                                                                                                                ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.634 ; cpu68:cpu1|pc[7]                   ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.387      ; 3.059      ;
; -0.425 ; bufferedUART:acia|txByteSent       ; bufferedUART:acia|txByteWritten        ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 2.708      ; 2.089      ;
; -0.164 ; cpu68:cpu1|pc[15]                  ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.387      ; 3.529      ;
; -0.078 ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.240      ; 4.468      ;
; 0.057  ; cpu68:cpu1|state.pulx_hi_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.432      ; 3.795      ;
; 0.074  ; cpu68:cpu1|state.rti_pcl_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.240      ; 4.620      ;
; 0.089  ; cpu68:cpu1|pc[5]                   ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.196      ; 3.591      ;
; 0.175  ; cpu68:cpu1|state.int_ixh_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.432      ; 3.913      ;
; 0.239  ; cpu68:cpu1|state.write16_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.795      ; 4.340      ;
; 0.399  ; cpu68:cpu1|state.jsr_state         ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.385      ; 4.090      ;
; 0.466  ; cpu68:cpu1|state.pshx_hi_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.432      ; 4.204      ;
; 0.492  ; cpu68:cpu1|state.rts_lo_state      ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.815      ; 4.613      ;
; 0.499  ; cpu68:cpu1|sp[4]                   ; cpu68:cpu1|sp[4]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[5]                   ; cpu68:cpu1|sp[5]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|iv[1]                   ; cpu68:cpu1|iv[1]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[2]                   ; cpu68:cpu1|sp[2]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[3]                   ; cpu68:cpu1|sp[3]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[15]                  ; cpu68:cpu1|sp[15]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[14]                  ; cpu68:cpu1|sp[14]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[13]                  ; cpu68:cpu1|sp[13]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[12]                  ; cpu68:cpu1|sp[12]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[10]                  ; cpu68:cpu1|sp[10]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[9]                   ; cpu68:cpu1|sp[9]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[7]                   ; cpu68:cpu1|sp[7]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[6]                   ; cpu68:cpu1|sp[6]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[8]                   ; cpu68:cpu1|sp[8]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[11]                  ; cpu68:cpu1|sp[11]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[1]                   ; cpu68:cpu1|sp[1]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|state.int_wai_state     ; cpu68:cpu1|state.int_wai_state         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|op_code[0]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|cc[6]                   ; cpu68:cpu1|cc[6]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[0]                   ; cpu68:cpu1|sp[0]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.528  ; cpu68:cpu1|state.rti_ixh_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.432      ; 4.266      ;
; 0.589  ; cpu68:cpu1|state.write16_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.801      ; 4.696      ;
; 0.626  ; cpu68:cpu1|state.bsr1_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.194      ; 4.126      ;
; 0.640  ; cpu68:cpu1|pc[5]                   ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.383      ; 4.329      ;
; 0.695  ; cpu68:cpu1|state.bsr_state         ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.385      ; 4.386      ;
; 0.723  ; cpu68:cpu1|state.read8_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.815      ; 4.844      ;
; 0.743  ; cpu68:cpu1|state.mul4_state        ; cpu68:cpu1|md[7]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.909      ; 2.958      ;
; 0.747  ; cpu68:cpu1|state.int_pcl_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.385      ; 4.438      ;
; 0.747  ; cpu68:cpu1|acca[1]                 ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.905      ; 2.958      ;
; 0.754  ; cpu68:cpu1|state.mul4_state        ; cpu68:cpu1|md[6]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.909      ; 2.969      ;
; 0.755  ; cpu68:cpu1|state.mul4_state        ; cpu68:cpu1|md[3]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.909      ; 2.970      ;
; 0.759  ; cpu68:cpu1|state.extended_state    ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.435      ; 4.500      ;
; 0.764  ; cpu68:cpu1|state.rts_hi_state      ; cpu68:cpu1|state.rts_lo_state          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.070      ;
; 0.776  ; cpu68:cpu1|state.bsr1_state        ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.385      ; 4.467      ;
; 0.815  ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|op_code[1]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.502      ; 2.623      ;
; 0.843  ; cpu68:cpu1|state.pulx_hi_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.241      ; 4.390      ;
; 0.873  ; cpu68:cpu1|pc[8]                   ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.189      ; 4.368      ;
; 0.875  ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteWritten  ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 2.898      ; 3.579      ;
; 0.893  ; cpu68:cpu1|state.branch_state      ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.815      ; 5.014      ;
; 0.927  ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|md[7]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.909      ; 3.142      ;
; 0.930  ; cpu68:cpu1|state.jsr1_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.194      ; 4.430      ;
; 0.936  ; cpu68:cpu1|state.muld_state        ; cpu68:cpu1|state.mul0_state            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.242      ;
; 0.938  ; cpu68:cpu1|md[1]                   ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.927      ; 3.171      ;
; 0.938  ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|md[6]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.909      ; 3.153      ;
; 0.939  ; cpu68:cpu1|state.mul6_state        ; cpu68:cpu1|state.mul7_state            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.245      ;
; 0.939  ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|md[3]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.909      ; 3.154      ;
; 0.940  ; cpu68:cpu1|state.mul2_state        ; cpu68:cpu1|state.mul3_state            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.246      ;
; 0.942  ; cpu68:cpu1|md[3]                   ; cpu68:cpu1|md[4]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.248      ;
; 0.944  ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|state.decode_state          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.250      ;
; 0.956  ; cpu68:cpu1|md[4]                   ; cpu68:cpu1|md[5]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.262      ;
; 0.961  ; cpu68:cpu1|state.int_ixh_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.241      ; 4.508      ;
; 0.965  ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteWritten        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.033      ; 5.304      ;
; 0.972  ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.047      ; 5.325      ;
; 0.972  ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.047      ; 5.325      ;
; 0.975  ; cpu68:cpu1|state.int_pch_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.194      ; 4.475      ;
; 0.986  ; cpu68:cpu1|state.bsr1_state        ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.177      ; 4.469      ;
; 0.986  ; cpu68:cpu1|pc[1]                   ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.381      ; 4.673      ;
; 0.997  ; cpu68:cpu1|state.mul4_state        ; cpu68:cpu1|md[5]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.909      ; 3.212      ;
; 1.006  ; cpu68:cpu1|state.mul4_state        ; cpu68:cpu1|md[4]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.909      ; 3.221      ;
; 1.010  ; cpu68:cpu1|state.immediate16_state ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.435      ; 4.751      ;
; 1.021  ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[7]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.121      ; 2.448      ;
; 1.021  ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[4]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.121      ; 2.448      ;
; 1.023  ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[1]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.121      ; 2.450      ;
; 1.024  ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[2]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.121      ; 2.451      ;
; 1.025  ; cpu68:cpu1|state.execute_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.435      ; 4.766      ;
; 1.028  ; cpu68:cpu1|pc[9]                   ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.381      ; 4.715      ;
; 1.037  ; cpu68:cpu1|md[9]                   ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.902      ; 3.245      ;
; 1.040  ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.603      ; 4.949      ;
; 1.066  ; cpu68:cpu1|state.mul7_state        ; cpu68:cpu1|md[7]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.909      ; 3.281      ;
; 1.077  ; cpu68:cpu1|state.mul7_state        ; cpu68:cpu1|md[6]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.909      ; 3.292      ;
; 1.078  ; cpu68:cpu1|state.mul7_state        ; cpu68:cpu1|md[3]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.909      ; 3.293      ;
; 1.079  ; cpu68:cpu1|md[15]                  ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.908      ; 3.293      ;
; 1.080  ; cpu68:cpu1|state.jsr1_state        ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.385      ; 4.771      ;
; 1.109  ; cpu68:cpu1|state.reset_state       ; cpu68:cpu1|op_code[0]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.882      ; 3.297      ;
; 1.125  ; cpu68:cpu1|state.int_pch_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.385      ; 4.816      ;
; 1.165  ; cpu68:cpu1|md[1]                   ; cpu68:cpu1|md[2]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.471      ;
; 1.167  ; cpu68:cpu1|md[5]                   ; cpu68:cpu1|md[6]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.473      ;
; 1.168  ; cpu68:cpu1|state.reset_state       ; cpu68:cpu1|state.vect_hi_state         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.474      ;
; 1.173  ; cpu68:cpu1|md[13]                  ; cpu68:cpu1|md[14]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.479      ;
; 1.174  ; cpu68:cpu1|state.write16_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.795      ; 5.275      ;
; 1.175  ; cpu68:cpu1|md[6]                   ; cpu68:cpu1|md[7]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.481      ;
; 1.176  ; cpu68:cpu1|md[12]                  ; cpu68:cpu1|md[13]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.482      ;
; 1.177  ; cpu68:cpu1|state.bsr1_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.381      ; 4.864      ;
; 1.179  ; cpu68:cpu1|state.rti_state         ; cpu68:cpu1|state.rti_cc_state          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.485      ;
; 1.179  ; cpu68:cpu1|state.mul0_state        ; cpu68:cpu1|state.mul1_state            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.485      ;
; 1.180  ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|state.jsr1_state            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.486      ;
; 1.181  ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 2.926      ; 3.913      ;
; 1.181  ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 2.926      ; 3.913      ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_CLOCK_50'                                                                                                                                                                                                                    ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.278 ; w_cpuClk                                  ; bufferedUART:acia|func_reset                                                                                          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.736      ; 3.068      ;
; -0.134 ; w_cpuClk                                  ; SBCTextDisplayRGB:vdu|func_reset                                                                                      ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.748      ; 3.224      ;
; -0.019 ; w_cpuClk                                  ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.840      ; 3.392      ;
; 0.222  ; w_cpuClk                                  ; bufferedUART:acia|func_reset                                                                                          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 2.736      ; 3.068      ;
; 0.279  ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a4~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.847      ; 3.697      ;
; 0.304  ; w_cpuClk                                  ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.822      ; 3.697      ;
; 0.311  ; w_cpuClk                                  ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg        ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.836      ; 3.718      ;
; 0.326  ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a2~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.842      ; 3.739      ;
; 0.366  ; w_cpuClk                                  ; SBCTextDisplayRGB:vdu|func_reset                                                                                      ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 2.748      ; 3.224      ;
; 0.419  ; w_cpuClk                                  ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.828      ; 3.818      ;
; 0.481  ; w_cpuClk                                  ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 2.840      ; 3.392      ;
; 0.499  ; SBCTextDisplayRGB:vdu|vActive             ; SBCTextDisplayRGB:vdu|vActive                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|hActive             ; SBCTextDisplayRGB:vdu|hActive                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; BaudRate6850:BaudRateGen|w_serialCount[4] ; BaudRate6850:BaudRateGen|w_serialCount[4]                                                                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxdFiltered             ; bufferedUART:acia|rxdFiltered                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[0]           ; bufferedUART:acia|rxBitCount[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[1]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[2]           ; bufferedUART:acia|rxBitCount[2]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[3]           ; bufferedUART:acia|rxBitCount[3]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Shift            ; SBCTextDisplayRGB:vdu|ps2Shift                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Num              ; SBCTextDisplayRGB:vdu|ps2Num                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Caps             ; SBCTextDisplayRGB:vdu|ps2Caps                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Scroll           ; SBCTextDisplayRGB:vdu|ps2Scroll                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWRParity          ; SBCTextDisplayRGB:vdu|kbWRParity                                                                                      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|n_kbWR              ; SBCTextDisplayRGB:vdu|n_kbWR                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; SBCTextDisplayRGB:vdu|ps2ClkOut                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; SBCTextDisplayRGB:vdu|ps2ClkFiltered                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; SBCTextDisplayRGB:vdu|kbInPointer[0]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; SBCTextDisplayRGB:vdu|kbInPointer[1]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; SBCTextDisplayRGB:vdu|kbInPointer[2]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; SBCTextDisplayRGB:vdu|ps2Ctrl                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[0]           ; bufferedUART:acia|txBitCount[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[1]           ; bufferedUART:acia|txBitCount[1]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[2]           ; bufferedUART:acia|txBitCount[2]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[3]           ; bufferedUART:acia|txBitCount[3]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txByteSent              ; bufferedUART:acia|txByteSent                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param4[0]           ; SBCTextDisplayRGB:vdu|param4[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param3[0]           ; SBCTextDisplayRGB:vdu|param3[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param2[0]           ; SBCTextDisplayRGB:vdu|param2[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param1[0]           ; SBCTextDisplayRGB:vdu|param1[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; SBCTextDisplayRGB:vdu|dispState.dispWrite                                                                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; SBCTextDisplayRGB:vdu|pixelCount[1]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; SBCTextDisplayRGB:vdu|charScanLine[0]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; SBCTextDisplayRGB:vdu|charScanLine[1]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; SBCTextDisplayRGB:vdu|charScanLine[2]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; SBCTextDisplayRGB:vdu|charScanLine[3]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispWR              ; SBCTextDisplayRGB:vdu|dispWR                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; SBCTextDisplayRGB:vdu|cursorVert[2]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; SBCTextDisplayRGB:vdu|cursorVert[3]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; SBCTextDisplayRGB:vdu|cursorVert[4]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispState.idle      ; SBCTextDisplayRGB:vdu|dispState.idle                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|paramCount[1]       ; SBCTextDisplayRGB:vdu|paramCount[1]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|paramCount[2]       ; SBCTextDisplayRGB:vdu|paramCount[2]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|paramCount[0]       ; SBCTextDisplayRGB:vdu|paramCount[0]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispByteSent        ; SBCTextDisplayRGB:vdu|dispByteSent                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|attInverse          ; SBCTextDisplayRGB:vdu|attInverse                                                                                      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|attBold             ; SBCTextDisplayRGB:vdu|attBold                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBuffer[7]             ; bufferedUART:acia|txBuffer[7]                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txd                     ; bufferedUART:acia|txd                                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.717  ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.847      ; 4.135      ;
; 0.727  ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a6~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.860      ; 4.158      ;
; 0.741  ; Debouncer:DebounceResetSwitch|dly1        ; Debouncer:DebounceResetSwitch|dly2                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.047      ;
; 0.754  ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[2]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.060      ;
; 0.756  ; bufferedUART:acia|rxCurrentByteBuffer[3]  ; bufferedUART:acia|rxCurrentByteBuffer[2]                                                                              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.062      ;
; 0.756  ; SBCTextDisplayRGB:vdu|charHoriz[6]        ; SBCTextDisplayRGB:vdu|charHoriz[6]                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.062      ;
; 0.757  ; bufferedUART:acia|rxCurrentByteBuffer[3]  ; bufferedUART:acia|rxBuffer~120                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.063      ;
; 0.762  ; bufferedUART:acia|rxCurrentByteBuffer[6]  ; bufferedUART:acia|rxBuffer~123                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.068      ;
; 0.763  ; bufferedUART:acia|rxCurrentByteBuffer[6]  ; bufferedUART:acia|rxCurrentByteBuffer[5]                                                                              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.069      ;
; 0.764  ; w_cpuClkCt[5]                             ; w_cpuClkCt[5]                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.070      ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_CLOCK_50'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.865 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.012      ; 2.917      ;
; -1.865 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.012      ; 2.917      ;
; -1.814 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.004      ; 2.858      ;
; -1.773 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.010     ; 2.803      ;
; -1.676 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.011      ; 2.727      ;
; -1.676 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.011      ; 2.727      ;
; -1.676 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.011      ; 2.727      ;
; -1.676 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.011      ; 2.727      ;
; -1.600 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 2.648      ;
; -1.589 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.021      ; 2.650      ;
; -1.589 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.021      ; 2.650      ;
; -1.589 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.021      ; 2.650      ;
; -1.589 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.021      ; 2.650      ;
; -1.426 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.004     ; 2.462      ;
; -1.426 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.004     ; 2.462      ;
; -1.426 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.004     ; 2.462      ;
; -1.375 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.012      ; 2.427      ;
; -1.375 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.012      ; 2.427      ;
; -1.340 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 2.388      ;
; -1.340 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 2.388      ;
; -1.340 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 2.388      ;
; -1.340 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 2.388      ;
; -1.340 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 2.388      ;
; -1.340 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 2.388      ;
; -0.966 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.007      ;
; -0.966 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.007      ;
; -0.966 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.007      ;
; -0.966 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.007      ;
; -0.966 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.007      ;
; -0.966 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.007      ;
; -0.966 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.007      ;
; -0.966 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.007      ;
; -0.966 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.007      ;
; -0.966 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.007      ;
; -0.966 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.007      ;
; -0.605 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.645      ;
; -0.605 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.645      ;
; -0.605 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.645      ;
; -0.605 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.645      ;
; -0.605 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.645      ;
; -0.605 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.645      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_SerSelect'                                                                                                                      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.550 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 4.752      ; 3.242      ;
; 2.550 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 4.752      ; 3.242      ;
; 2.550 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 4.752      ; 3.242      ;
; 2.550 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 4.752      ; 3.242      ;
; 2.550 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 4.752      ; 3.242      ;
; 2.550 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 4.752      ; 3.242      ;
; 2.551 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 4.294      ; 2.783      ;
; 2.551 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 4.294      ; 2.783      ;
; 2.551 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 4.294      ; 2.783      ;
; 2.551 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 4.294      ; 2.783      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_SerSelect'                                                                                                                        ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.817 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.294      ; 2.783      ;
; -1.817 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.294      ; 2.783      ;
; -1.817 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.294      ; 2.783      ;
; -1.817 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.294      ; 2.783      ;
; -1.816 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.752      ; 3.242      ;
; -1.816 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.752      ; 3.242      ;
; -1.816 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.752      ; 3.242      ;
; -1.816 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.752      ; 3.242      ;
; -1.816 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.752      ; 3.242      ;
; -1.816 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.752      ; 3.242      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_CLOCK_50'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.339 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.645      ;
; 1.339 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.645      ;
; 1.339 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.645      ;
; 1.339 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.645      ;
; 1.339 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.645      ;
; 1.339 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.645      ;
; 1.700 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.007      ;
; 1.700 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.007      ;
; 1.700 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.007      ;
; 1.700 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.007      ;
; 1.700 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.007      ;
; 1.700 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.007      ;
; 1.700 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.007      ;
; 1.700 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.007      ;
; 1.700 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.007      ;
; 1.700 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.007      ;
; 1.700 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.007      ;
; 2.074 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 2.388      ;
; 2.074 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 2.388      ;
; 2.074 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 2.388      ;
; 2.074 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 2.388      ;
; 2.074 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 2.388      ;
; 2.074 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 2.388      ;
; 2.109 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.012      ; 2.427      ;
; 2.109 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.012      ; 2.427      ;
; 2.160 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.004     ; 2.462      ;
; 2.160 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.004     ; 2.462      ;
; 2.160 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.004     ; 2.462      ;
; 2.323 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.021      ; 2.650      ;
; 2.323 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.021      ; 2.650      ;
; 2.323 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.021      ; 2.650      ;
; 2.323 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.021      ; 2.650      ;
; 2.334 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 2.648      ;
; 2.410 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.011      ; 2.727      ;
; 2.410 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.011      ; 2.727      ;
; 2.410 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.011      ; 2.727      ;
; 2.410 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.011      ; 2.727      ;
; 2.507 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.010     ; 2.803      ;
; 2.548 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.004      ; 2.858      ;
; 2.599 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.012      ; 2.917      ;
; 2.599 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.012      ; 2.917      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a5~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a5~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a6~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a6~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a7~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a7~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_SerSelect'                                                                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; i_SerSelect ; Rise       ; i_SerSelect                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteWritten        ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w_cpuClk'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteWritten        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteWritten        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[2]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[2]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[3]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[3]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[4]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[4]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[5]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[5]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[6]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[6]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[7]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[7]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|ea[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|ea[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|ea[10]                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|ea[10]                      ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; 1.591 ; 1.591 ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; 8.352 ; 8.352 ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; i_CLOCK_50 ; 4.768 ; 4.768 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; 7.507 ; 7.507 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; 4.506 ; 4.506 ; Rise       ; i_CLOCK_50      ;
; i_SerSelect ; w_cpuClk   ; 9.775 ; 9.775 ; Fall       ; w_cpuClk        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; -1.245 ; -1.245 ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; -5.115 ; -5.115 ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; i_CLOCK_50 ; -4.502 ; -4.502 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; -4.238 ; -4.238 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; -4.240 ; -4.240 ; Rise       ; i_CLOCK_50      ;
; i_SerSelect ; w_cpuClk   ; -3.519 ; -3.519 ; Fall       ; w_cpuClk        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50  ; 9.066  ; 9.066  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50  ; 7.708  ; 7.708  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50  ; 7.724  ; 7.724  ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50  ; 9.428  ; 9.428  ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50  ; 7.505  ; 7.505  ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50  ; 7.454  ; 7.454  ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50  ; 7.855  ; 7.855  ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50  ; 7.867  ; 7.867  ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50  ; 7.468  ; 7.468  ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50  ; 7.856  ; 7.856  ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50  ; 7.791  ; 7.791  ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50  ; 7.817  ; 7.817  ; Rise       ; i_CLOCK_50      ;
; Pin40      ; i_SerSelect ; 10.967 ; 10.967 ; Rise       ; i_SerSelect     ;
; Pin40      ; i_SerSelect ; 10.967 ; 10.967 ; Fall       ; i_SerSelect     ;
; Pin25      ; w_cpuClk    ; 5.009  ;        ; Rise       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ;        ; 6.471  ; Rise       ; w_cpuClk        ;
; Pin25      ; w_cpuClk    ;        ; 5.009  ; Fall       ; w_cpuClk        ;
; Pin31      ; w_cpuClk    ; 16.347 ; 16.347 ; Fall       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ; 14.057 ; 14.057 ; Fall       ; w_cpuClk        ;
+------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50  ; 9.066  ; 9.066  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50  ; 7.708  ; 7.708  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50  ; 7.724  ; 7.724  ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50  ; 9.428  ; 9.428  ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50  ; 7.505  ; 7.505  ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50  ; 7.454  ; 7.454  ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50  ; 7.855  ; 7.855  ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50  ; 7.867  ; 7.867  ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50  ; 7.468  ; 7.468  ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50  ; 7.856  ; 7.856  ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50  ; 7.791  ; 7.791  ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50  ; 7.817  ; 7.817  ; Rise       ; i_CLOCK_50      ;
; Pin40      ; i_SerSelect ; 10.967 ; 10.967 ; Rise       ; i_SerSelect     ;
; Pin40      ; i_SerSelect ; 10.967 ; 10.967 ; Fall       ; i_SerSelect     ;
; Pin25      ; w_cpuClk    ; 5.009  ;        ; Rise       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ;        ; 6.471  ; Rise       ; w_cpuClk        ;
; Pin25      ; w_cpuClk    ;        ; 5.009  ; Fall       ; w_cpuClk        ;
; Pin31      ; w_cpuClk    ; 10.956 ; 10.956 ; Fall       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ; 6.471  ; 11.135 ; Fall       ; w_cpuClk        ;
+------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------+
; Fast Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; w_cpuClk    ; -5.030 ; -548.354      ;
; i_CLOCK_50  ; -5.027 ; -2246.728     ;
; i_SerSelect ; -0.927 ; -21.426       ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_SerSelect ; -1.147 ; -32.896       ;
; i_CLOCK_50  ; -0.695 ; -5.453        ;
; w_cpuClk    ; -0.363 ; -0.876        ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_CLOCK_50  ; -0.141 ; -1.030        ;
; i_SerSelect ; 1.416  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_SerSelect ; -0.589 ; -5.572        ;
; i_CLOCK_50  ; 0.583  ; 0.000         ;
+-------------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; i_CLOCK_50  ; -2.000 ; -2529.516       ;
; i_SerSelect ; -1.222 ; -51.222         ;
; w_cpuClk    ; -0.500 ; -193.000        ;
+-------------+--------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w_cpuClk'                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.030 ; cpu68:cpu1|state.bsr_state                                                                                           ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 6.069      ;
; -5.010 ; cpu68:cpu1|state.jsr_state                                                                                           ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 6.049      ;
; -4.995 ; cpu68:cpu1|state.bsr_state                                                                                           ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 6.034      ;
; -4.975 ; cpu68:cpu1|state.jsr_state                                                                                           ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 6.014      ;
; -4.974 ; cpu68:cpu1|state.bsr_state                                                                                           ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 6.021      ;
; -4.960 ; cpu68:cpu1|state.bsr_state                                                                                           ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.999      ;
; -4.954 ; cpu68:cpu1|state.jsr_state                                                                                           ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 6.001      ;
; -4.943 ; cpu68:cpu1|state.int_pcl_state                                                                                       ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.982      ;
; -4.940 ; cpu68:cpu1|state.int_acca_state                                                                                      ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.029      ; 6.001      ;
; -4.940 ; cpu68:cpu1|state.jsr_state                                                                                           ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.979      ;
; -4.939 ; cpu68:cpu1|state.bsr_state                                                                                           ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 5.986      ;
; -4.925 ; cpu68:cpu1|state.bsr_state                                                                                           ; cpu68:cpu1|pc[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.964      ;
; -4.919 ; cpu68:cpu1|state.jsr_state                                                                                           ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 5.966      ;
; -4.908 ; cpu68:cpu1|state.int_pcl_state                                                                                       ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.947      ;
; -4.907 ; cpu68:cpu1|state.rti_acca_state                                                                                      ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.020      ; 5.959      ;
; -4.905 ; cpu68:cpu1|state.int_acca_state                                                                                      ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.029      ; 5.966      ;
; -4.905 ; cpu68:cpu1|state.jsr_state                                                                                           ; cpu68:cpu1|pc[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.944      ;
; -4.904 ; cpu68:cpu1|state.bsr_state                                                                                           ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 5.951      ;
; -4.898 ; cpu68:cpu1|state.bsr1_state                                                                                          ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.937      ;
; -4.898 ; cpu68:cpu1|state.rti_accb_state                                                                                      ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.020      ; 5.950      ;
; -4.897 ; cpu68:cpu1|state.int_ixh_state                                                                                       ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.029      ; 5.958      ;
; -4.890 ; cpu68:cpu1|state.bsr_state                                                                                           ; cpu68:cpu1|pc[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.929      ;
; -4.887 ; cpu68:cpu1|state.int_pcl_state                                                                                       ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 5.934      ;
; -4.887 ; cpu68:cpu1|state.jsr1_state                                                                                          ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.926      ;
; -4.886 ; cpu68:cpu1|state.int_cc_state                                                                                        ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.925      ;
; -4.884 ; cpu68:cpu1|state.int_acca_state                                                                                      ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.037      ; 5.953      ;
; -4.884 ; cpu68:cpu1|state.jsr_state                                                                                           ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 5.931      ;
; -4.880 ; cpu68:cpu1|op_code[3]                                                                                                ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.955     ; 4.957      ;
; -4.873 ; cpu68:cpu1|state.int_pcl_state                                                                                       ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.912      ;
; -4.872 ; cpu68:cpu1|state.rti_acca_state                                                                                      ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.020      ; 5.924      ;
; -4.872 ; cpu68:cpu1|op_code[2]                                                                                                ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.955     ; 4.949      ;
; -4.870 ; cpu68:cpu1|state.int_acca_state                                                                                      ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.029      ; 5.931      ;
; -4.870 ; cpu68:cpu1|state.jsr_state                                                                                           ; cpu68:cpu1|pc[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.909      ;
; -4.869 ; cpu68:cpu1|state.bsr_state                                                                                           ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 5.916      ;
; -4.867 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg       ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.789      ;
; -4.867 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.789      ;
; -4.867 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.789      ;
; -4.867 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.789      ;
; -4.867 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.789      ;
; -4.867 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.789      ;
; -4.867 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.789      ;
; -4.867 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.789      ;
; -4.867 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg7 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.789      ;
; -4.867 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg8 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.789      ;
; -4.863 ; cpu68:cpu1|state.bsr1_state                                                                                          ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.902      ;
; -4.863 ; cpu68:cpu1|op_code[6]                                                                                                ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.954     ; 4.941      ;
; -4.863 ; cpu68:cpu1|state.rti_accb_state                                                                                      ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.020      ; 5.915      ;
; -4.862 ; cpu68:cpu1|state.int_ixh_state                                                                                       ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.029      ; 5.923      ;
; -4.857 ; cpu68:cpu1|op_code[1]                                                                                                ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.955     ; 4.934      ;
; -4.855 ; cpu68:cpu1|state.bsr_state                                                                                           ; cpu68:cpu1|pc[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.894      ;
; -4.852 ; cpu68:cpu1|state.int_pcl_state                                                                                       ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 5.899      ;
; -4.852 ; cpu68:cpu1|state.jsr1_state                                                                                          ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.891      ;
; -4.851 ; cpu68:cpu1|state.int_cc_state                                                                                        ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.890      ;
; -4.851 ; cpu68:cpu1|state.rti_acca_state                                                                                      ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.028      ; 5.911      ;
; -4.849 ; cpu68:cpu1|state.int_acca_state                                                                                      ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.037      ; 5.918      ;
; -4.849 ; cpu68:cpu1|state.jsr_state                                                                                           ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 5.896      ;
; -4.842 ; cpu68:cpu1|state.bsr1_state                                                                                          ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 5.889      ;
; -4.842 ; cpu68:cpu1|state.rti_accb_state                                                                                      ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.028      ; 5.902      ;
; -4.841 ; cpu68:cpu1|state.int_ixh_state                                                                                       ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.037      ; 5.910      ;
; -4.838 ; cpu68:cpu1|state.int_pcl_state                                                                                       ; cpu68:cpu1|pc[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.877      ;
; -4.837 ; cpu68:cpu1|state.rti_acca_state                                                                                      ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.020      ; 5.889      ;
; -4.835 ; cpu68:cpu1|state.int_acca_state                                                                                      ; cpu68:cpu1|pc[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.029      ; 5.896      ;
; -4.835 ; cpu68:cpu1|state.jsr_state                                                                                           ; cpu68:cpu1|pc[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.874      ;
; -4.834 ; cpu68:cpu1|state.bsr_state                                                                                           ; cpu68:cpu1|ea[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 5.881      ;
; -4.832 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg       ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.754      ;
; -4.832 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.754      ;
; -4.832 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.754      ;
; -4.832 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.754      ;
; -4.832 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.754      ;
; -4.832 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.754      ;
; -4.832 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.754      ;
; -4.832 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.754      ;
; -4.832 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg7 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.754      ;
; -4.832 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg8 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.610     ; 4.754      ;
; -4.831 ; cpu68:cpu1|op_code[5]                                                                                                ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.954     ; 4.909      ;
; -4.831 ; cpu68:cpu1|state.jsr1_state                                                                                          ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 5.878      ;
; -4.830 ; cpu68:cpu1|state.int_cc_state                                                                                        ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 5.877      ;
; -4.829 ; cpu68:cpu1|state.rti_ixl_state                                                                                       ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.020      ; 5.881      ;
; -4.828 ; cpu68:cpu1|state.bsr1_state                                                                                          ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.867      ;
; -4.828 ; cpu68:cpu1|state.rti_accb_state                                                                                      ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.020      ; 5.880      ;
; -4.827 ; cpu68:cpu1|state.int_ixh_state                                                                                       ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.029      ; 5.888      ;
; -4.820 ; cpu68:cpu1|state.bsr_state                                                                                           ; cpu68:cpu1|pc[9]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.859      ;
; -4.820 ; cpu68:cpu1|state.rti_ixh_state                                                                                       ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.029      ; 5.881      ;
; -4.819 ; cpu68:cpu1|op_code[0]                                                                                                ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.955     ; 4.896      ;
; -4.817 ; cpu68:cpu1|state.int_pcl_state                                                                                       ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 5.864      ;
; -4.817 ; cpu68:cpu1|state.jsr1_state                                                                                          ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.856      ;
; -4.816 ; cpu68:cpu1|state.int_cc_state                                                                                        ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 5.855      ;
; -4.816 ; cpu68:cpu1|state.rti_acca_state                                                                                      ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.028      ; 5.876      ;
; -4.815 ; cpu68:cpu1|op_code[3]                                                                                                ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.955     ; 4.892      ;
; -4.814 ; cpu68:cpu1|state.int_acca_state                                                                                      ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.037      ; 5.883      ;
; -4.814 ; cpu68:cpu1|state.jsr_state                                                                                           ; cpu68:cpu1|ea[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 5.861      ;
; -4.811 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg       ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.602     ; 4.741      ;
; -4.811 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0 ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.602     ; 4.741      ;
; -4.811 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1 ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.602     ; 4.741      ;
; -4.811 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2 ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.602     ; 4.741      ;
; -4.811 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3 ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.602     ; 4.741      ;
; -4.811 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4 ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.602     ; 4.741      ;
; -4.811 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5 ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.602     ; 4.741      ;
; -4.811 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6 ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.602     ; 4.741      ;
; -4.811 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg7 ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.602     ; 4.741      ;
+--------+----------------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                                 ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.027 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 6.056      ;
; -5.023 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 6.052      ;
; -5.016 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 6.078      ;
; -5.012 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 6.042      ;
; -5.011 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 6.039      ;
; -5.007 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 6.037      ;
; -5.007 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 6.035      ;
; -5.003 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 6.065      ;
; -5.000 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 6.061      ;
; -4.999 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.061      ; 6.059      ;
; -4.996 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 6.025      ;
; -4.991 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 6.019      ;
; -4.991 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 6.020      ;
; -4.989 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 6.033      ;
; -4.987 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 6.015      ;
; -4.987 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 6.048      ;
; -4.984 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 6.042      ;
; -4.984 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.055      ; 6.038      ;
; -4.983 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.060      ; 6.042      ;
; -4.981 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 6.043      ;
; -4.980 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 6.041      ;
; -4.979 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.061      ; 6.039      ;
; -4.977 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.055      ; 6.031      ;
; -4.976 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 6.005      ;
; -4.973 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 6.031      ;
; -4.973 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.044      ; 6.016      ;
; -4.971 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 6.000      ;
; -4.968 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 5.997      ;
; -4.968 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 6.025      ;
; -4.968 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.054      ; 6.021      ;
; -4.967 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 6.028      ;
; -4.965 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 6.026      ;
; -4.964 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 5.993      ;
; -4.963 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.060      ; 6.022      ;
; -4.963 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.060      ; 6.022      ;
; -4.961 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.054      ; 6.014      ;
; -4.957 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 6.019      ;
; -4.957 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 6.014      ;
; -4.956 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 5.985      ;
; -4.953 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 5.983      ;
; -4.953 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.044      ; 5.996      ;
; -4.948 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 5.978      ;
; -4.948 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 6.005      ;
; -4.948 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.054      ; 6.001      ;
; -4.945 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 6.006      ;
; -4.944 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 6.006      ;
; -4.943 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.060      ; 6.002      ;
; -4.941 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 5.970      ;
; -4.941 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.054      ; 5.994      ;
; -4.940 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.061      ; 6.000      ;
; -4.940 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 5.968      ;
; -4.937 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.994      ;
; -4.930 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.974      ;
; -4.925 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.983      ;
; -4.925 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.055      ; 5.979      ;
; -4.925 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 5.953      ;
; -4.922 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 5.984      ;
; -4.920 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.061      ; 5.980      ;
; -4.920 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 5.948      ;
; -4.918 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.055      ; 5.972      ;
; -4.917 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.061      ; 5.977      ;
; -4.917 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 5.947      ;
; -4.916 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.055      ; 5.970      ;
; -4.914 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.972      ;
; -4.913 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.971      ;
; -4.913 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 5.942      ;
; -4.911 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg10  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.955      ;
; -4.905 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 5.933      ;
; -4.901 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 5.951      ;
; -4.901 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.060      ; 5.960      ;
; -4.901 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 5.930      ;
; -4.900 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.054      ; 5.953      ;
; -4.899 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 5.929      ;
; -4.899 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 5.927      ;
; -4.897 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 5.926      ;
; -4.897 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.954      ;
; -4.897 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 5.925      ;
; -4.895 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 5.923      ;
; -4.895 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg10  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.044      ; 5.938      ;
; -4.888 ; SBCTextDisplayRGB:vdu|charHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 5.917      ;
; -4.888 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.949      ;
; -4.885 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.934      ;
; -4.884 ; SBCTextDisplayRGB:vdu|charHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 5.913      ;
; -4.884 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 5.913      ;
; -4.883 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 5.912      ;
; -4.882 ; SBCTextDisplayRGB:vdu|charHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 5.911      ;
; -4.881 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.060      ; 5.940      ;
; -4.881 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 5.910      ;
; -4.880 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.054      ; 5.933      ;
; -4.879 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 5.908      ;
; -4.877 ; SBCTextDisplayRGB:vdu|charHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 5.939      ;
; -4.877 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.934      ;
; -4.877 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 5.905      ;
; -4.875 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 5.937      ;
; -4.875 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg4   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.061      ; 5.935      ;
; -4.875 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.936      ;
; -4.875 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg10  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.044      ; 5.918      ;
; -4.873 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 5.935      ;
; -4.873 ; SBCTextDisplayRGB:vdu|charHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 5.903      ;
; -4.873 ; SBCTextDisplayRGB:vdu|startAddr[9] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 5.901      ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_SerSelect'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.927 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.959      ;
; -0.927 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.959      ;
; -0.927 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.959      ;
; -0.927 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.959      ;
; -0.927 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.959      ;
; -0.927 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.959      ;
; -0.906 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.022      ; 1.960      ;
; -0.899 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.931      ;
; -0.899 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.931      ;
; -0.899 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.931      ;
; -0.899 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.931      ;
; -0.899 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.931      ;
; -0.899 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.931      ;
; -0.898 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.940      ;
; -0.897 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.016      ; 1.945      ;
; -0.879 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.911      ;
; -0.879 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.911      ;
; -0.879 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.911      ;
; -0.879 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.911      ;
; -0.879 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.911      ;
; -0.879 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.911      ;
; -0.864 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.896      ;
; -0.864 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.896      ;
; -0.864 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.896      ;
; -0.864 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.896      ;
; -0.864 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.896      ;
; -0.864 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.896      ;
; -0.863 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.905      ;
; -0.846 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.888      ;
; -0.842 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.022      ; 1.896      ;
; -0.828 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.870      ;
; -0.823 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.022      ; 1.877      ;
; -0.801 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.020      ; 1.853      ;
; -0.796 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.838      ;
; -0.777 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.809      ;
; -0.777 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.809      ;
; -0.777 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.809      ;
; -0.777 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.809      ;
; -0.777 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.809      ;
; -0.777 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.809      ;
; -0.776 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.020      ; 1.828      ;
; -0.774 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.816      ;
; -0.773 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.815      ;
; -0.770 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.812      ;
; -0.758 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.790      ;
; -0.758 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.790      ;
; -0.758 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.790      ;
; -0.758 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.790      ;
; -0.758 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.790      ;
; -0.758 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.790      ;
; -0.754 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.796      ;
; -0.749 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.791      ;
; -0.738 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.016      ; 1.786      ;
; -0.729 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.771      ;
; -0.720 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.762      ;
; -0.715 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[5]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.020      ; 1.767      ;
; -0.710 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.752      ;
; -0.703 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 0.500        ; 0.055      ; 1.290      ;
; -0.692 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.734      ;
; -0.684 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.022      ; 1.738      ;
; -0.666 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.708      ;
; -0.657 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.699      ;
; -0.650 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[5]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.020      ; 1.702      ;
; -0.615 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.657      ;
; -0.612 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.654      ;
; -0.595 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.637      ;
; -0.593 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.635      ;
; -0.586 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.628      ;
; -0.579 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.621      ;
; -0.572 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.614      ;
; -0.563 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.605      ;
; -0.533 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 0.500        ; 0.058      ; 1.123      ;
; -0.497 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.013      ; 1.542      ;
; -0.496 ; SBCTextDisplayRGB:vdu|controlReg[7]    ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 0.500        ; 0.024      ; 1.052      ;
; -0.469 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.013      ; 1.514      ;
; -0.416 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.013      ; 1.461      ;
; -0.404 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.013      ; 1.449      ;
; -0.396 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.428      ;
; -0.366 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.408      ;
; -0.359 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.401      ;
; -0.350 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.033      ; 1.415      ;
; -0.350 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.033      ; 1.415      ;
; -0.350 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.033      ; 1.415      ;
; -0.350 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.033      ; 1.415      ;
; -0.334 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.376      ;
; -0.331 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.363      ;
; -0.327 ; bufferedUART:acia|controlReg[6]        ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 0.500        ; 0.101      ; 0.960      ;
; -0.322 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.020      ; 1.374      ;
; -0.311 ; bufferedUART:acia|controlReg[5]        ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 0.500        ; 0.095      ; 0.938      ;
; -0.306 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.348      ;
; -0.306 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.348      ;
; -0.299 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.341      ;
; -0.288 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.016      ; 1.336      ;
; -0.288 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.020      ; 1.340      ;
; -0.286 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.328      ;
; -0.281 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.313      ;
; -0.280 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.312      ;
; -0.279 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.311      ;
; -0.271 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.010      ; 1.313      ;
; -0.270 ; SBCTextDisplayRGB:vdu|controlReg[5]    ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 0.500        ; 0.038      ; 0.840      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_SerSelect'                                                                                                                               ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.147 ; cpu68:cpu1|pc[7]                     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.087      ; 1.092      ;
; -1.117 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.382      ; 1.417      ;
; -1.083 ; cpu68:cpu1|pc[5]                     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.089      ; 1.158      ;
; -1.082 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.636      ; 0.706      ;
; -1.063 ; cpu68:cpu1|state.pulx_hi_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.116      ; 1.205      ;
; -1.052 ; cpu68:cpu1|state.rti_pcl_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.382      ; 1.482      ;
; -1.022 ; cpu68:cpu1|pc[15]                    ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.087      ; 1.217      ;
; -1.016 ; cpu68:cpu1|state.int_ixh_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.116      ; 1.252      ;
; -0.958 ; cpu68:cpu1|state.jsr_state           ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.094      ; 1.288      ;
; -0.956 ; cpu68:cpu1|state.write16_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.222      ; 1.418      ;
; -0.953 ; cpu68:cpu1|state.pshx_hi_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.116      ; 1.315      ;
; -0.938 ; cpu68:cpu1|state.rti_ixh_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.116      ; 1.330      ;
; -0.935 ; cpu68:cpu1|state.rts_lo_state        ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.238      ; 1.455      ;
; -0.917 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.636      ; 0.871      ;
; -0.887 ; cpu68:cpu1|state.extended_state      ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.126      ; 1.391      ;
; -0.884 ; bufferedUART:acia|rxBuffer~70        ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.634      ; 0.902      ;
; -0.877 ; bufferedUART:acia|rxBuffer~66        ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.644      ; 0.919      ;
; -0.876 ; bufferedUART:acia|rxBuffer~134       ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.633      ; 0.909      ;
; -0.875 ; SBCTextDisplayRGB:vdu|kbBuffer~33    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.568      ; 0.845      ;
; -0.870 ; SBCTextDisplayRGB:vdu|kbBuffer~66    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.556      ; 0.838      ;
; -0.868 ; SBCTextDisplayRGB:vdu|kbBuffer~65    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.556      ; 0.840      ;
; -0.867 ; cpu68:cpu1|state.bsr1_state          ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.096      ; 1.381      ;
; -0.866 ; cpu68:cpu1|state.read8_state         ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.238      ; 1.524      ;
; -0.859 ; SBCTextDisplayRGB:vdu|kbBuffer~63    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.556      ; 0.849      ;
; -0.850 ; cpu68:cpu1|state.bsr_state           ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.094      ; 1.396      ;
; -0.846 ; cpu68:cpu1|state.int_pcl_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.094      ; 1.400      ;
; -0.839 ; cpu68:cpu1|state.bsr1_state          ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.094      ; 1.407      ;
; -0.837 ; bufferedUART:acia|rxBuffer~69        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.634      ; 0.949      ;
; -0.829 ; cpu68:cpu1|state.write16_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.231      ; 1.554      ;
; -0.828 ; cpu68:cpu1|state.pulx_hi_state       ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.118      ; 1.442      ;
; -0.823 ; cpu68:cpu1|state.execute_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.126      ; 1.455      ;
; -0.822 ; cpu68:cpu1|pc[5]                     ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.086      ; 1.416      ;
; -0.821 ; bufferedUART:acia|rxBuffer~73        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.634      ; 0.965      ;
; -0.799 ; cpu68:cpu1|state.jsr1_state          ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.096      ; 1.449      ;
; -0.794 ; bufferedUART:acia|rxBuffer~90        ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.635      ; 0.993      ;
; -0.791 ; cpu68:cpu1|state.int_pch_state       ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.096      ; 1.457      ;
; -0.790 ; cpu68:cpu1|state.immediate16_state   ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.126      ; 1.488      ;
; -0.783 ; cpu68:cpu1|pc[8]                     ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.077      ; 1.446      ;
; -0.781 ; bufferedUART:acia|rxBuffer~139       ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.633      ; 1.004      ;
; -0.781 ; cpu68:cpu1|state.int_ixh_state       ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.118      ; 1.489      ;
; -0.779 ; cpu68:cpu1|state.write16_state       ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.221      ; 1.594      ;
; -0.776 ; cpu68:cpu1|state.branch_state        ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.238      ; 1.614      ;
; -0.771 ; cpu68:cpu1|state.jsr1_state          ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.094      ; 1.475      ;
; -0.763 ; cpu68:cpu1|state.int_pch_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.094      ; 1.483      ;
; -0.757 ; SBCTextDisplayRGB:vdu|kbBuffer~34    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.580      ; 0.975      ;
; -0.754 ; SBCTextDisplayRGB:vdu|kbBuffer~46    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.559      ; 0.957      ;
; -0.747 ; bufferedUART:acia|rxBuffer~127       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.634      ; 1.039      ;
; -0.743 ; SBCTextDisplayRGB:vdu|kbBuffer~64    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.568      ; 0.977      ;
; -0.742 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.638      ; 1.048      ;
; -0.742 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.638      ; 1.048      ;
; -0.742 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.638      ; 1.048      ;
; -0.742 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.638      ; 1.048      ;
; -0.742 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.638      ; 1.048      ;
; -0.742 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.638      ; 1.048      ;
; -0.738 ; bufferedUART:acia|rxBuffer~62        ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.634      ; 1.048      ;
; -0.731 ; SBCTextDisplayRGB:vdu|kbBuffer~26    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.568      ; 0.989      ;
; -0.729 ; bufferedUART:acia|rxBuffer~74        ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.644      ; 1.067      ;
; -0.727 ; cpu68:cpu1|pc[9]                     ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.078      ; 1.503      ;
; -0.718 ; cpu68:cpu1|state.pshx_hi_state       ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.118      ; 1.552      ;
; -0.712 ; cpu68:cpu1|state.bsr1_state          ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.076      ; 1.516      ;
; -0.709 ; cpu68:cpu1|state.pulb_state          ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 1.992      ; 1.435      ;
; -0.708 ; bufferedUART:acia|rxBuffer~100       ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.625      ; 1.069      ;
; -0.705 ; cpu68:cpu1|state.pshb_state          ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 1.992      ; 1.439      ;
; -0.703 ; bufferedUART:acia|rxBuffer~136       ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.633      ; 1.082      ;
; -0.703 ; cpu68:cpu1|state.rti_ixh_state       ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.118      ; 1.567      ;
; -0.699 ; bufferedUART:acia|rxBuffer~53        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.625      ; 1.078      ;
; -0.697 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|txByteWritten        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.366      ; 1.821      ;
; -0.697 ; cpu68:cpu1|state.int_accb_state      ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 1.992      ; 1.447      ;
; -0.696 ; bufferedUART:acia|rxBuffer~135       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.631      ; 1.087      ;
; -0.693 ; SBCTextDisplayRGB:vdu|kbBuffer~61    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.556      ; 1.015      ;
; -0.691 ; cpu68:cpu1|state.indexed_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.126      ; 1.587      ;
; -0.688 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.557      ; 1.021      ;
; -0.686 ; SBCTextDisplayRGB:vdu|kbBuffer~32    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.574      ; 1.040      ;
; -0.685 ; cpu68:cpu1|state.rti_accb_state      ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.109      ; 1.576      ;
; -0.683 ; cpu68:cpu1|state.jmp_state           ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.231      ; 1.700      ;
; -0.679 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.376      ; 1.849      ;
; -0.679 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.376      ; 1.849      ;
; -0.678 ; bufferedUART:acia|rxBuffer~138       ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.643      ; 1.117      ;
; -0.678 ; SBCTextDisplayRGB:vdu|kbBuffer~31    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.568      ; 1.042      ;
; -0.672 ; SBCTextDisplayRGB:vdu|kbBuffer~62    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.568      ; 1.048      ;
; -0.658 ; cpu68:cpu1|state.mul_state           ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.236      ; 1.730      ;
; -0.655 ; cpu68:cpu1|state.read16_state        ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.123      ; 1.620      ;
; -0.653 ; SBCTextDisplayRGB:vdu|kbBuffer~36    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.580      ; 1.079      ;
; -0.648 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.384      ; 1.888      ;
; -0.645 ; cpu68:cpu1|state.bsr1_state          ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.085      ; 1.592      ;
; -0.644 ; cpu68:cpu1|state.jsr1_state          ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.076      ; 1.584      ;
; -0.642 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.549      ; 1.059      ;
; -0.642 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.549      ; 1.059      ;
; -0.642 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.549      ; 1.059      ;
; -0.642 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.549      ; 1.059      ;
; -0.642 ; bufferedUART:acia|rxBuffer~40        ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.632      ; 1.142      ;
; -0.641 ; cpu68:cpu1|state.vect_hi_state       ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.240      ; 1.751      ;
; -0.640 ; bufferedUART:acia|rxBuffer~67        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.624      ; 1.136      ;
; -0.640 ; bufferedUART:acia|rxBuffer~51        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.628      ; 1.140      ;
; -0.640 ; cpu68:cpu1|state.rti_state           ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.107      ; 1.619      ;
; -0.638 ; SBCTextDisplayRGB:vdu|kbBuffer~21    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.553      ; 1.067      ;
; -0.638 ; SBCTextDisplayRGB:vdu|kbBuffer~24    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.553      ; 1.067      ;
; -0.638 ; bufferedUART:acia|rxBuffer~99        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.625      ; 1.139      ;
; -0.636 ; cpu68:cpu1|state.write16_state       ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.225      ; 1.741      ;
; -0.636 ; cpu68:cpu1|state.int_pch_state       ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.076      ; 1.592      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_CLOCK_50'                                                                                                                                                                                                                    ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.695 ; w_cpuClk                                  ; bufferedUART:acia|func_reset                                                                                          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.420      ; 1.018      ;
; -0.681 ; w_cpuClk                                  ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.486      ; 1.084      ;
; -0.674 ; w_cpuClk                                  ; SBCTextDisplayRGB:vdu|func_reset                                                                                      ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.433      ; 1.052      ;
; -0.546 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a4~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.494      ; 1.227      ;
; -0.533 ; w_cpuClk                                  ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.474      ; 1.220      ;
; -0.520 ; w_cpuClk                                  ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg        ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.484      ; 1.243      ;
; -0.519 ; w_cpuClk                                  ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.470      ; 1.230      ;
; -0.513 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a2~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.490      ; 1.256      ;
; -0.391 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.494      ; 1.382      ;
; -0.381 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a6~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.505      ; 1.403      ;
; -0.195 ; w_cpuClk                                  ; bufferedUART:acia|func_reset                                                                                          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.420      ; 1.018      ;
; -0.181 ; w_cpuClk                                  ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.486      ; 1.084      ;
; -0.174 ; w_cpuClk                                  ; SBCTextDisplayRGB:vdu|func_reset                                                                                      ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.433      ; 1.052      ;
; -0.046 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a4~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.494      ; 1.227      ;
; -0.033 ; w_cpuClk                                  ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.474      ; 1.220      ;
; -0.020 ; w_cpuClk                                  ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg        ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.484      ; 1.243      ;
; -0.019 ; w_cpuClk                                  ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.470      ; 1.230      ;
; -0.013 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a2~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.490      ; 1.256      ;
; 0.107  ; i_SerSelect                               ; bufferedUART:acia|func_reset                                                                                          ; i_SerSelect  ; i_CLOCK_50  ; 0.000        ; 1.420      ; 1.679      ;
; 0.109  ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.494      ; 1.382      ;
; 0.110  ; i_SerSelect                               ; SBCTextDisplayRGB:vdu|func_reset                                                                                      ; i_SerSelect  ; i_CLOCK_50  ; 0.000        ; 1.433      ; 1.695      ;
; 0.119  ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a6~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.505      ; 1.403      ;
; 0.215  ; SBCTextDisplayRGB:vdu|vActive             ; SBCTextDisplayRGB:vdu|vActive                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|hActive             ; SBCTextDisplayRGB:vdu|hActive                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; BaudRate6850:BaudRateGen|w_serialCount[4] ; BaudRate6850:BaudRateGen|w_serialCount[4]                                                                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxdFiltered             ; bufferedUART:acia|rxdFiltered                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[0]           ; bufferedUART:acia|rxBitCount[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[1]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[2]           ; bufferedUART:acia|rxBitCount[2]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[3]           ; bufferedUART:acia|rxBitCount[3]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Shift            ; SBCTextDisplayRGB:vdu|ps2Shift                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Num              ; SBCTextDisplayRGB:vdu|ps2Num                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Caps             ; SBCTextDisplayRGB:vdu|ps2Caps                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Scroll           ; SBCTextDisplayRGB:vdu|ps2Scroll                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWRParity          ; SBCTextDisplayRGB:vdu|kbWRParity                                                                                      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|n_kbWR              ; SBCTextDisplayRGB:vdu|n_kbWR                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; SBCTextDisplayRGB:vdu|ps2ClkOut                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; SBCTextDisplayRGB:vdu|ps2ClkFiltered                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; SBCTextDisplayRGB:vdu|kbInPointer[0]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; SBCTextDisplayRGB:vdu|kbInPointer[1]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; SBCTextDisplayRGB:vdu|kbInPointer[2]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; SBCTextDisplayRGB:vdu|ps2Ctrl                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[0]           ; bufferedUART:acia|txBitCount[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[1]           ; bufferedUART:acia|txBitCount[1]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[2]           ; bufferedUART:acia|txBitCount[2]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[3]           ; bufferedUART:acia|txBitCount[3]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txByteSent              ; bufferedUART:acia|txByteSent                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param4[0]           ; SBCTextDisplayRGB:vdu|param4[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param3[0]           ; SBCTextDisplayRGB:vdu|param3[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param2[0]           ; SBCTextDisplayRGB:vdu|param2[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param1[0]           ; SBCTextDisplayRGB:vdu|param1[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; SBCTextDisplayRGB:vdu|dispState.dispWrite                                                                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; SBCTextDisplayRGB:vdu|pixelCount[1]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; SBCTextDisplayRGB:vdu|charScanLine[0]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; SBCTextDisplayRGB:vdu|charScanLine[1]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; SBCTextDisplayRGB:vdu|charScanLine[2]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; SBCTextDisplayRGB:vdu|charScanLine[3]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispWR              ; SBCTextDisplayRGB:vdu|dispWR                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; SBCTextDisplayRGB:vdu|cursorVert[2]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; SBCTextDisplayRGB:vdu|cursorVert[3]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; SBCTextDisplayRGB:vdu|cursorVert[4]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispState.idle      ; SBCTextDisplayRGB:vdu|dispState.idle                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|paramCount[1]       ; SBCTextDisplayRGB:vdu|paramCount[1]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|paramCount[2]       ; SBCTextDisplayRGB:vdu|paramCount[2]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|paramCount[0]       ; SBCTextDisplayRGB:vdu|paramCount[0]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispByteSent        ; SBCTextDisplayRGB:vdu|dispByteSent                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|attInverse          ; SBCTextDisplayRGB:vdu|attInverse                                                                                      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|attBold             ; SBCTextDisplayRGB:vdu|attBold                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBuffer[7]             ; bufferedUART:acia|txBuffer[7]                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w_cpuClk'                                                                                                                                ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.363 ; cpu68:cpu1|pc[7]                   ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.303      ; 1.092      ;
; -0.333 ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.598      ; 1.417      ;
; -0.281 ; cpu68:cpu1|pc[5]                   ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.287      ; 1.158      ;
; -0.279 ; cpu68:cpu1|state.pulx_hi_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.332      ; 1.205      ;
; -0.268 ; cpu68:cpu1|state.rti_pcl_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.598      ; 1.482      ;
; -0.238 ; cpu68:cpu1|pc[15]                  ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.303      ; 1.217      ;
; -0.232 ; cpu68:cpu1|state.int_ixh_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.332      ; 1.252      ;
; -0.174 ; cpu68:cpu1|state.jsr_state         ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.310      ; 1.288      ;
; -0.172 ; cpu68:cpu1|state.write16_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.438      ; 1.418      ;
; -0.169 ; cpu68:cpu1|state.pshx_hi_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.332      ; 1.315      ;
; -0.154 ; cpu68:cpu1|state.rti_ixh_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.332      ; 1.330      ;
; -0.151 ; cpu68:cpu1|state.rts_lo_state      ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.454      ; 1.455      ;
; -0.103 ; cpu68:cpu1|state.extended_state    ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.342      ; 1.391      ;
; -0.082 ; cpu68:cpu1|state.read8_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.454      ; 1.524      ;
; -0.066 ; cpu68:cpu1|state.bsr_state         ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.310      ; 1.396      ;
; -0.065 ; cpu68:cpu1|state.bsr1_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.294      ; 1.381      ;
; -0.062 ; cpu68:cpu1|state.int_pcl_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.310      ; 1.400      ;
; -0.055 ; cpu68:cpu1|state.bsr1_state        ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.310      ; 1.407      ;
; -0.045 ; cpu68:cpu1|state.write16_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.447      ; 1.554      ;
; -0.039 ; cpu68:cpu1|state.execute_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.342      ; 1.455      ;
; -0.038 ; cpu68:cpu1|pc[5]                   ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.302      ; 1.416      ;
; -0.026 ; cpu68:cpu1|state.pulx_hi_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.316      ; 1.442      ;
; -0.015 ; cpu68:cpu1|state.mul4_state        ; cpu68:cpu1|md[7]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.843      ; 0.980      ;
; -0.006 ; cpu68:cpu1|state.immediate16_state ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.342      ; 1.488      ;
; -0.004 ; cpu68:cpu1|state.mul4_state        ; cpu68:cpu1|md[6]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.843      ; 0.991      ;
; -0.003 ; cpu68:cpu1|state.mul4_state        ; cpu68:cpu1|md[3]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.843      ; 0.992      ;
; 0.003  ; cpu68:cpu1|state.jsr1_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.294      ; 1.449      ;
; 0.008  ; cpu68:cpu1|state.branch_state      ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.454      ; 1.614      ;
; 0.011  ; cpu68:cpu1|state.int_pch_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.294      ; 1.457      ;
; 0.013  ; cpu68:cpu1|state.jsr1_state        ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.310      ; 1.475      ;
; 0.019  ; cpu68:cpu1|pc[8]                   ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.275      ; 1.446      ;
; 0.021  ; cpu68:cpu1|state.int_pch_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.310      ; 1.483      ;
; 0.021  ; cpu68:cpu1|state.int_ixh_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.316      ; 1.489      ;
; 0.023  ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.419      ; 1.594      ;
; 0.041  ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|op_code[1]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.713      ; 0.906      ;
; 0.041  ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|md[7]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.843      ; 1.036      ;
; 0.052  ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|md[6]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.843      ; 1.047      ;
; 0.053  ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|md[3]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.843      ; 1.048      ;
; 0.057  ; cpu68:cpu1|pc[9]                   ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.294      ; 1.503      ;
; 0.059  ; cpu68:cpu1|state.mul4_state        ; cpu68:cpu1|md[5]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.843      ; 1.054      ;
; 0.067  ; cpu68:cpu1|state.mul4_state        ; cpu68:cpu1|md[4]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.843      ; 1.062      ;
; 0.084  ; cpu68:cpu1|state.pshx_hi_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.316      ; 1.552      ;
; 0.090  ; cpu68:cpu1|state.bsr1_state        ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.274      ; 1.516      ;
; 0.093  ; cpu68:cpu1|state.pulb_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.190      ; 1.435      ;
; 0.093  ; cpu68:cpu1|state.indexed_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.342      ; 1.587      ;
; 0.094  ; cpu68:cpu1|state.reset_state       ; cpu68:cpu1|op_code[0]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.825      ; 1.071      ;
; 0.097  ; cpu68:cpu1|state.pshb_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.190      ; 1.439      ;
; 0.099  ; cpu68:cpu1|state.rti_ixh_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.316      ; 1.567      ;
; 0.101  ; cpu68:cpu1|state.jmp_state         ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.447      ; 1.700      ;
; 0.102  ; cpu68:cpu1|state.mul7_state        ; cpu68:cpu1|md[7]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.843      ; 1.097      ;
; 0.105  ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteWritten        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.564      ; 1.821      ;
; 0.105  ; cpu68:cpu1|state.int_accb_state    ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.190      ; 1.447      ;
; 0.112  ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[4]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.601      ; 0.865      ;
; 0.113  ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[7]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.601      ; 0.866      ;
; 0.113  ; cpu68:cpu1|state.mul7_state        ; cpu68:cpu1|md[6]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.843      ; 1.108      ;
; 0.114  ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[1]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.601      ; 0.867      ;
; 0.114  ; cpu68:cpu1|state.mul7_state        ; cpu68:cpu1|md[3]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.843      ; 1.109      ;
; 0.115  ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[2]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.601      ; 0.868      ;
; 0.115  ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|md[5]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.843      ; 1.110      ;
; 0.117  ; cpu68:cpu1|state.rti_accb_state    ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.307      ; 1.576      ;
; 0.123  ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.574      ; 1.849      ;
; 0.123  ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.574      ; 1.849      ;
; 0.123  ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|md[4]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.843      ; 1.118      ;
; 0.126  ; cpu68:cpu1|state.mul_state         ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.452      ; 1.730      ;
; 0.129  ; cpu68:cpu1|state.read16_state      ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.339      ; 1.620      ;
; 0.139  ; cpu68:cpu1|state.bsr1_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.301      ; 1.592      ;
; 0.144  ; cpu68:cpu1|state.rti_state         ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.323      ; 1.619      ;
; 0.149  ; cpu68:cpu1|state.write16_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.438      ; 1.739      ;
; 0.154  ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.582      ; 1.888      ;
; 0.158  ; cpu68:cpu1|state.jsr1_state        ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.274      ; 1.584      ;
; 0.160  ; cpu68:cpu1|pc[1]                   ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.294      ; 1.606      ;
; 0.161  ; cpu68:cpu1|state.vect_hi_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.438      ; 1.751      ;
; 0.163  ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.589      ; 1.904      ;
; 0.166  ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.423      ; 1.741      ;
; 0.166  ; cpu68:cpu1|state.int_pch_state     ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.274      ; 1.592      ;
; 0.168  ; cpu68:cpu1|state.pshx_lo_state     ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.170      ; 1.490      ;
; 0.171  ; cpu68:cpu1|state.vect_hi_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.454      ; 1.777      ;
; 0.171  ; cpu68:cpu1|state.pulx_lo_state     ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.170      ; 1.493      ;
; 0.172  ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|op_code[0]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.713      ; 1.037      ;
; 0.175  ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|op_code[3]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.713      ; 1.040      ;
; 0.176  ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|op_code[2]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.713      ; 1.041      ;
; 0.176  ; cpu68:cpu1|state.mul1_state        ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.452      ; 1.780      ;
; 0.176  ; cpu68:cpu1|state.mul7_state        ; cpu68:cpu1|md[5]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.843      ; 1.171      ;
; 0.178  ; cpu68:cpu1|state.bsr1_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.309      ; 1.639      ;
; 0.179  ; cpu68:cpu1|state.pulx_lo_state     ; cpu68:cpu1|xreg[6]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.574      ; 0.905      ;
; 0.179  ; cpu68:cpu1|state.pulx_lo_state     ; cpu68:cpu1|xreg[5]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.574      ; 0.905      ;
; 0.181  ; cpu68:cpu1|state.bsr1_state        ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.282      ; 1.615      ;
; 0.183  ; cpu68:cpu1|state.bsr1_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.309      ; 1.644      ;
; 0.184  ; cpu68:cpu1|state.mul7_state        ; cpu68:cpu1|md[4]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.843      ; 1.179      ;
; 0.188  ; cpu68:cpu1|state.mul6_state        ; cpu68:cpu1|md[7]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.843      ; 1.183      ;
; 0.193  ; cpu68:cpu1|state.write16_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.446      ; 1.791      ;
; 0.193  ; cpu68:cpu1|state.rti_ixl_state     ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.287      ; 1.632      ;
; 0.199  ; cpu68:cpu1|state.write8_state      ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.339      ; 1.690      ;
; 0.199  ; cpu68:cpu1|state.mul6_state        ; cpu68:cpu1|md[6]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.843      ; 1.194      ;
; 0.200  ; cpu68:cpu1|state.mul6_state        ; cpu68:cpu1|md[3]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.843      ; 1.195      ;
; 0.205  ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.562      ; 1.919      ;
; 0.207  ; cpu68:cpu1|state.jsr1_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.301      ; 1.660      ;
; 0.210  ; cpu68:cpu1|state.rti_pch_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.438      ; 1.800      ;
; 0.211  ; cpu68:cpu1|state.mul1_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.436      ; 1.799      ;
; 0.213  ; cpu68:cpu1|state.mulea_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.454      ; 1.819      ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_CLOCK_50'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.141 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 1.182      ;
; -0.141 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 1.182      ;
; -0.115 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 1.149      ;
; -0.098 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.012     ; 1.118      ;
; -0.095 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.007      ; 1.134      ;
; -0.083 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.020      ; 1.135      ;
; -0.083 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.020      ; 1.135      ;
; -0.083 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.020      ; 1.135      ;
; -0.083 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.020      ; 1.135      ;
; -0.027 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.010      ; 1.069      ;
; -0.027 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.010      ; 1.069      ;
; -0.027 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.010      ; 1.069      ;
; -0.027 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.010      ; 1.069      ;
; 0.026  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 1.004      ;
; 0.026  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 1.004      ;
; 0.026  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 1.004      ;
; 0.057  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 0.988      ;
; 0.057  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 0.988      ;
; 0.069  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 0.971      ;
; 0.069  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 0.971      ;
; 0.069  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 0.971      ;
; 0.069  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 0.971      ;
; 0.069  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 0.971      ;
; 0.069  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 0.971      ;
; 0.181  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 0.853      ;
; 0.181  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 0.853      ;
; 0.181  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 0.853      ;
; 0.181  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 0.853      ;
; 0.181  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 0.853      ;
; 0.181  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 0.853      ;
; 0.181  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 0.853      ;
; 0.181  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 0.853      ;
; 0.181  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 0.853      ;
; 0.181  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 0.853      ;
; 0.181  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 0.853      ;
; 0.297  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.735      ;
; 0.297  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.735      ;
; 0.297  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.735      ;
; 0.297  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.735      ;
; 0.297  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.735      ;
; 0.297  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.735      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_SerSelect'                                                                                                                      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.416 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.628      ; 1.244      ;
; 1.416 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.628      ; 1.244      ;
; 1.416 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.628      ; 1.244      ;
; 1.416 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.628      ; 1.244      ;
; 1.416 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.628      ; 1.244      ;
; 1.416 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.628      ; 1.244      ;
; 1.469 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.539      ; 1.102      ;
; 1.469 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.539      ; 1.102      ;
; 1.469 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.539      ; 1.102      ;
; 1.469 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.539      ; 1.102      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_SerSelect'                                                                                                                        ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.589 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.539      ; 1.102      ;
; -0.589 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.539      ; 1.102      ;
; -0.589 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.539      ; 1.102      ;
; -0.589 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.539      ; 1.102      ;
; -0.536 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.628      ; 1.244      ;
; -0.536 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.628      ; 1.244      ;
; -0.536 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.628      ; 1.244      ;
; -0.536 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.628      ; 1.244      ;
; -0.536 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.628      ; 1.244      ;
; -0.536 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.628      ; 1.244      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_CLOCK_50'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.583 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.735      ;
; 0.699 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 0.853      ;
; 0.699 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 0.853      ;
; 0.699 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 0.853      ;
; 0.699 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 0.853      ;
; 0.699 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 0.853      ;
; 0.699 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 0.853      ;
; 0.699 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 0.853      ;
; 0.699 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 0.853      ;
; 0.699 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 0.853      ;
; 0.699 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 0.853      ;
; 0.699 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 0.853      ;
; 0.811 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 0.971      ;
; 0.811 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 0.971      ;
; 0.811 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 0.971      ;
; 0.811 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 0.971      ;
; 0.811 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 0.971      ;
; 0.811 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 0.971      ;
; 0.823 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 0.988      ;
; 0.823 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 0.988      ;
; 0.854 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 1.004      ;
; 0.854 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 1.004      ;
; 0.854 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 1.004      ;
; 0.907 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.010      ; 1.069      ;
; 0.907 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.010      ; 1.069      ;
; 0.907 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.010      ; 1.069      ;
; 0.907 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.010      ; 1.069      ;
; 0.963 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.020      ; 1.135      ;
; 0.963 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.020      ; 1.135      ;
; 0.963 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.020      ; 1.135      ;
; 0.963 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.020      ; 1.135      ;
; 0.975 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.007      ; 1.134      ;
; 0.978 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.012     ; 1.118      ;
; 0.995 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 1.149      ;
; 1.021 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 1.182      ;
; 1.021 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 1.182      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a5~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a5~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a6~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a6~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a7~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a7~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_SerSelect'                                                                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; i_SerSelect ; Rise       ; i_SerSelect                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteWritten        ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w_cpuClk'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteWritten        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteWritten        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|accb[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|cc[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|ea[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|ea[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|ea[10]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|ea[10]                      ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; 0.230 ; 0.230 ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; 3.450 ; 3.450 ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; i_CLOCK_50 ; 2.203 ; 2.203 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; 3.097 ; 3.097 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; 2.050 ; 2.050 ; Rise       ; i_CLOCK_50      ;
; i_SerSelect ; w_cpuClk   ; 3.214 ; 3.214 ; Fall       ; w_cpuClk        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; -0.107 ; -0.107 ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; -2.306 ; -2.306 ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; i_CLOCK_50 ; -2.083 ; -2.083 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; -1.934 ; -1.934 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; -1.930 ; -1.930 ; Rise       ; i_CLOCK_50      ;
; i_SerSelect ; w_cpuClk   ; -0.936 ; -0.936 ; Fall       ; w_cpuClk        ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50  ; 4.059 ; 4.059 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50  ; 3.559 ; 3.559 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50  ; 3.563 ; 3.563 ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50  ; 4.180 ; 4.180 ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50  ; 3.596 ; 3.596 ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50  ; 3.565 ; 3.565 ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50  ; 3.690 ; 3.690 ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50  ; 3.698 ; 3.698 ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50  ; 3.562 ; 3.562 ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50  ; 3.690 ; 3.690 ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50  ; 3.657 ; 3.657 ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50  ; 3.667 ; 3.667 ; Rise       ; i_CLOCK_50      ;
; Pin40      ; i_SerSelect ; 5.293 ; 5.293 ; Rise       ; i_SerSelect     ;
; Pin40      ; i_SerSelect ; 5.293 ; 5.293 ; Fall       ; i_SerSelect     ;
; Pin25      ; w_cpuClk    ; 2.090 ;       ; Rise       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ;       ; 2.620 ; Rise       ; w_cpuClk        ;
; Pin25      ; w_cpuClk    ;       ; 2.090 ; Fall       ; w_cpuClk        ;
; Pin31      ; w_cpuClk    ; 6.013 ; 6.013 ; Fall       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ; 5.220 ; 5.220 ; Fall       ; w_cpuClk        ;
+------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50  ; 4.059 ; 4.059 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50  ; 3.559 ; 3.559 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50  ; 3.563 ; 3.563 ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50  ; 4.180 ; 4.180 ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50  ; 3.596 ; 3.596 ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50  ; 3.565 ; 3.565 ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50  ; 3.690 ; 3.690 ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50  ; 3.698 ; 3.698 ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50  ; 3.562 ; 3.562 ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50  ; 3.690 ; 3.690 ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50  ; 3.657 ; 3.657 ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50  ; 3.667 ; 3.667 ; Rise       ; i_CLOCK_50      ;
; Pin40      ; i_SerSelect ; 5.293 ; 5.293 ; Rise       ; i_SerSelect     ;
; Pin40      ; i_SerSelect ; 5.293 ; 5.293 ; Fall       ; i_SerSelect     ;
; Pin25      ; w_cpuClk    ; 2.090 ;       ; Rise       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ;       ; 2.620 ; Rise       ; w_cpuClk        ;
; Pin25      ; w_cpuClk    ;       ; 2.090 ; Fall       ; w_cpuClk        ;
; Pin31      ; w_cpuClk    ; 4.195 ; 4.195 ; Fall       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ; 2.620 ; 4.248 ; Fall       ; w_cpuClk        ;
+------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+------------------+------------+---------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack ; -18.200    ; -2.917  ; -1.865   ; -1.817  ; -2.567              ;
;  i_CLOCK_50      ; -18.200    ; -0.695  ; -1.865   ; 0.583   ; -2.567              ;
;  i_SerSelect     ; -5.131     ; -2.917  ; 1.416    ; -1.817  ; -1.777              ;
;  w_cpuClk        ; -17.465    ; -0.634  ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS  ; -10978.398 ; -58.355 ; -51.301  ; -18.164 ; -3832.022           ;
;  i_CLOCK_50      ; -8749.216  ; -5.453  ; -51.301  ; 0.000   ; -3469.633           ;
;  i_SerSelect     ; -172.123   ; -56.865 ; 0.000    ; -18.164 ; -75.977             ;
;  w_cpuClk        ; -2057.059  ; -1.059  ; N/A      ; N/A     ; -286.412            ;
+------------------+------------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; 1.591 ; 1.591 ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; 8.352 ; 8.352 ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; i_CLOCK_50 ; 4.768 ; 4.768 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; 7.507 ; 7.507 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; 4.506 ; 4.506 ; Rise       ; i_CLOCK_50      ;
; i_SerSelect ; w_cpuClk   ; 9.775 ; 9.775 ; Fall       ; w_cpuClk        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; -0.107 ; -0.107 ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; -2.306 ; -2.306 ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; i_CLOCK_50 ; -2.083 ; -2.083 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; -1.934 ; -1.934 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; -1.930 ; -1.930 ; Rise       ; i_CLOCK_50      ;
; i_SerSelect ; w_cpuClk   ; -0.936 ; -0.936 ; Fall       ; w_cpuClk        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50  ; 9.066  ; 9.066  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50  ; 7.708  ; 7.708  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50  ; 7.724  ; 7.724  ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50  ; 9.428  ; 9.428  ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50  ; 7.505  ; 7.505  ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50  ; 7.454  ; 7.454  ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50  ; 7.855  ; 7.855  ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50  ; 7.867  ; 7.867  ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50  ; 7.468  ; 7.468  ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50  ; 7.856  ; 7.856  ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50  ; 7.791  ; 7.791  ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50  ; 7.817  ; 7.817  ; Rise       ; i_CLOCK_50      ;
; Pin40      ; i_SerSelect ; 10.967 ; 10.967 ; Rise       ; i_SerSelect     ;
; Pin40      ; i_SerSelect ; 10.967 ; 10.967 ; Fall       ; i_SerSelect     ;
; Pin25      ; w_cpuClk    ; 5.009  ;        ; Rise       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ;        ; 6.471  ; Rise       ; w_cpuClk        ;
; Pin25      ; w_cpuClk    ;        ; 5.009  ; Fall       ; w_cpuClk        ;
; Pin31      ; w_cpuClk    ; 16.347 ; 16.347 ; Fall       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ; 14.057 ; 14.057 ; Fall       ; w_cpuClk        ;
+------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50  ; 4.059 ; 4.059 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50  ; 3.559 ; 3.559 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50  ; 3.563 ; 3.563 ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50  ; 4.180 ; 4.180 ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50  ; 3.596 ; 3.596 ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50  ; 3.565 ; 3.565 ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50  ; 3.690 ; 3.690 ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50  ; 3.698 ; 3.698 ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50  ; 3.562 ; 3.562 ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50  ; 3.690 ; 3.690 ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50  ; 3.657 ; 3.657 ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50  ; 3.667 ; 3.667 ; Rise       ; i_CLOCK_50      ;
; Pin40      ; i_SerSelect ; 5.293 ; 5.293 ; Rise       ; i_SerSelect     ;
; Pin40      ; i_SerSelect ; 5.293 ; 5.293 ; Fall       ; i_SerSelect     ;
; Pin25      ; w_cpuClk    ; 2.090 ;       ; Rise       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ;       ; 2.620 ; Rise       ; w_cpuClk        ;
; Pin25      ; w_cpuClk    ;       ; 2.090 ; Fall       ; w_cpuClk        ;
; Pin31      ; w_cpuClk    ; 4.195 ; 4.195 ; Fall       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ; 2.620 ; 4.248 ; Fall       ; w_cpuClk        ;
+------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50  ; i_CLOCK_50  ; 41141828 ; 0        ; 0        ; 0        ;
; i_SerSelect ; i_CLOCK_50  ; 58       ; 12939    ; 0        ; 0        ;
; w_cpuClk    ; i_CLOCK_50  ; 10       ; 26017    ; 0        ; 0        ;
; i_CLOCK_50  ; i_SerSelect ; 273      ; 0        ; 10       ; 0        ;
; i_SerSelect ; i_SerSelect ; 312      ; 10       ; 0        ; 8        ;
; w_cpuClk    ; i_SerSelect ; 0        ; 1576     ; 0        ; 2830     ;
; i_CLOCK_50  ; w_cpuClk    ; 0        ; 0        ; 16126    ; 0        ;
; i_SerSelect ; w_cpuClk    ; 0        ; 0        ; 1460     ; 884      ;
; w_cpuClk    ; w_cpuClk    ; 0        ; 0        ; 0        ; 2949043  ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50  ; i_CLOCK_50  ; 41141828 ; 0        ; 0        ; 0        ;
; i_SerSelect ; i_CLOCK_50  ; 58       ; 12939    ; 0        ; 0        ;
; w_cpuClk    ; i_CLOCK_50  ; 10       ; 26017    ; 0        ; 0        ;
; i_CLOCK_50  ; i_SerSelect ; 273      ; 0        ; 10       ; 0        ;
; i_SerSelect ; i_SerSelect ; 312      ; 10       ; 0        ; 8        ;
; w_cpuClk    ; i_SerSelect ; 0        ; 1576     ; 0        ; 2830     ;
; i_CLOCK_50  ; w_cpuClk    ; 0        ; 0        ; 16126    ; 0        ;
; i_SerSelect ; w_cpuClk    ; 0        ; 0        ; 1460     ; 884      ;
; w_cpuClk    ; w_cpuClk    ; 0        ; 0        ; 0        ; 2949043  ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Recovery Transfers                                                   ;
+------------+-------------+----------+----------+----------+----------+
; From Clock ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50  ; 41       ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; i_SerSelect ; 10       ; 0        ; 0        ; 0        ;
+------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Removal Transfers                                                    ;
+------------+-------------+----------+----------+----------+----------+
; From Clock ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50  ; 41       ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; i_SerSelect ; 10       ; 0        ; 0        ; 0        ;
+------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 17    ; 17   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 101   ; 101  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jun 24 20:04:15 2021
Info: Command: quartus_sta M6800_MIKBUG -c M6800_MIKBUG
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6800_MIKBUG.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLOCK_50 i_CLOCK_50
    Info (332105): create_clock -period 1.000 -name i_SerSelect i_SerSelect
    Info (332105): create_clock -period 1.000 -name w_cpuClk w_cpuClk
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: w_n_if1CS~0  from: datad  to: combout
    Info (332098): Cell: w_n_if2CS~5  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.200
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.200     -8749.216 i_CLOCK_50 
    Info (332119):   -17.465     -2057.059 w_cpuClk 
    Info (332119):    -5.131      -172.123 i_SerSelect 
Info (332146): Worst-case hold slack is -2.917
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.917       -56.865 i_SerSelect 
    Info (332119):    -0.634        -1.059 w_cpuClk 
    Info (332119):    -0.278        -0.431 i_CLOCK_50 
Info (332146): Worst-case recovery slack is -1.865
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.865       -51.301 i_CLOCK_50 
    Info (332119):     2.550         0.000 i_SerSelect 
Info (332146): Worst-case removal slack is -1.817
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.817       -18.164 i_SerSelect 
    Info (332119):     1.339         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -3469.633 i_CLOCK_50 
    Info (332119):    -1.777       -75.977 i_SerSelect 
    Info (332119):    -0.742      -286.412 w_cpuClk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: w_n_if1CS~0  from: datad  to: combout
    Info (332098): Cell: w_n_if2CS~5  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.030
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.030      -548.354 w_cpuClk 
    Info (332119):    -5.027     -2246.728 i_CLOCK_50 
    Info (332119):    -0.927       -21.426 i_SerSelect 
Info (332146): Worst-case hold slack is -1.147
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.147       -32.896 i_SerSelect 
    Info (332119):    -0.695        -5.453 i_CLOCK_50 
    Info (332119):    -0.363        -0.876 w_cpuClk 
Info (332146): Worst-case recovery slack is -0.141
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.141        -1.030 i_CLOCK_50 
    Info (332119):     1.416         0.000 i_SerSelect 
Info (332146): Worst-case removal slack is -0.589
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.589        -5.572 i_SerSelect 
    Info (332119):     0.583         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2529.516 i_CLOCK_50 
    Info (332119):    -1.222       -51.222 i_SerSelect 
    Info (332119):    -0.500      -193.000 w_cpuClk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4570 megabytes
    Info: Processing ended: Thu Jun 24 20:04:19 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


