# Projeto-SD
Projeto de Sistemas digitais em Verilog.

![home image](.github/home.png)

![Plan](.github/projeto.png)
