Address;RegName;Clk;Rst;Port ; Public ; Signal;BitPos;Default;SW(R/W);HW(W);MCU(W);MISC;Description
0x0000;SIGMADELTA0;pclk;reset_n;;;;[31:16];16'h0;RO;;;;
;;;;;;reg_sd0_prescale;[15:8];8'hff;R/W;;;;
;;;;;;reg_sd0_in;[7:0];8'h0;R/W;;;;
0x0004;SIGMADELTA1;pclk;reset_n;;;;[31:16];16'h0;RO;;;;
;;;;;;reg_sd1_prescale;[15:8];8'hff;R/W;;;;
;;;;;;reg_sd1_in;[7:0];8'h0;R/W;;;;
0x0008;SIGMADELTA2;pclk;reset_n;;;;[31:16];16'h0;RO;;;;
;;;;;;reg_sd2_prescale;[15:8];8'hff;R/W;;;;
;;;;;;reg_sd2_in;[7:0];8'h0;R/W;;;;
0x000c;SIGMADELTA3;pclk;reset_n;;;;[31:16];16'h0;RO;;;;
;;;;;;reg_sd3_prescale;[15:8];8'hff;R/W;;;;
;;;;;;reg_sd3_in;[7:0];8'h0;R/W;;;;
0x0010;SIGMADELTA4;pclk;reset_n;;;;[31:16];16'h0;RO;;;;
;;;;;;reg_sd4_prescale;[15:8];8'hff;R/W;;;;
;;;;;;reg_sd4_in;[7:0];8'h0;R/W;;;;
0x0014;SIGMADELTA5;pclk;reset_n;;;;[31:16];16'h0;RO;;;;
;;;;;;reg_sd5_prescale;[15:8];8'hff;R/W;;;;
;;;;;;reg_sd5_in;[7:0];8'h0;R/W;;;;
0x0018;SIGMADELTA6;pclk;reset_n;;;;[31:16];16'h0;RO;;;;
;;;;;;reg_sd6_prescale;[15:8];8'hff;R/W;;;;
;;;;;;reg_sd6_in;[7:0];8'h0;R/W;;;;
0x001c;SIGMADELTA7;pclk;reset_n;;;;[31:16];16'h0;RO;;;;
;;;;;;reg_sd7_prescale;[15:8];8'hff;R/W;;;;
;;;;;;reg_sd7_in;[7:0];8'h0;R/W;;;;
0x0020;SIGMADELTA_CG;pclk;reset_n;Not;;reg_gpio_sd_clk_en;[31];1'h0;R/W;;;;
;;;;;;;[30:0];31'h0;RO;;;;
0x0024;SIGMADELTA_MISC;pclk;reset_n;;;reg_spi_swap;[31];1'h0;R/W;;;;
;;;;;;;[30:0];31'h0;RO;;;;
0x0028;SIGMADELTA_VERSION;pclk;reset_n;;;;[31:28];4'h0;RO;;;;
;;;;;;reg_gpio_sd_date;[27:0];28'h1506190;R/W;;;;
