Fitter report for final_pro_main
Tue Feb 24 14:27:41 2026
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing
 38. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+------------------------------------+----------------------------------------------+
; Fitter Status                      ; Successful - Tue Feb 24 14:27:41 2026        ;
; Quartus II Version                 ; 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition ;
; Revision Name                      ; final_pro_main                               ;
; Top-level Entity Name              ; final_final_pro_main                         ;
; Family                             ; Cyclone III                                  ;
; Device                             ; EP3C16F484C6                                 ;
; Timing Models                      ; Final                                        ;
; Total logic elements               ; 1,912 / 15,408 ( 12 % )                      ;
;     Total combinational functions  ; 1,910 / 15,408 ( 12 % )                      ;
;     Dedicated logic registers      ; 389 / 15,408 ( 3 % )                         ;
; Total registers                    ; 389                                          ;
; Total pins                         ; 52 / 347 ( 15 % )                            ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                          ;
; Embedded Multiplier 9-bit elements ; 2 / 112 ( 2 % )                              ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                ;
+------------------------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6        ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                 ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; On                  ; On                                    ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Stop After Congestion Map Generation                                       ; Off                 ; Off                                   ;
; Save Intermediate Fitting Results                                          ; Off                 ; Off                                   ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Use Best Effort Settings for Compilation                                   ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; L_out[9] ; Incomplete set of assignments ;
; L_out[8] ; Incomplete set of assignments ;
; L_out[7] ; Incomplete set of assignments ;
; L_out[6] ; Incomplete set of assignments ;
; L_out[5] ; Incomplete set of assignments ;
; L_out[4] ; Incomplete set of assignments ;
; L_out[3] ; Incomplete set of assignments ;
; L_out[2] ; Incomplete set of assignments ;
; L_out[1] ; Incomplete set of assignments ;
; L_out[0] ; Incomplete set of assignments ;
; S[7]     ; Incomplete set of assignments ;
; S[6]     ; Incomplete set of assignments ;
; S[5]     ; Incomplete set of assignments ;
; S[3]     ; Incomplete set of assignments ;
; SEG_1[6] ; Incomplete set of assignments ;
; SEG_1[5] ; Incomplete set of assignments ;
; SEG_1[4] ; Incomplete set of assignments ;
; SEG_1[3] ; Incomplete set of assignments ;
; SEG_1[2] ; Incomplete set of assignments ;
; SEG_1[1] ; Incomplete set of assignments ;
; SEG_1[0] ; Incomplete set of assignments ;
; SEG_2[6] ; Incomplete set of assignments ;
; SEG_2[5] ; Incomplete set of assignments ;
; SEG_2[4] ; Incomplete set of assignments ;
; SEG_2[3] ; Incomplete set of assignments ;
; SEG_2[2] ; Incomplete set of assignments ;
; SEG_2[1] ; Incomplete set of assignments ;
; SEG_2[0] ; Incomplete set of assignments ;
; SEG_3[6] ; Incomplete set of assignments ;
; SEG_3[5] ; Incomplete set of assignments ;
; SEG_3[4] ; Incomplete set of assignments ;
; SEG_3[3] ; Incomplete set of assignments ;
; SEG_3[2] ; Incomplete set of assignments ;
; SEG_3[1] ; Incomplete set of assignments ;
; SEG_3[0] ; Incomplete set of assignments ;
; SEG_4[6] ; Incomplete set of assignments ;
; SEG_4[5] ; Incomplete set of assignments ;
; SEG_4[4] ; Incomplete set of assignments ;
; SEG_4[3] ; Incomplete set of assignments ;
; SEG_4[2] ; Incomplete set of assignments ;
; SEG_4[1] ; Incomplete set of assignments ;
; SEG_4[0] ; Incomplete set of assignments ;
; S[4]     ; Incomplete set of assignments ;
; S[1]     ; Incomplete set of assignments ;
; S[2]     ; Incomplete set of assignments ;
; S[0]     ; Incomplete set of assignments ;
; S[9]     ; Incomplete set of assignments ;
; S[8]     ; Incomplete set of assignments ;
; CLK      ; Incomplete set of assignments ;
; B[1]     ; Incomplete set of assignments ;
; B[0]     ; Incomplete set of assignments ;
; B[2]     ; Incomplete set of assignments ;
+----------+-------------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; CLR        ; PIN_G3        ; QSF Assignment ;
; Location ;                ;              ; H[0]       ; PIN_D15       ; QSF Assignment ;
; Location ;                ;              ; H[1]       ; PIN_A16       ; QSF Assignment ;
; Location ;                ;              ; H[2]       ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; H[3]       ; PIN_E15       ; QSF Assignment ;
; Location ;                ;              ; H[4]       ; PIN_A17       ; QSF Assignment ;
; Location ;                ;              ; H[5]       ; PIN_B17       ; QSF Assignment ;
; Location ;                ;              ; H[6]       ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; LED[0]     ; PIN_J1        ; QSF Assignment ;
; Location ;                ;              ; LED[1]     ; PIN_J2        ; QSF Assignment ;
; Location ;                ;              ; LED[2]     ; PIN_J3        ; QSF Assignment ;
; Location ;                ;              ; LED[3]     ; PIN_H1        ; QSF Assignment ;
; Location ;                ;              ; LED[4]     ; PIN_F2        ; QSF Assignment ;
; Location ;                ;              ; LED[5]     ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; LED[6]     ; PIN_C1        ; QSF Assignment ;
; Location ;                ;              ; LED[7]     ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; LED[8]     ; PIN_B2        ; QSF Assignment ;
; Location ;                ;              ; LED[9]     ; PIN_B1        ; QSF Assignment ;
; Location ;                ;              ; O[0]       ; PIN_E11       ; QSF Assignment ;
; Location ;                ;              ; O[1]       ; PIN_F11       ; QSF Assignment ;
; Location ;                ;              ; O[2]       ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; O[3]       ; PIN_H13       ; QSF Assignment ;
; Location ;                ;              ; O[4]       ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; O[5]       ; PIN_F12       ; QSF Assignment ;
; Location ;                ;              ; O[6]       ; PIN_F13       ; QSF Assignment ;
; Location ;                ;              ; P1         ; PIN_H2        ; QSF Assignment ;
; Location ;                ;              ; P2         ; PIN_F1        ; QSF Assignment ;
; Location ;                ;              ; Res_1/2    ; PIN_H6        ; QSF Assignment ;
; Location ;                ;              ; Res_cal    ; PIN_H5        ; QSF Assignment ;
; Location ;                ;              ; Sclr       ; PIN_H2        ; QSF Assignment ;
; Location ;                ;              ; TE[0]      ; PIN_A13       ; QSF Assignment ;
; Location ;                ;              ; TE[1]      ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; TE[2]      ; PIN_C13       ; QSF Assignment ;
; Location ;                ;              ; TE[3]      ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; TE[4]      ; PIN_B14       ; QSF Assignment ;
; Location ;                ;              ; TE[5]      ; PIN_E14       ; QSF Assignment ;
; Location ;                ;              ; TE[6]      ; PIN_A15       ; QSF Assignment ;
; Location ;                ;              ; TH[0]      ; PIN_B18       ; QSF Assignment ;
; Location ;                ;              ; TH[1]      ; PIN_F15       ; QSF Assignment ;
; Location ;                ;              ; TH[2]      ; PIN_A19       ; QSF Assignment ;
; Location ;                ;              ; TH[3]      ; PIN_B19       ; QSF Assignment ;
; Location ;                ;              ; TH[4]      ; PIN_C19       ; QSF Assignment ;
; Location ;                ;              ; TH[5]      ; PIN_D19       ; QSF Assignment ;
; Location ;                ;              ; TH[6]      ; PIN_G15       ; QSF Assignment ;
; Location ;                ;              ; cal        ; PIN_H2        ; QSF Assignment ;
; Location ;                ;              ; dec        ; PIN_G3        ; QSF Assignment ;
; Location ;                ;              ; inc        ; PIN_F1        ; QSF Assignment ;
; Location ;                ;              ; num_1/2    ; PIN_J6        ; QSF Assignment ;
; Location ;                ;              ; o1         ; PIN_J1        ; QSF Assignment ;
; Location ;                ;              ; sclr       ; PIN_H2        ; QSF Assignment ;
; Location ;                ;              ; seg_P[0]   ; PIN_B18       ; QSF Assignment ;
; Location ;                ;              ; seg_P[1]   ; PIN_F15       ; QSF Assignment ;
; Location ;                ;              ; seg_P[2]   ; PIN_A19       ; QSF Assignment ;
; Location ;                ;              ; seg_P[3]   ; PIN_B19       ; QSF Assignment ;
; Location ;                ;              ; seg_P[4]   ; PIN_C19       ; QSF Assignment ;
; Location ;                ;              ; seg_P[5]   ; PIN_D19       ; QSF Assignment ;
; Location ;                ;              ; seg_P[6]   ; PIN_G15       ; QSF Assignment ;
; Location ;                ;              ; seg_num[0] ; PIN_D15       ; QSF Assignment ;
; Location ;                ;              ; seg_num[1] ; PIN_A16       ; QSF Assignment ;
; Location ;                ;              ; seg_num[2] ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; seg_num[3] ; PIN_E15       ; QSF Assignment ;
; Location ;                ;              ; seg_num[4] ; PIN_A17       ; QSF Assignment ;
; Location ;                ;              ; seg_num[5] ; PIN_B17       ; QSF Assignment ;
; Location ;                ;              ; seg_num[6] ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; sel[0]     ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; sel[1]     ; PIN_E4        ; QSF Assignment ;
; Location ;                ;              ; t1         ; PIN_J1        ; QSF Assignment ;
; Location ;                ;              ; t2         ; PIN_J2        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Netlist                 ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
;                         ;                     ;
; Placement               ;                     ;
;     -- Requested        ; 0 / 2416 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 2416 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 2416    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/apps/quartus_pro/final_pro_2.0/final_pro_main.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+---------------------------------------------+-----------------------------------------------+
; Resource                                    ; Usage                                         ;
+---------------------------------------------+-----------------------------------------------+
; Total logic elements                        ; 1,912 / 15,408 ( 12 % )                       ;
;     -- Combinational with no register       ; 1523                                          ;
;     -- Register only                        ; 2                                             ;
;     -- Combinational with a register        ; 387                                           ;
;                                             ;                                               ;
; Logic element usage by number of LUT inputs ;                                               ;
;     -- 4 input functions                    ; 1053                                          ;
;     -- 3 input functions                    ; 476                                           ;
;     -- <=2 input functions                  ; 381                                           ;
;     -- Register only                        ; 2                                             ;
;                                             ;                                               ;
; Logic elements by mode                      ;                                               ;
;     -- normal mode                          ; 1392                                          ;
;     -- arithmetic mode                      ; 518                                           ;
;                                             ;                                               ;
; Total registers*                            ; 389 / 17,068 ( 2 % )                          ;
;     -- Dedicated logic registers            ; 389 / 15,408 ( 3 % )                          ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )                             ;
;                                             ;                                               ;
; Total LABs:  partially or completely used   ; 139 / 963 ( 14 % )                            ;
; User inserted logic elements                ; 0                                             ;
; Virtual pins                                ; 0                                             ;
; I/O pins                                    ; 52 / 347 ( 15 % )                             ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                                ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                 ;
; Global signals                              ; 2                                             ;
; M9Ks                                        ; 0 / 56 ( 0 % )                                ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )                           ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements          ; 2 / 112 ( 2 % )                               ;
; PLLs                                        ; 0 / 4 ( 0 % )                                 ;
; Global clocks                               ; 2 / 20 ( 10 % )                               ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                 ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                 ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                 ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                 ;
; Average interconnect usage (total/H/V)      ; 3% / 2% / 3%                                  ;
; Peak interconnect usage (total/H/V)         ; 8% / 6% / 10%                                 ;
; Maximum fan-out node                        ; CLK~inputclkctrl                              ;
; Maximum fan-out                             ; 389                                           ;
; Highest non-global fan-out signal           ; final_main:inst|alu_32bit_2:inst|LessThan0~30 ;
; Highest non-global fan-out                  ; 71                                            ;
; Total fan-out                               ; 7875                                          ;
; Average fan-out                             ; 3.26                                          ;
+---------------------------------------------+-----------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; B[0] ; H2    ; 1        ; 0            ; 21           ; 7            ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; B[1] ; G3    ; 1        ; 0            ; 23           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; B[2] ; F1    ; 1        ; 0            ; 23           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CLK  ; G21   ; 6        ; 41           ; 15           ; 0            ; 389                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; S[0] ; J6    ; 1        ; 0            ; 24           ; 0            ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; S[1] ; H5    ; 1        ; 0            ; 27           ; 0            ; 25                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; S[2] ; H6    ; 1        ; 0            ; 25           ; 21           ; 32                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; S[3] ; G4    ; 1        ; 0            ; 23           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; S[4] ; G5    ; 1        ; 0            ; 27           ; 21           ; 64                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; S[5] ; J7    ; 1        ; 0            ; 22           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; S[6] ; H7    ; 1        ; 0            ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; S[7] ; E3    ; 1        ; 0            ; 26           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; S[8] ; E4    ; 1        ; 0            ; 26           ; 0            ; 53                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; S[9] ; D2    ; 1        ; 0            ; 25           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; L_out[0] ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; L_out[1] ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; L_out[2] ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; L_out[3] ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; L_out[4] ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; L_out[5] ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; L_out[6] ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; L_out[7] ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; L_out[8] ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; L_out[9] ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_1[0] ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_1[1] ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_1[2] ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_1[3] ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_1[4] ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_1[5] ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_1[6] ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_2[0] ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_2[1] ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_2[2] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_2[3] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_2[4] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_2[5] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_2[6] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_3[0] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_3[1] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_3[2] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_3[3] ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_3[4] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_3[5] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_3[6] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_4[0] ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_4[1] ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_4[2] ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_4[3] ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_4[4] ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_4[5] ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG_4[6] ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                     ; Use as regular IO        ; S[8]                    ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; SEG_4[0]                ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; SEG_3[4]                ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; SEG_3[5]                ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; SEG_2[5]                ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; SEG_1[6]                ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; SEG_2[6]                ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; SEG_2[2]                ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; SEG_2[3]                ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; SEG_2[4]                ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; SEG_2[0]                ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; SEG_2[1]                ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; SEG_1[0]                ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; SEG_1[1]                ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 27 / 33 ( 82 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 43 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 28 / 47 ( 60 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 350        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 345        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 336        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 334        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 332        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 328        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 326        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; SEG_2[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; SEG_2[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; SEG_2[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; SEG_3[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; SEG_3[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 290        ; 7        ; SEG_4[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; L_out[9]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; L_out[8]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 351        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 346        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 337        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 335        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 333        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 329        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 327        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; SEG_2[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; SEG_2[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 299        ; 7        ; SEG_3[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; SEG_3[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; SEG_4[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; SEG_4[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 269        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B22      ; 268        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 7          ; 1        ; L_out[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; L_out[7]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 359        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 340        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 339        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; SEG_2[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; SEG_4[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 267        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 266        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; S[9]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; SEG_3[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; SEG_4[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 261        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 260        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 14         ; 1        ; L_out[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; S[7]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; S[8]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ; 362        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 357        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 325        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 317        ; 7        ; SEG_1[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 311        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 301        ; 7        ; SEG_2[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; SEG_3[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 255        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 16         ; 1        ; B[2]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; L_out[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 352        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 347        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 348        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 318        ; 7        ; SEG_1[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; SEG_1[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; SEG_1[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; SEG_3[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; SEG_4[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 272        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 262        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 251        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 250        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; B[1]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; S[3]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; S[4]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 353        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 342        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 341        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 331        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 305        ; 7        ; SEG_1[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 280        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 278        ; 7        ; SEG_4[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 264        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; CLK                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; L_out[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; B[0]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; S[1]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; S[2]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; S[6]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 343        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 323        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 304        ; 7        ; SEG_1[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; SEG_1[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 287        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 259        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 265        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 254        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 253        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 246        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 245        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 29         ; 1        ; L_out[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; L_out[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; L_out[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; S[0]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; S[5]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 243        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J17      ; 258        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 249        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 241        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 21         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 244        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K17      ; 247        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 248        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 239        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 50         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 20         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 232        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 234        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 45         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 44         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 47         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 46         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 51         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 43         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 65         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 66         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 222        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 220        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 219        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 218        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 49         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 48         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 64         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 73         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 67         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 196        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 205        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 214        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N18      ; 215        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ; 213        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 212        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ; 217        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 216        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 53         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 52         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 58         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 57         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 63         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 79         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 74         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 86         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 192        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 193        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 197        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P21      ; 211        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 210        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 55         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 54         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 83         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 84         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 87         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 88         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 90         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 97         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 98         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 153        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 175        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 176        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 172        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 194        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 203        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 204        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 200        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 207        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 206        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 81         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 82         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 89         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 91         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 121        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 125        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 148        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 161        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 171        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 181        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 182        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 59         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 95         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 112        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 122        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 128        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U12      ; 147        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 156        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 174        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 173        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 187        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 202        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 201        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 62         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 61         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 78         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 77         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 93         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V6       ; 92         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 105        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 113        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 120        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 129        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 142        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 157        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 198        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 69         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 68         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W7       ; 110        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 114        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 159        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W20      ; 183        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 191        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 190        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                          ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |final_final_pro_main                           ; 1912 (0)    ; 389 (0)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 52   ; 0            ; 1523 (0)     ; 2 (0)             ; 387 (0)          ; |final_final_pro_main                                                                                                                                                        ; work         ;
;    |busmux:inst5|                               ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|busmux:inst5                                                                                                                                           ;              ;
;       |lpm_mux:$00000|                          ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|busmux:inst5|lpm_mux:$00000                                                                                                                            ;              ;
;          |mux_erc:auto_generated|               ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|busmux:inst5|lpm_mux:$00000|mux_erc:auto_generated                                                                                                     ;              ;
;    |busmux:inst6|                               ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|busmux:inst6                                                                                                                                           ;              ;
;       |lpm_mux:$00000|                          ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|busmux:inst6|lpm_mux:$00000                                                                                                                            ;              ;
;          |mux_4qc:auto_generated|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|busmux:inst6|lpm_mux:$00000|mux_4qc:auto_generated                                                                                                     ;              ;
;    |busmux:inst7|                               ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|busmux:inst7                                                                                                                                           ;              ;
;       |lpm_mux:$00000|                          ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|busmux:inst7|lpm_mux:$00000                                                                                                                            ;              ;
;          |mux_4qc:auto_generated|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|busmux:inst7|lpm_mux:$00000|mux_4qc:auto_generated                                                                                                     ;              ;
;    |busmux:inst8|                               ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|busmux:inst8                                                                                                                                           ;              ;
;       |lpm_mux:$00000|                          ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|busmux:inst8|lpm_mux:$00000                                                                                                                            ;              ;
;          |mux_4qc:auto_generated|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|busmux:inst8|lpm_mux:$00000|mux_4qc:auto_generated                                                                                                     ;              ;
;    |busmux:inst9|                               ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|busmux:inst9                                                                                                                                           ;              ;
;       |lpm_mux:$00000|                          ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|busmux:inst9|lpm_mux:$00000                                                                                                                            ;              ;
;          |mux_4qc:auto_generated|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|busmux:inst9|lpm_mux:$00000|mux_4qc:auto_generated                                                                                                     ;              ;
;    |demux_1to2_modular:inst12|                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |final_final_pro_main|demux_1to2_modular:inst12                                                                                                                              ;              ;
;    |final_main:inst|                            ; 1763 (2)    ; 316 (0)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 1447 (2)     ; 0 (0)             ; 316 (2)          ; |final_final_pro_main|final_main:inst                                                                                                                                        ;              ;
;       |alu_32bit_2:inst|                        ; 397 (106)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 397 (106)    ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|final_main:inst|alu_32bit_2:inst                                                                                                                       ;              ;
;          |lpm_divide:Div0|                      ; 291 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 291 (0)      ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|final_main:inst|alu_32bit_2:inst|lpm_divide:Div0                                                                                                       ;              ;
;             |lpm_divide_cjm:auto_generated|     ; 291 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 291 (0)      ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|final_main:inst|alu_32bit_2:inst|lpm_divide:Div0|lpm_divide_cjm:auto_generated                                                                         ;              ;
;                |sign_div_unsign_dnh:divider|    ; 291 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 291 (0)      ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|final_main:inst|alu_32bit_2:inst|lpm_divide:Div0|lpm_divide_cjm:auto_generated|sign_div_unsign_dnh:divider                                             ;              ;
;                   |alt_u_div_59f:divider|       ; 291 (290)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 291 (290)    ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|final_main:inst|alu_32bit_2:inst|lpm_divide:Div0|lpm_divide_cjm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_59f:divider                       ;              ;
;                      |add_sub_vnc:add_sub_1|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|final_main:inst|alu_32bit_2:inst|lpm_divide:Div0|lpm_divide_cjm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_59f:divider|add_sub_vnc:add_sub_1 ;              ;
;          |lpm_mult:Mult0|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|final_main:inst|alu_32bit_2:inst|lpm_mult:Mult0                                                                                                        ;              ;
;             |mult_ubt:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|final_main:inst|alu_32bit_2:inst|lpm_mult:Mult0|mult_ubt:auto_generated                                                                                ;              ;
;       |bin32_to_bcd_switchable:inst38|          ; 634 (634)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 634 (634)    ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|final_main:inst|bin32_to_bcd_switchable:inst38                                                                                                         ;              ;
;       |busmux:inst21|                           ; 62 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|final_main:inst|busmux:inst21                                                                                                                          ;              ;
;          |lpm_mux:$00000|                       ; 62 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|final_main:inst|busmux:inst21|lpm_mux:$00000                                                                                                           ;              ;
;             |mux_irc:auto_generated|            ; 62 (62)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated                                                                                    ;              ;
;       |increment:inst2|                         ; 334 (1)     ; 158 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 176 (1)      ; 0 (0)             ; 158 (0)          ; |final_final_pro_main|final_main:inst|increment:inst2                                                                                                                        ;              ;
;          |button_controller1:inst33|            ; 137 (137)   ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 71 (71)          ; |final_final_pro_main|final_main:inst|increment:inst2|button_controller1:inst33                                                                                              ;              ;
;          |button_controller1:inst34|            ; 137 (137)   ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 71 (71)          ; |final_final_pro_main|final_main:inst|increment:inst2|button_controller1:inst34                                                                                              ;              ;
;          |lpm_add_sub1:inst2|                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|final_main:inst|increment:inst2|lpm_add_sub1:inst2                                                                                                     ;              ;
;             |lpm_add_sub:lpm_add_sub_component| ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|final_main:inst|increment:inst2|lpm_add_sub1:inst2|lpm_add_sub:lpm_add_sub_component                                                                   ;              ;
;                |add_sub_nqg:auto_generated|     ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|final_main:inst|increment:inst2|lpm_add_sub1:inst2|lpm_add_sub:lpm_add_sub_component|add_sub_nqg:auto_generated                                        ;              ;
;          |lpm_counter0:inst|                    ; 42 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 16 (0)           ; |final_final_pro_main|final_main:inst|increment:inst2|lpm_counter0:inst                                                                                                      ;              ;
;             |lpm_counter:lpm_counter_component| ; 42 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 16 (0)           ; |final_final_pro_main|final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component                                                                    ;              ;
;                |cntr_m3k:auto_generated|        ; 42 (42)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 16 (16)          ; |final_final_pro_main|final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated                                            ;              ;
;       |increment:inst3|                         ; 334 (1)     ; 158 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 176 (1)      ; 0 (0)             ; 158 (0)          ; |final_final_pro_main|final_main:inst|increment:inst3                                                                                                                        ;              ;
;          |button_controller1:inst33|            ; 137 (137)   ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 71 (71)          ; |final_final_pro_main|final_main:inst|increment:inst3|button_controller1:inst33                                                                                              ;              ;
;          |button_controller1:inst34|            ; 137 (137)   ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 71 (71)          ; |final_final_pro_main|final_main:inst|increment:inst3|button_controller1:inst34                                                                                              ;              ;
;          |lpm_add_sub1:inst2|                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|final_main:inst|increment:inst3|lpm_add_sub1:inst2                                                                                                     ;              ;
;             |lpm_add_sub:lpm_add_sub_component| ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|final_main:inst|increment:inst3|lpm_add_sub1:inst2|lpm_add_sub:lpm_add_sub_component                                                                   ;              ;
;                |add_sub_nqg:auto_generated|     ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |final_final_pro_main|final_main:inst|increment:inst3|lpm_add_sub1:inst2|lpm_add_sub:lpm_add_sub_component|add_sub_nqg:auto_generated                                        ;              ;
;          |lpm_counter0:inst|                    ; 42 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 16 (0)           ; |final_final_pro_main|final_main:inst|increment:inst3|lpm_counter0:inst                                                                                                      ;              ;
;             |lpm_counter:lpm_counter_component| ; 42 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 16 (0)           ; |final_final_pro_main|final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component                                                                    ;              ;
;                |cntr_m3k:auto_generated|        ; 42 (42)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 16 (16)          ; |final_final_pro_main|final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated                                            ;              ;
;    |push_ball_test:inst1|                       ; 109 (3)     ; 73 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (1)       ; 2 (0)             ; 71 (2)           ; |final_final_pro_main|push_ball_test:inst1                                                                                                                                   ;              ;
;       |push_ball:inst|                          ; 57 (57)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 2 (2)             ; 33 (33)          ; |final_final_pro_main|push_ball_test:inst1|push_ball:inst                                                                                                                    ;              ;
;       |victory_lights:inst21|                   ; 49 (49)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 36 (36)          ; |final_final_pro_main|push_ball_test:inst1|victory_lights:inst21                                                                                                             ;              ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; L_out[9] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L_out[8] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L_out[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L_out[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L_out[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L_out[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L_out[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L_out[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L_out[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L_out[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[7]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; S[6]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; S[5]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; S[3]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SEG_1[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_1[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_1[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_1[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_1[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_1[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_1[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_2[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_2[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_2[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_2[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_3[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_3[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_3[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_3[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_3[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_3[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_3[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_4[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_4[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_4[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_4[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_4[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_4[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_4[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[4]     ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; S[1]     ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; S[2]     ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; S[0]     ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; S[9]     ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; S[8]     ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; CLK      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; B[1]     ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; B[0]     ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; B[2]     ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                       ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; S[7]                                                                                                                                      ;                   ;         ;
; S[6]                                                                                                                                      ;                   ;         ;
; S[5]                                                                                                                                      ;                   ;         ;
; S[3]                                                                                                                                      ;                   ;         ;
; S[4]                                                                                                                                      ;                   ;         ;
;      - busmux:inst5|lpm_mux:$00000|mux_erc:auto_generated|result_node[8]~0                                                                ; 1                 ; 6       ;
;      - busmux:inst5|lpm_mux:$00000|mux_erc:auto_generated|result_node[7]~1                                                                ; 1                 ; 6       ;
;      - busmux:inst5|lpm_mux:$00000|mux_erc:auto_generated|result_node[6]~2                                                                ; 1                 ; 6       ;
;      - busmux:inst5|lpm_mux:$00000|mux_erc:auto_generated|result_node[5]~3                                                                ; 1                 ; 6       ;
;      - busmux:inst5|lpm_mux:$00000|mux_erc:auto_generated|result_node[4]~4                                                                ; 1                 ; 6       ;
;      - busmux:inst5|lpm_mux:$00000|mux_erc:auto_generated|result_node[3]~5                                                                ; 1                 ; 6       ;
;      - busmux:inst5|lpm_mux:$00000|mux_erc:auto_generated|result_node[2]~6                                                                ; 1                 ; 6       ;
;      - busmux:inst5|lpm_mux:$00000|mux_erc:auto_generated|result_node[1]~7                                                                ; 1                 ; 6       ;
;      - busmux:inst5|lpm_mux:$00000|mux_erc:auto_generated|result_node[0]~8                                                                ; 1                 ; 6       ;
;      - busmux:inst6|lpm_mux:$00000|mux_4qc:auto_generated|result_node[6]                                                                  ; 1                 ; 6       ;
;      - busmux:inst6|lpm_mux:$00000|mux_4qc:auto_generated|result_node[5]                                                                  ; 1                 ; 6       ;
;      - busmux:inst6|lpm_mux:$00000|mux_4qc:auto_generated|result_node[4]                                                                  ; 1                 ; 6       ;
;      - busmux:inst6|lpm_mux:$00000|mux_4qc:auto_generated|result_node[3]                                                                  ; 1                 ; 6       ;
;      - busmux:inst6|lpm_mux:$00000|mux_4qc:auto_generated|result_node[2]                                                                  ; 1                 ; 6       ;
;      - busmux:inst6|lpm_mux:$00000|mux_4qc:auto_generated|result_node[1]                                                                  ; 1                 ; 6       ;
;      - busmux:inst6|lpm_mux:$00000|mux_4qc:auto_generated|result_node[0]                                                                  ; 1                 ; 6       ;
;      - busmux:inst7|lpm_mux:$00000|mux_4qc:auto_generated|result_node[6]                                                                  ; 1                 ; 6       ;
;      - busmux:inst7|lpm_mux:$00000|mux_4qc:auto_generated|result_node[5]                                                                  ; 1                 ; 6       ;
;      - busmux:inst7|lpm_mux:$00000|mux_4qc:auto_generated|result_node[4]                                                                  ; 1                 ; 6       ;
;      - busmux:inst7|lpm_mux:$00000|mux_4qc:auto_generated|result_node[3]                                                                  ; 1                 ; 6       ;
;      - busmux:inst7|lpm_mux:$00000|mux_4qc:auto_generated|result_node[2]                                                                  ; 1                 ; 6       ;
;      - busmux:inst7|lpm_mux:$00000|mux_4qc:auto_generated|result_node[1]                                                                  ; 1                 ; 6       ;
;      - busmux:inst7|lpm_mux:$00000|mux_4qc:auto_generated|result_node[0]                                                                  ; 1                 ; 6       ;
;      - busmux:inst8|lpm_mux:$00000|mux_4qc:auto_generated|result_node[6]~0                                                                ; 1                 ; 6       ;
;      - busmux:inst8|lpm_mux:$00000|mux_4qc:auto_generated|result_node[5]~1                                                                ; 1                 ; 6       ;
;      - busmux:inst8|lpm_mux:$00000|mux_4qc:auto_generated|result_node[4]~2                                                                ; 1                 ; 6       ;
;      - busmux:inst8|lpm_mux:$00000|mux_4qc:auto_generated|result_node[3]~3                                                                ; 1                 ; 6       ;
;      - busmux:inst8|lpm_mux:$00000|mux_4qc:auto_generated|result_node[2]~4                                                                ; 1                 ; 6       ;
;      - busmux:inst8|lpm_mux:$00000|mux_4qc:auto_generated|result_node[1]~5                                                                ; 1                 ; 6       ;
;      - busmux:inst8|lpm_mux:$00000|mux_4qc:auto_generated|result_node[0]~6                                                                ; 1                 ; 6       ;
;      - busmux:inst9|lpm_mux:$00000|mux_4qc:auto_generated|result_node[6]~0                                                                ; 1                 ; 6       ;
;      - busmux:inst9|lpm_mux:$00000|mux_4qc:auto_generated|result_node[5]~1                                                                ; 1                 ; 6       ;
;      - busmux:inst9|lpm_mux:$00000|mux_4qc:auto_generated|result_node[4]~2                                                                ; 1                 ; 6       ;
;      - busmux:inst9|lpm_mux:$00000|mux_4qc:auto_generated|result_node[3]~3                                                                ; 1                 ; 6       ;
;      - busmux:inst9|lpm_mux:$00000|mux_4qc:auto_generated|result_node[2]~4                                                                ; 1                 ; 6       ;
;      - busmux:inst9|lpm_mux:$00000|mux_4qc:auto_generated|result_node[1]~5                                                                ; 1                 ; 6       ;
;      - busmux:inst9|lpm_mux:$00000|mux_4qc:auto_generated|result_node[0]~6                                                                ; 1                 ; 6       ;
;      - demux_1to2_modular:inst12|out1[1]~0                                                                                                ; 1                 ; 6       ;
;      - demux_1to2_modular:inst12|out1[0]~1                                                                                                ; 1                 ; 6       ;
;      - demux_1to2_modular:inst12|out1[2]~2                                                                                                ; 1                 ; 6       ;
;      - final_main:inst|inst44                                                                                                             ; 1                 ; 6       ;
;      - demux_1to2_modular:inst12|out0[0]~0                                                                                                ; 1                 ; 6       ;
;      - final_main:inst|inst42                                                                                                             ; 1                 ; 6       ;
;      - demux_1to2_modular:inst12|out0[2]~1                                                                                                ; 1                 ; 6       ;
;      - final_main:inst|inst45                                                                                                             ; 1                 ; 6       ;
;      - final_main:inst|inst43                                                                                                             ; 1                 ; 6       ;
;      - push_ball_test:inst1|inst15~3                                                                                                      ; 1                 ; 6       ;
;      - final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[15]~41 ; 1                 ; 6       ;
;      - final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[15]~41 ; 1                 ; 6       ;
;      - final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[14]~42 ; 1                 ; 6       ;
;      - final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[14]~42 ; 1                 ; 6       ;
;      - final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[12]~43 ; 1                 ; 6       ;
;      - final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[12]~43 ; 1                 ; 6       ;
;      - final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[11]~44 ; 1                 ; 6       ;
;      - final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[11]~44 ; 1                 ; 6       ;
;      - final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[7]~45  ; 1                 ; 6       ;
;      - final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[7]~45  ; 1                 ; 6       ;
;      - final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[6]~46  ; 1                 ; 6       ;
;      - final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[6]~46  ; 1                 ; 6       ;
;      - final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[5]~47  ; 1                 ; 6       ;
;      - final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[5]~47  ; 1                 ; 6       ;
;      - final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[4]~48  ; 1                 ; 6       ;
;      - final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[4]~48  ; 1                 ; 6       ;
;      - L_out[9]~output                                                                                                                    ; 1                 ; 6       ;
; S[1]                                                                                                                                      ;                   ;         ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[0]~5                                                                    ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[13]~8                                              ; 0                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|LessThan1~0                                                                         ; 0                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add1~0                                                                              ; 0                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|shift_reg~5                                                                         ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[13]~22                                             ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[15]~25                                             ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[14]~28                                             ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[13]~31                                             ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[12]~34                                             ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[11]~37                                             ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[10]~40                                             ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[9]~43                                              ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[8]~46                                              ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[7]~49                                              ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[6]~52                                              ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[5]~55                                              ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[4]~58                                              ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[13]~61                                             ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[3]~64                                              ; 0                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add0~4                                                                              ; 0                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|shift_reg~530                                                                       ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[1]~67                                              ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[2]~68                                              ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[13]~69                                             ; 0                 ; 6       ;
; S[2]                                                                                                                                      ;                   ;         ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[0]~2                                                                    ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[0]~5                                                                    ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[0]~6                                                                    ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[1]~7                                                                    ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[1]~8                                                                    ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[4]~9                                                                    ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add140~1                                                                            ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add140~2                                                                            ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add140~3                                                                            ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add140~4                                                                            ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add140~5                                                                            ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[5]~13                                                                   ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[5]~14                                                                   ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add141~1                                                                            ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[7]~15                                                                   ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add141~2                                                                            ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add141~3                                                                            ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add141~4                                                                            ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add141~5                                                                            ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[9]~19                                                                   ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[9]~20                                                                   ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add142~1                                                                            ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[12]~21                                                                  ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add142~2                                                                            ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add142~3                                                                            ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add142~4                                                                            ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add142~5                                                                            ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[13]~25                                                                  ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[13]~26                                                                  ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[14]~27                                                                  ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[14]~28                                                                  ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[15]~29                                                                  ; 1                 ; 6       ;
; S[0]                                                                                                                                      ;                   ;         ;
;      - final_main:inst|increment:inst3|lpm_add_sub1:inst2|lpm_add_sub:lpm_add_sub_component|add_sub_nqg:auto_generated|result_int[0]~1    ; 1                 ; 6       ;
;      - final_main:inst|increment:inst2|lpm_add_sub1:inst2|lpm_add_sub:lpm_add_sub_component|add_sub_nqg:auto_generated|result_int[0]~1    ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[0]~2                                                                    ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[15]~25                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[14]~28                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[13]~31                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[12]~34                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[11]~37                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[10]~40                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[9]~43                                              ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[8]~46                                              ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[7]~49                                              ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[6]~52                                              ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[5]~55                                              ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[4]~58                                              ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[13]~61                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[3]~64                                              ; 1                 ; 6       ;
;      - final_main:inst|inst44                                                                                                             ; 1                 ; 6       ;
;      - final_main:inst|inst42                                                                                                             ; 1                 ; 6       ;
;      - final_main:inst|inst45                                                                                                             ; 1                 ; 6       ;
;      - final_main:inst|inst43                                                                                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[1]~67                                              ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[2]~68                                              ; 1                 ; 6       ;
; S[9]                                                                                                                                      ;                   ;         ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[0]~4                                                                    ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[13]~8                                              ; 0                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Mux2~0                                                                                            ; 0                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add0~3                                                                              ; 0                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|shift_reg~4                                                                         ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[13]~22                                             ; 0                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add0~4                                                                              ; 0                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|shift_reg~530                                                                       ; 0                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[13]~69                                             ; 0                 ; 6       ;
; S[8]                                                                                                                                      ;                   ;         ;
;      - final_main:inst|alu_32bit_2:inst|Add0~4                                                                                            ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~1                                                                                            ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~2                                                                                            ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|current_bcd[0]~3                                                                    ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Mux0~0                                                                                            ; 1                 ; 6       ;
;      - final_main:inst|bin32_to_bcd_switchable:inst38|Add0~2                                                                              ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[28]~9                                              ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Mux2~0                                                                                            ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Mux1~0                                                                                            ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[27]~10                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[26]~11                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[25]~12                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[24]~13                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[23]~14                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[22]~15                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[21]~16                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[20]~17                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[19]~18                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[18]~19                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[17]~20                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[16]~21                                             ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[13]~22                                             ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~7                                                                                            ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~8                                                                                            ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~9                                                                                            ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~10                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~11                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~12                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~13                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~14                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~15                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~16                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~17                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~18                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~19                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~20                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~21                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~22                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~23                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~24                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~25                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~26                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~27                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~28                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~29                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~30                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~31                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~32                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~33                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~34                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~35                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|alu_32bit_2:inst|Add0~36                                                                                           ; 1                 ; 6       ;
;      - final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[13]~69                                             ; 1                 ; 6       ;
; CLK                                                                                                                                       ;                   ;         ;
; B[1]                                                                                                                                      ;                   ;         ;
;      - demux_1to2_modular:inst12|out1[1]~0                                                                                                ; 0                 ; 6       ;
;      - final_main:inst|inst45                                                                                                             ; 0                 ; 6       ;
;      - final_main:inst|inst43                                                                                                             ; 0                 ; 6       ;
;      - push_ball_test:inst1|inst15~3                                                                                                      ; 0                 ; 6       ;
; B[0]                                                                                                                                      ;                   ;         ;
;      - demux_1to2_modular:inst12|out1[0]~1                                                                                                ; 1                 ; 6       ;
;      - demux_1to2_modular:inst12|out0[0]~0                                                                                                ; 1                 ; 6       ;
;      - final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[15]~41 ; 1                 ; 6       ;
;      - final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[15]~41 ; 1                 ; 6       ;
;      - final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[14]~42 ; 1                 ; 6       ;
;      - final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[14]~42 ; 1                 ; 6       ;
;      - final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[12]~43 ; 1                 ; 6       ;
;      - final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[12]~43 ; 1                 ; 6       ;
;      - final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[11]~44 ; 1                 ; 6       ;
;      - final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[11]~44 ; 1                 ; 6       ;
;      - final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[7]~45  ; 1                 ; 6       ;
;      - final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[7]~45  ; 1                 ; 6       ;
;      - final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[6]~46  ; 1                 ; 6       ;
;      - final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[6]~46  ; 1                 ; 6       ;
;      - final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[5]~47  ; 1                 ; 6       ;
;      - final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[5]~47  ; 1                 ; 6       ;
;      - final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[4]~48  ; 1                 ; 6       ;
;      - final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[4]~48  ; 1                 ; 6       ;
; B[2]                                                                                                                                      ;                   ;         ;
;      - demux_1to2_modular:inst12|out1[2]~2                                                                                                ; 0                 ; 6       ;
;      - final_main:inst|inst44                                                                                                             ; 0                 ; 6       ;
;      - final_main:inst|inst42                                                                                                             ; 0                 ; 6       ;
;      - demux_1to2_modular:inst12|out0[2]~1                                                                                                ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                               ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                ; PIN_G21            ; 389     ; Clock                     ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; demux_1to2_modular:inst12|out1[1]~0                                                                                                ; LCCOMB_X12_Y27_N10 ; 36      ; Async. clear              ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; final_main:inst|increment:inst2|button_controller1:inst33|btn_sync_1                                                               ; FF_X17_Y18_N21     ; 39      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst2|button_controller1:inst33|double_counter[23]~80                                                    ; LCCOMB_X17_Y18_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst2|button_controller1:inst33|repeat_counter[21]~1                                                     ; LCCOMB_X17_Y19_N16 ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst2|button_controller1:inst33|waiting_for_second                                                       ; FF_X17_Y18_N25     ; 35      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst2|button_controller1:inst34|btn_sync_1                                                               ; FF_X8_Y9_N23       ; 39      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst2|button_controller1:inst34|double_counter[17]~80                                                    ; LCCOMB_X8_Y9_N14   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst2|button_controller1:inst34|repeat_counter[10]~1                                                     ; LCCOMB_X9_Y7_N0    ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst2|button_controller1:inst34|waiting_for_second                                                       ; FF_X8_Y9_N1        ; 35      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|_~5                    ; LCCOMB_X12_Y17_N12 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[15]~33 ; LCCOMB_X15_Y17_N20 ; 16      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst3|button_controller1:inst33|btn_sync_1                                                               ; FF_X10_Y21_N23     ; 39      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst3|button_controller1:inst33|double_counter[29]~80                                                    ; LCCOMB_X10_Y21_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst3|button_controller1:inst33|repeat_counter[30]~1                                                     ; LCCOMB_X10_Y22_N24 ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst3|button_controller1:inst33|waiting_for_second                                                       ; FF_X10_Y21_N13     ; 35      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst3|button_controller1:inst34|btn_sync_1                                                               ; FF_X8_Y25_N7       ; 39      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst3|button_controller1:inst34|double_counter[28]~80                                                    ; LCCOMB_X8_Y25_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst3|button_controller1:inst34|repeat_counter[17]~1                                                     ; LCCOMB_X9_Y27_N24  ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst3|button_controller1:inst34|waiting_for_second                                                       ; FF_X8_Y25_N25      ; 35      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|_~5                    ; LCCOMB_X9_Y20_N12  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[15]~33 ; LCCOMB_X24_Y16_N20 ; 16      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; push_ball_test:inst1|inst15                                                                                                        ; FF_X12_Y27_N27     ; 30      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; push_ball_test:inst1|push_ball:inst|Equal0~5                                                                                       ; LCCOMB_X11_Y27_N0  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; push_ball_test:inst1|push_ball:inst|LEDG[2]~3                                                                                      ; LCCOMB_X11_Y27_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; push_ball_test:inst1|push_ball:inst|LEDG~12                                                                                        ; LCCOMB_X11_Y27_N22 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; push_ball_test:inst1|victory_lights:inst21|leds[5]~1                                                                               ; LCCOMB_X16_Y27_N30 ; 35      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                     ;
+-------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK                                 ; PIN_G21            ; 389     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; demux_1to2_modular:inst12|out1[1]~0 ; LCCOMB_X12_Y27_N10 ; 36      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
+-------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                          ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; final_main:inst|alu_32bit_2:inst|LessThan0~30                                                                                                                 ; 71      ;
; S[4]~input                                                                                                                                                    ; 64      ;
; S[8]~input                                                                                                                                                    ; 53      ;
; final_main:inst|inst42                                                                                                                                        ; 42      ;
; final_main:inst|inst44                                                                                                                                        ; 42      ;
; final_main:inst|increment:inst3|button_controller1:inst34|btn_sync_1                                                                                          ; 39      ;
; final_main:inst|increment:inst3|button_controller1:inst33|btn_sync_1                                                                                          ; 39      ;
; final_main:inst|increment:inst2|button_controller1:inst34|btn_sync_1                                                                                          ; 39      ;
; final_main:inst|increment:inst2|button_controller1:inst33|btn_sync_1                                                                                          ; 39      ;
; final_main:inst|increment:inst3|button_controller1:inst34|waiting_for_second                                                                                  ; 35      ;
; final_main:inst|increment:inst3|button_controller1:inst33|waiting_for_second                                                                                  ; 35      ;
; final_main:inst|increment:inst2|button_controller1:inst34|waiting_for_second                                                                                  ; 35      ;
; final_main:inst|increment:inst2|button_controller1:inst33|waiting_for_second                                                                                  ; 35      ;
; push_ball_test:inst1|victory_lights:inst21|leds[5]~1                                                                                                          ; 35      ;
; final_main:inst|increment:inst3|button_controller1:inst34|Equal0~10                                                                                           ; 34      ;
; final_main:inst|increment:inst3|button_controller1:inst33|Equal0~10                                                                                           ; 34      ;
; final_main:inst|increment:inst2|button_controller1:inst34|Equal0~10                                                                                           ; 34      ;
; final_main:inst|increment:inst2|button_controller1:inst33|Equal0~10                                                                                           ; 34      ;
; final_main:inst|increment:inst3|button_controller1:inst34|LessThan0~2                                                                                         ; 33      ;
; final_main:inst|increment:inst3|button_controller1:inst33|LessThan0~2                                                                                         ; 33      ;
; final_main:inst|increment:inst2|button_controller1:inst34|LessThan0~2                                                                                         ; 33      ;
; final_main:inst|increment:inst2|button_controller1:inst33|LessThan0~2                                                                                         ; 33      ;
; S[2]~input                                                                                                                                                    ; 32      ;
; final_main:inst|increment:inst3|button_controller1:inst34|double_counter[28]~80                                                                               ; 32      ;
; final_main:inst|increment:inst3|button_controller1:inst33|double_counter[29]~80                                                                               ; 32      ;
; final_main:inst|increment:inst2|button_controller1:inst34|double_counter[17]~80                                                                               ; 32      ;
; final_main:inst|increment:inst2|button_controller1:inst33|double_counter[23]~80                                                                               ; 32      ;
; final_main:inst|increment:inst3|button_controller1:inst34|repeat_counter[17]~1                                                                                ; 31      ;
; final_main:inst|increment:inst3|button_controller1:inst33|repeat_counter[30]~1                                                                                ; 31      ;
; final_main:inst|increment:inst2|button_controller1:inst34|repeat_counter[10]~1                                                                                ; 31      ;
; final_main:inst|increment:inst2|button_controller1:inst33|repeat_counter[21]~1                                                                                ; 31      ;
; push_ball_test:inst1|inst15                                                                                                                                   ; 30      ;
; final_main:inst|busmux:inst21|lpm_mux:$00000|mux_irc:auto_generated|result_node[13]~8                                                                         ; 29      ;
; S[1]~input                                                                                                                                                    ; 25      ;
; S[0]~input                                                                                                                                                    ; 23      ;
; final_main:inst|alu_32bit_2:inst|min_val[15]~5                                                                                                                ; 21      ;
; demux_1to2_modular:inst12|out0[0]~0                                                                                                                           ; 20      ;
; final_main:inst|alu_32bit_2:inst|Equal0~6                                                                                                                     ; 19      ;
; final_main:inst|alu_32bit_2:inst|min_val[0]~1                                                                                                                 ; 19      ;
; final_main:inst|alu_32bit_2:inst|min_val[1]~0                                                                                                                 ; 19      ;
; B[0]~input                                                                                                                                                    ; 18      ;
; push_ball_test:inst1|push_ball:inst|Equal0~5                                                                                                                  ; 18      ;
; final_main:inst|alu_32bit_2:inst|lpm_divide:Div0|lpm_divide_cjm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_59f:divider|selnose[187]~8               ; 18      ;
; final_main:inst|increment:inst3|inst4                                                                                                                         ; 17      ;
; final_main:inst|increment:inst2|inst4                                                                                                                         ; 17      ;
; final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|_~5                                               ; 16      ;
; final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|_~5                                               ; 16      ;
; final_main:inst|increment:inst3|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[15]~33                            ; 16      ;
; final_main:inst|increment:inst2|lpm_counter0:inst|lpm_counter:lpm_counter_component|cntr_m3k:auto_generated|counter_reg_bit[15]~33                            ; 16      ;
; final_main:inst|alu_32bit_2:inst|lpm_divide:Div0|lpm_divide_cjm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_59f:divider|add_sub_14_result_int[15]~30 ; 16      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; final_main:inst|alu_32bit_2:inst|lpm_mult:Mult0|mult_ubt:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    final_main:inst|alu_32bit_2:inst|lpm_mult:Mult0|mult_ubt:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y20_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 2,240 / 47,787 ( 5 % ) ;
; C16 interconnects          ; 9 / 1,804 ( < 1 % )    ;
; C4 interconnects           ; 1,149 / 31,272 ( 4 % ) ;
; Direct links               ; 471 / 47,787 ( < 1 % ) ;
; Global clocks              ; 2 / 20 ( 10 % )        ;
; Local interconnects        ; 866 / 15,408 ( 6 % )   ;
; R24 interconnects          ; 28 / 1,775 ( 2 % )     ;
; R4 interconnects           ; 1,077 / 41,310 ( 3 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.76) ; Number of LABs  (Total = 139) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 1                             ;
; 3                                           ; 4                             ;
; 4                                           ; 4                             ;
; 5                                           ; 1                             ;
; 6                                           ; 0                             ;
; 7                                           ; 3                             ;
; 8                                           ; 3                             ;
; 9                                           ; 2                             ;
; 10                                          ; 0                             ;
; 11                                          ; 2                             ;
; 12                                          ; 1                             ;
; 13                                          ; 0                             ;
; 14                                          ; 0                             ;
; 15                                          ; 3                             ;
; 16                                          ; 108                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.63) ; Number of LABs  (Total = 139) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 4                             ;
; 1 Clock                            ; 41                            ;
; 1 Clock enable                     ; 23                            ;
; 1 Sync. clear                      ; 18                            ;
; 1 Sync. load                       ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.29) ; Number of LABs  (Total = 139) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 8                             ;
; 2                                            ; 1                             ;
; 3                                            ; 4                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 4                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 0                             ;
; 11                                           ; 3                             ;
; 12                                           ; 1                             ;
; 13                                           ; 0                             ;
; 14                                           ; 4                             ;
; 15                                           ; 2                             ;
; 16                                           ; 68                            ;
; 17                                           ; 0                             ;
; 18                                           ; 1                             ;
; 19                                           ; 1                             ;
; 20                                           ; 4                             ;
; 21                                           ; 5                             ;
; 22                                           ; 1                             ;
; 23                                           ; 0                             ;
; 24                                           ; 5                             ;
; 25                                           ; 0                             ;
; 26                                           ; 3                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
; 30                                           ; 2                             ;
; 31                                           ; 2                             ;
; 32                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.91) ; Number of LABs  (Total = 139) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 8                             ;
; 2                                               ; 5                             ;
; 3                                               ; 2                             ;
; 4                                               ; 6                             ;
; 5                                               ; 3                             ;
; 6                                               ; 1                             ;
; 7                                               ; 14                            ;
; 8                                               ; 12                            ;
; 9                                               ; 12                            ;
; 10                                              ; 13                            ;
; 11                                              ; 6                             ;
; 12                                              ; 18                            ;
; 13                                              ; 6                             ;
; 14                                              ; 3                             ;
; 15                                              ; 5                             ;
; 16                                              ; 25                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.08) ; Number of LABs  (Total = 139) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 5                             ;
; 4                                            ; 17                            ;
; 5                                            ; 3                             ;
; 6                                            ; 1                             ;
; 7                                            ; 3                             ;
; 8                                            ; 2                             ;
; 9                                            ; 9                             ;
; 10                                           ; 2                             ;
; 11                                           ; 5                             ;
; 12                                           ; 13                            ;
; 13                                           ; 9                             ;
; 14                                           ; 2                             ;
; 15                                           ; 6                             ;
; 16                                           ; 5                             ;
; 17                                           ; 11                            ;
; 18                                           ; 6                             ;
; 19                                           ; 4                             ;
; 20                                           ; 4                             ;
; 21                                           ; 4                             ;
; 22                                           ; 1                             ;
; 23                                           ; 2                             ;
; 24                                           ; 0                             ;
; 25                                           ; 2                             ;
; 26                                           ; 1                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
; 30                                           ; 2                             ;
; 31                                           ; 4                             ;
; 32                                           ; 6                             ;
; 33                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 52        ; 0            ; 52        ; 0            ; 0            ; 52        ; 52        ; 0            ; 52        ; 52        ; 0            ; 38           ; 0            ; 0            ; 14           ; 0            ; 38           ; 14           ; 0            ; 0            ; 0            ; 38           ; 0            ; 0            ; 0            ; 0            ; 0            ; 52        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 52           ; 0         ; 52           ; 52           ; 0         ; 0         ; 52           ; 0         ; 0         ; 52           ; 14           ; 52           ; 52           ; 38           ; 52           ; 14           ; 38           ; 52           ; 52           ; 52           ; 14           ; 52           ; 52           ; 52           ; 52           ; 52           ; 0         ; 52           ; 52           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; L_out[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; L_out[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; L_out[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; L_out[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; L_out[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; L_out[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; L_out[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; L_out[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; L_out[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; L_out[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_1[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_1[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_1[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_1[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_1[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_1[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_1[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_2[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_2[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_2[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_2[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_2[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_2[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_2[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_3[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_3[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_3[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_3[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_3[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_3[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_3[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_4[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_4[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_4[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_4[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_4[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_4[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_4[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[9]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[8]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Enable Open Drain on CRC Error pin           ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nCEO                                         ; Unreserved               ;
; Data[0]                                      ; As input tri-stated      ;
; Data[1]/ASDO                                 ; As input tri-stated      ;
; Data[7..2]                                   ; Unreserved               ;
; FLASH_nCE/nCSO                               ; As input tri-stated      ;
; Other Active Parallel pins                   ; Unreserved               ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Feb 24 14:27:36 2026
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off final_pro_E_D -c final_pro_main
Info: Selected device EP3C16F484C6 for design "final_pro_main"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. Please purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C40F484C6 is compatible
    Info: Device EP3C55F484C6 is compatible
    Info: Device EP3C80F484C6 is compatible
Info: Fitter converted 4 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location K2
    Info: Pin ~ALTERA_DATA0~ is reserved at location K1
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'final_pro_main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node CLK~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Automatically promoted node demux_1to2_modular:inst12|out1[1]~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node push_ball_test:inst1|push_ball:inst|LEDG~0
        Info: Destination node push_ball_test:inst1|push_ball:inst|LEDG[2]~3
        Info: Destination node push_ball_test:inst1|push_ball:inst|LEDG~4
        Info: Destination node push_ball_test:inst1|push_ball:inst|LEDG~5
        Info: Destination node push_ball_test:inst1|push_ball:inst|LEDG~6
        Info: Destination node push_ball_test:inst1|push_ball:inst|LEDG~7
        Info: Destination node push_ball_test:inst1|push_ball:inst|LEDG~8
        Info: Destination node push_ball_test:inst1|push_ball:inst|LEDG~9
        Info: Destination node push_ball_test:inst1|push_ball:inst|LEDG~10
        Info: Destination node push_ball_test:inst1|push_ball:inst|LEDG~11
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "CLR" is assigned to location or region, but does not exist in design
    Warning: Node "H[0]" is assigned to location or region, but does not exist in design
    Warning: Node "H[1]" is assigned to location or region, but does not exist in design
    Warning: Node "H[2]" is assigned to location or region, but does not exist in design
    Warning: Node "H[3]" is assigned to location or region, but does not exist in design
    Warning: Node "H[4]" is assigned to location or region, but does not exist in design
    Warning: Node "H[5]" is assigned to location or region, but does not exist in design
    Warning: Node "H[6]" is assigned to location or region, but does not exist in design
    Warning: Node "LED[0]" is assigned to location or region, but does not exist in design
    Warning: Node "LED[1]" is assigned to location or region, but does not exist in design
    Warning: Node "LED[2]" is assigned to location or region, but does not exist in design
    Warning: Node "LED[3]" is assigned to location or region, but does not exist in design
    Warning: Node "LED[4]" is assigned to location or region, but does not exist in design
    Warning: Node "LED[5]" is assigned to location or region, but does not exist in design
    Warning: Node "LED[6]" is assigned to location or region, but does not exist in design
    Warning: Node "LED[7]" is assigned to location or region, but does not exist in design
    Warning: Node "LED[8]" is assigned to location or region, but does not exist in design
    Warning: Node "LED[9]" is assigned to location or region, but does not exist in design
    Warning: Node "O[0]" is assigned to location or region, but does not exist in design
    Warning: Node "O[1]" is assigned to location or region, but does not exist in design
    Warning: Node "O[2]" is assigned to location or region, but does not exist in design
    Warning: Node "O[3]" is assigned to location or region, but does not exist in design
    Warning: Node "O[4]" is assigned to location or region, but does not exist in design
    Warning: Node "O[5]" is assigned to location or region, but does not exist in design
    Warning: Node "O[6]" is assigned to location or region, but does not exist in design
    Warning: Node "P1" is assigned to location or region, but does not exist in design
    Warning: Node "P2" is assigned to location or region, but does not exist in design
    Warning: Node "Res_1/2" is assigned to location or region, but does not exist in design
    Warning: Node "Res_cal" is assigned to location or region, but does not exist in design
    Warning: Node "Sclr" is assigned to location or region, but does not exist in design
    Warning: Node "TE[0]" is assigned to location or region, but does not exist in design
    Warning: Node "TE[1]" is assigned to location or region, but does not exist in design
    Warning: Node "TE[2]" is assigned to location or region, but does not exist in design
    Warning: Node "TE[3]" is assigned to location or region, but does not exist in design
    Warning: Node "TE[4]" is assigned to location or region, but does not exist in design
    Warning: Node "TE[5]" is assigned to location or region, but does not exist in design
    Warning: Node "TE[6]" is assigned to location or region, but does not exist in design
    Warning: Node "TH[0]" is assigned to location or region, but does not exist in design
    Warning: Node "TH[1]" is assigned to location or region, but does not exist in design
    Warning: Node "TH[2]" is assigned to location or region, but does not exist in design
    Warning: Node "TH[3]" is assigned to location or region, but does not exist in design
    Warning: Node "TH[4]" is assigned to location or region, but does not exist in design
    Warning: Node "TH[5]" is assigned to location or region, but does not exist in design
    Warning: Node "TH[6]" is assigned to location or region, but does not exist in design
    Warning: Node "cal" is assigned to location or region, but does not exist in design
    Warning: Node "dec" is assigned to location or region, but does not exist in design
    Warning: Node "inc" is assigned to location or region, but does not exist in design
    Warning: Node "num_1/2" is assigned to location or region, but does not exist in design
    Warning: Node "o1" is assigned to location or region, but does not exist in design
    Warning: Node "sclr" is assigned to location or region, but does not exist in design
    Warning: Node "seg_P[0]" is assigned to location or region, but does not exist in design
    Warning: Node "seg_P[1]" is assigned to location or region, but does not exist in design
    Warning: Node "seg_P[2]" is assigned to location or region, but does not exist in design
    Warning: Node "seg_P[3]" is assigned to location or region, but does not exist in design
    Warning: Node "seg_P[4]" is assigned to location or region, but does not exist in design
    Warning: Node "seg_P[5]" is assigned to location or region, but does not exist in design
    Warning: Node "seg_P[6]" is assigned to location or region, but does not exist in design
    Warning: Node "seg_num[0]" is assigned to location or region, but does not exist in design
    Warning: Node "seg_num[1]" is assigned to location or region, but does not exist in design
    Warning: Node "seg_num[2]" is assigned to location or region, but does not exist in design
    Warning: Node "seg_num[3]" is assigned to location or region, but does not exist in design
    Warning: Node "seg_num[4]" is assigned to location or region, but does not exist in design
    Warning: Node "seg_num[5]" is assigned to location or region, but does not exist in design
    Warning: Node "seg_num[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sel[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sel[1]" is assigned to location or region, but does not exist in design
    Warning: Node "t1" is assigned to location or region, but does not exist in design
    Warning: Node "t2" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Average interconnect usage is 2% of the available device resources
    Info: Peak interconnect usage is 7% of the available device resources in the region that extends from location X10_Y10 to location X20_Y19
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Quartus II Fitter was successful. 0 errors, 73 warnings
    Info: Peak virtual memory: 318 megabytes
    Info: Processing ended: Tue Feb 24 14:27:41 2026
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


