<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(340,150)" to="(660,150)"/>
    <wire from="(370,330)" to="(370,470)"/>
    <wire from="(360,460)" to="(410,460)"/>
    <wire from="(240,260)" to="(360,260)"/>
    <wire from="(220,440)" to="(270,440)"/>
    <wire from="(460,460)" to="(460,610)"/>
    <wire from="(170,120)" to="(660,120)"/>
    <wire from="(320,620)" to="(750,620)"/>
    <wire from="(210,360)" to="(250,360)"/>
    <wire from="(370,330)" to="(660,330)"/>
    <wire from="(170,190)" to="(170,220)"/>
    <wire from="(170,330)" to="(170,360)"/>
    <wire from="(240,460)" to="(270,460)"/>
    <wire from="(350,220)" to="(350,450)"/>
    <wire from="(230,220)" to="(230,450)"/>
    <wire from="(320,460)" to="(320,620)"/>
    <wire from="(250,360)" to="(250,470)"/>
    <wire from="(150,120)" to="(170,120)"/>
    <wire from="(150,260)" to="(170,260)"/>
    <wire from="(210,220)" to="(230,220)"/>
    <wire from="(170,150)" to="(180,150)"/>
    <wire from="(170,290)" to="(180,290)"/>
    <wire from="(210,150)" to="(220,150)"/>
    <wire from="(170,260)" to="(240,260)"/>
    <wire from="(170,330)" to="(370,330)"/>
    <wire from="(350,450)" to="(410,450)"/>
    <wire from="(240,260)" to="(240,460)"/>
    <wire from="(220,150)" to="(340,150)"/>
    <wire from="(230,220)" to="(350,220)"/>
    <wire from="(360,260)" to="(360,460)"/>
    <wire from="(350,220)" to="(660,220)"/>
    <wire from="(360,260)" to="(660,260)"/>
    <wire from="(170,190)" to="(660,190)"/>
    <wire from="(460,610)" to="(750,610)"/>
    <wire from="(230,450)" to="(270,450)"/>
    <wire from="(170,120)" to="(170,150)"/>
    <wire from="(170,260)" to="(170,290)"/>
    <wire from="(370,470)" to="(410,470)"/>
    <wire from="(220,150)" to="(220,440)"/>
    <wire from="(250,360)" to="(660,360)"/>
    <wire from="(340,150)" to="(340,440)"/>
    <wire from="(250,470)" to="(270,470)"/>
    <wire from="(150,190)" to="(170,190)"/>
    <wire from="(150,330)" to="(170,330)"/>
    <wire from="(170,220)" to="(180,220)"/>
    <wire from="(170,360)" to="(180,360)"/>
    <wire from="(800,600)" to="(870,600)"/>
    <wire from="(210,290)" to="(660,290)"/>
    <wire from="(340,440)" to="(410,440)"/>
    <comp lib="1" loc="(210,360)" name="NOT Gate"/>
    <comp lib="1" loc="(800,600)" name="OR Gate"/>
    <comp lib="1" loc="(460,460)" name="AND Gate">
      <a name="inputs" val="4"/>
      <a name="label" val="A'B'CD"/>
    </comp>
    <comp lib="0" loc="(150,190)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(150,330)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(150,120)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(210,220)" name="NOT Gate"/>
    <comp lib="6" loc="(296,466)" name="Text">
      <a name="text" val="A'B'CD'"/>
    </comp>
    <comp lib="1" loc="(210,290)" name="NOT Gate"/>
    <comp lib="1" loc="(210,150)" name="NOT Gate"/>
    <comp lib="0" loc="(150,260)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(870,600)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(320,460)" name="AND Gate">
      <a name="inputs" val="4"/>
    </comp>
  </circuit>
</project>
