/*
 * Copyright (C) Huawei Technologies Co., Ltd. 2001-2023. All rights reserved.
 *
 * Description: file name soc_npucrg_interface.h
 *              Auto gen from file "Hi36C0 V100 SOC寄存器手册_NPUCRG.xml"
 * Author     : Generated by tool
 * Create     : 2023-11-27 17:19:35
 */

#ifndef __SOC_NPUCRG_INTERFACE_H__
#define __SOC_NPUCRG_INTERFACE_H__


/*****************************************************************************
  1 Other head file
*****************************************************************************/


#ifdef __cplusplus
#if __cplusplus
    extern "C" {
#endif
#endif


/*****************************************************************************
  2 macro
*****************************************************************************/

/****************************************************************************
                     (1/1) reg_define
 ****************************************************************************/
#ifndef __SOC_H_FOR_ASM__


/* Register description: PLL非安全投票使能寄存器
   Bit domain definition UNION:  SOC_NPUCRG_PLL_FSM_NS_VOTE0_UNION */
#define SOC_NPUCRG_PLL_FSM_NS_VOTE0_ADDR(base)                ((base) + (0x21CUL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_PLL_FSM_NS_STAT_UNION */
#define SOC_NPUCRG_PLL_FSM_NS_STAT_ADDR(base)                 ((base) + (0x220UL))

/* Register description: 外设时钟使能寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PEREN0_UNION */
#define SOC_NPUCRG_PEREN0_ADDR(base)                          ((base) + (0x800UL))

/* Register description: 外设时钟禁止寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PERDIS0_UNION */
#define SOC_NPUCRG_PERDIS0_ADDR(base)                         ((base) + (0x804UL))

/* Register description: 外设时钟使能状态寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PERCLKEN0_UNION */
#define SOC_NPUCRG_PERCLKEN0_ADDR(base)                       ((base) + (0x808UL))

/* Register description: 外设时钟最终状态寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PERSTAT0_UNION */
#define SOC_NPUCRG_PERSTAT0_ADDR(base)                        ((base) + (0x80CUL))

/* Register description: 外设时钟使能寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PEREN1_UNION */
#define SOC_NPUCRG_PEREN1_ADDR(base)                          ((base) + (0x810UL))

/* Register description: 外设时钟禁止寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERDIS1_UNION */
#define SOC_NPUCRG_PERDIS1_ADDR(base)                         ((base) + (0x814UL))

/* Register description: 外设时钟使能状态寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERCLKEN1_UNION */
#define SOC_NPUCRG_PERCLKEN1_ADDR(base)                       ((base) + (0x818UL))

/* Register description: 外设时钟最终状态寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERSTAT1_UNION */
#define SOC_NPUCRG_PERSTAT1_ADDR(base)                        ((base) + (0x81CUL))

/* Register description: 外设时钟使能寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PEREN2_UNION */
#define SOC_NPUCRG_PEREN2_ADDR(base)                          ((base) + (0x820UL))

/* Register description: 外设时钟禁止寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERDIS2_UNION */
#define SOC_NPUCRG_PERDIS2_ADDR(base)                         ((base) + (0x824UL))

/* Register description: 外设时钟使能状态寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERCLKEN2_UNION */
#define SOC_NPUCRG_PERCLKEN2_ADDR(base)                       ((base) + (0x828UL))

/* Register description: 外设时钟最终状态寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERSTAT2_UNION */
#define SOC_NPUCRG_PERSTAT2_ADDR(base)                        ((base) + (0x82CUL))

/* Register description: 外设时钟使能寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PEREN3_UNION */
#define SOC_NPUCRG_PEREN3_ADDR(base)                          ((base) + (0x830UL))

/* Register description: 外设时钟禁止寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERDIS3_UNION */
#define SOC_NPUCRG_PERDIS3_ADDR(base)                         ((base) + (0x834UL))

/* Register description: 外设时钟使能状态寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERCLKEN3_UNION */
#define SOC_NPUCRG_PERCLKEN3_ADDR(base)                       ((base) + (0x838UL))

/* Register description: 外设时钟最终状态寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERSTAT3_UNION */
#define SOC_NPUCRG_PERSTAT3_ADDR(base)                        ((base) + (0x83CUL))

/* Register description: 外设软复位使能寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PERRSTEN0_UNION */
#define SOC_NPUCRG_PERRSTEN0_ADDR(base)                       ((base) + (0x840UL))

/* Register description: 外设软复位撤离寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PERRSTDIS0_UNION */
#define SOC_NPUCRG_PERRSTDIS0_ADDR(base)                      ((base) + (0x844UL))

/* Register description: 外设软复位状态寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PERRSTSTAT0_UNION */
#define SOC_NPUCRG_PERRSTSTAT0_ADDR(base)                     ((base) + (0x848UL))

/* Register description: 外设软复位使能寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERRSTEN1_UNION */
#define SOC_NPUCRG_PERRSTEN1_ADDR(base)                       ((base) + (0x84cUL))

/* Register description: 外设软复位撤离寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERRSTDIS1_UNION */
#define SOC_NPUCRG_PERRSTDIS1_ADDR(base)                      ((base) + (0x850UL))

/* Register description: 外设软复位状态寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERRSTSTAT1_UNION */
#define SOC_NPUCRG_PERRSTSTAT1_ADDR(base)                     ((base) + (0x854UL))

/* Register description: 外设软复位使能寄存器2。
   Bit domain definition UNION:  SOC_NPUCRG_PERRSTEN2_UNION */
#define SOC_NPUCRG_PERRSTEN2_ADDR(base)                       ((base) + (0x858UL))

/* Register description: 外设软复位撤离寄存器2。
   Bit domain definition UNION:  SOC_NPUCRG_PERRSTDIS2_UNION */
#define SOC_NPUCRG_PERRSTDIS2_ADDR(base)                      ((base) + (0x85cUL))

/* Register description: 外设软复位状态寄存器2。
   Bit domain definition UNION:  SOC_NPUCRG_PERRSTSTAT2_UNION */
#define SOC_NPUCRG_PERRSTSTAT2_ADDR(base)                     ((base) + (0x860UL))

/* Register description: 时钟分频比控制寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_CLKDIV0_UNION */
#define SOC_NPUCRG_CLKDIV0_ADDR(base)                         ((base) + (0x870UL))

/* Register description: 时钟分频比控制寄存器3。
   Bit domain definition UNION:  SOC_NPUCRG_CLKDIV3_UNION */
#define SOC_NPUCRG_CLKDIV3_ADDR(base)                         ((base) + (0x874UL))

/* Register description: 时钟分频比控制寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_CLKDIV1_UNION */
#define SOC_NPUCRG_CLKDIV1_ADDR(base)                         ((base) + (0x878UL))

/* Register description: 时钟分频比控制寄存器2。
   Bit domain definition UNION:  SOC_NPUCRG_CLKDIV2_UNION */
#define SOC_NPUCRG_CLKDIV2_ADDR(base)                         ((base) + (0x87CUL))

/* Register description: 外设状态寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_STAT0_UNION */
#define SOC_NPUCRG_PERI_STAT0_ADDR(base)                      ((base) + (0x880UL))

/* Register description: 外设控制寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_CTRL0_UNION */
#define SOC_NPUCRG_PERI_CTRL0_ADDR(base)                      ((base) + (0x884UL))

/* Register description: 外设IP防挂死功能byapss控制寄存器。
   Bit domain definition UNION:  SOC_NPUCRG_IPCLKRST_BYPASS_UNION */
#define SOC_NPUCRG_IPCLKRST_BYPASS_ADDR(base)                 ((base) + (0x890UL))

/* Register description: 外设IP防挂死功能byapss控制寄存器。
   Bit domain definition UNION:  SOC_NPUCRG_IPCLKRST_BYPASS1_UNION */
#define SOC_NPUCRG_IPCLKRST_BYPASS1_ADDR(base)                ((base) + (0x894UL))

/* Register description: 外设自动降频控制寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV0_UNION */
#define SOC_NPUCRG_PERI_AUTODIV0_ADDR(base)                   ((base) + (0x8A0UL))

/* Register description: 外设自动降频控制寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV1_UNION */
#define SOC_NPUCRG_PERI_AUTODIV1_ADDR(base)                   ((base) + (0x8A4UL))

/* Register description: 外设自动降频控制寄存器2。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV2_UNION */
#define SOC_NPUCRG_PERI_AUTODIV2_ADDR(base)                   ((base) + (0x8A8UL))

/* Register description: 自动降频状态寄存器
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV_INUSE_STAT_UNION */
#define SOC_NPUCRG_PERI_AUTODIV_INUSE_STAT_ADDR(base)         ((base) + (0x8ACUL))

/* Register description: 外设自动降频控制寄存器3。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV3_UNION */
#define SOC_NPUCRG_PERI_AUTODIV3_ADDR(base)                   ((base) + (0x8B0UL))

/* Register description: 外设自动降频控制寄存器5。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV5_UNION */
#define SOC_NPUCRG_PERI_AUTODIV5_ADDR(base)                   ((base) + (0x8B8UL))

/* Register description: 外设自动降频控制寄存器8。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV8_UNION */
#define SOC_NPUCRG_PERI_AUTODIV8_ADDR(base)                   ((base) + (0x8C4UL))

/* Register description: 外设自动降频控制寄存器9。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV9_UNION */
#define SOC_NPUCRG_PERI_AUTODIV9_ADDR(base)                   ((base) + (0x8C8UL))

/* Register description: 外设自动降频控制寄存器11。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV11_UNION */
#define SOC_NPUCRG_PERI_AUTODIV11_ADDR(base)                  ((base) + (0x8D0UL))

/* Register description: 外设自动降频控制寄存器12。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV12_UNION */
#define SOC_NPUCRG_PERI_AUTODIV12_ADDR(base)                  ((base) + (0x8D4UL))

/* Register description: FCG控制寄存器0
   Bit domain definition UNION:  SOC_NPUCRG_FCGCTRL0_UNION */
#define SOC_NPUCRG_FCGCTRL0_ADDR(base)                        ((base) + (0x998UL))

/* Register description: FCG控制寄存器1
   Bit domain definition UNION:  SOC_NPUCRG_FCGCTRL1_UNION */
#define SOC_NPUCRG_FCGCTRL1_ADDR(base)                        ((base) + (0x99CUL))

/* Register description: PLL投票状态回读寄存器。
   Bit domain definition UNION:  SOC_NPUCRG_PLL_VOTE_STAT_UNION */
#define SOC_NPUCRG_PLL_VOTE_STAT_ADDR(base)                   ((base) + (0xA0CUL))

/* Register description: PLL使能投票寄存器。
   Bit domain definition UNION:  SOC_NPUCRG_PLL_EN_VOTE_CTRL_UNION */
#define SOC_NPUCRG_PLL_EN_VOTE_CTRL_ADDR(base)                ((base) + (0xA10UL))

/* Register description: PLL使能投票寄存器。
   Bit domain definition UNION:  SOC_NPUCRG_PLL_GT_VOTE_CTRL_UNION */
#define SOC_NPUCRG_PLL_GT_VOTE_CTRL_ADDR(base)                ((base) + (0xA14UL))

/* Register description: PLL使能投票寄存器。
   Bit domain definition UNION:  SOC_NPUCRG_PLL_BYPASS_VOTE_CTRL_UNION */
#define SOC_NPUCRG_PLL_BYPASS_VOTE_CTRL_ADDR(base)            ((base) + (0xA18UL))

/* Register description: FCG FREQ CTRL控制配置寄存器
   Bit domain definition UNION:  SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_UNION */
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_ADDR(base)            ((base) + (0xB00UL))

/* Register description: FCG RSV控制寄存器0
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG_RSV0_UNION */
#define SOC_NPUCRG_FCG_CFG_RSV0_ADDR(base)                    ((base) + (0xB10UL))

/* Register description: FCG STAT寄存器0
   Bit domain definition UNION:  SOC_NPUCRG_FCG_STAT0_UNION */
#define SOC_NPUCRG_FCG_STAT0_ADDR(base)                       ((base) + (0xB14UL))

/* Register description: FCG SSC控制寄存器
   Bit domain definition UNION:  SOC_NPUCRG_SSC_FCG_CFG_AICORE_UNION */
#define SOC_NPUCRG_SSC_FCG_CFG_AICORE_ADDR(base)              ((base) + (0xB20UL))

/* Register description: PIM控制配置寄存器
   Bit domain definition UNION:  SOC_NPUCRG_PIM_CTRL0_UNION */
#define SOC_NPUCRG_PIM_CTRL0_ADDR(base)                       ((base) + (0xB50UL))

/* Register description: PIM配置寄存器
   Bit domain definition UNION:  SOC_NPUCRG_PIM_CFG0_AICORE_UNION */
#define SOC_NPUCRG_PIM_CFG0_AICORE_ADDR(base)                 ((base) + (0xB54UL))

/* Register description: PIM配置寄存器
   Bit domain definition UNION:  SOC_NPUCRG_PIM_CFG1_AICORE_UNION */
#define SOC_NPUCRG_PIM_CFG1_AICORE_ADDR(base)                 ((base) + (0xB58UL))

/* Register description: PIM配置寄存器
   Bit domain definition UNION:  SOC_NPUCRG_PIM_CFG2_AICORE_UNION */
#define SOC_NPUCRG_PIM_CFG2_AICORE_ADDR(base)                 ((base) + (0xB5CUL))

/* Register description: PIM配置寄存器
   Bit domain definition UNION:  SOC_NPUCRG_PIM_CFG3_AICORE_UNION */
#define SOC_NPUCRG_PIM_CFG3_AICORE_ADDR(base)                 ((base) + (0xB60UL))

/* Register description: PIM状态回读
   Bit domain definition UNION:  SOC_NPUCRG_PIM_STAT0_UNION */
#define SOC_NPUCRG_PIM_STAT0_ADDR(base)                       ((base) + (0xB6CUL))

/* Register description: FDCS MON配置寄存器0
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG0_NPU_UNION */
#define SOC_NPUCRG_MON_CFG0_NPU_ADDR(base)                    ((base) + (0xC00UL))

/* Register description: FDCS MON配置寄存器1
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG1_NPU_UNION */
#define SOC_NPUCRG_MON_CFG1_NPU_ADDR(base)                    ((base) + (0xC04UL))

/* Register description: FDCS MON配置寄存器2
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG2_NPU_UNION */
#define SOC_NPUCRG_MON_CFG2_NPU_ADDR(base)                    ((base) + (0xC08UL))

/* Register description: FDCS MON配置寄存器3
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG3_NPU_UNION */
#define SOC_NPUCRG_MON_CFG3_NPU_ADDR(base)                    ((base) + (0xC0CUL))

/* Register description: FDCS MON配置寄存器4
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG4_NPU_UNION */
#define SOC_NPUCRG_MON_CFG4_NPU_ADDR(base)                    ((base) + (0xC10UL))

/* Register description: FDCS MON配置寄存器5
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG5_NPU_UNION */
#define SOC_NPUCRG_MON_CFG5_NPU_ADDR(base)                    ((base) + (0xC14UL))

/* Register description: FDCS MON配置寄存器6
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG6_NPU_UNION */
#define SOC_NPUCRG_MON_CFG6_NPU_ADDR(base)                    ((base) + (0xC18UL))

/* Register description: FDCS MON配置寄存器7
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG7_NPU_UNION */
#define SOC_NPUCRG_MON_CFG7_NPU_ADDR(base)                    ((base) + (0xC1CUL))

/* Register description: FDCS MON配置寄存器8
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG8_NPU_UNION */
#define SOC_NPUCRG_MON_CFG8_NPU_ADDR(base)                    ((base) + (0xC20UL))

/* Register description: FDCS MON配置寄存器9
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG9_NPU_UNION */
#define SOC_NPUCRG_MON_CFG9_NPU_ADDR(base)                    ((base) + (0xC24UL))

/* Register description: FDCS MON配置寄存器10
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG10_NPU_UNION */
#define SOC_NPUCRG_MON_CFG10_NPU_ADDR(base)                   ((base) + (0xC28UL))

/* Register description: FDCS MON配置寄存器11
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG11_NPU_UNION */
#define SOC_NPUCRG_MON_CFG11_NPU_ADDR(base)                   ((base) + (0xC2CUL))

/* Register description: FDCS MON配置寄存器12
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG12_NPU_UNION */
#define SOC_NPUCRG_MON_CFG12_NPU_ADDR(base)                   ((base) + (0xC30UL))

/* Register description: FDCS MON配置寄存器13
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG13_NPU_UNION */
#define SOC_NPUCRG_MON_CFG13_NPU_ADDR(base)                   ((base) + (0xC34UL))

/* Register description: FDCS MON配置寄存器14
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG14_NPU_UNION */
#define SOC_NPUCRG_MON_CFG14_NPU_ADDR(base)                   ((base) + (0xC38UL))

/* Register description: FDCS MON配置寄存器15
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG15_NPU_UNION */
#define SOC_NPUCRG_MON_CFG15_NPU_ADDR(base)                   ((base) + (0xC3CUL))

/* Register description: FDCS MON配置寄存器16
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG16_NPU_UNION */
#define SOC_NPUCRG_MON_CFG16_NPU_ADDR(base)                   ((base) + (0xC40UL))

/* Register description: FDCS MON回读寄存器0
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT0_NPU_UNION */
#define SOC_NPUCRG_MON_STAT0_NPU_ADDR(base)                   ((base) + (0xC44UL))

/* Register description: FDCS MON回读寄存器1
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT1_NPU_UNION */
#define SOC_NPUCRG_MON_STAT1_NPU_ADDR(base)                   ((base) + (0xC48UL))

/* Register description: FDCS MON回读寄存器2
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT2_NPU_UNION */
#define SOC_NPUCRG_MON_STAT2_NPU_ADDR(base)                   ((base) + (0xC4CUL))

/* Register description: FDCS MON回读寄存器3
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT3_NPU_UNION */
#define SOC_NPUCRG_MON_STAT3_NPU_ADDR(base)                   ((base) + (0xC50UL))

/* Register description: FDCS MON回读寄存器4
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT4_NPU_UNION */
#define SOC_NPUCRG_MON_STAT4_NPU_ADDR(base)                   ((base) + (0xC54UL))

/* Register description: FDCS MON回读寄存器5
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT5_NPU_UNION */
#define SOC_NPUCRG_MON_STAT5_NPU_ADDR(base)                   ((base) + (0xC58UL))

/* Register description: FDCS MON回读寄存器6
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT6_NPU_UNION */
#define SOC_NPUCRG_MON_STAT6_NPU_ADDR(base)                   ((base) + (0xC5CUL))

/* Register description: FDCS MON回读寄存器7
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT7_NPU_UNION */
#define SOC_NPUCRG_MON_STAT7_NPU_ADDR(base)                   ((base) + (0xC60UL))

/* Register description: FDCS MON回读寄存器8
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT8_NPU_UNION */
#define SOC_NPUCRG_MON_STAT8_NPU_ADDR(base)                   ((base) + (0xC64UL))

/* Register description: FDCS MON回读寄存器9
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT9_NPU_UNION */
#define SOC_NPUCRG_MON_STAT9_NPU_ADDR(base)                   ((base) + (0xC68UL))

/* Register description: FDCS MON回读寄存器10
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT10_NPU_UNION */
#define SOC_NPUCRG_MON_STAT10_NPU_ADDR(base)                  ((base) + (0xC6CUL))

/* Register description: FDCS MON回读寄存器11
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT11_NPU_UNION */
#define SOC_NPUCRG_MON_STAT11_NPU_ADDR(base)                  ((base) + (0xC70UL))

/* Register description: FDCS MON回读寄存器12
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT12_NPU_UNION */
#define SOC_NPUCRG_MON_STAT12_NPU_ADDR(base)                  ((base) + (0xC74UL))

/* Register description: FDCS MON回读寄存器13
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT13_NPU_UNION */
#define SOC_NPUCRG_MON_STAT13_NPU_ADDR(base)                  ((base) + (0xC78UL))

/* Register description: FDCS MON回读寄存器14
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT14_NPU_UNION */
#define SOC_NPUCRG_MON_STAT14_NPU_ADDR(base)                  ((base) + (0xC7CUL))

/* Register description: FDCS MON回读寄存器15
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT15_NPU_UNION */
#define SOC_NPUCRG_MON_STAT15_NPU_ADDR(base)                  ((base) + (0xC80UL))

/* Register description: FDCS MON回读寄存器16
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT16_NPU_UNION */
#define SOC_NPUCRG_MON_STAT16_NPU_ADDR(base)                  ((base) + (0xC84UL))

/* Register description: FDCS MON回读寄存器17
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT17_NPU_UNION */
#define SOC_NPUCRG_MON_STAT17_NPU_ADDR(base)                  ((base) + (0xC88UL))

/* Register description: FDCS MON回读寄存器18
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT18_NPU_UNION */
#define SOC_NPUCRG_MON_STAT18_NPU_ADDR(base)                  ((base) + (0xC8CUL))

/* Register description: FDCS MON回读寄存器19
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT19_NPU_UNION */
#define SOC_NPUCRG_MON_STAT19_NPU_ADDR(base)                  ((base) + (0xC90UL))

/* Register description: FDCS MON回读寄存器20
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT20_NPU_UNION */
#define SOC_NPUCRG_MON_STAT20_NPU_ADDR(base)                  ((base) + (0xC94UL))

/* Register description: FDCS MON回读寄存器21
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT21_NPU_UNION */
#define SOC_NPUCRG_MON_STAT21_NPU_ADDR(base)                  ((base) + (0xC98UL))

/* Register description: FDCS MON回读寄存器22
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT22_NPU_UNION */
#define SOC_NPUCRG_MON_STAT22_NPU_ADDR(base)                  ((base) + (0xCA0UL))

/* Register description: FDCS MON回读寄存器23
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT23_NPU_UNION */
#define SOC_NPUCRG_MON_STAT23_NPU_ADDR(base)                  ((base) + (0xCA4UL))

/* Register description: FDCS MON回读寄存器24
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT24_NPU_UNION */
#define SOC_NPUCRG_MON_STAT24_NPU_ADDR(base)                  ((base) + (0xCA8UL))

/* Register description: FDCS MON回读寄存器25
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT25_NPU_UNION */
#define SOC_NPUCRG_MON_STAT25_NPU_ADDR(base)                  ((base) + (0xCACUL))

/* Register description: QIC总线异常中断屏蔽寄存器
   Bit domain definition UNION:  SOC_NPUCRG_INTR_MASK_QICBUS_NONIDLE_PEND_UNION */
#define SOC_NPUCRG_INTR_MASK_QICBUS_NONIDLE_PEND_ADDR(base)   ((base) + (0xD00UL))

/* Register description: QIC总线异常中断清除寄存器
   Bit domain definition UNION:  SOC_NPUCRG_INTR_CLR_QICBUS_NONIDLE_PEND_UNION */
#define SOC_NPUCRG_INTR_CLR_QICBUS_NONIDLE_PEND_ADDR(base)    ((base) + (0xD04UL))

/* Register description: QIC总线异常中断状态寄存器
   Bit domain definition UNION:  SOC_NPUCRG_INTR_STAT_QICBUS_NONIDLE_PEND_UNION */
#define SOC_NPUCRG_INTR_STAT_QICBUS_NONIDLE_PEND_ADDR(base)   ((base) + (0xD08UL))

/* Register description: PLL_FSM控制寄存器
   Bit domain definition UNION:  SOC_NPUCRG_PLL_FSM_CTRL0_UNION */
#define SOC_NPUCRG_PLL_FSM_CTRL0_ADDR(base)                   ((base) + (0xD10UL))

/* Register description: PLL_FSM控制寄存器
   Bit domain definition UNION:  SOC_NPUCRG_PLL_FSM_CTRL1_UNION */
#define SOC_NPUCRG_PLL_FSM_CTRL1_ADDR(base)                   ((base) + (0xD14UL))

/* Register description: PLL_FSM状态回读寄存器。
   Bit domain definition UNION:  SOC_NPUCRG_PLL_FSM_STAT_UNION */
#define SOC_NPUCRG_PLL_FSM_STAT_ADDR(base)                    ((base) + (0xD18UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_ANA_CFG0_AICORE_UNION */
#define SOC_NPUCRG_FCG_ANA_CFG0_AICORE_ADDR(base)             ((base) + (0xE00UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_ANA_CFG1_AICORE_UNION */
#define SOC_NPUCRG_FCG_ANA_CFG1_AICORE_ADDR(base)             ((base) + (0xE04UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_ANA_CFG2_AICORE_UNION */
#define SOC_NPUCRG_FCG_ANA_CFG2_AICORE_ADDR(base)             ((base) + (0xE08UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_ANA_CFG3_AICORE_UNION */
#define SOC_NPUCRG_FCG_ANA_CFG3_AICORE_ADDR(base)             ((base) + (0xE0CUL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG0_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG0_AICORE_ADDR(base)                 ((base) + (0xE18UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG1_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG1_AICORE_ADDR(base)                 ((base) + (0xE1CUL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG2_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG2_AICORE_ADDR(base)                 ((base) + (0xE20UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG3_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG3_AICORE_ADDR(base)                 ((base) + (0xE24UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG4_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG4_AICORE_ADDR(base)                 ((base) + (0xE28UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG5_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG5_AICORE_ADDR(base)                 ((base) + (0xE2CUL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG6_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG6_AICORE_ADDR(base)                 ((base) + (0xE30UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG7_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG7_AICORE_ADDR(base)                 ((base) + (0xE34UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG8_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG8_AICORE_ADDR(base)                 ((base) + (0xE38UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG9_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG9_AICORE_ADDR(base)                 ((base) + (0xE3CUL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG10_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG10_AICORE_ADDR(base)                ((base) + (0xE40UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG11_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG11_AICORE_ADDR(base)                ((base) + (0xE44UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG12_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG12_AICORE_ADDR(base)                ((base) + (0xE48UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG13_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG13_AICORE_ADDR(base)                ((base) + (0xE4CUL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG14_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG14_AICORE_ADDR(base)                ((base) + (0xE50UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG15_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG15_AICORE_ADDR(base)                ((base) + (0xE54UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG16_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG16_AICORE_ADDR(base)                ((base) + (0xE58UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG17_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG17_AICORE_ADDR(base)                ((base) + (0xE5CUL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG18_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG18_AICORE_ADDR(base)                ((base) + (0xE60UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG19_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG19_AICORE_ADDR(base)                ((base) + (0xE64UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG20_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG20_AICORE_ADDR(base)                ((base) + (0xE68UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG21_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG21_AICORE_ADDR(base)                ((base) + (0xE6CUL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG22_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG22_AICORE_ADDR(base)                ((base) + (0xE70UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG23_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG23_AICORE_ADDR(base)                ((base) + (0xE74UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG24_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG24_AICORE_ADDR(base)                ((base) + (0xE78UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG25_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG25_AICORE_ADDR(base)                ((base) + (0xE7CUL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG26_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG26_AICORE_ADDR(base)                ((base) + (0xE80UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG27_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG27_AICORE_ADDR(base)                ((base) + (0xE84UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_STAT0_AICORE_UNION */
#define SOC_NPUCRG_FCG_STAT0_AICORE_ADDR(base)                ((base) + (0xE90UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_STAT1_AICORE_UNION */
#define SOC_NPUCRG_FCG_STAT1_AICORE_ADDR(base)                ((base) + (0xE94UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_STAT2_AICORE_UNION */
#define SOC_NPUCRG_FCG_STAT2_AICORE_ADDR(base)                ((base) + (0xE98UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_STAT3_AICORE_UNION */
#define SOC_NPUCRG_FCG_STAT3_AICORE_ADDR(base)                ((base) + (0xE9CUL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_STAT4_AICORE_UNION */
#define SOC_NPUCRG_FCG_STAT4_AICORE_ADDR(base)                ((base) + (0xEA0UL))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_STAT5_AICORE_UNION */
#define SOC_NPUCRG_FCG_STAT5_AICORE_ADDR(base)                ((base) + (0xEA4UL))

/* Register description: IP信号Mask寄存器
   Bit domain definition UNION:  SOC_NPUCRG_IPSIGMASK_UNION */
#define SOC_NPUCRG_IPSIGMASK_ADDR(base)                       ((base) + (0x700UL))


#else


/* Register description: PLL非安全投票使能寄存器
   Bit domain definition UNION:  SOC_NPUCRG_PLL_FSM_NS_VOTE0_UNION */
#define SOC_NPUCRG_PLL_FSM_NS_VOTE0_ADDR(base)                ((base) + (0x21C))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_PLL_FSM_NS_STAT_UNION */
#define SOC_NPUCRG_PLL_FSM_NS_STAT_ADDR(base)                 ((base) + (0x220))

/* Register description: 外设时钟使能寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PEREN0_UNION */
#define SOC_NPUCRG_PEREN0_ADDR(base)                          ((base) + (0x800))

/* Register description: 外设时钟禁止寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PERDIS0_UNION */
#define SOC_NPUCRG_PERDIS0_ADDR(base)                         ((base) + (0x804))

/* Register description: 外设时钟使能状态寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PERCLKEN0_UNION */
#define SOC_NPUCRG_PERCLKEN0_ADDR(base)                       ((base) + (0x808))

/* Register description: 外设时钟最终状态寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PERSTAT0_UNION */
#define SOC_NPUCRG_PERSTAT0_ADDR(base)                        ((base) + (0x80C))

/* Register description: 外设时钟使能寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PEREN1_UNION */
#define SOC_NPUCRG_PEREN1_ADDR(base)                          ((base) + (0x810))

/* Register description: 外设时钟禁止寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERDIS1_UNION */
#define SOC_NPUCRG_PERDIS1_ADDR(base)                         ((base) + (0x814))

/* Register description: 外设时钟使能状态寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERCLKEN1_UNION */
#define SOC_NPUCRG_PERCLKEN1_ADDR(base)                       ((base) + (0x818))

/* Register description: 外设时钟最终状态寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERSTAT1_UNION */
#define SOC_NPUCRG_PERSTAT1_ADDR(base)                        ((base) + (0x81C))

/* Register description: 外设时钟使能寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PEREN2_UNION */
#define SOC_NPUCRG_PEREN2_ADDR(base)                          ((base) + (0x820))

/* Register description: 外设时钟禁止寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERDIS2_UNION */
#define SOC_NPUCRG_PERDIS2_ADDR(base)                         ((base) + (0x824))

/* Register description: 外设时钟使能状态寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERCLKEN2_UNION */
#define SOC_NPUCRG_PERCLKEN2_ADDR(base)                       ((base) + (0x828))

/* Register description: 外设时钟最终状态寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERSTAT2_UNION */
#define SOC_NPUCRG_PERSTAT2_ADDR(base)                        ((base) + (0x82C))

/* Register description: 外设时钟使能寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PEREN3_UNION */
#define SOC_NPUCRG_PEREN3_ADDR(base)                          ((base) + (0x830))

/* Register description: 外设时钟禁止寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERDIS3_UNION */
#define SOC_NPUCRG_PERDIS3_ADDR(base)                         ((base) + (0x834))

/* Register description: 外设时钟使能状态寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERCLKEN3_UNION */
#define SOC_NPUCRG_PERCLKEN3_ADDR(base)                       ((base) + (0x838))

/* Register description: 外设时钟最终状态寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERSTAT3_UNION */
#define SOC_NPUCRG_PERSTAT3_ADDR(base)                        ((base) + (0x83C))

/* Register description: 外设软复位使能寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PERRSTEN0_UNION */
#define SOC_NPUCRG_PERRSTEN0_ADDR(base)                       ((base) + (0x840))

/* Register description: 外设软复位撤离寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PERRSTDIS0_UNION */
#define SOC_NPUCRG_PERRSTDIS0_ADDR(base)                      ((base) + (0x844))

/* Register description: 外设软复位状态寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PERRSTSTAT0_UNION */
#define SOC_NPUCRG_PERRSTSTAT0_ADDR(base)                     ((base) + (0x848))

/* Register description: 外设软复位使能寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERRSTEN1_UNION */
#define SOC_NPUCRG_PERRSTEN1_ADDR(base)                       ((base) + (0x84c))

/* Register description: 外设软复位撤离寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERRSTDIS1_UNION */
#define SOC_NPUCRG_PERRSTDIS1_ADDR(base)                      ((base) + (0x850))

/* Register description: 外设软复位状态寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERRSTSTAT1_UNION */
#define SOC_NPUCRG_PERRSTSTAT1_ADDR(base)                     ((base) + (0x854))

/* Register description: 外设软复位使能寄存器2。
   Bit domain definition UNION:  SOC_NPUCRG_PERRSTEN2_UNION */
#define SOC_NPUCRG_PERRSTEN2_ADDR(base)                       ((base) + (0x858))

/* Register description: 外设软复位撤离寄存器2。
   Bit domain definition UNION:  SOC_NPUCRG_PERRSTDIS2_UNION */
#define SOC_NPUCRG_PERRSTDIS2_ADDR(base)                      ((base) + (0x85c))

/* Register description: 外设软复位状态寄存器2。
   Bit domain definition UNION:  SOC_NPUCRG_PERRSTSTAT2_UNION */
#define SOC_NPUCRG_PERRSTSTAT2_ADDR(base)                     ((base) + (0x860))

/* Register description: 时钟分频比控制寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_CLKDIV0_UNION */
#define SOC_NPUCRG_CLKDIV0_ADDR(base)                         ((base) + (0x870))

/* Register description: 时钟分频比控制寄存器3。
   Bit domain definition UNION:  SOC_NPUCRG_CLKDIV3_UNION */
#define SOC_NPUCRG_CLKDIV3_ADDR(base)                         ((base) + (0x874))

/* Register description: 时钟分频比控制寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_CLKDIV1_UNION */
#define SOC_NPUCRG_CLKDIV1_ADDR(base)                         ((base) + (0x878))

/* Register description: 时钟分频比控制寄存器2。
   Bit domain definition UNION:  SOC_NPUCRG_CLKDIV2_UNION */
#define SOC_NPUCRG_CLKDIV2_ADDR(base)                         ((base) + (0x87C))

/* Register description: 外设状态寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_STAT0_UNION */
#define SOC_NPUCRG_PERI_STAT0_ADDR(base)                      ((base) + (0x880))

/* Register description: 外设控制寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_CTRL0_UNION */
#define SOC_NPUCRG_PERI_CTRL0_ADDR(base)                      ((base) + (0x884))

/* Register description: 外设IP防挂死功能byapss控制寄存器。
   Bit domain definition UNION:  SOC_NPUCRG_IPCLKRST_BYPASS_UNION */
#define SOC_NPUCRG_IPCLKRST_BYPASS_ADDR(base)                 ((base) + (0x890))

/* Register description: 外设IP防挂死功能byapss控制寄存器。
   Bit domain definition UNION:  SOC_NPUCRG_IPCLKRST_BYPASS1_UNION */
#define SOC_NPUCRG_IPCLKRST_BYPASS1_ADDR(base)                ((base) + (0x894))

/* Register description: 外设自动降频控制寄存器0。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV0_UNION */
#define SOC_NPUCRG_PERI_AUTODIV0_ADDR(base)                   ((base) + (0x8A0))

/* Register description: 外设自动降频控制寄存器1。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV1_UNION */
#define SOC_NPUCRG_PERI_AUTODIV1_ADDR(base)                   ((base) + (0x8A4))

/* Register description: 外设自动降频控制寄存器2。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV2_UNION */
#define SOC_NPUCRG_PERI_AUTODIV2_ADDR(base)                   ((base) + (0x8A8))

/* Register description: 自动降频状态寄存器
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV_INUSE_STAT_UNION */
#define SOC_NPUCRG_PERI_AUTODIV_INUSE_STAT_ADDR(base)         ((base) + (0x8AC))

/* Register description: 外设自动降频控制寄存器3。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV3_UNION */
#define SOC_NPUCRG_PERI_AUTODIV3_ADDR(base)                   ((base) + (0x8B0))

/* Register description: 外设自动降频控制寄存器5。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV5_UNION */
#define SOC_NPUCRG_PERI_AUTODIV5_ADDR(base)                   ((base) + (0x8B8))

/* Register description: 外设自动降频控制寄存器8。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV8_UNION */
#define SOC_NPUCRG_PERI_AUTODIV8_ADDR(base)                   ((base) + (0x8C4))

/* Register description: 外设自动降频控制寄存器9。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV9_UNION */
#define SOC_NPUCRG_PERI_AUTODIV9_ADDR(base)                   ((base) + (0x8C8))

/* Register description: 外设自动降频控制寄存器11。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV11_UNION */
#define SOC_NPUCRG_PERI_AUTODIV11_ADDR(base)                  ((base) + (0x8D0))

/* Register description: 外设自动降频控制寄存器12。
   Bit domain definition UNION:  SOC_NPUCRG_PERI_AUTODIV12_UNION */
#define SOC_NPUCRG_PERI_AUTODIV12_ADDR(base)                  ((base) + (0x8D4))

/* Register description: FCG控制寄存器0
   Bit domain definition UNION:  SOC_NPUCRG_FCGCTRL0_UNION */
#define SOC_NPUCRG_FCGCTRL0_ADDR(base)                        ((base) + (0x998))

/* Register description: FCG控制寄存器1
   Bit domain definition UNION:  SOC_NPUCRG_FCGCTRL1_UNION */
#define SOC_NPUCRG_FCGCTRL1_ADDR(base)                        ((base) + (0x99C))

/* Register description: PLL投票状态回读寄存器。
   Bit domain definition UNION:  SOC_NPUCRG_PLL_VOTE_STAT_UNION */
#define SOC_NPUCRG_PLL_VOTE_STAT_ADDR(base)                   ((base) + (0xA0C))

/* Register description: PLL使能投票寄存器。
   Bit domain definition UNION:  SOC_NPUCRG_PLL_EN_VOTE_CTRL_UNION */
#define SOC_NPUCRG_PLL_EN_VOTE_CTRL_ADDR(base)                ((base) + (0xA10))

/* Register description: PLL使能投票寄存器。
   Bit domain definition UNION:  SOC_NPUCRG_PLL_GT_VOTE_CTRL_UNION */
#define SOC_NPUCRG_PLL_GT_VOTE_CTRL_ADDR(base)                ((base) + (0xA14))

/* Register description: PLL使能投票寄存器。
   Bit domain definition UNION:  SOC_NPUCRG_PLL_BYPASS_VOTE_CTRL_UNION */
#define SOC_NPUCRG_PLL_BYPASS_VOTE_CTRL_ADDR(base)            ((base) + (0xA18))

/* Register description: FCG FREQ CTRL控制配置寄存器
   Bit domain definition UNION:  SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_UNION */
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_ADDR(base)            ((base) + (0xB00))

/* Register description: FCG RSV控制寄存器0
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG_RSV0_UNION */
#define SOC_NPUCRG_FCG_CFG_RSV0_ADDR(base)                    ((base) + (0xB10))

/* Register description: FCG STAT寄存器0
   Bit domain definition UNION:  SOC_NPUCRG_FCG_STAT0_UNION */
#define SOC_NPUCRG_FCG_STAT0_ADDR(base)                       ((base) + (0xB14))

/* Register description: FCG SSC控制寄存器
   Bit domain definition UNION:  SOC_NPUCRG_SSC_FCG_CFG_AICORE_UNION */
#define SOC_NPUCRG_SSC_FCG_CFG_AICORE_ADDR(base)              ((base) + (0xB20))

/* Register description: PIM控制配置寄存器
   Bit domain definition UNION:  SOC_NPUCRG_PIM_CTRL0_UNION */
#define SOC_NPUCRG_PIM_CTRL0_ADDR(base)                       ((base) + (0xB50))

/* Register description: PIM配置寄存器
   Bit domain definition UNION:  SOC_NPUCRG_PIM_CFG0_AICORE_UNION */
#define SOC_NPUCRG_PIM_CFG0_AICORE_ADDR(base)                 ((base) + (0xB54))

/* Register description: PIM配置寄存器
   Bit domain definition UNION:  SOC_NPUCRG_PIM_CFG1_AICORE_UNION */
#define SOC_NPUCRG_PIM_CFG1_AICORE_ADDR(base)                 ((base) + (0xB58))

/* Register description: PIM配置寄存器
   Bit domain definition UNION:  SOC_NPUCRG_PIM_CFG2_AICORE_UNION */
#define SOC_NPUCRG_PIM_CFG2_AICORE_ADDR(base)                 ((base) + (0xB5C))

/* Register description: PIM配置寄存器
   Bit domain definition UNION:  SOC_NPUCRG_PIM_CFG3_AICORE_UNION */
#define SOC_NPUCRG_PIM_CFG3_AICORE_ADDR(base)                 ((base) + (0xB60))

/* Register description: PIM状态回读
   Bit domain definition UNION:  SOC_NPUCRG_PIM_STAT0_UNION */
#define SOC_NPUCRG_PIM_STAT0_ADDR(base)                       ((base) + (0xB6C))

/* Register description: FDCS MON配置寄存器0
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG0_NPU_UNION */
#define SOC_NPUCRG_MON_CFG0_NPU_ADDR(base)                    ((base) + (0xC00))

/* Register description: FDCS MON配置寄存器1
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG1_NPU_UNION */
#define SOC_NPUCRG_MON_CFG1_NPU_ADDR(base)                    ((base) + (0xC04))

/* Register description: FDCS MON配置寄存器2
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG2_NPU_UNION */
#define SOC_NPUCRG_MON_CFG2_NPU_ADDR(base)                    ((base) + (0xC08))

/* Register description: FDCS MON配置寄存器3
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG3_NPU_UNION */
#define SOC_NPUCRG_MON_CFG3_NPU_ADDR(base)                    ((base) + (0xC0C))

/* Register description: FDCS MON配置寄存器4
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG4_NPU_UNION */
#define SOC_NPUCRG_MON_CFG4_NPU_ADDR(base)                    ((base) + (0xC10))

/* Register description: FDCS MON配置寄存器5
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG5_NPU_UNION */
#define SOC_NPUCRG_MON_CFG5_NPU_ADDR(base)                    ((base) + (0xC14))

/* Register description: FDCS MON配置寄存器6
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG6_NPU_UNION */
#define SOC_NPUCRG_MON_CFG6_NPU_ADDR(base)                    ((base) + (0xC18))

/* Register description: FDCS MON配置寄存器7
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG7_NPU_UNION */
#define SOC_NPUCRG_MON_CFG7_NPU_ADDR(base)                    ((base) + (0xC1C))

/* Register description: FDCS MON配置寄存器8
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG8_NPU_UNION */
#define SOC_NPUCRG_MON_CFG8_NPU_ADDR(base)                    ((base) + (0xC20))

/* Register description: FDCS MON配置寄存器9
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG9_NPU_UNION */
#define SOC_NPUCRG_MON_CFG9_NPU_ADDR(base)                    ((base) + (0xC24))

/* Register description: FDCS MON配置寄存器10
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG10_NPU_UNION */
#define SOC_NPUCRG_MON_CFG10_NPU_ADDR(base)                   ((base) + (0xC28))

/* Register description: FDCS MON配置寄存器11
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG11_NPU_UNION */
#define SOC_NPUCRG_MON_CFG11_NPU_ADDR(base)                   ((base) + (0xC2C))

/* Register description: FDCS MON配置寄存器12
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG12_NPU_UNION */
#define SOC_NPUCRG_MON_CFG12_NPU_ADDR(base)                   ((base) + (0xC30))

/* Register description: FDCS MON配置寄存器13
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG13_NPU_UNION */
#define SOC_NPUCRG_MON_CFG13_NPU_ADDR(base)                   ((base) + (0xC34))

/* Register description: FDCS MON配置寄存器14
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG14_NPU_UNION */
#define SOC_NPUCRG_MON_CFG14_NPU_ADDR(base)                   ((base) + (0xC38))

/* Register description: FDCS MON配置寄存器15
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG15_NPU_UNION */
#define SOC_NPUCRG_MON_CFG15_NPU_ADDR(base)                   ((base) + (0xC3C))

/* Register description: FDCS MON配置寄存器16
   Bit domain definition UNION:  SOC_NPUCRG_MON_CFG16_NPU_UNION */
#define SOC_NPUCRG_MON_CFG16_NPU_ADDR(base)                   ((base) + (0xC40))

/* Register description: FDCS MON回读寄存器0
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT0_NPU_UNION */
#define SOC_NPUCRG_MON_STAT0_NPU_ADDR(base)                   ((base) + (0xC44))

/* Register description: FDCS MON回读寄存器1
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT1_NPU_UNION */
#define SOC_NPUCRG_MON_STAT1_NPU_ADDR(base)                   ((base) + (0xC48))

/* Register description: FDCS MON回读寄存器2
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT2_NPU_UNION */
#define SOC_NPUCRG_MON_STAT2_NPU_ADDR(base)                   ((base) + (0xC4C))

/* Register description: FDCS MON回读寄存器3
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT3_NPU_UNION */
#define SOC_NPUCRG_MON_STAT3_NPU_ADDR(base)                   ((base) + (0xC50))

/* Register description: FDCS MON回读寄存器4
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT4_NPU_UNION */
#define SOC_NPUCRG_MON_STAT4_NPU_ADDR(base)                   ((base) + (0xC54))

/* Register description: FDCS MON回读寄存器5
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT5_NPU_UNION */
#define SOC_NPUCRG_MON_STAT5_NPU_ADDR(base)                   ((base) + (0xC58))

/* Register description: FDCS MON回读寄存器6
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT6_NPU_UNION */
#define SOC_NPUCRG_MON_STAT6_NPU_ADDR(base)                   ((base) + (0xC5C))

/* Register description: FDCS MON回读寄存器7
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT7_NPU_UNION */
#define SOC_NPUCRG_MON_STAT7_NPU_ADDR(base)                   ((base) + (0xC60))

/* Register description: FDCS MON回读寄存器8
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT8_NPU_UNION */
#define SOC_NPUCRG_MON_STAT8_NPU_ADDR(base)                   ((base) + (0xC64))

/* Register description: FDCS MON回读寄存器9
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT9_NPU_UNION */
#define SOC_NPUCRG_MON_STAT9_NPU_ADDR(base)                   ((base) + (0xC68))

/* Register description: FDCS MON回读寄存器10
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT10_NPU_UNION */
#define SOC_NPUCRG_MON_STAT10_NPU_ADDR(base)                  ((base) + (0xC6C))

/* Register description: FDCS MON回读寄存器11
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT11_NPU_UNION */
#define SOC_NPUCRG_MON_STAT11_NPU_ADDR(base)                  ((base) + (0xC70))

/* Register description: FDCS MON回读寄存器12
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT12_NPU_UNION */
#define SOC_NPUCRG_MON_STAT12_NPU_ADDR(base)                  ((base) + (0xC74))

/* Register description: FDCS MON回读寄存器13
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT13_NPU_UNION */
#define SOC_NPUCRG_MON_STAT13_NPU_ADDR(base)                  ((base) + (0xC78))

/* Register description: FDCS MON回读寄存器14
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT14_NPU_UNION */
#define SOC_NPUCRG_MON_STAT14_NPU_ADDR(base)                  ((base) + (0xC7C))

/* Register description: FDCS MON回读寄存器15
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT15_NPU_UNION */
#define SOC_NPUCRG_MON_STAT15_NPU_ADDR(base)                  ((base) + (0xC80))

/* Register description: FDCS MON回读寄存器16
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT16_NPU_UNION */
#define SOC_NPUCRG_MON_STAT16_NPU_ADDR(base)                  ((base) + (0xC84))

/* Register description: FDCS MON回读寄存器17
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT17_NPU_UNION */
#define SOC_NPUCRG_MON_STAT17_NPU_ADDR(base)                  ((base) + (0xC88))

/* Register description: FDCS MON回读寄存器18
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT18_NPU_UNION */
#define SOC_NPUCRG_MON_STAT18_NPU_ADDR(base)                  ((base) + (0xC8C))

/* Register description: FDCS MON回读寄存器19
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT19_NPU_UNION */
#define SOC_NPUCRG_MON_STAT19_NPU_ADDR(base)                  ((base) + (0xC90))

/* Register description: FDCS MON回读寄存器20
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT20_NPU_UNION */
#define SOC_NPUCRG_MON_STAT20_NPU_ADDR(base)                  ((base) + (0xC94))

/* Register description: FDCS MON回读寄存器21
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT21_NPU_UNION */
#define SOC_NPUCRG_MON_STAT21_NPU_ADDR(base)                  ((base) + (0xC98))

/* Register description: FDCS MON回读寄存器22
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT22_NPU_UNION */
#define SOC_NPUCRG_MON_STAT22_NPU_ADDR(base)                  ((base) + (0xCA0))

/* Register description: FDCS MON回读寄存器23
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT23_NPU_UNION */
#define SOC_NPUCRG_MON_STAT23_NPU_ADDR(base)                  ((base) + (0xCA4))

/* Register description: FDCS MON回读寄存器24
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT24_NPU_UNION */
#define SOC_NPUCRG_MON_STAT24_NPU_ADDR(base)                  ((base) + (0xCA8))

/* Register description: FDCS MON回读寄存器25
   Bit domain definition UNION:  SOC_NPUCRG_MON_STAT25_NPU_UNION */
#define SOC_NPUCRG_MON_STAT25_NPU_ADDR(base)                  ((base) + (0xCAC))

/* Register description: QIC总线异常中断屏蔽寄存器
   Bit domain definition UNION:  SOC_NPUCRG_INTR_MASK_QICBUS_NONIDLE_PEND_UNION */
#define SOC_NPUCRG_INTR_MASK_QICBUS_NONIDLE_PEND_ADDR(base)   ((base) + (0xD00))

/* Register description: QIC总线异常中断清除寄存器
   Bit domain definition UNION:  SOC_NPUCRG_INTR_CLR_QICBUS_NONIDLE_PEND_UNION */
#define SOC_NPUCRG_INTR_CLR_QICBUS_NONIDLE_PEND_ADDR(base)    ((base) + (0xD04))

/* Register description: QIC总线异常中断状态寄存器
   Bit domain definition UNION:  SOC_NPUCRG_INTR_STAT_QICBUS_NONIDLE_PEND_UNION */
#define SOC_NPUCRG_INTR_STAT_QICBUS_NONIDLE_PEND_ADDR(base)   ((base) + (0xD08))

/* Register description: PLL_FSM控制寄存器
   Bit domain definition UNION:  SOC_NPUCRG_PLL_FSM_CTRL0_UNION */
#define SOC_NPUCRG_PLL_FSM_CTRL0_ADDR(base)                   ((base) + (0xD10))

/* Register description: PLL_FSM控制寄存器
   Bit domain definition UNION:  SOC_NPUCRG_PLL_FSM_CTRL1_UNION */
#define SOC_NPUCRG_PLL_FSM_CTRL1_ADDR(base)                   ((base) + (0xD14))

/* Register description: PLL_FSM状态回读寄存器。
   Bit domain definition UNION:  SOC_NPUCRG_PLL_FSM_STAT_UNION */
#define SOC_NPUCRG_PLL_FSM_STAT_ADDR(base)                    ((base) + (0xD18))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_ANA_CFG0_AICORE_UNION */
#define SOC_NPUCRG_FCG_ANA_CFG0_AICORE_ADDR(base)             ((base) + (0xE00))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_ANA_CFG1_AICORE_UNION */
#define SOC_NPUCRG_FCG_ANA_CFG1_AICORE_ADDR(base)             ((base) + (0xE04))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_ANA_CFG2_AICORE_UNION */
#define SOC_NPUCRG_FCG_ANA_CFG2_AICORE_ADDR(base)             ((base) + (0xE08))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_ANA_CFG3_AICORE_UNION */
#define SOC_NPUCRG_FCG_ANA_CFG3_AICORE_ADDR(base)             ((base) + (0xE0C))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG0_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG0_AICORE_ADDR(base)                 ((base) + (0xE18))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG1_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG1_AICORE_ADDR(base)                 ((base) + (0xE1C))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG2_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG2_AICORE_ADDR(base)                 ((base) + (0xE20))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG3_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG3_AICORE_ADDR(base)                 ((base) + (0xE24))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG4_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG4_AICORE_ADDR(base)                 ((base) + (0xE28))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG5_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG5_AICORE_ADDR(base)                 ((base) + (0xE2C))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG6_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG6_AICORE_ADDR(base)                 ((base) + (0xE30))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG7_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG7_AICORE_ADDR(base)                 ((base) + (0xE34))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG8_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG8_AICORE_ADDR(base)                 ((base) + (0xE38))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG9_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG9_AICORE_ADDR(base)                 ((base) + (0xE3C))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG10_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG10_AICORE_ADDR(base)                ((base) + (0xE40))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG11_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG11_AICORE_ADDR(base)                ((base) + (0xE44))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG12_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG12_AICORE_ADDR(base)                ((base) + (0xE48))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG13_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG13_AICORE_ADDR(base)                ((base) + (0xE4C))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG14_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG14_AICORE_ADDR(base)                ((base) + (0xE50))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG15_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG15_AICORE_ADDR(base)                ((base) + (0xE54))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG16_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG16_AICORE_ADDR(base)                ((base) + (0xE58))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG17_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG17_AICORE_ADDR(base)                ((base) + (0xE5C))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG18_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG18_AICORE_ADDR(base)                ((base) + (0xE60))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG19_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG19_AICORE_ADDR(base)                ((base) + (0xE64))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG20_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG20_AICORE_ADDR(base)                ((base) + (0xE68))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG21_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG21_AICORE_ADDR(base)                ((base) + (0xE6C))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG22_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG22_AICORE_ADDR(base)                ((base) + (0xE70))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG23_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG23_AICORE_ADDR(base)                ((base) + (0xE74))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG24_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG24_AICORE_ADDR(base)                ((base) + (0xE78))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG25_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG25_AICORE_ADDR(base)                ((base) + (0xE7C))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG26_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG26_AICORE_ADDR(base)                ((base) + (0xE80))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_CFG27_AICORE_UNION */
#define SOC_NPUCRG_FCG_CFG27_AICORE_ADDR(base)                ((base) + (0xE84))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_STAT0_AICORE_UNION */
#define SOC_NPUCRG_FCG_STAT0_AICORE_ADDR(base)                ((base) + (0xE90))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_STAT1_AICORE_UNION */
#define SOC_NPUCRG_FCG_STAT1_AICORE_ADDR(base)                ((base) + (0xE94))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_STAT2_AICORE_UNION */
#define SOC_NPUCRG_FCG_STAT2_AICORE_ADDR(base)                ((base) + (0xE98))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_STAT3_AICORE_UNION */
#define SOC_NPUCRG_FCG_STAT3_AICORE_ADDR(base)                ((base) + (0xE9C))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_STAT4_AICORE_UNION */
#define SOC_NPUCRG_FCG_STAT4_AICORE_ADDR(base)                ((base) + (0xEA0))

/* Register description: 
   Bit domain definition UNION:  SOC_NPUCRG_FCG_STAT5_AICORE_UNION */
#define SOC_NPUCRG_FCG_STAT5_AICORE_ADDR(base)                ((base) + (0xEA4))

/* Register description: IP信号Mask寄存器
   Bit domain definition UNION:  SOC_NPUCRG_IPSIGMASK_UNION */
#define SOC_NPUCRG_IPSIGMASK_ADDR(base)                       ((base) + (0x700))


#endif




/*****************************************************************************
  3 enums
*****************************************************************************/



/*****************************************************************************
  4 message head
*****************************************************************************/



/*****************************************************************************
  5 message
*****************************************************************************/



/*****************************************************************************
  6 struct
*****************************************************************************/



/*****************************************************************************
  7 union
*****************************************************************************/

/****************************************************************************
                     (1/1) reg_define
 ****************************************************************************/
/*****************************************************************************
 struct               : SOC_NPUCRG_PLL_FSM_NS_VOTE0_UNION
 struct description   : PLL_FSM_NS_VOTE0 Register structure definition
                        Address Offset:0x21C Initial:0x00000000 Width:32
 register description : PLL非安全投票使能寄存器
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_ns_en_vote_aicore : 5;  /* bit[0-4]  :  */
        unsigned int  reserved              : 11; /* bit[5-15] :  */
        unsigned int  bitmasken             : 16; /* bit[16-31]: pll_fsm_ns_vote0每个比特位的使能位：
                                                                 只有当bitmasken对应的比特位为1'b1，pll_fsm_ns_vote0相应的比特位才起作用。bitmasken[0]就是pll_fsm_ns_vote0[0]的mask使能位。写1有效。 */
    } reg;
} SOC_NPUCRG_PLL_FSM_NS_VOTE0_UNION;
#endif
#define SOC_NPUCRG_PLL_FSM_NS_VOTE0_fcg_ns_en_vote_aicore_START  (0)
#define SOC_NPUCRG_PLL_FSM_NS_VOTE0_fcg_ns_en_vote_aicore_END    (4)
#define SOC_NPUCRG_PLL_FSM_NS_VOTE0_bitmasken_START              (16)
#define SOC_NPUCRG_PLL_FSM_NS_VOTE0_bitmasken_END                (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_PLL_FSM_NS_STAT_UNION
 struct description   : PLL_FSM_NS_STAT Register structure definition
                        Address Offset:0x220 Initial:0x00000000 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  pll_fsm_wsat : 1;  /* bit[0]   : pll_fsm状态指示信号，指示状态机是否处于稳定状态 */
        unsigned int  reserved     : 31; /* bit[1-31]:  */
    } reg;
} SOC_NPUCRG_PLL_FSM_NS_STAT_UNION;
#endif
#define SOC_NPUCRG_PLL_FSM_NS_STAT_pll_fsm_wsat_START  (0)
#define SOC_NPUCRG_PLL_FSM_NS_STAT_pll_fsm_wsat_END    (0)


/*****************************************************************************
 struct               : SOC_NPUCRG_PEREN0_UNION
 struct description   : PEREN0 Register structure definition
                        Address Offset:0x800 Initial:0x00000000 Width:32
 register description : 外设时钟使能寄存器0。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0                : 1;  /* bit[0] :  */
        unsigned int  reserved_1                : 1;  /* bit[1] :  */
        unsigned int  reserved_2                : 1;  /* bit[2] :  */
        unsigned int  reserved_3                : 1;  /* bit[3] :  */
        unsigned int  reserved_4                : 1;  /* bit[4] :  */
        unsigned int  reserved_5                : 1;  /* bit[5] :  */
        unsigned int  reserved_6                : 1;  /* bit[6] :  */
        unsigned int  reserved_7                : 1;  /* bit[7] :  */
        unsigned int  reserved_8                : 1;  /* bit[8] :  */
        unsigned int  gt_clk_pim                : 1;  /* bit[9] :  */
        unsigned int  gt_clk_npu_pa             : 1;  /* bit[10]:  */
        unsigned int  gt_clk_fdcs_monitor       : 1;  /* bit[11]:  */
        unsigned int  gt_pclk_ts_apb            : 1;  /* bit[12]:  */
        unsigned int  gt_pclk_ts_apb_83m        : 1;  /* bit[13]:  */
        unsigned int  gt_pclk_easc1_cfg         : 1;  /* bit[14]:  */
        unsigned int  gt_pclk_easc0_cfg         : 1;  /* bit[15]:  */
        unsigned int  gt_pclk_npu_dmmu          : 1;  /* bit[16]:  */
        unsigned int  gt_pclk_aicore_smmu       : 1;  /* bit[17]:  */
        unsigned int  gt_pclk_npu_tcu           : 1;  /* bit[18]:  */
        unsigned int  gt_pclk_fcg_aicore        : 1;  /* bit[19]:  */
        unsigned int  gt_pclk_npu_dpm0          : 1;  /* bit[20]:  */
        unsigned int  reserved_9                : 1;  /* bit[21]:  */
        unsigned int  reserved_10               : 1;  /* bit[22]:  */
        unsigned int  reserved_11               : 1;  /* bit[23]:  */
        unsigned int  gt_pclk_npu_hw_exp_irq_ns : 1;  /* bit[24]:  */
        unsigned int  gt_pclk_npu_hw_exp_irq    : 1;  /* bit[25]:  */
        unsigned int  gt_pclk_npu_uart          : 1;  /* bit[26]:  */
        unsigned int  gt_pclk_npu_pcr           : 1;  /* bit[27]:  */
        unsigned int  reserved_12               : 1;  /* bit[28]:  */
        unsigned int  gt_clk_npu_hpm            : 1;  /* bit[29]:  */
        unsigned int  gt_clk_aicore0_hpm        : 1;  /* bit[30]:  */
        unsigned int  gt_pclk_atgm              : 1;  /* bit[31]: 外设时钟使能控制：
                                                                  0：写0无效果；
                                                                  1：使能IP时钟。 */
    } reg;
} SOC_NPUCRG_PEREN0_UNION;
#endif
#define SOC_NPUCRG_PEREN0_gt_clk_pim_START                 (9)
#define SOC_NPUCRG_PEREN0_gt_clk_pim_END                   (9)
#define SOC_NPUCRG_PEREN0_gt_clk_npu_pa_START              (10)
#define SOC_NPUCRG_PEREN0_gt_clk_npu_pa_END                (10)
#define SOC_NPUCRG_PEREN0_gt_clk_fdcs_monitor_START        (11)
#define SOC_NPUCRG_PEREN0_gt_clk_fdcs_monitor_END          (11)
#define SOC_NPUCRG_PEREN0_gt_pclk_ts_apb_START             (12)
#define SOC_NPUCRG_PEREN0_gt_pclk_ts_apb_END               (12)
#define SOC_NPUCRG_PEREN0_gt_pclk_ts_apb_83m_START         (13)
#define SOC_NPUCRG_PEREN0_gt_pclk_ts_apb_83m_END           (13)
#define SOC_NPUCRG_PEREN0_gt_pclk_easc1_cfg_START          (14)
#define SOC_NPUCRG_PEREN0_gt_pclk_easc1_cfg_END            (14)
#define SOC_NPUCRG_PEREN0_gt_pclk_easc0_cfg_START          (15)
#define SOC_NPUCRG_PEREN0_gt_pclk_easc0_cfg_END            (15)
#define SOC_NPUCRG_PEREN0_gt_pclk_npu_dmmu_START           (16)
#define SOC_NPUCRG_PEREN0_gt_pclk_npu_dmmu_END             (16)
#define SOC_NPUCRG_PEREN0_gt_pclk_aicore_smmu_START        (17)
#define SOC_NPUCRG_PEREN0_gt_pclk_aicore_smmu_END          (17)
#define SOC_NPUCRG_PEREN0_gt_pclk_npu_tcu_START            (18)
#define SOC_NPUCRG_PEREN0_gt_pclk_npu_tcu_END              (18)
#define SOC_NPUCRG_PEREN0_gt_pclk_fcg_aicore_START         (19)
#define SOC_NPUCRG_PEREN0_gt_pclk_fcg_aicore_END           (19)
#define SOC_NPUCRG_PEREN0_gt_pclk_npu_dpm0_START           (20)
#define SOC_NPUCRG_PEREN0_gt_pclk_npu_dpm0_END             (20)
#define SOC_NPUCRG_PEREN0_gt_pclk_npu_hw_exp_irq_ns_START  (24)
#define SOC_NPUCRG_PEREN0_gt_pclk_npu_hw_exp_irq_ns_END    (24)
#define SOC_NPUCRG_PEREN0_gt_pclk_npu_hw_exp_irq_START     (25)
#define SOC_NPUCRG_PEREN0_gt_pclk_npu_hw_exp_irq_END       (25)
#define SOC_NPUCRG_PEREN0_gt_pclk_npu_uart_START           (26)
#define SOC_NPUCRG_PEREN0_gt_pclk_npu_uart_END             (26)
#define SOC_NPUCRG_PEREN0_gt_pclk_npu_pcr_START            (27)
#define SOC_NPUCRG_PEREN0_gt_pclk_npu_pcr_END              (27)
#define SOC_NPUCRG_PEREN0_gt_clk_npu_hpm_START             (29)
#define SOC_NPUCRG_PEREN0_gt_clk_npu_hpm_END               (29)
#define SOC_NPUCRG_PEREN0_gt_clk_aicore0_hpm_START         (30)
#define SOC_NPUCRG_PEREN0_gt_clk_aicore0_hpm_END           (30)
#define SOC_NPUCRG_PEREN0_gt_pclk_atgm_START               (31)
#define SOC_NPUCRG_PEREN0_gt_pclk_atgm_END                 (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERDIS0_UNION
 struct description   : PERDIS0 Register structure definition
                        Address Offset:0x804 Initial:0x00000000 Width:32
 register description : 外设时钟禁止寄存器0。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0                : 1;  /* bit[0] :  */
        unsigned int  reserved_1                : 1;  /* bit[1] :  */
        unsigned int  reserved_2                : 1;  /* bit[2] :  */
        unsigned int  reserved_3                : 1;  /* bit[3] :  */
        unsigned int  reserved_4                : 1;  /* bit[4] :  */
        unsigned int  reserved_5                : 1;  /* bit[5] :  */
        unsigned int  reserved_6                : 1;  /* bit[6] :  */
        unsigned int  reserved_7                : 1;  /* bit[7] :  */
        unsigned int  reserved_8                : 1;  /* bit[8] :  */
        unsigned int  gt_clk_pim                : 1;  /* bit[9] :  */
        unsigned int  gt_clk_npu_pa             : 1;  /* bit[10]:  */
        unsigned int  gt_clk_fdcs_monitor       : 1;  /* bit[11]:  */
        unsigned int  gt_pclk_ts_apb            : 1;  /* bit[12]:  */
        unsigned int  gt_pclk_ts_apb_83m        : 1;  /* bit[13]:  */
        unsigned int  gt_pclk_easc1_cfg         : 1;  /* bit[14]:  */
        unsigned int  gt_pclk_easc0_cfg         : 1;  /* bit[15]:  */
        unsigned int  gt_pclk_npu_dmmu          : 1;  /* bit[16]:  */
        unsigned int  gt_pclk_aicore_smmu       : 1;  /* bit[17]:  */
        unsigned int  gt_pclk_npu_tcu           : 1;  /* bit[18]:  */
        unsigned int  gt_pclk_fcg_aicore        : 1;  /* bit[19]:  */
        unsigned int  gt_pclk_npu_dpm0          : 1;  /* bit[20]:  */
        unsigned int  reserved_9                : 1;  /* bit[21]:  */
        unsigned int  reserved_10               : 1;  /* bit[22]:  */
        unsigned int  reserved_11               : 1;  /* bit[23]:  */
        unsigned int  gt_pclk_npu_hw_exp_irq_ns : 1;  /* bit[24]:  */
        unsigned int  gt_pclk_npu_hw_exp_irq    : 1;  /* bit[25]:  */
        unsigned int  gt_pclk_npu_uart          : 1;  /* bit[26]:  */
        unsigned int  gt_pclk_npu_pcr           : 1;  /* bit[27]:  */
        unsigned int  reserved_12               : 1;  /* bit[28]:  */
        unsigned int  gt_clk_npu_hpm            : 1;  /* bit[29]:  */
        unsigned int  gt_clk_aicore0_hpm        : 1;  /* bit[30]:  */
        unsigned int  gt_pclk_atgm              : 1;  /* bit[31]: 外设时钟禁止控制：
                                                                  0：写0无效果；
                                                                  1：禁止IP时钟。 */
    } reg;
} SOC_NPUCRG_PERDIS0_UNION;
#endif
#define SOC_NPUCRG_PERDIS0_gt_clk_pim_START                 (9)
#define SOC_NPUCRG_PERDIS0_gt_clk_pim_END                   (9)
#define SOC_NPUCRG_PERDIS0_gt_clk_npu_pa_START              (10)
#define SOC_NPUCRG_PERDIS0_gt_clk_npu_pa_END                (10)
#define SOC_NPUCRG_PERDIS0_gt_clk_fdcs_monitor_START        (11)
#define SOC_NPUCRG_PERDIS0_gt_clk_fdcs_monitor_END          (11)
#define SOC_NPUCRG_PERDIS0_gt_pclk_ts_apb_START             (12)
#define SOC_NPUCRG_PERDIS0_gt_pclk_ts_apb_END               (12)
#define SOC_NPUCRG_PERDIS0_gt_pclk_ts_apb_83m_START         (13)
#define SOC_NPUCRG_PERDIS0_gt_pclk_ts_apb_83m_END           (13)
#define SOC_NPUCRG_PERDIS0_gt_pclk_easc1_cfg_START          (14)
#define SOC_NPUCRG_PERDIS0_gt_pclk_easc1_cfg_END            (14)
#define SOC_NPUCRG_PERDIS0_gt_pclk_easc0_cfg_START          (15)
#define SOC_NPUCRG_PERDIS0_gt_pclk_easc0_cfg_END            (15)
#define SOC_NPUCRG_PERDIS0_gt_pclk_npu_dmmu_START           (16)
#define SOC_NPUCRG_PERDIS0_gt_pclk_npu_dmmu_END             (16)
#define SOC_NPUCRG_PERDIS0_gt_pclk_aicore_smmu_START        (17)
#define SOC_NPUCRG_PERDIS0_gt_pclk_aicore_smmu_END          (17)
#define SOC_NPUCRG_PERDIS0_gt_pclk_npu_tcu_START            (18)
#define SOC_NPUCRG_PERDIS0_gt_pclk_npu_tcu_END              (18)
#define SOC_NPUCRG_PERDIS0_gt_pclk_fcg_aicore_START         (19)
#define SOC_NPUCRG_PERDIS0_gt_pclk_fcg_aicore_END           (19)
#define SOC_NPUCRG_PERDIS0_gt_pclk_npu_dpm0_START           (20)
#define SOC_NPUCRG_PERDIS0_gt_pclk_npu_dpm0_END             (20)
#define SOC_NPUCRG_PERDIS0_gt_pclk_npu_hw_exp_irq_ns_START  (24)
#define SOC_NPUCRG_PERDIS0_gt_pclk_npu_hw_exp_irq_ns_END    (24)
#define SOC_NPUCRG_PERDIS0_gt_pclk_npu_hw_exp_irq_START     (25)
#define SOC_NPUCRG_PERDIS0_gt_pclk_npu_hw_exp_irq_END       (25)
#define SOC_NPUCRG_PERDIS0_gt_pclk_npu_uart_START           (26)
#define SOC_NPUCRG_PERDIS0_gt_pclk_npu_uart_END             (26)
#define SOC_NPUCRG_PERDIS0_gt_pclk_npu_pcr_START            (27)
#define SOC_NPUCRG_PERDIS0_gt_pclk_npu_pcr_END              (27)
#define SOC_NPUCRG_PERDIS0_gt_clk_npu_hpm_START             (29)
#define SOC_NPUCRG_PERDIS0_gt_clk_npu_hpm_END               (29)
#define SOC_NPUCRG_PERDIS0_gt_clk_aicore0_hpm_START         (30)
#define SOC_NPUCRG_PERDIS0_gt_clk_aicore0_hpm_END           (30)
#define SOC_NPUCRG_PERDIS0_gt_pclk_atgm_START               (31)
#define SOC_NPUCRG_PERDIS0_gt_pclk_atgm_END                 (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERCLKEN0_UNION
 struct description   : PERCLKEN0 Register structure definition
                        Address Offset:0x808 Initial:0x00000000 Width:32
 register description : 外设时钟使能状态寄存器0。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0                : 1;  /* bit[0] :  */
        unsigned int  reserved_1                : 1;  /* bit[1] :  */
        unsigned int  reserved_2                : 1;  /* bit[2] :  */
        unsigned int  reserved_3                : 1;  /* bit[3] :  */
        unsigned int  reserved_4                : 1;  /* bit[4] :  */
        unsigned int  reserved_5                : 1;  /* bit[5] :  */
        unsigned int  reserved_6                : 1;  /* bit[6] :  */
        unsigned int  reserved_7                : 1;  /* bit[7] :  */
        unsigned int  reserved_8                : 1;  /* bit[8] :  */
        unsigned int  gt_clk_pim                : 1;  /* bit[9] :  */
        unsigned int  gt_clk_npu_pa             : 1;  /* bit[10]:  */
        unsigned int  gt_clk_fdcs_monitor       : 1;  /* bit[11]:  */
        unsigned int  gt_pclk_ts_apb            : 1;  /* bit[12]:  */
        unsigned int  gt_pclk_ts_apb_83m        : 1;  /* bit[13]:  */
        unsigned int  gt_pclk_easc1_cfg         : 1;  /* bit[14]:  */
        unsigned int  gt_pclk_easc0_cfg         : 1;  /* bit[15]:  */
        unsigned int  gt_pclk_npu_dmmu          : 1;  /* bit[16]:  */
        unsigned int  gt_pclk_aicore_smmu       : 1;  /* bit[17]:  */
        unsigned int  gt_pclk_npu_tcu           : 1;  /* bit[18]:  */
        unsigned int  gt_pclk_fcg_aicore        : 1;  /* bit[19]:  */
        unsigned int  gt_pclk_npu_dpm0          : 1;  /* bit[20]:  */
        unsigned int  reserved_9                : 1;  /* bit[21]:  */
        unsigned int  reserved_10               : 1;  /* bit[22]:  */
        unsigned int  reserved_11               : 1;  /* bit[23]:  */
        unsigned int  gt_pclk_npu_hw_exp_irq_ns : 1;  /* bit[24]:  */
        unsigned int  gt_pclk_npu_hw_exp_irq    : 1;  /* bit[25]:  */
        unsigned int  gt_pclk_npu_uart          : 1;  /* bit[26]:  */
        unsigned int  gt_pclk_npu_pcr           : 1;  /* bit[27]:  */
        unsigned int  reserved_12               : 1;  /* bit[28]:  */
        unsigned int  gt_clk_npu_hpm            : 1;  /* bit[29]:  */
        unsigned int  gt_clk_aicore0_hpm        : 1;  /* bit[30]:  */
        unsigned int  gt_pclk_atgm              : 1;  /* bit[31]: 外设时钟使能状态：
                                                                  0：IP时钟使能撤销状态；
                                                                  1：IP时钟使能状态。 */
    } reg;
} SOC_NPUCRG_PERCLKEN0_UNION;
#endif
#define SOC_NPUCRG_PERCLKEN0_gt_clk_pim_START                 (9)
#define SOC_NPUCRG_PERCLKEN0_gt_clk_pim_END                   (9)
#define SOC_NPUCRG_PERCLKEN0_gt_clk_npu_pa_START              (10)
#define SOC_NPUCRG_PERCLKEN0_gt_clk_npu_pa_END                (10)
#define SOC_NPUCRG_PERCLKEN0_gt_clk_fdcs_monitor_START        (11)
#define SOC_NPUCRG_PERCLKEN0_gt_clk_fdcs_monitor_END          (11)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_ts_apb_START             (12)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_ts_apb_END               (12)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_ts_apb_83m_START         (13)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_ts_apb_83m_END           (13)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_easc1_cfg_START          (14)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_easc1_cfg_END            (14)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_easc0_cfg_START          (15)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_easc0_cfg_END            (15)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_npu_dmmu_START           (16)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_npu_dmmu_END             (16)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_aicore_smmu_START        (17)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_aicore_smmu_END          (17)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_npu_tcu_START            (18)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_npu_tcu_END              (18)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_fcg_aicore_START         (19)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_fcg_aicore_END           (19)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_npu_dpm0_START           (20)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_npu_dpm0_END             (20)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_npu_hw_exp_irq_ns_START  (24)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_npu_hw_exp_irq_ns_END    (24)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_npu_hw_exp_irq_START     (25)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_npu_hw_exp_irq_END       (25)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_npu_uart_START           (26)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_npu_uart_END             (26)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_npu_pcr_START            (27)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_npu_pcr_END              (27)
#define SOC_NPUCRG_PERCLKEN0_gt_clk_npu_hpm_START             (29)
#define SOC_NPUCRG_PERCLKEN0_gt_clk_npu_hpm_END               (29)
#define SOC_NPUCRG_PERCLKEN0_gt_clk_aicore0_hpm_START         (30)
#define SOC_NPUCRG_PERCLKEN0_gt_clk_aicore0_hpm_END           (30)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_atgm_START               (31)
#define SOC_NPUCRG_PERCLKEN0_gt_pclk_atgm_END                 (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERSTAT0_UNION
 struct description   : PERSTAT0 Register structure definition
                        Address Offset:0x80C Initial:0x00000000 Width:32
 register description : 外设时钟最终状态寄存器0。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0                : 1;  /* bit[0] :  */
        unsigned int  reserved_1                : 1;  /* bit[1] :  */
        unsigned int  reserved_2                : 1;  /* bit[2] :  */
        unsigned int  reserved_3                : 1;  /* bit[3] :  */
        unsigned int  reserved_4                : 1;  /* bit[4] :  */
        unsigned int  reserved_5                : 1;  /* bit[5] :  */
        unsigned int  reserved_6                : 1;  /* bit[6] :  */
        unsigned int  reserved_7                : 1;  /* bit[7] :  */
        unsigned int  reserved_8                : 1;  /* bit[8] :  */
        unsigned int  st_clk_pim                : 1;  /* bit[9] :  */
        unsigned int  st_clk_npu_pa             : 1;  /* bit[10]:  */
        unsigned int  st_clk_fdcs_monitor       : 1;  /* bit[11]:  */
        unsigned int  st_pclk_ts_apb            : 1;  /* bit[12]:  */
        unsigned int  st_pclk_ts_apb_83m        : 1;  /* bit[13]:  */
        unsigned int  st_pclk_easc1_cfg         : 1;  /* bit[14]:  */
        unsigned int  st_pclk_easc0_cfg         : 1;  /* bit[15]:  */
        unsigned int  st_pclk_npu_dmmu          : 1;  /* bit[16]:  */
        unsigned int  st_pclk_aicore_smmu       : 1;  /* bit[17]:  */
        unsigned int  st_pclk_npu_tcu           : 1;  /* bit[18]:  */
        unsigned int  st_pclk_fcg_aicore        : 1;  /* bit[19]:  */
        unsigned int  st_pclk_npu_dpm0          : 1;  /* bit[20]:  */
        unsigned int  reserved_9                : 1;  /* bit[21]:  */
        unsigned int  reserved_10               : 1;  /* bit[22]:  */
        unsigned int  reserved_11               : 1;  /* bit[23]:  */
        unsigned int  st_pclk_npu_hw_exp_irq_ns : 1;  /* bit[24]:  */
        unsigned int  st_pclk_npu_hw_exp_irq    : 1;  /* bit[25]:  */
        unsigned int  st_pclk_npu_uart          : 1;  /* bit[26]:  */
        unsigned int  st_pclk_npu_pcr           : 1;  /* bit[27]:  */
        unsigned int  reserved_12               : 1;  /* bit[28]:  */
        unsigned int  st_clk_npu_hpm            : 1;  /* bit[29]:  */
        unsigned int  st_clk_aicore0_hpm        : 1;  /* bit[30]:  */
        unsigned int  st_pclk_atgm              : 1;  /* bit[31]: 外设时钟最终状态：
                                                                  0：IP时钟禁止状态；
                                                                  1：IP时钟使能状态。 */
    } reg;
} SOC_NPUCRG_PERSTAT0_UNION;
#endif
#define SOC_NPUCRG_PERSTAT0_st_clk_pim_START                 (9)
#define SOC_NPUCRG_PERSTAT0_st_clk_pim_END                   (9)
#define SOC_NPUCRG_PERSTAT0_st_clk_npu_pa_START              (10)
#define SOC_NPUCRG_PERSTAT0_st_clk_npu_pa_END                (10)
#define SOC_NPUCRG_PERSTAT0_st_clk_fdcs_monitor_START        (11)
#define SOC_NPUCRG_PERSTAT0_st_clk_fdcs_monitor_END          (11)
#define SOC_NPUCRG_PERSTAT0_st_pclk_ts_apb_START             (12)
#define SOC_NPUCRG_PERSTAT0_st_pclk_ts_apb_END               (12)
#define SOC_NPUCRG_PERSTAT0_st_pclk_ts_apb_83m_START         (13)
#define SOC_NPUCRG_PERSTAT0_st_pclk_ts_apb_83m_END           (13)
#define SOC_NPUCRG_PERSTAT0_st_pclk_easc1_cfg_START          (14)
#define SOC_NPUCRG_PERSTAT0_st_pclk_easc1_cfg_END            (14)
#define SOC_NPUCRG_PERSTAT0_st_pclk_easc0_cfg_START          (15)
#define SOC_NPUCRG_PERSTAT0_st_pclk_easc0_cfg_END            (15)
#define SOC_NPUCRG_PERSTAT0_st_pclk_npu_dmmu_START           (16)
#define SOC_NPUCRG_PERSTAT0_st_pclk_npu_dmmu_END             (16)
#define SOC_NPUCRG_PERSTAT0_st_pclk_aicore_smmu_START        (17)
#define SOC_NPUCRG_PERSTAT0_st_pclk_aicore_smmu_END          (17)
#define SOC_NPUCRG_PERSTAT0_st_pclk_npu_tcu_START            (18)
#define SOC_NPUCRG_PERSTAT0_st_pclk_npu_tcu_END              (18)
#define SOC_NPUCRG_PERSTAT0_st_pclk_fcg_aicore_START         (19)
#define SOC_NPUCRG_PERSTAT0_st_pclk_fcg_aicore_END           (19)
#define SOC_NPUCRG_PERSTAT0_st_pclk_npu_dpm0_START           (20)
#define SOC_NPUCRG_PERSTAT0_st_pclk_npu_dpm0_END             (20)
#define SOC_NPUCRG_PERSTAT0_st_pclk_npu_hw_exp_irq_ns_START  (24)
#define SOC_NPUCRG_PERSTAT0_st_pclk_npu_hw_exp_irq_ns_END    (24)
#define SOC_NPUCRG_PERSTAT0_st_pclk_npu_hw_exp_irq_START     (25)
#define SOC_NPUCRG_PERSTAT0_st_pclk_npu_hw_exp_irq_END       (25)
#define SOC_NPUCRG_PERSTAT0_st_pclk_npu_uart_START           (26)
#define SOC_NPUCRG_PERSTAT0_st_pclk_npu_uart_END             (26)
#define SOC_NPUCRG_PERSTAT0_st_pclk_npu_pcr_START            (27)
#define SOC_NPUCRG_PERSTAT0_st_pclk_npu_pcr_END              (27)
#define SOC_NPUCRG_PERSTAT0_st_clk_npu_hpm_START             (29)
#define SOC_NPUCRG_PERSTAT0_st_clk_npu_hpm_END               (29)
#define SOC_NPUCRG_PERSTAT0_st_clk_aicore0_hpm_START         (30)
#define SOC_NPUCRG_PERSTAT0_st_clk_aicore0_hpm_END           (30)
#define SOC_NPUCRG_PERSTAT0_st_pclk_atgm_START               (31)
#define SOC_NPUCRG_PERSTAT0_st_pclk_atgm_END                 (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_PEREN1_UNION
 struct description   : PEREN1 Register structure definition
                        Address Offset:0x810 Initial:0x00000000 Width:32
 register description : 外设时钟使能寄存器1。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  gt_clk_aicore_eff       : 1;  /* bit[0] :  */
        unsigned int  gt_clk_aicore_gen       : 1;  /* bit[1] :  */
        unsigned int  gt_clk_ts_hwts_lite     : 1;  /* bit[2] :  */
        unsigned int  gt_clk_qice_npu_cfg     : 1;  /* bit[3] :  */
        unsigned int  reserved_0              : 1;  /* bit[4] :  */
        unsigned int  gt_clk_ai_core0_root_gt : 1;  /* bit[5] :  */
        unsigned int  gt_clk_qice_npu_data    : 1;  /* bit[6] :  */
        unsigned int  gt_clk_ppll5_npu_tp     : 1;  /* bit[7] :  */
        unsigned int  reserved_1              : 1;  /* bit[8] :  */
        unsigned int  gt_clk_qic_tcu          : 1;  /* bit[9] :  */
        unsigned int  gt_clk_npu_tcu          : 1;  /* bit[10]:  */
        unsigned int  gt_pclk_dmmu_ts_cfg     : 1;  /* bit[11]:  */
        unsigned int  gt_clk_ts_doorbell      : 1;  /* bit[12]:  */
        unsigned int  gt_clk_aicore_smmu      : 1;  /* bit[13]:  */
        unsigned int  gt_clk_himinibus        : 1;  /* bit[14]:  */
        unsigned int  gt_clk_npu_easc1        : 1;  /* bit[15]:  */
        unsigned int  gt_clk_npu_easc0        : 1;  /* bit[16]:  */
        unsigned int  reserved_2              : 1;  /* bit[17]:  */
        unsigned int  gt_clk_aicore_tbu2tcu   : 1;  /* bit[18]:  */
        unsigned int  gt_pclkdbg_ts_cpu       : 1;  /* bit[19]:  */
        unsigned int  gt_clk_ts_qic_riscv     : 1;  /* bit[20]:  */
        unsigned int  gt_clk_tscpu_tbu2tcu    : 1;  /* bit[21]:  */
        unsigned int  gt_clk_ts_hts_adpt      : 1;  /* bit[22]:  */
        unsigned int  gt_clk_ts_ffap1         : 1;  /* bit[23]:  */
        unsigned int  gt_clk_ts_smmu          : 1;  /* bit[24]:  */
        unsigned int  gt_clk_ts_hwts_tiny     : 1;  /* bit[25]:  */
        unsigned int  gt_clk_ts_qic_bus       : 1;  /* bit[26]:  */
        unsigned int  gt_clk_qic_ts           : 1;  /* bit[27]:  */
        unsigned int  gt_clk_ts_cpu           : 1;  /* bit[28]:  */
        unsigned int  gt_clk_pll_fsm          : 1;  /* bit[29]:  */
        unsigned int  gt_clk_dw_dbg           : 1;  /* bit[30]:  */
        unsigned int  gt_clk_npu_timer        : 1;  /* bit[31]: 外设时钟使能控制：
                                                                0：写0无效果；
                                                                1：使能IP时钟。 */
    } reg;
} SOC_NPUCRG_PEREN1_UNION;
#endif
#define SOC_NPUCRG_PEREN1_gt_clk_aicore_eff_START        (0)
#define SOC_NPUCRG_PEREN1_gt_clk_aicore_eff_END          (0)
#define SOC_NPUCRG_PEREN1_gt_clk_aicore_gen_START        (1)
#define SOC_NPUCRG_PEREN1_gt_clk_aicore_gen_END          (1)
#define SOC_NPUCRG_PEREN1_gt_clk_ts_hwts_lite_START      (2)
#define SOC_NPUCRG_PEREN1_gt_clk_ts_hwts_lite_END        (2)
#define SOC_NPUCRG_PEREN1_gt_clk_qice_npu_cfg_START      (3)
#define SOC_NPUCRG_PEREN1_gt_clk_qice_npu_cfg_END        (3)
#define SOC_NPUCRG_PEREN1_gt_clk_ai_core0_root_gt_START  (5)
#define SOC_NPUCRG_PEREN1_gt_clk_ai_core0_root_gt_END    (5)
#define SOC_NPUCRG_PEREN1_gt_clk_qice_npu_data_START     (6)
#define SOC_NPUCRG_PEREN1_gt_clk_qice_npu_data_END       (6)
#define SOC_NPUCRG_PEREN1_gt_clk_ppll5_npu_tp_START      (7)
#define SOC_NPUCRG_PEREN1_gt_clk_ppll5_npu_tp_END        (7)
#define SOC_NPUCRG_PEREN1_gt_clk_qic_tcu_START           (9)
#define SOC_NPUCRG_PEREN1_gt_clk_qic_tcu_END             (9)
#define SOC_NPUCRG_PEREN1_gt_clk_npu_tcu_START           (10)
#define SOC_NPUCRG_PEREN1_gt_clk_npu_tcu_END             (10)
#define SOC_NPUCRG_PEREN1_gt_pclk_dmmu_ts_cfg_START      (11)
#define SOC_NPUCRG_PEREN1_gt_pclk_dmmu_ts_cfg_END        (11)
#define SOC_NPUCRG_PEREN1_gt_clk_ts_doorbell_START       (12)
#define SOC_NPUCRG_PEREN1_gt_clk_ts_doorbell_END         (12)
#define SOC_NPUCRG_PEREN1_gt_clk_aicore_smmu_START       (13)
#define SOC_NPUCRG_PEREN1_gt_clk_aicore_smmu_END         (13)
#define SOC_NPUCRG_PEREN1_gt_clk_himinibus_START         (14)
#define SOC_NPUCRG_PEREN1_gt_clk_himinibus_END           (14)
#define SOC_NPUCRG_PEREN1_gt_clk_npu_easc1_START         (15)
#define SOC_NPUCRG_PEREN1_gt_clk_npu_easc1_END           (15)
#define SOC_NPUCRG_PEREN1_gt_clk_npu_easc0_START         (16)
#define SOC_NPUCRG_PEREN1_gt_clk_npu_easc0_END           (16)
#define SOC_NPUCRG_PEREN1_gt_clk_aicore_tbu2tcu_START    (18)
#define SOC_NPUCRG_PEREN1_gt_clk_aicore_tbu2tcu_END      (18)
#define SOC_NPUCRG_PEREN1_gt_pclkdbg_ts_cpu_START        (19)
#define SOC_NPUCRG_PEREN1_gt_pclkdbg_ts_cpu_END          (19)
#define SOC_NPUCRG_PEREN1_gt_clk_ts_qic_riscv_START      (20)
#define SOC_NPUCRG_PEREN1_gt_clk_ts_qic_riscv_END        (20)
#define SOC_NPUCRG_PEREN1_gt_clk_tscpu_tbu2tcu_START     (21)
#define SOC_NPUCRG_PEREN1_gt_clk_tscpu_tbu2tcu_END       (21)
#define SOC_NPUCRG_PEREN1_gt_clk_ts_hts_adpt_START       (22)
#define SOC_NPUCRG_PEREN1_gt_clk_ts_hts_adpt_END         (22)
#define SOC_NPUCRG_PEREN1_gt_clk_ts_ffap1_START          (23)
#define SOC_NPUCRG_PEREN1_gt_clk_ts_ffap1_END            (23)
#define SOC_NPUCRG_PEREN1_gt_clk_ts_smmu_START           (24)
#define SOC_NPUCRG_PEREN1_gt_clk_ts_smmu_END             (24)
#define SOC_NPUCRG_PEREN1_gt_clk_ts_hwts_tiny_START      (25)
#define SOC_NPUCRG_PEREN1_gt_clk_ts_hwts_tiny_END        (25)
#define SOC_NPUCRG_PEREN1_gt_clk_ts_qic_bus_START        (26)
#define SOC_NPUCRG_PEREN1_gt_clk_ts_qic_bus_END          (26)
#define SOC_NPUCRG_PEREN1_gt_clk_qic_ts_START            (27)
#define SOC_NPUCRG_PEREN1_gt_clk_qic_ts_END              (27)
#define SOC_NPUCRG_PEREN1_gt_clk_ts_cpu_START            (28)
#define SOC_NPUCRG_PEREN1_gt_clk_ts_cpu_END              (28)
#define SOC_NPUCRG_PEREN1_gt_clk_pll_fsm_START           (29)
#define SOC_NPUCRG_PEREN1_gt_clk_pll_fsm_END             (29)
#define SOC_NPUCRG_PEREN1_gt_clk_dw_dbg_START            (30)
#define SOC_NPUCRG_PEREN1_gt_clk_dw_dbg_END              (30)
#define SOC_NPUCRG_PEREN1_gt_clk_npu_timer_START         (31)
#define SOC_NPUCRG_PEREN1_gt_clk_npu_timer_END           (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERDIS1_UNION
 struct description   : PERDIS1 Register structure definition
                        Address Offset:0x814 Initial:0x00000000 Width:32
 register description : 外设时钟禁止寄存器1。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  gt_clk_aicore_eff       : 1;  /* bit[0] :  */
        unsigned int  gt_clk_aicore_gen       : 1;  /* bit[1] :  */
        unsigned int  gt_clk_ts_hwts_lite     : 1;  /* bit[2] :  */
        unsigned int  gt_clk_qice_npu_cfg     : 1;  /* bit[3] :  */
        unsigned int  reserved_0              : 1;  /* bit[4] :  */
        unsigned int  gt_clk_ai_core0_root_gt : 1;  /* bit[5] :  */
        unsigned int  gt_clk_qice_npu_data    : 1;  /* bit[6] :  */
        unsigned int  gt_clk_ppll5_npu_tp     : 1;  /* bit[7] :  */
        unsigned int  reserved_1              : 1;  /* bit[8] :  */
        unsigned int  gt_clk_qic_tcu          : 1;  /* bit[9] :  */
        unsigned int  gt_clk_npu_tcu          : 1;  /* bit[10]:  */
        unsigned int  gt_pclk_dmmu_ts_cfg     : 1;  /* bit[11]:  */
        unsigned int  gt_clk_ts_doorbell      : 1;  /* bit[12]:  */
        unsigned int  gt_clk_aicore_smmu      : 1;  /* bit[13]:  */
        unsigned int  gt_clk_himinibus        : 1;  /* bit[14]:  */
        unsigned int  gt_clk_npu_easc1        : 1;  /* bit[15]:  */
        unsigned int  gt_clk_npu_easc0        : 1;  /* bit[16]:  */
        unsigned int  reserved_2              : 1;  /* bit[17]:  */
        unsigned int  gt_clk_aicore_tbu2tcu   : 1;  /* bit[18]:  */
        unsigned int  gt_pclkdbg_ts_cpu       : 1;  /* bit[19]:  */
        unsigned int  gt_clk_ts_qic_riscv     : 1;  /* bit[20]:  */
        unsigned int  gt_clk_tscpu_tbu2tcu    : 1;  /* bit[21]:  */
        unsigned int  gt_clk_ts_hts_adpt      : 1;  /* bit[22]:  */
        unsigned int  gt_clk_ts_ffap1         : 1;  /* bit[23]:  */
        unsigned int  gt_clk_ts_smmu          : 1;  /* bit[24]:  */
        unsigned int  gt_clk_ts_hwts_tiny     : 1;  /* bit[25]:  */
        unsigned int  gt_clk_ts_qic_bus       : 1;  /* bit[26]:  */
        unsigned int  gt_clk_qic_ts           : 1;  /* bit[27]:  */
        unsigned int  gt_clk_ts_cpu           : 1;  /* bit[28]:  */
        unsigned int  gt_clk_pll_fsm          : 1;  /* bit[29]:  */
        unsigned int  gt_clk_dw_dbg           : 1;  /* bit[30]:  */
        unsigned int  gt_clk_npu_timer        : 1;  /* bit[31]: 外设时钟禁止控制：
                                                                0：写0无效果；
                                                                1：禁止IP时钟。 */
    } reg;
} SOC_NPUCRG_PERDIS1_UNION;
#endif
#define SOC_NPUCRG_PERDIS1_gt_clk_aicore_eff_START        (0)
#define SOC_NPUCRG_PERDIS1_gt_clk_aicore_eff_END          (0)
#define SOC_NPUCRG_PERDIS1_gt_clk_aicore_gen_START        (1)
#define SOC_NPUCRG_PERDIS1_gt_clk_aicore_gen_END          (1)
#define SOC_NPUCRG_PERDIS1_gt_clk_ts_hwts_lite_START      (2)
#define SOC_NPUCRG_PERDIS1_gt_clk_ts_hwts_lite_END        (2)
#define SOC_NPUCRG_PERDIS1_gt_clk_qice_npu_cfg_START      (3)
#define SOC_NPUCRG_PERDIS1_gt_clk_qice_npu_cfg_END        (3)
#define SOC_NPUCRG_PERDIS1_gt_clk_ai_core0_root_gt_START  (5)
#define SOC_NPUCRG_PERDIS1_gt_clk_ai_core0_root_gt_END    (5)
#define SOC_NPUCRG_PERDIS1_gt_clk_qice_npu_data_START     (6)
#define SOC_NPUCRG_PERDIS1_gt_clk_qice_npu_data_END       (6)
#define SOC_NPUCRG_PERDIS1_gt_clk_ppll5_npu_tp_START      (7)
#define SOC_NPUCRG_PERDIS1_gt_clk_ppll5_npu_tp_END        (7)
#define SOC_NPUCRG_PERDIS1_gt_clk_qic_tcu_START           (9)
#define SOC_NPUCRG_PERDIS1_gt_clk_qic_tcu_END             (9)
#define SOC_NPUCRG_PERDIS1_gt_clk_npu_tcu_START           (10)
#define SOC_NPUCRG_PERDIS1_gt_clk_npu_tcu_END             (10)
#define SOC_NPUCRG_PERDIS1_gt_pclk_dmmu_ts_cfg_START      (11)
#define SOC_NPUCRG_PERDIS1_gt_pclk_dmmu_ts_cfg_END        (11)
#define SOC_NPUCRG_PERDIS1_gt_clk_ts_doorbell_START       (12)
#define SOC_NPUCRG_PERDIS1_gt_clk_ts_doorbell_END         (12)
#define SOC_NPUCRG_PERDIS1_gt_clk_aicore_smmu_START       (13)
#define SOC_NPUCRG_PERDIS1_gt_clk_aicore_smmu_END         (13)
#define SOC_NPUCRG_PERDIS1_gt_clk_himinibus_START         (14)
#define SOC_NPUCRG_PERDIS1_gt_clk_himinibus_END           (14)
#define SOC_NPUCRG_PERDIS1_gt_clk_npu_easc1_START         (15)
#define SOC_NPUCRG_PERDIS1_gt_clk_npu_easc1_END           (15)
#define SOC_NPUCRG_PERDIS1_gt_clk_npu_easc0_START         (16)
#define SOC_NPUCRG_PERDIS1_gt_clk_npu_easc0_END           (16)
#define SOC_NPUCRG_PERDIS1_gt_clk_aicore_tbu2tcu_START    (18)
#define SOC_NPUCRG_PERDIS1_gt_clk_aicore_tbu2tcu_END      (18)
#define SOC_NPUCRG_PERDIS1_gt_pclkdbg_ts_cpu_START        (19)
#define SOC_NPUCRG_PERDIS1_gt_pclkdbg_ts_cpu_END          (19)
#define SOC_NPUCRG_PERDIS1_gt_clk_ts_qic_riscv_START      (20)
#define SOC_NPUCRG_PERDIS1_gt_clk_ts_qic_riscv_END        (20)
#define SOC_NPUCRG_PERDIS1_gt_clk_tscpu_tbu2tcu_START     (21)
#define SOC_NPUCRG_PERDIS1_gt_clk_tscpu_tbu2tcu_END       (21)
#define SOC_NPUCRG_PERDIS1_gt_clk_ts_hts_adpt_START       (22)
#define SOC_NPUCRG_PERDIS1_gt_clk_ts_hts_adpt_END         (22)
#define SOC_NPUCRG_PERDIS1_gt_clk_ts_ffap1_START          (23)
#define SOC_NPUCRG_PERDIS1_gt_clk_ts_ffap1_END            (23)
#define SOC_NPUCRG_PERDIS1_gt_clk_ts_smmu_START           (24)
#define SOC_NPUCRG_PERDIS1_gt_clk_ts_smmu_END             (24)
#define SOC_NPUCRG_PERDIS1_gt_clk_ts_hwts_tiny_START      (25)
#define SOC_NPUCRG_PERDIS1_gt_clk_ts_hwts_tiny_END        (25)
#define SOC_NPUCRG_PERDIS1_gt_clk_ts_qic_bus_START        (26)
#define SOC_NPUCRG_PERDIS1_gt_clk_ts_qic_bus_END          (26)
#define SOC_NPUCRG_PERDIS1_gt_clk_qic_ts_START            (27)
#define SOC_NPUCRG_PERDIS1_gt_clk_qic_ts_END              (27)
#define SOC_NPUCRG_PERDIS1_gt_clk_ts_cpu_START            (28)
#define SOC_NPUCRG_PERDIS1_gt_clk_ts_cpu_END              (28)
#define SOC_NPUCRG_PERDIS1_gt_clk_pll_fsm_START           (29)
#define SOC_NPUCRG_PERDIS1_gt_clk_pll_fsm_END             (29)
#define SOC_NPUCRG_PERDIS1_gt_clk_dw_dbg_START            (30)
#define SOC_NPUCRG_PERDIS1_gt_clk_dw_dbg_END              (30)
#define SOC_NPUCRG_PERDIS1_gt_clk_npu_timer_START         (31)
#define SOC_NPUCRG_PERDIS1_gt_clk_npu_timer_END           (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERCLKEN1_UNION
 struct description   : PERCLKEN1 Register structure definition
                        Address Offset:0x818 Initial:0x00000000 Width:32
 register description : 外设时钟使能状态寄存器1。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  gt_clk_aicore_eff       : 1;  /* bit[0] :  */
        unsigned int  gt_clk_aicore_gen       : 1;  /* bit[1] :  */
        unsigned int  gt_clk_ts_hwts_lite     : 1;  /* bit[2] :  */
        unsigned int  gt_clk_qice_npu_cfg     : 1;  /* bit[3] :  */
        unsigned int  reserved_0              : 1;  /* bit[4] :  */
        unsigned int  gt_clk_ai_core0_root_gt : 1;  /* bit[5] :  */
        unsigned int  gt_clk_qice_npu_data    : 1;  /* bit[6] :  */
        unsigned int  gt_clk_ppll5_npu_tp     : 1;  /* bit[7] :  */
        unsigned int  reserved_1              : 1;  /* bit[8] :  */
        unsigned int  gt_clk_qic_tcu          : 1;  /* bit[9] :  */
        unsigned int  gt_clk_npu_tcu          : 1;  /* bit[10]:  */
        unsigned int  gt_pclk_dmmu_ts_cfg     : 1;  /* bit[11]:  */
        unsigned int  gt_clk_ts_doorbell      : 1;  /* bit[12]:  */
        unsigned int  gt_clk_aicore_smmu      : 1;  /* bit[13]:  */
        unsigned int  gt_clk_himinibus        : 1;  /* bit[14]:  */
        unsigned int  gt_clk_npu_easc1        : 1;  /* bit[15]:  */
        unsigned int  gt_clk_npu_easc0        : 1;  /* bit[16]:  */
        unsigned int  reserved_2              : 1;  /* bit[17]:  */
        unsigned int  gt_clk_aicore_tbu2tcu   : 1;  /* bit[18]:  */
        unsigned int  gt_pclkdbg_ts_cpu       : 1;  /* bit[19]:  */
        unsigned int  gt_clk_ts_qic_riscv     : 1;  /* bit[20]:  */
        unsigned int  gt_clk_tscpu_tbu2tcu    : 1;  /* bit[21]:  */
        unsigned int  gt_clk_ts_hts_adpt      : 1;  /* bit[22]:  */
        unsigned int  gt_clk_ts_ffap1         : 1;  /* bit[23]:  */
        unsigned int  gt_clk_ts_smmu          : 1;  /* bit[24]:  */
        unsigned int  gt_clk_ts_hwts_tiny     : 1;  /* bit[25]:  */
        unsigned int  gt_clk_ts_qic_bus       : 1;  /* bit[26]:  */
        unsigned int  gt_clk_qic_ts           : 1;  /* bit[27]:  */
        unsigned int  gt_clk_ts_cpu           : 1;  /* bit[28]:  */
        unsigned int  gt_clk_pll_fsm          : 1;  /* bit[29]:  */
        unsigned int  gt_clk_dw_dbg           : 1;  /* bit[30]:  */
        unsigned int  gt_clk_npu_timer        : 1;  /* bit[31]: 外设时钟使能状态：
                                                                0：IP时钟使能撤销状态；
                                                                1：IP时钟使能状态。 */
    } reg;
} SOC_NPUCRG_PERCLKEN1_UNION;
#endif
#define SOC_NPUCRG_PERCLKEN1_gt_clk_aicore_eff_START        (0)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_aicore_eff_END          (0)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_aicore_gen_START        (1)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_aicore_gen_END          (1)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ts_hwts_lite_START      (2)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ts_hwts_lite_END        (2)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_qice_npu_cfg_START      (3)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_qice_npu_cfg_END        (3)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ai_core0_root_gt_START  (5)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ai_core0_root_gt_END    (5)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_qice_npu_data_START     (6)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_qice_npu_data_END       (6)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ppll5_npu_tp_START      (7)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ppll5_npu_tp_END        (7)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_qic_tcu_START           (9)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_qic_tcu_END             (9)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_npu_tcu_START           (10)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_npu_tcu_END             (10)
#define SOC_NPUCRG_PERCLKEN1_gt_pclk_dmmu_ts_cfg_START      (11)
#define SOC_NPUCRG_PERCLKEN1_gt_pclk_dmmu_ts_cfg_END        (11)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ts_doorbell_START       (12)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ts_doorbell_END         (12)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_aicore_smmu_START       (13)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_aicore_smmu_END         (13)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_himinibus_START         (14)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_himinibus_END           (14)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_npu_easc1_START         (15)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_npu_easc1_END           (15)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_npu_easc0_START         (16)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_npu_easc0_END           (16)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_aicore_tbu2tcu_START    (18)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_aicore_tbu2tcu_END      (18)
#define SOC_NPUCRG_PERCLKEN1_gt_pclkdbg_ts_cpu_START        (19)
#define SOC_NPUCRG_PERCLKEN1_gt_pclkdbg_ts_cpu_END          (19)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ts_qic_riscv_START      (20)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ts_qic_riscv_END        (20)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_tscpu_tbu2tcu_START     (21)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_tscpu_tbu2tcu_END       (21)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ts_hts_adpt_START       (22)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ts_hts_adpt_END         (22)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ts_ffap1_START          (23)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ts_ffap1_END            (23)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ts_smmu_START           (24)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ts_smmu_END             (24)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ts_hwts_tiny_START      (25)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ts_hwts_tiny_END        (25)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ts_qic_bus_START        (26)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ts_qic_bus_END          (26)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_qic_ts_START            (27)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_qic_ts_END              (27)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ts_cpu_START            (28)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_ts_cpu_END              (28)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_pll_fsm_START           (29)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_pll_fsm_END             (29)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_dw_dbg_START            (30)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_dw_dbg_END              (30)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_npu_timer_START         (31)
#define SOC_NPUCRG_PERCLKEN1_gt_clk_npu_timer_END           (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERSTAT1_UNION
 struct description   : PERSTAT1 Register structure definition
                        Address Offset:0x81C Initial:0x00000000 Width:32
 register description : 外设时钟最终状态寄存器1。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0              : 1;  /* bit[0] :  */
        unsigned int  reserved_1              : 1;  /* bit[1] :  */
        unsigned int  reserved_2              : 1;  /* bit[2] :  */
        unsigned int  st_clk_qice_npu_cfg     : 1;  /* bit[3] :  */
        unsigned int  reserved_3              : 1;  /* bit[4] :  */
        unsigned int  st_clk_ai_core0_root_gt : 1;  /* bit[5] :  */
        unsigned int  st_clk_qice_npu_data    : 1;  /* bit[6] :  */
        unsigned int  st_clk_ppll5_npu_tp     : 1;  /* bit[7] :  */
        unsigned int  st_clk_ppll5_gt         : 1;  /* bit[8] :  */
        unsigned int  st_clk_qic_tcu          : 1;  /* bit[9] :  */
        unsigned int  st_clk_npu_tcu          : 1;  /* bit[10]:  */
        unsigned int  st_pclk_dmmu_ts_cfg     : 1;  /* bit[11]:  */
        unsigned int  st_clk_ts_doorbell      : 1;  /* bit[12]:  */
        unsigned int  st_clk_aicore_smmu      : 1;  /* bit[13]:  */
        unsigned int  st_clk_himinibus        : 1;  /* bit[14]:  */
        unsigned int  st_clk_npu_easc1        : 1;  /* bit[15]:  */
        unsigned int  st_clk_npu_easc0        : 1;  /* bit[16]:  */
        unsigned int  reserved_4              : 1;  /* bit[17]:  */
        unsigned int  st_clk_aicore_tbu2tcu   : 1;  /* bit[18]:  */
        unsigned int  st_pclkdbg_ts_cpu       : 1;  /* bit[19]:  */
        unsigned int  st_clk_ts_qic_riscv     : 1;  /* bit[20]:  */
        unsigned int  st_clk_tscpu_tbu2tcu    : 1;  /* bit[21]:  */
        unsigned int  st_clk_ts_hts_adpt      : 1;  /* bit[22]:  */
        unsigned int  st_clk_ts_ffap1         : 1;  /* bit[23]:  */
        unsigned int  st_clk_ts_smmu          : 1;  /* bit[24]:  */
        unsigned int  st_clk_ts_hwts          : 1;  /* bit[25]:  */
        unsigned int  st_clk_ts_qic_bus       : 1;  /* bit[26]:  */
        unsigned int  st_clk_qic_ts           : 1;  /* bit[27]:  */
        unsigned int  st_clk_ts_cpu           : 1;  /* bit[28]:  */
        unsigned int  st_clk_pll_fsm          : 1;  /* bit[29]:  */
        unsigned int  st_clk_dw_dbg           : 1;  /* bit[30]:  */
        unsigned int  st_clk_npu_timer        : 1;  /* bit[31]: 外设时钟最终状态：
                                                                0：IP时钟禁止状态；
                                                                1：IP时钟使能状态。 */
    } reg;
} SOC_NPUCRG_PERSTAT1_UNION;
#endif
#define SOC_NPUCRG_PERSTAT1_st_clk_qice_npu_cfg_START      (3)
#define SOC_NPUCRG_PERSTAT1_st_clk_qice_npu_cfg_END        (3)
#define SOC_NPUCRG_PERSTAT1_st_clk_ai_core0_root_gt_START  (5)
#define SOC_NPUCRG_PERSTAT1_st_clk_ai_core0_root_gt_END    (5)
#define SOC_NPUCRG_PERSTAT1_st_clk_qice_npu_data_START     (6)
#define SOC_NPUCRG_PERSTAT1_st_clk_qice_npu_data_END       (6)
#define SOC_NPUCRG_PERSTAT1_st_clk_ppll5_npu_tp_START      (7)
#define SOC_NPUCRG_PERSTAT1_st_clk_ppll5_npu_tp_END        (7)
#define SOC_NPUCRG_PERSTAT1_st_clk_ppll5_gt_START          (8)
#define SOC_NPUCRG_PERSTAT1_st_clk_ppll5_gt_END            (8)
#define SOC_NPUCRG_PERSTAT1_st_clk_qic_tcu_START           (9)
#define SOC_NPUCRG_PERSTAT1_st_clk_qic_tcu_END             (9)
#define SOC_NPUCRG_PERSTAT1_st_clk_npu_tcu_START           (10)
#define SOC_NPUCRG_PERSTAT1_st_clk_npu_tcu_END             (10)
#define SOC_NPUCRG_PERSTAT1_st_pclk_dmmu_ts_cfg_START      (11)
#define SOC_NPUCRG_PERSTAT1_st_pclk_dmmu_ts_cfg_END        (11)
#define SOC_NPUCRG_PERSTAT1_st_clk_ts_doorbell_START       (12)
#define SOC_NPUCRG_PERSTAT1_st_clk_ts_doorbell_END         (12)
#define SOC_NPUCRG_PERSTAT1_st_clk_aicore_smmu_START       (13)
#define SOC_NPUCRG_PERSTAT1_st_clk_aicore_smmu_END         (13)
#define SOC_NPUCRG_PERSTAT1_st_clk_himinibus_START         (14)
#define SOC_NPUCRG_PERSTAT1_st_clk_himinibus_END           (14)
#define SOC_NPUCRG_PERSTAT1_st_clk_npu_easc1_START         (15)
#define SOC_NPUCRG_PERSTAT1_st_clk_npu_easc1_END           (15)
#define SOC_NPUCRG_PERSTAT1_st_clk_npu_easc0_START         (16)
#define SOC_NPUCRG_PERSTAT1_st_clk_npu_easc0_END           (16)
#define SOC_NPUCRG_PERSTAT1_st_clk_aicore_tbu2tcu_START    (18)
#define SOC_NPUCRG_PERSTAT1_st_clk_aicore_tbu2tcu_END      (18)
#define SOC_NPUCRG_PERSTAT1_st_pclkdbg_ts_cpu_START        (19)
#define SOC_NPUCRG_PERSTAT1_st_pclkdbg_ts_cpu_END          (19)
#define SOC_NPUCRG_PERSTAT1_st_clk_ts_qic_riscv_START      (20)
#define SOC_NPUCRG_PERSTAT1_st_clk_ts_qic_riscv_END        (20)
#define SOC_NPUCRG_PERSTAT1_st_clk_tscpu_tbu2tcu_START     (21)
#define SOC_NPUCRG_PERSTAT1_st_clk_tscpu_tbu2tcu_END       (21)
#define SOC_NPUCRG_PERSTAT1_st_clk_ts_hts_adpt_START       (22)
#define SOC_NPUCRG_PERSTAT1_st_clk_ts_hts_adpt_END         (22)
#define SOC_NPUCRG_PERSTAT1_st_clk_ts_ffap1_START          (23)
#define SOC_NPUCRG_PERSTAT1_st_clk_ts_ffap1_END            (23)
#define SOC_NPUCRG_PERSTAT1_st_clk_ts_smmu_START           (24)
#define SOC_NPUCRG_PERSTAT1_st_clk_ts_smmu_END             (24)
#define SOC_NPUCRG_PERSTAT1_st_clk_ts_hwts_START           (25)
#define SOC_NPUCRG_PERSTAT1_st_clk_ts_hwts_END             (25)
#define SOC_NPUCRG_PERSTAT1_st_clk_ts_qic_bus_START        (26)
#define SOC_NPUCRG_PERSTAT1_st_clk_ts_qic_bus_END          (26)
#define SOC_NPUCRG_PERSTAT1_st_clk_qic_ts_START            (27)
#define SOC_NPUCRG_PERSTAT1_st_clk_qic_ts_END              (27)
#define SOC_NPUCRG_PERSTAT1_st_clk_ts_cpu_START            (28)
#define SOC_NPUCRG_PERSTAT1_st_clk_ts_cpu_END              (28)
#define SOC_NPUCRG_PERSTAT1_st_clk_pll_fsm_START           (29)
#define SOC_NPUCRG_PERSTAT1_st_clk_pll_fsm_END             (29)
#define SOC_NPUCRG_PERSTAT1_st_clk_dw_dbg_START            (30)
#define SOC_NPUCRG_PERSTAT1_st_clk_dw_dbg_END              (30)
#define SOC_NPUCRG_PERSTAT1_st_clk_npu_timer_START         (31)
#define SOC_NPUCRG_PERSTAT1_st_clk_npu_timer_END           (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_PEREN2_UNION
 struct description   : PEREN2 Register structure definition
                        Address Offset:0x820 Initial:0x00000000 Width:32
 register description : 外设时钟使能寄存器1。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  gt_clk_qic_aicore_data         : 1;  /* bit[0]    :  */
        unsigned int  gt_clk_qic_aicore_cfg1         : 1;  /* bit[1]    :  */
        unsigned int  gt_clk_qic_aicore_cfg0         : 1;  /* bit[2]    :  */
        unsigned int  reserved_0                     : 1;  /* bit[3]    :  */
        unsigned int  reserved_1                     : 1;  /* bit[4]    :  */
        unsigned int  reserved_2                     : 1;  /* bit[5]    :  */
        unsigned int  reserved_3                     : 1;  /* bit[6]    :  */
        unsigned int  reserved_4                     : 1;  /* bit[7]    :  */
        unsigned int  reserved_5                     : 1;  /* bit[8]    :  */
        unsigned int  reserved_6                     : 1;  /* bit[9]    :  */
        unsigned int  reserved_7                     : 1;  /* bit[10]   :  */
        unsigned int  reserved_8                     : 1;  /* bit[11]   :  */
        unsigned int  reserved_9                     : 1;  /* bit[12]   :  */
        unsigned int  gt_pclk_autodiv_npu_tcu        : 1;  /* bit[13]   :  */
        unsigned int  gt_clk_fcg_sscg_aicore         : 1;  /* bit[14]   :  */
        unsigned int  gt_clk_fcg_freq_ctrl_aicore    : 1;  /* bit[15]   :  */
        unsigned int  gt_pclk_autodiv_npubus_ts_cpu  : 1;  /* bit[16]   :  */
        unsigned int  gt_pclk_autodiv_npubus         : 1;  /* bit[17]   :  */
        unsigned int  gt_pclk_autodiv_npubus_cfg     : 1;  /* bit[18]   :  */
        unsigned int  gt_pclk_autodiv_npubus_aicore0 : 1;  /* bit[19]   :  */
        unsigned int  reserved_10                    : 12; /* bit[20-31]: 外设时钟使能控制：
                                                                          0：写0无效果；
                                                                          1：使能IP时钟。 */
    } reg;
} SOC_NPUCRG_PEREN2_UNION;
#endif
#define SOC_NPUCRG_PEREN2_gt_clk_qic_aicore_data_START          (0)
#define SOC_NPUCRG_PEREN2_gt_clk_qic_aicore_data_END            (0)
#define SOC_NPUCRG_PEREN2_gt_clk_qic_aicore_cfg1_START          (1)
#define SOC_NPUCRG_PEREN2_gt_clk_qic_aicore_cfg1_END            (1)
#define SOC_NPUCRG_PEREN2_gt_clk_qic_aicore_cfg0_START          (2)
#define SOC_NPUCRG_PEREN2_gt_clk_qic_aicore_cfg0_END            (2)
#define SOC_NPUCRG_PEREN2_gt_pclk_autodiv_npu_tcu_START         (13)
#define SOC_NPUCRG_PEREN2_gt_pclk_autodiv_npu_tcu_END           (13)
#define SOC_NPUCRG_PEREN2_gt_clk_fcg_sscg_aicore_START          (14)
#define SOC_NPUCRG_PEREN2_gt_clk_fcg_sscg_aicore_END            (14)
#define SOC_NPUCRG_PEREN2_gt_clk_fcg_freq_ctrl_aicore_START     (15)
#define SOC_NPUCRG_PEREN2_gt_clk_fcg_freq_ctrl_aicore_END       (15)
#define SOC_NPUCRG_PEREN2_gt_pclk_autodiv_npubus_ts_cpu_START   (16)
#define SOC_NPUCRG_PEREN2_gt_pclk_autodiv_npubus_ts_cpu_END     (16)
#define SOC_NPUCRG_PEREN2_gt_pclk_autodiv_npubus_START          (17)
#define SOC_NPUCRG_PEREN2_gt_pclk_autodiv_npubus_END            (17)
#define SOC_NPUCRG_PEREN2_gt_pclk_autodiv_npubus_cfg_START      (18)
#define SOC_NPUCRG_PEREN2_gt_pclk_autodiv_npubus_cfg_END        (18)
#define SOC_NPUCRG_PEREN2_gt_pclk_autodiv_npubus_aicore0_START  (19)
#define SOC_NPUCRG_PEREN2_gt_pclk_autodiv_npubus_aicore0_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERDIS2_UNION
 struct description   : PERDIS2 Register structure definition
                        Address Offset:0x824 Initial:0x00000000 Width:32
 register description : 外设时钟禁止寄存器1。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  gt_clk_qic_aicore_data         : 1;  /* bit[0]    :  */
        unsigned int  gt_clk_qic_aicore_cfg1         : 1;  /* bit[1]    :  */
        unsigned int  gt_clk_qic_aicore_cfg0         : 1;  /* bit[2]    :  */
        unsigned int  reserved_0                     : 1;  /* bit[3]    :  */
        unsigned int  reserved_1                     : 1;  /* bit[4]    :  */
        unsigned int  reserved_2                     : 1;  /* bit[5]    :  */
        unsigned int  reserved_3                     : 1;  /* bit[6]    :  */
        unsigned int  reserved_4                     : 1;  /* bit[7]    :  */
        unsigned int  reserved_5                     : 1;  /* bit[8]    :  */
        unsigned int  reserved_6                     : 1;  /* bit[9]    :  */
        unsigned int  reserved_7                     : 1;  /* bit[10]   :  */
        unsigned int  reserved_8                     : 1;  /* bit[11]   :  */
        unsigned int  reserved_9                     : 1;  /* bit[12]   :  */
        unsigned int  gt_pclk_autodiv_npu_tcu        : 1;  /* bit[13]   :  */
        unsigned int  gt_clk_fcg_sscg_aicore         : 1;  /* bit[14]   :  */
        unsigned int  gt_clk_fcg_freq_ctrl_aicore    : 1;  /* bit[15]   :  */
        unsigned int  gt_pclk_autodiv_npubus_ts_cpu  : 1;  /* bit[16]   :  */
        unsigned int  gt_pclk_autodiv_npubus         : 1;  /* bit[17]   :  */
        unsigned int  gt_pclk_autodiv_npubus_cfg     : 1;  /* bit[18]   :  */
        unsigned int  gt_pclk_autodiv_npubus_aicore0 : 1;  /* bit[19]   :  */
        unsigned int  reserved_10                    : 12; /* bit[20-31]: 外设时钟禁止控制：
                                                                          0：写0无效果；
                                                                          1：禁止IP时钟。 */
    } reg;
} SOC_NPUCRG_PERDIS2_UNION;
#endif
#define SOC_NPUCRG_PERDIS2_gt_clk_qic_aicore_data_START          (0)
#define SOC_NPUCRG_PERDIS2_gt_clk_qic_aicore_data_END            (0)
#define SOC_NPUCRG_PERDIS2_gt_clk_qic_aicore_cfg1_START          (1)
#define SOC_NPUCRG_PERDIS2_gt_clk_qic_aicore_cfg1_END            (1)
#define SOC_NPUCRG_PERDIS2_gt_clk_qic_aicore_cfg0_START          (2)
#define SOC_NPUCRG_PERDIS2_gt_clk_qic_aicore_cfg0_END            (2)
#define SOC_NPUCRG_PERDIS2_gt_pclk_autodiv_npu_tcu_START         (13)
#define SOC_NPUCRG_PERDIS2_gt_pclk_autodiv_npu_tcu_END           (13)
#define SOC_NPUCRG_PERDIS2_gt_clk_fcg_sscg_aicore_START          (14)
#define SOC_NPUCRG_PERDIS2_gt_clk_fcg_sscg_aicore_END            (14)
#define SOC_NPUCRG_PERDIS2_gt_clk_fcg_freq_ctrl_aicore_START     (15)
#define SOC_NPUCRG_PERDIS2_gt_clk_fcg_freq_ctrl_aicore_END       (15)
#define SOC_NPUCRG_PERDIS2_gt_pclk_autodiv_npubus_ts_cpu_START   (16)
#define SOC_NPUCRG_PERDIS2_gt_pclk_autodiv_npubus_ts_cpu_END     (16)
#define SOC_NPUCRG_PERDIS2_gt_pclk_autodiv_npubus_START          (17)
#define SOC_NPUCRG_PERDIS2_gt_pclk_autodiv_npubus_END            (17)
#define SOC_NPUCRG_PERDIS2_gt_pclk_autodiv_npubus_cfg_START      (18)
#define SOC_NPUCRG_PERDIS2_gt_pclk_autodiv_npubus_cfg_END        (18)
#define SOC_NPUCRG_PERDIS2_gt_pclk_autodiv_npubus_aicore0_START  (19)
#define SOC_NPUCRG_PERDIS2_gt_pclk_autodiv_npubus_aicore0_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERCLKEN2_UNION
 struct description   : PERCLKEN2 Register structure definition
                        Address Offset:0x828 Initial:0x00020000 Width:32
 register description : 外设时钟使能状态寄存器1。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  gt_clk_qic_aicore_data         : 1;  /* bit[0]    :  */
        unsigned int  gt_clk_qic_aicore_cfg1         : 1;  /* bit[1]    :  */
        unsigned int  gt_clk_qic_aicore_cfg0         : 1;  /* bit[2]    :  */
        unsigned int  reserved_0                     : 1;  /* bit[3]    :  */
        unsigned int  reserved_1                     : 1;  /* bit[4]    :  */
        unsigned int  reserved_2                     : 1;  /* bit[5]    :  */
        unsigned int  reserved_3                     : 1;  /* bit[6]    :  */
        unsigned int  reserved_4                     : 1;  /* bit[7]    :  */
        unsigned int  reserved_5                     : 1;  /* bit[8]    :  */
        unsigned int  reserved_6                     : 1;  /* bit[9]    :  */
        unsigned int  reserved_7                     : 1;  /* bit[10]   :  */
        unsigned int  reserved_8                     : 1;  /* bit[11]   :  */
        unsigned int  reserved_9                     : 1;  /* bit[12]   :  */
        unsigned int  gt_pclk_autodiv_npu_tcu        : 1;  /* bit[13]   :  */
        unsigned int  gt_clk_fcg_sscg_aicore         : 1;  /* bit[14]   :  */
        unsigned int  gt_clk_fcg_freq_ctrl_aicore    : 1;  /* bit[15]   :  */
        unsigned int  gt_pclk_autodiv_npubus_ts_cpu  : 1;  /* bit[16]   :  */
        unsigned int  gt_pclk_autodiv_npubus         : 1;  /* bit[17]   :  */
        unsigned int  gt_pclk_autodiv_npubus_cfg     : 1;  /* bit[18]   :  */
        unsigned int  gt_pclk_autodiv_npubus_aicore0 : 1;  /* bit[19]   :  */
        unsigned int  reserved_10                    : 12; /* bit[20-31]: 外设时钟使能状态：
                                                                          0：IP时钟使能撤销状态；
                                                                          1：IP时钟使能状态。 */
    } reg;
} SOC_NPUCRG_PERCLKEN2_UNION;
#endif
#define SOC_NPUCRG_PERCLKEN2_gt_clk_qic_aicore_data_START          (0)
#define SOC_NPUCRG_PERCLKEN2_gt_clk_qic_aicore_data_END            (0)
#define SOC_NPUCRG_PERCLKEN2_gt_clk_qic_aicore_cfg1_START          (1)
#define SOC_NPUCRG_PERCLKEN2_gt_clk_qic_aicore_cfg1_END            (1)
#define SOC_NPUCRG_PERCLKEN2_gt_clk_qic_aicore_cfg0_START          (2)
#define SOC_NPUCRG_PERCLKEN2_gt_clk_qic_aicore_cfg0_END            (2)
#define SOC_NPUCRG_PERCLKEN2_gt_pclk_autodiv_npu_tcu_START         (13)
#define SOC_NPUCRG_PERCLKEN2_gt_pclk_autodiv_npu_tcu_END           (13)
#define SOC_NPUCRG_PERCLKEN2_gt_clk_fcg_sscg_aicore_START          (14)
#define SOC_NPUCRG_PERCLKEN2_gt_clk_fcg_sscg_aicore_END            (14)
#define SOC_NPUCRG_PERCLKEN2_gt_clk_fcg_freq_ctrl_aicore_START     (15)
#define SOC_NPUCRG_PERCLKEN2_gt_clk_fcg_freq_ctrl_aicore_END       (15)
#define SOC_NPUCRG_PERCLKEN2_gt_pclk_autodiv_npubus_ts_cpu_START   (16)
#define SOC_NPUCRG_PERCLKEN2_gt_pclk_autodiv_npubus_ts_cpu_END     (16)
#define SOC_NPUCRG_PERCLKEN2_gt_pclk_autodiv_npubus_START          (17)
#define SOC_NPUCRG_PERCLKEN2_gt_pclk_autodiv_npubus_END            (17)
#define SOC_NPUCRG_PERCLKEN2_gt_pclk_autodiv_npubus_cfg_START      (18)
#define SOC_NPUCRG_PERCLKEN2_gt_pclk_autodiv_npubus_cfg_END        (18)
#define SOC_NPUCRG_PERCLKEN2_gt_pclk_autodiv_npubus_aicore0_START  (19)
#define SOC_NPUCRG_PERCLKEN2_gt_pclk_autodiv_npubus_aicore0_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERSTAT2_UNION
 struct description   : PERSTAT2 Register structure definition
                        Address Offset:0x82C Initial:0x00020000 Width:32
 register description : 外设时钟最终状态寄存器1。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  st_clk_qic_aicore_data         : 1;  /* bit[0]    :  */
        unsigned int  st_clk_qic_aicore_cfg1         : 1;  /* bit[1]    :  */
        unsigned int  st_clk_qic_aicore_cfg0         : 1;  /* bit[2]    :  */
        unsigned int  reserved_0                     : 1;  /* bit[3]    :  */
        unsigned int  reserved_1                     : 1;  /* bit[4]    :  */
        unsigned int  reserved_2                     : 1;  /* bit[5]    :  */
        unsigned int  reserved_3                     : 1;  /* bit[6]    :  */
        unsigned int  reserved_4                     : 1;  /* bit[7]    :  */
        unsigned int  reserved_5                     : 1;  /* bit[8]    :  */
        unsigned int  reserved_6                     : 1;  /* bit[9]    :  */
        unsigned int  reserved_7                     : 1;  /* bit[10]   :  */
        unsigned int  reserved_8                     : 1;  /* bit[11]   :  */
        unsigned int  reserved_9                     : 1;  /* bit[12]   :  */
        unsigned int  st_pclk_autodiv_npu_tcu        : 1;  /* bit[13]   :  */
        unsigned int  st_clk_fcg_sscg_aicore         : 1;  /* bit[14]   :  */
        unsigned int  st_clk_fcg_freq_ctrl_aicore    : 1;  /* bit[15]   :  */
        unsigned int  st_pclk_autodiv_npubus_ts_cpu  : 1;  /* bit[16]   :  */
        unsigned int  st_pclk_autodiv_npubus         : 1;  /* bit[17]   :  */
        unsigned int  st_pclk_autodiv_npubus_cfg     : 1;  /* bit[18]   :  */
        unsigned int  st_pclk_autodiv_npubus_aicore0 : 1;  /* bit[19]   :  */
        unsigned int  reserved_10                    : 12; /* bit[20-31]: 外设时钟最终状态：
                                                                          0：IP时钟禁止状态；
                                                                          1：IP时钟使能状态。 */
    } reg;
} SOC_NPUCRG_PERSTAT2_UNION;
#endif
#define SOC_NPUCRG_PERSTAT2_st_clk_qic_aicore_data_START          (0)
#define SOC_NPUCRG_PERSTAT2_st_clk_qic_aicore_data_END            (0)
#define SOC_NPUCRG_PERSTAT2_st_clk_qic_aicore_cfg1_START          (1)
#define SOC_NPUCRG_PERSTAT2_st_clk_qic_aicore_cfg1_END            (1)
#define SOC_NPUCRG_PERSTAT2_st_clk_qic_aicore_cfg0_START          (2)
#define SOC_NPUCRG_PERSTAT2_st_clk_qic_aicore_cfg0_END            (2)
#define SOC_NPUCRG_PERSTAT2_st_pclk_autodiv_npu_tcu_START         (13)
#define SOC_NPUCRG_PERSTAT2_st_pclk_autodiv_npu_tcu_END           (13)
#define SOC_NPUCRG_PERSTAT2_st_clk_fcg_sscg_aicore_START          (14)
#define SOC_NPUCRG_PERSTAT2_st_clk_fcg_sscg_aicore_END            (14)
#define SOC_NPUCRG_PERSTAT2_st_clk_fcg_freq_ctrl_aicore_START     (15)
#define SOC_NPUCRG_PERSTAT2_st_clk_fcg_freq_ctrl_aicore_END       (15)
#define SOC_NPUCRG_PERSTAT2_st_pclk_autodiv_npubus_ts_cpu_START   (16)
#define SOC_NPUCRG_PERSTAT2_st_pclk_autodiv_npubus_ts_cpu_END     (16)
#define SOC_NPUCRG_PERSTAT2_st_pclk_autodiv_npubus_START          (17)
#define SOC_NPUCRG_PERSTAT2_st_pclk_autodiv_npubus_END            (17)
#define SOC_NPUCRG_PERSTAT2_st_pclk_autodiv_npubus_cfg_START      (18)
#define SOC_NPUCRG_PERSTAT2_st_pclk_autodiv_npubus_cfg_END        (18)
#define SOC_NPUCRG_PERSTAT2_st_pclk_autodiv_npubus_aicore0_START  (19)
#define SOC_NPUCRG_PERSTAT2_st_pclk_autodiv_npubus_aicore0_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_PEREN3_UNION
 struct description   : PEREN3 Register structure definition
                        Address Offset:0x830 Initial:0x00000000 Width:32
 register description : 外设时钟使能寄存器1。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0: 1;  /* bit[0]    :  */
        unsigned int  reserved_1: 1;  /* bit[1]    :  */
        unsigned int  reserved_2: 1;  /* bit[2]    :  */
        unsigned int  reserved_3: 1;  /* bit[3]    :  */
        unsigned int  reserved_4: 1;  /* bit[4]    :  */
        unsigned int  reserved_5: 1;  /* bit[5]    :  */
        unsigned int  reserved_6: 1;  /* bit[6]    :  */
        unsigned int  reserved_7: 1;  /* bit[7]    :  */
        unsigned int  reserved_8: 1;  /* bit[8]    :  */
        unsigned int  reserved_9: 1;  /* bit[9]    :  */
        unsigned int  reserved_10: 1;  /* bit[10]   :  */
        unsigned int  reserved_11: 1;  /* bit[11]   :  */
        unsigned int  reserved_12: 1;  /* bit[12]   :  */
        unsigned int  reserved_13: 1;  /* bit[13]   :  */
        unsigned int  reserved_14: 1;  /* bit[14]   :  */
        unsigned int  reserved_15: 1;  /* bit[15]   :  */
        unsigned int  reserved_16: 1;  /* bit[16]   :  */
        unsigned int  reserved_17: 1;  /* bit[17]   :  */
        unsigned int  reserved_18: 1;  /* bit[18]   :  */
        unsigned int  reserved_19: 1;  /* bit[19]   :  */
        unsigned int  reserved_20: 1;  /* bit[20]   :  */
        unsigned int  reserved_21: 1;  /* bit[21]   :  */
        unsigned int  reserved_22: 1;  /* bit[22]   :  */
        unsigned int  reserved_23: 1;  /* bit[23]   :  */
        unsigned int  reserved_24: 1;  /* bit[24]   :  */
        unsigned int  reserved_25: 1;  /* bit[25]   :  */
        unsigned int  reserved_26: 6;  /* bit[26-31]: 外设时钟使能控制：
                                                      0：写0无效果；
                                                      1：使能IP时钟。 */
    } reg;
} SOC_NPUCRG_PEREN3_UNION;
#endif


/*****************************************************************************
 struct               : SOC_NPUCRG_PERDIS3_UNION
 struct description   : PERDIS3 Register structure definition
                        Address Offset:0x834 Initial:0x00000000 Width:32
 register description : 外设时钟禁止寄存器1。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0: 1;  /* bit[0]    :  */
        unsigned int  reserved_1: 1;  /* bit[1]    :  */
        unsigned int  reserved_2: 1;  /* bit[2]    :  */
        unsigned int  reserved_3: 1;  /* bit[3]    :  */
        unsigned int  reserved_4: 1;  /* bit[4]    :  */
        unsigned int  reserved_5: 1;  /* bit[5]    :  */
        unsigned int  reserved_6: 1;  /* bit[6]    :  */
        unsigned int  reserved_7: 1;  /* bit[7]    :  */
        unsigned int  reserved_8: 1;  /* bit[8]    :  */
        unsigned int  reserved_9: 1;  /* bit[9]    :  */
        unsigned int  reserved_10: 1;  /* bit[10]   :  */
        unsigned int  reserved_11: 1;  /* bit[11]   :  */
        unsigned int  reserved_12: 1;  /* bit[12]   :  */
        unsigned int  reserved_13: 1;  /* bit[13]   :  */
        unsigned int  reserved_14: 1;  /* bit[14]   :  */
        unsigned int  reserved_15: 1;  /* bit[15]   :  */
        unsigned int  reserved_16: 1;  /* bit[16]   :  */
        unsigned int  reserved_17: 1;  /* bit[17]   :  */
        unsigned int  reserved_18: 1;  /* bit[18]   :  */
        unsigned int  reserved_19: 1;  /* bit[19]   :  */
        unsigned int  reserved_20: 1;  /* bit[20]   :  */
        unsigned int  reserved_21: 1;  /* bit[21]   :  */
        unsigned int  reserved_22: 1;  /* bit[22]   :  */
        unsigned int  reserved_23: 1;  /* bit[23]   :  */
        unsigned int  reserved_24: 1;  /* bit[24]   :  */
        unsigned int  reserved_25: 1;  /* bit[25]   :  */
        unsigned int  reserved_26: 6;  /* bit[26-31]: 外设时钟禁止控制：
                                                      0：写0无效果；
                                                      1：禁止IP时钟。 */
    } reg;
} SOC_NPUCRG_PERDIS3_UNION;
#endif


/*****************************************************************************
 struct               : SOC_NPUCRG_PERCLKEN3_UNION
 struct description   : PERCLKEN3 Register structure definition
                        Address Offset:0x838 Initial:0x00000000 Width:32
 register description : 外设时钟使能状态寄存器1。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0: 1;  /* bit[0]    :  */
        unsigned int  reserved_1: 1;  /* bit[1]    :  */
        unsigned int  reserved_2: 1;  /* bit[2]    :  */
        unsigned int  reserved_3: 1;  /* bit[3]    :  */
        unsigned int  reserved_4: 1;  /* bit[4]    :  */
        unsigned int  reserved_5: 1;  /* bit[5]    :  */
        unsigned int  reserved_6: 1;  /* bit[6]    :  */
        unsigned int  reserved_7: 1;  /* bit[7]    :  */
        unsigned int  reserved_8: 1;  /* bit[8]    :  */
        unsigned int  reserved_9: 1;  /* bit[9]    :  */
        unsigned int  reserved_10: 1;  /* bit[10]   :  */
        unsigned int  reserved_11: 1;  /* bit[11]   :  */
        unsigned int  reserved_12: 1;  /* bit[12]   :  */
        unsigned int  reserved_13: 1;  /* bit[13]   :  */
        unsigned int  reserved_14: 1;  /* bit[14]   :  */
        unsigned int  reserved_15: 1;  /* bit[15]   :  */
        unsigned int  reserved_16: 1;  /* bit[16]   :  */
        unsigned int  reserved_17: 1;  /* bit[17]   :  */
        unsigned int  reserved_18: 1;  /* bit[18]   :  */
        unsigned int  reserved_19: 1;  /* bit[19]   :  */
        unsigned int  reserved_20: 1;  /* bit[20]   :  */
        unsigned int  reserved_21: 1;  /* bit[21]   :  */
        unsigned int  reserved_22: 1;  /* bit[22]   :  */
        unsigned int  reserved_23: 1;  /* bit[23]   :  */
        unsigned int  reserved_24: 1;  /* bit[24]   :  */
        unsigned int  reserved_25: 1;  /* bit[25]   :  */
        unsigned int  reserved_26: 6;  /* bit[26-31]: 外设时钟使能状态：
                                                      0：IP时钟使能撤销状态；
                                                      1：IP时钟使能状态。 */
    } reg;
} SOC_NPUCRG_PERCLKEN3_UNION;
#endif


/*****************************************************************************
 struct               : SOC_NPUCRG_PERSTAT3_UNION
 struct description   : PERSTAT3 Register structure definition
                        Address Offset:0x83C Initial:0x00000000 Width:32
 register description : 外设时钟最终状态寄存器1。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0: 1;  /* bit[0]    :  */
        unsigned int  reserved_1: 1;  /* bit[1]    :  */
        unsigned int  reserved_2: 1;  /* bit[2]    :  */
        unsigned int  reserved_3: 1;  /* bit[3]    :  */
        unsigned int  reserved_4: 1;  /* bit[4]    :  */
        unsigned int  reserved_5: 1;  /* bit[5]    :  */
        unsigned int  reserved_6: 1;  /* bit[6]    :  */
        unsigned int  reserved_7: 1;  /* bit[7]    :  */
        unsigned int  reserved_8: 1;  /* bit[8]    :  */
        unsigned int  reserved_9: 1;  /* bit[9]    :  */
        unsigned int  reserved_10: 1;  /* bit[10]   :  */
        unsigned int  reserved_11: 1;  /* bit[11]   :  */
        unsigned int  reserved_12: 1;  /* bit[12]   :  */
        unsigned int  reserved_13: 1;  /* bit[13]   :  */
        unsigned int  reserved_14: 1;  /* bit[14]   :  */
        unsigned int  reserved_15: 1;  /* bit[15]   :  */
        unsigned int  reserved_16: 1;  /* bit[16]   :  */
        unsigned int  reserved_17: 1;  /* bit[17]   :  */
        unsigned int  reserved_18: 1;  /* bit[18]   :  */
        unsigned int  reserved_19: 1;  /* bit[19]   :  */
        unsigned int  reserved_20: 1;  /* bit[20]   :  */
        unsigned int  reserved_21: 1;  /* bit[21]   :  */
        unsigned int  reserved_22: 1;  /* bit[22]   :  */
        unsigned int  reserved_23: 1;  /* bit[23]   :  */
        unsigned int  reserved_24: 1;  /* bit[24]   :  */
        unsigned int  reserved_25: 1;  /* bit[25]   :  */
        unsigned int  reserved_26: 6;  /* bit[26-31]: 外设时钟最终状态：
                                                      0：IP时钟禁止状态；
                                                      1：IP时钟使能状态。 */
    } reg;
} SOC_NPUCRG_PERSTAT3_UNION;
#endif


/*****************************************************************************
 struct               : SOC_NPUCRG_PERRSTEN0_UNION
 struct description   : PERRSTEN0 Register structure definition
                        Address Offset:0x840 Initial:0x00000000 Width:32
 register description : 外设软复位使能寄存器0。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0                : 1;  /* bit[0] : IP软复位使能：
                                                                  0：IP软复位使能状态不变；
                                                                  1：IP软复位使能。 */
        unsigned int  ip_rst_npu_pa             : 1;  /* bit[1] :  */
        unsigned int  ip_rst_fdcs_monitor       : 1;  /* bit[2] :  */
        unsigned int  ip_rst_aicore_eff_crg     : 1;  /* bit[3] :  */
        unsigned int  ip_rst_aicore_gen_crg     : 1;  /* bit[4] :  */
        unsigned int  ip_rst_aicore_crg         : 1;  /* bit[5] :  */
        unsigned int  ip_rst_aicore_gen         : 1;  /* bit[6] :  */
        unsigned int  ip_rst_aicore_eff         : 1;  /* bit[7] :  */
        unsigned int  ip_rst_npu_timer          : 1;  /* bit[8] :  */
        unsigned int  reserved_1                : 1;  /* bit[9] :  */
        unsigned int  reserved_2                : 1;  /* bit[10]:  */
        unsigned int  ip_prst_dmmu_ts_cfg       : 1;  /* bit[11]:  */
        unsigned int  ip_prst_ts_apb            : 1;  /* bit[12]:  */
        unsigned int  ip_prst_ts_apb_83m        : 1;  /* bit[13]:  */
        unsigned int  ip_prst_npu_easc1_cfg     : 1;  /* bit[14]:  */
        unsigned int  ip_prst_npu_easc0_cfg     : 1;  /* bit[15]:  */
        unsigned int  ip_prst_dmmu_cfg          : 1;  /* bit[16]:  */
        unsigned int  ip_prst_aicore_smmu       : 1;  /* bit[17]:  */
        unsigned int  ip_prst_fcg_aicore        : 1;  /* bit[18]:  */
        unsigned int  ip_prst_npu_tcu           : 1;  /* bit[19]:  */
        unsigned int  ip_prst_npu_dpm0          : 1;  /* bit[20]:  */
        unsigned int  reserved_3                : 1;  /* bit[21]:  */
        unsigned int  reserved_4                : 1;  /* bit[22]:  */
        unsigned int  reserved_5                : 1;  /* bit[23]:  */
        unsigned int  ip_prst_npu_hw_exp_irq_ns : 1;  /* bit[24]:  */
        unsigned int  ip_prst_npu_hw_exp_irq    : 1;  /* bit[25]:  */
        unsigned int  ip_prst_npu_uart          : 1;  /* bit[26]:  */
        unsigned int  ip_prst_npu_pcr           : 1;  /* bit[27]:  */
        unsigned int  reserved_6                : 1;  /* bit[28]:  */
        unsigned int  ip_rst_aicore0_hpm        : 1;  /* bit[29]:  */
        unsigned int  ip_rst_npu_hpm            : 1;  /* bit[30]:  */
        unsigned int  ip_prst_atgm              : 1;  /* bit[31]: IP软复位使能：
                                                                  0：IP软复位使能状态不变；
                                                                  1：IP软复位使能。 */
    } reg;
} SOC_NPUCRG_PERRSTEN0_UNION;
#endif
#define SOC_NPUCRG_PERRSTEN0_ip_rst_npu_pa_START              (1)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_npu_pa_END                (1)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_fdcs_monitor_START        (2)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_fdcs_monitor_END          (2)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_aicore_eff_crg_START      (3)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_aicore_eff_crg_END        (3)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_aicore_gen_crg_START      (4)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_aicore_gen_crg_END        (4)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_aicore_crg_START          (5)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_aicore_crg_END            (5)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_aicore_gen_START          (6)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_aicore_gen_END            (6)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_aicore_eff_START          (7)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_aicore_eff_END            (7)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_npu_timer_START           (8)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_npu_timer_END             (8)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_dmmu_ts_cfg_START        (11)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_dmmu_ts_cfg_END          (11)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_ts_apb_START             (12)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_ts_apb_END               (12)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_ts_apb_83m_START         (13)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_ts_apb_83m_END           (13)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_npu_easc1_cfg_START      (14)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_npu_easc1_cfg_END        (14)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_npu_easc0_cfg_START      (15)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_npu_easc0_cfg_END        (15)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_dmmu_cfg_START           (16)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_dmmu_cfg_END             (16)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_aicore_smmu_START        (17)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_aicore_smmu_END          (17)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_fcg_aicore_START         (18)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_fcg_aicore_END           (18)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_npu_tcu_START            (19)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_npu_tcu_END              (19)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_npu_dpm0_START           (20)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_npu_dpm0_END             (20)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_npu_hw_exp_irq_ns_START  (24)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_npu_hw_exp_irq_ns_END    (24)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_npu_hw_exp_irq_START     (25)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_npu_hw_exp_irq_END       (25)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_npu_uart_START           (26)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_npu_uart_END             (26)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_npu_pcr_START            (27)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_npu_pcr_END              (27)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_aicore0_hpm_START         (29)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_aicore0_hpm_END           (29)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_npu_hpm_START             (30)
#define SOC_NPUCRG_PERRSTEN0_ip_rst_npu_hpm_END               (30)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_atgm_START               (31)
#define SOC_NPUCRG_PERRSTEN0_ip_prst_atgm_END                 (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERRSTDIS0_UNION
 struct description   : PERRSTDIS0 Register structure definition
                        Address Offset:0x844 Initial:0x00000000 Width:32
 register description : 外设软复位撤离寄存器0。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0                : 1;  /* bit[0] : IP软复位撤离：
                                                                  0：IP软复位使能状态不变；
                                                                  1：IP软复位撤离。 */
        unsigned int  ip_rst_npu_pa             : 1;  /* bit[1] :  */
        unsigned int  ip_rst_fdcs_monitor       : 1;  /* bit[2] :  */
        unsigned int  ip_rst_aicore_eff_crg     : 1;  /* bit[3] :  */
        unsigned int  ip_rst_aicore_gen_crg     : 1;  /* bit[4] :  */
        unsigned int  ip_rst_aicore_crg         : 1;  /* bit[5] :  */
        unsigned int  ip_rst_aicore_gen         : 1;  /* bit[6] :  */
        unsigned int  ip_rst_aicore_eff         : 1;  /* bit[7] :  */
        unsigned int  ip_rst_npu_timer          : 1;  /* bit[8] :  */
        unsigned int  reserved_1                : 1;  /* bit[9] :  */
        unsigned int  reserved_2                : 1;  /* bit[10]:  */
        unsigned int  ip_prst_dmmu_ts_cfg       : 1;  /* bit[11]:  */
        unsigned int  ip_prst_ts_apb            : 1;  /* bit[12]:  */
        unsigned int  ip_prst_ts_apb_83m        : 1;  /* bit[13]:  */
        unsigned int  ip_prst_npu_easc1_cfg     : 1;  /* bit[14]:  */
        unsigned int  ip_prst_npu_easc0_cfg     : 1;  /* bit[15]:  */
        unsigned int  ip_prst_dmmu_cfg          : 1;  /* bit[16]:  */
        unsigned int  ip_prst_aicore_smmu       : 1;  /* bit[17]:  */
        unsigned int  ip_prst_fcg_aicore        : 1;  /* bit[18]:  */
        unsigned int  ip_prst_npu_tcu           : 1;  /* bit[19]:  */
        unsigned int  ip_prst_npu_dpm0          : 1;  /* bit[20]:  */
        unsigned int  reserved_3                : 1;  /* bit[21]:  */
        unsigned int  reserved_4                : 1;  /* bit[22]:  */
        unsigned int  reserved_5                : 1;  /* bit[23]:  */
        unsigned int  ip_prst_npu_hw_exp_irq_ns : 1;  /* bit[24]:  */
        unsigned int  ip_prst_npu_hw_exp_irq    : 1;  /* bit[25]:  */
        unsigned int  ip_prst_npu_uart          : 1;  /* bit[26]:  */
        unsigned int  ip_prst_npu_pcr           : 1;  /* bit[27]:  */
        unsigned int  reserved_6                : 1;  /* bit[28]:  */
        unsigned int  ip_rst_aicore0_hpm        : 1;  /* bit[29]:  */
        unsigned int  ip_rst_npu_hpm            : 1;  /* bit[30]:  */
        unsigned int  ip_prst_atgm              : 1;  /* bit[31]: IP软复位撤离：
                                                                  0：IP软复位使能状态不变；
                                                                  1：IP软复位撤离。 */
    } reg;
} SOC_NPUCRG_PERRSTDIS0_UNION;
#endif
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_npu_pa_START              (1)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_npu_pa_END                (1)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_fdcs_monitor_START        (2)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_fdcs_monitor_END          (2)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_aicore_eff_crg_START      (3)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_aicore_eff_crg_END        (3)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_aicore_gen_crg_START      (4)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_aicore_gen_crg_END        (4)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_aicore_crg_START          (5)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_aicore_crg_END            (5)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_aicore_gen_START          (6)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_aicore_gen_END            (6)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_aicore_eff_START          (7)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_aicore_eff_END            (7)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_npu_timer_START           (8)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_npu_timer_END             (8)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_dmmu_ts_cfg_START        (11)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_dmmu_ts_cfg_END          (11)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_ts_apb_START             (12)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_ts_apb_END               (12)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_ts_apb_83m_START         (13)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_ts_apb_83m_END           (13)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_npu_easc1_cfg_START      (14)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_npu_easc1_cfg_END        (14)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_npu_easc0_cfg_START      (15)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_npu_easc0_cfg_END        (15)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_dmmu_cfg_START           (16)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_dmmu_cfg_END             (16)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_aicore_smmu_START        (17)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_aicore_smmu_END          (17)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_fcg_aicore_START         (18)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_fcg_aicore_END           (18)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_npu_tcu_START            (19)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_npu_tcu_END              (19)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_npu_dpm0_START           (20)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_npu_dpm0_END             (20)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_npu_hw_exp_irq_ns_START  (24)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_npu_hw_exp_irq_ns_END    (24)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_npu_hw_exp_irq_START     (25)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_npu_hw_exp_irq_END       (25)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_npu_uart_START           (26)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_npu_uart_END             (26)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_npu_pcr_START            (27)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_npu_pcr_END              (27)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_aicore0_hpm_START         (29)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_aicore0_hpm_END           (29)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_npu_hpm_START             (30)
#define SOC_NPUCRG_PERRSTDIS0_ip_rst_npu_hpm_END               (30)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_atgm_START               (31)
#define SOC_NPUCRG_PERRSTDIS0_ip_prst_atgm_END                 (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERRSTSTAT0_UNION
 struct description   : PERRSTSTAT0 Register structure definition
                        Address Offset:0x848 Initial:0xFFFFFFFF Width:32
 register description : 外设软复位状态寄存器0。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0                : 1;  /* bit[0] : 外设软复位使能状态：
                                                                  0：IP软复位使能撤销；
                                                                  1：IP软复位使能； */
        unsigned int  ip_rst_npu_pa             : 1;  /* bit[1] :  */
        unsigned int  ip_rst_fdcs_monitor       : 1;  /* bit[2] :  */
        unsigned int  ip_rst_aicore_eff_crg     : 1;  /* bit[3] :  */
        unsigned int  ip_rst_aicore_gen_crg     : 1;  /* bit[4] :  */
        unsigned int  ip_rst_aicore_crg         : 1;  /* bit[5] :  */
        unsigned int  ip_rst_aicore_gen         : 1;  /* bit[6] :  */
        unsigned int  ip_rst_aicore_eff         : 1;  /* bit[7] :  */
        unsigned int  ip_rst_npu_timer          : 1;  /* bit[8] :  */
        unsigned int  reserved_1                : 1;  /* bit[9] :  */
        unsigned int  reserved_2                : 1;  /* bit[10]:  */
        unsigned int  ip_prst_dmmu_ts_cfg       : 1;  /* bit[11]:  */
        unsigned int  ip_prst_ts_apb            : 1;  /* bit[12]:  */
        unsigned int  ip_prst_ts_apb_83m        : 1;  /* bit[13]:  */
        unsigned int  ip_prst_npu_easc1_cfg     : 1;  /* bit[14]:  */
        unsigned int  ip_prst_npu_easc0_cfg     : 1;  /* bit[15]:  */
        unsigned int  ip_prst_dmmu_cfg          : 1;  /* bit[16]:  */
        unsigned int  ip_prst_aicore_smmu       : 1;  /* bit[17]:  */
        unsigned int  ip_prst_fcg_aicore        : 1;  /* bit[18]:  */
        unsigned int  ip_prst_npu_tcu           : 1;  /* bit[19]:  */
        unsigned int  ip_prst_npu_dpm0          : 1;  /* bit[20]:  */
        unsigned int  reserved_3                : 1;  /* bit[21]:  */
        unsigned int  reserved_4                : 1;  /* bit[22]:  */
        unsigned int  reserved_5                : 1;  /* bit[23]:  */
        unsigned int  ip_prst_npu_hw_exp_irq_ns : 1;  /* bit[24]:  */
        unsigned int  ip_prst_npu_hw_exp_irq    : 1;  /* bit[25]:  */
        unsigned int  ip_prst_npu_uart          : 1;  /* bit[26]:  */
        unsigned int  ip_prst_npu_pcr           : 1;  /* bit[27]:  */
        unsigned int  reserved_6                : 1;  /* bit[28]:  */
        unsigned int  ip_rst_aicore0_hpm        : 1;  /* bit[29]:  */
        unsigned int  ip_rst_npu_hpm            : 1;  /* bit[30]:  */
        unsigned int  ip_prst_atgm              : 1;  /* bit[31]: IP软复位使能状态：
                                                                  0：IP处于复位撤离状态；
                                                                  1：IP处于软复位使能状态。 */
    } reg;
} SOC_NPUCRG_PERRSTSTAT0_UNION;
#endif
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_npu_pa_START              (1)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_npu_pa_END                (1)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_fdcs_monitor_START        (2)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_fdcs_monitor_END          (2)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_aicore_eff_crg_START      (3)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_aicore_eff_crg_END        (3)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_aicore_gen_crg_START      (4)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_aicore_gen_crg_END        (4)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_aicore_crg_START          (5)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_aicore_crg_END            (5)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_aicore_gen_START          (6)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_aicore_gen_END            (6)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_aicore_eff_START          (7)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_aicore_eff_END            (7)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_npu_timer_START           (8)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_npu_timer_END             (8)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_dmmu_ts_cfg_START        (11)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_dmmu_ts_cfg_END          (11)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_ts_apb_START             (12)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_ts_apb_END               (12)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_ts_apb_83m_START         (13)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_ts_apb_83m_END           (13)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_npu_easc1_cfg_START      (14)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_npu_easc1_cfg_END        (14)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_npu_easc0_cfg_START      (15)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_npu_easc0_cfg_END        (15)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_dmmu_cfg_START           (16)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_dmmu_cfg_END             (16)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_aicore_smmu_START        (17)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_aicore_smmu_END          (17)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_fcg_aicore_START         (18)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_fcg_aicore_END           (18)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_npu_tcu_START            (19)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_npu_tcu_END              (19)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_npu_dpm0_START           (20)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_npu_dpm0_END             (20)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_npu_hw_exp_irq_ns_START  (24)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_npu_hw_exp_irq_ns_END    (24)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_npu_hw_exp_irq_START     (25)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_npu_hw_exp_irq_END       (25)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_npu_uart_START           (26)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_npu_uart_END             (26)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_npu_pcr_START            (27)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_npu_pcr_END              (27)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_aicore0_hpm_START         (29)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_aicore0_hpm_END           (29)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_npu_hpm_START             (30)
#define SOC_NPUCRG_PERRSTSTAT0_ip_rst_npu_hpm_END               (30)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_atgm_START               (31)
#define SOC_NPUCRG_PERRSTSTAT0_ip_prst_atgm_END                 (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERRSTEN1_UNION
 struct description   : PERRSTEN1 Register structure definition
                        Address Offset:0x84c Initial:0x00000000 Width:32
 register description : 外设软复位使能寄存器1。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  ip_rst_qic_aicore_data      : 1;  /* bit[0]    :  */
        unsigned int  ip_rst_qic_aicore_cfg1      : 1;  /* bit[1]    :  */
        unsigned int  ip_rst_qic_aicore_cfg0      : 1;  /* bit[2]    :  */
        unsigned int  ip_rst_fcg_freq_ctrl_aicore : 1;  /* bit[3]    :  */
        unsigned int  ip_rst_pll_fsm              : 1;  /* bit[4]    :  */
        unsigned int  ip_rst_qice_npu             : 1;  /* bit[5]    :  */
        unsigned int  reserved_0                  : 1;  /* bit[6]    :  */
        unsigned int  ip_rst_aicore_smmu          : 1;  /* bit[7]    :  */
        unsigned int  ip_rst_himinibus            : 1;  /* bit[8]    :  */
        unsigned int  ip_rst_npu_easc1            : 1;  /* bit[9]    :  */
        unsigned int  ip_rst_npu_easc0            : 1;  /* bit[10]   :  */
        unsigned int  ip_rst_ai_core              : 1;  /* bit[11]   :  */
        unsigned int  ip_rst_qice_cfg2npu         : 1;  /* bit[12]   :  */
        unsigned int  ip_rst_qic_tcu              : 1;  /* bit[13]   :  */
        unsigned int  reserved_1                  : 1;  /* bit[14]   :  */
        unsigned int  ip_rst_ts_doorbell          : 1;  /* bit[15]   :  */
        unsigned int  ip_rst_pdbg_ts_cpu          : 1;  /* bit[16]   :  */
        unsigned int  ip_rst_npu_tcu              : 1;  /* bit[17]   :  */
        unsigned int  ip_rst_ts_hts_adpt          : 1;  /* bit[18]   :  */
        unsigned int  reserved_2                  : 1;  /* bit[19]   :  */
        unsigned int  ip_rst_ts_smmu              : 1;  /* bit[20]   :  */
        unsigned int  ip_rst_ts_hwts              : 1;  /* bit[21]   :  */
        unsigned int  ip_rst_ts_qic_riscv         : 1;  /* bit[22]   :  */
        unsigned int  ip_rst_ts_qic_bus           : 1;  /* bit[23]   :  */
        unsigned int  ip_rst_qic_ts               : 1;  /* bit[24]   :  */
        unsigned int  ip_rst_ts_cpu               : 1;  /* bit[25]   :  */
        unsigned int  reserved_3                  : 6;  /* bit[26-31]: IP软复位使能：
                                                                       0：IP软复位使能状态不变；
                                                                       1：IP软复位使能。 */
    } reg;
} SOC_NPUCRG_PERRSTEN1_UNION;
#endif
#define SOC_NPUCRG_PERRSTEN1_ip_rst_qic_aicore_data_START       (0)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_qic_aicore_data_END         (0)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_qic_aicore_cfg1_START       (1)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_qic_aicore_cfg1_END         (1)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_qic_aicore_cfg0_START       (2)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_qic_aicore_cfg0_END         (2)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_fcg_freq_ctrl_aicore_START  (3)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_fcg_freq_ctrl_aicore_END    (3)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_pll_fsm_START               (4)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_pll_fsm_END                 (4)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_qice_npu_START              (5)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_qice_npu_END                (5)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_aicore_smmu_START           (7)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_aicore_smmu_END             (7)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_himinibus_START             (8)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_himinibus_END               (8)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_npu_easc1_START             (9)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_npu_easc1_END               (9)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_npu_easc0_START             (10)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_npu_easc0_END               (10)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_ai_core_START               (11)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_ai_core_END                 (11)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_qice_cfg2npu_START          (12)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_qice_cfg2npu_END            (12)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_qic_tcu_START               (13)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_qic_tcu_END                 (13)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_ts_doorbell_START           (15)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_ts_doorbell_END             (15)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_pdbg_ts_cpu_START           (16)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_pdbg_ts_cpu_END             (16)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_npu_tcu_START               (17)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_npu_tcu_END                 (17)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_ts_hts_adpt_START           (18)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_ts_hts_adpt_END             (18)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_ts_smmu_START               (20)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_ts_smmu_END                 (20)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_ts_hwts_START               (21)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_ts_hwts_END                 (21)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_ts_qic_riscv_START          (22)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_ts_qic_riscv_END            (22)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_ts_qic_bus_START            (23)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_ts_qic_bus_END              (23)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_qic_ts_START                (24)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_qic_ts_END                  (24)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_ts_cpu_START                (25)
#define SOC_NPUCRG_PERRSTEN1_ip_rst_ts_cpu_END                  (25)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERRSTDIS1_UNION
 struct description   : PERRSTDIS1 Register structure definition
                        Address Offset:0x850 Initial:0x00000000 Width:32
 register description : 外设软复位撤离寄存器1。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  ip_rst_qic_aicore_data      : 1;  /* bit[0]    :  */
        unsigned int  ip_rst_qic_aicore_cfg1      : 1;  /* bit[1]    :  */
        unsigned int  ip_rst_qic_aicore_cfg0      : 1;  /* bit[2]    :  */
        unsigned int  ip_rst_fcg_freq_ctrl_aicore : 1;  /* bit[3]    :  */
        unsigned int  ip_rst_pll_fsm              : 1;  /* bit[4]    :  */
        unsigned int  ip_rst_qice_npu             : 1;  /* bit[5]    :  */
        unsigned int  reserved_0                  : 1;  /* bit[6]    :  */
        unsigned int  ip_rst_aicore_smmu          : 1;  /* bit[7]    :  */
        unsigned int  ip_rst_himinibus            : 1;  /* bit[8]    :  */
        unsigned int  ip_rst_npu_easc1            : 1;  /* bit[9]    :  */
        unsigned int  ip_rst_npu_easc0            : 1;  /* bit[10]   :  */
        unsigned int  ip_rst_ai_core              : 1;  /* bit[11]   :  */
        unsigned int  ip_rst_qice_cfg2npu         : 1;  /* bit[12]   :  */
        unsigned int  ip_rst_qic_tcu              : 1;  /* bit[13]   :  */
        unsigned int  reserved_1                  : 1;  /* bit[14]   :  */
        unsigned int  ip_rst_ts_doorbell          : 1;  /* bit[15]   :  */
        unsigned int  ip_rst_pdbg_ts_cpu          : 1;  /* bit[16]   :  */
        unsigned int  ip_rst_npu_tcu              : 1;  /* bit[17]   :  */
        unsigned int  ip_rst_ts_hts_adpt          : 1;  /* bit[18]   :  */
        unsigned int  reserved_2                  : 1;  /* bit[19]   :  */
        unsigned int  ip_rst_ts_smmu              : 1;  /* bit[20]   :  */
        unsigned int  ip_rst_ts_hwts              : 1;  /* bit[21]   :  */
        unsigned int  ip_rst_ts_qic_riscv         : 1;  /* bit[22]   :  */
        unsigned int  ip_rst_ts_qic_bus           : 1;  /* bit[23]   :  */
        unsigned int  ip_rst_qic_ts               : 1;  /* bit[24]   :  */
        unsigned int  ip_rst_ts_cpu               : 1;  /* bit[25]   :  */
        unsigned int  reserved_3                  : 6;  /* bit[26-31]: IP软复位撤离：
                                                                       0：IP软复位使能状态不变；
                                                                       1：IP软复位撤离。 */
    } reg;
} SOC_NPUCRG_PERRSTDIS1_UNION;
#endif
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_qic_aicore_data_START       (0)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_qic_aicore_data_END         (0)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_qic_aicore_cfg1_START       (1)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_qic_aicore_cfg1_END         (1)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_qic_aicore_cfg0_START       (2)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_qic_aicore_cfg0_END         (2)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_fcg_freq_ctrl_aicore_START  (3)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_fcg_freq_ctrl_aicore_END    (3)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_pll_fsm_START               (4)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_pll_fsm_END                 (4)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_qice_npu_START              (5)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_qice_npu_END                (5)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_aicore_smmu_START           (7)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_aicore_smmu_END             (7)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_himinibus_START             (8)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_himinibus_END               (8)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_npu_easc1_START             (9)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_npu_easc1_END               (9)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_npu_easc0_START             (10)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_npu_easc0_END               (10)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_ai_core_START               (11)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_ai_core_END                 (11)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_qice_cfg2npu_START          (12)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_qice_cfg2npu_END            (12)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_qic_tcu_START               (13)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_qic_tcu_END                 (13)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_ts_doorbell_START           (15)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_ts_doorbell_END             (15)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_pdbg_ts_cpu_START           (16)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_pdbg_ts_cpu_END             (16)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_npu_tcu_START               (17)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_npu_tcu_END                 (17)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_ts_hts_adpt_START           (18)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_ts_hts_adpt_END             (18)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_ts_smmu_START               (20)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_ts_smmu_END                 (20)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_ts_hwts_START               (21)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_ts_hwts_END                 (21)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_ts_qic_riscv_START          (22)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_ts_qic_riscv_END            (22)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_ts_qic_bus_START            (23)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_ts_qic_bus_END              (23)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_qic_ts_START                (24)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_qic_ts_END                  (24)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_ts_cpu_START                (25)
#define SOC_NPUCRG_PERRSTDIS1_ip_rst_ts_cpu_END                  (25)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERRSTSTAT1_UNION
 struct description   : PERRSTSTAT1 Register structure definition
                        Address Offset:0x854 Initial:0x03FFFFFF Width:32
 register description : 外设软复位状态寄存器1。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  ip_rst_qic_aicore_data      : 1;  /* bit[0]    :  */
        unsigned int  ip_rst_qic_aicore_cfg1      : 1;  /* bit[1]    :  */
        unsigned int  ip_rst_qic_aicore_cfg0      : 1;  /* bit[2]    :  */
        unsigned int  ip_rst_fcg_freq_ctrl_aicore : 1;  /* bit[3]    :  */
        unsigned int  ip_rst_pll_fsm              : 1;  /* bit[4]    :  */
        unsigned int  ip_rst_qice_npu             : 1;  /* bit[5]    :  */
        unsigned int  reserved_0                  : 1;  /* bit[6]    :  */
        unsigned int  ip_rst_aicore_smmu          : 1;  /* bit[7]    :  */
        unsigned int  ip_rst_himinibus            : 1;  /* bit[8]    :  */
        unsigned int  ip_rst_npu_easc1            : 1;  /* bit[9]    :  */
        unsigned int  ip_rst_npu_easc0            : 1;  /* bit[10]   :  */
        unsigned int  ip_rst_ai_core              : 1;  /* bit[11]   :  */
        unsigned int  ip_rst_qice_cfg2npu         : 1;  /* bit[12]   :  */
        unsigned int  ip_rst_qic_tcu              : 1;  /* bit[13]   :  */
        unsigned int  reserved_1                  : 1;  /* bit[14]   :  */
        unsigned int  ip_rst_ts_doorbell          : 1;  /* bit[15]   :  */
        unsigned int  ip_rst_pdbg_ts_cpu          : 1;  /* bit[16]   :  */
        unsigned int  ip_rst_npu_tcu              : 1;  /* bit[17]   :  */
        unsigned int  ip_rst_ts_hts_adpt          : 1;  /* bit[18]   :  */
        unsigned int  reserved_2                  : 1;  /* bit[19]   :  */
        unsigned int  ip_rst_ts_smmu              : 1;  /* bit[20]   :  */
        unsigned int  ip_rst_ts_hwts              : 1;  /* bit[21]   :  */
        unsigned int  ip_rst_ts_qic_riscv         : 1;  /* bit[22]   :  */
        unsigned int  ip_rst_ts_qic_bus           : 1;  /* bit[23]   :  */
        unsigned int  ip_rst_qic_ts               : 1;  /* bit[24]   :  */
        unsigned int  ip_rst_ts_cpu               : 1;  /* bit[25]   :  */
        unsigned int  reserved_3                  : 6;  /* bit[26-31]: IP软复位使能状态：
                                                                       0：IP处于复位撤离状态；
                                                                       1：IP处于软复位使能状态。 */
    } reg;
} SOC_NPUCRG_PERRSTSTAT1_UNION;
#endif
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_qic_aicore_data_START       (0)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_qic_aicore_data_END         (0)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_qic_aicore_cfg1_START       (1)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_qic_aicore_cfg1_END         (1)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_qic_aicore_cfg0_START       (2)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_qic_aicore_cfg0_END         (2)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_fcg_freq_ctrl_aicore_START  (3)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_fcg_freq_ctrl_aicore_END    (3)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_pll_fsm_START               (4)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_pll_fsm_END                 (4)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_qice_npu_START              (5)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_qice_npu_END                (5)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_aicore_smmu_START           (7)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_aicore_smmu_END             (7)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_himinibus_START             (8)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_himinibus_END               (8)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_npu_easc1_START             (9)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_npu_easc1_END               (9)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_npu_easc0_START             (10)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_npu_easc0_END               (10)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_ai_core_START               (11)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_ai_core_END                 (11)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_qice_cfg2npu_START          (12)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_qice_cfg2npu_END            (12)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_qic_tcu_START               (13)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_qic_tcu_END                 (13)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_ts_doorbell_START           (15)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_ts_doorbell_END             (15)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_pdbg_ts_cpu_START           (16)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_pdbg_ts_cpu_END             (16)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_npu_tcu_START               (17)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_npu_tcu_END                 (17)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_ts_hts_adpt_START           (18)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_ts_hts_adpt_END             (18)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_ts_smmu_START               (20)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_ts_smmu_END                 (20)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_ts_hwts_START               (21)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_ts_hwts_END                 (21)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_ts_qic_riscv_START          (22)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_ts_qic_riscv_END            (22)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_ts_qic_bus_START            (23)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_ts_qic_bus_END              (23)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_qic_ts_START                (24)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_qic_ts_END                  (24)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_ts_cpu_START                (25)
#define SOC_NPUCRG_PERRSTSTAT1_ip_rst_ts_cpu_END                  (25)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERRSTEN2_UNION
 struct description   : PERRSTEN2 Register structure definition
                        Address Offset:0x858 Initial:0x00000000 Width:32
 register description : 外设软复位使能寄存器2。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0: 1;  /* bit[0]    :  */
        unsigned int  reserved_1: 1;  /* bit[1]    :  */
        unsigned int  reserved_2: 1;  /* bit[2]    :  */
        unsigned int  reserved_3: 1;  /* bit[3]    :  */
        unsigned int  reserved_4: 1;  /* bit[4]    :  */
        unsigned int  reserved_5: 1;  /* bit[5]    :  */
        unsigned int  reserved_6: 1;  /* bit[6]    :  */
        unsigned int  reserved_7: 1;  /* bit[7]    :  */
        unsigned int  reserved_8: 1;  /* bit[8]    :  */
        unsigned int  reserved_9: 1;  /* bit[9]    :  */
        unsigned int  reserved_10: 1;  /* bit[10]   :  */
        unsigned int  reserved_11: 1;  /* bit[11]   :  */
        unsigned int  reserved_12: 1;  /* bit[12]   :  */
        unsigned int  reserved_13: 1;  /* bit[13]   :  */
        unsigned int  reserved_14: 1;  /* bit[14]   :  */
        unsigned int  reserved_15: 1;  /* bit[15]   :  */
        unsigned int  reserved_16: 1;  /* bit[16]   :  */
        unsigned int  reserved_17: 1;  /* bit[17]   :  */
        unsigned int  reserved_18: 1;  /* bit[18]   :  */
        unsigned int  reserved_19: 1;  /* bit[19]   :  */
        unsigned int  reserved_20: 1;  /* bit[20]   :  */
        unsigned int  reserved_21: 1;  /* bit[21]   :  */
        unsigned int  reserved_22: 1;  /* bit[22]   :  */
        unsigned int  reserved_23: 1;  /* bit[23]   :  */
        unsigned int  reserved_24: 1;  /* bit[24]   :  */
        unsigned int  reserved_25: 1;  /* bit[25]   :  */
        unsigned int  reserved_26: 1;  /* bit[26]   :  */
        unsigned int  reserved_27: 1;  /* bit[27]   :  */
        unsigned int  reserved_28: 1;  /* bit[28]   :  */
        unsigned int  reserved_29: 1;  /* bit[29]   :  */
        unsigned int  reserved_30: 2;  /* bit[30-31]: IP软复位使能：
                                                      0：IP软复位使能状态不变；
                                                      1：IP软复位使能。 */
    } reg;
} SOC_NPUCRG_PERRSTEN2_UNION;
#endif


/*****************************************************************************
 struct               : SOC_NPUCRG_PERRSTDIS2_UNION
 struct description   : PERRSTDIS2 Register structure definition
                        Address Offset:0x85c Initial:0x00000000 Width:32
 register description : 外设软复位撤离寄存器2。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0: 1;  /* bit[0]    :  */
        unsigned int  reserved_1: 1;  /* bit[1]    :  */
        unsigned int  reserved_2: 1;  /* bit[2]    :  */
        unsigned int  reserved_3: 1;  /* bit[3]    :  */
        unsigned int  reserved_4: 1;  /* bit[4]    :  */
        unsigned int  reserved_5: 1;  /* bit[5]    :  */
        unsigned int  reserved_6: 1;  /* bit[6]    :  */
        unsigned int  reserved_7: 1;  /* bit[7]    :  */
        unsigned int  reserved_8: 1;  /* bit[8]    :  */
        unsigned int  reserved_9: 1;  /* bit[9]    :  */
        unsigned int  reserved_10: 1;  /* bit[10]   :  */
        unsigned int  reserved_11: 1;  /* bit[11]   :  */
        unsigned int  reserved_12: 1;  /* bit[12]   :  */
        unsigned int  reserved_13: 1;  /* bit[13]   :  */
        unsigned int  reserved_14: 1;  /* bit[14]   :  */
        unsigned int  reserved_15: 1;  /* bit[15]   :  */
        unsigned int  reserved_16: 1;  /* bit[16]   :  */
        unsigned int  reserved_17: 1;  /* bit[17]   :  */
        unsigned int  reserved_18: 1;  /* bit[18]   :  */
        unsigned int  reserved_19: 1;  /* bit[19]   :  */
        unsigned int  reserved_20: 1;  /* bit[20]   :  */
        unsigned int  reserved_21: 1;  /* bit[21]   :  */
        unsigned int  reserved_22: 1;  /* bit[22]   :  */
        unsigned int  reserved_23: 1;  /* bit[23]   :  */
        unsigned int  reserved_24: 1;  /* bit[24]   :  */
        unsigned int  reserved_25: 1;  /* bit[25]   :  */
        unsigned int  reserved_26: 1;  /* bit[26]   :  */
        unsigned int  reserved_27: 1;  /* bit[27]   :  */
        unsigned int  reserved_28: 1;  /* bit[28]   :  */
        unsigned int  reserved_29: 1;  /* bit[29]   :  */
        unsigned int  reserved_30: 2;  /* bit[30-31]: IP软复位撤离：
                                                      0：IP软复位使能状态不变；
                                                      1：IP软复位撤离。 */
    } reg;
} SOC_NPUCRG_PERRSTDIS2_UNION;
#endif


/*****************************************************************************
 struct               : SOC_NPUCRG_PERRSTSTAT2_UNION
 struct description   : PERRSTSTAT2 Register structure definition
                        Address Offset:0x860 Initial:0x7FFFFFFF Width:32
 register description : 外设软复位状态寄存器2。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0: 1;  /* bit[0]    :  */
        unsigned int  reserved_1: 1;  /* bit[1]    :  */
        unsigned int  reserved_2: 1;  /* bit[2]    :  */
        unsigned int  reserved_3: 1;  /* bit[3]    :  */
        unsigned int  reserved_4: 1;  /* bit[4]    :  */
        unsigned int  reserved_5: 1;  /* bit[5]    :  */
        unsigned int  reserved_6: 1;  /* bit[6]    :  */
        unsigned int  reserved_7: 1;  /* bit[7]    :  */
        unsigned int  reserved_8: 1;  /* bit[8]    :  */
        unsigned int  reserved_9: 1;  /* bit[9]    :  */
        unsigned int  reserved_10: 1;  /* bit[10]   :  */
        unsigned int  reserved_11: 1;  /* bit[11]   :  */
        unsigned int  reserved_12: 1;  /* bit[12]   :  */
        unsigned int  reserved_13: 1;  /* bit[13]   :  */
        unsigned int  reserved_14: 1;  /* bit[14]   :  */
        unsigned int  reserved_15: 1;  /* bit[15]   :  */
        unsigned int  reserved_16: 1;  /* bit[16]   :  */
        unsigned int  reserved_17: 1;  /* bit[17]   :  */
        unsigned int  reserved_18: 1;  /* bit[18]   :  */
        unsigned int  reserved_19: 1;  /* bit[19]   :  */
        unsigned int  reserved_20: 1;  /* bit[20]   :  */
        unsigned int  reserved_21: 1;  /* bit[21]   :  */
        unsigned int  reserved_22: 1;  /* bit[22]   :  */
        unsigned int  reserved_23: 1;  /* bit[23]   :  */
        unsigned int  reserved_24: 1;  /* bit[24]   :  */
        unsigned int  reserved_25: 1;  /* bit[25]   :  */
        unsigned int  reserved_26: 1;  /* bit[26]   :  */
        unsigned int  reserved_27: 1;  /* bit[27]   :  */
        unsigned int  reserved_28: 1;  /* bit[28]   :  */
        unsigned int  reserved_29: 1;  /* bit[29]   :  */
        unsigned int  reserved_30: 2;  /* bit[30-31]: IP软复位使能状态：
                                                      0：IP处于复位撤离状态；
                                                      1：IP处于软复位使能状态。 */
    } reg;
} SOC_NPUCRG_PERRSTSTAT2_UNION;
#endif


/*****************************************************************************
 struct               : SOC_NPUCRG_CLKDIV0_UNION
 struct description   : CLKDIV0 Register structure definition
                        Address Offset:0x870 Initial:0x0000FFF0 Width:32
 register description : 时钟分频比控制寄存器0。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0       : 4;  /* bit[0-3]  :  */
        unsigned int  div_clk_npu_tcu  : 4;  /* bit[4-7]  :  */
        unsigned int  div_clk_ai_core0 : 4;  /* bit[8-11] :  */
        unsigned int  reserved_1       : 4;  /* bit[12-15]:  */
        unsigned int  bitmasken        : 16; /* bit[16-31]: clkdiv每个比特位的使能位：
                                                            只有当bitmasken对应的比特位为1'b1，clkdiv相应的比特位才起作用。bitmasken[0]就是clkdiv[0]的mask使能位。写1有效。 */
    } reg;
} SOC_NPUCRG_CLKDIV0_UNION;
#endif
#define SOC_NPUCRG_CLKDIV0_div_clk_npu_tcu_START   (4)
#define SOC_NPUCRG_CLKDIV0_div_clk_npu_tcu_END     (7)
#define SOC_NPUCRG_CLKDIV0_div_clk_ai_core0_START  (8)
#define SOC_NPUCRG_CLKDIV0_div_clk_ai_core0_END    (11)
#define SOC_NPUCRG_CLKDIV0_bitmasken_START         (16)
#define SOC_NPUCRG_CLKDIV0_bitmasken_END           (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_CLKDIV3_UNION
 struct description   : CLKDIV3 Register structure definition
                        Address Offset:0x874 Initial:0x000000FF Width:32
 register description : 时钟分频比控制寄存器3。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0     : 4;  /* bit[0-3]  :  */
        unsigned int  div_clk_ts_cpu : 4;  /* bit[4-7]  :  */
        unsigned int  reserved_1     : 8;  /* bit[8-15] :  */
        unsigned int  bitmasken      : 16; /* bit[16-31]: clkdiv每个比特位的使能位：
                                                          只有当bitmasken对应的比特位为1'b1，clkdiv相应的比特位才起作用。bitmasken[0]就是clkdiv[0]的mask使能位。写1有效。 */
    } reg;
} SOC_NPUCRG_CLKDIV3_UNION;
#endif
#define SOC_NPUCRG_CLKDIV3_div_clk_ts_cpu_START  (4)
#define SOC_NPUCRG_CLKDIV3_div_clk_ts_cpu_END    (7)
#define SOC_NPUCRG_CLKDIV3_bitmasken_START       (16)
#define SOC_NPUCRG_CLKDIV3_bitmasken_END         (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_CLKDIV1_UNION
 struct description   : CLKDIV1 Register structure definition
                        Address Offset:0x878 Initial:0x0000FFFF Width:32
 register description : 时钟分频比控制寄存器1。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0             : 1;  /* bit[0]    :  */
        unsigned int  reserved_1             : 1;  /* bit[1]    :  */
        unsigned int  reserved_2             : 1;  /* bit[2]    :  */
        unsigned int  sc_gt_clk_npu_tcu_div  : 1;  /* bit[3]    :  */
        unsigned int  sc_gt_clk_ts_cpu_div   : 1;  /* bit[4]    :  */
        unsigned int  sc_gt_clk_ppll5_npu_tp : 1;  /* bit[5]    :  */
        unsigned int  reserved_3             : 6;  /* bit[6-11] :  */
        unsigned int  sc_gt_clk_pll_fsm      : 1;  /* bit[12]   :  */
        unsigned int  sc_gt_clk_npu_monitor  : 1;  /* bit[13]   :  */
        unsigned int  sc_gt_clk_dw_dbg       : 1;  /* bit[14]   :  */
        unsigned int  sc_gt_clk_ai_core0_div : 1;  /* bit[15]   :  */
        unsigned int  bitmasken              : 16; /* bit[16-31]: clkdiv每个比特位的使能位：
                                                                  只有当bitmasken对应的比特位为1'b1，clkdiv相应的比特位才起作用。bitmasken[0]就是clkdiv[0]的mask使能位。写1有效。 */
    } reg;
} SOC_NPUCRG_CLKDIV1_UNION;
#endif
#define SOC_NPUCRG_CLKDIV1_sc_gt_clk_npu_tcu_div_START   (3)
#define SOC_NPUCRG_CLKDIV1_sc_gt_clk_npu_tcu_div_END     (3)
#define SOC_NPUCRG_CLKDIV1_sc_gt_clk_ts_cpu_div_START    (4)
#define SOC_NPUCRG_CLKDIV1_sc_gt_clk_ts_cpu_div_END      (4)
#define SOC_NPUCRG_CLKDIV1_sc_gt_clk_ppll5_npu_tp_START  (5)
#define SOC_NPUCRG_CLKDIV1_sc_gt_clk_ppll5_npu_tp_END    (5)
#define SOC_NPUCRG_CLKDIV1_sc_gt_clk_pll_fsm_START       (12)
#define SOC_NPUCRG_CLKDIV1_sc_gt_clk_pll_fsm_END         (12)
#define SOC_NPUCRG_CLKDIV1_sc_gt_clk_npu_monitor_START   (13)
#define SOC_NPUCRG_CLKDIV1_sc_gt_clk_npu_monitor_END     (13)
#define SOC_NPUCRG_CLKDIV1_sc_gt_clk_dw_dbg_START        (14)
#define SOC_NPUCRG_CLKDIV1_sc_gt_clk_dw_dbg_END          (14)
#define SOC_NPUCRG_CLKDIV1_sc_gt_clk_ai_core0_div_START  (15)
#define SOC_NPUCRG_CLKDIV1_sc_gt_clk_ai_core0_div_END    (15)
#define SOC_NPUCRG_CLKDIV1_bitmasken_START               (16)
#define SOC_NPUCRG_CLKDIV1_bitmasken_END                 (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_CLKDIV2_UNION
 struct description   : CLKDIV2 Register structure definition
                        Address Offset:0x87C Initial:0x000003FF Width:32
 register description : 时钟分频比控制寄存器2。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  div_clk_ppll5_npu_tp : 6;  /* bit[0-5]  :  */
        unsigned int  div_clk_pll_fsm      : 6;  /* bit[6-11] :  */
        unsigned int  div_clk_npu_monitor  : 2;  /* bit[12-13]:  */
        unsigned int  reserved             : 2;  /* bit[14-15]:  */
        unsigned int  bitmasken            : 16; /* bit[16-31]: clkdiv每个比特位的使能位：
                                                                只有当bitmasken对应的比特位为1'b1，clkdiv相应的比特位才起作用。bitmasken[0]就是clkdiv[0]的mask使能位。写1有效。 */
    } reg;
} SOC_NPUCRG_CLKDIV2_UNION;
#endif
#define SOC_NPUCRG_CLKDIV2_div_clk_ppll5_npu_tp_START  (0)
#define SOC_NPUCRG_CLKDIV2_div_clk_ppll5_npu_tp_END    (5)
#define SOC_NPUCRG_CLKDIV2_div_clk_pll_fsm_START       (6)
#define SOC_NPUCRG_CLKDIV2_div_clk_pll_fsm_END         (11)
#define SOC_NPUCRG_CLKDIV2_div_clk_npu_monitor_START   (12)
#define SOC_NPUCRG_CLKDIV2_div_clk_npu_monitor_END     (13)
#define SOC_NPUCRG_CLKDIV2_bitmasken_START             (16)
#define SOC_NPUCRG_CLKDIV2_bitmasken_END               (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERI_STAT0_UNION
 struct description   : PERI_STAT0 Register structure definition
                        Address Offset:0x880 Initial:0x00001073 Width:32
 register description : 外设状态寄存器0。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  swdone_clk_ts_cpu_div      : 1;  /* bit[0]    :  */
        unsigned int  swdone_clk_npu_monitor_div : 1;  /* bit[1]    : DIV分频比切换是否完成指示信号：
                                                                      0：未完成；
                                                                      1：完成； */
        unsigned int  cpu_l2_idle_aft_aicore     : 1;  /* bit[2]    : AICORE L2状态
                                                                      0：正常；1：idle */
        unsigned int  freq_dn_flag_aicore        : 1;  /* bit[3]    : FCG AICORE降频指示信号
                                                                      1：降频；0：正常输出 */
        unsigned int  swdone_clk_npu_tcu_div     : 1;  /* bit[4]    : DIV分频比切换是否完成指示信号：
                                                                      0：未完成；
                                                                      1：完成； */
        unsigned int  reserved_0                 : 1;  /* bit[5]    :  */
        unsigned int  swdone_clk_ai_core0_div    : 1;  /* bit[6]    : DIV分频比切换是否完成指示信号：
                                                                      0：未完成；
                                                                      1：完成； */
        unsigned int  st_clk_npu_pcr             : 1;  /* bit[7]    :  */
        unsigned int  st_clk_ai_core_pcr         : 1;  /* bit[8]    : AICORE的PCR门控状态 */
        unsigned int  dfs_ack_aicore             : 1;  /* bit[9]    : FCG AICORE DFS ACK状态 */
        unsigned int  st_clk_npu_dpm0            : 1;  /* bit[10]   :  */
        unsigned int  st_clk_ppll5_gt            : 1;  /* bit[11]   : 门控状态 */
        unsigned int  fcg_sscg_idle_aicore       : 1;  /* bit[12]   : FCG SSCG AICORE模块IDLE指示信号
                                                                      1：IDLE
                                                                      0：BUSY */
        unsigned int  reserved_1                 : 19; /* bit[13-31]: 保留。 */
    } reg;
} SOC_NPUCRG_PERI_STAT0_UNION;
#endif
#define SOC_NPUCRG_PERI_STAT0_swdone_clk_ts_cpu_div_START       (0)
#define SOC_NPUCRG_PERI_STAT0_swdone_clk_ts_cpu_div_END         (0)
#define SOC_NPUCRG_PERI_STAT0_swdone_clk_npu_monitor_div_START  (1)
#define SOC_NPUCRG_PERI_STAT0_swdone_clk_npu_monitor_div_END    (1)
#define SOC_NPUCRG_PERI_STAT0_cpu_l2_idle_aft_aicore_START      (2)
#define SOC_NPUCRG_PERI_STAT0_cpu_l2_idle_aft_aicore_END        (2)
#define SOC_NPUCRG_PERI_STAT0_freq_dn_flag_aicore_START         (3)
#define SOC_NPUCRG_PERI_STAT0_freq_dn_flag_aicore_END           (3)
#define SOC_NPUCRG_PERI_STAT0_swdone_clk_npu_tcu_div_START      (4)
#define SOC_NPUCRG_PERI_STAT0_swdone_clk_npu_tcu_div_END        (4)
#define SOC_NPUCRG_PERI_STAT0_swdone_clk_ai_core0_div_START     (6)
#define SOC_NPUCRG_PERI_STAT0_swdone_clk_ai_core0_div_END       (6)
#define SOC_NPUCRG_PERI_STAT0_st_clk_npu_pcr_START              (7)
#define SOC_NPUCRG_PERI_STAT0_st_clk_npu_pcr_END                (7)
#define SOC_NPUCRG_PERI_STAT0_st_clk_ai_core_pcr_START          (8)
#define SOC_NPUCRG_PERI_STAT0_st_clk_ai_core_pcr_END            (8)
#define SOC_NPUCRG_PERI_STAT0_dfs_ack_aicore_START              (9)
#define SOC_NPUCRG_PERI_STAT0_dfs_ack_aicore_END                (9)
#define SOC_NPUCRG_PERI_STAT0_st_clk_npu_dpm0_START             (10)
#define SOC_NPUCRG_PERI_STAT0_st_clk_npu_dpm0_END               (10)
#define SOC_NPUCRG_PERI_STAT0_st_clk_ppll5_gt_START             (11)
#define SOC_NPUCRG_PERI_STAT0_st_clk_ppll5_gt_END               (11)
#define SOC_NPUCRG_PERI_STAT0_fcg_sscg_idle_aicore_START        (12)
#define SOC_NPUCRG_PERI_STAT0_fcg_sscg_idle_aicore_END          (12)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERI_CTRL0_UNION
 struct description   : PERI_CTRL0 Register structure definition
                        Address Offset:0x884 Initial:0x00000001 Width:32
 register description : 外设控制寄存器0。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0: 1;  /* bit[0]    : 时钟门控比bypass信号，默认bypass，1：bypass 0:不bypass */
        unsigned int  reserved_1: 1;  /* bit[1]    :  */
        unsigned int  reserved_2: 1;  /* bit[2]    :  */
        unsigned int  reserved_3: 1;  /* bit[3]    : reserved */
        unsigned int  reserved_4: 1;  /* bit[4]    : reserved */
        unsigned int  reserved_5: 1;  /* bit[5]    :  */
        unsigned int  reserved_6: 10; /* bit[6-15] : 保留。 */
        unsigned int  bitmasken : 16; /* bit[16-31]: clkdiv每个比特位的使能位：
                                                     只有当bitmasken对应的比特位为1'b1，clkdiv相应的比特位才起作用。bitmasken[0]就是clkdiv[0]的mask使能位。写1有效。 */
    } reg;
} SOC_NPUCRG_PERI_CTRL0_UNION;
#endif
#define SOC_NPUCRG_PERI_CTRL0_bitmasken_START  (16)
#define SOC_NPUCRG_PERI_CTRL0_bitmasken_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_IPCLKRST_BYPASS_UNION
 struct description   : IPCLKRST_BYPASS Register structure definition
                        Address Offset:0x890 Initial:0x00000000 Width:32
 register description : 外设IP防挂死功能byapss控制寄存器。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0                     : 1;  /* bit[0]    :  */
        unsigned int  reserved_1                     : 1;  /* bit[1]    :  */
        unsigned int  reserved_2                     : 1;  /* bit[2]    :  */
        unsigned int  reserved_3                     : 1;  /* bit[3]    :  */
        unsigned int  reserved_4                     : 1;  /* bit[4]    :  */
        unsigned int  reserved_5                     : 1;  /* bit[5]    :  */
        unsigned int  reserved_6                     : 1;  /* bit[6]    :  */
        unsigned int  reserved_7                     : 1;  /* bit[7]    :  */
        unsigned int  reserved_8                     : 1;  /* bit[8]    :  */
        unsigned int  ts_hts_adpt_clkrst_bypass      : 1;  /* bit[9]    :  */
        unsigned int  ts_ffap1_clkrst_bypass         : 1;  /* bit[10]   :  */
        unsigned int  ts_qic_bus_clkrst_bypass       : 1;  /* bit[11]   :  */
        unsigned int  ts_timer_clkrst_bypass         : 1;  /* bit[12]   :  */
        unsigned int  ts_dmmu_clkrst_bypass          : 1;  /* bit[13]   :  */
        unsigned int  ts_tbu_clkrst_bypass           : 1;  /* bit[14]   :  */
        unsigned int  ts_doorbell_clkrst_bypass      : 1;  /* bit[15]   :  */
        unsigned int  ts_hwts_clkrst_bypass          : 1;  /* bit[16]   :  */
        unsigned int  ts_apb_clkrst_bypass           : 1;  /* bit[17]   :  */
        unsigned int  ts_uart_clkrst_bypass          : 1;  /* bit[18]   :  */
        unsigned int  ts_irq_ns_clkrst_bypass        : 1;  /* bit[19]   :  */
        unsigned int  ts_irq_clkrst_bypass           : 1;  /* bit[20]   :  */
        unsigned int  ts_apb_83m_clkrst_bypass       : 1;  /* bit[21]   :  */
        unsigned int  aicore_easc1_cfg_clkrst_bypass : 1;  /* bit[22]   :  */
        unsigned int  aicore_easc0_cfg_clkrst_bypass : 1;  /* bit[23]   :  */
        unsigned int  aicore_dmmu_clkrst_bypass      : 1;  /* bit[24]   :  */
        unsigned int  aicore_smmu_clkrst_bypass      : 1;  /* bit[25]   :  */
        unsigned int  npu_tcu_cfg_clkrst_bypass      : 1;  /* bit[26]   :  */
        unsigned int  npu_pcr_clkrst_bypass          : 1;  /* bit[27]   :  */
        unsigned int  npu_dpm0_clkrst_bypass         : 1;  /* bit[28]   :  */
        unsigned int  fcg_aicore_clkrst_bypass       : 1;  /* bit[29]   :  */
        unsigned int  reserved_9                     : 2;  /* bit[30-31]: 保留。 */
    } reg;
} SOC_NPUCRG_IPCLKRST_BYPASS_UNION;
#endif
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_hts_adpt_clkrst_bypass_START       (9)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_hts_adpt_clkrst_bypass_END         (9)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_ffap1_clkrst_bypass_START          (10)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_ffap1_clkrst_bypass_END            (10)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_qic_bus_clkrst_bypass_START        (11)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_qic_bus_clkrst_bypass_END          (11)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_timer_clkrst_bypass_START          (12)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_timer_clkrst_bypass_END            (12)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_dmmu_clkrst_bypass_START           (13)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_dmmu_clkrst_bypass_END             (13)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_tbu_clkrst_bypass_START            (14)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_tbu_clkrst_bypass_END              (14)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_doorbell_clkrst_bypass_START       (15)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_doorbell_clkrst_bypass_END         (15)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_hwts_clkrst_bypass_START           (16)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_hwts_clkrst_bypass_END             (16)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_apb_clkrst_bypass_START            (17)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_apb_clkrst_bypass_END              (17)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_uart_clkrst_bypass_START           (18)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_uart_clkrst_bypass_END             (18)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_irq_ns_clkrst_bypass_START         (19)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_irq_ns_clkrst_bypass_END           (19)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_irq_clkrst_bypass_START            (20)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_irq_clkrst_bypass_END              (20)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_apb_83m_clkrst_bypass_START        (21)
#define SOC_NPUCRG_IPCLKRST_BYPASS_ts_apb_83m_clkrst_bypass_END          (21)
#define SOC_NPUCRG_IPCLKRST_BYPASS_aicore_easc1_cfg_clkrst_bypass_START  (22)
#define SOC_NPUCRG_IPCLKRST_BYPASS_aicore_easc1_cfg_clkrst_bypass_END    (22)
#define SOC_NPUCRG_IPCLKRST_BYPASS_aicore_easc0_cfg_clkrst_bypass_START  (23)
#define SOC_NPUCRG_IPCLKRST_BYPASS_aicore_easc0_cfg_clkrst_bypass_END    (23)
#define SOC_NPUCRG_IPCLKRST_BYPASS_aicore_dmmu_clkrst_bypass_START       (24)
#define SOC_NPUCRG_IPCLKRST_BYPASS_aicore_dmmu_clkrst_bypass_END         (24)
#define SOC_NPUCRG_IPCLKRST_BYPASS_aicore_smmu_clkrst_bypass_START       (25)
#define SOC_NPUCRG_IPCLKRST_BYPASS_aicore_smmu_clkrst_bypass_END         (25)
#define SOC_NPUCRG_IPCLKRST_BYPASS_npu_tcu_cfg_clkrst_bypass_START       (26)
#define SOC_NPUCRG_IPCLKRST_BYPASS_npu_tcu_cfg_clkrst_bypass_END         (26)
#define SOC_NPUCRG_IPCLKRST_BYPASS_npu_pcr_clkrst_bypass_START           (27)
#define SOC_NPUCRG_IPCLKRST_BYPASS_npu_pcr_clkrst_bypass_END             (27)
#define SOC_NPUCRG_IPCLKRST_BYPASS_npu_dpm0_clkrst_bypass_START          (28)
#define SOC_NPUCRG_IPCLKRST_BYPASS_npu_dpm0_clkrst_bypass_END            (28)
#define SOC_NPUCRG_IPCLKRST_BYPASS_fcg_aicore_clkrst_bypass_START        (29)
#define SOC_NPUCRG_IPCLKRST_BYPASS_fcg_aicore_clkrst_bypass_END          (29)


/*****************************************************************************
 struct               : SOC_NPUCRG_IPCLKRST_BYPASS1_UNION
 struct description   : IPCLKRST_BYPASS1 Register structure definition
                        Address Offset:0x894 Initial:0x00000000 Width:32
 register description : 外设IP防挂死功能byapss控制寄存器。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0: 1;  /* bit[0]    :  */
        unsigned int  reserved_1: 1;  /* bit[1]    :  */
        unsigned int  reserved_2: 1;  /* bit[2]    :  */
        unsigned int  reserved_3: 1;  /* bit[3]    :  */
        unsigned int  reserved_4: 1;  /* bit[4]    :  */
        unsigned int  reserved_5: 1;  /* bit[5]    :  */
        unsigned int  reserved_6: 1;  /* bit[6]    :  */
        unsigned int  reserved_7: 1;  /* bit[7]    :  */
        unsigned int  reserved_8: 1;  /* bit[8]    :  */
        unsigned int  reserved_9: 1;  /* bit[9]    :  */
        unsigned int  reserved_10: 22; /* bit[10-31]: 保留。 */
    } reg;
} SOC_NPUCRG_IPCLKRST_BYPASS1_UNION;
#endif


/*****************************************************************************
 struct               : SOC_NPUCRG_PERI_AUTODIV0_UNION
 struct description   : PERI_AUTODIV0 Register structure definition
                        Address Offset:0x8A0 Initial:0x00000000 Width:32
 register description : 外设自动降频控制寄存器0。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  npubus_cfg_npu2sysbus_cfg_bypass         : 1;  /* bit[0]    : 硬件自动降频功能bypass配置：
                                                                                    0：不bypass；
                                                                                    1：bypass。 */
        unsigned int  npubus_cfg_npubus_qcp_bypass             : 1;  /* bit[1]    : 硬件自动降频功能bypass配置：
                                                                                    0：不bypass；
                                                                                    1：bypass。 */
        unsigned int  npubus_cfg_npubus_cfg_bypass             : 1;  /* bit[2]    : 硬件自动降频功能bypass配置：
                                                                                    0：不bypass；
                                                                                    1：bypass。 */
        unsigned int  npubus_cfg_aicore1_cfg_bypass            : 1;  /* bit[3]    : 硬件自动降频功能bypass配置：
                                                                                    0：不bypass；
                                                                                    1：bypass。 */
        unsigned int  npubus_cfg_aicore0_cfg_bypass            : 1;  /* bit[4]    : 硬件自动降频功能bypass配置：
                                                                                    0：不bypass；
                                                                                    1：bypass。 */
        unsigned int  qice_ibqe_perf_idle_bypass               : 1;  /* bit[5]    : 硬件自动降频功能bypass配置：
                                                                                    0：不bypass；
                                                                                    1：bypass。 */
        unsigned int  npubus_qic_ddrc1_bypass                  : 1;  /* bit[6]    : 硬件自动降频功能bypass配置：
                                                                                    0：不bypass；
                                                                                    1：bypass。 */
        unsigned int  npubus_qic_ddrc0_bypass                  : 1;  /* bit[7]    : 硬件自动降频功能bypass配置：
                                                                                    0：不bypass；
                                                                                    1：bypass。 */
        unsigned int  qice_ibqe_bypass                         : 1;  /* bit[8]    : 硬件自动降频功能bypass配置：
                                                                                    0：不bypass；
                                                                                    1：bypass。 */
        unsigned int  npubus_qic_tcu_idle_bypass               : 1;  /* bit[9]    : 硬件自动降频功能bypass配置：
                                                                                    0：不bypass；
                                                                                    1：bypass。 */
        unsigned int  npubus_qic_tcu_mst_bypass                : 1;  /* bit[10]   : 硬件自动降频功能bypass配置：
                                                                                    0：不bypass；
                                                                                    1：bypass。 */
        unsigned int  npubus_qic_himinibus_ts_2to1_idle_bypass : 1;  /* bit[11]   : 硬件自动降频功能bypass配置：
                                                                                    0：不bypass；
                                                                                    1：bypass。 */
        unsigned int  npubus_qic_ts_slv2_bypass                : 1;  /* bit[12]   : 硬件自动降频功能bypass配置：
                                                                                    0：不bypass；
                                                                                    1：bypass。 */
        unsigned int  npubus_qic_ts_mst1_bypass                : 1;  /* bit[13]   : 硬件自动降频功能bypass配置：
                                                                                    0：不bypass；
                                                                                    1：bypass。 */
        unsigned int  npubus_qic_himinibus_aicore0_idle_bypass : 1;  /* bit[14]   : 硬件自动降频功能bypass配置：
                                                                                    0：不bypass；
                                                                                    1：bypass。 */
        unsigned int  npubus_qic_aicore0_mst_bypass            : 1;  /* bit[15]   : 硬件自动降频功能bypass配置：
                                                                                    0：不bypass；
                                                                                    1：bypass。 */
        unsigned int  reserved                                 : 16; /* bit[16-31]: 硬件自动降频功能bypass配置：
                                                                                    0：不bypass；
                                                                                    1：bypass。 */
    } reg;
} SOC_NPUCRG_PERI_AUTODIV0_UNION;
#endif
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_cfg_npu2sysbus_cfg_bypass_START          (0)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_cfg_npu2sysbus_cfg_bypass_END            (0)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_cfg_npubus_qcp_bypass_START              (1)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_cfg_npubus_qcp_bypass_END                (1)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_cfg_npubus_cfg_bypass_START              (2)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_cfg_npubus_cfg_bypass_END                (2)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_cfg_aicore1_cfg_bypass_START             (3)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_cfg_aicore1_cfg_bypass_END               (3)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_cfg_aicore0_cfg_bypass_START             (4)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_cfg_aicore0_cfg_bypass_END               (4)
#define SOC_NPUCRG_PERI_AUTODIV0_qice_ibqe_perf_idle_bypass_START                (5)
#define SOC_NPUCRG_PERI_AUTODIV0_qice_ibqe_perf_idle_bypass_END                  (5)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_qic_ddrc1_bypass_START                   (6)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_qic_ddrc1_bypass_END                     (6)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_qic_ddrc0_bypass_START                   (7)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_qic_ddrc0_bypass_END                     (7)
#define SOC_NPUCRG_PERI_AUTODIV0_qice_ibqe_bypass_START                          (8)
#define SOC_NPUCRG_PERI_AUTODIV0_qice_ibqe_bypass_END                            (8)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_qic_tcu_idle_bypass_START                (9)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_qic_tcu_idle_bypass_END                  (9)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_qic_tcu_mst_bypass_START                 (10)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_qic_tcu_mst_bypass_END                   (10)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_qic_himinibus_ts_2to1_idle_bypass_START  (11)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_qic_himinibus_ts_2to1_idle_bypass_END    (11)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_qic_ts_slv2_bypass_START                 (12)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_qic_ts_slv2_bypass_END                   (12)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_qic_ts_mst1_bypass_START                 (13)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_qic_ts_mst1_bypass_END                   (13)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_qic_himinibus_aicore0_idle_bypass_START  (14)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_qic_himinibus_aicore0_idle_bypass_END    (14)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_qic_aicore0_mst_bypass_START             (15)
#define SOC_NPUCRG_PERI_AUTODIV0_npubus_qic_aicore0_mst_bypass_END               (15)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERI_AUTODIV1_UNION
 struct description   : PERI_AUTODIV1 Register structure definition
                        Address Offset:0x8A4 Initial:0x03E783FF Width:32
 register description : 外设自动降频控制寄存器1。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  npubus_cfg_div_auto_reduce_bypass : 1;  /* bit[0]    : 硬件自动降频功能bypass配置：
                                                                             0：不bypass；
                                                                             1：bypass。 */
        unsigned int  npubus_cfg_auto_waitcfg_in        : 14; /* bit[1-14] : 硬件进入自动降频IDLE等待时钟周期配置 */
        unsigned int  npubus_cfg_auto_waitcfg_out       : 6;  /* bit[15-20]: 硬件退出自动降频IDLE等待时钟周期配置 */
        unsigned int  npubus_cfg_div_auto_cfg           : 6;  /* bit[21-26]: 硬件自动降频倍数配置
                                                                             6'h00:1；
                                                                             6'h01:2；
                                                                             …
                                                                             6'h3F:64； */
        unsigned int  reserved_0                        : 1;  /* bit[27]   : 保留。 */
        unsigned int  reserved_1                        : 4;  /* bit[28-31]: 保留。 */
    } reg;
} SOC_NPUCRG_PERI_AUTODIV1_UNION;
#endif
#define SOC_NPUCRG_PERI_AUTODIV1_npubus_cfg_div_auto_reduce_bypass_START  (0)
#define SOC_NPUCRG_PERI_AUTODIV1_npubus_cfg_div_auto_reduce_bypass_END    (0)
#define SOC_NPUCRG_PERI_AUTODIV1_npubus_cfg_auto_waitcfg_in_START         (1)
#define SOC_NPUCRG_PERI_AUTODIV1_npubus_cfg_auto_waitcfg_in_END           (14)
#define SOC_NPUCRG_PERI_AUTODIV1_npubus_cfg_auto_waitcfg_out_START        (15)
#define SOC_NPUCRG_PERI_AUTODIV1_npubus_cfg_auto_waitcfg_out_END          (20)
#define SOC_NPUCRG_PERI_AUTODIV1_npubus_cfg_div_auto_cfg_START            (21)
#define SOC_NPUCRG_PERI_AUTODIV1_npubus_cfg_div_auto_cfg_END              (26)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERI_AUTODIV2_UNION
 struct description   : PERI_AUTODIV2 Register structure definition
                        Address Offset:0x8A8 Initial:0x03E783FF Width:32
 register description : 外设自动降频控制寄存器2。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  npubus_div_auto_reduce_bypass : 1;  /* bit[0]    : 硬件自动降频功能bypass配置：
                                                                         0：不bypass；
                                                                         1：bypass。 */
        unsigned int  npubus_auto_waitcfg_in        : 14; /* bit[1-14] : 硬件进入自动降频IDLE等待时钟周期配置 */
        unsigned int  npubus_auto_waitcfg_out       : 6;  /* bit[15-20]: 硬件退出自动降频IDLE等待时钟周期配置 */
        unsigned int  npubus_div_auto_cfg           : 6;  /* bit[21-26]: 硬件自动降频倍数配置
                                                                         6'h00:1；
                                                                         6'h01:2；
                                                                         …
                                                                         6'h3F:64； */
        unsigned int  reserved_0                    : 1;  /* bit[27]   :  */
        unsigned int  reserved_1                    : 4;  /* bit[28-31]: 保留。 */
    } reg;
} SOC_NPUCRG_PERI_AUTODIV2_UNION;
#endif
#define SOC_NPUCRG_PERI_AUTODIV2_npubus_div_auto_reduce_bypass_START  (0)
#define SOC_NPUCRG_PERI_AUTODIV2_npubus_div_auto_reduce_bypass_END    (0)
#define SOC_NPUCRG_PERI_AUTODIV2_npubus_auto_waitcfg_in_START         (1)
#define SOC_NPUCRG_PERI_AUTODIV2_npubus_auto_waitcfg_in_END           (14)
#define SOC_NPUCRG_PERI_AUTODIV2_npubus_auto_waitcfg_out_START        (15)
#define SOC_NPUCRG_PERI_AUTODIV2_npubus_auto_waitcfg_out_END          (20)
#define SOC_NPUCRG_PERI_AUTODIV2_npubus_div_auto_cfg_START            (21)
#define SOC_NPUCRG_PERI_AUTODIV2_npubus_div_auto_cfg_END              (26)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERI_AUTODIV_INUSE_STAT_UNION
 struct description   : PERI_AUTODIV_INUSE_STAT Register structure definition
                        Address Offset:0x8AC Initial:0x00000000 Width:32
 register description : 自动降频状态寄存器
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  autodiv_npubus_stat         : 1;  /* bit[0]   : 自动降频状态回读，默认为0
                                                                      0:处于不降频；
                                                                      1：处于降频态。 */
        unsigned int  autodiv_npubus_cfg_stat     : 1;  /* bit[1]   : 自动降频状态回读，默认为0
                                                                      0:处于不降频；
                                                                      1：处于降频态。 */
        unsigned int  autodiv_npubus_aicore0_stat : 1;  /* bit[2]   : 自动降频状态回读，默认为0
                                                                      0:处于不降频；
                                                                      1：处于降频态。 */
        unsigned int  autodiv_npubus_tcu_stat     : 1;  /* bit[3]   : 自动降频状态回读，默认为0
                                                                      0:处于不降频；
                                                                      1：处于降频态。 */
        unsigned int  reserved_0                  : 1;  /* bit[4]   :  */
        unsigned int  autodiv_npubus_ts_cpu_stat  : 1;  /* bit[5]   : 自动降频状态回读，默认为0
                                                                      0:处于不降频；
                                                                      1：处于降频态。 */
        unsigned int  reserved_1                  : 26; /* bit[6-31]: 保留 */
    } reg;
} SOC_NPUCRG_PERI_AUTODIV_INUSE_STAT_UNION;
#endif
#define SOC_NPUCRG_PERI_AUTODIV_INUSE_STAT_autodiv_npubus_stat_START          (0)
#define SOC_NPUCRG_PERI_AUTODIV_INUSE_STAT_autodiv_npubus_stat_END            (0)
#define SOC_NPUCRG_PERI_AUTODIV_INUSE_STAT_autodiv_npubus_cfg_stat_START      (1)
#define SOC_NPUCRG_PERI_AUTODIV_INUSE_STAT_autodiv_npubus_cfg_stat_END        (1)
#define SOC_NPUCRG_PERI_AUTODIV_INUSE_STAT_autodiv_npubus_aicore0_stat_START  (2)
#define SOC_NPUCRG_PERI_AUTODIV_INUSE_STAT_autodiv_npubus_aicore0_stat_END    (2)
#define SOC_NPUCRG_PERI_AUTODIV_INUSE_STAT_autodiv_npubus_tcu_stat_START      (3)
#define SOC_NPUCRG_PERI_AUTODIV_INUSE_STAT_autodiv_npubus_tcu_stat_END        (3)
#define SOC_NPUCRG_PERI_AUTODIV_INUSE_STAT_autodiv_npubus_ts_cpu_stat_START   (5)
#define SOC_NPUCRG_PERI_AUTODIV_INUSE_STAT_autodiv_npubus_ts_cpu_stat_END     (5)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERI_AUTODIV3_UNION
 struct description   : PERI_AUTODIV3 Register structure definition
                        Address Offset:0x8B0 Initial:0x00000000 Width:32
 register description : 外设自动降频控制寄存器3。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  npubus_ts_cpu_qic_data_lite_idle_bypass         : 1;  /* bit[0]    : 硬件自动降频功能bypass配置：
                                                                                           0：不bypass；
                                                                                           1：bypass。 */
        unsigned int  npubus_ts_cpu_qic_tsqcp_idle_bypass             : 1;  /* bit[1]    : 硬件自动降频功能bypass配置：
                                                                                           0：不bypass；
                                                                                           1：bypass。 */
        unsigned int  npubus_ts_cpu_qic_rv_data_idle_bypass           : 1;  /* bit[2]    : 硬件自动降频功能bypass配置：
                                                                                           0：不bypass；
                                                                                           1：bypass。 */
        unsigned int  npubus_ts_cpu_qic_rv_cfg_idle_bypass            : 1;  /* bit[3]    : 硬件自动降频功能bypass配置：
                                                                                           0：不bypass；
                                                                                           1：bypass。 */
        unsigned int  npubus_ts_cpu_qic_mbus_idle_bypass              : 1;  /* bit[4]    : 硬件自动降频功能bypass配置：
                                                                                           0：不bypass；
                                                                                           1：bypass。 */
        unsigned int  npubus_ts_cpu_qic_hwts_idle_bypass              : 1;  /* bit[5]    : 硬件自动降频功能bypass配置：
                                                                                           0：不bypass；
                                                                                           1：bypass。 */
        unsigned int  aicore0_perf_idle_bypass                        : 1;  /* bit[6]    : 硬件自动降频功能bypass配置：
                                                                                           0：不bypass；
                                                                                           1：bypass。 */
        unsigned int  npubus_aicore0_autodiv_aic0_idle_bypass         : 1;  /* bit[7]    : 硬件自动降频功能bypass配置：
                                                                                           0：不bypass；
                                                                                           1：bypass。 */
        unsigned int  npubus_aicore_smmu_tbu_idle                     : 1;  /* bit[8]    : 硬件自动降频功能bypass配置：
                                                                                           0：不bypass；
                                                                                           1：bypass。 */
        unsigned int  npubus_aicore_qic_himinibus_aicore0_idle_bypass : 1;  /* bit[9]    : 硬件自动降频功能bypass配置：
                                                                                           0：不bypass；
                                                                                           1：bypass。 */
        unsigned int  npubus_aicore1_qic_tb_cfg_bypass                : 1;  /* bit[10]   : 硬件自动降频功能bypass配置：
                                                                                           0：不bypass；
                                                                                           1：bypass。 */
        unsigned int  npubus_aicore0_qic_tb_cfg_bypass                : 1;  /* bit[11]   : 硬件自动降频功能bypass配置：
                                                                                           0：不bypass；
                                                                                           1：bypass。 */
        unsigned int  npubus_aicore0_qic_aicore0_mst_bypass           : 1;  /* bit[12]   : 硬件自动降频功能bypass配置：
                                                                                           0：不bypass；
                                                                                           1：bypass。 */
        unsigned int  npubus_cfg_ts_cfg_slv1_bypass                   : 1;  /* bit[13]   : 硬件自动降频功能bypass配置：
                                                                                           0：不bypass；
                                                                                           1：bypass。 */
        unsigned int  npubus_cfg_ts_cfg_mst0_bypass                   : 1;  /* bit[14]   : 硬件自动降频功能bypass配置：
                                                                                           0：不bypass；
                                                                                           1：bypass。 */
        unsigned int  npubus_cfg_sys2npu_cfg_bypass                   : 1;  /* bit[15]   : 硬件自动降频功能bypass配置：
                                                                                           0：不bypass；
                                                                                           1：bypass。 */
        unsigned int  reserved                                        : 16; /* bit[16-31]: 硬件自动降频功能bypass配置：
                                                                                           0：不bypass；
                                                                                           1：bypass。 */
    } reg;
} SOC_NPUCRG_PERI_AUTODIV3_UNION;
#endif
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_ts_cpu_qic_data_lite_idle_bypass_START          (0)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_ts_cpu_qic_data_lite_idle_bypass_END            (0)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_ts_cpu_qic_tsqcp_idle_bypass_START              (1)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_ts_cpu_qic_tsqcp_idle_bypass_END                (1)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_ts_cpu_qic_rv_data_idle_bypass_START            (2)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_ts_cpu_qic_rv_data_idle_bypass_END              (2)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_ts_cpu_qic_rv_cfg_idle_bypass_START             (3)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_ts_cpu_qic_rv_cfg_idle_bypass_END               (3)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_ts_cpu_qic_mbus_idle_bypass_START               (4)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_ts_cpu_qic_mbus_idle_bypass_END                 (4)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_ts_cpu_qic_hwts_idle_bypass_START               (5)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_ts_cpu_qic_hwts_idle_bypass_END                 (5)
#define SOC_NPUCRG_PERI_AUTODIV3_aicore0_perf_idle_bypass_START                         (6)
#define SOC_NPUCRG_PERI_AUTODIV3_aicore0_perf_idle_bypass_END                           (6)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_aicore0_autodiv_aic0_idle_bypass_START          (7)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_aicore0_autodiv_aic0_idle_bypass_END            (7)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_aicore_smmu_tbu_idle_START                      (8)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_aicore_smmu_tbu_idle_END                        (8)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_aicore_qic_himinibus_aicore0_idle_bypass_START  (9)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_aicore_qic_himinibus_aicore0_idle_bypass_END    (9)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_aicore1_qic_tb_cfg_bypass_START                 (10)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_aicore1_qic_tb_cfg_bypass_END                   (10)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_aicore0_qic_tb_cfg_bypass_START                 (11)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_aicore0_qic_tb_cfg_bypass_END                   (11)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_aicore0_qic_aicore0_mst_bypass_START            (12)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_aicore0_qic_aicore0_mst_bypass_END              (12)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_cfg_ts_cfg_slv1_bypass_START                    (13)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_cfg_ts_cfg_slv1_bypass_END                      (13)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_cfg_ts_cfg_mst0_bypass_START                    (14)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_cfg_ts_cfg_mst0_bypass_END                      (14)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_cfg_sys2npu_cfg_bypass_START                    (15)
#define SOC_NPUCRG_PERI_AUTODIV3_npubus_cfg_sys2npu_cfg_bypass_END                      (15)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERI_AUTODIV5_UNION
 struct description   : PERI_AUTODIV5 Register structure definition
                        Address Offset:0x8B8 Initial:0x1BE783FF Width:32
 register description : 外设自动降频控制寄存器5。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  npubus_aicore0_div_auto_reduce_bypass_lpm3 : 1;  /* bit[0]    : 硬件自动降频功能bypass配置：
                                                                                      0：不bypass；
                                                                                      1：bypass。 */
        unsigned int  npubus_aicore0_auto_waitcfg_in             : 14; /* bit[1-14] : 硬件进入自动降频IDLE等待时钟周期配置 */
        unsigned int  npubus_aicore0_auto_waitcfg_out            : 6;  /* bit[15-20]: 硬件退出自动降频IDLE等待时钟周期配置 */
        unsigned int  npubus_aicore0_div_auto_cfg                : 6;  /* bit[21-26]: 硬件自动降频倍数配置
                                                                                      6'h00:1；
                                                                                      6'h01:2；
                                                                                      …
                                                                                      6'h3F:64； */
        unsigned int  npubus_aicore0_div_auto_reduce_bypass_acpu : 1;  /* bit[27]   : 硬件自动降频功能bypass配置：
                                                                                      0：不bypass；
                                                                                      1：bypass。 */
        unsigned int  npubus_aicore0_div_auto_reduce_bypass_mcpu : 1;  /* bit[28]   : 硬件自动降频功能bypass配置：
                                                                                      0：不bypass；
                                                                                      1：bypass。 */
        unsigned int  reserved                                   : 3;  /* bit[29-31]: 保留。 */
    } reg;
} SOC_NPUCRG_PERI_AUTODIV5_UNION;
#endif
#define SOC_NPUCRG_PERI_AUTODIV5_npubus_aicore0_div_auto_reduce_bypass_lpm3_START  (0)
#define SOC_NPUCRG_PERI_AUTODIV5_npubus_aicore0_div_auto_reduce_bypass_lpm3_END    (0)
#define SOC_NPUCRG_PERI_AUTODIV5_npubus_aicore0_auto_waitcfg_in_START              (1)
#define SOC_NPUCRG_PERI_AUTODIV5_npubus_aicore0_auto_waitcfg_in_END                (14)
#define SOC_NPUCRG_PERI_AUTODIV5_npubus_aicore0_auto_waitcfg_out_START             (15)
#define SOC_NPUCRG_PERI_AUTODIV5_npubus_aicore0_auto_waitcfg_out_END               (20)
#define SOC_NPUCRG_PERI_AUTODIV5_npubus_aicore0_div_auto_cfg_START                 (21)
#define SOC_NPUCRG_PERI_AUTODIV5_npubus_aicore0_div_auto_cfg_END                   (26)
#define SOC_NPUCRG_PERI_AUTODIV5_npubus_aicore0_div_auto_reduce_bypass_acpu_START  (27)
#define SOC_NPUCRG_PERI_AUTODIV5_npubus_aicore0_div_auto_reduce_bypass_acpu_END    (27)
#define SOC_NPUCRG_PERI_AUTODIV5_npubus_aicore0_div_auto_reduce_bypass_mcpu_START  (28)
#define SOC_NPUCRG_PERI_AUTODIV5_npubus_aicore0_div_auto_reduce_bypass_mcpu_END    (28)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERI_AUTODIV8_UNION
 struct description   : PERI_AUTODIV8 Register structure definition
                        Address Offset:0x8C4 Initial:0x03E783FF Width:32
 register description : 外设自动降频控制寄存器8。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  npubus_ts_cpu_div_auto_reduce_bypass : 1;  /* bit[0]    : 硬件自动降频功能bypass配置：
                                                                                0：不bypass；
                                                                                1：bypass。 */
        unsigned int  npubus_ts_cpu_auto_waitcfg_in        : 14; /* bit[1-14] : 硬件进入自动降频IDLE等待时钟周期配置 */
        unsigned int  npubus_ts_cpu_auto_waitcfg_out       : 6;  /* bit[15-20]: 硬件退出自动降频IDLE等待时钟周期配置 */
        unsigned int  npubus_ts_cpu_div_auto_cfg           : 6;  /* bit[21-26]: 硬件自动降频倍数配置
                                                                                6'h00:1；
                                                                                6'h01:2；
                                                                                …
                                                                                6'h3F:64； */
        unsigned int  reserved_0                           : 1;  /* bit[27]   : 硬件自动降频功能bypass配置：
                                                                                0：不bypass；
                                                                                1：bypass。 */
        unsigned int  reserved_1                           : 1;  /* bit[28]   : 硬件自动降频功能bypass配置：
                                                                                0：不bypass；
                                                                                1：bypass。 */
        unsigned int  reserved_2                           : 3;  /* bit[29-31]: 保留。 */
    } reg;
} SOC_NPUCRG_PERI_AUTODIV8_UNION;
#endif
#define SOC_NPUCRG_PERI_AUTODIV8_npubus_ts_cpu_div_auto_reduce_bypass_START  (0)
#define SOC_NPUCRG_PERI_AUTODIV8_npubus_ts_cpu_div_auto_reduce_bypass_END    (0)
#define SOC_NPUCRG_PERI_AUTODIV8_npubus_ts_cpu_auto_waitcfg_in_START         (1)
#define SOC_NPUCRG_PERI_AUTODIV8_npubus_ts_cpu_auto_waitcfg_in_END           (14)
#define SOC_NPUCRG_PERI_AUTODIV8_npubus_ts_cpu_auto_waitcfg_out_START        (15)
#define SOC_NPUCRG_PERI_AUTODIV8_npubus_ts_cpu_auto_waitcfg_out_END          (20)
#define SOC_NPUCRG_PERI_AUTODIV8_npubus_ts_cpu_div_auto_cfg_START            (21)
#define SOC_NPUCRG_PERI_AUTODIV8_npubus_ts_cpu_div_auto_cfg_END              (26)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERI_AUTODIV9_UNION
 struct description   : PERI_AUTODIV9 Register structure definition
                        Address Offset:0x8C8 Initial:0x00000000 Width:32
 register description : 外设自动降频控制寄存器9。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  npubus_cfg_sys2npubus_tb_bypass         : 1;  /* bit[0]    : 硬件自动降频功能bypass配置：
                                                                                   0：不bypass；
                                                                                   1：bypass。 */
        unsigned int  npubus_ts_cpu_autodiv_rv_idle_bypass    : 1;  /* bit[1]    : 硬件自动降频功能bypass配置：
                                                                                   0：不bypass；
                                                                                   1：bypass。 */
        unsigned int  npubus_aicore0_qic_ts_mst0_cfg_bypass   : 1;  /* bit[2]    : 硬件自动降频功能bypass配置：
                                                                                   0：不bypass；
                                                                                   1：bypass。 */
        unsigned int  npubus_aicore0_qic_sys2npu_cfg_bypass   : 1;  /* bit[3]    : 硬件自动降频功能bypass配置：
                                                                                   0：不bypass；
                                                                                   1：bypass。 */
        unsigned int  npubus_qic_ts_slv3_bypass               : 1;  /* bit[4]    : 硬件自动降频功能bypass配置：
                                                                                   0：不bypass；
                                                                                   1：bypass。 */
        unsigned int  tcu_perf_idle_bypass                    : 1;  /* bit[5]    : 硬件自动降频功能bypass配置：
                                                                                   0：不bypass；
                                                                                   1：bypass。 */
        unsigned int  npubus_tcu_aicore_tbu_idle_bypass       : 1;  /* bit[6]    : 硬件自动降频功能bypass配置：
                                                                                   0：不bypass；
                                                                                   1：bypass。 */
        unsigned int  npubus_tcu_ts_tbu_idle_bypass           : 1;  /* bit[7]    : 硬件自动降频功能bypass配置：
                                                                                   0：不bypass；
                                                                                   1：bypass。 */
        unsigned int  npu_tcu_idle_bypass                     : 1;  /* bit[8]    : 硬件自动降频功能bypass配置：
                                                                                   0：不bypass；
                                                                                   1：bypass。 */
        unsigned int  tscpu_perf_idle_bypass                  : 1;  /* bit[9]    : 硬件自动降频功能bypass配置：
                                                                                   0：不bypass；
                                                                                   1：bypass。 */
        unsigned int  npubus_ts_cpu_ts_himinibus_idle_bypass  : 1;  /* bit[10]   : 硬件自动降频功能bypass配置：
                                                                                   0：不bypass；
                                                                                   1：bypass。 */
        unsigned int  tscpu_tbu_idle_bypass                   : 1;  /* bit[11]   : 硬件自动降频功能bypass配置：
                                                                                   0：不bypass；
                                                                                   1：bypass。 */
        unsigned int  npubus_tcu_ts_hwts_idle_bypass          : 1;  /* bit[12]   : 硬件自动降频功能bypass配置：
                                                                                   0：不bypass；
                                                                                   1：bypass。 */
        unsigned int  npubus_ts_cpu_qic_tsbus_qcp_idle_bypass : 1;  /* bit[13]   : 硬件自动降频功能bypass配置：
                                                                                   0：不bypass；
                                                                                   1：bypass。 */
        unsigned int  npubus_ts_cpu_qic_ts2npu_idle_bypass    : 1;  /* bit[14]   : 硬件自动降频功能bypass配置：
                                                                                   0：不bypass；
                                                                                   1：bypass。 */
        unsigned int  npubus_ts_cpu_qic_data_tiny_idle_bypass : 1;  /* bit[15]   : 硬件自动降频功能bypass配置：
                                                                                   0：不bypass；
                                                                                   1：bypass。 */
        unsigned int  reserved                                : 16; /* bit[16-31]: 硬件自动降频功能bypass配置：
                                                                                   0：不bypass；
                                                                                   1：bypass。 */
    } reg;
} SOC_NPUCRG_PERI_AUTODIV9_UNION;
#endif
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_cfg_sys2npubus_tb_bypass_START          (0)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_cfg_sys2npubus_tb_bypass_END            (0)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_ts_cpu_autodiv_rv_idle_bypass_START     (1)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_ts_cpu_autodiv_rv_idle_bypass_END       (1)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_aicore0_qic_ts_mst0_cfg_bypass_START    (2)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_aicore0_qic_ts_mst0_cfg_bypass_END      (2)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_aicore0_qic_sys2npu_cfg_bypass_START    (3)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_aicore0_qic_sys2npu_cfg_bypass_END      (3)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_qic_ts_slv3_bypass_START                (4)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_qic_ts_slv3_bypass_END                  (4)
#define SOC_NPUCRG_PERI_AUTODIV9_tcu_perf_idle_bypass_START                     (5)
#define SOC_NPUCRG_PERI_AUTODIV9_tcu_perf_idle_bypass_END                       (5)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_tcu_aicore_tbu_idle_bypass_START        (6)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_tcu_aicore_tbu_idle_bypass_END          (6)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_tcu_ts_tbu_idle_bypass_START            (7)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_tcu_ts_tbu_idle_bypass_END              (7)
#define SOC_NPUCRG_PERI_AUTODIV9_npu_tcu_idle_bypass_START                      (8)
#define SOC_NPUCRG_PERI_AUTODIV9_npu_tcu_idle_bypass_END                        (8)
#define SOC_NPUCRG_PERI_AUTODIV9_tscpu_perf_idle_bypass_START                   (9)
#define SOC_NPUCRG_PERI_AUTODIV9_tscpu_perf_idle_bypass_END                     (9)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_ts_cpu_ts_himinibus_idle_bypass_START   (10)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_ts_cpu_ts_himinibus_idle_bypass_END     (10)
#define SOC_NPUCRG_PERI_AUTODIV9_tscpu_tbu_idle_bypass_START                    (11)
#define SOC_NPUCRG_PERI_AUTODIV9_tscpu_tbu_idle_bypass_END                      (11)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_tcu_ts_hwts_idle_bypass_START           (12)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_tcu_ts_hwts_idle_bypass_END             (12)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_ts_cpu_qic_tsbus_qcp_idle_bypass_START  (13)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_ts_cpu_qic_tsbus_qcp_idle_bypass_END    (13)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_ts_cpu_qic_ts2npu_idle_bypass_START     (14)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_ts_cpu_qic_ts2npu_idle_bypass_END       (14)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_ts_cpu_qic_data_tiny_idle_bypass_START  (15)
#define SOC_NPUCRG_PERI_AUTODIV9_npubus_ts_cpu_qic_data_tiny_idle_bypass_END    (15)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERI_AUTODIV11_UNION
 struct description   : PERI_AUTODIV11 Register structure definition
                        Address Offset:0x8D0 Initial:0x03E783FF Width:32
 register description : 外设自动降频控制寄存器11。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  npubus_npu_tcu_div_auto_reduce_bypass : 1;  /* bit[0]    : 硬件自动降频功能bypass配置：
                                                                                 0：不bypass；
                                                                                 1：bypass。 */
        unsigned int  npubus_npu_tcu_auto_waitcfg_in        : 14; /* bit[1-14] : 硬件进入自动降频IDLE等待时钟周期配置 */
        unsigned int  npubus_npu_tcu_auto_waitcfg_out       : 6;  /* bit[15-20]: 硬件退出自动降频IDLE等待时钟周期配置 */
        unsigned int  npubus_npu_tcu_div_auto_cfg           : 6;  /* bit[21-26]: 硬件自动降频倍数配置
                                                                                 6'h00:1；
                                                                                 6'h01:2；
                                                                                 …
                                                                                 6'h3F:64； */
        unsigned int  reserved_0                            : 1;  /* bit[27]   : 硬件自动降频功能bypass配置：
                                                                                 0：不bypass；
                                                                                 1：bypass。 */
        unsigned int  reserved_1                            : 1;  /* bit[28]   : 硬件自动降频功能bypass配置：
                                                                                 0：不bypass；
                                                                                 1：bypass。 */
        unsigned int  reserved_2                            : 3;  /* bit[29-31]: 保留。 */
    } reg;
} SOC_NPUCRG_PERI_AUTODIV11_UNION;
#endif
#define SOC_NPUCRG_PERI_AUTODIV11_npubus_npu_tcu_div_auto_reduce_bypass_START  (0)
#define SOC_NPUCRG_PERI_AUTODIV11_npubus_npu_tcu_div_auto_reduce_bypass_END    (0)
#define SOC_NPUCRG_PERI_AUTODIV11_npubus_npu_tcu_auto_waitcfg_in_START         (1)
#define SOC_NPUCRG_PERI_AUTODIV11_npubus_npu_tcu_auto_waitcfg_in_END           (14)
#define SOC_NPUCRG_PERI_AUTODIV11_npubus_npu_tcu_auto_waitcfg_out_START        (15)
#define SOC_NPUCRG_PERI_AUTODIV11_npubus_npu_tcu_auto_waitcfg_out_END          (20)
#define SOC_NPUCRG_PERI_AUTODIV11_npubus_npu_tcu_div_auto_cfg_START            (21)
#define SOC_NPUCRG_PERI_AUTODIV11_npubus_npu_tcu_div_auto_cfg_END              (26)


/*****************************************************************************
 struct               : SOC_NPUCRG_PERI_AUTODIV12_UNION
 struct description   : PERI_AUTODIV12 Register structure definition
                        Address Offset:0x8D4 Initial:0x00000000 Width:32
 register description : 外设自动降频控制寄存器12。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  npubus_qic_ts_mst2_bypass             : 1;  /* bit[0] :  */
        unsigned int  npubus_qic_ts_mst4_bypass             : 1;  /* bit[1] :  */
        unsigned int  npubus_perf_idle_tscpu_bypass         : 1;  /* bit[2] :  */
        unsigned int  npubus_perf_idle_tcu_bypass           : 1;  /* bit[3] :  */
        unsigned int  npubus_perf_idle_aicore_m1_bypass     : 1;  /* bit[4] :  */
        unsigned int  npubus_perf_idle_aicore_m0_bypass     : 1;  /* bit[5] :  */
        unsigned int  npubus_aicore0_cc_npubus_cfg_bypass   : 1;  /* bit[6] :  */
        unsigned int  npubus_aicore_qic_tb_cfg_bypass       : 1;  /* bit[7] :  */
        unsigned int  npubus_cfg_ts_cfg_mst3_bypass         : 1;  /* bit[8] :  */
        unsigned int  npubus_cfg_ts_cfg_mst1_bypass         : 1;  /* bit[9] :  */
        unsigned int  npubus_cfg_ts_cfg_mst4_bypass         : 1;  /* bit[10]:  */
        unsigned int  npubus_ts_cpu_sys2npu_idle_bypass     : 1;  /* bit[11]:  */
        unsigned int  npubus_ts_cpu_cc_npubus_cfg_bypass    : 1;  /* bit[12]:  */
        unsigned int  npubus_ts_cpu_ts_qic_mst0_idle_bypass : 1;  /* bit[13]:  */
        unsigned int  npubus_ts_cpu_npu_cfg_idle_bypass     : 1;  /* bit[14]:  */
        unsigned int  npubus_tcu_sys_npu_cfg_idle_bypass    : 1;  /* bit[15]:  */
        unsigned int  npubus_tcu_cc_npu_cfg_idle_bypass     : 1;  /* bit[16]:  */
        unsigned int  npubus_tcu_ts_cpu_qic_idle_bypass     : 1;  /* bit[17]:  */
        unsigned int  npubus_tcu_qic_npu_cfg_idle_bypass    : 1;  /* bit[18]:  */
        unsigned int  npubus_tcu_qic_mst_idle_bypass        : 1;  /* bit[19]:  */
        unsigned int  reserved_0                            : 1;  /* bit[20]:  */
        unsigned int  reserved_1                            : 1;  /* bit[21]:  */
        unsigned int  reserved_2                            : 1;  /* bit[22]:  */
        unsigned int  reserved_3                            : 1;  /* bit[23]:  */
        unsigned int  reserved_4                            : 1;  /* bit[24]:  */
        unsigned int  reserved_5                            : 1;  /* bit[25]:  */
        unsigned int  reserved_6                            : 1;  /* bit[26]:  */
        unsigned int  reserved_7                            : 1;  /* bit[27]:  */
        unsigned int  reserved_8                            : 1;  /* bit[28]:  */
        unsigned int  reserved_9                            : 1;  /* bit[29]:  */
        unsigned int  reserved_10                           : 1;  /* bit[30]:  */
        unsigned int  reserved_11                           : 1;  /* bit[31]:  */
    } reg;
} SOC_NPUCRG_PERI_AUTODIV12_UNION;
#endif
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_qic_ts_mst2_bypass_START              (0)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_qic_ts_mst2_bypass_END                (0)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_qic_ts_mst4_bypass_START              (1)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_qic_ts_mst4_bypass_END                (1)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_perf_idle_tscpu_bypass_START          (2)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_perf_idle_tscpu_bypass_END            (2)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_perf_idle_tcu_bypass_START            (3)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_perf_idle_tcu_bypass_END              (3)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_perf_idle_aicore_m1_bypass_START      (4)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_perf_idle_aicore_m1_bypass_END        (4)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_perf_idle_aicore_m0_bypass_START      (5)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_perf_idle_aicore_m0_bypass_END        (5)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_aicore0_cc_npubus_cfg_bypass_START    (6)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_aicore0_cc_npubus_cfg_bypass_END      (6)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_aicore_qic_tb_cfg_bypass_START        (7)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_aicore_qic_tb_cfg_bypass_END          (7)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_cfg_ts_cfg_mst3_bypass_START          (8)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_cfg_ts_cfg_mst3_bypass_END            (8)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_cfg_ts_cfg_mst1_bypass_START          (9)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_cfg_ts_cfg_mst1_bypass_END            (9)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_cfg_ts_cfg_mst4_bypass_START          (10)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_cfg_ts_cfg_mst4_bypass_END            (10)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_ts_cpu_sys2npu_idle_bypass_START      (11)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_ts_cpu_sys2npu_idle_bypass_END        (11)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_ts_cpu_cc_npubus_cfg_bypass_START     (12)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_ts_cpu_cc_npubus_cfg_bypass_END       (12)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_ts_cpu_ts_qic_mst0_idle_bypass_START  (13)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_ts_cpu_ts_qic_mst0_idle_bypass_END    (13)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_ts_cpu_npu_cfg_idle_bypass_START      (14)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_ts_cpu_npu_cfg_idle_bypass_END        (14)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_tcu_sys_npu_cfg_idle_bypass_START     (15)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_tcu_sys_npu_cfg_idle_bypass_END       (15)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_tcu_cc_npu_cfg_idle_bypass_START      (16)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_tcu_cc_npu_cfg_idle_bypass_END        (16)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_tcu_ts_cpu_qic_idle_bypass_START      (17)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_tcu_ts_cpu_qic_idle_bypass_END        (17)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_tcu_qic_npu_cfg_idle_bypass_START     (18)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_tcu_qic_npu_cfg_idle_bypass_END       (18)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_tcu_qic_mst_idle_bypass_START         (19)
#define SOC_NPUCRG_PERI_AUTODIV12_npubus_tcu_qic_mst_idle_bypass_END           (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCGCTRL0_UNION
 struct description   : FCGCTRL0 Register structure definition
                        Address Offset:0x998 Initial:0x00903E02 Width:32
 register description : FCG控制寄存器0
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_en_aicore         : 1;  /* bit[0]    : PowerDown控制。
                                                                 0：关闭；
                                                                 1：使能。 */
        unsigned int  fcg_bp_aicore         : 1;  /* bit[1]    : Bypass控制。
                                                                 0：正常工作；
                                                                 1：Bypass。 */
        unsigned int  fdcs_fast_mode_aicore : 1;  /* bit[2]    : 快速调频模式 */
        unsigned int  reserved_0            : 5;  /* bit[3-7]  :  */
        unsigned int  fcg_fbdiv_aicore      : 12; /* bit[8-19] : 反馈时钟整数分频器。 */
        unsigned int  reserved_1            : 3;  /* bit[20-22]:  */
        unsigned int  reserved_2            : 3;  /* bit[23-25]:  */
        unsigned int  fcg_lock_aicore       : 1;  /* bit[26-26]:  */
        unsigned int  reserved_3            : 5;  /* bit[27-31]: 保留。 */
    } reg;
} SOC_NPUCRG_FCGCTRL0_UNION;
#endif
#define SOC_NPUCRG_FCGCTRL0_fcg_en_aicore_START          (0)
#define SOC_NPUCRG_FCGCTRL0_fcg_en_aicore_END            (0)
#define SOC_NPUCRG_FCGCTRL0_fcg_bp_aicore_START          (1)
#define SOC_NPUCRG_FCGCTRL0_fcg_bp_aicore_END            (1)
#define SOC_NPUCRG_FCGCTRL0_fdcs_fast_mode_aicore_START  (2)
#define SOC_NPUCRG_FCGCTRL0_fdcs_fast_mode_aicore_END    (2)
#define SOC_NPUCRG_FCGCTRL0_fcg_fbdiv_aicore_START       (8)
#define SOC_NPUCRG_FCGCTRL0_fcg_fbdiv_aicore_END         (19)
#define SOC_NPUCRG_FCGCTRL0_fcg_lock_aicore_START        (26)
#define SOC_NPUCRG_FCGCTRL0_fcg_lock_aicore_END          (26)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCGCTRL1_UNION
 struct description   : FCGCTRL1 Register structure definition
                        Address Offset:0x99C Initial:0x06F80000 Width:32
 register description : FCG控制寄存器1
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_frac_aicore    : 24; /* bit[0-23] : 反馈时钟分数分频器。 */
        unsigned int  reserved_0         : 1;  /* bit[24-24]:  */
        unsigned int  fcg_cfg_vld_aicore : 1;  /* bit[25-25]: PPLL5配置有效标志。
                                                              0：配置无效；
                                                              1：配置有效。 */
        unsigned int  gt_clk_fcg_aicore  : 1;  /* bit[26-26]: 门控信号。
                                                              0：输出时钟门控；
                                                              1：输出时钟不门控。（等待PLL稳定后才能配置该bit）。 */
        unsigned int  reserved_1         : 5;  /* bit[27-31]: 保留。 */
    } reg;
} SOC_NPUCRG_FCGCTRL1_UNION;
#endif
#define SOC_NPUCRG_FCGCTRL1_fcg_frac_aicore_START     (0)
#define SOC_NPUCRG_FCGCTRL1_fcg_frac_aicore_END       (23)
#define SOC_NPUCRG_FCGCTRL1_fcg_cfg_vld_aicore_START  (25)
#define SOC_NPUCRG_FCGCTRL1_fcg_cfg_vld_aicore_END    (25)
#define SOC_NPUCRG_FCGCTRL1_gt_clk_fcg_aicore_START   (26)
#define SOC_NPUCRG_FCGCTRL1_gt_clk_fcg_aicore_END     (26)


/*****************************************************************************
 struct               : SOC_NPUCRG_PLL_VOTE_STAT_UNION
 struct description   : PLL_VOTE_STAT Register structure definition
                        Address Offset:0xA0C Initial:0x0000001B Width:32
 register description : PLL投票状态回读寄存器。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_gt_stat_aicore : 1;  /* bit[0]   :  */
        unsigned int  fcg_bypass_aicore  : 1;  /* bit[1]   :  */
        unsigned int  fcg_en_stat_aicore : 1;  /* bit[2]   :  */
        unsigned int  reserved_0         : 1;  /* bit[3]   :  */
        unsigned int  reserved_1         : 1;  /* bit[4]   :  */
        unsigned int  reserved_2         : 1;  /* bit[5]   :  */
        unsigned int  reserved_3         : 26; /* bit[6-31]: 保留。 */
    } reg;
} SOC_NPUCRG_PLL_VOTE_STAT_UNION;
#endif
#define SOC_NPUCRG_PLL_VOTE_STAT_fcg_gt_stat_aicore_START  (0)
#define SOC_NPUCRG_PLL_VOTE_STAT_fcg_gt_stat_aicore_END    (0)
#define SOC_NPUCRG_PLL_VOTE_STAT_fcg_bypass_aicore_START   (1)
#define SOC_NPUCRG_PLL_VOTE_STAT_fcg_bypass_aicore_END     (1)
#define SOC_NPUCRG_PLL_VOTE_STAT_fcg_en_stat_aicore_START  (2)
#define SOC_NPUCRG_PLL_VOTE_STAT_fcg_en_stat_aicore_END    (2)


/*****************************************************************************
 struct               : SOC_NPUCRG_PLL_EN_VOTE_CTRL_UNION
 struct description   : PLL_EN_VOTE_CTRL Register structure definition
                        Address Offset:0xA10 Initial:0x00000000 Width:32
 register description : PLL使能投票寄存器。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_en_vote_aicore : 5;  /* bit[0-4]  :  */
        unsigned int  reserved_0         : 5;  /* bit[5-9]  :  */
        unsigned int  reserved_1         : 5;  /* bit[10-14]:  */
        unsigned int  reserved_2         : 1;  /* bit[15]   :  */
        unsigned int  bitmasken          : 16; /* bit[16-31]: pll_en_vote_ctrl1每个比特位的使能位：
                                                              只有当bitmasken对应的比特位为1'b1，pll_en_vote_ctrl1相应的比特位才起作用。bitmasken[0]就是peri_fnpll_ctrl[0]的mask使能位。写1有效。 */
    } reg;
} SOC_NPUCRG_PLL_EN_VOTE_CTRL_UNION;
#endif
#define SOC_NPUCRG_PLL_EN_VOTE_CTRL_fcg_en_vote_aicore_START  (0)
#define SOC_NPUCRG_PLL_EN_VOTE_CTRL_fcg_en_vote_aicore_END    (4)
#define SOC_NPUCRG_PLL_EN_VOTE_CTRL_bitmasken_START           (16)
#define SOC_NPUCRG_PLL_EN_VOTE_CTRL_bitmasken_END             (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_PLL_GT_VOTE_CTRL_UNION
 struct description   : PLL_GT_VOTE_CTRL Register structure definition
                        Address Offset:0xA14 Initial:0x000003FF Width:32
 register description : PLL使能投票寄存器。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_gt_vote_aicore : 5;  /* bit[0-4]  :  */
        unsigned int  reserved_0         : 5;  /* bit[5-9]  :  */
        unsigned int  reserved_1         : 5;  /* bit[10-14]:  */
        unsigned int  reserved_2         : 1;  /* bit[15]   :  */
        unsigned int  bitmasken          : 16; /* bit[16-31]: pll_gt_vote_ctrl1每个比特位的使能位：
                                                              只有当bitmasken对应的比特位为1'b1，pll_gt_vote_ctrl1相应的比特位才起作用。bitmasken[0]就是peri_fnpll_ctrl[0]的mask使能位。写1有效。 */
    } reg;
} SOC_NPUCRG_PLL_GT_VOTE_CTRL_UNION;
#endif
#define SOC_NPUCRG_PLL_GT_VOTE_CTRL_fcg_gt_vote_aicore_START  (0)
#define SOC_NPUCRG_PLL_GT_VOTE_CTRL_fcg_gt_vote_aicore_END    (4)
#define SOC_NPUCRG_PLL_GT_VOTE_CTRL_bitmasken_START           (16)
#define SOC_NPUCRG_PLL_GT_VOTE_CTRL_bitmasken_END             (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_PLL_BYPASS_VOTE_CTRL_UNION
 struct description   : PLL_BYPASS_VOTE_CTRL Register structure definition
                        Address Offset:0xA18 Initial:0x000003FF Width:32
 register description : PLL使能投票寄存器。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_bypass_vote_aicore : 5;  /* bit[0-4]  :  */
        unsigned int  reserved_0             : 5;  /* bit[5-9]  :  */
        unsigned int  reserved_1             : 5;  /* bit[10-14]:  */
        unsigned int  reserved_2             : 1;  /* bit[15]   :  */
        unsigned int  bitmasken              : 16; /* bit[16-31]: pll_bypass_vote_ctrl1每个比特位的使能位：
                                                                  只有当bitmasken对应的比特位为1'b1，pll_bypass_vote_ctrl1相应的比特位才起作用。bitmasken[0]就是peri_fnpll_ctrl[0]的mask使能位。写1有效。 */
    } reg;
} SOC_NPUCRG_PLL_BYPASS_VOTE_CTRL_UNION;
#endif
#define SOC_NPUCRG_PLL_BYPASS_VOTE_CTRL_fcg_bypass_vote_aicore_START  (0)
#define SOC_NPUCRG_PLL_BYPASS_VOTE_CTRL_fcg_bypass_vote_aicore_END    (4)
#define SOC_NPUCRG_PLL_BYPASS_VOTE_CTRL_bitmasken_START               (16)
#define SOC_NPUCRG_PLL_BYPASS_VOTE_CTRL_bitmasken_END                 (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_UNION
 struct description   : FCG_FREQ_CTRL_AICORE Register structure definition
                        Address Offset:0xB00 Initial:0x28000000 Width:32
 register description : FCG FREQ CTRL控制配置寄存器
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  pcr_trig_vdm_en           : 1;  /* bit[0]    : PCR控制FCG降频使能：
                                                                     1'b1：使能；
                                                                     1'b0：不使能 */
        unsigned int  cpu_wfx_bypass            : 4;  /* bit[1-4]  : CPU WFX主动防御的bypass,每个bit独立控制，每个bit定义如下。
                                                                     1'b1:bypass;1'b0:使能。 */
        unsigned int  l2_idle_div_mod           : 1;  /* bit[5]    : l2 idle自动降频分频模式。
                                                                     0:4分频；01:2分频； */
        unsigned int  freq_dn_mst_sel           : 1;  /* bit[6]    : fcg_freq_down_en使能FCG降频通路mst0，mst1选择：
                                                                     0：mst0通路，1：mst1通路 */
        unsigned int  cfg_cnt_cpu_wake_quit     : 16; /* bit[7-22] : 主动防御退出超时；计数周期为Core工作时钟。 */
        unsigned int  cpu_wake_up_mode          : 2;  /* bit[23-24]: CPU WFI/WFE主动防御模式。
                                                                     2'b00:一个或一个以上退出WFI/WFE,进入主动防御;
                                                                     2'b01:两个或两个以上退出WFI/WFE,进入主动防御;
                                                                     2'b10:三个或三个以上退出WFI/WFE,进入主动防御;
                                                                     2'b11:四个同时退出WFI/WFE,进入主动防御。 */
        unsigned int  cpu_l2_idle_switch_bypass : 1;  /* bit[25]   : CPU 退出L2主动防御功能bypass。
                                                                     1'b1:bypass;
                                                                     1'b0:使能。 */
        unsigned int  cpu_l2_idle_gt_en         : 1;  /* bit[26]   : CPU 进入L2 IDLE后自动降频功能使能信号。
                                                                     1'b0:不使能;
                                                                     1'b1:使能，进入L2 IDLE后，主频根据自动降频模式进行分频。 */
        unsigned int  vbat_drop_icg_en          : 1;  /* bit[27]   : VBAT/OC/OT/HOT等降频防御选择扣钟信号：
                                                                     1'b0:不使能
                                                                     1'b1:使能扣钟降频 */
        unsigned int  vbat_drop_fcg_en          : 1;  /* bit[28]   : VBAT/OC/OT/HOT等降频防御选择FCG信号：
                                                                     1'b0:不使能
                                                                     1'b1:使能FCG */
        unsigned int  coreidle_bypass           : 1;  /* bit[29]   : 是否bypass内置coreidle自动门控功能
                                                                     0：使能；1：bypass */
        unsigned int  pcr_fs_icg_en             : 1;  /* bit[30]   : PCR选择ICG做50%空中降频：
                                                                     0：不使能；1：使能 */
        unsigned int  pcr_fs_fcg_en             : 1;  /* bit[31]   : PCR选择FCG做50%降频：
                                                                     0：不使能；1：使能 */
    } reg;
} SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_pcr_trig_vdm_en_START            (0)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_pcr_trig_vdm_en_END              (0)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_cpu_wfx_bypass_START             (1)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_cpu_wfx_bypass_END               (4)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_l2_idle_div_mod_START            (5)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_l2_idle_div_mod_END              (5)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_freq_dn_mst_sel_START            (6)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_freq_dn_mst_sel_END              (6)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_cfg_cnt_cpu_wake_quit_START      (7)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_cfg_cnt_cpu_wake_quit_END        (22)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_cpu_wake_up_mode_START           (23)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_cpu_wake_up_mode_END             (24)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_cpu_l2_idle_switch_bypass_START  (25)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_cpu_l2_idle_switch_bypass_END    (25)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_cpu_l2_idle_gt_en_START          (26)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_cpu_l2_idle_gt_en_END            (26)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_vbat_drop_icg_en_START           (27)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_vbat_drop_icg_en_END             (27)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_vbat_drop_fcg_en_START           (28)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_vbat_drop_fcg_en_END             (28)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_coreidle_bypass_START            (29)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_coreidle_bypass_END              (29)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_pcr_fs_icg_en_START              (30)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_pcr_fs_icg_en_END                (30)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_pcr_fs_fcg_en_START              (31)
#define SOC_NPUCRG_FCG_FREQ_CTRL_AICORE_pcr_fs_fcg_en_END                (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG_RSV0_UNION
 struct description   : FCG_CFG_RSV0 Register structure definition
                        Address Offset:0xB10 Initial:0x00000000 Width:32
 register description : FCG RSV控制寄存器0
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg_rsv_aicore : 16; /* bit[0-15] : FCG CFG RSV AICORE */
        unsigned int  bitmasken          : 16; /* bit[16-31]: clkdiv每个比特位的使能位：
                                                              只有当bitmasken对应的比特位为1'b1，clkdiv相应的比特位才起作用。bitmasken[0]就是clkdiv[0]的mask使能位。写1有效。 */
    } reg;
} SOC_NPUCRG_FCG_CFG_RSV0_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG_RSV0_fcg_cfg_rsv_aicore_START  (0)
#define SOC_NPUCRG_FCG_CFG_RSV0_fcg_cfg_rsv_aicore_END    (15)
#define SOC_NPUCRG_FCG_CFG_RSV0_bitmasken_START           (16)
#define SOC_NPUCRG_FCG_CFG_RSV0_bitmasken_END             (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_STAT0_UNION
 struct description   : FCG_STAT0 Register structure definition
                        Address Offset:0xB14 Initial:0x00000000 Width:32
 register description : FCG STAT寄存器0
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_stat_aicore : 16; /* bit[0-15] : FCG STAT RSV AICORE */
        unsigned int  reserved_0      : 8;  /* bit[16-23]:  */
        unsigned int  reserved_1      : 8;  /* bit[24-31]: 保留 */
    } reg;
} SOC_NPUCRG_FCG_STAT0_UNION;
#endif
#define SOC_NPUCRG_FCG_STAT0_fcg_stat_aicore_START  (0)
#define SOC_NPUCRG_FCG_STAT0_fcg_stat_aicore_END    (15)


/*****************************************************************************
 struct               : SOC_NPUCRG_SSC_FCG_CFG_AICORE_UNION
 struct description   : SSC_FCG_CFG_AICORE Register structure definition
                        Address Offset:0xB20 Initial:0x00000000 Width:32
 register description : FCG SSC控制寄存器
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  sscg_enable   : 1;  /* bit[0]    : SSCG模块使能，高有效。
                                                         0：关闭；1：正常工作。 */
        unsigned int  sscg_mode     : 1;  /* bit[1]    : SSCG模块展频模式，静态配置。
                                                         0：中心展频；1：向下展频。 */
        unsigned int  sscg_rate     : 4;  /* bit[2-5]  : SSCG模块展频速度；展频工作时钟的频率，静态配置。
                                                         freq=(CLKSSCG / (RATE + 1 ))。 */
        unsigned int  sscg_depth    : 3;  /* bit[6-8]  : SSCG模块调制深度(%)，静态配置。
                                                         3'b000 = 0.049%；3'b001 = 0.098%；
                                                         3'b010 = 0.195%；3'b011 = 0.391%；
                                                         3'b100 = 0.781%；3'b101 = 1.563%；
                                                         3'b110 = 3.125%；3'b111 = 6.250%。 */
        unsigned int  sscg_fast_dis : 1;  /* bit[9]    : SSCG模块快速退出功能使能，静态配置。
                                                         0：不使能快速退出（推荐）
                                                         1：使能快速退出 */
        unsigned int  reserved      : 6;  /* bit[10-15]:  */
        unsigned int  bitmasken     : 16; /* bit[16-31]: 只有当bitmasken对应的比特位为1'b1，相应的比特位才起作用。bitmasken[0]就是bit[0]的mask使能位。写1有效。 */
    } reg;
} SOC_NPUCRG_SSC_FCG_CFG_AICORE_UNION;
#endif
#define SOC_NPUCRG_SSC_FCG_CFG_AICORE_sscg_enable_START    (0)
#define SOC_NPUCRG_SSC_FCG_CFG_AICORE_sscg_enable_END      (0)
#define SOC_NPUCRG_SSC_FCG_CFG_AICORE_sscg_mode_START      (1)
#define SOC_NPUCRG_SSC_FCG_CFG_AICORE_sscg_mode_END        (1)
#define SOC_NPUCRG_SSC_FCG_CFG_AICORE_sscg_rate_START      (2)
#define SOC_NPUCRG_SSC_FCG_CFG_AICORE_sscg_rate_END        (5)
#define SOC_NPUCRG_SSC_FCG_CFG_AICORE_sscg_depth_START     (6)
#define SOC_NPUCRG_SSC_FCG_CFG_AICORE_sscg_depth_END       (8)
#define SOC_NPUCRG_SSC_FCG_CFG_AICORE_sscg_fast_dis_START  (9)
#define SOC_NPUCRG_SSC_FCG_CFG_AICORE_sscg_fast_dis_END    (9)
#define SOC_NPUCRG_SSC_FCG_CFG_AICORE_bitmasken_START      (16)
#define SOC_NPUCRG_SSC_FCG_CFG_AICORE_bitmasken_END        (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_PIM_CTRL0_UNION
 struct description   : PIM_CTRL0 Register structure definition
                        Address Offset:0xB50 Initial:0x00000000 Width:32
 register description : PIM控制配置寄存器
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  pim_drop_en_aicore    : 1;  /* bit[0]    : aicore跌落检测使能：
                                                                 0：关闭；1：使能 */
        unsigned int  reserved_0            : 1;  /* bit[1]    :  */
        unsigned int  reserved_1            : 1;  /* bit[2]    :  */
        unsigned int  reserved_2            : 1;  /* bit[3]    :  */
        unsigned int  pim_ost_en_aicore     : 1;  /* bit[4]    : aicore过冲检测使能：
                                                                 0：关闭；1：使能 */
        unsigned int  reserved_3            : 1;  /* bit[5]    :  */
        unsigned int  reserved_4            : 1;  /* bit[6]    :  */
        unsigned int  reserved_5            : 1;  /* bit[7]    :  */
        unsigned int  pim_peaklow_en_aicore : 1;  /* bit[8]    : aicore peaklow检测使能：
                                                                 0：关闭；1：使能 */
        unsigned int  reserved_6            : 1;  /* bit[9]    :  */
        unsigned int  reserved_7            : 1;  /* bit[10]   :  */
        unsigned int  reserved_8            : 1;  /* bit[11]   :  */
        unsigned int  pim_debug_aicore      : 1;  /* bit[12]   : aicore DEBUG使能：
                                                                 0：关闭；1：使能 */
        unsigned int  reserved_9            : 1;  /* bit[13]   :  */
        unsigned int  reserved_10           : 1;  /* bit[14]   :  */
        unsigned int  reserved_11           : 1;  /* bit[15]   :  */
        unsigned int  bitmasken             : 16; /* bit[16-31]: 写mask bit，分别mask bit[15；0]，只有当mask bit[x+16]为1时，bit[x]的写才有效， */
    } reg;
} SOC_NPUCRG_PIM_CTRL0_UNION;
#endif
#define SOC_NPUCRG_PIM_CTRL0_pim_drop_en_aicore_START     (0)
#define SOC_NPUCRG_PIM_CTRL0_pim_drop_en_aicore_END       (0)
#define SOC_NPUCRG_PIM_CTRL0_pim_ost_en_aicore_START      (4)
#define SOC_NPUCRG_PIM_CTRL0_pim_ost_en_aicore_END        (4)
#define SOC_NPUCRG_PIM_CTRL0_pim_peaklow_en_aicore_START  (8)
#define SOC_NPUCRG_PIM_CTRL0_pim_peaklow_en_aicore_END    (8)
#define SOC_NPUCRG_PIM_CTRL0_pim_debug_aicore_START       (12)
#define SOC_NPUCRG_PIM_CTRL0_pim_debug_aicore_END         (12)
#define SOC_NPUCRG_PIM_CTRL0_bitmasken_START              (16)
#define SOC_NPUCRG_PIM_CTRL0_bitmasken_END                (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_PIM_CFG0_AICORE_UNION
 struct description   : PIM_CFG0_AICORE Register structure definition
                        Address Offset:0xB54 Initial:0x00000000 Width:32
 register description : PIM配置寄存器
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0: 1;  /* bit[0]    :  */
        unsigned int  reserved_1: 2;  /* bit[1-2]  :  */
        unsigned int  reserved_2: 1;  /* bit[3]    :  */
        unsigned int  reserved_3: 1;  /* bit[4]    :  */
        unsigned int  reserved_4: 1;  /* bit[5]    :  */
        unsigned int  reserved_5: 1;  /* bit[6]    :  */
        unsigned int  reserved_6: 1;  /* bit[7]    :  */
        unsigned int  reserved_7: 1;  /* bit[8]    :  */
        unsigned int  reserved_8: 1;  /* bit[9]    :  */
        unsigned int  reserved_9: 1;  /* bit[10]   :  */
        unsigned int  reserved_10: 1;  /* bit[11]   :  */
        unsigned int  reserved_11: 1;  /* bit[12]   :  */
        unsigned int  reserved_12: 1;  /* bit[13]   :  */
        unsigned int  reserved_13: 1;  /* bit[14]   :  */
        unsigned int  reserved_14: 1;  /* bit[15]   :  */
        unsigned int  reserved_15: 16; /* bit[16-31]: 保留 */
    } reg;
} SOC_NPUCRG_PIM_CFG0_AICORE_UNION;
#endif


/*****************************************************************************
 struct               : SOC_NPUCRG_PIM_CFG1_AICORE_UNION
 struct description   : PIM_CFG1_AICORE Register structure definition
                        Address Offset:0xB58 Initial:0x00000000 Width:32
 register description : PIM配置寄存器
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0: 1;  /* bit[0]    :  */
        unsigned int  reserved_1: 2;  /* bit[1-2]  :  */
        unsigned int  reserved_2: 1;  /* bit[3]    :  */
        unsigned int  reserved_3: 1;  /* bit[4]    :  */
        unsigned int  reserved_4: 1;  /* bit[5]    :  */
        unsigned int  reserved_5: 1;  /* bit[6]    :  */
        unsigned int  reserved_6: 1;  /* bit[7]    :  */
        unsigned int  reserved_7: 1;  /* bit[8]    :  */
        unsigned int  reserved_8: 1;  /* bit[9]    :  */
        unsigned int  reserved_9: 1;  /* bit[10]   :  */
        unsigned int  reserved_10: 1;  /* bit[11]   :  */
        unsigned int  reserved_11: 1;  /* bit[12]   :  */
        unsigned int  reserved_12: 1;  /* bit[13]   :  */
        unsigned int  reserved_13: 1;  /* bit[14]   :  */
        unsigned int  reserved_14: 1;  /* bit[15]   :  */
        unsigned int  reserved_15: 16; /* bit[16-31]: 保留 */
    } reg;
} SOC_NPUCRG_PIM_CFG1_AICORE_UNION;
#endif


/*****************************************************************************
 struct               : SOC_NPUCRG_PIM_CFG2_AICORE_UNION
 struct description   : PIM_CFG2_AICORE Register structure definition
                        Address Offset:0xB5C Initial:0x00000000 Width:32
 register description : PIM配置寄存器
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0: 1;  /* bit[0]    :  */
        unsigned int  reserved_1: 2;  /* bit[1-2]  :  */
        unsigned int  reserved_2: 1;  /* bit[3]    :  */
        unsigned int  reserved_3: 1;  /* bit[4]    :  */
        unsigned int  reserved_4: 1;  /* bit[5]    :  */
        unsigned int  reserved_5: 1;  /* bit[6]    :  */
        unsigned int  reserved_6: 1;  /* bit[7]    :  */
        unsigned int  reserved_7: 1;  /* bit[8]    :  */
        unsigned int  reserved_8: 1;  /* bit[9]    :  */
        unsigned int  reserved_9: 1;  /* bit[10]   :  */
        unsigned int  reserved_10: 1;  /* bit[11]   :  */
        unsigned int  reserved_11: 1;  /* bit[12]   :  */
        unsigned int  reserved_12: 1;  /* bit[13]   :  */
        unsigned int  reserved_13: 1;  /* bit[14]   :  */
        unsigned int  reserved_14: 1;  /* bit[15]   :  */
        unsigned int  reserved_15: 16; /* bit[16-31]: 保留 */
    } reg;
} SOC_NPUCRG_PIM_CFG2_AICORE_UNION;
#endif


/*****************************************************************************
 struct               : SOC_NPUCRG_PIM_CFG3_AICORE_UNION
 struct description   : PIM_CFG3_AICORE Register structure definition
                        Address Offset:0xB60 Initial:0x00000000 Width:32
 register description : PIM配置寄存器
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0: 1;  /* bit[0]    :  */
        unsigned int  reserved_1: 2;  /* bit[1-2]  :  */
        unsigned int  reserved_2: 1;  /* bit[3]    :  */
        unsigned int  reserved_3: 1;  /* bit[4]    :  */
        unsigned int  reserved_4: 1;  /* bit[5]    :  */
        unsigned int  reserved_5: 1;  /* bit[6]    :  */
        unsigned int  reserved_6: 1;  /* bit[7]    :  */
        unsigned int  reserved_7: 1;  /* bit[8]    :  */
        unsigned int  reserved_8: 1;  /* bit[9]    :  */
        unsigned int  reserved_9: 1;  /* bit[10]   :  */
        unsigned int  reserved_10: 1;  /* bit[11]   :  */
        unsigned int  reserved_11: 1;  /* bit[12]   :  */
        unsigned int  reserved_12: 1;  /* bit[13]   :  */
        unsigned int  reserved_13: 1;  /* bit[14]   :  */
        unsigned int  reserved_14: 1;  /* bit[15]   :  */
        unsigned int  reserved_15: 16; /* bit[16-31]: 保留 */
    } reg;
} SOC_NPUCRG_PIM_CFG3_AICORE_UNION;
#endif


/*****************************************************************************
 struct               : SOC_NPUCRG_PIM_STAT0_UNION
 struct description   : PIM_STAT0 Register structure definition
                        Address Offset:0xB6C Initial:0x00000000 Width:32
 register description : PIM状态回读
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  pim_peaklow_code      : 16; /* bit[0-15] :  */
        unsigned int  pim_peaklow_ready     : 1;  /* bit[16]   :  */
        unsigned int  reserved              : 12; /* bit[17-28]:  */
        unsigned int  pim_flag_ready_aicore : 1;  /* bit[29]   :  */
        unsigned int  pim_flag_l_aicore     : 1;  /* bit[30]   :  */
        unsigned int  pim_flag_h_aicore     : 1;  /* bit[31]   :  */
    } reg;
} SOC_NPUCRG_PIM_STAT0_UNION;
#endif
#define SOC_NPUCRG_PIM_STAT0_pim_peaklow_code_START       (0)
#define SOC_NPUCRG_PIM_STAT0_pim_peaklow_code_END         (15)
#define SOC_NPUCRG_PIM_STAT0_pim_peaklow_ready_START      (16)
#define SOC_NPUCRG_PIM_STAT0_pim_peaklow_ready_END        (16)
#define SOC_NPUCRG_PIM_STAT0_pim_flag_ready_aicore_START  (29)
#define SOC_NPUCRG_PIM_STAT0_pim_flag_ready_aicore_END    (29)
#define SOC_NPUCRG_PIM_STAT0_pim_flag_l_aicore_START      (30)
#define SOC_NPUCRG_PIM_STAT0_pim_flag_l_aicore_END        (30)
#define SOC_NPUCRG_PIM_STAT0_pim_flag_h_aicore_START      (31)
#define SOC_NPUCRG_PIM_STAT0_pim_flag_h_aicore_END        (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_CFG0_NPU_UNION
 struct description   : MON_CFG0_NPU Register structure definition
                        Address Offset:0xC00 Initial:0x00000000 Width:32
 register description : FDCS MON配置寄存器0
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  cnt_timer_en    : 1;  /* bit[0]   : 性能损失统计功能的时间计数器使能（软件模式）：
                                                          1'b1:使能
                                                          1'b0:关闭 */
        unsigned int  accu_fd_en      : 1;  /* bit[1]   : 性能损失统计功能的性能计数器使能：
                                                          1'b1:使能
                                                          1'b0:关闭 */
        unsigned int  peaklow_en      : 1;  /* bit[2]   : 电压分布统计功能使能：
                                                          1'b1:使能
                                                          1'b0:关闭 */
        unsigned int  clear_all_en    : 1;  /* bit[3]   : 是否暂停并清零所有计数器：
                                                          1'b1:是
                                                          1'b0:不是 */
        unsigned int  cnt_timer_hd_en : 1;  /* bit[4]   : 定时计数器使能（硬件模式）：
                                                          1'b1:使能
                                                          1'b0:关闭 */
        unsigned int  reserved_0      : 1;  /* bit[5]   :  */
        unsigned int  reserved_1      : 26; /* bit[6-31]:  */
    } reg;
} SOC_NPUCRG_MON_CFG0_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_CFG0_NPU_cnt_timer_en_START     (0)
#define SOC_NPUCRG_MON_CFG0_NPU_cnt_timer_en_END       (0)
#define SOC_NPUCRG_MON_CFG0_NPU_accu_fd_en_START       (1)
#define SOC_NPUCRG_MON_CFG0_NPU_accu_fd_en_END         (1)
#define SOC_NPUCRG_MON_CFG0_NPU_peaklow_en_START       (2)
#define SOC_NPUCRG_MON_CFG0_NPU_peaklow_en_END         (2)
#define SOC_NPUCRG_MON_CFG0_NPU_clear_all_en_START     (3)
#define SOC_NPUCRG_MON_CFG0_NPU_clear_all_en_END       (3)
#define SOC_NPUCRG_MON_CFG0_NPU_cnt_timer_hd_en_START  (4)
#define SOC_NPUCRG_MON_CFG0_NPU_cnt_timer_hd_en_END    (4)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_CFG1_NPU_UNION
 struct description   : MON_CFG1_NPU Register structure definition
                        Address Offset:0xC04 Initial:0x00000000 Width:32
 register description : FDCS MON配置寄存器1
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  read_lock : 1;  /* bit[0]   : 每次写1都会刷新数值至apb */
        unsigned int  reserved  : 31; /* bit[1-31]:  */
    } reg;
} SOC_NPUCRG_MON_CFG1_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_CFG1_NPU_read_lock_START  (0)
#define SOC_NPUCRG_MON_CFG1_NPU_read_lock_END    (0)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_CFG2_NPU_UNION
 struct description   : MON_CFG2_NPU Register structure definition
                        Address Offset:0xC08 Initial:0x00000000 Width:32
 register description : FDCS MON配置寄存器2
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin_peaklow_en : 23; /* bit[0-22] : 是否使能对应序号的电压统计计数器（必须从LSB开始连续使能，使能N个，会使能N+1个计数器）（静态配置）:
                                                          对应bit为1:使能
                                                          对应bit为0:关闭 */
        unsigned int  reserved       : 9;  /* bit[23-31]:  */
    } reg;
} SOC_NPUCRG_MON_CFG2_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_CFG2_NPU_bin_peaklow_en_START  (0)
#define SOC_NPUCRG_MON_CFG2_NPU_bin_peaklow_en_END    (22)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_CFG3_NPU_UNION
 struct description   : MON_CFG3_NPU Register structure definition
                        Address Offset:0xC0C Initial:0x00000000 Width:32
 register description : FDCS MON配置寄存器3
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  vth0_peaklow : 16; /* bit[0-15] : 对应序号的电压统计计数器的上限码字,只计数当前PIM的peaklow值小于对应码字；需要配置与bin_peaklow_en高电平的对应计数器的码字；8bit中只有低7bit有效；静态配置 */
        unsigned int  vth1_peaklow : 16; /* bit[16-31]:  */
    } reg;
} SOC_NPUCRG_MON_CFG3_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_CFG3_NPU_vth0_peaklow_START  (0)
#define SOC_NPUCRG_MON_CFG3_NPU_vth0_peaklow_END    (15)
#define SOC_NPUCRG_MON_CFG3_NPU_vth1_peaklow_START  (16)
#define SOC_NPUCRG_MON_CFG3_NPU_vth1_peaklow_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_CFG4_NPU_UNION
 struct description   : MON_CFG4_NPU Register structure definition
                        Address Offset:0xC10 Initial:0x00000000 Width:32
 register description : FDCS MON配置寄存器4
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  vth2_peaklow : 16; /* bit[0-15] : 对应序号的电压统计计数器的上限码字,只计数当前PIM的peaklow值小于对应码字；需要配置与bin_peaklow_en高电平的对应计数器的码字；8bit中只有低7bit有效；静态配置 */
        unsigned int  vth3_peaklow : 16; /* bit[16-31]:  */
    } reg;
} SOC_NPUCRG_MON_CFG4_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_CFG4_NPU_vth2_peaklow_START  (0)
#define SOC_NPUCRG_MON_CFG4_NPU_vth2_peaklow_END    (15)
#define SOC_NPUCRG_MON_CFG4_NPU_vth3_peaklow_START  (16)
#define SOC_NPUCRG_MON_CFG4_NPU_vth3_peaklow_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_CFG5_NPU_UNION
 struct description   : MON_CFG5_NPU Register structure definition
                        Address Offset:0xC14 Initial:0x00000000 Width:32
 register description : FDCS MON配置寄存器5
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  vth4_peaklow : 16; /* bit[0-15] : 对应序号的电压统计计数器的上限码字,只计数当前PIM的peaklow值小于对应码字；需要配置与bin_peaklow_en高电平的对应计数器的码字；8bit中只有低7bit有效；静态配置 */
        unsigned int  vth5_peaklow : 16; /* bit[16-31]:  */
    } reg;
} SOC_NPUCRG_MON_CFG5_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_CFG5_NPU_vth4_peaklow_START  (0)
#define SOC_NPUCRG_MON_CFG5_NPU_vth4_peaklow_END    (15)
#define SOC_NPUCRG_MON_CFG5_NPU_vth5_peaklow_START  (16)
#define SOC_NPUCRG_MON_CFG5_NPU_vth5_peaklow_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_CFG6_NPU_UNION
 struct description   : MON_CFG6_NPU Register structure definition
                        Address Offset:0xC18 Initial:0x00000000 Width:32
 register description : FDCS MON配置寄存器6
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  vth6_peaklow : 16; /* bit[0-15] : 对应序号的电压统计计数器的上限码字,只计数当前PIM的peaklow值小于对应码字；需要配置与bin_peaklow_en高电平的对应计数器的码字；8bit中只有低7bit有效；静态配置 */
        unsigned int  vth7_peaklow : 16; /* bit[16-31]:  */
    } reg;
} SOC_NPUCRG_MON_CFG6_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_CFG6_NPU_vth6_peaklow_START  (0)
#define SOC_NPUCRG_MON_CFG6_NPU_vth6_peaklow_END    (15)
#define SOC_NPUCRG_MON_CFG6_NPU_vth7_peaklow_START  (16)
#define SOC_NPUCRG_MON_CFG6_NPU_vth7_peaklow_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_CFG7_NPU_UNION
 struct description   : MON_CFG7_NPU Register structure definition
                        Address Offset:0xC1C Initial:0x00000000 Width:32
 register description : FDCS MON配置寄存器7
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  vth8_peaklow : 16; /* bit[0-15] : 对应序号的电压统计计数器的上限码字,只计数当前PIM的peaklow值小于对应码字；需要配置与bin_peaklow_en高电平的对应计数器的码字；8bit中只有低7bit有效；静态配置 */
        unsigned int  vth9_peaklow : 16; /* bit[16-31]:  */
    } reg;
} SOC_NPUCRG_MON_CFG7_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_CFG7_NPU_vth8_peaklow_START  (0)
#define SOC_NPUCRG_MON_CFG7_NPU_vth8_peaklow_END    (15)
#define SOC_NPUCRG_MON_CFG7_NPU_vth9_peaklow_START  (16)
#define SOC_NPUCRG_MON_CFG7_NPU_vth9_peaklow_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_CFG8_NPU_UNION
 struct description   : MON_CFG8_NPU Register structure definition
                        Address Offset:0xC20 Initial:0x00000000 Width:32
 register description : FDCS MON配置寄存器8
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  vth10_peaklow : 16; /* bit[0-15] : 对应序号的电压统计计数器的上限码字,只计数当前PIM的peaklow值小于对应码字；需要配置与bin_peaklow_en高电平的对应计数器的码字；8bit中只有低7bit有效；静态配置 */
        unsigned int  vth11_peaklow : 16; /* bit[16-31]:  */
    } reg;
} SOC_NPUCRG_MON_CFG8_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_CFG8_NPU_vth10_peaklow_START  (0)
#define SOC_NPUCRG_MON_CFG8_NPU_vth10_peaklow_END    (15)
#define SOC_NPUCRG_MON_CFG8_NPU_vth11_peaklow_START  (16)
#define SOC_NPUCRG_MON_CFG8_NPU_vth11_peaklow_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_CFG9_NPU_UNION
 struct description   : MON_CFG9_NPU Register structure definition
                        Address Offset:0xC24 Initial:0x00000000 Width:32
 register description : FDCS MON配置寄存器9
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  vth12_peaklow : 16; /* bit[0-15] : 对应序号的电压统计计数器的上限码字,只计数当前PIM的peaklow值小于对应码字；需要配置与bin_peaklow_en高电平的对应计数器的码字；8bit中只有低7bit有效；静态配置 */
        unsigned int  vth13_peaklow : 16; /* bit[16-31]:  */
    } reg;
} SOC_NPUCRG_MON_CFG9_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_CFG9_NPU_vth12_peaklow_START  (0)
#define SOC_NPUCRG_MON_CFG9_NPU_vth12_peaklow_END    (15)
#define SOC_NPUCRG_MON_CFG9_NPU_vth13_peaklow_START  (16)
#define SOC_NPUCRG_MON_CFG9_NPU_vth13_peaklow_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_CFG10_NPU_UNION
 struct description   : MON_CFG10_NPU Register structure definition
                        Address Offset:0xC28 Initial:0x00000000 Width:32
 register description : FDCS MON配置寄存器10
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  vth14_peaklow : 16; /* bit[0-15] : 对应序号的电压统计计数器的上限码字,只计数当前PIM的peaklow值小于对应码字；需要配置与bin_peaklow_en高电平的对应计数器的码字；8bit中只有低7bit有效；静态配置 */
        unsigned int  vth15_peaklow : 16; /* bit[16-31]:  */
    } reg;
} SOC_NPUCRG_MON_CFG10_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_CFG10_NPU_vth14_peaklow_START  (0)
#define SOC_NPUCRG_MON_CFG10_NPU_vth14_peaklow_END    (15)
#define SOC_NPUCRG_MON_CFG10_NPU_vth15_peaklow_START  (16)
#define SOC_NPUCRG_MON_CFG10_NPU_vth15_peaklow_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_CFG11_NPU_UNION
 struct description   : MON_CFG11_NPU Register structure definition
                        Address Offset:0xC2C Initial:0x00000000 Width:32
 register description : FDCS MON配置寄存器11
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  vth16_peaklow : 16; /* bit[0-15] : 对应序号的电压统计计数器的上限码字,只计数当前PIM的peaklow值小于对应码字；需要配置与bin_peaklow_en高电平的对应计数器的码字；8bit中只有低7bit有效；静态配置 */
        unsigned int  vth17_peaklow : 16; /* bit[16-31]:  */
    } reg;
} SOC_NPUCRG_MON_CFG11_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_CFG11_NPU_vth16_peaklow_START  (0)
#define SOC_NPUCRG_MON_CFG11_NPU_vth16_peaklow_END    (15)
#define SOC_NPUCRG_MON_CFG11_NPU_vth17_peaklow_START  (16)
#define SOC_NPUCRG_MON_CFG11_NPU_vth17_peaklow_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_CFG12_NPU_UNION
 struct description   : MON_CFG12_NPU Register structure definition
                        Address Offset:0xC30 Initial:0x00000000 Width:32
 register description : FDCS MON配置寄存器12
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  vth18_peaklow : 16; /* bit[0-15] : 对应序号的电压统计计数器的上限码字,只计数当前PIM的peaklow值小于对应码字；需要配置与bin_peaklow_en高电平的对应计数器的码字；8bit中只有低7bit有效；静态配置 */
        unsigned int  vth19_peaklow : 16; /* bit[16-31]:  */
    } reg;
} SOC_NPUCRG_MON_CFG12_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_CFG12_NPU_vth18_peaklow_START  (0)
#define SOC_NPUCRG_MON_CFG12_NPU_vth18_peaklow_END    (15)
#define SOC_NPUCRG_MON_CFG12_NPU_vth19_peaklow_START  (16)
#define SOC_NPUCRG_MON_CFG12_NPU_vth19_peaklow_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_CFG13_NPU_UNION
 struct description   : MON_CFG13_NPU Register structure definition
                        Address Offset:0xC34 Initial:0x00000000 Width:32
 register description : FDCS MON配置寄存器13
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  vth20_peaklow : 16; /* bit[0-15] : 对应序号的电压统计计数器的上限码字,只计数当前PIM的peaklow值小于对应码字；需要配置与bin_peaklow_en高电平的对应计数器的码字；8bit中只有低7bit有效；静态配置 */
        unsigned int  vth21_peaklow : 16; /* bit[16-31]:  */
    } reg;
} SOC_NPUCRG_MON_CFG13_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_CFG13_NPU_vth20_peaklow_START  (0)
#define SOC_NPUCRG_MON_CFG13_NPU_vth20_peaklow_END    (15)
#define SOC_NPUCRG_MON_CFG13_NPU_vth21_peaklow_START  (16)
#define SOC_NPUCRG_MON_CFG13_NPU_vth21_peaklow_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_CFG14_NPU_UNION
 struct description   : MON_CFG14_NPU Register structure definition
                        Address Offset:0xC38 Initial:0x00000000 Width:32
 register description : FDCS MON配置寄存器14
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  vth22_peaklow : 16; /* bit[0-15] : 对应序号的电压统计计数器的上限码字,只计数当前PIM的peaklow值小于对应码字；需要配置与bin_peaklow_en高电平的对应计数器的码字；8bit中只有低7bit有效；静态配置 */
        unsigned int  reserved      : 16; /* bit[16-31]:  */
    } reg;
} SOC_NPUCRG_MON_CFG14_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_CFG14_NPU_vth22_peaklow_START  (0)
#define SOC_NPUCRG_MON_CFG14_NPU_vth22_peaklow_END    (15)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_CFG15_NPU_UNION
 struct description   : MON_CFG15_NPU Register structure definition
                        Address Offset:0xC3C Initial:0x00000000 Width:32
 register description : FDCS MON配置寄存器15
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  cnt_timer_hd_th : 22; /* bit[0-21] : 硬件模式下计数阈值（静态配置），Time = cnt_timer_hd_th*时钟周期 */
        unsigned int  reserved        : 8;  /* bit[22-29]:  */
        unsigned int  read_lock_mode  : 1;  /* bit[30]   : 模式选择（静态配置）：
                                                           1'b0:软件模式
                                                           1'b1:硬件模式 */
        unsigned int  sel_peaklow_vth : 1;  /* bit[31]   : pim_peaklow防御阈值输入源选择（静态配置）：
                                                           1'b1:复用pim控制寄存器的阈值
                                                           1'b0:使用mon_cfg中的阈值(推荐) */
    } reg;
} SOC_NPUCRG_MON_CFG15_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_CFG15_NPU_cnt_timer_hd_th_START  (0)
#define SOC_NPUCRG_MON_CFG15_NPU_cnt_timer_hd_th_END    (21)
#define SOC_NPUCRG_MON_CFG15_NPU_read_lock_mode_START   (30)
#define SOC_NPUCRG_MON_CFG15_NPU_read_lock_mode_END     (30)
#define SOC_NPUCRG_MON_CFG15_NPU_sel_peaklow_vth_START  (31)
#define SOC_NPUCRG_MON_CFG15_NPU_sel_peaklow_vth_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_CFG16_NPU_UNION
 struct description   : MON_CFG16_NPU Register structure definition
                        Address Offset:0xC40 Initial:0x00000000 Width:32
 register description : FDCS MON配置寄存器16
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  pim_peaklow_vth : 16; /* bit[0-15] : mon_cfg中的电压阈值(静态配置) */
        unsigned int  reserved        : 16; /* bit[16-31]:  */
    } reg;
} SOC_NPUCRG_MON_CFG16_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_CFG16_NPU_pim_peaklow_vth_START  (0)
#define SOC_NPUCRG_MON_CFG16_NPU_pim_peaklow_vth_END    (15)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT0_NPU_UNION
 struct description   : MON_STAT0_NPU Register structure definition
                        Address Offset:0xC44 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器0
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  cnt_timer : 22; /* bit[0-21] : 性能损失时间窗口计数器回读值 */
        unsigned int  reserved_0: 6;  /* bit[22-27]:  */
        unsigned int  reserved_1: 4;  /* bit[28-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT0_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT0_NPU_cnt_timer_START  (0)
#define SOC_NPUCRG_MON_STAT0_NPU_cnt_timer_END    (21)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT1_NPU_UNION
 struct description   : MON_STAT1_NPU Register structure definition
                        Address Offset:0xC48 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器1
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  accu_fd  : 25; /* bit[0-24] : 性能损失累计计数器回读值 */
        unsigned int  reserved_0: 3;  /* bit[25-27]:  */
        unsigned int  reserved_1: 4;  /* bit[28-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT1_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT1_NPU_accu_fd_START   (0)
#define SOC_NPUCRG_MON_STAT1_NPU_accu_fd_END     (24)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT2_NPU_UNION
 struct description   : MON_STAT2_NPU Register structure definition
                        Address Offset:0xC4C Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器2
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin0_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved     : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT2_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT2_NPU_bin0_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT2_NPU_bin0_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT3_NPU_UNION
 struct description   : MON_STAT3_NPU Register structure definition
                        Address Offset:0xC50 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器3
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin1_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved     : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT3_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT3_NPU_bin1_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT3_NPU_bin1_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT4_NPU_UNION
 struct description   : MON_STAT4_NPU Register structure definition
                        Address Offset:0xC54 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器4
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin2_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved     : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT4_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT4_NPU_bin2_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT4_NPU_bin2_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT5_NPU_UNION
 struct description   : MON_STAT5_NPU Register structure definition
                        Address Offset:0xC58 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器5
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin3_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved     : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT5_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT5_NPU_bin3_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT5_NPU_bin3_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT6_NPU_UNION
 struct description   : MON_STAT6_NPU Register structure definition
                        Address Offset:0xC5C Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器6
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin4_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved     : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT6_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT6_NPU_bin4_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT6_NPU_bin4_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT7_NPU_UNION
 struct description   : MON_STAT7_NPU Register structure definition
                        Address Offset:0xC60 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器7
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin5_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved     : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT7_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT7_NPU_bin5_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT7_NPU_bin5_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT8_NPU_UNION
 struct description   : MON_STAT8_NPU Register structure definition
                        Address Offset:0xC64 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器8
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin6_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved     : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT8_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT8_NPU_bin6_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT8_NPU_bin6_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT9_NPU_UNION
 struct description   : MON_STAT9_NPU Register structure definition
                        Address Offset:0xC68 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器9
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin7_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved     : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT9_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT9_NPU_bin7_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT9_NPU_bin7_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT10_NPU_UNION
 struct description   : MON_STAT10_NPU Register structure definition
                        Address Offset:0xC6C Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器10
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin8_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved     : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT10_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT10_NPU_bin8_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT10_NPU_bin8_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT11_NPU_UNION
 struct description   : MON_STAT11_NPU Register structure definition
                        Address Offset:0xC70 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器11
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin9_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved     : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT11_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT11_NPU_bin9_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT11_NPU_bin9_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT12_NPU_UNION
 struct description   : MON_STAT12_NPU Register structure definition
                        Address Offset:0xC74 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器12
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin10_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved      : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT12_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT12_NPU_bin10_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT12_NPU_bin10_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT13_NPU_UNION
 struct description   : MON_STAT13_NPU Register structure definition
                        Address Offset:0xC78 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器13
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin11_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved      : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT13_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT13_NPU_bin11_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT13_NPU_bin11_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT14_NPU_UNION
 struct description   : MON_STAT14_NPU Register structure definition
                        Address Offset:0xC7C Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器14
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin12_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved      : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT14_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT14_NPU_bin12_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT14_NPU_bin12_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT15_NPU_UNION
 struct description   : MON_STAT15_NPU Register structure definition
                        Address Offset:0xC80 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器15
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin13_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved      : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT15_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT15_NPU_bin13_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT15_NPU_bin13_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT16_NPU_UNION
 struct description   : MON_STAT16_NPU Register structure definition
                        Address Offset:0xC84 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器16
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin14_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved      : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT16_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT16_NPU_bin14_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT16_NPU_bin14_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT17_NPU_UNION
 struct description   : MON_STAT17_NPU Register structure definition
                        Address Offset:0xC88 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器17
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin15_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved      : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT17_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT17_NPU_bin15_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT17_NPU_bin15_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT18_NPU_UNION
 struct description   : MON_STAT18_NPU Register structure definition
                        Address Offset:0xC8C Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器18
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin16_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved      : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT18_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT18_NPU_bin16_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT18_NPU_bin16_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT19_NPU_UNION
 struct description   : MON_STAT19_NPU Register structure definition
                        Address Offset:0xC90 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器19
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin17_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved      : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT19_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT19_NPU_bin17_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT19_NPU_bin17_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT20_NPU_UNION
 struct description   : MON_STAT20_NPU Register structure definition
                        Address Offset:0xC94 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器20
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin18_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved      : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT20_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT20_NPU_bin18_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT20_NPU_bin18_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT21_NPU_UNION
 struct description   : MON_STAT21_NPU Register structure definition
                        Address Offset:0xC98 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器21
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin19_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved      : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT21_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT21_NPU_bin19_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT21_NPU_bin19_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT22_NPU_UNION
 struct description   : MON_STAT22_NPU Register structure definition
                        Address Offset:0xCA0 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器22
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin20_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved      : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT22_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT22_NPU_bin20_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT22_NPU_bin20_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT23_NPU_UNION
 struct description   : MON_STAT23_NPU Register structure definition
                        Address Offset:0xCA4 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器23
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin21_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved      : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT23_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT23_NPU_bin21_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT23_NPU_bin21_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT24_NPU_UNION
 struct description   : MON_STAT24_NPU Register structure definition
                        Address Offset:0xCA8 Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器24
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin22_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved      : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT24_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT24_NPU_bin22_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT24_NPU_bin22_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_MON_STAT25_NPU_UNION
 struct description   : MON_STAT25_NPU Register structure definition
                        Address Offset:0xCAC Initial:0x00000000 Width:32
 register description : FDCS MON回读寄存器25
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  bin23_peaklow : 20; /* bit[0-19] : 电压分布统计计数器回读值 */
        unsigned int  reserved      : 12; /* bit[20-31]:  */
    } reg;
} SOC_NPUCRG_MON_STAT25_NPU_UNION;
#endif
#define SOC_NPUCRG_MON_STAT25_NPU_bin23_peaklow_START  (0)
#define SOC_NPUCRG_MON_STAT25_NPU_bin23_peaklow_END    (19)


/*****************************************************************************
 struct               : SOC_NPUCRG_INTR_MASK_QICBUS_NONIDLE_PEND_UNION
 struct description   : INTR_MASK_QICBUS_NONIDLE_PEND Register structure definition
                        Address Offset:0xD00 Initial:0x00000000 Width:32
 register description : QIC总线异常中断屏蔽寄存器
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  intr_mask_aicore_cfg0_nonidle_pend : 1;  /* bit[0]    : 中断屏蔽：
                                                                              0：屏蔽
                                                                              1：不屏蔽 */
        unsigned int  intr_mask_aicore_cfg1_nonidle_pend : 1;  /* bit[1]    : 中断屏蔽：
                                                                              0：屏蔽
                                                                              1：不屏蔽 */
        unsigned int  intr_mask_aicore_data_nonidle_pend : 1;  /* bit[2]    : 中断屏蔽：
                                                                              0：屏蔽
                                                                              1：不屏蔽 */
        unsigned int  intr_mask_tcu_nonidle_pend         : 1;  /* bit[3]    : 中断屏蔽：
                                                                              0：屏蔽
                                                                              1：不屏蔽 */
        unsigned int  reserved_0                         : 1;  /* bit[4]    : 中断屏蔽：
                                                                              0：屏蔽
                                                                              1：不屏蔽 */
        unsigned int  intr_mask_ts_nonidle_pend          : 1;  /* bit[5]    : 中断屏蔽：
                                                                              0：屏蔽
                                                                              1：不屏蔽 */
        unsigned int  reserved_1                         : 1;  /* bit[6]    :  */
        unsigned int  reserved_2                         : 1;  /* bit[7]    :  */
        unsigned int  reserved_3                         : 8;  /* bit[8-15] :  */
        unsigned int  bitmasken                          : 16; /* bit[16-31]: clkdiv每个比特位的使能位：
                                                                              只有当bitmasken对应的比特位为1'b1，clkdiv相应的比特位才起作用。bitmasken[0]就是clkdiv[0]的mask使能位。写1有效。 */
    } reg;
} SOC_NPUCRG_INTR_MASK_QICBUS_NONIDLE_PEND_UNION;
#endif
#define SOC_NPUCRG_INTR_MASK_QICBUS_NONIDLE_PEND_intr_mask_aicore_cfg0_nonidle_pend_START  (0)
#define SOC_NPUCRG_INTR_MASK_QICBUS_NONIDLE_PEND_intr_mask_aicore_cfg0_nonidle_pend_END    (0)
#define SOC_NPUCRG_INTR_MASK_QICBUS_NONIDLE_PEND_intr_mask_aicore_cfg1_nonidle_pend_START  (1)
#define SOC_NPUCRG_INTR_MASK_QICBUS_NONIDLE_PEND_intr_mask_aicore_cfg1_nonidle_pend_END    (1)
#define SOC_NPUCRG_INTR_MASK_QICBUS_NONIDLE_PEND_intr_mask_aicore_data_nonidle_pend_START  (2)
#define SOC_NPUCRG_INTR_MASK_QICBUS_NONIDLE_PEND_intr_mask_aicore_data_nonidle_pend_END    (2)
#define SOC_NPUCRG_INTR_MASK_QICBUS_NONIDLE_PEND_intr_mask_tcu_nonidle_pend_START          (3)
#define SOC_NPUCRG_INTR_MASK_QICBUS_NONIDLE_PEND_intr_mask_tcu_nonidle_pend_END            (3)
#define SOC_NPUCRG_INTR_MASK_QICBUS_NONIDLE_PEND_intr_mask_ts_nonidle_pend_START           (5)
#define SOC_NPUCRG_INTR_MASK_QICBUS_NONIDLE_PEND_intr_mask_ts_nonidle_pend_END             (5)
#define SOC_NPUCRG_INTR_MASK_QICBUS_NONIDLE_PEND_bitmasken_START                           (16)
#define SOC_NPUCRG_INTR_MASK_QICBUS_NONIDLE_PEND_bitmasken_END                             (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_INTR_CLR_QICBUS_NONIDLE_PEND_UNION
 struct description   : INTR_CLR_QICBUS_NONIDLE_PEND Register structure definition
                        Address Offset:0xD04 Initial:0x00000000 Width:32
 register description : QIC总线异常中断清除寄存器
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  intr_clr_aicore_cfg0_nonidle_pend : 1;  /* bit[0]    : 中断清除：
                                                                             0：不清除
                                                                             1：清除
                                                                             注：该中断清除信号高电平有效，清除信号为高时，一直处于清中断状态，清除中断后需要将该清除信号配置为0 */
        unsigned int  intr_clr_aicore_cfg1_nonidle_pend : 1;  /* bit[1]    : 中断清除：
                                                                             0：不清除
                                                                             1：清除
                                                                             注：该中断清除信号高电平有效，清除信号为高时，一直处于清中断状态，清除中断后需要将该清除信号配置为0 */
        unsigned int  intr_clr_aicore_data_nonidle_pend : 1;  /* bit[2]    : 中断清除：
                                                                             0：不清除
                                                                             1：清除
                                                                             注：该中断清除信号高电平有效，清除信号为高时，一直处于清中断状态，清除中断后需要将该清除信号配置为0 */
        unsigned int  intr_clr_tcu_nonidle_pend         : 1;  /* bit[3]    : 中断清除：
                                                                             0：不清除
                                                                             1：清除
                                                                             注：该中断清除信号高电平有效，清除信号为高时，一直处于清中断状态，清除中断后需要将该清除信号配置为0 */
        unsigned int  reserved_0                        : 1;  /* bit[4]    :  */
        unsigned int  intr_clr_ts_nonidle_pend          : 1;  /* bit[5]    : 中断清除：
                                                                             0：不清除
                                                                             1：清除
                                                                             注：该中断清除信号高电平有效，清除信号为高时，一直处于清中断状态，清除中断后需要将该清除信号配置为0 */
        unsigned int  reserved_1                        : 1;  /* bit[6]    :  */
        unsigned int  reserved_2                        : 1;  /* bit[7]    :  */
        unsigned int  reserved_3                        : 8;  /* bit[8-15] :  */
        unsigned int  bitmasken                         : 16; /* bit[16-31]: clkdiv每个比特位的使能位：
                                                                             只有当bitmasken对应的比特位为1'b1，clkdiv相应的比特位才起作用。bitmasken[0]就是clkdiv[0]的mask使能位。写1有效。 */
    } reg;
} SOC_NPUCRG_INTR_CLR_QICBUS_NONIDLE_PEND_UNION;
#endif
#define SOC_NPUCRG_INTR_CLR_QICBUS_NONIDLE_PEND_intr_clr_aicore_cfg0_nonidle_pend_START  (0)
#define SOC_NPUCRG_INTR_CLR_QICBUS_NONIDLE_PEND_intr_clr_aicore_cfg0_nonidle_pend_END    (0)
#define SOC_NPUCRG_INTR_CLR_QICBUS_NONIDLE_PEND_intr_clr_aicore_cfg1_nonidle_pend_START  (1)
#define SOC_NPUCRG_INTR_CLR_QICBUS_NONIDLE_PEND_intr_clr_aicore_cfg1_nonidle_pend_END    (1)
#define SOC_NPUCRG_INTR_CLR_QICBUS_NONIDLE_PEND_intr_clr_aicore_data_nonidle_pend_START  (2)
#define SOC_NPUCRG_INTR_CLR_QICBUS_NONIDLE_PEND_intr_clr_aicore_data_nonidle_pend_END    (2)
#define SOC_NPUCRG_INTR_CLR_QICBUS_NONIDLE_PEND_intr_clr_tcu_nonidle_pend_START          (3)
#define SOC_NPUCRG_INTR_CLR_QICBUS_NONIDLE_PEND_intr_clr_tcu_nonidle_pend_END            (3)
#define SOC_NPUCRG_INTR_CLR_QICBUS_NONIDLE_PEND_intr_clr_ts_nonidle_pend_START           (5)
#define SOC_NPUCRG_INTR_CLR_QICBUS_NONIDLE_PEND_intr_clr_ts_nonidle_pend_END             (5)
#define SOC_NPUCRG_INTR_CLR_QICBUS_NONIDLE_PEND_bitmasken_START                          (16)
#define SOC_NPUCRG_INTR_CLR_QICBUS_NONIDLE_PEND_bitmasken_END                            (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_INTR_STAT_QICBUS_NONIDLE_PEND_UNION
 struct description   : INTR_STAT_QICBUS_NONIDLE_PEND Register structure definition
                        Address Offset:0xD08 Initial:0x00000000 Width:32
 register description : QIC总线异常中断状态寄存器
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  intr_stat_aicore_cfg0_nonidle_pend : 1;  /* bit[0]   : 中断状态：
                                                                             0：中断无效
                                                                             1：中断有效 */
        unsigned int  intr_stat_aicore_cfg1_nonidle_pend : 1;  /* bit[1]   : 中断状态：
                                                                             0：中断无效
                                                                             1：中断有效 */
        unsigned int  intr_stat_aicore_data_nonidle_pend : 1;  /* bit[2]   : 中断状态：
                                                                             0：中断无效
                                                                             1：中断有效 */
        unsigned int  intr_stat_tcu_nonidle_pend         : 1;  /* bit[3]   : 中断状态：
                                                                             0：中断无效
                                                                             1：中断有效 */
        unsigned int  reserved_0                         : 1;  /* bit[4]   :  */
        unsigned int  intr_stat_ts_nonidle_pend          : 1;  /* bit[5]   : 中断状态：
                                                                             0：中断无效
                                                                             1：中断有效 */
        unsigned int  reserved_1                         : 1;  /* bit[6]   :  */
        unsigned int  reserved_2                         : 1;  /* bit[7]   :  */
        unsigned int  reserved_3                         : 24; /* bit[8-31]: 保留。 */
    } reg;
} SOC_NPUCRG_INTR_STAT_QICBUS_NONIDLE_PEND_UNION;
#endif
#define SOC_NPUCRG_INTR_STAT_QICBUS_NONIDLE_PEND_intr_stat_aicore_cfg0_nonidle_pend_START  (0)
#define SOC_NPUCRG_INTR_STAT_QICBUS_NONIDLE_PEND_intr_stat_aicore_cfg0_nonidle_pend_END    (0)
#define SOC_NPUCRG_INTR_STAT_QICBUS_NONIDLE_PEND_intr_stat_aicore_cfg1_nonidle_pend_START  (1)
#define SOC_NPUCRG_INTR_STAT_QICBUS_NONIDLE_PEND_intr_stat_aicore_cfg1_nonidle_pend_END    (1)
#define SOC_NPUCRG_INTR_STAT_QICBUS_NONIDLE_PEND_intr_stat_aicore_data_nonidle_pend_START  (2)
#define SOC_NPUCRG_INTR_STAT_QICBUS_NONIDLE_PEND_intr_stat_aicore_data_nonidle_pend_END    (2)
#define SOC_NPUCRG_INTR_STAT_QICBUS_NONIDLE_PEND_intr_stat_tcu_nonidle_pend_START          (3)
#define SOC_NPUCRG_INTR_STAT_QICBUS_NONIDLE_PEND_intr_stat_tcu_nonidle_pend_END            (3)
#define SOC_NPUCRG_INTR_STAT_QICBUS_NONIDLE_PEND_intr_stat_ts_nonidle_pend_START           (5)
#define SOC_NPUCRG_INTR_STAT_QICBUS_NONIDLE_PEND_intr_stat_ts_nonidle_pend_END             (5)


/*****************************************************************************
 struct               : SOC_NPUCRG_PLL_FSM_CTRL0_UNION
 struct description   : PLL_FSM_CTRL0 Register structure definition
                        Address Offset:0xD10 Initial:0x00000000 Width:32
 register description : PLL_FSM控制寄存器
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  pll_fsm_en        : 1;  /* bit[0]    : PLL投票状态机使能控制：
                                                             0：关闭
                                                             1：使能 */
        unsigned int  pll_vote_mode_sel : 1;  /* bit[1]    : PLL控制源选择：
                                                             0：选择原有寄存器投票方式
                                                             1：选择PLL投票状态机控制信号 */
        unsigned int  pll_intr_clr      : 1;  /* bit[2]    : PLL中断清除控制，为0时不清除中断，为1时清除中断，清除中断后需要再次变回0后状态机才能正常工作 */
        unsigned int  reserved          : 13; /* bit[3-15] :  */
        unsigned int  bitmasken         : 16; /* bit[16-31]: clkdiv每个比特位的使能位：
                                                             只有当bitmasken对应的比特位为1'b1，clkdiv相应的比特位才起作用。bitmasken[0]就是clkdiv[0]的mask使能位。写1有效。 */
    } reg;
} SOC_NPUCRG_PLL_FSM_CTRL0_UNION;
#endif
#define SOC_NPUCRG_PLL_FSM_CTRL0_pll_fsm_en_START         (0)
#define SOC_NPUCRG_PLL_FSM_CTRL0_pll_fsm_en_END           (0)
#define SOC_NPUCRG_PLL_FSM_CTRL0_pll_vote_mode_sel_START  (1)
#define SOC_NPUCRG_PLL_FSM_CTRL0_pll_vote_mode_sel_END    (1)
#define SOC_NPUCRG_PLL_FSM_CTRL0_pll_intr_clr_START       (2)
#define SOC_NPUCRG_PLL_FSM_CTRL0_pll_intr_clr_END         (2)
#define SOC_NPUCRG_PLL_FSM_CTRL0_bitmasken_START          (16)
#define SOC_NPUCRG_PLL_FSM_CTRL0_bitmasken_END            (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_PLL_FSM_CTRL1_UNION
 struct description   : PLL_FSM_CTRL1 Register structure definition
                        Address Offset:0xD14 Initial:0x001E053F Width:32
 register description : PLL_FSM控制寄存器
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  pll_lock_dbc_en : 1;  /* bit[0]    : PLL投票状态机是否会读第二次lock作为锁定判断依据：
                                                           0：关闭
                                                           1：使能 */
        unsigned int  pll_fsm_intr_en : 1;  /* bit[1]    : PLL投票状态机中断控制使能：
                                                           0：关闭
                                                           1：使能 */
        unsigned int  pll_wait_en     : 1;  /* bit[2]    : PLL投票状态机EN使能至LOCK判断等待使能：
                                                           0：关闭
                                                           1：使能 */
        unsigned int  pll_timeout_en  : 1;  /* bit[3]    : PLL投票状态超时判断使能：
                                                           0：关闭
                                                           1：使能 */
        unsigned int  pll_intr_lmt    : 3;  /* bit[4-6]  : PLL状态机触发中断的异常累计次数（不可配置为0）：
                                                           3'd1：1次
                                                           ...
                                                           3'd7：7次 */
        unsigned int  pll_wait_lmt    : 8;  /* bit[7-14] : PLL投票状态机EN使能至LOCK判断等待的cycle数目，默认按照10us左右计算（@1.2MHz） */
        unsigned int  pll_timeout_lmt : 8;  /* bit[15-22]: PLL投票状态机EN使能至LOCK判断等待的cycle数目，默认按照50us左右计算（@1.2MHz） */
        unsigned int  reserved        : 9;  /* bit[23-31]:  */
    } reg;
} SOC_NPUCRG_PLL_FSM_CTRL1_UNION;
#endif
#define SOC_NPUCRG_PLL_FSM_CTRL1_pll_lock_dbc_en_START  (0)
#define SOC_NPUCRG_PLL_FSM_CTRL1_pll_lock_dbc_en_END    (0)
#define SOC_NPUCRG_PLL_FSM_CTRL1_pll_fsm_intr_en_START  (1)
#define SOC_NPUCRG_PLL_FSM_CTRL1_pll_fsm_intr_en_END    (1)
#define SOC_NPUCRG_PLL_FSM_CTRL1_pll_wait_en_START      (2)
#define SOC_NPUCRG_PLL_FSM_CTRL1_pll_wait_en_END        (2)
#define SOC_NPUCRG_PLL_FSM_CTRL1_pll_timeout_en_START   (3)
#define SOC_NPUCRG_PLL_FSM_CTRL1_pll_timeout_en_END     (3)
#define SOC_NPUCRG_PLL_FSM_CTRL1_pll_intr_lmt_START     (4)
#define SOC_NPUCRG_PLL_FSM_CTRL1_pll_intr_lmt_END       (6)
#define SOC_NPUCRG_PLL_FSM_CTRL1_pll_wait_lmt_START     (7)
#define SOC_NPUCRG_PLL_FSM_CTRL1_pll_wait_lmt_END       (14)
#define SOC_NPUCRG_PLL_FSM_CTRL1_pll_timeout_lmt_START  (15)
#define SOC_NPUCRG_PLL_FSM_CTRL1_pll_timeout_lmt_END    (22)


/*****************************************************************************
 struct               : SOC_NPUCRG_PLL_FSM_STAT_UNION
 struct description   : PLL_FSM_STAT Register structure definition
                        Address Offset:0xD18 Initial:0x00000050 Width:32
 register description : PLL_FSM状态回读寄存器。
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  pll_fsm_intr  : 1;  /* bit[0]   : pll_fsm中断指示信号，高有效 */
        unsigned int  pll_intr_cnt  : 3;  /* bit[1-3] : pll_fsm触发中断的异常累计次数状态，用于debug */
        unsigned int  pll_curr_stat : 4;  /* bit[4-7] : pll_fsm状态指示信号，用于debug */
        unsigned int  reserved      : 24; /* bit[8-31]: 保留。 */
    } reg;
} SOC_NPUCRG_PLL_FSM_STAT_UNION;
#endif
#define SOC_NPUCRG_PLL_FSM_STAT_pll_fsm_intr_START   (0)
#define SOC_NPUCRG_PLL_FSM_STAT_pll_fsm_intr_END     (0)
#define SOC_NPUCRG_PLL_FSM_STAT_pll_intr_cnt_START   (1)
#define SOC_NPUCRG_PLL_FSM_STAT_pll_intr_cnt_END     (3)
#define SOC_NPUCRG_PLL_FSM_STAT_pll_curr_stat_START  (4)
#define SOC_NPUCRG_PLL_FSM_STAT_pll_curr_stat_END    (7)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_ANA_CFG0_AICORE_UNION
 struct description   : FCG_ANA_CFG0_AICORE Register structure definition
                        Address Offset:0xE00 Initial:0x00021600 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  d2a_fcg_ana_cfg0 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_ANA_CFG0_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_ANA_CFG0_AICORE_d2a_fcg_ana_cfg0_START  (0)
#define SOC_NPUCRG_FCG_ANA_CFG0_AICORE_d2a_fcg_ana_cfg0_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_ANA_CFG1_AICORE_UNION
 struct description   : FCG_ANA_CFG1_AICORE Register structure definition
                        Address Offset:0xE04 Initial:0x00000080 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  d2a_fcg_ana_cfg1 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_ANA_CFG1_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_ANA_CFG1_AICORE_d2a_fcg_ana_cfg1_START  (0)
#define SOC_NPUCRG_FCG_ANA_CFG1_AICORE_d2a_fcg_ana_cfg1_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_ANA_CFG2_AICORE_UNION
 struct description   : FCG_ANA_CFG2_AICORE Register structure definition
                        Address Offset:0xE08 Initial:0x00000000 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  d2a_fcg_ana_cfg2 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_ANA_CFG2_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_ANA_CFG2_AICORE_d2a_fcg_ana_cfg2_START  (0)
#define SOC_NPUCRG_FCG_ANA_CFG2_AICORE_d2a_fcg_ana_cfg2_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_ANA_CFG3_AICORE_UNION
 struct description   : FCG_ANA_CFG3_AICORE Register structure definition
                        Address Offset:0xE0C Initial:0x00000000 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  d2a_fcg_ana_cfg3 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_ANA_CFG3_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_ANA_CFG3_AICORE_d2a_fcg_ana_cfg3_START  (0)
#define SOC_NPUCRG_FCG_ANA_CFG3_AICORE_d2a_fcg_ana_cfg3_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG0_AICORE_UNION
 struct description   : FCG_CFG0_AICORE Register structure definition
                        Address Offset:0xE18 Initial:0x00009008 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg0 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG0_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG0_AICORE_fcg_cfg0_START  (0)
#define SOC_NPUCRG_FCG_CFG0_AICORE_fcg_cfg0_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG1_AICORE_UNION
 struct description   : FCG_CFG1_AICORE Register structure definition
                        Address Offset:0xE1C Initial:0x00080703 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg1 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG1_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG1_AICORE_fcg_cfg1_START  (0)
#define SOC_NPUCRG_FCG_CFG1_AICORE_fcg_cfg1_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG2_AICORE_UNION
 struct description   : FCG_CFG2_AICORE Register structure definition
                        Address Offset:0xE20 Initial:0x00000F00 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg2 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG2_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG2_AICORE_fcg_cfg2_START  (0)
#define SOC_NPUCRG_FCG_CFG2_AICORE_fcg_cfg2_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG3_AICORE_UNION
 struct description   : FCG_CFG3_AICORE Register structure definition
                        Address Offset:0xE24 Initial:0x00000000 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg3 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG3_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG3_AICORE_fcg_cfg3_START  (0)
#define SOC_NPUCRG_FCG_CFG3_AICORE_fcg_cfg3_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG4_AICORE_UNION
 struct description   : FCG_CFG4_AICORE Register structure definition
                        Address Offset:0xE28 Initial:0x01828488 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg4 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG4_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG4_AICORE_fcg_cfg4_START  (0)
#define SOC_NPUCRG_FCG_CFG4_AICORE_fcg_cfg4_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG5_AICORE_UNION
 struct description   : FCG_CFG5_AICORE Register structure definition
                        Address Offset:0xE2C Initial:0x0305088F Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg5 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG5_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG5_AICORE_fcg_cfg5_START  (0)
#define SOC_NPUCRG_FCG_CFG5_AICORE_fcg_cfg5_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG6_AICORE_UNION
 struct description   : FCG_CFG6_AICORE Register structure definition
                        Address Offset:0xE30 Initial:0x05A9D09C Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg6 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG6_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG6_AICORE_fcg_cfg6_START  (0)
#define SOC_NPUCRG_FCG_CFG6_AICORE_fcg_cfg6_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG7_AICORE_UNION
 struct description   : FCG_CFG7_AICORE Register structure definition
                        Address Offset:0xE34 Initial:0x0AD29FB5 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg7 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG7_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG7_AICORE_fcg_cfg7_START  (0)
#define SOC_NPUCRG_FCG_CFG7_AICORE_fcg_cfg7_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG8_AICORE_UNION
 struct description   : FCG_CFG8_AICORE Register structure definition
                        Address Offset:0xE38 Initial:0x1018080F Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg8 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG8_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG8_AICORE_fcg_cfg8_START  (0)
#define SOC_NPUCRG_FCG_CFG8_AICORE_fcg_cfg8_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG9_AICORE_UNION
 struct description   : FCG_CFG9_AICORE Register structure definition
                        Address Offset:0xE3C Initial:0x1018080F Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg9 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG9_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG9_AICORE_fcg_cfg9_START  (0)
#define SOC_NPUCRG_FCG_CFG9_AICORE_fcg_cfg9_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG10_AICORE_UNION
 struct description   : FCG_CFG10_AICORE Register structure definition
                        Address Offset:0xE40 Initial:0x6018200F Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg10 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG10_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG10_AICORE_fcg_cfg10_START  (0)
#define SOC_NPUCRG_FCG_CFG10_AICORE_fcg_cfg10_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG11_AICORE_UNION
 struct description   : FCG_CFG11_AICORE Register structure definition
                        Address Offset:0xE44 Initial:0x09868400 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg11 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG11_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG11_AICORE_fcg_cfg11_START  (0)
#define SOC_NPUCRG_FCG_CFG11_AICORE_fcg_cfg11_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG12_AICORE_UNION
 struct description   : FCG_CFG12_AICORE Register structure definition
                        Address Offset:0xE48 Initial:0x01041808 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg12 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG12_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG12_AICORE_fcg_cfg12_START  (0)
#define SOC_NPUCRG_FCG_CFG12_AICORE_fcg_cfg12_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG13_AICORE_UNION
 struct description   : FCG_CFG13_AICORE Register structure definition
                        Address Offset:0xE4C Initial:0x00020060 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg13 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG13_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG13_AICORE_fcg_cfg13_START  (0)
#define SOC_NPUCRG_FCG_CFG13_AICORE_fcg_cfg13_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG14_AICORE_UNION
 struct description   : FCG_CFG14_AICORE Register structure definition
                        Address Offset:0xE50 Initial:0x3C475261 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg14 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG14_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG14_AICORE_fcg_cfg14_START  (0)
#define SOC_NPUCRG_FCG_CFG14_AICORE_fcg_cfg14_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG15_AICORE_UNION
 struct description   : FCG_CFG15_AICORE Register structure definition
                        Address Offset:0xE54 Initial:0x20252C33 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg15 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG15_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG15_AICORE_fcg_cfg15_START  (0)
#define SOC_NPUCRG_FCG_CFG15_AICORE_fcg_cfg15_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG16_AICORE_UNION
 struct description   : FCG_CFG16_AICORE Register structure definition
                        Address Offset:0xE58 Initial:0x1013171B Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg16 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG16_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG16_AICORE_fcg_cfg16_START  (0)
#define SOC_NPUCRG_FCG_CFG16_AICORE_fcg_cfg16_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG17_AICORE_UNION
 struct description   : FCG_CFG17_AICORE Register structure definition
                        Address Offset:0xE5C Initial:0x080A0C0E Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg17 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG17_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG17_AICORE_fcg_cfg17_START  (0)
#define SOC_NPUCRG_FCG_CFG17_AICORE_fcg_cfg17_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG18_AICORE_UNION
 struct description   : FCG_CFG18_AICORE Register structure definition
                        Address Offset:0xE60 Initial:0x0B55CC98 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg18 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG18_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG18_AICORE_fcg_cfg18_START  (0)
#define SOC_NPUCRG_FCG_CFG18_AICORE_fcg_cfg18_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG19_AICORE_UNION
 struct description   : FCG_CFG19_AICORE Register structure definition
                        Address Offset:0xE64 Initial:0x2035F462 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg19 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG19_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG19_AICORE_fcg_cfg19_START  (0)
#define SOC_NPUCRG_FCG_CFG19_AICORE_fcg_cfg19_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG20_AICORE_UNION
 struct description   : FCG_CFG20_AICORE Register structure definition
                        Address Offset:0xE68 Initial:0x00000080 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg20 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG20_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG20_AICORE_fcg_cfg20_START  (0)
#define SOC_NPUCRG_FCG_CFG20_AICORE_fcg_cfg20_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG21_AICORE_UNION
 struct description   : FCG_CFG21_AICORE Register structure definition
                        Address Offset:0xE6C Initial:0x0704CA3C Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg21 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG21_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG21_AICORE_fcg_cfg21_START  (0)
#define SOC_NPUCRG_FCG_CFG21_AICORE_fcg_cfg21_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG22_AICORE_UNION
 struct description   : FCG_CFG22_AICORE Register structure definition
                        Address Offset:0xE70 Initial:0x07030000 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg22 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG22_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG22_AICORE_fcg_cfg22_START  (0)
#define SOC_NPUCRG_FCG_CFG22_AICORE_fcg_cfg22_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG23_AICORE_UNION
 struct description   : FCG_CFG23_AICORE Register structure definition
                        Address Offset:0xE74 Initial:0x0000A050 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg23 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG23_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG23_AICORE_fcg_cfg23_START  (0)
#define SOC_NPUCRG_FCG_CFG23_AICORE_fcg_cfg23_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG24_AICORE_UNION
 struct description   : FCG_CFG24_AICORE Register structure definition
                        Address Offset:0xE78 Initial:0x00000000 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg24 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG24_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG24_AICORE_fcg_cfg24_START  (0)
#define SOC_NPUCRG_FCG_CFG24_AICORE_fcg_cfg24_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG25_AICORE_UNION
 struct description   : FCG_CFG25_AICORE Register structure definition
                        Address Offset:0xE7C Initial:0x00000000 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg25 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG25_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG25_AICORE_fcg_cfg25_START  (0)
#define SOC_NPUCRG_FCG_CFG25_AICORE_fcg_cfg25_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG26_AICORE_UNION
 struct description   : FCG_CFG26_AICORE Register structure definition
                        Address Offset:0xE80 Initial:0x00000000 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg26 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG26_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG26_AICORE_fcg_cfg26_START  (0)
#define SOC_NPUCRG_FCG_CFG26_AICORE_fcg_cfg26_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_CFG27_AICORE_UNION
 struct description   : FCG_CFG27_AICORE Register structure definition
                        Address Offset:0xE84 Initial:0x00049441 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_cfg27 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_CFG27_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_CFG27_AICORE_fcg_cfg27_START  (0)
#define SOC_NPUCRG_FCG_CFG27_AICORE_fcg_cfg27_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_STAT0_AICORE_UNION
 struct description   : FCG_STAT0_AICORE Register structure definition
                        Address Offset:0xE90 Initial:0x00000000 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_stat0 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_STAT0_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_STAT0_AICORE_fcg_stat0_START  (0)
#define SOC_NPUCRG_FCG_STAT0_AICORE_fcg_stat0_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_STAT1_AICORE_UNION
 struct description   : FCG_STAT1_AICORE Register structure definition
                        Address Offset:0xE94 Initial:0x00000000 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_stat1 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_STAT1_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_STAT1_AICORE_fcg_stat1_START  (0)
#define SOC_NPUCRG_FCG_STAT1_AICORE_fcg_stat1_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_STAT2_AICORE_UNION
 struct description   : FCG_STAT2_AICORE Register structure definition
                        Address Offset:0xE98 Initial:0x00000000 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_stat2 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_STAT2_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_STAT2_AICORE_fcg_stat2_START  (0)
#define SOC_NPUCRG_FCG_STAT2_AICORE_fcg_stat2_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_STAT3_AICORE_UNION
 struct description   : FCG_STAT3_AICORE Register structure definition
                        Address Offset:0xE9C Initial:0x00000000 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_stat3 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_STAT3_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_STAT3_AICORE_fcg_stat3_START  (0)
#define SOC_NPUCRG_FCG_STAT3_AICORE_fcg_stat3_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_STAT4_AICORE_UNION
 struct description   : FCG_STAT4_AICORE Register structure definition
                        Address Offset:0xEA0 Initial:0x00000000 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_stat4 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_STAT4_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_STAT4_AICORE_fcg_stat4_START  (0)
#define SOC_NPUCRG_FCG_STAT4_AICORE_fcg_stat4_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_FCG_STAT5_AICORE_UNION
 struct description   : FCG_STAT5_AICORE Register structure definition
                        Address Offset:0xEA4 Initial:0x00000000 Width:32
 register description : 
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  fcg_stat5 : 32; /* bit[0-31]:  */
    } reg;
} SOC_NPUCRG_FCG_STAT5_AICORE_UNION;
#endif
#define SOC_NPUCRG_FCG_STAT5_AICORE_fcg_stat5_START  (0)
#define SOC_NPUCRG_FCG_STAT5_AICORE_fcg_stat5_END    (31)


/*****************************************************************************
 struct               : SOC_NPUCRG_IPSIGMASK_UNION
 struct description   : IPSIGMASK Register structure definition
                        Address Offset:0x700 Initial:0x00000003 Width:32
 register description : IP信号Mask寄存器
*****************************************************************************/
#ifndef __SOC_H_FOR_ASM__
typedef union {
    unsigned int      value;
    struct {
        unsigned int  reserved_0: 1;  /* bit[0]    : FER OCOT只是屏蔽控制
                                                     0：屏蔽OCOT指示信号；
                                                     1：不屏蔽OCOT指示信号； */
        unsigned int  reserved_1: 2;  /* bit[1-2]  :  */
        unsigned int  reserved_2: 1;  /* bit[3]    :  */
        unsigned int  reserved_3: 1;  /* bit[4]    :  */
        unsigned int  reserved_4: 1;  /* bit[5]    :  */
        unsigned int  reserved_5: 1;  /* bit[6]    :  */
        unsigned int  reserved_6: 1;  /* bit[7]    :  */
        unsigned int  reserved_7: 1;  /* bit[8]    :  */
        unsigned int  reserved_8: 1;  /* bit[9]    :  */
        unsigned int  reserved_9: 1;  /* bit[10]   :  */
        unsigned int  reserved_10: 1;  /* bit[11]   :  */
        unsigned int  reserved_11: 1;  /* bit[12]   :  */
        unsigned int  reserved_12: 1;  /* bit[13]   :  */
        unsigned int  reserved_13: 1;  /* bit[14]   :  */
        unsigned int  reserved_14: 1;  /* bit[15]   :  */
        unsigned int  bitmasken : 16; /* bit[16-31]: clkdiv每个比特位的使能位：
                                                     只有当bitmasken对应的比特位为1'b1，clkdiv相应的比特位才起作用。bitmasken[0]就是clkdiv[0]的mask使能位。写1有效。 */
    } reg;
} SOC_NPUCRG_IPSIGMASK_UNION;
#endif
#define SOC_NPUCRG_IPSIGMASK_bitmasken_START  (16)
#define SOC_NPUCRG_IPSIGMASK_bitmasken_END    (31)






/*****************************************************************************
  8 others
*****************************************************************************/



/*****************************************************************************
  9 global values
*****************************************************************************/



/*****************************************************************************
  10 global functions
*****************************************************************************/


#ifdef __cplusplus
#if __cplusplus
    }
#endif
#endif

#endif /* end of soc_npucrg_interface.h */
