# DDS - Direct Digital Synthesis
## Generador de Formas de Onda Digital con Control UART

[![FPGA](https://img.shields.io/badge/FPGA-Cyclone%20II%20EP2C5T144C8-blue)]()
[![Language](https://img.shields.io/badge/Language-VHDL-orange)]()
[![Processor](https://img.shields.io/badge/Processor-Nios%20II-green)]()
[![License](https://img.shields.io/badge/License-MIT-yellow)]()

---

## üìã Tabla de Contenidos
- [Descripci√≥n del Proyecto](#descripci√≥n-del-proyecto)
- [Caracter√≠sticas Principales](#caracter√≠sticas-principales)
- [Arquitectura del Sistema](#arquitectura-del-sistema)
- [Especificaciones T√©cnicas](#especificaciones-t√©cnicas)
- [Componentes del Sistema](#componentes-del-sistema)
- [Diagrama de Bloques](#diagrama-de-bloques)
- [Configuraci√≥n de Pines](#configuraci√≥n-de-pines)
- [Software Embebido](#software-embebido)
- [Instalaci√≥n y Uso](#instalaci√≥n-y-uso)
- [Resultados y Pruebas](#resultados-y-pruebas)
- [Conclusiones](#conclusiones)
- [Trabajo Futuro](#trabajo-futuro)
- [Referencias](#referencias)

---

## üéØ Descripci√≥n del Proyecto

Este proyecto implementa un **Sistema de S√≠ntesis Digital Directa (DDS)** en una FPGA Cyclone II, capaz de generar tres tipos de formas de onda digitales con control de frecuencia din√°mico a trav√©s de comunicaci√≥n UART. El sistema combina hardware digital avanzado con un procesador embebido Nios II para proporcionar una soluci√≥n completa y flexible de generaci√≥n de se√±ales.

### Formas de Onda Soportadas
- ‚úÖ **Senoidal** - Para aplicaciones de comunicaciones y an√°lisis espectral
- ‚úÖ **Triangular** - Para generaci√≥n de rampa y testing de sistemas lineales  
- ‚úÖ **Diente de Sierra** - Para aplicaciones de barrido y osciladores

---

## üöÄ Caracter√≠sticas Principales

- **Alta Resoluci√≥n**: 10 bits en todas las etapas de procesamiento (1024 niveles)
- **Control de Frecuencia**: Din√°mico a trav√©s de UART con precisi√≥n de 10 bits
- **Selecci√≥n de Forma de Onda**: 3 botones f√≠sicos para cambio instant√°neo
- **Interfaz UART**: Control remoto desde Eclipse IDE o terminal serial
- **Salida PWM**: Se√±al modulada lista para filtrado anal√≥gico
- **Procesador Embebido**: Nios II para manejo de comunicaciones
- **Bajo Consumo de Recursos**: Optimizado para FPGA Cyclone II

---

## üèóÔ∏è Arquitectura del Sistema

### Diagrama de Bloques Principal

```mermaid
graph TB
    subgraph "üñ•Ô∏è INTERFAZ DE CONTROL"
        A[Eclipse IDE<br/>Terminal Serial] --> B[UART RS-232<br/>115200 bps]
    end
    
    subgraph "‚ö° SISTEMA NIOS II"
        B --> C[CPU Nios II<br/>50 MHz]
        C --> D[Memoria RAM<br/>4KB]
        C --> E[UART Controller]
        C --> F[FCW Generator<br/>10 bits]
    end
    
    subgraph "üîß N√öCLEO DDS HARDWARE"
        F -->|FCW[9:0]| G[Acumulador de Fase<br/>10 bits]
        
        subgraph "üìä TABLAS LOOKUP"
            H[Senoidal<br/>1024√ó10b]
            I[Triangular<br/>1024√ó10b]
            J[Diente Sierra<br/>1024√ó10b]
        end
        
        G -->|fase_out[9:0]| H
        G -->|fase_out[9:0]| I
        G -->|fase_out[9:0]| J
        
        H --> K[Multiplexor<br/>MUX 3:1]
        I --> K
        J --> K
        
        L[Botones<br/>sel[2:0]] --> K
        
        K -->|data[9:0]| M[DAC PWM<br/>10 bits]
        M -->|enable| G
    end
    
    subgraph "üì° SALIDA ANAL√ìGICA"
        M -->|PWM| N[Filtro RC<br/>Paso Bajo]
        N --> O[Se√±al Anal√≥gica<br/>f = FCW√óf_clk/2¬π‚Å∞]
    end
    
    style A fill:#e1f5fe
    style C fill:#f3e5f5
    style G fill:#fff3e0
    style K fill:#e8f5e8
    style M fill:#fce4ec
    style O fill:#f1f8e9
```

### Flujo de Datos

```mermaid
flowchart LR
    A[üì± Terminal/Eclipse] --> B[üì° UART]
    B --> C[üñ•Ô∏è Nios II]
    C --> D[üî¢ FCW]
    D --> E[üîÑ Acumulador]
    E --> F[üìä LUTs]
    F --> G[üîÄ MUX]
    H[üîò Botones] --> G
    G --> I[‚ö° DAC]
    I --> J[üìä PWM]
    J --> K[üîç Filtro RC]
    K --> L[üìà Se√±al Anal√≥gica]
    
    M[‚è∞ Reloj] --> E
    I -.->|enable| E
    
    style A fill:#e3f2fd
    style C fill:#f3e5f5
    style E fill:#fff3e0
    style G fill:#e8f5e8
    style I fill:#fce4ec
    style L fill:#f1f8e9
```

---

## üìä Especificaciones T√©cnicas

### Hardware
| Especificaci√≥n | Valor |
|---|---|
| **FPGA** | Cyclone II EP2C5T144C8 |
| **Elementos L√≥gicos** | 4,608 (utilizados: ~26-33%) |
| **Memoria M4K** | 26 bloques de 4KB (utilizados: ~23%) |
| **Pines I/O** | 89 disponibles (utilizados: 8) |
| **Frecuencia M√°xima** | 50 MHz |
| **Encapsulado** | TQFP 144 pines |

### Resoluci√≥n y Precisi√≥n
| Par√°metro | Especificaci√≥n |
|---|---|
| **Resoluci√≥n de Fase** | 10 bits (1024 puntos/ciclo) |
| **Resoluci√≥n PWM** | 10 bits (1024 niveles) |
| **Resoluci√≥n FCW** | 10 bits (1024 valores) |
| **Precisi√≥n de Frecuencia** | f_clk/1024 |
| **Rango de Frecuencia** | 0 - f_clk/2 Hz |

### Comunicaci√≥n
| Protocolo | Configuraci√≥n |
|---|---|
| **UART** | 115,200 baudios, 8N1 |
| **Interfaz** | Eclipse IDE / Terminal Serial |
| **Protocolo** | ASCII (valores binarios 10 bits) |

---

## üîß Componentes del Sistema

### 1. Sistema Nios II
- **CPU**: Nios II/e (versi√≥n econ√≥mica)
- **Memoria**: 4KB on-chip RAM
- **Perif√©ricos**: UART, PIO, JTAG UART
- **Clock**: 50 MHz

### 2. N√∫cleo DDS
#### Acumulador de Fase (`Acum_Fase.vhd`)
```vhdl
entity Acum_Fase is
    Port (
        clk      : in std_logic;
        rst      : in std_logic;
        enable   : in std_logic;
        fcw      : in std_logic_vector (9 downto 0);
        fase_out : out std_logic_vector (9 downto 0)
    );
end Acum_Fase;
```

#### Tablas de Lookup
- **Senoidal**: ROM 1024√ó10 bits con valores sinusoidales
- **Triangular**: ROM 1024√ó10 bits con valores triangulares  
- **Diente de Sierra**: ROM 1024√ó10 bits con valores de rampa

#### Multiplexor (`MUX.vhd`)
```vhdl
-- Mapeo de Selecci√≥n:
-- sel = "011" ‚Üí Senoidal
-- sel = "101" ‚Üí Diente de Sierra  
-- sel = "110" ‚Üí Triangular
```

#### DAC PWM (`DAC.vhd`)
- Generador PWM de 10 bits
- Frecuencia PWM: f_clk
- Ciclo de trabajo proporcional a la amplitud

---

## üìç Configuraci√≥n de Pines

| Pin | Se√±al | Descripci√≥n |
|---|---|---|
| PIN_17 | clk | Reloj del sistema (50 MHz) |
| PIN_144 | rst | Reset global (activo bajo) |
| PIN_41 | rxd | Recepci√≥n UART |
| PIN_43 | txd | Transmisi√≥n UART |
| PIN_40 | pwm_out | Salida PWM del DDS |
| PIN_44 | sel[0] | Selector forma de onda bit 0 |
| PIN_42 | sel[1] | Selector forma de onda bit 1 |
| PIN_47 | sel[2] | Selector forma de onda bit 2 |

### Configuraci√≥n de Pull-ups
- Todos los pines de entrada tienen resistencias pull-up habilitadas
- Est√°ndar I/O: 3.3V LVTTL

---

## üíª Software Embebido

### C√≥digo Principal (Nios II)
```c
#include "sys/alt_stdio.h"
#include "system.h"
#include "altera_avalon_pio_regs.h"
#include "altera_avalon_uart_regs.h"

// Funci√≥n principal de conversi√≥n FCW
void sendBinaryValueToFCW(char* bin_value) {
    int value = 0;
    int i;
    for (i = 0; i < 10; i++) {
        value = (value << 1) | (bin_value[i] - '0');
    }
    IOWR_ALTERA_AVALON_PIO_DATA(FCW_BASE, value);
}

int main() {
    char bin_value[11];
    
    while (1) {
        alt_putstr("\nIngresa un valor binario de 10 bits: ");
        alt_getline(bin_value, 11);
        sendBinaryValueToFCW(bin_value);
    }
    return 0;
}
```

### Mapa de Memoria Nios II
```
0x0000 - 0x0008: JTAG UART
0x0800 - 0x1000: Debug Module  
0x4000 - 0x5000: On-Chip Memory (4KB)
0x8000 - 0x8020: UART
0x9000 - 0x9010: FCW PIO
```

---

## üõ†Ô∏è Instalaci√≥n y Uso

### Requisitos del Sistema
- Quartus II 13.0 o superior
- Eclipse IDE para Nios II
- ModelSim (opcional para simulaci√≥n)
- Cable USB-Blaster para programaci√≥n

### Pasos de Instalaci√≥n

1. **Clonar el Repositorio**
```bash
git clone https://github.com/Cahura/DDS-Direct-Digital-Synthesis.git
cd DDS-Direct-Digital-Synthesis
```

2. **Abrir Proyecto en Quartus II**
```bash
# Abrir DDS/DDS.qpf en Quartus II
# Compilar el proyecto completo
```

3. **Programar la FPGA**
- Conectar cable USB-Blaster
- Programar archivo .sof generado

4. **Compilar Software Nios II**
```bash
# Abrir Eclipse IDE para Nios II
# Importar proyecto desde UART/software/UART/
# Compilar y ejecutar
```

### Uso del Sistema

1. **Conexi√≥n UART**
   - Conectar puerto serial a 115,200 baudios
   - Abrir terminal en Eclipse o aplicaci√≥n serial

2. **Control de Frecuencia**
   - Ingresar valores binarios de 10 bits (ej: 0000000001)
   - El sistema calcular√°: f_out = (FCW √ó 50MHz) / 1024

3. **Selecci√≥n de Forma de Onda**
   - Bot√≥n 1: Onda senoidal
   - Bot√≥n 2: Onda diente de sierra  
   - Bot√≥n 3: Onda triangular

4. **Conexi√≥n de Salida**
   - Conectar pin PWM_OUT a filtro RC
   - fc_filtro ‚âà 10 √ó f_out_max para mejor calidad

---

## üìà Resultados y Pruebas

### Pruebas Realizadas

#### Test de Frecuencia
| FCW (decimal) | FCW (binario) | Frecuencia Te√≥rica | Frecuencia Medida |
|---|---|---|---|
| 1 | 0000000001 | 48.8 Hz | 48.7 Hz |
| 10 | 0000001010 | 488 Hz | 487 Hz |
| 100 | 0001100100 | 4.88 kHz | 4.87 kHz |
| 512 | 1000000000 | 25 kHz | 24.98 kHz |

#### Test de Formas de Onda
- ‚úÖ **Senoidal**: THD < 1% con filtro RC adecuado
- ‚úÖ **Triangular**: Linealidad > 99%
- ‚úÖ **Diente de Sierra**: Tiempo de subida uniforme

#### Utilizaci√≥n de Recursos
- **Elementos L√≥gicos**: 1,247 / 4,608 (27%)
- **Memoria M4K**: 6 / 26 (23%)
- **Pines I/O**: 8 / 89 (9%)
- **Frecuencia M√°xima**: 52.1 MHz (cumple especificaci√≥n)

---

## üéì Conclusiones

### Logros Principales

1. **Implementaci√≥n Exitosa**: Se desarroll√≥ un sistema DDS completo y funcional en FPGA Cyclone II.

2. **Alta Precisi√≥n**: La resoluci√≥n de 10 bits proporciona 1024 niveles discretos, resultando en excelente calidad de se√±al.

3. **Flexibilidad de Control**: La combinaci√≥n de control UART para frecuencia y botones f√≠sicos para forma de onda ofrece una interfaz muy vers√°til.

4. **Eficiencia de Recursos**: El dise√±o utiliza menos del 30% de los recursos disponibles, permitiendo expansiones futuras.

5. **Integraci√≥n Hardware-Software**: La implementaci√≥n del procesador Nios II permite un control inteligente y flexible del sistema.

### Ventajas del Dise√±o

- **Modularidad**: Cada componente tiene responsabilidades bien definidas
- **Escalabilidad**: F√°cil agregar nuevas formas de onda o par√°metros
- **Mantenibilidad**: C√≥digo bien documentado y estructurado
- **Performance**: Operaci√≥n en tiempo real sin latencias perceptibles

### Aspectos T√©cnicos Destacados

- **Sincronizaci√≥n**: El sistema DAC controla el timing del acumulador de fase
- **Estabilidad**: Reset global asegura inicializaci√≥n correcta
- **Comunicaci√≥n**: Protocolo UART robusto para control remoto
- **Filtrado**: Salida PWM optimizada para filtrado anal√≥gico

---

## üîÆ Trabajo Futuro

### Mejoras Propuestas

#### Corto Plazo
- [ ] **Correcci√≥n FCW**: Ampliar PIO de FCW a 10 bits completos
- [ ] **Validaci√≥n de Entrada**: Verificar formato de datos UART
- [ ] **Interfaz de Usuario**: Men√∫ m√°s amigable en terminal
- [ ] **Documentaci√≥n**: Manual de usuario detallado

#### Mediano Plazo
- [ ] **Control de Amplitud**: Escalado din√°mico de amplitud
- [ ] **Offset de Fase**: Control independiente de fase inicial  
- [ ] **Barrido de Frecuencia**: Generaci√≥n autom√°tica de sweeps
- [ ] **Almacenamiento**: Presets de configuraci√≥n en memoria

#### Largo Plazo
- [ ] **Formas Personalizadas**: Carga de LUTs arbitrarias
- [ ] **M√∫ltiples Canales**: Generaci√≥n simult√°nea multi-canal
- [ ] **Interfaz Gr√°fica**: Control v√≠a PC con GUI
- [ ] **Medici√≥n**: Feedback de frecuencia/amplitud real

### Aplicaciones Potenciales
- **Laboratorios de Electr√≥nica**: Generador de funciones educativo
- **Testing de Sistemas**: Se√±ales de prueba controladas
- **Comunicaciones**: Portadoras y se√±ales de referencia
- **Investigaci√≥n**: Plataforma para algoritmos DSP

---

## üìö Referencias

### Documentaci√≥n T√©cnica
1. **Altera Cyclone II Handbook** - Especificaciones de la FPGA
2. **Nios II Processor Reference Handbook** - Arquitectura del procesador
3. **UART Core Specification** - Protocolo de comunicaci√≥n
4. **DDS Theory and Applications** - Fundamentos de s√≠ntesis directa

### Herramientas Utilizadas
- **Quartus II 13.0 SP1** - S√≠ntesis y Place & Route
- **ModelSim** - Simulaci√≥n y verificaci√≥n  
- **Eclipse IDE** - Desarrollo software embebido
- **Git** - Control de versiones

### Est√°ndares y Protocolos
- **IEEE 1364** - Est√°ndar Verilog (componentes Qsys)
- **IEEE 1076** - Est√°ndar VHDL
- **RS-232** - Protocolo UART
- **Avalon Bus** - Bus del sistema Nios II

---

##  Licencia

Este proyecto est√° licenciado bajo la Licencia MIT - ver el archivo [LICENSE](LICENSE) para m√°s detalles.

---

*Desarrollado con ‚ù§Ô∏è para la comunidad de sistemas embebidos y procesamiento digital de se√±ales*
