Partition Merge report for X68KeplerX
Wed Jun  7 08:30:41 2023
Quartus Prime Version 21.1.0 Build 842 10/21/2021 Patches 0.07std SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "midi_trans_debug"
  5. Connections to In-System Debugging Instance "em3802_debug"
  6. Partition Merge Partition Statistics
  7. Partition Merge Partition Pin Processing
  8. Partition Merge Resource Usage Summary
  9. Partition Merge RAM Summary
 10. Partition Merge DSP Block Usage Summary
 11. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------------------------+
; Partition Merge Summary                                                                          ;
+------------------------------------+-------------------------------------------------------------+
; Partition Merge Status             ; Successful - Wed Jun  7 08:30:41 2023                       ;
; Quartus Prime Version              ; 21.1.0 Build 842 10/21/2021 Patches 0.07std SJ Lite Edition ;
; Revision Name                      ; X68KeplerX                                                  ;
; Top-level Entity Name              ; X68KeplerX                                                  ;
; Family                             ; Cyclone IV E                                                ;
; Total logic elements               ; 19,565                                                      ;
;     Total combinational functions  ; 14,406                                                      ;
;     Dedicated logic registers      ; 9,913                                                       ;
; Total registers                    ; 9921                                                        ;
; Total pins                         ; 150                                                         ;
; Total virtual pins                 ; 0                                                           ;
; Total memory bits                  ; 149,856                                                     ;
; Embedded Multiplier 9-bit elements ; 4                                                           ;
; Total PLLs                         ; 4                                                           ;
+------------------------------------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:em3802_debug     ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:em3802_debug     ;
; sld_signaltap:midi_trans_debug ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:midi_trans_debug ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "midi_trans_debug"                                                                                                                                           ;
+-------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------------------------+---------+
; Name                                                  ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                     ; Details ;
+-------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------------------------+---------+
; midi_all_notes_off_req                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_all_notes_off_req                                ; N/A     ;
; midi_all_notes_off_req                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_all_notes_off_req                                ; N/A     ;
; midi_all_notes_off_req_finished                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_all_notes_off_req_finished                       ; N/A     ;
; midi_all_notes_off_req_finished                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_all_notes_off_req_finished                       ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ANOFF_SEND_00  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ANOFF_SEND_00  ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ANOFF_SEND_00  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ANOFF_SEND_00  ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ANOFF_SEND_7B  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ANOFF_SEND_7B  ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ANOFF_SEND_7B  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ANOFF_SEND_7B  ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ANOFF_SEND_Bn  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ANOFF_SEND_Bn  ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ANOFF_SEND_Bn  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ANOFF_SEND_Bn  ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ANOFF_WAIT     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ANOFF_WAIT     ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ANOFF_WAIT     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ANOFF_WAIT     ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ASOFF_SEND_00  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ASOFF_SEND_00  ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ASOFF_SEND_00  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ASOFF_SEND_00  ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ASOFF_SEND_78  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ASOFF_SEND_78  ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ASOFF_SEND_78  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ASOFF_SEND_78  ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ASOFF_SEND_Bn  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ASOFF_SEND_Bn  ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ASOFF_SEND_Bn  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ASOFF_SEND_Bn  ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ASOFF_WAIT     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ASOFF_WAIT     ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ASOFF_WAIT     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_ASOFF_WAIT     ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_FIN            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_FIN            ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_FIN            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_FIN            ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_IDLE           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_IDLE~_wirecell ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_IDLE           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_IDLE~_wirecell ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_7D        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_7D        ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_7D        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_7D        ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_COMMAND   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_COMMAND   ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_COMMAND   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_COMMAND   ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_F0        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_F0        ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_F0        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_F0        ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_F7        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_F7        ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_F7        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_F7        ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_PARAMETER ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_PARAMETER ; N/A     ;
; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_PARAMETER ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|mctrl_state.MCTRL_SEND_PARAMETER ; N/A     ;
; midi_ctrl:midi_ctrl0|midi_out_ext                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|midi_out_ext~1                   ; N/A     ;
; midi_ctrl:midi_ctrl0|midi_out_ext                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|midi_out_ext~1                   ; N/A     ;
; midi_ctrl:midi_ctrl0|midi_out_mt32pi                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|midi_out_mt32pi~1                ; N/A     ;
; midi_ctrl:midi_ctrl0|midi_out_mt32pi                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|midi_out_mt32pi~1                ; N/A     ;
; midi_ctrl:midi_ctrl0|midi_routing_ext[0]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; keplerx_reg[9][0]~_wirecell                           ; N/A     ;
; midi_ctrl:midi_ctrl0|midi_routing_ext[0]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; keplerx_reg[9][0]~_wirecell                           ; N/A     ;
; midi_ctrl:midi_ctrl0|midi_routing_ext[1]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; keplerx_reg[9][1]                                     ; N/A     ;
; midi_ctrl:midi_ctrl0|midi_routing_ext[1]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; keplerx_reg[9][1]                                     ; N/A     ;
; midi_ctrl:midi_ctrl0|midi_routing_mt32pi[0]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; keplerx_reg[9][2]~_wirecell                           ; N/A     ;
; midi_ctrl:midi_ctrl0|midi_routing_mt32pi[0]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; keplerx_reg[9][2]~_wirecell                           ; N/A     ;
; midi_ctrl:midi_ctrl0|midi_routing_mt32pi[1]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; keplerx_reg[9][3]                                     ; N/A     ;
; midi_ctrl:midi_ctrl0|midi_routing_mt32pi[1]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; keplerx_reg[9][3]                                     ; N/A     ;
; midi_ctrl:midi_ctrl0|midi_source_1                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; em3802:midi|txframe:txunit|SD~_wirecell               ; N/A     ;
; midi_ctrl:midi_ctrl0|midi_source_1                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; em3802:midi|txframe:txunit|SD~_wirecell               ; N/A     ;
; midi_ctrl:midi_ctrl0|midi_source_2                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[32]                                            ; N/A     ;
; midi_ctrl:midi_ctrl0|midi_source_2                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[32]                                            ; N/A     ;
; midi_ctrl:midi_ctrl0|midi_source_3                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                   ; N/A     ;
; midi_ctrl:midi_ctrl0|midi_source_3                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                   ; N/A     ;
; midi_ctrl:midi_ctrl0|sendword[0]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|sendword[0]                      ; N/A     ;
; midi_ctrl:midi_ctrl0|sendword[0]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|sendword[0]                      ; N/A     ;
; midi_ctrl:midi_ctrl0|sendword[1]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|sendword[1]                      ; N/A     ;
; midi_ctrl:midi_ctrl0|sendword[1]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|sendword[1]                      ; N/A     ;
; midi_ctrl:midi_ctrl0|sendword[2]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|sendword[2]                      ; N/A     ;
; midi_ctrl:midi_ctrl0|sendword[2]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|sendword[2]                      ; N/A     ;
; midi_ctrl:midi_ctrl0|sendword[3]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|sendword[3]                      ; N/A     ;
; midi_ctrl:midi_ctrl0|sendword[3]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|sendword[3]                      ; N/A     ;
; midi_ctrl:midi_ctrl0|sendword[4]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|sendword[4]                      ; N/A     ;
; midi_ctrl:midi_ctrl0|sendword[4]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|sendword[4]                      ; N/A     ;
; midi_ctrl:midi_ctrl0|sendword[5]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|sendword[5]                      ; N/A     ;
; midi_ctrl:midi_ctrl0|sendword[5]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|sendword[5]                      ; N/A     ;
; midi_ctrl:midi_ctrl0|sendword[6]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|sendword[6]                      ; N/A     ;
; midi_ctrl:midi_ctrl0|sendword[6]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|sendword[6]                      ; N/A     ;
; midi_ctrl:midi_ctrl0|sendword[7]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|sendword[7]                      ; N/A     ;
; midi_ctrl:midi_ctrl0|sendword[7]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|sendword[7]                      ; N/A     ;
; midi_ctrl:midi_ctrl0|sfttx                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_ctrl:midi_ctrl0|sfttx                            ; N/A     ;
; midi_req                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_req                                              ; N/A     ;
; midi_req                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; midi_req                                              ; N/A     ;
; midi_rx                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[32]                                            ; N/A     ;
; midi_rx                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[32]                                            ; N/A     ;
; midi_trans_debug|gnd                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~GND                   ; N/A     ;
; midi_trans_debug|gnd                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~GND                   ; N/A     ;
; midi_trans_debug|gnd                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~GND                   ; N/A     ;
; midi_trans_debug|gnd                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~GND                   ; N/A     ;
; midi_trans_debug|gnd                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~GND                   ; N/A     ;
; midi_trans_debug|gnd                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~GND                   ; N/A     ;
; midi_trans_debug|gnd                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~GND                   ; N/A     ;
; midi_trans_debug|gnd                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~GND                   ; N/A     ;
; midi_trans_debug|gnd                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~GND                   ; N/A     ;
; midi_trans_debug|gnd                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~GND                   ; N/A     ;
; midi_trans_debug|gnd                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~GND                   ; N/A     ;
; midi_trans_debug|gnd                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~GND                   ; N/A     ;
; midi_trans_debug|gnd                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~GND                   ; N/A     ;
; midi_trans_debug|gnd                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~GND                   ; N/A     ;
; midi_trans_debug|gnd                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~GND                   ; N/A     ;
; midi_trans_debug|gnd                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~GND                   ; N/A     ;
; midi_trans_debug|vcc                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~VCC                   ; N/A     ;
; midi_trans_debug|vcc                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~VCC                   ; N/A     ;
; midi_trans_debug|vcc                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~VCC                   ; N/A     ;
; midi_trans_debug|vcc                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~VCC                   ; N/A     ;
; midi_trans_debug|vcc                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~VCC                   ; N/A     ;
; midi_trans_debug|vcc                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~VCC                   ; N/A     ;
; midi_trans_debug|vcc                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~VCC                   ; N/A     ;
; midi_trans_debug|vcc                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~VCC                   ; N/A     ;
; midi_trans_debug|vcc                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~VCC                   ; N/A     ;
; midi_trans_debug|vcc                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~VCC                   ; N/A     ;
; midi_trans_debug|vcc                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~VCC                   ; N/A     ;
; midi_trans_debug|vcc                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~VCC                   ; N/A     ;
; midi_trans_debug|vcc                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~VCC                   ; N/A     ;
; midi_trans_debug|vcc                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~VCC                   ; N/A     ;
; midi_trans_debug|vcc                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~VCC                   ; N/A     ;
; midi_trans_debug|vcc                                  ; post-fitting  ; connected ; sld_signaltap:midi_trans_debug ; post-synthesis    ; sld_signaltap:midi_trans_debug|~VCC                   ; N/A     ;
+-------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "em3802_debug"                                                                                                                                                                                                                                                                                                               ;
+------------------------------+---------------+-----------+----------------------------+-------------------+---------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                         ; Type          ; Status    ; Partition Name             ; Netlist Type Used ; Actual Connection                                                                           ; Details                                                                                                                                                        ;
+------------------------------+---------------+-----------+----------------------------+-------------------+---------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; em3802:midi|ADDRIN[0]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|ADDRIN[0]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|ADDRIN[0]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|ADDRIN[0]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|ADDRIN[1]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|ADDRIN[1]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|ADDRIN[1]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|ADDRIN[1]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|ADDRIN[2]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|ADDRIN[2]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|ADDRIN[2]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|ADDRIN[2]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|DATIN[0]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|DATIN[0]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|DATIN[0]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|DATIN[0]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|DATIN[1]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|DATIN[1]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|DATIN[1]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|DATIN[1]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|DATIN[2]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|DATIN[2]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|DATIN[2]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|DATIN[2]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|DATIN[3]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|DATIN[3]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|DATIN[3]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|DATIN[3]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|DATIN[4]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|DATIN[4]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|DATIN[4]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|DATIN[4]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|DATIN[5]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|DATIN[5]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|DATIN[5]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|DATIN[5]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|DATIN[6]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|DATIN[6]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|DATIN[6]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|DATIN[6]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|DATIN[7]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|DATIN[7]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|DATIN[7]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|DATIN[7]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|DATWR            ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|DATWR                                                                           ; N/A                                                                                                                                                            ;
; em3802:midi|DATWR            ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|DATWR                                                                           ; N/A                                                                                                                                                            ;
; em3802:midi|R00[0]           ; pre-synthesis ; missing   ; Top                        ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; em3802:midi|R00[0]           ; pre-synthesis ; missing   ; Top                        ; post-synthesis    ; GND                                                                                         ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; em3802:midi|R00[1]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|R00[1]                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|R00[1]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|R00[1]                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|R00[2]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|R00[3]                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|R00[2]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|R00[3]                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|R00[3]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|R00[3]                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|R00[3]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|R00[3]                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|R00[4]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|R00[4]                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|R00[4]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|R00[4]                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|R00[5]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|R00[5]                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|R00[5]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|R00[5]                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|R00[6]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|R00[6]                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|R00[6]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|R00[6]                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|R00[7]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|R00[7]                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|R00[7]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|R00[7]                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|R02[0]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|R02[0]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|R02[1]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|R02[1]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|R02[2]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|R02[2]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|R02[3]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|R02[3]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|R02[4]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|R02[4]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|R02[5]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|R02[5]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|R02[6]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|R02[6]                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|R02[6]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|R02[6]                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|R02[7]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|R02[7]                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|R02[7]           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|R02[7]                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|intclr[0]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intclr[0]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|intclr[0]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intclr[0]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|intclr[1]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intclr[1]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|intclr[1]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intclr[1]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|intclr[2]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intclr[2]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|intclr[2]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intclr[2]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|intclr[3]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intclr[3]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|intclr[3]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intclr[3]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|intclr[4]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intclr[4]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|intclr[4]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intclr[4]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|intclr[5]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intclr[5]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|intclr[5]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intclr[5]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|intclr[6]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intclr[6]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|intclr[6]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intclr[6]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|intclr[7]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intclr[7]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|intclr[7]        ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intclr[7]                                                                       ; N/A                                                                                                                                                            ;
; em3802:midi|intclr_req       ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intclr_req                                                                      ; N/A                                                                                                                                                            ;
; em3802:midi|intclr_req       ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intclr_req                                                                      ; N/A                                                                                                                                                            ;
; em3802:midi|inten[0]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|inten[0]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|inten[0]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|inten[0]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|inten[1]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|inten[1]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|inten[1]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|inten[1]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|inten[2]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|inten[2]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|inten[2]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|inten[2]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|inten[3]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|inten[3]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|inten[3]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|inten[3]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|inten[4]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|inten[4]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|inten[4]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|inten[4]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|inten[5]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|inten[5]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|inten[5]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|inten[5]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|inten[6]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|inten[6]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|inten[6]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|inten[6]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|inten[7]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|inten[7]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|inten[7]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|inten[7]                                                                        ; N/A                                                                                                                                                            ;
; em3802:midi|intstatus[0]     ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|intstatus[0]     ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|intstatus[1]     ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|intstatus[1]     ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|intstatus[2]     ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|intstatus[2]     ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|intstatus[3]     ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|intstatus[3]     ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|intstatus[4]     ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|intstatus[4]     ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|intstatus[5]     ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|intstatus[5]     ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; GND                                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|intstatus[6]     ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intstatus[6]                                                                    ; N/A                                                                                                                                                            ;
; em3802:midi|intstatus[6]     ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intstatus[6]                                                                    ; N/A                                                                                                                                                            ;
; em3802:midi|intstatus[7]     ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intstatus[7]                                                                    ; N/A                                                                                                                                                            ;
; em3802:midi|intstatus[7]     ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|intstatus[7]                                                                    ; N/A                                                                                                                                                            ;
; em3802:midi|irq_n            ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|irq_n~_wirecell                                                                 ; N/A                                                                                                                                                            ;
; em3802:midi|irq_n            ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|irq_n~_wirecell                                                                 ; N/A                                                                                                                                                            ;
; em3802:midi|ldatwr           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|ldatwr                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|ldatwr           ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|ldatwr                                                                          ; N/A                                                                                                                                                            ;
; em3802:midi|odata[0]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|odata[0]~0                                                                      ; N/A                                                                                                                                                            ;
; em3802:midi|odata[0]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|odata[0]~0                                                                      ; N/A                                                                                                                                                            ;
; em3802:midi|odata[1]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|odata[1]~7                                                                      ; N/A                                                                                                                                                            ;
; em3802:midi|odata[1]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|odata[1]~7                                                                      ; N/A                                                                                                                                                            ;
; em3802:midi|odata[2]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|odata[2]~10                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|odata[2]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|odata[2]~10                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|odata[3]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|odata[3]~14                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|odata[3]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|odata[3]~14                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|odata[4]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|odata[4]~18                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|odata[4]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|odata[4]~18                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|odata[5]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|odata[5]~21                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|odata[5]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|odata[5]~21                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|odata[6]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|odata[6]~28                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|odata[6]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|odata[6]~28                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|odata[7]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|odata[7]~33                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|odata[7]         ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; em3802:midi|odata[7]~33                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|req              ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; midi_req                                                                                    ; N/A                                                                                                                                                            ;
; em3802:midi|req              ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; midi_req                                                                                    ; N/A                                                                                                                                                            ;
; em3802:midi|rw               ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; sys_rw~_wirecell                                                                            ; N/A                                                                                                                                                            ;
; em3802:midi|rw               ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; sys_rw~_wirecell                                                                            ; N/A                                                                                                                                                            ;
; midi_ctrl:midi_ctrl0|sys_clk ; pre-synthesis ; connected ; Top                        ; post-synthesis    ; pllmain:pllmain_inst|altpll:altpll_component|pllmain_altpll:auto_generated|wire_pll1_clk[0] ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[0]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[0]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[0]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[0]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[10]     ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[10]                                                                    ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[10]     ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[10]                                                                    ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[11]     ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[11]                                                                    ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[11]     ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[11]                                                                    ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[12]     ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[12]                                                                    ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[12]     ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[12]                                                                    ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[13]     ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[13]                                                                    ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[13]     ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[13]                                                                    ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[1]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[1]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[1]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[1]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[2]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[2]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[2]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[2]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[3]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[3]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[3]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[3]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[4]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[4]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[4]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[4]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[5]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[5]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[5]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[5]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[6]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[6]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[6]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[6]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[7]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[7]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[7]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[7]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[8]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[8]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[8]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[8]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[9]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[9]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_COUNT[9]      ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_COUNT[9]                                                                     ; N/A                                                                                                                                                            ;
; em3802:midi|GT_ZERO          ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_ZERO                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|GT_ZERO          ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|GT_ZERO                                                                         ; N/A                                                                                                                                                            ;
; em3802:midi|ack              ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|ack                                                                             ; N/A                                                                                                                                                            ;
; em3802:midi|ack              ; post-fitting  ; connected ; Top                        ; post-synthesis    ; em3802:midi|ack                                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|gnd             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~GND                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|gnd             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~GND                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|gnd             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~GND                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|gnd             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~GND                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|gnd             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~GND                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|gnd             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~GND                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|gnd             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~GND                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|gnd             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~GND                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|gnd             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~GND                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|gnd             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~GND                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|gnd             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~GND                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|gnd             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~GND                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|gnd             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~GND                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|gnd             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~GND                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|gnd             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~GND                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|vcc             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~VCC                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|vcc             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~VCC                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|vcc             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~VCC                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|vcc             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~VCC                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|vcc             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~VCC                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|vcc             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~VCC                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|vcc             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~VCC                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|vcc             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~VCC                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|vcc             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~VCC                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|vcc             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~VCC                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|vcc             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~VCC                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|vcc             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~VCC                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|vcc             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~VCC                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|vcc             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~VCC                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|vcc             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~VCC                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|vcc             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~VCC                                                             ; N/A                                                                                                                                                            ;
; em3802_debug|vcc             ; post-fitting  ; connected ; sld_signaltap:em3802_debug ; post-synthesis    ; sld_signaltap:em3802_debug|~VCC                                                             ; N/A                                                                                                                                                            ;
+------------------------------+---------------+-----------+----------------------------+-------------------+---------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                                                  ;
+---------------------------------------------+-------+------------------+----------------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:em3802_debug ; sld_signaltap:midi_trans_debug ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+----------------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 16912 ; 203              ; 1536                       ; 932                            ; 0                              ;
;                                             ;       ;                  ;                            ;                                ;                                ;
; Total combinational functions               ; 13153 ; 187              ; 610                        ; 456                            ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                            ;                                ;                                ;
;     -- 4 input functions                    ; 6348  ; 70               ; 300                        ; 204                            ; 0                              ;
;     -- 3 input functions                    ; 3853  ; 77               ; 187                        ; 140                            ; 0                              ;
;     -- <=2 input functions                  ; 2952  ; 40               ; 123                        ; 112                            ; 0                              ;
;                                             ;       ;                  ;                            ;                                ;                                ;
; Logic elements by mode                      ;       ;                  ;                            ;                                ;                                ;
;     -- normal mode                          ; 10766 ; 179              ; 529                        ; 376                            ; 0                              ;
;     -- arithmetic mode                      ; 2387  ; 8                ; 81                         ; 80                             ; 0                              ;
;                                             ;       ;                  ;                            ;                                ;                                ;
; Total registers                             ; 7732  ; 122              ; 1304                       ; 763                            ; 0                              ;
;     -- Dedicated logic registers            ; 7724  ; 122              ; 1304                       ; 763                            ; 0                              ;
;     -- I/O registers                        ; 16    ; 0                ; 0                          ; 0                              ; 0                              ;
;                                             ;       ;                  ;                            ;                                ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                          ; 0                              ; 0                              ;
; I/O pins                                    ; 150   ; 0                ; 0                          ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4     ; 0                ; 0                          ; 0                              ; 0                              ;
; Total memory bits                           ; 30048 ; 0                ; 82944                      ; 36864                          ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                          ; 0                              ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                          ; 0                              ; 0                              ;
; PLL                                         ; 0     ; 0                ; 0                          ; 0                              ; 4                              ;
; Double Data Rate I/O Output Circuitry       ; 4     ; 0                ; 0                          ; 0                              ; 0                              ;
;                                             ;       ;                  ;                            ;                                ;                                ;
; Connections                                 ;       ;                  ;                            ;                                ;                                ;
;     -- Input Connections                    ; 8709  ; 177              ; 1883                       ; 1119                           ; 8                              ;
;     -- Registered Input Connections         ; 8408  ; 132              ; 1496                       ; 865                            ; 0                              ;
;     -- Output Connections                   ; 1935  ; 412              ; 34                         ; 34                             ; 9481                           ;
;     -- Registered Output Connections        ; 627   ; 412              ; 0                          ; 0                              ; 0                              ;
;                                             ;       ;                  ;                            ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                            ;                                ;                                ;
;     -- Total Connections                    ; 81551 ; 1424             ; 7786                       ; 4670                           ; 9493                           ;
;     -- Registered Connections               ; 44446 ; 1077             ; 5800                       ; 3182                           ; 0                              ;
;                                             ;       ;                  ;                            ;                                ;                                ;
; External Connections                        ;       ;                  ;                            ;                                ;                                ;
;     -- Top                                  ; 178   ; 154              ; 772                        ; 913                            ; 8627                           ;
;     -- sld_hub:auto_hub                     ; 154   ; 40               ; 219                        ; 176                            ; 0                              ;
;     -- sld_signaltap:em3802_debug           ; 772   ; 219              ; 64                         ; 0                              ; 862                            ;
;     -- sld_signaltap:midi_trans_debug       ; 913   ; 176              ; 0                          ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 8627  ; 0                ; 862                        ; 0                              ; 0                              ;
;                                             ;       ;                  ;                            ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                            ;                                ;                                ;
;     -- Input Ports                          ; 21    ; 78               ; 312                        ; 177                            ; 8                              ;
;     -- Output Ports                         ; 145   ; 95               ; 177                        ; 87                             ; 11                             ;
;     -- Bidir Ports                          ; 89    ; 0                ; 0                          ; 0                              ; 0                              ;
;                                             ;       ;                  ;                            ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                            ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 3                ; 168                        ; 78                             ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 57               ; 163                        ; 73                             ; 0                              ;
;                                             ;       ;                  ;                            ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                            ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 0                ; 41                         ; 18                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 28               ; 2                          ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 17                         ; 16                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 1                          ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 46               ; 85                         ; 40                             ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                          ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 51               ; 99                         ; 54                             ; 5                              ;
;     -- Output Ports with no Fanout          ; 0     ; 30               ; 165                        ; 75                             ; 0                              ;
+---------------------------------------------+-------+------------------+----------------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                   ;
+--------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                   ; Partition ; Type          ; Location ; Status                                     ;
+--------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; altera_reserved_tck                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tms                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pADC_CS_N                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pADC_CS_N                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pADC_CS_N~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pADC_SADDR                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pADC_SADDR                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pADC_SADDR~output                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pADC_SCLK                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pADC_SCLK                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pADC_SCLK~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pADC_SDAT                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pADC_SDAT                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pADC_SDAT~input                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pClk50M                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pClk50M                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pClk50M~input                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_ADDR[0]                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[0]                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[0]~output                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_ADDR[10]                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[10]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[10]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_ADDR[11]                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[11]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[11]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_ADDR[12]                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[12]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[12]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_ADDR[1]                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[1]                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[1]~output                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_ADDR[2]                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[2]                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[2]~output                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_ADDR[3]                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[3]                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[3]~output                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_ADDR[4]                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[4]                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[4]~output                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_ADDR[5]                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[5]                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[5]~output                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_ADDR[6]                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[6]                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[6]~output                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_ADDR[7]                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[7]                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[7]~output                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_ADDR[8]                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[8]                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[8]~output                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_ADDR[9]                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[9]                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[9]~output                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_BA[0]                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_BA[0]                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_BA[0]~output                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_BA[1]                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_BA[1]                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_BA[1]~output                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_CAS_N                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_CAS_N                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_CAS_N~output                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_CKE                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_CKE                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_CKE~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_CLK                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_CLK                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_CLK~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_CS_N                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_CS_N                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_CS_N~output                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_DQM[0]                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_DQM[0]                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQM[0]~output                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_DQM[1]                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_DQM[1]                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQM[1]~output                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_DQ[0]                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[0]                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[0]~output                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_DQ[10]                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[10]                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[10]~output                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_DQ[11]                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[11]                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[11]~output                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_DQ[12]                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[12]                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[12]~output                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_DQ[13]                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[13]                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[13]~output                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_DQ[14]                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[14]                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[14]~output                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_DQ[15]                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[15]                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[15]~output                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_DQ[1]                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[1]                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[1]~output                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_DQ[2]                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[2]                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[2]~output                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_DQ[3]                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[3]                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[3]~output                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_DQ[4]                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[4]                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[4]~output                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_DQ[5]                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[5]                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[5]~output                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_DQ[6]                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[6]                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[6]~output                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_DQ[7]                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[7]                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[7]~output                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_DQ[8]                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[8]                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[8]~output                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_DQ[9]                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[9]                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[9]~output                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_RAS_N                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_RAS_N                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_RAS_N~output                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pDRAM_WE_N                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_WE_N                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_WE_N~output                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pEPCS_ASDO                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pEPCS_ASDO                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pEPCS_ASDO~output                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pEPCS_DATA0                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pEPCS_DATA0                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pEPCS_DATA0~input                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pEPCS_DCLK                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pEPCS_DCLK                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pEPCS_DCLK~output                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pEPCS_NCSO                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pEPCS_NCSO                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pEPCS_NCSO~output                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[12]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[12]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[12]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[13]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[13]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[13]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[14]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[14]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[14]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[15]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[15]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[15]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[16]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[16]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[16]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[17]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[17]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[17]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[18]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[18]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[18]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[19]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[19]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[19]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[20]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[20]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[20]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[21]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[21]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[21]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[22]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[22]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[22]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[23]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[23]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[23]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[24]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[24]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[24]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[25]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[25]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[25]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[26]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[26]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[26]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[27]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[27]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[27]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[28]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[28]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[28]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[29]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[29]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[29]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[30]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[30]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[30]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[31]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[31]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[31]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[32]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[32]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[32]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0[33]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[33]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[33]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0_00                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0_00                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_00~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0_01                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0_01                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_01~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0_04                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0_04                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_04~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0_09                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0_09                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_09~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0_HDMI_CLK                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pGPIO0_HDMI_CLK                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_HDMI_CLK~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0_HDMI_DATA0                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pGPIO0_HDMI_DATA0                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_HDMI_DATA0~output                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0_HDMI_DATA1                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pGPIO0_HDMI_DATA1                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_HDMI_DATA1~output                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0_HDMI_DATA2                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pGPIO0_HDMI_DATA2                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_HDMI_DATA2~output                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0_IN[0]                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pGPIO0_IN[0]                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_IN[0]~input                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO0_IN[1]                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pGPIO0_IN[1]                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_IN[1]~input                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[0]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[0]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[0]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[10]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[10]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[10]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[11]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[11]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[11]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[12]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[12]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[12]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[13]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[13]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[13]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[14]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[14]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[14]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[15]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[15]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[15]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[16]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[16]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[16]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[17]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[17]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[17]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[18]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[18]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[18]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[19]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[19]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[19]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[1]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[1]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[1]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[20]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[20]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[20]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[21]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[21]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[21]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[22]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[22]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[22]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[23]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[23]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[23]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[24]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[24]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[24]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[25]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[25]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[25]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[26]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[26]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[26]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[27]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[27]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[27]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[28]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[28]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[28]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[29]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[29]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[29]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[2]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[2]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[2]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[30]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[30]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[30]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[31]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[31]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[31]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[32]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[32]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[32]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[33]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[33]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[33]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[3]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[3]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[3]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[4]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[4]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[4]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[5]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[5]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[5]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[6]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[6]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[6]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[7]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[7]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[7]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[8]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[8]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[8]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1[9]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[9]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[9]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1_IN[0]                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pGPIO1_IN[0]                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1_IN[0]~input                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO1_IN[1]                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pGPIO1_IN[1]                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1_IN[1]~input                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO2[0]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO2[0]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO2[0]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO2[10]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO2[10]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO2[10]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO2[11]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO2[11]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO2[11]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO2[12]                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO2[12]                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO2[12]~output                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO2[1]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO2[1]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO2[1]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO2[2]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO2[2]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO2[2]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO2[3]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO2[3]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO2[3]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO2[4]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO2[4]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO2[4]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO2[5]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO2[5]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO2[5]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO2[6]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO2[6]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO2[6]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO2[7]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO2[7]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO2[7]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO2[8]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO2[8]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO2[8]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO2[9]                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO2[9]                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO2[9]~output                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO2_IN[0]                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pGPIO2_IN[0]                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO2_IN[0]~input                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO2_IN[1]                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pGPIO2_IN[1]                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO2_IN[1]~input                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pGPIO2_IN[2]                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pGPIO2_IN[2]                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO2_IN[2]~input                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pG_SENSOR_CS_N                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pG_SENSOR_CS_N                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pG_SENSOR_CS_N~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pG_SENSOR_INT                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pG_SENSOR_INT                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pG_SENSOR_INT~input                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pI2C_SCLK                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pI2C_SCLK                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pI2C_SCLK~output                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pI2C_SDAT                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pI2C_SDAT                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pI2C_SDAT~input                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pKEY[0]                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pKEY[0]                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pKEY[0]~input                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pKEY[1]                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pKEY[1]                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pKEY[1]~input                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pLED[0]                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pLED[0]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pLED[0]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pLED[1]                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pLED[1]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pLED[1]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pLED[2]                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pLED[2]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pLED[2]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pLED[3]                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pLED[3]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pLED[3]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pLED[4]                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pLED[4]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pLED[4]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pLED[5]                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pLED[5]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pLED[5]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pLED[6]                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pLED[6]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pLED[6]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pLED[7]                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pLED[7]                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pLED[7]~output                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pSW[0]                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pSW[0]                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pSW[0]~input                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pSW[1]                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pSW[1]                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pSW[1]~input                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pSW[2]                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pSW[2]                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pSW[2]~input                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pSW[3]                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pSW[3]                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pSW[3]~input                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ADDRIN_0_                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ADDRIN_1_                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ADDRIN_2_                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_DATIN_0_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_DATIN_1_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_DATIN_2_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_DATIN_3_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_DATIN_4_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_DATIN_5_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_DATIN_6_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_DATIN_7_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_DATWR                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_R00_1_                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_R00_2_                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_R00_3_                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_R00_4_                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_R00_5_                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_R00_6_                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_R00_7_                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_R02_0_                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_R02_1_                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_R02_2_                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_R02_3_                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_R02_4_                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_R02_5_                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_R02_6_                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_R02_7_                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_all_notes_off_req                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_all_notes_off_req_finished             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_mctrl_state.MCTRL_ANOFF_SEND_00  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_mctrl_state.MCTRL_ANOFF_SEND_7B  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_mctrl_state.MCTRL_ANOFF_SEND_Bn  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_mctrl_state.MCTRL_ANOFF_WAIT     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_mctrl_state.MCTRL_ASOFF_SEND_00  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_mctrl_state.MCTRL_ASOFF_SEND_78  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_mctrl_state.MCTRL_ASOFF_SEND_Bn  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_mctrl_state.MCTRL_ASOFF_WAIT     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_mctrl_state.MCTRL_FIN            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_mctrl_state.MCTRL_IDLE           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_mctrl_state.MCTRL_SEND_7D        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_mctrl_state.MCTRL_SEND_COMMAND   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_mctrl_state.MCTRL_SEND_F0        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_mctrl_state.MCTRL_SEND_F7        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_mctrl_state.MCTRL_SEND_PARAMETER ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_midi_out_ext                     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_midi_out_mt32pi                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_midi_routing_ext_0_              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_midi_routing_ext_1_              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_midi_routing_mt32pi_0_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_midi_routing_mt32pi_1_           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_midi_source_1                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_midi_source_3                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_sendword_0_                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_sendword_1_                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_sendword_2_                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_sendword_3_                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_sendword_4_                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_sendword_5_                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_sendword_6_                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_sendword_7_                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_sfttx                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ctrl0_sys_clk                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_intclr_0_                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_intclr_1_                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_intclr_2_                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_intclr_3_                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_intclr_4_                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_intclr_5_                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_intclr_6_                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_intclr_7_                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_intclr_req                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_inten_0_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_inten_1_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_inten_2_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_inten_3_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_inten_4_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_inten_5_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_inten_6_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_inten_7_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_intstatus_0_                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_intstatus_1_                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_intstatus_2_                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_intstatus_3_                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_intstatus_4_                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_intstatus_5_                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_intstatus_6_                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_intstatus_7_                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_irq_n                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_ldatwr                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_odata_0_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_odata_1_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_odata_2_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_odata_3_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_odata_4_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_odata_5_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_odata_6_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_odata_7_                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_req                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.midi_rw                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                        ;           ;               ;          ;                                            ;
+--------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                    ;
+---------------------------------------------+---------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                       ;
+---------------------------------------------+---------------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 19,565                                                                                      ;
;                                             ;                                                                                             ;
; Total combinational functions               ; 14406                                                                                       ;
; Logic element usage by number of LUT inputs ;                                                                                             ;
;     -- 4 input functions                    ; 6922                                                                                        ;
;     -- 3 input functions                    ; 4257                                                                                        ;
;     -- <=2 input functions                  ; 3227                                                                                        ;
;                                             ;                                                                                             ;
; Logic elements by mode                      ;                                                                                             ;
;     -- normal mode                          ; 11850                                                                                       ;
;     -- arithmetic mode                      ; 2556                                                                                        ;
;                                             ;                                                                                             ;
; Total registers                             ; 9921                                                                                        ;
;     -- Dedicated logic registers            ; 9913                                                                                        ;
;     -- I/O registers                        ; 16                                                                                          ;
;                                             ;                                                                                             ;
; I/O pins                                    ; 150                                                                                         ;
; Total memory bits                           ; 149856                                                                                      ;
;                                             ;                                                                                             ;
; Embedded Multiplier 9-bit elements          ; 4                                                                                           ;
;                                             ;                                                                                             ;
; Total PLLs                                  ; 4                                                                                           ;
;     -- PLLs                                 ; 4                                                                                           ;
;                                             ;                                                                                             ;
; Maximum fan-out node                        ; pllmain:pllmain_inst|altpll:altpll_component|pllmain_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 8644                                                                                        ;
; Total fan-out                               ; 90881                                                                                       ;
; Average fan-out                             ; 3.53                                                                                        ;
+---------------------------------------------+---------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+-------------------------------------------------+
; Name                                                                                                                                                                                                             ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+-------------------------------------------------+
; GreenPAK_EEPROM:greenpak_inst|ram_8x256:ram_nvm|altsyncram:BRAM_rtl_0|altsyncram_vd41:auto_generated|ALTSYNCRAM                                                                                                  ; AUTO ; Single Port      ; 256          ; 8            ; --           ; --           ; 2048  ; None                                            ;
; OPM_JT51:OPM|jt51:jt51_u0|jt51_acc:u_acc|jt51_sh:u_acc|altshift_taps:bits_rtl_0|shift_taps_86n:auto_generated|altsyncram_o2b1:altsyncram2|ALTSYNCRAM                                                             ; AUTO ; Simple Dual Port ; 6            ; 96           ; 6            ; 96           ; 576   ; None                                            ;
; OPM_JT51:OPM|jt51:jt51_u0|jt51_mmr:u_mmr|jt51_reg:u_reg|jt51_csr_op:u_csr_op|jt51_sh:u_reg0op|altshift_taps:bits_rtl_0|shift_taps_a7n:auto_generated|altsyncram_05b1:altsyncram2|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; 30           ; 40           ; 30           ; 40           ; 1200  ; None                                            ;
; OPM_JT51:OPM|jt51:jt51_u0|jt51_mmr:u_mmr|jt51_reg:u_reg|jt51_csr_op:u_csr_op|jt51_sh:u_reg0op|altshift_taps:bits_rtl_1|shift_taps_p5n:auto_generated|altsyncram_g2b1:altsyncram2|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; 29           ; 4            ; 29           ; 4            ; 116   ; None                                            ;
; OPM_JT51:OPM|jt51:jt51_u0|jt51_op:u_op|jt51_exprom:u_exprom|altsyncram:explut_rtl_0|altsyncram_7b81:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; ROM              ; 32           ; 45           ; --           ; --           ; 1440  ; db/X68KeplerX.ram0_jt51_exprom_4ea5c1b8.hdl.mif ;
; OPM_JT51:OPM|jt51:jt51_u0|jt51_op:u_op|jt51_phrom:u_phrom|altsyncram:sinetable_rtl_0|altsyncram_t481:auto_generated|ALTSYNCRAM                                                                                   ; AUTO ; ROM              ; 32           ; 46           ; --           ; --           ; 1472  ; db/X68KeplerX.ram0_jt51_phrom_b981b872.hdl.mif  ;
; OPM_JT51:OPM|jt51:jt51_u0|jt51_op:u_op|jt51_sh:out_padding|altshift_taps:bits_rtl_0|shift_taps_t5n:auto_generated|altsyncram_v861:altsyncram4|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; 3            ; 24           ; 3            ; 24           ; 72    ; None                                            ;
; OPM_JT51:OPM|jt51:jt51_u0|jt51_pg:u_pg|jt51_sh:u_phsh|altshift_taps:bits_rtl_0|shift_taps_d7n:auto_generated|altsyncram_65b1:altsyncram2|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; 27           ; 10           ; 27           ; 10           ; 270   ; None                                            ;
; e6258:adpcm|calcadpcm:adpcm|tbl6258:diftbl|altsyncram:altsyncram_component|altsyncram_ors3:auto_generated|ALTSYNCRAM                                                                                             ; AUTO ; ROM              ; 512          ; 12           ; --           ; --           ; 6144  ; ./RTL/adpcm/tbl6258.mif                         ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt10_adpcm_drvA:gen_adpcm.u_adpcm_a|jt10_adpcm_cnt:u_cnt|altshift_taps:addr1_rtl_0|shift_taps_s5n:auto_generated|altsyncram_l1b1:altsyncram2|ALTSYNCRAM         ; AUTO ; Simple Dual Port ; 2            ; 21           ; 2            ; 21           ; 42    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt10_adpcm_drvA:gen_adpcm.u_adpcm_a|jt10_adpcm_cnt:u_cnt|altshift_taps:end2_rtl_0|shift_taps_r5n:auto_generated|altsyncram_v861:altsyncram4|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; 3            ; 24           ; 3            ; 24           ; 72    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt10_adpcm_drvA:gen_adpcm.u_adpcm_a|jt10_adpcm_cnt:u_cnt|altshift_taps:start2_rtl_0|shift_taps_q5n:auto_generated|altsyncram_o1b1:altsyncram2|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; 3            ; 12           ; 3            ; 12           ; 36    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_eg:u_eg|altshift_taps:eg_V_rtl_0|shift_taps_lnm:auto_generated|altsyncram_md81:altsyncram2|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; 3            ; 10           ; 3            ; 10           ; 30    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_mmr:u_mmr|jt12_reg:u_reg|jt12_csr:u_csr1|jt12_sh_rst:u_regch|altshift_taps:bits_rtl_0|shift_taps_g7n:auto_generated|altsyncram_a5b1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 10           ; 84           ; 10           ; 84           ; 840   ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_mmr:u_mmr|jt12_reg:u_reg|jt12_csr:u_csr1|jt12_sh_rst:u_regch|altshift_taps:bits_rtl_1|shift_taps_n5n:auto_generated|altsyncram_ava1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 9            ; 4            ; 9            ; 4            ; 36    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_mmr:u_mmr|jt12_reg:u_reg|jt12_sh_rst:u_regch|altshift_taps:bits_rtl_0|shift_taps_26n:auto_generated|altsyncram_a2b1:altsyncram2|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; 4            ; 29           ; 4            ; 29           ; 116   ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_op:u_op|jt12_exprom:u_exprom|altsyncram:explut_jt51_rtl_0|altsyncram_4e81:auto_generated|ALTSYNCRAM                                                        ; AUTO ; ROM              ; 256          ; 10           ; --           ; --           ; 2560  ; db/X68KeplerX.ram0_jt12_exprom_ef3db0f0.hdl.mif ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_op:u_op|jt12_logsin:u_logsin|altsyncram:sinelut_rtl_0|altsyncram_mc81:auto_generated|ALTSYNCRAM                                                            ; AUTO ; ROM              ; 256          ; 12           ; --           ; --           ; 3072  ; db/X68KeplerX.ram0_jt12_logsin_ed1e88d6.hdl.mif ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_op:u_op|jt12_sh:phasemod_sh|altshift_taps:bits_rtl_0|shift_taps_snm:auto_generated|altsyncram_5e81:altsyncram2|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; 4            ; 52           ; 4            ; 52           ; 208   ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_pg:u_pg|jt12_sh_rst:u_pad|altshift_taps:bits_rtl_0|shift_taps_o5n:auto_generated|altsyncram_k1b1:altsyncram2|ALTSYNCRAM                                    ; AUTO ; Simple Dual Port ; 3            ; 10           ; 3            ; 10           ; 30    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_pg:u_pg|jt12_sh_rst:u_phsh|altshift_taps:bits_rtl_0|shift_taps_97n:auto_generated|altsyncram_u4b1:altsyncram2|ALTSYNCRAM                                   ; AUTO ; Simple Dual Port ; 22           ; 11           ; 22           ; 11           ; 242   ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_pg:u_pg|jt12_sh_rst:u_phsh|altshift_taps:bits_rtl_1|shift_taps_b7n:auto_generated|altsyncram_15b1:altsyncram2|ALTSYNCRAM                                   ; AUTO ; Simple Dual Port ; 16           ; 10           ; 16           ; 10           ; 160   ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt49:gen_ssg.u_psg|jt49_exp:u_exp|altsyncram:lut_rtl_0|altsyncram_9671:auto_generated|ALTSYNCRAM                                                                ; AUTO ; ROM              ; 128          ; 8            ; --           ; --           ; 1024  ; db/X68KeplerX.ram0_jt49_exp_c5515c4d.hdl.mif    ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt10_adpcm_drvA:gen_adpcm.u_adpcm_a|jt10_adpcm_cnt:u_cnt|altshift_taps:addr1_rtl_0|shift_taps_s5n:auto_generated|altsyncram_l1b1:altsyncram2|ALTSYNCRAM         ; AUTO ; Simple Dual Port ; 2            ; 21           ; 2            ; 21           ; 42    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt10_adpcm_drvA:gen_adpcm.u_adpcm_a|jt10_adpcm_cnt:u_cnt|altshift_taps:end2_rtl_0|shift_taps_r5n:auto_generated|altsyncram_v861:altsyncram4|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; 3            ; 24           ; 3            ; 24           ; 72    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt10_adpcm_drvA:gen_adpcm.u_adpcm_a|jt10_adpcm_cnt:u_cnt|altshift_taps:start2_rtl_0|shift_taps_q5n:auto_generated|altsyncram_o1b1:altsyncram2|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; 3            ; 12           ; 3            ; 12           ; 36    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_eg:u_eg|altshift_taps:eg_V_rtl_0|shift_taps_lnm:auto_generated|altsyncram_md81:altsyncram2|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; 3            ; 10           ; 3            ; 10           ; 30    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_mmr:u_mmr|jt12_reg:u_reg|jt12_csr:u_csr1|jt12_sh_rst:u_regch|altshift_taps:bits_rtl_0|shift_taps_g7n:auto_generated|altsyncram_a5b1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 10           ; 84           ; 10           ; 84           ; 840   ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_mmr:u_mmr|jt12_reg:u_reg|jt12_csr:u_csr1|jt12_sh_rst:u_regch|altshift_taps:bits_rtl_1|shift_taps_n5n:auto_generated|altsyncram_ava1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 9            ; 4            ; 9            ; 4            ; 36    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_mmr:u_mmr|jt12_reg:u_reg|jt12_sh_rst:u_regch|altshift_taps:bits_rtl_0|shift_taps_26n:auto_generated|altsyncram_a2b1:altsyncram2|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; 4            ; 29           ; 4            ; 29           ; 116   ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_op:u_op|jt12_exprom:u_exprom|altsyncram:explut_jt51_rtl_0|altsyncram_4e81:auto_generated|ALTSYNCRAM                                                        ; AUTO ; ROM              ; 256          ; 10           ; --           ; --           ; 2560  ; db/X68KeplerX.ram0_jt12_exprom_ef3db0f0.hdl.mif ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_op:u_op|jt12_logsin:u_logsin|altsyncram:sinelut_rtl_0|altsyncram_mc81:auto_generated|ALTSYNCRAM                                                            ; AUTO ; ROM              ; 256          ; 12           ; --           ; --           ; 3072  ; db/X68KeplerX.ram0_jt12_logsin_ed1e88d6.hdl.mif ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_op:u_op|jt12_sh:phasemod_sh|altshift_taps:bits_rtl_0|shift_taps_snm:auto_generated|altsyncram_5e81:altsyncram2|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; 4            ; 52           ; 4            ; 52           ; 208   ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_pg:u_pg|jt12_sh_rst:u_pad|altshift_taps:bits_rtl_0|shift_taps_o5n:auto_generated|altsyncram_k1b1:altsyncram2|ALTSYNCRAM                                    ; AUTO ; Simple Dual Port ; 3            ; 10           ; 3            ; 10           ; 30    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_pg:u_pg|jt12_sh_rst:u_phsh|altshift_taps:bits_rtl_0|shift_taps_97n:auto_generated|altsyncram_u4b1:altsyncram2|ALTSYNCRAM                                   ; AUTO ; Simple Dual Port ; 22           ; 11           ; 22           ; 11           ; 242   ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_pg:u_pg|jt12_sh_rst:u_phsh|altshift_taps:bits_rtl_1|shift_taps_b7n:auto_generated|altsyncram_15b1:altsyncram2|ALTSYNCRAM                                   ; AUTO ; Simple Dual Port ; 16           ; 10           ; 16           ; 10           ; 160   ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt49:gen_ssg.u_psg|jt49_exp:u_exp|altsyncram:lut_rtl_0|altsyncram_9671:auto_generated|ALTSYNCRAM                                                                ; AUTO ; ROM              ; 128          ; 8            ; --           ; --           ; 1024  ; db/X68KeplerX.ram0_jt49_exp_c5515c4d.hdl.mif    ;
; em3802:midi|datfifo:rxfifo|altsyncram:RAM_rtl_0|altsyncram_cdc1:auto_generated|ALTSYNCRAM                                                                                                                        ; AUTO ; Simple Dual Port ; 128          ; 8            ; 128          ; 8            ; 1024  ; None                                            ;
; em3802:midi|datfifo:txfifo|altsyncram:RAM_rtl_0|altsyncram_s9c1:auto_generated|ALTSYNCRAM                                                                                                                        ; AUTO ; Simple Dual Port ; 32           ; 8            ; 32           ; 8            ; 256   ; None                                            ;
; i2s_decoder:I2S_dec_pi|altshift_taps:i2s_data_v_rtl_0|shift_taps_u5n:auto_generated|altsyncram_02b1:altsyncram2|ALTSYNCRAM                                                                                       ; AUTO ; Simple Dual Port ; 15           ; 2            ; 15           ; 2            ; 30    ; None                                            ;
; sld_signaltap:em3802_debug|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oa24:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; 1024         ; 81           ; 1024         ; 81           ; 82944 ; None                                            ;
; sld_signaltap:midi_trans_debug|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_la24:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; 1024         ; 36           ; 1024         ; 36           ; 36864 ; None                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+-------------------------------------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 2           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 4           ;
; Signed Embedded Multipliers           ; 2           ;
; Unsigned Embedded Multipliers         ; 0           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 21.1.0 Build 842 10/21/2021 Patches 0.07std SJ Lite Edition
    Info: Processing started: Wed Jun  7 08:30:39 2023
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off X68KeplerX -c X68KeplerX --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:em3802_debug"
Info (35007): Using synthesis netlist for partition "sld_signaltap:midi_trans_debug"
Info (35024): Successfully connected in-system debug instance "midi_trans_debug" to all 105 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Critical Warning (35025): Partially connected in-system debug instance "em3802_debug" to 193 of its 195 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 2 missing sources or connections.
Info (35002): Resolved and merged 4 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 4 node(s), including 0 DDIO, 4 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (15899): PLL "pllmain:pllmain_inst|altpll:altpll_component|pllmain_altpll:auto_generated|pll1" has parameters clk2_multiply_by and clk2_divide_by specified but port CLK[2] is not connected File: C:/Users/ohnaka/work/github/X68k-KeplerX-RTL/db/pllmain_altpll.v Line: 51
Warning (21074): Design contains 10 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "pKEY[0]" File: C:/Users/ohnaka/work/github/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 16
    Warning (15610): No output dependent on input pin "pKEY[1]" File: C:/Users/ohnaka/work/github/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 16
    Warning (15610): No output dependent on input pin "pSW[2]" File: C:/Users/ohnaka/work/github/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 19
    Warning (15610): No output dependent on input pin "pEPCS_DATA0" File: C:/Users/ohnaka/work/github/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 35
    Warning (15610): No output dependent on input pin "pG_SENSOR_INT" File: C:/Users/ohnaka/work/github/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 41
    Warning (15610): No output dependent on input pin "pI2C_SDAT" File: C:/Users/ohnaka/work/github/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 43
    Warning (15610): No output dependent on input pin "pADC_SDAT" File: C:/Users/ohnaka/work/github/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 49
    Warning (15610): No output dependent on input pin "pGPIO2_IN[0]" File: C:/Users/ohnaka/work/github/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 53
    Warning (15610): No output dependent on input pin "pGPIO2_IN[1]" File: C:/Users/ohnaka/work/github/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 53
    Warning (15610): No output dependent on input pin "pGPIO2_IN[2]" File: C:/Users/ohnaka/work/github/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 53
Info (21057): Implemented 21013 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 21 input pins
    Info (21059): Implemented 44 output pins
    Info (21060): Implemented 89 bidirectional pins
    Info (21061): Implemented 19832 logic cells
    Info (21064): Implemented 1014 RAM segments
    Info (21065): Implemented 4 PLLs
    Info (21062): Implemented 4 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 4778 megabytes
    Info: Processing ended: Wed Jun  7 08:30:42 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


