TimeQuest Timing Analyzer report for UART_test
Thu Apr 06 04:35:48 2017
Quartus Prime Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; UART_test                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 293.77 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.404 ; -123.881           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.573 ; -95.594               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.661 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -83.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                   ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.404 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.337      ;
; -2.283 ; UART_rcv:rx|baud_cnt[5]    ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.216      ;
; -2.233 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.166      ;
; -2.227 ; UART_rcv:rx|baud_cnt[11]   ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.160      ;
; -2.216 ; UART_rcv:rx|baud_cnt[9]    ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.149      ;
; -2.204 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.787      ;
; -2.204 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.787      ;
; -2.204 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.787      ;
; -2.204 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.787      ;
; -2.204 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.787      ;
; -2.204 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.787      ;
; -2.204 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.787      ;
; -2.204 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.787      ;
; -2.204 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|bit_cnt[3]    ; clk          ; clk         ; 1.000        ; -0.412     ; 2.787      ;
; -2.204 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|bit_cnt[1]    ; clk          ; clk         ; 1.000        ; -0.412     ; 2.787      ;
; -2.204 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|bit_cnt[0]    ; clk          ; clk         ; 1.000        ; -0.412     ; 2.787      ;
; -2.204 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|bit_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.412     ; 2.787      ;
; -2.199 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.782      ;
; -2.199 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.782      ;
; -2.199 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.782      ;
; -2.199 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.782      ;
; -2.199 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.782      ;
; -2.199 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.782      ;
; -2.199 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.782      ;
; -2.199 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.782      ;
; -2.199 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|bit_cnt[3]    ; clk          ; clk         ; 1.000        ; -0.412     ; 2.782      ;
; -2.199 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|bit_cnt[1]    ; clk          ; clk         ; 1.000        ; -0.412     ; 2.782      ;
; -2.199 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|bit_cnt[0]    ; clk          ; clk         ; 1.000        ; -0.412     ; 2.782      ;
; -2.199 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|bit_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.412     ; 2.782      ;
; -2.180 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.768      ;
; -2.180 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.768      ;
; -2.180 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.768      ;
; -2.180 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.768      ;
; -2.180 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.768      ;
; -2.180 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.768      ;
; -2.180 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.768      ;
; -2.180 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.768      ;
; -2.180 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|bit_cnt[3]    ; clk          ; clk         ; 1.000        ; -0.407     ; 2.768      ;
; -2.180 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|bit_cnt[1]    ; clk          ; clk         ; 1.000        ; -0.407     ; 2.768      ;
; -2.180 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|bit_cnt[0]    ; clk          ; clk         ; 1.000        ; -0.407     ; 2.768      ;
; -2.180 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|bit_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.407     ; 2.768      ;
; -2.149 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.737      ;
; -2.149 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.737      ;
; -2.149 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.737      ;
; -2.149 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.737      ;
; -2.149 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.737      ;
; -2.149 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.737      ;
; -2.149 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.737      ;
; -2.149 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.737      ;
; -2.149 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|bit_cnt[3]    ; clk          ; clk         ; 1.000        ; -0.407     ; 2.737      ;
; -2.149 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|bit_cnt[1]    ; clk          ; clk         ; 1.000        ; -0.407     ; 2.737      ;
; -2.149 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|bit_cnt[0]    ; clk          ; clk         ; 1.000        ; -0.407     ; 2.737      ;
; -2.149 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|bit_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.407     ; 2.737      ;
; -2.142 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.075      ;
; -2.137 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.070      ;
; -2.117 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.705      ;
; -2.117 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.705      ;
; -2.117 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.705      ;
; -2.117 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.705      ;
; -2.117 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.705      ;
; -2.117 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.705      ;
; -2.117 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.705      ;
; -2.117 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.705      ;
; -2.117 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|bit_cnt[3]    ; clk          ; clk         ; 1.000        ; -0.407     ; 2.705      ;
; -2.117 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|bit_cnt[1]    ; clk          ; clk         ; 1.000        ; -0.407     ; 2.705      ;
; -2.117 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|bit_cnt[0]    ; clk          ; clk         ; 1.000        ; -0.407     ; 2.705      ;
; -2.117 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|bit_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.407     ; 2.705      ;
; -2.096 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.679      ;
; -2.096 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.679      ;
; -2.096 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.679      ;
; -2.096 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.679      ;
; -2.096 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.679      ;
; -2.096 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.679      ;
; -2.096 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.679      ;
; -2.096 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.679      ;
; -2.096 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|bit_cnt[3]    ; clk          ; clk         ; 1.000        ; -0.412     ; 2.679      ;
; -2.096 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|bit_cnt[1]    ; clk          ; clk         ; 1.000        ; -0.412     ; 2.679      ;
; -2.096 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|bit_cnt[0]    ; clk          ; clk         ; 1.000        ; -0.412     ; 2.679      ;
; -2.096 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|bit_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.412     ; 2.679      ;
; -2.095 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.678      ;
; -2.095 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.678      ;
; -2.095 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.678      ;
; -2.095 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.678      ;
; -2.095 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.678      ;
; -2.095 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.678      ;
; -2.095 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.678      ;
; -2.095 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.678      ;
; -2.095 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|bit_cnt[3]    ; clk          ; clk         ; 1.000        ; -0.412     ; 2.678      ;
; -2.095 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|bit_cnt[1]    ; clk          ; clk         ; 1.000        ; -0.412     ; 2.678      ;
; -2.095 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|bit_cnt[0]    ; clk          ; clk         ; 1.000        ; -0.412     ; 2.678      ;
; -2.095 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|bit_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.412     ; 2.678      ;
; -2.074 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.657      ;
; -2.069 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.412     ; 2.652      ;
; -2.055 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.988      ;
; -2.052 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.985      ;
; -2.050 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.407     ; 2.638      ;
; -2.039 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.972      ;
; -2.022 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.955      ;
; -2.021 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.954      ;
; -2.020 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.953      ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                   ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; UART_tx:tx|state.TRANSMIT         ; UART_tx:tx|state.TRANSMIT         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; UART_tx:tx|baud_cnt[5]            ; UART_tx:tx|baud_cnt[5]            ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; UART_tx:tx|baud_cnt[0]            ; UART_tx:tx|baud_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; UART_tx:tx|baud_cnt[1]            ; UART_tx:tx|baud_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; UART_tx:tx|baud_cnt[2]            ; UART_tx:tx|baud_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; UART_tx:tx|baud_cnt[3]            ; UART_tx:tx|baud_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; UART_tx:tx|baud_cnt[4]            ; UART_tx:tx|baud_cnt[4]            ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; UART_tx:tx|baud_cnt[6]            ; UART_tx:tx|baud_cnt[6]            ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; UART_tx:tx|baud_cnt[7]            ; UART_tx:tx|baud_cnt[7]            ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; UART_tx:tx|baud_cnt[8]            ; UART_tx:tx|baud_cnt[8]            ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; UART_tx:tx|baud_cnt[9]            ; UART_tx:tx|baud_cnt[9]            ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; UART_tx:tx|baud_cnt[10]           ; UART_tx:tx|baud_cnt[10]           ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; UART_tx:tx|baud_cnt[11]           ; UART_tx:tx|baud_cnt[11]           ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.345 ; UART_rcv:rx|bit_cnt[0]            ; UART_rcv:rx|bit_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; UART_rcv:rx|bit_cnt[1]            ; UART_rcv:rx|bit_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; UART_rcv:rx|bit_cnt[2]            ; UART_rcv:rx|bit_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; UART_rcv:rx|bit_cnt[3]            ; UART_rcv:rx|bit_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[0]           ; UART_rcv:rx|baud_cnt[0]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[6]           ; UART_rcv:rx|baud_cnt[6]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[7]           ; UART_rcv:rx|baud_cnt[7]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[2]           ; UART_rcv:rx|baud_cnt[2]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[4]           ; UART_rcv:rx|baud_cnt[4]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[3]           ; UART_rcv:rx|baud_cnt[3]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[8]           ; UART_rcv:rx|baud_cnt[8]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[9]           ; UART_rcv:rx|baud_cnt[9]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[10]          ; UART_rcv:rx|baud_cnt[10]          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[11]          ; UART_rcv:rx|baud_cnt[11]          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[5]           ; UART_rcv:rx|baud_cnt[5]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_tx:tx|shift_reg[0]           ; UART_tx:tx|shift_reg[0]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cnt[0]                            ; cnt[0]                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_tx:tx|bit_cnt[1]             ; UART_tx:tx|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_tx:tx|bit_cnt[2]             ; UART_tx:tx|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; UART_rcv:rx|state.RECEVING        ; UART_rcv:rx|state.RECEVING        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; UART_rcv:rx|state.CLR             ; UART_rcv:rx|state.CLR             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; UART_rcv:rx|state.IDLE            ; UART_rcv:rx|state.IDLE            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; UART_rcv:rx|state.LOAD            ; UART_rcv:rx|state.LOAD            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; UART_tx:tx|state.IDLE             ; UART_tx:tx|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; UART_tx:tx|bit_cnt[0]             ; UART_tx:tx|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.371 ; reset_synch:iRST|q1               ; reset_synch:iRST|rst_n            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.591      ;
; 0.373 ; UART_rcv:rx|shift_reg[0]          ; UART_rcv:rx|rx_data[0]            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; UART_rcv:rx|RX1                   ; UART_rcv:rx|RX2                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.591      ;
; 0.377 ; UART_rcv:rx|shift_reg[3]          ; UART_rcv:rx|shift_reg[2]          ; clk          ; clk         ; 0.000        ; 0.077      ; 0.611      ;
; 0.378 ; UART_rcv:rx|shift_reg[2]          ; UART_rcv:rx|shift_reg[1]          ; clk          ; clk         ; 0.000        ; 0.077      ; 0.612      ;
; 0.391 ; cnt[7]                            ; cnt[7]                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.610      ;
; 0.393 ; UART_tx:tx|bit_cnt[0]             ; UART_tx:tx|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.415 ; rise_edge_detector:button|Sig_FF2 ; rise_edge_detector:button|Sig_FF3 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.633      ;
; 0.470 ; UART_tx:tx|state.TRANSMIT         ; UART_tx:tx|state.DONE             ; clk          ; clk         ; 0.000        ; 0.077      ; 0.704      ;
; 0.479 ; UART_tx:tx|shift_reg[8]           ; UART_tx:tx|shift_reg[7]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.698      ;
; 0.480 ; UART_tx:tx|shift_reg[6]           ; UART_tx:tx|shift_reg[5]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.699      ;
; 0.538 ; UART_rcv:rx|shift_reg[6]          ; UART_rcv:rx|shift_reg[5]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.756      ;
; 0.539 ; UART_rcv:rx|shift_reg[5]          ; UART_rcv:rx|shift_reg[4]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.757      ;
; 0.539 ; rise_edge_detector:button|Sig_FF3 ; UART_tx:tx|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.757      ;
; 0.545 ; UART_rcv:rx|RX2                   ; UART_rcv:rx|shift_reg[8]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.763      ;
; 0.548 ; UART_rcv:rx|shift_reg[5]          ; UART_rcv:rx|rx_data[5]            ; clk          ; clk         ; 0.000        ; 0.427      ; 1.132      ;
; 0.550 ; UART_rcv:rx|shift_reg[8]          ; UART_rcv:rx|shift_reg[7]          ; clk          ; clk         ; 0.000        ; 0.439      ; 1.146      ;
; 0.554 ; UART_tx:tx|shift_reg[2]           ; UART_tx:tx|shift_reg[1]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.554 ; UART_tx:tx|shift_reg[3]           ; UART_tx:tx|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.554 ; UART_tx:tx|shift_reg[4]           ; UART_tx:tx|shift_reg[3]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.555 ; UART_tx:tx|shift_reg[5]           ; UART_tx:tx|shift_reg[4]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.774      ;
; 0.556 ; UART_tx:tx|shift_reg[7]           ; UART_tx:tx|shift_reg[6]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; rise_edge_detector:button|Sig_FF2 ; UART_tx:tx|state.TRANSMIT         ; clk          ; clk         ; 0.000        ; 0.429      ; 1.142      ;
; 0.557 ; UART_tx:tx|state.IDLE             ; UART_tx:tx|state.TRANSMIT         ; clk          ; clk         ; 0.000        ; 0.429      ; 1.143      ;
; 0.564 ; UART_rcv:rx|bit_cnt[0]            ; UART_rcv:rx|bit_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.075      ; 0.796      ;
; 0.569 ; cnt[1]                            ; cnt[1]                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; cnt[4]                            ; cnt[4]                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; cnt[3]                            ; cnt[3]                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; cnt[2]                            ; cnt[2]                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; cnt[6]                            ; cnt[6]                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.575 ; cnt[5]                            ; cnt[5]                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.587 ; UART_rcv:rx|RX2                   ; UART_rcv:rx|state.IDLE            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.805      ;
; 0.591 ; UART_tx:tx|shift_reg[1]           ; UART_tx:tx|shift_reg[0]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.810      ;
; 0.597 ; UART_rcv:rx|shift_reg[6]          ; UART_rcv:rx|rx_data[6]            ; clk          ; clk         ; 0.000        ; 0.438      ; 1.192      ;
; 0.611 ; cnt[0]                            ; UART_tx:tx|shift_reg[1]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.830      ;
; 0.621 ; UART_tx:tx|bit_cnt[1]             ; UART_tx:tx|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.840      ;
; 0.624 ; UART_tx:tx|bit_cnt[0]             ; UART_tx:tx|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.843      ;
; 0.630 ; UART_rcv:rx|shift_reg[4]          ; UART_rcv:rx|shift_reg[3]          ; clk          ; clk         ; 0.000        ; 0.439      ; 1.226      ;
; 0.632 ; cnt[3]                            ; UART_tx:tx|shift_reg[4]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.851      ;
; 0.642 ; UART_rcv:rx|state.RECEVING        ; UART_rcv:rx|state.CLR             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.860      ;
; 0.658 ; rise_edge_detector:button|Sig_FF2 ; UART_tx:tx|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.876      ;
; 0.659 ; cnt[5]                            ; UART_tx:tx|shift_reg[6]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.878      ;
; 0.661 ; cnt[2]                            ; UART_tx:tx|shift_reg[3]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.880      ;
; 0.673 ; UART_tx:tx|bit_cnt[3]             ; UART_tx:tx|bit_cnt[3]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.892      ;
; 0.678 ; UART_rcv:rx|shift_reg[3]          ; UART_rcv:rx|rx_data[3]            ; clk          ; clk         ; 0.000        ; 0.075      ; 0.910      ;
; 0.694 ; UART_tx:tx|shift_reg[0]           ; UART_rcv:rx|RX1                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.913      ;
; 0.706 ; cnt[0]                            ; cnt[1]                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.925      ;
; 0.747 ; UART_tx:tx|bit_cnt[3]             ; UART_tx:tx|state.TRANSMIT         ; clk          ; clk         ; 0.000        ; 0.427      ; 1.331      ;
; 0.750 ; UART_tx:tx|bit_cnt[3]             ; UART_tx:tx|state.DONE             ; clk          ; clk         ; 0.000        ; 0.427      ; 1.334      ;
; 0.767 ; cnt[1]                            ; UART_tx:tx|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.986      ;
; 0.776 ; UART_rcv:rx|shift_reg[4]          ; UART_rcv:rx|rx_data[4]            ; clk          ; clk         ; 0.000        ; 0.437      ; 1.370      ;
; 0.777 ; UART_rcv:rx|state.CLR             ; UART_rcv:rx|state.IDLE            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.995      ;
; 0.783 ; rise_edge_detector:button|Sig_FF2 ; UART_tx:tx|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.064      ; 1.004      ;
; 0.784 ; rise_edge_detector:button|Sig_FF2 ; cnt[0]                            ; clk          ; clk         ; 0.000        ; 0.064      ; 1.005      ;
; 0.789 ; UART_tx:tx|bit_cnt[1]             ; UART_tx:tx|bit_cnt[3]             ; clk          ; clk         ; 0.000        ; 0.062      ; 1.008      ;
; 0.804 ; UART_rcv:rx|RX2                   ; UART_rcv:rx|state.CLR             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.022      ;
; 0.806 ; UART_rcv:rx|RX2                   ; UART_rcv:rx|state.RECEVING        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.024      ;
; 0.808 ; cnt[7]                            ; UART_tx:tx|shift_reg[8]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.027      ;
; 0.823 ; rise_edge_detector:button|Sig_FF3 ; UART_tx:tx|shift_reg[8]           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.044      ;
; 0.830 ; cnt[4]                            ; UART_tx:tx|shift_reg[5]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.049      ;
; 0.845 ; cnt[4]                            ; cnt[5]                            ; clk          ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; cnt[2]                            ; cnt[3]                            ; clk          ; clk         ; 0.000        ; 0.062      ; 1.065      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                              ;
+--------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.573 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[0]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.758      ;
; -1.573 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.758      ;
; -1.573 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.500        ; -0.310     ; 1.758      ;
; -1.573 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.758      ;
; -1.567 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[2]     ; clk          ; clk         ; 0.500        ; -0.299     ; 1.763      ;
; -1.567 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[1]     ; clk          ; clk         ; 0.500        ; -0.299     ; 1.763      ;
; -1.567 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[0]     ; clk          ; clk         ; 0.500        ; -0.299     ; 1.763      ;
; -1.567 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[0]   ; clk          ; clk         ; 0.500        ; -0.299     ; 1.763      ;
; -1.542 ; reset_synch:iRST|rst_n ; UART_tx:tx|state.IDLE      ; clk          ; clk         ; 0.500        ; -0.312     ; 1.725      ;
; -1.506 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[4]   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.692      ;
; -1.506 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[5]   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.692      ;
; -1.506 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[6]   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.692      ;
; -1.506 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[8]   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.692      ;
; -1.506 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.692      ;
; -1.506 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.500        ; -0.309     ; 1.692      ;
; -1.506 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.IDLE     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.692      ;
; -1.506 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.500        ; -0.309     ; 1.692      ;
; -1.498 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.683      ;
; -1.498 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.500        ; -0.310     ; 1.683      ;
; -1.498 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.683      ;
; -1.498 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.683      ;
; -1.498 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.683      ;
; -1.498 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.683      ;
; -1.498 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[7]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.683      ;
; -1.498 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.683      ;
; -1.287 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[0]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.472      ;
; -1.287 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[1]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.472      ;
; -1.287 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[2]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.472      ;
; -1.287 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[3]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.472      ;
; -1.287 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[4]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.472      ;
; -1.287 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[5]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.472      ;
; -1.287 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[6]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.472      ;
; -1.287 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[7]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.472      ;
; -1.287 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[8]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.472      ;
; -1.287 ; reset_synch:iRST|rst_n ; cnt[0]                     ; clk          ; clk         ; 0.500        ; -0.310     ; 1.472      ;
; -1.287 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[3]      ; clk          ; clk         ; 0.500        ; -0.310     ; 1.472      ;
; -1.287 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[2]      ; clk          ; clk         ; 0.500        ; -0.310     ; 1.472      ;
; -1.287 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[1]      ; clk          ; clk         ; 0.500        ; -0.310     ; 1.472      ;
; -1.287 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[0]      ; clk          ; clk         ; 0.500        ; -0.310     ; 1.472      ;
; -1.230 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.500        ; 0.028      ; 1.753      ;
; -1.230 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; 0.500        ; 0.028      ; 1.753      ;
; -1.230 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; 0.500        ; 0.028      ; 1.753      ;
; -1.230 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.500        ; 0.028      ; 1.753      ;
; -1.221 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[5]     ; clk          ; clk         ; 0.500        ; 0.042      ; 1.758      ;
; -1.206 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[7]     ; clk          ; clk         ; 0.500        ; 0.052      ; 1.753      ;
; -1.206 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[6]     ; clk          ; clk         ; 0.500        ; 0.052      ; 1.753      ;
; -1.190 ; reset_synch:iRST|rst_n ; UART_tx:tx|state.DONE      ; clk          ; clk         ; 0.500        ; 0.040      ; 1.725      ;
; -1.190 ; reset_synch:iRST|rst_n ; UART_tx:tx|state.TRANSMIT  ; clk          ; clk         ; 0.500        ; 0.040      ; 1.725      ;
; -1.162 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[8]     ; clk          ; clk         ; 0.500        ; 0.021      ; 1.678      ;
; -1.162 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[5]     ; clk          ; clk         ; 0.500        ; 0.021      ; 1.678      ;
; -1.162 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[3]     ; clk          ; clk         ; 0.500        ; 0.021      ; 1.678      ;
; -1.162 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[1]     ; clk          ; clk         ; 0.500        ; 0.021      ; 1.678      ;
; -1.156 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[11]    ; clk          ; clk         ; 0.500        ; 0.026      ; 1.677      ;
; -1.156 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[10]    ; clk          ; clk         ; 0.500        ; 0.026      ; 1.677      ;
; -1.156 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[9]     ; clk          ; clk         ; 0.500        ; 0.026      ; 1.677      ;
; -1.156 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[7]     ; clk          ; clk         ; 0.500        ; 0.026      ; 1.677      ;
; -1.156 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[6]     ; clk          ; clk         ; 0.500        ; 0.026      ; 1.677      ;
; -1.156 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[4]     ; clk          ; clk         ; 0.500        ; 0.026      ; 1.677      ;
; -1.156 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[2]     ; clk          ; clk         ; 0.500        ; 0.026      ; 1.677      ;
; -1.156 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[0]     ; clk          ; clk         ; 0.500        ; 0.026      ; 1.677      ;
; -1.132 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[4]     ; clk          ; clk         ; 0.500        ; 0.051      ; 1.678      ;
; -1.132 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[3]     ; clk          ; clk         ; 0.500        ; 0.051      ; 1.678      ;
; -1.129 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[1]   ; clk          ; clk         ; 0.500        ; 0.053      ; 1.677      ;
; -1.129 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[2]   ; clk          ; clk         ; 0.500        ; 0.053      ; 1.677      ;
; -1.129 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[3]   ; clk          ; clk         ; 0.500        ; 0.053      ; 1.677      ;
; -1.129 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[7]   ; clk          ; clk         ; 0.500        ; 0.053      ; 1.677      ;
; -1.119 ; reset_synch:iRST|rst_n ; cnt[7]                     ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; reset_synch:iRST|rst_n ; cnt[6]                     ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; reset_synch:iRST|rst_n ; cnt[5]                     ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; reset_synch:iRST|rst_n ; cnt[4]                     ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; reset_synch:iRST|rst_n ; cnt[3]                     ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; reset_synch:iRST|rst_n ; cnt[2]                     ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; reset_synch:iRST|rst_n ; cnt[1]                     ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
+--------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                              ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.661 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[1]   ; clk          ; clk         ; -0.500       ; 0.193      ; 1.531      ;
; 1.661 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[2]   ; clk          ; clk         ; -0.500       ; 0.193      ; 1.531      ;
; 1.661 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[3]   ; clk          ; clk         ; -0.500       ; 0.193      ; 1.531      ;
; 1.661 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[7]   ; clk          ; clk         ; -0.500       ; 0.193      ; 1.531      ;
; 1.664 ; reset_synch:iRST|rst_n ; cnt[7]                     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.156      ;
; 1.664 ; reset_synch:iRST|rst_n ; cnt[6]                     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.156      ;
; 1.664 ; reset_synch:iRST|rst_n ; cnt[5]                     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.156      ;
; 1.664 ; reset_synch:iRST|rst_n ; cnt[4]                     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.156      ;
; 1.664 ; reset_synch:iRST|rst_n ; cnt[3]                     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.156      ;
; 1.664 ; reset_synch:iRST|rst_n ; cnt[2]                     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.156      ;
; 1.664 ; reset_synch:iRST|rst_n ; cnt[1]                     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.156      ;
; 1.671 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[4]     ; clk          ; clk         ; -0.500       ; 0.191      ; 1.539      ;
; 1.671 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[3]     ; clk          ; clk         ; -0.500       ; 0.191      ; 1.539      ;
; 1.689 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[11]    ; clk          ; clk         ; -0.500       ; 0.165      ; 1.531      ;
; 1.689 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[10]    ; clk          ; clk         ; -0.500       ; 0.165      ; 1.531      ;
; 1.689 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[9]     ; clk          ; clk         ; -0.500       ; 0.165      ; 1.531      ;
; 1.689 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[7]     ; clk          ; clk         ; -0.500       ; 0.165      ; 1.531      ;
; 1.689 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[6]     ; clk          ; clk         ; -0.500       ; 0.165      ; 1.531      ;
; 1.689 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[4]     ; clk          ; clk         ; -0.500       ; 0.165      ; 1.531      ;
; 1.689 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[2]     ; clk          ; clk         ; -0.500       ; 0.165      ; 1.531      ;
; 1.689 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[0]     ; clk          ; clk         ; -0.500       ; 0.165      ; 1.531      ;
; 1.702 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[8]     ; clk          ; clk         ; -0.500       ; 0.160      ; 1.539      ;
; 1.702 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[5]     ; clk          ; clk         ; -0.500       ; 0.160      ; 1.539      ;
; 1.702 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[3]     ; clk          ; clk         ; -0.500       ; 0.160      ; 1.539      ;
; 1.702 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[1]     ; clk          ; clk         ; -0.500       ; 0.160      ; 1.539      ;
; 1.726 ; reset_synch:iRST|rst_n ; UART_tx:tx|state.DONE      ; clk          ; clk         ; -0.500       ; 0.180      ; 1.583      ;
; 1.726 ; reset_synch:iRST|rst_n ; UART_tx:tx|state.TRANSMIT  ; clk          ; clk         ; -0.500       ; 0.180      ; 1.583      ;
; 1.736 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[7]     ; clk          ; clk         ; -0.500       ; 0.192      ; 1.605      ;
; 1.736 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[6]     ; clk          ; clk         ; -0.500       ; 0.192      ; 1.605      ;
; 1.736 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[5]     ; clk          ; clk         ; -0.500       ; 0.181      ; 1.594      ;
; 1.762 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; -0.500       ; 0.166      ; 1.605      ;
; 1.762 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; -0.500       ; 0.166      ; 1.605      ;
; 1.762 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; -0.500       ; 0.166      ; 1.605      ;
; 1.762 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; -0.500       ; 0.166      ; 1.605      ;
; 1.829 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[0]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.321      ;
; 1.829 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[1]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.321      ;
; 1.829 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[2]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.321      ;
; 1.829 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[3]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.321      ;
; 1.829 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[4]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.321      ;
; 1.829 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[5]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.321      ;
; 1.829 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[6]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.321      ;
; 1.829 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[7]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.321      ;
; 1.829 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[8]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.321      ;
; 1.829 ; reset_synch:iRST|rst_n ; cnt[0]                     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.321      ;
; 1.829 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[3]      ; clk          ; clk         ; -0.500       ; -0.185     ; 1.321      ;
; 1.829 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[2]      ; clk          ; clk         ; -0.500       ; -0.185     ; 1.321      ;
; 1.829 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[1]      ; clk          ; clk         ; -0.500       ; -0.185     ; 1.321      ;
; 1.829 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[0]      ; clk          ; clk         ; -0.500       ; -0.185     ; 1.321      ;
; 2.027 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.519      ;
; 2.027 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; -0.500       ; -0.185     ; 1.519      ;
; 2.027 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.519      ;
; 2.027 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.519      ;
; 2.027 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.519      ;
; 2.027 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.519      ;
; 2.027 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[7]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.519      ;
; 2.027 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.519      ;
; 2.054 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[4]   ; clk          ; clk         ; -0.500       ; -0.185     ; 1.546      ;
; 2.054 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[5]   ; clk          ; clk         ; -0.500       ; -0.185     ; 1.546      ;
; 2.054 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[6]   ; clk          ; clk         ; -0.500       ; -0.185     ; 1.546      ;
; 2.054 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[8]   ; clk          ; clk         ; -0.500       ; -0.185     ; 1.546      ;
; 2.054 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.546      ;
; 2.054 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; -0.500       ; -0.185     ; 1.546      ;
; 2.054 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.IDLE     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.546      ;
; 2.054 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; -0.500       ; -0.185     ; 1.546      ;
; 2.094 ; reset_synch:iRST|rst_n ; UART_tx:tx|state.IDLE      ; clk          ; clk         ; -0.500       ; -0.188     ; 1.583      ;
; 2.101 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[2]     ; clk          ; clk         ; -0.500       ; -0.173     ; 1.605      ;
; 2.101 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[1]     ; clk          ; clk         ; -0.500       ; -0.173     ; 1.605      ;
; 2.101 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[0]     ; clk          ; clk         ; -0.500       ; -0.173     ; 1.605      ;
; 2.101 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[0]   ; clk          ; clk         ; -0.500       ; -0.173     ; 1.605      ;
; 2.102 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[0]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.594      ;
; 2.102 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.594      ;
; 2.102 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; -0.500       ; -0.185     ; 1.594      ;
; 2.102 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.594      ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 327.76 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.051 ; -103.569          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.376 ; -82.722              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.566 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -83.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.051 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.992      ;
; -1.960 ; UART_rcv:rx|baud_cnt[5]    ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.901      ;
; -1.910 ; UART_rcv:rx|baud_cnt[11]   ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.850      ;
; -1.909 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.849      ;
; -1.905 ; UART_rcv:rx|baud_cnt[9]    ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.846      ;
; -1.863 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.492      ;
; -1.863 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.492      ;
; -1.863 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.492      ;
; -1.863 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.492      ;
; -1.863 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.492      ;
; -1.863 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.492      ;
; -1.863 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.492      ;
; -1.863 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.492      ;
; -1.863 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|bit_cnt[3]    ; clk          ; clk         ; 1.000        ; -0.366     ; 2.492      ;
; -1.863 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|bit_cnt[1]    ; clk          ; clk         ; 1.000        ; -0.366     ; 2.492      ;
; -1.863 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|bit_cnt[0]    ; clk          ; clk         ; 1.000        ; -0.366     ; 2.492      ;
; -1.863 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|bit_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.366     ; 2.492      ;
; -1.858 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.487      ;
; -1.858 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.487      ;
; -1.858 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.487      ;
; -1.858 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.487      ;
; -1.858 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.487      ;
; -1.858 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.487      ;
; -1.858 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.487      ;
; -1.858 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.487      ;
; -1.858 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|bit_cnt[3]    ; clk          ; clk         ; 1.000        ; -0.366     ; 2.487      ;
; -1.858 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|bit_cnt[1]    ; clk          ; clk         ; 1.000        ; -0.366     ; 2.487      ;
; -1.858 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|bit_cnt[0]    ; clk          ; clk         ; 1.000        ; -0.366     ; 2.487      ;
; -1.858 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|bit_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.366     ; 2.487      ;
; -1.838 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.473      ;
; -1.838 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.473      ;
; -1.838 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.473      ;
; -1.838 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.473      ;
; -1.838 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.473      ;
; -1.838 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.473      ;
; -1.838 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.473      ;
; -1.838 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.473      ;
; -1.838 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|bit_cnt[3]    ; clk          ; clk         ; 1.000        ; -0.360     ; 2.473      ;
; -1.838 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|bit_cnt[1]    ; clk          ; clk         ; 1.000        ; -0.360     ; 2.473      ;
; -1.838 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|bit_cnt[0]    ; clk          ; clk         ; 1.000        ; -0.360     ; 2.473      ;
; -1.838 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|bit_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.360     ; 2.473      ;
; -1.830 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.770      ;
; -1.826 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.766      ;
; -1.821 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.456      ;
; -1.821 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.456      ;
; -1.821 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.456      ;
; -1.821 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.456      ;
; -1.821 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.456      ;
; -1.821 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.456      ;
; -1.821 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.456      ;
; -1.821 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.456      ;
; -1.821 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|bit_cnt[3]    ; clk          ; clk         ; 1.000        ; -0.360     ; 2.456      ;
; -1.821 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|bit_cnt[1]    ; clk          ; clk         ; 1.000        ; -0.360     ; 2.456      ;
; -1.821 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|bit_cnt[0]    ; clk          ; clk         ; 1.000        ; -0.360     ; 2.456      ;
; -1.821 ; UART_tx:tx|baud_cnt[5]     ; UART_tx:tx|bit_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.360     ; 2.456      ;
; -1.813 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.448      ;
; -1.813 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.448      ;
; -1.813 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.448      ;
; -1.813 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.448      ;
; -1.813 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.448      ;
; -1.813 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.448      ;
; -1.813 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.448      ;
; -1.813 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.448      ;
; -1.813 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|bit_cnt[3]    ; clk          ; clk         ; 1.000        ; -0.360     ; 2.448      ;
; -1.813 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|bit_cnt[1]    ; clk          ; clk         ; 1.000        ; -0.360     ; 2.448      ;
; -1.813 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|bit_cnt[0]    ; clk          ; clk         ; 1.000        ; -0.360     ; 2.448      ;
; -1.813 ; UART_tx:tx|baud_cnt[8]     ; UART_tx:tx|bit_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.360     ; 2.448      ;
; -1.805 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.434      ;
; -1.805 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.434      ;
; -1.805 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.434      ;
; -1.805 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.434      ;
; -1.805 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.434      ;
; -1.805 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.434      ;
; -1.805 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.434      ;
; -1.805 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.434      ;
; -1.805 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|bit_cnt[3]    ; clk          ; clk         ; 1.000        ; -0.366     ; 2.434      ;
; -1.805 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|bit_cnt[1]    ; clk          ; clk         ; 1.000        ; -0.366     ; 2.434      ;
; -1.805 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|bit_cnt[0]    ; clk          ; clk         ; 1.000        ; -0.366     ; 2.434      ;
; -1.805 ; UART_tx:tx|baud_cnt[2]     ; UART_tx:tx|bit_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.366     ; 2.434      ;
; -1.766 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|shift_reg[1]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.395      ;
; -1.766 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.395      ;
; -1.766 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.395      ;
; -1.766 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.395      ;
; -1.766 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.395      ;
; -1.766 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.395      ;
; -1.766 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.395      ;
; -1.766 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.395      ;
; -1.766 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|bit_cnt[3]    ; clk          ; clk         ; 1.000        ; -0.366     ; 2.395      ;
; -1.766 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|bit_cnt[1]    ; clk          ; clk         ; 1.000        ; -0.366     ; 2.395      ;
; -1.766 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|bit_cnt[0]    ; clk          ; clk         ; 1.000        ; -0.366     ; 2.395      ;
; -1.766 ; UART_tx:tx|baud_cnt[0]     ; UART_tx:tx|bit_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.366     ; 2.395      ;
; -1.741 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.681      ;
; -1.734 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.674      ;
; -1.726 ; UART_tx:tx|baud_cnt[9]     ; UART_tx:tx|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.355      ;
; -1.722 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.662      ;
; -1.721 ; UART_tx:tx|baud_cnt[11]    ; UART_tx:tx|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.366     ; 2.350      ;
; -1.708 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.648      ;
; -1.707 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.647      ;
; -1.706 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.646      ;
; -1.701 ; UART_tx:tx|baud_cnt[1]     ; UART_tx:tx|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.360     ; 2.336      ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                    ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; UART_tx:tx|state.TRANSMIT         ; UART_tx:tx|state.TRANSMIT         ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; UART_tx:tx|baud_cnt[0]            ; UART_tx:tx|baud_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; UART_tx:tx|baud_cnt[2]            ; UART_tx:tx|baud_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; UART_tx:tx|baud_cnt[4]            ; UART_tx:tx|baud_cnt[4]            ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; UART_tx:tx|baud_cnt[6]            ; UART_tx:tx|baud_cnt[6]            ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; UART_tx:tx|baud_cnt[7]            ; UART_tx:tx|baud_cnt[7]            ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; UART_tx:tx|baud_cnt[9]            ; UART_tx:tx|baud_cnt[9]            ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; UART_tx:tx|baud_cnt[10]           ; UART_tx:tx|baud_cnt[10]           ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; UART_tx:tx|baud_cnt[11]           ; UART_tx:tx|baud_cnt[11]           ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; UART_rcv:rx|bit_cnt[0]            ; UART_rcv:rx|bit_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; UART_rcv:rx|bit_cnt[1]            ; UART_rcv:rx|bit_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; UART_rcv:rx|bit_cnt[2]            ; UART_rcv:rx|bit_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; UART_rcv:rx|bit_cnt[3]            ; UART_rcv:rx|bit_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; UART_tx:tx|baud_cnt[5]            ; UART_tx:tx|baud_cnt[5]            ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; UART_tx:tx|baud_cnt[1]            ; UART_tx:tx|baud_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; UART_tx:tx|baud_cnt[3]            ; UART_tx:tx|baud_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; UART_tx:tx|baud_cnt[8]            ; UART_tx:tx|baud_cnt[8]            ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[0]           ; UART_rcv:rx|baud_cnt[0]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[6]           ; UART_rcv:rx|baud_cnt[6]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[7]           ; UART_rcv:rx|baud_cnt[7]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[2]           ; UART_rcv:rx|baud_cnt[2]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[4]           ; UART_rcv:rx|baud_cnt[4]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[3]           ; UART_rcv:rx|baud_cnt[3]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[8]           ; UART_rcv:rx|baud_cnt[8]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[9]           ; UART_rcv:rx|baud_cnt[9]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[10]          ; UART_rcv:rx|baud_cnt[10]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[11]          ; UART_rcv:rx|baud_cnt[11]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[5]           ; UART_rcv:rx|baud_cnt[5]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|state.RECEVING        ; UART_rcv:rx|state.RECEVING        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|state.CLR             ; UART_rcv:rx|state.CLR             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|state.IDLE            ; UART_rcv:rx|state.IDLE            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|state.LOAD            ; UART_rcv:rx|state.LOAD            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_tx:tx|shift_reg[0]           ; UART_tx:tx|shift_reg[0]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cnt[0]                            ; cnt[0]                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_tx:tx|bit_cnt[1]             ; UART_tx:tx|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_tx:tx|state.IDLE             ; UART_tx:tx|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_tx:tx|bit_cnt[2]             ; UART_tx:tx|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; UART_tx:tx|bit_cnt[0]             ; UART_tx:tx|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.338 ; UART_rcv:rx|RX1                   ; UART_rcv:rx|RX2                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.338 ; reset_synch:iRST|q1               ; reset_synch:iRST|rst_n            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.340 ; UART_rcv:rx|shift_reg[0]          ; UART_rcv:rx|rx_data[0]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; UART_rcv:rx|shift_reg[3]          ; UART_rcv:rx|shift_reg[2]          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.554      ;
; 0.342 ; UART_rcv:rx|shift_reg[2]          ; UART_rcv:rx|shift_reg[1]          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.555      ;
; 0.348 ; cnt[7]                            ; cnt[7]                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.547      ;
; 0.351 ; UART_tx:tx|bit_cnt[0]             ; UART_tx:tx|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.550      ;
; 0.374 ; rise_edge_detector:button|Sig_FF2 ; rise_edge_detector:button|Sig_FF3 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.573      ;
; 0.424 ; UART_tx:tx|state.TRANSMIT         ; UART_tx:tx|state.DONE             ; clk          ; clk         ; 0.000        ; 0.068      ; 0.636      ;
; 0.432 ; UART_tx:tx|shift_reg[8]           ; UART_tx:tx|shift_reg[7]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.631      ;
; 0.433 ; UART_tx:tx|shift_reg[6]           ; UART_tx:tx|shift_reg[5]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.484 ; UART_rcv:rx|shift_reg[6]          ; UART_rcv:rx|shift_reg[5]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.484 ; rise_edge_detector:button|Sig_FF3 ; UART_tx:tx|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.485 ; UART_rcv:rx|shift_reg[5]          ; UART_rcv:rx|shift_reg[4]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.684      ;
; 0.489 ; UART_rcv:rx|RX2                   ; UART_rcv:rx|shift_reg[8]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.688      ;
; 0.498 ; UART_tx:tx|shift_reg[2]           ; UART_tx:tx|shift_reg[1]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.498 ; UART_tx:tx|shift_reg[3]           ; UART_tx:tx|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.498 ; UART_tx:tx|shift_reg[4]           ; UART_tx:tx|shift_reg[3]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.499 ; UART_tx:tx|shift_reg[5]           ; UART_tx:tx|shift_reg[4]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.500 ; UART_tx:tx|shift_reg[7]           ; UART_tx:tx|shift_reg[6]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.506 ; UART_rcv:rx|bit_cnt[0]            ; UART_rcv:rx|bit_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.067      ; 0.717      ;
; 0.507 ; rise_edge_detector:button|Sig_FF2 ; UART_tx:tx|state.TRANSMIT         ; clk          ; clk         ; 0.000        ; 0.382      ; 1.033      ;
; 0.508 ; UART_rcv:rx|shift_reg[8]          ; UART_rcv:rx|shift_reg[7]          ; clk          ; clk         ; 0.000        ; 0.391      ; 1.043      ;
; 0.511 ; cnt[1]                            ; cnt[1]                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; cnt[4]                            ; cnt[4]                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; cnt[3]                            ; cnt[3]                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; cnt[6]                            ; cnt[6]                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; cnt[2]                            ; cnt[2]                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; UART_tx:tx|state.IDLE             ; UART_tx:tx|state.TRANSMIT         ; clk          ; clk         ; 0.000        ; 0.382      ; 1.041      ;
; 0.517 ; cnt[5]                            ; cnt[5]                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; UART_rcv:rx|shift_reg[5]          ; UART_rcv:rx|rx_data[5]            ; clk          ; clk         ; 0.000        ; 0.381      ; 1.043      ;
; 0.524 ; UART_rcv:rx|RX2                   ; UART_rcv:rx|state.IDLE            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.723      ;
; 0.530 ; UART_tx:tx|shift_reg[1]           ; UART_tx:tx|shift_reg[0]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.547 ; cnt[0]                            ; UART_tx:tx|shift_reg[1]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.746      ;
; 0.554 ; UART_tx:tx|bit_cnt[1]             ; UART_tx:tx|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.753      ;
; 0.556 ; UART_rcv:rx|shift_reg[6]          ; UART_rcv:rx|rx_data[6]            ; clk          ; clk         ; 0.000        ; 0.389      ; 1.089      ;
; 0.559 ; UART_tx:tx|bit_cnt[0]             ; UART_tx:tx|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.758      ;
; 0.575 ; UART_rcv:rx|state.RECEVING        ; UART_rcv:rx|state.CLR             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.774      ;
; 0.576 ; cnt[3]                            ; UART_tx:tx|shift_reg[4]           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.774      ;
; 0.581 ; UART_rcv:rx|shift_reg[4]          ; UART_rcv:rx|shift_reg[3]          ; clk          ; clk         ; 0.000        ; 0.391      ; 1.116      ;
; 0.592 ; rise_edge_detector:button|Sig_FF2 ; UART_tx:tx|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.791      ;
; 0.603 ; UART_tx:tx|bit_cnt[3]             ; UART_tx:tx|bit_cnt[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.802      ;
; 0.603 ; cnt[5]                            ; UART_tx:tx|shift_reg[6]           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.801      ;
; 0.605 ; cnt[2]                            ; UART_tx:tx|shift_reg[3]           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.803      ;
; 0.620 ; UART_rcv:rx|shift_reg[3]          ; UART_rcv:rx|rx_data[3]            ; clk          ; clk         ; 0.000        ; 0.067      ; 0.831      ;
; 0.636 ; UART_tx:tx|shift_reg[0]           ; UART_rcv:rx|RX1                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.836      ;
; 0.645 ; cnt[0]                            ; cnt[1]                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.845      ;
; 0.695 ; UART_tx:tx|bit_cnt[3]             ; UART_tx:tx|state.TRANSMIT         ; clk          ; clk         ; 0.000        ; 0.380      ; 1.219      ;
; 0.701 ; cnt[1]                            ; UART_tx:tx|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.899      ;
; 0.701 ; UART_tx:tx|bit_cnt[1]             ; UART_tx:tx|bit_cnt[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.900      ;
; 0.702 ; UART_rcv:rx|state.CLR             ; UART_rcv:rx|state.IDLE            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.901      ;
; 0.704 ; UART_tx:tx|bit_cnt[3]             ; UART_tx:tx|state.DONE             ; clk          ; clk         ; 0.000        ; 0.380      ; 1.228      ;
; 0.715 ; rise_edge_detector:button|Sig_FF2 ; UART_tx:tx|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.916      ;
; 0.717 ; rise_edge_detector:button|Sig_FF2 ; cnt[0]                            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.918      ;
; 0.719 ; UART_rcv:rx|RX2                   ; UART_rcv:rx|state.CLR             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.918      ;
; 0.721 ; UART_rcv:rx|RX2                   ; UART_rcv:rx|state.RECEVING        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.920      ;
; 0.726 ; UART_rcv:rx|shift_reg[4]          ; UART_rcv:rx|rx_data[4]            ; clk          ; clk         ; 0.000        ; 0.389      ; 1.259      ;
; 0.738 ; cnt[7]                            ; UART_tx:tx|shift_reg[8]           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.936      ;
; 0.752 ; rise_edge_detector:button|Sig_FF3 ; UART_tx:tx|shift_reg[8]           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.953      ;
; 0.756 ; cnt[4]                            ; cnt[5]                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.757 ; cnt[4]                            ; UART_tx:tx|shift_reg[5]           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.760 ; cnt[6]                            ; cnt[7]                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                               ;
+--------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.376 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[2]     ; clk          ; clk         ; 0.500        ; -0.288     ; 1.583      ;
; -1.376 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[1]     ; clk          ; clk         ; 0.500        ; -0.288     ; 1.583      ;
; -1.376 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[0]     ; clk          ; clk         ; 0.500        ; -0.288     ; 1.583      ;
; -1.376 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[0]   ; clk          ; clk         ; 0.500        ; -0.288     ; 1.583      ;
; -1.364 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[0]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.562      ;
; -1.364 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.562      ;
; -1.364 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.500        ; -0.297     ; 1.562      ;
; -1.364 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.562      ;
; -1.347 ; reset_synch:iRST|rst_n ; UART_tx:tx|state.IDLE      ; clk          ; clk         ; 0.500        ; -0.299     ; 1.543      ;
; -1.310 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[4]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.509      ;
; -1.310 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[5]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.509      ;
; -1.310 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[6]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.509      ;
; -1.310 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[8]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.509      ;
; -1.310 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.509      ;
; -1.310 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.500        ; -0.296     ; 1.509      ;
; -1.310 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.IDLE     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.509      ;
; -1.310 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.500        ; -0.296     ; 1.509      ;
; -1.294 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; 0.500        ; -0.296     ; 1.493      ;
; -1.294 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.493      ;
; -1.294 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.500        ; -0.296     ; 1.493      ;
; -1.294 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; 0.500        ; -0.296     ; 1.493      ;
; -1.294 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.500        ; -0.296     ; 1.493      ;
; -1.294 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.500        ; -0.296     ; 1.493      ;
; -1.294 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[7]    ; clk          ; clk         ; 0.500        ; -0.296     ; 1.493      ;
; -1.294 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; 0.500        ; -0.296     ; 1.493      ;
; -1.110 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[0]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.308      ;
; -1.110 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[1]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.308      ;
; -1.110 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[2]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.308      ;
; -1.110 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[3]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.308      ;
; -1.110 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[4]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.308      ;
; -1.110 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[5]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.308      ;
; -1.110 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[6]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.308      ;
; -1.110 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[7]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.308      ;
; -1.110 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[8]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.308      ;
; -1.110 ; reset_synch:iRST|rst_n ; cnt[0]                     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.308      ;
; -1.110 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[3]      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.308      ;
; -1.110 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[2]      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.308      ;
; -1.110 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[1]      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.308      ;
; -1.110 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[0]      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.308      ;
; -1.075 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.500        ; 0.001      ; 1.571      ;
; -1.075 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; 0.500        ; 0.001      ; 1.571      ;
; -1.075 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; 0.500        ; 0.001      ; 1.571      ;
; -1.075 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.500        ; 0.001      ; 1.571      ;
; -1.051 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[7]     ; clk          ; clk         ; 0.500        ; 0.025      ; 1.571      ;
; -1.051 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[6]     ; clk          ; clk         ; 0.500        ; 0.025      ; 1.571      ;
; -1.050 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[5]     ; clk          ; clk         ; 0.500        ; 0.017      ; 1.562      ;
; -1.033 ; reset_synch:iRST|rst_n ; UART_tx:tx|state.DONE      ; clk          ; clk         ; 0.500        ; 0.015      ; 1.543      ;
; -1.033 ; reset_synch:iRST|rst_n ; UART_tx:tx|state.TRANSMIT  ; clk          ; clk         ; 0.500        ; 0.015      ; 1.543      ;
; -1.004 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[8]     ; clk          ; clk         ; 0.500        ; -0.004     ; 1.495      ;
; -1.004 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[5]     ; clk          ; clk         ; 0.500        ; -0.004     ; 1.495      ;
; -1.004 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[3]     ; clk          ; clk         ; 0.500        ; -0.004     ; 1.495      ;
; -1.004 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[1]     ; clk          ; clk         ; 0.500        ; -0.004     ; 1.495      ;
; -0.993 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[11]    ; clk          ; clk         ; 0.500        ; 0.001      ; 1.489      ;
; -0.993 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[10]    ; clk          ; clk         ; 0.500        ; 0.001      ; 1.489      ;
; -0.993 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[9]     ; clk          ; clk         ; 0.500        ; 0.001      ; 1.489      ;
; -0.993 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[7]     ; clk          ; clk         ; 0.500        ; 0.001      ; 1.489      ;
; -0.993 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[6]     ; clk          ; clk         ; 0.500        ; 0.001      ; 1.489      ;
; -0.993 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[4]     ; clk          ; clk         ; 0.500        ; 0.001      ; 1.489      ;
; -0.993 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[2]     ; clk          ; clk         ; 0.500        ; 0.001      ; 1.489      ;
; -0.993 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[0]     ; clk          ; clk         ; 0.500        ; 0.001      ; 1.489      ;
; -0.976 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[4]     ; clk          ; clk         ; 0.500        ; 0.024      ; 1.495      ;
; -0.976 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[3]     ; clk          ; clk         ; 0.500        ; 0.024      ; 1.495      ;
; -0.968 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[1]   ; clk          ; clk         ; 0.500        ; 0.026      ; 1.489      ;
; -0.968 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[2]   ; clk          ; clk         ; 0.500        ; 0.026      ; 1.489      ;
; -0.968 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[3]   ; clk          ; clk         ; 0.500        ; 0.026      ; 1.489      ;
; -0.968 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[7]   ; clk          ; clk         ; 0.500        ; 0.026      ; 1.489      ;
; -0.963 ; reset_synch:iRST|rst_n ; cnt[7]                     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
; -0.963 ; reset_synch:iRST|rst_n ; cnt[6]                     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
; -0.963 ; reset_synch:iRST|rst_n ; cnt[5]                     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
; -0.963 ; reset_synch:iRST|rst_n ; cnt[4]                     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
; -0.963 ; reset_synch:iRST|rst_n ; cnt[3]                     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
; -0.963 ; reset_synch:iRST|rst_n ; cnt[2]                     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
; -0.963 ; reset_synch:iRST|rst_n ; cnt[1]                     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
+--------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                               ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.566 ; reset_synch:iRST|rst_n ; cnt[7]                     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; reset_synch:iRST|rst_n ; cnt[6]                     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; reset_synch:iRST|rst_n ; cnt[5]                     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; reset_synch:iRST|rst_n ; cnt[4]                     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; reset_synch:iRST|rst_n ; cnt[3]                     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; reset_synch:iRST|rst_n ; cnt[2]                     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; reset_synch:iRST|rst_n ; cnt[1]                     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.580 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[1]   ; clk          ; clk         ; -0.500       ; 0.150      ; 1.394      ;
; 1.580 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[2]   ; clk          ; clk         ; -0.500       ; 0.150      ; 1.394      ;
; 1.580 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[3]   ; clk          ; clk         ; -0.500       ; 0.150      ; 1.394      ;
; 1.580 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[7]   ; clk          ; clk         ; -0.500       ; 0.150      ; 1.394      ;
; 1.589 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[4]     ; clk          ; clk         ; -0.500       ; 0.148      ; 1.401      ;
; 1.589 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[3]     ; clk          ; clk         ; -0.500       ; 0.148      ; 1.401      ;
; 1.606 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[11]    ; clk          ; clk         ; -0.500       ; 0.124      ; 1.394      ;
; 1.606 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[10]    ; clk          ; clk         ; -0.500       ; 0.124      ; 1.394      ;
; 1.606 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[9]     ; clk          ; clk         ; -0.500       ; 0.124      ; 1.394      ;
; 1.606 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[7]     ; clk          ; clk         ; -0.500       ; 0.124      ; 1.394      ;
; 1.606 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[6]     ; clk          ; clk         ; -0.500       ; 0.124      ; 1.394      ;
; 1.606 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[4]     ; clk          ; clk         ; -0.500       ; 0.124      ; 1.394      ;
; 1.606 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[2]     ; clk          ; clk         ; -0.500       ; 0.124      ; 1.394      ;
; 1.606 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[0]     ; clk          ; clk         ; -0.500       ; 0.124      ; 1.394      ;
; 1.619 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[8]     ; clk          ; clk         ; -0.500       ; 0.118      ; 1.401      ;
; 1.619 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[5]     ; clk          ; clk         ; -0.500       ; 0.118      ; 1.401      ;
; 1.619 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[3]     ; clk          ; clk         ; -0.500       ; 0.118      ; 1.401      ;
; 1.619 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[1]     ; clk          ; clk         ; -0.500       ; 0.118      ; 1.401      ;
; 1.643 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[7]     ; clk          ; clk         ; -0.500       ; 0.148      ; 1.455      ;
; 1.643 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[6]     ; clk          ; clk         ; -0.500       ; 0.148      ; 1.455      ;
; 1.645 ; reset_synch:iRST|rst_n ; UART_tx:tx|state.DONE      ; clk          ; clk         ; -0.500       ; 0.138      ; 1.447      ;
; 1.645 ; reset_synch:iRST|rst_n ; UART_tx:tx|state.TRANSMIT  ; clk          ; clk         ; -0.500       ; 0.138      ; 1.447      ;
; 1.648 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[5]     ; clk          ; clk         ; -0.500       ; 0.140      ; 1.452      ;
; 1.668 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; -0.500       ; 0.123      ; 1.455      ;
; 1.668 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; -0.500       ; 0.123      ; 1.455      ;
; 1.668 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; -0.500       ; 0.123      ; 1.455      ;
; 1.668 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; -0.500       ; 0.123      ; 1.455      ;
; 1.723 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[0]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.200      ;
; 1.723 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[1]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.200      ;
; 1.723 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[2]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.200      ;
; 1.723 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[3]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.200      ;
; 1.723 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[4]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.200      ;
; 1.723 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[5]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.200      ;
; 1.723 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[6]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.200      ;
; 1.723 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[7]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.200      ;
; 1.723 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[8]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.200      ;
; 1.723 ; reset_synch:iRST|rst_n ; cnt[0]                     ; clk          ; clk         ; -0.500       ; -0.187     ; 1.200      ;
; 1.723 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[3]      ; clk          ; clk         ; -0.500       ; -0.187     ; 1.200      ;
; 1.723 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[2]      ; clk          ; clk         ; -0.500       ; -0.187     ; 1.200      ;
; 1.723 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[1]      ; clk          ; clk         ; -0.500       ; -0.187     ; 1.200      ;
; 1.723 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[0]      ; clk          ; clk         ; -0.500       ; -0.187     ; 1.200      ;
; 1.903 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.381      ;
; 1.903 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.381      ;
; 1.903 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.381      ;
; 1.903 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.381      ;
; 1.903 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.381      ;
; 1.903 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.381      ;
; 1.903 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[7]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.381      ;
; 1.903 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.381      ;
; 1.929 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[4]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.407      ;
; 1.929 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[5]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.407      ;
; 1.929 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[6]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.407      ;
; 1.929 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[8]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.407      ;
; 1.929 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.407      ;
; 1.929 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; -0.500       ; -0.186     ; 1.407      ;
; 1.929 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.IDLE     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.407      ;
; 1.929 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; -0.500       ; -0.186     ; 1.407      ;
; 1.972 ; reset_synch:iRST|rst_n ; UART_tx:tx|state.IDLE      ; clk          ; clk         ; -0.500       ; -0.189     ; 1.447      ;
; 1.975 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[2]     ; clk          ; clk         ; -0.500       ; -0.178     ; 1.461      ;
; 1.975 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[1]     ; clk          ; clk         ; -0.500       ; -0.178     ; 1.461      ;
; 1.975 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[0]     ; clk          ; clk         ; -0.500       ; -0.178     ; 1.461      ;
; 1.975 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[0]   ; clk          ; clk         ; -0.500       ; -0.178     ; 1.461      ;
; 1.975 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[0]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.452      ;
; 1.975 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.452      ;
; 1.975 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; -0.500       ; -0.187     ; 1.452      ;
; 1.975 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.452      ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.876 ; -37.351           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.132 ; -70.939              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.540 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -106.443                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                 ;
+--------+--------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.876 ; UART_rcv:rx|baud_cnt[10] ; UART_rcv:rx|baud_cnt[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.827      ;
; -0.804 ; UART_rcv:rx|baud_cnt[5]  ; UART_rcv:rx|baud_cnt[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.755      ;
; -0.800 ; UART_tx:tx|baud_cnt[9]   ; UART_tx:tx|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.561      ;
; -0.800 ; UART_tx:tx|baud_cnt[9]   ; UART_tx:tx|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.561      ;
; -0.800 ; UART_tx:tx|baud_cnt[9]   ; UART_tx:tx|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.561      ;
; -0.800 ; UART_tx:tx|baud_cnt[9]   ; UART_tx:tx|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.561      ;
; -0.800 ; UART_tx:tx|baud_cnt[9]   ; UART_tx:tx|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.561      ;
; -0.800 ; UART_tx:tx|baud_cnt[9]   ; UART_tx:tx|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.561      ;
; -0.800 ; UART_tx:tx|baud_cnt[9]   ; UART_tx:tx|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.561      ;
; -0.800 ; UART_tx:tx|baud_cnt[9]   ; UART_tx:tx|shift_reg[8] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.561      ;
; -0.800 ; UART_tx:tx|baud_cnt[9]   ; UART_tx:tx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.226     ; 1.561      ;
; -0.800 ; UART_tx:tx|baud_cnt[9]   ; UART_tx:tx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.226     ; 1.561      ;
; -0.800 ; UART_tx:tx|baud_cnt[9]   ; UART_tx:tx|bit_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.226     ; 1.561      ;
; -0.800 ; UART_tx:tx|baud_cnt[9]   ; UART_tx:tx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.226     ; 1.561      ;
; -0.798 ; UART_tx:tx|baud_cnt[11]  ; UART_tx:tx|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.559      ;
; -0.798 ; UART_tx:tx|baud_cnt[11]  ; UART_tx:tx|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.559      ;
; -0.798 ; UART_tx:tx|baud_cnt[11]  ; UART_tx:tx|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.559      ;
; -0.798 ; UART_tx:tx|baud_cnt[11]  ; UART_tx:tx|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.559      ;
; -0.798 ; UART_tx:tx|baud_cnt[11]  ; UART_tx:tx|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.559      ;
; -0.798 ; UART_tx:tx|baud_cnt[11]  ; UART_tx:tx|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.559      ;
; -0.798 ; UART_tx:tx|baud_cnt[11]  ; UART_tx:tx|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.559      ;
; -0.798 ; UART_tx:tx|baud_cnt[11]  ; UART_tx:tx|shift_reg[8] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.559      ;
; -0.798 ; UART_tx:tx|baud_cnt[11]  ; UART_tx:tx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.226     ; 1.559      ;
; -0.798 ; UART_tx:tx|baud_cnt[11]  ; UART_tx:tx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.226     ; 1.559      ;
; -0.798 ; UART_tx:tx|baud_cnt[11]  ; UART_tx:tx|bit_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.226     ; 1.559      ;
; -0.798 ; UART_tx:tx|baud_cnt[11]  ; UART_tx:tx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.226     ; 1.559      ;
; -0.796 ; UART_tx:tx|baud_cnt[5]   ; UART_tx:tx|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.561      ;
; -0.796 ; UART_tx:tx|baud_cnt[5]   ; UART_tx:tx|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.561      ;
; -0.796 ; UART_tx:tx|baud_cnt[5]   ; UART_tx:tx|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.561      ;
; -0.796 ; UART_tx:tx|baud_cnt[5]   ; UART_tx:tx|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.561      ;
; -0.796 ; UART_tx:tx|baud_cnt[5]   ; UART_tx:tx|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.561      ;
; -0.796 ; UART_tx:tx|baud_cnt[5]   ; UART_tx:tx|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.561      ;
; -0.796 ; UART_tx:tx|baud_cnt[5]   ; UART_tx:tx|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.561      ;
; -0.796 ; UART_tx:tx|baud_cnt[5]   ; UART_tx:tx|shift_reg[8] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.561      ;
; -0.796 ; UART_tx:tx|baud_cnt[5]   ; UART_tx:tx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.222     ; 1.561      ;
; -0.796 ; UART_tx:tx|baud_cnt[5]   ; UART_tx:tx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.222     ; 1.561      ;
; -0.796 ; UART_tx:tx|baud_cnt[5]   ; UART_tx:tx|bit_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.222     ; 1.561      ;
; -0.796 ; UART_tx:tx|baud_cnt[5]   ; UART_tx:tx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.222     ; 1.561      ;
; -0.791 ; UART_tx:tx|baud_cnt[1]   ; UART_tx:tx|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.556      ;
; -0.791 ; UART_tx:tx|baud_cnt[1]   ; UART_tx:tx|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.556      ;
; -0.791 ; UART_tx:tx|baud_cnt[1]   ; UART_tx:tx|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.556      ;
; -0.791 ; UART_tx:tx|baud_cnt[1]   ; UART_tx:tx|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.556      ;
; -0.791 ; UART_tx:tx|baud_cnt[1]   ; UART_tx:tx|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.556      ;
; -0.791 ; UART_tx:tx|baud_cnt[1]   ; UART_tx:tx|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.556      ;
; -0.791 ; UART_tx:tx|baud_cnt[1]   ; UART_tx:tx|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.556      ;
; -0.791 ; UART_tx:tx|baud_cnt[1]   ; UART_tx:tx|shift_reg[8] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.556      ;
; -0.791 ; UART_tx:tx|baud_cnt[1]   ; UART_tx:tx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.222     ; 1.556      ;
; -0.791 ; UART_tx:tx|baud_cnt[1]   ; UART_tx:tx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.222     ; 1.556      ;
; -0.791 ; UART_tx:tx|baud_cnt[1]   ; UART_tx:tx|bit_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.222     ; 1.556      ;
; -0.791 ; UART_tx:tx|baud_cnt[1]   ; UART_tx:tx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.222     ; 1.556      ;
; -0.773 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.724      ;
; -0.762 ; UART_rcv:rx|baud_cnt[11] ; UART_rcv:rx|baud_cnt[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.713      ;
; -0.754 ; UART_rcv:rx|baud_cnt[9]  ; UART_rcv:rx|baud_cnt[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.705      ;
; -0.744 ; UART_tx:tx|baud_cnt[0]   ; UART_tx:tx|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.505      ;
; -0.744 ; UART_tx:tx|baud_cnt[0]   ; UART_tx:tx|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.505      ;
; -0.744 ; UART_tx:tx|baud_cnt[0]   ; UART_tx:tx|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.505      ;
; -0.744 ; UART_tx:tx|baud_cnt[0]   ; UART_tx:tx|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.505      ;
; -0.744 ; UART_tx:tx|baud_cnt[0]   ; UART_tx:tx|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.505      ;
; -0.744 ; UART_tx:tx|baud_cnt[0]   ; UART_tx:tx|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.505      ;
; -0.744 ; UART_tx:tx|baud_cnt[0]   ; UART_tx:tx|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.505      ;
; -0.744 ; UART_tx:tx|baud_cnt[0]   ; UART_tx:tx|shift_reg[8] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.505      ;
; -0.744 ; UART_tx:tx|baud_cnt[0]   ; UART_tx:tx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.226     ; 1.505      ;
; -0.744 ; UART_tx:tx|baud_cnt[0]   ; UART_tx:tx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.226     ; 1.505      ;
; -0.744 ; UART_tx:tx|baud_cnt[0]   ; UART_tx:tx|bit_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.226     ; 1.505      ;
; -0.744 ; UART_tx:tx|baud_cnt[0]   ; UART_tx:tx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.226     ; 1.505      ;
; -0.734 ; UART_tx:tx|baud_cnt[9]   ; UART_tx:tx|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.495      ;
; -0.733 ; UART_tx:tx|baud_cnt[8]   ; UART_tx:tx|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.498      ;
; -0.733 ; UART_tx:tx|baud_cnt[8]   ; UART_tx:tx|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.498      ;
; -0.733 ; UART_tx:tx|baud_cnt[8]   ; UART_tx:tx|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.498      ;
; -0.733 ; UART_tx:tx|baud_cnt[8]   ; UART_tx:tx|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.498      ;
; -0.733 ; UART_tx:tx|baud_cnt[8]   ; UART_tx:tx|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.498      ;
; -0.733 ; UART_tx:tx|baud_cnt[8]   ; UART_tx:tx|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.498      ;
; -0.733 ; UART_tx:tx|baud_cnt[8]   ; UART_tx:tx|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.498      ;
; -0.733 ; UART_tx:tx|baud_cnt[8]   ; UART_tx:tx|shift_reg[8] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.498      ;
; -0.733 ; UART_tx:tx|baud_cnt[8]   ; UART_tx:tx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.222     ; 1.498      ;
; -0.733 ; UART_tx:tx|baud_cnt[8]   ; UART_tx:tx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.222     ; 1.498      ;
; -0.733 ; UART_tx:tx|baud_cnt[8]   ; UART_tx:tx|bit_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.222     ; 1.498      ;
; -0.733 ; UART_tx:tx|baud_cnt[8]   ; UART_tx:tx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.222     ; 1.498      ;
; -0.732 ; UART_tx:tx|baud_cnt[11]  ; UART_tx:tx|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.493      ;
; -0.730 ; UART_rcv:rx|baud_cnt[1]  ; UART_rcv:rx|baud_cnt[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.681      ;
; -0.730 ; UART_tx:tx|baud_cnt[5]   ; UART_tx:tx|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.495      ;
; -0.725 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.676      ;
; -0.725 ; UART_tx:tx|baud_cnt[1]   ; UART_tx:tx|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.490      ;
; -0.722 ; UART_tx:tx|baud_cnt[2]   ; UART_tx:tx|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.483      ;
; -0.722 ; UART_tx:tx|baud_cnt[2]   ; UART_tx:tx|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.483      ;
; -0.722 ; UART_tx:tx|baud_cnt[2]   ; UART_tx:tx|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.483      ;
; -0.722 ; UART_tx:tx|baud_cnt[2]   ; UART_tx:tx|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.483      ;
; -0.722 ; UART_tx:tx|baud_cnt[2]   ; UART_tx:tx|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.483      ;
; -0.722 ; UART_tx:tx|baud_cnt[2]   ; UART_tx:tx|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.483      ;
; -0.722 ; UART_tx:tx|baud_cnt[2]   ; UART_tx:tx|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.483      ;
; -0.722 ; UART_tx:tx|baud_cnt[2]   ; UART_tx:tx|shift_reg[8] ; clk          ; clk         ; 1.000        ; -0.226     ; 1.483      ;
; -0.722 ; UART_tx:tx|baud_cnt[2]   ; UART_tx:tx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.226     ; 1.483      ;
; -0.722 ; UART_tx:tx|baud_cnt[2]   ; UART_tx:tx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.226     ; 1.483      ;
; -0.722 ; UART_tx:tx|baud_cnt[2]   ; UART_tx:tx|bit_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.226     ; 1.483      ;
; -0.722 ; UART_tx:tx|baud_cnt[2]   ; UART_tx:tx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.226     ; 1.483      ;
; -0.718 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|baud_cnt[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.669      ;
; -0.702 ; UART_tx:tx|baud_cnt[3]   ; UART_tx:tx|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.467      ;
; -0.702 ; UART_tx:tx|baud_cnt[3]   ; UART_tx:tx|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.467      ;
; -0.702 ; UART_tx:tx|baud_cnt[3]   ; UART_tx:tx|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.467      ;
; -0.702 ; UART_tx:tx|baud_cnt[3]   ; UART_tx:tx|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.222     ; 1.467      ;
+--------+--------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                    ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; UART_tx:tx|state.TRANSMIT         ; UART_tx:tx|state.TRANSMIT         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; UART_rcv:rx|bit_cnt[0]            ; UART_rcv:rx|bit_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_rcv:rx|bit_cnt[1]            ; UART_rcv:rx|bit_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_rcv:rx|bit_cnt[2]            ; UART_rcv:rx|bit_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_rcv:rx|bit_cnt[3]            ; UART_rcv:rx|bit_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_tx:tx|baud_cnt[0]            ; UART_tx:tx|baud_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_tx:tx|baud_cnt[2]            ; UART_tx:tx|baud_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_tx:tx|baud_cnt[4]            ; UART_tx:tx|baud_cnt[4]            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_tx:tx|baud_cnt[6]            ; UART_tx:tx|baud_cnt[6]            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_tx:tx|baud_cnt[7]            ; UART_tx:tx|baud_cnt[7]            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_tx:tx|baud_cnt[9]            ; UART_tx:tx|baud_cnt[9]            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_tx:tx|baud_cnt[10]           ; UART_tx:tx|baud_cnt[10]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_tx:tx|baud_cnt[11]           ; UART_tx:tx|baud_cnt[11]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; UART_tx:tx|baud_cnt[5]            ; UART_tx:tx|baud_cnt[5]            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; UART_tx:tx|baud_cnt[1]            ; UART_tx:tx|baud_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; UART_tx:tx|baud_cnt[3]            ; UART_tx:tx|baud_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; UART_tx:tx|baud_cnt[8]            ; UART_tx:tx|baud_cnt[8]            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; UART_rcv:rx|state.RECEVING        ; UART_rcv:rx|state.RECEVING        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_rcv:rx|state.CLR             ; UART_rcv:rx|state.CLR             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_rcv:rx|state.IDLE            ; UART_rcv:rx|state.IDLE            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_rcv:rx|state.LOAD            ; UART_rcv:rx|state.LOAD            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; UART_rcv:rx|baud_cnt[0]           ; UART_rcv:rx|baud_cnt[0]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|baud_cnt[6]           ; UART_rcv:rx|baud_cnt[6]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|baud_cnt[7]           ; UART_rcv:rx|baud_cnt[7]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|baud_cnt[2]           ; UART_rcv:rx|baud_cnt[2]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|baud_cnt[4]           ; UART_rcv:rx|baud_cnt[4]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|baud_cnt[3]           ; UART_rcv:rx|baud_cnt[3]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|baud_cnt[8]           ; UART_rcv:rx|baud_cnt[8]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|baud_cnt[9]           ; UART_rcv:rx|baud_cnt[9]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|baud_cnt[10]          ; UART_rcv:rx|baud_cnt[10]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|baud_cnt[11]          ; UART_rcv:rx|baud_cnt[11]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|baud_cnt[5]           ; UART_rcv:rx|baud_cnt[5]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx:tx|shift_reg[0]           ; UART_tx:tx|shift_reg[0]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cnt[0]                            ; cnt[0]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx:tx|bit_cnt[1]             ; UART_tx:tx|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx:tx|state.IDLE             ; UART_tx:tx|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx:tx|bit_cnt[2]             ; UART_tx:tx|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.191 ; reset_synch:iRST|q1               ; reset_synch:iRST|rst_n            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.313      ;
; 0.192 ; UART_rcv:rx|RX1                   ; UART_rcv:rx|RX2                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; UART_rcv:rx|shift_reg[0]          ; UART_rcv:rx|rx_data[0]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; UART_tx:tx|bit_cnt[0]             ; UART_tx:tx|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; UART_rcv:rx|shift_reg[3]          ; UART_rcv:rx|shift_reg[2]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.324      ;
; 0.196 ; UART_rcv:rx|shift_reg[2]          ; UART_rcv:rx|shift_reg[1]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.325      ;
; 0.205 ; cnt[7]                            ; cnt[7]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.208 ; UART_tx:tx|bit_cnt[0]             ; UART_tx:tx|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.328      ;
; 0.215 ; rise_edge_detector:button|Sig_FF2 ; rise_edge_detector:button|Sig_FF3 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.335      ;
; 0.248 ; UART_tx:tx|state.TRANSMIT         ; UART_tx:tx|state.DONE             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.377      ;
; 0.255 ; UART_tx:tx|shift_reg[6]           ; UART_tx:tx|shift_reg[5]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; UART_tx:tx|shift_reg[8]           ; UART_tx:tx|shift_reg[7]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.277 ; UART_rcv:rx|shift_reg[5]          ; UART_rcv:rx|rx_data[5]            ; clk          ; clk         ; 0.000        ; 0.233      ; 0.594      ;
; 0.277 ; UART_rcv:rx|shift_reg[6]          ; UART_rcv:rx|shift_reg[5]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.398      ;
; 0.279 ; UART_rcv:rx|shift_reg[5]          ; UART_rcv:rx|shift_reg[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.400      ;
; 0.283 ; UART_rcv:rx|shift_reg[8]          ; UART_rcv:rx|shift_reg[7]          ; clk          ; clk         ; 0.000        ; 0.241      ; 0.608      ;
; 0.283 ; UART_rcv:rx|RX2                   ; UART_rcv:rx|shift_reg[8]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.404      ;
; 0.283 ; rise_edge_detector:button|Sig_FF3 ; UART_tx:tx|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.403      ;
; 0.293 ; rise_edge_detector:button|Sig_FF2 ; UART_tx:tx|state.TRANSMIT         ; clk          ; clk         ; 0.000        ; 0.235      ; 0.612      ;
; 0.293 ; UART_tx:tx|state.IDLE             ; UART_tx:tx|state.TRANSMIT         ; clk          ; clk         ; 0.000        ; 0.235      ; 0.612      ;
; 0.295 ; UART_tx:tx|shift_reg[2]           ; UART_tx:tx|shift_reg[1]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; UART_tx:tx|shift_reg[3]           ; UART_tx:tx|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; UART_tx:tx|shift_reg[4]           ; UART_tx:tx|shift_reg[3]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; UART_tx:tx|shift_reg[5]           ; UART_tx:tx|shift_reg[4]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.298 ; UART_tx:tx|shift_reg[7]           ; UART_tx:tx|shift_reg[6]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.301 ; UART_rcv:rx|bit_cnt[0]            ; UART_rcv:rx|bit_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.429      ;
; 0.303 ; UART_rcv:rx|shift_reg[6]          ; UART_rcv:rx|rx_data[6]            ; clk          ; clk         ; 0.000        ; 0.239      ; 0.626      ;
; 0.305 ; cnt[4]                            ; cnt[4]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; cnt[1]                            ; cnt[1]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; cnt[6]                            ; cnt[6]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; cnt[3]                            ; cnt[3]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; cnt[5]                            ; cnt[5]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; cnt[2]                            ; cnt[2]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.316 ; UART_rcv:rx|RX2                   ; UART_rcv:rx|state.IDLE            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.319 ; UART_rcv:rx|shift_reg[4]          ; UART_rcv:rx|shift_reg[3]          ; clk          ; clk         ; 0.000        ; 0.241      ; 0.644      ;
; 0.319 ; UART_tx:tx|shift_reg[1]           ; UART_tx:tx|shift_reg[0]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.329 ; cnt[0]                            ; UART_tx:tx|shift_reg[1]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.449      ;
; 0.333 ; cnt[3]                            ; UART_tx:tx|shift_reg[4]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.453      ;
; 0.333 ; UART_tx:tx|bit_cnt[1]             ; UART_tx:tx|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.453      ;
; 0.338 ; UART_tx:tx|bit_cnt[0]             ; UART_tx:tx|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.458      ;
; 0.345 ; cnt[5]                            ; UART_tx:tx|shift_reg[6]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.465      ;
; 0.346 ; UART_rcv:rx|shift_reg[3]          ; UART_rcv:rx|rx_data[3]            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.473      ;
; 0.346 ; UART_rcv:rx|state.RECEVING        ; UART_rcv:rx|state.CLR             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.467      ;
; 0.346 ; cnt[2]                            ; UART_tx:tx|shift_reg[3]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.466      ;
; 0.350 ; UART_tx:tx|bit_cnt[3]             ; UART_tx:tx|bit_cnt[3]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.470      ;
; 0.354 ; rise_edge_detector:button|Sig_FF2 ; UART_tx:tx|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.474      ;
; 0.364 ; UART_tx:tx|shift_reg[0]           ; UART_rcv:rx|RX1                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.485      ;
; 0.372 ; cnt[0]                            ; cnt[1]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.390 ; UART_tx:tx|bit_cnt[3]             ; UART_tx:tx|state.DONE             ; clk          ; clk         ; 0.000        ; 0.232      ; 0.706      ;
; 0.393 ; UART_tx:tx|bit_cnt[3]             ; UART_tx:tx|state.TRANSMIT         ; clk          ; clk         ; 0.000        ; 0.232      ; 0.709      ;
; 0.399 ; UART_rcv:rx|shift_reg[4]          ; UART_rcv:rx|rx_data[4]            ; clk          ; clk         ; 0.000        ; 0.239      ; 0.722      ;
; 0.406 ; cnt[1]                            ; UART_tx:tx|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.526      ;
; 0.409 ; UART_rcv:rx|state.CLR             ; UART_rcv:rx|state.IDLE            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.530      ;
; 0.415 ; UART_tx:tx|bit_cnt[1]             ; UART_tx:tx|bit_cnt[3]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.535      ;
; 0.422 ; rise_edge_detector:button|Sig_FF2 ; cnt[0]                            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.545      ;
; 0.423 ; cnt[7]                            ; UART_tx:tx|shift_reg[8]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.543      ;
; 0.425 ; rise_edge_detector:button|Sig_FF2 ; UART_tx:tx|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.548      ;
; 0.426 ; UART_rcv:rx|RX2                   ; UART_rcv:rx|state.CLR             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.547      ;
; 0.428 ; UART_rcv:rx|RX2                   ; UART_rcv:rx|state.RECEVING        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.549      ;
; 0.437 ; cnt[4]                            ; UART_tx:tx|shift_reg[5]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.557      ;
; 0.445 ; rise_edge_detector:button|Sig_FF3 ; UART_tx:tx|shift_reg[8]           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.568      ;
; 0.453 ; UART_rcv:rx|bit_cnt[0]            ; UART_rcv:rx|bit_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.581      ;
; 0.453 ; UART_tx:tx|state.IDLE             ; UART_tx:tx|shift_reg[1]           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.576      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                               ;
+--------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.132 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[2]     ; clk          ; clk         ; 0.500        ; -0.592     ; 1.027      ;
; -1.132 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[1]     ; clk          ; clk         ; 0.500        ; -0.592     ; 1.027      ;
; -1.132 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[0]     ; clk          ; clk         ; 0.500        ; -0.592     ; 1.027      ;
; -1.132 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[0]   ; clk          ; clk         ; 0.500        ; -0.592     ; 1.027      ;
; -1.129 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[0]    ; clk          ; clk         ; 0.500        ; -0.597     ; 1.019      ;
; -1.129 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.500        ; -0.597     ; 1.019      ;
; -1.129 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.019      ;
; -1.129 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.500        ; -0.597     ; 1.019      ;
; -1.115 ; reset_synch:iRST|rst_n ; UART_tx:tx|state.IDLE      ; clk          ; clk         ; 0.500        ; -0.600     ; 1.002      ;
; -1.091 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[4]   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.981      ;
; -1.091 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[5]   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.981      ;
; -1.091 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[6]   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.981      ;
; -1.091 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[8]   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.981      ;
; -1.091 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.981      ;
; -1.091 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.500        ; -0.597     ; 0.981      ;
; -1.091 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.IDLE     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.981      ;
; -1.091 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.500        ; -0.597     ; 0.981      ;
; -1.067 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.957      ;
; -1.067 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.957      ;
; -1.067 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.957      ;
; -1.067 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.957      ;
; -1.067 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.957      ;
; -1.067 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.957      ;
; -1.067 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[7]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.957      ;
; -1.067 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.957      ;
; -0.951 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.500        ; -0.415     ; 1.023      ;
; -0.951 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; 0.500        ; -0.415     ; 1.023      ;
; -0.951 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; 0.500        ; -0.415     ; 1.023      ;
; -0.951 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.500        ; -0.415     ; 1.023      ;
; -0.945 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[0]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.835      ;
; -0.945 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[1]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.835      ;
; -0.945 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[2]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.835      ;
; -0.945 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[3]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.835      ;
; -0.945 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[4]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.835      ;
; -0.945 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[5]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.835      ;
; -0.945 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[6]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.835      ;
; -0.945 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[7]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.835      ;
; -0.945 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[8]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.835      ;
; -0.945 ; reset_synch:iRST|rst_n ; cnt[0]                     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.835      ;
; -0.945 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[3]      ; clk          ; clk         ; 0.500        ; -0.597     ; 0.835      ;
; -0.945 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[2]      ; clk          ; clk         ; 0.500        ; -0.597     ; 0.835      ;
; -0.945 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[1]      ; clk          ; clk         ; 0.500        ; -0.597     ; 0.835      ;
; -0.945 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[0]      ; clk          ; clk         ; 0.500        ; -0.597     ; 0.835      ;
; -0.940 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[5]     ; clk          ; clk         ; 0.500        ; -0.408     ; 1.019      ;
; -0.939 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[7]     ; clk          ; clk         ; 0.500        ; -0.403     ; 1.023      ;
; -0.939 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[6]     ; clk          ; clk         ; 0.500        ; -0.403     ; 1.023      ;
; -0.925 ; reset_synch:iRST|rst_n ; UART_tx:tx|state.DONE      ; clk          ; clk         ; 0.500        ; -0.410     ; 1.002      ;
; -0.925 ; reset_synch:iRST|rst_n ; UART_tx:tx|state.TRANSMIT  ; clk          ; clk         ; 0.500        ; -0.410     ; 1.002      ;
; -0.891 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[8]     ; clk          ; clk         ; 0.500        ; -0.418     ; 0.960      ;
; -0.891 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[5]     ; clk          ; clk         ; 0.500        ; -0.418     ; 0.960      ;
; -0.891 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[3]     ; clk          ; clk         ; 0.500        ; -0.418     ; 0.960      ;
; -0.891 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[1]     ; clk          ; clk         ; 0.500        ; -0.418     ; 0.960      ;
; -0.886 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[11]    ; clk          ; clk         ; 0.500        ; -0.415     ; 0.958      ;
; -0.886 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[10]    ; clk          ; clk         ; 0.500        ; -0.415     ; 0.958      ;
; -0.886 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[9]     ; clk          ; clk         ; 0.500        ; -0.415     ; 0.958      ;
; -0.886 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[7]     ; clk          ; clk         ; 0.500        ; -0.415     ; 0.958      ;
; -0.886 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[6]     ; clk          ; clk         ; 0.500        ; -0.415     ; 0.958      ;
; -0.886 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[4]     ; clk          ; clk         ; 0.500        ; -0.415     ; 0.958      ;
; -0.886 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[2]     ; clk          ; clk         ; 0.500        ; -0.415     ; 0.958      ;
; -0.886 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[0]     ; clk          ; clk         ; 0.500        ; -0.415     ; 0.958      ;
; -0.876 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[4]     ; clk          ; clk         ; 0.500        ; -0.403     ; 0.960      ;
; -0.876 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[3]     ; clk          ; clk         ; 0.500        ; -0.403     ; 0.960      ;
; -0.872 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[1]   ; clk          ; clk         ; 0.500        ; -0.401     ; 0.958      ;
; -0.872 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[2]   ; clk          ; clk         ; 0.500        ; -0.401     ; 0.958      ;
; -0.872 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[3]   ; clk          ; clk         ; 0.500        ; -0.401     ; 0.958      ;
; -0.872 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[7]   ; clk          ; clk         ; 0.500        ; -0.401     ; 0.958      ;
; -0.846 ; reset_synch:iRST|rst_n ; cnt[7]                     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
; -0.846 ; reset_synch:iRST|rst_n ; cnt[6]                     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
; -0.846 ; reset_synch:iRST|rst_n ; cnt[5]                     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
; -0.846 ; reset_synch:iRST|rst_n ; cnt[4]                     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
; -0.846 ; reset_synch:iRST|rst_n ; cnt[3]                     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
; -0.846 ; reset_synch:iRST|rst_n ; cnt[2]                     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
; -0.846 ; reset_synch:iRST|rst_n ; cnt[1]                     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
+--------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                               ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.540 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[1]   ; clk          ; clk         ; -0.500       ; -0.318     ; 0.826      ;
; 1.540 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[2]   ; clk          ; clk         ; -0.500       ; -0.318     ; 0.826      ;
; 1.540 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[3]   ; clk          ; clk         ; -0.500       ; -0.318     ; 0.826      ;
; 1.540 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[7]   ; clk          ; clk         ; -0.500       ; -0.318     ; 0.826      ;
; 1.546 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[4]     ; clk          ; clk         ; -0.500       ; -0.320     ; 0.830      ;
; 1.546 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[3]     ; clk          ; clk         ; -0.500       ; -0.320     ; 0.830      ;
; 1.553 ; reset_synch:iRST|rst_n ; cnt[7]                     ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.553 ; reset_synch:iRST|rst_n ; cnt[6]                     ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.553 ; reset_synch:iRST|rst_n ; cnt[5]                     ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.553 ; reset_synch:iRST|rst_n ; cnt[4]                     ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.553 ; reset_synch:iRST|rst_n ; cnt[3]                     ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.553 ; reset_synch:iRST|rst_n ; cnt[2]                     ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.553 ; reset_synch:iRST|rst_n ; cnt[1]                     ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.555 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[11]    ; clk          ; clk         ; -0.500       ; -0.333     ; 0.826      ;
; 1.555 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[10]    ; clk          ; clk         ; -0.500       ; -0.333     ; 0.826      ;
; 1.555 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[9]     ; clk          ; clk         ; -0.500       ; -0.333     ; 0.826      ;
; 1.555 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[7]     ; clk          ; clk         ; -0.500       ; -0.333     ; 0.826      ;
; 1.555 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[6]     ; clk          ; clk         ; -0.500       ; -0.333     ; 0.826      ;
; 1.555 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[4]     ; clk          ; clk         ; -0.500       ; -0.333     ; 0.826      ;
; 1.555 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[2]     ; clk          ; clk         ; -0.500       ; -0.333     ; 0.826      ;
; 1.555 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[0]     ; clk          ; clk         ; -0.500       ; -0.333     ; 0.826      ;
; 1.563 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[8]     ; clk          ; clk         ; -0.500       ; -0.337     ; 0.830      ;
; 1.563 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[5]     ; clk          ; clk         ; -0.500       ; -0.337     ; 0.830      ;
; 1.563 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[3]     ; clk          ; clk         ; -0.500       ; -0.337     ; 0.830      ;
; 1.563 ; reset_synch:iRST|rst_n ; UART_tx:tx|baud_cnt[1]     ; clk          ; clk         ; -0.500       ; -0.337     ; 0.830      ;
; 1.584 ; reset_synch:iRST|rst_n ; UART_tx:tx|state.DONE      ; clk          ; clk         ; -0.500       ; -0.327     ; 0.861      ;
; 1.584 ; reset_synch:iRST|rst_n ; UART_tx:tx|state.TRANSMIT  ; clk          ; clk         ; -0.500       ; -0.327     ; 0.861      ;
; 1.591 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[5]     ; clk          ; clk         ; -0.500       ; -0.326     ; 0.869      ;
; 1.593 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[7]     ; clk          ; clk         ; -0.500       ; -0.320     ; 0.877      ;
; 1.593 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[6]     ; clk          ; clk         ; -0.500       ; -0.320     ; 0.877      ;
; 1.606 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; -0.500       ; -0.333     ; 0.877      ;
; 1.606 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; -0.500       ; -0.333     ; 0.877      ;
; 1.606 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; -0.500       ; -0.333     ; 0.877      ;
; 1.606 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; -0.500       ; -0.333     ; 0.877      ;
; 1.635 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[0]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.716      ;
; 1.635 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[1]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.716      ;
; 1.635 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[2]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.716      ;
; 1.635 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[3]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.716      ;
; 1.635 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[4]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.716      ;
; 1.635 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[5]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.716      ;
; 1.635 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[6]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.716      ;
; 1.635 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[7]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.716      ;
; 1.635 ; reset_synch:iRST|rst_n ; UART_tx:tx|shift_reg[8]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.716      ;
; 1.635 ; reset_synch:iRST|rst_n ; cnt[0]                     ; clk          ; clk         ; -0.500       ; -0.523     ; 0.716      ;
; 1.635 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[3]      ; clk          ; clk         ; -0.500       ; -0.523     ; 0.716      ;
; 1.635 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[2]      ; clk          ; clk         ; -0.500       ; -0.523     ; 0.716      ;
; 1.635 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[1]      ; clk          ; clk         ; -0.500       ; -0.523     ; 0.716      ;
; 1.635 ; reset_synch:iRST|rst_n ; UART_tx:tx|bit_cnt[0]      ; clk          ; clk         ; -0.500       ; -0.523     ; 0.716      ;
; 1.741 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.822      ;
; 1.741 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.822      ;
; 1.741 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.822      ;
; 1.741 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.822      ;
; 1.741 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.822      ;
; 1.741 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.822      ;
; 1.741 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[7]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.822      ;
; 1.741 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.822      ;
; 1.762 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[4]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.844      ;
; 1.762 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[5]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.844      ;
; 1.762 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[6]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.844      ;
; 1.762 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[8]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.844      ;
; 1.762 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.844      ;
; 1.762 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; -0.500       ; -0.522     ; 0.844      ;
; 1.762 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.IDLE     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.844      ;
; 1.762 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; -0.500       ; -0.522     ; 0.844      ;
; 1.783 ; reset_synch:iRST|rst_n ; UART_tx:tx|state.IDLE      ; clk          ; clk         ; -0.500       ; -0.526     ; 0.861      ;
; 1.788 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[2]     ; clk          ; clk         ; -0.500       ; -0.517     ; 0.875      ;
; 1.788 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[1]     ; clk          ; clk         ; -0.500       ; -0.517     ; 0.875      ;
; 1.788 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[0]     ; clk          ; clk         ; -0.500       ; -0.517     ; 0.875      ;
; 1.788 ; reset_synch:iRST|rst_n ; UART_rcv:rx|shift_reg[0]   ; clk          ; clk         ; -0.500       ; -0.517     ; 0.875      ;
; 1.788 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[0]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.869      ;
; 1.788 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.869      ;
; 1.788 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.869      ;
; 1.788 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.869      ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.404   ; 0.178 ; -1.573   ; 1.540   ; -3.000              ;
;  clk             ; -2.404   ; 0.178 ; -1.573   ; 1.540   ; -3.000              ;
; Design-wide TNS  ; -123.881 ; 0.0   ; -95.594  ; 0.0     ; -106.443            ;
;  clk             ; -123.881 ; 0.000 ; -95.594  ; 0.000   ; -106.443            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; next_byte               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1870     ; 0        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1870     ; 0        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 73       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 73       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; next_byte  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDs[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; next_byte  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDs[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition
    Info: Processing started: Thu Apr 06 04:35:43 2017
Info: Command: quartus_sta UART_test -c UART_test
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_test.SDC'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.404            -123.881 clk 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clk 
Info (332146): Worst-case recovery slack is -1.573
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.573             -95.594 clk 
Info (332146): Worst-case removal slack is 1.661
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.661               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -83.000 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.051
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.051            -103.569 clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk 
Info (332146): Worst-case recovery slack is -1.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.376             -82.722 clk 
Info (332146): Worst-case removal slack is 1.566
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.566               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -83.000 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.876
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.876             -37.351 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332146): Worst-case recovery slack is -1.132
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.132             -70.939 clk 
Info (332146): Worst-case removal slack is 1.540
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.540               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -106.443 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 664 megabytes
    Info: Processing ended: Thu Apr 06 04:35:48 2017
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


