Fitter report for RISC_CPU
Sun Mar 08 10:45:40 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Sun Mar 08 10:45:40 2015            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; RISC_CPU                                         ;
; Top-level Entity Name              ; RISC_CPU_TPO1                                    ;
; Family                             ; Cyclone II                                       ;
; Device                             ; EP2C5T144C6                                      ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 2,975 / 4,608 ( 65 % )                           ;
;     Total combinational functions  ; 2,080 / 4,608 ( 45 % )                           ;
;     Dedicated logic registers      ; 2,118 / 4,608 ( 46 % )                           ;
; Total registers                    ; 2118                                             ;
; Total pins                         ; 3 / 89 ( 3 % )                                   ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                              ;
; Embedded Multiplier 9-bit elements ; 2 / 26 ( 8 % )                                   ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.4%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                ;
+--------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+
; Node                                             ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                      ; Destination Port ; Destination Port Name ;
+--------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+
; RISC_CPU:U0|accumulator:U2|accum[0]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|myalu:U3|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[0]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_1                      ; REGOUT           ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|myalu:U3|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_2                      ; REGOUT           ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[1]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|myalu:U3|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[1]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_1                      ; REGOUT           ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|myalu:U3|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_2                      ; REGOUT           ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[2]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|myalu:U3|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[2]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_1                      ; REGOUT           ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|myalu:U3|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_2                      ; REGOUT           ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[3]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|myalu:U3|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[3]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_1                      ; REGOUT           ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|myalu:U3|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_2                      ; REGOUT           ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[4]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|myalu:U3|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[4]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_1                      ; REGOUT           ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|myalu:U3|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_2                      ; REGOUT           ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[5]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|myalu:U3|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[5]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_1                      ; REGOUT           ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|myalu:U3|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_2                      ; REGOUT           ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[6]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|myalu:U3|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[6]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_1                      ; REGOUT           ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|myalu:U3|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_2                      ; REGOUT           ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[7]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|myalu:U3|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[7]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_1                      ; REGOUT           ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|myalu:U3|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_2                      ; REGOUT           ;                       ;
+--------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4212 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4212 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4209    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/FINIAL/RISC_CPU/output_files/RISC_CPU.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 2,975 / 4,608 ( 65 % ) ;
;     -- Combinational with no register       ; 857                    ;
;     -- Register only                        ; 895                    ;
;     -- Combinational with a register        ; 1223                   ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1606                   ;
;     -- 3 input functions                    ; 358                    ;
;     -- <=2 input functions                  ; 116                    ;
;     -- Register only                        ; 895                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1996                   ;
;     -- arithmetic mode                      ; 84                     ;
;                                             ;                        ;
; Total registers*                            ; 2,118 / 4,851 ( 44 % ) ;
;     -- Dedicated logic registers            ; 2,118 / 4,608 ( 46 % ) ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 242 / 288 ( 84 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 3 / 89 ( 3 % )         ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )         ;
;                                             ;                        ;
; Global signals                              ; 5                      ;
; M4Ks                                        ; 0 / 26 ( 0 % )         ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 2 / 26 ( 8 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 5 / 8 ( 63 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 40% / 42% / 38%        ;
; Peak interconnect usage (total/H/V)         ; 53% / 54% / 52%        ;
; Maximum fan-out                             ; 2048                   ;
; Highest non-global fan-out                  ; 291                    ;
; Total fan-out                               ; 14748                  ;
; Average fan-out                             ; 3.08                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2975 / 4608 ( 65 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 857                  ; 0                              ;
;     -- Register only                        ; 895                  ; 0                              ;
;     -- Combinational with a register        ; 1223                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1606                 ; 0                              ;
;     -- 3 input functions                    ; 358                  ; 0                              ;
;     -- <=2 input functions                  ; 116                  ; 0                              ;
;     -- Register only                        ; 895                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1996                 ; 0                              ;
;     -- arithmetic mode                      ; 84                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 2118                 ; 0                              ;
;     -- Dedicated logic registers            ; 2118 / 4608 ( 46 % ) ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 242 / 288 ( 84 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 3                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 2 / 26 ( 8 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 5 / 10 ( 50 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 14784                ; 0                              ;
;     -- Registered Connections               ; 2464                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 1                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk   ; 17    ; 1        ; 0            ; 6            ; 0           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset ; 91    ; 3        ; 28           ; 7            ; 0           ; 272                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                        ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; halt ; 43    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 3 / 19 ( 16 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 23 ( 0 % )  ; 3.3V          ; --           ;
; 3        ; 2 / 23 ( 9 % )  ; 3.3V          ; --           ;
; 4        ; 1 / 24 ( 4 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; halt                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 44       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 92       ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 100      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 138        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 133      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                       ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |RISC_CPU_TPO1                               ; 2975 (0)    ; 2118 (0)                  ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 3    ; 0            ; 857 (0)      ; 895 (0)           ; 1223 (1)         ; |RISC_CPU_TPO1                                                                                                                                            ; work         ;
;    |RISC_CPU:U0|                             ; 374 (0)     ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 291 (0)      ; 3 (0)             ; 80 (0)           ; |RISC_CPU_TPO1|RISC_CPU:U0                                                                                                                                ; work         ;
;       |accumulator:U2|                       ; 14 (14)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 7 (7)            ; |RISC_CPU_TPO1|RISC_CPU:U0|accumulator:U2                                                                                                                 ; work         ;
;       |clkgen:U0|                            ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |RISC_CPU_TPO1|RISC_CPU:U0|clkgen:U0                                                                                                                      ; work         ;
;       |counter:U7|                           ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |RISC_CPU_TPO1|RISC_CPU:U0|counter:U7                                                                                                                     ; work         ;
;       |instruction_register:U1|              ; 24 (24)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 16 (16)          ; |RISC_CPU_TPO1|RISC_CPU:U0|instruction_register:U1                                                                                                        ; work         ;
;       |machine:U5|                           ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 21 (21)          ; |RISC_CPU_TPO1|RISC_CPU:U0|machine:U5                                                                                                                     ; work         ;
;       |machinectl:U4|                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |RISC_CPU_TPO1|RISC_CPU:U0|machinectl:U4                                                                                                                  ; work         ;
;       |myaddr:U6|                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |RISC_CPU_TPO1|RISC_CPU:U0|myaddr:U6                                                                                                                      ; work         ;
;       |myalu:U3|                             ; 286 (133)   ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 259 (118)    ; 0 (0)             ; 27 (15)          ; |RISC_CPU_TPO1|RISC_CPU:U0|myalu:U3                                                                                                                       ; work         ;
;          |lpm_divide:Div0|                   ; 76 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 11 (0)           ; |RISC_CPU_TPO1|RISC_CPU:U0|myalu:U3|lpm_divide:Div0                                                                                                       ; work         ;
;             |lpm_divide_5dm:auto_generated|  ; 76 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 11 (0)           ; |RISC_CPU_TPO1|RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated                                                                         ; work         ;
;                |sign_div_unsign_fkh:divider| ; 76 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 11 (0)           ; |RISC_CPU_TPO1|RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider                                             ; work         ;
;                   |alt_u_div_00f:divider|    ; 76 (75)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 11 (10)          ; |RISC_CPU_TPO1|RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider                       ; work         ;
;                      |add_sub_mkc:add_sub_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |RISC_CPU_TPO1|RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_mkc:add_sub_1 ; work         ;
;          |lpm_divide:Div1|                   ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 0 (0)             ; 1 (0)            ; |RISC_CPU_TPO1|RISC_CPU:U0|myalu:U3|lpm_divide:Div1                                                                                                       ; work         ;
;             |lpm_divide_5dm:auto_generated|  ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 0 (0)             ; 1 (0)            ; |RISC_CPU_TPO1|RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated                                                                         ; work         ;
;                |sign_div_unsign_fkh:divider| ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 0 (0)             ; 1 (0)            ; |RISC_CPU_TPO1|RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider                                             ; work         ;
;                   |alt_u_div_00f:divider|    ; 77 (76)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (75)      ; 0 (0)             ; 1 (1)            ; |RISC_CPU_TPO1|RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider                       ; work         ;
;                      |add_sub_mkc:add_sub_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |RISC_CPU_TPO1|RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_mkc:add_sub_1 ; work         ;
;          |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_CPU_TPO1|RISC_CPU:U0|myalu:U3|lpm_mult:Mult0                                                                                                        ; work         ;
;             |mult_o5t:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_CPU_TPO1|RISC_CPU:U0|myalu:U3|lpm_mult:Mult0|mult_o5t:auto_generated                                                                                ; work         ;
;          |lpm_mult:Mult1|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_CPU_TPO1|RISC_CPU:U0|myalu:U3|lpm_mult:Mult1                                                                                                        ; work         ;
;             |mult_o5t:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_CPU_TPO1|RISC_CPU:U0|myalu:U3|lpm_mult:Mult1|mult_o5t:auto_generated                                                                                ; work         ;
;    |ram1:U2|                                 ; 2603 (2603) ; 2048 (2048)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 555 (555)    ; 892 (892)         ; 1156 (1156)      ; |RISC_CPU_TPO1|ram1:U2                                                                                                                                    ; work         ;
;    |rom1:U3|                                 ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 3 (3)            ; |RISC_CPU_TPO1|rom1:U3                                                                                                                                    ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------+
; Delay Chain Summary                                                            ;
+-------+----------+---------------+---------------+-----------------------+-----+
; Name  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------+----------+---------------+---------------+-----------------------+-----+
; halt  ; Output   ; --            ; --            ; --                    ; --  ;
; clk   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; reset ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
; reset               ;                   ;         ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                               ;
+--------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                             ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; RISC_CPU:U0|accumulator:U2|accum[5]~1            ; LCCOMB_X10_Y5_N14  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISC_CPU:U0|clkgen:U0|WideOr0                    ; LCCOMB_X20_Y8_N24  ; 24      ; Clock        ; no     ; --                   ; --               ; --                        ;
; RISC_CPU:U0|clkgen:U0|pr_state.c1                ; LCFF_X20_Y4_N23    ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; RISC_CPU:U0|instruction_register:U1|ir_addr[6]~1 ; LCCOMB_X20_Y4_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISC_CPU:U0|instruction_register:U1|ir_addr[9]~0 ; LCCOMB_X20_Y4_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISC_CPU:U0|machine:U5|inc_pc                    ; LCFF_X1_Y6_N13     ; 11      ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; RISC_CPU:U0|machine:U5|load_pc                   ; LCFF_X21_Y8_N29    ; 11      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; RISC_CPU:U0|machine:U5|wr                        ; LCFF_X1_Y6_N21     ; 2048    ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; clk                                              ; PIN_17             ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                              ; PIN_17             ; 49      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; ram1:U2|Decoder0~31                              ; LCCOMB_X17_Y7_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|Decoder0~32                              ; LCCOMB_X18_Y5_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|Decoder0~34                              ; LCCOMB_X17_Y5_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|Decoder0~35                              ; LCCOMB_X12_Y8_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|Decoder0~36                              ; LCCOMB_X15_Y5_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|Decoder0~37                              ; LCCOMB_X13_Y7_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|Decoder0~38                              ; LCCOMB_X22_Y9_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|Decoder0~39                              ; LCCOMB_X25_Y9_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|Decoder0~40                              ; LCCOMB_X21_Y5_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|Decoder0~41                              ; LCCOMB_X15_Y6_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|Decoder0~42                              ; LCCOMB_X24_Y8_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|Decoder0~43                              ; LCCOMB_X24_Y8_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|Decoder0~44                              ; LCCOMB_X22_Y5_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|Decoder0~45                              ; LCCOMB_X22_Y5_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[100][3]~25                           ; LCCOMB_X22_Y10_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[101][3]~57                           ; LCCOMB_X24_Y7_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[102][3]~184                          ; LCCOMB_X22_Y10_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[103][3]~183                          ; LCCOMB_X10_Y10_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[104][3]~33                           ; LCCOMB_X14_Y2_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[105][3]~1                            ; LCCOMB_X27_Y7_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[106][3]~186                          ; LCCOMB_X9_Y2_N2    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[107][3]~189                          ; LCCOMB_X9_Y5_N8    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[108][3]~17                           ; LCCOMB_X26_Y2_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[109][3]~49                           ; LCCOMB_X26_Y6_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[110][3]~182                          ; LCCOMB_X9_Y4_N28   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[111][3]~185                          ; LCCOMB_X8_Y7_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[112][3]~43                           ; LCCOMB_X14_Y8_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[113][3]~11                           ; LCCOMB_X15_Y9_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[114][3]~236                          ; LCCOMB_X13_Y12_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[115][3]~232                          ; LCCOMB_X10_Y11_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[116][3]~27                           ; LCCOMB_X18_Y12_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[117][3]~53                           ; LCCOMB_X22_Y6_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[118][3]~234                          ; LCCOMB_X15_Y9_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[119][3]~230                          ; LCCOMB_X13_Y11_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[120][3]~35                           ; LCCOMB_X14_Y2_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[121][3]~3                            ; LCCOMB_X27_Y7_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[122][3]~228                          ; LCCOMB_X12_Y2_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[123][3]~240                          ; LCCOMB_X10_Y4_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[124][3]~19                           ; LCCOMB_X25_Y2_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[125][3]~61                           ; LCCOMB_X26_Y6_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[126][3]~227                          ; LCCOMB_X10_Y4_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[127][3]~239                          ; LCCOMB_X15_Y9_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[128][3]~158                          ; LCCOMB_X24_Y6_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[129][3]~159                          ; LCCOMB_X22_Y4_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[130][3]~74                           ; LCCOMB_X19_Y12_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[131][3]~66                           ; LCCOMB_X27_Y8_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[132][3]~154                          ; LCCOMB_X26_Y6_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[133][3]~155                          ; LCCOMB_X22_Y4_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[134][3]~72                           ; LCCOMB_X22_Y10_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[135][3]~64                           ; LCCOMB_X26_Y10_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[136][3]~156                          ; LCCOMB_X20_Y1_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[137][3]~157                          ; LCCOMB_X25_Y3_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[138][3]~116                          ; LCCOMB_X15_Y9_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[139][3]~108                          ; LCCOMB_X27_Y5_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[140][3]~160                          ; LCCOMB_X22_Y4_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[141][3]~161                          ; LCCOMB_X25_Y3_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[142][3]~112                          ; LCCOMB_X14_Y12_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[143][3]~120                          ; LCCOMB_X14_Y13_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[144][3]~130                          ; LCCOMB_X17_Y3_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[145][3]~126                          ; LCCOMB_X13_Y10_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[146][3]~73                           ; LCCOMB_X17_Y2_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[147][3]~65                           ; LCCOMB_X14_Y10_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[148][3]~133                          ; LCCOMB_X22_Y6_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[149][3]~129                          ; LCCOMB_X24_Y2_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[14][3]~88                            ; LCCOMB_X17_Y5_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[150][3]~75                           ; LCCOMB_X13_Y10_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[151][3]~67                           ; LCCOMB_X26_Y10_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[152][3]~122                          ; LCCOMB_X14_Y7_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[153][3]~134                          ; LCCOMB_X13_Y10_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[154][3]~114                          ; LCCOMB_X17_Y2_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[155][3]~107                          ; LCCOMB_X27_Y9_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[156][3]~125                          ; LCCOMB_X18_Y13_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[157][3]~137                          ; LCCOMB_X19_Y13_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[158][3]~110                          ; LCCOMB_X14_Y12_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[159][3]~119                          ; LCCOMB_X20_Y11_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[15][3]~89                            ; LCCOMB_X8_Y7_N18   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[160][3]~146                          ; LCCOMB_X15_Y10_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[161][3]~138                          ; LCCOMB_X21_Y7_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[162][3]~70                           ; LCCOMB_X19_Y7_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[163][3]~78                           ; LCCOMB_X8_Y10_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[164][3]~142                          ; LCCOMB_X21_Y11_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[165][3]~150                          ; LCCOMB_X22_Y9_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[166][3]~68                           ; LCCOMB_X22_Y2_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[167][3]~76                           ; LCCOMB_X22_Y2_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[168][3]~149                          ; LCCOMB_X20_Y9_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[169][3]~141                          ; LCCOMB_X21_Y7_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[16][3]~132                           ; LCCOMB_X15_Y11_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[170][3]~115                          ; LCCOMB_X19_Y7_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[171][3]~106                          ; LCCOMB_X10_Y6_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[172][3]~145                          ; LCCOMB_X25_Y5_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[173][3]~153                          ; LCCOMB_X25_Y5_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[174][3]~111                          ; LCCOMB_X19_Y7_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[175][3]~118                          ; LCCOMB_X8_Y10_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[176][3]~171                          ; LCCOMB_X17_Y10_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[177][3]~173                          ; LCCOMB_X17_Y10_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[178][3]~69                           ; LCCOMB_X15_Y13_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[179][3]~77                           ; LCCOMB_X15_Y9_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[17][3]~128                           ; LCCOMB_X20_Y10_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[180][3]~162                          ; LCCOMB_X21_Y13_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[181][3]~165                          ; LCCOMB_X26_Y11_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[182][3]~71                           ; LCCOMB_X15_Y9_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[183][3]~79                           ; LCCOMB_X24_Y9_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[184][3]~167                          ; LCCOMB_X15_Y9_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[185][3]~169                          ; LCCOMB_X13_Y6_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[186][3]~117                          ; LCCOMB_X15_Y9_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[187][3]~109                          ; LCCOMB_X26_Y6_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[188][3]~174                          ; LCCOMB_X18_Y13_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[189][3]~177                          ; LCCOMB_X19_Y13_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[18][3]~96                            ; LCCOMB_X19_Y3_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[190][3]~113                          ; LCCOMB_X12_Y12_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[191][3]~121                          ; LCCOMB_X14_Y13_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[192][3]~38                           ; LCCOMB_X15_Y8_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[193][3]~6                            ; LCCOMB_X25_Y8_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[194][3]~219                          ; LCCOMB_X19_Y3_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[195][3]~211                          ; LCCOMB_X15_Y8_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[196][3]~22                           ; LCCOMB_X20_Y2_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[197][3]~56                           ; LCCOMB_X26_Y3_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[198][3]~215                          ; LCCOMB_X20_Y2_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[199][3]~223                          ; LCCOMB_X20_Y2_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[19][3]~95                            ; LCCOMB_X13_Y8_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[200][3]~46                           ; LCCOMB_X20_Y1_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[201][3]~14                           ; LCCOMB_X26_Y7_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[202][3]~221                          ; LCCOMB_X10_Y4_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[203][3]~213                          ; LCCOMB_X9_Y8_N4    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[204][3]~30                           ; LCCOMB_X21_Y1_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[205][3]~48                           ; LCCOMB_X25_Y3_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[206][3]~217                          ; LCCOMB_X10_Y4_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[207][3]~225                          ; LCCOMB_X9_Y8_N28   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[208][3]~37                           ; LCCOMB_X17_Y3_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[209][3]~5                            ; LCCOMB_X26_Y4_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[20][3]~131                           ; LCCOMB_X25_Y9_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[210][3]~203                          ; LCCOMB_X15_Y3_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[211][3]~195                          ; LCCOMB_X25_Y7_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[212][3]~21                           ; LCCOMB_X18_Y1_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[213][3]~52                           ; LCCOMB_X22_Y1_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[214][3]~199                          ; LCCOMB_X18_Y3_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[215][3]~207                          ; LCCOMB_X22_Y1_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[216][3]~45                           ; LCCOMB_X14_Y2_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[217][3]~13                           ; LCCOMB_X26_Y4_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[218][3]~205                          ; LCCOMB_X10_Y3_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[219][3]~197                          ; LCCOMB_X9_Y8_N30   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[21][3]~127                           ; LCCOMB_X22_Y6_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[220][3]~29                           ; LCCOMB_X13_Y3_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[221][3]~60                           ; LCCOMB_X18_Y3_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[222][3]~201                          ; LCCOMB_X10_Y3_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[223][3]~209                          ; LCCOMB_X9_Y8_N14   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[224][3]~36                           ; LCCOMB_X14_Y10_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[225][3]~4                            ; LCCOMB_X13_Y9_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[226][3]~180                          ; LCCOMB_X12_Y10_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[227][3]~178                          ; LCCOMB_X14_Y10_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[228][3]~20                           ; LCCOMB_X24_Y7_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[229][3]~59                           ; LCCOMB_X24_Y7_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[22][3]~94                            ; LCCOMB_X22_Y3_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[230][3]~192                          ; LCCOMB_X12_Y3_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[231][3]~190                          ; LCCOMB_X14_Y10_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[232][3]~44                           ; LCCOMB_X20_Y9_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[233][3]~12                           ; LCCOMB_X26_Y8_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[234][3]~179                          ; LCCOMB_X9_Y4_N14   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[235][3]~181                          ; LCCOMB_X10_Y4_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[236][3]~28                           ; LCCOMB_X21_Y1_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[237][3]~51                           ; LCCOMB_X25_Y3_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[238][3]~191                          ; LCCOMB_X9_Y4_N6    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[239][3]~193                          ; LCCOMB_X9_Y5_N6    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[23][3]~97                            ; LCCOMB_X12_Y9_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[240][3]~39                           ; LCCOMB_X17_Y13_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[241][3]~7                            ; LCCOMB_X21_Y12_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[242][3]~235                          ; LCCOMB_X15_Y13_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[243][3]~231                          ; LCCOMB_X21_Y12_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[244][3]~23                           ; LCCOMB_X21_Y13_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[245][3]~55                           ; LCCOMB_X26_Y3_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[246][3]~237                          ; LCCOMB_X18_Y3_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[247][3]~233                          ; LCCOMB_X25_Y11_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[248][3]~47                           ; LCCOMB_X21_Y2_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[249][3]~15                           ; LCCOMB_X26_Y8_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[24][3]~124                           ; LCCOMB_X14_Y7_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[250][3]~226                          ; LCCOMB_X12_Y3_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[251][3]~238                          ; LCCOMB_X14_Y9_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[252][3]~31                           ; LCCOMB_X25_Y2_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[253][3]~63                           ; LCCOMB_X20_Y13_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[254][3]~229                          ; LCCOMB_X9_Y4_N10   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[255][3]~241                          ; LCCOMB_X8_Y7_N22   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[25][3]~136                           ; LCCOMB_X13_Y10_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[26][3]~86                            ; LCCOMB_X14_Y3_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[27][3]~84                            ; LCCOMB_X9_Y6_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[28][3]~123                           ; LCCOMB_X15_Y11_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[29][3]~135                           ; LCCOMB_X20_Y11_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[30][3]~85                            ; LCCOMB_X14_Y3_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[31][3]~87                            ; LCCOMB_X9_Y6_N28   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[32][3]~148                           ; LCCOMB_X20_Y12_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[33][3]~140                           ; LCCOMB_X20_Y11_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[34][3]~100                           ; LCCOMB_X14_Y6_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[35][3]~99                            ; LCCOMB_X12_Y11_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[36][3]~144                           ; LCCOMB_X22_Y12_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[37][3]~152                           ; LCCOMB_X22_Y9_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[38][3]~98                            ; LCCOMB_X12_Y3_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[39][3]~101                           ; LCCOMB_X12_Y9_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[40][3]~147                           ; LCCOMB_X15_Y6_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[41][3]~139                           ; LCCOMB_X19_Y3_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[42][3]~82                            ; LCCOMB_X14_Y6_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[43][3]~80                            ; LCCOMB_X10_Y2_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[44][3]~143                           ; LCCOMB_X22_Y12_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[45][3]~151                           ; LCCOMB_X20_Y11_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[46][3]~81                            ; LCCOMB_X12_Y3_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[47][3]~83                            ; LCCOMB_X9_Y5_N0    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[48][3]~172                           ; LCCOMB_X14_Y8_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[49][3]~170                           ; LCCOMB_X12_Y5_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[50][3]~104                           ; LCCOMB_X15_Y5_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[51][3]~103                           ; LCCOMB_X13_Y6_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[52][3]~164                           ; LCCOMB_X21_Y11_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[53][3]~163                           ; LCCOMB_X21_Y11_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[54][3]~102                           ; LCCOMB_X15_Y5_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[55][3]~105                           ; LCCOMB_X18_Y6_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[56][3]~168                           ; LCCOMB_X15_Y2_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[57][3]~166                           ; LCCOMB_X13_Y6_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[58][3]~92                            ; LCCOMB_X14_Y2_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[59][3]~90                            ; LCCOMB_X9_Y9_N6    ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[60][3]~176                           ; LCCOMB_X18_Y13_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[61][3]~175                           ; LCCOMB_X18_Y12_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[62][3]~91                            ; LCCOMB_X14_Y3_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[63][3]~93                            ; LCCOMB_X18_Y6_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[64][3]~42                            ; LCCOMB_X15_Y7_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[65][3]~10                            ; LCCOMB_X24_Y11_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[66][3]~220                           ; LCCOMB_X12_Y9_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[67][3]~212                           ; LCCOMB_X24_Y11_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[68][3]~26                            ; LCCOMB_X26_Y9_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[69][3]~58                            ; LCCOMB_X25_Y7_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[70][3]~216                           ; LCCOMB_X12_Y3_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[71][3]~224                           ; LCCOMB_X12_Y9_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[72][3]~34                            ; LCCOMB_X14_Y1_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[73][3]~2                             ; LCCOMB_X26_Y7_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[74][3]~218                           ; LCCOMB_X14_Y1_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[75][3]~210                           ; LCCOMB_X10_Y5_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[76][3]~18                            ; LCCOMB_X26_Y9_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[77][3]~50                            ; LCCOMB_X25_Y7_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[78][3]~214                           ; LCCOMB_X10_Y9_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[79][3]~222                           ; LCCOMB_X10_Y5_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[80][3]~40                            ; LCCOMB_X15_Y7_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[81][3]~8                             ; LCCOMB_X12_Y12_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[82][3]~204                           ; LCCOMB_X15_Y3_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[83][3]~196                           ; LCCOMB_X15_Y8_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[84][3]~24                            ; LCCOMB_X18_Y12_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[85][3]~54                            ; LCCOMB_X20_Y10_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[86][3]~200                           ; LCCOMB_X18_Y3_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[87][3]~208                           ; LCCOMB_X12_Y9_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[88][3]~32                            ; LCCOMB_X15_Y7_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[89][3]~0                             ; LCCOMB_X20_Y10_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[90][3]~202                           ; LCCOMB_X10_Y4_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[91][3]~194                           ; LCCOMB_X9_Y8_N12   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[92][3]~16                            ; LCCOMB_X13_Y10_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[93][3]~62                            ; LCCOMB_X20_Y13_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[94][3]~198                           ; LCCOMB_X10_Y3_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[95][3]~206                           ; LCCOMB_X9_Y6_N26   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[96][3]~41                            ; LCCOMB_X22_Y7_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[97][3]~9                             ; LCCOMB_X20_Y11_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[98][3]~188                           ; LCCOMB_X22_Y7_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram1:U2|mem[99][3]~187                           ; LCCOMB_X12_Y11_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                                            ; PIN_91             ; 272     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; reset                                            ; PIN_91             ; 124     ; Async. clear ; yes    ; Global Clock         ; GCLK6            ; --                        ;
+--------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                         ;
+-----------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                              ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; RISC_CPU:U0|clkgen:U0|pr_state.c1 ; LCFF_X20_Y4_N23 ; 8       ; Global Clock         ; GCLK4            ; --                        ;
; RISC_CPU:U0|machine:U5|inc_pc     ; LCFF_X1_Y6_N13  ; 11      ; Global Clock         ; GCLK1            ; --                        ;
; RISC_CPU:U0|machine:U5|wr         ; LCFF_X1_Y6_N21  ; 2048    ; Global Clock         ; GCLK0            ; --                        ;
; clk                               ; PIN_17          ; 49      ; Global Clock         ; GCLK2            ; --                        ;
; reset                             ; PIN_91          ; 124     ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                    ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; RISC_CPU:U0|myaddr:U6|addr[0]~7                                                                                                                         ; 291     ;
; RISC_CPU:U0|myaddr:U6|addr[2]~5                                                                                                                         ; 287     ;
; RISC_CPU:U0|myaddr:U6|addr[1]~4                                                                                                                         ; 287     ;
; RISC_CPU:U0|myaddr:U6|addr[5]~1                                                                                                                         ; 283     ;
; RISC_CPU:U0|myaddr:U6|addr[4]~0                                                                                                                         ; 283     ;
; RISC_CPU:U0|myaddr:U6|addr[3]~6                                                                                                                         ; 280     ;
; RISC_CPU:U0|myaddr:U6|addr[7]~2                                                                                                                         ; 279     ;
; rom1:U3|data[7]~4                                                                                                                                       ; 273     ;
; RISC_CPU:U0|myaddr:U6|addr[6]~3                                                                                                                         ; 272     ;
; reset                                                                                                                                                   ; 271     ;
; rom1:U3|data[0]~9                                                                                                                                       ; 271     ;
; rom1:U3|data[1]~6                                                                                                                                       ; 271     ;
; ram1:U2|data[2]~14                                                                                                                                      ; 267     ;
; ram1:U2|data[4]~12                                                                                                                                      ; 267     ;
; ram1:U2|data[3]~8                                                                                                                                       ; 267     ;
; rom1:U3|data[5]~2                                                                                                                                       ; 267     ;
; ram1:U2|data[6]~15                                                                                                                                      ; 261     ;
; RISC_CPU:U0|instruction_register:U1|opcode[0]                                                                                                           ; 43      ;
; RISC_CPU:U0|instruction_register:U1|opcode[4]                                                                                                           ; 28      ;
; RISC_CPU:U0|instruction_register:U1|opcode[1]                                                                                                           ; 27      ;
; RISC_CPU:U0|clkgen:U0|WideOr0                                                                                                                           ; 24      ;
; ram1:U2|data[3]~3                                                                                                                                       ; 21      ;
; RISC_CPU:U0|instruction_register:U1|opcode[3]                                                                                                           ; 18      ;
; RISC_CPU:U0|accumulator:U2|accum[6]~_Duplicate_2                                                                                                        ; 16      ;
; ram1:U2|Decoder0~33                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~30                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~29                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~28                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~27                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~26                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~25                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~24                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~23                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~22                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~21                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~20                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~19                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~18                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~17                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~16                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~15                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~14                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~13                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~12                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~11                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~10                                                                                                                                     ; 16      ;
; ram1:U2|Decoder0~9                                                                                                                                      ; 16      ;
; ram1:U2|Decoder0~8                                                                                                                                      ; 16      ;
; ram1:U2|Decoder0~7                                                                                                                                      ; 16      ;
; ram1:U2|Decoder0~6                                                                                                                                      ; 16      ;
; ram1:U2|Decoder0~5                                                                                                                                      ; 16      ;
; ram1:U2|Decoder0~4                                                                                                                                      ; 16      ;
; ram1:U2|Decoder0~3                                                                                                                                      ; 16      ;
; ram1:U2|Decoder0~2                                                                                                                                      ; 16      ;
; ram1:U2|Decoder0~1                                                                                                                                      ; 16      ;
; ram1:U2|Decoder0~0                                                                                                                                      ; 16      ;
; RISC_CPU:U0|instruction_register:U1|opcode[2]                                                                                                           ; 16      ;
; RISC_CPU:U0|machine:U5|datactl_ena                                                                                                                      ; 15      ;
; RISC_CPU:U0|accumulator:U2|accum[4]~_Duplicate_2                                                                                                        ; 14      ;
; RISC_CPU:U0|machinectl:U4|ena                                                                                                                           ; 14      ;
; RISC_CPU:U0|accumulator:U2|accum[7]~_Duplicate_2                                                                                                        ; 13      ;
; RISC_CPU:U0|accumulator:U2|accum[3]~_Duplicate_2                                                                                                        ; 13      ;
; RISC_CPU:U0|accumulator:U2|accum[2]~_Duplicate_2                                                                                                        ; 13      ;
; RISC_CPU:U0|accumulator:U2|accum[1]~_Duplicate_2                                                                                                        ; 12      ;
; RISC_CPU:U0|accumulator:U2|accum[5]~_Duplicate_2                                                                                                        ; 12      ;
; ram1:U2|process_0~0                                                                                                                                     ; 12      ;
; rom1:U3|data[3]~0                                                                                                                                       ; 12      ;
; RISC_CPU:U0|machine:U5|load_pc                                                                                                                          ; 11      ;
; RISC_CPU:U0|accumulator:U2|accum[5]~1                                                                                                                   ; 10      ;
; RISC_CPU:U0|machine:U5|main~3                                                                                                                           ; 10      ;
; RISC_CPU:U0|myalu:U3|alu_out[1]~7                                                                                                                       ; 10      ;
; RISC_CPU:U0|accumulator:U2|accum[0]~_Duplicate_2                                                                                                        ; 10      ;
; RISC_CPU:U0|myalu:U3|alu_out[1]~1                                                                                                                       ; 10      ;
; RISC_CPU:U0|myalu:U3|alu_out[1]~5                                                                                                                       ; 9       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[36]~2                      ; 9       ;
; RISC_CPU:U0|myalu:U3|alu_out[1]~3                                                                                                                       ; 9       ;
; RISC_CPU:U0|myalu:U3|alu_out[1]~0                                                                                                                       ; 9       ;
; RISC_CPU:U0|myalu:U3|alu_out[1]~6                                                                                                                       ; 8       ;
; ram1:U2|mem[255][3]~241                                                                                                                                 ; 8       ;
; ram1:U2|mem[123][3]~240                                                                                                                                 ; 8       ;
; ram1:U2|mem[127][3]~239                                                                                                                                 ; 8       ;
; ram1:U2|mem[251][3]~238                                                                                                                                 ; 8       ;
; ram1:U2|mem[246][3]~237                                                                                                                                 ; 8       ;
; ram1:U2|mem[114][3]~236                                                                                                                                 ; 8       ;
; ram1:U2|mem[242][3]~235                                                                                                                                 ; 8       ;
; ram1:U2|mem[118][3]~234                                                                                                                                 ; 8       ;
; ram1:U2|mem[247][3]~233                                                                                                                                 ; 8       ;
; ram1:U2|mem[115][3]~232                                                                                                                                 ; 8       ;
; ram1:U2|mem[243][3]~231                                                                                                                                 ; 8       ;
; ram1:U2|mem[119][3]~230                                                                                                                                 ; 8       ;
; ram1:U2|mem[254][3]~229                                                                                                                                 ; 8       ;
; ram1:U2|mem[122][3]~228                                                                                                                                 ; 8       ;
; ram1:U2|mem[126][3]~227                                                                                                                                 ; 8       ;
; ram1:U2|mem[250][3]~226                                                                                                                                 ; 8       ;
; ram1:U2|mem[207][3]~225                                                                                                                                 ; 8       ;
; ram1:U2|mem[71][3]~224                                                                                                                                  ; 8       ;
; ram1:U2|mem[199][3]~223                                                                                                                                 ; 8       ;
; ram1:U2|mem[79][3]~222                                                                                                                                  ; 8       ;
; ram1:U2|mem[202][3]~221                                                                                                                                 ; 8       ;
; ram1:U2|mem[66][3]~220                                                                                                                                  ; 8       ;
; ram1:U2|mem[194][3]~219                                                                                                                                 ; 8       ;
; ram1:U2|mem[74][3]~218                                                                                                                                  ; 8       ;
; ram1:U2|mem[206][3]~217                                                                                                                                 ; 8       ;
; ram1:U2|mem[70][3]~216                                                                                                                                  ; 8       ;
; ram1:U2|mem[198][3]~215                                                                                                                                 ; 8       ;
; ram1:U2|mem[78][3]~214                                                                                                                                  ; 8       ;
; ram1:U2|mem[203][3]~213                                                                                                                                 ; 8       ;
; ram1:U2|mem[67][3]~212                                                                                                                                  ; 8       ;
; ram1:U2|mem[195][3]~211                                                                                                                                 ; 8       ;
; ram1:U2|mem[75][3]~210                                                                                                                                  ; 8       ;
; ram1:U2|mem[223][3]~209                                                                                                                                 ; 8       ;
; ram1:U2|mem[87][3]~208                                                                                                                                  ; 8       ;
; ram1:U2|mem[215][3]~207                                                                                                                                 ; 8       ;
; ram1:U2|mem[95][3]~206                                                                                                                                  ; 8       ;
; ram1:U2|mem[218][3]~205                                                                                                                                 ; 8       ;
; ram1:U2|mem[82][3]~204                                                                                                                                  ; 8       ;
; ram1:U2|mem[210][3]~203                                                                                                                                 ; 8       ;
; ram1:U2|mem[90][3]~202                                                                                                                                  ; 8       ;
; ram1:U2|mem[222][3]~201                                                                                                                                 ; 8       ;
; ram1:U2|mem[86][3]~200                                                                                                                                  ; 8       ;
; ram1:U2|mem[214][3]~199                                                                                                                                 ; 8       ;
; ram1:U2|mem[94][3]~198                                                                                                                                  ; 8       ;
; ram1:U2|mem[219][3]~197                                                                                                                                 ; 8       ;
; ram1:U2|mem[83][3]~196                                                                                                                                  ; 8       ;
; ram1:U2|mem[211][3]~195                                                                                                                                 ; 8       ;
; ram1:U2|mem[91][3]~194                                                                                                                                  ; 8       ;
; ram1:U2|mem[239][3]~193                                                                                                                                 ; 8       ;
; ram1:U2|mem[230][3]~192                                                                                                                                 ; 8       ;
; ram1:U2|mem[238][3]~191                                                                                                                                 ; 8       ;
; ram1:U2|mem[231][3]~190                                                                                                                                 ; 8       ;
; ram1:U2|mem[107][3]~189                                                                                                                                 ; 8       ;
; ram1:U2|mem[98][3]~188                                                                                                                                  ; 8       ;
; ram1:U2|mem[99][3]~187                                                                                                                                  ; 8       ;
; ram1:U2|mem[106][3]~186                                                                                                                                 ; 8       ;
; ram1:U2|mem[111][3]~185                                                                                                                                 ; 8       ;
; ram1:U2|mem[102][3]~184                                                                                                                                 ; 8       ;
; ram1:U2|mem[103][3]~183                                                                                                                                 ; 8       ;
; ram1:U2|mem[110][3]~182                                                                                                                                 ; 8       ;
; ram1:U2|mem[235][3]~181                                                                                                                                 ; 8       ;
; ram1:U2|mem[226][3]~180                                                                                                                                 ; 8       ;
; ram1:U2|mem[234][3]~179                                                                                                                                 ; 8       ;
; ram1:U2|mem[227][3]~178                                                                                                                                 ; 8       ;
; ram1:U2|mem[189][3]~177                                                                                                                                 ; 8       ;
; ram1:U2|mem[60][3]~176                                                                                                                                  ; 8       ;
; ram1:U2|mem[61][3]~175                                                                                                                                  ; 8       ;
; ram1:U2|mem[188][3]~174                                                                                                                                 ; 8       ;
; ram1:U2|mem[177][3]~173                                                                                                                                 ; 8       ;
; ram1:U2|mem[48][3]~172                                                                                                                                  ; 8       ;
; ram1:U2|mem[176][3]~171                                                                                                                                 ; 8       ;
; ram1:U2|mem[49][3]~170                                                                                                                                  ; 8       ;
; ram1:U2|mem[185][3]~169                                                                                                                                 ; 8       ;
; ram1:U2|mem[56][3]~168                                                                                                                                  ; 8       ;
; ram1:U2|mem[184][3]~167                                                                                                                                 ; 8       ;
; ram1:U2|mem[57][3]~166                                                                                                                                  ; 8       ;
; ram1:U2|mem[181][3]~165                                                                                                                                 ; 8       ;
; ram1:U2|mem[52][3]~164                                                                                                                                  ; 8       ;
; ram1:U2|mem[53][3]~163                                                                                                                                  ; 8       ;
; ram1:U2|mem[180][3]~162                                                                                                                                 ; 8       ;
; ram1:U2|mem[141][3]~161                                                                                                                                 ; 8       ;
; ram1:U2|Decoder0~45                                                                                                                                     ; 8       ;
; ram1:U2|Decoder0~44                                                                                                                                     ; 8       ;
; ram1:U2|mem[140][3]~160                                                                                                                                 ; 8       ;
; ram1:U2|mem[129][3]~159                                                                                                                                 ; 8       ;
; ram1:U2|Decoder0~43                                                                                                                                     ; 8       ;
; ram1:U2|Decoder0~42                                                                                                                                     ; 8       ;
; ram1:U2|mem[128][3]~158                                                                                                                                 ; 8       ;
; ram1:U2|mem[137][3]~157                                                                                                                                 ; 8       ;
; ram1:U2|Decoder0~41                                                                                                                                     ; 8       ;
; ram1:U2|Decoder0~40                                                                                                                                     ; 8       ;
; ram1:U2|mem[136][3]~156                                                                                                                                 ; 8       ;
; ram1:U2|mem[133][3]~155                                                                                                                                 ; 8       ;
; ram1:U2|Decoder0~39                                                                                                                                     ; 8       ;
; ram1:U2|Decoder0~38                                                                                                                                     ; 8       ;
; ram1:U2|mem[132][3]~154                                                                                                                                 ; 8       ;
; ram1:U2|mem[173][3]~153                                                                                                                                 ; 8       ;
; ram1:U2|mem[37][3]~152                                                                                                                                  ; 8       ;
; ram1:U2|mem[45][3]~151                                                                                                                                  ; 8       ;
; ram1:U2|mem[165][3]~150                                                                                                                                 ; 8       ;
; ram1:U2|mem[168][3]~149                                                                                                                                 ; 8       ;
; ram1:U2|mem[32][3]~148                                                                                                                                  ; 8       ;
; ram1:U2|mem[40][3]~147                                                                                                                                  ; 8       ;
; ram1:U2|mem[160][3]~146                                                                                                                                 ; 8       ;
; ram1:U2|mem[172][3]~145                                                                                                                                 ; 8       ;
; ram1:U2|mem[36][3]~144                                                                                                                                  ; 8       ;
; ram1:U2|mem[44][3]~143                                                                                                                                  ; 8       ;
; ram1:U2|mem[164][3]~142                                                                                                                                 ; 8       ;
; ram1:U2|mem[169][3]~141                                                                                                                                 ; 8       ;
; ram1:U2|mem[33][3]~140                                                                                                                                  ; 8       ;
; ram1:U2|mem[41][3]~139                                                                                                                                  ; 8       ;
; ram1:U2|mem[161][3]~138                                                                                                                                 ; 8       ;
; ram1:U2|mem[157][3]~137                                                                                                                                 ; 8       ;
; ram1:U2|mem[25][3]~136                                                                                                                                  ; 8       ;
; ram1:U2|mem[29][3]~135                                                                                                                                  ; 8       ;
; ram1:U2|mem[153][3]~134                                                                                                                                 ; 8       ;
; ram1:U2|mem[148][3]~133                                                                                                                                 ; 8       ;
; ram1:U2|mem[16][3]~132                                                                                                                                  ; 8       ;
; ram1:U2|mem[20][3]~131                                                                                                                                  ; 8       ;
; ram1:U2|mem[144][3]~130                                                                                                                                 ; 8       ;
; ram1:U2|mem[149][3]~129                                                                                                                                 ; 8       ;
; ram1:U2|mem[17][3]~128                                                                                                                                  ; 8       ;
; ram1:U2|mem[21][3]~127                                                                                                                                  ; 8       ;
; ram1:U2|mem[145][3]~126                                                                                                                                 ; 8       ;
; ram1:U2|mem[156][3]~125                                                                                                                                 ; 8       ;
; ram1:U2|mem[24][3]~124                                                                                                                                  ; 8       ;
; ram1:U2|mem[28][3]~123                                                                                                                                  ; 8       ;
; ram1:U2|mem[152][3]~122                                                                                                                                 ; 8       ;
; ram1:U2|mem[191][3]~121                                                                                                                                 ; 8       ;
; ram1:U2|mem[143][3]~120                                                                                                                                 ; 8       ;
; ram1:U2|mem[159][3]~119                                                                                                                                 ; 8       ;
; ram1:U2|mem[175][3]~118                                                                                                                                 ; 8       ;
; ram1:U2|mem[186][3]~117                                                                                                                                 ; 8       ;
; ram1:U2|mem[138][3]~116                                                                                                                                 ; 8       ;
; ram1:U2|mem[170][3]~115                                                                                                                                 ; 8       ;
; ram1:U2|mem[154][3]~114                                                                                                                                 ; 8       ;
; ram1:U2|mem[190][3]~113                                                                                                                                 ; 8       ;
; ram1:U2|mem[142][3]~112                                                                                                                                 ; 8       ;
; ram1:U2|mem[174][3]~111                                                                                                                                 ; 8       ;
; ram1:U2|mem[158][3]~110                                                                                                                                 ; 8       ;
; ram1:U2|mem[187][3]~109                                                                                                                                 ; 8       ;
; ram1:U2|mem[139][3]~108                                                                                                                                 ; 8       ;
; ram1:U2|mem[155][3]~107                                                                                                                                 ; 8       ;
; ram1:U2|mem[171][3]~106                                                                                                                                 ; 8       ;
; ram1:U2|mem[55][3]~105                                                                                                                                  ; 8       ;
; ram1:U2|mem[50][3]~104                                                                                                                                  ; 8       ;
; ram1:U2|mem[51][3]~103                                                                                                                                  ; 8       ;
; ram1:U2|mem[54][3]~102                                                                                                                                  ; 8       ;
; ram1:U2|Decoder0~37                                                                                                                                     ; 8       ;
; ram1:U2|Decoder0~36                                                                                                                                     ; 8       ;
; ram1:U2|Decoder0~35                                                                                                                                     ; 8       ;
; ram1:U2|Decoder0~34                                                                                                                                     ; 8       ;
; ram1:U2|mem[39][3]~101                                                                                                                                  ; 8       ;
; ram1:U2|mem[34][3]~100                                                                                                                                  ; 8       ;
; ram1:U2|mem[35][3]~99                                                                                                                                   ; 8       ;
; ram1:U2|mem[38][3]~98                                                                                                                                   ; 8       ;
; ram1:U2|mem[23][3]~97                                                                                                                                   ; 8       ;
; ram1:U2|mem[18][3]~96                                                                                                                                   ; 8       ;
; ram1:U2|mem[19][3]~95                                                                                                                                   ; 8       ;
; ram1:U2|mem[22][3]~94                                                                                                                                   ; 8       ;
; ram1:U2|mem[63][3]~93                                                                                                                                   ; 8       ;
; ram1:U2|mem[58][3]~92                                                                                                                                   ; 8       ;
; ram1:U2|mem[62][3]~91                                                                                                                                   ; 8       ;
; ram1:U2|mem[59][3]~90                                                                                                                                   ; 8       ;
; ram1:U2|mem[15][3]~89                                                                                                                                   ; 8       ;
; ram1:U2|Decoder0~32                                                                                                                                     ; 8       ;
; ram1:U2|mem[14][3]~88                                                                                                                                   ; 8       ;
; ram1:U2|Decoder0~31                                                                                                                                     ; 8       ;
; ram1:U2|mem[31][3]~87                                                                                                                                   ; 8       ;
; ram1:U2|mem[26][3]~86                                                                                                                                   ; 8       ;
; ram1:U2|mem[30][3]~85                                                                                                                                   ; 8       ;
; ram1:U2|mem[27][3]~84                                                                                                                                   ; 8       ;
; ram1:U2|mem[47][3]~83                                                                                                                                   ; 8       ;
; ram1:U2|mem[42][3]~82                                                                                                                                   ; 8       ;
; ram1:U2|mem[46][3]~81                                                                                                                                   ; 8       ;
; ram1:U2|mem[43][3]~80                                                                                                                                   ; 8       ;
; ram1:U2|mem[183][3]~79                                                                                                                                  ; 8       ;
; ram1:U2|mem[163][3]~78                                                                                                                                  ; 8       ;
; ram1:U2|mem[179][3]~77                                                                                                                                  ; 8       ;
; ram1:U2|mem[167][3]~76                                                                                                                                  ; 8       ;
; ram1:U2|mem[150][3]~75                                                                                                                                  ; 8       ;
; ram1:U2|mem[130][3]~74                                                                                                                                  ; 8       ;
; ram1:U2|mem[146][3]~73                                                                                                                                  ; 8       ;
; ram1:U2|mem[134][3]~72                                                                                                                                  ; 8       ;
; ram1:U2|mem[182][3]~71                                                                                                                                  ; 8       ;
; ram1:U2|mem[162][3]~70                                                                                                                                  ; 8       ;
; ram1:U2|mem[178][3]~69                                                                                                                                  ; 8       ;
; ram1:U2|mem[166][3]~68                                                                                                                                  ; 8       ;
; ram1:U2|mem[151][3]~67                                                                                                                                  ; 8       ;
; ram1:U2|mem[131][3]~66                                                                                                                                  ; 8       ;
; ram1:U2|mem[147][3]~65                                                                                                                                  ; 8       ;
; ram1:U2|mem[135][3]~64                                                                                                                                  ; 8       ;
; ram1:U2|mem[253][3]~63                                                                                                                                  ; 8       ;
; ram1:U2|mem[93][3]~62                                                                                                                                   ; 8       ;
; ram1:U2|mem[125][3]~61                                                                                                                                  ; 8       ;
; ram1:U2|mem[221][3]~60                                                                                                                                  ; 8       ;
; ram1:U2|mem[229][3]~59                                                                                                                                  ; 8       ;
; ram1:U2|mem[69][3]~58                                                                                                                                   ; 8       ;
; ram1:U2|mem[101][3]~57                                                                                                                                  ; 8       ;
; ram1:U2|mem[197][3]~56                                                                                                                                  ; 8       ;
; ram1:U2|mem[245][3]~55                                                                                                                                  ; 8       ;
; ram1:U2|mem[85][3]~54                                                                                                                                   ; 8       ;
; ram1:U2|mem[117][3]~53                                                                                                                                  ; 8       ;
; ram1:U2|mem[213][3]~52                                                                                                                                  ; 8       ;
; ram1:U2|mem[237][3]~51                                                                                                                                  ; 8       ;
; ram1:U2|mem[77][3]~50                                                                                                                                   ; 8       ;
; ram1:U2|mem[109][3]~49                                                                                                                                  ; 8       ;
; ram1:U2|mem[205][3]~48                                                                                                                                  ; 8       ;
; ram1:U2|mem[248][3]~47                                                                                                                                  ; 8       ;
; ram1:U2|mem[200][3]~46                                                                                                                                  ; 8       ;
; ram1:U2|mem[216][3]~45                                                                                                                                  ; 8       ;
; ram1:U2|mem[232][3]~44                                                                                                                                  ; 8       ;
; ram1:U2|mem[112][3]~43                                                                                                                                  ; 8       ;
; ram1:U2|mem[64][3]~42                                                                                                                                   ; 8       ;
; ram1:U2|mem[96][3]~41                                                                                                                                   ; 8       ;
; ram1:U2|mem[80][3]~40                                                                                                                                   ; 8       ;
; ram1:U2|mem[240][3]~39                                                                                                                                  ; 8       ;
; ram1:U2|mem[192][3]~38                                                                                                                                  ; 8       ;
; ram1:U2|mem[208][3]~37                                                                                                                                  ; 8       ;
; ram1:U2|mem[224][3]~36                                                                                                                                  ; 8       ;
; ram1:U2|mem[120][3]~35                                                                                                                                  ; 8       ;
; ram1:U2|mem[72][3]~34                                                                                                                                   ; 8       ;
; ram1:U2|mem[104][3]~33                                                                                                                                  ; 8       ;
; ram1:U2|mem[88][3]~32                                                                                                                                   ; 8       ;
; ram1:U2|mem[252][3]~31                                                                                                                                  ; 8       ;
; ram1:U2|mem[204][3]~30                                                                                                                                  ; 8       ;
; ram1:U2|mem[220][3]~29                                                                                                                                  ; 8       ;
; ram1:U2|mem[236][3]~28                                                                                                                                  ; 8       ;
; ram1:U2|mem[116][3]~27                                                                                                                                  ; 8       ;
; ram1:U2|mem[68][3]~26                                                                                                                                   ; 8       ;
; ram1:U2|mem[100][3]~25                                                                                                                                  ; 8       ;
; ram1:U2|mem[84][3]~24                                                                                                                                   ; 8       ;
; ram1:U2|mem[244][3]~23                                                                                                                                  ; 8       ;
; ram1:U2|mem[196][3]~22                                                                                                                                  ; 8       ;
; ram1:U2|mem[212][3]~21                                                                                                                                  ; 8       ;
; ram1:U2|mem[228][3]~20                                                                                                                                  ; 8       ;
; ram1:U2|mem[124][3]~19                                                                                                                                  ; 8       ;
; ram1:U2|mem[76][3]~18                                                                                                                                   ; 8       ;
; ram1:U2|mem[108][3]~17                                                                                                                                  ; 8       ;
; ram1:U2|mem[92][3]~16                                                                                                                                   ; 8       ;
; ram1:U2|mem[249][3]~15                                                                                                                                  ; 8       ;
; ram1:U2|mem[201][3]~14                                                                                                                                  ; 8       ;
; ram1:U2|mem[217][3]~13                                                                                                                                  ; 8       ;
; ram1:U2|mem[233][3]~12                                                                                                                                  ; 8       ;
; ram1:U2|mem[113][3]~11                                                                                                                                  ; 8       ;
; ram1:U2|mem[65][3]~10                                                                                                                                   ; 8       ;
; ram1:U2|mem[97][3]~9                                                                                                                                    ; 8       ;
; ram1:U2|mem[81][3]~8                                                                                                                                    ; 8       ;
; ram1:U2|mem[241][3]~7                                                                                                                                   ; 8       ;
; ram1:U2|mem[193][3]~6                                                                                                                                   ; 8       ;
; ram1:U2|mem[209][3]~5                                                                                                                                   ; 8       ;
; ram1:U2|mem[225][3]~4                                                                                                                                   ; 8       ;
; ram1:U2|mem[121][3]~3                                                                                                                                   ; 8       ;
; ram1:U2|mem[73][3]~2                                                                                                                                    ; 8       ;
; ram1:U2|mem[105][3]~1                                                                                                                                   ; 8       ;
; ram1:U2|mem[89][3]~0                                                                                                                                    ; 8       ;
; RISC_CPU:U0|instruction_register:U1|ir_addr[6]~1                                                                                                        ; 8       ;
; RISC_CPU:U0|instruction_register:U1|ir_addr[9]~0                                                                                                        ; 8       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[27]~4                      ; 8       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[7]~14         ; 8       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[7]~14         ; 8       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[45]~12                     ; 7       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[45]~7                      ; 7       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[6]~12         ; 7       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[6]~12         ; 7       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[36]~10                     ; 6       ;
; rom1:U3|process_0~0                                                                                                                                     ; 6       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[5]~10         ; 6       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[5]~10         ; 6       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[27]~6                      ; 5       ;
; RISC_CPU:U0|machine:U5|Equal0~0                                                                                                                         ; 5       ;
; RISC_CPU:U0|machine:U5|rd                                                                                                                               ; 5       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[0]~5                       ; 5       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[4]~8          ; 5       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[4]~8          ; 5       ;
; ~GND                                                                                                                                                    ; 4       ;
; rom1:U3|Mux1~4                                                                                                                                          ; 4       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[18]~5                      ; 4       ;
; ram1:U2|data[6]~10                                                                                                                                      ; 4       ;
; RISC_CPU:U0|machine:U5|\main:state.clk_1                                                                                                                ; 4       ;
; RISC_CPU:U0|machine:U5|\main:state.clk_4                                                                                                                ; 4       ;
; RISC_CPU:U0|machine:U5|\main:state.clk_5                                                                                                                ; 4       ;
; rom1:U3|data[2]~7                                                                                                                                       ; 4       ;
; RISC_CPU:U0|instruction_register:U1|ir_addr[3]                                                                                                          ; 4       ;
; RISC_CPU:U0|instruction_register:U1|ir_addr[1]                                                                                                          ; 4       ;
; RISC_CPU:U0|instruction_register:U1|ir_addr[6]                                                                                                          ; 4       ;
; RISC_CPU:U0|instruction_register:U1|ir_addr[4]                                                                                                          ; 4       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_2_result_int[3]~6          ; 4       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_2_result_int[3]~6          ; 4       ;
; RISC_CPU:U0|counter:U7|pc_addr[3]                                                                                                                       ; 4       ;
; RISC_CPU:U0|counter:U7|pc_addr[1]                                                                                                                       ; 4       ;
; RISC_CPU:U0|counter:U7|pc_addr[6]                                                                                                                       ; 4       ;
; RISC_CPU:U0|counter:U7|pc_addr[4]                                                                                                                       ; 4       ;
; clk                                                                                                                                                     ; 3       ;
; RISC_CPU:U0|accumulator:U2|accum~8                                                                                                                      ; 3       ;
; RISC_CPU:U0|accumulator:U2|accum~7                                                                                                                      ; 3       ;
; RISC_CPU:U0|accumulator:U2|accum~6                                                                                                                      ; 3       ;
; RISC_CPU:U0|accumulator:U2|accum~5                                                                                                                      ; 3       ;
; RISC_CPU:U0|accumulator:U2|accum~4                                                                                                                      ; 3       ;
; RISC_CPU:U0|accumulator:U2|accum~3                                                                                                                      ; 3       ;
; RISC_CPU:U0|accumulator:U2|accum~2                                                                                                                      ; 3       ;
; RISC_CPU:U0|accumulator:U2|accum~0                                                                                                                      ; 3       ;
; RISC_CPU:U0|machine:U5|state~3                                                                                                                          ; 3       ;
; RISC_CPU:U0|machine:U5|main~6                                                                                                                           ; 3       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[9]~9                       ; 3       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[9]~7                       ; 3       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[0]~3                       ; 3       ;
; RISC_CPU:U0|machine:U5|\main:state.clk_0                                                                                                                ; 3       ;
; RISC_CPU:U0|machine:U5|\main:state.clk_6                                                                                                                ; 3       ;
; RISC_CPU:U0|machine:U5|main~1                                                                                                                           ; 3       ;
; RISC_CPU:U0|machine:U5|main~0                                                                                                                           ; 3       ;
; ram1:U2|data[2]~6                                                                                                                                       ; 3       ;
; RISC_CPU:U0|myalu:U3|alu_out[2]                                                                                                                         ; 3       ;
; ram1:U2|data[4]~5                                                                                                                                       ; 3       ;
; RISC_CPU:U0|myalu:U3|alu_out[4]                                                                                                                         ; 3       ;
; ram1:U2|data[6]~4                                                                                                                                       ; 3       ;
; RISC_CPU:U0|myalu:U3|alu_out[6]                                                                                                                         ; 3       ;
; RISC_CPU:U0|machine:U5|load_ir                                                                                                                          ; 3       ;
; ram1:U2|data[3]~2                                                                                                                                       ; 3       ;
; RISC_CPU:U0|myalu:U3|alu_out[3]                                                                                                                         ; 3       ;
; RISC_CPU:U0|instruction_register:U1|ir_addr[10]                                                                                                         ; 3       ;
; RISC_CPU:U0|instruction_register:U1|ir_addr[2]                                                                                                          ; 3       ;
; RISC_CPU:U0|instruction_register:U1|ir_addr[7]                                                                                                          ; 3       ;
; RISC_CPU:U0|instruction_register:U1|ir_addr[5]                                                                                                          ; 3       ;
; RISC_CPU:U0|machine:U5|\main:state.clk_3                                                                                                                ; 3       ;
; RISC_CPU:U0|instruction_register:U1|state                                                                                                               ; 3       ;
; RISC_CPU:U0|counter:U7|pc_addr[10]                                                                                                                      ; 3       ;
; RISC_CPU:U0|counter:U7|pc_addr[2]                                                                                                                       ; 3       ;
; RISC_CPU:U0|counter:U7|pc_addr[7]                                                                                                                       ; 3       ;
; RISC_CPU:U0|counter:U7|pc_addr[5]                                                                                                                       ; 3       ;
; RISC_CPU:U0|myalu:U3|Mux5~1                                                                                                                             ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[40]~20                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[41]~19                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[42]~18                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[43]~17                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[44]~16                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[45]~15                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[32]~14                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[33]~13                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[34]~12                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[35]~11                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[36]~10                    ; 2       ;
; RISC_CPU:U0|myalu:U3|Mux6~2                                                                                                                             ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[40]~21                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[41]~20                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[42]~19                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[43]~18                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[44]~17                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[45]~16                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[32]~15                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[33]~14                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[34]~13                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[35]~12                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[36]~11                    ; 2       ;
; RISC_CPU:U0|machine:U5|\main:state.clk_7                                                                                                                ; 2       ;
; RISC_CPU:U0|machine:U5|inc_pc~2                                                                                                                         ; 2       ;
; RISC_CPU:U0|myalu:U3|Mux3~1                                                                                                                             ; 2       ;
; RISC_CPU:U0|myalu:U3|Mux2~1                                                                                                                             ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[24]~9                     ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[25]~8                     ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[26]~7                     ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[27]~6                     ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[16]~5                     ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[17]~4                     ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[18]~3                     ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[8]~2                      ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[9]~1                      ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[24]~10                    ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[25]~9                     ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[26]~8                     ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[27]~7                     ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[16]~6                     ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[17]~5                     ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[18]~4                     ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[8]~3                      ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[9]~4                       ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[9]~2                      ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_mkc:add_sub_1|_~0          ; 2       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[0]~1                      ; 2       ;
; RISC_CPU:U0|myalu:U3|Mux4~1                                                                                                                             ; 2       ;
; RISC_CPU:U0|machine:U5|main~2                                                                                                                           ; 2       ;
; RISC_CPU:U0|instruction_register:U1|ir_addr~4                                                                                                           ; 2       ;
; RISC_CPU:U0|myalu:U3|alu_out[0]                                                                                                                         ; 2       ;
; RISC_CPU:U0|instruction_register:U1|ir_addr~3                                                                                                           ; 2       ;
; ram1:U2|Mux5~169                                                                                                                                        ; 2       ;
; RISC_CPU:U0|instruction_register:U1|ir_addr~2                                                                                                           ; 2       ;
; RISC_CPU:U0|myalu:U3|alu_out[1]                                                                                                                         ; 2       ;
; RISC_CPU:U0|clkgen:U0|pr_state.c7                                                                                                                       ; 2       ;
; RISC_CPU:U0|clkgen:U0|pr_state.c6                                                                                                                       ; 2       ;
; RISC_CPU:U0|clkgen:U0|pr_state.c5                                                                                                                       ; 2       ;
; RISC_CPU:U0|clkgen:U0|pr_state.c4                                                                                                                       ; 2       ;
; RISC_CPU:U0|instruction_register:U1|opcode~4                                                                                                            ; 2       ;
; ram1:U2|Mux3~169                                                                                                                                        ; 2       ;
; RISC_CPU:U0|instruction_register:U1|opcode~3                                                                                                            ; 2       ;
; RISC_CPU:U0|myalu:U3|alu_out[7]                                                                                                                         ; 2       ;
; RISC_CPU:U0|instruction_register:U1|opcode~2                                                                                                            ; 2       ;
; RISC_CPU:U0|myalu:U3|alu_out[5]                                                                                                                         ; 2       ;
; RISC_CPU:U0|instruction_register:U1|opcode~1                                                                                                            ; 2       ;
; ram1:U2|Mux1~169                                                                                                                                        ; 2       ;
; RISC_CPU:U0|instruction_register:U1|opcode~0                                                                                                            ; 2       ;
; ram1:U2|Mux4~169                                                                                                                                        ; 2       ;
; RISC_CPU:U0|instruction_register:U1|ir_addr[0]                                                                                                          ; 2       ;
; rom1:U3|Mux1~3                                                                                                                                          ; 2       ;
; RISC_CPU:U0|instruction_register:U1|ir_addr[9]                                                                                                          ; 2       ;
; RISC_CPU:U0|instruction_register:U1|ir_addr[8]                                                                                                          ; 2       ;
; RISC_CPU:U0|machine:U5|halt~0                                                                                                                           ; 2       ;
; RISC_CPU:U0|myalu:U3|Add0~27                                                                                                                            ; 2       ;
; RISC_CPU:U0|myalu:U3|Add0~7                                                                                                                             ; 2       ;
; RISC_CPU:U0|counter:U7|pc_addr[0]                                                                                                                       ; 2       ;
; RISC_CPU:U0|counter:U7|pc_addr[9]                                                                                                                       ; 2       ;
; RISC_CPU:U0|counter:U7|pc_addr[8]                                                                                                                       ; 2       ;
; RISC_CPU:U0|machinectl:U4|ena~feeder                                                                                                                    ; 1       ;
; RISC_CPU:U0|clkgen:U0|pr_state.idle~0                                                                                                                   ; 1       ;
; ram1:U2|mem[13][0]~274                                                                                                                                  ; 1       ;
; ram1:U2|mem[3][0]~273                                                                                                                                   ; 1       ;
; ram1:U2|mem[1][0]~272                                                                                                                                   ; 1       ;
; ram1:U2|mem[7][0]~271                                                                                                                                   ; 1       ;
; ram1:U2|mem[5][0]~270                                                                                                                                   ; 1       ;
; ram1:U2|mem[11][0]~269                                                                                                                                  ; 1       ;
; ram1:U2|mem[9][0]~268                                                                                                                                   ; 1       ;
; ram1:U2|mem[6][2]~267                                                                                                                                   ; 1       ;
; ram1:U2|mem[7][2]~266                                                                                                                                   ; 1       ;
; ram1:U2|mem[11][2]~265                                                                                                                                  ; 1       ;
; ram1:U2|mem[13][2]~264                                                                                                                                  ; 1       ;
; ram1:U2|mem[4][2]~263                                                                                                                                   ; 1       ;
; ram1:U2|mem[5][2]~262                                                                                                                                   ; 1       ;
; ram1:U2|mem[12][1]~261                                                                                                                                  ; 1       ;
; ram1:U2|mem[2][1]~260                                                                                                                                   ; 1       ;
; ram1:U2|mem[10][1]~259                                                                                                                                  ; 1       ;
; ram1:U2|mem[6][1]~258                                                                                                                                   ; 1       ;
; ram1:U2|mem[3][1]~257                                                                                                                                   ; 1       ;
; ram1:U2|mem[11][1]~256                                                                                                                                  ; 1       ;
; ram1:U2|mem[7][1]~255                                                                                                                                   ; 1       ;
; ram1:U2|mem[13][4]~254                                                                                                                                  ; 1       ;
; ram1:U2|mem[11][4]~253                                                                                                                                  ; 1       ;
; ram1:U2|mem[11][7]~252                                                                                                                                  ; 1       ;
; ram1:U2|mem[12][7]~251                                                                                                                                  ; 1       ;
; ram1:U2|mem[12][5]~250                                                                                                                                  ; 1       ;
; ram1:U2|mem[11][5]~249                                                                                                                                  ; 1       ;
; ram1:U2|mem[11][6]~248                                                                                                                                  ; 1       ;
; ram1:U2|mem[13][6]~247                                                                                                                                  ; 1       ;
; ram1:U2|mem[12][3]~246                                                                                                                                  ; 1       ;
; ram1:U2|mem[8][3]~245                                                                                                                                   ; 1       ;
; ram1:U2|mem[9][3]~244                                                                                                                                   ; 1       ;
; ram1:U2|mem[10][3]~243                                                                                                                                  ; 1       ;
; ram1:U2|mem[11][3]~242                                                                                                                                  ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux0~16                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux0~15                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux7~17                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux7~16                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux7~15                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux0~14                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux0~13                                                                                                                            ; 1       ;
; RISC_CPU:U0|clkgen:U0|pr_state~17                                                                                                                       ; 1       ;
; RISC_CPU:U0|clkgen:U0|next_state.c0                                                                                                                     ; 1       ;
; RISC_CPU:U0|clkgen:U0|pr_state.idle                                                                                                                     ; 1       ;
; RISC_CPU:U0|machine:U5|load_acc~0                                                                                                                       ; 1       ;
; RISC_CPU:U0|clkgen:U0|pr_state~16                                                                                                                       ; 1       ;
; RISC_CPU:U0|clkgen:U0|pr_state.c2                                                                                                                       ; 1       ;
; RISC_CPU:U0|machine:U5|state~6                                                                                                                          ; 1       ;
; RISC_CPU:U0|clkgen:U0|pr_state~15                                                                                                                       ; 1       ;
; RISC_CPU:U0|machine:U5|load_acc                                                                                                                         ; 1       ;
; RISC_CPU:U0|machine:U5|wr~0                                                                                                                             ; 1       ;
; RISC_CPU:U0|machine:U5|Equal0~2                                                                                                                         ; 1       ;
; RISC_CPU:U0|machine:U5|state~5                                                                                                                          ; 1       ;
; RISC_CPU:U0|machine:U5|state~4                                                                                                                          ; 1       ;
; RISC_CPU:U0|machine:U5|halt~2                                                                                                                           ; 1       ;
; RISC_CPU:U0|machine:U5|state~2                                                                                                                          ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux7~14                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux7~13                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux7~12                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[48]~27                    ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[49]~26                    ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[50]~25                    ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[51]~24                    ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[52]~23                    ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[53]~22                    ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[54]~21                    ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[48]~28                    ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[49]~27                    ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[50]~26                    ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[51]~25                    ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[52]~24                    ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[53]~23                    ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[54]~22                    ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux7~11                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux7~10                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux7~9                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Add0~32                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux7~8                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux7~7                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux7~6                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux5~9                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux5~8                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux5~7                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux5~6                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|alu_out~22                                                                                                                         ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux5~5                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux5~4                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux5~3                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux5~2                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux5~0                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|alu_out~21                                                                                                                         ; 1       ;
; RISC_CPU:U0|myalu:U3|alu_out~20                                                                                                                         ; 1       ;
; RISC_CPU:U0|myalu:U3|Add0~31                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux6~11                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux6~10                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux6~9                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux6~8                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux6~7                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux6~6                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux6~5                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux6~4                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux6~3                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux6~1                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux6~0                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|alu_out~19                                                                                                                         ; 1       ;
; RISC_CPU:U0|clkgen:U0|pr_state~14                                                                                                                       ; 1       ;
; RISC_CPU:U0|clkgen:U0|pr_state~13                                                                                                                       ; 1       ;
; RISC_CPU:U0|clkgen:U0|pr_state~12                                                                                                                       ; 1       ;
; RISC_CPU:U0|clkgen:U0|pr_state~11                                                                                                                       ; 1       ;
; RISC_CPU:U0|clkgen:U0|pr_state.c3                                                                                                                       ; 1       ;
; RISC_CPU:U0|machine:U5|load_pc~1                                                                                                                        ; 1       ;
; RISC_CPU:U0|machine:U5|load_pc~0                                                                                                                        ; 1       ;
; RISC_CPU:U0|machine:U5|inc_pc~4                                                                                                                         ; 1       ;
; RISC_CPU:U0|machine:U5|inc_pc~3                                                                                                                         ; 1       ;
; RISC_CPU:U0|machine:U5|main~5                                                                                                                           ; 1       ;
; RISC_CPU:U0|machine:U5|main~4                                                                                                                           ; 1       ;
; RISC_CPU:U0|machine:U5|Equal0~1                                                                                                                         ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux3~9                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux3~8                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux3~7                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux3~6                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|alu_out~18                                                                                                                         ; 1       ;
; RISC_CPU:U0|myalu:U3|alu_out~17                                                                                                                         ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux3~5                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux3~4                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux3~3                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux3~2                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux3~0                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|alu_out~16                                                                                                                         ; 1       ;
; RISC_CPU:U0|myalu:U3|Add0~30                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|alu_out~15                                                                                                                         ; 1       ;
; RISC_CPU:U0|machine:U5|state~1                                                                                                                          ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux0~12                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux0~11                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[0]                         ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux0~10                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux0~9                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux0~8                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux0~7                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Add0~29                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux0~6                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux0~5                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Add0~26                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux0~4                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux2~9                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux2~8                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux2~7                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux2~6                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux2~5                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux2~4                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux2~3                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux2~2                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux2~0                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|alu_out~14                                                                                                                         ; 1       ;
; RISC_CPU:U0|myalu:U3|alu_out~13                                                                                                                         ; 1       ;
; RISC_CPU:U0|myalu:U3|Add0~25                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux1~8                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux1~7                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux1~6                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux1~5                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|alu_out~12                                                                                                                         ; 1       ;
; RISC_CPU:U0|myalu:U3|alu_out~11                                                                                                                         ; 1       ;
; RISC_CPU:U0|myalu:U3|Add0~18                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Add0~17                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Add0~16                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux1~4                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux1~3                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux1~2                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[9]~11                      ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux1~1                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux1~0                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|alu_out~10                                                                                                                         ; 1       ;
; RISC_CPU:U0|myalu:U3|Add0~15                                                                                                                            ; 1       ;
; RISC_CPU:U0|myalu:U3|alu_out~9                                                                                                                          ; 1       ;
; RISC_CPU:U0|machine:U5|load_ir~0                                                                                                                        ; 1       ;
; RISC_CPU:U0|instruction_register:U1|ir_addr[9]~5                                                                                                        ; 1       ;
; RISC_CPU:U0|machine:U5|datactl_ena~1                                                                                                                    ; 1       ;
; RISC_CPU:U0|machine:U5|datactl_ena~0                                                                                                                    ; 1       ;
; RISC_CPU:U0|clkgen:U0|pr_state.c1                                                                                                                       ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux4~9                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux4~8                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux4~7                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux4~6                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|alu_out~8                                                                                                                          ; 1       ;
; RISC_CPU:U0|myalu:U3|Add0~4                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Add0~3                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Add0~2                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Add0~1                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux4~5                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux4~4                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux4~3                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux4~2                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_mkc:add_sub_1|sum_eqn[1]~0 ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[9]~8                       ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|selnose[9]~6                       ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[0]~0                      ; 1       ;
; RISC_CPU:U0|myalu:U3|lpm_divide:Div0|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[0]~0                      ; 1       ;
; ram1:U2|data[2]~13                                                                                                                                      ; 1       ;
; ram1:U2|data[4]~11                                                                                                                                      ; 1       ;
; ram1:U2|data[6]~9                                                                                                                                       ; 1       ;
; RISC_CPU:U0|myalu:U3|Mux4~0                                                                                                                             ; 1       ;
; RISC_CPU:U0|myalu:U3|alu_out~4                                                                                                                          ; 1       ;
; RISC_CPU:U0|myalu:U3|alu_out~2                                                                                                                          ; 1       ;
; RISC_CPU:U0|myalu:U3|Add0~0                                                                                                                             ; 1       ;
; ram1:U2|data[3]~7                                                                                                                                       ; 1       ;
; RISC_CPU:U0|machine:U5|rd~2                                                                                                                             ; 1       ;
; RISC_CPU:U0|machine:U5|rd~1                                                                                                                             ; 1       ;
; RISC_CPU:U0|machine:U5|rd~0                                                                                                                             ; 1       ;
; ram1:U2|Mux7~169                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~168                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~167                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~166                                                                                                                                        ; 1       ;
; ram1:U2|mem[255][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~165                                                                                                                                        ; 1       ;
; ram1:U2|mem[207][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[223][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[239][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~164                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~163                                                                                                                                        ; 1       ;
; ram1:U2|mem[252][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~162                                                                                                                                        ; 1       ;
; ram1:U2|mem[204][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[220][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[236][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~161                                                                                                                                        ; 1       ;
; ram1:U2|mem[253][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~160                                                                                                                                        ; 1       ;
; ram1:U2|mem[205][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[221][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[237][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~159                                                                                                                                        ; 1       ;
; ram1:U2|mem[254][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~158                                                                                                                                        ; 1       ;
; ram1:U2|mem[206][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[222][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[238][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~157                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~156                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~155                                                                                                                                        ; 1       ;
; ram1:U2|mem[63][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~154                                                                                                                                        ; 1       ;
; ram1:U2|mem[15][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[47][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[31][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~153                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~152                                                                                                                                        ; 1       ;
; ram1:U2|mem[60][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~151                                                                                                                                        ; 1       ;
; ram1:U2|mem[12][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[44][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[28][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~150                                                                                                                                        ; 1       ;
; ram1:U2|mem[61][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~149                                                                                                                                        ; 1       ;
; ram1:U2|mem[13][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[45][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[29][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~148                                                                                                                                        ; 1       ;
; ram1:U2|mem[62][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~147                                                                                                                                        ; 1       ;
; ram1:U2|mem[14][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[30][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[46][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~146                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~145                                                                                                                                        ; 1       ;
; ram1:U2|mem[191][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~144                                                                                                                                        ; 1       ;
; ram1:U2|mem[143][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[175][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[159][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~143                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~142                                                                                                                                        ; 1       ;
; ram1:U2|mem[188][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~141                                                                                                                                        ; 1       ;
; ram1:U2|mem[140][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[156][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[172][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~140                                                                                                                                        ; 1       ;
; ram1:U2|mem[189][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~139                                                                                                                                        ; 1       ;
; ram1:U2|mem[141][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[173][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[157][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~138                                                                                                                                        ; 1       ;
; ram1:U2|mem[190][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~137                                                                                                                                        ; 1       ;
; ram1:U2|mem[142][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[158][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[174][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~136                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~135                                                                                                                                        ; 1       ;
; ram1:U2|mem[127][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~134                                                                                                                                        ; 1       ;
; ram1:U2|mem[110][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[111][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[126][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~133                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~132                                                                                                                                        ; 1       ;
; ram1:U2|mem[93][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~131                                                                                                                                        ; 1       ;
; ram1:U2|mem[76][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[77][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[92][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~130                                                                                                                                        ; 1       ;
; ram1:U2|mem[95][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~129                                                                                                                                        ; 1       ;
; ram1:U2|mem[78][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[79][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[94][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~128                                                                                                                                        ; 1       ;
; ram1:U2|mem[125][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~127                                                                                                                                        ; 1       ;
; ram1:U2|mem[108][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[109][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[124][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~126                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~125                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~124                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~123                                                                                                                                        ; 1       ;
; ram1:U2|mem[243][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~122                                                                                                                                        ; 1       ;
; ram1:U2|mem[240][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[242][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[241][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~121                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~120                                                                                                                                        ; 1       ;
; ram1:U2|mem[51][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~119                                                                                                                                        ; 1       ;
; ram1:U2|mem[48][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[50][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[49][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~118                                                                                                                                        ; 1       ;
; ram1:U2|mem[179][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~117                                                                                                                                        ; 1       ;
; ram1:U2|mem[176][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[178][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[177][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~116                                                                                                                                        ; 1       ;
; ram1:U2|mem[115][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~115                                                                                                                                        ; 1       ;
; ram1:U2|mem[112][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[114][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[113][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~114                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~113                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~112                                                                                                                                        ; 1       ;
; ram1:U2|mem[195][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~111                                                                                                                                        ; 1       ;
; ram1:U2|mem[192][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[194][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[193][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~110                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~109                                                                                                                                        ; 1       ;
; ram1:U2|mem[3][0]                                                                                                                                       ; 1       ;
; ram1:U2|Mux7~108                                                                                                                                        ; 1       ;
; ram1:U2|mem[0][0]                                                                                                                                       ; 1       ;
; ram1:U2|mem[2][0]                                                                                                                                       ; 1       ;
; ram1:U2|mem[1][0]                                                                                                                                       ; 1       ;
; ram1:U2|Mux7~107                                                                                                                                        ; 1       ;
; ram1:U2|mem[67][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~106                                                                                                                                        ; 1       ;
; ram1:U2|mem[64][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[66][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[65][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~105                                                                                                                                        ; 1       ;
; ram1:U2|mem[131][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~104                                                                                                                                        ; 1       ;
; ram1:U2|mem[128][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[130][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[129][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~103                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~102                                                                                                                                        ; 1       ;
; ram1:U2|mem[227][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~101                                                                                                                                        ; 1       ;
; ram1:U2|mem[224][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[226][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[225][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~100                                                                                                                                        ; 1       ;
; ram1:U2|Mux7~99                                                                                                                                         ; 1       ;
; ram1:U2|mem[35][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~98                                                                                                                                         ; 1       ;
; ram1:U2|mem[32][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[34][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[33][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~97                                                                                                                                         ; 1       ;
; ram1:U2|mem[99][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~96                                                                                                                                         ; 1       ;
; ram1:U2|mem[96][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[98][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[97][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~95                                                                                                                                         ; 1       ;
; ram1:U2|mem[163][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~94                                                                                                                                         ; 1       ;
; ram1:U2|mem[160][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[162][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[161][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~93                                                                                                                                         ; 1       ;
; ram1:U2|Mux7~92                                                                                                                                         ; 1       ;
; ram1:U2|mem[211][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~91                                                                                                                                         ; 1       ;
; ram1:U2|mem[208][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[210][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[209][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~90                                                                                                                                         ; 1       ;
; ram1:U2|Mux7~89                                                                                                                                         ; 1       ;
; ram1:U2|mem[19][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~88                                                                                                                                         ; 1       ;
; ram1:U2|mem[16][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[18][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[17][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~87                                                                                                                                         ; 1       ;
; ram1:U2|mem[147][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~86                                                                                                                                         ; 1       ;
; ram1:U2|mem[144][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[146][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[145][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~85                                                                                                                                         ; 1       ;
; ram1:U2|mem[83][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~84                                                                                                                                         ; 1       ;
; ram1:U2|mem[80][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[82][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[81][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~83                                                                                                                                         ; 1       ;
; ram1:U2|Mux7~82                                                                                                                                         ; 1       ;
; ram1:U2|Mux7~81                                                                                                                                         ; 1       ;
; ram1:U2|mem[247][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~80                                                                                                                                         ; 1       ;
; ram1:U2|mem[244][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[245][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[246][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~79                                                                                                                                         ; 1       ;
; ram1:U2|Mux7~78                                                                                                                                         ; 1       ;
; ram1:U2|mem[199][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~77                                                                                                                                         ; 1       ;
; ram1:U2|mem[196][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[197][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[198][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~76                                                                                                                                         ; 1       ;
; ram1:U2|mem[231][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~75                                                                                                                                         ; 1       ;
; ram1:U2|mem[228][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[229][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[230][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~74                                                                                                                                         ; 1       ;
; ram1:U2|mem[215][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~73                                                                                                                                         ; 1       ;
; ram1:U2|mem[212][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[213][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[214][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~72                                                                                                                                         ; 1       ;
; ram1:U2|Mux7~71                                                                                                                                         ; 1       ;
; ram1:U2|Mux7~70                                                                                                                                         ; 1       ;
; ram1:U2|mem[55][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~69                                                                                                                                         ; 1       ;
; ram1:U2|mem[52][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[53][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[54][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~68                                                                                                                                         ; 1       ;
; ram1:U2|Mux7~67                                                                                                                                         ; 1       ;
; ram1:U2|mem[7][0]                                                                                                                                       ; 1       ;
; ram1:U2|Mux7~66                                                                                                                                         ; 1       ;
; ram1:U2|mem[4][0]                                                                                                                                       ; 1       ;
; ram1:U2|mem[6][0]                                                                                                                                       ; 1       ;
; ram1:U2|mem[5][0]                                                                                                                                       ; 1       ;
; ram1:U2|Mux7~65                                                                                                                                         ; 1       ;
; ram1:U2|mem[39][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~64                                                                                                                                         ; 1       ;
; ram1:U2|mem[36][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[38][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[37][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~63                                                                                                                                         ; 1       ;
; ram1:U2|mem[23][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~62                                                                                                                                         ; 1       ;
; ram1:U2|mem[20][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[21][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[22][0]                                                                                                                                      ; 1       ;
; ram1:U2|Mux7~61                                                                                                                                         ; 1       ;
; ram1:U2|Mux7~60                                                                                                                                         ; 1       ;
; ram1:U2|mem[183][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~59                                                                                                                                         ; 1       ;
; ram1:U2|mem[166][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[182][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[167][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~58                                                                                                                                         ; 1       ;
; ram1:U2|Mux7~57                                                                                                                                         ; 1       ;
; ram1:U2|mem[149][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~56                                                                                                                                         ; 1       ;
; ram1:U2|mem[132][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[148][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[133][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~55                                                                                                                                         ; 1       ;
; ram1:U2|mem[181][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~54                                                                                                                                         ; 1       ;
; ram1:U2|mem[164][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[180][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[165][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~53                                                                                                                                         ; 1       ;
; ram1:U2|mem[151][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~52                                                                                                                                         ; 1       ;
; ram1:U2|mem[134][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[150][0]                                                                                                                                     ; 1       ;
; ram1:U2|mem[135][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~51                                                                                                                                         ; 1       ;
; ram1:U2|Mux7~50                                                                                                                                         ; 1       ;
; ram1:U2|mem[119][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~49                                                                                                                                         ; 1       ;
; ram1:U2|mem[86][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[87][0]                                                                                                                                      ; 1       ;
; ram1:U2|mem[118][0]                                                                                                                                     ; 1       ;
; ram1:U2|Mux7~48                                                                                                                                         ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 2           ; 2                   ; 26                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 13                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 13                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 26                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                     ; Mode                      ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; RISC_CPU:U0|myalu:U3|lpm_mult:Mult1|mult_o5t:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X16_Y4_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    RISC_CPU:U0|myalu:U3|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ;                           ; DSPMULT_X16_Y4_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; RISC_CPU:U0|myalu:U3|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X16_Y4_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    RISC_CPU:U0|myalu:U3|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ;                           ; DSPMULT_X16_Y4_N1 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 6,100 / 15,666 ( 39 % ) ;
; C16 interconnects           ; 95 / 812 ( 12 % )       ;
; C4 interconnects            ; 4,111 / 11,424 ( 36 % ) ;
; Direct links                ; 229 / 15,666 ( 1 % )    ;
; Global clocks               ; 5 / 8 ( 63 % )          ;
; Local interconnects         ; 949 / 4,608 ( 21 % )    ;
; R24 interconnects           ; 163 / 652 ( 25 % )      ;
; R4 interconnects            ; 5,359 / 13,328 ( 40 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.29) ; Number of LABs  (Total = 242) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 18                            ;
; 3                                           ; 8                             ;
; 4                                           ; 5                             ;
; 5                                           ; 3                             ;
; 6                                           ; 2                             ;
; 7                                           ; 4                             ;
; 8                                           ; 7                             ;
; 9                                           ; 4                             ;
; 10                                          ; 4                             ;
; 11                                          ; 11                            ;
; 12                                          ; 12                            ;
; 13                                          ; 17                            ;
; 14                                          ; 14                            ;
; 15                                          ; 27                            ;
; 16                                          ; 101                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.81) ; Number of LABs  (Total = 242) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 26                            ;
; 1 Clock                            ; 228                           ;
; 1 Clock enable                     ; 57                            ;
; 2 Clock enables                    ; 115                           ;
; 2 Clocks                           ; 11                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.67) ; Number of LABs  (Total = 242) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 4                             ;
; 3                                            ; 2                             ;
; 4                                            ; 16                            ;
; 5                                            ; 4                             ;
; 6                                            ; 6                             ;
; 7                                            ; 3                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 4                             ;
; 14                                           ; 5                             ;
; 15                                           ; 3                             ;
; 16                                           ; 7                             ;
; 17                                           ; 5                             ;
; 18                                           ; 13                            ;
; 19                                           ; 12                            ;
; 20                                           ; 13                            ;
; 21                                           ; 7                             ;
; 22                                           ; 11                            ;
; 23                                           ; 17                            ;
; 24                                           ; 15                            ;
; 25                                           ; 14                            ;
; 26                                           ; 22                            ;
; 27                                           ; 11                            ;
; 28                                           ; 15                            ;
; 29                                           ; 9                             ;
; 30                                           ; 8                             ;
; 31                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.38) ; Number of LABs  (Total = 242) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 13                            ;
; 2                                               ; 16                            ;
; 3                                               ; 8                             ;
; 4                                               ; 7                             ;
; 5                                               ; 12                            ;
; 6                                               ; 12                            ;
; 7                                               ; 12                            ;
; 8                                               ; 13                            ;
; 9                                               ; 20                            ;
; 10                                              ; 14                            ;
; 11                                              ; 21                            ;
; 12                                              ; 27                            ;
; 13                                              ; 17                            ;
; 14                                              ; 23                            ;
; 15                                              ; 12                            ;
; 16                                              ; 8                             ;
; 17                                              ; 2                             ;
; 18                                              ; 3                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.75) ; Number of LABs  (Total = 242) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 4                             ;
; 4                                            ; 2                             ;
; 5                                            ; 3                             ;
; 6                                            ; 6                             ;
; 7                                            ; 2                             ;
; 8                                            ; 6                             ;
; 9                                            ; 4                             ;
; 10                                           ; 3                             ;
; 11                                           ; 3                             ;
; 12                                           ; 1                             ;
; 13                                           ; 3                             ;
; 14                                           ; 2                             ;
; 15                                           ; 5                             ;
; 16                                           ; 1                             ;
; 17                                           ; 3                             ;
; 18                                           ; 6                             ;
; 19                                           ; 6                             ;
; 20                                           ; 8                             ;
; 21                                           ; 5                             ;
; 22                                           ; 7                             ;
; 23                                           ; 6                             ;
; 24                                           ; 9                             ;
; 25                                           ; 10                            ;
; 26                                           ; 11                            ;
; 27                                           ; 11                            ;
; 28                                           ; 18                            ;
; 29                                           ; 16                            ;
; 30                                           ; 26                            ;
; 31                                           ; 42                            ;
; 32                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119004): Automatically selected device EP2C5T144C6 for design RISC_CPU
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C8T144C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Critical Warning (169085): No exact pin location assignment(s) for 3 pins of 3 total pins
    Info (169086): Pin halt not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RISC_CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node RISC_CPU:U0|clkgen:U0|pr_state.c5
        Info (176357): Destination node RISC_CPU:U0|clkgen:U0|pr_state.c6
        Info (176357): Destination node RISC_CPU:U0|clkgen:U0|pr_state.c7
Info (176353): Automatically promoted node RISC_CPU:U0|machine:U5|wr 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node RISC_CPU:U0|machine:U5|inc_pc 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node RISC_CPU:U0|clkgen:U0|pr_state.c1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node RISC_CPU:U0|clkgen:U0|pr_state~17
Info (176353): Automatically promoted node reset (placed in PIN 91 (CLK4, LVDSCLK2p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node RISC_CPU:U0|instruction_register:U1|state
        Info (176357): Destination node RISC_CPU:U0|clkgen:U0|pr_state.c0
        Info (176357): Destination node RISC_CPU:U0|instruction_register:U1|opcode~0
        Info (176357): Destination node RISC_CPU:U0|instruction_register:U1|ir_addr[9]~0
        Info (176357): Destination node RISC_CPU:U0|instruction_register:U1|opcode~1
        Info (176357): Destination node RISC_CPU:U0|instruction_register:U1|opcode~2
        Info (176357): Destination node RISC_CPU:U0|instruction_register:U1|opcode~3
        Info (176357): Destination node RISC_CPU:U0|instruction_register:U1|opcode~4
        Info (176357): Destination node RISC_CPU:U0|instruction_register:U1|ir_addr[6]~1
        Info (176357): Destination node RISC_CPU:U0|instruction_register:U1|ir_addr~2
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 16 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  21 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 33% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 45% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:33
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (11888): Total time spent on timing analysis during the Fitter is 14.01 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 1 output pins without output pin load capacitance assignment
    Info (306007): Pin "halt" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file E:/FINIAL/RISC_CPU/output_files/RISC_CPU.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 835 megabytes
    Info: Processing ended: Sun Mar 08 10:45:41 2015
    Info: Elapsed time: 00:00:56
    Info: Total CPU time (on all processors): 00:01:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/FINIAL/RISC_CPU/output_files/RISC_CPU.fit.smsg.


