# clock_fpga
解决了分计数器的延迟问题，具体操作是，秒计数器在58变为59的时候给进位信号，而不是59到0的时候给，这样，秒计数器和分计数器就能同步了，也就是秒计数器从59到0的一瞬间，分计数器可以无延迟的+1
