# Projetos-de-sistemas-digitais

# ğŸ§® Projeto Final â€“ ALU (Arithmetic Logic Unit)

Projeto de uma ULA (Unidade LÃ³gica e AritmÃ©tica) em VHDL para realizar operaÃ§Ãµes aritmÃ©ticas e lÃ³gicas de 4 bits.

## ğŸ“– Funcionalidades
- **000 â€“ NOP** â†’ Resultado = 0000, todas as saÃ­das zeradas  
- **001 â€“ AND** â†’ a AND b  
- **010 â€“ OR** â†’ a OR b  
- **011 â€“ NOT** â†’ NOT b  
- **100 â€“ ADD** â†’ a + b (ripple carry de 4 bits)  
- **101 â€“ SUB** â†’ a - b (ripple carry de 4 bits)  
- **110 â€“ MUL** â†’ a1a0 Ã— b1b0 (multiplicaÃ§Ã£o de 2 bits, resultado em 4 bits)  
- **111 â€“ COMP** â†’ Comparador de 4 bits: Equ, Grt, Lst  

## ğŸ“‚ Estrutura
- Somador completo  
- Somador de 4 bits  
- Multiplicador de 2 bits  
- Comparador de 4 bits  

## ğŸ”§ Sinais de SaÃ­da
- **Zero** â†’ 1 quando Result = 0000  
- **Overflow** â†’ 1 em caso de overflow em ADD ou SUB  
- **CarryOut** â†’ carry-out em ADD ou SUB  
- **Equ, Grt, Lst** â†’ resultado da comparaÃ§Ã£o  

## ğŸ›ï¸ Mapeamento na Placa
- `a â†’ SW10â€“SW7`  
- `b â†’ SW6â€“SW3`  
- `AluOp â†’ SW2â€“SW0`  
- `HEX0 â† AluOp`  
- `HEX2 â† b`  
- `HEX4 â† a`  
- `HEX6 â† result`  
- `LEDR0 â† cout`  
- `LEDR1 â† zero`  
- `LEDR2 â† overflow`  
- `LEDR3 â† Equ`  
- `LEDR4 â† Grt`  
- `LEDR5 â† Lst`  

## ğŸ“‚ Entrega
- Arquivos `.vhd`  
- Prints das simulaÃ§Ãµes (ModelSim)  
- VÃ­deo do funcionamento na placa

--------------------------------------------------------------------------------------------------------------------------------------------------

# ğŸ§ª Lab01 â€“ Tutorial Quartus

Primeiro contato com o **Quartus Prime** e o **ModelSim**, explorando criaÃ§Ã£o de projetos, simulaÃ§Ã£o e escrita do primeiro cÃ³digo VHDL.

## ğŸ“– Objetivo
- Criar um projeto no Quartus.  
- Editar um circuito lÃ³gico simples (chave-hotel: dois interruptores controlam uma mesma lÃ¢mpada).  
- Simular o circuito usando o ModelSim.  
- Escrever o primeiro cÃ³digo em VHDL.

## ğŸ› ï¸ Tecnologias
- Quartus Prime  
- ModelSim  
- Linguagem VHDL

## ğŸ“‚ Entrega
- Arquivo `light.vhd`  
- Screenshot da simulaÃ§Ã£o

--------------------------------------------------------------------------------------------------------------------------------------------------

# ğŸ§ª Lab02 â€“ FunÃ§Ãµes LÃ³gicas com XOR/XNOR

ExploraÃ§Ã£o de equivalÃªncia de funÃ§Ãµes lÃ³gicas com diferentes implementaÃ§Ãµes.

## ğŸ“– Objetivo
- Reescrever a funÃ§Ã£o `f(x1, x2) = (x1.x2 + x1â€™.x2â€™) + (x1.x2â€™ + x1â€™.x2)` usando XOR/XNOR.  
- Editar circuitos no **Editor EsquemÃ¡tico**.  
- Simular e verificar tabelas-verdade.  
- Implementar em VHDL.

## ğŸ“‚ Entrega
- Arquivos `.bdf`, `.vhd`, `.do`  
- Screenshot das simulaÃ§Ãµes (`lab2_1.pdf`, `lab2_2.pdf`)

 --------------------------------------------------------------------------------------------------------------------------------------------------

  # ğŸ§ª Lab03 â€“ Uso da Placa e Testbench

FamiliarizaÃ§Ã£o com a placa **DE2-115** e simulaÃ§Ã£o de circuitos usando testbench.

## ğŸ“– Objetivo
- Criar e configurar projeto no Quartus.  
- Mapear entradas/saÃ­das da FPGA.  
- Implementar `lab03.vhd` e `lab03_tb.vhd`.  
- Simular o circuito e validar comportamento.

## ğŸ“‚ Entrega
- Arquivos `lab03.vhd` e `lab03_tb.vhd`  
- Print da simulaÃ§Ã£o no ModelSim

--------------------------------------------------------------------------------------------------------------------------------------------------

# ğŸ§ª Lab04 â€“ Full Adder

Projeto de um somador completo de 1 bit.

## ğŸ“– Objetivo
- Implementar full adder em VHDL.  
- Entradas: `SW0`, `SW1`, `SW2` (carry-in).  
- SaÃ­das: `LEDR0` (soma), `LEDR1` (carry-out).  
- Criar tabela verdade, funÃ§Ãµes booleanas e simular.

## ğŸ“‚ Entrega
- Arquivos VHDL (projeto + simulaÃ§Ã£o)  
- Print das simulaÃ§Ãµes  
- VÃ­deo do funcionamento na placa

--------------------------------------------------------------------------------------------------------------------------------------------------

  # ğŸ§ª Lab06 â€“ Full Adder com Displays 7 Seg

SÃ­ntese e gravaÃ§Ã£o na placa DE2-115.

## ğŸ“– Objetivo
- Somar 2 nÃºmeros de 1 bit + carry-in.  
- Entradas: `SW0`, `SW1`, `SW2`.  
- SaÃ­das exibidas em **displays de 7 segmentos**:
  - `HEX7 <- SW0`  
  - `HEX5 <- SW1`  
  - `HEX3 <- SW2`  
  - `HEX1 <- soma`

## ğŸ“‚ Entrega
- Arquivos `.vhd`  
- Print da simulaÃ§Ã£o  
- VÃ­deo de funcionamento

--------------------------------------------------------------------------------------------------------------------------------------------------

# ğŸ§ª Lab07 â€“ Ripple Carry Adder (4 bits)

Somador de 4 bits usando 4 full adders em sÃ©rie.

## ğŸ“– Objetivo
- Entradas: `SW8â€“SW5` (a), `SW4â€“SW1` (b), `SW0` (cin).  
- SaÃ­das em **7 segmentos**:
  - `HEX7 <- cout`  
  - `HEX5 <- soma`  
  - `HEX3 <- a`  
  - `HEX1 <- b`  
  - `HEX0 <- cin`

## ğŸ“‚ Entrega
- Arquivos `.vhd`  
- Print da simulaÃ§Ã£o  
- VÃ­deo de funcionamento

--------------------------------------------------------------------------------------------------------------------------------------------------

# ğŸ§ª Lab08 â€“ Multiplicador 2x2

MultiplicaÃ§Ã£o de dois nÃºmeros de 2 bits usando ANDs e full adders.

## ğŸ“– Objetivo
- Entradas:  
  - `SW3â€“SW2` â†’ m  
  - `SW1â€“SW0` â†’ q  
- SaÃ­das:  
  - `HEX7 <- prod`  
  - `HEX5 <- a`  
  - `HEX3 <- b`

## ğŸ“‚ Entrega
- Arquivos `.vhd` (somadores + pacote)  
- Print da simulaÃ§Ã£o  
- VÃ­deo de funcionamento

--------------------------------------------------------------------------------------------------------------------------------------------------

# ğŸ§ª Lab09 â€“ Comparador de 4 bits

Circuito para comparar dois nÃºmeros de 4 bits.

## ğŸ“– Objetivo
- Entradas:  
  - `a -> SW10â€“SW7`  
  - `b -> SW6â€“SW3`  
- SaÃ­das:  
  - `LEDR(3)` â†’ Equ (a = b)  
  - `LEDR(4)` â†’ Grt (a > b)  
  - `LEDR(5)` â†’ Lst (a < b)  
- ExibiÃ§Ã£o em displays: `HEX1 <- b`, `HEX2 <- a`

## ğŸ“‚ Entrega
- Arquivos `.vhd`  
- Print da simulaÃ§Ã£o  
- VÃ­deo de funcionamento

--------------------------------------------------------------------------------------------------------------------------------------------------

# ğŸ§ª Lab10 â€“ Decodificador e Multiplexador

Projetos em VHDL para prÃ¡tica de hierarquia e reutilizaÃ§Ã£o de componentes.

## ğŸ“– Objetivo
### Atividade 1 â€“ Decodificador 4:16
- Criar decodificador 2:4.  
- Reutilizar em projeto 4:16.  
- Entradas â†’ SW, saÃ­das â†’ LEDR.  

### Atividade 2 â€“ Multiplexador 8:1
- Criar MUX 2:1.  
- Reutilizar em projeto 8:1.  
- Entradas â†’ SW, saÃ­das â†’ LEDR.  

## ğŸ“‚ Entrega
- Arquivos `.vhd` (5 para cada atividade)  
- Prints de simulaÃ§Ã£o no ModelSim  
- VÃ­deos de funcionamento na placa

--------------------------------------------------------------------------------------------------------------------------------------------------

# ğŸ§ª Lab11 â€“ Latches e Flip-Flops

Estudo de comportamento de Latch D e Flip-Flop tipo D (subida e descida).

## ğŸ“– Atividades
### Atividade 1
- Implementar:
  - Latch D com clock  
  - FF tipo D sensÃ­vel Ã  borda de subida  
  - FF tipo D sensÃ­vel Ã  borda de descida  
- Fazer hierarquia com package e instanciar no arquivo superior  
- Comentar saÃ­das Qa, Qb, Qc  
- **Variante 1.1**: usar `PROCESS` + `IF/THEN/ELSEIF`  
- **Variante 1.2**: usar `WAIT UNTIL`

### Atividade 2
- Implementar FF tipo D com RESET  
- **Variante 2.1**: `IF/THEN/ELSE`  
- **Variante 2.2**: `WAIT UNTIL`

## ğŸ“‚ Entrega
- Atividade 1 â†’ 5 arquivos VHD + print da simulaÃ§Ã£o  
- Atividade 2 â†’ 3 arquivos VHD + print da simulaÃ§Ã£o

--------------------------------------------------------------------------------------------------------------------------------------------------

# ğŸ§ª Lab12 â€“ Flip-Flops, Registradores e Contadores

ExploraÃ§Ã£o prÃ¡tica de flip-flops, registradores e contadores em VHDL.

## ğŸ“– Atividades
### Atividade 1 â€“ Flip-Flop D com MUX
- Criar FF tipo D sensÃ­vel Ã  borda de subida, com MUX 2:1 na entrada.  
- Entradas: `SW0 â†’ D0`, `SW1 â†’ D1`, `SW2 â†’ Sel`, `KEY0 â†’ Clock`  
- SaÃ­das: `LEDR0 â† Q`, `LEDR1 â† D1`, `LEDR2 â† Sel`

### Atividade 2 â€“ Registrador de Deslocamento 4 bits
- Usar FF da Atividade 1 como componente.  
- Entradas: `SW(3..0) â†’ R`, `SW5 â†’ W`, `KEY0 â†’ Clock`, `KEY1 â†’ L`  
- SaÃ­das: `HEX0 â† R`, `HEX2 â† Q`

### Atividade 3 â€“ Contador Crescente 4 bits
- Contador de 4 bits com enable e reset.  
- Entradas: `SW0 â†’ E`, `SW5 â†’ W`, `KEY0 â†’ Clock`, `KEY1 â†’ Resetn`  
- SaÃ­das: `HEX0 â† Q`

### Atividade 4 â€“ Contador Crescente 4 bits com Carga Paralela
- Usar sinais do tipo INTEGER.  
- Entradas: `SW(3..0) â†’ R`, `SW0 â†’ E`, `SW5 â†’ W`, `KEY0 â†’ Clock`, `KEY1 â†’ Resetn`, `KEY2 â†’ L`  
- SaÃ­das: `HEX0 â† Q`

## ğŸ“‚ Entrega
- Arquivos `.vhd`  
- Prints das simulaÃ§Ãµes (ModelSim)  
- VÃ­deos dos testes na placa
