<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:27:49.2749</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.10.28</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2024-0148591</applicationNumber><claimCount>5</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2024.11.04</openDate><openNumber>10-2024-0158211</openNumber><originalApplicationDate>2023.02.08</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2023-0016626</originalApplicationNumber><originalExaminationRequestDate>2024.11.21</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03K 19/017</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G09G 3/30</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020230016626</familyApplicationNumber></familyInfo><familyInfo><familyApplicationNumber>1020250149606</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 트랜지스터가 가령 공핍형인 경우에도, 안정적으로 동작할 수 있는 반도체 장치를 제공하는 것을 과제의 하나로 한다. 개시하는 발명의 일 형태의 반도체 장치는, 제 1 전위를 제 1 배선에 공급하는 기능을 갖는 제 1 트랜지스터와, 제 2 전위를 제 1 배선에 공급하는 기능을 갖는 제 2 트랜지스터와, 제 1 트랜지스터의 게이트에 제 1 트랜지스터가 온이 되기 위한 제 3 전위를 공급한 후, 제 3 전위의 공급을 멈추는 기능을 갖는 제 3 트랜지스터와, 제 2 전위를 제 1 트랜지스터의 게이트에 공급하는 기능을 갖는 제 4 트랜지스터와, 제 1 신호에 오프셋을 가한 제 2 신호를 생성하는 기능을 갖는 제 1 회로를 가지며, 제 4 트랜지스터의 게이트에는, 제 2 신호가 입력되고, 제 2 신호의 최소값은, 제 2 전위 미만의 값이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제 1 트랜지스터 내지 제 10 트랜지스터를 가지고,상기 제 1 트랜지스터의 소스 및 드레인의 한쪽은 제 1 배선과 전기적으로 접속되고,상기 제 1 트랜지스터의 소스 및 드레인의 다른쪽은 제 2 배선과 전기적으로 접속되고,상기 제 2 트랜지스터의 소스 및 드레인의 한쪽은 전원선과 전기적으로 접속되고,상기 제 2 트랜지스터의 소스 및 드레인의 다른쪽은 상기 제 1 배선과 전기적으로 접속되고,상기 제 3 트랜지스터의 소스 및 드레인의 한쪽은 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 3 트랜지스터의 소스 및 드레인의 다른쪽은 제 3 배선과 전기적으로 접속되고,상기 제 4 트랜지스터의 소스 및 드레인의 한쪽은 상기 전원선과 전기적으로 접속되고,상기 제 4 트랜지스터의 소스 및 드레인의 다른쪽은 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 4 트랜지스터의 게이트는 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 5 트랜지스터의 소스 및 드레인의 한쪽은 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 5 트랜지스터의 게이트는 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 6 트랜지스터의 소스 및 드레인의 한쪽은 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 7 트랜지스터의 소스 및 드레인의 한쪽은 상기 제 6 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 8 트랜지스터의 소스 및 드레인의 한쪽은 상기 전원선과 전기적으로 접속되고,상기 제 8 트랜지스터의 소스 및 드레인의 다른쪽은 상기 제 6 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 8 트랜지스터의 게이트는 제 4 배선과 전기적으로 접속되고,상기 제 9 트랜지스터의 소스 및 드레인의 한쪽은 상기 전원선과 전기적으로 접속되고,상기 제 9 트랜지스터의 소스 및 드레인의 다른쪽은 상기 제 6 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 10 트랜지스터의 소스 및 드레인의 한쪽은 상기 전원선과 전기적으로 접속되고,상기 제 10 트랜지스터의 게이트는 상기 제 4 배선과 전기적으로 접속되고,상기 전원선과 상기 제 3 트랜지스터의 게이트가 적어도 상기 제 10 트랜지스터의 채널 형성 영역을 통하여 도통 상태에 있을 때, 상기 전원선의 전위가 상기 제 3 트랜지스터의 게이트에 공급되고,상기 제 6 트랜지스터의 게이트와 상기 제 6 트랜지스터의 소스 및 드레인의 한쪽 사이에는 MOS 용량이 형성되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 트랜지스터 내지 제 10 트랜지스터를 가지고,상기 제 1 트랜지스터의 소스 및 드레인의 한쪽은 제 1 배선과 전기적으로 접속되고,상기 제 1 트랜지스터의 소스 및 드레인의 다른쪽은 제 2 배선과 전기적으로 접속되고,상기 제 2 트랜지스터의 소스 및 드레인의 한쪽은 전원선과 전기적으로 접속되고,상기 제 2 트랜지스터의 소스 및 드레인의 다른쪽은 상기 제 1 배선과 전기적으로 접속되고,상기 제 3 트랜지스터의 소스 및 드레인의 한쪽은 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 3 트랜지스터의 소스 및 드레인의 다른쪽은 제 3 배선과 전기적으로 접속되고,상기 제 4 트랜지스터의 소스 및 드레인의 한쪽은 상기 전원선과 전기적으로 접속되고,상기 제 4 트랜지스터의 소스 및 드레인의 다른쪽은 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 4 트랜지스터의 게이트는 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 5 트랜지스터의 소스 및 드레인의 한쪽은 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 5 트랜지스터의 게이트는 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 6 트랜지스터의 소스 및 드레인의 한쪽은 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 7 트랜지스터의 소스 및 드레인의 한쪽은 상기 제 6 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 8 트랜지스터의 소스 및 드레인의 한쪽은 상기 전원선과 전기적으로 접속되고,상기 제 8 트랜지스터의 소스 및 드레인의 다른쪽은 상기 제 6 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 8 트랜지스터의 게이트는 제 4 배선과 전기적으로 접속되고,상기 제 9 트랜지스터의 소스 및 드레인의 한쪽은 상기 전원선과 전기적으로 접속되고,상기 제 9 트랜지스터의 소스 및 드레인의 다른쪽은 상기 제 6 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 10 트랜지스터의 소스 및 드레인의 한쪽은 상기 전원선과 전기적으로 접속되고,상기 제 10 트랜지스터의 게이트는 상기 제 4 배선과 전기적으로 접속되고,상기 전원선과 상기 제 3 트랜지스터의 게이트가 적어도 상기 제 10 트랜지스터의 채널 형성 영역을 통하여 도통 상태에 있을 때, 상기 전원선의 전위가 상기 제 3 트랜지스터의 게이트에 공급되고,상기 제 6 트랜지스터의 게이트와 상기 제 6 트랜지스터의 소스 및 드레인의 한쪽 사이에는 MOS 용량이 형성되고,상기 제 1 배선은 신호를 출력하는 기능을 가지고,상기 제 2 배선은 클록 신호를 공급하는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 트랜지스터 내지 제 10 트랜지스터를 가지고,상기 제 1 트랜지스터의 소스 및 드레인의 한쪽은 제 1 배선과 항상 도통하고 있고,상기 제 1 트랜지스터의 소스 및 드레인의 다른쪽은 제 2 배선과 항상 도통하고 있고,상기 제 2 트랜지스터의 소스 및 드레인의 한쪽은 전원선과 항상 도통하고 있고,상기 제 2 트랜지스터의 소스 및 드레인의 다른쪽은 상기 제 1 배선과 항상 도통하고 있고,상기 제 3 트랜지스터의 소스 및 드레인의 한쪽은 상기 제 1 트랜지스터의 게이트와 항상 도통하고 있고,상기 제 3 트랜지스터의 소스 및 드레인의 다른쪽은 제 3 배선과 항상 도통하고 있고,상기 제 4 트랜지스터의 소스 및 드레인의 한쪽은 상기 전원선과 항상 도통하고 있고,상기 제 4 트랜지스터의 소스 및 드레인의 다른쪽은 상기 제 1 트랜지스터의 게이트와 항상 도통하고 있고,상기 제 4 트랜지스터의 게이트는 상기 제 2 트랜지스터의 게이트와 항상 도통하고 있고,상기 제 5 트랜지스터의 소스 및 드레인의 한쪽은 상기 제 2 트랜지스터의 게이트와 항상 도통하고 있고,상기 제 5 트랜지스터의 게이트는 상기 제 2 트랜지스터의 게이트와 항상 도통하고 있고,상기 제 6 트랜지스터의 소스 및 드레인의 한쪽은 상기 제 2 트랜지스터의 게이트와 항상 도통하고 있고,상기 제 7 트랜지스터의 소스 및 드레인의 한쪽은 상기 제 6 트랜지스터의 게이트와 항상 도통하고 있고,상기 제 8 트랜지스터의 소스 및 드레인의 한쪽은 상기 전원선과 항상 도통하고 있고,상기 제 8 트랜지스터의 소스 및 드레인의 다른쪽은 상기 제 6 트랜지스터의 게이트와 항상 도통하고 있고,상기 제 8 트랜지스터의 게이트는 제 4 배선과 항상 도통하고 있고,상기 제 9 트랜지스터의 소스 및 드레인의 한쪽은 상기 전원선과 항상 도통하고 있고,상기 제 9 트랜지스터의 소스 및 드레인의 다른쪽은 상기 제 6 트랜지스터의 게이트와 항상 도통하고 있고,상기 제 10 트랜지스터의 소스 및 드레인의 한쪽은 상기 전원선과 항상 도통하고 있고,상기 제 10 트랜지스터의 게이트는 상기 제 4 배선과 항상 도통하고 있고,상기 전원선과 상기 제 3 트랜지스터의 게이트가 적어도 상기 제 10 트랜지스터의 채널 형성 영역을 통하여 도통 상태에 있을 때, 상기 전원선의 전위가 상기 제 3 트랜지스터의 게이트에 공급되고,상기 제 6 트랜지스터의 게이트와 상기 제 6 트랜지스터의 소스 및 드레인의 한쪽 사이에는 MOS 용량이 형성되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 트랜지스터 내지 제 10 트랜지스터를 가지고,상기 제 1 트랜지스터의 소스 및 드레인의 한쪽은 제 1 배선과 항상 도통하고 있고,상기 제 1 트랜지스터의 소스 및 드레인의 다른쪽은 제 2 배선과 항상 도통하고 있고,상기 제 2 트랜지스터의 소스 및 드레인의 한쪽은 전원선과 항상 도통하고 있고,상기 제 2 트랜지스터의 소스 및 드레인의 다른쪽은 상기 제 1 배선과 항상 도통하고 있고,상기 제 3 트랜지스터의 소스 및 드레인의 한쪽은 상기 제 1 트랜지스터의 게이트와 항상 도통하고 있고,상기 제 3 트랜지스터의 소스 및 드레인의 다른쪽은 제 3 배선과 항상 도통하고 있고,상기 제 4 트랜지스터의 소스 및 드레인의 한쪽은 상기 전원선과 항상 도통하고 있고,상기 제 4 트랜지스터의 소스 및 드레인의 다른쪽은 상기 제 1 트랜지스터의 게이트와 항상 도통하고 있고,상기 제 4 트랜지스터의 게이트는 상기 제 2 트랜지스터의 게이트와 항상 도통하고 있고,상기 제 5 트랜지스터의 소스 및 드레인의 한쪽은 상기 제 2 트랜지스터의 게이트와 항상 도통하고 있고,상기 제 5 트랜지스터의 게이트는 상기 제 2 트랜지스터의 게이트와 항상 도통하고 있고,상기 제 6 트랜지스터의 소스 및 드레인의 한쪽은 상기 제 2 트랜지스터의 게이트와 항상 도통하고 있고,상기 제 7 트랜지스터의 소스 및 드레인의 한쪽은 상기 제 6 트랜지스터의 게이트와 항상 도통하고 있고,상기 제 8 트랜지스터의 소스 및 드레인의 한쪽은 상기 전원선과 항상 도통하고 있고,상기 제 8 트랜지스터의 소스 및 드레인의 다른쪽은 상기 제 6 트랜지스터의 게이트와 항상 도통하고 있고,상기 제 8 트랜지스터의 게이트는 제 4 배선과 항상 도통하고 있고,상기 제 9 트랜지스터의 소스 및 드레인의 한쪽은 상기 전원선과 항상 도통하고 있고,상기 제 9 트랜지스터의 소스 및 드레인의 다른쪽은 상기 제 6 트랜지스터의 게이트와 항상 도통하고 있고,상기 제 10 트랜지스터의 소스 및 드레인의 한쪽은 상기 전원선과 항상 도통하고 있고,상기 제 10 트랜지스터의 게이트는 상기 제 4 배선과 항상 도통하고 있고,상기 전원선과 상기 제 3 트랜지스터의 게이트가 적어도 상기 제 10 트랜지스터의 채널 형성 영역을 통하여 도통 상태에 있을 때, 상기 전원선의 전위가 상기 제 3 트랜지스터의 게이트에 공급되고,상기 제 6 트랜지스터의 게이트와 상기 제 6 트랜지스터의 소스 및 드레인의 한쪽 사이에는 MOS 용량이 형성되고,상기 제 1 배선은 신호를 출력하는 기능을 가지고,상기 제 2 배선은 클록 신호를 공급하는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 1 트랜지스터 내지 상기 제 10 트랜지스터는 동일한 도전형을 가지는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>UMEZAKI, Atsushi</engName><name>우메자키 아츠시</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2011.05.13</priorityApplicationDate><priorityApplicationNumber>JP-P-2011-108133</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2024.10.28</receiptDate><receiptNumber>1-1-2024-1174949-38</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.11.21</receiptDate><receiptNumber>1-1-2024-1282607-95</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.04.21</receiptDate><receiptNumber>9-5-2025-0382779-09</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.05.30</receiptDate><receiptNumber>1-1-2025-0612109-77</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification for Extension of Designated Period</documentEngName><documentName>지정기간연장 관련 안내서</documentName><receiptDate>2025.06.03</receiptDate><receiptNumber>1-5-2025-0092107-15</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2025.10.16</receiptDate><receiptNumber>1-1-2025-1156399-49</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240148591.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93909ef5947da54cd72346d96d083b3aaea8f6aee20f401f9c9606b387c7dad6b5667f3c45d16d4e97b3cd07e43220546c8d72c700682a9541</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfc7a6c0b5744e3531fe58eb0439814d33cf12f7148f26b2ec428295d9916fc158ca8a1378d1c65d9cd1e86a1eb9bf599be14fbd6fcb5981ad</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>