<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:53.2053</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.02.22</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7033284</applicationNumber><claimCount>13</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치, 표시 장치, 및 전자 기기</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE, DISPLAY DEVICE, AND ELECTRONIC APPARATUS</inventionTitleEng><openDate>2023.11.09</openDate><openNumber>10-2023-0154906</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.02.21</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.09.26</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 19/28</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G09G 3/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05B 33/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 신뢰성이 높은 반도체 장치를 제공한다. 복수 단의 순서 회로를 포함하는 시프트 레지스터 회로에 관한 것이다. 순서 회로의 출력 신호는 다음 단의 순서 회로에 입력된다. 순서 회로가 신호를 출력하기 전 및 신호를 출력한 후에서 상기 순서 회로에 포함되는 트랜지스터의 게이트-소스 사이에 전압 스트레스가 장기간 가해지지 않도록 상기 트랜지스터의 게이트의 전위를 클록 신호에 따라 변동시킨다. 상기 시프트 레지스터 회로는 예를 들어 표시 장치의 주사선 구동 회로에 적용할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.09.09</internationOpenDate><internationOpenNumber>WO2022185143</internationOpenNumber><internationalApplicationDate>2022.02.22</internationalApplicationDate><internationalApplicationNumber>PCT/IB2022/051530</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 회로와 제 2 회로를 포함하고,상기 제 1 회로는 제 1 배선과, 제 2 배선과, 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터를 포함하고,상기 제 1 트랜지스터의 게이트는 상기 제 1 배선을 통하여 상기 제 2 회로와 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트, 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 배선을 통하여 상기 제 2 회로와 전기적으로 접속되고,상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽에는 제 1 클록 신호가 입력되고,상기 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽에는 제 1 전위가 공급되고,상기 제 3 트랜지스터의 게이트에는 제 2 클록 신호가 입력되고,상기 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽에는 제 2 전위가 공급되고,상기 제 4 트랜지스터의 게이트에는 제 3 클록 신호가 입력되고,상기 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽에는 제 3 전위가 공급되고,상기 제 3 전위와 상기 제 1 전위의 차이는 상기 제 2 전위와 상기 제 1 전위의 차이보다 크고,상기 제 2 회로는 상기 제 2 회로에 입력되는 제 1 신호 및 제 2 신호에 의거하여 제 1 제어 전위를 상기 제 1 배선에 공급하는 기능을 가지고,상기 제 2 회로는 상기 제 1 신호 및 상기 제 2 신호에 의거하여 제 2 제어 전위를 상기 제 2 배선에 공급하는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 2 회로는 상기 제 2 신호의 전위가 상기 제 1 신호의 전위의 반전 전위인 경우에, 상기 제 2 제어 전위를 상기 제 1 제어 전위의 반전 전위로 하는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항 또는 제 2 항에 있어서,상기 제 2 회로는 제 5 트랜지스터와, 제 6 트랜지스터와, 제 7 트랜지스터와, 제 8 트랜지스터를 포함하고,상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽 및 상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 배선과 전기적으로 접속되고,상기 제 6 트랜지스터의 게이트, 상기 제 7 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 8 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 배선과 전기적으로 접속되고,상기 제 5 트랜지스터의 게이트 및 상기 제 8 트랜지스터의 게이트에는 상기 제 1 신호가 입력되고,상기 제 7 트랜지스터의 게이트에는 상기 제 2 신호가 입력되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 제 5 트랜지스터의 소스 및 드레인 중 다른 쪽에는 제 4 전위가 공급되고,상기 제 6 트랜지스터의 소스 및 드레인 중 다른 쪽에는 제 5 전위가 공급되고,상기 제 7 트랜지스터의 소스 및 드레인 중 다른 쪽에는 제 6 전위가 공급되고,상기 제 8 트랜지스터의 소스 및 드레인 중 다른 쪽에는 제 7 전위가 공급되고,상기 제 5 전위는 상기 제 4 전위의 반전 전위이고,상기 제 7 전위는 상기 제 6 전위의 반전 전위인, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 1 회로는 제 9 트랜지스터를 포함하고,상기 제 9 트랜지스터는 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,상기 제 9 트랜지스터의 게이트에는 상기 제 2 클록 신호가 입력되고,상기 제 9 트랜지스터의 소스 및 드레인 중 다른 쪽에는 제 8 전위가 공급되고,상기 제 2 전위와 상기 제 8 전위의 차이는 상기 제 3 전위와 상기 제 8 전위의 차이보다 작은, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치로서,제 1 회로와 제 2 회로를 포함하고,상기 제 1 회로는 제 1 배선과, 제 2 배선과, 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 5 트랜지스터와, 용량 소자를 포함하고,상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 상기 용량 소자의 한쪽 전극과 전기적으로 접속되고,상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 배선을 통하여 상기 제 2 회로와 전기적으로 접속되고,상기 제 5 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 1 트랜지스터의 게이트는 상기 용량 소자의 다른 쪽 전극과 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트, 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 배선을 통하여 상기 제 2 회로와 전기적으로 접속되고,상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽에는 제 1 클록 신호가 입력되고,상기 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽에는 제 1 전위가 공급되고,상기 제 3 트랜지스터의 게이트에는 제 2 클록 신호가 입력되고,상기 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽에는 제 2 전위가 공급되고,상기 제 4 트랜지스터의 게이트에는 제 3 클록 신호가 입력되고,상기 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽에는 제 3 전위가 공급되고,상기 제 3 전위와 상기 제 1 전위의 차이는 상기 제 2 전위와 상기 제 1 전위의 차이보다 크고,상기 제 2 회로는 상기 제 2 회로에 입력되는 제 1 신호 및 제 2 신호에 의거하여 제 1 제어 전위를 상기 제 1 배선에 공급하는 기능을 가지고,상기 제 2 회로는 상기 제 1 신호 및 상기 제 2 신호에 의거하여 제 2 제어 전위를 상기 제 2 배선에 공급하는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 제 5 트랜지스터의 게이트에는 제 4 클록 신호가 입력되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 6 항 또는 제 7 항에 있어서,상기 제 2 회로는 상기 제 2 신호의 전위가 상기 제 1 신호의 전위의 반전 전위인 경우에, 상기 제 2 제어 전위를 상기 제 1 제어 전위의 반전 전위로 하는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,상기 제 2 회로는 제 6 트랜지스터와, 제 7 트랜지스터와, 제 8 트랜지스터와, 제 9 트랜지스터를 포함하고,상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽 및 상기 제 7 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 배선과 전기적으로 접속되고,상기 제 7 트랜지스터의 게이트, 상기 제 8 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 9 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 배선과 전기적으로 접속되고,상기 제 6 트랜지스터의 게이트 및 상기 제 9 트랜지스터의 게이트에는 상기 제 1 신호가 입력되고,상기 제 8 트랜지스터의 게이트에는 상기 제 2 신호가 입력되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,상기 제 6 트랜지스터의 소스 및 드레인 중 다른 쪽에는 제 4 전위가 공급되고,상기 제 7 트랜지스터의 소스 및 드레인 중 다른 쪽에는 제 5 전위가 공급되고,상기 제 8 트랜지스터의 소스 및 드레인 중 다른 쪽에는 제 6 전위가 공급되고,상기 제 9 트랜지스터의 소스 및 드레인 중 다른 쪽에는 제 7 전위가 공급되고,상기 제 5 전위는 상기 제 4 전위의 반전 전위이고,상기 제 7 전위는 상기 제 6 전위의 반전 전위인, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제 6 항 내지 제 10 항 중 어느 한 항에 있어서,상기 제 1 회로는 제 10 트랜지스터를 포함하고,상기 제 10 트랜지스터는 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,상기 제 10 트랜지스터의 게이트에는 상기 제 2 클록 신호가 입력되고,상기 제 10 트랜지스터의 소스 및 드레인 중 다른 쪽에는 제 8 전위가 공급되고,상기 제 2 전위와 상기 제 8 전위의 차이는 상기 제 3 전위와 상기 제 8 전위의 차이보다 작은, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 표시 장치로서,제 1 항 내지 제 11 항 중 어느 한 항에 기재된 반도체 장치와, 제 1 발광 소자와, 제 2 발광 소자와, 절연층을 포함하고,상기 제 1 발광 소자는 제 1 하부 전극과, 상기 제 1 하부 전극 위의 제 1 발광층과, 상기 제 1 발광층 위의 제 1 상부 전극을 포함하고,상기 제 2 발광 소자는 제 2 하부 전극과, 상기 제 2 하부 전극 위의 제 2 발광층과, 상기 제 2 발광층 위의 제 2 상부 전극을 포함하고,상기 절연층은 상기 제 1 상부 전극의 단부와 상기 제 2 상부 전극의 단부를 덮도록 제공되는, 표시 장치.</claim></claimInfo><claimInfo><claim>13. 전자 기기로서,제 12 항에 기재된 표시 장치와,배터리, 카메라, 스피커, 및 마이크로폰 중 적어도 하나를 포함하는, 전자 기기.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>YOSHIMOTO, Satoshi</engName><name>요시모토 사토시</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>KAWASHIMA, Susumu</engName><name>카와시마 스스무</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>WATANABE, Kazunori</engName><name>와타나베 카즈노리</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>ATSUMI, Tomoaki</engName><name>이츠미 토모아키</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>KUSUNOKI, Koji</engName><name>쿠수노키 코지</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2021.03.05</priorityApplicationDate><priorityApplicationNumber>JP-P-2021-035145</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.09.26</receiptDate><receiptNumber>1-1-2023-1069312-01</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.10.12</receiptDate><receiptNumber>1-5-2023-0160670-58</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.02.21</receiptDate><receiptNumber>1-1-2025-0201521-46</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.02.21</receiptDate><receiptNumber>1-1-2025-0201526-74</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237033284.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9330798aa02956556c677e1ac0451f2c4b1669d6068cf28ff29e4ad5b85ff0efeb20e009bfb31e61c0f8d72891b10f42fcf544548f1263ca18</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfb8820f4ad7259a738fe316ce30467e78607e37c5959f9e7ae97d20517e41c9e0e90b94dc36270419aecb0d1bed30219051e4233d79696a1b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>