Fitter report for Principal
Thu Nov 15 07:18:45 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 15 07:18:45 2018           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Principal                                       ;
; Top-level Entity Name              ; Principal                                       ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 7,954 / 18,752 ( 42 % )                         ;
;     Total combinational functions  ; 7,954 / 18,752 ( 42 % )                         ;
;     Dedicated logic registers      ; 0 / 18,752 ( 0 % )                              ;
; Total registers                    ; 0                                               ;
; Total pins                         ; 51 / 315 ( 16 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 8010 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 8010 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 8007    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/juanlink/Desktop/Proyecto_Arquitectura_II_Tragamonedas-master/Proyecto_Arquitectura_II_Tragamonedas-master/Principal/PrincipalV3/output_files/Principal.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 7,954 / 18,752 ( 42 % ) ;
;     -- Combinational with no register       ; 7954                    ;
;     -- Register only                        ; 0                       ;
;     -- Combinational with a register        ; 0                       ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 2492                    ;
;     -- 3 input functions                    ; 2547                    ;
;     -- <=2 input functions                  ; 2915                    ;
;     -- Register only                        ; 0                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 5383                    ;
;     -- arithmetic mode                      ; 2571                    ;
;                                             ;                         ;
; Total registers*                            ; 0 / 19,649 ( 0 % )      ;
;     -- Dedicated logic registers            ; 0 / 18,752 ( 0 % )      ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 574 / 1,172 ( 49 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 51 / 315 ( 16 % )       ;
;     -- Clock pins                           ; 5 / 8 ( 63 % )          ;
;                                             ;                         ;
; Global signals                              ; 1                       ;
; M4Ks                                        ; 0 / 52 ( 0 % )          ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 1 / 16 ( 6 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 10% / 9% / 11%          ;
; Peak interconnect usage (total/H/V)         ; 14% / 13% / 16%         ;
; Maximum fan-out                             ; 358                     ;
; Highest non-global fan-out                  ; 358                     ;
; Total fan-out                               ; 23096                   ;
; Average fan-out                             ; 2.88                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 7954 / 18752 ( 42 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 7954                  ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;     -- Combinational with a register        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2492                  ; 0                              ;
;     -- 3 input functions                    ; 2547                  ; 0                              ;
;     -- <=2 input functions                  ; 2915                  ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 5383                  ; 0                              ;
;     -- arithmetic mode                      ; 2571                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 0                     ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 18752 ( 0 % )     ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 574 / 1172 ( 49 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 51                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 23096                 ; 0                              ;
;     -- Registered Connections               ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 23                    ; 0                              ;
;     -- Output Ports                         ; 28                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk         ; E15   ; 4        ; 42           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entrada[0]  ; Y4    ; 1        ; 0            ; 3            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entrada[10] ; R13   ; 7        ; 37           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entrada[11] ; R18   ; 6        ; 50           ; 8            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entrada[12] ; AB11  ; 8        ; 24           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entrada[13] ; G15   ; 4        ; 39           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entrada[1]  ; C14   ; 4        ; 39           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entrada[2]  ; N22   ; 6        ; 50           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entrada[3]  ; U9    ; 8        ; 13           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entrada[4]  ; H9    ; 3        ; 15           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entrada[5]  ; F14   ; 4        ; 35           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entrada[6]  ; B9    ; 3        ; 15           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entrada[7]  ; Y3    ; 1        ; 0            ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entrada[8]  ; V4    ; 1        ; 0            ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entrada[9]  ; P9    ; 8        ; 7            ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; switches[0] ; M22   ; 6        ; 50           ; 14           ; 2           ; 34                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[1] ; V12   ; 7        ; 26           ; 0            ; 0           ; 37                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[2] ; W12   ; 7        ; 26           ; 0            ; 1           ; 38                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[3] ; U12   ; 8        ; 26           ; 0            ; 2           ; 36                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[4] ; U11   ; 8        ; 26           ; 0            ; 3           ; 34                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[5] ; M2    ; 1        ; 0            ; 13           ; 3           ; 33                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[6] ; M1    ; 1        ; 0            ; 13           ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[7] ; L2    ; 2        ; 0            ; 13           ; 1           ; 30                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                          ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; SSC[0] ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSC[1] ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSC[2] ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSC[3] ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSC[4] ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSC[5] ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSC[6] ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSD[0] ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSD[1] ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSD[2] ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSD[3] ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSD[4] ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSD[5] ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSD[6] ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SST[0] ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SST[1] ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SST[2] ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SST[3] ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SST[4] ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SST[5] ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SST[6] ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSU[0] ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSU[1] ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSU[2] ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSU[3] ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSU[4] ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSU[5] ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SSU[6] ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 41 ( 12 % )  ; 3.3V          ; --           ;
; 2        ; 31 / 33 ( 94 % ) ; 3.3V          ; --           ;
; 3        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
; 4        ; 4 / 40 ( 10 % )  ; 3.3V          ; --           ;
; 5        ; 0 / 39 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 4 / 36 ( 11 % )  ; 3.3V          ; --           ;
; 7        ; 3 / 40 ( 8 % )   ; 3.3V          ; --           ;
; 8        ; 5 / 43 ( 12 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; entrada[12]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; entrada[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; SST[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; SST[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; entrada[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; SSD[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; SSD[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; SST[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; SSC[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; SSC[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; SSC[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; SSD[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; SSU[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; SST[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; SST[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; SSU[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; SSU[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; SSC[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; SSC[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; entrada[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; SSD[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; SST[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; SST[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; entrada[13]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; SSU[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; SSU[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; SSD[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; SSD[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; SSD[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; entrada[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; SSU[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; SSU[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; SSC[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; switches[7]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; SSC[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; switches[6]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; switches[5]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; switches[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; entrada[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; entrada[9]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; entrada[10]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; entrada[11]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; entrada[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; switches[4]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; switches[3]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; entrada[8]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; switches[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; switches[2]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; entrada[7]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y4       ; 78         ; 1        ; entrada[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                     ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
; |Principal                            ; 7954 (1060) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 51   ; 0            ; 7954 (1060)  ; 0 (0)             ; 0 (0)            ; |Principal                                                                                              ; work         ;
;    |lpm_divide:Div0|                  ; 774 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 774 (0)      ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Div0                                                                              ; work         ;
;       |lpm_divide_kto:auto_generated| ; 774 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 774 (0)      ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Div0|lpm_divide_kto:auto_generated                                                ; work         ;
;          |abs_divider_1dg:divider|    ; 774 (29)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 774 (29)     ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider                        ; work         ;
;             |alt_u_div_e5f:divider|   ; 744 (744)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 744 (744)    ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider  ; work         ;
;             |lpm_abs_0s9:my_abs_num|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|lpm_abs_0s9:my_abs_num ; work         ;
;    |lpm_divide:Div1|                  ; 683 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 683 (0)      ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Div1                                                                              ; work         ;
;       |lpm_divide_aso:auto_generated| ; 683 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 683 (0)      ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Div1|lpm_divide_aso:auto_generated                                                ; work         ;
;          |abs_divider_nbg:divider|    ; 683 (58)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 683 (58)     ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider                        ; work         ;
;             |alt_u_div_q2f:divider|   ; 625 (625)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 625 (625)    ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider  ; work         ;
;    |lpm_divide:Div2|                  ; 511 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 511 (0)      ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Div2                                                                              ; work         ;
;       |lpm_divide_7so:auto_generated| ; 511 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 511 (0)      ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Div2|lpm_divide_7so:auto_generated                                                ; work         ;
;          |abs_divider_kbg:divider|    ; 511 (62)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 511 (62)     ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider                        ; work         ;
;             |alt_u_div_k2f:divider|   ; 449 (449)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 449 (449)    ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider  ; work         ;
;    |lpm_divide:Mod0|                  ; 1588 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1588 (0)     ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Mod0                                                                              ; work         ;
;       |lpm_divide_qlo:auto_generated| ; 1588 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1588 (0)     ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Mod0|lpm_divide_qlo:auto_generated                                                ; work         ;
;          |abs_divider_4dg:divider|    ; 1588 (64)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1588 (64)    ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider                        ; work         ;
;             |alt_u_div_k5f:divider|   ; 1497 (1497) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1497 (1497)  ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider  ; work         ;
;             |lpm_abs_0s9:my_abs_num|  ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num ; work         ;
;    |lpm_divide:Mod1|                  ; 1660 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1660 (0)     ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Mod1                                                                              ; work         ;
;       |lpm_divide_qlo:auto_generated| ; 1660 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1660 (0)     ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Mod1|lpm_divide_qlo:auto_generated                                                ; work         ;
;          |abs_divider_4dg:divider|    ; 1660 (64)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1660 (64)    ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider                        ; work         ;
;             |alt_u_div_k5f:divider|   ; 1553 (1553) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1553 (1553)  ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider  ; work         ;
;             |lpm_abs_0s9:my_abs_num|  ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num ; work         ;
;    |lpm_divide:Mod2|                  ; 1678 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1678 (0)     ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Mod2                                                                              ; work         ;
;       |lpm_divide_qlo:auto_generated| ; 1678 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1678 (0)     ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Mod2|lpm_divide_qlo:auto_generated                                                ; work         ;
;          |abs_divider_4dg:divider|    ; 1678 (64)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1678 (64)    ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider                        ; work         ;
;             |alt_u_div_k5f:divider|   ; 1566 (1566) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1566 (1566)  ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider  ; work         ;
;             |lpm_abs_0s9:my_abs_num|  ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 0 (0)            ; |Principal|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num ; work         ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; clk         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entrada[0]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; entrada[1]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entrada[2]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; entrada[3]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entrada[4]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entrada[5]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entrada[6]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entrada[7]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; entrada[8]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; entrada[9]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entrada[10] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entrada[11] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; entrada[12] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; entrada[13] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SSU[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSU[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSU[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSU[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSU[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSU[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSU[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSD[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSD[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSD[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSD[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSD[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSD[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSD[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; SST[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; SST[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; SST[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; SST[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; SST[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; SST[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; SST[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSC[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSC[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSC[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSC[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSC[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSC[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; SSC[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; switches[0] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches[1] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches[2] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches[3] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches[4] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches[5] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches[6] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches[7] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
; entrada[0]          ;                   ;         ;
; entrada[1]          ;                   ;         ;
; entrada[2]          ;                   ;         ;
; entrada[3]          ;                   ;         ;
; entrada[4]          ;                   ;         ;
; entrada[5]          ;                   ;         ;
; entrada[6]          ;                   ;         ;
; entrada[7]          ;                   ;         ;
; entrada[8]          ;                   ;         ;
; entrada[9]          ;                   ;         ;
; entrada[10]         ;                   ;         ;
; entrada[11]         ;                   ;         ;
; entrada[12]         ;                   ;         ;
; entrada[13]         ;                   ;         ;
; switches[0]         ;                   ;         ;
; switches[1]         ;                   ;         ;
; switches[2]         ;                   ;         ;
; switches[3]         ;                   ;         ;
; switches[4]         ;                   ;         ;
; switches[5]         ;                   ;         ;
; switches[6]         ;                   ;         ;
; switches[7]         ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                             ;
+----------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; apuesta[1]~220 ; LCCOMB_X49_Y14_N10 ; 2       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; apuesta[1]~276 ; LCCOMB_X49_Y14_N18 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; apuesta[2]~221 ; LCCOMB_X49_Y14_N26 ; 2       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; apuesta[3]~222 ; LCCOMB_X49_Y14_N30 ; 29      ; Latch enable ; yes    ; Global Clock         ; GCLK5            ; --                        ;
+----------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                         ;
+----------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name           ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------+--------------------+---------+----------------------+------------------+---------------------------+
; apuesta[3]~222 ; LCCOMB_X49_Y14_N30 ; 29      ; Global Clock         ; GCLK5            ; --                        ;
+----------------+--------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; apuesta[31]                                                                                                              ; 358     ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|_~0                                                ; 121     ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|_~0                                                ; 113     ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_30_result_int[31]~60 ; 92      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_30_result_int[31]~60 ; 92      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_30_result_int[31]~60 ; 92      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_29_result_int[30]~58 ; 89      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_29_result_int[30]~58 ; 89      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_29_result_int[30]~58 ; 89      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_28_result_int[29]~56 ; 86      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_28_result_int[29]~56 ; 86      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_28_result_int[29]~56 ; 86      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_27_result_int[28]~54 ; 83      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_27_result_int[28]~54 ; 83      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_27_result_int[28]~54 ; 83      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_26_result_int[27]~52 ; 80      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_26_result_int[27]~52 ; 80      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_26_result_int[27]~52 ; 80      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_25_result_int[26]~50 ; 77      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_25_result_int[26]~50 ; 77      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_25_result_int[26]~50 ; 77      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_24_result_int[25]~48 ; 74      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_24_result_int[25]~48 ; 74      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_24_result_int[25]~48 ; 74      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_23_result_int[24]~46 ; 71      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_23_result_int[24]~46 ; 71      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_23_result_int[24]~46 ; 71      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_22_result_int[23]~44 ; 68      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_22_result_int[23]~44 ; 68      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_22_result_int[23]~44 ; 68      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_21_result_int[22]~42 ; 65      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_21_result_int[22]~42 ; 65      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_21_result_int[22]~42 ; 65      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_31_result_int[32]~62 ; 64      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_31_result_int[32]~62 ; 64      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_31_result_int[32]~62 ; 64      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_20_result_int[21]~40 ; 62      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_20_result_int[21]~40 ; 62      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_20_result_int[21]~40 ; 62      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_19_result_int[20]~38 ; 59      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_19_result_int[20]~38 ; 59      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_19_result_int[20]~38 ; 59      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_18_result_int[19]~36 ; 56      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_18_result_int[19]~36 ; 56      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_18_result_int[19]~36 ; 56      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_17_result_int[18]~34 ; 53      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_17_result_int[18]~34 ; 53      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_17_result_int[18]~34 ; 53      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_16_result_int[17]~32 ; 50      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_16_result_int[17]~32 ; 50      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_16_result_int[17]~32 ; 50      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_15_result_int[16]~30 ; 47      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_15_result_int[16]~30 ; 47      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_15_result_int[16]~30 ; 47      ;
; apuesta[1]~214                                                                                                           ; 44      ;
; apuesta[24]~212                                                                                                          ; 44      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_14_result_int[15]~28 ; 44      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_14_result_int[15]~28 ; 44      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_14_result_int[15]~28 ; 44      ;
; apuesta[24]~215                                                                                                          ; 43      ;
; apuesta[24]~213                                                                                                          ; 43      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~26 ; 41      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~26 ; 41      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~26 ; 41      ;
; switches[2]                                                                                                              ; 38      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_12_result_int[13]~24 ; 38      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_12_result_int[13]~24 ; 38      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_12_result_int[13]~24 ; 38      ;
; switches[1]                                                                                                              ; 37      ;
; switches[3]                                                                                                              ; 36      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_11_result_int[12]~22 ; 35      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_11_result_int[12]~22 ; 35      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_11_result_int[12]~22 ; 35      ;
; switches[4]                                                                                                              ; 34      ;
; switches[0]                                                                                                              ; 34      ;
; switches[5]                                                                                                              ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_28_result_int[12]~18 ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_27_result_int[12]~18 ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_26_result_int[12]~18 ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_25_result_int[12]~18 ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_24_result_int[12]~18 ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_23_result_int[12]~18 ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_22_result_int[12]~18 ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_21_result_int[12]~18 ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_20_result_int[12]~18 ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_19_result_int[12]~18 ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_18_result_int[12]~18 ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_17_result_int[12]~18 ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_16_result_int[12]~18 ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_15_result_int[12]~18 ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_14_result_int[12]~18 ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_13_result_int[12]~18 ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_12_result_int[12]~18 ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_11_result_int[12]~18 ; 33      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_10_result_int[11]~16 ; 33      ;
; switches[6]                                                                                                              ; 32      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_10_result_int[11]~20 ; 32      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_10_result_int[11]~20 ; 32      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_10_result_int[11]~20 ; 32      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_29_result_int[12]~18 ; 31      ;
; switches[7]                                                                                                              ; 30      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_9_result_int[10]~18  ; 29      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_9_result_int[10]~18  ; 29      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_9_result_int[10]~18  ; 29      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_9_result_int[10]~14  ; 29      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_8_result_int[9]~16   ; 26      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_8_result_int[9]~16   ; 26      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_8_result_int[9]~16   ; 26      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_29_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_28_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_27_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_26_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_25_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_24_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_23_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_22_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_21_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_20_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_19_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_18_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_17_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_16_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_15_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_14_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_13_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_12_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_11_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_10_result_int[9]~14  ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_9_result_int[9]~14   ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_8_result_int[9]~14   ; 24      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_7_result_int[8]~12   ; 24      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_6_result_int[7]~10   ; 21      ;
; Add11~2                                                                                                                  ; 21      ;
; apuesta[7]                                                                                                               ; 20      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_6_result_int[7]~12   ; 20      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_6_result_int[7]~12   ; 20      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_30_result_int[12]~18 ; 20      ;
; apuesta[15]                                                                                                              ; 19      ;
; apuesta[5]                                                                                                               ; 19      ;
; apuesta[9]                                                                                                               ; 19      ;
; apuesta[17]                                                                                                              ; 19      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_7_result_int[8]~14   ; 19      ;
; Add13~2                                                                                                                  ; 19      ;
; apuesta[21]                                                                                                              ; 18      ;
; apuesta[13]                                                                                                              ; 18      ;
; apuesta[3]                                                                                                               ; 18      ;
; apuesta[23]                                                                                                              ; 18      ;
; apuesta[11]                                                                                                              ; 17      ;
; apuesta[19]                                                                                                              ; 17      ;
; apuesta[26]                                                                                                              ; 17      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_5_result_int[6]~10   ; 17      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_5_result_int[6]~10   ; 17      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[24]~53                 ; 16      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|remainder[0]~31                                    ; 16      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[4]~49                  ; 16      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[6]~48                  ; 16      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[8]~47                  ; 16      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[10]~46                 ; 16      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[12]~42                 ; 16      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[14]~41                 ; 16      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[16]~40                 ; 16      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[18]~39                 ; 16      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[20]~36                 ; 16      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[22]~35                 ; 16      ;
; Add9~2                                                                                                                   ; 16      ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_30_result_int[9]~14  ; 16      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_20_result_int[6]~10  ; 16      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_19_result_int[6]~10  ; 16      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_18_result_int[6]~10  ; 16      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_17_result_int[6]~10  ; 16      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_16_result_int[6]~10  ; 16      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_15_result_int[6]~10  ; 16      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_8_result_int[6]~10   ; 16      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_7_result_int[6]~10   ; 16      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_6_result_int[6]~10   ; 16      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_5_result_int[6]~10   ; 16      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_4_result_int[5]~8    ; 16      ;
; apuesta[0]                                                                                                               ; 15      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[25]~34                 ; 15      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[22]~27                 ; 15      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[14]~23                 ; 15      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[4]~18                  ; 15      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|op_1~60                                            ; 15      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_29_result_int[6]~10  ; 15      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_28_result_int[6]~10  ; 15      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_27_result_int[6]~10  ; 15      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_26_result_int[6]~10  ; 15      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_25_result_int[6]~10  ; 15      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_24_result_int[6]~10  ; 15      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_23_result_int[6]~10  ; 15      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_22_result_int[6]~10  ; 15      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_21_result_int[6]~10  ; 15      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_14_result_int[6]~10  ; 15      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_13_result_int[6]~10  ; 15      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_12_result_int[6]~10  ; 15      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_11_result_int[6]~10  ; 15      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_10_result_int[6]~10  ; 15      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_9_result_int[6]~10   ; 15      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[27]~52                 ; 14      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|remainder[0]~2                                     ; 14      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[8]~44                  ; 14      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[6]~43                  ; 14      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[16]~37                 ; 14      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[28]~33                 ; 14      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[25]~28                 ; 14      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[20]~26                 ; 14      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[12]~22                 ; 14      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|lpm_abs_0s9:my_abs_num|cs2a[2]~0                   ; 14      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_3_result_int[4]~6    ; 14      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_4_result_int[5]~8    ; 14      ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_4_result_int[5]~8    ; 13      ;
; Equal35~0                                                                                                                ; 12      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[10]~45                 ; 12      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[18]~38                 ; 12      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[30]~31                 ; 12      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[30]~30                 ; 12      ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_30_result_int[6]~10  ; 12      ;
; apuesta[29]                                                                                                              ; 11      ;
; apuesta[1]                                                                                                               ; 11      ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|remainder[0]~0                                     ; 11      ;
; Equal25~0                                                                                                                ; 11      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|quotient[1]~2                                      ; 10      ;
; Equal13~9                                                                                                                ; 10      ;
; Equal23~8                                                                                                                ; 10      ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[2]~50                  ; 10      ;
; Add11~4                                                                                                                  ; 10      ;
; Add11~0                                                                                                                  ; 10      ;
; Equal33~9                                                                                                                ; 9       ;
; Equal23~9                                                                                                                ; 9       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|_~9                         ; 9       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[25]~10                 ; 9       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|_~6                         ; 9       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[22]~9                  ; 9       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[10]~4                  ; 9       ;
; SSC[0]~109                                                                                                               ; 8       ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|quotient[0]~3                                      ; 8       ;
; SSC[6]~31                                                                                                                ; 8       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[12]~22                 ; 8       ;
; Equal41~0                                                                                                                ; 8       ;
; apuesta[16]                                                                                                              ; 7       ;
; apuesta[6]                                                                                                               ; 7       ;
; apuesta[8]                                                                                                               ; 7       ;
; apuesta[10]                                                                                                              ; 7       ;
; apuesta[18]                                                                                                              ; 7       ;
; SSC[6]~102                                                                                                               ; 7       ;
; SSC[6]~30                                                                                                                ; 7       ;
; Equal15~0                                                                                                                ; 7       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|_~3                         ; 7       ;
; Equal33~8                                                                                                                ; 7       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[28]~29                 ; 7       ;
; Add13~4                                                                                                                  ; 7       ;
; Add13~0                                                                                                                  ; 7       ;
; apuesta[30]                                                                                                              ; 6       ;
; apuesta[22]                                                                                                              ; 6       ;
; apuesta[14]                                                                                                              ; 6       ;
; apuesta[4]                                                                                                               ; 6       ;
; apuesta[2]                                                                                                               ; 6       ;
; apuesta[24]                                                                                                              ; 6       ;
; apuesta[27]                                                                                                              ; 6       ;
; Equal7~0                                                                                                                 ; 6       ;
; Equal13~8                                                                                                                ; 6       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[23]~23                                    ; 6       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[21]~21                                    ; 6       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[19]~19                                    ; 6       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[17]~17                                    ; 6       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[15]~15                                    ; 6       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[13]~13                                    ; 6       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[11]~11                                    ; 6       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[9]~9                                      ; 6       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[7]~7                                      ; 6       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[5]~5                                      ; 6       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[3]~3                                      ; 6       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[1]~1                                      ; 6       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|_~7                         ; 6       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[21]~15                                    ; 6       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[19]~13                                    ; 6       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[17]~11                                    ; 6       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|_~2                         ; 6       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|_~1                         ; 6       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|_~0                         ; 6       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[9]~9                                      ; 6       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[7]~7                                      ; 6       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[5]~5                                      ; 6       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[3]~3                                      ; 6       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[1]~1                                      ; 6       ;
; SSC[2]~18                                                                                                                ; 6       ;
; Equal3~18                                                                                                                ; 6       ;
; Add9~4                                                                                                                   ; 6       ;
; Add9~0                                                                                                                   ; 6       ;
; apuesta[12]                                                                                                              ; 5       ;
; apuesta[20]                                                                                                              ; 5       ;
; apuesta[25]                                                                                                              ; 5       ;
; apuesta[28]                                                                                                              ; 5       ;
; SSC[0]~107                                                                                                               ; 5       ;
; SSC[6]~27                                                                                                                ; 5       ;
; SSC[3]~24                                                                                                                ; 5       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[22]~12                 ; 5       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[20]~11                 ; 5       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[18]~10                 ; 5       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[16]~9                  ; 5       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[14]~8                  ; 5       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[12]~7                  ; 5       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[10]~6                  ; 5       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[8]~5                   ; 5       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[6]~4                   ; 5       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[4]~3                   ; 5       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[2]~2                   ; 5       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[0]~0                                      ; 5       ;
; Equal27~0                                                                                                                ; 5       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|_~10                        ; 5       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[20]~8                  ; 5       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[18]~7                  ; 5       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[16]~6                  ; 5       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[8]~3                   ; 5       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[6]~2                   ; 5       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[4]~1                   ; 5       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[2]~0                   ; 5       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[0]~0                                      ; 5       ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|quotient[3]~1                                      ; 5       ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|quotient[2]~0                                      ; 5       ;
; Equal3~17                                                                                                                ; 5       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[29]~32                 ; 5       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_31_result_int[9]~14  ; 5       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_31_result_int[6]~10  ; 5       ;
; SSC[3]~105                                                                                                               ; 4       ;
; Equal40~0                                                                                                                ; 4       ;
; SSC[0]~40                                                                                                                ; 4       ;
; Equal20~0                                                                                                                ; 4       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[2]~27                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[4]~26                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[6]~25                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[8]~24                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[10]~23                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[12]~22                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[14]~21                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[16]~20                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[18]~19                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[20]~18                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[22]~17                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[24]~16                 ; 4       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[25]~25                                    ; 4       ;
; SSC[2]~20                                                                                                                ; 4       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[2]~30                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[4]~29                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[6]~28                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[8]~27                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[10]~26                 ; 4       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[11]~19                                    ; 4       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[13]~18                                    ; 4       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[15]~17                                    ; 4       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[16]~21                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[18]~20                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[20]~19                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[22]~18                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|_~8                         ; 4       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|op_1~54                                            ; 4       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|op_1~0                                             ; 4       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|op_1~0                                             ; 4       ;
; SSC[0]~106                                                                                                               ; 3       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[25]~28                 ; 3       ;
; SSC[6]~103                                                                                                               ; 3       ;
; SSC[5]~42                                                                                                                ; 3       ;
; SSC[1]~38                                                                                                                ; 3       ;
; Equal21~0                                                                                                                ; 3       ;
; Equal24~1                                                                                                                ; 3       ;
; Equal33~11                                                                                                               ; 3       ;
; Equal11~0                                                                                                                ; 3       ;
; SSC[6]~29                                                                                                                ; 3       ;
; SSC[2]~26                                                                                                                ; 3       ;
; Equal17~0                                                                                                                ; 3       ;
; SSC[2]~25                                                                                                                ; 3       ;
; SSC[3]~21                                                                                                                ; 3       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[26]~15                 ; 3       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[26]~14                 ; 3       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|_~1                                                ; 3       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[24]~13                 ; 3       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[24]~24                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[22]~22                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[20]~20                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[18]~18                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[16]~16                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[14]~14                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[12]~12                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[10]~10                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[8]~8                                      ; 3       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[6]~6                                      ; 3       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[4]~4                                      ; 3       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|quotient[2]~2                                      ; 3       ;
; SSC[6]~19                                                                                                                ; 3       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[14]~23                 ; 3       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[24]~16                 ; 3       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[28]~14                 ; 3       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[29]~13                 ; 3       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs2a[29]~12                 ; 3       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|_~1                                                ; 3       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|_~11                        ; 3       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[22]~16                                    ; 3       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[20]~14                                    ; 3       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[18]~12                                    ; 3       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[10]~10                                    ; 3       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[8]~8                                      ; 3       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[6]~6                                      ; 3       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[4]~4                                      ; 3       ;
; lpm_divide:Div2|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|quotient[2]~2                                      ; 3       ;
; SSC[6]$latch                                                                                                             ; 2       ;
; SSC[5]$latch                                                                                                             ; 2       ;
; SSC[4]$latch                                                                                                             ; 2       ;
; SSC[3]$latch                                                                                                             ; 2       ;
; SSC[2]$latch                                                                                                             ; 2       ;
; SSC[1]$latch                                                                                                             ; 2       ;
; SSC[0]$latch                                                                                                             ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[994]~1975           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[930]~1974           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[866]~1973           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[802]~1972           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[738]~1971           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[674]~1970           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[610]~1969           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[546]~1968           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[482]~1967           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[418]~1966           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[354]~1965           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[290]~1964           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[258]~1963           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[259]~1962           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[260]~1961           ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[263]~791            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[245]~790            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[227]~789            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[209]~788            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[191]~787            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[173]~786            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[155]~785            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[137]~784            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[119]~783            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[101]~782            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[83]~781             ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[74]~780             ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[66]~779             ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[67]~778             ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[69]~777             ; 2       ;
; lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[164]~1960           ; 2       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[994]~2083           ; 2       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[930]~2082           ; 2       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[866]~2081           ; 2       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[802]~2080           ; 2       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[738]~2079           ; 2       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[674]~2078           ; 2       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[610]~2077           ; 2       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[546]~2076           ; 2       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[482]~2075           ; 2       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[418]~2074           ; 2       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[354]~2073           ; 2       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[290]~2072           ; 2       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[258]~2071           ; 2       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[194]~2070           ; 2       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[162]~2069           ; 2       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[131]~2068           ; 2       ;
; lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[132]~2067           ; 2       ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[350]~955            ; 2       ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[326]~954            ; 2       ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[302]~953            ; 2       ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[278]~952            ; 2       ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[254]~951            ; 2       ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[230]~950            ; 2       ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[206]~949            ; 2       ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[182]~948            ; 2       ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[158]~947            ; 2       ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[134]~946            ; 2       ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[136]~945            ; 2       ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[124]~944            ; 2       ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[126]~943            ; 2       ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[127]~942            ; 2       ;
; lpm_divide:Div0|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[129]~941            ; 2       ;
; SSC[4]~108                                                                                                               ; 2       ;
; Equal31~3                                                                                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1023]~1960          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1022]~1959          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1021]~1958          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1020]~1957          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1019]~1956          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1018]~1955          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1017]~1954          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1016]~1953          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1015]~1952          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1014]~1951          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1013]~1950          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1012]~1949          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1011]~1948          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1010]~1947          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1009]~1946          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1008]~1945          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1007]~1944          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1006]~1943          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1005]~1942          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1004]~1941          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1003]~1940          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1002]~1939          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1001]~1938          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1000]~1937          ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[999]~1936           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[998]~1935           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[997]~1934           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[995]~1933           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[996]~1932           ; 2       ;
; cien~5                                                                                                                   ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[992]~1931           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[962]~1930           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[963]~1929           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[964]~1928           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[965]~1927           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[966]~1926           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[967]~1925           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[968]~1924           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[969]~1923           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[970]~1922           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[971]~1921           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[972]~1920           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[973]~1919           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[974]~1918           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[975]~1917           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[976]~1916           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[977]~1915           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[978]~1914           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[979]~1913           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[980]~1912           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[981]~1911           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[982]~1910           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[983]~1909           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[984]~1908           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[985]~1907           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[986]~1906           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[987]~1905           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[988]~1904           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[989]~1903           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[990]~1902           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[931]~1901           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[932]~1900           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[933]~1899           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[934]~1898           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[935]~1897           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[936]~1896           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[937]~1895           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[938]~1894           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[939]~1893           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[940]~1892           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[941]~1891           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[942]~1890           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[943]~1889           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[944]~1888           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[945]~1887           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[946]~1886           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[947]~1885           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[948]~1884           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[949]~1883           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[950]~1882           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[951]~1881           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[952]~1880           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[953]~1879           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[954]~1878           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[955]~1877           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[956]~1876           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[957]~1875           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[898]~1874           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[899]~1873           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[900]~1872           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[901]~1871           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[902]~1870           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[903]~1869           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[904]~1868           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[905]~1867           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[906]~1866           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[907]~1865           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[908]~1864           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[909]~1863           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[910]~1862           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[911]~1861           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[912]~1860           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[913]~1859           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[914]~1858           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[915]~1857           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[916]~1856           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[917]~1855           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[918]~1854           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[919]~1853           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[920]~1852           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[921]~1851           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[922]~1850           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[923]~1849           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[924]~1848           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[867]~1847           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[868]~1846           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[869]~1845           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[870]~1844           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[871]~1843           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[872]~1842           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[873]~1841           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[874]~1840           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[875]~1839           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[876]~1838           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[877]~1837           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[878]~1836           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[879]~1835           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[880]~1834           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[881]~1833           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[882]~1832           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[883]~1831           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[884]~1830           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[885]~1829           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[886]~1828           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[887]~1827           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[888]~1826           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[889]~1825           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[890]~1824           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[891]~1823           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[834]~1822           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[835]~1821           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[836]~1820           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[837]~1819           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[838]~1818           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[839]~1817           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[840]~1816           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[841]~1815           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[842]~1814           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[843]~1813           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[844]~1812           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[845]~1811           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[846]~1810           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[847]~1809           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[848]~1808           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[849]~1807           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[850]~1806           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[851]~1805           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[852]~1804           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[853]~1803           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[854]~1802           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[855]~1801           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[856]~1800           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[857]~1799           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[858]~1798           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[803]~1797           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[804]~1796           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[805]~1795           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[806]~1794           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[807]~1793           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[808]~1792           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[809]~1791           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[810]~1790           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[811]~1789           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[812]~1788           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[813]~1787           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[814]~1786           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[815]~1785           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[816]~1784           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[817]~1783           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[818]~1782           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[819]~1781           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[820]~1780           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[821]~1779           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[822]~1778           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[823]~1777           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[824]~1776           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[825]~1775           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[770]~1774           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[771]~1773           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[772]~1772           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[773]~1771           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[774]~1770           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[775]~1769           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[776]~1768           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[777]~1767           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[778]~1766           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[779]~1765           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[780]~1764           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[781]~1763           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[782]~1762           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[783]~1761           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[784]~1760           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[785]~1759           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[786]~1758           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[787]~1757           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[788]~1756           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[789]~1755           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[790]~1754           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[791]~1753           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[792]~1752           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[739]~1751           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[740]~1750           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[741]~1749           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[742]~1748           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[743]~1747           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[744]~1746           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[745]~1745           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[746]~1744           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[747]~1743           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[748]~1742           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[749]~1741           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[750]~1740           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[751]~1739           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[752]~1738           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[753]~1737           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[754]~1736           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[755]~1735           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[756]~1734           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[757]~1733           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[758]~1732           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[759]~1731           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[706]~1730           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[707]~1729           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[708]~1728           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[709]~1727           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[710]~1726           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[711]~1725           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[712]~1724           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[713]~1723           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[714]~1722           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[715]~1721           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[716]~1720           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[717]~1719           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[718]~1718           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[719]~1717           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[720]~1716           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[721]~1715           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[722]~1714           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[723]~1713           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[724]~1712           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[725]~1711           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[726]~1710           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[675]~1709           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[676]~1708           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[677]~1707           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[678]~1706           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[679]~1705           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[680]~1704           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[681]~1703           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[682]~1702           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[683]~1701           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[684]~1700           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[685]~1699           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[686]~1698           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[687]~1697           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[688]~1696           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[689]~1695           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[690]~1694           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[691]~1693           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[692]~1692           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[693]~1691           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[642]~1690           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[643]~1689           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[644]~1688           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[645]~1687           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[646]~1686           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[647]~1685           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[648]~1684           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[649]~1683           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[650]~1682           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[651]~1681           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[652]~1680           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[653]~1679           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[654]~1678           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[655]~1677           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[656]~1676           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[657]~1675           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[658]~1674           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[659]~1673           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[660]~1672           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[611]~1671           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[612]~1670           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[613]~1669           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[614]~1668           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[615]~1667           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[616]~1666           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[617]~1665           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[618]~1664           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[619]~1663           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[620]~1662           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[621]~1661           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[622]~1660           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[623]~1659           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[624]~1658           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[625]~1657           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[626]~1656           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[627]~1655           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[578]~1654           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[579]~1653           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[580]~1652           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[581]~1651           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[582]~1650           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[583]~1649           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[584]~1648           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[585]~1647           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[586]~1646           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[587]~1645           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[588]~1644           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[589]~1643           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[590]~1642           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[591]~1641           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[592]~1640           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[593]~1639           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[594]~1638           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[547]~1637           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[548]~1636           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[549]~1635           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[550]~1634           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[551]~1633           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[552]~1632           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[553]~1631           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[554]~1630           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[555]~1629           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[556]~1628           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[557]~1627           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[558]~1626           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[559]~1625           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[560]~1624           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[561]~1623           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[514]~1622           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[515]~1621           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[516]~1620           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[517]~1619           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[518]~1618           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[519]~1617           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[520]~1616           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[521]~1615           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[522]~1614           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[523]~1613           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[524]~1612           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[525]~1611           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[526]~1610           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[527]~1609           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[528]~1608           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[483]~1607           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[484]~1606           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[485]~1605           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[486]~1604           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[487]~1603           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[488]~1602           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[489]~1601           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[490]~1600           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[491]~1599           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[492]~1598           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[493]~1597           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[494]~1596           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[495]~1595           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[450]~1594           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[451]~1593           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[452]~1592           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[453]~1591           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[454]~1590           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[455]~1589           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[456]~1588           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[457]~1587           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[458]~1586           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[459]~1585           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[460]~1584           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[461]~1583           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[462]~1582           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[419]~1581           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[420]~1580           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[421]~1579           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[422]~1578           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[423]~1577           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[424]~1576           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[425]~1575           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[426]~1574           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[427]~1573           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[428]~1572           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[429]~1571           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[386]~1570           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[387]~1569           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[388]~1568           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[389]~1567           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[390]~1566           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[391]~1565           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[392]~1564           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[393]~1563           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[394]~1562           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[395]~1561           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[396]~1560           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[355]~1559           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[356]~1558           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[357]~1557           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[358]~1556           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[359]~1555           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[360]~1554           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[361]~1553           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[362]~1552           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[363]~1551           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[322]~1550           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[323]~1549           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[324]~1548           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[325]~1547           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[326]~1546           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[327]~1545           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[328]~1544           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[329]~1543           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[330]~1542           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[291]~1541           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[292]~1540           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[293]~1539           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[294]~1538           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[295]~1537           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[296]~1536           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[297]~1535           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[261]~1534           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[262]~1533           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[263]~1532           ; 2       ;
; lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[264]~1531           ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[264]~769            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[265]~768            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[266]~767            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[267]~766            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[254]~764            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[255]~763            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[256]~762            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[257]~761            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[258]~760            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[246]~758            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[247]~757            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[248]~756            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[249]~755            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[236]~753            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[237]~752            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[238]~751            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[239]~750            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[240]~749            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[228]~747            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[229]~746            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[230]~745            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[231]~744            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[218]~742            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[219]~741            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[220]~740            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[221]~739            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[222]~738            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[210]~736            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[211]~735            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[212]~734            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[213]~733            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[200]~731            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[201]~730            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[202]~729            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[203]~728            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[204]~727            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[192]~725            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[193]~724            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[194]~723            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[195]~722            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[182]~720            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[183]~719            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[184]~718            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[185]~717            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[186]~716            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[174]~714            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[175]~713            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[176]~712            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[177]~711            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[164]~709            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[165]~708            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[166]~707            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[167]~706            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[168]~705            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[156]~703            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[157]~702            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[158]~701            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[159]~700            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[146]~698            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[147]~697            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[148]~696            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[149]~695            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[150]~694            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[138]~692            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[139]~691            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[140]~690            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[141]~689            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[128]~687            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[129]~686            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[130]~685            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[131]~684            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[132]~683            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[120]~681            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[121]~680            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[122]~679            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[123]~678            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[110]~676            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[111]~675            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[112]~674            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[113]~673            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[114]~672            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[102]~670            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[103]~669            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[104]~668            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[105]~667            ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[92]~665             ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[93]~664             ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[94]~663             ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[95]~662             ; 2       ;
; lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[96]~661             ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 10,512 / 54,004 ( 19 % ) ;
; C16 interconnects           ; 11 / 2,100 ( < 1 % )     ;
; C4 interconnects            ; 4,233 / 36,000 ( 12 % )  ;
; Direct links                ; 2,677 / 54,004 ( 5 % )   ;
; Global clocks               ; 1 / 16 ( 6 % )           ;
; Local interconnects         ; 1,901 / 18,752 ( 10 % )  ;
; R24 interconnects           ; 39 / 1,900 ( 2 % )       ;
; R4 interconnects            ; 4,585 / 46,920 ( 10 % )  ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.86) ; Number of LABs  (Total = 574) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 11                            ;
; 3                                           ; 8                             ;
; 4                                           ; 5                             ;
; 5                                           ; 8                             ;
; 6                                           ; 5                             ;
; 7                                           ; 14                            ;
; 8                                           ; 14                            ;
; 9                                           ; 12                            ;
; 10                                          ; 9                             ;
; 11                                          ; 11                            ;
; 12                                          ; 16                            ;
; 13                                          ; 17                            ;
; 14                                          ; 33                            ;
; 15                                          ; 42                            ;
; 16                                          ; 361                           ;
+---------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.70) ; Number of LABs  (Total = 574) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 8                             ;
; 2                                            ; 11                            ;
; 3                                            ; 8                             ;
; 4                                            ; 5                             ;
; 5                                            ; 8                             ;
; 6                                            ; 5                             ;
; 7                                            ; 15                            ;
; 8                                            ; 14                            ;
; 9                                            ; 13                            ;
; 10                                           ; 9                             ;
; 11                                           ; 12                            ;
; 12                                           ; 16                            ;
; 13                                           ; 22                            ;
; 14                                           ; 33                            ;
; 15                                           ; 96                            ;
; 16                                           ; 299                           ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.97) ; Number of LABs  (Total = 574) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 17                            ;
; 2                                                ; 13                            ;
; 3                                                ; 7                             ;
; 4                                                ; 10                            ;
; 5                                                ; 13                            ;
; 6                                                ; 12                            ;
; 7                                                ; 13                            ;
; 8                                                ; 33                            ;
; 9                                                ; 24                            ;
; 10                                               ; 27                            ;
; 11                                               ; 29                            ;
; 12                                               ; 54                            ;
; 13                                               ; 51                            ;
; 14                                               ; 62                            ;
; 15                                               ; 52                            ;
; 16                                               ; 157                           ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.47) ; Number of LABs  (Total = 574) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 4                             ;
; 4                                            ; 11                            ;
; 5                                            ; 2                             ;
; 6                                            ; 8                             ;
; 7                                            ; 12                            ;
; 8                                            ; 9                             ;
; 9                                            ; 12                            ;
; 10                                           ; 25                            ;
; 11                                           ; 27                            ;
; 12                                           ; 22                            ;
; 13                                           ; 17                            ;
; 14                                           ; 23                            ;
; 15                                           ; 33                            ;
; 16                                           ; 43                            ;
; 17                                           ; 59                            ;
; 18                                           ; 39                            ;
; 19                                           ; 42                            ;
; 20                                           ; 21                            ;
; 21                                           ; 13                            ;
; 22                                           ; 18                            ;
; 23                                           ; 13                            ;
; 24                                           ; 15                            ;
; 25                                           ; 11                            ;
; 26                                           ; 16                            ;
; 27                                           ; 15                            ;
; 28                                           ; 17                            ;
; 29                                           ; 9                             ;
; 30                                           ; 15                            ;
; 31                                           ; 9                             ;
; 32                                           ; 6                             ;
; 33                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; switches[0],I/O ; switches[0]          ; 17.8              ;
; I/O             ; switches[0]          ; 2.7               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; switches[0]     ; apuesta[16]          ; 2.126             ;
; apuesta[16]     ; apuesta[16]          ; 2.002             ;
; apuesta[15]     ; apuesta[16]          ; 2.002             ;
; apuesta[14]     ; apuesta[16]          ; 2.002             ;
; apuesta[13]     ; apuesta[16]          ; 2.002             ;
; apuesta[12]     ; apuesta[16]          ; 2.002             ;
; apuesta[11]     ; apuesta[16]          ; 2.002             ;
; apuesta[10]     ; apuesta[16]          ; 2.002             ;
; apuesta[9]      ; apuesta[16]          ; 2.002             ;
; apuesta[8]      ; apuesta[16]          ; 2.002             ;
; apuesta[7]      ; apuesta[16]          ; 2.002             ;
; apuesta[6]      ; apuesta[16]          ; 2.002             ;
; apuesta[5]      ; apuesta[16]          ; 2.002             ;
; apuesta[4]      ; apuesta[16]          ; 2.002             ;
; apuesta[2]      ; apuesta[16]          ; 2.002             ;
; apuesta[0]      ; apuesta[16]          ; 2.002             ;
; apuesta[1]      ; apuesta[16]          ; 2.002             ;
; apuesta[3]      ; apuesta[16]          ; 2.002             ;
; switches[3]     ; apuesta[5]           ; 1.515             ;
; switches[2]     ; apuesta[5]           ; 1.515             ;
; switches[1]     ; apuesta[5]           ; 1.515             ;
; apuesta[18]     ; apuesta[18]          ; 1.236             ;
; apuesta[17]     ; apuesta[18]          ; 1.236             ;
; switches[6]     ; apuesta[5]           ; 1.072             ;
; switches[5]     ; apuesta[5]           ; 1.072             ;
; switches[4]     ; apuesta[5]           ; 1.072             ;
; apuesta[22]     ; apuesta[22]          ; 0.933             ;
; apuesta[21]     ; apuesta[22]          ; 0.933             ;
; apuesta[20]     ; apuesta[22]          ; 0.933             ;
; apuesta[19]     ; apuesta[22]          ; 0.933             ;
; apuesta[31]     ; apuesta[31]          ; 0.534             ;
; apuesta[30]     ; apuesta[31]          ; 0.534             ;
; apuesta[29]     ; apuesta[31]          ; 0.534             ;
; apuesta[28]     ; apuesta[31]          ; 0.534             ;
; apuesta[27]     ; apuesta[31]          ; 0.534             ;
; apuesta[26]     ; apuesta[31]          ; 0.534             ;
; apuesta[25]     ; apuesta[31]          ; 0.534             ;
; apuesta[24]     ; apuesta[31]          ; 0.534             ;
; apuesta[23]     ; apuesta[31]          ; 0.534             ;
; switches[7]     ; apuesta[4]           ; 0.246             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 40 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "Principal"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (169085): No exact pin location assignment(s) for 15 pins of 51 total pins
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin entrada[0] not assigned to an exact location on the device
    Info (169086): Pin entrada[1] not assigned to an exact location on the device
    Info (169086): Pin entrada[2] not assigned to an exact location on the device
    Info (169086): Pin entrada[3] not assigned to an exact location on the device
    Info (169086): Pin entrada[4] not assigned to an exact location on the device
    Info (169086): Pin entrada[5] not assigned to an exact location on the device
    Info (169086): Pin entrada[6] not assigned to an exact location on the device
    Info (169086): Pin entrada[7] not assigned to an exact location on the device
    Info (169086): Pin entrada[8] not assigned to an exact location on the device
    Info (169086): Pin entrada[9] not assigned to an exact location on the device
    Info (169086): Pin entrada[10] not assigned to an exact location on the device
    Info (169086): Pin entrada[11] not assigned to an exact location on the device
    Info (169086): Pin entrada[12] not assigned to an exact location on the device
    Info (169086): Pin entrada[13] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 39 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Principal.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node apuesta[3]~222 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 15 (unused VREF, 3.3V VCCIO, 15 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 31 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  34 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 13% of the available device resources in the region that extends from location X12_Y0 to location X24_Y13
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.31 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 28 output pins without output pin load capacitance assignment
    Info (306007): Pin "SSU[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSU[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSU[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSU[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSU[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSU[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSU[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SST[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SST[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SST[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SST[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SST[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SST[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SST[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSC[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSC[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SSC[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/juanlink/Desktop/Proyecto_Arquitectura_II_Tragamonedas-master/Proyecto_Arquitectura_II_Tragamonedas-master/Principal/PrincipalV3/output_files/Principal.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 823 megabytes
    Info: Processing ended: Thu Nov 15 07:18:46 2018
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:00:32


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/juanlink/Desktop/Proyecto_Arquitectura_II_Tragamonedas-master/Proyecto_Arquitectura_II_Tragamonedas-master/Principal/PrincipalV3/output_files/Principal.fit.smsg.


