Fitter report for g04_lab03
Thu Apr 09 18:48:04 2015
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Thu Apr 09 18:48:04 2015         ;
; Quartus II 64-Bit Version          ; 9.1 Build 350 03/24/2010 SP 2 SJ Full Version ;
; Revision Name                      ; g04_lab03                                     ;
; Top-level Entity Name              ; g04_altera_display                            ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C20F484C7                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 1,354 / 18,752 ( 7 % )                        ;
;     Total combinational functions  ; 1,096 / 18,752 ( 6 % )                        ;
;     Dedicated logic registers      ; 824 / 18,752 ( 4 % )                          ;
; Total registers                    ; 824                                           ;
; Total pins                         ; 83 / 315 ( 26 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 131,072 / 239,616 ( 55 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Use TimeQuest Timing Analyzer                                              ; On                             ; Off                            ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                           ;
+----------+----------------+--------------+-------------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To        ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+-------------------+---------------+----------------+
; Location ;                ;              ; clk               ; PIN_L1        ; QSF Assignment ;
; Location ;                ;              ; increment_address ; PIN_R17       ; QSF Assignment ;
; Location ;                ;              ; pause             ; PIN_M1        ; QSF Assignment ;
; Location ;                ;              ; repeat            ; PIN_L2        ; QSF Assignment ;
; Location ;                ;              ; reset             ; PIN_R22       ; QSF Assignment ;
; Location ;                ;              ; segments[0]       ; PIN_D4        ; QSF Assignment ;
; Location ;                ;              ; segments[10]      ; PIN_C1        ; QSF Assignment ;
; Location ;                ;              ; segments[11]      ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; segments[12]      ; PIN_G6        ; QSF Assignment ;
; Location ;                ;              ; segments[13]      ; PIN_G5        ; QSF Assignment ;
; Location ;                ;              ; segments[14]      ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; segments[15]      ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; segments[16]      ; PIN_G3        ; QSF Assignment ;
; Location ;                ;              ; segments[17]      ; PIN_H4        ; QSF Assignment ;
; Location ;                ;              ; segments[18]      ; PIN_H5        ; QSF Assignment ;
; Location ;                ;              ; segments[19]      ; PIN_H6        ; QSF Assignment ;
; Location ;                ;              ; segments[1]       ; PIN_F3        ; QSF Assignment ;
; Location ;                ;              ; segments[20]      ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; segments[21]      ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; segments[22]      ; PIN_F1        ; QSF Assignment ;
; Location ;                ;              ; segments[23]      ; PIN_F2        ; QSF Assignment ;
; Location ;                ;              ; segments[24]      ; PIN_H1        ; QSF Assignment ;
; Location ;                ;              ; segments[25]      ; PIN_H2        ; QSF Assignment ;
; Location ;                ;              ; segments[26]      ; PIN_J1        ; QSF Assignment ;
; Location ;                ;              ; segments[27]      ; PIN_J2        ; QSF Assignment ;
; Location ;                ;              ; segments[2]       ; PIN_L8        ; QSF Assignment ;
; Location ;                ;              ; segments[3]       ; PIN_J4        ; QSF Assignment ;
; Location ;                ;              ; segments[4]       ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; segments[5]       ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; segments[6]       ; PIN_F4        ; QSF Assignment ;
; Location ;                ;              ; segments[7]       ; PIN_D3        ; QSF Assignment ;
; Location ;                ;              ; segments[8]       ; PIN_E4        ; QSF Assignment ;
; Location ;                ;              ; segments[9]       ; PIN_E3        ; QSF Assignment ;
; Location ;                ;              ; song              ; PIN_U11       ; QSF Assignment ;
; Location ;                ;              ; start             ; PIN_T21       ; QSF Assignment ;
; Location ;                ;              ; stop              ; PIN_T22       ; QSF Assignment ;
; Location ;                ;              ; tempo[0]          ; PIN_L22       ; QSF Assignment ;
; Location ;                ;              ; tempo[1]          ; PIN_L21       ; QSF Assignment ;
; Location ;                ;              ; tempo[2]          ; PIN_M22       ; QSF Assignment ;
; Location ;                ;              ; tempo[3]          ; PIN_V12       ; QSF Assignment ;
; Location ;                ;              ; tempo[4]          ; PIN_W12       ; QSF Assignment ;
; Location ;                ;              ; tempo[5]          ; PIN_U12       ; QSF Assignment ;
; Location ;                ;              ; transpose         ; PIN_M2        ; QSF Assignment ;
; Location ;                ;              ; trigger_follow    ; PIN_R20       ; QSF Assignment ;
; Location ;                ;              ; trigger_real      ; PIN_R19       ; QSF Assignment ;
+----------+----------------+--------------+-------------------+---------------+----------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 2048 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 2048 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1053    ; 0                 ; N/A                     ; Source File       ;
; sld_signaltap:auto_signaltap_0 ; 817     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_hub:auto_hub               ; 178     ; 0                 ; N/A                     ; Post-Synthesis    ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in H:/My Documents/Lab3/g04_lab03.pin.


+-----------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                     ;
+---------------------------------------------+-------------------------------------+
; Resource                                    ; Usage                               ;
+---------------------------------------------+-------------------------------------+
; Total logic elements                        ; 1,354 / 18,752 ( 7 % )              ;
;     -- Combinational with no register       ; 530                                 ;
;     -- Register only                        ; 258                                 ;
;     -- Combinational with a register        ; 566                                 ;
;                                             ;                                     ;
; Logic element usage by number of LUT inputs ;                                     ;
;     -- 4 input functions                    ; 505                                 ;
;     -- 3 input functions                    ; 334                                 ;
;     -- <=2 input functions                  ; 257                                 ;
;     -- Register only                        ; 258                                 ;
;                                             ;                                     ;
; Logic elements by mode                      ;                                     ;
;     -- normal mode                          ; 861                                 ;
;     -- arithmetic mode                      ; 235                                 ;
;                                             ;                                     ;
; Total registers*                            ; 824 / 19,649 ( 4 % )                ;
;     -- Dedicated logic registers            ; 824 / 18,752 ( 4 % )                ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )                     ;
;                                             ;                                     ;
; Total LABs:  partially or completely used   ; 110 / 1,172 ( 9 % )                 ;
; User inserted logic elements                ; 0                                   ;
; Virtual pins                                ; 0                                   ;
; I/O pins                                    ; 83 / 315 ( 26 % )                   ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                      ;
; Global signals                              ; 7                                   ;
; M4Ks                                        ; 32 / 52 ( 62 % )                    ;
; Total block memory bits                     ; 131,072 / 239,616 ( 55 % )          ;
; Total block memory implementation bits      ; 147,456 / 239,616 ( 62 % )          ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )                      ;
; PLLs                                        ; 0 / 4 ( 0 % )                       ;
; Global clocks                               ; 7 / 16 ( 44 % )                     ;
; JTAGs                                       ; 1 / 1 ( 100 % )                     ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                       ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%                        ;
; Peak interconnect usage (total/H/V)         ; 5% / 6% / 6%                        ;
; Maximum fan-out node                        ; altera_internal_jtag~TCKUTAPclkctrl ;
; Maximum fan-out                             ; 305                                 ;
; Highest non-global fan-out signal           ; QIC_SIGNALTAP_GND                   ;
; Highest non-global fan-out                  ; 289                                 ;
; Total fan-out                               ; 7449                                ;
; Average fan-out                             ; 3.37                                ;
+---------------------------------------------+-------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                ;
+---------------------------------------------+---------------------+--------------------------------+-----------------------+
; Statistic                                   ; Top                 ; sld_signaltap:auto_signaltap_0 ; sld_hub:auto_hub      ;
+---------------------------------------------+---------------------+--------------------------------+-----------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ; Low                   ;
;                                             ;                     ;                                ;                       ;
; Total logic elements                        ; 690 / 18752 ( 3 % ) ; 553 / 18752 ( 2 % )            ; 111 / 18752 ( < 1 % ) ;
;     -- Combinational with no register       ; 380                 ; 112                            ; 38                    ;
;     -- Register only                        ; 42                  ; 208                            ; 8                     ;
;     -- Combinational with a register        ; 268                 ; 233                            ; 65                    ;
;                                             ;                     ;                                ;                       ;
; Logic element usage by number of LUT inputs ;                     ;                                ;                       ;
;     -- 4 input functions                    ; 307                 ; 158                            ; 40                    ;
;     -- 3 input functions                    ; 188                 ; 104                            ; 42                    ;
;     -- <=2 input functions                  ; 153                 ; 83                             ; 21                    ;
;     -- Register only                        ; 42                  ; 208                            ; 8                     ;
;                                             ;                     ;                                ;                       ;
; Logic elements by mode                      ;                     ;                                ;                       ;
;     -- normal mode                          ; 478                 ; 284                            ; 99                    ;
;     -- arithmetic mode                      ; 170                 ; 61                             ; 4                     ;
;                                             ;                     ;                                ;                       ;
; Total registers                             ; 310                 ; 441                            ; 73                    ;
;     -- Dedicated logic registers            ; 310 / 18752 ( 1 % ) ; 441 / 18752 ( 2 % )            ; 73 / 18752 ( < 1 % )  ;
;     -- I/O registers                        ; 0                   ; 0                              ; 0                     ;
;                                             ;                     ;                                ;                       ;
; Total LABs:  partially or completely used   ; 57 / 1172 ( 4 % )   ; 43 / 1172 ( 3 % )              ; 10 / 1172 ( < 1 % )   ;
;                                             ;                     ;                                ;                       ;
; Virtual pins                                ; 0                   ; 0                              ; 0                     ;
; I/O pins                                    ; 83                  ; 0                              ; 0                     ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )      ; 0 / 52 ( 0 % )                 ; 0 / 52 ( 0 % )        ;
; Total memory bits                           ; 0                   ; 131072                         ; 0                     ;
; Total RAM block bits                        ; 0                   ; 147456                         ; 0                     ;
; JTAG                                        ; 1 / 1 ( 100 % )     ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )         ;
; M4K                                         ; 0 / 52 ( 0 % )      ; 32 / 52 ( 61 % )               ; 0 / 52 ( 0 % )        ;
; Clock control block                         ; 4 / 20 ( 20 % )     ; 1 / 20 ( 5 % )                 ; 2 / 20 ( 10 % )       ;
;                                             ;                     ;                                ;                       ;
; Connections                                 ;                     ;                                ;                       ;
;     -- Input Connections                    ; 1                   ; 669                            ; 111                   ;
;     -- Registered Input Connections         ; 0                   ; 484                            ; 82                    ;
;     -- Output Connections                   ; 627                 ; 1                              ; 153                   ;
;     -- Registered Output Connections        ; 0                   ; 0                              ; 152                   ;
;                                             ;                     ;                                ;                       ;
; Internal Connections                        ;                     ;                                ;                       ;
;     -- Total Connections                    ; 3974                ; 3564                           ; 727                   ;
;     -- Registered Connections               ; 1109                ; 2040                           ; 507                   ;
;                                             ;                     ;                                ;                       ;
; External Connections                        ;                     ;                                ;                       ;
;     -- Top                                  ; 0                   ; 525                            ; 103                   ;
;     -- sld_signaltap:auto_signaltap_0       ; 525                 ; 0                              ; 145                   ;
;     -- sld_hub:auto_hub                     ; 103                 ; 145                            ; 16                    ;
;                                             ;                     ;                                ;                       ;
; Partition Interface                         ;                     ;                                ;                       ;
;     -- Input Ports                          ; 18                  ; 73                             ; 18                    ;
;     -- Output Ports                         ; 61                  ; 26                             ; 36                    ;
;     -- Bidir Ports                          ; 8                   ; 0                              ; 0                     ;
;                                             ;                     ;                                ;                       ;
; Registered Ports                            ;                     ;                                ;                       ;
;     -- Registered Input Ports               ; 0                   ; 16                             ; 4                     ;
;     -- Registered Output Ports              ; 0                   ; 1                              ; 26                    ;
;                                             ;                     ;                                ;                       ;
; Port Connectivity                           ;                     ;                                ;                       ;
;     -- Input Ports driven by GND            ; 0                   ; 17                             ; 1                     ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ; 0                     ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ; 0                     ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ; 0                     ;
;     -- Input Ports with no Source           ; 0                   ; 35                             ; 0                     ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ; 0                     ;
;     -- Input Ports with no Fanout           ; 0                   ; 40                             ; 1                     ;
;     -- Output Ports with no Fanout          ; 0                   ; 17                             ; 14                    ;
+---------------------------------------------+---------------------+--------------------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; INIT      ; R21   ; 6        ; 50           ; 10           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk_50    ; D12   ; 3        ; 24           ; 27           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; note[0]   ; AB7   ; 8        ; 11           ; 0            ; 3           ; 19                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; note[1]   ; R1    ; 1        ; 0            ; 8            ; 0           ; 20                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; note[2]   ; P18   ; 6        ; 50           ; 9            ; 2           ; 20                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; note[3]   ; B8    ; 3        ; 13           ; 27           ; 2           ; 20                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; octave[0] ; U9    ; 8        ; 13           ; 0            ; 3           ; 29                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; octave[1] ; R2    ; 1        ; 0            ; 8            ; 1           ; 30                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; octave[2] ; AA7   ; 8        ; 11           ; 0            ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rst       ; E12   ; 3        ; 24           ; 27           ; 3           ; 9                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; trigger   ; U10   ; 8        ; 13           ; 0            ; 2           ; 47                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; volume[0] ; A10   ; 3        ; 20           ; 27           ; 3           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; volume[1] ; D22   ; 5        ; 50           ; 22           ; 2           ; 60                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; volume[2] ; G11   ; 3        ; 20           ; 27           ; 1           ; 34                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; volume[3] ; H11   ; 3        ; 20           ; 27           ; 0           ; 51                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_BCLK    ; A4    ; 3        ; 1            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_DACDAT  ; B5    ; 3        ; 3            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_DACLRCK ; A5    ; 3        ; 3            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_MCLK    ; B4    ; 3        ; 1            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]  ; AB20  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10] ; R12   ; 7        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11] ; T12   ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12] ; AB14  ; 7        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13] ; AA13  ; 7        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14] ; AB13  ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15] ; AA12  ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16] ; AB12  ; 7        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17] ; AA20  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18] ; U14   ; 7        ; 39           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19] ; V14   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]  ; AA14  ; 7        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20] ; U13   ; 7        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21] ; R13   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]  ; Y16   ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]  ; R15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]  ; T15   ; 7        ; 39           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]  ; U15   ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]  ; V15   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]  ; W15   ; 7        ; 39           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]  ; R14   ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]  ; Y13   ; 7        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N     ; AB15  ; 7        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N     ; AA15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N    ; W14   ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N     ; Y14   ; 7        ; 39           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK    ; A3    ; 3        ; 1            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SDAT    ; B3    ; 3        ; 1            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment1[0] ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment1[1] ; R7    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment1[2] ; P5    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment1[3] ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment1[4] ; AB8   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment1[5] ; AA8   ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment1[6] ; AA9   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment2[0] ; P1    ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment2[1] ; R9    ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment2[2] ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment2[3] ; W9    ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment2[4] ; T2    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment2[5] ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment2[6] ; H9    ; 3        ; 15           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment3[0] ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment3[1] ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment3[2] ; N2    ; 1        ; 0            ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment3[3] ; N1    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment3[4] ; M6    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment3[5] ; H10   ; 3        ; 15           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment3[6] ; AB9   ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment4[0] ; N4    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment4[1] ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment4[2] ; P2    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment4[3] ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment4[4] ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment4[5] ; E9    ; 3        ; 13           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment4[6] ; P3    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------------------------------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                                                  ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------------------------------------------------------------+---------------------+
; FL_DQ[0] ; AB16  ; 7        ; 35           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE ; -                   ;
; FL_DQ[1] ; AA16  ; 7        ; 35           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE ; -                   ;
; FL_DQ[2] ; AB17  ; 7        ; 37           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE ; -                   ;
; FL_DQ[3] ; AA17  ; 7        ; 37           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE ; -                   ;
; FL_DQ[4] ; AB18  ; 7        ; 42           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE ; -                   ;
; FL_DQ[5] ; AA18  ; 7        ; 44           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE ; -                   ;
; FL_DQ[6] ; AB19  ; 7        ; 48           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE ; -                   ;
; FL_DQ[7] ; AA19  ; 7        ; 48           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 14 / 41 ( 34 % ) ; 3.3V          ; --           ;
; 2        ; 2 / 33 ( 6 % )   ; 3.3V          ; --           ;
; 3        ; 19 / 43 ( 44 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 1 / 39 ( 3 % )   ; 3.3V          ; --           ;
; 6        ; 4 / 36 ( 11 % )  ; 3.3V          ; --           ;
; 7        ; 34 / 40 ( 85 % ) ; 3.3V          ; --           ;
; 8        ; 12 / 43 ( 28 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 324        ; 3        ; AUD_BCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 322        ; 3        ; AUD_DACLRCK                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 320        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 306        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 304        ; 3        ; segment3[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 298        ; 3        ; segment3[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 293        ; 3        ; volume[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 287        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 279        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 273        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 85         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 89         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 97         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 103        ; 8        ; octave[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; segment1[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; segment1[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 122        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 128        ; 7        ; FL_ADDR[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; FL_ADDR[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; FL_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 138        ; 7        ; FL_OE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 140        ; 7        ; FL_DQ[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; FL_DQ[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 153        ; 7        ; FL_DQ[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 162        ; 7        ; FL_DQ[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 164        ; 7        ; FL_ADDR[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 84         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 88         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 96         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 102        ; 8        ; note[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; segment1[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; segment3[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 121        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 127        ; 7        ; FL_ADDR[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; FL_ADDR[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; FL_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; FL_CE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 139        ; 7        ; FL_DQ[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 143        ; 7        ; FL_DQ[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 152        ; 7        ; FL_DQ[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 161        ; 7        ; FL_DQ[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 163        ; 7        ; FL_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; I2C_SDAT                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 323        ; 3        ; AUD_MCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 321        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 319        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 305        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 303        ; 3        ; note[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 297        ; 3        ; segment2[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 292        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 286        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 278        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 272        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 9          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 296        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C20      ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 14         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 15         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 2          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ; 3          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 4          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D6       ; 5          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D7       ; 311        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 309        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 302        ; 3        ; segment1[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 284        ; 3        ; clk_50                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 230        ; 5        ; volume[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 21         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E3       ; 6          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 7          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 308        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 301        ; 3        ; segment4[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 285        ; 3        ; rst                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 22         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 23         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 13         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 307        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 295        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 294        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 276        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 11         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 317        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 313        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; volume[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 277        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G22      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 24         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 17         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 18         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 19         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 318        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H8       ; 314        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ; 300        ; 3        ; segment2[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 299        ; 3        ; segment3[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 290        ; 3        ; volume[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J20      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 33         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 209        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; segment1[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 44         ; 1        ; segment3[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ; 201        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; segment3[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 46         ; 1        ; segment3[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 51         ; 1        ; segment4[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 52         ; 1        ; segment4[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 200        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 47         ; 1        ; segment2[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 48         ; 1        ; segment4[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 50         ; 1        ; segment4[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; segment1[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P6       ; 56         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 94         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ; 187        ; 6        ; note[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; note[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 58         ; 1        ; octave[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 64         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 54         ; 1        ; segment1[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 109        ; 8        ; segment2[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 108        ; 8        ; segment4[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 116        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 134        ; 7        ; FL_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 145        ; 7        ; FL_ADDR[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 150        ; 7        ; FL_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 151        ; 7        ; FL_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 177        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 184        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 185        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 192        ; 6        ; segment4[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ; 190        ; 6        ; INIT                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 59         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 60         ; 1        ; segment2[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 69         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 68         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ; 91         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 90         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 131        ; 7        ; FL_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; FL_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 189        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 61         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 62         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 70         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 80         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 106        ; 8        ; octave[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 107        ; 8        ; trigger                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; FL_ADDR[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 146        ; 7        ; FL_ADDR[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 157        ; 7        ; FL_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 172        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 176        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 182        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 183        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 65         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 66         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 101        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; FL_ADDR[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 7        ; FL_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V20      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 180        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 181        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 71         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 72         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 75         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 76         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ; 79         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 100        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 105        ; 8        ; segment2[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; FL_RST_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 149        ; 7        ; FL_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 175        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 73         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 74         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 77         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 78         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 86         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 87         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 93         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 112        ; 8        ; segment2[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; FL_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; FL_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; FL_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 165        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y19      ; 168        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y20      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 178        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 179        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                              ; Library Name ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |g04_altera_display                                                                                  ; 1354 (3)    ; 824 (0)                   ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 83   ; 0            ; 530 (3)      ; 258 (0)           ; 566 (0)          ; |g04_altera_display                                                                                                                                                                                                                                                                                              ; work         ;
;    |Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|                                      ; 141 (24)    ; 112 (24)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 41 (20)           ; 71 (3)           ; |g04_altera_display|Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1                                                                                                                                                                                                                                   ;              ;
;       |Altera_UP_Flash_Memory_Controller:fm|                                                         ; 67 (67)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 11 (11)           ; 41 (41)          ; |g04_altera_display|Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm                                                                                                                                                                                              ;              ;
;       |Altera_UP_Flash_Memory_User_Interface:ui|                                                     ; 78 (78)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 10 (10)           ; 54 (54)          ; |g04_altera_display|Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_User_Interface:ui                                                                                                                                                                                          ;              ;
;    |g00_audio_interface:b2v_inst5|                                                                   ; 177 (177)   ; 87 (87)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)      ; 1 (1)             ; 86 (86)          ; |g04_altera_display|g00_audio_interface:b2v_inst5                                                                                                                                                                                                                                                                ;              ;
;    |g04_7_segment_decoder:b2v_inst10|                                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |g04_altera_display|g04_7_segment_decoder:b2v_inst10                                                                                                                                                                                                                                                             ;              ;
;    |g04_7_segment_decoder:b2v_inst11|                                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |g04_altera_display|g04_7_segment_decoder:b2v_inst11                                                                                                                                                                                                                                                             ;              ;
;    |g04_7_segment_decoder:b2v_inst12|                                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |g04_altera_display|g04_7_segment_decoder:b2v_inst12                                                                                                                                                                                                                                                             ;              ;
;    |g04_7_segment_decoder:b2v_inst9|                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |g04_altera_display|g04_7_segment_decoder:b2v_inst9                                                                                                                                                                                                                                                              ;              ;
;    |g04_flash_read_control:b2v_inst|                                                                 ; 272 (272)   ; 111 (111)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 111 (111)        ; |g04_altera_display|g04_flash_read_control:b2v_inst                                                                                                                                                                                                                                                              ;              ;
;    |lpm_mult:Mult0|                                                                                  ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 0 (0)             ; 16 (0)           ; |g04_altera_display|lpm_mult:Mult0                                                                                                                                                                                                                                                                               ;              ;
;       |mult_20t:auto_generated|                                                                      ; 101 (101)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 0 (0)             ; 16 (16)          ; |g04_altera_display|lpm_mult:Mult0|mult_20t:auto_generated                                                                                                                                                                                                                                                       ;              ;
;    |sld_hub:auto_hub|                                                                                ; 111 (69)    ; 73 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (24)      ; 8 (8)             ; 65 (40)          ; |g04_altera_display|sld_hub:auto_hub                                                                                                                                                                                                                                                                             ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                      ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |g04_altera_display|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                     ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |g04_altera_display|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                   ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 553 (1)     ; 441 (0)                   ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (1)      ; 208 (0)           ; 233 (0)          ; |g04_altera_display|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                               ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 552 (100)   ; 441 (88)                  ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (12)     ; 208 (77)          ; 233 (9)          ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                         ;              ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 90 (88)     ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 59 (59)           ; 30 (0)           ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                          ;              ;
;             |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                      ;              ;
;                |decode_rqf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated                                                                                                            ;              ;
;             |lpm_mux:mux|                                                                            ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (0)           ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                              ;              ;
;                |mux_foc:auto_generated|                                                              ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_foc:auto_generated                                                                                                                       ;              ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 22 (0)      ; 2 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 4 (0)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                         ;              ;
;             |altsyncram_kps3:auto_generated|                                                         ; 22 (0)      ; 2 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 4 (0)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_kps3:auto_generated                                                                                                                                          ;              ;
;                |altsyncram_3eq1:altsyncram1|                                                         ; 22 (2)      ; 2 (2)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 4 (0)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_kps3:auto_generated|altsyncram_3eq1:altsyncram1                                                                                                              ;              ;
;                   |decode_4oa:decode4|                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_kps3:auto_generated|altsyncram_3eq1:altsyncram1|decode_4oa:decode4                                                                                           ;              ;
;                   |decode_4oa:decode_a|                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_kps3:auto_generated|altsyncram_3eq1:altsyncram1|decode_4oa:decode_a                                                                                          ;              ;
;                   |mux_kib:mux5|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 2 (2)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_kps3:auto_generated|altsyncram_3eq1:altsyncram1|mux_kib:mux5                                                                                                 ;              ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 1 (1)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                          ;              ;
;          |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                            ;              ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 129 (129)   ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 22 (22)           ; 58 (58)          ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                              ;              ;
;          |sld_ela_control:ela_control|                                                               ; 58 (1)      ; 56 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 37 (0)            ; 19 (1)           ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                             ;              ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                     ;              ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 16 (0)           ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                      ;              ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 8 (8)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                           ;              ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 24 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 16 (0)           ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1 ;              ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 13 (3)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 9 (0)             ; 2 (1)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                               ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                       ;              ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 106 (11)    ; 89 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (11)      ; 0 (0)             ; 89 (0)           ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                        ;              ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                              ;              ;
;                |cntr_dai:auto_generated|                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_dai:auto_generated                                                      ;              ;
;             |lpm_counter:read_pointer_counter|                                                       ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                       ;              ;
;                |cntr_p6j:auto_generated|                                                             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_p6j:auto_generated                                                                               ;              ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                             ;              ;
;                |cntr_2ci:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_2ci:auto_generated                                                                     ;              ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                ;              ;
;                |cntr_gui:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated                                                                        ;              ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                       ;              ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                        ;              ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                     ;              ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 8 (8)            ; |g04_altera_display|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                   ;              ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; I2C_SDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_DQ[0]    ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[1]    ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[2]    ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[3]    ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[4]    ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[5]    ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[6]    ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[7]    ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_RST_N    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; FL_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; FL_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_MCLK    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_BCLK    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DACDAT  ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DACLRCK ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SCLK    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[18] ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[19] ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[20] ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[21] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[6] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[0] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[1] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[2] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[3] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[4] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[5] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[6] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[0] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[1] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[2] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[3] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[4] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[5] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[6] ; Output   ; --            ; --            ; --                    ; --  ;
; rst         ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; clk_50      ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; volume[3]   ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; volume[1]   ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; volume[0]   ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; volume[2]   ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; INIT        ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; octave[1]   ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; octave[2]   ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; octave[0]   ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; note[2]     ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; note[3]     ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; note[0]     ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; note[1]     ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; trigger     ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                              ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FL_DQ[0]                                                                                                                         ;                   ;         ;
;      - Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[0]~feeder ; 1                 ; 6       ;
; FL_DQ[1]                                                                                                                         ;                   ;         ;
;      - Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[1]~feeder ; 0                 ; 6       ;
; FL_DQ[2]                                                                                                                         ;                   ;         ;
;      - Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[2]~feeder ; 0                 ; 6       ;
; FL_DQ[3]                                                                                                                         ;                   ;         ;
;      - Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[3]~feeder ; 1                 ; 6       ;
; FL_DQ[4]                                                                                                                         ;                   ;         ;
;      - Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[4]        ; 1                 ; 6       ;
; FL_DQ[5]                                                                                                                         ;                   ;         ;
;      - Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[5]        ; 0                 ; 6       ;
; FL_DQ[6]                                                                                                                         ;                   ;         ;
;      - Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[6]~feeder ; 0                 ; 6       ;
; FL_DQ[7]                                                                                                                         ;                   ;         ;
;      - Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[7]        ; 1                 ; 6       ;
; rst                                                                                                                              ;                   ;         ;
; clk_50                                                                                                                           ;                   ;         ;
; volume[3]                                                                                                                        ;                   ;         ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|add10_result[0]~0                                                                  ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[16]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[15]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[14]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[13]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[12]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[11]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[10]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[9]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[8]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[7]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[6]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[5]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[4]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[3]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[2]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[1]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[0]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[17]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[20]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[19]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[18]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[24]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[23]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[22]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[21]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[16]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[15]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[14]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[13]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[12]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[11]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[10]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[9]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[8]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[17]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[20]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[19]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[18]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[24]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[23]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[22]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[21]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[7]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[6]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[5]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[4]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[3]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[2]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[1]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[0]                                                                            ; 0                 ; 6       ;
; volume[1]                                                                                                                        ;                   ;         ;
;      - g00_audio_interface:b2v_inst5|LRDATA[34]~17                                                                               ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[18]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[17]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[16]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[15]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[14]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[13]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[12]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[11]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[10]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[9]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[8]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|cs3a[1]~0                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[7]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[6]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[5]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[4]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[3]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[2]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[1]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[0]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[19]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[22]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[21]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[20]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[24]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[23]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[16]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[15]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[14]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[13]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[12]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[11]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[10]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[9]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[8]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[17]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[20]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[19]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[18]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[24]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[23]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[22]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[21]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[7]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[6]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[5]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[4]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[3]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[2]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[1]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[0]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[7]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[6]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[5]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[4]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[3]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[2]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[1]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[0]                                                                            ; 0                 ; 6       ;
; volume[0]                                                                                                                        ;                   ;         ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[18]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[17]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[16]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[15]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[14]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[13]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[12]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[11]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[10]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[9]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[8]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[19]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[22]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[21]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[20]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[24]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le5a[23]                                                                           ; 0                 ; 6       ;
; volume[2]                                                                                                                        ;                   ;         ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|cs3a[1]~0                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[7]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[6]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[5]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[4]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[3]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[2]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[1]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le4a[0]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[16]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[15]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[14]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[13]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[12]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[11]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[10]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[9]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[8]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[17]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[20]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[19]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[18]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[24]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[23]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[22]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[21]                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[7]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[6]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[5]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[4]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[3]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[2]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[1]                                                                            ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_20t:auto_generated|le2a[0]                                                                            ; 0                 ; 6       ;
; INIT                                                                                                                             ;                   ;         ;
;      - g00_audio_interface:b2v_inst5|Selector5~1                                                                                 ; 0                 ; 6       ;
;      - g00_audio_interface:b2v_inst5|Selector6~2                                                                                 ; 0                 ; 6       ;
;      - g00_audio_interface:b2v_inst5|Selector4~3                                                                                 ; 0                 ; 6       ;
; octave[1]                                                                                                                        ;                   ;         ;
;      - g04_flash_read_control:b2v_inst|Mux86~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~1                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux88~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux89~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~7                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux90~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux91~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux91~1                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux92~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux92~1                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux93~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux93~1                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux94~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux95~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux96~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~13                                                                                  ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~14                                                                                  ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux97~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux98~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~15                                                                                  ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux99~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~17                                                                                  ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux101~0                                                                                  ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux102~0                                                                                  ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux102~1                                                                                  ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux103~2                                                                                  ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux104~0                                                                                  ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux104~1                                                                                  ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux85~2                                                                                   ; 1                 ; 6       ;
; octave[2]                                                                                                                        ;                   ;         ;
;      - g04_flash_read_control:b2v_inst|Mux86~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~1                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux88~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux89~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux89~1                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux90~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux91~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux91~1                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux92~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux92~1                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux93~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~2                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux94~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux94~1                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~3                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~4                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux96~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux96~1                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~5                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~6                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux98~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux98~1                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~7                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~8                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux100~0                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~9                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~11                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~12                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux102~2                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux103~0                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux104~2                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux85~2                                                                                   ; 0                 ; 6       ;
; octave[0]                                                                                                                        ;                   ;         ;
;      - g04_flash_read_control:b2v_inst|Mux86~1                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~2                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~3                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~4                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~5                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux89~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~6                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux91~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~9                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~10                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~11                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~12                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~3                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~13                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~5                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~15                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~16                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~7                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~8                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~17                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~18                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~9                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~10                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~11                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux87~12                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux103~0                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux103~1                                                                                  ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux85~2                                                                                   ; 0                 ; 6       ;
; note[2]                                                                                                                          ;                   ;         ;
;      - g04_flash_read_control:b2v_inst|Mux65~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux66~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux67~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux68~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux69~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux70~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~8                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux72~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux73~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux74~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux75~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux76~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux77~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux78~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux79~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux80~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux81~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux82~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux83~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux84~0                                                                                   ; 0                 ; 6       ;
; note[3]                                                                                                                          ;                   ;         ;
;      - g04_flash_read_control:b2v_inst|Mux65~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux66~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux67~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux68~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux69~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux70~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~8                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux72~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux73~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux74~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux75~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux76~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux77~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux78~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux79~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux80~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux81~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux82~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux83~0                                                                                   ; 1                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux84~0                                                                                   ; 1                 ; 6       ;
; note[0]                                                                                                                          ;                   ;         ;
;      - g04_flash_read_control:b2v_inst|Mux65~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux66~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux67~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux68~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux69~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux70~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux72~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux73~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux74~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux75~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux76~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux77~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux78~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux79~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux80~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux81~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux82~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux83~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux84~0                                                                                   ; 0                 ; 6       ;
; note[1]                                                                                                                          ;                   ;         ;
;      - g04_flash_read_control:b2v_inst|Mux65~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux66~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux67~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux68~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux69~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux70~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux86~8                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux72~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux73~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux74~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux75~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux76~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux77~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux78~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux79~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux80~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux81~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux82~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux83~0                                                                                   ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|Mux84~0                                                                                   ; 0                 ; 6       ;
; trigger                                                                                                                          ;                   ;         ;
;      - g04_flash_read_control:b2v_inst|sample_address[24]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[25]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[26]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[27]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[28]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[29]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[30]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[31]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[32]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[33]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[34]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[35]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[36]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[37]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[38]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[39]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[40]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[41]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[42]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[43]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[44]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[23]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[22]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[21]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[20]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[19]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[18]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[17]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[16]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[15]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[14]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[13]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[12]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[11]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[10]                                                                        ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[9]                                                                         ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[8]                                                                         ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[7]                                                                         ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[6]                                                                         ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[5]                                                                         ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[4]                                                                         ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[3]                                                                         ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[2]                                                                         ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[1]                                                                         ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[0]                                                                         ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|sample_address[23]~95                                                                     ; 0                 ; 6       ;
;      - g04_flash_read_control:b2v_inst|init~0                                                                                    ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                            ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; QIC_SIGNALTAP_GND                                                                                                                                                                                                                               ; LCCOMB_X38_Y19_N16 ; 273     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|WideNor0~2                                                                                                                                      ; LCCOMB_X37_Y7_N28  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[7]~0                                                                                                                            ; LCCOMB_X36_Y7_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WAIT_COMMAND                                                                                                                    ; LCFF_X37_Y7_N23    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE                                                                                                                           ; LCFF_X36_Y7_N17    ; 12      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_WAIT_COMMAND                                                                                                                ; LCFF_X34_Y7_N19    ; 27      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|i_clock2                                                                                                                                                                             ; LCFF_X26_Y1_N17    ; 111     ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                    ; JTAG_X1_Y14_N0     ; 305     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                    ; JTAG_X1_Y14_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_50                                                                                                                                                                                                                                          ; PIN_D12            ; 199     ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; g00_audio_interface:b2v_inst5|BBcount[5]~0                                                                                                                                                                                                      ; LCCOMB_X20_Y21_N0  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g00_audio_interface:b2v_inst5|Equal7~0                                                                                                                                                                                                          ; LCCOMB_X34_Y14_N12 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g00_audio_interface:b2v_inst5|I2C_SDAT~en                                                                                                                                                                                                       ; LCFF_X36_Y14_N11   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; g00_audio_interface:b2v_inst5|LRDATA[49]~54                                                                                                                                                                                                     ; LCCOMB_X20_Y21_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g00_audio_interface:b2v_inst5|Mcount                                                                                                                                                                                                            ; LCFF_X20_Y21_N13   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g00_audio_interface:b2v_inst5|SCI_WORD1[4]~0                                                                                                                                                                                                    ; LCCOMB_X35_Y15_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g00_audio_interface:b2v_inst5|Selector12~10                                                                                                                                                                                                     ; LCCOMB_X35_Y14_N20 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g00_audio_interface:b2v_inst5|bit_count[2]~0                                                                                                                                                                                                    ; LCCOMB_X34_Y14_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g00_audio_interface:b2v_inst5|clk_count[5]~18                                                                                                                                                                                                   ; LCCOMB_X34_Y14_N30 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; g04_flash_read_control:b2v_inst|Mux1~1                                                                                                                                                                                                          ; LCCOMB_X16_Y12_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g04_flash_read_control:b2v_inst|Mux2~5                                                                                                                                                                                                          ; LCCOMB_X19_Y11_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g04_flash_read_control:b2v_inst|data_size[15]~3                                                                                                                                                                                                 ; LCCOMB_X16_Y12_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g04_flash_read_control:b2v_inst|data_size[21]~6                                                                                                                                                                                                 ; LCCOMB_X16_Y12_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g04_flash_read_control:b2v_inst|data_size[7]~7                                                                                                                                                                                                  ; LCCOMB_X16_Y12_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g04_flash_read_control:b2v_inst|iflash_address[4]~2                                                                                                                                                                                             ; LCCOMB_X19_Y11_N10 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g04_flash_read_control:b2v_inst|sample_address[23]~95                                                                                                                                                                                           ; LCCOMB_X15_Y9_N30  ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                                                                                                                                                             ; PIN_E12            ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                                                                                                                                                             ; PIN_E12            ; 243     ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                        ; LCFF_X15_Y18_N27   ; 28      ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                                                ; LCCOMB_X18_Y18_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][4]                                                                                                                                                                                                                  ; LCFF_X19_Y18_N17   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][7]                                                                                                                                                                                                                  ; LCFF_X19_Y18_N23   ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~2                                                                                                                                                                                                                  ; LCCOMB_X19_Y18_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                                                                                                    ; LCFF_X19_Y19_N17   ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|reset_ena_reg                                                                                                                                                                                                                  ; LCFF_X15_Y18_N3    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                         ; LCCOMB_X18_Y18_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                          ; LCCOMB_X15_Y19_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~12                                                                                                                                                                                     ; LCCOMB_X16_Y19_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~19                                                                                                                                                                                     ; LCCOMB_X16_Y19_N22 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                             ; LCFF_X16_Y18_N23   ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                            ; LCFF_X15_Y18_N15   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                             ; LCFF_X16_Y18_N11   ; 43      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                             ; LCFF_X15_Y18_N11   ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                      ; LCCOMB_X15_Y18_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                            ; LCFF_X15_Y18_N13   ; 26      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                  ; LCCOMB_X31_Y18_N18 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                  ; LCCOMB_X31_Y18_N16 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_kps3:auto_generated|altsyncram_3eq1:altsyncram1|decode_4oa:decode4|w_anode391w[2]                               ; LCCOMB_X31_Y18_N20 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_kps3:auto_generated|altsyncram_3eq1:altsyncram1|decode_4oa:decode4|w_anode404w[2]                               ; LCCOMB_X31_Y18_N0  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_kps3:auto_generated|altsyncram_3eq1:altsyncram1|decode_4oa:decode4|w_anode412w[2]                               ; LCCOMB_X31_Y18_N26 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_kps3:auto_generated|altsyncram_3eq1:altsyncram1|decode_4oa:decode4|w_anode420w[2]                               ; LCCOMB_X31_Y18_N22 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_kps3:auto_generated|altsyncram_3eq1:altsyncram1|decode_4oa:decode_a|w_anode391w[2]                              ; LCCOMB_X24_Y16_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_kps3:auto_generated|altsyncram_3eq1:altsyncram1|decode_4oa:decode_a|w_anode404w[2]                              ; LCCOMB_X24_Y16_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_kps3:auto_generated|altsyncram_3eq1:altsyncram1|decode_4oa:decode_a|w_anode412w[2]                              ; LCCOMB_X24_Y16_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_kps3:auto_generated|altsyncram_3eq1:altsyncram1|decode_4oa:decode_a|w_anode420w[2]                              ; LCCOMB_X24_Y16_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                               ; LCCOMB_X26_Y17_N24 ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                  ; LCFF_X21_Y18_N9    ; 200     ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                             ; LCCOMB_X26_Y17_N22 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                              ; LCCOMB_X27_Y17_N22 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                  ; LCCOMB_X22_Y15_N16 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                        ; LCCOMB_X22_Y15_N4  ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_2ci:auto_generated|counter_reg_bit1a[4]~0 ; LCCOMB_X22_Y15_N30 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated|counter_reg_bit1a[0]~0    ; LCCOMB_X22_Y15_N6  ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                         ; LCCOMB_X22_Y15_N26 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                              ; LCCOMB_X22_Y15_N18 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~12                                                                                                                                        ; LCCOMB_X23_Y17_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~9                                                                                                                                    ; LCCOMB_X22_Y17_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~3                                                                                                                                                      ; LCCOMB_X23_Y18_N14 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                          ; LCCOMB_X24_Y18_N22 ; 52      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; trigger                                                                                                                                                                                                                                         ; PIN_U10            ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                       ;
+--------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                           ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|i_clock2            ; LCFF_X26_Y1_N17  ; 111     ; Global Clock         ; GCLK15           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                   ; JTAG_X1_Y14_N0   ; 305     ; Global Clock         ; GCLK1            ; --                        ;
; clk_50                                                                         ; PIN_D12          ; 199     ; Global Clock         ; GCLK11           ; --                        ;
; rst                                                                            ; PIN_E12          ; 243     ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                       ; LCFF_X15_Y18_N27 ; 28      ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                            ; LCFF_X16_Y18_N23 ; 12      ; Global Clock         ; GCLK0            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all ; LCFF_X21_Y18_N9  ; 200     ; Global Clock         ; GCLK10           ; --                        ;
+--------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; QIC_SIGNALTAP_GND                                                                                                                                                                                                         ; 289     ;
; volume[1]                                                                                                                                                                                                                 ; 60      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                       ; 55      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                    ; 52      ;
; volume[3]                                                                                                                                                                                                                 ; 51      ;
; trigger                                                                                                                                                                                                                   ; 47      ;
; ~GND                                                                                                                                                                                                                      ; 45      ;
; g04_flash_read_control:b2v_inst|sample_address[23]~95                                                                                                                                                                     ; 45      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                       ; 43      ;
; sld_hub:auto_hub|irf_reg[1][7]                                                                                                                                                                                            ; 36      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                         ; 35      ;
; volume[2]                                                                                                                                                                                                                 ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[11]                                                                                                                     ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                     ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                      ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                      ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                      ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                      ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                      ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                      ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                      ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                      ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                      ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                      ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~9                                                                                                  ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_p6j:auto_generated|safe_q[11] ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_p6j:auto_generated|safe_q[10] ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_p6j:auto_generated|safe_q[9]  ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_p6j:auto_generated|safe_q[8]  ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_p6j:auto_generated|safe_q[7]  ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_p6j:auto_generated|safe_q[6]  ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_p6j:auto_generated|safe_q[5]  ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_p6j:auto_generated|safe_q[4]  ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_p6j:auto_generated|safe_q[3]  ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_p6j:auto_generated|safe_q[2]  ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_p6j:auto_generated|safe_q[1]  ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_p6j:auto_generated|safe_q[0]  ; 33      ;
; octave[2]                                                                                                                                                                                                                 ; 32      ;
; Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_WRITE_CYCLE                                                                                           ; 32      ;
; g04_flash_read_control:b2v_inst|state[0]                                                                                                                                                                                  ; 31      ;
; octave[1]                                                                                                                                                                                                                 ; 30      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                       ; 30      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~1                                             ; 30      ;
; octave[0]                                                                                                                                                                                                                 ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                            ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                            ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                             ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~0                                                                                                                                                ; 29      ;
; Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_WAIT_COMMAND                                                                                          ; 27      ;
; Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_User_Interface:ui|o_address_to_flash~1                                                                                                  ; 27      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                       ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_kps3:auto_generated|altsyncram_3eq1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 32   ; None ; M4K_X41_Y8, M4K_X17_Y8, M4K_X41_Y14, M4K_X17_Y13, M4K_X41_Y19, M4K_X41_Y9, M4K_X41_Y18, M4K_X41_Y10, M4K_X41_Y6, M4K_X41_Y7, M4K_X41_Y12, M4K_X41_Y11, M4K_X17_Y10, M4K_X17_Y9, M4K_X17_Y21, M4K_X17_Y17, M4K_X41_Y16, M4K_X41_Y20, M4K_X41_Y21, M4K_X41_Y17, M4K_X41_Y13, M4K_X17_Y15, M4K_X17_Y18, M4K_X41_Y15, M4K_X17_Y6, M4K_X17_Y7, M4K_X17_Y12, M4K_X17_Y11, M4K_X17_Y19, M4K_X17_Y20, M4K_X17_Y14, M4K_X17_Y16 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 2,380 / 54,004 ( 4 % ) ;
; C16 interconnects          ; 31 / 2,100 ( 1 % )     ;
; C4 interconnects           ; 1,109 / 36,000 ( 3 % ) ;
; Direct links               ; 431 / 54,004 ( < 1 % ) ;
; Global clocks              ; 7 / 16 ( 44 % )        ;
; Local interconnects        ; 677 / 18,752 ( 4 % )   ;
; R24 interconnects          ; 64 / 1,900 ( 3 % )     ;
; R4 interconnects           ; 1,363 / 46,920 ( 3 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.31) ; Number of LABs  (Total = 110) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 11                            ;
; 2                                           ; 3                             ;
; 3                                           ; 5                             ;
; 4                                           ; 2                             ;
; 5                                           ; 0                             ;
; 6                                           ; 4                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 1                             ;
; 10                                          ; 2                             ;
; 11                                          ; 0                             ;
; 12                                          ; 2                             ;
; 13                                          ; 1                             ;
; 14                                          ; 2                             ;
; 15                                          ; 2                             ;
; 16                                          ; 71                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.12) ; Number of LABs  (Total = 110) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 66                            ;
; 1 Clock                            ; 83                            ;
; 1 Clock enable                     ; 54                            ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 7                             ;
; 2 Clock enables                    ; 9                             ;
; 2 Clocks                           ; 12                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.56) ; Number of LABs  (Total = 110) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 8                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 0                             ;
; 13                                           ; 2                             ;
; 14                                           ; 4                             ;
; 15                                           ; 1                             ;
; 16                                           ; 8                             ;
; 17                                           ; 3                             ;
; 18                                           ; 2                             ;
; 19                                           ; 3                             ;
; 20                                           ; 5                             ;
; 21                                           ; 4                             ;
; 22                                           ; 4                             ;
; 23                                           ; 4                             ;
; 24                                           ; 7                             ;
; 25                                           ; 4                             ;
; 26                                           ; 7                             ;
; 27                                           ; 2                             ;
; 28                                           ; 6                             ;
; 29                                           ; 5                             ;
; 30                                           ; 4                             ;
; 31                                           ; 2                             ;
; 32                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.27) ; Number of LABs  (Total = 110) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 16                            ;
; 2                                               ; 6                             ;
; 3                                               ; 9                             ;
; 4                                               ; 6                             ;
; 5                                               ; 2                             ;
; 6                                               ; 9                             ;
; 7                                               ; 4                             ;
; 8                                               ; 9                             ;
; 9                                               ; 7                             ;
; 10                                              ; 4                             ;
; 11                                              ; 4                             ;
; 12                                              ; 3                             ;
; 13                                              ; 5                             ;
; 14                                              ; 6                             ;
; 15                                              ; 4                             ;
; 16                                              ; 6                             ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
; 19                                              ; 4                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.03) ; Number of LABs  (Total = 110) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 0                             ;
; 3                                            ; 4                             ;
; 4                                            ; 13                            ;
; 5                                            ; 2                             ;
; 6                                            ; 4                             ;
; 7                                            ; 2                             ;
; 8                                            ; 3                             ;
; 9                                            ; 6                             ;
; 10                                           ; 1                             ;
; 11                                           ; 5                             ;
; 12                                           ; 4                             ;
; 13                                           ; 6                             ;
; 14                                           ; 7                             ;
; 15                                           ; 8                             ;
; 16                                           ; 4                             ;
; 17                                           ; 7                             ;
; 18                                           ; 3                             ;
; 19                                           ; 2                             ;
; 20                                           ; 1                             ;
; 21                                           ; 5                             ;
; 22                                           ; 3                             ;
; 23                                           ; 3                             ;
; 24                                           ; 0                             ;
; 25                                           ; 1                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 0                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
; 31                                           ; 3                             ;
; 32                                           ; 1                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Active Serial                         ;
; Error detection CRC                          ; Off                                   ;
; nCEO                                         ; As output driving ground              ;
; ASDO,nCSO                                    ; As input tri-stated                   ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Thu Apr 09 18:47:54 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off g04_lab03 -c g04_lab03
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP2C20F484C7 for design "g04_lab03"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C15AF484C7 is compatible
    Info: Device EP2C35F484C7 is compatible
    Info: Device EP2C50F484C7 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C4
    Info: Pin ~nCSO~ is reserved at location C3
    Info: Pin ~LVDS91p/nCEO~ is reserved at location W20
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 42 pins of 83 total pins
    Info: Pin segment1[0] not assigned to an exact location on the device
    Info: Pin segment1[1] not assigned to an exact location on the device
    Info: Pin segment1[2] not assigned to an exact location on the device
    Info: Pin segment1[3] not assigned to an exact location on the device
    Info: Pin segment1[4] not assigned to an exact location on the device
    Info: Pin segment1[5] not assigned to an exact location on the device
    Info: Pin segment1[6] not assigned to an exact location on the device
    Info: Pin segment2[0] not assigned to an exact location on the device
    Info: Pin segment2[1] not assigned to an exact location on the device
    Info: Pin segment2[2] not assigned to an exact location on the device
    Info: Pin segment2[3] not assigned to an exact location on the device
    Info: Pin segment2[4] not assigned to an exact location on the device
    Info: Pin segment2[5] not assigned to an exact location on the device
    Info: Pin segment2[6] not assigned to an exact location on the device
    Info: Pin segment3[0] not assigned to an exact location on the device
    Info: Pin segment3[1] not assigned to an exact location on the device
    Info: Pin segment3[2] not assigned to an exact location on the device
    Info: Pin segment3[3] not assigned to an exact location on the device
    Info: Pin segment3[4] not assigned to an exact location on the device
    Info: Pin segment3[5] not assigned to an exact location on the device
    Info: Pin segment3[6] not assigned to an exact location on the device
    Info: Pin segment4[0] not assigned to an exact location on the device
    Info: Pin segment4[1] not assigned to an exact location on the device
    Info: Pin segment4[2] not assigned to an exact location on the device
    Info: Pin segment4[3] not assigned to an exact location on the device
    Info: Pin segment4[4] not assigned to an exact location on the device
    Info: Pin segment4[5] not assigned to an exact location on the device
    Info: Pin segment4[6] not assigned to an exact location on the device
    Info: Pin rst not assigned to an exact location on the device
    Info: Pin clk_50 not assigned to an exact location on the device
    Info: Pin volume[3] not assigned to an exact location on the device
    Info: Pin volume[1] not assigned to an exact location on the device
    Info: Pin volume[0] not assigned to an exact location on the device
    Info: Pin volume[2] not assigned to an exact location on the device
    Info: Pin octave[1] not assigned to an exact location on the device
    Info: Pin octave[2] not assigned to an exact location on the device
    Info: Pin octave[0] not assigned to an exact location on the device
    Info: Pin note[2] not assigned to an exact location on the device
    Info: Pin note[3] not assigned to an exact location on the device
    Info: Pin note[0] not assigned to an exact location on the device
    Info: Pin note[1] not assigned to an exact location on the device
    Info: Pin trigger not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Warning: Overwriting existing clock: altera_reserved_tck
Info: Reading SDC File: 'g04_tempo.sdc'
Warning: At least one of the filters had some problems and could not be matched
    Warning: clk could not be matched with a port
Warning: Ignored assignment: create_clock -name {} -period 20.000 -waveform { 0.000 10.000 } [get_ports {clk}]
    Warning: Argument <targets> is an empty collection
Warning: Node: Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|i_clock2 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: clk_50 was determined to be a clock but was found without an associated clock assignment.
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
Info: Automatically promoted node clk_50 (placed in PIN D12 (CLK10, LVDSCLK5n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|i_clock2 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|i_clock2~0
Info: Automatically promoted node rst (placed in PIN E12 (CLK11, LVDSCLK5p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node g00_audio_interface:b2v_inst5|I2C_SCLK
        Info: Destination node g00_audio_interface:b2v_inst5|I2C_SDAT~reg0
        Info: Destination node g00_audio_interface:b2v_inst5|I2C_SDAT~en
        Info: Destination node g04_flash_read_control:b2v_inst|data_size[15]~3
        Info: Destination node Slowed_Altera_UP_Flash_Memory_UP_Core_Standalone:b2v_inst1|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[7]~0
        Info: Destination node g00_audio_interface:b2v_inst5|SCI_WORD1[4]~0
        Info: Destination node g04_flash_read_control:b2v_inst|data_size[21]~6
        Info: Destination node g04_flash_read_control:b2v_inst|data_size[7]~7
Info: Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~2
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~3
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info: Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|clr_reg~_wirecell
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all~0
Info: Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 40 (unused VREF, 3.3V VCCIO, 12 input, 28 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  31 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  35 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  34 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 34 total pin(s) used --  6 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "clk" is assigned to location or region, but does not exist in design
    Warning: Node "increment_address" is assigned to location or region, but does not exist in design
    Warning: Node "pause" is assigned to location or region, but does not exist in design
    Warning: Node "repeat" is assigned to location or region, but does not exist in design
    Warning: Node "reset" is assigned to location or region, but does not exist in design
    Warning: Node "segments[0]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[10]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[11]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[12]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[13]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[14]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[15]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[16]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[17]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[18]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[19]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[1]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[20]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[21]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[22]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[23]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[24]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[25]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[26]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[27]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[2]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[3]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[4]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[5]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[6]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[7]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[8]" is assigned to location or region, but does not exist in design
    Warning: Node "segments[9]" is assigned to location or region, but does not exist in design
    Warning: Node "song" is assigned to location or region, but does not exist in design
    Warning: Node "start" is assigned to location or region, but does not exist in design
    Warning: Node "stop" is assigned to location or region, but does not exist in design
    Warning: Node "tempo[0]" is assigned to location or region, but does not exist in design
    Warning: Node "tempo[1]" is assigned to location or region, but does not exist in design
    Warning: Node "tempo[2]" is assigned to location or region, but does not exist in design
    Warning: Node "tempo[3]" is assigned to location or region, but does not exist in design
    Warning: Node "tempo[4]" is assigned to location or region, but does not exist in design
    Warning: Node "tempo[5]" is assigned to location or region, but does not exist in design
    Warning: Node "transpose" is assigned to location or region, but does not exist in design
    Warning: Node "trigger_follow" is assigned to location or region, but does not exist in design
    Warning: Node "trigger_real" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Average interconnect usage is 3% of the available device resources
    Info: Peak interconnect usage is 5% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 68 output pins without output pin load capacitance assignment
    Info: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_MCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Generated suppressed messages file H:/My Documents/Lab3/g04_lab03.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 56 warnings
    Info: Peak virtual memory: 415 megabytes
    Info: Processing ended: Thu Apr 09 18:48:06 2015
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in H:/My Documents/Lab3/g04_lab03.fit.smsg.


