0.6
2017.3
Oct  4 2017
20:11:37
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.sim/sim_1/behav/xsim/glbl.v,1595722511,verilog,,,,glbl,,,,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sim_1/new/test_pipeline_monociclo.v,1595814122,verilog,,,,test_pipeline_monociclo,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/imports/Tp3_BIP/contador_clk.v,1595722511,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/pc_jump.v,,contador_clk,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/ALU.v,1595733592,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/ALU_Control.v,,ALU,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/ALU_Control.v,1595722511,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Adder.v,,ALU_Control,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Adder.v,1595722511,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Comparador_registros.v,,Adder,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Comparador_registros.v,1595722511,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Control_Unit.v,,Comparador_registros,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Control_Unit.v,1595738276,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Etapa1_IF.v,,Control_Unit,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Etapa1_IF.v,1595722511,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Etapa2_ID.v,,Etapa1_IF,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Etapa2_ID.v,1595735783,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Etapa2_ID_Modulo_Saltos.v,,Etapa2_ID,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Etapa2_ID_Modulo_Saltos.v,1595722511,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Etapa3_EX.v,,Etapa2_ID_Modulo_Saltos,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Etapa3_EX.v,1595733270,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Etapa4_MEM.v,,Etapa3_EX,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Etapa4_MEM.v,1595722511,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/MUX.v,,Etapa4_MEM,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/MUX.v,1595722511,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/ProgramCounter.v,,MUX,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/ProgramCounter.v,1595722511,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Registers.v,,ProgramCounter,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Registers.v,1595741766,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Sign_Extend.v,,Registers,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Sign_Extend.v,1595722511,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Triple_MUX.v,,Sign_Extend,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Triple_MUX.v,1595722511,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Unidad_halt.v,,Triple_MUX,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/Unidad_halt.v,1595722511,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/imports/Tp3_BIP/contador_clk.v,,Unidad_halt,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/pc_jump.v,1595722511,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/pipeline_monociclo_sintesis.v,,pc_jump,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/pipeline_monociclo_sintesis.v,1595814050,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sim_1/new/test_pipeline_monociclo.v,,pipeline_monociclo_sintesis,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/ip/Data_Memory/sim/Data_Memory.v,1595722511,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/ip/Instruction_memory/sim/Instruction_memory.v,,Data_Memory,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/ip/Instruction_memory/sim/Instruction_memory.v,1595741616,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/imports/tp_final_pipeline.srcs/sources_1/new/ALU.v,,Instruction_memory,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0/clk_wiz_0.v,1595820808,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/ip/Data_Memory/sim/Data_Memory.v,,clk_wiz_0,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0/clk_wiz_0_clk_wiz.v,1595820808,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0/clk_wiz_0.v,,clk_wiz_0_clk_wiz,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1/clk_wiz_1.v,1595740626,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0/clk_wiz_0_clk_wiz.v,,clk_wiz_1,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1/clk_wiz_1_clk_wiz.v,1595740626,verilog,,E:/Facultad/Arquitectura de Computadoras/Practicos Vivado/tp_final_pipeline_monociclo/arquitecturatpfinalmonociclo/tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1/clk_wiz_1.v,,clk_wiz_1_clk_wiz,,,../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_0;../../../../tp_final_pipeline_monociclo.srcs/sources_1/ip/clk_wiz_1,,,,,
