<!DOCTYPE html>
<html>
<head>
<meta http-equiv="Content-Type" content="text/html; charset=UTF-8">
<meta name="Author" content="<username>"> <meta name="GENERATOR" content="urg/version [en] (platform name) [urg]">
<title>Unified Coverage Report :: Module :: frac_lut6_QL_CCFF_mem</title>
<link type="text/css" rel="stylesheet" href="css/.urg.css">
<link type="text/css" rel="stylesheet" href="css/.layout.css">
<link type="text/css" rel="stylesheet" href="css/.breadcrumb.css">
<script type="text/javascript" src="js/.jquery.js"></script>
<script type="text/javascript" src="js/.jquery-ui.js"></script>
<script type="text/javascript" src="js/.sortable.js"></script>
<script type="text/javascript" src="js/.layout.js"></script>
<script type="text/javascript" src="js/.breadcrumb.js"></script>
<script type="text/javascript">
var layout, westLayout, centerLayout;
$(document).ready(function () {
  if ($("#north-bread-crumb")) {
    $("#north-bread-crumb").jBreadCrumb({easing:'swing'})
  }
  layout = $("body").layout({ 
    resizable: true,
    spacing_open: 4,
    spacing_closed: 4,
    north: {
      size: 76
    },
    south: {
      size: 45,
      initClosed: true
    },
    west: {
      size: 500,
      resizable: true,
      initClosed: false
    }
  });
  centerLayout = $('div.ui-layout-center').layout({
    north__paneSelector: ".ui-layout-center-inner-north",
    center__paneSelector: ".ui-layout-center-inner-center", 
    north__size: 50,
    spacing_open: 4,
    spacing_closed: 4
  });
});
</script>
</head>
<body onLoad="initPage();"><div class="ui-layout-north">
<div class="logo"></div>
<center class="pagetitle">Module Definition</center>
<div align="center"><a href="dashboard.html" ><b>dashboard</b></a> | <a href="hierarchy.html" ><b>hierarchy</b></a> | <a href="modlist.html" ><b>modlist</b></a> | <a href="groups.html" ><b>groups</b></a> | <a href="tests.html" ><b>tests</b></a> | asserts</div>

</div>
<div class="ui-layout-west">
<div name='tag_frac_lut6_QL_CCFF_mem'>
<div class=modhdr>
<br clear=all>
<span class=titlename>Module : <a href="#"  onclick="showContent('tag_frac_lut6_QL_CCFF_mem')">frac_lut6_QL_CCFF_mem</a></span>
<br clear=all>
<table align=left>
<tr class="sortablehead">
<td>SCORE</td><td>LINE</td><td>TOGGLE</td><td>BRANCH</td></tr><tr>
<td class="s6 cl rt"> 60.12</td>
<td class="wht cl rt"></td>
<td class="s6 cl rt"><a href="mod1191.html#Toggle" > 60.12</a></td>
<td class="wht cl rt"></td>
</tr></table><br clear=all>
<span class=repname>Source File(s) : </span>
<br clear=all>
<a href="javascript:void(0);"  onclick="openSrcFile('/nfs_project/castor/DV/Farooq/New/Castor_V2/DV/uvm_fabric_verif_env/sim/results/../../src/IPs/eFPGA/K6N10-castor16/base/netlist/./K6N10-castor_Verilog/SRC_efpga_core/sub_module/memories.v')">/nfs_project/castor/DV/Farooq/New/Castor_V2/DV/uvm_fabric_verif_env/sim/results/../../src/IPs/eFPGA/K6N10-castor16/base/netlist/./K6N10-castor_Verilog/SRC_efpga_core/sub_module/memories.v</a><br clear=all>
<br clear=all>
<span class=repname>Module self-instances :</span>
<br clear=all>
<table align=left class="sortable">
<tr class="sortablehead">
<td class="alfsrt">NAME</td><td>SCORE</td><td>LINE</td><td>TOGGLE</td><td>BRANCH</td></tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410157"  onclick="showContent('inst_tag_1410157')">tb_top.dut.i_openfpga_top.grid_clb_1__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410157_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410158"  onclick="showContent('inst_tag_1410158')">tb_top.dut.i_openfpga_top.grid_clb_1__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410158_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410159"  onclick="showContent('inst_tag_1410159')">tb_top.dut.i_openfpga_top.grid_clb_1__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.19</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410159_Toggle" > 56.19</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410160"  onclick="showContent('inst_tag_1410160')">tb_top.dut.i_openfpga_top.grid_clb_1__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410160_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410161"  onclick="showContent('inst_tag_1410161')">tb_top.dut.i_openfpga_top.grid_clb_1__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410161_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410162"  onclick="showContent('inst_tag_1410162')">tb_top.dut.i_openfpga_top.grid_clb_1__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410162_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410163"  onclick="showContent('inst_tag_1410163')">tb_top.dut.i_openfpga_top.grid_clb_1__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410163_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410164"  onclick="showContent('inst_tag_1410164')">tb_top.dut.i_openfpga_top.grid_clb_1__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410164_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410165"  onclick="showContent('inst_tag_1410165')">tb_top.dut.i_openfpga_top.grid_clb_1__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410165_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410166"  onclick="showContent('inst_tag_1410166')">tb_top.dut.i_openfpga_top.grid_clb_1__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410166_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410167"  onclick="showContent('inst_tag_1410167')">tb_top.dut.i_openfpga_top.grid_clb_1__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410167_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410168"  onclick="showContent('inst_tag_1410168')">tb_top.dut.i_openfpga_top.grid_clb_1__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.76</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410168_Toggle" > 58.76</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410169"  onclick="showContent('inst_tag_1410169')">tb_top.dut.i_openfpga_top.grid_clb_1__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410169_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410170"  onclick="showContent('inst_tag_1410170')">tb_top.dut.i_openfpga_top.grid_clb_1__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.91</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410170_Toggle" > 58.91</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410171"  onclick="showContent('inst_tag_1410171')">tb_top.dut.i_openfpga_top.grid_clb_1__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.89</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410171_Toggle" > 55.89</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410172"  onclick="showContent('inst_tag_1410172')">tb_top.dut.i_openfpga_top.grid_clb_1__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410172_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410173"  onclick="showContent('inst_tag_1410173')">tb_top.dut.i_openfpga_top.grid_clb_1__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410173_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410174"  onclick="showContent('inst_tag_1410174')">tb_top.dut.i_openfpga_top.grid_clb_1__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.44</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410174_Toggle" > 55.44</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410175"  onclick="showContent('inst_tag_1410175')">tb_top.dut.i_openfpga_top.grid_clb_1__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410175_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410176"  onclick="showContent('inst_tag_1410176')">tb_top.dut.i_openfpga_top.grid_clb_1__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410176_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410177"  onclick="showContent('inst_tag_1410177')">tb_top.dut.i_openfpga_top.grid_clb_1__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410177_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410178"  onclick="showContent('inst_tag_1410178')">tb_top.dut.i_openfpga_top.grid_clb_1__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410178_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410179"  onclick="showContent('inst_tag_1410179')">tb_top.dut.i_openfpga_top.grid_clb_1__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410179_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410180"  onclick="showContent('inst_tag_1410180')">tb_top.dut.i_openfpga_top.grid_clb_1__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410180_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410181"  onclick="showContent('inst_tag_1410181')">tb_top.dut.i_openfpga_top.grid_clb_1__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410181_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410182"  onclick="showContent('inst_tag_1410182')">tb_top.dut.i_openfpga_top.grid_clb_1__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410182_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410183"  onclick="showContent('inst_tag_1410183')">tb_top.dut.i_openfpga_top.grid_clb_1__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410183_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410184"  onclick="showContent('inst_tag_1410184')">tb_top.dut.i_openfpga_top.grid_clb_1__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410184_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410185"  onclick="showContent('inst_tag_1410185')">tb_top.dut.i_openfpga_top.grid_clb_1__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410185_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410186"  onclick="showContent('inst_tag_1410186')">tb_top.dut.i_openfpga_top.grid_clb_1__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410186_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410187"  onclick="showContent('inst_tag_1410187')">tb_top.dut.i_openfpga_top.grid_clb_1__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410187_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410188"  onclick="showContent('inst_tag_1410188')">tb_top.dut.i_openfpga_top.grid_clb_1__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410188_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410189"  onclick="showContent('inst_tag_1410189')">tb_top.dut.i_openfpga_top.grid_clb_1__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410189_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410190"  onclick="showContent('inst_tag_1410190')">tb_top.dut.i_openfpga_top.grid_clb_1__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410190_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410191"  onclick="showContent('inst_tag_1410191')">tb_top.dut.i_openfpga_top.grid_clb_1__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410191_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410192"  onclick="showContent('inst_tag_1410192')">tb_top.dut.i_openfpga_top.grid_clb_1__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410192_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410193"  onclick="showContent('inst_tag_1410193')">tb_top.dut.i_openfpga_top.grid_clb_1__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410193_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410194"  onclick="showContent('inst_tag_1410194')">tb_top.dut.i_openfpga_top.grid_clb_1__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410194_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410195"  onclick="showContent('inst_tag_1410195')">tb_top.dut.i_openfpga_top.grid_clb_1__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410195_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410196"  onclick="showContent('inst_tag_1410196')">tb_top.dut.i_openfpga_top.grid_clb_1__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410196_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410197"  onclick="showContent('inst_tag_1410197')">tb_top.dut.i_openfpga_top.grid_clb_1__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410197_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410198"  onclick="showContent('inst_tag_1410198')">tb_top.dut.i_openfpga_top.grid_clb_1__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410198_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410199"  onclick="showContent('inst_tag_1410199')">tb_top.dut.i_openfpga_top.grid_clb_1__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410199_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410200"  onclick="showContent('inst_tag_1410200')">tb_top.dut.i_openfpga_top.grid_clb_1__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410200_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410201"  onclick="showContent('inst_tag_1410201')">tb_top.dut.i_openfpga_top.grid_clb_1__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.19</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410201_Toggle" > 56.19</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410202"  onclick="showContent('inst_tag_1410202')">tb_top.dut.i_openfpga_top.grid_clb_1__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410202_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410203"  onclick="showContent('inst_tag_1410203')">tb_top.dut.i_openfpga_top.grid_clb_1__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410203_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410204"  onclick="showContent('inst_tag_1410204')">tb_top.dut.i_openfpga_top.grid_clb_1__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410204_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410205"  onclick="showContent('inst_tag_1410205')">tb_top.dut.i_openfpga_top.grid_clb_1__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410205_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410206"  onclick="showContent('inst_tag_1410206')">tb_top.dut.i_openfpga_top.grid_clb_1__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410206_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410207"  onclick="showContent('inst_tag_1410207')">tb_top.dut.i_openfpga_top.grid_clb_1__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410207_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410208"  onclick="showContent('inst_tag_1410208')">tb_top.dut.i_openfpga_top.grid_clb_1__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410208_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410209"  onclick="showContent('inst_tag_1410209')">tb_top.dut.i_openfpga_top.grid_clb_1__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 59.21</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410209_Toggle" > 59.21</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410210"  onclick="showContent('inst_tag_1410210')">tb_top.dut.i_openfpga_top.grid_clb_1__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410210_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410211"  onclick="showContent('inst_tag_1410211')">tb_top.dut.i_openfpga_top.grid_clb_1__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410211_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410212"  onclick="showContent('inst_tag_1410212')">tb_top.dut.i_openfpga_top.grid_clb_1__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410212_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410213"  onclick="showContent('inst_tag_1410213')">tb_top.dut.i_openfpga_top.grid_clb_1__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410213_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410214"  onclick="showContent('inst_tag_1410214')">tb_top.dut.i_openfpga_top.grid_clb_1__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410214_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410215"  onclick="showContent('inst_tag_1410215')">tb_top.dut.i_openfpga_top.grid_clb_1__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410215_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410216"  onclick="showContent('inst_tag_1410216')">tb_top.dut.i_openfpga_top.grid_clb_1__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410216_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410217"  onclick="showContent('inst_tag_1410217')">tb_top.dut.i_openfpga_top.grid_clb_1__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410217_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410218"  onclick="showContent('inst_tag_1410218')">tb_top.dut.i_openfpga_top.grid_clb_1__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.59</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410218_Toggle" > 55.59</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410219"  onclick="showContent('inst_tag_1410219')">tb_top.dut.i_openfpga_top.grid_clb_1__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410219_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410220"  onclick="showContent('inst_tag_1410220')">tb_top.dut.i_openfpga_top.grid_clb_1__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410220_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410221"  onclick="showContent('inst_tag_1410221')">tb_top.dut.i_openfpga_top.grid_clb_1__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410221_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410222"  onclick="showContent('inst_tag_1410222')">tb_top.dut.i_openfpga_top.grid_clb_1__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410222_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410223"  onclick="showContent('inst_tag_1410223')">tb_top.dut.i_openfpga_top.grid_clb_1__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410223_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410224"  onclick="showContent('inst_tag_1410224')">tb_top.dut.i_openfpga_top.grid_clb_1__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 59.06</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410224_Toggle" > 59.06</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410225"  onclick="showContent('inst_tag_1410225')">tb_top.dut.i_openfpga_top.grid_clb_1__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410225_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410226"  onclick="showContent('inst_tag_1410226')">tb_top.dut.i_openfpga_top.grid_clb_1__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410226_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410227"  onclick="showContent('inst_tag_1410227')">tb_top.dut.i_openfpga_top.grid_clb_1__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.76</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410227_Toggle" > 58.76</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410228"  onclick="showContent('inst_tag_1410228')">tb_top.dut.i_openfpga_top.grid_clb_1__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410228_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410229"  onclick="showContent('inst_tag_1410229')">tb_top.dut.i_openfpga_top.grid_clb_1__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410229_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410230"  onclick="showContent('inst_tag_1410230')">tb_top.dut.i_openfpga_top.grid_clb_1__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410230_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410231"  onclick="showContent('inst_tag_1410231')">tb_top.dut.i_openfpga_top.grid_clb_1__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410231_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410232"  onclick="showContent('inst_tag_1410232')">tb_top.dut.i_openfpga_top.grid_clb_1__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410232_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410233"  onclick="showContent('inst_tag_1410233')">tb_top.dut.i_openfpga_top.grid_clb_1__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410233_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410234"  onclick="showContent('inst_tag_1410234')">tb_top.dut.i_openfpga_top.grid_clb_1__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410234_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410235"  onclick="showContent('inst_tag_1410235')">tb_top.dut.i_openfpga_top.grid_clb_1__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410235_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410236"  onclick="showContent('inst_tag_1410236')">tb_top.dut.i_openfpga_top.grid_clb_1__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410236_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410237"  onclick="showContent('inst_tag_1410237')">tb_top.dut.i_openfpga_top.grid_clb_1__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410237_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410238"  onclick="showContent('inst_tag_1410238')">tb_top.dut.i_openfpga_top.grid_clb_1__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410238_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410239"  onclick="showContent('inst_tag_1410239')">tb_top.dut.i_openfpga_top.grid_clb_1__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410239_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410240"  onclick="showContent('inst_tag_1410240')">tb_top.dut.i_openfpga_top.grid_clb_1__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410240_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410241"  onclick="showContent('inst_tag_1410241')">tb_top.dut.i_openfpga_top.grid_clb_1__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410241_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410242"  onclick="showContent('inst_tag_1410242')">tb_top.dut.i_openfpga_top.grid_clb_1__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410242_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410243"  onclick="showContent('inst_tag_1410243')">tb_top.dut.i_openfpga_top.grid_clb_1__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410243_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410244"  onclick="showContent('inst_tag_1410244')">tb_top.dut.i_openfpga_top.grid_clb_1__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410244_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410245"  onclick="showContent('inst_tag_1410245')">tb_top.dut.i_openfpga_top.grid_clb_1__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410245_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410246"  onclick="showContent('inst_tag_1410246')">tb_top.dut.i_openfpga_top.grid_clb_1__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410246_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410247"  onclick="showContent('inst_tag_1410247')">tb_top.dut.i_openfpga_top.grid_clb_1__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410247_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410248"  onclick="showContent('inst_tag_1410248')">tb_top.dut.i_openfpga_top.grid_clb_1__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410248_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410249"  onclick="showContent('inst_tag_1410249')">tb_top.dut.i_openfpga_top.grid_clb_1__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410249_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410250"  onclick="showContent('inst_tag_1410250')">tb_top.dut.i_openfpga_top.grid_clb_1__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410250_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410251"  onclick="showContent('inst_tag_1410251')">tb_top.dut.i_openfpga_top.grid_clb_1__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410251_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410252"  onclick="showContent('inst_tag_1410252')">tb_top.dut.i_openfpga_top.grid_clb_1__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410252_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410253"  onclick="showContent('inst_tag_1410253')">tb_top.dut.i_openfpga_top.grid_clb_1__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410253_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410254"  onclick="showContent('inst_tag_1410254')">tb_top.dut.i_openfpga_top.grid_clb_1__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410254_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410255"  onclick="showContent('inst_tag_1410255')">tb_top.dut.i_openfpga_top.grid_clb_1__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410255_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410256"  onclick="showContent('inst_tag_1410256')">tb_top.dut.i_openfpga_top.grid_clb_1__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410256_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410257"  onclick="showContent('inst_tag_1410257')">tb_top.dut.i_openfpga_top.grid_clb_1__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410257_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410258"  onclick="showContent('inst_tag_1410258')">tb_top.dut.i_openfpga_top.grid_clb_1__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.04</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410258_Toggle" > 56.04</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410259"  onclick="showContent('inst_tag_1410259')">tb_top.dut.i_openfpga_top.grid_clb_1__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410259_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410260"  onclick="showContent('inst_tag_1410260')">tb_top.dut.i_openfpga_top.grid_clb_1__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410260_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410261"  onclick="showContent('inst_tag_1410261')">tb_top.dut.i_openfpga_top.grid_clb_1__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410261_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410262"  onclick="showContent('inst_tag_1410262')">tb_top.dut.i_openfpga_top.grid_clb_1__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410262_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410263"  onclick="showContent('inst_tag_1410263')">tb_top.dut.i_openfpga_top.grid_clb_1__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410263_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410264"  onclick="showContent('inst_tag_1410264')">tb_top.dut.i_openfpga_top.grid_clb_1__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.91</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410264_Toggle" > 58.91</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410265"  onclick="showContent('inst_tag_1410265')">tb_top.dut.i_openfpga_top.grid_clb_1__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.19</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410265_Toggle" > 56.19</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410266"  onclick="showContent('inst_tag_1410266')">tb_top.dut.i_openfpga_top.grid_clb_1__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410266_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410267"  onclick="showContent('inst_tag_1410267')">tb_top.dut.i_openfpga_top.grid_clb_1__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 54.23</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410267_Toggle" > 54.23</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410268"  onclick="showContent('inst_tag_1410268')">tb_top.dut.i_openfpga_top.grid_clb_1__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.29</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410268_Toggle" > 55.29</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410269"  onclick="showContent('inst_tag_1410269')">tb_top.dut.i_openfpga_top.grid_clb_1__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 54.53</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410269_Toggle" > 54.53</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410270"  onclick="showContent('inst_tag_1410270')">tb_top.dut.i_openfpga_top.grid_clb_1__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410270_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410271"  onclick="showContent('inst_tag_1410271')">tb_top.dut.i_openfpga_top.grid_clb_1__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 53.63</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410271_Toggle" > 53.63</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410272"  onclick="showContent('inst_tag_1410272')">tb_top.dut.i_openfpga_top.grid_clb_1__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 52.72</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410272_Toggle" > 52.72</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410273"  onclick="showContent('inst_tag_1410273')">tb_top.dut.i_openfpga_top.grid_clb_1__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.44</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410273_Toggle" > 55.44</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410274"  onclick="showContent('inst_tag_1410274')">tb_top.dut.i_openfpga_top.grid_clb_1__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.44</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410274_Toggle" > 55.44</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410275"  onclick="showContent('inst_tag_1410275')">tb_top.dut.i_openfpga_top.grid_clb_1__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410275_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410276"  onclick="showContent('inst_tag_1410276')">tb_top.dut.i_openfpga_top.grid_clb_1__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 54.53</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410276_Toggle" > 54.53</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410277"  onclick="showContent('inst_tag_1410277')">tb_top.dut.i_openfpga_top.grid_clb_2__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410277_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410278"  onclick="showContent('inst_tag_1410278')">tb_top.dut.i_openfpga_top.grid_clb_2__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410278_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410279"  onclick="showContent('inst_tag_1410279')">tb_top.dut.i_openfpga_top.grid_clb_2__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410279_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410280"  onclick="showContent('inst_tag_1410280')">tb_top.dut.i_openfpga_top.grid_clb_2__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410280_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410281"  onclick="showContent('inst_tag_1410281')">tb_top.dut.i_openfpga_top.grid_clb_2__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410281_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410282"  onclick="showContent('inst_tag_1410282')">tb_top.dut.i_openfpga_top.grid_clb_2__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.04</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410282_Toggle" > 56.04</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410283"  onclick="showContent('inst_tag_1410283')">tb_top.dut.i_openfpga_top.grid_clb_2__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410283_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410284"  onclick="showContent('inst_tag_1410284')">tb_top.dut.i_openfpga_top.grid_clb_2__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.91</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410284_Toggle" > 58.91</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410285"  onclick="showContent('inst_tag_1410285')">tb_top.dut.i_openfpga_top.grid_clb_2__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.14</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410285_Toggle" > 55.14</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410286"  onclick="showContent('inst_tag_1410286')">tb_top.dut.i_openfpga_top.grid_clb_2__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410286_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410287"  onclick="showContent('inst_tag_1410287')">tb_top.dut.i_openfpga_top.grid_clb_2__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410287_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410288"  onclick="showContent('inst_tag_1410288')">tb_top.dut.i_openfpga_top.grid_clb_2__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410288_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410289"  onclick="showContent('inst_tag_1410289')">tb_top.dut.i_openfpga_top.grid_clb_2__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410289_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410290"  onclick="showContent('inst_tag_1410290')">tb_top.dut.i_openfpga_top.grid_clb_2__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410290_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410291"  onclick="showContent('inst_tag_1410291')">tb_top.dut.i_openfpga_top.grid_clb_2__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410291_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410292"  onclick="showContent('inst_tag_1410292')">tb_top.dut.i_openfpga_top.grid_clb_2__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410292_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410293"  onclick="showContent('inst_tag_1410293')">tb_top.dut.i_openfpga_top.grid_clb_2__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410293_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410294"  onclick="showContent('inst_tag_1410294')">tb_top.dut.i_openfpga_top.grid_clb_2__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410294_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410295"  onclick="showContent('inst_tag_1410295')">tb_top.dut.i_openfpga_top.grid_clb_2__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410295_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410296"  onclick="showContent('inst_tag_1410296')">tb_top.dut.i_openfpga_top.grid_clb_2__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.74</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410296_Toggle" > 55.74</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410297"  onclick="showContent('inst_tag_1410297')">tb_top.dut.i_openfpga_top.grid_clb_2__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410297_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410298"  onclick="showContent('inst_tag_1410298')">tb_top.dut.i_openfpga_top.grid_clb_2__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410298_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410299"  onclick="showContent('inst_tag_1410299')">tb_top.dut.i_openfpga_top.grid_clb_2__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 59.21</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410299_Toggle" > 59.21</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410300"  onclick="showContent('inst_tag_1410300')">tb_top.dut.i_openfpga_top.grid_clb_2__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410300_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410301"  onclick="showContent('inst_tag_1410301')">tb_top.dut.i_openfpga_top.grid_clb_2__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410301_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410302"  onclick="showContent('inst_tag_1410302')">tb_top.dut.i_openfpga_top.grid_clb_2__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.19</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410302_Toggle" > 56.19</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410303"  onclick="showContent('inst_tag_1410303')">tb_top.dut.i_openfpga_top.grid_clb_2__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410303_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410304"  onclick="showContent('inst_tag_1410304')">tb_top.dut.i_openfpga_top.grid_clb_2__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 59.06</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410304_Toggle" > 59.06</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410305"  onclick="showContent('inst_tag_1410305')">tb_top.dut.i_openfpga_top.grid_clb_2__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410305_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410306"  onclick="showContent('inst_tag_1410306')">tb_top.dut.i_openfpga_top.grid_clb_2__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410306_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410307"  onclick="showContent('inst_tag_1410307')">tb_top.dut.i_openfpga_top.grid_clb_2__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410307_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_0.html#inst_tag_1410308"  onclick="showContent('inst_tag_1410308')">tb_top.dut.i_openfpga_top.grid_clb_2__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_0.html#inst_tag_1410308_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410309"  onclick="showContent('inst_tag_1410309')">tb_top.dut.i_openfpga_top.grid_clb_2__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410309_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410310"  onclick="showContent('inst_tag_1410310')">tb_top.dut.i_openfpga_top.grid_clb_2__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410310_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410311"  onclick="showContent('inst_tag_1410311')">tb_top.dut.i_openfpga_top.grid_clb_2__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410311_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410312"  onclick="showContent('inst_tag_1410312')">tb_top.dut.i_openfpga_top.grid_clb_2__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410312_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410313"  onclick="showContent('inst_tag_1410313')">tb_top.dut.i_openfpga_top.grid_clb_2__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410313_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410314"  onclick="showContent('inst_tag_1410314')">tb_top.dut.i_openfpga_top.grid_clb_2__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410314_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410315"  onclick="showContent('inst_tag_1410315')">tb_top.dut.i_openfpga_top.grid_clb_2__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410315_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410316"  onclick="showContent('inst_tag_1410316')">tb_top.dut.i_openfpga_top.grid_clb_2__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410316_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410317"  onclick="showContent('inst_tag_1410317')">tb_top.dut.i_openfpga_top.grid_clb_2__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410317_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410318"  onclick="showContent('inst_tag_1410318')">tb_top.dut.i_openfpga_top.grid_clb_2__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410318_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410319"  onclick="showContent('inst_tag_1410319')">tb_top.dut.i_openfpga_top.grid_clb_2__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410319_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410320"  onclick="showContent('inst_tag_1410320')">tb_top.dut.i_openfpga_top.grid_clb_2__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410320_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410321"  onclick="showContent('inst_tag_1410321')">tb_top.dut.i_openfpga_top.grid_clb_2__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.89</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410321_Toggle" > 55.89</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410322"  onclick="showContent('inst_tag_1410322')">tb_top.dut.i_openfpga_top.grid_clb_2__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410322_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410323"  onclick="showContent('inst_tag_1410323')">tb_top.dut.i_openfpga_top.grid_clb_2__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410323_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410324"  onclick="showContent('inst_tag_1410324')">tb_top.dut.i_openfpga_top.grid_clb_2__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410324_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410325"  onclick="showContent('inst_tag_1410325')">tb_top.dut.i_openfpga_top.grid_clb_2__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410325_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410326"  onclick="showContent('inst_tag_1410326')">tb_top.dut.i_openfpga_top.grid_clb_2__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410326_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410327"  onclick="showContent('inst_tag_1410327')">tb_top.dut.i_openfpga_top.grid_clb_2__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410327_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410328"  onclick="showContent('inst_tag_1410328')">tb_top.dut.i_openfpga_top.grid_clb_2__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410328_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410329"  onclick="showContent('inst_tag_1410329')">tb_top.dut.i_openfpga_top.grid_clb_2__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410329_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410330"  onclick="showContent('inst_tag_1410330')">tb_top.dut.i_openfpga_top.grid_clb_2__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410330_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410331"  onclick="showContent('inst_tag_1410331')">tb_top.dut.i_openfpga_top.grid_clb_2__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410331_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410332"  onclick="showContent('inst_tag_1410332')">tb_top.dut.i_openfpga_top.grid_clb_2__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410332_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410333"  onclick="showContent('inst_tag_1410333')">tb_top.dut.i_openfpga_top.grid_clb_2__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410333_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410334"  onclick="showContent('inst_tag_1410334')">tb_top.dut.i_openfpga_top.grid_clb_2__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410334_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410335"  onclick="showContent('inst_tag_1410335')">tb_top.dut.i_openfpga_top.grid_clb_2__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410335_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410336"  onclick="showContent('inst_tag_1410336')">tb_top.dut.i_openfpga_top.grid_clb_2__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410336_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410337"  onclick="showContent('inst_tag_1410337')">tb_top.dut.i_openfpga_top.grid_clb_2__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410337_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410338"  onclick="showContent('inst_tag_1410338')">tb_top.dut.i_openfpga_top.grid_clb_2__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410338_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410339"  onclick="showContent('inst_tag_1410339')">tb_top.dut.i_openfpga_top.grid_clb_2__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410339_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410340"  onclick="showContent('inst_tag_1410340')">tb_top.dut.i_openfpga_top.grid_clb_2__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410340_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410341"  onclick="showContent('inst_tag_1410341')">tb_top.dut.i_openfpga_top.grid_clb_2__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410341_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410342"  onclick="showContent('inst_tag_1410342')">tb_top.dut.i_openfpga_top.grid_clb_2__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410342_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410343"  onclick="showContent('inst_tag_1410343')">tb_top.dut.i_openfpga_top.grid_clb_2__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410343_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410344"  onclick="showContent('inst_tag_1410344')">tb_top.dut.i_openfpga_top.grid_clb_2__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410344_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410345"  onclick="showContent('inst_tag_1410345')">tb_top.dut.i_openfpga_top.grid_clb_2__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410345_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410346"  onclick="showContent('inst_tag_1410346')">tb_top.dut.i_openfpga_top.grid_clb_2__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410346_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410347"  onclick="showContent('inst_tag_1410347')">tb_top.dut.i_openfpga_top.grid_clb_2__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410347_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410348"  onclick="showContent('inst_tag_1410348')">tb_top.dut.i_openfpga_top.grid_clb_2__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410348_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410349"  onclick="showContent('inst_tag_1410349')">tb_top.dut.i_openfpga_top.grid_clb_2__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410349_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410350"  onclick="showContent('inst_tag_1410350')">tb_top.dut.i_openfpga_top.grid_clb_2__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410350_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410351"  onclick="showContent('inst_tag_1410351')">tb_top.dut.i_openfpga_top.grid_clb_2__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410351_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410352"  onclick="showContent('inst_tag_1410352')">tb_top.dut.i_openfpga_top.grid_clb_2__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410352_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410353"  onclick="showContent('inst_tag_1410353')">tb_top.dut.i_openfpga_top.grid_clb_2__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410353_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410354"  onclick="showContent('inst_tag_1410354')">tb_top.dut.i_openfpga_top.grid_clb_2__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410354_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410355"  onclick="showContent('inst_tag_1410355')">tb_top.dut.i_openfpga_top.grid_clb_2__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410355_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410356"  onclick="showContent('inst_tag_1410356')">tb_top.dut.i_openfpga_top.grid_clb_2__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410356_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410357"  onclick="showContent('inst_tag_1410357')">tb_top.dut.i_openfpga_top.grid_clb_2__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410357_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410358"  onclick="showContent('inst_tag_1410358')">tb_top.dut.i_openfpga_top.grid_clb_2__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410358_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410359"  onclick="showContent('inst_tag_1410359')">tb_top.dut.i_openfpga_top.grid_clb_2__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 59.06</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410359_Toggle" > 59.06</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410360"  onclick="showContent('inst_tag_1410360')">tb_top.dut.i_openfpga_top.grid_clb_2__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410360_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410361"  onclick="showContent('inst_tag_1410361')">tb_top.dut.i_openfpga_top.grid_clb_2__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410361_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410362"  onclick="showContent('inst_tag_1410362')">tb_top.dut.i_openfpga_top.grid_clb_2__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410362_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410363"  onclick="showContent('inst_tag_1410363')">tb_top.dut.i_openfpga_top.grid_clb_2__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410363_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410364"  onclick="showContent('inst_tag_1410364')">tb_top.dut.i_openfpga_top.grid_clb_2__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 59.06</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410364_Toggle" > 59.06</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410365"  onclick="showContent('inst_tag_1410365')">tb_top.dut.i_openfpga_top.grid_clb_2__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410365_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410366"  onclick="showContent('inst_tag_1410366')">tb_top.dut.i_openfpga_top.grid_clb_2__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410366_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410367"  onclick="showContent('inst_tag_1410367')">tb_top.dut.i_openfpga_top.grid_clb_2__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410367_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410368"  onclick="showContent('inst_tag_1410368')">tb_top.dut.i_openfpga_top.grid_clb_2__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410368_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410369"  onclick="showContent('inst_tag_1410369')">tb_top.dut.i_openfpga_top.grid_clb_2__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410369_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410370"  onclick="showContent('inst_tag_1410370')">tb_top.dut.i_openfpga_top.grid_clb_2__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410370_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410371"  onclick="showContent('inst_tag_1410371')">tb_top.dut.i_openfpga_top.grid_clb_2__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410371_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410372"  onclick="showContent('inst_tag_1410372')">tb_top.dut.i_openfpga_top.grid_clb_2__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410372_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410373"  onclick="showContent('inst_tag_1410373')">tb_top.dut.i_openfpga_top.grid_clb_2__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410373_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410374"  onclick="showContent('inst_tag_1410374')">tb_top.dut.i_openfpga_top.grid_clb_2__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410374_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410375"  onclick="showContent('inst_tag_1410375')">tb_top.dut.i_openfpga_top.grid_clb_2__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410375_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410376"  onclick="showContent('inst_tag_1410376')">tb_top.dut.i_openfpga_top.grid_clb_2__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410376_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410377"  onclick="showContent('inst_tag_1410377')">tb_top.dut.i_openfpga_top.grid_clb_2__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410377_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410378"  onclick="showContent('inst_tag_1410378')">tb_top.dut.i_openfpga_top.grid_clb_2__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410378_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410379"  onclick="showContent('inst_tag_1410379')">tb_top.dut.i_openfpga_top.grid_clb_2__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410379_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410380"  onclick="showContent('inst_tag_1410380')">tb_top.dut.i_openfpga_top.grid_clb_2__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410380_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410381"  onclick="showContent('inst_tag_1410381')">tb_top.dut.i_openfpga_top.grid_clb_2__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.76</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410381_Toggle" > 58.76</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410382"  onclick="showContent('inst_tag_1410382')">tb_top.dut.i_openfpga_top.grid_clb_2__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410382_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410383"  onclick="showContent('inst_tag_1410383')">tb_top.dut.i_openfpga_top.grid_clb_2__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410383_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410384"  onclick="showContent('inst_tag_1410384')">tb_top.dut.i_openfpga_top.grid_clb_2__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410384_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410385"  onclick="showContent('inst_tag_1410385')">tb_top.dut.i_openfpga_top.grid_clb_2__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410385_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410386"  onclick="showContent('inst_tag_1410386')">tb_top.dut.i_openfpga_top.grid_clb_2__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410386_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410387"  onclick="showContent('inst_tag_1410387')">tb_top.dut.i_openfpga_top.grid_clb_2__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410387_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410388"  onclick="showContent('inst_tag_1410388')">tb_top.dut.i_openfpga_top.grid_clb_2__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410388_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410389"  onclick="showContent('inst_tag_1410389')">tb_top.dut.i_openfpga_top.grid_clb_2__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410389_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410390"  onclick="showContent('inst_tag_1410390')">tb_top.dut.i_openfpga_top.grid_clb_2__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.89</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410390_Toggle" > 55.89</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410391"  onclick="showContent('inst_tag_1410391')">tb_top.dut.i_openfpga_top.grid_clb_2__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410391_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410392"  onclick="showContent('inst_tag_1410392')">tb_top.dut.i_openfpga_top.grid_clb_2__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410392_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410393"  onclick="showContent('inst_tag_1410393')">tb_top.dut.i_openfpga_top.grid_clb_2__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.89</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410393_Toggle" > 55.89</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410394"  onclick="showContent('inst_tag_1410394')">tb_top.dut.i_openfpga_top.grid_clb_2__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410394_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410395"  onclick="showContent('inst_tag_1410395')">tb_top.dut.i_openfpga_top.grid_clb_2__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410395_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410396"  onclick="showContent('inst_tag_1410396')">tb_top.dut.i_openfpga_top.grid_clb_2__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410396_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410397"  onclick="showContent('inst_tag_1410397')">tb_top.dut.i_openfpga_top.grid_clb_4__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410397_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410398"  onclick="showContent('inst_tag_1410398')">tb_top.dut.i_openfpga_top.grid_clb_4__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410398_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410399"  onclick="showContent('inst_tag_1410399')">tb_top.dut.i_openfpga_top.grid_clb_4__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410399_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410400"  onclick="showContent('inst_tag_1410400')">tb_top.dut.i_openfpga_top.grid_clb_4__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410400_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410401"  onclick="showContent('inst_tag_1410401')">tb_top.dut.i_openfpga_top.grid_clb_4__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410401_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410402"  onclick="showContent('inst_tag_1410402')">tb_top.dut.i_openfpga_top.grid_clb_4__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410402_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410403"  onclick="showContent('inst_tag_1410403')">tb_top.dut.i_openfpga_top.grid_clb_4__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410403_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410404"  onclick="showContent('inst_tag_1410404')">tb_top.dut.i_openfpga_top.grid_clb_4__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410404_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410405"  onclick="showContent('inst_tag_1410405')">tb_top.dut.i_openfpga_top.grid_clb_4__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410405_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410406"  onclick="showContent('inst_tag_1410406')">tb_top.dut.i_openfpga_top.grid_clb_4__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410406_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410407"  onclick="showContent('inst_tag_1410407')">tb_top.dut.i_openfpga_top.grid_clb_4__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410407_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410408"  onclick="showContent('inst_tag_1410408')">tb_top.dut.i_openfpga_top.grid_clb_4__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.76</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410408_Toggle" > 58.76</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410409"  onclick="showContent('inst_tag_1410409')">tb_top.dut.i_openfpga_top.grid_clb_4__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.19</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410409_Toggle" > 56.19</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410410"  onclick="showContent('inst_tag_1410410')">tb_top.dut.i_openfpga_top.grid_clb_4__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410410_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410411"  onclick="showContent('inst_tag_1410411')">tb_top.dut.i_openfpga_top.grid_clb_4__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410411_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410412"  onclick="showContent('inst_tag_1410412')">tb_top.dut.i_openfpga_top.grid_clb_4__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410412_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410413"  onclick="showContent('inst_tag_1410413')">tb_top.dut.i_openfpga_top.grid_clb_4__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.19</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410413_Toggle" > 56.19</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410414"  onclick="showContent('inst_tag_1410414')">tb_top.dut.i_openfpga_top.grid_clb_4__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410414_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410415"  onclick="showContent('inst_tag_1410415')">tb_top.dut.i_openfpga_top.grid_clb_4__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410415_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410416"  onclick="showContent('inst_tag_1410416')">tb_top.dut.i_openfpga_top.grid_clb_4__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410416_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410417"  onclick="showContent('inst_tag_1410417')">tb_top.dut.i_openfpga_top.grid_clb_4__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410417_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410418"  onclick="showContent('inst_tag_1410418')">tb_top.dut.i_openfpga_top.grid_clb_4__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410418_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410419"  onclick="showContent('inst_tag_1410419')">tb_top.dut.i_openfpga_top.grid_clb_4__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410419_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410420"  onclick="showContent('inst_tag_1410420')">tb_top.dut.i_openfpga_top.grid_clb_4__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410420_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410421"  onclick="showContent('inst_tag_1410421')">tb_top.dut.i_openfpga_top.grid_clb_4__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410421_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410422"  onclick="showContent('inst_tag_1410422')">tb_top.dut.i_openfpga_top.grid_clb_4__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410422_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410423"  onclick="showContent('inst_tag_1410423')">tb_top.dut.i_openfpga_top.grid_clb_4__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410423_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410424"  onclick="showContent('inst_tag_1410424')">tb_top.dut.i_openfpga_top.grid_clb_4__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410424_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410425"  onclick="showContent('inst_tag_1410425')">tb_top.dut.i_openfpga_top.grid_clb_4__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410425_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410426"  onclick="showContent('inst_tag_1410426')">tb_top.dut.i_openfpga_top.grid_clb_4__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410426_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410427"  onclick="showContent('inst_tag_1410427')">tb_top.dut.i_openfpga_top.grid_clb_4__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.44</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410427_Toggle" > 55.44</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410428"  onclick="showContent('inst_tag_1410428')">tb_top.dut.i_openfpga_top.grid_clb_4__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410428_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410429"  onclick="showContent('inst_tag_1410429')">tb_top.dut.i_openfpga_top.grid_clb_4__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410429_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410430"  onclick="showContent('inst_tag_1410430')">tb_top.dut.i_openfpga_top.grid_clb_4__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.04</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410430_Toggle" > 56.04</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410431"  onclick="showContent('inst_tag_1410431')">tb_top.dut.i_openfpga_top.grid_clb_4__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410431_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410432"  onclick="showContent('inst_tag_1410432')">tb_top.dut.i_openfpga_top.grid_clb_4__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410432_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410433"  onclick="showContent('inst_tag_1410433')">tb_top.dut.i_openfpga_top.grid_clb_4__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410433_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410434"  onclick="showContent('inst_tag_1410434')">tb_top.dut.i_openfpga_top.grid_clb_4__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410434_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410435"  onclick="showContent('inst_tag_1410435')">tb_top.dut.i_openfpga_top.grid_clb_4__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410435_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410436"  onclick="showContent('inst_tag_1410436')">tb_top.dut.i_openfpga_top.grid_clb_4__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410436_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410437"  onclick="showContent('inst_tag_1410437')">tb_top.dut.i_openfpga_top.grid_clb_4__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.04</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410437_Toggle" > 56.04</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410438"  onclick="showContent('inst_tag_1410438')">tb_top.dut.i_openfpga_top.grid_clb_4__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410438_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410439"  onclick="showContent('inst_tag_1410439')">tb_top.dut.i_openfpga_top.grid_clb_4__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410439_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410440"  onclick="showContent('inst_tag_1410440')">tb_top.dut.i_openfpga_top.grid_clb_4__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410440_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410441"  onclick="showContent('inst_tag_1410441')">tb_top.dut.i_openfpga_top.grid_clb_4__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410441_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410442"  onclick="showContent('inst_tag_1410442')">tb_top.dut.i_openfpga_top.grid_clb_4__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410442_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410443"  onclick="showContent('inst_tag_1410443')">tb_top.dut.i_openfpga_top.grid_clb_4__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410443_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410444"  onclick="showContent('inst_tag_1410444')">tb_top.dut.i_openfpga_top.grid_clb_4__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410444_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410445"  onclick="showContent('inst_tag_1410445')">tb_top.dut.i_openfpga_top.grid_clb_4__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410445_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410446"  onclick="showContent('inst_tag_1410446')">tb_top.dut.i_openfpga_top.grid_clb_4__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410446_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410447"  onclick="showContent('inst_tag_1410447')">tb_top.dut.i_openfpga_top.grid_clb_4__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410447_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410448"  onclick="showContent('inst_tag_1410448')">tb_top.dut.i_openfpga_top.grid_clb_4__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410448_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410449"  onclick="showContent('inst_tag_1410449')">tb_top.dut.i_openfpga_top.grid_clb_4__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410449_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410450"  onclick="showContent('inst_tag_1410450')">tb_top.dut.i_openfpga_top.grid_clb_4__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410450_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410451"  onclick="showContent('inst_tag_1410451')">tb_top.dut.i_openfpga_top.grid_clb_4__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410451_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410452"  onclick="showContent('inst_tag_1410452')">tb_top.dut.i_openfpga_top.grid_clb_4__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410452_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410453"  onclick="showContent('inst_tag_1410453')">tb_top.dut.i_openfpga_top.grid_clb_4__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410453_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410454"  onclick="showContent('inst_tag_1410454')">tb_top.dut.i_openfpga_top.grid_clb_4__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410454_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410455"  onclick="showContent('inst_tag_1410455')">tb_top.dut.i_openfpga_top.grid_clb_4__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410455_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410456"  onclick="showContent('inst_tag_1410456')">tb_top.dut.i_openfpga_top.grid_clb_4__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410456_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410457"  onclick="showContent('inst_tag_1410457')">tb_top.dut.i_openfpga_top.grid_clb_4__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410457_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410458"  onclick="showContent('inst_tag_1410458')">tb_top.dut.i_openfpga_top.grid_clb_4__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410458_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410459"  onclick="showContent('inst_tag_1410459')">tb_top.dut.i_openfpga_top.grid_clb_4__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410459_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_1.html#inst_tag_1410460"  onclick="showContent('inst_tag_1410460')">tb_top.dut.i_openfpga_top.grid_clb_4__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_1.html#inst_tag_1410460_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410461"  onclick="showContent('inst_tag_1410461')">tb_top.dut.i_openfpga_top.grid_clb_4__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410461_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410462"  onclick="showContent('inst_tag_1410462')">tb_top.dut.i_openfpga_top.grid_clb_4__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410462_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410463"  onclick="showContent('inst_tag_1410463')">tb_top.dut.i_openfpga_top.grid_clb_4__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410463_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410464"  onclick="showContent('inst_tag_1410464')">tb_top.dut.i_openfpga_top.grid_clb_4__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410464_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410465"  onclick="showContent('inst_tag_1410465')">tb_top.dut.i_openfpga_top.grid_clb_4__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410465_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410466"  onclick="showContent('inst_tag_1410466')">tb_top.dut.i_openfpga_top.grid_clb_4__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410466_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410467"  onclick="showContent('inst_tag_1410467')">tb_top.dut.i_openfpga_top.grid_clb_4__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410467_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410468"  onclick="showContent('inst_tag_1410468')">tb_top.dut.i_openfpga_top.grid_clb_4__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410468_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410469"  onclick="showContent('inst_tag_1410469')">tb_top.dut.i_openfpga_top.grid_clb_4__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410469_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410470"  onclick="showContent('inst_tag_1410470')">tb_top.dut.i_openfpga_top.grid_clb_4__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410470_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410471"  onclick="showContent('inst_tag_1410471')">tb_top.dut.i_openfpga_top.grid_clb_4__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410471_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410472"  onclick="showContent('inst_tag_1410472')">tb_top.dut.i_openfpga_top.grid_clb_4__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410472_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410473"  onclick="showContent('inst_tag_1410473')">tb_top.dut.i_openfpga_top.grid_clb_4__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.89</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410473_Toggle" > 55.89</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410474"  onclick="showContent('inst_tag_1410474')">tb_top.dut.i_openfpga_top.grid_clb_4__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410474_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410475"  onclick="showContent('inst_tag_1410475')">tb_top.dut.i_openfpga_top.grid_clb_4__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410475_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410476"  onclick="showContent('inst_tag_1410476')">tb_top.dut.i_openfpga_top.grid_clb_4__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410476_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410477"  onclick="showContent('inst_tag_1410477')">tb_top.dut.i_openfpga_top.grid_clb_4__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410477_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410478"  onclick="showContent('inst_tag_1410478')">tb_top.dut.i_openfpga_top.grid_clb_4__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410478_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410479"  onclick="showContent('inst_tag_1410479')">tb_top.dut.i_openfpga_top.grid_clb_4__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410479_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410480"  onclick="showContent('inst_tag_1410480')">tb_top.dut.i_openfpga_top.grid_clb_4__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.19</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410480_Toggle" > 56.19</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410481"  onclick="showContent('inst_tag_1410481')">tb_top.dut.i_openfpga_top.grid_clb_4__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410481_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410482"  onclick="showContent('inst_tag_1410482')">tb_top.dut.i_openfpga_top.grid_clb_4__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 59.37</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410482_Toggle" > 59.37</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410483"  onclick="showContent('inst_tag_1410483')">tb_top.dut.i_openfpga_top.grid_clb_4__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410483_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410484"  onclick="showContent('inst_tag_1410484')">tb_top.dut.i_openfpga_top.grid_clb_4__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410484_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410485"  onclick="showContent('inst_tag_1410485')">tb_top.dut.i_openfpga_top.grid_clb_4__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410485_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410486"  onclick="showContent('inst_tag_1410486')">tb_top.dut.i_openfpga_top.grid_clb_4__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410486_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410487"  onclick="showContent('inst_tag_1410487')">tb_top.dut.i_openfpga_top.grid_clb_4__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410487_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410488"  onclick="showContent('inst_tag_1410488')">tb_top.dut.i_openfpga_top.grid_clb_4__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410488_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410489"  onclick="showContent('inst_tag_1410489')">tb_top.dut.i_openfpga_top.grid_clb_4__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410489_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410490"  onclick="showContent('inst_tag_1410490')">tb_top.dut.i_openfpga_top.grid_clb_4__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410490_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410491"  onclick="showContent('inst_tag_1410491')">tb_top.dut.i_openfpga_top.grid_clb_4__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410491_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410492"  onclick="showContent('inst_tag_1410492')">tb_top.dut.i_openfpga_top.grid_clb_4__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410492_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410493"  onclick="showContent('inst_tag_1410493')">tb_top.dut.i_openfpga_top.grid_clb_4__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410493_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410494"  onclick="showContent('inst_tag_1410494')">tb_top.dut.i_openfpga_top.grid_clb_4__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.76</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410494_Toggle" > 58.76</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410495"  onclick="showContent('inst_tag_1410495')">tb_top.dut.i_openfpga_top.grid_clb_4__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410495_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410496"  onclick="showContent('inst_tag_1410496')">tb_top.dut.i_openfpga_top.grid_clb_4__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410496_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410497"  onclick="showContent('inst_tag_1410497')">tb_top.dut.i_openfpga_top.grid_clb_4__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410497_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410498"  onclick="showContent('inst_tag_1410498')">tb_top.dut.i_openfpga_top.grid_clb_4__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410498_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410499"  onclick="showContent('inst_tag_1410499')">tb_top.dut.i_openfpga_top.grid_clb_4__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410499_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410500"  onclick="showContent('inst_tag_1410500')">tb_top.dut.i_openfpga_top.grid_clb_4__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410500_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410501"  onclick="showContent('inst_tag_1410501')">tb_top.dut.i_openfpga_top.grid_clb_4__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410501_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410502"  onclick="showContent('inst_tag_1410502')">tb_top.dut.i_openfpga_top.grid_clb_4__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.19</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410502_Toggle" > 56.19</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410503"  onclick="showContent('inst_tag_1410503')">tb_top.dut.i_openfpga_top.grid_clb_4__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410503_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410504"  onclick="showContent('inst_tag_1410504')">tb_top.dut.i_openfpga_top.grid_clb_4__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.89</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410504_Toggle" > 55.89</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410505"  onclick="showContent('inst_tag_1410505')">tb_top.dut.i_openfpga_top.grid_clb_4__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410505_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410506"  onclick="showContent('inst_tag_1410506')">tb_top.dut.i_openfpga_top.grid_clb_4__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410506_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410507"  onclick="showContent('inst_tag_1410507')">tb_top.dut.i_openfpga_top.grid_clb_4__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410507_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410508"  onclick="showContent('inst_tag_1410508')">tb_top.dut.i_openfpga_top.grid_clb_4__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410508_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410509"  onclick="showContent('inst_tag_1410509')">tb_top.dut.i_openfpga_top.grid_clb_4__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410509_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410510"  onclick="showContent('inst_tag_1410510')">tb_top.dut.i_openfpga_top.grid_clb_4__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410510_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410511"  onclick="showContent('inst_tag_1410511')">tb_top.dut.i_openfpga_top.grid_clb_4__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410511_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410512"  onclick="showContent('inst_tag_1410512')">tb_top.dut.i_openfpga_top.grid_clb_4__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410512_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410513"  onclick="showContent('inst_tag_1410513')">tb_top.dut.i_openfpga_top.grid_clb_4__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410513_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410514"  onclick="showContent('inst_tag_1410514')">tb_top.dut.i_openfpga_top.grid_clb_4__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410514_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410515"  onclick="showContent('inst_tag_1410515')">tb_top.dut.i_openfpga_top.grid_clb_4__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410515_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410516"  onclick="showContent('inst_tag_1410516')">tb_top.dut.i_openfpga_top.grid_clb_4__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410516_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410517"  onclick="showContent('inst_tag_1410517')">tb_top.dut.i_openfpga_top.grid_clb_5__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410517_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410518"  onclick="showContent('inst_tag_1410518')">tb_top.dut.i_openfpga_top.grid_clb_5__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410518_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410519"  onclick="showContent('inst_tag_1410519')">tb_top.dut.i_openfpga_top.grid_clb_5__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410519_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410520"  onclick="showContent('inst_tag_1410520')">tb_top.dut.i_openfpga_top.grid_clb_5__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410520_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410521"  onclick="showContent('inst_tag_1410521')">tb_top.dut.i_openfpga_top.grid_clb_5__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410521_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410522"  onclick="showContent('inst_tag_1410522')">tb_top.dut.i_openfpga_top.grid_clb_5__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410522_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410523"  onclick="showContent('inst_tag_1410523')">tb_top.dut.i_openfpga_top.grid_clb_5__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410523_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410524"  onclick="showContent('inst_tag_1410524')">tb_top.dut.i_openfpga_top.grid_clb_5__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410524_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410525"  onclick="showContent('inst_tag_1410525')">tb_top.dut.i_openfpga_top.grid_clb_5__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410525_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410526"  onclick="showContent('inst_tag_1410526')">tb_top.dut.i_openfpga_top.grid_clb_5__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410526_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410527"  onclick="showContent('inst_tag_1410527')">tb_top.dut.i_openfpga_top.grid_clb_5__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410527_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410528"  onclick="showContent('inst_tag_1410528')">tb_top.dut.i_openfpga_top.grid_clb_5__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410528_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410529"  onclick="showContent('inst_tag_1410529')">tb_top.dut.i_openfpga_top.grid_clb_5__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410529_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410530"  onclick="showContent('inst_tag_1410530')">tb_top.dut.i_openfpga_top.grid_clb_5__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410530_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410531"  onclick="showContent('inst_tag_1410531')">tb_top.dut.i_openfpga_top.grid_clb_5__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410531_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410532"  onclick="showContent('inst_tag_1410532')">tb_top.dut.i_openfpga_top.grid_clb_5__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410532_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410533"  onclick="showContent('inst_tag_1410533')">tb_top.dut.i_openfpga_top.grid_clb_5__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410533_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410534"  onclick="showContent('inst_tag_1410534')">tb_top.dut.i_openfpga_top.grid_clb_5__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410534_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410535"  onclick="showContent('inst_tag_1410535')">tb_top.dut.i_openfpga_top.grid_clb_5__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410535_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410536"  onclick="showContent('inst_tag_1410536')">tb_top.dut.i_openfpga_top.grid_clb_5__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410536_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410537"  onclick="showContent('inst_tag_1410537')">tb_top.dut.i_openfpga_top.grid_clb_5__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410537_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410538"  onclick="showContent('inst_tag_1410538')">tb_top.dut.i_openfpga_top.grid_clb_5__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410538_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410539"  onclick="showContent('inst_tag_1410539')">tb_top.dut.i_openfpga_top.grid_clb_5__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410539_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410540"  onclick="showContent('inst_tag_1410540')">tb_top.dut.i_openfpga_top.grid_clb_5__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410540_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410541"  onclick="showContent('inst_tag_1410541')">tb_top.dut.i_openfpga_top.grid_clb_5__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410541_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410542"  onclick="showContent('inst_tag_1410542')">tb_top.dut.i_openfpga_top.grid_clb_5__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410542_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410543"  onclick="showContent('inst_tag_1410543')">tb_top.dut.i_openfpga_top.grid_clb_5__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.76</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410543_Toggle" > 58.76</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410544"  onclick="showContent('inst_tag_1410544')">tb_top.dut.i_openfpga_top.grid_clb_5__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410544_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410545"  onclick="showContent('inst_tag_1410545')">tb_top.dut.i_openfpga_top.grid_clb_5__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410545_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410546"  onclick="showContent('inst_tag_1410546')">tb_top.dut.i_openfpga_top.grid_clb_5__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410546_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410547"  onclick="showContent('inst_tag_1410547')">tb_top.dut.i_openfpga_top.grid_clb_5__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410547_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410548"  onclick="showContent('inst_tag_1410548')">tb_top.dut.i_openfpga_top.grid_clb_5__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410548_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410549"  onclick="showContent('inst_tag_1410549')">tb_top.dut.i_openfpga_top.grid_clb_5__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410549_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410550"  onclick="showContent('inst_tag_1410550')">tb_top.dut.i_openfpga_top.grid_clb_5__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410550_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410551"  onclick="showContent('inst_tag_1410551')">tb_top.dut.i_openfpga_top.grid_clb_5__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410551_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410552"  onclick="showContent('inst_tag_1410552')">tb_top.dut.i_openfpga_top.grid_clb_5__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 59.21</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410552_Toggle" > 59.21</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410553"  onclick="showContent('inst_tag_1410553')">tb_top.dut.i_openfpga_top.grid_clb_5__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.91</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410553_Toggle" > 58.91</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410554"  onclick="showContent('inst_tag_1410554')">tb_top.dut.i_openfpga_top.grid_clb_5__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410554_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410555"  onclick="showContent('inst_tag_1410555')">tb_top.dut.i_openfpga_top.grid_clb_5__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410555_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410556"  onclick="showContent('inst_tag_1410556')">tb_top.dut.i_openfpga_top.grid_clb_5__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410556_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410557"  onclick="showContent('inst_tag_1410557')">tb_top.dut.i_openfpga_top.grid_clb_5__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410557_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410558"  onclick="showContent('inst_tag_1410558')">tb_top.dut.i_openfpga_top.grid_clb_5__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410558_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410559"  onclick="showContent('inst_tag_1410559')">tb_top.dut.i_openfpga_top.grid_clb_5__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410559_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410560"  onclick="showContent('inst_tag_1410560')">tb_top.dut.i_openfpga_top.grid_clb_5__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410560_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410561"  onclick="showContent('inst_tag_1410561')">tb_top.dut.i_openfpga_top.grid_clb_5__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410561_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410562"  onclick="showContent('inst_tag_1410562')">tb_top.dut.i_openfpga_top.grid_clb_5__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410562_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410563"  onclick="showContent('inst_tag_1410563')">tb_top.dut.i_openfpga_top.grid_clb_5__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410563_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410564"  onclick="showContent('inst_tag_1410564')">tb_top.dut.i_openfpga_top.grid_clb_5__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410564_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410565"  onclick="showContent('inst_tag_1410565')">tb_top.dut.i_openfpga_top.grid_clb_5__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410565_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410566"  onclick="showContent('inst_tag_1410566')">tb_top.dut.i_openfpga_top.grid_clb_5__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410566_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410567"  onclick="showContent('inst_tag_1410567')">tb_top.dut.i_openfpga_top.grid_clb_5__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410567_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410568"  onclick="showContent('inst_tag_1410568')">tb_top.dut.i_openfpga_top.grid_clb_5__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410568_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410569"  onclick="showContent('inst_tag_1410569')">tb_top.dut.i_openfpga_top.grid_clb_5__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410569_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410570"  onclick="showContent('inst_tag_1410570')">tb_top.dut.i_openfpga_top.grid_clb_5__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410570_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410571"  onclick="showContent('inst_tag_1410571')">tb_top.dut.i_openfpga_top.grid_clb_5__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410571_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410572"  onclick="showContent('inst_tag_1410572')">tb_top.dut.i_openfpga_top.grid_clb_5__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410572_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410573"  onclick="showContent('inst_tag_1410573')">tb_top.dut.i_openfpga_top.grid_clb_5__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410573_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410574"  onclick="showContent('inst_tag_1410574')">tb_top.dut.i_openfpga_top.grid_clb_5__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.04</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410574_Toggle" > 56.04</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410575"  onclick="showContent('inst_tag_1410575')">tb_top.dut.i_openfpga_top.grid_clb_5__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410575_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410576"  onclick="showContent('inst_tag_1410576')">tb_top.dut.i_openfpga_top.grid_clb_5__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410576_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410577"  onclick="showContent('inst_tag_1410577')">tb_top.dut.i_openfpga_top.grid_clb_5__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410577_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410578"  onclick="showContent('inst_tag_1410578')">tb_top.dut.i_openfpga_top.grid_clb_5__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410578_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410579"  onclick="showContent('inst_tag_1410579')">tb_top.dut.i_openfpga_top.grid_clb_5__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410579_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410580"  onclick="showContent('inst_tag_1410580')">tb_top.dut.i_openfpga_top.grid_clb_5__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410580_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410581"  onclick="showContent('inst_tag_1410581')">tb_top.dut.i_openfpga_top.grid_clb_5__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410581_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410582"  onclick="showContent('inst_tag_1410582')">tb_top.dut.i_openfpga_top.grid_clb_5__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410582_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410583"  onclick="showContent('inst_tag_1410583')">tb_top.dut.i_openfpga_top.grid_clb_5__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.91</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410583_Toggle" > 58.91</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410584"  onclick="showContent('inst_tag_1410584')">tb_top.dut.i_openfpga_top.grid_clb_5__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410584_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410585"  onclick="showContent('inst_tag_1410585')">tb_top.dut.i_openfpga_top.grid_clb_5__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410585_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410586"  onclick="showContent('inst_tag_1410586')">tb_top.dut.i_openfpga_top.grid_clb_5__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 59.06</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410586_Toggle" > 59.06</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410587"  onclick="showContent('inst_tag_1410587')">tb_top.dut.i_openfpga_top.grid_clb_5__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410587_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410588"  onclick="showContent('inst_tag_1410588')">tb_top.dut.i_openfpga_top.grid_clb_5__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410588_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410589"  onclick="showContent('inst_tag_1410589')">tb_top.dut.i_openfpga_top.grid_clb_5__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410589_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410590"  onclick="showContent('inst_tag_1410590')">tb_top.dut.i_openfpga_top.grid_clb_5__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410590_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410591"  onclick="showContent('inst_tag_1410591')">tb_top.dut.i_openfpga_top.grid_clb_5__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410591_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410592"  onclick="showContent('inst_tag_1410592')">tb_top.dut.i_openfpga_top.grid_clb_5__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410592_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410593"  onclick="showContent('inst_tag_1410593')">tb_top.dut.i_openfpga_top.grid_clb_5__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410593_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410594"  onclick="showContent('inst_tag_1410594')">tb_top.dut.i_openfpga_top.grid_clb_5__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410594_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410595"  onclick="showContent('inst_tag_1410595')">tb_top.dut.i_openfpga_top.grid_clb_5__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410595_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410596"  onclick="showContent('inst_tag_1410596')">tb_top.dut.i_openfpga_top.grid_clb_5__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410596_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410597"  onclick="showContent('inst_tag_1410597')">tb_top.dut.i_openfpga_top.grid_clb_5__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410597_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410598"  onclick="showContent('inst_tag_1410598')">tb_top.dut.i_openfpga_top.grid_clb_5__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410598_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410599"  onclick="showContent('inst_tag_1410599')">tb_top.dut.i_openfpga_top.grid_clb_5__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410599_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410600"  onclick="showContent('inst_tag_1410600')">tb_top.dut.i_openfpga_top.grid_clb_5__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410600_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410601"  onclick="showContent('inst_tag_1410601')">tb_top.dut.i_openfpga_top.grid_clb_5__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410601_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410602"  onclick="showContent('inst_tag_1410602')">tb_top.dut.i_openfpga_top.grid_clb_5__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410602_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410603"  onclick="showContent('inst_tag_1410603')">tb_top.dut.i_openfpga_top.grid_clb_5__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410603_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410604"  onclick="showContent('inst_tag_1410604')">tb_top.dut.i_openfpga_top.grid_clb_5__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410604_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410605"  onclick="showContent('inst_tag_1410605')">tb_top.dut.i_openfpga_top.grid_clb_5__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410605_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410606"  onclick="showContent('inst_tag_1410606')">tb_top.dut.i_openfpga_top.grid_clb_5__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410606_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410607"  onclick="showContent('inst_tag_1410607')">tb_top.dut.i_openfpga_top.grid_clb_5__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410607_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410608"  onclick="showContent('inst_tag_1410608')">tb_top.dut.i_openfpga_top.grid_clb_5__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410608_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410609"  onclick="showContent('inst_tag_1410609')">tb_top.dut.i_openfpga_top.grid_clb_5__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410609_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410610"  onclick="showContent('inst_tag_1410610')">tb_top.dut.i_openfpga_top.grid_clb_5__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410610_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410611"  onclick="showContent('inst_tag_1410611')">tb_top.dut.i_openfpga_top.grid_clb_5__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410611_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_2.html#inst_tag_1410612"  onclick="showContent('inst_tag_1410612')">tb_top.dut.i_openfpga_top.grid_clb_5__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_2.html#inst_tag_1410612_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410613"  onclick="showContent('inst_tag_1410613')">tb_top.dut.i_openfpga_top.grid_clb_5__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410613_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410614"  onclick="showContent('inst_tag_1410614')">tb_top.dut.i_openfpga_top.grid_clb_5__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410614_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410615"  onclick="showContent('inst_tag_1410615')">tb_top.dut.i_openfpga_top.grid_clb_5__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410615_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410616"  onclick="showContent('inst_tag_1410616')">tb_top.dut.i_openfpga_top.grid_clb_5__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410616_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410617"  onclick="showContent('inst_tag_1410617')">tb_top.dut.i_openfpga_top.grid_clb_5__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410617_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410618"  onclick="showContent('inst_tag_1410618')">tb_top.dut.i_openfpga_top.grid_clb_5__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410618_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410619"  onclick="showContent('inst_tag_1410619')">tb_top.dut.i_openfpga_top.grid_clb_5__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410619_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410620"  onclick="showContent('inst_tag_1410620')">tb_top.dut.i_openfpga_top.grid_clb_5__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410620_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410621"  onclick="showContent('inst_tag_1410621')">tb_top.dut.i_openfpga_top.grid_clb_5__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410621_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410622"  onclick="showContent('inst_tag_1410622')">tb_top.dut.i_openfpga_top.grid_clb_5__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410622_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410623"  onclick="showContent('inst_tag_1410623')">tb_top.dut.i_openfpga_top.grid_clb_5__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410623_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410624"  onclick="showContent('inst_tag_1410624')">tb_top.dut.i_openfpga_top.grid_clb_5__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410624_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410625"  onclick="showContent('inst_tag_1410625')">tb_top.dut.i_openfpga_top.grid_clb_5__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410625_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410626"  onclick="showContent('inst_tag_1410626')">tb_top.dut.i_openfpga_top.grid_clb_5__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410626_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410627"  onclick="showContent('inst_tag_1410627')">tb_top.dut.i_openfpga_top.grid_clb_5__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410627_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410628"  onclick="showContent('inst_tag_1410628')">tb_top.dut.i_openfpga_top.grid_clb_5__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410628_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410629"  onclick="showContent('inst_tag_1410629')">tb_top.dut.i_openfpga_top.grid_clb_5__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410629_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410630"  onclick="showContent('inst_tag_1410630')">tb_top.dut.i_openfpga_top.grid_clb_5__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410630_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410631"  onclick="showContent('inst_tag_1410631')">tb_top.dut.i_openfpga_top.grid_clb_5__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410631_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410632"  onclick="showContent('inst_tag_1410632')">tb_top.dut.i_openfpga_top.grid_clb_5__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410632_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410633"  onclick="showContent('inst_tag_1410633')">tb_top.dut.i_openfpga_top.grid_clb_5__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410633_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410634"  onclick="showContent('inst_tag_1410634')">tb_top.dut.i_openfpga_top.grid_clb_5__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410634_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410635"  onclick="showContent('inst_tag_1410635')">tb_top.dut.i_openfpga_top.grid_clb_5__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410635_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410636"  onclick="showContent('inst_tag_1410636')">tb_top.dut.i_openfpga_top.grid_clb_5__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410636_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410637"  onclick="showContent('inst_tag_1410637')">tb_top.dut.i_openfpga_top.grid_clb_7__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410637_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410638"  onclick="showContent('inst_tag_1410638')">tb_top.dut.i_openfpga_top.grid_clb_7__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410638_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410639"  onclick="showContent('inst_tag_1410639')">tb_top.dut.i_openfpga_top.grid_clb_7__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.19</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410639_Toggle" > 56.19</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410640"  onclick="showContent('inst_tag_1410640')">tb_top.dut.i_openfpga_top.grid_clb_7__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410640_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410641"  onclick="showContent('inst_tag_1410641')">tb_top.dut.i_openfpga_top.grid_clb_7__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410641_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410642"  onclick="showContent('inst_tag_1410642')">tb_top.dut.i_openfpga_top.grid_clb_7__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410642_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410643"  onclick="showContent('inst_tag_1410643')">tb_top.dut.i_openfpga_top.grid_clb_7__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410643_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410644"  onclick="showContent('inst_tag_1410644')">tb_top.dut.i_openfpga_top.grid_clb_7__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410644_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410645"  onclick="showContent('inst_tag_1410645')">tb_top.dut.i_openfpga_top.grid_clb_7__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410645_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410646"  onclick="showContent('inst_tag_1410646')">tb_top.dut.i_openfpga_top.grid_clb_7__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410646_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410647"  onclick="showContent('inst_tag_1410647')">tb_top.dut.i_openfpga_top.grid_clb_7__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410647_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410648"  onclick="showContent('inst_tag_1410648')">tb_top.dut.i_openfpga_top.grid_clb_7__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410648_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410649"  onclick="showContent('inst_tag_1410649')">tb_top.dut.i_openfpga_top.grid_clb_7__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410649_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410650"  onclick="showContent('inst_tag_1410650')">tb_top.dut.i_openfpga_top.grid_clb_7__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410650_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410651"  onclick="showContent('inst_tag_1410651')">tb_top.dut.i_openfpga_top.grid_clb_7__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410651_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410652"  onclick="showContent('inst_tag_1410652')">tb_top.dut.i_openfpga_top.grid_clb_7__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410652_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410653"  onclick="showContent('inst_tag_1410653')">tb_top.dut.i_openfpga_top.grid_clb_7__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410653_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410654"  onclick="showContent('inst_tag_1410654')">tb_top.dut.i_openfpga_top.grid_clb_7__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410654_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410655"  onclick="showContent('inst_tag_1410655')">tb_top.dut.i_openfpga_top.grid_clb_7__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410655_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410656"  onclick="showContent('inst_tag_1410656')">tb_top.dut.i_openfpga_top.grid_clb_7__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410656_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410657"  onclick="showContent('inst_tag_1410657')">tb_top.dut.i_openfpga_top.grid_clb_7__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410657_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410658"  onclick="showContent('inst_tag_1410658')">tb_top.dut.i_openfpga_top.grid_clb_7__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410658_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410659"  onclick="showContent('inst_tag_1410659')">tb_top.dut.i_openfpga_top.grid_clb_7__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410659_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410660"  onclick="showContent('inst_tag_1410660')">tb_top.dut.i_openfpga_top.grid_clb_7__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410660_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410661"  onclick="showContent('inst_tag_1410661')">tb_top.dut.i_openfpga_top.grid_clb_7__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410661_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410662"  onclick="showContent('inst_tag_1410662')">tb_top.dut.i_openfpga_top.grid_clb_7__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410662_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410663"  onclick="showContent('inst_tag_1410663')">tb_top.dut.i_openfpga_top.grid_clb_7__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410663_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410664"  onclick="showContent('inst_tag_1410664')">tb_top.dut.i_openfpga_top.grid_clb_7__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.91</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410664_Toggle" > 58.91</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410665"  onclick="showContent('inst_tag_1410665')">tb_top.dut.i_openfpga_top.grid_clb_7__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410665_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410666"  onclick="showContent('inst_tag_1410666')">tb_top.dut.i_openfpga_top.grid_clb_7__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410666_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410667"  onclick="showContent('inst_tag_1410667')">tb_top.dut.i_openfpga_top.grid_clb_7__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 59.37</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410667_Toggle" > 59.37</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410668"  onclick="showContent('inst_tag_1410668')">tb_top.dut.i_openfpga_top.grid_clb_7__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410668_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410669"  onclick="showContent('inst_tag_1410669')">tb_top.dut.i_openfpga_top.grid_clb_7__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410669_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410670"  onclick="showContent('inst_tag_1410670')">tb_top.dut.i_openfpga_top.grid_clb_7__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410670_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410671"  onclick="showContent('inst_tag_1410671')">tb_top.dut.i_openfpga_top.grid_clb_7__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.76</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410671_Toggle" > 58.76</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410672"  onclick="showContent('inst_tag_1410672')">tb_top.dut.i_openfpga_top.grid_clb_7__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410672_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410673"  onclick="showContent('inst_tag_1410673')">tb_top.dut.i_openfpga_top.grid_clb_7__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410673_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410674"  onclick="showContent('inst_tag_1410674')">tb_top.dut.i_openfpga_top.grid_clb_7__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410674_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410675"  onclick="showContent('inst_tag_1410675')">tb_top.dut.i_openfpga_top.grid_clb_7__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410675_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410676"  onclick="showContent('inst_tag_1410676')">tb_top.dut.i_openfpga_top.grid_clb_7__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410676_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410677"  onclick="showContent('inst_tag_1410677')">tb_top.dut.i_openfpga_top.grid_clb_7__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410677_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410678"  onclick="showContent('inst_tag_1410678')">tb_top.dut.i_openfpga_top.grid_clb_7__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410678_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410679"  onclick="showContent('inst_tag_1410679')">tb_top.dut.i_openfpga_top.grid_clb_7__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410679_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410680"  onclick="showContent('inst_tag_1410680')">tb_top.dut.i_openfpga_top.grid_clb_7__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410680_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410681"  onclick="showContent('inst_tag_1410681')">tb_top.dut.i_openfpga_top.grid_clb_7__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410681_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410682"  onclick="showContent('inst_tag_1410682')">tb_top.dut.i_openfpga_top.grid_clb_7__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410682_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410683"  onclick="showContent('inst_tag_1410683')">tb_top.dut.i_openfpga_top.grid_clb_7__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410683_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410684"  onclick="showContent('inst_tag_1410684')">tb_top.dut.i_openfpga_top.grid_clb_7__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410684_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410685"  onclick="showContent('inst_tag_1410685')">tb_top.dut.i_openfpga_top.grid_clb_7__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410685_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410686"  onclick="showContent('inst_tag_1410686')">tb_top.dut.i_openfpga_top.grid_clb_7__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410686_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410687"  onclick="showContent('inst_tag_1410687')">tb_top.dut.i_openfpga_top.grid_clb_7__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410687_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410688"  onclick="showContent('inst_tag_1410688')">tb_top.dut.i_openfpga_top.grid_clb_7__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410688_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410689"  onclick="showContent('inst_tag_1410689')">tb_top.dut.i_openfpga_top.grid_clb_7__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410689_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410690"  onclick="showContent('inst_tag_1410690')">tb_top.dut.i_openfpga_top.grid_clb_7__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410690_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410691"  onclick="showContent('inst_tag_1410691')">tb_top.dut.i_openfpga_top.grid_clb_7__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410691_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410692"  onclick="showContent('inst_tag_1410692')">tb_top.dut.i_openfpga_top.grid_clb_7__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410692_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410693"  onclick="showContent('inst_tag_1410693')">tb_top.dut.i_openfpga_top.grid_clb_7__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410693_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410694"  onclick="showContent('inst_tag_1410694')">tb_top.dut.i_openfpga_top.grid_clb_7__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410694_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410695"  onclick="showContent('inst_tag_1410695')">tb_top.dut.i_openfpga_top.grid_clb_7__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410695_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410696"  onclick="showContent('inst_tag_1410696')">tb_top.dut.i_openfpga_top.grid_clb_7__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410696_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410697"  onclick="showContent('inst_tag_1410697')">tb_top.dut.i_openfpga_top.grid_clb_7__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410697_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410698"  onclick="showContent('inst_tag_1410698')">tb_top.dut.i_openfpga_top.grid_clb_7__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410698_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410699"  onclick="showContent('inst_tag_1410699')">tb_top.dut.i_openfpga_top.grid_clb_7__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410699_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410700"  onclick="showContent('inst_tag_1410700')">tb_top.dut.i_openfpga_top.grid_clb_7__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410700_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410701"  onclick="showContent('inst_tag_1410701')">tb_top.dut.i_openfpga_top.grid_clb_7__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.76</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410701_Toggle" > 58.76</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410702"  onclick="showContent('inst_tag_1410702')">tb_top.dut.i_openfpga_top.grid_clb_7__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410702_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410703"  onclick="showContent('inst_tag_1410703')">tb_top.dut.i_openfpga_top.grid_clb_7__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410703_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410704"  onclick="showContent('inst_tag_1410704')">tb_top.dut.i_openfpga_top.grid_clb_7__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410704_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410705"  onclick="showContent('inst_tag_1410705')">tb_top.dut.i_openfpga_top.grid_clb_7__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410705_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410706"  onclick="showContent('inst_tag_1410706')">tb_top.dut.i_openfpga_top.grid_clb_7__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410706_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410707"  onclick="showContent('inst_tag_1410707')">tb_top.dut.i_openfpga_top.grid_clb_7__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410707_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410708"  onclick="showContent('inst_tag_1410708')">tb_top.dut.i_openfpga_top.grid_clb_7__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410708_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410709"  onclick="showContent('inst_tag_1410709')">tb_top.dut.i_openfpga_top.grid_clb_7__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410709_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410710"  onclick="showContent('inst_tag_1410710')">tb_top.dut.i_openfpga_top.grid_clb_7__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410710_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410711"  onclick="showContent('inst_tag_1410711')">tb_top.dut.i_openfpga_top.grid_clb_7__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410711_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410712"  onclick="showContent('inst_tag_1410712')">tb_top.dut.i_openfpga_top.grid_clb_7__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410712_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410713"  onclick="showContent('inst_tag_1410713')">tb_top.dut.i_openfpga_top.grid_clb_7__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410713_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410714"  onclick="showContent('inst_tag_1410714')">tb_top.dut.i_openfpga_top.grid_clb_7__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410714_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410715"  onclick="showContent('inst_tag_1410715')">tb_top.dut.i_openfpga_top.grid_clb_7__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410715_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410716"  onclick="showContent('inst_tag_1410716')">tb_top.dut.i_openfpga_top.grid_clb_7__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410716_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410717"  onclick="showContent('inst_tag_1410717')">tb_top.dut.i_openfpga_top.grid_clb_7__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410717_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410718"  onclick="showContent('inst_tag_1410718')">tb_top.dut.i_openfpga_top.grid_clb_7__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410718_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410719"  onclick="showContent('inst_tag_1410719')">tb_top.dut.i_openfpga_top.grid_clb_7__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410719_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410720"  onclick="showContent('inst_tag_1410720')">tb_top.dut.i_openfpga_top.grid_clb_7__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410720_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410721"  onclick="showContent('inst_tag_1410721')">tb_top.dut.i_openfpga_top.grid_clb_7__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410721_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410722"  onclick="showContent('inst_tag_1410722')">tb_top.dut.i_openfpga_top.grid_clb_7__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410722_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410723"  onclick="showContent('inst_tag_1410723')">tb_top.dut.i_openfpga_top.grid_clb_7__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410723_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410724"  onclick="showContent('inst_tag_1410724')">tb_top.dut.i_openfpga_top.grid_clb_7__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410724_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410725"  onclick="showContent('inst_tag_1410725')">tb_top.dut.i_openfpga_top.grid_clb_7__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410725_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410726"  onclick="showContent('inst_tag_1410726')">tb_top.dut.i_openfpga_top.grid_clb_7__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410726_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410727"  onclick="showContent('inst_tag_1410727')">tb_top.dut.i_openfpga_top.grid_clb_7__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410727_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410728"  onclick="showContent('inst_tag_1410728')">tb_top.dut.i_openfpga_top.grid_clb_7__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.76</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410728_Toggle" > 58.76</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410729"  onclick="showContent('inst_tag_1410729')">tb_top.dut.i_openfpga_top.grid_clb_7__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410729_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410730"  onclick="showContent('inst_tag_1410730')">tb_top.dut.i_openfpga_top.grid_clb_7__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410730_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410731"  onclick="showContent('inst_tag_1410731')">tb_top.dut.i_openfpga_top.grid_clb_7__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410731_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410732"  onclick="showContent('inst_tag_1410732')">tb_top.dut.i_openfpga_top.grid_clb_7__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410732_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410733"  onclick="showContent('inst_tag_1410733')">tb_top.dut.i_openfpga_top.grid_clb_7__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410733_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410734"  onclick="showContent('inst_tag_1410734')">tb_top.dut.i_openfpga_top.grid_clb_7__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.76</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410734_Toggle" > 58.76</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410735"  onclick="showContent('inst_tag_1410735')">tb_top.dut.i_openfpga_top.grid_clb_7__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410735_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410736"  onclick="showContent('inst_tag_1410736')">tb_top.dut.i_openfpga_top.grid_clb_7__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410736_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410737"  onclick="showContent('inst_tag_1410737')">tb_top.dut.i_openfpga_top.grid_clb_7__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410737_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410738"  onclick="showContent('inst_tag_1410738')">tb_top.dut.i_openfpga_top.grid_clb_7__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410738_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410739"  onclick="showContent('inst_tag_1410739')">tb_top.dut.i_openfpga_top.grid_clb_7__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410739_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410740"  onclick="showContent('inst_tag_1410740')">tb_top.dut.i_openfpga_top.grid_clb_7__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410740_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410741"  onclick="showContent('inst_tag_1410741')">tb_top.dut.i_openfpga_top.grid_clb_7__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410741_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410742"  onclick="showContent('inst_tag_1410742')">tb_top.dut.i_openfpga_top.grid_clb_7__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410742_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410743"  onclick="showContent('inst_tag_1410743')">tb_top.dut.i_openfpga_top.grid_clb_7__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410743_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410744"  onclick="showContent('inst_tag_1410744')">tb_top.dut.i_openfpga_top.grid_clb_7__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410744_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410745"  onclick="showContent('inst_tag_1410745')">tb_top.dut.i_openfpga_top.grid_clb_7__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410745_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410746"  onclick="showContent('inst_tag_1410746')">tb_top.dut.i_openfpga_top.grid_clb_7__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410746_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410747"  onclick="showContent('inst_tag_1410747')">tb_top.dut.i_openfpga_top.grid_clb_7__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410747_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410748"  onclick="showContent('inst_tag_1410748')">tb_top.dut.i_openfpga_top.grid_clb_7__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.76</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410748_Toggle" > 58.76</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410749"  onclick="showContent('inst_tag_1410749')">tb_top.dut.i_openfpga_top.grid_clb_7__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410749_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410750"  onclick="showContent('inst_tag_1410750')">tb_top.dut.i_openfpga_top.grid_clb_7__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410750_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410751"  onclick="showContent('inst_tag_1410751')">tb_top.dut.i_openfpga_top.grid_clb_7__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410751_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410752"  onclick="showContent('inst_tag_1410752')">tb_top.dut.i_openfpga_top.grid_clb_7__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410752_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410753"  onclick="showContent('inst_tag_1410753')">tb_top.dut.i_openfpga_top.grid_clb_7__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410753_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410754"  onclick="showContent('inst_tag_1410754')">tb_top.dut.i_openfpga_top.grid_clb_7__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410754_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410755"  onclick="showContent('inst_tag_1410755')">tb_top.dut.i_openfpga_top.grid_clb_7__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410755_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410756"  onclick="showContent('inst_tag_1410756')">tb_top.dut.i_openfpga_top.grid_clb_7__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410756_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410757"  onclick="showContent('inst_tag_1410757')">tb_top.dut.i_openfpga_top.grid_clb_8__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410757_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410758"  onclick="showContent('inst_tag_1410758')">tb_top.dut.i_openfpga_top.grid_clb_8__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410758_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410759"  onclick="showContent('inst_tag_1410759')">tb_top.dut.i_openfpga_top.grid_clb_8__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410759_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410760"  onclick="showContent('inst_tag_1410760')">tb_top.dut.i_openfpga_top.grid_clb_8__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410760_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410761"  onclick="showContent('inst_tag_1410761')">tb_top.dut.i_openfpga_top.grid_clb_8__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410761_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410762"  onclick="showContent('inst_tag_1410762')">tb_top.dut.i_openfpga_top.grid_clb_8__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410762_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410763"  onclick="showContent('inst_tag_1410763')">tb_top.dut.i_openfpga_top.grid_clb_8__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410763_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_3.html#inst_tag_1410764"  onclick="showContent('inst_tag_1410764')">tb_top.dut.i_openfpga_top.grid_clb_8__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_3.html#inst_tag_1410764_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410765"  onclick="showContent('inst_tag_1410765')">tb_top.dut.i_openfpga_top.grid_clb_8__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410765_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410766"  onclick="showContent('inst_tag_1410766')">tb_top.dut.i_openfpga_top.grid_clb_8__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410766_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410767"  onclick="showContent('inst_tag_1410767')">tb_top.dut.i_openfpga_top.grid_clb_8__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410767_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410768"  onclick="showContent('inst_tag_1410768')">tb_top.dut.i_openfpga_top.grid_clb_8__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410768_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410769"  onclick="showContent('inst_tag_1410769')">tb_top.dut.i_openfpga_top.grid_clb_8__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410769_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410770"  onclick="showContent('inst_tag_1410770')">tb_top.dut.i_openfpga_top.grid_clb_8__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.74</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410770_Toggle" > 55.74</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410771"  onclick="showContent('inst_tag_1410771')">tb_top.dut.i_openfpga_top.grid_clb_8__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.76</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410771_Toggle" > 58.76</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410772"  onclick="showContent('inst_tag_1410772')">tb_top.dut.i_openfpga_top.grid_clb_8__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410772_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410773"  onclick="showContent('inst_tag_1410773')">tb_top.dut.i_openfpga_top.grid_clb_8__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410773_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410774"  onclick="showContent('inst_tag_1410774')">tb_top.dut.i_openfpga_top.grid_clb_8__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410774_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410775"  onclick="showContent('inst_tag_1410775')">tb_top.dut.i_openfpga_top.grid_clb_8__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410775_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410776"  onclick="showContent('inst_tag_1410776')">tb_top.dut.i_openfpga_top.grid_clb_8__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410776_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410777"  onclick="showContent('inst_tag_1410777')">tb_top.dut.i_openfpga_top.grid_clb_8__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410777_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410778"  onclick="showContent('inst_tag_1410778')">tb_top.dut.i_openfpga_top.grid_clb_8__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410778_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410779"  onclick="showContent('inst_tag_1410779')">tb_top.dut.i_openfpga_top.grid_clb_8__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410779_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410780"  onclick="showContent('inst_tag_1410780')">tb_top.dut.i_openfpga_top.grid_clb_8__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410780_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410781"  onclick="showContent('inst_tag_1410781')">tb_top.dut.i_openfpga_top.grid_clb_8__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410781_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410782"  onclick="showContent('inst_tag_1410782')">tb_top.dut.i_openfpga_top.grid_clb_8__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410782_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410783"  onclick="showContent('inst_tag_1410783')">tb_top.dut.i_openfpga_top.grid_clb_8__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410783_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410784"  onclick="showContent('inst_tag_1410784')">tb_top.dut.i_openfpga_top.grid_clb_8__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410784_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410785"  onclick="showContent('inst_tag_1410785')">tb_top.dut.i_openfpga_top.grid_clb_8__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410785_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410786"  onclick="showContent('inst_tag_1410786')">tb_top.dut.i_openfpga_top.grid_clb_8__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410786_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410787"  onclick="showContent('inst_tag_1410787')">tb_top.dut.i_openfpga_top.grid_clb_8__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410787_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410788"  onclick="showContent('inst_tag_1410788')">tb_top.dut.i_openfpga_top.grid_clb_8__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410788_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410789"  onclick="showContent('inst_tag_1410789')">tb_top.dut.i_openfpga_top.grid_clb_8__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410789_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410790"  onclick="showContent('inst_tag_1410790')">tb_top.dut.i_openfpga_top.grid_clb_8__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410790_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410791"  onclick="showContent('inst_tag_1410791')">tb_top.dut.i_openfpga_top.grid_clb_8__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410791_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410792"  onclick="showContent('inst_tag_1410792')">tb_top.dut.i_openfpga_top.grid_clb_8__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410792_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410793"  onclick="showContent('inst_tag_1410793')">tb_top.dut.i_openfpga_top.grid_clb_8__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410793_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410794"  onclick="showContent('inst_tag_1410794')">tb_top.dut.i_openfpga_top.grid_clb_8__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410794_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410795"  onclick="showContent('inst_tag_1410795')">tb_top.dut.i_openfpga_top.grid_clb_8__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410795_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410796"  onclick="showContent('inst_tag_1410796')">tb_top.dut.i_openfpga_top.grid_clb_8__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.91</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410796_Toggle" > 58.91</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410797"  onclick="showContent('inst_tag_1410797')">tb_top.dut.i_openfpga_top.grid_clb_8__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410797_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410798"  onclick="showContent('inst_tag_1410798')">tb_top.dut.i_openfpga_top.grid_clb_8__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410798_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410799"  onclick="showContent('inst_tag_1410799')">tb_top.dut.i_openfpga_top.grid_clb_8__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410799_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410800"  onclick="showContent('inst_tag_1410800')">tb_top.dut.i_openfpga_top.grid_clb_8__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410800_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410801"  onclick="showContent('inst_tag_1410801')">tb_top.dut.i_openfpga_top.grid_clb_8__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410801_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410802"  onclick="showContent('inst_tag_1410802')">tb_top.dut.i_openfpga_top.grid_clb_8__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410802_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410803"  onclick="showContent('inst_tag_1410803')">tb_top.dut.i_openfpga_top.grid_clb_8__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410803_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410804"  onclick="showContent('inst_tag_1410804')">tb_top.dut.i_openfpga_top.grid_clb_8__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410804_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410805"  onclick="showContent('inst_tag_1410805')">tb_top.dut.i_openfpga_top.grid_clb_8__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410805_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410806"  onclick="showContent('inst_tag_1410806')">tb_top.dut.i_openfpga_top.grid_clb_8__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410806_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410807"  onclick="showContent('inst_tag_1410807')">tb_top.dut.i_openfpga_top.grid_clb_8__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410807_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410808"  onclick="showContent('inst_tag_1410808')">tb_top.dut.i_openfpga_top.grid_clb_8__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410808_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410809"  onclick="showContent('inst_tag_1410809')">tb_top.dut.i_openfpga_top.grid_clb_8__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410809_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410810"  onclick="showContent('inst_tag_1410810')">tb_top.dut.i_openfpga_top.grid_clb_8__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410810_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410811"  onclick="showContent('inst_tag_1410811')">tb_top.dut.i_openfpga_top.grid_clb_8__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410811_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410812"  onclick="showContent('inst_tag_1410812')">tb_top.dut.i_openfpga_top.grid_clb_8__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410812_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410813"  onclick="showContent('inst_tag_1410813')">tb_top.dut.i_openfpga_top.grid_clb_8__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410813_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410814"  onclick="showContent('inst_tag_1410814')">tb_top.dut.i_openfpga_top.grid_clb_8__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410814_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410815"  onclick="showContent('inst_tag_1410815')">tb_top.dut.i_openfpga_top.grid_clb_8__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410815_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410816"  onclick="showContent('inst_tag_1410816')">tb_top.dut.i_openfpga_top.grid_clb_8__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410816_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410817"  onclick="showContent('inst_tag_1410817')">tb_top.dut.i_openfpga_top.grid_clb_8__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410817_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410818"  onclick="showContent('inst_tag_1410818')">tb_top.dut.i_openfpga_top.grid_clb_8__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410818_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410819"  onclick="showContent('inst_tag_1410819')">tb_top.dut.i_openfpga_top.grid_clb_8__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410819_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410820"  onclick="showContent('inst_tag_1410820')">tb_top.dut.i_openfpga_top.grid_clb_8__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410820_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410821"  onclick="showContent('inst_tag_1410821')">tb_top.dut.i_openfpga_top.grid_clb_8__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410821_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410822"  onclick="showContent('inst_tag_1410822')">tb_top.dut.i_openfpga_top.grid_clb_8__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410822_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410823"  onclick="showContent('inst_tag_1410823')">tb_top.dut.i_openfpga_top.grid_clb_8__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410823_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410824"  onclick="showContent('inst_tag_1410824')">tb_top.dut.i_openfpga_top.grid_clb_8__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410824_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410825"  onclick="showContent('inst_tag_1410825')">tb_top.dut.i_openfpga_top.grid_clb_8__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410825_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410826"  onclick="showContent('inst_tag_1410826')">tb_top.dut.i_openfpga_top.grid_clb_8__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410826_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410827"  onclick="showContent('inst_tag_1410827')">tb_top.dut.i_openfpga_top.grid_clb_8__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410827_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410828"  onclick="showContent('inst_tag_1410828')">tb_top.dut.i_openfpga_top.grid_clb_8__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410828_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410829"  onclick="showContent('inst_tag_1410829')">tb_top.dut.i_openfpga_top.grid_clb_8__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410829_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410830"  onclick="showContent('inst_tag_1410830')">tb_top.dut.i_openfpga_top.grid_clb_8__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410830_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410831"  onclick="showContent('inst_tag_1410831')">tb_top.dut.i_openfpga_top.grid_clb_8__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410831_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410832"  onclick="showContent('inst_tag_1410832')">tb_top.dut.i_openfpga_top.grid_clb_8__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410832_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410833"  onclick="showContent('inst_tag_1410833')">tb_top.dut.i_openfpga_top.grid_clb_8__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410833_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410834"  onclick="showContent('inst_tag_1410834')">tb_top.dut.i_openfpga_top.grid_clb_8__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410834_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410835"  onclick="showContent('inst_tag_1410835')">tb_top.dut.i_openfpga_top.grid_clb_8__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.89</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410835_Toggle" > 55.89</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410836"  onclick="showContent('inst_tag_1410836')">tb_top.dut.i_openfpga_top.grid_clb_8__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410836_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410837"  onclick="showContent('inst_tag_1410837')">tb_top.dut.i_openfpga_top.grid_clb_8__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410837_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410838"  onclick="showContent('inst_tag_1410838')">tb_top.dut.i_openfpga_top.grid_clb_8__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410838_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410839"  onclick="showContent('inst_tag_1410839')">tb_top.dut.i_openfpga_top.grid_clb_8__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410839_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410840"  onclick="showContent('inst_tag_1410840')">tb_top.dut.i_openfpga_top.grid_clb_8__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.91</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410840_Toggle" > 58.91</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410841"  onclick="showContent('inst_tag_1410841')">tb_top.dut.i_openfpga_top.grid_clb_8__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410841_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410842"  onclick="showContent('inst_tag_1410842')">tb_top.dut.i_openfpga_top.grid_clb_8__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410842_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410843"  onclick="showContent('inst_tag_1410843')">tb_top.dut.i_openfpga_top.grid_clb_8__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.91</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410843_Toggle" > 58.91</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410844"  onclick="showContent('inst_tag_1410844')">tb_top.dut.i_openfpga_top.grid_clb_8__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410844_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410845"  onclick="showContent('inst_tag_1410845')">tb_top.dut.i_openfpga_top.grid_clb_8__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 59.06</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410845_Toggle" > 59.06</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410846"  onclick="showContent('inst_tag_1410846')">tb_top.dut.i_openfpga_top.grid_clb_8__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410846_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410847"  onclick="showContent('inst_tag_1410847')">tb_top.dut.i_openfpga_top.grid_clb_8__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410847_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410848"  onclick="showContent('inst_tag_1410848')">tb_top.dut.i_openfpga_top.grid_clb_8__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410848_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410849"  onclick="showContent('inst_tag_1410849')">tb_top.dut.i_openfpga_top.grid_clb_8__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410849_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410850"  onclick="showContent('inst_tag_1410850')">tb_top.dut.i_openfpga_top.grid_clb_8__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410850_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410851"  onclick="showContent('inst_tag_1410851')">tb_top.dut.i_openfpga_top.grid_clb_8__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410851_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410852"  onclick="showContent('inst_tag_1410852')">tb_top.dut.i_openfpga_top.grid_clb_8__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410852_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410853"  onclick="showContent('inst_tag_1410853')">tb_top.dut.i_openfpga_top.grid_clb_8__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410853_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410854"  onclick="showContent('inst_tag_1410854')">tb_top.dut.i_openfpga_top.grid_clb_8__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410854_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410855"  onclick="showContent('inst_tag_1410855')">tb_top.dut.i_openfpga_top.grid_clb_8__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410855_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410856"  onclick="showContent('inst_tag_1410856')">tb_top.dut.i_openfpga_top.grid_clb_8__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410856_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410857"  onclick="showContent('inst_tag_1410857')">tb_top.dut.i_openfpga_top.grid_clb_8__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410857_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410858"  onclick="showContent('inst_tag_1410858')">tb_top.dut.i_openfpga_top.grid_clb_8__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.19</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410858_Toggle" > 56.19</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410859"  onclick="showContent('inst_tag_1410859')">tb_top.dut.i_openfpga_top.grid_clb_8__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410859_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410860"  onclick="showContent('inst_tag_1410860')">tb_top.dut.i_openfpga_top.grid_clb_8__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410860_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410861"  onclick="showContent('inst_tag_1410861')">tb_top.dut.i_openfpga_top.grid_clb_8__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410861_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410862"  onclick="showContent('inst_tag_1410862')">tb_top.dut.i_openfpga_top.grid_clb_8__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410862_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410863"  onclick="showContent('inst_tag_1410863')">tb_top.dut.i_openfpga_top.grid_clb_8__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410863_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410864"  onclick="showContent('inst_tag_1410864')">tb_top.dut.i_openfpga_top.grid_clb_8__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410864_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410865"  onclick="showContent('inst_tag_1410865')">tb_top.dut.i_openfpga_top.grid_clb_8__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410865_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410866"  onclick="showContent('inst_tag_1410866')">tb_top.dut.i_openfpga_top.grid_clb_8__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410866_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410867"  onclick="showContent('inst_tag_1410867')">tb_top.dut.i_openfpga_top.grid_clb_8__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410867_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410868"  onclick="showContent('inst_tag_1410868')">tb_top.dut.i_openfpga_top.grid_clb_8__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410868_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410869"  onclick="showContent('inst_tag_1410869')">tb_top.dut.i_openfpga_top.grid_clb_8__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410869_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410870"  onclick="showContent('inst_tag_1410870')">tb_top.dut.i_openfpga_top.grid_clb_8__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410870_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410871"  onclick="showContent('inst_tag_1410871')">tb_top.dut.i_openfpga_top.grid_clb_8__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410871_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410872"  onclick="showContent('inst_tag_1410872')">tb_top.dut.i_openfpga_top.grid_clb_8__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410872_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410873"  onclick="showContent('inst_tag_1410873')">tb_top.dut.i_openfpga_top.grid_clb_8__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.76</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410873_Toggle" > 58.76</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410874"  onclick="showContent('inst_tag_1410874')">tb_top.dut.i_openfpga_top.grid_clb_8__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410874_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410875"  onclick="showContent('inst_tag_1410875')">tb_top.dut.i_openfpga_top.grid_clb_8__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410875_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410876"  onclick="showContent('inst_tag_1410876')">tb_top.dut.i_openfpga_top.grid_clb_8__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410876_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410877"  onclick="showContent('inst_tag_1410877')">tb_top.dut.i_openfpga_top.grid_clb_10__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410877_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410878"  onclick="showContent('inst_tag_1410878')">tb_top.dut.i_openfpga_top.grid_clb_10__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410878_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410879"  onclick="showContent('inst_tag_1410879')">tb_top.dut.i_openfpga_top.grid_clb_10__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410879_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410880"  onclick="showContent('inst_tag_1410880')">tb_top.dut.i_openfpga_top.grid_clb_10__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410880_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410881"  onclick="showContent('inst_tag_1410881')">tb_top.dut.i_openfpga_top.grid_clb_10__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410881_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410882"  onclick="showContent('inst_tag_1410882')">tb_top.dut.i_openfpga_top.grid_clb_10__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410882_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410883"  onclick="showContent('inst_tag_1410883')">tb_top.dut.i_openfpga_top.grid_clb_10__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410883_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410884"  onclick="showContent('inst_tag_1410884')">tb_top.dut.i_openfpga_top.grid_clb_10__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410884_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410885"  onclick="showContent('inst_tag_1410885')">tb_top.dut.i_openfpga_top.grid_clb_10__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410885_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410886"  onclick="showContent('inst_tag_1410886')">tb_top.dut.i_openfpga_top.grid_clb_10__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410886_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410887"  onclick="showContent('inst_tag_1410887')">tb_top.dut.i_openfpga_top.grid_clb_10__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410887_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410888"  onclick="showContent('inst_tag_1410888')">tb_top.dut.i_openfpga_top.grid_clb_10__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410888_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410889"  onclick="showContent('inst_tag_1410889')">tb_top.dut.i_openfpga_top.grid_clb_10__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410889_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410890"  onclick="showContent('inst_tag_1410890')">tb_top.dut.i_openfpga_top.grid_clb_10__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410890_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410891"  onclick="showContent('inst_tag_1410891')">tb_top.dut.i_openfpga_top.grid_clb_10__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410891_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410892"  onclick="showContent('inst_tag_1410892')">tb_top.dut.i_openfpga_top.grid_clb_10__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410892_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410893"  onclick="showContent('inst_tag_1410893')">tb_top.dut.i_openfpga_top.grid_clb_10__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410893_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410894"  onclick="showContent('inst_tag_1410894')">tb_top.dut.i_openfpga_top.grid_clb_10__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410894_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410895"  onclick="showContent('inst_tag_1410895')">tb_top.dut.i_openfpga_top.grid_clb_10__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410895_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410896"  onclick="showContent('inst_tag_1410896')">tb_top.dut.i_openfpga_top.grid_clb_10__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410896_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410897"  onclick="showContent('inst_tag_1410897')">tb_top.dut.i_openfpga_top.grid_clb_10__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410897_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410898"  onclick="showContent('inst_tag_1410898')">tb_top.dut.i_openfpga_top.grid_clb_10__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410898_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410899"  onclick="showContent('inst_tag_1410899')">tb_top.dut.i_openfpga_top.grid_clb_10__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410899_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410900"  onclick="showContent('inst_tag_1410900')">tb_top.dut.i_openfpga_top.grid_clb_10__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410900_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410901"  onclick="showContent('inst_tag_1410901')">tb_top.dut.i_openfpga_top.grid_clb_10__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410901_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410902"  onclick="showContent('inst_tag_1410902')">tb_top.dut.i_openfpga_top.grid_clb_10__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410902_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410903"  onclick="showContent('inst_tag_1410903')">tb_top.dut.i_openfpga_top.grid_clb_10__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410903_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410904"  onclick="showContent('inst_tag_1410904')">tb_top.dut.i_openfpga_top.grid_clb_10__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410904_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410905"  onclick="showContent('inst_tag_1410905')">tb_top.dut.i_openfpga_top.grid_clb_10__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410905_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410906"  onclick="showContent('inst_tag_1410906')">tb_top.dut.i_openfpga_top.grid_clb_10__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410906_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410907"  onclick="showContent('inst_tag_1410907')">tb_top.dut.i_openfpga_top.grid_clb_10__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410907_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410908"  onclick="showContent('inst_tag_1410908')">tb_top.dut.i_openfpga_top.grid_clb_10__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410908_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410909"  onclick="showContent('inst_tag_1410909')">tb_top.dut.i_openfpga_top.grid_clb_10__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410909_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410910"  onclick="showContent('inst_tag_1410910')">tb_top.dut.i_openfpga_top.grid_clb_10__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 59.21</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410910_Toggle" > 59.21</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410911"  onclick="showContent('inst_tag_1410911')">tb_top.dut.i_openfpga_top.grid_clb_10__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410911_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410912"  onclick="showContent('inst_tag_1410912')">tb_top.dut.i_openfpga_top.grid_clb_10__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410912_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410913"  onclick="showContent('inst_tag_1410913')">tb_top.dut.i_openfpga_top.grid_clb_10__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410913_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410914"  onclick="showContent('inst_tag_1410914')">tb_top.dut.i_openfpga_top.grid_clb_10__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410914_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410915"  onclick="showContent('inst_tag_1410915')">tb_top.dut.i_openfpga_top.grid_clb_10__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410915_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_4.html#inst_tag_1410916"  onclick="showContent('inst_tag_1410916')">tb_top.dut.i_openfpga_top.grid_clb_10__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_4.html#inst_tag_1410916_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410917"  onclick="showContent('inst_tag_1410917')">tb_top.dut.i_openfpga_top.grid_clb_10__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410917_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410918"  onclick="showContent('inst_tag_1410918')">tb_top.dut.i_openfpga_top.grid_clb_10__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410918_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410919"  onclick="showContent('inst_tag_1410919')">tb_top.dut.i_openfpga_top.grid_clb_10__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410919_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410920"  onclick="showContent('inst_tag_1410920')">tb_top.dut.i_openfpga_top.grid_clb_10__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410920_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410921"  onclick="showContent('inst_tag_1410921')">tb_top.dut.i_openfpga_top.grid_clb_10__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410921_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410922"  onclick="showContent('inst_tag_1410922')">tb_top.dut.i_openfpga_top.grid_clb_10__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410922_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410923"  onclick="showContent('inst_tag_1410923')">tb_top.dut.i_openfpga_top.grid_clb_10__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410923_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410924"  onclick="showContent('inst_tag_1410924')">tb_top.dut.i_openfpga_top.grid_clb_10__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410924_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410925"  onclick="showContent('inst_tag_1410925')">tb_top.dut.i_openfpga_top.grid_clb_10__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410925_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410926"  onclick="showContent('inst_tag_1410926')">tb_top.dut.i_openfpga_top.grid_clb_10__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410926_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410927"  onclick="showContent('inst_tag_1410927')">tb_top.dut.i_openfpga_top.grid_clb_10__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410927_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410928"  onclick="showContent('inst_tag_1410928')">tb_top.dut.i_openfpga_top.grid_clb_10__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410928_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410929"  onclick="showContent('inst_tag_1410929')">tb_top.dut.i_openfpga_top.grid_clb_10__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 59.21</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410929_Toggle" > 59.21</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410930"  onclick="showContent('inst_tag_1410930')">tb_top.dut.i_openfpga_top.grid_clb_10__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410930_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410931"  onclick="showContent('inst_tag_1410931')">tb_top.dut.i_openfpga_top.grid_clb_10__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410931_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410932"  onclick="showContent('inst_tag_1410932')">tb_top.dut.i_openfpga_top.grid_clb_10__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410932_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410933"  onclick="showContent('inst_tag_1410933')">tb_top.dut.i_openfpga_top.grid_clb_10__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410933_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410934"  onclick="showContent('inst_tag_1410934')">tb_top.dut.i_openfpga_top.grid_clb_10__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410934_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410935"  onclick="showContent('inst_tag_1410935')">tb_top.dut.i_openfpga_top.grid_clb_10__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410935_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410936"  onclick="showContent('inst_tag_1410936')">tb_top.dut.i_openfpga_top.grid_clb_10__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410936_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410937"  onclick="showContent('inst_tag_1410937')">tb_top.dut.i_openfpga_top.grid_clb_10__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410937_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410938"  onclick="showContent('inst_tag_1410938')">tb_top.dut.i_openfpga_top.grid_clb_10__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410938_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410939"  onclick="showContent('inst_tag_1410939')">tb_top.dut.i_openfpga_top.grid_clb_10__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410939_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410940"  onclick="showContent('inst_tag_1410940')">tb_top.dut.i_openfpga_top.grid_clb_10__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410940_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410941"  onclick="showContent('inst_tag_1410941')">tb_top.dut.i_openfpga_top.grid_clb_10__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410941_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410942"  onclick="showContent('inst_tag_1410942')">tb_top.dut.i_openfpga_top.grid_clb_10__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410942_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410943"  onclick="showContent('inst_tag_1410943')">tb_top.dut.i_openfpga_top.grid_clb_10__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410943_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410944"  onclick="showContent('inst_tag_1410944')">tb_top.dut.i_openfpga_top.grid_clb_10__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410944_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410945"  onclick="showContent('inst_tag_1410945')">tb_top.dut.i_openfpga_top.grid_clb_10__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410945_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410946"  onclick="showContent('inst_tag_1410946')">tb_top.dut.i_openfpga_top.grid_clb_10__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410946_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410947"  onclick="showContent('inst_tag_1410947')">tb_top.dut.i_openfpga_top.grid_clb_10__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410947_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410948"  onclick="showContent('inst_tag_1410948')">tb_top.dut.i_openfpga_top.grid_clb_10__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410948_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410949"  onclick="showContent('inst_tag_1410949')">tb_top.dut.i_openfpga_top.grid_clb_10__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 59.21</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410949_Toggle" > 59.21</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410950"  onclick="showContent('inst_tag_1410950')">tb_top.dut.i_openfpga_top.grid_clb_10__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410950_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410951"  onclick="showContent('inst_tag_1410951')">tb_top.dut.i_openfpga_top.grid_clb_10__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410951_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410952"  onclick="showContent('inst_tag_1410952')">tb_top.dut.i_openfpga_top.grid_clb_10__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410952_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410953"  onclick="showContent('inst_tag_1410953')">tb_top.dut.i_openfpga_top.grid_clb_10__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410953_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410954"  onclick="showContent('inst_tag_1410954')">tb_top.dut.i_openfpga_top.grid_clb_10__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410954_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410955"  onclick="showContent('inst_tag_1410955')">tb_top.dut.i_openfpga_top.grid_clb_10__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410955_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410956"  onclick="showContent('inst_tag_1410956')">tb_top.dut.i_openfpga_top.grid_clb_10__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410956_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410957"  onclick="showContent('inst_tag_1410957')">tb_top.dut.i_openfpga_top.grid_clb_10__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410957_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410958"  onclick="showContent('inst_tag_1410958')">tb_top.dut.i_openfpga_top.grid_clb_10__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410958_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410959"  onclick="showContent('inst_tag_1410959')">tb_top.dut.i_openfpga_top.grid_clb_10__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410959_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410960"  onclick="showContent('inst_tag_1410960')">tb_top.dut.i_openfpga_top.grid_clb_10__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410960_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410961"  onclick="showContent('inst_tag_1410961')">tb_top.dut.i_openfpga_top.grid_clb_10__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410961_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410962"  onclick="showContent('inst_tag_1410962')">tb_top.dut.i_openfpga_top.grid_clb_10__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410962_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410963"  onclick="showContent('inst_tag_1410963')">tb_top.dut.i_openfpga_top.grid_clb_10__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410963_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410964"  onclick="showContent('inst_tag_1410964')">tb_top.dut.i_openfpga_top.grid_clb_10__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410964_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410965"  onclick="showContent('inst_tag_1410965')">tb_top.dut.i_openfpga_top.grid_clb_10__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410965_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410966"  onclick="showContent('inst_tag_1410966')">tb_top.dut.i_openfpga_top.grid_clb_10__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.59</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410966_Toggle" > 55.59</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410967"  onclick="showContent('inst_tag_1410967')">tb_top.dut.i_openfpga_top.grid_clb_10__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410967_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410968"  onclick="showContent('inst_tag_1410968')">tb_top.dut.i_openfpga_top.grid_clb_10__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410968_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410969"  onclick="showContent('inst_tag_1410969')">tb_top.dut.i_openfpga_top.grid_clb_10__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410969_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410970"  onclick="showContent('inst_tag_1410970')">tb_top.dut.i_openfpga_top.grid_clb_10__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410970_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410971"  onclick="showContent('inst_tag_1410971')">tb_top.dut.i_openfpga_top.grid_clb_10__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 54.83</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410971_Toggle" > 54.83</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410972"  onclick="showContent('inst_tag_1410972')">tb_top.dut.i_openfpga_top.grid_clb_10__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410972_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410973"  onclick="showContent('inst_tag_1410973')">tb_top.dut.i_openfpga_top.grid_clb_10__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410973_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410974"  onclick="showContent('inst_tag_1410974')">tb_top.dut.i_openfpga_top.grid_clb_10__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410974_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410975"  onclick="showContent('inst_tag_1410975')">tb_top.dut.i_openfpga_top.grid_clb_10__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410975_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410976"  onclick="showContent('inst_tag_1410976')">tb_top.dut.i_openfpga_top.grid_clb_10__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410976_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410977"  onclick="showContent('inst_tag_1410977')">tb_top.dut.i_openfpga_top.grid_clb_10__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410977_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410978"  onclick="showContent('inst_tag_1410978')">tb_top.dut.i_openfpga_top.grid_clb_10__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410978_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410979"  onclick="showContent('inst_tag_1410979')">tb_top.dut.i_openfpga_top.grid_clb_10__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410979_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410980"  onclick="showContent('inst_tag_1410980')">tb_top.dut.i_openfpga_top.grid_clb_10__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410980_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410981"  onclick="showContent('inst_tag_1410981')">tb_top.dut.i_openfpga_top.grid_clb_10__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410981_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410982"  onclick="showContent('inst_tag_1410982')">tb_top.dut.i_openfpga_top.grid_clb_10__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410982_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410983"  onclick="showContent('inst_tag_1410983')">tb_top.dut.i_openfpga_top.grid_clb_10__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410983_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410984"  onclick="showContent('inst_tag_1410984')">tb_top.dut.i_openfpga_top.grid_clb_10__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410984_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410985"  onclick="showContent('inst_tag_1410985')">tb_top.dut.i_openfpga_top.grid_clb_10__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410985_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410986"  onclick="showContent('inst_tag_1410986')">tb_top.dut.i_openfpga_top.grid_clb_10__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410986_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410987"  onclick="showContent('inst_tag_1410987')">tb_top.dut.i_openfpga_top.grid_clb_10__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.04</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410987_Toggle" > 56.04</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410988"  onclick="showContent('inst_tag_1410988')">tb_top.dut.i_openfpga_top.grid_clb_10__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410988_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410989"  onclick="showContent('inst_tag_1410989')">tb_top.dut.i_openfpga_top.grid_clb_10__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410989_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410990"  onclick="showContent('inst_tag_1410990')">tb_top.dut.i_openfpga_top.grid_clb_10__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410990_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410991"  onclick="showContent('inst_tag_1410991')">tb_top.dut.i_openfpga_top.grid_clb_10__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410991_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410992"  onclick="showContent('inst_tag_1410992')">tb_top.dut.i_openfpga_top.grid_clb_10__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410992_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410993"  onclick="showContent('inst_tag_1410993')">tb_top.dut.i_openfpga_top.grid_clb_10__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410993_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410994"  onclick="showContent('inst_tag_1410994')">tb_top.dut.i_openfpga_top.grid_clb_10__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410994_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410995"  onclick="showContent('inst_tag_1410995')">tb_top.dut.i_openfpga_top.grid_clb_10__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410995_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410996"  onclick="showContent('inst_tag_1410996')">tb_top.dut.i_openfpga_top.grid_clb_10__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410996_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410997"  onclick="showContent('inst_tag_1410997')">tb_top.dut.i_openfpga_top.grid_clb_11__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410997_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410998"  onclick="showContent('inst_tag_1410998')">tb_top.dut.i_openfpga_top.grid_clb_11__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410998_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1410999"  onclick="showContent('inst_tag_1410999')">tb_top.dut.i_openfpga_top.grid_clb_11__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1410999_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411000"  onclick="showContent('inst_tag_1411000')">tb_top.dut.i_openfpga_top.grid_clb_11__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411000_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411001"  onclick="showContent('inst_tag_1411001')">tb_top.dut.i_openfpga_top.grid_clb_11__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411001_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411002"  onclick="showContent('inst_tag_1411002')">tb_top.dut.i_openfpga_top.grid_clb_11__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411002_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411003"  onclick="showContent('inst_tag_1411003')">tb_top.dut.i_openfpga_top.grid_clb_11__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411003_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411004"  onclick="showContent('inst_tag_1411004')">tb_top.dut.i_openfpga_top.grid_clb_11__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 59.21</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411004_Toggle" > 59.21</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411005"  onclick="showContent('inst_tag_1411005')">tb_top.dut.i_openfpga_top.grid_clb_11__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411005_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411006"  onclick="showContent('inst_tag_1411006')">tb_top.dut.i_openfpga_top.grid_clb_11__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411006_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411007"  onclick="showContent('inst_tag_1411007')">tb_top.dut.i_openfpga_top.grid_clb_11__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411007_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411008"  onclick="showContent('inst_tag_1411008')">tb_top.dut.i_openfpga_top.grid_clb_11__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411008_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411009"  onclick="showContent('inst_tag_1411009')">tb_top.dut.i_openfpga_top.grid_clb_11__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411009_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411010"  onclick="showContent('inst_tag_1411010')">tb_top.dut.i_openfpga_top.grid_clb_11__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.19</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411010_Toggle" > 56.19</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411011"  onclick="showContent('inst_tag_1411011')">tb_top.dut.i_openfpga_top.grid_clb_11__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411011_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411012"  onclick="showContent('inst_tag_1411012')">tb_top.dut.i_openfpga_top.grid_clb_11__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.91</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411012_Toggle" > 58.91</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411013"  onclick="showContent('inst_tag_1411013')">tb_top.dut.i_openfpga_top.grid_clb_11__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411013_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411014"  onclick="showContent('inst_tag_1411014')">tb_top.dut.i_openfpga_top.grid_clb_11__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411014_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411015"  onclick="showContent('inst_tag_1411015')">tb_top.dut.i_openfpga_top.grid_clb_11__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411015_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411016"  onclick="showContent('inst_tag_1411016')">tb_top.dut.i_openfpga_top.grid_clb_11__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411016_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411017"  onclick="showContent('inst_tag_1411017')">tb_top.dut.i_openfpga_top.grid_clb_11__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411017_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411018"  onclick="showContent('inst_tag_1411018')">tb_top.dut.i_openfpga_top.grid_clb_11__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411018_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411019"  onclick="showContent('inst_tag_1411019')">tb_top.dut.i_openfpga_top.grid_clb_11__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411019_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411020"  onclick="showContent('inst_tag_1411020')">tb_top.dut.i_openfpga_top.grid_clb_11__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411020_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411021"  onclick="showContent('inst_tag_1411021')">tb_top.dut.i_openfpga_top.grid_clb_11__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411021_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411022"  onclick="showContent('inst_tag_1411022')">tb_top.dut.i_openfpga_top.grid_clb_11__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411022_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411023"  onclick="showContent('inst_tag_1411023')">tb_top.dut.i_openfpga_top.grid_clb_11__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411023_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411024"  onclick="showContent('inst_tag_1411024')">tb_top.dut.i_openfpga_top.grid_clb_11__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411024_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411025"  onclick="showContent('inst_tag_1411025')">tb_top.dut.i_openfpga_top.grid_clb_11__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411025_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411026"  onclick="showContent('inst_tag_1411026')">tb_top.dut.i_openfpga_top.grid_clb_11__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411026_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411027"  onclick="showContent('inst_tag_1411027')">tb_top.dut.i_openfpga_top.grid_clb_11__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411027_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411028"  onclick="showContent('inst_tag_1411028')">tb_top.dut.i_openfpga_top.grid_clb_11__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411028_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411029"  onclick="showContent('inst_tag_1411029')">tb_top.dut.i_openfpga_top.grid_clb_11__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411029_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411030"  onclick="showContent('inst_tag_1411030')">tb_top.dut.i_openfpga_top.grid_clb_11__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411030_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411031"  onclick="showContent('inst_tag_1411031')">tb_top.dut.i_openfpga_top.grid_clb_11__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411031_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411032"  onclick="showContent('inst_tag_1411032')">tb_top.dut.i_openfpga_top.grid_clb_11__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411032_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411033"  onclick="showContent('inst_tag_1411033')">tb_top.dut.i_openfpga_top.grid_clb_11__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411033_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411034"  onclick="showContent('inst_tag_1411034')">tb_top.dut.i_openfpga_top.grid_clb_11__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411034_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411035"  onclick="showContent('inst_tag_1411035')">tb_top.dut.i_openfpga_top.grid_clb_11__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411035_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411036"  onclick="showContent('inst_tag_1411036')">tb_top.dut.i_openfpga_top.grid_clb_11__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411036_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411037"  onclick="showContent('inst_tag_1411037')">tb_top.dut.i_openfpga_top.grid_clb_11__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411037_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411038"  onclick="showContent('inst_tag_1411038')">tb_top.dut.i_openfpga_top.grid_clb_11__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411038_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411039"  onclick="showContent('inst_tag_1411039')">tb_top.dut.i_openfpga_top.grid_clb_11__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411039_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411040"  onclick="showContent('inst_tag_1411040')">tb_top.dut.i_openfpga_top.grid_clb_11__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411040_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411041"  onclick="showContent('inst_tag_1411041')">tb_top.dut.i_openfpga_top.grid_clb_11__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411041_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411042"  onclick="showContent('inst_tag_1411042')">tb_top.dut.i_openfpga_top.grid_clb_11__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411042_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411043"  onclick="showContent('inst_tag_1411043')">tb_top.dut.i_openfpga_top.grid_clb_11__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411043_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411044"  onclick="showContent('inst_tag_1411044')">tb_top.dut.i_openfpga_top.grid_clb_11__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411044_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411045"  onclick="showContent('inst_tag_1411045')">tb_top.dut.i_openfpga_top.grid_clb_11__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411045_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411046"  onclick="showContent('inst_tag_1411046')">tb_top.dut.i_openfpga_top.grid_clb_11__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411046_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411047"  onclick="showContent('inst_tag_1411047')">tb_top.dut.i_openfpga_top.grid_clb_11__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411047_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411048"  onclick="showContent('inst_tag_1411048')">tb_top.dut.i_openfpga_top.grid_clb_11__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411048_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411049"  onclick="showContent('inst_tag_1411049')">tb_top.dut.i_openfpga_top.grid_clb_11__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.19</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411049_Toggle" > 56.19</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411050"  onclick="showContent('inst_tag_1411050')">tb_top.dut.i_openfpga_top.grid_clb_11__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411050_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411051"  onclick="showContent('inst_tag_1411051')">tb_top.dut.i_openfpga_top.grid_clb_11__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411051_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411052"  onclick="showContent('inst_tag_1411052')">tb_top.dut.i_openfpga_top.grid_clb_11__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411052_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411053"  onclick="showContent('inst_tag_1411053')">tb_top.dut.i_openfpga_top.grid_clb_11__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411053_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411054"  onclick="showContent('inst_tag_1411054')">tb_top.dut.i_openfpga_top.grid_clb_11__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411054_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411055"  onclick="showContent('inst_tag_1411055')">tb_top.dut.i_openfpga_top.grid_clb_11__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411055_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411056"  onclick="showContent('inst_tag_1411056')">tb_top.dut.i_openfpga_top.grid_clb_11__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411056_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411057"  onclick="showContent('inst_tag_1411057')">tb_top.dut.i_openfpga_top.grid_clb_11__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411057_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411058"  onclick="showContent('inst_tag_1411058')">tb_top.dut.i_openfpga_top.grid_clb_11__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411058_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411059"  onclick="showContent('inst_tag_1411059')">tb_top.dut.i_openfpga_top.grid_clb_11__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411059_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411060"  onclick="showContent('inst_tag_1411060')">tb_top.dut.i_openfpga_top.grid_clb_11__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411060_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411061"  onclick="showContent('inst_tag_1411061')">tb_top.dut.i_openfpga_top.grid_clb_11__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411061_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411062"  onclick="showContent('inst_tag_1411062')">tb_top.dut.i_openfpga_top.grid_clb_11__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411062_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411063"  onclick="showContent('inst_tag_1411063')">tb_top.dut.i_openfpga_top.grid_clb_11__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411063_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411064"  onclick="showContent('inst_tag_1411064')">tb_top.dut.i_openfpga_top.grid_clb_11__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411064_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411065"  onclick="showContent('inst_tag_1411065')">tb_top.dut.i_openfpga_top.grid_clb_11__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411065_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411066"  onclick="showContent('inst_tag_1411066')">tb_top.dut.i_openfpga_top.grid_clb_11__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411066_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411067"  onclick="showContent('inst_tag_1411067')">tb_top.dut.i_openfpga_top.grid_clb_11__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411067_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_5.html#inst_tag_1411068"  onclick="showContent('inst_tag_1411068')">tb_top.dut.i_openfpga_top.grid_clb_11__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_5.html#inst_tag_1411068_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411069"  onclick="showContent('inst_tag_1411069')">tb_top.dut.i_openfpga_top.grid_clb_11__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411069_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411070"  onclick="showContent('inst_tag_1411070')">tb_top.dut.i_openfpga_top.grid_clb_11__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411070_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411071"  onclick="showContent('inst_tag_1411071')">tb_top.dut.i_openfpga_top.grid_clb_11__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411071_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411072"  onclick="showContent('inst_tag_1411072')">tb_top.dut.i_openfpga_top.grid_clb_11__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411072_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411073"  onclick="showContent('inst_tag_1411073')">tb_top.dut.i_openfpga_top.grid_clb_11__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411073_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411074"  onclick="showContent('inst_tag_1411074')">tb_top.dut.i_openfpga_top.grid_clb_11__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411074_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411075"  onclick="showContent('inst_tag_1411075')">tb_top.dut.i_openfpga_top.grid_clb_11__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411075_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411076"  onclick="showContent('inst_tag_1411076')">tb_top.dut.i_openfpga_top.grid_clb_11__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411076_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411077"  onclick="showContent('inst_tag_1411077')">tb_top.dut.i_openfpga_top.grid_clb_11__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411077_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411078"  onclick="showContent('inst_tag_1411078')">tb_top.dut.i_openfpga_top.grid_clb_11__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411078_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411079"  onclick="showContent('inst_tag_1411079')">tb_top.dut.i_openfpga_top.grid_clb_11__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411079_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411080"  onclick="showContent('inst_tag_1411080')">tb_top.dut.i_openfpga_top.grid_clb_11__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411080_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411081"  onclick="showContent('inst_tag_1411081')">tb_top.dut.i_openfpga_top.grid_clb_11__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411081_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411082"  onclick="showContent('inst_tag_1411082')">tb_top.dut.i_openfpga_top.grid_clb_11__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411082_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411083"  onclick="showContent('inst_tag_1411083')">tb_top.dut.i_openfpga_top.grid_clb_11__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411083_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411084"  onclick="showContent('inst_tag_1411084')">tb_top.dut.i_openfpga_top.grid_clb_11__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411084_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411085"  onclick="showContent('inst_tag_1411085')">tb_top.dut.i_openfpga_top.grid_clb_11__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411085_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411086"  onclick="showContent('inst_tag_1411086')">tb_top.dut.i_openfpga_top.grid_clb_11__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411086_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411087"  onclick="showContent('inst_tag_1411087')">tb_top.dut.i_openfpga_top.grid_clb_11__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411087_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411088"  onclick="showContent('inst_tag_1411088')">tb_top.dut.i_openfpga_top.grid_clb_11__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.76</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411088_Toggle" > 58.76</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411089"  onclick="showContent('inst_tag_1411089')">tb_top.dut.i_openfpga_top.grid_clb_11__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411089_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411090"  onclick="showContent('inst_tag_1411090')">tb_top.dut.i_openfpga_top.grid_clb_11__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411090_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411091"  onclick="showContent('inst_tag_1411091')">tb_top.dut.i_openfpga_top.grid_clb_11__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411091_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411092"  onclick="showContent('inst_tag_1411092')">tb_top.dut.i_openfpga_top.grid_clb_11__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411092_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411093"  onclick="showContent('inst_tag_1411093')">tb_top.dut.i_openfpga_top.grid_clb_11__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411093_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411094"  onclick="showContent('inst_tag_1411094')">tb_top.dut.i_openfpga_top.grid_clb_11__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411094_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411095"  onclick="showContent('inst_tag_1411095')">tb_top.dut.i_openfpga_top.grid_clb_11__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411095_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411096"  onclick="showContent('inst_tag_1411096')">tb_top.dut.i_openfpga_top.grid_clb_11__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411096_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411097"  onclick="showContent('inst_tag_1411097')">tb_top.dut.i_openfpga_top.grid_clb_11__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411097_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411098"  onclick="showContent('inst_tag_1411098')">tb_top.dut.i_openfpga_top.grid_clb_11__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411098_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411099"  onclick="showContent('inst_tag_1411099')">tb_top.dut.i_openfpga_top.grid_clb_11__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.76</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411099_Toggle" > 58.76</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411100"  onclick="showContent('inst_tag_1411100')">tb_top.dut.i_openfpga_top.grid_clb_11__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411100_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411101"  onclick="showContent('inst_tag_1411101')">tb_top.dut.i_openfpga_top.grid_clb_11__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411101_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411102"  onclick="showContent('inst_tag_1411102')">tb_top.dut.i_openfpga_top.grid_clb_11__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411102_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411103"  onclick="showContent('inst_tag_1411103')">tb_top.dut.i_openfpga_top.grid_clb_11__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411103_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411104"  onclick="showContent('inst_tag_1411104')">tb_top.dut.i_openfpga_top.grid_clb_11__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411104_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411105"  onclick="showContent('inst_tag_1411105')">tb_top.dut.i_openfpga_top.grid_clb_11__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411105_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411106"  onclick="showContent('inst_tag_1411106')">tb_top.dut.i_openfpga_top.grid_clb_11__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411106_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411107"  onclick="showContent('inst_tag_1411107')">tb_top.dut.i_openfpga_top.grid_clb_11__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411107_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411108"  onclick="showContent('inst_tag_1411108')">tb_top.dut.i_openfpga_top.grid_clb_11__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411108_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411109"  onclick="showContent('inst_tag_1411109')">tb_top.dut.i_openfpga_top.grid_clb_11__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411109_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411110"  onclick="showContent('inst_tag_1411110')">tb_top.dut.i_openfpga_top.grid_clb_11__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411110_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411111"  onclick="showContent('inst_tag_1411111')">tb_top.dut.i_openfpga_top.grid_clb_11__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411111_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411112"  onclick="showContent('inst_tag_1411112')">tb_top.dut.i_openfpga_top.grid_clb_11__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411112_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411113"  onclick="showContent('inst_tag_1411113')">tb_top.dut.i_openfpga_top.grid_clb_11__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.04</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411113_Toggle" > 56.04</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411114"  onclick="showContent('inst_tag_1411114')">tb_top.dut.i_openfpga_top.grid_clb_11__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411114_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411115"  onclick="showContent('inst_tag_1411115')">tb_top.dut.i_openfpga_top.grid_clb_11__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411115_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411116"  onclick="showContent('inst_tag_1411116')">tb_top.dut.i_openfpga_top.grid_clb_11__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411116_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411117"  onclick="showContent('inst_tag_1411117')">tb_top.dut.i_openfpga_top.grid_clb_12__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 54.98</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411117_Toggle" > 54.98</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411118"  onclick="showContent('inst_tag_1411118')">tb_top.dut.i_openfpga_top.grid_clb_12__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411118_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411119"  onclick="showContent('inst_tag_1411119')">tb_top.dut.i_openfpga_top.grid_clb_12__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.04</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411119_Toggle" > 56.04</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411120"  onclick="showContent('inst_tag_1411120')">tb_top.dut.i_openfpga_top.grid_clb_12__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411120_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411121"  onclick="showContent('inst_tag_1411121')">tb_top.dut.i_openfpga_top.grid_clb_12__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.59</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411121_Toggle" > 55.59</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411122"  onclick="showContent('inst_tag_1411122')">tb_top.dut.i_openfpga_top.grid_clb_12__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411122_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411123"  onclick="showContent('inst_tag_1411123')">tb_top.dut.i_openfpga_top.grid_clb_12__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411123_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411124"  onclick="showContent('inst_tag_1411124')">tb_top.dut.i_openfpga_top.grid_clb_12__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.19</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411124_Toggle" > 56.19</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411125"  onclick="showContent('inst_tag_1411125')">tb_top.dut.i_openfpga_top.grid_clb_12__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.04</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411125_Toggle" > 56.04</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411126"  onclick="showContent('inst_tag_1411126')">tb_top.dut.i_openfpga_top.grid_clb_12__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411126_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411127"  onclick="showContent('inst_tag_1411127')">tb_top.dut.i_openfpga_top.grid_clb_12__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411127_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411128"  onclick="showContent('inst_tag_1411128')">tb_top.dut.i_openfpga_top.grid_clb_12__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411128_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411129"  onclick="showContent('inst_tag_1411129')">tb_top.dut.i_openfpga_top.grid_clb_12__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411129_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411130"  onclick="showContent('inst_tag_1411130')">tb_top.dut.i_openfpga_top.grid_clb_12__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411130_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411131"  onclick="showContent('inst_tag_1411131')">tb_top.dut.i_openfpga_top.grid_clb_12__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411131_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411132"  onclick="showContent('inst_tag_1411132')">tb_top.dut.i_openfpga_top.grid_clb_12__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411132_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411133"  onclick="showContent('inst_tag_1411133')">tb_top.dut.i_openfpga_top.grid_clb_12__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411133_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411134"  onclick="showContent('inst_tag_1411134')">tb_top.dut.i_openfpga_top.grid_clb_12__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411134_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411135"  onclick="showContent('inst_tag_1411135')">tb_top.dut.i_openfpga_top.grid_clb_12__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411135_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411136"  onclick="showContent('inst_tag_1411136')">tb_top.dut.i_openfpga_top.grid_clb_12__2_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411136_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411137"  onclick="showContent('inst_tag_1411137')">tb_top.dut.i_openfpga_top.grid_clb_12__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411137_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411138"  onclick="showContent('inst_tag_1411138')">tb_top.dut.i_openfpga_top.grid_clb_12__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411138_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411139"  onclick="showContent('inst_tag_1411139')">tb_top.dut.i_openfpga_top.grid_clb_12__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.59</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411139_Toggle" > 55.59</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411140"  onclick="showContent('inst_tag_1411140')">tb_top.dut.i_openfpga_top.grid_clb_12__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411140_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411141"  onclick="showContent('inst_tag_1411141')">tb_top.dut.i_openfpga_top.grid_clb_12__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411141_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411142"  onclick="showContent('inst_tag_1411142')">tb_top.dut.i_openfpga_top.grid_clb_12__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411142_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411143"  onclick="showContent('inst_tag_1411143')">tb_top.dut.i_openfpga_top.grid_clb_12__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411143_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411144"  onclick="showContent('inst_tag_1411144')">tb_top.dut.i_openfpga_top.grid_clb_12__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411144_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411145"  onclick="showContent('inst_tag_1411145')">tb_top.dut.i_openfpga_top.grid_clb_12__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411145_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411146"  onclick="showContent('inst_tag_1411146')">tb_top.dut.i_openfpga_top.grid_clb_12__3_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411146_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411147"  onclick="showContent('inst_tag_1411147')">tb_top.dut.i_openfpga_top.grid_clb_12__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411147_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411148"  onclick="showContent('inst_tag_1411148')">tb_top.dut.i_openfpga_top.grid_clb_12__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 59.06</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411148_Toggle" > 59.06</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411149"  onclick="showContent('inst_tag_1411149')">tb_top.dut.i_openfpga_top.grid_clb_12__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411149_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411150"  onclick="showContent('inst_tag_1411150')">tb_top.dut.i_openfpga_top.grid_clb_12__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411150_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411151"  onclick="showContent('inst_tag_1411151')">tb_top.dut.i_openfpga_top.grid_clb_12__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411151_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411152"  onclick="showContent('inst_tag_1411152')">tb_top.dut.i_openfpga_top.grid_clb_12__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.89</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411152_Toggle" > 55.89</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411153"  onclick="showContent('inst_tag_1411153')">tb_top.dut.i_openfpga_top.grid_clb_12__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411153_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411154"  onclick="showContent('inst_tag_1411154')">tb_top.dut.i_openfpga_top.grid_clb_12__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.19</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411154_Toggle" > 56.19</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411155"  onclick="showContent('inst_tag_1411155')">tb_top.dut.i_openfpga_top.grid_clb_12__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411155_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411156"  onclick="showContent('inst_tag_1411156')">tb_top.dut.i_openfpga_top.grid_clb_12__4_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411156_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411157"  onclick="showContent('inst_tag_1411157')">tb_top.dut.i_openfpga_top.grid_clb_12__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.25</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411157_Toggle" > 57.25</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411158"  onclick="showContent('inst_tag_1411158')">tb_top.dut.i_openfpga_top.grid_clb_12__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411158_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411159"  onclick="showContent('inst_tag_1411159')">tb_top.dut.i_openfpga_top.grid_clb_12__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411159_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411160"  onclick="showContent('inst_tag_1411160')">tb_top.dut.i_openfpga_top.grid_clb_12__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411160_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411161"  onclick="showContent('inst_tag_1411161')">tb_top.dut.i_openfpga_top.grid_clb_12__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411161_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411162"  onclick="showContent('inst_tag_1411162')">tb_top.dut.i_openfpga_top.grid_clb_12__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411162_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411163"  onclick="showContent('inst_tag_1411163')">tb_top.dut.i_openfpga_top.grid_clb_12__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411163_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411164"  onclick="showContent('inst_tag_1411164')">tb_top.dut.i_openfpga_top.grid_clb_12__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411164_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411165"  onclick="showContent('inst_tag_1411165')">tb_top.dut.i_openfpga_top.grid_clb_12__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411165_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411166"  onclick="showContent('inst_tag_1411166')">tb_top.dut.i_openfpga_top.grid_clb_12__5_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411166_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411167"  onclick="showContent('inst_tag_1411167')">tb_top.dut.i_openfpga_top.grid_clb_12__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.91</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411167_Toggle" > 58.91</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411168"  onclick="showContent('inst_tag_1411168')">tb_top.dut.i_openfpga_top.grid_clb_12__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411168_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411169"  onclick="showContent('inst_tag_1411169')">tb_top.dut.i_openfpga_top.grid_clb_12__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411169_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411170"  onclick="showContent('inst_tag_1411170')">tb_top.dut.i_openfpga_top.grid_clb_12__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411170_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411171"  onclick="showContent('inst_tag_1411171')">tb_top.dut.i_openfpga_top.grid_clb_12__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411171_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411172"  onclick="showContent('inst_tag_1411172')">tb_top.dut.i_openfpga_top.grid_clb_12__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411172_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411173"  onclick="showContent('inst_tag_1411173')">tb_top.dut.i_openfpga_top.grid_clb_12__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411173_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411174"  onclick="showContent('inst_tag_1411174')">tb_top.dut.i_openfpga_top.grid_clb_12__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411174_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411175"  onclick="showContent('inst_tag_1411175')">tb_top.dut.i_openfpga_top.grid_clb_12__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411175_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411176"  onclick="showContent('inst_tag_1411176')">tb_top.dut.i_openfpga_top.grid_clb_12__6_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411176_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411177"  onclick="showContent('inst_tag_1411177')">tb_top.dut.i_openfpga_top.grid_clb_12__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411177_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411178"  onclick="showContent('inst_tag_1411178')">tb_top.dut.i_openfpga_top.grid_clb_12__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411178_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411179"  onclick="showContent('inst_tag_1411179')">tb_top.dut.i_openfpga_top.grid_clb_12__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411179_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411180"  onclick="showContent('inst_tag_1411180')">tb_top.dut.i_openfpga_top.grid_clb_12__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411180_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411181"  onclick="showContent('inst_tag_1411181')">tb_top.dut.i_openfpga_top.grid_clb_12__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411181_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411182"  onclick="showContent('inst_tag_1411182')">tb_top.dut.i_openfpga_top.grid_clb_12__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411182_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411183"  onclick="showContent('inst_tag_1411183')">tb_top.dut.i_openfpga_top.grid_clb_12__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411183_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411184"  onclick="showContent('inst_tag_1411184')">tb_top.dut.i_openfpga_top.grid_clb_12__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411184_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411185"  onclick="showContent('inst_tag_1411185')">tb_top.dut.i_openfpga_top.grid_clb_12__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.91</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411185_Toggle" > 58.91</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411186"  onclick="showContent('inst_tag_1411186')">tb_top.dut.i_openfpga_top.grid_clb_12__7_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.61</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411186_Toggle" > 58.61</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411187"  onclick="showContent('inst_tag_1411187')">tb_top.dut.i_openfpga_top.grid_clb_12__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411187_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411188"  onclick="showContent('inst_tag_1411188')">tb_top.dut.i_openfpga_top.grid_clb_12__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411188_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411189"  onclick="showContent('inst_tag_1411189')">tb_top.dut.i_openfpga_top.grid_clb_12__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411189_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411190"  onclick="showContent('inst_tag_1411190')">tb_top.dut.i_openfpga_top.grid_clb_12__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411190_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411191"  onclick="showContent('inst_tag_1411191')">tb_top.dut.i_openfpga_top.grid_clb_12__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411191_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411192"  onclick="showContent('inst_tag_1411192')">tb_top.dut.i_openfpga_top.grid_clb_12__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411192_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411193"  onclick="showContent('inst_tag_1411193')">tb_top.dut.i_openfpga_top.grid_clb_12__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.10</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411193_Toggle" > 57.10</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411194"  onclick="showContent('inst_tag_1411194')">tb_top.dut.i_openfpga_top.grid_clb_12__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411194_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411195"  onclick="showContent('inst_tag_1411195')">tb_top.dut.i_openfpga_top.grid_clb_12__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411195_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411196"  onclick="showContent('inst_tag_1411196')">tb_top.dut.i_openfpga_top.grid_clb_12__8_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411196_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411197"  onclick="showContent('inst_tag_1411197')">tb_top.dut.i_openfpga_top.grid_clb_12__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411197_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411198"  onclick="showContent('inst_tag_1411198')">tb_top.dut.i_openfpga_top.grid_clb_12__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.76</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411198_Toggle" > 58.76</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411199"  onclick="showContent('inst_tag_1411199')">tb_top.dut.i_openfpga_top.grid_clb_12__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411199_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411200"  onclick="showContent('inst_tag_1411200')">tb_top.dut.i_openfpga_top.grid_clb_12__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411200_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411201"  onclick="showContent('inst_tag_1411201')">tb_top.dut.i_openfpga_top.grid_clb_12__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411201_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411202"  onclick="showContent('inst_tag_1411202')">tb_top.dut.i_openfpga_top.grid_clb_12__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411202_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411203"  onclick="showContent('inst_tag_1411203')">tb_top.dut.i_openfpga_top.grid_clb_12__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411203_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411204"  onclick="showContent('inst_tag_1411204')">tb_top.dut.i_openfpga_top.grid_clb_12__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411204_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411205"  onclick="showContent('inst_tag_1411205')">tb_top.dut.i_openfpga_top.grid_clb_12__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411205_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411206"  onclick="showContent('inst_tag_1411206')">tb_top.dut.i_openfpga_top.grid_clb_12__9_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.80</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411206_Toggle" > 56.80</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411207"  onclick="showContent('inst_tag_1411207')">tb_top.dut.i_openfpga_top.grid_clb_12__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411207_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411208"  onclick="showContent('inst_tag_1411208')">tb_top.dut.i_openfpga_top.grid_clb_12__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411208_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411209"  onclick="showContent('inst_tag_1411209')">tb_top.dut.i_openfpga_top.grid_clb_12__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.01</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411209_Toggle" > 58.01</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411210"  onclick="showContent('inst_tag_1411210')">tb_top.dut.i_openfpga_top.grid_clb_12__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411210_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411211"  onclick="showContent('inst_tag_1411211')">tb_top.dut.i_openfpga_top.grid_clb_12__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411211_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411212"  onclick="showContent('inst_tag_1411212')">tb_top.dut.i_openfpga_top.grid_clb_12__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.40</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411212_Toggle" > 57.40</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411213"  onclick="showContent('inst_tag_1411213')">tb_top.dut.i_openfpga_top.grid_clb_12__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411213_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411214"  onclick="showContent('inst_tag_1411214')">tb_top.dut.i_openfpga_top.grid_clb_12__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.50</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411214_Toggle" > 56.50</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411215"  onclick="showContent('inst_tag_1411215')">tb_top.dut.i_openfpga_top.grid_clb_12__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411215_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411216"  onclick="showContent('inst_tag_1411216')">tb_top.dut.i_openfpga_top.grid_clb_12__10_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411216_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411217"  onclick="showContent('inst_tag_1411217')">tb_top.dut.i_openfpga_top.grid_clb_12__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.95</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411217_Toggle" > 56.95</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411218"  onclick="showContent('inst_tag_1411218')">tb_top.dut.i_openfpga_top.grid_clb_12__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411218_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411219"  onclick="showContent('inst_tag_1411219')">tb_top.dut.i_openfpga_top.grid_clb_12__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.19</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411219_Toggle" > 56.19</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_6.html#inst_tag_1411220"  onclick="showContent('inst_tag_1411220')">tb_top.dut.i_openfpga_top.grid_clb_12__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.55</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_6.html#inst_tag_1411220_Toggle" > 57.55</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_7.html#inst_tag_1411221"  onclick="showContent('inst_tag_1411221')">tb_top.dut.i_openfpga_top.grid_clb_12__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.16</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_7.html#inst_tag_1411221_Toggle" > 58.16</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_7.html#inst_tag_1411222"  onclick="showContent('inst_tag_1411222')">tb_top.dut.i_openfpga_top.grid_clb_12__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.46</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_7.html#inst_tag_1411222_Toggle" > 58.46</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_7.html#inst_tag_1411223"  onclick="showContent('inst_tag_1411223')">tb_top.dut.i_openfpga_top.grid_clb_12__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.85</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_7.html#inst_tag_1411223_Toggle" > 57.85</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_7.html#inst_tag_1411224"  onclick="showContent('inst_tag_1411224')">tb_top.dut.i_openfpga_top.grid_clb_12__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 57.70</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_7.html#inst_tag_1411224_Toggle" > 57.70</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_7.html#inst_tag_1411225"  onclick="showContent('inst_tag_1411225')">tb_top.dut.i_openfpga_top.grid_clb_12__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.31</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_7.html#inst_tag_1411225_Toggle" > 58.31</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_7.html#inst_tag_1411226"  onclick="showContent('inst_tag_1411226')">tb_top.dut.i_openfpga_top.grid_clb_12__11_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 58.76</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_7.html#inst_tag_1411226_Toggle" > 58.76</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_7.html#inst_tag_1411227"  onclick="showContent('inst_tag_1411227')">tb_top.dut.i_openfpga_top.grid_clb_12__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 53.32</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_7.html#inst_tag_1411227_Toggle" > 53.32</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_7.html#inst_tag_1411228"  onclick="showContent('inst_tag_1411228')">tb_top.dut.i_openfpga_top.grid_clb_12__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.34</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_7.html#inst_tag_1411228_Toggle" > 56.34</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_7.html#inst_tag_1411229"  onclick="showContent('inst_tag_1411229')">tb_top.dut.i_openfpga_top.grid_clb_12__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 54.83</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_7.html#inst_tag_1411229_Toggle" > 54.83</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_7.html#inst_tag_1411230"  onclick="showContent('inst_tag_1411230')">tb_top.dut.i_openfpga_top.grid_clb_12__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 54.08</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_7.html#inst_tag_1411230_Toggle" > 54.08</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_7.html#inst_tag_1411231"  onclick="showContent('inst_tag_1411231')">tb_top.dut.i_openfpga_top.grid_clb_12__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_4.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 52.87</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_7.html#inst_tag_1411231_Toggle" > 52.87</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_7.html#inst_tag_1411232"  onclick="showContent('inst_tag_1411232')">tb_top.dut.i_openfpga_top.grid_clb_12__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_5.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 53.32</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_7.html#inst_tag_1411232_Toggle" > 53.32</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_7.html#inst_tag_1411233"  onclick="showContent('inst_tag_1411233')">tb_top.dut.i_openfpga_top.grid_clb_12__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_6.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 54.08</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_7.html#inst_tag_1411233_Toggle" > 54.08</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_7.html#inst_tag_1411234"  onclick="showContent('inst_tag_1411234')">tb_top.dut.i_openfpga_top.grid_clb_12__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_7.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 55.89</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_7.html#inst_tag_1411234_Toggle" > 55.89</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_7.html#inst_tag_1411235"  onclick="showContent('inst_tag_1411235')">tb_top.dut.i_openfpga_top.grid_clb_12__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_8.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.19</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_7.html#inst_tag_1411235_Toggle" > 56.19</a></td>
<td class="wht cl rt"></td>
</tr><tr>
<td class="wht cl wordwrap"><a href="mod1191_7.html#inst_tag_1411236"  onclick="showContent('inst_tag_1411236')">tb_top.dut.i_openfpga_top.grid_clb_12__12_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_9.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0.frac_lut6_QL_CCFF_mem</a></td>
<td class="s5 cl rt"> 56.65</td>
<td class="wht cl rt"></td>
<td class="s5 cl rt"><a href="mod1191_7.html#inst_tag_1411236_Toggle" > 56.65</a></td>
<td class="wht cl rt"></td>
</tr></table></div>
</div>
<br clear=all>
</div>
<div class="ui-layout-center">
<div class="ui-layout-center-inner-center">
<div name='tag_frac_lut6_QL_CCFF_mem'>
<a name="Toggle"></a>
Toggle Coverage for Module : <a href="mod1191.html" >frac_lut6_QL_CCFF_mem</a><br clear=all>
<table align=left class="noborder">
<tr>
<th nowrap width=120></th><th nowrap width=80>Total</th><th nowrap width=80>Covered</th><th nowrap width=80>Percent</th></tr><tr class="s6">
<td>Totals</td>
<td class="rt">6</td>
<td class="rt">4</td>
<td class="rt">66.67 </td>
</tr><tr class="s6">
<td>Total Bits</td>
<td class="rt">662</td>
<td class="rt">398</td>
<td class="rt">60.12 </td>
</tr><tr class="s6">
<td nowrap>Total Bits 0->1</td>
<td class="rt">331</td>
<td class="rt">199</td>
<td class="rt">60.12 </td>
</tr><tr class="s6">
<td nowrap>Total Bits 1->0</td>
<td class="rt">331</td>
<td class="rt">199</td>
<td class="rt">60.12 </td>
</tr></table><br clear=all>
<table align=left class="noborder">
<tr>
<th nowrap width=120></th><th nowrap width=80></th><th nowrap width=80></th><th nowrap width=80></th></tr><tr class="s6">
<td>Ports</td>
<td class="rt">6</td>
<td class="rt">4</td>
<td class="rt">66.67 </td>
</tr><tr class="s6">
<td>Port Bits</td>
<td class="rt">662</td>
<td class="rt">398</td>
<td class="rt">60.12 </td>
</tr><tr class="s6">
<td nowrap>Port Bits 0->1</td>
<td class="rt">331</td>
<td class="rt">199</td>
<td class="rt">60.12 </td>
</tr><tr class="s6">
<td nowrap>Port Bits 1->0</td>
<td class="rt">331</td>
<td class="rt">199</td>
<td class="rt">60.12 </td>
</tr></table><br clear=all>
<table align=left class="sortable noborder">
<caption><b>Port Details</b></caption>
<tr class="sortablehead">
<td class="alfsrt">Name</td><td class="alfsrt">Toggle</td><td class="alfsrt">Toggle 1->0</td><td class="alfsrt">Toggle 0->1</td><td class="alfsrt">Direction</td></tr><tr>
<td>prst</td>
<td class="s9 cl">Yes</td>
<td class="s9 cl">Yes</td>
<td class="s9 cl">Yes</td>
<td>INPUT</td>
</tr><tr>
<td>bl[0:65]</td>
<td class="s9 cl">Yes</td>
<td class="s9 cl">Yes</td>
<td class="s9 cl">Yes</td>
<td>INPUT</td>
</tr><tr>
<td>wl[0:65]</td>
<td class="s9 cl">Yes</td>
<td class="s9 cl">Yes</td>
<td class="s9 cl">Yes</td>
<td>INPUT</td>
</tr><tr>
<td>wlr[0:65]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>INPUT</td>
</tr><tr>
<td>mem_out[0:65]</td>
<td class="s9 cl">Yes</td>
<td class="s9 cl">Yes</td>
<td class="s9 cl">Yes</td>
<td>OUTPUT</td>
</tr><tr>
<td>mem_outb[0:65]</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td class="s3 cl">No</td>
<td>OUTPUT</td>
</tr></table><br clear=all>
</div>
</div>
<div class="ui-layout-center-inner-north">
<div id="center-bread-crumb" class="breadCrumb module urg-margin-bottom">
  <ul>
    <li>
      <a href="#Toggle">Toggle</a>    </li>
  </ul>
</div>
</div>
</div>
<div class="ui-layout-south">
<table align=center><tr><td class="s0 cl">0%</td>
<td class="s1 cl">10%</td>
<td class="s2 cl">20%</td>
<td class="s3 cl">30%</td>
<td class="s4 cl">40%</td>
<td class="s5 cl">50%</td>
<td class="s6 cl">60%</td>
<td class="s7 cl">70%</td>
<td class="s8 cl">80%</td>
<td class="s9 cl">90%</td>
<td class="s10 cl">100%</td></tr></table></div>
</body>
</html>
