|board_test
clk_50mhz => clk_50mhz.IN3
seg_data[0] <= seg_display:segdpy.port1
seg_data[1] <= seg_display:segdpy.port1
seg_data[2] <= seg_display:segdpy.port1
seg_data[3] <= seg_display:segdpy.port1
seg_data[4] <= seg_display:segdpy.port1
seg_data[5] <= seg_display:segdpy.port1
seg_data[6] <= seg_display:segdpy.port1
seg_data[7] <= seg_display:segdpy.port1
seg_cs[0] <= seg_display:segdpy.port2
seg_cs[1] <= seg_display:segdpy.port2
seg_cs[2] <= seg_display:segdpy.port2
seg_cs[3] <= seg_display:segdpy.port2
seg_cs[4] <= seg_display:segdpy.port2
seg_cs[5] <= seg_display:segdpy.port2
key[0] => key[0].IN1
key[1] => key[1].IN1
key[2] => ~NO_FANOUT~
key[3] => ~NO_FANOUT~
key[4] => ~NO_FANOUT~
key[5] => ~NO_FANOUT~
key[6] => ~NO_FANOUT~
key[7] => key[7].IN1
led[0] <= led[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led[1] <= led[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led[2] <= led[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led[3] <= led[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led[4] <= led[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led[5] <= led[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led[6] <= led[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led[7] <= led[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|board_test|clkdiv:div_50m_300
clk_in => clk_out~reg0.CLK
clk_in => cnt[0].CLK
clk_in => cnt[1].CLK
clk_in => cnt[2].CLK
clk_in => cnt[3].CLK
clk_in => cnt[4].CLK
clk_in => cnt[5].CLK
clk_in => cnt[6].CLK
clk_in => cnt[7].CLK
clk_in => cnt[8].CLK
clk_in => cnt[9].CLK
clk_in => cnt[10].CLK
clk_in => cnt[11].CLK
clk_in => cnt[12].CLK
clk_in => cnt[13].CLK
clk_in => cnt[14].CLK
clk_in => cnt[15].CLK
clk_in => cnt[16].CLK
clk_in => cnt[17].CLK
clk_in => cnt[18].CLK
clk_in => cnt[19].CLK
clk_in => cnt[20].CLK
clk_in => cnt[21].CLK
clk_in => cnt[22].CLK
clk_in => cnt[23].CLK
clk_in => cnt[24].CLK
clk_in => cnt[25].CLK
clk_in => cnt[26].CLK
clk_in => cnt[27].CLK
clk_in => cnt[28].CLK
clk_in => cnt[29].CLK
clk_in => cnt[30].CLK
clk_in => cnt[31].CLK
clk_out <= clk_out~reg0.DB_MAX_OUTPUT_PORT_TYPE
rst_ => clk_out~reg0.ACLR
rst_ => cnt[0].ACLR
rst_ => cnt[1].ACLR
rst_ => cnt[2].ACLR
rst_ => cnt[3].ACLR
rst_ => cnt[4].ACLR
rst_ => cnt[5].ACLR
rst_ => cnt[6].ACLR
rst_ => cnt[7].ACLR
rst_ => cnt[8].ACLR
rst_ => cnt[9].ACLR
rst_ => cnt[10].ACLR
rst_ => cnt[11].ACLR
rst_ => cnt[12].ACLR
rst_ => cnt[13].ACLR
rst_ => cnt[14].ACLR
rst_ => cnt[15].ACLR
rst_ => cnt[16].ACLR
rst_ => cnt[17].ACLR
rst_ => cnt[18].ACLR
rst_ => cnt[19].ACLR
rst_ => cnt[20].ACLR
rst_ => cnt[21].ACLR
rst_ => cnt[22].ACLR
rst_ => cnt[23].ACLR
rst_ => cnt[24].ACLR
rst_ => cnt[25].ACLR
rst_ => cnt[26].ACLR
rst_ => cnt[27].ACLR
rst_ => cnt[28].ACLR
rst_ => cnt[29].ACLR
rst_ => cnt[30].ACLR
rst_ => cnt[31].ACLR


|board_test|clkdiv:div_50m_100
clk_in => clk_out~reg0.CLK
clk_in => cnt[0].CLK
clk_in => cnt[1].CLK
clk_in => cnt[2].CLK
clk_in => cnt[3].CLK
clk_in => cnt[4].CLK
clk_in => cnt[5].CLK
clk_in => cnt[6].CLK
clk_in => cnt[7].CLK
clk_in => cnt[8].CLK
clk_in => cnt[9].CLK
clk_in => cnt[10].CLK
clk_in => cnt[11].CLK
clk_in => cnt[12].CLK
clk_in => cnt[13].CLK
clk_in => cnt[14].CLK
clk_in => cnt[15].CLK
clk_in => cnt[16].CLK
clk_in => cnt[17].CLK
clk_in => cnt[18].CLK
clk_in => cnt[19].CLK
clk_in => cnt[20].CLK
clk_in => cnt[21].CLK
clk_in => cnt[22].CLK
clk_in => cnt[23].CLK
clk_in => cnt[24].CLK
clk_in => cnt[25].CLK
clk_in => cnt[26].CLK
clk_in => cnt[27].CLK
clk_in => cnt[28].CLK
clk_in => cnt[29].CLK
clk_in => cnt[30].CLK
clk_in => cnt[31].CLK
clk_out <= clk_out~reg0.DB_MAX_OUTPUT_PORT_TYPE
rst_ => clk_out~reg0.ACLR
rst_ => cnt[0].ACLR
rst_ => cnt[1].ACLR
rst_ => cnt[2].ACLR
rst_ => cnt[3].ACLR
rst_ => cnt[4].ACLR
rst_ => cnt[5].ACLR
rst_ => cnt[6].ACLR
rst_ => cnt[7].ACLR
rst_ => cnt[8].ACLR
rst_ => cnt[9].ACLR
rst_ => cnt[10].ACLR
rst_ => cnt[11].ACLR
rst_ => cnt[12].ACLR
rst_ => cnt[13].ACLR
rst_ => cnt[14].ACLR
rst_ => cnt[15].ACLR
rst_ => cnt[16].ACLR
rst_ => cnt[17].ACLR
rst_ => cnt[18].ACLR
rst_ => cnt[19].ACLR
rst_ => cnt[20].ACLR
rst_ => cnt[21].ACLR
rst_ => cnt[22].ACLR
rst_ => cnt[23].ACLR
rst_ => cnt[24].ACLR
rst_ => cnt[25].ACLR
rst_ => cnt[26].ACLR
rst_ => cnt[27].ACLR
rst_ => cnt[28].ACLR
rst_ => cnt[29].ACLR
rst_ => cnt[30].ACLR
rst_ => cnt[31].ACLR


|board_test|clkdiv:div_50m_1
clk_in => clk_out~reg0.CLK
clk_in => cnt[0].CLK
clk_in => cnt[1].CLK
clk_in => cnt[2].CLK
clk_in => cnt[3].CLK
clk_in => cnt[4].CLK
clk_in => cnt[5].CLK
clk_in => cnt[6].CLK
clk_in => cnt[7].CLK
clk_in => cnt[8].CLK
clk_in => cnt[9].CLK
clk_in => cnt[10].CLK
clk_in => cnt[11].CLK
clk_in => cnt[12].CLK
clk_in => cnt[13].CLK
clk_in => cnt[14].CLK
clk_in => cnt[15].CLK
clk_in => cnt[16].CLK
clk_in => cnt[17].CLK
clk_in => cnt[18].CLK
clk_in => cnt[19].CLK
clk_in => cnt[20].CLK
clk_in => cnt[21].CLK
clk_in => cnt[22].CLK
clk_in => cnt[23].CLK
clk_in => cnt[24].CLK
clk_in => cnt[25].CLK
clk_in => cnt[26].CLK
clk_in => cnt[27].CLK
clk_in => cnt[28].CLK
clk_in => cnt[29].CLK
clk_in => cnt[30].CLK
clk_in => cnt[31].CLK
clk_out <= clk_out~reg0.DB_MAX_OUTPUT_PORT_TYPE
rst_ => clk_out~reg0.ACLR
rst_ => cnt[0].ACLR
rst_ => cnt[1].ACLR
rst_ => cnt[2].ACLR
rst_ => cnt[3].ACLR
rst_ => cnt[4].ACLR
rst_ => cnt[5].ACLR
rst_ => cnt[6].ACLR
rst_ => cnt[7].ACLR
rst_ => cnt[8].ACLR
rst_ => cnt[9].ACLR
rst_ => cnt[10].ACLR
rst_ => cnt[11].ACLR
rst_ => cnt[12].ACLR
rst_ => cnt[13].ACLR
rst_ => cnt[14].ACLR
rst_ => cnt[15].ACLR
rst_ => cnt[16].ACLR
rst_ => cnt[17].ACLR
rst_ => cnt[18].ACLR
rst_ => cnt[19].ACLR
rst_ => cnt[20].ACLR
rst_ => cnt[21].ACLR
rst_ => cnt[22].ACLR
rst_ => cnt[23].ACLR
rst_ => cnt[24].ACLR
rst_ => cnt[25].ACLR
rst_ => cnt[26].ACLR
rst_ => cnt[27].ACLR
rst_ => cnt[28].ACLR
rst_ => cnt[29].ACLR
rst_ => cnt[30].ACLR
rst_ => cnt[31].ACLR


|board_test|seg_display:segdpy
bcd_data[0] => Mux9.IN5
bcd_data[1] => Mux8.IN5
bcd_data[2] => Mux7.IN5
bcd_data[3] => Mux6.IN5
bcd_data[4] => Mux9.IN4
bcd_data[5] => Mux8.IN4
bcd_data[6] => Mux7.IN4
bcd_data[7] => Mux6.IN4
bcd_data[8] => Mux9.IN3
bcd_data[9] => Mux8.IN3
bcd_data[10] => Mux7.IN3
bcd_data[11] => Mux6.IN3
bcd_data[12] => Mux9.IN2
bcd_data[13] => Mux8.IN2
bcd_data[14] => Mux7.IN2
bcd_data[15] => Mux6.IN2
bcd_data[16] => Mux9.IN1
bcd_data[17] => Mux8.IN1
bcd_data[18] => Mux7.IN1
bcd_data[19] => Mux6.IN1
bcd_data[20] => Mux9.IN0
bcd_data[21] => Mux8.IN0
bcd_data[22] => Mux7.IN0
bcd_data[23] => Mux6.IN0
seg_data[0] <= bcd2seg_ca:segdec.port1
seg_data[1] <= bcd2seg_ca:segdec.port1
seg_data[2] <= bcd2seg_ca:segdec.port1
seg_data[3] <= bcd2seg_ca:segdec.port1
seg_data[4] <= bcd2seg_ca:segdec.port1
seg_data[5] <= bcd2seg_ca:segdec.port1
seg_data[6] <= bcd2seg_ca:segdec.port1
seg_data[7] <= bcd2seg_ca:segdec.port1
seg_cs[0] <= seg_cs[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
seg_cs[1] <= seg_cs[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
seg_cs[2] <= seg_cs[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
seg_cs[3] <= seg_cs[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
seg_cs[4] <= seg_cs[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
seg_cs[5] <= seg_cs[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
clk => seg_cs[0]~reg0.CLK
clk => seg_cs[1]~reg0.CLK
clk => seg_cs[2]~reg0.CLK
clk => seg_cs[3]~reg0.CLK
clk => seg_cs[4]~reg0.CLK
clk => seg_cs[5]~reg0.CLK
clk => bcd[0].CLK
clk => bcd[1].CLK
clk => bcd[2].CLK
clk => bcd[3].CLK
clk => cnt[0].CLK
clk => cnt[1].CLK
clk => cnt[2].CLK
clk => cnt[3].CLK
rst_ => bcd[0].PRESET
rst_ => bcd[1].PRESET
rst_ => bcd[2].PRESET
rst_ => bcd[3].PRESET
rst_ => cnt[0].ACLR
rst_ => cnt[1].ACLR
rst_ => cnt[2].ACLR
rst_ => cnt[3].ACLR
rst_ => seg_cs[0]~reg0.ENA
rst_ => seg_cs[5]~reg0.ENA
rst_ => seg_cs[4]~reg0.ENA
rst_ => seg_cs[3]~reg0.ENA
rst_ => seg_cs[2]~reg0.ENA
rst_ => seg_cs[1]~reg0.ENA


|board_test|seg_display:segdpy|bcd2seg_ca:segdec
bcd_code[0] => Decoder0.IN3
bcd_code[1] => Decoder0.IN2
bcd_code[2] => Decoder0.IN1
bcd_code[3] => Decoder0.IN0
seg_code[0] <= WideOr6.DB_MAX_OUTPUT_PORT_TYPE
seg_code[1] <= WideOr5.DB_MAX_OUTPUT_PORT_TYPE
seg_code[2] <= WideOr4.DB_MAX_OUTPUT_PORT_TYPE
seg_code[3] <= WideOr3.DB_MAX_OUTPUT_PORT_TYPE
seg_code[4] <= WideOr2.DB_MAX_OUTPUT_PORT_TYPE
seg_code[5] <= WideOr1.DB_MAX_OUTPUT_PORT_TYPE
seg_code[6] <= WideOr0.DB_MAX_OUTPUT_PORT_TYPE
seg_code[7] <= <VCC>


|board_test|key_handler:k_rst
key_in => sta[0].DATAIN
key_out <= uAnd.DB_MAX_OUTPUT_PORT_TYPE
clk => sta[0].CLK
clk => sta[1].CLK
clk => sta[2].CLK
rst_ => sta[0].ACLR
rst_ => sta[1].ACLR
rst_ => sta[2].ACLR


|board_test|key_handler:k_led
key_in => sta[0].DATAIN
key_out <= uAnd.DB_MAX_OUTPUT_PORT_TYPE
clk => sta[0].CLK
clk => sta[1].CLK
clk => sta[2].CLK
rst_ => sta[0].ACLR
rst_ => sta[1].ACLR
rst_ => sta[2].ACLR


|board_test|key_handler:k_pause
key_in => sta[0].DATAIN
key_out <= uAnd.DB_MAX_OUTPUT_PORT_TYPE
clk => sta[0].CLK
clk => sta[1].CLK
clk => sta[2].CLK
rst_ => sta[0].ACLR
rst_ => sta[1].ACLR
rst_ => sta[2].ACLR


