

================================================================
== Vivado HLS Report for 'stream'
================================================================
* Date:           Tue Feb  6 20:52:50 2018

* Version:        2017.4 (Build 2086221 on Fri Dec 15 21:13:33 MST 2017)
* Project:        video1
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |   7.00|      5.99|        0.88|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +--------+--------+--------+--------+---------+
    |     Latency     |     Interval    | Pipeline|
    |   min  |   max  |   min  |   max  |   Type  |
    +--------+--------+--------+--------+---------+
    |  921608|  921608|  921608|  921608|   none  |
    +--------+--------+--------+--------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+--------+--------+----------+-----------+-----------+--------+----------+
        |          |     Latency     | Iteration|  Initiation Interval  |  Trip  |          |
        | Loop Name|   min  |   max  |  Latency |  achieved |   target  |  Count | Pipelined|
        +----------+--------+--------+----------+-----------+-----------+--------+----------+
        |- Loop 1  |  921606|  921606|         8|          1|          1|  921600|    yes   |
        +----------+--------+--------+----------+-----------+-----------+--------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|      -|       0|    890|
|FIFO             |        -|      -|       -|      -|
|Instance         |        0|      8|     404|    186|
|Memory           |       20|      -|       0|      0|
|Multiplexer      |        -|      -|       -|    438|
|Register         |        0|      -|    1228|    256|
+-----------------+---------+-------+--------+-------+
|Total            |       20|      8|    1632|   1770|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        7|      3|       1|      3|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +-------------------------+-----------------------+---------+-------+-----+----+
    |         Instance        |         Module        | BRAM_18K| DSP48E|  FF | LUT|
    +-------------------------+-----------------------+---------+-------+-----+----+
    |stream_AXILiteS_s_axi_U  |stream_AXILiteS_s_axi  |        0|      0|   72|  88|
    |stream_mul_32s_18qcK_U2  |stream_mul_32s_18qcK   |        0|      4|  166|  49|
    |stream_mul_32s_26pcA_U1  |stream_mul_32s_26pcA   |        0|      4|  166|  49|
    +-------------------------+-----------------------+---------+-------+-----+----+
    |Total                    |                       |        0|      8|  404| 186|
    +-------------------------+-----------------------+---------+-------+-----+----+

    * DSP48: 
    N/A

    * Memory: 
    +-------------------+----------------------+---------+---+----+------+-----+------+-------------+
    |       Memory      |        Module        | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks|
    +-------------------+----------------------+---------+---+----+------+-----+------+-------------+
    |lb_val_0_data_V_U  |stream_lb_val_0_dbkb  |        4|  0|   0|  1280|   32|     1|        40960|
    |lb_val_1_data_V_U  |stream_lb_val_0_dbkb  |        4|  0|   0|  1280|   32|     1|        40960|
    |lb_val_0_keep_V_U  |stream_lb_val_0_kdEe  |        1|  0|   0|  1280|    4|     1|         5120|
    |lb_val_0_strb_V_U  |stream_lb_val_0_kdEe  |        1|  0|   0|  1280|    4|     1|         5120|
    |lb_val_0_user_V_U  |stream_lb_val_0_uhbi  |        1|  0|   0|  1280|    1|     1|         1280|
    |lb_val_0_last_V_U  |stream_lb_val_0_uhbi  |        1|  0|   0|  1280|    1|     1|         1280|
    |lb_val_0_id_V_U    |stream_lb_val_0_uhbi  |        1|  0|   0|  1280|    1|     1|         1280|
    |lb_val_0_dest_V_U  |stream_lb_val_0_uhbi  |        1|  0|   0|  1280|    1|     1|         1280|
    |lb_val_1_keep_V_U  |stream_lb_val_1_keOg  |        1|  0|   0|  1280|    4|     1|         5120|
    |lb_val_1_strb_V_U  |stream_lb_val_1_keOg  |        1|  0|   0|  1280|    4|     1|         5120|
    |lb_val_1_user_V_U  |stream_lb_val_1_uibs  |        1|  0|   0|  1280|    1|     1|         1280|
    |lb_val_1_last_V_U  |stream_lb_val_1_uibs  |        1|  0|   0|  1280|    1|     1|         1280|
    |lb_val_1_id_V_U    |stream_lb_val_1_uibs  |        1|  0|   0|  1280|    1|     1|         1280|
    |lb_val_1_dest_V_U  |stream_lb_val_1_uibs  |        1|  0|   0|  1280|    1|     1|         1280|
    +-------------------+----------------------+---------+---+----+------+-----+------+-------------+
    |Total              |                      |       20|  0|   0| 17920|   88|    14|       112640|
    +-------------------+----------------------+---------+---+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name          | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------------------+----------+-------+---+----+------------+------------+
    |cols_2_fu_596_p2                  |     +    |      0|  0|  23|          16|           1|
    |pixels_1_fu_512_p2                |     +    |      0|  0|  27|          20|           1|
    |rows_2_fu_590_p2                  |     +    |      0|  0|  23|          16|           1|
    |ap_block_pp0_stage0_01001         |    and   |      0|  0|   8|           1|           1|
    |ap_block_state3_pp0_stage0_iter1  |    and   |      0|  0|   8|           1|           1|
    |ap_block_state8_io                |    and   |      0|  0|   8|           1|           1|
    |ap_block_state9_io                |    and   |      0|  0|   8|           1|           1|
    |dst_V_data_V_1_load_A             |    and   |      0|  0|   8|           1|           1|
    |dst_V_data_V_1_load_B             |    and   |      0|  0|   8|           1|           1|
    |dst_V_dest_V_1_load_A             |    and   |      0|  0|   8|           1|           1|
    |dst_V_dest_V_1_load_B             |    and   |      0|  0|   8|           1|           1|
    |dst_V_id_V_1_load_A               |    and   |      0|  0|   8|           1|           1|
    |dst_V_id_V_1_load_B               |    and   |      0|  0|   8|           1|           1|
    |dst_V_keep_V_1_load_A             |    and   |      0|  0|   8|           1|           1|
    |dst_V_keep_V_1_load_B             |    and   |      0|  0|   8|           1|           1|
    |dst_V_last_V_1_load_A             |    and   |      0|  0|   8|           1|           1|
    |dst_V_last_V_1_load_B             |    and   |      0|  0|   8|           1|           1|
    |dst_V_strb_V_1_load_A             |    and   |      0|  0|   8|           1|           1|
    |dst_V_strb_V_1_load_B             |    and   |      0|  0|   8|           1|           1|
    |dst_V_user_V_1_load_A             |    and   |      0|  0|   8|           1|           1|
    |dst_V_user_V_1_load_B             |    and   |      0|  0|   8|           1|           1|
    |or_cond_fu_621_p2                 |    and   |      0|  0|   8|           1|           1|
    |src_V_data_V_0_load_A             |    and   |      0|  0|   8|           1|           1|
    |src_V_data_V_0_load_B             |    and   |      0|  0|   8|           1|           1|
    |src_V_dest_V_0_load_A             |    and   |      0|  0|   8|           1|           1|
    |src_V_dest_V_0_load_B             |    and   |      0|  0|   8|           1|           1|
    |src_V_id_V_0_load_A               |    and   |      0|  0|   8|           1|           1|
    |src_V_id_V_0_load_B               |    and   |      0|  0|   8|           1|           1|
    |src_V_keep_V_0_load_A             |    and   |      0|  0|   8|           1|           1|
    |src_V_keep_V_0_load_B             |    and   |      0|  0|   8|           1|           1|
    |src_V_last_V_0_load_A             |    and   |      0|  0|   8|           1|           1|
    |src_V_last_V_0_load_B             |    and   |      0|  0|   8|           1|           1|
    |src_V_strb_V_0_load_A             |    and   |      0|  0|   8|           1|           1|
    |src_V_strb_V_0_load_B             |    and   |      0|  0|   8|           1|           1|
    |src_V_user_V_0_load_A             |    and   |      0|  0|   8|           1|           1|
    |src_V_user_V_0_load_B             |    and   |      0|  0|   8|           1|           1|
    |dst_V_data_V_1_state_cmp_full     |   icmp   |      0|  0|   8|           2|           1|
    |dst_V_dest_V_1_state_cmp_full     |   icmp   |      0|  0|   8|           2|           1|
    |dst_V_id_V_1_state_cmp_full       |   icmp   |      0|  0|   8|           2|           1|
    |dst_V_keep_V_1_state_cmp_full     |   icmp   |      0|  0|   8|           2|           1|
    |dst_V_last_V_1_state_cmp_full     |   icmp   |      0|  0|   8|           2|           1|
    |dst_V_strb_V_1_state_cmp_full     |   icmp   |      0|  0|   8|           2|           1|
    |dst_V_user_V_1_state_cmp_full     |   icmp   |      0|  0|   8|           2|           1|
    |icmp5_fu_584_p2                   |   icmp   |      0|  0|  13|          15|           1|
    |icmp_fu_568_p2                    |   icmp   |      0|  0|  13|          15|           1|
    |src_V_data_V_0_state_cmp_full     |   icmp   |      0|  0|   8|           2|           1|
    |src_V_dest_V_0_state_cmp_full     |   icmp   |      0|  0|   8|           2|           1|
    |src_V_id_V_0_state_cmp_full       |   icmp   |      0|  0|   8|           2|           1|
    |src_V_keep_V_0_state_cmp_full     |   icmp   |      0|  0|   8|           2|           1|
    |src_V_last_V_0_state_cmp_full     |   icmp   |      0|  0|   8|           2|           1|
    |src_V_strb_V_0_state_cmp_full     |   icmp   |      0|  0|   8|           2|           1|
    |src_V_user_V_0_state_cmp_full     |   icmp   |      0|  0|   8|           2|           1|
    |tmp_1_fu_500_p2                   |   icmp   |      0|  0|  11|           8|           2|
    |tmp_2_fu_506_p2                   |   icmp   |      0|  0|  18|          20|          18|
    |tmp_3_fu_464_p2                   |   icmp   |      0|  0|  11|           8|           1|
    |tmp_4_fu_470_p2                   |   icmp   |      0|  0|  11|           8|           1|
    |tmp_5_fu_476_p2                   |   icmp   |      0|  0|  11|           8|           2|
    |tmp_8_fu_482_p2                   |   icmp   |      0|  0|  11|           8|           1|
    |tmp_9_fu_488_p2                   |   icmp   |      0|  0|  11|           8|           1|
    |tmp_s_fu_494_p2                   |   icmp   |      0|  0|  11|           8|           2|
    |ap_block_pp0_stage0_11001         |    or    |      0|  0|   8|           1|           1|
    |ap_block_state10                  |    or    |      0|  0|   8|           1|           1|
    |blurVal_data_V_1_blu_fu_631_p3    |  select  |      0|  0|  32|           1|          32|
    |blurVal_data_V_blurV_fu_625_p3    |  select  |      0|  0|  32|           1|          32|
    |cols_1_fu_610_p3                  |  select  |      0|  0|  16|           1|           1|
    |p_012_0_1_fu_671_p3               |  select  |      0|  0|  32|           1|          32|
    |p_012_0_2_fu_677_p3               |  select  |      0|  0|  32|           1|          32|
    |p_012_0_3_fu_683_p3               |  select  |      0|  0|  32|           1|          32|
    |rows_1_fu_602_p3                  |  select  |      0|  0|  16|           1|          16|
    |sel_SEBB_fu_638_p3                |  select  |      0|  0|  32|           1|          32|
    |streamOut_data_V_3_fu_645_p3      |  select  |      0|  0|  32|           1|          32|
    |tmp_data_V_2_fu_689_p3            |  select  |      0|  0|  32|           1|          32|
    |ap_enable_pp0                     |    xor   |      0|  0|   8|           1|           2|
    |ap_enable_reg_pp0_iter1           |    xor   |      0|  0|   8|           2|           1|
    +----------------------------------+----------+-------+---+----+------------+------------+
    |Total                             |          |      0|  0| 890|         234|         358|
    +----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------+----+-----------+-----+-----------+
    |              Name             | LUT| Input Size| Bits| Total Bits|
    +-------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                      |  21|          4|    1|          4|
    |ap_enable_reg_pp0_iter1        |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter7        |   9|          2|    1|          2|
    |ap_phi_mux_cols_phi_fu_445_p4  |   9|          2|   16|         32|
    |ap_phi_mux_rows_phi_fu_433_p4  |   9|          2|   16|         32|
    |cols_reg_441                   |   9|          2|   16|         32|
    |dst_TDATA_blk_n                |   9|          2|    1|          2|
    |dst_V_data_V_1_data_out        |   9|          2|   32|         64|
    |dst_V_data_V_1_state           |  15|          3|    2|          6|
    |dst_V_dest_V_1_data_out        |   9|          2|    1|          2|
    |dst_V_dest_V_1_state           |  15|          3|    2|          6|
    |dst_V_id_V_1_data_out          |   9|          2|    1|          2|
    |dst_V_id_V_1_state             |  15|          3|    2|          6|
    |dst_V_keep_V_1_data_out        |   9|          2|    4|          8|
    |dst_V_keep_V_1_state           |  15|          3|    2|          6|
    |dst_V_last_V_1_data_out        |   9|          2|    1|          2|
    |dst_V_last_V_1_state           |  15|          3|    2|          6|
    |dst_V_strb_V_1_data_out        |   9|          2|    4|          8|
    |dst_V_strb_V_1_state           |  15|          3|    2|          6|
    |dst_V_user_V_1_data_out        |   9|          2|    1|          2|
    |dst_V_user_V_1_state           |  15|          3|    2|          6|
    |pixels_reg_453                 |   9|          2|   20|         40|
    |rows_reg_429                   |   9|          2|   16|         32|
    |src_TDATA_blk_n                |   9|          2|    1|          2|
    |src_V_data_V_0_data_out        |   9|          2|   32|         64|
    |src_V_data_V_0_state           |  15|          3|    2|          6|
    |src_V_dest_V_0_data_out        |   9|          2|    1|          2|
    |src_V_dest_V_0_state           |  15|          3|    2|          6|
    |src_V_id_V_0_data_out          |   9|          2|    1|          2|
    |src_V_id_V_0_state             |  15|          3|    2|          6|
    |src_V_keep_V_0_data_out        |   9|          2|    4|          8|
    |src_V_keep_V_0_state           |  15|          3|    2|          6|
    |src_V_last_V_0_data_out        |   9|          2|    1|          2|
    |src_V_last_V_0_state           |  15|          3|    2|          6|
    |src_V_strb_V_0_data_out        |   9|          2|    4|          8|
    |src_V_strb_V_0_state           |  15|          3|    2|          6|
    |src_V_user_V_0_data_out        |   9|          2|    1|          2|
    |src_V_user_V_0_state           |  15|          3|    2|          6|
    +-------------------------------+----+-----------+-----+-----------+
    |Total                          | 438|         92|  205|        440|
    +-------------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------------------+----+----+-----+-----------+
    |                     Name                     | FF | LUT| Bits| Const Bits|
    +----------------------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                                     |   3|   0|    3|          0|
    |ap_enable_reg_pp0_iter0                       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3                       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4                       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5                       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6                       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7                       |   1|   0|    1|          0|
    |ap_reg_pp0_iter2_lb_val_1_data_V_add_reg_809  |  11|   0|   11|          0|
    |ap_reg_pp0_iter2_tmp_6_reg_799                |  16|   0|   64|         48|
    |blurVal_data_V_2_reg_877                      |  32|   0|   32|          0|
    |blurVal_dest_V_1_reg_907                      |   1|   0|    1|          0|
    |blurVal_id_V_1_reg_902                        |   1|   0|    1|          0|
    |blurVal_keep_V_1_reg_882                      |   4|   0|    4|          0|
    |blurVal_last_V_1_reg_897                      |   1|   0|    1|          0|
    |blurVal_strb_V_1_reg_887                      |   4|   0|    4|          0|
    |blurVal_user_V_1_reg_892                      |   1|   0|    1|          0|
    |cols_1_reg_872                                |  16|   0|   16|          0|
    |cols_reg_441                                  |  16|   0|   16|          0|
    |dst_V_data_V_1_payload_A                      |  32|   0|   32|          0|
    |dst_V_data_V_1_payload_B                      |  32|   0|   32|          0|
    |dst_V_data_V_1_sel_rd                         |   1|   0|    1|          0|
    |dst_V_data_V_1_sel_wr                         |   1|   0|    1|          0|
    |dst_V_data_V_1_state                          |   2|   0|    2|          0|
    |dst_V_dest_V_1_payload_A                      |   1|   0|    1|          0|
    |dst_V_dest_V_1_payload_B                      |   1|   0|    1|          0|
    |dst_V_dest_V_1_sel_rd                         |   1|   0|    1|          0|
    |dst_V_dest_V_1_sel_wr                         |   1|   0|    1|          0|
    |dst_V_dest_V_1_state                          |   2|   0|    2|          0|
    |dst_V_id_V_1_payload_A                        |   1|   0|    1|          0|
    |dst_V_id_V_1_payload_B                        |   1|   0|    1|          0|
    |dst_V_id_V_1_sel_rd                           |   1|   0|    1|          0|
    |dst_V_id_V_1_sel_wr                           |   1|   0|    1|          0|
    |dst_V_id_V_1_state                            |   2|   0|    2|          0|
    |dst_V_keep_V_1_payload_A                      |   4|   0|    4|          0|
    |dst_V_keep_V_1_payload_B                      |   4|   0|    4|          0|
    |dst_V_keep_V_1_sel_rd                         |   1|   0|    1|          0|
    |dst_V_keep_V_1_sel_wr                         |   1|   0|    1|          0|
    |dst_V_keep_V_1_state                          |   2|   0|    2|          0|
    |dst_V_last_V_1_payload_A                      |   1|   0|    1|          0|
    |dst_V_last_V_1_payload_B                      |   1|   0|    1|          0|
    |dst_V_last_V_1_sel_rd                         |   1|   0|    1|          0|
    |dst_V_last_V_1_sel_wr                         |   1|   0|    1|          0|
    |dst_V_last_V_1_state                          |   2|   0|    2|          0|
    |dst_V_strb_V_1_payload_A                      |   4|   0|    4|          0|
    |dst_V_strb_V_1_payload_B                      |   4|   0|    4|          0|
    |dst_V_strb_V_1_sel_rd                         |   1|   0|    1|          0|
    |dst_V_strb_V_1_sel_wr                         |   1|   0|    1|          0|
    |dst_V_strb_V_1_state                          |   2|   0|    2|          0|
    |dst_V_user_V_1_payload_A                      |   1|   0|    1|          0|
    |dst_V_user_V_1_payload_B                      |   1|   0|    1|          0|
    |dst_V_user_V_1_sel_rd                         |   1|   0|    1|          0|
    |dst_V_user_V_1_sel_wr                         |   1|   0|    1|          0|
    |dst_V_user_V_1_state                          |   2|   0|    2|          0|
    |icmp5_reg_862                                 |   1|   0|    1|          0|
    |icmp_reg_857                                  |   1|   0|    1|          0|
    |lb_val_0_data_V_add_reg_815                   |  11|   0|   11|          0|
    |lb_val_0_dest_V_add_reg_851                   |  11|   0|   11|          0|
    |lb_val_0_id_V_addr_reg_845                    |  11|   0|   11|          0|
    |lb_val_0_keep_V_add_reg_821                   |  11|   0|   11|          0|
    |lb_val_0_last_V_add_reg_839                   |  11|   0|   11|          0|
    |lb_val_0_strb_V_add_reg_827                   |  11|   0|   11|          0|
    |lb_val_0_user_V_add_reg_833                   |  11|   0|   11|          0|
    |lb_val_1_data_V_add_reg_809                   |  11|   0|   11|          0|
    |outputPxl_fu_118                              |  32|   0|   32|          0|
    |pixels_reg_453                                |  20|   0|   20|          0|
    |rows_1_reg_867                                |  16|   0|   16|          0|
    |rows_reg_429                                  |  16|   0|   16|          0|
    |src_V_data_V_0_payload_A                      |  32|   0|   32|          0|
    |src_V_data_V_0_payload_B                      |  32|   0|   32|          0|
    |src_V_data_V_0_sel_rd                         |   1|   0|    1|          0|
    |src_V_data_V_0_sel_wr                         |   1|   0|    1|          0|
    |src_V_data_V_0_state                          |   2|   0|    2|          0|
    |src_V_dest_V_0_payload_A                      |   1|   0|    1|          0|
    |src_V_dest_V_0_payload_B                      |   1|   0|    1|          0|
    |src_V_dest_V_0_sel_rd                         |   1|   0|    1|          0|
    |src_V_dest_V_0_sel_wr                         |   1|   0|    1|          0|
    |src_V_dest_V_0_state                          |   2|   0|    2|          0|
    |src_V_id_V_0_payload_A                        |   1|   0|    1|          0|
    |src_V_id_V_0_payload_B                        |   1|   0|    1|          0|
    |src_V_id_V_0_sel_rd                           |   1|   0|    1|          0|
    |src_V_id_V_0_sel_wr                           |   1|   0|    1|          0|
    |src_V_id_V_0_state                            |   2|   0|    2|          0|
    |src_V_keep_V_0_payload_A                      |   4|   0|    4|          0|
    |src_V_keep_V_0_payload_B                      |   4|   0|    4|          0|
    |src_V_keep_V_0_sel_rd                         |   1|   0|    1|          0|
    |src_V_keep_V_0_sel_wr                         |   1|   0|    1|          0|
    |src_V_keep_V_0_state                          |   2|   0|    2|          0|
    |src_V_last_V_0_payload_A                      |   1|   0|    1|          0|
    |src_V_last_V_0_payload_B                      |   1|   0|    1|          0|
    |src_V_last_V_0_sel_rd                         |   1|   0|    1|          0|
    |src_V_last_V_0_sel_wr                         |   1|   0|    1|          0|
    |src_V_last_V_0_state                          |   2|   0|    2|          0|
    |src_V_strb_V_0_payload_A                      |   4|   0|    4|          0|
    |src_V_strb_V_0_payload_B                      |   4|   0|    4|          0|
    |src_V_strb_V_0_sel_rd                         |   1|   0|    1|          0|
    |src_V_strb_V_0_sel_wr                         |   1|   0|    1|          0|
    |src_V_strb_V_0_state                          |   2|   0|    2|          0|
    |src_V_user_V_0_payload_A                      |   1|   0|    1|          0|
    |src_V_user_V_0_payload_B                      |   1|   0|    1|          0|
    |src_V_user_V_0_sel_rd                         |   1|   0|    1|          0|
    |src_V_user_V_0_sel_wr                         |   1|   0|    1|          0|
    |src_V_user_V_0_state                          |   2|   0|    2|          0|
    |streamOut_data_V_1_reg_925                    |  32|   0|   32|          0|
    |streamOut_data_V_3_reg_912                    |  32|   0|   32|          0|
    |streamOut_data_V_reg_919                      |  32|   0|   32|          0|
    |tmp_1_reg_743                                 |   1|   0|    1|          0|
    |tmp_2_reg_748                                 |   1|   0|    1|          0|
    |tmp_3_reg_713                                 |   1|   0|    1|          0|
    |tmp_4_reg_718                                 |   1|   0|    1|          0|
    |tmp_5_reg_723                                 |   1|   0|    1|          0|
    |tmp_6_reg_799                                 |  16|   0|   64|         48|
    |tmp_8_reg_728                                 |   1|   0|    1|          0|
    |tmp_9_reg_733                                 |   1|   0|    1|          0|
    |tmp_data_V_4_reg_757                          |  32|   0|   32|          0|
    |tmp_data_V_fu_114                             |  32|   0|   32|          0|
    |tmp_dest_V_reg_793                            |   1|   0|    1|          0|
    |tmp_id_V_reg_787                              |   1|   0|    1|          0|
    |tmp_keep_V_reg_763                            |   4|   0|    4|          0|
    |tmp_last_V_reg_781                            |   1|   0|    1|          0|
    |tmp_s_reg_738                                 |   1|   0|    1|          0|
    |tmp_strb_V_reg_769                            |   4|   0|    4|          0|
    |tmp_user_V_reg_775                            |   1|   0|    1|          0|
    |streamOut_data_V_3_reg_912                    |  64|  32|   32|          0|
    |tmp_2_reg_748                                 |  64|  32|    1|          0|
    |tmp_dest_V_reg_793                            |  64|  32|    1|          0|
    |tmp_id_V_reg_787                              |  64|  32|    1|          0|
    |tmp_keep_V_reg_763                            |  64|  32|    4|          0|
    |tmp_last_V_reg_781                            |  64|  32|    1|          0|
    |tmp_strb_V_reg_769                            |  64|  32|    4|          0|
    |tmp_user_V_reg_775                            |  64|  32|    1|          0|
    +----------------------------------------------+----+----+-----+-----------+
    |Total                                         |1228| 256|  857|         96|
    +----------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------------+-----+-----+--------------+--------------+--------------+
|        RTL Ports       | Dir | Bits|   Protocol   | Source Object|    C Type    |
+------------------------+-----+-----+--------------+--------------+--------------+
|s_axi_AXILiteS_AWVALID  |  in |    1|     s_axi    |   AXILiteS   |    scalar    |
|s_axi_AXILiteS_AWREADY  | out |    1|     s_axi    |   AXILiteS   |    scalar    |
|s_axi_AXILiteS_AWADDR   |  in |    6|     s_axi    |   AXILiteS   |    scalar    |
|s_axi_AXILiteS_WVALID   |  in |    1|     s_axi    |   AXILiteS   |    scalar    |
|s_axi_AXILiteS_WREADY   | out |    1|     s_axi    |   AXILiteS   |    scalar    |
|s_axi_AXILiteS_WDATA    |  in |   32|     s_axi    |   AXILiteS   |    scalar    |
|s_axi_AXILiteS_WSTRB    |  in |    4|     s_axi    |   AXILiteS   |    scalar    |
|s_axi_AXILiteS_ARVALID  |  in |    1|     s_axi    |   AXILiteS   |    scalar    |
|s_axi_AXILiteS_ARREADY  | out |    1|     s_axi    |   AXILiteS   |    scalar    |
|s_axi_AXILiteS_ARADDR   |  in |    6|     s_axi    |   AXILiteS   |    scalar    |
|s_axi_AXILiteS_RVALID   | out |    1|     s_axi    |   AXILiteS   |    scalar    |
|s_axi_AXILiteS_RREADY   |  in |    1|     s_axi    |   AXILiteS   |    scalar    |
|s_axi_AXILiteS_RDATA    | out |   32|     s_axi    |   AXILiteS   |    scalar    |
|s_axi_AXILiteS_RRESP    | out |    2|     s_axi    |   AXILiteS   |    scalar    |
|s_axi_AXILiteS_BVALID   | out |    1|     s_axi    |   AXILiteS   |    scalar    |
|s_axi_AXILiteS_BREADY   |  in |    1|     s_axi    |   AXILiteS   |    scalar    |
|s_axi_AXILiteS_BRESP    | out |    2|     s_axi    |   AXILiteS   |    scalar    |
|ap_clk                  |  in |    1| ap_ctrl_none |    stream    | return value |
|ap_rst_n                |  in |    1| ap_ctrl_none |    stream    | return value |
|src_TDATA               |  in |   32|     axis     | src_V_data_V |    pointer   |
|src_TVALID              |  in |    1|     axis     | src_V_dest_V |    pointer   |
|src_TREADY              | out |    1|     axis     | src_V_dest_V |    pointer   |
|src_TDEST               |  in |    1|     axis     | src_V_dest_V |    pointer   |
|src_TKEEP               |  in |    4|     axis     | src_V_keep_V |    pointer   |
|src_TSTRB               |  in |    4|     axis     | src_V_strb_V |    pointer   |
|src_TUSER               |  in |    1|     axis     | src_V_user_V |    pointer   |
|src_TLAST               |  in |    1|     axis     | src_V_last_V |    pointer   |
|src_TID                 |  in |    1|     axis     |  src_V_id_V  |    pointer   |
|dst_TDATA               | out |   32|     axis     | dst_V_data_V |    pointer   |
|dst_TVALID              | out |    1|     axis     | dst_V_dest_V |    pointer   |
|dst_TREADY              |  in |    1|     axis     | dst_V_dest_V |    pointer   |
|dst_TDEST               | out |    1|     axis     | dst_V_dest_V |    pointer   |
|dst_TKEEP               | out |    4|     axis     | dst_V_keep_V |    pointer   |
|dst_TSTRB               | out |    4|     axis     | dst_V_strb_V |    pointer   |
|dst_TUSER               | out |    1|     axis     | dst_V_user_V |    pointer   |
|dst_TLAST               | out |    1|     axis     | dst_V_last_V |    pointer   |
|dst_TID                 | out |    1|     axis     |  dst_V_id_V  |    pointer   |
+------------------------+-----+-----+--------------+--------------+--------------+

