<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:54:19.5419</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.15</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7023304</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>DRAM 인터페이스 교정을 위한 가변 틱</inventionTitle><inventionTitleEng>VARIABLE TICK FOR DRAM INTERFACE CALIBRATION</inventionTitleEng><openDate>2024.08.23</openDate><openNumber>10-2024-0128000</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.07.11</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 29/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/4076</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/408</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2015.01.01)</ipcDate><ipcNumber>G11C 11/4096</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 메모리 인터페이스 시스템에 의해, 동적으로 변화하는 트레이닝 클록을 이용하여 동적 랜덤-액세스 메모리(DRAM)와의 인터페이스를 교정하기 위한 방법 및 시스템을 개시한다. 개시된 기술은 제1 펄스 레이트의 클록 신호를 갖는 시스템 클록을 수신하는 것을 포함한다. 그 후, 인터페이스의 트레이닝 동안, 개시된 기술들은 제1 펄스 레이트의 클록 신호로부터 트레이닝 클록을 생성하고, 상기 트레이닝 클록은 제2 펄스 레이트의 클록 신호를 가지며, 생성된 트레이닝 클록에 기초하여, 어드레스 데이터를 포함하는 명령 신호들을 DRAM으로 전송하는 것을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.07.06</internationOpenDate><internationOpenNumber>WO2023129398</internationOpenNumber><internationalApplicationDate>2022.12.15</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/053070</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 메모리 인터페이스 시스템에 의해, 동적으로 변화하는 트레이닝 클록을 이용하여 DRAM(Dynamic Random-Access Memory)과의 인터페이스를 교정하는 방법으로서,제1 펄스 레이트의 클록 신호를 갖는 시스템 클록을 수신하는 단계; 및상기 인터페이스의 상기 트레이닝 동안, 상기 제1 펄스 레이트의 상기 클록 신호로부터 트레이닝 클록을 생성하여, 상기 트레이닝 클록은 제2 펄스 레이트의 클록 신호를 가지며, 생성된 상기 트레이닝 클록에 기초하여 어드레스 데이터를 포함한 명령 신호를 상기 DRAM으로 전송하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제2 펄스 레이트는 상기 DRAM의 변경된 클록 주파수와 매칭되는, 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 펄스 레이트에서 생성된 해당 명령 신호의 명령 상태를 반복하여 상기 제2 펄스 레이트에서 상기 명령 신호를 생성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제2 펄스 레이트는 상기 DRAM의 어드레스 핀과 상기 시스템의 해당 핀을 연결하는 와이어를 통해 송신되는 신호의 전파 시간과 연관된 지연 범위에 기초하여 결정되는, 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 DRAM의 각각의 어드레스 핀으로 전송되는 상기 어드레스 데이터와 연관된 전파 지연을 결정하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 전파 지연들 중 하나는 상기 제2 펄스 레이트에서 상기 트레이닝 클록을 이용하여 각각의 어드레스 핀으로 전송된 상기 어드레스 데이터를 캡쳐하는 피드백 신호의 판독에 기초하여 결정되는, 방법.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서,결정된 상기 전파 지연에 기초하여, 상기 각각의 어드레스 핀으로 추가로 전송되는 어드레스 데이터를 정렬하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 인터페이스의 상기 트레이닝 동안, 상기 제1 펄스 레이트의 상기 클록 신호로부터, 제3 펄스 레이트의 클록 신호를 갖는 트레이닝 클록을 생성하는 단계, 및 생성된 상기 트레이닝 클록에 기초하여 데이터를 상기 DRAM으로 전송하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>9. 동적으로 변화하는 트레이닝 클록을 이용하여 DRAM과의 인터페이스를 교정하기 위한 메모리 인터페이스 시스템으로서,적어도 하나의 프로세서; 및명령어들을 저장하는 메모리를 포함하며, 상기 명령어들은 상기 적어도 하나의 프로세서에 의해 실행될 때, 상기 프로세서로 하여금:제1 펄스 레이트의 클록 신호를 갖는 시스템 클록을 수신하게 하고, 그리고상기 인터페이스의 상기 트레이닝 동안, 상기 제1 펄스 레이트의 상기 클록 신호로부터 트레이닝 클록을 생성하고, 상기 트레이닝 클록은 제2 펄스 레이트의 클록 신호를 가지며, 생성된 상기 트레이닝 클록에 기초하여 어드레스 데이터를 포함하는 명령 신호를 상기 DRAM으로 전송하게 하는, 메모리 인터페이스 시스템.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 제2 펄스 레이트는 상기 DRAM의 변경된 클록 주파수와 매칭되는, 메모리 인터페이스 시스템.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서, 상기 명령어들은 상기 프로세서로 하여금 추가로,상기 제1 펄스 레이트에서 생성된 해당 명령 신호의 명령 상태를 반복하여 상기 제2 펄스 레이트에서 상기 명령 신호를 생성하게 하는, 메모리 인터페이스 시스템.</claim></claimInfo><claimInfo><claim>12. 제9항에 있어서,상기 제2 펄스 레이트는 상기 DRAM의 어드레스 핀과 상기 시스템의 해당 핀을 연결하는 와이어를 통해 송신되는 신호의 전파 시간과 연관된 지연 범위에 기초하여 결정되는, 메모리 인터페이스 시스템.</claim></claimInfo><claimInfo><claim>13. 제9항에 있어서, 상기 명령어들은 상기 프로세서로 하여금 추가로,상기 DRAM의 각각의 어드레스 핀들로 전송된 상기 어드레스 데이터와 연관된 전파 지연들을 결정하게 하며, 상기 전파 지연들 중 하나는 상기 제2 펄스 레이트의 상기 트레이닝 클록을 이용하여 각각의 어드레스 핀으로 전송된 상기 어드레스 데이터를 캡쳐하는 피드백 신호의 판독에 기초하여 결정되는, 메모리 인터페이스 시스템.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 명령어들은 상기 프로세서로 하여금 추가로,결정된 상기 전파 지연에 기초하여, 상기 각각의 어드레스 핀으로 추가로 전송되는 어드레스 데이터를 정렬하게 하는, 메모리 인터페이스 시스템.</claim></claimInfo><claimInfo><claim>15. 비일시적 컴퓨터 판독가능 매체로서, 동적으로 변화하는 트레이닝 클록을 이용하여 DRAM과의 인터페이스를 교정하기 위한 방법을 수행하도록 적어도 하나의 프로세서에 의해서 실행 가능한 명령어를 포함하며, 상기 방법은,제1 펄스 레이트의 클록 신호를 갖는 시스템 클록을 수신하는 단계; 및상기 인터페이스의 상기 트레이닝 동안, 상기 제1 펄스 레이트의 상기 클록 신호로부터 트레이닝 클록을 생성하고, 상기 트레이닝 클록은 제2 펄스 레이트의 클록 신호를 가지며,생성된 상기 트레이닝 클록에 기초하여 어드레스 데이터를 포함한 명령 신호를 상기 DRAM으로 전송하는 단계를 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 제2 펄스 레이트는 상기 DRAM의 변경된 클록 주파수와 매칭되는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서,상기 제1 펄스 레이트에서 생성된 해당 명령 신호의 명령 상태를 반복하여 상기 제2 펄스 레이트에서 상기 명령 신호를 생성하는 단계를 더 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>18. 제15항에 있어서,상기 제2 펄스 레이트는 상기 DRAM의 어드레스 핀과 상기 시스템의 해당 핀을 연결하는 와이어를 통해 송신되는 신호의 전파 시간과 연관된 지연 범위에 기초하여 결정되는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>19. 제15항에 있어서,상기 DRAM의 각각의 어드레스 핀들로 전송된 상기 어드레스 데이터와 연관된 전파 지연들을 결정하는 단계를 더 포함하며, 상기 전파 지연들 중 하나는 상기 제2 펄스 레이트의 상기 트레이닝 클록을 이용하여 각각의 어드레스 핀으로 전송된 상기 어드레스 데이터를 캡쳐하는 피드백 신호의 판독에 기초하여 결정되는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,결정된 상기 전파 지연에 기초하여, 상기 각각의 어드레스 핀으로 추가로 전송되는 어드레스 데이터를 정렬하는 단계를 더 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 ***** 산타 클라라 어거스틴 드라이브 ****</address><code>519990237329</code><country>미국</country><engName>ADVANCED MICRO DEVICES, INC.</engName><name>어드밴스드 마이크로 디바이시즈, 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 매사추세츠 ***** 박스버로우 플로어즈 *,...</address><code> </code><country> </country><engName>KASHEM, Anwar</engName><name>카쉬엠 안와르</name></inventorInfo><inventorInfo><address>미국 텍사스 ***** ...</address><code> </code><country> </country><engName>EATON, Craig Daniel</engName><name>이튼 크레이그 다니엘</name></inventorInfo><inventorInfo><address>독일 ***** 뮌헨 아인슈타인링 ...</address><code> </code><country> </country><engName>ASHTIANI, Pouya Najafi</engName><name>아쉬티아니 포우야 나자피</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 강남대로 *** (논현동) *-*F(박장원특허법률사무소)</address><code>919980002023</code><country>대한민국</country><engName>PARK, Jang Won</engName><name>박장원</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.12.29</priorityApplicationDate><priorityApplicationNumber>17/564,426</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.07.11</receiptDate><receiptNumber>1-1-2024-0753659-49</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.08.02</receiptDate><receiptNumber>1-5-2024-0127129-95</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247023304.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338ece507675fafed69f309f643bdda0a32028739de693edf595222af83351f1fe0088a96654717352fc97c8e1f97607d406963c0679cbb680cf</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff99a314763d727d7d00f7d22b4f1ebfcea0165b79d473adbd0bdaf547aa6f01cc53ff38e0d3f2711404e2037392df3f2ecf948ce34c3199d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>