#ifndef __ASM_ARCH_X2_DDR_PHY_H__
#define __ASM_ARCH_X2_DDR_PHY_H__

#include <asm/arch/hb_reg.h>

#define DDRP_DBYTE3_TXDQDLYTG0_R5_P3               DDRP_BASE_ADDR + 0xc4d700
#define DDRP_DBYTE3_TXDQDLYTG1_R5_P3               DDRP_BASE_ADDR + 0xc4d704
#define DDRP_DBYTE3_TXDQDLYTG2_R5_P3               DDRP_BASE_ADDR + 0xc4d708
#define DDRP_DBYTE3_TXDQDLYTG3_R5_P3               DDRP_BASE_ADDR + 0xc4d70c
#define DDRP_INITENG0_SEQ0BFIXEDADDRBITS           DDRP_BASE_ADDR + 0x240bfc
#define DDRP_DBYTE2_TXDQDLYTG0_R6_P1               DDRP_BASE_ADDR + 0x449b00
#define DDRP_DBYTE2_TXDQDLYTG1_R6_P1               DDRP_BASE_ADDR + 0x449b04
#define DDRP_DBYTE2_TXDQDLYTG2_R6_P1               DDRP_BASE_ADDR + 0x449b08
#define DDRP_DBYTE2_TXDQDLYTG3_R6_P1               DDRP_BASE_ADDR + 0x449b0c
#define DDRP_DBYTE0_TXDQDLYTG0_R3_P2               DDRP_BASE_ADDR + 0x840f00
#define DDRP_DBYTE0_TXDQDLYTG1_R3_P2               DDRP_BASE_ADDR + 0x840f04
#define DDRP_DBYTE0_TXDQDLYTG2_R3_P2               DDRP_BASE_ADDR + 0x840f08
#define DDRP_DBYTE0_TXDQDLYTG3_R3_P2               DDRP_BASE_ADDR + 0x840f0c
#define DDRP_DBYTE3_TXDQDLYTG0_R6_P3               DDRP_BASE_ADDR + 0xc4db00
#define DDRP_DBYTE3_TXDQDLYTG1_R6_P3               DDRP_BASE_ADDR + 0xc4db04
#define DDRP_DBYTE3_TXDQDLYTG2_R6_P3               DDRP_BASE_ADDR + 0xc4db08
#define DDRP_DBYTE3_TXDQDLYTG3_R6_P3               DDRP_BASE_ADDR + 0xc4db0c
#define DDRP_DBYTE3_USEDQSENREPLICA_P1             DDRP_BASE_ADDR + 0x44c00c
#define DDRP_DBYTE2_TXDQDLYTG0_R7_P1               DDRP_BASE_ADDR + 0x449f00
#define DDRP_DBYTE2_TXDQDLYTG1_R7_P1               DDRP_BASE_ADDR + 0x449f04
#define DDRP_DBYTE2_TXDQDLYTG2_R7_P1               DDRP_BASE_ADDR + 0x449f08
#define DDRP_DBYTE2_TXDQDLYTG3_R7_P1               DDRP_BASE_ADDR + 0x449f0c
#define DDRP_DBYTE0_TXDQDLYTG0_R4_P2               DDRP_BASE_ADDR + 0x841300
#define DDRP_DBYTE0_TXDQDLYTG1_R4_P2               DDRP_BASE_ADDR + 0x841304
#define DDRP_DBYTE0_TXDQDLYTG2_R4_P2               DDRP_BASE_ADDR + 0x841308
#define DDRP_DBYTE0_TXDQDLYTG3_R4_P2               DDRP_BASE_ADDR + 0x84130c
#define DDRP_DBYTE3_DFIMRL_P1                      DDRP_BASE_ADDR + 0x44c080
#define DDRP_DBYTE3_TXIMPEDANCECTRL0_B0_P1         DDRP_BASE_ADDR + 0x44c104
#define DDRP_DBYTE3_DQDQSRCVCNTRL_B0_P1            DDRP_BASE_ADDR + 0x44c10c
#define DDRP_ANIB4_ATXDLY_P2                       DDRP_BASE_ADDR + 0x810200
#define DDRP_ANIB8_AFORCEDRVCONT                   DDRP_BASE_ADDR + 0x2009c
#define DDRP_DBYTE3_TXEQUALIZATIONMODE_P1          DDRP_BASE_ADDR + 0x44c120
#define DDRP_ANIB8_AFORCETRICONT                   DDRP_BASE_ADDR + 0x200a0
#define DDRP_ANIB8_MTESTMUXSEL                     DDRP_BASE_ADDR + 0x20068
#define DDRP_DBYTE3_TXIMPEDANCECTRL1_B0_P1         DDRP_BASE_ADDR + 0x44c124
#define DDRP_DBYTE3_TXDQDLYTG0_R7_P3               DDRP_BASE_ADDR + 0xc4df00
#define DDRP_DBYTE3_TXDQDLYTG1_R7_P3               DDRP_BASE_ADDR + 0xc4df04
#define DDRP_DBYTE3_TXIMPEDANCECTRL2_B0_P1         DDRP_BASE_ADDR + 0x44c12c
#define DDRP_DBYTE3_TXDQDLYTG2_R7_P3               DDRP_BASE_ADDR + 0xc4df08
#define DDRP_DBYTE3_DQDQSRCVCNTRL2_P1              DDRP_BASE_ADDR + 0x44c130
#define DDRP_DBYTE3_TXDQDLYTG3_R7_P3               DDRP_BASE_ADDR + 0xc4df0c
#define DDRP_DBYTE3_TXODTDRVSTREN_B0_P1            DDRP_BASE_ADDR + 0x44c134
#define DDRP_ANIB8_ATXIMPEDANCE                    DDRP_BASE_ADDR + 0x2010c
#define DDRP_ANIB8_ATESTPRBSERR                    DDRP_BASE_ADDR + 0x2014c
#define DDRP_DBYTE3_TXSLEWRATE_B0_P1               DDRP_BASE_ADDR + 0x44c17c
#define DDRP_ANIB8_ATXSLEWRATE                     DDRP_BASE_ADDR + 0x20154
#define DDRP_ANIB8_ATESTPRBSERRCNT                 DDRP_BASE_ADDR + 0x20158
#define DDRP_DBYTE3_RXENDLYTG0_U0_P1               DDRP_BASE_ADDR + 0x44c200
#define DDRP_DBYTE3_RXENDLYTG1_U0_P1               DDRP_BASE_ADDR + 0x44c204
#define DDRP_DBYTE3_RXENDLYTG2_U0_P1               DDRP_BASE_ADDR + 0x44c208
#define DDRP_DBYTE3_RXENDLYTG3_U0_P1               DDRP_BASE_ADDR + 0x44c20c
#define DDRP_DBYTE3_RXCLKCDLYTG0_U0_P1             DDRP_BASE_ADDR + 0x44c240
#define DDRP_DBYTE3_RXCLKCDLYTG1_U0_P1             DDRP_BASE_ADDR + 0x44c244
#define DDRP_DBYTE3_RXCLKCDLYTG2_U0_P1             DDRP_BASE_ADDR + 0x44c248
#define DDRP_DBYTE3_RXCLKCDLYTG3_U0_P1             DDRP_BASE_ADDR + 0x44c24c
#define DDRP_DBYTE2_TXDQDLYTG0_R8_P1               DDRP_BASE_ADDR + 0x44a300
#define DDRP_ANIB8_ATXDLY_P0                       DDRP_BASE_ADDR + 0x20200
#define DDRP_DBYTE2_TXDQDLYTG1_R8_P1               DDRP_BASE_ADDR + 0x44a304
#define DDRP_DBYTE3_RXCLKDLYTG0_U0_P1              DDRP_BASE_ADDR + 0x44c230
#define DDRP_DBYTE2_TXDQDLYTG2_R8_P1               DDRP_BASE_ADDR + 0x44a308
#define DDRP_DBYTE3_RXCLKDLYTG1_U0_P1              DDRP_BASE_ADDR + 0x44c234
#define DDRP_DBYTE2_TXDQDLYTG3_R8_P1               DDRP_BASE_ADDR + 0x44a30c
#define DDRP_DBYTE3_RXCLKDLYTG2_U0_P1              DDRP_BASE_ADDR + 0x44c238
#define DDRP_DBYTE0_TXDQDLYTG0_R5_P2               DDRP_BASE_ADDR + 0x841700
#define DDRP_DBYTE3_RXCLKDLYTG3_U0_P1              DDRP_BASE_ADDR + 0x44c23c
#define DDRP_DBYTE0_TXDQDLYTG1_R5_P2               DDRP_BASE_ADDR + 0x841704
#define DDRP_DBYTE0_TXDQDLYTG2_R5_P2               DDRP_BASE_ADDR + 0x841708
#define DDRP_DBYTE0_TXDQDLYTG3_R5_P2               DDRP_BASE_ADDR + 0x84170c
#define DDRP_DBYTE3_TXIMPEDANCECTRL0_B1_P1         DDRP_BASE_ADDR + 0x44c504
#define DDRP_DBYTE3_DQDQSRCVCNTRL_B1_P1            DDRP_BASE_ADDR + 0x44c50c
#define DDRP_DBYTE3_TXIMPEDANCECTRL1_B1_P1         DDRP_BASE_ADDR + 0x44c524
#define DDRP_DBYTE3_TXDQDLYTG0_R8_P3               DDRP_BASE_ADDR + 0xc4e300
#define DDRP_DBYTE3_TXDQDLYTG1_R8_P3               DDRP_BASE_ADDR + 0xc4e304
#define DDRP_DBYTE3_TXIMPEDANCECTRL2_B1_P1         DDRP_BASE_ADDR + 0x44c52c
#define DDRP_DBYTE3_TXDQDLYTG2_R8_P3               DDRP_BASE_ADDR + 0xc4e308
#define DDRP_DBYTE3_TXDQDLYTG3_R8_P3               DDRP_BASE_ADDR + 0xc4e30c
#define DDRP_DBYTE3_TXODTDRVSTREN_B1_P1            DDRP_BASE_ADDR + 0x44c534
#define DDRP_DBYTE3_TXSLEWRATE_B1_P1               DDRP_BASE_ADDR + 0x44c57c
#define DDRP_DBYTE3_RXENDLYTG0_U1_P1               DDRP_BASE_ADDR + 0x44c600
#define DDRP_DBYTE3_RXENDLYTG1_U1_P1               DDRP_BASE_ADDR + 0x44c604
#define DDRP_DBYTE3_RXENDLYTG2_U1_P1               DDRP_BASE_ADDR + 0x44c608
#define DDRP_DBYTE3_RXENDLYTG3_U1_P1               DDRP_BASE_ADDR + 0x44c60c
#define DDRP_DBYTE3_RXCLKCDLYTG0_U1_P1             DDRP_BASE_ADDR + 0x44c640
#define DDRP_DBYTE3_RXCLKCDLYTG1_U1_P1             DDRP_BASE_ADDR + 0x44c644
#define DDRP_DBYTE3_RXCLKCDLYTG2_U1_P1             DDRP_BASE_ADDR + 0x44c648
#define DDRP_DBYTE3_RXCLKCDLYTG3_U1_P1             DDRP_BASE_ADDR + 0x44c64c
#define DDRP_DBYTE3_TXDQDLYTG0_R0_P1               DDRP_BASE_ADDR + 0x44c300
#define DDRP_DBYTE3_TXDQDLYTG1_R0_P1               DDRP_BASE_ADDR + 0x44c304
#define DDRP_DBYTE3_RXCLKDLYTG0_U1_P1              DDRP_BASE_ADDR + 0x44c630
#define DDRP_DBYTE3_TXDQDLYTG2_R0_P1               DDRP_BASE_ADDR + 0x44c308
#define DDRP_DBYTE3_RXCLKDLYTG1_U1_P1              DDRP_BASE_ADDR + 0x44c634
#define DDRP_DBYTE3_PPTDQSCNTINVTRNTG0_P1          DDRP_BASE_ADDR + 0x44c2b8
#define DDRP_DBYTE3_TXDQDLYTG3_R0_P1               DDRP_BASE_ADDR + 0x44c30c
#define DDRP_DBYTE3_RXCLKDLYTG2_U1_P1              DDRP_BASE_ADDR + 0x44c638
#define DDRP_DBYTE0_TXDQDLYTG0_R6_P2               DDRP_BASE_ADDR + 0x841b00
#define DDRP_DBYTE3_PPTDQSCNTINVTRNTG1_P1          DDRP_BASE_ADDR + 0x44c2bc
#define DDRP_DBYTE3_RXCLKDLYTG3_U1_P1              DDRP_BASE_ADDR + 0x44c63c
#define DDRP_DBYTE0_TXDQDLYTG1_R6_P2               DDRP_BASE_ADDR + 0x841b04
#define DDRP_DBYTE0_TXDQDLYTG2_R6_P2               DDRP_BASE_ADDR + 0x841b08
#define DDRP_DBYTE0_TXDQDLYTG3_R6_P2               DDRP_BASE_ADDR + 0x841b0c
#define DDRP_DBYTE3_TXDQSDLYTG0_U0_P1              DDRP_BASE_ADDR + 0x44c340
#define DDRP_DBYTE3_TXDQSDLYTG1_U0_P1              DDRP_BASE_ADDR + 0x44c344
#define DDRP_DBYTE3_TXDQSDLYTG2_U0_P1              DDRP_BASE_ADDR + 0x44c348
#define DDRP_DBYTE3_TXDQSDLYTG3_U0_P1              DDRP_BASE_ADDR + 0x44c34c
#define DDRP_ANIB1_ATXDLY_P1                       DDRP_BASE_ADDR + 0x404200
#define DDRP_DBYTE1_USEDQSENREPLICA_P2             DDRP_BASE_ADDR + 0x84400c
#define DDRP_DBYTE3_TXDQDLYTG0_R1_P1               DDRP_BASE_ADDR + 0x44c700
#define DDRP_DBYTE3_TXDQDLYTG1_R1_P1               DDRP_BASE_ADDR + 0x44c704
#define DDRP_DBYTE3_TXDQDLYTG2_R1_P1               DDRP_BASE_ADDR + 0x44c708
#define DDRP_DBYTE3_TXDQDLYTG3_R1_P1               DDRP_BASE_ADDR + 0x44c70c
#define DDRP_DBYTE0_TXDQDLYTG0_R7_P2               DDRP_BASE_ADDR + 0x841f00
#define DDRP_DBYTE0_TXDQDLYTG1_R7_P2               DDRP_BASE_ADDR + 0x841f04
#define DDRP_DBYTE0_TXDQDLYTG2_R7_P2               DDRP_BASE_ADDR + 0x841f08
#define DDRP_DBYTE0_TXDQDLYTG3_R7_P2               DDRP_BASE_ADDR + 0x841f0c
#define DDRP_DBYTE3_TXDQSDLYTG0_U1_P1              DDRP_BASE_ADDR + 0x44c740
#define DDRP_DBYTE3_TXDQSDLYTG1_U1_P1              DDRP_BASE_ADDR + 0x44c744
#define DDRP_DBYTE3_TXDQSDLYTG2_U1_P1              DDRP_BASE_ADDR + 0x44c748
#define DDRP_DBYTE3_TXDQSDLYTG3_U1_P1              DDRP_BASE_ADDR + 0x44c74c
#define DDRP_DBYTE1_DFIMRL_P2                      DDRP_BASE_ADDR + 0x844080
#define DDRP_DBYTE0_DBYTEMISCMODE                  DDRP_BASE_ADDR + 0x40000
#define DDRP_DBYTE1_TXIMPEDANCECTRL0_B0_P2         DDRP_BASE_ADDR + 0x844104
#define DDRP_DBYTE0_TSMBYTE0                       DDRP_BASE_ADDR + 0x40004
#define DDRP_DBYTE0_TRAININGPARAM                  DDRP_BASE_ADDR + 0x40008
#define DDRP_DBYTE1_DQDQSRCVCNTRL_B0_P2            DDRP_BASE_ADDR + 0x84410c
#define DDRP_MASTER0_CALUCLKINFO_P1                DDRP_BASE_ADDR + 0x480020
#define DDRP_DBYTE0_USEDQSENREPLICA_P0             DDRP_BASE_ADDR + 0x4000c
#define DDRP_MASTER0_PPTTRAINSETUP_P1              DDRP_BASE_ADDR + 0x480040
#define DDRP_ANIB2_ATXDLY_P3                       DDRP_BASE_ADDR + 0xc08200
#define DDRP_MASTER0_PPTTRAINSETUP2_P1             DDRP_BASE_ADDR + 0x480044
#define DDRP_DBYTE1_TXEQUALIZATIONMODE_P2          DDRP_BASE_ADDR + 0x844120
#define DDRP_DBYTE1_TXIMPEDANCECTRL1_B0_P2         DDRP_BASE_ADDR + 0x844124
#define DDRP_DBYTE0_RXTRAINPATTERNENABLE           DDRP_BASE_ADDR + 0x40040
#define DDRP_DBYTE0_TSMBYTE1                       DDRP_BASE_ADDR + 0x40044
#define DDRP_DBYTE0_TSMBYTE2                       DDRP_BASE_ADDR + 0x40048
#define DDRP_DBYTE0_TSMBYTE3                       DDRP_BASE_ADDR + 0x4004c
#define DDRP_MASTER0_SEQ0BDLY0_P1                  DDRP_BASE_ADDR + 0x48002c
#define DDRP_MASTER0_TRISTATEMODECA_P1             DDRP_BASE_ADDR + 0x480064
#define DDRP_MASTER0_HWTMRL_P1                     DDRP_BASE_ADDR + 0x480080
#define DDRP_DBYTE0_TSMBYTE4                       DDRP_BASE_ADDR + 0x40050
#define DDRP_MASTER0_SEQ0BDLY1_P1                  DDRP_BASE_ADDR + 0x480030
#define DDRP_MASTER0_SEQ0BDLY2_P1                  DDRP_BASE_ADDR + 0x480034
#define DDRP_MASTER0_SEQ0BDLY3_P1                  DDRP_BASE_ADDR + 0x480038
#define DDRP_DBYTE0_TESTMODECONFIG                 DDRP_BASE_ADDR + 0x4005c
#define DDRP_MASTER0_DQSPREAMBLECONTROL_P1         DDRP_BASE_ADDR + 0x480090
#define DDRP_DBYTE0_TSMBYTE5                       DDRP_BASE_ADDR + 0x40060
#define DDRP_DBYTE1_TXIMPEDANCECTRL2_B0_P2         DDRP_BASE_ADDR + 0x84412c
#define DDRP_DBYTE0_DFIMRL_P0                      DDRP_BASE_ADDR + 0x40080
#define DDRP_DBYTE1_DQDQSRCVCNTRL2_P2              DDRP_BASE_ADDR + 0x844130
#define DDRP_DBYTE1_TXODTDRVSTREN_B0_P2            DDRP_BASE_ADDR + 0x844134
#define DDRP_DBYTE0_ASYNCDBYTEMODE                 DDRP_BASE_ADDR + 0x40090
#define DDRP_DBYTE0_ASYNCDBYTETXEN                 DDRP_BASE_ADDR + 0x40098
#define DDRP_DBYTE0_ASYNCDBYTETXDATA               DDRP_BASE_ADDR + 0x400a0
#define DDRP_DBYTE0_MTESTMUXSEL                    DDRP_BASE_ADDR + 0x40068
#define DDRP_DBYTE0_VREFDAC1_R0                    DDRP_BASE_ADDR + 0x400c0
#define DDRP_DBYTE0_TRAININGCNTR_R0                DDRP_BASE_ADDR + 0x400c8
#define DDRP_DBYTE1_TXSLEWRATE_B0_P2               DDRP_BASE_ADDR + 0x84417c
#define DDRP_DBYTE0_DTSMTRAINMODECTRL              DDRP_BASE_ADDR + 0x4007c
#define DDRP_MASTER0_DMIPINPRESENT_P1              DDRP_BASE_ADDR + 0x4800b4
#define DDRP_MASTER0_ARDPTRINITVAL_P1              DDRP_BASE_ADDR + 0x4800b8
#define DDRP_DBYTE0_ASYNCDBYTERXDATA               DDRP_BASE_ADDR + 0x400a8
#define DDRP_DBYTE1_RXENDLYTG0_U0_P2               DDRP_BASE_ADDR + 0x844200
#define DDRP_DBYTE0_VREFDAC0_R0                    DDRP_BASE_ADDR + 0x40100
#define DDRP_DBYTE1_RXENDLYTG1_U0_P2               DDRP_BASE_ADDR + 0x844204
#define DDRP_DBYTE0_TXIMPEDANCECTRL0_B0_P0         DDRP_BASE_ADDR + 0x40104
#define DDRP_DBYTE1_RXENDLYTG2_U0_P2               DDRP_BASE_ADDR + 0x844208
#define DDRP_DBYTE1_RXENDLYTG3_U0_P2               DDRP_BASE_ADDR + 0x84420c
#define DDRP_DBYTE0_DQDQSRCVCNTRL_B0_P0            DDRP_BASE_ADDR + 0x4010c
#define DDRP_DBYTE0_TXEQUALIZATIONMODE_P0          DDRP_BASE_ADDR + 0x40120
#define DDRP_DBYTE1_RXCLKCDLYTG0_U0_P2             DDRP_BASE_ADDR + 0x844240
#define DDRP_DBYTE0_TXIMPEDANCECTRL1_B0_P0         DDRP_BASE_ADDR + 0x40124
#define DDRP_DBYTE1_RXCLKCDLYTG1_U0_P2             DDRP_BASE_ADDR + 0x844244
#define DDRP_MASTER0_PROCODTTIMECTL_P1             DDRP_BASE_ADDR + 0x480158
#define DDRP_DBYTE1_RXCLKCDLYTG2_U0_P2             DDRP_BASE_ADDR + 0x844248
#define DDRP_DBYTE1_RXCLKCDLYTG3_U0_P2             DDRP_BASE_ADDR + 0x84424c
#define DDRP_DBYTE3_TXDQDLYTG0_R2_P1               DDRP_BASE_ADDR + 0x44cb00
#define DDRP_DBYTE3_TXDQDLYTG1_R2_P1               DDRP_BASE_ADDR + 0x44cb04
#define DDRP_DBYTE0_RXFIFOCHECKSTATUS              DDRP_BASE_ADDR + 0x40158
#define DDRP_DBYTE3_TXDQDLYTG2_R2_P1               DDRP_BASE_ADDR + 0x44cb08
#define DDRP_DBYTE0_RXFIFOCHECKERRVALUES           DDRP_BASE_ADDR + 0x4015c
#define DDRP_DBYTE3_TXDQDLYTG3_R2_P1               DDRP_BASE_ADDR + 0x44cb0c
#define DDRP_DBYTE0_TXDQDLYTG0_R8_P2               DDRP_BASE_ADDR + 0x842300
#define DDRP_DBYTE0_RXFIFOINFO                     DDRP_BASE_ADDR + 0x40160
#define DDRP_DBYTE0_DQDQSRCVCNTRL1                 DDRP_BASE_ADDR + 0x40128
#define DDRP_DBYTE0_TXDQDLYTG1_R8_P2               DDRP_BASE_ADDR + 0x842304
#define DDRP_DBYTE0_RXFIFOVISIBILITY               DDRP_BASE_ADDR + 0x40164
#define DDRP_DBYTE0_TXIMPEDANCECTRL2_B0_P0         DDRP_BASE_ADDR + 0x4012c
#define DDRP_DBYTE1_RXCLKDLYTG0_U0_P2              DDRP_BASE_ADDR + 0x844230
#define DDRP_DBYTE0_TXDQDLYTG2_R8_P2               DDRP_BASE_ADDR + 0x842308
#define DDRP_DBYTE0_DQDQSRCVCNTRL2_P0              DDRP_BASE_ADDR + 0x40130
#define DDRP_DBYTE1_RXCLKDLYTG1_U0_P2              DDRP_BASE_ADDR + 0x844234
#define DDRP_DBYTE0_TXDQDLYTG3_R8_P2               DDRP_BASE_ADDR + 0x84230c
#define DDRP_DBYTE0_TRAININGINCDECDTSMEN_R0        DDRP_BASE_ADDR + 0x40188
#define DDRP_DBYTE0_TXODTDRVSTREN_B0_P0            DDRP_BASE_ADDR + 0x40134
#define DDRP_DBYTE1_RXCLKDLYTG2_U0_P2              DDRP_BASE_ADDR + 0x844238
#define DDRP_DBYTE1_RXCLKDLYTG3_U0_P2              DDRP_BASE_ADDR + 0x84423c
#define DDRP_DBYTE0_RXPBDLYTG0_R0                  DDRP_BASE_ADDR + 0x401a0
#define DDRP_DBYTE0_RXFIFOCONTENTSDQ3210           DDRP_BASE_ADDR + 0x40168
#define DDRP_DBYTE0_RXPBDLYTG1_R0                  DDRP_BASE_ADDR + 0x401a4
#define DDRP_DBYTE0_RXFIFOCONTENTSDQ7654           DDRP_BASE_ADDR + 0x4016c
#define DDRP_DBYTE0_RXFIFOCONTENTSDBI              DDRP_BASE_ADDR + 0x40170
#define DDRP_DBYTE0_TXSLEWRATE_B0_P0               DDRP_BASE_ADDR + 0x4017c
#define DDRP_DBYTE0_RXPBDLYTG2_R0                  DDRP_BASE_ADDR + 0x401a8
#define DDRP_DBYTE0_RXENDLYTG0_U0_P0               DDRP_BASE_ADDR + 0x40200
#define DDRP_DBYTE0_RXPBDLYTG3_R0                  DDRP_BASE_ADDR + 0x401ac
#define DDRP_DBYTE0_RXENDLYTG1_U0_P0               DDRP_BASE_ADDR + 0x40204
#define DDRP_DBYTE0_RXENDLYTG2_U0_P0               DDRP_BASE_ADDR + 0x40208
#define DDRP_DBYTE0_RXENDLYTG3_U0_P0               DDRP_BASE_ADDR + 0x4020c
#define DDRP_MASTER0_DLLGAINCTL_P1                 DDRP_BASE_ADDR + 0x4801f0
#define DDRP_MASTER0_DLLLOCKPARAM_P1               DDRP_BASE_ADDR + 0x4801f4
#define DDRP_DBYTE0_RXCLKCDLYTG0_U0_P0             DDRP_BASE_ADDR + 0x40240
#define DDRP_DBYTE1_TXIMPEDANCECTRL0_B1_P2         DDRP_BASE_ADDR + 0x844504
#define DDRP_DBYTE0_RXCLKCDLYTG1_U0_P0             DDRP_BASE_ADDR + 0x40244
#define DDRP_DBYTE0_RXCLKCDLYTG2_U0_P0             DDRP_BASE_ADDR + 0x40248
#define DDRP_DBYTE1_DQDQSRCVCNTRL_B1_P2            DDRP_BASE_ADDR + 0x84450c
#define DDRP_DBYTE0_RXCLKCDLYTG3_U0_P0             DDRP_BASE_ADDR + 0x4024c
#define DDRP_DBYTE1_TXIMPEDANCECTRL1_B1_P2         DDRP_BASE_ADDR + 0x844524
#define DDRP_DBYTE0_RXCLKDLYTG0_U0_P0              DDRP_BASE_ADDR + 0x40230
#define DDRP_DBYTE0_RXCLKDLYTG1_U0_P0              DDRP_BASE_ADDR + 0x40234
#define DDRP_DBYTE0_RXCLKDLYTG2_U0_P0              DDRP_BASE_ADDR + 0x40238
#define DDRP_DBYTE0_RXCLKDLYTG3_U0_P0              DDRP_BASE_ADDR + 0x4023c
#define DDRP_DBYTE1_TXIMPEDANCECTRL2_B1_P2         DDRP_BASE_ADDR + 0x84452c
#define DDRP_DBYTE1_TXODTDRVSTREN_B1_P2            DDRP_BASE_ADDR + 0x844534
#define DDRP_DBYTE0_VREFDAC1_R1                    DDRP_BASE_ADDR + 0x404c0
#define DDRP_DBYTE0_TRAININGCNTR_R1                DDRP_BASE_ADDR + 0x404c8
#define DDRP_DBYTE1_TXSLEWRATE_B1_P2               DDRP_BASE_ADDR + 0x84457c
#define DDRP_DBYTE1_RXENDLYTG0_U1_P2               DDRP_BASE_ADDR + 0x844600
#define DDRP_DBYTE0_VREFDAC0_R1                    DDRP_BASE_ADDR + 0x40500
#define DDRP_DBYTE1_RXENDLYTG1_U1_P2               DDRP_BASE_ADDR + 0x844604
#define DDRP_DBYTE0_TXIMPEDANCECTRL0_B1_P0         DDRP_BASE_ADDR + 0x40504
#define DDRP_DBYTE1_RXENDLYTG2_U1_P2               DDRP_BASE_ADDR + 0x844608
#define DDRP_DBYTE1_RXENDLYTG3_U1_P2               DDRP_BASE_ADDR + 0x84460c
#define DDRP_DBYTE0_DQDQSRCVCNTRL_B1_P0            DDRP_BASE_ADDR + 0x4050c
#define DDRP_DBYTE1_RXCLKCDLYTG0_U1_P2             DDRP_BASE_ADDR + 0x844640
#define DDRP_DBYTE0_TXIMPEDANCECTRL1_B1_P0         DDRP_BASE_ADDR + 0x40524
#define DDRP_DBYTE1_RXCLKCDLYTG1_U1_P2             DDRP_BASE_ADDR + 0x844644
#define DDRP_DBYTE1_RXCLKCDLYTG2_U1_P2             DDRP_BASE_ADDR + 0x844648
#define DDRP_DBYTE1_RXCLKCDLYTG3_U1_P2             DDRP_BASE_ADDR + 0x84464c
#define DDRP_DBYTE3_TXDQDLYTG0_R3_P1               DDRP_BASE_ADDR + 0x44cf00
#define DDRP_DBYTE3_TXDQDLYTG1_R3_P1               DDRP_BASE_ADDR + 0x44cf04
#define DDRP_DBYTE3_TXDQDLYTG2_R3_P1               DDRP_BASE_ADDR + 0x44cf08
#define DDRP_DBYTE3_TXDQDLYTG3_R3_P1               DDRP_BASE_ADDR + 0x44cf0c
#define DDRP_DBYTE1_TXDQDLYTG0_R0_P2               DDRP_BASE_ADDR + 0x844300
#define DDRP_DBYTE0_TXIMPEDANCECTRL2_B1_P0         DDRP_BASE_ADDR + 0x4052c
#define DDRP_DBYTE1_TXDQDLYTG1_R0_P2               DDRP_BASE_ADDR + 0x844304
#define DDRP_DBYTE1_RXCLKDLYTG0_U1_P2              DDRP_BASE_ADDR + 0x844630
#define DDRP_DBYTE1_TXDQDLYTG2_R0_P2               DDRP_BASE_ADDR + 0x844308
#define DDRP_DBYTE1_RXCLKDLYTG1_U1_P2              DDRP_BASE_ADDR + 0x844634
#define DDRP_DBYTE0_TRAININGINCDECDTSMEN_R1        DDRP_BASE_ADDR + 0x40588
#define DDRP_DBYTE0_TXODTDRVSTREN_B1_P0            DDRP_BASE_ADDR + 0x40534
#define DDRP_DBYTE1_PPTDQSCNTINVTRNTG0_P2          DDRP_BASE_ADDR + 0x8442b8
#define DDRP_DBYTE1_TXDQDLYTG3_R0_P2               DDRP_BASE_ADDR + 0x84430c
#define DDRP_DBYTE1_RXCLKDLYTG2_U1_P2              DDRP_BASE_ADDR + 0x844638
#define DDRP_DBYTE1_PPTDQSCNTINVTRNTG1_P2          DDRP_BASE_ADDR + 0x8442bc
#define DDRP_DBYTE1_RXCLKDLYTG3_U1_P2              DDRP_BASE_ADDR + 0x84463c
#define DDRP_DBYTE0_RXPBDLYTG0_R1                  DDRP_BASE_ADDR + 0x405a0
#define DDRP_DBYTE1_TXDQSDLYTG0_U0_P2              DDRP_BASE_ADDR + 0x844340
#define DDRP_DBYTE0_RXPBDLYTG1_R1                  DDRP_BASE_ADDR + 0x405a4
#define DDRP_DBYTE1_TXDQSDLYTG1_U0_P2              DDRP_BASE_ADDR + 0x844344
#define DDRP_DBYTE1_TXDQSDLYTG2_U0_P2              DDRP_BASE_ADDR + 0x844348
#define DDRP_DBYTE1_TXDQSDLYTG3_U0_P2              DDRP_BASE_ADDR + 0x84434c
#define DDRP_DBYTE0_TXSLEWRATE_B1_P0               DDRP_BASE_ADDR + 0x4057c
#define DDRP_DBYTE0_RXPBDLYTG2_R1                  DDRP_BASE_ADDR + 0x405a8
#define DDRP_DBYTE0_RXENDLYTG0_U1_P0               DDRP_BASE_ADDR + 0x40600
#define DDRP_DBYTE0_RXPBDLYTG3_R1                  DDRP_BASE_ADDR + 0x405ac
#define DDRP_DBYTE0_DQ0LNSEL                       DDRP_BASE_ADDR + 0x40280
#define DDRP_DBYTE0_RXENDLYTG1_U1_P0               DDRP_BASE_ADDR + 0x40604
#define DDRP_DBYTE0_DQ1LNSEL                       DDRP_BASE_ADDR + 0x40284
#define DDRP_DBYTE0_RXENDLYTG2_U1_P0               DDRP_BASE_ADDR + 0x40608
#define DDRP_DBYTE0_DQ2LNSEL                       DDRP_BASE_ADDR + 0x40288
#define DDRP_DBYTE0_RXENDLYTG3_U1_P0               DDRP_BASE_ADDR + 0x4060c
#define DDRP_DBYTE0_DQ3LNSEL                       DDRP_BASE_ADDR + 0x4028c
#define DDRP_MASTER0_DFIRDDATACSDESTMAP_P1         DDRP_BASE_ADDR + 0x4802c0
#define DDRP_DBYTE0_DQ4LNSEL                       DDRP_BASE_ADDR + 0x40290
#define DDRP_DBYTE0_DQ5LNSEL                       DDRP_BASE_ADDR + 0x40294
#define DDRP_MASTER0_VREFINGLOBAL_P1               DDRP_BASE_ADDR + 0x4802c8
#define DDRP_DBYTE0_DQ6LNSEL                       DDRP_BASE_ADDR + 0x40298
#define DDRP_DBYTE0_DQ7LNSEL                       DDRP_BASE_ADDR + 0x4029c
#define DDRP_MASTER0_DFIWRDATACSDESTMAP_P1         DDRP_BASE_ADDR + 0x4802d0
#define DDRP_DBYTE0_RXCLKCDLYTG0_U1_P0             DDRP_BASE_ADDR + 0x40640
#define DDRP_DBYTE0_RXCLKCDLYTG1_U1_P0             DDRP_BASE_ADDR + 0x40644
#define DDRP_DBYTE0_DTSMBLANKINGCTRL               DDRP_BASE_ADDR + 0x402c4
#define DDRP_DBYTE0_RXCLKCDLYTG2_U1_P0             DDRP_BASE_ADDR + 0x40648
#define DDRP_DBYTE0_TSM0_I0                        DDRP_BASE_ADDR + 0x402c8
#define DDRP_DBYTE0_RXCLKCDLYTG3_U1_P0             DDRP_BASE_ADDR + 0x4064c
#define DDRP_DBYTE0_TSM1_I0                        DDRP_BASE_ADDR + 0x402cc
#define DDRP_DBYTE0_TSM2_I0                        DDRP_BASE_ADDR + 0x402d0
#define DDRP_DBYTE0_TSM3                           DDRP_BASE_ADDR + 0x402d4
#define DDRP_DBYTE0_TXCHKDATASELECTS               DDRP_BASE_ADDR + 0x402d8
#define DDRP_DBYTE0_DTSMUPTHLDXINGIND              DDRP_BASE_ADDR + 0x402dc
#define DDRP_DBYTE0_DTSMLOTHLDXINGIND              DDRP_BASE_ADDR + 0x402e0
#define DDRP_DBYTE0_PPTCTLSTATIC                   DDRP_BASE_ADDR + 0x402a8
#define DDRP_MASTER0_PLLCTRL2_P1                   DDRP_BASE_ADDR + 0x480314
#define DDRP_DBYTE0_TXDQDLYTG0_R0_P0               DDRP_BASE_ADDR + 0x40300
#define DDRP_DBYTE0_DBYTEALLDTSMCTRL0              DDRP_BASE_ADDR + 0x402e4
#define DDRP_DBYTE0_PPTCTLDYN                      DDRP_BASE_ADDR + 0x402ac
#define DDRP_DBYTE0_RXCLKDLYTG0_U1_P0              DDRP_BASE_ADDR + 0x40630
#define DDRP_DBYTE0_TXDQDLYTG1_R0_P0               DDRP_BASE_ADDR + 0x40304
#define DDRP_DBYTE0_PPTINFO                        DDRP_BASE_ADDR + 0x402b0
#define DDRP_MASTER0_PLLCTRL1_P1                   DDRP_BASE_ADDR + 0x48031c
#define DDRP_DBYTE0_RXCLKDLYTG1_U1_P0              DDRP_BASE_ADDR + 0x40634
#define DDRP_DBYTE0_TXDQDLYTG2_R0_P0               DDRP_BASE_ADDR + 0x40308
#define DDRP_DBYTE0_PPTRXENEVNT                    DDRP_BASE_ADDR + 0x402b4
#define DDRP_DBYTE0_RXCLKDLYTG2_U1_P0              DDRP_BASE_ADDR + 0x40638
#define DDRP_DBYTE0_TXDQDLYTG3_R0_P0               DDRP_BASE_ADDR + 0x4030c
#define DDRP_DBYTE0_PPTDQSCNTINVTRNTG0_P0          DDRP_BASE_ADDR + 0x402b8
#define DDRP_DBYTE0_RXCLKDLYTG3_U1_P0              DDRP_BASE_ADDR + 0x4063c
#define DDRP_DBYTE0_PPTDQSCNTINVTRNTG1_P0          DDRP_BASE_ADDR + 0x402bc
#define DDRP_DBYTE0_DBYTEALLDTSMCTRL1              DDRP_BASE_ADDR + 0x402e8
#define DDRP_DBYTE0_TXDQSDLYTG0_U0_P0              DDRP_BASE_ADDR + 0x40340
#define DDRP_DBYTE0_DBYTEALLDTSMCTRL2              DDRP_BASE_ADDR + 0x402ec
#define DDRP_DBYTE0_TXDQSDLYTG1_U0_P0              DDRP_BASE_ADDR + 0x40344
#define DDRP_DBYTE0_TXDQSDLYTG2_U0_P0              DDRP_BASE_ADDR + 0x40348
#define DDRP_MASTER0_PLLTESTMODE_P1                DDRP_BASE_ADDR + 0x480328
#define DDRP_DBYTE0_TXDQSDLYTG3_U0_P0              DDRP_BASE_ADDR + 0x4034c
#define DDRP_MASTER0_PLLCTRL4_P1                   DDRP_BASE_ADDR + 0x480330
#define DDRP_DBYTE0_VREFDAC1_R2                    DDRP_BASE_ADDR + 0x408c0
#define DDRP_DBYTE0_TRAININGCNTR_R2                DDRP_BASE_ADDR + 0x408c8
#define DDRP_DBYTE0_DXLCDLSTATUS                   DDRP_BASE_ADDR + 0x40390
#define DDRP_DBYTE0_VREFDAC0_R2                    DDRP_BASE_ADDR + 0x40900
#define DDRP_MASTER0_DFIFREQRATIO_P1               DDRP_BASE_ADDR + 0x4803e8
#define DDRP_ANIB3_AFORCEDRVCONT                   DDRP_BASE_ADDR + 0xc09c
#define DDRP_DBYTE3_TXDQDLYTG0_R4_P1               DDRP_BASE_ADDR + 0x44d300
#define DDRP_ANIB3_AFORCETRICONT                   DDRP_BASE_ADDR + 0xc0a0
#define DDRP_ANIB3_MTESTMUXSEL                     DDRP_BASE_ADDR + 0xc068
#define DDRP_DBYTE3_TXDQDLYTG1_R4_P1               DDRP_BASE_ADDR + 0x44d304
#define DDRP_DBYTE3_TXDQDLYTG2_R4_P1               DDRP_BASE_ADDR + 0x44d308
#define DDRP_ACSM0_ACSMPLAYBACK0X0_P3              DDRP_BASE_ADDR + 0xd00200
#define DDRP_DBYTE3_TXDQDLYTG3_R4_P1               DDRP_BASE_ADDR + 0x44d30c
#define DDRP_ACSM0_ACSMPLAYBACK1X0_P3              DDRP_BASE_ADDR + 0xd00204
#define DDRP_DBYTE1_TXDQDLYTG0_R1_P2               DDRP_BASE_ADDR + 0x844700
#define DDRP_ACSM0_ACSMPLAYBACK0X1_P3              DDRP_BASE_ADDR + 0xd00208
#define DDRP_DBYTE1_TXDQDLYTG1_R1_P2               DDRP_BASE_ADDR + 0x844704
#define DDRP_ACSM0_ACSMPLAYBACK1X1_P3              DDRP_BASE_ADDR + 0xd0020c
#define DDRP_DBYTE1_TXDQDLYTG2_R1_P2               DDRP_BASE_ADDR + 0x844708
#define DDRP_DBYTE0_TRAININGINCDECDTSMEN_R2        DDRP_BASE_ADDR + 0x40988
#define DDRP_ACSM0_ACSMPLAYBACK0X2_P3              DDRP_BASE_ADDR + 0xd00210
#define DDRP_DBYTE1_TXDQDLYTG3_R1_P2               DDRP_BASE_ADDR + 0x84470c
#define DDRP_ACSM0_ACSMPLAYBACK1X2_P3              DDRP_BASE_ADDR + 0xd00214
#define DDRP_ACSM0_ACSMPLAYBACK0X3_P3              DDRP_BASE_ADDR + 0xd00218
#define DDRP_ACSM0_ACSMPLAYBACK1X3_P3              DDRP_BASE_ADDR + 0xd0021c
#define DDRP_ACSM0_ACSMPLAYBACK0X4_P3              DDRP_BASE_ADDR + 0xd00220
#define DDRP_ACSM0_ACSMPLAYBACK1X4_P3              DDRP_BASE_ADDR + 0xd00224
#define DDRP_DBYTE0_RXPBDLYTG0_R2                  DDRP_BASE_ADDR + 0x409a0
#define DDRP_DBYTE1_TXDQSDLYTG0_U1_P2              DDRP_BASE_ADDR + 0x844740
#define DDRP_DBYTE0_RXPBDLYTG1_R2                  DDRP_BASE_ADDR + 0x409a4
#define DDRP_ANIB3_ATXIMPEDANCE                    DDRP_BASE_ADDR + 0xc10c
#define DDRP_DBYTE1_TXDQSDLYTG1_U1_P2              DDRP_BASE_ADDR + 0x844744
#define DDRP_DBYTE1_TXDQSDLYTG2_U1_P2              DDRP_BASE_ADDR + 0x844748
#define DDRP_DBYTE1_TXDQSDLYTG3_U1_P2              DDRP_BASE_ADDR + 0x84474c
#define DDRP_ACSM0_ACSMPLAYBACK0X5_P3              DDRP_BASE_ADDR + 0xd00228
#define DDRP_ACSM0_ACSMPLAYBACK1X5_P3              DDRP_BASE_ADDR + 0xd0022c
#define DDRP_DBYTE0_RXPBDLYTG2_R2                  DDRP_BASE_ADDR + 0x409a8
#define DDRP_ACSM0_ACSMPLAYBACK0X6_P3              DDRP_BASE_ADDR + 0xd00230
#define DDRP_DBYTE0_RXPBDLYTG3_R2                  DDRP_BASE_ADDR + 0x409ac
#define DDRP_ANIB3_ATESTPRBSERR                    DDRP_BASE_ADDR + 0xc14c
#define DDRP_ACSM0_ACSMPLAYBACK1X6_P3              DDRP_BASE_ADDR + 0xd00234
#define DDRP_ACSM0_ACSMPLAYBACK0X7_P3              DDRP_BASE_ADDR + 0xd00238
#define DDRP_ANIB3_ATXSLEWRATE                     DDRP_BASE_ADDR + 0xc154
#define DDRP_ACSM0_ACSMPLAYBACK1X7_P3              DDRP_BASE_ADDR + 0xd0023c
#define DDRP_ANIB3_ATESTPRBSERRCNT                 DDRP_BASE_ADDR + 0xc158
#define DDRP_ANIB7_ATXDLY_P1                       DDRP_BASE_ADDR + 0x41c200
#define DDRP_DBYTE0_TSM0_I1                        DDRP_BASE_ADDR + 0x406c8
#define DDRP_DBYTE0_TSM1_I1                        DDRP_BASE_ADDR + 0x406cc
#define DDRP_DBYTE0_TSM2_I1                        DDRP_BASE_ADDR + 0x406d0
#define DDRP_DBYTE0_TXDQDLYTG0_R1_P0               DDRP_BASE_ADDR + 0x40700
#define DDRP_DBYTE0_TXDQDLYTG1_R1_P0               DDRP_BASE_ADDR + 0x40704
#define DDRP_DBYTE0_TXDQDLYTG2_R1_P0               DDRP_BASE_ADDR + 0x40708
#define DDRP_DBYTE0_TXDQDLYTG3_R1_P0               DDRP_BASE_ADDR + 0x4070c
#define DDRP_ANIB3_ATXDLY_P0                       DDRP_BASE_ADDR + 0xc200
#define DDRP_DBYTE0_TXDQSDLYTG0_U1_P0              DDRP_BASE_ADDR + 0x40740
#define DDRP_DBYTE0_TXDQSDLYTG1_U1_P0              DDRP_BASE_ADDR + 0x40744
#define DDRP_DBYTE0_TXDQSDLYTG2_U1_P0              DDRP_BASE_ADDR + 0x40748
#define DDRP_DBYTE0_TXDQSDLYTG3_U1_P0              DDRP_BASE_ADDR + 0x4074c
#define DDRP_DBYTE0_VREFDAC1_R3                    DDRP_BASE_ADDR + 0x40cc0
#define DDRP_DBYTE0_TRAININGCNTR_R3                DDRP_BASE_ADDR + 0x40cc8
#define DDRP_DBYTE0_VREFDAC0_R3                    DDRP_BASE_ADDR + 0x40d00
#define DDRP_ANIB8_ATXDLY_P3                       DDRP_BASE_ADDR + 0xc20200
#define DDRP_DBYTE3_TXDQDLYTG0_R5_P1               DDRP_BASE_ADDR + 0x44d700
#define DDRP_DBYTE3_TXDQDLYTG1_R5_P1               DDRP_BASE_ADDR + 0x44d704
#define DDRP_DBYTE3_TXDQDLYTG2_R5_P1               DDRP_BASE_ADDR + 0x44d708
#define DDRP_DBYTE3_TXDQDLYTG3_R5_P1               DDRP_BASE_ADDR + 0x44d70c
#define DDRP_DBYTE1_TXDQDLYTG0_R2_P2               DDRP_BASE_ADDR + 0x844b00
#define DDRP_DBYTE1_TXDQDLYTG1_R2_P2               DDRP_BASE_ADDR + 0x844b04
#define DDRP_DBYTE1_TXDQDLYTG2_R2_P2               DDRP_BASE_ADDR + 0x844b08
#define DDRP_DBYTE0_TRAININGINCDECDTSMEN_R3        DDRP_BASE_ADDR + 0x40d88
#define DDRP_DBYTE1_TXDQDLYTG3_R2_P2               DDRP_BASE_ADDR + 0x844b0c
#define DDRP_DBYTE0_RXPBDLYTG0_R3                  DDRP_BASE_ADDR + 0x40da0
#define DDRP_DBYTE0_RXPBDLYTG1_R3                  DDRP_BASE_ADDR + 0x40da4
#define DDRP_DBYTE0_RXPBDLYTG2_R3                  DDRP_BASE_ADDR + 0x40da8
#define DDRP_DBYTE0_RXPBDLYTG3_R3                  DDRP_BASE_ADDR + 0x40dac
#define DDRP_DBYTE0_TSM0_I2                        DDRP_BASE_ADDR + 0x40ac8
#define DDRP_DBYTE0_TSM1_I2                        DDRP_BASE_ADDR + 0x40acc
#define DDRP_DBYTE0_TSM2_I2                        DDRP_BASE_ADDR + 0x40ad0
#define DDRP_DBYTE0_TXDQDLYTG0_R2_P0               DDRP_BASE_ADDR + 0x40b00
#define DDRP_DBYTE0_TXDQDLYTG1_R2_P0               DDRP_BASE_ADDR + 0x40b04
#define DDRP_DBYTE0_TXDQDLYTG2_R2_P0               DDRP_BASE_ADDR + 0x40b08
#define DDRP_DBYTE0_TXDQDLYTG3_R2_P0               DDRP_BASE_ADDR + 0x40b0c
#define DDRP_INITENG0_SEQ0BGPR1_P3                 DDRP_BASE_ADDR + 0xe40804
#define DDRP_INITENG0_SEQ0BGPR2_P3                 DDRP_BASE_ADDR + 0xe40808
#define DDRP_INITENG0_SEQ0BGPR3_P3                 DDRP_BASE_ADDR + 0xe4080c
#define DDRP_INITENG0_SEQ0BGPR4_P3                 DDRP_BASE_ADDR + 0xe40810
#define DDRP_INITENG0_SEQ0BGPR5_P3                 DDRP_BASE_ADDR + 0xe40814
#define DDRP_INITENG0_SEQ0BGPR6_P3                 DDRP_BASE_ADDR + 0xe40818
#define DDRP_INITENG0_SEQ0BGPR7_P3                 DDRP_BASE_ADDR + 0xe4081c
#define DDRP_INITENG0_SEQ0BGPR8_P3                 DDRP_BASE_ADDR + 0xe40820
#define DDRP_DBYTE0_VREFDAC1_R4                    DDRP_BASE_ADDR + 0x410c0
#define DDRP_DBYTE0_TRAININGCNTR_R4                DDRP_BASE_ADDR + 0x410c8
#define DDRP_DBYTE0_VREFDAC0_R4                    DDRP_BASE_ADDR + 0x41100
#define DDRP_DBYTE3_TXDQDLYTG0_R6_P1               DDRP_BASE_ADDR + 0x44db00
#define DDRP_DBYTE3_TXDQDLYTG1_R6_P1               DDRP_BASE_ADDR + 0x44db04
#define DDRP_DBYTE3_TXDQDLYTG2_R6_P1               DDRP_BASE_ADDR + 0x44db08
#define DDRP_DBYTE3_TXDQDLYTG3_R6_P1               DDRP_BASE_ADDR + 0x44db0c
#define DDRP_DBYTE1_TXDQDLYTG0_R3_P2               DDRP_BASE_ADDR + 0x844f00
#define DDRP_DBYTE1_TXDQDLYTG1_R3_P2               DDRP_BASE_ADDR + 0x844f04
#define DDRP_DBYTE1_TXDQDLYTG2_R3_P2               DDRP_BASE_ADDR + 0x844f08
#define DDRP_DBYTE0_TRAININGINCDECDTSMEN_R4        DDRP_BASE_ADDR + 0x41188
#define DDRP_DBYTE1_TXDQDLYTG3_R3_P2               DDRP_BASE_ADDR + 0x844f0c
#define DDRP_DBYTE0_RXPBDLYTG0_R4                  DDRP_BASE_ADDR + 0x411a0
#define DDRP_DBYTE0_RXPBDLYTG1_R4                  DDRP_BASE_ADDR + 0x411a4
#define DDRP_DBYTE0_RXPBDLYTG2_R4                  DDRP_BASE_ADDR + 0x411a8
#define DDRP_DBYTE0_RXPBDLYTG3_R4                  DDRP_BASE_ADDR + 0x411ac
#define DDRP_DBYTE0_TSM0_I3                        DDRP_BASE_ADDR + 0x40ec8
#define DDRP_DBYTE0_TSM1_I3                        DDRP_BASE_ADDR + 0x40ecc
#define DDRP_DBYTE0_TSM2_I3                        DDRP_BASE_ADDR + 0x40ed0
#define DDRP_DBYTE0_TXDQDLYTG0_R3_P0               DDRP_BASE_ADDR + 0x40f00
#define DDRP_DBYTE0_TXDQDLYTG1_R3_P0               DDRP_BASE_ADDR + 0x40f04
#define DDRP_DBYTE0_TXDQDLYTG2_R3_P0               DDRP_BASE_ADDR + 0x40f08
#define DDRP_DBYTE0_TXDQDLYTG3_R3_P0               DDRP_BASE_ADDR + 0x40f0c
#define DDRP_DBYTE0_VREFDAC1_R5                    DDRP_BASE_ADDR + 0x414c0
#define DDRP_DBYTE0_TRAININGCNTR_R5                DDRP_BASE_ADDR + 0x414c8
#define DDRP_DBYTE0_VREFDAC0_R5                    DDRP_BASE_ADDR + 0x41500
#define DDRP_DBYTE3_TXDQDLYTG0_R7_P1               DDRP_BASE_ADDR + 0x44df00
#define DDRP_DBYTE3_TXDQDLYTG1_R7_P1               DDRP_BASE_ADDR + 0x44df04
#define DDRP_DBYTE3_TXDQDLYTG2_R7_P1               DDRP_BASE_ADDR + 0x44df08
#define DDRP_DBYTE3_TXDQDLYTG3_R7_P1               DDRP_BASE_ADDR + 0x44df0c
#define DDRP_DBYTE1_TXDQDLYTG0_R4_P2               DDRP_BASE_ADDR + 0x845300
#define DDRP_DBYTE1_TXDQDLYTG1_R4_P2               DDRP_BASE_ADDR + 0x845304
#define DDRP_DBYTE1_TXDQDLYTG2_R4_P2               DDRP_BASE_ADDR + 0x845308
#define DDRP_DBYTE0_TRAININGINCDECDTSMEN_R5        DDRP_BASE_ADDR + 0x41588
#define DDRP_DBYTE1_TXDQDLYTG3_R4_P2               DDRP_BASE_ADDR + 0x84530c
#define DDRP_DBYTE0_RXPBDLYTG0_R5                  DDRP_BASE_ADDR + 0x415a0
#define DDRP_DBYTE0_RXPBDLYTG1_R5                  DDRP_BASE_ADDR + 0x415a4
#define DDRP_DBYTE0_RXPBDLYTG2_R5                  DDRP_BASE_ADDR + 0x415a8
#define DDRP_DBYTE0_RXPBDLYTG3_R5                  DDRP_BASE_ADDR + 0x415ac
#define DDRP_ANIB5_ATXDLY_P2                       DDRP_BASE_ADDR + 0x814200
#define DDRP_DBYTE0_TSM0_I4                        DDRP_BASE_ADDR + 0x412c8
#define DDRP_DBYTE0_TSM1_I4                        DDRP_BASE_ADDR + 0x412cc
#define DDRP_ANIB9_AFORCEDRVCONT                   DDRP_BASE_ADDR + 0x2409c
#define DDRP_DBYTE0_TSM2_I4                        DDRP_BASE_ADDR + 0x412d0
#define DDRP_ANIB9_AFORCETRICONT                   DDRP_BASE_ADDR + 0x240a0
#define DDRP_ANIB9_MTESTMUXSEL                     DDRP_BASE_ADDR + 0x24068
#define DDRP_DBYTE0_TXDQDLYTG0_R4_P0               DDRP_BASE_ADDR + 0x41300
#define DDRP_DBYTE0_TXDQDLYTG1_R4_P0               DDRP_BASE_ADDR + 0x41304
#define DDRP_DBYTE0_TXDQDLYTG2_R4_P0               DDRP_BASE_ADDR + 0x41308
#define DDRP_DBYTE0_TXDQDLYTG3_R4_P0               DDRP_BASE_ADDR + 0x4130c
#define DDRP_ANIB9_ATXIMPEDANCE                    DDRP_BASE_ADDR + 0x2410c
#define DDRP_ANIB9_ATESTPRBSERR                    DDRP_BASE_ADDR + 0x2414c
#define DDRP_DBYTE0_VREFDAC1_R6                    DDRP_BASE_ADDR + 0x418c0
#define DDRP_ANIB9_ATXSLEWRATE                     DDRP_BASE_ADDR + 0x24154
#define DDRP_DBYTE0_TRAININGCNTR_R6                DDRP_BASE_ADDR + 0x418c8
#define DDRP_ANIB9_ATESTPRBSERRCNT                 DDRP_BASE_ADDR + 0x24158
#define DDRP_DBYTE0_VREFDAC0_R6                    DDRP_BASE_ADDR + 0x41900
#define DDRP_DBYTE3_TXDQDLYTG0_R8_P1               DDRP_BASE_ADDR + 0x44e300
#define DDRP_ANIB9_ATXDLY_P0                       DDRP_BASE_ADDR + 0x24200
#define DDRP_DBYTE3_TXDQDLYTG1_R8_P1               DDRP_BASE_ADDR + 0x44e304
#define DDRP_DBYTE3_TXDQDLYTG2_R8_P1               DDRP_BASE_ADDR + 0x44e308
#define DDRP_DBYTE3_TXDQDLYTG3_R8_P1               DDRP_BASE_ADDR + 0x44e30c
#define DDRP_DBYTE1_TXDQDLYTG0_R5_P2               DDRP_BASE_ADDR + 0x845700
#define DDRP_DBYTE1_TXDQDLYTG1_R5_P2               DDRP_BASE_ADDR + 0x845704
#define DDRP_DBYTE1_TXDQDLYTG2_R5_P2               DDRP_BASE_ADDR + 0x845708
#define DDRP_DBYTE0_TRAININGINCDECDTSMEN_R6        DDRP_BASE_ADDR + 0x41988
#define DDRP_DBYTE1_TXDQDLYTG3_R5_P2               DDRP_BASE_ADDR + 0x84570c
#define DDRP_DBYTE0_RXPBDLYTG0_R6                  DDRP_BASE_ADDR + 0x419a0
#define DDRP_DBYTE0_RXPBDLYTG1_R6                  DDRP_BASE_ADDR + 0x419a4
#define DDRP_DBYTE0_RXPBDLYTG2_R6                  DDRP_BASE_ADDR + 0x419a8
#define DDRP_DBYTE0_RXPBDLYTG3_R6                  DDRP_BASE_ADDR + 0x419ac
#define DDRP_DBYTE0_TSM0_I5                        DDRP_BASE_ADDR + 0x416c8
#define DDRP_DBYTE0_TSM1_I5                        DDRP_BASE_ADDR + 0x416cc
#define DDRP_DBYTE0_TSM2_I5                        DDRP_BASE_ADDR + 0x416d0
#define DDRP_DBYTE0_TXDQDLYTG0_R5_P0               DDRP_BASE_ADDR + 0x41700
#define DDRP_DBYTE0_TXDQDLYTG1_R5_P0               DDRP_BASE_ADDR + 0x41704
#define DDRP_DBYTE0_TXDQDLYTG2_R5_P0               DDRP_BASE_ADDR + 0x41708
#define DDRP_DBYTE0_TXDQDLYTG3_R5_P0               DDRP_BASE_ADDR + 0x4170c
#define DDRP_DBYTE0_VREFDAC1_R7                    DDRP_BASE_ADDR + 0x41cc0
#define DDRP_DBYTE0_TRAININGCNTR_R7                DDRP_BASE_ADDR + 0x41cc8
#define DDRP_DBYTE0_VREFDAC0_R7                    DDRP_BASE_ADDR + 0x41d00
#define DDRP_DBYTE1_TXDQDLYTG0_R6_P2               DDRP_BASE_ADDR + 0x845b00
#define DDRP_DBYTE1_TXDQDLYTG1_R6_P2               DDRP_BASE_ADDR + 0x845b04
#define DDRP_DBYTE1_TXDQDLYTG2_R6_P2               DDRP_BASE_ADDR + 0x845b08
#define DDRP_DBYTE0_TRAININGINCDECDTSMEN_R7        DDRP_BASE_ADDR + 0x41d88
#define DDRP_DBYTE1_TXDQDLYTG3_R6_P2               DDRP_BASE_ADDR + 0x845b0c
#define DDRP_DBYTE0_RXPBDLYTG0_R7                  DDRP_BASE_ADDR + 0x41da0
#define DDRP_DBYTE0_RXPBDLYTG1_R7                  DDRP_BASE_ADDR + 0x41da4
#define DDRP_DBYTE0_RXPBDLYTG2_R7                  DDRP_BASE_ADDR + 0x41da8
#define DDRP_DBYTE0_RXPBDLYTG3_R7                  DDRP_BASE_ADDR + 0x41dac
#define DDRP_DBYTE0_TSM0_I6                        DDRP_BASE_ADDR + 0x41ac8
#define DDRP_DBYTE0_TSM1_I6                        DDRP_BASE_ADDR + 0x41acc
#define DDRP_DBYTE0_TSM2_I6                        DDRP_BASE_ADDR + 0x41ad0
#define DDRP_DBYTE0_TXDQDLYTG0_R6_P0               DDRP_BASE_ADDR + 0x41b00
#define DDRP_DBYTE0_TXDQDLYTG1_R6_P0               DDRP_BASE_ADDR + 0x41b04
#define DDRP_DBYTE0_TXDQDLYTG2_R6_P0               DDRP_BASE_ADDR + 0x41b08
#define DDRP_DBYTE0_TXDQDLYTG3_R6_P0               DDRP_BASE_ADDR + 0x41b0c
#define DDRP_DBYTE0_VREFDAC1_R8                    DDRP_BASE_ADDR + 0x420c0
#define DDRP_DBYTE0_TRAININGCNTR_R8                DDRP_BASE_ADDR + 0x420c8
#define DDRP_DBYTE0_VREFDAC0_R8                    DDRP_BASE_ADDR + 0x42100
#define DDRP_ANIB2_ATXDLY_P1                       DDRP_BASE_ADDR + 0x408200
#define DDRP_DBYTE2_USEDQSENREPLICA_P2             DDRP_BASE_ADDR + 0x84800c
#define DDRP_DBYTE1_TXDQDLYTG0_R7_P2               DDRP_BASE_ADDR + 0x845f00
#define DDRP_DBYTE1_TXDQDLYTG1_R7_P2               DDRP_BASE_ADDR + 0x845f04
#define DDRP_DBYTE1_TXDQDLYTG2_R7_P2               DDRP_BASE_ADDR + 0x845f08
#define DDRP_DBYTE0_TRAININGINCDECDTSMEN_R8        DDRP_BASE_ADDR + 0x42188
#define DDRP_DBYTE1_TXDQDLYTG3_R7_P2               DDRP_BASE_ADDR + 0x845f0c
#define DDRP_DBYTE0_RXPBDLYTG0_R8                  DDRP_BASE_ADDR + 0x421a0
#define DDRP_DBYTE2_DFIMRL_P2                      DDRP_BASE_ADDR + 0x848080
#define DDRP_DBYTE0_RXPBDLYTG1_R8                  DDRP_BASE_ADDR + 0x421a4
#define DDRP_DBYTE0_RXPBDLYTG2_R8                  DDRP_BASE_ADDR + 0x421a8
#define DDRP_DBYTE0_RXPBDLYTG3_R8                  DDRP_BASE_ADDR + 0x421ac
#define DDRP_DBYTE1_DBYTEMISCMODE                  DDRP_BASE_ADDR + 0x44000
#define DDRP_DBYTE2_TXIMPEDANCECTRL0_B0_P2         DDRP_BASE_ADDR + 0x848104
#define DDRP_DBYTE1_TSMBYTE0                       DDRP_BASE_ADDR + 0x44004
#define DDRP_DBYTE0_TSM0_I7                        DDRP_BASE_ADDR + 0x41ec8
#define DDRP_DBYTE1_TRAININGPARAM                  DDRP_BASE_ADDR + 0x44008
#define DDRP_DBYTE2_DQDQSRCVCNTRL_B0_P2            DDRP_BASE_ADDR + 0x84810c
#define DDRP_DBYTE0_TSM1_I7                        DDRP_BASE_ADDR + 0x41ecc
#define DDRP_DBYTE1_USEDQSENREPLICA_P0             DDRP_BASE_ADDR + 0x4400c
#define DDRP_DBYTE0_TSM2_I7                        DDRP_BASE_ADDR + 0x41ed0
#define DDRP_ANIB3_ATXDLY_P3                       DDRP_BASE_ADDR + 0xc0c200
#define DDRP_DBYTE2_TXEQUALIZATIONMODE_P2          DDRP_BASE_ADDR + 0x848120
#define DDRP_DBYTE2_TXIMPEDANCECTRL1_B0_P2         DDRP_BASE_ADDR + 0x848124
#define DDRP_DBYTE0_TXDQDLYTG0_R7_P0               DDRP_BASE_ADDR + 0x41f00
#define DDRP_DBYTE1_RXTRAINPATTERNENABLE           DDRP_BASE_ADDR + 0x44040
#define DDRP_DBYTE0_TXDQDLYTG1_R7_P0               DDRP_BASE_ADDR + 0x41f04
#define DDRP_DBYTE1_TSMBYTE1                       DDRP_BASE_ADDR + 0x44044
#define DDRP_DBYTE0_TXDQDLYTG2_R7_P0               DDRP_BASE_ADDR + 0x41f08
#define DDRP_DBYTE1_TSMBYTE2                       DDRP_BASE_ADDR + 0x44048
#define DDRP_DBYTE0_TXDQDLYTG3_R7_P0               DDRP_BASE_ADDR + 0x41f0c
#define DDRP_DBYTE1_TSMBYTE3                       DDRP_BASE_ADDR + 0x4404c
#define DDRP_DBYTE1_TSMBYTE4                       DDRP_BASE_ADDR + 0x44050
#define DDRP_DBYTE1_TESTMODECONFIG                 DDRP_BASE_ADDR + 0x4405c
#define DDRP_DBYTE1_TSMBYTE5                       DDRP_BASE_ADDR + 0x44060
#define DDRP_DBYTE2_TXIMPEDANCECTRL2_B0_P2         DDRP_BASE_ADDR + 0x84812c
#define DDRP_DBYTE1_DFIMRL_P0                      DDRP_BASE_ADDR + 0x44080
#define DDRP_DBYTE2_DQDQSRCVCNTRL2_P2              DDRP_BASE_ADDR + 0x848130
#define DDRP_DBYTE2_TXODTDRVSTREN_B0_P2            DDRP_BASE_ADDR + 0x848134
#define DDRP_DBYTE1_ASYNCDBYTEMODE                 DDRP_BASE_ADDR + 0x44090
#define DDRP_DBYTE1_ASYNCDBYTETXEN                 DDRP_BASE_ADDR + 0x44098
#define DDRP_DBYTE1_MTESTMUXSEL                    DDRP_BASE_ADDR + 0x44068
#define DDRP_DBYTE1_ASYNCDBYTETXDATA               DDRP_BASE_ADDR + 0x440a0
#define DDRP_DBYTE1_VREFDAC1_R0                    DDRP_BASE_ADDR + 0x440c0
#define DDRP_DBYTE1_TRAININGCNTR_R0                DDRP_BASE_ADDR + 0x440c8
#define DDRP_DBYTE2_TXSLEWRATE_B0_P2               DDRP_BASE_ADDR + 0x84817c
#define DDRP_DBYTE1_DTSMTRAINMODECTRL              DDRP_BASE_ADDR + 0x4407c
#define DDRP_DBYTE1_ASYNCDBYTERXDATA               DDRP_BASE_ADDR + 0x440a8
#define DDRP_DBYTE2_RXENDLYTG0_U0_P2               DDRP_BASE_ADDR + 0x848200
#define DDRP_DBYTE1_VREFDAC0_R0                    DDRP_BASE_ADDR + 0x44100
#define DDRP_DBYTE2_RXENDLYTG1_U0_P2               DDRP_BASE_ADDR + 0x848204
#define DDRP_DBYTE1_TXIMPEDANCECTRL0_B0_P0         DDRP_BASE_ADDR + 0x44104
#define DDRP_DBYTE2_RXENDLYTG2_U0_P2               DDRP_BASE_ADDR + 0x848208
#define DDRP_DBYTE2_RXENDLYTG3_U0_P2               DDRP_BASE_ADDR + 0x84820c
#define DDRP_DBYTE1_DQDQSRCVCNTRL_B0_P0            DDRP_BASE_ADDR + 0x4410c
#define DDRP_DBYTE1_TXEQUALIZATIONMODE_P0          DDRP_BASE_ADDR + 0x44120
#define DDRP_DBYTE2_RXCLKCDLYTG0_U0_P2             DDRP_BASE_ADDR + 0x848240
#define DDRP_DBYTE1_TXIMPEDANCECTRL1_B0_P0         DDRP_BASE_ADDR + 0x44124
#define DDRP_DBYTE2_RXCLKCDLYTG1_U0_P2             DDRP_BASE_ADDR + 0x848244
#define DDRP_DBYTE2_RXCLKCDLYTG2_U0_P2             DDRP_BASE_ADDR + 0x848248
#define DDRP_DBYTE2_RXCLKCDLYTG3_U0_P2             DDRP_BASE_ADDR + 0x84824c
#define DDRP_DBYTE1_RXFIFOCHECKSTATUS              DDRP_BASE_ADDR + 0x44158
#define DDRP_DBYTE1_RXFIFOCHECKERRVALUES           DDRP_BASE_ADDR + 0x4415c
#define DDRP_DBYTE1_DQDQSRCVCNTRL1                 DDRP_BASE_ADDR + 0x44128
#define DDRP_DBYTE1_RXFIFOINFO                     DDRP_BASE_ADDR + 0x44160
#define DDRP_DBYTE1_TXDQDLYTG0_R8_P2               DDRP_BASE_ADDR + 0x846300
#define DDRP_DBYTE1_TXIMPEDANCECTRL2_B0_P0         DDRP_BASE_ADDR + 0x4412c
#define DDRP_DBYTE1_RXFIFOVISIBILITY               DDRP_BASE_ADDR + 0x44164
#define DDRP_DBYTE1_TXDQDLYTG1_R8_P2               DDRP_BASE_ADDR + 0x846304
#define DDRP_DBYTE2_RXCLKDLYTG0_U0_P2              DDRP_BASE_ADDR + 0x848230
#define DDRP_DBYTE1_DQDQSRCVCNTRL2_P0              DDRP_BASE_ADDR + 0x44130
#define DDRP_DBYTE1_TXDQDLYTG2_R8_P2               DDRP_BASE_ADDR + 0x846308
#define DDRP_DBYTE2_RXCLKDLYTG1_U0_P2              DDRP_BASE_ADDR + 0x848234
#define DDRP_DBYTE1_TXODTDRVSTREN_B0_P0            DDRP_BASE_ADDR + 0x44134
#define DDRP_DBYTE1_TRAININGINCDECDTSMEN_R0        DDRP_BASE_ADDR + 0x44188
#define DDRP_DBYTE1_TXDQDLYTG3_R8_P2               DDRP_BASE_ADDR + 0x84630c
#define DDRP_DBYTE2_RXCLKDLYTG2_U0_P2              DDRP_BASE_ADDR + 0x848238
#define DDRP_DBYTE2_RXCLKDLYTG3_U0_P2              DDRP_BASE_ADDR + 0x84823c
#define DDRP_DBYTE1_RXFIFOCONTENTSDQ3210           DDRP_BASE_ADDR + 0x44168
#define DDRP_DBYTE1_RXPBDLYTG0_R0                  DDRP_BASE_ADDR + 0x441a0
#define DDRP_DBYTE1_RXFIFOCONTENTSDQ7654           DDRP_BASE_ADDR + 0x4416c
#define DDRP_DBYTE1_RXPBDLYTG1_R0                  DDRP_BASE_ADDR + 0x441a4
#define DDRP_DBYTE1_RXFIFOCONTENTSDBI              DDRP_BASE_ADDR + 0x44170
#define DDRP_DBYTE1_TXSLEWRATE_B0_P0               DDRP_BASE_ADDR + 0x4417c
#define DDRP_DBYTE1_RXPBDLYTG2_R0                  DDRP_BASE_ADDR + 0x441a8
#define DDRP_DBYTE1_RXPBDLYTG3_R0                  DDRP_BASE_ADDR + 0x441ac
#define DDRP_DBYTE1_RXENDLYTG0_U0_P0               DDRP_BASE_ADDR + 0x44200
#define DDRP_DBYTE1_RXENDLYTG1_U0_P0               DDRP_BASE_ADDR + 0x44204
#define DDRP_DBYTE1_RXENDLYTG2_U0_P0               DDRP_BASE_ADDR + 0x44208
#define DDRP_DBYTE1_RXENDLYTG3_U0_P0               DDRP_BASE_ADDR + 0x4420c
#define DDRP_DBYTE1_RXCLKCDLYTG0_U0_P0             DDRP_BASE_ADDR + 0x44240
#define DDRP_DBYTE2_TXIMPEDANCECTRL0_B1_P2         DDRP_BASE_ADDR + 0x848504
#define DDRP_DBYTE1_RXCLKCDLYTG1_U0_P0             DDRP_BASE_ADDR + 0x44244
#define DDRP_DBYTE0_TSM0_I8                        DDRP_BASE_ADDR + 0x422c8
#define DDRP_DBYTE1_RXCLKCDLYTG2_U0_P0             DDRP_BASE_ADDR + 0x44248
#define DDRP_DBYTE2_DQDQSRCVCNTRL_B1_P2            DDRP_BASE_ADDR + 0x84850c
#define DDRP_DBYTE0_TSM1_I8                        DDRP_BASE_ADDR + 0x422cc
#define DDRP_DBYTE1_RXCLKCDLYTG3_U0_P0             DDRP_BASE_ADDR + 0x4424c
#define DDRP_DBYTE0_TSM2_I8                        DDRP_BASE_ADDR + 0x422d0
#define DDRP_DBYTE2_TXIMPEDANCECTRL1_B1_P2         DDRP_BASE_ADDR + 0x848524
#define DDRP_DBYTE0_TXDQDLYTG0_R8_P0               DDRP_BASE_ADDR + 0x42300
#define DDRP_DBYTE0_TXDQDLYTG1_R8_P0               DDRP_BASE_ADDR + 0x42304
#define DDRP_DBYTE1_RXCLKDLYTG0_U0_P0              DDRP_BASE_ADDR + 0x44230
#define DDRP_DBYTE0_TXDQDLYTG2_R8_P0               DDRP_BASE_ADDR + 0x42308
#define DDRP_DBYTE1_RXCLKDLYTG1_U0_P0              DDRP_BASE_ADDR + 0x44234
#define DDRP_DBYTE0_TXDQDLYTG3_R8_P0               DDRP_BASE_ADDR + 0x4230c
#define DDRP_DBYTE1_RXCLKDLYTG2_U0_P0              DDRP_BASE_ADDR + 0x44238
#define DDRP_DBYTE1_RXCLKDLYTG3_U0_P0              DDRP_BASE_ADDR + 0x4423c
#define DDRP_DBYTE2_TXIMPEDANCECTRL2_B1_P2         DDRP_BASE_ADDR + 0x84852c
#define DDRP_DBYTE2_TXODTDRVSTREN_B1_P2            DDRP_BASE_ADDR + 0x848534
#define DDRP_DBYTE1_VREFDAC1_R1                    DDRP_BASE_ADDR + 0x444c0
#define DDRP_DBYTE1_TRAININGCNTR_R1                DDRP_BASE_ADDR + 0x444c8
#define DDRP_DBYTE2_TXSLEWRATE_B1_P2               DDRP_BASE_ADDR + 0x84857c
#define DDRP_DBYTE2_RXENDLYTG0_U1_P2               DDRP_BASE_ADDR + 0x848600
#define DDRP_DBYTE1_VREFDAC0_R1                    DDRP_BASE_ADDR + 0x44500
#define DDRP_DBYTE2_RXENDLYTG1_U1_P2               DDRP_BASE_ADDR + 0x848604
#define DDRP_DBYTE1_TXIMPEDANCECTRL0_B1_P0         DDRP_BASE_ADDR + 0x44504
#define DDRP_DBYTE2_RXENDLYTG2_U1_P2               DDRP_BASE_ADDR + 0x848608
#define DDRP_DBYTE2_RXENDLYTG3_U1_P2               DDRP_BASE_ADDR + 0x84860c
#define DDRP_DBYTE1_DQDQSRCVCNTRL_B1_P0            DDRP_BASE_ADDR + 0x4450c
#define DDRP_DBYTE2_RXCLKCDLYTG0_U1_P2             DDRP_BASE_ADDR + 0x848640
#define DDRP_DBYTE1_TXIMPEDANCECTRL1_B1_P0         DDRP_BASE_ADDR + 0x44524
#define DDRP_DBYTE2_RXCLKCDLYTG1_U1_P2             DDRP_BASE_ADDR + 0x848644
#define DDRP_DBYTE2_RXCLKCDLYTG2_U1_P2             DDRP_BASE_ADDR + 0x848648
#define DDRP_DBYTE2_RXCLKCDLYTG3_U1_P2             DDRP_BASE_ADDR + 0x84864c
#define DDRP_DBYTE2_TXDQDLYTG0_R0_P2               DDRP_BASE_ADDR + 0x848300
#define DDRP_DBYTE1_TXIMPEDANCECTRL2_B1_P0         DDRP_BASE_ADDR + 0x4452c
#define DDRP_DBYTE2_TXDQDLYTG1_R0_P2               DDRP_BASE_ADDR + 0x848304
#define DDRP_DBYTE2_RXCLKDLYTG0_U1_P2              DDRP_BASE_ADDR + 0x848630
#define DDRP_DBYTE2_TXDQDLYTG2_R0_P2               DDRP_BASE_ADDR + 0x848308
#define DDRP_DBYTE2_RXCLKDLYTG1_U1_P2              DDRP_BASE_ADDR + 0x848634
#define DDRP_DBYTE1_TXODTDRVSTREN_B1_P0            DDRP_BASE_ADDR + 0x44534
#define DDRP_DBYTE1_TRAININGINCDECDTSMEN_R1        DDRP_BASE_ADDR + 0x44588
#define DDRP_DBYTE2_PPTDQSCNTINVTRNTG0_P2          DDRP_BASE_ADDR + 0x8482b8
#define DDRP_DBYTE2_TXDQDLYTG3_R0_P2               DDRP_BASE_ADDR + 0x84830c
#define DDRP_DBYTE2_RXCLKDLYTG2_U1_P2              DDRP_BASE_ADDR + 0x848638
#define DDRP_DBYTE2_PPTDQSCNTINVTRNTG1_P2          DDRP_BASE_ADDR + 0x8482bc
#define DDRP_DBYTE2_RXCLKDLYTG3_U1_P2              DDRP_BASE_ADDR + 0x84863c
#define DDRP_DBYTE1_RXPBDLYTG0_R1                  DDRP_BASE_ADDR + 0x445a0
#define DDRP_DBYTE2_TXDQSDLYTG0_U0_P2              DDRP_BASE_ADDR + 0x848340
#define DDRP_DBYTE1_RXPBDLYTG1_R1                  DDRP_BASE_ADDR + 0x445a4
#define DDRP_DBYTE2_TXDQSDLYTG1_U0_P2              DDRP_BASE_ADDR + 0x848344
#define DDRP_DBYTE2_TXDQSDLYTG2_U0_P2              DDRP_BASE_ADDR + 0x848348
#define DDRP_DBYTE2_TXDQSDLYTG3_U0_P2              DDRP_BASE_ADDR + 0x84834c
#define DDRP_DBYTE1_TXSLEWRATE_B1_P0               DDRP_BASE_ADDR + 0x4457c
#define DDRP_DBYTE1_RXPBDLYTG2_R1                  DDRP_BASE_ADDR + 0x445a8
#define DDRP_DBYTE1_DQ0LNSEL                       DDRP_BASE_ADDR + 0x44280
#define DDRP_DBYTE1_RXPBDLYTG3_R1                  DDRP_BASE_ADDR + 0x445ac
#define DDRP_DBYTE1_RXENDLYTG0_U1_P0               DDRP_BASE_ADDR + 0x44600
#define DDRP_DBYTE1_DQ1LNSEL                       DDRP_BASE_ADDR + 0x44284
#define DDRP_DBYTE1_RXENDLYTG1_U1_P0               DDRP_BASE_ADDR + 0x44604
#define DDRP_DBYTE1_DQ2LNSEL                       DDRP_BASE_ADDR + 0x44288
#define DDRP_DBYTE1_RXENDLYTG2_U1_P0               DDRP_BASE_ADDR + 0x44608
#define DDRP_DBYTE1_DQ3LNSEL                       DDRP_BASE_ADDR + 0x4428c
#define DDRP_DBYTE1_RXENDLYTG3_U1_P0               DDRP_BASE_ADDR + 0x4460c
#define DDRP_DBYTE1_DQ4LNSEL                       DDRP_BASE_ADDR + 0x44290
#define DDRP_DBYTE1_DQ5LNSEL                       DDRP_BASE_ADDR + 0x44294
#define DDRP_DBYTE1_DQ6LNSEL                       DDRP_BASE_ADDR + 0x44298
#define DDRP_DBYTE1_DQ7LNSEL                       DDRP_BASE_ADDR + 0x4429c
#define DDRP_DBYTE1_RXCLKCDLYTG0_U1_P0             DDRP_BASE_ADDR + 0x44640
#define DDRP_DBYTE1_DTSMBLANKINGCTRL               DDRP_BASE_ADDR + 0x442c4
#define DDRP_DBYTE1_RXCLKCDLYTG1_U1_P0             DDRP_BASE_ADDR + 0x44644
#define DDRP_DBYTE1_TSM0_I0                        DDRP_BASE_ADDR + 0x442c8
#define DDRP_DBYTE1_RXCLKCDLYTG2_U1_P0             DDRP_BASE_ADDR + 0x44648
#define DDRP_DBYTE1_TSM1_I0                        DDRP_BASE_ADDR + 0x442cc
#define DDRP_DBYTE1_RXCLKCDLYTG3_U1_P0             DDRP_BASE_ADDR + 0x4464c
#define DDRP_DBYTE1_TSM2_I0                        DDRP_BASE_ADDR + 0x442d0
#define DDRP_DBYTE1_TSM3                           DDRP_BASE_ADDR + 0x442d4
#define DDRP_DBYTE1_TXCHKDATASELECTS               DDRP_BASE_ADDR + 0x442d8
#define DDRP_DBYTE1_DTSMUPTHLDXINGIND              DDRP_BASE_ADDR + 0x442dc
#define DDRP_DBYTE1_PPTCTLSTATIC                   DDRP_BASE_ADDR + 0x442a8
#define DDRP_DBYTE1_DTSMLOTHLDXINGIND              DDRP_BASE_ADDR + 0x442e0
#define DDRP_ACSM0_ACSMPLAYBACK0X0_P1              DDRP_BASE_ADDR + 0x500200
#define DDRP_DBYTE1_PPTCTLDYN                      DDRP_BASE_ADDR + 0x442ac
#define DDRP_DBYTE1_DBYTEALLDTSMCTRL0              DDRP_BASE_ADDR + 0x442e4
#define DDRP_DBYTE1_TXDQDLYTG0_R0_P0               DDRP_BASE_ADDR + 0x44300
#define DDRP_ACSM0_ACSMPLAYBACK1X0_P1              DDRP_BASE_ADDR + 0x500204
#define DDRP_DBYTE1_PPTINFO                        DDRP_BASE_ADDR + 0x442b0
#define DDRP_DBYTE1_TXDQDLYTG1_R0_P0               DDRP_BASE_ADDR + 0x44304
#define DDRP_DBYTE1_RXCLKDLYTG0_U1_P0              DDRP_BASE_ADDR + 0x44630
#define DDRP_ACSM0_ACSMPLAYBACK0X1_P1              DDRP_BASE_ADDR + 0x500208
#define DDRP_DBYTE1_PPTRXENEVNT                    DDRP_BASE_ADDR + 0x442b4
#define DDRP_DBYTE1_TXDQDLYTG2_R0_P0               DDRP_BASE_ADDR + 0x44308
#define DDRP_DBYTE1_RXCLKDLYTG1_U1_P0              DDRP_BASE_ADDR + 0x44634
#define DDRP_ACSM0_ACSMPLAYBACK1X1_P1              DDRP_BASE_ADDR + 0x50020c
#define DDRP_DBYTE1_PPTDQSCNTINVTRNTG0_P0          DDRP_BASE_ADDR + 0x442b8
#define DDRP_DBYTE1_TXDQDLYTG3_R0_P0               DDRP_BASE_ADDR + 0x4430c
#define DDRP_DBYTE1_RXCLKDLYTG2_U1_P0              DDRP_BASE_ADDR + 0x44638
#define DDRP_ACSM0_ACSMPLAYBACK0X2_P1              DDRP_BASE_ADDR + 0x500210
#define DDRP_DBYTE1_PPTDQSCNTINVTRNTG1_P0          DDRP_BASE_ADDR + 0x442bc
#define DDRP_DBYTE1_RXCLKDLYTG3_U1_P0              DDRP_BASE_ADDR + 0x4463c
#define DDRP_ACSM0_ACSMPLAYBACK1X2_P1              DDRP_BASE_ADDR + 0x500214
#define DDRP_ACSM0_ACSMPLAYBACK0X3_P1              DDRP_BASE_ADDR + 0x500218
#define DDRP_ACSM0_ACSMPLAYBACK1X3_P1              DDRP_BASE_ADDR + 0x50021c
#define DDRP_ACSM0_ACSMPLAYBACK0X4_P1              DDRP_BASE_ADDR + 0x500220
#define DDRP_DBYTE1_DBYTEALLDTSMCTRL1              DDRP_BASE_ADDR + 0x442e8
#define DDRP_ACSM0_ACSMPLAYBACK1X4_P1              DDRP_BASE_ADDR + 0x500224
#define DDRP_DBYTE1_DBYTEALLDTSMCTRL2              DDRP_BASE_ADDR + 0x442ec
#define DDRP_DBYTE1_TXDQSDLYTG0_U0_P0              DDRP_BASE_ADDR + 0x44340
#define DDRP_DBYTE1_TXDQSDLYTG1_U0_P0              DDRP_BASE_ADDR + 0x44344
#define DDRP_DBYTE1_TXDQSDLYTG2_U0_P0              DDRP_BASE_ADDR + 0x44348
#define DDRP_DBYTE1_TXDQSDLYTG3_U0_P0              DDRP_BASE_ADDR + 0x4434c
#define DDRP_ACSM0_ACSMPLAYBACK0X5_P1              DDRP_BASE_ADDR + 0x500228
#define DDRP_ACSM0_ACSMPLAYBACK1X5_P1              DDRP_BASE_ADDR + 0x50022c
#define DDRP_DBYTE1_VREFDAC1_R2                    DDRP_BASE_ADDR + 0x448c0
#define DDRP_ACSM0_ACSMPLAYBACK0X6_P1              DDRP_BASE_ADDR + 0x500230
#define DDRP_ACSM0_ACSMPLAYBACK1X6_P1              DDRP_BASE_ADDR + 0x500234
#define DDRP_DBYTE1_TRAININGCNTR_R2                DDRP_BASE_ADDR + 0x448c8
#define DDRP_ACSM0_ACSMPLAYBACK0X7_P1              DDRP_BASE_ADDR + 0x500238
#define DDRP_ACSM0_ACSMPLAYBACK1X7_P1              DDRP_BASE_ADDR + 0x50023c
#define DDRP_DBYTE1_DXLCDLSTATUS                   DDRP_BASE_ADDR + 0x44390
#define DDRP_DBYTE1_VREFDAC0_R2                    DDRP_BASE_ADDR + 0x44900
#define DDRP_ANIB0_ATXDLY_P2                       DDRP_BASE_ADDR + 0x800200
#define DDRP_ANIB4_AFORCEDRVCONT                   DDRP_BASE_ADDR + 0x1009c
#define DDRP_ANIB4_AFORCETRICONT                   DDRP_BASE_ADDR + 0x100a0
#define DDRP_ANIB4_MTESTMUXSEL                     DDRP_BASE_ADDR + 0x10068
#define DDRP_DBYTE0_USEDQSENREPLICA_P3             DDRP_BASE_ADDR + 0xc4000c
#define DDRP_DBYTE2_TXDQDLYTG0_R1_P2               DDRP_BASE_ADDR + 0x848700
#define DDRP_DBYTE2_TXDQDLYTG1_R1_P2               DDRP_BASE_ADDR + 0x848704
#define DDRP_DBYTE2_TXDQDLYTG2_R1_P2               DDRP_BASE_ADDR + 0x848708
#define DDRP_DBYTE1_TRAININGINCDECDTSMEN_R2        DDRP_BASE_ADDR + 0x44988
#define DDRP_DBYTE2_TXDQDLYTG3_R1_P2               DDRP_BASE_ADDR + 0x84870c
#define DDRP_DBYTE1_RXPBDLYTG0_R2                  DDRP_BASE_ADDR + 0x449a0
#define DDRP_DBYTE2_TXDQSDLYTG0_U1_P2              DDRP_BASE_ADDR + 0x848740
#define DDRP_ANIB4_ATXIMPEDANCE                    DDRP_BASE_ADDR + 0x1010c
#define DDRP_DBYTE1_RXPBDLYTG1_R2                  DDRP_BASE_ADDR + 0x449a4
#define DDRP_DBYTE2_TXDQSDLYTG1_U1_P2              DDRP_BASE_ADDR + 0x848744
#define DDRP_DBYTE2_TXDQSDLYTG2_U1_P2              DDRP_BASE_ADDR + 0x848748
#define DDRP_DBYTE2_TXDQSDLYTG3_U1_P2              DDRP_BASE_ADDR + 0x84874c
#define DDRP_DBYTE0_DFIMRL_P3                      DDRP_BASE_ADDR + 0xc40080
#define DDRP_DBYTE1_RXPBDLYTG2_R2                  DDRP_BASE_ADDR + 0x449a8
#define DDRP_ANIB4_ATESTPRBSERR                    DDRP_BASE_ADDR + 0x1014c
#define DDRP_DBYTE1_RXPBDLYTG3_R2                  DDRP_BASE_ADDR + 0x449ac
#define DDRP_ANIB4_ATXSLEWRATE                     DDRP_BASE_ADDR + 0x10154
#define DDRP_ANIB4_ATESTPRBSERRCNT                 DDRP_BASE_ADDR + 0x10158
#define DDRP_ANIB8_ATXDLY_P1                       DDRP_BASE_ADDR + 0x420200
#define DDRP_DBYTE1_TSM0_I1                        DDRP_BASE_ADDR + 0x446c8
#define DDRP_DBYTE1_TSM1_I1                        DDRP_BASE_ADDR + 0x446cc
#define DDRP_DBYTE0_TXIMPEDANCECTRL0_B0_P3         DDRP_BASE_ADDR + 0xc40104
#define DDRP_DBYTE1_TSM2_I1                        DDRP_BASE_ADDR + 0x446d0
#define DDRP_DBYTE0_DQDQSRCVCNTRL_B0_P3            DDRP_BASE_ADDR + 0xc4010c
#define DDRP_DBYTE1_TXDQDLYTG0_R1_P0               DDRP_BASE_ADDR + 0x44700
#define DDRP_DBYTE1_TXDQDLYTG1_R1_P0               DDRP_BASE_ADDR + 0x44704
#define DDRP_DBYTE0_TXEQUALIZATIONMODE_P3          DDRP_BASE_ADDR + 0xc40120
#define DDRP_DBYTE1_TXDQDLYTG2_R1_P0               DDRP_BASE_ADDR + 0x44708
#define DDRP_DBYTE0_TXIMPEDANCECTRL1_B0_P3         DDRP_BASE_ADDR + 0xc40124
#define DDRP_DBYTE1_TXDQDLYTG3_R1_P0               DDRP_BASE_ADDR + 0x4470c
#define DDRP_ANIB4_ATXDLY_P0                       DDRP_BASE_ADDR + 0x10200
#define DDRP_DBYTE1_TXDQSDLYTG0_U1_P0              DDRP_BASE_ADDR + 0x44740
#define DDRP_DBYTE1_TXDQSDLYTG1_U1_P0              DDRP_BASE_ADDR + 0x44744
#define DDRP_DBYTE1_TXDQSDLYTG2_U1_P0              DDRP_BASE_ADDR + 0x44748
#define DDRP_DBYTE0_TXIMPEDANCECTRL2_B0_P3         DDRP_BASE_ADDR + 0xc4012c
#define DDRP_DBYTE1_TXDQSDLYTG3_U1_P0              DDRP_BASE_ADDR + 0x4474c
#define DDRP_DBYTE0_DQDQSRCVCNTRL2_P3              DDRP_BASE_ADDR + 0xc40130
#define DDRP_DBYTE0_TXODTDRVSTREN_B0_P3            DDRP_BASE_ADDR + 0xc40134
#define DDRP_DBYTE1_VREFDAC1_R3                    DDRP_BASE_ADDR + 0x44cc0
#define DDRP_DBYTE1_TRAININGCNTR_R3                DDRP_BASE_ADDR + 0x44cc8
#define DDRP_DBYTE0_TXSLEWRATE_B0_P3               DDRP_BASE_ADDR + 0xc4017c
#define DDRP_DBYTE1_VREFDAC0_R3                    DDRP_BASE_ADDR + 0x44d00
#define DDRP_ANIB9_ATXDLY_P3                       DDRP_BASE_ADDR + 0xc24200
#define DDRP_DBYTE0_RXENDLYTG0_U0_P3               DDRP_BASE_ADDR + 0xc40200
#define DDRP_DBYTE0_RXENDLYTG1_U0_P3               DDRP_BASE_ADDR + 0xc40204
#define DDRP_DBYTE0_RXENDLYTG2_U0_P3               DDRP_BASE_ADDR + 0xc40208
#define DDRP_DBYTE0_RXENDLYTG3_U0_P3               DDRP_BASE_ADDR + 0xc4020c
#define DDRP_DBYTE0_RXCLKCDLYTG0_U0_P3             DDRP_BASE_ADDR + 0xc40240
#define DDRP_DBYTE0_RXCLKCDLYTG1_U0_P3             DDRP_BASE_ADDR + 0xc40244
#define DDRP_DBYTE0_RXCLKCDLYTG2_U0_P3             DDRP_BASE_ADDR + 0xc40248
#define DDRP_DBYTE0_RXCLKCDLYTG3_U0_P3             DDRP_BASE_ADDR + 0xc4024c
#define DDRP_DBYTE2_TXDQDLYTG0_R2_P2               DDRP_BASE_ADDR + 0x848b00
#define DDRP_DBYTE2_TXDQDLYTG1_R2_P2               DDRP_BASE_ADDR + 0x848b04
#define DDRP_DBYTE2_TXDQDLYTG2_R2_P2               DDRP_BASE_ADDR + 0x848b08
#define DDRP_DBYTE1_TRAININGINCDECDTSMEN_R3        DDRP_BASE_ADDR + 0x44d88
#define DDRP_DBYTE2_TXDQDLYTG3_R2_P2               DDRP_BASE_ADDR + 0x848b0c
#define DDRP_INITENG0_SEQ0BGPR1_P1                 DDRP_BASE_ADDR + 0x640804
#define DDRP_INITENG0_SEQ0BGPR2_P1                 DDRP_BASE_ADDR + 0x640808
#define DDRP_DBYTE0_RXCLKDLYTG0_U0_P3              DDRP_BASE_ADDR + 0xc40230
#define DDRP_INITENG0_SEQ0BGPR3_P1                 DDRP_BASE_ADDR + 0x64080c
#define DDRP_DBYTE0_RXCLKDLYTG1_U0_P3              DDRP_BASE_ADDR + 0xc40234
#define DDRP_INITENG0_SEQ0BGPR4_P1                 DDRP_BASE_ADDR + 0x640810
#define DDRP_DBYTE0_RXCLKDLYTG2_U0_P3              DDRP_BASE_ADDR + 0xc40238
#define DDRP_INITENG0_SEQ0BGPR5_P1                 DDRP_BASE_ADDR + 0x640814
#define DDRP_DBYTE0_RXCLKDLYTG3_U0_P3              DDRP_BASE_ADDR + 0xc4023c
#define DDRP_INITENG0_SEQ0BGPR6_P1                 DDRP_BASE_ADDR + 0x640818
#define DDRP_DBYTE1_RXPBDLYTG0_R3                  DDRP_BASE_ADDR + 0x44da0
#define DDRP_INITENG0_SEQ0BGPR7_P1                 DDRP_BASE_ADDR + 0x64081c
#define DDRP_DBYTE1_RXPBDLYTG1_R3                  DDRP_BASE_ADDR + 0x44da4
#define DDRP_INITENG0_SEQ0BGPR8_P1                 DDRP_BASE_ADDR + 0x640820
#define DDRP_DBYTE1_RXPBDLYTG2_R3                  DDRP_BASE_ADDR + 0x44da8
#define DDRP_DBYTE1_RXPBDLYTG3_R3                  DDRP_BASE_ADDR + 0x44dac
#define DDRP_DBYTE1_TSM0_I2                        DDRP_BASE_ADDR + 0x44ac8
#define DDRP_DBYTE1_TSM1_I2                        DDRP_BASE_ADDR + 0x44acc
#define DDRP_DBYTE0_TXIMPEDANCECTRL0_B1_P3         DDRP_BASE_ADDR + 0xc40504
#define DDRP_DBYTE1_TSM2_I2                        DDRP_BASE_ADDR + 0x44ad0
#define DDRP_DBYTE0_DQDQSRCVCNTRL_B1_P3            DDRP_BASE_ADDR + 0xc4050c
#define DDRP_DBYTE1_TXDQDLYTG0_R2_P0               DDRP_BASE_ADDR + 0x44b00
#define DDRP_DBYTE1_TXDQDLYTG1_R2_P0               DDRP_BASE_ADDR + 0x44b04
#define DDRP_DBYTE1_TXDQDLYTG2_R2_P0               DDRP_BASE_ADDR + 0x44b08
#define DDRP_DBYTE0_TXIMPEDANCECTRL1_B1_P3         DDRP_BASE_ADDR + 0xc40524
#define DDRP_DBYTE1_TXDQDLYTG3_R2_P0               DDRP_BASE_ADDR + 0x44b0c
#define DDRP_DBYTE0_TXIMPEDANCECTRL2_B1_P3         DDRP_BASE_ADDR + 0xc4052c
#define DDRP_DBYTE0_TXODTDRVSTREN_B1_P3            DDRP_BASE_ADDR + 0xc40534
#define DDRP_DBYTE1_VREFDAC1_R4                    DDRP_BASE_ADDR + 0x450c0
#define DDRP_DBYTE1_TRAININGCNTR_R4                DDRP_BASE_ADDR + 0x450c8
#define DDRP_DBYTE0_TXSLEWRATE_B1_P3               DDRP_BASE_ADDR + 0xc4057c
#define DDRP_DBYTE1_VREFDAC0_R4                    DDRP_BASE_ADDR + 0x45100
#define DDRP_DBYTE0_RXENDLYTG0_U1_P3               DDRP_BASE_ADDR + 0xc40600
#define DDRP_DBYTE0_RXENDLYTG1_U1_P3               DDRP_BASE_ADDR + 0xc40604
#define DDRP_DBYTE0_RXENDLYTG2_U1_P3               DDRP_BASE_ADDR + 0xc40608
#define DDRP_DBYTE0_RXENDLYTG3_U1_P3               DDRP_BASE_ADDR + 0xc4060c
#define DDRP_DBYTE0_RXCLKCDLYTG0_U1_P3             DDRP_BASE_ADDR + 0xc40640
#define DDRP_DBYTE0_RXCLKCDLYTG1_U1_P3             DDRP_BASE_ADDR + 0xc40644
#define DDRP_DBYTE0_RXCLKCDLYTG2_U1_P3             DDRP_BASE_ADDR + 0xc40648
#define DDRP_DBYTE0_RXCLKCDLYTG3_U1_P3             DDRP_BASE_ADDR + 0xc4064c
#define DDRP_DBYTE2_TXDQDLYTG0_R3_P2               DDRP_BASE_ADDR + 0x848f00
#define DDRP_DBYTE2_TXDQDLYTG1_R3_P2               DDRP_BASE_ADDR + 0x848f04
#define DDRP_DBYTE2_TXDQDLYTG2_R3_P2               DDRP_BASE_ADDR + 0x848f08
#define DDRP_DBYTE1_TRAININGINCDECDTSMEN_R4        DDRP_BASE_ADDR + 0x45188
#define DDRP_DBYTE2_TXDQDLYTG3_R3_P2               DDRP_BASE_ADDR + 0x848f0c
#define DDRP_DBYTE0_TXDQDLYTG0_R0_P3               DDRP_BASE_ADDR + 0xc40300
#define DDRP_DBYTE0_TXDQDLYTG1_R0_P3               DDRP_BASE_ADDR + 0xc40304
#define DDRP_DBYTE0_RXCLKDLYTG0_U1_P3              DDRP_BASE_ADDR + 0xc40630
#define DDRP_DBYTE0_TXDQDLYTG2_R0_P3               DDRP_BASE_ADDR + 0xc40308
#define DDRP_DBYTE0_RXCLKDLYTG1_U1_P3              DDRP_BASE_ADDR + 0xc40634
#define DDRP_DBYTE0_PPTDQSCNTINVTRNTG0_P3          DDRP_BASE_ADDR + 0xc402b8
#define DDRP_DBYTE0_TXDQDLYTG3_R0_P3               DDRP_BASE_ADDR + 0xc4030c
#define DDRP_DBYTE0_RXCLKDLYTG2_U1_P3              DDRP_BASE_ADDR + 0xc40638
#define DDRP_DBYTE0_PPTDQSCNTINVTRNTG1_P3          DDRP_BASE_ADDR + 0xc402bc
#define DDRP_DBYTE0_RXCLKDLYTG3_U1_P3              DDRP_BASE_ADDR + 0xc4063c
#define DDRP_DBYTE1_RXPBDLYTG0_R4                  DDRP_BASE_ADDR + 0x451a0
#define DDRP_DBYTE1_RXPBDLYTG1_R4                  DDRP_BASE_ADDR + 0x451a4
#define DDRP_DBYTE0_TXDQSDLYTG0_U0_P3              DDRP_BASE_ADDR + 0xc40340
#define DDRP_DBYTE0_TXDQSDLYTG1_U0_P3              DDRP_BASE_ADDR + 0xc40344
#define DDRP_DBYTE0_TXDQSDLYTG2_U0_P3              DDRP_BASE_ADDR + 0xc40348
#define DDRP_DBYTE0_TXDQSDLYTG3_U0_P3              DDRP_BASE_ADDR + 0xc4034c
#define DDRP_DBYTE1_RXPBDLYTG2_R4                  DDRP_BASE_ADDR + 0x451a8
#define DDRP_DBYTE1_RXPBDLYTG3_R4                  DDRP_BASE_ADDR + 0x451ac
#define DDRP_DBYTE1_TSM0_I3                        DDRP_BASE_ADDR + 0x44ec8
#define DDRP_DBYTE1_TSM1_I3                        DDRP_BASE_ADDR + 0x44ecc
#define DDRP_DBYTE1_TSM2_I3                        DDRP_BASE_ADDR + 0x44ed0
#define DDRP_DBYTE1_TXDQDLYTG0_R3_P0               DDRP_BASE_ADDR + 0x44f00
#define DDRP_DBYTE1_TXDQDLYTG1_R3_P0               DDRP_BASE_ADDR + 0x44f04
#define DDRP_DBYTE1_TXDQDLYTG2_R3_P0               DDRP_BASE_ADDR + 0x44f08
#define DDRP_DBYTE1_TXDQDLYTG3_R3_P0               DDRP_BASE_ADDR + 0x44f0c
#define DDRP_DBYTE1_VREFDAC1_R5                    DDRP_BASE_ADDR + 0x454c0
#define DDRP_DBYTE1_TRAININGCNTR_R5                DDRP_BASE_ADDR + 0x454c8
#define DDRP_DBYTE1_VREFDAC0_R5                    DDRP_BASE_ADDR + 0x45500
#define DDRP_DBYTE2_TXDQDLYTG0_R4_P2               DDRP_BASE_ADDR + 0x849300
#define DDRP_DBYTE2_TXDQDLYTG1_R4_P2               DDRP_BASE_ADDR + 0x849304
#define DDRP_DBYTE2_TXDQDLYTG2_R4_P2               DDRP_BASE_ADDR + 0x849308
#define DDRP_DBYTE1_TRAININGINCDECDTSMEN_R5        DDRP_BASE_ADDR + 0x45588
#define DDRP_DBYTE2_TXDQDLYTG3_R4_P2               DDRP_BASE_ADDR + 0x84930c
#define DDRP_DBYTE0_TXDQDLYTG0_R1_P3               DDRP_BASE_ADDR + 0xc40700
#define DDRP_DBYTE0_TXDQDLYTG1_R1_P3               DDRP_BASE_ADDR + 0xc40704
#define DDRP_DBYTE0_TXDQDLYTG2_R1_P3               DDRP_BASE_ADDR + 0xc40708
#define DDRP_DBYTE0_TXDQDLYTG3_R1_P3               DDRP_BASE_ADDR + 0xc4070c
#define DDRP_DBYTE1_RXPBDLYTG0_R5                  DDRP_BASE_ADDR + 0x455a0
#define DDRP_DBYTE1_RXPBDLYTG1_R5                  DDRP_BASE_ADDR + 0x455a4
#define DDRP_DBYTE0_TXDQSDLYTG0_U1_P3              DDRP_BASE_ADDR + 0xc40740
#define DDRP_DBYTE0_TXDQSDLYTG1_U1_P3              DDRP_BASE_ADDR + 0xc40744
#define DDRP_DBYTE0_TXDQSDLYTG2_U1_P3              DDRP_BASE_ADDR + 0xc40748
#define DDRP_DBYTE0_TXDQSDLYTG3_U1_P3              DDRP_BASE_ADDR + 0xc4074c
#define DDRP_DBYTE1_RXPBDLYTG2_R5                  DDRP_BASE_ADDR + 0x455a8
#define DDRP_DBYTE1_RXPBDLYTG3_R5                  DDRP_BASE_ADDR + 0x455ac
#define DDRP_ANIB6_ATXDLY_P2                       DDRP_BASE_ADDR + 0x818200
#define DDRP_DBYTE1_TSM0_I4                        DDRP_BASE_ADDR + 0x452c8
#define DDRP_DBYTE1_TSM1_I4                        DDRP_BASE_ADDR + 0x452cc
#define DDRP_DBYTE1_TSM2_I4                        DDRP_BASE_ADDR + 0x452d0
#define DDRP_DBYTE1_TXDQDLYTG0_R4_P0               DDRP_BASE_ADDR + 0x45300
#define DDRP_DBYTE1_TXDQDLYTG1_R4_P0               DDRP_BASE_ADDR + 0x45304
#define DDRP_DBYTE1_TXDQDLYTG2_R4_P0               DDRP_BASE_ADDR + 0x45308
#define DDRP_DBYTE1_TXDQDLYTG3_R4_P0               DDRP_BASE_ADDR + 0x4530c
#define DDRP_DBYTE1_VREFDAC1_R6                    DDRP_BASE_ADDR + 0x458c0
#define DDRP_DBYTE1_TRAININGCNTR_R6                DDRP_BASE_ADDR + 0x458c8
#define DDRP_DBYTE1_VREFDAC0_R6                    DDRP_BASE_ADDR + 0x45900
#define DDRP_DBYTE2_TXDQDLYTG0_R5_P2               DDRP_BASE_ADDR + 0x849700
#define DDRP_DBYTE2_TXDQDLYTG1_R5_P2               DDRP_BASE_ADDR + 0x849704
#define DDRP_DBYTE2_TXDQDLYTG2_R5_P2               DDRP_BASE_ADDR + 0x849708
#define DDRP_DBYTE1_TRAININGINCDECDTSMEN_R6        DDRP_BASE_ADDR + 0x45988
#define DDRP_DBYTE2_TXDQDLYTG3_R5_P2               DDRP_BASE_ADDR + 0x84970c
#define DDRP_DBYTE0_TXDQDLYTG0_R2_P3               DDRP_BASE_ADDR + 0xc40b00
#define DDRP_DBYTE0_TXDQDLYTG1_R2_P3               DDRP_BASE_ADDR + 0xc40b04
#define DDRP_DBYTE0_TXDQDLYTG2_R2_P3               DDRP_BASE_ADDR + 0xc40b08
#define DDRP_DBYTE0_TXDQDLYTG3_R2_P3               DDRP_BASE_ADDR + 0xc40b0c
#define DDRP_DBYTE1_RXPBDLYTG0_R6                  DDRP_BASE_ADDR + 0x459a0
#define DDRP_DBYTE1_RXPBDLYTG1_R6                  DDRP_BASE_ADDR + 0x459a4
#define DDRP_DBYTE1_RXPBDLYTG2_R6                  DDRP_BASE_ADDR + 0x459a8
#define DDRP_DBYTE1_RXPBDLYTG3_R6                  DDRP_BASE_ADDR + 0x459ac
#define DDRP_DBYTE1_TSM0_I5                        DDRP_BASE_ADDR + 0x456c8
#define DDRP_DBYTE1_TSM1_I5                        DDRP_BASE_ADDR + 0x456cc
#define DDRP_DBYTE1_TSM2_I5                        DDRP_BASE_ADDR + 0x456d0
#define DDRP_DBYTE1_TXDQDLYTG0_R5_P0               DDRP_BASE_ADDR + 0x45700
#define DDRP_DBYTE1_TXDQDLYTG1_R5_P0               DDRP_BASE_ADDR + 0x45704
#define DDRP_DBYTE1_TXDQDLYTG2_R5_P0               DDRP_BASE_ADDR + 0x45708
#define DDRP_DBYTE1_TXDQDLYTG3_R5_P0               DDRP_BASE_ADDR + 0x4570c
#define DDRP_DBYTE1_VREFDAC1_R7                    DDRP_BASE_ADDR + 0x45cc0
#define DDRP_DBYTE1_TRAININGCNTR_R7                DDRP_BASE_ADDR + 0x45cc8
#define DDRP_DBYTE1_VREFDAC0_R7                    DDRP_BASE_ADDR + 0x45d00
#define DDRP_DBYTE2_TXDQDLYTG0_R6_P2               DDRP_BASE_ADDR + 0x849b00
#define DDRP_DBYTE2_TXDQDLYTG1_R6_P2               DDRP_BASE_ADDR + 0x849b04
#define DDRP_DBYTE2_TXDQDLYTG2_R6_P2               DDRP_BASE_ADDR + 0x849b08
#define DDRP_DBYTE1_TRAININGINCDECDTSMEN_R7        DDRP_BASE_ADDR + 0x45d88
#define DDRP_DBYTE2_TXDQDLYTG3_R6_P2               DDRP_BASE_ADDR + 0x849b0c
#define DDRP_DBYTE0_TXDQDLYTG0_R3_P3               DDRP_BASE_ADDR + 0xc40f00
#define DDRP_DBYTE0_TXDQDLYTG1_R3_P3               DDRP_BASE_ADDR + 0xc40f04
#define DDRP_DBYTE0_TXDQDLYTG2_R3_P3               DDRP_BASE_ADDR + 0xc40f08
#define DDRP_DBYTE0_TXDQDLYTG3_R3_P3               DDRP_BASE_ADDR + 0xc40f0c
#define DDRP_DBYTE1_RXPBDLYTG0_R7                  DDRP_BASE_ADDR + 0x45da0
#define DDRP_DBYTE1_RXPBDLYTG1_R7                  DDRP_BASE_ADDR + 0x45da4
#define DDRP_DBYTE1_RXPBDLYTG2_R7                  DDRP_BASE_ADDR + 0x45da8
#define DDRP_DBYTE1_RXPBDLYTG3_R7                  DDRP_BASE_ADDR + 0x45dac
#define DDRP_DBYTE1_TSM0_I6                        DDRP_BASE_ADDR + 0x45ac8
#define DDRP_DBYTE1_TSM1_I6                        DDRP_BASE_ADDR + 0x45acc
#define DDRP_DBYTE1_TSM2_I6                        DDRP_BASE_ADDR + 0x45ad0
#define DDRP_DBYTE1_TXDQDLYTG0_R6_P0               DDRP_BASE_ADDR + 0x45b00
#define DDRP_DBYTE1_TXDQDLYTG1_R6_P0               DDRP_BASE_ADDR + 0x45b04
#define DDRP_DBYTE1_TXDQDLYTG2_R6_P0               DDRP_BASE_ADDR + 0x45b08
#define DDRP_DBYTE1_TXDQDLYTG3_R6_P0               DDRP_BASE_ADDR + 0x45b0c
#define DDRP_DBYTE1_VREFDAC1_R8                    DDRP_BASE_ADDR + 0x460c0
#define DDRP_DBYTE1_TRAININGCNTR_R8                DDRP_BASE_ADDR + 0x460c8
#define DDRP_DBYTE1_VREFDAC0_R8                    DDRP_BASE_ADDR + 0x46100
#define DDRP_ANIB3_ATXDLY_P1                       DDRP_BASE_ADDR + 0x40c200
#define DDRP_DBYTE3_USEDQSENREPLICA_P2             DDRP_BASE_ADDR + 0x84c00c
#define DDRP_DBYTE2_TXDQDLYTG0_R7_P2               DDRP_BASE_ADDR + 0x849f00
#define DDRP_DBYTE2_TXDQDLYTG1_R7_P2               DDRP_BASE_ADDR + 0x849f04
#define DDRP_DBYTE2_TXDQDLYTG2_R7_P2               DDRP_BASE_ADDR + 0x849f08
#define DDRP_DBYTE1_TRAININGINCDECDTSMEN_R8        DDRP_BASE_ADDR + 0x46188
#define DDRP_DBYTE2_TXDQDLYTG3_R7_P2               DDRP_BASE_ADDR + 0x849f0c
#define DDRP_DBYTE0_TXDQDLYTG0_R4_P3               DDRP_BASE_ADDR + 0xc41300
#define DDRP_DBYTE0_TXDQDLYTG1_R4_P3               DDRP_BASE_ADDR + 0xc41304
#define DDRP_DBYTE0_TXDQDLYTG2_R4_P3               DDRP_BASE_ADDR + 0xc41308
#define DDRP_DBYTE0_TXDQDLYTG3_R4_P3               DDRP_BASE_ADDR + 0xc4130c
#define DDRP_DBYTE1_RXPBDLYTG0_R8                  DDRP_BASE_ADDR + 0x461a0
#define DDRP_DBYTE3_DFIMRL_P2                      DDRP_BASE_ADDR + 0x84c080
#define DDRP_DBYTE1_RXPBDLYTG1_R8                  DDRP_BASE_ADDR + 0x461a4
#define DDRP_DBYTE1_RXPBDLYTG2_R8                  DDRP_BASE_ADDR + 0x461a8
#define DDRP_DBYTE1_RXPBDLYTG3_R8                  DDRP_BASE_ADDR + 0x461ac
#define DDRP_DBYTE2_DBYTEMISCMODE                  DDRP_BASE_ADDR + 0x48000
#define DDRP_DBYTE3_TXIMPEDANCECTRL0_B0_P2         DDRP_BASE_ADDR + 0x84c104
#define DDRP_DBYTE2_TSMBYTE0                       DDRP_BASE_ADDR + 0x48004
#define DDRP_DBYTE1_TSM0_I7                        DDRP_BASE_ADDR + 0x45ec8
#define DDRP_DBYTE2_TRAININGPARAM                  DDRP_BASE_ADDR + 0x48008
#define DDRP_DBYTE3_DQDQSRCVCNTRL_B0_P2            DDRP_BASE_ADDR + 0x84c10c
#define DDRP_DBYTE1_TSM1_I7                        DDRP_BASE_ADDR + 0x45ecc
#define DDRP_DBYTE2_USEDQSENREPLICA_P0             DDRP_BASE_ADDR + 0x4800c
#define DDRP_ANIB4_ATXDLY_P3                       DDRP_BASE_ADDR + 0xc10200
#define DDRP_DBYTE1_TSM2_I7                        DDRP_BASE_ADDR + 0x45ed0
#define DDRP_DBYTE3_TXEQUALIZATIONMODE_P2          DDRP_BASE_ADDR + 0x84c120
#define DDRP_DBYTE3_TXIMPEDANCECTRL1_B0_P2         DDRP_BASE_ADDR + 0x84c124
#define DDRP_DBYTE1_TXDQDLYTG0_R7_P0               DDRP_BASE_ADDR + 0x45f00
#define DDRP_DBYTE2_RXTRAINPATTERNENABLE           DDRP_BASE_ADDR + 0x48040
#define DDRP_DBYTE1_TXDQDLYTG1_R7_P0               DDRP_BASE_ADDR + 0x45f04
#define DDRP_DBYTE2_TSMBYTE1                       DDRP_BASE_ADDR + 0x48044
#define DDRP_DBYTE1_TXDQDLYTG2_R7_P0               DDRP_BASE_ADDR + 0x45f08
#define DDRP_DBYTE2_TSMBYTE2                       DDRP_BASE_ADDR + 0x48048
#define DDRP_DBYTE1_TXDQDLYTG3_R7_P0               DDRP_BASE_ADDR + 0x45f0c
#define DDRP_DBYTE2_TSMBYTE3                       DDRP_BASE_ADDR + 0x4804c
#define DDRP_DBYTE2_TSMBYTE4                       DDRP_BASE_ADDR + 0x48050
#define DDRP_DBYTE2_TESTMODECONFIG                 DDRP_BASE_ADDR + 0x4805c
#define DDRP_DBYTE2_TSMBYTE5                       DDRP_BASE_ADDR + 0x48060
#define DDRP_DBYTE3_TXIMPEDANCECTRL2_B0_P2         DDRP_BASE_ADDR + 0x84c12c
#define DDRP_DBYTE2_DFIMRL_P0                      DDRP_BASE_ADDR + 0x48080
#define DDRP_DBYTE3_DQDQSRCVCNTRL2_P2              DDRP_BASE_ADDR + 0x84c130
#define DDRP_DBYTE3_TXODTDRVSTREN_B0_P2            DDRP_BASE_ADDR + 0x84c134
#define DDRP_DBYTE2_ASYNCDBYTEMODE                 DDRP_BASE_ADDR + 0x48090
#define DDRP_DBYTE2_ASYNCDBYTETXEN                 DDRP_BASE_ADDR + 0x48098
#define DDRP_DBYTE2_MTESTMUXSEL                    DDRP_BASE_ADDR + 0x48068
#define DDRP_DBYTE2_ASYNCDBYTETXDATA               DDRP_BASE_ADDR + 0x480a0
#define DDRP_DBYTE2_VREFDAC1_R0                    DDRP_BASE_ADDR + 0x480c0
#define DDRP_DBYTE2_TRAININGCNTR_R0                DDRP_BASE_ADDR + 0x480c8
#define DDRP_DBYTE3_TXSLEWRATE_B0_P2               DDRP_BASE_ADDR + 0x84c17c
#define DDRP_DBYTE2_DTSMTRAINMODECTRL              DDRP_BASE_ADDR + 0x4807c
#define DDRP_DBYTE2_ASYNCDBYTERXDATA               DDRP_BASE_ADDR + 0x480a8
#define DDRP_DBYTE3_RXENDLYTG0_U0_P2               DDRP_BASE_ADDR + 0x84c200
#define DDRP_DBYTE2_VREFDAC0_R0                    DDRP_BASE_ADDR + 0x48100
#define DDRP_DBYTE3_RXENDLYTG1_U0_P2               DDRP_BASE_ADDR + 0x84c204
#define DDRP_DBYTE2_TXIMPEDANCECTRL0_B0_P0         DDRP_BASE_ADDR + 0x48104
#define DDRP_DBYTE3_RXENDLYTG2_U0_P2               DDRP_BASE_ADDR + 0x84c208
#define DDRP_DBYTE3_RXENDLYTG3_U0_P2               DDRP_BASE_ADDR + 0x84c20c
#define DDRP_DBYTE2_DQDQSRCVCNTRL_B0_P0            DDRP_BASE_ADDR + 0x4810c
#define DDRP_DBYTE2_TXEQUALIZATIONMODE_P0          DDRP_BASE_ADDR + 0x48120
#define DDRP_DBYTE3_RXCLKCDLYTG0_U0_P2             DDRP_BASE_ADDR + 0x84c240
#define DDRP_DBYTE2_TXIMPEDANCECTRL1_B0_P0         DDRP_BASE_ADDR + 0x48124
#define DDRP_DBYTE3_RXCLKCDLYTG1_U0_P2             DDRP_BASE_ADDR + 0x84c244
#define DDRP_DBYTE3_RXCLKCDLYTG2_U0_P2             DDRP_BASE_ADDR + 0x84c248
#define DDRP_DBYTE3_RXCLKCDLYTG3_U0_P2             DDRP_BASE_ADDR + 0x84c24c
#define DDRP_DBYTE2_RXFIFOCHECKSTATUS              DDRP_BASE_ADDR + 0x48158
#define DDRP_DBYTE2_RXFIFOCHECKERRVALUES           DDRP_BASE_ADDR + 0x4815c
#define DDRP_DBYTE2_DQDQSRCVCNTRL1                 DDRP_BASE_ADDR + 0x48128
#define DDRP_DBYTE2_RXFIFOINFO                     DDRP_BASE_ADDR + 0x48160
#define DDRP_DBYTE2_TXDQDLYTG0_R8_P2               DDRP_BASE_ADDR + 0x84a300
#define DDRP_DBYTE2_TXIMPEDANCECTRL2_B0_P0         DDRP_BASE_ADDR + 0x4812c
#define DDRP_DBYTE2_RXFIFOVISIBILITY               DDRP_BASE_ADDR + 0x48164
#define DDRP_DBYTE2_TXDQDLYTG1_R8_P2               DDRP_BASE_ADDR + 0x84a304
#define DDRP_DBYTE3_RXCLKDLYTG0_U0_P2              DDRP_BASE_ADDR + 0x84c230
#define DDRP_DBYTE2_DQDQSRCVCNTRL2_P0              DDRP_BASE_ADDR + 0x48130
#define DDRP_DBYTE2_TXDQDLYTG2_R8_P2               DDRP_BASE_ADDR + 0x84a308
#define DDRP_DBYTE3_RXCLKDLYTG1_U0_P2              DDRP_BASE_ADDR + 0x84c234
#define DDRP_DBYTE2_TXODTDRVSTREN_B0_P0            DDRP_BASE_ADDR + 0x48134
#define DDRP_DBYTE2_TRAININGINCDECDTSMEN_R0        DDRP_BASE_ADDR + 0x48188
#define DDRP_DBYTE2_TXDQDLYTG3_R8_P2               DDRP_BASE_ADDR + 0x84a30c
#define DDRP_DBYTE3_RXCLKDLYTG2_U0_P2              DDRP_BASE_ADDR + 0x84c238
#define DDRP_DBYTE0_TXDQDLYTG0_R5_P3               DDRP_BASE_ADDR + 0xc41700
#define DDRP_DBYTE3_RXCLKDLYTG3_U0_P2              DDRP_BASE_ADDR + 0x84c23c
#define DDRP_DBYTE0_TXDQDLYTG1_R5_P3               DDRP_BASE_ADDR + 0xc41704
#define DDRP_DBYTE0_TXDQDLYTG2_R5_P3               DDRP_BASE_ADDR + 0xc41708
#define DDRP_DBYTE0_TXDQDLYTG3_R5_P3               DDRP_BASE_ADDR + 0xc4170c
#define DDRP_DBYTE2_RXFIFOCONTENTSDQ3210           DDRP_BASE_ADDR + 0x48168
#define DDRP_DBYTE2_RXPBDLYTG0_R0                  DDRP_BASE_ADDR + 0x481a0
#define DDRP_DBYTE2_RXFIFOCONTENTSDQ7654           DDRP_BASE_ADDR + 0x4816c
#define DDRP_DBYTE2_RXPBDLYTG1_R0                  DDRP_BASE_ADDR + 0x481a4
#define DDRP_DBYTE2_RXFIFOCONTENTSDBI              DDRP_BASE_ADDR + 0x48170
#define DDRP_DBYTE2_TXSLEWRATE_B0_P0               DDRP_BASE_ADDR + 0x4817c
#define DDRP_DBYTE2_RXPBDLYTG2_R0                  DDRP_BASE_ADDR + 0x481a8
#define DDRP_DBYTE2_RXPBDLYTG3_R0                  DDRP_BASE_ADDR + 0x481ac
#define DDRP_DBYTE2_RXENDLYTG0_U0_P0               DDRP_BASE_ADDR + 0x48200
#define DDRP_DBYTE2_RXENDLYTG1_U0_P0               DDRP_BASE_ADDR + 0x48204
#define DDRP_DBYTE2_RXENDLYTG2_U0_P0               DDRP_BASE_ADDR + 0x48208
#define DDRP_DBYTE2_RXENDLYTG3_U0_P0               DDRP_BASE_ADDR + 0x4820c
#define DDRP_DBYTE2_RXCLKCDLYTG0_U0_P0             DDRP_BASE_ADDR + 0x48240
#define DDRP_DBYTE3_TXIMPEDANCECTRL0_B1_P2         DDRP_BASE_ADDR + 0x84c504
#define DDRP_DBYTE2_RXCLKCDLYTG1_U0_P0             DDRP_BASE_ADDR + 0x48244
#define DDRP_DBYTE1_TSM0_I8                        DDRP_BASE_ADDR + 0x462c8
#define DDRP_DBYTE2_RXCLKCDLYTG2_U0_P0             DDRP_BASE_ADDR + 0x48248
#define DDRP_DBYTE3_DQDQSRCVCNTRL_B1_P2            DDRP_BASE_ADDR + 0x84c50c
#define DDRP_DBYTE1_TSM1_I8                        DDRP_BASE_ADDR + 0x462cc
#define DDRP_DBYTE2_RXCLKCDLYTG3_U0_P0             DDRP_BASE_ADDR + 0x4824c
#define DDRP_DBYTE1_TSM2_I8                        DDRP_BASE_ADDR + 0x462d0
#define DDRP_DBYTE3_TXIMPEDANCECTRL1_B1_P2         DDRP_BASE_ADDR + 0x84c524
#define DDRP_DBYTE1_TXDQDLYTG0_R8_P0               DDRP_BASE_ADDR + 0x46300
#define DDRP_DBYTE1_TXDQDLYTG1_R8_P0               DDRP_BASE_ADDR + 0x46304
#define DDRP_DBYTE2_RXCLKDLYTG0_U0_P0              DDRP_BASE_ADDR + 0x48230
#define DDRP_DBYTE1_TXDQDLYTG2_R8_P0               DDRP_BASE_ADDR + 0x46308
#define DDRP_DBYTE2_RXCLKDLYTG1_U0_P0              DDRP_BASE_ADDR + 0x48234
#define DDRP_DBYTE1_TXDQDLYTG3_R8_P0               DDRP_BASE_ADDR + 0x4630c
#define DDRP_DBYTE2_RXCLKDLYTG2_U0_P0              DDRP_BASE_ADDR + 0x48238
#define DDRP_DBYTE2_RXCLKDLYTG3_U0_P0              DDRP_BASE_ADDR + 0x4823c
#define DDRP_DBYTE3_TXIMPEDANCECTRL2_B1_P2         DDRP_BASE_ADDR + 0x84c52c
#define DDRP_DBYTE3_TXODTDRVSTREN_B1_P2            DDRP_BASE_ADDR + 0x84c534
#define DDRP_DBYTE2_VREFDAC1_R1                    DDRP_BASE_ADDR + 0x484c0
#define DDRP_DBYTE2_TRAININGCNTR_R1                DDRP_BASE_ADDR + 0x484c8
#define DDRP_DBYTE3_TXSLEWRATE_B1_P2               DDRP_BASE_ADDR + 0x84c57c
#define DDRP_DBYTE3_RXENDLYTG0_U1_P2               DDRP_BASE_ADDR + 0x84c600
#define DDRP_DBYTE2_VREFDAC0_R1                    DDRP_BASE_ADDR + 0x48500
#define DDRP_DBYTE3_RXENDLYTG1_U1_P2               DDRP_BASE_ADDR + 0x84c604
#define DDRP_DBYTE2_TXIMPEDANCECTRL0_B1_P0         DDRP_BASE_ADDR + 0x48504
#define DDRP_DBYTE3_RXENDLYTG2_U1_P2               DDRP_BASE_ADDR + 0x84c608
#define DDRP_DBYTE3_RXENDLYTG3_U1_P2               DDRP_BASE_ADDR + 0x84c60c
#define DDRP_DBYTE2_DQDQSRCVCNTRL_B1_P0            DDRP_BASE_ADDR + 0x4850c
#define DDRP_DBYTE3_RXCLKCDLYTG0_U1_P2             DDRP_BASE_ADDR + 0x84c640
#define DDRP_DBYTE2_TXIMPEDANCECTRL1_B1_P0         DDRP_BASE_ADDR + 0x48524
#define DDRP_DBYTE3_RXCLKCDLYTG1_U1_P2             DDRP_BASE_ADDR + 0x84c644
#define DDRP_DBYTE3_RXCLKCDLYTG2_U1_P2             DDRP_BASE_ADDR + 0x84c648
#define DDRP_DBYTE3_RXCLKCDLYTG3_U1_P2             DDRP_BASE_ADDR + 0x84c64c
#define DDRP_DBYTE3_TXDQDLYTG0_R0_P2               DDRP_BASE_ADDR + 0x84c300
#define DDRP_DBYTE2_TXIMPEDANCECTRL2_B1_P0         DDRP_BASE_ADDR + 0x4852c
#define DDRP_DBYTE3_TXDQDLYTG1_R0_P2               DDRP_BASE_ADDR + 0x84c304
#define DDRP_DBYTE3_RXCLKDLYTG0_U1_P2              DDRP_BASE_ADDR + 0x84c630
#define DDRP_DBYTE3_TXDQDLYTG2_R0_P2               DDRP_BASE_ADDR + 0x84c308
#define DDRP_DBYTE3_RXCLKDLYTG1_U1_P2              DDRP_BASE_ADDR + 0x84c634
#define DDRP_DBYTE2_TXODTDRVSTREN_B1_P0            DDRP_BASE_ADDR + 0x48534
#define DDRP_DBYTE2_TRAININGINCDECDTSMEN_R1        DDRP_BASE_ADDR + 0x48588
#define DDRP_DBYTE3_PPTDQSCNTINVTRNTG0_P2          DDRP_BASE_ADDR + 0x84c2b8
#define DDRP_DBYTE3_TXDQDLYTG3_R0_P2               DDRP_BASE_ADDR + 0x84c30c
#define DDRP_DBYTE3_RXCLKDLYTG2_U1_P2              DDRP_BASE_ADDR + 0x84c638
#define DDRP_DBYTE0_TXDQDLYTG0_R6_P3               DDRP_BASE_ADDR + 0xc41b00
#define DDRP_DBYTE3_PPTDQSCNTINVTRNTG1_P2          DDRP_BASE_ADDR + 0x84c2bc
#define DDRP_DBYTE3_RXCLKDLYTG3_U1_P2              DDRP_BASE_ADDR + 0x84c63c
#define DDRP_DBYTE0_TXDQDLYTG1_R6_P3               DDRP_BASE_ADDR + 0xc41b04
#define DDRP_DBYTE0_TXDQDLYTG2_R6_P3               DDRP_BASE_ADDR + 0xc41b08
#define DDRP_DBYTE0_TXDQDLYTG3_R6_P3               DDRP_BASE_ADDR + 0xc41b0c
#define DDRP_DBYTE2_RXPBDLYTG0_R1                  DDRP_BASE_ADDR + 0x485a0
#define DDRP_DBYTE3_TXDQSDLYTG0_U0_P2              DDRP_BASE_ADDR + 0x84c340
#define DDRP_DBYTE2_RXPBDLYTG1_R1                  DDRP_BASE_ADDR + 0x485a4
#define DDRP_DBYTE3_TXDQSDLYTG1_U0_P2              DDRP_BASE_ADDR + 0x84c344
#define DDRP_DBYTE3_TXDQSDLYTG2_U0_P2              DDRP_BASE_ADDR + 0x84c348
#define DDRP_DBYTE3_TXDQSDLYTG3_U0_P2              DDRP_BASE_ADDR + 0x84c34c
#define DDRP_DBYTE2_TXSLEWRATE_B1_P0               DDRP_BASE_ADDR + 0x4857c
#define DDRP_DBYTE2_RXPBDLYTG2_R1                  DDRP_BASE_ADDR + 0x485a8
#define DDRP_DBYTE2_DQ0LNSEL                       DDRP_BASE_ADDR + 0x48280
#define DDRP_DBYTE2_RXPBDLYTG3_R1                  DDRP_BASE_ADDR + 0x485ac
#define DDRP_DBYTE2_RXENDLYTG0_U1_P0               DDRP_BASE_ADDR + 0x48600
#define DDRP_DBYTE2_DQ1LNSEL                       DDRP_BASE_ADDR + 0x48284
#define DDRP_DBYTE2_RXENDLYTG1_U1_P0               DDRP_BASE_ADDR + 0x48604
#define DDRP_DBYTE2_DQ2LNSEL                       DDRP_BASE_ADDR + 0x48288
#define DDRP_DBYTE2_RXENDLYTG2_U1_P0               DDRP_BASE_ADDR + 0x48608
#define DDRP_DBYTE2_DQ3LNSEL                       DDRP_BASE_ADDR + 0x4828c
#define DDRP_DBYTE2_RXENDLYTG3_U1_P0               DDRP_BASE_ADDR + 0x4860c
#define DDRP_DBYTE2_DQ4LNSEL                       DDRP_BASE_ADDR + 0x48290
#define DDRP_DBYTE2_DQ5LNSEL                       DDRP_BASE_ADDR + 0x48294
#define DDRP_DBYTE2_DQ6LNSEL                       DDRP_BASE_ADDR + 0x48298
#define DDRP_DBYTE2_DQ7LNSEL                       DDRP_BASE_ADDR + 0x4829c
#define DDRP_DBYTE2_RXCLKCDLYTG0_U1_P0             DDRP_BASE_ADDR + 0x48640
#define DDRP_DBYTE2_DTSMBLANKINGCTRL               DDRP_BASE_ADDR + 0x482c4
#define DDRP_DBYTE2_RXCLKCDLYTG1_U1_P0             DDRP_BASE_ADDR + 0x48644
#define DDRP_DBYTE2_TSM0_I0                        DDRP_BASE_ADDR + 0x482c8
#define DDRP_DBYTE2_RXCLKCDLYTG2_U1_P0             DDRP_BASE_ADDR + 0x48648
#define DDRP_DBYTE2_TSM1_I0                        DDRP_BASE_ADDR + 0x482cc
#define DDRP_DBYTE2_RXCLKCDLYTG3_U1_P0             DDRP_BASE_ADDR + 0x4864c
#define DDRP_DBYTE2_TSM2_I0                        DDRP_BASE_ADDR + 0x482d0
#define DDRP_DBYTE2_TSM3                           DDRP_BASE_ADDR + 0x482d4
#define DDRP_DBYTE2_TXCHKDATASELECTS               DDRP_BASE_ADDR + 0x482d8
#define DDRP_DBYTE2_DTSMUPTHLDXINGIND              DDRP_BASE_ADDR + 0x482dc
#define DDRP_DBYTE0_USEDQSENREPLICA_P1             DDRP_BASE_ADDR + 0x44000c
#define DDRP_DBYTE2_PPTCTLSTATIC                   DDRP_BASE_ADDR + 0x482a8
#define DDRP_DBYTE2_DTSMLOTHLDXINGIND              DDRP_BASE_ADDR + 0x482e0
#define DDRP_DBYTE2_PPTCTLDYN                      DDRP_BASE_ADDR + 0x482ac
#define DDRP_DBYTE2_DBYTEALLDTSMCTRL0              DDRP_BASE_ADDR + 0x482e4
#define DDRP_DBYTE2_TXDQDLYTG0_R0_P0               DDRP_BASE_ADDR + 0x48300
#define DDRP_DBYTE2_PPTINFO                        DDRP_BASE_ADDR + 0x482b0
#define DDRP_DBYTE2_TXDQDLYTG1_R0_P0               DDRP_BASE_ADDR + 0x48304
#define DDRP_DBYTE2_RXCLKDLYTG0_U1_P0              DDRP_BASE_ADDR + 0x48630
#define DDRP_DBYTE2_PPTRXENEVNT                    DDRP_BASE_ADDR + 0x482b4
#define DDRP_DBYTE2_TXDQDLYTG2_R0_P0               DDRP_BASE_ADDR + 0x48308
#define DDRP_DBYTE2_RXCLKDLYTG1_U1_P0              DDRP_BASE_ADDR + 0x48634
#define DDRP_DBYTE2_PPTDQSCNTINVTRNTG0_P0          DDRP_BASE_ADDR + 0x482b8
#define DDRP_DBYTE2_TXDQDLYTG3_R0_P0               DDRP_BASE_ADDR + 0x4830c
#define DDRP_DBYTE2_RXCLKDLYTG2_U1_P0              DDRP_BASE_ADDR + 0x48638
#define DDRP_DBYTE2_PPTDQSCNTINVTRNTG1_P0          DDRP_BASE_ADDR + 0x482bc
#define DDRP_DBYTE2_RXCLKDLYTG3_U1_P0              DDRP_BASE_ADDR + 0x4863c
#define DDRP_DBYTE2_DBYTEALLDTSMCTRL1              DDRP_BASE_ADDR + 0x482e8
#define DDRP_DBYTE2_DBYTEALLDTSMCTRL2              DDRP_BASE_ADDR + 0x482ec
#define DDRP_DBYTE2_TXDQSDLYTG0_U0_P0              DDRP_BASE_ADDR + 0x48340
#define DDRP_DBYTE2_TXDQSDLYTG1_U0_P0              DDRP_BASE_ADDR + 0x48344
#define DDRP_DBYTE2_TXDQSDLYTG2_U0_P0              DDRP_BASE_ADDR + 0x48348
#define DDRP_DBYTE2_TXDQSDLYTG3_U0_P0              DDRP_BASE_ADDR + 0x4834c
#define DDRP_DBYTE0_DFIMRL_P1                      DDRP_BASE_ADDR + 0x440080
#define DDRP_DBYTE2_VREFDAC1_R2                    DDRP_BASE_ADDR + 0x488c0
#define DDRP_DBYTE2_TRAININGCNTR_R2                DDRP_BASE_ADDR + 0x488c8
#define DDRP_DBYTE2_DXLCDLSTATUS                   DDRP_BASE_ADDR + 0x48390
#define DDRP_DBYTE2_VREFDAC0_R2                    DDRP_BASE_ADDR + 0x48900
#define DDRP_DBYTE0_TXIMPEDANCECTRL0_B0_P1         DDRP_BASE_ADDR + 0x440104
#define DDRP_DBYTE0_DQDQSRCVCNTRL_B0_P1            DDRP_BASE_ADDR + 0x44010c
#define DDRP_ANIB1_ATXDLY_P2                       DDRP_BASE_ADDR + 0x804200
#define DDRP_DBYTE0_TXEQUALIZATIONMODE_P1          DDRP_BASE_ADDR + 0x440120
#define DDRP_ANIB5_AFORCEDRVCONT                   DDRP_BASE_ADDR + 0x1409c
#define DDRP_DBYTE0_TXIMPEDANCECTRL1_B0_P1         DDRP_BASE_ADDR + 0x440124
#define DDRP_ANIB5_AFORCETRICONT                   DDRP_BASE_ADDR + 0x140a0
#define DDRP_ANIB5_MTESTMUXSEL                     DDRP_BASE_ADDR + 0x14068
#define DDRP_DBYTE1_USEDQSENREPLICA_P3             DDRP_BASE_ADDR + 0xc4400c
#define DDRP_DBYTE3_TXDQDLYTG0_R1_P2               DDRP_BASE_ADDR + 0x84c700
#define DDRP_DBYTE3_TXDQDLYTG1_R1_P2               DDRP_BASE_ADDR + 0x84c704
#define DDRP_DBYTE3_TXDQDLYTG2_R1_P2               DDRP_BASE_ADDR + 0x84c708
#define DDRP_DBYTE2_TRAININGINCDECDTSMEN_R2        DDRP_BASE_ADDR + 0x48988
#define DDRP_DBYTE3_TXDQDLYTG3_R1_P2               DDRP_BASE_ADDR + 0x84c70c
#define DDRP_DBYTE0_TXDQDLYTG0_R7_P3               DDRP_BASE_ADDR + 0xc41f00
#define DDRP_DBYTE0_TXDQDLYTG1_R7_P3               DDRP_BASE_ADDR + 0xc41f04
#define DDRP_DBYTE0_TXIMPEDANCECTRL2_B0_P1         DDRP_BASE_ADDR + 0x44012c
#define DDRP_DBYTE0_TXDQDLYTG2_R7_P3               DDRP_BASE_ADDR + 0xc41f08
#define DDRP_DBYTE0_DQDQSRCVCNTRL2_P1              DDRP_BASE_ADDR + 0x440130
#define DDRP_DBYTE0_TXDQDLYTG3_R7_P3               DDRP_BASE_ADDR + 0xc41f0c
#define DDRP_DBYTE0_TXODTDRVSTREN_B0_P1            DDRP_BASE_ADDR + 0x440134
#define DDRP_DBYTE2_RXPBDLYTG0_R2                  DDRP_BASE_ADDR + 0x489a0
#define DDRP_DBYTE3_TXDQSDLYTG0_U1_P2              DDRP_BASE_ADDR + 0x84c740
#define DDRP_ANIB5_ATXIMPEDANCE                    DDRP_BASE_ADDR + 0x1410c
#define DDRP_DBYTE2_RXPBDLYTG1_R2                  DDRP_BASE_ADDR + 0x489a4
#define DDRP_DBYTE3_TXDQSDLYTG1_U1_P2              DDRP_BASE_ADDR + 0x84c744
#define DDRP_DBYTE3_TXDQSDLYTG2_U1_P2              DDRP_BASE_ADDR + 0x84c748
#define DDRP_DBYTE3_TXDQSDLYTG3_U1_P2              DDRP_BASE_ADDR + 0x84c74c
#define DDRP_DBYTE1_DFIMRL_P3                      DDRP_BASE_ADDR + 0xc44080
#define DDRP_DBYTE2_RXPBDLYTG2_R2                  DDRP_BASE_ADDR + 0x489a8
#define DDRP_DBYTE0_TXSLEWRATE_B0_P1               DDRP_BASE_ADDR + 0x44017c
#define DDRP_ANIB5_ATESTPRBSERR                    DDRP_BASE_ADDR + 0x1414c
#define DDRP_DBYTE2_RXPBDLYTG3_R2                  DDRP_BASE_ADDR + 0x489ac
#define DDRP_ANIB5_ATXSLEWRATE                     DDRP_BASE_ADDR + 0x14154
#define DDRP_ANIB5_ATESTPRBSERRCNT                 DDRP_BASE_ADDR + 0x14158
#define DDRP_DBYTE0_RXENDLYTG0_U0_P1               DDRP_BASE_ADDR + 0x440200
#define DDRP_ANIB9_ATXDLY_P1                       DDRP_BASE_ADDR + 0x424200
#define DDRP_DBYTE0_RXENDLYTG1_U0_P1               DDRP_BASE_ADDR + 0x440204
#define DDRP_DBYTE0_RXENDLYTG2_U0_P1               DDRP_BASE_ADDR + 0x440208
#define DDRP_DBYTE0_RXENDLYTG3_U0_P1               DDRP_BASE_ADDR + 0x44020c
#define DDRP_DBYTE2_TSM0_I1                        DDRP_BASE_ADDR + 0x486c8
#define DDRP_DBYTE2_TSM1_I1                        DDRP_BASE_ADDR + 0x486cc
#define DDRP_DBYTE1_TXIMPEDANCECTRL0_B0_P3         DDRP_BASE_ADDR + 0xc44104
#define DDRP_DBYTE2_TSM2_I1                        DDRP_BASE_ADDR + 0x486d0
#define DDRP_DBYTE0_RXCLKCDLYTG0_U0_P1             DDRP_BASE_ADDR + 0x440240
#define DDRP_DBYTE0_RXCLKCDLYTG1_U0_P1             DDRP_BASE_ADDR + 0x440244
#define DDRP_DBYTE1_DQDQSRCVCNTRL_B0_P3            DDRP_BASE_ADDR + 0xc4410c
#define DDRP_MASTER0_CALUCLKINFO_P2                DDRP_BASE_ADDR + 0x880020
#define DDRP_DBYTE0_RXCLKCDLYTG2_U0_P1             DDRP_BASE_ADDR + 0x440248
#define DDRP_MASTER0_PPTTRAINSETUP_P2              DDRP_BASE_ADDR + 0x880040
#define DDRP_DBYTE0_RXCLKCDLYTG3_U0_P1             DDRP_BASE_ADDR + 0x44024c
#define DDRP_MASTER0_PPTTRAINSETUP2_P2             DDRP_BASE_ADDR + 0x880044
#define DDRP_DBYTE2_TXDQDLYTG0_R1_P0               DDRP_BASE_ADDR + 0x48700
#define DDRP_DBYTE2_TXDQDLYTG1_R1_P0               DDRP_BASE_ADDR + 0x48704
#define DDRP_DBYTE1_TXEQUALIZATIONMODE_P3          DDRP_BASE_ADDR + 0xc44120
#define DDRP_DBYTE2_TXDQDLYTG2_R1_P0               DDRP_BASE_ADDR + 0x48708
#define DDRP_DBYTE1_TXIMPEDANCECTRL1_B0_P3         DDRP_BASE_ADDR + 0xc44124
#define DDRP_DBYTE2_TXDQDLYTG3_R1_P0               DDRP_BASE_ADDR + 0x4870c
#define DDRP_DBYTE0_RXCLKDLYTG0_U0_P1              DDRP_BASE_ADDR + 0x440230
#define DDRP_ANIB5_ATXDLY_P0                       DDRP_BASE_ADDR + 0x14200
#define DDRP_DBYTE0_RXCLKDLYTG1_U0_P1              DDRP_BASE_ADDR + 0x440234
#define DDRP_MASTER0_SEQ0BDLY0_P2                  DDRP_BASE_ADDR + 0x88002c
#define DDRP_MASTER0_TRISTATEMODECA_P2             DDRP_BASE_ADDR + 0x880064
#define DDRP_MASTER0_HWTMRL_P2                     DDRP_BASE_ADDR + 0x880080
#define DDRP_DBYTE0_RXCLKDLYTG2_U0_P1              DDRP_BASE_ADDR + 0x440238
#define DDRP_MASTER0_SEQ0BDLY1_P2                  DDRP_BASE_ADDR + 0x880030
#define DDRP_DBYTE0_RXCLKDLYTG3_U0_P1              DDRP_BASE_ADDR + 0x44023c
#define DDRP_DBYTE2_TXDQSDLYTG0_U1_P0              DDRP_BASE_ADDR + 0x48740
#define DDRP_MASTER0_SEQ0BDLY2_P2                  DDRP_BASE_ADDR + 0x880034
#define DDRP_DBYTE2_TXDQSDLYTG1_U1_P0              DDRP_BASE_ADDR + 0x48744
#define DDRP_MASTER0_SEQ0BDLY3_P2                  DDRP_BASE_ADDR + 0x880038
#define DDRP_DBYTE2_TXDQSDLYTG2_U1_P0              DDRP_BASE_ADDR + 0x48748
#define DDRP_MASTER0_DQSPREAMBLECONTROL_P2         DDRP_BASE_ADDR + 0x880090
#define DDRP_DBYTE1_TXIMPEDANCECTRL2_B0_P3         DDRP_BASE_ADDR + 0xc4412c
#define DDRP_DBYTE2_TXDQSDLYTG3_U1_P0              DDRP_BASE_ADDR + 0x4874c
#define DDRP_DBYTE1_DQDQSRCVCNTRL2_P3              DDRP_BASE_ADDR + 0xc44130
#define DDRP_DBYTE1_TXODTDRVSTREN_B0_P3            DDRP_BASE_ADDR + 0xc44134
#define DDRP_DBYTE2_VREFDAC1_R3                    DDRP_BASE_ADDR + 0x48cc0
#define DDRP_DBYTE2_TRAININGCNTR_R3                DDRP_BASE_ADDR + 0x48cc8
#define DDRP_DBYTE1_TXSLEWRATE_B0_P3               DDRP_BASE_ADDR + 0xc4417c
#define DDRP_DBYTE2_VREFDAC0_R3                    DDRP_BASE_ADDR + 0x48d00
#define DDRP_MASTER0_DMIPINPRESENT_P2              DDRP_BASE_ADDR + 0x8800b4
#define DDRP_MASTER0_ARDPTRINITVAL_P2              DDRP_BASE_ADDR + 0x8800b8
#define DDRP_DBYTE1_RXENDLYTG0_U0_P3               DDRP_BASE_ADDR + 0xc44200
#define DDRP_DBYTE1_RXENDLYTG1_U0_P3               DDRP_BASE_ADDR + 0xc44204
#define DDRP_DBYTE1_RXENDLYTG2_U0_P3               DDRP_BASE_ADDR + 0xc44208
#define DDRP_DBYTE0_TXIMPEDANCECTRL0_B1_P1         DDRP_BASE_ADDR + 0x440504
#define DDRP_DBYTE1_RXENDLYTG3_U0_P3               DDRP_BASE_ADDR + 0xc4420c
#define DDRP_DBYTE0_DQDQSRCVCNTRL_B1_P1            DDRP_BASE_ADDR + 0x44050c
#define DDRP_DBYTE1_RXCLKCDLYTG0_U0_P3             DDRP_BASE_ADDR + 0xc44240
#define DDRP_DBYTE1_RXCLKCDLYTG1_U0_P3             DDRP_BASE_ADDR + 0xc44244
#define DDRP_MASTER0_PROCODTTIMECTL_P2             DDRP_BASE_ADDR + 0x880158
#define DDRP_DBYTE0_TXIMPEDANCECTRL1_B1_P1         DDRP_BASE_ADDR + 0x440524
#define DDRP_DBYTE1_RXCLKCDLYTG2_U0_P3             DDRP_BASE_ADDR + 0xc44248
#define DDRP_DBYTE1_RXCLKCDLYTG3_U0_P3             DDRP_BASE_ADDR + 0xc4424c
#define DDRP_DBYTE3_TXDQDLYTG0_R2_P2               DDRP_BASE_ADDR + 0x84cb00
#define DDRP_DBYTE3_TXDQDLYTG1_R2_P2               DDRP_BASE_ADDR + 0x84cb04
#define DDRP_DBYTE3_TXDQDLYTG2_R2_P2               DDRP_BASE_ADDR + 0x84cb08
#define DDRP_DBYTE2_TRAININGINCDECDTSMEN_R3        DDRP_BASE_ADDR + 0x48d88
#define DDRP_DBYTE3_TXDQDLYTG3_R2_P2               DDRP_BASE_ADDR + 0x84cb0c
#define DDRP_DBYTE0_TXDQDLYTG0_R8_P3               DDRP_BASE_ADDR + 0xc42300
#define DDRP_DBYTE0_TXDQDLYTG1_R8_P3               DDRP_BASE_ADDR + 0xc42304
#define DDRP_DBYTE1_RXCLKDLYTG0_U0_P3              DDRP_BASE_ADDR + 0xc44230
#define DDRP_DBYTE0_TXIMPEDANCECTRL2_B1_P1         DDRP_BASE_ADDR + 0x44052c
#define DDRP_DBYTE0_TXDQDLYTG2_R8_P3               DDRP_BASE_ADDR + 0xc42308
#define DDRP_DBYTE1_RXCLKDLYTG1_U0_P3              DDRP_BASE_ADDR + 0xc44234
#define DDRP_DBYTE0_TXDQDLYTG3_R8_P3               DDRP_BASE_ADDR + 0xc4230c
#define DDRP_DBYTE1_RXCLKDLYTG2_U0_P3              DDRP_BASE_ADDR + 0xc44238
#define DDRP_DBYTE0_TXODTDRVSTREN_B1_P1            DDRP_BASE_ADDR + 0x440534
#define DDRP_DBYTE1_RXCLKDLYTG3_U0_P3              DDRP_BASE_ADDR + 0xc4423c
#define DDRP_DBYTE2_RXPBDLYTG0_R3                  DDRP_BASE_ADDR + 0x48da0
#define DDRP_DBYTE2_RXPBDLYTG1_R3                  DDRP_BASE_ADDR + 0x48da4
#define DDRP_DBYTE2_RXPBDLYTG2_R3                  DDRP_BASE_ADDR + 0x48da8
#define DDRP_DBYTE0_TXSLEWRATE_B1_P1               DDRP_BASE_ADDR + 0x44057c
#define DDRP_DBYTE2_RXPBDLYTG3_R3                  DDRP_BASE_ADDR + 0x48dac
#define DDRP_DBYTE0_RXENDLYTG0_U1_P1               DDRP_BASE_ADDR + 0x440600
#define DDRP_DBYTE0_RXENDLYTG1_U1_P1               DDRP_BASE_ADDR + 0x440604
#define DDRP_APBONLY0_MICROCONTMUXSEL              DDRP_BASE_ADDR + 0x340000
#define DDRP_DBYTE0_RXENDLYTG2_U1_P1               DDRP_BASE_ADDR + 0x440608
#define DDRP_DBYTE0_RXENDLYTG3_U1_P1               DDRP_BASE_ADDR + 0x44060c
#define DDRP_MASTER0_DLLGAINCTL_P2                 DDRP_BASE_ADDR + 0x8801f0
#define DDRP_MASTER0_DLLLOCKPARAM_P2               DDRP_BASE_ADDR + 0x8801f4
#define DDRP_APBONLY0_UCTSHADOWREGS                DDRP_BASE_ADDR + 0x340010
#define DDRP_DBYTE2_TSM0_I2                        DDRP_BASE_ADDR + 0x48ac8
#define DDRP_DBYTE2_TSM1_I2                        DDRP_BASE_ADDR + 0x48acc
#define DDRP_DBYTE1_TXIMPEDANCECTRL0_B1_P3         DDRP_BASE_ADDR + 0xc44504
#define DDRP_DBYTE2_TSM2_I2                        DDRP_BASE_ADDR + 0x48ad0
#define DDRP_DBYTE0_RXCLKCDLYTG0_U1_P1             DDRP_BASE_ADDR + 0x440640
#define DDRP_DBYTE0_RXCLKCDLYTG1_U1_P1             DDRP_BASE_ADDR + 0x440644
#define DDRP_DBYTE1_DQDQSRCVCNTRL_B1_P3            DDRP_BASE_ADDR + 0xc4450c
#define DDRP_DBYTE0_RXCLKCDLYTG2_U1_P1             DDRP_BASE_ADDR + 0x440648
#define DDRP_DBYTE0_RXCLKCDLYTG3_U1_P1             DDRP_BASE_ADDR + 0x44064c
#define DDRP_DBYTE2_TXDQDLYTG0_R2_P0               DDRP_BASE_ADDR + 0x48b00
#define DDRP_DBYTE2_TXDQDLYTG1_R2_P0               DDRP_BASE_ADDR + 0x48b04
#define DDRP_DBYTE2_TXDQDLYTG2_R2_P0               DDRP_BASE_ADDR + 0x48b08
#define DDRP_DBYTE1_TXIMPEDANCECTRL1_B1_P3         DDRP_BASE_ADDR + 0xc44524
#define DDRP_DBYTE2_TXDQDLYTG3_R2_P0               DDRP_BASE_ADDR + 0x48b0c
#define DDRP_DBYTE0_TXDQDLYTG0_R0_P1               DDRP_BASE_ADDR + 0x440300
#define DDRP_DBYTE0_RXCLKDLYTG0_U1_P1              DDRP_BASE_ADDR + 0x440630
#define DDRP_DBYTE0_TXDQDLYTG1_R0_P1               DDRP_BASE_ADDR + 0x440304
#define DDRP_DBYTE0_RXCLKDLYTG1_U1_P1              DDRP_BASE_ADDR + 0x440634
#define DDRP_DBYTE0_TXDQDLYTG2_R0_P1               DDRP_BASE_ADDR + 0x440308
#define DDRP_DBYTE0_RXCLKDLYTG2_U1_P1              DDRP_BASE_ADDR + 0x440638
#define DDRP_DBYTE0_TXDQDLYTG3_R0_P1               DDRP_BASE_ADDR + 0x44030c
#define DDRP_DBYTE0_PPTDQSCNTINVTRNTG0_P1          DDRP_BASE_ADDR + 0x4402b8
#define DDRP_DBYTE0_RXCLKDLYTG3_U1_P1              DDRP_BASE_ADDR + 0x44063c
#define DDRP_DBYTE0_PPTDQSCNTINVTRNTG1_P1          DDRP_BASE_ADDR + 0x4402bc
#define DDRP_DBYTE1_TXIMPEDANCECTRL2_B1_P3         DDRP_BASE_ADDR + 0xc4452c
#define DDRP_DBYTE0_TXDQSDLYTG0_U0_P1              DDRP_BASE_ADDR + 0x440340
#define DDRP_DBYTE1_TXODTDRVSTREN_B1_P3            DDRP_BASE_ADDR + 0xc44534
#define DDRP_DBYTE0_TXDQSDLYTG1_U0_P1              DDRP_BASE_ADDR + 0x440344
#define DDRP_APBONLY0_DCTWRITEONLY                 DDRP_BASE_ADDR + 0x3400c0
#define DDRP_DBYTE0_TXDQSDLYTG2_U0_P1              DDRP_BASE_ADDR + 0x440348
#define DDRP_APBONLY0_DCTWRITEPROT                 DDRP_BASE_ADDR + 0x3400c4
#define DDRP_DBYTE0_TXDQSDLYTG3_U0_P1              DDRP_BASE_ADDR + 0x44034c
#define DDRP_APBONLY0_UCTWRITEONLYSHADOW           DDRP_BASE_ADDR + 0x3400c8
#define DDRP_DBYTE2_VREFDAC1_R4                    DDRP_BASE_ADDR + 0x490c0
#define DDRP_APBONLY0_UCTDATWRITEONLYSHADOW        DDRP_BASE_ADDR + 0x3400d0
#define DDRP_APBONLY0_NEVERGATECSRCLOCK            DDRP_BASE_ADDR + 0x3400d4
#define DDRP_DBYTE2_TRAININGCNTR_R4                DDRP_BASE_ADDR + 0x490c8
#define DDRP_APBONLY0_DFICFGRDDATAVALIDTICKS       DDRP_BASE_ADDR + 0x3400dc
#define DDRP_DBYTE1_TXSLEWRATE_B1_P3               DDRP_BASE_ADDR + 0xc4457c
#define DDRP_DBYTE2_VREFDAC0_R4                    DDRP_BASE_ADDR + 0x49100
#define DDRP_DBYTE1_RXENDLYTG0_U1_P3               DDRP_BASE_ADDR + 0xc44600
#define DDRP_DBYTE1_RXENDLYTG1_U1_P3               DDRP_BASE_ADDR + 0xc44604
#define DDRP_DBYTE1_RXENDLYTG2_U1_P3               DDRP_BASE_ADDR + 0xc44608
#define DDRP_DBYTE1_RXENDLYTG3_U1_P3               DDRP_BASE_ADDR + 0xc4460c
#define DDRP_DBYTE1_RXCLKCDLYTG0_U1_P3             DDRP_BASE_ADDR + 0xc44640
#define DDRP_DBYTE1_RXCLKCDLYTG1_U1_P3             DDRP_BASE_ADDR + 0xc44644
#define DDRP_DBYTE1_RXCLKCDLYTG2_U1_P3             DDRP_BASE_ADDR + 0xc44648
#define DDRP_DBYTE1_RXCLKCDLYTG3_U1_P3             DDRP_BASE_ADDR + 0xc4464c
#define DDRP_DBYTE3_TXDQDLYTG0_R3_P2               DDRP_BASE_ADDR + 0x84cf00
#define DDRP_DBYTE3_TXDQDLYTG1_R3_P2               DDRP_BASE_ADDR + 0x84cf04
#define DDRP_DBYTE3_TXDQDLYTG2_R3_P2               DDRP_BASE_ADDR + 0x84cf08
#define DDRP_DBYTE2_TRAININGINCDECDTSMEN_R4        DDRP_BASE_ADDR + 0x49188
#define DDRP_DBYTE3_TXDQDLYTG3_R3_P2               DDRP_BASE_ADDR + 0x84cf0c
#define DDRP_DBYTE1_TXDQDLYTG0_R0_P3               DDRP_BASE_ADDR + 0xc44300
#define DDRP_DBYTE1_TXDQDLYTG1_R0_P3               DDRP_BASE_ADDR + 0xc44304
#define DDRP_DBYTE1_RXCLKDLYTG0_U1_P3              DDRP_BASE_ADDR + 0xc44630
#define DDRP_DBYTE1_TXDQDLYTG2_R0_P3               DDRP_BASE_ADDR + 0xc44308
#define DDRP_DBYTE1_RXCLKDLYTG1_U1_P3              DDRP_BASE_ADDR + 0xc44634
#define DDRP_DBYTE1_PPTDQSCNTINVTRNTG0_P3          DDRP_BASE_ADDR + 0xc442b8
#define DDRP_DBYTE1_TXDQDLYTG3_R0_P3               DDRP_BASE_ADDR + 0xc4430c
#define DDRP_DBYTE1_RXCLKDLYTG2_U1_P3              DDRP_BASE_ADDR + 0xc44638
#define DDRP_DBYTE1_PPTDQSCNTINVTRNTG1_P3          DDRP_BASE_ADDR + 0xc442bc
#define DDRP_DBYTE1_RXCLKDLYTG3_U1_P3              DDRP_BASE_ADDR + 0xc4463c
#define DDRP_DBYTE2_RXPBDLYTG0_R4                  DDRP_BASE_ADDR + 0x491a0
#define DDRP_DBYTE2_RXPBDLYTG1_R4                  DDRP_BASE_ADDR + 0x491a4
#define DDRP_DBYTE1_TXDQSDLYTG0_U0_P3              DDRP_BASE_ADDR + 0xc44340
#define DDRP_DBYTE1_TXDQSDLYTG1_U0_P3              DDRP_BASE_ADDR + 0xc44344
#define DDRP_DBYTE1_TXDQSDLYTG2_U0_P3              DDRP_BASE_ADDR + 0xc44348
#define DDRP_DBYTE1_TXDQSDLYTG3_U0_P3              DDRP_BASE_ADDR + 0xc4434c
#define DDRP_DBYTE2_RXPBDLYTG2_R4                  DDRP_BASE_ADDR + 0x491a8
#define DDRP_DBYTE2_RXPBDLYTG3_R4                  DDRP_BASE_ADDR + 0x491ac
#define DDRP_MASTER0_DFIRDDATACSDESTMAP_P2         DDRP_BASE_ADDR + 0x8802c0
#define DDRP_MASTER0_VREFINGLOBAL_P2               DDRP_BASE_ADDR + 0x8802c8
#define DDRP_DBYTE2_TSM0_I3                        DDRP_BASE_ADDR + 0x48ec8
#define DDRP_MASTER0_DFIWRDATACSDESTMAP_P2         DDRP_BASE_ADDR + 0x8802d0
#define DDRP_DBYTE2_TSM1_I3                        DDRP_BASE_ADDR + 0x48ecc
#define DDRP_DBYTE2_TSM2_I3                        DDRP_BASE_ADDR + 0x48ed0
#define DDRP_APBONLY0_MICRORESET                   DDRP_BASE_ADDR + 0x340264
#define DDRP_DBYTE2_TXDQDLYTG0_R3_P0               DDRP_BASE_ADDR + 0x48f00
#define DDRP_DBYTE2_TXDQDLYTG1_R3_P0               DDRP_BASE_ADDR + 0x48f04
#define DDRP_DBYTE2_TXDQDLYTG2_R3_P0               DDRP_BASE_ADDR + 0x48f08
#define DDRP_DBYTE2_TXDQDLYTG3_R3_P0               DDRP_BASE_ADDR + 0x48f0c
#define DDRP_MASTER0_PLLCTRL2_P2                   DDRP_BASE_ADDR + 0x880314
#define DDRP_DBYTE0_TXDQDLYTG0_R1_P1               DDRP_BASE_ADDR + 0x440700
#define DDRP_MASTER0_PLLCTRL1_P2                   DDRP_BASE_ADDR + 0x88031c
#define DDRP_DBYTE0_TXDQDLYTG1_R1_P1               DDRP_BASE_ADDR + 0x440704
#define DDRP_DBYTE0_TXDQDLYTG2_R1_P1               DDRP_BASE_ADDR + 0x440708
#define DDRP_DBYTE0_TXDQDLYTG3_R1_P1               DDRP_BASE_ADDR + 0x44070c
#define DDRP_DBYTE0_TXDQSDLYTG0_U1_P1              DDRP_BASE_ADDR + 0x440740
#define DDRP_DBYTE0_TXDQSDLYTG1_U1_P1              DDRP_BASE_ADDR + 0x440744
#define DDRP_MASTER0_PLLTESTMODE_P2                DDRP_BASE_ADDR + 0x880328
#define DDRP_DBYTE0_TXDQSDLYTG2_U1_P1              DDRP_BASE_ADDR + 0x440748
#define DDRP_DBYTE0_TXDQSDLYTG3_U1_P1              DDRP_BASE_ADDR + 0x44074c
#define DDRP_MASTER0_PLLCTRL4_P2                   DDRP_BASE_ADDR + 0x880330
#define DDRP_DBYTE2_VREFDAC1_R5                    DDRP_BASE_ADDR + 0x494c0
#define DDRP_DBYTE2_TRAININGCNTR_R5                DDRP_BASE_ADDR + 0x494c8
#define DDRP_DBYTE2_VREFDAC0_R5                    DDRP_BASE_ADDR + 0x49500
#define DDRP_MASTER0_DFIFREQRATIO_P2               DDRP_BASE_ADDR + 0x8803e8
#define DDRP_DBYTE3_TXDQDLYTG0_R4_P2               DDRP_BASE_ADDR + 0x84d300
#define DDRP_DBYTE3_TXDQDLYTG1_R4_P2               DDRP_BASE_ADDR + 0x84d304
#define DDRP_DBYTE3_TXDQDLYTG2_R4_P2               DDRP_BASE_ADDR + 0x84d308
#define DDRP_DBYTE2_TRAININGINCDECDTSMEN_R5        DDRP_BASE_ADDR + 0x49588
#define DDRP_DBYTE3_TXDQDLYTG3_R4_P2               DDRP_BASE_ADDR + 0x84d30c
#define DDRP_DBYTE1_TXDQDLYTG0_R1_P3               DDRP_BASE_ADDR + 0xc44700
#define DDRP_DBYTE1_TXDQDLYTG1_R1_P3               DDRP_BASE_ADDR + 0xc44704
#define DDRP_DBYTE1_TXDQDLYTG2_R1_P3               DDRP_BASE_ADDR + 0xc44708
#define DDRP_DBYTE1_TXDQDLYTG3_R1_P3               DDRP_BASE_ADDR + 0xc4470c
#define DDRP_DBYTE2_RXPBDLYTG0_R5                  DDRP_BASE_ADDR + 0x495a0
#define DDRP_DBYTE2_RXPBDLYTG1_R5                  DDRP_BASE_ADDR + 0x495a4
#define DDRP_DBYTE1_TXDQSDLYTG0_U1_P3              DDRP_BASE_ADDR + 0xc44740
#define DDRP_DBYTE1_TXDQSDLYTG1_U1_P3              DDRP_BASE_ADDR + 0xc44744
#define DDRP_DBYTE1_TXDQSDLYTG2_U1_P3              DDRP_BASE_ADDR + 0xc44748
#define DDRP_DBYTE1_TXDQSDLYTG3_U1_P3              DDRP_BASE_ADDR + 0xc4474c
#define DDRP_DBYTE2_RXPBDLYTG2_R5                  DDRP_BASE_ADDR + 0x495a8
#define DDRP_DBYTE2_RXPBDLYTG3_R5                  DDRP_BASE_ADDR + 0x495ac
#define DDRP_ANIB7_ATXDLY_P2                       DDRP_BASE_ADDR + 0x81c200
#define DDRP_DBYTE2_TSM0_I4                        DDRP_BASE_ADDR + 0x492c8
#define DDRP_DBYTE2_TSM1_I4                        DDRP_BASE_ADDR + 0x492cc
#define DDRP_DBYTE2_TSM2_I4                        DDRP_BASE_ADDR + 0x492d0
#define DDRP_DBYTE2_TXDQDLYTG0_R4_P0               DDRP_BASE_ADDR + 0x49300
#define DDRP_DBYTE2_TXDQDLYTG1_R4_P0               DDRP_BASE_ADDR + 0x49304
#define DDRP_DBYTE2_TXDQDLYTG2_R4_P0               DDRP_BASE_ADDR + 0x49308
#define DDRP_DBYTE2_TXDQDLYTG3_R4_P0               DDRP_BASE_ADDR + 0x4930c
#define DDRP_DBYTE0_TXDQDLYTG0_R2_P1               DDRP_BASE_ADDR + 0x440b00
#define DDRP_DBYTE0_TXDQDLYTG1_R2_P1               DDRP_BASE_ADDR + 0x440b04
#define DDRP_DBYTE0_TXDQDLYTG2_R2_P1               DDRP_BASE_ADDR + 0x440b08
#define DDRP_DBYTE0_TXDQDLYTG3_R2_P1               DDRP_BASE_ADDR + 0x440b0c
#define DDRP_DBYTE2_VREFDAC1_R6                    DDRP_BASE_ADDR + 0x498c0
#define DDRP_DBYTE2_TRAININGCNTR_R6                DDRP_BASE_ADDR + 0x498c8
#define DDRP_APBONLY0_SEQUENCEROVERRIDE            DDRP_BASE_ADDR + 0x34039c
#define DDRP_DBYTE2_VREFDAC0_R6                    DDRP_BASE_ADDR + 0x49900
#define DDRP_APBONLY0_DFIINITCOMPLETESHADOW        DDRP_BASE_ADDR + 0x3403e8
#define DDRP_DBYTE3_TXDQDLYTG0_R5_P2               DDRP_BASE_ADDR + 0x84d700
#define DDRP_DBYTE3_TXDQDLYTG1_R5_P2               DDRP_BASE_ADDR + 0x84d704
#define DDRP_DBYTE3_TXDQDLYTG2_R5_P2               DDRP_BASE_ADDR + 0x84d708
#define DDRP_DBYTE2_TRAININGINCDECDTSMEN_R6        DDRP_BASE_ADDR + 0x49988
#define DDRP_DBYTE3_TXDQDLYTG3_R5_P2               DDRP_BASE_ADDR + 0x84d70c
#define DDRP_DBYTE1_TXDQDLYTG0_R2_P3               DDRP_BASE_ADDR + 0xc44b00
#define DDRP_DBYTE1_TXDQDLYTG1_R2_P3               DDRP_BASE_ADDR + 0xc44b04
#define DDRP_DBYTE1_TXDQDLYTG2_R2_P3               DDRP_BASE_ADDR + 0xc44b08
#define DDRP_DBYTE1_TXDQDLYTG3_R2_P3               DDRP_BASE_ADDR + 0xc44b0c
#define DDRP_DBYTE2_RXPBDLYTG0_R6                  DDRP_BASE_ADDR + 0x499a0
#define DDRP_DBYTE2_RXPBDLYTG1_R6                  DDRP_BASE_ADDR + 0x499a4
#define DDRP_DBYTE2_RXPBDLYTG2_R6                  DDRP_BASE_ADDR + 0x499a8
#define DDRP_DBYTE2_RXPBDLYTG3_R6                  DDRP_BASE_ADDR + 0x499ac
#define DDRP_DBYTE2_TSM0_I5                        DDRP_BASE_ADDR + 0x496c8
#define DDRP_DBYTE2_TSM1_I5                        DDRP_BASE_ADDR + 0x496cc
#define DDRP_DBYTE2_TSM2_I5                        DDRP_BASE_ADDR + 0x496d0
#define DDRP_DBYTE2_TXDQDLYTG0_R5_P0               DDRP_BASE_ADDR + 0x49700
#define DDRP_DBYTE2_TXDQDLYTG1_R5_P0               DDRP_BASE_ADDR + 0x49704
#define DDRP_DBYTE2_TXDQDLYTG2_R5_P0               DDRP_BASE_ADDR + 0x49708
#define DDRP_DBYTE2_TXDQDLYTG3_R5_P0               DDRP_BASE_ADDR + 0x4970c
#define DDRP_DBYTE0_TXDQDLYTG0_R3_P1               DDRP_BASE_ADDR + 0x440f00
#define DDRP_DBYTE0_TXDQDLYTG1_R3_P1               DDRP_BASE_ADDR + 0x440f04
#define DDRP_DBYTE0_TXDQDLYTG2_R3_P1               DDRP_BASE_ADDR + 0x440f08
#define DDRP_DBYTE0_TXDQDLYTG3_R3_P1               DDRP_BASE_ADDR + 0x440f0c
#define DDRP_DBYTE2_VREFDAC1_R7                    DDRP_BASE_ADDR + 0x49cc0
#define DDRP_DBYTE2_TRAININGCNTR_R7                DDRP_BASE_ADDR + 0x49cc8
#define DDRP_DBYTE2_VREFDAC0_R7                    DDRP_BASE_ADDR + 0x49d00
#define DDRP_DBYTE3_TXDQDLYTG0_R6_P2               DDRP_BASE_ADDR + 0x84db00
#define DDRP_DBYTE3_TXDQDLYTG1_R6_P2               DDRP_BASE_ADDR + 0x84db04
#define DDRP_DBYTE3_TXDQDLYTG2_R6_P2               DDRP_BASE_ADDR + 0x84db08
#define DDRP_DBYTE2_TRAININGINCDECDTSMEN_R7        DDRP_BASE_ADDR + 0x49d88
#define DDRP_DBYTE3_TXDQDLYTG3_R6_P2               DDRP_BASE_ADDR + 0x84db0c
#define DDRP_DBYTE1_TXDQDLYTG0_R3_P3               DDRP_BASE_ADDR + 0xc44f00
#define DDRP_DBYTE1_TXDQDLYTG1_R3_P3               DDRP_BASE_ADDR + 0xc44f04
#define DDRP_DBYTE1_TXDQDLYTG2_R3_P3               DDRP_BASE_ADDR + 0xc44f08
#define DDRP_DBYTE1_TXDQDLYTG3_R3_P3               DDRP_BASE_ADDR + 0xc44f0c
#define DDRP_DBYTE2_RXPBDLYTG0_R7                  DDRP_BASE_ADDR + 0x49da0
#define DDRP_DBYTE2_RXPBDLYTG1_R7                  DDRP_BASE_ADDR + 0x49da4
#define DDRP_DBYTE2_RXPBDLYTG2_R7                  DDRP_BASE_ADDR + 0x49da8
#define DDRP_DBYTE2_RXPBDLYTG3_R7                  DDRP_BASE_ADDR + 0x49dac
#define DDRP_DBYTE2_TSM0_I6                        DDRP_BASE_ADDR + 0x49ac8
#define DDRP_DBYTE2_TSM1_I6                        DDRP_BASE_ADDR + 0x49acc
#define DDRP_DBYTE2_TSM2_I6                        DDRP_BASE_ADDR + 0x49ad0
#define DDRP_DBYTE2_TXDQDLYTG0_R6_P0               DDRP_BASE_ADDR + 0x49b00
#define DDRP_DBYTE2_TXDQDLYTG1_R6_P0               DDRP_BASE_ADDR + 0x49b04
#define DDRP_DBYTE2_TXDQDLYTG2_R6_P0               DDRP_BASE_ADDR + 0x49b08
#define DDRP_DBYTE2_TXDQDLYTG3_R6_P0               DDRP_BASE_ADDR + 0x49b0c
#define DDRP_DBYTE0_TXDQDLYTG0_R4_P1               DDRP_BASE_ADDR + 0x441300
#define DDRP_ANIB0_AFORCEDRVCONT                   DDRP_BASE_ADDR + 0x9c
#define DDRP_DBYTE0_TXDQDLYTG1_R4_P1               DDRP_BASE_ADDR + 0x441304
#define DDRP_ANIB0_AFORCETRICONT                   DDRP_BASE_ADDR + 0xa0
#define DDRP_ANIB0_MTESTMUXSEL                     DDRP_BASE_ADDR + 0x68
#define DDRP_DBYTE0_TXDQDLYTG2_R4_P1               DDRP_BASE_ADDR + 0x441308
#define DDRP_DBYTE0_TXDQDLYTG3_R4_P1               DDRP_BASE_ADDR + 0x44130c
#define DDRP_DBYTE2_VREFDAC1_R8                    DDRP_BASE_ADDR + 0x4a0c0
#define DDRP_ANIB0_ATXIMPEDANCE                    DDRP_BASE_ADDR + 0x10c
#define DDRP_DBYTE2_TRAININGCNTR_R8                DDRP_BASE_ADDR + 0x4a0c8
#define DDRP_DBYTE2_VREFDAC0_R8                    DDRP_BASE_ADDR + 0x4a100
#define DDRP_ANIB0_ATESTPRBSERR                    DDRP_BASE_ADDR + 0x14c
#define DDRP_ANIB0_ATXSLEWRATE                     DDRP_BASE_ADDR + 0x154
#define DDRP_ANIB0_ATESTPRBSERRCNT                 DDRP_BASE_ADDR + 0x158
#define DDRP_ANIB4_ATXDLY_P1                       DDRP_BASE_ADDR + 0x410200
#define DDRP_DBYTE3_TXDQDLYTG0_R7_P2               DDRP_BASE_ADDR + 0x84df00
#define DDRP_DBYTE3_TXDQDLYTG1_R7_P2               DDRP_BASE_ADDR + 0x84df04
#define DDRP_DBYTE3_TXDQDLYTG2_R7_P2               DDRP_BASE_ADDR + 0x84df08
#define DDRP_DBYTE2_TRAININGINCDECDTSMEN_R8        DDRP_BASE_ADDR + 0x4a188
#define DDRP_DBYTE3_TXDQDLYTG3_R7_P2               DDRP_BASE_ADDR + 0x84df0c
#define DDRP_DBYTE1_TXDQDLYTG0_R4_P3               DDRP_BASE_ADDR + 0xc45300
#define DDRP_DBYTE1_TXDQDLYTG1_R4_P3               DDRP_BASE_ADDR + 0xc45304
#define DDRP_DBYTE1_TXDQDLYTG2_R4_P3               DDRP_BASE_ADDR + 0xc45308
#define DDRP_DBYTE1_TXDQDLYTG3_R4_P3               DDRP_BASE_ADDR + 0xc4530c
#define DDRP_ANIB0_ATXDLY_P0                       DDRP_BASE_ADDR + 0x200
#define DDRP_DBYTE2_RXPBDLYTG0_R8                  DDRP_BASE_ADDR + 0x4a1a0
#define DDRP_DBYTE2_RXPBDLYTG1_R8                  DDRP_BASE_ADDR + 0x4a1a4
#define DDRP_DBYTE2_RXPBDLYTG2_R8                  DDRP_BASE_ADDR + 0x4a1a8
#define DDRP_DBYTE2_RXPBDLYTG3_R8                  DDRP_BASE_ADDR + 0x4a1ac
#define DDRP_DBYTE3_DBYTEMISCMODE                  DDRP_BASE_ADDR + 0x4c000
#define DDRP_DBYTE3_TSMBYTE0                       DDRP_BASE_ADDR + 0x4c004
#define DDRP_DBYTE2_TSM0_I7                        DDRP_BASE_ADDR + 0x49ec8
#define DDRP_DBYTE3_TRAININGPARAM                  DDRP_BASE_ADDR + 0x4c008
#define DDRP_DBYTE2_TSM1_I7                        DDRP_BASE_ADDR + 0x49ecc
#define DDRP_DBYTE3_USEDQSENREPLICA_P0             DDRP_BASE_ADDR + 0x4c00c
#define DDRP_ANIB5_ATXDLY_P3                       DDRP_BASE_ADDR + 0xc14200
#define DDRP_DBYTE2_TSM2_I7                        DDRP_BASE_ADDR + 0x49ed0
#define DDRP_DBYTE2_TXDQDLYTG0_R7_P0               DDRP_BASE_ADDR + 0x49f00
#define DDRP_DBYTE3_RXTRAINPATTERNENABLE           DDRP_BASE_ADDR + 0x4c040
#define DDRP_DBYTE2_TXDQDLYTG1_R7_P0               DDRP_BASE_ADDR + 0x49f04
#define DDRP_DBYTE3_TSMBYTE1                       DDRP_BASE_ADDR + 0x4c044
#define DDRP_DBYTE2_TXDQDLYTG2_R7_P0               DDRP_BASE_ADDR + 0x49f08
#define DDRP_DBYTE3_TSMBYTE2                       DDRP_BASE_ADDR + 0x4c048
#define DDRP_DBYTE2_TXDQDLYTG3_R7_P0               DDRP_BASE_ADDR + 0x49f0c
#define DDRP_DBYTE3_TSMBYTE3                       DDRP_BASE_ADDR + 0x4c04c
#define DDRP_DBYTE3_TSMBYTE4                       DDRP_BASE_ADDR + 0x4c050
#define DDRP_DBYTE0_TXDQDLYTG0_R5_P1               DDRP_BASE_ADDR + 0x441700
#define DDRP_DBYTE0_TXDQDLYTG1_R5_P1               DDRP_BASE_ADDR + 0x441704
#define DDRP_DBYTE0_TXDQDLYTG2_R5_P1               DDRP_BASE_ADDR + 0x441708
#define DDRP_DBYTE3_TESTMODECONFIG                 DDRP_BASE_ADDR + 0x4c05c
#define DDRP_DBYTE0_TXDQDLYTG3_R5_P1               DDRP_BASE_ADDR + 0x44170c
#define DDRP_DBYTE3_TSMBYTE5                       DDRP_BASE_ADDR + 0x4c060
#define DDRP_DBYTE3_DFIMRL_P0                      DDRP_BASE_ADDR + 0x4c080
#define DDRP_DBYTE3_ASYNCDBYTEMODE                 DDRP_BASE_ADDR + 0x4c090
#define DDRP_DBYTE3_ASYNCDBYTETXEN                 DDRP_BASE_ADDR + 0x4c098
#define DDRP_DBYTE3_MTESTMUXSEL                    DDRP_BASE_ADDR + 0x4c068
#define DDRP_DBYTE3_ASYNCDBYTETXDATA               DDRP_BASE_ADDR + 0x4c0a0
#define DDRP_DBYTE3_VREFDAC1_R0                    DDRP_BASE_ADDR + 0x4c0c0
#define DDRP_DBYTE3_TRAININGCNTR_R0                DDRP_BASE_ADDR + 0x4c0c8
#define DDRP_DBYTE3_DTSMTRAINMODECTRL              DDRP_BASE_ADDR + 0x4c07c
#define DDRP_DBYTE3_ASYNCDBYTERXDATA               DDRP_BASE_ADDR + 0x4c0a8
#define DDRP_DBYTE3_VREFDAC0_R0                    DDRP_BASE_ADDR + 0x4c100
#define DDRP_DBYTE3_TXIMPEDANCECTRL0_B0_P0         DDRP_BASE_ADDR + 0x4c104
#define DDRP_DBYTE3_DQDQSRCVCNTRL_B0_P0            DDRP_BASE_ADDR + 0x4c10c
#define DDRP_DBYTE3_TXEQUALIZATIONMODE_P0          DDRP_BASE_ADDR + 0x4c120
#define DDRP_DBYTE3_TXIMPEDANCECTRL1_B0_P0         DDRP_BASE_ADDR + 0x4c124
#define DDRP_DBYTE3_RXFIFOCHECKSTATUS              DDRP_BASE_ADDR + 0x4c158
#define DDRP_DBYTE3_RXFIFOCHECKERRVALUES           DDRP_BASE_ADDR + 0x4c15c
#define DDRP_DBYTE3_DQDQSRCVCNTRL1                 DDRP_BASE_ADDR + 0x4c128
#define DDRP_DBYTE3_RXFIFOINFO                     DDRP_BASE_ADDR + 0x4c160
#define DDRP_DBYTE3_TXDQDLYTG0_R8_P2               DDRP_BASE_ADDR + 0x84e300
#define DDRP_DBYTE3_TXIMPEDANCECTRL2_B0_P0         DDRP_BASE_ADDR + 0x4c12c
#define DDRP_DBYTE3_RXFIFOVISIBILITY               DDRP_BASE_ADDR + 0x4c164
#define DDRP_DBYTE3_TXDQDLYTG1_R8_P2               DDRP_BASE_ADDR + 0x84e304
#define DDRP_DBYTE3_DQDQSRCVCNTRL2_P0              DDRP_BASE_ADDR + 0x4c130
#define DDRP_DBYTE3_TXDQDLYTG2_R8_P2               DDRP_BASE_ADDR + 0x84e308
#define DDRP_DBYTE3_TXODTDRVSTREN_B0_P0            DDRP_BASE_ADDR + 0x4c134
#define DDRP_DBYTE3_TRAININGINCDECDTSMEN_R0        DDRP_BASE_ADDR + 0x4c188
#define DDRP_DBYTE3_TXDQDLYTG3_R8_P2               DDRP_BASE_ADDR + 0x84e30c
#define DDRP_DBYTE1_TXDQDLYTG0_R5_P3               DDRP_BASE_ADDR + 0xc45700
#define DDRP_DBYTE1_TXDQDLYTG1_R5_P3               DDRP_BASE_ADDR + 0xc45704
#define DDRP_DBYTE1_TXDQDLYTG2_R5_P3               DDRP_BASE_ADDR + 0xc45708
#define DDRP_DBYTE1_TXDQDLYTG3_R5_P3               DDRP_BASE_ADDR + 0xc4570c
#define DDRP_DBYTE3_RXFIFOCONTENTSDQ3210           DDRP_BASE_ADDR + 0x4c168
#define DDRP_DBYTE3_RXPBDLYTG0_R0                  DDRP_BASE_ADDR + 0x4c1a0
#define DDRP_DBYTE3_RXFIFOCONTENTSDQ7654           DDRP_BASE_ADDR + 0x4c16c
#define DDRP_DBYTE3_RXPBDLYTG1_R0                  DDRP_BASE_ADDR + 0x4c1a4
#define DDRP_DBYTE3_RXFIFOCONTENTSDBI              DDRP_BASE_ADDR + 0x4c170
#define DDRP_DBYTE3_TXSLEWRATE_B0_P0               DDRP_BASE_ADDR + 0x4c17c
#define DDRP_DBYTE3_RXPBDLYTG2_R0                  DDRP_BASE_ADDR + 0x4c1a8
#define DDRP_DBYTE3_RXPBDLYTG3_R0                  DDRP_BASE_ADDR + 0x4c1ac
#define DDRP_DBYTE3_RXENDLYTG0_U0_P0               DDRP_BASE_ADDR + 0x4c200
#define DDRP_DBYTE3_RXENDLYTG1_U0_P0               DDRP_BASE_ADDR + 0x4c204
#define DDRP_DBYTE3_RXENDLYTG2_U0_P0               DDRP_BASE_ADDR + 0x4c208
#define DDRP_DBYTE3_RXENDLYTG3_U0_P0               DDRP_BASE_ADDR + 0x4c20c
#define DDRP_DBYTE3_RXCLKCDLYTG0_U0_P0             DDRP_BASE_ADDR + 0x4c240
#define DDRP_DBYTE3_RXCLKCDLYTG1_U0_P0             DDRP_BASE_ADDR + 0x4c244
#define DDRP_DBYTE2_TSM0_I8                        DDRP_BASE_ADDR + 0x4a2c8
#define DDRP_DBYTE3_RXCLKCDLYTG2_U0_P0             DDRP_BASE_ADDR + 0x4c248
#define DDRP_DBYTE2_TSM1_I8                        DDRP_BASE_ADDR + 0x4a2cc
#define DDRP_DBYTE3_RXCLKCDLYTG3_U0_P0             DDRP_BASE_ADDR + 0x4c24c
#define DDRP_DBYTE2_TSM2_I8                        DDRP_BASE_ADDR + 0x4a2d0
#define DDRP_DBYTE2_TXDQDLYTG0_R8_P0               DDRP_BASE_ADDR + 0x4a300
#define DDRP_DBYTE2_TXDQDLYTG1_R8_P0               DDRP_BASE_ADDR + 0x4a304
#define DDRP_DBYTE3_RXCLKDLYTG0_U0_P0              DDRP_BASE_ADDR + 0x4c230
#define DDRP_DBYTE2_TXDQDLYTG2_R8_P0               DDRP_BASE_ADDR + 0x4a308
#define DDRP_DBYTE3_RXCLKDLYTG1_U0_P0              DDRP_BASE_ADDR + 0x4c234
#define DDRP_DBYTE2_TXDQDLYTG3_R8_P0               DDRP_BASE_ADDR + 0x4a30c
#define DDRP_DBYTE3_RXCLKDLYTG2_U0_P0              DDRP_BASE_ADDR + 0x4c238
#define DDRP_DBYTE3_RXCLKDLYTG3_U0_P0              DDRP_BASE_ADDR + 0x4c23c
#define DDRP_DBYTE0_TXDQDLYTG0_R6_P1               DDRP_BASE_ADDR + 0x441b00
#define DDRP_DBYTE0_TXDQDLYTG1_R6_P1               DDRP_BASE_ADDR + 0x441b04
#define DDRP_DBYTE0_TXDQDLYTG2_R6_P1               DDRP_BASE_ADDR + 0x441b08
#define DDRP_DBYTE0_TXDQDLYTG3_R6_P1               DDRP_BASE_ADDR + 0x441b0c
#define DDRP_DBYTE3_VREFDAC1_R1                    DDRP_BASE_ADDR + 0x4c4c0
#define DDRP_DBYTE3_TRAININGCNTR_R1                DDRP_BASE_ADDR + 0x4c4c8
#define DDRP_DBYTE3_VREFDAC0_R1                    DDRP_BASE_ADDR + 0x4c500
#define DDRP_DBYTE3_TXIMPEDANCECTRL0_B1_P0         DDRP_BASE_ADDR + 0x4c504
#define DDRP_DBYTE3_DQDQSRCVCNTRL_B1_P0            DDRP_BASE_ADDR + 0x4c50c
#define DDRP_DBYTE3_TXIMPEDANCECTRL1_B1_P0         DDRP_BASE_ADDR + 0x4c524
#define DDRP_DBYTE3_TXIMPEDANCECTRL2_B1_P0         DDRP_BASE_ADDR + 0x4c52c
#define DDRP_DBYTE3_TXODTDRVSTREN_B1_P0            DDRP_BASE_ADDR + 0x4c534
#define DDRP_DBYTE3_TRAININGINCDECDTSMEN_R1        DDRP_BASE_ADDR + 0x4c588
#define DDRP_DBYTE1_TXDQDLYTG0_R6_P3               DDRP_BASE_ADDR + 0xc45b00
#define DDRP_DBYTE1_TXDQDLYTG1_R6_P3               DDRP_BASE_ADDR + 0xc45b04
#define DDRP_DBYTE1_TXDQDLYTG2_R6_P3               DDRP_BASE_ADDR + 0xc45b08
#define DDRP_DBYTE1_TXDQDLYTG3_R6_P3               DDRP_BASE_ADDR + 0xc45b0c
#define DDRP_DBYTE3_RXPBDLYTG0_R1                  DDRP_BASE_ADDR + 0x4c5a0
#define DDRP_DBYTE3_RXPBDLYTG1_R1                  DDRP_BASE_ADDR + 0x4c5a4
#define DDRP_DBYTE3_TXSLEWRATE_B1_P0               DDRP_BASE_ADDR + 0x4c57c
#define DDRP_DBYTE3_RXPBDLYTG2_R1                  DDRP_BASE_ADDR + 0x4c5a8
#define DDRP_DBYTE3_DQ0LNSEL                       DDRP_BASE_ADDR + 0x4c280
#define DDRP_DBYTE3_RXPBDLYTG3_R1                  DDRP_BASE_ADDR + 0x4c5ac
#define DDRP_DBYTE3_RXENDLYTG0_U1_P0               DDRP_BASE_ADDR + 0x4c600
#define DDRP_DBYTE3_DQ1LNSEL                       DDRP_BASE_ADDR + 0x4c284
#define DDRP_DBYTE3_RXENDLYTG1_U1_P0               DDRP_BASE_ADDR + 0x4c604
#define DDRP_DBYTE3_DQ2LNSEL                       DDRP_BASE_ADDR + 0x4c288
#define DDRP_DBYTE3_RXENDLYTG2_U1_P0               DDRP_BASE_ADDR + 0x4c608
#define DDRP_DBYTE3_DQ3LNSEL                       DDRP_BASE_ADDR + 0x4c28c
#define DDRP_DBYTE3_RXENDLYTG3_U1_P0               DDRP_BASE_ADDR + 0x4c60c
#define DDRP_DBYTE3_DQ4LNSEL                       DDRP_BASE_ADDR + 0x4c290
#define DDRP_DBYTE3_DQ5LNSEL                       DDRP_BASE_ADDR + 0x4c294
#define DDRP_DBYTE3_DQ6LNSEL                       DDRP_BASE_ADDR + 0x4c298
#define DDRP_DBYTE3_DQ7LNSEL                       DDRP_BASE_ADDR + 0x4c29c
#define DDRP_DBYTE3_RXCLKCDLYTG0_U1_P0             DDRP_BASE_ADDR + 0x4c640
#define DDRP_DBYTE3_DTSMBLANKINGCTRL               DDRP_BASE_ADDR + 0x4c2c4
#define DDRP_DBYTE3_RXCLKCDLYTG1_U1_P0             DDRP_BASE_ADDR + 0x4c644
#define DDRP_DBYTE3_TSM0_I0                        DDRP_BASE_ADDR + 0x4c2c8
#define DDRP_DBYTE3_RXCLKCDLYTG2_U1_P0             DDRP_BASE_ADDR + 0x4c648
#define DDRP_DBYTE3_TSM1_I0                        DDRP_BASE_ADDR + 0x4c2cc
#define DDRP_DBYTE3_RXCLKCDLYTG3_U1_P0             DDRP_BASE_ADDR + 0x4c64c
#define DDRP_DBYTE3_TSM2_I0                        DDRP_BASE_ADDR + 0x4c2d0
#define DDRP_DBYTE3_TSM3                           DDRP_BASE_ADDR + 0x4c2d4
#define DDRP_DBYTE3_TXCHKDATASELECTS               DDRP_BASE_ADDR + 0x4c2d8
#define DDRP_DBYTE3_DTSMUPTHLDXINGIND              DDRP_BASE_ADDR + 0x4c2dc
#define DDRP_DBYTE1_USEDQSENREPLICA_P1             DDRP_BASE_ADDR + 0x44400c
#define DDRP_DBYTE3_PPTCTLSTATIC                   DDRP_BASE_ADDR + 0x4c2a8
#define DDRP_DBYTE3_DTSMLOTHLDXINGIND              DDRP_BASE_ADDR + 0x4c2e0
#define DDRP_DBYTE3_PPTCTLDYN                      DDRP_BASE_ADDR + 0x4c2ac
#define DDRP_DBYTE3_DBYTEALLDTSMCTRL0              DDRP_BASE_ADDR + 0x4c2e4
#define DDRP_DBYTE3_TXDQDLYTG0_R0_P0               DDRP_BASE_ADDR + 0x4c300
#define DDRP_DBYTE3_PPTINFO                        DDRP_BASE_ADDR + 0x4c2b0
#define DDRP_DBYTE3_TXDQDLYTG1_R0_P0               DDRP_BASE_ADDR + 0x4c304
#define DDRP_DBYTE3_RXCLKDLYTG0_U1_P0              DDRP_BASE_ADDR + 0x4c630
#define DDRP_DBYTE3_PPTRXENEVNT                    DDRP_BASE_ADDR + 0x4c2b4
#define DDRP_DBYTE3_TXDQDLYTG2_R0_P0               DDRP_BASE_ADDR + 0x4c308
#define DDRP_DBYTE3_RXCLKDLYTG1_U1_P0              DDRP_BASE_ADDR + 0x4c634
#define DDRP_DBYTE3_PPTDQSCNTINVTRNTG0_P0          DDRP_BASE_ADDR + 0x4c2b8
#define DDRP_DBYTE3_TXDQDLYTG3_R0_P0               DDRP_BASE_ADDR + 0x4c30c
#define DDRP_DBYTE3_RXCLKDLYTG2_U1_P0              DDRP_BASE_ADDR + 0x4c638
#define DDRP_DBYTE3_PPTDQSCNTINVTRNTG1_P0          DDRP_BASE_ADDR + 0x4c2bc
#define DDRP_DBYTE3_RXCLKDLYTG3_U1_P0              DDRP_BASE_ADDR + 0x4c63c
#define DDRP_DBYTE0_TXDQDLYTG0_R7_P1               DDRP_BASE_ADDR + 0x441f00
#define DDRP_DBYTE0_TXDQDLYTG1_R7_P1               DDRP_BASE_ADDR + 0x441f04
#define DDRP_DBYTE0_TXDQDLYTG2_R7_P1               DDRP_BASE_ADDR + 0x441f08
#define DDRP_DBYTE0_TXDQDLYTG3_R7_P1               DDRP_BASE_ADDR + 0x441f0c
#define DDRP_DBYTE3_DBYTEALLDTSMCTRL1              DDRP_BASE_ADDR + 0x4c2e8
#define DDRP_DBYTE3_DBYTEALLDTSMCTRL2              DDRP_BASE_ADDR + 0x4c2ec
#define DDRP_DBYTE3_TXDQSDLYTG0_U0_P0              DDRP_BASE_ADDR + 0x4c340
#define DDRP_DBYTE3_TXDQSDLYTG1_U0_P0              DDRP_BASE_ADDR + 0x4c344
#define DDRP_DBYTE3_TXDQSDLYTG2_U0_P0              DDRP_BASE_ADDR + 0x4c348
#define DDRP_DBYTE3_TXDQSDLYTG3_U0_P0              DDRP_BASE_ADDR + 0x4c34c
#define DDRP_DBYTE1_DFIMRL_P1                      DDRP_BASE_ADDR + 0x444080
#define DDRP_DBYTE3_VREFDAC1_R2                    DDRP_BASE_ADDR + 0x4c8c0
#define DDRP_DBYTE3_TRAININGCNTR_R2                DDRP_BASE_ADDR + 0x4c8c8
#define DDRP_DBYTE3_DXLCDLSTATUS                   DDRP_BASE_ADDR + 0x4c390
#define DDRP_DBYTE3_VREFDAC0_R2                    DDRP_BASE_ADDR + 0x4c900
#define DDRP_DBYTE1_TXIMPEDANCECTRL0_B0_P1         DDRP_BASE_ADDR + 0x444104
#define DDRP_DBYTE1_DQDQSRCVCNTRL_B0_P1            DDRP_BASE_ADDR + 0x44410c
#define DDRP_ANIB2_ATXDLY_P2                       DDRP_BASE_ADDR + 0x808200
#define DDRP_ANIB6_AFORCEDRVCONT                   DDRP_BASE_ADDR + 0x1809c
#define DDRP_DBYTE1_TXEQUALIZATIONMODE_P1          DDRP_BASE_ADDR + 0x444120
#define DDRP_ANIB6_AFORCETRICONT                   DDRP_BASE_ADDR + 0x180a0
#define DDRP_ANIB6_MTESTMUXSEL                     DDRP_BASE_ADDR + 0x18068
#define DDRP_DBYTE1_TXIMPEDANCECTRL1_B0_P1         DDRP_BASE_ADDR + 0x444124
#define DDRP_DBYTE2_USEDQSENREPLICA_P3             DDRP_BASE_ADDR + 0xc4800c
#define DDRP_DBYTE3_TRAININGINCDECDTSMEN_R2        DDRP_BASE_ADDR + 0x4c988
#define DDRP_DBYTE1_TXDQDLYTG0_R7_P3               DDRP_BASE_ADDR + 0xc45f00
#define DDRP_DBYTE1_TXDQDLYTG1_R7_P3               DDRP_BASE_ADDR + 0xc45f04
#define DDRP_DBYTE1_TXIMPEDANCECTRL2_B0_P1         DDRP_BASE_ADDR + 0x44412c
#define DDRP_DBYTE1_TXDQDLYTG2_R7_P3               DDRP_BASE_ADDR + 0xc45f08
#define DDRP_DBYTE1_DQDQSRCVCNTRL2_P1              DDRP_BASE_ADDR + 0x444130
#define DDRP_DBYTE1_TXDQDLYTG3_R7_P3               DDRP_BASE_ADDR + 0xc45f0c
#define DDRP_DBYTE1_TXODTDRVSTREN_B0_P1            DDRP_BASE_ADDR + 0x444134
#define DDRP_DBYTE3_RXPBDLYTG0_R2                  DDRP_BASE_ADDR + 0x4c9a0
#define DDRP_ANIB6_ATXIMPEDANCE                    DDRP_BASE_ADDR + 0x1810c
#define DDRP_DBYTE3_RXPBDLYTG1_R2                  DDRP_BASE_ADDR + 0x4c9a4
#define DDRP_DBYTE2_DFIMRL_P3                      DDRP_BASE_ADDR + 0xc48080
#define DDRP_DBYTE3_RXPBDLYTG2_R2                  DDRP_BASE_ADDR + 0x4c9a8
#define DDRP_ANIB6_ATESTPRBSERR                    DDRP_BASE_ADDR + 0x1814c
#define DDRP_DBYTE1_TXSLEWRATE_B0_P1               DDRP_BASE_ADDR + 0x44417c
#define DDRP_DBYTE3_RXPBDLYTG3_R2                  DDRP_BASE_ADDR + 0x4c9ac
#define DDRP_ANIB6_ATXSLEWRATE                     DDRP_BASE_ADDR + 0x18154
#define DDRP_ANIB6_ATESTPRBSERRCNT                 DDRP_BASE_ADDR + 0x18158
#define DDRP_DBYTE1_RXENDLYTG0_U0_P1               DDRP_BASE_ADDR + 0x444200
#define DDRP_DBYTE1_RXENDLYTG1_U0_P1               DDRP_BASE_ADDR + 0x444204
#define DDRP_DBYTE1_RXENDLYTG2_U0_P1               DDRP_BASE_ADDR + 0x444208
#define DDRP_DBYTE1_RXENDLYTG3_U0_P1               DDRP_BASE_ADDR + 0x44420c
#define DDRP_DBYTE3_TSM0_I1                        DDRP_BASE_ADDR + 0x4c6c8
#define DDRP_DBYTE3_TSM1_I1                        DDRP_BASE_ADDR + 0x4c6cc
#define DDRP_DBYTE2_TXIMPEDANCECTRL0_B0_P3         DDRP_BASE_ADDR + 0xc48104
#define DDRP_DBYTE3_TSM2_I1                        DDRP_BASE_ADDR + 0x4c6d0
#define DDRP_DBYTE1_RXCLKCDLYTG0_U0_P1             DDRP_BASE_ADDR + 0x444240
#define DDRP_DBYTE1_RXCLKCDLYTG1_U0_P1             DDRP_BASE_ADDR + 0x444244
#define DDRP_DBYTE2_DQDQSRCVCNTRL_B0_P3            DDRP_BASE_ADDR + 0xc4810c
#define DDRP_DBYTE1_RXCLKCDLYTG2_U0_P1             DDRP_BASE_ADDR + 0x444248
#define DDRP_DBYTE1_RXCLKCDLYTG3_U0_P1             DDRP_BASE_ADDR + 0x44424c
#define DDRP_DBYTE3_TXDQDLYTG0_R1_P0               DDRP_BASE_ADDR + 0x4c700
#define DDRP_DBYTE3_TXDQDLYTG1_R1_P0               DDRP_BASE_ADDR + 0x4c704
#define DDRP_DBYTE2_TXEQUALIZATIONMODE_P3          DDRP_BASE_ADDR + 0xc48120
#define DDRP_DBYTE3_TXDQDLYTG2_R1_P0               DDRP_BASE_ADDR + 0x4c708
#define DDRP_DBYTE2_TXIMPEDANCECTRL1_B0_P3         DDRP_BASE_ADDR + 0xc48124
#define DDRP_DBYTE3_TXDQDLYTG3_R1_P0               DDRP_BASE_ADDR + 0x4c70c
#define DDRP_DBYTE0_TXDQDLYTG0_R8_P1               DDRP_BASE_ADDR + 0x442300
#define DDRP_DBYTE0_TXDQDLYTG1_R8_P1               DDRP_BASE_ADDR + 0x442304
#define DDRP_ANIB6_ATXDLY_P0                       DDRP_BASE_ADDR + 0x18200
#define DDRP_DBYTE1_RXCLKDLYTG0_U0_P1              DDRP_BASE_ADDR + 0x444230
#define DDRP_DBYTE0_TXDQDLYTG2_R8_P1               DDRP_BASE_ADDR + 0x442308
#define DDRP_DBYTE1_RXCLKDLYTG1_U0_P1              DDRP_BASE_ADDR + 0x444234
#define DDRP_DBYTE0_TXDQDLYTG3_R8_P1               DDRP_BASE_ADDR + 0x44230c
#define DDRP_DBYTE1_RXCLKDLYTG2_U0_P1              DDRP_BASE_ADDR + 0x444238
#define DDRP_DBYTE1_RXCLKDLYTG3_U0_P1              DDRP_BASE_ADDR + 0x44423c
#define DDRP_DBYTE3_TXDQSDLYTG0_U1_P0              DDRP_BASE_ADDR + 0x4c740
#define DDRP_DBYTE3_TXDQSDLYTG1_U1_P0              DDRP_BASE_ADDR + 0x4c744
#define DDRP_DBYTE3_TXDQSDLYTG2_U1_P0              DDRP_BASE_ADDR + 0x4c748
#define DDRP_DBYTE2_TXIMPEDANCECTRL2_B0_P3         DDRP_BASE_ADDR + 0xc4812c
#define DDRP_DBYTE3_TXDQSDLYTG3_U1_P0              DDRP_BASE_ADDR + 0x4c74c
#define DDRP_DBYTE2_DQDQSRCVCNTRL2_P3              DDRP_BASE_ADDR + 0xc48130
#define DDRP_DBYTE2_TXODTDRVSTREN_B0_P3            DDRP_BASE_ADDR + 0xc48134
#define DDRP_DBYTE3_VREFDAC1_R3                    DDRP_BASE_ADDR + 0x4ccc0
#define DDRP_DBYTE3_TRAININGCNTR_R3                DDRP_BASE_ADDR + 0x4ccc8
#define DDRP_DBYTE2_TXSLEWRATE_B0_P3               DDRP_BASE_ADDR + 0xc4817c
#define DDRP_MASTER0_RXFIFOINIT                    DDRP_BASE_ADDR + 0x80000
#define DDRP_DBYTE3_VREFDAC0_R3                    DDRP_BASE_ADDR + 0x4cd00
#define DDRP_MASTER0_FORCECLKDISABLE               DDRP_BASE_ADDR + 0x80004
#define DDRP_MASTER0_CLOCKINGCTRL                  DDRP_BASE_ADDR + 0x80008
#define DDRP_MASTER0_FORCEINTERNALUPDATE           DDRP_BASE_ADDR + 0x8000c
#define DDRP_DBYTE2_RXENDLYTG0_U0_P3               DDRP_BASE_ADDR + 0xc48200
#define DDRP_MASTER0_PHYCONFIG                     DDRP_BASE_ADDR + 0x80010
#define DDRP_DBYTE2_RXENDLYTG1_U0_P3               DDRP_BASE_ADDR + 0xc48204
#define DDRP_MASTER0_PGCR                          DDRP_BASE_ADDR + 0x80014
#define DDRP_DBYTE2_RXENDLYTG2_U0_P3               DDRP_BASE_ADDR + 0xc48208
#define DDRP_DBYTE1_TXIMPEDANCECTRL0_B1_P1         DDRP_BASE_ADDR + 0x444504
#define DDRP_DBYTE2_RXENDLYTG3_U0_P3               DDRP_BASE_ADDR + 0xc4820c
#define DDRP_MASTER0_TESTBUMPCNTRL1                DDRP_BASE_ADDR + 0x8001c
#define DDRP_MASTER0_CALUCLKINFO_P0                DDRP_BASE_ADDR + 0x80020
#define DDRP_DBYTE1_DQDQSRCVCNTRL_B1_P1            DDRP_BASE_ADDR + 0x44450c
#define DDRP_MASTER0_PPTTRAINSETUP_P0              DDRP_BASE_ADDR + 0x80040
#define DDRP_MASTER0_PPTTRAINSETUP2_P0             DDRP_BASE_ADDR + 0x80044
#define DDRP_MASTER0_ATESTMODE                     DDRP_BASE_ADDR + 0x80048
#define DDRP_DBYTE2_RXCLKCDLYTG0_U0_P3             DDRP_BASE_ADDR + 0xc48240
#define DDRP_MASTER0_TXCALBINP                     DDRP_BASE_ADDR + 0x80050
#define DDRP_DBYTE2_RXCLKCDLYTG1_U0_P3             DDRP_BASE_ADDR + 0xc48244
#define DDRP_MASTER0_TXCALBINN                     DDRP_BASE_ADDR + 0x80054
#define DDRP_DBYTE1_TXIMPEDANCECTRL1_B1_P1         DDRP_BASE_ADDR + 0x444524
#define DDRP_DBYTE2_RXCLKCDLYTG2_U0_P3             DDRP_BASE_ADDR + 0xc48248
#define DDRP_MASTER0_TXCALPOVR                     DDRP_BASE_ADDR + 0x80058
#define DDRP_DBYTE2_RXCLKCDLYTG3_U0_P3             DDRP_BASE_ADDR + 0xc4824c
#define DDRP_MASTER0_TXCALNOVR                     DDRP_BASE_ADDR + 0x8005c
#define DDRP_MASTER0_TESTBUMPCNTRL                 DDRP_BASE_ADDR + 0x80028
#define DDRP_MASTER0_DFIMODE                       DDRP_BASE_ADDR + 0x80060
#define DDRP_MASTER0_SEQ0BDLY0_P0                  DDRP_BASE_ADDR + 0x8002c
#define DDRP_MASTER0_TRISTATEMODECA_P0             DDRP_BASE_ADDR + 0x80064
#define DDRP_MASTER0_HWTMRL_P0                     DDRP_BASE_ADDR + 0x80080
#define DDRP_MASTER0_SEQ0BDLY1_P0                  DDRP_BASE_ADDR + 0x80030
#define DDRP_MASTER0_DFIPHYUPD                     DDRP_BASE_ADDR + 0x80084
#define DDRP_MASTER0_SEQ0BDLY2_P0                  DDRP_BASE_ADDR + 0x80034
#define DDRP_MASTER0_PDAMRSWRITEMODE               DDRP_BASE_ADDR + 0x80088
#define DDRP_DBYTE3_TRAININGINCDECDTSMEN_R3        DDRP_BASE_ADDR + 0x4cd88
#define DDRP_MASTER0_SEQ0BDLY3_P0                  DDRP_BASE_ADDR + 0x80038
#define DDRP_MASTER0_DFIGEARDOWNCTL                DDRP_BASE_ADDR + 0x8008c
#define DDRP_DBYTE1_TXDQDLYTG0_R8_P3               DDRP_BASE_ADDR + 0xc46300
#define DDRP_MASTER0_PHYALERTSTATUS                DDRP_BASE_ADDR + 0x8003c
#define DDRP_MASTER0_DQSPREAMBLECONTROL_P0         DDRP_BASE_ADDR + 0x80090
#define DDRP_DBYTE1_TXDQDLYTG1_R8_P3               DDRP_BASE_ADDR + 0xc46304
#define DDRP_DBYTE2_RXCLKDLYTG0_U0_P3              DDRP_BASE_ADDR + 0xc48230
#define DDRP_MASTER0_MASTERX4CONFIG                DDRP_BASE_ADDR + 0x80094
#define DDRP_DBYTE1_TXIMPEDANCECTRL2_B1_P1         DDRP_BASE_ADDR + 0x44452c
#define DDRP_DBYTE1_TXDQDLYTG2_R8_P3               DDRP_BASE_ADDR + 0xc46308
#define DDRP_DBYTE2_RXCLKDLYTG1_U0_P3              DDRP_BASE_ADDR + 0xc48234
#define DDRP_MASTER0_WRLEVBITS                     DDRP_BASE_ADDR + 0x80098
#define DDRP_DBYTE1_TXDQDLYTG3_R8_P3               DDRP_BASE_ADDR + 0xc4630c
#define DDRP_DBYTE2_RXCLKDLYTG2_U0_P3              DDRP_BASE_ADDR + 0xc48238
#define DDRP_MASTER0_ENABLECSMULTICAST             DDRP_BASE_ADDR + 0x8009c
#define DDRP_DBYTE1_TXODTDRVSTREN_B1_P1            DDRP_BASE_ADDR + 0x444534
#define DDRP_DBYTE2_RXCLKDLYTG3_U0_P3              DDRP_BASE_ADDR + 0xc4823c
#define DDRP_MASTER0_MTESTMUXSEL                   DDRP_BASE_ADDR + 0x80068
#define DDRP_MASTER0_HWTLPCSMULTICAST              DDRP_BASE_ADDR + 0x800a0
#define DDRP_DBYTE3_RXPBDLYTG0_R3                  DDRP_BASE_ADDR + 0x4cda0
#define DDRP_MASTER0_MTESTPGMINFO                  DDRP_BASE_ADDR + 0x8006c
#define DDRP_MASTER0_DB0LCDLCALPHDETOUT            DDRP_BASE_ADDR + 0x800c0
#define DDRP_DBYTE3_RXPBDLYTG1_R3                  DDRP_BASE_ADDR + 0x4cda4
#define DDRP_MASTER0_DYNPWRDNUP                    DDRP_BASE_ADDR + 0x80070
#define DDRP_MASTER0_DB1LCDLCALPHDETOUT            DDRP_BASE_ADDR + 0x800c4
#define DDRP_MASTER0_PMIENABLE                     DDRP_BASE_ADDR + 0x80074
#define DDRP_MASTER0_DB2LCDLCALPHDETOUT            DDRP_BASE_ADDR + 0x800c8
#define DDRP_MASTER0_PHYTID                        DDRP_BASE_ADDR + 0x80078
#define DDRP_MASTER0_DB3LCDLCALPHDETOUT            DDRP_BASE_ADDR + 0x800cc
#define DDRP_MASTER0_DB4LCDLCALPHDETOUT            DDRP_BASE_ADDR + 0x800d0
#define DDRP_MASTER0_DB5LCDLCALPHDETOUT            DDRP_BASE_ADDR + 0x800d4
#define DDRP_MASTER0_DB6LCDLCALPHDETOUT            DDRP_BASE_ADDR + 0x800d8
#define DDRP_MASTER0_DB7LCDLCALPHDETOUT            DDRP_BASE_ADDR + 0x800dc
#define DDRP_MASTER0_DB8LCDLCALPHDETOUT            DDRP_BASE_ADDR + 0x800e0
#define DDRP_DBYTE3_RXPBDLYTG2_R3                  DDRP_BASE_ADDR + 0x4cda8
#define DDRP_MASTER0_DB9LCDLCALPHDETOUT            DDRP_BASE_ADDR + 0x800e4
#define DDRP_DBYTE1_TXSLEWRATE_B1_P1               DDRP_BASE_ADDR + 0x44457c
#define DDRP_DBYTE3_RXPBDLYTG3_R3                  DDRP_BASE_ADDR + 0x4cdac
#define DDRP_MASTER0_ACX4ANIBDIS                   DDRP_BASE_ADDR + 0x800b0
#define DDRP_MASTER0_DMIPINPRESENT_P0              DDRP_BASE_ADDR + 0x800b4
#define DDRP_MASTER0_ARDPTRINITVAL_P0              DDRP_BASE_ADDR + 0x800b8
#define DDRP_MASTER0_CALOFFSETS                    DDRP_BASE_ADDR + 0x80114
#define DDRP_DBYTE1_RXENDLYTG0_U1_P1               DDRP_BASE_ADDR + 0x444600
#define DDRP_DBYTE1_RXENDLYTG1_U1_P1               DDRP_BASE_ADDR + 0x444604
#define DDRP_MASTER0_SARINITVALS                   DDRP_BASE_ADDR + 0x8011c
#define DDRP_DBYTE1_RXENDLYTG2_U1_P1               DDRP_BASE_ADDR + 0x444608
#define DDRP_MASTER0_DBYTEDLLMODECNTRL             DDRP_BASE_ADDR + 0x800e8
#define DDRP_DBYTE1_RXENDLYTG3_U1_P1               DDRP_BASE_ADDR + 0x44460c
#define DDRP_MASTER0_DBYTERXENTRAIN                DDRP_BASE_ADDR + 0x800ec
#define DDRP_MASTER0_CALPEXTOVR                    DDRP_BASE_ADDR + 0x80124
#define DDRP_MASTER0_CALDRVSTR0                    DDRP_BASE_ADDR + 0x80140
#define DDRP_PPGC0_PPGCCTRL1                       DDRP_BASE_ADDR + 0x1c0044
#define DDRP_DBYTE3_TSM0_I2                        DDRP_BASE_ADDR + 0x4cac8
#define DDRP_DBYTE3_TSM1_I2                        DDRP_BASE_ADDR + 0x4cacc
#define DDRP_MASTER0_ANLCDLCALPHDETOUT             DDRP_BASE_ADDR + 0x800fc
#define DDRP_DBYTE2_TXIMPEDANCECTRL0_B1_P3         DDRP_BASE_ADDR + 0xc48504
#define DDRP_DBYTE3_TSM2_I2                        DDRP_BASE_ADDR + 0x4cad0
#define DDRP_MASTER0_PROCODTCTL                    DDRP_BASE_ADDR + 0x80154
#define DDRP_DBYTE1_RXCLKCDLYTG0_U1_P1             DDRP_BASE_ADDR + 0x444640
#define DDRP_MASTER0_PROCODTTIMECTL_P0             DDRP_BASE_ADDR + 0x80158
#define DDRP_PPGC0_PPGCLANE2CRCINMAP0              DDRP_BASE_ADDR + 0x1c0054
#define DDRP_DBYTE1_RXCLKCDLYTG1_U1_P1             DDRP_BASE_ADDR + 0x444644
#define DDRP_DBYTE2_DQDQSRCVCNTRL_B1_P3            DDRP_BASE_ADDR + 0xc4850c
#define DDRP_PPGC0_PPGCLANE2CRCINMAP1              DDRP_BASE_ADDR + 0x1c0058
#define DDRP_DBYTE1_RXCLKCDLYTG2_U1_P1             DDRP_BASE_ADDR + 0x444648
#define DDRP_MASTER0_CALCMPR5OVR                   DDRP_BASE_ADDR + 0x80128
#define DDRP_DBYTE1_RXCLKCDLYTG3_U1_P1             DDRP_BASE_ADDR + 0x44464c
#define DDRP_MASTER0_CALNINTOVR                    DDRP_BASE_ADDR + 0x8012c
#define DDRP_MASTER0_MEMRESETL                     DDRP_BASE_ADDR + 0x80180
#define DDRP_DBYTE3_TXDQDLYTG0_R2_P0               DDRP_BASE_ADDR + 0x4cb00
#define DDRP_DBYTE3_TXDQDLYTG1_R2_P0               DDRP_BASE_ADDR + 0x4cb04
#define DDRP_DBYTE3_TXDQDLYTG2_R2_P0               DDRP_BASE_ADDR + 0x4cb08
#define DDRP_DBYTE2_TXIMPEDANCECTRL1_B1_P3         DDRP_BASE_ADDR + 0xc48524
#define DDRP_DBYTE3_TXDQDLYTG3_R2_P0               DDRP_BASE_ADDR + 0x4cb0c
#define DDRP_PPGC0_PRBSTAPDLY0_I0                  DDRP_BASE_ADDR + 0x1c0090
#define DDRP_DBYTE1_TXDQDLYTG0_R0_P1               DDRP_BASE_ADDR + 0x444300
#define DDRP_PPGC0_PRBSTAPDLY1_I0                  DDRP_BASE_ADDR + 0x1c0094
#define DDRP_DBYTE1_TXDQDLYTG1_R0_P1               DDRP_BASE_ADDR + 0x444304
#define DDRP_DBYTE1_RXCLKDLYTG0_U1_P1              DDRP_BASE_ADDR + 0x444630
#define DDRP_PPGC0_PRBSTAPDLY2_I0                  DDRP_BASE_ADDR + 0x1c0098
#define DDRP_DBYTE1_TXDQDLYTG2_R0_P1               DDRP_BASE_ADDR + 0x444308
#define DDRP_DBYTE1_RXCLKDLYTG1_U1_P1              DDRP_BASE_ADDR + 0x444634
#define DDRP_PPGC0_PRBSTAPDLY3_I0                  DDRP_BASE_ADDR + 0x1c009c
#define DDRP_DBYTE1_PPTDQSCNTINVTRNTG0_P1          DDRP_BASE_ADDR + 0x4442b8
#define DDRP_DBYTE1_TXDQDLYTG3_R0_P1               DDRP_BASE_ADDR + 0x44430c
#define DDRP_DBYTE1_RXCLKDLYTG2_U1_P1              DDRP_BASE_ADDR + 0x444638
#define DDRP_MASTER0_MEMALERTCONTROL               DDRP_BASE_ADDR + 0x8016c
#define DDRP_MASTER0_CORELOOPBACKSEL               DDRP_BASE_ADDR + 0x801c0
#define DDRP_DBYTE1_PPTDQSCNTINVTRNTG1_P1          DDRP_BASE_ADDR + 0x4442bc
#define DDRP_DBYTE1_RXCLKDLYTG3_U1_P1              DDRP_BASE_ADDR + 0x44463c
#define DDRP_MASTER0_MEMALERTCONTROL2              DDRP_BASE_ADDR + 0x80170
#define DDRP_MASTER0_DLLTRAINPARAM                 DDRP_BASE_ADDR + 0x801c4
#define DDRP_PPGC0_GENPRBSBYTE0                    DDRP_BASE_ADDR + 0x1c00c0
#define DDRP_MASTER0_HWTLPCSENA                    DDRP_BASE_ADDR + 0x801c8
#define DDRP_PPGC0_GENPRBSBYTE1                    DDRP_BASE_ADDR + 0x1c00c4
#define DDRP_MASTER0_HWTLPCSENB                    DDRP_BASE_ADDR + 0x801cc
#define DDRP_PPGC0_GENPRBSBYTE2                    DDRP_BASE_ADDR + 0x1c00c8
#define DDRP_DBYTE2_TXIMPEDANCECTRL2_B1_P3         DDRP_BASE_ADDR + 0xc4852c
#define DDRP_MASTER0_HWTLPCSENBYPASS               DDRP_BASE_ADDR + 0x801d0
#define DDRP_PPGC0_GENPRBSBYTE3                    DDRP_BASE_ADDR + 0x1c00cc
#define DDRP_MASTER0_DFICAMODE                     DDRP_BASE_ADDR + 0x801d4
#define DDRP_PPGC0_GENPRBSBYTE4                    DDRP_BASE_ADDR + 0x1c00d0
#define DDRP_DBYTE1_TXDQSDLYTG0_U0_P1              DDRP_BASE_ADDR + 0x444340
#define DDRP_DBYTE2_TXODTDRVSTREN_B1_P3            DDRP_BASE_ADDR + 0xc48534
#define DDRP_MASTER0_HWTCACTL                      DDRP_BASE_ADDR + 0x801d8
#define DDRP_PPGC0_GENPRBSBYTE5                    DDRP_BASE_ADDR + 0x1c00d4
#define DDRP_DBYTE1_TXDQSDLYTG1_U0_P1              DDRP_BASE_ADDR + 0x444344
#define DDRP_MASTER0_HWTCAMODE                     DDRP_BASE_ADDR + 0x801dc
#define DDRP_PPGC0_GENPRBSBYTE6                    DDRP_BASE_ADDR + 0x1c00d8
#define DDRP_DBYTE1_TXDQSDLYTG2_U0_P1              DDRP_BASE_ADDR + 0x444348
#define DDRP_MASTER0_DLLCONTROL                    DDRP_BASE_ADDR + 0x801e0
#define DDRP_PPGC0_GENPRBSBYTE7                    DDRP_BASE_ADDR + 0x1c00dc
#define DDRP_DBYTE1_TXDQSDLYTG3_U0_P1              DDRP_BASE_ADDR + 0x44434c
#define DDRP_MASTER0_PULSEDLLUPDATEPHASE           DDRP_BASE_ADDR + 0x801e4
#define DDRP_PPGC0_GENPRBSBYTE8                    DDRP_BASE_ADDR + 0x1c00e0
#define DDRP_DBYTE3_VREFDAC1_R4                    DDRP_BASE_ADDR + 0x4d0c0
#define DDRP_MASTER0_ACSMGLBLSTART                 DDRP_BASE_ADDR + 0x80204
#define DDRP_PPGC0_GENPRBSBYTE9                    DDRP_BASE_ADDR + 0x1c00e4
#define DDRP_MASTER0_ACSMGLBLSGLSTPCTRL            DDRP_BASE_ADDR + 0x80208
#define DDRP_DBYTE3_TRAININGCNTR_R4                DDRP_BASE_ADDR + 0x4d0c8
#define DDRP_MASTER0_PUBMODE                       DDRP_BASE_ADDR + 0x801b8
#define DDRP_MASTER0_MISCPHYSTATUS                 DDRP_BASE_ADDR + 0x801bc
#define DDRP_MASTER0_LCDLCALPHASE                  DDRP_BASE_ADDR + 0x80210
#define DDRP_MASTER0_LCDLCALCTRL                   DDRP_BASE_ADDR + 0x80214
#define DDRP_DBYTE2_TXSLEWRATE_B1_P3               DDRP_BASE_ADDR + 0xc4857c
#define DDRP_MASTER0_HWTCONTROLOVR0                DDRP_BASE_ADDR + 0x801e8
#define DDRP_MASTER0_CALRATE                       DDRP_BASE_ADDR + 0x80220
#define DDRP_PPGC0_GENPRBSBYTE10                   DDRP_BASE_ADDR + 0x1c00e8
#define DDRP_MASTER0_HWTCONTROLOVR1                DDRP_BASE_ADDR + 0x801ec
#define DDRP_MASTER0_CALZAP                        DDRP_BASE_ADDR + 0x80224
#define DDRP_MASTER0_PORCONTROL                    DDRP_BASE_ADDR + 0x80240
#define DDRP_MASTER0_MAPCAA0TODFI                  DDRP_BASE_ADDR + 0x80400
#define DDRP_PPGC0_GENPRBSBYTE11                   DDRP_BASE_ADDR + 0x1c00ec
#define DDRP_DBYTE3_VREFDAC0_R4                    DDRP_BASE_ADDR + 0x4d100
#define DDRP_MASTER0_DLLGAINCTL_P0                 DDRP_BASE_ADDR + 0x801f0
#define DDRP_MASTER0_MAPCAA1TODFI                  DDRP_BASE_ADDR + 0x80404
#define DDRP_PPGC0_GENPRBSBYTE12                   DDRP_BASE_ADDR + 0x1c00f0
#define DDRP_MASTER0_DLLLOCKPARAM_P0               DDRP_BASE_ADDR + 0x801f4
#define DDRP_MASTER0_MAPCAA2TODFI                  DDRP_BASE_ADDR + 0x80408
#define DDRP_PPGC0_GENPRBSBYTE13                   DDRP_BASE_ADDR + 0x1c00f4
#define DDRP_MASTER0_HWTCONTROLVAL0                DDRP_BASE_ADDR + 0x801f8
#define DDRP_MASTER0_MAPCAA3TODFI                  DDRP_BASE_ADDR + 0x8040c
#define DDRP_PPGC0_GENPRBSBYTE14                   DDRP_BASE_ADDR + 0x1c00f8
#define DDRP_DBYTE2_RXENDLYTG0_U1_P3               DDRP_BASE_ADDR + 0xc48600
#define DDRP_MASTER0_HWTCONTROLVAL1                DDRP_BASE_ADDR + 0x801fc
#define DDRP_MASTER0_MAPCAA4TODFI                  DDRP_BASE_ADDR + 0x80410
#define DDRP_PPGC0_GENPRBSBYTE15                   DDRP_BASE_ADDR + 0x1c00fc
#define DDRP_DBYTE2_RXENDLYTG1_U1_P3               DDRP_BASE_ADDR + 0xc48604
#define DDRP_MASTER0_MAPCAA5TODFI                  DDRP_BASE_ADDR + 0x80414
#define DDRP_DBYTE2_RXENDLYTG2_U1_P3               DDRP_BASE_ADDR + 0xc48608
#define DDRP_MASTER0_MAPCAA6TODFI                  DDRP_BASE_ADDR + 0x80418
#define DDRP_DBYTE2_RXENDLYTG3_U1_P3               DDRP_BASE_ADDR + 0xc4860c
#define DDRP_MASTER0_CALBUSY                       DDRP_BASE_ADDR + 0x8025c
#define DDRP_MASTER0_MAPCAA7TODFI                  DDRP_BASE_ADDR + 0x8041c
#define DDRP_MASTER0_CALMISC2                      DDRP_BASE_ADDR + 0x80260
#define DDRP_MASTER0_MAPCAA8TODFI                  DDRP_BASE_ADDR + 0x80420
#define DDRP_MASTER0_PSTATE                        DDRP_BASE_ADDR + 0x8022c
#define DDRP_MASTER0_MAPCAA9TODFI                  DDRP_BASE_ADDR + 0x80424
#define DDRP_MASTER0_MAPCAB0TODFI                  DDRP_BASE_ADDR + 0x80440
#define DDRP_PPGC0_PRBSGENCTL                      DDRP_BASE_ADDR + 0x1c0180
#define DDRP_MASTER0_CALPREDRIVEROVERRIDE          DDRP_BASE_ADDR + 0x80230
#define DDRP_MASTER0_MAPCAB1TODFI                  DDRP_BASE_ADDR + 0x80444
#define DDRP_PPGC0_PRBSGENSTATELO                  DDRP_BASE_ADDR + 0x1c0184
#define DDRP_MASTER0_PLLOUTGATECONTROL             DDRP_BASE_ADDR + 0x80234
#define DDRP_MASTER0_MAPCAB2TODFI                  DDRP_BASE_ADDR + 0x80448
#define DDRP_PPGC0_PRBSGENSTATEHI                  DDRP_BASE_ADDR + 0x1c0188
#define DDRP_MASTER0_MAPCAB3TODFI                  DDRP_BASE_ADDR + 0x8044c
#define DDRP_PPGC0_PRBSCHKSTATELO                  DDRP_BASE_ADDR + 0x1c018c
#define DDRP_DBYTE2_RXCLKCDLYTG0_U1_P3             DDRP_BASE_ADDR + 0xc48640
#define DDRP_MASTER0_UCMEMRESETCONTROL             DDRP_BASE_ADDR + 0x8023c
#define DDRP_MASTER0_MAPCAB4TODFI                  DDRP_BASE_ADDR + 0x80450
#define DDRP_PPGC0_PRBSCHKSTATEHI                  DDRP_BASE_ADDR + 0x1c0190
#define DDRP_DBYTE2_RXCLKCDLYTG1_U1_P3             DDRP_BASE_ADDR + 0xc48644
#define DDRP_MASTER0_MAPCAB5TODFI                  DDRP_BASE_ADDR + 0x80454
#define DDRP_PPGC0_PRBSGENCTL1                     DDRP_BASE_ADDR + 0x1c0194
#define DDRP_DBYTE2_RXCLKCDLYTG2_U1_P3             DDRP_BASE_ADDR + 0xc48648
#define DDRP_MASTER0_MAPCAB6TODFI                  DDRP_BASE_ADDR + 0x80458
#define DDRP_PPGC0_PRBSGENCTL2                     DDRP_BASE_ADDR + 0x1c0198
#define DDRP_DBYTE2_RXCLKCDLYTG3_U1_P3             DDRP_BASE_ADDR + 0xc4864c
#define DDRP_MASTER0_MAPCAB7TODFI                  DDRP_BASE_ADDR + 0x8045c
#define DDRP_MASTER0_CALMISC                       DDRP_BASE_ADDR + 0x80268
#define DDRP_MASTER0_MAPCAB8TODFI                  DDRP_BASE_ADDR + 0x80460
#define DDRP_MASTER0_CALVREFS                      DDRP_BASE_ADDR + 0x8026c
#define DDRP_MASTER0_MAPCAB9TODFI                  DDRP_BASE_ADDR + 0x80464
#define DDRP_MASTER0_HWTSWIZZLEHWTADDRESS0         DDRP_BASE_ADDR + 0x80480
#define DDRP_MASTER0_CALCMPR5                      DDRP_BASE_ADDR + 0x80270
#define DDRP_MASTER0_HWTSWIZZLEHWTADDRESS1         DDRP_BASE_ADDR + 0x80484
#define DDRP_MASTER0_CALNINT                       DDRP_BASE_ADDR + 0x80274
#define DDRP_MASTER0_HWTSWIZZLEHWTADDRESS2         DDRP_BASE_ADDR + 0x80488
#define DDRP_DBYTE3_TRAININGINCDECDTSMEN_R4        DDRP_BASE_ADDR + 0x4d188
#define DDRP_MASTER0_CALPEXT                       DDRP_BASE_ADDR + 0x80278
#define DDRP_MASTER0_HWTSWIZZLEHWTADDRESS3         DDRP_BASE_ADDR + 0x8048c
#define DDRP_DBYTE2_TXDQDLYTG0_R0_P3               DDRP_BASE_ADDR + 0xc48300
#define DDRP_MASTER0_HWTSWIZZLEHWTADDRESS4         DDRP_BASE_ADDR + 0x80490
#define DDRP_DBYTE2_TXDQDLYTG1_R0_P3               DDRP_BASE_ADDR + 0xc48304
#define DDRP_DBYTE2_RXCLKDLYTG0_U1_P3              DDRP_BASE_ADDR + 0xc48630
#define DDRP_MASTER0_HWTSWIZZLEHWTADDRESS5         DDRP_BASE_ADDR + 0x80494
#define DDRP_DBYTE2_TXDQDLYTG2_R0_P3               DDRP_BASE_ADDR + 0xc48308
#define DDRP_DBYTE2_RXCLKDLYTG1_U1_P3              DDRP_BASE_ADDR + 0xc48634
#define DDRP_MASTER0_HWTSWIZZLEHWTADDRESS6         DDRP_BASE_ADDR + 0x80498
#define DDRP_DBYTE2_PPTDQSCNTINVTRNTG0_P3          DDRP_BASE_ADDR + 0xc482b8
#define DDRP_DBYTE2_TXDQDLYTG3_R0_P3               DDRP_BASE_ADDR + 0xc4830c
#define DDRP_DBYTE2_RXCLKDLYTG2_U1_P3              DDRP_BASE_ADDR + 0xc48638
#define DDRP_MASTER0_HWTSWIZZLEHWTADDRESS7         DDRP_BASE_ADDR + 0x8049c
#define DDRP_DBYTE2_PPTDQSCNTINVTRNTG1_P3          DDRP_BASE_ADDR + 0xc482bc
#define DDRP_DBYTE2_RXCLKDLYTG3_U1_P3              DDRP_BASE_ADDR + 0xc4863c
#define DDRP_MASTER0_HWTSWIZZLEHWTADDRESS8         DDRP_BASE_ADDR + 0x804a0
#define DDRP_DBYTE3_RXPBDLYTG0_R4                  DDRP_BASE_ADDR + 0x4d1a0
#define DDRP_MASTER0_PHYINTERRUPTENABLE            DDRP_BASE_ADDR + 0x8046c
#define DDRP_MASTER0_HWTSWIZZLEHWTADDRESS9         DDRP_BASE_ADDR + 0x804a4
#define DDRP_MASTER0_HWTSWIZZLEHWTADDRESS17        DDRP_BASE_ADDR + 0x804c0
#define DDRP_DBYTE3_RXPBDLYTG1_R4                  DDRP_BASE_ADDR + 0x4d1a4
#define DDRP_MASTER0_PHYINTERRUPTFWCONTROL         DDRP_BASE_ADDR + 0x80470
#define DDRP_MASTER0_HWTSWIZZLEHWTACTN             DDRP_BASE_ADDR + 0x804c4
#define DDRP_MASTER0_PHYINTERRUPTMASK              DDRP_BASE_ADDR + 0x80474
#define DDRP_MASTER0_HWTSWIZZLEHWTBANK0            DDRP_BASE_ADDR + 0x804c8
#define DDRP_MASTER0_PHYINTERRUPTCLEAR             DDRP_BASE_ADDR + 0x80478
#define DDRP_MASTER0_HWTSWIZZLEHWTBANK1            DDRP_BASE_ADDR + 0x804cc
#define DDRP_DBYTE2_TXDQSDLYTG0_U0_P3              DDRP_BASE_ADDR + 0xc48340
#define DDRP_MASTER0_PHYINTERRUPTSTATUS            DDRP_BASE_ADDR + 0x8047c
#define DDRP_MASTER0_HWTSWIZZLEHWTBANK2            DDRP_BASE_ADDR + 0x804d0
#define DDRP_DBYTE2_TXDQSDLYTG1_U0_P3              DDRP_BASE_ADDR + 0xc48344
#define DDRP_MASTER0_HWTSWIZZLEHWTBG0              DDRP_BASE_ADDR + 0x804d4
#define DDRP_DBYTE2_TXDQSDLYTG2_U0_P3              DDRP_BASE_ADDR + 0xc48348
#define DDRP_MASTER0_HWTSWIZZLEHWTBG1              DDRP_BASE_ADDR + 0x804d8
#define DDRP_DBYTE2_TXDQSDLYTG3_U0_P3              DDRP_BASE_ADDR + 0xc4834c
#define DDRP_MASTER0_HWTSWIZZLEHWTCASN             DDRP_BASE_ADDR + 0x804dc
#define DDRP_MASTER0_HWTSWIZZLEHWTADDRESS10        DDRP_BASE_ADDR + 0x804a8
#define DDRP_MASTER0_HWTSWIZZLEHWTRASN             DDRP_BASE_ADDR + 0x804e0
#define DDRP_DBYTE3_RXPBDLYTG2_R4                  DDRP_BASE_ADDR + 0x4d1a8
#define DDRP_MASTER0_HWTSWIZZLEHWTADDRESS11        DDRP_BASE_ADDR + 0x804ac
#define DDRP_MASTER0_HWTSWIZZLEHWTWEN              DDRP_BASE_ADDR + 0x804e4
#define DDRP_DBYTE3_RXPBDLYTG3_R4                  DDRP_BASE_ADDR + 0x4d1ac
#define DDRP_MASTER0_HWTSWIZZLEHWTADDRESS12        DDRP_BASE_ADDR + 0x804b0
#define DDRP_MASTER0_HWTSWIZZLEHWTADDRESS13        DDRP_BASE_ADDR + 0x804b4
#define DDRP_MASTER0_HWTSWIZZLEHWTADDRESS14        DDRP_BASE_ADDR + 0x804b8
#define DDRP_MASTER0_HWTSWIZZLEHWTADDRESS15        DDRP_BASE_ADDR + 0x804bc
#define DDRP_MASTER0_HWTSWIZZLEHWTPARITYIN         DDRP_BASE_ADDR + 0x804e8
#define DDRP_MASTER0_DFIHANDSHAKEDELAYS0           DDRP_BASE_ADDR + 0x804f0
#define DDRP_MASTER0_DFIHANDSHAKEDELAYS1           DDRP_BASE_ADDR + 0x804f4
#define DDRP_DBYTE3_TSM0_I3                        DDRP_BASE_ADDR + 0x4cec8
#define DDRP_DBYTE3_TSM1_I3                        DDRP_BASE_ADDR + 0x4cecc
#define DDRP_DBYTE3_TSM2_I3                        DDRP_BASE_ADDR + 0x4ced0
#define DDRP_DBYTE3_TXDQDLYTG0_R3_P0               DDRP_BASE_ADDR + 0x4cf00
#define DDRP_DBYTE3_TXDQDLYTG1_R3_P0               DDRP_BASE_ADDR + 0x4cf04
#define DDRP_DBYTE3_TXDQDLYTG2_R3_P0               DDRP_BASE_ADDR + 0x4cf08
#define DDRP_DBYTE3_TXDQDLYTG3_R3_P0               DDRP_BASE_ADDR + 0x4cf0c
#define DDRP_PPGC0_PRBSTAPDLY0_I1                  DDRP_BASE_ADDR + 0x1c0490
#define DDRP_ACSM0_ACSMPLAYBACK0X0_P2              DDRP_BASE_ADDR + 0x900200
#define DDRP_PPGC0_PRBSTAPDLY1_I1                  DDRP_BASE_ADDR + 0x1c0494
#define DDRP_ACSM0_ACSMPLAYBACK1X0_P2              DDRP_BASE_ADDR + 0x900204
#define DDRP_DBYTE1_TXDQDLYTG0_R1_P1               DDRP_BASE_ADDR + 0x444700
#define DDRP_PPGC0_PRBSTAPDLY2_I1                  DDRP_BASE_ADDR + 0x1c0498
#define DDRP_ACSM0_ACSMPLAYBACK0X1_P2              DDRP_BASE_ADDR + 0x900208
#define DDRP_DBYTE1_TXDQDLYTG1_R1_P1               DDRP_BASE_ADDR + 0x444704
#define DDRP_PPGC0_PRBSTAPDLY3_I1                  DDRP_BASE_ADDR + 0x1c049c
#define DDRP_ACSM0_ACSMPLAYBACK1X1_P2              DDRP_BASE_ADDR + 0x90020c
#define DDRP_DBYTE1_TXDQDLYTG2_R1_P1               DDRP_BASE_ADDR + 0x444708
#define DDRP_ACSM0_ACSMPLAYBACK0X2_P2              DDRP_BASE_ADDR + 0x900210
#define DDRP_DBYTE1_TXDQDLYTG3_R1_P1               DDRP_BASE_ADDR + 0x44470c
#define DDRP_ACSM0_ACSMPLAYBACK1X2_P2              DDRP_BASE_ADDR + 0x900214
#define DDRP_ACSM0_ACSMPLAYBACK0X3_P2              DDRP_BASE_ADDR + 0x900218
#define DDRP_ACSM0_ACSMPLAYBACK1X3_P2              DDRP_BASE_ADDR + 0x90021c
#define DDRP_ACSM0_ACSMPLAYBACK0X4_P2              DDRP_BASE_ADDR + 0x900220
#define DDRP_ACSM0_ACSMPLAYBACK1X4_P2              DDRP_BASE_ADDR + 0x900224
#define DDRP_DBYTE1_TXDQSDLYTG0_U1_P1              DDRP_BASE_ADDR + 0x444740
#define DDRP_DBYTE1_TXDQSDLYTG1_U1_P1              DDRP_BASE_ADDR + 0x444744
#define DDRP_DBYTE1_TXDQSDLYTG2_U1_P1              DDRP_BASE_ADDR + 0x444748
#define DDRP_DBYTE1_TXDQSDLYTG3_U1_P1              DDRP_BASE_ADDR + 0x44474c
#define DDRP_DBYTE3_VREFDAC1_R5                    DDRP_BASE_ADDR + 0x4d4c0
#define DDRP_DBYTE3_TRAININGCNTR_R5                DDRP_BASE_ADDR + 0x4d4c8
#define DDRP_ACSM0_ACSMPLAYBACK0X5_P2              DDRP_BASE_ADDR + 0x900228
#define DDRP_ACSM0_ACSMPLAYBACK1X5_P2              DDRP_BASE_ADDR + 0x90022c
#define DDRP_ACSM0_ACSMPLAYBACK0X6_P2              DDRP_BASE_ADDR + 0x900230
#define DDRP_ACSM0_ACSMPLAYBACK1X6_P2              DDRP_BASE_ADDR + 0x900234
#define DDRP_ACSM0_ACSMPLAYBACK0X7_P2              DDRP_BASE_ADDR + 0x900238
#define DDRP_MASTER0_CALCMPINVERT                  DDRP_BASE_ADDR + 0x802a0
#define DDRP_ACSM0_ACSMPLAYBACK1X7_P2              DDRP_BASE_ADDR + 0x90023c
#define DDRP_MASTER0_DFIRDDATACSDESTMAP_P0         DDRP_BASE_ADDR + 0x802c0
#define DDRP_DBYTE3_VREFDAC0_R5                    DDRP_BASE_ADDR + 0x4d500
#define DDRP_MASTER0_VREFINGLOBAL_P0               DDRP_BASE_ADDR + 0x802c8
#define DDRP_MASTER0_DFIWRDATACSDESTMAP_P0         DDRP_BASE_ADDR + 0x802d0
#define DDRP_MASTER0_MASUPDGOODCTR                 DDRP_BASE_ADDR + 0x802d4
#define DDRP_MASTER0_PHYUPD0GOODCTR                DDRP_BASE_ADDR + 0x802d8
#define DDRP_MASTER0_PHYUPD1GOODCTR                DDRP_BASE_ADDR + 0x802dc
#define DDRP_MASTER0_CTLUPD0GOODCTR                DDRP_BASE_ADDR + 0x802e0
#define DDRP_MASTER0_CTLUPD1GOODCTR                DDRP_BASE_ADDR + 0x802e4
#define DDRP_MASTER0_CALCMPANACNTRL                DDRP_BASE_ADDR + 0x802b8
#define DDRP_MASTER0_PLLPWRDN                      DDRP_BASE_ADDR + 0x8030c
#define DDRP_MASTER0_PLLRESET                      DDRP_BASE_ADDR + 0x80310
#define DDRP_MASTER0_PLLCTRL2_P0                   DDRP_BASE_ADDR + 0x80314
#define DDRP_ANIB0_ATXDLY_P3                       DDRP_BASE_ADDR + 0xc00200
#define DDRP_MASTER0_PLLCTRL0                      DDRP_BASE_ADDR + 0x80318
#define DDRP_MASTER0_PLLCTRL1_P0                   DDRP_BASE_ADDR + 0x8031c
#define DDRP_MASTER0_MASUPDFAILCTR                 DDRP_BASE_ADDR + 0x802e8
#define DDRP_MASTER0_PLLTST                        DDRP_BASE_ADDR + 0x80320
#define DDRP_MASTER0_PHYUPD0FAILCTR                DDRP_BASE_ADDR + 0x802ec
#define DDRP_MASTER0_PLLLOCKSTATUS                 DDRP_BASE_ADDR + 0x80324
#define DDRP_MASTER0_DLYTESTSEQ                    DDRP_BASE_ADDR + 0x80340
#define DDRP_MASTER0_PHYUPD1FAILCTR                DDRP_BASE_ADDR + 0x802f0
#define DDRP_MASTER0_DLYTESTRINGSELDB              DDRP_BASE_ADDR + 0x80344
#define DDRP_MASTER0_PHYPERFCTRENABLE              DDRP_BASE_ADDR + 0x802f4
#define DDRP_MASTER0_DLYTESTRINGSELAC              DDRP_BASE_ADDR + 0x80348
#define DDRP_DBYTE3_TRAININGINCDECDTSMEN_R5        DDRP_BASE_ADDR + 0x4d588
#define DDRP_MASTER0_DLYTESTCNTDFICLKIV            DDRP_BASE_ADDR + 0x8034c
#define DDRP_DBYTE2_TXDQDLYTG0_R1_P3               DDRP_BASE_ADDR + 0xc48700
#define DDRP_MASTER0_DLYTESTCNTDFICLK              DDRP_BASE_ADDR + 0x80350
#define DDRP_DBYTE2_TXDQDLYTG1_R1_P3               DDRP_BASE_ADDR + 0xc48704
#define DDRP_MASTER0_DLYTESTCNTRINGOSCDB0          DDRP_BASE_ADDR + 0x80354
#define DDRP_DBYTE2_TXDQDLYTG2_R1_P3               DDRP_BASE_ADDR + 0xc48708
#define DDRP_MASTER0_DLYTESTCNTRINGOSCDB1          DDRP_BASE_ADDR + 0x80358
#define DDRP_DBYTE2_TXDQDLYTG3_R1_P3               DDRP_BASE_ADDR + 0xc4870c
#define DDRP_MASTER0_DLYTESTCNTRINGOSCDB2          DDRP_BASE_ADDR + 0x8035c
#define DDRP_MASTER0_PLLTESTMODE_P0                DDRP_BASE_ADDR + 0x80328
#define DDRP_MASTER0_DLYTESTCNTRINGOSCDB3          DDRP_BASE_ADDR + 0x80360
#define DDRP_DBYTE3_RXPBDLYTG0_R5                  DDRP_BASE_ADDR + 0x4d5a0
#define DDRP_MASTER0_PLLCTRL3                      DDRP_BASE_ADDR + 0x8032c
#define DDRP_MASTER0_DLYTESTCNTRINGOSCDB4          DDRP_BASE_ADDR + 0x80364
#define DDRP_MASTER0_MSTLCDLDBGCNTL                DDRP_BASE_ADDR + 0x80380
#define DDRP_DBYTE3_RXPBDLYTG1_R5                  DDRP_BASE_ADDR + 0x4d5a4
#define DDRP_MASTER0_PLLCTRL4_P0                   DDRP_BASE_ADDR + 0x80330
#define DDRP_MASTER0_MSTLCDL0DBGRES                DDRP_BASE_ADDR + 0x80384
#define DDRP_MASTER0_PLLENDOFCAL                   DDRP_BASE_ADDR + 0x80334
#define DDRP_MASTER0_MSTLCDL1DBGRES                DDRP_BASE_ADDR + 0x80388
#define DDRP_MASTER0_PLLSTANDBYEFF                 DDRP_BASE_ADDR + 0x80338
#define DDRP_MASTER0_LCDLDBGCNTL                   DDRP_BASE_ADDR + 0x8038c
#define DDRP_DBYTE2_TXDQSDLYTG0_U1_P3              DDRP_BASE_ADDR + 0xc48740
#define DDRP_MASTER0_PLLDACVALOUT                  DDRP_BASE_ADDR + 0x8033c
#define DDRP_MASTER0_ACLCDLSTATUS                  DDRP_BASE_ADDR + 0x80390
#define DDRP_DBYTE2_TXDQSDLYTG1_U1_P3              DDRP_BASE_ADDR + 0xc48744
#define DDRP_DBYTE2_TXDQSDLYTG2_U1_P3              DDRP_BASE_ADDR + 0xc48748
#define DDRP_DBYTE2_TXDQSDLYTG3_U1_P3              DDRP_BASE_ADDR + 0xc4874c
#define DDRP_MASTER0_DLYTESTCNTRINGOSCDB5          DDRP_BASE_ADDR + 0x80368
#define DDRP_DBYTE3_RXPBDLYTG2_R5                  DDRP_BASE_ADDR + 0x4d5a8
#define DDRP_MASTER0_DLYTESTCNTRINGOSCDB6          DDRP_BASE_ADDR + 0x8036c
#define DDRP_MASTER0_DFIFREQXLAT0                  DDRP_BASE_ADDR + 0x803c0
#define DDRP_DBYTE3_RXPBDLYTG3_R5                  DDRP_BASE_ADDR + 0x4d5ac
#define DDRP_MASTER0_DLYTESTCNTRINGOSCDB7          DDRP_BASE_ADDR + 0x80370
#define DDRP_MASTER0_DFIFREQXLAT1                  DDRP_BASE_ADDR + 0x803c4
#define DDRP_MASTER0_DLYTESTCNTRINGOSCDB8          DDRP_BASE_ADDR + 0x80374
#define DDRP_MASTER0_DFIFREQXLAT2                  DDRP_BASE_ADDR + 0x803c8
#define DDRP_MASTER0_DLYTESTCNTRINGOSCDB9          DDRP_BASE_ADDR + 0x80378
#define DDRP_MASTER0_DFIFREQXLAT3                  DDRP_BASE_ADDR + 0x803cc
#define DDRP_MASTER0_DLYTESTCNTRINGOSCAC           DDRP_BASE_ADDR + 0x8037c
#define DDRP_MASTER0_DFIFREQXLAT4                  DDRP_BASE_ADDR + 0x803d0
#define DDRP_MASTER0_DFIFREQXLAT5                  DDRP_BASE_ADDR + 0x803d4
#define DDRP_MASTER0_DFIFREQXLAT6                  DDRP_BASE_ADDR + 0x803d8
#define DDRP_MASTER0_DFIFREQXLAT7                  DDRP_BASE_ADDR + 0x803dc
#define DDRP_MASTER0_TXRDPTRINIT                   DDRP_BASE_ADDR + 0x803e0
#define DDRP_MASTER0_DFIINITCOMPLETE               DDRP_BASE_ADDR + 0x803e4
#define DDRP_ANIB8_ATXDLY_P2                       DDRP_BASE_ADDR + 0x820200
#define DDRP_MASTER0_CUSTPHYREV                    DDRP_BASE_ADDR + 0x803b4
#define DDRP_DBYTE3_TSM0_I4                        DDRP_BASE_ADDR + 0x4d2c8
#define DDRP_MASTER0_PHYREV                        DDRP_BASE_ADDR + 0x803b8
#define DDRP_DBYTE3_TSM1_I4                        DDRP_BASE_ADDR + 0x4d2cc
#define DDRP_MASTER0_LP3EXITSEQ0BSTARTVECTOR       DDRP_BASE_ADDR + 0x803bc
#define DDRP_DBYTE3_TSM2_I4                        DDRP_BASE_ADDR + 0x4d2d0
#define DDRP_MASTER0_DFIFREQRATIO_P0               DDRP_BASE_ADDR + 0x803e8
#define DDRP_MASTER0_RXFIFOCHECKS                  DDRP_BASE_ADDR + 0x803ec
#define DDRP_DBYTE3_TXDQDLYTG0_R4_P0               DDRP_BASE_ADDR + 0x4d300
#define DDRP_DBYTE3_TXDQDLYTG1_R4_P0               DDRP_BASE_ADDR + 0x4d304
#define DDRP_DBYTE3_TXDQDLYTG2_R4_P0               DDRP_BASE_ADDR + 0x4d308
#define DDRP_DBYTE3_TXDQDLYTG3_R4_P0               DDRP_BASE_ADDR + 0x4d30c
#define DDRP_MASTER0_MTESTDTOCTRL                  DDRP_BASE_ADDR + 0x803fc
#define DDRP_PPGC0_PRBSTAPDLY0_I2                  DDRP_BASE_ADDR + 0x1c0890
#define DDRP_PPGC0_PRBSTAPDLY1_I2                  DDRP_BASE_ADDR + 0x1c0894
#define DDRP_DBYTE1_TXDQDLYTG0_R2_P1               DDRP_BASE_ADDR + 0x444b00
#define DDRP_PPGC0_PRBSTAPDLY2_I2                  DDRP_BASE_ADDR + 0x1c0898
#define DDRP_DBYTE1_TXDQDLYTG1_R2_P1               DDRP_BASE_ADDR + 0x444b04
#define DDRP_PPGC0_PRBSTAPDLY3_I2                  DDRP_BASE_ADDR + 0x1c089c
#define DDRP_DBYTE1_TXDQDLYTG2_R2_P1               DDRP_BASE_ADDR + 0x444b08
#define DDRP_DBYTE1_TXDQDLYTG3_R2_P1               DDRP_BASE_ADDR + 0x444b0c
#define DDRP_DBYTE3_VREFDAC1_R6                    DDRP_BASE_ADDR + 0x4d8c0
#define DDRP_DBYTE3_TRAININGCNTR_R6                DDRP_BASE_ADDR + 0x4d8c8
#define DDRP_DBYTE3_VREFDAC0_R6                    DDRP_BASE_ADDR + 0x4d900
#define DDRP_DBYTE3_TRAININGINCDECDTSMEN_R6        DDRP_BASE_ADDR + 0x4d988
#define DDRP_DBYTE2_TXDQDLYTG0_R2_P3               DDRP_BASE_ADDR + 0xc48b00
#define DDRP_DBYTE2_TXDQDLYTG1_R2_P3               DDRP_BASE_ADDR + 0xc48b04
#define DDRP_DBYTE2_TXDQDLYTG2_R2_P3               DDRP_BASE_ADDR + 0xc48b08
#define DDRP_DBYTE2_TXDQDLYTG3_R2_P3               DDRP_BASE_ADDR + 0xc48b0c
#define DDRP_INITENG0_SEQ0BGPR1_P2                 DDRP_BASE_ADDR + 0xa40804
#define DDRP_INITENG0_SEQ0BGPR2_P2                 DDRP_BASE_ADDR + 0xa40808
#define DDRP_DBYTE3_RXPBDLYTG0_R6                  DDRP_BASE_ADDR + 0x4d9a0
#define DDRP_INITENG0_SEQ0BGPR3_P2                 DDRP_BASE_ADDR + 0xa4080c
#define DDRP_DBYTE3_RXPBDLYTG1_R6                  DDRP_BASE_ADDR + 0x4d9a4
#define DDRP_INITENG0_SEQ0BGPR4_P2                 DDRP_BASE_ADDR + 0xa40810
#define DDRP_INITENG0_SEQ0BGPR5_P2                 DDRP_BASE_ADDR + 0xa40814
#define DDRP_INITENG0_SEQ0BGPR6_P2                 DDRP_BASE_ADDR + 0xa40818
#define DDRP_INITENG0_SEQ0BGPR7_P2                 DDRP_BASE_ADDR + 0xa4081c
#define DDRP_INITENG0_SEQ0BGPR8_P2                 DDRP_BASE_ADDR + 0xa40820
#define DDRP_DBYTE3_RXPBDLYTG2_R6                  DDRP_BASE_ADDR + 0x4d9a8
#define DDRP_DBYTE3_RXPBDLYTG3_R6                  DDRP_BASE_ADDR + 0x4d9ac
#define DDRP_DBYTE3_TSM0_I5                        DDRP_BASE_ADDR + 0x4d6c8
#define DDRP_DBYTE3_TSM1_I5                        DDRP_BASE_ADDR + 0x4d6cc
#define DDRP_DBYTE3_TSM2_I5                        DDRP_BASE_ADDR + 0x4d6d0
#define DDRP_DBYTE3_TXDQDLYTG0_R5_P0               DDRP_BASE_ADDR + 0x4d700
#define DDRP_DBYTE3_TXDQDLYTG1_R5_P0               DDRP_BASE_ADDR + 0x4d704
#define DDRP_DBYTE3_TXDQDLYTG2_R5_P0               DDRP_BASE_ADDR + 0x4d708
#define DDRP_DBYTE3_TXDQDLYTG3_R5_P0               DDRP_BASE_ADDR + 0x4d70c
#define DDRP_PPGC0_PRBSTAPDLY0_I3                  DDRP_BASE_ADDR + 0x1c0c90
#define DDRP_PPGC0_PRBSTAPDLY1_I3                  DDRP_BASE_ADDR + 0x1c0c94
#define DDRP_DBYTE1_TXDQDLYTG0_R3_P1               DDRP_BASE_ADDR + 0x444f00
#define DDRP_PPGC0_PRBSTAPDLY2_I3                  DDRP_BASE_ADDR + 0x1c0c98
#define DDRP_DBYTE1_TXDQDLYTG1_R3_P1               DDRP_BASE_ADDR + 0x444f04
#define DDRP_PPGC0_PRBSTAPDLY3_I3                  DDRP_BASE_ADDR + 0x1c0c9c
#define DDRP_DBYTE1_TXDQDLYTG2_R3_P1               DDRP_BASE_ADDR + 0x444f08
#define DDRP_DBYTE1_TXDQDLYTG3_R3_P1               DDRP_BASE_ADDR + 0x444f0c
#define DDRP_DBYTE3_VREFDAC1_R7                    DDRP_BASE_ADDR + 0x4dcc0
#define DDRP_DBYTE3_TRAININGCNTR_R7                DDRP_BASE_ADDR + 0x4dcc8
#define DDRP_DBYTE3_VREFDAC0_R7                    DDRP_BASE_ADDR + 0x4dd00
#define DDRP_DBYTE3_TRAININGINCDECDTSMEN_R7        DDRP_BASE_ADDR + 0x4dd88
#define DDRP_DBYTE2_TXDQDLYTG0_R3_P3               DDRP_BASE_ADDR + 0xc48f00
#define DDRP_DBYTE2_TXDQDLYTG1_R3_P3               DDRP_BASE_ADDR + 0xc48f04
#define DDRP_DBYTE2_TXDQDLYTG2_R3_P3               DDRP_BASE_ADDR + 0xc48f08
#define DDRP_DBYTE2_TXDQDLYTG3_R3_P3               DDRP_BASE_ADDR + 0xc48f0c
#define DDRP_DBYTE3_RXPBDLYTG0_R7                  DDRP_BASE_ADDR + 0x4dda0
#define DDRP_DBYTE3_RXPBDLYTG1_R7                  DDRP_BASE_ADDR + 0x4dda4
#define DDRP_DBYTE3_RXPBDLYTG2_R7                  DDRP_BASE_ADDR + 0x4dda8
#define DDRP_DBYTE3_RXPBDLYTG3_R7                  DDRP_BASE_ADDR + 0x4ddac
#define DDRP_DBYTE3_TSM0_I6                        DDRP_BASE_ADDR + 0x4dac8
#define DDRP_DBYTE3_TSM1_I6                        DDRP_BASE_ADDR + 0x4dacc
#define DDRP_DBYTE3_TSM2_I6                        DDRP_BASE_ADDR + 0x4dad0
#define DDRP_DBYTE3_TXDQDLYTG0_R6_P0               DDRP_BASE_ADDR + 0x4db00
#define DDRP_DBYTE3_TXDQDLYTG1_R6_P0               DDRP_BASE_ADDR + 0x4db04
#define DDRP_DBYTE3_TXDQDLYTG2_R6_P0               DDRP_BASE_ADDR + 0x4db08
#define DDRP_DBYTE3_TXDQDLYTG3_R6_P0               DDRP_BASE_ADDR + 0x4db0c
#define DDRP_PPGC0_PRBSTAPDLY0_I4                  DDRP_BASE_ADDR + 0x1c1090
#define DDRP_PPGC0_PRBSTAPDLY1_I4                  DDRP_BASE_ADDR + 0x1c1094
#define DDRP_ANIB1_AFORCEDRVCONT                   DDRP_BASE_ADDR + 0x409c
#define DDRP_DBYTE1_TXDQDLYTG0_R4_P1               DDRP_BASE_ADDR + 0x445300
#define DDRP_PPGC0_PRBSTAPDLY2_I4                  DDRP_BASE_ADDR + 0x1c1098
#define DDRP_ANIB1_AFORCETRICONT                   DDRP_BASE_ADDR + 0x40a0
#define DDRP_ANIB1_MTESTMUXSEL                     DDRP_BASE_ADDR + 0x4068
#define DDRP_DBYTE1_TXDQDLYTG1_R4_P1               DDRP_BASE_ADDR + 0x445304
#define DDRP_PPGC0_PRBSTAPDLY3_I4                  DDRP_BASE_ADDR + 0x1c109c
#define DDRP_DBYTE1_TXDQDLYTG2_R4_P1               DDRP_BASE_ADDR + 0x445308
#define DDRP_DBYTE1_TXDQDLYTG3_R4_P1               DDRP_BASE_ADDR + 0x44530c
#define DDRP_DBYTE3_VREFDAC1_R8                    DDRP_BASE_ADDR + 0x4e0c0
#define DDRP_ANIB1_ATXIMPEDANCE                    DDRP_BASE_ADDR + 0x410c
#define DDRP_DBYTE3_TRAININGCNTR_R8                DDRP_BASE_ADDR + 0x4e0c8
#define DDRP_DBYTE3_VREFDAC0_R8                    DDRP_BASE_ADDR + 0x4e100
#define DDRP_ANIB1_ATESTPRBSERR                    DDRP_BASE_ADDR + 0x414c
#define DDRP_ANIB1_ATXSLEWRATE                     DDRP_BASE_ADDR + 0x4154
#define DDRP_ANIB1_ATESTPRBSERRCNT                 DDRP_BASE_ADDR + 0x4158
#define DDRP_ANIB5_ATXDLY_P1                       DDRP_BASE_ADDR + 0x414200
#define DDRP_DBYTE3_TRAININGINCDECDTSMEN_R8        DDRP_BASE_ADDR + 0x4e188
#define DDRP_DBYTE2_TXDQDLYTG0_R4_P3               DDRP_BASE_ADDR + 0xc49300
#define DDRP_DBYTE2_TXDQDLYTG1_R4_P3               DDRP_BASE_ADDR + 0xc49304
#define DDRP_DBYTE2_TXDQDLYTG2_R4_P3               DDRP_BASE_ADDR + 0xc49308
#define DDRP_DBYTE2_TXDQDLYTG3_R4_P3               DDRP_BASE_ADDR + 0xc4930c
#define DDRP_ANIB1_ATXDLY_P0                       DDRP_BASE_ADDR + 0x4200
#define DDRP_DBYTE3_RXPBDLYTG0_R8                  DDRP_BASE_ADDR + 0x4e1a0
#define DDRP_DBYTE3_RXPBDLYTG1_R8                  DDRP_BASE_ADDR + 0x4e1a4
#define DDRP_DBYTE3_RXPBDLYTG2_R8                  DDRP_BASE_ADDR + 0x4e1a8
#define DDRP_DBYTE3_RXPBDLYTG3_R8                  DDRP_BASE_ADDR + 0x4e1ac
#define DDRP_DBYTE3_TSM0_I7                        DDRP_BASE_ADDR + 0x4dec8
#define DDRP_DBYTE3_TSM1_I7                        DDRP_BASE_ADDR + 0x4decc
#define DDRP_ANIB6_ATXDLY_P3                       DDRP_BASE_ADDR + 0xc18200
#define DDRP_DBYTE3_TSM2_I7                        DDRP_BASE_ADDR + 0x4ded0
#define DDRP_DBYTE3_TXDQDLYTG0_R7_P0               DDRP_BASE_ADDR + 0x4df00
#define DDRP_DBYTE3_TXDQDLYTG1_R7_P0               DDRP_BASE_ADDR + 0x4df04
#define DDRP_DBYTE3_TXDQDLYTG2_R7_P0               DDRP_BASE_ADDR + 0x4df08
#define DDRP_DBYTE3_TXDQDLYTG3_R7_P0               DDRP_BASE_ADDR + 0x4df0c
#define DDRP_PPGC0_PRBSTAPDLY0_I5                  DDRP_BASE_ADDR + 0x1c1490
#define DDRP_PPGC0_PRBSTAPDLY1_I5                  DDRP_BASE_ADDR + 0x1c1494
#define DDRP_DBYTE1_TXDQDLYTG0_R5_P1               DDRP_BASE_ADDR + 0x445700
#define DDRP_PPGC0_PRBSTAPDLY2_I5                  DDRP_BASE_ADDR + 0x1c1498
#define DDRP_DBYTE1_TXDQDLYTG1_R5_P1               DDRP_BASE_ADDR + 0x445704
#define DDRP_PPGC0_PRBSTAPDLY3_I5                  DDRP_BASE_ADDR + 0x1c149c
#define DDRP_DBYTE1_TXDQDLYTG2_R5_P1               DDRP_BASE_ADDR + 0x445708
#define DDRP_DBYTE1_TXDQDLYTG3_R5_P1               DDRP_BASE_ADDR + 0x44570c
#define DDRP_DBYTE2_TXDQDLYTG0_R5_P3               DDRP_BASE_ADDR + 0xc49700
#define DDRP_DBYTE2_TXDQDLYTG1_R5_P3               DDRP_BASE_ADDR + 0xc49704
#define DDRP_DBYTE2_TXDQDLYTG2_R5_P3               DDRP_BASE_ADDR + 0xc49708
#define DDRP_DBYTE2_TXDQDLYTG3_R5_P3               DDRP_BASE_ADDR + 0xc4970c
#define DDRP_DBYTE3_TSM0_I8                        DDRP_BASE_ADDR + 0x4e2c8
#define DDRP_DBYTE3_TSM1_I8                        DDRP_BASE_ADDR + 0x4e2cc
#define DDRP_DBYTE3_TSM2_I8                        DDRP_BASE_ADDR + 0x4e2d0
#define DDRP_DBYTE3_TXDQDLYTG0_R8_P0               DDRP_BASE_ADDR + 0x4e300
#define DDRP_DBYTE3_TXDQDLYTG1_R8_P0               DDRP_BASE_ADDR + 0x4e304
#define DDRP_DBYTE3_TXDQDLYTG2_R8_P0               DDRP_BASE_ADDR + 0x4e308
#define DDRP_DBYTE3_TXDQDLYTG3_R8_P0               DDRP_BASE_ADDR + 0x4e30c
#define DDRP_PPGC0_PRBSTAPDLY0_I6                  DDRP_BASE_ADDR + 0x1c1890
#define DDRP_PPGC0_PRBSTAPDLY1_I6                  DDRP_BASE_ADDR + 0x1c1894
#define DDRP_DBYTE1_TXDQDLYTG0_R6_P1               DDRP_BASE_ADDR + 0x445b00
#define DDRP_PPGC0_PRBSTAPDLY2_I6                  DDRP_BASE_ADDR + 0x1c1898
#define DDRP_DBYTE1_TXDQDLYTG1_R6_P1               DDRP_BASE_ADDR + 0x445b04
#define DDRP_PPGC0_PRBSTAPDLY3_I6                  DDRP_BASE_ADDR + 0x1c189c
#define DDRP_DBYTE1_TXDQDLYTG2_R6_P1               DDRP_BASE_ADDR + 0x445b08
#define DDRP_DBYTE1_TXDQDLYTG3_R6_P1               DDRP_BASE_ADDR + 0x445b0c
#define DDRP_DBYTE2_TXDQDLYTG0_R6_P3               DDRP_BASE_ADDR + 0xc49b00
#define DDRP_DBYTE2_TXDQDLYTG1_R6_P3               DDRP_BASE_ADDR + 0xc49b04
#define DDRP_DBYTE2_TXDQDLYTG2_R6_P3               DDRP_BASE_ADDR + 0xc49b08
#define DDRP_DBYTE2_TXDQDLYTG3_R6_P3               DDRP_BASE_ADDR + 0xc49b0c
#define DDRP_DBYTE2_USEDQSENREPLICA_P1             DDRP_BASE_ADDR + 0x44800c
#define DDRP_PPGC0_PRBSTAPDLY0_I7                  DDRP_BASE_ADDR + 0x1c1c90
#define DDRP_PPGC0_PRBSTAPDLY1_I7                  DDRP_BASE_ADDR + 0x1c1c94
#define DDRP_DBYTE1_TXDQDLYTG0_R7_P1               DDRP_BASE_ADDR + 0x445f00
#define DDRP_PPGC0_PRBSTAPDLY2_I7                  DDRP_BASE_ADDR + 0x1c1c98
#define DDRP_DBYTE1_TXDQDLYTG1_R7_P1               DDRP_BASE_ADDR + 0x445f04
#define DDRP_PPGC0_PRBSTAPDLY3_I7                  DDRP_BASE_ADDR + 0x1c1c9c
#define DDRP_DBYTE1_TXDQDLYTG2_R7_P1               DDRP_BASE_ADDR + 0x445f08
#define DDRP_DBYTE1_TXDQDLYTG3_R7_P1               DDRP_BASE_ADDR + 0x445f0c
#define DDRP_DBYTE2_DFIMRL_P1                      DDRP_BASE_ADDR + 0x448080
#define DDRP_DBYTE2_TXIMPEDANCECTRL0_B0_P1         DDRP_BASE_ADDR + 0x448104
#define DDRP_DBYTE2_DQDQSRCVCNTRL_B0_P1            DDRP_BASE_ADDR + 0x44810c
#define DDRP_ANIB3_ATXDLY_P2                       DDRP_BASE_ADDR + 0x80c200
#define DDRP_ANIB7_AFORCEDRVCONT                   DDRP_BASE_ADDR + 0x1c09c
#define DDRP_DBYTE2_TXEQUALIZATIONMODE_P1          DDRP_BASE_ADDR + 0x448120
#define DDRP_ANIB7_AFORCETRICONT                   DDRP_BASE_ADDR + 0x1c0a0
#define DDRP_ANIB7_MTESTMUXSEL                     DDRP_BASE_ADDR + 0x1c068
#define DDRP_DBYTE2_TXIMPEDANCECTRL1_B0_P1         DDRP_BASE_ADDR + 0x448124
#define DDRP_DBYTE3_USEDQSENREPLICA_P3             DDRP_BASE_ADDR + 0xc4c00c
#define DDRP_DBYTE2_TXDQDLYTG0_R7_P3               DDRP_BASE_ADDR + 0xc49f00
#define DDRP_DBYTE2_TXDQDLYTG1_R7_P3               DDRP_BASE_ADDR + 0xc49f04
#define DDRP_DBYTE2_TXIMPEDANCECTRL2_B0_P1         DDRP_BASE_ADDR + 0x44812c
#define DDRP_DBYTE2_TXDQDLYTG2_R7_P3               DDRP_BASE_ADDR + 0xc49f08
#define DDRP_DBYTE2_DQDQSRCVCNTRL2_P1              DDRP_BASE_ADDR + 0x448130
#define DDRP_DBYTE2_TXDQDLYTG3_R7_P3               DDRP_BASE_ADDR + 0xc49f0c
#define DDRP_DBYTE2_TXODTDRVSTREN_B0_P1            DDRP_BASE_ADDR + 0x448134
#define DDRP_ANIB7_ATXIMPEDANCE                    DDRP_BASE_ADDR + 0x1c10c
#define DDRP_DBYTE3_DFIMRL_P3                      DDRP_BASE_ADDR + 0xc4c080
#define DDRP_ANIB7_ATESTPRBSERR                    DDRP_BASE_ADDR + 0x1c14c
#define DDRP_DBYTE2_TXSLEWRATE_B0_P1               DDRP_BASE_ADDR + 0x44817c
#define DDRP_ANIB7_ATXSLEWRATE                     DDRP_BASE_ADDR + 0x1c154
#define DDRP_ANIB7_ATESTPRBSERRCNT                 DDRP_BASE_ADDR + 0x1c158
#define DDRP_DBYTE2_RXENDLYTG0_U0_P1               DDRP_BASE_ADDR + 0x448200
#define DDRP_DBYTE2_RXENDLYTG1_U0_P1               DDRP_BASE_ADDR + 0x448204
#define DDRP_DBYTE2_RXENDLYTG2_U0_P1               DDRP_BASE_ADDR + 0x448208
#define DDRP_DBYTE2_RXENDLYTG3_U0_P1               DDRP_BASE_ADDR + 0x44820c
#define DDRP_DBYTE3_TXIMPEDANCECTRL0_B0_P3         DDRP_BASE_ADDR + 0xc4c104
#define DDRP_DBYTE2_RXCLKCDLYTG0_U0_P1             DDRP_BASE_ADDR + 0x448240
#define DDRP_DBYTE2_RXCLKCDLYTG1_U0_P1             DDRP_BASE_ADDR + 0x448244
#define DDRP_DBYTE3_DQDQSRCVCNTRL_B0_P3            DDRP_BASE_ADDR + 0xc4c10c
#define DDRP_DBYTE2_RXCLKCDLYTG2_U0_P1             DDRP_BASE_ADDR + 0x448248
#define DDRP_DBYTE2_RXCLKCDLYTG3_U0_P1             DDRP_BASE_ADDR + 0x44824c
#define DDRP_DBYTE3_TXEQUALIZATIONMODE_P3          DDRP_BASE_ADDR + 0xc4c120
#define DDRP_DBYTE3_TXIMPEDANCECTRL1_B0_P3         DDRP_BASE_ADDR + 0xc4c124
#define DDRP_PPGC0_PRBSTAPDLY0_I8                  DDRP_BASE_ADDR + 0x1c2090
#define DDRP_PPGC0_PRBSTAPDLY1_I8                  DDRP_BASE_ADDR + 0x1c2094
#define DDRP_DBYTE1_TXDQDLYTG0_R8_P1               DDRP_BASE_ADDR + 0x446300
#define DDRP_PPGC0_PRBSTAPDLY2_I8                  DDRP_BASE_ADDR + 0x1c2098
#define DDRP_ANIB7_ATXDLY_P0                       DDRP_BASE_ADDR + 0x1c200
#define DDRP_DBYTE1_TXDQDLYTG1_R8_P1               DDRP_BASE_ADDR + 0x446304
#define DDRP_DBYTE2_RXCLKDLYTG0_U0_P1              DDRP_BASE_ADDR + 0x448230
#define DDRP_PPGC0_PRBSTAPDLY3_I8                  DDRP_BASE_ADDR + 0x1c209c
#define DDRP_DBYTE1_TXDQDLYTG2_R8_P1               DDRP_BASE_ADDR + 0x446308
#define DDRP_DBYTE2_RXCLKDLYTG1_U0_P1              DDRP_BASE_ADDR + 0x448234
#define DDRP_DBYTE1_TXDQDLYTG3_R8_P1               DDRP_BASE_ADDR + 0x44630c
#define DDRP_DBYTE2_RXCLKDLYTG2_U0_P1              DDRP_BASE_ADDR + 0x448238
#define DDRP_DBYTE2_RXCLKDLYTG3_U0_P1              DDRP_BASE_ADDR + 0x44823c
#define DDRP_DBYTE3_TXIMPEDANCECTRL2_B0_P3         DDRP_BASE_ADDR + 0xc4c12c
#define DDRP_DBYTE3_DQDQSRCVCNTRL2_P3              DDRP_BASE_ADDR + 0xc4c130
#define DDRP_DBYTE3_TXODTDRVSTREN_B0_P3            DDRP_BASE_ADDR + 0xc4c134
#define DDRP_DBYTE3_TXSLEWRATE_B0_P3               DDRP_BASE_ADDR + 0xc4c17c
#define DDRP_DBYTE3_RXENDLYTG0_U0_P3               DDRP_BASE_ADDR + 0xc4c200
#define DDRP_DBYTE3_RXENDLYTG1_U0_P3               DDRP_BASE_ADDR + 0xc4c204
#define DDRP_DBYTE3_RXENDLYTG2_U0_P3               DDRP_BASE_ADDR + 0xc4c208
#define DDRP_DBYTE2_TXIMPEDANCECTRL0_B1_P1         DDRP_BASE_ADDR + 0x448504
#define DDRP_DBYTE3_RXENDLYTG3_U0_P3               DDRP_BASE_ADDR + 0xc4c20c
#define DDRP_DBYTE2_DQDQSRCVCNTRL_B1_P1            DDRP_BASE_ADDR + 0x44850c
#define DDRP_DBYTE3_RXCLKCDLYTG0_U0_P3             DDRP_BASE_ADDR + 0xc4c240
#define DDRP_DBYTE3_RXCLKCDLYTG1_U0_P3             DDRP_BASE_ADDR + 0xc4c244
#define DDRP_DBYTE2_TXIMPEDANCECTRL1_B1_P1         DDRP_BASE_ADDR + 0x448524
#define DDRP_DBYTE3_RXCLKCDLYTG2_U0_P3             DDRP_BASE_ADDR + 0xc4c248
#define DDRP_DBYTE3_RXCLKCDLYTG3_U0_P3             DDRP_BASE_ADDR + 0xc4c24c
#define DDRP_DBYTE2_TXDQDLYTG0_R8_P3               DDRP_BASE_ADDR + 0xc4a300
#define DDRP_DBYTE2_TXDQDLYTG1_R8_P3               DDRP_BASE_ADDR + 0xc4a304
#define DDRP_DBYTE3_RXCLKDLYTG0_U0_P3              DDRP_BASE_ADDR + 0xc4c230
#define DDRP_DBYTE2_TXIMPEDANCECTRL2_B1_P1         DDRP_BASE_ADDR + 0x44852c
#define DDRP_DBYTE2_TXDQDLYTG2_R8_P3               DDRP_BASE_ADDR + 0xc4a308
#define DDRP_DBYTE3_RXCLKDLYTG1_U0_P3              DDRP_BASE_ADDR + 0xc4c234
#define DDRP_DBYTE2_TXDQDLYTG3_R8_P3               DDRP_BASE_ADDR + 0xc4a30c
#define DDRP_DBYTE3_RXCLKDLYTG2_U0_P3              DDRP_BASE_ADDR + 0xc4c238
#define DDRP_DBYTE2_TXODTDRVSTREN_B1_P1            DDRP_BASE_ADDR + 0x448534
#define DDRP_DBYTE3_RXCLKDLYTG3_U0_P3              DDRP_BASE_ADDR + 0xc4c23c
#define DDRP_DBYTE2_TXSLEWRATE_B1_P1               DDRP_BASE_ADDR + 0x44857c
#define DDRP_DBYTE2_RXENDLYTG0_U1_P1               DDRP_BASE_ADDR + 0x448600
#define DDRP_DBYTE2_RXENDLYTG1_U1_P1               DDRP_BASE_ADDR + 0x448604
#define DDRP_DBYTE2_RXENDLYTG2_U1_P1               DDRP_BASE_ADDR + 0x448608
#define DDRP_DBYTE2_RXENDLYTG3_U1_P1               DDRP_BASE_ADDR + 0x44860c
#define DDRP_DBYTE3_TXIMPEDANCECTRL0_B1_P3         DDRP_BASE_ADDR + 0xc4c504
#define DDRP_DBYTE2_RXCLKCDLYTG0_U1_P1             DDRP_BASE_ADDR + 0x448640
#define DDRP_DBYTE2_RXCLKCDLYTG1_U1_P1             DDRP_BASE_ADDR + 0x448644
#define DDRP_DBYTE3_DQDQSRCVCNTRL_B1_P3            DDRP_BASE_ADDR + 0xc4c50c
#define DDRP_DBYTE2_RXCLKCDLYTG2_U1_P1             DDRP_BASE_ADDR + 0x448648
#define DDRP_DBYTE2_RXCLKCDLYTG3_U1_P1             DDRP_BASE_ADDR + 0x44864c
#define DDRP_DBYTE3_TXIMPEDANCECTRL1_B1_P3         DDRP_BASE_ADDR + 0xc4c524
#define DDRP_DBYTE2_TXDQDLYTG0_R0_P1               DDRP_BASE_ADDR + 0x448300
#define DDRP_DBYTE2_TXDQDLYTG1_R0_P1               DDRP_BASE_ADDR + 0x448304
#define DDRP_DBYTE2_RXCLKDLYTG0_U1_P1              DDRP_BASE_ADDR + 0x448630
#define DDRP_DBYTE2_TXDQDLYTG2_R0_P1               DDRP_BASE_ADDR + 0x448308
#define DDRP_DBYTE2_RXCLKDLYTG1_U1_P1              DDRP_BASE_ADDR + 0x448634
#define DDRP_DBYTE2_PPTDQSCNTINVTRNTG0_P1          DDRP_BASE_ADDR + 0x4482b8
#define DDRP_DBYTE2_TXDQDLYTG3_R0_P1               DDRP_BASE_ADDR + 0x44830c
#define DDRP_DBYTE2_RXCLKDLYTG2_U1_P1              DDRP_BASE_ADDR + 0x448638
#define DDRP_DBYTE2_PPTDQSCNTINVTRNTG1_P1          DDRP_BASE_ADDR + 0x4482bc
#define DDRP_DBYTE2_RXCLKDLYTG3_U1_P1              DDRP_BASE_ADDR + 0x44863c
#define DDRP_DBYTE3_TXIMPEDANCECTRL2_B1_P3         DDRP_BASE_ADDR + 0xc4c52c
#define DDRP_DBYTE2_TXDQSDLYTG0_U0_P1              DDRP_BASE_ADDR + 0x448340
#define DDRP_DBYTE3_TXODTDRVSTREN_B1_P3            DDRP_BASE_ADDR + 0xc4c534
#define DDRP_DBYTE2_TXDQSDLYTG1_U0_P1              DDRP_BASE_ADDR + 0x448344
#define DDRP_DBYTE2_TXDQSDLYTG2_U0_P1              DDRP_BASE_ADDR + 0x448348
#define DDRP_DBYTE2_TXDQSDLYTG3_U0_P1              DDRP_BASE_ADDR + 0x44834c
#define DDRP_DBYTE3_TXSLEWRATE_B1_P3               DDRP_BASE_ADDR + 0xc4c57c
#define DDRP_DBYTE3_RXENDLYTG0_U1_P3               DDRP_BASE_ADDR + 0xc4c600
#define DDRP_DBYTE3_RXENDLYTG1_U1_P3               DDRP_BASE_ADDR + 0xc4c604
#define DDRP_DBYTE3_RXENDLYTG2_U1_P3               DDRP_BASE_ADDR + 0xc4c608
#define DDRP_DBYTE3_RXENDLYTG3_U1_P3               DDRP_BASE_ADDR + 0xc4c60c
#define DDRP_DBYTE3_RXCLKCDLYTG0_U1_P3             DDRP_BASE_ADDR + 0xc4c640
#define DDRP_DBYTE3_RXCLKCDLYTG1_U1_P3             DDRP_BASE_ADDR + 0xc4c644
#define DDRP_DBYTE3_RXCLKCDLYTG2_U1_P3             DDRP_BASE_ADDR + 0xc4c648
#define DDRP_DBYTE3_RXCLKCDLYTG3_U1_P3             DDRP_BASE_ADDR + 0xc4c64c
#define DDRP_DBYTE3_TXDQDLYTG0_R0_P3               DDRP_BASE_ADDR + 0xc4c300
#define DDRP_DBYTE3_TXDQDLYTG1_R0_P3               DDRP_BASE_ADDR + 0xc4c304
#define DDRP_DBYTE3_RXCLKDLYTG0_U1_P3              DDRP_BASE_ADDR + 0xc4c630
#define DDRP_ACSM0_ACSMSEQ0X0                      DDRP_BASE_ADDR + 0x100000
#define DDRP_DBYTE3_TXDQDLYTG2_R0_P3               DDRP_BASE_ADDR + 0xc4c308
#define DDRP_DBYTE3_RXCLKDLYTG1_U1_P3              DDRP_BASE_ADDR + 0xc4c634
#define DDRP_ACSM0_ACSMSEQ0X1                      DDRP_BASE_ADDR + 0x100004
#define DDRP_DBYTE3_PPTDQSCNTINVTRNTG0_P3          DDRP_BASE_ADDR + 0xc4c2b8
#define DDRP_DBYTE3_TXDQDLYTG3_R0_P3               DDRP_BASE_ADDR + 0xc4c30c
#define DDRP_DBYTE3_RXCLKDLYTG2_U1_P3              DDRP_BASE_ADDR + 0xc4c638
#define DDRP_ACSM0_ACSMSEQ0X2                      DDRP_BASE_ADDR + 0x100008
#define DDRP_DBYTE3_PPTDQSCNTINVTRNTG1_P3          DDRP_BASE_ADDR + 0xc4c2bc
#define DDRP_DBYTE3_RXCLKDLYTG3_U1_P3              DDRP_BASE_ADDR + 0xc4c63c
#define DDRP_ACSM0_ACSMSEQ0X3                      DDRP_BASE_ADDR + 0x10000c
#define DDRP_ACSM0_ACSMSEQ0X4                      DDRP_BASE_ADDR + 0x100010
#define DDRP_ACSM0_ACSMSEQ0X5                      DDRP_BASE_ADDR + 0x100014
#define DDRP_ACSM0_ACSMSEQ0X6                      DDRP_BASE_ADDR + 0x100018
#define DDRP_ACSM0_ACSMSEQ0X7                      DDRP_BASE_ADDR + 0x10001c
#define DDRP_DBYTE3_TXDQSDLYTG0_U0_P3              DDRP_BASE_ADDR + 0xc4c340
#define DDRP_ACSM0_ACSMSEQ0X8                      DDRP_BASE_ADDR + 0x100020
#define DDRP_DBYTE3_TXDQSDLYTG1_U0_P3              DDRP_BASE_ADDR + 0xc4c344
#define DDRP_ACSM0_ACSMSEQ0X16                     DDRP_BASE_ADDR + 0x100040
#define DDRP_ACSM0_ACSMSEQ0X9                      DDRP_BASE_ADDR + 0x100024
#define DDRP_DBYTE3_TXDQSDLYTG2_U0_P3              DDRP_BASE_ADDR + 0xc4c348
#define DDRP_ACSM0_ACSMSEQ0X17                     DDRP_BASE_ADDR + 0x100044
#define DDRP_DBYTE3_TXDQSDLYTG3_U0_P3              DDRP_BASE_ADDR + 0xc4c34c
#define DDRP_ACSM0_ACSMSEQ0X18                     DDRP_BASE_ADDR + 0x100048
#define DDRP_ACSM0_ACSMSEQ0X19                     DDRP_BASE_ADDR + 0x10004c
#define DDRP_ACSM0_ACSMSEQ0X20                     DDRP_BASE_ADDR + 0x100050
#define DDRP_ACSM0_ACSMSEQ0X21                     DDRP_BASE_ADDR + 0x100054
#define DDRP_ACSM0_ACSMSEQ0X22                     DDRP_BASE_ADDR + 0x100058
#define DDRP_ACSM0_ACSMSEQ0X23                     DDRP_BASE_ADDR + 0x10005c
#define DDRP_ACSM0_ACSMSEQ0X24                     DDRP_BASE_ADDR + 0x100060
#define DDRP_ACSM0_ACSMSEQ0X10                     DDRP_BASE_ADDR + 0x100028
#define DDRP_ACSM0_ACSMSEQ1X0                      DDRP_BASE_ADDR + 0x100080
#define DDRP_ACSM0_ACSMSEQ0X25                     DDRP_BASE_ADDR + 0x100064
#define DDRP_ACSM0_ACSMSEQ0X11                     DDRP_BASE_ADDR + 0x10002c
#define DDRP_ACSM0_ACSMSEQ1X1                      DDRP_BASE_ADDR + 0x100084
#define DDRP_ACSM0_ACSMSEQ0X12                     DDRP_BASE_ADDR + 0x100030
#define DDRP_ACSM0_ACSMSEQ1X2                      DDRP_BASE_ADDR + 0x100088
#define DDRP_ACSM0_ACSMSEQ0X13                     DDRP_BASE_ADDR + 0x100034
#define DDRP_ACSM0_ACSMSEQ1X3                      DDRP_BASE_ADDR + 0x10008c
#define DDRP_ACSM0_ACSMSEQ0X14                     DDRP_BASE_ADDR + 0x100038
#define DDRP_ACSM0_ACSMSEQ1X4                      DDRP_BASE_ADDR + 0x100090
#define DDRP_ACSM0_ACSMSEQ0X15                     DDRP_BASE_ADDR + 0x10003c
#define DDRP_ACSM0_ACSMSEQ1X5                      DDRP_BASE_ADDR + 0x100094
#define DDRP_ACSM0_ACSMSEQ1X6                      DDRP_BASE_ADDR + 0x100098
#define DDRP_ACSM0_ACSMSEQ1X7                      DDRP_BASE_ADDR + 0x10009c
#define DDRP_ACSM0_ACSMSEQ1X8                      DDRP_BASE_ADDR + 0x1000a0
#define DDRP_ACSM0_ACSMSEQ0X26                     DDRP_BASE_ADDR + 0x100068
#define DDRP_ACSM0_ACSMSEQ1X9                      DDRP_BASE_ADDR + 0x1000a4
#define DDRP_ACSM0_ACSMSEQ0X27                     DDRP_BASE_ADDR + 0x10006c
#define DDRP_ACSM0_ACSMSEQ1X16                     DDRP_BASE_ADDR + 0x1000c0
#define DDRP_ACSM0_ACSMSEQ0X28                     DDRP_BASE_ADDR + 0x100070
#define DDRP_ACSM0_ACSMSEQ1X17                     DDRP_BASE_ADDR + 0x1000c4
#define DDRP_ANIB0_ATXDLY_P1                       DDRP_BASE_ADDR + 0x400200
#define DDRP_ACSM0_ACSMSEQ0X29                     DDRP_BASE_ADDR + 0x100074
#define DDRP_ACSM0_ACSMSEQ1X18                     DDRP_BASE_ADDR + 0x1000c8
#define DDRP_ACSM0_ACSMSEQ0X30                     DDRP_BASE_ADDR + 0x100078
#define DDRP_ACSM0_ACSMSEQ1X19                     DDRP_BASE_ADDR + 0x1000cc
#define DDRP_ACSM0_ACSMSEQ0X31                     DDRP_BASE_ADDR + 0x10007c
#define DDRP_ACSM0_ACSMSEQ1X20                     DDRP_BASE_ADDR + 0x1000d0
#define DDRP_ACSM0_ACSMSEQ1X21                     DDRP_BASE_ADDR + 0x1000d4
#define DDRP_ACSM0_ACSMSEQ1X22                     DDRP_BASE_ADDR + 0x1000d8
#define DDRP_DBYTE0_USEDQSENREPLICA_P2             DDRP_BASE_ADDR + 0x84000c
#define DDRP_ACSM0_ACSMSEQ1X23                     DDRP_BASE_ADDR + 0x1000dc
#define DDRP_ACSM0_ACSMSEQ1X10                     DDRP_BASE_ADDR + 0x1000a8
#define DDRP_ACSM0_ACSMSEQ1X24                     DDRP_BASE_ADDR + 0x1000e0
#define DDRP_ACSM0_ACSMSEQ1X11                     DDRP_BASE_ADDR + 0x1000ac
#define DDRP_ACSM0_ACSMSEQ1X25                     DDRP_BASE_ADDR + 0x1000e4
#define DDRP_ACSM0_ACSMSEQ2X0                      DDRP_BASE_ADDR + 0x100100
#define DDRP_DBYTE2_TXDQDLYTG0_R1_P1               DDRP_BASE_ADDR + 0x448700
#define DDRP_ACSM0_ACSMSEQ1X12                     DDRP_BASE_ADDR + 0x1000b0
#define DDRP_ACSM0_ACSMSEQ2X1                      DDRP_BASE_ADDR + 0x100104
#define DDRP_DBYTE2_TXDQDLYTG1_R1_P1               DDRP_BASE_ADDR + 0x448704
#define DDRP_INITENG0_PRESEQUENCEREG0B0S0          DDRP_BASE_ADDR + 0x240000
#define DDRP_ACSM0_ACSMSEQ1X13                     DDRP_BASE_ADDR + 0x1000b4
#define DDRP_ACSM0_ACSMSEQ2X2                      DDRP_BASE_ADDR + 0x100108
#define DDRP_DBYTE2_TXDQDLYTG2_R1_P1               DDRP_BASE_ADDR + 0x448708
#define DDRP_INITENG0_PRESEQUENCEREG0B0S1          DDRP_BASE_ADDR + 0x240004
#define DDRP_ACSM0_ACSMSEQ1X14                     DDRP_BASE_ADDR + 0x1000b8
#define DDRP_ACSM0_ACSMSEQ2X3                      DDRP_BASE_ADDR + 0x10010c
#define DDRP_DBYTE2_TXDQDLYTG3_R1_P1               DDRP_BASE_ADDR + 0x44870c
#define DDRP_INITENG0_PRESEQUENCEREG0B0S2          DDRP_BASE_ADDR + 0x240008
#define DDRP_ACSM0_ACSMSEQ1X15                     DDRP_BASE_ADDR + 0x1000bc
#define DDRP_ACSM0_ACSMSEQ2X4                      DDRP_BASE_ADDR + 0x100110
#define DDRP_INITENG0_PRESEQUENCEREG0B1S0          DDRP_BASE_ADDR + 0x24000c
#define DDRP_ACSM0_ACSMSEQ2X5                      DDRP_BASE_ADDR + 0x100114
#define DDRP_INITENG0_PRESEQUENCEREG0B1S1          DDRP_BASE_ADDR + 0x240010
#define DDRP_ACSM0_ACSMSEQ2X6                      DDRP_BASE_ADDR + 0x100118
#define DDRP_INITENG0_PRESEQUENCEREG0B1S2          DDRP_BASE_ADDR + 0x240014
#define DDRP_ACSM0_ACSMSEQ2X7                      DDRP_BASE_ADDR + 0x10011c
#define DDRP_INITENG0_POSTSEQUENCEREG0B0S0         DDRP_BASE_ADDR + 0x240018
#define DDRP_ACSM0_ACSMSEQ1X26                     DDRP_BASE_ADDR + 0x1000e8
#define DDRP_ACSM0_ACSMSEQ2X8                      DDRP_BASE_ADDR + 0x100120
#define DDRP_INITENG0_POSTSEQUENCEREG0B0S1         DDRP_BASE_ADDR + 0x24001c
#define DDRP_ACSM0_ACSMSEQ1X27                     DDRP_BASE_ADDR + 0x1000ec
#define DDRP_ACSM0_ACSMSEQ2X9                      DDRP_BASE_ADDR + 0x100124
#define DDRP_ACSM0_ACSMSEQ2X16                     DDRP_BASE_ADDR + 0x100140
#define DDRP_DBYTE2_TXDQSDLYTG0_U1_P1              DDRP_BASE_ADDR + 0x448740
#define DDRP_INITENG0_POSTSEQUENCEREG0B0S2         DDRP_BASE_ADDR + 0x240020
#define DDRP_ACSM0_ACSMSEQ1X28                     DDRP_BASE_ADDR + 0x1000f0
#define DDRP_ACSM0_ACSMSEQ2X17                     DDRP_BASE_ADDR + 0x100144
#define DDRP_DBYTE2_TXDQSDLYTG1_U1_P1              DDRP_BASE_ADDR + 0x448744
#define DDRP_INITENG0_POSTSEQUENCEREG0B1S0         DDRP_BASE_ADDR + 0x240024
#define DDRP_INITENG0_SEQ0BDISABLEFLAG4            DDRP_BASE_ADDR + 0x240040
#define DDRP_ACSM0_ACSMSEQ1X29                     DDRP_BASE_ADDR + 0x1000f4
#define DDRP_ACSM0_ACSMSEQ2X18                     DDRP_BASE_ADDR + 0x100148
#define DDRP_DBYTE2_TXDQSDLYTG2_U1_P1              DDRP_BASE_ADDR + 0x448748
#define DDRP_INITENG0_SEQ0BDISABLEFLAG5            DDRP_BASE_ADDR + 0x240044
#define DDRP_ACSM0_ACSMSEQ1X30                     DDRP_BASE_ADDR + 0x1000f8
#define DDRP_ACSM0_ACSMSEQ2X19                     DDRP_BASE_ADDR + 0x10014c
#define DDRP_DBYTE2_TXDQSDLYTG3_U1_P1              DDRP_BASE_ADDR + 0x44874c
#define DDRP_INITENG0_SEQ0BDISABLEFLAG6            DDRP_BASE_ADDR + 0x240048
#define DDRP_DBYTE0_DFIMRL_P2                      DDRP_BASE_ADDR + 0x840080
#define DDRP_ACSM0_ACSMSEQ1X31                     DDRP_BASE_ADDR + 0x1000fc
#define DDRP_ACSM0_ACSMSEQ2X20                     DDRP_BASE_ADDR + 0x100150
#define DDRP_INITENG0_SEQ0BDISABLEFLAG7            DDRP_BASE_ADDR + 0x24004c
#define DDRP_ACSM0_ACSMSEQ2X21                     DDRP_BASE_ADDR + 0x100154
#define DDRP_ACSM0_ACSMSEQ2X22                     DDRP_BASE_ADDR + 0x100158
#define DDRP_ACSM0_ACSMSEQ2X23                     DDRP_BASE_ADDR + 0x10015c
#define DDRP_ACSM0_ACSMSEQ2X10                     DDRP_BASE_ADDR + 0x100128
#define DDRP_ACSM0_ACSMSEQ2X24                     DDRP_BASE_ADDR + 0x100160
#define DDRP_INITENG0_STARTVECTOR0B0               DDRP_BASE_ADDR + 0x24005c
#define DDRP_ACSM0_ACSMSEQ2X11                     DDRP_BASE_ADDR + 0x10012c
#define DDRP_ACSM0_ACSMSEQ2X25                     DDRP_BASE_ADDR + 0x100164
#define DDRP_ACSM0_ACSMSEQ3X0                      DDRP_BASE_ADDR + 0x100180
#define DDRP_INITENG0_POSTSEQUENCEREG0B1S1         DDRP_BASE_ADDR + 0x240028
#define DDRP_INITENG0_STARTVECTOR0B1               DDRP_BASE_ADDR + 0x240060
#define DDRP_ACSM0_ACSMSEQ2X12                     DDRP_BASE_ADDR + 0x100130
#define DDRP_ACSM0_ACSMSEQ3X1                      DDRP_BASE_ADDR + 0x100184
#define DDRP_INITENG0_POSTSEQUENCEREG0B1S2         DDRP_BASE_ADDR + 0x24002c
#define DDRP_INITENG0_STARTVECTOR0B2               DDRP_BASE_ADDR + 0x240064
#define DDRP_INITENG0_STARTVECTOR0B9               DDRP_BASE_ADDR + 0x240080
#define DDRP_ACSM0_ACSMSEQ2X13                     DDRP_BASE_ADDR + 0x100134
#define DDRP_ACSM0_ACSMSEQ3X2                      DDRP_BASE_ADDR + 0x100188
#define DDRP_INITENG0_SEQ0BDISABLEFLAG0            DDRP_BASE_ADDR + 0x240030
#define DDRP_INITENG0_STARTVECTOR0B10              DDRP_BASE_ADDR + 0x240084
#define DDRP_ACSM0_ACSMSEQ2X14                     DDRP_BASE_ADDR + 0x100138
#define DDRP_ACSM0_ACSMSEQ3X3                      DDRP_BASE_ADDR + 0x10018c
#define DDRP_INITENG0_SEQ0BDISABLEFLAG1            DDRP_BASE_ADDR + 0x240034
#define DDRP_INITENG0_STARTVECTOR0B11              DDRP_BASE_ADDR + 0x240088
#define DDRP_ACSM0_ACSMSEQ2X15                     DDRP_BASE_ADDR + 0x10013c
#define DDRP_ACSM0_ACSMSEQ3X4                      DDRP_BASE_ADDR + 0x100190
#define DDRP_INITENG0_SEQ0BDISABLEFLAG2            DDRP_BASE_ADDR + 0x240038
#define DDRP_INITENG0_STARTVECTOR0B12              DDRP_BASE_ADDR + 0x24008c
#define DDRP_ACSM0_ACSMSEQ3X5                      DDRP_BASE_ADDR + 0x100194
#define DDRP_INITENG0_SEQ0BDISABLEFLAG3            DDRP_BASE_ADDR + 0x24003c
#define DDRP_INITENG0_STARTVECTOR0B13              DDRP_BASE_ADDR + 0x240090
#define DDRP_ACSM0_ACSMSEQ3X6                      DDRP_BASE_ADDR + 0x100198
#define DDRP_INITENG0_STARTVECTOR0B14              DDRP_BASE_ADDR + 0x240094
#define DDRP_ACSM0_ACSMSEQ3X7                      DDRP_BASE_ADDR + 0x10019c
#define DDRP_INITENG0_STARTVECTOR0B15              DDRP_BASE_ADDR + 0x240098
#define DDRP_ACSM0_ACSMSEQ2X26                     DDRP_BASE_ADDR + 0x100168
#define DDRP_ACSM0_ACSMSEQ3X8                      DDRP_BASE_ADDR + 0x1001a0
#define DDRP_INITENG0_SEQ0BWAITCONDSEL             DDRP_BASE_ADDR + 0x24009c
#define DDRP_ACSM0_ACSMSEQ2X27                     DDRP_BASE_ADDR + 0x10016c
#define DDRP_ACSM0_ACSMSEQ3X9                      DDRP_BASE_ADDR + 0x1001a4
#define DDRP_ACSM0_ACSMSEQ3X16                     DDRP_BASE_ADDR + 0x1001c0
#define DDRP_INITENG0_STARTVECTOR0B3               DDRP_BASE_ADDR + 0x240068
#define DDRP_INITENG0_PHYINLP3                     DDRP_BASE_ADDR + 0x2400a0
#define DDRP_ACSM0_ACSMSEQ2X28                     DDRP_BASE_ADDR + 0x100170
#define DDRP_ACSM0_ACSMSEQ3X17                     DDRP_BASE_ADDR + 0x1001c4
#define DDRP_INITENG0_STARTVECTOR0B4               DDRP_BASE_ADDR + 0x24006c
#define DDRP_INITENG0_SEQUENCEREG0B0S0             DDRP_BASE_ADDR + 0x2400a4
#define DDRP_INITENG0_SEQUENCEREG0B2S1             DDRP_BASE_ADDR + 0x2400c0
#define DDRP_ACSM0_ACSMSEQ2X29                     DDRP_BASE_ADDR + 0x100174
#define DDRP_ACSM0_ACSMSEQ3X18                     DDRP_BASE_ADDR + 0x1001c8
#define DDRP_INITENG0_STARTVECTOR0B5               DDRP_BASE_ADDR + 0x240070
#define DDRP_INITENG0_SEQUENCEREG0B2S2             DDRP_BASE_ADDR + 0x2400c4
#define DDRP_ACSM0_ACSMSEQ2X30                     DDRP_BASE_ADDR + 0x100178
#define DDRP_ACSM0_ACSMSEQ3X19                     DDRP_BASE_ADDR + 0x1001cc
#define DDRP_INITENG0_STARTVECTOR0B6               DDRP_BASE_ADDR + 0x240074
#define DDRP_INITENG0_SEQUENCEREG0B3S0             DDRP_BASE_ADDR + 0x2400c8
#define DDRP_ACSM0_ACSMSEQ2X31                     DDRP_BASE_ADDR + 0x10017c
#define DDRP_ACSM0_ACSMSEQ3X20                     DDRP_BASE_ADDR + 0x1001d0
#define DDRP_INITENG0_STARTVECTOR0B7               DDRP_BASE_ADDR + 0x240078
#define DDRP_INITENG0_SEQUENCEREG0B3S1             DDRP_BASE_ADDR + 0x2400cc
#define DDRP_DBYTE0_TXIMPEDANCECTRL0_B0_P2         DDRP_BASE_ADDR + 0x840104
#define DDRP_ACSM0_ACSMSEQ3X21                     DDRP_BASE_ADDR + 0x1001d4
#define DDRP_INITENG0_STARTVECTOR0B8               DDRP_BASE_ADDR + 0x24007c
#define DDRP_INITENG0_SEQUENCEREG0B3S2             DDRP_BASE_ADDR + 0x2400d0
#define DDRP_ACSM0_ACSMSEQ3X22                     DDRP_BASE_ADDR + 0x1001d8
#define DDRP_INITENG0_SEQUENCEREG0B4S0             DDRP_BASE_ADDR + 0x2400d4
#define DDRP_DBYTE0_DQDQSRCVCNTRL_B0_P2            DDRP_BASE_ADDR + 0x84010c
#define DDRP_ACSM0_ACSMSEQ3X23                     DDRP_BASE_ADDR + 0x1001dc
#define DDRP_INITENG0_SEQUENCEREG0B4S1             DDRP_BASE_ADDR + 0x2400d8
#define DDRP_ACSM0_ACSMSEQ3X10                     DDRP_BASE_ADDR + 0x1001a8
#define DDRP_ACSM0_ACSMSEQ3X24                     DDRP_BASE_ADDR + 0x1001e0
#define DDRP_INITENG0_SEQUENCEREG0B4S2             DDRP_BASE_ADDR + 0x2400dc
#define DDRP_ANIB1_ATXDLY_P3                       DDRP_BASE_ADDR + 0xc04200
#define DDRP_ACSM0_ACSMSEQ3X11                     DDRP_BASE_ADDR + 0x1001ac
#define DDRP_ACSM0_ACSMSEQ3X25                     DDRP_BASE_ADDR + 0x1001e4
#define DDRP_ACSM0_ACSMPLAYBACK0X0_P0              DDRP_BASE_ADDR + 0x100200
#define DDRP_INITENG0_SEQUENCEREG0B0S1             DDRP_BASE_ADDR + 0x2400a8
#define DDRP_INITENG0_SEQUENCEREG0B5S0             DDRP_BASE_ADDR + 0x2400e0
#define DDRP_ACSM0_ACSMSEQ3X12                     DDRP_BASE_ADDR + 0x1001b0
#define DDRP_ACSM0_ACSMPLAYBACK1X0_P0              DDRP_BASE_ADDR + 0x100204
#define DDRP_INITENG0_SEQUENCEREG0B0S2             DDRP_BASE_ADDR + 0x2400ac
#define DDRP_INITENG0_SEQUENCEREG0B5S1             DDRP_BASE_ADDR + 0x2400e4
#define DDRP_INITENG0_SEQUENCEREG0B7S2             DDRP_BASE_ADDR + 0x240100
#define DDRP_ACSM0_ACSMSEQ3X13                     DDRP_BASE_ADDR + 0x1001b4
#define DDRP_ACSM0_ACSMPLAYBACK0X1_P0              DDRP_BASE_ADDR + 0x100208
#define DDRP_INITENG0_SEQUENCEREG0B1S0             DDRP_BASE_ADDR + 0x2400b0
#define DDRP_INITENG0_SEQUENCEREG0B8S0             DDRP_BASE_ADDR + 0x240104
#define DDRP_DBYTE0_TXEQUALIZATIONMODE_P2          DDRP_BASE_ADDR + 0x840120
#define DDRP_ACSM0_ACSMSEQ3X14                     DDRP_BASE_ADDR + 0x1001b8
#define DDRP_ACSM0_ACSMPLAYBACK1X1_P0              DDRP_BASE_ADDR + 0x10020c
#define DDRP_INITENG0_SEQUENCEREG0B1S1             DDRP_BASE_ADDR + 0x2400b4
#define DDRP_INITENG0_SEQUENCEREG0B8S1             DDRP_BASE_ADDR + 0x240108
#define DDRP_DBYTE0_TXIMPEDANCECTRL1_B0_P2         DDRP_BASE_ADDR + 0x840124
#define DDRP_ACSM0_ACSMSEQ3X15                     DDRP_BASE_ADDR + 0x1001bc
#define DDRP_ACSM0_ACSMPLAYBACK0X2_P0              DDRP_BASE_ADDR + 0x100210
#define DDRP_INITENG0_SEQUENCEREG0B1S2             DDRP_BASE_ADDR + 0x2400b8
#define DDRP_INITENG0_SEQUENCEREG0B8S2             DDRP_BASE_ADDR + 0x24010c
#define DDRP_ACSM0_ACSMPLAYBACK1X2_P0              DDRP_BASE_ADDR + 0x100214
#define DDRP_INITENG0_SEQUENCEREG0B2S0             DDRP_BASE_ADDR + 0x2400bc
#define DDRP_INITENG0_SEQUENCEREG0B9S0             DDRP_BASE_ADDR + 0x240110
#define DDRP_ACSM0_ACSMPLAYBACK0X3_P0              DDRP_BASE_ADDR + 0x100218
#define DDRP_INITENG0_SEQUENCEREG0B9S1             DDRP_BASE_ADDR + 0x240114
#define DDRP_ACSM0_ACSMPLAYBACK1X3_P0              DDRP_BASE_ADDR + 0x10021c
#define DDRP_DBYTE3_TXDQDLYTG0_R1_P3               DDRP_BASE_ADDR + 0xc4c700
#define DDRP_INITENG0_SEQUENCEREG0B9S2             DDRP_BASE_ADDR + 0x240118
#define DDRP_ACSM0_ACSMSEQ3X26                     DDRP_BASE_ADDR + 0x1001e8
#define DDRP_ACSM0_ACSMPLAYBACK0X4_P0              DDRP_BASE_ADDR + 0x100220
#define DDRP_DBYTE3_TXDQDLYTG1_R1_P3               DDRP_BASE_ADDR + 0xc4c704
#define DDRP_INITENG0_SEQUENCEREG0B10S0            DDRP_BASE_ADDR + 0x24011c
#define DDRP_ACSM0_ACSMSEQ3X27                     DDRP_BASE_ADDR + 0x1001ec
#define DDRP_ACSM0_ACSMPLAYBACK1X4_P0              DDRP_BASE_ADDR + 0x100224
#define DDRP_ACSM0_ACSMPSTATEOVREN                 DDRP_BASE_ADDR + 0x100240
#define DDRP_DBYTE3_TXDQDLYTG2_R1_P3               DDRP_BASE_ADDR + 0xc4c708
#define DDRP_INITENG0_SEQUENCEREG0B5S2             DDRP_BASE_ADDR + 0x2400e8
#define DDRP_INITENG0_SEQUENCEREG0B10S1            DDRP_BASE_ADDR + 0x240120
#define DDRP_ACSM0_ACSMSEQ3X28                     DDRP_BASE_ADDR + 0x1001f0
#define DDRP_ACSM0_ACSMPSTATEOVRVAL                DDRP_BASE_ADDR + 0x100244
#define DDRP_DBYTE3_TXDQDLYTG3_R1_P3               DDRP_BASE_ADDR + 0xc4c70c
#define DDRP_INITENG0_SEQUENCEREG0B6S0             DDRP_BASE_ADDR + 0x2400ec
#define DDRP_INITENG0_SEQUENCEREG0B10S2            DDRP_BASE_ADDR + 0x240124
#define DDRP_INITENG0_SEQUENCEREG0B13S0            DDRP_BASE_ADDR + 0x240140
#define DDRP_ACSM0_ACSMSEQ3X29                     DDRP_BASE_ADDR + 0x1001f4
#define DDRP_INITENG0_SEQUENCEREG0B6S1             DDRP_BASE_ADDR + 0x2400f0
#define DDRP_INITENG0_SEQUENCEREG0B13S1            DDRP_BASE_ADDR + 0x240144
#define DDRP_ACSM0_ACSMSEQ3X30                     DDRP_BASE_ADDR + 0x1001f8
#define DDRP_INITENG0_SEQUENCEREG0B6S2             DDRP_BASE_ADDR + 0x2400f4
#define DDRP_INITENG0_SEQUENCEREG0B13S2            DDRP_BASE_ADDR + 0x240148
#define DDRP_DBYTE0_TXIMPEDANCECTRL2_B0_P2         DDRP_BASE_ADDR + 0x84012c
#define DDRP_ACSM0_ACSMSEQ3X31                     DDRP_BASE_ADDR + 0x1001fc
#define DDRP_INITENG0_SEQUENCEREG0B7S0             DDRP_BASE_ADDR + 0x2400f8
#define DDRP_INITENG0_SEQUENCEREG0B14S0            DDRP_BASE_ADDR + 0x24014c
#define DDRP_DBYTE0_DQDQSRCVCNTRL2_P2              DDRP_BASE_ADDR + 0x840130
#define DDRP_INITENG0_SEQUENCEREG0B7S1             DDRP_BASE_ADDR + 0x2400fc
#define DDRP_INITENG0_SEQUENCEREG0B14S1            DDRP_BASE_ADDR + 0x240150
#define DDRP_DBYTE0_TXODTDRVSTREN_B0_P2            DDRP_BASE_ADDR + 0x840134
#define DDRP_INITENG0_SEQUENCEREG0B14S2            DDRP_BASE_ADDR + 0x240154
#define DDRP_DBYTE3_TXDQSDLYTG0_U1_P3              DDRP_BASE_ADDR + 0xc4c740
#define DDRP_INITENG0_SEQUENCEREG0B15S0            DDRP_BASE_ADDR + 0x240158
#define DDRP_ACSM0_ACSMPLAYBACK0X5_P0              DDRP_BASE_ADDR + 0x100228
#define DDRP_DBYTE3_TXDQSDLYTG1_U1_P3              DDRP_BASE_ADDR + 0xc4c744
#define DDRP_INITENG0_SEQUENCEREG0B15S1            DDRP_BASE_ADDR + 0x24015c
#define DDRP_ACSM0_ACSMPLAYBACK1X5_P0              DDRP_BASE_ADDR + 0x10022c
#define DDRP_DBYTE3_TXDQSDLYTG2_U1_P3              DDRP_BASE_ADDR + 0xc4c748
#define DDRP_INITENG0_SEQUENCEREG0B11S0            DDRP_BASE_ADDR + 0x240128
#define DDRP_INITENG0_SEQUENCEREG0B15S2            DDRP_BASE_ADDR + 0x240160
#define DDRP_ACSM0_ACSMPLAYBACK0X6_P0              DDRP_BASE_ADDR + 0x100230
#define DDRP_DBYTE3_TXDQSDLYTG3_U1_P3              DDRP_BASE_ADDR + 0xc4c74c
#define DDRP_INITENG0_SEQUENCEREG0B11S1            DDRP_BASE_ADDR + 0x24012c
#define DDRP_INITENG0_SEQUENCEREG0B16S0            DDRP_BASE_ADDR + 0x240164
#define DDRP_INITENG0_SEQUENCEREG0B18S1            DDRP_BASE_ADDR + 0x240180
#define DDRP_ACSM0_ACSMPLAYBACK1X6_P0              DDRP_BASE_ADDR + 0x100234
#define DDRP_INITENG0_SEQUENCEREG0B11S2            DDRP_BASE_ADDR + 0x240130
#define DDRP_INITENG0_SEQUENCEREG0B18S2            DDRP_BASE_ADDR + 0x240184
#define DDRP_ACSM0_ACSMPLAYBACK0X7_P0              DDRP_BASE_ADDR + 0x100238
#define DDRP_INITENG0_SEQUENCEREG0B12S0            DDRP_BASE_ADDR + 0x240134
#define DDRP_INITENG0_SEQUENCEREG0B19S0            DDRP_BASE_ADDR + 0x240188
#define DDRP_ACSM0_ACSMPLAYBACK1X7_P0              DDRP_BASE_ADDR + 0x10023c
#define DDRP_INITENG0_SEQUENCEREG0B12S1            DDRP_BASE_ADDR + 0x240138
#define DDRP_INITENG0_SEQUENCEREG0B19S1            DDRP_BASE_ADDR + 0x24018c
#define DDRP_INITENG0_SEQUENCEREG0B12S2            DDRP_BASE_ADDR + 0x24013c
#define DDRP_INITENG0_SEQUENCEREG0B19S2            DDRP_BASE_ADDR + 0x240190
#define DDRP_INITENG0_SEQUENCEREG0B20S0            DDRP_BASE_ADDR + 0x240194
#define DDRP_INITENG0_SEQUENCEREG0B20S1            DDRP_BASE_ADDR + 0x240198
#define DDRP_DBYTE0_TXSLEWRATE_B0_P2               DDRP_BASE_ADDR + 0x84017c
#define DDRP_INITENG0_SEQUENCEREG0B20S2            DDRP_BASE_ADDR + 0x24019c
#define DDRP_INITENG0_SEQUENCEREG0B16S1            DDRP_BASE_ADDR + 0x240168
#define DDRP_INITENG0_SEQUENCEREG0B21S0            DDRP_BASE_ADDR + 0x2401a0
#define DDRP_INITENG0_SEQUENCEREG0B16S2            DDRP_BASE_ADDR + 0x24016c
#define DDRP_INITENG0_SEQUENCEREG0B21S1            DDRP_BASE_ADDR + 0x2401a4
#define DDRP_INITENG0_SEQUENCEREG0B23S2            DDRP_BASE_ADDR + 0x2401c0
#define DDRP_INITENG0_SEQUENCEREG0B17S0            DDRP_BASE_ADDR + 0x240170
#define DDRP_INITENG0_SEQUENCEREG0B24S0            DDRP_BASE_ADDR + 0x2401c4
#define DDRP_INITENG0_SEQUENCEREG0B17S1            DDRP_BASE_ADDR + 0x240174
#define DDRP_INITENG0_SEQUENCEREG0B24S1            DDRP_BASE_ADDR + 0x2401c8
#define DDRP_DBYTE0_RXENDLYTG0_U0_P2               DDRP_BASE_ADDR + 0x840200
#define DDRP_ANIB9_ATXDLY_P2                       DDRP_BASE_ADDR + 0x824200
#define DDRP_INITENG0_SEQUENCEREG0B17S2            DDRP_BASE_ADDR + 0x240178
#define DDRP_INITENG0_SEQUENCEREG0B24S2            DDRP_BASE_ADDR + 0x2401cc
#define DDRP_DBYTE0_RXENDLYTG1_U0_P2               DDRP_BASE_ADDR + 0x840204
#define DDRP_INITENG0_SEQUENCEREG0B18S0            DDRP_BASE_ADDR + 0x24017c
#define DDRP_INITENG0_SEQUENCEREG0B25S0            DDRP_BASE_ADDR + 0x2401d0
#define DDRP_DBYTE0_RXENDLYTG2_U0_P2               DDRP_BASE_ADDR + 0x840208
#define DDRP_INITENG0_SEQUENCEREG0B25S1            DDRP_BASE_ADDR + 0x2401d4
#define DDRP_DBYTE0_RXENDLYTG3_U0_P2               DDRP_BASE_ADDR + 0x84020c
#define DDRP_INITENG0_SEQUENCEREG0B25S2            DDRP_BASE_ADDR + 0x2401d8
#define DDRP_INITENG0_SEQUENCEREG0B26S0            DDRP_BASE_ADDR + 0x2401dc
#define DDRP_INITENG0_SEQUENCEREG0B21S2            DDRP_BASE_ADDR + 0x2401a8
#define DDRP_INITENG0_SEQUENCEREG0B26S1            DDRP_BASE_ADDR + 0x2401e0
#define DDRP_INITENG0_SEQUENCEREG0B22S0            DDRP_BASE_ADDR + 0x2401ac
#define DDRP_INITENG0_SEQUENCEREG0B26S2            DDRP_BASE_ADDR + 0x2401e4
#define DDRP_INITENG0_SEQUENCEREG0B29S0            DDRP_BASE_ADDR + 0x240200
#define DDRP_INITENG0_SEQUENCEREG0B22S1            DDRP_BASE_ADDR + 0x2401b0
#define DDRP_INITENG0_SEQUENCEREG0B29S1            DDRP_BASE_ADDR + 0x240204
#define DDRP_INITENG0_SEQUENCEREG0B22S2            DDRP_BASE_ADDR + 0x2401b4
#define DDRP_INITENG0_SEQUENCEREG0B29S2            DDRP_BASE_ADDR + 0x240208
#define DDRP_DBYTE0_RXCLKCDLYTG0_U0_P2             DDRP_BASE_ADDR + 0x840240
#define DDRP_INITENG0_SEQUENCEREG0B23S0            DDRP_BASE_ADDR + 0x2401b8
#define DDRP_INITENG0_SEQUENCEREG0B30S0            DDRP_BASE_ADDR + 0x24020c
#define DDRP_DBYTE0_RXCLKCDLYTG1_U0_P2             DDRP_BASE_ADDR + 0x840244
#define DDRP_INITENG0_SEQUENCEREG0B23S1            DDRP_BASE_ADDR + 0x2401bc
#define DDRP_INITENG0_SEQUENCEREG0B30S1            DDRP_BASE_ADDR + 0x240210
#define DDRP_MASTER0_CALUCLKINFO_P3                DDRP_BASE_ADDR + 0xc80020
#define DDRP_DBYTE0_RXCLKCDLYTG2_U0_P2             DDRP_BASE_ADDR + 0x840248
#define DDRP_INITENG0_SEQUENCEREG0B30S2            DDRP_BASE_ADDR + 0x240214
#define DDRP_MASTER0_PPTTRAINSETUP_P3              DDRP_BASE_ADDR + 0xc80040
#define DDRP_DBYTE0_RXCLKCDLYTG3_U0_P2             DDRP_BASE_ADDR + 0x84024c
#define DDRP_DRTUB0_DCTSHADOWREGS                  DDRP_BASE_ADDR + 0x300010
#define DDRP_INITENG0_SEQUENCEREG0B31S0            DDRP_BASE_ADDR + 0x240218
#define DDRP_MASTER0_PPTTRAINSETUP2_P3             DDRP_BASE_ADDR + 0xc80044
#define DDRP_INITENG0_SEQUENCEREG0B31S1            DDRP_BASE_ADDR + 0x24021c
#define DDRP_DBYTE2_TXDQDLYTG0_R2_P1               DDRP_BASE_ADDR + 0x448b00
#define DDRP_INITENG0_SEQUENCEREG0B27S0            DDRP_BASE_ADDR + 0x2401e8
#define DDRP_INITENG0_SEQUENCEREG0B31S2            DDRP_BASE_ADDR + 0x240220
#define DDRP_DBYTE2_TXDQDLYTG1_R2_P1               DDRP_BASE_ADDR + 0x448b04
#define DDRP_INITENG0_SEQUENCEREG0B27S1            DDRP_BASE_ADDR + 0x2401ec
#define DDRP_INITENG0_SEQUENCEREG0B32S0            DDRP_BASE_ADDR + 0x240224
#define DDRP_INITENG0_SEQUENCEREG0B34S1            DDRP_BASE_ADDR + 0x240240
#define DDRP_INITENG0_SEQUENCEREG0B71S2            DDRP_BASE_ADDR + 0x240400
#define DDRP_DBYTE2_TXDQDLYTG2_R2_P1               DDRP_BASE_ADDR + 0x448b08
#define DDRP_INITENG0_SEQUENCEREG0B27S2            DDRP_BASE_ADDR + 0x2401f0
#define DDRP_INITENG0_SEQUENCEREG0B34S2            DDRP_BASE_ADDR + 0x240244
#define DDRP_INITENG0_SEQUENCEREG0B72S0            DDRP_BASE_ADDR + 0x240404
#define DDRP_DBYTE2_TXDQDLYTG3_R2_P1               DDRP_BASE_ADDR + 0x448b0c
#define DDRP_INITENG0_SEQUENCEREG0B28S0            DDRP_BASE_ADDR + 0x2401f4
#define DDRP_INITENG0_SEQUENCEREG0B35S0            DDRP_BASE_ADDR + 0x240248
#define DDRP_INITENG0_SEQUENCEREG0B72S1            DDRP_BASE_ADDR + 0x240408
#define DDRP_INITENG0_SEQUENCEREG0B28S1            DDRP_BASE_ADDR + 0x2401f8
#define DDRP_INITENG0_SEQUENCEREG0B35S1            DDRP_BASE_ADDR + 0x24024c
#define DDRP_INITENG0_SEQUENCEREG0B72S2            DDRP_BASE_ADDR + 0x24040c
#define DDRP_DBYTE0_RXCLKDLYTG0_U0_P2              DDRP_BASE_ADDR + 0x840230
#define DDRP_INITENG0_SEQUENCEREG0B28S2            DDRP_BASE_ADDR + 0x2401fc
#define DDRP_INITENG0_SEQUENCEREG0B35S2            DDRP_BASE_ADDR + 0x240250
#define DDRP_INITENG0_SEQUENCEREG0B73S0            DDRP_BASE_ADDR + 0x240410
#define DDRP_DBYTE0_RXCLKDLYTG1_U0_P2              DDRP_BASE_ADDR + 0x840234
#define DDRP_INITENG0_SEQUENCEREG0B36S0            DDRP_BASE_ADDR + 0x240254
#define DDRP_INITENG0_SEQUENCEREG0B73S1            DDRP_BASE_ADDR + 0x240414
#define DDRP_MASTER0_SEQ0BDLY0_P3                  DDRP_BASE_ADDR + 0xc8002c
#define DDRP_MASTER0_TRISTATEMODECA_P3             DDRP_BASE_ADDR + 0xc80064
#define DDRP_MASTER0_HWTMRL_P3                     DDRP_BASE_ADDR + 0xc80080
#define DDRP_DBYTE0_RXCLKDLYTG2_U0_P2              DDRP_BASE_ADDR + 0x840238
#define DDRP_INITENG0_SEQUENCEREG0B36S1            DDRP_BASE_ADDR + 0x240258
#define DDRP_INITENG0_SEQUENCEREG0B73S2            DDRP_BASE_ADDR + 0x240418
#define DDRP_MASTER0_SEQ0BDLY1_P3                  DDRP_BASE_ADDR + 0xc80030
#define DDRP_DBYTE0_RXCLKDLYTG3_U0_P2              DDRP_BASE_ADDR + 0x84023c
#define DDRP_INITENG0_SEQUENCEREG0B36S2            DDRP_BASE_ADDR + 0x24025c
#define DDRP_INITENG0_SEQUENCEREG0B74S0            DDRP_BASE_ADDR + 0x24041c
#define DDRP_MASTER0_SEQ0BDLY2_P3                  DDRP_BASE_ADDR + 0xc80034
#define DDRP_INITENG0_SEQUENCEREG0B32S1            DDRP_BASE_ADDR + 0x240228
#define DDRP_INITENG0_SEQUENCEREG0B37S0            DDRP_BASE_ADDR + 0x240260
#define DDRP_INITENG0_SEQUENCEREG0B74S1            DDRP_BASE_ADDR + 0x240420
#define DDRP_MASTER0_SEQ0BDLY3_P3                  DDRP_BASE_ADDR + 0xc80038
#define DDRP_INITENG0_SEQUENCEREG0B32S2            DDRP_BASE_ADDR + 0x24022c
#define DDRP_INITENG0_SEQUENCEREG0B37S1            DDRP_BASE_ADDR + 0x240264
#define DDRP_INITENG0_SEQUENCEREG0B74S2            DDRP_BASE_ADDR + 0x240424
#define DDRP_INITENG0_SEQUENCEREG0B77S0            DDRP_BASE_ADDR + 0x240440
#define DDRP_MASTER0_DQSPREAMBLECONTROL_P3         DDRP_BASE_ADDR + 0xc80090
#define DDRP_INITENG0_SEQUENCEREG0B33S0            DDRP_BASE_ADDR + 0x240230
#define DDRP_INITENG0_SEQUENCEREG0B77S1            DDRP_BASE_ADDR + 0x240444
#define DDRP_INITENG0_SEQUENCEREG0B33S1            DDRP_BASE_ADDR + 0x240234
#define DDRP_INITENG0_SEQUENCEREG0B77S2            DDRP_BASE_ADDR + 0x240448
#define DDRP_INITENG0_SEQUENCEREG0B33S2            DDRP_BASE_ADDR + 0x240238
#define DDRP_INITENG0_SEQUENCEREG0B78S0            DDRP_BASE_ADDR + 0x24044c
#define DDRP_INITENG0_SEQUENCEREG0B34S0            DDRP_BASE_ADDR + 0x24023c
#define DDRP_INITENG0_SEQUENCEREG0B78S1            DDRP_BASE_ADDR + 0x240450
#define DDRP_INITENG0_SEQUENCEREG0B78S2            DDRP_BASE_ADDR + 0x240454
#define DDRP_INITENG0_SEQUENCEREG0B79S0            DDRP_BASE_ADDR + 0x240458
#define DDRP_INITENG0_SEQUENCEREG0B79S1            DDRP_BASE_ADDR + 0x24045c
#define DDRP_INITENG0_SEQUENCEREG0B37S2            DDRP_BASE_ADDR + 0x240268
#define DDRP_INITENG0_SEQUENCEREG0B75S0            DDRP_BASE_ADDR + 0x240428
#define DDRP_INITENG0_SEQUENCEREG0B79S2            DDRP_BASE_ADDR + 0x240460
#define DDRP_INITENG0_SEQUENCEREG0B38S0            DDRP_BASE_ADDR + 0x24026c
#define DDRP_INITENG0_SEQUENCEREG0B75S1            DDRP_BASE_ADDR + 0x24042c
#define DDRP_INITENG0_SEQUENCEREG0B80S0            DDRP_BASE_ADDR + 0x240464
#define DDRP_INITENG0_SEQUENCEREG0B82S1            DDRP_BASE_ADDR + 0x240480
#define DDRP_INITENG0_SEQUENCEREG0B38S1            DDRP_BASE_ADDR + 0x240270
#define DDRP_INITENG0_SEQUENCEREG0B75S2            DDRP_BASE_ADDR + 0x240430
#define DDRP_INITENG0_SEQUENCEREG0B82S2            DDRP_BASE_ADDR + 0x240484
#define DDRP_DRTUB0_DCTWRITEONLYSHADOW             DDRP_BASE_ADDR + 0x3000c0
#define DDRP_INITENG0_SEQUENCEREG0B38S2            DDRP_BASE_ADDR + 0x240274
#define DDRP_INITENG0_SEQUENCEREG0B76S0            DDRP_BASE_ADDR + 0x240434
#define DDRP_INITENG0_SEQUENCEREG0B83S0            DDRP_BASE_ADDR + 0x240488
#define DDRP_INITENG0_SEQUENCEREG0B39S0            DDRP_BASE_ADDR + 0x240278
#define DDRP_INITENG0_SEQUENCEREG0B76S1            DDRP_BASE_ADDR + 0x240438
#define DDRP_INITENG0_SEQUENCEREG0B83S1            DDRP_BASE_ADDR + 0x24048c
#define DDRP_DRTUB0_UCTWRITEONLY                   DDRP_BASE_ADDR + 0x3000c8
#define DDRP_INITENG0_SEQUENCEREG0B39S1            DDRP_BASE_ADDR + 0x24027c
#define DDRP_INITENG0_SEQUENCEREG0B76S2            DDRP_BASE_ADDR + 0x24043c
#define DDRP_INITENG0_SEQUENCEREG0B83S2            DDRP_BASE_ADDR + 0x240490
#define DDRP_DRTUB0_UCTWRITEPROT                   DDRP_BASE_ADDR + 0x3000cc
#define DDRP_INITENG0_SEQUENCEREG0B84S0            DDRP_BASE_ADDR + 0x240494
#define DDRP_DRTUB0_UCTDATWRITEONLY                DDRP_BASE_ADDR + 0x3000d0
#define DDRP_INITENG0_SEQUENCEREG0B84S1            DDRP_BASE_ADDR + 0x240498
#define DDRP_DRTUB0_UCTDATWRITEPROT                DDRP_BASE_ADDR + 0x3000d4
#define DDRP_INITENG0_SEQUENCEREG0B84S2            DDRP_BASE_ADDR + 0x24049c
#define DDRP_MASTER0_DMIPINPRESENT_P3              DDRP_BASE_ADDR + 0xc800b4
#define DDRP_DRTUB0_UCTLERR                        DDRP_BASE_ADDR + 0x3000d8
#define DDRP_INITENG0_SEQUENCEREG0B80S1            DDRP_BASE_ADDR + 0x240468
#define DDRP_INITENG0_SEQUENCEREG0B85S0            DDRP_BASE_ADDR + 0x2404a0
#define DDRP_MASTER0_ARDPTRINITVAL_P3              DDRP_BASE_ADDR + 0xc800b8
#define DDRP_INITENG0_SEQUENCEREG0B80S2            DDRP_BASE_ADDR + 0x24046c
#define DDRP_INITENG0_SEQUENCEREG0B85S1            DDRP_BASE_ADDR + 0x2404a4
#define DDRP_INITENG0_SEQUENCEREG0B87S2            DDRP_BASE_ADDR + 0x2404c0
#define DDRP_INITENG0_SEQUENCEREG0B81S0            DDRP_BASE_ADDR + 0x240470
#define DDRP_INITENG0_SEQUENCEREG0B88S0            DDRP_BASE_ADDR + 0x2404c4
#define DDRP_INITENG0_SEQUENCEREG0B81S1            DDRP_BASE_ADDR + 0x240474
#define DDRP_INITENG0_SEQUENCEREG0B88S1            DDRP_BASE_ADDR + 0x2404c8
#define DDRP_INITENG0_SEQUENCEREG0B81S2            DDRP_BASE_ADDR + 0x240478
#define DDRP_INITENG0_SEQUENCEREG0B88S2            DDRP_BASE_ADDR + 0x2404cc
#define DDRP_DBYTE0_TXIMPEDANCECTRL0_B1_P2         DDRP_BASE_ADDR + 0x840504
#define DDRP_INITENG0_SEQUENCEREG0B82S0            DDRP_BASE_ADDR + 0x24047c
#define DDRP_INITENG0_SEQUENCEREG0B89S0            DDRP_BASE_ADDR + 0x2404d0
#define DDRP_INITENG0_SEQUENCEREG0B89S1            DDRP_BASE_ADDR + 0x2404d4
#define DDRP_DBYTE0_DQDQSRCVCNTRL_B1_P2            DDRP_BASE_ADDR + 0x84050c
#define DDRP_INITENG0_SEQUENCEREG0B89S2            DDRP_BASE_ADDR + 0x2404d8
#define DDRP_INITENG0_SEQUENCEREG0B90S0            DDRP_BASE_ADDR + 0x2404dc
#define DDRP_INITENG0_SEQUENCEREG0B85S2            DDRP_BASE_ADDR + 0x2404a8
#define DDRP_INITENG0_SEQUENCEREG0B90S1            DDRP_BASE_ADDR + 0x2404e0
#define DDRP_INITENG0_SEQUENCEREG0B86S0            DDRP_BASE_ADDR + 0x2404ac
#define DDRP_INITENG0_SEQUENCEREG0B90S2            DDRP_BASE_ADDR + 0x2404e4
#define DDRP_INITENG0_SEQUENCEREG0B93S0            DDRP_BASE_ADDR + 0x240500
#define DDRP_INITENG0_SEQUENCEREG0B86S1            DDRP_BASE_ADDR + 0x2404b0
#define DDRP_INITENG0_SEQUENCEREG0B93S1            DDRP_BASE_ADDR + 0x240504
#define DDRP_INITENG0_SEQUENCEREG0B86S2            DDRP_BASE_ADDR + 0x2404b4
#define DDRP_INITENG0_SEQUENCEREG0B93S2            DDRP_BASE_ADDR + 0x240508
#define DDRP_MASTER0_PROCODTTIMECTL_P3             DDRP_BASE_ADDR + 0xc80158
#define DDRP_DBYTE0_TXIMPEDANCECTRL1_B1_P2         DDRP_BASE_ADDR + 0x840524
#define DDRP_INITENG0_SEQUENCEREG0B87S0            DDRP_BASE_ADDR + 0x2404b8
#define DDRP_INITENG0_SEQUENCEREG0B94S0            DDRP_BASE_ADDR + 0x24050c
#define DDRP_INITENG0_SEQUENCEREG0B87S1            DDRP_BASE_ADDR + 0x2404bc
#define DDRP_INITENG0_SEQUENCEREG0B94S1            DDRP_BASE_ADDR + 0x240510
#define DDRP_INITENG0_SEQUENCEREG0B94S2            DDRP_BASE_ADDR + 0x240514
#define DDRP_DBYTE3_TXDQDLYTG0_R2_P3               DDRP_BASE_ADDR + 0xc4cb00
#define DDRP_INITENG0_SEQUENCEREG0B95S0            DDRP_BASE_ADDR + 0x240518
#define DDRP_DBYTE3_TXDQDLYTG1_R2_P3               DDRP_BASE_ADDR + 0xc4cb04
#define DDRP_INITENG0_SEQUENCEREG0B95S1            DDRP_BASE_ADDR + 0x24051c
#define DDRP_DBYTE3_TXDQDLYTG2_R2_P3               DDRP_BASE_ADDR + 0xc4cb08
#define DDRP_INITENG0_SEQUENCEREG0B91S0            DDRP_BASE_ADDR + 0x2404e8
#define DDRP_INITENG0_SEQUENCEREG0B95S2            DDRP_BASE_ADDR + 0x240520
#define DDRP_DBYTE3_TXDQDLYTG3_R2_P3               DDRP_BASE_ADDR + 0xc4cb0c
#define DDRP_INITENG0_SEQUENCEREG0B91S1            DDRP_BASE_ADDR + 0x2404ec
#define DDRP_INITENG0_SEQUENCEREG0B96S0            DDRP_BASE_ADDR + 0x240524
#define DDRP_INITENG0_SEQUENCEREG0B98S1            DDRP_BASE_ADDR + 0x240540
#define DDRP_INITENG0_SEQUENCEREG0B91S2            DDRP_BASE_ADDR + 0x2404f0
#define DDRP_INITENG0_SEQUENCEREG0B98S2            DDRP_BASE_ADDR + 0x240544
#define DDRP_INITENG0_SEQUENCEREG0B92S0            DDRP_BASE_ADDR + 0x2404f4
#define DDRP_INITENG0_SEQUENCEREG0B99S0            DDRP_BASE_ADDR + 0x240548
#define DDRP_DBYTE0_TXIMPEDANCECTRL2_B1_P2         DDRP_BASE_ADDR + 0x84052c
#define DDRP_INITENG0_SEQUENCEREG0B92S1            DDRP_BASE_ADDR + 0x2404f8
#define DDRP_INITENG0_SEQUENCEREG0B99S1            DDRP_BASE_ADDR + 0x24054c
#define DDRP_INITENG0_SEQUENCEREG0B92S2            DDRP_BASE_ADDR + 0x2404fc
#define DDRP_INITENG0_SEQUENCEREG0B99S2            DDRP_BASE_ADDR + 0x240550
#define DDRP_DBYTE0_TXODTDRVSTREN_B1_P2            DDRP_BASE_ADDR + 0x840534
#define DDRP_INITENG0_SEQUENCEREG0B100S0           DDRP_BASE_ADDR + 0x240554
#define DDRP_INITENG0_SEQUENCEREG0B100S1           DDRP_BASE_ADDR + 0x240558
#define DDRP_INITENG0_SEQUENCEREG0B100S2           DDRP_BASE_ADDR + 0x24055c
#define DDRP_ACSM0_ACSMCTRL23                      DDRP_BASE_ADDR + 0x100300
#define DDRP_INITENG0_SEQUENCEREG0B96S1            DDRP_BASE_ADDR + 0x240528
#define DDRP_INITENG0_SEQUENCEREG0B101S0           DDRP_BASE_ADDR + 0x240560
#define DDRP_INITENG0_SEQUENCEREG0B96S2            DDRP_BASE_ADDR + 0x24052c
#define DDRP_INITENG0_SEQUENCEREG0B101S1           DDRP_BASE_ADDR + 0x240564
#define DDRP_INITENG0_SEQUENCEREG0B103S2           DDRP_BASE_ADDR + 0x240580
#define DDRP_ACSM0_ACSMCKEVAL                      DDRP_BASE_ADDR + 0x100308
#define DDRP_INITENG0_SEQUENCEREG0B97S0            DDRP_BASE_ADDR + 0x240530
#define DDRP_INITENG0_SEQUENCEREG0B104S0           DDRP_BASE_ADDR + 0x240584
#define DDRP_INITENG0_SEQUENCEREG0B97S1            DDRP_BASE_ADDR + 0x240534
#define DDRP_INITENG0_SEQUENCEREG0B104S1           DDRP_BASE_ADDR + 0x240588
#define DDRP_INITENG0_SEQUENCEREG0B97S2            DDRP_BASE_ADDR + 0x240538
#define DDRP_INITENG0_SEQUENCEREG0B104S2           DDRP_BASE_ADDR + 0x24058c
#define DDRP_INITENG0_SEQUENCEREG0B98S0            DDRP_BASE_ADDR + 0x24053c
#define DDRP_INITENG0_SEQUENCEREG0B105S0           DDRP_BASE_ADDR + 0x240590
#define DDRP_INITENG0_SEQUENCEREG0B105S1           DDRP_BASE_ADDR + 0x240594
#define DDRP_INITENG0_SEQUENCEREG0B105S2           DDRP_BASE_ADDR + 0x240598
#define DDRP_DBYTE0_TXSLEWRATE_B1_P2               DDRP_BASE_ADDR + 0x84057c
#define DDRP_ACSM0_LOWSPEEDCLOCKDIVIDER            DDRP_BASE_ADDR + 0x100320
#define DDRP_INITENG0_SEQUENCEREG0B106S0           DDRP_BASE_ADDR + 0x24059c
#define DDRP_ACSM0_ACSMCSMAPCTRL0                  DDRP_BASE_ADDR + 0x100340
#define DDRP_INITENG0_SEQUENCEREG0B101S2           DDRP_BASE_ADDR + 0x240568
#define DDRP_INITENG0_SEQUENCEREG0B106S1           DDRP_BASE_ADDR + 0x2405a0
#define DDRP_ACSM0_ACSMCSMAPCTRL1                  DDRP_BASE_ADDR + 0x100344
#define DDRP_INITENG0_SEQUENCEREG0B102S0           DDRP_BASE_ADDR + 0x24056c
#define DDRP_INITENG0_SEQUENCEREG0B106S2           DDRP_BASE_ADDR + 0x2405a4
#define DDRP_INITENG0_SEQUENCEREG0B109S0           DDRP_BASE_ADDR + 0x2405c0
#define DDRP_ACSM0_ACSMCSMAPCTRL2                  DDRP_BASE_ADDR + 0x100348
#define DDRP_INITENG0_SEQUENCEREG0B102S1           DDRP_BASE_ADDR + 0x240570
#define DDRP_INITENG0_SEQUENCEREG0B109S1           DDRP_BASE_ADDR + 0x2405c4
#define DDRP_ACSM0_ACSMCSMAPCTRL3                  DDRP_BASE_ADDR + 0x10034c
#define DDRP_DRTUB0_UCCLKHCLKENABLES               DDRP_BASE_ADDR + 0x300200
#define DDRP_INITENG0_SEQUENCEREG0B102S2           DDRP_BASE_ADDR + 0x240574
#define DDRP_INITENG0_SEQUENCEREG0B109S2           DDRP_BASE_ADDR + 0x2405c8
#define DDRP_DBYTE0_RXENDLYTG0_U1_P2               DDRP_BASE_ADDR + 0x840600
#define DDRP_ACSM0_ACSMCSMAPCTRL4                  DDRP_BASE_ADDR + 0x100350
#define DDRP_DRTUB0_CURPSTATE0B                    DDRP_BASE_ADDR + 0x300204
#define DDRP_INITENG0_SEQUENCEREG0B103S0           DDRP_BASE_ADDR + 0x240578
#define DDRP_INITENG0_SEQUENCEREG0B110S0           DDRP_BASE_ADDR + 0x2405cc
#define DDRP_DBYTE0_RXENDLYTG1_U1_P2               DDRP_BASE_ADDR + 0x840604
#define DDRP_ACSM0_ACSMCSMAPCTRL5                  DDRP_BASE_ADDR + 0x100354
#define DDRP_INITENG0_SEQUENCEREG0B103S1           DDRP_BASE_ADDR + 0x24057c
#define DDRP_INITENG0_SEQUENCEREG0B110S1           DDRP_BASE_ADDR + 0x2405d0
#define DDRP_DBYTE0_RXENDLYTG2_U1_P2               DDRP_BASE_ADDR + 0x840608
#define DDRP_ACSM0_ACSMCSMAPCTRL6                  DDRP_BASE_ADDR + 0x100358
#define DDRP_INITENG0_SEQUENCEREG0B110S2           DDRP_BASE_ADDR + 0x2405d4
#define DDRP_DBYTE0_RXENDLYTG3_U1_P2               DDRP_BASE_ADDR + 0x84060c
#define DDRP_ACSM0_ACSMCSMAPCTRL7                  DDRP_BASE_ADDR + 0x10035c
#define DDRP_INITENG0_SEQUENCEREG0B111S0           DDRP_BASE_ADDR + 0x2405d8
#define DDRP_MASTER0_DLLGAINCTL_P3                 DDRP_BASE_ADDR + 0xc801f0
#define DDRP_ACSM0_ACSMCSMAPCTRL8                  DDRP_BASE_ADDR + 0x100360
#define DDRP_INITENG0_SEQUENCEREG0B111S1           DDRP_BASE_ADDR + 0x2405dc
#define DDRP_MASTER0_DLLLOCKPARAM_P3               DDRP_BASE_ADDR + 0xc801f4
#define DDRP_ACSM0_ACSMCSMAPCTRL9                  DDRP_BASE_ADDR + 0x100364
#define DDRP_ACSM0_ACSMODTCTRL0                    DDRP_BASE_ADDR + 0x100380
#define DDRP_INITENG0_SEQUENCEREG0B107S0           DDRP_BASE_ADDR + 0x2405a8
#define DDRP_INITENG0_SEQUENCEREG0B111S2           DDRP_BASE_ADDR + 0x2405e0
#define DDRP_ACSM0_ACSMODTCTRL1                    DDRP_BASE_ADDR + 0x100384
#define DDRP_INITENG0_SEQUENCEREG0B39S2            DDRP_BASE_ADDR + 0x240280
#define DDRP_INITENG0_SEQUENCEREG0B107S1           DDRP_BASE_ADDR + 0x2405ac
#define DDRP_INITENG0_SEQUENCEREG0B112S0           DDRP_BASE_ADDR + 0x2405e4
#define DDRP_INITENG0_SEQUENCEREG0B114S1           DDRP_BASE_ADDR + 0x240600
#define DDRP_ACSM0_ACSMODTCTRL2                    DDRP_BASE_ADDR + 0x100388
#define DDRP_INITENG0_SEQUENCEREG0B40S0            DDRP_BASE_ADDR + 0x240284
#define DDRP_INITENG0_SEQUENCEREG0B107S2           DDRP_BASE_ADDR + 0x2405b0
#define DDRP_INITENG0_SEQUENCEREG0B114S2           DDRP_BASE_ADDR + 0x240604
#define DDRP_ACSM0_ACSMODTCTRL3                    DDRP_BASE_ADDR + 0x10038c
#define DDRP_INITENG0_SEQUENCEREG0B40S1            DDRP_BASE_ADDR + 0x240288
#define DDRP_INITENG0_SEQUENCEREG0B108S0           DDRP_BASE_ADDR + 0x2405b4
#define DDRP_INITENG0_SEQUENCEREG0B115S0           DDRP_BASE_ADDR + 0x240608
#define DDRP_DBYTE0_RXCLKCDLYTG0_U1_P2             DDRP_BASE_ADDR + 0x840640
#define DDRP_ACSM0_ACSMODTCTRL4                    DDRP_BASE_ADDR + 0x100390
#define DDRP_INITENG0_SEQUENCEREG0B40S2            DDRP_BASE_ADDR + 0x24028c
#define DDRP_INITENG0_SEQUENCEREG0B108S1           DDRP_BASE_ADDR + 0x2405b8
#define DDRP_INITENG0_SEQUENCEREG0B115S1           DDRP_BASE_ADDR + 0x24060c
#define DDRP_DBYTE0_RXCLKCDLYTG1_U1_P2             DDRP_BASE_ADDR + 0x840644
#define DDRP_ACSM0_ACSMODTCTRL5                    DDRP_BASE_ADDR + 0x100394
#define DDRP_INITENG0_SEQUENCEREG0B41S0            DDRP_BASE_ADDR + 0x240290
#define DDRP_INITENG0_SEQUENCEREG0B108S2           DDRP_BASE_ADDR + 0x2405bc
#define DDRP_INITENG0_SEQUENCEREG0B115S2           DDRP_BASE_ADDR + 0x240610
#define DDRP_DBYTE0_RXCLKCDLYTG2_U1_P2             DDRP_BASE_ADDR + 0x840648
#define DDRP_ACSM0_ACSMODTCTRL6                    DDRP_BASE_ADDR + 0x100398
#define DDRP_INITENG0_SEQUENCEREG0B41S1            DDRP_BASE_ADDR + 0x240294
#define DDRP_INITENG0_SEQUENCEREG0B116S0           DDRP_BASE_ADDR + 0x240614
#define DDRP_DBYTE0_RXCLKCDLYTG3_U1_P2             DDRP_BASE_ADDR + 0x84064c
#define DDRP_ACSM0_ACSMODTCTRL7                    DDRP_BASE_ADDR + 0x10039c
#define DDRP_INITENG0_SEQUENCEREG0B41S2            DDRP_BASE_ADDR + 0x240298
#define DDRP_INITENG0_SEQUENCEREG0B116S1           DDRP_BASE_ADDR + 0x240618
#define DDRP_ACSM0_ACSMCSMAPCTRL10                 DDRP_BASE_ADDR + 0x100368
#define DDRP_ACSM0_ACSMODTCTRL8                    DDRP_BASE_ADDR + 0x1003a0
#define DDRP_DRTUB0_CLRWAKEUPSTICKY                DDRP_BASE_ADDR + 0x300254
#define DDRP_INITENG0_SEQUENCEREG0B42S0            DDRP_BASE_ADDR + 0x24029c
#define DDRP_INITENG0_SEQUENCEREG0B116S2           DDRP_BASE_ADDR + 0x24061c
#define DDRP_ACSM0_ACSMCSMAPCTRL11                 DDRP_BASE_ADDR + 0x10036c
#define DDRP_ACSM0_ACSMCTRL16                      DDRP_BASE_ADDR + 0x1003a4
#define DDRP_ACSM0_ACSMCTRL0                       DDRP_BASE_ADDR + 0x1003c0
#define DDRP_DBYTE2_TXDQDLYTG0_R3_P1               DDRP_BASE_ADDR + 0x448f00
#define DDRP_DRTUB0_WAKEUPMASK                     DDRP_BASE_ADDR + 0x300258
#define DDRP_INITENG0_SEQUENCEREG0B42S1            DDRP_BASE_ADDR + 0x2402a0
#define DDRP_INITENG0_SEQUENCEREG0B112S1           DDRP_BASE_ADDR + 0x2405e8
#define DDRP_INITENG0_SEQUENCEREG0B117S0           DDRP_BASE_ADDR + 0x240620
#define DDRP_ACSM0_ACSMCSMAPCTRL12                 DDRP_BASE_ADDR + 0x100370
#define DDRP_ACSM0_ACSMCTRL1                       DDRP_BASE_ADDR + 0x1003c4
#define DDRP_DBYTE2_TXDQDLYTG1_R3_P1               DDRP_BASE_ADDR + 0x448f04
#define DDRP_INITENG0_SEQUENCEREG0B42S2            DDRP_BASE_ADDR + 0x2402a4
#define DDRP_INITENG0_SEQUENCEREG0B45S0            DDRP_BASE_ADDR + 0x2402c0
#define DDRP_INITENG0_SEQUENCEREG0B112S2           DDRP_BASE_ADDR + 0x2405ec
#define DDRP_INITENG0_SEQUENCEREG0B117S1           DDRP_BASE_ADDR + 0x240624
#define DDRP_INITENG0_SEQUENCEREG0B119S2           DDRP_BASE_ADDR + 0x240640
#define DDRP_ACSM0_ACSMCSMAPCTRL13                 DDRP_BASE_ADDR + 0x100374
#define DDRP_ACSM0_ACSMCTRL2                       DDRP_BASE_ADDR + 0x1003c8
#define DDRP_DBYTE2_TXDQDLYTG2_R3_P1               DDRP_BASE_ADDR + 0x448f08
#define DDRP_INITENG0_SEQUENCEREG0B45S1            DDRP_BASE_ADDR + 0x2402c4
#define DDRP_INITENG0_SEQUENCEREG0B113S0           DDRP_BASE_ADDR + 0x2405f0
#define DDRP_INITENG0_SEQUENCEREG0B120S0           DDRP_BASE_ADDR + 0x240644
#define DDRP_INITENG0_SEQ0BGPR1_P0                 DDRP_BASE_ADDR + 0x240804
#define DDRP_ACSM0_ACSMCSMAPCTRL14                 DDRP_BASE_ADDR + 0x100378
#define DDRP_ACSM0_ACSMCTRL3                       DDRP_BASE_ADDR + 0x1003cc
#define DDRP_DBYTE2_TXDQDLYTG3_R3_P1               DDRP_BASE_ADDR + 0x448f0c
#define DDRP_INITENG0_SEQUENCEREG0B45S2            DDRP_BASE_ADDR + 0x2402c8
#define DDRP_INITENG0_SEQUENCEREG0B113S1           DDRP_BASE_ADDR + 0x2405f4
#define DDRP_INITENG0_SEQUENCEREG0B120S1           DDRP_BASE_ADDR + 0x240648
#define DDRP_INITENG0_SEQ0BGPR2_P0                 DDRP_BASE_ADDR + 0x240808
#define DDRP_DBYTE0_TXDQDLYTG0_R0_P2               DDRP_BASE_ADDR + 0x840300
#define DDRP_ACSM0_ACSMCSMAPCTRL15                 DDRP_BASE_ADDR + 0x10037c
#define DDRP_ACSM0_ACSMCTRL4                       DDRP_BASE_ADDR + 0x1003d0
#define DDRP_INITENG0_SEQUENCEREG0B46S0            DDRP_BASE_ADDR + 0x2402cc
#define DDRP_INITENG0_SEQUENCEREG0B113S2           DDRP_BASE_ADDR + 0x2405f8
#define DDRP_INITENG0_SEQUENCEREG0B120S2           DDRP_BASE_ADDR + 0x24064c
#define DDRP_INITENG0_SEQ0BGPR3_P0                 DDRP_BASE_ADDR + 0x24080c
#define DDRP_DBYTE0_RXCLKDLYTG0_U1_P2              DDRP_BASE_ADDR + 0x840630
#define DDRP_DBYTE0_TXDQDLYTG1_R0_P2               DDRP_BASE_ADDR + 0x840304
#define DDRP_ACSM0_ACSMCTRL5                       DDRP_BASE_ADDR + 0x1003d4
#define DDRP_INITENG0_SEQUENCEREG0B46S1            DDRP_BASE_ADDR + 0x2402d0
#define DDRP_INITENG0_SEQUENCEREG0B114S0           DDRP_BASE_ADDR + 0x2405fc
#define DDRP_INITENG0_SEQUENCEREG0B121S0           DDRP_BASE_ADDR + 0x240650
#define DDRP_INITENG0_SEQ0BGPR4_P0                 DDRP_BASE_ADDR + 0x240810
#define DDRP_DBYTE0_RXCLKDLYTG1_U1_P2              DDRP_BASE_ADDR + 0x840634
#define DDRP_DBYTE0_TXDQDLYTG2_R0_P2               DDRP_BASE_ADDR + 0x840308
#define DDRP_ACSM0_ACSMCTRL6                       DDRP_BASE_ADDR + 0x1003d8
#define DDRP_INITENG0_SEQUENCEREG0B46S2            DDRP_BASE_ADDR + 0x2402d4
#define DDRP_INITENG0_SEQUENCEREG0B121S1           DDRP_BASE_ADDR + 0x240654
#define DDRP_INITENG0_SEQ0BGPR5_P0                 DDRP_BASE_ADDR + 0x240814
#define DDRP_DBYTE0_RXCLKDLYTG2_U1_P2              DDRP_BASE_ADDR + 0x840638
#define DDRP_DBYTE0_TXDQDLYTG3_R0_P2               DDRP_BASE_ADDR + 0x84030c
#define DDRP_DBYTE0_PPTDQSCNTINVTRNTG0_P2          DDRP_BASE_ADDR + 0x8402b8
#define DDRP_ACSM0_ACSMCTRL7                       DDRP_BASE_ADDR + 0x1003dc
#define DDRP_INITENG0_SEQUENCEREG0B47S0            DDRP_BASE_ADDR + 0x2402d8
#define DDRP_INITENG0_SEQUENCEREG0B121S2           DDRP_BASE_ADDR + 0x240658
#define DDRP_INITENG0_SEQ0BGPR6_P0                 DDRP_BASE_ADDR + 0x240818
#define DDRP_DBYTE0_RXCLKDLYTG3_U1_P2              DDRP_BASE_ADDR + 0x84063c
#define DDRP_DBYTE0_PPTDQSCNTINVTRNTG1_P2          DDRP_BASE_ADDR + 0x8402bc
#define DDRP_ACSM0_LOWSPEEDCLOCKSTOPVAL            DDRP_BASE_ADDR + 0x1003a8
#define DDRP_ACSM0_ACSMCTRL8                       DDRP_BASE_ADDR + 0x1003e0
#define DDRP_INITENG0_SEQUENCEREG0B47S1            DDRP_BASE_ADDR + 0x2402dc
#define DDRP_INITENG0_SEQ0BGPR7_P0                 DDRP_BASE_ADDR + 0x24081c
#define DDRP_ACSM0_ACSMCTRL18                      DDRP_BASE_ADDR + 0x1003ac
#define DDRP_ACSM0_ACSMCTRL9                       DDRP_BASE_ADDR + 0x1003e4
#define DDRP_INITENG0_SEQUENCEREG0B43S0            DDRP_BASE_ADDR + 0x2402a8
#define DDRP_INITENG0_SEQUENCEREG0B47S2            DDRP_BASE_ADDR + 0x2402e0
#define DDRP_INITENG0_SEQUENCEREG0B117S2           DDRP_BASE_ADDR + 0x240628
#define DDRP_INITENG0_SEQ0BGPR8_P0                 DDRP_BASE_ADDR + 0x240820
#define DDRP_ACSM0_ACSMCTRL19                      DDRP_BASE_ADDR + 0x1003b0
#define DDRP_INITENG0_SEQUENCEREG0B43S1            DDRP_BASE_ADDR + 0x2402ac
#define DDRP_INITENG0_SEQUENCEREG0B48S0            DDRP_BASE_ADDR + 0x2402e4
#define DDRP_INITENG0_SEQUENCEREG0B50S1            DDRP_BASE_ADDR + 0x240300
#define DDRP_INITENG0_SEQUENCEREG0B118S0           DDRP_BASE_ADDR + 0x24062c
#define DDRP_ACSM0_ACSMCTRL20                      DDRP_BASE_ADDR + 0x1003b4
#define DDRP_INITENG0_SEQUENCEREG0B43S2            DDRP_BASE_ADDR + 0x2402b0
#define DDRP_INITENG0_SEQUENCEREG0B50S2            DDRP_BASE_ADDR + 0x240304
#define DDRP_INITENG0_SEQUENCEREG0B118S1           DDRP_BASE_ADDR + 0x240630
#define DDRP_ACSM0_ACSMCTRL21                      DDRP_BASE_ADDR + 0x1003b8
#define DDRP_INITENG0_SEQUENCEREG0B44S0            DDRP_BASE_ADDR + 0x2402b4
#define DDRP_INITENG0_SEQUENCEREG0B51S0            DDRP_BASE_ADDR + 0x240308
#define DDRP_INITENG0_SEQUENCEREG0B118S2           DDRP_BASE_ADDR + 0x240634
#define DDRP_DBYTE0_TXDQSDLYTG0_U0_P2              DDRP_BASE_ADDR + 0x840340
#define DDRP_ACSM0_ACSMCTRL22                      DDRP_BASE_ADDR + 0x1003bc
#define DDRP_INITENG0_SEQUENCEREG0B44S1            DDRP_BASE_ADDR + 0x2402b8
#define DDRP_INITENG0_SEQUENCEREG0B51S1            DDRP_BASE_ADDR + 0x24030c
#define DDRP_INITENG0_SEQUENCEREG0B119S0           DDRP_BASE_ADDR + 0x240638
#define DDRP_DBYTE0_TXDQSDLYTG1_U0_P2              DDRP_BASE_ADDR + 0x840344
#define DDRP_INITENG0_SEQUENCEREG0B44S2            DDRP_BASE_ADDR + 0x2402bc
#define DDRP_INITENG0_SEQUENCEREG0B51S2            DDRP_BASE_ADDR + 0x240310
#define DDRP_INITENG0_SEQUENCEREG0B119S1           DDRP_BASE_ADDR + 0x24063c
#define DDRP_DBYTE0_TXDQSDLYTG2_U0_P2              DDRP_BASE_ADDR + 0x840348
#define DDRP_INITENG0_SEQUENCEREG0B52S0            DDRP_BASE_ADDR + 0x240314
#define DDRP_DBYTE0_TXDQSDLYTG3_U0_P2              DDRP_BASE_ADDR + 0x84034c
#define DDRP_INITENG0_SEQUENCEREG0B52S1            DDRP_BASE_ADDR + 0x240318
#define DDRP_ACSM0_ACSMCTRL10                      DDRP_BASE_ADDR + 0x1003e8
#define DDRP_INITENG0_SEQUENCEREG0B52S2            DDRP_BASE_ADDR + 0x24031c
#define DDRP_ACSM0_ACSMCTRL11                      DDRP_BASE_ADDR + 0x1003ec
#define DDRP_INITENG0_SEQUENCEREG0B48S1            DDRP_BASE_ADDR + 0x2402e8
#define DDRP_INITENG0_SEQUENCEREG0B53S0            DDRP_BASE_ADDR + 0x240320
#define DDRP_ACSM0_ACSMCTRL12                      DDRP_BASE_ADDR + 0x1003f0
#define DDRP_INITENG0_SEQUENCEREG0B48S2            DDRP_BASE_ADDR + 0x2402ec
#define DDRP_INITENG0_SEQUENCEREG0B53S1            DDRP_BASE_ADDR + 0x240324
#define DDRP_INITENG0_SEQUENCEREG0B55S2            DDRP_BASE_ADDR + 0x240340
#define DDRP_ACSM0_ACSMCTRL13                      DDRP_BASE_ADDR + 0x1003f4
#define DDRP_INITENG0_SEQUENCEREG0B49S0            DDRP_BASE_ADDR + 0x2402f0
#define DDRP_INITENG0_SEQUENCEREG0B56S0            DDRP_BASE_ADDR + 0x240344
#define DDRP_ACSM0_ACSMCTRL14                      DDRP_BASE_ADDR + 0x1003f8
#define DDRP_INITENG0_SEQUENCEREG0B49S1            DDRP_BASE_ADDR + 0x2402f4
#define DDRP_INITENG0_SEQUENCEREG0B56S1            DDRP_BASE_ADDR + 0x240348
#define DDRP_ACSM0_ACSMCTRL15                      DDRP_BASE_ADDR + 0x1003fc
#define DDRP_INITENG0_SEQUENCEREG0B49S2            DDRP_BASE_ADDR + 0x2402f8
#define DDRP_INITENG0_SEQUENCEREG0B56S2            DDRP_BASE_ADDR + 0x24034c
#define DDRP_INITENG0_SEQUENCEREG0B50S0            DDRP_BASE_ADDR + 0x2402fc
#define DDRP_INITENG0_SEQUENCEREG0B57S0            DDRP_BASE_ADDR + 0x240350
#define DDRP_INITENG0_SEQUENCEREG0B57S1            DDRP_BASE_ADDR + 0x240354
#define DDRP_INITENG0_SEQUENCEREG0B57S2            DDRP_BASE_ADDR + 0x240358
#define DDRP_INITENG0_SEQUENCEREG0B58S0            DDRP_BASE_ADDR + 0x24035c
#define DDRP_INITENG0_SEQUENCEREG0B53S2            DDRP_BASE_ADDR + 0x240328
#define DDRP_INITENG0_SEQUENCEREG0B58S1            DDRP_BASE_ADDR + 0x240360
#define DDRP_INITENG0_SEQUENCEREG0B54S0            DDRP_BASE_ADDR + 0x24032c
#define DDRP_INITENG0_SEQUENCEREG0B58S2            DDRP_BASE_ADDR + 0x240364
#define DDRP_INITENG0_SEQUENCEREG0B61S0            DDRP_BASE_ADDR + 0x240380
#define DDRP_INITENG0_SEQUENCEREG0B54S1            DDRP_BASE_ADDR + 0x240330
#define DDRP_INITENG0_SEQUENCEREG0B61S1            DDRP_BASE_ADDR + 0x240384
#define DDRP_INITENG0_SEQUENCEREG0B54S2            DDRP_BASE_ADDR + 0x240334
#define DDRP_INITENG0_SEQUENCEREG0B61S2            DDRP_BASE_ADDR + 0x240388
#define DDRP_INITENG0_SEQUENCEREG0B55S0            DDRP_BASE_ADDR + 0x240338
#define DDRP_INITENG0_SEQUENCEREG0B62S0            DDRP_BASE_ADDR + 0x24038c
#define DDRP_INITENG0_SEQUENCEREG0B55S1            DDRP_BASE_ADDR + 0x24033c
#define DDRP_INITENG0_SEQUENCEREG0B62S1            DDRP_BASE_ADDR + 0x240390
#define DDRP_INITENG0_SEQUENCEREG0B62S2            DDRP_BASE_ADDR + 0x240394
#define DDRP_INITENG0_SEQUENCEREG0B63S0            DDRP_BASE_ADDR + 0x240398
#define DDRP_INITENG0_SEQUENCEREG0B63S1            DDRP_BASE_ADDR + 0x24039c
#define DDRP_INITENG0_SEQUENCEREG0B59S0            DDRP_BASE_ADDR + 0x240368
#define DDRP_INITENG0_SEQUENCEREG0B63S2            DDRP_BASE_ADDR + 0x2403a0
#define DDRP_INITENG0_SEQUENCEREG0B59S1            DDRP_BASE_ADDR + 0x24036c
#define DDRP_INITENG0_SEQUENCEREG0B64S0            DDRP_BASE_ADDR + 0x2403a4
#define DDRP_INITENG0_SEQUENCEREG0B66S1            DDRP_BASE_ADDR + 0x2403c0
#define DDRP_INITENG0_SEQUENCEREG0B59S2            DDRP_BASE_ADDR + 0x240370
#define DDRP_INITENG0_SEQUENCEREG0B66S2            DDRP_BASE_ADDR + 0x2403c4
#define DDRP_INITENG0_SEQUENCEREG0B60S0            DDRP_BASE_ADDR + 0x240374
#define DDRP_INITENG0_SEQUENCEREG0B67S0            DDRP_BASE_ADDR + 0x2403c8
#define DDRP_INITENG0_SEQUENCEREG0B60S1            DDRP_BASE_ADDR + 0x240378
#define DDRP_INITENG0_SEQUENCEREG0B67S1            DDRP_BASE_ADDR + 0x2403cc
#define DDRP_INITENG0_SEQUENCEREG0B60S2            DDRP_BASE_ADDR + 0x24037c
#define DDRP_INITENG0_SEQUENCEREG0B67S2            DDRP_BASE_ADDR + 0x2403d0
#define DDRP_INITENG0_SEQUENCEREG0B68S0            DDRP_BASE_ADDR + 0x2403d4
#define DDRP_DBYTE3_TXDQDLYTG0_R3_P3               DDRP_BASE_ADDR + 0xc4cf00
#define DDRP_INITENG0_SEQUENCEREG0B68S1            DDRP_BASE_ADDR + 0x2403d8
#define DDRP_DBYTE3_TXDQDLYTG1_R3_P3               DDRP_BASE_ADDR + 0xc4cf04
#define DDRP_INITENG0_SEQUENCEREG0B68S2            DDRP_BASE_ADDR + 0x2403dc
#define DDRP_DBYTE3_TXDQDLYTG2_R3_P3               DDRP_BASE_ADDR + 0xc4cf08
#define DDRP_INITENG0_SEQUENCEREG0B64S1            DDRP_BASE_ADDR + 0x2403a8
#define DDRP_INITENG0_SEQUENCEREG0B69S0            DDRP_BASE_ADDR + 0x2403e0
#define DDRP_DBYTE3_TXDQDLYTG3_R3_P3               DDRP_BASE_ADDR + 0xc4cf0c
#define DDRP_INITENG0_SEQUENCEREG0B64S2            DDRP_BASE_ADDR + 0x2403ac
#define DDRP_INITENG0_SEQUENCEREG0B69S1            DDRP_BASE_ADDR + 0x2403e4
#define DDRP_INITENG0_SEQUENCEREG0B65S0            DDRP_BASE_ADDR + 0x2403b0
#define DDRP_INITENG0_SEQUENCEREG0B65S1            DDRP_BASE_ADDR + 0x2403b4
#define DDRP_INITENG0_SEQUENCEREG0B65S2            DDRP_BASE_ADDR + 0x2403b8
#define DDRP_INITENG0_SEQUENCEREG0B66S0            DDRP_BASE_ADDR + 0x2403bc
#define DDRP_INITENG0_SEQUENCEREG0B69S2            DDRP_BASE_ADDR + 0x2403e8
#define DDRP_INITENG0_SEQUENCEREG0B70S0            DDRP_BASE_ADDR + 0x2403ec
#define DDRP_INITENG0_SEQUENCEREG0B70S1            DDRP_BASE_ADDR + 0x2403f0
#define DDRP_INITENG0_SEQUENCEREG0B70S2            DDRP_BASE_ADDR + 0x2403f4
#define DDRP_INITENG0_SEQUENCEREG0B71S0            DDRP_BASE_ADDR + 0x2403f8
#define DDRP_INITENG0_SEQUENCEREG0B71S1            DDRP_BASE_ADDR + 0x2403fc
#define DDRP_MASTER0_DFIRDDATACSDESTMAP_P3         DDRP_BASE_ADDR + 0xc802c0
#define DDRP_MASTER0_VREFINGLOBAL_P3               DDRP_BASE_ADDR + 0xc802c8
#define DDRP_MASTER0_DFIWRDATACSDESTMAP_P3         DDRP_BASE_ADDR + 0xc802d0
#define DDRP_ANIB2_AFORCEDRVCONT                   DDRP_BASE_ADDR + 0x809c
#define DDRP_DBYTE2_TXDQDLYTG0_R4_P1               DDRP_BASE_ADDR + 0x449300
#define DDRP_ANIB2_AFORCETRICONT                   DDRP_BASE_ADDR + 0x80a0
#define DDRP_ANIB2_MTESTMUXSEL                     DDRP_BASE_ADDR + 0x8068
#define DDRP_DBYTE2_TXDQDLYTG1_R4_P1               DDRP_BASE_ADDR + 0x449304
#define DDRP_DBYTE2_TXDQDLYTG2_R4_P1               DDRP_BASE_ADDR + 0x449308
#define DDRP_MASTER0_PLLCTRL2_P3                   DDRP_BASE_ADDR + 0xc80314
#define DDRP_DBYTE2_TXDQDLYTG3_R4_P1               DDRP_BASE_ADDR + 0x44930c
#define DDRP_DBYTE0_TXDQDLYTG0_R1_P2               DDRP_BASE_ADDR + 0x840700
#define DDRP_MASTER0_PLLCTRL1_P3                   DDRP_BASE_ADDR + 0xc8031c
#define DDRP_DBYTE0_TXDQDLYTG1_R1_P2               DDRP_BASE_ADDR + 0x840704
#define DDRP_DBYTE0_TXDQDLYTG2_R1_P2               DDRP_BASE_ADDR + 0x840708
#define DDRP_DBYTE0_TXDQDLYTG3_R1_P2               DDRP_BASE_ADDR + 0x84070c
#define DDRP_DBYTE0_TXDQSDLYTG0_U1_P2              DDRP_BASE_ADDR + 0x840740
#define DDRP_DBYTE0_TXDQSDLYTG1_U1_P2              DDRP_BASE_ADDR + 0x840744
#define DDRP_ANIB2_ATXIMPEDANCE                    DDRP_BASE_ADDR + 0x810c
#define DDRP_MASTER0_PLLTESTMODE_P3                DDRP_BASE_ADDR + 0xc80328
#define DDRP_DBYTE0_TXDQSDLYTG2_U1_P2              DDRP_BASE_ADDR + 0x840748
#define DDRP_DBYTE0_TXDQSDLYTG3_U1_P2              DDRP_BASE_ADDR + 0x84074c
#define DDRP_MASTER0_PLLCTRL4_P3                   DDRP_BASE_ADDR + 0xc80330
#define DDRP_ANIB2_ATESTPRBSERR                    DDRP_BASE_ADDR + 0x814c
#define DDRP_ANIB2_ATXSLEWRATE                     DDRP_BASE_ADDR + 0x8154
#define DDRP_ANIB2_ATESTPRBSERRCNT                 DDRP_BASE_ADDR + 0x8158
#define DDRP_ANIB6_ATXDLY_P1                       DDRP_BASE_ADDR + 0x418200
#define DDRP_DRTUB0_CUSTPUBREV                     DDRP_BASE_ADDR + 0x3003b4
#define DDRP_MASTER0_DFIFREQRATIO_P3               DDRP_BASE_ADDR + 0xc803e8
#define DDRP_DRTUB0_PUBREV                         DDRP_BASE_ADDR + 0x3003b8
#define DDRP_DBYTE3_TXDQDLYTG0_R4_P3               DDRP_BASE_ADDR + 0xc4d300
#define DDRP_DBYTE3_TXDQDLYTG1_R4_P3               DDRP_BASE_ADDR + 0xc4d304
#define DDRP_DBYTE3_TXDQDLYTG2_R4_P3               DDRP_BASE_ADDR + 0xc4d308
#define DDRP_DBYTE3_TXDQDLYTG3_R4_P3               DDRP_BASE_ADDR + 0xc4d30c
#define DDRP_ANIB2_ATXDLY_P0                       DDRP_BASE_ADDR + 0x8200
#define DDRP_ANIB7_ATXDLY_P3                       DDRP_BASE_ADDR + 0xc1c200
#define DDRP_DBYTE2_TXDQDLYTG0_R5_P1               DDRP_BASE_ADDR + 0x449700
#define DDRP_DBYTE2_TXDQDLYTG1_R5_P1               DDRP_BASE_ADDR + 0x449704
#define DDRP_DBYTE2_TXDQDLYTG2_R5_P1               DDRP_BASE_ADDR + 0x449708
#define DDRP_DBYTE2_TXDQDLYTG3_R5_P1               DDRP_BASE_ADDR + 0x44970c
#define DDRP_DBYTE0_TXDQDLYTG0_R2_P2               DDRP_BASE_ADDR + 0x840b00
#define DDRP_DBYTE0_TXDQDLYTG1_R2_P2               DDRP_BASE_ADDR + 0x840b04
#define DDRP_DBYTE0_TXDQDLYTG2_R2_P2               DDRP_BASE_ADDR + 0x840b08
#define DDRP_DBYTE0_TXDQDLYTG3_R2_P2               DDRP_BASE_ADDR + 0x840b0c

#endif /* __ASM_ARCH_X2_DDR_PHY_H */
