module top_module(
    input [31:0] a,
    input [31:0] b,
    input sub,
    output [31:0] sum
);
   wire 	  add16_cout_1, add16_cout_2;
   wire [31:0] 	  xor_in;
   
   assign xor_in = b ^ {32{sub}};    
   add16 instance1 (a[15:0], xor_in[15:0], sub, sum[15:0], add16_cout_1);
   add16 instance2 (a[31:16], xor_in[31:16], add16_cout_1, sum[31:16], add16_cout_2);
   
endmodule
