## 70.自进化硬件架构与自进化 AI 芯片
对应于自学习 AI 算法，芯片实现上也有创新的自进化电路。自进化机制可以成为有机计算的一部分，也可以作为芯片的单独功能。 


当今，深度学习算法被许多人认为是最强大的 AI 算法。但是，可能存在完全不同类型，但比神经网络和深度学习更强大的智能计算范式。该技术可能基于人类大脑进化的过程。一系列迭代变化和选择产生了人类已知的最复杂和最有能力的器官——眼睛、大脑等。进化的力量令人惊讶，新的研究成果已经证明，进化算法在视频游戏中的应用，效果超过了深度学习算法  [218]  。 


进化提供了复杂和微妙适应的创造性源泉，这往往让发现它们的科学家感到惊讶。然而，进化的创造力并不局限于自然界：在计算环境中进化的人工生物也让研究人员惊奇。实际上，进化算法领域的研究人员可以用进化算法来创造性地颠覆他们的期望或意图，暴露代码中未被识别的错误，产生意外的适应性，参与各种行为并让结果收敛到一个期望的最佳点。 


#### 自进化硬件架构


自进化硬件能够改变其结构和行为，以便针对特定任务或环境自动优化其操作。如果需要从生物有机体和自然进化中获取灵感，以创建这种硬件系统，并且开发出适当的优化方法和算法，不仅需要在芯片制造期间改变硬件，而且需要在芯片上进行频繁和快速的改变。今天的芯片通常无法在设计和制造完成后进行物理改变、扩展或再现某种功能，因此使用 FPGA 或类似的可重构架构是最好的选择。与其他有机计算模式相比，这种架构也有一个反馈机制，图 12.3 中的自主层带有 DSP 或 MCU 处理器，用来运行遗传算法。现在已经有不少研究人员提出了使用遗传算法的进化式深度学习算法，不过还没有实现为专用芯片。 


实现自进化需要在芯片里实现动态部分重构（Dynamic Partial Reconfiguration，DPR）功能。通过该过程，FPGA 可以自动重新配置其部分逻辑，而其余部分继续运行。此外，这个过程还是一个动态过程，而不是下载软件的过程。这可以用于将自进化系统实现为分段电路，该分段电路被构造为多个处理单元（PE）的阵列，每个 PE 实现简单的功能，可以通过使用 DPR 进行 PE 替换来单独地改变。这种功能变化将由进化算法驱动，进化算法将对可进化电路执行随机的微小变化。通过评估这些变化如何影响可进化电路性能来决定是否保留这些变化。 


20 世纪 90 年代中期推出的赛灵思 XC6200 FPGA 系列，是最先尝试可进化电路的 FPGA。虽然缺少重要的内部重构功能，但该器件曾被认为是最好的基于 FPGA 的可进化平台，主要是因为它可以方便地配置比特流，允许创建有效的电路；其路由资源基于多路复用器，实现了比特流配置的随机安全修改。随着具有更多可用资源的更大的 FPGA 出现，并且采用了减小 PE 大小的新设计技术，可进化电路系统可具有的 PE 数量有所增加。 


后来这种 FPGA 被 Virtex 系列所取代，重构技术也发生了变化，DPR 因为一些局限而未能成为自进化系统的标准做法。DPR 把原来的多路复用器改换成交换矩阵，就不能进行随机比特流修改；另外一个问题是重构速度不足以实现近实时自适应。针对这些问题，之后有研究人员提出过虚拟可重构电路（Virtual Reconfigurable Circuit，VRC）  [219]  的想法。VRC 是一种用于实现笛卡儿遗传编程（Cartesian Genetic Programming，CGP）的解决方案，是 CGP 架构在 FPGA 实现中采用的特定形式。CGP 拓扑的灵感来自于结构自组织、环境自适应、故障自修复的生物自律三大特性，已经广泛用于许多应用中。它将数字电路描述为有向图，描述树的每个节点的功能和连接，具有简单的整数基因型。该基因型映射在一种计算节点的网格上（笛卡儿坐标是指网格中定位每个节点的坐标）。CGP 通常不使用遗传编程，而是包含一个简单的进化策略。 


VRC 本质上是一种覆盖体系结构，即在 FPGA 结构之上定义应用特定的可重构电路虚拟层，以降低重配置过程的复杂性并提高其与本机重配置相比的速度。然而，该虚拟层引入了大量开销，带来了时延。 


CGP 由一系列排列成矩形网格的 PE 组成，如图 12.4a 所示  [220]  。这些 PE 中的每一个都可以从输入和左侧的列中获取数据，并且通常实现一种无状态的简单函数，如算术加法或逻辑和（即 AND）。为了在多路复用器和路由方面进一步简化系统，可以将某个 PE 可用的输入数量限制为左侧的最大列数（通常为一列，以避免多路复用器过大）。 


CGP 是自进化芯片中最常用的拓扑结构之一。这种拓扑的一个问题是网络的路由可能仍然太复杂，并且多路复用器在逻辑路径中引入了额外的时延，降低了操作速度。不受此问题影响的另一种拓扑结构是脉动阵列（Systolic Array，SA），它已被用作实现可进化硬件的可重构结构（目前也被谷歌用于深度学习 TPU 芯片的基本拓扑架构）。它最初用于复杂的 PE 操作，但也可以用于更简单的 PE。与 CGP 相反，SA 中每个 PE 的输入是固定的，每一个输入都被连接到它的邻近 PE（见图 12.4b）。选择这种拓扑结构的主要动机是它很适合在高吞吐量处理中应用，以及适合于动态重构机制。 


![img](https://pic1.zhimg.com/v2-4bf5e18a73c7a6e0fb6b7b653857b272.webp)

图 12.4 为具有 3 个输入和 1 个输出的 3×3 CGP 和 SA 拓扑的例子。这两个例子中的每个 PE 都有 1～2 个输出和 2 个输入，来自系统输入或前一列中的 PE。注意，SA 中除了系统输入端和输出端的那些多路复用器之外没有其他多路复用器，这使互连变得更简单。 


#### 自进化 AI 芯片


最近几年赛灵思推出的 Zynq 器件，从嵌入式 ARM 处理器重构电路引入了新的处理器配置访问端口（PCAP），以解决当前的 FPGA 异构器件问题，提供了新的可进化可能性和改进的重构速度。2019 年以来，赛灵思新的 FPGA 系列特别强调了自适应功能，也把 AI 引擎放入了 FPGA 芯片中。 


把 AI 芯片变成一种可自适应的类生物有机体，是很多科学家追求的愿景。这种 AI 芯片可以编程，以进化为最佳配置。根据软件需求，这种可进化硬件的功能和架构以自主方式随时间动态变化，以优化其性能。 


自进化并不意味着使用具有进化算法的软件来模拟电路设计的迭代改进。相反，它需要在线改变硬件的实际结构，也能够动态和自主地重新配置其结构。自进化芯片的发展与进化算法和可重构电路领域的进步密不可分。对于传统芯片，集成在上面的组件、电路和互连是固定不变的，而自进化试图随时间变化自主适应现实世界的需求，从而把任务所期望的性能达到最优化。 


自进化功能不只是用于芯片本身的自修复、自适应等用途，还可以让人们设计具有所需 AI 功能的芯片。这样的芯片不必考虑不断变化的操作环境，因为它们可以根据 AI 任务要求的变化来动态进化，即改变它们本身的电路。从这一点来讲，这种自进化 AI 芯片将从根本上颠覆一般的 AI 芯片，它的类脑功能比第 5 章所介绍的类脑芯片更符合生物大脑：它会与周围环境互动，会通过自学习不断进化，变得越来越智能，这样的 AI 芯片构成的「人造大脑」可能成为终极的 AI。 


自进化 AI 芯片包含几个部分：先把神经网络模型发送到 AI 芯片，经过片上编译器发送到进化算法单元，然后将电路配置发送到芯片可重构 AI 架构电路（见图 12.5）。芯片可重构 AI 架构电路利用所接收的输入配置来配置自身，并将拟合度值发送到基于进化算法的电路。拟合度值描述了找到的电路配置的好坏程度。根据收到的值，进化算法修改染色体并向芯片可重构部分返回新的配置。配置时间（重构时间）在纳秒级。 


![img](https://pic2.zhimg.com/v2-f20b9a524414ccf188adf2c52509a858.webp)

可重构电路与传统电路设计不同：传统电路的参数和架构由设计人员基于要解决的问题的知识来指定；可重构电路依赖进化算法来生成解决方案。 


训练样例是要解决的问题的代表性例子。例如，以从图像流中去除某种类型的噪声为目的的系统，通常将噪声图像用作训练输入，并且将没有噪声的相同图像用作训练参考；同样，以对图像执行边缘检测为目的的系统将使用正常图像作为训练输入，并且使用已知边缘检测算法（可以在软件中完成）的结果用于训练参考。进化算法将自动生成具有不同电路（或处理行为）的可重构电路配置，以便使用这些候选解决方案中的每一个处理训练输入的结果来让训练参考尽可能相似。一旦找到了解决当前问题的合适解决方案，自进化系统应能够处理那些参考未知的新输入。这样，这种自进化功能可用于创建能够自适应的 AI 系统。 


备案号:YX01jbkWgwB9w7Lle

