# Procesador RISC-V Pipeline con Debug Unit UART

## üìå Descripci√≥n general

Este proyecto implementa un **procesador RISC-V con arquitectura pipeline**, desarrollado en **Verilog** y orientado a su ejecuci√≥n sobre **FPGA**.  
Adem√°s, se incorpora una **Debug Unit** que permite la interacci√≥n con el procesador mediante **comunicaci√≥n UART**, facilitando la visualizaci√≥n del estado interno del sistema y la depuraci√≥n en tiempo real.

El sistema est√° dise√±ado para permitir la **programaci√≥n y reprogramaci√≥n din√°mica del procesador sin necesidad de resintetizar**, cumpliendo con los requerimientos del trabajo final de la materia.

---

## üß† Arquitectura del Procesador

El procesador sigue una arquitectura pipeline cl√°sica de **cinco etapas**:

- **IF (Instruction Fetch)**: B√∫squeda de la instrucci√≥n desde la memoria de programa.
- **ID (Instruction Decode)**: Decodificaci√≥n de la instrucci√≥n y lectura del banco de registros.
- **EX (Execute)**: Ejecuci√≥n de operaciones aritm√©ticas y l√≥gicas.
- **MEM (Memory Access)**: Acceso a memoria de datos (load/store).
- **WB (Write Back)**: Escritura del resultado en el banco de registros.

---

## ‚ö†Ô∏è Riesgos del Pipeline

Se consideran y gestionan los siguientes tipos de riesgos:

- **Riesgos estructurales**: Conflictos por uso simult√°neo de recursos.
- **Riesgos de datos**: Uso de datos antes de que est√©n disponibles.
- **Riesgos de control**: Decisiones de salto antes de evaluar la condici√≥n.

---

## üßæ Conjunto de Instrucciones Implementadas

### Tipo R (Registro a Registro)
- `add`, `sub`, `sll`, `srl`, `sra`
- `and`, `or`, `xor`
- `slt`, `sltu`

### Tipo I (Inmediato / Carga)
- `addi`, `andi`, `ori`, `xori`
- `slti`, `sltiu`
- `slli`, `srli`, `srai`
- `lb`, `lh`, `lw`, `lbu`, `lhu`
- `jalr`

### Tipo S (Store)
- `sb`, `sh`, `sw`

### Tipo B (Ramificaci√≥n Condicional)
- `beq`, `bne`

### Tipo U
- `lui`

### Tipo J
- `jal`

---

## üõ† Debug Unit

La Debug Unit permite la comunicaci√≥n con una PC a trav√©s del protocolo **UART** y ofrece:

- Env√≠o del contenido de los **32 registros generales**.
- Env√≠o del estado de los **latches intermedios del pipeline**.
- Lectura del contenido de la **memoria de datos**.
- Control del modo de ejecuci√≥n del procesador.

---

## ‚ñ∂Ô∏è Modos de Operaci√≥n

El sistema soporta dos modos de ejecuci√≥n:

### üîÅ Modo continuo
- Se env√≠a un comando por UART.
- El procesador ejecuta el programa completo hasta encontrar una instrucci√≥n de parada.
- Al finalizar, se transmite el estado interno completo.

### üë£ Modo paso a paso
- Cada comando por UART ejecuta **un ciclo de clock**.
- Se visualiza el estado del sistema en cada paso.
- Ideal para depuraci√≥n detallada.

En ambos casos, el pipeline debe quedar completamente vac√≠o al finalizar la ejecuci√≥n.

---

## üì• Carga y Reprogramaci√≥n de Programas

El programa a ejecutar debe:

- Estar escrito en **ensamblador RISC-V**.
- Ser traducido a c√≥digo m√°quina para su env√≠o por UART.
- Incluir una instrucci√≥n de **HALT / STOP**.

El sistema permite:

- Programar y reprogramar la memoria de instrucciones **v√≠a UART**.
- Realizar la carga **sin resintetizar el procesador**.
- Evaluar qu√© elementos deben resetearse (pipeline, registros, memorias).

---

## ‚è± Clock y Temporizaci√≥n

Durante la integraci√≥n se analiza:

- El **camino cr√≠tico** del sistema.
- La presencia de **skew** y sus consecuencias.
- La **frecuencia m√°xima de operaci√≥n**.
- M√©tricas de temporizaci√≥n utilizando herramientas de **Vivado**.
- Aplicaci√≥n de la frecuencia √≥ptima al dise√±o final.

---

## üß∞ Herramientas Utilizadas

- **Verilog HDL**
- **Vivado 2025.2**
- **FPGA (Basys / Spartan)**
- UART para comunicaci√≥n con PC

---

## üìö Bibliograf√≠a

- *Computer Organization and Design ‚Äì The Hardware/Software Interface (RISC-V Edition)*  
  David A. Patterson, John L. Hennessy
- Documentaci√≥n oficial del conjunto de instrucciones **RISC-V**
- *FPGA Prototyping by Verilog Examples* ‚Äì Pong P. Chu

---

## ‚ú® Notas Finales

El proyecto prioriza el dise√±o modular, la observabilidad del sistema y la posibilidad de depuraci√≥n profunda, apuntando a una implementaci√≥n clara, extensible y did√°ctica del pipeline RISC-V.

