Fitter report for edge_detection
Wed Jan 25 17:06:54 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Jan 25 17:06:54 2023       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; edge_detection                              ;
; Top-level Entity Name              ; edge_detection                              ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE10F17C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 912 / 10,320 ( 9 % )                        ;
;     Total combinational functions  ; 828 / 10,320 ( 8 % )                        ;
;     Dedicated logic registers      ; 482 / 10,320 ( 5 % )                        ;
; Total registers                    ; 482                                         ;
; Total pins                         ; 30 / 180 ( 17 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 278,528 / 423,936 ( 66 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                              ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.38        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  12.5%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; tx             ; Missing drive strength and slew rate ;
; hsync          ; Missing drive strength and slew rate ;
; vsync          ; Missing drive strength and slew rate ;
; rgb_red[0]     ; Missing drive strength and slew rate ;
; rgb_red[1]     ; Missing drive strength and slew rate ;
; rgb_red[2]     ; Missing drive strength and slew rate ;
; rgb_red[3]     ; Missing drive strength and slew rate ;
; rgb_red[4]     ; Missing drive strength and slew rate ;
; rgb_green[0]   ; Missing drive strength and slew rate ;
; rgb_green[1]   ; Missing drive strength and slew rate ;
; rgb_green[2]   ; Missing drive strength and slew rate ;
; rgb_green[3]   ; Missing drive strength and slew rate ;
; rgb_green[4]   ; Missing drive strength and slew rate ;
; rgb_green[5]   ; Missing drive strength and slew rate ;
; rgb_blue[0]    ; Missing drive strength and slew rate ;
; rgb_blue[1]    ; Missing drive strength and slew rate ;
; rgb_blue[2]    ; Missing drive strength and slew rate ;
; rgb_blue[3]    ; Missing drive strength and slew rate ;
; rgb_blue[4]    ; Missing drive strength and slew rate ;
; vga_driver_clk ; Missing drive strength and slew rate ;
; rgb_blk        ; Missing drive strength and slew rate ;
; ds             ; Missing drive strength and slew rate ;
; shcp           ; Missing drive strength and slew rate ;
; stcp           ; Missing drive strength and slew rate ;
; oe             ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                          ;
+----------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                             ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                ; Destination Port ; Destination Port Name ;
+----------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; sobel_algorithm:u2|dout_1_reg[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; sobel_algorithm:u2|dout_1_reg[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; sobel_algorithm:u2|dout_1_reg[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; sobel_algorithm:u2|dout_1_reg[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; sobel_algorithm:u2|dout_1_reg[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; sobel_algorithm:u2|dout_1_reg[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; sobel_algorithm:u2|dout_1_reg[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; sobel_algorithm:u2|dout_1_reg[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
+----------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1440 ) ; 0.00 % ( 0 / 1440 )        ; 0.00 % ( 0 / 1440 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1440 ) ; 0.00 % ( 0 / 1440 )        ; 0.00 % ( 0 / 1440 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1429 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/HaoGuojun/MyProject/FPGAProject/Altera_Quartus/Verilog_Project/edge_detection_pro/Prj/output_files/edge_detection.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 912 / 10,320 ( 9 % )       ;
;     -- Combinational with no register       ; 430                        ;
;     -- Register only                        ; 84                         ;
;     -- Combinational with a register        ; 398                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 252                        ;
;     -- 3 input functions                    ; 193                        ;
;     -- <=2 input functions                  ; 383                        ;
;     -- Register only                        ; 84                         ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 422                        ;
;     -- arithmetic mode                      ; 406                        ;
;                                             ;                            ;
; Total registers*                            ; 482 / 11,172 ( 4 % )       ;
;     -- Dedicated logic registers            ; 482 / 10,320 ( 5 % )       ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 72 / 645 ( 11 % )          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 30 / 180 ( 17 % )          ;
;     -- Clock pins                           ; 3 / 3 ( 100 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 5                          ;
; M9Ks                                        ; 34 / 46 ( 74 % )           ;
; Total block memory bits                     ; 278,528 / 423,936 ( 66 % ) ;
; Total block memory implementation bits      ; 313,344 / 423,936 ( 74 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )             ;
; PLLs                                        ; 1 / 2 ( 50 % )             ;
; Global clocks                               ; 5 / 10 ( 50 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 4%               ;
; Peak interconnect usage (total/H/V)         ; 6% / 6% / 6%               ;
; Maximum fan-out                             ; 472                        ;
; Highest non-global fan-out                  ; 35                         ;
; Total fan-out                               ; 5114                       ;
; Average fan-out                             ; 3.45                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 912 / 10320 ( 9 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 430                 ; 0                              ;
;     -- Register only                        ; 84                  ; 0                              ;
;     -- Combinational with a register        ; 398                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 252                 ; 0                              ;
;     -- 3 input functions                    ; 193                 ; 0                              ;
;     -- <=2 input functions                  ; 383                 ; 0                              ;
;     -- Register only                        ; 84                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 422                 ; 0                              ;
;     -- arithmetic mode                      ; 406                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 482                 ; 0                              ;
;     -- Dedicated logic registers            ; 482 / 10320 ( 5 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 72 / 645 ( 11 % )   ; 0 / 645 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 30                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 278528              ; 0                              ;
; Total RAM block bits                        ; 313344              ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 34 / 46 ( 73 % )    ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 3 / 12 ( 25 % )     ; 2 / 12 ( 16 % )                ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 543                 ; 1                              ;
;     -- Registered Input Connections         ; 540                 ; 0                              ;
;     -- Output Connections                   ; 1                   ; 543                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 5111                ; 551                            ;
;     -- Registered Connections               ; 2788                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 544                            ;
;     -- hard_block:auto_generated_inst       ; 544                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 5                   ; 1                              ;
;     -- Output Ports                         ; 25                  ; 2                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; board_clk ; E1    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rx        ; B5    ; 8        ; 5            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; s_0       ; M16   ; 5        ; 34           ; 12           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; s_1       ; E15   ; 6        ; 34           ; 12           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_rst_n ; E16   ; 6        ; 34           ; 12           ; 7            ; 415                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ds             ; E6    ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hsync          ; F13   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oe             ; L14   ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_blk        ; L13   ; 5        ; 34           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_blue[0]    ; N16   ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_blue[1]    ; N15   ; 5        ; 34           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_blue[2]    ; P16   ; 5        ; 34           ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_blue[3]    ; R16   ; 5        ; 34           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_blue[4]    ; N13   ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_green[0]   ; K15   ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_green[1]   ; K16   ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_green[2]   ; J13   ; 5        ; 34           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_green[3]   ; L15   ; 5        ; 34           ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_green[4]   ; L12   ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_green[5]   ; K12   ; 5        ; 34           ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_red[0]     ; F14   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_red[1]     ; J12   ; 5        ; 34           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_red[2]     ; J11   ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_red[3]     ; J14   ; 5        ; 34           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_red[4]     ; K11   ; 5        ; 34           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; shcp           ; F6    ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; stcp           ; B4    ; 8        ; 5            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx             ; A6    ; 8        ; 9            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_driver_clk ; N14   ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vsync          ; F16   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; vsync                   ; Dual Purpose Pin          ;
; E6       ; DATA6                       ; Use as regular IO        ; ds                      ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 19 / 25 ( 76 % ) ; 2.5V          ; --           ;
; 6        ; 5 / 14 ( 36 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 5 / 26 ( 19 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; tx                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; stcp                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 8        ; rx                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; board_clk                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; ds                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; s_1                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 127        ; 6        ; sys_rst_n                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; shcp                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; hsync                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 142        ; 6        ; rgb_red[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; vsync                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; rgb_red[2]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J12      ; 123        ; 5        ; rgb_red[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 124        ; 5        ; rgb_green[2]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 122        ; 5        ; rgb_red[3]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; rgb_red[4]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K12      ; 105        ; 5        ; rgb_green[5]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; rgb_green[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 118        ; 5        ; rgb_green[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; rgb_green[4]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ; 114        ; 5        ; rgb_blk                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 113        ; 5        ; oe                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 116        ; 5        ; rgb_green[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; s_0                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; rgb_blue[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; vga_driver_clk                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 112        ; 5        ; rgb_blue[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 111        ; 5        ; rgb_blue[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; rgb_blue[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; rgb_blue[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; pll_ip:u0|altpll:altpll_component|pll_ip_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; u0|altpll_component|auto_generated|pll1                             ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 600.0 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 208 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 25.0 MHz                                                            ;
; Freq max lock                 ; 54.18 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 12                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                  ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_1                                                               ;
; Inclk0 signal                 ; board_clk                                                           ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; pll_ip:u0|altpll:altpll_component|pll_ip_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 1.88 (208 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; u0|altpll_component|auto_generated|pll1|clk[0] ;
; pll_ip:u0|altpll:altpll_component|pll_ip_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C1      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; u0|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                      ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |edge_detection                                    ; 912 (3)     ; 482 (0)                   ; 0 (0)         ; 278528      ; 34   ; 0            ; 0       ; 0         ; 30   ; 0            ; 430 (3)      ; 84 (0)            ; 398 (0)          ; |edge_detection                                                                                                                                                          ; work         ;
;    |dynamic_scanning_display:u6|                   ; 104 (0)     ; 41 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 2 (0)             ; 39 (0)           ; |edge_detection|dynamic_scanning_display:u6                                                                                                                              ; work         ;
;       |binary_bcd:u1|                              ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |edge_detection|dynamic_scanning_display:u6|binary_bcd:u1                                                                                                                ; work         ;
;       |hc595_ctrl:u3|                              ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 12 (12)          ; |edge_detection|dynamic_scanning_display:u6|hc595_ctrl:u3                                                                                                                ; work         ;
;       |sel_seg_ctrl:u2|                            ; 63 (63)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 2 (2)             ; 30 (30)          ; |edge_detection|dynamic_scanning_display:u6|sel_seg_ctrl:u2                                                                                                              ; work         ;
;    |pll_ip:u0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |edge_detection|pll_ip:u0                                                                                                                                                ; work         ;
;       |altpll:altpll_component|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |edge_detection|pll_ip:u0|altpll:altpll_component                                                                                                                        ; work         ;
;          |pll_ip_altpll:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |edge_detection|pll_ip:u0|altpll:altpll_component|pll_ip_altpll:auto_generated                                                                                           ; work         ;
;    |sobel_algorithm:u2|                            ; 403 (261)   ; 278 (172)                 ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (89)     ; 65 (65)           ; 213 (107)        ; |edge_detection|sobel_algorithm:u2                                                                                                                                       ; work         ;
;       |fifo_ip:fifo_1|                             ; 43 (0)      ; 32 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 32 (0)           ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_1                                                                                                                        ; work         ;
;          |scfifo:scfifo_component|                 ; 43 (0)      ; 32 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 32 (0)           ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component                                                                                                ; work         ;
;             |scfifo_m521:auto_generated|           ; 43 (0)      ; 32 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 32 (0)           ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated                                                                     ; work         ;
;                |a_dpfifo_tb21:dpfifo|              ; 43 (2)      ; 32 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (2)       ; 0 (0)             ; 32 (0)           ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo                                                ; work         ;
;                   |a_fefifo_kae:fifo_state|        ; 21 (11)     ; 12 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 12 (2)           ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state                        ; work         ;
;                      |cntr_op7:count_usedw|        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw   ; work         ;
;                   |cntr_cpb:rd_ptr_count|          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count                          ; work         ;
;                   |cntr_cpb:wr_ptr|                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr                                ; work         ;
;                   |dpram_d811:FIFOram|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram                             ; work         ;
;                      |altsyncram_c3k1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1 ; work         ;
;       |fifo_ip:fifo_2|                             ; 43 (0)      ; 32 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 32 (0)           ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_2                                                                                                                        ; work         ;
;          |scfifo:scfifo_component|                 ; 43 (0)      ; 32 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 32 (0)           ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component                                                                                                ; work         ;
;             |scfifo_m521:auto_generated|           ; 43 (0)      ; 32 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 32 (0)           ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated                                                                     ; work         ;
;                |a_dpfifo_tb21:dpfifo|              ; 43 (2)      ; 32 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (2)       ; 0 (0)             ; 32 (0)           ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo                                                ; work         ;
;                   |a_fefifo_kae:fifo_state|        ; 21 (11)     ; 12 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 12 (2)           ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state                        ; work         ;
;                      |cntr_op7:count_usedw|        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw   ; work         ;
;                   |cntr_cpb:rd_ptr_count|          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count                          ; work         ;
;                   |cntr_cpb:wr_ptr|                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr                                ; work         ;
;                   |dpram_d811:FIFOram|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram                             ; work         ;
;                      |altsyncram_c3k1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |edge_detection|sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1 ; work         ;
;       |key_filter:key1|                            ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; |edge_detection|sobel_algorithm:u2|key_filter:key1                                                                                                                       ; work         ;
;       |key_filter:key2|                            ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; |edge_detection|sobel_algorithm:u2|key_filter:key2                                                                                                                       ; work         ;
;    |uart_rx:u1|                                    ; 164 (164)   ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 11 (11)           ; 77 (77)          ; |edge_detection|uart_rx:u1                                                                                                                                               ; work         ;
;    |uart_tx:u5|                                    ; 32 (32)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 20 (20)          ; |edge_detection|uart_tx:u5                                                                                                                                               ; work         ;
;    |vga_ctrl:u3|                                   ; 104 (104)   ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 3 (3)             ; 18 (18)          ; |edge_detection|vga_ctrl:u3                                                                                                                                              ; work         ;
;    |vga_pic:u4|                                    ; 103 (80)    ; 35 (31)                   ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (49)      ; 3 (0)             ; 32 (31)          ; |edge_detection|vga_pic:u4                                                                                                                                               ; work         ;
;       |ram_ip:u0|                                  ; 23 (0)      ; 4 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 3 (0)             ; 1 (0)            ; |edge_detection|vga_pic:u4|ram_ip:u0                                                                                                                                     ; work         ;
;          |altsyncram:altsyncram_component|         ; 23 (0)      ; 4 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 3 (0)             ; 1 (0)            ; |edge_detection|vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component                                                                                                     ; work         ;
;             |altsyncram_ico1:auto_generated|       ; 23 (4)      ; 4 (4)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 3 (3)             ; 1 (1)            ; |edge_detection|vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated                                                                      ; work         ;
;                |decode_msa:decode2|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |edge_detection|vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|decode_msa:decode2                                                   ; work         ;
;                |mux_6nb:mux3|                      ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |edge_detection|vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|mux_6nb:mux3                                                         ; work         ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; tx             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hsync          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vsync          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_red[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_red[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_red[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_red[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_red[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_green[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_green[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_green[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_green[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_green[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_green[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_blue[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_blue[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_blue[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_blue[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_blue[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_driver_clk ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_blk        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ds             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; shcp           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; stcp           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oe             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sys_rst_n      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; board_clk      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; s_0            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; s_1            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rx             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------+
; Pad To Core Delay Chain Fanout                            ;
+-----------------------------+-------------------+---------+
; Source Pin / Fanout         ; Pad To Core Index ; Setting ;
+-----------------------------+-------------------+---------+
; sys_rst_n                   ;                   ;         ;
; board_clk                   ;                   ;         ;
; s_0                         ;                   ;         ;
; s_1                         ;                   ;         ;
; rx                          ;                   ;         ;
;      - uart_rx:u1|rx_reg1~0 ; 0                 ; 6       ;
+-----------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                  ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; board_clk                                                                                                                             ; PIN_E1             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|vision_clk                                                                                ; FF_X33_Y12_N21     ; 8       ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; pll_ip:u0|altpll:altpll_component|pll_ip_altpll:auto_generated|wire_pll1_clk[0]                                                       ; PLL_1              ; 71      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll_ip:u0|altpll:altpll_component|pll_ip_altpll:auto_generated|wire_pll1_clk[1]                                                       ; PLL_1              ; 470     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sobel_algorithm:u2|always20~0                                                                                                         ; LCCOMB_X17_Y12_N26 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sobel_algorithm:u2|always5~4                                                                                                          ; LCCOMB_X17_Y8_N10  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|_~0 ; LCCOMB_X14_Y8_N0   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|valid_rreq                  ; LCCOMB_X14_Y8_N20  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|valid_wreq                  ; LCCOMB_X14_Y8_N4   ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|_~0 ; LCCOMB_X18_Y9_N24  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|valid_rreq                  ; LCCOMB_X18_Y9_N14  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|valid_wreq                  ; LCCOMB_X18_Y9_N6   ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sobel_algorithm:u2|gx_gy_flag                                                                                                         ; FF_X16_Y9_N1       ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sobel_algorithm:u2|gxy_flag                                                                                                           ; FF_X17_Y12_N25     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[7]~56                                                                                     ; LCCOMB_X29_Y16_N2  ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[9]~56                                                                                     ; LCCOMB_X30_Y16_N2  ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sobel_algorithm:u2|rd_en_reg                                                                                                          ; FF_X16_Y9_N11      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sobel_algorithm:u2|threshold[7]~24                                                                                                    ; LCCOMB_X17_Y19_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sobel_algorithm:u2|wr_en_1~0                                                                                                          ; LCCOMB_X17_Y8_N14  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys_rst_n                                                                                                                             ; PIN_E16            ; 415     ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; uart_rx:u1|always5~0                                                                                                                  ; LCCOMB_X18_Y6_N20  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart_rx:u1|rx_flag                                                                                                                    ; FF_X18_Y6_N9       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_tx:u5|always1~0                                                                                                                  ; LCCOMB_X17_Y17_N6  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; vga_ctrl:u3|vga_blk~3                                                                                                                 ; LCCOMB_X26_Y15_N4  ; 19      ; Latch enable               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; vga_pic:u4|always1~0                                                                                                                  ; LCCOMB_X17_Y18_N4  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|decode_msa:decode2|w_anode279w[2]                 ; LCCOMB_X17_Y18_N14 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|decode_msa:decode2|w_anode292w[2]                 ; LCCOMB_X17_Y18_N12 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|decode_msa:decode2|w_anode300w[2]                 ; LCCOMB_X17_Y18_N28 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|vision_clk                          ; FF_X33_Y12_N21    ; 8       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; pll_ip:u0|altpll:altpll_component|pll_ip_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1             ; 71      ; 16                                   ; Global Clock         ; GCLK3            ; --                        ;
; pll_ip:u0|altpll:altpll_component|pll_ip_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1             ; 470     ; 8                                    ; Global Clock         ; GCLK4            ; --                        ;
; sys_rst_n                                                                       ; PIN_E16           ; 415     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; vga_ctrl:u3|vga_blk~3                                                           ; LCCOMB_X26_Y15_N4 ; 19      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+---------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                           ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; vga_pic:u4|rd_addr[12]                                                                                                                                                         ; 35      ;
; vga_pic:u4|rd_addr[11]                                                                                                                                                         ; 35      ;
; vga_pic:u4|rd_addr[10]                                                                                                                                                         ; 35      ;
; vga_pic:u4|rd_addr[9]                                                                                                                                                          ; 35      ;
; vga_pic:u4|rd_addr[8]                                                                                                                                                          ; 35      ;
; vga_pic:u4|rd_addr[7]                                                                                                                                                          ; 35      ;
; vga_pic:u4|rd_addr[6]                                                                                                                                                          ; 35      ;
; vga_pic:u4|rd_addr[5]                                                                                                                                                          ; 35      ;
; vga_pic:u4|rd_addr[4]                                                                                                                                                          ; 35      ;
; vga_pic:u4|rd_addr[3]                                                                                                                                                          ; 35      ;
; vga_pic:u4|rd_addr[2]                                                                                                                                                          ; 35      ;
; vga_pic:u4|rd_addr[1]                                                                                                                                                          ; 35      ;
; vga_pic:u4|rd_addr[0]                                                                                                                                                          ; 35      ;
; vga_pic:u4|wr_addr[12]                                                                                                                                                         ; 34      ;
; vga_pic:u4|wr_addr[11]                                                                                                                                                         ; 34      ;
; vga_pic:u4|wr_addr[10]                                                                                                                                                         ; 34      ;
; vga_pic:u4|wr_addr[9]                                                                                                                                                          ; 34      ;
; vga_pic:u4|wr_addr[8]                                                                                                                                                          ; 34      ;
; vga_pic:u4|wr_addr[7]                                                                                                                                                          ; 34      ;
; vga_pic:u4|wr_addr[6]                                                                                                                                                          ; 34      ;
; vga_pic:u4|wr_addr[5]                                                                                                                                                          ; 34      ;
; vga_pic:u4|wr_addr[4]                                                                                                                                                          ; 34      ;
; vga_pic:u4|wr_addr[3]                                                                                                                                                          ; 34      ;
; vga_pic:u4|wr_addr[2]                                                                                                                                                          ; 34      ;
; vga_pic:u4|wr_addr[1]                                                                                                                                                          ; 34      ;
; vga_pic:u4|wr_addr[0]                                                                                                                                                          ; 34      ;
; sobel_algorithm:u2|data_out[7]                                                                                                                                                 ; 34      ;
; uart_rx:u1|always5~0                                                                                                                                                           ; 32      ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|valid_wreq                                                           ; 21      ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|valid_wreq                                                           ; 21      ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[9]~56                                                                                                                              ; 20      ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[7]~56                                                                                                                              ; 20      ;
; sobel_algorithm:u2|rd_en_reg                                                                                                                                                   ; 18      ;
; sobel_algorithm:u2|gx_gy_flag                                                                                                                                                  ; 18      ;
; ~GND                                                                                                                                                                           ; 16      ;
; vga_pic:u4|rd_addr[0]~2                                                                                                                                                        ; 15      ;
; vga_pic:u4|rd_addr[4]~0                                                                                                                                                        ; 15      ;
; uart_tx:u5|always1~0                                                                                                                                                           ; 13      ;
; vga_ctrl:u3|Equal0~2                                                                                                                                                           ; 13      ;
; s_1~_wirecell                                                                                                                                                                  ; 12      ;
; s_0~_wirecell                                                                                                                                                                  ; 12      ;
; sobel_algorithm:u2|rd_en_12                                                                                                                                                    ; 12      ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|out_address_reg_b[1]                                                                       ; 12      ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|out_address_reg_b[0]                                                                       ; 12      ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|valid_rreq                                                           ; 11      ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|valid_rreq                                                           ; 11      ;
; sobel_algorithm:u2|gxy_flag                                                                                                                                                    ; 11      ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|sel_reg[1]                                                                                                                         ; 11      ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|bit_cnt[1]                                                                                                                           ; 11      ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|_~0                                          ; 10      ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|_~0                                          ; 10      ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|bit_cnt[3]                                                                                                                           ; 10      ;
; vga_ctrl:u3|always1~2                                                                                                                                                          ; 10      ;
; sobel_algorithm:u2|threshold[7]                                                                                                                                                ; 10      ;
; sobel_algorithm:u2|always5~4                                                                                                                                                   ; 9       ;
; sobel_algorithm:u2|always1~2                                                                                                                                                   ; 9       ;
; uart_rx:u1|rx_reg3                                                                                                                                                             ; 9       ;
; sobel_algorithm:u2|wr_en_1~0                                                                                                                                                   ; 9       ;
; sobel_algorithm:u2|always3~1                                                                                                                                                   ; 9       ;
; uart_rx:u1|rx_flag                                                                                                                                                             ; 9       ;
; vga_pic:u4|always1~5                                                                                                                                                           ; 9       ;
; vga_ctrl:u3|vga_blk~3                                                                                                                                                          ; 9       ;
; sobel_algorithm:u2|row_cnt[7]~0                                                                                                                                                ; 8       ;
; sobel_algorithm:u2|row_cnt[7]                                                                                                                                                  ; 8       ;
; sobel_algorithm:u2|row_cnt[4]                                                                                                                                                  ; 8       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Equal0~4                                                                                                                           ; 8       ;
; sobel_algorithm:u2|threshold[7]~24                                                                                                                                             ; 8       ;
; sobel_algorithm:u2|key_filter:key1|key_flag                                                                                                                                    ; 8       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|bit_cnt[0]                                                                                                                           ; 8       ;
; vga_pic:u4|always1~0                                                                                                                                                           ; 8       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|decode_msa:decode2|w_anode279w[2]                                                          ; 8       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|decode_msa:decode2|w_anode300w[2]                                                          ; 8       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|decode_msa:decode2|w_anode292w[2]                                                          ; 8       ;
; vga_pic:u4|pic_valid                                                                                                                                                           ; 8       ;
; sobel_algorithm:u2|threshold[5]                                                                                                                                                ; 8       ;
; sobel_algorithm:u2|threshold[6]                                                                                                                                                ; 8       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector0~5                                                                                                                        ; 7       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector1~5                                                                                                                        ; 7       ;
; sobel_algorithm:u2|row_cnt[5]                                                                                                                                                  ; 7       ;
; sobel_algorithm:u2|always20~0                                                                                                                                                  ; 7       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector2~3                                                                                                                        ; 7       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector3~6                                                                                                                        ; 7       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|div_cnt[0]                                                                                                                           ; 7       ;
; sobel_algorithm:u2|out_flag                                                                                                                                                    ; 7       ;
; vga_ctrl:u3|v_cnt[9]                                                                                                                                                           ; 7       ;
; sobel_algorithm:u2|threshold[1]                                                                                                                                                ; 7       ;
; sobel_algorithm:u2|threshold[3]                                                                                                                                                ; 7       ;
; sobel_algorithm:u2|threshold[4]                                                                                                                                                ; 7       ;
; sobel_algorithm:u2|col_cnt[0]                                                                                                                                                  ; 6       ;
; sobel_algorithm:u2|row_cnt[0]                                                                                                                                                  ; 6       ;
; sobel_algorithm:u2|row_cnt[1]                                                                                                                                                  ; 6       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|div_cnt[1]                                                                                                                           ; 6       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|sel_reg[2]                                                                                                                         ; 6       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|bit_cnt[2]                                                                                                                           ; 6       ;
; vga_pic:u4|wr_addr[14]                                                                                                                                                         ; 6       ;
; vga_pic:u4|wr_addr[13]                                                                                                                                                         ; 6       ;
; uart_tx:u5|bit_cnt[0]                                                                                                                                                          ; 6       ;
; vga_ctrl:u3|v_cnt[0]                                                                                                                                                           ; 6       ;
; vga_ctrl:u3|v_cnt[1]                                                                                                                                                           ; 6       ;
; uart_rx:u1|Add2~4                                                                                                                                                              ; 6       ;
; sobel_algorithm:u2|threshold[2]                                                                                                                                                ; 6       ;
; sobel_algorithm:u2|always1~1                                                                                                                                                   ; 5       ;
; sobel_algorithm:u2|always1~0                                                                                                                                                   ; 5       ;
; uart_rx:u1|always4~9                                                                                                                                                           ; 5       ;
; sobel_algorithm:u2|wr_en_2                                                                                                                                                     ; 5       ;
; sobel_algorithm:u2|row_cnt[6]                                                                                                                                                  ; 5       ;
; uart_rx:u1|valid_flag                                                                                                                                                          ; 5       ;
; dynamic_scanning_display:u6|binary_bcd:u1|ones~9                                                                                                                               ; 5       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector3~2                                                                                                                        ; 5       ;
; uart_tx:u5|always0~1                                                                                                                                                           ; 5       ;
; uart_tx:u5|work_en                                                                                                                                                             ; 5       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|sel_reg[0]                                                                                                                         ; 5       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|sel_reg[7]                                                                                                                         ; 5       ;
; vga_ctrl:u3|v_cnt[2]                                                                                                                                                           ; 5       ;
; vga_ctrl:u3|v_cnt[3]                                                                                                                                                           ; 5       ;
; vga_ctrl:u3|v_cnt[4]                                                                                                                                                           ; 5       ;
; vga_ctrl:u3|v_cnt[6]                                                                                                                                                           ; 5       ;
; vga_ctrl:u3|v_cnt[7]                                                                                                                                                           ; 5       ;
; vga_ctrl:u3|v_cnt[8]                                                                                                                                                           ; 5       ;
; vga_ctrl:u3|v_cnt[5]                                                                                                                                                           ; 5       ;
; vga_ctrl:u3|h_cnt[7]                                                                                                                                                           ; 5       ;
; vga_ctrl:u3|h_cnt[8]                                                                                                                                                           ; 5       ;
; vga_ctrl:u3|h_cnt[9]                                                                                                                                                           ; 5       ;
; vga_ctrl:u3|h_cnt[5]                                                                                                                                                           ; 5       ;
; vga_ctrl:u3|h_cnt[6]                                                                                                                                                           ; 5       ;
; vga_ctrl:u3|pix_y[8]                                                                                                                                                           ; 4       ;
; vga_ctrl:u3|pix_y[7]                                                                                                                                                           ; 4       ;
; uart_rx:u1|always4~10                                                                                                                                                          ; 4       ;
; uart_rx:u1|Decoder0~9                                                                                                                                                          ; 4       ;
; uart_rx:u1|bit_cnt[3]                                                                                                                                                          ; 4       ;
; uart_rx:u1|bit_cnt[1]                                                                                                                                                          ; 4       ;
; uart_rx:u1|bit_cnt[2]                                                                                                                                                          ; 4       ;
; uart_rx:u1|bit_cnt[0]                                                                                                                                                          ; 4       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_non_empty                                  ; 4       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_full                                       ; 4       ;
; sobel_algorithm:u2|always2~0                                                                                                                                                   ; 4       ;
; sobel_algorithm:u2|row_cnt[2]                                                                                                                                                  ; 4       ;
; sobel_algorithm:u2|row_cnt[3]                                                                                                                                                  ; 4       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_non_empty                                  ; 4       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_full                                       ; 4       ;
; sobel_algorithm:u2|wr_en_1                                                                                                                                                     ; 4       ;
; sobel_algorithm:u2|always9~2                                                                                                                                                   ; 4       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|always1~0                                                                                                                            ; 4       ;
; dynamic_scanning_display:u6|binary_bcd:u1|tens~0                                                                                                                               ; 4       ;
; dynamic_scanning_display:u6|binary_bcd:u1|ones~6                                                                                                                               ; 4       ;
; dynamic_scanning_display:u6|binary_bcd:u1|ones~5                                                                                                                               ; 4       ;
; dynamic_scanning_display:u6|binary_bcd:u1|ones~4                                                                                                                               ; 4       ;
; dynamic_scanning_display:u6|binary_bcd:u1|ones~3                                                                                                                               ; 4       ;
; dynamic_scanning_display:u6|binary_bcd:u1|ones~2                                                                                                                               ; 4       ;
; dynamic_scanning_display:u6|binary_bcd:u1|ones~1                                                                                                                               ; 4       ;
; dynamic_scanning_display:u6|binary_bcd:u1|ones~0                                                                                                                               ; 4       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector3~0                                                                                                                        ; 4       ;
; vga_pic:u4|rd_addr[13]                                                                                                                                                         ; 4       ;
; vga_pic:u4|rd_addr[14]                                                                                                                                                         ; 4       ;
; uart_tx:u5|bit_flag                                                                                                                                                            ; 4       ;
; uart_tx:u5|bit_cnt[1]                                                                                                                                                          ; 4       ;
; uart_tx:u5|bit_cnt[2]                                                                                                                                                          ; 4       ;
; uart_tx:u5|bit_cnt[3]                                                                                                                                                          ; 4       ;
; vga_ctrl:u3|h_cnt[4]                                                                                                                                                           ; 4       ;
; uart_rx:u1|Add2~2                                                                                                                                                              ; 4       ;
; uart_rx:u1|Add2~0                                                                                                                                                              ; 4       ;
; vga_ctrl:u3|pix_y[5]                                                                                                                                                           ; 3       ;
; vga_ctrl:u3|pix_y[6]                                                                                                                                                           ; 3       ;
; vga_ctrl:u3|pix_y[4]                                                                                                                                                           ; 3       ;
; vga_ctrl:u3|pix_y[3]                                                                                                                                                           ; 3       ;
; vga_ctrl:u3|pix_y[0]                                                                                                                                                           ; 3       ;
; vga_ctrl:u3|pix_y[1]                                                                                                                                                           ; 3       ;
; vga_ctrl:u3|pix_y[2]                                                                                                                                                           ; 3       ;
; vga_ctrl:u3|pix_x[8]                                                                                                                                                           ; 3       ;
; vga_ctrl:u3|pix_x[7]                                                                                                                                                           ; 3       ;
; vga_ctrl:u3|pix_x[6]                                                                                                                                                           ; 3       ;
; vga_ctrl:u3|pix_x[5]                                                                                                                                                           ; 3       ;
; vga_ctrl:u3|pix_x[4]                                                                                                                                                           ; 3       ;
; vga_ctrl:u3|pix_x[3]                                                                                                                                                           ; 3       ;
; uart_rx:u1|work_en                                                                                                                                                             ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[0]      ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[1]      ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[2]      ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[3]      ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[4]      ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[5]      ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[6]      ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[7]      ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[8]      ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[9]      ; 3       ;
; uart_rx:u1|bit_cnt[4]                                                                                                                                                          ; 3       ;
; uart_rx:u1|bit_cnt[5]                                                                                                                                                          ; 3       ;
; uart_rx:u1|bit_cnt[6]                                                                                                                                                          ; 3       ;
; uart_rx:u1|bit_cnt[7]                                                                                                                                                          ; 3       ;
; uart_rx:u1|bit_cnt[8]                                                                                                                                                          ; 3       ;
; uart_rx:u1|bit_cnt[9]                                                                                                                                                          ; 3       ;
; uart_rx:u1|bit_cnt[10]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[11]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[12]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[13]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[14]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[15]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[16]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[17]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[18]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[19]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[20]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[21]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[22]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[23]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[24]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[31]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[25]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[26]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[27]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[28]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[29]                                                                                                                                                         ; 3       ;
; uart_rx:u1|bit_cnt[30]                                                                                                                                                         ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[0]      ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[1]      ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[2]      ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[3]      ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[4]      ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[5]      ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[6]      ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[7]      ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[8]      ; 3       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_reg_bit[9]      ; 3       ;
; uart_rx:u1|para_out[0]                                                                                                                                                         ; 3       ;
; uart_rx:u1|para_out[1]                                                                                                                                                         ; 3       ;
; uart_rx:u1|para_out[2]                                                                                                                                                         ; 3       ;
; uart_rx:u1|para_out[3]                                                                                                                                                         ; 3       ;
; uart_rx:u1|para_out[4]                                                                                                                                                         ; 3       ;
; uart_rx:u1|para_out[5]                                                                                                                                                         ; 3       ;
; uart_rx:u1|para_out[6]                                                                                                                                                         ; 3       ;
; uart_rx:u1|para_out[7]                                                                                                                                                         ; 3       ;
; sobel_algorithm:u2|rd_num_cnt[0]                                                                                                                                               ; 3       ;
; sobel_algorithm:u2|rd_num_cnt[1]                                                                                                                                               ; 3       ;
; sobel_algorithm:u2|rd_num_cnt[4]                                                                                                                                               ; 3       ;
; sobel_algorithm:u2|rd_num_cnt[5]                                                                                                                                               ; 3       ;
; sobel_algorithm:u2|rd_num_cnt[7]                                                                                                                                               ; 3       ;
; sobel_algorithm:u2|c_3[0]                                                                                                                                                      ; 3       ;
; sobel_algorithm:u2|c_3[1]                                                                                                                                                      ; 3       ;
; sobel_algorithm:u2|c_3[2]                                                                                                                                                      ; 3       ;
; sobel_algorithm:u2|c_3[3]                                                                                                                                                      ; 3       ;
; sobel_algorithm:u2|c_3[4]                                                                                                                                                      ; 3       ;
; sobel_algorithm:u2|c_3[5]                                                                                                                                                      ; 3       ;
; sobel_algorithm:u2|c_3[6]                                                                                                                                                      ; 3       ;
; sobel_algorithm:u2|c_3[7]                                                                                                                                                      ; 3       ;
; sobel_algorithm:u2|a_3[0]                                                                                                                                                      ; 3       ;
; sobel_algorithm:u2|a_3[1]                                                                                                                                                      ; 3       ;
; sobel_algorithm:u2|a_3[2]                                                                                                                                                      ; 3       ;
; sobel_algorithm:u2|a_3[3]                                                                                                                                                      ; 3       ;
; sobel_algorithm:u2|a_3[4]                                                                                                                                                      ; 3       ;
; sobel_algorithm:u2|a_3[5]                                                                                                                                                      ; 3       ;
; sobel_algorithm:u2|a_3[6]                                                                                                                                                      ; 3       ;
; sobel_algorithm:u2|a_3[7]                                                                                                                                                      ; 3       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|Equal2~0                                                                                                                             ; 3       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector1~2                                                                                                                        ; 3       ;
; dynamic_scanning_display:u6|binary_bcd:u1|tens~3                                                                                                                               ; 3       ;
; dynamic_scanning_display:u6|binary_bcd:u1|ones~10                                                                                                                              ; 3       ;
; dynamic_scanning_display:u6|binary_bcd:u1|bcd_out[4]~0                                                                                                                         ; 3       ;
; dynamic_scanning_display:u6|binary_bcd:u1|ones~8                                                                                                                               ; 3       ;
; uart_tx:u5|always3~0                                                                                                                                                           ; 3       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|sel_reg[5]                                                                                                                         ; 3       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|sel_reg[3]                                                                                                                         ; 3       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|sel_reg[4]                                                                                                                         ; 3       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|sel_reg[6]                                                                                                                         ; 3       ;
; vga_pic:u4|LessThan3~2                                                                                                                                                         ; 3       ;
; vga_pic:u4|LessThan1~1                                                                                                                                                         ; 3       ;
; vga_ctrl:u3|h_cnt[0]                                                                                                                                                           ; 3       ;
; vga_ctrl:u3|h_cnt[1]                                                                                                                                                           ; 3       ;
; vga_ctrl:u3|h_cnt[2]                                                                                                                                                           ; 3       ;
; vga_ctrl:u3|h_cnt[3]                                                                                                                                                           ; 3       ;
; vga_ctrl:u3|always1~0                                                                                                                                                          ; 3       ;
; uart_rx:u1|baud_cnt[12]                                                                                                                                                        ; 3       ;
; uart_rx:u1|baud_cnt[10]                                                                                                                                                        ; 3       ;
; uart_rx:u1|baud_cnt[6]                                                                                                                                                         ; 3       ;
; uart_rx:u1|baud_cnt[11]                                                                                                                                                        ; 3       ;
; uart_rx:u1|baud_cnt[9]                                                                                                                                                         ; 3       ;
; uart_rx:u1|baud_cnt[4]                                                                                                                                                         ; 3       ;
; uart_rx:u1|baud_cnt[2]                                                                                                                                                         ; 3       ;
; uart_rx:u1|baud_cnt[5]                                                                                                                                                         ; 3       ;
; uart_rx:u1|baud_cnt[3]                                                                                                                                                         ; 3       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[0]                                                                                                                                 ; 3       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[0]                                                                                                                                 ; 3       ;
; uart_tx:u5|baud_cnt[12]                                                                                                                                                        ; 3       ;
; uart_tx:u5|baud_cnt[10]                                                                                                                                                        ; 3       ;
; uart_tx:u5|baud_cnt[6]                                                                                                                                                         ; 3       ;
; uart_tx:u5|baud_cnt[4]                                                                                                                                                         ; 3       ;
; uart_tx:u5|baud_cnt[2]                                                                                                                                                         ; 3       ;
; uart_tx:u5|baud_cnt[1]                                                                                                                                                         ; 3       ;
; sobel_algorithm:u2|threshold[0]                                                                                                                                                ; 3       ;
; s_1~input                                                                                                                                                                      ; 2       ;
; s_0~input                                                                                                                                                                      ; 2       ;
; vga_ctrl:u3|pix_x[2]                                                                                                                                                           ; 2       ;
; vga_ctrl:u3|pix_x[1]                                                                                                                                                           ; 2       ;
; vga_ctrl:u3|pix_x[9]                                                                                                                                                           ; 2       ;
; vga_ctrl:u3|pix_y[9]                                                                                                                                                           ; 2       ;
; uart_rx:u1|rx_reg2                                                                                                                                                             ; 2       ;
; uart_rx:u1|Equal1~7                                                                                                                                                            ; 2       ;
; sobel_algorithm:u2|col_cnt[2]                                                                                                                                                  ; 2       ;
; sobel_algorithm:u2|col_cnt[3]                                                                                                                                                  ; 2       ;
; sobel_algorithm:u2|col_cnt[1]                                                                                                                                                  ; 2       ;
; sobel_algorithm:u2|col_cnt[4]                                                                                                                                                  ; 2       ;
; sobel_algorithm:u2|col_cnt[6]                                                                                                                                                  ; 2       ;
; sobel_algorithm:u2|col_cnt[5]                                                                                                                                                  ; 2       ;
; sobel_algorithm:u2|col_cnt[7]                                                                                                                                                  ; 2       ;
; uart_rx:u1|Decoder0~15                                                                                                                                                         ; 2       ;
; uart_rx:u1|Decoder0~14                                                                                                                                                         ; 2       ;
; uart_rx:u1|Decoder0~13                                                                                                                                                         ; 2       ;
; uart_rx:u1|Decoder0~12                                                                                                                                                         ; 2       ;
; uart_rx:u1|Decoder0~11                                                                                                                                                         ; 2       ;
; uart_rx:u1|Decoder0~10                                                                                                                                                         ; 2       ;
; uart_rx:u1|bit_flag                                                                                                                                                            ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[9]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[8]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[7]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[6]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[5]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[4]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[3]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[2]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[1]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[0]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[9]                                   ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[8]                                   ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[7]                                   ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[6]                                   ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[5]                                   ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[4]                                   ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[3]                                   ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[2]                                   ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[1]                                   ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[0]                                   ; 2       ;
; sobel_algorithm:u2|always5~0                                                                                                                                                   ; 2       ;
; uart_rx:u1|rx_data[0]                                                                                                                                                          ; 2       ;
; uart_rx:u1|rx_data[1]                                                                                                                                                          ; 2       ;
; uart_rx:u1|rx_data[2]                                                                                                                                                          ; 2       ;
; uart_rx:u1|rx_data[3]                                                                                                                                                          ; 2       ;
; uart_rx:u1|rx_data[4]                                                                                                                                                          ; 2       ;
; uart_rx:u1|rx_data[5]                                                                                                                                                          ; 2       ;
; uart_rx:u1|rx_data[6]                                                                                                                                                          ; 2       ;
; uart_rx:u1|rx_data[7]                                                                                                                                                          ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[9]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[8]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[7]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[6]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[5]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[4]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[3]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[2]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[1]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[0]                             ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[9]                                   ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[8]                                   ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[7]                                   ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[6]                                   ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[5]                                   ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[4]                                   ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[3]                                   ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[2]                                   ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[1]                                   ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[0]                                   ; 2       ;
; sobel_algorithm:u2|always9~0                                                                                                                                                   ; 2       ;
; sobel_algorithm:u2|rd_num_cnt[2]                                                                                                                                               ; 2       ;
; sobel_algorithm:u2|rd_num_cnt[3]                                                                                                                                               ; 2       ;
; sobel_algorithm:u2|rd_num_cnt[6]                                                                                                                                               ; 2       ;
; sobel_algorithm:u2|key_filter:key2|Equal1~5                                                                                                                                    ; 2       ;
; sobel_algorithm:u2|key_filter:key1|Equal1~5                                                                                                                                    ; 2       ;
; sobel_algorithm:u2|b_3[7]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|b_3[0]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|b_3[1]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|b_3[2]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|b_3[3]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|b_3[4]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|b_3[5]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|b_3[6]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|a_1[0]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|c_1[0]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|a_1[1]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|c_1[1]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|a_1[2]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|c_1[2]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|a_1[3]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|c_1[3]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|a_1[4]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|c_1[4]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|a_1[5]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|c_1[5]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|a_1[6]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|c_1[6]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|a_1[7]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|c_1[7]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|a_2[0]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|c_2[0]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|a_2[1]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|c_2[1]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|a_2[2]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|c_2[2]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|a_2[3]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|c_2[3]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|a_2[4]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|c_2[4]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|a_2[5]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|c_2[5]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|a_2[6]                                                                                                                                                      ; 2       ;
; sobel_algorithm:u2|c_2[6]                                                                                                                                                      ; 2       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt[0]                                                                                                                         ; 2       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt[1]                                                                                                                         ; 2       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt[2]                                                                                                                         ; 2       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt[3]                                                                                                                         ; 2       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt[4]                                                                                                                         ; 2       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt[6]                                                                                                                         ; 2       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt[5]                                                                                                                         ; 2       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt[7]                                                                                                                         ; 2       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt[9]                                                                                                                         ; 2       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt[10]                                                                                                                        ; 2       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt[11]                                                                                                                        ; 2       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt[8]                                                                                                                         ; 2       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt[12]                                                                                                                        ; 2       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt[15]                                                                                                                        ; 2       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt[13]                                                                                                                        ; 2       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt[14]                                                                                                                        ; 2       ;
; dynamic_scanning_display:u6|binary_bcd:u1|LessThan6~0                                                                                                                          ; 2       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Equal1~0                                                                                                                           ; 2       ;
; dynamic_scanning_display:u6|binary_bcd:u1|tens~2                                                                                                                               ; 2       ;
; dynamic_scanning_display:u6|binary_bcd:u1|tens~1                                                                                                                               ; 2       ;
; dynamic_scanning_display:u6|binary_bcd:u1|ones~11                                                                                                                              ; 2       ;
; dynamic_scanning_display:u6|binary_bcd:u1|LessThan4~0                                                                                                                          ; 2       ;
; dynamic_scanning_display:u6|binary_bcd:u1|ones~7                                                                                                                               ; 2       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector3~1                                                                                                                        ; 2       ;
; vga_pic:u4|Equal1~4                                                                                                                                                            ; 2       ;
; uart_tx:u5|Equal1~1                                                                                                                                                            ; 2       ;
; sobel_algorithm:u2|compare_flag                                                                                                                                                ; 2       ;
; sobel_algorithm:u2|gxy[0]                                                                                                                                                      ; 2       ;
; vga_pic:u4|rd_en~5                                                                                                                                                             ; 2       ;
; vga_pic:u4|rd_en~4                                                                                                                                                             ; 2       ;
; vga_pic:u4|rd_en~2                                                                                                                                                             ; 2       ;
; uart_tx:u5|always0~0                                                                                                                                                           ; 2       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|stcp                                                                                                                                 ; 2       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|shcp                                                                                                                                 ; 2       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|ds                                                                                                                                   ; 2       ;
; vga_ctrl:u3|LessThan2~1                                                                                                                                                        ; 2       ;
; vga_ctrl:u3|LessThan2~0                                                                                                                                                        ; 2       ;
; uart_tx:u5|tx                                                                                                                                                                  ; 2       ;
; uart_rx:u1|baud_cnt[31]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[30]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[29]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[28]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[27]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[26]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[25]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[24]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[23]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[22]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[21]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[20]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[19]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[18]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[17]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[16]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[15]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[14]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[13]                                                                                                                                                        ; 2       ;
; uart_rx:u1|baud_cnt[8]                                                                                                                                                         ; 2       ;
; uart_rx:u1|baud_cnt[7]                                                                                                                                                         ; 2       ;
; uart_rx:u1|baud_cnt[1]                                                                                                                                                         ; 2       ;
; uart_rx:u1|baud_cnt[0]                                                                                                                                                         ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1|q_b[1]                ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1|q_b[2]                ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1|q_b[3]                ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1|q_b[4]                ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1|q_b[5]                ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1|q_b[6]                ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1|q_b[7]                ; 2       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1|q_b[0]                ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[15]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[13]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[16]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[14]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[12]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[11]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[10]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[9]                                                                                                                                 ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[8]                                                                                                                                 ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[7]                                                                                                                                 ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[6]                                                                                                                                 ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[5]                                                                                                                                 ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[4]                                                                                                                                 ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[3]                                                                                                                                 ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[2]                                                                                                                                 ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[1]                                                                                                                                 ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[19]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[18]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key2|cnt_20ms[17]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[15]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[13]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[16]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[14]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[12]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[11]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[10]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[9]                                                                                                                                 ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[8]                                                                                                                                 ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[7]                                                                                                                                 ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[6]                                                                                                                                 ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[5]                                                                                                                                 ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[4]                                                                                                                                 ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[3]                                                                                                                                 ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[2]                                                                                                                                 ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[1]                                                                                                                                 ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[19]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[18]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|key_filter:key1|cnt_20ms[17]                                                                                                                                ; 2       ;
; sobel_algorithm:u2|gx[8]                                                                                                                                                       ; 2       ;
; sobel_algorithm:u2|gx[0]                                                                                                                                                       ; 2       ;
; sobel_algorithm:u2|gy[0]                                                                                                                                                       ; 2       ;
; sobel_algorithm:u2|gx[1]                                                                                                                                                       ; 2       ;
; sobel_algorithm:u2|gy[1]                                                                                                                                                       ; 2       ;
; sobel_algorithm:u2|gx[2]                                                                                                                                                       ; 2       ;
; sobel_algorithm:u2|gy[2]                                                                                                                                                       ; 2       ;
; sobel_algorithm:u2|gx[3]                                                                                                                                                       ; 2       ;
; sobel_algorithm:u2|gy[3]                                                                                                                                                       ; 2       ;
; sobel_algorithm:u2|gx[4]                                                                                                                                                       ; 2       ;
; sobel_algorithm:u2|gy[4]                                                                                                                                                       ; 2       ;
; sobel_algorithm:u2|gx[5]                                                                                                                                                       ; 2       ;
; sobel_algorithm:u2|gy[5]                                                                                                                                                       ; 2       ;
; sobel_algorithm:u2|gx[6]                                                                                                                                                       ; 2       ;
; sobel_algorithm:u2|gy[6]                                                                                                                                                       ; 2       ;
; sobel_algorithm:u2|gx[7]                                                                                                                                                       ; 2       ;
; sobel_algorithm:u2|gy[7]                                                                                                                                                       ; 2       ;
; uart_tx:u5|baud_cnt[11]                                                                                                                                                        ; 2       ;
; uart_tx:u5|baud_cnt[9]                                                                                                                                                         ; 2       ;
; uart_tx:u5|baud_cnt[8]                                                                                                                                                         ; 2       ;
; uart_tx:u5|baud_cnt[7]                                                                                                                                                         ; 2       ;
; uart_tx:u5|baud_cnt[5]                                                                                                                                                         ; 2       ;
; uart_tx:u5|baud_cnt[3]                                                                                                                                                         ; 2       ;
; uart_tx:u5|baud_cnt[0]                                                                                                                                                         ; 2       ;
; rx~input                                                                                                                                                                       ; 1       ;
; board_clk~input                                                                                                                                                                ; 1       ;
; uart_rx:u1|rx_reg1~0                                                                                                                                                           ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|div_cnt[0]~1                                                                                                                         ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|sel_reg[1]~0                                                                                                                       ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|bit_cnt[0]~5                                                                                                                         ; 1       ;
; uart_tx:u5|bit_cnt[0]~5                                                                                                                                                        ; 1       ;
; uart_rx:u1|always3~0                                                                                                                                                           ; 1       ;
; uart_rx:u1|work_en~0                                                                                                                                                           ; 1       ;
; uart_rx:u1|start_flag                                                                                                                                                          ; 1       ;
; uart_rx:u1|rx_reg1                                                                                                                                                             ; 1       ;
; uart_rx:u1|Equal1~10                                                                                                                                                           ; 1       ;
; uart_rx:u1|Equal1~9                                                                                                                                                            ; 1       ;
; uart_rx:u1|Equal1~8                                                                                                                                                            ; 1       ;
; sobel_algorithm:u2|col_cnt~3                                                                                                                                                   ; 1       ;
; sobel_algorithm:u2|col_cnt~2                                                                                                                                                   ; 1       ;
; sobel_algorithm:u2|col_cnt~1                                                                                                                                                   ; 1       ;
; sobel_algorithm:u2|col_cnt~0                                                                                                                                                   ; 1       ;
; uart_rx:u1|bit_cnt~1                                                                                                                                                           ; 1       ;
; uart_rx:u1|Equal2~2                                                                                                                                                            ; 1       ;
; uart_rx:u1|Equal2~1                                                                                                                                                            ; 1       ;
; uart_rx:u1|Equal2~0                                                                                                                                                            ; 1       ;
; uart_rx:u1|Equal1~6                                                                                                                                                            ; 1       ;
; uart_rx:u1|Equal1~5                                                                                                                                                            ; 1       ;
; uart_rx:u1|Equal1~4                                                                                                                                                            ; 1       ;
; uart_rx:u1|Equal1~3                                                                                                                                                            ; 1       ;
; uart_rx:u1|Equal1~2                                                                                                                                                            ; 1       ;
; uart_rx:u1|Equal1~1                                                                                                                                                            ; 1       ;
; uart_rx:u1|Equal1~0                                                                                                                                                            ; 1       ;
; uart_rx:u1|bit_cnt~0                                                                                                                                                           ; 1       ;
; sobel_algorithm:u2|row_cnt[0]~8                                                                                                                                                ; 1       ;
; sobel_algorithm:u2|always8~0                                                                                                                                                   ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_non_empty~4                                ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_non_empty~3                                ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_non_empty~2                                ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_non_empty~1                                ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_non_empty~0                                ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_full~4                                     ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_full~3                                     ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_full~2                                     ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_full~1                                     ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_full~0                                     ; 1       ;
; sobel_algorithm:u2|always5~3                                                                                                                                                   ; 1       ;
; sobel_algorithm:u2|always5~2                                                                                                                                                   ; 1       ;
; sobel_algorithm:u2|always5~1                                                                                                                                                   ; 1       ;
; sobel_algorithm:u2|row_cnt[5]~7                                                                                                                                                ; 1       ;
; sobel_algorithm:u2|row_cnt[7]~6                                                                                                                                                ; 1       ;
; sobel_algorithm:u2|row_cnt[2]~5                                                                                                                                                ; 1       ;
; sobel_algorithm:u2|row_cnt[3]~4                                                                                                                                                ; 1       ;
; sobel_algorithm:u2|row_cnt[6]~3                                                                                                                                                ; 1       ;
; sobel_algorithm:u2|row_cnt[1]~2                                                                                                                                                ; 1       ;
; sobel_algorithm:u2|row_cnt[4]~1                                                                                                                                                ; 1       ;
; sobel_algorithm:u2|always2~1                                                                                                                                                   ; 1       ;
; uart_rx:u1|rx_data[0]~7                                                                                                                                                        ; 1       ;
; uart_rx:u1|rx_data[1]~6                                                                                                                                                        ; 1       ;
; uart_rx:u1|rx_data[2]~5                                                                                                                                                        ; 1       ;
; uart_rx:u1|rx_data[3]~4                                                                                                                                                        ; 1       ;
; uart_rx:u1|rx_data[4]~3                                                                                                                                                        ; 1       ;
; uart_rx:u1|rx_data[5]~2                                                                                                                                                        ; 1       ;
; uart_rx:u1|rx_data[6]~1                                                                                                                                                        ; 1       ;
; uart_rx:u1|always4~11                                                                                                                                                          ; 1       ;
; uart_rx:u1|rx_data[7]~0                                                                                                                                                        ; 1       ;
; uart_rx:u1|Decoder0~8                                                                                                                                                          ; 1       ;
; uart_rx:u1|Decoder0~7                                                                                                                                                          ; 1       ;
; uart_rx:u1|Decoder0~6                                                                                                                                                          ; 1       ;
; uart_rx:u1|Decoder0~5                                                                                                                                                          ; 1       ;
; uart_rx:u1|Decoder0~4                                                                                                                                                          ; 1       ;
; uart_rx:u1|Decoder0~3                                                                                                                                                          ; 1       ;
; uart_rx:u1|Decoder0~2                                                                                                                                                          ; 1       ;
; uart_rx:u1|Decoder0~1                                                                                                                                                          ; 1       ;
; uart_rx:u1|Decoder0~0                                                                                                                                                          ; 1       ;
; uart_rx:u1|always8~0                                                                                                                                                           ; 1       ;
; uart_rx:u1|always4~8                                                                                                                                                           ; 1       ;
; uart_rx:u1|always4~7                                                                                                                                                           ; 1       ;
; uart_rx:u1|always4~6                                                                                                                                                           ; 1       ;
; uart_rx:u1|always4~5                                                                                                                                                           ; 1       ;
; uart_rx:u1|always4~4                                                                                                                                                           ; 1       ;
; uart_rx:u1|always4~3                                                                                                                                                           ; 1       ;
; uart_rx:u1|always4~2                                                                                                                                                           ; 1       ;
; uart_rx:u1|always4~1                                                                                                                                                           ; 1       ;
; uart_rx:u1|always4~0                                                                                                                                                           ; 1       ;
; sobel_algorithm:u2|din_1~7                                                                                                                                                     ; 1       ;
; sobel_algorithm:u2|din_1~6                                                                                                                                                     ; 1       ;
; sobel_algorithm:u2|din_1~5                                                                                                                                                     ; 1       ;
; sobel_algorithm:u2|din_1~4                                                                                                                                                     ; 1       ;
; sobel_algorithm:u2|din_1~3                                                                                                                                                     ; 1       ;
; sobel_algorithm:u2|din_1~2                                                                                                                                                     ; 1       ;
; sobel_algorithm:u2|din_1~1                                                                                                                                                     ; 1       ;
; sobel_algorithm:u2|din_1~0                                                                                                                                                     ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_non_empty~4                                ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_non_empty~3                                ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_non_empty~2                                ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_non_empty~1                                ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_non_empty~0                                ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_full~4                                     ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_full~3                                     ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_full~2                                     ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_full~1                                     ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|b_full~0                                     ; 1       ;
; sobel_algorithm:u2|always3~0                                                                                                                                                   ; 1       ;
; sobel_algorithm:u2|dout_flag                                                                                                                                                   ; 1       ;
; sobel_algorithm:u2|din_2[7]                                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|din_2[0]                                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|din_2[1]                                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|din_2[2]                                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|din_2[3]                                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|din_2[4]                                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|din_2[5]                                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|din_2[6]                                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|always7~2                                                                                                                                                   ; 1       ;
; sobel_algorithm:u2|always7~1                                                                                                                                                   ; 1       ;
; sobel_algorithm:u2|always7~0                                                                                                                                                   ; 1       ;
; sobel_algorithm:u2|din_1[0]                                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|din_1[1]                                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|din_1[2]                                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|din_1[3]                                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|din_1[4]                                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|din_1[5]                                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|din_1[6]                                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|din_1[7]                                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|rd_num_cnt~3                                                                                                                                                ; 1       ;
; sobel_algorithm:u2|rd_num_cnt~2                                                                                                                                                ; 1       ;
; sobel_algorithm:u2|rd_num_cnt~1                                                                                                                                                ; 1       ;
; sobel_algorithm:u2|rd_num_cnt~0                                                                                                                                                ; 1       ;
; sobel_algorithm:u2|always9~1                                                                                                                                                   ; 1       ;
; sobel_algorithm:u2|b_2[7]                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|dout_2_reg[7]                                                                                                                                               ; 1       ;
; sobel_algorithm:u2|b_2[0]                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|dout_2_reg[0]                                                                                                                                               ; 1       ;
; sobel_algorithm:u2|b_2[1]                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|dout_2_reg[1]                                                                                                                                               ; 1       ;
; sobel_algorithm:u2|b_2[2]                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|dout_2_reg[2]                                                                                                                                               ; 1       ;
; sobel_algorithm:u2|b_2[3]                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|dout_2_reg[3]                                                                                                                                               ; 1       ;
; sobel_algorithm:u2|b_2[4]                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|dout_2_reg[4]                                                                                                                                               ; 1       ;
; sobel_algorithm:u2|b_2[5]                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|dout_2_reg[5]                                                                                                                                               ; 1       ;
; sobel_algorithm:u2|b_2[6]                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|dout_2_reg[6]                                                                                                                                               ; 1       ;
; sobel_algorithm:u2|always16~1                                                                                                                                                  ; 1       ;
; sobel_algorithm:u2|always16~0                                                                                                                                                  ; 1       ;
; sobel_algorithm:u2|rd_en_reg1                                                                                                                                                  ; 1       ;
; sobel_algorithm:u2|data_in_reg[0]                                                                                                                                              ; 1       ;
; sobel_algorithm:u2|data_in_reg[1]                                                                                                                                              ; 1       ;
; sobel_algorithm:u2|data_in_reg[2]                                                                                                                                              ; 1       ;
; sobel_algorithm:u2|data_in_reg[3]                                                                                                                                              ; 1       ;
; sobel_algorithm:u2|data_in_reg[4]                                                                                                                                              ; 1       ;
; sobel_algorithm:u2|data_in_reg[5]                                                                                                                                              ; 1       ;
; sobel_algorithm:u2|data_in_reg[6]                                                                                                                                              ; 1       ;
; sobel_algorithm:u2|data_in_reg[7]                                                                                                                                              ; 1       ;
; sobel_algorithm:u2|a_2[7]                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|c_2[7]                                                                                                                                                      ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt~6                                                                                                                          ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt~5                                                                                                                          ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt~4                                                                                                                          ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt~3                                                                                                                          ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt~2                                                                                                                          ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt~1                                                                                                                          ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|div_cnt~0                                                                                                                          ; 1       ;
; sobel_algorithm:u2|key_filter:key2|Equal1~6                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|key_filter:key2|Equal1~4                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|key_filter:key2|Equal1~3                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|key_filter:key2|Equal1~2                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|key_filter:key2|Equal1~1                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|key_filter:key2|Equal1~0                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|key_filter:key1|Equal1~6                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|key_filter:key1|Equal1~4                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|key_filter:key1|Equal1~3                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|key_filter:key1|Equal1~2                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|key_filter:key1|Equal1~1                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|key_filter:key1|Equal1~0                                                                                                                                    ; 1       ;
; sobel_algorithm:u2|b_1[7]                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|b_1[0]                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|b_1[1]                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|b_1[2]                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|b_1[3]                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|b_1[4]                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|b_1[5]                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|b_1[6]                                                                                                                                                      ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|vision_clk~0                                                                                                                       ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Equal0~3                                                                                                                           ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Equal0~2                                                                                                                           ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Equal0~1                                                                                                                           ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Equal0~0                                                                                                                           ; 1       ;
; vga_pic:u4|rd_addr[13]~17                                                                                                                                                      ; 1       ;
; vga_pic:u4|rd_addr[14]~16                                                                                                                                                      ; 1       ;
; uart_tx:u5|Equal1~3                                                                                                                                                            ; 1       ;
; uart_tx:u5|Equal1~2                                                                                                                                                            ; 1       ;
; uart_tx:u5|work_en~0                                                                                                                                                           ; 1       ;
; sobel_algorithm:u2|gxy[0]~22                                                                                                                                                   ; 1       ;
; sobel_algorithm:u2|gxy[0]~21                                                                                                                                                   ; 1       ;
; sobel_algorithm:u2|key_filter:key2|key_flag                                                                                                                                    ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|div_cnt[1]~0                                                                                                                         ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Equal1~1                                                                                                                           ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|WideOr5~0                                                                                                                          ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|WideOr7~0                                                                                                                          ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|WideOr2~0                                                                                                                          ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|bit_cnt[2]~4                                                                                                                         ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|Add1~1                                                                                                                               ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|WideOr4~0                                                                                                                          ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|WideOr6~0                                                                                                                          ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|WideOr1~0                                                                                                                          ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|bit_cnt[3]~3                                                                                                                         ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|Add1~0                                                                                                                               ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|vision_clk                                                                                                                         ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|bit_cnt[1]~2                                                                                                                         ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|WideOr3~0                                                                                                                          ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector0~4                                                                                                                        ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector0~3                                                                                                                        ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector0~2                                                                                                                        ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector1~4                                                                                                                        ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector1~3                                                                                                                        ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector2~2                                                                                                                        ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector2~1                                                                                                                        ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector2~0                                                                                                                        ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector3~5                                                                                                                        ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector3~4                                                                                                                        ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|Selector3~3                                                                                                                        ; 1       ;
; dynamic_scanning_display:u6|binary_bcd:u1|Add5~0                                                                                                                               ; 1       ;
; vga_pic:u4|rd_addr[12]~15                                                                                                                                                      ; 1       ;
; vga_pic:u4|rd_addr[11]~14                                                                                                                                                      ; 1       ;
; vga_pic:u4|rd_addr[10]~13                                                                                                                                                      ; 1       ;
; vga_pic:u4|rd_addr[9]~12                                                                                                                                                       ; 1       ;
; vga_pic:u4|rd_addr[8]~11                                                                                                                                                       ; 1       ;
; vga_pic:u4|rd_addr[7]~10                                                                                                                                                       ; 1       ;
; vga_pic:u4|rd_addr[6]~9                                                                                                                                                        ; 1       ;
; vga_pic:u4|rd_addr[5]~8                                                                                                                                                        ; 1       ;
; vga_pic:u4|rd_addr[4]~7                                                                                                                                                        ; 1       ;
; vga_pic:u4|rd_addr[3]~6                                                                                                                                                        ; 1       ;
; vga_pic:u4|rd_addr[2]~5                                                                                                                                                        ; 1       ;
; vga_pic:u4|rd_addr[1]~4                                                                                                                                                        ; 1       ;
; vga_pic:u4|rd_addr[0]~3                                                                                                                                                        ; 1       ;
; vga_pic:u4|rd_addr[0]~1                                                                                                                                                        ; 1       ;
; vga_pic:u4|Equal1~3                                                                                                                                                            ; 1       ;
; vga_pic:u4|Equal1~2                                                                                                                                                            ; 1       ;
; vga_pic:u4|Equal1~1                                                                                                                                                            ; 1       ;
; vga_pic:u4|Equal1~0                                                                                                                                                            ; 1       ;
; vga_pic:u4|wr_addr~8                                                                                                                                                           ; 1       ;
; vga_pic:u4|wr_addr~7                                                                                                                                                           ; 1       ;
; vga_pic:u4|wr_addr~6                                                                                                                                                           ; 1       ;
; vga_pic:u4|wr_addr~5                                                                                                                                                           ; 1       ;
; vga_pic:u4|wr_addr~4                                                                                                                                                           ; 1       ;
; vga_pic:u4|wr_addr~3                                                                                                                                                           ; 1       ;
; vga_pic:u4|wr_addr~2                                                                                                                                                           ; 1       ;
; vga_pic:u4|wr_addr~1                                                                                                                                                           ; 1       ;
; vga_pic:u4|wr_addr~0                                                                                                                                                           ; 1       ;
; vga_pic:u4|always1~4                                                                                                                                                           ; 1       ;
; vga_pic:u4|always1~3                                                                                                                                                           ; 1       ;
; vga_pic:u4|always1~2                                                                                                                                                           ; 1       ;
; vga_pic:u4|always1~1                                                                                                                                                           ; 1       ;
; uart_tx:u5|Equal2~1                                                                                                                                                            ; 1       ;
; uart_tx:u5|Equal2~0                                                                                                                                                            ; 1       ;
; uart_tx:u5|Equal1~0                                                                                                                                                            ; 1       ;
; uart_tx:u5|bit_cnt[1]~4                                                                                                                                                        ; 1       ;
; uart_tx:u5|bit_cnt[2]~3                                                                                                                                                        ; 1       ;
; uart_tx:u5|Add1~1                                                                                                                                                              ; 1       ;
; uart_tx:u5|bit_cnt[3]~2                                                                                                                                                        ; 1       ;
; uart_tx:u5|Add1~0                                                                                                                                                              ; 1       ;
; sobel_algorithm:u2|data_out[7]~0                                                                                                                                               ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|stcp~0                                                                                                                               ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|always4~0                                                                                                                            ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|shcp~0                                                                                                                               ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|ds~0                                                                                                                                 ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|Mux0~9                                                                                                                               ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|Mux0~8                                                                                                                               ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|Mux0~7                                                                                                                               ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|seg[2]                                                                                                                             ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|seg[0]                                                                                                                             ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|Mux0~6                                                                                                                               ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|Mux0~5                                                                                                                               ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|Mux0~4                                                                                                                               ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|seg[5]                                                                                                                             ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|Mux0~3                                                                                                                               ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|Mux0~2                                                                                                                               ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|seg[3]                                                                                                                             ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|seg[1]                                                                                                                             ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|Mux0~1                                                                                                                               ; 1       ;
; dynamic_scanning_display:u6|hc595_ctrl:u3|Mux0~0                                                                                                                               ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|seg[6]                                                                                                                             ; 1       ;
; dynamic_scanning_display:u6|sel_seg_ctrl:u2|seg[4]                                                                                                                             ; 1       ;
; vga_pic:u4|rd_en~6                                                                                                                                                             ; 1       ;
; vga_pic:u4|LessThan3~1                                                                                                                                                         ; 1       ;
; vga_pic:u4|LessThan3~0                                                                                                                                                         ; 1       ;
; vga_pic:u4|LessThan1~0                                                                                                                                                         ; 1       ;
; vga_pic:u4|rd_en~3                                                                                                                                                             ; 1       ;
; vga_pic:u4|rd_en~1                                                                                                                                                             ; 1       ;
; vga_pic:u4|rd_en~0                                                                                                                                                             ; 1       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|address_reg_b[1]                                                                           ; 1       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|address_reg_b[0]                                                                           ; 1       ;
; vga_ctrl:u3|v_cnt[0]~9                                                                                                                                                         ; 1       ;
; vga_ctrl:u3|v_cnt[2]~8                                                                                                                                                         ; 1       ;
; vga_ctrl:u3|v_cnt[3]~7                                                                                                                                                         ; 1       ;
; vga_ctrl:u3|v_cnt[4]~6                                                                                                                                                         ; 1       ;
; vga_ctrl:u3|v_cnt[6]~5                                                                                                                                                         ; 1       ;
; vga_ctrl:u3|v_cnt[7]~4                                                                                                                                                         ; 1       ;
; vga_ctrl:u3|v_cnt[8]~3                                                                                                                                                         ; 1       ;
; vga_ctrl:u3|v_cnt[5]~2                                                                                                                                                         ; 1       ;
; vga_ctrl:u3|v_cnt[9]~1                                                                                                                                                         ; 1       ;
; vga_ctrl:u3|v_cnt[1]~0                                                                                                                                                         ; 1       ;
; vga_ctrl:u3|always1~1                                                                                                                                                          ; 1       ;
; vga_ctrl:u3|h_cnt~2                                                                                                                                                            ; 1       ;
; vga_ctrl:u3|h_cnt~1                                                                                                                                                            ; 1       ;
; vga_ctrl:u3|h_cnt~0                                                                                                                                                            ; 1       ;
; vga_ctrl:u3|Equal0~1                                                                                                                                                           ; 1       ;
; vga_ctrl:u3|Equal0~0                                                                                                                                                           ; 1       ;
; uart_tx:u5|tx~1                                                                                                                                                                ; 1       ;
; uart_tx:u5|tx~0                                                                                                                                                                ; 1       ;
; vga_ctrl:u3|vga_rgb[1]~7                                                                                                                                                       ; 1       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|mux_6nb:mux3|result_node[1]~15                                                             ; 1       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|mux_6nb:mux3|result_node[1]~14                                                             ; 1       ;
; vga_ctrl:u3|vga_rgb[0]~6                                                                                                                                                       ; 1       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|mux_6nb:mux3|result_node[0]~13                                                             ; 1       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|mux_6nb:mux3|result_node[0]~12                                                             ; 1       ;
; vga_ctrl:u3|vga_rgb[4]~5                                                                                                                                                       ; 1       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|mux_6nb:mux3|result_node[4]~11                                                             ; 1       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|mux_6nb:mux3|result_node[4]~10                                                             ; 1       ;
; vga_ctrl:u3|vga_rgb[3]~4                                                                                                                                                       ; 1       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|mux_6nb:mux3|result_node[3]~9                                                              ; 1       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|mux_6nb:mux3|result_node[3]~8                                                              ; 1       ;
; vga_ctrl:u3|vga_rgb[2]~3                                                                                                                                                       ; 1       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|mux_6nb:mux3|result_node[2]~7                                                              ; 1       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|mux_6nb:mux3|result_node[2]~6                                                              ; 1       ;
; vga_ctrl:u3|vga_rgb[7]~2                                                                                                                                                       ; 1       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|mux_6nb:mux3|result_node[7]~5                                                              ; 1       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|mux_6nb:mux3|result_node[7]~4                                                              ; 1       ;
; vga_ctrl:u3|vga_rgb[6]~1                                                                                                                                                       ; 1       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|mux_6nb:mux3|result_node[6]~3                                                              ; 1       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|mux_6nb:mux3|result_node[6]~2                                                              ; 1       ;
; vga_ctrl:u3|vga_rgb[5]~0                                                                                                                                                       ; 1       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|mux_6nb:mux3|result_node[5]~1                                                              ; 1       ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|mux_6nb:mux3|result_node[5]~0                                                              ; 1       ;
; vga_ctrl:u3|vga_blk~2                                                                                                                                                          ; 1       ;
; vga_ctrl:u3|LessThan2~2                                                                                                                                                        ; 1       ;
; vga_ctrl:u3|vga_blk~1                                                                                                                                                          ; 1       ;
; vga_ctrl:u3|vga_blk~0                                                                                                                                                          ; 1       ;
; vga_ctrl:u3|LessThan7~0                                                                                                                                                        ; 1       ;
; vga_ctrl:u3|LessThan5~1                                                                                                                                                        ; 1       ;
; vga_ctrl:u3|LessThan5~0                                                                                                                                                        ; 1       ;
; uart_rx:u1|baud_cnt[31]~94                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[30]~93                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[30]~92                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[29]~91                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[29]~90                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[28]~89                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[28]~88                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[27]~87                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[27]~86                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[26]~85                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[26]~84                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[25]~83                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[25]~82                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[24]~81                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[24]~80                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[23]~79                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[23]~78                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[22]~77                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[22]~76                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[21]~75                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[21]~74                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[20]~73                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[20]~72                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[19]~71                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[19]~70                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[18]~69                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[18]~68                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[17]~67                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[17]~66                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[16]~65                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[16]~64                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[15]~63                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[15]~62                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[14]~61                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[14]~60                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[13]~59                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[13]~58                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[12]~57                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[12]~56                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[11]~55                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[11]~54                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[10]~53                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[10]~52                                                                                                                                                     ; 1       ;
; uart_rx:u1|baud_cnt[9]~51                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[9]~50                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[8]~49                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[8]~48                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[7]~47                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[7]~46                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[6]~45                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[6]~44                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[5]~43                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[5]~42                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[4]~41                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[4]~40                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[3]~39                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[3]~38                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[2]~37                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[2]~36                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[1]~35                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[1]~34                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[0]~33                                                                                                                                                      ; 1       ;
; uart_rx:u1|baud_cnt[0]~32                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita9      ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita8~COUT ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita8      ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita7~COUT ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita7      ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita6~COUT ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita6      ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita5~COUT ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita5      ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita4~COUT ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita4      ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita3~COUT ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita3      ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita2~COUT ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita2      ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita1~COUT ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita1      ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita0~COUT ; 1       ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|a_fefifo_kae:fifo_state|cntr_op7:count_usedw|counter_comb_bita0      ; 1       ;
; sobel_algorithm:u2|Add2~14                                                                                                                                                     ; 1       ;
; sobel_algorithm:u2|Add2~13                                                                                                                                                     ; 1       ;
; sobel_algorithm:u2|Add2~12                                                                                                                                                     ; 1       ;
; sobel_algorithm:u2|Add2~11                                                                                                                                                     ; 1       ;
; sobel_algorithm:u2|Add2~10                                                                                                                                                     ; 1       ;
; sobel_algorithm:u2|Add2~9                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|Add2~8                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|Add2~7                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|Add2~6                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|Add2~5                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|Add2~4                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|Add2~3                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|Add2~2                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|Add2~1                                                                                                                                                      ; 1       ;
; sobel_algorithm:u2|Add2~0                                                                                                                                                      ; 1       ;
; uart_rx:u1|Add1~62                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~61                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~60                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~59                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~58                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~57                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~56                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~55                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~54                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~53                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~52                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~51                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~50                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~49                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~48                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~47                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~46                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~45                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~44                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~43                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~42                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~41                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~40                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~39                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~38                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~37                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~36                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~35                                                                                                                                                             ; 1       ;
; uart_rx:u1|Add1~34                                                                                                                                                             ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X15_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|dpram_d811:FIFOram|altsyncram_c3k1:altsyncram1|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X15_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32   ; None ; M9K_X15_Y15_N0, M9K_X27_Y8_N0, M9K_X15_Y7_N0, M9K_X15_Y3_N0, M9K_X15_Y9_N0, M9K_X15_Y14_N0, M9K_X15_Y18_N0, M9K_X15_Y19_N0, M9K_X15_Y11_N0, M9K_X15_Y13_N0, M9K_X27_Y5_N0, M9K_X27_Y19_N0, M9K_X15_Y16_N0, M9K_X27_Y11_N0, M9K_X15_Y8_N0, M9K_X27_Y4_N0, M9K_X27_Y16_N0, M9K_X27_Y7_N0, M9K_X27_Y15_N0, M9K_X15_Y4_N0, M9K_X27_Y14_N0, M9K_X27_Y18_N0, M9K_X15_Y6_N0, M9K_X27_Y3_N0, M9K_X27_Y17_N0, M9K_X27_Y9_N0, M9K_X27_Y13_N0, M9K_X15_Y17_N0, M9K_X27_Y10_N0, M9K_X27_Y12_N0, M9K_X15_Y5_N0, M9K_X27_Y6_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,821 / 32,401 ( 6 % ) ;
; C16 interconnects     ; 33 / 1,326 ( 2 % )     ;
; C4 interconnects      ; 819 / 21,816 ( 4 % )   ;
; Direct links          ; 308 / 32,401 ( < 1 % ) ;
; Global clocks         ; 5 / 10 ( 50 % )        ;
; Local interconnects   ; 531 / 10,320 ( 5 % )   ;
; R24 interconnects     ; 35 / 1,289 ( 3 % )     ;
; R4 interconnects      ; 848 / 28,186 ( 3 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.67) ; Number of LABs  (Total = 72) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 3                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 6                            ;
; 10                                          ; 6                            ;
; 11                                          ; 1                            ;
; 12                                          ; 2                            ;
; 13                                          ; 2                            ;
; 14                                          ; 5                            ;
; 15                                          ; 7                            ;
; 16                                          ; 32                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.78) ; Number of LABs  (Total = 72) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 50                           ;
; 1 Clock                            ; 54                           ;
; 1 Clock enable                     ; 11                           ;
; 1 Sync. clear                      ; 3                            ;
; 1 Sync. load                       ; 3                            ;
; 2 Clock enables                    ; 3                            ;
; 2 Clocks                           ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.00) ; Number of LABs  (Total = 72) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 3                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 3                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 7                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 3                            ;
; 20                                           ; 4                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 5                            ;
; 24                                           ; 8                            ;
; 25                                           ; 3                            ;
; 26                                           ; 4                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 3                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.85) ; Number of LABs  (Total = 72) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 10                           ;
; 2                                               ; 1                            ;
; 3                                               ; 6                            ;
; 4                                               ; 2                            ;
; 5                                               ; 5                            ;
; 6                                               ; 6                            ;
; 7                                               ; 3                            ;
; 8                                               ; 3                            ;
; 9                                               ; 6                            ;
; 10                                              ; 4                            ;
; 11                                              ; 2                            ;
; 12                                              ; 2                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
; 15                                              ; 3                            ;
; 16                                              ; 13                           ;
; 17                                              ; 1                            ;
; 18                                              ; 1                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.93) ; Number of LABs  (Total = 72) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 6                            ;
; 4                                            ; 7                            ;
; 5                                            ; 3                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 1                            ;
; 9                                            ; 8                            ;
; 10                                           ; 1                            ;
; 11                                           ; 3                            ;
; 12                                           ; 5                            ;
; 13                                           ; 3                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 4                            ;
; 17                                           ; 4                            ;
; 18                                           ; 2                            ;
; 19                                           ; 3                            ;
; 20                                           ; 3                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 30        ; 0            ; 30        ; 0            ; 0            ; 30        ; 30        ; 0            ; 30        ; 30        ; 0            ; 25           ; 0            ; 0            ; 5            ; 0            ; 25           ; 5            ; 0            ; 0            ; 0            ; 25           ; 0            ; 0            ; 0            ; 0            ; 0            ; 30        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 30           ; 0         ; 30           ; 30           ; 0         ; 0         ; 30           ; 0         ; 0         ; 30           ; 5            ; 30           ; 30           ; 25           ; 30           ; 5            ; 25           ; 30           ; 30           ; 30           ; 5            ; 30           ; 30           ; 30           ; 30           ; 30           ; 0         ; 30           ; 30           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; tx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hsync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vsync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_red[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_red[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_red[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_red[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_red[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_green[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_green[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_green[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_green[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_green[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_green[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_blue[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_blue[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_blue[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_blue[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_blue[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_driver_clk     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_blk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; shcp               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stcp               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oe                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_rst_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; board_clk          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s_0                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s_1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                       ;
+------------------------------------------------+------------------------------------------------+-------------------+
; Source Clock(s)                                ; Destination Clock(s)                           ; Delay Added in ns ;
+------------------------------------------------+------------------------------------------------+-------------------+
; u0|altpll_component|auto_generated|pll1|clk[0] ; vga_ctrl:u3|h_cnt[4]                           ; 37.4              ;
; u0|altpll_component|auto_generated|pll1|clk[1] ; u0|altpll_component|auto_generated|pll1|clk[1] ; 6.3               ;
; u0|altpll_component|auto_generated|pll1|clk[0] ; u0|altpll_component|auto_generated|pll1|clk[1] ; 2.6               ;
+------------------------------------------------+------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                    ; Destination Register                                                                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+-------------------+
; vga_ctrl:u3|v_cnt[0]                                                                                                                               ; vga_ctrl:u3|pix_y[0]                                                                                                 ; 3.432             ;
; vga_ctrl:u3|v_cnt[9]                                                                                                                               ; vga_ctrl:u3|pix_y[9]                                                                                                 ; 3.109             ;
; vga_ctrl:u3|v_cnt[1]                                                                                                                               ; vga_ctrl:u3|pix_y[1]                                                                                                 ; 2.454             ;
; vga_ctrl:u3|h_cnt[9]                                                                                                                               ; vga_ctrl:u3|pix_x[9]                                                                                                 ; 2.431             ;
; vga_ctrl:u3|v_cnt[8]                                                                                                                               ; vga_ctrl:u3|pix_y[9]                                                                                                 ; 2.296             ;
; vga_ctrl:u3|v_cnt[7]                                                                                                                               ; vga_ctrl:u3|pix_y[9]                                                                                                 ; 2.122             ;
; vga_ctrl:u3|v_cnt[6]                                                                                                                               ; vga_ctrl:u3|pix_y[9]                                                                                                 ; 2.070             ;
; vga_ctrl:u3|h_cnt[3]                                                                                                                               ; vga_ctrl:u3|pix_x[3]                                                                                                 ; 2.055             ;
; vga_ctrl:u3|v_cnt[2]                                                                                                                               ; vga_ctrl:u3|pix_y[2]                                                                                                 ; 2.005             ;
; vga_ctrl:u3|v_cnt[4]                                                                                                                               ; vga_ctrl:u3|pix_y[4]                                                                                                 ; 1.989             ;
; vga_ctrl:u3|v_cnt[3]                                                                                                                               ; vga_ctrl:u3|pix_y[3]                                                                                                 ; 1.980             ;
; vga_ctrl:u3|v_cnt[5]                                                                                                                               ; vga_ctrl:u3|pix_y[9]                                                                                                 ; 1.976             ;
; vga_ctrl:u3|h_cnt[2]                                                                                                                               ; vga_ctrl:u3|pix_x[2]                                                                                                 ; 1.900             ;
; vga_ctrl:u3|h_cnt[1]                                                                                                                               ; vga_ctrl:u3|pix_x[2]                                                                                                 ; 1.864             ;
; vga_ctrl:u3|h_cnt[0]                                                                                                                               ; vga_ctrl:u3|pix_x[2]                                                                                                 ; 1.768             ;
; vga_ctrl:u3|h_cnt[4]                                                                                                                               ; vga_ctrl:u3|pix_x[6]                                                                                                 ; 1.542             ;
; vga_ctrl:u3|h_cnt[8]                                                                                                                               ; vga_ctrl:u3|pix_x[9]                                                                                                 ; 1.445             ;
; vga_ctrl:u3|h_cnt[6]                                                                                                                               ; vga_ctrl:u3|pix_x[6]                                                                                                 ; 1.303             ;
; vga_ctrl:u3|h_cnt[7]                                                                                                                               ; vga_ctrl:u3|pix_x[9]                                                                                                 ; 1.288             ;
; vga_ctrl:u3|h_cnt[5]                                                                                                                               ; vga_ctrl:u3|pix_x[6]                                                                                                 ; 1.077             ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[1] ; sobel_algorithm:u2|gxy[7]                                                                                            ; 0.369             ;
; sobel_algorithm:u2|fifo_ip:fifo_1|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[0] ; sobel_algorithm:u2|gxy[7]                                                                                            ; 0.369             ;
; vga_pic:u4|wr_addr[11]                                                                                                                             ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a24~porta_address_reg0 ; 0.342             ;
; vga_pic:u4|wr_addr[10]                                                                                                                             ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a6~porta_address_reg0  ; 0.342             ;
; vga_pic:u4|wr_addr[7]                                                                                                                              ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a6~porta_address_reg0  ; 0.342             ;
; vga_pic:u4|wr_addr[5]                                                                                                                              ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a6~porta_address_reg0  ; 0.342             ;
; vga_pic:u4|rd_addr[3]                                                                                                                              ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a20~portb_address_reg0 ; 0.287             ;
; vga_pic:u4|rd_addr[4]                                                                                                                              ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a20~portb_address_reg0 ; 0.278             ;
; vga_pic:u4|rd_addr[1]                                                                                                                              ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a20~portb_address_reg0 ; 0.278             ;
; vga_pic:u4|rd_addr[0]                                                                                                                              ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a20~portb_address_reg0 ; 0.278             ;
; vga_pic:u4|rd_addr[2]                                                                                                                              ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a3~portb_address_reg0  ; 0.267             ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[1] ; sobel_algorithm:u2|dout_2_reg[0]                                                                                     ; 0.249             ;
; sobel_algorithm:u2|fifo_ip:fifo_2|scfifo:scfifo_component|scfifo_m521:auto_generated|a_dpfifo_tb21:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[0] ; sobel_algorithm:u2|dout_2_reg[0]                                                                                     ; 0.249             ;
; vga_pic:u4|rd_addr[10]                                                                                                                             ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a20~portb_address_reg0 ; 0.201             ;
; vga_pic:u4|rd_addr[7]                                                                                                                              ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a20~portb_address_reg0 ; 0.201             ;
; vga_pic:u4|rd_addr[8]                                                                                                                              ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a20~portb_address_reg0 ; 0.194             ;
; vga_pic:u4|rd_addr[5]                                                                                                                              ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a20~portb_address_reg0 ; 0.194             ;
; vga_pic:u4|rd_addr[12]                                                                                                                             ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a20~portb_address_reg0 ; 0.194             ;
; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|address_reg_b[0]                                               ; rgb_blue[4]                                                                                                          ; 0.127             ;
; sobel_algorithm:u2|c_3[7]                                                                                                                          ; sobel_algorithm:u2|gy[7]                                                                                             ; 0.083             ;
; vga_pic:u4|wr_addr[1]                                                                                                                              ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a6~porta_address_reg0  ; 0.031             ;
; sobel_algorithm:u2|data_out[7]                                                                                                                     ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a18~porta_datain_reg0  ; 0.027             ;
; vga_pic:u4|wr_addr[0]                                                                                                                              ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a6~porta_address_reg0  ; 0.026             ;
; vga_pic:u4|wr_addr[4]                                                                                                                              ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a6~porta_address_reg0  ; 0.025             ;
; vga_pic:u4|wr_addr[3]                                                                                                                              ; vga_pic:u4|ram_ip:u0|altsyncram:altsyncram_component|altsyncram_ico1:auto_generated|ram_block1a6~porta_address_reg0  ; 0.025             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 45 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE10F17C8 for design "edge_detection"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_ip:u0|altpll:altpll_component|pll_ip_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pll_ip:u0|altpll:altpll_component|pll_ip_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_ip:u0|altpll:altpll_component|pll_ip_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'edge_detection.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u3|vga_blk~1  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll_ip:u0|altpll:altpll_component|pll_ip_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node pll_ip:u0|altpll:altpll_component|pll_ip_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node vga_ctrl:u3|vga_blk~3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga_ctrl:u3|vga_rgb[5]~0
        Info (176357): Destination node vga_ctrl:u3|vga_rgb[6]~1
        Info (176357): Destination node vga_ctrl:u3|vga_rgb[7]~2
        Info (176357): Destination node vga_ctrl:u3|vga_rgb[2]~3
        Info (176357): Destination node vga_ctrl:u3|vga_rgb[3]~4
        Info (176357): Destination node vga_ctrl:u3|vga_rgb[4]~5
        Info (176357): Destination node vga_ctrl:u3|vga_rgb[0]~6
        Info (176357): Destination node vga_ctrl:u3|vga_rgb[1]~7
        Info (176357): Destination node rgb_blk~output
Info (176353): Automatically promoted node dynamic_scanning_display:u6|sel_seg_ctrl:u2|vision_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dynamic_scanning_display:u6|sel_seg_ctrl:u2|vision_clk~0
Info (176353): Automatically promoted node sys_rst_n~input (placed in PIN E16 (CLK5, DIFFCLK_2n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
Warning (15064): PLL "pll_ip:u0|altpll:altpll_component|pll_ip_altpll:auto_generated|pll1" output port clk[0] feeds output pin "vga_driver_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.13 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/HaoGuojun/MyProject/FPGAProject/Altera_Quartus/Verilog_Project/edge_detection_pro/Prj/output_files/edge_detection.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5392 megabytes
    Info: Processing ended: Wed Jan 25 17:06:55 2023
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/HaoGuojun/MyProject/FPGAProject/Altera_Quartus/Verilog_Project/edge_detection_pro/Prj/output_files/edge_detection.fit.smsg.


