# 06 使用参数化设计实现模块的重用

## 功能要求

- 让四个LED灯分别以不同的频率（0.1 0.2 0.3 0.4）闪烁

## 源文件

### run_led4

```v
module run_led4(
    input Clk,
    input Reset_n, // 复位端口，低电平复位，_n表示低电平有效
    output reg Led // 在 always 中对 Led 赋值，需要定义为 reg 型
);

    // 使用参数化设计的思想
    parameter MCNT = 24999999;


    reg [24:0]counter; // 需要 25 位才能正确表示计数

    // Led 部分
    always @(posedge Clk or negedge Reset_n) begin
        // 时序逻辑描述的标准格式，总是关注时钟的上升沿，以此作为敏感信号进行工作
        // 或者复位信号的下降沿
        if (!Reset_n)
            Led <= 0; // <= 是非阻塞赋值
        else if (counter == MCNT)  // 注意这里24999999
            Led <= !Led;
    end

    // Counter 部分
    always @(posedge Clk or negedge Reset_n) begin
        // 时序逻辑描述的标准格式，总是关注时钟的上升沿，以此作为敏感信号进行工作
        // 或者复位信号的下降沿
        if (!Reset_n)
            counter <= 0;
        else if (counter == MCNT)
            counter <= 0;
        else
            counter <= counter + 1'b1; // 递增计数器
    end

endmodule

```



### run_led4_test

```verilog
module run_led4_test(
    input Clk,
    input Reset_n, // 复位端口，低电平复位，_n表示低电平有效
    output [3:0]Led // 四位LED灯 
);

    // 例化run_led4模块,注意四次例化每次的标签值不同
    run_led4 run_led4_inst0(
        .Clk(Clk),
        .Reset_n(Reset_n), 
        .Led(Led[0]) 
    );

    // 实现不同模块不同的LED闪烁频率
    defparam run_led4_inst0.MCNT =2499999;
    
    run_led4 run_led4_inst1(
        .Clk(Clk),
        .Reset_n(Reset_n), 
        .Led(Led[1]) 
    );    

    defparam run_led4_inst1.MCNT =4999999;

    run_led4 run_led4_inst2(
        .Clk(Clk),
        .Reset_n(Reset_n), 
        .Led(Led[2]) 
    );

    defparam run_led4_inst2.MCNT =7499999;

    run_led4 run_led4_inst3(
        .Clk(Clk),
        .Reset_n(Reset_n), 
        .Led(Led[3]) 
    );

    defparam run_led4_inst3.MCNT =9999999;
endmodule


```

## 约束文件（新方法）

- 直接使用之前的约束文件
