<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:34:29.3429</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0030333</applicationNumber><claimCount>22</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>정전기 보호 회로 및 이를 포함하는 표시 장치</inventionTitle><inventionTitleEng>ELECTROSTATIC DISCHARGE CIRCUIT AND DISPLAY APPARATUS  INCLUDING THE SAME</inventionTitleEng><openDate>2025.09.05</openDate><openNumber>10-2025-0133079</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 1/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3208</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 명세서의 일 실시예에 따른 정전기 보호 회로는 게이트 신호 또는 데이터 신호를 전송하는 신호 라인, 제 1 게이트 전원 전압 라인, 제 2 게이트 전원 전압 라인, 신호 라인과 제 2 전원 전압 라인 사이에 서로 중첩되어 배치되는 제 1 트랜지스터 및 제 2 트랜지스터, 그리고 신호 라인과 제 1 전원 전압 라인 사이에 서로 중첩되어 배치되는 제 3 트랜지스터 및 제 4 트랜지스터를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 게이트 신호 또는 데이터 신호를 전송하는 신호 라인;제 1 게이트 전원 전압 라인;제 2 게이트 전원 전압 라인;상기 신호 라인과 상기 제 2 전원 전압 라인 사이에 서로 중첩되어 배치되는 제 1 트랜지스터 및 제 2 트랜지스터; 및상기 신호 라인과 상기 제 1 전원 전압 라인 사이에 서로 중첩되어 배치되는 제 3 트랜지스터 및 제 4 트랜지스터를 포함하는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 트랜지스터 및 상기 제 3 트랜지스터는 실리콘 반도체 트랜지스터를 포함하고, 상기 제 2 트랜지스터 및 상기 제 4 트랜지스터는 산화물 반도체 트랜지스터를 포함하는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 1 트랜지스터 및 상기 제 3 트랜지스터는 PMOS 트랜지스터이고, 상기 제 2 트랜지스터 및 상기 제 4 트랜지스터는 NMOS 트랜지스터인, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제 1 트랜지스터와 상기 제 2 트랜지스터 사이에 배치되는 제 1 차폐층과,상기 제 3 트랜지스터와 상기 제 4 트랜지스터 사이에 배치되는 제 2 차폐층을 더 포함하는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 제 1 차폐층 및 상기 제 2 차폐층은 상기 제 1 게이트 전원 전압 라인 또는 상기 제 2 게이트 전원 전압 라인에 전기적으로 연결되는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 제 1 트랜지스터의 제 1 전극은 상기 제 2 게이트 전원 전압 라인에 전기적으로 연결되고, 상기 제 1 트랜지스터의 제 2 전극 및 게이트 전극은 상기 신호 라인에 전기적으로 연결되며,상기 제 2 트랜지스터의 제 1 전극 및 게이트 전극은 상기 제 2 게이트 전원 전압 라인에 전기적으로 연결되고, 상기 제 2 트랜지스터의 제 2 전극은 상기 신호 라인에 전기적으로 연결되는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 제 3 트랜지스터의 제 1 전극 및 게이트 전극은 상기 제 1 게이트 전원 전압 라인에 전기적으로 연결되고, 상기 제 3 트랜지스터의 제 2 전극은 상기 신호 라인에 전기적으로 연결되며,상기 제 4 트랜지스터의 제 1 전극은 상기 제 1 게이트 전원 전압 라인에 전기적으로 연결되고, 상기 제 4 트랜지스터의 제 2 전극 및 게이트 전극은 상기 신호 라인에 전기적으로 연결되는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서,상기 제 1 트랜지스터 상에 상기 제 2 트랜지스터가 배치되고,상기 제 3 트랜지스터 상에 상기 제 4 트랜지스터가 배치되고,상기 제 1 트랜지스터와 상기 제 2 트랜지스터 사이에 제 1 차폐층이 배치되고,상기 제 3 트랜지스터와 상기 제 4 트랜지스터 사이에 제 2 차폐층이 배치되는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서,상기 제 1 트랜지스터는 제 1 채널 영역, 제 1 소스 영역 및 제 1 드레인 영역을 갖는 제 1 반도체층과 제 1 게이트 전극을 포함하고,상기 제 2 트랜지스터는 제 2 채널 영역, 제 2 소스 영역 및 제 2 드레인 영역을 갖는 제 2 반도체층과 제 2 게이트 전극을 포함하며,상기 제 1 소스 영역과 상기 제 2 소스 영역은 서로 중첩되지 않도록 배치되고, 상기 제 1 드레인 영역과 상기 제 2 드레인 영역은 서로 중첩되지 않도록 배치되며,상기 제 1 소스 영역 및 상기 제 2 소스 영역과 상기 제 1 게이트 전극은 상기 신호 라인에 전기적으로 연결되고,상기 제 1 드레인 영역 및 상기 제 2 드레인 영역과 상기 제 2 게이트 전극은 상기 제 2 게이트 전원 전압 라인에 전기적으로 연결되는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>10. 제 8 항에 있어서,상기 제 3 트랜지스터는 제 3 채널 영역, 제 3 소스 영역 및 제 3 드레인 영역을 갖는 제 3 반도체층과 제 3 게이트 전극을 포함하고,상기 제 4 트랜지스터는 제 4 채널 영역, 제 4 소스 영역 및 제 4 드레인 영역을 갖는 제 4 반도체층과 제 4 게이트 전극을 포함하며,상기 제 3 소스 영역과 상기 제 4 소스 영역은 서로 중첩되지 않도록 배치되고, 상기 제 3 드레인 영역과 상기 제 4 드레인 영역은 서로 중첩되지 않도록 배치되며,상기 제 3 소스 영역 및 상기 제 4 소스 영역과 상기 제 4 게이트 전극은 상기 신호 라인에 전기적으로 연결되고,상기 제 3 드레인 영역 및 상기 제 4 드레인 영역과 상기 제 3 게이트 전극은 상기 제 1 게이트 전원 전압 라인에 전기적으로 연결되는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 제 1 반도체층 내지 상기 제 4 반도체층은 각각 상기 제 1 게이트 전극 내지 상기 제 4 게이트 전극의 길이 방향으로, 동일한 폭으로 복수개의 영역을 포함하고,상기 제 1 반도체층 또는 상기 제 3 반도체층 상기 제 1 게이트 전극 또는 상기 제 3 게이트 전극을 중심으로 양측의 제 1 영역, 제 3 영역 및 제 5 영역에서 볼록부를 갖고, 제 2 영역, 제 4 영역 및 제 6 영역에서 오목부를 가지며,상기 제 1 반도체층 또는 상기 제 3 반도체층은 상기 제 1 게이트 전극 또는 상기 제 3 게이트 전극을 중심으로 일측의 상기 제 1 영역, 상기 제 3 영역, 및 상기 제 5 영역의 볼록부들에 상기 제 1 소스 영역 또는 상기 제 3 소스 영역을 갖고, 상기 제 1 게이트 전극 또는 상기 제 3 게이트 전극을 중심으로 타측의 상기 제 1 영역, 상기 제 3 영역 및 상기 제 5 영역의 볼록부들에 상기 제 1 드레인 영역 또는 상기 제 3 드레인 영역을 가지는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서,상기 제 2 반도체층 또는 상기 제 4 반도체층은 상기 제 2 게이트 전극 또는 상기 제 4 게이트 전극을 중심으로 양측의 상기 제 1 영역, 상기 제 3 영역 및 상기 제 5 영역에서 오목부를 갖고, 상기 제 2 게이트 전극 또는 상기 제 4 게이트 전극을 중심으로 양측의 상기 제 2 영역, 상기 제 4 영역 및 상기 제 6 영역에서 볼록부를 가지며,상기 제 2 반도체층 또는 상기 제 4 반도체층은 상기 제 2 게이트 전극 또는 상기 제 4 게이트 전극을 중심으로 일측의 상기 제 2 영역, 상기 제 4 영역 및 상기 제 6 영역의 볼록부들에 상기 제 2 소스 영역 또는 상기 제 4 소스 영역을 갖고, 상기 제 2 게이트 전극 또는 상기 제 4 게이트 전극을 중심으로 타측의 상기 제 2 영역, 상기 제 4 영역 및 상기 제 6 영역의 볼록부들에 상기 제 2 드레인 영역 또는 상기 제 4 드레인 영역을 갖는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>13. 제 10 항에 있어서,상기 제 1 반도체층 내지 상기 제 4 반도체층은 각각 상기 제 1 게이트 전극 내지 상기 제 4 게이트 전극의 길이 방향으로, 동일한 폭으로 복수개의 영역을 포함하고,상기 제 1 반도체층 또는 상기 제 3 반도체층은 상기 제 1 게이트 전극 또는 상기 제 3 게이트 전극을 중심으로 양측의 제 1 영역에서 볼록부를 갖고, 제 2 영역에서 오목부를 가지며,상기 제 1 반도체층 또는 상기 제 3 반도체층은 상기 제 1 게이트 전극 또는 상기 제 3 게이트 전극을 중심으로 일측의 상기 제 1 영역의 볼록부에 상기 제 1 소스 영역 또는 상기 제 3 소스 영역을 갖고, 상기 제 1 게이트 전극 또는 상기 제 3 게이트 전극을 중심으로 타측의 상기 제 1 영역의 볼록부에 상기 제 1 드레인 영역 또는 상기 제 3 드레인 영역을 가지는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서,상기 제 2 반도체층 또는 상기 제 4 반도체층은 상기 제 2 게이트 전극 또는 상기 제 4 게이트 전극을 중심으로 양측의 상기 제 1 영역에서 오목부를 갖고, 양측의 상기 제 2 영역에서 볼록부를 가지며,상기 제 2 반도체층 또는 상기 제 4 반도체층은 상기 제 2 게이트 전극 또는 상기 제 4 게이트 전극을 중심으로 일측의 상기 제 2 영역의 볼록부들에 상기 제 2 소스 영역 또는 상기 제 4 소스 영역을 갖고, 상기 제 2 게이트 전극 또는 상기 제 4 게이트 전극을 중심으로 타측의 상기 제 2 영역의 볼록부들에 상기 제 2 드레인 영역 또는 상기 제 4 드레인 영역을 가지는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>15. 제 10 항에 있어서,상기 제 1 반도체층 내지 상기 제 4 반도체층은 각각 상기 제 1 게이트 전극 내지 상기 제 4 게이트 전극의 길이 방향으로, 복수개의 영역으로 구분되고, 제 1 및 제 2 영역은 동일한 폭을 갖고, 제 3 및 제 4 영역의 폭은 상기 제 1 및 제 2 영역의 폭보다 2배 넓으며,상기 제 1 반도체층 또는 상기 제 3 반도체층은 상기 제 1 게이트 전극 또는 상기 제 3 게이트 전극을 중심으로 양측의 상기 제 1 영역 및 상기 제 3 영역에서 볼록부를 갖고, 양측의 상기 제 2 영역 및 상기 제 4 영역에서 오목부를 가지며,상기 제 1 반도체층 또는 상기 제 3 반도체층은 상기 제 1 게이트 전극 또는 상기 제 3 게이트 전극을 중심으로 일측의 상기 제 1 영역 및 상기 제 3 영역의 볼록부들에 상기 제 1 소스 영역 또는 상기 제 3 소스 영역을 갖고, 상기 제 1 게이트 전극 또는 상기 제 3 게이트 전극을 중심으로 타측의 상기 제 1 영역 및 상기 제 3 영역의 볼록부들에 상기 제 1 드레인 영역 또는 상기 제 3 드레인 영역을 가지는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>16. 제 15 항에 있어서,상기 제 2 반도체층 또는 상기 제 4 반도체층은 상기 제 2 게이트 전극 또는 상기 제 4 게이트 전극을 중심으로 양측의 상기 제 1 영역 및 상기 제 3 영역에서 오목부를 갖고, 양측의 상기 제 2 영역 및 상기 제 4 영역에서 볼록부를 가지며,상기 제 2 반도체층 또는 상기 제 4 반도체층은 상기 제 2 게이트 전극 또는 상기 제 4 게이트 전극을 중심으로 일측의 상기 제 2 영역 및 상기 제 4 영역의 볼록부들에 상기 제 2 소스 영역 또는 상기 제 4 소스 영역을 갖고, 상기 제 2 게이트 전극 또는 상기 제 4 게이트 전극을 중심으로 타측의 상기 제 2 영역 및 상기 제 4 영역의 볼록부들에 상기 제 2 드레인 영역 또는 상기 제 4 드레인 영역을 가지는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>17. 제 10 항에 있어서,상기 제 1 반도체층 내지 상기 제 4 반도체층은 각각 상기 제 1 게이트 전극 내지 상기 제 4 게이트 전극의 길이 방향으로, 복수개의 영역으로 구분되고, 제 1 및 제 3 영역은 동일한 폭을 갖고, 제 2 영역의 폭은 상기 제 1 및 상기 제 3 영역의 폭보다 2배 넓으며,상기 제 1 반도체층 또는 상기 제 3 반도체층은 상기 제 1 게이트 전극 또는 상기 제 3 게이트 전극을 중심으로 양측의 상기 제 2 영역에서 볼록부를 갖고, 양측의 상기 제 1 영역 및 상기 제 3 영역에서 오목부를 가지며,상기 제 1 반도체층 또는 상기 제 3 반도체층은 상기 제 1 게이트 전극 또는 상기 제 3 게이트 전극을 중심으로 일측의 상기 제 2 영역의 볼록부에 상기 제 1 소스 영역 또는 상기 제 3 소스 영역을 갖고, 상기 제 1 게이트 전극 또는 상기 제 3 게이트 전극을 중심으로 타측의 상기 제 2 영역의 볼록부에 상기 제 1 드레인 영역 또는 상기 제 3 드레인 영역을 가지는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>18. 제 17 항에 있어서,상기 제 2 반도체층 또는 상기 제 4 반도체층은 상기 제 2 게이트 전극 또는 상기 제 4 게이트 전극을 중심으로 양측의 상기 제 1 영역 및 상기 제 3 영역에서 볼록부를 갖고, 양측의 상기 제 2 영역에서 오목부를 가지며,상기 제 2 반도체층 또는 상기 제 4 반도체층은 상기 제 2 게이트 전극 또는 상기 제 4 게이트 전극을 중심으로 일측의 상기 제 1 영역 및 상기 제 3 영역의 상기 볼록부들에 상기 제 2 소스 영역 또는 상기 제 4 소스 영역을 갖고, 상기 제 2 게이트 전극 또는 상기 제 4 게이트 전극을 중심으로 타측의 상기 제 1 영역 및 상기 제 3 영역의 상기 볼록부들에 상기 제 2 드레인 영역 또는 상기 제 4 드레인 영역을 가지는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>19. 제 1 항에 있어서,상기 제 2 트랜지스터 상에 상기 제 1 트랜지스터가 배치되고,상기 제 4 트랜지스터 상에 상기 제 3 트랜지스터가 배치되고,상기 제 1 트랜지스터와 상기 제 2 트랜지스터 사이에 제 1 차폐층이 배치되고,상기 제 3 트랜지스터와 상기 제 4 트랜지스터 사이에 제 2 차폐층이 배치되는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>20. 제 19 항에 있어서,상기 제 1 트랜지스터는 제 1 채널 영역, 제 1 소스 영역 및 제 1 드레인 영역을 갖는 제 1 반도체층과 제 1 게이트 전극을 포함하고,상기 제 2 트랜지스터는 제 2 채널 영역, 제 2 소스 영역 및 제 2 드레인 영역을 갖는 제 2 반도체층과 제 2 게이트 전극을 포함하며,상기 제 1 소스 영역과 상기 제 2 소스 영역은 서로 중첩되지 않도록 배치되고, 상기 제 1 드레인 영역과 상기 제 2 드레인 영역은 서로 중첩되지 않도록 배치되며,상기 제 1 소스 영역 및 상기 제 2 소스 영역과 상기 제 1 게이트 전극은 상기 신호 라인에 전기적으로 연결되고,상기 제 1 드레인 영역 및 상기 제 2 드레인 영역과 상기 제 2 게이트 전극은 상기 제 2 게이트 전원 전압 라인에 전기적으로 연결되는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>21. 제 19 항에 있어서,상기 제 3 트랜지스터는 제 3 채널 영역, 제 3 소스 영역 및 제 3 드레인 영역을 갖는 제 3 반도체층과 제 3 게이트 전극을 포함하고,상기 제 4 트랜지스터는 제 4 채널 영역, 제 4 소스 영역 및 제 4 드레인 영역을 갖는 제 4 반도체층과 제 4 게이트 전극을 포함하며,상기 제 3 소스 영역과 상기 제 4 소스 영역은 서로 중첩되지 않도록 배치되고, 상기 제 3 드레인 영역과 상기 제 4 드레인 영역은 서로 중첩되지 않도록 배치되며,상기 제 3 소스 영역 및 상기 제 4 소스 영역과 상기 제 4 게이트 전극은 상기 신호 라인에 전기적으로 연결되고,상기 제 3 드레인 영역 및 상기 제 4 드레인 영역과 상기 제 3 게이트 전극은 상기 제 1 게이트 전원 전압 라인에 전기적으로 연결되는, 정전기 보호 회로.</claim></claimInfo><claimInfo><claim>22. 복수의 데이터 라인, 복수의 게이트 라인 및 복수의 화소가 배치되고, 영상을 표시하는 표시 패널; 상기 복수의 데이터 라인 또는 상기 복수의 게이트 라인에 연결되고, 제1항 내지 제21항 중 어느 한 항의 정전기 보호 회로; 상기 복수의 게이트 라인에 스캔 신호를 공급하는 게이트 구동 회로;상기 복수의 데이터 라인에 데이터 신호를 공급하는 데이터 구동 회로; 및상기 게이트 구동 회로와 상기 데이터 구동 회로의 동작 타이밍을 제어하는 컨트롤러를 포함하는, 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>LEE, Tae Won</engName><name>이태원</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 서초중앙로**길 ** 나라빌딩, *층(호성특허법률사무소)</address><code>920050011047</code><country>대한민국</country><engName>Byeong Suk Park</engName><name>박병석</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.02.29</receiptDate><receiptNumber>1-1-2024-0239141-99</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240030333.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9318c3eaa83b55144ceff0355248d22452124071af9f84129eddd57f422fe3e683a80a066afb63b632114e821ad415d06fb2f6078eebefe929</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1c0dddddfc53afeb164a65a2541e860d07e2a2b0445f220ff9284f426415433d5f7901e6ce53e2b6d2ffec9b20d3d28ad065bcacbf4d0b80</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>