# TP2 - EV24 - Procesador RISC-V en FPGA

- [TP2 - EV24 - Procesador RISC-V en FPGA](#tp2---ev24---procesador-risc-v-en-fpga)
  - [Descripción](#descripción)
  - [Componentes del Proyecto](#componentes-del-proyecto)
    - [Implementación del Procesador](#implementación-del-procesador)
    - [Periféricos Implementados](#periféricos-implementados)
  - [Integrantes del Grupo](#integrantes-del-grupo)
  - [Cátedra](#cátedra)


## Descripción

Este proyecto consiste en la implementación de un procesador RISC-V en una FPGA, basado en el conjunto de instrucciones `RV32I`. Se ha desarrollado con un enfoque en la simplicidad y eficiencia, incluyendo características como una arquitectura Harvard, un pipeline de 5 etapas y predicción de saltos básica. Además, se han implementado periféricos esenciales como un puerto GPIO de 8 bits y una salida VGA.

## Componentes del Proyecto

### Implementación del Procesador

- **Arquitectura Harvard**
- **Pipeline de 5 etapas**
- **Predicción de saltos BTFNT**

### Periféricos Implementados

- **GPIO de 8 bits**: Para la entrada y salida de datos.
- **Salida VGA**: Con espacio de color RGB 3:3:2 para la visualización en pantalla.

## Integrantes del Grupo

- Manuel Corcos
- Olivia De Vincenti
- Alejandro Nahuel Heir
- Victor Christian Oh
- Juan Francisco Sbruzzi
  
## Cátedra

- Mg. Ing. Andrés Carlos Rodriguez
- Ing. Pablo Wundes
  
----------  

Junio - 2024 - 22.15 Electrónica V - Ingeniería Electrónica - ITBA




