<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:53.2453</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0175780</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>감마 기준 전압 출력 회로와 이를 포함한 표시장치</inventionTitle><inventionTitleEng>GAMMA REFERENCE VOLTAGE OUTPUT CIRCUIT AND DISPLAY DEVICE  INCLUDING THE SAME</inventionTitleEng><openDate>2025.06.13</openDate><openNumber>10-2025-0086273</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/32</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 감마 기준 전압 출력 회로와 이를 포함한 표시장치에 관한 것으로, 감마 기준 전압 출력 회로는 제N 출력 단자를 통해 제N 감마 기준 전압을 출력하는 제N 연산 증폭기; 제N+1 출력 단자를 통해 제N 감마 기준 전압 보다 낮은 제N+1 감마 기준 전압을 출력하는 제N+1 연산 증폭기; 제N+2 출력 단자에 상기 제N+1 감마 기준 전압 보다 낮은 제N+2 감마 기준 전압을 출력하는 제N+2 연산 증폭기; 및 상기 제N 연산 증폭기, 상기 제N+1 연산 증폭기, 및 상기 제N+2 연산 증폭기들에서, 이웃한 연산 증폭기들 중 하나의 연산 증폭기의 전원 단자가 다른 연산 증폭의 출력 단자에 연결되는 하나 이상의 연결 노드들을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제N(N은 자연수) 출력 단자를 통해 제N 감마 기준 전압을 출력하는 제N 연산 증폭기; 제N+1 출력 단자를 통해 제N 감마 기준 전압 보다 낮은 제N+1 감마 기준 전압을 출력하는 제N+1 연산 증폭기;제N+1 출력 단자에 상기 제N+1 감마 기준 전압 보다 낮은 제N+2 감마 기준 전압을 출력하는 제N+2 연산 증폭기; 및 상기 제N 연산 증폭기, 상기 제N+1 연산 증폭기, 및 상기 제N+2 연산 증폭기들에서, 이웃한 연산 증폭기들 중 하나의 연산 증폭기의 전원 단자가 다른 연산 증폭의 출력 단자에 연결되는 하나 이상의 연결 노드들을 포함하는 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제N 연산 증폭기, 상기 제N+1 연산 증폭기, 및 상기 제N+2 연산 증폭기들 각각은 제1 전원 단자, 및 제2 전원 단자를 포함하고,상기 연결 노드들은,상기 제N 출력 단자를 상기 제N+1 연산 증폭기의 제1 전원 단자에 연결하는 제1 연결 노드; 및 상기 제N+1 출력 단자를 상기 제N+2 연산 증폭기의 제1 전원 단자에 연결하는 제2 연결 노드를 포함하는 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 제N 연산 증폭기의 제1 전원 단자에 구동 전압이 인가되고, 상기 제N 연산 증폭기의 제2 전원 단자에 그라운드 전압이 인가되고, 상기 제N+2 연산 증폭기의 제2 전원 단자에 상기 그라운드 전압이 인가되는 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 제N 연산 증폭기는,상기 제N 연산 증폭기의 제1 전원 단자와 상기 제N 출력 단자 사이에 연결된 제1 트랜지스터;상기 제N 출력 단자와 상기 제N 연산 증폭기의 제2 전원 단자 사이에 연결된 제2 트랜지스터;상기 제N 연산 증폭기의 제1 트랜지스터와 상기 제N 연산 증폭기의 제2 트랜지스터 각각의 게이트 전압을 제어하는 제어부;상기 제N 연산 증폭기의 제1 트랜지스터를 통해 흐르는 전류를 센싱하는 제1 센싱부; 및상기 제N 연산 증폭기의 제2 트랜지스터를 통해 흐르는 전류를 센싱하는 제2 센싱부를 더 포함하는 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>5. 제 3 항에 있어서,상기 제N+1 연산 증폭기는, 상기 제N+1 연산 증폭기의 제1 전원 단자와 상기 제N+1 출력 단자 사이에 연결된 제1 트랜지스터;상기 제N+1 출력 단자와 상기 제N+1 연산 증폭기의 제2 전원 단자 사이에 연결된 제2 트랜지스터;상기 제N+1 연산 증폭기의 제1 트랜지스터와 상기 제N+1 연산 증폭기의 제2 트랜지스터 각각의 게이트 전압을 제어하는 제어부; 및 상기 제N+1 연산 증폭기의 상기 제2 트랜지스터를 통해 흐르는 전류를 센싱하는 센싱부를 더 포함하고,상기 제N+2 연산 증폭기는, 상기 제N+2 연산 증폭기의 제1 전원 단자와 상기 제N+2 출력 단자 사이에 연결된 제1 트랜지스터;상기 제N+2 출력 단자와 상기 제N+2 연산 증폭기의 제2 전원 단자 사이에 연결된 제2 트랜지스터;상기 제N+2 연산 증폭기의 제1 트랜지스터와 상기 제N+2 연산 증폭기의 제2 트랜지스터 각각의 게이트 전압을 제어하는 제어부; 및 상기 제N+2 연산 증폭기의 제2 트랜지스터를 통해 흐르는 전류를 센싱하는 센싱부를 더 포함하는 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 제N 연산 증폭기, 상기 제N+1 연산 증폭기, 및 상기 제N+2 연산 증폭기들 각각은 제1 전원 단자, 및 제2 전원 단자를 포함하고,상기 연결 노드들은,상기 제N 연산 증폭기의 제2 전원 단자를 상기 제N+1 출력 단자에 연결하는 제1 연결 노드; 및 상기 제N+1 연산 증폭기의 제2 전원 단자를 상기 제N+2 출력 단자에 연결하는 제2 연결 노드를 포함한 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 제N 연산 증폭기의 제1 전원 단자에 구동 전압이 인가되고, 상기 제N+2 연산 증폭기의 제1 전원 단자에 상기 구동 전압이 인가되고, 상기 제N+2 연산 증폭기의 제2 전원 단자에 그라운드 전압이 인가되는 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 제N 연산 증폭기는, 상기 제N 연산 증폭기의 제1 전원 단자와 상기 제N 출력 단자 사이에 연결된 제1 트랜지스터;상기 제N 출력 단자와 상기 제N 연산 증폭기의 제2 전원 단자 사이에 연결된 제2 트랜지스터;상기 제N 연산 증폭기의 제1 트랜지스터와 상기 제N 연산 증폭기의 제2 트랜지스터 각각의 게이트 전압을 제어하는 제어부; 및 상기 제N 연산 증폭기의 제1 트랜지스터를 통해 흐르는 전류를 센싱하는 센싱부를 더 포함하고,상기 제N+1 연산 증폭기는, 상기 제N+1 연산 증폭기의 제1 전원 단자와 상기 제N+1 출력 단자 사이에 연결된 제1 트랜지스터;상기 제N+1 출력 단자와 상기 제N+1 연산 증폭기의 제2 전원 단자 사이에 연결된 제2 트랜지스터;상기 제N+1 연산 증폭기의 제1 트랜지스터와 상기 제N+1 연산 증폭기의 제2 트랜지스터 각각의 게이트 전압을 제어하는 제어부; 및 상기 제N+1 연산 증폭기의 제1 트랜지스터를 통해 흐르는 전류를 센싱하는 센싱부를 더 포함하는 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>9. 제 7 항에 있어서,상기 제N+2 연산 증폭기는, 상기 제N+2 연산 증폭기의 제1 전원 단자와 상기 제N+2 출력 단자 사이에 연결된 제1 트랜지스터;상기 제N+2 출력 단자와 상기 제N+2 연산 증폭기의 제2 전원 단자 사이에 연결된 제2 트랜지스터;상기 제N+2 연산 증폭기의 제1 트랜지스터와 상기 제N+2 연산 증폭기의 제2 트랜지스터 각각의 게이트 전압을 제어하는 제어부;상기 제N+2 연산 증폭기의 제1 트랜지스터를 통해 흐르는 전류를 센싱하는 제1 센싱부; 및상기 제N+2 연산 증폭기의 제2 트랜지스터를 통해 흐르는 전류를 센싱하는 제2 센싱부를 더 포함하는 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서,상기 제N 연산 증폭기, 상기 제N+1 연산 증폭기, 및 상기 제N+2 연산 증폭기들 각각은 제1 전원 단자, 및 제2 전원 단자를 포함하고,상기 연결 노드들은,상기 제N 출력 단자를 상기 제N+1 연산 증폭기의 제1 전원 단자에 연결하는 제1-1 연결 노드;  상기 제N+1 출력 단자를 상기 제N+2 연산 증폭기의 제1 전원 단자에 연결하는 제1-2 연결 노드;상기 제N 연산 증폭기의 제2 전원 단자를 상기 제N+1 출력 단자에 연결하는 제2-1 연결 노드; 및 상기 제N+1 연산 증폭기의 제2 전원 단자를 상기 제N+2 출력 단자에 연결하는 제2-2 연결 노드를 포함하는 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 제N 연산 증폭기의 제1 전원 단자에 구동 전압이 인가되고, 상기 제N+2 연산 증폭기의 제2 전원 단자에 상기 그라운드 전압이 인가되는 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서,상기 제N 연산 증폭기는, 상기 제N 연산 증폭기의 제1 전원 단자와 상기 제N 출력 단자 사이에 연결된 제1 트랜지스터;상기 제N 출력 단자와 상기 제N 연산 증폭기의 제2 전원 단자 사이에 연결된 제2 트랜지스터;상기 제N 연산 증폭기의 제1 트랜지스터와 상기 제N 연산 증폭기의 제2 트랜지스터 각각의 게이트 전압을 제어하는 제어부; 및상기 제N 연산 증폭기의 제1 트랜지스터를 통해 흐르는 전류를 센싱하는 센싱부를 더 포함하고, 상기 제N+1 연산 증폭기는, 상기 제N+1 연산 증폭기의 제1 전원 단자와 상기 제N+1 출력 단자 사이에 연결된 제1 트랜지스터;상기 제N+1 출력 단자와 상기 제N+1 연산 증폭기의 제2 전원 단자 사이에 연결된 제2 트랜지스터; 및상기 제N+1 연산 증폭기의 제1 트랜지스터와 상기 제N+1 연산 증폭기의 제2 트랜지스터 각각의 게이트 전압을 제어하는 제어부를 더 포함하고, 상기 제N+2 연산 증폭기는, 상기 제N+2 연산 증폭기의 제1 전원 단자와 상기 제N+2 출력 단자 사이에 연결된 제1 트랜지스터;상기 제N+2 출력 단자와 상기 제N+2 연산 증폭기의 제2 전원 단자 사이에 연결된 제2 트랜지스터;상기 제N+2 연산 증폭기의 제1 트랜지스터와 상기 제N+2 연산 증폭기의 제2 트랜지스터 각각의 게이트 전압을 제어하는 제어부; 및 상기 제N+2 연산 증폭기의 제2 트랜지스터를 통해 흐르는 전류를 센싱하는 센싱부를 더 포함하는 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>13. 제 11 항에 있어서,상기 제N 연산 증폭기, 제N+1 연산 증폭기, 및 제N+2 연산 증폭기 각각은, 상기 제1 전원 단자와 대응하는 출력 단자 사이에 연결된 제1 트랜지스터;상기 대응하는 출력 단자와 상기 제2 전원 단자 사이에 연결된 제2 트랜지스터; 및 상기 제1 트랜지스터와 상기 제2 트랜지스터 각각의 게이트 전압을 제어하는 제어부를 더 포함하는 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>14. 제 11 항에 있어서,상기 제N 출력 단자, 상기 제N+1 출력 단자, 및 상기 제N+2 출력 단자 중에서 적어도 하나에 연결된 센싱 회로를 더 포함하는 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서,상기 센싱 회로는,상기 제N 출력 단자에 연결된 캐소드 전극과, 제1 기준 전압이 인가되는 애노드 전극을 포함한 제1 다이오드; 및제2 기준 전압이 입력되는 비반전 입력 단자, 상기 제1 다이오드의 애노드 전극에 연결된 반전 입력 단자, 및 에러 신호를 출력하는 연산 증폭기를 포함하는 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>16. 제 14 항에 있어서,상기 센싱 회로는,상기 제N+2 출력 단자에 연결된 애노드 전극과, 제3 기준 전압이 인가되는 캐소드 전극을 포함한 제2 다이오드; 및 제4 기준 전압이 입력되는 반전 입력 단자, 상기 제2 다이오드의 캐소드 전극에 연결된 비반전 입력 단자, 및 에러 신호를 출력하는 연산 증폭기를 더 포함하는 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>17. 제N(N은 자연수) 출력 단자를 통해 제N 감마 기준 전압을 출력하는 제N 연산 증폭기;제N+1 출력 단자를 통해 제N 감마 기준 전압 보다 낮은 제N+1 감마 기준 전압을 출력하는 제N+1 연산 증폭기;제N+2 출력 단자에 상기 제N+1 감마 기준 전압 보다 낮은 제N+2 감마 기준 전압을 출력하는 제N+2 연산 증폭기; 및 상기 제N 출력 단자, 상기 제N+1 출력 단자, 및 상기 제N+2 출력 단자 중에서 적어도 하나에 연결된 센싱 회로를 포함하는 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>18. 제 17 항에 있어서,상기 센싱 회로는,상기 제N 출력 단자에 연결된 캐소드 전극과, 제1 기준 전압이 인가되는 애노드 전극을 포함한 제1-1 다이오드;상기 제N+1 출력 단자에 연결된 캐소드 전극과, 상기 제1 기준 전압이 인가되는 애노드 전극을 포함한 제1-2 다이오드; 상기 제N+2 출력 단자에 연결된 캐소드 전극과, 상기 제1 기준 전압이 인가되는 애노드 전극을 포함한 제1-3 다이오드; 및제2 기준 전압이 입력되는 비반전 입력 단자, 상기 제1-1 내지 제1-3 다이오드들의 애노드 전극들에 공통으로 연결된 반전 입력 단자, 및 에러 신호를 출력하는 출력 단자를 포함하는 연산 증폭기를 포함하는 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>19. 제 17 항에 있어서,상기 센싱 회로는,상기 제N 출력 단자에 연결된 애노드 전극과, 제3 기준 전압이 인가되는 캐소드 전극을 포함한 제2-1 다이오드;상기 제N+1 출력 단자에 연결된 애노드 전극과, 상기 제3 기준 전압이 인가되는 캐소드 전극을 포함한 제2-2 다이오드; 상기 제N+2 출력 단자에 연결된 애노드 전극과, 상기 제3 기준 전압이 인가되는 캐소드 전극을 포함한 제2-3 다이오드; 및 제4 기준 전압이 입력되는 반전 입력 단자, 상기 제2-1 내지 제2-3 다이오드들의 캐소드 전극들에 공통으로 연결된 비반전 입력 단자, 및 에러 신호를 출력하는 출력 단자를 포함하는 연산 증폭기를 더 포함하는 감마 기준 전압 출력 회로.</claim></claimInfo><claimInfo><claim>20. 전압 레벨이 서로 다른 감마 기준 전압들을 출력하는 감마 기준 전압 출력 회로; 픽셀 데이터를 상기 감마 기준 전압들을 바탕으로 변환하여 데이터 전압으로 변환하는 데이터 구동 회로; 및상기 데이터 전압이 인가되는 복수의 데이터 라인들이 배치된 표시패널을 포함하고,상기 감마 기준 전압 출력 회로는,제N(N은 자연수) 출력 단자를 통해 제N 감마 기준 전압을 출력하는 제N 연산 증폭기;제N+1 출력 단자를 통해 제N 감마 기준 전압 보다 낮은 제N+1 감마 기준 전압을 출력하는 제N+1 연산 증폭기;제N+2 출력 단자에 상기 제N+1 감마 기준 전압 보다 낮은 제N+2 감마 기준 전압을 출력하는 제N+2 연산 증폭기; 및 상기 제N 연산 증폭기, 상기 제N+1 연산 증폭기, 및 상기 제N+2 연산 증폭기들에서, 이웃한 연산 증폭기들 중 하나의 연산 증폭기의 전원 단자가 다른 연산 증폭의 출력 단자에 연결되는 하나 이상의 연결 노드들을 포함하는 표시장치. </claim></claimInfo><claimInfo><claim>21. 전압 레벨이 서로 다른 감마 기준 전압들을 출력하는 감마 기준 전압 출력 회로; 상기 감마 기준 전압 출력 회로의 출력 단자들 중에서 적어도 하나에 연결되어 상기 출력 단자들을 통해 흐르는 전류를 센싱하는 센싱 회로픽셀 데이터를 상기 감마 기준 전압들을 바탕으로 변환하여 데이터 전압으로 변환하는 데이터 구동 회로; 및상기 데이터 전압이 인가되는 복수의 데이터 라인들이 배치된 표시패널을 포함하고,상기 감마 기준 전압 출력 회로는,제N 출력 단자를 통해 제N 감마 기준 전압을 출력하는 제N 연산 증폭기;제N+1 출력 단자를 통해 제N 감마 기준 전압 보다 낮은 제N+1 감마 기준 전압을 출력하는 제N+1 연산 증폭기;제N+2 출력 단자에 상기 제N+1 감마 기준 전압 보다 낮은 제N+2 감마 기준 전압을 출력하는 제N+2 연산 증폭기; 및 상기 제N 출력 단자, 상기 제N+1 출력 단자, 및 상기 제N+1 출력 단자 중에서 적어도 하나에 연결된 센싱 회로를 포함하는 표시장치. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>JaeWon Han</engName><name>한재원</name></inventorInfo><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>JungJae Kim</engName><name>김정재</name></inventorInfo><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>MinGyu Park</engName><name>박민규</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 *길 **, 신관 *층~*층, **층(역삼동, 광성빌딩)</address><code>920081001218</code><country>대한민국</country><engName>DANA PATENT LAW FIRM</engName><name>특허법인다나</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.12.06</receiptDate><receiptNumber>1-1-2023-1368947-52</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230175780.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93f16c9b1f1d4d1921ed4182614c3bcfce8876a10eb476277a1ff698a98df396bab86096ba9956459b4e739ba1ac71678ab23488cc41dd8b3a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfdd5cba34d1019e9bfbbdf31afeb1086b4236d42711b3d4196c0fa76c41daa54552012270ee651c1cb23f4bb9e8555bb9f01e976132957f8a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>