fsm stmt_const_1 {
  in       u2 i;
  out wire u2 o;

  void main() {
    const u2 x = i + 2'd1;
    o = i;
    fence;
    o = x;
    fence;
  }
}
// @fec/golden {{{
//  module stmt_const_1(
//    input   wire       clk,
//    input   wire       rst,
//    input   wire [1:0] i,
//    output  wire [1:0] o
//  );
//
//    reg state_q;
//    reg [1:0] x_q;
//
//    always @(posedge clk) begin
//      if (rst) begin
//        state_q <= 1'd0;
//        x_q <= 2'd0;
//      end else begin
//        state_q <= ~state_q;
//        if (!state_q) begin
//          x_q <= i + 2'd1;
//        end
//      end
//    end
//
//    assign o = state_q ? x_q : i;
//
//  endmodule
// }}}
