# 计算机体系结构Lab2实验报告

<div align="right"><b>PB16060341 祝冠琪</b></div>

## 实验目标

用verilog实现RV32I 流水线CPU。实现如下指令： SLLI、SRLI、SRAI、ADD、SUB、SLL、SLT、SLTU、XOR、SRL、SRA、OR、AND、ADDI、SLTI、SLTIU、XORI、ORI、ANDI、LUI、AUIPC、JALR、LB、LH、LW、LBU、LHU、SB、SH、SW、BEQ、BNE、BLT、BLTU、BGE、BGEU、JAL，并且通过Hazard模块处理了数据相关。

## 实验环境和工具

- 实验环境：windows10
- 实验工具：Vivado
- 实验方式：Vivado自带的波形仿真

## 实验内容和过程

### 阶段一

在第一阶段，我们只需要实现基本的运算指令，不需要实现存储载入、跳转指令，也不需要实现Hazard模块，所以比较简单。在这个阶段，我主要实现或补全了**NPC_Generator、IDSegReg、ControlUnit、ImmOperandUnit、ALU、WBSegReg**这一些模块，完成了基本的运算指令。

#### NPC_Generator

在这个模块中，根据不同的跳转信号选择不同的新PC值。

- 若BranchE==1，则PC_IN=BranchTarget
- 若JalD==1，则PC_IN=JalTarget
- 若JalrE==1，则PC_IN=JalrTarget
- 其他情况，PC_IN=PCF+4

#### IDSegReg

这个阶段我们需要完成的是一个取指令的操作。在助教给的模板中，我们需要完成的就是InstructionRam的fetch操作，因为是上升沿同步读取，所以我们只需要把.clk设置成clk即可。然后因为我们这个cpu是四字节对齐的，所以我们的.addra应该设置成PCF[31:2]。综上就实现了这个模块。

#### ControlUnit

在阶段一我们只需要实现运算指令，而运算指令的相关信号比较少，而我所做的就是根据指令给出不同的操作信号。

#### ImmOperandUnit

这个部分主要是根据不同指令需求来生成立即数。助教已经完成了ITYPE的部分。以下是我实现的其他部分。

##### RTYPE

因为RTYPE不需要用到立即数，所以Out <= 32'b0;

##### STYPE

STYPE是Store所用的立即数应该为Out <= { {21{In[31]}}, In[30:25], In[11:7] };

##### BTYPE

BTYPE是Branch所用的指令，立即数应该为{ {20{In[31]}}, In[7], In[30:25], In[11:8], 1'b0 };

##### UTYPE

UTYPE是load upper imm的立即数类型，Out <= { In[31:12], 12'b0 };

##### JTYPE

JTYPE是JAL跳转指令的立即数类型，Out <= { {12{In[31]}}, In[19:12], In[20], In[30:21], 1'b0 };

#### ALU

ALU模块比较简单，根据AluContrl信号用case语句选择运算方式即可。但是需要注意的是，ALU中传入的wire型变量默认是无符号型的，所以在写SRA、SLT时需要用$signed()转化为signed类型。

#### WBSegReg

需要补全的部分，因为是上升沿更新，所以.clk就是clk；.wea填的就是WE，这里的WE是独热码，指示了需要存储的Byte；寻址仍是按字寻址，所以.addra应该是A[31:2]；最后.dina就是想要存入的WD。不过DataRam是阶段2所需要完成的工作，我只是简单描述一下，具体的实现我在阶段2再详细说明。

### 阶段二

在阶段二，我们需要实现Branch、JAL、JALR和Load、Store指令。所以我又补全了ControlUnit所需要的新的指令的信号处理。并且完成了除HazardUnit模块外的所有模块。

#### ControlUnit

##### Load

对于Load指令，我所做的就是明确了每一种Load指令写寄存器的类型，并且将相应信号输出。Load指令都用到了A1寄存器，并且都是ITYPE，以LB指令为例

```verilog
RegWriteD <= `LB;
MemWriteD <= 4'b0000;
RegReadD <= 2'b10;   //A1 used
BranchTypeD <= `NOBRANCH;
AluContrlD <= `ADD;
ImmType <= `ITYPE;
```

##### Store

关于store实际上实现起来和Load指令差不多，但我们需要注意的是，在写的时候，因为有字节，半字，全字的差别，所以我们需要用MemWriteD[3:0]来确认到底是哪一种，然后这是四位独热码，0001代表写入一个byte，0011代表写入半字，1111代表写入一个字。以SB为例

```verilog
RegWriteD <= `NOREGWRITE;
MemWriteD <= 4'b0001;
RegReadD <= 2'b11;   //A1&A2 used
BranchTypeD <= `NOBRANCH;
AluContrlD <= `ADD;
ImmType <= `STYPE;
```

##### Branch

关于Branch指令，我们只需要控制好BranchTypeD即可，选择正确的分支类型就可以了。以BEQ为例

```verilog
RegWriteD <= `NOREGWRITE;
MemWriteD <= 4'b0000;           
RegReadD <= 2'b11;   //A1&A2 used
BranchTypeD <= `BEQ;            
AluContrlD <= `ADD;             
ImmType <= `BTYPE;
```

##### JAL和JALR

JAL和JALR指令最主要的是将JalD和JalrD这两个信号置1，其他信号都比较简单。需要注意的是JAL是JTYPE但是JALR是ITYPE的。下面是将上述两个信号置一的实现。

```verilog
assign JalD = (Op == 7'b1101111);
assign JalrD = (Op == 7'b1100111);
```

##### 其他

ControlUnit其他还需要做的就是根据不同指令选择AluSourceD，以及MemToRegD和LoadNpcD的激活，这部分的代码如下：

```verilog
assign LoadNpcD = (Op == 7'b1101111 || Op == 7'b1100111);
assign AluSrc1D = (Op == 7'b0010111);   //auipc
assign AluSrc2D = (Op == 7'b0010011) && ((Fn3 == 3'b001) || (Fn3 == 3'b101)) ? 2'b01 : ( (Op == 7'b0110011 || Op == 7'b1100011 ) ? 2'b00 : 2'b10 );

assign MemToRegD= (Op == 7'b0000011);
```

#### BranchDecisionMaking

BranchDecisionMaking接受两个操作数，根据BranchTypeE的不同，进行不同的判断，当分支应该taken时，令BranchE=1'b1。至于BranchTypeE的类型在Parameters已经定义了。

#### WBSegReg

在这一部分，我们需要处理的是DataRam的内容，因为不同指令可能读取不一样的字节。WE信号表示的是Store（Load）是存入（读取）Byte、半字还是全字。而具体读取从哪一个地址开始存（读），我们需要根据A[1:0]来进行判断。所以为了正确读取所需要的数据，我们需要对WE和WD进行处理，处理如下

```verilog
assign WE3 = WE == 4'b1111 ? WE : WE << A[1:0];
assign WD3 = WE == 4'b1111 ? WD : WD << (8*A[1:0]);
```

上面我们根据A[1:0]进行了左移，然后再将WE3和WD3填入DataRam的wea和dina中，这样就能正常的存取（读出）数据啦。

#### DataExt

这个模块是用来处理非对齐load的情形。对于不同RegWriteW，根据LoadedBytesSelect的信息即可确定需要In里面的哪几个Byte。然后若读出来的是无符号数，则在开头补0扩展到32位；若读出来的是有符号数，则在开头补它的符号位扩展到32位。然后OUT输出。

### 阶段三

在这个阶段我们只需要实现Hazard模块，就是数据相关的处理。

#### Stall

对于Load指令，若Rs1D == RdE或者Rs2D == RdE，则IF和ID寄存器都需要Stall。

#### flush

##### Branch，Jalr

这两条指令需要flush掉ID和EX寄存器即可

##### Jal

只flush掉ID寄存器即可

##### Load

对于Load指令，若Rs1D == RdE或者Rs2D == RdE，则EX寄存器需要flush

#### Forward

除了上述Stall中的Load指令所产生的RAW相关，其他所有RAW相关都可以通过forward来处理，以产生相关的是A1寄存器为例

```verilog
if(RegReadE[1]==1'b1 && Rs1E == RdM && RegWriteM != `NOREGWRITE && Rs1E != 5'b0) 
    Forward1E <= 2'b10;
else if(RegReadE[1]==1'b1 && Rs1E == RdW && RegWriteW != `NOREGWRITE && Rs1E != 5'b0)
    Forward1E <= 2'b01;
else 
    Forward1E <= 2'b00;
```

## 实验总结

在这一次实验中，我更加熟悉了cpu流水线的设计与具体实现，并且对以前并没有怎么搞懂的数据相关处理，也有了更加深刻地理解。我踩得坑第一个就是仿真的时候，一开始我并没有先把所有寄存器都给flush掉，导致我最开始的时候并没有办法运行指令。其次就是在ImmOperandUnit和DataExt这两个模块中，我都犯了把数据扩展错了的错误，这两个错的原因都是自己不小心看错了，但是debug都挺久的。还有一个坑就是，ControlUnit内不同指令，我把一些指令的Fn3给写错了，导致测试那一些指令的时候，一直报错，没有正确生成信号，这个产生的原因也是自己的粗心，没有看清楚每个指令的格式。另外一个错就是Store和Load指令，需要对WE和WD信号进行相应的移位运算才可以正确的操作，但我一开始忘记了，导致程序出错。其他部分到时并没有遇到什么困难，因为我是每个阶段分开写的，每个阶段花的时间大概都是4、5个小时左右。

总的来说，这一次实验收获还是蛮大的，更好的理解了cpu的构成和运行。

## 实验改进意见

总的来说，实验设计的蛮棒的，循序渐进，体验很好。但就是和计算机组成原理的大作业过于相似，重合度过高。其他的意见倒也没有什么了。