# SystemVerilog

## sean especifico con los nombres de que hace cada modulito y hagnle un test para asaber que funciona como tiene que funcionar 

## git add name_of_proyect.sv test.sv

