41 2 0
38 1
25 120 270 227 174
11 330 240 357 142 0 1
8 110 400 159 351 1 0
8 110 440 159 391 1 0
8 108 530 157 481 1 1
8 108 610 157 561 0 1
22 110 350 211 330 0 \NUL
Address Select
22 108 480 147 460 0 \NUL
Clock
22 108 560 150 540 0 \NUL
Reset
14 280 270 329 221
20 300 350 359 331 0
IN.0
20 300 290 359 271 0
IN.3
20 300 310 359 291 0
IN.2
20 300 330 359 311 0
IN.1
20 300 390 359 371 0
AS1
20 300 410 359 391 0
AS0
20 298 510 357 491 0
CLK
20 298 590 357 571 0
RESET
11 650 240 677 142 0 1
14 600 270 649 221
19 520 280 579 261 0
DR.3
19 520 300 579 281 0
DR.2
19 520 320 579 301 0
DR.1
19 520 340 579 321 0
DR.0
22 483 178 615 158 0 \NUL
REGISTER OUTPUT
22 110 170 204 150 0 \NUL
WRITE INPUT
22 20 40 240 20 0 \NUL
NAME: Hui Shi Li, Dan Savulescu
22 20 60 99 40 0 \NUL
SECTION: 6
22 20 80 177 60 0 \NUL
DATE: Feburary 2, 2015
22 20 100 194 80 0 \NUL
PARTNER: Dan Savulescu
22 320 40 508 20 0 \NUL
MEMORY USER INTERFACE
1 326 245 331 236
1 224 260 331 224
1 224 254 331 218
1 224 248 331 212
1 224 242 331 206
1 224 242 301 280
1 301 300 224 248
1 224 254 301 320
1 224 260 301 340
1 301 380 156 375
1 156 415 301 400
1 154 505 299 500
1 299 580 154 585
1 646 245 651 236
1 576 270 651 206
1 651 212 576 290
1 651 218 576 310
1 651 224 576 330
38 2
24 250 200 299 128 1 1 1
15 230 130 279 81
19 170 160 229 141 0
IN.3
19 170 200 229 181 0
RESET
20 320 160 379 141 0
OUT0.3
19 170 180 229 161 0
B0_clk
24 250 320 299 248 1 1 1
15 230 250 279 201
19 170 280 229 261 0
IN.2
19 170 320 229 301 0
RESET
20 320 280 379 261 0
OUT0.2
19 170 300 229 281 0
B0_clk
24 250 440 299 368 1 1 1
15 230 370 279 321
19 170 400 229 381 0
IN.1
19 170 440 229 421 0
RESET
20 320 400 379 381 0
OUT0.1
19 170 420 229 401 0
B0_clk
24 250 560 299 488 1 1 1
15 230 490 279 441
19 170 520 229 501 0
IN.0
19 170 560 229 541 0
RESET
20 320 520 379 501 0
OUT0.0
19 170 540 229 521 0
B0_clk
22 224 80 309 60 0 \NUL
REGISTER 0
24 510 200 559 128 1 1 1
15 490 130 539 81
19 430 160 489 141 0
IN.3
19 430 200 489 181 0
RESET
20 580 160 639 141 0
OUT1.3
19 430 180 489 161 0
B1_clk
24 510 320 559 248 1 1 1
15 490 250 539 201
19 430 280 489 261 0
IN.2
19 430 320 489 301 0
RESET
20 580 280 639 261 0
OUT1.2
19 430 300 489 281 0
B1_clk
24 510 440 559 368 1 1 1
15 490 370 539 321
19 430 400 489 381 0
IN.1
19 430 440 489 421 0
RESET
20 580 400 639 381 0
OUT1.1
19 430 420 489 401 0
B1_clk
24 510 560 559 488 1 1 1
15 490 490 539 441
19 430 520 489 501 0
IN.0
19 430 560 489 541 0
RESET
20 580 520 639 501 0
OUT1.0
19 430 540 489 521 0
B1_clk
22 475 80 560 60 0 \NUL
REGISTER 1
24 770 200 819 128 1 1 1
15 750 130 799 81
19 690 160 749 141 0
IN.3
19 690 200 749 181 0
RESET
20 840 160 899 141 0
OUT2.3
19 690 180 749 161 0
B2_clk
24 770 320 819 248 1 1 1
15 750 250 799 201
19 690 280 749 261 0
IN.2
19 690 320 749 301 0
RESET
20 840 280 899 261 0
OUT2.2
19 690 300 749 281 0
B2_clk
24 770 440 819 368 1 1 1
15 750 370 799 321
19 690 400 749 381 0
IN.1
19 690 440 749 421 0
RESET
20 840 400 899 381 0
OUT2.1
19 690 420 749 401 0
B2_clk
24 770 560 819 488 1 1 1
15 750 490 799 441
19 690 520 749 501 0
IN.0
19 690 560 749 541 0
RESET
20 840 520 899 501 0
OUT2.0
19 690 540 749 521 0
B2_clk
22 738 80 823 60 0 \NUL
REGISTER 2
24 1030 200 1079 128 1 1 1
15 1010 130 1059 81
19 950 160 1009 141 0
IN.3
19 950 200 1009 181 0
RESET
20 1100 160 1159 141 0
OUT3.3
19 950 180 1009 161 0
B3_clk
24 1030 320 1079 248 1 1 1
15 1010 250 1059 201
19 950 280 1009 261 0
IN.2
19 950 320 1009 301 0
RESET
20 1100 280 1159 261 0
OUT3.2
19 950 300 1009 281 0
B3_clk
24 1030 440 1079 368 1 1 1
15 1010 370 1059 321
19 950 400 1009 381 0
IN.1
19 950 440 1009 421 0
RESET
20 1100 400 1159 381 0
OUT3.1
19 950 420 1009 401 0
B3_clk
24 1030 560 1079 488 1 1 1
15 1010 490 1059 441
19 950 520 1009 501 0
IN.0
19 950 560 1009 541 0
RESET
20 1100 520 1159 501 0
OUT3.0
19 950 540 1009 521 0
B3_clk
22 1002 81 1087 61 0 \NUL
REGISTER 3
22 590 40 672 20 0 \NUL
REGISTERS
1 226 190 264 196
1 251 148 226 150
1 264 130 276 105
1 321 150 296 148
1 251 166 226 170
1 226 310 264 316
1 251 268 226 270
1 264 250 276 225
1 321 270 296 268
1 251 286 226 290
1 226 430 264 436
1 251 388 226 390
1 264 370 276 345
1 321 390 296 388
1 251 406 226 410
1 226 550 264 556
1 251 508 226 510
1 264 490 276 465
1 321 510 296 508
1 251 526 226 530
1 486 190 524 196
1 511 148 486 150
1 524 130 536 105
1 581 150 556 148
1 511 166 486 170
1 486 310 524 316
1 511 268 486 270
1 524 250 536 225
1 581 270 556 268
1 511 286 486 290
1 486 430 524 436
1 511 388 486 390
1 524 370 536 345
1 581 390 556 388
1 511 406 486 410
1 486 550 524 556
1 511 508 486 510
1 524 490 536 465
1 581 510 556 508
1 511 526 486 530
1 746 190 784 196
1 771 148 746 150
1 784 130 796 105
1 841 150 816 148
1 771 166 746 170
1 746 310 784 316
1 771 268 746 270
1 784 250 796 225
1 841 270 816 268
1 771 286 746 290
1 746 430 784 436
1 771 388 746 390
1 784 370 796 345
1 841 390 816 388
1 771 406 746 410
1 746 550 784 556
1 771 508 746 510
1 784 490 796 465
1 841 510 816 508
1 771 526 746 530
1 1006 190 1044 196
1 1031 148 1006 150
1 1044 130 1056 105
1 1101 150 1076 148
1 1031 166 1006 170
1 1006 310 1044 316
1 1031 268 1006 270
1 1044 250 1056 225
1 1101 270 1076 268
1 1031 286 1006 290
1 1006 430 1044 436
1 1031 388 1006 390
1 1044 370 1056 345
1 1101 390 1076 388
1 1031 406 1006 410
1 1006 550 1044 556
1 1031 508 1006 510
1 1044 490 1056 465
1 1101 510 1076 508
1 1031 526 1006 530
38 3
22 120 50 305 30 0 \NUL
ADDRESS DECODER LOGIC
22 30 90 378 70 0 \NUL
Components: Bunch of gates, senders, and receivers
22 30 70 399 50 0 \NUL
Function: Chooses which register to read from or write to
22 460 130 505 110 0 \NUL
INPUT
22 540 130 599 110 0 \NUL
OUTPUT
22 460 150 489 130 0 \NUL
AS1
22 490 150 519 130 0 \NUL
AS0
22 540 150 562 130 0 \NUL
R0
22 570 150 592 130 0 \NUL
R1
22 600 150 622 130 0 \NUL
R2
22 630 150 652 130 0 \NUL
R3
22 460 170 472 150 0 \NUL
0
22 490 170 502 150 0 \NUL
0
22 460 190 472 170 0 \NUL
0
22 490 190 502 170 0 \NUL
1
22 460 210 472 190 0 \NUL
1
22 490 210 502 190 0 \NUL
0
22 460 230 472 210 0 \NUL
1
22 490 230 502 210 0 \NUL
1
22 540 170 552 150 0 \NUL
1
22 540 190 552 170 0 \NUL
0
22 540 210 552 190 0 \NUL
0
22 540 230 552 210 0 \NUL
0
22 570 170 582 150 0 \NUL
0
22 570 190 582 170 0 \NUL
1
22 570 210 582 190 0 \NUL
0
22 570 230 582 210 0 \NUL
0
22 600 170 612 150 0 \NUL
0
22 600 190 612 170 0 \NUL
0
22 600 210 612 190 0 \NUL
1
22 600 230 612 210 0 \NUL
0
22 630 170 642 150 0 \NUL
0
22 630 190 642 170 0 \NUL
0
22 630 210 642 190 0 \NUL
0
22 630 230 642 210 0 \NUL
1
22 460 110 697 90 0 \NUL
ADDRESS DECODER TRUTH TABLE
22 30 480 124 460 0 \NUL
WRITE LOGIC
19 30 530 89 511 0
CLK
19 30 550 89 531 0
R3
20 220 540 279 521 0
B3_clk
19 30 600 89 581 0
CLK
19 30 620 89 601 0
R2
20 220 580 279 561 0
B2_clk
19 30 670 89 651 0
CLK
19 30 690 89 671 0
R1
20 220 610 279 591 0
B1_clk
19 30 740 89 721 0
CLK
19 30 760 89 741 0
R0
20 220 640 279 621 0
B0_clk
22 20 790 450 770 0 \NUL
Function: Turns Rx_clk to 1 if WE and Rx = 1 and clock is pushed.
3 118 761 167 712 0 0
3 118 696 167 647 0 0
3 119 624 168 575 0 0
3 119 555 168 506 0 0
19 40 142 99 123 0
AS1
5 136 151 185 102 0
20 295 172 354 153 0
R0
19 39 178 98 159 0
AS0
5 138 197 187 148 0
3 215 182 264 133 0 0
19 42 252 101 233 0
AS1
5 138 261 187 212 0
20 297 282 356 263 0
R1
19 41 288 100 269 0
AS0
3 217 292 266 243 0 0
19 43 345 102 326 0
AS1
20 298 375 357 356 0
R2
19 42 381 101 362 0
AS0
3 218 385 267 336 0 0
5 138 395 187 346 0
19 406 349 465 330 0
AS1
20 661 379 720 360 0
R3
19 405 385 464 366 0
AS0
3 581 389 630 340 0 0
1 86 730 119 722
1 86 750 119 750
1 164 736 221 630
1 86 520 120 516
1 86 540 120 544
1 86 590 120 585
1 86 610 120 613
1 86 660 119 657
1 86 680 119 685
1 164 671 221 600
1 165 599 221 570
1 165 530 221 530
1 137 126 96 132
1 139 172 95 168
1 216 143 182 126
1 184 172 216 171
1 296 162 261 157
1 139 236 98 242
1 218 253 184 236
1 298 272 263 267
1 97 278 218 281
1 299 365 264 360
1 139 370 98 371
1 219 374 184 370
1 99 335 219 346
1 662 369 627 364
1 462 339 582 350
1 582 378 461 375
38 4
22 270 60 434 40 0 \NUL
OUTPUT MULTIPLEXION
22 199 80 500 60 0 \NUL
Function: Chooses which register to read from
22 159 119 559 99 0 \NUL
Components: 4 4-input muxs, ground, senders, and receivers
22 151 100 580 80 0 \NUL
Note: Function of 1 mux is to select 1 bit of the register selected...
31 142 289 191 204 0 1
31 389 288 438 203 0 1
31 674 291 723 206 0 1
31 994 274 1043 189 0 1
14 128 376 177 327
14 309 383 358 334
14 614 384 663 335
14 940 381 989 332
19 870 240 929 221 0
OUT0.3
19 569 257 628 238 0
OUT0.2
19 289 244 348 225 0
OUT0.1
19 10 260 69 241 0
OUT0.0
20 219 243 278 224 0
DR.0
19 879 208 938 189 0
OUT1.3
19 575 226 634 207 0
OUT1.2
19 294 218 353 199 0
OUT1.1
19 15 235 74 216 0
OUT1.0
19 884 189 943 170 0
OUT2.3
19 584 203 643 184 0
OUT2.2
19 300 191 359 172 0
OUT2.1
19 21 208 80 189 0
OUT2.0
19 891 162 950 143 0
OUT3.3
19 592 173 651 154 0
OUT3.2
19 305 164 364 145 0
OUT3.1
19 28 179 87 160 0
OUT3.0
20 487 240 546 221 0
DR.1
20 773 245 832 226 0
DR.2
20 1112 230 1171 211 0
DR.3
19 31 400 90 381 0
AS1
19 31 431 90 412 0
AS0
19 198 389 257 370 0
AS1
19 198 420 257 401 0
AS0
19 475 382 534 363 0
AS1
19 475 413 534 394 0
AS0
19 808 382 867 363 0
AS1
19 808 413 867 394 0
AS0
1 143 285 174 351
1 355 358 390 284
1 675 287 660 359
1 986 356 995 270
1 143 249 66 250
1 188 243 220 233
1 488 230 435 242
1 774 235 720 245
1 1113 220 1040 228
1 143 267 87 390
1 87 421 143 273
1 254 410 390 272
1 390 266 254 379
1 531 372 675 269
1 531 403 675 275
1 995 252 864 372
1 864 403 995 258
1 71 225 143 243
1 143 237 77 198
1 143 231 84 169
1 345 234 390 248
1 350 208 390 242
1 390 236 356 181
1 390 230 361 154
1 625 247 675 251
1 675 245 631 216
1 640 193 675 239
1 675 233 648 163
1 947 152 995 216
1 940 179 995 222
1 935 198 995 228
1 926 230 995 234
39 16777215
47 0
40 1 10 10
50 2000 2000
51 0 100
30
System
16
700
0
0
1
2
2
34
