// Generated by CIRCT firtool-1.44.0
// Standard header to adapt well known macros to our needs.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module IF(	// @[<stdin>:19:10]
  input         clock,	// @[<stdin>:20:11]
                reset,	// @[<stdin>:21:11]
  output [31:0] io_instMem_addr	// @[src/src/core/IF/IF.scala:16:14]
);

  reg  [31:0] pc;	// @[src/src/core/IF/IF.scala:20:19]
  wire [31:0] _nextPC_T_1 = pc + 32'h4;	// @[src/src/core/IF/IF.scala:20:19, :23:8]
  always @(posedge clock) begin	// @[<stdin>:20:11]
    if (reset)	// @[<stdin>:20:11]
      pc <= 32'h80000000;	// @[src/src/core/IF/IF.scala:20:19]
    else	// @[<stdin>:20:11]
      pc <= _nextPC_T_1;	// @[src/src/core/IF/IF.scala:20:19, :23:8]
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_	// @[<stdin>:19:10]
    `ifdef FIRRTL_BEFORE_INITIAL	// @[<stdin>:19:10]
      `FIRRTL_BEFORE_INITIAL	// @[<stdin>:19:10]
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:0];	// @[<stdin>:19:10]
    initial begin	// @[<stdin>:19:10]
      `ifdef INIT_RANDOM_PROLOG_	// @[<stdin>:19:10]
        `INIT_RANDOM_PROLOG_	// @[<stdin>:19:10]
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT	// @[<stdin>:19:10]
        _RANDOM[/*Zero width*/ 1'b0] = `RANDOM;	// @[<stdin>:19:10]
        pc = _RANDOM[/*Zero width*/ 1'b0];	// @[<stdin>:19:10, src/src/core/IF/IF.scala:20:19]
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL	// @[<stdin>:19:10]
      `FIRRTL_AFTER_INITIAL	// @[<stdin>:19:10]
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  assign io_instMem_addr = _nextPC_T_1;	// @[<stdin>:19:10, src/src/core/IF/IF.scala:23:8]
endmodule

module Registers(	// @[<stdin>:68:10]
  output [31:0] io_debug_0,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_1,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_2,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_3,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_4,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_5,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_6,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_7,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_8,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_9,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_10,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_11,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_12,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_13,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_14,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_15,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_16,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_17,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_18,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_19,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_20,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_21,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_22,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_23,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_24,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_25,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_26,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_27,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_28,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_29,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_30,	// @[src/src/core/ID/Registers.scala:7:14]
                io_debug_31	// @[src/src/core/ID/Registers.scala:7:14]
);

  assign io_debug_0 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_1 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_2 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_3 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_4 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_5 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_6 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_7 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_8 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_9 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_10 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_11 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_12 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_13 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_14 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_15 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_16 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_17 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_18 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_19 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_20 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_21 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_22 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_23 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_24 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_25 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_26 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_27 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_28 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_29 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_30 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
  assign io_debug_31 = 32'h0;	// @[<stdin>:68:10, src/src/core/ID/Registers.scala:19:20]
endmodule

module ID(	// @[<stdin>:334:10]
  output [31:0] io_debugRegs_0,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_1,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_2,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_3,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_4,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_5,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_6,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_7,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_8,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_9,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_10,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_11,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_12,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_13,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_14,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_15,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_16,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_17,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_18,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_19,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_20,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_21,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_22,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_23,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_24,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_25,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_26,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_27,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_28,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_29,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_30,	// @[src/src/core/ID/ID.scala:29:14]
                io_debugRegs_31	// @[src/src/core/ID/ID.scala:29:14]
);

  Registers regs (	// @[src/src/core/ID/ID.scala:33:23]
    .io_debug_0  (io_debugRegs_0),
    .io_debug_1  (io_debugRegs_1),
    .io_debug_2  (io_debugRegs_2),
    .io_debug_3  (io_debugRegs_3),
    .io_debug_4  (io_debugRegs_4),
    .io_debug_5  (io_debugRegs_5),
    .io_debug_6  (io_debugRegs_6),
    .io_debug_7  (io_debugRegs_7),
    .io_debug_8  (io_debugRegs_8),
    .io_debug_9  (io_debugRegs_9),
    .io_debug_10 (io_debugRegs_10),
    .io_debug_11 (io_debugRegs_11),
    .io_debug_12 (io_debugRegs_12),
    .io_debug_13 (io_debugRegs_13),
    .io_debug_14 (io_debugRegs_14),
    .io_debug_15 (io_debugRegs_15),
    .io_debug_16 (io_debugRegs_16),
    .io_debug_17 (io_debugRegs_17),
    .io_debug_18 (io_debugRegs_18),
    .io_debug_19 (io_debugRegs_19),
    .io_debug_20 (io_debugRegs_20),
    .io_debug_21 (io_debugRegs_21),
    .io_debug_22 (io_debugRegs_22),
    .io_debug_23 (io_debugRegs_23),
    .io_debug_24 (io_debugRegs_24),
    .io_debug_25 (io_debugRegs_25),
    .io_debug_26 (io_debugRegs_26),
    .io_debug_27 (io_debugRegs_27),
    .io_debug_28 (io_debugRegs_28),
    .io_debug_29 (io_debugRegs_29),
    .io_debug_30 (io_debugRegs_30),
    .io_debug_31 (io_debugRegs_31)
  );
endmodule

module CPUTop(	// @[<stdin>:527:10]
  input         clock,	// @[<stdin>:528:11]
                reset,	// @[<stdin>:529:11]
  input  [31:0] io_inst_readData,	// @[src/src/core/CPUTop.scala:22:14]
                io_data_readData,	// @[src/src/core/CPUTop.scala:22:14]
  output [31:0] io_inst_addr,	// @[src/src/core/CPUTop.scala:22:14]
  output        io_inst_writeEn,	// @[src/src/core/CPUTop.scala:22:14]
  output [31:0] io_inst_writeData,	// @[src/src/core/CPUTop.scala:22:14]
  output        io_inst_readEn,	// @[src/src/core/CPUTop.scala:22:14]
  output [3:0]  io_inst_mark,	// @[src/src/core/CPUTop.scala:22:14]
  output [31:0] io_data_addr,	// @[src/src/core/CPUTop.scala:22:14]
  output        io_data_writeEn,	// @[src/src/core/CPUTop.scala:22:14]
  output [31:0] io_data_writeData,	// @[src/src/core/CPUTop.scala:22:14]
  output        io_data_readEn,	// @[src/src/core/CPUTop.scala:22:14]
  output [3:0]  io_data_mark,	// @[src/src/core/CPUTop.scala:22:14]
  output [31:0] io_debug_pc,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_0,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_1,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_2,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_3,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_4,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_5,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_6,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_7,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_8,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_9,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_10,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_11,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_12,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_13,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_14,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_15,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_16,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_17,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_18,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_19,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_20,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_21,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_22,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_23,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_24,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_25,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_26,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_27,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_28,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_29,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_30,	// @[src/src/core/CPUTop.scala:22:14]
                io_debug_regs_31,	// @[src/src/core/CPUTop.scala:22:14]
  output        io_debug_halt	// @[src/src/core/CPUTop.scala:22:14]
);

  IF IF_stage (	// @[src/src/core/CPUTop.scala:28:25]
    .clock           (clock),
    .reset           (reset),
    .io_instMem_addr (io_inst_addr)
  );
  ID ID_stage (	// @[src/src/core/CPUTop.scala:29:25]
    .io_debugRegs_0  (io_debug_regs_0),
    .io_debugRegs_1  (io_debug_regs_1),
    .io_debugRegs_2  (io_debug_regs_2),
    .io_debugRegs_3  (io_debug_regs_3),
    .io_debugRegs_4  (io_debug_regs_4),
    .io_debugRegs_5  (io_debug_regs_5),
    .io_debugRegs_6  (io_debug_regs_6),
    .io_debugRegs_7  (io_debug_regs_7),
    .io_debugRegs_8  (io_debug_regs_8),
    .io_debugRegs_9  (io_debug_regs_9),
    .io_debugRegs_10 (io_debug_regs_10),
    .io_debugRegs_11 (io_debug_regs_11),
    .io_debugRegs_12 (io_debug_regs_12),
    .io_debugRegs_13 (io_debug_regs_13),
    .io_debugRegs_14 (io_debug_regs_14),
    .io_debugRegs_15 (io_debug_regs_15),
    .io_debugRegs_16 (io_debug_regs_16),
    .io_debugRegs_17 (io_debug_regs_17),
    .io_debugRegs_18 (io_debug_regs_18),
    .io_debugRegs_19 (io_debug_regs_19),
    .io_debugRegs_20 (io_debug_regs_20),
    .io_debugRegs_21 (io_debug_regs_21),
    .io_debugRegs_22 (io_debug_regs_22),
    .io_debugRegs_23 (io_debug_regs_23),
    .io_debugRegs_24 (io_debug_regs_24),
    .io_debugRegs_25 (io_debug_regs_25),
    .io_debugRegs_26 (io_debug_regs_26),
    .io_debugRegs_27 (io_debug_regs_27),
    .io_debugRegs_28 (io_debug_regs_28),
    .io_debugRegs_29 (io_debug_regs_29),
    .io_debugRegs_30 (io_debug_regs_30),
    .io_debugRegs_31 (io_debug_regs_31)
  );
  assign io_inst_writeEn = 1'h0;	// @[<stdin>:527:10, src/src/core/CPUTop.scala:28:25, :29:25, :30:25, :31:25, :32:25, :34:31]
  assign io_inst_writeData = 32'h0;	// @[<stdin>:527:10, src/src/core/CPUTop.scala:28:25, :31:25, :34:31]
  assign io_inst_readEn = 1'h1;	// @[<stdin>:527:10, src/src/core/CPUTop.scala:28:25]
  assign io_inst_mark = 4'hF;	// @[<stdin>:527:10, src/src/core/CPUTop.scala:28:25, :31:25]
  assign io_data_addr = 32'h0;	// @[<stdin>:527:10, src/src/core/CPUTop.scala:28:25, :31:25, :34:31]
  assign io_data_writeEn = 1'h0;	// @[<stdin>:527:10, src/src/core/CPUTop.scala:28:25, :29:25, :30:25, :31:25, :32:25, :34:31]
  assign io_data_writeData = 32'h0;	// @[<stdin>:527:10, src/src/core/CPUTop.scala:28:25, :31:25, :34:31]
  assign io_data_readEn = 1'h0;	// @[<stdin>:527:10, src/src/core/CPUTop.scala:28:25, :29:25, :30:25, :31:25, :32:25, :34:31]
  assign io_data_mark = 4'hF;	// @[<stdin>:527:10, src/src/core/CPUTop.scala:28:25, :31:25]
  assign io_debug_pc = 32'h0;	// @[<stdin>:527:10, src/src/core/CPUTop.scala:28:25, :31:25, :34:31]
  assign io_debug_halt = 1'h0;	// @[<stdin>:527:10, src/src/core/CPUTop.scala:28:25, :29:25, :30:25, :31:25, :32:25, :34:31]
endmodule

