TimeQuest Timing Analyzer report for UnidadeDeControle
Thu Mar 06 21:12:59 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'clock'
 13. Slow 1200mV 100C Model Hold: 'clock'
 14. Slow 1200mV 100C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 100C Model Metastability Report
 20. Slow 1200mV -40C Model Fmax Summary
 21. Slow 1200mV -40C Model Setup Summary
 22. Slow 1200mV -40C Model Hold Summary
 23. Slow 1200mV -40C Model Recovery Summary
 24. Slow 1200mV -40C Model Removal Summary
 25. Slow 1200mV -40C Model Minimum Pulse Width Summary
 26. Slow 1200mV -40C Model Setup: 'clock'
 27. Slow 1200mV -40C Model Hold: 'clock'
 28. Slow 1200mV -40C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV -40C Model Metastability Report
 34. Fast 1200mV -40C Model Setup Summary
 35. Fast 1200mV -40C Model Hold Summary
 36. Fast 1200mV -40C Model Recovery Summary
 37. Fast 1200mV -40C Model Removal Summary
 38. Fast 1200mV -40C Model Minimum Pulse Width Summary
 39. Fast 1200mV -40C Model Setup: 'clock'
 40. Fast 1200mV -40C Model Hold: 'clock'
 41. Fast 1200mV -40C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV -40C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; UnidadeDeControle                                  ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C25F256I7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary              ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 244.02 MHz ; 244.02 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 100C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; -1.549 ; -39.097             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 100C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.401 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clock ; -3.000 ; -45.405                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clock'                                                                                        ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.549 ; Estado.Fetch          ; opcodeFetch[7]        ; clock        ; clock       ; 0.500        ; -0.167     ; 1.880      ;
; -1.537 ; opcodeFetch[4]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.023      ; 2.058      ;
; -1.525 ; opcodeFetch[6]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.023      ; 2.046      ;
; -1.412 ; opcodeFetch[12]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.023      ; 1.933      ;
; -1.401 ; opcodeFetch[13]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.023      ; 1.922      ;
; -1.364 ; Estado.Fetch          ; opcodeFetch[5]        ; clock        ; clock       ; 0.500        ; -0.167     ; 1.695      ;
; -1.364 ; Estado.Fetch          ; opcodeFetch[4]        ; clock        ; clock       ; 0.500        ; -0.167     ; 1.695      ;
; -1.364 ; Estado.Fetch          ; opcodeFetch[15]       ; clock        ; clock       ; 0.500        ; -0.167     ; 1.695      ;
; -1.364 ; Estado.Fetch          ; opcodeFetch[14]       ; clock        ; clock       ; 0.500        ; -0.167     ; 1.695      ;
; -1.364 ; Estado.Fetch          ; opcodeFetch[13]       ; clock        ; clock       ; 0.500        ; -0.167     ; 1.695      ;
; -1.364 ; Estado.Fetch          ; opcodeFetch[12]       ; clock        ; clock       ; 0.500        ; -0.167     ; 1.695      ;
; -1.364 ; Estado.Fetch          ; opcodeFetch[10]       ; clock        ; clock       ; 0.500        ; -0.167     ; 1.695      ;
; -1.364 ; Estado.Fetch          ; opcodeFetch[11]       ; clock        ; clock       ; 0.500        ; -0.167     ; 1.695      ;
; -1.364 ; Estado.Fetch          ; opcodeFetch[8]        ; clock        ; clock       ; 0.500        ; -0.167     ; 1.695      ;
; -1.364 ; Estado.Fetch          ; opcodeFetch[9]        ; clock        ; clock       ; 0.500        ; -0.167     ; 1.695      ;
; -1.364 ; Estado.Fetch          ; opcodeFetch[6]        ; clock        ; clock       ; 0.500        ; -0.167     ; 1.695      ;
; -1.364 ; Estado.Fetch          ; opcodeFetch[3]        ; clock        ; clock       ; 0.500        ; -0.167     ; 1.695      ;
; -1.364 ; Estado.Fetch          ; opcodeFetch[0]        ; clock        ; clock       ; 0.500        ; -0.167     ; 1.695      ;
; -1.364 ; Estado.Fetch          ; opcodeFetch[1]        ; clock        ; clock       ; 0.500        ; -0.167     ; 1.695      ;
; -1.364 ; Estado.Fetch          ; opcodeFetch[2]        ; clock        ; clock       ; 0.500        ; -0.167     ; 1.695      ;
; -1.321 ; opcodeFetch[6]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.023      ; 1.842      ;
; -1.299 ; opcodeFetch[6]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.023      ; 1.820      ;
; -1.291 ; opcodeFetch[9]        ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.023      ; 1.812      ;
; -1.291 ; opcodeFetch[9]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.023      ; 1.812      ;
; -1.289 ; opcodeFetch[8]        ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.023      ; 1.810      ;
; -1.248 ; opcodeFetch[8]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.023      ; 1.769      ;
; -1.238 ; Estado.Sub_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.978      ;
; -1.237 ; Estado.Sub_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.977      ;
; -1.235 ; Estado.Sub_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.975      ;
; -1.220 ; opcodeFetch[5]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.023      ; 1.741      ;
; -1.194 ; opcodeFetch[7]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.024      ; 1.716      ;
; -1.160 ; opcodeFetch[7]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.024      ; 1.682      ;
; -1.152 ; opcodeFetch[3]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.023      ; 1.673      ;
; -1.147 ; Estado.ResultRegImed  ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.887      ;
; -1.126 ; opcodeFetch[15]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.023      ; 1.647      ;
; -1.124 ; Estado.ResultRegImed  ; leFila~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.864      ;
; -1.105 ; opcodeFetch[14]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.023      ; 1.626      ;
; -1.088 ; Estado.OpRegImed16    ; Estado.Add_regImed_16 ; clock        ; clock       ; 1.000        ; -0.071     ; 2.015      ;
; -1.085 ; opcodeFetch[12]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.023      ; 1.606      ;
; -1.074 ; opcodeFetch[13]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.023      ; 1.595      ;
; -1.066 ; Estado.OpRegImed16    ; Estado.Sub_regImed_16 ; clock        ; clock       ; 1.000        ; -0.071     ; 1.993      ;
; -1.055 ; Estado.OpRegImed16    ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.795      ;
; -1.054 ; Estado.OpRegImed16    ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.794      ;
; -1.053 ; Estado.OpRegImed16    ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.793      ;
; -1.048 ; Estado.OpRegImed16    ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.788      ;
; -1.047 ; Estado.OpRegImed16    ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.787      ;
; -1.038 ; Estado.Add_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.778      ;
; -1.037 ; Estado.Add_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.777      ;
; -1.035 ; Estado.Add_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.775      ;
; -1.009 ; opcodeFetch[4]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.023      ; 1.530      ;
; -1.003 ; Estado.OpRegImed16    ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.242      ; 1.743      ;
; -0.990 ; Estado.Sub_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 1.000        ; -0.071     ; 1.917      ;
; -0.978 ; opcodeFetch[4]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.023      ; 1.499      ;
; -0.957 ; opcodeFetch[5]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.023      ; 1.478      ;
; -0.956 ; opcodeFetch[10]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.023      ; 1.477      ;
; -0.956 ; opcodeFetch[10]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.023      ; 1.477      ;
; -0.950 ; opcodeFetch[7]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.024      ; 1.472      ;
; -0.947 ; opcodeFetch[3]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.023      ; 1.468      ;
; -0.942 ; opcodeFetch[11]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.023      ; 1.463      ;
; -0.901 ; opcodeFetch[11]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.023      ; 1.422      ;
; -0.878 ; Estado.Fetch          ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.241      ; 1.617      ;
; -0.877 ; Estado.Fetch          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.241      ; 1.616      ;
; -0.876 ; Estado.Fetch          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.241      ; 1.615      ;
; -0.871 ; Estado.Fetch          ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.241      ; 1.610      ;
; -0.870 ; Estado.Fetch          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.241      ; 1.609      ;
; -0.847 ; Estado.Busca          ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.587      ;
; -0.847 ; Estado.Busca          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.587      ;
; -0.846 ; Estado.Busca          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.586      ;
; -0.843 ; Estado.Busca          ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.583      ;
; -0.843 ; Estado.Busca          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.583      ;
; -0.831 ; Estado.Sub_regImed_16 ; leFila~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.571      ;
; -0.827 ; Estado.Fetch          ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.241      ; 1.566      ;
; -0.824 ; Estado.Fetch          ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.241      ; 1.563      ;
; -0.819 ; Estado.Sub_regImed_16 ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.559      ;
; -0.818 ; Estado.Busca          ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.242      ; 1.558      ;
; -0.817 ; Estado.Busca          ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.557      ;
; -0.808 ; opcodeFetch[15]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.023      ; 1.329      ;
; -0.802 ; Estado.Add_regImed_16 ; leFila~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.542      ;
; -0.799 ; Estado.Sub_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.539      ;
; -0.790 ; Estado.Add_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 1.000        ; -0.071     ; 1.717      ;
; -0.787 ; opcodeFetch[14]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.023      ; 1.308      ;
; -0.784 ; opcodeFetch[3]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.023      ; 1.305      ;
; -0.755 ; Estado.OpRegImed16    ; Estado.Erro           ; clock        ; clock       ; 1.000        ; -0.071     ; 1.682      ;
; -0.740 ; Estado.Sub_regImed_16 ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.480      ;
; -0.732 ; Estado.FimInstrucao   ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.242      ; 1.472      ;
; -0.690 ; opcodeFetch[5]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.023      ; 1.211      ;
; -0.644 ; Estado.OpRegImed16    ; leFila~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.384      ;
; -0.628 ; Estado.Add_regImed_16 ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.368      ;
; -0.627 ; Estado.OpRegImed16    ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.500        ; 0.242      ; 1.367      ;
; -0.620 ; Estado.OpRegImed16    ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.360      ;
; -0.598 ; Estado.Fetch          ; Estado.Erro           ; clock        ; clock       ; 1.000        ; -0.072     ; 1.524      ;
; -0.542 ; Estado.Erro           ; Estado.Erro           ; clock        ; clock       ; 1.000        ; -0.071     ; 1.469      ;
; -0.533 ; Estado.Fetch          ; Estado.OpRegImed16    ; clock        ; clock       ; 1.000        ; -0.072     ; 1.459      ;
; -0.480 ; Estado.Busca          ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.500        ; 0.242      ; 1.220      ;
; -0.463 ; Estado.Add_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.242      ; 1.203      ;
; -0.459 ; Estado.Busca          ; leFila~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.199      ;
; -0.444 ; Estado.Add_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.184      ;
; -0.407 ; Estado.ResultRegImed  ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.147      ;
; -0.406 ; Estado.ResultRegImed  ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.146      ;
; -0.405 ; Estado.ResultRegImed  ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.145      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clock'                                                                                        ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; ctrlDemuxData~reg0    ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.401 ; ctrlRegData[2]~reg0   ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.401 ; ctrlRegData[1]~reg0   ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.401 ; ctrlRegData[0]~reg0   ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.401 ; habRegData~reg0       ; habRegData~reg0       ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.401 ; regDataLe~reg0        ; regDataLe~reg0        ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.401 ; ctrlULA[2]~reg0       ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.401 ; habULA~reg0           ; habULA~reg0           ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.401 ; leFila~reg0           ; leFila~reg0           ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.417 ; Estado.Busca          ; Estado.Busca          ; clock        ; clock       ; 0.000        ; 0.071      ; 0.674      ;
; 0.596 ; opcodeFetch[0]        ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.000        ; 0.495      ; 1.277      ;
; 0.602 ; opcodeFetch[1]        ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.000        ; 0.495      ; 1.283      ;
; 0.607 ; opcodeFetch[2]        ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.000        ; 0.495      ; 1.288      ;
; 0.780 ; Estado.Erro           ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; 0.401      ; 0.887      ;
; 0.818 ; Estado.ResultRegImed  ; Estado.FimInstrucao   ; clock        ; clock       ; 0.000        ; 0.071      ; 1.075      ;
; 0.838 ; Estado.Add_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.401      ; 0.945      ;
; 0.849 ; Estado.FimInstrucao   ; Estado.Busca          ; clock        ; clock       ; 0.000        ; 0.071      ; 1.106      ;
; 0.856 ; Estado.Add_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 0.963      ;
; 0.882 ; Estado.Busca          ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; 0.401      ; 0.989      ;
; 0.889 ; Estado.Busca          ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 0.996      ;
; 0.911 ; Estado.FimInstrucao   ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 1.018      ;
; 0.948 ; Estado.ResultRegImed  ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.055      ;
; 0.948 ; Estado.ResultRegImed  ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.055      ;
; 0.951 ; Estado.ResultRegImed  ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.058      ;
; 0.951 ; Estado.ResultRegImed  ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.058      ;
; 0.952 ; Estado.ResultRegImed  ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.059      ;
; 0.956 ; Estado.Busca          ; Estado.Fetch          ; clock        ; clock       ; 0.000        ; 0.072      ; 1.214      ;
; 1.035 ; Estado.OpRegImed16    ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 1.142      ;
; 1.050 ; Estado.OpRegImed16    ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 1.157      ;
; 1.073 ; Estado.Fetch          ; Estado.OpRegImed16    ; clock        ; clock       ; 0.000        ; 0.071      ; 1.330      ;
; 1.085 ; Estado.Erro           ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.071      ; 1.342      ;
; 1.097 ; Estado.Add_regImed_16 ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 1.204      ;
; 1.122 ; Estado.Fetch          ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.071      ; 1.379      ;
; 1.132 ; Estado.OpRegImed16    ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; 0.401      ; 1.239      ;
; 1.204 ; Estado.Sub_regImed_16 ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 1.311      ;
; 1.212 ; Estado.OpRegImed16    ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.071      ; 1.469      ;
; 1.240 ; Estado.FimInstrucao   ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.401      ; 1.347      ;
; 1.244 ; Estado.Sub_regImed_16 ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.351      ;
; 1.257 ; Estado.Add_regImed_16 ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 1.364      ;
; 1.266 ; Estado.Sub_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.373      ;
; 1.275 ; opcodeFetch[5]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.166      ; 1.147      ;
; 1.296 ; Estado.Busca          ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.401      ; 1.403      ;
; 1.300 ; Estado.Busca          ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 1.407      ;
; 1.305 ; Estado.Add_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.562      ;
; 1.334 ; opcodeFetch[14]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.166      ; 1.206      ;
; 1.337 ; Estado.Busca          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.444      ;
; 1.338 ; Estado.Busca          ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.445      ;
; 1.343 ; Estado.Busca          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.450      ;
; 1.344 ; Estado.Busca          ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.451      ;
; 1.344 ; Estado.Busca          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.451      ;
; 1.351 ; Estado.Add_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.458      ;
; 1.351 ; Estado.Add_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.458      ;
; 1.351 ; opcodeFetch[15]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.166      ; 1.223      ;
; 1.352 ; Estado.Add_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.459      ;
; 1.366 ; Estado.Sub_regImed_16 ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 1.473      ;
; 1.366 ; Estado.Fetch          ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 1.473      ;
; 1.366 ; opcodeFetch[3]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.166      ; 1.238      ;
; 1.367 ; Estado.Fetch          ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.401      ; 1.474      ;
; 1.400 ; Estado.Fetch          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.507      ;
; 1.400 ; Estado.Fetch          ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.507      ;
; 1.403 ; Estado.Fetch          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.510      ;
; 1.403 ; Estado.Fetch          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.510      ;
; 1.404 ; Estado.Fetch          ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.511      ;
; 1.439 ; Estado.OpRegImed16    ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.401      ; 1.546      ;
; 1.443 ; opcodeFetch[11]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.166      ; 1.315      ;
; 1.446 ; opcodeFetch[7]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.166      ; 1.318      ;
; 1.451 ; opcodeFetch[10]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.166      ; 1.323      ;
; 1.454 ; opcodeFetch[11]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.166      ; 1.326      ;
; 1.470 ; opcodeFetch[3]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.166      ; 1.342      ;
; 1.472 ; Estado.OpRegImed16    ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.579      ;
; 1.472 ; Estado.OpRegImed16    ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.579      ;
; 1.475 ; Estado.OpRegImed16    ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.582      ;
; 1.475 ; Estado.OpRegImed16    ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.582      ;
; 1.476 ; Estado.OpRegImed16    ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.583      ;
; 1.481 ; opcodeFetch[10]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.166      ; 1.353      ;
; 1.500 ; opcodeFetch[4]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.166      ; 1.372      ;
; 1.504 ; opcodeFetch[5]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.166      ; 1.376      ;
; 1.550 ; opcodeFetch[4]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.166      ; 1.422      ;
; 1.569 ; Estado.OpRegImed16    ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.000        ; 0.071      ; 1.826      ;
; 1.574 ; Estado.Sub_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.831      ;
; 1.580 ; opcodeFetch[12]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.166      ; 1.452      ;
; 1.580 ; opcodeFetch[13]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.166      ; 1.452      ;
; 1.620 ; Estado.Sub_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.727      ;
; 1.620 ; Estado.Sub_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.727      ;
; 1.621 ; Estado.Sub_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.728      ;
; 1.625 ; Estado.ResultRegImed  ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 1.732      ;
; 1.637 ; opcodeFetch[14]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.166      ; 1.509      ;
; 1.641 ; Estado.OpRegImed16    ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.000        ; 0.071      ; 1.898      ;
; 1.642 ; Estado.ResultRegImed  ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 1.749      ;
; 1.654 ; opcodeFetch[15]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.166      ; 1.526      ;
; 1.677 ; opcodeFetch[3]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.166      ; 1.549      ;
; 1.699 ; opcodeFetch[7]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.166      ; 1.571      ;
; 1.713 ; opcodeFetch[5]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.166      ; 1.585      ;
; 1.738 ; opcodeFetch[6]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.166      ; 1.610      ;
; 1.747 ; opcodeFetch[8]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.166      ; 1.619      ;
; 1.748 ; opcodeFetch[7]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.166      ; 1.620      ;
; 1.758 ; opcodeFetch[8]        ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.166      ; 1.630      ;
; 1.772 ; opcodeFetch[9]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.166      ; 1.644      ;
; 1.802 ; opcodeFetch[9]        ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.166      ; 1.674      ;
; 1.810 ; opcodeFetch[6]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.166      ; 1.682      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clock'                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Add_regImed_16   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Busca            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Erro             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Fetch            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.FimInstrucao     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.OpRegImed16      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.ResultRegImed    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Sub_regImed_16   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlDemuxData~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlRegData[0]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlRegData[1]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlRegData[2]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlULA[2]~reg0         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; habRegData~reg0         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; habULA~reg0             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; leFila~reg0             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[10]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[11]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[12]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[13]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[14]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[15]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[8]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; regDataLe~reg0          ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Add_regImed_16   ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Busca            ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Erro             ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Fetch            ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.FimInstrucao     ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.OpRegImed16      ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.ResultRegImed    ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Sub_regImed_16   ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; ctrlDemuxData~reg0      ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[0]~reg0     ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[1]~reg0     ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[2]~reg0     ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[2]~reg0         ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; habRegData~reg0         ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; habULA~reg0             ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; leFila~reg0             ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; regDataLe~reg0          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[0]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[10]         ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[11]         ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[12]         ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[13]         ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[14]         ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[15]         ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[1]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[2]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[3]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[4]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[5]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[6]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[7]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[8]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[9]          ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[0]          ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[10]         ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[11]         ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[12]         ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[13]         ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[14]         ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[15]         ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[1]          ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[2]          ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[3]          ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[4]          ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[5]          ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[6]          ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[7]          ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[8]          ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[9]          ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; clock ; Rise       ; ctrlDemuxData~reg0      ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; clock ; Rise       ; ctrlRegData[0]~reg0     ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; clock ; Rise       ; ctrlRegData[1]~reg0     ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; clock ; Rise       ; ctrlRegData[2]~reg0     ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; clock ; Rise       ; ctrlULA[2]~reg0         ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; clock ; Rise       ; habRegData~reg0         ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; clock ; Rise       ; habULA~reg0             ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; clock ; Rise       ; leFila~reg0             ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; clock ; Rise       ; regDataLe~reg0          ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o           ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlDemuxData~reg0|clk  ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[0]~reg0|clk ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[1]~reg0|clk ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[2]~reg0|clk ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[2]~reg0|clk     ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; habRegData~reg0|clk     ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; habULA~reg0|clk         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; opcode[*]   ; clock      ; 2.387  ; 2.690  ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; 1.634  ; 2.022  ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; 1.501  ; 1.849  ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; 1.721  ; 2.093  ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; -0.350 ; -0.232 ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; 2.032  ; 2.403  ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; -0.607 ; -0.468 ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; 1.496  ; 1.872  ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; 2.387  ; 2.690  ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; 2.274  ; 2.631  ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; 1.515  ; 1.874  ; Rise       ; clock           ;
;  opcode[10] ; clock      ; 2.167  ; 2.512  ; Rise       ; clock           ;
;  opcode[11] ; clock      ; 1.631  ; 1.984  ; Rise       ; clock           ;
;  opcode[12] ; clock      ; 1.470  ; 1.833  ; Rise       ; clock           ;
;  opcode[13] ; clock      ; 1.529  ; 1.868  ; Rise       ; clock           ;
;  opcode[14] ; clock      ; 2.032  ; 2.420  ; Rise       ; clock           ;
;  opcode[15] ; clock      ; 1.657  ; 2.003  ; Rise       ; clock           ;
; reset       ; clock      ; 1.849  ; 1.904  ; Rise       ; clock           ;
; sitFila     ; clock      ; 1.956  ; 2.313  ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; opcode[*]   ; clock      ; 0.936  ; 0.808  ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; -1.224 ; -1.598 ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; -1.083 ; -1.408 ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; -1.289 ; -1.642 ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; 0.675  ; 0.557  ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; -1.606 ; -1.964 ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; 0.936  ; 0.808  ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; -1.077 ; -1.429 ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; -1.934 ; -2.216 ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; -1.838 ; -2.182 ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; -1.096 ; -1.431 ; Rise       ; clock           ;
;  opcode[10] ; clock      ; -1.722 ; -2.043 ; Rise       ; clock           ;
;  opcode[11] ; clock      ; -1.221 ; -1.562 ; Rise       ; clock           ;
;  opcode[12] ; clock      ; -1.053 ; -1.392 ; Rise       ; clock           ;
;  opcode[13] ; clock      ; -1.109 ; -1.425 ; Rise       ; clock           ;
;  opcode[14] ; clock      ; -1.606 ; -1.980 ; Rise       ; clock           ;
;  opcode[15] ; clock      ; -1.246 ; -1.579 ; Rise       ; clock           ;
; reset       ; clock      ; -1.350 ; -1.412 ; Rise       ; clock           ;
; sitFila     ; clock      ; -1.248 ; -1.545 ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 6.873 ; 6.834 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 6.930 ; 6.917 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 6.930 ; 6.917 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 6.533 ; 6.521 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 6.802 ; 6.785 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 6.904 ; 6.908 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 6.904 ; 6.908 ; Rise       ; clock           ;
; habRegData      ; clock      ; 6.627 ; 6.606 ; Rise       ; clock           ;
; habULA          ; clock      ; 6.876 ; 6.870 ; Rise       ; clock           ;
; leFila          ; clock      ; 6.853 ; 6.817 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 6.870 ; 6.870 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 6.707 ; 6.669 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 6.382 ; 6.369 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 6.765 ; 6.752 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 6.382 ; 6.369 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 6.640 ; 6.623 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 6.741 ; 6.744 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 6.741 ; 6.744 ; Rise       ; clock           ;
; habRegData      ; clock      ; 6.474 ; 6.453 ; Rise       ; clock           ;
; habULA          ; clock      ; 6.711 ; 6.704 ; Rise       ; clock           ;
; leFila          ; clock      ; 6.689 ; 6.653 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 6.706 ; 6.704 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 100C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 272.33 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; -1.336 ; -31.755             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.329 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clock ; -3.000 ; -45.405                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clock'                                                                                        ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.336 ; Estado.Fetch          ; opcodeFetch[7]        ; clock        ; clock       ; 0.500        ; -0.149     ; 1.687      ;
; -1.271 ; opcodeFetch[4]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.026      ; 1.797      ;
; -1.248 ; opcodeFetch[6]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.026      ; 1.774      ;
; -1.171 ; opcodeFetch[12]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.026      ; 1.697      ;
; -1.163 ; opcodeFetch[13]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.026      ; 1.689      ;
; -1.139 ; Estado.Fetch          ; opcodeFetch[5]        ; clock        ; clock       ; 0.500        ; -0.149     ; 1.490      ;
; -1.139 ; Estado.Fetch          ; opcodeFetch[4]        ; clock        ; clock       ; 0.500        ; -0.149     ; 1.490      ;
; -1.139 ; Estado.Fetch          ; opcodeFetch[15]       ; clock        ; clock       ; 0.500        ; -0.149     ; 1.490      ;
; -1.139 ; Estado.Fetch          ; opcodeFetch[14]       ; clock        ; clock       ; 0.500        ; -0.149     ; 1.490      ;
; -1.139 ; Estado.Fetch          ; opcodeFetch[13]       ; clock        ; clock       ; 0.500        ; -0.149     ; 1.490      ;
; -1.139 ; Estado.Fetch          ; opcodeFetch[12]       ; clock        ; clock       ; 0.500        ; -0.149     ; 1.490      ;
; -1.139 ; Estado.Fetch          ; opcodeFetch[10]       ; clock        ; clock       ; 0.500        ; -0.149     ; 1.490      ;
; -1.139 ; Estado.Fetch          ; opcodeFetch[11]       ; clock        ; clock       ; 0.500        ; -0.149     ; 1.490      ;
; -1.139 ; Estado.Fetch          ; opcodeFetch[8]        ; clock        ; clock       ; 0.500        ; -0.149     ; 1.490      ;
; -1.139 ; Estado.Fetch          ; opcodeFetch[9]        ; clock        ; clock       ; 0.500        ; -0.149     ; 1.490      ;
; -1.139 ; Estado.Fetch          ; opcodeFetch[6]        ; clock        ; clock       ; 0.500        ; -0.149     ; 1.490      ;
; -1.139 ; Estado.Fetch          ; opcodeFetch[3]        ; clock        ; clock       ; 0.500        ; -0.149     ; 1.490      ;
; -1.139 ; Estado.Fetch          ; opcodeFetch[0]        ; clock        ; clock       ; 0.500        ; -0.149     ; 1.490      ;
; -1.139 ; Estado.Fetch          ; opcodeFetch[1]        ; clock        ; clock       ; 0.500        ; -0.149     ; 1.490      ;
; -1.139 ; Estado.Fetch          ; opcodeFetch[2]        ; clock        ; clock       ; 0.500        ; -0.149     ; 1.490      ;
; -1.076 ; opcodeFetch[9]        ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.026      ; 1.602      ;
; -1.072 ; opcodeFetch[6]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.026      ; 1.598      ;
; -1.064 ; opcodeFetch[9]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.026      ; 1.590      ;
; -1.055 ; opcodeFetch[7]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.026      ; 1.581      ;
; -1.027 ; opcodeFetch[6]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.026      ; 1.553      ;
; -1.026 ; opcodeFetch[8]        ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.026      ; 1.552      ;
; -1.009 ; opcodeFetch[5]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.026      ; 1.535      ;
; -1.003 ; opcodeFetch[8]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.026      ; 1.529      ;
; -0.975 ; opcodeFetch[7]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.026      ; 1.501      ;
; -0.968 ; Estado.Sub_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.214      ; 1.682      ;
; -0.967 ; Estado.Sub_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.214      ; 1.681      ;
; -0.967 ; Estado.Sub_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.214      ; 1.681      ;
; -0.950 ; Estado.ResultRegImed  ; leFila~reg0           ; clock        ; clock       ; 0.500        ; 0.214      ; 1.664      ;
; -0.932 ; Estado.ResultRegImed  ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.214      ; 1.646      ;
; -0.932 ; opcodeFetch[3]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.026      ; 1.458      ;
; -0.921 ; opcodeFetch[15]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.026      ; 1.447      ;
; -0.896 ; opcodeFetch[12]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.026      ; 1.422      ;
; -0.895 ; opcodeFetch[14]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.026      ; 1.421      ;
; -0.888 ; opcodeFetch[13]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.026      ; 1.414      ;
; -0.873 ; Estado.OpRegImed16    ; Estado.Add_regImed_16 ; clock        ; clock       ; 1.000        ; -0.059     ; 1.814      ;
; -0.852 ; opcodeFetch[4]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.026      ; 1.378      ;
; -0.815 ; Estado.OpRegImed16    ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.214      ; 1.529      ;
; -0.814 ; Estado.Add_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.214      ; 1.528      ;
; -0.814 ; Estado.OpRegImed16    ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.214      ; 1.528      ;
; -0.813 ; Estado.OpRegImed16    ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.214      ; 1.527      ;
; -0.812 ; Estado.Add_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.214      ; 1.526      ;
; -0.811 ; Estado.Add_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.214      ; 1.525      ;
; -0.809 ; Estado.OpRegImed16    ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.214      ; 1.523      ;
; -0.808 ; Estado.OpRegImed16    ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.214      ; 1.522      ;
; -0.800 ; opcodeFetch[10]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.026      ; 1.326      ;
; -0.793 ; opcodeFetch[5]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.026      ; 1.319      ;
; -0.793 ; Estado.OpRegImed16    ; Estado.Sub_regImed_16 ; clock        ; clock       ; 1.000        ; -0.059     ; 1.734      ;
; -0.789 ; Estado.Sub_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 1.000        ; -0.059     ; 1.730      ;
; -0.788 ; opcodeFetch[10]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.026      ; 1.314      ;
; -0.772 ; Estado.OpRegImed16    ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.214      ; 1.486      ;
; -0.772 ; opcodeFetch[3]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.026      ; 1.298      ;
; -0.772 ; opcodeFetch[4]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.026      ; 1.298      ;
; -0.760 ; opcodeFetch[7]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.026      ; 1.286      ;
; -0.730 ; opcodeFetch[11]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.026      ; 1.256      ;
; -0.729 ; Estado.Fetch          ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.214      ; 1.443      ;
; -0.729 ; Estado.Fetch          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.214      ; 1.443      ;
; -0.728 ; Estado.Fetch          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.214      ; 1.442      ;
; -0.724 ; Estado.Fetch          ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.214      ; 1.438      ;
; -0.723 ; Estado.Fetch          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.214      ; 1.437      ;
; -0.718 ; opcodeFetch[11]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.026      ; 1.244      ;
; -0.697 ; Estado.Fetch          ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.214      ; 1.411      ;
; -0.695 ; Estado.Fetch          ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.214      ; 1.409      ;
; -0.694 ; Estado.Sub_regImed_16 ; leFila~reg0           ; clock        ; clock       ; 0.500        ; 0.214      ; 1.408      ;
; -0.668 ; Estado.Busca          ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.214      ; 1.382      ;
; -0.668 ; Estado.Busca          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.214      ; 1.382      ;
; -0.667 ; Estado.Busca          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.214      ; 1.381      ;
; -0.663 ; Estado.Busca          ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.214      ; 1.377      ;
; -0.662 ; Estado.Busca          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.214      ; 1.376      ;
; -0.653 ; opcodeFetch[3]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.026      ; 1.179      ;
; -0.646 ; opcodeFetch[15]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.026      ; 1.172      ;
; -0.643 ; Estado.Busca          ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.214      ; 1.357      ;
; -0.641 ; Estado.Sub_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.214      ; 1.355      ;
; -0.641 ; Estado.Busca          ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.214      ; 1.355      ;
; -0.639 ; Estado.Sub_regImed_16 ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.214      ; 1.353      ;
; -0.620 ; opcodeFetch[14]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.026      ; 1.146      ;
; -0.604 ; Estado.Add_regImed_16 ; leFila~reg0           ; clock        ; clock       ; 0.500        ; 0.214      ; 1.318      ;
; -0.587 ; Estado.Sub_regImed_16 ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.214      ; 1.301      ;
; -0.573 ; opcodeFetch[5]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.026      ; 1.099      ;
; -0.567 ; Estado.FimInstrucao   ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.214      ; 1.281      ;
; -0.554 ; Estado.Add_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 1.000        ; -0.059     ; 1.495      ;
; -0.504 ; Estado.OpRegImed16    ; Estado.Erro           ; clock        ; clock       ; 1.000        ; -0.059     ; 1.445      ;
; -0.463 ; Estado.OpRegImed16    ; leFila~reg0           ; clock        ; clock       ; 0.500        ; 0.214      ; 1.177      ;
; -0.460 ; Estado.OpRegImed16    ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.500        ; 0.214      ; 1.174      ;
; -0.460 ; Estado.Add_regImed_16 ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.214      ; 1.174      ;
; -0.447 ; Estado.OpRegImed16    ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.214      ; 1.161      ;
; -0.381 ; Estado.Fetch          ; Estado.Erro           ; clock        ; clock       ; 1.000        ; -0.059     ; 1.322      ;
; -0.339 ; Estado.Fetch          ; Estado.OpRegImed16    ; clock        ; clock       ; 1.000        ; -0.059     ; 1.280      ;
; -0.337 ; Estado.Erro           ; Estado.Erro           ; clock        ; clock       ; 1.000        ; -0.059     ; 1.278      ;
; -0.334 ; Estado.Busca          ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.500        ; 0.214      ; 1.048      ;
; -0.316 ; Estado.Add_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.214      ; 1.030      ;
; -0.314 ; Estado.Busca          ; leFila~reg0           ; clock        ; clock       ; 0.500        ; 0.214      ; 1.028      ;
; -0.297 ; Estado.Add_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.214      ; 1.011      ;
; -0.285 ; Estado.ResultRegImed  ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.214      ; 0.999      ;
; -0.285 ; Estado.ResultRegImed  ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.214      ; 0.999      ;
; -0.284 ; Estado.ResultRegImed  ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.214      ; 0.998      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clock'                                                                                        ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.329 ; ctrlDemuxData~reg0    ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.329 ; ctrlRegData[2]~reg0   ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.329 ; ctrlRegData[1]~reg0   ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.329 ; ctrlRegData[0]~reg0   ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.329 ; habRegData~reg0       ; habRegData~reg0       ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.329 ; regDataLe~reg0        ; regDataLe~reg0        ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.329 ; ctrlULA[2]~reg0       ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.329 ; habULA~reg0           ; habULA~reg0           ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.329 ; leFila~reg0           ; leFila~reg0           ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.347 ; Estado.Busca          ; Estado.Busca          ; clock        ; clock       ; 0.000        ; 0.059      ; 0.574      ;
; 0.528 ; opcodeFetch[1]        ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.000        ; 0.440      ; 1.136      ;
; 0.528 ; opcodeFetch[0]        ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.000        ; 0.440      ; 1.136      ;
; 0.532 ; opcodeFetch[2]        ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.000        ; 0.440      ; 1.140      ;
; 0.743 ; Estado.ResultRegImed  ; Estado.FimInstrucao   ; clock        ; clock       ; 0.000        ; 0.059      ; 0.970      ;
; 0.761 ; Estado.Erro           ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; 0.352      ; 0.801      ;
; 0.765 ; Estado.FimInstrucao   ; Estado.Busca          ; clock        ; clock       ; 0.000        ; 0.059      ; 0.992      ;
; 0.801 ; Estado.Add_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.352      ; 0.841      ;
; 0.823 ; Estado.Busca          ; Estado.Fetch          ; clock        ; clock       ; 0.000        ; 0.059      ; 1.050      ;
; 0.824 ; Estado.Add_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.352      ; 0.864      ;
; 0.826 ; Estado.FimInstrucao   ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.352      ; 0.866      ;
; 0.834 ; Estado.Busca          ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; 0.352      ; 0.874      ;
; 0.842 ; Estado.Busca          ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.352      ; 0.882      ;
; 0.858 ; Estado.ResultRegImed  ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.352      ; 0.898      ;
; 0.859 ; Estado.ResultRegImed  ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.352      ; 0.899      ;
; 0.864 ; Estado.ResultRegImed  ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.352      ; 0.904      ;
; 0.865 ; Estado.ResultRegImed  ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.352      ; 0.905      ;
; 0.865 ; Estado.ResultRegImed  ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.352      ; 0.905      ;
; 0.927 ; Estado.Fetch          ; Estado.OpRegImed16    ; clock        ; clock       ; 0.000        ; 0.059      ; 1.154      ;
; 0.958 ; Estado.Fetch          ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.059      ; 1.185      ;
; 0.971 ; Estado.Erro           ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.059      ; 1.198      ;
; 0.992 ; Estado.OpRegImed16    ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.352      ; 1.032      ;
; 0.997 ; Estado.OpRegImed16    ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.352      ; 1.037      ;
; 1.046 ; Estado.Add_regImed_16 ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.352      ; 1.086      ;
; 1.059 ; Estado.OpRegImed16    ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.059      ; 1.286      ;
; 1.074 ; Estado.OpRegImed16    ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; 0.352      ; 1.114      ;
; 1.093 ; Estado.Sub_regImed_16 ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.352      ; 1.133      ;
; 1.132 ; Estado.Sub_regImed_16 ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.352      ; 1.172      ;
; 1.134 ; Estado.Sub_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.352      ; 1.174      ;
; 1.137 ; opcodeFetch[5]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.149      ; 0.974      ;
; 1.163 ; Estado.FimInstrucao   ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.352      ; 1.203      ;
; 1.181 ; Estado.Add_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.059      ; 1.408      ;
; 1.189 ; Estado.Add_regImed_16 ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.352      ; 1.229      ;
; 1.189 ; Estado.Busca          ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.352      ; 1.229      ;
; 1.193 ; Estado.Busca          ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.352      ; 1.233      ;
; 1.207 ; opcodeFetch[14]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.149      ; 1.044      ;
; 1.219 ; Estado.Fetch          ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.352      ; 1.259      ;
; 1.221 ; Estado.Busca          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.352      ; 1.261      ;
; 1.222 ; Estado.Busca          ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.352      ; 1.262      ;
; 1.223 ; Estado.Fetch          ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.352      ; 1.263      ;
; 1.225 ; Estado.Sub_regImed_16 ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.352      ; 1.265      ;
; 1.227 ; Estado.Busca          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.352      ; 1.267      ;
; 1.228 ; Estado.Busca          ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.352      ; 1.268      ;
; 1.228 ; Estado.Busca          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.352      ; 1.268      ;
; 1.241 ; opcodeFetch[15]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.149      ; 1.078      ;
; 1.242 ; opcodeFetch[3]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.149      ; 1.079      ;
; 1.255 ; Estado.Fetch          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.352      ; 1.295      ;
; 1.256 ; Estado.Fetch          ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.352      ; 1.296      ;
; 1.257 ; Estado.Add_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.352      ; 1.297      ;
; 1.258 ; Estado.Add_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.352      ; 1.298      ;
; 1.259 ; Estado.Add_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.352      ; 1.299      ;
; 1.261 ; Estado.Fetch          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.352      ; 1.301      ;
; 1.262 ; Estado.Fetch          ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.352      ; 1.302      ;
; 1.262 ; Estado.Fetch          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.352      ; 1.302      ;
; 1.310 ; opcodeFetch[7]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.149      ; 1.147      ;
; 1.320 ; opcodeFetch[3]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.149      ; 1.157      ;
; 1.323 ; opcodeFetch[11]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.149      ; 1.160      ;
; 1.325 ; opcodeFetch[10]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.149      ; 1.162      ;
; 1.340 ; opcodeFetch[11]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.149      ; 1.177      ;
; 1.342 ; opcodeFetch[5]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.149      ; 1.179      ;
; 1.342 ; opcodeFetch[10]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.149      ; 1.179      ;
; 1.356 ; Estado.OpRegImed16    ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.352      ; 1.396      ;
; 1.359 ; Estado.Sub_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.059      ; 1.586      ;
; 1.367 ; opcodeFetch[4]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.149      ; 1.204      ;
; 1.379 ; opcodeFetch[4]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.149      ; 1.216      ;
; 1.383 ; Estado.OpRegImed16    ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.352      ; 1.423      ;
; 1.384 ; Estado.OpRegImed16    ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.352      ; 1.424      ;
; 1.387 ; Estado.OpRegImed16    ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.000        ; 0.059      ; 1.614      ;
; 1.388 ; Estado.OpRegImed16    ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.352      ; 1.428      ;
; 1.389 ; Estado.OpRegImed16    ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.352      ; 1.429      ;
; 1.390 ; Estado.OpRegImed16    ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.352      ; 1.430      ;
; 1.399 ; Estado.OpRegImed16    ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.000        ; 0.059      ; 1.626      ;
; 1.428 ; opcodeFetch[13]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.149      ; 1.265      ;
; 1.429 ; opcodeFetch[12]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.149      ; 1.266      ;
; 1.470 ; Estado.ResultRegImed  ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.352      ; 1.510      ;
; 1.477 ; opcodeFetch[14]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.149      ; 1.314      ;
; 1.484 ; Estado.ResultRegImed  ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.352      ; 1.524      ;
; 1.493 ; Estado.Sub_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.352      ; 1.533      ;
; 1.493 ; Estado.Sub_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.352      ; 1.533      ;
; 1.495 ; Estado.Sub_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.352      ; 1.535      ;
; 1.508 ; opcodeFetch[3]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.149      ; 1.345      ;
; 1.511 ; opcodeFetch[15]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.149      ; 1.348      ;
; 1.532 ; opcodeFetch[7]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.149      ; 1.369      ;
; 1.544 ; opcodeFetch[7]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.149      ; 1.381      ;
; 1.560 ; opcodeFetch[5]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.149      ; 1.397      ;
; 1.606 ; opcodeFetch[9]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.149      ; 1.443      ;
; 1.614 ; opcodeFetch[6]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.149      ; 1.451      ;
; 1.618 ; opcodeFetch[8]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.149      ; 1.455      ;
; 1.623 ; opcodeFetch[9]        ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.149      ; 1.460      ;
; 1.635 ; opcodeFetch[8]        ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.149      ; 1.472      ;
; 1.654 ; opcodeFetch[6]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.149      ; 1.491      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clock'                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Add_regImed_16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Busca          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Erro           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Fetch          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.FimInstrucao   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.OpRegImed16    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.ResultRegImed  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Sub_regImed_16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlDemuxData~reg0    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlRegData[0]~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlRegData[1]~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlRegData[2]~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlULA[2]~reg0       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; habRegData~reg0       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; habULA~reg0           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; leFila~reg0           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[10]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[11]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[12]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[13]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[14]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[15]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[4]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[5]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[6]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[7]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[8]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[9]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; regDataLe~reg0        ;
; 0.211  ; 0.429        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Add_regImed_16 ;
; 0.211  ; 0.429        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Busca          ;
; 0.211  ; 0.429        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.FimInstrucao   ;
; 0.211  ; 0.429        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.ResultRegImed  ;
; 0.212  ; 0.430        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Erro           ;
; 0.212  ; 0.430        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Fetch          ;
; 0.212  ; 0.430        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.OpRegImed16    ;
; 0.212  ; 0.430        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Sub_regImed_16 ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[0]        ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[10]       ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[11]       ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[12]       ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[13]       ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[14]       ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[15]       ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[1]        ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[2]        ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[3]        ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[4]        ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[5]        ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[6]        ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[7]        ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[8]        ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[9]        ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; ctrlDemuxData~reg0    ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[0]~reg0   ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[1]~reg0   ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[2]~reg0   ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[2]~reg0       ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; habRegData~reg0       ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; habULA~reg0           ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; leFila~reg0           ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; regDataLe~reg0        ;
; 0.327  ; 0.545        ; 0.218          ; High Pulse Width ; clock ; Rise       ; ctrlDemuxData~reg0    ;
; 0.327  ; 0.545        ; 0.218          ; High Pulse Width ; clock ; Rise       ; ctrlRegData[0]~reg0   ;
; 0.327  ; 0.545        ; 0.218          ; High Pulse Width ; clock ; Rise       ; ctrlRegData[1]~reg0   ;
; 0.327  ; 0.545        ; 0.218          ; High Pulse Width ; clock ; Rise       ; ctrlRegData[2]~reg0   ;
; 0.327  ; 0.545        ; 0.218          ; High Pulse Width ; clock ; Rise       ; ctrlULA[2]~reg0       ;
; 0.327  ; 0.545        ; 0.218          ; High Pulse Width ; clock ; Rise       ; habRegData~reg0       ;
; 0.327  ; 0.545        ; 0.218          ; High Pulse Width ; clock ; Rise       ; habULA~reg0           ;
; 0.327  ; 0.545        ; 0.218          ; High Pulse Width ; clock ; Rise       ; leFila~reg0           ;
; 0.327  ; 0.545        ; 0.218          ; High Pulse Width ; clock ; Rise       ; regDataLe~reg0        ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[0]        ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[10]       ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[11]       ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[12]       ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[13]       ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[14]       ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[15]       ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[1]        ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[2]        ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[3]        ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[4]        ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[5]        ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[6]        ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[7]        ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[8]        ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[9]        ;
; 0.383  ; 0.569        ; 0.186          ; Low Pulse Width  ; clock ; Fall       ; Estado.Erro           ;
; 0.383  ; 0.569        ; 0.186          ; Low Pulse Width  ; clock ; Fall       ; Estado.Fetch          ;
; 0.383  ; 0.569        ; 0.186          ; Low Pulse Width  ; clock ; Fall       ; Estado.OpRegImed16    ;
; 0.383  ; 0.569        ; 0.186          ; Low Pulse Width  ; clock ; Fall       ; Estado.Sub_regImed_16 ;
; 0.384  ; 0.570        ; 0.186          ; Low Pulse Width  ; clock ; Fall       ; Estado.Add_regImed_16 ;
; 0.384  ; 0.570        ; 0.186          ; Low Pulse Width  ; clock ; Fall       ; Estado.Busca          ;
; 0.384  ; 0.570        ; 0.186          ; Low Pulse Width  ; clock ; Fall       ; Estado.FimInstrucao   ;
; 0.384  ; 0.570        ; 0.186          ; Low Pulse Width  ; clock ; Fall       ; Estado.ResultRegImed  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; opcode[*]   ; clock      ; 1.996  ; 2.140  ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; 1.296  ; 1.558  ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; 1.181  ; 1.387  ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; 1.371  ; 1.600  ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; -0.263 ; -0.074 ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; 1.663  ; 1.898  ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; -0.478 ; -0.299 ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; 1.183  ; 1.405  ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; 1.996  ; 2.140  ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; 1.886  ; 2.107  ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; 1.195  ; 1.410  ; Rise       ; clock           ;
;  opcode[10] ; clock      ; 1.782  ; 1.988  ; Rise       ; clock           ;
;  opcode[11] ; clock      ; 1.281  ; 1.527  ; Rise       ; clock           ;
;  opcode[12] ; clock      ; 1.152  ; 1.378  ; Rise       ; clock           ;
;  opcode[13] ; clock      ; 1.197  ; 1.401  ; Rise       ; clock           ;
;  opcode[14] ; clock      ; 1.664  ; 1.886  ; Rise       ; clock           ;
;  opcode[15] ; clock      ; 1.302  ; 1.539  ; Rise       ; clock           ;
; reset       ; clock      ; 1.695  ; 1.850  ; Rise       ; clock           ;
; sitFila     ; clock      ; 1.582  ; 1.780  ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; opcode[*]   ; clock      ; 0.765  ; 0.597  ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; -0.946 ; -1.199 ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; -0.822 ; -1.013 ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; -1.003 ; -1.219 ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; 0.545  ; 0.360  ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; -1.299 ; -1.526 ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; 0.765  ; 0.597  ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; -0.824 ; -1.030 ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; -1.605 ; -1.736 ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; -1.512 ; -1.726 ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; -0.835 ; -1.035 ; Rise       ; clock           ;
;  opcode[10] ; clock      ; -1.399 ; -1.590 ; Rise       ; clock           ;
;  opcode[11] ; clock      ; -0.932 ; -1.170 ; Rise       ; clock           ;
;  opcode[12] ; clock      ; -0.794 ; -1.005 ; Rise       ; clock           ;
;  opcode[13] ; clock      ; -0.837 ; -1.027 ; Rise       ; clock           ;
;  opcode[14] ; clock      ; -1.299 ; -1.514 ; Rise       ; clock           ;
;  opcode[15] ; clock      ; -0.951 ; -1.180 ; Rise       ; clock           ;
; reset       ; clock      ; -1.228 ; -1.423 ; Rise       ; clock           ;
; sitFila     ; clock      ; -0.973 ; -1.107 ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 6.410 ; 6.272 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 6.448 ; 6.375 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 6.448 ; 6.375 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 6.086 ; 5.996 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 6.347 ; 6.226 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 6.445 ; 6.365 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 6.445 ; 6.365 ; Rise       ; clock           ;
; habRegData      ; clock      ; 6.166 ; 6.091 ; Rise       ; clock           ;
; habULA          ; clock      ; 6.411 ; 6.323 ; Rise       ; clock           ;
; leFila          ; clock      ; 6.391 ; 6.262 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 6.407 ; 6.324 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 6.264 ; 6.131 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 5.953 ; 5.866 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 6.303 ; 6.233 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 5.953 ; 5.866 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 6.205 ; 6.087 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 6.300 ; 6.224 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 6.300 ; 6.224 ; Rise       ; clock           ;
; habRegData      ; clock      ; 6.033 ; 5.960 ; Rise       ; clock           ;
; habULA          ; clock      ; 6.266 ; 6.180 ; Rise       ; clock           ;
; leFila          ; clock      ; 6.246 ; 6.121 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 6.262 ; 6.181 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; -0.791 ; -16.731             ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.172 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clock ; -3.000 ; -38.187                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clock'                                                                                        ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.791 ; Estado.Fetch          ; opcodeFetch[7]        ; clock        ; clock       ; 0.500        ; -0.414     ; 0.865      ;
; -0.701 ; Estado.Fetch          ; opcodeFetch[5]        ; clock        ; clock       ; 0.500        ; -0.414     ; 0.775      ;
; -0.701 ; Estado.Fetch          ; opcodeFetch[4]        ; clock        ; clock       ; 0.500        ; -0.414     ; 0.775      ;
; -0.701 ; Estado.Fetch          ; opcodeFetch[15]       ; clock        ; clock       ; 0.500        ; -0.414     ; 0.775      ;
; -0.701 ; Estado.Fetch          ; opcodeFetch[14]       ; clock        ; clock       ; 0.500        ; -0.414     ; 0.775      ;
; -0.701 ; Estado.Fetch          ; opcodeFetch[13]       ; clock        ; clock       ; 0.500        ; -0.414     ; 0.775      ;
; -0.701 ; Estado.Fetch          ; opcodeFetch[12]       ; clock        ; clock       ; 0.500        ; -0.414     ; 0.775      ;
; -0.701 ; Estado.Fetch          ; opcodeFetch[10]       ; clock        ; clock       ; 0.500        ; -0.414     ; 0.775      ;
; -0.701 ; Estado.Fetch          ; opcodeFetch[11]       ; clock        ; clock       ; 0.500        ; -0.414     ; 0.775      ;
; -0.701 ; Estado.Fetch          ; opcodeFetch[8]        ; clock        ; clock       ; 0.500        ; -0.414     ; 0.775      ;
; -0.701 ; Estado.Fetch          ; opcodeFetch[9]        ; clock        ; clock       ; 0.500        ; -0.414     ; 0.775      ;
; -0.701 ; Estado.Fetch          ; opcodeFetch[6]        ; clock        ; clock       ; 0.500        ; -0.414     ; 0.775      ;
; -0.701 ; Estado.Fetch          ; opcodeFetch[3]        ; clock        ; clock       ; 0.500        ; -0.414     ; 0.775      ;
; -0.701 ; Estado.Fetch          ; opcodeFetch[0]        ; clock        ; clock       ; 0.500        ; -0.414     ; 0.775      ;
; -0.701 ; Estado.Fetch          ; opcodeFetch[1]        ; clock        ; clock       ; 0.500        ; -0.414     ; 0.775      ;
; -0.701 ; Estado.Fetch          ; opcodeFetch[2]        ; clock        ; clock       ; 0.500        ; -0.414     ; 0.775      ;
; -0.671 ; Estado.Sub_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.233     ; 0.926      ;
; -0.671 ; Estado.Sub_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.233     ; 0.926      ;
; -0.670 ; Estado.Sub_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.233     ; 0.925      ;
; -0.618 ; Estado.ResultRegImed  ; habULA~reg0           ; clock        ; clock       ; 0.500        ; -0.232     ; 0.874      ;
; -0.603 ; Estado.ResultRegImed  ; leFila~reg0           ; clock        ; clock       ; 0.500        ; -0.232     ; 0.859      ;
; -0.580 ; Estado.OpRegImed16    ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; -0.233     ; 0.835      ;
; -0.580 ; Estado.OpRegImed16    ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.233     ; 0.835      ;
; -0.579 ; Estado.OpRegImed16    ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.233     ; 0.834      ;
; -0.574 ; Estado.OpRegImed16    ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.233     ; 0.829      ;
; -0.572 ; Estado.OpRegImed16    ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.233     ; 0.827      ;
; -0.556 ; Estado.Add_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.812      ;
; -0.556 ; Estado.Add_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.812      ;
; -0.555 ; Estado.Add_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.811      ;
; -0.551 ; Estado.OpRegImed16    ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; -0.233     ; 0.806      ;
; -0.506 ; Estado.Fetch          ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; -0.233     ; 0.761      ;
; -0.506 ; Estado.Fetch          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.233     ; 0.761      ;
; -0.505 ; Estado.Fetch          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.233     ; 0.760      ;
; -0.500 ; Estado.Fetch          ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.233     ; 0.755      ;
; -0.498 ; Estado.Fetch          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.233     ; 0.753      ;
; -0.481 ; Estado.Sub_regImed_16 ; leFila~reg0           ; clock        ; clock       ; 0.500        ; -0.233     ; 0.736      ;
; -0.479 ; Estado.Fetch          ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; -0.233     ; 0.734      ;
; -0.475 ; Estado.Fetch          ; habULA~reg0           ; clock        ; clock       ; 0.500        ; -0.233     ; 0.730      ;
; -0.474 ; Estado.Sub_regImed_16 ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; -0.233     ; 0.729      ;
; -0.464 ; Estado.Sub_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.233     ; 0.719      ;
; -0.451 ; Estado.Busca          ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; -0.232     ; 0.707      ;
; -0.451 ; Estado.Busca          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.707      ;
; -0.450 ; Estado.Busca          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.706      ;
; -0.446 ; Estado.Busca          ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.232     ; 0.702      ;
; -0.446 ; Estado.Busca          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.702      ;
; -0.443 ; Estado.Add_regImed_16 ; leFila~reg0           ; clock        ; clock       ; 0.500        ; -0.232     ; 0.699      ;
; -0.440 ; Estado.Busca          ; habULA~reg0           ; clock        ; clock       ; 0.500        ; -0.232     ; 0.696      ;
; -0.435 ; Estado.Sub_regImed_16 ; habULA~reg0           ; clock        ; clock       ; 0.500        ; -0.233     ; 0.690      ;
; -0.433 ; Estado.Busca          ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; -0.232     ; 0.689      ;
; -0.417 ; Estado.FimInstrucao   ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; -0.232     ; 0.673      ;
; -0.382 ; Estado.OpRegImed16    ; leFila~reg0           ; clock        ; clock       ; 0.500        ; -0.233     ; 0.637      ;
; -0.374 ; Estado.OpRegImed16    ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.500        ; -0.233     ; 0.629      ;
; -0.370 ; Estado.OpRegImed16    ; habULA~reg0           ; clock        ; clock       ; 0.500        ; -0.233     ; 0.625      ;
; -0.361 ; Estado.Add_regImed_16 ; habULA~reg0           ; clock        ; clock       ; 0.500        ; -0.232     ; 0.617      ;
; -0.298 ; Estado.Busca          ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.500        ; -0.232     ; 0.554      ;
; -0.292 ; Estado.Add_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; -0.232     ; 0.548      ;
; -0.288 ; Estado.Busca          ; leFila~reg0           ; clock        ; clock       ; 0.500        ; -0.232     ; 0.544      ;
; -0.282 ; Estado.Add_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.232     ; 0.538      ;
; -0.269 ; Estado.ResultRegImed  ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; -0.232     ; 0.525      ;
; -0.269 ; Estado.ResultRegImed  ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.525      ;
; -0.268 ; Estado.ResultRegImed  ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.524      ;
; -0.263 ; Estado.ResultRegImed  ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.232     ; 0.519      ;
; -0.261 ; Estado.ResultRegImed  ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.517      ;
; -0.242 ; Estado.FimInstrucao   ; leFila~reg0           ; clock        ; clock       ; 0.500        ; -0.232     ; 0.498      ;
; -0.195 ; Estado.Erro           ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.500        ; -0.233     ; 0.450      ;
; -0.088 ; opcodeFetch[4]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.344      ; 0.920      ;
; -0.085 ; opcodeFetch[6]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.344      ; 0.917      ;
; -0.024 ; opcodeFetch[6]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.343      ; 0.855      ;
; -0.023 ; opcodeFetch[12]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.344      ; 0.855      ;
; -0.016 ; opcodeFetch[13]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.344      ; 0.848      ;
; -0.001 ; opcodeFetch[6]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.344      ; 0.833      ;
; 0.006  ; opcodeFetch[8]        ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.344      ; 0.826      ;
; 0.008  ; Estado.OpRegImed16    ; Estado.Add_regImed_16 ; clock        ; clock       ; 1.000        ; -0.036     ; 0.944      ;
; 0.028  ; opcodeFetch[9]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.344      ; 0.804      ;
; 0.031  ; Estado.OpRegImed16    ; Estado.Sub_regImed_16 ; clock        ; clock       ; 1.000        ; -0.035     ; 0.922      ;
; 0.033  ; opcodeFetch[9]        ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.344      ; 0.799      ;
; 0.033  ; opcodeFetch[8]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.344      ; 0.799      ;
; 0.034  ; opcodeFetch[7]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.344      ; 0.798      ;
; 0.057  ; opcodeFetch[7]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.345      ; 0.776      ;
; 0.065  ; opcodeFetch[5]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.344      ; 0.767      ;
; 0.065  ; Estado.Sub_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.887      ;
; 0.074  ; opcodeFetch[15]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.344      ; 0.758      ;
; 0.087  ; opcodeFetch[14]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.344      ; 0.745      ;
; 0.089  ; opcodeFetch[3]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.344      ; 0.743      ;
; 0.125  ; opcodeFetch[12]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.344      ; 0.707      ;
; 0.126  ; opcodeFetch[4]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.343      ; 0.705      ;
; 0.132  ; opcodeFetch[13]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.344      ; 0.700      ;
; 0.144  ; opcodeFetch[3]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.344      ; 0.688      ;
; 0.144  ; opcodeFetch[5]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.343      ; 0.687      ;
; 0.149  ; opcodeFetch[4]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.344      ; 0.683      ;
; 0.165  ; opcodeFetch[11]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.344      ; 0.667      ;
; 0.178  ; opcodeFetch[7]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.345      ; 0.655      ;
; 0.180  ; Estado.Add_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 1.000        ; -0.035     ; 0.773      ;
; 0.182  ; Estado.OpRegImed16    ; Estado.Erro           ; clock        ; clock       ; 1.000        ; -0.035     ; 0.771      ;
; 0.184  ; opcodeFetch[10]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.344      ; 0.648      ;
; 0.186  ; opcodeFetch[10]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.344      ; 0.646      ;
; 0.192  ; opcodeFetch[11]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.344      ; 0.640      ;
; 0.219  ; opcodeFetch[15]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.344      ; 0.613      ;
; 0.232  ; opcodeFetch[14]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.344      ; 0.600      ;
; 0.234  ; opcodeFetch[3]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.343      ; 0.597      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clock'                                                                                        ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.172 ; ctrlDemuxData~reg0    ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.172 ; ctrlRegData[2]~reg0   ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.172 ; ctrlRegData[1]~reg0   ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.172 ; ctrlRegData[0]~reg0   ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.172 ; habRegData~reg0       ; habRegData~reg0       ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.172 ; regDataLe~reg0        ; regDataLe~reg0        ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.172 ; ctrlULA[2]~reg0       ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.172 ; habULA~reg0           ; habULA~reg0           ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.172 ; leFila~reg0           ; leFila~reg0           ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.179 ; Estado.Busca          ; Estado.Busca          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.296      ;
; 0.243 ; opcodeFetch[0]        ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.000        ; 0.223      ; 0.548      ;
; 0.244 ; opcodeFetch[1]        ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.000        ; 0.223      ; 0.549      ;
; 0.246 ; opcodeFetch[2]        ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.000        ; 0.223      ; 0.551      ;
; 0.338 ; Estado.ResultRegImed  ; Estado.FimInstrucao   ; clock        ; clock       ; 0.000        ; 0.035      ; 0.455      ;
; 0.356 ; Estado.FimInstrucao   ; Estado.Busca          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.473      ;
; 0.397 ; Estado.Busca          ; Estado.Fetch          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.515      ;
; 0.452 ; Estado.Fetch          ; Estado.OpRegImed16    ; clock        ; clock       ; 0.000        ; 0.035      ; 0.569      ;
; 0.453 ; Estado.Erro           ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.570      ;
; 0.465 ; opcodeFetch[5]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.414      ; 0.481      ;
; 0.475 ; Estado.Fetch          ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.592      ;
; 0.507 ; opcodeFetch[14]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.414      ; 0.523      ;
; 0.508 ; opcodeFetch[15]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.414      ; 0.524      ;
; 0.510 ; Estado.OpRegImed16    ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.627      ;
; 0.514 ; opcodeFetch[3]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.413      ; 0.529      ;
; 0.549 ; Estado.Add_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.666      ;
; 0.551 ; opcodeFetch[3]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.414      ; 0.567      ;
; 0.556 ; opcodeFetch[11]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.572      ;
; 0.557 ; opcodeFetch[11]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.414      ; 0.573      ;
; 0.568 ; opcodeFetch[7]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.584      ;
; 0.572 ; opcodeFetch[5]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.413      ; 0.587      ;
; 0.574 ; opcodeFetch[4]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.414      ; 0.590      ;
; 0.579 ; opcodeFetch[10]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.595      ;
; 0.598 ; opcodeFetch[10]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.414      ; 0.614      ;
; 0.610 ; opcodeFetch[4]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.413      ; 0.625      ;
; 0.635 ; opcodeFetch[13]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.414      ; 0.651      ;
; 0.636 ; opcodeFetch[12]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.414      ; 0.652      ;
; 0.643 ; opcodeFetch[14]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.659      ;
; 0.644 ; opcodeFetch[15]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.660      ;
; 0.648 ; opcodeFetch[7]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.414      ; 0.664      ;
; 0.655 ; Estado.OpRegImed16    ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.000        ; 0.035      ; 0.772      ;
; 0.660 ; opcodeFetch[3]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.676      ;
; 0.662 ; Estado.Sub_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.034      ; 0.778      ;
; 0.672 ; opcodeFetch[6]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.414      ; 0.688      ;
; 0.676 ; opcodeFetch[5]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.692      ;
; 0.684 ; opcodeFetch[8]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.700      ;
; 0.684 ; opcodeFetch[7]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.413      ; 0.699      ;
; 0.685 ; opcodeFetch[8]        ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.414      ; 0.701      ;
; 0.691 ; Estado.OpRegImed16    ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.000        ; 0.034      ; 0.807      ;
; 0.708 ; opcodeFetch[6]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.413      ; 0.723      ;
; 0.718 ; opcodeFetch[9]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.734      ;
; 0.739 ; opcodeFetch[9]        ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.414      ; 0.755      ;
; 0.772 ; opcodeFetch[6]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.788      ;
; 0.781 ; opcodeFetch[13]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.797      ;
; 0.782 ; opcodeFetch[12]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.798      ;
; 0.792 ; opcodeFetch[4]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.808      ;
; 0.938 ; Estado.Erro           ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; -0.156     ; 0.384      ;
; 0.968 ; Estado.Add_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; -0.155     ; 0.415      ;
; 0.975 ; Estado.Add_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; -0.155     ; 0.422      ;
; 0.988 ; Estado.Busca          ; leFila~reg0           ; clock        ; clock       ; -0.500       ; -0.155     ; 0.435      ;
; 0.988 ; Estado.Busca          ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; -0.155     ; 0.435      ;
; 0.994 ; Estado.FimInstrucao   ; leFila~reg0           ; clock        ; clock       ; -0.500       ; -0.155     ; 0.441      ;
; 1.008 ; Estado.ResultRegImed  ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; -0.155     ; 0.455      ;
; 1.008 ; Estado.ResultRegImed  ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; -0.155     ; 0.455      ;
; 1.012 ; Estado.ResultRegImed  ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; -0.155     ; 0.459      ;
; 1.013 ; Estado.ResultRegImed  ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; -0.155     ; 0.460      ;
; 1.013 ; Estado.ResultRegImed  ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; -0.155     ; 0.460      ;
; 1.047 ; Estado.OpRegImed16    ; leFila~reg0           ; clock        ; clock       ; -0.500       ; -0.156     ; 0.493      ;
; 1.053 ; Estado.OpRegImed16    ; habULA~reg0           ; clock        ; clock       ; -0.500       ; -0.156     ; 0.499      ;
; 1.071 ; Estado.Add_regImed_16 ; habULA~reg0           ; clock        ; clock       ; -0.500       ; -0.155     ; 0.518      ;
; 1.096 ; Estado.OpRegImed16    ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; -0.156     ; 0.542      ;
; 1.113 ; Estado.Sub_regImed_16 ; habULA~reg0           ; clock        ; clock       ; -0.500       ; -0.156     ; 0.559      ;
; 1.125 ; Estado.FimInstrucao   ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; -0.155     ; 0.572      ;
; 1.133 ; Estado.Sub_regImed_16 ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; -0.156     ; 0.579      ;
; 1.141 ; Estado.Sub_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; -0.156     ; 0.587      ;
; 1.144 ; Estado.Add_regImed_16 ; leFila~reg0           ; clock        ; clock       ; -0.500       ; -0.155     ; 0.591      ;
; 1.174 ; Estado.Busca          ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; -0.155     ; 0.621      ;
; 1.178 ; Estado.Busca          ; habULA~reg0           ; clock        ; clock       ; -0.500       ; -0.155     ; 0.625      ;
; 1.182 ; Estado.Sub_regImed_16 ; leFila~reg0           ; clock        ; clock       ; -0.500       ; -0.156     ; 0.628      ;
; 1.185 ; Estado.Add_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; -0.155     ; 0.632      ;
; 1.186 ; Estado.Add_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; -0.155     ; 0.633      ;
; 1.188 ; Estado.Add_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; -0.155     ; 0.635      ;
; 1.188 ; Estado.Fetch          ; habULA~reg0           ; clock        ; clock       ; -0.500       ; -0.156     ; 0.634      ;
; 1.189 ; Estado.Fetch          ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; -0.156     ; 0.635      ;
; 1.192 ; Estado.Busca          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; -0.155     ; 0.639      ;
; 1.194 ; Estado.Busca          ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; -0.155     ; 0.641      ;
; 1.199 ; Estado.Busca          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; -0.155     ; 0.646      ;
; 1.200 ; Estado.Busca          ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; -0.155     ; 0.647      ;
; 1.200 ; Estado.Busca          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; -0.155     ; 0.647      ;
; 1.203 ; Estado.Fetch          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; -0.156     ; 0.649      ;
; 1.203 ; Estado.Fetch          ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; -0.156     ; 0.649      ;
; 1.207 ; Estado.Fetch          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; -0.156     ; 0.653      ;
; 1.208 ; Estado.Fetch          ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; -0.156     ; 0.654      ;
; 1.208 ; Estado.Fetch          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; -0.156     ; 0.654      ;
; 1.224 ; Estado.OpRegImed16    ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; -0.156     ; 0.670      ;
; 1.239 ; Estado.OpRegImed16    ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; -0.156     ; 0.685      ;
; 1.239 ; Estado.OpRegImed16    ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; -0.156     ; 0.685      ;
; 1.243 ; Estado.OpRegImed16    ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; -0.156     ; 0.689      ;
; 1.244 ; Estado.OpRegImed16    ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; -0.156     ; 0.690      ;
; 1.244 ; Estado.OpRegImed16    ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; -0.156     ; 0.690      ;
; 1.294 ; Estado.ResultRegImed  ; habULA~reg0           ; clock        ; clock       ; -0.500       ; -0.155     ; 0.741      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clock'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Add_regImed_16     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Busca              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Erro               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Fetch              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.FimInstrucao       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.OpRegImed16        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.ResultRegImed      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Sub_regImed_16     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ctrlDemuxData~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ctrlRegData[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ctrlRegData[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ctrlRegData[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ctrlULA[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; habRegData~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; habULA~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; leFila~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; regDataLe~reg0            ;
; -0.086 ; 0.130        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Erro               ;
; -0.086 ; 0.130        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Fetch              ;
; -0.086 ; 0.130        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.OpRegImed16        ;
; -0.086 ; 0.130        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Sub_regImed_16     ;
; -0.085 ; 0.131        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Add_regImed_16     ;
; -0.085 ; 0.131        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Busca              ;
; -0.085 ; 0.131        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.FimInstrucao       ;
; -0.085 ; 0.131        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.ResultRegImed      ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; ctrlDemuxData~reg0        ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[0]~reg0       ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[1]~reg0       ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[2]~reg0       ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[2]~reg0           ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; habRegData~reg0           ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; habULA~reg0               ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; leFila~reg0               ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; regDataLe~reg0            ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[7]            ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[0]            ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[10]           ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[11]           ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[12]           ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[13]           ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[14]           ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[15]           ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[1]            ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[2]            ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[3]            ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[4]            ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[5]            ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[6]            ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[8]            ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[9]            ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlDemuxData~reg0|clk    ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[0]~reg0|clk   ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[1]~reg0|clk   ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[2]~reg0|clk   ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[2]~reg0|clk       ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; habRegData~reg0|clk       ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; habULA~reg0|clk           ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; leFila~reg0|clk           ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regDataLe~reg0|clk        ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o             ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.Erro|clk           ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.OpRegImed16|clk    ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.Sub_regImed_16|clk ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[7]|clk        ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.Add_regImed_16|clk ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.Busca|clk          ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.Fetch|clk          ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.FimInstrucao|clk   ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.ResultRegImed|clk  ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[0]|clk        ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[10]|clk       ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[11]|clk       ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[12]|clk       ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[13]|clk       ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[14]|clk       ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[15]|clk       ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[1]|clk        ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[2]|clk        ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[3]|clk        ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[4]|clk        ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[5]|clk        ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[6]|clk        ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[8]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; opcode[*]   ; clock      ; 1.088  ; 1.687 ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; 0.744  ; 1.279 ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; 0.679  ; 1.227 ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; 0.797  ; 1.377 ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; -0.165 ; 0.140 ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; 0.920  ; 1.497 ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; -0.274 ; 0.048 ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; 0.684  ; 1.227 ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; 1.088  ; 1.687 ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; 1.037  ; 1.615 ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; 0.673  ; 1.228 ; Rise       ; clock           ;
;  opcode[10] ; clock      ; 1.009  ; 1.602 ; Rise       ; clock           ;
;  opcode[11] ; clock      ; 0.731  ; 1.266 ; Rise       ; clock           ;
;  opcode[12] ; clock      ; 0.666  ; 1.213 ; Rise       ; clock           ;
;  opcode[13] ; clock      ; 0.674  ; 1.224 ; Rise       ; clock           ;
;  opcode[14] ; clock      ; 0.942  ; 1.493 ; Rise       ; clock           ;
;  opcode[15] ; clock      ; 0.728  ; 1.263 ; Rise       ; clock           ;
; reset       ; clock      ; 0.916  ; 1.175 ; Rise       ; clock           ;
; sitFila     ; clock      ; 0.539  ; 1.117 ; Fall       ; clock           ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; opcode[*]   ; clock      ; 0.426  ; 0.108  ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; -0.551 ; -1.079 ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; -0.484 ; -1.019 ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; -0.597 ; -1.163 ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; 0.317  ; 0.010  ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; -0.720 ; -1.289 ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; 0.426  ; 0.108  ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; -0.488 ; -1.019 ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; -0.877 ; -1.461 ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; -0.831 ; -1.401 ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; -0.477 ; -1.020 ; Rise       ; clock           ;
;  opcode[10] ; clock      ; -0.800 ; -1.378 ; Rise       ; clock           ;
;  opcode[11] ; clock      ; -0.538 ; -1.067 ; Rise       ; clock           ;
;  opcode[12] ; clock      ; -0.471 ; -1.006 ; Rise       ; clock           ;
;  opcode[13] ; clock      ; -0.478 ; -1.016 ; Rise       ; clock           ;
;  opcode[14] ; clock      ; -0.740 ; -1.284 ; Rise       ; clock           ;
;  opcode[15] ; clock      ; -0.534 ; -1.064 ; Rise       ; clock           ;
; reset       ; clock      ; -0.692 ; -0.940 ; Rise       ; clock           ;
; sitFila     ; clock      ; -0.219 ; -0.757 ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 3.359 ; 3.465 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 3.369 ; 3.483 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 3.369 ; 3.483 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 3.173 ; 3.251 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 3.317 ; 3.397 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 3.363 ; 3.477 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 3.363 ; 3.477 ; Rise       ; clock           ;
; habRegData      ; clock      ; 3.211 ; 3.306 ; Rise       ; clock           ;
; habULA          ; clock      ; 3.362 ; 3.467 ; Rise       ; clock           ;
; leFila          ; clock      ; 3.356 ; 3.457 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 3.365 ; 3.469 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 3.280 ; 3.382 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 3.102 ; 3.176 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 3.290 ; 3.401 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 3.102 ; 3.176 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 3.240 ; 3.317 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 3.285 ; 3.396 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 3.285 ; 3.396 ; Rise       ; clock           ;
; habRegData      ; clock      ; 3.139 ; 3.231 ; Rise       ; clock           ;
; habULA          ; clock      ; 3.283 ; 3.384 ; Rise       ; clock           ;
; leFila          ; clock      ; 3.277 ; 3.374 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 3.286 ; 3.386 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.549  ; 0.172 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -1.549  ; 0.172 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -39.097 ; 0.0   ; 0.0      ; 0.0     ; -45.405             ;
;  clock           ; -39.097 ; 0.000 ; N/A      ; N/A     ; -45.405             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; opcode[*]   ; clock      ; 2.387  ; 2.690 ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; 1.634  ; 2.022 ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; 1.501  ; 1.849 ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; 1.721  ; 2.093 ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; -0.165 ; 0.140 ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; 2.032  ; 2.403 ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; -0.274 ; 0.048 ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; 1.496  ; 1.872 ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; 2.387  ; 2.690 ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; 2.274  ; 2.631 ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; 1.515  ; 1.874 ; Rise       ; clock           ;
;  opcode[10] ; clock      ; 2.167  ; 2.512 ; Rise       ; clock           ;
;  opcode[11] ; clock      ; 1.631  ; 1.984 ; Rise       ; clock           ;
;  opcode[12] ; clock      ; 1.470  ; 1.833 ; Rise       ; clock           ;
;  opcode[13] ; clock      ; 1.529  ; 1.868 ; Rise       ; clock           ;
;  opcode[14] ; clock      ; 2.032  ; 2.420 ; Rise       ; clock           ;
;  opcode[15] ; clock      ; 1.657  ; 2.003 ; Rise       ; clock           ;
; reset       ; clock      ; 1.849  ; 1.904 ; Rise       ; clock           ;
; sitFila     ; clock      ; 1.956  ; 2.313 ; Fall       ; clock           ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; opcode[*]   ; clock      ; 0.936  ; 0.808  ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; -0.551 ; -1.079 ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; -0.484 ; -1.013 ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; -0.597 ; -1.163 ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; 0.675  ; 0.557  ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; -0.720 ; -1.289 ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; 0.936  ; 0.808  ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; -0.488 ; -1.019 ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; -0.877 ; -1.461 ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; -0.831 ; -1.401 ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; -0.477 ; -1.020 ; Rise       ; clock           ;
;  opcode[10] ; clock      ; -0.800 ; -1.378 ; Rise       ; clock           ;
;  opcode[11] ; clock      ; -0.538 ; -1.067 ; Rise       ; clock           ;
;  opcode[12] ; clock      ; -0.471 ; -1.005 ; Rise       ; clock           ;
;  opcode[13] ; clock      ; -0.478 ; -1.016 ; Rise       ; clock           ;
;  opcode[14] ; clock      ; -0.740 ; -1.284 ; Rise       ; clock           ;
;  opcode[15] ; clock      ; -0.534 ; -1.064 ; Rise       ; clock           ;
; reset       ; clock      ; -0.692 ; -0.940 ; Rise       ; clock           ;
; sitFila     ; clock      ; -0.219 ; -0.757 ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 6.873 ; 6.834 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 6.930 ; 6.917 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 6.930 ; 6.917 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 6.533 ; 6.521 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 6.802 ; 6.785 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 6.904 ; 6.908 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 6.904 ; 6.908 ; Rise       ; clock           ;
; habRegData      ; clock      ; 6.627 ; 6.606 ; Rise       ; clock           ;
; habULA          ; clock      ; 6.876 ; 6.870 ; Rise       ; clock           ;
; leFila          ; clock      ; 6.853 ; 6.817 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 6.870 ; 6.870 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 3.280 ; 3.382 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 3.102 ; 3.176 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 3.290 ; 3.401 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 3.102 ; 3.176 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 3.240 ; 3.317 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 3.285 ; 3.396 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 3.285 ; 3.396 ; Rise       ; clock           ;
; habRegData      ; clock      ; 3.139 ; 3.231 ; Rise       ; clock           ;
; habULA          ; clock      ; 3.283 ; 3.384 ; Rise       ; clock           ;
; leFila          ; clock      ; 3.277 ; 3.374 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 3.286 ; 3.386 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leFila         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; habULA         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlULA[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlULA[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlULA[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regDataLe      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; habRegData     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlRegData[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlRegData[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlRegData[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlDemuxData  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sitFila                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[15]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[14]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[13]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[12]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leFila         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; habULA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ctrlULA[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ctrlULA[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ctrlULA[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; regDataLe      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; habRegData     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; ctrlRegData[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; ctrlRegData[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ctrlRegData[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ctrlDemuxData  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.17e-07 V                   ; 2.35 V              ; -0.0095 V           ; 0.088 V                              ; 0.032 V                              ; 4.4e-10 s                   ; 3.76e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.17e-07 V                  ; 2.35 V             ; -0.0095 V          ; 0.088 V                             ; 0.032 V                             ; 4.4e-10 s                  ; 3.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.02e-06 V                   ; 2.34 V              ; -0.00694 V          ; 0.098 V                              ; 0.024 V                              ; 6.43e-10 s                  ; 8.11e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.02e-06 V                  ; 2.34 V             ; -0.00694 V         ; 0.098 V                             ; 0.024 V                             ; 6.43e-10 s                 ; 8.11e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leFila         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; habULA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ctrlULA[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ctrlULA[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ctrlULA[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; regDataLe      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; habRegData     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; ctrlRegData[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; ctrlRegData[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ctrlRegData[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ctrlDemuxData  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.95e-09 V                   ; 2.79 V              ; -0.0522 V           ; 0.185 V                              ; 0.064 V                              ; 2.64e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.95e-09 V                  ; 2.79 V             ; -0.0522 V          ; 0.185 V                             ; 0.064 V                             ; 2.64e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.87e-09 V                   ; 2.73 V              ; -0.0184 V           ; 0.231 V                              ; 0.028 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.87e-09 V                  ; 2.73 V             ; -0.0184 V          ; 0.231 V                             ; 0.028 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 12       ; 65       ; 31       ; 12       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 12       ; 65       ; 31       ; 12       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 51    ; 51   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Mar 06 21:12:55 2014
Info: Command: quartus_sta UnidadeDeControle -c UnidadeDeControle
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UnidadeDeControle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.549
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.549             -39.097 clock 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 clock 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.336
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.336             -31.755 clock 
Info (332146): Worst-case hold slack is 0.329
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.329               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 clock 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.791
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.791             -16.731 clock 
Info (332146): Worst-case hold slack is 0.172
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.172               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.187 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 489 megabytes
    Info: Processing ended: Thu Mar 06 21:12:59 2014
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


