# 기초적인 문법

## wire, reg

`wire = input, output을 나타내기 위해 사용함. 실제 회로도에서 선에 해당함.` <br>
`reg = register라는 의미로, 값을 저장해놓는 변수를 의미한다.`<br>
`parameter = 상수를 정의할 때 사용`

### wire
```verilog
wire w1, w2; /* wire 선언 */
wire [7:0] bus; /* 8bit wire 선언 */
```

### reg 
```verilog
reg a; /*register 선언*/
reg[3:0] v; /* 4bit register 선언 */
reg signed [3:0] signed_reg; /* 4bit signed register 선언 */
```

## 숫자 표현

  - b = 2진수
  - d = 10진수
  - o = 8진수
  - h = 16진수 <br>
  ex) 7'b1101111 = 7bit의 2진수 데이터 1101111 <br>
  ex) 32'd1 = 32bit의 10진수 데이터 1



## 연산자

  - 기본적인 +, -, * 는 가능.
  - 관계연산 ==,>,<  역시 같다.
  - 논리연산 &&, ||, ! 도 동일함.
  - assign 은 조건연산과 결합연산이 존재함.(wire의 연산을 담당)
  ```verilog
  assign Y =(A>B) ? A: B;
  // A가 B보다 크면 Y에 A값을 할당, 그렇지 않으면 B를 할당
  ```
  ```verilog
  wire [7:0] Y; 
  // 결합 연산 전에 wire로 선언되어 있어야함.
  assign Y[7:0] ={A[3:0], B[3:0]};
  // 4bit A,B를 결합하여 Y를 만든다.
  // 여기서 A가 MSB, B가 LSB이다.
  ```
  - always reg에 값을 넣고 싶을 때 사용함. flip-flop 구조를 생각하면 이해가 쉬움.
  ```verilogy
  always@ (poseedge CLK)
    // if문, case문 등 값 연산 및 대입과정
    // 대입 시에는 <=를 이용함.
  ```
  
  - if 문 -> always문 안에서 사용가능
  - case 문 -> always문 안에서 사용가능


## 모듈
설계의 기본 단위. <br>
일반 프로그래밍 언어의 함수라고 생각하면됨.<br>
그렇지만 다른 프로그래밍과는 다른 게 <strong>병렬적으로</strong> 논리를 처리한다. <br>
프로그램이 아니라 실제 회로라고 생각하면 당연하게 이해할 수 있음.

### 선언과 정의

```verilog
module module_name (port_name, port_name2, ...);
/*
module_items
*/
endmodule
```

#### module items

크게 3가지로 나뉜다.
- input 
- output
- 논리

##### input 

```verilog
input a1, a2, en; /* 3개의 1bit 포트 */
input signed [7:0] a,b; /* 0~7bit signed 데이터를 갖는 포트 */
```

## Simulation 

### `timescale

`해당 명령어는 프로그램의 지연단위와 전파 지연시간을 설정합니다.`

`#숫자 를 통해 지연 시간을 적용할 수 있고, 이때 단위는 timescal에서 정한 지연단위에 따릅니다.`

### clk의 구현
```verilog
reg clock;

always begin
 #1 clock =!clock;
end

initial begin
 //Initialize clock
 clock = 0;
 
 //End simulation
 #10
 $finish;
end
```
