[
 {
  "InstFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
  "InstLine" : 1,
  "InstName" : "topmodule",
  "ModuleFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
  "ModuleLine" : 1,
  "ModuleName" : "topmodule",
  "SubInsts" : [
   {
    "InstFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
    "InstLine" : 32,
    "InstName" : "dmem",
    "ModuleFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
    "ModuleLine" : 113,
    "ModuleName" : "ram_module"
   },
   {
    "InstFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
    "InstLine" : 43,
    "InstName" : "imem",
    "ModuleFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
    "ModuleLine" : 142,
    "ModuleName" : "rom_module"
   },
   {
    "InstFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
    "InstLine" : 52,
    "InstName" : "machine",
    "ModuleFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
    "ModuleLine" : 311,
    "ModuleName" : "fsm"
   },
   {
    "InstFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
    "InstLine" : 73,
    "InstName" : "fb_inst",
    "ModuleFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
    "ModuleLine" : 162,
    "ModuleName" : "framebuffer"
   },
   {
    "InstFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
    "InstLine" : 92,
    "InstName" : "i_clkdiv",
    "ModuleFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/gowin_clkdiv/gowin_clkdiv.v",
    "ModuleLine" : 10,
    "ModuleName" : "Gowin_CLKDIV"
   },
   {
    "InstFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
    "InstLine" : 98,
    "InstName" : "led_inst",
    "ModuleFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
    "ModuleLine" : 202,
    "ModuleName" : "LED_Controller"
   }
  ]
 }
]