<attributes>
  <!-- =====================================================================
     HOST BOOT TARGETS
     Contains the definition of the different types of targets
     ================================================================= -->
  <targetType>
    <id>base</id>
    <attribute>
      <id>CLASS</id>
    </attribute>
    <attribute>
      <id>TYPE</id>
    </attribute>
    <attribute>
      <id>MODEL</id>
    </attribute>
    <attribute>
      <id>HUID</id>
    </attribute>
    <attribute>
      <id>PHYS_PATH</id>
    </attribute>
    <attribute>
      <id>AFFINITY_PATH</id>
    </attribute>
    <attribute>
      <id>PRIMARY_CAPABILITIES</id>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_FLAG</id>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>0</default>
    </attribute>
    <attribute>
      <id>RESOURCE_IS_CRITICAL</id>
      <default>0</default>
    </attribute>
    <attribute>
      <id>ORDINAL_ID</id>
    </attribute>
    <attribute>
      <id>FAPI_POS</id>
    </attribute>
    <attribute>
      <id>FAPI_NAME</id>
    </attribute>
  </targetType>
  <targetType>
    <id>chip</id>
    <parent>base</parent>
    <attribute>
      <id>CLASS</id>
      <default>CHIP</default>
    </attribute>
    <attribute>
      <id>POSITION</id>
    </attribute>
    <attribute>
      <id>FSI_MASTER_CHIP</id>
    </attribute>
    <attribute>
      <id>ALTFSI_MASTER_CHIP</id>
    </attribute>
    <attribute>
      <id>FSI_MASTER_TYPE</id>
      <default>NO_MASTER</default>
    </attribute>
    <attribute>
      <id>MRU_ID</id>
    </attribute>
    <attribute>
      <id>FSI_MASTER_PORT</id>
    </attribute>
    <attribute>
      <id>ALTFSI_MASTER_PORT</id>
    </attribute>
    <attribute>
      <id>FSI_SLAVE_CASCADE</id>
    </attribute>
    <attribute>
      <id>FSI_OPTION_FLAGS</id>
    </attribute>
    <attribute>
      <id>FRU_ID</id>
    </attribute>
  </targetType>
  <targetType>
    <id>chip-processor</id>
    <parent>chip</parent>
    <attribute>
      <id>TYPE</id>
      <default>PROC</default>
    </attribute>
    <attribute>
      <id>PROC_MASTER_TYPE</id>
    </attribute>
    <attribute>
      <id>PRIMARY_CAPABILITIES</id>
      <default>
        <field>
          <id>supportsFsiScom</id>
          <value>1</value>
        </field>
        <field>
          <id>supportsXscom</id>
          <value>1</value>
        </field>
        <field>
          <id>supportsInbandScom</id>
          <value>0</value>
        </field>
        <field>
          <id>reserved</id>
          <value>0</value>
        </field>
      </default>
    </attribute>
    <attribute>
      <!-- Processor chips have SCOM accessible FSI GP regs -->
      <id>FSI_GP_REG_SCOM_ACCESS</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>FABRIC_NODE_ID</id>
    </attribute>
    <!-- DEPRECATED -->
    <attribute>
      <id>FABRIC_GROUP_ID</id>
    </attribute>
    <attribute>
      <id>PROC_EFF_FABRIC_GROUP_ID</id>
    </attribute>
    <attribute>
      <id>FABRIC_CHIP_ID</id>
    </attribute>
    <attribute>
      <id>PROC_EFF_FABRIC_CHIP_ID</id>
    </attribute>
    <attribute>
      <!-- Processor chips have an SBE -->
      <id>CHIP_HAS_SBE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
      <default>0x00000001</default>
      <!-- GARD -->
    </attribute>
    <attribute>
      <id>VPD_REC_NUM</id>
    </attribute>
    <!-- New attributes for mss/proc_setup_bars -->
    <!--    proc_setup_bars_memory_attributes.xml   -->
    <!--    proc_setup_bars_l3_attributes.xml   -->
    <!--   proc_fab_smp_fabric_attributes.xml  -->
    <!-- Start pm_plat_attributes.xml -->
    <attribute>
      <id>PM_UNDERVOLTING_FRQ_MINIMUM</id>
    </attribute>
    <attribute>
      <id>PM_UNDERVOLTING_FREQ_MAXIMUM</id>
    </attribute>
    <attribute>
      <id>PM_SPIVID_PORT_ENABLE</id>
    </attribute>
    <attribute>
      <id>PM_APSS_CHIP_SELECT</id>
    </attribute>
    <attribute>
      <id>PM_PBAX_NODEID</id>
    </attribute>
    <attribute>
      <id>PBAX_GROUPID</id>
    </attribute>
    <attribute>
      <id>PBAX_CHIPID</id>
    </attribute>
    <attribute>
      <id>PBAX_BRDCST_ID_VECTOR</id>
    </attribute>
    <attribute>
      <id>PM_SLEEP_ENTRY</id>
    </attribute>
    <attribute>
      <id>PM_SLEEP_EXIT</id>
    </attribute>
    <attribute>
      <id>PM_SLEEP_TYPE</id>
    </attribute>
    <attribute>
      <id>PM_WINKLE_ENTRY</id>
    </attribute>
    <attribute>
      <id>PM_WINKLE_EXIT</id>
    </attribute>
    <attribute>
      <id>PM_WINKLE_TYPE</id>
    </attribute>
    <!-- End pm_plat_attributes.xml -->
    <!-- Start pm_hwp_attributes.xml -->
    <attribute>
      <id>PM_PFET_POWERDOWN_CORE_DELAY0</id>
    </attribute>
    <attribute>
      <id>PM_PFET_POWERDOWN_CORE_DELAY1</id>
    </attribute>
    <attribute>
      <id>PM_PFET_POWERDOWN_ECO_DELAY0</id>
    </attribute>
    <attribute>
      <id>PM_PFET_POWERDOWN_ECO_DELAY1</id>
    </attribute>
    <attribute>
      <id>PM_PFET_POWERUP_CORE_DELAY0</id>
    </attribute>
    <attribute>
      <id>PM_PFET_POWERUP_CORE_DELAY1</id>
    </attribute>
    <attribute>
      <id>PM_PFET_POWERUP_ECO_DELAY0</id>
    </attribute>
    <attribute>
      <id>PM_PFET_POWERUP_ECO_DELAY1</id>
    </attribute>
    <!-- End pm_hwp_attributes.xml -->
    <!-- Begin poreve_memory_attributes.xml -->
    <attribute>
      <id>SBE_SEEPROM_I2C_ADDRESS_BYTES</id>
    </attribute>
    <attribute>
      <id>PNOR_I2C_ADDRESS_BYTES</id>
    </attribute>
    <!-- End Supporting poreve_memory_attributes.xml -->
    <!-- TODO RTC 82688. This next attribute moves to hostboot only
     with this story  -->
    <attribute>
      <id>PROC_SECURITY_SETUP_VECTOR</id>
    </attribute>
    <attribute>
      <id>CDM_DOMAIN</id>
      <default>FABRIC</default>
    </attribute>
    <attribute>
      <id>HOT_PLUG_POWER_CONTROLLER_INFO</id>
    </attribute>
    <attribute>
      <id>PROC_R_LOADLINE_VDD_UOHM</id>
    </attribute>
    <attribute>
      <id>PROC_R_DISTLOSS_VDD_UOHM</id>
    </attribute>
    <attribute>
      <id>PROC_VRM_VOFFSET_VDD_UV</id>
    </attribute>
    <attribute>
      <id>PROC_R_LOADLINE_VDN_UOHM</id>
    </attribute>
    <attribute>
      <id>PROC_R_DISTLOSS_VDN_UOHM</id>
    </attribute>
    <attribute>
      <id>PROC_VRM_VOFFSET_VDN_UV</id>
    </attribute>
    <attribute>
      <id>PROC_R_LOADLINE_VCS_UOHM</id>
    </attribute>
    <attribute>
      <id>PROC_R_DISTLOSS_VCS_UOHM</id>
    </attribute>
    <attribute>
      <id>PROC_VRM_VOFFSET_VCS_UV</id>
    </attribute>
    <attribute>
      <id>ICACHE_ASSOC_SETS</id>
    </attribute>
    <attribute>
      <id>ICACHE_SIZE</id>
    </attribute>
    <attribute>
      <id>ICACHE_LINE_SIZE</id>
    </attribute>
    <attribute>
      <id>ICACHE_BLOCK_SIZE</id>
    </attribute>
    <attribute>
      <id>DCACHE_LINE_SIZE</id>
    </attribute>
    <attribute>
      <id>DCACHE_ASSOC_SETS</id>
    </attribute>
    <attribute>
      <id>DATA_CACHE_SIZE</id>
    </attribute>
    <attribute>
      <id>DATA_CACHE_LINE_SIZE</id>
    </attribute>
    <attribute>
      <id>L2_CACHE_LINE_SIZE</id>
    </attribute>
    <attribute>
      <id>L2_CACHE_SIZE</id>
    </attribute>
    <attribute>
      <id>L2_CACHE_ASSOC_SETS</id>
    </attribute>
    <attribute>
      <id>L3_CACHE_LINE_SIZE</id>
    </attribute>
    <attribute>
      <id>L3_CACHE_SIZE</id>
    </attribute>
    <attribute>
      <id>TLB_DATA_ENTRIES</id>
    </attribute>
    <attribute>
      <id>TLB_INSTR_ENTRIES</id>
    </attribute>
    <attribute>
      <id>TLB_DATA_ASSOC_SETS</id>
    </attribute>
    <attribute>
      <id>TLB_INSTR_ASSOC_SETS</id>
    </attribute>
    <attribute>
      <id>TLB_RESERVE_SIZE</id>
    </attribute>
    <attribute>
      <id>TIME_BASE</id>
    </attribute>
    <attribute>
      <id>CPU_ATTR</id>
    </attribute>
    <attribute>
      <id>XIVE_HW_RESET</id>
    </attribute>
    <attribute>
      <id>DISABLE_I2C_ENGINE2_PORT0_DIAG_MODE</id>
    </attribute>
  </targetType>
  <targetType>
    <id>unit</id>
    <parent>base</parent>
    <attribute>
      <id>CLASS</id>
      <default>UNIT</default>
    </attribute>
    <attribute>
      <id>MRU_ID</id>
    </attribute>
    <attribute>
      <id>PRIMARY_CAPABILITIES</id>
      <default>
        <field>
          <id>supportsFsiScom</id>
          <value>1</value>
        </field>
        <field>
          <id>supportsXscom</id>
          <value>1</value>
        </field>
        <field>
          <id>supportsInbandScom</id>
          <value>0</value>
        </field>
        <field>
          <id>reserved</id>
          <value>0</value>
        </field>
      </default>
    </attribute>
    <attribute>
      <id>CHIP_UNIT</id>
      <default>0</default>
    </attribute>
    <attribute>
      <id>CHIPLET_ID</id>
    </attribute>
    <attribute>
      <id>REL_POS</id>
    </attribute>
  </targetType>
  <!-- Memory Buffer Target Types -->
  <!-- Centaur chip/DMI -->
  <targetType>
    <id>chip-membuf-centaur</id>
    <parent>chip</parent>
    <attribute>
      <id>TYPE</id>
      <default>MEMBUF</default>
    </attribute>
    <attribute>
      <id>MODEL</id>
      <default>CENTAUR</default>
    </attribute>
    <attribute>
      <id>PRIMARY_CAPABILITIES</id>
      <default>
        <field>
          <id>supportsFsiScom</id>
          <value>1</value>
        </field>
        <field>
          <id>supportsXscom</id>
          <value>0</value>
        </field>
        <field>
          <id>supportsInbandScom</id>
          <value>1</value>
        </field>
        <field>
          <id>reserved</id>
          <value>0</value>
        </field>
      </default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
      <default>0x00000003</default>
      <!--GARD | MEMDIAG -->
    </attribute>
    <attribute>
      <id>EEPROM_VPD_PRIMARY_INFO</id>
    </attribute>
    <attribute>
      <id>I2C_BUS_SPEED_ARRAY</id>
      <default>0,0,0,0,0,400,0,400,400,0,0,0,0,0,0,0</default>
    </attribute>
    <attribute>
      <id>CENTAUR_ECID_FRU_ID</id>
      <default>0xFF</default>
    </attribute>
    <attribute>
      <id>MRW_MEM_SENSOR_CACHE_ADDR_MAP</id>
    </attribute>
    <attribute>
      <!-- Centaur memory buffer chips do not have SCOM accessible FSI GP regs -->
      <id>FSI_GP_REG_SCOM_ACCESS</id>
      <default>0</default>
    </attribute>
    <attribute>
      <!-- Centaur memory buffer chips do not have an SBE -->
      <id>CHIP_HAS_SBE</id>
      <default>0</default>
    </attribute>
    <attribute>
      <id>EI_BUS_TX_LANE_INVERT</id>
    </attribute>
    <!-- Begin poreve_memory_attributes.xml -->
    <attribute>
      <id>SBE_SEEPROM_I2C_ADDRESS_BYTES</id>
    </attribute>
    <attribute>
      <id>PNOR_I2C_ADDRESS_BYTES</id>
    </attribute>
    <!-- End poreve_memory_attributes.xml -->
    <attribute>
      <id>VPD_REC_NUM</id>
    </attribute>
    <attribute>
      <id>EI_BUS_TX_MSBSWAP</id>
    </attribute>
    <attribute>
      <id>MEMB_TP_BNDY_PLL_SCAN_SELECT</id>
    </attribute>
    <attribute>
      <id>CDIMM_SENSOR_MAP_PRIMARY</id>
    </attribute>
    <attribute>
      <id>CDIMM_SENSOR_MAP_SECONDARY</id>
    </attribute>
    <attribute>
      <id>DMI_DFE_OVERRIDE</id>
    </attribute>
    <attribute>
      <id>CDM_DOMAIN</id>
      <default>MEM</default>
    </attribute>
    <attribute>
      <id>FRU_ID</id>
    </attribute>
  </targetType>
  <!--Dummy card to use as a DIMM for initial I2C/EEPROM testing -->
  <targetType>
    <id>card</id>
    <parent>base</parent>
    <attribute>
      <id>CLASS</id>
      <default>CARD</default>
    </attribute>
  </targetType>
  <targetType>
    <id>lcard-dimm</id>
    <parent>card</parent>
    <attribute>
      <id>TYPE</id>
      <default>DIMM</default>
    </attribute>
    <attribute>
      <id>CLASS</id>
      <default>LOGICAL_CARD</default>
    </attribute>
    <attribute>
      <id>POSITION</id>
    </attribute>
    <attribute>
      <id>MBA_PORT</id>
    </attribute>
    <attribute>
      <id>MBA_DIMM</id>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
      <default>0x00000003</default>
      <!--GARD | MEMDIAG -->
    </attribute>
    <attribute>
      <id>EEPROM_VPD_PRIMARY_INFO</id>
    </attribute>
    <attribute>
      <id>TEMP_SENSOR_I2C_CONFIG</id>
    </attribute>
    <attribute>
      <id>VPD_REC_NUM</id>
    </attribute>
    <attribute>
      <id>CDM_DOMAIN</id>
      <default>DIMM</default>
    </attribute>
    <attribute>
      <id>FRU_ID</id>
    </attribute>
    <attribute>
      <id>REL_POS</id>
    </attribute>
  </targetType>
  <targetType>
    <id>lcard-dimm-jedec</id>
    <parent>lcard-dimm</parent>
    <attribute>
      <id>MODEL</id>
      <default>JEDEC</default>
    </attribute>
    <attribute>
      <id>CEN_DQ_TO_DIMM_CONN_DQ</id>
    </attribute>
  </targetType>
  <targetType>
    <id>lcard-dimm-cdimm</id>
    <parent>lcard-dimm</parent>
    <attribute>
      <id>MODEL</id>
      <default>CDIMM</default>
    </attribute>
  </targetType>
  <targetType>
    <id>lcard-dimm-ddr4</id>
    <parent>lcard-dimm</parent>
  </targetType>
  <targetType>
    <id>occ</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>OCC</default>
    </attribute>
    <attribute>
      <id>MODEL</id>
      <default>POWER9</default>
    </attribute>
    <attribute>
      <id>OCC_MASTER_CAPABLE</id>
    </attribute>
    <attribute>
      <id>FRU_ID</id>
    </attribute>
  </targetType>
  <!-- ****************************************** -->
  <!--             P9 targets                     -->
  <!-- ****************************************** -->
  <!-- TODO: RTC 129517 Need to update attributes for each target -->
  <!-- sys-sys-power9 -->
  <targetType>
    <id>sys-sys-power9</id>
    <parent>base</parent>
    <attribute>
      <id>CLASS</id>
      <default>SYS</default>
    </attribute>
    <attribute>
      <id>TYPE</id>
      <default>SYS</default>
    </attribute>
    <attribute>
      <id>MODEL</id>
      <default>POWER9</default>
    </attribute>
    <attribute>
      <id>HUID</id>
      <default>0x00010000</default>
    </attribute>
    <attribute>
      <id>EXECUTION_PLATFORM</id>
    </attribute>
    <attribute>
      <id>PHYS_PATH</id>
      <default>physical:sys-0</default>
    </attribute>
    <attribute>
      <id>AFFINITY_PATH</id>
      <default>affinity:sys-0</default>
    </attribute>
    <attribute>
      <id>XSCOM_BASE_ADDRESS</id>
    </attribute>
    <attribute>
      <id>IS_SIMULATION</id>
      <default>0</default>
    </attribute>
    <attribute>
      <id>TPM_REQUIRED</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_SUPPORTED_FREQ</id>
    </attribute>
    <!-- Max/min config attributes -->
    <attribute>
      <id>MAX_PROC_CHIPS_PER_NODE</id>
    </attribute>
    <attribute>
      <id>MAX_EXS_PER_PROC_CHIP</id>
    </attribute>
    <attribute>
      <id>MAX_CHIPLETS_PER_PROC</id>
      <!-- This number is from latest P9 chiplet list and ID diagram -->
      <default>43</default>
    </attribute>
    <attribute>
      <id>MAX_MCS_PER_SYSTEM</id>
    </attribute>
    <attribute>
      <id>TEST_NEGATIVE_FCN</id>
    </attribute>
    <!-- End max/min config attributes -->
    <attribute>
      <id>FRU_ID</id>
    </attribute>
    <attribute>
      <id>BMC_FRU_ID</id>
    </attribute>
    <attribute>
      <id>PROC_REFCLOCK_RCVR_TERM</id>
    </attribute>
    <attribute>
      <id>PCI_REFCLOCK_RCVR_TERM</id>
    </attribute>
    <attribute>
      <id>DD1_SLOW_PCI_REF_CLOCK</id>
    </attribute>
    <attribute>
      <id>DPO_MIN_FREQ_PERCENT</id>
    </attribute>
    <attribute>
      <id>FREQ_PROC_REFCLOCK</id>
    </attribute>
    <attribute>
      <id>FREQ_PROC_REFCLOCK_KHZ</id>
    </attribute>
    <attribute>
      <id>FREQ_MEM_REFCLOCK</id>
    </attribute>
    <attribute>
      <id>MAX_ALLOWED_DIMM_FREQ</id>
    </attribute>
    <attribute>
      <id>REQUIRED_SYNCH_MODE</id>
    </attribute>
    <attribute>
      <id>FREQ_A_MHZ</id>
    </attribute>
    <attribute>
      <id>FREQ_PB_MHZ</id>
    </attribute>
    <attribute>
      <id>ASYNC_NEST_FREQ_MHZ</id>
    </attribute>
    <attribute>
      <id>FREQ_PCIE_MHZ</id>
    </attribute>
    <attribute>
      <id>MSS_MBA_ADDR_INTERLEAVE_BIT</id>
    </attribute>
    <attribute>
      <id>MSS_MBA_CACHELINE_INTERLEAVE_MODE</id>
    </attribute>
    <attribute>
      <id>PROC_EPS_TABLE_TYPE</id>
    </attribute>
    <attribute>
      <id>PROC_FABRIC_PUMP_MODE</id>
    </attribute>
    <attribute>
      <id>X_EREPAIR_THRESHOLD_FIELD</id>
    </attribute>
    <attribute>
      <id>A_EREPAIR_THRESHOLD_FIELD</id>
    </attribute>
    <attribute>
      <id>DMI_EREPAIR_THRESHOLD_FIELD</id>
    </attribute>
    <attribute>
      <id>X_EREPAIR_THRESHOLD_MNFG</id>
    </attribute>
    <attribute>
      <id>A_EREPAIR_THRESHOLD_MNFG</id>
    </attribute>
    <attribute>
      <id>DMI_EREPAIR_THRESHOLD_MNFG</id>
    </attribute>
    <attribute>
      <id>MRW_SAFEMODE_MEM_THROTTLE_NUMERATOR_PER_MBA</id>
    </attribute>
    <attribute>
      <id>MRW_SAFEMODE_MEM_THROTTLE_NUMERATOR_PER_CHIP</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_THERMAL_MEMORY_POWER_LIMIT</id>
    </attribute>
    <attribute>
      <id>EXTERNAL_VRM_TRANSITION_START_NS</id>
    </attribute>
    <attribute>
      <id>EXTERNAL_VRM_TRANSITION_RATE_INC_UV_PER_US</id>
    </attribute>
    <attribute>
      <id>EXTERNAL_VRM_TRANSITION_RATE_DEC_UV_PER_US</id>
    </attribute>
    <attribute>
      <id>EXTERNAL_VRM_TRANSITION_STABILIZATION_TIME_NS</id>
    </attribute>
    <attribute>
      <id>EXTERNAL_VRM_STEPSIZE</id>
    </attribute>
    <attribute>
      <id>EXTERNAL_VRM_STEPDELAY</id>
    </attribute>
    <attribute>
      <id>PM_SPIVID_FREQUENCY</id>
    </attribute>
    <attribute>
      <id>PM_SAFE_FREQUENCY</id>
    </attribute>
    <attribute>
      <id>PM_RESONANT_CLOCK_FULL_CLOCK_SECTOR_BUFFER_FREQUENCY</id>
    </attribute>
    <attribute>
      <id>PM_RESONANT_CLOCK_LOW_BAND_LOWER_FREQUENCY</id>
    </attribute>
    <attribute>
      <id>PM_RESONANT_CLOCK_LOW_BAND_UPPER_FREQUENCY</id>
    </attribute>
    <attribute>
      <id>PM_RESONANT_CLOCK_HIGH_BAND_LOWER_FREQUENCY</id>
    </attribute>
    <attribute>
      <id>PM_RESONANT_CLOCK_HIGH_BAND_UPPER_FREQUENCY</id>
    </attribute>
    <attribute>
      <id>MEM_MIRROR_PLACEMENT_POLICY</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_DIMM_POWER_CURVE_PERCENT_UPLIFT</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_DIMM_POWER_CURVE_PERCENT_UPLIFT_IDLE</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_PERIODIC_ZQCAL_MODE_OPTIONS</id>
    </attribute>
    <attribute>
      <id>MRW_MEM_THROTTLE_DENOMINATOR</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_MAX_DRAM_DATABUS_UTIL</id>
    </attribute>
    <attribute>
      <id>MRW_CDIMM_MASTER_I2C_TEMP_SENSOR_ENABLE</id>
    </attribute>
    <attribute>
      <id>MRW_CDIMM_SPARE_I2C_TEMP_SENSOR_ENABLE</id>
    </attribute>
    <attribute>
      <id>
      MSS_MRW_VMEM_REGULATOR_POWER_LIMIT_PER_DIMM_ADJ_ENABLE</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_MAX_NUMBER_DIMMS_POSSIBLE_PER_VMEM_REGULATOR</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_PERIODIC_MEMCAL_MODE_OPTIONS</id>
    </attribute>
    <attribute>
      <id>SYSTEM_IVRMS_ENABLED</id>
    </attribute>
    <attribute>
      <id>PM_SYSTEM_IVRM_VPD_MIN_LEVEL</id>
    </attribute>
    <attribute>
      <id>MRW_STRICT_MBA_PLUG_RULE_CHECKING</id>
    </attribute>
    <attribute>
      <id>MNFG_DMI_MIN_EYE_WIDTH</id>
    </attribute>
    <attribute>
      <id>MNFG_DMI_MIN_EYE_HEIGHT</id>
    </attribute>
    <attribute>
      <id>MNFG_ABUS_MIN_EYE_WIDTH</id>
    </attribute>
    <attribute>
      <id>MNFG_ABUS_MIN_EYE_HEIGHT</id>
    </attribute>
    <attribute>
      <id>MNFG_XBUS_MIN_EYE_WIDTH</id>
    </attribute>
    <attribute>
      <id>REDUNDANT_CLOCKS</id>
    </attribute>
    <attribute>
      <id>MSS_DRAMINIT_RESET_DISABLE</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_POWER_CONTROL_REQUESTED</id>
    </attribute>
    <attribute>
      <id>MNFG_TH_P8EX_L2_CACHE_CES</id>
    </attribute>
    <attribute>
      <id>MNFG_TH_P8EX_L2_DIR_CES</id>
    </attribute>
    <attribute>
      <id>MNFG_TH_P8EX_L3_CACHE_CES</id>
    </attribute>
    <attribute>
      <id>MNFG_TH_P8EX_L3_DIR_CES</id>
    </attribute>
    <attribute>
      <id>FIELD_TH_P8EX_L2_LINE_DELETES</id>
    </attribute>
    <attribute>
      <id>FIELD_TH_P8EX_L3_LINE_DELETES</id>
    </attribute>
    <attribute>
      <id>FIELD_TH_P8EX_L2_COL_REPAIRS</id>
    </attribute>
    <attribute>
      <id>FIELD_TH_P8EX_L3_COL_REPAIRS</id>
    </attribute>
    <attribute>
      <id>MNFG_TH_P8EX_L2_LINE_DELETES</id>
    </attribute>
    <attribute>
      <id>MNFG_TH_P8EX_L3_LINE_DELETES</id>
    </attribute>
    <attribute>
      <id>MNFG_TH_P8EX_L2_COL_REPAIRS</id>
    </attribute>
    <attribute>
      <id>MNFG_TH_P8EX_L3_COL_REPAIRS</id>
    </attribute>
    <attribute>
      <id>MNFG_TH_CEN_MBA_RT_SOFT_CE_TH_ALGO</id>
    </attribute>
    <attribute>
      <id>MNFG_TH_CEN_MBA_IPL_SOFT_CE_TH_ALGO</id>
    </attribute>
    <attribute>
      <id>MNFG_TH_CEN_MBA_RT_RCE_PER_RANK</id>
    </attribute>
    <attribute>
      <id>MNFG_TH_CEN_L4_CACHE_CES</id>
    </attribute>
    <attribute>
      <id>MNFG_TH_RCD_PARITY_ERRORS</id>
    </attribute>
    <attribute>
      <id>MNFG_TH_MEMORY_IUES</id>
    </attribute>
    <attribute>
      <id>MNFG_TH_MEMORY_IMPES</id>
    </attribute>
    <attribute>
      <id>RCD_PARITY_RECONFIG_LOOPS_ALLOWED</id>
    </attribute>
    <attribute>
      <id>RCD_PARITY_RECONFIG_LOOP_COUNT</id>
    </attribute>
    <attribute>
      <id>OPT_MEMMAP_GROUP_POLICY</id>
    </attribute>
    <attribute>
      <id>BRAZOS_RX_FIFO_OVERRIDE</id>
    </attribute>
    <attribute>
      <id>MRW_MBA_CACHELINE_INTERLEAVE_MODE_CONTROL</id>
    </attribute>
    <attribute>
      <id>MAX_PROC_CHIPS_PER_NODE</id>
    </attribute>
    <attribute>
      <id>MAX_EXS_PER_PROC_CHIP</id>
    </attribute>
    <attribute>
      <id>MAX_MBAS_PER_MEMBUF_CHIP</id>
    </attribute>
    <attribute>
      <id>MAX_MBA_PORTS_PER_MBA</id>
    </attribute>
    <attribute>
      <id>MAX_DIMMS_PER_MBA_PORT</id>
    </attribute>
    <attribute>
      <id>MAX_CHIPLETS_PER_PROC</id>
    </attribute>
    <attribute>
      <id>MAX_MCS_PER_SYSTEM</id>
    </attribute>
    <attribute>
      <id>RUN_MAX_MEM_PATTERNS</id>
    </attribute>
    <attribute>
      <id>SP_FUNCTIONS</id>
    </attribute>
    <attribute>
      <id>HB_SETTINGS</id>
    </attribute>
    <attribute>
      <id>PAYLOAD_KIND</id>
    </attribute>
    <attribute>
      <id>ISTEP_MODE</id>
    </attribute>
    <attribute>
      <id>CDM_POLICIES</id>
    </attribute>
    <attribute>
      <id>HOSTSVC_PLID</id>
    </attribute>
    <attribute>
      <id>MNFG_FLAGS</id>
    </attribute>
    <attribute>
      <id>NUMERIC_POD_TYPE_TEST</id>
    </attribute>
    <attribute>
      <id>DUMMY_RW</id>
    </attribute>
    <attribute>
      <id>DO_ABUS_DECONFIG</id>
    </attribute>
    <attribute>
      <id>PLCK_IPL_ATTR_OVERRIDES_EXIST</id>
    </attribute>
    <attribute>
      <id>PAYLOAD_IN_MIRROR_MEM</id>
    </attribute>
    <!-- AVP override for fused cores or normal cores -->
    <attribute>
      <id>FUSED_CORE_MODE</id>
    </attribute>
    <attribute>
      <id>MIRROR_BASE_ADDRESS</id>
    </attribute>
    <attribute>
      <id>EFFECTIVE_EC</id>
    </attribute>
    <attribute>
      <id>HB_RSV_MEM_SIZE_MB</id>
    </attribute>
    <attribute>
      <id>FREQ_CORE_MAX</id>
    </attribute>
    <attribute>
      <id>THREAD_COUNT</id>
    </attribute>
    <attribute>
      <id>PFET_POWERUP_DELAY_NS</id>
    </attribute>
    <attribute>
      <id>PFET_POWERDOWN_DELAY_NS</id>
    </attribute>
    <attribute>
      <id>PFET_VDD_VOFF_SEL</id>
    </attribute>
    <attribute>
      <id>PFET_VCS_VOFF_SEL</id>
    </attribute>
    <attribute>
      <id>SYSTEM_IPL_PHASE</id>
    </attribute>
    <attribute>
      <id>PROC_FABRIC_A_BUS_WIDTH</id>
    </attribute>
    <attribute>
      <id>PROC_FABRIC_X_BUS_WIDTH</id>
    </attribute>
    <attribute>
      <id>PROC_FABRIC_CCSM_MODE</id>
    </attribute>
    <attribute>
      <id>PROC_FABRIC_SMP_OPTICS_MODE</id>
    </attribute>
    <attribute>
      <id>PROC_FABRIC_CAPI_MODE</id>
    </attribute>
    <!-- HDAT Hostboot Runtime Data Info -->
    <attribute>
      <id>MSS_MRW_PREFETCH_ENABLE</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_CLEANER_ENABLE</id>
    </attribute>
    <attribute>
      <id>MRW_DRAMINIT_RESET_DISABLE</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_SAFEMODE_MEM_THROTTLED_N_COMMANDS_PER_PORT</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_SAFEMODE_MEM_THROTTLED_N_COMMANDS_PER_SLOT</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_THERMAL_MEMORY_POWER_LIMIT</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_DIMM_POWER_CURVE_PERCENT_UPLIFT</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_DIMM_POWER_CURVE_PERCENT_UPLIFT_IDLE</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_MEM_M_DRAM_CLOCKS</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_MAX_DRAM_DATABUS_UTIL</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_POWER_CONTROL_REQUESTED</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_IDLE_POWER_CONTROL_REQUESTED</id>
    </attribute>
    <attribute>
      <id>
      MSS_MRW_VMEM_REGULATOR_POWER_LIMIT_PER_DIMM_ADJ_ENABLE</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_MAX_NUMBER_DIMMS_POSSIBLE_PER_VMEM_REGULATOR</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_AVDD_OFFSET_DISABLE</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_VDD_OFFSET_DISABLE</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_VCS_OFFSET_DISABLE</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_VPP_OFFSET_DISABLE</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_VDDR_OFFSET_DISABLE</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_FINE_REFRESH_MODE</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_TEMP_REFRESH_RANGE</id>
    </attribute>
    <attribute>
      <id>MRW_HW_MIRRORING_ENABLE</id>
    </attribute>
    <!-- attributes for sbe_start -->
    <attribute>
      <id>SBE_UPDATE_DISABLE</id>
    </attribute>
    <attribute>
      <id>NEST_PLL_BUCKET</id>
    </attribute>
    <attribute>
      <id>SECURITY_ENABLE</id>
    </attribute>
    <!-- proc_fbc_eff_config -->
    <!-- End proc_fbc_eff_config -->
    <attribute>
      <id>MSS_VOLT_DDR3_VDDR_SLOPE</id>
    </attribute>
    <attribute>
      <id>MSS_VOLT_DDR3_VDDR_INTERCEPT</id>
    </attribute>
    <attribute>
      <id>MSS_VOLT_DDR4_VDDR_SLOPE</id>
    </attribute>
    <attribute>
      <id>MSS_VOLT_DDR4_VDDR_INTERCEPT</id>
    </attribute>
    <attribute>
      <id>MRW_DDR3_VDDR_MAX_LIMIT</id>
    </attribute>
    <attribute>
      <id>MRW_DDR4_VDDR_MAX_LIMIT</id>
    </attribute>
    <attribute>
      <id>MSS_VOLT_DDR3_VDDR_SLOPE_POST_DRAM_INIT</id>
    </attribute>
    <attribute>
      <id>MSS_VOLT_DDR3_VDDR_INTERCEPT_POST_DRAM_INIT</id>
    </attribute>
    <attribute>
      <id>MRW_DDR3_VDDR_MAX_LIMIT_POST_DRAM_INIT</id>
    </attribute>
    <attribute>
      <id>MSS_VOLT_DDR4_VDDR_SLOPE_POST_DRAM_INIT</id>
    </attribute>
    <attribute>
      <id>MSS_VOLT_DDR4_VDDR_INTERCEPT_POST_DRAM_INIT</id>
    </attribute>
    <attribute>
      <id>MRW_DDR4_VDDR_MAX_LIMIT_POST_DRAM_INIT</id>
    </attribute>
    <attribute>
      <id>MSS_VOLT_VPP_SLOPE</id>
    </attribute>
    <attribute>
      <id>MSS_VOLT_VPP_INTERCEPT</id>
    </attribute>
    <attribute>
      <id>MSS_INTERLEAVE_ENABLE</id>
    </attribute>
    <attribute>
      <id>MSS_INTERLEAVE_GRANULARITY</id>
    </attribute>
    <!-- Enable memory voltages -->
    <attribute>
      <id>SUPPORTS_DYNAMIC_MEM_VOLT</id>
    </attribute>
    <attribute>
      <id>MSS_VDD_PROGRAM</id>
    </attribute>
    <attribute>
      <id>MSS_AVDD_PROGRAM</id>
    </attribute>
    <attribute>
      <id>MSS_VCS_PROGRAM</id>
    </attribute>
    <attribute>
      <id>MSS_VPP_PROGRAM</id>
    </attribute>
    <attribute>
      <id>MSS_VDDR_PROGRAM</id>
    </attribute>
    <!-- p9_setup_bars - Begin -->
    <attribute>
      <id>PROC_PCIE_MMIO_BAR0_BASE_ADDR_OFFSET</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_MMIO_BAR1_BASE_ADDR_OFFSET</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_REGISTER_BAR_BASE_ADDR_OFFSET</id>
    </attribute>
    <attribute>
      <id>PROC_XSCOM_BAR_BASE_ADDR_OFFSET</id>
    </attribute>
    <attribute>
      <id>PROC_LPC_BAR_BASE_ADDR_OFFSET</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_BAR_SIZE</id>
    </attribute>
    <attribute>
      <id>PROC_FSP_BAR_BASE_ADDR_OFFSET</id>
    </attribute>
    <attribute>
      <id>PROC_FSP_BAR_SIZE</id>
    </attribute>
    <attribute>
      <id>PROC_PSI_BRIDGE_BAR_BASE_ADDR_OFFSET</id>
    </attribute>
    <attribute>
      <id>PROC_NPU_PHY0_BAR_BASE_ADDR_OFFSET</id>
    </attribute>
    <attribute>
      <id>PROC_NPU_PHY1_BAR_BASE_ADDR_OFFSET</id>
    </attribute>
    <attribute>
      <id>PROC_NPU_MMIO_BAR_BASE_ADDR_OFFSET</id>
    </attribute>
    <attribute>
      <id>PROC_NX_RNG_BAR_BASE_ADDR_OFFSET</id>
    </attribute>
    <attribute>
      <id>PROC_FSP_MMIO_MASK_SIZE</id>
    </attribute>
    <!-- p9_setup_bars - End -->
    <attribute>
      <id>IVRM_DEADZONE_MV</id>
    </attribute>
    <attribute>
      <id>PM_SAFE_FREQUENCY_MHZ</id>
    </attribute>
    <attribute>
      <id>PM_SAFE_VOLTAGE_MV</id>
    </attribute>
    <attribute>
      <id>FSP_BAR_SIZE</id>
    </attribute>
    <attribute>
      <id>MRW_VMEM_REGULATOR_MEMORY_POWER_LIMIT_PER_DIMM_DDR4</id>
    </attribute>
    <attribute>
      <id>MRW_VMEM_REGULATOR_MEMORY_POWER_LIMIT_PER_DIMM_DDR3</id>
    </attribute>
    <attribute>
      <id>SYSTEM_RESCLK_STEP_DELAY</id>
    </attribute>
    <attribute>
      <id>SYSTEM_WOF_ENABLED</id>
    </attribute>
    <attribute>
      <id>WOF_VRATIO_SELECT</id>
    </attribute>
    <attribute>
      <id>WOF_ENABLE_VRATIO</id>
    </attribute>
    <attribute>
      <id>WOF_ENABLE_FRATIO</id>
    </attribute>
    <attribute>
      <id>WOF_POWER_LIMIT</id>
    </attribute>
    <attribute>
      <id>SYS_VFRT_STATIC_DATA_ENABLE</id>
    </attribute>
    <attribute>
      <id>WOF_TABLE_LID_NUMBER</id>
    </attribute>
    <attribute>
      <id>VDM_ENABLE</id>
    </attribute>
    <attribute>
      <id>STOP5_DISABLE</id>
    </attribute>
    <attribute>
      <id>SUPPORTED_STOP_STATES</id>
    </attribute>
    <attribute>
      <id>SYSTEM_FAMILY</id>
    </attribute>
    <attribute>
      <id>SYSTEM_TYPE</id>
    </attribute>
    <attribute>
      <id>SBE_IMAGE_MINIMUM_VALID_ECS</id>
    </attribute>
    <attribute>
      <id>MAX_SBE_SEEPROM_SIZE</id>
    </attribute>
    <attribute>
      <id>SBE_SYS_CONFIG</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_PWR_INTERCEPT</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_PWR_SLOPE</id>
    </attribute>
    <attribute>
      <id>IVRM_STRENGTH_LOOKUP</id>
    </attribute>
    <attribute>
      <id>IVRM_VIN_MULTIPLIER</id>
    </attribute>
    <attribute>
      <id>IVRM_VIN_MAX_MV</id>
    </attribute>
    <attribute>
      <id>IVRM_STEP_DELAY_NS</id>
    </attribute>
    <attribute>
      <id>IVRM_STABILIZATION_DELAY_NS</id>
    </attribute>
    <attribute>
      <id>SYSTEM_RESCLK_ENABLE</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_REFRESH_RATE_REQUEST</id>
    </attribute>
    <attribute>
      <id>MSS_MRW_TEMP_REFRESH_MODE</id>
    </attribute>
    <attribute>
      <id>NEST_LEAKAGE_PERCENT</id>
    </attribute>
    <attribute>
      <id>POUND_W_STATIC_DATA_ENABLE</id>
    </attribute>
    <attribute>
      <id>PGPE_HCODE_FUNCTION_ENABLE</id>
    </attribute>
  </targetType>
  <!-- enc-node-power9 -->
  <targetType>
    <id>enc-node-power9</id>
    <parent>base</parent>
    <attribute>
      <id>CLASS</id>
      <default>ENC</default>
    </attribute>
    <attribute>
      <id>TYPE</id>
      <default>NODE</default>
    </attribute>
    <attribute>
      <id>MODEL</id>
      <default>POWER9</default>
    </attribute>
    <attribute>
      <id>FIELD_CORE_OVERRIDE</id>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
      <default>0x00000009</default>
      <!-- HOSTSVC_HBEL and GARD -->
    </attribute>
    <attribute>
      <id>CDM_DOMAIN</id>
      <default>NODE</default>
    </attribute>
    <attribute>
      <id>FRU_ID</id>
    </attribute>
    <attribute>
      <id>EEPROM_VPD_PRIMARY_INFO</id>
    </attribute>
    <attribute>
      <id>VPD_REC_NUM</id>
    </attribute>
  </targetType>
  <!-- chip-tpm-cectpm -->
  <targetType>
    <id>chip-tpm-cectpm</id>
    <parent>chip</parent>
    <attribute>
      <id>TYPE</id>
      <default>TPM</default>
    </attribute>
    <attribute>
      <id>MODEL</id>
      <default>CECTPM</default>
    </attribute>
    <attribute>
      <id>TPM_INFO</id>
    </attribute>
  </targetType>
  <!-- chip-processor-power9 -->
  <targetType>
    <id>chip-processor-power9</id>
    <parent>chip-processor</parent>
    <attribute>
      <id>DUMMY_RW</id>
    </attribute>
    <attribute>
      <id>EEPROM_VPD_PRIMARY_INFO</id>
    </attribute>
    <attribute>
      <id>EEPROM_VPD_BACKUP_INFO</id>
    </attribute>
    <attribute>
      <id>EEPROM_SBE_PRIMARY_INFO</id>
    </attribute>
    <attribute>
      <id>EEPROM_SBE_BACKUP_INFO</id>
    </attribute>
    <attribute>
      <id>I2C_BUS_SPEED_ARRAY</id>
      <default>0,0,0,0,0,0,0,0,0,0,0,0</default>
    </attribute>
    <!-- From PHYP Memory Map -->
    <attribute>
      <id>NPU_MMIO_BAR_BASE_ADDR</id>
    </attribute>
    <attribute>
      <id>NPU_MMIO_BAR_SIZE</id>
    </attribute>
    <attribute>
      <id>FSP_BASE_ADDR</id>
    </attribute>
    <attribute>
      <id>FSP_BAR_SIZE</id>
    </attribute>
    <attribute>
      <id>PSI_BRIDGE_BASE_ADDR</id>
    </attribute>
    <attribute>
      <id>INTP_BASE_ADDR</id>
    </attribute>
    <attribute>
      <id>PHB_BASE_ADDRS</id>
    </attribute>
    <attribute>
      <id>PCI_BASE_ADDRS_64</id>
    </attribute>
    <attribute>
      <id>PCI_BASE_ADDRS_32</id>
    </attribute>
    <attribute>
      <id>RNG_BAR_SIZE</id>
    </attribute>
    <attribute>
      <id>IMT_BASE_ADDR</id>
    </attribute>
    <attribute>
      <id>IMT_BAR_SIZE</id>
    </attribute>
    <attribute>
      <id>VAS_HYPERVISOR_WINDOW_CONTEXT_ADDR</id>
    </attribute>
    <attribute>
      <id>VAS_USER_WINDOW_CONTEXT_ADDR</id>
    </attribute>
    <attribute>
      <id>LPC_BUS_ADDR</id>
    </attribute>
    <attribute>
      <id>NVIDIA_NPU_PRIVILEGED_ADDR</id>
    </attribute>
    <attribute>
      <id>NVIDIA_NPU_USER_REG_ADDR</id>
    </attribute>
    <attribute>
      <id>NVIDIA_PHY0_REG_ADDR</id>
    </attribute>
    <attribute>
      <id>NVIDIA_PHY1_REG_ADDR</id>
    </attribute>
    <attribute>
      <id>XIVE_CONTROLLER_BAR_ADDR</id>
    </attribute>
    <attribute>
      <id>PSI_HB_ESB_ADDR</id>
    </attribute>
    <attribute>
      <id>XIVE_THREAD_MGMT1_BAR_ADDR</id>
    </attribute>
    <attribute>
      <id>NX_RNG_ADDR</id>
    </attribute>
    <!-- end Memory Map -->
    <attribute>
      <id>I2C_SLAVE_ADDRESS</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_NUM_PHB</id>
      <default>6</default>
    </attribute>
    <attribute>
      <id>PROC_PCIE_NUM_IOP</id>
      <default>3</default>
    </attribute>
    <attribute>
      <id>PROC_PCIE_NUM_PEC</id>
      <default>3</default>
    </attribute>
    <attribute>
      <id>PROC_PCIE_NUM_LANES</id>
      <default>48</default>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PHB_ACTIVE</id>
    </attribute>
    <attribute>
      <id>PROC_DCM_INSTALLED</id>
    </attribute>
    <attribute>
      <id>XSCOM_BASE_ADDRESS</id>
    </attribute>
    <attribute>
      <id>I2C_BUS_DIV_REF</id>
    </attribute>
    <attribute>
      <id>VDD_AVSBUS_RAIL</id>
    </attribute>
    <attribute>
      <id>VDD_AVSBUS_BUSNUM</id>
    </attribute>
    <attribute>
      <id>VDN_AVSBUS_RAIL</id>
    </attribute>
    <attribute>
      <id>VDN_AVSBUS_BUSNUM</id>
    </attribute>
    <attribute>
      <id>VCS_AVSBUS_RAIL</id>
    </attribute>
    <attribute>
      <id>VCS_AVSBUS_BUSNUM</id>
    </attribute>
    <attribute>
      <id>CLOCK_PLL_MUX</id>
    </attribute>
    <attribute>
      <id>CLOCK_PLL_MUX0</id>
    </attribute>
    <attribute>
      <id>BOOT_FREQ_MULT</id>
    </attribute>
    <attribute>
      <id>CDM_DOMAIN</id>
      <default>FABRIC</default>
    </attribute>
    <attribute>
      <id>OBUS_RATIO_VALUE</id>
    </attribute>
    <attribute>
      <id>ISTEP_MODE</id>
    </attribute>
    <attribute>
      <id>EXTERNAL_VRM_STEPSIZE</id>
    </attribute>
    <attribute>
      <id>EXTERNAL_VRM_STEPDELAY</id>
    </attribute>
    <!-- proc_fbc_eff_config_links -->
    <!-- End proc_fbc_eff_config_links -->
    <attribute>
      <id>PROC_FABRIC_SYSTEM_ID</id>
    </attribute>
    <!-- Processor characteristics for HDAT -->
    <attribute>
      <id>DATA_CACHE_SIZE</id>
      <default>32</default>
      <!-- 32KB -->
    </attribute>
    <attribute>
      <id>L3_CACHE_SIZE</id>
      <default>10240</default>
      <!-- 10MB -->
    </attribute>
    <attribute>
      <id>ICACHE_ASSOC_SETS</id>
      <default>8</default>
      <!-- 8-way associativity -->
    </attribute>
    <attribute>
      <id>TLB_DATA_ENTRIES</id>
      <default>1024</default>
    </attribute>
    <attribute>
      <id>TLB_INSTR_ENTRIES</id>
      <default>0</default>
    </attribute>
    <attribute>
      <id>TLB_DATA_ASSOC_SETS</id>
      <default>4</default>
    </attribute>
    <attribute>
      <id>TLB_INSTR_ASSOC_SETS</id>
      <default>0</default>
    </attribute>
    <attribute>
      <id>TLB_RESERVE_SIZE</id>
      <default>128</default>
    </attribute>
    <attribute>
      <id>DATA_CACHE_LINE_SIZE</id>
      <default>128</default>
    </attribute>
    <attribute>
      <id>L3_CACHE_LINE_SIZE</id>
      <default>128</default>
    </attribute>
    <attribute>
      <id>DCACHE_LINE_SIZE</id>
      <default>128</default>
    </attribute>
    <attribute>
      <id>DCACHE_ASSOC_SETS</id>
      <default>8</default>
    </attribute>
    <attribute>
      <id>ICACHE_BLOCK_SIZE</id>
      <default>128</default>
    </attribute>
    <attribute>
      <id>ICACHE_SIZE</id>
      <default>32</default>
    </attribute>
    <attribute>
      <id>ICACHE_LINE_SIZE</id>
      <default>128</default>
    </attribute>
    <attribute>
      <id>CPU_ATTR</id>
      <default>0x0000001D</default>
    </attribute>
    <attribute>
      <id>L2_CACHE_LINE_SIZE</id>
      <default>128</default>
    </attribute>
    <attribute>
      <id>L2_CACHE_SIZE</id>
      <default>512</default>
    </attribute>
    <attribute>
      <id>L2_CACHE_ASSOC_SETS</id>
      <default>8</default>
    </attribute>
    <!-- End processor characteristics for HDAT -->
    <attribute>
      <id>LPC_BASE_ADDR</id>
    </attribute>
    <!-- p9_setup_bars - Begin -->
    <attribute>
      <id>PROC_NPU_PHY0_BAR_ENABLE</id>
    </attribute>
    <attribute>
      <id>PROC_NPU_PHY1_BAR_ENABLE</id>
    </attribute>
    <attribute>
      <id>PROC_NPU_MMIO_BAR_ENABLE</id>
    </attribute>
    <attribute>
      <id>PROC_NX_RNG_BAR_ENABLE</id>
    </attribute>
    <attribute>
      <id>PROC_FSP_BAR_ENABLE</id>
    </attribute>
    <attribute>
      <id>PROC_PSI_BRIDGE_BAR_ENABLE</id>
    </attribute>
    <!-- p9_setup_bars - End -->
    <attribute>
      <id>TDP_RDP_CURRENT_FACTOR</id>
    </attribute>
    <!-- Process Voltage Rail Ids -->
    <attribute>
      <id>NEST_VDD_ID</id>
    </attribute>
    <attribute>
      <id>NEST_VDN_ID</id>
    </attribute>
    <attribute>
      <id>NEST_VCS_ID</id>
    </attribute>
    <attribute>
      <id>NEST_VIO_ID</id>
    </attribute>
    <attribute>
      <id>NEST_VDDR_ID</id>
    </attribute>
    <attribute>
      <id>I2C_BUS_DIV_NEST</id>
    </attribute>
    <attribute>
      <id>VCS_I2C_RAIL</id>
    </attribute>
    <attribute>
      <id>VCS_I2C_BUSNUM</id>
    </attribute>
    <attribute>
      <id>MB_BIT_RATE_DIVISOR_REFCLK</id>
    </attribute>
    <!-- START memory workaround for DD1.02 -->
    <!-- END memory workaround for DD1.02 -->
  </targetType>
  <!-- chip-processor-power9 -->
  <!-- chip-processor-nimbus -->
  <targetType>
    <id>chip-processor-nimbus</id>
    <parent>chip-processor-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>NIMBUS</default>
    </attribute>
  </targetType>
  <!-- chip-processor-nimbus -->
  <!-- chip-processor-cumulus -->
  <targetType>
    <id>chip-processor-cumulus</id>
    <parent>chip-processor-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>CUMULUS</default>
    </attribute>
  </targetType>
  <!-- p9 sub-units -->
  <!-- EQ chiplet: Use same EQ target for Nimbus and Cumulus
     6 EQs on Nimbus
     Quad: 2 ex's and one ep -->
  <targetType>
    <id>unit-eq-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>EQ</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
      <default>0x00000001</default>
      <!-- GARD -->
    </attribute>
    <attribute>
      <id>PARENT_PERVASIVE</id>
    </attribute>
    <attribute>
      <id>CDM_DOMAIN</id>
      <default>CPU</default>
    </attribute>
  </targetType>
  <!-- EX: Use same EX target for both Nimbus and Cumulus
     2 EXs per EQ
     EX (L2/L3, 2x Core) -->
  <targetType>
    <id>unit-ex-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>EX</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
      <default>0x00000001</default>
      <!-- GARD -->
    </attribute>
    <attribute>
      <id>CDM_DOMAIN</id>
      <default>CPU</default>
    </attribute>
  </targetType>
  <!-- CORE: Use same CORE target for both Nimbus and Cumulus
     A collection of 4 threads -->
  <targetType>
    <id>unit-core-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>CORE</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
      <default>0x00000001</default>
      <!-- GARD -->
    </attribute>
    <attribute>
      <id>PARENT_PERVASIVE</id>
    </attribute>
    <attribute>
      <id>CDM_DOMAIN</id>
      <default>CPU</default>
    </attribute>
  </targetType>
  <!-- MCS
     Nimbus : 4 MCS under each chip
              (MCUnit left has two, MCUnit right has two)
     Cumulus: None  -->
  <targetType>
    <id>unit-mcs-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>MCS</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
      <default>0x00000003</default>
      <!-- GARD | MEMDIAG -->
    </attribute>
    <attribute>
      <id>EEPROM_VPD_PRIMARY_INFO</id>
    </attribute>
    <attribute>
      <id>IBSCOM_MCS_BASE_ADDR</id>
    </attribute>
    <attribute>
      <id>EI_BUS_TX_MSBSWAP</id>
    </attribute>
    <attribute>
      <id>PARENT_PERVASIVE</id>
    </attribute>
    <!--HWSV needs to update names so we can remove this-->
    <!--HWSV needs to update names so we can remove this-->
    <!--HWSV needs to update names so we can remove this-->
    <!--HWSV needs to update names so we can remove this-->
    <!--HWSV needs to update names so we can remove this-->
    <!--HWSV needs to update names so we can remove this-->
    <attribute>
      <id>VPD_REC_NUM</id>
    </attribute>
    <attribute>
      <id>CDM_DOMAIN</id>
      <default>MEM</default>
    </attribute>
    <attribute>
      <id>MEMVPD_POS</id>
    </attribute>
    <attribute>
      <id>DMI_REFCLOCK_SWIZZLE</id>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-mcs-nimbus</id>
    <parent>unit-mcs-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>NIMBUS</default>
    </attribute>
  </targetType>
  <!-- MCA
     Nimbus : 2 MCAs under each MCS (total of 8 per chip)
     Cumulus: No MCA
     Tied 1-1 to a DDR port -->
  <targetType>
    <id>unit-mca-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>MCA</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
      <default>0x00000003</default>
      <!-- GARD | MEMDIAG -->
    </attribute>
    <attribute>
      <id>PARENT_PERVASIVE</id>
    </attribute>
    <attribute>
      <id>CDM_DOMAIN</id>
      <default>MEM</default>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-mca-nimbus</id>
    <parent>unit-mca-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>NIMBUS</default>
    </attribute>
  </targetType>
  <!-- MCBIST
     Nimbus : 1 per MCU (total of 2 per chip)
     Cumulus: None  -->
  <targetType>
    <id>unit-mcbist-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>MCBIST</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
      <default>0x00000003</default>
      <!-- GARD | MEMDIAG -->
    </attribute>
    <attribute>
      <id>PARENT_PERVASIVE</id>
    </attribute>
    <attribute>
      <id>CDM_DOMAIN</id>
      <default>MEM</default>
    </attribute>
    <!-- Enable memory voltage attributes -->
    <!-- Static voltages -->
    <!-- Dynamic voltages -->
    <!-- Unique domain id -->
    <attribute>
      <id>VPP_ID</id>
    </attribute>
    <attribute>
      <id>VDDR_ID</id>
    </attribute>
    <attribute>
      <id>VCS_ID</id>
    </attribute>
    <attribute>
      <id>VDD_ID</id>
    </attribute>
    <attribute>
      <id>AVDD_ID</id>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-mcbist-nimbus</id>
    <parent>unit-mcbist-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>NIMBUS</default>
    </attribute>
  </targetType>
  <!-- MI
     Nimbus : None
     Cumulus: total of 4 per chip -->
  <targetType>
    <id>unit-mi-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>MI</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>PARENT_PERVASIVE</id>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-mi-cumulus</id>
    <parent>unit-mi-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>CUMULUS</default>
    </attribute>
  </targetType>
  <!-- DMI
     Nimbus : None
     Cumulus: 2 per MI (total of 8 per chip) -->
  <targetType>
    <id>unit-dmi-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>DMI</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>PARENT_PERVASIVE</id>
    </attribute>
    <attribute>
      <id>EI_BUS_TX_MSBSWAP</id>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-dmi-cumulus</id>
    <parent>unit-dmi-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>CUMULUS</default>
    </attribute>
  </targetType>
  <!-- PEC corresponds to IOP. Use same PEC target for Nimbus and Cumulus
     Nimbus : 3 per chip
     Cumulus: 3 per chip  -->
  <targetType>
    <id>unit-pec-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>PEC</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>PARENT_PERVASIVE</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_RX_CDR_GAIN</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_RX_PK_INIT</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_RX_INIT_GAIN</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_RX_SIGDET_LVL</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_RX_ROT_RST_FW</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_RX_LOFF_CONTROL</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_RX_VGA_CONTRL_REGISTER3</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_RX_ROT_CDR_LOOKAHEAD</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_RX_ROT_CDR_SSC</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_PCLCK_CNTL_PLLA</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_PCLCK_CNTL_PLLB</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_TX_DCLCK_ROT</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_TX_FIFO_CONFIG_OFFSET</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_TX_PCIE_RECV_DETECT_CNTL_REG1</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_TX_PCIE_RECV_DETECT_CNTL_REG2</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_TX_POWER_SEQ_ENABLE</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_RX_PHASE_ROTATOR_CNTL</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_RX_VGA_CNTL_REG1</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_RX_VGA_CNTL_REG2</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_RX_SIGDET_CNTL</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_SYSTEM_CNTL</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_PCS_M_CNTL</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_IOP_SWAP</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_IOP_CONFIG</id>
    </attribute>
    <attribute>
      <id>CDM_DOMAIN</id>
      <default>IO</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
      <default>0x00000001</default>
      <!-- GARD -->
    </attribute>
    <attribute>
      <id>PROC_PCIE_LANE_MASK</id>
    </attribute>
    <attribute>
      <id>PEC_PCIE_LANE_MASK_NON_BIFURCATED</id>
    </attribute>
    <attribute>
      <id>PEC_PCIE_LANE_MASK_BIFURCATED</id>
    </attribute>
    <attribute>
      <id>PEC_PCIE_IOP_SWAP_NON_BIFURCATED</id>
    </attribute>
    <attribute>
      <id>PEC_PCIE_IOP_SWAP_BIFURCATED</id>
    </attribute>
    <attribute>
      <id>PEC_PCIE_IOP_REVERSAL</id>
    </attribute>
    <attribute>
      <id>PEC_PCIE_IOP_REVERSAL_NON_BIFURCATED</id>
    </attribute>
    <attribute>
      <id>PEC_PCIE_IOP_REVERSAL_BIFURCATED</id>
    </attribute>
  </targetType>
  <!-- unit-pec-power9 -->
  <!-- PHB
     Nimbus : 6 per PEC (total of 18 per chip)
     Cumulus: 6 per PEC -->
  <targetType>
    <id>unit-phb-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>PHB</default>
    </attribute>
    <attribute>
      <id>PROC_PCIE_NUM_LANES</id>
      <default>48</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
      <default>0x00000001</default>
      <!-- GARD -->
    </attribute>
    <attribute>
      <id>PARENT_PERVASIVE</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_BAR_ENABLE</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_BAR_BASE_ADDR</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_BAR_SIZE</id>
    </attribute>
    <attribute>
      <id>CDM_DOMAIN</id>
      <default>IO</default>
    </attribute>
    <attribute>
      <id>PROC_PCIE_LANE_EQUALIZATION_GEN3</id>
    </attribute>
    <attribute>
      <id>PROC_PCIE_LANE_EQUALIZATION_GEN4</id>
    </attribute>
  </targetType>
  <!-- unit-phb-power9 -->
  <targetType>
    <id>unit-phb-nimbus</id>
    <parent>unit-phb-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>NIMBUS</default>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-phb-cumulus</id>
    <parent>unit-phb-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>CUMULUS</default>
    </attribute>
  </targetType>
  <!-- OBUS
     Nimbus : 2 per chip (OB0 and OB3)
     Cumulus: 4 per chip (OB0, OB1, OB2, and OB3)  -->
  <targetType>
    <id>unit-obus-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>OBUS</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>PARENT_PERVASIVE</id>
    </attribute>
    <attribute>
      <id>OPTICS_CONFIG_MODE</id>
    </attribute>
    <attribute>
      <id>PEER_TARGET</id>
    </attribute>
    <attribute>
      <id>CDM_DOMAIN</id>
      <default>FABRIC</default>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
      <default>0x00000001</default>
      <!-- GARD -->
    </attribute>
  </targetType>
  <targetType>
    <id>unit-obus-nimbus</id>
    <parent>unit-obus-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>NIMBUS</default>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-obus-cumulus</id>
    <parent>unit-obus-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>CUMULUS</default>
    </attribute>
  </targetType>
  <!-- NV
     Nimbus : 1 per chip
     Cumulus: 1 per chip -->
  <targetType>
    <id>unit-nv-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>NV</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>CDM_DOMAIN</id>
      <default>FABRIC</default>
    </attribute>
    <attribute>
      <id>PARENT_PERVASIVE</id>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
      <default>0x00000001</default>
      <!-- GARD -->
    </attribute>
  </targetType>
  <targetType>
    <id>unit-nv-nimbus</id>
    <parent>unit-nv-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>NIMBUS</default>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-nv-cumulus</id>
    <parent>unit-nv-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>CUMULUS</default>
    </attribute>
  </targetType>
  <!-- PPE
     Nimbus : 21, including the SBE (1 SBE, 1 Powerbus/Fabric PPE,
              4 GPEs, 12 CMEs, and 3 IO PPEs.
     Cumulus: 23 (2 additional IO-PPE instances) -->
  <targetType>
    <id>unit-ppe-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>PPE</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>0</default>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-ppe-nimbus</id>
    <parent>unit-ppe-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>NIMBUS</default>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-ppe-cumulus</id>
    <parent>unit-ppe-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>CUMULUS</default>
    </attribute>
  </targetType>
  <!-- PERV
     Nimbus : 43 (1 per chiplet)
     Cumulus: 1 per chiplet -->
  <targetType>
    <id>unit-perv-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>PERV</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>0</default>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-perv-nimbus</id>
    <parent>unit-perv-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>NIMBUS</default>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-perv-cumulus</id>
    <parent>unit-perv-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>CUMULUS</default>
    </attribute>
  </targetType>
  <!-- XBUS
     Nimbus : 1 per chip
     Cumulus: 7  -->
  <targetType>
    <id>unit-xbus-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>XBUS</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
      <default>0x00000001</default>
      <!--GARD -->
    </attribute>
    <attribute>
      <id>CHIP_UNIT</id>
    </attribute>
    <attribute>
      <id>PEER_TARGET</id>
    </attribute>
    <attribute>
      <id>CDM_DOMAIN</id>
      <default>FABRIC</default>
    </attribute>
    <attribute>
      <id>PARENT_PERVASIVE</id>
    </attribute>
    <attribute>
      <id>IO_XBUS_TX_MARGIN_RATIO</id>
    </attribute>
    <attribute>
      <id>IO_XBUS_TX_FFE_PRECURSOR</id>
    </attribute>
    <attribute>
      <id>EI_BUS_TX_MSBSWAP</id>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-xbus-nimbus</id>
    <parent>unit-xbus-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>NIMBUS</default>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-xbus-cumulus</id>
    <parent>unit-xbus-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>CUMULUS</default>
    </attribute>
  </targetType>
  <!-- CAPP
     Nimbus : 2 per chip
     Cumulus: 2  -->
  <targetType>
    <id>unit-capp-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>CAPP</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
      <default>0x00000001</default>
      <!-- GARD -->
    </attribute>
    <attribute>
      <id>PRIMARY_CAPABILITIES</id>
      <default>
        <field>
          <id>supportsFsiScom</id>
          <value>0</value>
        </field>
        <field>
          <id>supportsXscom</id>
          <value>0</value>
        </field>
        <field>
          <id>supportsInbandScom</id>
          <value>0</value>
        </field>
        <field>
          <id>reserved</id>
          <value>0</value>
        </field>
      </default>
    </attribute>
    <attribute>
      <id>PARENT_PERVASIVE</id>
    </attribute>
    <attribute>
      <id>CDM_DOMAIN</id>
      <default>FABRIC</default>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-capp-nimbus</id>
    <parent>unit-capp-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>NIMBUS</default>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-capp-cumulus</id>
    <parent>unit-capp-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>CUMULUS</default>
    </attribute>
  </targetType>
  <!-- SBE
     Nimbus : 1 per chip
     Cumulus: 1 -->
  <targetType>
    <id>unit-sbe-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>SBE</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>0</default>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-sbe-nimbus</id>
    <parent>unit-sbe-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>NIMBUS</default>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-sbe-cumulus</id>
    <parent>unit-sbe-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>CUMULUS</default>
    </attribute>
  </targetType>
  <!-- OCC
     Nimbus : 1 per chip
     Cumulus: 1  -->
  <targetType>
    <id>unit-occ-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>OCC</default>
    </attribute>
    <attribute>
      <id>MODEL</id>
      <default>POWER9</default>
    </attribute>
    <attribute>
      <id>OCC_MASTER_CAPABLE</id>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-occ-nimbus</id>
    <parent>unit-occ-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>NIMBUS</default>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-occ-cumulus</id>
    <parent>unit-occ-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>CUMULUS</default>
    </attribute>
  </targetType>
  <!-- L4 (Centaur) -->
  <targetType>
    <id>unit-l4-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>L4</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-l4-centaur</id>
    <parent>unit-l4-power9</parent>
    <attribute>
      <id>MODEL</id>
      <default>CENTAUR</default>
    </attribute>
  </targetType>
  <targetType>
    <id>unit-nx-power9</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>NX</default>
    </attribute>
    <attribute>
      <id>DECONFIG_GARDABLE</id>
      <default>1</default>
    </attribute>
    <attribute>
      <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
      <default>0x00000001</default>
      <!--GARD -->
    </attribute>
    <attribute>
      <id>PRIMARY_CAPABILITIES</id>
      <default>
        <field>
          <id>supportsFsiScom</id>
          <value>0</value>
        </field>
        <field>
          <id>supportsXscom</id>
          <value>0</value>
        </field>
        <field>
          <id>supportsInbandScom</id>
          <value>0</value>
        </field>
        <field>
          <id>reserved</id>
          <value>0</value>
        </field>
      </default>
    </attribute>
    <attribute>
      <id>CDM_DOMAIN</id>
      <default>FABRIC</default>
    </attribute>
  </targetType>
  <targetType>
    <id>uart</id>
    <parent>unit</parent>
    <attribute>
      <id>CLASS</id>
      <default>UNIT</default>
    </attribute>
    <attribute>
      <id>TYPE</id>
      <default>UART</default>
    </attribute>
  </targetType>
  <targetType>
    <id>sp</id>
    <parent>chip</parent>
    <attribute>
      <id>CLASS</id>
      <default>CHIP</default>
    </attribute>
    <attribute>
      <id>TYPE</id>
      <default>SP</default>
    </attribute>
  </targetType>
  <targetType>
    <id>bmc</id>
    <parent>sp</parent>
    <attribute>
      <id>TYPE</id>
      <default>SP</default>
    </attribute>
    <attribute>
      <id>MODEL</id>
      <default>BMC</default>
    </attribute>
  </targetType>
  <targetType>
    <id>power-supply</id>
    <parent>unit</parent>
    <attribute>
      <id>CLASS</id>
      <default>UNIT</default>
    </attribute>
    <attribute>
      <id>TYPE</id>
      <default>PS</default>
    </attribute>
  </targetType>
  <targetType>
    <id>fan</id>
    <parent>unit</parent>
    <attribute>
      <id>CLASS</id>
      <default>UNIT</default>
    </attribute>
    <attribute>
      <id>TYPE</id>
      <default>FAN</default>
    </attribute>
  </targetType>
  <targetType>
    <id>vrm</id>
    <parent>unit</parent>
    <attribute>
      <id>CLASS</id>
      <default>UNIT</default>
    </attribute>
    <attribute>
      <id>TYPE</id>
      <default>VRM</default>
    </attribute>
  </targetType>
  <targetType>
    <id>usb</id>
    <parent>unit</parent>
    <attribute>
      <id>CLASS</id>
      <default>UNIT</default>
    </attribute>
    <attribute>
      <id>TYPE</id>
      <default>USB</default>
    </attribute>
  </targetType>
  <targetType>
    <id>eth</id>
    <parent>unit</parent>
    <attribute>
      <id>CLASS</id>
      <default>UNIT</default>
    </attribute>
    <attribute>
      <id>TYPE</id>
      <default>ETH</default>
    </attribute>
  </targetType>
  <targetType>
    <id>panel</id>
    <parent>unit</parent>
    <attribute>
      <id>TYPE</id>
      <default>PANEL</default>
    </attribute>
  </targetType>
  <!-- End p9 sub-units -->
  <targetTypeExtension>
    <id>sys-sys-power9</id>
    <attribute>
      <id>ADC_CHANNEL_FUNC_IDS</id>
    </attribute>
    <attribute>
      <id>ADC_CHANNEL_SENSOR_NUMBERS</id>
    </attribute>
    <attribute>
      <id>ADC_CHANNEL_GNDS</id>
    </attribute>
    <attribute>
      <id>ADC_CHANNEL_GAINS</id>
    </attribute>
    <attribute>
      <id>ADC_CHANNEL_OFFSETS</id>
    </attribute>
    <attribute>
      <id>APSS_GPIO_PORT_MODES</id>
    </attribute>
    <attribute>
      <id>APSS_GPIO_PORT_PINS</id>
    </attribute>
    <attribute>
      <id>IPMI_SENSORS</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_DIMM_THROTTLE_TEMP_DEG_C</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_DIMM_ERROR_TEMP_DEG_C</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_MEMCTRL_THROTTLE_TEMP_DEG_C</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_PROC_WEIGHT</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_QUAD_WEIGHT</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_PROC_DVFS_TEMP_DEG_C</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_MEMCTRL_ERROR_TEMP_DEG_C</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_N_BULK_POWER_LIMIT_WATTS</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_N_MAX_MEM_POWER_WATTS</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_MEMCTRL_READ_TIMEOUT_SEC</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_DIMM_READ_TIMEOUT_SEC</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_PROC_ERROR_TEMP_DEG_C</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_MIN_MEM_UTILIZATION_THROTTLING</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_PROC_READ_TIMEOUT_SEC</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_REGULATOR_EFFICIENCY_FACTOR</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_MIN_POWER_CAP_WATTS</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_SOFT_MIN_PCAP_WATTS</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_N_PLUS_ONE_BULK_POWER_LIMIT_WATTS</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_N_PLUS_ONE_MAX_MEM_POWER_WATTS</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_TURBO_MODE_SUPPORTED</id>
    </attribute>
    <attribute>
      <id>OPAL_MODEL</id>
    </attribute>
    <attribute>
      <id>PHYP_SYSTEM_TYPE</id>
    </attribute>
    <attribute>
      <id>ASCII_VPD_LX_KEYWORD</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_PM_MODE</id>
    </attribute>
    <attribute>
      <id>OPEN_POWER_PM_MODE_FREQ_PERCENT</id>
    </attribute>
    <attribute>
      <id>IPS_ENABLE</id>
    </attribute>
    <attribute>
      <id>IPS_ENTER_TIME_SECONDS</id>
    </attribute>
    <attribute>
      <id>IPS_ENTER_UTILIZATION_PERCENT</id>
    </attribute>
    <attribute>
      <id>IPS_EXIT_TIME_SECONDS</id>
    </attribute>
    <attribute>
      <id>IPS_EXIT_UTILIZATION_PERCENT</id>
    </attribute>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>enc-node-power9</id>
    <attribute>
      <id>IPMI_SENSORS</id>
    </attribute>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>chip-processor</id>
    <attribute>
      <id>HDAT_I2C_ENGINE</id>
    </attribute>
    <attribute>
      <id>HDAT_I2C_MASTER_PORT</id>
    </attribute>
    <attribute>
      <id>HDAT_I2C_DEVICE_TYPE</id>
    </attribute>
    <attribute>
      <id>HDAT_I2C_ADDR</id>
    </attribute>
    <attribute>
      <id>HDAT_I2C_SLAVE_PORT</id>
    </attribute>
    <attribute>
      <id>HDAT_I2C_BUS_FREQ</id>
    </attribute>
    <attribute>
      <id>HDAT_I2C_DEVICE_PURPOSE</id>
    </attribute>
    <attribute>
      <id>HDAT_I2C_ELEMENTS</id>
    </attribute>
    <attribute>
      <id>IPMI_INSTANCE</id>
      <default>0xFF</default>
    </attribute>
    <attribute>
      <id>PROC_HW_TOPOLOGY</id>
      <default>0x00000000</default>
    </attribute>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>chip-processor-power9</id>
    <attribute>
      <id>IPMI_SENSORS</id>
    </attribute>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>chip-membuf-centaur</id>
    <attribute>
      <id>GPIO_INFO</id>
    </attribute>
    <attribute>
      <id>ISDIMM_MBVPD_INDEX</id>
    </attribute>
    <attribute>
      <id>IPMI_SENSORS</id>
    </attribute>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>unit-core-power9</id>
    <attribute>
      <id>IPMI_SENSORS</id>
    </attribute>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>unit-ex-power9</id>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>unit-eq-power9</id>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>lcard-dimm</id>
    <attribute>
      <id>IPMI_SENSORS</id>
    </attribute>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>unit-mcs-nimbus</id>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>unit-xbus-nimbus</id>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>occ</id>
    <attribute>
      <id>IPMI_SENSORS</id>
    </attribute>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>chip-tpm-cectpm</id>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>unit-occ-power9</id>
    <attribute>
      <id>IPMI_SENSORS</id>
    </attribute>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>base</id>
    <attribute>
      <id>ORDINAL_ID</id>
    </attribute>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>sp</id>
    <attribute>
      <id>CHIP_VER</id>
    </attribute>
    <attribute>
      <id>HW_VER</id>
    </attribute>
    <attribute>
      <id>SW_VER</id>
    </attribute>
    <attribute>
      <id>ROLE</id>
    </attribute>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>bmc</id>
    <attribute>
      <id>CHIP_VER</id>
    </attribute>
    <attribute>
      <id>HW_VER</id>
    </attribute>
    <attribute>
      <id>SW_VER</id>
    </attribute>
    <attribute>
      <id>ROLE</id>
    </attribute>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>unit-pci-power9</id>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>uart</id>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>sp</id>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>power-supply</id>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>fan</id>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>vrm</id>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>usb</id>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>eth</id>
  </targetTypeExtension>
  <targetTypeExtension>
    <id>panel</id>
  </targetTypeExtension>
</attributes>
