var g_data = {"name":"axi_SI_coupler_wrapper.sv","src":"module axi_slave_interface_coupler #(\n	      parameter W_DATA_WIDTH=32,\n	      parameter R_DATA_WIDTH=16,\n	      parameter CROSSBAR_D_WIDTH=32,\n	      parameter ID_WIDTH=4,\n	      parameter ADDR_WIDTH=12,\n              parameter AW_USER_ENABLE=0,\n	      parameter AWUSER_WIDTH = 1,\n	      parameter WUSER_ENABLE = 0,\n              parameter WUSER_WIDTH = 1,\n              parameter BUSER_ENABLE = 0,\n              parameter BUSER_WIDTH = 1,\n              parameter ARUSER_ENABLE = 0,\n              parameter STRB_WIDTH=4, \n              parameter ARUSER_WIDTH = 1,\n              parameter RUSER_ENABLE = 0,\n              parameter RUSER_WIDTH = 1,\n	      parameter COUPLER_REG_INSTANCE=0\n\n           )\n	\n         (  \n              input                      clk,\n              input                      rst,    \n              input   [ID_WIDTH-1:0]     s_axi_awid,\n              input   [ADDR_WIDTH-1:0]   s_axi_awaddr,\n              input   [7:0]              s_axi_awlen,\n              input   [2:0]              s_axi_awsize,\n              input   [1:0]              s_axi_awburst,\n              input                      s_axi_awlock,\n              input   [3:0]              s_axi_awcache,\n              input   [2:0]              s_axi_awprot,\n              input   [3:0]              s_axi_awqos,\n              input   [3:0]              s_axi_awregion,\n              input   [AWUSER_WIDTH-1:0] s_axi_awuser,\n              input                      s_axi_awvalid,\n              output             	   s_axi_awready,\n              input   [W_DATA_WIDTH-1:0]   s_axi_wdata,\n              input   [W_DATA_WIDTH/8-1:0]   s_axi_wstrb,\n              input                      s_axi_wlast,\n              input   [WUSER_WIDTH-1:0]  s_axi_wuser,\n              input                      s_axi_wvalid,\n              output                     s_axi_wready,\n              output  [ID_WIDTH-1:0]     s_axi_bid,\n              output  [1:0]              s_axi_bresp,\n              output  [BUSER_WIDTH-1:0]  s_axi_buser,\n              output                     s_axi_bvalid,\n              input                      s_axi_bready,\n              input   [ID_WIDTH-1:0]     s_axi_arid,\n              input   [ADDR_WIDTH-1:0]   s_axi_araddr,\n              input   [7:0]              s_axi_arlen,\n              input   [2:0]              s_axi_arsize,\n              input   [1:0]              s_axi_arburst,\n              input                      s_axi_arlock,\n              input   [3:0]              s_axi_arcache,\n              input   [2:0]              s_axi_arprot,\n              input   [3:0]              s_axi_arqos,\n              input   [3:0]              s_axi_arregion,\n              input   [ARUSER_WIDTH-1:0] s_axi_aruser,\n              input                      s_axi_arvalid,\n              output                     s_axi_arready,\n              output  [ID_WIDTH-1:0]     s_axi_rid,\n              output  [R_DATA_WIDTH-1:0] s_axi_rdata,\n              output  [1:0]              s_axi_rresp,\n              output                     s_axi_rlast,\n              output  [RUSER_WIDTH-1:0]  s_axi_ruser,\n              output                     s_axi_rvalid,\n              input                      s_axi_rready,\n\n              /*\n               * AXI master interfaces\n               */\n              output wire [ID_WIDTH-1:0]     m_axi_awid,\n              output wire [ADDR_WIDTH-1:0]   m_axi_awaddr,\n              output wire [7:0]              m_axi_awlen,\n              output wire [2:0]              m_axi_awsize,\n              output wire [1:0]              m_axi_awburst,\n              output wire                    m_axi_awlock,\n              output wire [3:0]              m_axi_awcache,\n              output wire [2:0]              m_axi_awprot,\n              output wire [3:0]              m_axi_awqos,\n              output wire [3:0]              m_axi_awregion,\n              output wire [AWUSER_WIDTH-1:0] m_axi_awuser,\n              output wire                    m_axi_awvalid,\n              input  wire                    m_axi_awready,\n              output wire [CROSSBAR_D_WIDTH-1:0]   m_axi_wdata,\n              output wire [CROSSBAR_D_WIDTH/8-1:0]   m_axi_wstrb,\n              output wire                    m_axi_wlast,\n              output wire [WUSER_WIDTH-1:0]  m_axi_wuser,\n              output wire                    m_axi_wvalid,\n              input  wire                    m_axi_wready,\n              input  wire [ID_WIDTH-1:0]     m_axi_bid,\n              input  wire [1:0]              m_axi_bresp,\n              input  wire [BUSER_WIDTH-1:0]  m_axi_buser,\n              input  wire                    m_axi_bvalid,\n              output wire                    m_axi_bready,\n              output wire [ID_WIDTH-1:0]     m_axi_arid,\n              output wire [ADDR_WIDTH-1:0]   m_axi_araddr,\n              output wire [7:0]              m_axi_arlen,\n              output wire [2:0]              m_axi_arsize,\n              output wire [1:0]              m_axi_arburst,\n              output wire                    m_axi_arlock,\n              output wire [3:0]              m_axi_arcache,\n              output wire [2:0]              m_axi_arprot,\n              output wire [3:0]              m_axi_arqos,\n              output wire [3:0]              m_axi_arregion,\n              output wire [ARUSER_WIDTH-1:0] m_axi_aruser,\n              output wire                    m_axi_arvalid,\n              input  wire                    m_axi_arready,\n              input  wire [ID_WIDTH-1:0]     m_axi_rid,\n              input  wire [CROSSBAR_D_WIDTH-1:0]   m_axi_rdata,\n              input  wire [1:0]              m_axi_rresp,\n              input  wire                    m_axi_rlast,\n              input  wire [RUSER_WIDTH-1:0]  m_axi_ruser,\n              input  wire                    m_axi_rvalid,\n              output wire                    m_axi_rready\n             );\n\n/////wire declarations between fifo and register////////////\n   //wire                      f_r_axi_rready;\n   wire                      f_r_arvalid;\n   wire [ARUSER_WIDTH-1:0]   f_r_aruser;\n   wire [3:0]		     f_r_arrregion;\n   wire [3:0]		     f_r_ar_qos;\n   wire [2:0]		     f_r_arprot;\n   wire [3:0]		     f_r_arcache;\n   wire      		     f_r_arlock;\n   //wire [1:0]		     f_r_axi_arburst;\n   //wire [2:0]		     f_r_axi_arsize;\n   wire [ID_WIDTH-1:0]       f_r_axi_awid;\n   wire [ADDR_WIDTH-1:0]     f_r_axi_awaddr;\n   wire [7:0]                f_r_axi_awlen;\n   wire [2:0]                f_r_axi_awsize;\n   wire [1:0]                f_r_axi_awburst;\n   wire                      f_r_axi_awlock;\n   wire [3:0]                f_r_axi_awcache;\n   wire [2:0]                f_r_axi_awprot;\n   wire [3:0]                f_r_axi_awqos;\n   wire [3:0]                f_r_axi_awregion;\n   wire [AWUSER_WIDTH-1:0]   f_r_axi_awuser;\n   wire                      f_r_axi_awvalid;\n   wire                      f_r_axi_awready;\n   wire [W_DATA_WIDTH-1:0]   f_r_axi_wdata;\n   wire [W_DATA_WIDTH/8-1:0]     f_r_axi_wstrb;\n   wire                      f_r_axi_wlast;\n   wire [WUSER_WIDTH-1:0]    f_r_axi_wuser;\n   wire                      f_r_axi_wvalid;\n   wire                      f_r_axi_wready;\n   wire [ID_WIDTH-1:0]       f_r_axi_bid;\n   wire [1:0]                f_r_axi_bresp;\n   wire [BUSER_WIDTH-1:0]    f_r_axi_buser;\n   wire                      f_r_axi_bvalid;\n   wire                      f_r_axi_bready;\n   wire [ID_WIDTH-1:0]       f_r_axi_arid;\n   wire [ADDR_WIDTH-1:0]     f_r_axi_araddr;\n   wire [7:0]                f_r_axi_arlen;\n   wire [2:0]                f_r_axi_arsize;\n   wire [1:0]                f_r_axi_arburst;\n   wire                      f_r_axi_arlock;\n   wire [3:0]                f_r_axi_arcache;\n   wire [2:0]                f_r_axi_arprot;\n   wire [3:0]                f_r_axi_arqos;\n   wire [ARUSER_WIDTH-1:0]   f_r_axi_aruser;\n   wire                      f_r_axi_arvalid;\n   wire                      f_r_axi_arready;\n   wire [ID_WIDTH-1]         f_r_axi_rid;\n   wire [R_DATA_WIDTH-1:0]   f_r_axi_rdata;\n   wire [1:0]                f_r_axi_rresp;\n   wire                      f_r_axi_rlast;\n   wire [RUSER_WIDTH-1:0]    f_r_axi_ruser;\n   wire                      f_r_axi_rvalid;\n   wire                      f_r_axi_rready;\n\n\n///////////wire declarations between register and  adapter/////////////////////\n   //wire                      r_a_axi_rready;\n   wire                      r_a_arvalid;\n   wire [ARUSER_WIDTH-1:0]   r_a_aruser;\n   wire [3:0]                r_a_arrregion;\n   wire [3:0]                r_a_ar_qos;\n   wire [2:0]                r_a_arprot;\n   wire [3:0]                r_a_arcache;\n   wire                      r_a_arlock;\n   //wire [1:0]                r_a_axi_arburst;\n   //wire [2:0]                r_a_axi_arsize;\n   wire [ID_WIDTH-1:0]       r_a_axi_awid;\n   wire [ADDR_WIDTH-1:0]     r_a_axi_awaddr;\n   wire [7:0]                r_a_axi_awlen;\n   wire [2:0]                r_a_axi_awsize;\n   wire [1:0]                r_a_axi_awburst;\n   wire                      r_a_axi_awlock;\n   wire [3:0]                r_a_axi_awcache;\n   wire [2:0]                r_a_axi_awprot;\n   wire [3:0]                r_a_axi_awqos;\n   wire [3:0]                r_a_axi_awregion;\n   wire [AWUSER_WIDTH-1:0]   r_a_axi_awuser;\n   wire                      r_a_axi_awvalid;\n   wire                      r_a_axi_awready;\n   wire [W_DATA_WIDTH-1:0]   r_a_axi_wdata;\n   wire [W_DATA_WIDTH/8-1:0]     r_a_axi_wstrb;\n   wire                      r_a_axi_wlast;\n   wire [WUSER_WIDTH-1:0]    r_a_axi_wuser;\n   wire                      r_a_axi_wvalid;\n   wire                      r_a_axi_wready;\n   wire [ID_WIDTH-1:0]       r_a_axi_bid;\n   wire [1:0]                r_a_axi_bresp;\n   wire [BUSER_WIDTH-1:0]    r_a_axi_buser;\n   wire                      r_a_axi_bvalid;\n   wire                      r_a_axi_bready;\n   wire [ID_WIDTH-1:0]       r_a_axi_arid;\n   wire [ADDR_WIDTH-1:0]     r_a_axi_araddr;\n   wire [7:0]                r_a_axi_arlen;\n   wire [2:0]                r_a_axi_arsize;\n   wire [1:0]                r_a_axi_arburst;\n   wire                      r_a_axi_arlock;\n   wire [3:0]                r_a_axi_arcache;\n   wire [2:0]                r_a_axi_arprot;\n   wire [3:0]                r_a_axi_arqos;\n   wire [ARUSER_WIDTH-1:0]   r_a_axi_aruser;\n   wire                      r_a_axi_arvalid;\n   wire                      r_a_axi_arready;\n   wire [ID_WIDTH-1]         r_a_axi_rid;\n   wire [R_DATA_WIDTH-1:0]   r_a_axi_rdata;\n   wire [1:0]                r_a_axi_rresp;\n   wire                      r_a_axi_rlast;\n   wire [RUSER_WIDTH-1:0]    r_a_axi_ruser;\n   wire                      r_a_axi_rvalid;\n   wire                      r_a_axi_rready;\n\n   ///////////wire declarations between  adapter and register     /////////////////////\n   //wire                      f_a_axi_rready;\n   wire                      f_a_arvalid;\n   wire [ARUSER_WIDTH-1:0]   f_a_aruser;\n   wire [3:0]                f_a_arrregion;\n   wire [3:0]                f_a_ar_qos;\n   wire [2:0]                f_a_arprot;\n   wire [3:0]                f_a_arcache;\n   wire                      f_a_arlock;\n   //wire [1:0]                f_a_axi_arburst;\n   //wire [2:0]                f_a_axi_arsize;\n   wire [ID_WIDTH-1:0]       f_a_axi_awid;\n   wire [ADDR_WIDTH-1:0]     f_a_axi_awaddr;\n   wire [7:0]                f_a_axi_awlen;\n   wire [2:0]                f_a_axi_awsize;\n   wire [1:0]                f_a_axi_awburst;\n   wire                      f_a_axi_awlock;\n   wire [3:0]                f_a_axi_awcache;\n   wire [2:0]                f_a_axi_awprot;\n   wire [3:0]                f_a_axi_awqos;\n   wire [3:0]                f_a_axi_awregion;\n   wire [AWUSER_WIDTH-1:0]   f_a_axi_awuser;\n   wire                      f_a_axi_awvalid;\n   wire                      f_a_axi_awready;\n   wire [W_DATA_WIDTH-1:0]   f_a_axi_wdata;\n   wire [W_DATA_WIDTH/8-1:0]     f_a_axi_wstrb;\n   wire                      f_a_axi_wlast;\n   wire [WUSER_WIDTH-1:0]    f_a_axi_wuser;\n   wire                      f_a_axi_wvalid;\n   wire                      f_a_axi_wready;\n   wire [ID_WIDTH-1:0]       f_a_axi_bid;\n   wire [1:0]                f_a_axi_bresp;\n   wire [BUSER_WIDTH-1:0]    f_a_axi_buser;\n   wire                      f_a_axi_bvalid;\n   wire                      f_a_axi_bready;\n   wire [ID_WIDTH-1:0]       f_a_axi_arid;\n   wire [ADDR_WIDTH-1:0]     f_a_axi_araddr;\n   wire [7:0]                f_a_axi_arlen;\n   wire [2:0]                f_a_axi_arsize;\n   wire [1:0]                f_a_axi_arburst;\n   wire                      f_a_axi_arlock;\n   wire [3:0]                f_a_axi_arcache;\n   wire [2:0]                f_a_axi_arprot;\n   wire [3:0]                f_a_axi_arqos;\n   wire [3:0]                f_a_axi_arregion;\n   wire [ARUSER_WIDTH-1:0]   f_a_axi_aruser;\n   wire                      f_a_axi_arvalid;\n   wire                      f_a_axi_arready;\n   wire [ID_WIDTH-1:0]         f_a_axi_rid;\n   wire [R_DATA_WIDTH-1:0]   f_a_axi_rdata;\n   wire [1:0]                f_a_axi_rresp;\n   wire                      f_a_axi_rlast;\n   wire [RUSER_WIDTH-1:0]    f_a_axi_ruser;\n   wire                      f_a_axi_rvalid;\n   wire                      f_a_axi_rready;\n\n\n///////////////////////////////////////////\ngenerate \nif(COUPLER_REG_INSTANCE==1)begin  \n\naxi_fifo #(\n	   .R_DATA_WIDTH(R_DATA_WIDTH),\n	   .ADDR_WIDTH(ADDR_WIDTH),\n	   .STRB_WIDTH(STRB_WIDTH),\n	   .ID_WIDTH(ID_WIDTH),\n	   .W_DATA_WIDTH(W_DATA_WIDTH)\n          )\naxi_fifo_inst (\n            .clk(clk),\n            .rst(rst),\n\n            /*\n             * AXI slave interface\n             */\n            .s_axi_awid(s_axi_awid),\n            .s_axi_awaddr(s_axi_awaddr),\n            .s_axi_awlen(s_axi_awlen),\n            .s_axi_awsize(s_axi_awsize),\n            .s_axi_awburst(s_axi_awburst),\n            .s_axi_awlock(s_axi_awlock),\n            .s_axi_awcache(s_axi_awcache),\n            .s_axi_awprot(s_axi_awprot),\n            .s_axi_awqos(s_axi_awqos),\n            .s_axi_awregion(s_axi_awregion),\n            .s_axi_awuser(s_axi_awuser),\n            .s_axi_awvalid(s_axi_awvalid),\n            .s_axi_awready(s_axi_awready),\n            .s_axi_wdata(s_axi_wdata),\n            .s_axi_wstrb(s_axi_wstrb),\n            .s_axi_wlast(s_axi_wlast),\n            .s_axi_wuser(s_axi_wuser),\n            .s_axi_wvalid(s_axi_wvalid),\n            .s_axi_wready(s_axi_wready),\n            .s_axi_bid(s_axi_bid),\n            .s_axi_bresp(s_axi_bresp),\n            .s_axi_buser(s_axi_buser),\n            .s_axi_bvalid(s_axi_bvalid),\n            .s_axi_bready(s_axi_bready),  \n	    .s_axi_arid(s_axi_arid),\n            .s_axi_araddr(s_axi_araddr),\n            .s_axi_arlen(s_axi_arlen),\n            .s_axi_arsize(s_axi_arsize),\n            .s_axi_arburst(s_axi_arburst),\n            .s_axi_arlock(s_axi_arlock),\n            .s_axi_arcache(s_axi_arcache),\n            .s_axi_arprot(s_axi_arprot),\n            .s_axi_arqos(s_axi_arqos),\n            .s_axi_arregion(s_axi_arregion),\n            .s_axi_aruser(s_axi_aruser),\n            .s_axi_arvalid(s_axi_arvalid),\n            .s_axi_arready(s_axi_arready),\n            .s_axi_rid(s_axi_rid),\n            .s_axi_rdata(s_axi_rdata),\n            .s_axi_rresp(s_axi_rresp),\n            .s_axi_rlast(s_axi_rlast),\n            .s_axi_ruser(s_axi_ruser),\n            .s_axi_rvalid(s_axi_rvalid),\n            .s_axi_rready(s_axi_rready),\n\n\n\n            /*\n             * AXI master interface\n             */\n            .m_axi_awid(f_r_axi_awid),\n            .m_axi_awaddr(f_r_axi_awaddr),\n            .m_axi_awlen(f_r_axi_awlen),\n            .m_axi_awsize(f_r_axi_awsize),\n            .m_axi_awburst(f_r_axi_awburst),\n            .m_axi_awlock(f_r_axi_awlock),\n            .m_axi_awcache(f_r_axi_awcache),\n            .m_axi_awprot(f_r_axi_awprot),\n            .m_axi_awqos(f_r_axi_awqos),\n            .m_axi_awregion(f_r_axi_awregion),\n            .m_axi_awuser(f_r_axi_awuser),\n            .m_axi_awvalid(f_r_axi_awvalid),\n            .m_axi_awready(f_r_axi_awready),\n            .m_axi_wdata(f_r_axi_wdata),\n            .m_axi_wstrb(f_r_axi_wstrb),\n            .m_axi_wlast(f_r_axi_wlast),\n            .m_axi_wuser(f_r_axi_wuser),\n            .m_axi_wvalid(f_r_axi_wvalid),\n            .m_axi_wready(f_r_axi_wready),\n            .m_axi_bid(f_r_axi_bid),\n            .m_axi_bresp(f_r_axi_bresp),\n            .m_axi_buser(f_r_axi_buser),\n            .m_axi_bvalid(f_r_axi_bvalid),\n            .m_axi_bready(f_r_axi_bready),\n	    .m_axi_arid(f_r_axi_arid),\n	    .m_axi_araddr(f_r_axi_araddr),\n	    .m_axi_arlen(f_r_axi_arlen),\n            .m_axi_arsize(f_r_axi_arsize),\n            .m_axi_arburst(f_r_axi_arburst),\n            .m_axi_arlock(f_r_axi_arlock),\n            .m_axi_arcache(f_r_axi_arcache),\n            .m_axi_arprot(f_r_axi_arprot),\n            .m_axi_arqos(f_r_axi_arqos),\n            .m_axi_arregion(f_r_axi_arregion),\n            .m_axi_aruser(f_r_axi_aruser),\n            .m_axi_arvalid(f_r_axi_arvalid),\n            .m_axi_arready(f_r_axi_arready),\n            .m_axi_rid(f_r_axi_rid),\n            .m_axi_rdata(f_r_axi_rdata),\n            .m_axi_rresp(f_r_axi_rresp),\n            .m_axi_rlast(f_r_axi_rlast),\n            .m_axi_ruser(f_r_axi_ruser),\n            .m_axi_rvalid(f_r_axi_rvalid),\n            .m_axi_rready(f_r_axi_rready)\n\n           );\n\n axi_register #\n              (\n	   .R_DATA_WIDTH(R_DATA_WIDTH),\n	   .ADDR_WIDTH(ADDR_WIDTH),\n	   .STRB_WIDTH(STRB_WIDTH),\n	   .ID_WIDTH(ID_WIDTH),\n	   .W_DATA_WIDTH(W_DATA_WIDTH)\n\n	      )\n     register_instance\n              (\n	    .clk(clk),\n            .rst(rst),\n\n            .s_axi_awid(f_r_axi_awid),\n            .s_axi_awaddr(f_r_axi_awaddr),\n            .s_axi_awlen(f_r_axi_awlen),\n            .s_axi_awsize(f_r_axi_awsize),\n            .s_axi_awburst(f_r_axi_awburst),\n            .s_axi_awlock(f_r_axi_awlock),\n            .s_axi_awcache(f_r_axi_awcache),\n            .s_axi_awprot(f_r_axi_awprot),\n            .s_axi_awqos(f_r_axi_awqos),\n            .s_axi_awregion(f_r_axi_awregion),\n            .s_axi_awuser(f_r_axi_awuser),\n            .s_axi_awvalid(f_r_axi_awvalid),\n            .s_axi_awready(f_r_axi_awready),\n            .s_axi_wdata(f_r_axi_wdata),\n            .s_axi_wstrb(f_r_axi_wstrb),\n            .s_axi_wlast(f_r_axi_wlast),\n            .s_axi_wuser(f_r_axi_wuser),\n            .s_axi_wvalid(f_r_axi_wvalid),\n            .s_axi_wready(f_r_axi_wready),\n            .s_axi_bid(f_r_axi_bid),\n            .s_axi_bresp(f_r_axi_bresp),\n            .s_axi_buser(f_r_axi_buser),\n            .s_axi_bvalid(f_r_axi_bvalid),\n            .s_axi_bready(f_r_axi_bready),\n            .s_axi_arid(f_r_axi_arid),\n            .s_axi_araddr(f_r_axi_araddr),\n            .s_axi_arlen(f_r_axi_arlen),\n            .s_axi_arsize(f_r_axi_arsize),\n            .s_axi_arburst(f_r_axi_arburst),\n            .s_axi_arlock(f_r_axi_arlock),\n            .s_axi_arcache(f_r_axi_arcache),\n            .s_axi_arprot(f_r_axi_arprot),\n            .s_axi_arqos(f_r_axi_arqos),\n            .s_axi_arregion(f_r_axi_arregion),\n            .s_axi_aruser(f_r_axi_aruser),\n            .s_axi_arvalid(f_r_axi_arvalid),\n            .s_axi_arready(f_r_axi_arready),\n            .s_axi_rid(f_r_axi_rid),\n            .s_axi_rdata(f_r_axi_rdata),\n            .s_axi_rresp(f_r_axi_rresp),\n            .s_axi_rlast(f_r_axi_rlast),\n            .s_axi_ruser(f_r_axi_ruser),\n            .s_axi_rvalid(f_r_axi_rvalid),\n            .s_axi_rready(f_r_axi_rready),\n\n\n            .m_axi_awid(r_a_axi_awid),\n            .m_axi_awaddr(r_a_axi_awaddr),\n            .m_axi_awlen(r_a_axi_awlen),\n            .m_axi_awsize(r_a_axi_awsize),\n            .m_axi_awburst(r_a_axi_awburst),\n            .m_axi_awlock(r_a_axi_awlock),\n            .m_axi_awcache(r_a_axi_awcache),\n            .m_axi_awprot(r_a_axi_awprot),\n            .m_axi_awqos(r_a_axi_awqos),\n            .m_axi_awregion(r_a_axi_awregion),\n            .m_axi_awuser(r_a_axi_awuser),\n            .m_axi_awvalid(r_a_axi_awvalid),\n            .m_axi_awready(r_a_axi_awready),\n            .m_axi_wdata(r_a_axi_wdata),\n            .m_axi_wstrb(r_a_axi_wstrb),\n            .m_axi_wlast(r_a_axi_wlast),\n            .m_axi_wuser(r_a_axi_wuser),\n            .m_axi_wvalid(r_a_axi_wvalid),\n            .m_axi_wready(r_a_axi_wready),\n            .m_axi_bid(r_a_axi_bid),\n            .m_axi_bresp(r_a_axi_bresp),\n            .m_axi_buser(r_a_axi_buser),\n            .m_axi_bvalid(r_a_axi_bvalid),\n            .m_axi_bready(r_a_axi_bready),\n            .m_axi_arid(r_a_axi_arid),\n            .m_axi_araddr(r_a_axi_araddr),\n            .m_axi_arlen(r_a_axi_arlen),\n            .m_axi_arsize(r_a_axi_arsize),\n            .m_axi_arburst(r_a_axi_arburst),\n            .m_axi_arlock(r_a_axi_arlock),\n            .m_axi_arcache(r_a_axi_arcache),\n            .m_axi_arprot(r_a_axi_arprot),\n            .m_axi_arqos(r_a_axi_arqos),\n            .m_axi_arregion(r_a_axi_arregion),\n            .m_axi_aruser(r_a_axi_aruser),\n            .m_axi_arvalid(r_a_axi_arvalid),\n            .m_axi_arready(r_a_axi_arready),\n            .m_axi_rid(r_a_axi_rid),\n            .m_axi_rdata(r_a_axi_rdata),\n            .m_axi_rresp(r_a_axi_rresp),\n            .m_axi_rlast(r_a_axi_rlast),\n            .m_axi_ruser(r_a_axi_ruser),\n            .m_axi_rvalid(r_a_axi_rvalid),\n            .m_axi_rready(r_a_axi_rready)\n    );\n axi_adapter #(\n	   .S_R_DATA_WIDTH(R_DATA_WIDTH),\n	   .ADDR_WIDTH(ADDR_WIDTH),\n	   .ID_WIDTH(ID_WIDTH),\n	   .S_W_DATA_WIDTH(W_DATA_WIDTH),\n	   .M_W_DATA_WIDTH(CROSSBAR_D_WIDTH),\n	   .M_R_DATA_WIDTH(CROSSBAR_D_WIDTH)\n\n                )\n	     \n	adapter_instance\n	   (\n	    .clk(clk),\n            .rst(rst),\n\n	    .s_axi_awid(r_a_axi_awid),\n            .s_axi_awaddr(r_a_axi_awaddr),\n            .s_axi_awlen(r_a_axi_awlen),\n            .s_axi_awsize(r_a_axi_awsize),\n            .s_axi_awburst(r_a_axi_awburst),\n            .s_axi_awlock(r_a_axi_awlock),\n            .s_axi_awcache(r_a_axi_awcache),\n            .s_axi_awprot(r_a_axi_awprot),\n            .s_axi_awqos(r_a_axi_awqos),\n            .s_axi_awregion(r_a_axi_awregion),\n            .s_axi_awuser(r_a_axi_awuser),\n            .s_axi_awvalid(r_a_axi_awvalid),\n            .s_axi_awready(r_a_axi_awready),\n            .s_axi_wdata(r_a_axi_wdata),\n            .s_axi_wstrb(r_a_axi_wstrb),\n            .s_axi_wlast(r_a_axi_wlast),\n            .s_axi_wuser(r_a_axi_wuser),\n            .s_axi_wvalid(r_a_axi_wvalid),\n            .s_axi_wready(r_a_axi_wready),\n            .s_axi_bid(r_a_axi_bid),\n            .s_axi_bresp(r_a_axi_bresp),\n            .s_axi_buser(r_a_axi_buser),\n            .s_axi_bvalid(r_a_axi_bvalid),\n            .s_axi_bready(r_a_axi_bready),\n	    .s_axi_arid(r_a_axi_arid),\n            .s_axi_araddr(r_a_axi_araddr),\n            .s_axi_arlen(r_a_axi_arlen),\n            .s_axi_arsize(r_a_axi_arsize),\n            .s_axi_arburst(r_a_axi_arburst),\n            .s_axi_arlock(r_a_axi_arlock),\n            .s_axi_arcache(r_a_axi_arcache),\n            .s_axi_arprot(r_a_axi_arprot),\n            .s_axi_arqos(r_a_axi_arqos),\n            .s_axi_arregion(r_a_axi_arregion),\n            .s_axi_aruser(r_a_axi_aruser),\n            .s_axi_arvalid(r_a_axi_arvalid),\n            .s_axi_arready(r_a_axi_arready),\n            .s_axi_rid(r_a_axi_rid),\n            .s_axi_rdata(r_a_axi_rdata),\n            .s_axi_rresp(r_a_axi_rresp),\n            .s_axi_rlast(r_a_axi_rlast),\n            .s_axi_ruser(r_a_axi_ruser),\n            .s_axi_rvalid(r_a_axi_rvalid),\n            .s_axi_rready(r_a_axi_rready),\n\n	    //////master interface///////////////// \n	    .m_axi_awid(m_axi_awid),\n            .m_axi_awaddr(m_axi_awaddr),\n            .m_axi_awlen(m_axi_awlen),\n            .m_axi_awsize(m_axi_awsize),\n            .m_axi_awburst(m_axi_awburst),\n            .m_axi_awlock(m_axi_awlock),\n            .m_axi_awcache(m_axi_awcache),\n            .m_axi_awprot(m_axi_awprot),\n            .m_axi_awqos(m_axi_awqos),\n            .m_axi_awregion(m_axi_awregion),\n            .m_axi_awuser(m_axi_awuser),\n            .m_axi_awvalid(m_axi_awvalid),\n            .m_axi_awready(m_axi_awready),\n            .m_axi_wdata(m_axi_wdata),\n            .m_axi_wstrb(m_axi_wstrb),\n            .m_axi_wlast(m_axi_wlast),\n            .m_axi_wuser(m_axi_wuser),\n            .m_axi_wvalid(m_axi_wvalid),\n            .m_axi_wready(m_axi_wready),\n            .m_axi_bid(m_axi_bid),\n            .m_axi_bresp(m_axi_bresp),\n            .m_axi_buser(m_axi_buser),\n            .m_axi_bvalid(m_axi_bvalid),\n            .m_axi_bready(m_axi_bready),\n	    .m_axi_arid(m_axi_arid),\n            .m_axi_araddr(m_axi_araddr),\n            .m_axi_arlen(m_axi_arlen),\n            .m_axi_arsize(m_axi_arsize),\n            .m_axi_arburst(m_axi_arburst),\n            .m_axi_arlock(m_axi_arlock),\n            .m_axi_arcache(m_axi_arcache),\n            .m_axi_arprot(m_axi_arprot),\n            .m_axi_arqos(m_axi_arqos),\n            .m_axi_arregion(m_axi_arregion),\n            .m_axi_aruser(m_axi_aruser),\n            .m_axi_arvalid(m_axi_arvalid),\n            .m_axi_arready(m_axi_arready),\n            .m_axi_rid(m_axi_rid),\n            .m_axi_rdata(m_axi_rdata),\n            .m_axi_rresp(m_axi_rresp),\n            .m_axi_rlast(m_axi_rlast),\n            .m_axi_ruser(m_axi_ruser),\n            .m_axi_rvalid(m_axi_rvalid),\n            .m_axi_rready(m_axi_rready)\n      );\n      end\n      else begin\n	     axi_fifo #(\n	   .R_DATA_WIDTH(R_DATA_WIDTH),\n	   .ADDR_WIDTH(ADDR_WIDTH),\n	   .STRB_WIDTH(STRB_WIDTH),\n	   .ID_WIDTH(ID_WIDTH),\n	   .W_DATA_WIDTH(W_DATA_WIDTH)\n          )\n       axi_fifo_inst (\n            .clk(clk),\n            .rst(rst),\n\n            /*\n             * AXI slave interface\n             */\n            .s_axi_awid(s_axi_awid),\n            .s_axi_awaddr(s_axi_awaddr),\n            .s_axi_awlen(s_axi_awlen),\n            .s_axi_awsize(s_axi_awsize),\n            .s_axi_awburst(s_axi_awburst),\n            .s_axi_awlock(s_axi_awlock),\n            .s_axi_awcache(s_axi_awcache),\n            .s_axi_awprot(s_axi_awprot),\n            .s_axi_awqos(s_axi_awqos),\n            .s_axi_awregion(s_axi_awregion),\n            .s_axi_awuser(s_axi_awuser),\n            .s_axi_awvalid(s_axi_awvalid),\n            .s_axi_awready(s_axi_awready),\n            .s_axi_wdata(s_axi_wdata),\n            .s_axi_wstrb(s_axi_wstrb),\n            .s_axi_wlast(s_axi_wlast),\n            .s_axi_wuser(s_axi_wuser),\n            .s_axi_wvalid(s_axi_wvalid),\n            .s_axi_wready(s_axi_wready),\n            .s_axi_bid(s_axi_bid),\n            .s_axi_bresp(s_axi_bresp),\n            .s_axi_buser(s_axi_buser),\n            .s_axi_bvalid(s_axi_bvalid),\n            .s_axi_bready(s_axi_bready),  \n	    .s_axi_arid(s_axi_arid),\n            .s_axi_araddr(s_axi_araddr),\n            .s_axi_arlen(s_axi_arlen),\n            .s_axi_arsize(s_axi_arsize),\n            .s_axi_arburst(s_axi_arburst),\n            .s_axi_arlock(s_axi_arlock),\n            .s_axi_arcache(s_axi_arcache),\n            .s_axi_arprot(s_axi_arprot),\n            .s_axi_arqos(s_axi_arqos),\n            .s_axi_arregion(s_axi_arregion),\n            .s_axi_aruser(s_axi_aruser),\n            .s_axi_arvalid(s_axi_arvalid),\n            .s_axi_arready(s_axi_arready),\n            .s_axi_rid(s_axi_rid),\n            .s_axi_rdata(s_axi_rdata),\n            .s_axi_rresp(s_axi_rresp),\n            .s_axi_rlast(s_axi_rlast),\n            .s_axi_ruser(s_axi_ruser),\n            .s_axi_rvalid(s_axi_rvalid),\n            .s_axi_rready(s_axi_rready),\n\n\n\n            /*\n             * AXI master interface\n             */\n            .m_axi_awid(f_a_axi_awid),\n            .m_axi_awaddr(f_a_axi_awaddr),\n            .m_axi_awlen(f_a_axi_awlen),\n            .m_axi_awsize(f_a_axi_awsize),\n            .m_axi_awburst(f_a_axi_awburst),\n            .m_axi_awlock(f_a_axi_awlock),\n            .m_axi_awcache(f_a_axi_awcache),\n            .m_axi_awprot(f_a_axi_awprot),\n            .m_axi_awqos(f_a_axi_awqos),\n            .m_axi_awregion(f_a_axi_awregion),\n            .m_axi_awuser(f_a_axi_awuser),\n            .m_axi_awvalid(f_a_axi_awvalid),\n            .m_axi_awready(f_a_axi_awready),\n            .m_axi_wdata(f_a_axi_wdata),\n            .m_axi_wstrb(f_a_axi_wstrb),\n            .m_axi_wlast(f_a_axi_wlast),\n            .m_axi_wuser(f_a_axi_wuser),\n            .m_axi_wvalid(f_a_axi_wvalid),\n            .m_axi_wready(f_a_axi_wready),\n            .m_axi_bid(f_a_axi_bid),\n            .m_axi_bresp(f_a_axi_bresp),\n            .m_axi_buser(f_a_axi_buser),\n            .m_axi_bvalid(f_a_axi_bvalid),\n            .m_axi_bready(f_a_axi_bready),\n	    .m_axi_arid(f_a_axi_arid),\n	    .m_axi_araddr(f_a_axi_araddr),\n	    .m_axi_arlen(f_a_axi_arlen),\n            .m_axi_arsize(f_a_axi_arsize),\n            .m_axi_arburst(f_a_axi_arburst),\n            .m_axi_arlock(f_a_axi_arlock),\n            .m_axi_arcache(f_a_axi_arcache),\n            .m_axi_arprot(f_a_axi_arprot),\n            .m_axi_arqos(f_a_axi_arqos),\n            .m_axi_arregion(f_a_axi_arregion),\n            .m_axi_aruser(f_a_axi_aruser),\n            .m_axi_arvalid(f_a_axi_arvalid),\n            .m_axi_arready(f_a_axi_arready),\n            .m_axi_rid(f_a_axi_rid),\n            .m_axi_rdata(f_a_axi_rdata),\n            .m_axi_rresp(f_a_axi_rresp),\n            .m_axi_rlast(f_a_axi_rlast),\n            .m_axi_ruser(f_a_axi_ruser),\n            .m_axi_rvalid(f_a_axi_rvalid),\n            .m_axi_rready(f_a_axi_rready)\n\n           );\n	    axi_adapter # (\n	   .S_R_DATA_WIDTH(R_DATA_WIDTH),\n	   .ADDR_WIDTH(ADDR_WIDTH),\n	   .ID_WIDTH(ID_WIDTH),\n	   .S_W_DATA_WIDTH(W_DATA_WIDTH),\n	   .M_W_DATA_WIDTH(CROSSBAR_D_WIDTH),\n	   .M_R_DATA_WIDTH(CROSSBAR_D_WIDTH)\n\n                )\n	     \n	adapter_instance\n	   (\n	    .clk(clk),\n            .rst(rst),\n\n	    .s_axi_awid(f_a_axi_awid),\n            .s_axi_awaddr(f_a_axi_awaddr),\n            .s_axi_awlen(f_a_axi_awlen),\n            .s_axi_awsize(f_a_axi_awsize),\n            .s_axi_awburst(f_a_axi_awburst),\n            .s_axi_awlock(f_a_axi_awlock),\n            .s_axi_awcache(f_a_axi_awcache),\n            .s_axi_awprot(f_a_axi_awprot),\n            .s_axi_awqos(f_a_axi_awqos),\n            .s_axi_awregion(f_a_axi_awregion),\n            .s_axi_awuser(f_a_axi_awuser),\n            .s_axi_awvalid(f_a_axi_awvalid),\n            .s_axi_awready(f_a_axi_awready),\n            .s_axi_wdata(f_a_axi_wdata),\n            .s_axi_wstrb(f_a_axi_wstrb),\n            .s_axi_wlast(f_a_axi_wlast),\n            .s_axi_wuser(f_a_axi_wuser),\n            .s_axi_wvalid(f_a_axi_wvalid),\n            .s_axi_wready(f_a_axi_wready),\n            .s_axi_bid(f_a_axi_bid),\n            .s_axi_bresp(f_a_axi_bresp),\n            .s_axi_buser(f_a_axi_buser),\n            .s_axi_bvalid(f_a_axi_bvalid),\n            .s_axi_bready(f_a_axi_bready),\n	    .s_axi_arid(f_a_axi_arid),\n            .s_axi_araddr(f_a_axi_araddr),\n            .s_axi_arlen(f_a_axi_arlen),\n            .s_axi_arsize(f_a_axi_arsize),\n            .s_axi_arburst(f_a_axi_arburst),\n            .s_axi_arlock(f_a_axi_arlock),\n            .s_axi_arcache(f_a_axi_arcache),\n            .s_axi_arprot(f_a_axi_arprot),\n            .s_axi_arqos(f_a_axi_arqos),\n            .s_axi_arregion(f_a_axi_arregion),\n            .s_axi_aruser(f_a_axi_aruser),\n            .s_axi_arvalid(f_a_axi_arvalid),\n            .s_axi_arready(f_a_axi_arready),\n            .s_axi_rid(f_a_axi_rid),\n            .s_axi_rdata(f_a_axi_rdata),\n            .s_axi_rresp(f_a_axi_rresp),\n            .s_axi_rlast(f_a_axi_rlast),\n            .s_axi_ruser(f_a_axi_ruser),\n            .s_axi_rvalid(f_a_axi_rvalid),\n            .s_axi_rready(f_a_axi_rready),\n\n	    //////master interface///////////////// \n	    .m_axi_awid(m_axi_awid),\n            .m_axi_awaddr(m_axi_awaddr),\n            .m_axi_awlen(m_axi_awlen),\n            .m_axi_awsize(m_axi_awsize),\n            .m_axi_awburst(m_axi_awburst),\n            .m_axi_awlock(m_axi_awlock),\n            .m_axi_awcache(m_axi_awcache),\n            .m_axi_awprot(m_axi_awprot),\n            .m_axi_awqos(m_axi_awqos),\n            .m_axi_awregion(m_axi_awregion),\n            .m_axi_awuser(m_axi_awuser),\n            .m_axi_awvalid(m_axi_awvalid),\n            .m_axi_awready(m_axi_awready),\n            .m_axi_wdata(m_axi_wdata),\n            .m_axi_wstrb(m_axi_wstrb),\n            .m_axi_wlast(m_axi_wlast),\n            .m_axi_wuser(m_axi_wuser),\n            .m_axi_wvalid(m_axi_wvalid),\n            .m_axi_wready(m_axi_wready),\n            .m_axi_bid(m_axi_bid),\n            .m_axi_bresp(m_axi_bresp),\n            .m_axi_buser(m_axi_buser),\n            .m_axi_bvalid(m_axi_bvalid),\n            .m_axi_bready(m_axi_bready),\n	    .m_axi_arid(m_axi_arid),\n            .m_axi_araddr(m_axi_araddr),\n            .m_axi_arlen(m_axi_arlen),\n            .m_axi_arsize(m_axi_arsize),\n            .m_axi_arburst(m_axi_arburst),\n            .m_axi_arlock(m_axi_arlock),\n            .m_axi_arcache(m_axi_arcache),\n            .m_axi_arprot(m_axi_arprot),\n            .m_axi_arqos(m_axi_arqos),\n            .m_axi_arregion(m_axi_arregion),\n            .m_axi_aruser(m_axi_aruser),\n            .m_axi_arvalid(m_axi_arvalid),\n            .m_axi_arready(m_axi_arready),\n            .m_axi_rid(m_axi_rid),\n            .m_axi_rdata(m_axi_rdata),\n            .m_axi_rresp(m_axi_rresp),\n            .m_axi_rlast(m_axi_rlast),\n            .m_axi_ruser(m_axi_ruser),\n            .m_axi_rvalid(m_axi_rvalid),\n            .m_axi_rready(m_axi_rready)\n     );\n     end\n   endgenerate\n\n\nendmodule\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n","lang":"verilog"};
processSrcData(g_data);