TimeQuest Timing Analyzer report for film_scanner
<<<<<<< HEAD
Sun Apr 23 17:39:33 2017
=======
Sat Apr 22 19:54:27 2017
>>>>>>> dac
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
<<<<<<< HEAD
 12. Slow 1200mV 85C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'ccd_timing:ccd0|ccd_p1'
 14. Slow 1200mV 85C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'ccd_timing:ccd0|ccd_p1'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_100M'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 0C Model Setup: 'ccd_timing:ccd0|ccd_p1'
 30. Slow 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 31. Slow 1200mV 0C Model Hold: 'ccd_timing:ccd0|ccd_p1'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_100M'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Summary
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 44. Fast 1200mV 0C Model Setup: 'ccd_timing:ccd0|ccd_p1'
 45. Fast 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 46. Fast 1200mV 0C Model Hold: 'ccd_timing:ccd0|ccd_p1'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_100M'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Summary
 53. Multicorner Timing Analysis Summary
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Board Trace Model Assignments
 57. Input Transition Times
 58. Signal Integrity Metrics (Slow 1200mv 0c Model)
 59. Signal Integrity Metrics (Slow 1200mv 85c Model)
 60. Signal Integrity Metrics (Fast 1200mv 0c Model)
 61. Setup Transfers
 62. Hold Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages
=======
 12. Slow 1200mV 85C Model Setup: 'dac:dac0|clk_2MHz'
 13. Slow 1200mV 85C Model Setup: 'clk_100M'
 14. Slow 1200mV 85C Model Hold: 'clk_100M'
 15. Slow 1200mV 85C Model Hold: 'dac:dac0|clk_2MHz'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_100M'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'
 28. Slow 1200mV 0C Model Setup: 'clk_100M'
 29. Slow 1200mV 0C Model Hold: 'clk_100M'
 30. Slow 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_100M'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'
 42. Fast 1200mV 0C Model Setup: 'clk_100M'
 43. Fast 1200mV 0C Model Hold: 'clk_100M'
 44. Fast 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_100M'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages
>>>>>>> dac



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition ;
; Revision Name      ; film_scanner                                                      ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


<<<<<<< HEAD
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------+-----------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------------+-------------------------------------------------------------+
; Clock Name                                              ; Type      ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                                    ; Targets                                                     ;
+---------------------------------------------------------+-----------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------------+-------------------------------------------------------------+
; ccd_timing:ccd0|ccd_p1                                  ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                           ; { ccd_timing:ccd0|ccd_p1 }                                  ;
; clk_100M                                                ; Base      ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                           ; { clk_100M }                                                ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 12.500 ; 80.0 MHz   ; 0.000 ; 6.250 ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; clk_100M ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_80_inst|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------------+-----------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                            ;
+------------+-----------------+---------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                              ; Note ;
+------------+-----------------+---------------------------------------------------------+------+
; 264.27 MHz ; 264.27 MHz      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 335.01 MHz ; 335.01 MHz      ; ccd_timing:ccd0|ccd_p1                                  ;      ;
+------------+-----------------+---------------------------------------------------------+------+
=======
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; clk_100M          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_100M }          ;
; dac:dac0|clk_2MHz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { dac:dac0|clk_2MHz } ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                               ;
+------------+-----------------+-------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note                                                          ;
+------------+-----------------+-------------------+---------------------------------------------------------------+
; 378.07 MHz ; 378.07 MHz      ; dac:dac0|clk_2MHz ;                                                               ;
; 412.71 MHz ; 250.0 MHz       ; clk_100M          ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------------+---------------------------------------------------------------+
>>>>>>> dac
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


<<<<<<< HEAD
+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                              ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -4.049 ; -22.539       ;
; ccd_timing:ccd0|ccd_p1                                  ; -1.985 ; -15.994       ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                               ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.034 ; -0.034        ;
; ccd_timing:ccd0|ccd_p1                                  ; 0.340  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+
=======
+--------------------------------------------+
; Slow 1200mV 85C Model Setup Summary        ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; dac:dac0|clk_2MHz ; -1.645 ; -19.286       ;
; clk_100M          ; -1.423 ; -5.165        ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Hold Summary        ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; clk_100M          ; 0.261 ; 0.000         ;
; dac:dac0|clk_2MHz ; 0.357 ; 0.000         ;
+-------------------+-------+---------------+
>>>>>>> dac


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


<<<<<<< HEAD
+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; ccd_timing:ccd0|ccd_p1                                  ; -1.000 ; -13.000       ;
; clk_100M                                                ; 4.748  ; 0.000         ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 6.023  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -4.049 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.742      ;
; -4.049 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.742      ;
; -4.040 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.733      ;
; -4.040 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.733      ;
; -4.040 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.733      ;
; -4.039 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.732      ;
; -3.871 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.564      ;
; -3.871 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.564      ;
; -3.871 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.564      ;
; -3.820 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.743     ; 2.512      ;
; -3.820 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.743     ; 2.512      ;
; -3.806 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.743     ; 2.498      ;
; -3.770 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.463      ;
; -3.770 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.463      ;
; -3.770 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.463      ;
; -3.725 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.743     ; 2.417      ;
; -3.725 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.743     ; 2.417      ;
; -3.719 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.412      ;
; -3.719 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.412      ;
; -3.719 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.412      ;
; -3.716 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.409      ;
; -3.716 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.409      ;
; -3.716 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.409      ;
; -3.711 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.743     ; 2.403      ;
; -3.679 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.372      ;
; -3.679 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.372      ;
; -3.665 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.358      ;
; -3.621 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.314      ;
; -3.621 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.314      ;
; -3.613 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.306      ;
; -3.585 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.743     ; 2.277      ;
; -3.585 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.743     ; 2.277      ;
; -3.571 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.743     ; 2.263      ;
; -3.501 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.194      ;
; -3.501 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.194      ;
; -3.487 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.180      ;
; -3.410 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.103      ;
; -3.409 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.102      ;
; -3.401 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.094      ;
; -3.400 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.093      ;
; -3.400 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.093      ;
; -3.399 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 2.092      ;
; -3.241 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.934      ;
; -3.232 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.925      ;
; -3.231 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.924      ;
; -3.166 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.743     ; 1.858      ;
; -3.165 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.743     ; 1.857      ;
; -3.162 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.743     ; 1.854      ;
; -3.140 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.833      ;
; -3.131 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.824      ;
; -3.130 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.823      ;
; -3.089 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.782      ;
; -3.086 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.779      ;
; -3.080 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.773      ;
; -3.079 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.772      ;
; -3.077 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.770      ;
; -3.076 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.769      ;
; -3.071 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.743     ; 1.763      ;
; -3.070 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.743     ; 1.762      ;
; -3.067 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.743     ; 1.759      ;
; -3.025 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.718      ;
; -3.024 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.717      ;
; -3.021 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.714      ;
; -2.983 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.676      ;
; -2.974 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.667      ;
; -2.973 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.666      ;
; -2.931 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.743     ; 1.623      ;
; -2.930 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.743     ; 1.622      ;
; -2.927 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.743     ; 1.619      ;
; -2.847 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.540      ;
; -2.846 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.539      ;
; -2.843 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.742     ; 1.536      ;
; -0.190 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.187     ; 0.637      ;
; -0.175 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.187     ; 0.622      ;
; 8.716  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.291      ; 4.070      ;
; 8.768  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.291      ; 4.018      ;
; 8.820  ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.611      ;
; 8.820  ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.611      ;
; 8.820  ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.611      ;
; 8.820  ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.611      ;
; 8.820  ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.611      ;
; 8.820  ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.611      ;
; 8.820  ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.611      ;
; 8.820  ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.611      ;
; 8.835  ; ccd_timing:ccd0|sh_delay[1] ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.291      ; 3.951      ;
; 8.957  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.474      ;
; 8.957  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.474      ;
; 8.957  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.474      ;
; 8.957  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.474      ;
; 8.957  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.474      ;
; 8.957  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.474      ;
; 8.957  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.474      ;
; 8.957  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.474      ;
; 9.042  ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.389      ;
; 9.042  ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.389      ;
; 9.042  ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.389      ;
; 9.042  ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.389      ;
; 9.042  ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.389      ;
; 9.042  ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.389      ;
; 9.042  ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 3.389      ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ccd_timing:ccd0|ccd_p1'                                                                                                            ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.985 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.917      ;
; -1.984 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.916      ;
; -1.894 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 2.825      ;
; -1.790 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.723      ;
; -1.772 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 2.703      ;
; -1.747 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.679      ;
; -1.746 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.678      ;
; -1.744 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.676      ;
; -1.743 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.675      ;
; -1.728 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.660      ;
; -1.695 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.628      ;
; -1.643 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.576      ;
; -1.640 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.573      ;
; -1.603 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.535      ;
; -1.578 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.510      ;
; -1.575 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.507      ;
; -1.552 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.484      ;
; -1.534 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.467      ;
; -1.533 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.465      ;
; -1.501 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 2.432      ;
; -1.477 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.409      ;
; -1.474 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.406      ;
; -1.430 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.362      ;
; -1.426 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.358      ;
; -1.423 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.355      ;
; -1.409 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 2.340      ;
; -1.407 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.340      ;
; -1.407 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.340      ;
; -1.406 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 2.337      ;
; -1.406 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.339      ;
; -1.406 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.339      ;
; -1.384 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.317      ;
; -1.363 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.295      ;
; -1.360 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.292      ;
; -1.320 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.252      ;
; -1.317 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.249      ;
; -1.282 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.215      ;
; -1.266 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 2.197      ;
; -1.238 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.171      ;
; -1.238 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.171      ;
; -1.185 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.118      ;
; -1.178 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.110      ;
; -1.173 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.105      ;
; -1.169 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.102      ;
; -1.169 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.101      ;
; -1.168 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.101      ;
; -1.137 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.070      ;
; -1.137 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.070      ;
; -1.090 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.023      ;
; -1.083 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.015      ;
; -1.083 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.016      ;
; -1.074 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.006      ;
; -1.073 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.005      ;
; -1.062 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.994      ;
; -1.058 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.990      ;
; -1.056 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.988      ;
; -1.028 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.961      ;
; -1.000 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.933      ;
; -0.991 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.922      ;
; -0.980 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.913      ;
; -0.980 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.913      ;
; -0.967 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.899      ;
; -0.967 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.898      ;
; -0.946 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.878      ;
; -0.942 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.874      ;
; -0.940 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.872      ;
; -0.934 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.866      ;
; -0.932 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.379      ; 1.806      ;
; -0.929 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.379      ; 1.803      ;
; -0.922 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.854      ;
; -0.899 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.832      ;
; -0.875 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.806      ;
; -0.875 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.379      ; 1.749      ;
; -0.874 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.805      ;
; -0.868 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.379      ; 1.742      ;
; -0.867 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.379      ; 1.741      ;
; -0.851 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.783      ;
; -0.851 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.782      ;
; -0.845 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.776      ;
; -0.835 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.767      ;
; -0.820 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.752      ;
; -0.806 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.738      ;
; -0.800 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.732      ;
; -0.789 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.722      ;
; -0.759 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.690      ;
; -0.758 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.689      ;
; -0.742 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.675      ;
; -0.729 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.660      ;
; -0.716 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.648      ;
; -0.710 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.642      ;
; -0.708 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.640      ;
; -0.704 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.636      ;
; -0.699 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.379      ; 1.573      ;
; -0.698 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.630      ;
; -0.697 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.379      ; 1.571      ;
; -0.695 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.627      ;
; -0.690 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.622      ;
; -0.684 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 1.616      ;
; -0.642 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.573      ;
; -0.641 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.378      ; 1.514      ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                       ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -0.034 ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.155      ; 0.577      ;
; 0.342  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.577      ;
; 0.342  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.577      ;
; 0.342  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.577      ;
; 0.342  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.577      ;
; 0.342  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.577      ;
; 0.356  ; ccd_timing:ccd0|ccd_cp            ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; ccd_timing:ccd0|ccd_rs            ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; ccd_timing:ccd0|adc_sclk          ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.357  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.487  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.722      ;
; 0.565  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.786      ;
; 0.568  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.789      ;
; 0.569  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.790      ;
; 0.570  ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.791      ;
; 0.573  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.794      ;
; 0.574  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.795      ;
; 0.574  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.796      ;
; 0.576  ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.797      ;
; 0.578  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.799      ;
; 0.581  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.802      ;
; 0.581  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.802      ;
; 0.584  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.805      ;
; 0.585  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.806      ;
; 0.587  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.808      ;
; 0.595  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.816      ;
; 0.599  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.834      ;
; 0.603  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[0]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.824      ;
; 0.610  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.845      ;
; 0.686  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.907      ;
; 0.701  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.922      ;
; 0.737  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.972      ;
; 0.739  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.960      ;
; 0.757  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.979      ;
; 0.799  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.021      ;
; 0.804  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.025      ;
; 0.828  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.417      ;
; 0.831  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.420      ;
; 0.839  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.060      ;
; 0.843  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.064      ;
; 0.852  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.074      ;
; 0.852  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.087      ;
; 0.852  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.073      ;
; 0.856  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.077      ;
; 0.858  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.079      ;
; 0.859  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.080      ;
; 0.859  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.080      ;
; 0.860  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.081      ;
; 0.861  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.082      ;
; 0.861  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.082      ;
; 0.862  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.083      ;
; 0.865  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.087      ;
; 0.865  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.086      ;
; 0.867  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.088      ;
; 0.868  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.089      ;
; 0.868  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.089      ;
; 0.870  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.091      ;
; 0.870  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.091      ;
; 0.871  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.093      ;
; 0.873  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.095      ;
; 0.873  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.094      ;
; 0.875  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.096      ;
; 0.877  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 1.467      ;
; 0.943  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.532      ;
; 0.949  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.170      ;
; 0.951  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.172      ;
; 0.951  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.173      ;
; 0.953  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.174      ;
; 0.956  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.178      ;
; 0.960  ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.181      ;
; 0.962  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.183      ;
; 0.964  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.185      ;
; 0.968  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.189      ;
; 0.968  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.189      ;
; 0.969  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.190      ;
; 0.969  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.190      ;
; 0.971  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.192      ;
; 0.971  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.192      ;
; 0.972  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.193      ;
; 0.973  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.194      ;
; 0.974  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.195      ;
; 0.977  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.198      ;
; 0.979  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.200      ;
; 0.980  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.201      ;
; 0.980  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.201      ;
; 0.982  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.203      ;
; 0.985  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.206      ;
; 0.987  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.208      ;
; 0.989  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.210      ;
; 1.061  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.282      ;
; 1.068  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 1.658      ;
; 1.074  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.295      ;
; 1.076  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.297      ;
; 1.081  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.302      ;
; 1.083  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.304      ;
; 1.084  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.305      ;
; 1.085  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.306      ;
; 1.089  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.310      ;
; 1.091  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.312      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ccd_timing:ccd0|ccd_p1'                                                                                                               ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.340 ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.080      ; 0.577      ;
; 0.555 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 0.775      ;
; 0.557 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 0.777      ;
; 0.559 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 0.779      ;
; 0.561 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 0.781      ;
; 0.582 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 0.802      ;
; 0.705 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 0.925      ;
; 0.710 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 0.930      ;
; 0.738 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.523      ; 0.938      ;
; 0.833 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.053      ;
; 0.844 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.064      ;
; 0.845 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.065      ;
; 0.847 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.067      ;
; 0.848 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.068      ;
; 0.850 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.070      ;
; 0.942 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.162      ;
; 0.943 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.163      ;
; 0.945 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.165      ;
; 0.954 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.174      ;
; 0.956 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.176      ;
; 0.957 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.177      ;
; 0.959 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.179      ;
; 0.975 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.195      ;
; 0.979 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.199      ;
; 0.980 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.200      ;
; 0.993 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.523      ; 1.193      ;
; 1.000 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.219      ;
; 1.004 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.223      ;
; 1.043 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.524      ; 1.244      ;
; 1.052 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.272      ;
; 1.054 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.274      ;
; 1.066 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.286      ;
; 1.068 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.288      ;
; 1.091 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.311      ;
; 1.094 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.314      ;
; 1.110 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.329      ;
; 1.112 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.331      ;
; 1.118 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.337      ;
; 1.133 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.524      ; 1.334      ;
; 1.164 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.384      ;
; 1.166 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.386      ;
; 1.168 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.388      ;
; 1.172 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.523      ; 1.372      ;
; 1.175 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.396      ;
; 1.205 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.425      ;
; 1.208 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.428      ;
; 1.218 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.524      ; 1.419      ;
; 1.221 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.441      ;
; 1.222 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.441      ;
; 1.224 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.443      ;
; 1.228 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.447      ;
; 1.230 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.449      ;
; 1.236 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.524      ; 1.437      ;
; 1.315 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.535      ;
; 1.317 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.537      ;
; 1.318 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.539      ;
; 1.318 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.538      ;
; 1.320 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.540      ;
; 1.327 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.547      ;
; 1.340 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.559      ;
; 1.342 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.561      ;
; 1.342 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.563      ;
; 1.372 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.593      ;
; 1.376 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.597      ;
; 1.377 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.598      ;
; 1.385 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.524      ; 1.586      ;
; 1.397 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.524      ; 1.598      ;
; 1.403 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.623      ;
; 1.408 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.524      ; 1.609      ;
; 1.409 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.630      ;
; 1.422 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.642      ;
; 1.427 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.647      ;
; 1.429 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.649      ;
; 1.430 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.650      ;
; 1.432 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.652      ;
; 1.436 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.657      ;
; 1.440 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.661      ;
; 1.454 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.675      ;
; 1.474 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.524      ; 1.675      ;
; 1.488 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.524      ; 1.689      ;
; 1.504 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.725      ;
; 1.507 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.728      ;
; 1.518 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.739      ;
; 1.529 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.749      ;
; 1.539 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.760      ;
; 1.543 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.764      ;
; 1.544 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.765      ;
; 1.576 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.797      ;
; 1.604 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.824      ;
; 1.605 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.825      ;
; 1.610 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.831      ;
; 1.646 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.867      ;
; 1.647 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.868      ;
; 1.660 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.881      ;
; 1.674 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.894      ;
; 1.714 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.935      ;
; 1.748 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.968      ;
; 1.751 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.971      ;
; 1.771 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.992      ;
; 1.782 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 2.003      ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.204  ; 0.420        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; 0.396  ; 0.580        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|pix_valid_flag|clk        ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk            ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk           ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk           ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk            ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk            ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk            ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk            ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk            ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk            ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk            ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk            ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk            ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0]   ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                  ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0]   ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk     ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk            ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk           ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk           ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk            ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk            ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk            ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk            ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk            ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk            ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk            ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk            ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk            ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|pix_valid_flag|clk        ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_100M'                                                                                                ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; 4.748 ; 4.748        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 4.759 ; 4.759        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 4.759 ; 4.759        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 4.761 ; 4.761        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.239 ; 5.239        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.240 ; 5.240        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.240 ; 5.240        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 5.252 ; 5.252        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                                                          ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; 6.023 ; 6.239        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.023 ; 6.239        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.023 ; 6.239        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.023 ; 6.239        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.023 ; 6.239        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.023 ; 6.239        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.023 ; 6.239        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.023 ; 6.239        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.023 ; 6.239        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.037 ; 6.253        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.037 ; 6.253        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.037 ; 6.253        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.037 ; 6.253        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.037 ; 6.253        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.037 ; 6.253        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.060 ; 6.244        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.060 ; 6.244        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.060 ; 6.244        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.060 ; 6.244        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.060 ; 6.244        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.060 ; 6.244        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.075 ; 6.259        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.075 ; 6.259        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.075 ; 6.259        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.075 ; 6.259        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.075 ; 6.259        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.075 ; 6.259        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.075 ; 6.259        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.075 ; 6.259        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.075 ; 6.259        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.222 ; 6.222        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_sh|clk                                                               ;
; 6.222 ; 6.222        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000000|clk                                                    ;
; 6.222 ; 6.222        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000001|clk                                                    ;
; 6.222 ; 6.222        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000010|clk                                                    ;
; 6.222 ; 6.222        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000011|clk                                                    ;
; 6.222 ; 6.222        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|stop|clk                                                                 ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_cs|clk                                                               ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_sclk|clk                                                             ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_cp|clk                                                               ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_p1|clk                                                               ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_rs|clk                                                               ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[0]|clk                                                      ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[1]|clk                                                      ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[2]|clk                                                      ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[3]|clk                                                      ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[4]|clk                                                      ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[5]|clk                                                      ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[6]|clk                                                      ;
; 6.236 ; 6.236        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[7]|clk                                                      ;
; 6.237 ; 6.237        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000100|clk                                                    ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.262 ; 6.262        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.262 ; 6.262        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.263 ; 6.263        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk                                                          ;
; 6.263 ; 6.263        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk                                                          ;
; 6.263 ; 6.263        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk                                                          ;
; 6.263 ; 6.263        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk                                                          ;
; 6.263 ; 6.263        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk                                                          ;
; 6.263 ; 6.263        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk                                                          ;
; 6.263 ; 6.263        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk                                                          ;
; 6.263 ; 6.263        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk                                                          ;
; 6.263 ; 6.263        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000100|clk                                                    ;
; 6.264 ; 6.264        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_cs|clk                                                               ;
; 6.264 ; 6.264        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_sclk|clk                                                             ;
; 6.264 ; 6.264        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_cp|clk                                                               ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 4.322 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 4.322 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 4.355 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 4.355 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; led[*]    ; ccd_timing:ccd0|ccd_p1 ; 7.829 ; 7.859 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
;  led[1]   ; ccd_timing:ccd0|ccd_p1 ; 7.829 ; 7.859 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; adc_cs    ; clk_100M               ; 3.796 ; 3.862 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 3.696 ; 3.725 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 3.845 ; 3.908 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 3.806 ; 3.838 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 4.519 ; 4.513 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; clk_100M               ; 5.858 ; 5.753 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; clk_100M               ; 5.858 ; 5.753 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 4.181 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 4.181 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 4.213 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 4.213 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; led[*]    ; ccd_timing:ccd0|ccd_p1 ; 7.537 ; 7.567 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
;  led[1]   ; ccd_timing:ccd0|ccd_p1 ; 7.537 ; 7.567 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; adc_cs    ; clk_100M               ; 3.346 ; 3.409 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 3.249 ; 3.278 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 3.395 ; 3.456 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 3.358 ; 3.388 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 4.043 ; 4.037 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; clk_100M               ; 5.298 ; 5.214 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; clk_100M               ; 5.298 ; 5.214 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
=======
+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------+--------+----------------------+
; Clock             ; Slack  ; End Point TNS        ;
+-------------------+--------+----------------------+
; clk_100M          ; -3.000 ; -9.000               ;
; dac:dac0|clk_2MHz ; -1.000 ; -16.000              ;
+-------------------+--------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'dac:dac0|clk_2MHz'                                                                                                      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.645 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.578      ;
; -1.524 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.289      ; 2.808      ;
; -1.488 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.421      ;
; -1.457 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.390      ;
; -1.457 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.390      ;
; -1.457 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.390      ;
; -1.457 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.390      ;
; -1.457 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.390      ;
; -1.400 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.289      ; 2.684      ;
; -1.350 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.283      ;
; -1.316 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.249      ;
; -1.316 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.249      ;
; -1.316 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.249      ;
; -1.316 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.249      ;
; -1.316 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.249      ;
; -1.311 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.244      ;
; -1.269 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.289      ; 2.553      ;
; -1.262 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.289      ; 2.546      ;
; -1.241 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.174      ;
; -1.230 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.163      ;
; -1.229 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.162      ;
; -1.178 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.111      ;
; -1.178 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.111      ;
; -1.178 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.111      ;
; -1.178 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.111      ;
; -1.178 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.111      ;
; -1.167 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 2.098      ;
; -1.147 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.080      ;
; -1.143 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 2.426      ;
; -1.132 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.064      ;
; -1.132 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.064      ;
; -1.132 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.064      ;
; -1.132 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.064      ;
; -1.132 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.064      ;
; -1.115 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.048      ;
; -1.109 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.042      ;
; -1.100 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.033      ;
; -1.100 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.033      ;
; -1.096 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.028      ;
; -1.084 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.017      ;
; -1.084 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.017      ;
; -1.084 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.017      ;
; -1.084 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.017      ;
; -1.084 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.017      ;
; -1.072 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.289      ; 2.356      ;
; -1.058 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.990      ;
; -1.047 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.978      ;
; -1.035 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.968      ;
; -1.033 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.966      ;
; -1.031 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 2.314      ;
; -1.025 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 2.308      ;
; -1.009 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.942      ;
; -1.005 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.937      ;
; -0.972 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.904      ;
; -0.972 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.904      ;
; -0.972 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.904      ;
; -0.972 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.904      ;
; -0.972 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.904      ;
; -0.962 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.895      ;
; -0.946 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.878      ;
; -0.943 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.876      ;
; -0.941 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.874      ;
; -0.941 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.874      ;
; -0.941 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.874      ;
; -0.941 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.874      ;
; -0.941 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.874      ;
; -0.906 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.839      ;
; -0.901 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.833      ;
; -0.896 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.829      ;
; -0.888 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.820      ;
; -0.886 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.819      ;
; -0.868 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.801      ;
; -0.835 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.766      ;
; -0.833 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.765      ;
; -0.833 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.765      ;
; -0.833 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.765      ;
; -0.833 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.765      ;
; -0.833 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.765      ;
; -0.827 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.759      ;
; -0.804 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.736      ;
; -0.801 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.733      ;
; -0.796 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.728      ;
; -0.795 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.289      ; 2.079      ;
; -0.794 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.726      ;
; -0.786 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.718      ;
; -0.757 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.690      ;
; -0.750 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.682      ;
; -0.738 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.669      ;
; -0.734 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.667      ;
; -0.725 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.658      ;
; -0.691 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.623      ;
; -0.687 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.619      ;
; -0.687 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.619      ;
; -0.687 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.619      ;
; -0.687 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.619      ;
; -0.687 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.619      ;
; -0.685 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.617      ;
; -0.663 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.287      ; 1.945      ;
; -0.650 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.583      ;
; -0.626 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 1.909      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_100M'                                                                                                   ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -1.423 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 2.354      ;
; -1.412 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 2.343      ;
; -1.310 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 2.241      ;
; -1.165 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 2.096      ;
; -1.021 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 1.952      ;
; -1.017 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 1.948      ;
; -1.006 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 1.937      ;
; -0.995 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 1.926      ;
; -0.926 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 1.857      ;
; -0.905 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 1.836      ;
; -0.885 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 1.816      ;
; -0.808 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 1.739      ;
; -0.680 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 1.611      ;
; -0.580 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 1.511      ;
; -0.500 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 1.431      ;
; -0.460 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 1.391      ;
; -0.455 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 1.386      ;
; -0.390 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 1.321      ;
; -0.354 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.500        ; 1.956      ; 2.994      ;
; -0.350 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 1.281      ;
; -0.250 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 1.181      ;
; -0.103 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 1.034      ;
; -0.066 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 0.997      ;
; -0.044 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 0.975      ;
; -0.040 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 0.971      ;
; -0.034 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 1.000        ; -0.064     ; 0.965      ;
; 0.215  ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 1.000        ; 1.956      ; 2.925      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_100M'                                                                                                   ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; 0.261 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.000        ; 2.032      ; 2.679      ;
; 0.356 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.577      ;
; 0.558 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.779      ;
; 0.561 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.782      ;
; 0.572 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.793      ;
; 0.590 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.811      ;
; 0.701 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.922      ;
; 0.705 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.926      ;
; 0.780 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; -0.500       ; 2.032      ; 2.698      ;
; 0.795 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.016      ;
; 0.797 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.018      ;
; 0.832 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.053      ;
; 0.845 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.066      ;
; 0.847 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.068      ;
; 0.914 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.135      ;
; 0.938 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.159      ;
; 0.942 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.163      ;
; 0.945 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.166      ;
; 0.949 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.170      ;
; 1.000 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.221      ;
; 1.138 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.359      ;
; 1.151 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.372      ;
; 1.432 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.653      ;
; 1.639 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.860      ;
; 1.731 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.952      ;
; 1.876 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 2.097      ;
; 1.883 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 2.104      ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'dac:dac0|clk_2MHz'                                                                                                      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.357 ; dac:dac0|sync                ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; dac:dac0|sclk                ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; dac:dac0|this_prev_offset[0] ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; dac:dac0|dac_offset[18]      ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.577      ;
; 0.535 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.755      ;
; 0.585 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.804      ;
; 0.598 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.817      ;
; 0.598 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.817      ;
; 0.600 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.819      ;
; 0.600 ; dac:dac0|dac_offset[0]       ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.820      ;
; 0.610 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.829      ;
; 0.633 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.853      ;
; 0.639 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.859      ;
; 0.659 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.879      ;
; 0.693 ; dac:dac0|this_gain[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.913      ;
; 0.762 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.982      ;
; 0.780 ; dac:dac0|this_prev_offset[0] ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.000      ;
; 0.791 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.010      ;
; 0.815 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.400      ;
; 0.819 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.404      ;
; 0.859 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.078      ;
; 0.868 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.087      ;
; 0.870 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.089      ;
; 0.885 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.104      ;
; 0.886 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.105      ;
; 0.888 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.077      ; 1.122      ;
; 0.888 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.107      ;
; 0.894 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.114      ;
; 0.897 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.427      ; 1.481      ;
; 0.899 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.484      ;
; 0.911 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.132      ;
; 0.914 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.135      ;
; 0.917 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.138      ;
; 0.928 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.148      ;
; 0.968 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.188      ;
; 0.969 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.188      ;
; 0.971 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.190      ;
; 0.980 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.200      ;
; 0.980 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.199      ;
; 0.982 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.201      ;
; 1.019 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.604      ;
; 1.026 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.247      ;
; 1.028 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.249      ;
; 1.079 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.664      ;
; 1.085 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.670      ;
; 1.106 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.327      ;
; 1.106 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.326      ;
; 1.130 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.715      ;
; 1.145 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.364      ;
; 1.145 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.364      ;
; 1.145 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.364      ;
; 1.145 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.364      ;
; 1.145 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.364      ;
; 1.158 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.379      ;
; 1.162 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.382      ;
; 1.177 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.398      ;
; 1.193 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.778      ;
; 1.195 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.416      ;
; 1.204 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.425      ;
; 1.208 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.428      ;
; 1.209 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.429      ;
; 1.218 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.439      ;
; 1.257 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.477      ;
; 1.261 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.481      ;
; 1.296 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.517      ;
; 1.301 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.061      ; 1.519      ;
; 1.302 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.522      ;
; 1.305 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.525      ;
; 1.309 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.529      ;
; 1.322 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.543      ;
; 1.336 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.921      ;
; 1.340 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.560      ;
; 1.343 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.562      ;
; 1.366 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.585      ;
; 1.371 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.592      ;
; 1.385 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.606      ;
; 1.388 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.061      ; 1.606      ;
; 1.395 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.614      ;
; 1.395 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.614      ;
; 1.395 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.614      ;
; 1.395 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.614      ;
; 1.395 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.614      ;
; 1.405 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.625      ;
; 1.406 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.626      ;
; 1.475 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.696      ;
; 1.500 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.720      ;
; 1.510 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.730      ;
; 1.522 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.741      ;
; 1.522 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.741      ;
; 1.522 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.741      ;
; 1.522 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.741      ;
; 1.522 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.741      ;
; 1.533 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.752      ;
; 1.540 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.759      ;
; 1.540 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.759      ;
; 1.540 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.759      ;
; 1.540 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.759      ;
; 1.562 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.782      ;
; 1.569 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 2.154      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_100M'                                                              ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]      ;
; 0.081  ; 0.265        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz              ;
; 0.081  ; 0.265        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]      ;
; 0.081  ; 0.265        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]      ;
; 0.081  ; 0.265        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]      ;
; 0.081  ; 0.265        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]      ;
; 0.081  ; 0.265        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]      ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk      ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk      ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk      ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk      ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk      ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz|clk              ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o               ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0] ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i               ;
; 0.517  ; 0.733        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz              ;
; 0.517  ; 0.733        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]      ;
; 0.517  ; 0.733        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]      ;
; 0.517  ; 0.733        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]      ;
; 0.517  ; 0.733        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]      ;
; 0.517  ; 0.733        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]      ;
; 0.730  ; 0.730        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0] ;
; 0.730  ; 0.730        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk   ;
; 0.752  ; 0.752        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|o               ;
; 0.757  ; 0.757        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk      ;
; 0.757  ; 0.757        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk      ;
; 0.757  ; 0.757        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk      ;
; 0.757  ; 0.757        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk      ;
; 0.757  ; 0.757        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk      ;
; 0.757  ; 0.757        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz|clk              ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'                                                              ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; dac_sclk  ; dac:dac0|clk_2MHz ; 5.785 ; 5.835 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sdin  ; dac:dac0|clk_2MHz ; 6.183 ; 6.233 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sync  ; dac:dac0|clk_2MHz ; 8.165 ; 8.520 ; Rise       ; dac:dac0|clk_2MHz ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; dac_sclk  ; dac:dac0|clk_2MHz ; 5.580 ; 5.628 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sdin  ; dac:dac0|clk_2MHz ; 5.962 ; 6.010 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sync  ; dac:dac0|clk_2MHz ; 7.957 ; 8.310 ; Rise       ; dac:dac0|clk_2MHz ;
+-----------+-------------------+-------+-------+------------+-------------------+
>>>>>>> dac


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


<<<<<<< HEAD
+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                             ;
+------------+-----------------+---------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                              ; Note ;
+------------+-----------------+---------------------------------------------------------+------+
; 297.27 MHz ; 297.27 MHz      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 372.44 MHz ; 372.44 MHz      ; ccd_timing:ccd0|ccd_p1                                  ;      ;
+------------+-----------------+---------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                               ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -3.508 ; -19.319       ;
; ccd_timing:ccd0|ccd_p1                                  ; -1.685 ; -13.025       ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.135 ; -0.135        ;
; ccd_timing:ccd0|ccd_p1                                  ; 0.299  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+
=======
+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                ;
+------------+-----------------+-------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note                                                          ;
+------------+-----------------+-------------------+---------------------------------------------------------------+
; 417.71 MHz ; 417.71 MHz      ; dac:dac0|clk_2MHz ;                                                               ;
; 456.2 MHz  ; 250.0 MHz       ; clk_100M          ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; dac:dac0|clk_2MHz ; -1.394 ; -15.820       ;
; clk_100M          ; -1.192 ; -3.955        ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; clk_100M          ; 0.242 ; 0.000         ;
; dac:dac0|clk_2MHz ; 0.311 ; 0.000         ;
+-------------------+-------+---------------+
>>>>>>> dac


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


<<<<<<< HEAD
+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; ccd_timing:ccd0|ccd_p1                                  ; -1.000 ; -13.000       ;
; clk_100M                                                ; 4.716  ; 0.000         ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 6.007  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -3.508 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.490      ;
; -3.508 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.490      ;
; -3.507 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.489      ;
; -3.507 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.489      ;
; -3.498 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.480      ;
; -3.497 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.479      ;
; -3.365 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.347      ;
; -3.365 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.347      ;
; -3.355 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.337      ;
; -3.270 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.252      ;
; -3.270 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.252      ;
; -3.261 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.454     ; 2.242      ;
; -3.261 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.454     ; 2.242      ;
; -3.260 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.242      ;
; -3.256 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.454     ; 2.237      ;
; -3.209 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.191      ;
; -3.209 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.191      ;
; -3.207 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.189      ;
; -3.207 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.189      ;
; -3.199 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.181      ;
; -3.197 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.179      ;
; -3.183 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.454     ; 2.164      ;
; -3.183 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.454     ; 2.164      ;
; -3.178 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.454     ; 2.159      ;
; -3.132 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.114      ;
; -3.132 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.114      ;
; -3.127 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.109      ;
; -3.114 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.096      ;
; -3.114 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.096      ;
; -3.109 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 2.091      ;
; -3.054 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.454     ; 2.035      ;
; -3.054 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.454     ; 2.035      ;
; -3.049 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.454     ; 2.030      ;
; -2.973 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.955      ;
; -2.973 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.955      ;
; -2.968 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.950      ;
; -2.929 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.911      ;
; -2.928 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.910      ;
; -2.927 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.909      ;
; -2.927 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.909      ;
; -2.926 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.908      ;
; -2.926 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.908      ;
; -2.786 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.768      ;
; -2.784 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.766      ;
; -2.784 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.766      ;
; -2.691 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.673      ;
; -2.689 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.671      ;
; -2.689 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.671      ;
; -2.677 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.454     ; 1.658      ;
; -2.669 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.454     ; 1.650      ;
; -2.665 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.454     ; 1.646      ;
; -2.630 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.612      ;
; -2.628 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.610      ;
; -2.628 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.610      ;
; -2.628 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.610      ;
; -2.626 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.608      ;
; -2.626 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.608      ;
; -2.599 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.454     ; 1.580      ;
; -2.591 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.454     ; 1.572      ;
; -2.587 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.454     ; 1.568      ;
; -2.548 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.530      ;
; -2.540 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.522      ;
; -2.536 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.518      ;
; -2.530 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.512      ;
; -2.522 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.504      ;
; -2.518 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.500      ;
; -2.470 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.454     ; 1.451      ;
; -2.462 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.454     ; 1.443      ;
; -2.458 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.454     ; 1.439      ;
; -2.389 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.371      ;
; -2.381 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.363      ;
; -2.377 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.453     ; 1.359      ;
; -0.022 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.075     ; 0.562      ;
; -0.018 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.075     ; 0.558      ;
; 9.136  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.268      ; 3.627      ;
; 9.175  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.268      ; 3.588      ;
; 9.211  ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.228      ;
; 9.211  ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.228      ;
; 9.211  ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.228      ;
; 9.211  ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.228      ;
; 9.211  ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.228      ;
; 9.211  ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.228      ;
; 9.211  ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.228      ;
; 9.211  ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.228      ;
; 9.237  ; ccd_timing:ccd0|sh_delay[1] ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.268      ; 3.526      ;
; 9.329  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.110      ;
; 9.329  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.110      ;
; 9.329  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.110      ;
; 9.329  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.110      ;
; 9.329  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.110      ;
; 9.329  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.110      ;
; 9.329  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.110      ;
; 9.329  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.110      ;
; 9.398  ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.041      ;
; 9.398  ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.041      ;
; 9.398  ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.041      ;
; 9.398  ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.041      ;
; 9.398  ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.041      ;
; 9.398  ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.041      ;
; 9.398  ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.041      ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ccd_timing:ccd0|ccd_p1'                                                                                                             ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.685 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.624      ;
; -1.642 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.581      ;
; -1.606 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 2.544      ;
; -1.496 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 2.434      ;
; -1.495 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.434      ;
; -1.494 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.433      ;
; -1.491 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.430      ;
; -1.490 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.429      ;
; -1.484 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.424      ;
; -1.421 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.360      ;
; -1.406 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.346      ;
; -1.370 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.310      ;
; -1.352 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.291      ;
; -1.348 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.287      ;
; -1.331 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.270      ;
; -1.310 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.250      ;
; -1.291 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.230      ;
; -1.264 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.203      ;
; -1.263 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.203      ;
; -1.257 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.196      ;
; -1.253 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.192      ;
; -1.247 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 2.185      ;
; -1.196 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.135      ;
; -1.194 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.133      ;
; -1.181 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.120      ;
; -1.179 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.119      ;
; -1.178 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.118      ;
; -1.178 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.118      ;
; -1.177 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.117      ;
; -1.176 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 2.114      ;
; -1.169 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 2.107      ;
; -1.125 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.064      ;
; -1.118 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.057      ;
; -1.107 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.046      ;
; -1.100 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.039      ;
; -1.089 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.029      ;
; -1.040 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.978      ;
; -1.036 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.976      ;
; -1.035 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.975      ;
; -1.002 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.942      ;
; -0.970 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.910      ;
; -0.969 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.909      ;
; -0.955 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.895      ;
; -0.941 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.881      ;
; -0.940 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.880      ;
; -0.931 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.870      ;
; -0.930 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.869      ;
; -0.918 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.857      ;
; -0.878 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.818      ;
; -0.877 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.817      ;
; -0.852 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.791      ;
; -0.852 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.791      ;
; -0.840 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.779      ;
; -0.835 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.774      ;
; -0.827 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.767      ;
; -0.818 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.757      ;
; -0.818 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.311      ; 1.624      ;
; -0.816 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.311      ; 1.622      ;
; -0.801 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.741      ;
; -0.800 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.739      ;
; -0.783 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.723      ;
; -0.783 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.723      ;
; -0.765 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.703      ;
; -0.763 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.311      ; 1.569      ;
; -0.762 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.311      ; 1.568      ;
; -0.757 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.311      ; 1.563      ;
; -0.756 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.694      ;
; -0.740 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.679      ;
; -0.735 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.674      ;
; -0.732 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.672      ;
; -0.723 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.662      ;
; -0.718 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.657      ;
; -0.700 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.639      ;
; -0.697 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.636      ;
; -0.667 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.605      ;
; -0.665 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.603      ;
; -0.656 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.594      ;
; -0.646 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.584      ;
; -0.645 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.584      ;
; -0.640 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.579      ;
; -0.620 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.311      ; 1.426      ;
; -0.610 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.549      ;
; -0.598 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.311      ; 1.404      ;
; -0.597 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.536      ;
; -0.594 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.534      ;
; -0.579 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.518      ;
; -0.576 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.516      ;
; -0.567 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.505      ;
; -0.565 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.503      ;
; -0.557 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.310      ; 1.362      ;
; -0.546 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.484      ;
; -0.535 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.474      ;
; -0.525 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.311      ; 1.331      ;
; -0.522 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.461      ;
; -0.510 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.449      ;
; -0.501 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.440      ;
; -0.500 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.439      ;
; -0.497 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.436      ;
; -0.492 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.431      ;
; -0.479 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.418      ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                        ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -0.135 ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.229      ; 0.518      ;
; 0.297  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.511      ;
; 0.297  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.511      ;
; 0.297  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.511      ;
; 0.297  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.511      ;
; 0.297  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.511      ;
; 0.310  ; ccd_timing:ccd0|ccd_cp            ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; ccd_timing:ccd0|ccd_rs            ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; ccd_timing:ccd0|adc_sclk          ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.439  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.653      ;
; 0.510  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.710      ;
; 0.510  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.710      ;
; 0.511  ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.712      ;
; 0.511  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.711      ;
; 0.516  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.717      ;
; 0.516  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.716      ;
; 0.517  ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.717      ;
; 0.520  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.720      ;
; 0.521  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.722      ;
; 0.521  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.722      ;
; 0.522  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.723      ;
; 0.524  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.725      ;
; 0.526  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.727      ;
; 0.526  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.727      ;
; 0.531  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.745      ;
; 0.534  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.734      ;
; 0.540  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[0]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.741      ;
; 0.546  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.760      ;
; 0.610  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.811      ;
; 0.640  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.840      ;
; 0.661  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.875      ;
; 0.672  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.873      ;
; 0.688  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.889      ;
; 0.716  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.917      ;
; 0.726  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.927      ;
; 0.755  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.955      ;
; 0.755  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.955      ;
; 0.756  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.294      ;
; 0.759  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.959      ;
; 0.760  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.298      ;
; 0.765  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.965      ;
; 0.765  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.966      ;
; 0.765  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.965      ;
; 0.766  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.967      ;
; 0.766  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.966      ;
; 0.768  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.968      ;
; 0.770  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.984      ;
; 0.770  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.971      ;
; 0.770  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.971      ;
; 0.771  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.972      ;
; 0.771  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.972      ;
; 0.772  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.973      ;
; 0.772  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.972      ;
; 0.774  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.975      ;
; 0.775  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.975      ;
; 0.777  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.978      ;
; 0.777  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.978      ;
; 0.779  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.317      ;
; 0.781  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.982      ;
; 0.793  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.994      ;
; 0.795  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.996      ;
; 0.796  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.997      ;
; 0.844  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.044      ;
; 0.844  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.044      ;
; 0.851  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.051      ;
; 0.854  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.392      ;
; 0.854  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.054      ;
; 0.855  ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.056      ;
; 0.855  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.056      ;
; 0.855  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.055      ;
; 0.860  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.061      ;
; 0.860  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.061      ;
; 0.861  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.061      ;
; 0.861  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.061      ;
; 0.864  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.064      ;
; 0.865  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.066      ;
; 0.866  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.067      ;
; 0.866  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.067      ;
; 0.867  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.068      ;
; 0.867  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.068      ;
; 0.867  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.068      ;
; 0.868  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.068      ;
; 0.870  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.071      ;
; 0.870  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.071      ;
; 0.871  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.071      ;
; 0.873  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.074      ;
; 0.877  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.078      ;
; 0.889  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.089      ;
; 0.940  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.140      ;
; 0.950  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.150      ;
; 0.952  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.490      ;
; 0.956  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.157      ;
; 0.956  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.157      ;
; 0.957  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.157      ;
; 0.957  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.157      ;
; 0.960  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.160      ;
; 0.962  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.163      ;
; 0.963  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.164      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ccd_timing:ccd0|ccd_p1'                                                                                                                ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.299 ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.068      ; 0.511      ;
; 0.498 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 0.698      ;
; 0.501 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 0.701      ;
; 0.502 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 0.702      ;
; 0.505 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 0.705      ;
; 0.522 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 0.722      ;
; 0.646 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 0.846      ;
; 0.648 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 0.848      ;
; 0.747 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 0.947      ;
; 0.750 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 0.950      ;
; 0.754 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 0.954      ;
; 0.757 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 0.957      ;
; 0.757 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.436      ; 0.857      ;
; 0.758 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 0.958      ;
; 0.761 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 0.961      ;
; 0.836 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.036      ;
; 0.838 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.038      ;
; 0.843 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.043      ;
; 0.846 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.046      ;
; 0.847 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.047      ;
; 0.853 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.053      ;
; 0.854 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.054      ;
; 0.872 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.072      ;
; 0.885 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.085      ;
; 0.890 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.090      ;
; 0.902 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.101      ;
; 0.904 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.103      ;
; 0.927 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.127      ;
; 0.934 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.134      ;
; 0.943 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.143      ;
; 0.950 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.150      ;
; 0.975 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.175      ;
; 0.981 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.181      ;
; 0.988 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.436      ; 1.088      ;
; 0.991 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.190      ;
; 0.998 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.197      ;
; 1.007 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.206      ;
; 1.011 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.437      ; 1.112      ;
; 1.023 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.223      ;
; 1.030 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.230      ;
; 1.065 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.266      ;
; 1.073 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.273      ;
; 1.084 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.284      ;
; 1.085 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.285      ;
; 1.087 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.286      ;
; 1.090 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.437      ; 1.191      ;
; 1.094 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.293      ;
; 1.096 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.295      ;
; 1.103 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.302      ;
; 1.105 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.305      ;
; 1.136 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.436      ; 1.236      ;
; 1.166 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.367      ;
; 1.167 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.367      ;
; 1.173 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.373      ;
; 1.176 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.437      ; 1.277      ;
; 1.180 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.380      ;
; 1.181 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.381      ;
; 1.181 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.437      ; 1.282      ;
; 1.192 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.391      ;
; 1.198 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.398      ;
; 1.199 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.398      ;
; 1.223 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.424      ;
; 1.236 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.437      ;
; 1.245 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.446      ;
; 1.247 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.448      ;
; 1.247 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.448      ;
; 1.263 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.463      ;
; 1.266 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.466      ;
; 1.269 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.469      ;
; 1.276 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.476      ;
; 1.277 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.477      ;
; 1.287 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.487      ;
; 1.288 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.489      ;
; 1.299 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.500      ;
; 1.310 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.511      ;
; 1.327 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.528      ;
; 1.328 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.437      ; 1.429      ;
; 1.337 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.538      ;
; 1.338 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.437      ; 1.439      ;
; 1.347 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.437      ; 1.448      ;
; 1.356 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.557      ;
; 1.374 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.575      ;
; 1.380 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.580      ;
; 1.400 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.437      ; 1.501      ;
; 1.405 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.606      ;
; 1.411 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.437      ; 1.512      ;
; 1.418 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.619      ;
; 1.418 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.619      ;
; 1.447 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.648      ;
; 1.448 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.648      ;
; 1.448 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.648      ;
; 1.466 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.667      ;
; 1.467 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.668      ;
; 1.478 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.679      ;
; 1.531 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.731      ;
; 1.534 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.735      ;
; 1.583 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.783      ;
; 1.586 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.786      ;
; 1.594 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.795      ;
; 1.604 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.805      ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'                                                               ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk            ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk           ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk            ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk            ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|pix_valid_flag|clk        ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0]   ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                  ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0]   ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk     ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|pix_valid_flag|clk        ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk           ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk           ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk            ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_100M'                                                                                                 ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; 4.716 ; 4.716        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 4.716 ; 4.716        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 4.753 ; 4.753        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 4.766 ; 4.766        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.233 ; 5.233        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.247 ; 5.247        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 5.283 ; 5.283        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.283 ; 5.283        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                                                          ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; 6.007 ; 6.223        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.007 ; 6.223        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.007 ; 6.223        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.007 ; 6.223        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.007 ; 6.223        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.007 ; 6.223        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.090 ; 6.274        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.090 ; 6.274        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.090 ; 6.274        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.090 ; 6.274        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.091 ; 6.275        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.091 ; 6.275        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.091 ; 6.275        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.091 ; 6.275        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.091 ; 6.275        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.091 ; 6.275        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.091 ; 6.275        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.091 ; 6.275        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.091 ; 6.275        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.092 ; 6.276        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.092 ; 6.276        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.092 ; 6.276        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.092 ; 6.276        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.092 ; 6.276        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.092 ; 6.276        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.247 ; 6.247        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_sh|clk                                                               ;
; 6.247 ; 6.247        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000000|clk                                                    ;
; 6.247 ; 6.247        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000001|clk                                                    ;
; 6.247 ; 6.247        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000010|clk                                                    ;
; 6.247 ; 6.247        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000011|clk                                                    ;
; 6.247 ; 6.247        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|stop|clk                                                                 ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_cs|clk                                                               ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_sclk|clk                                                             ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_cp|clk                                                               ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_p1|clk                                                               ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_rs|clk                                                               ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000100|clk                                                    ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[0]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[1]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[2]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[3]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[4]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[5]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[6]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[7]|clk                                                      ;
; 6.250 ; 6.250        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_cs|clk                                                               ;
; 6.250 ; 6.250        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_sclk|clk                                                             ;
; 6.250 ; 6.250        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_cp|clk                                                               ;
; 6.250 ; 6.250        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_p1|clk                                                               ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk                                                          ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk                                                          ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk                                                          ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk                                                          ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk                                                          ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk                                                          ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk                                                          ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk                                                          ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000100|clk                                                    ;
; 6.251 ; 6.251        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_rs|clk                                                               ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 3.889 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 3.889 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 3.827 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 3.827 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; led[*]    ; ccd_timing:ccd0|ccd_p1 ; 6.978 ; 7.000 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
;  led[1]   ; ccd_timing:ccd0|ccd_p1 ; 6.978 ; 7.000 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; adc_cs    ; clk_100M               ; 3.475 ; 3.491 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 3.396 ; 3.382 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 3.518 ; 3.520 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 3.483 ; 3.461 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 4.142 ; 4.090 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; clk_100M               ; 5.292 ; 5.273 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; clk_100M               ; 5.292 ; 5.273 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 3.749 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 3.749 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 3.688 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 3.688 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; led[*]    ; ccd_timing:ccd0|ccd_p1 ; 6.705 ; 6.727 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
;  led[1]   ; ccd_timing:ccd0|ccd_p1 ; 6.705 ; 6.727 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; adc_cs    ; clk_100M               ; 3.062 ; 3.076 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 2.985 ; 2.971 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 3.105 ; 3.105 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 3.072 ; 3.049 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 3.704 ; 3.653 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; clk_100M               ; 4.783 ; 4.775 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; clk_100M               ; 4.783 ; 4.775 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
=======
+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; clk_100M          ; -3.000 ; -9.000              ;
; dac:dac0|clk_2MHz ; -1.000 ; -16.000             ;
+-------------------+--------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'                                                                                                       ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.394 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 2.334      ;
; -1.275 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 2.535      ;
; -1.237 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 2.177      ;
; -1.218 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 2.157      ;
; -1.218 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 2.157      ;
; -1.218 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 2.157      ;
; -1.218 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 2.157      ;
; -1.218 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 2.157      ;
; -1.130 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 2.390      ;
; -1.112 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 2.052      ;
; -1.100 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 2.040      ;
; -1.093 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 2.032      ;
; -1.093 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 2.032      ;
; -1.093 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 2.032      ;
; -1.093 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 2.032      ;
; -1.093 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 2.032      ;
; -1.041 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 2.301      ;
; -1.006 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.946      ;
; -1.005 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.945      ;
; -1.005 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 2.265      ;
; -1.001 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.941      ;
; -0.968 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.907      ;
; -0.968 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.907      ;
; -0.968 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.907      ;
; -0.968 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.907      ;
; -0.968 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.907      ;
; -0.949 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.888      ;
; -0.933 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 2.193      ;
; -0.922 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.861      ;
; -0.922 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.861      ;
; -0.922 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.861      ;
; -0.922 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.861      ;
; -0.922 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.861      ;
; -0.921 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.861      ;
; -0.893 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.833      ;
; -0.880 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.819      ;
; -0.880 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.819      ;
; -0.880 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.819      ;
; -0.880 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.819      ;
; -0.880 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.819      ;
; -0.872 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.812      ;
; -0.872 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.812      ;
; -0.871 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.811      ;
; -0.864 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.804      ;
; -0.850 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.790      ;
; -0.844 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.784      ;
; -0.841 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.780      ;
; -0.836 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 2.096      ;
; -0.816 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.756      ;
; -0.802 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 2.062      ;
; -0.800 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.739      ;
; -0.796 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.736      ;
; -0.792 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 2.052      ;
; -0.776 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.715      ;
; -0.776 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.715      ;
; -0.776 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.715      ;
; -0.776 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.715      ;
; -0.776 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.715      ;
; -0.768 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.708      ;
; -0.757 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.696      ;
; -0.757 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.696      ;
; -0.757 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.696      ;
; -0.757 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.696      ;
; -0.757 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.696      ;
; -0.733 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.673      ;
; -0.717 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.657      ;
; -0.703 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.643      ;
; -0.700 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.640      ;
; -0.691 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.631      ;
; -0.686 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.626      ;
; -0.680 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.620      ;
; -0.680 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.620      ;
; -0.656 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.595      ;
; -0.656 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.595      ;
; -0.656 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.595      ;
; -0.656 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.595      ;
; -0.656 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.595      ;
; -0.647 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.587      ;
; -0.645 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.057     ; 1.583      ;
; -0.623 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.562      ;
; -0.619 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.558      ;
; -0.614 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.553      ;
; -0.601 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.541      ;
; -0.593 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 1.853      ;
; -0.586 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.526      ;
; -0.570 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.057     ; 1.508      ;
; -0.561 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.501      ;
; -0.558 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.498      ;
; -0.557 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.497      ;
; -0.547 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.487      ;
; -0.526 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.465      ;
; -0.526 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.465      ;
; -0.526 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.465      ;
; -0.526 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.465      ;
; -0.526 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.465      ;
; -0.513 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.453      ;
; -0.512 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.451      ;
; -0.469 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.409      ;
; -0.468 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.408      ;
; -0.467 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.264      ; 1.726      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_100M'                                                                                                    ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -1.192 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 2.130      ;
; -1.182 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 2.120      ;
; -1.098 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 2.036      ;
; -0.963 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 1.901      ;
; -0.789 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 1.727      ;
; -0.787 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 1.725      ;
; -0.784 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 1.722      ;
; -0.781 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 1.719      ;
; -0.717 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 1.655      ;
; -0.691 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 1.629      ;
; -0.675 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 1.613      ;
; -0.612 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 1.550      ;
; -0.493 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 1.431      ;
; -0.403 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 1.341      ;
; -0.339 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 1.277      ;
; -0.307 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 1.245      ;
; -0.297 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 1.235      ;
; -0.244 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 1.182      ;
; -0.217 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.500        ; 1.772      ; 2.654      ;
; -0.208 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 1.146      ;
; -0.124 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 1.062      ;
; 0.011  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 0.927      ;
; 0.054  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 0.884      ;
; 0.065  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 0.873      ;
; 0.071  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 0.867      ;
; 0.076  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 1.000        ; -0.057     ; 0.862      ;
; 0.239  ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 1.000        ; 1.772      ; 2.698      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_100M'                                                                                                    ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; 0.242 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.000        ; 1.839      ; 2.435      ;
; 0.310 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.511      ;
; 0.502 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.703      ;
; 0.503 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.704      ;
; 0.513 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.714      ;
; 0.531 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.732      ;
; 0.624 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.825      ;
; 0.628 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.829      ;
; 0.699 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; -0.500       ; 1.839      ; 2.392      ;
; 0.713 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.914      ;
; 0.716 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.917      ;
; 0.747 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.948      ;
; 0.749 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.950      ;
; 0.756 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.957      ;
; 0.818 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.019      ;
; 0.840 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.041      ;
; 0.844 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.045      ;
; 0.844 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.045      ;
; 0.848 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.049      ;
; 0.901 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.102      ;
; 1.017 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.218      ;
; 1.034 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.235      ;
; 1.271 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.472      ;
; 1.457 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.658      ;
; 1.544 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.745      ;
; 1.673 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.874      ;
; 1.677 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.878      ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'                                                                                                       ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.311 ; dac:dac0|sync                ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; dac:dac0|dac_offset[18]      ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; dac:dac0|sclk                ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; dac:dac0|this_prev_offset[0] ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.511      ;
; 0.473 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.672      ;
; 0.520 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.720      ;
; 0.535 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.735      ;
; 0.536 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.736      ;
; 0.537 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.737      ;
; 0.538 ; dac:dac0|dac_offset[0]       ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.738      ;
; 0.547 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.747      ;
; 0.567 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.766      ;
; 0.569 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.768      ;
; 0.592 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.791      ;
; 0.621 ; dac:dac0|this_gain[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.821      ;
; 0.695 ; dac:dac0|this_prev_offset[0] ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.895      ;
; 0.696 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.896      ;
; 0.719 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.918      ;
; 0.739 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.272      ;
; 0.743 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.277      ;
; 0.765 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.965      ;
; 0.769 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.969      ;
; 0.776 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.976      ;
; 0.786 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.986      ;
; 0.791 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.991      ;
; 0.793 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.993      ;
; 0.802 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.069      ; 1.015      ;
; 0.807 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.007      ;
; 0.812 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.345      ;
; 0.818 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.352      ;
; 0.835 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.035      ;
; 0.835 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.035      ;
; 0.836 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.036      ;
; 0.836 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.035      ;
; 0.854 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.054      ;
; 0.861 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.060      ;
; 0.861 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.061      ;
; 0.865 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.065      ;
; 0.872 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.072      ;
; 0.884 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.084      ;
; 0.922 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.122      ;
; 0.926 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.126      ;
; 0.936 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.469      ;
; 0.986 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.519      ;
; 0.990 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.189      ;
; 0.991 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.525      ;
; 0.999 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.532      ;
; 1.016 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.216      ;
; 1.046 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.246      ;
; 1.050 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.249      ;
; 1.050 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.249      ;
; 1.050 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.249      ;
; 1.050 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.249      ;
; 1.050 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.249      ;
; 1.060 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.260      ;
; 1.069 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.268      ;
; 1.074 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.274      ;
; 1.081 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.615      ;
; 1.084 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.283      ;
; 1.090 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.290      ;
; 1.098 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.298      ;
; 1.101 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.300      ;
; 1.119 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.318      ;
; 1.142 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.341      ;
; 1.158 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.357      ;
; 1.167 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.367      ;
; 1.169 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.369      ;
; 1.181 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.381      ;
; 1.193 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.392      ;
; 1.197 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.396      ;
; 1.199 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.399      ;
; 1.200 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.400      ;
; 1.201 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.735      ;
; 1.228 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.427      ;
; 1.233 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.432      ;
; 1.243 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.443      ;
; 1.245 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.445      ;
; 1.264 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.464      ;
; 1.283 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.482      ;
; 1.283 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.482      ;
; 1.283 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.482      ;
; 1.283 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.482      ;
; 1.283 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.482      ;
; 1.285 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.484      ;
; 1.344 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.544      ;
; 1.360 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.560      ;
; 1.360 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.560      ;
; 1.371 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.570      ;
; 1.381 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.580      ;
; 1.381 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.580      ;
; 1.381 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.580      ;
; 1.381 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.580      ;
; 1.381 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.580      ;
; 1.385 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.585      ;
; 1.385 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.585      ;
; 1.385 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.585      ;
; 1.385 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.585      ;
; 1.433 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.632      ;
; 1.434 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.633      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_100M'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]      ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz              ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]      ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]      ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]      ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]      ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]      ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk      ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk      ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk      ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk      ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk      ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz|clk              ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o               ;
; 0.265  ; 0.265        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0] ;
; 0.265  ; 0.265        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i               ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz              ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]      ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]      ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]      ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]      ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]      ;
; 0.735  ; 0.735        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0] ;
; 0.735  ; 0.735        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk   ;
; 0.747  ; 0.747        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|o               ;
; 0.750  ; 0.750        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk      ;
; 0.750  ; 0.750        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk      ;
; 0.750  ; 0.750        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk      ;
; 0.750  ; 0.750        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk      ;
; 0.750  ; 0.750        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk      ;
; 0.750  ; 0.750        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz|clk              ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'                                                               ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; dac_sclk  ; dac:dac0|clk_2MHz ; 5.185 ; 5.197 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sdin  ; dac:dac0|clk_2MHz ; 5.545 ; 5.549 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sync  ; dac:dac0|clk_2MHz ; 7.171 ; 7.380 ; Rise       ; dac:dac0|clk_2MHz ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; dac_sclk  ; dac:dac0|clk_2MHz ; 4.989 ; 5.001 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sdin  ; dac:dac0|clk_2MHz ; 5.335 ; 5.339 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sync  ; dac:dac0|clk_2MHz ; 6.973 ; 7.182 ; Rise       ; dac:dac0|clk_2MHz ;
+-----------+-------------------+-------+-------+------------+-------------------+
>>>>>>> dac


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


<<<<<<< HEAD
+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                               ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.216 ; -12.225       ;
; ccd_timing:ccd0|ccd_p1                                  ; -0.671 ; -3.601        ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                               ;
+---------------------------------------------------------+-------+---------------+
; Clock                                                   ; Slack ; End Point TNS ;
+---------------------------------------------------------+-------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.026 ; 0.000         ;
; ccd_timing:ccd0|ccd_p1                                  ; 0.176 ; 0.000         ;
+---------------------------------------------------------+-------+---------------+
=======
+--------------------------------------------+
; Fast 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; dac:dac0|clk_2MHz ; -0.457 ; -4.007        ;
; clk_100M          ; -0.370 ; -0.617        ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; clk_100M          ; 0.091 ; 0.000         ;
; dac:dac0|clk_2MHz ; 0.186 ; 0.000         ;
+-------------------+-------+---------------+
>>>>>>> dac


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


<<<<<<< HEAD
+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; ccd_timing:ccd0|ccd_p1                                  ; -1.000 ; -13.000       ;
; clk_100M                                                ; 4.422  ; 0.000         ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 6.025  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -2.216 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.518      ;
; -2.216 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.518      ;
; -2.211 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.513      ;
; -2.211 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.513      ;
; -2.195 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.497      ;
; -2.190 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.492      ;
; -2.123 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.425      ;
; -2.123 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.425      ;
; -2.102 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.404      ;
; -2.093 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.126     ; 1.394      ;
; -2.093 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.126     ; 1.394      ;
; -2.072 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.126     ; 1.373      ;
; -2.065 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.367      ;
; -2.065 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.367      ;
; -2.044 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.346      ;
; -2.032 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.126     ; 1.333      ;
; -2.032 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.126     ; 1.333      ;
; -2.023 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.325      ;
; -2.023 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.325      ;
; -2.020 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.322      ;
; -2.020 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.322      ;
; -2.014 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.316      ;
; -2.014 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.316      ;
; -2.011 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.126     ; 1.312      ;
; -2.002 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.304      ;
; -2.001 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.303      ;
; -1.999 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.301      ;
; -1.978 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.280      ;
; -1.967 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.269      ;
; -1.967 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.269      ;
; -1.957 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.126     ; 1.258      ;
; -1.957 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.126     ; 1.258      ;
; -1.936 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.126     ; 1.237      ;
; -1.915 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.217      ;
; -1.915 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.217      ;
; -1.894 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.196      ;
; -1.858 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.160      ;
; -1.855 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.157      ;
; -1.853 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.155      ;
; -1.853 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.155      ;
; -1.850 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.152      ;
; -1.848 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.150      ;
; -1.765 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.067      ;
; -1.762 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.064      ;
; -1.760 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.062      ;
; -1.735 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.126     ; 1.036      ;
; -1.732 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.126     ; 1.033      ;
; -1.730 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.126     ; 1.031      ;
; -1.707 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.009      ;
; -1.704 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.006      ;
; -1.702 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 1.004      ;
; -1.674 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.126     ; 0.975      ;
; -1.671 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.126     ; 0.972      ;
; -1.669 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.126     ; 0.970      ;
; -1.665 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 0.967      ;
; -1.662 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 0.964      ;
; -1.662 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 0.964      ;
; -1.661 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 0.963      ;
; -1.661 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 0.963      ;
; -1.659 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 0.961      ;
; -1.657 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 0.959      ;
; -1.656 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 0.958      ;
; -1.653 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 0.955      ;
; -1.638 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 0.940      ;
; -1.628 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 0.930      ;
; -1.626 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 0.928      ;
; -1.599 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.126     ; 0.900      ;
; -1.596 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.126     ; 0.897      ;
; -1.594 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.126     ; 0.895      ;
; -1.557 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 0.859      ;
; -1.554 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 0.856      ;
; -1.552 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.125     ; 0.854      ;
; -0.032 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.214     ; 0.350      ;
; -0.014 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.214     ; 0.332      ;
; 10.352 ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.159      ; 2.294      ;
; 10.389 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.159      ; 2.257      ;
; 10.423 ; ccd_timing:ccd0|sh_delay[1] ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.159      ; 2.223      ;
; 10.452 ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.999      ;
; 10.452 ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.999      ;
; 10.452 ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.999      ;
; 10.452 ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.999      ;
; 10.452 ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.999      ;
; 10.452 ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.999      ;
; 10.452 ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.999      ;
; 10.452 ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.999      ;
; 10.533 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.918      ;
; 10.533 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.918      ;
; 10.533 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.918      ;
; 10.533 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.918      ;
; 10.533 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.918      ;
; 10.533 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.918      ;
; 10.533 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.918      ;
; 10.533 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.918      ;
; 10.542 ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.159      ; 2.104      ;
; 10.588 ; ccd_timing:ccd0|sh_delay[6] ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.159      ; 2.058      ;
; 10.588 ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.863      ;
; 10.588 ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.863      ;
; 10.588 ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.863      ;
; 10.588 ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.863      ;
; 10.588 ; ccd_timing:ccd0|sh_delay[7] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 1.863      ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ccd_timing:ccd0|ccd_p1'                                                                                                             ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.671 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.622      ;
; -0.644 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.595      ;
; -0.591 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.541      ;
; -0.576 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.528      ;
; -0.526 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.478      ;
; -0.521 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.471      ;
; -0.519 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.470      ;
; -0.502 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.454      ;
; -0.502 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.453      ;
; -0.501 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.452      ;
; -0.500 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.451      ;
; -0.499 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.450      ;
; -0.475 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.427      ;
; -0.467 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.418      ;
; -0.425 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.376      ;
; -0.424 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.376      ;
; -0.422 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.373      ;
; -0.408 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.359      ;
; -0.407 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.358      ;
; -0.378 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.328      ;
; -0.352 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.303      ;
; -0.350 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.302      ;
; -0.350 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.301      ;
; -0.349 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.300      ;
; -0.343 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.295      ;
; -0.340 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.292      ;
; -0.338 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.290      ;
; -0.335 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.287      ;
; -0.325 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.276      ;
; -0.325 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.276      ;
; -0.317 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.267      ;
; -0.316 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.266      ;
; -0.305 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.256      ;
; -0.304 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.255      ;
; -0.302 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.253      ;
; -0.299 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.250      ;
; -0.291 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.243      ;
; -0.250 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.202      ;
; -0.247 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.199      ;
; -0.247 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.242      ; 0.976      ;
; -0.247 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.242      ; 0.976      ;
; -0.242 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.192      ;
; -0.241 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.242      ; 0.970      ;
; -0.233 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.184      ;
; -0.232 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.183      ;
; -0.228 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.180      ;
; -0.220 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.171      ;
; -0.212 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.242      ; 0.941      ;
; -0.209 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.242      ; 0.938      ;
; -0.202 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.154      ;
; -0.197 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.149      ;
; -0.192 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.144      ;
; -0.189 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.141      ;
; -0.182 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.133      ;
; -0.178 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.130      ;
; -0.168 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.119      ;
; -0.164 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.115      ;
; -0.159 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.110      ;
; -0.156 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.107      ;
; -0.147 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.099      ;
; -0.141 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.092      ;
; -0.141 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.093      ;
; -0.136 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.242      ; 0.865      ;
; -0.123 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.073      ;
; -0.115 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.067      ;
; -0.115 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.067      ;
; -0.114 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.065      ;
; -0.109 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.061      ;
; -0.108 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.242      ; 0.837      ;
; -0.104 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.241      ; 0.832      ;
; -0.100 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.051      ;
; -0.096 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.047      ;
; -0.088 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.038      ;
; -0.084 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.035      ;
; -0.080 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.031      ;
; -0.073 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.024      ;
; -0.056 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.006      ;
; -0.056 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.242      ; 0.785      ;
; -0.055 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 1.005      ;
; -0.051 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 1.003      ;
; -0.046 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.997      ;
; -0.021 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.972      ;
; -0.020 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 0.970      ;
; -0.020 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.242      ; 0.749      ;
; -0.018 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 0.968      ;
; -0.018 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.969      ;
; -0.016 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.967      ;
; -0.012 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.963      ;
; -0.006 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 0.958      ;
; 0.011  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.241      ; 0.717      ;
; 0.012  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 0.938      ;
; 0.013  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 0.937      ;
; 0.014  ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.035     ; 0.938      ;
; 0.036  ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.915      ;
; 0.039  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.912      ;
; 0.043  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.908      ;
; 0.047  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.904      ;
; 0.050  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.037     ; 0.900      ;
; 0.052  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.899      ;
; 0.052  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.899      ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                       ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; 0.026 ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.008     ; 0.307      ;
; 0.178 ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; ccd_timing:ccd0|ccd_cp            ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ccd_timing:ccd0|ccd_rs            ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ccd_timing:ccd0|adc_sclk          ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.258 ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.387      ;
; 0.303 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.314 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.435      ;
; 0.314 ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.435      ;
; 0.315 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.436      ;
; 0.320 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.440      ;
; 0.322 ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.451      ;
; 0.323 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[0]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.444      ;
; 0.326 ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.455      ;
; 0.371 ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.491      ;
; 0.377 ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.498      ;
; 0.391 ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.520      ;
; 0.391 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.512      ;
; 0.404 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.525      ;
; 0.424 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.545      ;
; 0.439 ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.560      ;
; 0.444 ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.239      ; 0.767      ;
; 0.445 ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.239      ; 0.768      ;
; 0.452 ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.572      ;
; 0.454 ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.583      ;
; 0.454 ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.458 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.463 ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.590      ;
; 0.469 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.590      ;
; 0.472 ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.593      ;
; 0.472 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.593      ;
; 0.472 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.593      ;
; 0.472 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.593      ;
; 0.475 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.596      ;
; 0.482 ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.240      ; 0.806      ;
; 0.491 ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.239      ; 0.814      ;
; 0.503 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.624      ;
; 0.508 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.629      ;
; 0.515 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.635      ;
; 0.517 ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.638      ;
; 0.523 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.643      ;
; 0.526 ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.526 ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.526 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.646      ;
; 0.526 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.527 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.648      ;
; 0.528 ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.649      ;
; 0.529 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.651      ;
; 0.534 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.655      ;
; 0.535 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.656      ;
; 0.535 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.656      ;
; 0.538 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.658      ;
; 0.538 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.659      ;
; 0.538 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.659      ;
; 0.541 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.662      ;
; 0.581 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.701      ;
; 0.589 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.709      ;
; 0.592 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.712      ;
; 0.592 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.713      ;
; 0.593 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.714      ;
; 0.596 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.717      ;
; 0.597 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.717      ;
; 0.601 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.721      ;
; 0.601 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.722      ;
; 0.604 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.724      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ccd_timing:ccd0|ccd_p1'                                                                                                                ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.176 ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.047      ; 0.307      ;
; 0.298 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.419      ;
; 0.312 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.432      ;
; 0.373 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.493      ;
; 0.374 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.494      ;
; 0.448 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.568      ;
; 0.455 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.575      ;
; 0.457 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.577      ;
; 0.460 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.580      ;
; 0.505 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.625      ;
; 0.511 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.631      ;
; 0.513 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.633      ;
; 0.514 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.634      ;
; 0.518 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.638      ;
; 0.521 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.643      ;
; 0.525 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.645      ;
; 0.526 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.646      ;
; 0.538 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.657      ;
; 0.540 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.659      ;
; 0.569 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.326      ; 0.499      ;
; 0.576 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.696      ;
; 0.579 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.699      ;
; 0.584 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.704      ;
; 0.586 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.706      ;
; 0.587 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.707      ;
; 0.591 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.711      ;
; 0.603 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.722      ;
; 0.606 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.725      ;
; 0.607 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.726      ;
; 0.610 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.730      ;
; 0.624 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.745      ;
; 0.642 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.762      ;
; 0.645 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.765      ;
; 0.654 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.774      ;
; 0.655 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.775      ;
; 0.660 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.780      ;
; 0.669 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.788      ;
; 0.670 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.789      ;
; 0.672 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.791      ;
; 0.673 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.792      ;
; 0.699 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.326      ; 0.629      ;
; 0.700 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.821      ;
; 0.703 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.824      ;
; 0.714 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.834      ;
; 0.718 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.838      ;
; 0.721 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.841      ;
; 0.723 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.843      ;
; 0.726 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.846      ;
; 0.732 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.853      ;
; 0.732 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.853      ;
; 0.732 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.853      ;
; 0.736 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.855      ;
; 0.739 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 0.858      ;
; 0.753 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.874      ;
; 0.753 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.874      ;
; 0.753 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.327      ; 0.684      ;
; 0.757 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.877      ;
; 0.762 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.882      ;
; 0.784 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.904      ;
; 0.787 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.907      ;
; 0.789 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.909      ;
; 0.792 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.912      ;
; 0.793 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.914      ;
; 0.793 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.914      ;
; 0.807 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.928      ;
; 0.807 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.327      ; 0.738      ;
; 0.811 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.932      ;
; 0.811 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.932      ;
; 0.815 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.936      ;
; 0.815 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.936      ;
; 0.818 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.326      ; 0.748      ;
; 0.819 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.940      ;
; 0.822 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.942      ;
; 0.826 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.327      ; 0.757      ;
; 0.851 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.972      ;
; 0.861 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.327      ; 0.792      ;
; 0.864 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 0.985      ;
; 0.865 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.985      ;
; 0.865 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.985      ;
; 0.877 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.997      ;
; 0.901 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 1.022      ;
; 0.901 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 1.022      ;
; 0.901 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 1.022      ;
; 0.905 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.327      ; 0.836      ;
; 0.923 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 1.044      ;
; 0.936 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.056      ;
; 0.940 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.060      ;
; 0.947 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.327      ; 0.878      ;
; 0.952 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.327      ; 0.883      ;
; 0.963 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 1.084      ;
; 0.965 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.037      ; 1.086      ;
; 0.966 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 1.085      ;
; 0.970 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.035      ; 1.089      ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'                                                               ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.203  ; 0.419        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; 0.396  ; 0.580        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|pix_valid_flag|clk        ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk           ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk           ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk            ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0]   ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                  ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0]   ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk     ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk            ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|pix_valid_flag|clk        ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_100M'                                                                                                 ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; 4.422 ; 4.422        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 4.422 ; 4.422        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 4.448 ; 4.448        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 4.450 ; 4.450        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.549 ; 5.549        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.552 ; 5.552        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 5.576 ; 5.576        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.576 ; 5.576        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                                                          ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; 6.025 ; 6.209        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.025 ; 6.209        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.025 ; 6.209        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.025 ; 6.209        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.025 ; 6.209        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.025 ; 6.209        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.049 ; 6.265        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.049 ; 6.265        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.049 ; 6.265        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.049 ; 6.265        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.049 ; 6.265        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.049 ; 6.265        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.049 ; 6.265        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.049 ; 6.265        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.049 ; 6.265        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.049 ; 6.265        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.049 ; 6.265        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.049 ; 6.265        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.049 ; 6.265        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.049 ; 6.265        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.049 ; 6.265        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.049 ; 6.265        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.049 ; 6.265        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.049 ; 6.265        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.072 ; 6.288        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.072 ; 6.288        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.072 ; 6.288        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.072 ; 6.288        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.072 ; 6.288        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.072 ; 6.288        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.205 ; 6.205        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_sh|clk                                                               ;
; 6.205 ; 6.205        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000000|clk                                                    ;
; 6.205 ; 6.205        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000001|clk                                                    ;
; 6.205 ; 6.205        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000010|clk                                                    ;
; 6.205 ; 6.205        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000011|clk                                                    ;
; 6.205 ; 6.205        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|stop|clk                                                                 ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk                                                          ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk                                                          ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk                                                          ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk                                                          ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk                                                          ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk                                                          ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk                                                          ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk                                                          ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_cs|clk                                                               ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_sclk|clk                                                             ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_cp|clk                                                               ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_p1|clk                                                               ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_rs|clk                                                               ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000100|clk                                                    ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[0]|clk                                                      ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[1]|clk                                                      ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[2]|clk                                                      ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[3]|clk                                                      ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[4]|clk                                                      ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[5]|clk                                                      ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[6]|clk                                                      ;
; 6.228 ; 6.228        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[7]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.251 ; 6.251        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.251 ; 6.251        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.271 ; 6.271        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_rs|clk                                                               ;
; 6.271 ; 6.271        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk                                                          ;
; 6.271 ; 6.271        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk                                                          ;
; 6.271 ; 6.271        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk                                                          ;
; 6.271 ; 6.271        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk                                                          ;
; 6.271 ; 6.271        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk                                                          ;
; 6.271 ; 6.271        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk                                                          ;
; 6.271 ; 6.271        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk                                                          ;
; 6.271 ; 6.271        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk                                                          ;
; 6.271 ; 6.271        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000100|clk                                                    ;
; 6.271 ; 6.271        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[0]|clk                                                      ;
; 6.271 ; 6.271        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[1]|clk                                                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 2.617 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 2.617 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 2.725 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 2.725 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; led[*]    ; ccd_timing:ccd0|ccd_p1 ; 4.760 ; 4.735 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
;  led[1]   ; ccd_timing:ccd0|ccd_p1 ; 4.760 ; 4.735 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; adc_cs    ; clk_100M               ; 2.232 ; 2.320 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 2.154 ; 2.229 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 2.257 ; 2.333 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 2.216 ; 2.285 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 2.608 ; 2.683 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; clk_100M               ; 3.579 ; 3.362 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; clk_100M               ; 3.579 ; 3.362 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 2.535 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 2.535 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 2.638 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 2.638 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; led[*]    ; ccd_timing:ccd0|ccd_p1 ; 4.585 ; 4.561 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
;  led[1]   ; ccd_timing:ccd0|ccd_p1 ; 4.585 ; 4.561 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; adc_cs    ; clk_100M               ; 1.963 ; 2.049 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 1.889 ; 1.961 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 1.987 ; 2.060 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 1.947 ; 2.013 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 2.323 ; 2.395 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; clk_100M               ; 3.237 ; 3.041 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; clk_100M               ; 3.237 ; 3.041 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
=======
+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; clk_100M          ; -3.000 ; -10.870             ;
; dac:dac0|clk_2MHz ; -1.000 ; -16.000             ;
+-------------------+--------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'                                                                                                       ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.457 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.408      ;
; -0.381 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.524      ;
; -0.379 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.330      ;
; -0.345 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.296      ;
; -0.344 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.487      ;
; -0.305 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.256      ;
; -0.271 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.414      ;
; -0.270 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.413      ;
; -0.267 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.218      ;
; -0.258 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.209      ;
; -0.258 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.209      ;
; -0.258 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.209      ;
; -0.258 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.209      ;
; -0.258 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.209      ;
; -0.255 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.206      ;
; -0.248 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.199      ;
; -0.240 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.191      ;
; -0.207 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.157      ;
; -0.206 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.155      ; 1.348      ;
; -0.198 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.149      ;
; -0.195 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.146      ;
; -0.194 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.144      ;
; -0.194 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.144      ;
; -0.194 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.144      ;
; -0.194 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.144      ;
; -0.194 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.144      ;
; -0.192 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.143      ;
; -0.191 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.142      ;
; -0.184 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.135      ;
; -0.184 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.135      ;
; -0.184 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.135      ;
; -0.184 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.135      ;
; -0.184 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.135      ;
; -0.177 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.127      ;
; -0.170 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.313      ;
; -0.170 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.120      ;
; -0.156 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.107      ;
; -0.143 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.093      ;
; -0.142 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.155      ; 1.284      ;
; -0.140 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.155      ; 1.282      ;
; -0.138 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.089      ;
; -0.138 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.089      ;
; -0.138 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.089      ;
; -0.138 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.089      ;
; -0.138 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.089      ;
; -0.128 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.079      ;
; -0.126 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.076      ;
; -0.124 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.075      ;
; -0.110 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.061      ;
; -0.104 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.055      ;
; -0.100 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.050      ;
; -0.090 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.040      ;
; -0.082 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.033      ;
; -0.073 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.024      ;
; -0.069 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.020      ;
; -0.063 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.014      ;
; -0.061 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.011      ;
; -0.059 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.009      ;
; -0.048 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.999      ;
; -0.048 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.999      ;
; -0.048 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.999      ;
; -0.048 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.999      ;
; -0.048 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.999      ;
; -0.038 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.988      ;
; -0.036 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.987      ;
; -0.025 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.975      ;
; -0.025 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.975      ;
; -0.025 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.975      ;
; -0.025 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.975      ;
; -0.025 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.975      ;
; -0.024 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.974      ;
; -0.020 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.970      ;
; -0.013 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.156      ;
; -0.011 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.961      ;
; 0.000  ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.951      ;
; 0.000  ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.950      ;
; 0.004  ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.947      ;
; 0.006  ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.944      ;
; 0.014  ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.937      ;
; 0.016  ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.934      ;
; 0.026  ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.924      ;
; 0.046  ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.904      ;
; 0.053  ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.155      ; 1.089      ;
; 0.054  ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.897      ;
; 0.055  ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.895      ;
; 0.055  ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.895      ;
; 0.055  ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.895      ;
; 0.055  ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.895      ;
; 0.055  ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.895      ;
; 0.056  ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.895      ;
; 0.068  ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.883      ;
; 0.077  ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.874      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_100M'                                                                                                    ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -0.370 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 1.320      ;
; -0.363 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 1.313      ;
; -0.305 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 1.255      ;
; -0.220 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 1.170      ;
; -0.133 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 1.083      ;
; -0.128 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 1.078      ;
; -0.119 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 1.069      ;
; -0.113 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 1.063      ;
; -0.083 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.500        ; 1.061      ; 1.726      ;
; -0.073 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 1.023      ;
; -0.049 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 0.999      ;
; -0.046 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 0.996      ;
; -0.004 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 0.954      ;
; 0.061  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 0.889      ;
; 0.120  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 0.830      ;
; 0.166  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 0.784      ;
; 0.186  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 0.764      ;
; 0.199  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 0.751      ;
; 0.221  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 0.729      ;
; 0.248  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 0.702      ;
; 0.305  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 0.645      ;
; 0.391  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 0.559      ;
; 0.403  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 0.547      ;
; 0.413  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 0.537      ;
; 0.413  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 0.537      ;
; 0.419  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 1.000        ; -0.037     ; 0.531      ;
; 0.541  ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 1.000        ; 1.061      ; 1.602      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_100M'                                                                                                    ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; 0.091 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.000        ; 1.106      ; 1.416      ;
; 0.186 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.307      ;
; 0.298 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.419      ;
; 0.300 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.421      ;
; 0.306 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.427      ;
; 0.318 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.439      ;
; 0.382 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.503      ;
; 0.387 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.508      ;
; 0.419 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.540      ;
; 0.422 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.543      ;
; 0.447 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.568      ;
; 0.457 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.578      ;
; 0.460 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.581      ;
; 0.500 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.621      ;
; 0.511 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.632      ;
; 0.512 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.633      ;
; 0.516 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.638      ;
; 0.532 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.653      ;
; 0.613 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.734      ;
; 0.629 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.750      ;
; 0.700 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; -0.500       ; 1.106      ; 1.525      ;
; 0.767 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.888      ;
; 0.887 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 1.008      ;
; 0.920 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 1.041      ;
; 1.016 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 1.137      ;
; 1.017 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 1.138      ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'                                                                                                       ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.186 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; dac:dac0|sync                ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dac:dac0|dac_offset[18]      ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dac:dac0|sclk                ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dac:dac0|this_prev_offset[0] ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.307      ;
; 0.288 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.409      ;
; 0.315 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.435      ;
; 0.322 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.442      ;
; 0.322 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.443      ;
; 0.324 ; dac:dac0|dac_offset[0]       ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.444      ;
; 0.329 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.449      ;
; 0.342 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.463      ;
; 0.344 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.465      ;
; 0.361 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.482      ;
; 0.364 ; dac:dac0|this_gain[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.484      ;
; 0.404 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.524      ;
; 0.411 ; dac:dac0|this_prev_offset[0] ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.531      ;
; 0.417 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.738      ;
; 0.417 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.537      ;
; 0.430 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.751      ;
; 0.464 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.584      ;
; 0.471 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.591      ;
; 0.471 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.045      ; 0.600      ;
; 0.472 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.793      ;
; 0.473 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.236      ; 0.793      ;
; 0.474 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.594      ;
; 0.478 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.598      ;
; 0.480 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.600      ;
; 0.481 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.601      ;
; 0.482 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.603      ;
; 0.484 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.605      ;
; 0.484 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.604      ;
; 0.486 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.607      ;
; 0.502 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.623      ;
; 0.522 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.843      ;
; 0.523 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.644      ;
; 0.525 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.646      ;
; 0.527 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.647      ;
; 0.530 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.650      ;
; 0.537 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.657      ;
; 0.540 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.660      ;
; 0.548 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.669      ;
; 0.549 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.670      ;
; 0.569 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.890      ;
; 0.570 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.891      ;
; 0.594 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.715      ;
; 0.602 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.722      ;
; 0.602 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.722      ;
; 0.602 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.722      ;
; 0.602 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.722      ;
; 0.602 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.722      ;
; 0.614 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.735      ;
; 0.620 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.741      ;
; 0.625 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.946      ;
; 0.626 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.747      ;
; 0.628 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.949      ;
; 0.638 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.759      ;
; 0.646 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.767      ;
; 0.647 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.768      ;
; 0.648 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.769      ;
; 0.650 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.771      ;
; 0.652 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.773      ;
; 0.668 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.789      ;
; 0.687 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.808      ;
; 0.687 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.808      ;
; 0.692 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.035      ; 0.811      ;
; 0.694 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.815      ;
; 0.709 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.830      ;
; 0.710 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.831      ;
; 0.712 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.833      ;
; 0.723 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 1.044      ;
; 0.728 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.848      ;
; 0.735 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.856      ;
; 0.738 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.858      ;
; 0.740 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.861      ;
; 0.742 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.035      ; 0.861      ;
; 0.745 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.866      ;
; 0.747 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.867      ;
; 0.751 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.871      ;
; 0.767 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.888      ;
; 0.789 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.910      ;
; 0.801 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.922      ;
; 0.810 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.930      ;
; 0.810 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.930      ;
; 0.810 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.930      ;
; 0.810 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.930      ;
; 0.810 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.930      ;
; 0.810 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 1.131      ;
; 0.817 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.937      ;
; 0.817 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.937      ;
; 0.817 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.937      ;
; 0.817 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.937      ;
; 0.819 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.940      ;
; 0.819 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.940      ;
; 0.826 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.946      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_100M'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz              ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]      ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk      ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk      ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk      ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk      ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk      ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz|clk              ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o               ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0] ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i               ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz              ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]      ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]      ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]      ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]      ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]      ;
; 1.033  ; 1.033        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0] ;
; 1.033  ; 1.033        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk   ;
; 1.052  ; 1.052        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|o               ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk      ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk      ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk      ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk      ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk      ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz|clk              ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'                                                               ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; dac_sclk  ; dac:dac0|clk_2MHz ; 3.462 ; 3.615 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sdin  ; dac:dac0|clk_2MHz ; 3.678 ; 3.830 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sync  ; dac:dac0|clk_2MHz ; 5.178 ; 5.569 ; Rise       ; dac:dac0|clk_2MHz ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; dac_sclk  ; dac:dac0|clk_2MHz ; 3.344 ; 3.495 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sdin  ; dac:dac0|clk_2MHz ; 3.550 ; 3.700 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sync  ; dac:dac0|clk_2MHz ; 5.059 ; 5.447 ; Rise       ; dac:dac0|clk_2MHz ;
+-----------+-------------------+-------+-------+------------+-------------------+
>>>>>>> dac


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


<<<<<<< HEAD
+------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                    ;
+----------------------------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                                    ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                                         ; -4.049  ; -0.135 ; N/A      ; N/A     ; -1.000              ;
;  ccd_timing:ccd0|ccd_p1                                  ; -1.985  ; 0.176  ; N/A      ; N/A     ; -1.000              ;
;  clk_100M                                                ; N/A     ; N/A    ; N/A      ; N/A     ; 4.422               ;
;  pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -4.049  ; -0.135 ; N/A      ; N/A     ; 6.007               ;
; Design-wide TNS                                          ; -38.533 ; -0.135 ; 0.0      ; 0.0     ; -13.0               ;
;  ccd_timing:ccd0|ccd_p1                                  ; -15.994 ; 0.000  ; N/A      ; N/A     ; -13.000             ;
;  clk_100M                                                ; N/A     ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -22.539 ; -0.135 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------------+---------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 4.322 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 4.322 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 4.355 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 4.355 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; led[*]    ; ccd_timing:ccd0|ccd_p1 ; 7.829 ; 7.859 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
;  led[1]   ; ccd_timing:ccd0|ccd_p1 ; 7.829 ; 7.859 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; adc_cs    ; clk_100M               ; 3.796 ; 3.862 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 3.696 ; 3.725 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 3.845 ; 3.908 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 3.806 ; 3.838 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 4.519 ; 4.513 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; clk_100M               ; 5.858 ; 5.753 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; clk_100M               ; 5.858 ; 5.753 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 2.535 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 2.535 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 2.638 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 2.638 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; led[*]    ; ccd_timing:ccd0|ccd_p1 ; 4.585 ; 4.561 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
;  led[1]   ; ccd_timing:ccd0|ccd_p1 ; 4.585 ; 4.561 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; adc_cs    ; clk_100M               ; 1.963 ; 2.049 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 1.889 ; 1.961 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 1.987 ; 2.060 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 1.947 ; 2.013 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 2.323 ; 2.395 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; clk_100M               ; 3.237 ; 3.041 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; clk_100M               ; 3.237 ; 3.041 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
=======
+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+--------------------+---------+-------+----------+---------+---------------------+
; Clock              ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack   ; -1.645  ; 0.091 ; N/A      ; N/A     ; -3.000              ;
;  clk_100M          ; -1.423  ; 0.091 ; N/A      ; N/A     ; -3.000              ;
;  dac:dac0|clk_2MHz ; -1.645  ; 0.186 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS    ; -24.451 ; 0.0   ; 0.0      ; 0.0     ; -26.87              ;
;  clk_100M          ; -5.165  ; 0.000 ; N/A      ; N/A     ; -10.870             ;
;  dac:dac0|clk_2MHz ; -19.286 ; 0.000 ; N/A      ; N/A     ; -16.000             ;
+--------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; dac_sclk  ; dac:dac0|clk_2MHz ; 5.785 ; 5.835 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sdin  ; dac:dac0|clk_2MHz ; 6.183 ; 6.233 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sync  ; dac:dac0|clk_2MHz ; 8.165 ; 8.520 ; Rise       ; dac:dac0|clk_2MHz ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; dac_sclk  ; dac:dac0|clk_2MHz ; 3.344 ; 3.495 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sdin  ; dac:dac0|clk_2MHz ; 3.550 ; 3.700 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sync  ; dac:dac0|clk_2MHz ; 5.059 ; 5.447 ; Rise       ; dac:dac0|clk_2MHz ;
+-----------+-------------------+-------+-------+------------+-------------------+
>>>>>>> dac


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_cs        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sync      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_step      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_wr         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_rd         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; adc_sdo                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mtr_nhome               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mtr_nflt                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_clk                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_txe                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_rxf                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_ac8                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_ac9                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[0]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[1]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[2]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[3]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[4]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[5]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[6]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[7]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_100M                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; adc_cs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; dac_sync      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.09 V              ; -0.0054 V           ; 0.289 V                              ; 0.269 V                              ; 5.45e-09 s                  ; 5.34e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.47e-08 V                  ; 3.09 V             ; -0.0054 V          ; 0.289 V                             ; 0.269 V                             ; 5.45e-09 s                 ; 5.34e-09 s                 ; Yes                       ; No                        ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_step      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.09 V              ; -0.00518 V          ; 0.199 V                              ; 0.274 V                              ; 5.46e-09 s                  ; 5.35e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.56e-08 V                  ; 3.09 V             ; -0.00518 V         ; 0.199 V                             ; 0.274 V                             ; 5.46e-09 s                 ; 5.35e-09 s                 ; Yes                       ; No                        ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_wr         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_rd         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.09 V              ; -0.0054 V           ; 0.289 V                              ; 0.269 V                              ; 5.45e-09 s                  ; 5.34e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.47e-08 V                  ; 3.09 V             ; -0.0054 V          ; 0.289 V                             ; 0.269 V                             ; 5.45e-09 s                 ; 5.34e-09 s                 ; Yes                       ; No                        ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; adc_cs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; dac_sync      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.09 V              ; -0.00237 V          ; 0.121 V                              ; 0.213 V                              ; 6.61e-09 s                  ; 6.63e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.09 V             ; -0.00237 V         ; 0.121 V                             ; 0.213 V                             ; 6.61e-09 s                 ; 6.63e-09 s                 ; Yes                       ; Yes                       ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_step      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.00235 V          ; 0.081 V                              ; 0.192 V                              ; 6.63e-09 s                  ; 6.71e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.00235 V         ; 0.081 V                             ; 0.192 V                             ; 6.63e-09 s                 ; 6.71e-09 s                 ; Yes                       ; Yes                       ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_wr         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_rd         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.09 V              ; -0.00237 V          ; 0.121 V                              ; 0.213 V                              ; 6.61e-09 s                  ; 6.63e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.09 V             ; -0.00237 V         ; 0.121 V                             ; 0.213 V                             ; 6.61e-09 s                 ; 6.63e-09 s                 ; Yes                       ; Yes                       ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; adc_cs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; dac_sync      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_step      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_wr         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_rd         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


<<<<<<< HEAD
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                               ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; ccd_timing:ccd0|ccd_p1                                  ; ccd_timing:ccd0|ccd_p1                                  ; 138      ; 0        ; 12       ; 1        ;
; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 85       ; 1        ; 0        ; 0        ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 576      ; 0        ; 0        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; ccd_timing:ccd0|ccd_p1                                  ; ccd_timing:ccd0|ccd_p1                                  ; 138      ; 0        ; 12       ; 1        ;
; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 85       ; 1        ; 0        ; 0        ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 576      ; 0        ; 0        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
=======
+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; clk_100M          ; clk_100M          ; 35       ; 0        ; 0        ; 0        ;
; dac:dac0|clk_2MHz ; clk_100M          ; 1        ; 1        ; 0        ; 0        ;
; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 220      ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; clk_100M          ; clk_100M          ; 35       ; 0        ; 0        ; 0        ;
; dac:dac0|clk_2MHz ; clk_100M          ; 1        ; 1        ; 0        ; 0        ;
; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 220      ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
>>>>>>> dac
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
<<<<<<< HEAD
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
=======
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
>>>>>>> dac
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition
<<<<<<< HEAD
    Info: Processing started: Sun Apr 23 17:39:30 2017
=======
    Info: Processing started: Sat Apr 22 19:54:25 2017
>>>>>>> dac
Info: Command: quartus_sta film_scanner -c film_scanner
Info: qsta_default_script.tcl version: #11
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'film_scanner.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
<<<<<<< HEAD
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 10.000 -waveform {0.000 5.000} -name clk_100M clk_100M
    Info (332110): create_generated_clock -source {pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {pll_80_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_80_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ccd_timing:ccd0|ccd_p1 ccd_timing:ccd0|ccd_p1
=======
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name dac:dac0|clk_2MHz dac:dac0|clk_2MHz
    Info (332105): create_clock -period 1.000 -name clk_100M clk_100M
>>>>>>> dac
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
<<<<<<< HEAD
Info (332146): Worst-case setup slack is -4.049
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.049             -22.539 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.985             -15.994 ccd_timing:ccd0|ccd_p1 
Info (332146): Worst-case hold slack is -0.034
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.034              -0.034 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.340               0.000 ccd_timing:ccd0|ccd_p1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -13.000 ccd_timing:ccd0|ccd_p1 
    Info (332119):     4.748               0.000 clk_100M 
    Info (332119):     6.023               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
=======
Info (332146): Worst-case setup slack is -1.645
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.645             -19.286 dac:dac0|clk_2MHz 
    Info (332119):    -1.423              -5.165 clk_100M 
Info (332146): Worst-case hold slack is 0.261
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.261               0.000 clk_100M 
    Info (332119):     0.357               0.000 dac:dac0|clk_2MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -9.000 clk_100M 
    Info (332119):    -1.000             -16.000 dac:dac0|clk_2MHz 
>>>>>>> dac
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
<<<<<<< HEAD
Info (332146): Worst-case setup slack is -3.508
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.508             -19.319 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.685             -13.025 ccd_timing:ccd0|ccd_p1 
Info (332146): Worst-case hold slack is -0.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.135              -0.135 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.299               0.000 ccd_timing:ccd0|ccd_p1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -13.000 ccd_timing:ccd0|ccd_p1 
    Info (332119):     4.716               0.000 clk_100M 
    Info (332119):     6.007               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
=======
Info (332146): Worst-case setup slack is -1.394
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.394             -15.820 dac:dac0|clk_2MHz 
    Info (332119):    -1.192              -3.955 clk_100M 
Info (332146): Worst-case hold slack is 0.242
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.242               0.000 clk_100M 
    Info (332119):     0.311               0.000 dac:dac0|clk_2MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -9.000 clk_100M 
    Info (332119):    -1.000             -16.000 dac:dac0|clk_2MHz 
>>>>>>> dac
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
<<<<<<< HEAD
Info (332146): Worst-case setup slack is -2.216
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.216             -12.225 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.671              -3.601 ccd_timing:ccd0|ccd_p1 
Info (332146): Worst-case hold slack is 0.026
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.026               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.176               0.000 ccd_timing:ccd0|ccd_p1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -13.000 ccd_timing:ccd0|ccd_p1 
    Info (332119):     4.422               0.000 clk_100M 
    Info (332119):     6.025               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 716 megabytes
    Info: Processing ended: Sun Apr 23 17:39:32 2017
=======
Info (332146): Worst-case setup slack is -0.457
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.457              -4.007 dac:dac0|clk_2MHz 
    Info (332119):    -0.370              -0.617 clk_100M 
Info (332146): Worst-case hold slack is 0.091
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.091               0.000 clk_100M 
    Info (332119):     0.186               0.000 dac:dac0|clk_2MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.870 clk_100M 
    Info (332119):    -1.000             -16.000 dac:dac0|clk_2MHz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 718 megabytes
    Info: Processing ended: Sat Apr 22 19:54:27 2017
>>>>>>> dac
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


