## 目录

- [背景](#背景)
- [安装](#安装)
- [用法](#用法)
- [相关项目](#相关项目)
- [主要项目负责人](#主要项目负责人)
- [贡献人员](#贡献人员)

## 背景

笔者用verilog语言实现了大位宽全精度快速除法运算

## 安装

> 使用前请先下载modelism仿真模拟，带_tb的是测试文件


## 用法

激励文件使用方式参考FPGA和modelism使用教程

## 相关项目

暂无

## 主要项目负责人

[@AlvxScoFT1](https://github.com/AlvxScoFT1)

### 贡献人员

感谢所有贡献的人。

[@AlvxScoFT1](https://github.com/AlvxScoFT1)
