电源网络的电压降
======================

电源供电的好坏可以用电压降（IR Drop）衡量，过大的电压降会影响延迟的变化，降低噪声容限的值，从而导致时序违例，时钟偏差（skew）增大进而产生功能失效

电压降的问题已经变得尤为突出，因此分析由于封装引起的电压降并将其控制在合理范围是芯片设计首要考虑的问题

电压降
------------------

理论设计假设芯片内的电源为理想电源，其能够在瞬间给芯片上的所有门单元与 macro 提供足够大的电流，从而使得芯片上的电压保持为稳定的值。

.. note::
    由于芯片内部供电网络 :doc:`/chapter9/index` 的存在，从而导致电源输入输出接口（PAD，封装称之为凸点）到达芯片内部各点的电势不同，其差值称为电压降（IR Drop）

电压降分为两种：
- 内部节点的电源电压 :math:`V_{dd}` 低于供电凸点的电压降
- 内部节点的地电压 :math:`V_{ss}` 高于供电凸点的 “地弹” （ground bouncing） 两种

产生电压降的因素
---------------------

供电网络