and transistors’ sizes according to the size of input circuit and its properties and then 
automatically generate the layout. This system includes a basic cell library, a PLA layout 
compiler, a Spice netlist generator and a CAD tool that can do the optimization analysis for 
circuits. 
 
二、 成果報告內容 
本計畫之執行成果除了達成計畫預期之目標；成功開發出一個新的動態可程式邏輯陣
列特徵表做最佳化分析與自動產生佈局圖的系統外，在新的佈局圖的系統中我們也使用二
個新的動態可程式邏輯陣列電路。我們也將這兩個電路分別發表於 2006 年 6 月的 IEEE 
Transactions on VLSI and systems 及 2006 ISCAS 會議。本成果報告將以此兩篇論文做為本
計畫之成果報告，發表之論文如下： 
 
[1]  Tzyy-Kuen Tien, Chih-Shen Tsai, Shih-Chieh Chang, and Chingwei Yeh, “Power 
Minimization for Dynamic PLAs,” IEEE Trans. On VLSI and Systems, vol. 14, no. 6, pp. 
616-624, June 2006. 
[2]  Tzyy-Kuen Tien, Jing-Jou Tang, Kuan-Jou Chen, “A New High Speed Dynamic PLA,” 
Proceedings of ISCAS, pp. 2889-2893, 2006. 
 
 
 
 
 
 
四、 可供推廣之研發成果資料表： 
□ 可申請專利  ■ 可技術移轉                                      日期：95 年 8 月 1日 
國科會補助計畫 
計畫名稱：動態可程式邏輯陣列之最佳化與自動化 
計畫主持人：田子坤         
計畫編號：NSC 94-2215-E-218-011-             
學門領域：微電子學門 
技術/創作名稱 動態可程式邏輯陣列編譯器 
發明人/創作人 田子坤 
技術說明 
中文： 
動態可程式邏輯陣列具有高速度及可預估電路延遲時間之
特性因此常被用來設計須要高速度運算之微處理器。為達到高速度
之要求，大部分的動態可程式邏輯陣列電路設計大多採用全客戶之
設計，然而這種設計方式對大電路將需花費較多之時間以達到電路
規格所需之要求。雖然有些動態可程式邏輯陣列電路的設計實現是
以動態可程式邏輯陣列佈局編譯器來自動產生電路之佈局，這種方
式所產生之電路大都局限於使用單一架構及有限之基本細胞元，因
此所能實現之電路的範圍大小及其效能將會受到限制。 
本研究計畫研發一個整合性系統，這個系統可根據輸入之動態可程
式邏輯陣列特徵表做最佳化分析與自動產生佈局圖的系統。針對不
同大小的電路及特性，本系統可選擇最佳電路架構及電晶體尺寸以
達到最佳化設計及自動產生電路佈局圖。在本研究計畫中主要建立
包括一個動態可程式邏輯陣列的細胞元庫、一個可自動產生電路佈
局之佈局編譯、一個 Spice 電路產生器及一個可根據所欲設計之電
路的大小、特性及設計限制等考量進行最佳化分析之軟體工具。 
 
