TimeQuest Timing Analyzer report for ad9767_test
Wed May 03 11:40:25 2017
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 12. Slow 1200mV 85C Model Hold: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 25. Slow 1200mV 0C Model Hold: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Slow 1200mV 0C Model Metastability Report
 31. Fast 1200mV 0C Model Setup Summary
 32. Fast 1200mV 0C Model Hold Summary
 33. Fast 1200mV 0C Model Recovery Summary
 34. Fast 1200mV 0C Model Removal Summary
 35. Fast 1200mV 0C Model Minimum Pulse Width Summary
 36. Fast 1200mV 0C Model Setup: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 37. Fast 1200mV 0C Model Hold: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 38. Fast 1200mV 0C Model Minimum Pulse Width: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 39. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Fast 1200mV 0C Model Metastability Report
 43. Multicorner Timing Analysis Summary
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Board Trace Model Assignments
 47. Input Transition Times
 48. Signal Integrity Metrics (Slow 1200mv 0c Model)
 49. Signal Integrity Metrics (Slow 1200mv 85c Model)
 50. Signal Integrity Metrics (Fast 1200mv 0c Model)
 51. Setup Transfers
 52. Hold Transfers
 53. Report TCCS
 54. Report RSKM
 55. Unconstrained Paths
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; ad9767_test                                       ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE6F17C8                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; Clock Name                                           ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                 ; Targets                                                  ;
+------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; clk                                                  ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                        ; { clk }                                                  ;
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 8.000  ; 125.0 MHz ; 0.000 ; 4.000  ; 50.00      ; 2         ; 5           ;       ;        ;           ;            ; false    ; clk    ; PLL_inst|altpll_component|auto_generated|pll1|inclk[0] ; { PLL_inst|altpll_component|auto_generated|pll1|clk[1] } ;
+------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                         ;
+------------+-----------------+------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note ;
+------------+-----------------+------------------------------------------------------+------+
; 356.13 MHz ; 356.13 MHz      ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                          ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 5.192 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.761 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 3.719 ; 0.000         ;
; clk                                                  ; 9.858 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                          ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 5.192 ; trig_data[0]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.728      ;
; 5.224 ; trig_data[1]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.696      ;
; 5.254 ; trig_data[1]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.666      ;
; 5.313 ; trig_data[2]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.607      ;
; 5.322 ; trig_data[0]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.598      ;
; 5.338 ; trig_data[0]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.582      ;
; 5.370 ; trig_data[1]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.550      ;
; 5.371 ; trig_data[3]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.549      ;
; 5.400 ; trig_data[1]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.520      ;
; 5.401 ; trig_data[3]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.519      ;
; 5.442 ; trig_data[2]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.478      ;
; 5.459 ; trig_data[2]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.461      ;
; 5.468 ; trig_data[0]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.452      ;
; 5.482 ; trig_data[4]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.438      ;
; 5.484 ; trig_data[0]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.436      ;
; 5.516 ; trig_data[1]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.404      ;
; 5.517 ; trig_data[5]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.403      ;
; 5.517 ; trig_data[3]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.403      ;
; 5.546 ; trig_data[1]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.374      ;
; 5.547 ; trig_data[5]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.373      ;
; 5.547 ; trig_data[3]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.373      ;
; 5.588 ; trig_data[2]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.332      ;
; 5.605 ; trig_data[2]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.315      ;
; 5.612 ; trig_data[4]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.308      ;
; 5.614 ; trig_data[0]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.306      ;
; 5.628 ; trig_data[4]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.292      ;
; 5.630 ; trig_data[0]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.290      ;
; 5.631 ; trig_data[6]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.289      ;
; 5.659 ; trig_data[7]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.261      ;
; 5.662 ; trig_data[1]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.258      ;
; 5.663 ; trig_data[5]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.257      ;
; 5.663 ; trig_data[3]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.257      ;
; 5.689 ; trig_data[7]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.231      ;
; 5.692 ; trig_data[1]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.228      ;
; 5.693 ; trig_data[5]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.227      ;
; 5.693 ; trig_data[3]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.227      ;
; 5.734 ; trig_data[2]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.186      ;
; 5.750 ; trig_data[6]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.170      ;
; 5.751 ; trig_data[2]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.169      ;
; 5.758 ; trig_data[4]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.162      ;
; 5.760 ; trig_data[0]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.160      ;
; 5.773 ; trig_data[8]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.147      ;
; 5.774 ; trig_data[4]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.146      ;
; 5.776 ; trig_data[0]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.144      ;
; 5.777 ; trig_data[6]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.143      ;
; 5.805 ; trig_data[9]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.115      ;
; 5.805 ; trig_data[7]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.115      ;
; 5.808 ; trig_data[1]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.112      ;
; 5.809 ; trig_data[5]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.111      ;
; 5.809 ; trig_data[3]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.111      ;
; 5.835 ; trig_data[9]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.085      ;
; 5.835 ; trig_data[7]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.085      ;
; 5.838 ; trig_data[1]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.082      ;
; 5.839 ; trig_data[5]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.081      ;
; 5.839 ; trig_data[3]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.081      ;
; 5.880 ; trig_data[2]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.040      ;
; 5.896 ; trig_data[6]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.024      ;
; 5.897 ; trig_data[2]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.023      ;
; 5.903 ; trig_data[8]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.017      ;
; 5.904 ; trig_data[4]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.016      ;
; 5.906 ; trig_data[0]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.014      ;
; 5.919 ; trig_data[8]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.001      ;
; 5.920 ; trig_data[10] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.000      ;
; 5.920 ; trig_data[4]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 2.000      ;
; 5.922 ; trig_data[0]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.998      ;
; 5.923 ; trig_data[6]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.997      ;
; 5.951 ; trig_data[9]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.969      ;
; 5.951 ; trig_data[7]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.969      ;
; 5.954 ; trig_data[1]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.966      ;
; 5.954 ; trig_data[11] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.966      ;
; 5.955 ; trig_data[5]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.965      ;
; 5.955 ; trig_data[3]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.965      ;
; 5.981 ; trig_data[9]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.939      ;
; 5.981 ; trig_data[7]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.939      ;
; 5.984 ; trig_data[11] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.936      ;
; 5.984 ; trig_data[1]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.936      ;
; 5.985 ; trig_data[5]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.935      ;
; 5.985 ; trig_data[3]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.935      ;
; 6.026 ; trig_data[2]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.894      ;
; 6.042 ; trig_data[6]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.878      ;
; 6.043 ; trig_data[2]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.877      ;
; 6.049 ; trig_data[10] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.871      ;
; 6.049 ; trig_data[8]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.871      ;
; 6.050 ; trig_data[4]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.870      ;
; 6.052 ; trig_data[0]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.868      ;
; 6.065 ; trig_data[8]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.855      ;
; 6.066 ; trig_data[12] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.854      ;
; 6.066 ; trig_data[10] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.854      ;
; 6.066 ; trig_data[4]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.854      ;
; 6.068 ; trig_data[0]  ; trig_data[1]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.852      ;
; 6.069 ; trig_data[6]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.851      ;
; 6.611 ; trig_data[2]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.309      ;
; 6.623 ; trig_data[13] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.297      ;
; 6.626 ; trig_data[6]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.294      ;
; 6.634 ; trig_data[12] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.286      ;
; 6.634 ; trig_data[10] ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.286      ;
; 6.634 ; trig_data[8]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.286      ;
; 6.635 ; trig_data[4]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.285      ;
; 6.637 ; trig_data[0]  ; trig_data[0]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.283      ;
; 6.650 ; trig_data[9]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.081     ; 1.270      ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                           ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.761 ; trig_data[3]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; trig_data[1]  ; trig_data[1]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; trig_data[5]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; trig_data[11] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; trig_data[6]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; trig_data[7]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; trig_data[9]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; trig_data[13] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; trig_data[4]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; trig_data[8]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; trig_data[10] ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; trig_data[12] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.059      ;
; 0.787 ; trig_data[0]  ; trig_data[0]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.080      ;
; 0.788 ; trig_data[2]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.081      ;
; 1.116 ; trig_data[3]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; trig_data[1]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; trig_data[5]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; trig_data[7]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; trig_data[9]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; trig_data[11] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.411      ;
; 1.125 ; trig_data[0]  ; trig_data[1]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; trig_data[6]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; trig_data[4]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; trig_data[10] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; trig_data[12] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; trig_data[8]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.420      ;
; 1.134 ; trig_data[0]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; trig_data[6]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; trig_data[4]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; trig_data[8]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; trig_data[10] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.429      ;
; 1.149 ; trig_data[2]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.442      ;
; 1.158 ; trig_data[2]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.451      ;
; 1.247 ; trig_data[3]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; trig_data[1]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; trig_data[5]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; trig_data[9]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; trig_data[11] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; trig_data[7]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.542      ;
; 1.256 ; trig_data[3]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; trig_data[1]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; trig_data[5]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; trig_data[7]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; trig_data[9]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.551      ;
; 1.265 ; trig_data[0]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.558      ;
; 1.265 ; trig_data[6]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.558      ;
; 1.266 ; trig_data[4]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.559      ;
; 1.267 ; trig_data[8]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.560      ;
; 1.267 ; trig_data[10] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.560      ;
; 1.274 ; trig_data[0]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.567      ;
; 1.274 ; trig_data[6]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.567      ;
; 1.275 ; trig_data[4]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.568      ;
; 1.276 ; trig_data[8]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.569      ;
; 1.289 ; trig_data[2]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.582      ;
; 1.298 ; trig_data[2]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.591      ;
; 1.387 ; trig_data[3]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.680      ;
; 1.387 ; trig_data[1]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.680      ;
; 1.388 ; trig_data[5]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; trig_data[7]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; trig_data[9]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.682      ;
; 1.396 ; trig_data[3]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.689      ;
; 1.396 ; trig_data[1]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.689      ;
; 1.397 ; trig_data[5]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.690      ;
; 1.398 ; trig_data[7]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.691      ;
; 1.405 ; trig_data[0]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.698      ;
; 1.405 ; trig_data[6]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.698      ;
; 1.406 ; trig_data[4]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.699      ;
; 1.407 ; trig_data[8]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.700      ;
; 1.414 ; trig_data[0]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.707      ;
; 1.414 ; trig_data[6]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.707      ;
; 1.415 ; trig_data[4]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.708      ;
; 1.429 ; trig_data[2]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.722      ;
; 1.438 ; trig_data[2]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.731      ;
; 1.527 ; trig_data[3]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.820      ;
; 1.527 ; trig_data[1]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.820      ;
; 1.528 ; trig_data[5]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.821      ;
; 1.529 ; trig_data[7]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.822      ;
; 1.536 ; trig_data[3]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.829      ;
; 1.536 ; trig_data[1]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.829      ;
; 1.537 ; trig_data[5]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.830      ;
; 1.545 ; trig_data[0]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.838      ;
; 1.545 ; trig_data[6]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.838      ;
; 1.546 ; trig_data[4]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.839      ;
; 1.554 ; trig_data[0]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.847      ;
; 1.555 ; trig_data[4]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.848      ;
; 1.569 ; trig_data[2]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.862      ;
; 1.578 ; trig_data[2]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.871      ;
; 1.667 ; trig_data[3]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.960      ;
; 1.667 ; trig_data[1]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.960      ;
; 1.668 ; trig_data[5]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.961      ;
; 1.676 ; trig_data[3]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.969      ;
; 1.676 ; trig_data[1]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.969      ;
; 1.685 ; trig_data[0]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.978      ;
; 1.686 ; trig_data[4]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.979      ;
; 1.694 ; trig_data[0]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.987      ;
; 1.709 ; trig_data[2]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.002      ;
; 1.718 ; trig_data[2]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.011      ;
; 1.807 ; trig_data[3]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.100      ;
; 1.807 ; trig_data[1]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.100      ;
; 1.816 ; trig_data[1]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.109      ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                         ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                     ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+
; 3.719 ; 3.939        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]                                                               ;
; 3.719 ; 3.939        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]                                                              ;
; 3.719 ; 3.939        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]                                                              ;
; 3.719 ; 3.939        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]                                                              ;
; 3.719 ; 3.939        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]                                                              ;
; 3.719 ; 3.939        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]                                                               ;
; 3.719 ; 3.939        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]                                                               ;
; 3.719 ; 3.939        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]                                                               ;
; 3.719 ; 3.939        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]                                                               ;
; 3.719 ; 3.939        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]                                                               ;
; 3.719 ; 3.939        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]                                                               ;
; 3.719 ; 3.939        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]                                                               ;
; 3.719 ; 3.939        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]                                                               ;
; 3.719 ; 3.939        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]                                                               ;
; 3.871 ; 4.059        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]                                                               ;
; 3.871 ; 4.059        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]                                                              ;
; 3.871 ; 4.059        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]                                                              ;
; 3.871 ; 4.059        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]                                                              ;
; 3.871 ; 4.059        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]                                                              ;
; 3.871 ; 4.059        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]                                                               ;
; 3.871 ; 4.059        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]                                                               ;
; 3.871 ; 4.059        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]                                                               ;
; 3.871 ; 4.059        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]                                                               ;
; 3.871 ; 4.059        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]                                                               ;
; 3.871 ; 4.059        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]                                                               ;
; 3.871 ; 4.059        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]                                                               ;
; 3.871 ; 4.059        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]                                                               ;
; 3.871 ; 4.059        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]                                                               ;
; 3.967 ; 3.967        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 3.967 ; 3.967        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 3.988 ; 3.988        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]|clk                                                           ;
; 3.988 ; 3.988        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]|clk                                                          ;
; 3.988 ; 3.988        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]|clk                                                          ;
; 3.988 ; 3.988        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]|clk                                                          ;
; 3.988 ; 3.988        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]|clk                                                          ;
; 3.988 ; 3.988        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]|clk                                                           ;
; 3.988 ; 3.988        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]|clk                                                           ;
; 3.988 ; 3.988        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]|clk                                                           ;
; 3.988 ; 3.988        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]|clk                                                           ;
; 3.988 ; 3.988        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]|clk                                                           ;
; 3.988 ; 3.988        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]|clk                                                           ;
; 3.988 ; 3.988        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]|clk                                                           ;
; 3.988 ; 3.988        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]|clk                                                           ;
; 3.988 ; 3.988        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]|clk                                                           ;
; 4.011 ; 4.011        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]|clk                                                           ;
; 4.011 ; 4.011        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]|clk                                                          ;
; 4.011 ; 4.011        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]|clk                                                          ;
; 4.011 ; 4.011        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]|clk                                                          ;
; 4.011 ; 4.011        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]|clk                                                          ;
; 4.011 ; 4.011        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]|clk                                                           ;
; 4.011 ; 4.011        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]|clk                                                           ;
; 4.011 ; 4.011        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]|clk                                                           ;
; 4.011 ; 4.011        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]|clk                                                           ;
; 4.011 ; 4.011        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]|clk                                                           ;
; 4.011 ; 4.011        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]|clk                                                           ;
; 4.011 ; 4.011        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]|clk                                                           ;
; 4.011 ; 4.011        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]|clk                                                           ;
; 4.011 ; 4.011        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]|clk                                                           ;
; 4.031 ; 4.031        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 4.031 ; 4.031        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]                                                              ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]                                                              ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]                                                              ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]                                                              ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                    ;
; 9.914  ; 9.914        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.085 ; 10.085       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.109 ; 10.109       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                    ;
; 10.141 ; 10.141       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.141 ; 10.141       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; da1_clk       ; clk        ;       ; 3.109 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_data[*]   ; clk        ; 5.678 ; 5.343 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[0]  ; clk        ; 5.040 ; 4.798 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[1]  ; clk        ; 4.395 ; 4.238 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[2]  ; clk        ; 4.653 ; 4.536 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[3]  ; clk        ; 4.765 ; 4.557 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[4]  ; clk        ; 4.767 ; 4.560 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[5]  ; clk        ; 5.051 ; 4.812 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[6]  ; clk        ; 5.125 ; 4.898 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[7]  ; clk        ; 5.031 ; 4.777 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[8]  ; clk        ; 5.046 ; 4.839 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[9]  ; clk        ; 5.328 ; 5.035 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[10] ; clk        ; 4.977 ; 4.743 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[11] ; clk        ; 5.678 ; 5.343 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[12] ; clk        ; 5.426 ; 5.171 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[13] ; clk        ; 5.663 ; 5.342 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ;       ; 3.108 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ; 3.119 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_data[*]   ; clk        ; 5.760 ; 5.479 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[0]  ; clk        ; 5.760 ; 5.479 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[1]  ; clk        ; 5.655 ; 5.392 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[2]  ; clk        ; 4.749 ; 4.531 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[3]  ; clk        ; 4.795 ; 4.579 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[4]  ; clk        ; 4.767 ; 4.560 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[5]  ; clk        ; 5.381 ; 5.092 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[6]  ; clk        ; 4.841 ; 4.666 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[7]  ; clk        ; 5.589 ; 5.268 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[8]  ; clk        ; 5.458 ; 5.253 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[9]  ; clk        ; 5.583 ; 5.268 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[10] ; clk        ; 5.586 ; 5.263 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[11] ; clk        ; 5.273 ; 5.003 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[12] ; clk        ; 5.265 ; 5.103 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[13] ; clk        ; 5.015 ; 4.788 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ; 3.109 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_clk       ; clk        ; 2.931 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ; 2.930 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ;       ; 2.941 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ;       ; 2.932 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; da1_clk       ; clk        ;       ; 2.610 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_data[*]   ; clk        ; 3.833 ; 3.679 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[0]  ; clk        ; 4.452 ; 4.215 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[1]  ; clk        ; 3.833 ; 3.679 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[2]  ; clk        ; 4.081 ; 3.964 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[3]  ; clk        ; 4.189 ; 3.984 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[4]  ; clk        ; 4.191 ; 3.987 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[5]  ; clk        ; 4.463 ; 4.229 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[6]  ; clk        ; 4.534 ; 4.311 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[7]  ; clk        ; 4.444 ; 4.196 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[8]  ; clk        ; 4.458 ; 4.254 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[9]  ; clk        ; 4.729 ; 4.443 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[10] ; clk        ; 4.393 ; 4.163 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[11] ; clk        ; 5.065 ; 4.739 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[12] ; clk        ; 4.823 ; 4.574 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[13] ; clk        ; 5.052 ; 4.738 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ;       ; 2.610 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ; 2.620 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_data[*]   ; clk        ; 4.172 ; 3.958 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[0]  ; clk        ; 5.145 ; 4.871 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[1]  ; clk        ; 5.038 ; 4.782 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[2]  ; clk        ; 4.172 ; 3.958 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[3]  ; clk        ; 4.218 ; 4.006 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[4]  ; clk        ; 4.191 ; 3.987 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[5]  ; clk        ; 4.780 ; 4.497 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[6]  ; clk        ; 4.261 ; 4.088 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[7]  ; clk        ; 4.980 ; 4.667 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[8]  ; clk        ; 4.853 ; 4.652 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[9]  ; clk        ; 4.974 ; 4.667 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[10] ; clk        ; 4.976 ; 4.662 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[11] ; clk        ; 4.676 ; 4.413 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[12] ; clk        ; 4.668 ; 4.509 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[13] ; clk        ; 4.429 ; 4.206 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ; 2.611 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_clk       ; clk        ; 2.436 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ; 2.435 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ;       ; 2.446 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ;       ; 2.436 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note ;
+------------+-----------------+------------------------------------------------------+------+
; 397.46 MHz ; 397.46 MHz      ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 5.484 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.706 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                             ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 3.720 ; 0.000         ;
; clk                                                  ; 9.855 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                           ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 5.484 ; trig_data[0]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.446      ;
; 5.531 ; trig_data[1]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.399      ;
; 5.570 ; trig_data[1]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.360      ;
; 5.586 ; trig_data[2]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.344      ;
; 5.610 ; trig_data[0]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.320      ;
; 5.621 ; trig_data[0]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.309      ;
; 5.657 ; trig_data[1]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.273      ;
; 5.660 ; trig_data[3]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.270      ;
; 5.696 ; trig_data[1]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.234      ;
; 5.699 ; trig_data[3]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.231      ;
; 5.712 ; trig_data[2]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.218      ;
; 5.724 ; trig_data[2]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.206      ;
; 5.735 ; trig_data[4]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.195      ;
; 5.736 ; trig_data[0]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.194      ;
; 5.747 ; trig_data[0]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.183      ;
; 5.783 ; trig_data[1]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.147      ;
; 5.785 ; trig_data[5]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.145      ;
; 5.786 ; trig_data[3]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.144      ;
; 5.822 ; trig_data[1]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.108      ;
; 5.824 ; trig_data[5]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.106      ;
; 5.825 ; trig_data[3]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.105      ;
; 5.838 ; trig_data[2]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.092      ;
; 5.850 ; trig_data[2]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.080      ;
; 5.861 ; trig_data[4]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.069      ;
; 5.862 ; trig_data[0]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.068      ;
; 5.865 ; trig_data[6]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.065      ;
; 5.872 ; trig_data[4]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.058      ;
; 5.873 ; trig_data[0]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.057      ;
; 5.906 ; trig_data[7]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.024      ;
; 5.909 ; trig_data[1]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.021      ;
; 5.911 ; trig_data[5]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.019      ;
; 5.912 ; trig_data[3]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 2.018      ;
; 5.945 ; trig_data[7]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.985      ;
; 5.948 ; trig_data[1]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.982      ;
; 5.950 ; trig_data[5]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.980      ;
; 5.951 ; trig_data[3]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.979      ;
; 5.964 ; trig_data[2]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.966      ;
; 5.976 ; trig_data[2]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.954      ;
; 5.986 ; trig_data[8]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.944      ;
; 5.987 ; trig_data[4]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.943      ;
; 5.988 ; trig_data[0]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.942      ;
; 5.990 ; trig_data[6]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.940      ;
; 5.991 ; trig_data[6]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.939      ;
; 5.998 ; trig_data[4]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.932      ;
; 5.999 ; trig_data[0]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.931      ;
; 6.032 ; trig_data[7]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.898      ;
; 6.033 ; trig_data[9]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.897      ;
; 6.035 ; trig_data[1]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.895      ;
; 6.037 ; trig_data[5]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.893      ;
; 6.038 ; trig_data[3]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.892      ;
; 6.071 ; trig_data[7]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.859      ;
; 6.072 ; trig_data[9]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.858      ;
; 6.074 ; trig_data[1]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.856      ;
; 6.076 ; trig_data[5]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.854      ;
; 6.077 ; trig_data[3]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.853      ;
; 6.090 ; trig_data[2]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.840      ;
; 6.102 ; trig_data[2]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.828      ;
; 6.112 ; trig_data[10] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.818      ;
; 6.112 ; trig_data[8]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.818      ;
; 6.113 ; trig_data[4]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.817      ;
; 6.114 ; trig_data[0]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.816      ;
; 6.116 ; trig_data[6]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.814      ;
; 6.117 ; trig_data[6]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.813      ;
; 6.122 ; trig_data[8]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.808      ;
; 6.124 ; trig_data[4]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.806      ;
; 6.125 ; trig_data[0]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.805      ;
; 6.158 ; trig_data[7]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.772      ;
; 6.159 ; trig_data[9]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.771      ;
; 6.161 ; trig_data[1]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.769      ;
; 6.162 ; trig_data[11] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.768      ;
; 6.163 ; trig_data[5]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.767      ;
; 6.164 ; trig_data[3]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.766      ;
; 6.197 ; trig_data[7]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.733      ;
; 6.198 ; trig_data[9]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.732      ;
; 6.200 ; trig_data[1]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.730      ;
; 6.201 ; trig_data[11] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.729      ;
; 6.202 ; trig_data[5]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.728      ;
; 6.203 ; trig_data[3]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.727      ;
; 6.216 ; trig_data[2]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.714      ;
; 6.228 ; trig_data[2]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.702      ;
; 6.238 ; trig_data[12] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.692      ;
; 6.238 ; trig_data[10] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.692      ;
; 6.238 ; trig_data[8]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.692      ;
; 6.239 ; trig_data[4]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.691      ;
; 6.240 ; trig_data[0]  ; trig_data[1]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.690      ;
; 6.242 ; trig_data[6]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.688      ;
; 6.243 ; trig_data[6]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.687      ;
; 6.248 ; trig_data[10] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.682      ;
; 6.248 ; trig_data[8]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.682      ;
; 6.250 ; trig_data[4]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.680      ;
; 6.251 ; trig_data[0]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.679      ;
; 6.748 ; trig_data[2]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.182      ;
; 6.760 ; trig_data[13] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.170      ;
; 6.762 ; trig_data[6]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.168      ;
; 6.768 ; trig_data[10] ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.162      ;
; 6.768 ; trig_data[8]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.162      ;
; 6.769 ; trig_data[12] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.161      ;
; 6.770 ; trig_data[4]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.160      ;
; 6.771 ; trig_data[0]  ; trig_data[0]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.159      ;
; 6.781 ; trig_data[7]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.072     ; 1.149      ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                            ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.706 ; trig_data[3]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; trig_data[5]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; trig_data[11] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; trig_data[1]  ; trig_data[1]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; trig_data[13] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; trig_data[6]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; trig_data[7]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; trig_data[9]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.977      ;
; 0.712 ; trig_data[4]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; trig_data[8]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; trig_data[10] ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; trig_data[12] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.980      ;
; 0.733 ; trig_data[2]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.000      ;
; 0.734 ; trig_data[0]  ; trig_data[0]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.001      ;
; 1.028 ; trig_data[0]  ; trig_data[1]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; trig_data[5]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; trig_data[3]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; trig_data[6]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; trig_data[11] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; trig_data[4]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; trig_data[12] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; trig_data[10] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; trig_data[8]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; trig_data[1]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.299      ;
; 1.034 ; trig_data[7]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; trig_data[9]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.301      ;
; 1.043 ; trig_data[6]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.310      ;
; 1.044 ; trig_data[0]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.311      ;
; 1.046 ; trig_data[4]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; trig_data[10] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.314      ;
; 1.047 ; trig_data[8]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.314      ;
; 1.051 ; trig_data[2]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.318      ;
; 1.067 ; trig_data[2]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.334      ;
; 1.121 ; trig_data[3]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.388      ;
; 1.122 ; trig_data[5]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.389      ;
; 1.123 ; trig_data[11] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.390      ;
; 1.126 ; trig_data[1]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.393      ;
; 1.129 ; trig_data[9]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.396      ;
; 1.129 ; trig_data[7]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.396      ;
; 1.150 ; trig_data[5]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; trig_data[3]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; trig_data[0]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; trig_data[6]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.417      ;
; 1.152 ; trig_data[4]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.419      ;
; 1.153 ; trig_data[10] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.420      ;
; 1.153 ; trig_data[8]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.420      ;
; 1.154 ; trig_data[1]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.421      ;
; 1.156 ; trig_data[9]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.423      ;
; 1.156 ; trig_data[7]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.423      ;
; 1.165 ; trig_data[6]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.432      ;
; 1.166 ; trig_data[0]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.433      ;
; 1.168 ; trig_data[4]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.435      ;
; 1.169 ; trig_data[8]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.436      ;
; 1.173 ; trig_data[2]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.440      ;
; 1.189 ; trig_data[2]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.456      ;
; 1.243 ; trig_data[3]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.510      ;
; 1.244 ; trig_data[5]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.511      ;
; 1.248 ; trig_data[1]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.515      ;
; 1.251 ; trig_data[9]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; trig_data[7]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.518      ;
; 1.272 ; trig_data[5]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.539      ;
; 1.272 ; trig_data[3]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.539      ;
; 1.272 ; trig_data[0]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.539      ;
; 1.272 ; trig_data[6]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.539      ;
; 1.274 ; trig_data[4]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.541      ;
; 1.275 ; trig_data[8]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.542      ;
; 1.276 ; trig_data[1]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.543      ;
; 1.278 ; trig_data[7]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.545      ;
; 1.287 ; trig_data[6]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.554      ;
; 1.288 ; trig_data[0]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.555      ;
; 1.290 ; trig_data[4]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.557      ;
; 1.295 ; trig_data[2]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.562      ;
; 1.311 ; trig_data[2]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.578      ;
; 1.365 ; trig_data[3]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.632      ;
; 1.366 ; trig_data[5]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.633      ;
; 1.370 ; trig_data[1]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.637      ;
; 1.373 ; trig_data[7]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.640      ;
; 1.394 ; trig_data[5]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.661      ;
; 1.394 ; trig_data[3]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.661      ;
; 1.394 ; trig_data[0]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.661      ;
; 1.394 ; trig_data[6]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.661      ;
; 1.396 ; trig_data[4]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.663      ;
; 1.398 ; trig_data[1]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.665      ;
; 1.410 ; trig_data[0]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.677      ;
; 1.412 ; trig_data[4]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.679      ;
; 1.417 ; trig_data[2]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.684      ;
; 1.433 ; trig_data[2]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.700      ;
; 1.487 ; trig_data[3]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.754      ;
; 1.488 ; trig_data[5]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.755      ;
; 1.492 ; trig_data[1]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.759      ;
; 1.516 ; trig_data[3]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.783      ;
; 1.516 ; trig_data[0]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.783      ;
; 1.518 ; trig_data[4]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.785      ;
; 1.520 ; trig_data[1]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.787      ;
; 1.532 ; trig_data[0]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.799      ;
; 1.539 ; trig_data[2]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.806      ;
; 1.555 ; trig_data[2]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.822      ;
; 1.609 ; trig_data[3]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.876      ;
; 1.614 ; trig_data[1]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.881      ;
; 1.638 ; trig_data[0]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.905      ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                          ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                     ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+
; 3.720 ; 3.936        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]                                                               ;
; 3.720 ; 3.936        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]                                                              ;
; 3.720 ; 3.936        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]                                                              ;
; 3.720 ; 3.936        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]                                                              ;
; 3.720 ; 3.936        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]                                                              ;
; 3.720 ; 3.936        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]                                                               ;
; 3.720 ; 3.936        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]                                                               ;
; 3.720 ; 3.936        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]                                                               ;
; 3.720 ; 3.936        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]                                                               ;
; 3.720 ; 3.936        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]                                                               ;
; 3.720 ; 3.936        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]                                                               ;
; 3.720 ; 3.936        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]                                                               ;
; 3.720 ; 3.936        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]                                                               ;
; 3.720 ; 3.936        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]                                                               ;
; 3.877 ; 4.061        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]                                                               ;
; 3.877 ; 4.061        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]                                                              ;
; 3.877 ; 4.061        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]                                                              ;
; 3.877 ; 4.061        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]                                                              ;
; 3.877 ; 4.061        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]                                                              ;
; 3.877 ; 4.061        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]                                                               ;
; 3.877 ; 4.061        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]                                                               ;
; 3.877 ; 4.061        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]                                                               ;
; 3.877 ; 4.061        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]                                                               ;
; 3.877 ; 4.061        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]                                                               ;
; 3.877 ; 4.061        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]                                                               ;
; 3.877 ; 4.061        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]                                                               ;
; 3.877 ; 4.061        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]                                                               ;
; 3.877 ; 4.061        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]                                                               ;
; 3.965 ; 3.965        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 3.965 ; 3.965        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 3.990 ; 3.990        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]|clk                                                           ;
; 3.990 ; 3.990        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]|clk                                                          ;
; 3.990 ; 3.990        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]|clk                                                          ;
; 3.990 ; 3.990        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]|clk                                                          ;
; 3.990 ; 3.990        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]|clk                                                          ;
; 3.990 ; 3.990        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]|clk                                                           ;
; 3.990 ; 3.990        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]|clk                                                           ;
; 3.990 ; 3.990        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]|clk                                                           ;
; 3.990 ; 3.990        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]|clk                                                           ;
; 3.990 ; 3.990        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]|clk                                                           ;
; 3.990 ; 3.990        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]|clk                                                           ;
; 3.990 ; 3.990        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]|clk                                                           ;
; 3.990 ; 3.990        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]|clk                                                           ;
; 3.990 ; 3.990        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]|clk                                                           ;
; 4.010 ; 4.010        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]|clk                                                           ;
; 4.010 ; 4.010        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]|clk                                                          ;
; 4.010 ; 4.010        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]|clk                                                          ;
; 4.010 ; 4.010        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]|clk                                                          ;
; 4.010 ; 4.010        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]|clk                                                          ;
; 4.010 ; 4.010        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]|clk                                                           ;
; 4.010 ; 4.010        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]|clk                                                           ;
; 4.010 ; 4.010        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]|clk                                                           ;
; 4.010 ; 4.010        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]|clk                                                           ;
; 4.010 ; 4.010        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]|clk                                                           ;
; 4.010 ; 4.010        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]|clk                                                           ;
; 4.010 ; 4.010        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]|clk                                                           ;
; 4.010 ; 4.010        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]|clk                                                           ;
; 4.010 ; 4.010        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]|clk                                                           ;
; 4.033 ; 4.033        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 4.033 ; 4.033        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]                                                              ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]                                                              ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]                                                              ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]                                                              ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; 9.855  ; 9.855        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.855  ; 9.855        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.904  ; 9.904        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                    ;
; 9.921  ; 9.921        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.079 ; 10.079       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.096 ; 10.096       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                    ;
; 10.144 ; 10.144       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.144 ; 10.144       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; da1_clk       ; clk        ;       ; 2.938 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_data[*]   ; clk        ; 5.383 ; 4.914 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[0]  ; clk        ; 4.773 ; 4.429 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[1]  ; clk        ; 4.128 ; 3.928 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[2]  ; clk        ; 4.355 ; 4.203 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[3]  ; clk        ; 4.481 ; 4.217 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[4]  ; clk        ; 4.483 ; 4.218 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[5]  ; clk        ; 4.763 ; 4.439 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[6]  ; clk        ; 4.826 ; 4.519 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[7]  ; clk        ; 4.740 ; 4.408 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[8]  ; clk        ; 4.753 ; 4.465 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[9]  ; clk        ; 5.025 ; 4.641 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[10] ; clk        ; 4.695 ; 4.379 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[11] ; clk        ; 5.383 ; 4.909 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[12] ; clk        ; 5.113 ; 4.767 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[13] ; clk        ; 5.360 ; 4.914 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ;       ; 2.937 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ; 2.948 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_data[*]   ; clk        ; 5.426 ; 4.968 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[0]  ; clk        ; 5.426 ; 4.968 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[1]  ; clk        ; 5.374 ; 4.958 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[2]  ; clk        ; 4.476 ; 4.185 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[3]  ; clk        ; 4.514 ; 4.237 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[4]  ; clk        ; 4.483 ; 4.218 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[5]  ; clk        ; 5.086 ; 4.685 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[6]  ; clk        ; 4.552 ; 4.313 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[7]  ; clk        ; 5.320 ; 4.840 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[8]  ; clk        ; 5.166 ; 4.832 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[9]  ; clk        ; 5.314 ; 4.840 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[10] ; clk        ; 5.322 ; 4.838 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[11] ; clk        ; 5.004 ; 4.608 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[12] ; clk        ; 4.967 ; 4.707 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[13] ; clk        ; 4.748 ; 4.421 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ; 2.939 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_clk       ; clk        ; 2.731 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ; 2.730 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ;       ; 2.741 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ;       ; 2.731 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; da1_clk       ; clk        ;       ; 2.477 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_data[*]   ; clk        ; 3.611 ; 3.414 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[0]  ; clk        ; 4.230 ; 3.895 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[1]  ; clk        ; 3.611 ; 3.414 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[2]  ; clk        ; 3.828 ; 3.678 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[3]  ; clk        ; 3.950 ; 3.691 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[4]  ; clk        ; 3.951 ; 3.692 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[5]  ; clk        ; 4.220 ; 3.904 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[6]  ; clk        ; 4.281 ; 3.981 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[7]  ; clk        ; 4.198 ; 3.875 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[8]  ; clk        ; 4.210 ; 3.929 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[9]  ; clk        ; 4.472 ; 4.099 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[10] ; clk        ; 4.155 ; 3.847 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[11] ; clk        ; 4.816 ; 4.356 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[12] ; clk        ; 4.556 ; 4.219 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[13] ; clk        ; 4.794 ; 4.361 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ;       ; 2.477 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ; 2.487 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_data[*]   ; clk        ; 3.944 ; 3.660 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[0]  ; clk        ; 4.858 ; 4.413 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[1]  ; clk        ; 4.804 ; 4.401 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[2]  ; clk        ; 3.944 ; 3.660 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[3]  ; clk        ; 3.981 ; 3.711 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[4]  ; clk        ; 3.951 ; 3.692 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[5]  ; clk        ; 4.530 ; 4.141 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[6]  ; clk        ; 4.017 ; 3.783 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[7]  ; clk        ; 4.755 ; 4.290 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[8]  ; clk        ; 4.606 ; 4.281 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[9]  ; clk        ; 4.749 ; 4.290 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[10] ; clk        ; 4.757 ; 4.288 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[11] ; clk        ; 4.452 ; 4.067 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[12] ; clk        ; 4.416 ; 4.162 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[13] ; clk        ; 4.206 ; 3.887 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ; 2.478 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_clk       ; clk        ; 2.274 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ; 2.274 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ;       ; 2.284 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ;       ; 2.275 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 6.771 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.304 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                             ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 3.798 ; 0.000         ;
; clk                                                  ; 9.423 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                           ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 6.771 ; trig_data[1]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.179      ;
; 6.775 ; trig_data[1]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.175      ;
; 6.786 ; trig_data[0]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.164      ;
; 6.823 ; trig_data[0]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.127      ;
; 6.839 ; trig_data[1]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.111      ;
; 6.840 ; trig_data[2]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.110      ;
; 6.842 ; trig_data[3]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.108      ;
; 6.843 ; trig_data[1]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.107      ;
; 6.846 ; trig_data[3]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.104      ;
; 6.854 ; trig_data[0]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.096      ;
; 6.879 ; trig_data[2]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.071      ;
; 6.891 ; trig_data[0]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.059      ;
; 6.907 ; trig_data[1]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.043      ;
; 6.908 ; trig_data[2]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.042      ;
; 6.910 ; trig_data[5]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.040      ;
; 6.910 ; trig_data[3]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.040      ;
; 6.911 ; trig_data[1]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.039      ;
; 6.914 ; trig_data[5]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.036      ;
; 6.914 ; trig_data[3]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.036      ;
; 6.920 ; trig_data[4]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.030      ;
; 6.922 ; trig_data[0]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.028      ;
; 6.947 ; trig_data[2]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 1.003      ;
; 6.958 ; trig_data[4]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.992      ;
; 6.959 ; trig_data[0]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.991      ;
; 6.974 ; trig_data[7]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.976      ;
; 6.975 ; trig_data[1]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.975      ;
; 6.976 ; trig_data[2]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.974      ;
; 6.978 ; trig_data[7]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.972      ;
; 6.978 ; trig_data[5]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.972      ;
; 6.978 ; trig_data[3]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.972      ;
; 6.979 ; trig_data[1]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.971      ;
; 6.982 ; trig_data[5]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.968      ;
; 6.982 ; trig_data[3]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.968      ;
; 6.988 ; trig_data[6]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.962      ;
; 6.988 ; trig_data[4]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.962      ;
; 6.990 ; trig_data[0]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.960      ;
; 7.015 ; trig_data[2]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.935      ;
; 7.026 ; trig_data[4]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.924      ;
; 7.027 ; trig_data[6]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.923      ;
; 7.027 ; trig_data[0]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.923      ;
; 7.042 ; trig_data[9]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.908      ;
; 7.042 ; trig_data[7]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.908      ;
; 7.043 ; trig_data[1]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.907      ;
; 7.044 ; trig_data[2]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.906      ;
; 7.046 ; trig_data[9]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.904      ;
; 7.046 ; trig_data[7]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.904      ;
; 7.046 ; trig_data[5]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.904      ;
; 7.046 ; trig_data[3]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.904      ;
; 7.047 ; trig_data[1]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.903      ;
; 7.050 ; trig_data[5]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.900      ;
; 7.050 ; trig_data[3]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.900      ;
; 7.056 ; trig_data[8]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.894      ;
; 7.056 ; trig_data[6]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.894      ;
; 7.056 ; trig_data[4]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.894      ;
; 7.058 ; trig_data[0]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.892      ;
; 7.083 ; trig_data[2]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.867      ;
; 7.094 ; trig_data[8]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.856      ;
; 7.094 ; trig_data[4]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.856      ;
; 7.095 ; trig_data[6]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.855      ;
; 7.095 ; trig_data[0]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.855      ;
; 7.110 ; trig_data[9]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.840      ;
; 7.110 ; trig_data[7]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.840      ;
; 7.111 ; trig_data[1]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.839      ;
; 7.112 ; trig_data[2]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.838      ;
; 7.114 ; trig_data[11] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.836      ;
; 7.114 ; trig_data[9]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.836      ;
; 7.114 ; trig_data[7]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.836      ;
; 7.114 ; trig_data[5]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.836      ;
; 7.114 ; trig_data[3]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.836      ;
; 7.115 ; trig_data[1]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.835      ;
; 7.118 ; trig_data[11] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.832      ;
; 7.118 ; trig_data[5]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.832      ;
; 7.118 ; trig_data[3]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.832      ;
; 7.124 ; trig_data[10] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.826      ;
; 7.124 ; trig_data[8]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.826      ;
; 7.124 ; trig_data[6]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.826      ;
; 7.124 ; trig_data[4]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.826      ;
; 7.126 ; trig_data[0]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.824      ;
; 7.151 ; trig_data[2]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.799      ;
; 7.162 ; trig_data[10] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.788      ;
; 7.162 ; trig_data[8]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.788      ;
; 7.162 ; trig_data[4]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.788      ;
; 7.163 ; trig_data[6]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.787      ;
; 7.163 ; trig_data[0]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.787      ;
; 7.180 ; trig_data[2]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.770      ;
; 7.192 ; trig_data[12] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.758      ;
; 7.192 ; trig_data[10] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.758      ;
; 7.192 ; trig_data[8]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.758      ;
; 7.192 ; trig_data[6]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.758      ;
; 7.192 ; trig_data[4]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.758      ;
; 7.194 ; trig_data[0]  ; trig_data[1]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.756      ;
; 7.387 ; trig_data[2]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.563      ;
; 7.397 ; trig_data[13] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.553      ;
; 7.398 ; trig_data[12] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.552      ;
; 7.398 ; trig_data[10] ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.552      ;
; 7.398 ; trig_data[8]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.552      ;
; 7.398 ; trig_data[6]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.552      ;
; 7.398 ; trig_data[4]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.552      ;
; 7.399 ; trig_data[0]  ; trig_data[0]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.551      ;
; 7.407 ; trig_data[9]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.037     ; 0.543      ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                            ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.304 ; trig_data[1]  ; trig_data[1]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; trig_data[3]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; trig_data[5]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; trig_data[11] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; trig_data[13] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; trig_data[6]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; trig_data[7]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; trig_data[4]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; trig_data[8]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; trig_data[9]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; trig_data[10] ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; trig_data[12] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.428      ;
; 0.316 ; trig_data[0]  ; trig_data[0]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; trig_data[2]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.438      ;
; 0.453 ; trig_data[5]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; trig_data[3]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; trig_data[11] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; trig_data[1]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; trig_data[7]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; trig_data[9]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.576      ;
; 0.463 ; trig_data[0]  ; trig_data[1]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; trig_data[6]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; trig_data[4]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; trig_data[8]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; trig_data[10] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; trig_data[12] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; trig_data[0]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; trig_data[6]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; trig_data[4]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; trig_data[8]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; trig_data[10] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.589      ;
; 0.475 ; trig_data[2]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.596      ;
; 0.478 ; trig_data[2]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.599      ;
; 0.516 ; trig_data[5]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; trig_data[3]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; trig_data[11] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; trig_data[1]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; trig_data[7]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; trig_data[9]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; trig_data[5]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; trig_data[3]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; trig_data[1]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; trig_data[7]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; trig_data[9]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.642      ;
; 0.529 ; trig_data[0]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; trig_data[6]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; trig_data[4]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; trig_data[8]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; trig_data[10] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; trig_data[0]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; trig_data[6]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; trig_data[4]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; trig_data[8]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.654      ;
; 0.541 ; trig_data[2]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.662      ;
; 0.544 ; trig_data[2]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.665      ;
; 0.582 ; trig_data[5]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; trig_data[3]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; trig_data[1]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.703      ;
; 0.583 ; trig_data[7]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.704      ;
; 0.584 ; trig_data[9]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.705      ;
; 0.585 ; trig_data[5]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.706      ;
; 0.585 ; trig_data[3]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.706      ;
; 0.585 ; trig_data[1]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; trig_data[7]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.707      ;
; 0.595 ; trig_data[0]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.716      ;
; 0.595 ; trig_data[6]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.716      ;
; 0.596 ; trig_data[4]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.717      ;
; 0.596 ; trig_data[8]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.717      ;
; 0.598 ; trig_data[0]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.719      ;
; 0.598 ; trig_data[6]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.719      ;
; 0.599 ; trig_data[4]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.720      ;
; 0.607 ; trig_data[2]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.728      ;
; 0.610 ; trig_data[2]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.731      ;
; 0.648 ; trig_data[5]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.769      ;
; 0.648 ; trig_data[3]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.769      ;
; 0.648 ; trig_data[1]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.769      ;
; 0.649 ; trig_data[7]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.770      ;
; 0.651 ; trig_data[5]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.772      ;
; 0.651 ; trig_data[3]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.772      ;
; 0.651 ; trig_data[1]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.772      ;
; 0.661 ; trig_data[0]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.782      ;
; 0.661 ; trig_data[6]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.782      ;
; 0.662 ; trig_data[4]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.783      ;
; 0.664 ; trig_data[0]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.785      ;
; 0.665 ; trig_data[4]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.786      ;
; 0.673 ; trig_data[2]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.794      ;
; 0.676 ; trig_data[2]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.797      ;
; 0.714 ; trig_data[5]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.835      ;
; 0.714 ; trig_data[3]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.835      ;
; 0.714 ; trig_data[1]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.835      ;
; 0.717 ; trig_data[3]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.838      ;
; 0.717 ; trig_data[1]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.838      ;
; 0.727 ; trig_data[0]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.848      ;
; 0.728 ; trig_data[4]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.849      ;
; 0.730 ; trig_data[0]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.851      ;
; 0.739 ; trig_data[2]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.860      ;
; 0.742 ; trig_data[2]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.863      ;
; 0.780 ; trig_data[3]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.901      ;
; 0.780 ; trig_data[1]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.901      ;
; 0.783 ; trig_data[1]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.904      ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                          ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                     ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]                                                               ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]                                                              ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]                                                              ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]                                                              ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]                                                              ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]                                                               ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]                                                               ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]                                                               ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]                                                               ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]                                                               ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]                                                               ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]                                                               ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]                                                               ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]                                                               ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]                                                               ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]                                                              ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]                                                              ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]                                                              ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]                                                              ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]                                                               ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]                                                               ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]                                                               ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]                                                               ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]                                                               ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]                                                               ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]                                                               ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]                                                               ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]                                                               ;
; 3.978 ; 3.978        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]|clk                                                           ;
; 3.978 ; 3.978        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]|clk                                                          ;
; 3.978 ; 3.978        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]|clk                                                          ;
; 3.978 ; 3.978        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]|clk                                                          ;
; 3.978 ; 3.978        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]|clk                                                          ;
; 3.978 ; 3.978        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]|clk                                                           ;
; 3.978 ; 3.978        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]|clk                                                           ;
; 3.978 ; 3.978        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]|clk                                                           ;
; 3.978 ; 3.978        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]|clk                                                           ;
; 3.978 ; 3.978        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]|clk                                                           ;
; 3.978 ; 3.978        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]|clk                                                           ;
; 3.978 ; 3.978        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]|clk                                                           ;
; 3.978 ; 3.978        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]|clk                                                           ;
; 3.978 ; 3.978        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]|clk                                                           ;
; 3.999 ; 3.999        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 3.999 ; 3.999        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 4.001 ; 4.001        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 4.001 ; 4.001        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 4.021 ; 4.021        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]|clk                                                           ;
; 4.021 ; 4.021        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]|clk                                                          ;
; 4.021 ; 4.021        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]|clk                                                          ;
; 4.021 ; 4.021        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]|clk                                                          ;
; 4.021 ; 4.021        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]|clk                                                          ;
; 4.021 ; 4.021        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]|clk                                                           ;
; 4.021 ; 4.021        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]|clk                                                           ;
; 4.021 ; 4.021        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]|clk                                                           ;
; 4.021 ; 4.021        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]|clk                                                           ;
; 4.021 ; 4.021        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]|clk                                                           ;
; 4.021 ; 4.021        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]|clk                                                           ;
; 4.021 ; 4.021        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]|clk                                                           ;
; 4.021 ; 4.021        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]|clk                                                           ;
; 4.021 ; 4.021        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]|clk                                                           ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]                                                               ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]                                                              ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]                                                              ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]                                                              ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]                                                              ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]                                                               ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]                                                               ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]                                                               ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]                                                               ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]                                                               ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]                                                               ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]                                                               ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]                                                               ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; 9.423  ; 9.423        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.423  ; 9.423        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.448  ; 9.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                    ;
; 9.450  ; 9.450        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.549 ; 10.549       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                    ;
; 10.576 ; 10.576       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.576 ; 10.576       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; da1_clk       ; clk        ;       ; 1.441 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_data[*]   ; clk        ; 2.511 ; 2.546 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[0]  ; clk        ; 2.236 ; 2.253 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[1]  ; clk        ; 1.987 ; 1.973 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[2]  ; clk        ; 2.122 ; 2.137 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[3]  ; clk        ; 2.137 ; 2.138 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[4]  ; clk        ; 2.139 ; 2.140 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[5]  ; clk        ; 2.254 ; 2.265 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[6]  ; clk        ; 2.289 ; 2.313 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[7]  ; clk        ; 2.239 ; 2.249 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[8]  ; clk        ; 2.262 ; 2.283 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[9]  ; clk        ; 2.362 ; 2.377 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[10] ; clk        ; 2.228 ; 2.235 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[11] ; clk        ; 2.505 ; 2.537 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[12] ; clk        ; 2.428 ; 2.465 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[13] ; clk        ; 2.511 ; 2.546 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ;       ; 1.440 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ; 1.451 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_data[*]   ; clk        ; 2.562 ; 2.602 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[0]  ; clk        ; 2.562 ; 2.602 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[1]  ; clk        ; 2.503 ; 2.575 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[2]  ; clk        ; 2.095 ; 2.093 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[3]  ; clk        ; 2.146 ; 2.148 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[4]  ; clk        ; 2.139 ; 2.140 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[5]  ; clk        ; 2.373 ; 2.401 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[6]  ; clk        ; 2.182 ; 2.198 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[7]  ; clk        ; 2.462 ; 2.499 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[8]  ; clk        ; 2.449 ; 2.504 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[9]  ; clk        ; 2.459 ; 2.495 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[10] ; clk        ; 2.446 ; 2.484 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[11] ; clk        ; 2.339 ; 2.365 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[12] ; clk        ; 2.385 ; 2.442 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[13] ; clk        ; 2.237 ; 2.258 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ; 1.441 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_clk       ; clk        ; 1.431 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ; 1.430 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ;       ; 1.441 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ;       ; 1.432 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; da1_clk       ; clk        ;       ; 1.207 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_data[*]   ; clk        ; 1.725 ; 1.710 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[0]  ; clk        ; 1.963 ; 1.978 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[1]  ; clk        ; 1.725 ; 1.710 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[2]  ; clk        ; 1.854 ; 1.866 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[3]  ; clk        ; 1.869 ; 1.867 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[4]  ; clk        ; 1.870 ; 1.869 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[5]  ; clk        ; 1.980 ; 1.989 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[6]  ; clk        ; 2.014 ; 2.035 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[7]  ; clk        ; 1.966 ; 1.973 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[8]  ; clk        ; 1.988 ; 2.006 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[9]  ; clk        ; 2.085 ; 2.097 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[10] ; clk        ; 1.956 ; 1.960 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[11] ; clk        ; 2.222 ; 2.251 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[12] ; clk        ; 2.148 ; 2.181 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[13] ; clk        ; 2.228 ; 2.260 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ;       ; 1.206 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ; 1.217 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_data[*]   ; clk        ; 1.827 ; 1.823 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[0]  ; clk        ; 2.281 ; 2.316 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[1]  ; clk        ; 2.222 ; 2.289 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[2]  ; clk        ; 1.827 ; 1.823 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[3]  ; clk        ; 1.877 ; 1.877 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[4]  ; clk        ; 1.870 ; 1.869 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[5]  ; clk        ; 2.094 ; 2.119 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[6]  ; clk        ; 1.911 ; 1.924 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[7]  ; clk        ; 2.181 ; 2.215 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[8]  ; clk        ; 2.167 ; 2.218 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[9]  ; clk        ; 2.178 ; 2.210 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[10] ; clk        ; 2.165 ; 2.200 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[11] ; clk        ; 2.062 ; 2.085 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[12] ; clk        ; 2.107 ; 2.159 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[13] ; clk        ; 1.965 ; 1.982 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ; 1.207 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_clk       ; clk        ; 1.195 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ; 1.194 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ;       ; 1.205 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ;       ; 1.196 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                                 ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                      ; 5.192 ; 0.304 ; N/A      ; N/A     ; 3.719               ;
;  PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 5.192 ; 0.304 ; N/A      ; N/A     ; 3.719               ;
;  clk                                                  ; N/A   ; N/A   ; N/A      ; N/A     ; 9.423               ;
; Design-wide TNS                                       ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk                                                  ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; da1_clk       ; clk        ;       ; 3.109 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_data[*]   ; clk        ; 5.678 ; 5.343 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[0]  ; clk        ; 5.040 ; 4.798 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[1]  ; clk        ; 4.395 ; 4.238 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[2]  ; clk        ; 4.653 ; 4.536 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[3]  ; clk        ; 4.765 ; 4.557 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[4]  ; clk        ; 4.767 ; 4.560 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[5]  ; clk        ; 5.051 ; 4.812 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[6]  ; clk        ; 5.125 ; 4.898 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[7]  ; clk        ; 5.031 ; 4.777 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[8]  ; clk        ; 5.046 ; 4.839 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[9]  ; clk        ; 5.328 ; 5.035 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[10] ; clk        ; 4.977 ; 4.743 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[11] ; clk        ; 5.678 ; 5.343 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[12] ; clk        ; 5.426 ; 5.171 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[13] ; clk        ; 5.663 ; 5.342 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ;       ; 3.108 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ; 3.119 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_data[*]   ; clk        ; 5.760 ; 5.479 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[0]  ; clk        ; 5.760 ; 5.479 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[1]  ; clk        ; 5.655 ; 5.392 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[2]  ; clk        ; 4.749 ; 4.531 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[3]  ; clk        ; 4.795 ; 4.579 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[4]  ; clk        ; 4.767 ; 4.560 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[5]  ; clk        ; 5.381 ; 5.092 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[6]  ; clk        ; 4.841 ; 4.666 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[7]  ; clk        ; 5.589 ; 5.268 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[8]  ; clk        ; 5.458 ; 5.253 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[9]  ; clk        ; 5.583 ; 5.268 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[10] ; clk        ; 5.586 ; 5.263 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[11] ; clk        ; 5.273 ; 5.003 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[12] ; clk        ; 5.265 ; 5.103 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[13] ; clk        ; 5.015 ; 4.788 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ; 3.109 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_clk       ; clk        ; 2.931 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ; 2.930 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ;       ; 2.941 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ;       ; 2.932 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; da1_clk       ; clk        ;       ; 1.207 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_data[*]   ; clk        ; 1.725 ; 1.710 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[0]  ; clk        ; 1.963 ; 1.978 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[1]  ; clk        ; 1.725 ; 1.710 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[2]  ; clk        ; 1.854 ; 1.866 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[3]  ; clk        ; 1.869 ; 1.867 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[4]  ; clk        ; 1.870 ; 1.869 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[5]  ; clk        ; 1.980 ; 1.989 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[6]  ; clk        ; 2.014 ; 2.035 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[7]  ; clk        ; 1.966 ; 1.973 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[8]  ; clk        ; 1.988 ; 2.006 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[9]  ; clk        ; 2.085 ; 2.097 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[10] ; clk        ; 1.956 ; 1.960 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[11] ; clk        ; 2.222 ; 2.251 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[12] ; clk        ; 2.148 ; 2.181 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[13] ; clk        ; 2.228 ; 2.260 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ;       ; 1.206 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ; 1.217 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_data[*]   ; clk        ; 1.827 ; 1.823 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[0]  ; clk        ; 2.281 ; 2.316 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[1]  ; clk        ; 2.222 ; 2.289 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[2]  ; clk        ; 1.827 ; 1.823 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[3]  ; clk        ; 1.877 ; 1.877 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[4]  ; clk        ; 1.870 ; 1.869 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[5]  ; clk        ; 2.094 ; 2.119 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[6]  ; clk        ; 1.911 ; 1.924 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[7]  ; clk        ; 2.181 ; 2.215 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[8]  ; clk        ; 2.167 ; 2.218 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[9]  ; clk        ; 2.178 ; 2.210 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[10] ; clk        ; 2.165 ; 2.200 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[11] ; clk        ; 2.062 ; 2.085 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[12] ; clk        ; 2.107 ; 2.159 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[13] ; clk        ; 1.965 ; 1.982 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ; 1.207 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_clk       ; clk        ; 1.195 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ; 1.194 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ;       ; 1.205 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ;       ; 1.196 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin          ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; da1_clk      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_wrt      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_clk      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_wrt      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------+
; Input Transition Times                                 ;
+-----+--------------+-----------------+-----------------+
; Pin ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----+--------------+-----------------+-----------------+
; clk ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-----+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; da1_clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da1_wrt      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da1_data[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da1_data[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da1_data[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da1_data[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da1_data[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da1_data[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da1_data[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da1_data[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da1_data[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da1_data[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da1_data[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da1_data[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da1_data[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da1_data[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da2_clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da2_wrt      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da2_data[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; da2_data[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; da2_data[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da2_data[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da2_data[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da2_data[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da2_data[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da2_data[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da2_data[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da2_data[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da2_data[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da2_data[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da2_data[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; da2_data[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; da1_clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da1_wrt      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da2_clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da2_wrt      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; da2_data[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; da2_data[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; da1_clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da1_wrt      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da1_data[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da1_data[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da1_data[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da1_data[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da1_data[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da1_data[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da1_data[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da1_data[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da1_data[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da1_data[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da1_data[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da1_data[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da1_data[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da1_data[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da2_clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da2_wrt      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da2_data[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; da2_data[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; da2_data[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da2_data[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da2_data[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da2_data[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da2_data[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da2_data[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da2_data[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da2_data[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da2_data[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da2_data[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da2_data[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; da2_data[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                         ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 105      ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                          ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 105      ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Wed May 03 11:40:24 2017
Info: Command: quartus_sta ad9767_test -c ad9767_test
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ad9767_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {PLL_inst|altpll_component|auto_generated|pll1|clk[1]} {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 5.192
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.192         0.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.761
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.761         0.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.719
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.719         0.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.858         0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.484
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.484         0.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.706
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.706         0.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.720
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.720         0.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.855         0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 6.771
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.771         0.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.304
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.304         0.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.798
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.798         0.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.423         0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 463 megabytes
    Info: Processing ended: Wed May 03 11:40:25 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


