# Aserciones en SystemVerilog

## Objetivo

Esta gu√≠a presenta los fundamentos de las aserciones en SystemVerilog, incluyendo sus tipos, sintaxis, aplicaciones y diferencias sem√°nticas. Est√° dise√±ada para apoyar la formaci√≥n de estudiantes en verificaci√≥n funcional y formal de sistemas digitales.

---

## 1Ô∏è.0. ¬øQu√© son las aserciones?

Las **aserciones** son instrucciones que permiten verificar si el comportamiento de un sistema digital es el esperado. Se utilizan principalmente para:

- Validar el dise√±o durante la simulaci√≥n.
- Detectar errores en los est√≠mulos de entrada.
- Medir cobertura funcional.

---

## 1.1. Tipos de aserciones

En SystemVerilog existen dos tipos principales de aserciones:

- Aserciones inmediatas (`immediate assertions`)
- Aserciones concurrentes (`concurrent assertions`)


### üîπ Aserciones inmediatas (`immediate assertions`)

Las aserciones inmediatas se ejecutan como instrucciones dentro de bloques procedimentales (`always`, `initial`, etc.) y siguen la sem√°ntica de eventos de simulaci√≥n. Esto significa que se eval√∫an en el momento exacto en que ocurre un cambio en las se√±ales involucradas.

- Se ejecutan como instrucciones dentro de bloques procedimentales (`always`, `initial`).
- Siguen la **sem√°ntica de eventos**: se eval√∫an en el instante en que ocurre un cambio.
- Se usan principalmente en simulaci√≥n.
- No existe una versi√≥n restrictiva de este tipo.

**Sintaxis:**
```systemverilog
assert (expresi√≥n) else $error("mensaje de error");

Ejemplo:

always_ff @(posedge clk) begin
  enable <= 1;
  assert (enable) else $error("La se√±al enable no est√° activa");
end
```

** üîπ Aserciones concurrentes (concurrent assertions)

- Se basan en la sem√°ntica de reloj: eval√∫an propiedades temporales sincronizadas con `clk`.
- Utilizan sequence y property.
- Compatibles con simulaci√≥n y verificaci√≥n formal.
- Permiten describir comportamientos secuenciales.
  
Uno de los objetivos de SystemVerilog es ofrecer una sem√°ntica com√∫n que permita usar estas aserciones en distintas herramientas de dise√±o y verificaci√≥n. Por ejemplo, las herramientas de verificaci√≥n formal analizan el circuito usando una sem√°ntica basada en ciclos, donde los eventos entre flancos de reloj se simplifican o se abstraen.
Las aserciones concurrentes est√°n dise√±adas para adaptarse a esta forma de evaluaci√≥n, lo que facilita el an√°lisis formal. Sin embargo, en algunos casos, esta abstracci√≥n puede generar diferencias respecto a la evaluaci√≥n tradicional basada en eventos.

**Sintaxis:**
```systemverilog

sequence nombre_secuencia;
  evento1 ##n evento2;
endsequence

property nombre_propiedad;
  @(posedge clk) disable iff (reset) nombre_secuencia;
endproperty

assert property (nombre_propiedad)
  else $error("mensaje de error");
  ```

**Ejemplo:**
```systemverilog

sequence req_ack;
  req ##1 ack;
endsequence
}
property p_req_ack;
  @(posedge clk) disable iff (reset) req_ack;
endproperty

assert property (p_req_ack)
  else $error("ack no lleg√≥ despu√©s de req");
  
```