# Implementa√ß√£o de Predi√ß√£o de Desvio Din√¢mica (BHT + BTB) em RISC-V

Este projeto consiste na implementa√ß√£o e valida√ß√£o em hardware (FPGA) de um **mecanismo de predi√ß√£o de desvio din√¢mica** em um processador RISC-V de 5 est√°gios.

O sistema utiliza uma **Tabela de Hist√≥rico de Desvios (BHT)** de 2 bits e um **Buffer de Destino de Desvio (BTB)** para eliminar penalidades de controle (stalls/flushes) causadas por instru√ß√µes de desvio (*branches*).

---

## üöÄ Resultados Obtidos

Utilizando o algoritmo **Bubble Sort** (ordenando um vetor de 10 inteiros) como benchmark, obtivemos os seguintes resultados na placa **DE0-CV (Cyclone V)**:

| Modo | Configura√ß√£o | Ciclos Totais | Penalidade por Desvio |
| :--- | :--- | :--- | :--- |
| **Base (Original)** | Sem Predi√ß√£o (Turbo OFF) | ~133 Ciclos | 2 Ciclos (Flush no Execute) |
| **Otimizado (Turbo)** | Com BHT + BTB (Turbo ON) | **117 Ciclos** | **0 Cycles** (Em caso de acerto) |

> **Ganho de Performance:** Redu√ß√£o de aproximadamente **12%** no tempo de execu√ß√£o total para este algoritmo, sem altera√ß√£o na frequ√™ncia de clock.

---

## üõ†Ô∏è Detalhes da Implementa√ß√£o

### 1. Arquitetura do Preditor (Est√°gio Fetch)
A l√≥gica de predi√ß√£o foi movida do est√°gio de *Execute* para o est√°gio de *Fetch* para antecipar o salto.

* **BHT (Branch History Table):** Tabela de 64 entradas com contadores de satura√ß√£o de 2 bits (*Forte N√£o, Fraco N√£o, Fraco Sim, Forte Sim*). Isso proporciona histerese, evitando que o preditor mude de opini√£o erraticamente dentro de loops.
* **BTB (Branch Target Buffer):** Armazena o endere√ßo de destino do salto. Se a predi√ß√£o for "Tomada", o PC √© atualizado imediatamente para o alvo do BTB.
* **Corre√ß√£o de Erro:** No est√°gio de *Execute*, o processador valida a predi√ß√£o. Se houver erro (misprediction), realiza o *flush* do pipeline, corrige o PC e atualiza as tabelas de hist√≥rico.

### 2. Funcionalidades de Hardware (FPGA)
* **Modo Turbo (Switch 0):** Implementa√ß√£o de um interruptor f√≠sico (`SW[0]`) que permite ativar ou desativar a l√≥gica do preditor em tempo real.
* **Visualiza√ß√£o em Decimal:** O m√≥dulo de display de 7 segmentos foi programado com l√≥gica matem√°tica (`% 10`, `/ 10`) para exibir a contagem de ciclos diretamente em decimal (ex: `117`) ao inv√©s de hexadecimal.
* **Reset S√≠ncrono de Tabelas:** Solu√ß√£o de hardware para limpar as tabelas BHT/BTB ao pressionar o Reset (`KEY[0]`). Isso corrige erros de predi√ß√£o causados por dados "sujos" de execu√ß√µes anteriores (*Cold Start*).

---

## üìÇ Arquivos do Projeto

* `riscvpipeline.sv` ‚Äì N√∫cleo do processador (Pipeline 5 est√°gios + L√≥gica BHT/BTB).
* `top.sv` ‚Äì M√≥dulo Top-Level (Integra√ß√£o CPU, Mem√≥rias, Displays e Switches).
* `mem.sv` ‚Äì Mem√≥ria RAM simulada (Instru√ß√µes e Dados com suporte a .hex).
* `hex7seg.sv` ‚Äì Decodificador para displays de 7 segmentos.
* `riscv.hex` ‚Äì C√≥digo de m√°quina do Bubble Sort.
* `data.hex` ‚Äì Vetor de dados desordenados para teste.
* `testbanch.sv` ‚Äì Testbench para valida√ß√£o via simula√ß√£o (ModelSim/Icarus).

---

## üéÆ Como Testar na Placa (DE0-CV)

1.  Carregue o projeto na FPGA utilizando o **Quartus Programmer**.
2.  **Teste Base (Sem Predi√ß√£o):**
    * Posicione a chave `SW[0]` para **BAIXO**.
    * Pressione `KEY[0]` (Reset).
    * O display exibir√° o resultado base: **~133**.
3.  **Teste Turbo (Com Predi√ß√£o):**
    * Posicione a chave `SW[0]` para **CIMA**.
    * **Importante:** Clique em "Start" no Quartus Programmer (para recarregar a mem√≥ria RAM desordenada).
    * Pressione `KEY[0]` (Reset).
    * O display exibir√° o resultado otimizado: **117**.

---

## Conclus√£o

O projeto demonstra que o custo de hardware adicional para manter tabelas de hist√≥rico e destino (BHT/BTB) √© amplamente justificado pelo ganho de **IPC (Instru√ß√µes por Ciclo)** em algoritmos com fluxo de controle complexo.

---
**Autores:** Grupo D1
**Disciplina:** Arquitetura e Organiza√ß√£o de Computadores
