所有关系运算符有着相同的优先级别, 关系运算符的优先级别低于算术运算符的有限级别
在位拼接运算符表达式中不允许存在没有指明位数的信号, 这是因为在计算拼接信号位宽的大小时必须知道其中每个信号的位宽 
在verilog中,所有的变量都是静态的,既是所有的变量都只有一个唯一的存储地址, 
因此进入和跳出块并不影响存储在变量内的值

