## 8.25 绪论
- 成绩占比
	- `70%` 期末闭卷考核(限制参考资料)
	- `10%` 考勤课堂表现
	- `10%` 作业(一次大作业·)
	- `10%` 实验(包含报告)
	
- 嵌入式系统
	
	> 完全嵌入受控器内部，为特定应用设计的专用计算机系统
	
- 嵌入式微处理器
	> 只保留和嵌入式应用紧密相关的功能硬件，追求最低的功耗和资源实现特殊要求 
	



## 第一章 嵌入式微处理器概述
### 1.1 无处不在的嵌入式系统
- 嵌入式系统
	- 定义[^ 用于**控制**、**监视**或者**辅助**操作机器和设备的<u>装置</u>]
	> 区别于通用计算机系统
	- 理想[^ 无感]
	- 发展
	- 特点：特定应用,技术/资金密集,高度分散,不断创新,高效设计,生命周期较长,不具备自开发能力
	- 应用

### 1.2 微处理器的发展过程



## 第二章 
### 2.1 指令集架构概述
> 程序员看到的计算机的属性，即概念性结构与功能特性

- 指令集架构`ISA`[^处理器底层硬件与运行于其上的软件之间的桥梁和接口，区分的**主要**标准]
### 2.2 CSIC与RISC
#### CSIC[^台式计算机系统的典型体系]

- 指令系统庞大
- 指定功能复杂
- 指令执行使用多周期(较慢)
- 指令的2/8定律

#### RISC[^大大改善了处理器的性能]

- 精简指令目录和寻址方式
- 并行执行友好(采用流水线技术)
- 指令格式一致
- 指令周期相同



### 2.4 嵌入式微处理器的基本组成

- CPU的四个基本元素

  - 存储架构：存储数据和程序的方法
  - ALU：执行逻辑操作的方法
  - 总线结构：信息传输的方法
  - 控制单元：让这一系列指令能够具体化为操作和传输的方法

- 储存架构

  - 可被计算机访问的方式储存
  - 储存器中储存到条目需要一个**能够访问到位置**，即**地址**
  - CPU的变成用最低级的机器代码完成，程序是按特定序列排列的**指令簇**

  > 典型的嵌入式微处理器储存架构
  >
  > - 寄存器[^ 断电易失]：存储程序的临时变量、计数器、状态信息、返回地址、堆栈指针等
  > - RAM[^ 断电易失]：存放对战、变量、待处理的数据，**临时储存位置**
  > - 非易失性存储器：存储要执行的程序

- ARM v4 7个基本工作模式

  - User用户模式：一般的非特权任务运行模式
  - FIQ快中断模式：高优先级中断，高速数据传输和
  -  IRQ中断模式：次优先级中断
  - Supervisor特权模式：
  - Abort异常模式：存取异常进入
  - Undef未定义模式：执行未定义指令时进入
  - System系统模式 ：使用和User模式相同的寄存器，权限高于User

- 存储单元

- 算术逻辑单元

- 总线结构[^ 信息的公共通路]

  - 按照计算机所传输的信息种类：数据总线、地址总线、控制总线
  - 根据所连接对象的不同：器件级(内部)总线[^ 部件内部]、系统总线[^ COU 与计算机内部高速组件]、I/O(外部)总线 
  - AMBA总线系统：ARM核需要某种接口核其他与案件进行通信，包括AHB ASB APB

- 控制单元[^ 保证 取指-指令译码-指令执行-写回结果(非必要) 步骤按正确顺序执行]

  - 替代控制策略

    - 分布式控制
    - 自定时控制
    - 增加规律性(简化)

  - 异常控制策略

    > 中断探测时间[^ 发生时刻-能做出相应时刻]
    >
    > 中断响应时间[^ 开始服务时刻-最坏情况所有动作完成时刻]
    >
    > 最小中断时间[^ 一个中断发生时刻-该中断可再次发生时刻]

    - 中断事件通知处理器
    - CPU完成正在进行的工作
    - 转入终端服务例程
    - 中断重定向
