/*
 * Copyright (c) 2009-2019 ARM Limited. All rights reserved.
 * 
 * SPDX-License-Identifier: Apache-2.0
 * 
 * Licensed under the Apache License, Version 2.0 (the License); you may
 * not use this file except in compliance with the License.
 * You may obtain a copy of the License at
 * 
 * http://www.apache.org/licenses/LICENSE-2.0
 * 
 * Unless required by applicable law or agreed to in writing, software
 * distributed under the License is distributed on an AS IS BASIS, WITHOUT
 * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
 * See the License for the specific language governing permissions and
 * limitations under the License.
 *
 * @file     E:/SVN/PT061/A15_MCU_tools/B01_PY_PACK/MDK/MDK Pack Source/MDK Pack F0 Series/01_Basic_Pack/Files/CMSIS/SVD/PY32F032xx.sfd
 * @brief    CMSIS-SVD SFD File
 * @version  1.0.0
 * @date     Mon Jul 28 15:34:16 2025
 * @note     Generated by SVDConv V3.3.47
 *           from File 'E:/SVN/PT061/A15_MCU_tools/B01_PY_PACK/MDK/MDK Pack Source/MDK Pack F0 Series/01_Basic_Pack/Files/CMSIS/SVD/PY32F032xx.svd',
 *           last modified on Wed Jun 25 17:05:53 2025
 */



// -----------------------------  Register Item Address: ADC_ISR  ---------------------------------
// SVD Line: 40

unsigned int ADC_ISR __AT (0x40012400);



// --------------------------------  Field Item: ADC_ISR_ADRDY  -----------------------------------
// SVD Line: 45

//  <item> SFDITEM_FIELD__ADC_ISR_ADRDY
//    <name> ADRDY </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012400) ADRDY </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.0..0> ADRDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_ISR_EOSMP  -----------------------------------
// SVD Line: 49

//  <item> SFDITEM_FIELD__ADC_ISR_EOSMP
//    <name> EOSMP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012400) EOSMP </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.1..1> EOSMP
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_ISR_EOC  ------------------------------------
// SVD Line: 53

//  <item> SFDITEM_FIELD__ADC_ISR_EOC
//    <name> EOC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012400) EOC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.2..2> EOC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_ISR_EOS  ------------------------------------
// SVD Line: 57

//  <item> SFDITEM_FIELD__ADC_ISR_EOS
//    <name> EOS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012400) EOS </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.3..3> EOS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_ISR_OVR  ------------------------------------
// SVD Line: 61

//  <item> SFDITEM_FIELD__ADC_ISR_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012400) OVR </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.4..4> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_ISR_JEOC  ------------------------------------
// SVD Line: 65

//  <item> SFDITEM_FIELD__ADC_ISR_JEOC
//    <name> JEOC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012400) JEOC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.5..5> JEOC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_ISR_JEOS  ------------------------------------
// SVD Line: 69

//  <item> SFDITEM_FIELD__ADC_ISR_JEOS
//    <name> JEOS </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012400) JEOS </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.6..6> JEOS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_ISR_AWD  ------------------------------------
// SVD Line: 73

//  <item> SFDITEM_FIELD__ADC_ISR_AWD
//    <name> AWD </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012400) AWD </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.7..7> AWD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_ISR_EOCAL  -----------------------------------
// SVD Line: 77

//  <item> SFDITEM_FIELD__ADC_ISR_EOCAL
//    <name> EOCAL </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012400) EOCAL </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.11..11> EOCAL
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_ISR  ------------------------------------
// SVD Line: 40

//  <rtree> SFDITEM_REG__ADC_ISR
//    <name> ISR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012400) ADC interrupt and status register </i>
//    <loc> ( (unsigned int)((ADC_ISR >> 0) & 0xFFFFFFFF), ((ADC_ISR = (ADC_ISR & ~(0x8FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_ISR_ADRDY </item>
//    <item> SFDITEM_FIELD__ADC_ISR_EOSMP </item>
//    <item> SFDITEM_FIELD__ADC_ISR_EOC </item>
//    <item> SFDITEM_FIELD__ADC_ISR_EOS </item>
//    <item> SFDITEM_FIELD__ADC_ISR_OVR </item>
//    <item> SFDITEM_FIELD__ADC_ISR_JEOC </item>
//    <item> SFDITEM_FIELD__ADC_ISR_JEOS </item>
//    <item> SFDITEM_FIELD__ADC_ISR_AWD </item>
//    <item> SFDITEM_FIELD__ADC_ISR_EOCAL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_IER  ---------------------------------
// SVD Line: 83

unsigned int ADC_IER __AT (0x40012404);



// -------------------------------  Field Item: ADC_IER_ADRDYIE  ----------------------------------
// SVD Line: 88

//  <item> SFDITEM_FIELD__ADC_IER_ADRDYIE
//    <name> ADRDYIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012404) ADRDYIE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.0..0> ADRDYIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_IER_EOSMPIE  ----------------------------------
// SVD Line: 92

//  <item> SFDITEM_FIELD__ADC_IER_EOSMPIE
//    <name> EOSMPIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012404) EOSMPIE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.1..1> EOSMPIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_IER_EOCIE  -----------------------------------
// SVD Line: 96

//  <item> SFDITEM_FIELD__ADC_IER_EOCIE
//    <name> EOCIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012404) EOCIE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.2..2> EOCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_IER_EOSIE  -----------------------------------
// SVD Line: 100

//  <item> SFDITEM_FIELD__ADC_IER_EOSIE
//    <name> EOSIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012404) EOSIE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.3..3> EOSIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_IER_OVRIE  -----------------------------------
// SVD Line: 104

//  <item> SFDITEM_FIELD__ADC_IER_OVRIE
//    <name> OVRIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012404) OVRIE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.4..4> OVRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_IER_JEOCIE  -----------------------------------
// SVD Line: 108

//  <item> SFDITEM_FIELD__ADC_IER_JEOCIE
//    <name> JEOCIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012404) JEOCIE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.5..5> JEOCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_IER_JEOSIE  -----------------------------------
// SVD Line: 112

//  <item> SFDITEM_FIELD__ADC_IER_JEOSIE
//    <name> JEOSIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012404) JEOSIE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.6..6> JEOSIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_IER_AWDIE  -----------------------------------
// SVD Line: 116

//  <item> SFDITEM_FIELD__ADC_IER_AWDIE
//    <name> AWDIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012404) AWDIE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.7..7> AWDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_IER_EOCALIE  ----------------------------------
// SVD Line: 120

//  <item> SFDITEM_FIELD__ADC_IER_EOCALIE
//    <name> EOCALIE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012404) EOCALIE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.11..11> EOCALIE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_IER  ------------------------------------
// SVD Line: 83

//  <rtree> SFDITEM_REG__ADC_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012404) ADC interrupt enable register </i>
//    <loc> ( (unsigned int)((ADC_IER >> 0) & 0xFFFFFFFF), ((ADC_IER = (ADC_IER & ~(0x8FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_IER_ADRDYIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_EOSMPIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_EOCIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_EOSIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_OVRIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_JEOCIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_JEOSIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_AWDIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_EOCALIE </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_CR  ---------------------------------
// SVD Line: 126

unsigned int ADC_CR __AT (0x40012408);



// ---------------------------------  Field Item: ADC_CR_ADEN  ------------------------------------
// SVD Line: 131

//  <item> SFDITEM_FIELD__ADC_CR_ADEN
//    <name> ADEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012408) ADEN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.0..0> ADEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR_ADDIS  ------------------------------------
// SVD Line: 135

//  <item> SFDITEM_FIELD__ADC_CR_ADDIS
//    <name> ADDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012408) ADDIS </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.1..1> ADDIS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR_ADSTART  -----------------------------------
// SVD Line: 139

//  <item> SFDITEM_FIELD__ADC_CR_ADSTART
//    <name> ADSTART </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012408) ADSTART </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.2..2> ADSTART
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR_JADSTART  ----------------------------------
// SVD Line: 143

//  <item> SFDITEM_FIELD__ADC_CR_JADSTART
//    <name> JADSTART </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012408) JADSTART </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.3..3> JADSTART
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR_ADSTP  ------------------------------------
// SVD Line: 147

//  <item> SFDITEM_FIELD__ADC_CR_ADSTP
//    <name> ADSTP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012408) ADSTP </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.4..4> ADSTP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR_JADSTP  -----------------------------------
// SVD Line: 151

//  <item> SFDITEM_FIELD__ADC_CR_JADSTP
//    <name> JADSTP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012408) JADSTP </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.5..5> JADSTP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR_RSTCAL  -----------------------------------
// SVD Line: 155

//  <item> SFDITEM_FIELD__ADC_CR_RSTCAL
//    <name> RSTCAL </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40012408) RSTCAL </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.27..27> RSTCAL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR_ADCAL  ------------------------------------
// SVD Line: 159

//  <item> SFDITEM_FIELD__ADC_CR_ADCAL
//    <name> ADCAL </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40012408) ADCAL </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.31..31> ADCAL
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CR  -------------------------------------
// SVD Line: 126

//  <rtree> SFDITEM_REG__ADC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012408) ADC control register </i>
//    <loc> ( (unsigned int)((ADC_CR >> 0) & 0xFFFFFFFF), ((ADC_CR = (ADC_CR & ~(0x8800003FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8800003F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CR_ADEN </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADDIS </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADSTART </item>
//    <item> SFDITEM_FIELD__ADC_CR_JADSTART </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADSTP </item>
//    <item> SFDITEM_FIELD__ADC_CR_JADSTP </item>
//    <item> SFDITEM_FIELD__ADC_CR_RSTCAL </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADCAL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CFGR  --------------------------------
// SVD Line: 165

unsigned int ADC_CFGR __AT (0x4001240C);



// -------------------------------  Field Item: ADC_CFGR_DMAEN  -----------------------------------
// SVD Line: 169

//  <item> SFDITEM_FIELD__ADC_CFGR_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001240C) DMAEN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR ) </loc>
//      <o.0..0> DMAEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR_DMACFG  ----------------------------------
// SVD Line: 173

//  <item> SFDITEM_FIELD__ADC_CFGR_DMACFG
//    <name> DMACFG </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001240C) DMACFG </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR ) </loc>
//      <o.1..1> DMACFG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CFGR_RES  ------------------------------------
// SVD Line: 177

//  <item> SFDITEM_FIELD__ADC_CFGR_RES
//    <name> RES </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x4001240C) RES </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR >> 3) & 0x3), ((ADC_CFGR = (ADC_CFGR & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR_EXTSEL  ----------------------------------
// SVD Line: 181

//  <item> SFDITEM_FIELD__ADC_CFGR_EXTSEL
//    <name> EXTSEL </name>
//    <rw> 
//    <i> [Bits 8..5] RW (@ 0x4001240C) EXTSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR >> 5) & 0xF), ((ADC_CFGR = (ADC_CFGR & ~(0xFUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR_EXTEN  -----------------------------------
// SVD Line: 185

//  <item> SFDITEM_FIELD__ADC_CFGR_EXTEN
//    <name> EXTEN </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4001240C) EXTEN </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR >> 10) & 0x3), ((ADC_CFGR = (ADC_CFGR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR_OVRMOD  ----------------------------------
// SVD Line: 189

//  <item> SFDITEM_FIELD__ADC_CFGR_OVRMOD
//    <name> OVRMOD </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001240C) OVRMOD </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR ) </loc>
//      <o.12..12> OVRMOD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CFGR_CONT  -----------------------------------
// SVD Line: 193

//  <item> SFDITEM_FIELD__ADC_CFGR_CONT
//    <name> CONT </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001240C) CONT </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR ) </loc>
//      <o.13..13> CONT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR_AUTDLY  ----------------------------------
// SVD Line: 197

//  <item> SFDITEM_FIELD__ADC_CFGR_AUTDLY
//    <name> AUTDLY </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001240C) AUTDLY </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR ) </loc>
//      <o.14..14> AUTDLY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR_ALIGN  -----------------------------------
// SVD Line: 201

//  <item> SFDITEM_FIELD__ADC_CFGR_ALIGN
//    <name> ALIGN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001240C) ALIGN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR ) </loc>
//      <o.15..15> ALIGN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR_DISCEN  ----------------------------------
// SVD Line: 205

//  <item> SFDITEM_FIELD__ADC_CFGR_DISCEN
//    <name> DISCEN </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4001240C) DISCEN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR ) </loc>
//      <o.16..16> DISCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR_DISCNUM  ----------------------------------
// SVD Line: 209

//  <item> SFDITEM_FIELD__ADC_CFGR_DISCNUM
//    <name> DISCNUM </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x4001240C) DISCNUM </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR >> 17) & 0x7), ((ADC_CFGR = (ADC_CFGR & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR_JDISCEN  ----------------------------------
// SVD Line: 213

//  <item> SFDITEM_FIELD__ADC_CFGR_JDISCEN
//    <name> JDISCEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4001240C) JDISCEN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR ) </loc>
//      <o.20..20> JDISCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR_AWDSGL  ----------------------------------
// SVD Line: 217

//  <item> SFDITEM_FIELD__ADC_CFGR_AWDSGL
//    <name> AWDSGL </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4001240C) AWDSGL </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR ) </loc>
//      <o.22..22> AWDSGL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR_AWDEN  -----------------------------------
// SVD Line: 221

//  <item> SFDITEM_FIELD__ADC_CFGR_AWDEN
//    <name> AWDEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4001240C) AWDEN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR ) </loc>
//      <o.23..23> AWDEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR_JAWDEN  ----------------------------------
// SVD Line: 225

//  <item> SFDITEM_FIELD__ADC_CFGR_JAWDEN
//    <name> JAWDEN </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4001240C) JAWDEN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR ) </loc>
//      <o.24..24> JAWDEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR_JAUTO  -----------------------------------
// SVD Line: 229

//  <item> SFDITEM_FIELD__ADC_CFGR_JAUTO
//    <name> JAUTO </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4001240C) JAUTO </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR ) </loc>
//      <o.25..25> JAUTO
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR_AWDCH  -----------------------------------
// SVD Line: 233

//  <item> SFDITEM_FIELD__ADC_CFGR_AWDCH
//    <name> AWDCH </name>
//    <rw> 
//    <i> [Bits 29..26] RW (@ 0x4001240C) AWDCH </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR >> 26) & 0xF), ((ADC_CFGR = (ADC_CFGR & ~(0xFUL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CFGR  ------------------------------------
// SVD Line: 165

//  <rtree> SFDITEM_REG__ADC_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001240C) CFGR </i>
//    <loc> ( (unsigned int)((ADC_CFGR >> 0) & 0xFFFFFFFF), ((ADC_CFGR = (ADC_CFGR & ~(0x3FDFFDFBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FDFFDFB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CFGR_DMAEN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR_DMACFG </item>
//    <item> SFDITEM_FIELD__ADC_CFGR_RES </item>
//    <item> SFDITEM_FIELD__ADC_CFGR_EXTSEL </item>
//    <item> SFDITEM_FIELD__ADC_CFGR_EXTEN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR_OVRMOD </item>
//    <item> SFDITEM_FIELD__ADC_CFGR_CONT </item>
//    <item> SFDITEM_FIELD__ADC_CFGR_AUTDLY </item>
//    <item> SFDITEM_FIELD__ADC_CFGR_ALIGN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR_DISCEN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR_DISCNUM </item>
//    <item> SFDITEM_FIELD__ADC_CFGR_JDISCEN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR_AWDSGL </item>
//    <item> SFDITEM_FIELD__ADC_CFGR_AWDEN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR_JAWDEN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR_JAUTO </item>
//    <item> SFDITEM_FIELD__ADC_CFGR_AWDCH </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CFGR2  --------------------------------
// SVD Line: 239

unsigned int ADC_CFGR2 __AT (0x40012410);



// ------------------------------  Field Item: ADC_CFGR2_CALNUM  ----------------------------------
// SVD Line: 244

//  <item> SFDITEM_FIELD__ADC_CFGR2_CALNUM
//    <name> CALNUM </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x40012410) CALNUM </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR2 >> 28) & 0x7), ((ADC_CFGR2 = (ADC_CFGR2 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CFGR2  -----------------------------------
// SVD Line: 239

//  <rtree> SFDITEM_REG__ADC_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012410) ADC configuration register 2 </i>
//    <loc> ( (unsigned int)((ADC_CFGR2 >> 0) & 0xFFFFFFFF), ((ADC_CFGR2 = (ADC_CFGR2 & ~(0x70000000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70000000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CFGR2_CALNUM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_SMPR1  --------------------------------
// SVD Line: 250

unsigned int ADC_SMPR1 __AT (0x40012414);



// -------------------------------  Field Item: ADC_SMPR1_SMP0  -----------------------------------
// SVD Line: 255

//  <item> SFDITEM_FIELD__ADC_SMPR1_SMP0
//    <name> SMP0 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012414) SMP0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR1 >> 0) & 0x7), ((ADC_SMPR1 = (ADC_SMPR1 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_SMPR1_SMP1  -----------------------------------
// SVD Line: 259

//  <item> SFDITEM_FIELD__ADC_SMPR1_SMP1
//    <name> SMP1 </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40012414) SMP1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR1 >> 3) & 0x7), ((ADC_SMPR1 = (ADC_SMPR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_SMPR1_SMP2  -----------------------------------
// SVD Line: 263

//  <item> SFDITEM_FIELD__ADC_SMPR1_SMP2
//    <name> SMP2 </name>
//    <rw> 
//    <i> [Bits 8..6] RW (@ 0x40012414) SMP2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR1 >> 6) & 0x7), ((ADC_SMPR1 = (ADC_SMPR1 & ~(0x7UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_SMPR1_SMP3  -----------------------------------
// SVD Line: 267

//  <item> SFDITEM_FIELD__ADC_SMPR1_SMP3
//    <name> SMP3 </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40012414) SMP3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR1 >> 9) & 0x7), ((ADC_SMPR1 = (ADC_SMPR1 & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_SMPR1_SMP4  -----------------------------------
// SVD Line: 271

//  <item> SFDITEM_FIELD__ADC_SMPR1_SMP4
//    <name> SMP4 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012414) SMP4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR1 >> 12) & 0x7), ((ADC_SMPR1 = (ADC_SMPR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_SMPR1_SMP5  -----------------------------------
// SVD Line: 275

//  <item> SFDITEM_FIELD__ADC_SMPR1_SMP5
//    <name> SMP5 </name>
//    <rw> 
//    <i> [Bits 17..15] RW (@ 0x40012414) SMP5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR1 >> 15) & 0x7), ((ADC_SMPR1 = (ADC_SMPR1 & ~(0x7UL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_SMPR1_SMP6  -----------------------------------
// SVD Line: 279

//  <item> SFDITEM_FIELD__ADC_SMPR1_SMP6
//    <name> SMP6 </name>
//    <rw> 
//    <i> [Bits 20..18] RW (@ 0x40012414) SMP6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR1 >> 18) & 0x7), ((ADC_SMPR1 = (ADC_SMPR1 & ~(0x7UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_SMPR1_SMP7  -----------------------------------
// SVD Line: 283

//  <item> SFDITEM_FIELD__ADC_SMPR1_SMP7
//    <name> SMP7 </name>
//    <rw> 
//    <i> [Bits 23..21] RW (@ 0x40012414) SMP7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR1 >> 21) & 0x7), ((ADC_SMPR1 = (ADC_SMPR1 & ~(0x7UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_SMPR1_SMP8  -----------------------------------
// SVD Line: 287

//  <item> SFDITEM_FIELD__ADC_SMPR1_SMP8
//    <name> SMP8 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x40012414) SMP8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR1 >> 24) & 0x7), ((ADC_SMPR1 = (ADC_SMPR1 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_SMPR1_SMP9  -----------------------------------
// SVD Line: 291

//  <item> SFDITEM_FIELD__ADC_SMPR1_SMP9
//    <name> SMP9 </name>
//    <rw> 
//    <i> [Bits 29..27] RW (@ 0x40012414) SMP9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR1 >> 27) & 0x7), ((ADC_SMPR1 = (ADC_SMPR1 & ~(0x7UL << 27 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 27 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SMPR1  -----------------------------------
// SVD Line: 250

//  <rtree> SFDITEM_REG__ADC_SMPR1
//    <name> SMPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012414) ADC sampling time register 1 </i>
//    <loc> ( (unsigned int)((ADC_SMPR1 >> 0) & 0xFFFFFFFF), ((ADC_SMPR1 = (ADC_SMPR1 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SMPR1_SMP0 </item>
//    <item> SFDITEM_FIELD__ADC_SMPR1_SMP1 </item>
//    <item> SFDITEM_FIELD__ADC_SMPR1_SMP2 </item>
//    <item> SFDITEM_FIELD__ADC_SMPR1_SMP3 </item>
//    <item> SFDITEM_FIELD__ADC_SMPR1_SMP4 </item>
//    <item> SFDITEM_FIELD__ADC_SMPR1_SMP5 </item>
//    <item> SFDITEM_FIELD__ADC_SMPR1_SMP6 </item>
//    <item> SFDITEM_FIELD__ADC_SMPR1_SMP7 </item>
//    <item> SFDITEM_FIELD__ADC_SMPR1_SMP8 </item>
//    <item> SFDITEM_FIELD__ADC_SMPR1_SMP9 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_SMPR2  --------------------------------
// SVD Line: 297

unsigned int ADC_SMPR2 __AT (0x40012418);



// -------------------------------  Field Item: ADC_SMPR2_SMP10  ----------------------------------
// SVD Line: 301

//  <item> SFDITEM_FIELD__ADC_SMPR2_SMP10
//    <name> SMP10 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012418) SMP10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR2 >> 0) & 0x7), ((ADC_SMPR2 = (ADC_SMPR2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_SMPR2_SMP11  ----------------------------------
// SVD Line: 305

//  <item> SFDITEM_FIELD__ADC_SMPR2_SMP11
//    <name> SMP11 </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40012418) SMP11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR2 >> 3) & 0x7), ((ADC_SMPR2 = (ADC_SMPR2 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_SMPR2_SMP12  ----------------------------------
// SVD Line: 309

//  <item> SFDITEM_FIELD__ADC_SMPR2_SMP12
//    <name> SMP12 </name>
//    <rw> 
//    <i> [Bits 8..6] RW (@ 0x40012418) SMP12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR2 >> 6) & 0x7), ((ADC_SMPR2 = (ADC_SMPR2 & ~(0x7UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_SMPR2_SMP13  ----------------------------------
// SVD Line: 313

//  <item> SFDITEM_FIELD__ADC_SMPR2_SMP13
//    <name> SMP13 </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40012418) SMP13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR2 >> 9) & 0x7), ((ADC_SMPR2 = (ADC_SMPR2 & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_SMPR2_SMP14  ----------------------------------
// SVD Line: 317

//  <item> SFDITEM_FIELD__ADC_SMPR2_SMP14
//    <name> SMP14 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012418) SMP14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR2 >> 12) & 0x7), ((ADC_SMPR2 = (ADC_SMPR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SMPR2  -----------------------------------
// SVD Line: 297

//  <rtree> SFDITEM_REG__ADC_SMPR2
//    <name> SMPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012418) SMPR2 </i>
//    <loc> ( (unsigned int)((ADC_SMPR2 >> 0) & 0xFFFFFFFF), ((ADC_SMPR2 = (ADC_SMPR2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SMPR2_SMP10 </item>
//    <item> SFDITEM_FIELD__ADC_SMPR2_SMP11 </item>
//    <item> SFDITEM_FIELD__ADC_SMPR2_SMP12 </item>
//    <item> SFDITEM_FIELD__ADC_SMPR2_SMP13 </item>
//    <item> SFDITEM_FIELD__ADC_SMPR2_SMP14 </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_TR  ---------------------------------
// SVD Line: 323

unsigned int ADC_TR __AT (0x40012424);



// ----------------------------------  Field Item: ADC_TR_LT  -------------------------------------
// SVD Line: 327

//  <item> SFDITEM_FIELD__ADC_TR_LT
//    <name> LT </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012424) LT </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_TR >> 0) & 0xFFF), ((ADC_TR = (ADC_TR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_TR_AWDFILT  -----------------------------------
// SVD Line: 331

//  <item> SFDITEM_FIELD__ADC_TR_AWDFILT
//    <name> AWDFILT </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012424) AWDFILT </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_TR >> 12) & 0x7), ((ADC_TR = (ADC_TR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: ADC_TR_HT  -------------------------------------
// SVD Line: 335

//  <item> SFDITEM_FIELD__ADC_TR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x40012424) HT </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_TR >> 16) & 0xFFF), ((ADC_TR = (ADC_TR & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_TR  -------------------------------------
// SVD Line: 323

//  <rtree> SFDITEM_REG__ADC_TR
//    <name> TR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012424) TR </i>
//    <loc> ( (unsigned int)((ADC_TR >> 0) & 0xFFFFFFFF), ((ADC_TR = (ADC_TR & ~(0xFFF7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_TR_LT </item>
//    <item> SFDITEM_FIELD__ADC_TR_AWDFILT </item>
//    <item> SFDITEM_FIELD__ADC_TR_HT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_SQR1  --------------------------------
// SVD Line: 341

unsigned int ADC_SQR1 __AT (0x40012430);



// ---------------------------------  Field Item: ADC_SQR1_L  -------------------------------------
// SVD Line: 345

//  <item> SFDITEM_FIELD__ADC_SQR1_L
//    <name> L </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40012430) L </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR1 >> 0) & 0xF), ((ADC_SQR1 = (ADC_SQR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR1_SQ1  ------------------------------------
// SVD Line: 349

//  <item> SFDITEM_FIELD__ADC_SQR1_SQ1
//    <name> SQ1 </name>
//    <rw> 
//    <i> [Bits 9..6] RW (@ 0x40012430) SQ1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR1 >> 6) & 0xF), ((ADC_SQR1 = (ADC_SQR1 & ~(0xFUL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR1_SQ2  ------------------------------------
// SVD Line: 353

//  <item> SFDITEM_FIELD__ADC_SQR1_SQ2
//    <name> SQ2 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012430) SQ2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR1 >> 12) & 0xF), ((ADC_SQR1 = (ADC_SQR1 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR1_SQ3  ------------------------------------
// SVD Line: 357

//  <item> SFDITEM_FIELD__ADC_SQR1_SQ3
//    <name> SQ3 </name>
//    <rw> 
//    <i> [Bits 21..18] RW (@ 0x40012430) SQ3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR1 >> 18) & 0xF), ((ADC_SQR1 = (ADC_SQR1 & ~(0xFUL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR1_SQ4  ------------------------------------
// SVD Line: 361

//  <item> SFDITEM_FIELD__ADC_SQR1_SQ4
//    <name> SQ4 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40012430) SQ4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR1 >> 24) & 0xF), ((ADC_SQR1 = (ADC_SQR1 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SQR1  ------------------------------------
// SVD Line: 341

//  <rtree> SFDITEM_REG__ADC_SQR1
//    <name> SQR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012430) SQR1 </i>
//    <loc> ( (unsigned int)((ADC_SQR1 >> 0) & 0xFFFFFFFF), ((ADC_SQR1 = (ADC_SQR1 & ~(0xF3CF3CFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF3CF3CF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SQR1_L </item>
//    <item> SFDITEM_FIELD__ADC_SQR1_SQ1 </item>
//    <item> SFDITEM_FIELD__ADC_SQR1_SQ2 </item>
//    <item> SFDITEM_FIELD__ADC_SQR1_SQ3 </item>
//    <item> SFDITEM_FIELD__ADC_SQR1_SQ4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_SQR2  --------------------------------
// SVD Line: 367

unsigned int ADC_SQR2 __AT (0x40012434);



// --------------------------------  Field Item: ADC_SQR2_SQ5  ------------------------------------
// SVD Line: 371

//  <item> SFDITEM_FIELD__ADC_SQR2_SQ5
//    <name> SQ5 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40012434) SQ5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR2 >> 0) & 0xF), ((ADC_SQR2 = (ADC_SQR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR2_SQ6  ------------------------------------
// SVD Line: 375

//  <item> SFDITEM_FIELD__ADC_SQR2_SQ6
//    <name> SQ6 </name>
//    <rw> 
//    <i> [Bits 9..6] RW (@ 0x40012434) SQ6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR2 >> 6) & 0xF), ((ADC_SQR2 = (ADC_SQR2 & ~(0xFUL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR2_SQ7  ------------------------------------
// SVD Line: 379

//  <item> SFDITEM_FIELD__ADC_SQR2_SQ7
//    <name> SQ7 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012434) SQ7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR2 >> 12) & 0xF), ((ADC_SQR2 = (ADC_SQR2 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR2_SQ8  ------------------------------------
// SVD Line: 383

//  <item> SFDITEM_FIELD__ADC_SQR2_SQ8
//    <name> SQ8 </name>
//    <rw> 
//    <i> [Bits 21..18] RW (@ 0x40012434) SQ8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR2 >> 18) & 0xF), ((ADC_SQR2 = (ADC_SQR2 & ~(0xFUL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR2_SQ9  ------------------------------------
// SVD Line: 387

//  <item> SFDITEM_FIELD__ADC_SQR2_SQ9
//    <name> SQ9 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40012434) SQ9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR2 >> 24) & 0xF), ((ADC_SQR2 = (ADC_SQR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SQR2  ------------------------------------
// SVD Line: 367

//  <rtree> SFDITEM_REG__ADC_SQR2
//    <name> SQR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012434) SQR2 </i>
//    <loc> ( (unsigned int)((ADC_SQR2 >> 0) & 0xFFFFFFFF), ((ADC_SQR2 = (ADC_SQR2 & ~(0xF3CF3CFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF3CF3CF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SQR2_SQ5 </item>
//    <item> SFDITEM_FIELD__ADC_SQR2_SQ6 </item>
//    <item> SFDITEM_FIELD__ADC_SQR2_SQ7 </item>
//    <item> SFDITEM_FIELD__ADC_SQR2_SQ8 </item>
//    <item> SFDITEM_FIELD__ADC_SQR2_SQ9 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_SQR3  --------------------------------
// SVD Line: 393

unsigned int ADC_SQR3 __AT (0x40012438);



// --------------------------------  Field Item: ADC_SQR3_SQ10  -----------------------------------
// SVD Line: 397

//  <item> SFDITEM_FIELD__ADC_SQR3_SQ10
//    <name> SQ10 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40012438) SQ10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR3 >> 0) & 0xF), ((ADC_SQR3 = (ADC_SQR3 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR3_SQ11  -----------------------------------
// SVD Line: 401

//  <item> SFDITEM_FIELD__ADC_SQR3_SQ11
//    <name> SQ11 </name>
//    <rw> 
//    <i> [Bits 9..6] RW (@ 0x40012438) SQ11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR3 >> 6) & 0xF), ((ADC_SQR3 = (ADC_SQR3 & ~(0xFUL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR3_SQ12  -----------------------------------
// SVD Line: 405

//  <item> SFDITEM_FIELD__ADC_SQR3_SQ12
//    <name> SQ12 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012438) SQ12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR3 >> 12) & 0xF), ((ADC_SQR3 = (ADC_SQR3 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR3_SQ13  -----------------------------------
// SVD Line: 409

//  <item> SFDITEM_FIELD__ADC_SQR3_SQ13
//    <name> SQ13 </name>
//    <rw> 
//    <i> [Bits 21..18] RW (@ 0x40012438) SQ13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR3 >> 18) & 0xF), ((ADC_SQR3 = (ADC_SQR3 & ~(0xFUL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR3_SQ14  -----------------------------------
// SVD Line: 413

//  <item> SFDITEM_FIELD__ADC_SQR3_SQ14
//    <name> SQ14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40012438) SQ14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR3 >> 24) & 0xF), ((ADC_SQR3 = (ADC_SQR3 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SQR3  ------------------------------------
// SVD Line: 393

//  <rtree> SFDITEM_REG__ADC_SQR3
//    <name> SQR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012438) SQR3 </i>
//    <loc> ( (unsigned int)((ADC_SQR3 >> 0) & 0xFFFFFFFF), ((ADC_SQR3 = (ADC_SQR3 & ~(0xF3CF3CFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF3CF3CF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SQR3_SQ10 </item>
//    <item> SFDITEM_FIELD__ADC_SQR3_SQ11 </item>
//    <item> SFDITEM_FIELD__ADC_SQR3_SQ12 </item>
//    <item> SFDITEM_FIELD__ADC_SQR3_SQ13 </item>
//    <item> SFDITEM_FIELD__ADC_SQR3_SQ14 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_SQR4  --------------------------------
// SVD Line: 419

unsigned int ADC_SQR4 __AT (0x4001243C);



// --------------------------------  Field Item: ADC_SQR4_SQ15  -----------------------------------
// SVD Line: 423

//  <item> SFDITEM_FIELD__ADC_SQR4_SQ15
//    <name> SQ15 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4001243C) SQ15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR4 >> 0) & 0xF), ((ADC_SQR4 = (ADC_SQR4 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR4_SQ16  -----------------------------------
// SVD Line: 427

//  <item> SFDITEM_FIELD__ADC_SQR4_SQ16
//    <name> SQ16 </name>
//    <rw> 
//    <i> [Bits 9..6] RW (@ 0x4001243C) SQ16 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR4 >> 6) & 0xF), ((ADC_SQR4 = (ADC_SQR4 & ~(0xFUL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SQR4  ------------------------------------
// SVD Line: 419

//  <rtree> SFDITEM_REG__ADC_SQR4
//    <name> SQR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001243C) SQR4 </i>
//    <loc> ( (unsigned int)((ADC_SQR4 >> 0) & 0xFFFFFFFF), ((ADC_SQR4 = (ADC_SQR4 & ~(0x3CFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3CF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SQR4_SQ15 </item>
//    <item> SFDITEM_FIELD__ADC_SQR4_SQ16 </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_DR  ---------------------------------
// SVD Line: 433

unsigned int ADC_DR __AT (0x40012440);



// --------------------------------  Field Item: ADC_DR_RDATA  ------------------------------------
// SVD Line: 438

//  <item> SFDITEM_FIELD__ADC_DR_RDATA
//    <name> RDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012440) RDATA </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_DR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_DR  -------------------------------------
// SVD Line: 433

//  <rtree> SFDITEM_REG__ADC_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012440) ADC group regular data register </i>
//    <loc> ( (unsigned int)((ADC_DR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_DR_RDATA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_JSQR  --------------------------------
// SVD Line: 445

unsigned int ADC_JSQR __AT (0x4001244C);



// ---------------------------------  Field Item: ADC_JSQR_JL  ------------------------------------
// SVD Line: 449

//  <item> SFDITEM_FIELD__ADC_JSQR_JL
//    <name> JL </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4001244C) JL </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_JSQR >> 0) & 0x3), ((ADC_JSQR = (ADC_JSQR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_JSQR_JEXTSEL  ----------------------------------
// SVD Line: 453

//  <item> SFDITEM_FIELD__ADC_JSQR_JEXTSEL
//    <name> JEXTSEL </name>
//    <rw> 
//    <i> [Bits 5..2] RW (@ 0x4001244C) JEXTSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_JSQR >> 2) & 0xF), ((ADC_JSQR = (ADC_JSQR & ~(0xFUL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_JSQR_JEXTEN  ----------------------------------
// SVD Line: 457

//  <item> SFDITEM_FIELD__ADC_JSQR_JEXTEN
//    <name> JEXTEN </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4001244C) JEXTEN </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_JSQR >> 6) & 0x3), ((ADC_JSQR = (ADC_JSQR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_JSQR_JSQ1  -----------------------------------
// SVD Line: 461

//  <item> SFDITEM_FIELD__ADC_JSQR_JSQ1
//    <name> JSQ1 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x4001244C) JSQ1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_JSQR >> 8) & 0xF), ((ADC_JSQR = (ADC_JSQR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_JSQR_JSQ2  -----------------------------------
// SVD Line: 465

//  <item> SFDITEM_FIELD__ADC_JSQR_JSQ2
//    <name> JSQ2 </name>
//    <rw> 
//    <i> [Bits 17..14] RW (@ 0x4001244C) JSQ2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_JSQR >> 14) & 0xF), ((ADC_JSQR = (ADC_JSQR & ~(0xFUL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_JSQR_JSQ3  -----------------------------------
// SVD Line: 469

//  <item> SFDITEM_FIELD__ADC_JSQR_JSQ3
//    <name> JSQ3 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x4001244C) JSQ3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_JSQR >> 20) & 0xF), ((ADC_JSQR = (ADC_JSQR & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_JSQR_JSQ4  -----------------------------------
// SVD Line: 473

//  <item> SFDITEM_FIELD__ADC_JSQR_JSQ4
//    <name> JSQ4 </name>
//    <rw> 
//    <i> [Bits 29..26] RW (@ 0x4001244C) JSQ4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_JSQR >> 26) & 0xF), ((ADC_JSQR = (ADC_JSQR & ~(0xFUL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_JSQR  ------------------------------------
// SVD Line: 445

//  <rtree> SFDITEM_REG__ADC_JSQR
//    <name> JSQR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001244C) JSQR </i>
//    <loc> ( (unsigned int)((ADC_JSQR >> 0) & 0xFFFFFFFF), ((ADC_JSQR = (ADC_JSQR & ~(0x3CF3CFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3CF3CFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_JSQR_JL </item>
//    <item> SFDITEM_FIELD__ADC_JSQR_JEXTSEL </item>
//    <item> SFDITEM_FIELD__ADC_JSQR_JEXTEN </item>
//    <item> SFDITEM_FIELD__ADC_JSQR_JSQ1 </item>
//    <item> SFDITEM_FIELD__ADC_JSQR_JSQ2 </item>
//    <item> SFDITEM_FIELD__ADC_JSQR_JSQ3 </item>
//    <item> SFDITEM_FIELD__ADC_JSQR_JSQ4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_JDR1  --------------------------------
// SVD Line: 479

unsigned int ADC_JDR1 __AT (0x40012480);



// -------------------------------  Field Item: ADC_JDR1_JDATA  -----------------------------------
// SVD Line: 483

//  <item> SFDITEM_FIELD__ADC_JDR1_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012480) JDATA </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_JDR1 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_JDR1  ------------------------------------
// SVD Line: 479

//  <rtree> SFDITEM_REG__ADC_JDR1
//    <name> JDR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012480) JDR1 </i>
//    <loc> ( (unsigned int)((ADC_JDR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_JDR1_JDATA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_JDR2  --------------------------------
// SVD Line: 490

unsigned int ADC_JDR2 __AT (0x40012484);



// -------------------------------  Field Item: ADC_JDR2_JDATA  -----------------------------------
// SVD Line: 494

//  <item> SFDITEM_FIELD__ADC_JDR2_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012484) JDATA </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_JDR2 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_JDR2  ------------------------------------
// SVD Line: 490

//  <rtree> SFDITEM_REG__ADC_JDR2
//    <name> JDR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012484) JDR2 </i>
//    <loc> ( (unsigned int)((ADC_JDR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_JDR2_JDATA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_JDR3  --------------------------------
// SVD Line: 501

unsigned int ADC_JDR3 __AT (0x40012488);



// -------------------------------  Field Item: ADC_JDR3_JDATA  -----------------------------------
// SVD Line: 505

//  <item> SFDITEM_FIELD__ADC_JDR3_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012488) JDATA </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_JDR3 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_JDR3  ------------------------------------
// SVD Line: 501

//  <rtree> SFDITEM_REG__ADC_JDR3
//    <name> JDR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012488) JDR3 </i>
//    <loc> ( (unsigned int)((ADC_JDR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_JDR3_JDATA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_JDR4  --------------------------------
// SVD Line: 512

unsigned int ADC_JDR4 __AT (0x4001248C);



// -------------------------------  Field Item: ADC_JDR4_JDATA  -----------------------------------
// SVD Line: 516

//  <item> SFDITEM_FIELD__ADC_JDR4_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4001248C) JDATA </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_JDR4 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_JDR4  ------------------------------------
// SVD Line: 512

//  <rtree> SFDITEM_REG__ADC_JDR4
//    <name> JDR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001248C) JDR4 </i>
//    <loc> ( (unsigned int)((ADC_JDR4 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_JDR4_JDATA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC_CALFACT  -------------------------------
// SVD Line: 523

unsigned int ADC_CALFACT __AT (0x400124B4);



// ----------------------------  Field Item: ADC_CALFACT_WCALFACT  --------------------------------
// SVD Line: 527

//  <item> SFDITEM_FIELD__ADC_CALFACT_WCALFACT
//    <name> WCALFACT </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x400124B4) WCALFACT </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_CALFACT >> 0) & 0x1FF), ((ADC_CALFACT = (ADC_CALFACT & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALFACT_FACTSEL  --------------------------------
// SVD Line: 531

//  <item> SFDITEM_FIELD__ADC_CALFACT_FACTSEL
//    <name> FACTSEL </name>
//    <rw> 
//    <i> [Bits 13..9] RW (@ 0x400124B4) FACTSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFACT >> 9) & 0x1F), ((ADC_CALFACT = (ADC_CALFACT & ~(0x1FUL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_CALFACT_WRVLD  ---------------------------------
// SVD Line: 535

//  <item> SFDITEM_FIELD__ADC_CALFACT_WRVLD
//    <name> WRVLD </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x400124B4) WRVLD </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CALFACT ) </loc>
//      <o.14..14> WRVLD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CALFACT_RDVLD  ---------------------------------
// SVD Line: 539

//  <item> SFDITEM_FIELD__ADC_CALFACT_RDVLD
//    <name> RDVLD </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x400124B4) RDVLD </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CALFACT ) </loc>
//      <o.15..15> RDVLD
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALFACT_OFFSUC  ---------------------------------
// SVD Line: 543

//  <item> SFDITEM_FIELD__ADC_CALFACT_OFFSUC
//    <name> OFFSUC </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x400124B4) OFFSUC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CALFACT ) </loc>
//      <o.20..20> OFFSUC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC_CALFACT_CAPSUC  ---------------------------------
// SVD Line: 547

//  <item> SFDITEM_FIELD__ADC_CALFACT_CAPSUC
//    <name> CAPSUC </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x400124B4) CAPSUC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CALFACT ) </loc>
//      <o.21..21> CAPSUC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: ADC_CALFACT_RCALFACT  --------------------------------
// SVD Line: 551

//  <item> SFDITEM_FIELD__ADC_CALFACT_RCALFACT
//    <name> RCALFACT </name>
//    <r> 
//    <i> [Bits 31..23] RO (@ 0x400124B4) RCALFACT </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_CALFACT >> 23) & 0x1FF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_CALFACT  ----------------------------------
// SVD Line: 523

//  <rtree> SFDITEM_REG__ADC_CALFACT
//    <name> CALFACT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400124B4) CALFACT </i>
//    <loc> ( (unsigned int)((ADC_CALFACT >> 0) & 0xFFFFFFFF), ((ADC_CALFACT = (ADC_CALFACT & ~(0x30FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CALFACT_WCALFACT </item>
//    <item> SFDITEM_FIELD__ADC_CALFACT_FACTSEL </item>
//    <item> SFDITEM_FIELD__ADC_CALFACT_WRVLD </item>
//    <item> SFDITEM_FIELD__ADC_CALFACT_RDVLD </item>
//    <item> SFDITEM_FIELD__ADC_CALFACT_OFFSUC </item>
//    <item> SFDITEM_FIELD__ADC_CALFACT_CAPSUC </item>
//    <item> SFDITEM_FIELD__ADC_CALFACT_RCALFACT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CCR  ---------------------------------
// SVD Line: 558

unsigned int ADC_CCR __AT (0x40012708);



// -------------------------------  Field Item: ADC_CCR_CKMODE  -----------------------------------
// SVD Line: 563

//  <item> SFDITEM_FIELD__ADC_CCR_CKMODE
//    <name> CKMODE </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40012708) CKMODE </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CCR >> 16) & 0x3), ((ADC_CCR = (ADC_CCR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_CCR_PRESC  -----------------------------------
// SVD Line: 567

//  <item> SFDITEM_FIELD__ADC_CCR_PRESC
//    <name> PRESC </name>
//    <rw> 
//    <i> [Bits 21..18] RW (@ 0x40012708) PRESC </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CCR >> 18) & 0xF), ((ADC_CCR = (ADC_CCR & ~(0xFUL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCR_VREFEN  -----------------------------------
// SVD Line: 571

//  <item> SFDITEM_FIELD__ADC_CCR_VREFEN
//    <name> VREFEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012708) VREFEN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCR ) </loc>
//      <o.22..22> VREFEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CCR_TSEN  ------------------------------------
// SVD Line: 575

//  <item> SFDITEM_FIELD__ADC_CCR_TSEN
//    <name> TSEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012708) TSEN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCR ) </loc>
//      <o.23..23> TSEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CCR_PWR_MODE  ----------------------------------
// SVD Line: 579

//  <item> SFDITEM_FIELD__ADC_CCR_PWR_MODE
//    <name> PWR_MODE </name>
//    <rw> 
//    <i> [Bits 27..25] RW (@ 0x40012708) PWR_MODE </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CCR >> 25) & 0x7), ((ADC_CCR = (ADC_CCR & ~(0x7UL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_CCR_VSENSESEL  ---------------------------------
// SVD Line: 583

//  <item> SFDITEM_FIELD__ADC_CCR_VSENSESEL
//    <name> VSENSESEL </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40012708) VSENSESEL </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCR ) </loc>
//      <o.28..28> VSENSESEL
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CCR  ------------------------------------
// SVD Line: 558

//  <rtree> SFDITEM_REG__ADC_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012708) ADC common configuration register </i>
//    <loc> ( (unsigned int)((ADC_CCR >> 0) & 0xFFFFFFFF), ((ADC_CCR = (ADC_CCR & ~(0x1EFF0000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1EFF0000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CCR_CKMODE </item>
//    <item> SFDITEM_FIELD__ADC_CCR_PRESC </item>
//    <item> SFDITEM_FIELD__ADC_CCR_VREFEN </item>
//    <item> SFDITEM_FIELD__ADC_CCR_TSEN </item>
//    <item> SFDITEM_FIELD__ADC_CCR_PWR_MODE </item>
//    <item> SFDITEM_FIELD__ADC_CCR_VSENSESEL </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: ADC  --------------------------------------
// SVD Line: 25

//  <view> ADC
//    <name> ADC </name>
//    <item> SFDITEM_REG__ADC_ISR </item>
//    <item> SFDITEM_REG__ADC_IER </item>
//    <item> SFDITEM_REG__ADC_CR </item>
//    <item> SFDITEM_REG__ADC_CFGR </item>
//    <item> SFDITEM_REG__ADC_CFGR2 </item>
//    <item> SFDITEM_REG__ADC_SMPR1 </item>
//    <item> SFDITEM_REG__ADC_SMPR2 </item>
//    <item> SFDITEM_REG__ADC_TR </item>
//    <item> SFDITEM_REG__ADC_SQR1 </item>
//    <item> SFDITEM_REG__ADC_SQR2 </item>
//    <item> SFDITEM_REG__ADC_SQR3 </item>
//    <item> SFDITEM_REG__ADC_SQR4 </item>
//    <item> SFDITEM_REG__ADC_DR </item>
//    <item> SFDITEM_REG__ADC_JSQR </item>
//    <item> SFDITEM_REG__ADC_JDR1 </item>
//    <item> SFDITEM_REG__ADC_JDR2 </item>
//    <item> SFDITEM_REG__ADC_JDR3 </item>
//    <item> SFDITEM_REG__ADC_JDR4 </item>
//    <item> SFDITEM_REG__ADC_CALFACT </item>
//    <item> SFDITEM_REG__ADC_CCR </item>
//  </view>
//  


// ----------------------------  Register Item Address: COMP_CSR1  --------------------------------
// SVD Line: 600

unsigned int COMP_CSR1 __AT (0x40010200);



// -----------------------------  Field Item: COMP_CSR1_COMP1_EN  ---------------------------------
// SVD Line: 604

//  <item> SFDITEM_FIELD__COMP_CSR1_COMP1_EN
//    <name> COMP1_EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010200) COMP1 enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR1 ) </loc>
//      <o.0..0> COMP1_EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP_CSR1_INMSEL  ----------------------------------
// SVD Line: 609

//  <item> SFDITEM_FIELD__COMP_CSR1_INMSEL
//    <name> INMSEL </name>
//    <rw> 
//    <i> [Bits 4..2] RW (@ 0x40010200) COMP1 negative input select </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_CSR1 >> 2) & 0x7), ((COMP_CSR1 = (COMP_CSR1 & ~(0x7UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: COMP_CSR1_INPSEL  ----------------------------------
// SVD Line: 614

//  <item> SFDITEM_FIELD__COMP_CSR1_INPSEL
//    <name> INPSEL </name>
//    <rw> 
//    <i> [Bits 7..5] RW (@ 0x40010200) COMP1 positive input select </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_CSR1 >> 5) & 0x7), ((COMP_CSR1 = (COMP_CSR1 & ~(0x7UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: COMP_CSR1_WINMODE  ---------------------------------
// SVD Line: 619

//  <item> SFDITEM_FIELD__COMP_CSR1_WINMODE
//    <name> WINMODE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010200) COMP1 window mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR1 ) </loc>
//      <o.11..11> WINMODE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: COMP_CSR1_BLANKSEL  ---------------------------------
// SVD Line: 624

//  <item> SFDITEM_FIELD__COMP_CSR1_BLANKSEL
//    <name> BLANKSEL </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40010200) Comparator 1 blanking signal selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_CSR1 >> 12) & 0x7), ((COMP_CSR1 = (COMP_CSR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: COMP_CSR1_POLARITY  ---------------------------------
// SVD Line: 629

//  <item> SFDITEM_FIELD__COMP_CSR1_POLARITY
//    <name> POLARITY </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010200) COMP1 output polarity selection </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR1 ) </loc>
//      <o.15..15> POLARITY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP_CSR1_HYST  -----------------------------------
// SVD Line: 634

//  <item> SFDITEM_FIELD__COMP_CSR1_HYST
//    <name> HYST </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010200) COMP1 hysteresis function enable control </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR1 ) </loc>
//      <o.16..16> HYST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP_CSR1_PWRMODE  ---------------------------------
// SVD Line: 639

//  <item> SFDITEM_FIELD__COMP_CSR1_PWRMODE
//    <name> PWRMODE </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010200) COMP1 power mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR1 ) </loc>
//      <o.18..18> PWRMODE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: COMP_CSR1_INT_OUT_SEL  -------------------------------
// SVD Line: 644

//  <item> SFDITEM_FIELD__COMP_CSR1_INT_OUT_SEL
//    <name> INT_OUT_SEL </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40010200) COMP1 output to TIM/EXTI selection </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR1 ) </loc>
//      <o.29..29> INT_OUT_SEL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: COMP_CSR1_COMP1_OUT  --------------------------------
// SVD Line: 649

//  <item> SFDITEM_FIELD__COMP_CSR1_COMP1_OUT
//    <name> COMP1_OUT </name>
//    <r> 
//    <i> [Bit 30] RO (@ 0x40010200) COMP1 output status </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR1 ) </loc>
//      <o.30..30> COMP1_OUT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP_CSR1_LOCK  -----------------------------------
// SVD Line: 655

//  <item> SFDITEM_FIELD__COMP_CSR1_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40010200) COMP1_CSR registerlock </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR1 ) </loc>
//      <o.31..31> LOCK
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: COMP_CSR1  -----------------------------------
// SVD Line: 600

//  <rtree> SFDITEM_REG__COMP_CSR1
//    <name> CSR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010200) CSR1 </i>
//    <loc> ( (unsigned int)((COMP_CSR1 >> 0) & 0xFFFFFFFF), ((COMP_CSR1 = (COMP_CSR1 & ~(0xA005F8FDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xA005F8FD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP_CSR1_COMP1_EN </item>
//    <item> SFDITEM_FIELD__COMP_CSR1_INMSEL </item>
//    <item> SFDITEM_FIELD__COMP_CSR1_INPSEL </item>
//    <item> SFDITEM_FIELD__COMP_CSR1_WINMODE </item>
//    <item> SFDITEM_FIELD__COMP_CSR1_BLANKSEL </item>
//    <item> SFDITEM_FIELD__COMP_CSR1_POLARITY </item>
//    <item> SFDITEM_FIELD__COMP_CSR1_HYST </item>
//    <item> SFDITEM_FIELD__COMP_CSR1_PWRMODE </item>
//    <item> SFDITEM_FIELD__COMP_CSR1_INT_OUT_SEL </item>
//    <item> SFDITEM_FIELD__COMP_CSR1_COMP1_OUT </item>
//    <item> SFDITEM_FIELD__COMP_CSR1_LOCK </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: COMP_FR1  --------------------------------
// SVD Line: 662

unsigned int COMP_FR1 __AT (0x40010204);



// -------------------------------  Field Item: COMP_FR1_FLTEN1  ----------------------------------
// SVD Line: 666

//  <item> SFDITEM_FIELD__COMP_FR1_FLTEN1
//    <name> FLTEN1 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010204) Comparator 1 digital filter configuration </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_FR1 ) </loc>
//      <o.0..0> FLTEN1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP_FR1_FLTCNT1  ----------------------------------
// SVD Line: 671

//  <item> SFDITEM_FIELD__COMP_FR1_FLTCNT1
//    <name> FLTCNT1 </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40010204) Comparator 1 sampling filter counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((COMP_FR1 >> 16) & 0xFFFF), ((COMP_FR1 = (COMP_FR1 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: COMP_FR1  ------------------------------------
// SVD Line: 662

//  <rtree> SFDITEM_REG__COMP_FR1
//    <name> FR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010204) FR1 </i>
//    <loc> ( (unsigned int)((COMP_FR1 >> 0) & 0xFFFFFFFF), ((COMP_FR1 = (COMP_FR1 & ~(0xFFFF0001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF0001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP_FR1_FLTEN1 </item>
//    <item> SFDITEM_FIELD__COMP_FR1_FLTCNT1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: COMP_CCSR  --------------------------------
// SVD Line: 678

unsigned int COMP_CCSR __AT (0x40010208);



// ----------------------------  Field Item: COMP_CCSR_VREFCMP_EN  --------------------------------
// SVD Line: 682

//  <item> SFDITEM_FIELD__COMP_CCSR_VREFCMP_EN
//    <name> VREFCMP_EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010208) VREFCMP voltage divider enable signal </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CCSR ) </loc>
//      <o.0..0> VREFCMP_EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP_CCSR_VCDIV  ----------------------------------
// SVD Line: 687

//  <item> SFDITEM_FIELD__COMP_CCSR_VCDIV
//    <name> VCDIV </name>
//    <rw> 
//    <i> [Bits 6..1] RW (@ 0x40010208) VCDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_CCSR >> 1) & 0x3F), ((COMP_CCSR = (COMP_CCSR & ~(0x3FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: COMP_CCSR_SSEL  -----------------------------------
// SVD Line: 691

//  <item> SFDITEM_FIELD__COMP_CCSR_SSEL
//    <name> SSEL </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010208) SSEL </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CCSR ) </loc>
//      <o.7..7> SSEL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: COMP_CCSR  -----------------------------------
// SVD Line: 678

//  <rtree> SFDITEM_REG__COMP_CCSR
//    <name> CCSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010208) CCSR </i>
//    <loc> ( (unsigned int)((COMP_CCSR >> 0) & 0xFFFFFFFF), ((COMP_CCSR = (COMP_CCSR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP_CCSR_VREFCMP_EN </item>
//    <item> SFDITEM_FIELD__COMP_CCSR_VCDIV </item>
//    <item> SFDITEM_FIELD__COMP_CCSR_SSEL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: COMP_CSR2  --------------------------------
// SVD Line: 697

unsigned int COMP_CSR2 __AT (0x40010210);



// -----------------------------  Field Item: COMP_CSR2_COMP2_EN  ---------------------------------
// SVD Line: 701

//  <item> SFDITEM_FIELD__COMP_CSR2_COMP2_EN
//    <name> COMP2_EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010210) COMP2 enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR2 ) </loc>
//      <o.0..0> COMP2_EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP_CSR2_INMSEL  ----------------------------------
// SVD Line: 706

//  <item> SFDITEM_FIELD__COMP_CSR2_INMSEL
//    <name> INMSEL </name>
//    <rw> 
//    <i> [Bits 4..1] RW (@ 0x40010210) COMP2 negative input select </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_CSR2 >> 1) & 0xF), ((COMP_CSR2 = (COMP_CSR2 & ~(0xFUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: COMP_CSR2_INPSEL  ----------------------------------
// SVD Line: 711

//  <item> SFDITEM_FIELD__COMP_CSR2_INPSEL
//    <name> INPSEL </name>
//    <rw> 
//    <i> [Bits 7..5] RW (@ 0x40010210) COMP2 positive input select </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_CSR2 >> 5) & 0x7), ((COMP_CSR2 = (COMP_CSR2 & ~(0x7UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: COMP_CSR2_WINMODE  ---------------------------------
// SVD Line: 716

//  <item> SFDITEM_FIELD__COMP_CSR2_WINMODE
//    <name> WINMODE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010210) WINMODE </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR2 ) </loc>
//      <o.11..11> WINMODE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: COMP_CSR2_BLANKSEL  ---------------------------------
// SVD Line: 720

//  <item> SFDITEM_FIELD__COMP_CSR2_BLANKSEL
//    <name> BLANKSEL </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40010210) Comparator 2 blanking signal selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_CSR2 >> 12) & 0x7), ((COMP_CSR2 = (COMP_CSR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: COMP_CSR2_POLARITY  ---------------------------------
// SVD Line: 725

//  <item> SFDITEM_FIELD__COMP_CSR2_POLARITY
//    <name> POLARITY </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010210) COMP2 output polarity selection </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR2 ) </loc>
//      <o.15..15> POLARITY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP_CSR2_HYST  -----------------------------------
// SVD Line: 730

//  <item> SFDITEM_FIELD__COMP_CSR2_HYST
//    <name> HYST </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010210) COMP1 hysteresis function enable control </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR2 ) </loc>
//      <o.16..16> HYST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP_CSR2_PWRMODE  ---------------------------------
// SVD Line: 735

//  <item> SFDITEM_FIELD__COMP_CSR2_PWRMODE
//    <name> PWRMODE </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010210) COMP2 power mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR2 ) </loc>
//      <o.18..18> PWRMODE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: COMP_CSR2_INT_OUT_SEL  -------------------------------
// SVD Line: 740

//  <item> SFDITEM_FIELD__COMP_CSR2_INT_OUT_SEL
//    <name> INT_OUT_SEL </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40010210) COMP2 output to TIM/EXTI selection </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR2 ) </loc>
//      <o.29..29> INT_OUT_SEL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: COMP_CSR2_COMP_OUT  ---------------------------------
// SVD Line: 745

//  <item> SFDITEM_FIELD__COMP_CSR2_COMP_OUT
//    <name> COMP_OUT </name>
//    <r> 
//    <i> [Bit 30] RO (@ 0x40010210) COMP2 output status </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR2 ) </loc>
//      <o.30..30> COMP_OUT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP_CSR2_LOCK  -----------------------------------
// SVD Line: 751

//  <item> SFDITEM_FIELD__COMP_CSR2_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40010210) COMP2_CSR register lock </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR2 ) </loc>
//      <o.31..31> LOCK
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: COMP_CSR2  -----------------------------------
// SVD Line: 697

//  <rtree> SFDITEM_REG__COMP_CSR2
//    <name> CSR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010210) CSR2 </i>
//    <loc> ( (unsigned int)((COMP_CSR2 >> 0) & 0xFFFFFFFF), ((COMP_CSR2 = (COMP_CSR2 & ~(0xA005F8FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xA005F8FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP_CSR2_COMP2_EN </item>
//    <item> SFDITEM_FIELD__COMP_CSR2_INMSEL </item>
//    <item> SFDITEM_FIELD__COMP_CSR2_INPSEL </item>
//    <item> SFDITEM_FIELD__COMP_CSR2_WINMODE </item>
//    <item> SFDITEM_FIELD__COMP_CSR2_BLANKSEL </item>
//    <item> SFDITEM_FIELD__COMP_CSR2_POLARITY </item>
//    <item> SFDITEM_FIELD__COMP_CSR2_HYST </item>
//    <item> SFDITEM_FIELD__COMP_CSR2_PWRMODE </item>
//    <item> SFDITEM_FIELD__COMP_CSR2_INT_OUT_SEL </item>
//    <item> SFDITEM_FIELD__COMP_CSR2_COMP_OUT </item>
//    <item> SFDITEM_FIELD__COMP_CSR2_LOCK </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: COMP_FR2  --------------------------------
// SVD Line: 758

unsigned int COMP_FR2 __AT (0x40010214);



// -------------------------------  Field Item: COMP_FR2_FLTEN2  ----------------------------------
// SVD Line: 762

//  <item> SFDITEM_FIELD__COMP_FR2_FLTEN2
//    <name> FLTEN2 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010214) Comparator 2 digital filtering configuration </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_FR2 ) </loc>
//      <o.0..0> FLTEN2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP_FR2_FLTCNT2  ----------------------------------
// SVD Line: 767

//  <item> SFDITEM_FIELD__COMP_FR2_FLTCNT2
//    <name> FLTCNT2 </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40010214) Comparator 2 sampling filter counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((COMP_FR2 >> 16) & 0xFFFF), ((COMP_FR2 = (COMP_FR2 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: COMP_FR2  ------------------------------------
// SVD Line: 758

//  <rtree> SFDITEM_REG__COMP_FR2
//    <name> FR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010214) FR2 </i>
//    <loc> ( (unsigned int)((COMP_FR2 >> 0) & 0xFFFFFFFF), ((COMP_FR2 = (COMP_FR2 & ~(0xFFFF0001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF0001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP_FR2_FLTEN2 </item>
//    <item> SFDITEM_FIELD__COMP_FR2_FLTCNT2 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: COMP  -------------------------------------
// SVD Line: 591

//  <view> COMP
//    <name> COMP </name>
//    <item> SFDITEM_REG__COMP_CSR1 </item>
//    <item> SFDITEM_REG__COMP_FR1 </item>
//    <item> SFDITEM_REG__COMP_CCSR </item>
//    <item> SFDITEM_REG__COMP_CSR2 </item>
//    <item> SFDITEM_REG__COMP_FR2 </item>
//  </view>
//  


// ------------------------------  Register Item Address: CRC_DR  ---------------------------------
// SVD Line: 786

unsigned int CRC_DR __AT (0x40023000);



// ----------------------------------  Field Item: CRC_DR_DR  -------------------------------------
// SVD Line: 791

//  <item> SFDITEM_FIELD__CRC_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) DR </i>
//    <edit> 
//      <loc> ( (unsigned int)((CRC_DR >> 0) & 0xFFFFFFFF), ((CRC_DR = (CRC_DR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_DR  -------------------------------------
// SVD Line: 786

//  <rtree> SFDITEM_REG__CRC_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data register </i>
//    <loc> ( (unsigned int)((CRC_DR >> 0) & 0xFFFFFFFF), ((CRC_DR = (CRC_DR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CRC_IDR  ---------------------------------
// SVD Line: 797

unsigned int CRC_IDR __AT (0x40023004);



// ---------------------------------  Field Item: CRC_IDR_IDR  ------------------------------------
// SVD Line: 802

//  <item> SFDITEM_FIELD__CRC_IDR_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40023004) IDR </i>
//    <edit> 
//      <loc> ( (unsigned char)((CRC_IDR >> 0) & 0xFF), ((CRC_IDR = (CRC_IDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_IDR  ------------------------------------
// SVD Line: 797

//  <rtree> SFDITEM_REG__CRC_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023004) Independent Data register </i>
//    <loc> ( (unsigned int)((CRC_IDR >> 0) & 0xFFFFFFFF), ((CRC_IDR = (CRC_IDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_IDR_IDR </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: CRC_CR  ---------------------------------
// SVD Line: 808

unsigned int CRC_CR __AT (0x40023008);



// --------------------------------  Field Item: CRC_CR_RESET  ------------------------------------
// SVD Line: 814

//  <item> SFDITEM_FIELD__CRC_CR_RESET
//    <name> RESET </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40023008) RESET </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.0..0> RESET
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_CR  -------------------------------------
// SVD Line: 808

//  <rtree> SFDITEM_REG__CRC_CR
//    <name> CR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40023008) Control register </i>
//    <loc> ( (unsigned int)((CRC_CR >> 0) & 0xFFFFFFFF), ((CRC_CR = (CRC_CR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_CR_RESET </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: CRC  --------------------------------------
// SVD Line: 776

//  <view> CRC
//    <name> CRC </name>
//    <item> SFDITEM_REG__CRC_DR </item>
//    <item> SFDITEM_REG__CRC_IDR </item>
//    <item> SFDITEM_REG__CRC_CR </item>
//  </view>
//  


// ------------------------  Register Item Address: DBGMCU_DBG_IDCODE  ----------------------------
// SVD Line: 832

unsigned int DBGMCU_DBG_IDCODE __AT (0x40015800);



// --------------------------  Field Item: DBGMCU_DBG_IDCODE_DBG_ID  ------------------------------
// SVD Line: 836

//  <item> SFDITEM_FIELD__DBGMCU_DBG_IDCODE_DBG_ID
//    <name> DBG_ID </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40015800) DBG_ID </i>
//    <edit> 
//      <loc> ( (unsigned int)((DBGMCU_DBG_IDCODE >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: DBGMCU_DBG_IDCODE  -------------------------------
// SVD Line: 832

//  <rtree> SFDITEM_REG__DBGMCU_DBG_IDCODE
//    <name> DBG_IDCODE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015800) DBG_IDCODE </i>
//    <loc> ( (unsigned int)((DBGMCU_DBG_IDCODE >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_DBG_IDCODE_DBG_ID </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DBGMCU_CR  --------------------------------
// SVD Line: 843

unsigned int DBGMCU_CR __AT (0x40015804);



// -----------------------------  Field Item: DBGMCU_CR_DBG_SLEEP  --------------------------------
// SVD Line: 848

//  <item> SFDITEM_FIELD__DBGMCU_CR_DBG_SLEEP
//    <name> DBG_SLEEP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40015804) DBG_SLEEP </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_CR ) </loc>
//      <o.0..0> DBG_SLEEP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: DBGMCU_CR_DBG_STOP  ---------------------------------
// SVD Line: 852

//  <item> SFDITEM_FIELD__DBGMCU_CR_DBG_STOP
//    <name> DBG_STOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40015804) DBG_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_CR ) </loc>
//      <o.1..1> DBG_STOP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DBGMCU_CR  -----------------------------------
// SVD Line: 843

//  <rtree> SFDITEM_REG__DBGMCU_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015804) Debug MCU Configuration Register </i>
//    <loc> ( (unsigned int)((DBGMCU_CR >> 0) & 0xFFFFFFFF), ((DBGMCU_CR = (DBGMCU_CR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_CR_DBG_SLEEP </item>
//    <item> SFDITEM_FIELD__DBGMCU_CR_DBG_STOP </item>
//  </rtree>
//  


// ------------------------  Register Item Address: DBGMCU_DBG_APB_FZ1  ---------------------------
// SVD Line: 858

unsigned int DBGMCU_DBG_APB_FZ1 __AT (0x40015808);



// ----------------------  Field Item: DBGMCU_DBG_APB_FZ1_DBG_TIM1_STOP  --------------------------
// SVD Line: 862

//  <item> SFDITEM_FIELD__DBGMCU_DBG_APB_FZ1_DBG_TIM1_STOP
//    <name> DBG_TIM1_STOP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40015808) DBG_TIM1_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_DBG_APB_FZ1 ) </loc>
//      <o.0..0> DBG_TIM1_STOP
//    </check>
//  </item>
//  


// ----------------------  Field Item: DBGMCU_DBG_APB_FZ1_DBG_TIM3_STOP  --------------------------
// SVD Line: 866

//  <item> SFDITEM_FIELD__DBGMCU_DBG_APB_FZ1_DBG_TIM3_STOP
//    <name> DBG_TIM3_STOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40015808) DBG_TIM3_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_DBG_APB_FZ1 ) </loc>
//      <o.1..1> DBG_TIM3_STOP
//    </check>
//  </item>
//  


// -----------------------  Field Item: DBGMCU_DBG_APB_FZ1_DBG_RTC_STOP  --------------------------
// SVD Line: 870

//  <item> SFDITEM_FIELD__DBGMCU_DBG_APB_FZ1_DBG_RTC_STOP
//    <name> DBG_RTC_STOP </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40015808) DBG_RTC_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_DBG_APB_FZ1 ) </loc>
//      <o.10..10> DBG_RTC_STOP
//    </check>
//  </item>
//  


// ----------------------  Field Item: DBGMCU_DBG_APB_FZ1_DBG_WWDG_STOP  --------------------------
// SVD Line: 874

//  <item> SFDITEM_FIELD__DBGMCU_DBG_APB_FZ1_DBG_WWDG_STOP
//    <name> DBG_WWDG_STOP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40015808) DBG_WWDG_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_DBG_APB_FZ1 ) </loc>
//      <o.11..11> DBG_WWDG_STOP
//    </check>
//  </item>
//  


// ----------------------  Field Item: DBGMCU_DBG_APB_FZ1_DBG_IWDG_STOP  --------------------------
// SVD Line: 878

//  <item> SFDITEM_FIELD__DBGMCU_DBG_APB_FZ1_DBG_IWDG_STOP
//    <name> DBG_IWDG_STOP </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40015808) DBG_IWDG_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_DBG_APB_FZ1 ) </loc>
//      <o.12..12> DBG_IWDG_STOP
//    </check>
//  </item>
//  


// ---------------------  Field Item: DBGMCU_DBG_APB_FZ1_DBG_LPTIM1_STOP  -------------------------
// SVD Line: 882

//  <item> SFDITEM_FIELD__DBGMCU_DBG_APB_FZ1_DBG_LPTIM1_STOP
//    <name> DBG_LPTIM1_STOP </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40015808) DBG_LPTIM1_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_DBG_APB_FZ1 ) </loc>
//      <o.31..31> DBG_LPTIM1_STOP
//    </check>
//  </item>
//  


// ---------------------------  Register RTree: DBGMCU_DBG_APB_FZ1  -------------------------------
// SVD Line: 858

//  <rtree> SFDITEM_REG__DBGMCU_DBG_APB_FZ1
//    <name> DBG_APB_FZ1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015808) DBG_APB_FZ1 </i>
//    <loc> ( (unsigned int)((DBGMCU_DBG_APB_FZ1 >> 0) & 0xFFFFFFFF), ((DBGMCU_DBG_APB_FZ1 = (DBGMCU_DBG_APB_FZ1 & ~(0x80001C03UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80001C03) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_DBG_APB_FZ1_DBG_TIM1_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_DBG_APB_FZ1_DBG_TIM3_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_DBG_APB_FZ1_DBG_RTC_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_DBG_APB_FZ1_DBG_WWDG_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_DBG_APB_FZ1_DBG_IWDG_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_DBG_APB_FZ1_DBG_LPTIM1_STOP </item>
//  </rtree>
//  


// ------------------------  Register Item Address: DBGMCU_DBG_APB_FZ2  ---------------------------
// SVD Line: 888

unsigned int DBGMCU_DBG_APB_FZ2 __AT (0x40015810);



// ----------------------  Field Item: DBGMCU_DBG_APB_FZ2_DBG_TIM14_STOP  -------------------------
// SVD Line: 892

//  <item> SFDITEM_FIELD__DBGMCU_DBG_APB_FZ2_DBG_TIM14_STOP
//    <name> DBG_TIM14_STOP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40015810) DBG_TIM14_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_DBG_APB_FZ2 ) </loc>
//      <o.15..15> DBG_TIM14_STOP
//    </check>
//  </item>
//  


// ----------------------  Field Item: DBGMCU_DBG_APB_FZ2_DBG_TIM16_STOP  -------------------------
// SVD Line: 896

//  <item> SFDITEM_FIELD__DBGMCU_DBG_APB_FZ2_DBG_TIM16_STOP
//    <name> DBG_TIM16_STOP </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40015810) DBG_TIM16_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_DBG_APB_FZ2 ) </loc>
//      <o.17..17> DBG_TIM16_STOP
//    </check>
//  </item>
//  


// ----------------------  Field Item: DBGMCU_DBG_APB_FZ2_DBG_TIM17_STOP  -------------------------
// SVD Line: 900

//  <item> SFDITEM_FIELD__DBGMCU_DBG_APB_FZ2_DBG_TIM17_STOP
//    <name> DBG_TIM17_STOP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40015810) DBG_TIM17_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_DBG_APB_FZ2 ) </loc>
//      <o.18..18> DBG_TIM17_STOP
//    </check>
//  </item>
//  


// ---------------------------  Register RTree: DBGMCU_DBG_APB_FZ2  -------------------------------
// SVD Line: 888

//  <rtree> SFDITEM_REG__DBGMCU_DBG_APB_FZ2
//    <name> DBG_APB_FZ2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015810) DBG_APB_FZ2 </i>
//    <loc> ( (unsigned int)((DBGMCU_DBG_APB_FZ2 >> 0) & 0xFFFFFFFF), ((DBGMCU_DBG_APB_FZ2 = (DBGMCU_DBG_APB_FZ2 & ~(0x68000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x68000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_DBG_APB_FZ2_DBG_TIM14_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_DBG_APB_FZ2_DBG_TIM16_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_DBG_APB_FZ2_DBG_TIM17_STOP </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: DBGMCU  ------------------------------------
// SVD Line: 822

//  <view> DBGMCU
//    <name> DBGMCU </name>
//    <item> SFDITEM_REG__DBGMCU_DBG_IDCODE </item>
//    <item> SFDITEM_REG__DBGMCU_CR </item>
//    <item> SFDITEM_REG__DBGMCU_DBG_APB_FZ1 </item>
//    <item> SFDITEM_REG__DBGMCU_DBG_APB_FZ2 </item>
//  </view>
//  


// -----------------------------  Register Item Address: DMA_ISR  ---------------------------------
// SVD Line: 928

unsigned int DMA_ISR __AT (0x40020000);



// --------------------------------  Field Item: DMA_ISR_TCIF1  -----------------------------------
// SVD Line: 933

//  <item> SFDITEM_FIELD__DMA_ISR_TCIF1
//    <name> TCIF1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40020000) Transfer Complete Flag for Channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.0..0> TCIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_BTCIF1  -----------------------------------
// SVD Line: 939

//  <item> SFDITEM_FIELD__DMA_ISR_BTCIF1
//    <name> BTCIF1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40020000) Block Transfer Complete Flag for Channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.1..1> BTCIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_HBTIF1  -----------------------------------
// SVD Line: 945

//  <item> SFDITEM_FIELD__DMA_ISR_HBTIF1
//    <name> HBTIF1 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40020000) Half Block Transfer Complete Flag for Channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.2..2> HBTIF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_TEIF1  -----------------------------------
// SVD Line: 951

//  <item> SFDITEM_FIELD__DMA_ISR_TEIF1
//    <name> TEIF1 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40020000) Transfer Error Flag for Channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.3..3> TEIF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_TCIF2  -----------------------------------
// SVD Line: 957

//  <item> SFDITEM_FIELD__DMA_ISR_TCIF2
//    <name> TCIF2 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40020000) Transfer Complete Flag for Channel 2 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.4..4> TCIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_BTCIF2  -----------------------------------
// SVD Line: 963

//  <item> SFDITEM_FIELD__DMA_ISR_BTCIF2
//    <name> BTCIF2 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40020000) Block Transfer Complete Flag for Channel 2 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.5..5> BTCIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_HBTIF2  -----------------------------------
// SVD Line: 969

//  <item> SFDITEM_FIELD__DMA_ISR_HBTIF2
//    <name> HBTIF2 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40020000) Half Block Transfer Complete Flag for Channel 2 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.6..6> HBTIF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_TEIF2  -----------------------------------
// SVD Line: 975

//  <item> SFDITEM_FIELD__DMA_ISR_TEIF2
//    <name> TEIF2 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40020000) Transfer Error Flag for Channel 2 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.7..7> TEIF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_TCIF3  -----------------------------------
// SVD Line: 981

//  <item> SFDITEM_FIELD__DMA_ISR_TCIF3
//    <name> TCIF3 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40020000) Transfer Complete Flag for Channel 3 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.8..8> TCIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_BTCIF3  -----------------------------------
// SVD Line: 987

//  <item> SFDITEM_FIELD__DMA_ISR_BTCIF3
//    <name> BTCIF3 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40020000) Block Transfer Complete Flag for Channel 3 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.9..9> BTCIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_HBTIF3  -----------------------------------
// SVD Line: 993

//  <item> SFDITEM_FIELD__DMA_ISR_HBTIF3
//    <name> HBTIF3 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40020000) Half Block Transfer Complete Flag for Channel 3 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.10..10> HBTIF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_TEIF3  -----------------------------------
// SVD Line: 999

//  <item> SFDITEM_FIELD__DMA_ISR_TEIF3
//    <name> TEIF3 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40020000) Transfer Error Flag for Channel 3 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.11..11> TEIF3
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: DMA_ISR  ------------------------------------
// SVD Line: 928

//  <rtree> SFDITEM_REG__DMA_ISR
//    <name> ISR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020000) DMA interrupt status register(DMA_ISR) </i>
//    <loc> ( (unsigned int)((DMA_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA_ISR_TCIF1 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_BTCIF1 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_HBTIF1 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TEIF1 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TCIF2 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_BTCIF2 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_HBTIF2 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TEIF2 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TCIF3 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_BTCIF3 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_HBTIF3 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TEIF3 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_IFCR  --------------------------------
// SVD Line: 1007

unsigned int DMA_IFCR __AT (0x40020004);



// -------------------------------  Field Item: DMA_IFCR_CTCIF1  ----------------------------------
// SVD Line: 1012

//  <item> SFDITEM_FIELD__DMA_IFCR_CTCIF1
//    <name> CTCIF1 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020004) Transfer Complete Flag Clear for Channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.0..0> CTCIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CBTCIF1  ----------------------------------
// SVD Line: 1017

//  <item> SFDITEM_FIELD__DMA_IFCR_CBTCIF1
//    <name> CBTCIF1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020004) Block Transfer Complete Flag Clear for Channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.1..1> CBTCIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CHBTIF1  ----------------------------------
// SVD Line: 1022

//  <item> SFDITEM_FIELD__DMA_IFCR_CHBTIF1
//    <name> CHBTIF1 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020004) Half Block Transfer Complete Flag Clear for Channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.2..2> CHBTIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CTEIF1  ----------------------------------
// SVD Line: 1027

//  <item> SFDITEM_FIELD__DMA_IFCR_CTEIF1
//    <name> CTEIF1 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020004) Transfer Error Flag Clear for Channel 1 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.3..3> CTEIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CTCIF2  ----------------------------------
// SVD Line: 1032

//  <item> SFDITEM_FIELD__DMA_IFCR_CTCIF2
//    <name> CTCIF2 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020004) Transfer Complete Flag Clear for Channel 2 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.4..4> CTCIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CBTCIF2  ----------------------------------
// SVD Line: 1037

//  <item> SFDITEM_FIELD__DMA_IFCR_CBTCIF2
//    <name> CBTCIF2 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020004) Block Transfer Complete Flag Clear for Channel 2 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.5..5> CBTCIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CHBTIF2  ----------------------------------
// SVD Line: 1042

//  <item> SFDITEM_FIELD__DMA_IFCR_CHBTIF2
//    <name> CHBTIF2 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020004) Half Block Transfer Complete Flag Clear for Channel 2 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.6..6> CHBTIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CTEIF2  ----------------------------------
// SVD Line: 1047

//  <item> SFDITEM_FIELD__DMA_IFCR_CTEIF2
//    <name> CTEIF2 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020004) Transfer Error Flag Clear for Channel 2 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.7..7> CTEIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CTCIF3  ----------------------------------
// SVD Line: 1052

//  <item> SFDITEM_FIELD__DMA_IFCR_CTCIF3
//    <name> CTCIF3 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020004) Transfer Complete Flag Clear for Channel 3 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.8..8> CTCIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CBTCIF3  ----------------------------------
// SVD Line: 1057

//  <item> SFDITEM_FIELD__DMA_IFCR_CBTCIF3
//    <name> CBTCIF3 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020004) Block Transfer Complete Flag Clear for Channel 3 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.9..9> CBTCIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CHBTIF3  ----------------------------------
// SVD Line: 1062

//  <item> SFDITEM_FIELD__DMA_IFCR_CHBTIF3
//    <name> CHBTIF3 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40020004) Half Block Transfer Complete Flag Clear for Channel 3 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.10..10> CHBTIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CTEIF3  ----------------------------------
// SVD Line: 1067

//  <item> SFDITEM_FIELD__DMA_IFCR_CTEIF3
//    <name> CTEIF3 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40020004) Transfer Error Flag Clear for Channel 3 </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.11..11> CTEIF3
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_IFCR  ------------------------------------
// SVD Line: 1007

//  <rtree> SFDITEM_REG__DMA_IFCR
//    <name> IFCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020004) DMA interrupt flag clear register(DMA_IFCR) </i>
//    <loc> ( (unsigned int)((DMA_IFCR >> 0) & 0xFFFFFFFF), ((DMA_IFCR = (DMA_IFCR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTCIF1 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CBTCIF1 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CHBTIF1 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTEIF1 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTCIF2 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CBTCIF2 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CHBTIF2 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTEIF2 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTCIF3 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CBTCIF3 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CHBTIF3 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTEIF3 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_CCR1  --------------------------------
// SVD Line: 1074

unsigned int DMA_CCR1 __AT (0x40020008);



// ---------------------------------  Field Item: DMA_CCR1_EN  ------------------------------------
// SVD Line: 1079

//  <item> SFDITEM_FIELD__DMA_CCR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020008) Channel Enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_TCIE  -----------------------------------
// SVD Line: 1084

//  <item> SFDITEM_FIELD__DMA_CCR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020008) Transfer Complete Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR1_BTCIE  -----------------------------------
// SVD Line: 1089

//  <item> SFDITEM_FIELD__DMA_CCR1_BTCIE
//    <name> BTCIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020008) Block Transfer Complete Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.2..2> BTCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR1_HBTIE  -----------------------------------
// SVD Line: 1094

//  <item> SFDITEM_FIELD__DMA_CCR1_HBTIE
//    <name> HBTIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020008) Half Block Transfer Complete Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.3..3> HBTIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_TEIE  -----------------------------------
// SVD Line: 1099

//  <item> SFDITEM_FIELD__DMA_CCR1_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020008) Transfer Error Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.4..4> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_DIR  ------------------------------------
// SVD Line: 1104

//  <item> SFDITEM_FIELD__DMA_CCR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020008) Data Transfer Direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.5..5> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_CIRC  -----------------------------------
// SVD Line: 1109

//  <item> SFDITEM_FIELD__DMA_CCR1_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020008) Circular Mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.6..6> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR1_TRANST  ----------------------------------
// SVD Line: 1114

//  <item> SFDITEM_FIELD__DMA_CCR1_TRANST
//    <name> TRANST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020008) Transfer Type </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.7..7> TRANST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_PINC  -----------------------------------
// SVD Line: 1119

//  <item> SFDITEM_FIELD__DMA_CCR1_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020008) Peripheral Increment Mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR1 >> 8) & 0x3), ((DMA_CCR1 = (DMA_CCR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_MINC  -----------------------------------
// SVD Line: 1124

//  <item> SFDITEM_FIELD__DMA_CCR1_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020008) Memory Increment Mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR1 >> 10) & 0x3), ((DMA_CCR1 = (DMA_CCR1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR1_PSIZE  -----------------------------------
// SVD Line: 1129

//  <item> SFDITEM_FIELD__DMA_CCR1_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020008) Peripheral Size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR1 >> 12) & 0x3), ((DMA_CCR1 = (DMA_CCR1 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR1_MSIZE  -----------------------------------
// SVD Line: 1134

//  <item> SFDITEM_FIELD__DMA_CCR1_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40020008) Memory Size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR1 >> 14) & 0x3), ((DMA_CCR1 = (DMA_CCR1 & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: DMA_CCR1_PL  ------------------------------------
// SVD Line: 1139

//  <item> SFDITEM_FIELD__DMA_CCR1_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40020008) Priority Level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR1 >> 16) & 0x7), ((DMA_CCR1 = (DMA_CCR1 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA_CCR1_MEM2MEM  ----------------------------------
// SVD Line: 1144

//  <item> SFDITEM_FIELD__DMA_CCR1_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40020008) Memory-to-memory Mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.19..19> MEM2MEM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR1_PNORLD  ----------------------------------
// SVD Line: 1149

//  <item> SFDITEM_FIELD__DMA_CCR1_PNORLD
//    <name> PNORLD </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40020008) Peripheral No Reload </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.20..20> PNORLD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR1_MNORLD  ----------------------------------
// SVD Line: 1154

//  <item> SFDITEM_FIELD__DMA_CCR1_MNORLD
//    <name> MNORLD </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40020008) Memory No Reload </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.21..21> MNORLD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CCR1_BTCSUSP  ----------------------------------
// SVD Line: 1159

//  <item> SFDITEM_FIELD__DMA_CCR1_BTCSUSP
//    <name> BTCSUSP </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40020008) Suspend in Block Transfer Complete Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.22..22> BTCSUSP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR1_M2MARB  ----------------------------------
// SVD Line: 1164

//  <item> SFDITEM_FIELD__DMA_CCR1_M2MARB
//    <name> M2MARB </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40020008) Memory-to-memory Mode Arbitration </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.23..23> M2MARB
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CCR1  ------------------------------------
// SVD Line: 1074

//  <rtree> SFDITEM_REG__DMA_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020008) DMA channel configuration register(DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA_CCR1 >> 0) & 0xFFFFFFFF), ((DMA_CCR1 = (DMA_CCR1 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CCR1_EN </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_TCIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_BTCIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_HBTIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_TEIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_DIR </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_CIRC </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_TRANST </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_PINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_MINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_PL </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_MEM2MEM </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_PNORLD </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_MNORLD </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_BTCSUSP </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_M2MARB </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CNDTR1  -------------------------------
// SVD Line: 1171

unsigned int DMA_CNDTR1 __AT (0x4002000C);



// -------------------------------  Field Item: DMA_CNDTR1_NDT  -----------------------------------
// SVD Line: 1176

//  <item> SFDITEM_FIELD__DMA_CNDTR1_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002000C) Number of Data to Transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CNDTR1 >> 0) & 0xFFFF), ((DMA_CNDTR1 = (DMA_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CNDTR1  -----------------------------------
// SVD Line: 1171

//  <rtree> SFDITEM_REG__DMA_CNDTR1
//    <name> CNDTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002000C) DMA channel 1 number of dataregister </i>
//    <loc> ( (unsigned int)((DMA_CNDTR1 >> 0) & 0xFFFFFFFF), ((DMA_CNDTR1 = (DMA_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CNDTR1_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CPAR1  --------------------------------
// SVD Line: 1183

unsigned int DMA_CPAR1 __AT (0x40020010);



// --------------------------------  Field Item: DMA_CPAR1_PA  ------------------------------------
// SVD Line: 1188

//  <item> SFDITEM_FIELD__DMA_CPAR1_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020010) Peripheral Address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA_CPAR1 = (DMA_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CPAR1  -----------------------------------
// SVD Line: 1183

//  <rtree> SFDITEM_REG__DMA_CPAR1
//    <name> CPAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020010) DMA channel 1 peripheral addressregister </i>
//    <loc> ( (unsigned int)((DMA_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA_CPAR1 = (DMA_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CPAR1_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CMAR1  --------------------------------
// SVD Line: 1195

unsigned int DMA_CMAR1 __AT (0x40020014);



// --------------------------------  Field Item: DMA_CMAR1_MA  ------------------------------------
// SVD Line: 1200

//  <item> SFDITEM_FIELD__DMA_CMAR1_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020014) Memory Address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA_CMAR1 = (DMA_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CMAR1  -----------------------------------
// SVD Line: 1195

//  <rtree> SFDITEM_REG__DMA_CMAR1
//    <name> CMAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020014) DMA channel 1 memory addressregister </i>
//    <loc> ( (unsigned int)((DMA_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA_CMAR1 = (DMA_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CMAR1_MA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA_CCCFGR1  -------------------------------
// SVD Line: 1207

unsigned int DMA_CCCFGR1 __AT (0x40020018);



// -------------------------------  Field Item: DMA_CCCFGR1_NBT  ----------------------------------
// SVD Line: 1211

//  <item> SFDITEM_FIELD__DMA_CCCFGR1_NBT
//    <name> NBT </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40020018) Number of Block to Loop Transfer </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCCFGR1 >> 0) & 0xFF), ((DMA_CCCFGR1 = (DMA_CCCFGR1 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA_CCCFGR1_NDTL  ----------------------------------
// SVD Line: 1216

//  <item> SFDITEM_FIELD__DMA_CCCFGR1_NDTL
//    <name> NDTL </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40020018) Number of Data to Transfer Last Loop </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CCCFGR1 >> 16) & 0xFFFF), ((DMA_CCCFGR1 = (DMA_CCCFGR1 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CCCFGR1  ----------------------------------
// SVD Line: 1207

//  <rtree> SFDITEM_REG__DMA_CCCFGR1
//    <name> CCCFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020018) CCCFGR1 </i>
//    <loc> ( (unsigned int)((DMA_CCCFGR1 >> 0) & 0xFFFFFFFF), ((DMA_CCCFGR1 = (DMA_CCCFGR1 & ~(0xFFFF00FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF00FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CCCFGR1_NBT </item>
//    <item> SFDITEM_FIELD__DMA_CCCFGR1_NDTL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_CCR2  --------------------------------
// SVD Line: 1223

unsigned int DMA_CCR2 __AT (0x4002001C);



// ---------------------------------  Field Item: DMA_CCR2_EN  ------------------------------------
// SVD Line: 1228

//  <item> SFDITEM_FIELD__DMA_CCR2_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002001C) Channel Enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_TCIE  -----------------------------------
// SVD Line: 1233

//  <item> SFDITEM_FIELD__DMA_CCR2_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002001C) Transfer Complete Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR2_BTCIE  -----------------------------------
// SVD Line: 1238

//  <item> SFDITEM_FIELD__DMA_CCR2_BTCIE
//    <name> BTCIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002001C) Block Transfer Complete Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.2..2> BTCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR2_HBTIE  -----------------------------------
// SVD Line: 1243

//  <item> SFDITEM_FIELD__DMA_CCR2_HBTIE
//    <name> HBTIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002001C) Half Block Transfer Complete Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.3..3> HBTIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_TEIE  -----------------------------------
// SVD Line: 1248

//  <item> SFDITEM_FIELD__DMA_CCR2_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002001C) Transfer Error Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.4..4> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_DIR  ------------------------------------
// SVD Line: 1253

//  <item> SFDITEM_FIELD__DMA_CCR2_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002001C) Data Transfer Direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.5..5> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_CIRC  -----------------------------------
// SVD Line: 1258

//  <item> SFDITEM_FIELD__DMA_CCR2_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002001C) Circular Mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.6..6> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR2_TRANST  ----------------------------------
// SVD Line: 1263

//  <item> SFDITEM_FIELD__DMA_CCR2_TRANST
//    <name> TRANST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002001C) Transfer Type </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.7..7> TRANST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_PINC  -----------------------------------
// SVD Line: 1268

//  <item> SFDITEM_FIELD__DMA_CCR2_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002001C) Peripheral Increment Mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR2 >> 8) & 0x3), ((DMA_CCR2 = (DMA_CCR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_MINC  -----------------------------------
// SVD Line: 1273

//  <item> SFDITEM_FIELD__DMA_CCR2_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002001C) Memory Increment Mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR2 >> 10) & 0x3), ((DMA_CCR2 = (DMA_CCR2 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR2_PSIZE  -----------------------------------
// SVD Line: 1278

//  <item> SFDITEM_FIELD__DMA_CCR2_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002001C) Peripheral Size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR2 >> 12) & 0x3), ((DMA_CCR2 = (DMA_CCR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR2_MSIZE  -----------------------------------
// SVD Line: 1283

//  <item> SFDITEM_FIELD__DMA_CCR2_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x4002001C) Memory Size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR2 >> 14) & 0x3), ((DMA_CCR2 = (DMA_CCR2 & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: DMA_CCR2_PL  ------------------------------------
// SVD Line: 1288

//  <item> SFDITEM_FIELD__DMA_CCR2_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x4002001C) Priority Level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR2 >> 16) & 0x7), ((DMA_CCR2 = (DMA_CCR2 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA_CCR2_MEM2MEM  ----------------------------------
// SVD Line: 1293

//  <item> SFDITEM_FIELD__DMA_CCR2_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4002001C) Memory-to-memory Mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.19..19> MEM2MEM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR2_PNORLD  ----------------------------------
// SVD Line: 1298

//  <item> SFDITEM_FIELD__DMA_CCR2_PNORLD
//    <name> PNORLD </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4002001C) Peripheral No Reload </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.20..20> PNORLD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR2_MNORLD  ----------------------------------
// SVD Line: 1303

//  <item> SFDITEM_FIELD__DMA_CCR2_MNORLD
//    <name> MNORLD </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4002001C) Memory No Reload </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.21..21> MNORLD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CCR2_BTCSUSP  ----------------------------------
// SVD Line: 1308

//  <item> SFDITEM_FIELD__DMA_CCR2_BTCSUSP
//    <name> BTCSUSP </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4002001C) Suspend in Block Transfer Complete Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.22..22> BTCSUSP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR2_M2MARB  ----------------------------------
// SVD Line: 1313

//  <item> SFDITEM_FIELD__DMA_CCR2_M2MARB
//    <name> M2MARB </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4002001C) Memory-to-memory Mode Arbitration </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.23..23> M2MARB
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CCR2  ------------------------------------
// SVD Line: 1223

//  <rtree> SFDITEM_REG__DMA_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002001C) DMA channel configuration register(DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA_CCR2 >> 0) & 0xFFFFFFFF), ((DMA_CCR2 = (DMA_CCR2 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CCR2_EN </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_TCIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_BTCIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_HBTIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_TEIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_DIR </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_CIRC </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_TRANST </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_PINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_MINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_PL </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_MEM2MEM </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_PNORLD </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_MNORLD </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_BTCSUSP </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_M2MARB </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CNDTR2  -------------------------------
// SVD Line: 1320

unsigned int DMA_CNDTR2 __AT (0x40020020);



// -------------------------------  Field Item: DMA_CNDTR2_NDT  -----------------------------------
// SVD Line: 1325

//  <item> SFDITEM_FIELD__DMA_CNDTR2_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020020) Number of Data to Transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CNDTR2 >> 0) & 0xFFFF), ((DMA_CNDTR2 = (DMA_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CNDTR2  -----------------------------------
// SVD Line: 1320

//  <rtree> SFDITEM_REG__DMA_CNDTR2
//    <name> CNDTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020020) DMA channel 2 number of dataregister </i>
//    <loc> ( (unsigned int)((DMA_CNDTR2 >> 0) & 0xFFFFFFFF), ((DMA_CNDTR2 = (DMA_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CNDTR2_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CPAR2  --------------------------------
// SVD Line: 1332

unsigned int DMA_CPAR2 __AT (0x40020024);



// --------------------------------  Field Item: DMA_CPAR2_PA  ------------------------------------
// SVD Line: 1337

//  <item> SFDITEM_FIELD__DMA_CPAR2_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) Peripheral Address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA_CPAR2 = (DMA_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CPAR2  -----------------------------------
// SVD Line: 1332

//  <rtree> SFDITEM_REG__DMA_CPAR2
//    <name> CPAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) DMA channel 2 peripheral addressregister </i>
//    <loc> ( (unsigned int)((DMA_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA_CPAR2 = (DMA_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CPAR2_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CMAR2  --------------------------------
// SVD Line: 1344

unsigned int DMA_CMAR2 __AT (0x40020028);



// --------------------------------  Field Item: DMA_CMAR2_MA  ------------------------------------
// SVD Line: 1349

//  <item> SFDITEM_FIELD__DMA_CMAR2_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020028) Memory Address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA_CMAR2 = (DMA_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CMAR2  -----------------------------------
// SVD Line: 1344

//  <rtree> SFDITEM_REG__DMA_CMAR2
//    <name> CMAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020028) DMA channel 2 memory addressregister </i>
//    <loc> ( (unsigned int)((DMA_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA_CMAR2 = (DMA_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CMAR2_MA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA_CCCFGR2  -------------------------------
// SVD Line: 1356

unsigned int DMA_CCCFGR2 __AT (0x4002002C);



// -------------------------------  Field Item: DMA_CCCFGR2_NBT  ----------------------------------
// SVD Line: 1360

//  <item> SFDITEM_FIELD__DMA_CCCFGR2_NBT
//    <name> NBT </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x4002002C) Number of Block to Loop Transfer </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCCFGR2 >> 0) & 0xFF), ((DMA_CCCFGR2 = (DMA_CCCFGR2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA_CCCFGR2_NDTL  ----------------------------------
// SVD Line: 1365

//  <item> SFDITEM_FIELD__DMA_CCCFGR2_NDTL
//    <name> NDTL </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x4002002C) Number of Data to Transfer Last Loop </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CCCFGR2 >> 16) & 0xFFFF), ((DMA_CCCFGR2 = (DMA_CCCFGR2 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CCCFGR2  ----------------------------------
// SVD Line: 1356

//  <rtree> SFDITEM_REG__DMA_CCCFGR2
//    <name> CCCFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002002C) CCCFGR2 </i>
//    <loc> ( (unsigned int)((DMA_CCCFGR2 >> 0) & 0xFFFFFFFF), ((DMA_CCCFGR2 = (DMA_CCCFGR2 & ~(0xFFFF00FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF00FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CCCFGR2_NBT </item>
//    <item> SFDITEM_FIELD__DMA_CCCFGR2_NDTL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_CCR3  --------------------------------
// SVD Line: 1372

unsigned int DMA_CCR3 __AT (0x40020030);



// ---------------------------------  Field Item: DMA_CCR3_EN  ------------------------------------
// SVD Line: 1377

//  <item> SFDITEM_FIELD__DMA_CCR3_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020030) Channel Enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_TCIE  -----------------------------------
// SVD Line: 1382

//  <item> SFDITEM_FIELD__DMA_CCR3_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020030) Transfer Complete Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR3_BTCIE  -----------------------------------
// SVD Line: 1387

//  <item> SFDITEM_FIELD__DMA_CCR3_BTCIE
//    <name> BTCIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020030) Block Transfer Complete Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.2..2> BTCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR3_HBTIE  -----------------------------------
// SVD Line: 1392

//  <item> SFDITEM_FIELD__DMA_CCR3_HBTIE
//    <name> HBTIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020030) Half Block Transfer Complete Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.3..3> HBTIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_TEIE  -----------------------------------
// SVD Line: 1397

//  <item> SFDITEM_FIELD__DMA_CCR3_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020030) Transfer Error Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.4..4> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_DIR  ------------------------------------
// SVD Line: 1402

//  <item> SFDITEM_FIELD__DMA_CCR3_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020030) Data Transfer Direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.5..5> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_CIRC  -----------------------------------
// SVD Line: 1407

//  <item> SFDITEM_FIELD__DMA_CCR3_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020030) Circular Mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.6..6> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR3_TRANST  ----------------------------------
// SVD Line: 1412

//  <item> SFDITEM_FIELD__DMA_CCR3_TRANST
//    <name> TRANST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020030) Transfer Type </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.7..7> TRANST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_PINC  -----------------------------------
// SVD Line: 1417

//  <item> SFDITEM_FIELD__DMA_CCR3_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020030) Peripheral Increment Mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR3 >> 8) & 0x3), ((DMA_CCR3 = (DMA_CCR3 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_MINC  -----------------------------------
// SVD Line: 1422

//  <item> SFDITEM_FIELD__DMA_CCR3_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020030) Memory Increment Mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR3 >> 10) & 0x3), ((DMA_CCR3 = (DMA_CCR3 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR3_PSIZE  -----------------------------------
// SVD Line: 1427

//  <item> SFDITEM_FIELD__DMA_CCR3_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020030) Peripheral Size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR3 >> 12) & 0x3), ((DMA_CCR3 = (DMA_CCR3 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR3_MSIZE  -----------------------------------
// SVD Line: 1432

//  <item> SFDITEM_FIELD__DMA_CCR3_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40020030) Memory Size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR3 >> 14) & 0x3), ((DMA_CCR3 = (DMA_CCR3 & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: DMA_CCR3_PL  ------------------------------------
// SVD Line: 1437

//  <item> SFDITEM_FIELD__DMA_CCR3_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40020030) Priority Level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR3 >> 16) & 0x7), ((DMA_CCR3 = (DMA_CCR3 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA_CCR3_MEM2MEM  ----------------------------------
// SVD Line: 1442

//  <item> SFDITEM_FIELD__DMA_CCR3_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40020030) Memory-to-memory Mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.19..19> MEM2MEM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR3_PNORLD  ----------------------------------
// SVD Line: 1447

//  <item> SFDITEM_FIELD__DMA_CCR3_PNORLD
//    <name> PNORLD </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40020030) Peripheral No Reload </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.20..20> PNORLD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR3_MNORLD  ----------------------------------
// SVD Line: 1452

//  <item> SFDITEM_FIELD__DMA_CCR3_MNORLD
//    <name> MNORLD </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40020030) Memory No Reload </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.21..21> MNORLD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_CCR3_BTCSUSP  ----------------------------------
// SVD Line: 1457

//  <item> SFDITEM_FIELD__DMA_CCR3_BTCSUSP
//    <name> BTCSUSP </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40020030) Suspend in Block Transfer Complete Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.22..22> BTCSUSP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR3_M2MARB  ----------------------------------
// SVD Line: 1462

//  <item> SFDITEM_FIELD__DMA_CCR3_M2MARB
//    <name> M2MARB </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40020030) Memory-to-memory Mode Arbitration </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.23..23> M2MARB
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CCR3  ------------------------------------
// SVD Line: 1372

//  <rtree> SFDITEM_REG__DMA_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020030) DMA channel configuration register(DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA_CCR3 >> 0) & 0xFFFFFFFF), ((DMA_CCR3 = (DMA_CCR3 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CCR3_EN </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_TCIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_BTCIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_HBTIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_TEIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_DIR </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_CIRC </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_TRANST </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_PINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_MINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_PL </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_MEM2MEM </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_PNORLD </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_MNORLD </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_BTCSUSP </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_M2MARB </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CNDTR3  -------------------------------
// SVD Line: 1469

unsigned int DMA_CNDTR3 __AT (0x40020034);



// -------------------------------  Field Item: DMA_CNDTR3_NDT  -----------------------------------
// SVD Line: 1474

//  <item> SFDITEM_FIELD__DMA_CNDTR3_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020034) Number of Data to Transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CNDTR3 >> 0) & 0xFFFF), ((DMA_CNDTR3 = (DMA_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CNDTR3  -----------------------------------
// SVD Line: 1469

//  <rtree> SFDITEM_REG__DMA_CNDTR3
//    <name> CNDTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020034) DMA channel 3 number of dataregister </i>
//    <loc> ( (unsigned int)((DMA_CNDTR3 >> 0) & 0xFFFFFFFF), ((DMA_CNDTR3 = (DMA_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CNDTR3_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CPAR3  --------------------------------
// SVD Line: 1481

unsigned int DMA_CPAR3 __AT (0x40020038);



// --------------------------------  Field Item: DMA_CPAR3_PA  ------------------------------------
// SVD Line: 1486

//  <item> SFDITEM_FIELD__DMA_CPAR3_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020038) Peripheral Address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA_CPAR3 = (DMA_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CPAR3  -----------------------------------
// SVD Line: 1481

//  <rtree> SFDITEM_REG__DMA_CPAR3
//    <name> CPAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020038) DMA channel 3 peripheral addressregister </i>
//    <loc> ( (unsigned int)((DMA_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA_CPAR3 = (DMA_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CPAR3_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CMAR3  --------------------------------
// SVD Line: 1493

unsigned int DMA_CMAR3 __AT (0x4002003C);



// --------------------------------  Field Item: DMA_CMAR3_MA  ------------------------------------
// SVD Line: 1498

//  <item> SFDITEM_FIELD__DMA_CMAR3_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002003C) Memory Address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA_CMAR3 = (DMA_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CMAR3  -----------------------------------
// SVD Line: 1493

//  <rtree> SFDITEM_REG__DMA_CMAR3
//    <name> CMAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002003C) DMA channel 3 memory addressregister </i>
//    <loc> ( (unsigned int)((DMA_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA_CMAR3 = (DMA_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CMAR3_MA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA_CCCFGR3  -------------------------------
// SVD Line: 1505

unsigned int DMA_CCCFGR3 __AT (0x40020040);



// -------------------------------  Field Item: DMA_CCCFGR3_NBT  ----------------------------------
// SVD Line: 1509

//  <item> SFDITEM_FIELD__DMA_CCCFGR3_NBT
//    <name> NBT </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40020040) Number of Block to Loop Transfer </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCCFGR3 >> 0) & 0xFF), ((DMA_CCCFGR3 = (DMA_CCCFGR3 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA_CCCFGR3_NDTL  ----------------------------------
// SVD Line: 1514

//  <item> SFDITEM_FIELD__DMA_CCCFGR3_NDTL
//    <name> NDTL </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40020040) Number of Data to Transfer Last Loop </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CCCFGR3 >> 16) & 0xFFFF), ((DMA_CCCFGR3 = (DMA_CCCFGR3 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CCCFGR3  ----------------------------------
// SVD Line: 1505

//  <rtree> SFDITEM_REG__DMA_CCCFGR3
//    <name> CCCFGR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020040) CCCFGR3 </i>
//    <loc> ( (unsigned int)((DMA_CCCFGR3 >> 0) & 0xFFFFFFFF), ((DMA_CCCFGR3 = (DMA_CCCFGR3 & ~(0xFFFF00FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF00FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CCCFGR3_NBT </item>
//    <item> SFDITEM_FIELD__DMA_CCCFGR3_NDTL </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DMA  --------------------------------------
// SVD Line: 908

//  <view> DMA
//    <name> DMA </name>
//    <item> SFDITEM_REG__DMA_ISR </item>
//    <item> SFDITEM_REG__DMA_IFCR </item>
//    <item> SFDITEM_REG__DMA_CCR1 </item>
//    <item> SFDITEM_REG__DMA_CNDTR1 </item>
//    <item> SFDITEM_REG__DMA_CPAR1 </item>
//    <item> SFDITEM_REG__DMA_CMAR1 </item>
//    <item> SFDITEM_REG__DMA_CCCFGR1 </item>
//    <item> SFDITEM_REG__DMA_CCR2 </item>
//    <item> SFDITEM_REG__DMA_CNDTR2 </item>
//    <item> SFDITEM_REG__DMA_CPAR2 </item>
//    <item> SFDITEM_REG__DMA_CMAR2 </item>
//    <item> SFDITEM_REG__DMA_CCCFGR2 </item>
//    <item> SFDITEM_REG__DMA_CCR3 </item>
//    <item> SFDITEM_REG__DMA_CNDTR3 </item>
//    <item> SFDITEM_REG__DMA_CPAR3 </item>
//    <item> SFDITEM_REG__DMA_CMAR3 </item>
//    <item> SFDITEM_REG__DMA_CCCFGR3 </item>
//  </view>
//  


// ----------------------------  Register Item Address: EXTI_RTSR  --------------------------------
// SVD Line: 1553

unsigned int EXTI_RTSR __AT (0x40021800);



// --------------------------------  Field Item: EXTI_RTSR_RT0  -----------------------------------
// SVD Line: 1558

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT0
//    <name> RT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021800) RT0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.0..0> RT0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT1  -----------------------------------
// SVD Line: 1562

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT1
//    <name> RT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021800) RT1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.1..1> RT1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT2  -----------------------------------
// SVD Line: 1566

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT2
//    <name> RT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021800) RT2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.2..2> RT2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT3  -----------------------------------
// SVD Line: 1570

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT3
//    <name> RT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021800) RT3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.3..3> RT3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT4  -----------------------------------
// SVD Line: 1574

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT4
//    <name> RT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021800) RT4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.4..4> RT4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT5  -----------------------------------
// SVD Line: 1578

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT5
//    <name> RT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021800) RT5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.5..5> RT5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT6  -----------------------------------
// SVD Line: 1582

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT6
//    <name> RT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021800) RT6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.6..6> RT6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT7  -----------------------------------
// SVD Line: 1586

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT7
//    <name> RT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021800) RT7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.7..7> RT7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT8  -----------------------------------
// SVD Line: 1590

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT8
//    <name> RT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021800) RT8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.8..8> RT8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT9  -----------------------------------
// SVD Line: 1594

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT9
//    <name> RT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021800) RT9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.9..9> RT9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT10  -----------------------------------
// SVD Line: 1598

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT10
//    <name> RT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021800) RT10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.10..10> RT10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT11  -----------------------------------
// SVD Line: 1602

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT11
//    <name> RT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021800) RT11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.11..11> RT11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT12  -----------------------------------
// SVD Line: 1606

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT12
//    <name> RT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021800) RT12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.12..12> RT12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT13  -----------------------------------
// SVD Line: 1610

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT13
//    <name> RT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021800) RT13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.13..13> RT13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT14  -----------------------------------
// SVD Line: 1614

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT14
//    <name> RT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021800) RT14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.14..14> RT14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT15  -----------------------------------
// SVD Line: 1618

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT15
//    <name> RT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021800) RT15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.15..15> RT15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT16  -----------------------------------
// SVD Line: 1622

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT16
//    <name> RT16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021800) RT16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.16..16> RT16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT17  -----------------------------------
// SVD Line: 1626

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT17
//    <name> RT17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021800) RT17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.17..17> RT17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT18  -----------------------------------
// SVD Line: 1630

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT18
//    <name> RT18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021800) RT18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.18..18> RT18
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_RTSR  -----------------------------------
// SVD Line: 1553

//  <rtree> SFDITEM_REG__EXTI_RTSR
//    <name> RTSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021800) EXTI rising trigger selectionregister </i>
//    <loc> ( (unsigned int)((EXTI_RTSR >> 0) & 0xFFFFFFFF), ((EXTI_RTSR = (EXTI_RTSR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT0 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT1 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT2 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT3 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT4 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT5 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT6 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT7 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT8 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT9 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT10 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT11 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT12 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT13 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT14 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT15 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT16 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT17 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT18 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_FTSR  --------------------------------
// SVD Line: 1636

unsigned int EXTI_FTSR __AT (0x40021804);



// --------------------------------  Field Item: EXTI_FTSR_FT0  -----------------------------------
// SVD Line: 1641

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT0
//    <name> FT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021804) FT0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.0..0> FT0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT1  -----------------------------------
// SVD Line: 1645

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT1
//    <name> FT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021804) FT1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.1..1> FT1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT2  -----------------------------------
// SVD Line: 1649

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT2
//    <name> FT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021804) FT2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.2..2> FT2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT3  -----------------------------------
// SVD Line: 1653

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT3
//    <name> FT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021804) FT3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.3..3> FT3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT4  -----------------------------------
// SVD Line: 1657

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT4
//    <name> FT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021804) FT4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.4..4> FT4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT5  -----------------------------------
// SVD Line: 1661

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT5
//    <name> FT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021804) FT5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.5..5> FT5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT6  -----------------------------------
// SVD Line: 1665

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT6
//    <name> FT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021804) FT6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.6..6> FT6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT7  -----------------------------------
// SVD Line: 1669

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT7
//    <name> FT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021804) FT7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.7..7> FT7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT8  -----------------------------------
// SVD Line: 1673

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT8
//    <name> FT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021804) FT8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.8..8> FT8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT9  -----------------------------------
// SVD Line: 1677

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT9
//    <name> FT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021804) FT9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.9..9> FT9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT10  -----------------------------------
// SVD Line: 1681

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT10
//    <name> FT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021804) FT10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.10..10> FT10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT11  -----------------------------------
// SVD Line: 1685

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT11
//    <name> FT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021804) FT11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.11..11> FT11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT12  -----------------------------------
// SVD Line: 1689

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT12
//    <name> FT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021804) FT12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.12..12> FT12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT13  -----------------------------------
// SVD Line: 1693

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT13
//    <name> FT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021804) FT13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.13..13> FT13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT14  -----------------------------------
// SVD Line: 1697

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT14
//    <name> FT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021804) FT14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.14..14> FT14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT15  -----------------------------------
// SVD Line: 1701

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT15
//    <name> FT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021804) FT15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.15..15> FT15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT16  -----------------------------------
// SVD Line: 1705

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT16
//    <name> FT16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021804) FT16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.16..16> FT16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT17  -----------------------------------
// SVD Line: 1709

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT17
//    <name> FT17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021804) FT17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.17..17> FT17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT18  -----------------------------------
// SVD Line: 1713

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT18
//    <name> FT18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021804) FT18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.18..18> FT18
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_FTSR  -----------------------------------
// SVD Line: 1636

//  <rtree> SFDITEM_REG__EXTI_FTSR
//    <name> FTSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021804) EXTI falling trigger selectionregister </i>
//    <loc> ( (unsigned int)((EXTI_FTSR >> 0) & 0xFFFFFFFF), ((EXTI_FTSR = (EXTI_FTSR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT0 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT1 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT2 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT3 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT4 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT5 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT6 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT7 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT8 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT9 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT10 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT11 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT12 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT13 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT14 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT15 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT16 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT17 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT18 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_SWIER  -------------------------------
// SVD Line: 1719

unsigned int EXTI_SWIER __AT (0x40021808);



// ------------------------------  Field Item: EXTI_SWIER_SWIE0  ----------------------------------
// SVD Line: 1724

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE0
//    <name> SWIE0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021808) SWIE0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.0..0> SWIE0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIE1  ----------------------------------
// SVD Line: 1728

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE1
//    <name> SWIE1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021808) SWIE1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.1..1> SWIE1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIE2  ----------------------------------
// SVD Line: 1732

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE2
//    <name> SWIE2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021808) SWIE2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.2..2> SWIE2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIE3  ----------------------------------
// SVD Line: 1736

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE3
//    <name> SWIE3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021808) SWIE3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.3..3> SWIE3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIE4  ----------------------------------
// SVD Line: 1740

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE4
//    <name> SWIE4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021808) SWIE4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.4..4> SWIE4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIE5  ----------------------------------
// SVD Line: 1744

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE5
//    <name> SWIE5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021808) SWIE5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.5..5> SWIE5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIE6  ----------------------------------
// SVD Line: 1748

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE6
//    <name> SWIE6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021808) SWIE6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.6..6> SWIE6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIE7  ----------------------------------
// SVD Line: 1752

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE7
//    <name> SWIE7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021808) SWIE7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.7..7> SWIE7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIE8  ----------------------------------
// SVD Line: 1756

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE8
//    <name> SWIE8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021808) SWIE8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.8..8> SWIE8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIE9  ----------------------------------
// SVD Line: 1760

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE9
//    <name> SWIE9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021808) SWIE9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.9..9> SWIE9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIE10  ---------------------------------
// SVD Line: 1764

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE10
//    <name> SWIE10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021808) SWIE10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.10..10> SWIE10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIE11  ---------------------------------
// SVD Line: 1768

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE11
//    <name> SWIE11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021808) SWIE11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.11..11> SWIE11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIE12  ---------------------------------
// SVD Line: 1772

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE12
//    <name> SWIE12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021808) SWIE12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.12..12> SWIE12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIE13  ---------------------------------
// SVD Line: 1776

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE13
//    <name> SWIE13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021808) SWIE13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.13..13> SWIE13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIE14  ---------------------------------
// SVD Line: 1780

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE14
//    <name> SWIE14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021808) SWIE14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.14..14> SWIE14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIE15  ---------------------------------
// SVD Line: 1784

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE15
//    <name> SWIE15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021808) SWIE15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.15..15> SWIE15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIE16  ---------------------------------
// SVD Line: 1788

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE16
//    <name> SWIE16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021808) SWIE16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.16..16> SWIE16
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIE17  ---------------------------------
// SVD Line: 1792

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE17
//    <name> SWIE17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021808) SWIE17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.17..17> SWIE17
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIE18  ---------------------------------
// SVD Line: 1796

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIE18
//    <name> SWIE18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021808) SWIE18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.18..18> SWIE18
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_SWIER  -----------------------------------
// SVD Line: 1719

//  <rtree> SFDITEM_REG__EXTI_SWIER
//    <name> SWIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021808) EXTI software interrupt eventregister </i>
//    <loc> ( (unsigned int)((EXTI_SWIER >> 0) & 0xFFFFFFFF), ((EXTI_SWIER = (EXTI_SWIER & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE0 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE1 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE2 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE3 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE4 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE5 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE6 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE7 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE8 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE9 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE10 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE11 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE12 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE13 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE14 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE15 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE16 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE17 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIE18 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_PR  ---------------------------------
// SVD Line: 1802

unsigned int EXTI_PR __AT (0x4002180C);



// ---------------------------------  Field Item: EXTI_PR_PR0  ------------------------------------
// SVD Line: 1807

//  <item> SFDITEM_FIELD__EXTI_PR_PR0
//    <name> PR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002180C) PR0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.0..0> PR0
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR1  ------------------------------------
// SVD Line: 1811

//  <item> SFDITEM_FIELD__EXTI_PR_PR1
//    <name> PR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002180C) PR1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.1..1> PR1
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR2  ------------------------------------
// SVD Line: 1815

//  <item> SFDITEM_FIELD__EXTI_PR_PR2
//    <name> PR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002180C) PR2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.2..2> PR2
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR3  ------------------------------------
// SVD Line: 1819

//  <item> SFDITEM_FIELD__EXTI_PR_PR3
//    <name> PR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002180C) PR3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.3..3> PR3
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR4  ------------------------------------
// SVD Line: 1823

//  <item> SFDITEM_FIELD__EXTI_PR_PR4
//    <name> PR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002180C) PR4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.4..4> PR4
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR5  ------------------------------------
// SVD Line: 1827

//  <item> SFDITEM_FIELD__EXTI_PR_PR5
//    <name> PR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002180C) PR5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.5..5> PR5
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR6  ------------------------------------
// SVD Line: 1831

//  <item> SFDITEM_FIELD__EXTI_PR_PR6
//    <name> PR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002180C) PR6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.6..6> PR6
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR7  ------------------------------------
// SVD Line: 1835

//  <item> SFDITEM_FIELD__EXTI_PR_PR7
//    <name> PR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002180C) PR7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.7..7> PR7
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR8  ------------------------------------
// SVD Line: 1839

//  <item> SFDITEM_FIELD__EXTI_PR_PR8
//    <name> PR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002180C) PR8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.8..8> PR8
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR9  ------------------------------------
// SVD Line: 1843

//  <item> SFDITEM_FIELD__EXTI_PR_PR9
//    <name> PR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002180C) PR9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.9..9> PR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR10  ------------------------------------
// SVD Line: 1847

//  <item> SFDITEM_FIELD__EXTI_PR_PR10
//    <name> PR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002180C) PR10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.10..10> PR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR11  ------------------------------------
// SVD Line: 1851

//  <item> SFDITEM_FIELD__EXTI_PR_PR11
//    <name> PR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002180C) PR11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.11..11> PR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR12  ------------------------------------
// SVD Line: 1855

//  <item> SFDITEM_FIELD__EXTI_PR_PR12
//    <name> PR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4002180C) PR12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.12..12> PR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR13  ------------------------------------
// SVD Line: 1859

//  <item> SFDITEM_FIELD__EXTI_PR_PR13
//    <name> PR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4002180C) PR13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.13..13> PR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR14  ------------------------------------
// SVD Line: 1863

//  <item> SFDITEM_FIELD__EXTI_PR_PR14
//    <name> PR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002180C) PR14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.14..14> PR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR15  ------------------------------------
// SVD Line: 1867

//  <item> SFDITEM_FIELD__EXTI_PR_PR15
//    <name> PR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4002180C) PR15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.15..15> PR15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR16  ------------------------------------
// SVD Line: 1871

//  <item> SFDITEM_FIELD__EXTI_PR_PR16
//    <name> PR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4002180C) PR16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.16..16> PR16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR17  ------------------------------------
// SVD Line: 1875

//  <item> SFDITEM_FIELD__EXTI_PR_PR17
//    <name> PR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4002180C) PR17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.17..17> PR17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR18  ------------------------------------
// SVD Line: 1879

//  <item> SFDITEM_FIELD__EXTI_PR_PR18
//    <name> PR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4002180C) PR18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.18..18> PR18
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: EXTI_PR  ------------------------------------
// SVD Line: 1802

//  <rtree> SFDITEM_REG__EXTI_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002180C) EXTI pendingregister </i>
//    <loc> ( (unsigned int)((EXTI_PR >> 0) & 0xFFFFFFFF), ((EXTI_PR = (EXTI_PR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_PR_PR0 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR1 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR2 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR3 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR4 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR5 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR6 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR7 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR8 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR9 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR10 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR11 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR12 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR13 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR14 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR15 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR16 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR17 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR18 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTI_IOSEL1  -------------------------------
// SVD Line: 1885

unsigned int EXTI_IOSEL1 __AT (0x40021810);



// ----------------------------  Field Item: EXTI_IOSEL1_EXTI0SEL  --------------------------------
// SVD Line: 1889

//  <item> SFDITEM_FIELD__EXTI_IOSEL1_EXTI0SEL
//    <name> EXTI0SEL </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40021810) EXTI0SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_IOSEL1 >> 0) & 0x3), ((EXTI_IOSEL1 = (EXTI_IOSEL1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: EXTI_IOSEL1_EXTI1SEL  --------------------------------
// SVD Line: 1893

//  <item> SFDITEM_FIELD__EXTI_IOSEL1_EXTI1SEL
//    <name> EXTI1SEL </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40021810) EXTI1SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_IOSEL1 >> 4) & 0x3), ((EXTI_IOSEL1 = (EXTI_IOSEL1 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: EXTI_IOSEL1_EXTI2SEL  --------------------------------
// SVD Line: 1897

//  <item> SFDITEM_FIELD__EXTI_IOSEL1_EXTI2SEL
//    <name> EXTI2SEL </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40021810) EXTI2SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_IOSEL1 >> 8) & 0x3), ((EXTI_IOSEL1 = (EXTI_IOSEL1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: EXTI_IOSEL1_EXTI3SEL  --------------------------------
// SVD Line: 1901

//  <item> SFDITEM_FIELD__EXTI_IOSEL1_EXTI3SEL
//    <name> EXTI3SEL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40021810) EXTI3SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_IOSEL1 >> 12) & 0x3), ((EXTI_IOSEL1 = (EXTI_IOSEL1 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: EXTI_IOSEL1_EXTI4SEL  --------------------------------
// SVD Line: 1905

//  <item> SFDITEM_FIELD__EXTI_IOSEL1_EXTI4SEL
//    <name> EXTI4SEL </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40021810) EXTI4SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_IOSEL1 >> 16) & 0x3), ((EXTI_IOSEL1 = (EXTI_IOSEL1 & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: EXTI_IOSEL1_EXTI5SEL  --------------------------------
// SVD Line: 1909

//  <item> SFDITEM_FIELD__EXTI_IOSEL1_EXTI5SEL
//    <name> EXTI5SEL </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40021810) EXTI5SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_IOSEL1 >> 20) & 0x3), ((EXTI_IOSEL1 = (EXTI_IOSEL1 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: EXTI_IOSEL1_EXTI6SEL  --------------------------------
// SVD Line: 1913

//  <item> SFDITEM_FIELD__EXTI_IOSEL1_EXTI6SEL
//    <name> EXTI6SEL </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40021810) EXTI6SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_IOSEL1 >> 24) & 0x3), ((EXTI_IOSEL1 = (EXTI_IOSEL1 & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: EXTI_IOSEL1_EXTI7SEL  --------------------------------
// SVD Line: 1917

//  <item> SFDITEM_FIELD__EXTI_IOSEL1_EXTI7SEL
//    <name> EXTI7SEL </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40021810) EXTI7SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_IOSEL1 >> 28) & 0x3), ((EXTI_IOSEL1 = (EXTI_IOSEL1 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_IOSEL1  ----------------------------------
// SVD Line: 1885

//  <rtree> SFDITEM_REG__EXTI_IOSEL1
//    <name> IOSEL1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021810) IOSEL1 </i>
//    <loc> ( (unsigned int)((EXTI_IOSEL1 >> 0) & 0xFFFFFFFF), ((EXTI_IOSEL1 = (EXTI_IOSEL1 & ~(0x33333333UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x33333333) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_IOSEL1_EXTI0SEL </item>
//    <item> SFDITEM_FIELD__EXTI_IOSEL1_EXTI1SEL </item>
//    <item> SFDITEM_FIELD__EXTI_IOSEL1_EXTI2SEL </item>
//    <item> SFDITEM_FIELD__EXTI_IOSEL1_EXTI3SEL </item>
//    <item> SFDITEM_FIELD__EXTI_IOSEL1_EXTI4SEL </item>
//    <item> SFDITEM_FIELD__EXTI_IOSEL1_EXTI5SEL </item>
//    <item> SFDITEM_FIELD__EXTI_IOSEL1_EXTI6SEL </item>
//    <item> SFDITEM_FIELD__EXTI_IOSEL1_EXTI7SEL </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTI_IOSEL2  -------------------------------
// SVD Line: 1923

unsigned int EXTI_IOSEL2 __AT (0x40021814);



// ----------------------------  Field Item: EXTI_IOSEL2_EXTI8SEL  --------------------------------
// SVD Line: 1927

//  <item> SFDITEM_FIELD__EXTI_IOSEL2_EXTI8SEL
//    <name> EXTI8SEL </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40021814) EXTI8SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_IOSEL2 >> 0) & 0x3), ((EXTI_IOSEL2 = (EXTI_IOSEL2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: EXTI_IOSEL2_EXTI9SEL  --------------------------------
// SVD Line: 1931

//  <item> SFDITEM_FIELD__EXTI_IOSEL2_EXTI9SEL
//    <name> EXTI9SEL </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40021814) EXTI9SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_IOSEL2 >> 4) & 0x3), ((EXTI_IOSEL2 = (EXTI_IOSEL2 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: EXTI_IOSEL2_EXTI10SEL  -------------------------------
// SVD Line: 1935

//  <item> SFDITEM_FIELD__EXTI_IOSEL2_EXTI10SEL
//    <name> EXTI10SEL </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40021814) EXTI10SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_IOSEL2 >> 8) & 0x3), ((EXTI_IOSEL2 = (EXTI_IOSEL2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: EXTI_IOSEL2_EXTI11SEL  -------------------------------
// SVD Line: 1939

//  <item> SFDITEM_FIELD__EXTI_IOSEL2_EXTI11SEL
//    <name> EXTI11SEL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40021814) EXTI11SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_IOSEL2 >> 12) & 0x3), ((EXTI_IOSEL2 = (EXTI_IOSEL2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: EXTI_IOSEL2_EXTI12SEL  -------------------------------
// SVD Line: 1943

//  <item> SFDITEM_FIELD__EXTI_IOSEL2_EXTI12SEL
//    <name> EXTI12SEL </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40021814) EXTI12SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_IOSEL2 >> 16) & 0x3), ((EXTI_IOSEL2 = (EXTI_IOSEL2 & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: EXTI_IOSEL2_EXTI13SEL  -------------------------------
// SVD Line: 1947

//  <item> SFDITEM_FIELD__EXTI_IOSEL2_EXTI13SEL
//    <name> EXTI13SEL </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40021814) EXTI13SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_IOSEL2 >> 20) & 0x3), ((EXTI_IOSEL2 = (EXTI_IOSEL2 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: EXTI_IOSEL2_EXTI14SEL  -------------------------------
// SVD Line: 1951

//  <item> SFDITEM_FIELD__EXTI_IOSEL2_EXTI14SEL
//    <name> EXTI14SEL </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40021814) EXTI14SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_IOSEL2 >> 24) & 0x3), ((EXTI_IOSEL2 = (EXTI_IOSEL2 & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: EXTI_IOSEL2_EXTI15SEL  -------------------------------
// SVD Line: 1955

//  <item> SFDITEM_FIELD__EXTI_IOSEL2_EXTI15SEL
//    <name> EXTI15SEL </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40021814) EXTI15SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_IOSEL2 >> 28) & 0x3), ((EXTI_IOSEL2 = (EXTI_IOSEL2 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_IOSEL2  ----------------------------------
// SVD Line: 1923

//  <rtree> SFDITEM_REG__EXTI_IOSEL2
//    <name> IOSEL2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021814) IOSEL2 </i>
//    <loc> ( (unsigned int)((EXTI_IOSEL2 >> 0) & 0xFFFFFFFF), ((EXTI_IOSEL2 = (EXTI_IOSEL2 & ~(0x33333333UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x33333333) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_IOSEL2_EXTI8SEL </item>
//    <item> SFDITEM_FIELD__EXTI_IOSEL2_EXTI9SEL </item>
//    <item> SFDITEM_FIELD__EXTI_IOSEL2_EXTI10SEL </item>
//    <item> SFDITEM_FIELD__EXTI_IOSEL2_EXTI11SEL </item>
//    <item> SFDITEM_FIELD__EXTI_IOSEL2_EXTI12SEL </item>
//    <item> SFDITEM_FIELD__EXTI_IOSEL2_EXTI13SEL </item>
//    <item> SFDITEM_FIELD__EXTI_IOSEL2_EXTI14SEL </item>
//    <item> SFDITEM_FIELD__EXTI_IOSEL2_EXTI15SEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_IMR  --------------------------------
// SVD Line: 1961

unsigned int EXTI_IMR __AT (0x40021818);



// --------------------------------  Field Item: EXTI_IMR_IM0  ------------------------------------
// SVD Line: 1966

//  <item> SFDITEM_FIELD__EXTI_IMR_IM0
//    <name> IM0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021818) IM0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.0..0> IM0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM1  ------------------------------------
// SVD Line: 1970

//  <item> SFDITEM_FIELD__EXTI_IMR_IM1
//    <name> IM1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021818) IM1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.1..1> IM1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM2  ------------------------------------
// SVD Line: 1974

//  <item> SFDITEM_FIELD__EXTI_IMR_IM2
//    <name> IM2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021818) IM2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.2..2> IM2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM3  ------------------------------------
// SVD Line: 1978

//  <item> SFDITEM_FIELD__EXTI_IMR_IM3
//    <name> IM3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021818) IM3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.3..3> IM3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM4  ------------------------------------
// SVD Line: 1982

//  <item> SFDITEM_FIELD__EXTI_IMR_IM4
//    <name> IM4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021818) IM4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.4..4> IM4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM5  ------------------------------------
// SVD Line: 1986

//  <item> SFDITEM_FIELD__EXTI_IMR_IM5
//    <name> IM5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021818) IM5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.5..5> IM5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM6  ------------------------------------
// SVD Line: 1990

//  <item> SFDITEM_FIELD__EXTI_IMR_IM6
//    <name> IM6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021818) IM6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.6..6> IM6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM7  ------------------------------------
// SVD Line: 1994

//  <item> SFDITEM_FIELD__EXTI_IMR_IM7
//    <name> IM7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021818) IM7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.7..7> IM7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM8  ------------------------------------
// SVD Line: 1998

//  <item> SFDITEM_FIELD__EXTI_IMR_IM8
//    <name> IM8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021818) IM8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.8..8> IM8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM9  ------------------------------------
// SVD Line: 2002

//  <item> SFDITEM_FIELD__EXTI_IMR_IM9
//    <name> IM9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021818) IM9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.9..9> IM9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM10  -----------------------------------
// SVD Line: 2006

//  <item> SFDITEM_FIELD__EXTI_IMR_IM10
//    <name> IM10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021818) IM10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.10..10> IM10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM11  -----------------------------------
// SVD Line: 2010

//  <item> SFDITEM_FIELD__EXTI_IMR_IM11
//    <name> IM11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021818) IM11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.11..11> IM11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM12  -----------------------------------
// SVD Line: 2014

//  <item> SFDITEM_FIELD__EXTI_IMR_IM12
//    <name> IM12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021818) IM12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.12..12> IM12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM13  -----------------------------------
// SVD Line: 2018

//  <item> SFDITEM_FIELD__EXTI_IMR_IM13
//    <name> IM13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021818) IM13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.13..13> IM13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM14  -----------------------------------
// SVD Line: 2022

//  <item> SFDITEM_FIELD__EXTI_IMR_IM14
//    <name> IM14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021818) IM14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.14..14> IM14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM15  -----------------------------------
// SVD Line: 2026

//  <item> SFDITEM_FIELD__EXTI_IMR_IM15
//    <name> IM15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021818) IM15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.15..15> IM15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM16  -----------------------------------
// SVD Line: 2030

//  <item> SFDITEM_FIELD__EXTI_IMR_IM16
//    <name> IM16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021818) IM16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.16..16> IM16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM17  -----------------------------------
// SVD Line: 2034

//  <item> SFDITEM_FIELD__EXTI_IMR_IM17
//    <name> IM17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021818) IM17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.17..17> IM17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM18  -----------------------------------
// SVD Line: 2038

//  <item> SFDITEM_FIELD__EXTI_IMR_IM18
//    <name> IM18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021818) IM18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.18..18> IM18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM20  -----------------------------------
// SVD Line: 2042

//  <item> SFDITEM_FIELD__EXTI_IMR_IM20
//    <name> IM20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021818) IM20 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.20..20> IM20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM22  -----------------------------------
// SVD Line: 2046

//  <item> SFDITEM_FIELD__EXTI_IMR_IM22
//    <name> IM22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021818) IM22 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.22..22> IM22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM24  -----------------------------------
// SVD Line: 2050

//  <item> SFDITEM_FIELD__EXTI_IMR_IM24
//    <name> IM24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40021818) IM24 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.24..24> IM24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM25  -----------------------------------
// SVD Line: 2054

//  <item> SFDITEM_FIELD__EXTI_IMR_IM25
//    <name> IM25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40021818) IM25 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.25..25> IM25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM27  -----------------------------------
// SVD Line: 2058

//  <item> SFDITEM_FIELD__EXTI_IMR_IM27
//    <name> IM27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40021818) IM27 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.27..27> IM27
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_IMR  ------------------------------------
// SVD Line: 1961

//  <rtree> SFDITEM_REG__EXTI_IMR
//    <name> IMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021818) EXTI CPU wakeup with interrupt maskregister </i>
//    <loc> ( (unsigned int)((EXTI_IMR >> 0) & 0xFFFFFFFF), ((EXTI_IMR = (EXTI_IMR & ~(0xB57FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB57FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM0 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM1 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM2 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM3 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM4 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM5 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM6 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM7 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM8 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM9 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM10 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM11 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM12 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM13 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM14 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM15 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM16 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM17 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM18 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM20 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM22 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM24 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM25 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM27 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_EMR  --------------------------------
// SVD Line: 2064

unsigned int EXTI_EMR __AT (0x4002181C);



// --------------------------------  Field Item: EXTI_EMR_EM0  ------------------------------------
// SVD Line: 2069

//  <item> SFDITEM_FIELD__EXTI_EMR_EM0
//    <name> EM0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002181C) EM0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.0..0> EM0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM1  ------------------------------------
// SVD Line: 2073

//  <item> SFDITEM_FIELD__EXTI_EMR_EM1
//    <name> EM1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002181C) EM1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.1..1> EM1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM2  ------------------------------------
// SVD Line: 2077

//  <item> SFDITEM_FIELD__EXTI_EMR_EM2
//    <name> EM2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002181C) EM2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.2..2> EM2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM3  ------------------------------------
// SVD Line: 2081

//  <item> SFDITEM_FIELD__EXTI_EMR_EM3
//    <name> EM3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002181C) EM3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.3..3> EM3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM4  ------------------------------------
// SVD Line: 2085

//  <item> SFDITEM_FIELD__EXTI_EMR_EM4
//    <name> EM4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002181C) EM4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.4..4> EM4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM5  ------------------------------------
// SVD Line: 2089

//  <item> SFDITEM_FIELD__EXTI_EMR_EM5
//    <name> EM5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002181C) EM5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.5..5> EM5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM6  ------------------------------------
// SVD Line: 2093

//  <item> SFDITEM_FIELD__EXTI_EMR_EM6
//    <name> EM6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002181C) EM6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.6..6> EM6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM7  ------------------------------------
// SVD Line: 2097

//  <item> SFDITEM_FIELD__EXTI_EMR_EM7
//    <name> EM7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002181C) EM7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.7..7> EM7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM8  ------------------------------------
// SVD Line: 2101

//  <item> SFDITEM_FIELD__EXTI_EMR_EM8
//    <name> EM8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002181C) EM8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.8..8> EM8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM9  ------------------------------------
// SVD Line: 2105

//  <item> SFDITEM_FIELD__EXTI_EMR_EM9
//    <name> EM9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002181C) EM9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.9..9> EM9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM10  -----------------------------------
// SVD Line: 2109

//  <item> SFDITEM_FIELD__EXTI_EMR_EM10
//    <name> EM10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002181C) EM10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.10..10> EM10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM11  -----------------------------------
// SVD Line: 2113

//  <item> SFDITEM_FIELD__EXTI_EMR_EM11
//    <name> EM11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002181C) EM11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.11..11> EM11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM12  -----------------------------------
// SVD Line: 2117

//  <item> SFDITEM_FIELD__EXTI_EMR_EM12
//    <name> EM12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4002181C) EM12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.12..12> EM12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM13  -----------------------------------
// SVD Line: 2121

//  <item> SFDITEM_FIELD__EXTI_EMR_EM13
//    <name> EM13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4002181C) EM13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.13..13> EM13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM14  -----------------------------------
// SVD Line: 2125

//  <item> SFDITEM_FIELD__EXTI_EMR_EM14
//    <name> EM14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002181C) EM14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.14..14> EM14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM15  -----------------------------------
// SVD Line: 2129

//  <item> SFDITEM_FIELD__EXTI_EMR_EM15
//    <name> EM15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4002181C) EM15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.15..15> EM15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM16  -----------------------------------
// SVD Line: 2133

//  <item> SFDITEM_FIELD__EXTI_EMR_EM16
//    <name> EM16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4002181C) EM16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.16..16> EM16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM17  -----------------------------------
// SVD Line: 2137

//  <item> SFDITEM_FIELD__EXTI_EMR_EM17
//    <name> EM17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4002181C) EM17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.17..17> EM17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM18  -----------------------------------
// SVD Line: 2141

//  <item> SFDITEM_FIELD__EXTI_EMR_EM18
//    <name> EM18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4002181C) EM18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.18..18> EM18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM20  -----------------------------------
// SVD Line: 2145

//  <item> SFDITEM_FIELD__EXTI_EMR_EM20
//    <name> EM20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4002181C) EM20 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.20..20> EM20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM22  -----------------------------------
// SVD Line: 2149

//  <item> SFDITEM_FIELD__EXTI_EMR_EM22
//    <name> EM22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4002181C) EM22 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.22..22> EM22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM24  -----------------------------------
// SVD Line: 2153

//  <item> SFDITEM_FIELD__EXTI_EMR_EM24
//    <name> EM24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4002181C) EM24 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.24..24> EM24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM25  -----------------------------------
// SVD Line: 2157

//  <item> SFDITEM_FIELD__EXTI_EMR_EM25
//    <name> EM25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4002181C) EM25 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.25..25> EM25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM27  -----------------------------------
// SVD Line: 2161

//  <item> SFDITEM_FIELD__EXTI_EMR_EM27
//    <name> EM27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4002181C) EM27 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.27..27> EM27
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_EMR  ------------------------------------
// SVD Line: 2064

//  <rtree> SFDITEM_REG__EXTI_EMR
//    <name> EMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002181C) EXTI CPU wakeup with event maskregister </i>
//    <loc> ( (unsigned int)((EXTI_EMR >> 0) & 0xFFFFFFFF), ((EXTI_EMR = (EXTI_EMR & ~(0xB57FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB57FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM0 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM1 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM2 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM3 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM4 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM5 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM6 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM7 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM8 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM9 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM10 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM11 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM12 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM13 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM14 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM15 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM16 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM17 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM18 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM20 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM22 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM24 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM25 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM27 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: EXTI  -------------------------------------
// SVD Line: 1523

//  <view> EXTI
//    <name> EXTI </name>
//    <item> SFDITEM_REG__EXTI_RTSR </item>
//    <item> SFDITEM_REG__EXTI_FTSR </item>
//    <item> SFDITEM_REG__EXTI_SWIER </item>
//    <item> SFDITEM_REG__EXTI_PR </item>
//    <item> SFDITEM_REG__EXTI_IOSEL1 </item>
//    <item> SFDITEM_REG__EXTI_IOSEL2 </item>
//    <item> SFDITEM_REG__EXTI_IMR </item>
//    <item> SFDITEM_REG__EXTI_EMR </item>
//  </view>
//  


// ----------------------------  Register Item Address: FLASH_ACR  --------------------------------
// SVD Line: 2184

unsigned int FLASH_ACR __AT (0x40022000);



// ------------------------------  Field Item: FLASH_ACR_LATENCY  ---------------------------------
// SVD Line: 2189

//  <item> SFDITEM_FIELD__FLASH_ACR_LATENCY
//    <name> LATENCY </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40022000) Latency </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_ACR >> 0) & 0x3), ((FLASH_ACR = (FLASH_ACR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_ACR  -----------------------------------
// SVD Line: 2184

//  <rtree> SFDITEM_REG__FLASH_ACR
//    <name> ACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022000) Access control register </i>
//    <loc> ( (unsigned int)((FLASH_ACR >> 0) & 0xFFFFFFFF), ((FLASH_ACR = (FLASH_ACR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_ACR_LATENCY </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_KEYR  -------------------------------
// SVD Line: 2196

unsigned int FLASH_KEYR __AT (0x40022008);



// -------------------------------  Field Item: FLASH_KEYR_KEY  -----------------------------------
// SVD Line: 2201

//  <item> SFDITEM_FIELD__FLASH_KEYR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022008) Flash CR key </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_KEYR >> 0) & 0x0), ((FLASH_KEYR = (FLASH_KEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_KEYR  -----------------------------------
// SVD Line: 2196

//  <rtree> SFDITEM_REG__FLASH_KEYR
//    <name> KEYR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022008) Flash key register </i>
//    <loc> ( (unsigned int)((FLASH_KEYR >> 0) & 0xFFFFFFFF), ((FLASH_KEYR = (FLASH_KEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_KEYR_KEY </item>
//  </rtree>
//  


// --------------------------  Register Item Address: FLASH_OPTKEYR  ------------------------------
// SVD Line: 2209

unsigned int FLASH_OPTKEYR __AT (0x4002200C);



// ----------------------------  Field Item: FLASH_OPTKEYR_OPTKEY  --------------------------------
// SVD Line: 2214

//  <item> SFDITEM_FIELD__FLASH_OPTKEYR_OPTKEY
//    <name> OPTKEY </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4002200C) Flash Option key </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_OPTKEYR >> 0) & 0x0), ((FLASH_OPTKEYR = (FLASH_OPTKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_OPTKEYR  ---------------------------------
// SVD Line: 2209

//  <rtree> SFDITEM_REG__FLASH_OPTKEYR
//    <name> OPTKEYR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002200C) Option byte key register </i>
//    <loc> ( (unsigned int)((FLASH_OPTKEYR >> 0) & 0xFFFFFFFF), ((FLASH_OPTKEYR = (FLASH_OPTKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_OPTKEYR_OPTKEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FLASH_SR  --------------------------------
// SVD Line: 2222

unsigned int FLASH_SR __AT (0x40022010);



// --------------------------------  Field Item: FLASH_SR_EOP  ------------------------------------
// SVD Line: 2227

//  <item> SFDITEM_FIELD__FLASH_SR_EOP
//    <name> EOP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022010) End of operation </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.0..0> EOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_SR_WRPERR  ----------------------------------
// SVD Line: 2232

//  <item> SFDITEM_FIELD__FLASH_SR_WRPERR
//    <name> WRPERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40022010) Write protection error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.4..4> WRPERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_SR_RDERR  -----------------------------------
// SVD Line: 2237

//  <item> SFDITEM_FIELD__FLASH_SR_RDERR
//    <name> RDERR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40022010) Bank pcrop read error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.11..11> RDERR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_SR_OPTVERR  ----------------------------------
// SVD Line: 2242

//  <item> SFDITEM_FIELD__FLASH_SR_OPTVERR
//    <name> OPTVERR </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40022010) Option and trimming bits loading validity error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.15..15> OPTVERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_SR_BSY  ------------------------------------
// SVD Line: 2247

//  <item> SFDITEM_FIELD__FLASH_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40022010) Bank Busy </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.16..16> BSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_SR_USERLOCK  ---------------------------------
// SVD Line: 2253

//  <item> SFDITEM_FIELD__FLASH_SR_USERLOCK
//    <name> USERLOCK </name>
//    <r> 
//    <i> [Bit 28] RO (@ 0x40022010) User data lock </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.28..28> USERLOCK
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_SR  ------------------------------------
// SVD Line: 2222

//  <rtree> SFDITEM_REG__FLASH_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022010) Status register </i>
//    <loc> ( (unsigned int)((FLASH_SR >> 0) & 0xFFFFFFFF), ((FLASH_SR = (FLASH_SR & ~(0x8811UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8811) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_SR_EOP </item>
//    <item> SFDITEM_FIELD__FLASH_SR_WRPERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_RDERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_OPTVERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_BSY </item>
//    <item> SFDITEM_FIELD__FLASH_SR_USERLOCK </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FLASH_CR  --------------------------------
// SVD Line: 2261

unsigned int FLASH_CR __AT (0x40022014);



// ---------------------------------  Field Item: FLASH_CR_PG  ------------------------------------
// SVD Line: 2266

//  <item> SFDITEM_FIELD__FLASH_CR_PG
//    <name> PG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022014) Page Program </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.0..0> PG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_PER  ------------------------------------
// SVD Line: 2271

//  <item> SFDITEM_FIELD__FLASH_CR_PER
//    <name> PER </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40022014) Page Erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.1..1> PER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_MER  ------------------------------------
// SVD Line: 2276

//  <item> SFDITEM_FIELD__FLASH_CR_MER
//    <name> MER </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40022014) Bank Mass Erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.2..2> MER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_UPG  ------------------------------------
// SVD Line: 2281

//  <item> SFDITEM_FIELD__FLASH_CR_UPG
//    <name> UPG </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40022014) Userdata Program </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.4..4> UPG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_UPER  -----------------------------------
// SVD Line: 2286

//  <item> SFDITEM_FIELD__FLASH_CR_UPER
//    <name> UPER </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40022014) Userdata Page Erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.5..5> UPER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_SER  ------------------------------------
// SVD Line: 2291

//  <item> SFDITEM_FIELD__FLASH_CR_SER
//    <name> SER </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40022014) Sector Erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.11..11> SER
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_CR_OPTSTRT  ----------------------------------
// SVD Line: 2296

//  <item> SFDITEM_FIELD__FLASH_CR_OPTSTRT
//    <name> OPTSTRT </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40022014) Option bytes Programming Start </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.17..17> OPTSTRT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_CR_UPGSTRT  ----------------------------------
// SVD Line: 2301

//  <item> SFDITEM_FIELD__FLASH_CR_UPGSTRT
//    <name> UPGSTRT </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40022014) Userdata Programming Start </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.18..18> UPGSTRT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_PGSTRT  ----------------------------------
// SVD Line: 2306

//  <item> SFDITEM_FIELD__FLASH_CR_PGSTRT
//    <name> PGSTRT </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40022014) Programming Start </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.19..19> PGSTRT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_CR_RDERRIE  ----------------------------------
// SVD Line: 2311

//  <item> SFDITEM_FIELD__FLASH_CR_RDERRIE
//    <name> RDERRIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40022014) Bank pcrop read error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.22..22> RDERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_EOPIE  -----------------------------------
// SVD Line: 2316

//  <item> SFDITEM_FIELD__FLASH_CR_EOPIE
//    <name> EOPIE </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40022014) End of operation interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.24..24> EOPIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_ERRIE  -----------------------------------
// SVD Line: 2321

//  <item> SFDITEM_FIELD__FLASH_CR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40022014) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.25..25> ERRIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_CR_OBL_LAUNCH  --------------------------------
// SVD Line: 2326

//  <item> SFDITEM_FIELD__FLASH_CR_OBL_LAUNCH
//    <name> OBL_LAUNCH </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40022014) Force the option bytes loading </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.27..27> OBL_LAUNCH
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_CR_SECPROT  ----------------------------------
// SVD Line: 2331

//  <item> SFDITEM_FIELD__FLASH_CR_SECPROT
//    <name> SECPROT </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40022014) Secure protect </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.28..28> SECPROT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_CR_OPTLOCK  ----------------------------------
// SVD Line: 2336

//  <item> SFDITEM_FIELD__FLASH_CR_OPTLOCK
//    <name> OPTLOCK </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40022014) Option Lock </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.30..30> OPTLOCK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_LOCK  -----------------------------------
// SVD Line: 2341

//  <item> SFDITEM_FIELD__FLASH_CR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40022014) Lock </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.31..31> LOCK
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_CR  ------------------------------------
// SVD Line: 2261

//  <rtree> SFDITEM_REG__FLASH_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022014) Flash control register </i>
//    <loc> ( (unsigned int)((FLASH_CR >> 0) & 0xFFFFFFFF), ((FLASH_CR = (FLASH_CR & ~(0xDB4E0837UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xDB4E0837) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_CR_PG </item>
//    <item> SFDITEM_FIELD__FLASH_CR_PER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_MER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_UPG </item>
//    <item> SFDITEM_FIELD__FLASH_CR_UPER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_SER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OPTSTRT </item>
//    <item> SFDITEM_FIELD__FLASH_CR_UPGSTRT </item>
//    <item> SFDITEM_FIELD__FLASH_CR_PGSTRT </item>
//    <item> SFDITEM_FIELD__FLASH_CR_RDERRIE </item>
//    <item> SFDITEM_FIELD__FLASH_CR_EOPIE </item>
//    <item> SFDITEM_FIELD__FLASH_CR_ERRIE </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OBL_LAUNCH </item>
//    <item> SFDITEM_FIELD__FLASH_CR_SECPROT </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OPTLOCK </item>
//    <item> SFDITEM_FIELD__FLASH_CR_LOCK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_OPTR  -------------------------------
// SVD Line: 2348

unsigned int FLASH_OPTR __AT (0x40022020);



// -------------------------------  Field Item: FLASH_OPTR_RDP  -----------------------------------
// SVD Line: 2353

//  <item> SFDITEM_FIELD__FLASH_OPTR_RDP
//    <name> RDP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40022020) Read Protection </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_OPTR >> 0) & 0xFF), ((FLASH_OPTR = (FLASH_OPTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: FLASH_OPTR_NRST_MODE  --------------------------------
// SVD Line: 2358

//  <item> SFDITEM_FIELD__FLASH_OPTR_NRST_MODE
//    <name> NRST_MODE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40022020) nrst mode </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.10..10> NRST_MODE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: FLASH_OPTR_IWDG_STOP  --------------------------------
// SVD Line: 2363

//  <item> SFDITEM_FIELD__FLASH_OPTR_IWDG_STOP
//    <name> IWDG_STOP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40022020) IWDG Stop Count Control </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.13..13> IWDG_STOP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_OPTR_IWDG_SW  ---------------------------------
// SVD Line: 2368

//  <item> SFDITEM_FIELD__FLASH_OPTR_IWDG_SW
//    <name> IWDG_SW </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40022020) IWDG Software Enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.14..14> IWDG_SW
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_OPTR_WWDG_SW  ---------------------------------
// SVD Line: 2373

//  <item> SFDITEM_FIELD__FLASH_OPTR_WWDG_SW
//    <name> WWDG_SW </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40022020) WWDG Software Enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.15..15> WWDG_SW
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_OPTR_NBOOT1  ---------------------------------
// SVD Line: 2378

//  <item> SFDITEM_FIELD__FLASH_OPTR_NBOOT1
//    <name> NBOOT1 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40022020) nboot1 </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.17..17> NBOOT1
//    </check>
//  </item>
//  


// ----------------------------  Field Item: FLASH_OPTR_BOOT_LOCK  --------------------------------
// SVD Line: 2383

//  <item> SFDITEM_FIELD__FLASH_OPTR_BOOT_LOCK
//    <name> BOOT_LOCK </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40022020) Boot Lock </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.20..20> BOOT_LOCK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_OPTR_BOR_EN  ---------------------------------
// SVD Line: 2388

//  <item> SFDITEM_FIELD__FLASH_OPTR_BOR_EN
//    <name> BOR_EN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40022020) BOR enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.21..21> BOR_EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_OPTR_BOR_OPCR  --------------------------------
// SVD Line: 2393

//  <item> SFDITEM_FIELD__FLASH_OPTR_BOR_OPCR
//    <name> BOR_OPCR </name>
//    <rw> 
//    <i> [Bits 24..22] RW (@ 0x40022020) BOR Level </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_OPTR >> 22) & 0x7), ((FLASH_OPTR = (FLASH_OPTR & ~(0x7UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FLASH_OPTR_SWD_MODE  --------------------------------
// SVD Line: 2398

//  <item> SFDITEM_FIELD__FLASH_OPTR_SWD_MODE
//    <name> SWD_MODE </name>
//    <rw> 
//    <i> [Bits 26..25] RW (@ 0x40022020) SWD mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_OPTR >> 25) & 0x3), ((FLASH_OPTR = (FLASH_OPTR & ~(0x3UL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_OPTR  -----------------------------------
// SVD Line: 2348

//  <rtree> SFDITEM_REG__FLASH_OPTR
//    <name> OPTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022020) Flash option register </i>
//    <loc> ( (unsigned int)((FLASH_OPTR >> 0) & 0xFFFFFFFF), ((FLASH_OPTR = (FLASH_OPTR & ~(0x7F2E4FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F2E4FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_OPTR_RDP </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_NRST_MODE </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_IWDG_STOP </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_IWDG_SW </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_WWDG_SW </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_NBOOT1 </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_BOOT_LOCK </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_BOR_EN </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_BOR_OPCR </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_SWD_MODE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_WRPR  -------------------------------
// SVD Line: 2405

unsigned int FLASH_WRPR __AT (0x40022028);



// -----------------------------  Field Item: FLASH_WRPR_BK_WRPX  ---------------------------------
// SVD Line: 2409

//  <item> SFDITEM_FIELD__FLASH_WRPR_BK_WRPX
//    <name> BK_WRPX </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40022028) Bank Sector Write Protection </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_WRPR >> 0) & 0xFFFF), ((FLASH_WRPR = (FLASH_WRPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_WRPR  -----------------------------------
// SVD Line: 2405

//  <rtree> SFDITEM_REG__FLASH_WRPR
//    <name> WRPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022028) WRPR </i>
//    <loc> ( (unsigned int)((FLASH_WRPR >> 0) & 0xFFFFFFFF), ((FLASH_WRPR = (FLASH_WRPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_WRPR_BK_WRPX </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: FLASH_PCROPR  ------------------------------
// SVD Line: 2416

unsigned int FLASH_PCROPR __AT (0x4002202C);



// ----------------------------  Field Item: FLASH_PCROPR_PCROPSR  --------------------------------
// SVD Line: 2420

//  <item> SFDITEM_FIELD__FLASH_PCROPR_PCROPSR
//    <name> PCROPSR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x4002202C) Bank pcrop start address </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_PCROPR >> 0) & 0x1FF), ((FLASH_PCROPR = (FLASH_PCROPR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: FLASH_PCROPR_PCROPER  --------------------------------
// SVD Line: 2425

//  <item> SFDITEM_FIELD__FLASH_PCROPR_PCROPER
//    <name> PCROPER </name>
//    <rw> 
//    <i> [Bits 24..16] RW (@ 0x4002202C) Bank pcrop end address </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_PCROPR >> 16) & 0x1FF), ((FLASH_PCROPR = (FLASH_PCROPR & ~(0x1FFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_PCROPR  ----------------------------------
// SVD Line: 2416

//  <rtree> SFDITEM_REG__FLASH_PCROPR
//    <name> PCROPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002202C) PCROPR </i>
//    <loc> ( (unsigned int)((FLASH_PCROPR >> 0) & 0xFFFFFFFF), ((FLASH_PCROPR = (FLASH_PCROPR & ~(0x1FF01FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF01FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_PCROPR_PCROPSR </item>
//    <item> SFDITEM_FIELD__FLASH_PCROPR_PCROPER </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_SECR  -------------------------------
// SVD Line: 2432

unsigned int FLASH_SECR __AT (0x40022030);



// -----------------------------  Field Item: FLASH_SECR_SEC_SIZE  --------------------------------
// SVD Line: 2436

//  <item> SFDITEM_FIELD__FLASH_SECR_SEC_SIZE
//    <name> SEC_SIZE </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40022030) Bank securable seize </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_SECR >> 0) & 0x1FF), ((FLASH_SECR = (FLASH_SECR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_SECR  -----------------------------------
// SVD Line: 2432

//  <rtree> SFDITEM_REG__FLASH_SECR
//    <name> SECR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022030) SECR </i>
//    <loc> ( (unsigned int)((FLASH_SECR >> 0) & 0xFFFFFFFF), ((FLASH_SECR = (FLASH_SECR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_SECR_SEC_SIZE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_LPCR  -------------------------------
// SVD Line: 2443

unsigned int FLASH_LPCR __AT (0x40022090);



// -----------------------------  Field Item: FLASH_LPCR_SLEEP_EN  --------------------------------
// SVD Line: 2447

//  <item> SFDITEM_FIELD__FLASH_LPCR_SLEEP_EN
//    <name> SLEEP_EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022090) Sleep enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_LPCR ) </loc>
//      <o.0..0> SLEEP_EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: FLASH_LPCR_SLEEP_TIME  -------------------------------
// SVD Line: 2452

//  <item> SFDITEM_FIELD__FLASH_LPCR_SLEEP_TIME
//    <name> SLEEP_TIME </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40022090) Sleep time </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_LPCR >> 8) & 0xFF), ((FLASH_LPCR = (FLASH_LPCR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: FLASH_LPCR_LPRUN_ENTERT  ------------------------------
// SVD Line: 2457

//  <item> SFDITEM_FIELD__FLASH_LPCR_LPRUN_ENTERT
//    <name> LPRUN_ENTERT </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40022090) Low power run mode enter time </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_LPCR >> 16) & 0x7), ((FLASH_LPCR = (FLASH_LPCR & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: FLASH_LPCR_LPRUN_EXITT  -------------------------------
// SVD Line: 2462

//  <item> SFDITEM_FIELD__FLASH_LPCR_LPRUN_EXITT
//    <name> LPRUN_EXITT </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x40022090) Low power run mode exit time </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_LPCR >> 20) & 0x7), ((FLASH_LPCR = (FLASH_LPCR & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_LPCR  -----------------------------------
// SVD Line: 2443

//  <rtree> SFDITEM_REG__FLASH_LPCR
//    <name> LPCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022090) LPCR </i>
//    <loc> ( (unsigned int)((FLASH_LPCR >> 0) & 0xFFFFFFFF), ((FLASH_LPCR = (FLASH_LPCR & ~(0x77FF01UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77FF01) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_LPCR_SLEEP_EN </item>
//    <item> SFDITEM_FIELD__FLASH_LPCR_SLEEP_TIME </item>
//    <item> SFDITEM_FIELD__FLASH_LPCR_LPRUN_ENTERT </item>
//    <item> SFDITEM_FIELD__FLASH_LPCR_LPRUN_EXITT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TS0  --------------------------------
// SVD Line: 2469

unsigned int FLASH_TS0 __AT (0x40022100);



// --------------------------------  Field Item: FLASH_TS0_TS0  -----------------------------------
// SVD Line: 2474

//  <item> SFDITEM_FIELD__FLASH_TS0_TS0
//    <name> TS0 </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40022100) TS0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_TS0 >> 0) & 0x7F), ((FLASH_TS0 = (FLASH_TS0 & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_TS0  -----------------------------------
// SVD Line: 2469

//  <rtree> SFDITEM_REG__FLASH_TS0
//    <name> TS0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022100) Flash TS0 register </i>
//    <loc> ( (unsigned int)((FLASH_TS0 >> 0) & 0xFFFFFFFF), ((FLASH_TS0 = (FLASH_TS0 & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TS0_TS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TS1  --------------------------------
// SVD Line: 2481

unsigned int FLASH_TS1 __AT (0x40022104);



// --------------------------------  Field Item: FLASH_TS1_TS1  -----------------------------------
// SVD Line: 2486

//  <item> SFDITEM_FIELD__FLASH_TS1_TS1
//    <name> TS1 </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40022104) TS1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_TS1 >> 0) & 0x7F), ((FLASH_TS1 = (FLASH_TS1 & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_TS1  -----------------------------------
// SVD Line: 2481

//  <rtree> SFDITEM_REG__FLASH_TS1
//    <name> TS1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022104) Flash TS1 register </i>
//    <loc> ( (unsigned int)((FLASH_TS1 >> 0) & 0xFFFFFFFF), ((FLASH_TS1 = (FLASH_TS1 & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TS1_TS1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TS2P  -------------------------------
// SVD Line: 2493

unsigned int FLASH_TS2P __AT (0x40022108);



// -------------------------------  Field Item: FLASH_TS2P_TS2P  ----------------------------------
// SVD Line: 2498

//  <item> SFDITEM_FIELD__FLASH_TS2P_TS2P
//    <name> TS2P </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40022108) TS2P </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_TS2P >> 0) & 0x7F), ((FLASH_TS2P = (FLASH_TS2P & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_TS2P  -----------------------------------
// SVD Line: 2493

//  <rtree> SFDITEM_REG__FLASH_TS2P
//    <name> TS2P </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022108) Flash TS2P register </i>
//    <loc> ( (unsigned int)((FLASH_TS2P >> 0) & 0xFFFFFFFF), ((FLASH_TS2P = (FLASH_TS2P & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TS2P_TS2P </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TPS3  -------------------------------
// SVD Line: 2505

unsigned int FLASH_TPS3 __AT (0x4002210C);



// -------------------------------  Field Item: FLASH_TPS3_TPS3  ----------------------------------
// SVD Line: 2510

//  <item> SFDITEM_FIELD__FLASH_TPS3_TPS3
//    <name> TPS3 </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x4002210C) TPS3 </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_TPS3 >> 0) & 0x1FF), ((FLASH_TPS3 = (FLASH_TPS3 & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_TPS3  -----------------------------------
// SVD Line: 2505

//  <rtree> SFDITEM_REG__FLASH_TPS3
//    <name> TPS3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002210C) Flash TPS3 register </i>
//    <loc> ( (unsigned int)((FLASH_TPS3 >> 0) & 0xFFFFFFFF), ((FLASH_TPS3 = (FLASH_TPS3 & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TPS3_TPS3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TS3  --------------------------------
// SVD Line: 2517

unsigned int FLASH_TS3 __AT (0x40022110);



// --------------------------------  Field Item: FLASH_TS3_TS3  -----------------------------------
// SVD Line: 2522

//  <item> SFDITEM_FIELD__FLASH_TS3_TS3
//    <name> TS3 </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40022110) TS3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_TS3 >> 0) & 0x7F), ((FLASH_TS3 = (FLASH_TS3 & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_TS3  -----------------------------------
// SVD Line: 2517

//  <rtree> SFDITEM_REG__FLASH_TS3
//    <name> TS3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022110) Flash TS3 register </i>
//    <loc> ( (unsigned int)((FLASH_TS3 >> 0) & 0xFFFFFFFF), ((FLASH_TS3 = (FLASH_TS3 & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TS3_TS3 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: FLASH_ERSTPE  ------------------------------
// SVD Line: 2529

unsigned int FLASH_ERSTPE __AT (0x40022114);



// -----------------------------  Field Item: FLASH_ERSTPE_ERSTPE  --------------------------------
// SVD Line: 2533

//  <item> SFDITEM_FIELD__FLASH_ERSTPE_ERSTPE
//    <name> ERSTPE </name>
//    <rw> 
//    <i> [Bits 14..0] RW (@ 0x40022114) ERSTPE </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_ERSTPE >> 0) & 0x7FFF), ((FLASH_ERSTPE = (FLASH_ERSTPE & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_ERSTPE  ----------------------------------
// SVD Line: 2529

//  <rtree> SFDITEM_REG__FLASH_ERSTPE
//    <name> ERSTPE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022114) ERSTPE </i>
//    <loc> ( (unsigned int)((FLASH_ERSTPE >> 0) & 0xFFFFFFFF), ((FLASH_ERSTPE = (FLASH_ERSTPE & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_ERSTPE_ERSTPE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: FLASH_PRGTPE  ------------------------------
// SVD Line: 2540

unsigned int FLASH_PRGTPE __AT (0x40022118);



// -----------------------------  Field Item: FLASH_PRGTPE_PRGTPE  --------------------------------
// SVD Line: 2545

//  <item> SFDITEM_FIELD__FLASH_PRGTPE_PRGTPE
//    <name> PRGTPE </name>
//    <rw> 
//    <i> [Bits 14..0] RW (@ 0x40022118) PRGTPE </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_PRGTPE >> 0) & 0x7FFF), ((FLASH_PRGTPE = (FLASH_PRGTPE & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_PRGTPE  ----------------------------------
// SVD Line: 2540

//  <rtree> SFDITEM_REG__FLASH_PRGTPE
//    <name> PRGTPE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022118) Flash PRGTPE register </i>
//    <loc> ( (unsigned int)((FLASH_PRGTPE >> 0) & 0xFFFFFFFF), ((FLASH_PRGTPE = (FLASH_PRGTPE & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_PRGTPE_PRGTPE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: FLASH_PRETPE  ------------------------------
// SVD Line: 2552

unsigned int FLASH_PRETPE __AT (0x4002211C);



// -----------------------------  Field Item: FLASH_PRETPE_PRETPE  --------------------------------
// SVD Line: 2557

//  <item> SFDITEM_FIELD__FLASH_PRETPE_PRETPE
//    <name> PRETPE </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4002211C) PRETPE </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_PRETPE >> 0) & 0xFFF), ((FLASH_PRETPE = (FLASH_PRETPE & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_PRETPE  ----------------------------------
// SVD Line: 2552

//  <rtree> SFDITEM_REG__FLASH_PRETPE
//    <name> PRETPE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002211C) Flash PRETPE register </i>
//    <loc> ( (unsigned int)((FLASH_PRETPE >> 0) & 0xFFFFFFFF), ((FLASH_PRETPE = (FLASH_PRETPE & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_PRETPE_PRETPE </item>
//  </rtree>
//  


// --------------------------  Register Item Address: FLASH_TACLK2PW  -----------------------------
// SVD Line: 2564

unsigned int FLASH_TACLK2PW __AT (0x40022120);



// ---------------------------  Field Item: FLASH_TACLK2PW_TACLK2PW  ------------------------------
// SVD Line: 2568

//  <item> SFDITEM_FIELD__FLASH_TACLK2PW_TACLK2PW
//    <name> TACLK2PW </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40022120) TACLK2PW </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_TACLK2PW >> 0) & 0xF), ((FLASH_TACLK2PW = (FLASH_TACLK2PW & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: FLASH_TACLK2PW  ---------------------------------
// SVD Line: 2564

//  <rtree> SFDITEM_REG__FLASH_TACLK2PW
//    <name> TACLK2PW </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022120) TACLK2PW </i>
//    <loc> ( (unsigned int)((FLASH_TACLK2PW >> 0) & 0xFFFFFFFF), ((FLASH_TACLK2PW = (FLASH_TACLK2PW & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TACLK2PW_TACLK2PW </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: FLASH  -------------------------------------
// SVD Line: 2169

//  <view> FLASH
//    <name> FLASH </name>
//    <item> SFDITEM_REG__FLASH_ACR </item>
//    <item> SFDITEM_REG__FLASH_KEYR </item>
//    <item> SFDITEM_REG__FLASH_OPTKEYR </item>
//    <item> SFDITEM_REG__FLASH_SR </item>
//    <item> SFDITEM_REG__FLASH_CR </item>
//    <item> SFDITEM_REG__FLASH_OPTR </item>
//    <item> SFDITEM_REG__FLASH_WRPR </item>
//    <item> SFDITEM_REG__FLASH_PCROPR </item>
//    <item> SFDITEM_REG__FLASH_SECR </item>
//    <item> SFDITEM_REG__FLASH_LPCR </item>
//    <item> SFDITEM_REG__FLASH_TS0 </item>
//    <item> SFDITEM_REG__FLASH_TS1 </item>
//    <item> SFDITEM_REG__FLASH_TS2P </item>
//    <item> SFDITEM_REG__FLASH_TPS3 </item>
//    <item> SFDITEM_REG__FLASH_TS3 </item>
//    <item> SFDITEM_REG__FLASH_ERSTPE </item>
//    <item> SFDITEM_REG__FLASH_PRGTPE </item>
//    <item> SFDITEM_REG__FLASH_PRETPE </item>
//    <item> SFDITEM_REG__FLASH_TACLK2PW </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOA_MODER  -------------------------------
// SVD Line: 2587

unsigned int GPIOA_MODER __AT (0x50000000);



// ------------------------------  Field Item: GPIOA_MODER_MODE0  ---------------------------------
// SVD Line: 2592

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 0) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE1  ---------------------------------
// SVD Line: 2597

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 2) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE2  ---------------------------------
// SVD Line: 2602

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 4) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE3  ---------------------------------
// SVD Line: 2607

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 6) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE4  ---------------------------------
// SVD Line: 2612

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 8) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE5  ---------------------------------
// SVD Line: 2617

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 10) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE6  ---------------------------------
// SVD Line: 2622

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 12) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE7  ---------------------------------
// SVD Line: 2627

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 14) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE8  ---------------------------------
// SVD Line: 2632

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE8
//    <name> MODE8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 16) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE9  ---------------------------------
// SVD Line: 2637

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE9
//    <name> MODE9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 18) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODE10  ---------------------------------
// SVD Line: 2642

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE10
//    <name> MODE10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 20) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODE11  ---------------------------------
// SVD Line: 2647

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE11
//    <name> MODE11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 22) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODE12  ---------------------------------
// SVD Line: 2652

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE12
//    <name> MODE12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 24) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODE13  ---------------------------------
// SVD Line: 2657

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE13
//    <name> MODE13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 26) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODE14  ---------------------------------
// SVD Line: 2662

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE14
//    <name> MODE14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 28) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODE15  ---------------------------------
// SVD Line: 2667

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE15
//    <name> MODE15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 30) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_MODER  ----------------------------------
// SVD Line: 2587

//  <rtree> SFDITEM_REG__GPIOA_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000000) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOA_MODER >> 0) & 0xFFFFFFFF), ((GPIOA_MODER = (GPIOA_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE7 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE8 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE9 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE10 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE11 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE12 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE13 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE14 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOA_OTYPER  ------------------------------
// SVD Line: 2674

unsigned int GPIOA_OTYPER __AT (0x50000004);



// ------------------------------  Field Item: GPIOA_OTYPER_OT0  ----------------------------------
// SVD Line: 2679

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT1  ----------------------------------
// SVD Line: 2684

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT2  ----------------------------------
// SVD Line: 2689

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT3  ----------------------------------
// SVD Line: 2694

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT4  ----------------------------------
// SVD Line: 2699

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT5  ----------------------------------
// SVD Line: 2704

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT6  ----------------------------------
// SVD Line: 2709

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT7  ----------------------------------
// SVD Line: 2714

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT8  ----------------------------------
// SVD Line: 2719

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT9  ----------------------------------
// SVD Line: 2724

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT10  ---------------------------------
// SVD Line: 2729

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT11  ---------------------------------
// SVD Line: 2734

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT12  ---------------------------------
// SVD Line: 2739

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT13  ---------------------------------
// SVD Line: 2744

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT14  ---------------------------------
// SVD Line: 2749

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT15  ---------------------------------
// SVD Line: 2754

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOA_OTYPER  ----------------------------------
// SVD Line: 2674

//  <rtree> SFDITEM_REG__GPIOA_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000004) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOA_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOA_OTYPER = (GPIOA_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT0 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOA_OSPEEDR  ------------------------------
// SVD Line: 2761

unsigned int GPIOA_OSPEEDR __AT (0x50000008);



// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED0  -------------------------------
// SVD Line: 2766

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED0
//    <name> OSPEED0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 0) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED1  -------------------------------
// SVD Line: 2771

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED1
//    <name> OSPEED1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 2) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED2  -------------------------------
// SVD Line: 2776

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED2
//    <name> OSPEED2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 4) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED3  -------------------------------
// SVD Line: 2781

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED3
//    <name> OSPEED3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 6) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED4  -------------------------------
// SVD Line: 2786

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED4
//    <name> OSPEED4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 8) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED5  -------------------------------
// SVD Line: 2791

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED5
//    <name> OSPEED5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 10) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED6  -------------------------------
// SVD Line: 2796

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED6
//    <name> OSPEED6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 12) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED7  -------------------------------
// SVD Line: 2801

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED7
//    <name> OSPEED7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 14) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED8  -------------------------------
// SVD Line: 2806

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED8
//    <name> OSPEED8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 16) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED9  -------------------------------
// SVD Line: 2811

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED9
//    <name> OSPEED9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 18) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEED10  -------------------------------
// SVD Line: 2816

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED10
//    <name> OSPEED10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 20) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEED11  -------------------------------
// SVD Line: 2821

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED11
//    <name> OSPEED11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 22) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEED12  -------------------------------
// SVD Line: 2826

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED12
//    <name> OSPEED12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 24) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEED13  -------------------------------
// SVD Line: 2831

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED13
//    <name> OSPEED13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 26) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEED14  -------------------------------
// SVD Line: 2836

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED14
//    <name> OSPEED14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 28) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEED15  -------------------------------
// SVD Line: 2841

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED15
//    <name> OSPEED15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 30) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOA_OSPEEDR  ---------------------------------
// SVD Line: 2761

//  <rtree> SFDITEM_REG__GPIOA_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000008) GPIO port output speed register </i>
//    <loc> ( (unsigned int)((GPIOA_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED0 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED7 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED8 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED9 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED10 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED11 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED12 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED13 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED14 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOA_PUPDR  -------------------------------
// SVD Line: 2848

unsigned int GPIOA_PUPDR __AT (0x5000000C);



// ------------------------------  Field Item: GPIOA_PUPDR_PUPD0  ---------------------------------
// SVD Line: 2853

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD0
//    <name> PUPD0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 0) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD1  ---------------------------------
// SVD Line: 2858

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD1
//    <name> PUPD1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 2) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD2  ---------------------------------
// SVD Line: 2863

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD2
//    <name> PUPD2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 4) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD3  ---------------------------------
// SVD Line: 2868

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD3
//    <name> PUPD3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 6) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD4  ---------------------------------
// SVD Line: 2873

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD4
//    <name> PUPD4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 8) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD5  ---------------------------------
// SVD Line: 2878

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD5
//    <name> PUPD5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 10) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD6  ---------------------------------
// SVD Line: 2883

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD6
//    <name> PUPD6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 12) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD7  ---------------------------------
// SVD Line: 2888

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD7
//    <name> PUPD7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 14) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD8  ---------------------------------
// SVD Line: 2893

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD8
//    <name> PUPD8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 16) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD9  ---------------------------------
// SVD Line: 2898

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD9
//    <name> PUPD9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 18) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPD10  ---------------------------------
// SVD Line: 2903

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD10
//    <name> PUPD10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 20) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPD11  ---------------------------------
// SVD Line: 2908

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD11
//    <name> PUPD11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 22) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPD12  ---------------------------------
// SVD Line: 2913

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD12
//    <name> PUPD12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 24) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPD13  ---------------------------------
// SVD Line: 2918

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD13
//    <name> PUPD13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 26) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPD14  ---------------------------------
// SVD Line: 2923

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD14
//    <name> PUPD14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 28) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPD15  ---------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD15
//    <name> PUPD15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 30) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PUPDR  ----------------------------------
// SVD Line: 2848

//  <rtree> SFDITEM_REG__GPIOA_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000000C) GPIO port pull-up/pull-down register </i>
//    <loc> ( (unsigned int)((GPIOA_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD0 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_IDR  --------------------------------
// SVD Line: 2935

unsigned int GPIOA_IDR __AT (0x50000010);



// --------------------------------  Field Item: GPIOA_IDR_ID0  -----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID0
//    <name> ID0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.0..0> ID0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID1  -----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID1
//    <name> ID1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.1..1> ID1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID2  -----------------------------------
// SVD Line: 2952

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID2
//    <name> ID2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.2..2> ID2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID3  -----------------------------------
// SVD Line: 2958

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID3
//    <name> ID3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.3..3> ID3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID4  -----------------------------------
// SVD Line: 2964

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID4
//    <name> ID4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.4..4> ID4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID5  -----------------------------------
// SVD Line: 2970

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID5
//    <name> ID5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.5..5> ID5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID6  -----------------------------------
// SVD Line: 2976

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID6
//    <name> ID6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.6..6> ID6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID7  -----------------------------------
// SVD Line: 2982

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID7
//    <name> ID7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.7..7> ID7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID8  -----------------------------------
// SVD Line: 2988

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID8
//    <name> ID8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.8..8> ID8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID9  -----------------------------------
// SVD Line: 2994

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID9
//    <name> ID9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.9..9> ID9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_ID10  -----------------------------------
// SVD Line: 3000

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID10
//    <name> ID10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.10..10> ID10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_ID11  -----------------------------------
// SVD Line: 3006

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID11
//    <name> ID11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.11..11> ID11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_ID12  -----------------------------------
// SVD Line: 3012

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID12
//    <name> ID12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.12..12> ID12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_ID13  -----------------------------------
// SVD Line: 3018

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID13
//    <name> ID13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.13..13> ID13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_ID14  -----------------------------------
// SVD Line: 3024

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID14
//    <name> ID14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.14..14> ID14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_ID15  -----------------------------------
// SVD Line: 3030

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID15
//    <name> ID15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.15..15> ID15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_IDR  -----------------------------------
// SVD Line: 2935

//  <rtree> SFDITEM_REG__GPIOA_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000010) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOA_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID0 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID1 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID2 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID3 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID4 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID5 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID6 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID7 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID8 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID9 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID10 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID11 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID12 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID13 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID14 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_ODR  --------------------------------
// SVD Line: 3038

unsigned int GPIOA_ODR __AT (0x50000014);



// --------------------------------  Field Item: GPIOA_ODR_OD0  -----------------------------------
// SVD Line: 3043

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD0
//    <name> OD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.0..0> OD0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD1  -----------------------------------
// SVD Line: 3048

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD1
//    <name> OD1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.1..1> OD1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD2  -----------------------------------
// SVD Line: 3053

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD2
//    <name> OD2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.2..2> OD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD3  -----------------------------------
// SVD Line: 3058

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD3
//    <name> OD3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.3..3> OD3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD4  -----------------------------------
// SVD Line: 3063

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD4
//    <name> OD4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.4..4> OD4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD5  -----------------------------------
// SVD Line: 3068

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD5
//    <name> OD5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.5..5> OD5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD6  -----------------------------------
// SVD Line: 3073

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD6
//    <name> OD6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.6..6> OD6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD7  -----------------------------------
// SVD Line: 3078

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD7
//    <name> OD7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.7..7> OD7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD8  -----------------------------------
// SVD Line: 3083

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD8
//    <name> OD8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.8..8> OD8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD9  -----------------------------------
// SVD Line: 3088

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD9
//    <name> OD9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.9..9> OD9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_OD10  -----------------------------------
// SVD Line: 3093

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD10
//    <name> OD10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.10..10> OD10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_OD11  -----------------------------------
// SVD Line: 3098

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD11
//    <name> OD11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.11..11> OD11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_OD12  -----------------------------------
// SVD Line: 3103

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD12
//    <name> OD12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.12..12> OD12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_OD13  -----------------------------------
// SVD Line: 3108

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD13
//    <name> OD13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.13..13> OD13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_OD14  -----------------------------------
// SVD Line: 3113

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD14
//    <name> OD14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.14..14> OD14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_OD15  -----------------------------------
// SVD Line: 3118

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD15
//    <name> OD15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.15..15> OD15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_ODR  -----------------------------------
// SVD Line: 3038

//  <rtree> SFDITEM_REG__GPIOA_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000014) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOA_ODR >> 0) & 0xFFFFFFFF), ((GPIOA_ODR = (GPIOA_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD0 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD1 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD2 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD3 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD4 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD5 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD6 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD7 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD8 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD9 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD10 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD11 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD12 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD13 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD14 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BSRR  -------------------------------
// SVD Line: 3125

unsigned int GPIOA_BSRR __AT (0x50000018);



// -------------------------------  Field Item: GPIOA_BSRR_BS0  -----------------------------------
// SVD Line: 3130

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS0
//    <name> BS0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS1  -----------------------------------
// SVD Line: 3135

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS1
//    <name> BS1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS2  -----------------------------------
// SVD Line: 3140

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS2
//    <name> BS2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS3  -----------------------------------
// SVD Line: 3145

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS3
//    <name> BS3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS4  -----------------------------------
// SVD Line: 3150

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS4
//    <name> BS4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS5  -----------------------------------
// SVD Line: 3155

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS5
//    <name> BS5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS6  -----------------------------------
// SVD Line: 3160

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS6
//    <name> BS6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS7  -----------------------------------
// SVD Line: 3165

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS7
//    <name> BS7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS8  -----------------------------------
// SVD Line: 3170

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS8
//    <name> BS8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS9  -----------------------------------
// SVD Line: 3175

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS9
//    <name> BS9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS10  ----------------------------------
// SVD Line: 3180

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS10
//    <name> BS10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS11  ----------------------------------
// SVD Line: 3185

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS11
//    <name> BS11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS12  ----------------------------------
// SVD Line: 3190

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS12
//    <name> BS12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS13  ----------------------------------
// SVD Line: 3195

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS13
//    <name> BS13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS14  ----------------------------------
// SVD Line: 3200

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS14
//    <name> BS14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS15  ----------------------------------
// SVD Line: 3205

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS15
//    <name> BS15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR0  -----------------------------------
// SVD Line: 3210

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR0
//    <name> BR0 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR1  -----------------------------------
// SVD Line: 3215

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR1
//    <name> BR1 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR2  -----------------------------------
// SVD Line: 3220

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR2
//    <name> BR2 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR3  -----------------------------------
// SVD Line: 3225

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR3
//    <name> BR3 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR4  -----------------------------------
// SVD Line: 3230

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR4
//    <name> BR4 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR5  -----------------------------------
// SVD Line: 3235

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR5
//    <name> BR5 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR6  -----------------------------------
// SVD Line: 3240

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR6
//    <name> BR6 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR7  -----------------------------------
// SVD Line: 3245

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR7
//    <name> BR7 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR8  -----------------------------------
// SVD Line: 3250

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR8
//    <name> BR8 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR9  -----------------------------------
// SVD Line: 3255

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR9
//    <name> BR9 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR10  ----------------------------------
// SVD Line: 3260

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR10
//    <name> BR10 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR11  ----------------------------------
// SVD Line: 3265

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR11
//    <name> BR11 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR12  ----------------------------------
// SVD Line: 3270

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR12
//    <name> BR12 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR13  ----------------------------------
// SVD Line: 3275

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR13
//    <name> BR13 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR14  ----------------------------------
// SVD Line: 3280

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR14
//    <name> BR14 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR15  ----------------------------------
// SVD Line: 3285

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR15
//    <name> BR15 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_BSRR  -----------------------------------
// SVD Line: 3125

//  <rtree> SFDITEM_REG__GPIOA_BSRR
//    <name> BSRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000018) GPIO port bit set/reset register </i>
//    <loc> ( (unsigned int)((GPIOA_BSRR >> 0) & 0xFFFFFFFF), ((GPIOA_BSRR = (GPIOA_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_LCKR  -------------------------------
// SVD Line: 3292

unsigned int GPIOA_LCKR __AT (0x5000001C);



// -------------------------------  Field Item: GPIOA_LCKR_LCK0  ----------------------------------
// SVD Line: 3297

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK1  ----------------------------------
// SVD Line: 3302

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK2  ----------------------------------
// SVD Line: 3307

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK3  ----------------------------------
// SVD Line: 3312

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK4  ----------------------------------
// SVD Line: 3317

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK5  ----------------------------------
// SVD Line: 3322

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK6  ----------------------------------
// SVD Line: 3327

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK7  ----------------------------------
// SVD Line: 3332

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK8  ----------------------------------
// SVD Line: 3337

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK9  ----------------------------------
// SVD Line: 3342

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK10  ----------------------------------
// SVD Line: 3347

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK11  ----------------------------------
// SVD Line: 3352

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK12  ----------------------------------
// SVD Line: 3357

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK13  ----------------------------------
// SVD Line: 3362

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK14  ----------------------------------
// SVD Line: 3367

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK15  ----------------------------------
// SVD Line: 3372

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCKK  ----------------------------------
// SVD Line: 3377

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_LCKR  -----------------------------------
// SVD Line: 3292

//  <rtree> SFDITEM_REG__GPIOA_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000001C) GPIO port configuration lock register </i>
//    <loc> ( (unsigned int)((GPIOA_LCKR >> 0) & 0xFFFFFFFF), ((GPIOA_LCKR = (GPIOA_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCKK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_AFRL  -------------------------------
// SVD Line: 3384

unsigned int GPIOA_AFRL __AT (0x50000020);



// ------------------------------  Field Item: GPIOA_AFRL_AFSEL0  ---------------------------------
// SVD Line: 3389

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL0
//    <name> AFSEL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 0) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL1  ---------------------------------
// SVD Line: 3394

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL1
//    <name> AFSEL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 4) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL2  ---------------------------------
// SVD Line: 3399

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL2
//    <name> AFSEL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 8) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL3  ---------------------------------
// SVD Line: 3404

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL3
//    <name> AFSEL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 12) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL4  ---------------------------------
// SVD Line: 3409

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL4
//    <name> AFSEL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 16) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL5  ---------------------------------
// SVD Line: 3414

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL5
//    <name> AFSEL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 20) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL6  ---------------------------------
// SVD Line: 3419

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL6
//    <name> AFSEL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 24) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL7  ---------------------------------
// SVD Line: 3424

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL7
//    <name> AFSEL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 28) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_AFRL  -----------------------------------
// SVD Line: 3384

//  <rtree> SFDITEM_REG__GPIOA_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000020) GPIO alternate function low register </i>
//    <loc> ( (unsigned int)((GPIOA_AFRL >> 0) & 0xFFFFFFFF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL0 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL1 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL2 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL3 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL4 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL5 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL6 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_AFRH  -------------------------------
// SVD Line: 3431

unsigned int GPIOA_AFRH __AT (0x50000024);



// ------------------------------  Field Item: GPIOA_AFRH_AFSEL8  ---------------------------------
// SVD Line: 3436

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL8
//    <name> AFSEL8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 0) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFSEL9  ---------------------------------
// SVD Line: 3441

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL9
//    <name> AFSEL9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 4) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL10  ---------------------------------
// SVD Line: 3446

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL10
//    <name> AFSEL10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 8) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL11  ---------------------------------
// SVD Line: 3451

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL11
//    <name> AFSEL11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 12) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL12  ---------------------------------
// SVD Line: 3456

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL12
//    <name> AFSEL12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50000024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 16) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL13  ---------------------------------
// SVD Line: 3461

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL13
//    <name> AFSEL13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50000024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 20) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL14  ---------------------------------
// SVD Line: 3466

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL14
//    <name> AFSEL14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50000024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 24) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL15  ---------------------------------
// SVD Line: 3471

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL15
//    <name> AFSEL15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50000024) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 28) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_AFRH  -----------------------------------
// SVD Line: 3431

//  <rtree> SFDITEM_REG__GPIOA_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000024) GPIO alternate function highregister </i>
//    <loc> ( (unsigned int)((GPIOA_AFRH >> 0) & 0xFFFFFFFF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL8 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL9 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL10 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL11 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL12 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL13 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL14 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BRR  --------------------------------
// SVD Line: 3478

unsigned int GPIOA_BRR __AT (0x50000028);



// --------------------------------  Field Item: GPIOA_BRR_BR0  -----------------------------------
// SVD Line: 3483

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR0
//    <name> BR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR1  -----------------------------------
// SVD Line: 3488

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR1
//    <name> BR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR2  -----------------------------------
// SVD Line: 3493

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR2
//    <name> BR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR3  -----------------------------------
// SVD Line: 3498

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR3
//    <name> BR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR4  -----------------------------------
// SVD Line: 3503

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR4
//    <name> BR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR5  -----------------------------------
// SVD Line: 3508

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR5
//    <name> BR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR6  -----------------------------------
// SVD Line: 3513

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR6
//    <name> BR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR7  -----------------------------------
// SVD Line: 3518

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR7
//    <name> BR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR8  -----------------------------------
// SVD Line: 3523

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR8
//    <name> BR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR9  -----------------------------------
// SVD Line: 3528

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR9
//    <name> BR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR10  -----------------------------------
// SVD Line: 3533

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR10
//    <name> BR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR11  -----------------------------------
// SVD Line: 3538

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR11
//    <name> BR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR12  -----------------------------------
// SVD Line: 3543

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR12
//    <name> BR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR13  -----------------------------------
// SVD Line: 3548

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR13
//    <name> BR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR14  -----------------------------------
// SVD Line: 3553

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR14
//    <name> BR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR15  -----------------------------------
// SVD Line: 3558

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR15
//    <name> BR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_BRR  -----------------------------------
// SVD Line: 3478

//  <rtree> SFDITEM_REG__GPIOA_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000028) port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOA_BRR >> 0) & 0xFFFFFFFF), ((GPIOA_BRR = (GPIOA_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOA  -------------------------------------
// SVD Line: 2577

//  <view> GPIOA
//    <name> GPIOA </name>
//    <item> SFDITEM_REG__GPIOA_MODER </item>
//    <item> SFDITEM_REG__GPIOA_OTYPER </item>
//    <item> SFDITEM_REG__GPIOA_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOA_PUPDR </item>
//    <item> SFDITEM_REG__GPIOA_IDR </item>
//    <item> SFDITEM_REG__GPIOA_ODR </item>
//    <item> SFDITEM_REG__GPIOA_BSRR </item>
//    <item> SFDITEM_REG__GPIOA_LCKR </item>
//    <item> SFDITEM_REG__GPIOA_AFRL </item>
//    <item> SFDITEM_REG__GPIOA_AFRH </item>
//    <item> SFDITEM_REG__GPIOA_BRR </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOB_MODER  -------------------------------
// SVD Line: 2587

unsigned int GPIOB_MODER __AT (0x50000400);



// ------------------------------  Field Item: GPIOB_MODER_MODE0  ---------------------------------
// SVD Line: 2592

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 0) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE1  ---------------------------------
// SVD Line: 2597

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 2) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE2  ---------------------------------
// SVD Line: 2602

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 4) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE3  ---------------------------------
// SVD Line: 2607

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 6) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE4  ---------------------------------
// SVD Line: 2612

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 8) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE5  ---------------------------------
// SVD Line: 2617

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 10) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE6  ---------------------------------
// SVD Line: 2622

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 12) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE7  ---------------------------------
// SVD Line: 2627

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 14) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE8  ---------------------------------
// SVD Line: 2632

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE8
//    <name> MODE8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 16) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE9  ---------------------------------
// SVD Line: 2637

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE9
//    <name> MODE9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 18) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODE10  ---------------------------------
// SVD Line: 2642

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE10
//    <name> MODE10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 20) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODE11  ---------------------------------
// SVD Line: 2647

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE11
//    <name> MODE11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 22) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODE12  ---------------------------------
// SVD Line: 2652

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE12
//    <name> MODE12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 24) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODE13  ---------------------------------
// SVD Line: 2657

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE13
//    <name> MODE13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 26) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODE14  ---------------------------------
// SVD Line: 2662

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE14
//    <name> MODE14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 28) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODE15  ---------------------------------
// SVD Line: 2667

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE15
//    <name> MODE15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 30) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_MODER  ----------------------------------
// SVD Line: 2587

//  <rtree> SFDITEM_REG__GPIOB_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000400) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOB_MODER >> 0) & 0xFFFFFFFF), ((GPIOB_MODER = (GPIOB_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE7 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE8 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE9 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE10 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE11 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE12 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE13 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE14 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOB_OTYPER  ------------------------------
// SVD Line: 2674

unsigned int GPIOB_OTYPER __AT (0x50000404);



// ------------------------------  Field Item: GPIOB_OTYPER_OT0  ----------------------------------
// SVD Line: 2679

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT1  ----------------------------------
// SVD Line: 2684

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT2  ----------------------------------
// SVD Line: 2689

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT3  ----------------------------------
// SVD Line: 2694

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT4  ----------------------------------
// SVD Line: 2699

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT5  ----------------------------------
// SVD Line: 2704

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT6  ----------------------------------
// SVD Line: 2709

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT7  ----------------------------------
// SVD Line: 2714

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT8  ----------------------------------
// SVD Line: 2719

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT9  ----------------------------------
// SVD Line: 2724

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT10  ---------------------------------
// SVD Line: 2729

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT11  ---------------------------------
// SVD Line: 2734

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT12  ---------------------------------
// SVD Line: 2739

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT13  ---------------------------------
// SVD Line: 2744

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT14  ---------------------------------
// SVD Line: 2749

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT15  ---------------------------------
// SVD Line: 2754

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOB_OTYPER  ----------------------------------
// SVD Line: 2674

//  <rtree> SFDITEM_REG__GPIOB_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000404) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOB_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOB_OTYPER = (GPIOB_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT0 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOB_OSPEEDR  ------------------------------
// SVD Line: 2761

unsigned int GPIOB_OSPEEDR __AT (0x50000408);



// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED0  -------------------------------
// SVD Line: 2766

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED0
//    <name> OSPEED0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 0) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED1  -------------------------------
// SVD Line: 2771

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED1
//    <name> OSPEED1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 2) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED2  -------------------------------
// SVD Line: 2776

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED2
//    <name> OSPEED2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 4) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED3  -------------------------------
// SVD Line: 2781

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED3
//    <name> OSPEED3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 6) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED4  -------------------------------
// SVD Line: 2786

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED4
//    <name> OSPEED4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 8) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED5  -------------------------------
// SVD Line: 2791

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED5
//    <name> OSPEED5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 10) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED6  -------------------------------
// SVD Line: 2796

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED6
//    <name> OSPEED6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 12) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED7  -------------------------------
// SVD Line: 2801

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED7
//    <name> OSPEED7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 14) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED8  -------------------------------
// SVD Line: 2806

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED8
//    <name> OSPEED8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 16) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED9  -------------------------------
// SVD Line: 2811

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED9
//    <name> OSPEED9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 18) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEED10  -------------------------------
// SVD Line: 2816

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED10
//    <name> OSPEED10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 20) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEED11  -------------------------------
// SVD Line: 2821

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED11
//    <name> OSPEED11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 22) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEED12  -------------------------------
// SVD Line: 2826

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED12
//    <name> OSPEED12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 24) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEED13  -------------------------------
// SVD Line: 2831

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED13
//    <name> OSPEED13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 26) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEED14  -------------------------------
// SVD Line: 2836

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED14
//    <name> OSPEED14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 28) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEED15  -------------------------------
// SVD Line: 2841

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED15
//    <name> OSPEED15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 30) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOB_OSPEEDR  ---------------------------------
// SVD Line: 2761

//  <rtree> SFDITEM_REG__GPIOB_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000408) GPIO port output speed register </i>
//    <loc> ( (unsigned int)((GPIOB_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED0 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED3 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED4 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED5 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED6 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED7 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED8 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED9 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED10 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED11 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED12 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED13 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED14 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOB_PUPDR  -------------------------------
// SVD Line: 2848

unsigned int GPIOB_PUPDR __AT (0x5000040C);



// ------------------------------  Field Item: GPIOB_PUPDR_PUPD0  ---------------------------------
// SVD Line: 2853

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD0
//    <name> PUPD0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 0) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD1  ---------------------------------
// SVD Line: 2858

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD1
//    <name> PUPD1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 2) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD2  ---------------------------------
// SVD Line: 2863

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD2
//    <name> PUPD2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 4) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD3  ---------------------------------
// SVD Line: 2868

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD3
//    <name> PUPD3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 6) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD4  ---------------------------------
// SVD Line: 2873

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD4
//    <name> PUPD4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 8) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD5  ---------------------------------
// SVD Line: 2878

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD5
//    <name> PUPD5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 10) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD6  ---------------------------------
// SVD Line: 2883

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD6
//    <name> PUPD6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 12) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD7  ---------------------------------
// SVD Line: 2888

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD7
//    <name> PUPD7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 14) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD8  ---------------------------------
// SVD Line: 2893

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD8
//    <name> PUPD8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 16) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD9  ---------------------------------
// SVD Line: 2898

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD9
//    <name> PUPD9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 18) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPD10  ---------------------------------
// SVD Line: 2903

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD10
//    <name> PUPD10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 20) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPD11  ---------------------------------
// SVD Line: 2908

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD11
//    <name> PUPD11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 22) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPD12  ---------------------------------
// SVD Line: 2913

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD12
//    <name> PUPD12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 24) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPD13  ---------------------------------
// SVD Line: 2918

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD13
//    <name> PUPD13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 26) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPD14  ---------------------------------
// SVD Line: 2923

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD14
//    <name> PUPD14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 28) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPD15  ---------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD15
//    <name> PUPD15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 30) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PUPDR  ----------------------------------
// SVD Line: 2848

//  <rtree> SFDITEM_REG__GPIOB_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000040C) GPIO port pull-up/pull-down register </i>
//    <loc> ( (unsigned int)((GPIOB_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD0 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_IDR  --------------------------------
// SVD Line: 2935

unsigned int GPIOB_IDR __AT (0x50000410);



// --------------------------------  Field Item: GPIOB_IDR_ID0  -----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID0
//    <name> ID0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.0..0> ID0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID1  -----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID1
//    <name> ID1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.1..1> ID1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID2  -----------------------------------
// SVD Line: 2952

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID2
//    <name> ID2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.2..2> ID2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID3  -----------------------------------
// SVD Line: 2958

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID3
//    <name> ID3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.3..3> ID3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID4  -----------------------------------
// SVD Line: 2964

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID4
//    <name> ID4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.4..4> ID4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID5  -----------------------------------
// SVD Line: 2970

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID5
//    <name> ID5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.5..5> ID5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID6  -----------------------------------
// SVD Line: 2976

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID6
//    <name> ID6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.6..6> ID6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID7  -----------------------------------
// SVD Line: 2982

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID7
//    <name> ID7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.7..7> ID7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID8  -----------------------------------
// SVD Line: 2988

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID8
//    <name> ID8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.8..8> ID8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID9  -----------------------------------
// SVD Line: 2994

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID9
//    <name> ID9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.9..9> ID9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_ID10  -----------------------------------
// SVD Line: 3000

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID10
//    <name> ID10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.10..10> ID10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_ID11  -----------------------------------
// SVD Line: 3006

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID11
//    <name> ID11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.11..11> ID11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_ID12  -----------------------------------
// SVD Line: 3012

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID12
//    <name> ID12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.12..12> ID12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_ID13  -----------------------------------
// SVD Line: 3018

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID13
//    <name> ID13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.13..13> ID13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_ID14  -----------------------------------
// SVD Line: 3024

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID14
//    <name> ID14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.14..14> ID14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_ID15  -----------------------------------
// SVD Line: 3030

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID15
//    <name> ID15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.15..15> ID15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_IDR  -----------------------------------
// SVD Line: 2935

//  <rtree> SFDITEM_REG__GPIOB_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000410) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOB_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID0 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID1 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID2 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID3 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID4 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID5 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID6 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID7 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID8 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID9 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID10 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID11 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID12 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID13 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID14 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_ODR  --------------------------------
// SVD Line: 3038

unsigned int GPIOB_ODR __AT (0x50000414);



// --------------------------------  Field Item: GPIOB_ODR_OD0  -----------------------------------
// SVD Line: 3043

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD0
//    <name> OD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.0..0> OD0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD1  -----------------------------------
// SVD Line: 3048

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD1
//    <name> OD1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.1..1> OD1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD2  -----------------------------------
// SVD Line: 3053

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD2
//    <name> OD2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.2..2> OD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD3  -----------------------------------
// SVD Line: 3058

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD3
//    <name> OD3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.3..3> OD3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD4  -----------------------------------
// SVD Line: 3063

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD4
//    <name> OD4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.4..4> OD4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD5  -----------------------------------
// SVD Line: 3068

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD5
//    <name> OD5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.5..5> OD5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD6  -----------------------------------
// SVD Line: 3073

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD6
//    <name> OD6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.6..6> OD6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD7  -----------------------------------
// SVD Line: 3078

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD7
//    <name> OD7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.7..7> OD7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD8  -----------------------------------
// SVD Line: 3083

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD8
//    <name> OD8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.8..8> OD8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD9  -----------------------------------
// SVD Line: 3088

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD9
//    <name> OD9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.9..9> OD9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_OD10  -----------------------------------
// SVD Line: 3093

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD10
//    <name> OD10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.10..10> OD10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_OD11  -----------------------------------
// SVD Line: 3098

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD11
//    <name> OD11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.11..11> OD11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_OD12  -----------------------------------
// SVD Line: 3103

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD12
//    <name> OD12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.12..12> OD12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_OD13  -----------------------------------
// SVD Line: 3108

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD13
//    <name> OD13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.13..13> OD13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_OD14  -----------------------------------
// SVD Line: 3113

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD14
//    <name> OD14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.14..14> OD14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_OD15  -----------------------------------
// SVD Line: 3118

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD15
//    <name> OD15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.15..15> OD15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_ODR  -----------------------------------
// SVD Line: 3038

//  <rtree> SFDITEM_REG__GPIOB_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000414) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOB_ODR >> 0) & 0xFFFFFFFF), ((GPIOB_ODR = (GPIOB_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD0 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD1 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD2 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD3 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD4 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD5 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD6 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD7 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD8 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD9 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD10 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD11 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD12 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD13 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD14 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BSRR  -------------------------------
// SVD Line: 3125

unsigned int GPIOB_BSRR __AT (0x50000418);



// -------------------------------  Field Item: GPIOB_BSRR_BS0  -----------------------------------
// SVD Line: 3130

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS0
//    <name> BS0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS1  -----------------------------------
// SVD Line: 3135

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS1
//    <name> BS1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS2  -----------------------------------
// SVD Line: 3140

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS2
//    <name> BS2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS3  -----------------------------------
// SVD Line: 3145

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS3
//    <name> BS3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS4  -----------------------------------
// SVD Line: 3150

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS4
//    <name> BS4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS5  -----------------------------------
// SVD Line: 3155

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS5
//    <name> BS5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS6  -----------------------------------
// SVD Line: 3160

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS6
//    <name> BS6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS7  -----------------------------------
// SVD Line: 3165

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS7
//    <name> BS7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS8  -----------------------------------
// SVD Line: 3170

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS8
//    <name> BS8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS9  -----------------------------------
// SVD Line: 3175

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS9
//    <name> BS9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS10  ----------------------------------
// SVD Line: 3180

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS10
//    <name> BS10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS11  ----------------------------------
// SVD Line: 3185

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS11
//    <name> BS11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS12  ----------------------------------
// SVD Line: 3190

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS12
//    <name> BS12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS13  ----------------------------------
// SVD Line: 3195

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS13
//    <name> BS13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS14  ----------------------------------
// SVD Line: 3200

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS14
//    <name> BS14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS15  ----------------------------------
// SVD Line: 3205

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS15
//    <name> BS15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR0  -----------------------------------
// SVD Line: 3210

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR0
//    <name> BR0 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR1  -----------------------------------
// SVD Line: 3215

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR1
//    <name> BR1 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR2  -----------------------------------
// SVD Line: 3220

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR2
//    <name> BR2 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR3  -----------------------------------
// SVD Line: 3225

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR3
//    <name> BR3 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR4  -----------------------------------
// SVD Line: 3230

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR4
//    <name> BR4 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR5  -----------------------------------
// SVD Line: 3235

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR5
//    <name> BR5 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR6  -----------------------------------
// SVD Line: 3240

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR6
//    <name> BR6 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR7  -----------------------------------
// SVD Line: 3245

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR7
//    <name> BR7 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR8  -----------------------------------
// SVD Line: 3250

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR8
//    <name> BR8 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR9  -----------------------------------
// SVD Line: 3255

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR9
//    <name> BR9 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR10  ----------------------------------
// SVD Line: 3260

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR10
//    <name> BR10 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR11  ----------------------------------
// SVD Line: 3265

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR11
//    <name> BR11 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR12  ----------------------------------
// SVD Line: 3270

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR12
//    <name> BR12 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR13  ----------------------------------
// SVD Line: 3275

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR13
//    <name> BR13 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR14  ----------------------------------
// SVD Line: 3280

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR14
//    <name> BR14 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR15  ----------------------------------
// SVD Line: 3285

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR15
//    <name> BR15 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_BSRR  -----------------------------------
// SVD Line: 3125

//  <rtree> SFDITEM_REG__GPIOB_BSRR
//    <name> BSRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000418) GPIO port bit set/reset register </i>
//    <loc> ( (unsigned int)((GPIOB_BSRR >> 0) & 0xFFFFFFFF), ((GPIOB_BSRR = (GPIOB_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_LCKR  -------------------------------
// SVD Line: 3292

unsigned int GPIOB_LCKR __AT (0x5000041C);



// -------------------------------  Field Item: GPIOB_LCKR_LCK0  ----------------------------------
// SVD Line: 3297

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK1  ----------------------------------
// SVD Line: 3302

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK2  ----------------------------------
// SVD Line: 3307

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK3  ----------------------------------
// SVD Line: 3312

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK4  ----------------------------------
// SVD Line: 3317

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK5  ----------------------------------
// SVD Line: 3322

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK6  ----------------------------------
// SVD Line: 3327

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK7  ----------------------------------
// SVD Line: 3332

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK8  ----------------------------------
// SVD Line: 3337

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK9  ----------------------------------
// SVD Line: 3342

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK10  ----------------------------------
// SVD Line: 3347

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK11  ----------------------------------
// SVD Line: 3352

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK12  ----------------------------------
// SVD Line: 3357

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK13  ----------------------------------
// SVD Line: 3362

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK14  ----------------------------------
// SVD Line: 3367

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK15  ----------------------------------
// SVD Line: 3372

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCKK  ----------------------------------
// SVD Line: 3377

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_LCKR  -----------------------------------
// SVD Line: 3292

//  <rtree> SFDITEM_REG__GPIOB_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000041C) GPIO port configuration lock register </i>
//    <loc> ( (unsigned int)((GPIOB_LCKR >> 0) & 0xFFFFFFFF), ((GPIOB_LCKR = (GPIOB_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCKK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_AFRL  -------------------------------
// SVD Line: 3384

unsigned int GPIOB_AFRL __AT (0x50000420);



// ------------------------------  Field Item: GPIOB_AFRL_AFSEL0  ---------------------------------
// SVD Line: 3389

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL0
//    <name> AFSEL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 0) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL1  ---------------------------------
// SVD Line: 3394

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL1
//    <name> AFSEL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 4) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL2  ---------------------------------
// SVD Line: 3399

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL2
//    <name> AFSEL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 8) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL3  ---------------------------------
// SVD Line: 3404

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL3
//    <name> AFSEL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 12) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL4  ---------------------------------
// SVD Line: 3409

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL4
//    <name> AFSEL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 16) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL5  ---------------------------------
// SVD Line: 3414

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL5
//    <name> AFSEL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 20) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL6  ---------------------------------
// SVD Line: 3419

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL6
//    <name> AFSEL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 24) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL7  ---------------------------------
// SVD Line: 3424

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL7
//    <name> AFSEL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 28) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_AFRL  -----------------------------------
// SVD Line: 3384

//  <rtree> SFDITEM_REG__GPIOB_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000420) GPIO alternate function low register </i>
//    <loc> ( (unsigned int)((GPIOB_AFRL >> 0) & 0xFFFFFFFF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL0 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL1 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL2 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL3 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL4 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL5 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL6 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_AFRH  -------------------------------
// SVD Line: 3431

unsigned int GPIOB_AFRH __AT (0x50000424);



// ------------------------------  Field Item: GPIOB_AFRH_AFSEL8  ---------------------------------
// SVD Line: 3436

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL8
//    <name> AFSEL8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 0) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRH_AFSEL9  ---------------------------------
// SVD Line: 3441

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL9
//    <name> AFSEL9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 4) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_AFRH_AFSEL10  ---------------------------------
// SVD Line: 3446

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL10
//    <name> AFSEL10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 8) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_AFRH_AFSEL11  ---------------------------------
// SVD Line: 3451

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL11
//    <name> AFSEL11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 12) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_AFRH_AFSEL12  ---------------------------------
// SVD Line: 3456

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL12
//    <name> AFSEL12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50000424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 16) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_AFRH_AFSEL13  ---------------------------------
// SVD Line: 3461

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL13
//    <name> AFSEL13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50000424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 20) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_AFRH_AFSEL14  ---------------------------------
// SVD Line: 3466

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL14
//    <name> AFSEL14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50000424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 24) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_AFRH_AFSEL15  ---------------------------------
// SVD Line: 3471

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL15
//    <name> AFSEL15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50000424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 28) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_AFRH  -----------------------------------
// SVD Line: 3431

//  <rtree> SFDITEM_REG__GPIOB_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000424) GPIO alternate function highregister </i>
//    <loc> ( (unsigned int)((GPIOB_AFRH >> 0) & 0xFFFFFFFF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL8 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL9 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL10 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL11 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL12 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL13 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL14 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BRR  --------------------------------
// SVD Line: 3478

unsigned int GPIOB_BRR __AT (0x50000428);



// --------------------------------  Field Item: GPIOB_BRR_BR0  -----------------------------------
// SVD Line: 3483

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR0
//    <name> BR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR1  -----------------------------------
// SVD Line: 3488

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR1
//    <name> BR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR2  -----------------------------------
// SVD Line: 3493

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR2
//    <name> BR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR3  -----------------------------------
// SVD Line: 3498

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR3
//    <name> BR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR4  -----------------------------------
// SVD Line: 3503

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR4
//    <name> BR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR5  -----------------------------------
// SVD Line: 3508

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR5
//    <name> BR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR6  -----------------------------------
// SVD Line: 3513

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR6
//    <name> BR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR7  -----------------------------------
// SVD Line: 3518

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR7
//    <name> BR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR8  -----------------------------------
// SVD Line: 3523

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR8
//    <name> BR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR9  -----------------------------------
// SVD Line: 3528

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR9
//    <name> BR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR10  -----------------------------------
// SVD Line: 3533

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR10
//    <name> BR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR11  -----------------------------------
// SVD Line: 3538

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR11
//    <name> BR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR12  -----------------------------------
// SVD Line: 3543

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR12
//    <name> BR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR13  -----------------------------------
// SVD Line: 3548

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR13
//    <name> BR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR14  -----------------------------------
// SVD Line: 3553

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR14
//    <name> BR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR15  -----------------------------------
// SVD Line: 3558

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR15
//    <name> BR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_BRR  -----------------------------------
// SVD Line: 3478

//  <rtree> SFDITEM_REG__GPIOB_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000428) port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOB_BRR >> 0) & 0xFFFFFFFF), ((GPIOB_BRR = (GPIOB_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOB  -------------------------------------
// SVD Line: 3567

//  <view> GPIOB
//    <name> GPIOB </name>
//    <item> SFDITEM_REG__GPIOB_MODER </item>
//    <item> SFDITEM_REG__GPIOB_OTYPER </item>
//    <item> SFDITEM_REG__GPIOB_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOB_PUPDR </item>
//    <item> SFDITEM_REG__GPIOB_IDR </item>
//    <item> SFDITEM_REG__GPIOB_ODR </item>
//    <item> SFDITEM_REG__GPIOB_BSRR </item>
//    <item> SFDITEM_REG__GPIOB_LCKR </item>
//    <item> SFDITEM_REG__GPIOB_AFRL </item>
//    <item> SFDITEM_REG__GPIOB_AFRH </item>
//    <item> SFDITEM_REG__GPIOB_BRR </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOF_MODER  -------------------------------
// SVD Line: 2587

unsigned int GPIOF_MODER __AT (0x50001400);



// ------------------------------  Field Item: GPIOF_MODER_MODE0  ---------------------------------
// SVD Line: 2592

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 0) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE1  ---------------------------------
// SVD Line: 2597

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 2) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE2  ---------------------------------
// SVD Line: 2602

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 4) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE3  ---------------------------------
// SVD Line: 2607

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 6) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE4  ---------------------------------
// SVD Line: 2612

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 8) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE5  ---------------------------------
// SVD Line: 2617

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 10) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE6  ---------------------------------
// SVD Line: 2622

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 12) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE7  ---------------------------------
// SVD Line: 2627

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 14) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE8  ---------------------------------
// SVD Line: 2632

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE8
//    <name> MODE8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 16) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_MODER_MODE9  ---------------------------------
// SVD Line: 2637

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE9
//    <name> MODE9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 18) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODE10  ---------------------------------
// SVD Line: 2642

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE10
//    <name> MODE10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 20) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODE11  ---------------------------------
// SVD Line: 2647

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE11
//    <name> MODE11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 22) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODE12  ---------------------------------
// SVD Line: 2652

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE12
//    <name> MODE12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 24) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODE13  ---------------------------------
// SVD Line: 2657

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE13
//    <name> MODE13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 26) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODE14  ---------------------------------
// SVD Line: 2662

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE14
//    <name> MODE14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 28) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODE15  ---------------------------------
// SVD Line: 2667

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODE15
//    <name> MODE15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50001400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 30) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_MODER  ----------------------------------
// SVD Line: 2587

//  <rtree> SFDITEM_REG__GPIOF_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001400) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOF_MODER >> 0) & 0xFFFFFFFF), ((GPIOF_MODER = (GPIOF_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE7 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE8 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE9 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE10 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE11 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE12 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE13 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE14 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODE15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOF_OTYPER  ------------------------------
// SVD Line: 2674

unsigned int GPIOF_OTYPER __AT (0x50001404);



// ------------------------------  Field Item: GPIOF_OTYPER_OT0  ----------------------------------
// SVD Line: 2679

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT1  ----------------------------------
// SVD Line: 2684

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT2  ----------------------------------
// SVD Line: 2689

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT3  ----------------------------------
// SVD Line: 2694

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT4  ----------------------------------
// SVD Line: 2699

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT5  ----------------------------------
// SVD Line: 2704

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT6  ----------------------------------
// SVD Line: 2709

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT7  ----------------------------------
// SVD Line: 2714

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT8  ----------------------------------
// SVD Line: 2719

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT9  ----------------------------------
// SVD Line: 2724

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT10  ---------------------------------
// SVD Line: 2729

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT11  ---------------------------------
// SVD Line: 2734

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT12  ---------------------------------
// SVD Line: 2739

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT13  ---------------------------------
// SVD Line: 2744

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT14  ---------------------------------
// SVD Line: 2749

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT15  ---------------------------------
// SVD Line: 2754

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50001404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOF_OTYPER  ----------------------------------
// SVD Line: 2674

//  <rtree> SFDITEM_REG__GPIOF_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001404) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOF_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOF_OTYPER = (GPIOF_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT0 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT15 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOF_OSPEEDR  ------------------------------
// SVD Line: 2761

unsigned int GPIOF_OSPEEDR __AT (0x50001408);



// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED0  -------------------------------
// SVD Line: 2766

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED0
//    <name> OSPEED0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 0) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED1  -------------------------------
// SVD Line: 2771

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED1
//    <name> OSPEED1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 2) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED2  -------------------------------
// SVD Line: 2776

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED2
//    <name> OSPEED2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 4) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED3  -------------------------------
// SVD Line: 2781

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED3
//    <name> OSPEED3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 6) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED4  -------------------------------
// SVD Line: 2786

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED4
//    <name> OSPEED4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 8) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED5  -------------------------------
// SVD Line: 2791

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED5
//    <name> OSPEED5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 10) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED6  -------------------------------
// SVD Line: 2796

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED6
//    <name> OSPEED6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 12) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED7  -------------------------------
// SVD Line: 2801

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED7
//    <name> OSPEED7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 14) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED8  -------------------------------
// SVD Line: 2806

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED8
//    <name> OSPEED8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 16) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOF_OSPEEDR_OSPEED9  -------------------------------
// SVD Line: 2811

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED9
//    <name> OSPEED9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 18) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEED10  -------------------------------
// SVD Line: 2816

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED10
//    <name> OSPEED10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 20) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEED11  -------------------------------
// SVD Line: 2821

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED11
//    <name> OSPEED11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 22) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEED12  -------------------------------
// SVD Line: 2826

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED12
//    <name> OSPEED12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 24) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEED13  -------------------------------
// SVD Line: 2831

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED13
//    <name> OSPEED13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 26) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEED14  -------------------------------
// SVD Line: 2836

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED14
//    <name> OSPEED14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 28) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEED15  -------------------------------
// SVD Line: 2841

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED15
//    <name> OSPEED15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50001408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 30) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOF_OSPEEDR  ---------------------------------
// SVD Line: 2761

//  <rtree> SFDITEM_REG__GPIOF_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001408) GPIO port output speed register </i>
//    <loc> ( (unsigned int)((GPIOF_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED0 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED1 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED2 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED3 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED4 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED5 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED6 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED7 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED8 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED9 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED10 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED11 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED12 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED13 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED14 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEED15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOF_PUPDR  -------------------------------
// SVD Line: 2848

unsigned int GPIOF_PUPDR __AT (0x5000140C);



// ------------------------------  Field Item: GPIOF_PUPDR_PUPD0  ---------------------------------
// SVD Line: 2853

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD0
//    <name> PUPD0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 0) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD1  ---------------------------------
// SVD Line: 2858

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD1
//    <name> PUPD1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 2) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD2  ---------------------------------
// SVD Line: 2863

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD2
//    <name> PUPD2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 4) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD3  ---------------------------------
// SVD Line: 2868

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD3
//    <name> PUPD3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 6) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD4  ---------------------------------
// SVD Line: 2873

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD4
//    <name> PUPD4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 8) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD5  ---------------------------------
// SVD Line: 2878

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD5
//    <name> PUPD5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 10) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD6  ---------------------------------
// SVD Line: 2883

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD6
//    <name> PUPD6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 12) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD7  ---------------------------------
// SVD Line: 2888

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD7
//    <name> PUPD7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 14) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD8  ---------------------------------
// SVD Line: 2893

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD8
//    <name> PUPD8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 16) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_PUPDR_PUPD9  ---------------------------------
// SVD Line: 2898

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD9
//    <name> PUPD9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 18) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPD10  ---------------------------------
// SVD Line: 2903

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD10
//    <name> PUPD10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 20) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPD11  ---------------------------------
// SVD Line: 2908

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD11
//    <name> PUPD11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 22) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPD12  ---------------------------------
// SVD Line: 2913

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD12
//    <name> PUPD12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 24) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPD13  ---------------------------------
// SVD Line: 2918

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD13
//    <name> PUPD13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 26) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPD14  ---------------------------------
// SVD Line: 2923

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD14
//    <name> PUPD14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 28) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPD15  ---------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD15
//    <name> PUPD15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x5000140C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 30) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_PUPDR  ----------------------------------
// SVD Line: 2848

//  <rtree> SFDITEM_REG__GPIOF_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000140C) GPIO port pull-up/pull-down register </i>
//    <loc> ( (unsigned int)((GPIOF_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD0 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD1 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD2 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD3 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD4 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD5 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD6 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD7 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD8 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD9 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD10 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD11 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD12 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD13 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD14 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPD15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_IDR  --------------------------------
// SVD Line: 2935

unsigned int GPIOF_IDR __AT (0x50001410);



// --------------------------------  Field Item: GPIOF_IDR_ID0  -----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID0
//    <name> ID0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.0..0> ID0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID1  -----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID1
//    <name> ID1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.1..1> ID1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID2  -----------------------------------
// SVD Line: 2952

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID2
//    <name> ID2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.2..2> ID2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID3  -----------------------------------
// SVD Line: 2958

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID3
//    <name> ID3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.3..3> ID3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID4  -----------------------------------
// SVD Line: 2964

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID4
//    <name> ID4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.4..4> ID4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID5  -----------------------------------
// SVD Line: 2970

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID5
//    <name> ID5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.5..5> ID5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID6  -----------------------------------
// SVD Line: 2976

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID6
//    <name> ID6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.6..6> ID6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID7  -----------------------------------
// SVD Line: 2982

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID7
//    <name> ID7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.7..7> ID7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID8  -----------------------------------
// SVD Line: 2988

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID8
//    <name> ID8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.8..8> ID8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_IDR_ID9  -----------------------------------
// SVD Line: 2994

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID9
//    <name> ID9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.9..9> ID9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_ID10  -----------------------------------
// SVD Line: 3000

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID10
//    <name> ID10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.10..10> ID10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_ID11  -----------------------------------
// SVD Line: 3006

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID11
//    <name> ID11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.11..11> ID11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_ID12  -----------------------------------
// SVD Line: 3012

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID12
//    <name> ID12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.12..12> ID12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_ID13  -----------------------------------
// SVD Line: 3018

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID13
//    <name> ID13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.13..13> ID13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_ID14  -----------------------------------
// SVD Line: 3024

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID14
//    <name> ID14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.14..14> ID14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_ID15  -----------------------------------
// SVD Line: 3030

//  <item> SFDITEM_FIELD__GPIOF_IDR_ID15
//    <name> ID15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x50001410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.15..15> ID15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_IDR  -----------------------------------
// SVD Line: 2935

//  <rtree> SFDITEM_REG__GPIOF_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001410) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOF_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID0 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID1 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID2 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID3 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID4 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID5 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID6 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID7 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID8 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID9 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID10 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID11 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID12 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID13 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID14 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_ID15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_ODR  --------------------------------
// SVD Line: 3038

unsigned int GPIOF_ODR __AT (0x50001414);



// --------------------------------  Field Item: GPIOF_ODR_OD0  -----------------------------------
// SVD Line: 3043

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD0
//    <name> OD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.0..0> OD0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD1  -----------------------------------
// SVD Line: 3048

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD1
//    <name> OD1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.1..1> OD1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD2  -----------------------------------
// SVD Line: 3053

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD2
//    <name> OD2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.2..2> OD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD3  -----------------------------------
// SVD Line: 3058

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD3
//    <name> OD3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.3..3> OD3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD4  -----------------------------------
// SVD Line: 3063

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD4
//    <name> OD4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.4..4> OD4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD5  -----------------------------------
// SVD Line: 3068

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD5
//    <name> OD5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.5..5> OD5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD6  -----------------------------------
// SVD Line: 3073

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD6
//    <name> OD6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.6..6> OD6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD7  -----------------------------------
// SVD Line: 3078

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD7
//    <name> OD7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.7..7> OD7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD8  -----------------------------------
// SVD Line: 3083

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD8
//    <name> OD8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.8..8> OD8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_ODR_OD9  -----------------------------------
// SVD Line: 3088

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD9
//    <name> OD9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.9..9> OD9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_OD10  -----------------------------------
// SVD Line: 3093

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD10
//    <name> OD10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.10..10> OD10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_OD11  -----------------------------------
// SVD Line: 3098

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD11
//    <name> OD11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.11..11> OD11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_OD12  -----------------------------------
// SVD Line: 3103

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD12
//    <name> OD12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.12..12> OD12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_OD13  -----------------------------------
// SVD Line: 3108

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD13
//    <name> OD13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.13..13> OD13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_OD14  -----------------------------------
// SVD Line: 3113

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD14
//    <name> OD14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.14..14> OD14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_OD15  -----------------------------------
// SVD Line: 3118

//  <item> SFDITEM_FIELD__GPIOF_ODR_OD15
//    <name> OD15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50001414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.15..15> OD15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_ODR  -----------------------------------
// SVD Line: 3038

//  <rtree> SFDITEM_REG__GPIOF_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001414) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOF_ODR >> 0) & 0xFFFFFFFF), ((GPIOF_ODR = (GPIOF_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD0 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD1 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD2 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD3 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD4 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD5 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD6 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD7 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD8 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD9 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD10 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD11 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD12 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD13 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD14 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_OD15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_BSRR  -------------------------------
// SVD Line: 3125

unsigned int GPIOF_BSRR __AT (0x50001418);



// -------------------------------  Field Item: GPIOF_BSRR_BS0  -----------------------------------
// SVD Line: 3130

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS0
//    <name> BS0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS1  -----------------------------------
// SVD Line: 3135

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS1
//    <name> BS1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS2  -----------------------------------
// SVD Line: 3140

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS2
//    <name> BS2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS3  -----------------------------------
// SVD Line: 3145

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS3
//    <name> BS3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS4  -----------------------------------
// SVD Line: 3150

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS4
//    <name> BS4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS5  -----------------------------------
// SVD Line: 3155

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS5
//    <name> BS5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS6  -----------------------------------
// SVD Line: 3160

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS6
//    <name> BS6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS7  -----------------------------------
// SVD Line: 3165

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS7
//    <name> BS7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS8  -----------------------------------
// SVD Line: 3170

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS8
//    <name> BS8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS9  -----------------------------------
// SVD Line: 3175

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS9
//    <name> BS9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS10  ----------------------------------
// SVD Line: 3180

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS10
//    <name> BS10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS11  ----------------------------------
// SVD Line: 3185

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS11
//    <name> BS11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS12  ----------------------------------
// SVD Line: 3190

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS12
//    <name> BS12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS13  ----------------------------------
// SVD Line: 3195

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS13
//    <name> BS13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS14  ----------------------------------
// SVD Line: 3200

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS14
//    <name> BS14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS15  ----------------------------------
// SVD Line: 3205

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS15
//    <name> BS15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR0  -----------------------------------
// SVD Line: 3210

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR0
//    <name> BR0 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x50001418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR1  -----------------------------------
// SVD Line: 3215

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR1
//    <name> BR1 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR2  -----------------------------------
// SVD Line: 3220

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR2
//    <name> BR2 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR3  -----------------------------------
// SVD Line: 3225

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR3
//    <name> BR3 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR4  -----------------------------------
// SVD Line: 3230

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR4
//    <name> BR4 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR5  -----------------------------------
// SVD Line: 3235

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR5
//    <name> BR5 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR6  -----------------------------------
// SVD Line: 3240

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR6
//    <name> BR6 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR7  -----------------------------------
// SVD Line: 3245

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR7
//    <name> BR7 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR8  -----------------------------------
// SVD Line: 3250

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR8
//    <name> BR8 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR9  -----------------------------------
// SVD Line: 3255

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR9
//    <name> BR9 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR10  ----------------------------------
// SVD Line: 3260

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR10
//    <name> BR10 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR11  ----------------------------------
// SVD Line: 3265

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR11
//    <name> BR11 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR12  ----------------------------------
// SVD Line: 3270

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR12
//    <name> BR12 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR13  ----------------------------------
// SVD Line: 3275

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR13
//    <name> BR13 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR14  ----------------------------------
// SVD Line: 3280

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR14
//    <name> BR14 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR15  ----------------------------------
// SVD Line: 3285

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR15
//    <name> BR15 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x50001418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_BSRR  -----------------------------------
// SVD Line: 3125

//  <rtree> SFDITEM_REG__GPIOF_BSRR
//    <name> BSRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001418) GPIO port bit set/reset register </i>
//    <loc> ( (unsigned int)((GPIOF_BSRR >> 0) & 0xFFFFFFFF), ((GPIOF_BSRR = (GPIOF_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_LCKR  -------------------------------
// SVD Line: 3292

unsigned int GPIOF_LCKR __AT (0x5000141C);



// -------------------------------  Field Item: GPIOF_LCKR_LCK0  ----------------------------------
// SVD Line: 3297

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK1  ----------------------------------
// SVD Line: 3302

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK2  ----------------------------------
// SVD Line: 3307

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK3  ----------------------------------
// SVD Line: 3312

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK4  ----------------------------------
// SVD Line: 3317

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK5  ----------------------------------
// SVD Line: 3322

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK6  ----------------------------------
// SVD Line: 3327

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK7  ----------------------------------
// SVD Line: 3332

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK8  ----------------------------------
// SVD Line: 3337

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK9  ----------------------------------
// SVD Line: 3342

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK10  ----------------------------------
// SVD Line: 3347

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK11  ----------------------------------
// SVD Line: 3352

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK12  ----------------------------------
// SVD Line: 3357

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK13  ----------------------------------
// SVD Line: 3362

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK14  ----------------------------------
// SVD Line: 3367

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK15  ----------------------------------
// SVD Line: 3372

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCKK  ----------------------------------
// SVD Line: 3377

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x5000141C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_LCKR  -----------------------------------
// SVD Line: 3292

//  <rtree> SFDITEM_REG__GPIOF_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000141C) GPIO port configuration lock register </i>
//    <loc> ( (unsigned int)((GPIOF_LCKR >> 0) & 0xFFFFFFFF), ((GPIOF_LCKR = (GPIOF_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCKK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_AFRL  -------------------------------
// SVD Line: 3384

unsigned int GPIOF_AFRL __AT (0x50001420);



// ------------------------------  Field Item: GPIOF_AFRL_AFSEL0  ---------------------------------
// SVD Line: 3389

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL0
//    <name> AFSEL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 0) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL1  ---------------------------------
// SVD Line: 3394

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL1
//    <name> AFSEL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 4) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL2  ---------------------------------
// SVD Line: 3399

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL2
//    <name> AFSEL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 8) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL3  ---------------------------------
// SVD Line: 3404

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL3
//    <name> AFSEL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 12) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL4  ---------------------------------
// SVD Line: 3409

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL4
//    <name> AFSEL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 16) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL5  ---------------------------------
// SVD Line: 3414

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL5
//    <name> AFSEL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 20) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL6  ---------------------------------
// SVD Line: 3419

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL6
//    <name> AFSEL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 24) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL7  ---------------------------------
// SVD Line: 3424

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL7
//    <name> AFSEL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50001420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 28) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_AFRL  -----------------------------------
// SVD Line: 3384

//  <rtree> SFDITEM_REG__GPIOF_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001420) GPIO alternate function low register </i>
//    <loc> ( (unsigned int)((GPIOF_AFRL >> 0) & 0xFFFFFFFF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL0 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL1 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL2 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL3 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL4 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL5 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL6 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_AFRH  -------------------------------
// SVD Line: 3431

unsigned int GPIOF_AFRH __AT (0x50001424);



// ------------------------------  Field Item: GPIOF_AFRH_AFSEL8  ---------------------------------
// SVD Line: 3436

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL8
//    <name> AFSEL8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50001424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 0) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRH_AFSEL9  ---------------------------------
// SVD Line: 3441

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL9
//    <name> AFSEL9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50001424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 4) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_AFRH_AFSEL10  ---------------------------------
// SVD Line: 3446

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL10
//    <name> AFSEL10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50001424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 8) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_AFRH_AFSEL11  ---------------------------------
// SVD Line: 3451

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL11
//    <name> AFSEL11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50001424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 12) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_AFRH_AFSEL12  ---------------------------------
// SVD Line: 3456

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL12
//    <name> AFSEL12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50001424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 16) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_AFRH_AFSEL13  ---------------------------------
// SVD Line: 3461

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL13
//    <name> AFSEL13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50001424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 20) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_AFRH_AFSEL14  ---------------------------------
// SVD Line: 3466

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL14
//    <name> AFSEL14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50001424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 24) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_AFRH_AFSEL15  ---------------------------------
// SVD Line: 3471

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL15
//    <name> AFSEL15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50001424) Alternate function selection for port x bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 28) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_AFRH  -----------------------------------
// SVD Line: 3431

//  <rtree> SFDITEM_REG__GPIOF_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001424) GPIO alternate function highregister </i>
//    <loc> ( (unsigned int)((GPIOF_AFRH >> 0) & 0xFFFFFFFF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL8 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL9 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL10 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL11 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL12 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL13 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL14 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_BRR  --------------------------------
// SVD Line: 3478

unsigned int GPIOF_BRR __AT (0x50001428);



// --------------------------------  Field Item: GPIOF_BRR_BR0  -----------------------------------
// SVD Line: 3483

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR0
//    <name> BR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR1  -----------------------------------
// SVD Line: 3488

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR1
//    <name> BR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR2  -----------------------------------
// SVD Line: 3493

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR2
//    <name> BR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR3  -----------------------------------
// SVD Line: 3498

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR3
//    <name> BR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR4  -----------------------------------
// SVD Line: 3503

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR4
//    <name> BR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR5  -----------------------------------
// SVD Line: 3508

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR5
//    <name> BR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR6  -----------------------------------
// SVD Line: 3513

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR6
//    <name> BR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR7  -----------------------------------
// SVD Line: 3518

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR7
//    <name> BR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR8  -----------------------------------
// SVD Line: 3523

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR8
//    <name> BR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR9  -----------------------------------
// SVD Line: 3528

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR9
//    <name> BR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR10  -----------------------------------
// SVD Line: 3533

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR10
//    <name> BR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR11  -----------------------------------
// SVD Line: 3538

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR11
//    <name> BR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR12  -----------------------------------
// SVD Line: 3543

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR12
//    <name> BR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR13  -----------------------------------
// SVD Line: 3548

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR13
//    <name> BR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR14  -----------------------------------
// SVD Line: 3553

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR14
//    <name> BR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR15  -----------------------------------
// SVD Line: 3558

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR15
//    <name> BR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_BRR  -----------------------------------
// SVD Line: 3478

//  <rtree> SFDITEM_REG__GPIOF_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001428) port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOF_BRR >> 0) & 0xFFFFFFFF), ((GPIOF_BRR = (GPIOF_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOF  -------------------------------------
// SVD Line: 3571

//  <view> GPIOF
//    <name> GPIOF </name>
//    <item> SFDITEM_REG__GPIOF_MODER </item>
//    <item> SFDITEM_REG__GPIOF_OTYPER </item>
//    <item> SFDITEM_REG__GPIOF_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOF_PUPDR </item>
//    <item> SFDITEM_REG__GPIOF_IDR </item>
//    <item> SFDITEM_REG__GPIOF_ODR </item>
//    <item> SFDITEM_REG__GPIOF_BSRR </item>
//    <item> SFDITEM_REG__GPIOF_LCKR </item>
//    <item> SFDITEM_REG__GPIOF_AFRL </item>
//    <item> SFDITEM_REG__GPIOF_AFRH </item>
//    <item> SFDITEM_REG__GPIOF_BRR </item>
//  </view>
//  


// -----------------------------  Register Item Address: I2C1_CR1  --------------------------------
// SVD Line: 3591

unsigned int I2C1_CR1 __AT (0x40005400);



// ---------------------------------  Field Item: I2C1_CR1_PE  ------------------------------------
// SVD Line: 3596

//  <item> SFDITEM_FIELD__I2C1_CR1_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005400) Peripheral enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_WUPEN  -----------------------------------
// SVD Line: 3601

//  <item> SFDITEM_FIELD__I2C1_CR1_WUPEN
//    <name> WUPEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005400) Wakeup from Stop mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.2..2> WUPEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_ENGC  -----------------------------------
// SVD Line: 3606

//  <item> SFDITEM_FIELD__I2C1_CR1_ENGC
//    <name> ENGC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005400) General call enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.6..6> ENGC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C1_CR1_NOSTRETCH  ---------------------------------
// SVD Line: 3611

//  <item> SFDITEM_FIELD__I2C1_CR1_NOSTRETCH
//    <name> NOSTRETCH </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005400) Clock stretching disable (Slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.7..7> NOSTRETCH
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_START  -----------------------------------
// SVD Line: 3616

//  <item> SFDITEM_FIELD__I2C1_CR1_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005400) Start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.8..8> START
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_STOP  -----------------------------------
// SVD Line: 3621

//  <item> SFDITEM_FIELD__I2C1_CR1_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005400) Stop generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.9..9> STOP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_ACK  ------------------------------------
// SVD Line: 3626

//  <item> SFDITEM_FIELD__I2C1_CR1_ACK
//    <name> ACK </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005400) Acknowledge enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.10..10> ACK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_POS  ------------------------------------
// SVD Line: 3631

//  <item> SFDITEM_FIELD__I2C1_CR1_POS
//    <name> POS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005400) Acknowledge(for data reception) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.11..11> POS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_SWRST  -----------------------------------
// SVD Line: 3636

//  <item> SFDITEM_FIELD__I2C1_CR1_SWRST
//    <name> SWRST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005400) Software reset </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.15..15> SWRST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR1_WKUP_DIV  ---------------------------------
// SVD Line: 3641

//  <item> SFDITEM_FIELD__I2C1_CR1_WKUP_DIV
//    <name> WKUP_DIV </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40005400) PCLK division </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_CR1 >> 16) & 0x3), ((I2C1_CR1 = (I2C1_CR1 & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR1_WKUP_CNT  ---------------------------------
// SVD Line: 3646

//  <item> SFDITEM_FIELD__I2C1_CR1_WKUP_CNT
//    <name> WKUP_CNT </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40005400) Timeout count number </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_CR1 >> 18) & 0x3), ((I2C1_CR1 = (I2C1_CR1 & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_CR1  ------------------------------------
// SVD Line: 3591

//  <rtree> SFDITEM_REG__I2C1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005400) Control register 1 </i>
//    <loc> ( (unsigned int)((I2C1_CR1 >> 0) & 0xFFFFFFFF), ((I2C1_CR1 = (I2C1_CR1 & ~(0xF8FC5UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF8FC5) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_CR1_PE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_WUPEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ENGC </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_NOSTRETCH </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_START </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_STOP </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ACK </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_POS </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_SWRST </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_WKUP_DIV </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_WKUP_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_CR2  --------------------------------
// SVD Line: 3653

unsigned int I2C1_CR2 __AT (0x40005404);



// --------------------------------  Field Item: I2C1_CR2_FREQ  -----------------------------------
// SVD Line: 3658

//  <item> SFDITEM_FIELD__I2C1_CR2_FREQ
//    <name> FREQ </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40005404) Peripheral clock frequency </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_CR2 >> 0) & 0x7F), ((I2C1_CR2 = (I2C1_CR2 & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR2_ITERREN  ----------------------------------
// SVD Line: 3663

//  <item> SFDITEM_FIELD__I2C1_CR2_ITERREN
//    <name> ITERREN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005404) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.8..8> ITERREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_DMAEN  -----------------------------------
// SVD Line: 3668

//  <item> SFDITEM_FIELD__I2C1_CR2_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005404) DMA requests enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.11..11> DMAEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR2_LAST  -----------------------------------
// SVD Line: 3673

//  <item> SFDITEM_FIELD__I2C1_CR2_LAST
//    <name> LAST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005404) DMA last transfer </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.12..12> LAST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR2_SBIE  -----------------------------------
// SVD Line: 3678

//  <item> SFDITEM_FIELD__I2C1_CR2_SBIE
//    <name> SBIE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40005404) Start bit (Master mode) interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.16..16> SBIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_ADDRIE  ----------------------------------
// SVD Line: 3683

//  <item> SFDITEM_FIELD__I2C1_CR2_ADDRIE
//    <name> ADDRIE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40005404) Address sent (master mode)/matched (slave mode) interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.17..17> ADDRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_BTFIE  -----------------------------------
// SVD Line: 3688

//  <item> SFDITEM_FIELD__I2C1_CR2_BTFIE
//    <name> BTFIE </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40005404) Byte transfer finished interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.18..18> BTFIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR2_ADD10IE  ----------------------------------
// SVD Line: 3693

//  <item> SFDITEM_FIELD__I2C1_CR2_ADD10IE
//    <name> ADD10IE </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40005404) 10-bit header sent (Master mode) interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.19..19> ADD10IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_STOPIE  ----------------------------------
// SVD Line: 3698

//  <item> SFDITEM_FIELD__I2C1_CR2_STOPIE
//    <name> STOPIE </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40005404) Stop detection (slave mode) interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.20..20> STOPIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR2_RXIE  -----------------------------------
// SVD Line: 3703

//  <item> SFDITEM_FIELD__I2C1_CR2_RXIE
//    <name> RXIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40005404) Data register not empty (receivers) interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.22..22> RXIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR2_TXIE  -----------------------------------
// SVD Line: 3708

//  <item> SFDITEM_FIELD__I2C1_CR2_TXIE
//    <name> TXIE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40005404) Data register empty (transmitters) interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.23..23> TXIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_CR2  ------------------------------------
// SVD Line: 3653

//  <rtree> SFDITEM_REG__I2C1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005404) Control register 2 </i>
//    <loc> ( (unsigned int)((I2C1_CR2 >> 0) & 0xFFFFFFFF), ((I2C1_CR2 = (I2C1_CR2 & ~(0xDF197FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xDF197F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_CR2_FREQ </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_ITERREN </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_DMAEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_LAST </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_SBIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_ADDRIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_BTFIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_ADD10IE </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_STOPIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_RXIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_TXIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_OAR1  --------------------------------
// SVD Line: 3715

unsigned int I2C1_OAR1 __AT (0x40005408);



// --------------------------------  Field Item: I2C1_OAR1_ADD  -----------------------------------
// SVD Line: 3720

//  <item> SFDITEM_FIELD__I2C1_OAR1_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 9..0] RW (@ 0x40005408) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C1_OAR1 >> 0) & 0x3FF), ((I2C1_OAR1 = (I2C1_OAR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_OAR1_ADDMODE  ---------------------------------
// SVD Line: 3725

//  <item> SFDITEM_FIELD__I2C1_OAR1_ADDMODE
//    <name> ADDMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005408) Addressing mode (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR1 ) </loc>
//      <o.15..15> ADDMODE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_OAR1  -----------------------------------
// SVD Line: 3715

//  <rtree> SFDITEM_REG__I2C1_OAR1
//    <name> OAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005408) Own address register 1 </i>
//    <loc> ( (unsigned int)((I2C1_OAR1 >> 0) & 0xFFFFFFFF), ((I2C1_OAR1 = (I2C1_OAR1 & ~(0x83FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x83FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_OAR1_ADD </item>
//    <item> SFDITEM_FIELD__I2C1_OAR1_ADDMODE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_OAR2  --------------------------------
// SVD Line: 3732

unsigned int I2C1_OAR2 __AT (0x4000540C);



// ------------------------------  Field Item: I2C1_OAR2_ENDUAL  ----------------------------------
// SVD Line: 3736

//  <item> SFDITEM_FIELD__I2C1_OAR2_ENDUAL
//    <name> ENDUAL </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000540C) Dual addressing mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR2 ) </loc>
//      <o.0..0> ENDUAL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_OAR2_ADD2  -----------------------------------
// SVD Line: 3741

//  <item> SFDITEM_FIELD__I2C1_OAR2_ADD2
//    <name> ADD2 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x4000540C) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR2 >> 1) & 0x7F), ((I2C1_OAR2 = (I2C1_OAR2 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_OAR2_OA2MSK  ----------------------------------
// SVD Line: 3746

//  <item> SFDITEM_FIELD__I2C1_OAR2_OA2MSK
//    <name> OA2MSK </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x4000540C) Own Address 2 masks </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR2 >> 8) & 0x7), ((I2C1_OAR2 = (I2C1_OAR2 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_OAR2  -----------------------------------
// SVD Line: 3732

//  <rtree> SFDITEM_REG__I2C1_OAR2
//    <name> OAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000540C) OAR2 </i>
//    <loc> ( (unsigned int)((I2C1_OAR2 >> 0) & 0xFFFFFFFF), ((I2C1_OAR2 = (I2C1_OAR2 & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_OAR2_ENDUAL </item>
//    <item> SFDITEM_FIELD__I2C1_OAR2_ADD2 </item>
//    <item> SFDITEM_FIELD__I2C1_OAR2_OA2MSK </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_DR  ---------------------------------
// SVD Line: 3753

unsigned int I2C1_DR __AT (0x40005410);



// ---------------------------------  Field Item: I2C1_DR_DR  -------------------------------------
// SVD Line: 3758

//  <item> SFDITEM_FIELD__I2C1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005410) 8-bit data register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_DR >> 0) & 0xFF), ((I2C1_DR = (I2C1_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C1_DR  ------------------------------------
// SVD Line: 3753

//  <rtree> SFDITEM_REG__I2C1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005410) Data register </i>
//    <loc> ( (unsigned int)((I2C1_DR >> 0) & 0xFFFFFFFF), ((I2C1_DR = (I2C1_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_SR1  --------------------------------
// SVD Line: 3765

unsigned int I2C1_SR1 __AT (0x40005414);



// ---------------------------------  Field Item: I2C1_SR1_SB  ------------------------------------
// SVD Line: 3770

//  <item> SFDITEM_FIELD__I2C1_SR1_SB
//    <name> SB </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005414) Start bit (Master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.0..0> SB
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_ADDR  -----------------------------------
// SVD Line: 3776

//  <item> SFDITEM_FIELD__I2C1_SR1_ADDR
//    <name> ADDR </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005414) Address sent (master mode)/matched (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.1..1> ADDR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_BTF  ------------------------------------
// SVD Line: 3782

//  <item> SFDITEM_FIELD__I2C1_SR1_BTF
//    <name> BTF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005414) Byte transfer finished </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.2..2> BTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_SR1_ADD10  -----------------------------------
// SVD Line: 3788

//  <item> SFDITEM_FIELD__I2C1_SR1_ADD10
//    <name> ADD10 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40005414) 10-bit header sent (Master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.3..3> ADD10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_SR1_STOPF  -----------------------------------
// SVD Line: 3794

//  <item> SFDITEM_FIELD__I2C1_SR1_STOPF
//    <name> STOPF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005414) Stop detection (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.4..4> STOPF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_RXNE  -----------------------------------
// SVD Line: 3800

//  <item> SFDITEM_FIELD__I2C1_SR1_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005414) Data register not empty (receivers) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.6..6> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_TXE  ------------------------------------
// SVD Line: 3806

//  <item> SFDITEM_FIELD__I2C1_SR1_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005414) Data register empty (transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_BERR  -----------------------------------
// SVD Line: 3812

//  <item> SFDITEM_FIELD__I2C1_SR1_BERR
//    <name> BERR </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005414) Bus error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.8..8> BERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_ARLO  -----------------------------------
// SVD Line: 3817

//  <item> SFDITEM_FIELD__I2C1_SR1_ARLO
//    <name> ARLO </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005414) Arbitration lost (master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.9..9> ARLO
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C1_SR1_AF  ------------------------------------
// SVD Line: 3822

//  <item> SFDITEM_FIELD__I2C1_SR1_AF
//    <name> AF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005414) Acknowledge failure </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.10..10> AF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_OVR  ------------------------------------
// SVD Line: 3827

//  <item> SFDITEM_FIELD__I2C1_SR1_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005414) Overrun/Underrun </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.11..11> OVR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_SR1_TIMEOUT  ----------------------------------
// SVD Line: 3832

//  <item> SFDITEM_FIELD__I2C1_SR1_TIMEOUT
//    <name> TIMEOUT </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005414) Timeout or Tlow error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.14..14> TIMEOUT
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_SR1  ------------------------------------
// SVD Line: 3765

//  <rtree> SFDITEM_REG__I2C1_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005414) Status register 1 </i>
//    <loc> ( (unsigned int)((I2C1_SR1 >> 0) & 0xFFFFFFFF), ((I2C1_SR1 = (I2C1_SR1 & ~(0x4F00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4F00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_SR1_SB </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_ADDR </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_BTF </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_ADD10 </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_STOPF </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_RXNE </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_TXE </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_BERR </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_ARLO </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_AF </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_OVR </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_TIMEOUT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_SR2  --------------------------------
// SVD Line: 3839

unsigned int I2C1_SR2 __AT (0x40005418);



// --------------------------------  Field Item: I2C1_SR2_MSL  ------------------------------------
// SVD Line: 3844

//  <item> SFDITEM_FIELD__I2C1_SR2_MSL
//    <name> MSL </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005418) Master/slave </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.0..0> MSL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR2_BUSY  -----------------------------------
// SVD Line: 3850

//  <item> SFDITEM_FIELD__I2C1_SR2_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005418) Bus busy </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.1..1> BUSY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR2_TRA  ------------------------------------
// SVD Line: 3856

//  <item> SFDITEM_FIELD__I2C1_SR2_TRA
//    <name> TRA </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005418) Transmitter/receiver </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.2..2> TRA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_SR2_GENCALL  ----------------------------------
// SVD Line: 3862

//  <item> SFDITEM_FIELD__I2C1_SR2_GENCALL
//    <name> GENCALL </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005418) General call address (Slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.4..4> GENCALL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_SR2_DUALF  -----------------------------------
// SVD Line: 3868

//  <item> SFDITEM_FIELD__I2C1_SR2_DUALF
//    <name> DUALF </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005418) Dual flag (Slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.7..7> DUALF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_SR2_SBUSY  -----------------------------------
// SVD Line: 3874

//  <item> SFDITEM_FIELD__I2C1_SR2_SBUSY
//    <name> SBUSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40005418) Slave busy </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.16..16> SBUSY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_SR2  ------------------------------------
// SVD Line: 3839

//  <rtree> SFDITEM_REG__I2C1_SR2
//    <name> SR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005418) Status register 2 </i>
//    <loc> ( (unsigned int)((I2C1_SR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C1_SR2_MSL </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_BUSY </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_TRA </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_GENCALL </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_DUALF </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_SBUSY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_CCR  --------------------------------
// SVD Line: 3882

unsigned int I2C1_CCR __AT (0x4000541C);



// --------------------------------  Field Item: I2C1_CCR_CCR  ------------------------------------
// SVD Line: 3887

//  <item> SFDITEM_FIELD__I2C1_CCR_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4000541C) Clock control register in Fm/Sm mode (Master mode) </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C1_CCR >> 0) & 0xFFF), ((I2C1_CCR = (I2C1_CCR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: I2C1_CCR_FP  ------------------------------------
// SVD Line: 3892

//  <item> SFDITEM_FIELD__I2C1_CCR_FP
//    <name> FP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000541C) I2C master mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CCR ) </loc>
//      <o.13..13> FP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CCR_DUTY  -----------------------------------
// SVD Line: 3897

//  <item> SFDITEM_FIELD__I2C1_CCR_DUTY
//    <name> DUTY </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000541C) Fm mode duty cycle </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CCR ) </loc>
//      <o.14..14> DUTY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C1_CCR_FS  ------------------------------------
// SVD Line: 3902

//  <item> SFDITEM_FIELD__I2C1_CCR_FS
//    <name> FS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000541C) I2C master mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CCR ) </loc>
//      <o.15..15> FS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_CCR  ------------------------------------
// SVD Line: 3882

//  <rtree> SFDITEM_REG__I2C1_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000541C) Clock control register </i>
//    <loc> ( (unsigned int)((I2C1_CCR >> 0) & 0xFFFFFFFF), ((I2C1_CCR = (I2C1_CCR & ~(0xEFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xEFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_CCR_CCR </item>
//    <item> SFDITEM_FIELD__I2C1_CCR_FP </item>
//    <item> SFDITEM_FIELD__I2C1_CCR_DUTY </item>
//    <item> SFDITEM_FIELD__I2C1_CCR_FS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_TRISE  -------------------------------
// SVD Line: 3909

unsigned int I2C1_TRISE __AT (0x40005420);



// ------------------------------  Field Item: I2C1_TRISE_TRISE  ----------------------------------
// SVD Line: 3914

//  <item> SFDITEM_FIELD__I2C1_TRISE_TRISE
//    <name> TRISE </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40005420) Maximum rise time in Fm+/Fm/Sm mode (Master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TRISE >> 0) & 0x7F), ((I2C1_TRISE = (I2C1_TRISE & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: I2C1_TRISE_THOLDDATA  --------------------------------
// SVD Line: 3919

//  <item> SFDITEM_FIELD__I2C1_TRISE_THOLDDATA
//    <name> THOLDDATA </name>
//    <rw> 
//    <i> [Bits 11..7] RW (@ 0x40005420) Data hold time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TRISE >> 7) & 0x1F), ((I2C1_TRISE = (I2C1_TRISE & ~(0x1FUL << 7 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 7 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: I2C1_TRISE_THOLDDATA_SEL  ------------------------------
// SVD Line: 3924

//  <item> SFDITEM_FIELD__I2C1_TRISE_THOLDDATA_SEL
//    <name> THOLDDATA_SEL </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005420) Data hold time select </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_TRISE ) </loc>
//      <o.12..12> THOLDDATA_SEL
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: I2C1_TRISE  -----------------------------------
// SVD Line: 3909

//  <rtree> SFDITEM_REG__I2C1_TRISE
//    <name> TRISE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005420) TRISE register </i>
//    <loc> ( (unsigned int)((I2C1_TRISE >> 0) & 0xFFFFFFFF), ((I2C1_TRISE = (I2C1_TRISE & ~(0x1FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_TRISE_TRISE </item>
//    <item> SFDITEM_FIELD__I2C1_TRISE_THOLDDATA </item>
//    <item> SFDITEM_FIELD__I2C1_TRISE_THOLDDATA_SEL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_OAR3  --------------------------------
// SVD Line: 3931

unsigned int I2C1_OAR3 __AT (0x40005428);



// -----------------------------  Field Item: I2C1_OAR3_ENTRIPLE  ---------------------------------
// SVD Line: 3935

//  <item> SFDITEM_FIELD__I2C1_OAR3_ENTRIPLE
//    <name> ENTRIPLE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005428) Triple addressing mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR3 ) </loc>
//      <o.0..0> ENTRIPLE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_OAR3_ADD3  -----------------------------------
// SVD Line: 3940

//  <item> SFDITEM_FIELD__I2C1_OAR3_ADD3
//    <name> ADD3 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005428) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR3 >> 1) & 0x7F), ((I2C1_OAR3 = (I2C1_OAR3 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_OAR3  -----------------------------------
// SVD Line: 3931

//  <rtree> SFDITEM_REG__I2C1_OAR3
//    <name> OAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005428) OAR3 </i>
//    <loc> ( (unsigned int)((I2C1_OAR3 >> 0) & 0xFFFFFFFF), ((I2C1_OAR3 = (I2C1_OAR3 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_OAR3_ENTRIPLE </item>
//    <item> SFDITEM_FIELD__I2C1_OAR3_ADD3 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C1  -------------------------------------
// SVD Line: 3575

//  <view> I2C1
//    <name> I2C1 </name>
//    <item> SFDITEM_REG__I2C1_CR1 </item>
//    <item> SFDITEM_REG__I2C1_CR2 </item>
//    <item> SFDITEM_REG__I2C1_OAR1 </item>
//    <item> SFDITEM_REG__I2C1_OAR2 </item>
//    <item> SFDITEM_REG__I2C1_DR </item>
//    <item> SFDITEM_REG__I2C1_SR1 </item>
//    <item> SFDITEM_REG__I2C1_SR2 </item>
//    <item> SFDITEM_REG__I2C1_CCR </item>
//    <item> SFDITEM_REG__I2C1_TRISE </item>
//    <item> SFDITEM_REG__I2C1_OAR3 </item>
//  </view>
//  


// -----------------------------  Register Item Address: IWDG_KR  ---------------------------------
// SVD Line: 3959

unsigned int IWDG_KR __AT (0x40003000);



// ---------------------------------  Field Item: IWDG_KR_KEY  ------------------------------------
// SVD Line: 3964

//  <item> SFDITEM_FIELD__IWDG_KR_KEY
//    <name> KEY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003000) IWDG KEY </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_KR >> 0) & 0xFFFF), ((IWDG_KR = (IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_KR  ------------------------------------
// SVD Line: 3959

//  <rtree> SFDITEM_REG__IWDG_KR
//    <name> KR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003000) Key register (IWDG_KR) </i>
//    <loc> ( (unsigned int)((IWDG_KR >> 0) & 0xFFFFFFFF), ((IWDG_KR = (IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_KR_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_PR  ---------------------------------
// SVD Line: 3971

unsigned int IWDG_PR __AT (0x40003004);



// ---------------------------------  Field Item: IWDG_PR_PR  -------------------------------------
// SVD Line: 3976

//  <item> SFDITEM_FIELD__IWDG_PR_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40003004) IWDG preload </i>
//    <edit> 
//      <loc> ( (unsigned char)((IWDG_PR >> 0) & 0x7), ((IWDG_PR = (IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_PR  ------------------------------------
// SVD Line: 3971

//  <rtree> SFDITEM_REG__IWDG_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003004) Prescaler register (IWDG_PR) </i>
//    <loc> ( (unsigned int)((IWDG_PR >> 0) & 0xFFFFFFFF), ((IWDG_PR = (IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_PR_PR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_RLR  --------------------------------
// SVD Line: 3983

unsigned int IWDG_RLR __AT (0x40003008);



// ---------------------------------  Field Item: IWDG_RLR_RL  ------------------------------------
// SVD Line: 3988

//  <item> SFDITEM_FIELD__IWDG_RLR_RL
//    <name> RL </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40003008) IWDG reload </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_RLR >> 0) & 0xFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_RLR  ------------------------------------
// SVD Line: 3983

//  <rtree> SFDITEM_REG__IWDG_RLR
//    <name> RLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003008) Reload register (IWDG_RLR) </i>
//    <loc> ( (unsigned int)((IWDG_RLR >> 0) & 0xFFFFFFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_RLR_RL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_SR  ---------------------------------
// SVD Line: 3995

unsigned int IWDG_SR __AT (0x4000300C);



// ---------------------------------  Field Item: IWDG_SR_PVU  ------------------------------------
// SVD Line: 4000

//  <item> SFDITEM_FIELD__IWDG_SR_PVU
//    <name> PVU </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000300C) Watchdog prescaler value update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.0..0> PVU
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: IWDG_SR_RVU  ------------------------------------
// SVD Line: 4006

//  <item> SFDITEM_FIELD__IWDG_SR_RVU
//    <name> RVU </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000300C) Watchdog counter reload value update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.1..1> RVU
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: IWDG_SR_IVU  ------------------------------------
// SVD Line: 4012

//  <item> SFDITEM_FIELD__IWDG_SR_IVU
//    <name> IVU </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4000300C) Watchdog Interrupt value update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.3..3> IVU
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: IWDG_SR_IF  -------------------------------------
// SVD Line: 4018

//  <item> SFDITEM_FIELD__IWDG_SR_IF
//    <name> IF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4000300C) Watchdog interrupt status </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.4..4> IF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_SR  ------------------------------------
// SVD Line: 3995

//  <rtree> SFDITEM_REG__IWDG_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000300C) Status register (IWDG_SR) </i>
//    <loc> ( (unsigned int)((IWDG_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IWDG_SR_PVU </item>
//    <item> SFDITEM_FIELD__IWDG_SR_RVU </item>
//    <item> SFDITEM_FIELD__IWDG_SR_IVU </item>
//    <item> SFDITEM_FIELD__IWDG_SR_IF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: IWDG_ICNTR  -------------------------------
// SVD Line: 4026

unsigned int IWDG_ICNTR __AT (0x40003010);



// ------------------------------  Field Item: IWDG_ICNTR_ICNTR  ----------------------------------
// SVD Line: 4030

//  <item> SFDITEM_FIELD__IWDG_ICNTR_ICNTR
//    <name> ICNTR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40003010) Watchdog prescaler value update </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_ICNTR >> 0) & 0xFFF), ((IWDG_ICNTR = (IWDG_ICNTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: IWDG_ICNTR  -----------------------------------
// SVD Line: 4026

//  <rtree> SFDITEM_REG__IWDG_ICNTR
//    <name> ICNTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003010) ICNTR </i>
//    <loc> ( (unsigned int)((IWDG_ICNTR >> 0) & 0xFFFFFFFF), ((IWDG_ICNTR = (IWDG_ICNTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_ICNTR_ICNTR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_ICR  --------------------------------
// SVD Line: 4037

unsigned int IWDG_ICR __AT (0x40003014);



// --------------------------------  Field Item: IWDG_ICR_IER  ------------------------------------
// SVD Line: 4041

//  <item> SFDITEM_FIELD__IWDG_ICR_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003014) Watchdog Interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_ICR ) </loc>
//      <o.0..0> IER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IWDG_ICR_ICR  ------------------------------------
// SVD Line: 4046

//  <item> SFDITEM_FIELD__IWDG_ICR_ICR
//    <name> ICR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003014) Watchdog interrupt status clear </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_ICR ) </loc>
//      <o.1..1> ICR
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_ICR  ------------------------------------
// SVD Line: 4037

//  <rtree> SFDITEM_REG__IWDG_ICR
//    <name> ICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003014) ICR </i>
//    <loc> ( (unsigned int)((IWDG_ICR >> 0) & 0xFFFFFFFF), ((IWDG_ICR = (IWDG_ICR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_ICR_IER </item>
//    <item> SFDITEM_FIELD__IWDG_ICR_ICR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: IWDG  -------------------------------------
// SVD Line: 3949

//  <view> IWDG
//    <name> IWDG </name>
//    <item> SFDITEM_REG__IWDG_KR </item>
//    <item> SFDITEM_REG__IWDG_PR </item>
//    <item> SFDITEM_REG__IWDG_RLR </item>
//    <item> SFDITEM_REG__IWDG_SR </item>
//    <item> SFDITEM_REG__IWDG_ICNTR </item>
//    <item> SFDITEM_REG__IWDG_ICR </item>
//  </view>
//  


// ----------------------------  Register Item Address: LPTIM_ISR  --------------------------------
// SVD Line: 4070

unsigned int LPTIM_ISR __AT (0x40007C00);



// -------------------------------  Field Item: LPTIM_ISR_ARRM  -----------------------------------
// SVD Line: 4075

//  <item> SFDITEM_FIELD__LPTIM_ISR_ARRM
//    <name> ARRM </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40007C00) Autoreload match </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_ISR ) </loc>
//      <o.1..1> ARRM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPTIM_ISR_ARROK  ----------------------------------
// SVD Line: 4081

//  <item> SFDITEM_FIELD__LPTIM_ISR_ARROK
//    <name> ARROK </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40007C00) Autoreload register update OK </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_ISR ) </loc>
//      <o.4..4> ARROK
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM_ISR  -----------------------------------
// SVD Line: 4070

//  <rtree> SFDITEM_REG__LPTIM_ISR
//    <name> ISR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C00) Interrupt and Status Register </i>
//    <loc> ( (unsigned int)((LPTIM_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__LPTIM_ISR_ARRM </item>
//    <item> SFDITEM_FIELD__LPTIM_ISR_ARROK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_ICR  --------------------------------
// SVD Line: 4089

unsigned int LPTIM_ICR __AT (0x40007C04);



// ------------------------------  Field Item: LPTIM_ICR_ARRMCF  ----------------------------------
// SVD Line: 4094

//  <item> SFDITEM_FIELD__LPTIM_ICR_ARRMCF
//    <name> ARRMCF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C04) Autoreload match clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_ICR ) </loc>
//      <o.1..1> ARRMCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM_ICR_ARROKCF  ---------------------------------
// SVD Line: 4099

//  <item> SFDITEM_FIELD__LPTIM_ICR_ARROKCF
//    <name> ARROKCF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007C04) Autoreload register update OK clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_ICR ) </loc>
//      <o.4..4> ARROKCF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM_ICR  -----------------------------------
// SVD Line: 4089

//  <rtree> SFDITEM_REG__LPTIM_ICR
//    <name> ICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C04) Interrupt Clear Register </i>
//    <loc> ( (unsigned int)((LPTIM_ICR >> 0) & 0xFFFFFFFF), ((LPTIM_ICR = (LPTIM_ICR & ~(0x12UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x12) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_ICR_ARRMCF </item>
//    <item> SFDITEM_FIELD__LPTIM_ICR_ARROKCF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_IER  --------------------------------
// SVD Line: 4106

unsigned int LPTIM_IER __AT (0x40007C08);



// ------------------------------  Field Item: LPTIM_IER_ARRMIE  ----------------------------------
// SVD Line: 4111

//  <item> SFDITEM_FIELD__LPTIM_IER_ARRMIE
//    <name> ARRMIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C08) Autoreload match Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_IER ) </loc>
//      <o.1..1> ARRMIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM_IER_ARROKIE  ---------------------------------
// SVD Line: 4116

//  <item> SFDITEM_FIELD__LPTIM_IER_ARROKIE
//    <name> ARROKIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007C08) Autoreload register update OK Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_IER ) </loc>
//      <o.4..4> ARROKIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM_IER  -----------------------------------
// SVD Line: 4106

//  <rtree> SFDITEM_REG__LPTIM_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C08) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((LPTIM_IER >> 0) & 0xFFFFFFFF), ((LPTIM_IER = (LPTIM_IER & ~(0x12UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x12) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_IER_ARRMIE </item>
//    <item> SFDITEM_FIELD__LPTIM_IER_ARROKIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_CFGR  -------------------------------
// SVD Line: 4123

unsigned int LPTIM_CFGR __AT (0x40007C0C);



// ------------------------------  Field Item: LPTIM_CFGR_PRESC  ----------------------------------
// SVD Line: 4128

//  <item> SFDITEM_FIELD__LPTIM_CFGR_PRESC
//    <name> PRESC </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40007C0C) Clock prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM_CFGR >> 9) & 0x7), ((LPTIM_CFGR = (LPTIM_CFGR & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: LPTIM_CFGR_PRELOAD  ---------------------------------
// SVD Line: 4133

//  <item> SFDITEM_FIELD__LPTIM_CFGR_PRELOAD
//    <name> PRELOAD </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40007C0C) Registers update mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_CFGR ) </loc>
//      <o.22..22> PRELOAD
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM_CFGR  -----------------------------------
// SVD Line: 4123

//  <rtree> SFDITEM_REG__LPTIM_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C0C) Configuration Register </i>
//    <loc> ( (unsigned int)((LPTIM_CFGR >> 0) & 0xFFFFFFFF), ((LPTIM_CFGR = (LPTIM_CFGR & ~(0x400E00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x400E00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_CFGR_PRESC </item>
//    <item> SFDITEM_FIELD__LPTIM_CFGR_PRELOAD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: LPTIM_CR  --------------------------------
// SVD Line: 4140

unsigned int LPTIM_CR __AT (0x40007C10);



// -------------------------------  Field Item: LPTIM_CR_ENABLE  ----------------------------------
// SVD Line: 4145

//  <item> SFDITEM_FIELD__LPTIM_CR_ENABLE
//    <name> ENABLE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C10) LPTIM enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_CR ) </loc>
//      <o.0..0> ENABLE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM_CR_SNGSTRT  ----------------------------------
// SVD Line: 4150

//  <item> SFDITEM_FIELD__LPTIM_CR_SNGSTRT
//    <name> SNGSTRT </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C10) LPTIM start in Single mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_CR ) </loc>
//      <o.1..1> SNGSTRT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM_CR_CNTSTRT  ----------------------------------
// SVD Line: 4155

//  <item> SFDITEM_FIELD__LPTIM_CR_CNTSTRT
//    <name> CNTSTRT </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007C10) Timer start in Continuous mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_CR ) </loc>
//      <o.2..2> CNTSTRT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM_CR_COUNTRST  ---------------------------------
// SVD Line: 4160

//  <item> SFDITEM_FIELD__LPTIM_CR_COUNTRST
//    <name> COUNTRST </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007C10) Counter reset </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_CR ) </loc>
//      <o.3..3> COUNTRST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPTIM_CR_RSTARE  ----------------------------------
// SVD Line: 4165

//  <item> SFDITEM_FIELD__LPTIM_CR_RSTARE
//    <name> RSTARE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007C10) Reset after read enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_CR ) </loc>
//      <o.4..4> RSTARE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM_CR  ------------------------------------
// SVD Line: 4140

//  <rtree> SFDITEM_REG__LPTIM_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C10) Control Register </i>
//    <loc> ( (unsigned int)((LPTIM_CR >> 0) & 0xFFFFFFFF), ((LPTIM_CR = (LPTIM_CR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_CR_ENABLE </item>
//    <item> SFDITEM_FIELD__LPTIM_CR_SNGSTRT </item>
//    <item> SFDITEM_FIELD__LPTIM_CR_CNTSTRT </item>
//    <item> SFDITEM_FIELD__LPTIM_CR_COUNTRST </item>
//    <item> SFDITEM_FIELD__LPTIM_CR_RSTARE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_ARR  --------------------------------
// SVD Line: 4172

unsigned int LPTIM_ARR __AT (0x40007C18);



// --------------------------------  Field Item: LPTIM_ARR_ARR  -----------------------------------
// SVD Line: 4177

//  <item> SFDITEM_FIELD__LPTIM_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007C18) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM_ARR >> 0) & 0xFFFF), ((LPTIM_ARR = (LPTIM_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM_ARR  -----------------------------------
// SVD Line: 4172

//  <rtree> SFDITEM_REG__LPTIM_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C18) Autoreload Register </i>
//    <loc> ( (unsigned int)((LPTIM_ARR >> 0) & 0xFFFFFFFF), ((LPTIM_ARR = (LPTIM_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_CNT  --------------------------------
// SVD Line: 4184

unsigned int LPTIM_CNT __AT (0x40007C1C);



// --------------------------------  Field Item: LPTIM_CNT_CNT  -----------------------------------
// SVD Line: 4189

//  <item> SFDITEM_FIELD__LPTIM_CNT_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40007C1C) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM_CNT >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM_CNT  -----------------------------------
// SVD Line: 4184

//  <rtree> SFDITEM_REG__LPTIM_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C1C) Counter Register </i>
//    <loc> ( (unsigned int)((LPTIM_CNT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__LPTIM_CNT_CNT </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: LPTIM  -------------------------------------
// SVD Line: 4055

//  <view> LPTIM
//    <name> LPTIM </name>
//    <item> SFDITEM_REG__LPTIM_ISR </item>
//    <item> SFDITEM_REG__LPTIM_ICR </item>
//    <item> SFDITEM_REG__LPTIM_IER </item>
//    <item> SFDITEM_REG__LPTIM_CFGR </item>
//    <item> SFDITEM_REG__LPTIM_CR </item>
//    <item> SFDITEM_REG__LPTIM_ARR </item>
//    <item> SFDITEM_REG__LPTIM_CNT </item>
//  </view>
//  


// ----------------------------  Register Item Address: LPUART_CR1  -------------------------------
// SVD Line: 4208

unsigned int LPUART_CR1 __AT (0x40008000);



// --------------------------------  Field Item: LPUART_CR1_UE  -----------------------------------
// SVD Line: 4212

//  <item> SFDITEM_FIELD__LPUART_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40008000) LPUART enabled </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.0..0> UE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR1_UESM  ----------------------------------
// SVD Line: 4217

//  <item> SFDITEM_FIELD__LPUART_CR1_UESM
//    <name> UESM </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40008000) LPUART enabled in Stop mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.1..1> UESM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART_CR1_RE  -----------------------------------
// SVD Line: 4222

//  <item> SFDITEM_FIELD__LPUART_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40008000) Receive enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART_CR1_TE  -----------------------------------
// SVD Line: 4227

//  <item> SFDITEM_FIELD__LPUART_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40008000) Transfer enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR1_IDLEIE  ---------------------------------
// SVD Line: 4232

//  <item> SFDITEM_FIELD__LPUART_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40008000) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR1_RXNEIE  ---------------------------------
// SVD Line: 4237

//  <item> SFDITEM_FIELD__LPUART_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40008000) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR1_TCIE  ----------------------------------
// SVD Line: 4242

//  <item> SFDITEM_FIELD__LPUART_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40008000) End of Transfer interrupt enabled </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR1_TXEIE  ----------------------------------
// SVD Line: 4247

//  <item> SFDITEM_FIELD__LPUART_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40008000) TXE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR1_PEIE  ----------------------------------
// SVD Line: 4252

//  <item> SFDITEM_FIELD__LPUART_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40008000) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART_CR1_PS  -----------------------------------
// SVD Line: 4257

//  <item> SFDITEM_FIELD__LPUART_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40008000) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR1_PCE  -----------------------------------
// SVD Line: 4262

//  <item> SFDITEM_FIELD__LPUART_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40008000) Parity control </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR1_WAKE  ----------------------------------
// SVD Line: 4267

//  <item> SFDITEM_FIELD__LPUART_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40008000) Receive wake-up mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART_CR1_M0  -----------------------------------
// SVD Line: 4272

//  <item> SFDITEM_FIELD__LPUART_CR1_M0
//    <name> M0 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40008000) Configure the word length in combination with M1 </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.12..12> M0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR1_MME  -----------------------------------
// SVD Line: 4277

//  <item> SFDITEM_FIELD__LPUART_CR1_MME
//    <name> MME </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40008000) Silent mode enabled </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.13..13> MME
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR1_CMIE  ----------------------------------
// SVD Line: 4282

//  <item> SFDITEM_FIELD__LPUART_CR1_CMIE
//    <name> CMIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40008000) Character match interrupt enabled </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.14..14> CMIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR1_DEDT  ----------------------------------
// SVD Line: 4287

//  <item> SFDITEM_FIELD__LPUART_CR1_DEDT
//    <name> DEDT </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40008000) The time between the transmit frame stop bit and the invalid DE (driver enable) signal </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART_CR1 >> 16) & 0x1F), ((LPUART_CR1 = (LPUART_CR1 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR1_DEAT  ----------------------------------
// SVD Line: 4292

//  <item> SFDITEM_FIELD__LPUART_CR1_DEAT
//    <name> DEAT </name>
//    <rw> 
//    <i> [Bits 25..21] RW (@ 0x40008000) The time between the DE (driver enable) signal validity and the start bit </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART_CR1 >> 21) & 0x1F), ((LPUART_CR1 = (LPUART_CR1 & ~(0x1FUL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: LPUART_CR1_M1  -----------------------------------
// SVD Line: 4297

//  <item> SFDITEM_FIELD__LPUART_CR1_M1
//    <name> M1 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40008000) The value of {M1,M0} the configurate length </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.28..28> M1
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART_CR1  -----------------------------------
// SVD Line: 4208

//  <rtree> SFDITEM_REG__LPUART_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008000) CR1 </i>
//    <loc> ( (unsigned int)((LPUART_CR1 >> 0) & 0xFFFFFFFF), ((LPUART_CR1 = (LPUART_CR1 & ~(0x13FF7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x13FF7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART_CR1_UE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_UESM </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_RE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_TE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_PS </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_PCE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_M0 </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_MME </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_CMIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_DEDT </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_DEAT </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_M1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART_CR2  -------------------------------
// SVD Line: 4304

unsigned int LPUART_CR2 __AT (0x40008004);



// ------------------------------  Field Item: LPUART_CR2_ADDM7  ----------------------------------
// SVD Line: 4308

//  <item> SFDITEM_FIELD__LPUART_CR2_ADDM7
//    <name> ADDM7 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40008004) 7bit/4bit address detection configuration </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR2 ) </loc>
//      <o.4..4> ADDM7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR2_STOP  ----------------------------------
// SVD Line: 4313

//  <item> SFDITEM_FIELD__LPUART_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40008004) Stop bit configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART_CR2 >> 12) & 0x3), ((LPUART_CR2 = (LPUART_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR2_SWAP  ----------------------------------
// SVD Line: 4318

//  <item> SFDITEM_FIELD__LPUART_CR2_SWAP
//    <name> SWAP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40008004) TX/RX pin interchangeable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR2 ) </loc>
//      <o.15..15> SWAP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR2_RXINV  ----------------------------------
// SVD Line: 4323

//  <item> SFDITEM_FIELD__LPUART_CR2_RXINV
//    <name> RXINV </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40008004) The RX pin is active level inverting </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR2 ) </loc>
//      <o.16..16> RXINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR2_TXINV  ----------------------------------
// SVD Line: 4328

//  <item> SFDITEM_FIELD__LPUART_CR2_TXINV
//    <name> TXINV </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40008004) TX pin active level inverted </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR2 ) </loc>
//      <o.17..17> TXINV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPUART_CR2_DATAINV  ---------------------------------
// SVD Line: 4333

//  <item> SFDITEM_FIELD__LPUART_CR2_DATAINV
//    <name> DATAINV </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40008004) Inverse binary data processing </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR2 ) </loc>
//      <o.18..18> DATAINV
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPUART_CR2_MSBFIRST  --------------------------------
// SVD Line: 4338

//  <item> SFDITEM_FIELD__LPUART_CR2_MSBFIRST
//    <name> MSBFIRST </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40008004) MSB first </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR2 ) </loc>
//      <o.19..19> MSBFIRST
//    </check>
//  </item>
//  


// --------------------------  Field Item: LPUART_CR2_TXOE_ALWAYS_ON  -----------------------------
// SVD Line: 4343

//  <item> SFDITEM_FIELD__LPUART_CR2_TXOE_ALWAYS_ON
//    <name> TXOE_ALWAYS_ON </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40008004) TXOE_ALWAYS_ON </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR2 ) </loc>
//      <o.20..20> TXOE_ALWAYS_ON
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR2_ADD  -----------------------------------
// SVD Line: 4347

//  <item> SFDITEM_FIELD__LPUART_CR2_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40008004) LPUART address </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART_CR2 >> 24) & 0xFF), ((LPUART_CR2 = (LPUART_CR2 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPUART_CR2  -----------------------------------
// SVD Line: 4304

//  <rtree> SFDITEM_REG__LPUART_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008004) CR2 </i>
//    <loc> ( (unsigned int)((LPUART_CR2 >> 0) & 0xFFFFFFFF), ((LPUART_CR2 = (LPUART_CR2 & ~(0xFF1FB010UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF1FB010) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART_CR2_ADDM7 </item>
//    <item> SFDITEM_FIELD__LPUART_CR2_STOP </item>
//    <item> SFDITEM_FIELD__LPUART_CR2_SWAP </item>
//    <item> SFDITEM_FIELD__LPUART_CR2_RXINV </item>
//    <item> SFDITEM_FIELD__LPUART_CR2_TXINV </item>
//    <item> SFDITEM_FIELD__LPUART_CR2_DATAINV </item>
//    <item> SFDITEM_FIELD__LPUART_CR2_MSBFIRST </item>
//    <item> SFDITEM_FIELD__LPUART_CR2_TXOE_ALWAYS_ON </item>
//    <item> SFDITEM_FIELD__LPUART_CR2_ADD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART_CR3  -------------------------------
// SVD Line: 4354

unsigned int LPUART_CR3 __AT (0x40008008);



// -------------------------------  Field Item: LPUART_CR3_EIE  -----------------------------------
// SVD Line: 4358

//  <item> SFDITEM_FIELD__LPUART_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40008008) Error interrupts are enabled </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR3_HDSEL  ----------------------------------
// SVD Line: 4363

//  <item> SFDITEM_FIELD__LPUART_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40008008) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR3_DMAR  ----------------------------------
// SVD Line: 4368

//  <item> SFDITEM_FIELD__LPUART_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40008008) Enable DMA on reception </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR3_DMAT  ----------------------------------
// SVD Line: 4373

//  <item> SFDITEM_FIELD__LPUART_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40008008) Enable DMA while transmitting </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR3_RTSE  ----------------------------------
// SVD Line: 4378

//  <item> SFDITEM_FIELD__LPUART_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40008008) RTS enabled </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR3_CTSE  ----------------------------------
// SVD Line: 4383

//  <item> SFDITEM_FIELD__LPUART_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40008008) CTS enabled </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR3_CTSIE  ----------------------------------
// SVD Line: 4388

//  <item> SFDITEM_FIELD__LPUART_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40008008) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR3_OVRDIS  ---------------------------------
// SVD Line: 4393

//  <item> SFDITEM_FIELD__LPUART_CR3_OVRDIS
//    <name> OVRDIS </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40008008) Overrun is prohibited </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.12..12> OVRDIS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR3_DDRE  ----------------------------------
// SVD Line: 4398

//  <item> SFDITEM_FIELD__LPUART_CR3_DDRE
//    <name> DDRE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40008008) Whether DMA is disabled when receiving an error </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.13..13> DDRE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR3_DEM  -----------------------------------
// SVD Line: 4403

//  <item> SFDITEM_FIELD__LPUART_CR3_DEM
//    <name> DEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40008008) DE mode enabled </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.14..14> DEM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR3_DEP  -----------------------------------
// SVD Line: 4408

//  <item> SFDITEM_FIELD__LPUART_CR3_DEP
//    <name> DEP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40008008) DE polarity selection </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.15..15> DEP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR3_WUS  -----------------------------------
// SVD Line: 4413

//  <item> SFDITEM_FIELD__LPUART_CR3_WUS
//    <name> WUS </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40008008) Low-power wake-up options </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART_CR3 >> 20) & 0x3), ((LPUART_CR3 = (LPUART_CR3 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR3_WUFIE  ----------------------------------
// SVD Line: 4418

//  <item> SFDITEM_FIELD__LPUART_CR3_WUFIE
//    <name> WUFIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40008008) Low-power wake-up interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.22..22> WUFIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART_CR3  -----------------------------------
// SVD Line: 4354

//  <rtree> SFDITEM_REG__LPUART_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008008) CR3 </i>
//    <loc> ( (unsigned int)((LPUART_CR3 >> 0) & 0xFFFFFFFF), ((LPUART_CR3 = (LPUART_CR3 & ~(0x70F7C9UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70F7C9) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART_CR3_EIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_OVRDIS </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_DDRE </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_DEM </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_DEP </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_WUS </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_WUFIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART_BRR  -------------------------------
// SVD Line: 4425

unsigned int LPUART_BRR __AT (0x4000800C);



// -------------------------------  Field Item: LPUART_BRR_BBR  -----------------------------------
// SVD Line: 4429

//  <item> SFDITEM_FIELD__LPUART_BRR_BBR
//    <name> BBR </name>
//    <rw> 
//    <i> [Bits 19..0] RW (@ 0x4000800C) LPUART baud rate </i>
//    <edit> 
//      <loc> ( (unsigned int)((LPUART_BRR >> 0) & 0xFFFFF), ((LPUART_BRR = (LPUART_BRR & ~(0xFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPUART_BRR  -----------------------------------
// SVD Line: 4425

//  <rtree> SFDITEM_REG__LPUART_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000800C) BRR </i>
//    <loc> ( (unsigned int)((LPUART_BRR >> 0) & 0xFFFFFFFF), ((LPUART_BRR = (LPUART_BRR & ~(0xFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART_BRR_BBR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART_RQR  -------------------------------
// SVD Line: 4436

unsigned int LPUART_RQR __AT (0x40008018);



// ------------------------------  Field Item: LPUART_RQR_SBKRQ  ----------------------------------
// SVD Line: 4440

//  <item> SFDITEM_FIELD__LPUART_RQR_SBKRQ
//    <name> SBKRQ </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40008018) Send an abort request </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_RQR ) </loc>
//      <o.1..1> SBKRQ
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_RQR_MMRQ  ----------------------------------
// SVD Line: 4445

//  <item> SFDITEM_FIELD__LPUART_RQR_MMRQ
//    <name> MMRQ </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40008018) Silent mode request </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_RQR ) </loc>
//      <o.2..2> MMRQ
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART_RQR  -----------------------------------
// SVD Line: 4436

//  <rtree> SFDITEM_REG__LPUART_RQR
//    <name> RQR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008018) RQR </i>
//    <loc> ( (unsigned int)((LPUART_RQR >> 0) & 0xFFFFFFFF), ((LPUART_RQR = (LPUART_RQR & ~(0x6UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x6) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART_RQR_SBKRQ </item>
//    <item> SFDITEM_FIELD__LPUART_RQR_MMRQ </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART_ISR  -------------------------------
// SVD Line: 4452

unsigned int LPUART_ISR __AT (0x4000801C);



// --------------------------------  Field Item: LPUART_ISR_PE  -----------------------------------
// SVD Line: 4456

//  <item> SFDITEM_FIELD__LPUART_ISR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000801C) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART_ISR_FE  -----------------------------------
// SVD Line: 4462

//  <item> SFDITEM_FIELD__LPUART_ISR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000801C) Frame error flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART_ISR_NE  -----------------------------------
// SVD Line: 4468

//  <item> SFDITEM_FIELD__LPUART_ISR_NE
//    <name> NE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4000801C) START bit noise flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.2..2> NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_ORE  -----------------------------------
// SVD Line: 4474

//  <item> SFDITEM_FIELD__LPUART_ISR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4000801C) Overrun error flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_IDLE  ----------------------------------
// SVD Line: 4480

//  <item> SFDITEM_FIELD__LPUART_ISR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4000801C) idle flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_RXNE  ----------------------------------
// SVD Line: 4486

//  <item> SFDITEM_FIELD__LPUART_ISR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x4000801C) RX register not empty </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART_ISR_TC  -----------------------------------
// SVD Line: 4492

//  <item> SFDITEM_FIELD__LPUART_ISR_TC
//    <name> TC </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x4000801C) Transmission completion flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_TXE  -----------------------------------
// SVD Line: 4498

//  <item> SFDITEM_FIELD__LPUART_ISR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x4000801C) TX register empty </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_ISR_CTSIF  ----------------------------------
// SVD Line: 4504

//  <item> SFDITEM_FIELD__LPUART_ISR_CTSIF
//    <name> CTSIF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4000801C) CTS interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.9..9> CTSIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_CTS  -----------------------------------
// SVD Line: 4510

//  <item> SFDITEM_FIELD__LPUART_ISR_CTS
//    <name> CTS </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x4000801C) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.10..10> CTS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_BUSY  ----------------------------------
// SVD Line: 4516

//  <item> SFDITEM_FIELD__LPUART_ISR_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000801C) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.16..16> BUSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_CMF  -----------------------------------
// SVD Line: 4522

//  <item> SFDITEM_FIELD__LPUART_ISR_CMF
//    <name> CMF </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x4000801C) Address match flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.17..17> CMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_SBKF  ----------------------------------
// SVD Line: 4528

//  <item> SFDITEM_FIELD__LPUART_ISR_SBKF
//    <name> SBKF </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x4000801C) Send abort flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.18..18> SBKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_RWU  -----------------------------------
// SVD Line: 4534

//  <item> SFDITEM_FIELD__LPUART_ISR_RWU
//    <name> RWU </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x4000801C) Receive Mute mode wake-up flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.19..19> RWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_WUF  -----------------------------------
// SVD Line: 4540

//  <item> SFDITEM_FIELD__LPUART_ISR_WUF
//    <name> WUF </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x4000801C) Wake flag from low-power mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.20..20> WUF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_ISR_TEACK  ----------------------------------
// SVD Line: 4546

//  <item> SFDITEM_FIELD__LPUART_ISR_TEACK
//    <name> TEACK </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x4000801C) Transport enable acknowledgement flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.21..21> TEACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_ISR_REACK  ----------------------------------
// SVD Line: 4552

//  <item> SFDITEM_FIELD__LPUART_ISR_REACK
//    <name> REACK </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x4000801C) Receive the enable acknowledgment flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.22..22> REACK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART_ISR  -----------------------------------
// SVD Line: 4452

//  <rtree> SFDITEM_REG__LPUART_ISR
//    <name> ISR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000801C) ISR </i>
//    <loc> ( (unsigned int)((LPUART_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__LPUART_ISR_PE </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_FE </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_NE </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_ORE </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_IDLE </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_RXNE </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_TC </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_TXE </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_CTSIF </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_CTS </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_BUSY </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_CMF </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_SBKF </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_RWU </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_WUF </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_TEACK </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_REACK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART_ICR  -------------------------------
// SVD Line: 4560

unsigned int LPUART_ICR __AT (0x40008020);



// -------------------------------  Field Item: LPUART_ICR_PECF  ----------------------------------
// SVD Line: 4564

//  <item> SFDITEM_FIELD__LPUART_ICR_PECF
//    <name> PECF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40008020) Check value error flag reset </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ICR ) </loc>
//      <o.0..0> PECF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ICR_FECF  ----------------------------------
// SVD Line: 4569

//  <item> SFDITEM_FIELD__LPUART_ICR_FECF
//    <name> FECF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40008020) Frame error flag reset </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ICR ) </loc>
//      <o.1..1> FECF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ICR_NECF  ----------------------------------
// SVD Line: 4574

//  <item> SFDITEM_FIELD__LPUART_ICR_NECF
//    <name> NECF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40008020) Clear the START bit noise flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ICR ) </loc>
//      <o.2..2> NECF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_ICR_ORECF  ----------------------------------
// SVD Line: 4579

//  <item> SFDITEM_FIELD__LPUART_ICR_ORECF
//    <name> ORECF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40008020) Overrun error flag reset </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ICR ) </loc>
//      <o.3..3> ORECF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_ICR_IDLECF  ---------------------------------
// SVD Line: 4584

//  <item> SFDITEM_FIELD__LPUART_ICR_IDLECF
//    <name> IDLECF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40008020) Clear idle flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ICR ) </loc>
//      <o.4..4> IDLECF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ICR_TCCF  ----------------------------------
// SVD Line: 4589

//  <item> SFDITEM_FIELD__LPUART_ICR_TCCF
//    <name> TCCF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40008020) Transfer completion flag reset </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ICR ) </loc>
//      <o.6..6> TCCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_ICR_CTSCF  ----------------------------------
// SVD Line: 4594

//  <item> SFDITEM_FIELD__LPUART_ICR_CTSCF
//    <name> CTSCF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40008020) CTS flag reset </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ICR ) </loc>
//      <o.9..9> CTSCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ICR_CMCF  ----------------------------------
// SVD Line: 4599

//  <item> SFDITEM_FIELD__LPUART_ICR_CMCF
//    <name> CMCF </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40008020) Address matching flag reset </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ICR ) </loc>
//      <o.17..17> CMCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ICR_WUCF  ----------------------------------
// SVD Line: 4604

//  <item> SFDITEM_FIELD__LPUART_ICR_WUCF
//    <name> WUCF </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40008020) Low power wake-up flag reset </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ICR ) </loc>
//      <o.20..20> WUCF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART_ICR  -----------------------------------
// SVD Line: 4560

//  <rtree> SFDITEM_REG__LPUART_ICR
//    <name> ICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008020) ICR </i>
//    <loc> ( (unsigned int)((LPUART_ICR >> 0) & 0xFFFFFFFF), ((LPUART_ICR = (LPUART_ICR & ~(0x12025FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x12025F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART_ICR_PECF </item>
//    <item> SFDITEM_FIELD__LPUART_ICR_FECF </item>
//    <item> SFDITEM_FIELD__LPUART_ICR_NECF </item>
//    <item> SFDITEM_FIELD__LPUART_ICR_ORECF </item>
//    <item> SFDITEM_FIELD__LPUART_ICR_IDLECF </item>
//    <item> SFDITEM_FIELD__LPUART_ICR_TCCF </item>
//    <item> SFDITEM_FIELD__LPUART_ICR_CTSCF </item>
//    <item> SFDITEM_FIELD__LPUART_ICR_CMCF </item>
//    <item> SFDITEM_FIELD__LPUART_ICR_WUCF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART_RDR  -------------------------------
// SVD Line: 4611

unsigned int LPUART_RDR __AT (0x40008024);



// -------------------------------  Field Item: LPUART_RDR_RDR  -----------------------------------
// SVD Line: 4615

//  <item> SFDITEM_FIELD__LPUART_RDR_RDR
//    <name> RDR </name>
//    <r> 
//    <i> [Bits 8..0] RO (@ 0x40008024) Receive Data Register </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPUART_RDR >> 0) & 0x1FF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPUART_RDR  -----------------------------------
// SVD Line: 4611

//  <rtree> SFDITEM_REG__LPUART_RDR
//    <name> RDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008024) RDR </i>
//    <loc> ( (unsigned int)((LPUART_RDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__LPUART_RDR_RDR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART_TDR  -------------------------------
// SVD Line: 4623

unsigned int LPUART_TDR __AT (0x40008028);



// -------------------------------  Field Item: LPUART_TDR_TDR  -----------------------------------
// SVD Line: 4627

//  <item> SFDITEM_FIELD__LPUART_TDR_TDR
//    <name> TDR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40008028) Transmit Data Register </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPUART_TDR >> 0) & 0x1FF), ((LPUART_TDR = (LPUART_TDR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPUART_TDR  -----------------------------------
// SVD Line: 4623

//  <rtree> SFDITEM_REG__LPUART_TDR
//    <name> TDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008028) TDR </i>
//    <loc> ( (unsigned int)((LPUART_TDR >> 0) & 0xFFFFFFFF), ((LPUART_TDR = (LPUART_TDR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART_TDR_TDR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPUART_PRESC  ------------------------------
// SVD Line: 4634

unsigned int LPUART_PRESC __AT (0x4000802C);



// ---------------------------  Field Item: LPUART_PRESC_PRESCALER  -------------------------------
// SVD Line: 4638

//  <item> SFDITEM_FIELD__LPUART_PRESC_PRESCALER
//    <name> PRESCALER </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4000802C) Input clock prescaler register </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART_PRESC >> 0) & 0xF), ((LPUART_PRESC = (LPUART_PRESC & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: LPUART_PRESC  ----------------------------------
// SVD Line: 4634

//  <rtree> SFDITEM_REG__LPUART_PRESC
//    <name> PRESC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000802C) PRESC </i>
//    <loc> ( (unsigned int)((LPUART_PRESC >> 0) & 0xFFFFFFFF), ((LPUART_PRESC = (LPUART_PRESC & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART_PRESC_PRESCALER </item>
//  </rtree>
//  


// --------------------------  Register Item Address: LPUART_SAMPMOD  -----------------------------
// SVD Line: 4645

unsigned int LPUART_SAMPMOD __AT (0x40008034);



// ---------------------------  Field Item: LPUART_SAMPMOD_SAMPMOD  -------------------------------
// SVD Line: 4649

//  <item> SFDITEM_FIELD__LPUART_SAMPMOD_SAMPMOD
//    <name> SAMPMOD </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40008034) Tolerance sampling mode register </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_SAMPMOD ) </loc>
//      <o.0..0> SAMPMOD
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: LPUART_SAMPMOD  ---------------------------------
// SVD Line: 4645

//  <rtree> SFDITEM_REG__LPUART_SAMPMOD
//    <name> SAMPMOD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008034) SAMPMOD </i>
//    <loc> ( (unsigned int)((LPUART_SAMPMOD >> 0) & 0xFFFFFFFF), ((LPUART_SAMPMOD = (LPUART_SAMPMOD & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART_SAMPMOD_SAMPMOD </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: LPUART  ------------------------------------
// SVD Line: 4199

//  <view> LPUART
//    <name> LPUART </name>
//    <item> SFDITEM_REG__LPUART_CR1 </item>
//    <item> SFDITEM_REG__LPUART_CR2 </item>
//    <item> SFDITEM_REG__LPUART_CR3 </item>
//    <item> SFDITEM_REG__LPUART_BRR </item>
//    <item> SFDITEM_REG__LPUART_RQR </item>
//    <item> SFDITEM_REG__LPUART_ISR </item>
//    <item> SFDITEM_REG__LPUART_ICR </item>
//    <item> SFDITEM_REG__LPUART_RDR </item>
//    <item> SFDITEM_REG__LPUART_TDR </item>
//    <item> SFDITEM_REG__LPUART_PRESC </item>
//    <item> SFDITEM_REG__LPUART_SAMPMOD </item>
//  </view>
//  


// -----------------------------  Register Item Address: OPA_OCR1  --------------------------------
// SVD Line: 4668

unsigned int OPA_OCR1 __AT (0x40010330);



// ----------------------------  Field Item: OPA_OCR1_OPA1_EXTOEN  --------------------------------
// SVD Line: 4672

//  <item> SFDITEM_FIELD__OPA_OCR1_OPA1_EXTOEN
//    <name> OPA1_EXTOEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010330) OPA1_EXTOEN </i>
//    <check> 
//      <loc> ( (unsigned int) OPA_OCR1 ) </loc>
//      <o.0..0> OPA1_EXTOEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: OPA_OCR1_OPA_VBIAS  ---------------------------------
// SVD Line: 4676

//  <item> SFDITEM_FIELD__OPA_OCR1_OPA_VBIAS
//    <name> OPA_VBIAS </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x40010330) OPA_VBIAS </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPA_OCR1 >> 3) & 0x3), ((OPA_OCR1 = (OPA_OCR1 & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: OPA_OCR1_OPA1_VMSEL  --------------------------------
// SVD Line: 4680

//  <item> SFDITEM_FIELD__OPA_OCR1_OPA1_VMSEL
//    <name> OPA1_VMSEL </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40010330) OPA1_VMSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPA_OCR1 >> 5) & 0x3), ((OPA_OCR1 = (OPA_OCR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: OPA_OCR1_OPA1_VBSEL  --------------------------------
// SVD Line: 4684

//  <item> SFDITEM_FIELD__OPA_OCR1_OPA1_VBSEL
//    <name> OPA1_VBSEL </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010330) OPA1_VBSEL </i>
//    <check> 
//      <loc> ( (unsigned int) OPA_OCR1 ) </loc>
//      <o.7..7> OPA1_VBSEL
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPA_OCR1_OPA1_PGA_GAIN  -------------------------------
// SVD Line: 4688

//  <item> SFDITEM_FIELD__OPA_OCR1_OPA1_PGA_GAIN
//    <name> OPA1_PGA_GAIN </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40010330) OPA1_PGA_GAIN </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPA_OCR1 >> 8) & 0xF), ((OPA_OCR1 = (OPA_OCR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: OPA_OCR1  ------------------------------------
// SVD Line: 4668

//  <rtree> SFDITEM_REG__OPA_OCR1
//    <name> OCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010330) OCR1 </i>
//    <loc> ( (unsigned int)((OPA_OCR1 >> 0) & 0xFFFFFFFF), ((OPA_OCR1 = (OPA_OCR1 & ~(0xFF9UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF9) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPA_OCR1_OPA1_EXTOEN </item>
//    <item> SFDITEM_FIELD__OPA_OCR1_OPA_VBIAS </item>
//    <item> SFDITEM_FIELD__OPA_OCR1_OPA1_VMSEL </item>
//    <item> SFDITEM_FIELD__OPA_OCR1_OPA1_VBSEL </item>
//    <item> SFDITEM_FIELD__OPA_OCR1_OPA1_PGA_GAIN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: OPA_CR1  ---------------------------------
// SVD Line: 4694

unsigned int OPA_CR1 __AT (0x40010334);



// -------------------------------  Field Item: OPA_CR1_OPA1EN  -----------------------------------
// SVD Line: 4698

//  <item> SFDITEM_FIELD__OPA_CR1_OPA1EN
//    <name> OPA1EN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010334) OPA1EN </i>
//    <check> 
//      <loc> ( (unsigned int) OPA_CR1 ) </loc>
//      <o.5..5> OPA1EN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: OPA_CR1  ------------------------------------
// SVD Line: 4694

//  <rtree> SFDITEM_REG__OPA_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010334) CR1 </i>
//    <loc> ( (unsigned int)((OPA_CR1 >> 0) & 0xFFFFFFFF), ((OPA_CR1 = (OPA_CR1 & ~(0x20UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x20) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPA_CR1_OPA1EN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: OPA_OCR2  --------------------------------
// SVD Line: 4704

unsigned int OPA_OCR2 __AT (0x40010338);



// ----------------------------  Field Item: OPA_OCR2_OPA2_EXTOEN  --------------------------------
// SVD Line: 4708

//  <item> SFDITEM_FIELD__OPA_OCR2_OPA2_EXTOEN
//    <name> OPA2_EXTOEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010338) OPA2_EXTOEN </i>
//    <check> 
//      <loc> ( (unsigned int) OPA_OCR2 ) </loc>
//      <o.0..0> OPA2_EXTOEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: OPA_OCR2_OPA2_VMSEL  --------------------------------
// SVD Line: 4712

//  <item> SFDITEM_FIELD__OPA_OCR2_OPA2_VMSEL
//    <name> OPA2_VMSEL </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40010338) OPA2_VMSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPA_OCR2 >> 5) & 0x3), ((OPA_OCR2 = (OPA_OCR2 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: OPA_OCR2_OPA2_VBSEL  --------------------------------
// SVD Line: 4716

//  <item> SFDITEM_FIELD__OPA_OCR2_OPA2_VBSEL
//    <name> OPA2_VBSEL </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010338) OPA2_VBSEL </i>
//    <check> 
//      <loc> ( (unsigned int) OPA_OCR2 ) </loc>
//      <o.7..7> OPA2_VBSEL
//    </check>
//  </item>
//  


// ---------------------------  Field Item: OPA_OCR2_OPA2_PGA_GAIN  -------------------------------
// SVD Line: 4720

//  <item> SFDITEM_FIELD__OPA_OCR2_OPA2_PGA_GAIN
//    <name> OPA2_PGA_GAIN </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40010338) OPA2_PGA_GAIN </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPA_OCR2 >> 8) & 0xF), ((OPA_OCR2 = (OPA_OCR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: OPA_OCR2  ------------------------------------
// SVD Line: 4704

//  <rtree> SFDITEM_REG__OPA_OCR2
//    <name> OCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010338) OCR2 </i>
//    <loc> ( (unsigned int)((OPA_OCR2 >> 0) & 0xFFFFFFFF), ((OPA_OCR2 = (OPA_OCR2 & ~(0xFE1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFE1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPA_OCR2_OPA2_EXTOEN </item>
//    <item> SFDITEM_FIELD__OPA_OCR2_OPA2_VMSEL </item>
//    <item> SFDITEM_FIELD__OPA_OCR2_OPA2_VBSEL </item>
//    <item> SFDITEM_FIELD__OPA_OCR2_OPA2_PGA_GAIN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: OPA_CR2  ---------------------------------
// SVD Line: 4726

unsigned int OPA_CR2 __AT (0x4001033C);



// -------------------------------  Field Item: OPA_CR2_OPA2EN  -----------------------------------
// SVD Line: 4730

//  <item> SFDITEM_FIELD__OPA_CR2_OPA2EN
//    <name> OPA2EN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001033C) OPA2EN </i>
//    <check> 
//      <loc> ( (unsigned int) OPA_CR2 ) </loc>
//      <o.5..5> OPA2EN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: OPA_CR2  ------------------------------------
// SVD Line: 4726

//  <rtree> SFDITEM_REG__OPA_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001033C) CR2 </i>
//    <loc> ( (unsigned int)((OPA_CR2 >> 0) & 0xFFFFFFFF), ((OPA_CR2 = (OPA_CR2 & ~(0x20UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x20) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPA_CR2_OPA2EN </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: OPA  --------------------------------------
// SVD Line: 4658

//  <view> OPA
//    <name> OPA </name>
//    <item> SFDITEM_REG__OPA_OCR1 </item>
//    <item> SFDITEM_REG__OPA_CR1 </item>
//    <item> SFDITEM_REG__OPA_OCR2 </item>
//    <item> SFDITEM_REG__OPA_CR2 </item>
//  </view>
//  


// -----------------------------  Register Item Address: PWR_CR1  ---------------------------------
// SVD Line: 4748

unsigned int PWR_CR1 __AT (0x40007000);



// --------------------------------  Field Item: PWR_CR1_LPMS  ------------------------------------
// SVD Line: 4753

//  <item> SFDITEM_FIELD__PWR_CR1_LPMS
//    <name> LPMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40007000) LPMS </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 0) & 0x7), ((PWR_CR1 = (PWR_CR1 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR1_DBP  ------------------------------------
// SVD Line: 4757

//  <item> SFDITEM_FIELD__PWR_CR1_DBP
//    <name> DBP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007000) DBP </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.8..8> DBP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_CR1_VR_MODE  ----------------------------------
// SVD Line: 4761

//  <item> SFDITEM_FIELD__PWR_CR1_VR_MODE
//    <name> VR_MODE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40007000) VR_MODE </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 9) & 0x3), ((PWR_CR1 = (PWR_CR1 & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: PWR_CR1_FLS_SLPTIME  --------------------------------
// SVD Line: 4765

//  <item> SFDITEM_FIELD__PWR_CR1_FLS_SLPTIME
//    <name> FLS_SLPTIME </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40007000) FLS_SLPTIME </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 12) & 0x3), ((PWR_CR1 = (PWR_CR1 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: PWR_CR1_MR_VSEL  ----------------------------------
// SVD Line: 4769

//  <item> SFDITEM_FIELD__PWR_CR1_MR_VSEL
//    <name> MR_VSEL </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40007000) MR_VSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 16) & 0x3), ((PWR_CR1 = (PWR_CR1 & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: PWR_CR1_LPR_VSEL  ----------------------------------
// SVD Line: 4773

//  <item> SFDITEM_FIELD__PWR_CR1_LPR_VSEL
//    <name> LPR_VSEL </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40007000) LPR_VSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 18) & 0x3), ((PWR_CR1 = (PWR_CR1 & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: PWR_CR1_DLPR_VSEL  ---------------------------------
// SVD Line: 4777

//  <item> SFDITEM_FIELD__PWR_CR1_DLPR_VSEL
//    <name> DLPR_VSEL </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40007000) DLPR_VSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 20) & 0x3), ((PWR_CR1 = (PWR_CR1 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: PWR_CR1_FLSSLP_CTRL  --------------------------------
// SVD Line: 4781

//  <item> SFDITEM_FIELD__PWR_CR1_FLSSLP_CTRL
//    <name> FLSSLP_CTRL </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40007000) FLSSLP_CTRL </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.24..24> FLSSLP_CTRL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: PWR_CR1_HSION_CTRL  ---------------------------------
// SVD Line: 4785

//  <item> SFDITEM_FIELD__PWR_CR1_HSION_CTRL
//    <name> HSION_CTRL </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40007000) HSION_CTRL </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.25..25> HSION_CTRL
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CR1  ------------------------------------
// SVD Line: 4748

//  <rtree> SFDITEM_REG__PWR_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007000) Power control register 1 </i>
//    <loc> ( (unsigned int)((PWR_CR1 >> 0) & 0xFFFFFFFF), ((PWR_CR1 = (PWR_CR1 & ~(0x33F3707UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x33F3707) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CR1_LPMS </item>
//    <item> SFDITEM_FIELD__PWR_CR1_DBP </item>
//    <item> SFDITEM_FIELD__PWR_CR1_VR_MODE </item>
//    <item> SFDITEM_FIELD__PWR_CR1_FLS_SLPTIME </item>
//    <item> SFDITEM_FIELD__PWR_CR1_MR_VSEL </item>
//    <item> SFDITEM_FIELD__PWR_CR1_LPR_VSEL </item>
//    <item> SFDITEM_FIELD__PWR_CR1_DLPR_VSEL </item>
//    <item> SFDITEM_FIELD__PWR_CR1_FLSSLP_CTRL </item>
//    <item> SFDITEM_FIELD__PWR_CR1_HSION_CTRL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: PWR_CR2  ---------------------------------
// SVD Line: 4791

unsigned int PWR_CR2 __AT (0x40007004);



// --------------------------------  Field Item: PWR_CR2_PVDE  ------------------------------------
// SVD Line: 4796

//  <item> SFDITEM_FIELD__PWR_CR2_PVDE
//    <name> PVDE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007004) PVDE </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR2 ) </loc>
//      <o.0..0> PVDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CR2_PVDT  ------------------------------------
// SVD Line: 4800

//  <item> SFDITEM_FIELD__PWR_CR2_PVDT
//    <name> PVDT </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40007004) PVDT </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR2 >> 4) & 0x7), ((PWR_CR2 = (PWR_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: PWR_CR2_PVD_OUT_SEL  --------------------------------
// SVD Line: 4804

//  <item> SFDITEM_FIELD__PWR_CR2_PVD_OUT_SEL
//    <name> PVD_OUT_SEL </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40007004) PVD_OUT_SEL </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR2 ) </loc>
//      <o.7..7> PVD_OUT_SEL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CR2_FLTEN  -----------------------------------
// SVD Line: 4808

//  <item> SFDITEM_FIELD__PWR_CR2_FLTEN
//    <name> FLTEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007004) FLTEN </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR2 ) </loc>
//      <o.8..8> FLTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: PWR_CR2_FLT_TIME  ----------------------------------
// SVD Line: 4812

//  <item> SFDITEM_FIELD__PWR_CR2_FLT_TIME
//    <name> FLT_TIME </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40007004) FLT_TIME </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR2 >> 9) & 0x7), ((PWR_CR2 = (PWR_CR2 & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CR2  ------------------------------------
// SVD Line: 4791

//  <rtree> SFDITEM_REG__PWR_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007004) Power control register 2 </i>
//    <loc> ( (unsigned int)((PWR_CR2 >> 0) & 0xFFFFFFFF), ((PWR_CR2 = (PWR_CR2 & ~(0xFF1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CR2_PVDE </item>
//    <item> SFDITEM_FIELD__PWR_CR2_PVDT </item>
//    <item> SFDITEM_FIELD__PWR_CR2_PVD_OUT_SEL </item>
//    <item> SFDITEM_FIELD__PWR_CR2_FLTEN </item>
//    <item> SFDITEM_FIELD__PWR_CR2_FLT_TIME </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: PWR_SR  ---------------------------------
// SVD Line: 4818

unsigned int PWR_SR __AT (0x40007010);



// --------------------------------  Field Item: PWR_SR_MR_RDY  -----------------------------------
// SVD Line: 4823

//  <item> SFDITEM_FIELD__PWR_SR_MR_RDY
//    <name> MR_RDY </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40007010) MR_RDY </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SR ) </loc>
//      <o.9..9> MR_RDY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: PWR_SR_MR_VOS_RDY  ---------------------------------
// SVD Line: 4828

//  <item> SFDITEM_FIELD__PWR_SR_MR_VOS_RDY
//    <name> MR_VOS_RDY </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40007010) MR_VOS_RDY </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SR ) </loc>
//      <o.10..10> MR_VOS_RDY
//    </check>
//  </item>
//  


// ----------------------------  Field Item: PWR_SR_LPRUN_RUN_SWF  --------------------------------
// SVD Line: 4833

//  <item> SFDITEM_FIELD__PWR_SR_LPRUN_RUN_SWF
//    <name> LPRUN_RUN_SWF </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40007010) LPRUN_RUN_SWF </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SR ) </loc>
//      <o.11..11> LPRUN_RUN_SWF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_SR_PVDO  ------------------------------------
// SVD Line: 4838

//  <item> SFDITEM_FIELD__PWR_SR_PVDO
//    <name> PVDO </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40007010) PVDO </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SR ) </loc>
//      <o.16..16> PVDO
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_SR  -------------------------------------
// SVD Line: 4818

//  <rtree> SFDITEM_REG__PWR_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007010) Power status register </i>
//    <loc> ( (unsigned int)((PWR_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__PWR_SR_MR_RDY </item>
//    <item> SFDITEM_FIELD__PWR_SR_MR_VOS_RDY </item>
//    <item> SFDITEM_FIELD__PWR_SR_LPRUN_RUN_SWF </item>
//    <item> SFDITEM_FIELD__PWR_SR_PVDO </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: PWR  --------------------------------------
// SVD Line: 4738

//  <view> PWR
//    <name> PWR </name>
//    <item> SFDITEM_REG__PWR_CR1 </item>
//    <item> SFDITEM_REG__PWR_CR2 </item>
//    <item> SFDITEM_REG__PWR_SR </item>
//  </view>
//  


// ------------------------------  Register Item Address: RCC_CR  ---------------------------------
// SVD Line: 4862

unsigned int RCC_CR __AT (0x40021000);



// --------------------------------  Field Item: RCC_CR_HSION  ------------------------------------
// SVD Line: 4867

//  <item> SFDITEM_FIELD__RCC_CR_HSION
//    <name> HSION </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021000) HSI clock enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.8..8> HSION
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSIRDY  -----------------------------------
// SVD Line: 4872

//  <item> SFDITEM_FIELD__RCC_CR_HSIRDY
//    <name> HSIRDY </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40021000) HSI clock ready logo </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.10..10> HSIRDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSIDIV  -----------------------------------
// SVD Line: 4878

//  <item> SFDITEM_FIELD__RCC_CR_HSIDIV
//    <name> HSIDIV </name>
//    <rw> 
//    <i> [Bits 13..11] RW (@ 0x40021000) HSI generates the crossover factor when HSISYS clocks </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CR >> 11) & 0x7), ((RCC_CR = (RCC_CR & ~(0x7UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSEON  ------------------------------------
// SVD Line: 4883

//  <item> SFDITEM_FIELD__RCC_CR_HSEON
//    <name> HSEON </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021000) HSE crystal oscillator enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.16..16> HSEON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSERDY  -----------------------------------
// SVD Line: 4888

//  <item> SFDITEM_FIELD__RCC_CR_HSERDY
//    <name> HSERDY </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40021000) HSE crystal clock ready logo </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.17..17> HSERDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSEBYP  -----------------------------------
// SVD Line: 4894

//  <item> SFDITEM_FIELD__RCC_CR_HSEBYP
//    <name> HSEBYP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021000) HSE shields the crystal oscillator and selects the pin input clock </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.18..18> HSEBYP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CR_HSE_CSSON  ----------------------------------
// SVD Line: 4899

//  <item> SFDITEM_FIELD__RCC_CR_HSE_CSSON
//    <name> HSE_CSSON </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021000) HSE clock security system enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.19..19> HSE_CSSON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_PLLON  ------------------------------------
// SVD Line: 4904

//  <item> SFDITEM_FIELD__RCC_CR_PLLON
//    <name> PLLON </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40021000) PLL clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.24..24> PLLON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_PLLRDY  -----------------------------------
// SVD Line: 4909

//  <item> SFDITEM_FIELD__RCC_CR_PLLRDY
//    <name> PLLRDY </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x40021000) PLL clock ready </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.25..25> PLLRDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_PLLDIV  -----------------------------------
// SVD Line: 4915

//  <item> SFDITEM_FIELD__RCC_CR_PLLDIV
//    <name> PLLDIV </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40021000) PLL div </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.26..26> PLLDIV
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CR  -------------------------------------
// SVD Line: 4862

//  <rtree> SFDITEM_REG__RCC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021000) Clock control register </i>
//    <loc> ( (unsigned int)((RCC_CR >> 0) & 0xFFFFFFFF), ((RCC_CR = (RCC_CR & ~(0x50D3900UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x50D3900) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CR_HSION </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSIDIV </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSEON </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSERDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSEBYP </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSE_CSSON </item>
//    <item> SFDITEM_FIELD__RCC_CR_PLLON </item>
//    <item> SFDITEM_FIELD__RCC_CR_PLLRDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_PLLDIV </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_ICSCR  --------------------------------
// SVD Line: 4922

unsigned int RCC_ICSCR __AT (0x40021004);



// ---------------------------  Field Item: RCC_ICSCR_HSI_ABS_TRIM  -------------------------------
// SVD Line: 4927

//  <item> SFDITEM_FIELD__RCC_ICSCR_HSI_ABS_TRIM
//    <name> HSI_ABS_TRIM </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40021004) Clock frequency abs calibration value </i>
//    <edit> 
//      <loc> ( (unsigned short)((RCC_ICSCR >> 0) & 0xFFF), ((RCC_ICSCR = (RCC_ICSCR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: RCC_ICSCR_HSI_TC_TRIM  -------------------------------
// SVD Line: 4932

//  <item> SFDITEM_FIELD__RCC_ICSCR_HSI_TC_TRIM
//    <name> HSI_TC_TRIM </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40021004) Clock frequency tc calibration value </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ICSCR >> 12) & 0xF), ((RCC_ICSCR = (RCC_ICSCR & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_ICSCR_HSI_FS  ----------------------------------
// SVD Line: 4937

//  <item> SFDITEM_FIELD__RCC_ICSCR_HSI_FS
//    <name> HSI_FS </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40021004) HSI frequency selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ICSCR >> 16) & 0x7), ((RCC_ICSCR = (RCC_ICSCR & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RCC_ICSCR_LSI_TRIM  ---------------------------------
// SVD Line: 4942

//  <item> SFDITEM_FIELD__RCC_ICSCR_LSI_TRIM
//    <name> LSI_TRIM </name>
//    <rw> 
//    <i> [Bits 27..19] RW (@ 0x40021004) Internal low-speed clock frequency calibration </i>
//    <edit> 
//      <loc> ( (unsigned short)((RCC_ICSCR >> 19) & 0x1FF), ((RCC_ICSCR = (RCC_ICSCR & ~(0x1FFUL << 19 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_ICSCR  -----------------------------------
// SVD Line: 4922

//  <rtree> SFDITEM_REG__RCC_ICSCR
//    <name> ICSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021004) Internal clock sources calibrationregister </i>
//    <loc> ( (unsigned int)((RCC_ICSCR >> 0) & 0xFFFFFFFF), ((RCC_ICSCR = (RCC_ICSCR & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_ICSCR_HSI_ABS_TRIM </item>
//    <item> SFDITEM_FIELD__RCC_ICSCR_HSI_TC_TRIM </item>
//    <item> SFDITEM_FIELD__RCC_ICSCR_HSI_FS </item>
//    <item> SFDITEM_FIELD__RCC_ICSCR_LSI_TRIM </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CFGR  --------------------------------
// SVD Line: 4949

unsigned int RCC_CFGR __AT (0x40021008);



// ---------------------------------  Field Item: RCC_CFGR_SW  ------------------------------------
// SVD Line: 4954

//  <item> SFDITEM_FIELD__RCC_CFGR_SW
//    <name> SW </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40021008) System clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 0) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_SWS  ------------------------------------
// SVD Line: 4959

//  <item> SFDITEM_FIELD__RCC_CFGR_SWS
//    <name> SWS </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40021008) System clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 3) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_HPRE  -----------------------------------
// SVD Line: 4964

//  <item> SFDITEM_FIELD__RCC_CFGR_HPRE
//    <name> HPRE </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40021008) The AHB clock HCLK is based on the crossover coefficient of SYSCLK </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 8) & 0xF), ((RCC_CFGR = (RCC_CFGR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_PPRE  -----------------------------------
// SVD Line: 4969

//  <item> SFDITEM_FIELD__RCC_CFGR_PPRE
//    <name> PPRE </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40021008) APB clock division factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 12) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_MCOSEL  ----------------------------------
// SVD Line: 4974

//  <item> SFDITEM_FIELD__RCC_CFGR_MCOSEL
//    <name> MCOSEL </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40021008) MCO output clock selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 24) & 0xF), ((RCC_CFGR = (RCC_CFGR & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_MCOPRE  ----------------------------------
// SVD Line: 4979

//  <item> SFDITEM_FIELD__RCC_CFGR_MCOPRE
//    <name> MCOPRE </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40021008) Microprocessor output clock (MCO) divider factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 28) & 0xF), ((RCC_CFGR = (RCC_CFGR & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CFGR  ------------------------------------
// SVD Line: 4949

//  <rtree> SFDITEM_REG__RCC_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021008) Clock configuration register </i>
//    <loc> ( (unsigned int)((RCC_CFGR >> 0) & 0xFFFFFFFF), ((RCC_CFGR = (RCC_CFGR & ~(0xFF007F3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF007F3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CFGR_SW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_SWS </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_HPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_MCOSEL </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_MCOPRE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_PLLCFGR  -------------------------------
// SVD Line: 4986

unsigned int RCC_PLLCFGR __AT (0x4002100C);



// -----------------------------  Field Item: RCC_PLLCFGR_PLLSRC  ---------------------------------
// SVD Line: 4991

//  <item> SFDITEM_FIELD__RCC_PLLCFGR_PLLSRC
//    <name> PLLSRC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002100C) PLLSRC </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_PLLCFGR ) </loc>
//      <o.0..0> PLLSRC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_PLLCFGR_PLLMUL  ---------------------------------
// SVD Line: 4995

//  <item> SFDITEM_FIELD__RCC_PLLCFGR_PLLMUL
//    <name> PLLMUL </name>
//    <rw> 
//    <i> [Bits 6..2] RW (@ 0x4002100C) PLLMUL </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PLLCFGR >> 2) & 0x1F), ((RCC_PLLCFGR = (RCC_PLLCFGR & ~(0x1FUL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RCC_PLLCFGR  ----------------------------------
// SVD Line: 4986

//  <rtree> SFDITEM_REG__RCC_PLLCFGR
//    <name> PLLCFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002100C) PLL configuration register </i>
//    <loc> ( (unsigned int)((RCC_PLLCFGR >> 0) & 0xFFFFFFFF), ((RCC_PLLCFGR = (RCC_PLLCFGR & ~(0x7DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_PLLCFGR_PLLSRC </item>
//    <item> SFDITEM_FIELD__RCC_PLLCFGR_PLLMUL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_ECSCR  --------------------------------
// SVD Line: 5001

unsigned int RCC_ECSCR __AT (0x40021010);



// ------------------------------  Field Item: RCC_ECSCR_HSE_DRV  ---------------------------------
// SVD Line: 5006

//  <item> SFDITEM_FIELD__RCC_ECSCR_HSE_DRV
//    <name> HSE_DRV </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40021010) HSE drive capability setting </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ECSCR >> 0) & 0x3), ((RCC_ECSCR = (RCC_ECSCR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: RCC_ECSCR_HSE_STARTUP  -------------------------------
// SVD Line: 5011

//  <item> SFDITEM_FIELD__RCC_ECSCR_HSE_STARTUP
//    <name> HSE_STARTUP </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40021010) HSE stabilization time selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ECSCR >> 2) & 0x3), ((RCC_ECSCR = (RCC_ECSCR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: RCC_ECSCR_HSE_FILT_EN  -------------------------------
// SVD Line: 5016

//  <item> SFDITEM_FIELD__RCC_ECSCR_HSE_FILT_EN
//    <name> HSE_FILT_EN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021010) HSE_FILT_EN </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_ECSCR ) </loc>
//      <o.4..4> HSE_FILT_EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_ECSCR_LSE_DRIVER  --------------------------------
// SVD Line: 5020

//  <item> SFDITEM_FIELD__RCC_ECSCR_LSE_DRIVER
//    <name> LSE_DRIVER </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40021010) LSE drive capability setting </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ECSCR >> 16) & 0x3), ((RCC_ECSCR = (RCC_ECSCR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: RCC_ECSCR_LSE_STARTUP  -------------------------------
// SVD Line: 5025

//  <item> SFDITEM_FIELD__RCC_ECSCR_LSE_STARTUP
//    <name> LSE_STARTUP </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40021010) LSE crystal oscillator stabilization time selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ECSCR >> 20) & 0x3), ((RCC_ECSCR = (RCC_ECSCR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_ECSCR  -----------------------------------
// SVD Line: 5001

//  <rtree> SFDITEM_REG__RCC_ECSCR
//    <name> ECSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021010) External clock source control register </i>
//    <loc> ( (unsigned int)((RCC_ECSCR >> 0) & 0xFFFFFFFF), ((RCC_ECSCR = (RCC_ECSCR & ~(0x33001FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x33001F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_ECSCR_HSE_DRV </item>
//    <item> SFDITEM_FIELD__RCC_ECSCR_HSE_STARTUP </item>
//    <item> SFDITEM_FIELD__RCC_ECSCR_HSE_FILT_EN </item>
//    <item> SFDITEM_FIELD__RCC_ECSCR_LSE_DRIVER </item>
//    <item> SFDITEM_FIELD__RCC_ECSCR_LSE_STARTUP </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CIER  --------------------------------
// SVD Line: 5032

unsigned int RCC_CIER __AT (0x40021018);



// ------------------------------  Field Item: RCC_CIER_LSIRDYIE  ---------------------------------
// SVD Line: 5037

//  <item> SFDITEM_FIELD__RCC_CIER_LSIRDYIE
//    <name> LSIRDYIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021018) LSI clock ready interrupt enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.0..0> LSIRDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIER_LSERDYIE  ---------------------------------
// SVD Line: 5042

//  <item> SFDITEM_FIELD__RCC_CIER_LSERDYIE
//    <name> LSERDYIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021018) LSE clock ready interrupt enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.1..1> LSERDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIER_HSIRDYIE  ---------------------------------
// SVD Line: 5047

//  <item> SFDITEM_FIELD__RCC_CIER_HSIRDYIE
//    <name> HSIRDYIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021018) HSI clock ready interrupt enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.3..3> HSIRDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIER_HSERDYIE  ---------------------------------
// SVD Line: 5052

//  <item> SFDITEM_FIELD__RCC_CIER_HSERDYIE
//    <name> HSERDYIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021018) HSE clock ready interrupt enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.4..4> HSERDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIER_PLLRDYIE  ---------------------------------
// SVD Line: 5057

//  <item> SFDITEM_FIELD__RCC_CIER_PLLRDYIE
//    <name> PLLRDYIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021018) PLL clock ready interrupt enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.5..5> PLLRDYIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CIER  ------------------------------------
// SVD Line: 5032

//  <rtree> SFDITEM_REG__RCC_CIER
//    <name> CIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021018) Clock interrupt enableregister </i>
//    <loc> ( (unsigned int)((RCC_CIER >> 0) & 0xFFFFFFFF), ((RCC_CIER = (RCC_CIER & ~(0x3BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CIER_LSIRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIER_LSERDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIER_HSIRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIER_HSERDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIER_PLLRDYIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CIFR  --------------------------------
// SVD Line: 5064

unsigned int RCC_CIFR __AT (0x4002101C);



// ------------------------------  Field Item: RCC_CIFR_LSIRDYF  ----------------------------------
// SVD Line: 5069

//  <item> SFDITEM_FIELD__RCC_CIFR_LSIRDYF
//    <name> LSIRDYF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4002101C) LSI clock ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.0..0> LSIRDYF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_LSERDYF  ----------------------------------
// SVD Line: 5075

//  <item> SFDITEM_FIELD__RCC_CIFR_LSERDYF
//    <name> LSERDYF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4002101C) LSE clock ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.1..1> LSERDYF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_HSIRDYF  ----------------------------------
// SVD Line: 5081

//  <item> SFDITEM_FIELD__RCC_CIFR_HSIRDYF
//    <name> HSIRDYF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4002101C) HSI clock ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.3..3> HSIRDYF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_HSERDYF  ----------------------------------
// SVD Line: 5087

//  <item> SFDITEM_FIELD__RCC_CIFR_HSERDYF
//    <name> HSERDYF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4002101C) HSE clock ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.4..4> HSERDYF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_PLLRDYF  ----------------------------------
// SVD Line: 5093

//  <item> SFDITEM_FIELD__RCC_CIFR_PLLRDYF
//    <name> PLLRDYF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x4002101C) PLL clock ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.5..5> PLLRDYF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CIFR_CSSF  -----------------------------------
// SVD Line: 5099

//  <item> SFDITEM_FIELD__RCC_CIFR_CSSF
//    <name> CSSF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4002101C) HSE Clock Security System (CSS) interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.8..8> CSSF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_LSECSSF  ----------------------------------
// SVD Line: 5105

//  <item> SFDITEM_FIELD__RCC_CIFR_LSECSSF
//    <name> LSECSSF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4002101C) LSE Clock Security System (CSS) interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.9..9> LSECSSF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CIFR  ------------------------------------
// SVD Line: 5064

//  <rtree> SFDITEM_REG__RCC_CIFR
//    <name> CIFR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002101C) Clock interrupt flag register </i>
//    <loc> ( (unsigned int)((RCC_CIFR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RCC_CIFR_LSIRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_LSERDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_HSIRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_HSERDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_PLLRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_CSSF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_LSECSSF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CICR  --------------------------------
// SVD Line: 5113

unsigned int RCC_CICR __AT (0x40021020);



// ------------------------------  Field Item: RCC_CICR_LSIRDYC  ----------------------------------
// SVD Line: 5118

//  <item> SFDITEM_FIELD__RCC_CICR_LSIRDYC
//    <name> LSIRDYC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021020) The LSI ready interrupt flag is cleared </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.0..0> LSIRDYC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_LSERDYC  ----------------------------------
// SVD Line: 5123

//  <item> SFDITEM_FIELD__RCC_CICR_LSERDYC
//    <name> LSERDYC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021020) The LSE ready interrupt flag is cleared </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.1..1> LSERDYC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_HSIRDYC  ----------------------------------
// SVD Line: 5128

//  <item> SFDITEM_FIELD__RCC_CICR_HSIRDYC
//    <name> HSIRDYC </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021020) The HSI ready interrupt flag is cleared to zero </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.3..3> HSIRDYC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_HSERDYC  ----------------------------------
// SVD Line: 5133

//  <item> SFDITEM_FIELD__RCC_CICR_HSERDYC
//    <name> HSERDYC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021020) The HSE ready interrupt flag is cleared to zero </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.4..4> HSERDYC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_PLLRDYC  ----------------------------------
// SVD Line: 5138

//  <item> SFDITEM_FIELD__RCC_CICR_PLLRDYC
//    <name> PLLRDYC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021020) The PLL ready interrupt flag is cleared to zero </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.5..5> PLLRDYC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CICR_CSSC  -----------------------------------
// SVD Line: 5143

//  <item> SFDITEM_FIELD__RCC_CICR_CSSC
//    <name> CSSC </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021020) The HSE Clock Security System (CSS) interrupt flag is cleared to zero </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.8..8> CSSC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_LSECSSC  ----------------------------------
// SVD Line: 5148

//  <item> SFDITEM_FIELD__RCC_CICR_LSECSSC
//    <name> LSECSSC </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021020) The LSE Clock Security System (CSS) interrupt flag is cleared </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.9..9> LSECSSC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CICR  ------------------------------------
// SVD Line: 5113

//  <rtree> SFDITEM_REG__RCC_CICR
//    <name> CICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021020) Clock interrupt clear register </i>
//    <loc> ( (unsigned int)((RCC_CICR >> 0) & 0xFFFFFFFF), ((RCC_CICR = (RCC_CICR & ~(0x33BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x33B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CICR_LSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_LSERDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_HSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_HSERDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_PLLRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_CSSC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_LSECSSC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_IOPRSTR  -------------------------------
// SVD Line: 5155

unsigned int RCC_IOPRSTR __AT (0x40021024);



// ----------------------------  Field Item: RCC_IOPRSTR_GPIOARST  --------------------------------
// SVD Line: 5160

//  <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOARST
//    <name> GPIOARST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021024) I/O PortA reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPRSTR ) </loc>
//      <o.0..0> GPIOARST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_IOPRSTR_GPIOBRST  --------------------------------
// SVD Line: 5165

//  <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOBRST
//    <name> GPIOBRST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021024) I/O PortB reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPRSTR ) </loc>
//      <o.1..1> GPIOBRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_IOPRSTR_GPIOFRST  --------------------------------
// SVD Line: 5170

//  <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOFRST
//    <name> GPIOFRST </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021024) I/O PortF reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPRSTR ) </loc>
//      <o.5..5> GPIOFRST
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_IOPRSTR  ----------------------------------
// SVD Line: 5155

//  <rtree> SFDITEM_REG__RCC_IOPRSTR
//    <name> IOPRSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021024) GPIO reset register </i>
//    <loc> ( (unsigned int)((RCC_IOPRSTR >> 0) & 0xFFFFFFFF), ((RCC_IOPRSTR = (RCC_IOPRSTR & ~(0x23UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x23) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOARST </item>
//    <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOBRST </item>
//    <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOFRST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_AHBRSTR  -------------------------------
// SVD Line: 5177

unsigned int RCC_AHBRSTR __AT (0x40021028);



// -----------------------------  Field Item: RCC_AHBRSTR_DMARST  ---------------------------------
// SVD Line: 5182

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_DMARST
//    <name> DMARST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021028) DMARST </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.0..0> DMARST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBRSTR_CRCRST  ---------------------------------
// SVD Line: 5186

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_CRCRST
//    <name> CRCRST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021028) The CRC module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.12..12> CRCRST
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBRSTR  ----------------------------------
// SVD Line: 5177

//  <rtree> SFDITEM_REG__RCC_AHBRSTR
//    <name> AHBRSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021028) AHB peripheral reset register </i>
//    <loc> ( (unsigned int)((RCC_AHBRSTR >> 0) & 0xFFFFFFFF), ((RCC_AHBRSTR = (RCC_AHBRSTR & ~(0x1001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_DMARST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_CRCRST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBRSTR1  ------------------------------
// SVD Line: 5193

unsigned int RCC_APBRSTR1 __AT (0x4002102C);



// ----------------------------  Field Item: RCC_APBRSTR1_TIM3RST  --------------------------------
// SVD Line: 5197

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM3RST
//    <name> TIM3RST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002102C) The Timer3 module APB is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.1..1> TIM3RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBRSTR1_RTCAPBRST  -------------------------------
// SVD Line: 5202

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_RTCAPBRST
//    <name> RTCAPBRST </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002102C) The RTC module APB is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.10..10> RTCAPBRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR1_WWDGRST  --------------------------------
// SVD Line: 5207

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_WWDGRST
//    <name> WWDGRST </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002102C) The WWDG module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.11..11> WWDGRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR1_SPI2RST  --------------------------------
// SVD Line: 5212

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_SPI2RST
//    <name> SPI2RST </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002102C) SPI2RST </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.14..14> SPI2RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR1_UART1RST  -------------------------------
// SVD Line: 5216

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_UART1RST
//    <name> UART1RST </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4002102C) The UART2 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.18..18> UART1RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBRSTR1_LPUART1RST  ------------------------------
// SVD Line: 5221

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_LPUART1RST
//    <name> LPUART1RST </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4002102C) The LPUART1 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.20..20> LPUART1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR1_I2C1RST  --------------------------------
// SVD Line: 5226

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_I2C1RST
//    <name> I2C1RST </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4002102C) The I2C1 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.21..21> I2C1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR1_OPA1RST  --------------------------------
// SVD Line: 5231

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_OPA1RST
//    <name> OPA1RST </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4002102C) The OPA1 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.23..23> OPA1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR1_OPA2RST  --------------------------------
// SVD Line: 5236

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_OPA2RST
//    <name> OPA2RST </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4002102C) The OPA2 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.24..24> OPA2RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR1_DBGRST  --------------------------------
// SVD Line: 5241

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_DBGRST
//    <name> DBGRST </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4002102C) The MCU Debug module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.27..27> DBGRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR1_PWRRST  --------------------------------
// SVD Line: 5246

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_PWRRST
//    <name> PWRRST </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4002102C) The Power interface module is reset. </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.28..28> PWRRST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBRSTR1_LPTIM1RST  -------------------------------
// SVD Line: 5251

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_LPTIM1RST
//    <name> LPTIM1RST </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4002102C) LPTIM1RST </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.31..31> LPTIM1RST
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBRSTR1  ----------------------------------
// SVD Line: 5193

//  <rtree> SFDITEM_REG__RCC_APBRSTR1
//    <name> APBRSTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002102C) APBRSTR1 </i>
//    <loc> ( (unsigned int)((RCC_APBRSTR1 >> 0) & 0xFFFFFFFF), ((RCC_APBRSTR1 = (RCC_APBRSTR1 & ~(0x99B44C02UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x99B44C02) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM3RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_RTCAPBRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_WWDGRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_SPI2RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_UART1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_LPUART1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_I2C1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_OPA1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_OPA2RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_DBGRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_PWRRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_LPTIM1RST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBRSTR2  ------------------------------
// SVD Line: 5257

unsigned int RCC_APBRSTR2 __AT (0x40021030);



// ---------------------------  Field Item: RCC_APBRSTR2_SYSCFGRST  -------------------------------
// SVD Line: 5262

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_SYSCFGRST
//    <name> SYSCFGRST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021030) The SYSCFG module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.0..0> SYSCFGRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_TIM1RST  --------------------------------
// SVD Line: 5267

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM1RST
//    <name> TIM1RST </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021030) The TIM1 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.11..11> TIM1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_SPI1RST  --------------------------------
// SVD Line: 5272

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_SPI1RST
//    <name> SPI1RST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021030) The SPI1 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.12..12> SPI1RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBRSTR2_USART1RST  -------------------------------
// SVD Line: 5277

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_USART1RST
//    <name> USART1RST </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021030) USART1RST </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.14..14> USART1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_TIM14RST  -------------------------------
// SVD Line: 5281

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM14RST
//    <name> TIM14RST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021030) The TIM14 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.15..15> TIM14RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_TIM16RST  -------------------------------
// SVD Line: 5286

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM16RST
//    <name> TIM16RST </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021030) The TIM16 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.17..17> TIM16RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_TIM17RST  -------------------------------
// SVD Line: 5291

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM17RST
//    <name> TIM17RST </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021030) The TIM17 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.18..18> TIM17RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR2_ADCRST  --------------------------------
// SVD Line: 5296

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_ADCRST
//    <name> ADCRST </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021030) The ADC block is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.20..20> ADCRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_COMP1RST  -------------------------------
// SVD Line: 5301

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_COMP1RST
//    <name> COMP1RST </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021030) The COMP1 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.21..21> COMP1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_COMP2RST  -------------------------------
// SVD Line: 5306

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_COMP2RST
//    <name> COMP2RST </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021030) The COMP2 module is reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.22..22> COMP2RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBRSTR2_VREFBUFRST  ------------------------------
// SVD Line: 5311

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_VREFBUFRST
//    <name> VREFBUFRST </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40021030) VREFBUFRST </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.26..26> VREFBUFRST
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBRSTR2  ----------------------------------
// SVD Line: 5257

//  <rtree> SFDITEM_REG__RCC_APBRSTR2
//    <name> APBRSTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021030) APB peripheral reset register2 </i>
//    <loc> ( (unsigned int)((RCC_APBRSTR2 >> 0) & 0xFFFFFFFF), ((RCC_APBRSTR2 = (RCC_APBRSTR2 & ~(0x476D801UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x476D801) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_SYSCFGRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_SPI1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_USART1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM14RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM16RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM17RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_ADCRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_COMP1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_COMP2RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_VREFBUFRST </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_IOPENR  -------------------------------
// SVD Line: 5317

unsigned int RCC_IOPENR __AT (0x40021034);



// -----------------------------  Field Item: RCC_IOPENR_GPIOAEN  ---------------------------------
// SVD Line: 5322

//  <item> SFDITEM_FIELD__RCC_IOPENR_GPIOAEN
//    <name> GPIOAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021034) I/O PortA clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPENR ) </loc>
//      <o.0..0> GPIOAEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_IOPENR_GPIOBEN  ---------------------------------
// SVD Line: 5327

//  <item> SFDITEM_FIELD__RCC_IOPENR_GPIOBEN
//    <name> GPIOBEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021034) I/O PortB clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPENR ) </loc>
//      <o.1..1> GPIOBEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_IOPENR_GPIOFEN  ---------------------------------
// SVD Line: 5332

//  <item> SFDITEM_FIELD__RCC_IOPENR_GPIOFEN
//    <name> GPIOFEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021034) I/O PortF clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPENR ) </loc>
//      <o.5..5> GPIOFEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_IOPENR  -----------------------------------
// SVD Line: 5317

//  <rtree> SFDITEM_REG__RCC_IOPENR
//    <name> IOPENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021034) GPIO clock enable register </i>
//    <loc> ( (unsigned int)((RCC_IOPENR >> 0) & 0xFFFFFFFF), ((RCC_IOPENR = (RCC_IOPENR & ~(0x23UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x23) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_IOPENR_GPIOAEN </item>
//    <item> SFDITEM_FIELD__RCC_IOPENR_GPIOBEN </item>
//    <item> SFDITEM_FIELD__RCC_IOPENR_GPIOFEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_AHBENR  -------------------------------
// SVD Line: 5339

unsigned int RCC_AHBENR __AT (0x40021038);



// ------------------------------  Field Item: RCC_AHBENR_DMAEN  ----------------------------------
// SVD Line: 5344

//  <item> SFDITEM_FIELD__RCC_AHBENR_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021038) DMA module clock enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.0..0> DMAEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBENR_FLASHEN  ---------------------------------
// SVD Line: 5349

//  <item> SFDITEM_FIELD__RCC_AHBENR_FLASHEN
//    <name> FLASHEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021038) FLASHEN </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.8..8> FLASHEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_SRAMEN  ---------------------------------
// SVD Line: 5353

//  <item> SFDITEM_FIELD__RCC_AHBENR_SRAMEN
//    <name> SRAMEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021038) SRAMEN </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.9..9> SRAMEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_CRCEN  ----------------------------------
// SVD Line: 5357

//  <item> SFDITEM_FIELD__RCC_AHBENR_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021038) CRC module clock enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.12..12> CRCEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBENR  -----------------------------------
// SVD Line: 5339

//  <rtree> SFDITEM_REG__RCC_AHBENR
//    <name> AHBENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021038) AHB peripheral clock enableregister </i>
//    <loc> ( (unsigned int)((RCC_AHBENR >> 0) & 0xFFFFFFFF), ((RCC_AHBENR = (RCC_AHBENR & ~(0x1301UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1301) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBENR_DMAEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_FLASHEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_SRAMEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_CRCEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR1  -------------------------------
// SVD Line: 5364

unsigned int RCC_APBENR1 __AT (0x4002103C);



// -----------------------------  Field Item: RCC_APBENR1_TIM3EN  ---------------------------------
// SVD Line: 5369

//  <item> SFDITEM_FIELD__RCC_APBENR1_TIM3EN
//    <name> TIM3EN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002103C) TIM3EN </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.1..1> TIM3EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBENR1_RTCAPBEN  --------------------------------
// SVD Line: 5373

//  <item> SFDITEM_FIELD__RCC_APBENR1_RTCAPBEN
//    <name> RTCAPBEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002103C) The RTC module APB clock is enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.10..10> RTCAPBEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR1_WWDGEN  ---------------------------------
// SVD Line: 5378

//  <item> SFDITEM_FIELD__RCC_APBENR1_WWDGEN
//    <name> WWDGEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002103C) WWDGEN </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.11..11> WWDGEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR1_SPI2EN  ---------------------------------
// SVD Line: 5382

//  <item> SFDITEM_FIELD__RCC_APBENR1_SPI2EN
//    <name> SPI2EN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002103C) SPI2EN </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.14..14> SPI2EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR1_UART1EN  --------------------------------
// SVD Line: 5386

//  <item> SFDITEM_FIELD__RCC_APBENR1_UART1EN
//    <name> UART1EN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4002103C) The UART1 module clock is enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.18..18> UART1EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBENR1_LPUART1EN  -------------------------------
// SVD Line: 5391

//  <item> SFDITEM_FIELD__RCC_APBENR1_LPUART1EN
//    <name> LPUART1EN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4002103C) LPUART1EN </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.20..20> LPUART1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR1_I2C1EN  ---------------------------------
// SVD Line: 5395

//  <item> SFDITEM_FIELD__RCC_APBENR1_I2C1EN
//    <name> I2C1EN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4002103C) I2C1 module clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.21..21> I2C1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR1_OPA1EN  ---------------------------------
// SVD Line: 5400

//  <item> SFDITEM_FIELD__RCC_APBENR1_OPA1EN
//    <name> OPA1EN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4002103C) OPA1EN </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.23..23> OPA1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR1_OPA2EN  ---------------------------------
// SVD Line: 5404

//  <item> SFDITEM_FIELD__RCC_APBENR1_OPA2EN
//    <name> OPA2EN </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4002103C) OPA2EN </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.24..24> OPA2EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_DBGEN  ---------------------------------
// SVD Line: 5408

//  <item> SFDITEM_FIELD__RCC_APBENR1_DBGEN
//    <name> DBGEN </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4002103C) MCU Debug module clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.27..27> DBGEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_PWREN  ---------------------------------
// SVD Line: 5413

//  <item> SFDITEM_FIELD__RCC_APBENR1_PWREN
//    <name> PWREN </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4002103C) The Power interface module clock enables </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.28..28> PWREN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBENR1_LPTIM1EN  --------------------------------
// SVD Line: 5418

//  <item> SFDITEM_FIELD__RCC_APBENR1_LPTIM1EN
//    <name> LPTIM1EN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4002103C) LPTIM1EN </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.31..31> LPTIM1EN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR1  ----------------------------------
// SVD Line: 5364

//  <rtree> SFDITEM_REG__RCC_APBENR1
//    <name> APBENR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002103C) APB peripheral clock enable register1 </i>
//    <loc> ( (unsigned int)((RCC_APBENR1 >> 0) & 0xFFFFFFFF), ((RCC_APBENR1 = (RCC_APBENR1 & ~(0x99B44C02UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x99B44C02) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR1_TIM3EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_RTCAPBEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_WWDGEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_SPI2EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_UART1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_LPUART1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_I2C1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_OPA1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_OPA2EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_DBGEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_PWREN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_LPTIM1EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR2  -------------------------------
// SVD Line: 5424

unsigned int RCC_APBENR2 __AT (0x40021040);



// ----------------------------  Field Item: RCC_APBENR2_SYSCFGEN  --------------------------------
// SVD Line: 5429

//  <item> SFDITEM_FIELD__RCC_APBENR2_SYSCFGEN
//    <name> SYSCFGEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021040) The SYSCFG module clock is enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.0..0> SYSCFGEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_TIM1EN  ---------------------------------
// SVD Line: 5434

//  <item> SFDITEM_FIELD__RCC_APBENR2_TIM1EN
//    <name> TIM1EN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021040) The TIM1 module clock is enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.11..11> TIM1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_SPI1EN  ---------------------------------
// SVD Line: 5439

//  <item> SFDITEM_FIELD__RCC_APBENR2_SPI1EN
//    <name> SPI1EN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021040) The SPI1 module clock is enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.12..12> SPI1EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBENR2_USART1EN  --------------------------------
// SVD Line: 5444

//  <item> SFDITEM_FIELD__RCC_APBENR2_USART1EN
//    <name> USART1EN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021040) USART1EN </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.14..14> USART1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_TIM14EN  --------------------------------
// SVD Line: 5448

//  <item> SFDITEM_FIELD__RCC_APBENR2_TIM14EN
//    <name> TIM14EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021040) TIM14 module clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.15..15> TIM14EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_TIM16EN  --------------------------------
// SVD Line: 5453

//  <item> SFDITEM_FIELD__RCC_APBENR2_TIM16EN
//    <name> TIM16EN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021040) TIM16EN </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.17..17> TIM16EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_TIM17EN  --------------------------------
// SVD Line: 5457

//  <item> SFDITEM_FIELD__RCC_APBENR2_TIM17EN
//    <name> TIM17EN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021040) TIM17EN </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.18..18> TIM17EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR2_ADCEN  ---------------------------------
// SVD Line: 5461

//  <item> SFDITEM_FIELD__RCC_APBENR2_ADCEN
//    <name> ADCEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021040) ADC block clock enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.20..20> ADCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_COMP1EN  --------------------------------
// SVD Line: 5466

//  <item> SFDITEM_FIELD__RCC_APBENR2_COMP1EN
//    <name> COMP1EN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021040) COMP1 module clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.21..21> COMP1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_COMP2EN  --------------------------------
// SVD Line: 5471

//  <item> SFDITEM_FIELD__RCC_APBENR2_COMP2EN
//    <name> COMP2EN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021040) COMP2 module clock enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.22..22> COMP2EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBENR2_VREFBUFEN  -------------------------------
// SVD Line: 5476

//  <item> SFDITEM_FIELD__RCC_APBENR2_VREFBUFEN
//    <name> VREFBUFEN </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40021040) VREFBUFEN </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.26..26> VREFBUFEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR2  ----------------------------------
// SVD Line: 5424

//  <rtree> SFDITEM_REG__RCC_APBENR2
//    <name> APBENR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021040) APB peripheral clock enable register2 </i>
//    <loc> ( (unsigned int)((RCC_APBENR2 >> 0) & 0xFFFFFFFF), ((RCC_APBENR2 = (RCC_APBENR2 & ~(0x476D801UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x476D801) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR2_SYSCFGEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_TIM1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_SPI1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_USART1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_TIM14EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_TIM16EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_TIM17EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_ADCEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_COMP1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_COMP2EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_VREFBUFEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_CCIPR  --------------------------------
// SVD Line: 5482

unsigned int RCC_CCIPR __AT (0x40021054);



// ----------------------------  Field Item: RCC_CCIPR_TIMCLK_CTRL  -------------------------------
// SVD Line: 5487

//  <item> SFDITEM_FIELD__RCC_CCIPR_TIMCLK_CTRL
//    <name> TIMCLK_CTRL </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021054) TIMER PCLK FREQUENCY CONTROL </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CCIPR ) </loc>
//      <o.0..0> TIMCLK_CTRL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CCIPR_PVDSEL  ----------------------------------
// SVD Line: 5492

//  <item> SFDITEM_FIELD__RCC_CCIPR_PVDSEL
//    <name> PVDSEL </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021054) PVDSEL </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CCIPR ) </loc>
//      <o.7..7> PVDSEL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_CCIPR_COMP1SEL  ---------------------------------
// SVD Line: 5496

//  <item> SFDITEM_FIELD__RCC_CCIPR_COMP1SEL
//    <name> COMP1SEL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021054) COMP1 module clock source selection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CCIPR ) </loc>
//      <o.8..8> COMP1SEL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_CCIPR_COMP2SEL  ---------------------------------
// SVD Line: 5501

//  <item> SFDITEM_FIELD__RCC_CCIPR_COMP2SEL
//    <name> COMP2SEL </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021054) COMP2 module clock source selection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CCIPR ) </loc>
//      <o.9..9> COMP2SEL
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_CCIPR_LPUART1SEL  --------------------------------
// SVD Line: 5506

//  <item> SFDITEM_FIELD__RCC_CCIPR_LPUART1SEL
//    <name> LPUART1SEL </name>
//    <rw> 
//    <i> [Bits 12..11] RW (@ 0x40021054) LPUART1SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CCIPR >> 11) & 0x3), ((RCC_CCIPR = (RCC_CCIPR & ~(0x3UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RCC_CCIPR_LPTIM1SEL  --------------------------------
// SVD Line: 5510

//  <item> SFDITEM_FIELD__RCC_CCIPR_LPTIM1SEL
//    <name> LPTIM1SEL </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40021054) LPTIM1SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CCIPR >> 16) & 0x3), ((RCC_CCIPR = (RCC_CCIPR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_CCIPR_TIM1SEL  ---------------------------------
// SVD Line: 5514

//  <item> SFDITEM_FIELD__RCC_CCIPR_TIM1SEL
//    <name> TIM1SEL </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021054) TIM1SEL </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CCIPR ) </loc>
//      <o.22..22> TIM1SEL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_CCIPR_TIM17SEL  ---------------------------------
// SVD Line: 5518

//  <item> SFDITEM_FIELD__RCC_CCIPR_TIM17SEL
//    <name> TIM17SEL </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40021054) TIM17SEL </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CCIPR ) </loc>
//      <o.23..23> TIM17SEL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CCIPR_ADCSEL  ----------------------------------
// SVD Line: 5522

//  <item> SFDITEM_FIELD__RCC_CCIPR_ADCSEL
//    <name> ADCSEL </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40021054) ADCSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CCIPR >> 30) & 0x3), ((RCC_CCIPR = (RCC_CCIPR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CCIPR  -----------------------------------
// SVD Line: 5482

//  <rtree> SFDITEM_REG__RCC_CCIPR
//    <name> CCIPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021054) Peripherals independent clock configurationregister </i>
//    <loc> ( (unsigned int)((RCC_CCIPR >> 0) & 0xFFFFFFFF), ((RCC_CCIPR = (RCC_CCIPR & ~(0xC0C31B81UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC0C31B81) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CCIPR_TIMCLK_CTRL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_PVDSEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_COMP1SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_COMP2SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_LPUART1SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_LPTIM1SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_TIM1SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_TIM17SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_ADCSEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_BDCR  --------------------------------
// SVD Line: 5528

unsigned int RCC_BDCR __AT (0x4002105C);



// -------------------------------  Field Item: RCC_BDCR_LSEON  -----------------------------------
// SVD Line: 5533

//  <item> SFDITEM_FIELD__RCC_BDCR_LSEON
//    <name> LSEON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002105C) LSE OSC enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.0..0> LSEON
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSERDY  ----------------------------------
// SVD Line: 5538

//  <item> SFDITEM_FIELD__RCC_BDCR_LSERDY
//    <name> LSERDY </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002105C) LSE OSC ready </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.1..1> LSERDY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSEBYP  ----------------------------------
// SVD Line: 5543

//  <item> SFDITEM_FIELD__RCC_BDCR_LSEBYP
//    <name> LSEBYP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002105C) LSE OSC bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.2..2> LSEBYP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_BDCR_LSECSSON  ---------------------------------
// SVD Line: 5548

//  <item> SFDITEM_FIELD__RCC_BDCR_LSECSSON
//    <name> LSECSSON </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002105C) LSE CSS enables </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.5..5> LSECSSON
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_BDCR_LSECSSD  ----------------------------------
// SVD Line: 5553

//  <item> SFDITEM_FIELD__RCC_BDCR_LSECSSD
//    <name> LSECSSD </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002105C) LSE CSS (clock security system) detection failed </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.6..6> LSECSSD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_RTCSEL  ----------------------------------
// SVD Line: 5558

//  <item> SFDITEM_FIELD__RCC_BDCR_RTCSEL
//    <name> RTCSEL </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002105C) RTC clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_BDCR >> 8) & 0x3), ((RCC_BDCR = (RCC_BDCR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: RCC_BDCR_RTC_HSEDIV_SEL  ------------------------------
// SVD Line: 5563

//  <item> SFDITEM_FIELD__RCC_BDCR_RTC_HSEDIV_SEL
//    <name> RTC_HSEDIV_SEL </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002105C) The RTC clock source is selected as the division of the HSE clock </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_BDCR >> 10) & 0x3), ((RCC_BDCR = (RCC_BDCR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_RTCEN  -----------------------------------
// SVD Line: 5568

//  <item> SFDITEM_FIELD__RCC_BDCR_RTCEN
//    <name> RTCEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4002105C) RTC clock enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.15..15> RTCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_BDRST  -----------------------------------
// SVD Line: 5573

//  <item> SFDITEM_FIELD__RCC_BDCR_BDRST
//    <name> BDRST </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4002105C) RTC soft reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.16..16> BDRST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSCSEL  ----------------------------------
// SVD Line: 5578

//  <item> SFDITEM_FIELD__RCC_BDCR_LSCSEL
//    <name> LSCSEL </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4002105C) Low-speed clock selection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.25..25> LSCSEL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_BDCR_IWDGSEL  ----------------------------------
// SVD Line: 5583

//  <item> SFDITEM_FIELD__RCC_BDCR_IWDGSEL
//    <name> IWDGSEL </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4002105C) IWDGSEL </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.30..30> IWDGSEL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_BDCR  ------------------------------------
// SVD Line: 5528

//  <rtree> SFDITEM_REG__RCC_BDCR
//    <name> BDCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002105C) RTC domain control register </i>
//    <loc> ( (unsigned int)((RCC_BDCR >> 0) & 0xFFFFFFFF), ((RCC_BDCR = (RCC_BDCR & ~(0x42018F67UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x42018F67) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSEON </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSERDY </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSEBYP </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSECSSON </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSECSSD </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_RTCSEL </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_RTC_HSEDIV_SEL </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_RTCEN </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_BDRST </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSCSEL </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_IWDGSEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CSR  ---------------------------------
// SVD Line: 5589

unsigned int RCC_CSR __AT (0x40021060);



// --------------------------------  Field Item: RCC_CSR_LSION  -----------------------------------
// SVD Line: 5594

//  <item> SFDITEM_FIELD__RCC_CSR_LSION
//    <name> LSION </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021060) LSI OSC enabled </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.0..0> LSION
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_LSIRDY  -----------------------------------
// SVD Line: 5599

//  <item> SFDITEM_FIELD__RCC_CSR_LSIRDY
//    <name> LSIRDY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021060) LSI OSC stability flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.1..1> LSIRDY
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_CSR_PINRST_FLTDIS  -------------------------------
// SVD Line: 5605

//  <item> SFDITEM_FIELD__RCC_CSR_PINRST_FLTDIS
//    <name> PINRST_FLTDIS </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021060) NRST filtering is prohibited </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.8..8> PINRST_FLTDIS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_BORRSTF  ----------------------------------
// SVD Line: 5610

//  <item> SFDITEM_FIELD__RCC_CSR_BORRSTF
//    <name> BORRSTF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40021060) BOR reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.9..9> BORRSTF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CSR_RMVF  ------------------------------------
// SVD Line: 5616

//  <item> SFDITEM_FIELD__RCC_CSR_RMVF
//    <name> RMVF </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40021060) Clear the reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.23..23> RMVF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_OBLRSTF  ----------------------------------
// SVD Line: 5621

//  <item> SFDITEM_FIELD__RCC_CSR_OBLRSTF
//    <name> OBLRSTF </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x40021060) Option byte loader reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.25..25> OBLRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_PINRSTF  ----------------------------------
// SVD Line: 5627

//  <item> SFDITEM_FIELD__RCC_CSR_PINRSTF
//    <name> PINRSTF </name>
//    <r> 
//    <i> [Bit 26] RO (@ 0x40021060) External NRST pin reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.26..26> PINRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_PORRSTF  ----------------------------------
// SVD Line: 5633

//  <item> SFDITEM_FIELD__RCC_CSR_PORRSTF
//    <name> PORRSTF </name>
//    <r> 
//    <i> [Bit 27] RO (@ 0x40021060) POR reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.27..27> PORRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_SFTRSTF  ----------------------------------
// SVD Line: 5639

//  <item> SFDITEM_FIELD__RCC_CSR_SFTRSTF
//    <name> SFTRSTF </name>
//    <r> 
//    <i> [Bit 28] RO (@ 0x40021060) Soft reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.28..28> SFTRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_IWDGRSTF  ----------------------------------
// SVD Line: 5645

//  <item> SFDITEM_FIELD__RCC_CSR_IWDGRSTF
//    <name> IWDGRSTF </name>
//    <r> 
//    <i> [Bit 29] RO (@ 0x40021060) IWDG reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.29..29> IWDGRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_WWDGRSTF  ----------------------------------
// SVD Line: 5651

//  <item> SFDITEM_FIELD__RCC_CSR_WWDGRSTF
//    <name> WWDGRSTF </name>
//    <r> 
//    <i> [Bit 30] RO (@ 0x40021060) WWDGRSTF </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.30..30> WWDGRSTF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CSR  ------------------------------------
// SVD Line: 5589

//  <rtree> SFDITEM_REG__RCC_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021060) Control/status register </i>
//    <loc> ( (unsigned int)((RCC_CSR >> 0) & 0xFFFFFFFF), ((RCC_CSR = (RCC_CSR & ~(0x800101UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x800101) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CSR_LSION </item>
//    <item> SFDITEM_FIELD__RCC_CSR_LSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PINRST_FLTDIS </item>
//    <item> SFDITEM_FIELD__RCC_CSR_BORRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_RMVF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_OBLRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PINRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PORRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_SFTRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_IWDGRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_WWDGRSTF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RCC  --------------------------------------
// SVD Line: 4847

//  <view> RCC
//    <name> RCC </name>
//    <item> SFDITEM_REG__RCC_CR </item>
//    <item> SFDITEM_REG__RCC_ICSCR </item>
//    <item> SFDITEM_REG__RCC_CFGR </item>
//    <item> SFDITEM_REG__RCC_PLLCFGR </item>
//    <item> SFDITEM_REG__RCC_ECSCR </item>
//    <item> SFDITEM_REG__RCC_CIER </item>
//    <item> SFDITEM_REG__RCC_CIFR </item>
//    <item> SFDITEM_REG__RCC_CICR </item>
//    <item> SFDITEM_REG__RCC_IOPRSTR </item>
//    <item> SFDITEM_REG__RCC_AHBRSTR </item>
//    <item> SFDITEM_REG__RCC_APBRSTR1 </item>
//    <item> SFDITEM_REG__RCC_APBRSTR2 </item>
//    <item> SFDITEM_REG__RCC_IOPENR </item>
//    <item> SFDITEM_REG__RCC_AHBENR </item>
//    <item> SFDITEM_REG__RCC_APBENR1 </item>
//    <item> SFDITEM_REG__RCC_APBENR2 </item>
//    <item> SFDITEM_REG__RCC_CCIPR </item>
//    <item> SFDITEM_REG__RCC_BDCR </item>
//    <item> SFDITEM_REG__RCC_CSR </item>
//  </view>
//  


// -----------------------------  Register Item Address: RTC_CRH  ---------------------------------
// SVD Line: 5675

unsigned int RTC_CRH __AT (0x40002800);



// --------------------------------  Field Item: RTC_CRH_SECIE  -----------------------------------
// SVD Line: 5680

//  <item> SFDITEM_FIELD__RTC_CRH_SECIE
//    <name> SECIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002800) Seconds interrupt allowed bits </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRH ) </loc>
//      <o.0..0> SECIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRH_ALRIE  -----------------------------------
// SVD Line: 5685

//  <item> SFDITEM_FIELD__RTC_CRH_ALRIE
//    <name> ALRIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002800) Alarm interrupt allowed bits </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRH ) </loc>
//      <o.1..1> ALRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRH_OWIE  ------------------------------------
// SVD Line: 5690

//  <item> SFDITEM_FIELD__RTC_CRH_OWIE
//    <name> OWIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002800) Overflow interrupt allow bits </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRH ) </loc>
//      <o.2..2> OWIE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_CRH  ------------------------------------
// SVD Line: 5675

//  <rtree> SFDITEM_REG__RTC_CRH
//    <name> CRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002800) RTC Control Register High </i>
//    <loc> ( (unsigned int)((RTC_CRH >> 0) & 0xFFFFFFFF), ((RTC_CRH = (RTC_CRH & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CRH_SECIE </item>
//    <item> SFDITEM_FIELD__RTC_CRH_ALRIE </item>
//    <item> SFDITEM_FIELD__RTC_CRH_OWIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CRL  ---------------------------------
// SVD Line: 5697

unsigned int RTC_CRL __AT (0x40002804);



// --------------------------------  Field Item: RTC_CRL_SECF  ------------------------------------
// SVD Line: 5702

//  <item> SFDITEM_FIELD__RTC_CRL_SECF
//    <name> SECF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002804) Second flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.0..0> SECF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRL_ALRF  ------------------------------------
// SVD Line: 5707

//  <item> SFDITEM_FIELD__RTC_CRL_ALRF
//    <name> ALRF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002804) Alarm flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.1..1> ALRF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CRL_OWF  ------------------------------------
// SVD Line: 5712

//  <item> SFDITEM_FIELD__RTC_CRL_OWF
//    <name> OWF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002804) Overflow flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.2..2> OWF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CRL_RSF  ------------------------------------
// SVD Line: 5717

//  <item> SFDITEM_FIELD__RTC_CRL_RSF
//    <name> RSF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002804) Registers synchronized flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.3..3> RSF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CRL_CNF  ------------------------------------
// SVD Line: 5722

//  <item> SFDITEM_FIELD__RTC_CRL_CNF
//    <name> CNF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002804) Configuration flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.4..4> CNF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRL_RTOFF  -----------------------------------
// SVD Line: 5727

//  <item> SFDITEM_FIELD__RTC_CRL_RTOFF
//    <name> RTOFF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40002804) RTC operation OFF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.5..5> RTOFF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_CRL  ------------------------------------
// SVD Line: 5697

//  <rtree> SFDITEM_REG__RTC_CRL
//    <name> CRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002804) RTC Control Register Low </i>
//    <loc> ( (unsigned int)((RTC_CRL >> 0) & 0xFFFFFFFF), ((RTC_CRL = (RTC_CRL & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CRL_SECF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_ALRF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_OWF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_RSF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_CNF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_RTOFF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_PRLH  --------------------------------
// SVD Line: 5735

unsigned int RTC_PRLH __AT (0x40002808);



// --------------------------------  Field Item: RTC_PRLH_PRL  ------------------------------------
// SVD Line: 5740

//  <item> SFDITEM_FIELD__RTC_PRLH_PRL
//    <name> PRL </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40002808) RTC prescaler reload value high </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_PRLH >> 0) & 0x3F), ((RTC_PRLH = (RTC_PRLH & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_PRLH  ------------------------------------
// SVD Line: 5735

//  <rtree> SFDITEM_REG__RTC_PRLH
//    <name> PRLH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002808) RTC Prescaler Load Register High </i>
//    <loc> ( (unsigned int)((RTC_PRLH >> 0) & 0xFFFFFFFF), ((RTC_PRLH = (RTC_PRLH & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_PRLH_PRL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_PRLL  --------------------------------
// SVD Line: 5747

unsigned int RTC_PRLL __AT (0x4000280C);



// --------------------------------  Field Item: RTC_PRLL_PRL  ------------------------------------
// SVD Line: 5752

//  <item> SFDITEM_FIELD__RTC_PRLL_PRL
//    <name> PRL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000280C) RTC prescaler reload value high </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_PRLL >> 0) & 0xFFFF), ((RTC_PRLL = (RTC_PRLL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_PRLL  ------------------------------------
// SVD Line: 5747

//  <rtree> SFDITEM_REG__RTC_PRLL
//    <name> PRLL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000280C) RTC Prescaler Load Register Low </i>
//    <loc> ( (unsigned int)((RTC_PRLL >> 0) & 0xFFFFFFFF), ((RTC_PRLL = (RTC_PRLL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_PRLL_PRL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_DIVH  --------------------------------
// SVD Line: 5759

unsigned int RTC_DIVH __AT (0x40002810);



// ------------------------------  Field Item: RTC_DIVH_RTC_DIV  ----------------------------------
// SVD Line: 5764

//  <item> SFDITEM_FIELD__RTC_DIVH_RTC_DIV
//    <name> RTC_DIV </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40002810) RTC clock divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DIVH >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_DIVH  ------------------------------------
// SVD Line: 5759

//  <rtree> SFDITEM_REG__RTC_DIVH
//    <name> DIVH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002810) RTC Prescaler Divider Register High </i>
//    <loc> ( (unsigned int)((RTC_DIVH >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_DIVH_RTC_DIV </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_DIVL  --------------------------------
// SVD Line: 5772

unsigned int RTC_DIVL __AT (0x40002814);



// ------------------------------  Field Item: RTC_DIVL_RTC_DIV  ----------------------------------
// SVD Line: 5777

//  <item> SFDITEM_FIELD__RTC_DIVL_RTC_DIV
//    <name> RTC_DIV </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40002814) RTC clock divider </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_DIVL >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_DIVL  ------------------------------------
// SVD Line: 5772

//  <rtree> SFDITEM_REG__RTC_DIVL
//    <name> DIVL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002814) RTC Prescaler Divider Register Low </i>
//    <loc> ( (unsigned int)((RTC_DIVL >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_DIVL_RTC_DIV </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CNTH  --------------------------------
// SVD Line: 5785

unsigned int RTC_CNTH __AT (0x40002818);



// ------------------------------  Field Item: RTC_CNTH_RTC_CNT  ----------------------------------
// SVD Line: 5790

//  <item> SFDITEM_FIELD__RTC_CNTH_RTC_CNT
//    <name> RTC_CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002818) RTC core counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_CNTH >> 0) & 0xFFFF), ((RTC_CNTH = (RTC_CNTH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_CNTH  ------------------------------------
// SVD Line: 5785

//  <rtree> SFDITEM_REG__RTC_CNTH
//    <name> CNTH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002818) RTC Counter Register High </i>
//    <loc> ( (unsigned int)((RTC_CNTH >> 0) & 0xFFFFFFFF), ((RTC_CNTH = (RTC_CNTH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CNTH_RTC_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CNTL  --------------------------------
// SVD Line: 5797

unsigned int RTC_CNTL __AT (0x4000281C);



// ------------------------------  Field Item: RTC_CNTL_RTC_CNT  ----------------------------------
// SVD Line: 5802

//  <item> SFDITEM_FIELD__RTC_CNTL_RTC_CNT
//    <name> RTC_CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000281C) RTC core counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_CNTL >> 0) & 0xFFFF), ((RTC_CNTL = (RTC_CNTL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_CNTL  ------------------------------------
// SVD Line: 5797

//  <rtree> SFDITEM_REG__RTC_CNTL
//    <name> CNTL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000281C) RTC Counter Register Low </i>
//    <loc> ( (unsigned int)((RTC_CNTL >> 0) & 0xFFFFFFFF), ((RTC_CNTL = (RTC_CNTL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CNTL_RTC_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_ALRH  --------------------------------
// SVD Line: 5809

unsigned int RTC_ALRH __AT (0x40002820);



// --------------------------------  Field Item: RTC_ALRH_ALR  ------------------------------------
// SVD Line: 5814

//  <item> SFDITEM_FIELD__RTC_ALRH_ALR
//    <name> ALR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002820) RTC alarm value </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_ALRH >> 0) & 0xFFFF), ((RTC_ALRH = (RTC_ALRH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_ALRH  ------------------------------------
// SVD Line: 5809

//  <rtree> SFDITEM_REG__RTC_ALRH
//    <name> ALRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002820) RTC Alarm Register High </i>
//    <loc> ( (unsigned int)((RTC_ALRH >> 0) & 0xFFFFFFFF), ((RTC_ALRH = (RTC_ALRH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRH_ALR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_ALRL  --------------------------------
// SVD Line: 5821

unsigned int RTC_ALRL __AT (0x40002824);



// --------------------------------  Field Item: RTC_ALRL_ALR  ------------------------------------
// SVD Line: 5826

//  <item> SFDITEM_FIELD__RTC_ALRL_ALR
//    <name> ALR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002824) RTC alarm value </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_ALRL >> 0) & 0xFFFF), ((RTC_ALRL = (RTC_ALRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_ALRL  ------------------------------------
// SVD Line: 5821

//  <rtree> SFDITEM_REG__RTC_ALRL
//    <name> ALRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002824) RTC Alarm Register Low </i>
//    <loc> ( (unsigned int)((RTC_ALRL >> 0) & 0xFFFFFFFF), ((RTC_ALRL = (RTC_ALRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRL_ALR </item>
//  </rtree>
//  


// --------------------------  Register Item Address: RTC_BKP_RTCCR  ------------------------------
// SVD Line: 5833

unsigned int RTC_BKP_RTCCR __AT (0x4000282C);



// ------------------------------  Field Item: RTC_BKP_RTCCR_CAL  ---------------------------------
// SVD Line: 5837

//  <item> SFDITEM_FIELD__RTC_BKP_RTCCR_CAL
//    <name> CAL </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x4000282C) Calibration value </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_BKP_RTCCR >> 0) & 0x7F), ((RTC_BKP_RTCCR = (RTC_BKP_RTCCR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RTC_BKP_RTCCR_CCO  ---------------------------------
// SVD Line: 5842

//  <item> SFDITEM_FIELD__RTC_BKP_RTCCR_CCO
//    <name> CCO </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000282C) Calibrate the clock output bits </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_BKP_RTCCR ) </loc>
//      <o.7..7> CCO
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_BKP_RTCCR_ASOE  ---------------------------------
// SVD Line: 5847

//  <item> SFDITEM_FIELD__RTC_BKP_RTCCR_ASOE
//    <name> ASOE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000282C) Seconds/alarm pulse output enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_BKP_RTCCR ) </loc>
//      <o.8..8> ASOE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_BKP_RTCCR_ASOS  ---------------------------------
// SVD Line: 5852

//  <item> SFDITEM_FIELD__RTC_BKP_RTCCR_ASOS
//    <name> ASOS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000282C) Seconds/alarm pulse output select bits </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_BKP_RTCCR ) </loc>
//      <o.9..9> ASOS
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RTC_BKP_RTCCR  ---------------------------------
// SVD Line: 5833

//  <rtree> SFDITEM_REG__RTC_BKP_RTCCR
//    <name> BKP_RTCCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000282C) BKP_RTCCR </i>
//    <loc> ( (unsigned int)((RTC_BKP_RTCCR >> 0) & 0xFFFFFFFF), ((RTC_BKP_RTCCR = (RTC_BKP_RTCCR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP_RTCCR_CAL </item>
//    <item> SFDITEM_FIELD__RTC_BKP_RTCCR_CCO </item>
//    <item> SFDITEM_FIELD__RTC_BKP_RTCCR_ASOE </item>
//    <item> SFDITEM_FIELD__RTC_BKP_RTCCR_ASOS </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RTC  --------------------------------------
// SVD Line: 5660

//  <view> RTC
//    <name> RTC </name>
//    <item> SFDITEM_REG__RTC_CRH </item>
//    <item> SFDITEM_REG__RTC_CRL </item>
//    <item> SFDITEM_REG__RTC_PRLH </item>
//    <item> SFDITEM_REG__RTC_PRLL </item>
//    <item> SFDITEM_REG__RTC_DIVH </item>
//    <item> SFDITEM_REG__RTC_DIVL </item>
//    <item> SFDITEM_REG__RTC_CNTH </item>
//    <item> SFDITEM_REG__RTC_CNTL </item>
//    <item> SFDITEM_REG__RTC_ALRH </item>
//    <item> SFDITEM_REG__RTC_ALRL </item>
//    <item> SFDITEM_REG__RTC_BKP_RTCCR </item>
//  </view>
//  


// -----------------------------  Register Item Address: SPI1_CR1  --------------------------------
// SVD Line: 5877

unsigned int SPI1_CR1 __AT (0x40013000);



// --------------------------------  Field Item: SPI1_CR1_CPHA  -----------------------------------
// SVD Line: 5882

//  <item> SFDITEM_FIELD__SPI1_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013000) Clock Phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_CPOL  -----------------------------------
// SVD Line: 5887

//  <item> SFDITEM_FIELD__SPI1_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013000) Clock Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_MSTR  -----------------------------------
// SVD Line: 5892

//  <item> SFDITEM_FIELD__SPI1_CR1_MSTR
//    <name> MSTR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013000) Master Selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.2..2> MSTR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_CR1_BR  ------------------------------------
// SVD Line: 5897

//  <item> SFDITEM_FIELD__SPI1_CR1_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40013000) Baud Rate Control </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_CR1 >> 3) & 0x7), ((SPI1_CR1 = (SPI1_CR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SPE  ------------------------------------
// SVD Line: 5902

//  <item> SFDITEM_FIELD__SPI1_CR1_SPE
//    <name> SPE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013000) SPI Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.6..6> SPE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR1_LSBFIRST  ---------------------------------
// SVD Line: 5907

//  <item> SFDITEM_FIELD__SPI1_CR1_LSBFIRST
//    <name> LSBFIRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013000) Frame Format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.7..7> LSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SSI  ------------------------------------
// SVD Line: 5912

//  <item> SFDITEM_FIELD__SPI1_CR1_SSI
//    <name> SSI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013000) Internal slave select </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.8..8> SSI
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SSM  ------------------------------------
// SVD Line: 5917

//  <item> SFDITEM_FIELD__SPI1_CR1_SSM
//    <name> SSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013000) Software slave management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.9..9> SSM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_RXONLY  ----------------------------------
// SVD Line: 5922

//  <item> SFDITEM_FIELD__SPI1_CR1_RXONLY
//    <name> RXONLY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013000) Receive only </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.10..10> RXONLY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_DFF  ------------------------------------
// SVD Line: 5927

//  <item> SFDITEM_FIELD__SPI1_CR1_DFF
//    <name> DFF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013000) Data frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.11..11> DFF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR1_CRCNEXT  ----------------------------------
// SVD Line: 5932

//  <item> SFDITEM_FIELD__SPI1_CR1_CRCNEXT
//    <name> CRCNEXT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013000) Transmit CRC next </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.12..12> CRCNEXT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_CRCEN  -----------------------------------
// SVD Line: 5937

//  <item> SFDITEM_FIELD__SPI1_CR1_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013000) Hardware CRC calculation enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.13..13> CRCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_BIDIOE  ----------------------------------
// SVD Line: 5942

//  <item> SFDITEM_FIELD__SPI1_CR1_BIDIOE
//    <name> BIDIOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013000) Output enable in bidirectional mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.14..14> BIDIOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR1_BIDIMODE  ---------------------------------
// SVD Line: 5947

//  <item> SFDITEM_FIELD__SPI1_CR1_BIDIMODE
//    <name> BIDIMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013000) Bidirectional data mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.15..15> BIDIMODE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_CR1  ------------------------------------
// SVD Line: 5877

//  <rtree> SFDITEM_REG__SPI1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013000) control register 1 </i>
//    <loc> ( (unsigned int)((SPI1_CR1 >> 0) & 0xFFFFFFFF), ((SPI1_CR1 = (SPI1_CR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CR1_CPHA </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_MSTR </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BR </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SPE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_LSBFIRST </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SSI </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SSM </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_RXONLY </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_DFF </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CRCNEXT </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CRCEN </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BIDIOE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BIDIMODE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_CR2  --------------------------------
// SVD Line: 5954

unsigned int SPI1_CR2 __AT (0x40013004);



// ------------------------------  Field Item: SPI1_CR2_RXDMAEN  ----------------------------------
// SVD Line: 5959

//  <item> SFDITEM_FIELD__SPI1_CR2_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013004) Rx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.0..0> RXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR2_TXDMAEN  ----------------------------------
// SVD Line: 5964

//  <item> SFDITEM_FIELD__SPI1_CR2_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013004) Tx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.1..1> TXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR2_SSOE  -----------------------------------
// SVD Line: 5969

//  <item> SFDITEM_FIELD__SPI1_CR2_SSOE
//    <name> SSOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013004) SS Output Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.2..2> SSOE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_CR2_CLRTXFIFO  ---------------------------------
// SVD Line: 5974

//  <item> SFDITEM_FIELD__SPI1_CR2_CLRTXFIFO
//    <name> CLRTXFIFO </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013004) Clear FIFO </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.4..4> CLRTXFIFO
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_ERRIE  -----------------------------------
// SVD Line: 5979

//  <item> SFDITEM_FIELD__SPI1_CR2_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013004) Error Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.5..5> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_RXNEIE  ----------------------------------
// SVD Line: 5984

//  <item> SFDITEM_FIELD__SPI1_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013004) RX buffer Not Empty Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.6..6> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_TXEIE  -----------------------------------
// SVD Line: 5989

//  <item> SFDITEM_FIELD__SPI1_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013004) Tx buffer Empty Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR2_FRF  ------------------------------------
// SVD Line: 5994

//  <item> SFDITEM_FIELD__SPI1_CR2_FRF
//    <name> FRF </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013004) FRF </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.15..15> FRF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_CR2  ------------------------------------
// SVD Line: 5954

//  <rtree> SFDITEM_REG__SPI1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013004) control register 2 </i>
//    <loc> ( (unsigned int)((SPI1_CR2 >> 0) & 0xFFFFFFFF), ((SPI1_CR2 = (SPI1_CR2 & ~(0x80F7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80F7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CR2_RXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_TXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_SSOE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_CLRTXFIFO </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_ERRIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_TXEIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_FRF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_SR  ---------------------------------
// SVD Line: 6000

unsigned int SPI1_SR __AT (0x40013008);



// --------------------------------  Field Item: SPI1_SR_RXNE  ------------------------------------
// SVD Line: 6005

//  <item> SFDITEM_FIELD__SPI1_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013008) Receive buffer Not Empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_TXE  ------------------------------------
// SVD Line: 6011

//  <item> SFDITEM_FIELD__SPI1_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40013008) Transmit buffer Empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_SR_CHSIDE  -----------------------------------
// SVD Line: 6017

//  <item> SFDITEM_FIELD__SPI1_SR_CHSIDE
//    <name> CHSIDE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40013008) Channel side </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.2..2> CHSIDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_UDR  ------------------------------------
// SVD Line: 6023

//  <item> SFDITEM_FIELD__SPI1_SR_UDR
//    <name> UDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40013008) Underrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.3..3> UDR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_SR_CRCERR  -----------------------------------
// SVD Line: 6029

//  <item> SFDITEM_FIELD__SPI1_SR_CRCERR
//    <name> CRCERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013008) CRC error flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.4..4> CRCERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_MODF  ------------------------------------
// SVD Line: 6034

//  <item> SFDITEM_FIELD__SPI1_SR_MODF
//    <name> MODF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013008) Mode fault </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.5..5> MODF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_OVR  ------------------------------------
// SVD Line: 6039

//  <item> SFDITEM_FIELD__SPI1_SR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40013008) Overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.6..6> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_BSY  ------------------------------------
// SVD Line: 6045

//  <item> SFDITEM_FIELD__SPI1_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40013008) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.7..7> BSY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_FRE  ------------------------------------
// SVD Line: 6051

//  <item> SFDITEM_FIELD__SPI1_SR_FRE
//    <name> FRE </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40013008) FRE </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.8..8> FRE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_FRLVL  -----------------------------------
// SVD Line: 6056

//  <item> SFDITEM_FIELD__SPI1_SR_FRLVL
//    <name> FRLVL </name>
//    <r> 
//    <i> [Bits 10..9] RO (@ 0x40013008) FIFO Reception Level </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_SR >> 9) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_FTLVL  -----------------------------------
// SVD Line: 6062

//  <item> SFDITEM_FIELD__SPI1_SR_FTLVL
//    <name> FTLVL </name>
//    <r> 
//    <i> [Bits 12..11] RO (@ 0x40013008) FIFO Transmission Level </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_SR >> 11) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI1_SR  ------------------------------------
// SVD Line: 6000

//  <rtree> SFDITEM_REG__SPI1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013008) status register </i>
//    <loc> ( (unsigned int)((SPI1_SR >> 0) & 0xFFFFFFFF), ((SPI1_SR = (SPI1_SR & ~(0x30UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_SR_RXNE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_TXE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_CHSIDE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_UDR </item>
//    <item> SFDITEM_FIELD__SPI1_SR_CRCERR </item>
//    <item> SFDITEM_FIELD__SPI1_SR_MODF </item>
//    <item> SFDITEM_FIELD__SPI1_SR_OVR </item>
//    <item> SFDITEM_FIELD__SPI1_SR_BSY </item>
//    <item> SFDITEM_FIELD__SPI1_SR_FRE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_FRLVL </item>
//    <item> SFDITEM_FIELD__SPI1_SR_FTLVL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_DR  ---------------------------------
// SVD Line: 6070

unsigned int SPI1_DR __AT (0x4001300C);



// ---------------------------------  Field Item: SPI1_DR_DR  -------------------------------------
// SVD Line: 6075

//  <item> SFDITEM_FIELD__SPI1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001300C) Data Register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_DR >> 0) & 0xFFFF), ((SPI1_DR = (SPI1_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI1_DR  ------------------------------------
// SVD Line: 6070

//  <rtree> SFDITEM_REG__SPI1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001300C) data register </i>
//    <loc> ( (unsigned int)((SPI1_DR >> 0) & 0xFFFFFFFF), ((SPI1_DR = (SPI1_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI1_CRCPR  -------------------------------
// SVD Line: 6082

unsigned int SPI1_CRCPR __AT (0x40013010);



// -----------------------------  Field Item: SPI1_CRCPR_CRCPOLY  ---------------------------------
// SVD Line: 6087

//  <item> SFDITEM_FIELD__SPI1_CRCPR_CRCPOLY
//    <name> CRCPOLY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40013010) CRC polynomial register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_CRCPR >> 0) & 0xFFFF), ((SPI1_CRCPR = (SPI1_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_CRCPR  -----------------------------------
// SVD Line: 6082

//  <rtree> SFDITEM_REG__SPI1_CRCPR
//    <name> CRCPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013010) CRC polynomial register </i>
//    <loc> ( (unsigned int)((SPI1_CRCPR >> 0) & 0xFFFFFFFF), ((SPI1_CRCPR = (SPI1_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CRCPR_CRCPOLY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI1_RXCRCR  -------------------------------
// SVD Line: 6094

unsigned int SPI1_RXCRCR __AT (0x40013014);



// ------------------------------  Field Item: SPI1_RXCRCR_RXCRC  ---------------------------------
// SVD Line: 6098

//  <item> SFDITEM_FIELD__SPI1_RXCRCR_RXCRC
//    <name> RXCRC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40013014) rcv crc reg </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_RXCRCR >> 0) & 0xFFFF), ((SPI1_RXCRCR = (SPI1_RXCRCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_RXCRCR  ----------------------------------
// SVD Line: 6094

//  <rtree> SFDITEM_REG__SPI1_RXCRCR
//    <name> RXCRCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013014) RXCRCR </i>
//    <loc> ( (unsigned int)((SPI1_RXCRCR >> 0) & 0xFFFFFFFF), ((SPI1_RXCRCR = (SPI1_RXCRCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_RXCRCR_RXCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI1_TXCRCR  -------------------------------
// SVD Line: 6105

unsigned int SPI1_TXCRCR __AT (0x40013018);



// ------------------------------  Field Item: SPI1_TXCRCR_TXCRC  ---------------------------------
// SVD Line: 6109

//  <item> SFDITEM_FIELD__SPI1_TXCRCR_TXCRC
//    <name> TXCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40013018) tx crc reg </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_TXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_TXCRCR  ----------------------------------
// SVD Line: 6105

//  <rtree> SFDITEM_REG__SPI1_TXCRCR
//    <name> TXCRCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013018) TXCRCR </i>
//    <loc> ( (unsigned int)((SPI1_TXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI1_TXCRCR_TXCRC </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SPI1_I2S_CFGR  ------------------------------
// SVD Line: 6117

unsigned int SPI1_I2S_CFGR __AT (0x4001301C);



// -----------------------------  Field Item: SPI1_I2S_CFGR_CHLEN  --------------------------------
// SVD Line: 6121

//  <item> SFDITEM_FIELD__SPI1_I2S_CFGR_CHLEN
//    <name> CHLEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001301C) Channel length (number of bits per audio channel) </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2S_CFGR ) </loc>
//      <o.0..0> CHLEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SPI1_I2S_CFGR_DATLEN  --------------------------------
// SVD Line: 6126

//  <item> SFDITEM_FIELD__SPI1_I2S_CFGR_DATLEN
//    <name> DATLEN </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x4001301C) Data length to be transferred </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2S_CFGR >> 1) & 0x3), ((SPI1_I2S_CFGR = (SPI1_I2S_CFGR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2S_CFGR_CKPOL  --------------------------------
// SVD Line: 6131

//  <item> SFDITEM_FIELD__SPI1_I2S_CFGR_CKPOL
//    <name> CKPOL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001301C) Steady state clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2S_CFGR ) </loc>
//      <o.3..3> CKPOL
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SPI1_I2S_CFGR_I2SSTD  --------------------------------
// SVD Line: 6136

//  <item> SFDITEM_FIELD__SPI1_I2S_CFGR_I2SSTD
//    <name> I2SSTD </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4001301C) I2S standard selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2S_CFGR >> 4) & 0x3), ((SPI1_I2S_CFGR = (SPI1_I2S_CFGR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SPI1_I2S_CFGR_PCMSYNC  -------------------------------
// SVD Line: 6141

//  <item> SFDITEM_FIELD__SPI1_I2S_CFGR_PCMSYNC
//    <name> PCMSYNC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001301C) PCM frame synchronization </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2S_CFGR ) </loc>
//      <o.7..7> PCMSYNC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SPI1_I2S_CFGR_I2SCFG  --------------------------------
// SVD Line: 6146

//  <item> SFDITEM_FIELD__SPI1_I2S_CFGR_I2SCFG
//    <name> I2SCFG </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4001301C) I2S configuration mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2S_CFGR >> 8) & 0x3), ((SPI1_I2S_CFGR = (SPI1_I2S_CFGR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2S_CFGR_I2SE  ---------------------------------
// SVD Line: 6151

//  <item> SFDITEM_FIELD__SPI1_I2S_CFGR_I2SE
//    <name> I2SE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001301C) I2S enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2S_CFGR ) </loc>
//      <o.10..10> I2SE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SPI1_I2S_CFGR_I2SMOD  --------------------------------
// SVD Line: 6156

//  <item> SFDITEM_FIELD__SPI1_I2S_CFGR_I2SMOD
//    <name> I2SMOD </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001301C) I2S mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2S_CFGR ) </loc>
//      <o.11..11> I2SMOD
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SPI1_I2S_CFGR  ---------------------------------
// SVD Line: 6117

//  <rtree> SFDITEM_REG__SPI1_I2S_CFGR
//    <name> I2S_CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001301C) I2S_CFGR </i>
//    <loc> ( (unsigned int)((SPI1_I2S_CFGR >> 0) & 0xFFFFFFFF), ((SPI1_I2S_CFGR = (SPI1_I2S_CFGR & ~(0xFBFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFBF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_I2S_CFGR_CHLEN </item>
//    <item> SFDITEM_FIELD__SPI1_I2S_CFGR_DATLEN </item>
//    <item> SFDITEM_FIELD__SPI1_I2S_CFGR_CKPOL </item>
//    <item> SFDITEM_FIELD__SPI1_I2S_CFGR_I2SSTD </item>
//    <item> SFDITEM_FIELD__SPI1_I2S_CFGR_PCMSYNC </item>
//    <item> SFDITEM_FIELD__SPI1_I2S_CFGR_I2SCFG </item>
//    <item> SFDITEM_FIELD__SPI1_I2S_CFGR_I2SE </item>
//    <item> SFDITEM_FIELD__SPI1_I2S_CFGR_I2SMOD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI1_I2SPR  -------------------------------
// SVD Line: 6163

unsigned int SPI1_I2SPR __AT (0x40013020);



// ------------------------------  Field Item: SPI1_I2SPR_I2SDIV  ---------------------------------
// SVD Line: 6168

//  <item> SFDITEM_FIELD__SPI1_I2SPR_I2SDIV
//    <name> I2SDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013020) I2S linear prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2SPR >> 0) & 0xFF), ((SPI1_I2SPR = (SPI1_I2SPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: SPI1_I2SPR_ODD  -----------------------------------
// SVD Line: 6173

//  <item> SFDITEM_FIELD__SPI1_I2SPR_ODD
//    <name> ODD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013020) Odd factor for the prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SPR ) </loc>
//      <o.8..8> ODD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_I2SPR_MCKOE  ----------------------------------
// SVD Line: 6178

//  <item> SFDITEM_FIELD__SPI1_I2SPR_MCKOE
//    <name> MCKOE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013020) Master clock output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SPR ) </loc>
//      <o.9..9> MCKOE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_I2SPR  -----------------------------------
// SVD Line: 6163

//  <rtree> SFDITEM_REG__SPI1_I2SPR
//    <name> I2SPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013020) I2S prescaler register </i>
//    <loc> ( (unsigned int)((SPI1_I2SPR >> 0) & 0xFFFFFFFF), ((SPI1_I2SPR = (SPI1_I2SPR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_I2SPR_I2SDIV </item>
//    <item> SFDITEM_FIELD__SPI1_I2SPR_ODD </item>
//    <item> SFDITEM_FIELD__SPI1_I2SPR_MCKOE </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI1  -------------------------------------
// SVD Line: 5861

//  <view> SPI1
//    <name> SPI1 </name>
//    <item> SFDITEM_REG__SPI1_CR1 </item>
//    <item> SFDITEM_REG__SPI1_CR2 </item>
//    <item> SFDITEM_REG__SPI1_SR </item>
//    <item> SFDITEM_REG__SPI1_DR </item>
//    <item> SFDITEM_REG__SPI1_CRCPR </item>
//    <item> SFDITEM_REG__SPI1_RXCRCR </item>
//    <item> SFDITEM_REG__SPI1_TXCRCR </item>
//    <item> SFDITEM_REG__SPI1_I2S_CFGR </item>
//    <item> SFDITEM_REG__SPI1_I2SPR </item>
//  </view>
//  


// -----------------------------  Register Item Address: SPI2_CR1  --------------------------------
// SVD Line: 5877

unsigned int SPI2_CR1 __AT (0x40003800);



// --------------------------------  Field Item: SPI2_CR1_CPHA  -----------------------------------
// SVD Line: 5882

//  <item> SFDITEM_FIELD__SPI2_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003800) Clock Phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_CPOL  -----------------------------------
// SVD Line: 5887

//  <item> SFDITEM_FIELD__SPI2_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003800) Clock Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_MSTR  -----------------------------------
// SVD Line: 5892

//  <item> SFDITEM_FIELD__SPI2_CR1_MSTR
//    <name> MSTR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003800) Master Selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.2..2> MSTR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_CR1_BR  ------------------------------------
// SVD Line: 5897

//  <item> SFDITEM_FIELD__SPI2_CR1_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40003800) Baud Rate Control </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_CR1 >> 3) & 0x7), ((SPI2_CR1 = (SPI2_CR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_SPE  ------------------------------------
// SVD Line: 5902

//  <item> SFDITEM_FIELD__SPI2_CR1_SPE
//    <name> SPE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003800) SPI Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.6..6> SPE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR1_LSBFIRST  ---------------------------------
// SVD Line: 5907

//  <item> SFDITEM_FIELD__SPI2_CR1_LSBFIRST
//    <name> LSBFIRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003800) Frame Format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.7..7> LSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_SSI  ------------------------------------
// SVD Line: 5912

//  <item> SFDITEM_FIELD__SPI2_CR1_SSI
//    <name> SSI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003800) Internal slave select </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.8..8> SSI
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_SSM  ------------------------------------
// SVD Line: 5917

//  <item> SFDITEM_FIELD__SPI2_CR1_SSM
//    <name> SSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003800) Software slave management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.9..9> SSM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR1_RXONLY  ----------------------------------
// SVD Line: 5922

//  <item> SFDITEM_FIELD__SPI2_CR1_RXONLY
//    <name> RXONLY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40003800) Receive only </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.10..10> RXONLY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_DFF  ------------------------------------
// SVD Line: 5927

//  <item> SFDITEM_FIELD__SPI2_CR1_DFF
//    <name> DFF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40003800) Data frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.11..11> DFF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR1_CRCNEXT  ----------------------------------
// SVD Line: 5932

//  <item> SFDITEM_FIELD__SPI2_CR1_CRCNEXT
//    <name> CRCNEXT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40003800) Transmit CRC next </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.12..12> CRCNEXT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR1_CRCEN  -----------------------------------
// SVD Line: 5937

//  <item> SFDITEM_FIELD__SPI2_CR1_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40003800) Hardware CRC calculation enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.13..13> CRCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR1_BIDIOE  ----------------------------------
// SVD Line: 5942

//  <item> SFDITEM_FIELD__SPI2_CR1_BIDIOE
//    <name> BIDIOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40003800) Output enable in bidirectional mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.14..14> BIDIOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR1_BIDIMODE  ---------------------------------
// SVD Line: 5947

//  <item> SFDITEM_FIELD__SPI2_CR1_BIDIMODE
//    <name> BIDIMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40003800) Bidirectional data mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.15..15> BIDIMODE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI2_CR1  ------------------------------------
// SVD Line: 5877

//  <rtree> SFDITEM_REG__SPI2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003800) control register 1 </i>
//    <loc> ( (unsigned int)((SPI2_CR1 >> 0) & 0xFFFFFFFF), ((SPI2_CR1 = (SPI2_CR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_CR1_CPHA </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_MSTR </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_BR </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_SPE </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_LSBFIRST </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_SSI </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_SSM </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_RXONLY </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_DFF </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CRCNEXT </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CRCEN </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_BIDIOE </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_BIDIMODE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI2_CR2  --------------------------------
// SVD Line: 5954

unsigned int SPI2_CR2 __AT (0x40003804);



// ------------------------------  Field Item: SPI2_CR2_RXDMAEN  ----------------------------------
// SVD Line: 5959

//  <item> SFDITEM_FIELD__SPI2_CR2_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003804) Rx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.0..0> RXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR2_TXDMAEN  ----------------------------------
// SVD Line: 5964

//  <item> SFDITEM_FIELD__SPI2_CR2_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003804) Tx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.1..1> TXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR2_SSOE  -----------------------------------
// SVD Line: 5969

//  <item> SFDITEM_FIELD__SPI2_CR2_SSOE
//    <name> SSOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003804) SS Output Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.2..2> SSOE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_CR2_CLRTXFIFO  ---------------------------------
// SVD Line: 5974

//  <item> SFDITEM_FIELD__SPI2_CR2_CLRTXFIFO
//    <name> CLRTXFIFO </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003804) Clear FIFO </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.4..4> CLRTXFIFO
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR2_ERRIE  -----------------------------------
// SVD Line: 5979

//  <item> SFDITEM_FIELD__SPI2_CR2_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40003804) Error Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.5..5> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR2_RXNEIE  ----------------------------------
// SVD Line: 5984

//  <item> SFDITEM_FIELD__SPI2_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003804) RX buffer Not Empty Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.6..6> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR2_TXEIE  -----------------------------------
// SVD Line: 5989

//  <item> SFDITEM_FIELD__SPI2_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003804) Tx buffer Empty Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR2_FRF  ------------------------------------
// SVD Line: 5994

//  <item> SFDITEM_FIELD__SPI2_CR2_FRF
//    <name> FRF </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40003804) FRF </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.15..15> FRF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI2_CR2  ------------------------------------
// SVD Line: 5954

//  <rtree> SFDITEM_REG__SPI2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003804) control register 2 </i>
//    <loc> ( (unsigned int)((SPI2_CR2 >> 0) & 0xFFFFFFFF), ((SPI2_CR2 = (SPI2_CR2 & ~(0x80F7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80F7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_CR2_RXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_TXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_SSOE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_CLRTXFIFO </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_ERRIE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_TXEIE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_FRF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI2_SR  ---------------------------------
// SVD Line: 6000

unsigned int SPI2_SR __AT (0x40003808);



// --------------------------------  Field Item: SPI2_SR_RXNE  ------------------------------------
// SVD Line: 6005

//  <item> SFDITEM_FIELD__SPI2_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40003808) Receive buffer Not Empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_TXE  ------------------------------------
// SVD Line: 6011

//  <item> SFDITEM_FIELD__SPI2_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40003808) Transmit buffer Empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_SR_CHSIDE  -----------------------------------
// SVD Line: 6017

//  <item> SFDITEM_FIELD__SPI2_SR_CHSIDE
//    <name> CHSIDE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40003808) Channel side </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.2..2> CHSIDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_UDR  ------------------------------------
// SVD Line: 6023

//  <item> SFDITEM_FIELD__SPI2_SR_UDR
//    <name> UDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40003808) Underrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.3..3> UDR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_SR_CRCERR  -----------------------------------
// SVD Line: 6029

//  <item> SFDITEM_FIELD__SPI2_SR_CRCERR
//    <name> CRCERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003808) CRC error flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.4..4> CRCERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_SR_MODF  ------------------------------------
// SVD Line: 6034

//  <item> SFDITEM_FIELD__SPI2_SR_MODF
//    <name> MODF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40003808) Mode fault </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.5..5> MODF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_OVR  ------------------------------------
// SVD Line: 6039

//  <item> SFDITEM_FIELD__SPI2_SR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40003808) Overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.6..6> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_BSY  ------------------------------------
// SVD Line: 6045

//  <item> SFDITEM_FIELD__SPI2_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40003808) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.7..7> BSY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_FRE  ------------------------------------
// SVD Line: 6051

//  <item> SFDITEM_FIELD__SPI2_SR_FRE
//    <name> FRE </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40003808) FRE </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.8..8> FRE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_SR_FRLVL  -----------------------------------
// SVD Line: 6056

//  <item> SFDITEM_FIELD__SPI2_SR_FRLVL
//    <name> FRLVL </name>
//    <r> 
//    <i> [Bits 10..9] RO (@ 0x40003808) FIFO Reception Level </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_SR >> 9) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI2_SR_FTLVL  -----------------------------------
// SVD Line: 6062

//  <item> SFDITEM_FIELD__SPI2_SR_FTLVL
//    <name> FTLVL </name>
//    <r> 
//    <i> [Bits 12..11] RO (@ 0x40003808) FIFO Transmission Level </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_SR >> 11) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI2_SR  ------------------------------------
// SVD Line: 6000

//  <rtree> SFDITEM_REG__SPI2_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003808) status register </i>
//    <loc> ( (unsigned int)((SPI2_SR >> 0) & 0xFFFFFFFF), ((SPI2_SR = (SPI2_SR & ~(0x30UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_SR_RXNE </item>
//    <item> SFDITEM_FIELD__SPI2_SR_TXE </item>
//    <item> SFDITEM_FIELD__SPI2_SR_CHSIDE </item>
//    <item> SFDITEM_FIELD__SPI2_SR_UDR </item>
//    <item> SFDITEM_FIELD__SPI2_SR_CRCERR </item>
//    <item> SFDITEM_FIELD__SPI2_SR_MODF </item>
//    <item> SFDITEM_FIELD__SPI2_SR_OVR </item>
//    <item> SFDITEM_FIELD__SPI2_SR_BSY </item>
//    <item> SFDITEM_FIELD__SPI2_SR_FRE </item>
//    <item> SFDITEM_FIELD__SPI2_SR_FRLVL </item>
//    <item> SFDITEM_FIELD__SPI2_SR_FTLVL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI2_DR  ---------------------------------
// SVD Line: 6070

unsigned int SPI2_DR __AT (0x4000380C);



// ---------------------------------  Field Item: SPI2_DR_DR  -------------------------------------
// SVD Line: 6075

//  <item> SFDITEM_FIELD__SPI2_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000380C) Data Register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_DR >> 0) & 0xFFFF), ((SPI2_DR = (SPI2_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI2_DR  ------------------------------------
// SVD Line: 6070

//  <rtree> SFDITEM_REG__SPI2_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000380C) data register </i>
//    <loc> ( (unsigned int)((SPI2_DR >> 0) & 0xFFFFFFFF), ((SPI2_DR = (SPI2_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI2_CRCPR  -------------------------------
// SVD Line: 6082

unsigned int SPI2_CRCPR __AT (0x40003810);



// -----------------------------  Field Item: SPI2_CRCPR_CRCPOLY  ---------------------------------
// SVD Line: 6087

//  <item> SFDITEM_FIELD__SPI2_CRCPR_CRCPOLY
//    <name> CRCPOLY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003810) CRC polynomial register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_CRCPR >> 0) & 0xFFFF), ((SPI2_CRCPR = (SPI2_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_CRCPR  -----------------------------------
// SVD Line: 6082

//  <rtree> SFDITEM_REG__SPI2_CRCPR
//    <name> CRCPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003810) CRC polynomial register </i>
//    <loc> ( (unsigned int)((SPI2_CRCPR >> 0) & 0xFFFFFFFF), ((SPI2_CRCPR = (SPI2_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_CRCPR_CRCPOLY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI2_RXCRCR  -------------------------------
// SVD Line: 6094

unsigned int SPI2_RXCRCR __AT (0x40003814);



// ------------------------------  Field Item: SPI2_RXCRCR_RXCRC  ---------------------------------
// SVD Line: 6098

//  <item> SFDITEM_FIELD__SPI2_RXCRCR_RXCRC
//    <name> RXCRC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003814) rcv crc reg </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_RXCRCR >> 0) & 0xFFFF), ((SPI2_RXCRCR = (SPI2_RXCRCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_RXCRCR  ----------------------------------
// SVD Line: 6094

//  <rtree> SFDITEM_REG__SPI2_RXCRCR
//    <name> RXCRCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003814) RXCRCR </i>
//    <loc> ( (unsigned int)((SPI2_RXCRCR >> 0) & 0xFFFFFFFF), ((SPI2_RXCRCR = (SPI2_RXCRCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_RXCRCR_RXCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI2_TXCRCR  -------------------------------
// SVD Line: 6105

unsigned int SPI2_TXCRCR __AT (0x40003818);



// ------------------------------  Field Item: SPI2_TXCRCR_TXCRC  ---------------------------------
// SVD Line: 6109

//  <item> SFDITEM_FIELD__SPI2_TXCRCR_TXCRC
//    <name> TXCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003818) tx crc reg </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_TXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_TXCRCR  ----------------------------------
// SVD Line: 6105

//  <rtree> SFDITEM_REG__SPI2_TXCRCR
//    <name> TXCRCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003818) TXCRCR </i>
//    <loc> ( (unsigned int)((SPI2_TXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI2_TXCRCR_TXCRC </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SPI2_I2S_CFGR  ------------------------------
// SVD Line: 6117

unsigned int SPI2_I2S_CFGR __AT (0x4000381C);



// -----------------------------  Field Item: SPI2_I2S_CFGR_CHLEN  --------------------------------
// SVD Line: 6121

//  <item> SFDITEM_FIELD__SPI2_I2S_CFGR_CHLEN
//    <name> CHLEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000381C) Channel length (number of bits per audio channel) </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2S_CFGR ) </loc>
//      <o.0..0> CHLEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SPI2_I2S_CFGR_DATLEN  --------------------------------
// SVD Line: 6126

//  <item> SFDITEM_FIELD__SPI2_I2S_CFGR_DATLEN
//    <name> DATLEN </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x4000381C) Data length to be transferred </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2S_CFGR >> 1) & 0x3), ((SPI2_I2S_CFGR = (SPI2_I2S_CFGR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2S_CFGR_CKPOL  --------------------------------
// SVD Line: 6131

//  <item> SFDITEM_FIELD__SPI2_I2S_CFGR_CKPOL
//    <name> CKPOL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000381C) Steady state clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2S_CFGR ) </loc>
//      <o.3..3> CKPOL
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SPI2_I2S_CFGR_I2SSTD  --------------------------------
// SVD Line: 6136

//  <item> SFDITEM_FIELD__SPI2_I2S_CFGR_I2SSTD
//    <name> I2SSTD </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4000381C) I2S standard selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2S_CFGR >> 4) & 0x3), ((SPI2_I2S_CFGR = (SPI2_I2S_CFGR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SPI2_I2S_CFGR_PCMSYNC  -------------------------------
// SVD Line: 6141

//  <item> SFDITEM_FIELD__SPI2_I2S_CFGR_PCMSYNC
//    <name> PCMSYNC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000381C) PCM frame synchronization </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2S_CFGR ) </loc>
//      <o.7..7> PCMSYNC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SPI2_I2S_CFGR_I2SCFG  --------------------------------
// SVD Line: 6146

//  <item> SFDITEM_FIELD__SPI2_I2S_CFGR_I2SCFG
//    <name> I2SCFG </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000381C) I2S configuration mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2S_CFGR >> 8) & 0x3), ((SPI2_I2S_CFGR = (SPI2_I2S_CFGR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2S_CFGR_I2SE  ---------------------------------
// SVD Line: 6151

//  <item> SFDITEM_FIELD__SPI2_I2S_CFGR_I2SE
//    <name> I2SE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000381C) I2S enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2S_CFGR ) </loc>
//      <o.10..10> I2SE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SPI2_I2S_CFGR_I2SMOD  --------------------------------
// SVD Line: 6156

//  <item> SFDITEM_FIELD__SPI2_I2S_CFGR_I2SMOD
//    <name> I2SMOD </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000381C) I2S mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2S_CFGR ) </loc>
//      <o.11..11> I2SMOD
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SPI2_I2S_CFGR  ---------------------------------
// SVD Line: 6117

//  <rtree> SFDITEM_REG__SPI2_I2S_CFGR
//    <name> I2S_CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000381C) I2S_CFGR </i>
//    <loc> ( (unsigned int)((SPI2_I2S_CFGR >> 0) & 0xFFFFFFFF), ((SPI2_I2S_CFGR = (SPI2_I2S_CFGR & ~(0xFBFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFBF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_I2S_CFGR_CHLEN </item>
//    <item> SFDITEM_FIELD__SPI2_I2S_CFGR_DATLEN </item>
//    <item> SFDITEM_FIELD__SPI2_I2S_CFGR_CKPOL </item>
//    <item> SFDITEM_FIELD__SPI2_I2S_CFGR_I2SSTD </item>
//    <item> SFDITEM_FIELD__SPI2_I2S_CFGR_PCMSYNC </item>
//    <item> SFDITEM_FIELD__SPI2_I2S_CFGR_I2SCFG </item>
//    <item> SFDITEM_FIELD__SPI2_I2S_CFGR_I2SE </item>
//    <item> SFDITEM_FIELD__SPI2_I2S_CFGR_I2SMOD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI2_I2SPR  -------------------------------
// SVD Line: 6163

unsigned int SPI2_I2SPR __AT (0x40003820);



// ------------------------------  Field Item: SPI2_I2SPR_I2SDIV  ---------------------------------
// SVD Line: 6168

//  <item> SFDITEM_FIELD__SPI2_I2SPR_I2SDIV
//    <name> I2SDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40003820) I2S linear prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2SPR >> 0) & 0xFF), ((SPI2_I2SPR = (SPI2_I2SPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: SPI2_I2SPR_ODD  -----------------------------------
// SVD Line: 6173

//  <item> SFDITEM_FIELD__SPI2_I2SPR_ODD
//    <name> ODD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003820) Odd factor for the prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SPR ) </loc>
//      <o.8..8> ODD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_I2SPR_MCKOE  ----------------------------------
// SVD Line: 6178

//  <item> SFDITEM_FIELD__SPI2_I2SPR_MCKOE
//    <name> MCKOE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003820) Master clock output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SPR ) </loc>
//      <o.9..9> MCKOE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_I2SPR  -----------------------------------
// SVD Line: 6163

//  <rtree> SFDITEM_REG__SPI2_I2SPR
//    <name> I2SPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003820) I2S prescaler register </i>
//    <loc> ( (unsigned int)((SPI2_I2SPR >> 0) & 0xFFFFFFFF), ((SPI2_I2SPR = (SPI2_I2SPR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_I2SPR_I2SDIV </item>
//    <item> SFDITEM_FIELD__SPI2_I2SPR_ODD </item>
//    <item> SFDITEM_FIELD__SPI2_I2SPR_MCKOE </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI2  -------------------------------------
// SVD Line: 6187

//  <view> SPI2
//    <name> SPI2 </name>
//    <item> SFDITEM_REG__SPI2_CR1 </item>
//    <item> SFDITEM_REG__SPI2_CR2 </item>
//    <item> SFDITEM_REG__SPI2_SR </item>
//    <item> SFDITEM_REG__SPI2_DR </item>
//    <item> SFDITEM_REG__SPI2_CRCPR </item>
//    <item> SFDITEM_REG__SPI2_RXCRCR </item>
//    <item> SFDITEM_REG__SPI2_TXCRCR </item>
//    <item> SFDITEM_REG__SPI2_I2S_CFGR </item>
//    <item> SFDITEM_REG__SPI2_I2SPR </item>
//  </view>
//  


// ---------------------------  Register Item Address: SYSCFG_CFGR1  ------------------------------
// SVD Line: 6206

unsigned int SYSCFG_CFGR1 __AT (0x40010000);



// ----------------------------  Field Item: SYSCFG_CFGR1_MEM_MODE  -------------------------------
// SVD Line: 6211

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_MEM_MODE
//    <name> MEM_MODE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010000) MEM_MODE </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR1 >> 0) & 0x3), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_GPIO_AHB_SEL  -----------------------------
// SVD Line: 6215

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_GPIO_AHB_SEL
//    <name> GPIO_AHB_SEL </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40010000) GPIO_AHB_SEL </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.24..24> GPIO_AHB_SEL
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_CFGR1  ----------------------------------
// SVD Line: 6206

//  <rtree> SFDITEM_REG__SYSCFG_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010000) SYSCFG configuration register1 </i>
//    <loc> ( (unsigned int)((SYSCFG_CFGR1 >> 0) & 0xFFFFFFFF), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0x1000003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1000003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_MEM_MODE </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_GPIO_AHB_SEL </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SYSCFG_CFGR2  ------------------------------
// SVD Line: 6221

unsigned int SYSCFG_CFGR2 __AT (0x40010004);



// ------------------------------  Field Item: SYSCFG_CFGR2_CLL  ----------------------------------
// SVD Line: 6226

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_CLL
//    <name> CLL </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010004) CLL </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.0..0> CLL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SYSCFG_CFGR2_PVDL  ---------------------------------
// SVD Line: 6230

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_PVDL
//    <name> PVDL </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010004) PVDL </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.2..2> PVDL
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_CFGR2  ----------------------------------
// SVD Line: 6221

//  <rtree> SFDITEM_REG__SYSCFG_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010004) SYSCFG configuration register2 </i>
//    <loc> ( (unsigned int)((SYSCFG_CFGR2 >> 0) & 0xFFFFFFFF), ((SYSCFG_CFGR2 = (SYSCFG_CFGR2 & ~(0x5UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_CLL </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_PVDL </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SYSCFG_CFGR3  ------------------------------
// SVD Line: 6236

unsigned int SYSCFG_CFGR3 __AT (0x40010008);



// ----------------------------  Field Item: SYSCFG_CFGR3_DMA1_MAP  -------------------------------
// SVD Line: 6241

//  <item> SFDITEM_FIELD__SYSCFG_CFGR3_DMA1_MAP
//    <name> DMA1_MAP </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40010008) DMA1_MAP </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR3 >> 0) & 0x3F), ((SYSCFG_CFGR3 = (SYSCFG_CFGR3 & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR3_DMA2_MAP  -------------------------------
// SVD Line: 6245

//  <item> SFDITEM_FIELD__SYSCFG_CFGR3_DMA2_MAP
//    <name> DMA2_MAP </name>
//    <rw> 
//    <i> [Bits 13..8] RW (@ 0x40010008) DMA2_MAP </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR3 >> 8) & 0x3F), ((SYSCFG_CFGR3 = (SYSCFG_CFGR3 & ~(0x3FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR3_DMA3_MAP  -------------------------------
// SVD Line: 6249

//  <item> SFDITEM_FIELD__SYSCFG_CFGR3_DMA3_MAP
//    <name> DMA3_MAP </name>
//    <rw> 
//    <i> [Bits 21..16] RW (@ 0x40010008) DMA3_MAP </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR3 >> 16) & 0x3F), ((SYSCFG_CFGR3 = (SYSCFG_CFGR3 & ~(0x3FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_CFGR3  ----------------------------------
// SVD Line: 6236

//  <rtree> SFDITEM_REG__SYSCFG_CFGR3
//    <name> CFGR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010008) SYSCFG configuration register3 </i>
//    <loc> ( (unsigned int)((SYSCFG_CFGR3 >> 0) & 0xFFFFFFFF), ((SYSCFG_CFGR3 = (SYSCFG_CFGR3 & ~(0x3F3F3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F3F3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR3_DMA1_MAP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR3_DMA2_MAP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR3_DMA3_MAP </item>
//  </rtree>
//  


// ------------------------  Register Item Address: SYSCFG_PA_ENS_REG  ----------------------------
// SVD Line: 6255

unsigned int SYSCFG_PA_ENS_REG __AT (0x40010010);



// --------------------------  Field Item: SYSCFG_PA_ENS_REG_PA_ENS  ------------------------------
// SVD Line: 6259

//  <item> SFDITEM_FIELD__SYSCFG_PA_ENS_REG_PA_ENS
//    <name> PA_ENS </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40010010) PA_ENS </i>
//    <edit> 
//      <loc> ( (unsigned short)((SYSCFG_PA_ENS_REG >> 0) & 0xFFFF), ((SYSCFG_PA_ENS_REG = (SYSCFG_PA_ENS_REG & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: SYSCFG_PA_ENS_REG  -------------------------------
// SVD Line: 6255

//  <rtree> SFDITEM_REG__SYSCFG_PA_ENS_REG
//    <name> PA_ENS_REG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010010) PA_ENS_REG </i>
//    <loc> ( (unsigned int)((SYSCFG_PA_ENS_REG >> 0) & 0xFFFFFFFF), ((SYSCFG_PA_ENS_REG = (SYSCFG_PA_ENS_REG & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_PA_ENS_REG_PA_ENS </item>
//  </rtree>
//  


// ------------------------  Register Item Address: SYSCFG_PB_ENS_REG  ----------------------------
// SVD Line: 6265

unsigned int SYSCFG_PB_ENS_REG __AT (0x40010014);



// --------------------------  Field Item: SYSCFG_PB_ENS_REG_PB_ENS  ------------------------------
// SVD Line: 6269

//  <item> SFDITEM_FIELD__SYSCFG_PB_ENS_REG_PB_ENS
//    <name> PB_ENS </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40010014) PB_ENS </i>
//    <edit> 
//      <loc> ( (unsigned short)((SYSCFG_PB_ENS_REG >> 0) & 0xFFFF), ((SYSCFG_PB_ENS_REG = (SYSCFG_PB_ENS_REG & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: SYSCFG_PB_ENS_REG  -------------------------------
// SVD Line: 6265

//  <rtree> SFDITEM_REG__SYSCFG_PB_ENS_REG
//    <name> PB_ENS_REG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010014) PB_ENS_REG </i>
//    <loc> ( (unsigned int)((SYSCFG_PB_ENS_REG >> 0) & 0xFFFFFFFF), ((SYSCFG_PB_ENS_REG = (SYSCFG_PB_ENS_REG & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_PB_ENS_REG_PB_ENS </item>
//  </rtree>
//  


// ------------------------  Register Item Address: SYSCFG_PF_ENS_REG  ----------------------------
// SVD Line: 6275

unsigned int SYSCFG_PF_ENS_REG __AT (0x40010018);



// --------------------------  Field Item: SYSCFG_PF_ENS_REG_PF_ENS  ------------------------------
// SVD Line: 6279

//  <item> SFDITEM_FIELD__SYSCFG_PF_ENS_REG_PF_ENS
//    <name> PF_ENS </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40010018) PF_ENS </i>
//    <edit> 
//      <loc> ( (unsigned short)((SYSCFG_PF_ENS_REG >> 0) & 0xFFFF), ((SYSCFG_PF_ENS_REG = (SYSCFG_PF_ENS_REG & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: SYSCFG_PF_ENS_REG  -------------------------------
// SVD Line: 6275

//  <rtree> SFDITEM_REG__SYSCFG_PF_ENS_REG
//    <name> PF_ENS_REG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010018) PF_ENS_REG </i>
//    <loc> ( (unsigned int)((SYSCFG_PF_ENS_REG >> 0) & 0xFFFFFFFF), ((SYSCFG_PF_ENS_REG = (SYSCFG_PF_ENS_REG & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_PF_ENS_REG_PF_ENS </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SYSCFG_IOCFG  ------------------------------
// SVD Line: 6285

unsigned int SYSCFG_IOCFG __AT (0x4001001C);



// ----------------------------  Field Item: SYSCFG_IOCFG_PA_EIIC  --------------------------------
// SVD Line: 6289

//  <item> SFDITEM_FIELD__SYSCFG_IOCFG_PA_EIIC
//    <name> PA_EIIC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x4001001C) PA_EIIC </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_IOCFG >> 0) & 0xFF), ((SYSCFG_IOCFG = (SYSCFG_IOCFG & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_IOCFG_PB_EIIC  --------------------------------
// SVD Line: 6293

//  <item> SFDITEM_FIELD__SYSCFG_IOCFG_PB_EIIC
//    <name> PB_EIIC </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x4001001C) PB_EIIC </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_IOCFG >> 8) & 0x7), ((SYSCFG_IOCFG = (SYSCFG_IOCFG & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_IOCFG_PF_EIIC  --------------------------------
// SVD Line: 6297

//  <item> SFDITEM_FIELD__SYSCFG_IOCFG_PF_EIIC
//    <name> PF_EIIC </name>
//    <rw> 
//    <i> [Bits 12..11] RW (@ 0x4001001C) PF_EIIC </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_IOCFG >> 11) & 0x3), ((SYSCFG_IOCFG = (SYSCFG_IOCFG & ~(0x3UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SYSCFG_IOCFG_PB_EHS  --------------------------------
// SVD Line: 6301

//  <item> SFDITEM_FIELD__SYSCFG_IOCFG_PB_EHS
//    <name> PB_EHS </name>
//    <rw> 
//    <i> [Bits 15..13] RW (@ 0x4001001C) PB_EHS </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_IOCFG >> 13) & 0x7), ((SYSCFG_IOCFG = (SYSCFG_IOCFG & ~(0x7UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SYSCFG_IOCFG_PA_EHS  --------------------------------
// SVD Line: 6305

//  <item> SFDITEM_FIELD__SYSCFG_IOCFG_PA_EHS
//    <name> PA_EHS </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4001001C) PA_EHS </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_IOCFG ) </loc>
//      <o.24..24> PA_EHS
//    </check>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_IOCFG_PB_PU_EIIC  ------------------------------
// SVD Line: 6309

//  <item> SFDITEM_FIELD__SYSCFG_IOCFG_PB_PU_EIIC
//    <name> PB_PU_EIIC </name>
//    <rw> 
//    <i> [Bits 27..25] RW (@ 0x4001001C) PB_PU_EIIC </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_IOCFG >> 25) & 0x7), ((SYSCFG_IOCFG = (SYSCFG_IOCFG & ~(0x7UL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_IOCFG_IIC1_FILT_EN  -----------------------------
// SVD Line: 6313

//  <item> SFDITEM_FIELD__SYSCFG_IOCFG_IIC1_FILT_EN
//    <name> IIC1_FILT_EN </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4001001C) IIC1_FILT_EN </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_IOCFG ) </loc>
//      <o.30..30> IIC1_FILT_EN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_IOCFG  ----------------------------------
// SVD Line: 6285

//  <rtree> SFDITEM_REG__SYSCFG_IOCFG
//    <name> IOCFG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001001C) IOCFG </i>
//    <loc> ( (unsigned int)((SYSCFG_IOCFG >> 0) & 0xFFFFFFFF), ((SYSCFG_IOCFG = (SYSCFG_IOCFG & ~(0x4F00FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4F00FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_IOCFG_PA_EIIC </item>
//    <item> SFDITEM_FIELD__SYSCFG_IOCFG_PB_EIIC </item>
//    <item> SFDITEM_FIELD__SYSCFG_IOCFG_PF_EIIC </item>
//    <item> SFDITEM_FIELD__SYSCFG_IOCFG_PB_EHS </item>
//    <item> SFDITEM_FIELD__SYSCFG_IOCFG_PA_EHS </item>
//    <item> SFDITEM_FIELD__SYSCFG_IOCFG_PB_PU_EIIC </item>
//    <item> SFDITEM_FIELD__SYSCFG_IOCFG_IIC1_FILT_EN </item>
//  </rtree>
//  


// -------------------------  Register Item Address: SYSCFG_PA_ANA2EN  ----------------------------
// SVD Line: 6319

unsigned int SYSCFG_PA_ANA2EN __AT (0x40010020);



// -------------------------  Field Item: SYSCFG_PA_ANA2EN_PA9_ANA2EN  ----------------------------
// SVD Line: 6323

//  <item> SFDITEM_FIELD__SYSCFG_PA_ANA2EN_PA9_ANA2EN
//    <name> PA9_ANA2EN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010020) PA9_ANA2EN </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_PA_ANA2EN ) </loc>
//      <o.9..9> PA9_ANA2EN
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_PA_ANA2EN_PA10_ANA2EN  ----------------------------
// SVD Line: 6327

//  <item> SFDITEM_FIELD__SYSCFG_PA_ANA2EN_PA10_ANA2EN
//    <name> PA10_ANA2EN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010020) PA10_ANA2EN </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_PA_ANA2EN ) </loc>
//      <o.10..10> PA10_ANA2EN
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: SYSCFG_PA_ANA2EN  --------------------------------
// SVD Line: 6319

//  <rtree> SFDITEM_REG__SYSCFG_PA_ANA2EN
//    <name> PA_ANA2EN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010020) PA_ANA2EN </i>
//    <loc> ( (unsigned int)((SYSCFG_PA_ANA2EN >> 0) & 0xFFFFFFFF), ((SYSCFG_PA_ANA2EN = (SYSCFG_PA_ANA2EN & ~(0x600UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x600) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_PA_ANA2EN_PA9_ANA2EN </item>
//    <item> SFDITEM_FIELD__SYSCFG_PA_ANA2EN_PA10_ANA2EN </item>
//  </rtree>
//  


// ------------------------  Register Item Address: SYSCFG_TEST_DUMMY  ----------------------------
// SVD Line: 6333

unsigned int SYSCFG_TEST_DUMMY __AT (0x4001002C);



// ---------------------------  Field Item: SYSCFG_TEST_DUMMY_DUMMY  ------------------------------
// SVD Line: 6337

//  <item> SFDITEM_FIELD__SYSCFG_TEST_DUMMY_DUMMY
//    <name> DUMMY </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x4001002C) DUMMY </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_TEST_DUMMY >> 0) & 0xFF), ((SYSCFG_TEST_DUMMY = (SYSCFG_TEST_DUMMY & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: SYSCFG_TEST_DUMMY  -------------------------------
// SVD Line: 6333

//  <rtree> SFDITEM_REG__SYSCFG_TEST_DUMMY
//    <name> TEST_DUMMY </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001002C) TEST_DUMMY </i>
//    <loc> ( (unsigned int)((SYSCFG_TEST_DUMMY >> 0) & 0xFFFFFFFF), ((SYSCFG_TEST_DUMMY = (SYSCFG_TEST_DUMMY & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_TEST_DUMMY_DUMMY </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: SYSCFG  ------------------------------------
// SVD Line: 6196

//  <view> SYSCFG
//    <name> SYSCFG </name>
//    <item> SFDITEM_REG__SYSCFG_CFGR1 </item>
//    <item> SFDITEM_REG__SYSCFG_CFGR2 </item>
//    <item> SFDITEM_REG__SYSCFG_CFGR3 </item>
//    <item> SFDITEM_REG__SYSCFG_PA_ENS_REG </item>
//    <item> SFDITEM_REG__SYSCFG_PB_ENS_REG </item>
//    <item> SFDITEM_REG__SYSCFG_PF_ENS_REG </item>
//    <item> SFDITEM_REG__SYSCFG_IOCFG </item>
//    <item> SFDITEM_REG__SYSCFG_PA_ANA2EN </item>
//    <item> SFDITEM_REG__SYSCFG_TEST_DUMMY </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM1_CR1  --------------------------------
// SVD Line: 6366

unsigned int TIM1_CR1 __AT (0x40012C00);



// --------------------------------  Field Item: TIM1_CR1_CEN  ------------------------------------
// SVD Line: 6371

//  <item> SFDITEM_FIELD__TIM1_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C00) CEN </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_UDIS  -----------------------------------
// SVD Line: 6375

//  <item> SFDITEM_FIELD__TIM1_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C00) UDIS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_URS  ------------------------------------
// SVD Line: 6379

//  <item> SFDITEM_FIELD__TIM1_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C00) URS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_OPM  ------------------------------------
// SVD Line: 6383

//  <item> SFDITEM_FIELD__TIM1_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C00) OPM </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_DIR  ------------------------------------
// SVD Line: 6387

//  <item> SFDITEM_FIELD__TIM1_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C00) DIR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_CMS  ------------------------------------
// SVD Line: 6391

//  <item> SFDITEM_FIELD__TIM1_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40012C00) CMS </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR1 >> 5) & 0x3), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_ARPE  -----------------------------------
// SVD Line: 6395

//  <item> SFDITEM_FIELD__TIM1_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C00) ARPE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_CKD  ------------------------------------
// SVD Line: 6399

//  <item> SFDITEM_FIELD__TIM1_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C00) CKD </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR1 >> 8) & 0x3), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CR1  ------------------------------------
// SVD Line: 6366

//  <rtree> SFDITEM_REG__TIM1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C00) control register 1 </i>
//    <loc> ( (unsigned int)((TIM1_CR1 >> 0) & 0xFFFFFFFF), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_CKD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_CR2  --------------------------------
// SVD Line: 6405

unsigned int TIM1_CR2 __AT (0x40012C04);



// --------------------------------  Field Item: TIM1_CR2_CCPC  -----------------------------------
// SVD Line: 6410

//  <item> SFDITEM_FIELD__TIM1_CR2_CCPC
//    <name> CCPC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C04) CCPC </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.0..0> CCPC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_CCUS  -----------------------------------
// SVD Line: 6414

//  <item> SFDITEM_FIELD__TIM1_CR2_CCUS
//    <name> CCUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C04) CCUS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.2..2> CCUS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_CCDS  -----------------------------------
// SVD Line: 6418

//  <item> SFDITEM_FIELD__TIM1_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C04) CCDS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_MMS_L  -----------------------------------
// SVD Line: 6422

//  <item> SFDITEM_FIELD__TIM1_CR2_MMS_L
//    <name> MMS_L </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C04) MMS_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR2 >> 4) & 0x7), ((TIM1_CR2 = (TIM1_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_TI1S  -----------------------------------
// SVD Line: 6426

//  <item> SFDITEM_FIELD__TIM1_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C04) TI1S </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS1  -----------------------------------
// SVD Line: 6430

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C04) OIS1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.8..8> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS1N  -----------------------------------
// SVD Line: 6434

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C04) OIS1N </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.9..9> OIS1N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS2  -----------------------------------
// SVD Line: 6438

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS2
//    <name> OIS2 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C04) OIS2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.10..10> OIS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS2N  -----------------------------------
// SVD Line: 6442

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS2N
//    <name> OIS2N </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C04) OIS2N </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.11..11> OIS2N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS3  -----------------------------------
// SVD Line: 6446

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS3
//    <name> OIS3 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C04) OIS3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.12..12> OIS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS3N  -----------------------------------
// SVD Line: 6450

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS3N
//    <name> OIS3N </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C04) OIS3N </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.13..13> OIS3N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS4  -----------------------------------
// SVD Line: 6454

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS4
//    <name> OIS4 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C04) OIS4 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.14..14> OIS4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS5  -----------------------------------
// SVD Line: 6458

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS5
//    <name> OIS5 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C04) OIS5 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.16..16> OIS5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS6  -----------------------------------
// SVD Line: 6462

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS6
//    <name> OIS6 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40012C04) OIS6 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.18..18> OIS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_MMS_H  -----------------------------------
// SVD Line: 6466

//  <item> SFDITEM_FIELD__TIM1_CR2_MMS_H
//    <name> MMS_H </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40012C04) MMS_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.25..25> MMS_H
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CR2  ------------------------------------
// SVD Line: 6405

//  <rtree> SFDITEM_REG__TIM1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C04) control register 2 </i>
//    <loc> ( (unsigned int)((TIM1_CR2 >> 0) & 0xFFFFFFFF), ((TIM1_CR2 = (TIM1_CR2 & ~(0x2057FFDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2057FFD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCPC </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCUS </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCDS </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_MMS_L </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS2 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS2N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS3 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS3N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS4 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS5 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS6 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_MMS_H </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_SMCR  --------------------------------
// SVD Line: 6472

unsigned int TIM1_SMCR __AT (0x40012C08);



// -------------------------------  Field Item: TIM1_SMCR_SMS_L  ----------------------------------
// SVD Line: 6477

//  <item> SFDITEM_FIELD__TIM1_SMCR_SMS_L
//    <name> SMS_L </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012C08) SMS_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 0) & 0x7), ((TIM1_SMCR = (TIM1_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_OCCS  -----------------------------------
// SVD Line: 6481

//  <item> SFDITEM_FIELD__TIM1_SMCR_OCCS
//    <name> OCCS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C08) OCCS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.3..3> OCCS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_TS_L  -----------------------------------
// SVD Line: 6485

//  <item> SFDITEM_FIELD__TIM1_SMCR_TS_L
//    <name> TS_L </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C08) TS_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 4) & 0x7), ((TIM1_SMCR = (TIM1_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_MSM  -----------------------------------
// SVD Line: 6489

//  <item> SFDITEM_FIELD__TIM1_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C08) MSM </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ETF  -----------------------------------
// SVD Line: 6493

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40012C08) ETF </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 8) & 0xF), ((TIM1_SMCR = (TIM1_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_ETPS  -----------------------------------
// SVD Line: 6497

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40012C08) ETPS </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 12) & 0x3), ((TIM1_SMCR = (TIM1_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ECE  -----------------------------------
// SVD Line: 6501

//  <item> SFDITEM_FIELD__TIM1_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C08) ECE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ETP  -----------------------------------
// SVD Line: 6505

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C08) ETP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_SMS_H  ----------------------------------
// SVD Line: 6509

//  <item> SFDITEM_FIELD__TIM1_SMCR_SMS_H
//    <name> SMS_H </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C08) SMS_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.16..16> SMS_H
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_TS_H  -----------------------------------
// SVD Line: 6513

//  <item> SFDITEM_FIELD__TIM1_SMCR_TS_H
//    <name> TS_H </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40012C08) TS_H </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 20) & 0x3), ((TIM1_SMCR = (TIM1_SMCR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_SMCR  -----------------------------------
// SVD Line: 6472

//  <rtree> SFDITEM_REG__TIM1_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C08) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM1_SMCR >> 0) & 0xFFFFFFFF), ((TIM1_SMCR = (TIM1_SMCR & ~(0x31FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x31FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_SMCR_SMS_L </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_OCCS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_TS_L </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_SMS_H </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_TS_H </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_DIER  --------------------------------
// SVD Line: 6519

unsigned int TIM1_DIER __AT (0x40012C0C);



// --------------------------------  Field Item: TIM1_DIER_UIE  -----------------------------------
// SVD Line: 6524

//  <item> SFDITEM_FIELD__TIM1_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C0C) UIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC1IE  ----------------------------------
// SVD Line: 6528

//  <item> SFDITEM_FIELD__TIM1_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C0C) CC1IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC2IE  ----------------------------------
// SVD Line: 6532

//  <item> SFDITEM_FIELD__TIM1_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C0C) CC2IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC3IE  ----------------------------------
// SVD Line: 6536

//  <item> SFDITEM_FIELD__TIM1_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C0C) CC3IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC4IE  ----------------------------------
// SVD Line: 6540

//  <item> SFDITEM_FIELD__TIM1_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C0C) CC4IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_COMIE  ----------------------------------
// SVD Line: 6544

//  <item> SFDITEM_FIELD__TIM1_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C0C) COMIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_TIE  -----------------------------------
// SVD Line: 6548

//  <item> SFDITEM_FIELD__TIM1_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C0C) TIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_BIE  -----------------------------------
// SVD Line: 6552

//  <item> SFDITEM_FIELD__TIM1_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C0C) BIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_UDE  -----------------------------------
// SVD Line: 6556

//  <item> SFDITEM_FIELD__TIM1_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C0C) UDE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC1DE  ----------------------------------
// SVD Line: 6560

//  <item> SFDITEM_FIELD__TIM1_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C0C) CC1DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC2DE  ----------------------------------
// SVD Line: 6564

//  <item> SFDITEM_FIELD__TIM1_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C0C) CC2DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC3DE  ----------------------------------
// SVD Line: 6568

//  <item> SFDITEM_FIELD__TIM1_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C0C) CC3DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC4DE  ----------------------------------
// SVD Line: 6572

//  <item> SFDITEM_FIELD__TIM1_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C0C) CC4DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_COMDE  ----------------------------------
// SVD Line: 6576

//  <item> SFDITEM_FIELD__TIM1_DIER_COMDE
//    <name> COMDE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C0C) COMDE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.13..13> COMDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_TDE  -----------------------------------
// SVD Line: 6580

//  <item> SFDITEM_FIELD__TIM1_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C0C) TDE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DIER  -----------------------------------
// SVD Line: 6519

//  <rtree> SFDITEM_REG__TIM1_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C0C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM1_DIER >> 0) & 0xFFFFFFFF), ((TIM1_DIER = (TIM1_DIER & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_COMIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_BIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_COMDE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_TDE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_SR  ---------------------------------
// SVD Line: 6586

unsigned int TIM1_SR __AT (0x40012C10);



// ---------------------------------  Field Item: TIM1_SR_UIF  ------------------------------------
// SVD Line: 6591

//  <item> SFDITEM_FIELD__TIM1_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C10) UIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC1IF  -----------------------------------
// SVD Line: 6595

//  <item> SFDITEM_FIELD__TIM1_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C10) CC1IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC2IF  -----------------------------------
// SVD Line: 6599

//  <item> SFDITEM_FIELD__TIM1_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C10) CC2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC3IF  -----------------------------------
// SVD Line: 6603

//  <item> SFDITEM_FIELD__TIM1_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C10) CC3IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC4IF  -----------------------------------
// SVD Line: 6607

//  <item> SFDITEM_FIELD__TIM1_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C10) CC4IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_COMIF  -----------------------------------
// SVD Line: 6611

//  <item> SFDITEM_FIELD__TIM1_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C10) COMIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_SR_TIF  ------------------------------------
// SVD Line: 6615

//  <item> SFDITEM_FIELD__TIM1_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C10) TIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_SR_BIF  ------------------------------------
// SVD Line: 6619

//  <item> SFDITEM_FIELD__TIM1_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C10) BIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_B2IF  ------------------------------------
// SVD Line: 6623

//  <item> SFDITEM_FIELD__TIM1_SR_B2IF
//    <name> B2IF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C10) B2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.8..8> B2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC1OF  -----------------------------------
// SVD Line: 6627

//  <item> SFDITEM_FIELD__TIM1_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C10) CC1OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC2OF  -----------------------------------
// SVD Line: 6631

//  <item> SFDITEM_FIELD__TIM1_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C10) CC2OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC3OF  -----------------------------------
// SVD Line: 6635

//  <item> SFDITEM_FIELD__TIM1_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C10) CC3OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC4OF  -----------------------------------
// SVD Line: 6639

//  <item> SFDITEM_FIELD__TIM1_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C10) CC4OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_SBIF  ------------------------------------
// SVD Line: 6643

//  <item> SFDITEM_FIELD__TIM1_SR_SBIF
//    <name> SBIF </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C10) SBIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.13..13> SBIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC5IF  -----------------------------------
// SVD Line: 6647

//  <item> SFDITEM_FIELD__TIM1_SR_CC5IF
//    <name> CC5IF </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C10) CC5IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.16..16> CC5IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC6IF  -----------------------------------
// SVD Line: 6651

//  <item> SFDITEM_FIELD__TIM1_SR_CC6IF
//    <name> CC6IF </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40012C10) CC6IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.17..17> CC6IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC1IR  -----------------------------------
// SVD Line: 6655

//  <item> SFDITEM_FIELD__TIM1_SR_IC1IR
//    <name> IC1IR </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40012C10) IC1IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.18..18> IC1IR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC2IR  -----------------------------------
// SVD Line: 6659

//  <item> SFDITEM_FIELD__TIM1_SR_IC2IR
//    <name> IC2IR </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40012C10) IC2IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.19..19> IC2IR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC3IR  -----------------------------------
// SVD Line: 6663

//  <item> SFDITEM_FIELD__TIM1_SR_IC3IR
//    <name> IC3IR </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40012C10) IC3IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.24..24> IC3IR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC4IR  -----------------------------------
// SVD Line: 6667

//  <item> SFDITEM_FIELD__TIM1_SR_IC4IR
//    <name> IC4IR </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40012C10) IC4IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.25..25> IC4IR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC1IF  -----------------------------------
// SVD Line: 6671

//  <item> SFDITEM_FIELD__TIM1_SR_IC1IF
//    <name> IC1IF </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40012C10) IC1IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.26..26> IC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC2IF  -----------------------------------
// SVD Line: 6675

//  <item> SFDITEM_FIELD__TIM1_SR_IC2IF
//    <name> IC2IF </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40012C10) IC2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.27..27> IC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC3IF  -----------------------------------
// SVD Line: 6679

//  <item> SFDITEM_FIELD__TIM1_SR_IC3IF
//    <name> IC3IF </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40012C10) IC3IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.28..28> IC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC4IF  -----------------------------------
// SVD Line: 6683

//  <item> SFDITEM_FIELD__TIM1_SR_IC4IF
//    <name> IC4IF </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40012C10) IC4IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.29..29> IC4IF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM1_SR  ------------------------------------
// SVD Line: 6586

//  <rtree> SFDITEM_REG__TIM1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C10) status register </i>
//    <loc> ( (unsigned int)((TIM1_SR >> 0) & 0xFFFFFFFF), ((TIM1_SR = (TIM1_SR & ~(0x3F0F3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F0F3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_SR_UIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_B2IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_SBIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC5IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC6IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC1IR </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC2IR </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC3IR </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC4IR </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC1IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC2IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC3IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC4IF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_EGR  --------------------------------
// SVD Line: 6689

unsigned int TIM1_EGR __AT (0x40012C14);



// ---------------------------------  Field Item: TIM1_EGR_UG  ------------------------------------
// SVD Line: 6694

//  <item> SFDITEM_FIELD__TIM1_EGR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C14) UG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC1G  -----------------------------------
// SVD Line: 6698

//  <item> SFDITEM_FIELD__TIM1_EGR_CC1G
//    <name> CC1G </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C14) CC1G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC2G  -----------------------------------
// SVD Line: 6702

//  <item> SFDITEM_FIELD__TIM1_EGR_CC2G
//    <name> CC2G </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C14) CC2G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC3G  -----------------------------------
// SVD Line: 6706

//  <item> SFDITEM_FIELD__TIM1_EGR_CC3G
//    <name> CC3G </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C14) CC3G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC4G  -----------------------------------
// SVD Line: 6710

//  <item> SFDITEM_FIELD__TIM1_EGR_CC4G
//    <name> CC4G </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C14) CC4G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_COMG  -----------------------------------
// SVD Line: 6714

//  <item> SFDITEM_FIELD__TIM1_EGR_COMG
//    <name> COMG </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C14) COMG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_EGR_TG  ------------------------------------
// SVD Line: 6718

//  <item> SFDITEM_FIELD__TIM1_EGR_TG
//    <name> TG </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C14) TG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_EGR_BG  ------------------------------------
// SVD Line: 6722

//  <item> SFDITEM_FIELD__TIM1_EGR_BG
//    <name> BG </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C14) BG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_EGR  ------------------------------------
// SVD Line: 6689

//  <rtree> SFDITEM_REG__TIM1_EGR
//    <name> EGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C14) event generation register </i>
//    <loc> ( (unsigned int)((TIM1_EGR >> 0) & 0xFFFFFFFF), ((TIM1_EGR = (TIM1_EGR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_EGR_UG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_BG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM1_CCMR1_OUTPUT  ----------------------------
// SVD Line: 6728

unsigned int TIM1_CCMR1_OUTPUT __AT (0x40012C18);



// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_CC1S  -------------------------------
// SVD Line: 6732

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C18) CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_OUTPUT >> 0) & 0x3), ((TIM1_CCMR1_OUTPUT = (TIM1_CCMR1_OUTPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC1FE  ------------------------------
// SVD Line: 6736

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C18) OC1FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC1PE  ------------------------------
// SVD Line: 6740

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C18) OC1PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC1M_L  ------------------------------
// SVD Line: 6744

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1M_L
//    <name> OC1M_L </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C18) OC1M_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_OUTPUT >> 4) & 0x7), ((TIM1_CCMR1_OUTPUT = (TIM1_CCMR1_OUTPUT & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC1CE  ------------------------------
// SVD Line: 6748

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C18) OC1CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_CC2S  -------------------------------
// SVD Line: 6752

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C18) CC2S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_OUTPUT >> 8) & 0x3), ((TIM1_CCMR1_OUTPUT = (TIM1_CCMR1_OUTPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC2FE  ------------------------------
// SVD Line: 6756

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C18) OC2FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC2PE  ------------------------------
// SVD Line: 6760

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C18) OC2PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC2M_L  ------------------------------
// SVD Line: 6764

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2M_L
//    <name> OC2M_L </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C18) OC2M_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_OUTPUT >> 12) & 0x7), ((TIM1_CCMR1_OUTPUT = (TIM1_CCMR1_OUTPUT & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC2CE  ------------------------------
// SVD Line: 6768

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C18) OC2CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC1M_H  ------------------------------
// SVD Line: 6772

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1M_H
//    <name> OC1M_H </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C18) OC1M_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.16..16> OC1M_H
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC2M_H  ------------------------------
// SVD Line: 6776

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2M_H
//    <name> OC2M_H </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40012C18) OC2M_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.24..24> OC2M_H
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR1_OUTPUT  -------------------------------
// SVD Line: 6728

//  <rtree> SFDITEM_REG__TIM1_CCMR1_OUTPUT
//    <name> CCMR1_OUTPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C18) CCMR1_OUTPUT </i>
//    <loc> ( (unsigned int)((TIM1_CCMR1_OUTPUT >> 0) & 0xFFFFFFFF), ((TIM1_CCMR1_OUTPUT = (TIM1_CCMR1_OUTPUT & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_CC1S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1M_L </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_CC2S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2M_L </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1M_H </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2M_H </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM1_CCMR1_INPUT  ----------------------------
// SVD Line: 6782

unsigned int TIM1_CCMR1_INPUT __AT (0x40012C18);



// ----------------------------  Field Item: TIM1_CCMR1_INPUT_CC1S  -------------------------------
// SVD Line: 6787

//  <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C18) CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_INPUT >> 0) & 0x3), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_INPUT_IC1PSC  ------------------------------
// SVD Line: 6791

//  <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40012C18) IC1PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_INPUT >> 2) & 0x3), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_INPUT_IC1F  -------------------------------
// SVD Line: 6795

//  <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40012C18) IC1F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_INPUT >> 4) & 0xF), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_INPUT_CC2S  -------------------------------
// SVD Line: 6799

//  <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C18) CC2S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_INPUT >> 8) & 0x3), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_INPUT_IC2PSC  ------------------------------
// SVD Line: 6803

//  <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40012C18) IC2PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_INPUT >> 10) & 0x3), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_INPUT_IC2F  -------------------------------
// SVD Line: 6807

//  <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012C18) IC2F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_INPUT >> 12) & 0xF), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR1_INPUT  --------------------------------
// SVD Line: 6782

//  <rtree> SFDITEM_REG__TIM1_CCMR1_INPUT
//    <name> CCMR1_INPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C18) CCMR1_INPUT </i>
//    <loc> ( (unsigned int)((TIM1_CCMR1_INPUT >> 0) & 0xFFFFFFFF), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_CC1S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC1F </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_CC2S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC2F </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM1_CCMR2_OUTPUT  ----------------------------
// SVD Line: 6813

unsigned int TIM1_CCMR2_OUTPUT __AT (0x40012C1C);



// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_CC3S  -------------------------------
// SVD Line: 6817

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C1C) CC3S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_OUTPUT >> 0) & 0x3), ((TIM1_CCMR2_OUTPUT = (TIM1_CCMR2_OUTPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC3FE  ------------------------------
// SVD Line: 6821

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C1C) OC3FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC3PE  ------------------------------
// SVD Line: 6825

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C1C) OC3PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC3M_L  ------------------------------
// SVD Line: 6829

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3M_L
//    <name> OC3M_L </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C1C) OC3M_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_OUTPUT >> 4) & 0x7), ((TIM1_CCMR2_OUTPUT = (TIM1_CCMR2_OUTPUT & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC3CE  ------------------------------
// SVD Line: 6833

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C1C) OC3CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_CC4S  -------------------------------
// SVD Line: 6837

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C1C) CC4S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_OUTPUT >> 8) & 0x3), ((TIM1_CCMR2_OUTPUT = (TIM1_CCMR2_OUTPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC4FE  ------------------------------
// SVD Line: 6841

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C1C) OC4FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC4PE  ------------------------------
// SVD Line: 6845

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C1C) OC4PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC4M_L  ------------------------------
// SVD Line: 6849

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4M_L
//    <name> OC4M_L </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C1C) OC4M_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_OUTPUT >> 12) & 0x7), ((TIM1_CCMR2_OUTPUT = (TIM1_CCMR2_OUTPUT & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC4CE  ------------------------------
// SVD Line: 6853

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C1C) OC4CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC3M_H  ------------------------------
// SVD Line: 6857

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3M_H
//    <name> OC3M_H </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C1C) OC3M_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.16..16> OC3M_H
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC4M_H  ------------------------------
// SVD Line: 6861

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4M_H
//    <name> OC4M_H </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40012C1C) OC4M_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.24..24> OC4M_H
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR2_OUTPUT  -------------------------------
// SVD Line: 6813

//  <rtree> SFDITEM_REG__TIM1_CCMR2_OUTPUT
//    <name> CCMR2_OUTPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C1C) CCMR2_OUTPUT </i>
//    <loc> ( (unsigned int)((TIM1_CCMR2_OUTPUT >> 0) & 0xFFFFFFFF), ((TIM1_CCMR2_OUTPUT = (TIM1_CCMR2_OUTPUT & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_CC3S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3M_L </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_CC4S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4M_L </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3M_H </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4M_H </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM1_CCMR2_INPUT  ----------------------------
// SVD Line: 6867

unsigned int TIM1_CCMR2_INPUT __AT (0x40012C1C);



// ----------------------------  Field Item: TIM1_CCMR2_INPUT_CC3S  -------------------------------
// SVD Line: 6872

//  <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C1C) CC3S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_INPUT >> 0) & 0x3), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_INPUT_IC3PSC  ------------------------------
// SVD Line: 6876

//  <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40012C1C) IC3PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_INPUT >> 2) & 0x3), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_INPUT_IC3F  -------------------------------
// SVD Line: 6880

//  <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40012C1C) IC3F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_INPUT >> 4) & 0xF), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_INPUT_CC4S  -------------------------------
// SVD Line: 6884

//  <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C1C) CC4S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_INPUT >> 8) & 0x3), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_INPUT_IC4PSC  ------------------------------
// SVD Line: 6888

//  <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40012C1C) IC4PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_INPUT >> 10) & 0x3), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_INPUT_IC4F  -------------------------------
// SVD Line: 6892

//  <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012C1C) IC4F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_INPUT >> 12) & 0xF), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR2_INPUT  --------------------------------
// SVD Line: 6867

//  <rtree> SFDITEM_REG__TIM1_CCMR2_INPUT
//    <name> CCMR2_INPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C1C) CCMR2_INPUT </i>
//    <loc> ( (unsigned int)((TIM1_CCMR2_INPUT >> 0) & 0xFFFFFFFF), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_CC3S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC3F </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_CC4S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC4F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCER  --------------------------------
// SVD Line: 6898

unsigned int TIM1_CCER __AT (0x40012C20);



// -------------------------------  Field Item: TIM1_CCER_CC1E  -----------------------------------
// SVD Line: 6903

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C20) CC1E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1P  -----------------------------------
// SVD Line: 6907

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C20) CC1P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1NE  ----------------------------------
// SVD Line: 6911

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C20) CC1NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1NP  ----------------------------------
// SVD Line: 6915

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C20) CC1NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2E  -----------------------------------
// SVD Line: 6919

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C20) CC2E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2P  -----------------------------------
// SVD Line: 6923

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C20) CC2P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2NE  ----------------------------------
// SVD Line: 6927

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2NE
//    <name> CC2NE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C20) CC2NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.6..6> CC2NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2NP  ----------------------------------
// SVD Line: 6931

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C20) CC2NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3E  -----------------------------------
// SVD Line: 6935

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C20) CC3E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3P  -----------------------------------
// SVD Line: 6939

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C20) CC3P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3NE  ----------------------------------
// SVD Line: 6943

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3NE
//    <name> CC3NE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C20) CC3NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.10..10> CC3NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3NP  ----------------------------------
// SVD Line: 6947

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C20) CC3NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC4E  -----------------------------------
// SVD Line: 6951

//  <item> SFDITEM_FIELD__TIM1_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C20) CC4E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC4P  -----------------------------------
// SVD Line: 6955

//  <item> SFDITEM_FIELD__TIM1_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C20) CC4P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC4NP  ----------------------------------
// SVD Line: 6959

//  <item> SFDITEM_FIELD__TIM1_CCER_CC4NP
//    <name> CC4NP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C20) CC4NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.15..15> CC4NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC5E  -----------------------------------
// SVD Line: 6963

//  <item> SFDITEM_FIELD__TIM1_CCER_CC5E
//    <name> CC5E </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C20) CC5E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.16..16> CC5E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC5P  -----------------------------------
// SVD Line: 6967

//  <item> SFDITEM_FIELD__TIM1_CCER_CC5P
//    <name> CC5P </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40012C20) CC5P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.17..17> CC5P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC6E  -----------------------------------
// SVD Line: 6971

//  <item> SFDITEM_FIELD__TIM1_CCER_CC6E
//    <name> CC6E </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40012C20) CC6E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.20..20> CC6E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC6P  -----------------------------------
// SVD Line: 6975

//  <item> SFDITEM_FIELD__TIM1_CCER_CC6P
//    <name> CC6P </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40012C20) CC6P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.21..21> CC6P
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCER  -----------------------------------
// SVD Line: 6898

//  <rtree> SFDITEM_REG__TIM1_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C20) capture/compare enableregister </i>
//    <loc> ( (unsigned int)((TIM1_CCER >> 0) & 0xFFFFFFFF), ((TIM1_CCER = (TIM1_CCER & ~(0x33BFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x33BFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC4NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC5E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC5P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC6E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC6P </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_CNT  --------------------------------
// SVD Line: 6981

unsigned int TIM1_CNT __AT (0x40012C24);



// --------------------------------  Field Item: TIM1_CNT_CNT  ------------------------------------
// SVD Line: 6986

//  <item> SFDITEM_FIELD__TIM1_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C24) CNT </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CNT >> 0) & 0xFFFF), ((TIM1_CNT = (TIM1_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CNT  ------------------------------------
// SVD Line: 6981

//  <rtree> SFDITEM_REG__TIM1_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C24) counter </i>
//    <loc> ( (unsigned int)((TIM1_CNT >> 0) & 0xFFFFFFFF), ((TIM1_CNT = (TIM1_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_PSC  --------------------------------
// SVD Line: 6992

unsigned int TIM1_PSC __AT (0x40012C28);



// --------------------------------  Field Item: TIM1_PSC_PSC  ------------------------------------
// SVD Line: 6997

//  <item> SFDITEM_FIELD__TIM1_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C28) PSC </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_PSC >> 0) & 0xFFFF), ((TIM1_PSC = (TIM1_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_PSC  ------------------------------------
// SVD Line: 6992

//  <rtree> SFDITEM_REG__TIM1_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C28) prescaler </i>
//    <loc> ( (unsigned int)((TIM1_PSC >> 0) & 0xFFFFFFFF), ((TIM1_PSC = (TIM1_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_ARR  --------------------------------
// SVD Line: 7003

unsigned int TIM1_ARR __AT (0x40012C2C);



// --------------------------------  Field Item: TIM1_ARR_ARR  ------------------------------------
// SVD Line: 7008

//  <item> SFDITEM_FIELD__TIM1_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C2C) ARR </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_ARR >> 0) & 0xFFFF), ((TIM1_ARR = (TIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_ARR  ------------------------------------
// SVD Line: 7003

//  <rtree> SFDITEM_REG__TIM1_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C2C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM1_ARR >> 0) & 0xFFFFFFFF), ((TIM1_ARR = (TIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_ARR_ARR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_RCR  --------------------------------
// SVD Line: 7014

unsigned int TIM1_RCR __AT (0x40012C30);



// --------------------------------  Field Item: TIM1_RCR_REP  ------------------------------------
// SVD Line: 7019

//  <item> SFDITEM_FIELD__TIM1_RCR_REP
//    <name> REP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012C30) REP </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_RCR >> 0) & 0xFF), ((TIM1_RCR = (TIM1_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_RCR  ------------------------------------
// SVD Line: 7014

//  <rtree> SFDITEM_REG__TIM1_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C30) repetition counter register </i>
//    <loc> ( (unsigned int)((TIM1_RCR >> 0) & 0xFFFFFFFF), ((TIM1_RCR = (TIM1_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_RCR_REP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR1  --------------------------------
// SVD Line: 7025

unsigned int TIM1_CCR1 __AT (0x40012C34);



// -------------------------------  Field Item: TIM1_CCR1_CCR1  -----------------------------------
// SVD Line: 7030

//  <item> SFDITEM_FIELD__TIM1_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C34) CCR1 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR1 >> 0) & 0xFFFF), ((TIM1_CCR1 = (TIM1_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CCR1_CCR1_H  ----------------------------------
// SVD Line: 7034

//  <item> SFDITEM_FIELD__TIM1_CCR1_CCR1_H
//    <name> CCR1_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40012C34) CCR1_H </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR1 >> 16) & 0xFFFF), ((TIM1_CCR1 = (TIM1_CCR1 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR1  -----------------------------------
// SVD Line: 7025

//  <rtree> SFDITEM_REG__TIM1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C34) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM1_CCR1 >> 0) & 0xFFFFFFFF), ((TIM1_CCR1 = (TIM1_CCR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR1_CCR1 </item>
//    <item> SFDITEM_FIELD__TIM1_CCR1_CCR1_H </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR2  --------------------------------
// SVD Line: 7040

unsigned int TIM1_CCR2 __AT (0x40012C38);



// -------------------------------  Field Item: TIM1_CCR2_CCR2  -----------------------------------
// SVD Line: 7045

//  <item> SFDITEM_FIELD__TIM1_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C38) CCR2 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR2 >> 0) & 0xFFFF), ((TIM1_CCR2 = (TIM1_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CCR2_CCR2_H  ----------------------------------
// SVD Line: 7049

//  <item> SFDITEM_FIELD__TIM1_CCR2_CCR2_H
//    <name> CCR2_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40012C38) CCR2_H </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR2 >> 16) & 0xFFFF), ((TIM1_CCR2 = (TIM1_CCR2 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR2  -----------------------------------
// SVD Line: 7040

//  <rtree> SFDITEM_REG__TIM1_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C38) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM1_CCR2 >> 0) & 0xFFFFFFFF), ((TIM1_CCR2 = (TIM1_CCR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR2_CCR2 </item>
//    <item> SFDITEM_FIELD__TIM1_CCR2_CCR2_H </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR3  --------------------------------
// SVD Line: 7055

unsigned int TIM1_CCR3 __AT (0x40012C3C);



// -------------------------------  Field Item: TIM1_CCR3_CCR3  -----------------------------------
// SVD Line: 7060

//  <item> SFDITEM_FIELD__TIM1_CCR3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C3C) CCR3 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR3 >> 0) & 0xFFFF), ((TIM1_CCR3 = (TIM1_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CCR3_CCR3_H  ----------------------------------
// SVD Line: 7064

//  <item> SFDITEM_FIELD__TIM1_CCR3_CCR3_H
//    <name> CCR3_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40012C3C) CCR3_H </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR3 >> 16) & 0xFFFF), ((TIM1_CCR3 = (TIM1_CCR3 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR3  -----------------------------------
// SVD Line: 7055

//  <rtree> SFDITEM_REG__TIM1_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C3C) capture/compare register 3 </i>
//    <loc> ( (unsigned int)((TIM1_CCR3 >> 0) & 0xFFFFFFFF), ((TIM1_CCR3 = (TIM1_CCR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR3_CCR3 </item>
//    <item> SFDITEM_FIELD__TIM1_CCR3_CCR3_H </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR4  --------------------------------
// SVD Line: 7070

unsigned int TIM1_CCR4 __AT (0x40012C40);



// -------------------------------  Field Item: TIM1_CCR4_CCR4  -----------------------------------
// SVD Line: 7075

//  <item> SFDITEM_FIELD__TIM1_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C40) CCR4 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR4 >> 0) & 0xFFFF), ((TIM1_CCR4 = (TIM1_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR4  -----------------------------------
// SVD Line: 7070

//  <rtree> SFDITEM_REG__TIM1_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C40) capture/compare register 4 </i>
//    <loc> ( (unsigned int)((TIM1_CCR4 >> 0) & 0xFFFFFFFF), ((TIM1_CCR4 = (TIM1_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR4_CCR4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_BDTR  --------------------------------
// SVD Line: 7081

unsigned int TIM1_BDTR __AT (0x40012C44);



// --------------------------------  Field Item: TIM1_BDTR_DTG  -----------------------------------
// SVD Line: 7086

//  <item> SFDITEM_FIELD__TIM1_BDTR_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012C44) DTG </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BDTR >> 0) & 0xFF), ((TIM1_BDTR = (TIM1_BDTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_LOCK  -----------------------------------
// SVD Line: 7090

//  <item> SFDITEM_FIELD__TIM1_BDTR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C44) LOCK </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BDTR >> 8) & 0x3), ((TIM1_BDTR = (TIM1_BDTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_OSSI  -----------------------------------
// SVD Line: 7094

//  <item> SFDITEM_FIELD__TIM1_BDTR_OSSI
//    <name> OSSI </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C44) OSSI </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.10..10> OSSI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_OSSR  -----------------------------------
// SVD Line: 7098

//  <item> SFDITEM_FIELD__TIM1_BDTR_OSSR
//    <name> OSSR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C44) OSSR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.11..11> OSSR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_BKE  -----------------------------------
// SVD Line: 7102

//  <item> SFDITEM_FIELD__TIM1_BDTR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C44) BKE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.12..12> BKE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_BKP  -----------------------------------
// SVD Line: 7106

//  <item> SFDITEM_FIELD__TIM1_BDTR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C44) BKP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.13..13> BKP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_AOE  -----------------------------------
// SVD Line: 7110

//  <item> SFDITEM_FIELD__TIM1_BDTR_AOE
//    <name> AOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C44) AOE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.14..14> AOE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_MOE  -----------------------------------
// SVD Line: 7114

//  <item> SFDITEM_FIELD__TIM1_BDTR_MOE
//    <name> MOE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C44) MOE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.15..15> MOE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_BDTR  -----------------------------------
// SVD Line: 7081

//  <rtree> SFDITEM_REG__TIM1_BDTR
//    <name> BDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C44) break and dead-time register </i>
//    <loc> ( (unsigned int)((TIM1_BDTR >> 0) & 0xFFFFFFFF), ((TIM1_BDTR = (TIM1_BDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_BDTR_DTG </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_LOCK </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_OSSI </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_OSSR </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BKE </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BKP </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_AOE </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_MOE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR5  --------------------------------
// SVD Line: 7120

unsigned int TIM1_CCR5 __AT (0x40012C48);



// -------------------------------  Field Item: TIM1_CCR5_CCR5  -----------------------------------
// SVD Line: 7124

//  <item> SFDITEM_FIELD__TIM1_CCR5_CCR5
//    <name> CCR5 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C48) CCR5 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR5 >> 0) & 0xFFFF), ((TIM1_CCR5 = (TIM1_CCR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR5  -----------------------------------
// SVD Line: 7120

//  <rtree> SFDITEM_REG__TIM1_CCR5
//    <name> CCR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C48) CCR5 </i>
//    <loc> ( (unsigned int)((TIM1_CCR5 >> 0) & 0xFFFFFFFF), ((TIM1_CCR5 = (TIM1_CCR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR5_CCR5 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR6  --------------------------------
// SVD Line: 7130

unsigned int TIM1_CCR6 __AT (0x40012C4C);



// -------------------------------  Field Item: TIM1_CCR6_CCR6  -----------------------------------
// SVD Line: 7134

//  <item> SFDITEM_FIELD__TIM1_CCR6_CCR6
//    <name> CCR6 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C4C) CCR6 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR6 >> 0) & 0xFFFF), ((TIM1_CCR6 = (TIM1_CCR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR6  -----------------------------------
// SVD Line: 7130

//  <rtree> SFDITEM_REG__TIM1_CCR6
//    <name> CCR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C4C) CCR6 </i>
//    <loc> ( (unsigned int)((TIM1_CCR6 >> 0) & 0xFFFFFFFF), ((TIM1_CCR6 = (TIM1_CCR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR6_CCR6 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCMR3  -------------------------------
// SVD Line: 7140

unsigned int TIM1_CCMR3 __AT (0x40012C50);



// ------------------------------  Field Item: TIM1_CCMR3_OC5FE  ----------------------------------
// SVD Line: 7144

//  <item> SFDITEM_FIELD__TIM1_CCMR3_OC5FE
//    <name> OC5FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C50) OC5FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3 ) </loc>
//      <o.2..2> OC5FE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CCMR3_OC5PE  ----------------------------------
// SVD Line: 7148

//  <item> SFDITEM_FIELD__TIM1_CCMR3_OC5PE
//    <name> OC5PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C50) OC5PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3 ) </loc>
//      <o.3..3> OC5PE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CCMR3_OC5M_L  ---------------------------------
// SVD Line: 7152

//  <item> SFDITEM_FIELD__TIM1_CCMR3_OC5M_L
//    <name> OC5M_L </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C50) OC5M_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR3 >> 4) & 0x7), ((TIM1_CCMR3 = (TIM1_CCMR3 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CCMR3_OC5CE  ----------------------------------
// SVD Line: 7156

//  <item> SFDITEM_FIELD__TIM1_CCMR3_OC5CE
//    <name> OC5CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C50) OC5CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3 ) </loc>
//      <o.7..7> OC5CE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CCMR3_OC6FE  ----------------------------------
// SVD Line: 7160

//  <item> SFDITEM_FIELD__TIM1_CCMR3_OC6FE
//    <name> OC6FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C50) OC6FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3 ) </loc>
//      <o.10..10> OC6FE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CCMR3_OC6PE  ----------------------------------
// SVD Line: 7164

//  <item> SFDITEM_FIELD__TIM1_CCMR3_OC6PE
//    <name> OC6PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C50) OC6PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3 ) </loc>
//      <o.11..11> OC6PE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CCMR3_OC6M_L  ---------------------------------
// SVD Line: 7168

//  <item> SFDITEM_FIELD__TIM1_CCMR3_OC6M_L
//    <name> OC6M_L </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C50) OC6M_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR3 >> 12) & 0x7), ((TIM1_CCMR3 = (TIM1_CCMR3 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CCMR3_OC6CE  ----------------------------------
// SVD Line: 7172

//  <item> SFDITEM_FIELD__TIM1_CCMR3_OC6CE
//    <name> OC6CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C50) OC6CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3 ) </loc>
//      <o.15..15> OC6CE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CCMR3_OC5M_H  ---------------------------------
// SVD Line: 7176

//  <item> SFDITEM_FIELD__TIM1_CCMR3_OC5M_H
//    <name> OC5M_H </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C50) OC5M_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3 ) </loc>
//      <o.16..16> OC5M_H
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CCMR3_OC6M_H  ---------------------------------
// SVD Line: 7180

//  <item> SFDITEM_FIELD__TIM1_CCMR3_OC6M_H
//    <name> OC6M_H </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40012C50) OC6M_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3 ) </loc>
//      <o.24..24> OC6M_H
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM1_CCMR3  -----------------------------------
// SVD Line: 7140

//  <rtree> SFDITEM_REG__TIM1_CCMR3
//    <name> CCMR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C50) CCMR3 </i>
//    <loc> ( (unsigned int)((TIM1_CCMR3 >> 0) & 0xFFFFFFFF), ((TIM1_CCMR3 = (TIM1_CCMR3 & ~(0x101FCFCUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FCFC) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_OC5FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_OC5PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_OC5M_L </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_OC5CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_OC6FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_OC6PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_OC6M_L </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_OC6CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_OC5M_H </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_OC6M_H </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_TISEL  -------------------------------
// SVD Line: 7186

unsigned int TIM1_TISEL __AT (0x40012C5C);



// ------------------------------  Field Item: TIM1_TISEL_TI1SEL  ---------------------------------
// SVD Line: 7190

//  <item> SFDITEM_FIELD__TIM1_TISEL_TI1SEL
//    <name> TI1SEL </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40012C5C) TI1SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_TISEL >> 0) & 0xF), ((TIM1_TISEL = (TIM1_TISEL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM1_TISEL_TI2SEL  ---------------------------------
// SVD Line: 7194

//  <item> SFDITEM_FIELD__TIM1_TISEL_TI2SEL
//    <name> TI2SEL </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40012C5C) TI2SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_TISEL >> 8) & 0xF), ((TIM1_TISEL = (TIM1_TISEL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM1_TISEL_TI3SEL  ---------------------------------
// SVD Line: 7198

//  <item> SFDITEM_FIELD__TIM1_TISEL_TI3SEL
//    <name> TI3SEL </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40012C5C) TI3SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_TISEL >> 16) & 0xF), ((TIM1_TISEL = (TIM1_TISEL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM1_TISEL_TI4SEL  ---------------------------------
// SVD Line: 7202

//  <item> SFDITEM_FIELD__TIM1_TISEL_TI4SEL
//    <name> TI4SEL </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40012C5C) TI4SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_TISEL >> 24) & 0xF), ((TIM1_TISEL = (TIM1_TISEL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM1_TISEL  -----------------------------------
// SVD Line: 7186

//  <rtree> SFDITEM_REG__TIM1_TISEL
//    <name> TISEL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C5C) TISEL </i>
//    <loc> ( (unsigned int)((TIM1_TISEL >> 0) & 0xFFFFFFFF), ((TIM1_TISEL = (TIM1_TISEL & ~(0xF0F0F0FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0F0F0F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_TISEL_TI1SEL </item>
//    <item> SFDITEM_FIELD__TIM1_TISEL_TI2SEL </item>
//    <item> SFDITEM_FIELD__TIM1_TISEL_TI3SEL </item>
//    <item> SFDITEM_FIELD__TIM1_TISEL_TI4SEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_AF1  --------------------------------
// SVD Line: 7208

unsigned int TIM1_AF1 __AT (0x40012C60);



// -------------------------------  Field Item: TIM1_AF1_BKINE  -----------------------------------
// SVD Line: 7212

//  <item> SFDITEM_FIELD__TIM1_AF1_BKINE
//    <name> BKINE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C60) BKINE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF1 ) </loc>
//      <o.0..0> BKINE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_AF1_BKCMP1E  ----------------------------------
// SVD Line: 7216

//  <item> SFDITEM_FIELD__TIM1_AF1_BKCMP1E
//    <name> BKCMP1E </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C60) BKCMP1E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF1 ) </loc>
//      <o.1..1> BKCMP1E
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_AF1_BKCMP2E  ----------------------------------
// SVD Line: 7220

//  <item> SFDITEM_FIELD__TIM1_AF1_BKCMP2E
//    <name> BKCMP2E </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C60) BKCMP2E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF1 ) </loc>
//      <o.2..2> BKCMP2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_AF1_BKINP  -----------------------------------
// SVD Line: 7224

//  <item> SFDITEM_FIELD__TIM1_AF1_BKINP
//    <name> BKINP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C60) BKINP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF1 ) </loc>
//      <o.9..9> BKINP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_AF1_BKCMP1P  ----------------------------------
// SVD Line: 7228

//  <item> SFDITEM_FIELD__TIM1_AF1_BKCMP1P
//    <name> BKCMP1P </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C60) BKCMP1P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF1 ) </loc>
//      <o.10..10> BKCMP1P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_AF1_BKCMP2P  ----------------------------------
// SVD Line: 7232

//  <item> SFDITEM_FIELD__TIM1_AF1_BKCMP2P
//    <name> BKCMP2P </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C60) BKCMP2P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF1 ) </loc>
//      <o.11..11> BKCMP2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_AF1_ETRSEL  ----------------------------------
// SVD Line: 7236

//  <item> SFDITEM_FIELD__TIM1_AF1_ETRSEL
//    <name> ETRSEL </name>
//    <rw> 
//    <i> [Bits 17..14] RW (@ 0x40012C60) ETRSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_AF1 >> 14) & 0xF), ((TIM1_AF1 = (TIM1_AF1 & ~(0xFUL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM1_AF1_INTR_SEL  ---------------------------------
// SVD Line: 7240

//  <item> SFDITEM_FIELD__TIM1_AF1_INTR_SEL
//    <name> INTR_SEL </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40012C60) INTR_SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_AF1 >> 18) & 0x3), ((TIM1_AF1 = (TIM1_AF1 & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM1_AF1_PWM_PHS_EN  --------------------------------
// SVD Line: 7244

//  <item> SFDITEM_FIELD__TIM1_AF1_PWM_PHS_EN
//    <name> PWM_PHS_EN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40012C60) PWM_PHS_EN </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF1 ) </loc>
//      <o.20..20> PWM_PHS_EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_AF1  ------------------------------------
// SVD Line: 7208

//  <rtree> SFDITEM_REG__TIM1_AF1
//    <name> AF1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C60) AF1 </i>
//    <loc> ( (unsigned int)((TIM1_AF1 >> 0) & 0xFFFFFFFF), ((TIM1_AF1 = (TIM1_AF1 & ~(0x1FCE07UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FCE07) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_AF1_BKINE </item>
//    <item> SFDITEM_FIELD__TIM1_AF1_BKCMP1E </item>
//    <item> SFDITEM_FIELD__TIM1_AF1_BKCMP2E </item>
//    <item> SFDITEM_FIELD__TIM1_AF1_BKINP </item>
//    <item> SFDITEM_FIELD__TIM1_AF1_BKCMP1P </item>
//    <item> SFDITEM_FIELD__TIM1_AF1_BKCMP2P </item>
//    <item> SFDITEM_FIELD__TIM1_AF1_ETRSEL </item>
//    <item> SFDITEM_FIELD__TIM1_AF1_INTR_SEL </item>
//    <item> SFDITEM_FIELD__TIM1_AF1_PWM_PHS_EN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_AF2  --------------------------------
// SVD Line: 7250

unsigned int TIM1_AF2 __AT (0x40012C64);



// -------------------------------  Field Item: TIM1_AF2_OCRSEL  ----------------------------------
// SVD Line: 7254

//  <item> SFDITEM_FIELD__TIM1_AF2_OCRSEL
//    <name> OCRSEL </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40012C64) OCRSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_AF2 >> 16) & 0x7), ((TIM1_AF2 = (TIM1_AF2 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_AF2  ------------------------------------
// SVD Line: 7250

//  <rtree> SFDITEM_REG__TIM1_AF2
//    <name> AF2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C64) AF2 </i>
//    <loc> ( (unsigned int)((TIM1_AF2 >> 0) & 0xFFFFFFFF), ((TIM1_AF2 = (TIM1_AF2 & ~(0x70000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_AF2_OCRSEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_DCR  --------------------------------
// SVD Line: 7260

unsigned int TIM1_DCR __AT (0x40012FDC);



// --------------------------------  Field Item: TIM1_DCR_DBA  ------------------------------------
// SVD Line: 7265

//  <item> SFDITEM_FIELD__TIM1_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012FDC) DBA </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_DCR >> 0) & 0x1F), ((TIM1_DCR = (TIM1_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DCR_DBL  ------------------------------------
// SVD Line: 7269

//  <item> SFDITEM_FIELD__TIM1_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40012FDC) DBL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_DCR >> 8) & 0x1F), ((TIM1_DCR = (TIM1_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DCR  ------------------------------------
// SVD Line: 7260

//  <rtree> SFDITEM_REG__TIM1_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012FDC) DMA control register </i>
//    <loc> ( (unsigned int)((TIM1_DCR >> 0) & 0xFFFFFFFF), ((TIM1_DCR = (TIM1_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DCR_DBA </item>
//    <item> SFDITEM_FIELD__TIM1_DCR_DBL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_DMAR  --------------------------------
// SVD Line: 7275

unsigned int TIM1_DMAR __AT (0x40012FE0);



// -------------------------------  Field Item: TIM1_DMAR_DMAB  -----------------------------------
// SVD Line: 7280

//  <item> SFDITEM_FIELD__TIM1_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012FE0) DMAB </i>
//    <edit> 
//      <loc> ( (unsigned int)((TIM1_DMAR >> 0) & 0xFFFFFFFF), ((TIM1_DMAR = (TIM1_DMAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DMAR  -----------------------------------
// SVD Line: 7275

//  <rtree> SFDITEM_REG__TIM1_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012FE0) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM1_DMAR >> 0) & 0xFFFFFFFF), ((TIM1_DMAR = (TIM1_DMAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DMAR_DMAB </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM1  -------------------------------------
// SVD Line: 6345

//  <view> TIM1
//    <name> TIM1 </name>
//    <item> SFDITEM_REG__TIM1_CR1 </item>
//    <item> SFDITEM_REG__TIM1_CR2 </item>
//    <item> SFDITEM_REG__TIM1_SMCR </item>
//    <item> SFDITEM_REG__TIM1_DIER </item>
//    <item> SFDITEM_REG__TIM1_SR </item>
//    <item> SFDITEM_REG__TIM1_EGR </item>
//    <item> SFDITEM_REG__TIM1_CCMR1_OUTPUT </item>
//    <item> SFDITEM_REG__TIM1_CCMR1_INPUT </item>
//    <item> SFDITEM_REG__TIM1_CCMR2_OUTPUT </item>
//    <item> SFDITEM_REG__TIM1_CCMR2_INPUT </item>
//    <item> SFDITEM_REG__TIM1_CCER </item>
//    <item> SFDITEM_REG__TIM1_CNT </item>
//    <item> SFDITEM_REG__TIM1_PSC </item>
//    <item> SFDITEM_REG__TIM1_ARR </item>
//    <item> SFDITEM_REG__TIM1_RCR </item>
//    <item> SFDITEM_REG__TIM1_CCR1 </item>
//    <item> SFDITEM_REG__TIM1_CCR2 </item>
//    <item> SFDITEM_REG__TIM1_CCR3 </item>
//    <item> SFDITEM_REG__TIM1_CCR4 </item>
//    <item> SFDITEM_REG__TIM1_BDTR </item>
//    <item> SFDITEM_REG__TIM1_CCR5 </item>
//    <item> SFDITEM_REG__TIM1_CCR6 </item>
//    <item> SFDITEM_REG__TIM1_CCMR3 </item>
//    <item> SFDITEM_REG__TIM1_TISEL </item>
//    <item> SFDITEM_REG__TIM1_AF1 </item>
//    <item> SFDITEM_REG__TIM1_AF2 </item>
//    <item> SFDITEM_REG__TIM1_DCR </item>
//    <item> SFDITEM_REG__TIM1_DMAR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM3_CR1  --------------------------------
// SVD Line: 7298

unsigned int TIM3_CR1 __AT (0x40000400);



// --------------------------------  Field Item: TIM3_CR1_CEN  ------------------------------------
// SVD Line: 7302

//  <item> SFDITEM_FIELD__TIM3_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000400) CEN </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_UDIS  -----------------------------------
// SVD Line: 7306

//  <item> SFDITEM_FIELD__TIM3_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000400) UDIS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_URS  ------------------------------------
// SVD Line: 7310

//  <item> SFDITEM_FIELD__TIM3_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000400) URS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_OPM  ------------------------------------
// SVD Line: 7314

//  <item> SFDITEM_FIELD__TIM3_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000400) OPM </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_DIR  ------------------------------------
// SVD Line: 7318

//  <item> SFDITEM_FIELD__TIM3_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000400) DIR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_CMS  ------------------------------------
// SVD Line: 7322

//  <item> SFDITEM_FIELD__TIM3_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40000400) CMS </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CR1 >> 5) & 0x3), ((TIM3_CR1 = (TIM3_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_ARPE  -----------------------------------
// SVD Line: 7326

//  <item> SFDITEM_FIELD__TIM3_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000400) ARPE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_CKD  ------------------------------------
// SVD Line: 7330

//  <item> SFDITEM_FIELD__TIM3_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000400) CKD </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CR1 >> 8) & 0x3), ((TIM3_CR1 = (TIM3_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CR1  ------------------------------------
// SVD Line: 7298

//  <rtree> SFDITEM_REG__TIM3_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000400) CR1 </i>
//    <loc> ( (unsigned int)((TIM3_CR1 >> 0) & 0xFFFFFFFF), ((TIM3_CR1 = (TIM3_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_CKD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_CR2  --------------------------------
// SVD Line: 7336

unsigned int TIM3_CR2 __AT (0x40000404);



// --------------------------------  Field Item: TIM3_CR2_CCPC  -----------------------------------
// SVD Line: 7340

//  <item> SFDITEM_FIELD__TIM3_CR2_CCPC
//    <name> CCPC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000404) CCPC </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.0..0> CCPC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_CCUS  -----------------------------------
// SVD Line: 7344

//  <item> SFDITEM_FIELD__TIM3_CR2_CCUS
//    <name> CCUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000404) CCUS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.2..2> CCUS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_CCDS  -----------------------------------
// SVD Line: 7348

//  <item> SFDITEM_FIELD__TIM3_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000404) CCDS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CR2_MMS_L  -----------------------------------
// SVD Line: 7352

//  <item> SFDITEM_FIELD__TIM3_CR2_MMS_L
//    <name> MMS_L </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000404) MMS_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CR2 >> 4) & 0x7), ((TIM3_CR2 = (TIM3_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_TI1S  -----------------------------------
// SVD Line: 7356

//  <item> SFDITEM_FIELD__TIM3_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000404) TI1S </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_OIS1  -----------------------------------
// SVD Line: 7360

//  <item> SFDITEM_FIELD__TIM3_CR2_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000404) OIS1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.8..8> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CR2_OIS1N  -----------------------------------
// SVD Line: 7364

//  <item> SFDITEM_FIELD__TIM3_CR2_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000404) OIS1N </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.9..9> OIS1N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_OIS2  -----------------------------------
// SVD Line: 7368

//  <item> SFDITEM_FIELD__TIM3_CR2_OIS2
//    <name> OIS2 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000404) OIS2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.10..10> OIS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CR2_OIS2N  -----------------------------------
// SVD Line: 7372

//  <item> SFDITEM_FIELD__TIM3_CR2_OIS2N
//    <name> OIS2N </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000404) OIS2N </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.11..11> OIS2N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_OIS3  -----------------------------------
// SVD Line: 7376

//  <item> SFDITEM_FIELD__TIM3_CR2_OIS3
//    <name> OIS3 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000404) OIS3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.12..12> OIS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CR2_OIS3N  -----------------------------------
// SVD Line: 7380

//  <item> SFDITEM_FIELD__TIM3_CR2_OIS3N
//    <name> OIS3N </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000404) OIS3N </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.13..13> OIS3N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_OIS4  -----------------------------------
// SVD Line: 7384

//  <item> SFDITEM_FIELD__TIM3_CR2_OIS4
//    <name> OIS4 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000404) OIS4 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.14..14> OIS4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_OIS5  -----------------------------------
// SVD Line: 7388

//  <item> SFDITEM_FIELD__TIM3_CR2_OIS5
//    <name> OIS5 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40000404) OIS5 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.16..16> OIS5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_OIS6  -----------------------------------
// SVD Line: 7392

//  <item> SFDITEM_FIELD__TIM3_CR2_OIS6
//    <name> OIS6 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40000404) OIS6 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.18..18> OIS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CR2_MMS_H  -----------------------------------
// SVD Line: 7396

//  <item> SFDITEM_FIELD__TIM3_CR2_MMS_H
//    <name> MMS_H </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40000404) MMS_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.25..25> MMS_H
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CR2  ------------------------------------
// SVD Line: 7336

//  <rtree> SFDITEM_REG__TIM3_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000404) CR2 </i>
//    <loc> ( (unsigned int)((TIM3_CR2 >> 0) & 0xFFFFFFFF), ((TIM3_CR2 = (TIM3_CR2 & ~(0x2057FFDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2057FFD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CR2_CCPC </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_CCUS </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_CCDS </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_MMS_L </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_OIS2 </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_OIS2N </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_OIS3 </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_OIS3N </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_OIS4 </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_OIS5 </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_OIS6 </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_MMS_H </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_SMCR  --------------------------------
// SVD Line: 7402

unsigned int TIM3_SMCR __AT (0x40000408);



// -------------------------------  Field Item: TIM3_SMCR_SMS_L  ----------------------------------
// SVD Line: 7406

//  <item> SFDITEM_FIELD__TIM3_SMCR_SMS_L
//    <name> SMS_L </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000408) SMS_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 0) & 0x7), ((TIM3_SMCR = (TIM3_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM3_SMCR_OCCS  -----------------------------------
// SVD Line: 7410

//  <item> SFDITEM_FIELD__TIM3_SMCR_OCCS
//    <name> OCCS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000408) OCCS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.3..3> OCCS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_SMCR_TS_L  -----------------------------------
// SVD Line: 7414

//  <item> SFDITEM_FIELD__TIM3_SMCR_TS_L
//    <name> TS_L </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000408) TS_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 4) & 0x7), ((TIM3_SMCR = (TIM3_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_MSM  -----------------------------------
// SVD Line: 7418

//  <item> SFDITEM_FIELD__TIM3_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000408) MSM </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_ETF  -----------------------------------
// SVD Line: 7422

//  <item> SFDITEM_FIELD__TIM3_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40000408) ETF </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 8) & 0xF), ((TIM3_SMCR = (TIM3_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM3_SMCR_ETPS  -----------------------------------
// SVD Line: 7426

//  <item> SFDITEM_FIELD__TIM3_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40000408) ETPS </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 12) & 0x3), ((TIM3_SMCR = (TIM3_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_ECE  -----------------------------------
// SVD Line: 7430

//  <item> SFDITEM_FIELD__TIM3_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000408) ECE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_ETP  -----------------------------------
// SVD Line: 7434

//  <item> SFDITEM_FIELD__TIM3_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000408) ETP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_SMCR_SMS_H  ----------------------------------
// SVD Line: 7438

//  <item> SFDITEM_FIELD__TIM3_SMCR_SMS_H
//    <name> SMS_H </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40000408) SMS_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.16..16> SMS_H
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_SMCR_TS_H  -----------------------------------
// SVD Line: 7442

//  <item> SFDITEM_FIELD__TIM3_SMCR_TS_H
//    <name> TS_H </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40000408) TS_H </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 20) & 0x3), ((TIM3_SMCR = (TIM3_SMCR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_SMCR  -----------------------------------
// SVD Line: 7402

//  <rtree> SFDITEM_REG__TIM3_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000408) SMCR </i>
//    <loc> ( (unsigned int)((TIM3_SMCR >> 0) & 0xFFFFFFFF), ((TIM3_SMCR = (TIM3_SMCR & ~(0x31FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x31FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_SMCR_SMS_L </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_OCCS </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_TS_L </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_SMS_H </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_TS_H </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_DIER  --------------------------------
// SVD Line: 7448

unsigned int TIM3_DIER __AT (0x4000040C);



// --------------------------------  Field Item: TIM3_DIER_UIE  -----------------------------------
// SVD Line: 7452

//  <item> SFDITEM_FIELD__TIM3_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000040C) UIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC1IE  ----------------------------------
// SVD Line: 7456

//  <item> SFDITEM_FIELD__TIM3_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000040C) CC1IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC2IE  ----------------------------------
// SVD Line: 7460

//  <item> SFDITEM_FIELD__TIM3_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000040C) CC2IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC3IE  ----------------------------------
// SVD Line: 7464

//  <item> SFDITEM_FIELD__TIM3_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000040C) CC3IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC4IE  ----------------------------------
// SVD Line: 7468

//  <item> SFDITEM_FIELD__TIM3_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000040C) CC4IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_COMIE  ----------------------------------
// SVD Line: 7472

//  <item> SFDITEM_FIELD__TIM3_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000040C) COMIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_TIE  -----------------------------------
// SVD Line: 7476

//  <item> SFDITEM_FIELD__TIM3_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000040C) TIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_BIE  -----------------------------------
// SVD Line: 7480

//  <item> SFDITEM_FIELD__TIM3_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000040C) BIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_UDE  -----------------------------------
// SVD Line: 7484

//  <item> SFDITEM_FIELD__TIM3_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000040C) UDE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC1DE  ----------------------------------
// SVD Line: 7488

//  <item> SFDITEM_FIELD__TIM3_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000040C) CC1DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC2DE  ----------------------------------
// SVD Line: 7492

//  <item> SFDITEM_FIELD__TIM3_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000040C) CC2DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC3DE  ----------------------------------
// SVD Line: 7496

//  <item> SFDITEM_FIELD__TIM3_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000040C) CC3DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC4DE  ----------------------------------
// SVD Line: 7500

//  <item> SFDITEM_FIELD__TIM3_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000040C) CC4DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_COMDE  ----------------------------------
// SVD Line: 7504

//  <item> SFDITEM_FIELD__TIM3_DIER_COMDE
//    <name> COMDE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000040C) COMDE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.13..13> COMDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_TDE  -----------------------------------
// SVD Line: 7508

//  <item> SFDITEM_FIELD__TIM3_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000040C) TDE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DIER  -----------------------------------
// SVD Line: 7448

//  <rtree> SFDITEM_REG__TIM3_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000040C) DIER </i>
//    <loc> ( (unsigned int)((TIM3_DIER >> 0) & 0xFFFFFFFF), ((TIM3_DIER = (TIM3_DIER & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_COMIE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_BIE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_COMDE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_TDE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_SR  ---------------------------------
// SVD Line: 7514

unsigned int TIM3_SR __AT (0x40000410);



// ---------------------------------  Field Item: TIM3_SR_UIF  ------------------------------------
// SVD Line: 7518

//  <item> SFDITEM_FIELD__TIM3_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000410) UIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC1IF  -----------------------------------
// SVD Line: 7522

//  <item> SFDITEM_FIELD__TIM3_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000410) CC1IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC2IF  -----------------------------------
// SVD Line: 7526

//  <item> SFDITEM_FIELD__TIM3_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000410) CC2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC3IF  -----------------------------------
// SVD Line: 7530

//  <item> SFDITEM_FIELD__TIM3_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000410) CC3IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC4IF  -----------------------------------
// SVD Line: 7534

//  <item> SFDITEM_FIELD__TIM3_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000410) CC4IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_COMIF  -----------------------------------
// SVD Line: 7538

//  <item> SFDITEM_FIELD__TIM3_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000410) COMIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_SR_TIF  ------------------------------------
// SVD Line: 7542

//  <item> SFDITEM_FIELD__TIM3_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000410) TIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_SR_BIF  ------------------------------------
// SVD Line: 7546

//  <item> SFDITEM_FIELD__TIM3_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000410) BIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_B2IF  ------------------------------------
// SVD Line: 7550

//  <item> SFDITEM_FIELD__TIM3_SR_B2IF
//    <name> B2IF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000410) B2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.8..8> B2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC1OF  -----------------------------------
// SVD Line: 7554

//  <item> SFDITEM_FIELD__TIM3_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000410) CC1OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC2OF  -----------------------------------
// SVD Line: 7558

//  <item> SFDITEM_FIELD__TIM3_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000410) CC2OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC3OF  -----------------------------------
// SVD Line: 7562

//  <item> SFDITEM_FIELD__TIM3_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000410) CC3OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC4OF  -----------------------------------
// SVD Line: 7566

//  <item> SFDITEM_FIELD__TIM3_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000410) CC4OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_SBIF  ------------------------------------
// SVD Line: 7570

//  <item> SFDITEM_FIELD__TIM3_SR_SBIF
//    <name> SBIF </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000410) SBIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.13..13> SBIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC5IF  -----------------------------------
// SVD Line: 7574

//  <item> SFDITEM_FIELD__TIM3_SR_CC5IF
//    <name> CC5IF </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40000410) CC5IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.16..16> CC5IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC6IF  -----------------------------------
// SVD Line: 7578

//  <item> SFDITEM_FIELD__TIM3_SR_CC6IF
//    <name> CC6IF </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40000410) CC6IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.17..17> CC6IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_IC1IR  -----------------------------------
// SVD Line: 7582

//  <item> SFDITEM_FIELD__TIM3_SR_IC1IR
//    <name> IC1IR </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40000410) IC1IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.18..18> IC1IR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_IC2IR  -----------------------------------
// SVD Line: 7586

//  <item> SFDITEM_FIELD__TIM3_SR_IC2IR
//    <name> IC2IR </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40000410) IC2IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.19..19> IC2IR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_IC3IR  -----------------------------------
// SVD Line: 7590

//  <item> SFDITEM_FIELD__TIM3_SR_IC3IR
//    <name> IC3IR </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40000410) IC3IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.24..24> IC3IR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_IC4IR  -----------------------------------
// SVD Line: 7594

//  <item> SFDITEM_FIELD__TIM3_SR_IC4IR
//    <name> IC4IR </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40000410) IC4IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.25..25> IC4IR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_IC1IF  -----------------------------------
// SVD Line: 7598

//  <item> SFDITEM_FIELD__TIM3_SR_IC1IF
//    <name> IC1IF </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40000410) IC1IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.26..26> IC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_IC2IF  -----------------------------------
// SVD Line: 7602

//  <item> SFDITEM_FIELD__TIM3_SR_IC2IF
//    <name> IC2IF </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40000410) IC2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.27..27> IC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_IC3IF  -----------------------------------
// SVD Line: 7606

//  <item> SFDITEM_FIELD__TIM3_SR_IC3IF
//    <name> IC3IF </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40000410) IC3IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.28..28> IC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_IC4IF  -----------------------------------
// SVD Line: 7610

//  <item> SFDITEM_FIELD__TIM3_SR_IC4IF
//    <name> IC4IF </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40000410) IC4IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.29..29> IC4IF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM3_SR  ------------------------------------
// SVD Line: 7514

//  <rtree> SFDITEM_REG__TIM3_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000410) SR </i>
//    <loc> ( (unsigned int)((TIM3_SR >> 0) & 0xFFFFFFFF), ((TIM3_SR = (TIM3_SR & ~(0x3F0F3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F0F3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_SR_UIF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_B2IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_SBIF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC5IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC6IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_IC1IR </item>
//    <item> SFDITEM_FIELD__TIM3_SR_IC2IR </item>
//    <item> SFDITEM_FIELD__TIM3_SR_IC3IR </item>
//    <item> SFDITEM_FIELD__TIM3_SR_IC4IR </item>
//    <item> SFDITEM_FIELD__TIM3_SR_IC1IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_IC2IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_IC3IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_IC4IF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_EGR  --------------------------------
// SVD Line: 7616

unsigned int TIM3_EGR __AT (0x40000414);



// ---------------------------------  Field Item: TIM3_EGR_UG  ------------------------------------
// SVD Line: 7620

//  <item> SFDITEM_FIELD__TIM3_EGR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000414) UG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC1G  -----------------------------------
// SVD Line: 7624

//  <item> SFDITEM_FIELD__TIM3_EGR_CC1G
//    <name> CC1G </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000414) CC1G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC2G  -----------------------------------
// SVD Line: 7628

//  <item> SFDITEM_FIELD__TIM3_EGR_CC2G
//    <name> CC2G </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000414) CC2G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC3G  -----------------------------------
// SVD Line: 7632

//  <item> SFDITEM_FIELD__TIM3_EGR_CC3G
//    <name> CC3G </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000414) CC3G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC4G  -----------------------------------
// SVD Line: 7636

//  <item> SFDITEM_FIELD__TIM3_EGR_CC4G
//    <name> CC4G </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000414) CC4G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_COMG  -----------------------------------
// SVD Line: 7640

//  <item> SFDITEM_FIELD__TIM3_EGR_COMG
//    <name> COMG </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000414) COMG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_EGR_TG  ------------------------------------
// SVD Line: 7644

//  <item> SFDITEM_FIELD__TIM3_EGR_TG
//    <name> TG </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000414) TG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_EGR_BG  ------------------------------------
// SVD Line: 7648

//  <item> SFDITEM_FIELD__TIM3_EGR_BG
//    <name> BG </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000414) BG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_EGR  ------------------------------------
// SVD Line: 7616

//  <rtree> SFDITEM_REG__TIM3_EGR
//    <name> EGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000414) EGR </i>
//    <loc> ( (unsigned int)((TIM3_EGR >> 0) & 0xFFFFFFFF), ((TIM3_EGR = (TIM3_EGR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_EGR_UG </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_BG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM3_CCMR1_OUTPUT  ----------------------------
// SVD Line: 7654

unsigned int TIM3_CCMR1_OUTPUT __AT (0x40000418);



// ---------------------------  Field Item: TIM3_CCMR1_OUTPUT_CC1S  -------------------------------
// SVD Line: 7658

//  <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000418) CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_OUTPUT >> 0) & 0x3), ((TIM3_CCMR1_OUTPUT = (TIM3_CCMR1_OUTPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_OUTPUT_OC1FE  ------------------------------
// SVD Line: 7662

//  <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000418) OC1FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_OUTPUT ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_OUTPUT_OC1PE  ------------------------------
// SVD Line: 7666

//  <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000418) OC1PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_OUTPUT ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM3_CCMR1_OUTPUT_OC1M_L  ------------------------------
// SVD Line: 7670

//  <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC1M_L
//    <name> OC1M_L </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000418) OC1M_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_OUTPUT >> 4) & 0x7), ((TIM3_CCMR1_OUTPUT = (TIM3_CCMR1_OUTPUT & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_OUTPUT_OC1CE  ------------------------------
// SVD Line: 7674

//  <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000418) OC1CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_OUTPUT ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_OUTPUT_CC2S  -------------------------------
// SVD Line: 7678

//  <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000418) CC2S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_OUTPUT >> 8) & 0x3), ((TIM3_CCMR1_OUTPUT = (TIM3_CCMR1_OUTPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_OUTPUT_OC2FE  ------------------------------
// SVD Line: 7682

//  <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000418) OC2FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_OUTPUT ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_OUTPUT_OC2PE  ------------------------------
// SVD Line: 7686

//  <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000418) OC2PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_OUTPUT ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM3_CCMR1_OUTPUT_OC2M_L  ------------------------------
// SVD Line: 7690

//  <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC2M_L
//    <name> OC2M_L </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000418) OC2M_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_OUTPUT >> 12) & 0x7), ((TIM3_CCMR1_OUTPUT = (TIM3_CCMR1_OUTPUT & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_OUTPUT_OC2CE  ------------------------------
// SVD Line: 7694

//  <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000418) OC2CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_OUTPUT ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM3_CCMR1_OUTPUT_OC1M_H  ------------------------------
// SVD Line: 7698

//  <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC1M_H
//    <name> OC1M_H </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40000418) OC1M_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_OUTPUT ) </loc>
//      <o.16..16> OC1M_H
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM3_CCMR1_OUTPUT_OC2M_H  ------------------------------
// SVD Line: 7702

//  <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC2M_H
//    <name> OC2M_H </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40000418) OC2M_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_OUTPUT ) </loc>
//      <o.24..24> OC2M_H
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR1_OUTPUT  -------------------------------
// SVD Line: 7654

//  <rtree> SFDITEM_REG__TIM3_CCMR1_OUTPUT
//    <name> CCMR1_OUTPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000418) CCMR1_OUTPUT </i>
//    <loc> ( (unsigned int)((TIM3_CCMR1_OUTPUT >> 0) & 0xFFFFFFFF), ((TIM3_CCMR1_OUTPUT = (TIM3_CCMR1_OUTPUT & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_CC1S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC1M_L </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_CC2S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC2M_L </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC1M_H </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_OUTPUT_OC2M_H </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM3_CCMR1_INPUT  ----------------------------
// SVD Line: 7708

unsigned int TIM3_CCMR1_INPUT __AT (0x40000418);



// ----------------------------  Field Item: TIM3_CCMR1_INPUT_CC1S  -------------------------------
// SVD Line: 7713

//  <item> SFDITEM_FIELD__TIM3_CCMR1_INPUT_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000418) CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_INPUT >> 0) & 0x3), ((TIM3_CCMR1_INPUT = (TIM3_CCMR1_INPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_INPUT_IC1PSC  ------------------------------
// SVD Line: 7717

//  <item> SFDITEM_FIELD__TIM3_CCMR1_INPUT_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000418) IC1PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_INPUT >> 2) & 0x3), ((TIM3_CCMR1_INPUT = (TIM3_CCMR1_INPUT & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR1_INPUT_IC1F  -------------------------------
// SVD Line: 7721

//  <item> SFDITEM_FIELD__TIM3_CCMR1_INPUT_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000418) IC1F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_INPUT >> 4) & 0xF), ((TIM3_CCMR1_INPUT = (TIM3_CCMR1_INPUT & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR1_INPUT_CC2S  -------------------------------
// SVD Line: 7725

//  <item> SFDITEM_FIELD__TIM3_CCMR1_INPUT_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000418) CC2S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_INPUT >> 8) & 0x3), ((TIM3_CCMR1_INPUT = (TIM3_CCMR1_INPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_INPUT_IC2PSC  ------------------------------
// SVD Line: 7729

//  <item> SFDITEM_FIELD__TIM3_CCMR1_INPUT_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000418) IC2PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_INPUT >> 10) & 0x3), ((TIM3_CCMR1_INPUT = (TIM3_CCMR1_INPUT & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR1_INPUT_IC2F  -------------------------------
// SVD Line: 7733

//  <item> SFDITEM_FIELD__TIM3_CCMR1_INPUT_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000418) IC2F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_INPUT >> 12) & 0xF), ((TIM3_CCMR1_INPUT = (TIM3_CCMR1_INPUT & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR1_INPUT  --------------------------------
// SVD Line: 7708

//  <rtree> SFDITEM_REG__TIM3_CCMR1_INPUT
//    <name> CCMR1_INPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000418) CCMR1_INPUT </i>
//    <loc> ( (unsigned int)((TIM3_CCMR1_INPUT >> 0) & 0xFFFFFFFF), ((TIM3_CCMR1_INPUT = (TIM3_CCMR1_INPUT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_INPUT_CC1S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_INPUT_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_INPUT_IC1F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_INPUT_CC2S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_INPUT_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_INPUT_IC2F </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM3_CCMR2_OUTPUT  ----------------------------
// SVD Line: 7739

unsigned int TIM3_CCMR2_OUTPUT __AT (0x4000041C);



// ---------------------------  Field Item: TIM3_CCMR2_OUTPUT_CC3S  -------------------------------
// SVD Line: 7743

//  <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000041C) CC3S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_OUTPUT >> 0) & 0x3), ((TIM3_CCMR2_OUTPUT = (TIM3_CCMR2_OUTPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_OUTPUT_OC3FE  ------------------------------
// SVD Line: 7747

//  <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000041C) OC3FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_OUTPUT ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_OUTPUT_OC3PE  ------------------------------
// SVD Line: 7751

//  <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000041C) OC3PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_OUTPUT ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM3_CCMR2_OUTPUT_OC3M_L  ------------------------------
// SVD Line: 7755

//  <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC3M_L
//    <name> OC3M_L </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4000041C) OC3M_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_OUTPUT >> 4) & 0x7), ((TIM3_CCMR2_OUTPUT = (TIM3_CCMR2_OUTPUT & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_OUTPUT_OC3CE  ------------------------------
// SVD Line: 7759

//  <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000041C) OC3CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_OUTPUT ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_OUTPUT_CC4S  -------------------------------
// SVD Line: 7763

//  <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000041C) CC4S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_OUTPUT >> 8) & 0x3), ((TIM3_CCMR2_OUTPUT = (TIM3_CCMR2_OUTPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_OUTPUT_OC4FE  ------------------------------
// SVD Line: 7767

//  <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000041C) OC4FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_OUTPUT ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_OUTPUT_OC4PE  ------------------------------
// SVD Line: 7771

//  <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000041C) OC4PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_OUTPUT ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM3_CCMR2_OUTPUT_OC4M_L  ------------------------------
// SVD Line: 7775

//  <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC4M_L
//    <name> OC4M_L </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4000041C) OC4M_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_OUTPUT >> 12) & 0x7), ((TIM3_CCMR2_OUTPUT = (TIM3_CCMR2_OUTPUT & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_OUTPUT_OC4CE  ------------------------------
// SVD Line: 7779

//  <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000041C) OC4CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_OUTPUT ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM3_CCMR2_OUTPUT_OC3M_H  ------------------------------
// SVD Line: 7783

//  <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC3M_H
//    <name> OC3M_H </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000041C) OC3M_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_OUTPUT ) </loc>
//      <o.16..16> OC3M_H
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM3_CCMR2_OUTPUT_OC4M_H  ------------------------------
// SVD Line: 7787

//  <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC4M_H
//    <name> OC4M_H </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4000041C) OC4M_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_OUTPUT ) </loc>
//      <o.24..24> OC4M_H
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR2_OUTPUT  -------------------------------
// SVD Line: 7739

//  <rtree> SFDITEM_REG__TIM3_CCMR2_OUTPUT
//    <name> CCMR2_OUTPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000041C) CCMR2_OUTPUT </i>
//    <loc> ( (unsigned int)((TIM3_CCMR2_OUTPUT >> 0) & 0xFFFFFFFF), ((TIM3_CCMR2_OUTPUT = (TIM3_CCMR2_OUTPUT & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_CC3S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC3M_L </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_CC4S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC4M_L </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC4CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC3M_H </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_OUTPUT_OC4M_H </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM3_CCMR2_INPUT  ----------------------------
// SVD Line: 7793

unsigned int TIM3_CCMR2_INPUT __AT (0x4000041C);



// ----------------------------  Field Item: TIM3_CCMR2_INPUT_CC3S  -------------------------------
// SVD Line: 7798

//  <item> SFDITEM_FIELD__TIM3_CCMR2_INPUT_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000041C) CC3S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_INPUT >> 0) & 0x3), ((TIM3_CCMR2_INPUT = (TIM3_CCMR2_INPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_INPUT_IC3PSC  ------------------------------
// SVD Line: 7802

//  <item> SFDITEM_FIELD__TIM3_CCMR2_INPUT_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4000041C) IC3PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_INPUT >> 2) & 0x3), ((TIM3_CCMR2_INPUT = (TIM3_CCMR2_INPUT & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR2_INPUT_IC3F  -------------------------------
// SVD Line: 7806

//  <item> SFDITEM_FIELD__TIM3_CCMR2_INPUT_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4000041C) IC3F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_INPUT >> 4) & 0xF), ((TIM3_CCMR2_INPUT = (TIM3_CCMR2_INPUT & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR2_INPUT_CC4S  -------------------------------
// SVD Line: 7810

//  <item> SFDITEM_FIELD__TIM3_CCMR2_INPUT_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000041C) CC4S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_INPUT >> 8) & 0x3), ((TIM3_CCMR2_INPUT = (TIM3_CCMR2_INPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_INPUT_IC4PSC  ------------------------------
// SVD Line: 7814

//  <item> SFDITEM_FIELD__TIM3_CCMR2_INPUT_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4000041C) IC4PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_INPUT >> 10) & 0x3), ((TIM3_CCMR2_INPUT = (TIM3_CCMR2_INPUT & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR2_INPUT_IC4F  -------------------------------
// SVD Line: 7818

//  <item> SFDITEM_FIELD__TIM3_CCMR2_INPUT_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4000041C) IC4F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_INPUT >> 12) & 0xF), ((TIM3_CCMR2_INPUT = (TIM3_CCMR2_INPUT & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR2_INPUT  --------------------------------
// SVD Line: 7793

//  <rtree> SFDITEM_REG__TIM3_CCMR2_INPUT
//    <name> CCMR2_INPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000041C) CCMR2_INPUT </i>
//    <loc> ( (unsigned int)((TIM3_CCMR2_INPUT >> 0) & 0xFFFFFFFF), ((TIM3_CCMR2_INPUT = (TIM3_CCMR2_INPUT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_INPUT_CC3S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_INPUT_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_INPUT_IC3F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_INPUT_CC4S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_INPUT_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_INPUT_IC4F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCER  --------------------------------
// SVD Line: 7824

unsigned int TIM3_CCER __AT (0x40000420);



// -------------------------------  Field Item: TIM3_CCER_CC1E  -----------------------------------
// SVD Line: 7828

//  <item> SFDITEM_FIELD__TIM3_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000420) CC1E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC1P  -----------------------------------
// SVD Line: 7832

//  <item> SFDITEM_FIELD__TIM3_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000420) CC1P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC1NE  ----------------------------------
// SVD Line: 7836

//  <item> SFDITEM_FIELD__TIM3_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000420) CC1NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC1NP  ----------------------------------
// SVD Line: 7840

//  <item> SFDITEM_FIELD__TIM3_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000420) CC1NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC2E  -----------------------------------
// SVD Line: 7844

//  <item> SFDITEM_FIELD__TIM3_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000420) CC2E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC2P  -----------------------------------
// SVD Line: 7848

//  <item> SFDITEM_FIELD__TIM3_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000420) CC2P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC2NE  ----------------------------------
// SVD Line: 7852

//  <item> SFDITEM_FIELD__TIM3_CCER_CC2NE
//    <name> CC2NE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000420) CC2NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.6..6> CC2NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC2NP  ----------------------------------
// SVD Line: 7856

//  <item> SFDITEM_FIELD__TIM3_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000420) CC2NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC3E  -----------------------------------
// SVD Line: 7860

//  <item> SFDITEM_FIELD__TIM3_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000420) CC3E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC3P  -----------------------------------
// SVD Line: 7864

//  <item> SFDITEM_FIELD__TIM3_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000420) CC3P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC3NE  ----------------------------------
// SVD Line: 7868

//  <item> SFDITEM_FIELD__TIM3_CCER_CC3NE
//    <name> CC3NE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000420) CC3NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.10..10> CC3NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC3NP  ----------------------------------
// SVD Line: 7872

//  <item> SFDITEM_FIELD__TIM3_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000420) CC3NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC4E  -----------------------------------
// SVD Line: 7876

//  <item> SFDITEM_FIELD__TIM3_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000420) CC4E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC4P  -----------------------------------
// SVD Line: 7880

//  <item> SFDITEM_FIELD__TIM3_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000420) CC4P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC4NP  ----------------------------------
// SVD Line: 7884

//  <item> SFDITEM_FIELD__TIM3_CCER_CC4NP
//    <name> CC4NP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000420) CC4NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.15..15> CC4NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC5E  -----------------------------------
// SVD Line: 7888

//  <item> SFDITEM_FIELD__TIM3_CCER_CC5E
//    <name> CC5E </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40000420) CC5E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.16..16> CC5E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC5P  -----------------------------------
// SVD Line: 7892

//  <item> SFDITEM_FIELD__TIM3_CCER_CC5P
//    <name> CC5P </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40000420) CC5P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.17..17> CC5P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC6E  -----------------------------------
// SVD Line: 7896

//  <item> SFDITEM_FIELD__TIM3_CCER_CC6E
//    <name> CC6E </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40000420) CC6E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.20..20> CC6E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC6P  -----------------------------------
// SVD Line: 7900

//  <item> SFDITEM_FIELD__TIM3_CCER_CC6P
//    <name> CC6P </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40000420) CC6P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.21..21> CC6P
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCER  -----------------------------------
// SVD Line: 7824

//  <rtree> SFDITEM_REG__TIM3_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000420) CCER </i>
//    <loc> ( (unsigned int)((TIM3_CCER >> 0) & 0xFFFFFFFF), ((TIM3_CCER = (TIM3_CCER & ~(0x33BFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x33BFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC1E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC2NE </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC3NE </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC4NP </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC5E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC5P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC6E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC6P </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_CNT  --------------------------------
// SVD Line: 7906

unsigned int TIM3_CNT __AT (0x40000424);



// --------------------------------  Field Item: TIM3_CNT_CNT  ------------------------------------
// SVD Line: 7910

//  <item> SFDITEM_FIELD__TIM3_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000424) CNT </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CNT >> 0) & 0xFFFF), ((TIM3_CNT = (TIM3_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CNT  ------------------------------------
// SVD Line: 7906

//  <rtree> SFDITEM_REG__TIM3_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000424) CNT </i>
//    <loc> ( (unsigned int)((TIM3_CNT >> 0) & 0xFFFFFFFF), ((TIM3_CNT = (TIM3_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_PSC  --------------------------------
// SVD Line: 7916

unsigned int TIM3_PSC __AT (0x40000428);



// --------------------------------  Field Item: TIM3_PSC_PSC  ------------------------------------
// SVD Line: 7920

//  <item> SFDITEM_FIELD__TIM3_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000428) PSC </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_PSC >> 0) & 0xFFFF), ((TIM3_PSC = (TIM3_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_PSC  ------------------------------------
// SVD Line: 7916

//  <rtree> SFDITEM_REG__TIM3_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000428) PSC </i>
//    <loc> ( (unsigned int)((TIM3_PSC >> 0) & 0xFFFFFFFF), ((TIM3_PSC = (TIM3_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_ARR  --------------------------------
// SVD Line: 7926

unsigned int TIM3_ARR __AT (0x4000042C);



// --------------------------------  Field Item: TIM3_ARR_ARR  ------------------------------------
// SVD Line: 7930

//  <item> SFDITEM_FIELD__TIM3_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000042C) ARR </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_ARR >> 0) & 0xFFFF), ((TIM3_ARR = (TIM3_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_ARR  ------------------------------------
// SVD Line: 7926

//  <rtree> SFDITEM_REG__TIM3_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000042C) ARR </i>
//    <loc> ( (unsigned int)((TIM3_ARR >> 0) & 0xFFFFFFFF), ((TIM3_ARR = (TIM3_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR1  --------------------------------
// SVD Line: 7936

unsigned int TIM3_CCR1 __AT (0x40000434);



// -------------------------------  Field Item: TIM3_CCR1_CCR1  -----------------------------------
// SVD Line: 7940

//  <item> SFDITEM_FIELD__TIM3_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000434) CCR1 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR1 >> 0) & 0xFFFF), ((TIM3_CCR1 = (TIM3_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR1  -----------------------------------
// SVD Line: 7936

//  <rtree> SFDITEM_REG__TIM3_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000434) CCR1 </i>
//    <loc> ( (unsigned int)((TIM3_CCR1 >> 0) & 0xFFFFFFFF), ((TIM3_CCR1 = (TIM3_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR2  --------------------------------
// SVD Line: 7946

unsigned int TIM3_CCR2 __AT (0x40000438);



// -------------------------------  Field Item: TIM3_CCR2_CCR2  -----------------------------------
// SVD Line: 7950

//  <item> SFDITEM_FIELD__TIM3_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000438) CCR2 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR2 >> 0) & 0xFFFF), ((TIM3_CCR2 = (TIM3_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR2  -----------------------------------
// SVD Line: 7946

//  <rtree> SFDITEM_REG__TIM3_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000438) CCR2 </i>
//    <loc> ( (unsigned int)((TIM3_CCR2 >> 0) & 0xFFFFFFFF), ((TIM3_CCR2 = (TIM3_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR3  --------------------------------
// SVD Line: 7956

unsigned int TIM3_CCR3 __AT (0x4000043C);



// -------------------------------  Field Item: TIM3_CCR3_CCR3  -----------------------------------
// SVD Line: 7960

//  <item> SFDITEM_FIELD__TIM3_CCR3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000043C) CCR3 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR3 >> 0) & 0xFFFF), ((TIM3_CCR3 = (TIM3_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR3  -----------------------------------
// SVD Line: 7956

//  <rtree> SFDITEM_REG__TIM3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000043C) CCR3 </i>
//    <loc> ( (unsigned int)((TIM3_CCR3 >> 0) & 0xFFFFFFFF), ((TIM3_CCR3 = (TIM3_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR3_CCR3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR4  --------------------------------
// SVD Line: 7966

unsigned int TIM3_CCR4 __AT (0x40000440);



// -------------------------------  Field Item: TIM3_CCR4_CCR4  -----------------------------------
// SVD Line: 7970

//  <item> SFDITEM_FIELD__TIM3_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000440) CCR4 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR4 >> 0) & 0xFFFF), ((TIM3_CCR4 = (TIM3_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR4  -----------------------------------
// SVD Line: 7966

//  <rtree> SFDITEM_REG__TIM3_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000440) CCR4 </i>
//    <loc> ( (unsigned int)((TIM3_CCR4 >> 0) & 0xFFFFFFFF), ((TIM3_CCR4 = (TIM3_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR4_CCR4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_TISEL  -------------------------------
// SVD Line: 7976

unsigned int TIM3_TISEL __AT (0x4000045C);



// ------------------------------  Field Item: TIM3_TISEL_TI1SEL  ---------------------------------
// SVD Line: 7980

//  <item> SFDITEM_FIELD__TIM3_TISEL_TI1SEL
//    <name> TI1SEL </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4000045C) TI1SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_TISEL >> 0) & 0xF), ((TIM3_TISEL = (TIM3_TISEL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM3_TISEL_TI2SEL  ---------------------------------
// SVD Line: 7984

//  <item> SFDITEM_FIELD__TIM3_TISEL_TI2SEL
//    <name> TI2SEL </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x4000045C) TI2SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_TISEL >> 8) & 0xF), ((TIM3_TISEL = (TIM3_TISEL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM3_TISEL_TI3SEL  ---------------------------------
// SVD Line: 7988

//  <item> SFDITEM_FIELD__TIM3_TISEL_TI3SEL
//    <name> TI3SEL </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x4000045C) TI3SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_TISEL >> 16) & 0xF), ((TIM3_TISEL = (TIM3_TISEL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM3_TISEL_TI4SEL  ---------------------------------
// SVD Line: 7992

//  <item> SFDITEM_FIELD__TIM3_TISEL_TI4SEL
//    <name> TI4SEL </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x4000045C) TI4SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_TISEL >> 24) & 0xF), ((TIM3_TISEL = (TIM3_TISEL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM3_TISEL  -----------------------------------
// SVD Line: 7976

//  <rtree> SFDITEM_REG__TIM3_TISEL
//    <name> TISEL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000045C) TISEL </i>
//    <loc> ( (unsigned int)((TIM3_TISEL >> 0) & 0xFFFFFFFF), ((TIM3_TISEL = (TIM3_TISEL & ~(0xF0F0F0FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0F0F0F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_TISEL_TI1SEL </item>
//    <item> SFDITEM_FIELD__TIM3_TISEL_TI2SEL </item>
//    <item> SFDITEM_FIELD__TIM3_TISEL_TI3SEL </item>
//    <item> SFDITEM_FIELD__TIM3_TISEL_TI4SEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_AF1  --------------------------------
// SVD Line: 7998

unsigned int TIM3_AF1 __AT (0x40000460);



// -------------------------------  Field Item: TIM3_AF1_BKINE  -----------------------------------
// SVD Line: 8002

//  <item> SFDITEM_FIELD__TIM3_AF1_BKINE
//    <name> BKINE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000460) BKINE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_AF1 ) </loc>
//      <o.0..0> BKINE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_AF1_BKCMP1E  ----------------------------------
// SVD Line: 8006

//  <item> SFDITEM_FIELD__TIM3_AF1_BKCMP1E
//    <name> BKCMP1E </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000460) BKCMP1E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_AF1 ) </loc>
//      <o.1..1> BKCMP1E
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_AF1_BKCMP2E  ----------------------------------
// SVD Line: 8010

//  <item> SFDITEM_FIELD__TIM3_AF1_BKCMP2E
//    <name> BKCMP2E </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000460) BKCMP2E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_AF1 ) </loc>
//      <o.2..2> BKCMP2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_AF1_BKINP  -----------------------------------
// SVD Line: 8014

//  <item> SFDITEM_FIELD__TIM3_AF1_BKINP
//    <name> BKINP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000460) BKINP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_AF1 ) </loc>
//      <o.9..9> BKINP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_AF1_BKCMP1P  ----------------------------------
// SVD Line: 8018

//  <item> SFDITEM_FIELD__TIM3_AF1_BKCMP1P
//    <name> BKCMP1P </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000460) BKCMP1P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_AF1 ) </loc>
//      <o.10..10> BKCMP1P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM3_AF1_BKCMP2P  ----------------------------------
// SVD Line: 8022

//  <item> SFDITEM_FIELD__TIM3_AF1_BKCMP2P
//    <name> BKCMP2P </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000460) BKCMP2P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_AF1 ) </loc>
//      <o.11..11> BKCMP2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_AF1_ETRSEL  ----------------------------------
// SVD Line: 8026

//  <item> SFDITEM_FIELD__TIM3_AF1_ETRSEL
//    <name> ETRSEL </name>
//    <rw> 
//    <i> [Bits 17..14] RW (@ 0x40000460) ETRSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_AF1 >> 14) & 0xF), ((TIM3_AF1 = (TIM3_AF1 & ~(0xFUL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM3_AF1_INTR_SEL  ---------------------------------
// SVD Line: 8030

//  <item> SFDITEM_FIELD__TIM3_AF1_INTR_SEL
//    <name> INTR_SEL </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40000460) INTR_SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_AF1 >> 18) & 0x3), ((TIM3_AF1 = (TIM3_AF1 & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM3_AF1_PWM_PHS_EN  --------------------------------
// SVD Line: 8034

//  <item> SFDITEM_FIELD__TIM3_AF1_PWM_PHS_EN
//    <name> PWM_PHS_EN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40000460) PWM_PHS_EN </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_AF1 ) </loc>
//      <o.20..20> PWM_PHS_EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_AF1  ------------------------------------
// SVD Line: 7998

//  <rtree> SFDITEM_REG__TIM3_AF1
//    <name> AF1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000460) AF1 </i>
//    <loc> ( (unsigned int)((TIM3_AF1 >> 0) & 0xFFFFFFFF), ((TIM3_AF1 = (TIM3_AF1 & ~(0x1FCE07UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FCE07) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_AF1_BKINE </item>
//    <item> SFDITEM_FIELD__TIM3_AF1_BKCMP1E </item>
//    <item> SFDITEM_FIELD__TIM3_AF1_BKCMP2E </item>
//    <item> SFDITEM_FIELD__TIM3_AF1_BKINP </item>
//    <item> SFDITEM_FIELD__TIM3_AF1_BKCMP1P </item>
//    <item> SFDITEM_FIELD__TIM3_AF1_BKCMP2P </item>
//    <item> SFDITEM_FIELD__TIM3_AF1_ETRSEL </item>
//    <item> SFDITEM_FIELD__TIM3_AF1_INTR_SEL </item>
//    <item> SFDITEM_FIELD__TIM3_AF1_PWM_PHS_EN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_AF2  --------------------------------
// SVD Line: 8040

unsigned int TIM3_AF2 __AT (0x40000464);



// -------------------------------  Field Item: TIM3_AF2_OCRSEL  ----------------------------------
// SVD Line: 8044

//  <item> SFDITEM_FIELD__TIM3_AF2_OCRSEL
//    <name> OCRSEL </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40000464) OCRSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_AF2 >> 16) & 0x7), ((TIM3_AF2 = (TIM3_AF2 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_AF2  ------------------------------------
// SVD Line: 8040

//  <rtree> SFDITEM_REG__TIM3_AF2
//    <name> AF2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000464) AF2 </i>
//    <loc> ( (unsigned int)((TIM3_AF2 >> 0) & 0xFFFFFFFF), ((TIM3_AF2 = (TIM3_AF2 & ~(0x70000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_AF2_OCRSEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_DCR  --------------------------------
// SVD Line: 8050

unsigned int TIM3_DCR __AT (0x400007DC);



// --------------------------------  Field Item: TIM3_DCR_DBA  ------------------------------------
// SVD Line: 8054

//  <item> SFDITEM_FIELD__TIM3_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x400007DC) DBA </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_DCR >> 0) & 0x1F), ((TIM3_DCR = (TIM3_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DCR_DBL  ------------------------------------
// SVD Line: 8058

//  <item> SFDITEM_FIELD__TIM3_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x400007DC) DBL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_DCR >> 8) & 0x1F), ((TIM3_DCR = (TIM3_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DCR  ------------------------------------
// SVD Line: 8050

//  <rtree> SFDITEM_REG__TIM3_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400007DC) DCR </i>
//    <loc> ( (unsigned int)((TIM3_DCR >> 0) & 0xFFFFFFFF), ((TIM3_DCR = (TIM3_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DCR_DBA </item>
//    <item> SFDITEM_FIELD__TIM3_DCR_DBL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_DMAR  --------------------------------
// SVD Line: 8064

unsigned int TIM3_DMAR __AT (0x400007E0);



// -------------------------------  Field Item: TIM3_DMAR_DMAB  -----------------------------------
// SVD Line: 8068

//  <item> SFDITEM_FIELD__TIM3_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400007E0) DMAB </i>
//    <edit> 
//      <loc> ( (unsigned int)((TIM3_DMAR >> 0) & 0xFFFFFFFF), ((TIM3_DMAR = (TIM3_DMAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DMAR  -----------------------------------
// SVD Line: 8064

//  <rtree> SFDITEM_REG__TIM3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400007E0) DMAR </i>
//    <loc> ( (unsigned int)((TIM3_DMAR >> 0) & 0xFFFFFFFF), ((TIM3_DMAR = (TIM3_DMAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DMAR_DMAB </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM3  -------------------------------------
// SVD Line: 7288

//  <view> TIM3
//    <name> TIM3 </name>
//    <item> SFDITEM_REG__TIM3_CR1 </item>
//    <item> SFDITEM_REG__TIM3_CR2 </item>
//    <item> SFDITEM_REG__TIM3_SMCR </item>
//    <item> SFDITEM_REG__TIM3_DIER </item>
//    <item> SFDITEM_REG__TIM3_SR </item>
//    <item> SFDITEM_REG__TIM3_EGR </item>
//    <item> SFDITEM_REG__TIM3_CCMR1_OUTPUT </item>
//    <item> SFDITEM_REG__TIM3_CCMR1_INPUT </item>
//    <item> SFDITEM_REG__TIM3_CCMR2_OUTPUT </item>
//    <item> SFDITEM_REG__TIM3_CCMR2_INPUT </item>
//    <item> SFDITEM_REG__TIM3_CCER </item>
//    <item> SFDITEM_REG__TIM3_CNT </item>
//    <item> SFDITEM_REG__TIM3_PSC </item>
//    <item> SFDITEM_REG__TIM3_ARR </item>
//    <item> SFDITEM_REG__TIM3_CCR1 </item>
//    <item> SFDITEM_REG__TIM3_CCR2 </item>
//    <item> SFDITEM_REG__TIM3_CCR3 </item>
//    <item> SFDITEM_REG__TIM3_CCR4 </item>
//    <item> SFDITEM_REG__TIM3_TISEL </item>
//    <item> SFDITEM_REG__TIM3_AF1 </item>
//    <item> SFDITEM_REG__TIM3_AF2 </item>
//    <item> SFDITEM_REG__TIM3_DCR </item>
//    <item> SFDITEM_REG__TIM3_DMAR </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM14_CR1  --------------------------------
// SVD Line: 8092

unsigned int TIM14_CR1 __AT (0x40002000);



// --------------------------------  Field Item: TIM14_CR1_CEN  -----------------------------------
// SVD Line: 8097

//  <item> SFDITEM_FIELD__TIM14_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002000) CEN </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CR1_UDIS  -----------------------------------
// SVD Line: 8101

//  <item> SFDITEM_FIELD__TIM14_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002000) UDIS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_URS  -----------------------------------
// SVD Line: 8105

//  <item> SFDITEM_FIELD__TIM14_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002000) URS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_OPM  -----------------------------------
// SVD Line: 8109

//  <item> SFDITEM_FIELD__TIM14_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002000) OPM </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_DIR  -----------------------------------
// SVD Line: 8113

//  <item> SFDITEM_FIELD__TIM14_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002000) DIR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_CMS  -----------------------------------
// SVD Line: 8117

//  <item> SFDITEM_FIELD__TIM14_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40002000) CMS </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CR1 >> 5) & 0x3), ((TIM14_CR1 = (TIM14_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CR1_ARPE  -----------------------------------
// SVD Line: 8121

//  <item> SFDITEM_FIELD__TIM14_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002000) ARPE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_CKD  -----------------------------------
// SVD Line: 8125

//  <item> SFDITEM_FIELD__TIM14_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40002000) CKD </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CR1 >> 8) & 0x3), ((TIM14_CR1 = (TIM14_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_CR1  -----------------------------------
// SVD Line: 8092

//  <rtree> SFDITEM_REG__TIM14_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002000) TIM14 control register1 </i>
//    <loc> ( (unsigned int)((TIM14_CR1 >> 0) & 0xFFFFFFFF), ((TIM14_CR1 = (TIM14_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_CKD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_DIER  -------------------------------
// SVD Line: 8131

unsigned int TIM14_DIER __AT (0x4000200C);



// -------------------------------  Field Item: TIM14_DIER_UIE  -----------------------------------
// SVD Line: 8136

//  <item> SFDITEM_FIELD__TIM14_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000200C) UIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_DIER_CC1IE  ----------------------------------
// SVD Line: 8140

//  <item> SFDITEM_FIELD__TIM14_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000200C) CC1IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_DIER_CC2IE  ----------------------------------
// SVD Line: 8144

//  <item> SFDITEM_FIELD__TIM14_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000200C) CC2IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_DIER_CC3IE  ----------------------------------
// SVD Line: 8148

//  <item> SFDITEM_FIELD__TIM14_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000200C) CC3IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_DIER_CC4IE  ----------------------------------
// SVD Line: 8152

//  <item> SFDITEM_FIELD__TIM14_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000200C) CC4IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_DIER_COMIE  ----------------------------------
// SVD Line: 8156

//  <item> SFDITEM_FIELD__TIM14_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000200C) COMIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_DIER_TIE  -----------------------------------
// SVD Line: 8160

//  <item> SFDITEM_FIELD__TIM14_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000200C) TIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_DIER_BIE  -----------------------------------
// SVD Line: 8164

//  <item> SFDITEM_FIELD__TIM14_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000200C) BIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_DIER_UDE  -----------------------------------
// SVD Line: 8168

//  <item> SFDITEM_FIELD__TIM14_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000200C) UDE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_DIER_CC1DE  ----------------------------------
// SVD Line: 8172

//  <item> SFDITEM_FIELD__TIM14_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000200C) CC1DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_DIER_CC2DE  ----------------------------------
// SVD Line: 8176

//  <item> SFDITEM_FIELD__TIM14_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000200C) CC2DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_DIER_CC3DE  ----------------------------------
// SVD Line: 8180

//  <item> SFDITEM_FIELD__TIM14_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000200C) CC3DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_DIER_CC4DE  ----------------------------------
// SVD Line: 8184

//  <item> SFDITEM_FIELD__TIM14_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000200C) CC4DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_DIER_COMDE  ----------------------------------
// SVD Line: 8188

//  <item> SFDITEM_FIELD__TIM14_DIER_COMDE
//    <name> COMDE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000200C) COMDE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.13..13> COMDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_DIER_TDE  -----------------------------------
// SVD Line: 8192

//  <item> SFDITEM_FIELD__TIM14_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000200C) TDE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_DIER  -----------------------------------
// SVD Line: 8131

//  <rtree> SFDITEM_REG__TIM14_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000200C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM14_DIER >> 0) & 0xFFFFFFFF), ((TIM14_DIER = (TIM14_DIER & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_COMIE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_BIE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_COMDE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_TDE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM14_SR  --------------------------------
// SVD Line: 8198

unsigned int TIM14_SR __AT (0x40002010);



// --------------------------------  Field Item: TIM14_SR_UIF  ------------------------------------
// SVD Line: 8203

//  <item> SFDITEM_FIELD__TIM14_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002010) UIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_CC1IF  -----------------------------------
// SVD Line: 8207

//  <item> SFDITEM_FIELD__TIM14_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002010) CC1IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_CC2IF  -----------------------------------
// SVD Line: 8211

//  <item> SFDITEM_FIELD__TIM14_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002010) CC2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_CC3IF  -----------------------------------
// SVD Line: 8215

//  <item> SFDITEM_FIELD__TIM14_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002010) CC3IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_CC4IF  -----------------------------------
// SVD Line: 8219

//  <item> SFDITEM_FIELD__TIM14_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002010) CC4IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_COMIF  -----------------------------------
// SVD Line: 8223

//  <item> SFDITEM_FIELD__TIM14_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40002010) COMIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_SR_TIF  ------------------------------------
// SVD Line: 8227

//  <item> SFDITEM_FIELD__TIM14_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40002010) TIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_SR_BIF  ------------------------------------
// SVD Line: 8231

//  <item> SFDITEM_FIELD__TIM14_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002010) BIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_SR_B2IF  -----------------------------------
// SVD Line: 8235

//  <item> SFDITEM_FIELD__TIM14_SR_B2IF
//    <name> B2IF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40002010) B2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.8..8> B2IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_CC1OF  -----------------------------------
// SVD Line: 8239

//  <item> SFDITEM_FIELD__TIM14_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002010) CC1OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_CC2OF  -----------------------------------
// SVD Line: 8243

//  <item> SFDITEM_FIELD__TIM14_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40002010) CC2OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_CC3OF  -----------------------------------
// SVD Line: 8247

//  <item> SFDITEM_FIELD__TIM14_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40002010) CC3OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_CC4OF  -----------------------------------
// SVD Line: 8251

//  <item> SFDITEM_FIELD__TIM14_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40002010) CC4OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_SR_SBIF  -----------------------------------
// SVD Line: 8255

//  <item> SFDITEM_FIELD__TIM14_SR_SBIF
//    <name> SBIF </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40002010) SBIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.13..13> SBIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_CC5IF  -----------------------------------
// SVD Line: 8259

//  <item> SFDITEM_FIELD__TIM14_SR_CC5IF
//    <name> CC5IF </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40002010) CC5IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.16..16> CC5IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_CC6IF  -----------------------------------
// SVD Line: 8263

//  <item> SFDITEM_FIELD__TIM14_SR_CC6IF
//    <name> CC6IF </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40002010) CC6IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.17..17> CC6IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_IC1IR  -----------------------------------
// SVD Line: 8267

//  <item> SFDITEM_FIELD__TIM14_SR_IC1IR
//    <name> IC1IR </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40002010) IC1IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.18..18> IC1IR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_IC2IR  -----------------------------------
// SVD Line: 8271

//  <item> SFDITEM_FIELD__TIM14_SR_IC2IR
//    <name> IC2IR </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40002010) IC2IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.19..19> IC2IR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_IC3IR  -----------------------------------
// SVD Line: 8275

//  <item> SFDITEM_FIELD__TIM14_SR_IC3IR
//    <name> IC3IR </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40002010) IC3IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.24..24> IC3IR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_IC4IR  -----------------------------------
// SVD Line: 8279

//  <item> SFDITEM_FIELD__TIM14_SR_IC4IR
//    <name> IC4IR </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40002010) IC4IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.25..25> IC4IR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_IC1IF  -----------------------------------
// SVD Line: 8283

//  <item> SFDITEM_FIELD__TIM14_SR_IC1IF
//    <name> IC1IF </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40002010) IC1IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.26..26> IC1IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_IC2IF  -----------------------------------
// SVD Line: 8287

//  <item> SFDITEM_FIELD__TIM14_SR_IC2IF
//    <name> IC2IF </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40002010) IC2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.27..27> IC2IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_IC3IF  -----------------------------------
// SVD Line: 8291

//  <item> SFDITEM_FIELD__TIM14_SR_IC3IF
//    <name> IC3IF </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40002010) IC3IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.28..28> IC3IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_IC4IF  -----------------------------------
// SVD Line: 8295

//  <item> SFDITEM_FIELD__TIM14_SR_IC4IF
//    <name> IC4IF </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40002010) IC4IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.29..29> IC4IF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_SR  ------------------------------------
// SVD Line: 8198

//  <rtree> SFDITEM_REG__TIM14_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002010) status register </i>
//    <loc> ( (unsigned int)((TIM14_SR >> 0) & 0xFFFFFFFF), ((TIM14_SR = (TIM14_SR & ~(0x3F0F3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F0F3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_SR_UIF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_B2IF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_SBIF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_CC5IF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_CC6IF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_IC1IR </item>
//    <item> SFDITEM_FIELD__TIM14_SR_IC2IR </item>
//    <item> SFDITEM_FIELD__TIM14_SR_IC3IR </item>
//    <item> SFDITEM_FIELD__TIM14_SR_IC4IR </item>
//    <item> SFDITEM_FIELD__TIM14_SR_IC1IF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_IC2IF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_IC3IF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_IC4IF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_EGR  --------------------------------
// SVD Line: 8301

unsigned int TIM14_EGR __AT (0x40002014);



// --------------------------------  Field Item: TIM14_EGR_UG  ------------------------------------
// SVD Line: 8306

//  <item> SFDITEM_FIELD__TIM14_EGR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002014) UG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_EGR_CC1G  -----------------------------------
// SVD Line: 8310

//  <item> SFDITEM_FIELD__TIM14_EGR_CC1G
//    <name> CC1G </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002014) CC1G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_EGR_CC2G  -----------------------------------
// SVD Line: 8314

//  <item> SFDITEM_FIELD__TIM14_EGR_CC2G
//    <name> CC2G </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002014) CC2G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_EGR_CC3G  -----------------------------------
// SVD Line: 8318

//  <item> SFDITEM_FIELD__TIM14_EGR_CC3G
//    <name> CC3G </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002014) CC3G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_EGR_CC4G  -----------------------------------
// SVD Line: 8322

//  <item> SFDITEM_FIELD__TIM14_EGR_CC4G
//    <name> CC4G </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002014) CC4G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_EGR_COMG  -----------------------------------
// SVD Line: 8326

//  <item> SFDITEM_FIELD__TIM14_EGR_COMG
//    <name> COMG </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40002014) COMG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_EGR_TG  ------------------------------------
// SVD Line: 8330

//  <item> SFDITEM_FIELD__TIM14_EGR_TG
//    <name> TG </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40002014) TG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_EGR_BG  ------------------------------------
// SVD Line: 8334

//  <item> SFDITEM_FIELD__TIM14_EGR_BG
//    <name> BG </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002014) BG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_EGR  -----------------------------------
// SVD Line: 8301

//  <rtree> SFDITEM_REG__TIM14_EGR
//    <name> EGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002014) event generation register </i>
//    <loc> ( (unsigned int)((TIM14_EGR >> 0) & 0xFFFFFFFF), ((TIM14_EGR = (TIM14_EGR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_EGR_UG </item>
//    <item> SFDITEM_FIELD__TIM14_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM14_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM14_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM14_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM14_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM14_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM14_EGR_BG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM14_CCMR1_OUTPUT  ---------------------------
// SVD Line: 8340

unsigned int TIM14_CCMR1_OUTPUT __AT (0x40002018);



// ---------------------------  Field Item: TIM14_CCMR1_OUTPUT_CC1S  ------------------------------
// SVD Line: 8344

//  <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40002018) CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_OUTPUT >> 0) & 0x3), ((TIM14_CCMR1_OUTPUT = (TIM14_CCMR1_OUTPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_OUTPUT_OC1FE  ------------------------------
// SVD Line: 8348

//  <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002018) OC1FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCMR1_OUTPUT ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_OUTPUT_OC1PE  ------------------------------
// SVD Line: 8352

//  <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002018) OC1PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCMR1_OUTPUT ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_OUTPUT_OC1M_L  -----------------------------
// SVD Line: 8356

//  <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC1M_L
//    <name> OC1M_L </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40002018) OC1M_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_OUTPUT >> 4) & 0x7), ((TIM14_CCMR1_OUTPUT = (TIM14_CCMR1_OUTPUT & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_OUTPUT_OC1CE  ------------------------------
// SVD Line: 8360

//  <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002018) OC1CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCMR1_OUTPUT ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM14_CCMR1_OUTPUT_CC2S  ------------------------------
// SVD Line: 8364

//  <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40002018) CC2S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_OUTPUT >> 8) & 0x3), ((TIM14_CCMR1_OUTPUT = (TIM14_CCMR1_OUTPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_OUTPUT_OC2FE  ------------------------------
// SVD Line: 8368

//  <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40002018) OC2FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCMR1_OUTPUT ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_OUTPUT_OC2PE  ------------------------------
// SVD Line: 8372

//  <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40002018) OC2PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCMR1_OUTPUT ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_OUTPUT_OC2M_L  -----------------------------
// SVD Line: 8376

//  <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC2M_L
//    <name> OC2M_L </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40002018) OC2M_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_OUTPUT >> 12) & 0x7), ((TIM14_CCMR1_OUTPUT = (TIM14_CCMR1_OUTPUT & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_OUTPUT_OC2CE  ------------------------------
// SVD Line: 8380

//  <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40002018) OC2CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCMR1_OUTPUT ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_OUTPUT_OC1M_H  -----------------------------
// SVD Line: 8384

//  <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC1M_H
//    <name> OC1M_H </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40002018) OC1M_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCMR1_OUTPUT ) </loc>
//      <o.16..16> OC1M_H
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_OUTPUT_OC2M_H  -----------------------------
// SVD Line: 8388

//  <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC2M_H
//    <name> OC2M_H </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40002018) OC2M_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCMR1_OUTPUT ) </loc>
//      <o.24..24> OC2M_H
//    </check>
//  </item>
//  


// ---------------------------  Register RTree: TIM14_CCMR1_OUTPUT  -------------------------------
// SVD Line: 8340

//  <rtree> SFDITEM_REG__TIM14_CCMR1_OUTPUT
//    <name> CCMR1_OUTPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002018) CCMR1_OUTPUT </i>
//    <loc> ( (unsigned int)((TIM14_CCMR1_OUTPUT >> 0) & 0xFFFFFFFF), ((TIM14_CCMR1_OUTPUT = (TIM14_CCMR1_OUTPUT & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_CC1S </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC1M_L </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_CC2S </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC2M_L </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC1M_H </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC2M_H </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM14_CCMR1_INPUT  ----------------------------
// SVD Line: 8394

unsigned int TIM14_CCMR1_INPUT __AT (0x40002018);



// ---------------------------  Field Item: TIM14_CCMR1_INPUT_CC1S  -------------------------------
// SVD Line: 8399

//  <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40002018) CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_INPUT >> 0) & 0x3), ((TIM14_CCMR1_INPUT = (TIM14_CCMR1_INPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_INPUT_IC1PSC  ------------------------------
// SVD Line: 8403

//  <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40002018) IC1PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_INPUT >> 2) & 0x3), ((TIM14_CCMR1_INPUT = (TIM14_CCMR1_INPUT & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM14_CCMR1_INPUT_IC1F  -------------------------------
// SVD Line: 8407

//  <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40002018) IC1F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_INPUT >> 4) & 0xF), ((TIM14_CCMR1_INPUT = (TIM14_CCMR1_INPUT & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM14_CCMR1_INPUT_CC2S  -------------------------------
// SVD Line: 8411

//  <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40002018) CC2S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_INPUT >> 8) & 0x3), ((TIM14_CCMR1_INPUT = (TIM14_CCMR1_INPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_INPUT_IC2PSC  ------------------------------
// SVD Line: 8415

//  <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40002018) IC2PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_INPUT >> 10) & 0x3), ((TIM14_CCMR1_INPUT = (TIM14_CCMR1_INPUT & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM14_CCMR1_INPUT_IC2F  -------------------------------
// SVD Line: 8419

//  <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40002018) IC2F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_INPUT >> 12) & 0xF), ((TIM14_CCMR1_INPUT = (TIM14_CCMR1_INPUT & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM14_CCMR1_INPUT  -------------------------------
// SVD Line: 8394

//  <rtree> SFDITEM_REG__TIM14_CCMR1_INPUT
//    <name> CCMR1_INPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002018) CCMR1_INPUT </i>
//    <loc> ( (unsigned int)((TIM14_CCMR1_INPUT >> 0) & 0xFFFFFFFF), ((TIM14_CCMR1_INPUT = (TIM14_CCMR1_INPUT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_CC1S </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_IC1F </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_CC2S </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_IC2F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CCER  -------------------------------
// SVD Line: 8425

unsigned int TIM14_CCER __AT (0x40002020);



// -------------------------------  Field Item: TIM14_CCER_CC1E  ----------------------------------
// SVD Line: 8430

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002020) CC1E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CCER_CC1P  ----------------------------------
// SVD Line: 8434

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002020) CC1P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_CCER_CC1NE  ----------------------------------
// SVD Line: 8438

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002020) CC1NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_CCER_CC1NP  ----------------------------------
// SVD Line: 8442

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002020) CC1NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CCER_CC2E  ----------------------------------
// SVD Line: 8446

//  <item> SFDITEM_FIELD__TIM14_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002020) CC2E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CCER_CC2P  ----------------------------------
// SVD Line: 8450

//  <item> SFDITEM_FIELD__TIM14_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40002020) CC2P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_CCER_CC2NE  ----------------------------------
// SVD Line: 8454

//  <item> SFDITEM_FIELD__TIM14_CCER_CC2NE
//    <name> CC2NE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40002020) CC2NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.6..6> CC2NE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_CCER_CC2NP  ----------------------------------
// SVD Line: 8458

//  <item> SFDITEM_FIELD__TIM14_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002020) CC2NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CCER_CC3E  ----------------------------------
// SVD Line: 8462

//  <item> SFDITEM_FIELD__TIM14_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40002020) CC3E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CCER_CC3P  ----------------------------------
// SVD Line: 8466

//  <item> SFDITEM_FIELD__TIM14_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002020) CC3P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_CCER_CC3NE  ----------------------------------
// SVD Line: 8470

//  <item> SFDITEM_FIELD__TIM14_CCER_CC3NE
//    <name> CC3NE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40002020) CC3NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.10..10> CC3NE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_CCER_CC3NP  ----------------------------------
// SVD Line: 8474

//  <item> SFDITEM_FIELD__TIM14_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40002020) CC3NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CCER_CC4E  ----------------------------------
// SVD Line: 8478

//  <item> SFDITEM_FIELD__TIM14_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40002020) CC4E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CCER_CC4P  ----------------------------------
// SVD Line: 8482

//  <item> SFDITEM_FIELD__TIM14_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40002020) CC4P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_CCER_CC4NP  ----------------------------------
// SVD Line: 8486

//  <item> SFDITEM_FIELD__TIM14_CCER_CC4NP
//    <name> CC4NP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40002020) CC4NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.15..15> CC4NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CCER_CC5E  ----------------------------------
// SVD Line: 8490

//  <item> SFDITEM_FIELD__TIM14_CCER_CC5E
//    <name> CC5E </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40002020) CC5E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.16..16> CC5E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CCER_CC5P  ----------------------------------
// SVD Line: 8494

//  <item> SFDITEM_FIELD__TIM14_CCER_CC5P
//    <name> CC5P </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40002020) CC5P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.17..17> CC5P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CCER_CC6E  ----------------------------------
// SVD Line: 8498

//  <item> SFDITEM_FIELD__TIM14_CCER_CC6E
//    <name> CC6E </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40002020) CC6E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.20..20> CC6E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CCER_CC6P  ----------------------------------
// SVD Line: 8502

//  <item> SFDITEM_FIELD__TIM14_CCER_CC6P
//    <name> CC6P </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40002020) CC6P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.21..21> CC6P
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_CCER  -----------------------------------
// SVD Line: 8425

//  <rtree> SFDITEM_REG__TIM14_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002020) capture/compare enableregister </i>
//    <loc> ( (unsigned int)((TIM14_CCER >> 0) & 0xFFFFFFFF), ((TIM14_CCER = (TIM14_CCER & ~(0x33BFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x33BFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1E </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC2NE </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC3NE </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC4NP </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC5E </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC5P </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC6E </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC6P </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CNT  --------------------------------
// SVD Line: 8508

unsigned int TIM14_CNT __AT (0x40002024);



// --------------------------------  Field Item: TIM14_CNT_CNT  -----------------------------------
// SVD Line: 8513

//  <item> SFDITEM_FIELD__TIM14_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002024) CNT </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_CNT >> 0) & 0xFFFF), ((TIM14_CNT = (TIM14_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_CNT  -----------------------------------
// SVD Line: 8508

//  <rtree> SFDITEM_REG__TIM14_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002024) counter </i>
//    <loc> ( (unsigned int)((TIM14_CNT >> 0) & 0xFFFFFFFF), ((TIM14_CNT = (TIM14_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_PSC  --------------------------------
// SVD Line: 8519

unsigned int TIM14_PSC __AT (0x40002028);



// --------------------------------  Field Item: TIM14_PSC_PSC  -----------------------------------
// SVD Line: 8524

//  <item> SFDITEM_FIELD__TIM14_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002028) PSC </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_PSC >> 0) & 0xFFFF), ((TIM14_PSC = (TIM14_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_PSC  -----------------------------------
// SVD Line: 8519

//  <rtree> SFDITEM_REG__TIM14_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002028) prescaler </i>
//    <loc> ( (unsigned int)((TIM14_PSC >> 0) & 0xFFFFFFFF), ((TIM14_PSC = (TIM14_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_ARR  --------------------------------
// SVD Line: 8530

unsigned int TIM14_ARR __AT (0x4000202C);



// --------------------------------  Field Item: TIM14_ARR_ARR  -----------------------------------
// SVD Line: 8535

//  <item> SFDITEM_FIELD__TIM14_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000202C) ARR </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_ARR >> 0) & 0xFFFF), ((TIM14_ARR = (TIM14_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_ARR  -----------------------------------
// SVD Line: 8530

//  <rtree> SFDITEM_REG__TIM14_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000202C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM14_ARR >> 0) & 0xFFFFFFFF), ((TIM14_ARR = (TIM14_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CCR1  -------------------------------
// SVD Line: 8541

unsigned int TIM14_CCR1 __AT (0x40002034);



// -------------------------------  Field Item: TIM14_CCR1_CCR1  ----------------------------------
// SVD Line: 8546

//  <item> SFDITEM_FIELD__TIM14_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002034) CCR1 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_CCR1 >> 0) & 0xFFFF), ((TIM14_CCR1 = (TIM14_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_CCR1  -----------------------------------
// SVD Line: 8541

//  <rtree> SFDITEM_REG__TIM14_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002034) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM14_CCR1 >> 0) & 0xFFFFFFFF), ((TIM14_CCR1 = (TIM14_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCR1_CCR1 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM14_TISEL  -------------------------------
// SVD Line: 8552

unsigned int TIM14_TISEL __AT (0x4000205C);



// -----------------------------  Field Item: TIM14_TISEL_TI1SEL  ---------------------------------
// SVD Line: 8556

//  <item> SFDITEM_FIELD__TIM14_TISEL_TI1SEL
//    <name> TI1SEL </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4000205C) TI1SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_TISEL >> 0) & 0xF), ((TIM14_TISEL = (TIM14_TISEL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_TISEL  ----------------------------------
// SVD Line: 8552

//  <rtree> SFDITEM_REG__TIM14_TISEL
//    <name> TISEL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000205C) TISEL </i>
//    <loc> ( (unsigned int)((TIM14_TISEL >> 0) & 0xFFFFFFFF), ((TIM14_TISEL = (TIM14_TISEL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_TISEL_TI1SEL </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM14  -------------------------------------
// SVD Line: 8076

//  <view> TIM14
//    <name> TIM14 </name>
//    <item> SFDITEM_REG__TIM14_CR1 </item>
//    <item> SFDITEM_REG__TIM14_DIER </item>
//    <item> SFDITEM_REG__TIM14_SR </item>
//    <item> SFDITEM_REG__TIM14_EGR </item>
//    <item> SFDITEM_REG__TIM14_CCMR1_OUTPUT </item>
//    <item> SFDITEM_REG__TIM14_CCMR1_INPUT </item>
//    <item> SFDITEM_REG__TIM14_CCER </item>
//    <item> SFDITEM_REG__TIM14_CNT </item>
//    <item> SFDITEM_REG__TIM14_PSC </item>
//    <item> SFDITEM_REG__TIM14_ARR </item>
//    <item> SFDITEM_REG__TIM14_CCR1 </item>
//    <item> SFDITEM_REG__TIM14_TISEL </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM16_CR1  --------------------------------
// SVD Line: 8580

unsigned int TIM16_CR1 __AT (0x40014400);



// --------------------------------  Field Item: TIM16_CR1_CEN  -----------------------------------
// SVD Line: 8585

//  <item> SFDITEM_FIELD__TIM16_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014400) CEN </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR1_UDIS  -----------------------------------
// SVD Line: 8589

//  <item> SFDITEM_FIELD__TIM16_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014400) UDIS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_CR1_URS  -----------------------------------
// SVD Line: 8593

//  <item> SFDITEM_FIELD__TIM16_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014400) URS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_CR1_OPM  -----------------------------------
// SVD Line: 8597

//  <item> SFDITEM_FIELD__TIM16_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014400) OPM </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_CR1_DIR  -----------------------------------
// SVD Line: 8601

//  <item> SFDITEM_FIELD__TIM16_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40014400) DIR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_CR1_CMS  -----------------------------------
// SVD Line: 8605

//  <item> SFDITEM_FIELD__TIM16_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40014400) CMS </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CR1 >> 5) & 0x3), ((TIM16_CR1 = (TIM16_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR1_ARPE  -----------------------------------
// SVD Line: 8609

//  <item> SFDITEM_FIELD__TIM16_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014400) ARPE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_CR1_CKD  -----------------------------------
// SVD Line: 8613

//  <item> SFDITEM_FIELD__TIM16_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014400) CKD </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CR1 >> 8) & 0x3), ((TIM16_CR1 = (TIM16_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_CR1  -----------------------------------
// SVD Line: 8580

//  <rtree> SFDITEM_REG__TIM16_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014400) TIM16 control register1 </i>
//    <loc> ( (unsigned int)((TIM16_CR1 >> 0) & 0xFFFFFFFF), ((TIM16_CR1 = (TIM16_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_CKD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_CR2  --------------------------------
// SVD Line: 8619

unsigned int TIM16_CR2 __AT (0x40014404);



// -------------------------------  Field Item: TIM16_CR2_CCPC  -----------------------------------
// SVD Line: 8624

//  <item> SFDITEM_FIELD__TIM16_CR2_CCPC
//    <name> CCPC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014404) CCPC </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.0..0> CCPC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_CCUS  -----------------------------------
// SVD Line: 8628

//  <item> SFDITEM_FIELD__TIM16_CR2_CCUS
//    <name> CCUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014404) CCUS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.2..2> CCUS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_CCDS  -----------------------------------
// SVD Line: 8632

//  <item> SFDITEM_FIELD__TIM16_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014404) CCDS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_MMS_L  ----------------------------------
// SVD Line: 8636

//  <item> SFDITEM_FIELD__TIM16_CR2_MMS_L
//    <name> MMS_L </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014404) MMS_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CR2 >> 4) & 0x7), ((TIM16_CR2 = (TIM16_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_TI1S  -----------------------------------
// SVD Line: 8640

//  <item> SFDITEM_FIELD__TIM16_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014404) TI1S </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_OIS1  -----------------------------------
// SVD Line: 8644

//  <item> SFDITEM_FIELD__TIM16_CR2_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014404) OIS1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.8..8> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_OIS1N  ----------------------------------
// SVD Line: 8648

//  <item> SFDITEM_FIELD__TIM16_CR2_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014404) OIS1N </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.9..9> OIS1N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_OIS2  -----------------------------------
// SVD Line: 8652

//  <item> SFDITEM_FIELD__TIM16_CR2_OIS2
//    <name> OIS2 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014404) OIS2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.10..10> OIS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_OIS2N  ----------------------------------
// SVD Line: 8656

//  <item> SFDITEM_FIELD__TIM16_CR2_OIS2N
//    <name> OIS2N </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014404) OIS2N </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.11..11> OIS2N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_OIS3  -----------------------------------
// SVD Line: 8660

//  <item> SFDITEM_FIELD__TIM16_CR2_OIS3
//    <name> OIS3 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40014404) OIS3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.12..12> OIS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_OIS3N  ----------------------------------
// SVD Line: 8664

//  <item> SFDITEM_FIELD__TIM16_CR2_OIS3N
//    <name> OIS3N </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40014404) OIS3N </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.13..13> OIS3N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_OIS4  -----------------------------------
// SVD Line: 8668

//  <item> SFDITEM_FIELD__TIM16_CR2_OIS4
//    <name> OIS4 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40014404) OIS4 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.14..14> OIS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_OIS5  -----------------------------------
// SVD Line: 8672

//  <item> SFDITEM_FIELD__TIM16_CR2_OIS5
//    <name> OIS5 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014404) OIS5 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.16..16> OIS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_OIS6  -----------------------------------
// SVD Line: 8676

//  <item> SFDITEM_FIELD__TIM16_CR2_OIS6
//    <name> OIS6 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40014404) OIS6 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.18..18> OIS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_MMS_H  ----------------------------------
// SVD Line: 8680

//  <item> SFDITEM_FIELD__TIM16_CR2_MMS_H
//    <name> MMS_H </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40014404) MMS_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.25..25> MMS_H
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_CR2  -----------------------------------
// SVD Line: 8619

//  <rtree> SFDITEM_REG__TIM16_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014404) control register 2 </i>
//    <loc> ( (unsigned int)((TIM16_CR2 >> 0) & 0xFFFFFFFF), ((TIM16_CR2 = (TIM16_CR2 & ~(0x2057FFDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2057FFD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CR2_CCPC </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_CCUS </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_CCDS </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_MMS_L </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_OIS2 </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_OIS2N </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_OIS3 </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_OIS3N </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_OIS4 </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_OIS5 </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_OIS6 </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_MMS_H </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_DIER  -------------------------------
// SVD Line: 8686

unsigned int TIM16_DIER __AT (0x4001440C);



// -------------------------------  Field Item: TIM16_DIER_UIE  -----------------------------------
// SVD Line: 8691

//  <item> SFDITEM_FIELD__TIM16_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001440C) UIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_CC1IE  ----------------------------------
// SVD Line: 8695

//  <item> SFDITEM_FIELD__TIM16_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001440C) CC1IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_CC2IE  ----------------------------------
// SVD Line: 8699

//  <item> SFDITEM_FIELD__TIM16_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001440C) CC2IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_CC3IE  ----------------------------------
// SVD Line: 8703

//  <item> SFDITEM_FIELD__TIM16_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001440C) CC3IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_CC4IE  ----------------------------------
// SVD Line: 8707

//  <item> SFDITEM_FIELD__TIM16_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001440C) CC4IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_COMIE  ----------------------------------
// SVD Line: 8711

//  <item> SFDITEM_FIELD__TIM16_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001440C) COMIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_DIER_TIE  -----------------------------------
// SVD Line: 8715

//  <item> SFDITEM_FIELD__TIM16_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001440C) TIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_DIER_BIE  -----------------------------------
// SVD Line: 8719

//  <item> SFDITEM_FIELD__TIM16_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001440C) BIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_DIER_UDE  -----------------------------------
// SVD Line: 8723

//  <item> SFDITEM_FIELD__TIM16_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001440C) UDE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_CC1DE  ----------------------------------
// SVD Line: 8727

//  <item> SFDITEM_FIELD__TIM16_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001440C) CC1DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_CC2DE  ----------------------------------
// SVD Line: 8731

//  <item> SFDITEM_FIELD__TIM16_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001440C) CC2DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_CC3DE  ----------------------------------
// SVD Line: 8735

//  <item> SFDITEM_FIELD__TIM16_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001440C) CC3DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_CC4DE  ----------------------------------
// SVD Line: 8739

//  <item> SFDITEM_FIELD__TIM16_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001440C) CC4DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_COMDE  ----------------------------------
// SVD Line: 8743

//  <item> SFDITEM_FIELD__TIM16_DIER_COMDE
//    <name> COMDE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001440C) COMDE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.13..13> COMDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_DIER_TDE  -----------------------------------
// SVD Line: 8747

//  <item> SFDITEM_FIELD__TIM16_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001440C) TDE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_DIER  -----------------------------------
// SVD Line: 8686

//  <rtree> SFDITEM_REG__TIM16_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001440C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM16_DIER >> 0) & 0xFFFFFFFF), ((TIM16_DIER = (TIM16_DIER & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_COMIE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_BIE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_COMDE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_TDE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM16_SR  --------------------------------
// SVD Line: 8753

unsigned int TIM16_SR __AT (0x40014410);



// --------------------------------  Field Item: TIM16_SR_UIF  ------------------------------------
// SVD Line: 8758

//  <item> SFDITEM_FIELD__TIM16_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014410) UIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_CC1IF  -----------------------------------
// SVD Line: 8762

//  <item> SFDITEM_FIELD__TIM16_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014410) CC1IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_CC2IF  -----------------------------------
// SVD Line: 8766

//  <item> SFDITEM_FIELD__TIM16_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014410) CC2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_CC3IF  -----------------------------------
// SVD Line: 8770

//  <item> SFDITEM_FIELD__TIM16_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014410) CC3IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_CC4IF  -----------------------------------
// SVD Line: 8774

//  <item> SFDITEM_FIELD__TIM16_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40014410) CC4IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_COMIF  -----------------------------------
// SVD Line: 8778

//  <item> SFDITEM_FIELD__TIM16_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014410) COMIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_SR_TIF  ------------------------------------
// SVD Line: 8782

//  <item> SFDITEM_FIELD__TIM16_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40014410) TIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_SR_BIF  ------------------------------------
// SVD Line: 8786

//  <item> SFDITEM_FIELD__TIM16_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014410) BIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_SR_B2IF  -----------------------------------
// SVD Line: 8790

//  <item> SFDITEM_FIELD__TIM16_SR_B2IF
//    <name> B2IF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014410) B2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.8..8> B2IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_CC1OF  -----------------------------------
// SVD Line: 8794

//  <item> SFDITEM_FIELD__TIM16_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014410) CC1OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_CC2OF  -----------------------------------
// SVD Line: 8798

//  <item> SFDITEM_FIELD__TIM16_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014410) CC2OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_CC3OF  -----------------------------------
// SVD Line: 8802

//  <item> SFDITEM_FIELD__TIM16_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014410) CC3OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_CC4OF  -----------------------------------
// SVD Line: 8806

//  <item> SFDITEM_FIELD__TIM16_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40014410) CC4OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_SR_SBIF  -----------------------------------
// SVD Line: 8810

//  <item> SFDITEM_FIELD__TIM16_SR_SBIF
//    <name> SBIF </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40014410) SBIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.13..13> SBIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_CC5IF  -----------------------------------
// SVD Line: 8814

//  <item> SFDITEM_FIELD__TIM16_SR_CC5IF
//    <name> CC5IF </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014410) CC5IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.16..16> CC5IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_CC6IF  -----------------------------------
// SVD Line: 8818

//  <item> SFDITEM_FIELD__TIM16_SR_CC6IF
//    <name> CC6IF </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40014410) CC6IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.17..17> CC6IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_IC1IR  -----------------------------------
// SVD Line: 8822

//  <item> SFDITEM_FIELD__TIM16_SR_IC1IR
//    <name> IC1IR </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40014410) IC1IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.18..18> IC1IR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_IC2IR  -----------------------------------
// SVD Line: 8826

//  <item> SFDITEM_FIELD__TIM16_SR_IC2IR
//    <name> IC2IR </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40014410) IC2IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.19..19> IC2IR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_IC3IR  -----------------------------------
// SVD Line: 8830

//  <item> SFDITEM_FIELD__TIM16_SR_IC3IR
//    <name> IC3IR </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40014410) IC3IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.24..24> IC3IR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_IC4IR  -----------------------------------
// SVD Line: 8834

//  <item> SFDITEM_FIELD__TIM16_SR_IC4IR
//    <name> IC4IR </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40014410) IC4IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.25..25> IC4IR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_IC1IF  -----------------------------------
// SVD Line: 8838

//  <item> SFDITEM_FIELD__TIM16_SR_IC1IF
//    <name> IC1IF </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40014410) IC1IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.26..26> IC1IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_IC2IF  -----------------------------------
// SVD Line: 8842

//  <item> SFDITEM_FIELD__TIM16_SR_IC2IF
//    <name> IC2IF </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40014410) IC2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.27..27> IC2IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_IC3IF  -----------------------------------
// SVD Line: 8846

//  <item> SFDITEM_FIELD__TIM16_SR_IC3IF
//    <name> IC3IF </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40014410) IC3IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.28..28> IC3IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_IC4IF  -----------------------------------
// SVD Line: 8850

//  <item> SFDITEM_FIELD__TIM16_SR_IC4IF
//    <name> IC4IF </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40014410) IC4IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.29..29> IC4IF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_SR  ------------------------------------
// SVD Line: 8753

//  <rtree> SFDITEM_REG__TIM16_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014410) status register </i>
//    <loc> ( (unsigned int)((TIM16_SR >> 0) & 0xFFFFFFFF), ((TIM16_SR = (TIM16_SR & ~(0x3F0F3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F0F3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_SR_UIF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_B2IF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_SBIF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_CC5IF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_CC6IF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_IC1IR </item>
//    <item> SFDITEM_FIELD__TIM16_SR_IC2IR </item>
//    <item> SFDITEM_FIELD__TIM16_SR_IC3IR </item>
//    <item> SFDITEM_FIELD__TIM16_SR_IC4IR </item>
//    <item> SFDITEM_FIELD__TIM16_SR_IC1IF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_IC2IF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_IC3IF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_IC4IF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_EGR  --------------------------------
// SVD Line: 8856

unsigned int TIM16_EGR __AT (0x40014414);



// --------------------------------  Field Item: TIM16_EGR_UG  ------------------------------------
// SVD Line: 8861

//  <item> SFDITEM_FIELD__TIM16_EGR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014414) UG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_EGR_CC1G  -----------------------------------
// SVD Line: 8865

//  <item> SFDITEM_FIELD__TIM16_EGR_CC1G
//    <name> CC1G </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014414) CC1G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_EGR_CC2G  -----------------------------------
// SVD Line: 8869

//  <item> SFDITEM_FIELD__TIM16_EGR_CC2G
//    <name> CC2G </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014414) CC2G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_EGR_CC3G  -----------------------------------
// SVD Line: 8873

//  <item> SFDITEM_FIELD__TIM16_EGR_CC3G
//    <name> CC3G </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014414) CC3G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_EGR_CC4G  -----------------------------------
// SVD Line: 8877

//  <item> SFDITEM_FIELD__TIM16_EGR_CC4G
//    <name> CC4G </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40014414) CC4G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_EGR_COMG  -----------------------------------
// SVD Line: 8881

//  <item> SFDITEM_FIELD__TIM16_EGR_COMG
//    <name> COMG </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014414) COMG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_EGR_TG  ------------------------------------
// SVD Line: 8885

//  <item> SFDITEM_FIELD__TIM16_EGR_TG
//    <name> TG </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40014414) TG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_EGR_BG  ------------------------------------
// SVD Line: 8889

//  <item> SFDITEM_FIELD__TIM16_EGR_BG
//    <name> BG </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014414) BG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_EGR  -----------------------------------
// SVD Line: 8856

//  <rtree> SFDITEM_REG__TIM16_EGR
//    <name> EGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014414) event generation register </i>
//    <loc> ( (unsigned int)((TIM16_EGR >> 0) & 0xFFFFFFFF), ((TIM16_EGR = (TIM16_EGR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_EGR_UG </item>
//    <item> SFDITEM_FIELD__TIM16_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM16_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM16_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM16_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM16_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM16_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM16_EGR_BG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM16_CCMR1_OUTPUT  ---------------------------
// SVD Line: 8895

unsigned int TIM16_CCMR1_OUTPUT __AT (0x40014418);



// ---------------------------  Field Item: TIM16_CCMR1_OUTPUT_CC1S  ------------------------------
// SVD Line: 8899

//  <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014418) CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_OUTPUT >> 0) & 0x3), ((TIM16_CCMR1_OUTPUT = (TIM16_CCMR1_OUTPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_OUTPUT_OC1FE  ------------------------------
// SVD Line: 8903

//  <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014418) OC1FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCMR1_OUTPUT ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_OUTPUT_OC1PE  ------------------------------
// SVD Line: 8907

//  <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014418) OC1PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCMR1_OUTPUT ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_OUTPUT_OC1M_L  -----------------------------
// SVD Line: 8911

//  <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC1M_L
//    <name> OC1M_L </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014418) OC1M_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_OUTPUT >> 4) & 0x7), ((TIM16_CCMR1_OUTPUT = (TIM16_CCMR1_OUTPUT & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_OUTPUT_OC1CE  ------------------------------
// SVD Line: 8915

//  <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014418) OC1CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCMR1_OUTPUT ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM16_CCMR1_OUTPUT_CC2S  ------------------------------
// SVD Line: 8919

//  <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014418) CC2S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_OUTPUT >> 8) & 0x3), ((TIM16_CCMR1_OUTPUT = (TIM16_CCMR1_OUTPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_OUTPUT_OC2FE  ------------------------------
// SVD Line: 8923

//  <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014418) OC2FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCMR1_OUTPUT ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_OUTPUT_OC2PE  ------------------------------
// SVD Line: 8927

//  <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014418) OC2PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCMR1_OUTPUT ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_OUTPUT_OC2M_L  -----------------------------
// SVD Line: 8931

//  <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC2M_L
//    <name> OC2M_L </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40014418) OC2M_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_OUTPUT >> 12) & 0x7), ((TIM16_CCMR1_OUTPUT = (TIM16_CCMR1_OUTPUT & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_OUTPUT_OC2CE  ------------------------------
// SVD Line: 8935

//  <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40014418) OC2CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCMR1_OUTPUT ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_OUTPUT_OC1M_H  -----------------------------
// SVD Line: 8939

//  <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC1M_H
//    <name> OC1M_H </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014418) OC1M_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCMR1_OUTPUT ) </loc>
//      <o.16..16> OC1M_H
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_OUTPUT_OC2M_H  -----------------------------
// SVD Line: 8943

//  <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC2M_H
//    <name> OC2M_H </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40014418) OC2M_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCMR1_OUTPUT ) </loc>
//      <o.24..24> OC2M_H
//    </check>
//  </item>
//  


// ---------------------------  Register RTree: TIM16_CCMR1_OUTPUT  -------------------------------
// SVD Line: 8895

//  <rtree> SFDITEM_REG__TIM16_CCMR1_OUTPUT
//    <name> CCMR1_OUTPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014418) CCMR1_OUTPUT </i>
//    <loc> ( (unsigned int)((TIM16_CCMR1_OUTPUT >> 0) & 0xFFFFFFFF), ((TIM16_CCMR1_OUTPUT = (TIM16_CCMR1_OUTPUT & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_CC1S </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC1M_L </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_CC2S </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC2M_L </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC1M_H </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_OUTPUT_OC2M_H </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM16_CCMR1_INPUT  ----------------------------
// SVD Line: 8949

unsigned int TIM16_CCMR1_INPUT __AT (0x40014418);



// ---------------------------  Field Item: TIM16_CCMR1_INPUT_CC1S  -------------------------------
// SVD Line: 8954

//  <item> SFDITEM_FIELD__TIM16_CCMR1_INPUT_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014418) CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_INPUT >> 0) & 0x3), ((TIM16_CCMR1_INPUT = (TIM16_CCMR1_INPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_INPUT_IC1PSC  ------------------------------
// SVD Line: 8958

//  <item> SFDITEM_FIELD__TIM16_CCMR1_INPUT_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40014418) IC1PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_INPUT >> 2) & 0x3), ((TIM16_CCMR1_INPUT = (TIM16_CCMR1_INPUT & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM16_CCMR1_INPUT_IC1F  -------------------------------
// SVD Line: 8962

//  <item> SFDITEM_FIELD__TIM16_CCMR1_INPUT_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40014418) IC1F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_INPUT >> 4) & 0xF), ((TIM16_CCMR1_INPUT = (TIM16_CCMR1_INPUT & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM16_CCMR1_INPUT_CC2S  -------------------------------
// SVD Line: 8966

//  <item> SFDITEM_FIELD__TIM16_CCMR1_INPUT_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014418) CC2S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_INPUT >> 8) & 0x3), ((TIM16_CCMR1_INPUT = (TIM16_CCMR1_INPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_INPUT_IC2PSC  ------------------------------
// SVD Line: 8970

//  <item> SFDITEM_FIELD__TIM16_CCMR1_INPUT_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40014418) IC2PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_INPUT >> 10) & 0x3), ((TIM16_CCMR1_INPUT = (TIM16_CCMR1_INPUT & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM16_CCMR1_INPUT_IC2F  -------------------------------
// SVD Line: 8974

//  <item> SFDITEM_FIELD__TIM16_CCMR1_INPUT_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40014418) IC2F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_INPUT >> 12) & 0xF), ((TIM16_CCMR1_INPUT = (TIM16_CCMR1_INPUT & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM16_CCMR1_INPUT  -------------------------------
// SVD Line: 8949

//  <rtree> SFDITEM_REG__TIM16_CCMR1_INPUT
//    <name> CCMR1_INPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014418) CCMR1_INPUT </i>
//    <loc> ( (unsigned int)((TIM16_CCMR1_INPUT >> 0) & 0xFFFFFFFF), ((TIM16_CCMR1_INPUT = (TIM16_CCMR1_INPUT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_INPUT_CC1S </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_INPUT_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_INPUT_IC1F </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_INPUT_CC2S </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_INPUT_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_INPUT_IC2F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_CCER  -------------------------------
// SVD Line: 8980

unsigned int TIM16_CCER __AT (0x40014420);



// -------------------------------  Field Item: TIM16_CCER_CC1E  ----------------------------------
// SVD Line: 8985

//  <item> SFDITEM_FIELD__TIM16_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014420) CC1E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CCER_CC1P  ----------------------------------
// SVD Line: 8989

//  <item> SFDITEM_FIELD__TIM16_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014420) CC1P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CCER_CC1NE  ----------------------------------
// SVD Line: 8993

//  <item> SFDITEM_FIELD__TIM16_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014420) CC1NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CCER_CC1NP  ----------------------------------
// SVD Line: 8997

//  <item> SFDITEM_FIELD__TIM16_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014420) CC1NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CCER_CC2E  ----------------------------------
// SVD Line: 9001

//  <item> SFDITEM_FIELD__TIM16_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40014420) CC2E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CCER_CC2P  ----------------------------------
// SVD Line: 9005

//  <item> SFDITEM_FIELD__TIM16_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014420) CC2P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CCER_CC2NE  ----------------------------------
// SVD Line: 9009

//  <item> SFDITEM_FIELD__TIM16_CCER_CC2NE
//    <name> CC2NE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40014420) CC2NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.6..6> CC2NE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CCER_CC2NP  ----------------------------------
// SVD Line: 9013

//  <item> SFDITEM_FIELD__TIM16_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014420) CC2NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CCER_CC3E  ----------------------------------
// SVD Line: 9017

//  <item> SFDITEM_FIELD__TIM16_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014420) CC3E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CCER_CC3P  ----------------------------------
// SVD Line: 9021

//  <item> SFDITEM_FIELD__TIM16_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014420) CC3P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CCER_CC3NE  ----------------------------------
// SVD Line: 9025

//  <item> SFDITEM_FIELD__TIM16_CCER_CC3NE
//    <name> CC3NE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014420) CC3NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.10..10> CC3NE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CCER_CC3NP  ----------------------------------
// SVD Line: 9029

//  <item> SFDITEM_FIELD__TIM16_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014420) CC3NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CCER_CC4E  ----------------------------------
// SVD Line: 9033

//  <item> SFDITEM_FIELD__TIM16_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40014420) CC4E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CCER_CC4P  ----------------------------------
// SVD Line: 9037

//  <item> SFDITEM_FIELD__TIM16_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40014420) CC4P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CCER_CC4NP  ----------------------------------
// SVD Line: 9041

//  <item> SFDITEM_FIELD__TIM16_CCER_CC4NP
//    <name> CC4NP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40014420) CC4NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.15..15> CC4NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CCER_CC5E  ----------------------------------
// SVD Line: 9045

//  <item> SFDITEM_FIELD__TIM16_CCER_CC5E
//    <name> CC5E </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014420) CC5E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.16..16> CC5E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CCER_CC5P  ----------------------------------
// SVD Line: 9049

//  <item> SFDITEM_FIELD__TIM16_CCER_CC5P
//    <name> CC5P </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40014420) CC5P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.17..17> CC5P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CCER_CC6E  ----------------------------------
// SVD Line: 9053

//  <item> SFDITEM_FIELD__TIM16_CCER_CC6E
//    <name> CC6E </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40014420) CC6E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.20..20> CC6E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CCER_CC6P  ----------------------------------
// SVD Line: 9057

//  <item> SFDITEM_FIELD__TIM16_CCER_CC6P
//    <name> CC6P </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40014420) CC6P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.21..21> CC6P
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_CCER  -----------------------------------
// SVD Line: 8980

//  <rtree> SFDITEM_REG__TIM16_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014420) capture/compare enableregister </i>
//    <loc> ( (unsigned int)((TIM16_CCER >> 0) & 0xFFFFFFFF), ((TIM16_CCER = (TIM16_CCER & ~(0x33BFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x33BFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC1E </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC2NE </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC3NE </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC4NP </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC5E </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC5P </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC6E </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC6P </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_CNT  --------------------------------
// SVD Line: 9063

unsigned int TIM16_CNT __AT (0x40014424);



// --------------------------------  Field Item: TIM16_CNT_CNT  -----------------------------------
// SVD Line: 9068

//  <item> SFDITEM_FIELD__TIM16_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014424) CNT </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_CNT >> 0) & 0xFFFF), ((TIM16_CNT = (TIM16_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_CNT  -----------------------------------
// SVD Line: 9063

//  <rtree> SFDITEM_REG__TIM16_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014424) counter </i>
//    <loc> ( (unsigned int)((TIM16_CNT >> 0) & 0xFFFFFFFF), ((TIM16_CNT = (TIM16_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_PSC  --------------------------------
// SVD Line: 9074

unsigned int TIM16_PSC __AT (0x40014428);



// --------------------------------  Field Item: TIM16_PSC_PSC  -----------------------------------
// SVD Line: 9079

//  <item> SFDITEM_FIELD__TIM16_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014428) PSC </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_PSC >> 0) & 0xFFFF), ((TIM16_PSC = (TIM16_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_PSC  -----------------------------------
// SVD Line: 9074

//  <rtree> SFDITEM_REG__TIM16_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014428) prescaler </i>
//    <loc> ( (unsigned int)((TIM16_PSC >> 0) & 0xFFFFFFFF), ((TIM16_PSC = (TIM16_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_ARR  --------------------------------
// SVD Line: 9085

unsigned int TIM16_ARR __AT (0x4001442C);



// --------------------------------  Field Item: TIM16_ARR_ARR  -----------------------------------
// SVD Line: 9090

//  <item> SFDITEM_FIELD__TIM16_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001442C) ARR </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_ARR >> 0) & 0xFFFF), ((TIM16_ARR = (TIM16_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_ARR  -----------------------------------
// SVD Line: 9085

//  <rtree> SFDITEM_REG__TIM16_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001442C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM16_ARR >> 0) & 0xFFFFFFFF), ((TIM16_ARR = (TIM16_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_RCR  --------------------------------
// SVD Line: 9096

unsigned int TIM16_RCR __AT (0x40014430);



// --------------------------------  Field Item: TIM16_RCR_REP  -----------------------------------
// SVD Line: 9101

//  <item> SFDITEM_FIELD__TIM16_RCR_REP
//    <name> REP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014430) REP </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_RCR >> 0) & 0xFF), ((TIM16_RCR = (TIM16_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_RCR  -----------------------------------
// SVD Line: 9096

//  <rtree> SFDITEM_REG__TIM16_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014430) repetition counter register </i>
//    <loc> ( (unsigned int)((TIM16_RCR >> 0) & 0xFFFFFFFF), ((TIM16_RCR = (TIM16_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_RCR_REP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_CCR1  -------------------------------
// SVD Line: 9107

unsigned int TIM16_CCR1 __AT (0x40014434);



// -------------------------------  Field Item: TIM16_CCR1_CCR1  ----------------------------------
// SVD Line: 9112

//  <item> SFDITEM_FIELD__TIM16_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014434) CCR1 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_CCR1 >> 0) & 0xFFFF), ((TIM16_CCR1 = (TIM16_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_CCR1  -----------------------------------
// SVD Line: 9107

//  <rtree> SFDITEM_REG__TIM16_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014434) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM16_CCR1 >> 0) & 0xFFFFFFFF), ((TIM16_CCR1 = (TIM16_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_BDTR  -------------------------------
// SVD Line: 9118

unsigned int TIM16_BDTR __AT (0x40014444);



// -------------------------------  Field Item: TIM16_BDTR_DTG  -----------------------------------
// SVD Line: 9123

//  <item> SFDITEM_FIELD__TIM16_BDTR_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014444) DTG </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_BDTR >> 0) & 0xFF), ((TIM16_BDTR = (TIM16_BDTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_LOCK  ----------------------------------
// SVD Line: 9127

//  <item> SFDITEM_FIELD__TIM16_BDTR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014444) LOCK </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_BDTR >> 8) & 0x3), ((TIM16_BDTR = (TIM16_BDTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_OSSI  ----------------------------------
// SVD Line: 9131

//  <item> SFDITEM_FIELD__TIM16_BDTR_OSSI
//    <name> OSSI </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014444) OSSI </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.10..10> OSSI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_OSSR  ----------------------------------
// SVD Line: 9135

//  <item> SFDITEM_FIELD__TIM16_BDTR_OSSR
//    <name> OSSR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014444) OSSR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.11..11> OSSR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_BKE  -----------------------------------
// SVD Line: 9139

//  <item> SFDITEM_FIELD__TIM16_BDTR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40014444) BKE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.12..12> BKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_BKP  -----------------------------------
// SVD Line: 9143

//  <item> SFDITEM_FIELD__TIM16_BDTR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40014444) BKP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.13..13> BKP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_AOE  -----------------------------------
// SVD Line: 9147

//  <item> SFDITEM_FIELD__TIM16_BDTR_AOE
//    <name> AOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40014444) AOE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.14..14> AOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_MOE  -----------------------------------
// SVD Line: 9151

//  <item> SFDITEM_FIELD__TIM16_BDTR_MOE
//    <name> MOE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40014444) MOE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.15..15> MOE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_BDTR  -----------------------------------
// SVD Line: 9118

//  <rtree> SFDITEM_REG__TIM16_BDTR
//    <name> BDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014444) break and dead-time register </i>
//    <loc> ( (unsigned int)((TIM16_BDTR >> 0) & 0xFFFFFFFF), ((TIM16_BDTR = (TIM16_BDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_BDTR_DTG </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_LOCK </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_OSSI </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_OSSR </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_BKE </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_BKP </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_AOE </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_MOE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM16_TISEL  -------------------------------
// SVD Line: 9157

unsigned int TIM16_TISEL __AT (0x4001445C);



// -----------------------------  Field Item: TIM16_TISEL_TI1SEL  ---------------------------------
// SVD Line: 9161

//  <item> SFDITEM_FIELD__TIM16_TISEL_TI1SEL
//    <name> TI1SEL </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4001445C) TI1SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_TISEL >> 0) & 0xF), ((TIM16_TISEL = (TIM16_TISEL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM16_TISEL_TI2SEL  ---------------------------------
// SVD Line: 9165

//  <item> SFDITEM_FIELD__TIM16_TISEL_TI2SEL
//    <name> TI2SEL </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x4001445C) TI2SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_TISEL >> 8) & 0xF), ((TIM16_TISEL = (TIM16_TISEL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM16_TISEL_TI3SEL  ---------------------------------
// SVD Line: 9169

//  <item> SFDITEM_FIELD__TIM16_TISEL_TI3SEL
//    <name> TI3SEL </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x4001445C) TI3SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_TISEL >> 16) & 0xF), ((TIM16_TISEL = (TIM16_TISEL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM16_TISEL_TI4SEL  ---------------------------------
// SVD Line: 9173

//  <item> SFDITEM_FIELD__TIM16_TISEL_TI4SEL
//    <name> TI4SEL </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x4001445C) TI4SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_TISEL >> 24) & 0xF), ((TIM16_TISEL = (TIM16_TISEL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_TISEL  ----------------------------------
// SVD Line: 9157

//  <rtree> SFDITEM_REG__TIM16_TISEL
//    <name> TISEL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001445C) TISEL </i>
//    <loc> ( (unsigned int)((TIM16_TISEL >> 0) & 0xFFFFFFFF), ((TIM16_TISEL = (TIM16_TISEL & ~(0xF0F0F0FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0F0F0F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_TISEL_TI1SEL </item>
//    <item> SFDITEM_FIELD__TIM16_TISEL_TI2SEL </item>
//    <item> SFDITEM_FIELD__TIM16_TISEL_TI3SEL </item>
//    <item> SFDITEM_FIELD__TIM16_TISEL_TI4SEL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_AF1  --------------------------------
// SVD Line: 9179

unsigned int TIM16_AF1 __AT (0x40014460);



// -------------------------------  Field Item: TIM16_AF1_BKINE  ----------------------------------
// SVD Line: 9183

//  <item> SFDITEM_FIELD__TIM16_AF1_BKINE
//    <name> BKINE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014460) BKINE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_AF1 ) </loc>
//      <o.0..0> BKINE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_AF1_BKCMP1E  ---------------------------------
// SVD Line: 9187

//  <item> SFDITEM_FIELD__TIM16_AF1_BKCMP1E
//    <name> BKCMP1E </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014460) BKCMP1E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_AF1 ) </loc>
//      <o.1..1> BKCMP1E
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_AF1_BKCMP2E  ---------------------------------
// SVD Line: 9191

//  <item> SFDITEM_FIELD__TIM16_AF1_BKCMP2E
//    <name> BKCMP2E </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014460) BKCMP2E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_AF1 ) </loc>
//      <o.2..2> BKCMP2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_AF1_BKINP  ----------------------------------
// SVD Line: 9195

//  <item> SFDITEM_FIELD__TIM16_AF1_BKINP
//    <name> BKINP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014460) BKINP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_AF1 ) </loc>
//      <o.9..9> BKINP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_AF1_BKCMP1P  ---------------------------------
// SVD Line: 9199

//  <item> SFDITEM_FIELD__TIM16_AF1_BKCMP1P
//    <name> BKCMP1P </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014460) BKCMP1P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_AF1 ) </loc>
//      <o.10..10> BKCMP1P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_AF1_BKCMP2P  ---------------------------------
// SVD Line: 9203

//  <item> SFDITEM_FIELD__TIM16_AF1_BKCMP2P
//    <name> BKCMP2P </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014460) BKCMP2P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_AF1 ) </loc>
//      <o.11..11> BKCMP2P
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_AF1  -----------------------------------
// SVD Line: 9179

//  <rtree> SFDITEM_REG__TIM16_AF1
//    <name> AF1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014460) AF1 </i>
//    <loc> ( (unsigned int)((TIM16_AF1 >> 0) & 0xFFFFFFFF), ((TIM16_AF1 = (TIM16_AF1 & ~(0xE07UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE07) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_AF1_BKINE </item>
//    <item> SFDITEM_FIELD__TIM16_AF1_BKCMP1E </item>
//    <item> SFDITEM_FIELD__TIM16_AF1_BKCMP2E </item>
//    <item> SFDITEM_FIELD__TIM16_AF1_BKINP </item>
//    <item> SFDITEM_FIELD__TIM16_AF1_BKCMP1P </item>
//    <item> SFDITEM_FIELD__TIM16_AF1_BKCMP2P </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_DCR  --------------------------------
// SVD Line: 9209

unsigned int TIM16_DCR __AT (0x400147DC);



// --------------------------------  Field Item: TIM16_DCR_DBA  -----------------------------------
// SVD Line: 9214

//  <item> SFDITEM_FIELD__TIM16_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x400147DC) DBA </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_DCR >> 0) & 0x1F), ((TIM16_DCR = (TIM16_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM16_DCR_DBL  -----------------------------------
// SVD Line: 9218

//  <item> SFDITEM_FIELD__TIM16_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x400147DC) DBL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_DCR >> 8) & 0x1F), ((TIM16_DCR = (TIM16_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_DCR  -----------------------------------
// SVD Line: 9209

//  <rtree> SFDITEM_REG__TIM16_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400147DC) DMA control register </i>
//    <loc> ( (unsigned int)((TIM16_DCR >> 0) & 0xFFFFFFFF), ((TIM16_DCR = (TIM16_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_DCR_DBA </item>
//    <item> SFDITEM_FIELD__TIM16_DCR_DBL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_DMAR  -------------------------------
// SVD Line: 9224

unsigned int TIM16_DMAR __AT (0x400147E0);



// -------------------------------  Field Item: TIM16_DMAR_DMAB  ----------------------------------
// SVD Line: 9229

//  <item> SFDITEM_FIELD__TIM16_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400147E0) DMAB </i>
//    <edit> 
//      <loc> ( (unsigned int)((TIM16_DMAR >> 0) & 0xFFFFFFFF), ((TIM16_DMAR = (TIM16_DMAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_DMAR  -----------------------------------
// SVD Line: 9224

//  <rtree> SFDITEM_REG__TIM16_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400147E0) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM16_DMAR >> 0) & 0xFFFFFFFF), ((TIM16_DMAR = (TIM16_DMAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_DMAR_DMAB </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM16  -------------------------------------
// SVD Line: 8564

//  <view> TIM16
//    <name> TIM16 </name>
//    <item> SFDITEM_REG__TIM16_CR1 </item>
//    <item> SFDITEM_REG__TIM16_CR2 </item>
//    <item> SFDITEM_REG__TIM16_DIER </item>
//    <item> SFDITEM_REG__TIM16_SR </item>
//    <item> SFDITEM_REG__TIM16_EGR </item>
//    <item> SFDITEM_REG__TIM16_CCMR1_OUTPUT </item>
//    <item> SFDITEM_REG__TIM16_CCMR1_INPUT </item>
//    <item> SFDITEM_REG__TIM16_CCER </item>
//    <item> SFDITEM_REG__TIM16_CNT </item>
//    <item> SFDITEM_REG__TIM16_PSC </item>
//    <item> SFDITEM_REG__TIM16_ARR </item>
//    <item> SFDITEM_REG__TIM16_RCR </item>
//    <item> SFDITEM_REG__TIM16_CCR1 </item>
//    <item> SFDITEM_REG__TIM16_BDTR </item>
//    <item> SFDITEM_REG__TIM16_TISEL </item>
//    <item> SFDITEM_REG__TIM16_AF1 </item>
//    <item> SFDITEM_REG__TIM16_DCR </item>
//    <item> SFDITEM_REG__TIM16_DMAR </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM17_CR1  --------------------------------
// SVD Line: 8580

unsigned int TIM17_CR1 __AT (0x40014800);



// --------------------------------  Field Item: TIM17_CR1_CEN  -----------------------------------
// SVD Line: 8585

//  <item> SFDITEM_FIELD__TIM17_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014800) CEN </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR1_UDIS  -----------------------------------
// SVD Line: 8589

//  <item> SFDITEM_FIELD__TIM17_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014800) UDIS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_CR1_URS  -----------------------------------
// SVD Line: 8593

//  <item> SFDITEM_FIELD__TIM17_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014800) URS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_CR1_OPM  -----------------------------------
// SVD Line: 8597

//  <item> SFDITEM_FIELD__TIM17_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014800) OPM </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_CR1_DIR  -----------------------------------
// SVD Line: 8601

//  <item> SFDITEM_FIELD__TIM17_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40014800) DIR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_CR1_CMS  -----------------------------------
// SVD Line: 8605

//  <item> SFDITEM_FIELD__TIM17_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40014800) CMS </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CR1 >> 5) & 0x3), ((TIM17_CR1 = (TIM17_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR1_ARPE  -----------------------------------
// SVD Line: 8609

//  <item> SFDITEM_FIELD__TIM17_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014800) ARPE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_CR1_CKD  -----------------------------------
// SVD Line: 8613

//  <item> SFDITEM_FIELD__TIM17_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014800) CKD </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CR1 >> 8) & 0x3), ((TIM17_CR1 = (TIM17_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_CR1  -----------------------------------
// SVD Line: 8580

//  <rtree> SFDITEM_REG__TIM17_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014800) TIM16 control register1 </i>
//    <loc> ( (unsigned int)((TIM17_CR1 >> 0) & 0xFFFFFFFF), ((TIM17_CR1 = (TIM17_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_CKD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_CR2  --------------------------------
// SVD Line: 8619

unsigned int TIM17_CR2 __AT (0x40014804);



// -------------------------------  Field Item: TIM17_CR2_CCPC  -----------------------------------
// SVD Line: 8624

//  <item> SFDITEM_FIELD__TIM17_CR2_CCPC
//    <name> CCPC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014804) CCPC </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.0..0> CCPC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_CCUS  -----------------------------------
// SVD Line: 8628

//  <item> SFDITEM_FIELD__TIM17_CR2_CCUS
//    <name> CCUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014804) CCUS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.2..2> CCUS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_CCDS  -----------------------------------
// SVD Line: 8632

//  <item> SFDITEM_FIELD__TIM17_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014804) CCDS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_MMS_L  ----------------------------------
// SVD Line: 8636

//  <item> SFDITEM_FIELD__TIM17_CR2_MMS_L
//    <name> MMS_L </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014804) MMS_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CR2 >> 4) & 0x7), ((TIM17_CR2 = (TIM17_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_TI1S  -----------------------------------
// SVD Line: 8640

//  <item> SFDITEM_FIELD__TIM17_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014804) TI1S </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_OIS1  -----------------------------------
// SVD Line: 8644

//  <item> SFDITEM_FIELD__TIM17_CR2_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014804) OIS1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.8..8> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_OIS1N  ----------------------------------
// SVD Line: 8648

//  <item> SFDITEM_FIELD__TIM17_CR2_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014804) OIS1N </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.9..9> OIS1N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_OIS2  -----------------------------------
// SVD Line: 8652

//  <item> SFDITEM_FIELD__TIM17_CR2_OIS2
//    <name> OIS2 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014804) OIS2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.10..10> OIS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_OIS2N  ----------------------------------
// SVD Line: 8656

//  <item> SFDITEM_FIELD__TIM17_CR2_OIS2N
//    <name> OIS2N </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014804) OIS2N </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.11..11> OIS2N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_OIS3  -----------------------------------
// SVD Line: 8660

//  <item> SFDITEM_FIELD__TIM17_CR2_OIS3
//    <name> OIS3 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40014804) OIS3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.12..12> OIS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_OIS3N  ----------------------------------
// SVD Line: 8664

//  <item> SFDITEM_FIELD__TIM17_CR2_OIS3N
//    <name> OIS3N </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40014804) OIS3N </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.13..13> OIS3N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_OIS4  -----------------------------------
// SVD Line: 8668

//  <item> SFDITEM_FIELD__TIM17_CR2_OIS4
//    <name> OIS4 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40014804) OIS4 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.14..14> OIS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_OIS5  -----------------------------------
// SVD Line: 8672

//  <item> SFDITEM_FIELD__TIM17_CR2_OIS5
//    <name> OIS5 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014804) OIS5 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.16..16> OIS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_OIS6  -----------------------------------
// SVD Line: 8676

//  <item> SFDITEM_FIELD__TIM17_CR2_OIS6
//    <name> OIS6 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40014804) OIS6 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.18..18> OIS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_MMS_H  ----------------------------------
// SVD Line: 8680

//  <item> SFDITEM_FIELD__TIM17_CR2_MMS_H
//    <name> MMS_H </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40014804) MMS_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.25..25> MMS_H
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_CR2  -----------------------------------
// SVD Line: 8619

//  <rtree> SFDITEM_REG__TIM17_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014804) control register 2 </i>
//    <loc> ( (unsigned int)((TIM17_CR2 >> 0) & 0xFFFFFFFF), ((TIM17_CR2 = (TIM17_CR2 & ~(0x2057FFDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2057FFD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CR2_CCPC </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_CCUS </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_CCDS </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_MMS_L </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_OIS2 </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_OIS2N </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_OIS3 </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_OIS3N </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_OIS4 </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_OIS5 </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_OIS6 </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_MMS_H </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_DIER  -------------------------------
// SVD Line: 8686

unsigned int TIM17_DIER __AT (0x4001480C);



// -------------------------------  Field Item: TIM17_DIER_UIE  -----------------------------------
// SVD Line: 8691

//  <item> SFDITEM_FIELD__TIM17_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001480C) UIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_CC1IE  ----------------------------------
// SVD Line: 8695

//  <item> SFDITEM_FIELD__TIM17_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001480C) CC1IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_CC2IE  ----------------------------------
// SVD Line: 8699

//  <item> SFDITEM_FIELD__TIM17_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001480C) CC2IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_CC3IE  ----------------------------------
// SVD Line: 8703

//  <item> SFDITEM_FIELD__TIM17_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001480C) CC3IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_CC4IE  ----------------------------------
// SVD Line: 8707

//  <item> SFDITEM_FIELD__TIM17_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001480C) CC4IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_COMIE  ----------------------------------
// SVD Line: 8711

//  <item> SFDITEM_FIELD__TIM17_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001480C) COMIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_DIER_TIE  -----------------------------------
// SVD Line: 8715

//  <item> SFDITEM_FIELD__TIM17_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001480C) TIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_DIER_BIE  -----------------------------------
// SVD Line: 8719

//  <item> SFDITEM_FIELD__TIM17_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001480C) BIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_DIER_UDE  -----------------------------------
// SVD Line: 8723

//  <item> SFDITEM_FIELD__TIM17_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001480C) UDE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_CC1DE  ----------------------------------
// SVD Line: 8727

//  <item> SFDITEM_FIELD__TIM17_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001480C) CC1DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_CC2DE  ----------------------------------
// SVD Line: 8731

//  <item> SFDITEM_FIELD__TIM17_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001480C) CC2DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_CC3DE  ----------------------------------
// SVD Line: 8735

//  <item> SFDITEM_FIELD__TIM17_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001480C) CC3DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_CC4DE  ----------------------------------
// SVD Line: 8739

//  <item> SFDITEM_FIELD__TIM17_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001480C) CC4DE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_COMDE  ----------------------------------
// SVD Line: 8743

//  <item> SFDITEM_FIELD__TIM17_DIER_COMDE
//    <name> COMDE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001480C) COMDE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.13..13> COMDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_DIER_TDE  -----------------------------------
// SVD Line: 8747

//  <item> SFDITEM_FIELD__TIM17_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001480C) TDE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_DIER  -----------------------------------
// SVD Line: 8686

//  <rtree> SFDITEM_REG__TIM17_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001480C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM17_DIER >> 0) & 0xFFFFFFFF), ((TIM17_DIER = (TIM17_DIER & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_COMIE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_BIE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_COMDE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_TDE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM17_SR  --------------------------------
// SVD Line: 8753

unsigned int TIM17_SR __AT (0x40014810);



// --------------------------------  Field Item: TIM17_SR_UIF  ------------------------------------
// SVD Line: 8758

//  <item> SFDITEM_FIELD__TIM17_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014810) UIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_CC1IF  -----------------------------------
// SVD Line: 8762

//  <item> SFDITEM_FIELD__TIM17_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014810) CC1IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_CC2IF  -----------------------------------
// SVD Line: 8766

//  <item> SFDITEM_FIELD__TIM17_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014810) CC2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_CC3IF  -----------------------------------
// SVD Line: 8770

//  <item> SFDITEM_FIELD__TIM17_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014810) CC3IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_CC4IF  -----------------------------------
// SVD Line: 8774

//  <item> SFDITEM_FIELD__TIM17_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40014810) CC4IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_COMIF  -----------------------------------
// SVD Line: 8778

//  <item> SFDITEM_FIELD__TIM17_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014810) COMIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_SR_TIF  ------------------------------------
// SVD Line: 8782

//  <item> SFDITEM_FIELD__TIM17_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40014810) TIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_SR_BIF  ------------------------------------
// SVD Line: 8786

//  <item> SFDITEM_FIELD__TIM17_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014810) BIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_SR_B2IF  -----------------------------------
// SVD Line: 8790

//  <item> SFDITEM_FIELD__TIM17_SR_B2IF
//    <name> B2IF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014810) B2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.8..8> B2IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_CC1OF  -----------------------------------
// SVD Line: 8794

//  <item> SFDITEM_FIELD__TIM17_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014810) CC1OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_CC2OF  -----------------------------------
// SVD Line: 8798

//  <item> SFDITEM_FIELD__TIM17_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014810) CC2OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_CC3OF  -----------------------------------
// SVD Line: 8802

//  <item> SFDITEM_FIELD__TIM17_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014810) CC3OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_CC4OF  -----------------------------------
// SVD Line: 8806

//  <item> SFDITEM_FIELD__TIM17_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40014810) CC4OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_SR_SBIF  -----------------------------------
// SVD Line: 8810

//  <item> SFDITEM_FIELD__TIM17_SR_SBIF
//    <name> SBIF </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40014810) SBIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.13..13> SBIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_CC5IF  -----------------------------------
// SVD Line: 8814

//  <item> SFDITEM_FIELD__TIM17_SR_CC5IF
//    <name> CC5IF </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014810) CC5IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.16..16> CC5IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_CC6IF  -----------------------------------
// SVD Line: 8818

//  <item> SFDITEM_FIELD__TIM17_SR_CC6IF
//    <name> CC6IF </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40014810) CC6IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.17..17> CC6IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_IC1IR  -----------------------------------
// SVD Line: 8822

//  <item> SFDITEM_FIELD__TIM17_SR_IC1IR
//    <name> IC1IR </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40014810) IC1IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.18..18> IC1IR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_IC2IR  -----------------------------------
// SVD Line: 8826

//  <item> SFDITEM_FIELD__TIM17_SR_IC2IR
//    <name> IC2IR </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40014810) IC2IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.19..19> IC2IR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_IC3IR  -----------------------------------
// SVD Line: 8830

//  <item> SFDITEM_FIELD__TIM17_SR_IC3IR
//    <name> IC3IR </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40014810) IC3IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.24..24> IC3IR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_IC4IR  -----------------------------------
// SVD Line: 8834

//  <item> SFDITEM_FIELD__TIM17_SR_IC4IR
//    <name> IC4IR </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40014810) IC4IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.25..25> IC4IR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_IC1IF  -----------------------------------
// SVD Line: 8838

//  <item> SFDITEM_FIELD__TIM17_SR_IC1IF
//    <name> IC1IF </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40014810) IC1IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.26..26> IC1IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_IC2IF  -----------------------------------
// SVD Line: 8842

//  <item> SFDITEM_FIELD__TIM17_SR_IC2IF
//    <name> IC2IF </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40014810) IC2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.27..27> IC2IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_IC3IF  -----------------------------------
// SVD Line: 8846

//  <item> SFDITEM_FIELD__TIM17_SR_IC3IF
//    <name> IC3IF </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40014810) IC3IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.28..28> IC3IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_IC4IF  -----------------------------------
// SVD Line: 8850

//  <item> SFDITEM_FIELD__TIM17_SR_IC4IF
//    <name> IC4IF </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40014810) IC4IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.29..29> IC4IF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_SR  ------------------------------------
// SVD Line: 8753

//  <rtree> SFDITEM_REG__TIM17_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014810) status register </i>
//    <loc> ( (unsigned int)((TIM17_SR >> 0) & 0xFFFFFFFF), ((TIM17_SR = (TIM17_SR & ~(0x3F0F3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F0F3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_SR_UIF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_B2IF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_SBIF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_CC5IF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_CC6IF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_IC1IR </item>
//    <item> SFDITEM_FIELD__TIM17_SR_IC2IR </item>
//    <item> SFDITEM_FIELD__TIM17_SR_IC3IR </item>
//    <item> SFDITEM_FIELD__TIM17_SR_IC4IR </item>
//    <item> SFDITEM_FIELD__TIM17_SR_IC1IF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_IC2IF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_IC3IF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_IC4IF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_EGR  --------------------------------
// SVD Line: 8856

unsigned int TIM17_EGR __AT (0x40014814);



// --------------------------------  Field Item: TIM17_EGR_UG  ------------------------------------
// SVD Line: 8861

//  <item> SFDITEM_FIELD__TIM17_EGR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014814) UG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_EGR_CC1G  -----------------------------------
// SVD Line: 8865

//  <item> SFDITEM_FIELD__TIM17_EGR_CC1G
//    <name> CC1G </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014814) CC1G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_EGR_CC2G  -----------------------------------
// SVD Line: 8869

//  <item> SFDITEM_FIELD__TIM17_EGR_CC2G
//    <name> CC2G </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014814) CC2G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_EGR_CC3G  -----------------------------------
// SVD Line: 8873

//  <item> SFDITEM_FIELD__TIM17_EGR_CC3G
//    <name> CC3G </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014814) CC3G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_EGR_CC4G  -----------------------------------
// SVD Line: 8877

//  <item> SFDITEM_FIELD__TIM17_EGR_CC4G
//    <name> CC4G </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40014814) CC4G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_EGR_COMG  -----------------------------------
// SVD Line: 8881

//  <item> SFDITEM_FIELD__TIM17_EGR_COMG
//    <name> COMG </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014814) COMG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_EGR_TG  ------------------------------------
// SVD Line: 8885

//  <item> SFDITEM_FIELD__TIM17_EGR_TG
//    <name> TG </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40014814) TG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_EGR_BG  ------------------------------------
// SVD Line: 8889

//  <item> SFDITEM_FIELD__TIM17_EGR_BG
//    <name> BG </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014814) BG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_EGR  -----------------------------------
// SVD Line: 8856

//  <rtree> SFDITEM_REG__TIM17_EGR
//    <name> EGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014814) event generation register </i>
//    <loc> ( (unsigned int)((TIM17_EGR >> 0) & 0xFFFFFFFF), ((TIM17_EGR = (TIM17_EGR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_EGR_UG </item>
//    <item> SFDITEM_FIELD__TIM17_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM17_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM17_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM17_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM17_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM17_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM17_EGR_BG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM17_CCMR1_OUTPUT  ---------------------------
// SVD Line: 8895

unsigned int TIM17_CCMR1_OUTPUT __AT (0x40014818);



// ---------------------------  Field Item: TIM17_CCMR1_OUTPUT_CC1S  ------------------------------
// SVD Line: 8899

//  <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014818) CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_OUTPUT >> 0) & 0x3), ((TIM17_CCMR1_OUTPUT = (TIM17_CCMR1_OUTPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_OUTPUT_OC1FE  ------------------------------
// SVD Line: 8903

//  <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014818) OC1FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCMR1_OUTPUT ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_OUTPUT_OC1PE  ------------------------------
// SVD Line: 8907

//  <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014818) OC1PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCMR1_OUTPUT ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_OUTPUT_OC1M_L  -----------------------------
// SVD Line: 8911

//  <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC1M_L
//    <name> OC1M_L </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014818) OC1M_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_OUTPUT >> 4) & 0x7), ((TIM17_CCMR1_OUTPUT = (TIM17_CCMR1_OUTPUT & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_OUTPUT_OC1CE  ------------------------------
// SVD Line: 8915

//  <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014818) OC1CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCMR1_OUTPUT ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM17_CCMR1_OUTPUT_CC2S  ------------------------------
// SVD Line: 8919

//  <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014818) CC2S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_OUTPUT >> 8) & 0x3), ((TIM17_CCMR1_OUTPUT = (TIM17_CCMR1_OUTPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_OUTPUT_OC2FE  ------------------------------
// SVD Line: 8923

//  <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014818) OC2FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCMR1_OUTPUT ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_OUTPUT_OC2PE  ------------------------------
// SVD Line: 8927

//  <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014818) OC2PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCMR1_OUTPUT ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_OUTPUT_OC2M_L  -----------------------------
// SVD Line: 8931

//  <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC2M_L
//    <name> OC2M_L </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40014818) OC2M_L </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_OUTPUT >> 12) & 0x7), ((TIM17_CCMR1_OUTPUT = (TIM17_CCMR1_OUTPUT & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_OUTPUT_OC2CE  ------------------------------
// SVD Line: 8935

//  <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40014818) OC2CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCMR1_OUTPUT ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_OUTPUT_OC1M_H  -----------------------------
// SVD Line: 8939

//  <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC1M_H
//    <name> OC1M_H </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014818) OC1M_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCMR1_OUTPUT ) </loc>
//      <o.16..16> OC1M_H
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_OUTPUT_OC2M_H  -----------------------------
// SVD Line: 8943

//  <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC2M_H
//    <name> OC2M_H </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40014818) OC2M_H </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCMR1_OUTPUT ) </loc>
//      <o.24..24> OC2M_H
//    </check>
//  </item>
//  


// ---------------------------  Register RTree: TIM17_CCMR1_OUTPUT  -------------------------------
// SVD Line: 8895

//  <rtree> SFDITEM_REG__TIM17_CCMR1_OUTPUT
//    <name> CCMR1_OUTPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014818) CCMR1_OUTPUT </i>
//    <loc> ( (unsigned int)((TIM17_CCMR1_OUTPUT >> 0) & 0xFFFFFFFF), ((TIM17_CCMR1_OUTPUT = (TIM17_CCMR1_OUTPUT & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_CC1S </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC1M_L </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_CC2S </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC2M_L </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC1M_H </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_OUTPUT_OC2M_H </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM17_CCMR1_INPUT  ----------------------------
// SVD Line: 8949

unsigned int TIM17_CCMR1_INPUT __AT (0x40014818);



// ---------------------------  Field Item: TIM17_CCMR1_INPUT_CC1S  -------------------------------
// SVD Line: 8954

//  <item> SFDITEM_FIELD__TIM17_CCMR1_INPUT_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014818) CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_INPUT >> 0) & 0x3), ((TIM17_CCMR1_INPUT = (TIM17_CCMR1_INPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_INPUT_IC1PSC  ------------------------------
// SVD Line: 8958

//  <item> SFDITEM_FIELD__TIM17_CCMR1_INPUT_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40014818) IC1PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_INPUT >> 2) & 0x3), ((TIM17_CCMR1_INPUT = (TIM17_CCMR1_INPUT & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM17_CCMR1_INPUT_IC1F  -------------------------------
// SVD Line: 8962

//  <item> SFDITEM_FIELD__TIM17_CCMR1_INPUT_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40014818) IC1F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_INPUT >> 4) & 0xF), ((TIM17_CCMR1_INPUT = (TIM17_CCMR1_INPUT & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM17_CCMR1_INPUT_CC2S  -------------------------------
// SVD Line: 8966

//  <item> SFDITEM_FIELD__TIM17_CCMR1_INPUT_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014818) CC2S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_INPUT >> 8) & 0x3), ((TIM17_CCMR1_INPUT = (TIM17_CCMR1_INPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_INPUT_IC2PSC  ------------------------------
// SVD Line: 8970

//  <item> SFDITEM_FIELD__TIM17_CCMR1_INPUT_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40014818) IC2PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_INPUT >> 10) & 0x3), ((TIM17_CCMR1_INPUT = (TIM17_CCMR1_INPUT & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM17_CCMR1_INPUT_IC2F  -------------------------------
// SVD Line: 8974

//  <item> SFDITEM_FIELD__TIM17_CCMR1_INPUT_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40014818) IC2F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_INPUT >> 12) & 0xF), ((TIM17_CCMR1_INPUT = (TIM17_CCMR1_INPUT & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM17_CCMR1_INPUT  -------------------------------
// SVD Line: 8949

//  <rtree> SFDITEM_REG__TIM17_CCMR1_INPUT
//    <name> CCMR1_INPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014818) CCMR1_INPUT </i>
//    <loc> ( (unsigned int)((TIM17_CCMR1_INPUT >> 0) & 0xFFFFFFFF), ((TIM17_CCMR1_INPUT = (TIM17_CCMR1_INPUT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_INPUT_CC1S </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_INPUT_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_INPUT_IC1F </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_INPUT_CC2S </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_INPUT_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_INPUT_IC2F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_CCER  -------------------------------
// SVD Line: 8980

unsigned int TIM17_CCER __AT (0x40014820);



// -------------------------------  Field Item: TIM17_CCER_CC1E  ----------------------------------
// SVD Line: 8985

//  <item> SFDITEM_FIELD__TIM17_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014820) CC1E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CCER_CC1P  ----------------------------------
// SVD Line: 8989

//  <item> SFDITEM_FIELD__TIM17_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014820) CC1P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CCER_CC1NE  ----------------------------------
// SVD Line: 8993

//  <item> SFDITEM_FIELD__TIM17_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014820) CC1NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CCER_CC1NP  ----------------------------------
// SVD Line: 8997

//  <item> SFDITEM_FIELD__TIM17_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014820) CC1NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CCER_CC2E  ----------------------------------
// SVD Line: 9001

//  <item> SFDITEM_FIELD__TIM17_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40014820) CC2E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CCER_CC2P  ----------------------------------
// SVD Line: 9005

//  <item> SFDITEM_FIELD__TIM17_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014820) CC2P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CCER_CC2NE  ----------------------------------
// SVD Line: 9009

//  <item> SFDITEM_FIELD__TIM17_CCER_CC2NE
//    <name> CC2NE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40014820) CC2NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.6..6> CC2NE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CCER_CC2NP  ----------------------------------
// SVD Line: 9013

//  <item> SFDITEM_FIELD__TIM17_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014820) CC2NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CCER_CC3E  ----------------------------------
// SVD Line: 9017

//  <item> SFDITEM_FIELD__TIM17_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014820) CC3E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CCER_CC3P  ----------------------------------
// SVD Line: 9021

//  <item> SFDITEM_FIELD__TIM17_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014820) CC3P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CCER_CC3NE  ----------------------------------
// SVD Line: 9025

//  <item> SFDITEM_FIELD__TIM17_CCER_CC3NE
//    <name> CC3NE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014820) CC3NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.10..10> CC3NE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CCER_CC3NP  ----------------------------------
// SVD Line: 9029

//  <item> SFDITEM_FIELD__TIM17_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014820) CC3NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CCER_CC4E  ----------------------------------
// SVD Line: 9033

//  <item> SFDITEM_FIELD__TIM17_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40014820) CC4E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CCER_CC4P  ----------------------------------
// SVD Line: 9037

//  <item> SFDITEM_FIELD__TIM17_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40014820) CC4P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CCER_CC4NP  ----------------------------------
// SVD Line: 9041

//  <item> SFDITEM_FIELD__TIM17_CCER_CC4NP
//    <name> CC4NP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40014820) CC4NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.15..15> CC4NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CCER_CC5E  ----------------------------------
// SVD Line: 9045

//  <item> SFDITEM_FIELD__TIM17_CCER_CC5E
//    <name> CC5E </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014820) CC5E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.16..16> CC5E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CCER_CC5P  ----------------------------------
// SVD Line: 9049

//  <item> SFDITEM_FIELD__TIM17_CCER_CC5P
//    <name> CC5P </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40014820) CC5P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.17..17> CC5P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CCER_CC6E  ----------------------------------
// SVD Line: 9053

//  <item> SFDITEM_FIELD__TIM17_CCER_CC6E
//    <name> CC6E </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40014820) CC6E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.20..20> CC6E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CCER_CC6P  ----------------------------------
// SVD Line: 9057

//  <item> SFDITEM_FIELD__TIM17_CCER_CC6P
//    <name> CC6P </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40014820) CC6P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.21..21> CC6P
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_CCER  -----------------------------------
// SVD Line: 8980

//  <rtree> SFDITEM_REG__TIM17_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014820) capture/compare enableregister </i>
//    <loc> ( (unsigned int)((TIM17_CCER >> 0) & 0xFFFFFFFF), ((TIM17_CCER = (TIM17_CCER & ~(0x33BFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x33BFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC1E </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC2NE </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC3NE </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC4NP </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC5E </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC5P </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC6E </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC6P </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_CNT  --------------------------------
// SVD Line: 9063

unsigned int TIM17_CNT __AT (0x40014824);



// --------------------------------  Field Item: TIM17_CNT_CNT  -----------------------------------
// SVD Line: 9068

//  <item> SFDITEM_FIELD__TIM17_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014824) CNT </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_CNT >> 0) & 0xFFFF), ((TIM17_CNT = (TIM17_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_CNT  -----------------------------------
// SVD Line: 9063

//  <rtree> SFDITEM_REG__TIM17_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014824) counter </i>
//    <loc> ( (unsigned int)((TIM17_CNT >> 0) & 0xFFFFFFFF), ((TIM17_CNT = (TIM17_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_PSC  --------------------------------
// SVD Line: 9074

unsigned int TIM17_PSC __AT (0x40014828);



// --------------------------------  Field Item: TIM17_PSC_PSC  -----------------------------------
// SVD Line: 9079

//  <item> SFDITEM_FIELD__TIM17_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014828) PSC </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_PSC >> 0) & 0xFFFF), ((TIM17_PSC = (TIM17_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_PSC  -----------------------------------
// SVD Line: 9074

//  <rtree> SFDITEM_REG__TIM17_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014828) prescaler </i>
//    <loc> ( (unsigned int)((TIM17_PSC >> 0) & 0xFFFFFFFF), ((TIM17_PSC = (TIM17_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_ARR  --------------------------------
// SVD Line: 9085

unsigned int TIM17_ARR __AT (0x4001482C);



// --------------------------------  Field Item: TIM17_ARR_ARR  -----------------------------------
// SVD Line: 9090

//  <item> SFDITEM_FIELD__TIM17_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001482C) ARR </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_ARR >> 0) & 0xFFFF), ((TIM17_ARR = (TIM17_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_ARR  -----------------------------------
// SVD Line: 9085

//  <rtree> SFDITEM_REG__TIM17_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001482C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM17_ARR >> 0) & 0xFFFFFFFF), ((TIM17_ARR = (TIM17_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_RCR  --------------------------------
// SVD Line: 9096

unsigned int TIM17_RCR __AT (0x40014830);



// --------------------------------  Field Item: TIM17_RCR_REP  -----------------------------------
// SVD Line: 9101

//  <item> SFDITEM_FIELD__TIM17_RCR_REP
//    <name> REP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014830) REP </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_RCR >> 0) & 0xFF), ((TIM17_RCR = (TIM17_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_RCR  -----------------------------------
// SVD Line: 9096

//  <rtree> SFDITEM_REG__TIM17_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014830) repetition counter register </i>
//    <loc> ( (unsigned int)((TIM17_RCR >> 0) & 0xFFFFFFFF), ((TIM17_RCR = (TIM17_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_RCR_REP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_CCR1  -------------------------------
// SVD Line: 9107

unsigned int TIM17_CCR1 __AT (0x40014834);



// -------------------------------  Field Item: TIM17_CCR1_CCR1  ----------------------------------
// SVD Line: 9112

//  <item> SFDITEM_FIELD__TIM17_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014834) CCR1 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_CCR1 >> 0) & 0xFFFF), ((TIM17_CCR1 = (TIM17_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_CCR1  -----------------------------------
// SVD Line: 9107

//  <rtree> SFDITEM_REG__TIM17_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014834) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM17_CCR1 >> 0) & 0xFFFFFFFF), ((TIM17_CCR1 = (TIM17_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_BDTR  -------------------------------
// SVD Line: 9118

unsigned int TIM17_BDTR __AT (0x40014844);



// -------------------------------  Field Item: TIM17_BDTR_DTG  -----------------------------------
// SVD Line: 9123

//  <item> SFDITEM_FIELD__TIM17_BDTR_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014844) DTG </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_BDTR >> 0) & 0xFF), ((TIM17_BDTR = (TIM17_BDTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_LOCK  ----------------------------------
// SVD Line: 9127

//  <item> SFDITEM_FIELD__TIM17_BDTR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014844) LOCK </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_BDTR >> 8) & 0x3), ((TIM17_BDTR = (TIM17_BDTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_OSSI  ----------------------------------
// SVD Line: 9131

//  <item> SFDITEM_FIELD__TIM17_BDTR_OSSI
//    <name> OSSI </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014844) OSSI </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.10..10> OSSI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_OSSR  ----------------------------------
// SVD Line: 9135

//  <item> SFDITEM_FIELD__TIM17_BDTR_OSSR
//    <name> OSSR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014844) OSSR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.11..11> OSSR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_BKE  -----------------------------------
// SVD Line: 9139

//  <item> SFDITEM_FIELD__TIM17_BDTR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40014844) BKE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.12..12> BKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_BKP  -----------------------------------
// SVD Line: 9143

//  <item> SFDITEM_FIELD__TIM17_BDTR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40014844) BKP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.13..13> BKP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_AOE  -----------------------------------
// SVD Line: 9147

//  <item> SFDITEM_FIELD__TIM17_BDTR_AOE
//    <name> AOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40014844) AOE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.14..14> AOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_MOE  -----------------------------------
// SVD Line: 9151

//  <item> SFDITEM_FIELD__TIM17_BDTR_MOE
//    <name> MOE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40014844) MOE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.15..15> MOE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_BDTR  -----------------------------------
// SVD Line: 9118

//  <rtree> SFDITEM_REG__TIM17_BDTR
//    <name> BDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014844) break and dead-time register </i>
//    <loc> ( (unsigned int)((TIM17_BDTR >> 0) & 0xFFFFFFFF), ((TIM17_BDTR = (TIM17_BDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_BDTR_DTG </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_LOCK </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_OSSI </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_OSSR </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_BKE </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_BKP </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_AOE </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_MOE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM17_TISEL  -------------------------------
// SVD Line: 9157

unsigned int TIM17_TISEL __AT (0x4001485C);



// -----------------------------  Field Item: TIM17_TISEL_TI1SEL  ---------------------------------
// SVD Line: 9161

//  <item> SFDITEM_FIELD__TIM17_TISEL_TI1SEL
//    <name> TI1SEL </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4001485C) TI1SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_TISEL >> 0) & 0xF), ((TIM17_TISEL = (TIM17_TISEL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM17_TISEL_TI2SEL  ---------------------------------
// SVD Line: 9165

//  <item> SFDITEM_FIELD__TIM17_TISEL_TI2SEL
//    <name> TI2SEL </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x4001485C) TI2SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_TISEL >> 8) & 0xF), ((TIM17_TISEL = (TIM17_TISEL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM17_TISEL_TI3SEL  ---------------------------------
// SVD Line: 9169

//  <item> SFDITEM_FIELD__TIM17_TISEL_TI3SEL
//    <name> TI3SEL </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x4001485C) TI3SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_TISEL >> 16) & 0xF), ((TIM17_TISEL = (TIM17_TISEL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM17_TISEL_TI4SEL  ---------------------------------
// SVD Line: 9173

//  <item> SFDITEM_FIELD__TIM17_TISEL_TI4SEL
//    <name> TI4SEL </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x4001485C) TI4SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_TISEL >> 24) & 0xF), ((TIM17_TISEL = (TIM17_TISEL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_TISEL  ----------------------------------
// SVD Line: 9157

//  <rtree> SFDITEM_REG__TIM17_TISEL
//    <name> TISEL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001485C) TISEL </i>
//    <loc> ( (unsigned int)((TIM17_TISEL >> 0) & 0xFFFFFFFF), ((TIM17_TISEL = (TIM17_TISEL & ~(0xF0F0F0FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0F0F0F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_TISEL_TI1SEL </item>
//    <item> SFDITEM_FIELD__TIM17_TISEL_TI2SEL </item>
//    <item> SFDITEM_FIELD__TIM17_TISEL_TI3SEL </item>
//    <item> SFDITEM_FIELD__TIM17_TISEL_TI4SEL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_AF1  --------------------------------
// SVD Line: 9179

unsigned int TIM17_AF1 __AT (0x40014860);



// -------------------------------  Field Item: TIM17_AF1_BKINE  ----------------------------------
// SVD Line: 9183

//  <item> SFDITEM_FIELD__TIM17_AF1_BKINE
//    <name> BKINE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014860) BKINE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_AF1 ) </loc>
//      <o.0..0> BKINE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_AF1_BKCMP1E  ---------------------------------
// SVD Line: 9187

//  <item> SFDITEM_FIELD__TIM17_AF1_BKCMP1E
//    <name> BKCMP1E </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014860) BKCMP1E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_AF1 ) </loc>
//      <o.1..1> BKCMP1E
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_AF1_BKCMP2E  ---------------------------------
// SVD Line: 9191

//  <item> SFDITEM_FIELD__TIM17_AF1_BKCMP2E
//    <name> BKCMP2E </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014860) BKCMP2E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_AF1 ) </loc>
//      <o.2..2> BKCMP2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_AF1_BKINP  ----------------------------------
// SVD Line: 9195

//  <item> SFDITEM_FIELD__TIM17_AF1_BKINP
//    <name> BKINP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014860) BKINP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_AF1 ) </loc>
//      <o.9..9> BKINP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_AF1_BKCMP1P  ---------------------------------
// SVD Line: 9199

//  <item> SFDITEM_FIELD__TIM17_AF1_BKCMP1P
//    <name> BKCMP1P </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014860) BKCMP1P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_AF1 ) </loc>
//      <o.10..10> BKCMP1P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_AF1_BKCMP2P  ---------------------------------
// SVD Line: 9203

//  <item> SFDITEM_FIELD__TIM17_AF1_BKCMP2P
//    <name> BKCMP2P </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014860) BKCMP2P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_AF1 ) </loc>
//      <o.11..11> BKCMP2P
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_AF1  -----------------------------------
// SVD Line: 9179

//  <rtree> SFDITEM_REG__TIM17_AF1
//    <name> AF1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014860) AF1 </i>
//    <loc> ( (unsigned int)((TIM17_AF1 >> 0) & 0xFFFFFFFF), ((TIM17_AF1 = (TIM17_AF1 & ~(0xE07UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE07) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_AF1_BKINE </item>
//    <item> SFDITEM_FIELD__TIM17_AF1_BKCMP1E </item>
//    <item> SFDITEM_FIELD__TIM17_AF1_BKCMP2E </item>
//    <item> SFDITEM_FIELD__TIM17_AF1_BKINP </item>
//    <item> SFDITEM_FIELD__TIM17_AF1_BKCMP1P </item>
//    <item> SFDITEM_FIELD__TIM17_AF1_BKCMP2P </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_DCR  --------------------------------
// SVD Line: 9209

unsigned int TIM17_DCR __AT (0x40014BDC);



// --------------------------------  Field Item: TIM17_DCR_DBA  -----------------------------------
// SVD Line: 9214

//  <item> SFDITEM_FIELD__TIM17_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40014BDC) DBA </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_DCR >> 0) & 0x1F), ((TIM17_DCR = (TIM17_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM17_DCR_DBL  -----------------------------------
// SVD Line: 9218

//  <item> SFDITEM_FIELD__TIM17_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40014BDC) DBL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_DCR >> 8) & 0x1F), ((TIM17_DCR = (TIM17_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_DCR  -----------------------------------
// SVD Line: 9209

//  <rtree> SFDITEM_REG__TIM17_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014BDC) DMA control register </i>
//    <loc> ( (unsigned int)((TIM17_DCR >> 0) & 0xFFFFFFFF), ((TIM17_DCR = (TIM17_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_DCR_DBA </item>
//    <item> SFDITEM_FIELD__TIM17_DCR_DBL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_DMAR  -------------------------------
// SVD Line: 9224

unsigned int TIM17_DMAR __AT (0x40014BE0);



// -------------------------------  Field Item: TIM17_DMAR_DMAB  ----------------------------------
// SVD Line: 9229

//  <item> SFDITEM_FIELD__TIM17_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014BE0) DMAB </i>
//    <edit> 
//      <loc> ( (unsigned int)((TIM17_DMAR >> 0) & 0xFFFFFFFF), ((TIM17_DMAR = (TIM17_DMAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_DMAR  -----------------------------------
// SVD Line: 9224

//  <rtree> SFDITEM_REG__TIM17_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014BE0) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM17_DMAR >> 0) & 0xFFFFFFFF), ((TIM17_DMAR = (TIM17_DMAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_DMAR_DMAB </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM17  -------------------------------------
// SVD Line: 9237

//  <view> TIM17
//    <name> TIM17 </name>
//    <item> SFDITEM_REG__TIM17_CR1 </item>
//    <item> SFDITEM_REG__TIM17_CR2 </item>
//    <item> SFDITEM_REG__TIM17_DIER </item>
//    <item> SFDITEM_REG__TIM17_SR </item>
//    <item> SFDITEM_REG__TIM17_EGR </item>
//    <item> SFDITEM_REG__TIM17_CCMR1_OUTPUT </item>
//    <item> SFDITEM_REG__TIM17_CCMR1_INPUT </item>
//    <item> SFDITEM_REG__TIM17_CCER </item>
//    <item> SFDITEM_REG__TIM17_CNT </item>
//    <item> SFDITEM_REG__TIM17_PSC </item>
//    <item> SFDITEM_REG__TIM17_ARR </item>
//    <item> SFDITEM_REG__TIM17_RCR </item>
//    <item> SFDITEM_REG__TIM17_CCR1 </item>
//    <item> SFDITEM_REG__TIM17_BDTR </item>
//    <item> SFDITEM_REG__TIM17_TISEL </item>
//    <item> SFDITEM_REG__TIM17_AF1 </item>
//    <item> SFDITEM_REG__TIM17_DCR </item>
//    <item> SFDITEM_REG__TIM17_DMAR </item>
//  </view>
//  


// -----------------------------  Register Item Address: UART1_DR  --------------------------------
// SVD Line: 9256

unsigned int UART1_DR __AT (0x40004800);



// ---------------------------------  Field Item: UART1_DR_DR  ------------------------------------
// SVD Line: 9260

//  <item> SFDITEM_FIELD__UART1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004800) Receive/send data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART1_DR >> 0) & 0x1FF), ((UART1_DR = (UART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART1_DR  ------------------------------------
// SVD Line: 9256

//  <rtree> SFDITEM_REG__UART1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004800) DR </i>
//    <loc> ( (unsigned int)((UART1_DR >> 0) & 0xFFFFFFFF), ((UART1_DR = (UART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART1_BRR  --------------------------------
// SVD Line: 9267

unsigned int UART1_BRR __AT (0x40004804);



// --------------------------------  Field Item: UART1_BRR_BRR  -----------------------------------
// SVD Line: 9271

//  <item> SFDITEM_FIELD__UART1_BRR_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40004804) Baud rate register </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART1_BRR >> 0) & 0xFFFF), ((UART1_BRR = (UART1_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART1_BRR  -----------------------------------
// SVD Line: 9267

//  <rtree> SFDITEM_REG__UART1_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004804) BRR </i>
//    <loc> ( (unsigned int)((UART1_BRR >> 0) & 0xFFFFFFFF), ((UART1_BRR = (UART1_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_BRR_BRR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: UART1_SR  --------------------------------
// SVD Line: 9278

unsigned int UART1_SR __AT (0x40004810);



// --------------------------------  Field Item: UART1_SR_RXNE  -----------------------------------
// SVD Line: 9282

//  <item> SFDITEM_FIELD__UART1_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40004810) Receive register not empty </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_SR_ORE  ------------------------------------
// SVD Line: 9288

//  <item> SFDITEM_FIELD__UART1_SR_ORE
//    <name> ORE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004810) Overrun error bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.1..1> ORE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART1_SR_PE  ------------------------------------
// SVD Line: 9293

//  <item> SFDITEM_FIELD__UART1_SR_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004810) Parity Error bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.2..2> PE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART1_SR_FE  ------------------------------------
// SVD Line: 9298

//  <item> SFDITEM_FIELD__UART1_SR_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004810) Framing Error bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.3..3> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_SR_BRI  ------------------------------------
// SVD Line: 9303

//  <item> SFDITEM_FIELD__UART1_SR_BRI
//    <name> BRI </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004810) Break Interrupt bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.4..4> BRI
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_SR_TDRE  -----------------------------------
// SVD Line: 9308

//  <item> SFDITEM_FIELD__UART1_SR_TDRE
//    <name> TDRE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40004810) Transmit Holding Register Empty bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.5..5> TDRE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_SR_TXE  ------------------------------------
// SVD Line: 9314

//  <item> SFDITEM_FIELD__UART1_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40004810) Transmitter Empty bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.6..6> TXE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART1_SR_ADDR_RCVD  ---------------------------------
// SVD Line: 9320

//  <item> SFDITEM_FIELD__UART1_SR_ADDR_RCVD
//    <name> ADDR_RCVD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004810) Address Received Bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.8..8> ADDR_RCVD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_SR_BUSY  -----------------------------------
// SVD Line: 9325

//  <item> SFDITEM_FIELD__UART1_SR_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40004810) UART Busy </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.9..9> BUSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART1_SR_BUSY_ERR  ---------------------------------
// SVD Line: 9331

//  <item> SFDITEM_FIELD__UART1_SR_BUSY_ERR
//    <name> BUSY_ERR </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004810) Busy Detect Error </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.10..10> BUSY_ERR
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART1_SR  ------------------------------------
// SVD Line: 9278

//  <rtree> SFDITEM_REG__UART1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004810) SR </i>
//    <loc> ( (unsigned int)((UART1_SR >> 0) & 0xFFFFFFFF), ((UART1_SR = (UART1_SR & ~(0x51EUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x51E) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_SR_RXNE </item>
//    <item> SFDITEM_FIELD__UART1_SR_ORE </item>
//    <item> SFDITEM_FIELD__UART1_SR_PE </item>
//    <item> SFDITEM_FIELD__UART1_SR_FE </item>
//    <item> SFDITEM_FIELD__UART1_SR_BRI </item>
//    <item> SFDITEM_FIELD__UART1_SR_TDRE </item>
//    <item> SFDITEM_FIELD__UART1_SR_TXE </item>
//    <item> SFDITEM_FIELD__UART1_SR_ADDR_RCVD </item>
//    <item> SFDITEM_FIELD__UART1_SR_BUSY </item>
//    <item> SFDITEM_FIELD__UART1_SR_BUSY_ERR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART1_CR1  --------------------------------
// SVD Line: 9338

unsigned int UART1_CR1 __AT (0x40004814);



// ---------------------------------  Field Item: UART1_CR1_M  ------------------------------------
// SVD Line: 9342

//  <item> SFDITEM_FIELD__UART1_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40004814) Data Length Select </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART1_CR1 >> 0) & 0x3), ((UART1_CR1 = (UART1_CR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: UART1_CR1_STOP  -----------------------------------
// SVD Line: 9347

//  <item> SFDITEM_FIELD__UART1_CR1_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004814) Number of stop bits </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR1 ) </loc>
//      <o.2..2> STOP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_CR1_PCE  -----------------------------------
// SVD Line: 9352

//  <item> SFDITEM_FIELD__UART1_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004814) Parity Enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR1 ) </loc>
//      <o.3..3> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_CR1_PS  ------------------------------------
// SVD Line: 9357

//  <item> SFDITEM_FIELD__UART1_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004814) Even Parity Select </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR1 ) </loc>
//      <o.4..4> PS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_CR1_SP  ------------------------------------
// SVD Line: 9362

//  <item> SFDITEM_FIELD__UART1_CR1_SP
//    <name> SP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004814) Stick Parity </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR1 ) </loc>
//      <o.5..5> SP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_CR1_SBK  -----------------------------------
// SVD Line: 9367

//  <item> SFDITEM_FIELD__UART1_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004814) Send Break </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR1 ) </loc>
//      <o.6..6> SBK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART1_CR1_SWAP  -----------------------------------
// SVD Line: 9372

//  <item> SFDITEM_FIELD__UART1_CR1_SWAP
//    <name> SWAP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004814) TX/RX pin swap </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR1 ) </loc>
//      <o.8..8> SWAP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART1_CR1_MSBFIRST  ---------------------------------
// SVD Line: 9377

//  <item> SFDITEM_FIELD__UART1_CR1_MSBFIRST
//    <name> MSBFIRST </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004814) MSB first mode </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR1 ) </loc>
//      <o.9..9> MSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART1_CR1  -----------------------------------
// SVD Line: 9338

//  <rtree> SFDITEM_REG__UART1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004814) CR1 </i>
//    <loc> ( (unsigned int)((UART1_CR1 >> 0) & 0xFFFFFFFF), ((UART1_CR1 = (UART1_CR1 & ~(0x37FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x37F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_CR1_M </item>
//    <item> SFDITEM_FIELD__UART1_CR1_STOP </item>
//    <item> SFDITEM_FIELD__UART1_CR1_PCE </item>
//    <item> SFDITEM_FIELD__UART1_CR1_PS </item>
//    <item> SFDITEM_FIELD__UART1_CR1_SP </item>
//    <item> SFDITEM_FIELD__UART1_CR1_SBK </item>
//    <item> SFDITEM_FIELD__UART1_CR1_SWAP </item>
//    <item> SFDITEM_FIELD__UART1_CR1_MSBFIRST </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART1_CR2  --------------------------------
// SVD Line: 9384

unsigned int UART1_CR2 __AT (0x40004818);



// ------------------------------  Field Item: UART1_CR2_RXNEIE  ----------------------------------
// SVD Line: 9388

//  <item> SFDITEM_FIELD__UART1_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004818) Enable Received Data Available Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR2 ) </loc>
//      <o.0..0> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART1_CR2_TDREIE  ----------------------------------
// SVD Line: 9393

//  <item> SFDITEM_FIELD__UART1_CR2_TDREIE
//    <name> TDREIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004818) Enable Transmit Holding Register Empty Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR2 ) </loc>
//      <o.1..1> TDREIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART1_CR2_LSIE  -----------------------------------
// SVD Line: 9398

//  <item> SFDITEM_FIELD__UART1_CR2_LSIE
//    <name> LSIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004818) Enable Receiver Line Status Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR2 ) </loc>
//      <o.2..2> LSIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART1_CR2_BUSYERRIE  --------------------------------
// SVD Line: 9403

//  <item> SFDITEM_FIELD__UART1_CR2_BUSYERRIE
//    <name> BUSYERRIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004818) Enable Busyerr state interruption </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR2 ) </loc>
//      <o.3..3> BUSYERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART1_CR2_TXEIE  ----------------------------------
// SVD Line: 9408

//  <item> SFDITEM_FIELD__UART1_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004818) Enable tx empty interruption </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR2 ) </loc>
//      <o.4..4> TXEIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART1_CR2  -----------------------------------
// SVD Line: 9384

//  <rtree> SFDITEM_REG__UART1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004818) CR2 </i>
//    <loc> ( (unsigned int)((UART1_CR2 >> 0) & 0xFFFFFFFF), ((UART1_CR2 = (UART1_CR2 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__UART1_CR2_TDREIE </item>
//    <item> SFDITEM_FIELD__UART1_CR2_LSIE </item>
//    <item> SFDITEM_FIELD__UART1_CR2_BUSYERRIE </item>
//    <item> SFDITEM_FIELD__UART1_CR2_TXEIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART1_CR3  --------------------------------
// SVD Line: 9415

unsigned int UART1_CR3 __AT (0x4000481C);



// --------------------------------  Field Item: UART1_CR3_M_E  -----------------------------------
// SVD Line: 9419

//  <item> SFDITEM_FIELD__UART1_CR3_M_E
//    <name> M_E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000481C) Extension for DLS </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR3 ) </loc>
//      <o.0..0> M_E
//    </check>
//  </item>
//  


// ----------------------------  Field Item: UART1_CR3_ADDR_MATCH  --------------------------------
// SVD Line: 9424

//  <item> SFDITEM_FIELD__UART1_CR3_ADDR_MATCH
//    <name> ADDR_MATCH </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000481C) Address Match Mode </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR3 ) </loc>
//      <o.1..1> ADDR_MATCH
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART1_CR3_SEND_ADDR  --------------------------------
// SVD Line: 9429

//  <item> SFDITEM_FIELD__UART1_CR3_SEND_ADDR
//    <name> SEND_ADDR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000481C) Send address control bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR3 ) </loc>
//      <o.2..2> SEND_ADDR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART1_CR3_TX_MODE  ---------------------------------
// SVD Line: 9434

//  <item> SFDITEM_FIELD__UART1_CR3_TX_MODE
//    <name> TX_MODE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000481C) Transmit mode control bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR3 ) </loc>
//      <o.3..3> TX_MODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART1_CR3_DMAR  -----------------------------------
// SVD Line: 9439

//  <item> SFDITEM_FIELD__UART1_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000481C) DMA receive enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR3 ) </loc>
//      <o.4..4> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART1_CR3_DMAT  -----------------------------------
// SVD Line: 9444

//  <item> SFDITEM_FIELD__UART1_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000481C) DMA transmit enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR3 ) </loc>
//      <o.5..5> DMAT
//    </check>
//  </item>
//  


// ---------------------------  Field Item: UART1_CR3_DMA_SOFT_ACK  -------------------------------
// SVD Line: 9449

//  <item> SFDITEM_FIELD__UART1_CR3_DMA_SOFT_ACK
//    <name> DMA_SOFT_ACK </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000481C) DMA software ack </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR3 ) </loc>
//      <o.6..6> DMA_SOFT_ACK
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART1_CR3  -----------------------------------
// SVD Line: 9415

//  <rtree> SFDITEM_REG__UART1_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000481C) CR3 </i>
//    <loc> ( (unsigned int)((UART1_CR3 >> 0) & 0xFFFFFFFF), ((UART1_CR3 = (UART1_CR3 & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_CR3_M_E </item>
//    <item> SFDITEM_FIELD__UART1_CR3_ADDR_MATCH </item>
//    <item> SFDITEM_FIELD__UART1_CR3_SEND_ADDR </item>
//    <item> SFDITEM_FIELD__UART1_CR3_TX_MODE </item>
//    <item> SFDITEM_FIELD__UART1_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__UART1_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__UART1_CR3_DMA_SOFT_ACK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART1_RAR  --------------------------------
// SVD Line: 9456

unsigned int UART1_RAR __AT (0x40004820);



// --------------------------------  Field Item: UART1_RAR_RAR  -----------------------------------
// SVD Line: 9460

//  <item> SFDITEM_FIELD__UART1_RAR_RAR
//    <name> RAR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004820) Receive address matching register </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART1_RAR >> 0) & 0xFF), ((UART1_RAR = (UART1_RAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART1_RAR  -----------------------------------
// SVD Line: 9456

//  <rtree> SFDITEM_REG__UART1_RAR
//    <name> RAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004820) RAR </i>
//    <loc> ( (unsigned int)((UART1_RAR >> 0) & 0xFFFFFFFF), ((UART1_RAR = (UART1_RAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_RAR_RAR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART1_TAR  --------------------------------
// SVD Line: 9467

unsigned int UART1_TAR __AT (0x40004824);



// --------------------------------  Field Item: UART1_TAR_TAR  -----------------------------------
// SVD Line: 9471

//  <item> SFDITEM_FIELD__UART1_TAR_TAR
//    <name> TAR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004824) Transmit address matching register </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART1_TAR >> 0) & 0xFF), ((UART1_TAR = (UART1_TAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART1_TAR  -----------------------------------
// SVD Line: 9467

//  <rtree> SFDITEM_REG__UART1_TAR
//    <name> TAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004824) TAR </i>
//    <loc> ( (unsigned int)((UART1_TAR >> 0) & 0xFFFFFFFF), ((UART1_TAR = (UART1_TAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_TAR_TAR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART1_BRRF  -------------------------------
// SVD Line: 9478

unsigned int UART1_BRRF __AT (0x40004828);



// -------------------------------  Field Item: UART1_BRRF_BRRF  ----------------------------------
// SVD Line: 9482

//  <item> SFDITEM_FIELD__UART1_BRRF_BRRF
//    <name> BRRF </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004828) Baud rate fractional register </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART1_BRRF >> 0) & 0xF), ((UART1_BRRF = (UART1_BRRF & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: UART1_BRRF  -----------------------------------
// SVD Line: 9478

//  <rtree> SFDITEM_REG__UART1_BRRF
//    <name> BRRF </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004828) BRRF </i>
//    <loc> ( (unsigned int)((UART1_BRRF >> 0) & 0xFFFFFFFF), ((UART1_BRRF = (UART1_BRRF & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_BRRF_BRRF </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: UART1  -------------------------------------
// SVD Line: 9246

//  <view> UART1
//    <name> UART1 </name>
//    <item> SFDITEM_REG__UART1_DR </item>
//    <item> SFDITEM_REG__UART1_BRR </item>
//    <item> SFDITEM_REG__UART1_SR </item>
//    <item> SFDITEM_REG__UART1_CR1 </item>
//    <item> SFDITEM_REG__UART1_CR2 </item>
//    <item> SFDITEM_REG__UART1_CR3 </item>
//    <item> SFDITEM_REG__UART1_RAR </item>
//    <item> SFDITEM_REG__UART1_TAR </item>
//    <item> SFDITEM_REG__UART1_BRRF </item>
//  </view>
//  


// -----------------------------  Register Item Address: UART2_DR  --------------------------------
// SVD Line: 9256

unsigned int UART2_DR __AT (0x40004C00);



// ---------------------------------  Field Item: UART2_DR_DR  ------------------------------------
// SVD Line: 9260

//  <item> SFDITEM_FIELD__UART2_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004C00) Receive/send data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART2_DR >> 0) & 0x1FF), ((UART2_DR = (UART2_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART2_DR  ------------------------------------
// SVD Line: 9256

//  <rtree> SFDITEM_REG__UART2_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C00) DR </i>
//    <loc> ( (unsigned int)((UART2_DR >> 0) & 0xFFFFFFFF), ((UART2_DR = (UART2_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART2_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART2_BRR  --------------------------------
// SVD Line: 9267

unsigned int UART2_BRR __AT (0x40004C04);



// --------------------------------  Field Item: UART2_BRR_BRR  -----------------------------------
// SVD Line: 9271

//  <item> SFDITEM_FIELD__UART2_BRR_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40004C04) Baud rate register </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART2_BRR >> 0) & 0xFFFF), ((UART2_BRR = (UART2_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART2_BRR  -----------------------------------
// SVD Line: 9267

//  <rtree> SFDITEM_REG__UART2_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C04) BRR </i>
//    <loc> ( (unsigned int)((UART2_BRR >> 0) & 0xFFFFFFFF), ((UART2_BRR = (UART2_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART2_BRR_BRR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: UART2_SR  --------------------------------
// SVD Line: 9278

unsigned int UART2_SR __AT (0x40004C10);



// --------------------------------  Field Item: UART2_SR_RXNE  -----------------------------------
// SVD Line: 9282

//  <item> SFDITEM_FIELD__UART2_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40004C10) Receive register not empty </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART2_SR_ORE  ------------------------------------
// SVD Line: 9288

//  <item> SFDITEM_FIELD__UART2_SR_ORE
//    <name> ORE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004C10) Overrun error bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.1..1> ORE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART2_SR_PE  ------------------------------------
// SVD Line: 9293

//  <item> SFDITEM_FIELD__UART2_SR_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004C10) Parity Error bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.2..2> PE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART2_SR_FE  ------------------------------------
// SVD Line: 9298

//  <item> SFDITEM_FIELD__UART2_SR_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004C10) Framing Error bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.3..3> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART2_SR_BRI  ------------------------------------
// SVD Line: 9303

//  <item> SFDITEM_FIELD__UART2_SR_BRI
//    <name> BRI </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004C10) Break Interrupt bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.4..4> BRI
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART2_SR_TDRE  -----------------------------------
// SVD Line: 9308

//  <item> SFDITEM_FIELD__UART2_SR_TDRE
//    <name> TDRE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40004C10) Transmit Holding Register Empty bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.5..5> TDRE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART2_SR_TXE  ------------------------------------
// SVD Line: 9314

//  <item> SFDITEM_FIELD__UART2_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40004C10) Transmitter Empty bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.6..6> TXE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART2_SR_ADDR_RCVD  ---------------------------------
// SVD Line: 9320

//  <item> SFDITEM_FIELD__UART2_SR_ADDR_RCVD
//    <name> ADDR_RCVD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004C10) Address Received Bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.8..8> ADDR_RCVD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART2_SR_BUSY  -----------------------------------
// SVD Line: 9325

//  <item> SFDITEM_FIELD__UART2_SR_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40004C10) UART Busy </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.9..9> BUSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART2_SR_BUSY_ERR  ---------------------------------
// SVD Line: 9331

//  <item> SFDITEM_FIELD__UART2_SR_BUSY_ERR
//    <name> BUSY_ERR </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004C10) Busy Detect Error </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_SR ) </loc>
//      <o.10..10> BUSY_ERR
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART2_SR  ------------------------------------
// SVD Line: 9278

//  <rtree> SFDITEM_REG__UART2_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C10) SR </i>
//    <loc> ( (unsigned int)((UART2_SR >> 0) & 0xFFFFFFFF), ((UART2_SR = (UART2_SR & ~(0x51EUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x51E) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART2_SR_RXNE </item>
//    <item> SFDITEM_FIELD__UART2_SR_ORE </item>
//    <item> SFDITEM_FIELD__UART2_SR_PE </item>
//    <item> SFDITEM_FIELD__UART2_SR_FE </item>
//    <item> SFDITEM_FIELD__UART2_SR_BRI </item>
//    <item> SFDITEM_FIELD__UART2_SR_TDRE </item>
//    <item> SFDITEM_FIELD__UART2_SR_TXE </item>
//    <item> SFDITEM_FIELD__UART2_SR_ADDR_RCVD </item>
//    <item> SFDITEM_FIELD__UART2_SR_BUSY </item>
//    <item> SFDITEM_FIELD__UART2_SR_BUSY_ERR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART2_CR1  --------------------------------
// SVD Line: 9338

unsigned int UART2_CR1 __AT (0x40004C14);



// ---------------------------------  Field Item: UART2_CR1_M  ------------------------------------
// SVD Line: 9342

//  <item> SFDITEM_FIELD__UART2_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40004C14) Data Length Select </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART2_CR1 >> 0) & 0x3), ((UART2_CR1 = (UART2_CR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: UART2_CR1_STOP  -----------------------------------
// SVD Line: 9347

//  <item> SFDITEM_FIELD__UART2_CR1_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004C14) Number of stop bits </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR1 ) </loc>
//      <o.2..2> STOP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART2_CR1_PCE  -----------------------------------
// SVD Line: 9352

//  <item> SFDITEM_FIELD__UART2_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004C14) Parity Enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR1 ) </loc>
//      <o.3..3> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART2_CR1_PS  ------------------------------------
// SVD Line: 9357

//  <item> SFDITEM_FIELD__UART2_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004C14) Even Parity Select </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR1 ) </loc>
//      <o.4..4> PS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART2_CR1_SP  ------------------------------------
// SVD Line: 9362

//  <item> SFDITEM_FIELD__UART2_CR1_SP
//    <name> SP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004C14) Stick Parity </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR1 ) </loc>
//      <o.5..5> SP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART2_CR1_SBK  -----------------------------------
// SVD Line: 9367

//  <item> SFDITEM_FIELD__UART2_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004C14) Send Break </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR1 ) </loc>
//      <o.6..6> SBK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART2_CR1_SWAP  -----------------------------------
// SVD Line: 9372

//  <item> SFDITEM_FIELD__UART2_CR1_SWAP
//    <name> SWAP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004C14) TX/RX pin swap </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR1 ) </loc>
//      <o.8..8> SWAP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART2_CR1_MSBFIRST  ---------------------------------
// SVD Line: 9377

//  <item> SFDITEM_FIELD__UART2_CR1_MSBFIRST
//    <name> MSBFIRST </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004C14) MSB first mode </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR1 ) </loc>
//      <o.9..9> MSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART2_CR1  -----------------------------------
// SVD Line: 9338

//  <rtree> SFDITEM_REG__UART2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C14) CR1 </i>
//    <loc> ( (unsigned int)((UART2_CR1 >> 0) & 0xFFFFFFFF), ((UART2_CR1 = (UART2_CR1 & ~(0x37FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x37F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART2_CR1_M </item>
//    <item> SFDITEM_FIELD__UART2_CR1_STOP </item>
//    <item> SFDITEM_FIELD__UART2_CR1_PCE </item>
//    <item> SFDITEM_FIELD__UART2_CR1_PS </item>
//    <item> SFDITEM_FIELD__UART2_CR1_SP </item>
//    <item> SFDITEM_FIELD__UART2_CR1_SBK </item>
//    <item> SFDITEM_FIELD__UART2_CR1_SWAP </item>
//    <item> SFDITEM_FIELD__UART2_CR1_MSBFIRST </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART2_CR2  --------------------------------
// SVD Line: 9384

unsigned int UART2_CR2 __AT (0x40004C18);



// ------------------------------  Field Item: UART2_CR2_RXNEIE  ----------------------------------
// SVD Line: 9388

//  <item> SFDITEM_FIELD__UART2_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004C18) Enable Received Data Available Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR2 ) </loc>
//      <o.0..0> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART2_CR2_TDREIE  ----------------------------------
// SVD Line: 9393

//  <item> SFDITEM_FIELD__UART2_CR2_TDREIE
//    <name> TDREIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004C18) Enable Transmit Holding Register Empty Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR2 ) </loc>
//      <o.1..1> TDREIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART2_CR2_LSIE  -----------------------------------
// SVD Line: 9398

//  <item> SFDITEM_FIELD__UART2_CR2_LSIE
//    <name> LSIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004C18) Enable Receiver Line Status Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR2 ) </loc>
//      <o.2..2> LSIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART2_CR2_BUSYERRIE  --------------------------------
// SVD Line: 9403

//  <item> SFDITEM_FIELD__UART2_CR2_BUSYERRIE
//    <name> BUSYERRIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004C18) Enable Busyerr state interruption </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR2 ) </loc>
//      <o.3..3> BUSYERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART2_CR2_TXEIE  ----------------------------------
// SVD Line: 9408

//  <item> SFDITEM_FIELD__UART2_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004C18) Enable tx empty interruption </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR2 ) </loc>
//      <o.4..4> TXEIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART2_CR2  -----------------------------------
// SVD Line: 9384

//  <rtree> SFDITEM_REG__UART2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C18) CR2 </i>
//    <loc> ( (unsigned int)((UART2_CR2 >> 0) & 0xFFFFFFFF), ((UART2_CR2 = (UART2_CR2 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART2_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__UART2_CR2_TDREIE </item>
//    <item> SFDITEM_FIELD__UART2_CR2_LSIE </item>
//    <item> SFDITEM_FIELD__UART2_CR2_BUSYERRIE </item>
//    <item> SFDITEM_FIELD__UART2_CR2_TXEIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART2_CR3  --------------------------------
// SVD Line: 9415

unsigned int UART2_CR3 __AT (0x40004C1C);



// --------------------------------  Field Item: UART2_CR3_M_E  -----------------------------------
// SVD Line: 9419

//  <item> SFDITEM_FIELD__UART2_CR3_M_E
//    <name> M_E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004C1C) Extension for DLS </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR3 ) </loc>
//      <o.0..0> M_E
//    </check>
//  </item>
//  


// ----------------------------  Field Item: UART2_CR3_ADDR_MATCH  --------------------------------
// SVD Line: 9424

//  <item> SFDITEM_FIELD__UART2_CR3_ADDR_MATCH
//    <name> ADDR_MATCH </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004C1C) Address Match Mode </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR3 ) </loc>
//      <o.1..1> ADDR_MATCH
//    </check>
//  </item>
//  


// -----------------------------  Field Item: UART2_CR3_SEND_ADDR  --------------------------------
// SVD Line: 9429

//  <item> SFDITEM_FIELD__UART2_CR3_SEND_ADDR
//    <name> SEND_ADDR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004C1C) Send address control bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR3 ) </loc>
//      <o.2..2> SEND_ADDR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART2_CR3_TX_MODE  ---------------------------------
// SVD Line: 9434

//  <item> SFDITEM_FIELD__UART2_CR3_TX_MODE
//    <name> TX_MODE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004C1C) Transmit mode control bit </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR3 ) </loc>
//      <o.3..3> TX_MODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART2_CR3_DMAR  -----------------------------------
// SVD Line: 9439

//  <item> SFDITEM_FIELD__UART2_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004C1C) DMA receive enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR3 ) </loc>
//      <o.4..4> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART2_CR3_DMAT  -----------------------------------
// SVD Line: 9444

//  <item> SFDITEM_FIELD__UART2_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004C1C) DMA transmit enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR3 ) </loc>
//      <o.5..5> DMAT
//    </check>
//  </item>
//  


// ---------------------------  Field Item: UART2_CR3_DMA_SOFT_ACK  -------------------------------
// SVD Line: 9449

//  <item> SFDITEM_FIELD__UART2_CR3_DMA_SOFT_ACK
//    <name> DMA_SOFT_ACK </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004C1C) DMA software ack </i>
//    <check> 
//      <loc> ( (unsigned int) UART2_CR3 ) </loc>
//      <o.6..6> DMA_SOFT_ACK
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART2_CR3  -----------------------------------
// SVD Line: 9415

//  <rtree> SFDITEM_REG__UART2_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C1C) CR3 </i>
//    <loc> ( (unsigned int)((UART2_CR3 >> 0) & 0xFFFFFFFF), ((UART2_CR3 = (UART2_CR3 & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART2_CR3_M_E </item>
//    <item> SFDITEM_FIELD__UART2_CR3_ADDR_MATCH </item>
//    <item> SFDITEM_FIELD__UART2_CR3_SEND_ADDR </item>
//    <item> SFDITEM_FIELD__UART2_CR3_TX_MODE </item>
//    <item> SFDITEM_FIELD__UART2_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__UART2_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__UART2_CR3_DMA_SOFT_ACK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART2_RAR  --------------------------------
// SVD Line: 9456

unsigned int UART2_RAR __AT (0x40004C20);



// --------------------------------  Field Item: UART2_RAR_RAR  -----------------------------------
// SVD Line: 9460

//  <item> SFDITEM_FIELD__UART2_RAR_RAR
//    <name> RAR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004C20) Receive address matching register </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART2_RAR >> 0) & 0xFF), ((UART2_RAR = (UART2_RAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART2_RAR  -----------------------------------
// SVD Line: 9456

//  <rtree> SFDITEM_REG__UART2_RAR
//    <name> RAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C20) RAR </i>
//    <loc> ( (unsigned int)((UART2_RAR >> 0) & 0xFFFFFFFF), ((UART2_RAR = (UART2_RAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART2_RAR_RAR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART2_TAR  --------------------------------
// SVD Line: 9467

unsigned int UART2_TAR __AT (0x40004C24);



// --------------------------------  Field Item: UART2_TAR_TAR  -----------------------------------
// SVD Line: 9471

//  <item> SFDITEM_FIELD__UART2_TAR_TAR
//    <name> TAR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004C24) Transmit address matching register </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART2_TAR >> 0) & 0xFF), ((UART2_TAR = (UART2_TAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART2_TAR  -----------------------------------
// SVD Line: 9467

//  <rtree> SFDITEM_REG__UART2_TAR
//    <name> TAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C24) TAR </i>
//    <loc> ( (unsigned int)((UART2_TAR >> 0) & 0xFFFFFFFF), ((UART2_TAR = (UART2_TAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART2_TAR_TAR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART2_BRRF  -------------------------------
// SVD Line: 9478

unsigned int UART2_BRRF __AT (0x40004C28);



// -------------------------------  Field Item: UART2_BRRF_BRRF  ----------------------------------
// SVD Line: 9482

//  <item> SFDITEM_FIELD__UART2_BRRF_BRRF
//    <name> BRRF </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004C28) Baud rate fractional register </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART2_BRRF >> 0) & 0xF), ((UART2_BRRF = (UART2_BRRF & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: UART2_BRRF  -----------------------------------
// SVD Line: 9478

//  <rtree> SFDITEM_REG__UART2_BRRF
//    <name> BRRF </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C28) BRRF </i>
//    <loc> ( (unsigned int)((UART2_BRRF >> 0) & 0xFFFFFFFF), ((UART2_BRRF = (UART2_BRRF & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART2_BRRF_BRRF </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: UART2  -------------------------------------
// SVD Line: 9491

//  <view> UART2
//    <name> UART2 </name>
//    <item> SFDITEM_REG__UART2_DR </item>
//    <item> SFDITEM_REG__UART2_BRR </item>
//    <item> SFDITEM_REG__UART2_SR </item>
//    <item> SFDITEM_REG__UART2_CR1 </item>
//    <item> SFDITEM_REG__UART2_CR2 </item>
//    <item> SFDITEM_REG__UART2_CR3 </item>
//    <item> SFDITEM_REG__UART2_RAR </item>
//    <item> SFDITEM_REG__UART2_TAR </item>
//    <item> SFDITEM_REG__UART2_BRRF </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART1_SR  --------------------------------
// SVD Line: 9511

unsigned int USART1_SR __AT (0x40013800);



// --------------------------------  Field Item: USART1_SR_PE  ------------------------------------
// SVD Line: 9516

//  <item> SFDITEM_FIELD__USART1_SR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013800) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_FE  ------------------------------------
// SVD Line: 9522

//  <item> SFDITEM_FIELD__USART1_SR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40013800) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_NE  ------------------------------------
// SVD Line: 9528

//  <item> SFDITEM_FIELD__USART1_SR_NE
//    <name> NE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40013800) Noise error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.2..2> NE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_ORE  -----------------------------------
// SVD Line: 9534

//  <item> SFDITEM_FIELD__USART1_SR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40013800) overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_IDLE  -----------------------------------
// SVD Line: 9540

//  <item> SFDITEM_FIELD__USART1_SR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40013800) idle </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_RXNE  -----------------------------------
// SVD Line: 9546

//  <item> SFDITEM_FIELD__USART1_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013800) Read data register not empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_TC  ------------------------------------
// SVD Line: 9551

//  <item> SFDITEM_FIELD__USART1_SR_TC
//    <name> TC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013800) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_TXE  -----------------------------------
// SVD Line: 9556

//  <item> SFDITEM_FIELD__USART1_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40013800) Transmit data register empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_LBD  -----------------------------------
// SVD Line: 9562

//  <item> SFDITEM_FIELD__USART1_SR_LBD
//    <name> LBD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013800) LIN break detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.8..8> LBD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_CTS  -----------------------------------
// SVD Line: 9567

//  <item> SFDITEM_FIELD__USART1_SR_CTS
//    <name> CTS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013800) cts flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.9..9> CTS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_ABRF  -----------------------------------
// SVD Line: 9572

//  <item> SFDITEM_FIELD__USART1_SR_ABRF
//    <name> ABRF </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40013800) auto baud rate flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.10..10> ABRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_ABRE  -----------------------------------
// SVD Line: 9578

//  <item> SFDITEM_FIELD__USART1_SR_ABRE
//    <name> ABRE </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40013800) auto baud rateerror </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.11..11> ABRE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_ABRRQ  ----------------------------------
// SVD Line: 9584

//  <item> SFDITEM_FIELD__USART1_SR_ABRRQ
//    <name> ABRRQ </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40013800) auto baud rate req </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.12..12> ABRRQ
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_RTOF  -----------------------------------
// SVD Line: 9590

//  <item> SFDITEM_FIELD__USART1_SR_RTOF
//    <name> RTOF </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40013800) rto flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.19..19> RTOF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_TXPE  -----------------------------------
// SVD Line: 9595

//  <item> SFDITEM_FIELD__USART1_SR_TXPE
//    <name> TXPE </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40013800) TXPE </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.20..20> TXPE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_SR_RXBUSY  ----------------------------------
// SVD Line: 9599

//  <item> SFDITEM_FIELD__USART1_SR_RXBUSY
//    <name> RXBUSY </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x40013800) RXBUSY </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.21..21> RXBUSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_SR_TXLSEF  ----------------------------------
// SVD Line: 9604

//  <item> SFDITEM_FIELD__USART1_SR_TXLSEF
//    <name> TXLSEF </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x40013800) TXLSEF </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.31..31> TXLSEF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USART1_SR  -----------------------------------
// SVD Line: 9511

//  <rtree> SFDITEM_REG__USART1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013800) Status register </i>
//    <loc> ( (unsigned int)((USART1_SR >> 0) & 0xFFFFFFFF), ((USART1_SR = (USART1_SR & ~(0x180360UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x180360) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_SR_PE </item>
//    <item> SFDITEM_FIELD__USART1_SR_FE </item>
//    <item> SFDITEM_FIELD__USART1_SR_NE </item>
//    <item> SFDITEM_FIELD__USART1_SR_ORE </item>
//    <item> SFDITEM_FIELD__USART1_SR_IDLE </item>
//    <item> SFDITEM_FIELD__USART1_SR_RXNE </item>
//    <item> SFDITEM_FIELD__USART1_SR_TC </item>
//    <item> SFDITEM_FIELD__USART1_SR_TXE </item>
//    <item> SFDITEM_FIELD__USART1_SR_LBD </item>
//    <item> SFDITEM_FIELD__USART1_SR_CTS </item>
//    <item> SFDITEM_FIELD__USART1_SR_ABRF </item>
//    <item> SFDITEM_FIELD__USART1_SR_ABRE </item>
//    <item> SFDITEM_FIELD__USART1_SR_ABRRQ </item>
//    <item> SFDITEM_FIELD__USART1_SR_RTOF </item>
//    <item> SFDITEM_FIELD__USART1_SR_TXPE </item>
//    <item> SFDITEM_FIELD__USART1_SR_RXBUSY </item>
//    <item> SFDITEM_FIELD__USART1_SR_TXLSEF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_DR  --------------------------------
// SVD Line: 9611

unsigned int USART1_DR __AT (0x40013804);



// --------------------------------  Field Item: USART1_DR_DR  ------------------------------------
// SVD Line: 9616

//  <item> SFDITEM_FIELD__USART1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40013804) dr </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_DR >> 0) & 0x1FF), ((USART1_DR = (USART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: USART1_DR  -----------------------------------
// SVD Line: 9611

//  <rtree> SFDITEM_REG__USART1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013804) Data register </i>
//    <loc> ( (unsigned int)((USART1_DR >> 0) & 0xFFFFFFFF), ((USART1_DR = (USART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_BRR  -------------------------------
// SVD Line: 9623

unsigned int USART1_BRR __AT (0x40013808);



// ---------------------------  Field Item: USART1_BRR_DIV_FRACTION  ------------------------------
// SVD Line: 9628

//  <item> SFDITEM_FIELD__USART1_BRR_DIV_FRACTION
//    <name> DIV_FRACTION </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40013808) DIV_Fraction </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_BRR >> 0) & 0xF), ((USART1_BRR = (USART1_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USART1_BRR_DIV_MANTISSA  ------------------------------
// SVD Line: 9633

//  <item> SFDITEM_FIELD__USART1_BRR_DIV_MANTISSA
//    <name> DIV_MANTISSA </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40013808) DIV_Mantissa </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_BRR >> 4) & 0xFFF), ((USART1_BRR = (USART1_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_BRR  -----------------------------------
// SVD Line: 9623

//  <rtree> SFDITEM_REG__USART1_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013808) Baud rate register </i>
//    <loc> ( (unsigned int)((USART1_BRR >> 0) & 0xFFFFFFFF), ((USART1_BRR = (USART1_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_BRR_DIV_FRACTION </item>
//    <item> SFDITEM_FIELD__USART1_BRR_DIV_MANTISSA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR1  -------------------------------
// SVD Line: 9640

unsigned int USART1_CR1 __AT (0x4001380C);



// -------------------------------  Field Item: USART1_CR1_SBK  -----------------------------------
// SVD Line: 9645

//  <item> SFDITEM_FIELD__USART1_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001380C) Send break </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.0..0> SBK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_RWU  -----------------------------------
// SVD Line: 9650

//  <item> SFDITEM_FIELD__USART1_CR1_RWU
//    <name> RWU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001380C) Receiver wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.1..1> RWU
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_RE  -----------------------------------
// SVD Line: 9655

//  <item> SFDITEM_FIELD__USART1_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001380C) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_TE  -----------------------------------
// SVD Line: 9660

//  <item> SFDITEM_FIELD__USART1_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001380C) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_IDLEIE  ---------------------------------
// SVD Line: 9665

//  <item> SFDITEM_FIELD__USART1_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001380C) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_RXNEIE  ---------------------------------
// SVD Line: 9670

//  <item> SFDITEM_FIELD__USART1_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001380C) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_TCIE  ----------------------------------
// SVD Line: 9675

//  <item> SFDITEM_FIELD__USART1_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001380C) send complete int enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_TXEIE  ----------------------------------
// SVD Line: 9680

//  <item> SFDITEM_FIELD__USART1_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001380C) txe </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_PEIE  ----------------------------------
// SVD Line: 9685

//  <item> SFDITEM_FIELD__USART1_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001380C) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_PS  -----------------------------------
// SVD Line: 9690

//  <item> SFDITEM_FIELD__USART1_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001380C) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_PCE  -----------------------------------
// SVD Line: 9695

//  <item> SFDITEM_FIELD__USART1_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001380C) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_WAKE  ----------------------------------
// SVD Line: 9700

//  <item> SFDITEM_FIELD__USART1_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001380C) Wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_M  ------------------------------------
// SVD Line: 9705

//  <item> SFDITEM_FIELD__USART1_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001380C) word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_UE  -----------------------------------
// SVD Line: 9710

//  <item> SFDITEM_FIELD__USART1_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001380C) uesart enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.13..13> UE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CR1_MSBFIRST  --------------------------------
// SVD Line: 9715

//  <item> SFDITEM_FIELD__USART1_CR1_MSBFIRST
//    <name> MSBFIRST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001380C) msbfirst </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.15..15> MSBFIRST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_SWAP  ----------------------------------
// SVD Line: 9720

//  <item> SFDITEM_FIELD__USART1_CR1_SWAP
//    <name> SWAP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4001380C) swap </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.18..18> SWAP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CR1_DATAINV  ---------------------------------
// SVD Line: 9725

//  <item> SFDITEM_FIELD__USART1_CR1_DATAINV
//    <name> DATAINV </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4001380C) data inverse </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.27..27> DATAINV
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR1  -----------------------------------
// SVD Line: 9640

//  <rtree> SFDITEM_REG__USART1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001380C) Control register 1 </i>
//    <loc> ( (unsigned int)((USART1_CR1 >> 0) & 0xFFFFFFFF), ((USART1_CR1 = (USART1_CR1 & ~(0x804BFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x804BFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR1_SBK </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RWU </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_M </item>
//    <item> SFDITEM_FIELD__USART1_CR1_UE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_MSBFIRST </item>
//    <item> SFDITEM_FIELD__USART1_CR1_SWAP </item>
//    <item> SFDITEM_FIELD__USART1_CR1_DATAINV </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR2  -------------------------------
// SVD Line: 9732

unsigned int USART1_CR2 __AT (0x40013810);



// -------------------------------  Field Item: USART1_CR2_ADD  -----------------------------------
// SVD Line: 9737

//  <item> SFDITEM_FIELD__USART1_CR2_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40013810) mute addr </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 0) & 0xF), ((USART1_CR2 = (USART1_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_LBDL  ----------------------------------
// SVD Line: 9742

//  <item> SFDITEM_FIELD__USART1_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013810) LIN break detection length </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_LBDIE  ----------------------------------
// SVD Line: 9747

//  <item> SFDITEM_FIELD__USART1_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013810) lin break enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_LBCL  ----------------------------------
// SVD Line: 9752

//  <item> SFDITEM_FIELD__USART1_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013810) lbcl </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_CPHA  ----------------------------------
// SVD Line: 9757

//  <item> SFDITEM_FIELD__USART1_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013810) cpha </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_CPOL  ----------------------------------
// SVD Line: 9762

//  <item> SFDITEM_FIELD__USART1_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013810) cpol </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_CLKEN  ----------------------------------
// SVD Line: 9767

//  <item> SFDITEM_FIELD__USART1_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013810) clk en </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_STOP  ----------------------------------
// SVD Line: 9772

//  <item> SFDITEM_FIELD__USART1_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40013810) stop bit </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 12) & 0x3), ((USART1_CR2 = (USART1_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_LINEN  ----------------------------------
// SVD Line: 9777

//  <item> SFDITEM_FIELD__USART1_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013810) lin enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_RTOEN  ----------------------------------
// SVD Line: 9782

//  <item> SFDITEM_FIELD__USART1_CR2_RTOEN
//    <name> RTOEN </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40013810) Receiver timeout enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.25..25> RTOEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR2  -----------------------------------
// SVD Line: 9732

//  <rtree> SFDITEM_REG__USART1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013810) Control register 2 </i>
//    <loc> ( (unsigned int)((USART1_CR2 >> 0) & 0xFFFFFFFF), ((USART1_CR2 = (USART1_CR2 & ~(0x2007F6FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2007F6F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR2_ADD </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART1_CR2_STOP </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART1_CR2_RTOEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR3  -------------------------------
// SVD Line: 9789

unsigned int USART1_CR3 __AT (0x40013814);



// -------------------------------  Field Item: USART1_CR3_EIE  -----------------------------------
// SVD Line: 9794

//  <item> SFDITEM_FIELD__USART1_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013814) error int enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_HDSEL  ----------------------------------
// SVD Line: 9799

//  <item> SFDITEM_FIELD__USART1_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013814) hdsel </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DMAR  ----------------------------------
// SVD Line: 9804

//  <item> SFDITEM_FIELD__USART1_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013814) dma rx enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DMAT  ----------------------------------
// SVD Line: 9809

//  <item> SFDITEM_FIELD__USART1_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013814) dma tx enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_RTSE  ----------------------------------
// SVD Line: 9814

//  <item> SFDITEM_FIELD__USART1_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013814) rts enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_CTSE  ----------------------------------
// SVD Line: 9819

//  <item> SFDITEM_FIELD__USART1_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013814) cts enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_CTSIE  ----------------------------------
// SVD Line: 9824

//  <item> SFDITEM_FIELD__USART1_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013814) cts int enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_OVER8  ----------------------------------
// SVD Line: 9829

//  <item> SFDITEM_FIELD__USART1_CR3_OVER8
//    <name> OVER8 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013814) oversampling </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.11..11> OVER8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_ABREN  ----------------------------------
// SVD Line: 9834

//  <item> SFDITEM_FIELD__USART1_CR3_ABREN
//    <name> ABREN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013814) autobaud enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.12..12> ABREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_ABRMOD  ---------------------------------
// SVD Line: 9839

//  <item> SFDITEM_FIELD__USART1_CR3_ABRMOD
//    <name> ABRMOD </name>
//    <rw> 
//    <i> [Bits 14..13] RW (@ 0x40013814) auto baud mod </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR3 >> 13) & 0x3), ((USART1_CR3 = (USART1_CR3 & ~(0x3UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_RTOIE  ----------------------------------
// SVD Line: 9844

//  <item> SFDITEM_FIELD__USART1_CR3_RTOIE
//    <name> RTOIE </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40013814) rto int enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.29..29> RTOIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CR3_TXLSEIE  ---------------------------------
// SVD Line: 9849

//  <item> SFDITEM_FIELD__USART1_CR3_TXLSEIE
//    <name> TXLSEIE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40013814) tx register empty int enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.31..31> TXLSEIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR3  -----------------------------------
// SVD Line: 9789

//  <rtree> SFDITEM_REG__USART1_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013814) Control register 3 </i>
//    <loc> ( (unsigned int)((USART1_CR3 >> 0) & 0xFFFFFFFF), ((USART1_CR3 = (USART1_CR3 & ~(0xA0007FC9UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xA0007FC9) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR3_EIE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART1_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_OVER8 </item>
//    <item> SFDITEM_FIELD__USART1_CR3_ABREN </item>
//    <item> SFDITEM_FIELD__USART1_CR3_ABRMOD </item>
//    <item> SFDITEM_FIELD__USART1_CR3_RTOIE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_TXLSEIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART1_RTOR  -------------------------------
// SVD Line: 9856

unsigned int USART1_RTOR __AT (0x4001381C);



// -------------------------------  Field Item: USART1_RTOR_RTO  ----------------------------------
// SVD Line: 9860

//  <item> SFDITEM_FIELD__USART1_RTOR_RTO
//    <name> RTO </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0x4001381C) receive timeout </i>
//    <edit> 
//      <loc> ( (unsigned int)((USART1_RTOR >> 0) & 0xFFFFFF), ((USART1_RTOR = (USART1_RTOR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_RTOR  ----------------------------------
// SVD Line: 9856

//  <rtree> SFDITEM_REG__USART1_RTOR
//    <name> RTOR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001381C) RTOR </i>
//    <loc> ( (unsigned int)((USART1_RTOR >> 0) & 0xFFFFFFFF), ((USART1_RTOR = (USART1_RTOR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_RTOR_RTO </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART1  ------------------------------------
// SVD Line: 9495

//  <view> USART1
//    <name> USART1 </name>
//    <item> SFDITEM_REG__USART1_SR </item>
//    <item> SFDITEM_REG__USART1_DR </item>
//    <item> SFDITEM_REG__USART1_BRR </item>
//    <item> SFDITEM_REG__USART1_CR1 </item>
//    <item> SFDITEM_REG__USART1_CR2 </item>
//    <item> SFDITEM_REG__USART1_CR3 </item>
//    <item> SFDITEM_REG__USART1_RTOR </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART2_SR  --------------------------------
// SVD Line: 9511

unsigned int USART2_SR __AT (0x40004400);



// --------------------------------  Field Item: USART2_SR_PE  ------------------------------------
// SVD Line: 9516

//  <item> SFDITEM_FIELD__USART2_SR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40004400) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_FE  ------------------------------------
// SVD Line: 9522

//  <item> SFDITEM_FIELD__USART2_SR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40004400) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_NE  ------------------------------------
// SVD Line: 9528

//  <item> SFDITEM_FIELD__USART2_SR_NE
//    <name> NE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40004400) Noise error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.2..2> NE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_ORE  -----------------------------------
// SVD Line: 9534

//  <item> SFDITEM_FIELD__USART2_SR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40004400) overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_SR_IDLE  -----------------------------------
// SVD Line: 9540

//  <item> SFDITEM_FIELD__USART2_SR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40004400) idle </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_SR_RXNE  -----------------------------------
// SVD Line: 9546

//  <item> SFDITEM_FIELD__USART2_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004400) Read data register not empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_TC  ------------------------------------
// SVD Line: 9551

//  <item> SFDITEM_FIELD__USART2_SR_TC
//    <name> TC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004400) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_TXE  -----------------------------------
// SVD Line: 9556

//  <item> SFDITEM_FIELD__USART2_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40004400) Transmit data register empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_LBD  -----------------------------------
// SVD Line: 9562

//  <item> SFDITEM_FIELD__USART2_SR_LBD
//    <name> LBD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004400) LIN break detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.8..8> LBD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_CTS  -----------------------------------
// SVD Line: 9567

//  <item> SFDITEM_FIELD__USART2_SR_CTS
//    <name> CTS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004400) cts flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.9..9> CTS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_SR_ABRF  -----------------------------------
// SVD Line: 9572

//  <item> SFDITEM_FIELD__USART2_SR_ABRF
//    <name> ABRF </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40004400) auto baud rate flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.10..10> ABRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_SR_ABRE  -----------------------------------
// SVD Line: 9578

//  <item> SFDITEM_FIELD__USART2_SR_ABRE
//    <name> ABRE </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40004400) auto baud rateerror </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.11..11> ABRE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_SR_ABRRQ  ----------------------------------
// SVD Line: 9584

//  <item> SFDITEM_FIELD__USART2_SR_ABRRQ
//    <name> ABRRQ </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40004400) auto baud rate req </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.12..12> ABRRQ
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_SR_RTOF  -----------------------------------
// SVD Line: 9590

//  <item> SFDITEM_FIELD__USART2_SR_RTOF
//    <name> RTOF </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40004400) rto flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.19..19> RTOF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_SR_TXPE  -----------------------------------
// SVD Line: 9595

//  <item> SFDITEM_FIELD__USART2_SR_TXPE
//    <name> TXPE </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40004400) TXPE </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.20..20> TXPE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_SR_RXBUSY  ----------------------------------
// SVD Line: 9599

//  <item> SFDITEM_FIELD__USART2_SR_RXBUSY
//    <name> RXBUSY </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x40004400) RXBUSY </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.21..21> RXBUSY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_SR_TXLSEF  ----------------------------------
// SVD Line: 9604

//  <item> SFDITEM_FIELD__USART2_SR_TXLSEF
//    <name> TXLSEF </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x40004400) TXLSEF </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.31..31> TXLSEF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USART2_SR  -----------------------------------
// SVD Line: 9511

//  <rtree> SFDITEM_REG__USART2_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004400) Status register </i>
//    <loc> ( (unsigned int)((USART2_SR >> 0) & 0xFFFFFFFF), ((USART2_SR = (USART2_SR & ~(0x180360UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x180360) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_SR_PE </item>
//    <item> SFDITEM_FIELD__USART2_SR_FE </item>
//    <item> SFDITEM_FIELD__USART2_SR_NE </item>
//    <item> SFDITEM_FIELD__USART2_SR_ORE </item>
//    <item> SFDITEM_FIELD__USART2_SR_IDLE </item>
//    <item> SFDITEM_FIELD__USART2_SR_RXNE </item>
//    <item> SFDITEM_FIELD__USART2_SR_TC </item>
//    <item> SFDITEM_FIELD__USART2_SR_TXE </item>
//    <item> SFDITEM_FIELD__USART2_SR_LBD </item>
//    <item> SFDITEM_FIELD__USART2_SR_CTS </item>
//    <item> SFDITEM_FIELD__USART2_SR_ABRF </item>
//    <item> SFDITEM_FIELD__USART2_SR_ABRE </item>
//    <item> SFDITEM_FIELD__USART2_SR_ABRRQ </item>
//    <item> SFDITEM_FIELD__USART2_SR_RTOF </item>
//    <item> SFDITEM_FIELD__USART2_SR_TXPE </item>
//    <item> SFDITEM_FIELD__USART2_SR_RXBUSY </item>
//    <item> SFDITEM_FIELD__USART2_SR_TXLSEF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_DR  --------------------------------
// SVD Line: 9611

unsigned int USART2_DR __AT (0x40004404);



// --------------------------------  Field Item: USART2_DR_DR  ------------------------------------
// SVD Line: 9616

//  <item> SFDITEM_FIELD__USART2_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004404) dr </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_DR >> 0) & 0x1FF), ((USART2_DR = (USART2_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: USART2_DR  -----------------------------------
// SVD Line: 9611

//  <rtree> SFDITEM_REG__USART2_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004404) Data register </i>
//    <loc> ( (unsigned int)((USART2_DR >> 0) & 0xFFFFFFFF), ((USART2_DR = (USART2_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_BRR  -------------------------------
// SVD Line: 9623

unsigned int USART2_BRR __AT (0x40004408);



// ---------------------------  Field Item: USART2_BRR_DIV_FRACTION  ------------------------------
// SVD Line: 9628

//  <item> SFDITEM_FIELD__USART2_BRR_DIV_FRACTION
//    <name> DIV_FRACTION </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004408) DIV_Fraction </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_BRR >> 0) & 0xF), ((USART2_BRR = (USART2_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USART2_BRR_DIV_MANTISSA  ------------------------------
// SVD Line: 9633

//  <item> SFDITEM_FIELD__USART2_BRR_DIV_MANTISSA
//    <name> DIV_MANTISSA </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40004408) DIV_Mantissa </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_BRR >> 4) & 0xFFF), ((USART2_BRR = (USART2_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_BRR  -----------------------------------
// SVD Line: 9623

//  <rtree> SFDITEM_REG__USART2_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004408) Baud rate register </i>
//    <loc> ( (unsigned int)((USART2_BRR >> 0) & 0xFFFFFFFF), ((USART2_BRR = (USART2_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_BRR_DIV_FRACTION </item>
//    <item> SFDITEM_FIELD__USART2_BRR_DIV_MANTISSA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR1  -------------------------------
// SVD Line: 9640

unsigned int USART2_CR1 __AT (0x4000440C);



// -------------------------------  Field Item: USART2_CR1_SBK  -----------------------------------
// SVD Line: 9645

//  <item> SFDITEM_FIELD__USART2_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000440C) Send break </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.0..0> SBK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_RWU  -----------------------------------
// SVD Line: 9650

//  <item> SFDITEM_FIELD__USART2_CR1_RWU
//    <name> RWU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000440C) Receiver wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.1..1> RWU
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_RE  -----------------------------------
// SVD Line: 9655

//  <item> SFDITEM_FIELD__USART2_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000440C) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_TE  -----------------------------------
// SVD Line: 9660

//  <item> SFDITEM_FIELD__USART2_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000440C) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_IDLEIE  ---------------------------------
// SVD Line: 9665

//  <item> SFDITEM_FIELD__USART2_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000440C) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_RXNEIE  ---------------------------------
// SVD Line: 9670

//  <item> SFDITEM_FIELD__USART2_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000440C) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_TCIE  ----------------------------------
// SVD Line: 9675

//  <item> SFDITEM_FIELD__USART2_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000440C) send complete int enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_TXEIE  ----------------------------------
// SVD Line: 9680

//  <item> SFDITEM_FIELD__USART2_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000440C) txe </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_PEIE  ----------------------------------
// SVD Line: 9685

//  <item> SFDITEM_FIELD__USART2_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000440C) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_PS  -----------------------------------
// SVD Line: 9690

//  <item> SFDITEM_FIELD__USART2_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000440C) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_PCE  -----------------------------------
// SVD Line: 9695

//  <item> SFDITEM_FIELD__USART2_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000440C) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_WAKE  ----------------------------------
// SVD Line: 9700

//  <item> SFDITEM_FIELD__USART2_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000440C) Wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_M  ------------------------------------
// SVD Line: 9705

//  <item> SFDITEM_FIELD__USART2_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000440C) word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_UE  -----------------------------------
// SVD Line: 9710

//  <item> SFDITEM_FIELD__USART2_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000440C) uesart enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.13..13> UE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CR1_MSBFIRST  --------------------------------
// SVD Line: 9715

//  <item> SFDITEM_FIELD__USART2_CR1_MSBFIRST
//    <name> MSBFIRST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000440C) msbfirst </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.15..15> MSBFIRST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_SWAP  ----------------------------------
// SVD Line: 9720

//  <item> SFDITEM_FIELD__USART2_CR1_SWAP
//    <name> SWAP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4000440C) swap </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.18..18> SWAP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CR1_DATAINV  ---------------------------------
// SVD Line: 9725

//  <item> SFDITEM_FIELD__USART2_CR1_DATAINV
//    <name> DATAINV </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4000440C) data inverse </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.27..27> DATAINV
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR1  -----------------------------------
// SVD Line: 9640

//  <rtree> SFDITEM_REG__USART2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000440C) Control register 1 </i>
//    <loc> ( (unsigned int)((USART2_CR1 >> 0) & 0xFFFFFFFF), ((USART2_CR1 = (USART2_CR1 & ~(0x804BFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x804BFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR1_SBK </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RWU </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_M </item>
//    <item> SFDITEM_FIELD__USART2_CR1_UE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_MSBFIRST </item>
//    <item> SFDITEM_FIELD__USART2_CR1_SWAP </item>
//    <item> SFDITEM_FIELD__USART2_CR1_DATAINV </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR2  -------------------------------
// SVD Line: 9732

unsigned int USART2_CR2 __AT (0x40004410);



// -------------------------------  Field Item: USART2_CR2_ADD  -----------------------------------
// SVD Line: 9737

//  <item> SFDITEM_FIELD__USART2_CR2_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004410) mute addr </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR2 >> 0) & 0xF), ((USART2_CR2 = (USART2_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_LBDL  ----------------------------------
// SVD Line: 9742

//  <item> SFDITEM_FIELD__USART2_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004410) LIN break detection length </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_LBDIE  ----------------------------------
// SVD Line: 9747

//  <item> SFDITEM_FIELD__USART2_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004410) lin break enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_LBCL  ----------------------------------
// SVD Line: 9752

//  <item> SFDITEM_FIELD__USART2_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004410) lbcl </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_CPHA  ----------------------------------
// SVD Line: 9757

//  <item> SFDITEM_FIELD__USART2_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004410) cpha </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_CPOL  ----------------------------------
// SVD Line: 9762

//  <item> SFDITEM_FIELD__USART2_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004410) cpol </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_CLKEN  ----------------------------------
// SVD Line: 9767

//  <item> SFDITEM_FIELD__USART2_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004410) clk en </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_STOP  ----------------------------------
// SVD Line: 9772

//  <item> SFDITEM_FIELD__USART2_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40004410) stop bit </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR2 >> 12) & 0x3), ((USART2_CR2 = (USART2_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_LINEN  ----------------------------------
// SVD Line: 9777

//  <item> SFDITEM_FIELD__USART2_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004410) lin enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_RTOEN  ----------------------------------
// SVD Line: 9782

//  <item> SFDITEM_FIELD__USART2_CR2_RTOEN
//    <name> RTOEN </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40004410) Receiver timeout enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.25..25> RTOEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR2  -----------------------------------
// SVD Line: 9732

//  <rtree> SFDITEM_REG__USART2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004410) Control register 2 </i>
//    <loc> ( (unsigned int)((USART2_CR2 >> 0) & 0xFFFFFFFF), ((USART2_CR2 = (USART2_CR2 & ~(0x2007F6FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2007F6F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR2_ADD </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART2_CR2_STOP </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART2_CR2_RTOEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR3  -------------------------------
// SVD Line: 9789

unsigned int USART2_CR3 __AT (0x40004414);



// -------------------------------  Field Item: USART2_CR3_EIE  -----------------------------------
// SVD Line: 9794

//  <item> SFDITEM_FIELD__USART2_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004414) error int enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_HDSEL  ----------------------------------
// SVD Line: 9799

//  <item> SFDITEM_FIELD__USART2_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004414) hdsel </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DMAR  ----------------------------------
// SVD Line: 9804

//  <item> SFDITEM_FIELD__USART2_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004414) dma rx enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DMAT  ----------------------------------
// SVD Line: 9809

//  <item> SFDITEM_FIELD__USART2_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004414) dma tx enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_RTSE  ----------------------------------
// SVD Line: 9814

//  <item> SFDITEM_FIELD__USART2_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004414) rts enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_CTSE  ----------------------------------
// SVD Line: 9819

//  <item> SFDITEM_FIELD__USART2_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004414) cts enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_CTSIE  ----------------------------------
// SVD Line: 9824

//  <item> SFDITEM_FIELD__USART2_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004414) cts int enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_OVER8  ----------------------------------
// SVD Line: 9829

//  <item> SFDITEM_FIELD__USART2_CR3_OVER8
//    <name> OVER8 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004414) oversampling </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.11..11> OVER8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_ABREN  ----------------------------------
// SVD Line: 9834

//  <item> SFDITEM_FIELD__USART2_CR3_ABREN
//    <name> ABREN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004414) autobaud enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.12..12> ABREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_ABRMOD  ---------------------------------
// SVD Line: 9839

//  <item> SFDITEM_FIELD__USART2_CR3_ABRMOD
//    <name> ABRMOD </name>
//    <rw> 
//    <i> [Bits 14..13] RW (@ 0x40004414) auto baud mod </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR3 >> 13) & 0x3), ((USART2_CR3 = (USART2_CR3 & ~(0x3UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_RTOIE  ----------------------------------
// SVD Line: 9844

//  <item> SFDITEM_FIELD__USART2_CR3_RTOIE
//    <name> RTOIE </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40004414) rto int enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.29..29> RTOIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CR3_TXLSEIE  ---------------------------------
// SVD Line: 9849

//  <item> SFDITEM_FIELD__USART2_CR3_TXLSEIE
//    <name> TXLSEIE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40004414) tx register empty int enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.31..31> TXLSEIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR3  -----------------------------------
// SVD Line: 9789

//  <rtree> SFDITEM_REG__USART2_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004414) Control register 3 </i>
//    <loc> ( (unsigned int)((USART2_CR3 >> 0) & 0xFFFFFFFF), ((USART2_CR3 = (USART2_CR3 & ~(0xA0007FC9UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xA0007FC9) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR3_EIE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART2_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_OVER8 </item>
//    <item> SFDITEM_FIELD__USART2_CR3_ABREN </item>
//    <item> SFDITEM_FIELD__USART2_CR3_ABRMOD </item>
//    <item> SFDITEM_FIELD__USART2_CR3_RTOIE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_TXLSEIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART2_RTOR  -------------------------------
// SVD Line: 9856

unsigned int USART2_RTOR __AT (0x4000441C);



// -------------------------------  Field Item: USART2_RTOR_RTO  ----------------------------------
// SVD Line: 9860

//  <item> SFDITEM_FIELD__USART2_RTOR_RTO
//    <name> RTO </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0x4000441C) receive timeout </i>
//    <edit> 
//      <loc> ( (unsigned int)((USART2_RTOR >> 0) & 0xFFFFFF), ((USART2_RTOR = (USART2_RTOR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_RTOR  ----------------------------------
// SVD Line: 9856

//  <rtree> SFDITEM_REG__USART2_RTOR
//    <name> RTOR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000441C) RTOR </i>
//    <loc> ( (unsigned int)((USART2_RTOR >> 0) & 0xFFFFFFFF), ((USART2_RTOR = (USART2_RTOR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_RTOR_RTO </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART2  ------------------------------------
// SVD Line: 9869

//  <view> USART2
//    <name> USART2 </name>
//    <item> SFDITEM_REG__USART2_SR </item>
//    <item> SFDITEM_REG__USART2_DR </item>
//    <item> SFDITEM_REG__USART2_BRR </item>
//    <item> SFDITEM_REG__USART2_CR1 </item>
//    <item> SFDITEM_REG__USART2_CR2 </item>
//    <item> SFDITEM_REG__USART2_CR3 </item>
//    <item> SFDITEM_REG__USART2_RTOR </item>
//  </view>
//  


// -----------------------------  Register Item Address: WWDG_CR  ---------------------------------
// SVD Line: 9893

unsigned int WWDG_CR __AT (0x40002C00);



// ----------------------------------  Field Item: WWDG_CR_T  -------------------------------------
// SVD Line: 9898

//  <item> SFDITEM_FIELD__WWDG_CR_T
//    <name> T </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40002C00) wwdg counter bit </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CR >> 0) & 0x7F), ((WWDG_CR = (WWDG_CR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: WWDG_CR_WDGA  ------------------------------------
// SVD Line: 9903

//  <item> SFDITEM_FIELD__WWDG_CR_WDGA
//    <name> WDGA </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002C00) WWDG Activation </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_CR ) </loc>
//      <o.7..7> WDGA
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: WWDG_CR  ------------------------------------
// SVD Line: 9893

//  <rtree> SFDITEM_REG__WWDG_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C00) Control register (WWDG_CR) </i>
//    <loc> ( (unsigned int)((WWDG_CR >> 0) & 0xFFFFFFFF), ((WWDG_CR = (WWDG_CR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_CR_T </item>
//    <item> SFDITEM_FIELD__WWDG_CR_WDGA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: WWDG_CFR  --------------------------------
// SVD Line: 9910

unsigned int WWDG_CFR __AT (0x40002C04);



// ---------------------------------  Field Item: WWDG_CFR_W  -------------------------------------
// SVD Line: 9915

//  <item> SFDITEM_FIELD__WWDG_CFR_W
//    <name> W </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40002C04) window value bit </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CFR >> 0) & 0x7F), ((WWDG_CFR = (WWDG_CFR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: WWDG_CFR_WDGTB  -----------------------------------
// SVD Line: 9920

//  <item> SFDITEM_FIELD__WWDG_CFR_WDGTB
//    <name> WDGTB </name>
//    <rw> 
//    <i> [Bits 8..7] RW (@ 0x40002C04) time base bit </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CFR >> 7) & 0x3), ((WWDG_CFR = (WWDG_CFR & ~(0x3UL << 7 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 7 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: WWDG_CFR_EWI  ------------------------------------
// SVD Line: 9925

//  <item> SFDITEM_FIELD__WWDG_CFR_EWI
//    <name> EWI </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002C04) Early wakeup interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_CFR ) </loc>
//      <o.9..9> EWI
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: WWDG_CFR  ------------------------------------
// SVD Line: 9910

//  <rtree> SFDITEM_REG__WWDG_CFR
//    <name> CFR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C04) Configuration register(WWDG_CFR) </i>
//    <loc> ( (unsigned int)((WWDG_CFR >> 0) & 0xFFFFFFFF), ((WWDG_CFR = (WWDG_CFR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_CFR_W </item>
//    <item> SFDITEM_FIELD__WWDG_CFR_WDGTB </item>
//    <item> SFDITEM_FIELD__WWDG_CFR_EWI </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: WWDG_SR  ---------------------------------
// SVD Line: 9932

unsigned short WWDG_SR __AT (0x40002C08);



// --------------------------------  Field Item: WWDG_SR_EWIF  ------------------------------------
// SVD Line: 9938

//  <item> SFDITEM_FIELD__WWDG_SR_EWIF
//    <name> EWIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002C08) Early wakeup interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned short) WWDG_SR ) </loc>
//      <o.0..0> EWIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: WWDG_SR  ------------------------------------
// SVD Line: 9932

//  <rtree> SFDITEM_REG__WWDG_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002C08) Status register (WWDG_SR) </i>
//    <loc> ( (unsigned short)((WWDG_SR >> 0) & 0xFFFF), ((WWDG_SR = (WWDG_SR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_SR_EWIF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: WWDG  -------------------------------------
// SVD Line: 9878

//  <view> WWDG
//    <name> WWDG </name>
//    <item> SFDITEM_REG__WWDG_CR </item>
//    <item> SFDITEM_REG__WWDG_CFR </item>
//    <item> SFDITEM_REG__WWDG_SR </item>
//  </view>
//  


// -----------------------------   IRQ Num definition: PY32F032xx  --------------------------------
// SVD Line: 2



// ------------------------------------------------------------------------------------------------
// -----                              Interrupt Number Definition                             -----
// ------------------------------------------------------------------------------------------------



// ------------------------  ARM Cortex-M0+ Specific Interrupt Numbers  ---------------------------

//  <qitem> Reset_IRQ
//    <name> Reset </name>
//    <i> Reset Vector, invoked on Power up and warm reset </i>
//    <loc> 1 </loc>
//  </qitem>
//  
//  <qitem> NonMaskableInt_IRQ
//    <name> NonMaskableInt </name>
//    <i> Non maskable Interrupt, cannot be stopped or preempted </i>
//    <loc> 2 </loc>
//  </qitem>
//  
//  <qitem> HardFault_IRQ
//    <name> HardFault </name>
//    <i> Hard Fault, all classes of Fault </i>
//    <loc> 3 </loc>
//  </qitem>
//  
//  <qitem> SVCall_IRQ
//    <name> SVCall </name>
//    <i> System Service Call via SVC instruction </i>
//    <loc> 11 </loc>
//  </qitem>
//  
//  <qitem> PendSV_IRQ
//    <name> PendSV </name>
//    <i> Pendable request for system service </i>
//    <loc> 14 </loc>
//  </qitem>
//  
//  <qitem> SysTick_IRQ
//    <name> SysTick </name>
//    <i> System Tick Timer </i>
//    <loc> 15 </loc>
//  </qitem>
//  


// --------------------------  PY32F032xx Specific Interrupt Numbers  -----------------------------

//  <qitem> WWDG_IRQ
//    <name> WWDG </name>
//    <i> Window WatchDog Interrupt </i>
//    <loc> 16 </loc>
//  </qitem>
//  
//  <qitem> PVD_IRQ
//    <name> PVD </name>
//    <i> PVD Interrupt through EXTI Lines 16 </i>
//    <loc> 17 </loc>
//  </qitem>
//  
//  <qitem> RTC_IRQ
//    <name> RTC </name>
//    <i> RTC Interrupt through EXTI Lines 19 </i>
//    <loc> 18 </loc>
//  </qitem>
//  
//  <qitem> FLASH_IRQ
//    <name> FLASH </name>
//    <i> FLASH global Interrupt </i>
//    <loc> 19 </loc>
//  </qitem>
//  
//  <qitem> RCC_IRQ
//    <name> RCC </name>
//    <i> RCC global Interrupt </i>
//    <loc> 20 </loc>
//  </qitem>
//  
//  <qitem> EXTI0_1_IRQ
//    <name> EXTI0_1 </name>
//    <i> EXTI Line 0 and 1 Interrupt </i>
//    <loc> 21 </loc>
//  </qitem>
//  
//  <qitem> EXTI2_3_IRQ
//    <name> EXTI2_3 </name>
//    <i> EXTI Line 2 and 3 Interrupt </i>
//    <loc> 22 </loc>
//  </qitem>
//  
//  <qitem> EXTI4_15_IRQ
//    <name> EXTI4_15 </name>
//    <i> EXTI Line 4 to 15 Interrupt </i>
//    <loc> 23 </loc>
//  </qitem>
//  
//  <qitem> DMA_Channel1_IRQ
//    <name> DMA_Channel1 </name>
//    <i> DMA Channel 1 Interrupt </i>
//    <loc> 25 </loc>
//  </qitem>
//  
//  <qitem> DMA_Channel2_3_IRQ
//    <name> DMA_Channel2_3 </name>
//    <i> DMA Channel 2 and Channel 3 Interrupt </i>
//    <loc> 26 </loc>
//  </qitem>
//  
//  <qitem> ADC_COMP_IRQ
//    <name> ADC_COMP </name>
//    <i> ADC and COMP Interrupt through EXTI Lines 17 and 18 </i>
//    <loc> 28 </loc>
//  </qitem>
//  
//  <qitem> TIM1_BRK_UP_TRG_COM_IRQ
//    <name> TIM1_BRK_UP_TRG_COM </name>
//    <i> TIM1 Break, Update, Trigger and Commutation Interrupt </i>
//    <loc> 29 </loc>
//  </qitem>
//  
//  <qitem> TIM1_CC_IRQ
//    <name> TIM1_CC </name>
//    <i> TIM1 Capture Compare Interrupt </i>
//    <loc> 30 </loc>
//  </qitem>
//  
//  <qitem> LPTIM_IRQ
//    <name> LPTIM </name>
//    <i> LPTIM global Interrupt </i>
//    <loc> 33 </loc>
//  </qitem>
//  
//  <qitem> TIM14_IRQ
//    <name> TIM14 </name>
//    <i> TIM14 global Interrupt </i>
//    <loc> 35 </loc>
//  </qitem>
//  
//  <qitem> TIM16_IRQ
//    <name> TIM16 </name>
//    <i> TIM16 global Interrupt </i>
//    <loc> 37 </loc>
//  </qitem>
//  
//  <qitem> TIM17_IRQ
//    <name> TIM17 </name>
//    <i> TIM17 global Interrupt </i>
//    <loc> 38 </loc>
//  </qitem>
//  
//  <qitem> I2C1_IRQ
//    <name> I2C1 </name>
//    <i> I2C1 global Interrupt </i>
//    <loc> 39 </loc>
//  </qitem>
//  
//  <qitem> SPI1_IRQ
//    <name> SPI1 </name>
//    <i> SPI1 global Interrupt </i>
//    <loc> 41 </loc>
//  </qitem>
//  
//  <qitem> SPI2_IRQ
//    <name> SPI2 </name>
//    <i> SPI2 global Interrupt </i>
//    <loc> 42 </loc>
//  </qitem>
//  
//  <qitem> USART1_IRQ
//    <name> USART1 </name>
//    <i> USART1 global Interrupt </i>
//    <loc> 43 </loc>
//  </qitem>
//  
//  <qitem> USART2_IRQ
//    <name> USART2 </name>
//    <i> USART2 global Interrupt </i>
//    <loc> 44 </loc>
//  </qitem>
//  
//  <irqtable> PY32F032xx_IRQTable
//    <name> PY32F032xx Interrupt Table </name>
//    <nvicPrioBits> 4 </nvicPrioBits>
//    <qitem> Reset_IRQ </qitem>
//    <qitem> NonMaskableInt_IRQ </qitem>
//    <qitem> HardFault_IRQ </qitem>
//    <qitem> SVCall_IRQ </qitem>
//    <qitem> PendSV_IRQ </qitem>
//    <qitem> SysTick_IRQ </qitem>
//    <qitem> WWDG_IRQ </qitem>
//    <qitem> PVD_IRQ </qitem>
//    <qitem> RTC_IRQ </qitem>
//    <qitem> FLASH_IRQ </qitem>
//    <qitem> RCC_IRQ </qitem>
//    <qitem> EXTI0_1_IRQ </qitem>
//    <qitem> EXTI2_3_IRQ </qitem>
//    <qitem> EXTI4_15_IRQ </qitem>
//    <qitem> DMA_Channel1_IRQ </qitem>
//    <qitem> DMA_Channel2_3_IRQ </qitem>
//    <qitem> ADC_COMP_IRQ </qitem>
//    <qitem> TIM1_BRK_UP_TRG_COM_IRQ </qitem>
//    <qitem> TIM1_CC_IRQ </qitem>
//    <qitem> LPTIM_IRQ </qitem>
//    <qitem> TIM14_IRQ </qitem>
//    <qitem> TIM16_IRQ </qitem>
//    <qitem> TIM17_IRQ </qitem>
//    <qitem> I2C1_IRQ </qitem>
//    <qitem> SPI1_IRQ </qitem>
//    <qitem> SPI2_IRQ </qitem>
//    <qitem> USART1_IRQ </qitem>
//    <qitem> USART2_IRQ </qitem>
//  </irqtable>


// ------------------------------------   Menu: PY32F032xx  ---------------------------------------
// SVD Line: 2



// ------------------------------  Peripheral Menu: 'PY32F032xx'  ---------------------------------



// ------------------------------------------------------------------------------------------------
// -----                                       Main Menu                                      -----
// ------------------------------------------------------------------------------------------------

//  <b> ADC
//    <m> ADC </m>
//  </b>
//  
//  <b> COMP
//    <m> COMP </m>
//  </b>
//  
//  <b> CRC
//    <m> CRC </m>
//  </b>
//  
//  <b> DBGMCU
//    <m> DBGMCU </m>
//  </b>
//  
//  <b> DMA
//    <m> DMA </m>
//  </b>
//  
//  <b> EXTI
//    <m> EXTI </m>
//  </b>
//  
//  <b> FLASH
//    <m> FLASH </m>
//  </b>
//  
//  <b> GPIO
//    <m> GPIOA </m>
//    <m> GPIOB </m>
//    <m> GPIOF </m>
//  </b>
//  
//  <b> I2C
//    <m> I2C1 </m>
//  </b>
//  
//  <b> IWDG
//    <m> IWDG </m>
//  </b>
//  
//  <b> LPTIM
//    <m> LPTIM </m>
//  </b>
//  
//  <b> LPUART
//    <m> LPUART </m>
//  </b>
//  
//  <b> OPA
//    <m> OPA </m>
//  </b>
//  
//  <b> PWR
//    <m> PWR </m>
//  </b>
//  
//  <b> RCC
//    <m> RCC </m>
//  </b>
//  
//  <b> RTC
//    <m> RTC </m>
//  </b>
//  
//  <b> SPI
//    <m> SPI1 </m>
//    <m> SPI2 </m>
//  </b>
//  
//  <b> SYSCFG
//    <m> SYSCFG </m>
//  </b>
//  
//  <b> TIM
//    <m> TIM1 </m>
//    <m> TIM3 </m>
//    <m> TIM14 </m>
//    <m> TIM16 </m>
//    <m> TIM17 </m>
//  </b>
//  
//  <b> UART
//    <m> UART1 </m>
//    <m> UART2 </m>
//  </b>
//  
//  <b> USART
//    <m> USART1 </m>
//    <m> USART2 </m>
//  </b>
//  
//  <b> WWDG
//    <m> WWDG </m>
//  </b>
//  
