---
title: "02 SV概述"
date: 2022-10-25T20:51:34+08:00
draft: false
weight: 2
---

## **SystemVerilog**发展历史

- 既包含了用来实现可综合设计的设计语言特性，也包含了用来对大型设计做验证的验证语言特性
- **HDVL**：Hardware Description and Verification Language

- **SV**语言对于**Verilog**语言是完全向后兼容的

## 数据类型

### Verilog的数据类型

 ![image-20221025213336119](https://nas.znmlr.cn:15900/markdown/2022/10/image-20221025213336119.png)

### Verilog线网类型

 ![image-20221025214217106](https://nas.znmlr.cn:15900/markdown/2022/10/image-20221025214217106.png)

### Verilog变量类型

 ![image-20221025214608625](https://nas.znmlr.cn:15900/markdown/2022/10/image-20221025214608625.png)

### SystemVerilog新添加的数据类型

 ![image-20221025214858690](https://nas.znmlr.cn:15900/markdown/2022/10/image-20221025214858690.png)

### 连续赋值与logic

 ![image-20221025215906365](https://nas.znmlr.cn:15900/markdown/2022/10/image-20221025215906365.png)

 ![image-20221025215924609](https://nas.znmlr.cn:15900/markdown/2022/10/image-20221025215924609.png)

### 四值逻辑数据类型

 ![image-20221025221241622](https://nas.znmlr.cn:15900/markdown/2022/10/image-20221025221241622.png)

### 二值逻辑数据类型

 ![image-20221025221752377](https://nas.znmlr.cn:15900/markdown/2022/10/image-20221025221752377.png)

### 有符号类型和无符号类型

 ![image-20221025223140126](https://nas.znmlr.cn:15900/markdown/2022/10/image-20221025223140126.png)

### 内建数据类型

 ![image-20221025223502337](https://nas.znmlr.cn:15900/markdown/2022/10/image-20221025223502337.png)

### 仿真行为

 ![image-20221025223947956](https://nas.znmlr.cn:15900/markdown/2022/10/image-20221025223947956.png)

 ![image-20221025224001955](https://nas.znmlr.cn:15900/markdown/2022/10/image-20221025224001955.png)

### 其他类型

 ![image-20221025224115381](https://nas.znmlr.cn:15900/markdown/2022/10/image-20221025224115381.png)
