# HorizonVHDL  

HorizonVHDL est un projet de 2ᵉ année de cycle ingénieur à Polytech Dijon.  
L'objectif est, à partir de la carte **Nexys 4 DDR**, de recréer un horizon artificiel.  

## Requis  

- **Vivado 2022.2** (conseillé pour exécuter le projet)  

## Structure du projet  

- **[Code Source](https://github.com/ThomyG07/HorizonVHDL/tree/main/CodeSource)** : regroupe les modules liés à l'affichage, la gestion de l'accélérateur et de la sortie audio.  
- **[VGA](https://github.com/ThomyG07/HorizonVHDL/tree/main/VGA)** : contient le projet Vivado qui intègre le module permettant de faire l'interface avec la sortie VGA.  

## Contacts  

- thomas_giroud01@etu.u-bourgogne.fr  
- gabin_blanchet@etu.u-bourgogne.fr  
