TimeQuest Timing Analyzer report for FPGA_EP2C
Sat Aug 29 15:21:07 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_in'
 13. Slow 1200mV 85C Model Hold: 'clk_in'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk_in'
 27. Slow 1200mV 0C Model Hold: 'clk_in'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk_in'
 40. Fast 1200mV 0C Model Hold: 'clk_in'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; FPGA_EP2C                                                          ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE6E22C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk_in     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 299.94 MHz ; 250.0 MHz       ; clk_in     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; clk_in ; -2.334 ; -34.333           ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk_in ; 0.454 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; clk_in ; -3.000 ; -28.279                         ;
+--------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                                                                                  ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.334 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.255      ;
; -2.270 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.190      ;
; -2.270 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.190      ;
; -2.250 ; SPI_OUT:inst2|data_in_save[1]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.170      ;
; -2.250 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.171      ;
; -2.229 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.149      ;
; -2.204 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 3.126      ;
; -2.168 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.088      ;
; -2.150 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.070      ;
; -2.148 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.069      ;
; -2.148 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.069      ;
; -2.139 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.060      ;
; -2.139 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.060      ;
; -2.118 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 3.040      ;
; -2.117 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.037      ;
; -2.117 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.037      ;
; -2.105 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.026      ;
; -2.054 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.975      ;
; -2.054 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.975      ;
; -2.042 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.963      ;
; -2.040 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.960      ;
; -2.032 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.952      ;
; -2.019 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.940      ;
; -2.017 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.938      ;
; -2.017 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.938      ;
; -2.017 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.938      ;
; -2.017 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.938      ;
; -2.017 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.938      ;
; -2.017 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.938      ;
; -2.017 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.938      ;
; -2.017 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.938      ;
; -2.005 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.926      ;
; -2.005 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.925      ;
; -2.005 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.925      ;
; -1.997 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.918      ;
; -1.962 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.883      ;
; -1.941 ; SPI_OUT:inst2|data_in_save[2]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.861      ;
; -1.937 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.858      ;
; -1.937 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.858      ;
; -1.934 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.855      ;
; -1.931 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.852      ;
; -1.931 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.852      ;
; -1.931 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.852      ;
; -1.931 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.852      ;
; -1.931 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.852      ;
; -1.931 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.852      ;
; -1.931 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.852      ;
; -1.931 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.852      ;
; -1.921 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.842      ;
; -1.916 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.838      ;
; -1.912 ; SPI_OUT:inst2|data_in_save[5]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.832      ;
; -1.894 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.815      ;
; -1.894 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.815      ;
; -1.886 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.808      ;
; -1.886 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.808      ;
; -1.886 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.808      ;
; -1.886 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.808      ;
; -1.886 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.808      ;
; -1.886 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.808      ;
; -1.886 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.808      ;
; -1.886 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.808      ;
; -1.848 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.770      ;
; -1.834 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.754      ;
; -1.831 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.753      ;
; -1.827 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.749      ;
; -1.827 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.749      ;
; -1.827 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.749      ;
; -1.827 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.749      ;
; -1.827 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.749      ;
; -1.827 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.749      ;
; -1.827 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.749      ;
; -1.827 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.749      ;
; -1.826 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.748      ;
; -1.801 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.723      ;
; -1.801 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.723      ;
; -1.801 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.723      ;
; -1.801 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.723      ;
; -1.801 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.723      ;
; -1.801 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.723      ;
; -1.801 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.723      ;
; -1.801 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.723      ;
; -1.733 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.653      ;
; -1.695 ; SPI_OUT:inst2|data_in_save[0]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.615      ;
; -1.691 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.612      ;
; -1.637 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.559      ;
; -1.626 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.546      ;
; -1.620 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.542      ;
; -1.614 ; SPI_OUT:inst2|current_state.SEND   ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.536      ;
; -1.607 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.529      ;
; -1.607 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.529      ;
; -1.607 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.529      ;
; -1.607 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.529      ;
; -1.607 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.529      ;
; -1.607 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.529      ;
; -1.607 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.529      ;
; -1.607 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.529      ;
; -1.602 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.523      ;
; -1.586 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.507      ;
; -1.572 ; SPI_OUT:inst2|data_in_save[6]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.492      ;
; -1.517 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.438      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                                                                                  ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SPI_OUT:inst2|dout                 ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 0.758      ;
; 0.804 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.096      ;
; 1.085 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.377      ;
; 1.271 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.562      ;
; 1.296 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.588      ;
; 1.317 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.608      ;
; 1.330 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.622      ;
; 1.406 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.699      ;
; 1.463 ; SPI_OUT:inst2|current_state.SEND   ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.755      ;
; 1.495 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.786      ;
; 1.502 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.794      ;
; 1.512 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.805      ;
; 1.629 ; SPI_OUT:inst2|current_state.SEND   ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.922      ;
; 1.675 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.968      ;
; 1.689 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.981      ;
; 1.692 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.984      ;
; 1.703 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.996      ;
; 1.728 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.020      ;
; 1.735 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.027      ;
; 1.745 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.037      ;
; 1.781 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.074      ;
; 1.794 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.086      ;
; 1.802 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.094      ;
; 1.811 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.102      ;
; 1.829 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.122      ;
; 1.843 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.134      ;
; 1.845 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.137      ;
; 1.854 ; SPI_OUT:inst2|current_state.SEND   ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.146      ;
; 1.878 ; SPI_OUT:inst2|current_state.SEND   ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.170      ;
; 1.883 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.176      ;
; 1.914 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.205      ;
; 1.927 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.218      ;
; 1.930 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.222      ;
; 1.932 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.224      ;
; 1.939 ; SPI_OUT:inst2|data_in_save[7]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.230      ;
; 1.940 ; SPI_OUT:inst2|data_in_save[4]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.231      ;
; 1.942 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.235      ;
; 1.943 ; SPI_OUT:inst2|data_in_save[3]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.234      ;
; 2.003 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.295      ;
; 2.029 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.320      ;
; 2.041 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.333      ;
; 2.043 ; SPI_OUT:inst2|current_state.SEND   ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.336      ;
; 2.045 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.337      ;
; 2.047 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.340      ;
; 2.051 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.343      ;
; 2.069 ; SPI_OUT:inst2|data_in_save[6]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.360      ;
; 2.072 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.363      ;
; 2.075 ; SPI_OUT:inst2|data_in_save[0]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.366      ;
; 2.081 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.374      ;
; 2.082 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.373      ;
; 2.105 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.397      ;
; 2.135 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.428      ;
; 2.135 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.428      ;
; 2.135 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.428      ;
; 2.135 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.428      ;
; 2.135 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.428      ;
; 2.135 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.428      ;
; 2.135 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.428      ;
; 2.135 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.428      ;
; 2.154 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.445      ;
; 2.159 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.452      ;
; 2.248 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.540      ;
; 2.255 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.547      ;
; 2.261 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.554      ;
; 2.312 ; SPI_OUT:inst2|data_in_save[5]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.603      ;
; 2.322 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.613      ;
; 2.335 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.627      ;
; 2.339 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.630      ;
; 2.364 ; SPI_OUT:inst2|data_in_save[2]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.655      ;
; 2.392 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.684      ;
; 2.396 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.688      ;
; 2.396 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.688      ;
; 2.397 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.688      ;
; 2.442 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.735      ;
; 2.442 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.735      ;
; 2.442 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.735      ;
; 2.442 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.735      ;
; 2.442 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.735      ;
; 2.442 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.735      ;
; 2.442 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.735      ;
; 2.442 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.735      ;
; 2.452 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.745      ;
; 2.452 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.745      ;
; 2.452 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.745      ;
; 2.452 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.745      ;
; 2.452 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.745      ;
; 2.452 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.745      ;
; 2.452 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.745      ;
; 2.452 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.745      ;
; 2.473 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.764      ;
; 2.494 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.786      ;
; 2.497 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.788      ;
; 2.515 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.807      ;
; 2.515 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.807      ;
; 2.515 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.807      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|counter[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|counter[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|counter[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|counter[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.IDLE   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.SEND   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.SEND_n ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|dout                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|sclk                 ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|counter[0]           ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|counter[1]           ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|counter[2]           ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|counter[3]           ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.IDLE   ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.SEND   ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.SEND_n ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[0]      ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[1]      ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[2]      ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[3]      ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[4]      ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[5]      ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[6]      ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[7]      ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|dout                 ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|sclk                 ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|counter[0]           ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|counter[1]           ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|counter[2]           ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|counter[3]           ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.IDLE   ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.SEND   ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.SEND_n ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[0]      ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[1]      ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[2]      ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[3]      ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[4]      ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[5]      ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[6]      ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[7]      ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|dout                 ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|sclk                 ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[0]|clk               ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[1]|clk               ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[2]|clk               ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[3]|clk               ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|current_state.IDLE|clk       ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|current_state.SEND_n|clk     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|current_state.SEND|clk       ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[0]|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[1]|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[2]|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[3]|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[4]|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[5]|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[6]|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[7]|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|dout|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|sclk|clk                     ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o                     ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]       ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i                     ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]       ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk         ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o                     ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[0]|clk               ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[1]|clk               ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[2]|clk               ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[3]|clk               ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|current_state.IDLE|clk       ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|current_state.SEND_n|clk     ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|current_state.SEND|clk       ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[0]|clk          ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[1]|clk          ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[2]|clk          ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[3]|clk          ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[4]|clk          ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[5]|clk          ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[6]|clk          ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[7]|clk          ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|dout|clk                     ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|sclk|clk                     ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk_in     ; 2.681 ; 2.953 ; Rise       ; clk_in          ;
;  data_in[0] ; clk_in     ; 2.662 ; 2.940 ; Rise       ; clk_in          ;
;  data_in[1] ; clk_in     ; 0.284 ; 0.489 ; Rise       ; clk_in          ;
;  data_in[2] ; clk_in     ; 0.322 ; 0.521 ; Rise       ; clk_in          ;
;  data_in[3] ; clk_in     ; 2.578 ; 2.860 ; Rise       ; clk_in          ;
;  data_in[4] ; clk_in     ; 0.293 ; 0.523 ; Rise       ; clk_in          ;
;  data_in[5] ; clk_in     ; 0.159 ; 0.378 ; Rise       ; clk_in          ;
;  data_in[6] ; clk_in     ; 2.681 ; 2.953 ; Rise       ; clk_in          ;
;  data_in[7] ; clk_in     ; 2.307 ; 2.617 ; Rise       ; clk_in          ;
; en          ; clk_in     ; 4.666 ; 4.975 ; Rise       ; clk_in          ;
; rst_n       ; clk_in     ; 1.575 ; 1.763 ; Rise       ; clk_in          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk_in     ; 0.202  ; -0.012 ; Rise       ; clk_in          ;
;  data_in[0] ; clk_in     ; -2.190 ; -2.460 ; Rise       ; clk_in          ;
;  data_in[1] ; clk_in     ; 0.083  ; -0.119 ; Rise       ; clk_in          ;
;  data_in[2] ; clk_in     ; 0.046  ; -0.149 ; Rise       ; clk_in          ;
;  data_in[3] ; clk_in     ; -2.093 ; -2.355 ; Rise       ; clk_in          ;
;  data_in[4] ; clk_in     ; 0.074  ; -0.151 ; Rise       ; clk_in          ;
;  data_in[5] ; clk_in     ; 0.202  ; -0.012 ; Rise       ; clk_in          ;
;  data_in[6] ; clk_in     ; -2.208 ; -2.472 ; Rise       ; clk_in          ;
;  data_in[7] ; clk_in     ; -1.850 ; -2.150 ; Rise       ; clk_in          ;
; en          ; clk_in     ; -2.347 ; -2.599 ; Rise       ; clk_in          ;
; rst_n       ; clk_in     ; 0.041  ; -0.138 ; Rise       ; clk_in          ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mosi      ; clk_in     ; 7.734 ; 7.617 ; Rise       ; clk_in          ;
; sclk      ; clk_in     ; 7.397 ; 7.192 ; Rise       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mosi      ; clk_in     ; 7.462 ; 7.344 ; Rise       ; clk_in          ;
; sclk      ; clk_in     ; 7.138 ; 6.936 ; Rise       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 327.33 MHz ; 250.0 MHz       ; clk_in     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_in ; -2.055 ; -30.190          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_in ; 0.402 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_in ; -3.000 ; -28.279                        ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                                                                                   ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.055 ; SPI_OUT:inst2|data_in_save[1]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.982      ;
; -2.036 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.966      ;
; -2.028 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.955      ;
; -2.028 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.955      ;
; -1.992 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.922      ;
; -1.989 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.922      ;
; -1.946 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.873      ;
; -1.944 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.871      ;
; -1.919 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.849      ;
; -1.919 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.849      ;
; -1.911 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.838      ;
; -1.911 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.838      ;
; -1.893 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.826      ;
; -1.882 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.812      ;
; -1.882 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.812      ;
; -1.875 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.802      ;
; -1.848 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.778      ;
; -1.835 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.765      ;
; -1.833 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.763      ;
; -1.833 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.763      ;
; -1.793 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.720      ;
; -1.793 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.720      ;
; -1.777 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.704      ;
; -1.776 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.706      ;
; -1.776 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.706      ;
; -1.776 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.706      ;
; -1.776 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.706      ;
; -1.776 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.706      ;
; -1.776 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.706      ;
; -1.776 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.706      ;
; -1.776 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.706      ;
; -1.774 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.704      ;
; -1.766 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.696      ;
; -1.766 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.693      ;
; -1.760 ; SPI_OUT:inst2|data_in_save[2]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.687      ;
; -1.755 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.685      ;
; -1.702 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.632      ;
; -1.702 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.632      ;
; -1.691 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.621      ;
; -1.688 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.621      ;
; -1.680 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.610      ;
; -1.671 ; SPI_OUT:inst2|data_in_save[5]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.598      ;
; -1.669 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.599      ;
; -1.669 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.599      ;
; -1.669 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.599      ;
; -1.669 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.599      ;
; -1.669 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.599      ;
; -1.669 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.599      ;
; -1.669 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.599      ;
; -1.669 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.599      ;
; -1.668 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.598      ;
; -1.667 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.600      ;
; -1.667 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.600      ;
; -1.667 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.600      ;
; -1.667 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.600      ;
; -1.667 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.600      ;
; -1.667 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.600      ;
; -1.667 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.600      ;
; -1.667 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.600      ;
; -1.666 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.599      ;
; -1.666 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.599      ;
; -1.666 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.599      ;
; -1.666 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.599      ;
; -1.666 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.599      ;
; -1.666 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.599      ;
; -1.666 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.599      ;
; -1.666 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.599      ;
; -1.654 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.584      ;
; -1.618 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.548      ;
; -1.609 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.542      ;
; -1.595 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.528      ;
; -1.592 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.525      ;
; -1.589 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.516      ;
; -1.581 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.514      ;
; -1.581 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.514      ;
; -1.581 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.514      ;
; -1.581 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.514      ;
; -1.581 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.514      ;
; -1.581 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.514      ;
; -1.581 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.514      ;
; -1.581 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.514      ;
; -1.528 ; SPI_OUT:inst2|data_in_save[0]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.455      ;
; -1.520 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.447      ;
; -1.480 ; SPI_OUT:inst2|current_state.SEND   ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.413      ;
; -1.454 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.384      ;
; -1.439 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.372      ;
; -1.439 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.372      ;
; -1.439 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.372      ;
; -1.439 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.372      ;
; -1.439 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.372      ;
; -1.439 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.372      ;
; -1.439 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.372      ;
; -1.439 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.372      ;
; -1.438 ; SPI_OUT:inst2|data_in_save[6]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.365      ;
; -1.429 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.362      ;
; -1.415 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 2.348      ;
; -1.411 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.341      ;
; -1.403 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.330      ;
; -1.357 ; SPI_OUT:inst2|data_in_save[4]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.284      ;
; -1.345 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.275      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                                                                   ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SPI_OUT:inst2|dout                 ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.684      ;
; 0.754 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.021      ;
; 1.015 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.282      ;
; 1.133 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 1.397      ;
; 1.169 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 1.433      ;
; 1.206 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.473      ;
; 1.214 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.481      ;
; 1.256 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 1.526      ;
; 1.302 ; SPI_OUT:inst2|current_state.SEND   ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.569      ;
; 1.349 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.616      ;
; 1.352 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 1.616      ;
; 1.387 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 1.657      ;
; 1.440 ; SPI_OUT:inst2|current_state.SEND   ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 1.710      ;
; 1.539 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 1.809      ;
; 1.551 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.818      ;
; 1.564 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 1.834      ;
; 1.571 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.838      ;
; 1.594 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.861      ;
; 1.596 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.863      ;
; 1.614 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.881      ;
; 1.634 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.901      ;
; 1.641 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 1.911      ;
; 1.643 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.910      ;
; 1.645 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 1.909      ;
; 1.649 ; SPI_OUT:inst2|current_state.SEND   ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.916      ;
; 1.675 ; SPI_OUT:inst2|current_state.SEND   ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.942      ;
; 1.678 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 1.942      ;
; 1.684 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 1.954      ;
; 1.731 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.998      ;
; 1.733 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.003      ;
; 1.738 ; SPI_OUT:inst2|data_in_save[4]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 2.002      ;
; 1.750 ; SPI_OUT:inst2|data_in_save[7]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 2.014      ;
; 1.753 ; SPI_OUT:inst2|data_in_save[3]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 2.017      ;
; 1.758 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.028      ;
; 1.760 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 2.024      ;
; 1.768 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.035      ;
; 1.780 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 2.044      ;
; 1.789 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.056      ;
; 1.811 ; SPI_OUT:inst2|current_state.SEND   ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.081      ;
; 1.842 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.109      ;
; 1.843 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.113      ;
; 1.850 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.117      ;
; 1.857 ; SPI_OUT:inst2|data_in_save[0]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 2.121      ;
; 1.859 ; SPI_OUT:inst2|data_in_save[6]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 2.123      ;
; 1.859 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 2.123      ;
; 1.894 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.161      ;
; 1.896 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 2.160      ;
; 1.900 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.170      ;
; 1.901 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.168      ;
; 1.934 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.201      ;
; 1.936 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 2.200      ;
; 1.948 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.218      ;
; 1.948 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.218      ;
; 1.948 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.218      ;
; 1.948 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.218      ;
; 1.948 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.218      ;
; 1.948 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.218      ;
; 1.948 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.218      ;
; 1.948 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.218      ;
; 1.969 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 2.233      ;
; 2.015 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.285      ;
; 2.089 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.356      ;
; 2.094 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.361      ;
; 2.097 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.367      ;
; 2.113 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 2.377      ;
; 2.118 ; SPI_OUT:inst2|data_in_save[2]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 2.382      ;
; 2.130 ; SPI_OUT:inst2|data_in_save[5]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 2.394      ;
; 2.154 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.421      ;
; 2.164 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 2.428      ;
; 2.187 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.454      ;
; 2.187 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.454      ;
; 2.189 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 2.453      ;
; 2.209 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.479      ;
; 2.209 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.479      ;
; 2.209 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.479      ;
; 2.209 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.479      ;
; 2.209 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.479      ;
; 2.209 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.479      ;
; 2.209 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.479      ;
; 2.209 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.479      ;
; 2.224 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.491      ;
; 2.272 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.542      ;
; 2.272 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.542      ;
; 2.272 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.542      ;
; 2.272 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.542      ;
; 2.272 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.542      ;
; 2.272 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.542      ;
; 2.272 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.542      ;
; 2.272 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.542      ;
; 2.298 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 2.562      ;
; 2.304 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 2.568      ;
; 2.306 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.573      ;
; 2.356 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.623      ;
; 2.356 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.623      ;
; 2.356 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.623      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|counter[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|counter[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|counter[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|counter[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.IDLE   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.SEND   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.SEND_n ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|dout                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|sclk                 ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|counter[1]           ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|counter[2]           ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.IDLE   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.SEND   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.SEND_n ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|dout                 ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|counter[0]           ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|counter[3]           ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[0]      ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[1]      ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[2]      ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[3]      ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[4]      ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[5]      ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[6]      ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[7]      ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|sclk                 ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|counter[0]           ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|counter[3]           ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[0]      ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[1]      ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[2]      ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[3]      ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[4]      ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[5]      ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[6]      ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[7]      ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|sclk                 ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|counter[1]           ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|counter[2]           ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.IDLE   ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.SEND   ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.SEND_n ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|dout                 ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[1]|clk               ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[2]|clk               ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|current_state.IDLE|clk       ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|current_state.SEND_n|clk     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|current_state.SEND|clk       ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|dout|clk                     ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[0]|clk               ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[3]|clk               ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[0]|clk          ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[1]|clk          ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[2]|clk          ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[3]|clk          ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[4]|clk          ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[5]|clk          ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[6]|clk          ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[7]|clk          ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|sclk|clk                     ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o                     ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]       ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i                     ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]       ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk         ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o                     ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[0]|clk               ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[3]|clk               ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[0]|clk          ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[1]|clk          ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[2]|clk          ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[3]|clk          ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[4]|clk          ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[5]|clk          ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[6]|clk          ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[7]|clk          ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|sclk|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[1]|clk               ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[2]|clk               ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|current_state.IDLE|clk       ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|current_state.SEND_n|clk     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|current_state.SEND|clk       ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|dout|clk                     ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk_in     ; 2.411 ; 2.526 ; Rise       ; clk_in          ;
;  data_in[0] ; clk_in     ; 2.372 ; 2.511 ; Rise       ; clk_in          ;
;  data_in[1] ; clk_in     ; 0.259 ; 0.560 ; Rise       ; clk_in          ;
;  data_in[2] ; clk_in     ; 0.297 ; 0.585 ; Rise       ; clk_in          ;
;  data_in[3] ; clk_in     ; 2.321 ; 2.410 ; Rise       ; clk_in          ;
;  data_in[4] ; clk_in     ; 0.263 ; 0.601 ; Rise       ; clk_in          ;
;  data_in[5] ; clk_in     ; 0.143 ; 0.463 ; Rise       ; clk_in          ;
;  data_in[6] ; clk_in     ; 2.411 ; 2.526 ; Rise       ; clk_in          ;
;  data_in[7] ; clk_in     ; 2.035 ; 2.221 ; Rise       ; clk_in          ;
; en          ; clk_in     ; 4.232 ; 4.363 ; Rise       ; clk_in          ;
; rst_n       ; clk_in     ; 1.434 ; 1.752 ; Rise       ; clk_in          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk_in     ; 0.184  ; -0.128 ; Rise       ; clk_in          ;
;  data_in[0] ; clk_in     ; -1.949 ; -2.086 ; Rise       ; clk_in          ;
;  data_in[1] ; clk_in     ; 0.072  ; -0.221 ; Rise       ; clk_in          ;
;  data_in[2] ; clk_in     ; 0.035  ; -0.245 ; Rise       ; clk_in          ;
;  data_in[3] ; clk_in     ; -1.884 ; -1.964 ; Rise       ; clk_in          ;
;  data_in[4] ; clk_in     ; 0.068  ; -0.260 ; Rise       ; clk_in          ;
;  data_in[5] ; clk_in     ; 0.184  ; -0.128 ; Rise       ; clk_in          ;
;  data_in[6] ; clk_in     ; -1.987 ; -2.101 ; Rise       ; clk_in          ;
;  data_in[7] ; clk_in     ; -1.626 ; -1.808 ; Rise       ; clk_in          ;
; en          ; clk_in     ; -2.097 ; -2.191 ; Rise       ; clk_in          ;
; rst_n       ; clk_in     ; 0.027  ; -0.231 ; Rise       ; clk_in          ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mosi      ; clk_in     ; 7.082 ; 6.921 ; Rise       ; clk_in          ;
; sclk      ; clk_in     ; 6.802 ; 6.513 ; Rise       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mosi      ; clk_in     ; 6.814 ; 6.654 ; Rise       ; clk_in          ;
; sclk      ; clk_in     ; 6.545 ; 6.263 ; Rise       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_in ; -0.424 ; -4.827           ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_in ; 0.187 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_in ; -3.000 ; -25.104                        ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                                                                                   ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.424 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.375      ;
; -0.424 ; SPI_OUT:inst2|data_in_save[1]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.374      ;
; -0.390 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.340      ;
; -0.387 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.337      ;
; -0.365 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.316      ;
; -0.364 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.314      ;
; -0.364 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.314      ;
; -0.360 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.310      ;
; -0.360 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.310      ;
; -0.356 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.308      ;
; -0.351 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.302      ;
; -0.351 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.302      ;
; -0.345 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.295      ;
; -0.329 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.281      ;
; -0.320 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.271      ;
; -0.311 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.262      ;
; -0.306 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.257      ;
; -0.306 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.257      ;
; -0.305 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.255      ;
; -0.304 ; SPI_OUT:inst2|data_in_save[2]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.254      ;
; -0.304 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.254      ;
; -0.304 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.254      ;
; -0.296 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.247      ;
; -0.279 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.229      ;
; -0.278 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.229      ;
; -0.278 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.229      ;
; -0.278 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.229      ;
; -0.278 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.229      ;
; -0.278 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.229      ;
; -0.278 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.229      ;
; -0.278 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.229      ;
; -0.278 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.229      ;
; -0.278 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.229      ;
; -0.277 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.228      ;
; -0.272 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.223      ;
; -0.269 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.220      ;
; -0.269 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.220      ;
; -0.268 ; SPI_OUT:inst2|data_in_save[5]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.218      ;
; -0.267 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.218      ;
; -0.267 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.218      ;
; -0.267 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.218      ;
; -0.267 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.218      ;
; -0.267 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.218      ;
; -0.267 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.218      ;
; -0.267 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.218      ;
; -0.267 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.218      ;
; -0.259 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.210      ;
; -0.252 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.204      ;
; -0.251 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.202      ;
; -0.250 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.201      ;
; -0.243 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.194      ;
; -0.243 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.194      ;
; -0.228 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.180      ;
; -0.228 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.180      ;
; -0.228 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.180      ;
; -0.228 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.180      ;
; -0.228 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.180      ;
; -0.228 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.180      ;
; -0.228 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.180      ;
; -0.228 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.180      ;
; -0.225 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.177      ;
; -0.219 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.171      ;
; -0.218 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.168      ;
; -0.213 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.165      ;
; -0.213 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.165      ;
; -0.213 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.165      ;
; -0.213 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.165      ;
; -0.213 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.165      ;
; -0.213 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.165      ;
; -0.213 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.165      ;
; -0.213 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.165      ;
; -0.203 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.154      ;
; -0.192 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.144      ;
; -0.183 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.135      ;
; -0.183 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.135      ;
; -0.183 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.135      ;
; -0.183 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.135      ;
; -0.183 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.135      ;
; -0.183 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.135      ;
; -0.183 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.135      ;
; -0.183 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.135      ;
; -0.157 ; SPI_OUT:inst2|data_in_save[0]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.107      ;
; -0.152 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.103      ;
; -0.147 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.097      ;
; -0.146 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.096      ;
; -0.129 ; SPI_OUT:inst2|data_in_save[6]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.079      ;
; -0.120 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.071      ;
; -0.111 ; SPI_OUT:inst2|current_state.SEND   ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.063      ;
; -0.111 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.063      ;
; -0.092 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.043      ;
; -0.079 ; SPI_OUT:inst2|data_in_save[7]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.029      ;
; -0.078 ; SPI_OUT:inst2|data_in_save[3]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.028      ;
; -0.077 ; SPI_OUT:inst2|data_in_save[4]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.027      ;
; -0.077 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.029      ;
; -0.067 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.019      ;
; -0.067 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.019      ;
; -0.067 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.019      ;
; -0.067 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.019      ;
; -0.067 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.019      ;
; -0.067 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.019      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                                                                   ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SPI_OUT:inst2|dout                 ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.314      ;
; 0.324 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.444      ;
; 0.442 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.562      ;
; 0.509 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.628      ;
; 0.511 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.630      ;
; 0.531 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.651      ;
; 0.536 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.656      ;
; 0.546 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.667      ;
; 0.561 ; SPI_OUT:inst2|current_state.SEND   ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.681      ;
; 0.601 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.722      ;
; 0.606 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.726      ;
; 0.606 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.725      ;
; 0.631 ; SPI_OUT:inst2|current_state.SEND   ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.752      ;
; 0.659 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.780      ;
; 0.685 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.805      ;
; 0.695 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.815      ;
; 0.699 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.819      ;
; 0.705 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.825      ;
; 0.706 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.827      ;
; 0.706 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.825      ;
; 0.709 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.829      ;
; 0.722 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.842      ;
; 0.725 ; SPI_OUT:inst2|current_state.SEND   ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.845      ;
; 0.729 ; SPI_OUT:inst2|current_state.SEND   ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.849      ;
; 0.736 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.856      ;
; 0.739 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.860      ;
; 0.743 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.864      ;
; 0.744 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.864      ;
; 0.748 ; SPI_OUT:inst2|data_in_save[7]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.867      ;
; 0.756 ; SPI_OUT:inst2|data_in_save[3]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.875      ;
; 0.770 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.891      ;
; 0.774 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.895      ;
; 0.778 ; SPI_OUT:inst2|data_in_save[4]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.897      ;
; 0.785 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.904      ;
; 0.788 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.907      ;
; 0.791 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.910      ;
; 0.794 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.914      ;
; 0.800 ; SPI_OUT:inst2|current_state.SEND   ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.921      ;
; 0.808 ; SPI_OUT:inst2|data_in_save[6]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.927      ;
; 0.816 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.937      ;
; 0.823 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.942      ;
; 0.824 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.943      ;
; 0.825 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.945      ;
; 0.835 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.954      ;
; 0.836 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.956      ;
; 0.840 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.960      ;
; 0.843 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.963      ;
; 0.844 ; SPI_OUT:inst2|data_in_save[0]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.963      ;
; 0.850 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.970      ;
; 0.861 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.982      ;
; 0.862 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.982      ;
; 0.875 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.996      ;
; 0.907 ; SPI_OUT:inst2|data_in_save[5]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 1.026      ;
; 0.913 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.034      ;
; 0.914 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.035      ;
; 0.914 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.035      ;
; 0.914 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.035      ;
; 0.914 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.035      ;
; 0.914 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.035      ;
; 0.914 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.035      ;
; 0.914 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.035      ;
; 0.914 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.035      ;
; 0.914 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.034      ;
; 0.917 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 1.036      ;
; 0.918 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.038      ;
; 0.926 ; SPI_OUT:inst2|counter[0]           ; SPI_OUT:inst2|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 1.045      ;
; 0.938 ; SPI_OUT:inst2|data_in_save[2]      ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 1.057      ;
; 0.948 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 1.067      ;
; 0.953 ; SPI_OUT:inst2|sclk                 ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 1.072      ;
; 0.968 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.088      ;
; 0.968 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.088      ;
; 0.969 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.089      ;
; 0.970 ; SPI_OUT:inst2|current_state.IDLE   ; SPI_OUT:inst2|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.090      ;
; 0.984 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.105      ;
; 0.984 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.105      ;
; 0.984 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.105      ;
; 0.984 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.105      ;
; 0.984 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.105      ;
; 0.984 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.105      ;
; 0.984 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.105      ;
; 0.984 ; SPI_OUT:inst2|current_state.SEND_n ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.105      ;
; 1.007 ; SPI_OUT:inst2|counter[2]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.127      ;
; 1.014 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 1.133      ;
; 1.017 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 1.136      ;
; 1.020 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.140      ;
; 1.020 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.140      ;
; 1.020 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.140      ;
; 1.020 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[7]      ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.140      ;
; 1.020 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[0]      ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.140      ;
; 1.020 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[1]      ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.140      ;
; 1.020 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[3]      ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.140      ;
; 1.020 ; SPI_OUT:inst2|counter[3]           ; SPI_OUT:inst2|data_in_save[2]      ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.140      ;
; 1.021 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[4]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.142      ;
; 1.021 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[5]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.142      ;
; 1.021 ; SPI_OUT:inst2|counter[1]           ; SPI_OUT:inst2|data_in_save[6]      ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.142      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|counter[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|counter[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|counter[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|counter[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.IDLE   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.SEND   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.SEND_n ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|dout                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst2|sclk                 ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|counter[0]           ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|counter[3]           ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[0]      ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[1]      ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[2]      ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[3]      ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[4]      ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[5]      ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[6]      ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[7]      ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|sclk                 ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|counter[1]           ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|counter[2]           ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.IDLE   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.SEND   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.SEND_n ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst2|dout                 ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[0]|clk               ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[3]|clk               ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[0]|clk          ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[1]|clk          ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[2]|clk          ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[3]|clk          ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[4]|clk          ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[5]|clk          ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[6]|clk          ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|data_in_save[7]|clk          ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|sclk|clk                     ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[1]|clk               ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[2]|clk               ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|current_state.IDLE|clk       ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|current_state.SEND_n|clk     ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|current_state.SEND|clk       ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|dout|clk                     ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o                     ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]       ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i                     ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|counter[0]           ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|counter[1]           ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|counter[2]           ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|counter[3]           ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.IDLE   ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.SEND   ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|current_state.SEND_n ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[0]      ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[1]      ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[2]      ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[3]      ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[4]      ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[5]      ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[6]      ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|data_in_save[7]      ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|dout                 ;
; 0.834  ; 1.050        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst2|sclk                 ;
; 1.033  ; 1.033        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]       ;
; 1.033  ; 1.033        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk         ;
; 1.052  ; 1.052        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o                     ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[0]|clk               ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[1]|clk               ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[2]|clk               ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[3]|clk               ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|current_state.IDLE|clk       ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|current_state.SEND_n|clk     ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|current_state.SEND|clk       ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[0]|clk          ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[1]|clk          ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[2]|clk          ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[3]|clk          ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[4]|clk          ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[5]|clk          ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[6]|clk          ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|data_in_save[7]|clk          ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|dout|clk                     ;
; 1.056  ; 1.056        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|sclk|clk                     ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk_in     ; 1.235 ; 2.009 ; Rise       ; clk_in          ;
;  data_in[0] ; clk_in     ; 1.235 ; 2.009 ; Rise       ; clk_in          ;
;  data_in[1] ; clk_in     ; 0.169 ; 0.623 ; Rise       ; clk_in          ;
;  data_in[2] ; clk_in     ; 0.198 ; 0.641 ; Rise       ; clk_in          ;
;  data_in[3] ; clk_in     ; 1.186 ; 1.988 ; Rise       ; clk_in          ;
;  data_in[4] ; clk_in     ; 0.168 ; 0.624 ; Rise       ; clk_in          ;
;  data_in[5] ; clk_in     ; 0.095 ; 0.569 ; Rise       ; clk_in          ;
;  data_in[6] ; clk_in     ; 1.226 ; 2.007 ; Rise       ; clk_in          ;
;  data_in[7] ; clk_in     ; 1.084 ; 1.834 ; Rise       ; clk_in          ;
; en          ; clk_in     ; 2.079 ; 2.882 ; Rise       ; clk_in          ;
; rst_n       ; clk_in     ; 0.724 ; 1.169 ; Rise       ; clk_in          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk_in     ; 0.062  ; -0.415 ; Rise       ; clk_in          ;
;  data_in[0] ; clk_in     ; -1.029 ; -1.794 ; Rise       ; clk_in          ;
;  data_in[1] ; clk_in     ; -0.009 ; -0.467 ; Rise       ; clk_in          ;
;  data_in[2] ; clk_in     ; -0.037 ; -0.484 ; Rise       ; clk_in          ;
;  data_in[3] ; clk_in     ; -0.977 ; -1.762 ; Rise       ; clk_in          ;
;  data_in[4] ; clk_in     ; -0.008 ; -0.467 ; Rise       ; clk_in          ;
;  data_in[5] ; clk_in     ; 0.062  ; -0.415 ; Rise       ; clk_in          ;
;  data_in[6] ; clk_in     ; -1.020 ; -1.792 ; Rise       ; clk_in          ;
;  data_in[7] ; clk_in     ; -0.884 ; -1.626 ; Rise       ; clk_in          ;
; en          ; clk_in     ; -1.092 ; -1.864 ; Rise       ; clk_in          ;
; rst_n       ; clk_in     ; -0.047 ; -0.504 ; Rise       ; clk_in          ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mosi      ; clk_in     ; 3.692 ; 3.783 ; Rise       ; clk_in          ;
; sclk      ; clk_in     ; 3.462 ; 3.486 ; Rise       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mosi      ; clk_in     ; 3.569 ; 3.655 ; Rise       ; clk_in          ;
; sclk      ; clk_in     ; 3.348 ; 3.370 ; Rise       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.334  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk_in          ; -2.334  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -34.333 ; 0.0   ; 0.0      ; 0.0     ; -28.279             ;
;  clk_in          ; -34.333 ; 0.000 ; N/A      ; N/A     ; -28.279             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk_in     ; 2.681 ; 2.953 ; Rise       ; clk_in          ;
;  data_in[0] ; clk_in     ; 2.662 ; 2.940 ; Rise       ; clk_in          ;
;  data_in[1] ; clk_in     ; 0.284 ; 0.623 ; Rise       ; clk_in          ;
;  data_in[2] ; clk_in     ; 0.322 ; 0.641 ; Rise       ; clk_in          ;
;  data_in[3] ; clk_in     ; 2.578 ; 2.860 ; Rise       ; clk_in          ;
;  data_in[4] ; clk_in     ; 0.293 ; 0.624 ; Rise       ; clk_in          ;
;  data_in[5] ; clk_in     ; 0.159 ; 0.569 ; Rise       ; clk_in          ;
;  data_in[6] ; clk_in     ; 2.681 ; 2.953 ; Rise       ; clk_in          ;
;  data_in[7] ; clk_in     ; 2.307 ; 2.617 ; Rise       ; clk_in          ;
; en          ; clk_in     ; 4.666 ; 4.975 ; Rise       ; clk_in          ;
; rst_n       ; clk_in     ; 1.575 ; 1.763 ; Rise       ; clk_in          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk_in     ; 0.202  ; -0.012 ; Rise       ; clk_in          ;
;  data_in[0] ; clk_in     ; -1.029 ; -1.794 ; Rise       ; clk_in          ;
;  data_in[1] ; clk_in     ; 0.083  ; -0.119 ; Rise       ; clk_in          ;
;  data_in[2] ; clk_in     ; 0.046  ; -0.149 ; Rise       ; clk_in          ;
;  data_in[3] ; clk_in     ; -0.977 ; -1.762 ; Rise       ; clk_in          ;
;  data_in[4] ; clk_in     ; 0.074  ; -0.151 ; Rise       ; clk_in          ;
;  data_in[5] ; clk_in     ; 0.202  ; -0.012 ; Rise       ; clk_in          ;
;  data_in[6] ; clk_in     ; -1.020 ; -1.792 ; Rise       ; clk_in          ;
;  data_in[7] ; clk_in     ; -0.884 ; -1.626 ; Rise       ; clk_in          ;
; en          ; clk_in     ; -1.092 ; -1.864 ; Rise       ; clk_in          ;
; rst_n       ; clk_in     ; 0.041  ; -0.138 ; Rise       ; clk_in          ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mosi      ; clk_in     ; 7.734 ; 7.617 ; Rise       ; clk_in          ;
; sclk      ; clk_in     ; 7.397 ; 7.192 ; Rise       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mosi      ; clk_in     ; 3.569 ; 3.655 ; Rise       ; clk_in          ;
; sclk      ; clk_in     ; 3.348 ; 3.370 ; Rise       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sclk          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mosi          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; data_in[15]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[14]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[13]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[12]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[11]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[10]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[9]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[8]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; en                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk_in                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sclk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; mosi          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sclk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; mosi          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sclk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; mosi          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_in     ; clk_in   ; 189      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_in     ; clk_in   ; 189      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Aug 29 15:21:03 2015
Info: Command: quartus_sta FPGA_EP2C -c FPGA_EP2C
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPGA_EP2C.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_in clk_in
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.334
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.334       -34.333 clk_in 
Info (332146): Worst-case hold slack is 0.454
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.454         0.000 clk_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -28.279 clk_in 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.055
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.055       -30.190 clk_in 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.402         0.000 clk_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -28.279 clk_in 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.424
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.424        -4.827 clk_in 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.187         0.000 clk_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -25.104 clk_in 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 511 megabytes
    Info: Processing ended: Sat Aug 29 15:21:07 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


