attach ./modelgen_0.so
attach ../vams/vsine.so

verilog

`modelgen
module test_ddt0(p, n);
	(* desc="" *) real d1;
	(* desc="" *) real d2;
	(* desc="" *) real d3;
	electrical p, n;
	analog begin
		d1 = ddt(2*V(p,n));
		d2 = ddt(V(p,n));
		d2 = d2+d2;
		d3 = 2*ddt(V(p,n));
	end
endmodule

!make test_ddt0.so > /dev/null
attach ./test_ddt0.so

verilog
parameter r=1
parameter v=0

test_ddt0 #() dut(1,0);
vsine #(.dc(v), .ampl(1)) v1(1, 0);
//exact 12.56637061435

list

print tran v(1) i(dut._b*) iter(0)
print tran + d1(dut) d2(dut) d3(dut)
tran 1 .1 trace=n
tran 0 1 .1 trace=n
tran 0 .5 .05 trace=n
print tran clear
tran 0 .4 .01 trace=n > /dev/null
print tran v(1) i(dut._b*) iter(0)
print tran + d1(dut) d2(dut) d3(dut)
tran .5
status notime
end
