

================================================================
== Vivado HLS Report for 'compute'
================================================================
* Date:           Wed Apr 12 18:14:00 2017

* Version:        2016.3 (Build 1721985 on Tue Nov 29 18:45:36 MST 2016)
* Project:        blur_kernel
* Solution:       solution_OCL_REGION_0
* Product family: virtex7
* Target device:  xc7vx690tffg1157-2


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |   5.00|      3.44|        1.35|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |    1|  576|    1|  576|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+-----+-----+----------+-----------+-----------+------+----------+
        |          |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name| min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+-----+-----+----------+-----------+-----------+------+----------+
        |- Loop 1  |  538|  538|        11|          1|          1|   529|    yes   |
        +----------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+--------+
|       Name      | BRAM_18K| DSP48E|   FF   |   LUT  |
+-----------------+---------+-------+--------+--------+
|DSP              |        -|      -|       -|       -|
|Expression       |        -|      -|       0|    2035|
|FIFO             |        -|      -|       -|       -|
|Instance         |        -|     32|     576|     640|
|Memory           |        -|      -|       -|       -|
|Multiplexer      |        -|      -|       -|      85|
|Register         |        -|      -|    4032|      37|
+-----------------+---------+-------+--------+--------+
|Total            |        0|     32|    4608|    2797|
+-----------------+---------+-------+--------+--------+
|Available        |     2940|   3600|  866400|  433200|
+-----------------+---------+-------+--------+--------+
|Utilization (%)  |        0|   ~0  |   ~0   |   ~0   |
+-----------------+---------+-------+--------+--------+

+ Detail: 
    * Instance: 
    +------------------------------------------+--------------------------------------+---------+-------+-----+-----+
    |                 Instance                 |                Module                | BRAM_18K| DSP48E|  FF | LUT |
    +------------------------------------------+--------------------------------------+---------+-------+-----+-----+
    |blur_kernel_mul_16ns_18ns_34_3_U15        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U16        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U17        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U18        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U19        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U20        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U21        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U22        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U23        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U24        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U25        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U26        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U27        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U28        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U29        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U30        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U31        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U32        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U33        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U34        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U35        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U36        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U37        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U38        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U39        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U40        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U41        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U42        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U43        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U44        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U45        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U46        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_sdiv_32ns_32ns_32_36_seq_U14  |blur_kernel_sdiv_32ns_32ns_32_36_seq  |        0|      0|  288|  320|
    |blur_kernel_srem_32ns_32ns_32_36_seq_U13  |blur_kernel_srem_32ns_32ns_32_36_seq  |        0|      0|  288|  320|
    +------------------------------------------+--------------------------------------+---------+-------+-----+-----+
    |Total                                     |                                      |        0|     32|  576|  640|
    +------------------------------------------+--------------------------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------------+----------+-------+---+----+------------+------------+
    |          Variable Name         | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------------+----------+-------+---+----+------------+------------+
    |assign_105_1_fu_2980_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_105_2_fu_3033_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_105_3_fu_3086_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_105_4_fu_3139_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_105_5_fu_3192_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_105_6_fu_3245_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_105_7_fu_3298_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_115_1_fu_2989_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_115_2_fu_3042_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_115_3_fu_3095_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_115_4_fu_3148_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_115_5_fu_3201_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_115_6_fu_3254_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_115_7_fu_3307_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_125_1_fu_2998_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_125_2_fu_3051_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_125_3_fu_3104_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_125_4_fu_3157_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_125_5_fu_3210_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_125_6_fu_3263_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_125_7_fu_3316_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_127_1_fu_3790_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_127_2_fu_3799_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_127_3_fu_3808_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_127_4_fu_3817_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_127_5_fu_3826_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_127_6_fu_3835_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_127_7_fu_3844_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_1_fu_2917_p2             |     +    |      0|  0|   8|          16|          16|
    |assign_4_fu_2926_p2             |     +    |      0|  0|   8|          16|          16|
    |assign_7_fu_2935_p2             |     +    |      0|  0|   8|          16|          16|
    |assign_s_fu_3781_p2             |     +    |      0|  0|   8|          16|          16|
    |input_index_1_fu_989_p2         |     +    |      0|  0|  10|          10|           1|
    |output_index_1_cp_fu_4025_p2    |     +    |      0|  0|  13|          13|           9|
    |output_index_1_fu_1127_p2       |     +    |      0|  0|  13|          13|           9|
    |output_index_4_fu_1221_p2       |     +    |      0|  0|  13|          13|           8|
    |output_index_5_fu_1245_p2       |     +    |      0|  0|  13|          13|           8|
    |output_index_6_fu_1269_p2       |     +    |      0|  0|  13|          13|           8|
    |output_index_7_fu_1293_p2       |     +    |      0|  0|  13|          13|           8|
    |output_index_cp_fu_4001_p2      |     +    |      0|  0|  13|          13|           9|
    |p_1_fu_2616_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_2_fu_2653_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_3_fu_2690_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_4_fu_2733_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_5_fu_2776_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_6_fu_2819_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_7_fu_2862_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_fu_2506_p2                    |     +    |      0|  0|  32|          32|          32|
    |q_1_fu_2611_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_2_fu_2648_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_3_fu_2685_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_4_fu_2728_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_5_fu_2771_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_6_fu_2814_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_7_fu_2857_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_fu_2501_p2                    |     +    |      0|  0|  32|          32|          32|
    |tmp10_fu_2985_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp11_fu_2994_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp12_fu_3786_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp15_fu_3029_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp16_fu_3038_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp17_fu_3047_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp18_fu_3795_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp21_fu_3082_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp22_fu_3091_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp23_fu_3100_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp24_fu_3804_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp27_fu_3135_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp28_fu_3144_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp29_fu_3153_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp30_fu_3813_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp33_fu_3188_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp34_fu_3197_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp35_fu_3206_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp36_fu_3822_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp39_fu_3241_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp3_fu_2913_p2                 |     +    |      0|  0|   8|          16|          16|
    |tmp40_fu_3250_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp41_fu_3259_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp42_fu_3831_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp45_fu_3294_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp46_fu_3303_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp47_fu_3312_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp48_fu_3840_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp4_fu_2922_p2                 |     +    |      0|  0|   8|          16|          16|
    |tmp5_fu_2931_p2                 |     +    |      0|  0|   8|          16|          16|
    |tmp6_fu_3777_p2                 |     +    |      0|  0|   8|          16|          16|
    |tmp9_fu_2976_p2                 |     +    |      0|  0|   8|          16|          16|
    |tmp_31_1_fu_1133_p2             |     +    |      0|  0|  13|          13|           8|
    |tmp_3_fu_1047_p2                |     +    |      0|  0|  13|          13|           9|
    |tmp_4_fu_1057_p2                |     +    |      0|  0|  13|          13|           9|
    |tmp_5_fu_975_p2                 |     +    |      0|  0|  32|          32|          32|
    |tmp_6_fu_979_p2                 |     +    |      0|  0|  32|          32|          32|
    |p_neg1_fu_1079_p2               |     -    |      0|  0|  13|           8|          13|
    |p_neg_1_fu_1179_p2              |     -    |      0|  0|  15|           1|          15|
    |p_neg_t1_fu_1167_p2             |     -    |      0|  0|  13|           1|          13|
    |p_neg_t2_fu_1097_p2             |     -    |      0|  0|  13|           1|          13|
    |p_neg_t_1_fu_2576_p2            |     -    |      0|  0|  10|           1|          10|
    |p_neg_t_fu_1121_p2              |     -    |      0|  0|  10|           1|          10|
    |tmp_40_fu_1153_p2               |     -    |      0|  0|   6|           1|           6|
    |tmp_fu_953_p2                   |     -    |      0|  0|  32|          32|          32|
    |tmp_s_fu_969_p2                 |     -    |      0|  0|  32|          32|          32|
    |or_cond1_1_fu_2970_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_2_fu_3023_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_3_fu_3076_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_4_fu_3129_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_5_fu_3182_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_6_fu_3235_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_7_fu_3288_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_fu_2907_p2             |    and   |      0|  0|   1|           1|           1|
    |tmp13_fu_3013_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp14_fu_3019_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp19_fu_3066_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp1_fu_2897_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp20_fu_3072_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp25_fu_3119_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp26_fu_3125_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp2_fu_2903_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp31_fu_3172_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp32_fu_3178_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp37_fu_3225_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp38_fu_3231_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp43_fu_3278_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp44_fu_3284_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp7_fu_2959_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp8_fu_2965_p2                 |    and   |      0|  0|   1|           1|           1|
    |exitcond6_fu_983_p2             |   icmp   |      0|  0|   4|          10|          10|
    |icmp1_fu_1073_p2                |   icmp   |      0|  0|   5|          12|           1|
    |icmp_fu_1041_p2                 |   icmp   |      0|  0|   3|           6|           1|
    |slt10_fu_2781_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt11_fu_2786_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt12_fu_2824_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt13_fu_2829_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt14_fu_2867_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt15_fu_2872_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt1_fu_2516_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt2_fu_2621_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt3_fu_2945_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt4_fu_2658_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt5_fu_2663_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt6_fu_2695_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt7_fu_2700_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt8_fu_2738_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt9_fu_2743_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt_fu_2511_p2                  |   icmp   |      0|  0|  11|          32|          32|
    |tmp_12_fu_2521_p2               |   icmp   |      0|  0|  11|          32|          32|
    |tmp_13_fu_2526_p2               |   icmp   |      0|  0|  11|          32|          32|
    |tmp_32_1_fu_1139_p2             |   icmp   |      0|  0|   5|          13|           1|
    |tmp_54_1_fu_2626_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_2_fu_2668_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_3_fu_2705_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_4_fu_2748_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_5_fu_2791_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_6_fu_2834_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_7_fu_2877_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_1_fu_2955_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_2_fu_2673_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_3_fu_2710_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_4_fu_2753_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_5_fu_2796_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_6_fu_2839_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_7_fu_2882_p2             |   icmp   |      0|  0|  11|          32|          32|
    |ap_enable_pp0                   |    or    |      0|  0|   1|           1|           1|
    |output_index_4_cast_fu_2715_p2  |    or    |      0|  0|   8|           6|           2|
    |output_index_5_cast_fu_2758_p2  |    or    |      0|  0|   8|           6|           2|
    |output_index_6_cast_fu_2801_p2  |    or    |      0|  0|   8|           6|           3|
    |output_index_7_cast_fu_2844_p2  |    or    |      0|  0|   8|           6|           3|
    |output_index_tr_s_fu_1173_p2    |    or    |      0|  0|  23|          15|           1|
    |tmp_31_1_cast_fu_2531_p2        |    or    |      0|  0|   8|           6|           1|
    |i_1_fu_2555_p3                  |  select  |      0|  0|  13|           1|          13|
    |i_fu_2462_p3                    |  select  |      0|  0|  13|           1|          13|
    |stencil_buf_0_17_2_fu_2383_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_1_17_2_fu_2390_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_2_16_2_fu_2341_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_3_16_2_fu_2348_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_4_16_2_fu_2355_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_5_16_2_fu_2362_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_6_16_2_fu_2369_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_7_16_2_fu_2376_p3   |  select  |      0|  0|  16|           1|          16|
    |tmp_11_fu_2490_p3               |  select  |      0|  0|  10|           1|          10|
    |tmp_14_fu_2599_p3               |  select  |      0|  0|  10|           1|          10|
    |rev10_fu_3162_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev11_fu_3167_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev12_fu_3215_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev13_fu_3220_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev14_fu_3268_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev15_fu_3273_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev1_fu_2892_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev2_fu_2940_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev3_fu_2949_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev4_fu_3003_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev5_fu_3008_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev6_fu_3056_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev7_fu_3061_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev8_fu_3109_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev9_fu_3114_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev_fu_2887_p2                  |    xor   |      0|  0|   2|           1|           2|
    +--------------------------------+----------+-------+---+----+------------+------------+
    |Total                           |          |      0|  0|2035|        2981|        3110|
    +--------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------+----+-----------+-----+-----------+
    |           Name           | LUT| Input Size| Bits| Total Bits|
    +--------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                 |  72|         40|    1|         40|
    |ap_enable_reg_pp0_iter1   |   1|          2|    1|          2|
    |ap_enable_reg_pp0_iter10  |   1|          2|    1|          2|
    |ap_enable_reg_pp0_iter2   |   1|          2|    1|          2|
    |input_index_reg_920       |  10|          2|   10|         20|
    +--------------------------+----+-----------+-----+-----------+
    |Total                     |  85|         48|   14|         66|
    +--------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+----+-----+-----------+
    |               Name               | FF | LUT| Bits| Const Bits|
    +----------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                         |  39|   0|   39|          0|
    |ap_enable_reg_pp0_iter0           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9           |   1|   0|    1|          0|
    |assign_105_1_reg_5583             |  16|   0|   16|          0|
    |assign_105_2_reg_5602             |  16|   0|   16|          0|
    |assign_105_3_reg_5621             |  16|   0|   16|          0|
    |assign_105_4_reg_5640             |  16|   0|   16|          0|
    |assign_105_5_reg_5659             |  16|   0|   16|          0|
    |assign_105_6_reg_5678             |  16|   0|   16|          0|
    |assign_105_7_reg_5697             |  16|   0|   16|          0|
    |assign_107_1_reg_5847             |  16|   0|   16|          0|
    |assign_107_2_reg_5862             |  16|   0|   16|          0|
    |assign_107_3_reg_5877             |  16|   0|   16|          0|
    |assign_107_4_reg_5892             |  16|   0|   16|          0|
    |assign_107_5_reg_5907             |  16|   0|   16|          0|
    |assign_107_6_reg_5922             |  16|   0|   16|          0|
    |assign_107_7_reg_5937             |  16|   0|   16|          0|
    |assign_115_1_reg_5588             |  16|   0|   16|          0|
    |assign_115_2_reg_5607             |  16|   0|   16|          0|
    |assign_115_3_reg_5626             |  16|   0|   16|          0|
    |assign_115_4_reg_5645             |  16|   0|   16|          0|
    |assign_115_5_reg_5664             |  16|   0|   16|          0|
    |assign_115_6_reg_5683             |  16|   0|   16|          0|
    |assign_115_7_reg_5702             |  16|   0|   16|          0|
    |assign_116_1_reg_5852             |  16|   0|   16|          0|
    |assign_116_2_reg_5867             |  16|   0|   16|          0|
    |assign_116_3_reg_5882             |  16|   0|   16|          0|
    |assign_116_4_reg_5897             |  16|   0|   16|          0|
    |assign_116_5_reg_5912             |  16|   0|   16|          0|
    |assign_116_6_reg_5927             |  16|   0|   16|          0|
    |assign_116_7_reg_5942             |  16|   0|   16|          0|
    |assign_125_1_reg_5593             |  16|   0|   16|          0|
    |assign_125_2_reg_5612             |  16|   0|   16|          0|
    |assign_125_3_reg_5631             |  16|   0|   16|          0|
    |assign_125_4_reg_5650             |  16|   0|   16|          0|
    |assign_125_5_reg_5669             |  16|   0|   16|          0|
    |assign_125_6_reg_5688             |  16|   0|   16|          0|
    |assign_125_7_reg_5707             |  16|   0|   16|          0|
    |assign_126_1_reg_5857             |  16|   0|   16|          0|
    |assign_126_2_reg_5872             |  16|   0|   16|          0|
    |assign_126_3_reg_5887             |  16|   0|   16|          0|
    |assign_126_4_reg_5902             |  16|   0|   16|          0|
    |assign_126_5_reg_5917             |  16|   0|   16|          0|
    |assign_126_6_reg_5932             |  16|   0|   16|          0|
    |assign_126_7_reg_5947             |  16|   0|   16|          0|
    |assign_127_1_reg_5957             |  16|   0|   16|          0|
    |assign_127_2_reg_5962             |  16|   0|   16|          0|
    |assign_127_3_reg_5967             |  16|   0|   16|          0|
    |assign_127_4_reg_5972             |  16|   0|   16|          0|
    |assign_127_5_reg_5977             |  16|   0|   16|          0|
    |assign_127_6_reg_5982             |  16|   0|   16|          0|
    |assign_127_7_reg_5987             |  16|   0|   16|          0|
    |assign_128_1_reg_6037             |  16|   0|   16|          0|
    |assign_128_2_reg_6042             |  16|   0|   16|          0|
    |assign_128_3_reg_6047             |  16|   0|   16|          0|
    |assign_128_4_reg_6052             |  16|   0|   16|          0|
    |assign_128_5_reg_6057             |  16|   0|   16|          0|
    |assign_128_6_reg_6062             |  16|   0|   16|          0|
    |assign_128_7_reg_6067             |  16|   0|   16|          0|
    |assign_1_reg_5564                 |  16|   0|   16|          0|
    |assign_2_reg_5832                 |  16|   0|   16|          0|
    |assign_3_reg_6032                 |  16|   0|   16|          0|
    |assign_4_reg_5569                 |  16|   0|   16|          0|
    |assign_5_reg_5837                 |  16|   0|   16|          0|
    |assign_7_reg_5574                 |  16|   0|   16|          0|
    |assign_8_reg_5842                 |  16|   0|   16|          0|
    |assign_s_reg_5952                 |  16|   0|   16|          0|
    |exitcond6_reg_5033                |   1|   0|    1|          0|
    |icmp1_reg_5129                    |   1|   0|    1|          0|
    |icmp_reg_5105                     |   1|   0|    1|          0|
    |input_index_reg_920               |  10|   0|   10|          0|
    |or_cond1_1_reg_5579               |   1|   0|    1|          0|
    |or_cond1_2_reg_5598               |   1|   0|    1|          0|
    |or_cond1_3_reg_5617               |   1|   0|    1|          0|
    |or_cond1_4_reg_5636               |   1|   0|    1|          0|
    |or_cond1_5_reg_5655               |   1|   0|    1|          0|
    |or_cond1_6_reg_5674               |   1|   0|    1|          0|
    |or_cond1_7_reg_5693               |   1|   0|    1|          0|
    |or_cond1_reg_5560                 |   1|   0|    1|          0|
    |output_index_1_reg_5143           |  10|   0|   13|          3|
    |p_lshr_f_3_cast_reg_5171          |   7|   0|    7|          0|
    |p_lshr_f_4_cast_reg_5180          |   7|   0|    7|          0|
    |p_lshr_f_5_cast_reg_5189          |   7|   0|    7|          0|
    |p_lshr_f_6_cast_reg_5198          |   7|   0|    7|          0|
    |p_lshr_f_7_cast_reg_5207          |   7|   0|    7|          0|
    |p_neg_t1_reg_5153                 |  10|   0|   13|          3|
    |p_neg_t2_reg_5133                 |  10|   0|   13|          3|
    |p_neg_t_reg_5138                  |  10|   0|   10|          0|
    |q_1_reg_5424                      |  32|   0|   32|          0|
    |slt10_reg_5500                    |   1|   0|    1|          0|
    |slt11_reg_5505                    |   1|   0|    1|          0|
    |slt12_reg_5520                    |   1|   0|    1|          0|
    |slt13_reg_5525                    |   1|   0|    1|          0|
    |slt14_reg_5540                    |   1|   0|    1|          0|
    |slt15_reg_5545                    |   1|   0|    1|          0|
    |slt1_reg_5409                     |   1|   0|    1|          0|
    |slt2_reg_5430                     |   1|   0|    1|          0|
    |slt4_reg_5440                     |   1|   0|    1|          0|
    |slt5_reg_5445                     |   1|   0|    1|          0|
    |slt6_reg_5460                     |   1|   0|    1|          0|
    |slt7_reg_5465                     |   1|   0|    1|          0|
    |slt8_reg_5480                     |   1|   0|    1|          0|
    |slt9_reg_5485                     |   1|   0|    1|          0|
    |slt_reg_5404                      |   1|   0|    1|          0|
    |stencil_buf_0_0_fu_170            |  16|   0|   16|          0|
    |stencil_buf_0_0_load_19_reg_5217  |  16|   0|   16|          0|
    |stencil_buf_0_0_load_reg_5212     |  16|   0|   16|          0|
    |stencil_buf_0_0_s_fu_166          |  16|   0|   16|          0|
    |stencil_buf_0_10_fu_210           |  16|   0|   16|          0|
    |stencil_buf_0_11_fu_214           |  16|   0|   16|          0|
    |stencil_buf_0_12_fu_218           |  16|   0|   16|          0|
    |stencil_buf_0_13_fu_222           |  16|   0|   16|          0|
    |stencil_buf_0_14_fu_226           |  16|   0|   16|          0|
    |stencil_buf_0_15_fu_230           |  16|   0|   16|          0|
    |stencil_buf_0_15_load_reg_5340    |  16|   0|   16|          0|
    |stencil_buf_0_17_2_reg_5393       |  16|   0|   16|          0|
    |stencil_buf_0_1_fu_174            |  16|   0|   16|          0|
    |stencil_buf_0_2_fu_178            |  16|   0|   16|          0|
    |stencil_buf_0_3_fu_182            |  16|   0|   16|          0|
    |stencil_buf_0_4_fu_186            |  16|   0|   16|          0|
    |stencil_buf_0_5_fu_190            |  16|   0|   16|          0|
    |stencil_buf_0_6_fu_194            |  16|   0|   16|          0|
    |stencil_buf_0_7_fu_198            |  16|   0|   16|          0|
    |stencil_buf_0_7_load_reg_5223     |  16|   0|   16|          0|
    |stencil_buf_0_8_fu_202            |  16|   0|   16|          0|
    |stencil_buf_0_8_load_reg_5228     |  16|   0|   16|          0|
    |stencil_buf_0_9_fu_206            |  16|   0|   16|          0|
    |stencil_buf_1_0_fu_238            |  16|   0|   16|          0|
    |stencil_buf_1_0_load_20_reg_5240  |  16|   0|   16|          0|
    |stencil_buf_1_0_load_reg_5234     |  16|   0|   16|          0|
    |stencil_buf_1_0_s_fu_234          |  16|   0|   16|          0|
    |stencil_buf_1_10_fu_278           |  16|   0|   16|          0|
    |stencil_buf_1_11_fu_282           |  16|   0|   16|          0|
    |stencil_buf_1_12_fu_286           |  16|   0|   16|          0|
    |stencil_buf_1_13_fu_290           |  16|   0|   16|          0|
    |stencil_buf_1_14_fu_294           |  16|   0|   16|          0|
    |stencil_buf_1_15_fu_298           |  16|   0|   16|          0|
    |stencil_buf_1_15_load_reg_5345    |  16|   0|   16|          0|
    |stencil_buf_1_17_2_reg_5399       |  16|   0|   16|          0|
    |stencil_buf_1_1_fu_242            |  16|   0|   16|          0|
    |stencil_buf_1_2_fu_246            |  16|   0|   16|          0|
    |stencil_buf_1_3_fu_250            |  16|   0|   16|          0|
    |stencil_buf_1_4_fu_254            |  16|   0|   16|          0|
    |stencil_buf_1_5_fu_258            |  16|   0|   16|          0|
    |stencil_buf_1_6_fu_262            |  16|   0|   16|          0|
    |stencil_buf_1_7_fu_266            |  16|   0|   16|          0|
    |stencil_buf_1_7_load_reg_5245     |  16|   0|   16|          0|
    |stencil_buf_1_8_fu_270            |  16|   0|   16|          0|
    |stencil_buf_1_8_load_reg_5251     |  16|   0|   16|          0|
    |stencil_buf_1_9_fu_274            |  16|   0|   16|          0|
    |stencil_buf_2_0_fu_306            |  16|   0|   16|          0|
    |stencil_buf_2_0_load_reg_5256     |  16|   0|   16|          0|
    |stencil_buf_2_0_s_fu_302          |  16|   0|   16|          0|
    |stencil_buf_2_10_fu_346           |  16|   0|   16|          0|
    |stencil_buf_2_11_fu_350           |  16|   0|   16|          0|
    |stencil_buf_2_12_fu_354           |  16|   0|   16|          0|
    |stencil_buf_2_13_fu_358           |  16|   0|   16|          0|
    |stencil_buf_2_14_fu_362           |  16|   0|   16|          0|
    |stencil_buf_2_16_2_reg_5351       |  16|   0|   16|          0|
    |stencil_buf_2_1_fu_310            |  16|   0|   16|          0|
    |stencil_buf_2_2_fu_314            |  16|   0|   16|          0|
    |stencil_buf_2_3_fu_318            |  16|   0|   16|          0|
    |stencil_buf_2_4_fu_322            |  16|   0|   16|          0|
    |stencil_buf_2_5_fu_326            |  16|   0|   16|          0|
    |stencil_buf_2_6_fu_330            |  16|   0|   16|          0|
    |stencil_buf_2_7_fu_334            |  16|   0|   16|          0|
    |stencil_buf_2_7_load_reg_5263     |  16|   0|   16|          0|
    |stencil_buf_2_8_fu_338            |  16|   0|   16|          0|
    |stencil_buf_2_9_fu_342            |  16|   0|   16|          0|
    |stencil_buf_3_0_fu_370            |  16|   0|   16|          0|
    |stencil_buf_3_0_load_reg_5270     |  16|   0|   16|          0|
    |stencil_buf_3_0_s_fu_366          |  16|   0|   16|          0|
    |stencil_buf_3_10_fu_410           |  16|   0|   16|          0|
    |stencil_buf_3_11_fu_414           |  16|   0|   16|          0|
    |stencil_buf_3_12_fu_418           |  16|   0|   16|          0|
    |stencil_buf_3_13_fu_422           |  16|   0|   16|          0|
    |stencil_buf_3_14_fu_426           |  16|   0|   16|          0|
    |stencil_buf_3_16_2_reg_5358       |  16|   0|   16|          0|
    |stencil_buf_3_1_fu_374            |  16|   0|   16|          0|
    |stencil_buf_3_2_fu_378            |  16|   0|   16|          0|
    |stencil_buf_3_3_fu_382            |  16|   0|   16|          0|
    |stencil_buf_3_4_fu_386            |  16|   0|   16|          0|
    |stencil_buf_3_5_fu_390            |  16|   0|   16|          0|
    |stencil_buf_3_6_fu_394            |  16|   0|   16|          0|
    |stencil_buf_3_7_fu_398            |  16|   0|   16|          0|
    |stencil_buf_3_7_load_reg_5277     |  16|   0|   16|          0|
    |stencil_buf_3_8_fu_402            |  16|   0|   16|          0|
    |stencil_buf_3_9_fu_406            |  16|   0|   16|          0|
    |stencil_buf_4_0_fu_434            |  16|   0|   16|          0|
    |stencil_buf_4_0_load_reg_5284     |  16|   0|   16|          0|
    |stencil_buf_4_0_s_fu_430          |  16|   0|   16|          0|
    |stencil_buf_4_10_fu_474           |  16|   0|   16|          0|
    |stencil_buf_4_11_fu_478           |  16|   0|   16|          0|
    |stencil_buf_4_12_fu_482           |  16|   0|   16|          0|
    |stencil_buf_4_13_fu_486           |  16|   0|   16|          0|
    |stencil_buf_4_14_fu_490           |  16|   0|   16|          0|
    |stencil_buf_4_16_2_reg_5365       |  16|   0|   16|          0|
    |stencil_buf_4_1_fu_438            |  16|   0|   16|          0|
    |stencil_buf_4_2_fu_442            |  16|   0|   16|          0|
    |stencil_buf_4_3_fu_446            |  16|   0|   16|          0|
    |stencil_buf_4_4_fu_450            |  16|   0|   16|          0|
    |stencil_buf_4_5_fu_454            |  16|   0|   16|          0|
    |stencil_buf_4_6_fu_458            |  16|   0|   16|          0|
    |stencil_buf_4_7_fu_462            |  16|   0|   16|          0|
    |stencil_buf_4_7_load_reg_5291     |  16|   0|   16|          0|
    |stencil_buf_4_8_fu_466            |  16|   0|   16|          0|
    |stencil_buf_4_9_fu_470            |  16|   0|   16|          0|
    |stencil_buf_5_0_fu_498            |  16|   0|   16|          0|
    |stencil_buf_5_0_load_reg_5298     |  16|   0|   16|          0|
    |stencil_buf_5_0_s_fu_494          |  16|   0|   16|          0|
    |stencil_buf_5_10_fu_538           |  16|   0|   16|          0|
    |stencil_buf_5_11_fu_542           |  16|   0|   16|          0|
    |stencil_buf_5_12_fu_546           |  16|   0|   16|          0|
    |stencil_buf_5_13_fu_550           |  16|   0|   16|          0|
    |stencil_buf_5_14_fu_554           |  16|   0|   16|          0|
    |stencil_buf_5_16_2_reg_5372       |  16|   0|   16|          0|
    |stencil_buf_5_1_fu_502            |  16|   0|   16|          0|
    |stencil_buf_5_2_fu_506            |  16|   0|   16|          0|
    |stencil_buf_5_3_fu_510            |  16|   0|   16|          0|
    |stencil_buf_5_4_fu_514            |  16|   0|   16|          0|
    |stencil_buf_5_5_fu_518            |  16|   0|   16|          0|
    |stencil_buf_5_6_fu_522            |  16|   0|   16|          0|
    |stencil_buf_5_7_fu_526            |  16|   0|   16|          0|
    |stencil_buf_5_7_load_reg_5305     |  16|   0|   16|          0|
    |stencil_buf_5_8_fu_530            |  16|   0|   16|          0|
    |stencil_buf_5_9_fu_534            |  16|   0|   16|          0|
    |stencil_buf_6_0_fu_562            |  16|   0|   16|          0|
    |stencil_buf_6_0_load_reg_5312     |  16|   0|   16|          0|
    |stencil_buf_6_0_s_fu_558          |  16|   0|   16|          0|
    |stencil_buf_6_10_fu_602           |  16|   0|   16|          0|
    |stencil_buf_6_11_fu_606           |  16|   0|   16|          0|
    |stencil_buf_6_12_fu_610           |  16|   0|   16|          0|
    |stencil_buf_6_13_fu_614           |  16|   0|   16|          0|
    |stencil_buf_6_14_fu_618           |  16|   0|   16|          0|
    |stencil_buf_6_16_2_reg_5379       |  16|   0|   16|          0|
    |stencil_buf_6_1_fu_566            |  16|   0|   16|          0|
    |stencil_buf_6_2_fu_570            |  16|   0|   16|          0|
    |stencil_buf_6_3_fu_574            |  16|   0|   16|          0|
    |stencil_buf_6_4_fu_578            |  16|   0|   16|          0|
    |stencil_buf_6_5_fu_582            |  16|   0|   16|          0|
    |stencil_buf_6_6_fu_586            |  16|   0|   16|          0|
    |stencil_buf_6_7_fu_590            |  16|   0|   16|          0|
    |stencil_buf_6_7_load_reg_5319     |  16|   0|   16|          0|
    |stencil_buf_6_8_fu_594            |  16|   0|   16|          0|
    |stencil_buf_6_9_fu_598            |  16|   0|   16|          0|
    |stencil_buf_7_0_fu_626            |  16|   0|   16|          0|
    |stencil_buf_7_0_load_reg_5326     |  16|   0|   16|          0|
    |stencil_buf_7_0_s_fu_622          |  16|   0|   16|          0|
    |stencil_buf_7_10_fu_666           |  16|   0|   16|          0|
    |stencil_buf_7_11_fu_670           |  16|   0|   16|          0|
    |stencil_buf_7_12_fu_674           |  16|   0|   16|          0|
    |stencil_buf_7_13_fu_678           |  16|   0|   16|          0|
    |stencil_buf_7_14_fu_682           |  16|   0|   16|          0|
    |stencil_buf_7_16_2_reg_5386       |  16|   0|   16|          0|
    |stencil_buf_7_1_fu_630            |  16|   0|   16|          0|
    |stencil_buf_7_2_fu_634            |  16|   0|   16|          0|
    |stencil_buf_7_3_fu_638            |  16|   0|   16|          0|
    |stencil_buf_7_4_fu_642            |  16|   0|   16|          0|
    |stencil_buf_7_5_fu_646            |  16|   0|   16|          0|
    |stencil_buf_7_6_fu_650            |  16|   0|   16|          0|
    |stencil_buf_7_7_fu_654            |  16|   0|   16|          0|
    |stencil_buf_7_7_load_reg_5333     |  16|   0|   16|          0|
    |stencil_buf_7_8_fu_658            |  16|   0|   16|          0|
    |stencil_buf_7_9_fu_662            |  16|   0|   16|          0|
    |tile_index_dim0_reg_4973          |  32|   0|   32|          0|
    |tile_index_dim1_reg_4979          |  32|   0|   32|          0|
    |tmp_12_reg_5414                   |   1|   0|    1|          0|
    |tmp_13_reg_5419                   |   1|   0|    1|          0|
    |tmp_17_reg_5042                   |   3|   0|    3|          0|
    |tmp_19_reg_5053                   |   1|   0|    1|          0|
    |tmp_29_reg_5158                   |   9|   0|    9|          0|
    |tmp_32_1_reg_5149                 |   1|   0|    1|          0|
    |tmp_3_reg_5109                    |  10|   0|   13|          3|
    |tmp_42_reg_5163                   |   1|   0|    1|          0|
    |tmp_43_reg_5167                   |   1|   0|    1|          0|
    |tmp_44_reg_5176                   |   1|   0|    1|          0|
    |tmp_45_reg_5185                   |   1|   0|    1|          0|
    |tmp_46_reg_5194                   |   1|   0|    1|          0|
    |tmp_47_reg_5203                   |   1|   0|    1|          0|
    |tmp_4_reg_5118                    |  10|   0|   13|          3|
    |tmp_54_1_reg_5435                 |   1|   0|    1|          0|
    |tmp_54_2_reg_5450                 |   1|   0|    1|          0|
    |tmp_54_3_reg_5470                 |   1|   0|    1|          0|
    |tmp_54_4_reg_5490                 |   1|   0|    1|          0|
    |tmp_54_5_reg_5510                 |   1|   0|    1|          0|
    |tmp_54_6_reg_5530                 |   1|   0|    1|          0|
    |tmp_54_7_reg_5550                 |   1|   0|    1|          0|
    |tmp_55_2_reg_5455                 |   1|   0|    1|          0|
    |tmp_55_3_reg_5475                 |   1|   0|    1|          0|
    |tmp_55_4_reg_5495                 |   1|   0|    1|          0|
    |tmp_55_5_reg_5515                 |   1|   0|    1|          0|
    |tmp_55_6_reg_5535                 |   1|   0|    1|          0|
    |tmp_55_7_reg_5555                 |   1|   0|    1|          0|
    |tmp_5_reg_5009                    |  32|   0|   32|          0|
    |tmp_6_reg_5021                    |  32|   0|   32|          0|
    |tmp_7_reg_5047                    |  10|   0|   13|          3|
    |tmp_reg_4985                      |  31|   0|   32|          1|
    |tmp_s_reg_4997                    |  31|   0|   32|          1|
    |icmp1_reg_5129                    |   0|   1|    1|          0|
    |icmp_reg_5105                     |   0|   1|    1|          0|
    |or_cond1_1_reg_5579               |   0|   1|    1|          0|
    |or_cond1_2_reg_5598               |   0|   1|    1|          0|
    |or_cond1_3_reg_5617               |   0|   1|    1|          0|
    |or_cond1_4_reg_5636               |   0|   1|    1|          0|
    |or_cond1_5_reg_5655               |   0|   1|    1|          0|
    |or_cond1_6_reg_5674               |   0|   1|    1|          0|
    |or_cond1_7_reg_5693               |   0|   1|    1|          0|
    |or_cond1_reg_5560                 |   0|   1|    1|          0|
    |tmp_32_1_reg_5149                 |   0|   1|    1|          0|
    |tmp_42_reg_5163                   |   0|   1|    1|          0|
    |tmp_43_reg_5167                   |   0|   1|    1|          0|
    |tmp_44_reg_5176                   |   0|   1|    1|          0|
    |tmp_45_reg_5185                   |   0|   1|    1|          0|
    |tmp_46_reg_5194                   |   0|   1|    1|          0|
    |tmp_47_reg_5203                   |   0|   1|    1|          0|
    |tmp_4_reg_5118                    |   0|  10|   13|          3|
    |tmp_7_reg_5047                    |   0|  10|   13|          3|
    +----------------------------------+----+----+-----+-----------+
    |Total                             |4032|  37| 4095|         26|
    +----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+---------------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  |    Source Object    |    C Type    |
+---------------------+-----+-----+------------+---------------------+--------------+
|ap_clk               |  in |    1| ap_ctrl_hs |       compute       | return value |
|ap_rst               |  in |    1| ap_ctrl_hs |       compute       | return value |
|ap_start             |  in |    1| ap_ctrl_hs |       compute       | return value |
|ap_done              | out |    1| ap_ctrl_hs |       compute       | return value |
|ap_idle              | out |    1| ap_ctrl_hs |       compute       | return value |
|ap_ready             | out |    1| ap_ctrl_hs |       compute       | return value |
|compute_flag         |  in |    1|   ap_none  |     compute_flag    |    scalar    |
|output_0_address0    | out |    9|  ap_memory |       output_0      |     array    |
|output_0_ce0         | out |    1|  ap_memory |       output_0      |     array    |
|output_0_we0         | out |    1|  ap_memory |       output_0      |     array    |
|output_0_d0          | out |   16|  ap_memory |       output_0      |     array    |
|output_1_address0    | out |    9|  ap_memory |       output_1      |     array    |
|output_1_ce0         | out |    1|  ap_memory |       output_1      |     array    |
|output_1_we0         | out |    1|  ap_memory |       output_1      |     array    |
|output_1_d0          | out |   16|  ap_memory |       output_1      |     array    |
|output_2_address0    | out |    9|  ap_memory |       output_2      |     array    |
|output_2_ce0         | out |    1|  ap_memory |       output_2      |     array    |
|output_2_we0         | out |    1|  ap_memory |       output_2      |     array    |
|output_2_d0          | out |   16|  ap_memory |       output_2      |     array    |
|output_3_address0    | out |    9|  ap_memory |       output_3      |     array    |
|output_3_ce0         | out |    1|  ap_memory |       output_3      |     array    |
|output_3_we0         | out |    1|  ap_memory |       output_3      |     array    |
|output_3_d0          | out |   16|  ap_memory |       output_3      |     array    |
|output_4_address0    | out |    9|  ap_memory |       output_4      |     array    |
|output_4_ce0         | out |    1|  ap_memory |       output_4      |     array    |
|output_4_we0         | out |    1|  ap_memory |       output_4      |     array    |
|output_4_d0          | out |   16|  ap_memory |       output_4      |     array    |
|output_5_address0    | out |    9|  ap_memory |       output_5      |     array    |
|output_5_ce0         | out |    1|  ap_memory |       output_5      |     array    |
|output_5_we0         | out |    1|  ap_memory |       output_5      |     array    |
|output_5_d0          | out |   16|  ap_memory |       output_5      |     array    |
|output_6_address0    | out |    9|  ap_memory |       output_6      |     array    |
|output_6_ce0         | out |    1|  ap_memory |       output_6      |     array    |
|output_6_we0         | out |    1|  ap_memory |       output_6      |     array    |
|output_6_d0          | out |   16|  ap_memory |       output_6      |     array    |
|output_7_address0    | out |    9|  ap_memory |       output_7      |     array    |
|output_7_ce0         | out |    1|  ap_memory |       output_7      |     array    |
|output_7_we0         | out |    1|  ap_memory |       output_7      |     array    |
|output_7_d0          | out |   16|  ap_memory |       output_7      |     array    |
|input_0_address0     | out |    9|  ap_memory |       input_0       |     array    |
|input_0_ce0          | out |    1|  ap_memory |       input_0       |     array    |
|input_0_q0           |  in |   16|  ap_memory |       input_0       |     array    |
|input_1_address0     | out |    9|  ap_memory |       input_1       |     array    |
|input_1_ce0          | out |    1|  ap_memory |       input_1       |     array    |
|input_1_q0           |  in |   16|  ap_memory |       input_1       |     array    |
|input_2_address0     | out |    9|  ap_memory |       input_2       |     array    |
|input_2_ce0          | out |    1|  ap_memory |       input_2       |     array    |
|input_2_q0           |  in |   16|  ap_memory |       input_2       |     array    |
|input_3_address0     | out |    9|  ap_memory |       input_3       |     array    |
|input_3_ce0          | out |    1|  ap_memory |       input_3       |     array    |
|input_3_q0           |  in |   16|  ap_memory |       input_3       |     array    |
|input_4_address0     | out |    9|  ap_memory |       input_4       |     array    |
|input_4_ce0          | out |    1|  ap_memory |       input_4       |     array    |
|input_4_q0           |  in |   16|  ap_memory |       input_4       |     array    |
|input_5_address0     | out |    9|  ap_memory |       input_5       |     array    |
|input_5_ce0          | out |    1|  ap_memory |       input_5       |     array    |
|input_5_q0           |  in |   16|  ap_memory |       input_5       |     array    |
|input_6_address0     | out |    9|  ap_memory |       input_6       |     array    |
|input_6_ce0          | out |    1|  ap_memory |       input_6       |     array    |
|input_6_q0           |  in |   16|  ap_memory |       input_6       |     array    |
|input_7_address0     | out |    9|  ap_memory |       input_7       |     array    |
|input_7_ce0          | out |    1|  ap_memory |       input_7       |     array    |
|input_7_q0           |  in |   16|  ap_memory |       input_7       |     array    |
|tile_index           |  in |   32|   ap_none  |      tile_index     |    scalar    |
|tile_num_dim0        |  in |   32|   ap_none  |    tile_num_dim0    |    scalar    |
|var_blur_y_extent_0  |  in |   32|   ap_none  | var_blur_y_extent_0 |    scalar    |
|var_blur_y_extent_1  |  in |   32|   ap_none  | var_blur_y_extent_1 |    scalar    |
|var_blur_y_min_0     |  in |   32|   ap_none  |   var_blur_y_min_0  |    scalar    |
|var_blur_y_min_1     |  in |   32|   ap_none  |   var_blur_y_min_1  |    scalar    |
+---------------------+-----+-----+------------+---------------------+--------------+

