# üõ∞Ô∏è UART ‚Äì Trabajo Pr√°ctico 2

**Arquitectura de Computadoras ‚Äì 2025**

---

## üìò Descripci√≥n General

Este proyecto implementa un **UART (Universal Asynchronous Receiver and Transmitter)** en **Verilog**, utilizando **M√°quinas de Estado Finitas (FSM)**.
Incluye los siguientes m√≥dulos principales:

1. **Generador de Baud Rate (`mod_m_counter`)**
   Controla la frecuencia de transmisi√≥n/recepci√≥n de datos.

2. **Receptor UART (`uart_rx`)**
   Detecta el bit de inicio, recibe los bits de datos y el bit de parada, ensamblando el byte recibido.

3. **Transmisor UART (`uart_tx`)**
   Env√≠a los bits en serie respetando la secuencia y tiempos del protocolo UART.

4. **FIFO**
   Implementa un buffer de datos para el almacenamiento temporal de los bytes recibidos o a transmitir.

5. **Antirrebotes (debounce)**
   Estabiliza las se√±ales provenientes de pulsadores f√≠sicos.

6. **ALU**
   Procesa los datos recibidos mediante operaciones aritm√©ticas y l√≥gicas.

7. **Top Module**
   Integra todos los componentes anteriores en un sistema funcional.

---

## ‚öôÔ∏è M√≥dulo Baud Rate

### Descripci√≥n

El m√≥dulo `mod_m_counter` genera una se√±al de tick (`max_tick`) a partir de la frecuencia del reloj del sistema, dividiendo la frecuencia para ajustar el **baud rate** deseado.

### Ejemplo:

Con un reloj de **100 MHz** y una velocidad de **19200 baudios**, se obtiene:

```
100 MHz / (19200 * 16) = 325 ticks
```

### C√≥digo del testbench `baud_rate_tb.v`

```verilog
module baud_rate_tb;

parameter N = 8;
parameter M = 163;

reg clk;
reg reset;
wire max_tick;
wire [N-1:0] q;

mod_m_counter #(.N(N), .M(M)) dut (
    .clk(clk),
    .reset(reset),
    .max_tick(max_tick),
    .q(q)
);

always #10 clk = ~clk;

initial begin
    clk = 0;
    reset = 1;
    #20 reset = 0;
    #200;
    $stop;
end

initial begin
    $monitor("Time=%0t | q=%d | max_tick=%b", $time, q, max_tick);
end

endmodule
```

---

## üì• M√≥dulo UART Rx

### Descripci√≥n

Recibe bytes en formato UART, sincronizando los bits de inicio, datos y parada mediante una FSM.
Se genera un pulso `rx_done_tick` al completar la recepci√≥n de un byte.

### Testbench `uart_rx_tb.v`

```verilog
`timescale 1ns / 1ps

module uart_rx_tb;

parameter DBIT = 8;
parameter SB_TICK = 16;
parameter M = 163;

reg clk, reset;
reg rx;
reg rd_uart;
wire s_tick;
wire rx_done_tick;
wire [7:0] dout;

integer i;
reg [7:0] data;

mod_m_counter #(.N(8), .M(M)) baud_gen (
    .clk(clk),
    .reset(reset),
    .max_tick(s_tick),
    .q()
);

uart_rx #(.DBIT(DBIT), .SB_TICK(SB_TICK)) dut (
    .clk(clk),
    .reset(reset),
    .rx(rx),
    .s_tick(s_tick),
    .rx_done_tick(rx_done_tick),
    .dout(dout)
);

always #10 clk = ~clk;

initial begin
    clk = 0; reset = 1; rd_uart = 0; rx = 1;
    #20 reset = 0;

    #500; data = 8'b10010101; rx = 0;
    #51041; for (i = 0; i < 8; i = i + 1) begin rx = data[i]; #51041; end
    rx = 1; #51041;

    #50000; data = 8'b10111101; rx = 0;
    #51041; for (i = 0; i < 8; i = i + 1) begin rx = data[i]; #51041; end
    rx = 1; #51041;

    #500; rd_uart = 1; #500; rd_uart = 0;
    #500; $finish;
end

initial begin
    $monitor("t=%0t | rx=%b | dout=%b | rx_done_tick=%b",
              $time, rx, dout, rx_done_tick);
end

endmodule
```

---

## üì§ M√≥dulo UART Tx

### Descripci√≥n

El transmisor UART env√≠a los bits de inicio, datos y parada con la temporizaci√≥n correcta.
Genera un pulso `tx_done_tick` al finalizar la transmisi√≥n de un byte.

### Testbench `uart_tx_tb.v`

```verilog
`timescale 1ns / 1ps

module uart_tx_tb;

parameter DBIT = 8;
parameter SB_TICK = 16;
parameter M = 163;

reg clk, reset;
reg wr_uart;
reg [7:0] w_data;
wire s_tick;
wire tx_done_tick;
wire tx;

mod_m_counter #(.N(8), .M(M)) baud_gen (
    .clk(clk),
    .reset(reset),
    .max_tick(s_tick),
    .q()
);

uart_tx #(.DBIT(DBIT), .SB_TICK(SB_TICK)) dut (
    .clk(clk),
    .reset(reset),
    .tx_start(wr_uart),
    .s_tick(s_tick),
    .din(w_data),
    .tx_done_tick(tx_done_tick),
    .tx(tx)
);

always #10 clk = ~clk;

initial begin
    clk = 0; reset = 1; wr_uart = 0; w_data = 8'h00;
    #20 reset = 0;

    #20 w_data = 8'b01001011; wr_uart = 1; #20; wr_uart = 0; #555400;
    #20 w_data = 8'b10110110; wr_uart = 1; #20; wr_uart = 0; #555400;

    $stop;
end

initial begin
    $monitor("t=%0t | w_data=%b | tx=%b | tx_done_tick=%b",
              $time, w_data, tx, tx_done_tick);
end

endmodule
```

---

## üí° Simulaci√≥n

Los testbenches permiten verificar el comportamiento de cada m√≥dulo por separado.
En **Vivado/ModelSim**, se pueden observar:

* La secuencia de bits transmitidos y recibidos.
* Los pulsos `rx_done_tick` y `tx_done_tick` que indican la finalizaci√≥n de transmisi√≥n o recepci√≥n.
* La se√±al `max_tick` del generador de baud rate.

---

## üß© Integraci√≥n en el M√≥dulo Top

El m√≥dulo `top.v` combina todos los componentes anteriores junto con la **ALU**, **FIFO** y **debounce**, permitiendo:

* Recepci√≥n de datos desde la PC.
* Procesamiento mediante la ALU.
* Visualizaci√≥n en LEDs y retransmisi√≥n del resultado.

---

## üìö Referencias

* Chu, P. P. *FPGA Prototyping by VHDL Examples: Xilinx Spartan-3 Version*. Wiley, 2008.
* Documentaci√≥n oficial de Xilinx Vivado Design Suite.

---