# 最大工作模式

​	系统内可以有一个以上的处理器(**多机系统**)，除了8086/8088作为"**中央处理器**"之外，还可以配置用于数值计算的[8087(数值协处理器)]()和用于I/O管理的[8089(I/O协处理器)]() 等。各个处理器发往总线的命令统一送往"总线控制器"，由它"仲裁"后发出。

## 最大模式下的系统控制信号

### 典型配置

- 8086 CPU
- 1片时钟发生器[8284]()
- 3片地址锁存器[8282]()
- 2片总线驱动器[8286]()(总线数据收发器) ([7LS2454]())
- 1片总线控制器[8288]()        

![image-20220509113559273](D:/Data/typora/photo/image-20220509113559273.png)

![image-20220515195319882](D:/Data/typora/photo/image-20220515195319882.png)

![image-20220515194919174](D:/Data/typora/photo/image-20220515194919174.png)       

### 系统控制信号

1. QS<sub>0</sub>、QS<sub>1</sub> ：**指令队列状态信号**，[输出]()。

​	用来表示总线周期的前一个状态中指令队列的状态。

其含义如下表所示。

![image-20220427121053138](D:/Data/typora/photo/image-20220427121053138.png)

2. <SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>：**总线周期状态信号**，[输出]()。

​		其不同组合表示CPU在当前总线周期所进行的操作类型。最大模式中，总线控制器[8288]()就是利用这些信号组合，产生访问存储器和I/O端口的控制信号。

   总线周期状态(<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>)中至少应有一个状态为低电平。当<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>都为高电平时表明操作过程即将结束，而另一个新的总线周期尚未开始，这时称为"无源状态"。而在总线周期的最后一个状态(即T<sub>4</sub>状态)，<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>中只要有一个信号改变，就表明是下一个新的总线周期开始。

3. LOCK：**总线封锁信号**，[输出、低电平有效]()。
   	当其为低电平时，系统中其它部件不得占有总线。

4. <SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>0</sub>：**总线请求/允许信号**，[双向]()。

5. **总线请求/允许信号**<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>0</sub>、<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>1</sub>：[双向]()

   ​	这两个引脚可供CPU以外的两个处理器分别通过一条申 请总线，主CPU响应后，在同一条线上输出总线允许信号。 <SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>0</sub>的优先级比<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>1</sub>的高。

# 最大模式下的总线读周期

![image-20220507114825744](D:/Data/typora/photo/image-20220507114825744.png)

