3.2.2频谱感知基带处理子系统的设计
基带处理子系统是频谱感知平台处理的核心部分，它全部有RTL级Verilog HDL代码实现，采用自顶向上的设计方法，各个模块独立编写、仿真、测试后， 按照系统格式要求进行封装，最后各个子模块拼接完成基带处理的整个子系统， 再加入配置模块进行子系统链路级仿真测试。
基带处理子系统通过FMC接口接收到ADC釆样信号之后，经过2倍的数字 下变频抽取滤波器处理、时域加窗处理、复FFT变换、频谱能量均值处理之后得 到一次60MHz频带感知的频谱能量数值。输入端是ADC采样后的信号，输出端 是平均之后的各个频点的频谱能量值。整个处理子系统稳定运行在200MHz时钟 频率下，其与基于Microblaze SOC系统和射频前端系统的数据通信均通过跨时钟 域FIFO完成对跨时钟域的处理。
