\documentclass[12pt,a4paper]{article}
\usepackage[latin1]{inputenc}
\usepackage[spanish]{babel}
\usepackage{graphicx}
\usepackage[left=1.3cm,right=1.3cm,top=1.8cm,bottom=4cm]{geometry}
\usepackage{lastpage}
\usepackage{marginnote}
\usepackage{multirow}
\usepackage{wallpaper}
\usepackage{fancyhdr}
\setlength{\headheight}{87pt} 
\pagestyle{fancy}\fancyhf{}
\renewcommand{\headrulewidth}{0pt} 
\setlength{\parindent}{0cm}
\newcommand{\tab}{\hspace*{2em}}
\newcommand\BackgroundStructure{
	\setlength{\unitlength}{1mm}
	\setlength\fboxsep{0mm}
	\setlength\fboxrule{0.5mm}
	\put(10, 10){\fcolorbox{black}{white!10}{\framebox(192,247){}}}
	\put(10, 262){\fcolorbox{black}{white!10}{\framebox(192, 31){}}}
}

%-------------------------ENCABEZADO---------------
\fancyhead[L]{\begin{tabular}{l r | l r}	
		\textbf{Proyecto} & 1 & \textbf{P√°gina} & \thepage/\pageref{LastPage} \\
		\textbf{Trabajo} & Desarrollo de un controlador & \textbf{Actualizado en:} & 27/08/2016 \\
		\textbf{} &  VGA & \textbf{Revisado en:} & 30/08/2016 \\
		\textbf{Grupo} & 1 & \textbf{Dise√±adores} & Keylor Mena Venegas \\
		\textbf{Revisado por:} & Alfonso Chac√≥n Rodr√≠guez & \textbf{ } & Luis Leon Vega \\
		\textbf{} & & \textbf{ } & Luis Merayo Gatica
	\end{tabular}}
	
	\begin{document}
		\AddToShipoutPicture{\BackgroundStructure}
		
		\section*{\textit{Resumen}}
		
		Se debe realizar un controlador para realizar la lectura y escritura del m√≥dulo RTC V3023. Los datos del sistema deben poder ser desplegados en un monitor LCD mediante el protocolo VGA. Ante ello, se debe realizar un controlador para el RTC y para la VGA. Asimismo, se deben poder ajustar la hora, activar la alarma y el cron√≥metro de forma descendente mediante botones e interruptores dispuestos en la FPGA Nexys 4.\\
		
		\section*{\textit{Introduccion}} 
		Este proyecto consiste en realizar un controlador de m√≥dulos RTC (Real Time Controller), espec√≠ficamente para el m√≥dulo V3023. Este controlador ser√° capaz de escribir y leer dicho m√≥dulo para obtener par√°metros de reloj, cron√≥metro y alarma. \\
		Asimismo, para poder desplegar la informaci√≥n relevante de los par√°metros anteriores, se conectar√° un monitor LCD mediante el protocolo VGA. Por otro lado, para poder programar y dar instrucciones al circuito, se deber√°n usar los botones se√±alados en el instructivo y algunos interruptores. \\
		Finalmente, el conjunto es un circuito que permita controlar el m√≥dulo y comunicar al usuario mediante los botones y el monitor LCD, donde √©l podr√° recibir la informaci√≥n relevante y poder modificar dicha informaci√≥n.\\
		
		\section{Objetivos}
		\begin{itemize}
			\item Dise√±ar un controlador de RTC que permita leerlo y programarlo mediante una interfaz de usuario consistente en botones incorporados dentro de la FPGA (Nexys 4) y un monitor comunicado a trav√©s del protocolo VGA.
			\item Investigar el funcionamiento del m√≥dulo RTC y el protocolo de comunicaci√≥n del mismo.
			\item Dise√±ar un controlador para el m√≥dulo RTC, cuyo bus de datos y direcciones est√©n multiplexados.
			\item Cumplir con las reglas de temporizado del sistema, en especial, con el protocolo de comunicaci√≥n del m√≥dulo RTC.
			\item Combinar el controlador de RTC con un controlador VGA para poder desplegar la informaci√≥n del m√≥dulo al usuario. Este m√≥dulo VGA ser√° adaptado del proyecto anterior.
			\item Desarrollar un banco de pruebas (testbench) para poder emular el comportamiento del m√≥dulo RTC con la finalidad de comprobar el funcionamiento del circuito controlador.
		\end{itemize}
		
		\section{Descripci√≥n del sistema}
		El sistema se puede dividir en cuatro subsistemas, para facilitar el dise√±o dividimos el sistema en 4 grandes partes, el controlador de la pantalla, el controlador para el RTC, el control de usuario y  una memoria principal. √âstos subsistemas, pueden ser desarrollados de manera separada siempre que se tenga el cuidado necesario con los datos que comparten entre los bloques, para este efecto se desarrollo una memoria con 2 registros que se actualizan entre ellos al activar banderas. En la Fig. \ref{fig:sistema} se puede observar la composici√≥n general del sistema. \\[2ex]
		
		\begin{figure}[hbtp]
			\centering
			\includegraphics[height=8.5cm, width=18cm]{img/Subsistemas.jpg}
			\caption{Diagrama de modulos principales del sistema.}
			\label{fig:sistema}
		\end{figure}
		
		\subsection{Controlador de la pantalla}
		Para el perif√©rico de despliegue de datos se ha solicitado emplear un monitor LCD controlado mediante el protocolo VGA (Video Graphics Array), con la finalidad de aprovechar el desarrollo del proyecto anterior y adaptando algunas cosas para poder incorporar datos dentro de la imagen que se desplegar√° en el monitor.
		\subsubsection{Diagrama de primer nivel}  \label{sec:VGA_pn}
		Para efectos del circuito, este debe tener acceso a los datos procedentes del buffer de memoria que contendr√° la informaci√≥n que emite el RTC. Para ello, se ha puesto un banco de 16 registros (11 aprovechados) direccionados mediante un bus de direcciones de 4 bits y 8 bits de datos. Asimismo, se deben colocar las entradas y salidas pertinentes del protocolo, que son las salidas de sincron√≠a y las salidas de color. \\[2ex]
		
		\begin{figure}[hbtp]
			\centering
			\includegraphics[width=15cm]{img/VGAPrimerNivel.png}
			\caption{Diagrama de primer nivel VGA}
			\label{fig:vgaPrimerNivel}
		\end{figure}
		
		A como es posible observar en la figura \ref{fig:vgaPrimerNivel}, existen dos buses que permiten obtener la informaci√≥n que ser√° desplegada en la pantalla. El bus "AdrMem" permite direccionar el registro de la memoria de datos al registro que va a ser refrescado y el bus "DataMem" recopila la informaci√≥n del registro direccionado mediante "AdrMem". Esta comunicaci√≥n es de solo lectura y solo ser√° efectuada durante la sincron√≠a vertical, que no contiene imagen para evitar glitches y cambios en el registro inesperados que vayan a afectar la nitidez de la imagen. \\[2ex]
		Para concluir este apartado, la interfaz se definir√° mediante im√°genes para cargar una interfaz agradable al usuario, esto aprovechando la capacidad de s√≠ntesis de memoria ROM en el entorno de Xilinx. \\[2ex]
		
		\subsubsection{Diagrama de segundo nivel} \label{sec:VGA_sn}
		Adentrando en el dise√±o, se pueden identificar tres grandes bloques que componen el control de pantalla, donde es posible generar los datos, generar las se√±ales de posici√≥n y sincron√≠a y las se√±ales de los colores.
		
		\begin{figure}[hbtp]
			\centering
			\includegraphics[width=18cm]{img/VGASegundoNivel.png}
			\caption{Diagrama de primer nivel VGA}
			\label{fig:vgaSegundoNivel}
		\end{figure}
		
		Como es posible apreciar en la figura \ref{fig:vgaSegundoNivel}, el primer bloque es el de "Contadores y generadores sincron√≠a", que permite generar las se√±ales de sincronizaci√≥n del monitor LCD y, adem√°s, generar la posici√≥n de la pantalla en la que se ubica el cursor. Esto √∫ltimo es clave para la etapa de "Generador de datos", que decidir√° los datos que ser√°n pintados y las memorias que ser√°n consultadas. \\[2ex]
		
		El bloque "Generador de datos" permitir√° producir las se√±ales de color primitivo (2 bits por color) de la imagen que ser√° pintada en la pantalla con base a los datos que se registren mediante los buses "AdrMem" y "DataMem", cuyos datos se almacenar√°n en un buffer de memoria de video. Basado en los datos de este buffer, se determinar√° el dato que se ilustrar√° (n√∫mero) mediante un posicionamiento en memoria. Los datos que saldr√°n en la direcci√≥n ser√°n generados por un contador de 12 d√≠gitos y su proceso de incremento estar√° condicionado por el VSync para poder actualizar el buffer en momentos de sincron√≠a, donde se no pintan pixeles. Por otro lado, las posiciones de memoria ser√°n determinantes para consultar la memoria ROM que contendr√° la interfaz y los n√∫meros. \\[2ex]
		Por otro lado, el "Control de salida" permite decodificar el color en 2 bits en 4 bits mediante el duplicado. Asimismo, apaga los bits de salida en caso de entrar en etapa de sincron√≠a, indicado mediante la entrada de "Blank". Esto evitar√° enviar datos en caso de ubicarse en un proceso de tiempo prohibido en la pantalla. \\[2ex]
		
		
		\subsubsection{Diagrama de tercer nivel}
		Profundizando a√∫n m√°s en el dise√±o, los bloques se pueden descomponer m√°s haciendo evidente la presencia de una memoria ROM que contiene la informaci√≥n de la interfaz gr√°fica de usuario, que est√° subdividida en la memoria ROM de interfaz y la memoria ROM de los n√∫meros, ya que todo el entorno es visual (v√©ase figura \ref{fig:vgaTercerNivel}).\\[2ex]
		Asimismo, el generador de datos est√° compuesto por un direccionador de memoria mediante punteros y un banco de registros que ayudan a tener los datos estables para su uso. Dependiendo de la posici√≥n del cursor en la pantalla (CntX) y (CntY) y los datos de los registros, es posible direccionar a un campo espec√≠fico de la memoria ROM de n√∫meros y hacer el intercambio entre ROM de interfaz y ROM de n√∫meros.\\[2ex]
		
			\begin{figure}[hbtp]
				\centering
				\includegraphics[width=18cm]{img/VGATercerNivel.png}
				\caption{Diagrama de primer nivel VGA}
				\label{fig:vgaTercerNivel}
			\end{figure}
			\begin{figure}[hbtp]
				\centering
				\includegraphics[width=13cm]{img/VGAInterfaz.png}
				\caption{Diagrama de primer nivel VGA}
				\label{fig:vgaInterfaz}
			\end{figure}
		
		Por otro lado, se encuentran los contadores y generadores de sincron√≠a, que est√°n compuestos por dos contadores y un bloque combinacional. El primer contador gobierna el conteo horizontal (CntX) y, a su vez, regula la velocidad de conteo descartando los 2 primeros bits menos significativos, por lo cual, el contador es de 12 bits para abarcar las 800 l√≠neas horizontales. Este contador env√≠a una se√±al de conteo al contador vertical, quien gobierna la posici√≥n vertical (CntY). El bloque combinacional permite generar las se√±ales VSync y HSync dependiendo de la magnitud del conteo CntX y CntY, as√≠ como, la se√±al de Blank, donde no debe existir se√±al de color por encima de 0V.\\[2ex]
		El Control de salida permite, a como se explic√≥ en el apartado anterior, expandir los bits de color para poder generar una se√±al de 12 bits de color. Asimismo, es gobernado por el Blank que pone en ceros todos los bits de color en tiempos de zona prohibida. \\[2ex]
		Para finalizar, las memorias tienen un dimensionamiento de 307200 espacios de memoria para albergar la interfaz de usuario (640X480) (figura \ref{fig:vgaInterfaz}) y de 24000 espacios para albergar las im√°genes de los n√∫meros (figura \ref{fig:vgaNumeros}). Los datos de estas memorias ser√°n generadas por un script de Matlab y se cargar√°n mediante un archivo de texto con 6 bits. \\[2ex]
		
		
		\begin{figure}[hbtp]
			\centering
			\includegraphics[width=1cm]{img/VGANumeros.png}
			\caption{Diagrama de primer nivel VGA}
			\label{fig:vgaNumeros}
		\end{figure}
		
		Cabe destacar que, la interfaz tiene espacios azules para indicarle al sistema de punteros cuando debe hacer cambio de imagen por un n√∫mero. Esto se hizo con la finalidad de ahorrar espacio en la Nexys y optimizar el c√≥digo, ya que existieron problemas debido al rendimiento en tiempo de todo el bloque VGA.\\[2ex]
		
		\subsection{Control de usuario}
		Para poder controlar el acceso del usuario, que se comunica por medio de 3 botones que indican que se quiere cambiar, el reloj, el timer o la alarma, y para moverse entre los registros de datos y aumentar o disminuir sus valores y 3 interruptores que [ermiten realizar estos cambios.\\ 
		
		\subsubsection{Diagrama de primer nivel}
		el control de usuario posee 3 interruptores y 3 botones para que el usuario elija los datos y que desea cambiar. Ademas posee entradas y salidas de memoria para poder alterar los registros y escribirlos en la rtc. Se puede notar esto en la figura \ref{fig:PrimerNivelcontrolusr}.
		
		\begin{figure}[htbp]
			\centering
			\includegraphics[height=3cm, width=10cm]{img/nivel1_contusr.jpg}
			\caption[1erNivel]{Diagrama de primer nivel del control de usuario.}
			\label{fig:PrimerNivelcontrolusr}
		\end{figure}
		
		\subsubsection{Diagrama de segundo nivel}
		En este diagrama mostrado en la Fig. \ref{fig:SegundoNivelControlusr} se muestra como se pretende realizar el control de usuario, el cual consiste en tan solo dos bloques.\\[2ex]
		
		Consiste un un control de acceso que controla el cambio de los valores de los registros y el control de sus direcciones en el registro. El registro almacenara los cambios que se desean realizar en la memoria y una etapa de salida que controla los momentos donde se escribe en la rtc los cambios que se desean en la rtc.\\[2ex]
		
		
		\begin{figure}[htbp]
			\centering
			\includegraphics[height=7cm, width=16cm]{img/nivel2_contusr.jpg}
			\caption[1erNivel]{Diagrama de segundo nivel del Teclado.}
			\label{fig:SegundoNivelControlusr}
		\end{figure}
		
		\subsection{Controlador del RTC}
		Para la implementaci√≥n de esta interfaz que va a permitir la comunicaci√≥n entre la FPGA y el RTC, se desarroll√≥ 7 bloques principales divididos en una jerarqu√≠a de 3 niveles, se puede ver en la figura \ref{fig:Jrtc}. Existen 3 bloques principales uno de inicializacion, un while true, que permite la lectura continua de los datos de la rtc, y una de programaci√≥n que permite actualizar los cambios del control de usuario, este consta del punto visto anteriormente del control de usurio.\\ [2ex]
		Ademas existen 2 bloques que permiten un bloque que permite leer y escribir datos, esta activa un control que esta basado en los tiempos de la figura \ref{fig:DTE} y la figura \ref{fig:DTL}, como se puede notar existen muchas similitudes entre ambos ciclos, para esto llamaremos a esta diferencia "ciclo" de esta manera podemos armar el cuadro de figura \ref{fig:CTS}\\[2ex]
		Este diagrama muestra los cambios que deben ocurrir seg√∫n los tiempos del timer dentro del modulo, al llegar el tiempo final saca una bandera indicando el final.\\ [2ex]
		\begin{figure}[htbp]
			\centering
			\includegraphics[height=9cm, width=16cm]{img/JerarquiaRTC.jpg}
			\caption[3erNivel]{jerarqu√≠a de la RTC.}
			\label{fig:Jrtc}
		\end{figure}
		\begin{figure}[htbp]
			\centering
			\includegraphics[height=9cm, width=16cm]{img/diagramatiempoescritura.jpg}
			\caption[3erNivel]{Diagrama de tiempos completo del ciclo de escritura.}
			\label{fig:DTE}
		\end{figure}
		\begin{figure}[htbp]
			\centering
			\includegraphics[height=9cm, width=16cm]{img/diagramatiempolectura.jpg}
			\caption[3erNivel]{Diagrama de tiempos completo del ciclo de lectura.}
			\label{fig:DTL}
		\end{figure}
		\begin{figure}[htbp]
			\centering
			\includegraphics[height=9cm, width=16cm]{img/cuadrotiemposalida.jpg}
			\caption[3erNivel]{cuadro de tiempos del control de salida.}
			\label{fig:CTS}
		\end{figure}
		\subsubsection{nivel 1 control RTC}
		Para este nivel se requiere la entrada y salida de datos al registro de memoria de coneccion y tiene las salidas necesarias para controlar la RTC, esto se nota en la figura \ref{fig:nivel1RTC}.\\[2ex]
		\begin{figure}[htbp]
			\centering
			\includegraphics[height=9cm, width=16cm]{img/nivel1_RTC.jpg}
			\caption[3erNivel]{nivel 1 del RTC}
			\label{fig:nivel1RTC}
		\end{figure}
		\subsubsection{nivel 2 RTC}
		Como se menciono antes existen 6 maquina de estados agrupados en 3 jerarqu√≠as.\\[2ex]
 		La primera maquina de estados es la de inicializacion, esta tiene un bit de entrada para su inicializacion. Ademas posee salidas de datos y direcci√≥n  y bits W y R, que siempre est√°n en cero y se conectan a las maquinas de lectura y escritura respectivamente, esto responde al flujo de la figura \ref{fig:FMEI}.\\[2ex]
		La maquina encargada del proceso while true responde al flujo de la figura, esta tiene un bit para la iniciaci√≥n de la maquina y un bit que indica que finalizo el proceso, de igual manera un bit que indica que la maquina de estados siguiente termino su proceso para que esta salte entre estados y igual que la maquina pasada tiene las se√±ales W y R y la salida de datos y direcci√≥n.\\[2ex]
		Siguiendo la jerarqu√≠a, existen 2 maquinas, escritura y lectura, estas respetan los flujos de la figura \ref{fig:FML} y \ref{fig:FME}, estas tienen las entradas de datos y direcci√≥n y la se√±al r y w respectivamente y tiene solo una salida de datos y r y w de esta manera las maquina controla que dato sale, si la direccion y o el dato, ademas tiene el bit de ciclo que determina si esta en el ciclo de escritura o lectura, como se nota en los flujos, el bit de ciclo no depende de la maquina, sino de la parte del programa donde esta se encuentre.\\[2ex]
		Por ultimo el control de salida responde al cuadro de la figura \ref{fig:CTS} a este le entra, el bit de activaci√≥n que sale de la maquina de escritura o lectura, y entran los datos del ciclo y dato que salen dependiendo del tiempo; internamente este tiene un timer, con el fin de llevar el tiempo desde la activaci√≥n, y dependiendo del tiempo que transcurre genera los cambios de la figura \ref{fig:CTS}. \\[2ex]
		\begin{figure}[htbp]
			\centering
			\includegraphics[height=9cm, width=16cm]{img/FlujoInit.jpg}
			\caption[3erNivel]{flujo de datos de la maquina de estados de inicializacion}
			\label{fig:FMEI}
		\end{figure}
		\begin{figure}[htbp]
			\centering
			\includegraphics[height=9cm, width=16cm]{img/FlujoLec.jpg}
			\caption[3erNivel]{flujo de datos de la maquina de lectura}
			\label{fig:FML}
		\end{figure}
		\begin{figure}[htbp]
			\centering
			\includegraphics[height=9cm, width=16cm]{img/FlujoEsc.jpg}
			\caption[3erNivel]{flujo de datos de la maquina de Escritura}
			\label{fig:FME}
		\end{figure}
		\subsection{Control general de la RTC}
		
		Debido a que existen muchas maquinas con diferentes jerarquia se ocupa dise√±ar una maquina de estado genral que controle y vigile el funcionamiento entre la maquinas de estados.
		Esta maquina posee 5 niveles la inicializacion de la RTC, la inicializacion de la RTC en cero, el inico de lectura continua, la solicutud de escritura y la escritura de los cambios en la memoria.
		
		\subsubsection{inicializacion}
		
		Este consta del primer estado del control de la RTC, este estado consta de los parametros de e instrucciones que deban introducirse en la RTC para que esta comience a correr el tiempo, ademas de la escriura de la mascaras en los estados 0 y 1 de la RTC, que nos permiten poner las banderas del timer y iniciar con el cronometro detenido.
		Aparte de ser el estado inicial de toda la RTC, este es el estodo donde este vuelve cada vez que es reinicia.
		
		\subsubsection{inicializacion de la memoria en cero}
		
		El objetivo de este estado es que todos los datos de la memoria inicie en valores conocidos cada vez que se reinicia o inicia la RTC. Para este efecto se aprovechara el efecto de escritura en la rtc que tiene el control de usuario. 
		Como el control de usuario escribe lo que este en la memoria, mas un cambio en la RTC, en la RTC. Si no existe cambios en la memoria en la RTC se escribiran los valore iniciales de la memoria, como esta inicia en cero, la RTC iniciara a contar desde cero.
		
		\subsubsection{lectura continua}
		
		 Este bloque es el que lee los valores que se encuentra cambiando en la RTC, este es el modulo que actualiza constantemente los valores de la RTC en la memoria dentro de la FPGA.
		 Este estado genera una pausa mientras la memoria se estabiliza para mea estados. 
		\subsubsection{solicitud de control de usuario}
		
		Para controlar la escritura en el control de usuario no se escribir· dentro de la RTC todo el tiempo, solo cuando termine el ciclo de lectura continua y el usurario este realizando cambios, este es un estado transitorio, en este estado puede pasar al estado de lectura continua o a la escritura de cambios
		
		\subsubsection{escritura de cambios}
		
		Esta etapa activa el control de usuario para poder alterar los valores de la RTC con los valores que el usuario desea alterar. Esta estap solo se accede cuando el usurio desea realizar cambios en la RTC.
		
		
		\subsubsection{solicitud de control de usuario}
		
		Para controlar la escritura en el control de usuario no se escribir√° dentro de la RTC todo el tiempo, solo cuando termine el ciclo de lectura continua y el usurario este realizando cambios, este es un estado transitorio, en este estado puede pasar al estado de lectura continua o a la escritura de cambios
		
		\subsubsection{escritura de cambios}
		
		Esta etapa activa el control de usuario para poder alterar los valores de la RTC con los valores que el usuario desea alterar. Esta estap solo se accede cuando el usurio desea realizar cambios en la RTC.
		
		
		\section{Datos y resultados}
		\subsection{Simulaciones}
		 Se realizÛ la simulacion post-sÌntesis de todos los mÛdulos del proyecto, de manera que se pueda realizar una verificacion de su funcionamiento, y del cumplimiento de los tiempos de escritura y lectura en la RTC.
		\subsubsection{Simulaciones VGA}
		 	Para el diseÒo del controlador VGA, se tenÌa que verificar el funcionamiento de la misma con respecto a los datos consultados a la memoria de registros de la RTC. Para ello, se ha realizado una simulaciÛn para verificar la funcionalidad del controlador VGA. Para este caso, la simulaciÛn de comprobaciÛn consta de dos partes importantes: la simulaciÛn en ISim y la traducciÛn de los datos brindados para graficarlos en un script de Matlab.\\[2ex]
		 	Previo a simular, se tomar· el punto de decenas en el dÌa, que se encuentra en el punto en Y 130, de acuerdo con la imagen  \ref{fig:punteros}. Seguidamente, se verificar· el cambio en el script de Matlab en comparativa con los datos que ingresaron e la figura \ref{fig:matlab}. \\[2ex]
		 	
		 	\begin{figure}[htbp]
		 		\centering
		 		\includegraphics[height=12cm]{img/Punteros.png}
		 		\caption[3erNivel]{Punteros de memoria}
		 		\label{fig:PunterosVGA}
		 	\end{figure}
		 	
		 	\begin{figure}[htbp]
		 		\centering
		 		\includegraphics[width=16cm]{img/SimVGA1.PNG}
		 		\caption[3erNivel]{Transiciones de datos.}
		 		\label{fig:SimVGA1}
		 	\end{figure}
		 	
		 	\begin{figure}[htbp]
		 		\centering
		 		\includegraphics[width=16cm]{img/SimVGA2.PNG}
		 		\caption[3erNivel]{Tiempo de pulso HSync - Se cumple}
		 		\label{fig:SimVGA2}
		 	\end{figure}
		 	
		 	\begin{figure}[htbp]
		 		\centering
		 		\includegraphics[width=16cm]{img/SimVGA3.PNG}
		 		\caption[3erNivel]{Tiempos en HSync - Porches}
		 		\label{fig:SimVGA3}
		 	\end{figure}
		 	
		 	\begin{figure}[htbp]
		 		\centering
		 		\includegraphics[width=16cm]{img/SimVGA4.PNG}
		 		\caption[3erNivel]{Tiempos en HSync en general}
		 		\label{fig:SimVGA4}
		 	\end{figure}
		 	
		 	\begin{figure}[htbp]
		 		\centering
		 		\includegraphics[width=16cm]{img/SimVGA5.PNG}
		 		\caption[3erNivel]{Tiempos en VSync}
		 		\label{fig:SimVGA5}
		 	\end{figure}
		 	
		 	\begin{figure}[htbp]
		 		\centering
		 		\includegraphics[width=16cm]{img/matlab.png}
		 		\caption[3erNivel]{Tiempos en HSync en general}
		 		\label{fig:matlab}
		 	\end{figure}
		\subsubsection{Simulaciones RTC}
		\begin{figure}[htbp]
			\centering
			\includegraphics[height=9cm, width=16cm]{img/tiemposSynt.jpeg}
			\caption[3erNivel]{Captura de simulaciÛn post-sÌntesis}
			\label{fig:SPS}
		\end{figure}
		\subsection{Tiempos RTC simulacion post-sÌntesis}
		
		\begin{figure}[htbp]
			\centering
			\includegraphics[height=9cm, width=16cm]{img/tiempospost.jpeg}
			\caption[3erNivel]{Tiempos de la simulaciÛn post-sÌntesis}
			\label{fig:TPS}
		\end{figure}
		\subsection{Mediciones}
		 Es importante considerar el consumo de potencia de la implementaciÛn del diseÒo en la FPGA y el ·rea ocupada dentro del Artix7, chip de FPGA que trae integrada la FPGA Nexys 4. En la Tabla \ref{tab:consumo} es posible observar algunos par·metros de consumo de potencia (obtenidos por medio del XPower Analizer) y los recursos brindados por la conclusiÛn de la sÌntesis: \\[2ex]
		 
		 \begin{table}[htb]
		 	\centering
		 	\caption{Consumo de recursos de la FPGA}
		 	\begin{tabular}{c|c}
		 		Recurso & Consumo \\
		 		\hline
		 		\hline
		 		Potencia & 89mW \\
		 		Slices ocupadas & 1\% \\
		 		Registros & < 1\% \\
		 		MUX & 3\% \\
		 		IO & 14\% \\
		 		LUTs lÛgicos & 1\% \\
		 		LUT FF & 1419\\ 
		 		DSP48E1 & 1\% \\
		 		Reloj M·ximo & 111.592MHz \\
		 	\end{tabular}
		 	\label{tab:consumo}
		 \end{table}
		\subsection{Mediciones en analizador lÛgico}
		 \begin{figure}[htbp]
		 	\centering
		 	\includegraphics[height=9cm, width=16cm]{img/analizador1.jpeg}
		 	\caption[3erNivel]{Captura 1 del analizador lÛgico}
		 	\label{fig:CA1}
		 \end{figure}
		 \begin{figure}[htbp]
		 	\centering
		 	\includegraphics[height=9cm, width=16cm]{img/analizador2.jpeg}
		 	\caption[3erNivel]{Captura 2 del analizador lÛgico}
		 	\label{fig:CA2}
		 \end{figure}
		 \begin{figure}[htbp]
		 	\centering
		 	\includegraphics[height=9cm, width=16cm]{img/analizador3.jpeg}
		 	\caption[3erNivel]{Captura 3 del analizador lÛgico}
		 	\label{fig:CA3}
		 \end{figure} 
		 \begin{figure}[htbp]
		 	\centering
		 	\includegraphics[height=9cm, width=16cm]{img/analizador4.jpeg}
		 	\caption[3erNivel]{Captura 4 del analizador lÛgico}
		 	\label{fig:CA4}
		 \end{figure}
		 \begin{figure}[htbp]
		 	\centering
		 	\includegraphics[height=9cm, width=16cm]{img/analizador5.jpeg}
		 	\caption[3erNivel]{Captura 5 del analizador lÛgico}
		 	\label{fig:CA5}
		 \end{figure}
		 \begin{figure}[htbp]
		 	\centering
		 	\includegraphics[height=9cm, width=16cm]{img/analizador6.jpeg}
		 	\caption[3erNivel]{Captura 6 del analizador lÛgico}
		 	\label{fig:CA6}
		 \end{figure}
		 \begin{figure}[htbp]
		 	\centering
		 	\includegraphics[height=9cm, width=16cm]{img/analizador7.jpeg}
		 	\caption[3erNivel]{Captura 7 del analizador lÛgico}
		 	\label{fig:CA7}
		 \end{figure}
		
<<<<<<< HEAD
		\section{An·lisis de datos y resultados}
		\subsection{An·lisis de la RTC}
		 La comunicaciÛn de la RTC con el circuito, como se mencionÛ anteriormente, se realizÛ por medio de maquinas de estado, y directamente con la de control de salida, cuya funcion es activar las seÒales, como CS, AD, RD, y WR las cuales permiten leer y escribir del dispositivo. Seg˙n las hoja de datos del V3023[1], estas cuatro seÒales deben respetar tiempos mÌnimos de acciÛn para validar cualquier procedimiento, de no ser asi podria interpretarse un dato no v·lido.\\
		 
		 De la simulaciÛn post-sÌntesis, figura \ref{fig:SPS} , se obtuvieron los tiempos que dura cada una de las seÒales en el proceso de lectura y escritura, ambos procesos, figura \ref{fig:TPS}, tienen una duraciÛn de 300ns en total, y todas las seÒales respetan lo mÌnimo segun el datasheet, cabe destacar que la duraciÛn resultÛ ser un poco mas extensa en el momento de programarlo en la FPGA, sin embargo eso no causÛ problemas, ya que mientras sean mayores a los valores minimos es aceptable.\\ 
		 
		 En la figura \ref{fig:SPS}, adem·s se verificÛ que la seÒal AD se activara y desativara un tiempo mÌnimo de 5ns y 10ns antes y despues, respectivamente, de las dem·s seÒales, con el fin de establecer si se va a escribir o leer una direcciÛn o un dato.\\
		 
		 El control de usuario, el cual contenÌa adem·s el control de programacion de la RTC, al ser un mÛdulo que combinaba muchos procesos, tenia muchos errores, lo cual no permitÌa la correcta escritura en la RTC, por lo cual se decidiÛ separarlos.\\ 
		 
		 A partir de lo anterior el control de la RTC, en general, se realizÛ de una manera estructurada, con ayudada el mÈtodo de la factorizaciÛn de m·quinas de estado, lo cual permite una b˙squeda de errores m·s rapida, y la modificacion de aspectos del diseÒo sin afectarlo en su totalidad.
		 
		\subsection{An·lisis del consumo de recursos}
		 Como se aprecia en el Cuadro 1, el reloj m·ximo al cual puede correr el programa es de 111,592 MHz, lo cual es lo suficientemente eficiente  y optimizado, para correr a la frecuencia que se utilizo de 100 MHz. Anterior a este rendimiento se encontro el problema de que la frecuencia maxima era de aproximadamente 89 MHz, la causa fue el diseÒo del controlador de VGA, el cual disponia de muchas operaciones lÛgicas, las cuales por lo general generan retrasos considerables en las seÒales y rutas de datos muy extensas en tiempo, por lo cual, para corregir el error, se rediseÒaron ciertas secciones del cÛdigo de VGA.\\
		 
	     La potencia consumida por el circuito es de 89mW, por lo que si se considera la cantidad de Flip Flops utilizados, asÌ como el mÈtodo que se utilizÛ para crear la parte visual de la VGA,es decir cargar imagenes a la FPGA para dibujar los numeros, y la cantidad de maquina de estado, el consumo de es relativamente alto.\\
	     
	     \subsection{An·lisis de la VGA}
	     Para el controlador de VGA, los gr·ficos se desplegaron de acuerdo con las simulaciones anteriores. Asimismo, no existieron problemas de sincronÌa con excepciÛn de inestabilidad en algunos registros, sin embargo, esto se debe a intercalamiento de datos en la RTC, donde se leen datos errÛneos. \\
	     Con algunas observaciones, estos datos errÛneos eran las direcciones de consulta de la RTC, por lo cual, es un problema con el mÛdulo de control de la RTC. \\
	     Por otro lado, existieron problemas con el reloj m·ximo tolerado por la implementaciÛn, que dieron como resultados 89MHz aproximadamente en comparaciÛn de los 100MHz con los que se iba a alimentar el reloj del circuito. Sin embargo, se optimizÛ la lÛgica de los punteros de memoria y se logrÛ incrementar a 111MHz \\
		 
		 \subsection{An·lisis de las mediciones con analizador lÛgico}
		  En las figuras \ref{fig:CA1},\ref{fig:CA2},\ref{fig:CA3},\ref{fig:CA4},\ref{fig:CA5},\ref{fig:CA6},\ref{fig:CA7} se puede notar los tiempos de las seÒales CS, AD, RD, y WR de la RTC, adem·s del canal bidireccional de datos, en donde se aprecia el cambio entre direcciÛn y dato. En este se puede bservar que existe una sobreposiciÛn de datos y direcciones, esto se debe al corto periodo de tiempo que tiene la RTC para responder a este cambio. Est causa inestabiidad en los datos, los cuales se visulaizan en la pantalla VGA. 
		 
		  
		 
		    
		 
		    
=======
		\section{An√°lisis de datos y resultados}
		
>>>>>>> origin/master
		
		\section{Hoja de datos de unidades desarrolladas}
		\subsection{DistribuciÛn de pines en la Nexys 4}
		\begin{center}
		
		NET "R[0]" LOC = A3;\\
		NET "R[1]" LOC = B4;\\
		NET "R[2]" LOC = C5;\\
		NET "R[3]" LOC = A4;\\
		NET "G[0]" LOC = C6;\\
		NET "G[1]" LOC = A5;\\
		NET "G[2]" LOC = B6;\\
		NET "G[3]" LOC = A6;\\
		NET "B[0]" LOC = B7;\\
		NET "B[1]" LOC = C7;\\
		NET "B[2]" LOC = D7;\\
		NET "B[3]" LOC = D8;\\
		NET "clk" LOC = E3;\\
		NET "HSync" LOC = B11;\\
		NET "VSync" LOC = B12;\\
		NET "DatAdd[0]" LOC = B13;\\
		NET "DatAdd[1]" LOC = F14;\\
		NET "DatAdd[2]" LOC = D17;\\
		NET "DatAdd[3]" LOC = E17;\\
		NET "DatAdd[4]" LOC = G13;\\
		NET "DatAdd[5]" LOC = C17;\\
		NET "DatAdd[6]" LOC = D18;\\
		NET "DatAdd[7]" LOC = E18;\\
		NET "AD" LOC = G14;\\
		NET "CS" LOC = P15;\\
		NET "RD" LOC = V11;\\
		NET "WR" LOC = V15;\\
		NET "int1" LOC = P4;\\
		NET "int2" LOC = P3;\\
		NET "int3" LOC = R3;\\
		NET "Down" LOC = V10;\\
		NET "Left" LOC = T16;\\
		NET "reset" LOC = E16;\\
		NET "Rig" LOC = R10;\\
		NET "Up" LOC = F15;\\
		\end{center}
		Todos los pines tienen un IOSTANDARD de LVCMOS33.
		
		\section{Conclusiones y recomendaciones}
		\subsection{Conclusiones}
		\begin{itemize}
			
		
		 \item En circuitos con una gran cantidad de procesos de control, la factorizaciÛn de maquinas de estado permite una estructuraciÛn eficiente.
		 \item  El conocimiento de los tiempos en el diseÒo dentro de una FPGA, permite dar una idea de la eficiencia de un diseÒo.
		 \item  Respetar los tiempos mÌnimos de escritura y lectura en una RTC asegura al diseÒador que se realizan ambos procesos de manera correcta, sin generar metaestabilidad.
		 \item  Es posible mejorar la interfaz del usuario para hacerla m·s amigable precargando un archivo de imagen convertida en binario en una ROM.
		 \item El coste que tiene incorporar im·genes al diseÒo compromete recursos de la FPGA por lo que se debe optimizar y/o usar una GPU.
		 \item Es posible visualizar mediante un testbench y un software para procesar im·genes en resultado que se podr· ver en la pantalla.
		 
		 
		 
	\end{itemize}
		\subsection{Recomendaciones}
<<<<<<< HEAD
		\begin{itemize}
		 \item Usar una lÛgica optimizada para poder reducir el consumo de recursos en punteros de memoria.
		 \item Usar una GPU externa para procesar las im·genes y no comprometer recursos de la FPGA.
		\item Segmentar el control de la RTC por medio de la factorizaciÛn de m·quinas de estado.
		\item Seguir paso por paso los procesos de inicializaciÛn de la RTC seg˙n se muestra en el datasheet.
		\item Para mejorar la visualiaciÛn de los datos en la pantalla VGA se debe aumentar el tiempo de la transiciÛn entre direcciones y datos. 
	\end{itemize}
	    \section{BibliografÌa}
	     [1] EM Microelectronic, \textit{ Very Low Power 8-Bit 32 kHz RTC Module with Digital Trimming, User RAM and High Level Integration}, Swatch Group Electronic systems, 2015.\\[2ex]
	     [2] Digilent, \textit{Nexys 4 FPGA Board Reference Manual}, Digilent, 2013.
	\end{document}
=======
		
		
	\end{document}
>>>>>>> origin/master
