---------------------------------------------------------------------
--
--  Fichero:
--    common.vhd  22/3/2017
--
--    (c) J.M. Mendias
--    Diseï¿½o Automï¿½tico de Sistemas
--    Facultad de Informï¿½tica. Universidad Complutense de Madrid
--
--  Propï¿½sito:
--    Contiene definiciones de constantes, funciones de utilidad
--    y componentes reusables
--
--  Notas de diseï¿½o:
--
---------------------------------------------------------------------

library IEEE;
use IEEE.std_logic_1164.all;
use ieee.numeric_std.all;

package common is

  constant YES  : std_logic := '1';
  constant NO   : std_logic := '0';
  constant HI   : std_logic := '1';
  constant LO   : std_logic := '0';
  constant ONE  : std_logic := '1';
  constant ZERO : std_logic := '0';

  -- Calcula el logaritmo en base-2 de un numero.
  function log2(v : in natural) return natural;
  -- Selecciona un entero entre dos.
  function int_select(s : in boolean; a : in integer; b : in integer) return integer;
  -- Convierte un real en un signed en punto fijo con qn bits enteros y qm bits decimales.
  function toFix( d: real; qn : natural; qm : natural ) return signed;

  -- Convierte codigo binario a codigo 7-segmentos
  component bin2segs
    port
    (
      -- host side
      bin  : in  std_logic_vector(3 downto 0);   -- codigo binario
      dp   : in  std_logic;                      -- punto
      -- leds side
      segs : out std_logic_vector(7 downto 0)    -- codigo 7-segmentos
    );
  end component;

  component debouncer is
	generic(
		FREQ   : natural;  -- frecuencia de operacion en KHz
		BOUNCE : natural   -- tiempo de rebote en ms
	);
	port (
		rst_n  : in  std_logic;   -- reset asï¿½ncrono del sistema (a baja)
		clk    : in  std_logic;   -- reloj del sistema
		x_n    : in  std_logic;   -- entrada binaria a la que deben eliminarse los rebotes (a baja en reposo)
		xdeb_n : out std_logic    -- salida que sique a la entrada pero sin rebotes
	);
  end component;

  component edgeDetector is
	  port (
		rst_n : in  std_logic;   -- reset asï¿½ncrono del sistema (a baja)
		clk   : in  std_logic;   -- reloj del sistema
		x_n   : in  std_logic;   -- entrada binaria con flancos a detectar (a baja en reposo)
		xFall : out std_logic;   -- se activa durante 1 ciclo cada vez que detecta un flanco de subida en x
		xRise : out std_logic    -- se activa durante 1 ciclo cada vez que detecta un flanco de bajada en x
	  );
  end component;

  component synchronizer is
	  generic (
		STAGES  : in natural;      -- nï¿½mero de biestables del sincronizador
		INIT    : in std_logic     -- valor inicial de los biestables
	  );
	  port (
		rst_n : in  std_logic;   -- reset asï¿½ncrono de entrada (a baja)
		clk   : in  std_logic;   -- reloj del sistema
		x     : in  std_logic;   -- entrada binaria a sincronizar
		xSync : out std_logic    -- salida sincronizada que sique a la entrada
	  );
  end component;

  component frequencySynthesizer is
	generic (
		FREQ     : natural;                 -- frecuencia del reloj de entrada en KHz
		MODE     : string;                  -- modo del sintetizador de frecuencia "LOW" o "HIGH"
		MULTIPLY : natural range 2 to 32;   -- factor por el que multiplicar la frecuencia de entrada
		DIVIDE   : natural range 1 to 32    -- divisor por el que dividir la frecuencia de entrada
		);
	port (
		clkIn  : in  std_logic;   -- reloj de entrada
		ready  : out std_logic;   -- indica si el reloj de salida es vï¿½lido
		clkOut : out std_logic    -- reloj de salida
		);
  end component;

  component ps2Receiver is
    generic (
      REGOUTPUTS : boolean   -- registra o no las salidas
    );
    port (
      -- host side
      rst_n      : in  std_logic;   -- reset asï¿½ncrono del sistema (a baja)
      clk        : in  std_logic;   -- reloj del sistema
      dataRdy    : out std_logic;   -- se activa durante 1 ciclo cada vez que hay un nuevo dato recibido
      data       : out std_logic_vector (7 downto 0);  -- dato recibido
      -- PS2 side
      ps2Clk     : in  std_logic;   -- entrada de reloj del interfaz PS2
      ps2Data    : in  std_logic    -- entrada de datos serie del interfaz PS2
    );
  end component;

  component rs232Receiver is
  generic (
    FREQ     : natural;  -- frecuencia de operacion en KHz
    BAUDRATE : natural   -- velocidad de comunicacion
  );
  port (
    -- host side
    rst_n   : in  std_logic;   -- reset asï¿½ncrono del sistema (a baja)
    clk     : in  std_logic;   -- reloj del sistema
    dataRdy : out std_logic;   -- se activa durante 1 ciclo cada vez que hay un nuevo dato recibido
    data    : out std_logic_vector (7 downto 0);   -- dato recibido
    -- RS232 side
    RxD     : in  std_logic    -- entrada de datos serie del interfaz RS-232
  );
end component;

component rs232Transmitter is
  generic (
    FREQ     : natural;  -- frecuencia de operacion en KHz
    BAUDRATE : natural   -- velocidad de comunicacion
  );
  port (
    -- host side
    rst_n   : in  std_logic;   -- reset asï¿½ncrono del sistema (a baja)
    clk     : in  std_logic;   -- reloj del sistema
    dataRdy : in  std_logic;   -- se activa durante 1 ciclo cada vez que hay un nuevo dato a transmitir
    data    : in  std_logic_vector (7 downto 0);   -- dato a transmitir
    busy    : out std_logic;   -- se activa mientras esta transmitiendo
    -- RS232 side
    TxD     : out std_logic    -- salida de datos serie del interfaz RS-232
  );
end component;

component fifo is
  generic (
    WIDTH : natural;   -- anchura de la palabra de fifo
    DEPTH : natural    -- numero de palabras en fifo
  );
  port (
    rst_n   : in  std_logic;   -- reset asï¿½ncrono del sistema (a baja)
    clk     : in  std_logic;   -- reloj del sistema
    wrE     : in  std_logic;   -- se activa durante 1 ciclo para escribir un dato en la fifo
    dataIn  : in  std_logic_vector(WIDTH-1 downto 0);   -- dato a escribir
    rdE     : in  std_logic;   -- se activa durante 1 ciclo para leer un dato de la fifo
    dataOut : out std_logic_vector(WIDTH-1 downto 0);   -- dato a leer
    full    : out std_logic;   -- indicador de fifo llena
    empty   : out std_logic    -- indicador de fifo vacia
  );
end component;


component vgaInterface is

  generic(
    FREQ      : natural;  -- frecuencia de operacion en KHz
    SYNCDELAY : natural   -- numero de pixeles a retrasar las seÃ±ales de sincronismo respecto a las de posiciÃ³n
  );
  port (
    -- host side
    rst_n : in  std_logic;   -- reset asÃ­ncrono del sistema (a baja)
    clk   : in  std_logic;   -- reloj del sistema
    line  : out std_logic_vector(9 downto 0);   -- numero de linea que se esta barriendo
    pixel : out std_logic_vector(9 downto 0);   -- numero de pixel que se esta barriendo
    R     : in  std_logic_vector(2 downto 0);   -- intensidad roja del pixel que se esta barriendo
    G     : in  std_logic_vector(2 downto 0);   -- intensidad verde del pixel que se esta barriendo
    B     : in  std_logic_vector(2 downto 0);   -- intensidad azul del pixel que se esta barriendo
    -- VGA side
    hSync : out std_logic;   -- sincronizacion horizontal
    vSync : out std_logic;   -- sincronizacion vertical
    RGB   : out std_logic_vector(8 downto 0)   -- canales de color
  );
end component;

component vgaTxtInterface is
  generic(
    FREQ   : natural  -- frecuencia de operacion en KHz
  );
  port (
    -- host side
    rst_n   : in std_logic;   -- reset asÃ­ncrono del sistema (a baja)
    clk     : in std_logic;   -- reloj del sistema
    clear   : in std_logic;   -- borra la memoria de refresco
    charRdy : in std_logic;   -- se activa durante 1 ciclo cada vez que hay un nuevo caracter a visualizar
    char    : in std_logic_vector (7 downto 0);   -- codigo ASCII del caracter a visualizar
    x       : in std_logic_vector (6 downto 0);   -- columna en donde visualizar el caracter
    y       : in std_logic_vector (4 downto 0);   -- fila en donde visualizar el caracter
    -- VGA side
    hSync : out std_logic;   -- sincronizacion horizontal
    vSync : out std_logic;   -- sincronizacion vertical
    RGB   : out std_logic_vector (8 downto 0)   -- canales de color
  );
end component;

component monocycleNotchFilter is
  generic (
    WL : natural;  -- anchura de la muestra
    QM : natural;  -- nÃƒÂºmero de bits decimales en la muestra
    FS : real;     -- frecuencia de muestreo
    F0 : real      -- frecuencia de corte
  );
  port(
    rst_n     : in    std_logic;  -- reset asÃƒÂ­ncrono del sistema (a baja)
    clk       : in    std_logic;  -- reloj del sistema
    newSample : in    std_logic;  -- indica si existe una nueva muestra que procesar
    inSample  : in    std_logic_vector(WL-1 downto 0);  -- muestra de entrada
    outSample : out   std_logic_vector(WL-1 downto 0)   -- muestra de salida
  );
end component;

component multicycleNotchFilter is
  generic (
    WL : natural;  -- anchura de la muestra
    QM : natural;  -- nÃƒÂºmero de bits decimales en la muestra
    FS : real;     -- frecuencia de muestreo
    F0 : real      -- frecuencia de corte
  );
  port(
    rst_n     : in    std_logic;  -- reset asÃƒÂ­ncrono del sistema (a baja)
    clk       : in    std_logic;  -- reloj del sistema
    newSample : in    std_logic;  -- indica si existe una nueva muestra que procesar
    inSample  : in    std_logic_vector(WL-1 downto 0);  -- muestra de entrada
    outSample : out   std_logic_vector(WL-1 downto 0)   -- muestra de salida
  );
end component;

component iisInterface is
  generic (
    WIDTH : natural   -- anchura de las muestras
  );
  port (
    -- host side
    rst_n        : in  std_logic;   -- reset asÃƒÂ­ncrono del sistema (a baja)
    clk          : in  std_logic;   -- reloj del sistema
    leftChannel  : out std_logic;   -- en alta cuando la muestra corresponde al canal izquiero; a baja cuando es el derecho
    outSample    : in std_logic_vector(WIDTH-1 downto 0);   -- muestra a enviar al AudioCodec
    outSampleRqt : out std_logic;                           -- se activa durante 1 ciclo cada vez que se requiere un nuevo dato a enviar
    inSample     : out std_logic_vector(WIDTH-1 downto 0);  -- muestra recibida del AudioCodec
    inSampleRdy  : out std_logic;                           -- se activa durante 1 ciclo cada vez que hay un nuevo dato recibido
    -- IIS side
    mclk : out std_logic;   -- master clock, 256fs
    sclk : out std_logic;   -- serial bit clocl, 64fs
    lrck : out std_logic;   -- left-right clock, fs
    sdti : out std_logic;   -- datos serie hacia DACs
    sdto : in  std_logic    -- datos serie desde ADCs
  );
end component;



component vgaTecladoInterface is
port(
    rst_n    	: in    std_logic;
    clk        : in    std_logic;
	 teclaPulsada : in  std_logic_vector(24 downto 0);
	 hSync   	: out std_logic;
    vSync   	: out std_logic;
    RGB     	: out std_logic_vector(8 downto 0)
 );
end component;

component ps2TecladoInterface is
port(
	rst_n    	: in    std_logic;
   clk        : in    std_logic;
	dataRdy: in  std_logic;
   data : in  	std_logic_vector(7 downto 0);
	teclaPulsada: out std_logic_vector(24 downto 0)
);
end component;


component IIEFilter is
generic (
    WL : natural;  -- anchura de la muestra
    QM : natural;  -- nÃºmero de bits decimales en la muestra
    FS : real     -- frecuencia de muestreo
);
  port(
    rst_n     : in    std_logic;  -- reset asÃ­ncrono del sistema (a baja)
    clk       : in    std_logic;  -- reloj del sistema
    ldCode : in    std_logic;  -- elige el multiplexor que usar.
    enRegs  : in    std_logic;  -- outSample and left channel
	inicial : in std_logic_vector(WL-1 downto 0); --inicializacion del registro x
    b1 : in signed(WL-1 downto 0);
	outSample : out   std_logic_vector(WL-1 downto 0)   -- muestra de salida
  );
end component;


component TecladoCodeReceiver is
 generic (
	 WL : natural;  -- anchura de la muestra
    QM : natural;  -- número de bits decimales en la muestra
    FS : real     -- frecuencia de muestreo
);
port(
	rst_n     		: in    std_logic;  -- reset asíncrono del sistema (a baja)
   clk       		: in    std_logic;  -- reloj del sistema
	dataRdy   		: in    std_logic;  -- cuando el dato este disponible
	data		 		: in 	std_logic_vector(7 downto 0); -- dato leido ps2
	outSampleRqt 	: in std_logic; -- solicitud de dato a enviar
	leftChannel 	: in std_logic; --canal izq o der
	en 				: in std_logic; --señal que indica si tiene permiso para empezar a funcionar
	working 			: out std_logic; --si esta sonando o no
	usingCode		: out std_logic_vector(7 downto 0); --Codigo que esta almacenado.
	sample 			: out std_logic_vector(WL-1 downto 0)
);
end component;



end package common;
-------------------------------------------------------------------

package body common is

  function log2(v : in natural) return natural is
    variable n    : natural;
    variable logn : natural;
  begin
    n := 1;
    for i in 0 to 128 loop
      logn := i;
      exit when (n >= v);
      n := n * 2;
    end loop;
    return logn;
  end function log2;

  function int_select(s : in boolean; a : in integer; b : in integer) return integer is
  begin
    if s then
      return a;
    else
      return b;
    end if;
    return a;
  end function int_select;

  function toFix( d: real; qn : natural; qm : natural ) return signed is
  begin
    return to_signed( integer(d*(2.0**qm)), qn+qm );
  end function;

end package body common;
