Timing Analyzer report for Giraffe_ADC
Thu Oct 13 16:28:43 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk_50M'
 14. Slow 1200mV 85C Model Setup: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'clk_50M'
 16. Slow 1200mV 85C Model Hold: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Recovery: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Recovery: 'clk_50M'
 19. Slow 1200mV 85C Model Removal: 'clk_50M'
 20. Slow 1200mV 85C Model Removal: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk_50M'
 29. Slow 1200mV 0C Model Setup: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 0C Model Hold: 'clk_50M'
 31. Slow 1200mV 0C Model Hold: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1200mV 0C Model Recovery: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Recovery: 'clk_50M'
 34. Slow 1200mV 0C Model Removal: 'clk_50M'
 35. Slow 1200mV 0C Model Removal: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Metastability Summary
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk_50M'
 43. Fast 1200mV 0C Model Setup: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 44. Fast 1200mV 0C Model Hold: 'clk_50M'
 45. Fast 1200mV 0C Model Hold: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 46. Fast 1200mV 0C Model Recovery: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 47. Fast 1200mV 0C Model Recovery: 'clk_50M'
 48. Fast 1200mV 0C Model Removal: 'clk_50M'
 49. Fast 1200mV 0C Model Removal: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 50. Fast 1200mV 0C Model Metastability Summary
 51. Multicorner Timing Analysis Summary
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths Summary
 64. Clock Status Summary
 65. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; Giraffe_ADC                                             ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.40        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.0%      ;
;     Processor 3            ;   5.9%      ;
;     Processor 4            ;   4.8%      ;
;     Processors 5-12        ;   2.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; SDC File List                                           ;
+---------------------+--------+--------------------------+
; SDC File Path       ; Status ; Read at                  ;
+---------------------+--------+--------------------------+
; Giraffe_ADC.out.sdc ; OK     ; Thu Oct 13 16:28:40 2022 ;
+---------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------+-----------+------------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------------+----------------------------------------------------------+
; Clock Name                                           ; Type      ; Period     ; Frequency ; Rise  ; Fall      ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                                 ; Targets                                                  ;
+------------------------------------------------------+-----------+------------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------------+----------------------------------------------------------+
; clk_50M                                              ; Base      ; 20.000     ; 50.0 MHz  ; 0.000 ; 10.000    ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                        ; { clk_50M }                                              ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 100000.000 ; 0.01 MHz  ; 0.000 ; 50000.000 ; 50.00      ; 5000      ; 1           ;       ;        ;           ;            ; false    ; clk_50M ; u_my_PLL|altpll_component|auto_generated|pll1|inclk[0] ; { u_my_PLL|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------------+-----------+------------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                         ;
+------------+-----------------+------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note ;
+------------+-----------------+------------------------------------------------------+------+
; 75.83 MHz  ; 75.83 MHz       ; clk_50M                                              ;      ;
; 110.99 MHz ; 110.99 MHz      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                          ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 6.813 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 8.065 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 0.322 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.402 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                        ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 11.354 ; 0.000         ;
; clk_50M                                              ; 14.449 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                        ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 4.104 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 6.940 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                ;
+------------------------------------------------------+-----------+---------------+
; Clock                                                ; Slack     ; End Point TNS ;
+------------------------------------------------------+-----------+---------------+
; clk_50M                                              ; 9.621     ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 49999.708 ; 0.000         ;
+------------------------------------------------------+-----------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50M'                                                                                                                                                                                                                           ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.813 ; uart_tx:u_uart_tx|tx_reg                                                                   ; tx2M                                                                                  ; clk_50M      ; clk_50M     ; 20.000       ; -3.070     ; 8.117      ;
; 8.147 ; cnt_received[6]                                                                            ; LED_cnt_send[6]                                                                       ; clk_50M      ; clk_50M     ; 20.000       ; -3.074     ; 6.779      ;
; 8.150 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 12.094     ;
; 8.180 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.238      ; 12.116     ;
; 8.181 ; cnt_received[7]                                                                            ; LED_cnt_send[7]                                                                       ; clk_50M      ; clk_50M     ; 20.000       ; -3.074     ; 6.745      ;
; 8.184 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 12.060     ;
; 8.188 ; cnt_received[12]                                                                           ; LED_cnt_send[12]                                                                      ; clk_50M      ; clk_50M     ; 20.000       ; -3.074     ; 6.738      ;
; 8.214 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.238      ; 12.082     ;
; 8.238 ; leds_received                                                                              ; LED_out[1]                                                                            ; clk_50M      ; clk_50M     ; 20.000       ; -3.081     ; 6.681      ;
; 8.287 ; cnt_received[3]                                                                            ; LED_cnt_send[3]                                                                       ; clk_50M      ; clk_50M     ; 20.000       ; -3.074     ; 6.639      ;
; 8.313 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 11.931     ;
; 8.323 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a20~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.226      ; 11.961     ;
; 8.334 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a62~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.217      ; 11.941     ;
; 8.343 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.238      ; 11.953     ;
; 8.345 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a19~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.231      ; 11.944     ;
; 8.357 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a20~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.226      ; 11.927     ;
; 8.358 ; cnt_received[11]                                                                           ; LED_cnt_send[11]                                                                      ; clk_50M      ; clk_50M     ; 20.000       ; -3.074     ; 6.568      ;
; 8.368 ; cnt_received[18]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 11.876     ;
; 8.368 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a62~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.217      ; 11.907     ;
; 8.379 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a19~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.231      ; 11.910     ;
; 8.398 ; cnt_received[18]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.238      ; 11.898     ;
; 8.408 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a31~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.240      ; 11.890     ;
; 8.412 ; cnt_received[23]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 11.832     ;
; 8.440 ; calib_ena_FPGA                                                                             ; calib_ena_adc                                                                         ; clk_50M      ; clk_50M     ; 20.000       ; 0.000      ; 7.560      ;
; 8.442 ; cnt_received[23]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.238      ; 11.854     ;
; 8.442 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a31~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.240      ; 11.856     ;
; 8.445 ; cnt_received[24]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 11.799     ;
; 8.464 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a1~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.194      ; 11.788     ;
; 8.475 ; cnt_received[24]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.238      ; 11.821     ;
; 8.486 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a20~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.226      ; 11.798     ;
; 8.487 ; cnt_received[20]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 11.757     ;
; 8.497 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a62~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.217      ; 11.778     ;
; 8.498 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a1~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.194      ; 11.754     ;
; 8.500 ; cnt_received[4]                                                                            ; LED_cnt_send[4]                                                                       ; clk_50M      ; clk_50M     ; 20.000       ; -3.074     ; 6.426      ;
; 8.506 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a30~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.222      ; 11.774     ;
; 8.508 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a19~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.231      ; 11.781     ;
; 8.517 ; cnt_received[20]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.238      ; 11.779     ;
; 8.527 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a117~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.219      ; 11.750     ;
; 8.537 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a33~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.238      ; 11.759     ;
; 8.540 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a30~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.222      ; 11.740     ;
; 8.541 ; cnt_received[18]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a20~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.226      ; 11.743     ;
; 8.552 ; cnt_received[18]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a62~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.217      ; 11.723     ;
; 8.559 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a18~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.229      ; 11.728     ;
; 8.561 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a117~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.219      ; 11.716     ;
; 8.563 ; cnt_received[18]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a19~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.231      ; 11.726     ;
; 8.571 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a31~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.240      ; 11.727     ;
; 8.571 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a33~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.238      ; 11.725     ;
; 8.585 ; cnt_received[23]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a20~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.226      ; 11.699     ;
; 8.591 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a78~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.222      ; 11.689     ;
; 8.593 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a18~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.229      ; 11.694     ;
; 8.595 ; cnt_received[2]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.198      ; 11.661     ;
; 8.596 ; cnt_received[23]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a62~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.217      ; 11.679     ;
; 8.596 ; cnt_received[5]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.198      ; 11.660     ;
; 8.597 ; cnt_received[25]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 11.647     ;
; 8.606 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a4~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.223      ; 11.675     ;
; 8.607 ; cnt_received[23]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a19~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.231      ; 11.682     ;
; 8.610 ; cnt_received[9]                                                                            ; LED_cnt_send[9]                                                                       ; clk_50M      ; clk_50M     ; 20.000       ; -3.074     ; 6.316      ;
; 8.618 ; cnt_received[24]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a20~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.226      ; 11.666     ;
; 8.625 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a126~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.216      ; 11.649     ;
; 8.625 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a78~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.222      ; 11.655     ;
; 8.626 ; cnt_received[18]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a31~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.240      ; 11.672     ;
; 8.627 ; cnt_received[25]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.238      ; 11.669     ;
; 8.627 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a1~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.194      ; 11.625     ;
; 8.629 ; cnt_received[24]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a62~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.217      ; 11.646     ;
; 8.640 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a4~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.223      ; 11.641     ;
; 8.640 ; cnt_received[24]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a19~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.231      ; 11.649     ;
; 8.645 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a107~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.219      ; 11.632     ;
; 8.648 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a79~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.178      ; 11.588     ;
; 8.659 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a126~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.216      ; 11.615     ;
; 8.660 ; cnt_received[20]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a20~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.226      ; 11.624     ;
; 8.669 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a30~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.222      ; 11.611     ;
; 8.670 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a112~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.187      ; 11.575     ;
; 8.670 ; cnt_received[5]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.250      ; 11.638     ;
; 8.670 ; cnt_received[23]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a31~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.240      ; 11.628     ;
; 8.671 ; cnt_received[20]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a62~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.217      ; 11.604     ;
; 8.674 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a13~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.228      ; 11.612     ;
; 8.674 ; cnt_received[16]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 11.570     ;
; 8.679 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a107~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.219      ; 11.598     ;
; 8.679 ; cnt_received[2]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.250      ; 11.629     ;
; 8.682 ; cnt_received[20]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a19~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.231      ; 11.607     ;
; 8.682 ; cnt_received[18]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a1~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.194      ; 11.570     ;
; 8.682 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a79~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.178      ; 11.554     ;
; 8.688 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a115~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.224      ; 11.594     ;
; 8.690 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a117~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.219      ; 11.587     ;
; 8.700 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a33~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.238      ; 11.596     ;
; 8.702 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a72~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.259      ; 11.615     ;
; 8.703 ; cnt_received[24]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a31~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.240      ; 11.595     ;
; 8.704 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a112~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.187      ; 11.541     ;
; 8.706 ; cnt_received[22]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 11.538     ;
; 8.708 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a13~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.228      ; 11.578     ;
; 8.715 ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a71~portb_address_reg0 ; uart_wdata_reg[7]                                                                     ; clk_50M      ; clk_50M     ; 20.000       ; -0.432     ; 10.871     ;
; 8.722 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a18~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.229      ; 11.565     ;
; 8.722 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a115~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.224      ; 11.560     ;
; 8.724 ; cnt_received[18]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a30~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.222      ; 11.556     ;
; 8.726 ; cnt_received[23]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a1~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.194      ; 11.526     ;
; 8.730 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a44~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.238      ; 11.566     ;
; 8.736 ; cnt_received[22]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.238      ; 11.560     ;
; 8.736 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a72~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.259      ; 11.581     ;
; 8.740 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a60~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.228      ; 11.546     ;
; 8.743 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a102~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.220      ; 11.535     ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                   ;
+-------+------------------+-------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node     ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 8.065 ; cnt_received[21] ; cnt_ena[16] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.736      ;
; 8.065 ; cnt_received[21] ; cnt_ena[29] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.736      ;
; 8.065 ; cnt_received[21] ; cnt_ena[17] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.736      ;
; 8.065 ; cnt_received[21] ; cnt_ena[18] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.736      ;
; 8.065 ; cnt_received[21] ; cnt_ena[19] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.736      ;
; 8.065 ; cnt_received[21] ; cnt_ena[20] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.736      ;
; 8.065 ; cnt_received[21] ; cnt_ena[21] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.736      ;
; 8.065 ; cnt_received[21] ; cnt_ena[22] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.736      ;
; 8.065 ; cnt_received[21] ; cnt_ena[23] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.736      ;
; 8.065 ; cnt_received[21] ; cnt_ena[24] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.736      ;
; 8.065 ; cnt_received[21] ; cnt_ena[25] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.736      ;
; 8.065 ; cnt_received[21] ; cnt_ena[26] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.736      ;
; 8.065 ; cnt_received[21] ; cnt_ena[27] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.736      ;
; 8.065 ; cnt_received[21] ; cnt_ena[28] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.736      ;
; 8.065 ; cnt_received[21] ; cnt_ena[30] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.736      ;
; 8.065 ; cnt_received[21] ; cnt_ena[31] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.736      ;
; 8.099 ; cnt_received[19] ; cnt_ena[16] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.702      ;
; 8.099 ; cnt_received[19] ; cnt_ena[29] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.702      ;
; 8.099 ; cnt_received[19] ; cnt_ena[17] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.702      ;
; 8.099 ; cnt_received[19] ; cnt_ena[18] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.702      ;
; 8.099 ; cnt_received[19] ; cnt_ena[19] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.702      ;
; 8.099 ; cnt_received[19] ; cnt_ena[20] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.702      ;
; 8.099 ; cnt_received[19] ; cnt_ena[21] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.702      ;
; 8.099 ; cnt_received[19] ; cnt_ena[22] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.702      ;
; 8.099 ; cnt_received[19] ; cnt_ena[23] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.702      ;
; 8.099 ; cnt_received[19] ; cnt_ena[24] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.702      ;
; 8.099 ; cnt_received[19] ; cnt_ena[25] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.702      ;
; 8.099 ; cnt_received[19] ; cnt_ena[26] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.702      ;
; 8.099 ; cnt_received[19] ; cnt_ena[27] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.702      ;
; 8.099 ; cnt_received[19] ; cnt_ena[28] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.702      ;
; 8.099 ; cnt_received[19] ; cnt_ena[30] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.702      ;
; 8.099 ; cnt_received[19] ; cnt_ena[31] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.702      ;
; 8.161 ; cnt_received[21] ; adc_ena_reg ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.216     ; 8.641      ;
; 8.197 ; cnt_received[19] ; adc_ena_reg ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.216     ; 8.605      ;
; 8.228 ; cnt_received[17] ; cnt_ena[16] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.573      ;
; 8.228 ; cnt_received[17] ; cnt_ena[29] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.573      ;
; 8.228 ; cnt_received[17] ; cnt_ena[17] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.573      ;
; 8.228 ; cnt_received[17] ; cnt_ena[18] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.573      ;
; 8.228 ; cnt_received[17] ; cnt_ena[19] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.573      ;
; 8.228 ; cnt_received[17] ; cnt_ena[20] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.573      ;
; 8.228 ; cnt_received[17] ; cnt_ena[21] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.573      ;
; 8.228 ; cnt_received[17] ; cnt_ena[22] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.573      ;
; 8.228 ; cnt_received[17] ; cnt_ena[23] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.573      ;
; 8.228 ; cnt_received[17] ; cnt_ena[24] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.573      ;
; 8.228 ; cnt_received[17] ; cnt_ena[25] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.573      ;
; 8.228 ; cnt_received[17] ; cnt_ena[26] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.573      ;
; 8.228 ; cnt_received[17] ; cnt_ena[27] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.573      ;
; 8.228 ; cnt_received[17] ; cnt_ena[28] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.573      ;
; 8.228 ; cnt_received[17] ; cnt_ena[30] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.573      ;
; 8.228 ; cnt_received[17] ; cnt_ena[31] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.573      ;
; 8.283 ; cnt_received[18] ; cnt_ena[16] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.518      ;
; 8.283 ; cnt_received[18] ; cnt_ena[29] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.518      ;
; 8.283 ; cnt_received[18] ; cnt_ena[17] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.518      ;
; 8.283 ; cnt_received[18] ; cnt_ena[18] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.518      ;
; 8.283 ; cnt_received[18] ; cnt_ena[19] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.518      ;
; 8.283 ; cnt_received[18] ; cnt_ena[20] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.518      ;
; 8.283 ; cnt_received[18] ; cnt_ena[21] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.518      ;
; 8.283 ; cnt_received[18] ; cnt_ena[22] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.518      ;
; 8.283 ; cnt_received[18] ; cnt_ena[23] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.518      ;
; 8.283 ; cnt_received[18] ; cnt_ena[24] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.518      ;
; 8.283 ; cnt_received[18] ; cnt_ena[25] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.518      ;
; 8.283 ; cnt_received[18] ; cnt_ena[26] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.518      ;
; 8.283 ; cnt_received[18] ; cnt_ena[27] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.518      ;
; 8.283 ; cnt_received[18] ; cnt_ena[28] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.518      ;
; 8.283 ; cnt_received[18] ; cnt_ena[30] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.518      ;
; 8.283 ; cnt_received[18] ; cnt_ena[31] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.518      ;
; 8.296 ; cnt_received[17] ; adc_ena_reg ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.216     ; 8.506      ;
; 8.311 ; cnt_received[23] ; cnt_ena[16] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.490      ;
; 8.311 ; cnt_received[23] ; cnt_ena[29] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.490      ;
; 8.311 ; cnt_received[23] ; cnt_ena[17] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.490      ;
; 8.311 ; cnt_received[23] ; cnt_ena[18] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.490      ;
; 8.311 ; cnt_received[23] ; cnt_ena[19] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.490      ;
; 8.311 ; cnt_received[23] ; cnt_ena[20] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.490      ;
; 8.311 ; cnt_received[23] ; cnt_ena[21] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.490      ;
; 8.311 ; cnt_received[23] ; cnt_ena[22] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.490      ;
; 8.311 ; cnt_received[23] ; cnt_ena[23] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.490      ;
; 8.311 ; cnt_received[23] ; cnt_ena[24] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.490      ;
; 8.311 ; cnt_received[23] ; cnt_ena[25] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.490      ;
; 8.311 ; cnt_received[23] ; cnt_ena[26] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.490      ;
; 8.311 ; cnt_received[23] ; cnt_ena[27] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.490      ;
; 8.311 ; cnt_received[23] ; cnt_ena[28] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.490      ;
; 8.311 ; cnt_received[23] ; cnt_ena[30] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.490      ;
; 8.311 ; cnt_received[23] ; cnt_ena[31] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.490      ;
; 8.353 ; cnt_received[24] ; cnt_ena[16] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.448      ;
; 8.353 ; cnt_received[24] ; cnt_ena[29] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.448      ;
; 8.353 ; cnt_received[24] ; cnt_ena[17] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.448      ;
; 8.353 ; cnt_received[24] ; cnt_ena[18] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.448      ;
; 8.353 ; cnt_received[24] ; cnt_ena[19] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.448      ;
; 8.353 ; cnt_received[24] ; cnt_ena[20] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.448      ;
; 8.353 ; cnt_received[24] ; cnt_ena[21] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.448      ;
; 8.353 ; cnt_received[24] ; cnt_ena[22] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.448      ;
; 8.353 ; cnt_received[24] ; cnt_ena[23] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.448      ;
; 8.353 ; cnt_received[24] ; cnt_ena[24] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.448      ;
; 8.353 ; cnt_received[24] ; cnt_ena[25] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.448      ;
; 8.353 ; cnt_received[24] ; cnt_ena[26] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.448      ;
; 8.353 ; cnt_received[24] ; cnt_ena[27] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.448      ;
; 8.353 ; cnt_received[24] ; cnt_ena[28] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.448      ;
; 8.353 ; cnt_received[24] ; cnt_ena[30] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.448      ;
; 8.353 ; cnt_received[24] ; cnt_ena[31] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.217     ; 8.448      ;
; 8.379 ; cnt_received[23] ; adc_ena_reg ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.216     ; 8.423      ;
+-------+------------------+-------------+--------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50M'                                                                                                                                                                                                                 ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.322 ; cnt_received[6]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a2~porta_address_reg0   ; clk_50M      ; clk_50M     ; 0.000        ; 0.444      ; 0.988      ;
; 0.355 ; cnt_received[12]                                                          ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a2~porta_address_reg0   ; clk_50M      ; clk_50M     ; 0.000        ; 0.444      ; 1.021      ;
; 0.361 ; cnt_received[9]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a2~porta_address_reg0   ; clk_50M      ; clk_50M     ; 0.000        ; 0.444      ; 1.027      ;
; 0.402 ; uart_tx:u_uart_tx|wdata_reg[4]                                            ; uart_tx:u_uart_tx|wdata_reg[4]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|wdata_reg[6]                                            ; uart_tx:u_uart_tx|wdata_reg[6]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|wdata_reg[7]                                            ; uart_tx:u_uart_tx|wdata_reg[7]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|wdata_reg[5]                                            ; uart_tx:u_uart_tx|wdata_reg[5]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|wdata_reg[0]                                            ; uart_tx:u_uart_tx|wdata_reg[0]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|wdata_reg[1]                                            ; uart_tx:u_uart_tx|wdata_reg[1]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cnt_bit[3]                                              ; uart_tx:u_uart_tx|cnt_bit[3]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cnt_bit[1]                                              ; uart_tx:u_uart_tx|cnt_bit[1]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cnt_bit[0]                                              ; uart_tx:u_uart_tx|cnt_bit[0]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|wdata_reg[3]                                            ; uart_tx:u_uart_tx|wdata_reg[3]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|wdata_reg[2]                                            ; uart_tx:u_uart_tx|wdata_reg[2]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; leds_uart                                                                 ; leds_uart                                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; leds_received                                                             ; leds_received                                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cs.STOP                                                 ; uart_tx:u_uart_tx|cs.STOP                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cs.IDLE                                                 ; uart_tx:u_uart_tx|cs.IDLE                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cs.DATA                                                 ; uart_tx:u_uart_tx|cs.DATA                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cs.START                                                ; uart_tx:u_uart_tx|cs.START                                                                  ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_wreq_reg                                                             ; uart_wreq_reg                                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cs.HOLD                                                                   ; cs.HOLD                                                                                     ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cnt_received[0]                                                           ; cnt_received[0]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; uart_cnt_send[0]                                                          ; uart_cnt_send[0]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.674      ;
; 0.426 ; uart_tx:u_uart_tx|cs.STOP                                                 ; uart_tx:u_uart_tx|cs.IDLE                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.693      ;
; 0.430 ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|addr_store_b[0] ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|address_reg_b[0]                  ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.697      ;
; 0.552 ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|addr_store_b[2] ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|address_reg_b[2]                  ; clk_50M      ; clk_50M     ; 0.000        ; 0.083      ; 0.821      ;
; 0.571 ; cnt_received[3]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a2~porta_address_reg0   ; clk_50M      ; clk_50M     ; 0.000        ; 0.444      ; 1.237      ;
; 0.582 ; uart_cnt_send[0]                                                          ; my_memory_rtl_0_bypass[2]                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.849      ;
; 0.587 ; cnt_received[0]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a39~porta_address_reg0  ; clk_50M      ; clk_50M     ; 0.000        ; 0.472      ; 1.281      ;
; 0.590 ; my_memory~1                                                               ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.083      ; 0.859      ;
; 0.594 ; my_memory~7                                                               ; uart_wdata_reg[6]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.083      ; 0.863      ;
; 0.594 ; uart_tx:u_uart_tx|cs.START                                                ; uart_tx:u_uart_tx|cs.DATA                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.861      ;
; 0.598 ; my_memory_rtl_0_bypass[41]                                                ; uart_wdata_reg[6]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.082      ; 0.866      ;
; 0.598 ; my_memory_rtl_0_bypass[37]                                                ; uart_wdata_reg[2]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.082      ; 0.866      ;
; 0.599 ; my_memory_rtl_0_bypass[40]                                                ; uart_wdata_reg[5]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.082      ; 0.867      ;
; 0.599 ; cnt_received[0]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a120~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.433      ; 1.254      ;
; 0.600 ; my_memory_rtl_0_bypass[42]                                                ; uart_wdata_reg[7]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.082      ; 0.868      ;
; 0.600 ; my_memory_rtl_0_bypass[35]                                                ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.082      ; 0.868      ;
; 0.600 ; my_memory_rtl_0_bypass[36]                                                ; uart_wdata_reg[1]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.082      ; 0.868      ;
; 0.618 ; my_memory~4                                                               ; uart_wdata_reg[3]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.083      ; 0.887      ;
; 0.619 ; my_memory~2                                                               ; uart_wdata_reg[1]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.083      ; 0.888      ;
; 0.621 ; cnt_received[5]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a58~porta_address_reg0  ; clk_50M      ; clk_50M     ; 0.000        ; 0.438      ; 1.281      ;
; 0.626 ; cnt_received[0]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a21~porta_address_reg0  ; clk_50M      ; clk_50M     ; 0.000        ; 0.433      ; 1.281      ;
; 0.630 ; cnt_received[10]                                                          ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a114~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.495      ; 1.347      ;
; 0.632 ; cnt_received[0]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a72~porta_address_reg0  ; clk_50M      ; clk_50M     ; 0.000        ; 0.421      ; 1.275      ;
; 0.639 ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|addr_store_b[3] ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|address_reg_b[3]                  ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; uart_cnt_send[6]                                                          ; uart_cnt_send[6]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.906      ;
; 0.642 ; uart_cnt_send[8]                                                          ; uart_cnt_send[8]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; cnt_received[5]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a0~porta_address_reg0   ; clk_50M      ; clk_50M     ; 0.000        ; 0.440      ; 1.305      ;
; 0.645 ; uart_cnt_send[9]                                                          ; uart_cnt_send[9]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.912      ;
; 0.645 ; uart_cnt_send[7]                                                          ; uart_cnt_send[7]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.912      ;
; 0.646 ; cnt_received[7]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a80~porta_address_reg0  ; clk_50M      ; clk_50M     ; 0.000        ; 0.456      ; 1.324      ;
; 0.648 ; cs.SAMPLE                                                                 ; cs.SEND                                                                                     ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.915      ;
; 0.654 ; uart_tx:u_uart_tx|cnt_clk[3]                                              ; uart_tx:u_uart_tx|cnt_clk[3]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_tx:u_uart_tx|cnt_clk[5]                                              ; uart_tx:u_uart_tx|cnt_clk[5]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_tx:u_uart_tx|cnt_clk[13]                                             ; uart_tx:u_uart_tx|cnt_clk[13]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_tx:u_uart_tx|cnt_clk[15]                                             ; uart_tx:u_uart_tx|cnt_clk[15]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_cnt_clk[5]                                                           ; uart_cnt_clk[5]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_cnt_clk[13]                                                          ; uart_cnt_clk[13]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_cnt_clk[15]                                                          ; uart_cnt_clk[15]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; cnt_received[9]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a0~porta_address_reg0   ; clk_50M      ; clk_50M     ; 0.000        ; 0.440      ; 1.316      ;
; 0.654 ; cnt_received[7]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a114~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.495      ; 1.371      ;
; 0.655 ; uart_tx:u_uart_tx|cnt_clk[1]                                              ; uart_tx:u_uart_tx|cnt_clk[1]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_tx:u_uart_tx|cnt_clk[29]                                             ; uart_tx:u_uart_tx|cnt_clk[29]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_tx:u_uart_tx|cnt_clk[11]                                             ; uart_tx:u_uart_tx|cnt_clk[11]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_tx:u_uart_tx|cnt_clk[19]                                             ; uart_tx:u_uart_tx|cnt_clk[19]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_tx:u_uart_tx|cnt_clk[21]                                             ; uart_tx:u_uart_tx|cnt_clk[21]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_cnt_clk[1]                                                           ; uart_cnt_clk[1]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_cnt_clk[11]                                                          ; uart_cnt_clk[11]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_cnt_send[2]                                                          ; uart_cnt_send[2]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_cnt_send[3]                                                          ; uart_cnt_send[3]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_cnt_send[4]                                                          ; uart_cnt_send[4]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_cnt_send[5]                                                          ; uart_cnt_send[5]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_cnt_send[11]                                                         ; uart_cnt_send[11]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_cnt_send[15]                                                         ; uart_cnt_send[15]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_cnt_send[22]                                                         ; uart_cnt_send[22]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; cnt_received[12]                                                          ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a64~porta_address_reg0  ; clk_50M      ; clk_50M     ; 0.000        ; 0.442      ; 1.319      ;
; 0.655 ; cnt_received[22]                                                          ; cnt_received[22]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; uart_tx:u_uart_tx|cnt_clk[17]                                             ; uart_tx:u_uart_tx|cnt_clk[17]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; uart_tx:u_uart_tx|cnt_clk[27]                                             ; uart_tx:u_uart_tx|cnt_clk[27]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; uart_cnt_clk[19]                                                          ; uart_cnt_clk[19]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; uart_cnt_clk[21]                                                          ; uart_cnt_clk[21]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; uart_cnt_clk[29]                                                          ; uart_cnt_clk[29]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; uart_cnt_send[14]                                                         ; uart_cnt_send[14]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; uart_cnt_send[10]                                                         ; uart_cnt_send[10]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; uart_cnt_send[12]                                                         ; uart_cnt_send[12]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; uart_cnt_send[13]                                                         ; uart_cnt_send[13]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; uart_cnt_send[16]                                                         ; uart_cnt_send[16]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; cnt_received[16]                                                          ; cnt_received[16]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; uart_tx:u_uart_tx|cnt_clk[9]                                              ; uart_tx:u_uart_tx|cnt_clk[9]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_tx:u_uart_tx|cnt_clk[7]                                              ; uart_tx:u_uart_tx|cnt_clk[7]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_tx:u_uart_tx|cnt_clk[6]                                              ; uart_tx:u_uart_tx|cnt_clk[6]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_tx:u_uart_tx|cnt_clk[22]                                             ; uart_tx:u_uart_tx|cnt_clk[22]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_tx:u_uart_tx|cnt_clk[31]                                             ; uart_tx:u_uart_tx|cnt_clk[31]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_cnt_clk[9]                                                           ; uart_cnt_clk[9]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_cnt_clk[7]                                                           ; uart_cnt_clk[7]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_cnt_clk[17]                                                          ; uart_cnt_clk[17]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; uart_cnt_clk[27]                                                          ; uart_cnt_clk[27]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; uart_cnt_send[18]                                                         ; uart_cnt_send[18]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.924      ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                   ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.402 ; leds_ena          ; leds_ena          ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cnt_ena[0]        ; cnt_ena[0]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cnt_reset[0]      ; cnt_reset[0]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; adc_ena_reg       ; adc_ena_reg       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.640 ; cnt_ena_period[5] ; cnt_ena_period[5] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.907      ;
; 0.641 ; cnt_ena_period[7] ; cnt_ena_period[7] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.908      ;
; 0.645 ; cnt_ena_period[6] ; cnt_ena_period[6] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.912      ;
; 0.646 ; cnt_ena_period[2] ; cnt_ena_period[2] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.913      ;
; 0.655 ; cnt_reset[22]     ; cnt_reset[22]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; cnt_ena[6]        ; cnt_ena[6]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; cnt_reset[16]     ; cnt_reset[16]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; cnt_ena[22]       ; cnt_ena[22]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; cnt_ena[15]       ; cnt_ena[15]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; cnt_ena[2]        ; cnt_ena[2]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; cnt_ena[3]        ; cnt_ena[3]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; cnt_ena[5]        ; cnt_ena[5]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; cnt_ena[13]       ; cnt_ena[13]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; cnt_ena[14]       ; cnt_ena[14]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; cnt_reset[21]     ; cnt_reset[21]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_reset[18]     ; cnt_reset[18]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_reset[19]     ; cnt_reset[19]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_reset[20]     ; cnt_reset[20]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_reset[29]     ; cnt_reset[29]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_ena[16]       ; cnt_ena[16]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; cnt_ena[4]        ; cnt_ena[4]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_ena[8]        ; cnt_ena[8]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_ena[10]       ; cnt_ena[10]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_ena[11]       ; cnt_ena[11]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_ena[12]       ; cnt_ena[12]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_reset[15]     ; cnt_reset[15]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; cnt_reset[14]     ; cnt_reset[14]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; cnt_reset[13]     ; cnt_reset[13]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; cnt_reset[3]      ; cnt_reset[3]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; cnt_reset[2]      ; cnt_reset[2]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; cnt_reset[24]     ; cnt_reset[24]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; cnt_reset[30]     ; cnt_reset[30]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; cnt_reset[26]     ; cnt_reset[26]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; cnt_reset[27]     ; cnt_reset[27]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; cnt_reset[28]     ; cnt_reset[28]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; cnt_ena[29]       ; cnt_ena[29]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_ena[21]       ; cnt_ena[21]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_ena[20]       ; cnt_ena[20]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_ena[19]       ; cnt_ena[19]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_ena[18]       ; cnt_ena[18]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_ena_period[1] ; cnt_ena_period[1] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; cnt_reset[12]     ; cnt_reset[12]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_reset[11]     ; cnt_reset[11]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_reset[10]     ; cnt_reset[10]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_reset[4]      ; cnt_reset[4]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; cnt_reset[17]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; cnt_reset[31]     ; cnt_reset[31]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; cnt_ena[30]       ; cnt_ena[30]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; cnt_ena[28]       ; cnt_ena[28]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; cnt_ena[27]       ; cnt_ena[27]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; cnt_ena[26]       ; cnt_ena[26]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; cnt_ena[24]       ; cnt_ena[24]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; cnt_ena[31]       ; cnt_ena[31]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; cnt_ena[17]       ; cnt_ena[17]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; cnt_ena[7]        ; cnt_ena[7]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; cnt_ena[9]        ; cnt_ena[9]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; cnt_reset[23]     ; cnt_reset[23]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; cnt_reset[25]     ; cnt_reset[25]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; cnt_reset[9]      ; cnt_reset[9]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; cnt_ena[25]       ; cnt_ena[25]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; cnt_ena[23]       ; cnt_ena[23]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.928      ;
; 0.672 ; cnt_ena[1]        ; cnt_ena[1]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.939      ;
; 0.673 ; cnt_reset[1]      ; cnt_reset[1]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.939      ;
; 0.939 ; cnt_ena_period[6] ; cnt_ena[0]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.206      ;
; 0.942 ; cnt_ena_period[6] ; cnt_ena_period[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.209      ;
; 0.942 ; cnt_ena_period[6] ; cnt_ena_period[4] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.209      ;
; 0.946 ; cnt_reset[15]     ; cnt_reset[16]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.118      ; 1.250      ;
; 0.951 ; cnt_reset[15]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.118      ; 1.255      ;
; 0.958 ; cnt_ena_period[5] ; cnt_ena_period[6] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.225      ;
; 0.970 ; cnt_ena_period[0] ; cnt_ena_period[1] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.237      ;
; 0.972 ; cnt_ena_period[6] ; cnt_ena_period[7] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.239      ;
; 0.973 ; cnt_reset[16]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; cnt_reset[22]     ; cnt_reset[23]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; cnt_ena[14]       ; cnt_ena[15]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; cnt_ena[2]        ; cnt_ena[3]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; cnt_ena[6]        ; cnt_ena[7]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; cnt_reset[20]     ; cnt_reset[21]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; cnt_reset[18]     ; cnt_reset[19]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; cnt_ena[4]        ; cnt_ena[5]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; cnt_ena[12]       ; cnt_ena[13]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; cnt_ena[10]       ; cnt_ena[11]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; cnt_reset[14]     ; cnt_reset[15]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; cnt_reset[2]      ; cnt_reset[3]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; cnt_ena[16]       ; cnt_ena[17]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; cnt_ena[8]        ; cnt_ena[9]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; cnt_ena_period[4] ; cnt_ena_period[5] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; cnt_ena[22]       ; cnt_ena[23]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; cnt_reset[28]     ; cnt_reset[29]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; cnt_reset[26]     ; cnt_reset[27]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; cnt_reset[30]     ; cnt_reset[31]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; cnt_reset[24]     ; cnt_reset[25]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; cnt_reset[4]      ; cnt_reset[5]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; cnt_ena_period[1] ; cnt_ena_period[2] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; cnt_reset[12]     ; cnt_reset[13]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; cnt_ena[20]       ; cnt_ena[21]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; cnt_ena[18]       ; cnt_ena[19]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.241      ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 11.354 ; nrst      ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 6.531      ;
; 11.354 ; nrst      ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 6.531      ;
; 11.472 ; nrst      ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.129     ; 6.417      ;
; 11.472 ; nrst      ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.129     ; 6.417      ;
; 11.472 ; nrst      ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.129     ; 6.417      ;
; 11.472 ; nrst      ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.129     ; 6.417      ;
; 11.472 ; nrst      ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.129     ; 6.417      ;
; 11.472 ; nrst      ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.129     ; 6.417      ;
; 11.472 ; nrst      ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.129     ; 6.417      ;
; 11.472 ; nrst      ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.129     ; 6.417      ;
; 11.472 ; nrst      ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.129     ; 6.417      ;
; 11.472 ; nrst      ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.129     ; 6.417      ;
; 11.472 ; nrst      ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.129     ; 6.417      ;
; 11.472 ; nrst      ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.129     ; 6.417      ;
; 11.472 ; nrst      ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.129     ; 6.417      ;
; 11.472 ; nrst      ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.129     ; 6.417      ;
; 11.472 ; nrst      ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.129     ; 6.417      ;
; 11.517 ; nrst      ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 6.368      ;
; 11.517 ; nrst      ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 6.368      ;
; 11.517 ; nrst      ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 6.368      ;
; 11.517 ; nrst      ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 6.368      ;
; 11.517 ; nrst      ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 6.368      ;
; 11.517 ; nrst      ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 6.368      ;
; 11.517 ; nrst      ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 6.368      ;
; 11.517 ; nrst      ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 6.368      ;
; 11.517 ; nrst      ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 6.368      ;
; 11.517 ; nrst      ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 6.368      ;
; 11.637 ; nrst      ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 6.250      ;
; 11.637 ; nrst      ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 6.250      ;
; 11.637 ; nrst      ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 6.250      ;
; 11.637 ; nrst      ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 6.250      ;
; 11.637 ; nrst      ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 6.250      ;
; 11.637 ; nrst      ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 6.250      ;
; 11.637 ; nrst      ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 6.250      ;
; 11.637 ; nrst      ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 6.250      ;
; 11.637 ; nrst      ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 6.250      ;
; 11.637 ; nrst      ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 6.250      ;
; 11.637 ; nrst      ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 6.250      ;
; 11.637 ; nrst      ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 6.250      ;
; 11.637 ; nrst      ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 6.250      ;
; 11.637 ; nrst      ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 6.250      ;
; 11.637 ; nrst      ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 6.250      ;
; 11.637 ; nrst      ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 6.250      ;
; 11.659 ; nrst      ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.130     ; 6.229      ;
; 11.659 ; nrst      ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.130     ; 6.229      ;
; 11.692 ; nrst      ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 6.194      ;
; 11.692 ; nrst      ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 6.194      ;
; 11.692 ; nrst      ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 6.194      ;
; 11.692 ; nrst      ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 6.194      ;
; 11.692 ; nrst      ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 6.194      ;
; 11.692 ; nrst      ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 6.194      ;
; 11.692 ; nrst      ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 6.194      ;
; 11.692 ; nrst      ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 6.194      ;
; 11.692 ; nrst      ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 6.194      ;
; 11.692 ; nrst      ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 6.194      ;
; 11.692 ; nrst      ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 6.194      ;
; 11.692 ; nrst      ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 6.194      ;
; 11.692 ; nrst      ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 6.194      ;
; 11.692 ; nrst      ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 6.194      ;
; 11.692 ; nrst      ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 6.194      ;
; 11.726 ; nrst      ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.116     ; 6.176      ;
; 11.726 ; nrst      ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.116     ; 6.176      ;
; 11.726 ; nrst      ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.116     ; 6.176      ;
; 11.726 ; nrst      ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.116     ; 6.176      ;
; 11.726 ; nrst      ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.116     ; 6.176      ;
; 11.726 ; nrst      ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.116     ; 6.176      ;
; 11.726 ; nrst      ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.116     ; 6.176      ;
; 11.726 ; nrst      ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.116     ; 6.176      ;
; 11.726 ; nrst      ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.116     ; 6.176      ;
; 11.726 ; nrst      ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.116     ; 6.176      ;
; 11.726 ; nrst      ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.116     ; 6.176      ;
; 11.726 ; nrst      ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.116     ; 6.176      ;
; 11.726 ; nrst      ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.116     ; 6.176      ;
; 11.726 ; nrst      ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.116     ; 6.176      ;
; 11.726 ; nrst      ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.116     ; 6.176      ;
; 11.726 ; nrst      ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.116     ; 6.176      ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_50M'                                                                                ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 14.449 ; nrst      ; uart_cnt_send[1]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.971      ; 6.540      ;
; 14.449 ; nrst      ; uart_cnt_send[9]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.971      ; 6.540      ;
; 14.449 ; nrst      ; uart_cnt_send[2]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.971      ; 6.540      ;
; 14.449 ; nrst      ; uart_cnt_send[3]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.971      ; 6.540      ;
; 14.449 ; nrst      ; uart_cnt_send[4]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.971      ; 6.540      ;
; 14.449 ; nrst      ; uart_cnt_send[5]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.971      ; 6.540      ;
; 14.449 ; nrst      ; uart_cnt_send[6]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.971      ; 6.540      ;
; 14.449 ; nrst      ; uart_cnt_send[7]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.971      ; 6.540      ;
; 14.449 ; nrst      ; uart_cnt_send[8]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.971      ; 6.540      ;
; 14.449 ; nrst      ; uart_cnt_send[14]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.971      ; 6.540      ;
; 14.449 ; nrst      ; uart_cnt_send[10]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.971      ; 6.540      ;
; 14.449 ; nrst      ; uart_cnt_send[11]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.971      ; 6.540      ;
; 14.449 ; nrst      ; uart_cnt_send[12]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.971      ; 6.540      ;
; 14.449 ; nrst      ; uart_cnt_send[13]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.971      ; 6.540      ;
; 14.449 ; nrst      ; uart_cnt_send[15]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.971      ; 6.540      ;
; 14.488 ; nrst      ; cnt_received[1]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.962      ; 6.492      ;
; 14.488 ; nrst      ; cnt_received[14]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.962      ; 6.492      ;
; 14.488 ; nrst      ; cnt_received[10]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.962      ; 6.492      ;
; 14.488 ; nrst      ; cnt_received[13]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.962      ; 6.492      ;
; 14.488 ; nrst      ; cnt_received[12]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.962      ; 6.492      ;
; 14.488 ; nrst      ; cnt_received[11]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.962      ; 6.492      ;
; 14.488 ; nrst      ; cnt_received[9]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.962      ; 6.492      ;
; 14.488 ; nrst      ; cnt_received[8]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.962      ; 6.492      ;
; 14.488 ; nrst      ; cnt_received[6]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.962      ; 6.492      ;
; 14.488 ; nrst      ; cnt_received[7]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.962      ; 6.492      ;
; 14.488 ; nrst      ; cnt_received[15]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.962      ; 6.492      ;
; 14.488 ; nrst      ; cnt_received[3]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.962      ; 6.492      ;
; 14.488 ; nrst      ; cnt_received[4]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.962      ; 6.492      ;
; 14.488 ; nrst      ; cnt_received[2]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.962      ; 6.492      ;
; 14.488 ; nrst      ; cnt_received[5]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.962      ; 6.492      ;
; 14.514 ; nrst      ; my_memory_rtl_0_bypass[32]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.965      ; 6.469      ;
; 14.514 ; nrst      ; my_memory_rtl_0_bypass[30]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.965      ; 6.469      ;
; 14.514 ; nrst      ; my_memory_rtl_0_bypass[34]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.965      ; 6.469      ;
; 14.518 ; nrst      ; uart_tx:u_uart_tx|cs.IDLE     ; clk_50M      ; clk_50M     ; 20.000       ; 2.957      ; 6.457      ;
; 14.518 ; nrst      ; uart_tx:u_uart_tx|cs.START    ; clk_50M      ; clk_50M     ; 20.000       ; 2.957      ; 6.457      ;
; 14.518 ; nrst      ; uart_tx:u_uart_tx|cs.DATA     ; clk_50M      ; clk_50M     ; 20.000       ; 2.957      ; 6.457      ;
; 14.518 ; nrst      ; uart_tx:u_uart_tx|cs.STOP     ; clk_50M      ; clk_50M     ; 20.000       ; 2.957      ; 6.457      ;
; 14.518 ; nrst      ; uart_tx:u_uart_tx|tx_reg      ; clk_50M      ; clk_50M     ; 20.000       ; 2.957      ; 6.457      ;
; 14.521 ; nrst      ; uart_cnt_clk[0]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.958      ; 6.455      ;
; 14.521 ; nrst      ; uart_cnt_clk[12]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.958      ; 6.455      ;
; 14.558 ; nrst      ; uart_cnt_clk[3]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.973      ; 6.433      ;
; 14.558 ; nrst      ; uart_cnt_clk[4]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.973      ; 6.433      ;
; 14.558 ; nrst      ; uart_cnt_clk[6]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.973      ; 6.433      ;
; 14.558 ; nrst      ; uart_cnt_clk[10]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.973      ; 6.433      ;
; 14.558 ; nrst      ; uart_wreq_reg                 ; clk_50M      ; clk_50M     ; 20.000       ; 2.973      ; 6.433      ;
; 14.558 ; nrst      ; leds_uart                     ; clk_50M      ; clk_50M     ; 20.000       ; 2.973      ; 6.433      ;
; 14.583 ; nrst      ; uart_wdata_reg[1]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.973      ; 6.408      ;
; 14.583 ; nrst      ; uart_wdata_reg[3]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.973      ; 6.408      ;
; 14.583 ; nrst      ; uart_wdata_reg[2]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.973      ; 6.408      ;
; 14.583 ; nrst      ; uart_wdata_reg[0]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.973      ; 6.408      ;
; 14.583 ; nrst      ; uart_wdata_reg[5]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.973      ; 6.408      ;
; 14.583 ; nrst      ; uart_wdata_reg[7]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.973      ; 6.408      ;
; 14.583 ; nrst      ; uart_wdata_reg[6]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.973      ; 6.408      ;
; 14.583 ; nrst      ; uart_wdata_reg[4]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.973      ; 6.408      ;
; 14.592 ; nrst      ; my_memory_rtl_0_bypass[26]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.986      ; 6.412      ;
; 14.592 ; nrst      ; my_memory_rtl_0_bypass[28]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.986      ; 6.412      ;
; 14.592 ; nrst      ; my_memory_rtl_0_bypass[20]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.986      ; 6.412      ;
; 14.592 ; nrst      ; my_memory_rtl_0_bypass[18]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.986      ; 6.412      ;
; 14.592 ; nrst      ; my_memory_rtl_0_bypass[22]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.986      ; 6.412      ;
; 14.592 ; nrst      ; my_memory_rtl_0_bypass[24]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.986      ; 6.412      ;
; 14.608 ; nrst      ; my_memory_rtl_0_bypass[6]     ; clk_50M      ; clk_50M     ; 20.000       ; 2.999      ; 6.409      ;
; 14.608 ; nrst      ; my_memory_rtl_0_bypass[8]     ; clk_50M      ; clk_50M     ; 20.000       ; 2.999      ; 6.409      ;
; 14.608 ; nrst      ; my_memory_rtl_0_bypass[12]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.999      ; 6.409      ;
; 14.608 ; nrst      ; my_memory_rtl_0_bypass[10]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.999      ; 6.409      ;
; 14.608 ; nrst      ; my_memory_rtl_0_bypass[16]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.999      ; 6.409      ;
; 14.608 ; nrst      ; my_memory_rtl_0_bypass[14]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.999      ; 6.409      ;
; 14.608 ; nrst      ; my_memory~0                   ; clk_50M      ; clk_50M     ; 20.000       ; 2.999      ; 6.409      ;
; 14.613 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[0]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.980      ; 6.385      ;
; 14.613 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[1]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.980      ; 6.385      ;
; 14.613 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[2]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.980      ; 6.385      ;
; 14.613 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[3]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.980      ; 6.385      ;
; 14.613 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[4]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.980      ; 6.385      ;
; 14.613 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[5]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.980      ; 6.385      ;
; 14.613 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[6]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.980      ; 6.385      ;
; 14.613 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[7]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.980      ; 6.385      ;
; 14.613 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[8]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.980      ; 6.385      ;
; 14.613 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[10] ; clk_50M      ; clk_50M     ; 20.000       ; 2.980      ; 6.385      ;
; 14.613 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[11] ; clk_50M      ; clk_50M     ; 20.000       ; 2.980      ; 6.385      ;
; 14.613 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[12] ; clk_50M      ; clk_50M     ; 20.000       ; 2.980      ; 6.385      ;
; 14.613 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[13] ; clk_50M      ; clk_50M     ; 20.000       ; 2.980      ; 6.385      ;
; 14.613 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[14] ; clk_50M      ; clk_50M     ; 20.000       ; 2.980      ; 6.385      ;
; 14.613 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[15] ; clk_50M      ; clk_50M     ; 20.000       ; 2.980      ; 6.385      ;
; 14.613 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[9]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.980      ; 6.385      ;
; 14.700 ; nrst      ; cnt_received[0]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.968      ; 6.286      ;
; 14.700 ; nrst      ; leds_received                 ; clk_50M      ; clk_50M     ; 20.000       ; 2.968      ; 6.286      ;
; 14.700 ; nrst      ; ack_unit_delay                ; clk_50M      ; clk_50M     ; 20.000       ; 2.968      ; 6.286      ;
; 14.756 ; nrst      ; uart_cnt_clk[9]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.231      ;
; 14.756 ; nrst      ; uart_cnt_clk[1]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.231      ;
; 14.756 ; nrst      ; uart_cnt_clk[2]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.231      ;
; 14.756 ; nrst      ; uart_cnt_clk[5]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.231      ;
; 14.756 ; nrst      ; uart_cnt_clk[7]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.231      ;
; 14.756 ; nrst      ; uart_cnt_clk[8]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.231      ;
; 14.756 ; nrst      ; uart_cnt_clk[11]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.231      ;
; 14.756 ; nrst      ; uart_cnt_clk[13]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.231      ;
; 14.756 ; nrst      ; uart_cnt_clk[14]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.231      ;
; 14.756 ; nrst      ; uart_cnt_clk[15]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.231      ;
; 14.758 ; nrst      ; cs.SAMPLE                     ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.229      ;
; 14.758 ; nrst      ; cs.IDLE                       ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.229      ;
; 14.758 ; nrst      ; cs.RESET                      ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.229      ;
; 14.758 ; nrst      ; cs.SEND                       ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.229      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_50M'                                                                                ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 4.104 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[16] ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.383      ;
; 4.104 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[17] ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.383      ;
; 4.104 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[18] ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.383      ;
; 4.104 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[19] ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.383      ;
; 4.104 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[20] ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.383      ;
; 4.104 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[21] ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.383      ;
; 4.104 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[22] ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.383      ;
; 4.104 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[23] ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.383      ;
; 4.104 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[24] ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.383      ;
; 4.104 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[25] ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.383      ;
; 4.104 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[26] ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.383      ;
; 4.104 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[27] ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.383      ;
; 4.104 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[28] ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.383      ;
; 4.104 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[29] ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.383      ;
; 4.104 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[30] ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.383      ;
; 4.104 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[31] ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.383      ;
; 4.207 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[0]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.079      ; 5.472      ;
; 4.207 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[1]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.079      ; 5.472      ;
; 4.207 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[2]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.079      ; 5.472      ;
; 4.207 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[3]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.079      ; 5.472      ;
; 4.236 ; nrst      ; uart_cnt_clk[28]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.071      ; 5.493      ;
; 4.236 ; nrst      ; uart_cnt_clk[16]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.071      ; 5.493      ;
; 4.236 ; nrst      ; uart_cnt_clk[17]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.071      ; 5.493      ;
; 4.236 ; nrst      ; uart_cnt_clk[18]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.071      ; 5.493      ;
; 4.236 ; nrst      ; uart_cnt_clk[19]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.071      ; 5.493      ;
; 4.236 ; nrst      ; uart_cnt_clk[20]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.071      ; 5.493      ;
; 4.236 ; nrst      ; uart_cnt_clk[21]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.071      ; 5.493      ;
; 4.236 ; nrst      ; uart_cnt_clk[22]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.071      ; 5.493      ;
; 4.236 ; nrst      ; uart_cnt_clk[23]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.071      ; 5.493      ;
; 4.236 ; nrst      ; uart_cnt_clk[24]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.071      ; 5.493      ;
; 4.236 ; nrst      ; uart_cnt_clk[25]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.071      ; 5.493      ;
; 4.236 ; nrst      ; uart_cnt_clk[26]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.071      ; 5.493      ;
; 4.236 ; nrst      ; uart_cnt_clk[27]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.071      ; 5.493      ;
; 4.236 ; nrst      ; uart_cnt_clk[29]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.071      ; 5.493      ;
; 4.236 ; nrst      ; uart_cnt_clk[30]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.071      ; 5.493      ;
; 4.236 ; nrst      ; uart_cnt_clk[31]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.071      ; 5.493      ;
; 4.237 ; nrst      ; uart_cnt_send[16]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.096      ; 5.519      ;
; 4.237 ; nrst      ; uart_cnt_send[17]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.096      ; 5.519      ;
; 4.237 ; nrst      ; uart_cnt_send[22]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.096      ; 5.519      ;
; 4.237 ; nrst      ; uart_cnt_send[18]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.096      ; 5.519      ;
; 4.237 ; nrst      ; uart_cnt_send[19]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.096      ; 5.519      ;
; 4.237 ; nrst      ; uart_cnt_send[20]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.096      ; 5.519      ;
; 4.237 ; nrst      ; uart_cnt_send[21]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.096      ; 5.519      ;
; 4.237 ; nrst      ; uart_cnt_send[23]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.096      ; 5.519      ;
; 4.237 ; nrst      ; uart_cnt_send[28]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.096      ; 5.519      ;
; 4.237 ; nrst      ; uart_cnt_send[24]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.096      ; 5.519      ;
; 4.237 ; nrst      ; uart_cnt_send[25]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.096      ; 5.519      ;
; 4.237 ; nrst      ; uart_cnt_send[26]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.096      ; 5.519      ;
; 4.237 ; nrst      ; uart_cnt_send[27]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.096      ; 5.519      ;
; 4.237 ; nrst      ; uart_cnt_send[31]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.096      ; 5.519      ;
; 4.237 ; nrst      ; uart_cnt_send[29]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.096      ; 5.519      ;
; 4.237 ; nrst      ; uart_cnt_send[30]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.096      ; 5.519      ;
; 4.247 ; nrst      ; uart_cnt_send[0]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.519      ;
; 4.247 ; nrst      ; my_memory_rtl_0_bypass[4]     ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.519      ;
; 4.247 ; nrst      ; my_memory_rtl_0_bypass[2]     ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.519      ;
; 4.247 ; nrst      ; cs.HOLD                       ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.519      ;
; 4.255 ; nrst      ; cnt_received[17]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.527      ;
; 4.255 ; nrst      ; cnt_received[16]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.527      ;
; 4.255 ; nrst      ; cnt_received[20]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.527      ;
; 4.255 ; nrst      ; cnt_received[18]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.527      ;
; 4.255 ; nrst      ; cnt_received[19]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.527      ;
; 4.255 ; nrst      ; cnt_received[21]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.527      ;
; 4.255 ; nrst      ; cnt_received[22]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.527      ;
; 4.255 ; nrst      ; cnt_received[25]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.527      ;
; 4.255 ; nrst      ; cnt_received[23]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.527      ;
; 4.255 ; nrst      ; cnt_received[24]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.527      ;
; 4.255 ; nrst      ; cnt_received[30]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.527      ;
; 4.255 ; nrst      ; cnt_received[26]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.527      ;
; 4.255 ; nrst      ; cnt_received[27]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.527      ;
; 4.255 ; nrst      ; cnt_received[28]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.527      ;
; 4.255 ; nrst      ; cnt_received[29]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.527      ;
; 4.255 ; nrst      ; cnt_received[31]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.086      ; 5.527      ;
; 4.263 ; nrst      ; cs.SAMPLE                     ; clk_50M      ; clk_50M     ; 0.000        ; 3.082      ; 5.531      ;
; 4.263 ; nrst      ; cs.IDLE                       ; clk_50M      ; clk_50M     ; 0.000        ; 3.082      ; 5.531      ;
; 4.263 ; nrst      ; cs.RESET                      ; clk_50M      ; clk_50M     ; 0.000        ; 3.082      ; 5.531      ;
; 4.263 ; nrst      ; cs.SEND                       ; clk_50M      ; clk_50M     ; 0.000        ; 3.082      ; 5.531      ;
; 4.266 ; nrst      ; uart_cnt_clk[9]               ; clk_50M      ; clk_50M     ; 0.000        ; 3.082      ; 5.534      ;
; 4.266 ; nrst      ; uart_cnt_clk[1]               ; clk_50M      ; clk_50M     ; 0.000        ; 3.082      ; 5.534      ;
; 4.266 ; nrst      ; uart_cnt_clk[2]               ; clk_50M      ; clk_50M     ; 0.000        ; 3.082      ; 5.534      ;
; 4.266 ; nrst      ; uart_cnt_clk[5]               ; clk_50M      ; clk_50M     ; 0.000        ; 3.082      ; 5.534      ;
; 4.266 ; nrst      ; uart_cnt_clk[7]               ; clk_50M      ; clk_50M     ; 0.000        ; 3.082      ; 5.534      ;
; 4.266 ; nrst      ; uart_cnt_clk[8]               ; clk_50M      ; clk_50M     ; 0.000        ; 3.082      ; 5.534      ;
; 4.266 ; nrst      ; uart_cnt_clk[11]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.082      ; 5.534      ;
; 4.266 ; nrst      ; uart_cnt_clk[13]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.082      ; 5.534      ;
; 4.266 ; nrst      ; uart_cnt_clk[14]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.082      ; 5.534      ;
; 4.266 ; nrst      ; uart_cnt_clk[15]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.082      ; 5.534      ;
; 4.303 ; nrst      ; cnt_received[0]               ; clk_50M      ; clk_50M     ; 0.000        ; 3.081      ; 5.570      ;
; 4.303 ; nrst      ; leds_received                 ; clk_50M      ; clk_50M     ; 0.000        ; 3.081      ; 5.570      ;
; 4.303 ; nrst      ; ack_unit_delay                ; clk_50M      ; clk_50M     ; 0.000        ; 3.081      ; 5.570      ;
; 4.430 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[0]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.709      ;
; 4.430 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[1]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.709      ;
; 4.430 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[2]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.709      ;
; 4.430 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[3]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.709      ;
; 4.430 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[4]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.709      ;
; 4.430 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[5]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.709      ;
; 4.430 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[6]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.709      ;
; 4.430 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[7]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.709      ;
; 4.430 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[8]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.709      ;
; 4.430 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[10] ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.709      ;
; 4.430 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[11] ; clk_50M      ; clk_50M     ; 0.000        ; 3.093      ; 5.709      ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 6.940 ; nrst      ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 5.496      ;
; 6.940 ; nrst      ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 5.496      ;
; 6.940 ; nrst      ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 5.496      ;
; 6.940 ; nrst      ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 5.496      ;
; 6.940 ; nrst      ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 5.496      ;
; 6.940 ; nrst      ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 5.496      ;
; 6.940 ; nrst      ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 5.496      ;
; 6.940 ; nrst      ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 5.496      ;
; 6.940 ; nrst      ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 5.496      ;
; 6.940 ; nrst      ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 5.496      ;
; 6.940 ; nrst      ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 5.496      ;
; 6.940 ; nrst      ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 5.496      ;
; 6.940 ; nrst      ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 5.496      ;
; 6.940 ; nrst      ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 5.496      ;
; 6.940 ; nrst      ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 5.496      ;
; 6.940 ; nrst      ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 5.496      ;
; 6.971 ; nrst      ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.511      ;
; 6.971 ; nrst      ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.511      ;
; 6.971 ; nrst      ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.511      ;
; 6.971 ; nrst      ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.511      ;
; 6.971 ; nrst      ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.511      ;
; 6.971 ; nrst      ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.511      ;
; 6.971 ; nrst      ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.511      ;
; 6.971 ; nrst      ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.511      ;
; 6.971 ; nrst      ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.511      ;
; 6.971 ; nrst      ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.511      ;
; 6.971 ; nrst      ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.511      ;
; 6.971 ; nrst      ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.511      ;
; 6.971 ; nrst      ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.511      ;
; 6.971 ; nrst      ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.511      ;
; 6.971 ; nrst      ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.511      ;
; 6.990 ; nrst      ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.355      ; 5.531      ;
; 6.990 ; nrst      ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.355      ; 5.531      ;
; 7.014 ; nrst      ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.554      ;
; 7.014 ; nrst      ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.554      ;
; 7.014 ; nrst      ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.554      ;
; 7.014 ; nrst      ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.554      ;
; 7.014 ; nrst      ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.554      ;
; 7.014 ; nrst      ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.554      ;
; 7.014 ; nrst      ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.554      ;
; 7.014 ; nrst      ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.554      ;
; 7.014 ; nrst      ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.554      ;
; 7.014 ; nrst      ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.554      ;
; 7.014 ; nrst      ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.554      ;
; 7.014 ; nrst      ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.554      ;
; 7.014 ; nrst      ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.554      ;
; 7.014 ; nrst      ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.554      ;
; 7.014 ; nrst      ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.554      ;
; 7.014 ; nrst      ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 5.554      ;
; 7.156 ; nrst      ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 5.695      ;
; 7.156 ; nrst      ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 5.695      ;
; 7.156 ; nrst      ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 5.695      ;
; 7.156 ; nrst      ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 5.695      ;
; 7.156 ; nrst      ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 5.695      ;
; 7.156 ; nrst      ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 5.695      ;
; 7.156 ; nrst      ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 5.695      ;
; 7.156 ; nrst      ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 5.695      ;
; 7.156 ; nrst      ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 5.695      ;
; 7.156 ; nrst      ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 5.695      ;
; 7.198 ; nrst      ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 5.740      ;
; 7.198 ; nrst      ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 5.740      ;
; 7.198 ; nrst      ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 5.740      ;
; 7.198 ; nrst      ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 5.740      ;
; 7.198 ; nrst      ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 5.740      ;
; 7.198 ; nrst      ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 5.740      ;
; 7.198 ; nrst      ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 5.740      ;
; 7.198 ; nrst      ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 5.740      ;
; 7.198 ; nrst      ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 5.740      ;
; 7.198 ; nrst      ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 5.740      ;
; 7.198 ; nrst      ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 5.740      ;
; 7.198 ; nrst      ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 5.740      ;
; 7.198 ; nrst      ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 5.740      ;
; 7.198 ; nrst      ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 5.740      ;
; 7.198 ; nrst      ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 5.740      ;
; 7.298 ; nrst      ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 5.837      ;
; 7.298 ; nrst      ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 5.837      ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note ;
+------------+-----------------+------------------------------------------------------+------+
; 83.36 MHz  ; 83.36 MHz       ; clk_50M                                              ;      ;
; 120.66 MHz ; 120.66 MHz      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 8.004 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 9.184 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 0.330 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.354 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                         ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 12.248 ; 0.000         ;
; clk_50M                                              ; 14.952 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                         ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 3.866 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 6.336 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+------------------------------------------------------+-----------+---------------+
; Clock                                                ; Slack     ; End Point TNS ;
+------------------------------------------------------+-----------+---------------+
; clk_50M                                              ; 9.644     ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 49999.709 ; 0.000         ;
+------------------------------------------------------+-----------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50M'                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.004 ; uart_tx:u_uart_tx|tx_reg                                                                   ; tx2M                                                                                  ; clk_50M      ; clk_50M     ; 20.000       ; -2.786     ; 7.210      ;
; 8.996 ; cnt_received[6]                                                                            ; LED_cnt_send[6]                                                                       ; clk_50M      ; clk_50M     ; 20.000       ; -2.791     ; 6.213      ;
; 9.026 ; cnt_received[7]                                                                            ; LED_cnt_send[7]                                                                       ; clk_50M      ; clk_50M     ; 20.000       ; -2.791     ; 6.183      ;
; 9.055 ; cnt_received[12]                                                                           ; LED_cnt_send[12]                                                                      ; clk_50M      ; clk_50M     ; 20.000       ; -2.791     ; 6.154      ;
; 9.073 ; leds_received                                                                              ; LED_out[1]                                                                            ; clk_50M      ; clk_50M     ; 20.000       ; -2.798     ; 6.129      ;
; 9.115 ; cnt_received[3]                                                                            ; LED_cnt_send[3]                                                                       ; clk_50M      ; clk_50M     ; 20.000       ; -2.791     ; 6.094      ;
; 9.174 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.151      ; 11.027     ;
; 9.210 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.151      ; 10.991     ;
; 9.212 ; cnt_received[11]                                                                           ; LED_cnt_send[11]                                                                      ; clk_50M      ; clk_50M     ; 20.000       ; -2.791     ; 5.997      ;
; 9.228 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.205      ; 11.027     ;
; 9.256 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.205      ; 10.999     ;
; 9.309 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.151      ; 10.892     ;
; 9.336 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a20~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.191      ; 10.905     ;
; 9.342 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a62~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.184      ; 10.892     ;
; 9.346 ; calib_ena_FPGA                                                                             ; calib_ena_adc                                                                         ; clk_50M      ; clk_50M     ; 20.000       ; 0.000      ; 6.654      ;
; 9.349 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.205      ; 10.906     ;
; 9.360 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a19~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.197      ; 10.887     ;
; 9.360 ; cnt_received[23]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.151      ; 10.841     ;
; 9.364 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a20~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.191      ; 10.877     ;
; 9.370 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a62~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.184      ; 10.864     ;
; 9.373 ; cnt_received[18]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.151      ; 10.828     ;
; 9.389 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a19~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.197      ; 10.858     ;
; 9.398 ; cnt_received[24]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.151      ; 10.803     ;
; 9.413 ; cnt_received[18]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.205      ; 10.842     ;
; 9.434 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a31~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.208      ; 10.824     ;
; 9.440 ; cnt_received[4]                                                                            ; LED_cnt_send[4]                                                                       ; clk_50M      ; clk_50M     ; 20.000       ; -2.791     ; 5.769      ;
; 9.442 ; cnt_received[23]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.205      ; 10.813     ;
; 9.457 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a20~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.191      ; 10.784     ;
; 9.462 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a31~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.208      ; 10.796     ;
; 9.463 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a62~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.184      ; 10.771     ;
; 9.474 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a1~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.160      ; 10.736     ;
; 9.480 ; cnt_received[24]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.205      ; 10.775     ;
; 9.482 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a19~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.197      ; 10.765     ;
; 9.484 ; cnt_received[20]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.151      ; 10.717     ;
; 9.502 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a1~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.160      ; 10.708     ;
; 9.510 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a30~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 10.726     ;
; 9.521 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a117~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.184      ; 10.713     ;
; 9.521 ; cnt_received[18]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a20~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.191      ; 10.720     ;
; 9.522 ; cnt_received[23]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a20~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.191      ; 10.719     ;
; 9.524 ; cnt_received[20]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.205      ; 10.731     ;
; 9.527 ; cnt_received[18]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a62~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.184      ; 10.707     ;
; 9.528 ; cnt_received[5]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.163      ; 10.685     ;
; 9.530 ; cnt_received[2]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.163      ; 10.683     ;
; 9.533 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a33~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.207      ; 10.724     ;
; 9.538 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a30~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 10.698     ;
; 9.546 ; cnt_received[23]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a19~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.197      ; 10.701     ;
; 9.546 ; cnt_received[18]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a19~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.197      ; 10.701     ;
; 9.548 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a18~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.195      ; 10.697     ;
; 9.548 ; cnt_received[25]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.151      ; 10.653     ;
; 9.549 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a117~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.184      ; 10.685     ;
; 9.555 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a31~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.208      ; 10.703     ;
; 9.557 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a4~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.189      ; 10.682     ;
; 9.557 ; cnt_received[16]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.151      ; 10.644     ;
; 9.560 ; cnt_received[24]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a20~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.191      ; 10.681     ;
; 9.561 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a33~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.207      ; 10.696     ;
; 9.576 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a18~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.195      ; 10.669     ;
; 9.582 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a78~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 10.654     ;
; 9.584 ; cnt_received[24]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a19~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.197      ; 10.663     ;
; 9.593 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a4~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.189      ; 10.646     ;
; 9.595 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a1~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.160      ; 10.615     ;
; 9.602 ; cnt_received[9]                                                                            ; LED_cnt_send[9]                                                                       ; clk_50M      ; clk_50M     ; 20.000       ; -2.791     ; 5.607      ;
; 9.603 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a126~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.182      ; 10.629     ;
; 9.607 ; cnt_received[23]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a62~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.184      ; 10.627     ;
; 9.610 ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a71~portb_address_reg0 ; uart_wdata_reg[7]                                                                     ; clk_50M      ; clk_50M     ; 20.000       ; -0.380     ; 10.029     ;
; 9.610 ; cnt_received[5]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.217      ; 10.657     ;
; 9.610 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a78~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 10.626     ;
; 9.612 ; cnt_received[2]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.217      ; 10.655     ;
; 9.619 ; cnt_received[18]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a31~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.208      ; 10.639     ;
; 9.622 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a79~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.144      ; 10.572     ;
; 9.626 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a107~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 10.610     ;
; 9.630 ; cnt_received[25]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.205      ; 10.625     ;
; 9.631 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a30~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 10.605     ;
; 9.631 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a126~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.182      ; 10.601     ;
; 9.632 ; cnt_received[20]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a20~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.191      ; 10.609     ;
; 9.636 ; cnt_received[24]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a62~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.184      ; 10.598     ;
; 9.638 ; cnt_received[20]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a62~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.184      ; 10.596     ;
; 9.639 ; cnt_received[16]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.205      ; 10.616     ;
; 9.640 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a112~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.151      ; 10.561     ;
; 9.641 ; cnt_received[16]                                                                           ; LED_cnt_send[16]                                                                      ; clk_50M      ; clk_50M     ; 20.000       ; -2.803     ; 5.556      ;
; 9.642 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a117~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.184      ; 10.592     ;
; 9.650 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a79~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.144      ; 10.544     ;
; 9.654 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a33~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.207      ; 10.603     ;
; 9.654 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a107~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 10.582     ;
; 9.657 ; cnt_received[20]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a19~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.197      ; 10.590     ;
; 9.659 ; cnt_received[18]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a1~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.160      ; 10.551     ;
; 9.662 ; cnt_received[23]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a1~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.160      ; 10.548     ;
; 9.663 ; cnt_received[22]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.151      ; 10.538     ;
; 9.664 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a13~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.195      ; 10.581     ;
; 9.665 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a115~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.188      ; 10.573     ;
; 9.668 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a112~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.151      ; 10.533     ;
; 9.669 ; cnt_received[17]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a18~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.195      ; 10.576     ;
; 9.681 ; cnt_received[23]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a31~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.208      ; 10.577     ;
; 9.689 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a72~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.222      ; 10.583     ;
; 9.690 ; cnt_received[5]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a20~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.203      ; 10.563     ;
; 9.692 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a13~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.195      ; 10.553     ;
; 9.692 ; cnt_received[2]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a20~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.203      ; 10.561     ;
; 9.693 ; cnt_received[19]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a115~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 0.188      ; 10.545     ;
; 9.694 ; cnt_received[21]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a52~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.173      ; 10.529     ;
; 9.695 ; cnt_received[18]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a30~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 10.541     ;
; 9.700 ; cnt_received[24]                                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a1~porta_we_reg   ; clk_50M      ; clk_50M     ; 20.000       ; 0.160      ; 10.510     ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+-------+------------------+-------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node     ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 9.184 ; cnt_received[21] ; cnt_ena[16] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 8.021      ;
; 9.184 ; cnt_received[21] ; cnt_ena[29] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 8.021      ;
; 9.184 ; cnt_received[21] ; cnt_ena[17] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 8.021      ;
; 9.184 ; cnt_received[21] ; cnt_ena[18] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 8.021      ;
; 9.184 ; cnt_received[21] ; cnt_ena[19] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 8.021      ;
; 9.184 ; cnt_received[21] ; cnt_ena[20] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 8.021      ;
; 9.184 ; cnt_received[21] ; cnt_ena[21] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 8.021      ;
; 9.184 ; cnt_received[21] ; cnt_ena[22] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 8.021      ;
; 9.184 ; cnt_received[21] ; cnt_ena[23] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 8.021      ;
; 9.184 ; cnt_received[21] ; cnt_ena[24] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 8.021      ;
; 9.184 ; cnt_received[21] ; cnt_ena[25] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 8.021      ;
; 9.184 ; cnt_received[21] ; cnt_ena[26] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 8.021      ;
; 9.184 ; cnt_received[21] ; cnt_ena[27] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 8.021      ;
; 9.184 ; cnt_received[21] ; cnt_ena[28] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 8.021      ;
; 9.184 ; cnt_received[21] ; cnt_ena[30] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 8.021      ;
; 9.184 ; cnt_received[21] ; cnt_ena[31] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 8.021      ;
; 9.212 ; cnt_received[19] ; cnt_ena[16] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.993      ;
; 9.212 ; cnt_received[19] ; cnt_ena[29] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.993      ;
; 9.212 ; cnt_received[19] ; cnt_ena[17] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.993      ;
; 9.212 ; cnt_received[19] ; cnt_ena[18] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.993      ;
; 9.212 ; cnt_received[19] ; cnt_ena[19] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.993      ;
; 9.212 ; cnt_received[19] ; cnt_ena[20] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.993      ;
; 9.212 ; cnt_received[19] ; cnt_ena[21] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.993      ;
; 9.212 ; cnt_received[19] ; cnt_ena[22] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.993      ;
; 9.212 ; cnt_received[19] ; cnt_ena[23] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.993      ;
; 9.212 ; cnt_received[19] ; cnt_ena[24] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.993      ;
; 9.212 ; cnt_received[19] ; cnt_ena[25] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.993      ;
; 9.212 ; cnt_received[19] ; cnt_ena[26] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.993      ;
; 9.212 ; cnt_received[19] ; cnt_ena[27] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.993      ;
; 9.212 ; cnt_received[19] ; cnt_ena[28] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.993      ;
; 9.212 ; cnt_received[19] ; cnt_ena[30] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.993      ;
; 9.212 ; cnt_received[19] ; cnt_ena[31] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.993      ;
; 9.305 ; cnt_received[17] ; cnt_ena[16] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.900      ;
; 9.305 ; cnt_received[17] ; cnt_ena[29] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.900      ;
; 9.305 ; cnt_received[17] ; cnt_ena[17] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.900      ;
; 9.305 ; cnt_received[17] ; cnt_ena[18] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.900      ;
; 9.305 ; cnt_received[17] ; cnt_ena[19] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.900      ;
; 9.305 ; cnt_received[17] ; cnt_ena[20] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.900      ;
; 9.305 ; cnt_received[17] ; cnt_ena[21] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.900      ;
; 9.305 ; cnt_received[17] ; cnt_ena[22] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.900      ;
; 9.305 ; cnt_received[17] ; cnt_ena[23] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.900      ;
; 9.305 ; cnt_received[17] ; cnt_ena[24] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.900      ;
; 9.305 ; cnt_received[17] ; cnt_ena[25] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.900      ;
; 9.305 ; cnt_received[17] ; cnt_ena[26] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.900      ;
; 9.305 ; cnt_received[17] ; cnt_ena[27] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.900      ;
; 9.305 ; cnt_received[17] ; cnt_ena[28] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.900      ;
; 9.305 ; cnt_received[17] ; cnt_ena[30] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.900      ;
; 9.305 ; cnt_received[17] ; cnt_ena[31] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.900      ;
; 9.309 ; cnt_received[21] ; adc_ena_reg ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.813     ; 7.897      ;
; 9.337 ; cnt_received[19] ; adc_ena_reg ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.813     ; 7.869      ;
; 9.369 ; cnt_received[18] ; cnt_ena[16] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.836      ;
; 9.369 ; cnt_received[18] ; cnt_ena[29] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.836      ;
; 9.369 ; cnt_received[18] ; cnt_ena[17] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.836      ;
; 9.369 ; cnt_received[18] ; cnt_ena[18] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.836      ;
; 9.369 ; cnt_received[18] ; cnt_ena[19] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.836      ;
; 9.369 ; cnt_received[18] ; cnt_ena[20] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.836      ;
; 9.369 ; cnt_received[18] ; cnt_ena[21] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.836      ;
; 9.369 ; cnt_received[18] ; cnt_ena[22] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.836      ;
; 9.369 ; cnt_received[18] ; cnt_ena[23] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.836      ;
; 9.369 ; cnt_received[18] ; cnt_ena[24] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.836      ;
; 9.369 ; cnt_received[18] ; cnt_ena[25] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.836      ;
; 9.369 ; cnt_received[18] ; cnt_ena[26] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.836      ;
; 9.369 ; cnt_received[18] ; cnt_ena[27] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.836      ;
; 9.369 ; cnt_received[18] ; cnt_ena[28] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.836      ;
; 9.369 ; cnt_received[18] ; cnt_ena[30] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.836      ;
; 9.369 ; cnt_received[18] ; cnt_ena[31] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.836      ;
; 9.430 ; cnt_received[17] ; adc_ena_reg ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.813     ; 7.776      ;
; 9.449 ; cnt_received[23] ; cnt_ena[16] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.756      ;
; 9.449 ; cnt_received[23] ; cnt_ena[29] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.756      ;
; 9.449 ; cnt_received[23] ; cnt_ena[17] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.756      ;
; 9.449 ; cnt_received[23] ; cnt_ena[18] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.756      ;
; 9.449 ; cnt_received[23] ; cnt_ena[19] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.756      ;
; 9.449 ; cnt_received[23] ; cnt_ena[20] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.756      ;
; 9.449 ; cnt_received[23] ; cnt_ena[21] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.756      ;
; 9.449 ; cnt_received[23] ; cnt_ena[22] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.756      ;
; 9.449 ; cnt_received[23] ; cnt_ena[23] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.756      ;
; 9.449 ; cnt_received[23] ; cnt_ena[24] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.756      ;
; 9.449 ; cnt_received[23] ; cnt_ena[25] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.756      ;
; 9.449 ; cnt_received[23] ; cnt_ena[26] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.756      ;
; 9.449 ; cnt_received[23] ; cnt_ena[27] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.756      ;
; 9.449 ; cnt_received[23] ; cnt_ena[28] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.756      ;
; 9.449 ; cnt_received[23] ; cnt_ena[30] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.756      ;
; 9.449 ; cnt_received[23] ; cnt_ena[31] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.756      ;
; 9.478 ; cnt_received[24] ; cnt_ena[16] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.727      ;
; 9.478 ; cnt_received[24] ; cnt_ena[29] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.727      ;
; 9.478 ; cnt_received[24] ; cnt_ena[17] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.727      ;
; 9.478 ; cnt_received[24] ; cnt_ena[18] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.727      ;
; 9.478 ; cnt_received[24] ; cnt_ena[19] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.727      ;
; 9.478 ; cnt_received[24] ; cnt_ena[20] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.727      ;
; 9.478 ; cnt_received[24] ; cnt_ena[21] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.727      ;
; 9.478 ; cnt_received[24] ; cnt_ena[22] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.727      ;
; 9.478 ; cnt_received[24] ; cnt_ena[23] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.727      ;
; 9.478 ; cnt_received[24] ; cnt_ena[24] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.727      ;
; 9.478 ; cnt_received[24] ; cnt_ena[25] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.727      ;
; 9.478 ; cnt_received[24] ; cnt_ena[26] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.727      ;
; 9.478 ; cnt_received[24] ; cnt_ena[27] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.727      ;
; 9.478 ; cnt_received[24] ; cnt_ena[28] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.727      ;
; 9.478 ; cnt_received[24] ; cnt_ena[30] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.727      ;
; 9.478 ; cnt_received[24] ; cnt_ena[31] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.727      ;
; 9.480 ; cnt_received[20] ; cnt_ena[16] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.814     ; 7.725      ;
+-------+------------------+-------------+--------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50M'                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.330 ; cnt_received[6]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a2~porta_address_reg0   ; clk_50M      ; clk_50M     ; 0.000        ; 0.397      ; 0.928      ;
; 0.353 ; uart_tx:u_uart_tx|wdata_reg[4]                                            ; uart_tx:u_uart_tx|wdata_reg[4]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|wdata_reg[6]                                            ; uart_tx:u_uart_tx|wdata_reg[6]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|wdata_reg[7]                                            ; uart_tx:u_uart_tx|wdata_reg[7]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|wdata_reg[5]                                            ; uart_tx:u_uart_tx|wdata_reg[5]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|wdata_reg[0]                                            ; uart_tx:u_uart_tx|wdata_reg[0]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|wdata_reg[1]                                            ; uart_tx:u_uart_tx|wdata_reg[1]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; leds_uart                                                                 ; leds_uart                                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_wreq_reg                                                             ; uart_wreq_reg                                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|cnt_bit[3]                                              ; uart_tx:u_uart_tx|cnt_bit[3]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|cnt_bit[1]                                              ; uart_tx:u_uart_tx|cnt_bit[1]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|cnt_bit[0]                                              ; uart_tx:u_uart_tx|cnt_bit[0]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|wdata_reg[3]                                            ; uart_tx:u_uart_tx|wdata_reg[3]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|wdata_reg[2]                                            ; uart_tx:u_uart_tx|wdata_reg[2]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; leds_received                                                             ; leds_received                                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|cs.STOP                                                 ; uart_tx:u_uart_tx|cs.STOP                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|cs.IDLE                                                 ; uart_tx:u_uart_tx|cs.IDLE                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|cs.DATA                                                 ; uart_tx:u_uart_tx|cs.DATA                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|cs.START                                                ; uart_tx:u_uart_tx|cs.START                                                                  ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cs.HOLD                                                                   ; cs.HOLD                                                                                     ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cnt_received[0]                                                           ; cnt_received[0]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.362 ; cnt_received[9]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a2~porta_address_reg0   ; clk_50M      ; clk_50M     ; 0.000        ; 0.397      ; 0.960      ;
; 0.364 ; cnt_received[12]                                                          ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a2~porta_address_reg0   ; clk_50M      ; clk_50M     ; 0.000        ; 0.397      ; 0.962      ;
; 0.365 ; uart_cnt_send[0]                                                          ; uart_cnt_send[0]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.608      ;
; 0.386 ; uart_tx:u_uart_tx|cs.STOP                                                 ; uart_tx:u_uart_tx|cs.IDLE                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.629      ;
; 0.395 ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|addr_store_b[0] ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|address_reg_b[0]                  ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.640      ;
; 0.508 ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|addr_store_b[2] ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|address_reg_b[2]                  ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.752      ;
; 0.528 ; uart_cnt_send[0]                                                          ; my_memory_rtl_0_bypass[2]                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.771      ;
; 0.541 ; uart_tx:u_uart_tx|cs.START                                                ; uart_tx:u_uart_tx|cs.DATA                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.784      ;
; 0.547 ; my_memory_rtl_0_bypass[41]                                                ; uart_wdata_reg[6]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.791      ;
; 0.547 ; my_memory_rtl_0_bypass[37]                                                ; uart_wdata_reg[2]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.791      ;
; 0.548 ; my_memory_rtl_0_bypass[40]                                                ; uart_wdata_reg[5]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.792      ;
; 0.548 ; my_memory~1                                                               ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.792      ;
; 0.548 ; my_memory_rtl_0_bypass[35]                                                ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.792      ;
; 0.548 ; my_memory_rtl_0_bypass[36]                                                ; uart_wdata_reg[1]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.792      ;
; 0.549 ; my_memory_rtl_0_bypass[42]                                                ; uart_wdata_reg[7]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.793      ;
; 0.550 ; my_memory~7                                                               ; uart_wdata_reg[6]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.794      ;
; 0.553 ; cnt_received[3]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a2~porta_address_reg0   ; clk_50M      ; clk_50M     ; 0.000        ; 0.397      ; 1.151      ;
; 0.571 ; my_memory~4                                                               ; uart_wdata_reg[3]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.815      ;
; 0.572 ; my_memory~2                                                               ; uart_wdata_reg[1]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.816      ;
; 0.574 ; cnt_received[0]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a39~porta_address_reg0  ; clk_50M      ; clk_50M     ; 0.000        ; 0.420      ; 1.195      ;
; 0.575 ; cnt_received[0]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a120~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.385      ; 1.161      ;
; 0.585 ; uart_cnt_send[6]                                                          ; uart_cnt_send[6]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.829      ;
; 0.586 ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|addr_store_b[3] ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|address_reg_b[3]                  ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; uart_cnt_send[8]                                                          ; uart_cnt_send[8]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.831      ;
; 0.589 ; uart_cnt_send[9]                                                          ; uart_cnt_send[9]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.833      ;
; 0.589 ; uart_cnt_send[7]                                                          ; uart_cnt_send[7]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.833      ;
; 0.592 ; cs.SAMPLE                                                                 ; cs.SEND                                                                                     ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.836      ;
; 0.597 ; uart_tx:u_uart_tx|cnt_clk[3]                                              ; uart_tx:u_uart_tx|cnt_clk[3]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; uart_tx:u_uart_tx|cnt_clk[13]                                             ; uart_tx:u_uart_tx|cnt_clk[13]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; uart_tx:u_uart_tx|cnt_clk[15]                                             ; uart_tx:u_uart_tx|cnt_clk[15]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; uart_cnt_clk[13]                                                          ; uart_cnt_clk[13]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; uart_cnt_clk[15]                                                          ; uart_cnt_clk[15]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; uart_cnt_send[3]                                                          ; uart_cnt_send[3]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; uart_cnt_send[5]                                                          ; uart_cnt_send[5]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; uart_cnt_send[11]                                                         ; uart_cnt_send[11]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; uart_cnt_send[15]                                                         ; uart_cnt_send[15]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.841      ;
; 0.598 ; uart_tx:u_uart_tx|cnt_clk[5]                                              ; uart_tx:u_uart_tx|cnt_clk[5]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; uart_tx:u_uart_tx|cnt_clk[29]                                             ; uart_tx:u_uart_tx|cnt_clk[29]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; uart_tx:u_uart_tx|cnt_clk[11]                                             ; uart_tx:u_uart_tx|cnt_clk[11]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; uart_tx:u_uart_tx|cnt_clk[19]                                             ; uart_tx:u_uart_tx|cnt_clk[19]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; uart_tx:u_uart_tx|cnt_clk[21]                                             ; uart_tx:u_uart_tx|cnt_clk[21]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; uart_cnt_clk[5]                                                           ; uart_cnt_clk[5]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; uart_cnt_clk[11]                                                          ; uart_cnt_clk[11]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; uart_cnt_send[13]                                                         ; uart_cnt_send[13]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.842      ;
; 0.599 ; uart_tx:u_uart_tx|cnt_clk[6]                                              ; uart_tx:u_uart_tx|cnt_clk[6]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_tx:u_uart_tx|cnt_clk[27]                                             ; uart_tx:u_uart_tx|cnt_clk[27]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_tx:u_uart_tx|cnt_clk[31]                                             ; uart_tx:u_uart_tx|cnt_clk[31]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_cnt_clk[19]                                                          ; uart_cnt_clk[19]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_cnt_clk[21]                                                          ; uart_cnt_clk[21]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_cnt_clk[29]                                                          ; uart_cnt_clk[29]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_cnt_send[2]                                                          ; uart_cnt_send[2]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_cnt_send[4]                                                          ; uart_cnt_send[4]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_cnt_send[22]                                                         ; uart_cnt_send[22]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_cnt_send[19]                                                         ; uart_cnt_send[19]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_cnt_send[21]                                                         ; uart_cnt_send[21]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_cnt_send[29]                                                         ; uart_cnt_send[29]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; cnt_received[0]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a21~porta_address_reg0  ; clk_50M      ; clk_50M     ; 0.000        ; 0.386      ; 1.186      ;
; 0.599 ; cnt_received[15]                                                          ; cnt_received[15]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; cnt_received[19]                                                          ; cnt_received[19]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; cnt_received[21]                                                          ; cnt_received[21]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; cnt_received[22]                                                          ; cnt_received[22]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; cnt_received[29]                                                          ; cnt_received[29]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.600 ; uart_tx:u_uart_tx|cnt_clk[1]                                              ; uart_tx:u_uart_tx|cnt_clk[1]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; uart_tx:u_uart_tx|cnt_clk[17]                                             ; uart_tx:u_uart_tx|cnt_clk[17]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; uart_tx:u_uart_tx|cnt_clk[22]                                             ; uart_tx:u_uart_tx|cnt_clk[22]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; uart_cnt_clk[1]                                                           ; uart_cnt_clk[1]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; uart_cnt_clk[27]                                                          ; uart_cnt_clk[27]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; uart_cnt_clk[31]                                                          ; uart_cnt_clk[31]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; uart_cnt_send[14]                                                         ; uart_cnt_send[14]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; uart_cnt_send[10]                                                         ; uart_cnt_send[10]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; uart_cnt_send[12]                                                         ; uart_cnt_send[12]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; uart_cnt_send[16]                                                         ; uart_cnt_send[16]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; uart_cnt_send[27]                                                         ; uart_cnt_send[27]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; uart_cnt_send[31]                                                         ; uart_cnt_send[31]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; cnt_received[11]                                                          ; cnt_received[11]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; cnt_received[16]                                                          ; cnt_received[16]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; cnt_received[27]                                                          ; cnt_received[27]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; cnt_received[31]                                                          ; cnt_received[31]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.601 ; uart_tx:u_uart_tx|cnt_clk[9]                                              ; uart_tx:u_uart_tx|cnt_clk[9]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.845      ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.354 ; adc_ena_reg       ; adc_ena_reg       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; leds_ena          ; leds_ena          ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cnt_ena[0]        ; cnt_ena[0]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cnt_reset[0]      ; cnt_reset[0]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.586 ; cnt_ena_period[5] ; cnt_ena_period[5] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; cnt_ena_period[7] ; cnt_ena_period[7] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.829      ;
; 0.590 ; cnt_ena_period[6] ; cnt_ena_period[6] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.833      ;
; 0.591 ; cnt_ena_period[2] ; cnt_ena_period[2] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.834      ;
; 0.598 ; cnt_reset[15]     ; cnt_reset[15]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; cnt_reset[13]     ; cnt_reset[13]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; cnt_reset[3]      ; cnt_reset[3]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.842      ;
; 0.599 ; cnt_reset[21]     ; cnt_reset[21]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; cnt_reset[19]     ; cnt_reset[19]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; cnt_reset[22]     ; cnt_reset[22]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; cnt_reset[29]     ; cnt_reset[29]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; cnt_ena[15]       ; cnt_ena[15]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; cnt_ena[3]        ; cnt_ena[3]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; cnt_ena[6]        ; cnt_ena[6]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; cnt_ena[13]       ; cnt_ena[13]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; cnt_reset[11]     ; cnt_reset[11]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.843      ;
; 0.600 ; cnt_reset[16]     ; cnt_reset[16]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; cnt_reset[27]     ; cnt_reset[27]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; cnt_reset[31]     ; cnt_reset[31]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; cnt_ena[29]       ; cnt_ena[29]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; cnt_ena[22]       ; cnt_ena[22]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; cnt_ena[21]       ; cnt_ena[21]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; cnt_ena[19]       ; cnt_ena[19]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; cnt_ena[5]        ; cnt_ena[5]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; cnt_ena[11]       ; cnt_ena[11]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; cnt_reset[14]     ; cnt_reset[14]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; cnt_reset[2]      ; cnt_reset[2]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.844      ;
; 0.601 ; cnt_reset[18]     ; cnt_reset[18]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; cnt_reset[20]     ; cnt_reset[20]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; cnt_reset[30]     ; cnt_reset[30]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; cnt_ena[31]       ; cnt_ena[31]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; cnt_ena[27]       ; cnt_ena[27]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; cnt_ena[16]       ; cnt_ena[16]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; cnt_ena[2]        ; cnt_ena[2]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; cnt_ena[14]       ; cnt_ena[14]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; cnt_reset[12]     ; cnt_reset[12]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; cnt_reset[10]     ; cnt_reset[10]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; cnt_reset[4]      ; cnt_reset[4]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.602 ; cnt_reset[17]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; cnt_reset[24]     ; cnt_reset[24]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; cnt_reset[26]     ; cnt_reset[26]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; cnt_reset[28]     ; cnt_reset[28]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; cnt_ena[30]       ; cnt_ena[30]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_ena[20]       ; cnt_ena[20]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_ena[18]       ; cnt_ena[18]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_ena[4]        ; cnt_ena[4]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_ena[8]        ; cnt_ena[8]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_ena[10]       ; cnt_ena[10]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_ena[12]       ; cnt_ena[12]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; cnt_ena[28]       ; cnt_ena[28]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; cnt_ena[26]       ; cnt_ena[26]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; cnt_ena[24]       ; cnt_ena[24]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; cnt_ena[17]       ; cnt_ena[17]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; cnt_ena_period[1] ; cnt_ena_period[1] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; cnt_reset[9]      ; cnt_reset[9]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.847      ;
; 0.604 ; cnt_reset[23]     ; cnt_reset[23]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.848      ;
; 0.604 ; cnt_reset[25]     ; cnt_reset[25]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.848      ;
; 0.604 ; cnt_ena[7]        ; cnt_ena[7]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; cnt_ena[9]        ; cnt_ena[9]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; cnt_ena[25]       ; cnt_ena[25]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; cnt_ena[23]       ; cnt_ena[23]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.848      ;
; 0.617 ; cnt_reset[1]      ; cnt_reset[1]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.861      ;
; 0.618 ; cnt_ena[1]        ; cnt_ena[1]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.861      ;
; 0.841 ; cnt_ena_period[6] ; cnt_ena[0]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.084      ;
; 0.852 ; cnt_reset[15]     ; cnt_reset[16]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 1.130      ;
; 0.858 ; cnt_ena_period[6] ; cnt_ena_period[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.101      ;
; 0.858 ; cnt_ena_period[6] ; cnt_ena_period[4] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.101      ;
; 0.863 ; cnt_reset[15]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 1.141      ;
; 0.872 ; cnt_ena_period[5] ; cnt_ena_period[6] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.115      ;
; 0.876 ; cnt_ena_period[0] ; cnt_ena_period[1] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.119      ;
; 0.878 ; cnt_ena_period[6] ; cnt_ena_period[7] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.121      ;
; 0.880 ; cnt_ena_period[4] ; cnt_ena_period[5] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.123      ;
; 0.885 ; cnt_reset[22]     ; cnt_reset[23]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.129      ;
; 0.885 ; cnt_ena[6]        ; cnt_ena[7]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.128      ;
; 0.886 ; cnt_ena[22]       ; cnt_ena[23]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.129      ;
; 0.886 ; cnt_reset[13]     ; cnt_reset[14]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.130      ;
; 0.886 ; cnt_ena[15]       ; cnt_ena[16]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.130      ;
; 0.886 ; cnt_reset[3]      ; cnt_reset[4]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.130      ;
; 0.887 ; cnt_reset[16]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; cnt_reset[21]     ; cnt_reset[22]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; cnt_reset[19]     ; cnt_reset[20]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; cnt_reset[29]     ; cnt_reset[30]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; cnt_ena_period[0] ; cnt_ena_period[2] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; cnt_reset[14]     ; cnt_reset[15]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; cnt_reset[2]      ; cnt_reset[3]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; cnt_ena[13]       ; cnt_ena[14]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; cnt_reset[11]     ; cnt_reset[12]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; cnt_ena[3]        ; cnt_ena[4]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; cnt_reset[20]     ; cnt_reset[21]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; cnt_reset[18]     ; cnt_reset[19]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; cnt_reset[30]     ; cnt_reset[31]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; cnt_reset[27]     ; cnt_reset[28]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; cnt_reset[4]      ; cnt_reset[5]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; cnt_reset[12]     ; cnt_reset[13]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; cnt_ena[14]       ; cnt_ena[15]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; cnt_ena[2]        ; cnt_ena[3]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.131      ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 12.248 ; nrst      ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.013     ; 5.758      ;
; 12.248 ; nrst      ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.013     ; 5.758      ;
; 12.364 ; nrst      ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.010     ; 5.645      ;
; 12.364 ; nrst      ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.010     ; 5.645      ;
; 12.364 ; nrst      ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.010     ; 5.645      ;
; 12.364 ; nrst      ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.010     ; 5.645      ;
; 12.364 ; nrst      ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.010     ; 5.645      ;
; 12.364 ; nrst      ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.010     ; 5.645      ;
; 12.364 ; nrst      ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.010     ; 5.645      ;
; 12.364 ; nrst      ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.010     ; 5.645      ;
; 12.364 ; nrst      ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.010     ; 5.645      ;
; 12.364 ; nrst      ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.010     ; 5.645      ;
; 12.364 ; nrst      ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.010     ; 5.645      ;
; 12.364 ; nrst      ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.010     ; 5.645      ;
; 12.364 ; nrst      ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.010     ; 5.645      ;
; 12.364 ; nrst      ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.010     ; 5.645      ;
; 12.364 ; nrst      ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.010     ; 5.645      ;
; 12.402 ; nrst      ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.013     ; 5.604      ;
; 12.402 ; nrst      ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.013     ; 5.604      ;
; 12.402 ; nrst      ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.013     ; 5.604      ;
; 12.402 ; nrst      ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.013     ; 5.604      ;
; 12.402 ; nrst      ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.013     ; 5.604      ;
; 12.402 ; nrst      ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.013     ; 5.604      ;
; 12.402 ; nrst      ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.013     ; 5.604      ;
; 12.402 ; nrst      ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.013     ; 5.604      ;
; 12.402 ; nrst      ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.013     ; 5.604      ;
; 12.402 ; nrst      ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.013     ; 5.604      ;
; 12.509 ; nrst      ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.011     ; 5.499      ;
; 12.509 ; nrst      ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.011     ; 5.499      ;
; 12.509 ; nrst      ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.011     ; 5.499      ;
; 12.509 ; nrst      ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.011     ; 5.499      ;
; 12.509 ; nrst      ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.011     ; 5.499      ;
; 12.509 ; nrst      ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.011     ; 5.499      ;
; 12.509 ; nrst      ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.011     ; 5.499      ;
; 12.509 ; nrst      ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.011     ; 5.499      ;
; 12.509 ; nrst      ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.011     ; 5.499      ;
; 12.509 ; nrst      ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.011     ; 5.499      ;
; 12.509 ; nrst      ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.011     ; 5.499      ;
; 12.509 ; nrst      ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.011     ; 5.499      ;
; 12.509 ; nrst      ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.011     ; 5.499      ;
; 12.509 ; nrst      ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.011     ; 5.499      ;
; 12.509 ; nrst      ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.011     ; 5.499      ;
; 12.509 ; nrst      ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.011     ; 5.499      ;
; 12.527 ; nrst      ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.010     ; 5.482      ;
; 12.527 ; nrst      ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.010     ; 5.482      ;
; 12.555 ; nrst      ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.012     ; 5.452      ;
; 12.555 ; nrst      ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.012     ; 5.452      ;
; 12.555 ; nrst      ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.012     ; 5.452      ;
; 12.555 ; nrst      ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.012     ; 5.452      ;
; 12.555 ; nrst      ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.012     ; 5.452      ;
; 12.555 ; nrst      ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.012     ; 5.452      ;
; 12.555 ; nrst      ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.012     ; 5.452      ;
; 12.555 ; nrst      ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.012     ; 5.452      ;
; 12.555 ; nrst      ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.012     ; 5.452      ;
; 12.555 ; nrst      ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.012     ; 5.452      ;
; 12.555 ; nrst      ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.012     ; 5.452      ;
; 12.555 ; nrst      ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.012     ; 5.452      ;
; 12.555 ; nrst      ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.012     ; 5.452      ;
; 12.555 ; nrst      ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.012     ; 5.452      ;
; 12.555 ; nrst      ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.012     ; 5.452      ;
; 12.589 ; nrst      ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.003      ; 5.433      ;
; 12.589 ; nrst      ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.003      ; 5.433      ;
; 12.589 ; nrst      ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.003      ; 5.433      ;
; 12.589 ; nrst      ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.003      ; 5.433      ;
; 12.589 ; nrst      ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.003      ; 5.433      ;
; 12.589 ; nrst      ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.003      ; 5.433      ;
; 12.589 ; nrst      ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.003      ; 5.433      ;
; 12.589 ; nrst      ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.003      ; 5.433      ;
; 12.589 ; nrst      ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.003      ; 5.433      ;
; 12.589 ; nrst      ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.003      ; 5.433      ;
; 12.589 ; nrst      ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.003      ; 5.433      ;
; 12.589 ; nrst      ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.003      ; 5.433      ;
; 12.589 ; nrst      ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.003      ; 5.433      ;
; 12.589 ; nrst      ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.003      ; 5.433      ;
; 12.589 ; nrst      ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.003      ; 5.433      ;
; 12.589 ; nrst      ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.003      ; 5.433      ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_50M'                                                                                 ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 14.952 ; nrst      ; uart_cnt_send[1]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.700      ; 5.767      ;
; 14.952 ; nrst      ; uart_cnt_send[9]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.700      ; 5.767      ;
; 14.952 ; nrst      ; uart_cnt_send[2]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.700      ; 5.767      ;
; 14.952 ; nrst      ; uart_cnt_send[3]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.700      ; 5.767      ;
; 14.952 ; nrst      ; uart_cnt_send[4]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.700      ; 5.767      ;
; 14.952 ; nrst      ; uart_cnt_send[5]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.700      ; 5.767      ;
; 14.952 ; nrst      ; uart_cnt_send[6]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.700      ; 5.767      ;
; 14.952 ; nrst      ; uart_cnt_send[7]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.700      ; 5.767      ;
; 14.952 ; nrst      ; uart_cnt_send[8]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.700      ; 5.767      ;
; 14.952 ; nrst      ; uart_cnt_send[14]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.700      ; 5.767      ;
; 14.952 ; nrst      ; uart_cnt_send[10]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.700      ; 5.767      ;
; 14.952 ; nrst      ; uart_cnt_send[11]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.700      ; 5.767      ;
; 14.952 ; nrst      ; uart_cnt_send[12]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.700      ; 5.767      ;
; 14.952 ; nrst      ; uart_cnt_send[13]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.700      ; 5.767      ;
; 14.952 ; nrst      ; uart_cnt_send[15]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.700      ; 5.767      ;
; 14.986 ; nrst      ; cnt_received[1]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.691      ; 5.724      ;
; 14.986 ; nrst      ; cnt_received[14]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.691      ; 5.724      ;
; 14.986 ; nrst      ; cnt_received[10]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.691      ; 5.724      ;
; 14.986 ; nrst      ; cnt_received[13]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.691      ; 5.724      ;
; 14.986 ; nrst      ; cnt_received[12]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.691      ; 5.724      ;
; 14.986 ; nrst      ; cnt_received[11]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.691      ; 5.724      ;
; 14.986 ; nrst      ; cnt_received[9]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.691      ; 5.724      ;
; 14.986 ; nrst      ; cnt_received[8]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.691      ; 5.724      ;
; 14.986 ; nrst      ; cnt_received[6]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.691      ; 5.724      ;
; 14.986 ; nrst      ; cnt_received[7]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.691      ; 5.724      ;
; 14.986 ; nrst      ; cnt_received[15]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.691      ; 5.724      ;
; 14.986 ; nrst      ; cnt_received[3]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.691      ; 5.724      ;
; 14.986 ; nrst      ; cnt_received[4]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.691      ; 5.724      ;
; 14.986 ; nrst      ; cnt_received[2]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.691      ; 5.724      ;
; 14.986 ; nrst      ; cnt_received[5]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.691      ; 5.724      ;
; 15.017 ; nrst      ; my_memory_rtl_0_bypass[32]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.694      ; 5.696      ;
; 15.017 ; nrst      ; my_memory_rtl_0_bypass[30]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.694      ; 5.696      ;
; 15.017 ; nrst      ; my_memory_rtl_0_bypass[34]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.694      ; 5.696      ;
; 15.023 ; nrst      ; uart_tx:u_uart_tx|cs.IDLE     ; clk_50M      ; clk_50M     ; 20.000       ; 2.686      ; 5.682      ;
; 15.023 ; nrst      ; uart_tx:u_uart_tx|cs.START    ; clk_50M      ; clk_50M     ; 20.000       ; 2.686      ; 5.682      ;
; 15.023 ; nrst      ; uart_tx:u_uart_tx|cs.DATA     ; clk_50M      ; clk_50M     ; 20.000       ; 2.686      ; 5.682      ;
; 15.023 ; nrst      ; uart_tx:u_uart_tx|cs.STOP     ; clk_50M      ; clk_50M     ; 20.000       ; 2.686      ; 5.682      ;
; 15.023 ; nrst      ; uart_tx:u_uart_tx|tx_reg      ; clk_50M      ; clk_50M     ; 20.000       ; 2.686      ; 5.682      ;
; 15.027 ; nrst      ; uart_cnt_clk[0]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.687      ; 5.679      ;
; 15.027 ; nrst      ; uart_cnt_clk[12]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.687      ; 5.679      ;
; 15.063 ; nrst      ; uart_cnt_clk[3]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.702      ; 5.658      ;
; 15.063 ; nrst      ; uart_cnt_clk[4]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.702      ; 5.658      ;
; 15.063 ; nrst      ; uart_cnt_clk[6]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.702      ; 5.658      ;
; 15.063 ; nrst      ; uart_cnt_clk[10]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.702      ; 5.658      ;
; 15.063 ; nrst      ; uart_wreq_reg                 ; clk_50M      ; clk_50M     ; 20.000       ; 2.702      ; 5.658      ;
; 15.063 ; nrst      ; leds_uart                     ; clk_50M      ; clk_50M     ; 20.000       ; 2.702      ; 5.658      ;
; 15.085 ; nrst      ; uart_wdata_reg[1]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.702      ; 5.636      ;
; 15.085 ; nrst      ; uart_wdata_reg[3]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.702      ; 5.636      ;
; 15.085 ; nrst      ; uart_wdata_reg[2]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.702      ; 5.636      ;
; 15.085 ; nrst      ; uart_wdata_reg[0]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.702      ; 5.636      ;
; 15.085 ; nrst      ; uart_wdata_reg[5]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.702      ; 5.636      ;
; 15.085 ; nrst      ; uart_wdata_reg[7]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.702      ; 5.636      ;
; 15.085 ; nrst      ; uart_wdata_reg[6]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.702      ; 5.636      ;
; 15.085 ; nrst      ; uart_wdata_reg[4]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.702      ; 5.636      ;
; 15.088 ; nrst      ; my_memory_rtl_0_bypass[26]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.714      ; 5.645      ;
; 15.088 ; nrst      ; my_memory_rtl_0_bypass[28]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.714      ; 5.645      ;
; 15.088 ; nrst      ; my_memory_rtl_0_bypass[20]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.714      ; 5.645      ;
; 15.088 ; nrst      ; my_memory_rtl_0_bypass[18]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.714      ; 5.645      ;
; 15.088 ; nrst      ; my_memory_rtl_0_bypass[22]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.714      ; 5.645      ;
; 15.088 ; nrst      ; my_memory_rtl_0_bypass[24]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.714      ; 5.645      ;
; 15.105 ; nrst      ; my_memory_rtl_0_bypass[6]     ; clk_50M      ; clk_50M     ; 20.000       ; 2.728      ; 5.642      ;
; 15.105 ; nrst      ; my_memory_rtl_0_bypass[8]     ; clk_50M      ; clk_50M     ; 20.000       ; 2.728      ; 5.642      ;
; 15.105 ; nrst      ; my_memory_rtl_0_bypass[12]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.728      ; 5.642      ;
; 15.105 ; nrst      ; my_memory_rtl_0_bypass[10]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.728      ; 5.642      ;
; 15.105 ; nrst      ; my_memory_rtl_0_bypass[16]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.728      ; 5.642      ;
; 15.105 ; nrst      ; my_memory_rtl_0_bypass[14]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.728      ; 5.642      ;
; 15.105 ; nrst      ; my_memory~0                   ; clk_50M      ; clk_50M     ; 20.000       ; 2.728      ; 5.642      ;
; 15.109 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[0]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.709      ; 5.619      ;
; 15.109 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[1]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.709      ; 5.619      ;
; 15.109 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[2]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.709      ; 5.619      ;
; 15.109 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[3]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.709      ; 5.619      ;
; 15.109 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[4]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.709      ; 5.619      ;
; 15.109 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[5]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.709      ; 5.619      ;
; 15.109 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[6]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.709      ; 5.619      ;
; 15.109 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[7]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.709      ; 5.619      ;
; 15.109 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[8]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.709      ; 5.619      ;
; 15.109 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[10] ; clk_50M      ; clk_50M     ; 20.000       ; 2.709      ; 5.619      ;
; 15.109 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[11] ; clk_50M      ; clk_50M     ; 20.000       ; 2.709      ; 5.619      ;
; 15.109 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[12] ; clk_50M      ; clk_50M     ; 20.000       ; 2.709      ; 5.619      ;
; 15.109 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[13] ; clk_50M      ; clk_50M     ; 20.000       ; 2.709      ; 5.619      ;
; 15.109 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[14] ; clk_50M      ; clk_50M     ; 20.000       ; 2.709      ; 5.619      ;
; 15.109 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[15] ; clk_50M      ; clk_50M     ; 20.000       ; 2.709      ; 5.619      ;
; 15.109 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[9]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.709      ; 5.619      ;
; 15.184 ; nrst      ; cnt_received[0]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.698      ; 5.533      ;
; 15.184 ; nrst      ; leds_received                 ; clk_50M      ; clk_50M     ; 20.000       ; 2.698      ; 5.533      ;
; 15.184 ; nrst      ; ack_unit_delay                ; clk_50M      ; clk_50M     ; 20.000       ; 2.698      ; 5.533      ;
; 15.232 ; nrst      ; uart_cnt_clk[9]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.698      ; 5.485      ;
; 15.232 ; nrst      ; uart_cnt_clk[1]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.698      ; 5.485      ;
; 15.232 ; nrst      ; uart_cnt_clk[2]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.698      ; 5.485      ;
; 15.232 ; nrst      ; uart_cnt_clk[5]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.698      ; 5.485      ;
; 15.232 ; nrst      ; uart_cnt_clk[7]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.698      ; 5.485      ;
; 15.232 ; nrst      ; uart_cnt_clk[8]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.698      ; 5.485      ;
; 15.232 ; nrst      ; uart_cnt_clk[11]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.698      ; 5.485      ;
; 15.232 ; nrst      ; uart_cnt_clk[13]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.698      ; 5.485      ;
; 15.232 ; nrst      ; uart_cnt_clk[14]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.698      ; 5.485      ;
; 15.232 ; nrst      ; uart_cnt_clk[15]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.698      ; 5.485      ;
; 15.235 ; nrst      ; cs.SAMPLE                     ; clk_50M      ; clk_50M     ; 20.000       ; 2.698      ; 5.482      ;
; 15.235 ; nrst      ; cs.IDLE                       ; clk_50M      ; clk_50M     ; 20.000       ; 2.698      ; 5.482      ;
; 15.235 ; nrst      ; cs.RESET                      ; clk_50M      ; clk_50M     ; 20.000       ; 2.698      ; 5.482      ;
; 15.235 ; nrst      ; cs.SEND                       ; clk_50M      ; clk_50M     ; 20.000       ; 2.698      ; 5.482      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_50M'                                                                                 ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 3.866 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[16] ; clk_50M      ; clk_50M     ; 0.000        ; 2.809      ; 4.846      ;
; 3.866 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[17] ; clk_50M      ; clk_50M     ; 0.000        ; 2.809      ; 4.846      ;
; 3.866 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[18] ; clk_50M      ; clk_50M     ; 0.000        ; 2.809      ; 4.846      ;
; 3.866 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[19] ; clk_50M      ; clk_50M     ; 0.000        ; 2.809      ; 4.846      ;
; 3.866 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[20] ; clk_50M      ; clk_50M     ; 0.000        ; 2.809      ; 4.846      ;
; 3.866 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[21] ; clk_50M      ; clk_50M     ; 0.000        ; 2.809      ; 4.846      ;
; 3.866 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[22] ; clk_50M      ; clk_50M     ; 0.000        ; 2.809      ; 4.846      ;
; 3.866 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[23] ; clk_50M      ; clk_50M     ; 0.000        ; 2.809      ; 4.846      ;
; 3.866 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[24] ; clk_50M      ; clk_50M     ; 0.000        ; 2.809      ; 4.846      ;
; 3.866 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[25] ; clk_50M      ; clk_50M     ; 0.000        ; 2.809      ; 4.846      ;
; 3.866 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[26] ; clk_50M      ; clk_50M     ; 0.000        ; 2.809      ; 4.846      ;
; 3.866 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[27] ; clk_50M      ; clk_50M     ; 0.000        ; 2.809      ; 4.846      ;
; 3.866 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[28] ; clk_50M      ; clk_50M     ; 0.000        ; 2.809      ; 4.846      ;
; 3.866 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[29] ; clk_50M      ; clk_50M     ; 0.000        ; 2.809      ; 4.846      ;
; 3.866 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[30] ; clk_50M      ; clk_50M     ; 0.000        ; 2.809      ; 4.846      ;
; 3.866 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[31] ; clk_50M      ; clk_50M     ; 0.000        ; 2.809      ; 4.846      ;
; 3.957 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[0]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.796      ; 4.924      ;
; 3.957 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[1]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.796      ; 4.924      ;
; 3.957 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[2]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.796      ; 4.924      ;
; 3.957 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[3]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.796      ; 4.924      ;
; 3.988 ; nrst      ; uart_cnt_clk[28]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.788      ; 4.947      ;
; 3.988 ; nrst      ; uart_cnt_clk[16]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.788      ; 4.947      ;
; 3.988 ; nrst      ; uart_cnt_clk[17]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.788      ; 4.947      ;
; 3.988 ; nrst      ; uart_cnt_clk[18]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.788      ; 4.947      ;
; 3.988 ; nrst      ; uart_cnt_clk[19]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.788      ; 4.947      ;
; 3.988 ; nrst      ; uart_cnt_clk[20]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.788      ; 4.947      ;
; 3.988 ; nrst      ; uart_cnt_clk[21]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.788      ; 4.947      ;
; 3.988 ; nrst      ; uart_cnt_clk[22]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.788      ; 4.947      ;
; 3.988 ; nrst      ; uart_cnt_clk[23]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.788      ; 4.947      ;
; 3.988 ; nrst      ; uart_cnt_clk[24]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.788      ; 4.947      ;
; 3.988 ; nrst      ; uart_cnt_clk[25]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.788      ; 4.947      ;
; 3.988 ; nrst      ; uart_cnt_clk[26]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.788      ; 4.947      ;
; 3.988 ; nrst      ; uart_cnt_clk[27]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.788      ; 4.947      ;
; 3.988 ; nrst      ; uart_cnt_clk[29]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.788      ; 4.947      ;
; 3.988 ; nrst      ; uart_cnt_clk[30]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.788      ; 4.947      ;
; 3.988 ; nrst      ; uart_cnt_clk[31]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.788      ; 4.947      ;
; 3.990 ; nrst      ; uart_cnt_send[16]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.813      ; 4.974      ;
; 3.990 ; nrst      ; uart_cnt_send[17]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.813      ; 4.974      ;
; 3.990 ; nrst      ; uart_cnt_send[22]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.813      ; 4.974      ;
; 3.990 ; nrst      ; uart_cnt_send[18]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.813      ; 4.974      ;
; 3.990 ; nrst      ; uart_cnt_send[19]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.813      ; 4.974      ;
; 3.990 ; nrst      ; uart_cnt_send[20]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.813      ; 4.974      ;
; 3.990 ; nrst      ; uart_cnt_send[21]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.813      ; 4.974      ;
; 3.990 ; nrst      ; uart_cnt_send[23]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.813      ; 4.974      ;
; 3.990 ; nrst      ; uart_cnt_send[28]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.813      ; 4.974      ;
; 3.990 ; nrst      ; uart_cnt_send[24]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.813      ; 4.974      ;
; 3.990 ; nrst      ; uart_cnt_send[25]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.813      ; 4.974      ;
; 3.990 ; nrst      ; uart_cnt_send[26]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.813      ; 4.974      ;
; 3.990 ; nrst      ; uart_cnt_send[27]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.813      ; 4.974      ;
; 3.990 ; nrst      ; uart_cnt_send[31]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.813      ; 4.974      ;
; 3.990 ; nrst      ; uart_cnt_send[29]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.813      ; 4.974      ;
; 3.990 ; nrst      ; uart_cnt_send[30]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.813      ; 4.974      ;
; 3.997 ; nrst      ; uart_cnt_send[0]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.802      ; 4.970      ;
; 3.997 ; nrst      ; my_memory_rtl_0_bypass[4]     ; clk_50M      ; clk_50M     ; 0.000        ; 2.802      ; 4.970      ;
; 3.997 ; nrst      ; my_memory_rtl_0_bypass[2]     ; clk_50M      ; clk_50M     ; 0.000        ; 2.802      ; 4.970      ;
; 3.997 ; nrst      ; cs.HOLD                       ; clk_50M      ; clk_50M     ; 0.000        ; 2.802      ; 4.970      ;
; 3.999 ; nrst      ; cnt_received[17]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.803      ; 4.973      ;
; 3.999 ; nrst      ; cnt_received[16]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.803      ; 4.973      ;
; 3.999 ; nrst      ; cnt_received[20]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.803      ; 4.973      ;
; 3.999 ; nrst      ; cnt_received[18]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.803      ; 4.973      ;
; 3.999 ; nrst      ; cnt_received[19]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.803      ; 4.973      ;
; 3.999 ; nrst      ; cnt_received[21]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.803      ; 4.973      ;
; 3.999 ; nrst      ; cnt_received[22]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.803      ; 4.973      ;
; 3.999 ; nrst      ; cnt_received[25]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.803      ; 4.973      ;
; 3.999 ; nrst      ; cnt_received[23]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.803      ; 4.973      ;
; 3.999 ; nrst      ; cnt_received[24]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.803      ; 4.973      ;
; 3.999 ; nrst      ; cnt_received[30]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.803      ; 4.973      ;
; 3.999 ; nrst      ; cnt_received[26]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.803      ; 4.973      ;
; 3.999 ; nrst      ; cnt_received[27]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.803      ; 4.973      ;
; 3.999 ; nrst      ; cnt_received[28]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.803      ; 4.973      ;
; 3.999 ; nrst      ; cnt_received[29]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.803      ; 4.973      ;
; 3.999 ; nrst      ; cnt_received[31]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.803      ; 4.973      ;
; 4.011 ; nrst      ; cs.SAMPLE                     ; clk_50M      ; clk_50M     ; 0.000        ; 2.799      ; 4.981      ;
; 4.011 ; nrst      ; cs.IDLE                       ; clk_50M      ; clk_50M     ; 0.000        ; 2.799      ; 4.981      ;
; 4.011 ; nrst      ; cs.RESET                      ; clk_50M      ; clk_50M     ; 0.000        ; 2.799      ; 4.981      ;
; 4.011 ; nrst      ; cs.SEND                       ; clk_50M      ; clk_50M     ; 0.000        ; 2.799      ; 4.981      ;
; 4.017 ; nrst      ; uart_cnt_clk[9]               ; clk_50M      ; clk_50M     ; 0.000        ; 2.799      ; 4.987      ;
; 4.017 ; nrst      ; uart_cnt_clk[1]               ; clk_50M      ; clk_50M     ; 0.000        ; 2.799      ; 4.987      ;
; 4.017 ; nrst      ; uart_cnt_clk[2]               ; clk_50M      ; clk_50M     ; 0.000        ; 2.799      ; 4.987      ;
; 4.017 ; nrst      ; uart_cnt_clk[5]               ; clk_50M      ; clk_50M     ; 0.000        ; 2.799      ; 4.987      ;
; 4.017 ; nrst      ; uart_cnt_clk[7]               ; clk_50M      ; clk_50M     ; 0.000        ; 2.799      ; 4.987      ;
; 4.017 ; nrst      ; uart_cnt_clk[8]               ; clk_50M      ; clk_50M     ; 0.000        ; 2.799      ; 4.987      ;
; 4.017 ; nrst      ; uart_cnt_clk[11]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.799      ; 4.987      ;
; 4.017 ; nrst      ; uart_cnt_clk[13]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.799      ; 4.987      ;
; 4.017 ; nrst      ; uart_cnt_clk[14]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.799      ; 4.987      ;
; 4.017 ; nrst      ; uart_cnt_clk[15]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.799      ; 4.987      ;
; 4.049 ; nrst      ; cnt_received[0]               ; clk_50M      ; clk_50M     ; 0.000        ; 2.798      ; 5.018      ;
; 4.049 ; nrst      ; leds_received                 ; clk_50M      ; clk_50M     ; 0.000        ; 2.798      ; 5.018      ;
; 4.049 ; nrst      ; ack_unit_delay                ; clk_50M      ; clk_50M     ; 0.000        ; 2.798      ; 5.018      ;
; 4.166 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[0]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.810      ; 5.147      ;
; 4.166 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[1]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.810      ; 5.147      ;
; 4.166 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[2]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.810      ; 5.147      ;
; 4.166 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[3]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.810      ; 5.147      ;
; 4.166 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[4]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.810      ; 5.147      ;
; 4.166 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[5]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.810      ; 5.147      ;
; 4.166 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[6]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.810      ; 5.147      ;
; 4.166 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[7]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.810      ; 5.147      ;
; 4.166 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[8]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.810      ; 5.147      ;
; 4.166 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[10] ; clk_50M      ; clk_50M     ; 0.000        ; 2.810      ; 5.147      ;
; 4.166 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[11] ; clk_50M      ; clk_50M     ; 0.000        ; 2.810      ; 5.147      ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 6.336 ; nrst      ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 4.941      ;
; 6.336 ; nrst      ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 4.941      ;
; 6.336 ; nrst      ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 4.941      ;
; 6.336 ; nrst      ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 4.941      ;
; 6.336 ; nrst      ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 4.941      ;
; 6.336 ; nrst      ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 4.941      ;
; 6.336 ; nrst      ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 4.941      ;
; 6.336 ; nrst      ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 4.941      ;
; 6.336 ; nrst      ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 4.941      ;
; 6.336 ; nrst      ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 4.941      ;
; 6.336 ; nrst      ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 4.941      ;
; 6.336 ; nrst      ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 4.941      ;
; 6.336 ; nrst      ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 4.941      ;
; 6.336 ; nrst      ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 4.941      ;
; 6.336 ; nrst      ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 4.941      ;
; 6.336 ; nrst      ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 4.941      ;
; 6.374 ; nrst      ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 4.963      ;
; 6.374 ; nrst      ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 4.963      ;
; 6.374 ; nrst      ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 4.963      ;
; 6.374 ; nrst      ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 4.963      ;
; 6.374 ; nrst      ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 4.963      ;
; 6.374 ; nrst      ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 4.963      ;
; 6.374 ; nrst      ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 4.963      ;
; 6.374 ; nrst      ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 4.963      ;
; 6.374 ; nrst      ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 4.963      ;
; 6.374 ; nrst      ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 4.963      ;
; 6.374 ; nrst      ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 4.963      ;
; 6.374 ; nrst      ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 4.963      ;
; 6.374 ; nrst      ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 4.963      ;
; 6.374 ; nrst      ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 4.963      ;
; 6.374 ; nrst      ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 4.963      ;
; 6.390 ; nrst      ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.420      ; 4.981      ;
; 6.390 ; nrst      ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.420      ; 4.981      ;
; 6.407 ; nrst      ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 4.997      ;
; 6.407 ; nrst      ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 4.997      ;
; 6.407 ; nrst      ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 4.997      ;
; 6.407 ; nrst      ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 4.997      ;
; 6.407 ; nrst      ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 4.997      ;
; 6.407 ; nrst      ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 4.997      ;
; 6.407 ; nrst      ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 4.997      ;
; 6.407 ; nrst      ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 4.997      ;
; 6.407 ; nrst      ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 4.997      ;
; 6.407 ; nrst      ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 4.997      ;
; 6.407 ; nrst      ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 4.997      ;
; 6.407 ; nrst      ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 4.997      ;
; 6.407 ; nrst      ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 4.997      ;
; 6.407 ; nrst      ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 4.997      ;
; 6.407 ; nrst      ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 4.997      ;
; 6.407 ; nrst      ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 4.997      ;
; 6.552 ; nrst      ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 5.140      ;
; 6.552 ; nrst      ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 5.140      ;
; 6.552 ; nrst      ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 5.140      ;
; 6.552 ; nrst      ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 5.140      ;
; 6.552 ; nrst      ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 5.140      ;
; 6.552 ; nrst      ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 5.140      ;
; 6.552 ; nrst      ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 5.140      ;
; 6.552 ; nrst      ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 5.140      ;
; 6.552 ; nrst      ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 5.140      ;
; 6.552 ; nrst      ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 5.140      ;
; 6.578 ; nrst      ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 5.170      ;
; 6.578 ; nrst      ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 5.170      ;
; 6.578 ; nrst      ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 5.170      ;
; 6.578 ; nrst      ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 5.170      ;
; 6.578 ; nrst      ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 5.170      ;
; 6.578 ; nrst      ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 5.170      ;
; 6.578 ; nrst      ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 5.170      ;
; 6.578 ; nrst      ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 5.170      ;
; 6.578 ; nrst      ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 5.170      ;
; 6.578 ; nrst      ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 5.170      ;
; 6.578 ; nrst      ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 5.170      ;
; 6.578 ; nrst      ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 5.170      ;
; 6.578 ; nrst      ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 5.170      ;
; 6.578 ; nrst      ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 5.170      ;
; 6.578 ; nrst      ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 5.170      ;
; 6.675 ; nrst      ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 5.263      ;
; 6.675 ; nrst      ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 5.263      ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clk_50M                                              ; 11.574 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 12.782 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 0.124 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.181 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                         ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 14.068 ; 0.000         ;
; clk_50M                                              ; 15.778 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                         ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 2.959 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 4.528 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+------------------------------------------------------+-----------+---------------+
; Clock                                                ; Slack     ; End Point TNS ;
+------------------------------------------------------+-----------+---------------+
; clk_50M                                              ; 9.371     ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 49999.780 ; 0.000         ;
+------------------------------------------------------+-----------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50M'                                                                                                                                                                 ;
+--------+--------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 11.574 ; calib_ena_FPGA           ; calib_ena_adc                                                                               ; clk_50M      ; clk_50M     ; 20.000       ; 0.000      ; 4.426      ;
; 11.756 ; uart_tx:u_uart_tx|tx_reg ; tx2M                                                                                        ; clk_50M      ; clk_50M     ; 20.000       ; -1.637     ; 4.607      ;
; 12.547 ; cnt_received[12]         ; LED_cnt_send[12]                                                                            ; clk_50M      ; clk_50M     ; 20.000       ; -1.646     ; 3.807      ;
; 12.573 ; cnt_received[6]          ; LED_cnt_send[6]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -1.646     ; 3.781      ;
; 12.591 ; cnt_received[7]          ; LED_cnt_send[7]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -1.646     ; 3.763      ;
; 12.682 ; cnt_received[11]         ; LED_cnt_send[11]                                                                            ; clk_50M      ; clk_50M     ; 20.000       ; -1.646     ; 3.672      ;
; 12.686 ; leds_received            ; LED_out[1]                                                                                  ; clk_50M      ; clk_50M     ; 20.000       ; -1.646     ; 3.668      ;
; 12.714 ; cnt_received[3]          ; LED_cnt_send[3]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -1.646     ; 3.640      ;
; 12.764 ; cnt_received[9]          ; LED_cnt_send[9]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -1.646     ; 3.590      ;
; 12.801 ; cnt_received[4]          ; LED_cnt_send[4]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -1.646     ; 3.553      ;
; 12.939 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a69~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.687      ; 6.777      ;
; 12.950 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg         ; clk_50M      ; clk_50M     ; 20.000       ; 1.698      ; 6.777      ;
; 12.961 ; cnt_received[16]         ; LED_cnt_send[16]                                                                            ; clk_50M      ; clk_50M     ; 20.000       ; -1.653     ; 3.386      ;
; 12.962 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a112~portb_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 1.694      ; 6.761      ;
; 12.964 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a117~portb_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 1.726      ; 6.791      ;
; 12.983 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a116~portb_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 1.720      ; 6.766      ;
; 12.989 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~porta_we_reg         ; clk_50M      ; clk_50M     ; 20.000       ; 1.698      ; 6.738      ;
; 12.993 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.749      ; 6.785      ;
; 12.996 ; cnt_received[15]         ; LED_cnt_send[15]                                                                            ; clk_50M      ; clk_50M     ; 20.000       ; -1.646     ; 3.358      ;
; 13.015 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a68~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.752      ; 6.766      ;
; 13.029 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a53~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.767      ; 6.767      ;
; 13.030 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a48~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.769      ; 6.768      ;
; 13.032 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a27~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.749      ; 6.746      ;
; 13.034 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a125~portb_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 1.765      ; 6.760      ;
; 13.037 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a20~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.735      ; 6.727      ;
; 13.038 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a88~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.740      ; 6.731      ;
; 13.044 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a17~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.761      ; 6.746      ;
; 13.053 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a19~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.740      ; 6.716      ;
; 13.055 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a62~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.728      ; 6.702      ;
; 13.061 ; leds_uart                ; LED_out[2]                                                                                  ; clk_50M      ; clk_50M     ; 20.000       ; -1.653     ; 3.286      ;
; 13.076 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a20~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.735      ; 6.688      ;
; 13.092 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a19~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.740      ; 6.677      ;
; 13.094 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a62~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.728      ; 6.663      ;
; 13.106 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a89~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.704      ; 6.627      ;
; 13.120 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a30~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.711      ; 6.620      ;
; 13.122 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a104~portb_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 1.709      ; 6.616      ;
; 13.123 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a87~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.702      ; 6.608      ;
; 13.126 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a1~porta_we_reg         ; clk_50M      ; clk_50M     ; 20.000       ; 1.705      ; 6.608      ;
; 13.126 ; cnt_received[1]          ; LED_cnt_send[1]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -1.646     ; 3.228      ;
; 13.137 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a31~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.756      ; 6.648      ;
; 13.139 ; cnt_received[10]         ; LED_cnt_send[10]                                                                            ; clk_50M      ; clk_50M     ; 20.000       ; -1.646     ; 3.215      ;
; 13.140 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a82~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.743      ; 6.632      ;
; 13.142 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a127~portb_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 1.743      ; 6.630      ;
; 13.146 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a30~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.709      ; 6.592      ;
; 13.146 ; cnt_received[8]          ; LED_cnt_send[8]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -1.646     ; 3.208      ;
; 13.154 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a60~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.743      ; 6.618      ;
; 13.154 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a124~portb_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 1.747      ; 6.622      ;
; 13.163 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a78~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.709      ; 6.575      ;
; 13.163 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a111~portb_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 1.743      ; 6.609      ;
; 13.165 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a1~porta_we_reg         ; clk_50M      ; clk_50M     ; 20.000       ; 1.705      ; 6.569      ;
; 13.166 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a11~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.726      ; 6.589      ;
; 13.171 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a66~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.724      ; 6.582      ;
; 13.172 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a18~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.739      ; 6.596      ;
; 13.172 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a122~portb_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 1.715      ; 6.572      ;
; 13.176 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a79~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.691      ; 6.544      ;
; 13.176 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a115~portb_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 1.730      ; 6.583      ;
; 13.176 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a12~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.736      ; 6.589      ;
; 13.176 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a31~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.756      ; 6.609      ;
; 13.179 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a117~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 1.724      ; 6.574      ;
; 13.183 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a5~portb_address_reg0   ; clk_50M      ; clk_50M     ; 20.000       ; 1.713      ; 6.559      ;
; 13.184 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a102~portb_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 1.711      ; 6.556      ;
; 13.185 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a30~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.709      ; 6.553      ;
; 13.186 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a103~portb_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 1.735      ; 6.578      ;
; 13.189 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a90~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.724      ; 6.564      ;
; 13.191 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a33~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.755      ; 6.593      ;
; 13.192 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a32~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.743      ; 6.580      ;
; 13.192 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a85~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.720      ; 6.557      ;
; 13.201 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a54~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.729      ; 6.557      ;
; 13.202 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a94~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.717      ; 6.544      ;
; 13.202 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a78~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.709      ; 6.536      ;
; 13.204 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a107~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 1.731      ; 6.556      ;
; 13.211 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a18~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.739      ; 6.557      ;
; 13.212 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a91~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.717      ; 6.534      ;
; 13.213 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a126~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 1.725      ; 6.541      ;
; 13.214 ; cnt_received[5]          ; LED_cnt_send[5]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -1.646     ; 3.140      ;
; 13.215 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a79~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.691      ; 6.505      ;
; 13.218 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a117~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 1.724      ; 6.535      ;
; 13.219 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a4~porta_we_reg         ; clk_50M      ; clk_50M     ; 20.000       ; 1.732      ; 6.542      ;
; 13.219 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a6~portb_address_reg0   ; clk_50M      ; clk_50M     ; 20.000       ; 1.700      ; 6.510      ;
; 13.220 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a119~portb_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 1.721      ; 6.530      ;
; 13.220 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a47~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.754      ; 6.563      ;
; 13.222 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a106~portb_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 1.748      ; 6.555      ;
; 13.223 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a45~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.758      ; 6.564      ;
; 13.225 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a107~portb_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 1.733      ; 6.537      ;
; 13.226 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a126~portb_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 1.727      ; 6.530      ;
; 13.230 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a33~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.755      ; 6.554      ;
; 13.233 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a109~portb_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 1.749      ; 6.545      ;
; 13.237 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a65~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.714      ; 6.506      ;
; 13.240 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a40~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.744      ; 6.533      ;
; 13.243 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a107~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 1.731      ; 6.517      ;
; 13.244 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a112~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 1.692      ; 6.477      ;
; 13.244 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a13~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.737      ; 6.522      ;
; 13.247 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a4~portb_address_reg0   ; clk_50M      ; clk_50M     ; 20.000       ; 1.734      ; 6.516      ;
; 13.251 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a72~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 1.745      ; 6.523      ;
; 13.252 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a126~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 1.725      ; 6.502      ;
; 13.258 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a4~porta_we_reg         ; clk_50M      ; clk_50M     ; 20.000       ; 1.732      ; 6.503      ;
; 13.264 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a8~portb_address_reg0   ; clk_50M      ; clk_50M     ; 20.000       ; 1.751      ; 6.516      ;
; 13.272 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a115~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 1.728      ; 6.485      ;
; 13.282 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a46~portb_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 1.763      ; 6.510      ;
; 13.283 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a113~portb_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 1.765      ; 6.511      ;
+--------+--------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                       ;
+--------+------------------+---------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 12.782 ; nrst             ; cnt_reset[0]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.125     ; 5.100      ;
; 12.828 ; nrst             ; cnt_reset[16] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 5.067      ;
; 12.828 ; nrst             ; cnt_reset[17] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 5.067      ;
; 12.828 ; nrst             ; cnt_reset[18] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 5.067      ;
; 12.828 ; nrst             ; cnt_reset[19] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 5.067      ;
; 12.828 ; nrst             ; cnt_reset[20] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 5.067      ;
; 12.828 ; nrst             ; cnt_reset[21] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 5.067      ;
; 12.828 ; nrst             ; cnt_reset[22] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 5.067      ;
; 12.828 ; nrst             ; cnt_reset[23] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 5.067      ;
; 12.828 ; nrst             ; cnt_reset[24] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 5.067      ;
; 12.828 ; nrst             ; cnt_reset[25] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 5.067      ;
; 12.828 ; nrst             ; cnt_reset[26] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 5.067      ;
; 12.828 ; nrst             ; cnt_reset[27] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 5.067      ;
; 12.828 ; nrst             ; cnt_reset[28] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 5.067      ;
; 12.828 ; nrst             ; cnt_reset[29] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 5.067      ;
; 12.828 ; nrst             ; cnt_reset[30] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 5.067      ;
; 12.828 ; nrst             ; cnt_reset[31] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 5.067      ;
; 12.829 ; nrst             ; cnt_reset[1]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 5.057      ;
; 12.829 ; nrst             ; cnt_reset[3]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 5.057      ;
; 12.829 ; nrst             ; cnt_reset[4]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 5.057      ;
; 12.829 ; nrst             ; cnt_reset[5]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 5.057      ;
; 12.829 ; nrst             ; cnt_reset[6]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 5.057      ;
; 12.829 ; nrst             ; cnt_reset[7]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 5.057      ;
; 12.829 ; nrst             ; cnt_reset[8]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 5.057      ;
; 12.829 ; nrst             ; cnt_reset[9]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 5.057      ;
; 12.829 ; nrst             ; cnt_reset[10] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 5.057      ;
; 12.829 ; nrst             ; cnt_reset[11] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 5.057      ;
; 12.829 ; nrst             ; cnt_reset[12] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 5.057      ;
; 12.829 ; nrst             ; cnt_reset[13] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 5.057      ;
; 12.829 ; nrst             ; cnt_reset[14] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 5.057      ;
; 12.829 ; nrst             ; cnt_reset[15] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 5.057      ;
; 12.829 ; nrst             ; cnt_reset[2]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 5.057      ;
; 12.876 ; nrst             ; leds_reset    ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.125     ; 5.006      ;
; 13.349 ; nrst             ; nrst_reg      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 4.537      ;
; 13.571 ; nrst             ; cnt_ena[16]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 4.313      ;
; 13.571 ; nrst             ; cnt_ena[29]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 4.313      ;
; 13.571 ; nrst             ; cnt_ena[17]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 4.313      ;
; 13.571 ; nrst             ; cnt_ena[18]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 4.313      ;
; 13.571 ; nrst             ; cnt_ena[19]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 4.313      ;
; 13.571 ; nrst             ; cnt_ena[20]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 4.313      ;
; 13.571 ; nrst             ; cnt_ena[21]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 4.313      ;
; 13.571 ; nrst             ; cnt_ena[22]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 4.313      ;
; 13.571 ; nrst             ; cnt_ena[23]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 4.313      ;
; 13.571 ; nrst             ; cnt_ena[24]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 4.313      ;
; 13.571 ; nrst             ; cnt_ena[25]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 4.313      ;
; 13.571 ; nrst             ; cnt_ena[26]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 4.313      ;
; 13.571 ; nrst             ; cnt_ena[27]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 4.313      ;
; 13.571 ; nrst             ; cnt_ena[28]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 4.313      ;
; 13.571 ; nrst             ; cnt_ena[30]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 4.313      ;
; 13.571 ; nrst             ; cnt_ena[31]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 4.313      ;
; 13.601 ; nrst             ; adc_ena_reg   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 4.285      ;
; 13.844 ; nrst             ; cnt_ena[15]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 4.039      ;
; 13.844 ; nrst             ; cnt_ena[1]    ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 4.039      ;
; 13.844 ; nrst             ; cnt_ena[2]    ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 4.039      ;
; 13.844 ; nrst             ; cnt_ena[3]    ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 4.039      ;
; 13.844 ; nrst             ; cnt_ena[4]    ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 4.039      ;
; 13.844 ; nrst             ; cnt_ena[5]    ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 4.039      ;
; 13.844 ; nrst             ; cnt_ena[6]    ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 4.039      ;
; 13.844 ; nrst             ; cnt_ena[7]    ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 4.039      ;
; 13.844 ; nrst             ; cnt_ena[8]    ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 4.039      ;
; 13.844 ; nrst             ; cnt_ena[9]    ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 4.039      ;
; 13.844 ; nrst             ; cnt_ena[10]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 4.039      ;
; 13.844 ; nrst             ; cnt_ena[11]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 4.039      ;
; 13.844 ; nrst             ; cnt_ena[12]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 4.039      ;
; 13.844 ; nrst             ; cnt_ena[13]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 4.039      ;
; 13.844 ; nrst             ; cnt_ena[14]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 4.039      ;
; 13.995 ; cnt_received[21] ; cnt_ena[16]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.236      ;
; 13.995 ; cnt_received[21] ; cnt_ena[29]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.236      ;
; 13.995 ; cnt_received[21] ; cnt_ena[17]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.236      ;
; 13.995 ; cnt_received[21] ; cnt_ena[18]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.236      ;
; 13.995 ; cnt_received[21] ; cnt_ena[19]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.236      ;
; 13.995 ; cnt_received[21] ; cnt_ena[20]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.236      ;
; 13.995 ; cnt_received[21] ; cnt_ena[21]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.236      ;
; 13.995 ; cnt_received[21] ; cnt_ena[22]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.236      ;
; 13.995 ; cnt_received[21] ; cnt_ena[23]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.236      ;
; 13.995 ; cnt_received[21] ; cnt_ena[24]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.236      ;
; 13.995 ; cnt_received[21] ; cnt_ena[25]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.236      ;
; 13.995 ; cnt_received[21] ; cnt_ena[26]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.236      ;
; 13.995 ; cnt_received[21] ; cnt_ena[27]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.236      ;
; 13.995 ; cnt_received[21] ; cnt_ena[28]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.236      ;
; 13.995 ; cnt_received[21] ; cnt_ena[30]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.236      ;
; 13.995 ; cnt_received[21] ; cnt_ena[31]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.236      ;
; 14.008 ; cnt_received[19] ; cnt_ena[16]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.223      ;
; 14.008 ; cnt_received[19] ; cnt_ena[29]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.223      ;
; 14.008 ; cnt_received[19] ; cnt_ena[17]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.223      ;
; 14.008 ; cnt_received[19] ; cnt_ena[18]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.223      ;
; 14.008 ; cnt_received[19] ; cnt_ena[19]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.223      ;
; 14.008 ; cnt_received[19] ; cnt_ena[20]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.223      ;
; 14.008 ; cnt_received[19] ; cnt_ena[21]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.223      ;
; 14.008 ; cnt_received[19] ; cnt_ena[22]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.223      ;
; 14.008 ; cnt_received[19] ; cnt_ena[23]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.223      ;
; 14.008 ; cnt_received[19] ; cnt_ena[24]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.223      ;
; 14.008 ; cnt_received[19] ; cnt_ena[25]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.223      ;
; 14.008 ; cnt_received[19] ; cnt_ena[26]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.223      ;
; 14.008 ; cnt_received[19] ; cnt_ena[27]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.223      ;
; 14.008 ; cnt_received[19] ; cnt_ena[28]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.223      ;
; 14.008 ; cnt_received[19] ; cnt_ena[30]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.223      ;
; 14.008 ; cnt_received[19] ; cnt_ena[31]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.223      ;
; 14.053 ; cnt_received[17] ; cnt_ena[16]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.178      ;
; 14.053 ; cnt_received[17] ; cnt_ena[29]   ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.776     ; 4.178      ;
+--------+------------------+---------------+--------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50M'                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.124 ; cnt_received[6]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a2~porta_address_reg0   ; clk_50M      ; clk_50M     ; 0.000        ; 0.229      ; 0.457      ;
; 0.137 ; cnt_received[12]                                                          ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a2~porta_address_reg0   ; clk_50M      ; clk_50M     ; 0.000        ; 0.229      ; 0.470      ;
; 0.138 ; cnt_received[9]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a2~porta_address_reg0   ; clk_50M      ; clk_50M     ; 0.000        ; 0.229      ; 0.471      ;
; 0.181 ; uart_tx:u_uart_tx|wdata_reg[4]                                            ; uart_tx:u_uart_tx|wdata_reg[4]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|wdata_reg[6]                                            ; uart_tx:u_uart_tx|wdata_reg[6]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|wdata_reg[7]                                            ; uart_tx:u_uart_tx|wdata_reg[7]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|wdata_reg[5]                                            ; uart_tx:u_uart_tx|wdata_reg[5]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|wdata_reg[0]                                            ; uart_tx:u_uart_tx|wdata_reg[0]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|wdata_reg[1]                                            ; uart_tx:u_uart_tx|wdata_reg[1]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; leds_uart                                                                 ; leds_uart                                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; leds_received                                                             ; leds_received                                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_wreq_reg                                                             ; uart_wreq_reg                                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cs.HOLD                                                                   ; cs.HOLD                                                                                     ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cnt_received[0]                                                           ; cnt_received[0]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|cnt_bit[3]                                              ; uart_tx:u_uart_tx|cnt_bit[3]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|cnt_bit[1]                                              ; uart_tx:u_uart_tx|cnt_bit[1]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|cnt_bit[0]                                              ; uart_tx:u_uart_tx|cnt_bit[0]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|wdata_reg[3]                                            ; uart_tx:u_uart_tx|wdata_reg[3]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|wdata_reg[2]                                            ; uart_tx:u_uart_tx|wdata_reg[2]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|cs.STOP                                                 ; uart_tx:u_uart_tx|cs.STOP                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|cs.IDLE                                                 ; uart_tx:u_uart_tx|cs.IDLE                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|cs.DATA                                                 ; uart_tx:u_uart_tx|cs.DATA                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|cs.START                                                ; uart_tx:u_uart_tx|cs.START                                                                  ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.188 ; uart_cnt_send[0]                                                          ; uart_cnt_send[0]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|addr_store_b[0] ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|address_reg_b[0]                  ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.315      ;
; 0.197 ; uart_tx:u_uart_tx|cs.STOP                                                 ; uart_tx:u_uart_tx|cs.IDLE                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.322      ;
; 0.248 ; cnt_received[3]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a2~porta_address_reg0   ; clk_50M      ; clk_50M     ; 0.000        ; 0.229      ; 0.581      ;
; 0.249 ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|addr_store_b[2] ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|address_reg_b[2]                  ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.375      ;
; 0.255 ; my_memory~1                                                               ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.043      ; 0.382      ;
; 0.256 ; my_memory~7                                                               ; uart_wdata_reg[6]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.043      ; 0.383      ;
; 0.257 ; uart_tx:u_uart_tx|cs.START                                                ; uart_tx:u_uart_tx|cs.DATA                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.382      ;
; 0.261 ; my_memory_rtl_0_bypass[41]                                                ; uart_wdata_reg[6]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.387      ;
; 0.262 ; my_memory_rtl_0_bypass[40]                                                ; uart_wdata_reg[5]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; my_memory_rtl_0_bypass[35]                                                ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; my_memory_rtl_0_bypass[37]                                                ; uart_wdata_reg[2]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; cnt_received[0]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a39~porta_address_reg0  ; clk_50M      ; clk_50M     ; 0.000        ; 0.242      ; 0.608      ;
; 0.263 ; my_memory_rtl_0_bypass[42]                                                ; uart_wdata_reg[7]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; my_memory_rtl_0_bypass[36]                                                ; uart_wdata_reg[1]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; cnt_received[0]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a120~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.218      ; 0.585      ;
; 0.265 ; my_memory~4                                                               ; uart_wdata_reg[3]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.043      ; 0.392      ;
; 0.266 ; my_memory~2                                                               ; uart_wdata_reg[1]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.043      ; 0.393      ;
; 0.269 ; uart_cnt_send[0]                                                          ; my_memory_rtl_0_bypass[2]                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.395      ;
; 0.272 ; cnt_received[0]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a21~porta_address_reg0  ; clk_50M      ; clk_50M     ; 0.000        ; 0.219      ; 0.595      ;
; 0.273 ; cnt_received[10]                                                          ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a114~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.261      ; 0.638      ;
; 0.275 ; cnt_received[7]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a80~porta_address_reg0  ; clk_50M      ; clk_50M     ; 0.000        ; 0.237      ; 0.616      ;
; 0.278 ; cnt_received[0]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a72~porta_address_reg0  ; clk_50M      ; clk_50M     ; 0.000        ; 0.211      ; 0.593      ;
; 0.278 ; cnt_received[5]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a58~porta_address_reg0  ; clk_50M      ; clk_50M     ; 0.000        ; 0.225      ; 0.607      ;
; 0.279 ; cnt_received[5]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a64~porta_address_reg0  ; clk_50M      ; clk_50M     ; 0.000        ; 0.228      ; 0.611      ;
; 0.281 ; cnt_received[5]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a0~porta_address_reg0   ; clk_50M      ; clk_50M     ; 0.000        ; 0.227      ; 0.612      ;
; 0.285 ; cnt_received[9]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a0~porta_address_reg0   ; clk_50M      ; clk_50M     ; 0.000        ; 0.227      ; 0.616      ;
; 0.285 ; cnt_received[10]                                                          ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a98~porta_address_reg0  ; clk_50M      ; clk_50M     ; 0.000        ; 0.238      ; 0.627      ;
; 0.286 ; cnt_received[12]                                                          ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a64~porta_address_reg0  ; clk_50M      ; clk_50M     ; 0.000        ; 0.228      ; 0.618      ;
; 0.286 ; cnt_received[7]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|ram_block1a114~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.261      ; 0.651      ;
; 0.290 ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|addr_store_b[3] ; altsyncram:my_memory_rtl_0|altsyncram_joi1:auto_generated|address_reg_b[3]                  ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.416      ;
; 0.291 ; uart_cnt_send[6]                                                          ; uart_cnt_send[6]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; uart_cnt_send[9]                                                          ; uart_cnt_send[9]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; uart_cnt_send[8]                                                          ; uart_cnt_send[8]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; uart_cnt_send[7]                                                          ; uart_cnt_send[7]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.419      ;
; 0.296 ; cs.SAMPLE                                                                 ; cs.SEND                                                                                     ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.422      ;
; 0.297 ; uart_tx:u_uart_tx|cnt_clk[15]                                             ; uart_tx:u_uart_tx|cnt_clk[15]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.423      ;
; 0.297 ; uart_cnt_clk[15]                                                          ; uart_cnt_clk[15]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.423      ;
; 0.298 ; uart_tx:u_uart_tx|cnt_clk[3]                                              ; uart_tx:u_uart_tx|cnt_clk[3]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_tx:u_uart_tx|cnt_clk[5]                                              ; uart_tx:u_uart_tx|cnt_clk[5]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_tx:u_uart_tx|cnt_clk[13]                                             ; uart_tx:u_uart_tx|cnt_clk[13]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_tx:u_uart_tx|cnt_clk[31]                                             ; uart_tx:u_uart_tx|cnt_clk[31]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_cnt_clk[5]                                                           ; uart_cnt_clk[5]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_cnt_clk[13]                                                          ; uart_cnt_clk[13]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_cnt_clk[31]                                                          ; uart_cnt_clk[31]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_cnt_send[2]                                                          ; uart_cnt_send[2]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_cnt_send[3]                                                          ; uart_cnt_send[3]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_cnt_send[5]                                                          ; uart_cnt_send[5]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_cnt_send[15]                                                         ; uart_cnt_send[15]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; cnt_received[15]                                                          ; cnt_received[15]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[7]                                              ; uart_tx:u_uart_tx|cnt_clk[7]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[1]                                              ; uart_tx:u_uart_tx|cnt_clk[1]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[6]                                              ; uart_tx:u_uart_tx|cnt_clk[6]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[29]                                             ; uart_tx:u_uart_tx|cnt_clk[29]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[11]                                             ; uart_tx:u_uart_tx|cnt_clk[11]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[17]                                             ; uart_tx:u_uart_tx|cnt_clk[17]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[19]                                             ; uart_tx:u_uart_tx|cnt_clk[19]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[21]                                             ; uart_tx:u_uart_tx|cnt_clk[21]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[27]                                             ; uart_tx:u_uart_tx|cnt_clk[27]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_clk[1]                                                           ; uart_cnt_clk[1]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_clk[7]                                                           ; uart_cnt_clk[7]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_clk[11]                                                          ; uart_cnt_clk[11]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_clk[17]                                                          ; uart_cnt_clk[17]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_clk[19]                                                          ; uart_cnt_clk[19]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_clk[21]                                                          ; uart_cnt_clk[21]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_clk[27]                                                          ; uart_cnt_clk[27]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_clk[29]                                                          ; uart_cnt_clk[29]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_send[4]                                                          ; uart_cnt_send[4]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_send[14]                                                         ; uart_cnt_send[14]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_send[10]                                                         ; uart_cnt_send[10]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_send[11]                                                         ; uart_cnt_send[11]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_send[12]                                                         ; uart_cnt_send[12]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_send[13]                                                         ; uart_cnt_send[13]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_send[16]                                                         ; uart_cnt_send[16]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_send[22]                                                         ; uart_cnt_send[22]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_send[31]                                                         ; uart_cnt_send[31]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_received[14]                                                          ; cnt_received[14]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.181 ; cnt_reset[0]      ; cnt_reset[0]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; adc_ena_reg       ; adc_ena_reg       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; leds_ena          ; leds_ena          ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; cnt_ena[0]        ; cnt_ena[0]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.292 ; cnt_ena_period[7] ; cnt_ena_period[7] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.417      ;
; 0.293 ; cnt_ena_period[5] ; cnt_ena_period[5] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; cnt_ena_period[6] ; cnt_ena_period[6] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; cnt_ena_period[2] ; cnt_ena_period[2] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.420      ;
; 0.298 ; cnt_ena[15]       ; cnt_ena[15]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; cnt_ena[6]        ; cnt_ena[6]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; cnt_reset[15]     ; cnt_reset[15]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; cnt_reset[16]     ; cnt_reset[16]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_reset[22]     ; cnt_reset[22]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_reset[31]     ; cnt_reset[31]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_ena[2]        ; cnt_ena[2]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_ena[3]        ; cnt_ena[3]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_ena[5]        ; cnt_ena[5]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_ena[8]        ; cnt_ena[8]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_ena[13]       ; cnt_ena[13]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_ena[14]       ; cnt_ena[14]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_reset[14]     ; cnt_reset[14]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_reset[13]     ; cnt_reset[13]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_reset[3]      ; cnt_reset[3]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_reset[2]      ; cnt_reset[2]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; cnt_reset[21]     ; cnt_reset[21]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[17]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[18]     ; cnt_reset[18]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[19]     ; cnt_reset[19]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[20]     ; cnt_reset[20]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[24]     ; cnt_reset[24]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[30]     ; cnt_reset[30]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[27]     ; cnt_reset[27]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[29]     ; cnt_reset[29]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_ena[31]       ; cnt_ena[31]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_ena[22]       ; cnt_ena[22]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_ena[16]       ; cnt_ena[16]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_ena[4]        ; cnt_ena[4]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_ena[7]        ; cnt_ena[7]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_ena[10]       ; cnt_ena[10]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_ena[11]       ; cnt_ena[11]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_ena[12]       ; cnt_ena[12]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[12]     ; cnt_reset[12]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[11]     ; cnt_reset[11]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[10]     ; cnt_reset[10]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[4]      ; cnt_reset[4]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; cnt_reset[23]     ; cnt_reset[23]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; cnt_reset[25]     ; cnt_reset[25]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; cnt_reset[26]     ; cnt_reset[26]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; cnt_reset[28]     ; cnt_reset[28]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; cnt_ena[29]       ; cnt_ena[29]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[30]       ; cnt_ena[30]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[27]       ; cnt_ena[27]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[24]       ; cnt_ena[24]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[21]       ; cnt_ena[21]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[20]       ; cnt_ena[20]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[19]       ; cnt_ena[19]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[18]       ; cnt_ena[18]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[17]       ; cnt_ena[17]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[9]        ; cnt_ena[9]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; cnt_ena_period[1] ; cnt_ena_period[1] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_reset[9]      ; cnt_reset[9]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; cnt_ena[28]       ; cnt_ena[28]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; cnt_ena[26]       ; cnt_ena[26]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; cnt_ena[25]       ; cnt_ena[25]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; cnt_ena[23]       ; cnt_ena[23]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.427      ;
; 0.305 ; cnt_ena[1]        ; cnt_ena[1]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; cnt_reset[1]      ; cnt_reset[1]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.431      ;
; 0.432 ; cnt_reset[15]     ; cnt_reset[16]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.582      ;
; 0.435 ; cnt_reset[15]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.585      ;
; 0.440 ; cnt_ena_period[6] ; cnt_ena_period[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.565      ;
; 0.441 ; cnt_ena_period[6] ; cnt_ena_period[4] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.566      ;
; 0.442 ; cnt_ena_period[5] ; cnt_ena_period[6] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.567      ;
; 0.447 ; cnt_ena[6]        ; cnt_ena[7]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; cnt_reset[16]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; cnt_reset[22]     ; cnt_reset[23]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; cnt_ena[14]       ; cnt_ena[15]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; cnt_reset[14]     ; cnt_reset[15]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; cnt_ena[2]        ; cnt_ena[3]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; cnt_reset[2]      ; cnt_reset[3]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; cnt_ena[8]        ; cnt_ena[9]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; cnt_reset[30]     ; cnt_reset[31]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_reset[20]     ; cnt_reset[21]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_reset[18]     ; cnt_reset[19]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_reset[24]     ; cnt_reset[25]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_reset[4]      ; cnt_reset[5]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_ena[4]        ; cnt_ena[5]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_ena[12]       ; cnt_ena[13]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_reset[12]     ; cnt_reset[13]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_ena[10]       ; cnt_ena[11]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_reset[10]     ; cnt_reset[11]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_ena[16]       ; cnt_ena[17]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; cnt_ena[22]       ; cnt_ena[23]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; cnt_reset[26]     ; cnt_reset[27]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; cnt_reset[28]     ; cnt_reset[29]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; cnt_ena_period[1] ; cnt_ena_period[2] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; cnt_ena[30]       ; cnt_ena[31]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; cnt_ena[20]       ; cnt_ena[21]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; cnt_ena[18]       ; cnt_ena[19]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; cnt_ena[24]       ; cnt_ena[25]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; cnt_ena[28]       ; cnt_ena[29]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.576      ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 14.068 ; nrst      ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.125     ; 3.814      ;
; 14.068 ; nrst      ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.125     ; 3.814      ;
; 14.159 ; nrst      ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 3.727      ;
; 14.159 ; nrst      ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 3.727      ;
; 14.159 ; nrst      ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 3.727      ;
; 14.159 ; nrst      ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 3.727      ;
; 14.159 ; nrst      ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 3.727      ;
; 14.159 ; nrst      ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 3.727      ;
; 14.159 ; nrst      ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 3.727      ;
; 14.159 ; nrst      ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 3.727      ;
; 14.159 ; nrst      ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 3.727      ;
; 14.159 ; nrst      ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 3.727      ;
; 14.159 ; nrst      ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 3.727      ;
; 14.159 ; nrst      ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 3.727      ;
; 14.159 ; nrst      ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 3.727      ;
; 14.159 ; nrst      ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 3.727      ;
; 14.159 ; nrst      ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 3.727      ;
; 14.173 ; nrst      ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.125     ; 3.709      ;
; 14.173 ; nrst      ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.125     ; 3.709      ;
; 14.173 ; nrst      ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.125     ; 3.709      ;
; 14.173 ; nrst      ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.125     ; 3.709      ;
; 14.173 ; nrst      ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.125     ; 3.709      ;
; 14.173 ; nrst      ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.125     ; 3.709      ;
; 14.173 ; nrst      ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.125     ; 3.709      ;
; 14.173 ; nrst      ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.125     ; 3.709      ;
; 14.173 ; nrst      ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.125     ; 3.709      ;
; 14.173 ; nrst      ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.125     ; 3.709      ;
; 14.232 ; nrst      ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 3.652      ;
; 14.232 ; nrst      ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 3.652      ;
; 14.232 ; nrst      ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 3.652      ;
; 14.232 ; nrst      ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 3.652      ;
; 14.232 ; nrst      ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 3.652      ;
; 14.232 ; nrst      ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 3.652      ;
; 14.232 ; nrst      ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 3.652      ;
; 14.232 ; nrst      ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 3.652      ;
; 14.232 ; nrst      ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 3.652      ;
; 14.232 ; nrst      ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 3.652      ;
; 14.232 ; nrst      ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 3.652      ;
; 14.232 ; nrst      ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 3.652      ;
; 14.232 ; nrst      ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 3.652      ;
; 14.232 ; nrst      ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 3.652      ;
; 14.232 ; nrst      ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 3.652      ;
; 14.232 ; nrst      ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.123     ; 3.652      ;
; 14.248 ; nrst      ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 3.638      ;
; 14.248 ; nrst      ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.121     ; 3.638      ;
; 14.261 ; nrst      ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 3.622      ;
; 14.261 ; nrst      ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 3.622      ;
; 14.261 ; nrst      ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 3.622      ;
; 14.261 ; nrst      ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 3.622      ;
; 14.261 ; nrst      ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 3.622      ;
; 14.261 ; nrst      ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 3.622      ;
; 14.261 ; nrst      ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 3.622      ;
; 14.261 ; nrst      ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 3.622      ;
; 14.261 ; nrst      ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 3.622      ;
; 14.261 ; nrst      ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 3.622      ;
; 14.261 ; nrst      ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 3.622      ;
; 14.261 ; nrst      ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 3.622      ;
; 14.261 ; nrst      ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 3.622      ;
; 14.261 ; nrst      ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 3.622      ;
; 14.261 ; nrst      ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.124     ; 3.622      ;
; 14.304 ; nrst      ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 3.591      ;
; 14.304 ; nrst      ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 3.591      ;
; 14.304 ; nrst      ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 3.591      ;
; 14.304 ; nrst      ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 3.591      ;
; 14.304 ; nrst      ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 3.591      ;
; 14.304 ; nrst      ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 3.591      ;
; 14.304 ; nrst      ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 3.591      ;
; 14.304 ; nrst      ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 3.591      ;
; 14.304 ; nrst      ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 3.591      ;
; 14.304 ; nrst      ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 3.591      ;
; 14.304 ; nrst      ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 3.591      ;
; 14.304 ; nrst      ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 3.591      ;
; 14.304 ; nrst      ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 3.591      ;
; 14.304 ; nrst      ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 3.591      ;
; 14.304 ; nrst      ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 3.591      ;
; 14.304 ; nrst      ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.112     ; 3.591      ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_50M'                                                                                 ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 15.778 ; nrst      ; uart_cnt_send[1]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.818      ;
; 15.778 ; nrst      ; uart_cnt_send[9]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.818      ;
; 15.778 ; nrst      ; uart_cnt_send[2]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.818      ;
; 15.778 ; nrst      ; uart_cnt_send[3]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.818      ;
; 15.778 ; nrst      ; uart_cnt_send[4]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.818      ;
; 15.778 ; nrst      ; uart_cnt_send[5]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.818      ;
; 15.778 ; nrst      ; uart_cnt_send[6]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.818      ;
; 15.778 ; nrst      ; uart_cnt_send[7]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.818      ;
; 15.778 ; nrst      ; uart_cnt_send[8]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.818      ;
; 15.778 ; nrst      ; uart_cnt_send[14]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.818      ;
; 15.778 ; nrst      ; uart_cnt_send[10]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.818      ;
; 15.778 ; nrst      ; uart_cnt_send[11]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.818      ;
; 15.778 ; nrst      ; uart_cnt_send[12]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.818      ;
; 15.778 ; nrst      ; uart_cnt_send[13]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.818      ;
; 15.778 ; nrst      ; uart_cnt_send[15]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.818      ;
; 15.801 ; nrst      ; cnt_received[1]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.790      ;
; 15.801 ; nrst      ; cnt_received[14]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.790      ;
; 15.801 ; nrst      ; cnt_received[10]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.790      ;
; 15.801 ; nrst      ; cnt_received[13]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.790      ;
; 15.801 ; nrst      ; cnt_received[12]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.790      ;
; 15.801 ; nrst      ; cnt_received[11]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.790      ;
; 15.801 ; nrst      ; cnt_received[9]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.790      ;
; 15.801 ; nrst      ; cnt_received[8]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.790      ;
; 15.801 ; nrst      ; cnt_received[6]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.790      ;
; 15.801 ; nrst      ; cnt_received[7]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.790      ;
; 15.801 ; nrst      ; cnt_received[15]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.790      ;
; 15.801 ; nrst      ; cnt_received[3]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.790      ;
; 15.801 ; nrst      ; cnt_received[4]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.790      ;
; 15.801 ; nrst      ; cnt_received[2]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.790      ;
; 15.801 ; nrst      ; cnt_received[5]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.790      ;
; 15.829 ; nrst      ; uart_tx:u_uart_tx|cs.IDLE     ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 3.754      ;
; 15.829 ; nrst      ; uart_tx:u_uart_tx|cs.START    ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 3.754      ;
; 15.829 ; nrst      ; uart_tx:u_uart_tx|cs.DATA     ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 3.754      ;
; 15.829 ; nrst      ; uart_tx:u_uart_tx|cs.STOP     ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 3.754      ;
; 15.829 ; nrst      ; uart_tx:u_uart_tx|tx_reg      ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 3.754      ;
; 15.832 ; nrst      ; uart_cnt_clk[0]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.577      ; 3.752      ;
; 15.832 ; nrst      ; uart_cnt_clk[12]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.577      ; 3.752      ;
; 15.834 ; nrst      ; my_memory_rtl_0_bypass[32]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.587      ; 3.760      ;
; 15.834 ; nrst      ; my_memory_rtl_0_bypass[30]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.587      ; 3.760      ;
; 15.834 ; nrst      ; my_memory_rtl_0_bypass[34]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.587      ; 3.760      ;
; 15.856 ; nrst      ; uart_cnt_clk[3]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.591      ; 3.742      ;
; 15.856 ; nrst      ; uart_cnt_clk[4]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.591      ; 3.742      ;
; 15.856 ; nrst      ; uart_cnt_clk[6]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.591      ; 3.742      ;
; 15.856 ; nrst      ; uart_cnt_clk[10]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.591      ; 3.742      ;
; 15.856 ; nrst      ; uart_wreq_reg                 ; clk_50M      ; clk_50M     ; 20.000       ; 1.591      ; 3.742      ;
; 15.856 ; nrst      ; leds_uart                     ; clk_50M      ; clk_50M     ; 20.000       ; 1.591      ; 3.742      ;
; 15.878 ; nrst      ; uart_wdata_reg[1]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.592      ; 3.721      ;
; 15.878 ; nrst      ; uart_wdata_reg[3]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.592      ; 3.721      ;
; 15.878 ; nrst      ; uart_wdata_reg[2]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.592      ; 3.721      ;
; 15.878 ; nrst      ; uart_wdata_reg[0]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.592      ; 3.721      ;
; 15.878 ; nrst      ; uart_wdata_reg[5]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.592      ; 3.721      ;
; 15.878 ; nrst      ; uart_wdata_reg[7]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.592      ; 3.721      ;
; 15.878 ; nrst      ; uart_wdata_reg[6]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.592      ; 3.721      ;
; 15.878 ; nrst      ; uart_wdata_reg[4]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.592      ; 3.721      ;
; 15.879 ; nrst      ; my_memory_rtl_0_bypass[26]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.598      ; 3.726      ;
; 15.879 ; nrst      ; my_memory_rtl_0_bypass[28]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.598      ; 3.726      ;
; 15.879 ; nrst      ; my_memory_rtl_0_bypass[20]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.598      ; 3.726      ;
; 15.879 ; nrst      ; my_memory_rtl_0_bypass[18]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.598      ; 3.726      ;
; 15.879 ; nrst      ; my_memory_rtl_0_bypass[22]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.598      ; 3.726      ;
; 15.879 ; nrst      ; my_memory_rtl_0_bypass[24]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.598      ; 3.726      ;
; 15.890 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[0]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.706      ;
; 15.890 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[1]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.706      ;
; 15.890 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[2]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.706      ;
; 15.890 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[3]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.706      ;
; 15.890 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[4]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.706      ;
; 15.890 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[5]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.706      ;
; 15.890 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[6]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.706      ;
; 15.890 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[7]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.706      ;
; 15.890 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[8]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.706      ;
; 15.890 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[10] ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.706      ;
; 15.890 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[11] ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.706      ;
; 15.890 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[12] ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.706      ;
; 15.890 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[13] ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.706      ;
; 15.890 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[14] ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.706      ;
; 15.890 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[15] ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.706      ;
; 15.890 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[9]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.589      ; 3.706      ;
; 15.895 ; nrst      ; my_memory_rtl_0_bypass[6]     ; clk_50M      ; clk_50M     ; 20.000       ; 1.607      ; 3.719      ;
; 15.895 ; nrst      ; my_memory_rtl_0_bypass[8]     ; clk_50M      ; clk_50M     ; 20.000       ; 1.607      ; 3.719      ;
; 15.895 ; nrst      ; my_memory_rtl_0_bypass[12]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.607      ; 3.719      ;
; 15.895 ; nrst      ; my_memory_rtl_0_bypass[10]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.607      ; 3.719      ;
; 15.895 ; nrst      ; my_memory_rtl_0_bypass[16]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.607      ; 3.719      ;
; 15.895 ; nrst      ; my_memory_rtl_0_bypass[14]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.607      ; 3.719      ;
; 15.895 ; nrst      ; my_memory~0                   ; clk_50M      ; clk_50M     ; 20.000       ; 1.607      ; 3.719      ;
; 15.914 ; nrst      ; cnt_received[0]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.677      ;
; 15.914 ; nrst      ; leds_received                 ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.677      ;
; 15.914 ; nrst      ; ack_unit_delay                ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.677      ;
; 15.948 ; nrst      ; uart_cnt_clk[9]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.643      ;
; 15.948 ; nrst      ; uart_cnt_clk[1]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.643      ;
; 15.948 ; nrst      ; uart_cnt_clk[2]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.643      ;
; 15.948 ; nrst      ; uart_cnt_clk[5]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.643      ;
; 15.948 ; nrst      ; uart_cnt_clk[7]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.643      ;
; 15.948 ; nrst      ; uart_cnt_clk[8]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.643      ;
; 15.948 ; nrst      ; uart_cnt_clk[11]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.643      ;
; 15.948 ; nrst      ; uart_cnt_clk[13]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.643      ;
; 15.948 ; nrst      ; uart_cnt_clk[14]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.643      ;
; 15.948 ; nrst      ; uart_cnt_clk[15]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.643      ;
; 15.954 ; nrst      ; cs.SAMPLE                     ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 3.638      ;
; 15.954 ; nrst      ; cs.IDLE                       ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 3.638      ;
; 15.954 ; nrst      ; cs.RESET                      ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 3.638      ;
; 15.954 ; nrst      ; cs.SEND                       ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 3.638      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_50M'                                                                                 ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 2.959 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[16] ; clk_50M      ; clk_50M     ; 0.000        ; 1.651      ; 2.694      ;
; 2.959 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[17] ; clk_50M      ; clk_50M     ; 0.000        ; 1.651      ; 2.694      ;
; 2.959 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[18] ; clk_50M      ; clk_50M     ; 0.000        ; 1.651      ; 2.694      ;
; 2.959 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[19] ; clk_50M      ; clk_50M     ; 0.000        ; 1.651      ; 2.694      ;
; 2.959 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[20] ; clk_50M      ; clk_50M     ; 0.000        ; 1.651      ; 2.694      ;
; 2.959 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[21] ; clk_50M      ; clk_50M     ; 0.000        ; 1.651      ; 2.694      ;
; 2.959 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[22] ; clk_50M      ; clk_50M     ; 0.000        ; 1.651      ; 2.694      ;
; 2.959 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[23] ; clk_50M      ; clk_50M     ; 0.000        ; 1.651      ; 2.694      ;
; 2.959 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[24] ; clk_50M      ; clk_50M     ; 0.000        ; 1.651      ; 2.694      ;
; 2.959 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[25] ; clk_50M      ; clk_50M     ; 0.000        ; 1.651      ; 2.694      ;
; 2.959 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[26] ; clk_50M      ; clk_50M     ; 0.000        ; 1.651      ; 2.694      ;
; 2.959 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[27] ; clk_50M      ; clk_50M     ; 0.000        ; 1.651      ; 2.694      ;
; 2.959 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[28] ; clk_50M      ; clk_50M     ; 0.000        ; 1.651      ; 2.694      ;
; 2.959 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[29] ; clk_50M      ; clk_50M     ; 0.000        ; 1.651      ; 2.694      ;
; 2.959 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[30] ; clk_50M      ; clk_50M     ; 0.000        ; 1.651      ; 2.694      ;
; 2.959 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[31] ; clk_50M      ; clk_50M     ; 0.000        ; 1.651      ; 2.694      ;
; 3.027 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[0]  ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.754      ;
; 3.027 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[1]  ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.754      ;
; 3.027 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[2]  ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.754      ;
; 3.027 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[3]  ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.754      ;
; 3.049 ; nrst      ; uart_cnt_clk[28]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.640      ; 2.773      ;
; 3.049 ; nrst      ; uart_cnt_clk[16]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.640      ; 2.773      ;
; 3.049 ; nrst      ; uart_cnt_clk[17]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.640      ; 2.773      ;
; 3.049 ; nrst      ; uart_cnt_clk[18]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.640      ; 2.773      ;
; 3.049 ; nrst      ; uart_cnt_clk[19]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.640      ; 2.773      ;
; 3.049 ; nrst      ; uart_cnt_clk[20]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.640      ; 2.773      ;
; 3.049 ; nrst      ; uart_cnt_clk[21]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.640      ; 2.773      ;
; 3.049 ; nrst      ; uart_cnt_clk[22]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.640      ; 2.773      ;
; 3.049 ; nrst      ; uart_cnt_clk[23]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.640      ; 2.773      ;
; 3.049 ; nrst      ; uart_cnt_clk[24]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.640      ; 2.773      ;
; 3.049 ; nrst      ; uart_cnt_clk[25]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.640      ; 2.773      ;
; 3.049 ; nrst      ; uart_cnt_clk[26]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.640      ; 2.773      ;
; 3.049 ; nrst      ; uart_cnt_clk[27]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.640      ; 2.773      ;
; 3.049 ; nrst      ; uart_cnt_clk[29]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.640      ; 2.773      ;
; 3.049 ; nrst      ; uart_cnt_clk[30]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.640      ; 2.773      ;
; 3.049 ; nrst      ; uart_cnt_clk[31]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.640      ; 2.773      ;
; 3.049 ; nrst      ; uart_cnt_send[16]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.659      ; 2.792      ;
; 3.049 ; nrst      ; uart_cnt_send[17]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.659      ; 2.792      ;
; 3.049 ; nrst      ; uart_cnt_send[22]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.659      ; 2.792      ;
; 3.049 ; nrst      ; uart_cnt_send[18]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.659      ; 2.792      ;
; 3.049 ; nrst      ; uart_cnt_send[19]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.659      ; 2.792      ;
; 3.049 ; nrst      ; uart_cnt_send[20]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.659      ; 2.792      ;
; 3.049 ; nrst      ; uart_cnt_send[21]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.659      ; 2.792      ;
; 3.049 ; nrst      ; uart_cnt_send[23]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.659      ; 2.792      ;
; 3.049 ; nrst      ; uart_cnt_send[28]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.659      ; 2.792      ;
; 3.049 ; nrst      ; uart_cnt_send[24]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.659      ; 2.792      ;
; 3.049 ; nrst      ; uart_cnt_send[25]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.659      ; 2.792      ;
; 3.049 ; nrst      ; uart_cnt_send[26]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.659      ; 2.792      ;
; 3.049 ; nrst      ; uart_cnt_send[27]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.659      ; 2.792      ;
; 3.049 ; nrst      ; uart_cnt_send[31]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.659      ; 2.792      ;
; 3.049 ; nrst      ; uart_cnt_send[29]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.659      ; 2.792      ;
; 3.049 ; nrst      ; uart_cnt_send[30]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.659      ; 2.792      ;
; 3.051 ; nrst      ; cnt_received[17]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; cnt_received[16]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; cnt_received[20]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; cnt_received[18]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; cnt_received[19]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; cnt_received[21]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; cnt_received[22]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; cnt_received[25]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; cnt_received[23]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; cnt_received[24]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; cnt_received[30]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; cnt_received[26]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; cnt_received[27]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; cnt_received[28]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; cnt_received[29]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; cnt_received[31]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; uart_cnt_send[0]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; my_memory_rtl_0_bypass[4]     ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; my_memory_rtl_0_bypass[2]     ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.051 ; nrst      ; cs.HOLD                       ; clk_50M      ; clk_50M     ; 0.000        ; 1.653      ; 2.788      ;
; 3.063 ; nrst      ; uart_cnt_clk[9]               ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.793      ;
; 3.063 ; nrst      ; uart_cnt_clk[1]               ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.793      ;
; 3.063 ; nrst      ; uart_cnt_clk[2]               ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.793      ;
; 3.063 ; nrst      ; uart_cnt_clk[5]               ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.793      ;
; 3.063 ; nrst      ; uart_cnt_clk[7]               ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.793      ;
; 3.063 ; nrst      ; uart_cnt_clk[8]               ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.793      ;
; 3.063 ; nrst      ; uart_cnt_clk[11]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.793      ;
; 3.063 ; nrst      ; uart_cnt_clk[13]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.793      ;
; 3.063 ; nrst      ; uart_cnt_clk[14]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.793      ;
; 3.063 ; nrst      ; uart_cnt_clk[15]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.793      ;
; 3.067 ; nrst      ; cs.SAMPLE                     ; clk_50M      ; clk_50M     ; 0.000        ; 1.647      ; 2.798      ;
; 3.067 ; nrst      ; cs.IDLE                       ; clk_50M      ; clk_50M     ; 0.000        ; 1.647      ; 2.798      ;
; 3.067 ; nrst      ; cs.RESET                      ; clk_50M      ; clk_50M     ; 0.000        ; 1.647      ; 2.798      ;
; 3.067 ; nrst      ; cs.SEND                       ; clk_50M      ; clk_50M     ; 0.000        ; 1.647      ; 2.798      ;
; 3.083 ; nrst      ; cnt_received[0]               ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.813      ;
; 3.083 ; nrst      ; leds_received                 ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.813      ;
; 3.083 ; nrst      ; ack_unit_delay                ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.813      ;
; 3.123 ; nrst      ; my_memory_rtl_0_bypass[6]     ; clk_50M      ; clk_50M     ; 0.000        ; 1.669      ; 2.876      ;
; 3.123 ; nrst      ; my_memory_rtl_0_bypass[8]     ; clk_50M      ; clk_50M     ; 0.000        ; 1.669      ; 2.876      ;
; 3.123 ; nrst      ; my_memory_rtl_0_bypass[12]    ; clk_50M      ; clk_50M     ; 0.000        ; 1.669      ; 2.876      ;
; 3.123 ; nrst      ; my_memory_rtl_0_bypass[10]    ; clk_50M      ; clk_50M     ; 0.000        ; 1.669      ; 2.876      ;
; 3.123 ; nrst      ; my_memory_rtl_0_bypass[16]    ; clk_50M      ; clk_50M     ; 0.000        ; 1.669      ; 2.876      ;
; 3.123 ; nrst      ; my_memory_rtl_0_bypass[14]    ; clk_50M      ; clk_50M     ; 0.000        ; 1.669      ; 2.876      ;
; 3.123 ; nrst      ; my_memory~0                   ; clk_50M      ; clk_50M     ; 0.000        ; 1.669      ; 2.876      ;
; 3.125 ; nrst      ; my_memory_rtl_0_bypass[26]    ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.869      ;
; 3.125 ; nrst      ; my_memory_rtl_0_bypass[28]    ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.869      ;
; 3.125 ; nrst      ; my_memory_rtl_0_bypass[20]    ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.869      ;
; 3.125 ; nrst      ; my_memory_rtl_0_bypass[18]    ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.869      ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 4.528 ; nrst      ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.146      ; 2.758      ;
; 4.528 ; nrst      ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.146      ; 2.758      ;
; 4.528 ; nrst      ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.146      ; 2.758      ;
; 4.528 ; nrst      ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.146      ; 2.758      ;
; 4.528 ; nrst      ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.146      ; 2.758      ;
; 4.528 ; nrst      ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.146      ; 2.758      ;
; 4.528 ; nrst      ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.146      ; 2.758      ;
; 4.528 ; nrst      ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.146      ; 2.758      ;
; 4.528 ; nrst      ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.146      ; 2.758      ;
; 4.528 ; nrst      ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.146      ; 2.758      ;
; 4.528 ; nrst      ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.146      ; 2.758      ;
; 4.528 ; nrst      ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.146      ; 2.758      ;
; 4.528 ; nrst      ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.146      ; 2.758      ;
; 4.528 ; nrst      ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.146      ; 2.758      ;
; 4.528 ; nrst      ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.146      ; 2.758      ;
; 4.528 ; nrst      ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.146      ; 2.758      ;
; 4.569 ; nrst      ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.787      ;
; 4.569 ; nrst      ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.787      ;
; 4.569 ; nrst      ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.787      ;
; 4.569 ; nrst      ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.787      ;
; 4.569 ; nrst      ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.787      ;
; 4.569 ; nrst      ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.787      ;
; 4.569 ; nrst      ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.787      ;
; 4.569 ; nrst      ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.787      ;
; 4.569 ; nrst      ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.787      ;
; 4.569 ; nrst      ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.787      ;
; 4.569 ; nrst      ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.787      ;
; 4.569 ; nrst      ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.787      ;
; 4.569 ; nrst      ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.787      ;
; 4.569 ; nrst      ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.787      ;
; 4.569 ; nrst      ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.787      ;
; 4.578 ; nrst      ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.136      ; 2.798      ;
; 4.578 ; nrst      ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.136      ; 2.798      ;
; 4.583 ; nrst      ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.801      ;
; 4.583 ; nrst      ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.801      ;
; 4.583 ; nrst      ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.801      ;
; 4.583 ; nrst      ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.801      ;
; 4.583 ; nrst      ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.801      ;
; 4.583 ; nrst      ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.801      ;
; 4.583 ; nrst      ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.801      ;
; 4.583 ; nrst      ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.801      ;
; 4.583 ; nrst      ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.801      ;
; 4.583 ; nrst      ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.801      ;
; 4.583 ; nrst      ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.801      ;
; 4.583 ; nrst      ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.801      ;
; 4.583 ; nrst      ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.801      ;
; 4.583 ; nrst      ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.801      ;
; 4.583 ; nrst      ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.801      ;
; 4.583 ; nrst      ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 2.801      ;
; 4.653 ; nrst      ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.132      ; 2.869      ;
; 4.653 ; nrst      ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.132      ; 2.869      ;
; 4.653 ; nrst      ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.132      ; 2.869      ;
; 4.653 ; nrst      ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.132      ; 2.869      ;
; 4.653 ; nrst      ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.132      ; 2.869      ;
; 4.653 ; nrst      ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.132      ; 2.869      ;
; 4.653 ; nrst      ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.132      ; 2.869      ;
; 4.653 ; nrst      ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.132      ; 2.869      ;
; 4.653 ; nrst      ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.132      ; 2.869      ;
; 4.653 ; nrst      ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.132      ; 2.869      ;
; 4.656 ; nrst      ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.877      ;
; 4.656 ; nrst      ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.877      ;
; 4.656 ; nrst      ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.877      ;
; 4.656 ; nrst      ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.877      ;
; 4.656 ; nrst      ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.877      ;
; 4.656 ; nrst      ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.877      ;
; 4.656 ; nrst      ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.877      ;
; 4.656 ; nrst      ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.877      ;
; 4.656 ; nrst      ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.877      ;
; 4.656 ; nrst      ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.877      ;
; 4.656 ; nrst      ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.877      ;
; 4.656 ; nrst      ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.877      ;
; 4.656 ; nrst      ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.877      ;
; 4.656 ; nrst      ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.877      ;
; 4.656 ; nrst      ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.877      ;
; 4.727 ; nrst      ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.133      ; 2.944      ;
; 4.727 ; nrst      ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.133      ; 2.944      ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                                 ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                      ; 6.813 ; 0.124 ; 11.354   ; 2.959   ; 9.371               ;
;  clk_50M                                              ; 6.813 ; 0.124 ; 14.449   ; 2.959   ; 9.371               ;
;  u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 8.065 ; 0.181 ; 11.354   ; 4.528   ; 49999.708           ;
; Design-wide TNS                                       ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_50M                                              ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                  ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED_out[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_out[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_out[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_out[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[16]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[17]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx2M                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rstn_adc             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_adc              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; calib_ena_adc        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_ena              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_rstn             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_comp_ena         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_wena             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_rena             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_sh_vin           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_position[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_position[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_position[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_position[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_position[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_coefficent_in[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_coefficent_in[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_coefficent_in[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_read_ack         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; calib_ena_FPGA          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; nrst                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_ack                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_ack_sub             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50M                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_adc[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_adc[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_adc[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_adc[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_adc[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_adc[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_out[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_out[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_out[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_out[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.35 V              ; -0.00467 V          ; 0.149 V                              ; 0.032 V                              ; 1.4e-09 s                   ; 1.8e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.35 V             ; -0.00467 V         ; 0.149 V                             ; 0.032 V                             ; 1.4e-09 s                  ; 1.8e-09 s                  ; Yes                       ; Yes                       ;
; LED_cnt_send[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.35 V              ; -0.00467 V          ; 0.149 V                              ; 0.032 V                              ; 1.4e-09 s                   ; 1.8e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.35 V             ; -0.00467 V         ; 0.149 V                             ; 0.032 V                             ; 1.4e-09 s                  ; 1.8e-09 s                  ; Yes                       ; Yes                       ;
; LED_cnt_send[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; tx2M                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.35 V              ; -0.00467 V          ; 0.149 V                              ; 0.032 V                              ; 1.4e-09 s                   ; 1.8e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.35 V             ; -0.00467 V         ; 0.149 V                             ; 0.032 V                             ; 1.4e-09 s                  ; 1.8e-09 s                  ; Yes                       ; Yes                       ;
; rstn_adc             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; clk_adc              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; calib_ena_adc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; adc_ena              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_rstn             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_comp_ena         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_wena             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_rena             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_sh_vin           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_coefficent_in[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_coefficent_in[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_coefficent_in[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_read_ack         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_out[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_out[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_out[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_out[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.107 V                              ; 0.046 V                              ; 1.64e-09 s                  ; 2.19e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.107 V                             ; 0.046 V                             ; 1.64e-09 s                 ; 2.19e-09 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.107 V                              ; 0.046 V                              ; 1.64e-09 s                  ; 2.19e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.107 V                             ; 0.046 V                             ; 1.64e-09 s                 ; 2.19e-09 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; tx2M                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.107 V                              ; 0.046 V                              ; 1.64e-09 s                  ; 2.19e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.107 V                             ; 0.046 V                             ; 1.64e-09 s                 ; 2.19e-09 s                 ; Yes                       ; Yes                       ;
; rstn_adc             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; clk_adc              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; calib_ena_adc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; adc_ena              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_rstn             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_comp_ena         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_wena             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_rena             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_sh_vin           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_coefficent_in[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_coefficent_in[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_coefficent_in[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_read_ack         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_out[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_out[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_out[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_out[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 2.67 V              ; -0.0134 V           ; 0.251 V                              ; 0.115 V                              ; 1e-09 s                     ; 1.45e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 2.67 V             ; -0.0134 V          ; 0.251 V                             ; 0.115 V                             ; 1e-09 s                    ; 1.45e-09 s                 ; No                        ; Yes                       ;
; LED_cnt_send[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 2.67 V              ; -0.0134 V           ; 0.251 V                              ; 0.115 V                              ; 1e-09 s                     ; 1.45e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 2.67 V             ; -0.0134 V          ; 0.251 V                             ; 0.115 V                             ; 1e-09 s                    ; 1.45e-09 s                 ; No                        ; Yes                       ;
; LED_cnt_send[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; tx2M                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 2.67 V              ; -0.0134 V           ; 0.251 V                              ; 0.115 V                              ; 1e-09 s                     ; 1.45e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 2.67 V             ; -0.0134 V          ; 0.251 V                             ; 0.115 V                             ; 1e-09 s                    ; 1.45e-09 s                 ; No                        ; Yes                       ;
; rstn_adc             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; clk_adc              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; calib_ena_adc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; adc_ena              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_rstn             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_comp_ena         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_wena             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_rena             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_sh_vin           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_position[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_position[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_position[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_position[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_position[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_coefficent_in[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_coefficent_in[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_coefficent_in[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_read_ack         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                         ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; clk_50M                                              ; clk_50M                                              ; 53790    ; 0        ; 0        ; 0        ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M                                              ; 18342    ; 1        ; 0        ; 0        ;
; clk_50M                                              ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 1607     ; 0        ; 0        ; 0        ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 6922     ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                          ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; clk_50M                                              ; clk_50M                                              ; 53790    ; 0        ; 0        ; 0        ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M                                              ; 18342    ; 1        ; 0        ; 0        ;
; clk_50M                                              ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 1607     ; 0        ; 0        ; 0        ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 6922     ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                            ;
+------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------------------------------+----------+----------+----------+----------+
; clk_50M    ; clk_50M                                              ; 172      ; 0        ; 0        ; 0        ;
; clk_50M    ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 76       ; 0        ; 0        ; 0        ;
+------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                             ;
+------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------------------------------+----------+----------+----------+----------+
; clk_50M    ; clk_50M                                              ; 172      ; 0        ; 0        ; 0        ;
; clk_50M    ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 76       ; 0        ; 0        ; 0        ;
+------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                  ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+
; Target                                               ; Clock                                                ; Type      ; Status      ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+
; clk_50M                                              ; clk_50M                                              ; Base      ; Constrained ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition
    Info: Processing started: Thu Oct 13 16:28:38 2022
Info: Command: quartus_sta Giraffe_ADC -c Giraffe_ADC
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Giraffe_ADC.out.sdc'
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: u_my_PLL|altpll_component|auto_generated|pll1|clk[0] was found on node: u_my_PLL|altpll_component|auto_generated|pll1|clk[0] with settings that do not match the following PLL specifications:
        Warning (332056): -multiply_by (expected: 1, found: 1), -divide_by (expected: 1, found: 5000)
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk_50M (Rise) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Fall) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From clk_50M (Rise) to u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) to u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 6.813
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.813               0.000 clk_50M 
    Info (332119):     8.065               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.322
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.322               0.000 clk_50M 
    Info (332119):     0.402               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 11.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.354               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    14.449               0.000 clk_50M 
Info (332146): Worst-case removal slack is 4.104
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.104               0.000 clk_50M 
    Info (332119):     6.940               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 9.621
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.621               0.000 clk_50M 
    Info (332119): 49999.708               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: u_my_PLL|altpll_component|auto_generated|pll1|clk[0] was found on node: u_my_PLL|altpll_component|auto_generated|pll1|clk[0] with settings that do not match the following PLL specifications:
        Warning (332056): -multiply_by (expected: 1, found: 1), -divide_by (expected: 1, found: 5000)
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk_50M (Rise) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Fall) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From clk_50M (Rise) to u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) to u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 8.004
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.004               0.000 clk_50M 
    Info (332119):     9.184               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.330
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.330               0.000 clk_50M 
    Info (332119):     0.354               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 12.248
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.248               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    14.952               0.000 clk_50M 
Info (332146): Worst-case removal slack is 3.866
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.866               0.000 clk_50M 
    Info (332119):     6.336               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 9.644
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.644               0.000 clk_50M 
    Info (332119): 49999.709               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: u_my_PLL|altpll_component|auto_generated|pll1|clk[0] was found on node: u_my_PLL|altpll_component|auto_generated|pll1|clk[0] with settings that do not match the following PLL specifications:
        Warning (332056): -multiply_by (expected: 1, found: 1), -divide_by (expected: 1, found: 5000)
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk_50M (Rise) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Fall) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From clk_50M (Rise) to u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) to u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 11.574
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.574               0.000 clk_50M 
    Info (332119):    12.782               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.124
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.124               0.000 clk_50M 
    Info (332119):     0.181               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 14.068
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.068               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    15.778               0.000 clk_50M 
Info (332146): Worst-case removal slack is 2.959
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.959               0.000 clk_50M 
    Info (332119):     4.528               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 9.371
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.371               0.000 clk_50M 
    Info (332119): 49999.780               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 27 warnings
    Info: Peak virtual memory: 4947 megabytes
    Info: Processing ended: Thu Oct 13 16:28:43 2022
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


