
=== Pipeline Stages ciclo 0 ===
IF/ID: add
ID/EX: addi
EX/MEM: addi
MEM/WB: addi
=====================
=== Registradores(ciclo 0): ===
Registradores[0] = 0
=====================
Registradores[1] = 0
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 0): ===
31; B3; A1; 93; 20; 81; B3; 40; 11; 2; 33; 2; 20; 82; B3; 20; F3; 33; 20; E3; B3; 20; C4; 33; 20; 94; B3; 20; D5; 33; 1; 25; 83; 31; 20; 23; 20; 85; 63; 20; 93; 63; 20; C2; 63; 20; D2; 63; FE; 20; 9F; E3; 1; 80; EF; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 1 ===
IF/ID: addi
ID/EX: add
EX/MEM: addi
MEM/WB: addi
=====================
=== Registradores(ciclo 1): ===
Registradores[0] = 0
=====================
Registradores[1] = 0
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 1): ===
31; B3; A1; 93; 20; 81; B3; 40; 11; 2; 33; 2; 20; 82; B3; 20; F3; 33; 20; E3; B3; 20; C4; 33; 20; 94; B3; 20; D5; 33; 1; 25; 83; 31; 20; 23; 20; 85; 63; 20; 93; 63; 20; C2; 63; 20; D2; 63; FE; 20; 9F; E3; 1; 80; EF; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 2 ===
IF/ID: add
ID/EX: addi
EX/MEM: add
MEM/WB: addi
=====================
=== Registradores(ciclo 2): ===
Registradores[0] = 0
=====================
Registradores[1] = 0
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 2): ===
31; B3; A1; 93; 20; 81; B3; 40; 11; 2; 33; 2; 20; 82; B3; 20; F3; 33; 20; E3; B3; 20; C4; 33; 20; 94; B3; 20; D5; 33; 1; 25; 83; 31; 20; 23; 20; 85; 63; 20; 93; 63; 20; C2; 63; 20; D2; 63; FE; 20; 9F; E3; 1; 80; EF; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 3 ===
IF/ID: sub
ID/EX: add
EX/MEM: addi
MEM/WB: add
=====================
=== Registradores(ciclo 3): ===
Registradores[0] = 0
=====================
Registradores[1] = 0
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 3): ===
31; B3; A1; 93; 20; 81; B3; 40; 11; 2; 33; 2; 20; 82; B3; 20; F3; 33; 20; E3; B3; 20; C4; 33; 20; 94; B3; 20; D5; 33; 1; 25; 83; 31; 20; 23; 20; 85; 63; 20; 93; 63; 20; C2; 63; 20; D2; 63; FE; 20; 9F; E3; 1; 80; EF; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 4 ===
IF/ID: mul
ID/EX: sub
EX/MEM: add
MEM/WB: addi
=====================
=== Registradores(ciclo 4): ===
Registradores[0] = 0
=====================
Registradores[1] = 0
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 4): ===
31; B3; A1; 93; 20; 81; B3; 40; 11; 2; 33; 2; 20; 82; B3; 20; F3; 33; 20; E3; B3; 20; C4; 33; 20; 94; B3; 20; D5; 33; 1; 25; 83; 31; 20; 23; 20; 85; 63; 20; 93; 63; 20; C2; 63; 20; D2; 63; FE; 20; 9F; E3; 1; 80; EF; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 5 ===
IF/ID: and
ID/EX: mul
EX/MEM: sub
MEM/WB: add
=====================
=== Registradores(ciclo 5): ===
Registradores[0] = 0
=====================
Registradores[1] = 10
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 5): ===
31; B3; A1; 93; 20; 81; B3; 40; 11; 2; 33; 2; 20; 82; B3; 20; F3; 33; 20; E3; B3; 20; C4; 33; 20; 94; B3; 20; D5; 33; 1; 25; 83; 31; 20; 23; 20; 85; 63; 20; 93; 63; 20; C2; 63; 20; D2; 63; FE; 20; 9F; E3; 1; 80; EF; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 6 ===
IF/ID: or
ID/EX: and
EX/MEM: mul
MEM/WB: sub
=====================
=== Registradores(ciclo 6): ===
Registradores[0] = 0
=====================
Registradores[1] = 10
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 6): ===
31; B3; A1; 93; 20; 81; B3; 40; 11; 2; 33; 2; 20; 82; B3; 20; F3; 33; 20; E3; B3; 20; C4; 33; 20; 94; B3; 20; D5; 33; 1; 25; 83; 31; 20; 23; 20; 85; 63; 20; 93; 63; 20; C2; 63; 20; D2; 63; FE; 20; 9F; E3; 1; 80; EF; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 7 ===
IF/ID: xor
ID/EX: or
EX/MEM: and
MEM/WB: mul
=====================
=== Registradores(ciclo 7): ===
Registradores[0] = 0
=====================
Registradores[1] = 10
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 7): ===
31; B3; A1; 93; 20; 81; B3; 40; 11; 2; 33; 2; 20; 82; B3; 20; F3; 33; 20; E3; B3; 20; C4; 33; 20; 94; B3; 20; D5; 33; 1; 25; 83; 31; 20; 23; 20; 85; 63; 20; 93; 63; 20; C2; 63; 20; D2; 63; FE; 20; 9F; E3; 1; 80; EF; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 8 ===
IF/ID: sll
ID/EX: xor
EX/MEM: or
MEM/WB: and
=====================
=== Registradores(ciclo 8): ===
Registradores[0] = 0
=====================
Registradores[1] = 10
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 8): ===
31; B3; A1; 93; 20; 81; B3; 40; 11; 2; 33; 2; 20; 82; B3; 20; F3; 33; 20; E3; B3; 20; C4; 33; 20; 94; B3; 20; D5; 33; 1; 25; 83; 31; 20; 23; 20; 85; 63; 20; 93; 63; 20; C2; 63; 20; D2; 63; FE; 20; 9F; E3; 1; 80; EF; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 9 ===
IF/ID: srl
ID/EX: sll
EX/MEM: xor
MEM/WB: or
=====================
=== Registradores(ciclo 9): ===
Registradores[0] = 0
=====================
Registradores[1] = 10
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 9): ===
31; B3; A1; 93; 20; 81; B3; 40; 11; 2; 33; 2; 20; 82; B3; 20; F3; 33; 20; E3; B3; 20; C4; 33; 20; 94; B3; 20; D5; 33; 1; 25; 83; 31; 20; 23; 20; 85; 63; 20; 93; 63; 20; C2; 63; 20; D2; 63; FE; 20; 9F; E3; 1; 80; EF; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 10 ===
IF/ID: lw
ID/EX: srl
EX/MEM: sll
MEM/WB: xor
=====================
=== Registradores(ciclo 10): ===
Registradores[0] = 0
=====================
Registradores[1] = 10
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 10
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 10): ===
31; B3; A1; 93; 20; 81; B3; 40; 11; 2; 33; 2; 20; 82; B3; 20; F3; 33; 20; E3; B3; 20; C4; 33; 20; 94; B3; 20; D5; 33; 1; 25; 83; 31; 20; 23; 20; 85; 63; 20; 93; 63; 20; C2; 63; 20; D2; 63; FE; 20; 9F; E3; 1; 80; EF; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 11 ===
IF/ID: sw
ID/EX: lw
EX/MEM: srl
MEM/WB: sll
=====================
=== Registradores(ciclo 11): ===
Registradores[0] = 0
=====================
Registradores[1] = 10
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 10
=====================
Registradores[8] = 10
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 11): ===
31; B3; A1; 93; 20; 81; B3; 40; 11; 2; 33; 2; 20; 82; B3; 20; F3; 33; 20; E3; B3; 20; C4; 33; 20; 94; B3; 20; D5; 33; 1; 25; 83; 31; 20; 23; 20; 85; 63; 20; 93; 63; 20; C2; 63; 20; D2; 63; FE; 20; 9F; E3; 1; 80; EF; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 12 ===
IF/ID: beq
ID/EX: sw
EX/MEM: lw
MEM/WB: srl
=====================
=== Registradores(ciclo 12): ===
Registradores[0] = 0
=====================
Registradores[1] = 10
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 10
=====================
Registradores[8] = 10
=====================
Registradores[9] = 10
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 12): ===
31; B3; A1; 93; 20; 81; B3; 40; 11; 2; 33; 2; 20; 82; B3; 20; F3; 33; 20; E3; B3; 20; C4; 33; 20; 94; B3; 20; D5; 33; 1; 25; 83; 31; 20; 23; 20; 85; 63; 20; 93; 63; 20; C2; 63; 20; D2; 63; FE; 20; 9F; E3; 1; 80; EF; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 13 ===
IF/ID: bne
ID/EX: beq
EX/MEM: sw
MEM/WB: lw
=====================
=== Registradores(ciclo 13): ===
Registradores[0] = 0
=====================
Registradores[1] = 10
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 10
=====================
Registradores[8] = 10
=====================
Registradores[9] = 10
=====================
Registradores[10] = 10
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 13): ===
31; B3; A1; 93; 20; 81; B3; 40; 11; 2; 33; 2; 20; 82; B3; 20; F3; 33; 20; E3; B3; 20; C4; 33; 20; 94; B3; 20; D5; 33; 1; 25; 83; 31; 20; 23; 20; 85; 63; 20; 93; 63; 20; C2; 63; 20; D2; 63; FE; 20; 9F; E3; 1; 80; EF; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 14 ===
IF/ID: jalr
ID/EX: bne
EX/MEM: beq
MEM/WB: sw
=====================
=== Registradores(ciclo 14): ===
Registradores[0] = 0
=====================
Registradores[1] = 10
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 10
=====================
Registradores[8] = 10
=====================
Registradores[9] = 10
=====================
Registradores[10] = 10
=====================
Registradores[11] = 3211443
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 14): ===
A1; 93; 20; 81; B3; 40; 11; 2; 33; 2; 20; 82; B3; 20; F3; 33; 20; E3; B3; 20; C4; 33; 20; 94; B3; 20; D5; 33; 1; 25; 83; 31; 20; 23; 20; 85; 63; 20; 93; 63; 20; C2; 63; 20; D2; 63; FE; 20; 9F; E3; 1; 80; EF; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================
