## Hi 👋

### workspace_vivado
✏️ 여기에는 **Vivado**에서 **Verilog**를 사용한 **RTL 설계 & FPGA & SoC** 학습 Code가 있어.
