5.1仿真与验证概论
    验证在VerilogHDL中分为三个阶段：功能验证、综合后验证、时序验证、板级验证
5.2测试程序设计基础
    仿真效率的提升：1.减少层次结构；2.减少门级代码的使用；3.仿真精度越高，效率越低；4.进程越少，效率越高（两个initial语句就比一个要慢）；5.减少仿真器的输出显示
    `timescale 1ns/1ps//计时单位值/计时精度值（采样频率）；1ns-500MHz，1ps-500GHz，要选择合适的仿真精度