+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                    ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst|vga_ref_2C35_reset_sys_clk_domain_synch                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|vga_ref_2C35_reset_clk_in_domain_synch                                                  ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_ref_2C35_clock_0|endofpacket_bit_pipe                                           ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_ref_2C35_clock_0|master_FSM                                                     ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_ref_2C35_clock_0|write_request_edge_to_pulse                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_ref_2C35_clock_0|read_request_edge_to_pulse                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_ref_2C35_clock_0|slave_FSM                                                      ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_ref_2C35_clock_0|write_done_edge_to_pulse                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_ref_2C35_clock_0|read_done_edge_to_pulse                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_ref_2C35_clock_0                                                                ; 26    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_ref_2C35_clock_0_out                                                            ; 26    ; 0              ; 11           ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_ref_2C35_clock_0_in                                                             ; 55    ; 1              ; 1            ; 1              ; 29     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|vga_config_counter|auto_generated                                    ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|vga_row_counter|auto_generated|cmpr2                                 ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|vga_row_counter|auto_generated                                       ; 4     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|vga_column_counter|auto_generated|cmpr2                              ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|vga_column_counter|auto_generated                                    ; 4     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|dma_address_counter|auto_generated                                   ; 34    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|the_dcfifo|auto_generated|wrfull_eq_comp                             ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|the_dcfifo|auto_generated|rdempty_eq_comp                            ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|the_dcfifo|auto_generated|ws_dgrp|dffpipe21                          ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|the_dcfifo|auto_generated|ws_dgrp                                    ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|the_dcfifo|auto_generated|ws_bwp                                     ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|the_dcfifo|auto_generated|ws_brp                                     ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|the_dcfifo|auto_generated|rs_dgwp|dffpipe17                          ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|the_dcfifo|auto_generated|rs_dgwp                                    ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|the_dcfifo|auto_generated|rdaclr                                     ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|the_dcfifo|auto_generated|fifo_ram|altsyncram14                      ; 94    ; 33             ; 0            ; 33             ; 32     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|the_dcfifo|auto_generated|fifo_ram                                   ; 60    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|the_dcfifo|auto_generated|wrptr_gp                                   ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|the_dcfifo|auto_generated|wrptr_g1p                                  ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|the_dcfifo|auto_generated|rdptr_g1p                                  ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|the_dcfifo|auto_generated|ws_dgrp_gray2bin                           ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|the_dcfifo|auto_generated|wrptr_g_gray2bin                           ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller|the_dcfifo|auto_generated                                            ; 37    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller                                                                      ; 73    ; 3              ; 0            ; 3              ; 96     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller_m1                                                                   ; 58    ; 9              ; 11           ; 9              ; 69     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_vga_controller_s1                                                                   ; 94    ; 1              ; 2            ; 1              ; 74     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_tri_state_bridge_avalon_slave                                                       ; 75    ; 0              ; 4            ; 0              ; 54     ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_sysid                                                                               ; 3     ; 20             ; 1            ; 20             ; 32     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_sysid_control_slave                                                                 ; 61    ; 1              ; 2            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_sys_clk_timer                                                                       ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_sys_clk_timer_s1                                                                    ; 79    ; 1              ; 18           ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_sram                                                                                ; 40    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_sram_avalon_sram_slave|rdv_fifo_for_cpu_data_master_to_sram_avalon_sram_slave       ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_sram_avalon_sram_slave                                                              ; 70    ; 0              ; 3            ; 0              ; 63     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_sdram|the_sdram_input_efifo_module                                                  ; 45    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_sdram                                                                               ; 45    ; 1              ; 1            ; 1              ; 39     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_sdram_s1|rdv_fifo_for_vga_controller_m1_to_sdram_s1                                 ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1                            ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1                                   ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_sdram_s1                                                                            ; 137   ; 0              ; 9            ; 0              ; 79     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart|the_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart|the_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart|the_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram2    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart|the_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart|the_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart|the_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart|the_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart|the_jtag_uart_scfifo_r|rfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart|the_jtag_uart_scfifo_r                                                    ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart|the_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart|the_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart|the_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram2    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart|the_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart|the_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart|the_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart|the_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart|the_jtag_uart_scfifo_w|wfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart|the_jtag_uart_scfifo_w                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart                                                                           ; 38    ; 10             ; 23           ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_jtag_uart_avalon_jtag_slave                                                         ; 98    ; 1              ; 2            ; 1              ; 78     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_cpu                                                                                 ; 150   ; 0              ; 30           ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_cpu_instruction_master                                                              ; 103   ; 0              ; 3            ; 0              ; 63     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_cpu_data_master                                                                     ; 314   ; 30             ; 20           ; 30             ; 117    ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_cpu_jtag_debug_module                                                               ; 129   ; 1              ; 4            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_clocks                                                                              ; 2     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|the_clocks_avalon_clocks_slave                                                          ; 13    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst                                                                                         ; 3     ; 5              ; 0            ; 5              ; 103    ; 5               ; 5             ; 5               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
