# 扩展二：数码管译码显示

专业班级：**电信2204班**

姓名：        **阮振宇**

学号：        **U202214040**

## 实验名称

数码管译码显示

## 实验目的

1. 了解并掌握采用可编程逻辑器件实现数字电路与系统的方法

2. 学习并掌握采用Xilinx_Vivado 软件开发可编程器件的过程

3. 学习使用verilog HDL描述数字逻辑电路与系统的方法

4. 掌握分层次、分模块的电路设计方法，熟悉使用可编程器件实现数字系统的一般步骤。

## 实验元器件

**_电脑软件Vivado 2022.2_**

## 实验原理

![image-20240310234021424](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240310234021424.png)

查看手册后，得知数码管共阳极，即低电平点亮。
然后，查看手册，观察七段LED分别对应的编号

![image-20240311115758713](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240311115758713.png)



## 实验任务

按号分别实现下列项目之一

- 二进制-ASCII码转换表(p147,EDA实验内容2)

- 数码管译码显示

- 文字显示器（HELLO，HI，HAHA,HEHEA）

## 实验记录

### 模块设计

```verilog
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: HUST
// Engineer: Zhengyu Ruan 
// 
// Create Date: 2024/02/28 16:23:09
// Design Name: Tube decoding display
// Module Name: number
// Project Name: number
// Target Devices: 
// Tool Versions: 2022.2
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

module number(
    input [3:0] botton,
    input rst,
    output reg [6;0] num
);

always @(*) begin
    if(rst == 1) begin num = 7'b111_1111; end  
    else begin 
        case (botton)
            4'd0:num = 7'b100_0000;
            4'd1:num = 7'b111_1001;
            4'd2:num = 7'b010_0100;
            4'd3:num = 7'b011_0000;
            4'd4:num = 7'b001_1001;
            4'd5:num = 7'b001_0010;
            4'd6:num = 7'b000_0010;
            4'd7:num = 7'b111_1000;
            4'd8:num = 7'b000_0000;
            4'd9:num = 7'b001_1000;
            default: num = 7'b000_0110; //E：error
        endcase
    end
end
endmodule


```

### 仿真设计


```verilog
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: HUST
// Engineer: Zhengyu Ruan 
// 
// Create Date: 2024/02/28 16:23:09
// Design Name: Tube decoding display
// Module Name: number
// Project Name: number
// Target Devices: 
// Tool Versions: 2022.2
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

module test_number();

reg [4:0] botton;
reg rst;

wire [6:0] num;

number t1(
    .botton(botton),
    .rst(rst),
    .num(num)
);

initial begin
    botton <= 4'd1;
    rst = 1;
    #1000
    rst = 0;
    #1000
    $stop;
end

always begin

#10    
if(botton < 5'd10)
        botton <= botton + 1;
    else
        botton <= 0;
end

endmodule

```



### 实验结果分析

![image-20240307233657645](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240307233657645.png)

## 实验小结

