TimeQuest Timing Analyzer report for MIPS32
Tue Sep 09 01:30:05 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Minimum Pulse Width: 'Clock'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'Clock'
 23. Fast Model Hold: 'Clock'
 24. Fast Model Minimum Pulse Width: 'Clock'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; MIPS32                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896I8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; MIPS32.sdc    ; OK     ; Tue Sep 09 01:30:04 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock      ; Base ; 80.000 ; 12.5 MHz  ; 0.000 ; 40.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 63.94 MHz ; 63.94 MHz       ; Clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 64.360 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 36.933 ; 0.000                 ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 64.360 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.134      ; 15.728     ;
; 64.373 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.138      ; 15.719     ;
; 64.377 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.134      ; 15.711     ;
; 64.381 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.131      ; 15.704     ;
; 64.390 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.138      ; 15.702     ;
; 64.394 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 15.695     ;
; 64.403 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.142      ; 15.693     ;
; 64.420 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.142      ; 15.676     ;
; 64.424 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.669     ;
; 64.482 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.131      ; 15.603     ;
; 64.495 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 15.594     ;
; 64.509 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.014      ; 15.545     ;
; 64.510 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.131      ; 15.575     ;
; 64.523 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 15.566     ;
; 64.525 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.568     ;
; 64.553 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.540     ;
; 64.617 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; 0.014      ; 15.437     ;
; 64.772 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.134      ; 15.316     ;
; 64.785 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.138      ; 15.307     ;
; 64.808 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.014      ; 15.246     ;
; 64.815 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.142      ; 15.281     ;
; 64.825 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.144      ; 15.273     ;
; 64.842 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.144      ; 15.256     ;
; 64.846 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.141      ; 15.249     ;
; 64.881 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; 0.000      ; 15.159     ;
; 64.884 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.014      ; 15.170     ;
; 64.903 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.142      ; 15.193     ;
; 64.905 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.011      ; 15.146     ;
; 64.919 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.138      ; 15.173     ;
; 64.942 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.014      ; 15.112     ;
; 64.947 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.141      ; 15.148     ;
; 64.969 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; 0.014      ; 15.085     ;
; 64.975 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.141      ; 15.120     ;
; 64.992 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; 0.014      ; 15.062     ;
; 64.998 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.002      ; 15.044     ;
; 65.004 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.002      ; 15.038     ;
; 65.006 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.011      ; 15.045     ;
; 65.013 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]                                                                 ; Clock        ; Clock       ; 80.000       ; 0.002      ; 15.029     ;
; 65.013 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; 0.011      ; 15.038     ;
; 65.025 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.002      ; 15.017     ;
; 65.031 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.002      ; 15.011     ;
; 65.034 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.011      ; 15.017     ;
; 65.040 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]                                                                 ; Clock        ; Clock       ; 80.000       ; 0.002      ; 15.002     ;
; 65.045 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.131      ; 15.040     ;
; 65.054 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.032      ; 15.018     ;
; 65.055 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.134      ; 15.033     ;
; 65.058 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 15.031     ;
; 65.060 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.032      ; 15.012     ;
; 65.068 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.138      ; 15.024     ;
; 65.069 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]                                                                 ; Clock        ; Clock       ; 80.000       ; 0.032      ; 15.003     ;
; 65.076 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.131      ; 15.009     ;
; 65.088 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.005     ;
; 65.089 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 15.000     ;
; 65.098 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.142      ; 14.998     ;
; 65.106 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.012      ; 14.946     ;
; 65.114 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; 0.011      ; 14.937     ;
; 65.119 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.139      ; 14.974     ;
; 65.123 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.012      ; 14.929     ;
; 65.127 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.009      ; 14.922     ;
; 65.136 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.002      ; 14.906     ;
; 65.142 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.002      ; 14.900     ;
; 65.142 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; 0.011      ; 14.909     ;
; 65.147 ; ID_Registers:ID_Registers|Register_File[0][29]                  ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.003      ; 14.896     ;
; 65.151 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]                                                                 ; Clock        ; Clock       ; 80.000       ; 0.002      ; 14.891     ;
; 65.153 ; ID_Registers:ID_Registers|Register_File[0][29]                  ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.003      ; 14.890     ;
; 65.162 ; ID_Registers:ID_Registers|Register_File[0][29]                  ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]                                                                 ; Clock        ; Clock       ; 80.000       ; 0.003      ; 14.881     ;
; 65.168 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                                 ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.867     ;
; 65.168 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.867     ;
; 65.169 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.866     ;
; 65.171 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.864     ;
; 65.171 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                                 ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.864     ;
; 65.173 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                 ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.862     ;
; 65.176 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.859     ;
; 65.177 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.858     ;
; 65.178 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.857     ;
; 65.178 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.857     ;
; 65.179 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.856     ;
; 65.179 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.856     ;
; 65.183 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.014      ; 14.871     ;
; 65.195 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                                 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 14.845     ;
; 65.195 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                                 ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.840     ;
; 65.195 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.840     ;
; 65.196 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.839     ;
; 65.198 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.837     ;
; 65.198 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                                 ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.837     ;
; 65.200 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                 ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.835     ;
; 65.203 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.832     ;
; 65.204 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.831     ;
; 65.204 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.011      ; 14.847     ;
; 65.205 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.830     ;
; 65.205 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.830     ;
; 65.206 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.829     ;
; 65.206 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; Clock        ; Clock       ; 80.000       ; -0.005     ; 14.829     ;
; 65.221 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.014      ; 14.833     ;
; 65.222 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                                 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 14.818     ;
; 65.223 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.002      ; 14.819     ;
; 65.224 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                                 ; Clock        ; Clock       ; 80.000       ; 0.025      ; 14.841     ;
; 65.224 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.025      ; 14.841     ;
; 65.225 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; Clock        ; Clock       ; 80.000       ; 0.025      ; 14.840     ;
; 65.227 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; Clock        ; Clock       ; 80.000       ; 0.025      ; 14.838     ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.903 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.209      ;
; 0.906 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.909 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.215      ;
; 0.909 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.215      ;
; 0.910 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.216      ;
; 0.911 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.217      ;
; 0.912 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.218      ;
; 0.913 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.219      ;
; 0.915 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.221      ;
; 0.916 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.222      ;
; 0.919 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.225      ;
; 0.919 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.225      ;
; 0.919 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.225      ;
; 0.919 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.225      ;
; 0.921 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM                                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.227      ;
; 0.936 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[9]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.242      ;
; 1.044 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.089      ; 1.400      ;
; 1.126 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.432      ;
; 1.147 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]           ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.453      ;
; 1.173 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[6]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.479      ;
; 1.185 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]           ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.200 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.506      ;
; 1.208 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.514      ;
; 1.208 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.514      ;
; 1.208 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.514      ;
; 1.209 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.515      ;
; 1.220 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[25]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.527      ;
; 1.223 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.529      ;
; 1.226 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[5]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[5]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.230 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[11]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[11]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.536      ;
; 1.233 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.539      ;
; 1.237 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[4]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.543      ;
; 1.241 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.547      ;
; 1.243 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.549      ;
; 1.244 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.550      ;
; 1.246 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.552      ;
; 1.285 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]    ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.591      ;
; 1.376 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_datain_reg1   ; Clock        ; Clock       ; 0.000        ; 0.093      ; 1.736      ;
; 1.414 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg4  ; Clock        ; Clock       ; 0.000        ; 0.093      ; 1.774      ;
; 1.438 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[9]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.745      ;
; 1.439 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_address_reg6  ; Clock        ; Clock       ; 0.000        ; 0.089      ; 1.795      ;
; 1.448 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[5]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg5 ; Clock        ; Clock       ; 0.000        ; 0.094      ; 1.809      ;
; 1.451 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]       ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.757      ;
; 1.462 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                   ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[12]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.769      ;
; 1.474 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                   ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[11]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.781      ;
; 1.477 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]                                                                ; Clock        ; Clock       ; 0.000        ; -0.007     ; 1.776      ;
; 1.481 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                   ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[15]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.788      ;
; 1.482 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                   ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[13]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.789      ;
; 1.483 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                   ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[16]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.790      ;
; 1.488 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_address_reg0  ; Clock        ; Clock       ; 0.000        ; 0.087      ; 1.842      ;
; 1.506 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[3]    ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[3]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.812      ;
; 1.512 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[11]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0]                                                            ; Clock        ; Clock       ; 0.000        ; 0.010      ; 1.828      ;
; 1.514 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                   ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[10]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.821      ;
; 1.517 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[24]                                                                ; Clock        ; Clock       ; 0.000        ; -0.005     ; 1.818      ;
; 1.522 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg0  ; Clock        ; Clock       ; 0.000        ; 0.083      ; 1.872      ;
; 1.523 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[8]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.830      ;
; 1.523 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                   ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[14]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.830      ;
; 1.525 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]    ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[9]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.831      ;
; 1.529 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[23]   ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[23]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.835      ;
; 1.532 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[7]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.839      ;
; 1.533 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[23]   ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.839      ;
; 1.537 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[25]   ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.843      ;
; 1.538 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[25]   ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[25]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.844      ;
; 1.541 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[9]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.847      ;
; 1.556 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.862      ;
; 1.556 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[21]    ; ID_Registers:ID_Registers|Register_File[9][21]                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.862      ;
; 1.566 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.872      ;
; 1.569 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]   ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.875      ;
; 1.573 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[18]   ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[18]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.879      ;
; 1.574 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]   ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.880      ;
; 1.575 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.881      ;
; 1.575 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.881      ;
; 1.576 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                                ; Clock        ; Clock       ; 0.000        ; 0.007      ; 1.889      ;
; 1.577 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.883      ;
; 1.578 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[8]    ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.884      ;
; 1.579 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[12]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[12]                                                                ; Clock        ; Clock       ; 0.000        ; -0.009     ; 1.876      ;
; 1.579 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[20]   ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[20]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.885      ;
; 1.579 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[8]    ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[8]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.885      ;
; 1.584 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.890      ;
; 1.586 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[18]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[18]                                                                ; Clock        ; Clock       ; 0.000        ; 0.027      ; 1.919      ;
; 1.586 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[20]   ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.892      ;
; 1.595 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]                                                               ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.898      ;
; 1.605 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.911      ;
; 1.606 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[25]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.912      ;
; 1.608 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.914      ;
; 1.611 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[79]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.917      ;
; 1.632 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]                                                                ; Clock        ; Clock       ; 0.000        ; -0.031     ; 1.907      ;
; 1.637 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]                                                                ; Clock        ; Clock       ; 0.000        ; -0.031     ; 1.912      ;
; 1.652 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[7]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.958      ;
; 1.653 ; ID_Registers:ID_Registers|Register_File[2][15]                  ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[15]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.959      ;
; 1.654 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[11]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.960      ;
; 1.682 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.988      ;
; 1.688 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.994      ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg4 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg4 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg5 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg5 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg6 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg6 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg7 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg7 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg8 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg8 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg4  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 18.419 ; 18.419 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 13.491 ; 13.491 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 18.419 ; 18.419 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 17.392 ; 17.392 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 13.919 ; 13.919 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 13.919 ; 13.919 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 12.828 ; 12.828 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 13.606 ; 13.606 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 18.974 ; 18.974 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 17.326 ; 17.326 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 16.834 ; 16.834 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 18.033 ; 18.033 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 17.349 ; 17.349 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 17.181 ; 17.181 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 17.431 ; 17.431 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 17.413 ; 17.413 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 16.631 ; 16.631 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 17.860 ; 17.860 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 18.164 ; 18.164 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 16.383 ; 16.383 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 16.849 ; 16.849 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 17.370 ; 17.370 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 17.923 ; 17.923 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 17.188 ; 17.188 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 17.721 ; 17.721 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 18.974 ; 18.974 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 18.284 ; 18.284 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 16.981 ; 16.981 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 17.748 ; 17.748 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 17.758 ; 17.758 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 16.910 ; 16.910 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 18.928 ; 18.928 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 16.580 ; 16.580 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 16.592 ; 16.592 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 16.452 ; 16.452 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 17.139 ; 17.139 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 17.713 ; 17.713 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 17.662 ; 17.662 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 18.365 ; 18.365 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 18.721 ; 18.721 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 17.005 ; 17.005 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 28.026 ; 28.026 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 25.565 ; 25.565 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 23.167 ; 23.167 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 22.335 ; 22.335 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 23.792 ; 23.792 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 21.545 ; 21.545 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 23.371 ; 23.371 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 21.638 ; 21.638 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 23.793 ; 23.793 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 22.269 ; 22.269 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 25.325 ; 25.325 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 24.740 ; 24.740 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 25.019 ; 25.019 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 24.247 ; 24.247 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 26.425 ; 26.425 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 23.151 ; 23.151 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 24.506 ; 24.506 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 23.705 ; 23.705 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 24.838 ; 24.838 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 25.485 ; 25.485 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 28.026 ; 28.026 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 24.854 ; 24.854 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 26.644 ; 26.644 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 25.193 ; 25.193 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 23.722 ; 23.722 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 25.166 ; 25.166 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 26.229 ; 26.229 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 25.714 ; 25.714 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 25.009 ; 25.009 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 25.712 ; 25.712 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 24.327 ; 24.327 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 26.298 ; 26.298 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 27.200 ; 27.200 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 12.994 ; 12.994 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 9.804  ; 9.804  ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 11.093 ; 11.093 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 10.846 ; 10.846 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 11.294 ; 11.294 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 11.004 ; 11.004 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 11.312 ; 11.312 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 10.981 ; 10.981 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 11.684 ; 11.684 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 10.715 ; 10.715 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 12.994 ; 12.994 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 11.376 ; 11.376 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 9.789  ; 9.789  ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 11.112 ; 11.112 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 10.260 ; 10.260 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 12.125 ; 12.125 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 12.574 ; 12.574 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 12.743 ; 12.743 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 12.697 ; 12.697 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 10.962 ; 10.962 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 10.033 ; 10.033 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 10.993 ; 10.993 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 10.054 ; 10.054 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 11.566 ; 11.566 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 11.899 ; 11.899 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 11.505 ; 11.505 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.175 ; 11.175 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 11.798 ; 11.798 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 10.921 ; 10.921 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 10.709 ; 10.709 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 10.919 ; 10.919 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 10.992 ; 10.992 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 11.698 ; 11.698 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 13.880 ; 13.880 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 12.744 ; 12.744 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 12.396 ; 12.396 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 11.452 ; 11.452 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 10.188 ; 10.188 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 11.940 ; 11.940 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 11.471 ; 11.471 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 11.619 ; 11.619 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.595 ; 11.595 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 12.458 ; 12.458 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 11.737 ; 11.737 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 12.130 ; 12.130 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.497 ; 12.497 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.460 ; 11.460 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 9.987  ; 9.987  ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 9.977  ; 9.977  ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 11.577 ; 11.577 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 9.973  ; 9.973  ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 11.341 ; 11.341 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 13.880 ; 13.880 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 9.856  ; 9.856  ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 10.318 ; 10.318 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 13.034 ; 13.034 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 9.827  ; 9.827  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 10.989 ; 10.989 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 12.203 ; 12.203 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 11.271 ; 11.271 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 12.843 ; 12.843 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 11.983 ; 11.983 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 10.890 ; 10.890 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 11.685 ; 11.685 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 10.788 ; 10.788 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 10.217 ; 10.217 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 18.276 ; 18.276 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 11.513 ; 11.513 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 11.227 ; 11.227 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 12.551 ; 12.551 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 13.801 ; 13.801 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 13.797 ; 13.797 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 13.979 ; 13.979 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 15.188 ; 15.188 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 15.042 ; 15.042 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 15.816 ; 15.816 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 14.097 ; 14.097 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 15.687 ; 15.687 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 14.545 ; 14.545 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 15.005 ; 15.005 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 15.594 ; 15.594 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 15.977 ; 15.977 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 15.564 ; 15.564 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 15.594 ; 15.594 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 16.759 ; 16.759 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 16.482 ; 16.482 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 15.979 ; 15.979 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 16.062 ; 16.062 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 17.060 ; 17.060 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 17.911 ; 17.911 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 17.720 ; 17.720 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 16.028 ; 16.028 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 15.939 ; 15.939 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 16.257 ; 16.257 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 17.244 ; 17.244 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 16.064 ; 16.064 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 17.250 ; 17.250 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 18.276 ; 18.276 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 16.094 ; 16.094 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 13.511 ; 13.511 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 25.204 ; 25.204 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 15.350 ; 15.350 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 15.350 ; 15.350 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 13.150 ; 13.150 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 16.230 ; 16.230 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 16.230 ; 16.230 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 12.982 ; 12.982 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 15.832 ; 15.832 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 15.022 ; 15.022 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 19.748 ; 19.748 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 14.434 ; 14.434 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 14.373 ; 14.373 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 14.434 ; 14.434 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 15.705 ; 15.705 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 12.030 ; 12.030 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 13.225 ; 13.225 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 10.598 ; 10.598 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 14.320 ; 14.320 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 12.663 ; 12.663 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 12.633 ; 12.633 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 12.102 ; 12.102 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 12.974 ; 12.974 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 12.705 ; 12.705 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 10.836 ; 10.836 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 11.573 ; 11.573 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 12.974 ; 12.974 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 12.725 ; 12.725 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 12.613 ; 12.613 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 11.279 ; 11.279 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 14.297 ; 14.297 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 15.705 ; 15.705 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 15.705 ; 15.705 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 13.565 ; 13.565 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 15.241 ; 15.241 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 28.357 ; 28.357 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 24.000 ; 24.000 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 25.719 ; 25.719 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 26.226 ; 26.226 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 28.357 ; 28.357 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 26.391 ; 26.391 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 23.157 ; 23.157 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 26.154 ; 26.154 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 24.946 ; 24.946 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 24.419 ; 24.419 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 25.316 ; 25.316 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 24.858 ; 24.858 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 24.926 ; 24.926 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 24.000 ; 24.000 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 26.381 ; 26.381 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 24.356 ; 24.356 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 27.985 ; 27.985 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 24.147 ; 24.147 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 24.177 ; 24.177 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 27.985 ; 27.985 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 24.177 ; 24.177 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 16.343 ; 16.343 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 16.343 ; 16.343 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 27.879 ; 27.879 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 26.791 ; 26.791 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 26.781 ; 26.781 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 27.061 ; 27.061 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 25.480 ; 25.480 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 24.766 ; 24.766 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 24.122 ; 24.122 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 25.064 ; 25.064 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 24.271 ; 24.271 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 25.177 ; 25.177 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 27.879 ; 27.879 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 24.941 ; 24.941 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 26.537 ; 26.537 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 25.547 ; 25.547 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 25.145 ; 25.145 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 24.656 ; 24.656 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 25.026 ; 25.026 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 27.440 ; 27.440 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 25.999 ; 25.999 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 23.726 ; 23.726 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 25.356 ; 25.356 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 27.013 ; 27.013 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 25.389 ; 25.389 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 24.604 ; 24.604 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 24.977 ; 24.977 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 26.179 ; 26.179 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 27.314 ; 27.314 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 24.970 ; 24.970 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 25.249 ; 25.249 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 27.451 ; 27.451 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 26.076 ; 26.076 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 25.921 ; 25.921 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 25.988 ; 25.988 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 24.150 ; 24.150 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 19.748 ; 19.748 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 17.833 ; 17.833 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 11.355 ; 11.355 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 11.355 ; 11.355 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 12.085 ; 12.085 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 12.823 ; 12.823 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 14.717 ; 14.717 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 14.373 ; 14.373 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 14.914 ; 14.914 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 16.300 ; 16.300 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 14.750 ; 14.750 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 15.954 ; 15.954 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 15.722 ; 15.722 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 15.913 ; 15.913 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 14.707 ; 14.707 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 17.098 ; 17.098 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 14.630 ; 14.630 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 15.867 ; 15.867 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 15.613 ; 15.613 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 15.780 ; 15.780 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 16.266 ; 16.266 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 16.962 ; 16.962 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 16.391 ; 16.391 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 15.964 ; 15.964 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 16.838 ; 16.838 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 15.865 ; 15.865 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 17.104 ; 17.104 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 16.946 ; 16.946 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 17.279 ; 17.279 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 15.994 ; 15.994 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 17.833 ; 17.833 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 17.527 ; 17.527 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 16.776 ; 16.776 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 17.662 ; 17.662 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 14.343 ; 14.343 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 12.613 ; 12.613 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 11.259 ; 11.259 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 14.343 ; 14.343 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 12.964 ; 12.964 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 10.836 ; 10.836 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 10.877 ; 10.877 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 12.964 ; 12.964 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 12.020 ; 12.020 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 19.938 ; 19.938 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 19.938 ; 19.938 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 17.626 ; 17.626 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 16.700 ; 16.700 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 18.038 ; 18.038 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 16.410 ; 16.410 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 16.546 ; 16.546 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 16.839 ; 16.839 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 16.922 ; 16.922 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 19.653 ; 19.653 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 15.992 ; 15.992 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 18.830 ; 18.830 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 19.557 ; 19.557 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 18.301 ; 18.301 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 17.571 ; 17.571 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 18.685 ; 18.685 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 17.953 ; 17.953 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 17.888 ; 17.888 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 16.478 ; 16.478 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 16.946 ; 16.946 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 18.797 ; 18.797 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 18.674 ; 18.674 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 17.403 ; 17.403 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 19.316 ; 19.316 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 19.025 ; 19.025 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 16.852 ; 16.852 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 18.362 ; 18.362 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 18.566 ; 18.566 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 18.340 ; 18.340 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 19.258 ; 19.258 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 18.078 ; 18.078 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 18.252 ; 18.252 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 17.398 ; 17.398 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 21.495 ; 21.495 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 19.869 ; 19.869 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 19.312 ; 19.312 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 20.273 ; 20.273 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 17.654 ; 17.654 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 19.930 ; 19.930 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 17.241 ; 17.241 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 20.347 ; 20.347 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 21.495 ; 21.495 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 19.652 ; 19.652 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 19.086 ; 19.086 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 18.502 ; 18.502 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 19.769 ; 19.769 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 19.862 ; 19.862 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 20.686 ; 20.686 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 21.324 ; 21.324 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 19.267 ; 19.267 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 19.176 ; 19.176 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 19.295 ; 19.295 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 17.329 ; 17.329 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 20.088 ; 20.088 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 20.012 ; 20.012 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 17.755 ; 17.755 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 20.120 ; 20.120 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 19.580 ; 19.580 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 19.300 ; 19.300 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 17.509 ; 17.509 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 18.505 ; 18.505 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 17.383 ; 17.383 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 20.618 ; 20.618 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 19.271 ; 19.271 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 16.606 ; 16.606 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 17.376 ; 17.376 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 13.266 ; 13.266 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 12.228 ; 12.228 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 11.477 ; 11.477 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 11.449 ; 11.449 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 10.105 ; 10.105 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 12.177 ; 12.177 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 9.271  ; 9.271  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 11.845 ; 11.845 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 12.142 ; 12.142 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 11.568 ; 11.568 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 12.744 ; 12.744 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.381 ; 11.381 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 12.927 ; 12.927 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 11.116 ; 11.116 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 10.712 ; 10.712 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 12.061 ; 12.061 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 11.906 ; 11.906 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 10.587 ; 10.587 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 10.153 ; 10.153 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 9.851  ; 9.851  ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 9.781  ; 9.781  ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 11.199 ; 11.199 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 10.913 ; 10.913 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 10.152 ; 10.152 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 11.943 ; 11.943 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 12.154 ; 12.154 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 13.266 ; 13.266 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 12.187 ; 12.187 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 12.047 ; 12.047 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 10.923 ; 10.923 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 12.135 ; 12.135 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 12.339 ; 12.339 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 11.677 ; 11.677 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 17.841 ; 17.841 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 20.561 ; 20.561 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 14.270 ; 14.270 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 12.020 ; 12.020 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 13.225 ; 13.225 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 10.558 ; 10.558 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 14.270 ; 14.270 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 12.633 ; 12.633 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 12.630 ; 12.630 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 12.152 ; 12.152 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 12.964 ; 12.964 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 12.010 ; 12.010 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 14.871 ; 14.871 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 11.904 ; 11.904 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 11.686 ; 11.686 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 12.055 ; 12.055 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 11.729 ; 11.729 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 11.655 ; 11.655 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 10.536 ; 10.536 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 11.823 ; 11.823 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 12.378 ; 12.378 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 12.710 ; 12.710 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 11.136 ; 11.136 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 12.249 ; 12.249 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 12.144 ; 12.144 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 11.990 ; 11.990 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.375 ; 12.375 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 11.107 ; 11.107 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 12.278 ; 12.278 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 11.422 ; 11.422 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 14.632 ; 14.632 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 11.485 ; 11.485 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 11.277 ; 11.277 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 12.265 ; 12.265 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 10.643 ; 10.643 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 11.145 ; 11.145 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 11.887 ; 11.887 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 13.280 ; 13.280 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 10.524 ; 10.524 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 12.114 ; 12.114 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 13.524 ; 13.524 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 14.871 ; 14.871 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 13.095 ; 13.095 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.864 ; 11.864 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 10.735 ; 10.735 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 14.841 ; 14.841 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 11.934 ; 11.934 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 11.686 ; 11.686 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 11.995 ; 11.995 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 11.729 ; 11.729 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 11.661 ; 11.661 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 10.576 ; 10.576 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 11.863 ; 11.863 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 12.378 ; 12.378 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 12.670 ; 12.670 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 11.076 ; 11.076 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 12.239 ; 12.239 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 12.174 ; 12.174 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 12.000 ; 12.000 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 11.960 ; 11.960 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 11.097 ; 11.097 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.268 ; 12.268 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 11.086 ; 11.086 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 14.642 ; 14.642 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 11.506 ; 11.506 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 11.336 ; 11.336 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 12.244 ; 12.244 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 10.653 ; 10.653 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 11.145 ; 11.145 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 11.871 ; 11.871 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 13.240 ; 13.240 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 10.524 ; 10.524 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 12.124 ; 12.124 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 13.514 ; 13.514 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 14.841 ; 14.841 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 13.055 ; 13.055 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 11.854 ; 11.854 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 10.909 ; 10.909 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 15.817 ; 15.817 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 12.961 ; 12.961 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 12.826 ; 12.826 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 12.186 ; 12.186 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 12.614 ; 12.614 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 14.078 ; 14.078 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 13.452 ; 13.452 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 11.533 ; 11.533 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 12.782 ; 12.782 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 12.089 ; 12.089 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 14.509 ; 14.509 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 14.162 ; 14.162 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 15.817 ; 15.817 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 11.958 ; 11.958 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 11.717 ; 11.717 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 14.877 ; 14.877 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 11.981 ; 11.981 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 14.682 ; 14.682 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 12.203 ; 12.203 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 13.805 ; 13.805 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 12.514 ; 12.514 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 12.444 ; 12.444 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 12.657 ; 12.657 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 13.575 ; 13.575 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 14.118 ; 14.118 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 12.514 ; 12.514 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 12.127 ; 12.127 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 13.076 ; 13.076 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 14.110 ; 14.110 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 14.971 ; 14.971 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 13.282 ; 13.282 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 13.731 ; 13.731 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 14.830 ; 14.830 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 13.285 ; 13.285 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 13.285 ; 13.285 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 12.863 ; 12.863 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 10.944 ; 10.944 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.573 ; 11.573 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 11.288 ; 11.288 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 9.807  ; 9.807  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 10.928 ; 10.928 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.664 ; 10.664 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 11.288 ; 11.288 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 31.997 ; 31.997 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 12.907 ; 12.907 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 12.907 ; 12.907 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 15.197 ; 15.197 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 11.893 ; 11.893 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 11.160 ; 11.160 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 11.678 ; 11.678 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 11.332 ; 11.332 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 11.160 ; 11.160 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 11.112 ; 11.112 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 12.159 ; 12.159 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 11.528 ; 11.528 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 11.866 ; 11.866 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 13.137 ; 13.137 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 12.635 ; 12.635 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 12.259 ; 12.259 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 13.684 ; 13.684 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 12.090 ; 12.090 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 12.343 ; 12.343 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 13.085 ; 13.085 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 12.249 ; 12.249 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 11.205 ; 11.205 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 11.112 ; 11.112 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 12.886 ; 12.886 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 12.545 ; 12.545 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 13.570 ; 13.570 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 12.932 ; 12.932 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 13.771 ; 13.771 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 11.671 ; 11.671 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 12.360 ; 12.360 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 12.015 ; 12.015 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 12.098 ; 12.098 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 13.543 ; 13.543 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 11.229 ; 11.229 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 12.633 ; 12.633 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 12.219 ; 12.219 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 12.745 ; 12.745 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 12.254 ; 12.254 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 13.697 ; 13.697 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 13.704 ; 13.704 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 12.748 ; 12.748 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 12.337 ; 12.337 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 11.406 ; 11.406 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 13.693 ; 13.693 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 14.272 ; 14.272 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 13.064 ; 13.064 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 14.996 ; 14.996 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 11.760 ; 11.760 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 13.774 ; 13.774 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 12.979 ; 12.979 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 14.622 ; 14.622 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 11.406 ; 11.406 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 13.819 ; 13.819 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 15.017 ; 15.017 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 14.945 ; 14.945 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 14.119 ; 14.119 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 17.027 ; 17.027 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 13.186 ; 13.186 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 13.444 ; 13.444 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 13.094 ; 13.094 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 15.007 ; 15.007 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 14.369 ; 14.369 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 15.271 ; 15.271 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 14.765 ; 14.765 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 17.202 ; 17.202 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 14.412 ; 14.412 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 13.377 ; 13.377 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 15.055 ; 15.055 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 15.012 ; 15.012 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 15.392 ; 15.392 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 14.128 ; 14.128 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 13.911 ; 13.911 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 13.855 ; 13.855 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 15.379 ; 15.379 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 16.191 ; 16.191 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 9.789  ; 9.789  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 9.804  ; 9.804  ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 11.093 ; 11.093 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 10.846 ; 10.846 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 11.294 ; 11.294 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 11.004 ; 11.004 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 11.312 ; 11.312 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 10.981 ; 10.981 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 11.684 ; 11.684 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 10.715 ; 10.715 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 12.994 ; 12.994 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 11.376 ; 11.376 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 9.789  ; 9.789  ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 11.112 ; 11.112 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 10.260 ; 10.260 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 12.125 ; 12.125 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 12.574 ; 12.574 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 12.743 ; 12.743 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 12.697 ; 12.697 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 10.962 ; 10.962 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 10.033 ; 10.033 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 10.993 ; 10.993 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 10.054 ; 10.054 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 11.566 ; 11.566 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 11.899 ; 11.899 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 11.505 ; 11.505 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.175 ; 11.175 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 11.798 ; 11.798 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 10.921 ; 10.921 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 10.709 ; 10.709 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 10.919 ; 10.919 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 10.992 ; 10.992 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 11.698 ; 11.698 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 9.827  ; 9.827  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 12.744 ; 12.744 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 12.396 ; 12.396 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 11.452 ; 11.452 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 10.188 ; 10.188 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 11.940 ; 11.940 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 11.471 ; 11.471 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 11.619 ; 11.619 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.595 ; 11.595 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 12.458 ; 12.458 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 11.737 ; 11.737 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 12.130 ; 12.130 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.497 ; 12.497 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.460 ; 11.460 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 9.987  ; 9.987  ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 9.977  ; 9.977  ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 11.577 ; 11.577 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 9.973  ; 9.973  ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 11.341 ; 11.341 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 13.880 ; 13.880 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 9.856  ; 9.856  ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 10.318 ; 10.318 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 13.034 ; 13.034 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 9.827  ; 9.827  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 10.989 ; 10.989 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 12.203 ; 12.203 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 11.271 ; 11.271 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 12.843 ; 12.843 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 11.983 ; 11.983 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 10.890 ; 10.890 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 11.685 ; 11.685 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 10.788 ; 10.788 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 10.217 ; 10.217 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 11.208 ; 11.208 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 11.513 ; 11.513 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 11.227 ; 11.227 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 11.341 ; 11.341 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 12.096 ; 12.096 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 12.005 ; 12.005 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 12.056 ; 12.056 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 13.194 ; 13.194 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 12.974 ; 12.974 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 13.635 ; 13.635 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 11.734 ; 11.734 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 13.232 ; 13.232 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 12.015 ; 12.015 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 12.387 ; 12.387 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 12.887 ; 12.887 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 13.241 ; 13.241 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 12.667 ; 12.667 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 12.687 ; 12.687 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 13.614 ; 13.614 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 13.265 ; 13.265 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 12.675 ; 12.675 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 12.665 ; 12.665 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 13.576 ; 13.576 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 14.358 ; 14.358 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 14.073 ; 14.073 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 12.297 ; 12.297 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 11.995 ; 11.995 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 12.237 ; 12.237 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 13.134 ; 13.134 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 11.875 ; 11.875 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 13.015 ; 13.015 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 13.946 ; 13.946 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 11.208 ; 11.208 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 12.927 ; 12.927 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 17.501 ; 17.501 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 11.374 ; 11.374 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 11.713 ; 11.713 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 11.374 ; 11.374 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 10.761 ; 10.761 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 13.513 ; 13.513 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 10.761 ; 10.761 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 13.502 ; 13.502 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 11.975 ; 11.975 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 16.228 ; 16.228 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 11.892 ; 11.892 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 11.892 ; 11.892 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 12.143 ; 12.143 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 10.598 ; 10.598 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 12.030 ; 12.030 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 13.225 ; 13.225 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 10.598 ; 10.598 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 14.320 ; 14.320 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 12.663 ; 12.663 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 12.633 ; 12.633 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 12.102 ; 12.102 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 12.974 ; 12.974 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 12.705 ; 12.705 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 10.836 ; 10.836 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 11.573 ; 11.573 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 12.974 ; 12.974 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 12.725 ; 12.725 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 12.613 ; 12.613 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 11.279 ; 11.279 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 14.297 ; 14.297 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 15.705 ; 15.705 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 15.705 ; 15.705 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 13.565 ; 13.565 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 15.241 ; 15.241 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 11.261 ; 11.261 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 12.302 ; 12.302 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 13.293 ; 13.293 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 14.999 ; 14.999 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 16.508 ; 16.508 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 15.094 ; 15.094 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 11.261 ; 11.261 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 14.286 ; 14.286 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 13.102 ; 13.102 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 12.721 ; 12.721 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 14.249 ; 14.249 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 13.762 ; 13.762 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 13.082 ; 13.082 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 12.302 ; 12.302 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 15.084 ; 15.084 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 13.529 ; 13.529 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 16.136 ; 16.136 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 12.548 ; 12.548 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 12.578 ; 12.578 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 16.136 ; 16.136 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 12.578 ; 12.578 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 12.697 ; 12.697 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 12.697 ; 12.697 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 12.302 ; 12.302 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 13.138 ; 13.138 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 13.128 ; 13.128 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 16.372 ; 16.372 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 14.791 ; 14.791 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 14.077 ; 14.077 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 12.431 ; 12.431 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 13.249 ; 13.249 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 12.302 ; 12.302 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 13.116 ; 13.116 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 15.810 ; 15.810 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 13.680 ; 13.680 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 14.883 ; 14.883 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 14.121 ; 14.121 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 13.367 ; 13.367 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 12.666 ; 12.666 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 13.258 ; 13.258 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 16.115 ; 16.115 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 15.310 ; 15.310 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 13.037 ; 13.037 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 14.667 ; 14.667 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 16.324 ; 16.324 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 14.700 ; 14.700 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 13.915 ; 13.915 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 14.288 ; 14.288 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 15.490 ; 15.490 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 16.625 ; 16.625 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 14.094 ; 14.094 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 14.560 ; 14.560 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 16.762 ; 16.762 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 15.387 ; 15.387 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 15.232 ; 15.232 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 15.299 ; 15.299 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 13.461 ; 13.461 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 16.228 ; 16.228 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 11.355 ; 11.355 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 11.355 ; 11.355 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 11.355 ; 11.355 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 12.085 ; 12.085 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 12.377 ; 12.377 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 13.666 ; 13.666 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 12.335 ; 12.335 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 12.148 ; 12.148 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 13.807 ; 13.807 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 12.162 ; 12.162 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 13.091 ; 13.091 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 12.849 ; 12.849 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 12.914 ; 12.914 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 11.610 ; 11.610 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 13.935 ; 13.935 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 11.422 ; 11.422 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 12.531 ; 12.531 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 12.193 ; 12.193 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 12.530 ; 12.530 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 13.259 ; 13.259 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 13.955 ; 13.955 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 12.896 ; 12.896 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 12.780 ; 12.780 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 13.664 ; 13.664 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 12.763 ; 12.763 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 13.990 ; 13.990 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 12.905 ; 12.905 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 13.589 ; 13.589 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 11.820 ; 11.820 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 13.598 ; 13.598 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 13.566 ; 13.566 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 12.935 ; 12.935 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 13.579 ; 13.579 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 11.259 ; 11.259 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 12.613 ; 12.613 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 11.259 ; 11.259 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 14.343 ; 14.343 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 10.836 ; 10.836 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 10.836 ; 10.836 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 10.877 ; 10.877 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 12.964 ; 12.964 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 12.020 ; 12.020 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 11.062 ; 11.062 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 16.034 ; 16.034 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 12.750 ; 12.750 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 12.883 ; 12.883 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 13.261 ; 13.261 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 11.423 ; 11.423 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 12.997 ; 12.997 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 13.033 ; 13.033 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 12.816 ; 12.816 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 15.241 ; 15.241 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 11.062 ; 11.062 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 15.147 ; 15.147 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 15.379 ; 15.379 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 14.614 ; 14.614 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 12.915 ; 12.915 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 13.797 ; 13.797 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 13.300 ; 13.300 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 14.075 ; 14.075 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 12.672 ; 12.672 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 12.391 ; 12.391 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 14.524 ; 14.524 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 13.096 ; 13.096 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 12.936 ; 12.936 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 13.992 ; 13.992 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 13.497 ; 13.497 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 13.505 ; 13.505 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 12.392 ; 12.392 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 14.361 ; 14.361 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 14.066 ; 14.066 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 15.614 ; 15.614 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 13.486 ; 13.486 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 13.563 ; 13.563 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 12.930 ; 12.930 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 11.055 ; 11.055 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 15.397 ; 15.397 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 13.047 ; 13.047 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 14.994 ; 14.994 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 12.515 ; 12.515 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 14.385 ; 14.385 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 12.772 ; 12.772 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 15.019 ; 15.019 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 15.863 ; 15.863 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 13.816 ; 13.816 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 13.478 ; 13.478 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 13.260 ; 13.260 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 15.032 ; 15.032 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 13.810 ; 13.810 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 15.840 ; 15.840 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 15.906 ; 15.906 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 14.485 ; 14.485 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 14.158 ; 14.158 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 14.912 ; 14.912 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 12.038 ; 12.038 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 14.632 ; 14.632 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 13.890 ; 13.890 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 11.994 ; 11.994 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 14.144 ; 14.144 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 13.873 ; 13.873 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 14.292 ; 14.292 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 11.611 ; 11.611 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 13.304 ; 13.304 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 12.135 ; 12.135 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 15.883 ; 15.883 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 13.332 ; 13.332 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 11.055 ; 11.055 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 11.871 ; 11.871 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 9.271  ; 9.271  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 12.228 ; 12.228 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 11.477 ; 11.477 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 11.449 ; 11.449 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 10.105 ; 10.105 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 12.177 ; 12.177 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 9.271  ; 9.271  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 11.845 ; 11.845 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 12.142 ; 12.142 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 11.568 ; 11.568 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 12.744 ; 12.744 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.381 ; 11.381 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 12.927 ; 12.927 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 11.116 ; 11.116 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 10.712 ; 10.712 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 12.061 ; 12.061 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 11.906 ; 11.906 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 10.587 ; 10.587 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 10.153 ; 10.153 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 9.851  ; 9.851  ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 9.781  ; 9.781  ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 11.199 ; 11.199 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 10.913 ; 10.913 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 10.152 ; 10.152 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 11.943 ; 11.943 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 12.154 ; 12.154 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 13.266 ; 13.266 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 12.187 ; 12.187 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 12.047 ; 12.047 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 10.923 ; 10.923 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 12.135 ; 12.135 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 12.339 ; 12.339 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 11.677 ; 11.677 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 14.619 ; 14.619 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 15.178 ; 15.178 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 10.558 ; 10.558 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 12.020 ; 12.020 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 13.225 ; 13.225 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 10.558 ; 10.558 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 14.270 ; 14.270 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 12.633 ; 12.633 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 12.630 ; 12.630 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 12.152 ; 12.152 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 12.964 ; 12.964 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 12.010 ; 12.010 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 10.524 ; 10.524 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 11.904 ; 11.904 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 11.686 ; 11.686 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 12.055 ; 12.055 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 11.729 ; 11.729 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 11.655 ; 11.655 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 10.536 ; 10.536 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 11.823 ; 11.823 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 12.378 ; 12.378 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 12.710 ; 12.710 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 11.136 ; 11.136 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 12.249 ; 12.249 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 12.144 ; 12.144 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 11.990 ; 11.990 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.375 ; 12.375 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 11.107 ; 11.107 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 12.278 ; 12.278 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 11.422 ; 11.422 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 14.632 ; 14.632 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 11.485 ; 11.485 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 11.277 ; 11.277 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 12.265 ; 12.265 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 10.643 ; 10.643 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 11.145 ; 11.145 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 11.887 ; 11.887 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 13.280 ; 13.280 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 10.524 ; 10.524 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 12.114 ; 12.114 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 13.524 ; 13.524 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 14.871 ; 14.871 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 13.095 ; 13.095 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.864 ; 11.864 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 10.735 ; 10.735 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 10.524 ; 10.524 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 11.934 ; 11.934 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 11.686 ; 11.686 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 11.995 ; 11.995 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 11.729 ; 11.729 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 11.661 ; 11.661 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 10.576 ; 10.576 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 11.863 ; 11.863 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 12.378 ; 12.378 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 12.670 ; 12.670 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 11.076 ; 11.076 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 12.239 ; 12.239 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 12.174 ; 12.174 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 12.000 ; 12.000 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 11.960 ; 11.960 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 11.097 ; 11.097 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.268 ; 12.268 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 11.086 ; 11.086 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 14.642 ; 14.642 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 11.506 ; 11.506 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 11.336 ; 11.336 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 12.244 ; 12.244 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 10.653 ; 10.653 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 11.145 ; 11.145 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 11.871 ; 11.871 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 13.240 ; 13.240 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 10.524 ; 10.524 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 12.124 ; 12.124 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 13.514 ; 13.514 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 14.841 ; 14.841 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 13.055 ; 13.055 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 11.854 ; 11.854 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 10.909 ; 10.909 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 10.299 ; 10.299 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 12.687 ; 12.687 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 11.826 ; 11.826 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 11.629 ; 11.629 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 11.556 ; 11.556 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 12.365 ; 12.365 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 12.013 ; 12.013 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 11.202 ; 11.202 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 11.611 ; 11.611 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 10.656 ; 10.656 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 13.001 ; 13.001 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 12.768 ; 12.768 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 14.749 ; 14.749 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 10.442 ; 10.442 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 11.307 ; 11.307 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 13.561 ; 13.561 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 10.908 ; 10.908 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 13.201 ; 13.201 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 11.449 ; 11.449 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 12.417 ; 12.417 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 11.041 ; 11.041 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 11.380 ; 11.380 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 11.166 ; 11.166 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 11.936 ; 11.936 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 12.259 ; 12.259 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 10.841 ; 10.841 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 10.299 ; 10.299 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 11.223 ; 11.223 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 12.783 ; 12.783 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 13.654 ; 13.654 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 11.223 ; 11.223 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 12.110 ; 12.110 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 13.026 ; 13.026 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 10.944 ; 10.944 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 12.412 ; 12.412 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 11.103 ; 11.103 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 10.944 ; 10.944 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.573 ; 11.573 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 9.807  ; 9.807  ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 9.807  ; 9.807  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 10.928 ; 10.928 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.664 ; 10.664 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 11.288 ; 11.288 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 17.126 ; 17.126 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 75.052 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.203 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 37.873 ; 0.000                 ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 75.052 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.061      ; 5.008      ;
; 75.064 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 5.000      ;
; 75.083 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.983      ;
; 75.093 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; 0.012      ; 4.949      ;
; 75.114 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.012      ; 4.928      ;
; 75.170 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.012      ; 4.872      ;
; 75.176 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.059      ; 4.882      ;
; 75.178 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.882      ;
; 75.188 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.063      ; 4.874      ;
; 75.190 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.874      ;
; 75.192 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; 0.000      ; 4.838      ;
; 75.197 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.059      ; 4.861      ;
; 75.207 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.857      ;
; 75.208 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.012      ; 4.834      ;
; 75.209 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.063      ; 4.853      ;
; 75.209 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.857      ;
; 75.210 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.069      ; 4.858      ;
; 75.228 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.059      ; 4.830      ;
; 75.228 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.836      ;
; 75.232 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; 0.012      ; 4.810      ;
; 75.240 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.063      ; 4.822      ;
; 75.259 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.805      ;
; 75.270 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.770      ;
; 75.296 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.764      ;
; 75.308 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.756      ;
; 75.312 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.059      ; 4.746      ;
; 75.324 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.063      ; 4.738      ;
; 75.327 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.739      ;
; 75.334 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.706      ;
; 75.334 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.732      ;
; 75.336 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; 0.012      ; 4.706      ;
; 75.336 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.069      ; 4.732      ;
; 75.343 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.721      ;
; 75.355 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.685      ;
; 75.355 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.685      ;
; 75.355 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.711      ;
; 75.357 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.012      ; 4.685      ;
; 75.376 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.664      ;
; 75.379 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.681      ;
; 75.386 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.654      ;
; 75.386 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.680      ;
; 75.391 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.673      ;
; 75.392 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.059      ; 4.666      ;
; 75.394 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.008      ; 4.644      ;
; 75.396 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.644      ;
; 75.404 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.063      ; 4.658      ;
; 75.407 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.633      ;
; 75.410 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.656      ;
; 75.411 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.629      ;
; 75.413 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.012      ; 4.629      ;
; 75.415 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.008      ; 4.623      ;
; 75.423 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.641      ;
; 75.427 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clock        ; Clock       ; 80.000       ; 0.003      ; 4.606      ;
; 75.432 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.608      ;
; 75.433 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; -0.002     ; 4.595      ;
; 75.435 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; 0.000      ; 4.595      ;
; 75.441 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.619      ;
; 75.446 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.008      ; 4.592      ;
; 75.449 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.591      ;
; 75.451 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.012      ; 4.591      ;
; 75.453 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.611      ;
; 75.454 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; 0.012      ; 4.588      ;
; 75.454 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.069      ; 4.614      ;
; 75.454 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; -0.002     ; 4.574      ;
; 75.455 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.605      ;
; 75.457 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.609      ;
; 75.463 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.577      ;
; 75.464 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.059      ; 4.594      ;
; 75.467 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.597      ;
; 75.468 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.596      ;
; 75.468 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.592      ;
; 75.470 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; Clock        ; Clock       ; 80.000       ; 0.003      ; 4.563      ;
; 75.470 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.596      ;
; 75.470 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.570      ;
; 75.472 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.594      ;
; 75.473 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.567      ;
; 75.475 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.012      ; 4.567      ;
; 75.475 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; 0.012      ; 4.567      ;
; 75.476 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.063      ; 4.586      ;
; 75.480 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.584      ;
; 75.483 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19]                                                               ; Clock        ; Clock       ; 80.000       ; -0.013     ; 4.534      ;
; 75.485 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; -0.002     ; 4.543      ;
; 75.486 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.580      ;
; 75.493 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; Clock        ; Clock       ; 80.000       ; -0.003     ; 4.534      ;
; 75.494 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]                                                               ; Clock        ; Clock       ; 80.000       ; 0.003      ; 4.539      ;
; 75.494 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.546      ;
; 75.495 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.569      ;
; 75.499 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.567      ;
; 75.500 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.059      ; 4.558      ;
; 75.501 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.559      ;
; 75.501 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.539      ;
; 75.507 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.553      ;
; 75.510 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.550      ;
; 75.512 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.063      ; 4.550      ;
; 75.513 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.551      ;
; 75.514 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.526      ;
; 75.519 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.545      ;
; 75.520 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.059      ; 4.538      ;
; 75.522 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.542      ;
; 75.525 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.515      ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.281 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.055      ; 0.471      ;
; 0.308 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.310 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.312 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.313 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.315 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.463      ;
; 0.315 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.463      ;
; 0.316 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.464      ;
; 0.317 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM                                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.465      ;
; 0.317 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.465      ;
; 0.319 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.467      ;
; 0.324 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[9]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.472      ;
; 0.340 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[6]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.343 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]           ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.491      ;
; 0.346 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]           ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.494      ;
; 0.366 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_datain_reg1   ; Clock        ; Clock       ; 0.000        ; 0.059      ; 0.560      ;
; 0.381 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.387 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.535      ;
; 0.388 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg4  ; Clock        ; Clock       ; 0.000        ; 0.060      ; 0.583      ;
; 0.389 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.537      ;
; 0.390 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.538      ;
; 0.391 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.539      ;
; 0.391 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.539      ;
; 0.393 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[25]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.541      ;
; 0.395 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.543      ;
; 0.397 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[5]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[5]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.545      ;
; 0.398 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.546      ;
; 0.402 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.550      ;
; 0.402 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[11]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[11]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.550      ;
; 0.405 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[4]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.553      ;
; 0.406 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[5]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg5 ; Clock        ; Clock       ; 0.000        ; 0.060      ; 0.601      ;
; 0.407 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_address_reg6  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 0.597      ;
; 0.407 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.555      ;
; 0.408 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.556      ;
; 0.410 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.558      ;
; 0.410 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.558      ;
; 0.411 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                   ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[12]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.560      ;
; 0.416 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                   ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[11]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.565      ;
; 0.417 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[9]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.566      ;
; 0.419 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                   ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[13]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.568      ;
; 0.419 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_address_reg0  ; Clock        ; Clock       ; 0.000        ; 0.053      ; 0.607      ;
; 0.420 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                   ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[15]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.569      ;
; 0.420 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                   ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[16]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.569      ;
; 0.423 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                   ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[10]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.572      ;
; 0.427 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[8]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.576      ;
; 0.428 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                   ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[14]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.577      ;
; 0.428 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]    ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.576      ;
; 0.431 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]       ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.579      ;
; 0.432 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[7]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.581      ;
; 0.441 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg0  ; Clock        ; Clock       ; 0.000        ; 0.051      ; 0.627      ;
; 0.446 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]                                                                ; Clock        ; Clock       ; 0.000        ; -0.006     ; 0.588      ;
; 0.455 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[9]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.603      ;
; 0.463 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg8  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.662      ;
; 0.463 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[24]                                                                ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.608      ;
; 0.464 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[21]    ; ID_Registers:ID_Registers|Register_File[9][21]                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.612      ;
; 0.466 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[11]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0]                                                            ; Clock        ; Clock       ; 0.000        ; 0.007      ; 0.621      ;
; 0.469 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_datain_reg2   ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.660      ;
; 0.470 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~porta_datain_reg4  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.669      ;
; 0.472 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                    ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[7]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.620      ;
; 0.483 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg1 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.675      ;
; 0.483 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_datain_reg8   ; Clock        ; Clock       ; 0.000        ; 0.070      ; 0.688      ;
; 0.484 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.632      ;
; 0.484 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_datain_reg3   ; Clock        ; Clock       ; 0.000        ; 0.067      ; 0.686      ;
; 0.486 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                                ; Clock        ; Clock       ; 0.000        ; 0.006      ; 0.640      ;
; 0.486 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[3]    ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[3]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.634      ;
; 0.487 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[23]   ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[23]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.635      ;
; 0.488 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.636      ;
; 0.490 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[18]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[18]                                                                ; Clock        ; Clock       ; 0.000        ; 0.028      ; 0.666      ;
; 0.490 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.638      ;
; 0.490 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.638      ;
; 0.491 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_datain_reg4   ; Clock        ; Clock       ; 0.000        ; 0.070      ; 0.696      ;
; 0.491 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]    ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[9]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.639      ;
; 0.491 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[23]   ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.639      ;
; 0.491 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~porta_datain_reg3  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.690      ;
; 0.492 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.640      ;
; 0.493 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.641      ;
; 0.495 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]   ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.643      ;
; 0.495 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.643      ;
; 0.496 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg8   ; Clock        ; Clock       ; 0.000        ; 0.060      ; 0.691      ;
; 0.496 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]   ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.644      ;
; 0.496 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[8]    ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[8]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.644      ;
; 0.497 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[25]   ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[25]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.645      ;
; 0.498 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg4   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.698      ;
; 0.500 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[8]    ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.500 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[12]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[12]                                                                ; Clock        ; Clock       ; 0.000        ; -0.008     ; 0.640      ;
; 0.501 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]                                                               ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.647      ;
; 0.501 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[18]   ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[18]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.649      ;
; 0.501 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[20]   ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[20]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.649      ;
; 0.501 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[25]   ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.649      ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg4 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg4 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg5 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg5 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg6 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg6 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg7 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg7 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg8 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_address_reg8 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg4  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 6.960  ; 6.960  ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 5.453  ; 5.453  ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 6.960  ; 6.960  ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 6.576  ; 6.576  ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 5.417  ; 5.417  ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.417  ; 5.417  ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.168  ; 5.168  ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 5.373  ; 5.373  ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 6.889  ; 6.889  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 6.421  ; 6.421  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 6.312  ; 6.312  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 6.609  ; 6.609  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 6.414  ; 6.414  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 6.262  ; 6.262  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 6.216  ; 6.216  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 6.458  ; 6.458  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 6.306  ; 6.306  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 6.572  ; 6.572  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 6.715  ; 6.715  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 6.128  ; 6.128  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 6.310  ; 6.310  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 6.434  ; 6.434  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 6.623  ; 6.623  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 6.347  ; 6.347  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 6.578  ; 6.578  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 6.746  ; 6.746  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 6.750  ; 6.750  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 6.352  ; 6.352  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 6.583  ; 6.583  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 6.697  ; 6.697  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 6.336  ; 6.336  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 6.846  ; 6.846  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 6.195  ; 6.195  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 6.329  ; 6.329  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 6.214  ; 6.214  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 6.368  ; 6.368  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 6.508  ; 6.508  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 6.582  ; 6.582  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 6.711  ; 6.711  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 6.889  ; 6.889  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 6.330  ; 6.330  ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 9.655  ; 9.655  ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 9.023  ; 9.023  ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 8.004  ; 8.004  ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 8.000  ; 8.000  ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 8.155  ; 8.155  ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 7.672  ; 7.672  ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 8.073  ; 8.073  ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 7.795  ; 7.795  ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 8.249  ; 8.249  ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 7.944  ; 7.944  ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 8.912  ; 8.912  ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 8.731  ; 8.731  ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 8.798  ; 8.798  ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 8.610  ; 8.610  ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 9.398  ; 9.398  ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 8.451  ; 8.451  ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 8.657  ; 8.657  ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 8.652  ; 8.652  ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 8.882  ; 8.882  ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 9.048  ; 9.048  ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 9.655  ; 9.655  ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 8.867  ; 8.867  ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 9.364  ; 9.364  ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 8.932  ; 8.932  ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 8.588  ; 8.588  ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 9.041  ; 9.041  ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 9.283  ; 9.283  ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 9.354  ; 9.354  ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 9.047  ; 9.047  ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 9.321  ; 9.321  ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 8.835  ; 8.835  ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 9.329  ; 9.329  ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 9.565  ; 9.565  ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 5.282  ; 5.282  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.164  ; 4.164  ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.664  ; 4.664  ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.626  ; 4.626  ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.597  ; 4.597  ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.608  ; 4.608  ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.531  ; 4.531  ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.520  ; 4.520  ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.880  ; 4.880  ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.534  ; 4.534  ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 5.208  ; 5.208  ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.727  ; 4.727  ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.151  ; 4.151  ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.618  ; 4.618  ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 4.491  ; 4.491  ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 5.160  ; 5.160  ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.954  ; 4.954  ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 5.176  ; 5.176  ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 5.282  ; 5.282  ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.678  ; 4.678  ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.269  ; 4.269  ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.545  ; 4.545  ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.272  ; 4.272  ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.861  ; 4.861  ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.902  ; 4.902  ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.791  ; 4.791  ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.745  ; 4.745  ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.859  ; 4.859  ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.658  ; 4.658  ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.541  ; 4.541  ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.646  ; 4.646  ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.608  ; 4.608  ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.708  ; 4.708  ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 5.412  ; 5.412  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 5.194  ; 5.194  ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.865  ; 4.865  ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.850  ; 4.850  ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.353  ; 4.353  ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.939  ; 4.939  ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.827  ; 4.827  ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.966  ; 4.966  ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.909  ; 4.909  ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 5.029  ; 5.029  ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.850  ; 4.850  ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.793  ; 4.793  ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.909  ; 4.909  ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.838  ; 4.838  ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.395  ; 4.395  ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.394  ; 4.394  ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.640  ; 4.640  ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.337  ; 4.337  ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.744  ; 4.744  ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 5.412  ; 5.412  ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.291  ; 4.291  ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.481  ; 4.481  ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 5.243  ; 5.243  ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.271  ; 4.271  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 4.681  ; 4.681  ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.984  ; 4.984  ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.696  ; 4.696  ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 5.305  ; 5.305  ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.897  ; 4.897  ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 4.614  ; 4.614  ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.662  ; 4.662  ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.631  ; 4.631  ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.472  ; 4.472  ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 6.927  ; 6.927  ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 4.913  ; 4.913  ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 4.868  ; 4.868  ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 5.071  ; 5.071  ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 5.388  ; 5.388  ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 5.424  ; 5.424  ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 5.447  ; 5.447  ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 5.754  ; 5.754  ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 5.909  ; 5.909  ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 6.028  ; 6.028  ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 5.599  ; 5.599  ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 5.995  ; 5.995  ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 5.668  ; 5.668  ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 5.892  ; 5.892  ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 5.926  ; 5.926  ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 6.072  ; 6.072  ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 6.056  ; 6.056  ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 6.167  ; 6.167  ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 6.382  ; 6.382  ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 6.359  ; 6.359  ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 6.101  ; 6.101  ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 6.309  ; 6.309  ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 6.604  ; 6.604  ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 6.926  ; 6.926  ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 6.713  ; 6.713  ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 6.409  ; 6.409  ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 6.324  ; 6.324  ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 6.409  ; 6.409  ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 6.705  ; 6.705  ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 6.306  ; 6.306  ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 6.578  ; 6.578  ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 6.927  ; 6.927  ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 6.527  ; 6.527  ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 5.473  ; 5.473  ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 8.815  ; 8.815  ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 5.958  ; 5.958  ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 5.958  ; 5.958  ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 5.231  ; 5.231  ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 6.116  ; 6.116  ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 6.116  ; 6.116  ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 5.217  ; 5.217  ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 6.087  ; 6.087  ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 5.803  ; 5.803  ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 7.421  ; 7.421  ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 5.854  ; 5.854  ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 5.604  ; 5.604  ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 5.854  ; 5.854  ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 6.211  ; 6.211  ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.016  ; 5.016  ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 5.388  ; 5.388  ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.638  ; 4.638  ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 5.590  ; 5.590  ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.210  ; 5.210  ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.321  ; 5.321  ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.106  ; 5.106  ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.246  ; 5.246  ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.165  ; 5.165  ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.616  ; 4.616  ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 4.833  ; 4.833  ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.246  ; 5.246  ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.185  ; 5.185  ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 5.160  ; 5.160  ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 4.714  ; 4.714  ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 5.567  ; 5.567  ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 6.211  ; 6.211  ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 6.211  ; 6.211  ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 5.354  ; 5.354  ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 6.029  ; 6.029  ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 9.853  ; 9.853  ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 8.461  ; 8.461  ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 9.006  ; 9.006  ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 9.061  ; 9.061  ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 9.853  ; 9.853  ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 9.117  ; 9.117  ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 8.246  ; 8.246  ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 9.161  ; 9.161  ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 8.755  ; 8.755  ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 8.593  ; 8.593  ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 8.874  ; 8.874  ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 8.689  ; 8.689  ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 8.735  ; 8.735  ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 8.461  ; 8.461  ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 9.107  ; 9.107  ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 8.550  ; 8.550  ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 9.774  ; 9.774  ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 8.614  ; 8.614  ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 8.644  ; 8.644  ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 9.774  ; 9.774  ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 8.645  ; 8.645  ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 6.265  ; 6.265  ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 6.265  ; 6.265  ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 9.810  ; 9.810  ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 9.413  ; 9.413  ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 9.403  ; 9.403  ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 9.220  ; 9.220  ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 8.995  ; 8.995  ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 8.655  ; 8.655  ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 8.488  ; 8.488  ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 8.761  ; 8.761  ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 8.628  ; 8.628  ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 8.802  ; 8.802  ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 9.810  ; 9.810  ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 8.782  ; 8.782  ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 9.171  ; 9.171  ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 8.901  ; 8.901  ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 8.791  ; 8.791  ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 8.729  ; 8.729  ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 8.795  ; 8.795  ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 9.339  ; 9.339  ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 9.224  ; 9.224  ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 8.409  ; 8.409  ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 8.893  ; 8.893  ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 9.325  ; 9.325  ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 8.935  ; 8.935  ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 8.655  ; 8.655  ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 8.711  ; 8.711  ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 9.080  ; 9.080  ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 9.492  ; 9.492  ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 8.839  ; 8.839  ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 8.856  ; 8.856  ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 9.484  ; 9.484  ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 9.088  ; 9.088  ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 9.160  ; 9.160  ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 9.016  ; 9.016  ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 8.492  ; 8.492  ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 7.421  ; 7.421  ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 6.810  ; 6.810  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 4.803  ; 4.803  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 4.803  ; 4.803  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 4.942  ; 4.942  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 5.121  ; 5.121  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 5.716  ; 5.716  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 5.593  ; 5.593  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 5.776  ; 5.776  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 6.088  ; 6.088  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 5.761  ; 5.761  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 6.188  ; 6.188  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 6.019  ; 6.019  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 6.061  ; 6.061  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 5.739  ; 5.739  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 6.379  ; 6.379  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.790  ; 5.790  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 6.265  ; 6.265  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 6.122  ; 6.122  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 6.116  ; 6.116  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 6.176  ; 6.176  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 6.589  ; 6.589  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 6.403  ; 6.403  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 6.245  ; 6.245  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 6.457  ; 6.457  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 6.277  ; 6.277  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 6.593  ; 6.593  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 6.642  ; 6.642  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 6.798  ; 6.798  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 6.283  ; 6.283  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 6.810  ; 6.810  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 6.630  ; 6.630  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 6.492  ; 6.492  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 6.780  ; 6.780  ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 5.613  ; 5.613  ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 5.164  ; 5.164  ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 4.694  ; 4.694  ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 5.613  ; 5.613  ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 5.236  ; 5.236  ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.616  ; 4.616  ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 4.645  ; 4.645  ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.236  ; 5.236  ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.006  ; 5.006  ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 7.236  ; 7.236  ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 7.236  ; 7.236  ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 6.466  ; 6.466  ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 6.318  ; 6.318  ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 6.752  ; 6.752  ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 6.137  ; 6.137  ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 6.321  ; 6.321  ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 6.287  ; 6.287  ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 6.489  ; 6.489  ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 7.049  ; 7.049  ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 5.996  ; 5.996  ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 7.116  ; 7.116  ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 7.130  ; 7.130  ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 6.892  ; 6.892  ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 6.708  ; 6.708  ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 6.937  ; 6.937  ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 6.563  ; 6.563  ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 6.619  ; 6.619  ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 6.235  ; 6.235  ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 6.407  ; 6.407  ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 6.816  ; 6.816  ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 6.897  ; 6.897  ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 6.571  ; 6.571  ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 7.093  ; 7.093  ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 7.152  ; 7.152  ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 6.253  ; 6.253  ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 6.663  ; 6.663  ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 6.852  ; 6.852  ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 6.740  ; 6.740  ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 7.052  ; 7.052  ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 6.850  ; 6.850  ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 6.664  ; 6.664  ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 6.491  ; 6.491  ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 7.981  ; 7.981  ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 7.248  ; 7.248  ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 7.224  ; 7.224  ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 7.292  ; 7.292  ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 6.652  ; 6.652  ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 7.345  ; 7.345  ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 6.466  ; 6.466  ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 7.369  ; 7.369  ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 7.981  ; 7.981  ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 7.011  ; 7.011  ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 6.877  ; 6.877  ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 6.859  ; 6.859  ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 7.262  ; 7.262  ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 6.997  ; 6.997  ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 7.508  ; 7.508  ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 7.680  ; 7.680  ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 6.897  ; 6.897  ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 7.153  ; 7.153  ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 7.240  ; 7.240  ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 6.460  ; 6.460  ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 7.354  ; 7.354  ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 7.405  ; 7.405  ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 6.640  ; 6.640  ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 7.249  ; 7.249  ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 6.972  ; 6.972  ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 7.024  ; 7.024  ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 6.499  ; 6.499  ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 6.828  ; 6.828  ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 6.465  ; 6.465  ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 7.303  ; 7.303  ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 7.028  ; 7.028  ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 6.167  ; 6.167  ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 6.492  ; 6.492  ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 5.379  ; 5.379  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.855  ; 4.855  ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.704  ; 4.704  ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.750  ; 4.750  ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.380  ; 4.380  ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 4.899  ; 4.899  ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.048  ; 4.048  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.763  ; 4.763  ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.892  ; 4.892  ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.849  ; 4.849  ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 5.167  ; 5.167  ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.810  ; 4.810  ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 5.379  ; 5.379  ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.686  ; 4.686  ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.515  ; 4.515  ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.781  ; 4.781  ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 4.736  ; 4.736  ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.743  ; 4.743  ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.325  ; 4.325  ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.377  ; 4.377  ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.340  ; 4.340  ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.799  ; 4.799  ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.701  ; 4.701  ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.462  ; 4.462  ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.675  ; 4.675  ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 5.068  ; 5.068  ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 5.278  ; 5.278  ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.984  ; 4.984  ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.749  ; 4.749  ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.579  ; 4.579  ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.939  ; 4.939  ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 5.091  ; 5.091  ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.982  ; 4.982  ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 6.728  ; 6.728  ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 7.592  ; 7.592  ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 5.540  ; 5.540  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.006  ; 5.006  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 5.388  ; 5.388  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.598  ; 4.598  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 5.540  ; 5.540  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 5.180  ; 5.180  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.318  ; 5.318  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 5.156  ; 5.156  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.236  ; 5.236  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 4.996  ; 4.996  ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 5.801  ; 5.801  ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 4.924  ; 4.924  ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.856  ; 4.856  ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 5.035  ; 5.035  ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 4.907  ; 4.907  ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 4.879  ; 4.879  ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 4.533  ; 4.533  ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 4.808  ; 4.808  ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.141  ; 5.141  ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 5.113  ; 5.113  ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 4.805  ; 4.805  ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 4.951  ; 4.951  ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.958  ; 4.958  ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.155  ; 5.155  ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.047  ; 5.047  ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 4.669  ; 4.669  ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 4.931  ; 4.931  ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 4.855  ; 4.855  ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 5.801  ; 5.801  ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.898  ; 4.898  ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 4.912  ; 4.912  ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 5.188  ; 5.188  ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 4.634  ; 4.634  ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 4.705  ; 4.705  ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.968  ; 4.968  ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.348  ; 5.348  ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.540  ; 4.540  ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 5.055  ; 5.055  ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 5.611  ; 5.611  ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.781  ; 5.781  ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 5.370  ; 5.370  ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.960  ; 4.960  ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 4.535  ; 4.535  ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 5.811  ; 5.811  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 4.954  ; 4.954  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.856  ; 4.856  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 4.975  ; 4.975  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 4.907  ; 4.907  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 4.884  ; 4.884  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 4.573  ; 4.573  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 4.848  ; 4.848  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.141  ; 5.141  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.073  ; 5.073  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 4.745  ; 4.745  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 4.941  ; 4.941  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.988  ; 4.988  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.165  ; 5.165  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.881  ; 4.881  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 4.659  ; 4.659  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 4.921  ; 4.921  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 4.790  ; 4.790  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 5.811  ; 5.811  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.919  ; 4.919  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 4.950  ; 4.950  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.164  ; 5.164  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 4.644  ; 4.644  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 4.705  ; 4.705  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.949  ; 4.949  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.308  ; 5.308  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.540  ; 4.540  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 5.065  ; 5.065  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 5.601  ; 5.601  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.751  ; 5.751  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 5.330  ; 5.330  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.950  ; 4.950  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 4.650  ; 4.650  ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 5.894  ; 5.894  ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 5.208  ; 5.208  ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 5.163  ; 5.163  ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 5.009  ; 5.009  ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 5.153  ; 5.153  ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 5.507  ; 5.507  ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 5.229  ; 5.229  ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 4.877  ; 4.877  ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.045  ; 5.045  ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 4.971  ; 4.971  ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.537  ; 5.537  ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 5.609  ; 5.609  ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 5.894  ; 5.894  ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 4.934  ; 4.934  ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 4.855  ; 4.855  ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 5.647  ; 5.647  ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 4.895  ; 4.895  ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.587  ; 5.587  ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 5.026  ; 5.026  ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.439  ; 5.439  ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.200  ; 5.200  ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 5.187  ; 5.187  ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 5.219  ; 5.219  ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 5.445  ; 5.445  ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 5.635  ; 5.635  ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.056  ; 5.056  ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 5.037  ; 5.037  ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 5.113  ; 5.113  ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 5.604  ; 5.604  ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 5.635  ; 5.635  ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 5.264  ; 5.264  ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.381  ; 5.381  ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.866  ; 5.866  ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 5.310  ; 5.310  ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.228  ; 5.228  ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 5.310  ; 5.310  ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.723  ; 4.723  ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.943  ; 4.943  ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.767  ; 4.767  ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.307  ; 4.307  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.725  ; 4.725  ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.619  ; 4.619  ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.767  ; 4.767  ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 11.031 ; 11.031 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 5.233 ; 5.233 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 5.233 ; 5.233 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 5.968 ; 5.968 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 4.964 ; 4.964 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 4.610 ; 4.610 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 4.770 ; 4.770 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 4.710 ; 4.710 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 4.610 ; 4.610 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.631 ; 4.631 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 4.977 ; 4.977 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 4.862 ; 4.862 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 4.927 ; 4.927 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 4.948 ; 4.948 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 4.768 ; 4.768 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 5.421 ; 5.421 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 4.999 ; 4.999 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 4.954 ; 4.954 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 5.251 ; 5.251 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 4.972 ; 4.972 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 4.754 ; 4.754 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 4.725 ; 4.725 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 5.245 ; 5.245 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 5.091 ; 5.091 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 5.368 ; 5.368 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.082 ; 5.082 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 5.464 ; 5.464 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 4.833 ; 4.833 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 5.038 ; 5.038 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 5.030 ; 5.030 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 4.977 ; 4.977 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 5.262 ; 5.262 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 4.631 ; 4.631 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 5.012 ; 5.012 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 5.162 ; 5.162 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 4.918 ; 4.918 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 5.464 ; 5.464 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 5.426 ; 5.426 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 5.179 ; 5.179 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.072 ; 5.072 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 4.645 ; 4.645 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.203 ; 5.203 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.431 ; 5.431 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 5.337 ; 5.337 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 5.583 ; 5.583 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 4.753 ; 4.753 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 5.201 ; 5.201 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.212 ; 5.212 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.479 ; 5.479 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 4.645 ; 4.645 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 5.483 ; 5.483 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 5.789 ; 5.789 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 5.817 ; 5.817 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 5.590 ; 5.590 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 6.503 ; 6.503 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.369 ; 5.369 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 5.286 ; 5.286 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 5.408 ; 5.408 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.849 ; 5.849 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.627 ; 5.627 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.746 ; 5.746 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 5.739 ; 5.739 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 6.387 ; 6.387 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.634 ; 5.634 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 5.312 ; 5.312 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 5.812 ; 5.812 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 5.728 ; 5.728 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 5.998 ; 5.998 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 5.600 ; 5.600 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 5.530 ; 5.530 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 5.431 ; 5.431 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.792 ; 5.792 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 6.092 ; 6.092 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.151 ; 4.151 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.164 ; 4.164 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.664 ; 4.664 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.626 ; 4.626 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.597 ; 4.597 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.608 ; 4.608 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.531 ; 4.531 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.520 ; 4.520 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.880 ; 4.880 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.534 ; 4.534 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 5.208 ; 5.208 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.727 ; 4.727 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.151 ; 4.151 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.618 ; 4.618 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 5.160 ; 5.160 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.954 ; 4.954 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 5.176 ; 5.176 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 5.282 ; 5.282 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.678 ; 4.678 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.269 ; 4.269 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.545 ; 4.545 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.272 ; 4.272 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.861 ; 4.861 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.902 ; 4.902 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.791 ; 4.791 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.658 ; 4.658 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.541 ; 4.541 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.646 ; 4.646 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.608 ; 4.608 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.708 ; 4.708 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 4.271 ; 4.271 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 5.194 ; 5.194 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.865 ; 4.865 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.353 ; 4.353 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.939 ; 4.939 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.827 ; 4.827 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.966 ; 4.966 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.909 ; 4.909 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 5.029 ; 5.029 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.793 ; 4.793 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.909 ; 4.909 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.838 ; 4.838 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.395 ; 4.395 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.394 ; 4.394 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.640 ; 4.640 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.337 ; 4.337 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 5.412 ; 5.412 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.291 ; 4.291 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.481 ; 4.481 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 5.243 ; 5.243 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.271 ; 4.271 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 4.681 ; 4.681 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.696 ; 4.696 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 5.305 ; 5.305 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.897 ; 4.897 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 4.614 ; 4.614 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.662 ; 4.662 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.631 ; 4.631 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.472 ; 4.472 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.695 ; 4.695 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 4.913 ; 4.913 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 4.868 ; 4.868 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 4.695 ; 4.695 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 4.876 ; 4.876 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 4.876 ; 4.876 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 4.860 ; 4.860 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 5.137 ; 5.137 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 5.284 ; 5.284 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 5.368 ; 5.368 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 4.820 ; 4.820 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 5.179 ; 5.179 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 4.823 ; 4.823 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 5.012 ; 5.012 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 5.137 ; 5.137 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 5.198 ; 5.198 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 5.280 ; 5.280 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 5.228 ; 5.228 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 4.936 ; 4.936 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 5.108 ; 5.108 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 5.366 ; 5.366 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 5.664 ; 5.664 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 5.413 ; 5.413 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 4.889 ; 4.889 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 4.943 ; 4.943 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 5.205 ; 5.205 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 4.776 ; 4.776 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 5.019 ; 5.019 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 5.332 ; 5.332 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.776 ; 4.776 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 5.253 ; 5.253 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 6.570 ; 6.570 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.727 ; 4.727 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 4.882 ; 4.882 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 4.727 ; 4.727 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 4.625 ; 4.625 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.394 ; 5.394 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 4.625 ; 4.625 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 5.392 ; 5.392 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 4.933 ; 4.933 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 6.358 ; 6.358 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 4.886 ; 4.886 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 4.886 ; 4.886 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 5.090 ; 5.090 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.616 ; 4.616 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.016 ; 5.016 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 5.388 ; 5.388 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.638 ; 4.638 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 5.590 ; 5.590 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.210 ; 5.210 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.321 ; 5.321 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.246 ; 5.246 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.165 ; 5.165 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.616 ; 4.616 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 4.833 ; 4.833 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.246 ; 5.246 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 5.160 ; 5.160 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 4.714 ; 4.714 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 5.567 ; 5.567 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 6.211 ; 6.211 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 6.211 ; 6.211 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 5.354 ; 5.354 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 6.029 ; 6.029 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 4.809 ; 4.809 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 5.100 ; 5.100 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 5.407 ; 5.407 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 5.819 ; 5.819 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 6.440 ; 6.440 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 5.811 ; 5.811 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 4.809 ; 4.809 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 5.740 ; 5.740 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 5.346 ; 5.346 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 5.657 ; 5.657 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 5.474 ; 5.474 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 5.326 ; 5.326 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 5.100 ; 5.100 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 5.801 ; 5.801 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 5.370 ; 5.370 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 6.361 ; 6.361 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 5.253 ; 5.253 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 5.283 ; 5.283 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 6.361 ; 6.361 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 5.284 ; 5.284 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 5.184 ; 5.184 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 5.184 ; 5.184 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 5.020 ; 5.020 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 5.485 ; 5.485 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 5.475 ; 5.475 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 6.144 ; 6.144 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.919 ; 5.919 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 5.579 ; 5.579 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 5.020 ; 5.020 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 5.296 ; 5.296 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 5.086 ; 5.086 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 5.245 ; 5.245 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 6.252 ; 6.252 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.466 ; 5.466 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 5.717 ; 5.717 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 5.509 ; 5.509 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.300 ; 5.300 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 5.176 ; 5.176 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 5.310 ; 5.310 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 5.973 ; 5.973 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 6.065 ; 6.065 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.333 ; 5.333 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.817 ; 5.817 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 6.160 ; 6.160 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 5.859 ; 5.859 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 5.579 ; 5.579 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 5.635 ; 5.635 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 6.004 ; 6.004 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 6.328 ; 6.328 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 5.626 ; 5.626 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 5.686 ; 5.686 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 6.408 ; 6.408 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 6.012 ; 6.012 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 6.084 ; 6.084 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.940 ; 5.940 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 5.416 ; 5.416 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 6.358 ; 6.358 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 4.803 ; 4.803 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 4.803 ; 4.803 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 4.942 ; 4.942 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 5.006 ; 5.006 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 5.394 ; 5.394 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 4.989 ; 4.989 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 5.340 ; 5.340 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.974 ; 4.974 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 5.300 ; 5.300 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.104 ; 5.104 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 5.357 ; 5.357 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.176 ; 5.176 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 4.999 ; 4.999 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.007 ; 5.007 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.145 ; 5.145 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 5.558 ; 5.558 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 5.198 ; 5.198 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 5.121 ; 5.121 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 5.346 ; 5.346 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 5.170 ; 5.170 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 5.456 ; 5.456 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 5.206 ; 5.206 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 5.447 ; 5.447 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 4.783 ; 4.783 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 5.318 ; 5.318 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 5.091 ; 5.091 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.327 ; 5.327 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 4.694 ; 4.694 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 5.164 ; 5.164 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 4.694 ; 4.694 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 5.613 ; 5.613 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.616 ; 4.616 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.616 ; 4.616 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 4.645 ; 4.645 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.006 ; 5.006 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.602 ; 4.602 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 6.119 ; 6.119 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 5.051 ; 5.051 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 5.216 ; 5.216 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 5.421 ; 5.421 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 4.690 ; 4.690 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 5.306 ; 5.306 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 5.152 ; 5.152 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 5.234 ; 5.234 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 5.781 ; 5.781 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 4.602 ; 4.602 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 5.895 ; 5.895 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 5.899 ; 5.899 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 5.859 ; 5.859 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 5.301 ; 5.301 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 5.461 ; 5.461 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 5.270 ; 5.270 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.501 ; 5.501 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 5.169 ; 5.169 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 5.158 ; 5.158 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 5.546 ; 5.546 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 5.290 ; 5.290 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 5.293 ; 5.293 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 5.528 ; 5.528 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 5.482 ; 5.482 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 5.286 ; 5.286 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 4.980 ; 4.980 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 5.642 ; 5.642 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.437 ; 5.437 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 5.931 ; 5.931 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.463 ; 5.463 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 5.252 ; 5.252 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.226 ; 5.226 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 4.618 ; 4.618 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 5.871 ; 5.871 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 5.361 ; 5.361 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 5.763 ; 5.763 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 5.202 ; 5.202 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 5.729 ; 5.729 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 5.208 ; 5.208 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 5.779 ; 5.779 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 6.217 ; 6.217 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 5.304 ; 5.304 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 5.257 ; 5.257 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 5.320 ; 5.320 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 5.874 ; 5.874 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 5.293 ; 5.293 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 6.085 ; 6.085 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 6.122 ; 6.122 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 5.393 ; 5.393 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 5.704 ; 5.704 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 5.924 ; 5.924 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 5.024 ; 5.024 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 5.789 ; 5.789 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 5.580 ; 5.580 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 4.986 ; 4.986 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 5.477 ; 5.477 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 5.317 ; 5.317 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 5.546 ; 5.546 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 4.815 ; 4.815 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 5.273 ; 5.273 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 4.920 ; 4.920 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 5.920 ; 5.920 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 5.309 ; 5.309 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 4.618 ; 4.618 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 4.957 ; 4.957 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.048 ; 4.048 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.855 ; 4.855 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.704 ; 4.704 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.750 ; 4.750 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.380 ; 4.380 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 4.899 ; 4.899 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.048 ; 4.048 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.763 ; 4.763 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.892 ; 4.892 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.849 ; 4.849 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 5.167 ; 5.167 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.810 ; 4.810 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 5.379 ; 5.379 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.686 ; 4.686 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.515 ; 4.515 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.781 ; 4.781 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 4.736 ; 4.736 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.325 ; 4.325 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.377 ; 4.377 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.340 ; 4.340 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.799 ; 4.799 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.701 ; 4.701 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.462 ; 4.462 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.675 ; 4.675 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 5.278 ; 5.278 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.749 ; 4.749 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.579 ; 4.579 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.939 ; 4.939 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 5.091 ; 5.091 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.982 ; 4.982 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 5.736 ; 5.736 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 5.958 ; 5.958 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.598 ; 4.598 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.006 ; 5.006 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 5.388 ; 5.388 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.598 ; 4.598 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 5.540 ; 5.540 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 5.180 ; 5.180 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.318 ; 5.318 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 5.156 ; 5.156 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 4.996 ; 4.996 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.533 ; 4.533 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 4.924 ; 4.924 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 5.035 ; 5.035 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 4.907 ; 4.907 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 4.879 ; 4.879 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 4.533 ; 4.533 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 4.808 ; 4.808 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.141 ; 5.141 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 5.113 ; 5.113 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 4.805 ; 4.805 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 4.951 ; 4.951 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.958 ; 4.958 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.155 ; 5.155 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.047 ; 5.047 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 4.669 ; 4.669 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 4.931 ; 4.931 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 4.855 ; 4.855 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 5.801 ; 5.801 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.898 ; 4.898 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 4.912 ; 4.912 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 5.188 ; 5.188 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 4.634 ; 4.634 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 4.705 ; 4.705 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.968 ; 4.968 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.348 ; 5.348 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 5.055 ; 5.055 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 5.611 ; 5.611 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.781 ; 5.781 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 5.370 ; 5.370 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.960 ; 4.960 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 4.535 ; 4.535 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 4.954 ; 4.954 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 4.907 ; 4.907 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 4.884 ; 4.884 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 4.573 ; 4.573 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.141 ; 5.141 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.073 ; 5.073 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 4.941 ; 4.941 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.988 ; 4.988 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.165 ; 5.165 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 4.659 ; 4.659 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 4.921 ; 4.921 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 4.790 ; 4.790 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 5.811 ; 5.811 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.919 ; 4.919 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 4.950 ; 4.950 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.164 ; 5.164 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 4.644 ; 4.644 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 4.705 ; 4.705 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.949 ; 4.949 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.308 ; 5.308 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 5.065 ; 5.065 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 5.601 ; 5.601 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.751 ; 5.751 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 5.330 ; 5.330 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.950 ; 4.950 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 4.650 ; 4.650 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.525 ; 4.525 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 5.112 ; 5.112 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 4.923 ; 4.923 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 4.846 ; 4.846 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 4.871 ; 4.871 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 4.988 ; 4.988 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 4.863 ; 4.863 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 4.764 ; 4.764 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 4.717 ; 4.717 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 4.575 ; 4.575 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.119 ; 5.119 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 5.190 ; 5.190 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 5.573 ; 5.573 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 4.548 ; 4.548 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 4.689 ; 4.689 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 5.246 ; 5.246 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 4.525 ; 4.525 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.199 ; 5.199 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 4.766 ; 4.766 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.110 ; 5.110 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.893 ; 4.893 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 4.788 ; 4.788 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 4.953 ; 4.953 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 4.559 ; 4.559 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.527 ; 4.527 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 4.610 ; 4.610 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 5.132 ; 5.132 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 5.327 ; 5.327 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.659 ; 4.659 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 4.891 ; 4.891 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.705 ; 4.705 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 4.973 ; 4.973 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.705 ; 4.705 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.943 ; 4.943 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.725 ; 4.725 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.619 ; 4.619 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.767 ; 4.767 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 6.476 ; 6.476 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 64.360 ; 0.203 ; N/A      ; N/A     ; 36.933              ;
;  Clock           ; 64.360 ; 0.203 ; N/A      ; N/A     ; 36.933              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock           ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 18.419 ; 18.419 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 13.491 ; 13.491 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 18.419 ; 18.419 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 17.392 ; 17.392 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 13.919 ; 13.919 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 13.919 ; 13.919 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 12.828 ; 12.828 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 13.606 ; 13.606 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 18.974 ; 18.974 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 17.326 ; 17.326 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 16.834 ; 16.834 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 18.033 ; 18.033 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 17.349 ; 17.349 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 17.181 ; 17.181 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 17.431 ; 17.431 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 17.413 ; 17.413 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 16.631 ; 16.631 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 17.860 ; 17.860 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 18.164 ; 18.164 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 16.383 ; 16.383 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 16.849 ; 16.849 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 17.370 ; 17.370 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 17.923 ; 17.923 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 17.188 ; 17.188 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 17.721 ; 17.721 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 18.974 ; 18.974 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 18.284 ; 18.284 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 16.981 ; 16.981 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 17.748 ; 17.748 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 17.758 ; 17.758 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 16.910 ; 16.910 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 18.928 ; 18.928 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 16.580 ; 16.580 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 16.592 ; 16.592 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 16.452 ; 16.452 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 17.139 ; 17.139 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 17.713 ; 17.713 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 17.662 ; 17.662 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 18.365 ; 18.365 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 18.721 ; 18.721 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 17.005 ; 17.005 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 28.026 ; 28.026 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 25.565 ; 25.565 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 23.167 ; 23.167 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 22.335 ; 22.335 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 23.792 ; 23.792 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 21.545 ; 21.545 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 23.371 ; 23.371 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 21.638 ; 21.638 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 23.793 ; 23.793 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 22.269 ; 22.269 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 25.325 ; 25.325 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 24.740 ; 24.740 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 25.019 ; 25.019 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 24.247 ; 24.247 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 26.425 ; 26.425 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 23.151 ; 23.151 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 24.506 ; 24.506 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 23.705 ; 23.705 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 24.838 ; 24.838 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 25.485 ; 25.485 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 28.026 ; 28.026 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 24.854 ; 24.854 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 26.644 ; 26.644 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 25.193 ; 25.193 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 23.722 ; 23.722 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 25.166 ; 25.166 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 26.229 ; 26.229 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 25.714 ; 25.714 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 25.009 ; 25.009 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 25.712 ; 25.712 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 24.327 ; 24.327 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 26.298 ; 26.298 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 27.200 ; 27.200 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 12.994 ; 12.994 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 9.804  ; 9.804  ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 11.093 ; 11.093 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 10.846 ; 10.846 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 11.294 ; 11.294 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 11.004 ; 11.004 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 11.312 ; 11.312 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 10.981 ; 10.981 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 11.684 ; 11.684 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 10.715 ; 10.715 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 12.994 ; 12.994 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 11.376 ; 11.376 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 9.789  ; 9.789  ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 11.112 ; 11.112 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 10.260 ; 10.260 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 12.125 ; 12.125 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 12.574 ; 12.574 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 12.743 ; 12.743 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 12.697 ; 12.697 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 10.962 ; 10.962 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 10.033 ; 10.033 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 10.993 ; 10.993 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 10.054 ; 10.054 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 11.566 ; 11.566 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 11.899 ; 11.899 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 11.505 ; 11.505 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.175 ; 11.175 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 11.798 ; 11.798 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 10.921 ; 10.921 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 10.709 ; 10.709 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 10.919 ; 10.919 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 10.992 ; 10.992 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 11.698 ; 11.698 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 13.880 ; 13.880 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 12.744 ; 12.744 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 12.396 ; 12.396 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 11.452 ; 11.452 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 10.188 ; 10.188 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 11.940 ; 11.940 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 11.471 ; 11.471 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 11.619 ; 11.619 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.595 ; 11.595 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 12.458 ; 12.458 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 11.737 ; 11.737 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 12.130 ; 12.130 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.497 ; 12.497 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.460 ; 11.460 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 9.987  ; 9.987  ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 9.977  ; 9.977  ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 11.577 ; 11.577 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 9.973  ; 9.973  ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 11.341 ; 11.341 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 13.880 ; 13.880 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 9.856  ; 9.856  ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 10.318 ; 10.318 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 13.034 ; 13.034 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 9.827  ; 9.827  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 10.989 ; 10.989 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 12.203 ; 12.203 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 11.271 ; 11.271 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 12.843 ; 12.843 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 11.983 ; 11.983 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 10.890 ; 10.890 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 11.685 ; 11.685 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 10.788 ; 10.788 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 10.217 ; 10.217 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 18.276 ; 18.276 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 11.513 ; 11.513 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 11.227 ; 11.227 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 12.551 ; 12.551 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 13.801 ; 13.801 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 13.797 ; 13.797 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 13.979 ; 13.979 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 15.188 ; 15.188 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 15.042 ; 15.042 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 15.816 ; 15.816 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 14.097 ; 14.097 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 15.687 ; 15.687 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 14.545 ; 14.545 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 15.005 ; 15.005 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 15.594 ; 15.594 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 15.977 ; 15.977 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 15.564 ; 15.564 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 15.594 ; 15.594 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 16.759 ; 16.759 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 16.482 ; 16.482 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 15.979 ; 15.979 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 16.062 ; 16.062 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 17.060 ; 17.060 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 17.911 ; 17.911 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 17.720 ; 17.720 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 16.028 ; 16.028 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 15.939 ; 15.939 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 16.257 ; 16.257 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 17.244 ; 17.244 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 16.064 ; 16.064 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 17.250 ; 17.250 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 18.276 ; 18.276 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 16.094 ; 16.094 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 13.511 ; 13.511 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 25.204 ; 25.204 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 15.350 ; 15.350 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 15.350 ; 15.350 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 13.150 ; 13.150 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 16.230 ; 16.230 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 16.230 ; 16.230 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 12.982 ; 12.982 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 15.832 ; 15.832 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 15.022 ; 15.022 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 19.748 ; 19.748 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 14.434 ; 14.434 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 14.373 ; 14.373 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 14.434 ; 14.434 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 15.705 ; 15.705 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 12.030 ; 12.030 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 13.225 ; 13.225 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 10.598 ; 10.598 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 14.320 ; 14.320 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 12.663 ; 12.663 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 12.633 ; 12.633 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 12.102 ; 12.102 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 12.974 ; 12.974 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 12.705 ; 12.705 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 10.836 ; 10.836 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 11.573 ; 11.573 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 12.974 ; 12.974 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 12.725 ; 12.725 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 12.613 ; 12.613 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 11.279 ; 11.279 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 14.297 ; 14.297 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 15.705 ; 15.705 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 15.705 ; 15.705 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 13.565 ; 13.565 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 15.241 ; 15.241 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 28.357 ; 28.357 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 24.000 ; 24.000 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 25.719 ; 25.719 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 26.226 ; 26.226 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 28.357 ; 28.357 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 26.391 ; 26.391 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 23.157 ; 23.157 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 26.154 ; 26.154 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 24.946 ; 24.946 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 24.419 ; 24.419 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 25.316 ; 25.316 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 24.858 ; 24.858 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 24.926 ; 24.926 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 24.000 ; 24.000 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 26.381 ; 26.381 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 24.356 ; 24.356 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 27.985 ; 27.985 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 24.147 ; 24.147 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 24.177 ; 24.177 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 27.985 ; 27.985 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 24.177 ; 24.177 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 16.343 ; 16.343 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 16.343 ; 16.343 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 27.879 ; 27.879 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 26.791 ; 26.791 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 26.781 ; 26.781 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 27.061 ; 27.061 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 25.480 ; 25.480 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 24.766 ; 24.766 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 24.122 ; 24.122 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 25.064 ; 25.064 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 24.271 ; 24.271 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 25.177 ; 25.177 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 27.879 ; 27.879 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 24.941 ; 24.941 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 26.537 ; 26.537 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 25.547 ; 25.547 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 25.145 ; 25.145 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 24.656 ; 24.656 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 25.026 ; 25.026 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 27.440 ; 27.440 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 25.999 ; 25.999 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 23.726 ; 23.726 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 25.356 ; 25.356 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 27.013 ; 27.013 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 25.389 ; 25.389 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 24.604 ; 24.604 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 24.977 ; 24.977 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 26.179 ; 26.179 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 27.314 ; 27.314 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 24.970 ; 24.970 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 25.249 ; 25.249 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 27.451 ; 27.451 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 26.076 ; 26.076 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 25.921 ; 25.921 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 25.988 ; 25.988 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 24.150 ; 24.150 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 19.748 ; 19.748 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 17.833 ; 17.833 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 11.355 ; 11.355 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 11.355 ; 11.355 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 12.085 ; 12.085 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 12.823 ; 12.823 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 14.717 ; 14.717 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 14.373 ; 14.373 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 14.914 ; 14.914 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 16.300 ; 16.300 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 14.750 ; 14.750 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 15.954 ; 15.954 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 15.722 ; 15.722 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 15.913 ; 15.913 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 14.707 ; 14.707 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 17.098 ; 17.098 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 14.630 ; 14.630 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 15.867 ; 15.867 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 15.613 ; 15.613 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 15.780 ; 15.780 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 16.266 ; 16.266 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 16.962 ; 16.962 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 16.391 ; 16.391 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 15.964 ; 15.964 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 16.838 ; 16.838 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 15.865 ; 15.865 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 17.104 ; 17.104 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 16.946 ; 16.946 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 17.279 ; 17.279 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 15.994 ; 15.994 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 17.833 ; 17.833 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 17.527 ; 17.527 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 16.776 ; 16.776 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 17.662 ; 17.662 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 14.343 ; 14.343 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 12.613 ; 12.613 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 11.259 ; 11.259 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 14.343 ; 14.343 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 12.964 ; 12.964 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 10.836 ; 10.836 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 10.877 ; 10.877 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 12.964 ; 12.964 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 12.020 ; 12.020 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 19.938 ; 19.938 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 19.938 ; 19.938 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 17.626 ; 17.626 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 16.700 ; 16.700 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 18.038 ; 18.038 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 16.410 ; 16.410 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 16.546 ; 16.546 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 16.839 ; 16.839 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 16.922 ; 16.922 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 19.653 ; 19.653 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 15.992 ; 15.992 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 18.830 ; 18.830 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 19.557 ; 19.557 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 18.301 ; 18.301 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 17.571 ; 17.571 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 18.685 ; 18.685 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 17.953 ; 17.953 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 17.888 ; 17.888 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 16.478 ; 16.478 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 16.946 ; 16.946 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 18.797 ; 18.797 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 18.674 ; 18.674 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 17.403 ; 17.403 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 19.316 ; 19.316 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 19.025 ; 19.025 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 16.852 ; 16.852 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 18.362 ; 18.362 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 18.566 ; 18.566 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 18.340 ; 18.340 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 19.258 ; 19.258 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 18.078 ; 18.078 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 18.252 ; 18.252 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 17.398 ; 17.398 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 21.495 ; 21.495 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 19.869 ; 19.869 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 19.312 ; 19.312 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 20.273 ; 20.273 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 17.654 ; 17.654 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 19.930 ; 19.930 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 17.241 ; 17.241 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 20.347 ; 20.347 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 21.495 ; 21.495 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 19.652 ; 19.652 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 19.086 ; 19.086 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 18.502 ; 18.502 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 19.769 ; 19.769 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 19.862 ; 19.862 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 20.686 ; 20.686 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 21.324 ; 21.324 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 19.267 ; 19.267 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 19.176 ; 19.176 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 19.295 ; 19.295 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 17.329 ; 17.329 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 20.088 ; 20.088 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 20.012 ; 20.012 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 17.755 ; 17.755 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 20.120 ; 20.120 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 19.580 ; 19.580 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 19.300 ; 19.300 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 17.509 ; 17.509 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 18.505 ; 18.505 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 17.383 ; 17.383 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 20.618 ; 20.618 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 19.271 ; 19.271 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 16.606 ; 16.606 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 17.376 ; 17.376 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 13.266 ; 13.266 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 12.228 ; 12.228 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 11.477 ; 11.477 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 11.449 ; 11.449 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 10.105 ; 10.105 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 12.177 ; 12.177 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 9.271  ; 9.271  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 11.845 ; 11.845 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 12.142 ; 12.142 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 11.568 ; 11.568 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 12.744 ; 12.744 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.381 ; 11.381 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 12.927 ; 12.927 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 11.116 ; 11.116 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 10.712 ; 10.712 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 12.061 ; 12.061 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 11.906 ; 11.906 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 10.587 ; 10.587 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 10.153 ; 10.153 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 9.851  ; 9.851  ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 9.781  ; 9.781  ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 11.199 ; 11.199 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 10.913 ; 10.913 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 10.152 ; 10.152 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 11.943 ; 11.943 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 12.154 ; 12.154 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 13.266 ; 13.266 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 12.187 ; 12.187 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 12.047 ; 12.047 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 10.923 ; 10.923 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 12.135 ; 12.135 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 12.339 ; 12.339 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 11.677 ; 11.677 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 17.841 ; 17.841 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 20.561 ; 20.561 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 14.270 ; 14.270 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 12.020 ; 12.020 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 13.225 ; 13.225 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 10.558 ; 10.558 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 14.270 ; 14.270 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 12.633 ; 12.633 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 12.630 ; 12.630 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 12.152 ; 12.152 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 12.964 ; 12.964 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 12.010 ; 12.010 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 14.871 ; 14.871 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 11.904 ; 11.904 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 11.686 ; 11.686 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 12.055 ; 12.055 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 11.729 ; 11.729 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 11.655 ; 11.655 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 10.536 ; 10.536 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 11.823 ; 11.823 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 12.378 ; 12.378 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 12.710 ; 12.710 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 11.136 ; 11.136 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 12.249 ; 12.249 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 12.144 ; 12.144 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 11.990 ; 11.990 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.375 ; 12.375 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 11.107 ; 11.107 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 12.278 ; 12.278 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 11.422 ; 11.422 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 14.632 ; 14.632 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 11.485 ; 11.485 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 11.277 ; 11.277 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 12.265 ; 12.265 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 10.643 ; 10.643 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 11.145 ; 11.145 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 11.887 ; 11.887 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 13.280 ; 13.280 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 10.524 ; 10.524 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 12.114 ; 12.114 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 13.524 ; 13.524 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 14.871 ; 14.871 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 13.095 ; 13.095 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.864 ; 11.864 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 10.735 ; 10.735 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 14.841 ; 14.841 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 11.934 ; 11.934 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 11.686 ; 11.686 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 11.995 ; 11.995 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 11.729 ; 11.729 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 11.661 ; 11.661 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 10.576 ; 10.576 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 11.863 ; 11.863 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 12.378 ; 12.378 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 12.670 ; 12.670 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 11.076 ; 11.076 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 12.239 ; 12.239 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 12.174 ; 12.174 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 12.000 ; 12.000 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 11.960 ; 11.960 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 11.097 ; 11.097 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.268 ; 12.268 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 11.086 ; 11.086 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 14.642 ; 14.642 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 11.506 ; 11.506 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 11.336 ; 11.336 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 12.244 ; 12.244 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 10.653 ; 10.653 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 11.145 ; 11.145 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 11.871 ; 11.871 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 13.240 ; 13.240 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 10.524 ; 10.524 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 12.124 ; 12.124 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 13.514 ; 13.514 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 14.841 ; 14.841 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 13.055 ; 13.055 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 11.854 ; 11.854 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 10.909 ; 10.909 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 15.817 ; 15.817 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 12.961 ; 12.961 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 12.826 ; 12.826 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 12.186 ; 12.186 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 12.614 ; 12.614 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 14.078 ; 14.078 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 13.452 ; 13.452 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 11.533 ; 11.533 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 12.782 ; 12.782 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 12.089 ; 12.089 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 14.509 ; 14.509 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 14.162 ; 14.162 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 15.817 ; 15.817 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 11.958 ; 11.958 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 11.717 ; 11.717 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 14.877 ; 14.877 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 11.981 ; 11.981 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 14.682 ; 14.682 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 12.203 ; 12.203 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 13.805 ; 13.805 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 12.514 ; 12.514 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 12.444 ; 12.444 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 12.657 ; 12.657 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 13.575 ; 13.575 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 14.118 ; 14.118 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 12.514 ; 12.514 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 12.127 ; 12.127 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 13.076 ; 13.076 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 14.110 ; 14.110 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 14.971 ; 14.971 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 13.282 ; 13.282 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 13.731 ; 13.731 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 14.830 ; 14.830 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 13.285 ; 13.285 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 13.285 ; 13.285 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 12.863 ; 12.863 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 10.944 ; 10.944 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.573 ; 11.573 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 11.288 ; 11.288 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 9.807  ; 9.807  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 10.928 ; 10.928 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.664 ; 10.664 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 11.288 ; 11.288 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 31.997 ; 31.997 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 5.233 ; 5.233 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 5.233 ; 5.233 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 5.968 ; 5.968 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 4.964 ; 4.964 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 4.610 ; 4.610 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 4.770 ; 4.770 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 4.710 ; 4.710 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 4.610 ; 4.610 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.631 ; 4.631 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 4.977 ; 4.977 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 4.862 ; 4.862 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 4.927 ; 4.927 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 4.948 ; 4.948 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 4.768 ; 4.768 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 5.421 ; 5.421 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 4.999 ; 4.999 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 4.954 ; 4.954 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 5.251 ; 5.251 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 4.972 ; 4.972 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 4.754 ; 4.754 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 4.725 ; 4.725 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 5.245 ; 5.245 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 5.091 ; 5.091 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 5.368 ; 5.368 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.082 ; 5.082 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 5.464 ; 5.464 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 4.833 ; 4.833 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 5.038 ; 5.038 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 5.030 ; 5.030 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 4.977 ; 4.977 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 5.262 ; 5.262 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 4.631 ; 4.631 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 5.012 ; 5.012 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 5.162 ; 5.162 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 4.918 ; 4.918 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 5.464 ; 5.464 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 5.426 ; 5.426 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 5.179 ; 5.179 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.072 ; 5.072 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 4.645 ; 4.645 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.203 ; 5.203 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.431 ; 5.431 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 5.337 ; 5.337 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 5.583 ; 5.583 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 4.753 ; 4.753 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 5.201 ; 5.201 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.212 ; 5.212 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.479 ; 5.479 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 4.645 ; 4.645 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 5.483 ; 5.483 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 5.789 ; 5.789 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 5.817 ; 5.817 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 5.590 ; 5.590 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 6.503 ; 6.503 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.369 ; 5.369 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 5.286 ; 5.286 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 5.408 ; 5.408 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.849 ; 5.849 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.627 ; 5.627 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.746 ; 5.746 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 5.739 ; 5.739 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 6.387 ; 6.387 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.634 ; 5.634 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 5.312 ; 5.312 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 5.812 ; 5.812 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 5.728 ; 5.728 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 5.998 ; 5.998 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 5.600 ; 5.600 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 5.530 ; 5.530 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 5.431 ; 5.431 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.792 ; 5.792 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 6.092 ; 6.092 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.151 ; 4.151 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.164 ; 4.164 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.664 ; 4.664 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.626 ; 4.626 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.597 ; 4.597 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.608 ; 4.608 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.531 ; 4.531 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.520 ; 4.520 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.880 ; 4.880 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.534 ; 4.534 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 5.208 ; 5.208 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.727 ; 4.727 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.151 ; 4.151 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.618 ; 4.618 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 5.160 ; 5.160 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.954 ; 4.954 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 5.176 ; 5.176 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 5.282 ; 5.282 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.678 ; 4.678 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.269 ; 4.269 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.545 ; 4.545 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.272 ; 4.272 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.861 ; 4.861 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.902 ; 4.902 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.791 ; 4.791 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.658 ; 4.658 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.541 ; 4.541 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.646 ; 4.646 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.608 ; 4.608 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.708 ; 4.708 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 4.271 ; 4.271 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 5.194 ; 5.194 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.865 ; 4.865 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.353 ; 4.353 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.939 ; 4.939 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.827 ; 4.827 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.966 ; 4.966 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.909 ; 4.909 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 5.029 ; 5.029 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.793 ; 4.793 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.909 ; 4.909 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.838 ; 4.838 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.395 ; 4.395 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.394 ; 4.394 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.640 ; 4.640 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.337 ; 4.337 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 5.412 ; 5.412 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.291 ; 4.291 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.481 ; 4.481 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 5.243 ; 5.243 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.271 ; 4.271 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 4.681 ; 4.681 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.696 ; 4.696 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 5.305 ; 5.305 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.897 ; 4.897 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 4.614 ; 4.614 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.662 ; 4.662 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.631 ; 4.631 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.472 ; 4.472 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.695 ; 4.695 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 4.913 ; 4.913 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 4.868 ; 4.868 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 4.695 ; 4.695 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 4.876 ; 4.876 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 4.876 ; 4.876 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 4.860 ; 4.860 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 5.137 ; 5.137 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 5.284 ; 5.284 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 5.368 ; 5.368 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 4.820 ; 4.820 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 5.179 ; 5.179 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 4.823 ; 4.823 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 5.012 ; 5.012 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 5.137 ; 5.137 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 5.198 ; 5.198 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 5.280 ; 5.280 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 5.228 ; 5.228 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 4.936 ; 4.936 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 5.108 ; 5.108 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 5.366 ; 5.366 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 5.664 ; 5.664 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 5.413 ; 5.413 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 4.889 ; 4.889 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 4.943 ; 4.943 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 5.205 ; 5.205 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 4.776 ; 4.776 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 5.019 ; 5.019 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 5.332 ; 5.332 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.776 ; 4.776 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 5.253 ; 5.253 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 6.570 ; 6.570 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.727 ; 4.727 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 4.882 ; 4.882 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 4.727 ; 4.727 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 4.625 ; 4.625 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.394 ; 5.394 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 4.625 ; 4.625 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 5.392 ; 5.392 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 4.933 ; 4.933 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 6.358 ; 6.358 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 4.886 ; 4.886 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 4.886 ; 4.886 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 5.090 ; 5.090 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.616 ; 4.616 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.016 ; 5.016 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 5.388 ; 5.388 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.638 ; 4.638 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 5.590 ; 5.590 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.210 ; 5.210 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.321 ; 5.321 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.246 ; 5.246 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.165 ; 5.165 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.616 ; 4.616 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 4.833 ; 4.833 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.246 ; 5.246 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 5.160 ; 5.160 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 4.714 ; 4.714 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 5.567 ; 5.567 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 6.211 ; 6.211 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 6.211 ; 6.211 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 5.354 ; 5.354 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 6.029 ; 6.029 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 4.809 ; 4.809 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 5.100 ; 5.100 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 5.407 ; 5.407 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 5.819 ; 5.819 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 6.440 ; 6.440 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 5.811 ; 5.811 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 4.809 ; 4.809 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 5.740 ; 5.740 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 5.346 ; 5.346 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 5.657 ; 5.657 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 5.474 ; 5.474 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 5.326 ; 5.326 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 5.100 ; 5.100 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 5.801 ; 5.801 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 5.370 ; 5.370 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 6.361 ; 6.361 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 5.253 ; 5.253 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 5.283 ; 5.283 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 6.361 ; 6.361 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 5.284 ; 5.284 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 5.184 ; 5.184 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 5.184 ; 5.184 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 5.020 ; 5.020 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 5.485 ; 5.485 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 5.475 ; 5.475 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 6.144 ; 6.144 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.919 ; 5.919 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 5.579 ; 5.579 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 5.020 ; 5.020 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 5.296 ; 5.296 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 5.086 ; 5.086 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 5.245 ; 5.245 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 6.252 ; 6.252 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.466 ; 5.466 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 5.717 ; 5.717 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 5.509 ; 5.509 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.300 ; 5.300 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 5.176 ; 5.176 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 5.310 ; 5.310 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 5.973 ; 5.973 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 6.065 ; 6.065 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.333 ; 5.333 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.817 ; 5.817 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 6.160 ; 6.160 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 5.859 ; 5.859 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 5.579 ; 5.579 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 5.635 ; 5.635 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 6.004 ; 6.004 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 6.328 ; 6.328 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 5.626 ; 5.626 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 5.686 ; 5.686 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 6.408 ; 6.408 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 6.012 ; 6.012 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 6.084 ; 6.084 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.940 ; 5.940 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 5.416 ; 5.416 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 6.358 ; 6.358 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 4.803 ; 4.803 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 4.803 ; 4.803 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 4.942 ; 4.942 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 5.006 ; 5.006 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 5.394 ; 5.394 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 4.989 ; 4.989 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 5.340 ; 5.340 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.974 ; 4.974 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 5.300 ; 5.300 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.104 ; 5.104 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 5.357 ; 5.357 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.176 ; 5.176 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 4.999 ; 4.999 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.007 ; 5.007 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.145 ; 5.145 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 5.558 ; 5.558 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 5.198 ; 5.198 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 5.121 ; 5.121 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 5.346 ; 5.346 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 5.170 ; 5.170 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 5.456 ; 5.456 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 5.206 ; 5.206 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 5.447 ; 5.447 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 4.783 ; 4.783 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 5.318 ; 5.318 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 5.091 ; 5.091 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.327 ; 5.327 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 4.694 ; 4.694 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 5.164 ; 5.164 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 4.694 ; 4.694 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 5.613 ; 5.613 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.616 ; 4.616 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.616 ; 4.616 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 4.645 ; 4.645 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.006 ; 5.006 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.602 ; 4.602 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 6.119 ; 6.119 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 5.051 ; 5.051 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 5.216 ; 5.216 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 5.421 ; 5.421 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 4.690 ; 4.690 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 5.306 ; 5.306 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 5.152 ; 5.152 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 5.234 ; 5.234 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 5.781 ; 5.781 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 4.602 ; 4.602 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 5.895 ; 5.895 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 5.899 ; 5.899 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 5.859 ; 5.859 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 5.301 ; 5.301 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 5.461 ; 5.461 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 5.270 ; 5.270 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.501 ; 5.501 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 5.169 ; 5.169 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 5.158 ; 5.158 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 5.546 ; 5.546 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 5.290 ; 5.290 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 5.293 ; 5.293 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 5.528 ; 5.528 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 5.482 ; 5.482 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 5.286 ; 5.286 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 4.980 ; 4.980 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 5.642 ; 5.642 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.437 ; 5.437 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 5.931 ; 5.931 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.463 ; 5.463 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 5.252 ; 5.252 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.226 ; 5.226 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 4.618 ; 4.618 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 5.871 ; 5.871 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 5.361 ; 5.361 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 5.763 ; 5.763 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 5.202 ; 5.202 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 5.729 ; 5.729 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 5.208 ; 5.208 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 5.779 ; 5.779 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 6.217 ; 6.217 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 5.304 ; 5.304 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 5.257 ; 5.257 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 5.320 ; 5.320 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 5.874 ; 5.874 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 5.293 ; 5.293 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 6.085 ; 6.085 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 6.122 ; 6.122 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 5.393 ; 5.393 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 5.704 ; 5.704 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 5.924 ; 5.924 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 5.024 ; 5.024 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 5.789 ; 5.789 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 5.580 ; 5.580 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 4.986 ; 4.986 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 5.477 ; 5.477 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 5.317 ; 5.317 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 5.546 ; 5.546 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 4.815 ; 4.815 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 5.273 ; 5.273 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 4.920 ; 4.920 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 5.920 ; 5.920 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 5.309 ; 5.309 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 4.618 ; 4.618 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 4.957 ; 4.957 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.048 ; 4.048 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.855 ; 4.855 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.704 ; 4.704 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.750 ; 4.750 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.380 ; 4.380 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 4.899 ; 4.899 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.048 ; 4.048 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.763 ; 4.763 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.892 ; 4.892 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.849 ; 4.849 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 5.167 ; 5.167 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.810 ; 4.810 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 5.379 ; 5.379 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.686 ; 4.686 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.515 ; 4.515 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.781 ; 4.781 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 4.736 ; 4.736 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.325 ; 4.325 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.377 ; 4.377 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.340 ; 4.340 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.799 ; 4.799 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.701 ; 4.701 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.462 ; 4.462 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.675 ; 4.675 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 5.278 ; 5.278 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.749 ; 4.749 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.579 ; 4.579 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.939 ; 4.939 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 5.091 ; 5.091 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.982 ; 4.982 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 5.736 ; 5.736 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 5.958 ; 5.958 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.598 ; 4.598 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.006 ; 5.006 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 5.388 ; 5.388 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.598 ; 4.598 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 5.540 ; 5.540 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 5.180 ; 5.180 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.318 ; 5.318 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 5.156 ; 5.156 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 4.996 ; 4.996 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.533 ; 4.533 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 4.924 ; 4.924 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 5.035 ; 5.035 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 4.907 ; 4.907 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 4.879 ; 4.879 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 4.533 ; 4.533 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 4.808 ; 4.808 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.141 ; 5.141 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 5.113 ; 5.113 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 4.805 ; 4.805 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 4.951 ; 4.951 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.958 ; 4.958 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.155 ; 5.155 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.047 ; 5.047 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 4.669 ; 4.669 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 4.931 ; 4.931 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 4.855 ; 4.855 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 5.801 ; 5.801 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.898 ; 4.898 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 4.912 ; 4.912 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 5.188 ; 5.188 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 4.634 ; 4.634 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 4.705 ; 4.705 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.968 ; 4.968 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.348 ; 5.348 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 5.055 ; 5.055 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 5.611 ; 5.611 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.781 ; 5.781 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 5.370 ; 5.370 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.960 ; 4.960 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 4.535 ; 4.535 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 4.954 ; 4.954 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 4.907 ; 4.907 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 4.884 ; 4.884 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 4.573 ; 4.573 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.141 ; 5.141 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.073 ; 5.073 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 4.941 ; 4.941 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.988 ; 4.988 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.165 ; 5.165 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 4.659 ; 4.659 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 4.921 ; 4.921 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 4.790 ; 4.790 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 5.811 ; 5.811 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.919 ; 4.919 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 4.950 ; 4.950 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.164 ; 5.164 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 4.644 ; 4.644 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 4.705 ; 4.705 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.949 ; 4.949 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.308 ; 5.308 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 5.065 ; 5.065 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 5.601 ; 5.601 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.751 ; 5.751 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 5.330 ; 5.330 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.950 ; 4.950 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 4.650 ; 4.650 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.525 ; 4.525 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 5.112 ; 5.112 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 4.923 ; 4.923 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 4.846 ; 4.846 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 4.871 ; 4.871 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 4.988 ; 4.988 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 4.863 ; 4.863 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 4.764 ; 4.764 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 4.717 ; 4.717 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 4.575 ; 4.575 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.119 ; 5.119 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 5.190 ; 5.190 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 5.573 ; 5.573 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 4.548 ; 4.548 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 4.689 ; 4.689 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 5.246 ; 5.246 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 4.525 ; 4.525 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.199 ; 5.199 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 4.766 ; 4.766 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.110 ; 5.110 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.893 ; 4.893 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 4.788 ; 4.788 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 4.953 ; 4.953 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 4.559 ; 4.559 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.527 ; 4.527 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 4.610 ; 4.610 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 5.132 ; 5.132 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 5.327 ; 5.327 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.659 ; 4.659 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 4.891 ; 4.891 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.705 ; 4.705 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 4.973 ; 4.973 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.705 ; 4.705 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.943 ; 4.943 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.725 ; 4.725 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.619 ; 4.619 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.767 ; 4.767 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 6.476 ; 6.476 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 472472   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 472472   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 1     ; 1     ;
; Unconstrained Input Ports       ; 0     ; 0     ;
; Unconstrained Input Port Paths  ; 0     ; 0     ;
; Unconstrained Output Ports      ; 536   ; 536   ;
; Unconstrained Output Port Paths ; 41809 ; 41809 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Tue Sep 09 01:30:04 2014
Info: Command: quartus_sta MIPS32 -c MIPS32
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332104): Reading SDC File: 'MIPS32.sdc'
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 64.360
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    64.360         0.000 Clock 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 36.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    36.933         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 64.360
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 64.360 
    Info (332115): ===================================================================
    Info (332115): From Node    : MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]
    Info (332115): To Node      : MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.325      3.325  R        clock network delay
    Info (332115):      3.629      0.304     uTco  MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]
    Info (332115):      3.629      0.000 FF  CELL  MEM_WB_Pipeline_Stage|Instruction_WB[19]|regout
    Info (332115):      4.803      1.174 FF    IC  EX_Forward_Unit|ForwardB_EX~3|dataa
    Info (332115):      5.417      0.614 FF  CELL  EX_Forward_Unit|ForwardB_EX~3|combout
    Info (332115):      6.114      0.697 FF    IC  EX_Forward_Unit|ForwardB_EX~5|datad
    Info (332115):      6.320      0.206 FF  CELL  EX_Forward_Unit|ForwardB_EX~5|combout
    Info (332115):      6.695      0.375 FF    IC  EX_Forward_Unit|ForwardB_EX[0]|datab
    Info (332115):      7.319      0.624 FF  CELL  EX_Forward_Unit|ForwardB_EX[0]|combout
    Info (332115):      7.709      0.390 FF    IC  EX_ALU_Mux|ALU_Data_2_EX[0]~0|datad
    Info (332115):      7.915      0.206 FR  CELL  EX_ALU_Mux|ALU_Data_2_EX[0]~0|combout
    Info (332115):      8.956      1.041 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[0]~2|datac
    Info (332115):      9.322      0.366 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[0]~2|combout
    Info (332115):      9.693      0.371 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[0]~3|datad
    Info (332115):      9.899      0.206 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[0]~3|combout
    Info (332115):     11.361      1.462 RR    IC  EX_ALU|LessThan0~1|datab
    Info (332115):     11.957      0.596 RR  CELL  EX_ALU|LessThan0~1|cout
    Info (332115):     11.957      0.000 RR    IC  EX_ALU|LessThan0~3|cin
    Info (332115):     12.043      0.086 RF  CELL  EX_ALU|LessThan0~3|cout
    Info (332115):     12.043      0.000 FF    IC  EX_ALU|LessThan0~5|cin
    Info (332115):     12.129      0.086 FR  CELL  EX_ALU|LessThan0~5|cout
    Info (332115):     12.129      0.000 RR    IC  EX_ALU|LessThan0~7|cin
    Info (332115):     12.215      0.086 RF  CELL  EX_ALU|LessThan0~7|cout
    Info (332115):     12.215      0.000 FF    IC  EX_ALU|LessThan0~9|cin
    Info (332115):     12.301      0.086 FR  CELL  EX_ALU|LessThan0~9|cout
    Info (332115):     12.301      0.000 RR    IC  EX_ALU|LessThan0~11|cin
    Info (332115):     12.387      0.086 RF  CELL  EX_ALU|LessThan0~11|cout
    Info (332115):     12.387      0.000 FF    IC  EX_ALU|LessThan0~13|cin
    Info (332115):     12.473      0.086 FR  CELL  EX_ALU|LessThan0~13|cout
    Info (332115):     12.473      0.000 RR    IC  EX_ALU|LessThan0~15|cin
    Info (332115):     12.663      0.190 RF  CELL  EX_ALU|LessThan0~15|cout
    Info (332115):     12.663      0.000 FF    IC  EX_ALU|LessThan0~17|cin
    Info (332115):     12.749      0.086 FR  CELL  EX_ALU|LessThan0~17|cout
    Info (332115):     12.749      0.000 RR    IC  EX_ALU|LessThan0~19|cin
    Info (332115):     12.835      0.086 RF  CELL  EX_ALU|LessThan0~19|cout
    Info (332115):     12.835      0.000 FF    IC  EX_ALU|LessThan0~21|cin
    Info (332115):     12.921      0.086 FR  CELL  EX_ALU|LessThan0~21|cout
    Info (332115):     12.921      0.000 RR    IC  EX_ALU|LessThan0~23|cin
    Info (332115):     13.007      0.086 RF  CELL  EX_ALU|LessThan0~23|cout
    Info (332115):     13.007      0.000 FF    IC  EX_ALU|LessThan0~25|cin
    Info (332115):     13.093      0.086 FR  CELL  EX_ALU|LessThan0~25|cout
    Info (332115):     13.093      0.000 RR    IC  EX_ALU|LessThan0~27|cin
    Info (332115):     13.179      0.086 RF  CELL  EX_ALU|LessThan0~27|cout
    Info (332115):     13.179      0.000 FF    IC  EX_ALU|LessThan0~29|cin
    Info (332115):     13.265      0.086 FR  CELL  EX_ALU|LessThan0~29|cout
    Info (332115):     13.265      0.000 RR    IC  EX_ALU|LessThan0~31|cin
    Info (332115):     13.440      0.175 RF  CELL  EX_ALU|LessThan0~31|cout
    Info (332115):     13.440      0.000 FF    IC  EX_ALU|LessThan0~33|cin
    Info (332115):     13.526      0.086 FR  CELL  EX_ALU|LessThan0~33|cout
    Info (332115):     13.526      0.000 RR    IC  EX_ALU|LessThan0~35|cin
    Info (332115):     13.612      0.086 RF  CELL  EX_ALU|LessThan0~35|cout
    Info (332115):     13.612      0.000 FF    IC  EX_ALU|LessThan0~37|cin
    Info (332115):     13.698      0.086 FR  CELL  EX_ALU|LessThan0~37|cout
    Info (332115):     13.698      0.000 RR    IC  EX_ALU|LessThan0~39|cin
    Info (332115):     13.784      0.086 RF  CELL  EX_ALU|LessThan0~39|cout
    Info (332115):     13.784      0.000 FF    IC  EX_ALU|LessThan0~41|cin
    Info (332115):     13.870      0.086 FR  CELL  EX_ALU|LessThan0~41|cout
    Info (332115):     13.870      0.000 RR    IC  EX_ALU|LessThan0~43|cin
    Info (332115):     13.956      0.086 RF  CELL  EX_ALU|LessThan0~43|cout
    Info (332115):     13.956      0.000 FF    IC  EX_ALU|LessThan0~45|cin
    Info (332115):     14.042      0.086 FR  CELL  EX_ALU|LessThan0~45|cout
    Info (332115):     14.042      0.000 RR    IC  EX_ALU|LessThan0~47|cin
    Info (332115):     14.232      0.190 RF  CELL  EX_ALU|LessThan0~47|cout
    Info (332115):     14.232      0.000 FF    IC  EX_ALU|LessThan0~49|cin
    Info (332115):     14.318      0.086 FR  CELL  EX_ALU|LessThan0~49|cout
    Info (332115):     14.318      0.000 RR    IC  EX_ALU|LessThan0~51|cin
    Info (332115):     14.404      0.086 RF  CELL  EX_ALU|LessThan0~51|cout
    Info (332115):     14.404      0.000 FF    IC  EX_ALU|LessThan0~53|cin
    Info (332115):     14.490      0.086 FR  CELL  EX_ALU|LessThan0~53|cout
    Info (332115):     14.490      0.000 RR    IC  EX_ALU|LessThan0~55|cin
    Info (332115):     14.576      0.086 RF  CELL  EX_ALU|LessThan0~55|cout
    Info (332115):     14.576      0.000 FF    IC  EX_ALU|LessThan0~57|cin
    Info (332115):     14.662      0.086 FR  CELL  EX_ALU|LessThan0~57|cout
    Info (332115):     14.662      0.000 RR    IC  EX_ALU|LessThan0~59|cin
    Info (332115):     14.748      0.086 RF  CELL  EX_ALU|LessThan0~59|cout
    Info (332115):     14.748      0.000 FF    IC  EX_ALU|LessThan0~61|cin
    Info (332115):     14.834      0.086 FR  CELL  EX_ALU|LessThan0~61|cout
    Info (332115):     14.834      0.000 RR    IC  EX_ALU|LessThan0~62|cin
    Info (332115):     15.340      0.506 RR  CELL  EX_ALU|LessThan0~62|combout
    Info (332115):     16.798      1.458 RR    IC  EX_ALU|Mux31~5|datad
    Info (332115):     17.004      0.206 RR  CELL  EX_ALU|Mux31~5|combout
    Info (332115):     17.372      0.368 RR    IC  EX_ALU|Mux31~6|datad
    Info (332115):     17.578      0.206 RR  CELL  EX_ALU|Mux31~6|combout
    Info (332115):     18.877      1.299 RR    IC  MEM_Data_Memory|Data_Memory_rtl_0|auto_generated|ram_block1a27|portbaddr[0]
    Info (332115):     19.053      0.176 RR  CELL  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     83.459      3.459  R        clock network delay
    Info (332115):     83.413     -0.046     uTsu  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.053
    Info (332115): Data Required Time :    83.413
    Info (332115): Slack              :    64.360 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): To Node      : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.357      3.357  R        clock network delay
    Info (332115):      3.661      0.304     uTco  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115):      3.661      0.000 RR  CELL  IF_PC_Reg|PC_IF[0]|regout
    Info (332115):      3.661      0.000 RR    IC  IF_PC_Mux|Next_PC_IF[0]~0|datac
    Info (332115):      4.054      0.393 RR  CELL  IF_PC_Mux|Next_PC_IF[0]~0|combout
    Info (332115):      4.054      0.000 RR    IC  IF_PC_Reg|PC_IF[0]|datain
    Info (332115):      4.162      0.108 RR  CELL  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.357      3.357  R        clock network delay
    Info (332115):      3.663      0.306      uTh  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.162
    Info (332115): Data Required Time :     3.663
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 36.933
    Info (332113): Targets: [get_clocks {Clock}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 36.933 
    Info (332113): ===================================================================
    Info (332113): Node             : MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : Clock
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           Clk
    Info (332113):      1.100      1.100 RR  CELL  Clk|combout
    Info (332113):      1.235      0.135 RR    IC  Clk~clkctrl|inclk[0]
    Info (332113):      1.235      0.000 RR  CELL  Clk~clkctrl|outclk
    Info (332113):      2.585      1.350 RR    IC  MEM_Data_Memory|Data_Memory_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      3.420      0.835 RR  CELL  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           Clk
    Info (332113):     41.100      1.100 FF  CELL  Clk|combout
    Info (332113):     41.235      0.135 FF    IC  Clk~clkctrl|inclk[0]
    Info (332113):     41.235      0.000 FF  CELL  Clk~clkctrl|outclk
    Info (332113):     42.585      1.350 FF    IC  MEM_Data_Memory|Data_Memory_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     43.420      0.835 FF  CELL  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     3.067
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    36.933
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 75.052
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    75.052         0.000 Clock 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 37.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    37.873         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 75.052
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 75.052 
    Info (332115): ===================================================================
    Info (332115): From Node    : MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]
    Info (332115): To Node      : MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.701      1.701  R        clock network delay
    Info (332115):      1.836      0.135     uTco  MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]
    Info (332115):      1.836      0.000 FF  CELL  MEM_WB_Pipeline_Stage|Instruction_WB[17]|regout
    Info (332115):      2.752      0.916 FF    IC  EX_Forward_Unit|ForwardA_EX[0]~1|datab
    Info (332115):      2.919      0.167 FF  CELL  EX_Forward_Unit|ForwardA_EX[0]~1|combout
    Info (332115):      3.026      0.107 FF    IC  EX_Forward_Unit|ForwardA_EX[0]~2|datac
    Info (332115):      3.155      0.129 FF  CELL  EX_Forward_Unit|ForwardA_EX[0]~2|combout
    Info (332115):      3.262      0.107 FF    IC  EX_Forward_Unit|ForwardA_EX[0]~5|datac
    Info (332115):      3.364      0.102 FF  CELL  EX_Forward_Unit|ForwardA_EX[0]~5|combout
    Info (332115):      3.697      0.333 FF    IC  EX_Forward_A|Mux31~1|datac
    Info (332115):      3.799      0.102 FF  CELL  EX_Forward_A|Mux31~1|combout
    Info (332115):      4.148      0.349 FF    IC  EX_ALU|LessThan0~1|dataa
    Info (332115):      4.291      0.143 FR  CELL  EX_ALU|LessThan0~1|cout
    Info (332115):      4.291      0.000 RR    IC  EX_ALU|LessThan0~3|cin
    Info (332115):      4.325      0.034 RF  CELL  EX_ALU|LessThan0~3|cout
    Info (332115):      4.325      0.000 FF    IC  EX_ALU|LessThan0~5|cin
    Info (332115):      4.359      0.034 FR  CELL  EX_ALU|LessThan0~5|cout
    Info (332115):      4.359      0.000 RR    IC  EX_ALU|LessThan0~7|cin
    Info (332115):      4.393      0.034 RF  CELL  EX_ALU|LessThan0~7|cout
    Info (332115):      4.393      0.000 FF    IC  EX_ALU|LessThan0~9|cin
    Info (332115):      4.427      0.034 FR  CELL  EX_ALU|LessThan0~9|cout
    Info (332115):      4.427      0.000 RR    IC  EX_ALU|LessThan0~11|cin
    Info (332115):      4.461      0.034 RF  CELL  EX_ALU|LessThan0~11|cout
    Info (332115):      4.461      0.000 FF    IC  EX_ALU|LessThan0~13|cin
    Info (332115):      4.495      0.034 FR  CELL  EX_ALU|LessThan0~13|cout
    Info (332115):      4.495      0.000 RR    IC  EX_ALU|LessThan0~15|cin
    Info (332115):      4.586      0.091 RF  CELL  EX_ALU|LessThan0~15|cout
    Info (332115):      4.586      0.000 FF    IC  EX_ALU|LessThan0~17|cin
    Info (332115):      4.620      0.034 FR  CELL  EX_ALU|LessThan0~17|cout
    Info (332115):      4.620      0.000 RR    IC  EX_ALU|LessThan0~19|cin
    Info (332115):      4.654      0.034 RF  CELL  EX_ALU|LessThan0~19|cout
    Info (332115):      4.654      0.000 FF    IC  EX_ALU|LessThan0~21|cin
    Info (332115):      4.688      0.034 FR  CELL  EX_ALU|LessThan0~21|cout
    Info (332115):      4.688      0.000 RR    IC  EX_ALU|LessThan0~23|cin
    Info (332115):      4.722      0.034 RF  CELL  EX_ALU|LessThan0~23|cout
    Info (332115):      4.722      0.000 FF    IC  EX_ALU|LessThan0~25|cin
    Info (332115):      4.756      0.034 FR  CELL  EX_ALU|LessThan0~25|cout
    Info (332115):      4.756      0.000 RR    IC  EX_ALU|LessThan0~27|cin
    Info (332115):      4.790      0.034 RF  CELL  EX_ALU|LessThan0~27|cout
    Info (332115):      4.790      0.000 FF    IC  EX_ALU|LessThan0~29|cin
    Info (332115):      4.824      0.034 FR  CELL  EX_ALU|LessThan0~29|cout
    Info (332115):      4.824      0.000 RR    IC  EX_ALU|LessThan0~31|cin
    Info (332115):      4.908      0.084 RF  CELL  EX_ALU|LessThan0~31|cout
    Info (332115):      4.908      0.000 FF    IC  EX_ALU|LessThan0~33|cin
    Info (332115):      4.942      0.034 FR  CELL  EX_ALU|LessThan0~33|cout
    Info (332115):      4.942      0.000 RR    IC  EX_ALU|LessThan0~35|cin
    Info (332115):      4.976      0.034 RF  CELL  EX_ALU|LessThan0~35|cout
    Info (332115):      4.976      0.000 FF    IC  EX_ALU|LessThan0~37|cin
    Info (332115):      5.010      0.034 FR  CELL  EX_ALU|LessThan0~37|cout
    Info (332115):      5.010      0.000 RR    IC  EX_ALU|LessThan0~39|cin
    Info (332115):      5.044      0.034 RF  CELL  EX_ALU|LessThan0~39|cout
    Info (332115):      5.044      0.000 FF    IC  EX_ALU|LessThan0~41|cin
    Info (332115):      5.078      0.034 FR  CELL  EX_ALU|LessThan0~41|cout
    Info (332115):      5.078      0.000 RR    IC  EX_ALU|LessThan0~43|cin
    Info (332115):      5.112      0.034 RF  CELL  EX_ALU|LessThan0~43|cout
    Info (332115):      5.112      0.000 FF    IC  EX_ALU|LessThan0~45|cin
    Info (332115):      5.146      0.034 FR  CELL  EX_ALU|LessThan0~45|cout
    Info (332115):      5.146      0.000 RR    IC  EX_ALU|LessThan0~47|cin
    Info (332115):      5.237      0.091 RF  CELL  EX_ALU|LessThan0~47|cout
    Info (332115):      5.237      0.000 FF    IC  EX_ALU|LessThan0~49|cin
    Info (332115):      5.271      0.034 FR  CELL  EX_ALU|LessThan0~49|cout
    Info (332115):      5.271      0.000 RR    IC  EX_ALU|LessThan0~51|cin
    Info (332115):      5.305      0.034 RF  CELL  EX_ALU|LessThan0~51|cout
    Info (332115):      5.305      0.000 FF    IC  EX_ALU|LessThan0~53|cin
    Info (332115):      5.339      0.034 FR  CELL  EX_ALU|LessThan0~53|cout
    Info (332115):      5.339      0.000 RR    IC  EX_ALU|LessThan0~55|cin
    Info (332115):      5.373      0.034 RF  CELL  EX_ALU|LessThan0~55|cout
    Info (332115):      5.373      0.000 FF    IC  EX_ALU|LessThan0~57|cin
    Info (332115):      5.407      0.034 FR  CELL  EX_ALU|LessThan0~57|cout
    Info (332115):      5.407      0.000 RR    IC  EX_ALU|LessThan0~59|cin
    Info (332115):      5.441      0.034 RF  CELL  EX_ALU|LessThan0~59|cout
    Info (332115):      5.441      0.000 FF    IC  EX_ALU|LessThan0~61|cin
    Info (332115):      5.475      0.034 FR  CELL  EX_ALU|LessThan0~61|cout
    Info (332115):      5.475      0.000 RR    IC  EX_ALU|LessThan0~62|cin
    Info (332115):      5.637      0.162 RR  CELL  EX_ALU|LessThan0~62|combout
    Info (332115):      6.050      0.413 RR    IC  EX_ALU|Mux31~5|datad
    Info (332115):      6.107      0.057 RR  CELL  EX_ALU|Mux31~5|combout
    Info (332115):      6.210      0.103 RR    IC  EX_ALU|Mux31~6|datad
    Info (332115):      6.267      0.057 RR  CELL  EX_ALU|Mux31~6|combout
    Info (332115):      6.627      0.360 RR    IC  MEM_Data_Memory|Data_Memory_rtl_0|auto_generated|ram_block1a27|portbaddr[0]
    Info (332115):      6.709      0.082 RR  CELL  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     81.762      1.762  R        clock network delay
    Info (332115):     81.761     -0.001     uTsu  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.709
    Info (332115): Data Required Time :    81.761
    Info (332115): Slack              :    75.052 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.203
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.203 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): To Node      : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.732      1.732  R        clock network delay
    Info (332115):      1.867      0.135     uTco  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115):      1.867      0.000 RR  CELL  IF_PC_Reg|PC_IF[0]|regout
    Info (332115):      1.867      0.000 RR    IC  IF_PC_Mux|Next_PC_IF[0]~0|datac
    Info (332115):      2.043      0.176 RR  CELL  IF_PC_Mux|Next_PC_IF[0]~0|combout
    Info (332115):      2.043      0.000 RR    IC  IF_PC_Reg|PC_IF[0]|datain
    Info (332115):      2.083      0.040 RR  CELL  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.732      1.732  R        clock network delay
    Info (332115):      1.880      0.148      uTh  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.083
    Info (332115): Data Required Time :     1.880
    Info (332115): Slack              :     0.203 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 37.873
    Info (332113): Targets: [get_clocks {Clock}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 37.873 
    Info (332113): ===================================================================
    Info (332113): Node             : MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : Clock
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           Clk
    Info (332113):      0.548      0.548 RR  CELL  Clk|combout
    Info (332113):      0.614      0.066 RR    IC  Clk~clkctrl|inclk[0]
    Info (332113):      0.614      0.000 RR  CELL  Clk~clkctrl|outclk
    Info (332113):      1.355      0.741 RR    IC  MEM_Data_Memory|Data_Memory_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      1.762      0.407 RR  CELL  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           Clk
    Info (332113):     40.548      0.548 FF  CELL  Clk|combout
    Info (332113):     40.614      0.066 FF    IC  Clk~clkctrl|inclk[0]
    Info (332113):     40.614      0.000 FF  CELL  Clk~clkctrl|outclk
    Info (332113):     41.355      0.741 FF    IC  MEM_Data_Memory|Data_Memory_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     41.762      0.407 FF  CELL  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    37.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 423 megabytes
    Info: Processing ended: Tue Sep 09 01:30:05 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


