# *第 9 章*：指令选择

到目前为止使用的 LLVM IR 仍然需要转换为机器指令。 这称为**指令选择**，通常缩写为**ISEL**。 指令选择是目标后端的重要组成部分，LLVM 有三种不同的指令选择方法：选择 DAG、快速指令选择和全局指令选择。

在本章中，您将学习以下主题：

*   了解 LLVM 目标后端结构，这将向您介绍目标后端执行的任务，并检查要运行的机器过程。
*   使用**机器 IR**(**Mir**)测试和调试后端，这有助于您在指定的 PASS 之后输出 MIR，并在 MIR 文件上运行 PASS。
*   指令选择的工作原理，了解 LLVM 执行指令选择的不同方式。
*   支持新的机器指令，您可以在其中添加新的机器指令，并使其可供指令选择使用。

在本章结束时，您将了解目标后端是如何构建的，以及指令选择是如何工作的。 您还将获得将当前不支持的机器指令添加到汇编器和指令选择，以及如何测试添加的知识。

# 技术要求

要查看图形可视化，必须安装**Graphviz**软件，该软件可从[https://graphviz.org/](https://graphviz.org/)下载。 源代码可以在[http://gitlab.com/graphviz/graphviz/](http://gitlab.com/graphviz/graphviz/)上找到。

本章的源代码可在[https://github.com/PacktPublishing/Learn-LLVM-12/tree/master/Chapter09](https://github.com/PacktPublishing/Learn-LLVM-12/tree/master/Chapter09)上找到

您可以在[https://bit.ly/3nllhED](https://bit.ly/3nllhED)上找到动作视频中的代码。

# 了解 LLVM 目标后端结构

在对 LLVM IR 进行优化之后，选择的 LLVM 目标用于从它生成机器码。 其中，在目标后端执行以下任务：

1.  构造用于指令选择的**有向无环图**(**DAG**)，通常称为**选择 DAG**。
2.  选择与 IR 代码对应的机器指令。
3.  所选机器指令以最佳顺序排序。
4.  虚拟寄存器被机器寄存器替换。
5.  函数中添加了序言和尾声代码。
6.  基本块以最佳顺序排序。
7.  运行特定于目标的通道。
8.  发出目标代码或程序集。

所有这些步骤都作为机器函数通道实现，派生自`MachineFunctionPass`类。 这是`FunctionPass`类的子类，`FunctionPass`类是旧的 PASS 管理器使用的基类之一。 从 LLVM 12 开始，机器功能传球到新的传球管理器的转换仍在进行中。

在所有这些步骤中，LLVM 指令都会经历转换。 在代码级别，LLVM IR 指令由`Instruction`类的实例表示。 在指令选择阶段，它被转换为`MachineInstr`实例。 这是一个更接近实际机器级别的表示。 它已经包含对目标有效的指令，但仍在虚拟寄存器上操作(直到寄存器分配)，还可以包含某些伪指令。 指令选择之后的过程对此进行了优化，最后创建了`MCInstr`的一个实例，它是真实机器指令的表示形式。 可以将`MCInstr`实例写入对象文件或打印为程序集代码。

若要浏览后端过程，可以创建一个包含以下内容的小 IR 文件：

```cpp
define i16 @sum(i16 %a, i16 %b) {
  %res = add i16 %a, 3
  ret i16 %res
}
```

将此代码另存为`sum.ll`。 使用 LLVM 静态编译器`llc`为 MIPS 架构编译它。 此工具将 LLVM IR 编译为汇编文本或目标文件。 可以在命令行上使用`–mtriple`选项覆盖针对的目标平台编译。 使用`–debug-pass=Structure`选项调用`llc`工具：

```cpp
$ llc -mtriple=mips-linux-gnu -debug-pass=Structure < sum.ll
```

除了生成的汇编代码外，您还将看到一长串要运行的机器通道。 其中，`MIPS DAG->DAG Pattern Instruction Selection`遍执行指令选择，`Mips Delay Slot Filler`是特定于目标的遍，清理前的最后一遍`Mips Assembly Printer`负责打印汇编代码。 在所有这些过程中，指令选择过程是最有趣的过程，我们将在下一节详细介绍它。

# 使用 MIR 对后端进行测试和调试

您在前面的小节中看到，在目标后端运行了许多遍。 然而，这些通道中的大多数不是在 LLVM IR 上运行，而是在 MIR 上运行。 这是一种与目标相关的指令表示形式，因此比 LLVM IR 更低级。 它仍然可以包含对虚拟寄存器的引用，因此它还不是目标 CPU 的纯指令。

例如，要查看 IR 级别的优化，您可以告诉`llc`在每次传递后转储 IR。 这不适用于后端的机器过程，因为它们在 IR 上不起作用。 相反，和平号也有类似的目的。

MIR 是当前模块中机器指令当前状态的文本表示。 它使用 YAML 格式，允许序列化和反序列化。 其基本思想是，您可以在某个点停止 PASS 管道，并以 YAML 格式检查状态。 您还可以修改 YAML 文件，或创建自己的文件，并传递它，然后检查结果。 这使得调试和测试变得容易。

让我们来看看和平号。 使用`--stop-after=finalize-isel`选项和我们之前使用的测试输入文件运行`llc`工具：

```cpp
$ llc -mtriple=mips-linux-gnu \
        -stop-after=finalize-isel < sum.ll
```

这指示`llc`在指令选择完成后转储MIR。 缩短的输出如下所示：

```cpp
---
name:                 sum
body:                  |
  bb.0 (%ir-block.0):
     liveins: $a0, $a1
     %1:gpr32 = COPY $a1
     %0:gpr32 = COPY $a0
     %2:gpr32 = ADDu %0, %1
     $v0 = COPY %2
     RetRA implicit $v0
... 
```

您可以立即注意到几个属性。 首先，混合了虚拟寄存器(如`%0`)和真实机器寄存器(如`$a0`)。 其原因来自于 ABI 的降低。 为了可以跨不同的编译器和语言移植，函数遵循调用约定，这是**应用二进制接口**(**ABI**)的部分。 输出是针对 MIPS 机器上的 Linux 系统。 按照系统使用的调用约定，第一个参数被传递到寄存器`$a0`。 因为 MIR 输出是在指令选择之后但在寄存器分配之前生成的，所以您仍然可以看到虚拟寄存器的使用。

在 MIR 文件中使用机器指令`ADDu`，而不是来自 LLVM IR 的`add`指令。 您还可以看到虚拟寄存器附加了一个注册调用，在本例中为`gpr32`。 MIPS 架构上没有 16 位寄存器，因此必须使用 32 位寄存器。

`bb.0`标签指的是第一个基本块，标签之后的缩进内容是基本块的一部分。 第一个语句指定进入基本块时有效的寄存器。 在此之后，请按照说明进行操作。 在本例中，只有`$a0`和`$a1`这两个参数在进入时是活动的。

在 MIR 文件中还有许多其他细节。 您可以在位于[https://llvm.org/docs/MIRLangRef.html](https://llvm.org/docs/MIRLangRef.html)的 LLVM Mir 文档中阅读有关它们的信息。

您遇到的一个问题是如何找出 PASS 的名称，特别是如果您只需要检查该 PASS 之后的输出而不积极处理它。 将`-debug-pass=Structure`选项与`llc`一起使用时，激活刀路的选项打印在顶部。 例如，如果您想要在通过`Mips Delay Slot Filler`之前停止，那么您需要查看打印的列表，希望能找到`-mips-delay-slot-filler`选项，该选项也给出了传递的名称。

MIR 文件格式的主要应用是帮助测试目标后端中的机器通道。 使用带有`--stop-after option`的`llc`，可以在指定的传递之后获得 MIR。 通常，您将使用它作为预期测试用例的基础。 您注意到的第一件事是 MIR 输出非常冗长。 例如，许多字段为空。 要减少这种混乱，可以将`-simplify-mir`选项添加到`llc`命令行。

您可以根据测试用例的需要保存和更改 MIR。 `llc`工具可以运行一次，这是使用 MIR 文件进行测试的完美匹配。 让我们假设您喜欢测试`MIPS Delay Slot Filler`通道。 延迟槽是 MIPS 或 SPARC 等 RISC 体系结构的特殊属性：总是执行跳转后的下一条指令。 因此，编译器必须确保在每次跳转之后都有合适的指令，并且此遍执行此任务。

我们在运行 PASS 之前生成 MIR：

```cpp
$ llc -mtriple=mips-linux-gnu \
        -stop-before=mips-delay-slot-filler -simplify-mir \
        < sum.ll  >delay.mir
```

输出要小得多，因为我们使用了`-simplify-mir`选项。 函数的主体现在如下所示：

```cpp
body:                  |
  bb.0 (%ir-block.0):
     liveins: $a0, $a1
     renamable $v0 = ADDu killed renamable $a0,
                             killed renamable $a1
     PseudoReturn undef $ra, implicit $v0
```

最值得注意的是，您将看到`ADDu`指令，后跟返回的伪指令。

使用`delay.ll`文件作为输入，我们现在运行延迟槽填充过程：

```cpp
$ llc -mtriple=mips-linux-gnu \
        -run-pass=mips-delay-slot-filler -o - delay.mir
```

现在将输出中的函数与前面的函数进行比较：

```cpp
body:                  |
  bb.0 (%ir-block.0):
     PseudoReturn undef $ra, implicit $v0 {
        renamable $v0 = ADDu killed renamable $a0,
                                killed renamable $a1
     }
```

您可以看到，返回的`ADDu`和伪指令已经改变了顺序，现在`ADDu`指令嵌套在返回中：PASS 将`ADDu`指令标识为适合延迟槽。

如果延迟槽的概念对您来说是新的，您还需要查看生成的组件，您可以使用`llc`轻松地生成该组件：

```cpp
$ llc -mtriple=mips-linux-gnu < sum.ll
```

输出包含很多细节，但是借助基本块的`bb.0`名称，您可以很容易地找到为其生成的汇编代码：

```cpp
# %bb.0:
           jr        $ra
           addu     $2, $4, $5
```

的确，指令的顺序改变了！

有了这些知识，我们来看看目标后端的核心，并检查机器指令选择是如何在 LLVM 中执行的。

# 指令选择如何工作

LLVM 后端的任务是从 LLVM IR 创建机器指令。 此过程称为**指令选择**或**降低**。 受尽可能自动化这项任务的想法的激励，LLVM 开发人员发明了 TableGen 语言来捕获目标描述的所有细节。 在深入研究指令选择算法之前，我们首先看一下这种语言。

## 使用 TableGen 语言指定目标描述

机器指令有很多属性：汇编程序和反汇编程序使用的助记符、在内存中表示指令的位模式、输入和输出操作数，等等。 LLVM 开发人员决定在一个地方捕获所有这些信息，即**目标描述**。 一种新的语言，**TableGen 语言**就是为了这个目的而发明的。 其想法是使用代码生成器从目标描述创建各种源代码片段，然后可以在不同的工具中使用这些片段。 目标描述存储在使用`.td`后缀的文件中。

原则上，TableGen 语言非常简单。 您所能做的就是定义记录。 **记录**具有唯一的名称，并且包含一个值列表和一个超类列表。 **定义**是其中定义了所有值的记录，而**类**是可以具有未定义值的记录。 类的主要目的是拥有一个抽象记录，可用于构建其他抽象或具体记录。 例如，`Register`类定义寄存器的公共属性，您可以定义寄存器`R0`的具体记录：

```cpp
class Register {
  string name;
}
def R0 : Register {
  let name = "R0";
  string altName = "$0";
}
```

您可以使用`let`关键字覆盖一个值。

TableGen 语言有很多语法优势，可以使处理记录变得更容易。 一个类可以有一个模板参数，例如：

```cpp
class Register<string n> {
  string name = n;
}
def R0 : Register<"R0"> {
  string altName = "$0";
}
```

TableGen 语言是静态类型的，您必须指定每个值的类型。 以下是一些受支持的类型：

*   `bit`：一位
*   `int`：64 位整数值
*   `bits<n>`：整型，由*n*位组成
*   `string`：字符串
*   `list<t>`：类型为`t`的元素列表
*   `dag`：**有向无环图**(**DAG**；由指令选择使用)

类的名称也可以用作类型。 例如，`list<Register>`指定`Register`类的元素列表。

该语言允许包含带有`include`关键字的其他文件。 对于条件编译，支持预处理器指令`#define`、`#ifdef`和`#ifndef`。

LLVM中的 TableGen 库可以解析用 TableGen 语言编写的文件，并创建记录的内存表示形式。 您可以使用该库创建自己的生成器。

LLVM 自带名为`llvm-tblgen`的生成器工具和一些`.td`文件。 后端的目标描述首先包括`llvm/Target/Target.td`文件。 此文件定义`Register`、`Target`或`Processor`等类。 `llvm-tblgen`工具知道这些类，并从定义的记录生成 C++ 代码。

让我们以 MIPS 后端为例来看看。 目标描述位于`llvm/lib/Target/Mips`文件夹的`Mips.td`文件中。 该文件包括前面提到的`Target.td`文件。 它还定义了目标功能，例如：

```cpp
def FeatureMips64r2
  : SubtargetFeature<"mips64r2", "MipsArchVersion", 
                     "Mips64r2", "Mips64r2 ISA Support",
                     [FeatureMips64, FeatureMips32r2]>;
```

这些功能稍后用于定义 CPU 型号，例如：

```cpp
def : Proc<"mips64r2", [FeatureMips64r2]>;
```

还包括定义寄存器、指令、调度模型等的其他文件。

`llvm-tblgen`工具可以显示此目标描述定义的记录。 如果您在`build`目录中，则以下命令会将记录打印到控制台：

```cpp
$ bin/llvm-tblgen \
  -I../llvm-project/llvm/lib/Target/Mips/ \
  -I../llvm-project/llvm/include \
  ../llvm-project/llvm/lib/Target/Mips/Mips.td
```

与 Clang 类似，`–I`选项在包含文件时添加要搜索的目录。 查看记录有助于调试。 该工具的真正目的是从记录生成 C++ 代码。 例如，使用`-gen-subtarget`选项，将解析`llc`的`–mcpu=`和`–mtarget=`选项所需的数据发送到控制台：

```cpp
$ bin/llvm-tblgen \
  -I../llvm-project/llvm/lib/Target/Mips/ \
  -I../llvm-project/llvm/include \
  ../llvm-project/llvm/lib/Target/Mips/Mips.td \
  -gen-subtarget
```

将该命令生成的代码保存在一个文件中，并探索如何在生成的代码中使用特性和 CPU！

指令的编码通常遵循几种模式。 因此，指令的定义被分成定义位编码和指令的具体定义的类。 MIPS 指令的编码位于文件`llvm/Target/Mips/MipsInstrFormats.td`中。 让我们来看看`ADD_FM`格式的定义：

```cpp
class ADD_FM<bits<6> op, bits<6> funct> : StdArch {
  bits<5> rd;
  bits<5> rs;
  bits<5> rt;
  bits<32> Inst;
  let Inst{31-26} = op;
  let Inst{25-21} = rs;
  let Inst{20-16} = rt;
  let Inst{15-11} = rd;
  let Inst{10-6}  = 0;
  let Inst{5-0}   = funct;
}
```

在记录体中，定义了几个个新位字段：`rd`、`rs`等。 它们用于覆盖`Inst`字段的一部分，该字段保存指令的位模式。 `rd`、`rs`和`rt`位字段编码指令操作的寄存器，`op`和`funct`参数表示操作码和函数编号。 `StdArch`超类只添加一个字段，声明此格式遵循标准编码。

MIPS 目标中的大多数指令编码没有引用 DAG 节点，也没有指定程序集助记符。 为此定义了一个单独的类。 MIPS 体系结构中的指令之一是`nor`指令，它计算第一个和第二个输入寄存器的位或，反转结果的位，并将结果分配给输出寄存器。 此指令有几种变体，下面的`LogicNOR`类有助于多次避免相同的定义：

```cpp
class LogicNOR<string opstr, RegisterOperand RO>:
  InstSE<(outs RO:$rd), (ins RO:$rs, RO:$rt),
            !strconcat(opstr, "\t$rd, $rs, $rt"),
            [(set RO:$rd, (not (or RO:$rs, RO:$rt)))],
            II_NOR, FrmR, opstr> {
  let isCommutable = 1;
}
```

哇，简单的记录概念现在看起来很复杂。 让我们仔细分析一下这个定义。 该类派生自`InstSE`类，该类始终用于标准编码的指令。 如果您继续遵循超类层次结构，那么您会看到这个类派生自`Instruction`类，它是表示目标指令的预定义类。 `(outs RO:$rd)`参数将最终指令的结果定义为 DAG 节点。 `RO`部分引用与`LogicNOR`类同名的参数，表示寄存器操作数。 `$rd`是要使用的寄存器。 这是稍后将放入指令编码的`rd`字段中的值。 第二个参数定义指令将操作的值。 总之，这个类用于在三个寄存器上操作的指令。 参数`!strconcat(opstr, "\t$rd, $rs, $rt")`汇编指令的文本表示形式。 `!strconcat`运算符是 TableGen 的预定义功能，用于连接两个字符串。 您可以在《TableGen 程序员指南》中查找所有预定义的运算符：[https://llvm.org/docs/TableGen/ProgRef.html](https://llvm.org/docs/TableGen/ProgRef.html)。

它遵循模式定义，类似于`nor`指令的文本描述，并描述此指令的计算。 模式的第一个元素是操作，后跟逗号分隔的操作数列表。 操作数引用 DAG 参数中的寄存器名称，还指定 LLVM IR 值类型。 LLVM 有一组预定义的运算符，比如`add`和`and`，可以在模式中使用。 运算符属于`SDNode`类，也可以用作参数。 您可以在文件`llvm/Target/TargetSelectionDAG.td`中查找预定义运算符。

`II_NOR`参数指定调度模型中使用的行程类别，`FrmR`参数是为标识该指令格式而定义的值。 最后，将`opstr`助记符传递给超类。 这个类的主体非常简单：它只指定`nor`操作是可交换的，这意味着操作数的顺序可以交换。

最后，以 64 位模式下的`nor`指令为例，此类用于定义指令的记录：

```cpp
def NOR64 : LogicNOR<"nor", GPR64Opnd>, ADD_FM<0, 0x27>,                                    
                              GPR_64;
```

这是的最终定义，可以从`def`关键字识别。 它使用`LogicNOR`类定义 DAG 操作数和模式，使用`ADD_FM`类指定二进制指令编码。 附加的`GPR_64`谓词确保只有在 64 位寄存器可用时才使用此指令。

开发人员努力避免重复定义多次，一种常用的方法是使用`multiclass`类。 `multiclass`类可以一次定义多条记录。

例如，MIPS CPU 的浮点单元可以与单精度或双精度浮点值执行加法。 这两条指令的定义非常相似，因此定义了一个`multiclass`类来同时创建两条指令：

```cpp
multiclass ADDS_M<…> {
  def _D32 : ADDS_FT<…>, FGR_32;
  def _D64 : ADDS_FT<…>, FGR_64;
}
```

`ADDS_FT`类定义指令格式，类似于`LogicNOR`类。 `FGR_32`和`FGR_64`谓词用于在编译时决定可以使用哪条指令。 重点是`_D32`和`_D64`记录的定义。 这些是记录的模板。 然后使用关键字`defm`定义指令记录：

```cpp
defm FADD : ADDS_M<…>;
```

这一次定义了多类中的两条记录，并为它们指定了名称`FADD_D32`和`FADD_D64`。 这是一种非常有效的避免代码重复的方法，经常在目标描述中使用，但与其他 TableGen 功能结合使用时，可能会导致非常隐晦的定义。

了解了目标描述的组织方式后，我们现在可以在下一节中探索指令选择。

## 使用选择 DAG 进行指令选择

LLVM 将 IR 转换为机器指令的标准方式是通过 DAG。 使用与目标描述中提供的模式的模式匹配并使用定制代码，IR 指令被转换为机器指令。 这种方法并不像听起来那么简单：IR 基本上是独立于目标的，并且可能包含目标上不支持的数据类型。 例如，表示单个位的`i1`类型在大多数目标上都不是有效类型。

SelectionDAG 由文件`llvm/CodeGen/SelectionDAGNodes.h`中定义的`SDNode`类型的节点组成。 节点表示的操作称为`OpCode`，目标无关的代码在文件`llvm/CodeGen/ISDOpcodes.h`中定义。 除了运算之外，节点还存储操作数及其生成的值。

节点的值和操作数形成数据流依赖关系。 控制流依赖关系由具有特殊类型`MVT::Other`的链边表示。 这使得可以保持具有副作用的指令的顺序，例如加载指令。

使用选择 DAG 的指令选择通过以下步骤执行：

1.  构建了 DAG。
2.  DAG 已优化。
3.  DAG 中的类型已合法化。
4.  DAG 已优化。
5.  DAG 中的操作是合法化的。
6.  DAG 已优化。
7.  此时将选择说明。
8.  说明书是按顺序排列的。

让我们研究一下如何遵循每个步骤对选择 DAG 所做的更改。

### 如何遵循教学选择流程

您可以通过两种不同的方式查看指令选择的工作。 如果将`–debug-only=isel`选项传递给`llc`工具，则每个步骤的结果将以文本格式打印。 如果您需要调查为什么选择机器指令，这将是一个很大的帮助。 例如，运行以下命令以查看*了解 LLVM 目标后端结构*部分中的`sum.ll`文件的输出：

```cpp
$ llc -mtriple=mips-linux-gnu -debug-only=isel < sum.ll
```

这打印了大量信息。 在输出的顶部，您可以看到为输入初始创建的 DAG 的说明：

```cpp
Initial selection DAG: %bb.0 'sum:'
SelectionDAG has 12 nodes:
  t0: ch = EntryToken
              t2: i32,ch = CopyFromReg t0, Register:i32 %0
           t5: i16 = truncate t2
              t4: i32,ch = CopyFromReg t0, Register:i32 %1
           t6: i16 = truncate t4
        t7: i16 = add t5, t6
     t8: i32 = any_extend t7
  t10: ch,glue = CopyToReg t0, Register:i32 $v0, t8
  t11: ch = MipsISD::Ret t10, Register:i32 $v0, t10:1 
```

与上一节的 MIR 输出一样，您可以在这里看到`CopyFromReg`指令，这些指令将 ABI 使用的寄存器的内容传输到虚拟节点。 `truncate`节点是必需的，因为该示例使用 16 位值，但 MIPS 体系结构仅本机支持 32 位值。 在 16 位虚拟寄存器上执行`add`操作，结果被扩展并返回给调用方。 对于上面提到的每个步骤都会打印这样一个部分。

LLVM 还可以在*Graphviz*软件的帮助下生成选择 DAG 的可视化。 如果将`–view-dag-combine1-dags`选项传递给`llc`工具，则会打开一个窗口，显示构建的 DAG。 例如，使用前面的小文件运行`llc`：

```cpp
$ llc -mtriple=mips-linux-gnu  –view-dag-combine1-dags sum.ll
```

在 Windows PC 上运行时，您会看到 DAG：

![Figure 9.1 – Constructed selection DAG for the sum.ll file ](img/Figure_9.1_B15647.jpg)

图 9.1-为 sum.ll 文件构造选择 DAG

一定要比较文本表示法和此图包含的信息是否相同。 `EntryToken`是 DAG 的开始，`GraphRoot`是最后一个节点。 控制流的链用蓝色虚线箭头标记。 黑色箭头表示数据流。 红色箭头将节点粘合在一起，防止它们重新排序。 即使对于中等大小的函数，图形也可能变得非常大。 与使用`–debug-only=isel`选项的文本输出相比，它不包含更多或其他信息，只是表示更舒适。 您还可以在其他时间点生成图表，例如：

*   添加`--view-legalize-types-dags`选项以在键入合法化之前查看 DAG。
*   添加`–view-isel-dags`选项以查看选择说明。

您可以使用`--help-hidden`选项查看所有可用选项来查看 DAG。 因为 DAG 可能会变得很大且令人困惑，所以您可以使用`-filter-view-dags`选项将渲染限制为一个基本块。

### 检查指令选择

知道了如何可视化 DAG 之后，我们现在可以深入研究细节了。 选择 DAG 是根据 IR 构建的。 对于 IR 中的每个函数，`SelectionDAG`类的一个实例由`SelectionDAGBuilder`类填充。 在此步骤中没有执行特殊的优化。 然而，目标需要提供一些函数来降低调用、参数处理、返回跳转等。 为此，目标必须实现`TargetLowering`接口。 在目标文件夹内，源文件通常位于`XXXISelLowering.h`和`XXXISelLowering.cpp`文件中。 `TargetLowering`接口的实现提供了指令过程所需的所有信息，例如，目标上支持哪些数据类型和哪些操作。

优化步骤运行几次。 优化器执行简单的优化，例如识别支持这些操作的目标上的旋转。 这里的基本原理是生成一个经过清理的 DAG，从而简化了其他步骤。

在类型合法化步骤中，目标上不支持的类型将替换为支持的类型。 例如，如果目标本身仅支持 32 位宽的整数，则必须通过符号或零扩展将较小的值转换为 32 位。 这就是，称为**促进**。 如果此目标无法处理 64 位值，则必须将该值拆分为对 32 位值。 这称为**扩展**。 向量类型的处理方式类似。 向量类型可以用其他元素进行扩展，也可以分成几个值。 例如，一个有四个值的向量可以拆分为两个向量，每个向量有两个值。 如果拆分过程以单个值结束，则找不到合适的向量，而改为使用标量类型。 这就是，称为**标量化**。 有关支持的类型的信息在`TargetLowering`接口的特定于目标的实现中配置。 类型合法化后，选择 DAG 具有`sum.ll`文件的文本表示：

```cpp
Optimized type-legalized selection DAG: %bb.0 'sum:'
SelectionDAG has 9 nodes:
  t0: ch = EntryToken
        t2: i32,ch = CopyFromReg t0, Register:i32 %0
        t4: i32,ch = CopyFromReg t0, Register:i32 %1
     t12: i32 = add t2, t4
  t10: ch,glue = CopyToReg t0, Register:i32 $v0, t12
  t11: ch = MipsISD::Ret t10, Register:i32 $v0, t10:1
```

如果将其与初始构造的 DAG 进行比较，则此处仅使用 32 位寄存器。 升级了 16 位值，因为本机仅支持 32 位值。

操作合法化类似于类型合法化。 这一步是必要的，因为并非所有操作都受目标支持，或者即使目标本身支持一种类型，也不一定对所有操作都有效。 例如，并非所有目标都有用于人口计数的本机指令。 在这种情况下，操作将被一系列操作替换以实现功能。 如果该类型不适合该操作，则可以将该类型升级为更大的类型。 后端作者也可以提供自定义代码。 如果合法化操作设置为`Custom`，则为这些操作调用`TargetLowering`类中的`LowerOperation()`方法。 然后，该方法必须创建操作的合法版本。 在`sum.ll`示例中，`add`操作已经合法，因为平台支持添加两个 23 位寄存器，并且没有任何更改。

在类型和操作合法化之后，指令选择就会发生。 很大一部分选择是自动化的。 请记住，在上一节中，您在指令描述中提供了模式。 根据这些描述，模式匹配器由`llvm-tblgen`工具生成。 基本上，模式匹配器尝试查找与当前 DAG 节点匹配的模式。 然后将选择与该模式相关联的指令。 模式匹配器被实现为字节码解释器。 解释器的可用代码在`llvm/CodeGen/SelectionDAGISel.h`头文件中定义。 `XXXISelDAGToDAG`类实现目标的指令选择。 为每个 DAG 节点调用`Select()`方法。 默认情况下，调用生成的匹配器，但您也可以为它未处理的情况添加代码。

值得注意的是，在选择 DAG 节点和所选指令之间不存在一对一关系。 一个 DAG 节点可以展开成几条指令，几个 DAG 节点可以折叠成一条指令。 前者的一个例子是合成即时值。 特别是在 RISC 体系结构上，立即值的位长受到限制。 32 位目标可能仅支持 16 位长度的嵌入式立即值。 要执行需要 32 位常量值的操作，通常将其拆分为两个 16 位值，然后生成两个或更多使用 16 位值的指令。 其中，您可以在 MIPS 目标中找到相应的模式。 位域指令是后一种情况的常见示例：`and`、`or`和`shift`DAG 节点的组合通常可以与特殊的位域指令相匹配，从而导致两个或更多 DAG 节点只有一条指令。

通常，可以在目标描述中指定一个模式来组合两个或多个 DAG 节点。 对于使用模式不容易处理的更复杂的情况，可以将顶级节点的操作标记为需要特殊的 DAG 组合处理。 对于这些节点，将调用`XXXISelLowering`类中的`PerformDAGCombine()`方法。 然后，您可以检查任意复杂模式，如果找到匹配项，则可以返回表示组合 DAG 节点的操作。 在为 DAG 节点运行生成的匹配器之前调用此方法。

您可以按照`sum.ll`文件打印输出中的指令选择过程进行操作。 对于`add`操作，您会发现以下行：

```cpp
ISEL: Starting selection on root node: t12: i32 = add t2, t4
ISEL: Starting pattern match
  Initial Opcode index to 27835
  …
  Morphed node: t12: i32 = ADDu t2, t4
ISEL: Match complete!
```

索引号指向生成的匹配器的数组。 起始位置为索引`27835`(一个随版本变化的任意值)，在一些步骤之后，选择`ADDu`指令。

在模式匹配之后

如果遇到模式问题，还可以通过读取生成的字节码来回溯匹配。 您可以在`build`目录中的`lib/Target/XXX/XXXGenDAGIsel.inc`文件中找到源代码。 您可以在文本编辑器中打开该文件，然后搜索前面输出中的索引。 每行都带有索引号前缀，因此您可以很容易地在数组中找到正确的位置。 使用的谓词也会打印为注释，因此它们可以帮助您理解为什么没有选择某个模式。

### 将 DAG 转换为指令序列

指令选择后，代码仍为图形。 该数据结构需要扁平化，这意味着指令必须按顺序排序。 该图包含数据和控制流依赖关系，但始终存在多种可能性来对指令进行排序，以满足这些依赖关系。 我们想要的是最充分利用硬件的订单。 现代硬件可以并行发出几条指令，但总是有限制。 这种限制的一个简单示例是一条指令要求另一条指令的结果。 在这种情况下，硬件可能无法同时发出两条指令，而是按顺序执行指令。

您可以将调度模型添加到目标描述中，目标描述描述了可用设备及其属性。 例如，如果 CPU 有两个整数算术单元，则此信息将在模型中捕获。 对于每条指令，都有必要知道使用了模型的哪个部分。 有不同的方法可以做到这一点。 较新的推荐方法是使用所谓的机器指令调度器定义一个调度模型。 为此，您需要在目标描述中为每个子目标定义一条`SchedMachineModel`记录。 基本上，该模型由指令和处理器资源的输入和输出操作数的定义组成。 然后将这两个定义与延迟值关联在一起。 您可以在`llvm/Target/TargetSched.td`文件中查找此模型的预定义类型。 查看非常简单模型的 Lanai 目标和复杂调度模型的 Systemz 目标。

还有一种以所谓的行程为基础的较老的模式。 使用此模型，您可以将处理器单位定义为`FuncUnit`个记录。 使用这种单位的步骤被定义为`InstrStage`记录。 每条指令都与一个行程类相关联。 对于每个行程类，定义了由`InstrStage`条记录组成的使用的处理器流水线，以及执行所需的处理器周期数。 您可以在`llvm/Target/TargetItinerary.td`文件中找到行程模型的预定义类型。

一些目标同时使用这两种模型。 其中一个原因是发展历史的原因。 基于行程的模型是第一个添加到 LLVM 中的模型，目标开始使用该模型。 当新的机器指令调度器在 5 年多后被添加时，没有人足够在意迁移已经存在的模型。 另一个原因是，使用行程模型，您不仅可以对使用多个处理器单元的指令建模，还可以指定在哪些周期内使用这些单元。 然而，很少需要这个细节级别，如果需要的话，那么您可以参考机器指令调度程序模型来引用定义的行程，基本上也把这个信息拉到新模型中。

如果存在，则使用调度模型以最佳方式对指令进行排序。 在此步骤之后，不再需要 DAG 并将其销毁。

使用选择 DAG 执行指令选择会产生几乎最佳的结果，但在运行时间和内存使用方面是有代价的。 因此，另一种方法被开发出来，我们接下来将对其进行研究。 在下一节中，我们将介绍快速指令选择方法。

## 快速指令选择-FastISel

使用选择 DAG 进行指令选择会耗费编译时间。 如果您正在开发应用，那么编译器的运行时很重要。 您也不太关心生成的代码，因为发出完整的调试信息更为重要。 由于这些原因，LLVM 开发人员决定实现一个特殊的指令选择器，它具有快速的运行时，但生成的代码不是那么优化，并且它是，仅用于`–O0`优化级别。 该组件称为快速指令选择，或简称为**FastIsel**。

实现在`XXXFastISel`类中。 并非每个目标都支持这种指令选择方法，在这种情况下，选择 DAG 方法也适用于`–O0`。 实现很简单：特定于目标的类派生自`FastISel`类，并且必须实现几个方法。 TableGen 工具从目标描述生成所需的大部分代码。 尽管如此，实现此指令选择器仍需付出一些努力。 根本原因之一是您需要正确的调用约定，这通常很复杂。

MIPS 目标的特点是实现了快速指令选择。 您可以通过将`–fast-isel`选项传递给`llc`工具来启用快速指令选择。 使用第一节中的`sum.ll`示例文件，调用如下所示：

```cpp
$ llc -mtriple=mips-linux-gnu -fast-isel –O0 sum.ll
```

快速指令选择运行得非常快，但它是完全不同的代码路径。 一些 LLVM 开发人员决定寻找一种既能快速运行又能生成良好代码的解决方案，目标是在未来取代选择`dag`和快速指令选择器。 我们将在下一节中介绍这种方法。

## 新的全局指令选择-GlobalISel

使用选择 DAG，我们可以生成非常好的机器码。 缺点是它是一个非常复杂的软件。 这意味着它很难开发、测试和维护。 FastISel 指令选择速度快，复杂度较低，但不会产生好的代码。 除了 TableGen 生成的代码外，这两种方法都不共享太多代码。

我们能两全其美吗？ 一种指令选择算法，它是快速的，易于实现的，并且能产生好的代码？ 这就是向 LLVM 框架添加另一种指令选择算法--全局指令选择的动机。 短期目标是首先取代 FastISel，从长远来看，选择 DAG 也是如此。

全局指令选择采用的方法是在现有基础设施上构建。 整个任务被分解成一系列机器功能传递。 另一个重要的设计决策是不引入另一个中间表示，而是使用现有的`MachineInstr`类。 但是，添加了新的通用操作码。

目前的步骤顺序如下：

1.  `IRTranslator`过程使用通用操作码构建初始机器指令。
2.  `Legalizer`通道只需一步即可使类型和操作合法化。 这与选择 DAG 不同，后者使用两个不同的步骤。 真正的 CPU 架构有时很奇怪，可能只有一条指令支持某种数据类型。 选择 DAG 没有很好地处理这种情况，但是在全局指令选择的组合步骤中很容易处理这种情况。
3.  所生成的机器指令仍然在虚拟寄存器上操作。 在`RegBankSelect`过程中，选择寄存器库。 寄存器组代表 CPU 上的一种寄存器类型，例如通用寄存器。 这比目标描述中的寄存器定义更粗粒度。 重要的一点是，它将类型信息与指令相关联。 类型信息基于目标中可用的类型，因此这已经低于 LLVM IR 中的泛型类型。
4.  此时，已知类型和操作对于目标是合法的，并且类型信息与每条指令相关联。 然后，下面的`InstructionSelect`遍可以轻松地将通用指令替换为机器指令。

在全局指令选择之后，运行通常的后端过程，例如指令调度、寄存器分配和基本块放置。

全局指令选择编译为 LLVM，但默认情况下未启用。 如果要使用它，需要将`–global-isel`选项设置为`llc`或将`–mllvm global-isel`设置为`clang`。 您可以控制如果全局指令选择无法处理 IR 构造时发生的情况。 当您将`-global-isel-abort=0`选项指定给`llc`时，选择 DAG 将用作后备选项。 使用`=1`，应用终止。 为防止出现这种情况，您可以将`-global-isel-abort=0`选项指定给`llc`。 使用`=2`时，选择 DAG 用作后备选项，并打印一条诊断消息，通知您有关问题的信息。

要向目标添加全局指令选择，只需覆盖目标的`TargetPassConfig`类中的相应函数。 此类由`XXXTargetMachine`类实例化，实现通常位于同一文件中。 例如，您可以覆盖`addIRTranslator()`方法以将`IRTranslator`路添加到目标的机器路中。

开发主要在 AArch64 目标上进行，该目标目前对全局指令选择的支持最好。 包括 x86 和 Power 在内的许多其他目标也添加了对全局指令选择的支持。 这里的一个挑战是，从表描述生成的代码不是很多，因此仍然需要进行大量的手动编码。 另一个挑战是目前不支持大端目标，因此纯大端目标(如 Systemz)目前不能使用全局指令选择。 随着时间的推移，两者肯定都会有所改善。

MIPS 目标的特点是实现了全局指令选择，但前面提到的限制是它只能用于小端目标。 您可以通过将`–global-isel`选项传递给`llc`工具来启用全局指令选择。 使用第一节中的`sum.ll`示例文件，调用如下所示：

```cpp
$ llc -mtriple=mipsel-linux-gnu -global-isel sum.ll
```

请注意，目标`mipsel-linux-gnu`是小端目标。 使用 Big-endian`mips-linux-gnu`目标会导致错误消息。

全局指令选择器的工作速度比选择 DAG 快得多，并且已经比快速指令选择产生更高的代码质量。

# 支持新的机器指令

您的目标 CPU 可能具有 LLVM 尚不支持的机器指令。 例如，使用 MIPS 体系结构的制造商经常向核心 MIPS 指令集添加特殊指令。 RISC-V 指令集的规范明确允许制造商添加新指令。 或者您正在添加一个全新的后端，然后您必须添加 CPU 的指令。 在下一节中，我们将向 LLVM 后端添加对单个新机器指令的汇编器支持。

## 向汇编器添加新指令并生成代码

新的机器指令通常是绑定到某个 CPU 功能。 则仅当用户使用到`llc`的`--mattr=`选项选择了特征时，才能识别新指令。

例如，我们将向 MIPS 后端添加一条新机器指令。 假想的新机器指令首先将两个输入寄存器`$2`和`$3`的值平方，然后将两个平方之和分配给输出寄存器`$1`：

```cpp
sqsumu $1, $2, $3
```

指令名为`sqsumu`，派生自平方和运算。 名称中的最后一个`u`表示该指令对无符号整数起作用。

我们首先添加的 CPU 特性称为`sqsum`。 这将允许我们使用`--mattr=+sqsum`选项调用`llc`以启用对新指令的识别。

我们将添加的大部分代码都在描述 MIPS 后端的**TableGen**文件中。 所有文件都位于`llvm/lib/Target/Mips`文件夹中。 顶级文件是`Mips.td`。 查看文件并找到定义各种功能的部分。 您可以在此处添加我们的新功能的定义：

```cpp
def FeatureSQSum
     : SubtargetFeature<"sqsum", "HasSQSum", "true",
                                 "Use square-sum instruction">;
```

`SubtargetFeature`类接受四个模板参数。 第一个参数`sqsum`是在命令行中使用的特性的名称。 第二个参数`HasSQSum`是`Subtarget`类中表示该特性的属性的名称。 接下来的参数是该功能的默认值和描述，用于在命令行上提供帮助。 TableGen生成在`MipsSubtarget.h`文件中定义的`MipsSubtarget`类的基类。 在此文件中，我们在类的私有部分添加了新属性，所有其他属性都是在这里定义的：

```cpp
  // Has square-sum instruction.
  bool HasSQSum = false;
```

在公共部分，我们还提供了一个检索属性值的方法。 下一次添加时需要使用此方法：

```cpp
  bool hasSQSum() const { return HasSQSum; }
```

通过这些添加，我们已经能够在命令行上设置`sqsum`功能，尽管没有效果。

要将新指令绑定到`sqsum`特性，我们需要定义一个谓词来指示是否选择了该特性。 我们将此代码添加到`MipsInstrInfo.td`文件中，或者添加到定义了所有其他谓词的部分中，或者简单地添加到末尾：

```cpp
def HasSQSum : Predicate<"Subtarget->hasSQSum()">,
                     AssemblerPredicate<(all_of FeatureSQSum)>;
```

该谓词使用前面定义的`hasSQSum()`方法。 此外，`AssemblerPredicate`模板指定了为汇编器生成源代码时使用的条件。 我们只是参考前面定义的功能。

我们还需要更新日程安排模型。 MIPS 目标同时使用行程和机器指令调度器。 对于行程模型，为`MipsSchedule.td`文件中的每个指令定义了`InstrItinClass`记录。 只需在此文件中定义所有行程的部分添加以下行：

```cpp
def II_SQSUMU : InstrItinClass;
```

我们还需要提供有关教学成本的详细信息。 通常，您可以在 CPU 的文档中找到此信息。 对于我们的说明，我们乐观地假设它只需要 ALU 中的一个周期。 此信息将添加到同一文件中的`MipsGenericItineraries`定义：

```cpp
InstrItinData<II_SQSUMU, [InstrStage<1, [ALU]>]>
```

至此，对基于行程的日程安排模型的更新就完成了。 MIPS 目标还基于`MipsScheduleGeneric.td`文件中的机器指令调度器模型定义通用调度模型。 因为这是一个涵盖所有指令的完整模型，所以我们还需要添加指令 add。 由于它基于乘法，因此我们只需扩展`MULT`和`MULTu`指令的现有定义：

```cpp
def : InstRW<[GenericWriteMul], (instrs MULT, MULTu, SQSUMu)>;
```

MIPS 目标还在`MipsScheduleP5600.td`文件中定义了 P5600 CPU 的调度模型。 我们的新指令显然在此目标上不受支持，因此我们将其添加到不受支持的功能列表中：

```cpp
list<Predicate> UnsupportedFeatures = [HasSQSum, HasMips3, … 
```

现在我们准备在`Mips64InstrInfo.td`文件的末尾添加新指令。 TableGen 的定义总是简洁的，因此我们对其进行剖析。 该定义使用了 MIPS 目标描述中的一些预定义类。 我们的新指令是算术指令，经过设计，它适合`ArithLogicR`类。 第一个参数`"sqsumu"`指定指令的汇编器助记符。 下一个参数`GPR64Opnd`表示指令使用 64 位寄存器作为操作数，后面的`1`参数表示操作数是可交换的。 最后，给出了指导的行程。 `ADD_FM`类用于指定指令的二进制编码。 对于真正的指令，必须根据文档选择参数。 然后跟在`ISA_MIPS64`谓词之后，该谓词指示该指令对哪个指令集有效。 最后，我们的`SQSUM`谓词声明该指令只有在启用我们的特性时才有效。 完整的定义如下：

```cpp
def SQSUMu  : ArithLogicR<"sqsumu", GPR64Opnd, 1, II_SQSUMU>,
                  ADD_FM<0x1c, 0x28>, ISA_MIPS64, SQSUM
```

如果您只打算支持新指令，那么这个定义就足够了。 在这种情况下，请确保使用`;`完成定义。 通过添加选择 DAG 模式，您可以使指令对代码生成器可用。 该指令使用两个操作数寄存器`$rs`和`$rt`以及目标寄存器`$rd`，这三个寄存器都由`ADD_FM`二进制格式类定义。 理论上，要匹配的模式很简单：使用`mul`乘法运算符对每个寄存器的值进行平方运算，然后使用`add`运算符将两个乘积相加，并将其分配给目标寄存器`$rd`。 模式变得有点复杂，因为使用 MIPS 指令集时，乘法的结果存储在特殊的寄存器对中。 要使结果可用，必须将结果移至通用寄存器。 在运算合法化期间，对于乘法和`MipsMFLO`运算，一般的`mul`运算符将被 MIPS 特定的`MipsMult`运算替换，以将结果的较低部分移入通用寄存器。 在编写模式时，我们必须考虑到这一点，如下所示：

```cpp
{
  let Pattern = [(set GPR64Opnd:$rd,
                              (add (MipsMFLO (MipsMult   
                                GPR64Opnd:$rs, 

                                GPR64Opnd:$rs)),
                                      (MipsMFLO (MipsMult 
                                        GPR64Opnd:$rt, 

                                        GPR64Opnd:$rt)))
                                )];
}
```

如*指令选择与选择 DAG*部分所述，如果此模式与当前 DAG 节点匹配，则选择我们的新指令。 由于`SQSUM`谓词，这仅在激活`sqsum`功能时发生。 让我们用测试来检验一下吧！

## 测试新指令

如果您扩展了 LLVM，那么使用自动化测试来验证它是的好实践。 尤其是如果您想为 LLVM 项目贡献您的扩展，那么就需要良好的测试。

在添加了上一节中的新机器指令之后，我们必须检查两个不同的方面：

*   首先，我们必须验证指令编码是否正确。
*   其次，我们必须确保代码生成按预期工作。

LLVM 项目使用**LIT**、**LLVM 集成测试器**作为测试工具。 基本上，测试用例是一个包含输入、要运行的命令和应该执行的检查的文件。 添加新测试就像将新文件复制到测试目录一样简单。 为了验证新指令的编码，我们使用`llvm-mc`工具。 除了其他任务外，该工具还可以显示指令的编码。 对于特殊检查，您可以运行以下命令来显示指令编码：

```cpp
$ echo "sqsumu \$1,\$2,\$3" | \
  llvm-mc --triple=mips64-linux-gnu -mattr=+sqsum \
              --show-encoding
```

这已经显示了在自动化测试用例中运行的部分输入和命令。 要验证结果，请使用`FileCheck`工具。 `llvm-mc`的输出通过管道输入此工具。 此外，`FileCheck`读取测试用例文件。 测试用例文件包含用`CHECK:`关键字标记的行，后面紧跟着预期的输出。 `FileCheck`尝试将这些行与通过管道传输到其中的数据进行匹配。 如果未找到匹配项，则会显示错误。 将包含以下内容的`sqsumu.s`测试用例文件放入`llvm/test/MC/Mips`目录：

```cpp
# RUN: llvm-mc %s -triple=mips64-linux-gnu -mattr=+sqsum \
# RUN:  --show-encoding | FileCheck %s
# CHECK: sqsumu  $1, $2, $3 # encoding: [0x70,0x43,0x08,0x28]
     sqsumu $1, $2, $3
```

如果您在`llvm/test/Mips/MC`文件夹中的，则可以使用以下命令运行测试，该命令将在最后报告成功：

```cpp
$ llvm-lit sqsumu.s
-- Testing: 1 tests, 1 workers --
PASS: LLVM :: MC/Mips/sqsumu.s (1 of 1)
Testing Time: 0.11s
  Passed: 1
```

LIT 工具解释`RUN:`行，用当前文件名替换`%s`。 `FileCheck`工具读取文件，解析`CHECK:`行，并尝试匹配来自管道的输入。 这是一种非常有效的测试方式。

如果您在`build`目录中，可以使用以下命令调用 LLVM 测试：

```cpp
$ ninja check-llvm
```

您还可以通过添加用破折号分隔的文件夹名称来运行一个文件夹中包含的测试。 要运行`llvm/test/Mips/MC`文件夹中的测试，请键入以下命令：

```cpp
$ ninja check-llvm-mips-mc
```

要构建代码生成的测试用例，请遵循相同的策略。 以下`sqsum.ll`文件包含用于计算斜边平方的 LLVM IR 代码：

```cpp
define i64 @hyposquare(i64 %a, i64 %b) {
  %asq = mul i64 %a, %a
  %bsq = mul i64 %b, %b
  %res = add i64 %asq, %bsq
  ret i64 %res
}
```

要查看生成的汇编代码，请使用`llc`工具：

```cpp
$ llc –mtriple=mips64-linux-gnu –mattr=+sqsum < sqsum.ll
```

说服自己，您在输出中看到了我们新的`sqsum`指令。 如果删除`–mattr=+sqsum`选项，还请检查是否未生成指令。

有了这些知识，您就可以构建测试用例了。 这一次，我们使用两行`RUN:`行：一行用于检查是否生成了新指令，另一行用于检查是否没有生成新指令。 我们可以用一个测试用例文件同时完成这两个任务，因为我们可以告诉`FileCheck`工具查找与`CHECK:`不同的标签。 将包含以下内容的测试用例文件`sqsum.ll`放入`llvm/test/CodeGen/Mips`文件夹：

```cpp
; RUN: llc -mtriple=mips64-linux-gnu -mattr=+sqsum < %s |\
; RUN:  FileCheck -check-prefix=SQSUM %s
; RUN: llc -mtriple=mips64-linux-gnu < %s |\
; RUN:  FileCheck --check-prefix=NOSQSUM %s
define i64 @hyposquare(i64 %a, i64 %b) {
; SQSUM-LABEL: hyposquare:
; SQSUM: sqsumu $2, $4, $5
; NOSQSUM-LABEL: hyposquare:
; NOSQSUM: dmult $5, $5
; NOSQSUM: mflo $1
; NOSQSUM: dmult $4, $4
; NOSQSUM: mflo $2
; NOSQSUM: addu $2, $2, $1
  %asq = mul i64 %a, %a
  %bsq = mul i64 %b, %b
  %res = add i64 %asq, %bsq
  ret i64 %res
}
```

与其他测试一样，您可以使用以下命令在文件夹中单独运行测试：

```cpp
$ llvm-lit squm.ll
```

或者，您可以使用以下命令从 build 目录运行它：

```cpp
$ ninja check-llvm-mips-codegen
```

通过这些步骤，您使用一条新指令增强了 LLVM 汇编器，使指令选择能够使用这条新指令，并验证了编码是否正确以及代码生成是否按预期工作。

# 摘要

在本章中，您了解了 LLVM 目标的后端是如何构建的。 您使用 MIR 检查通过后的状态，并使用机器 IR 运行单次通过。 有了这些知识，您就可以调查后端通道中的问题。

您了解了如何在选择 DAG 的帮助下在 LLVM 中实现指令选择，还向您介绍了使用 FastISel 和 GlobalISel 进行指令选择的替代方法，这有助于决定在您的平台提供全部算法的情况下选择哪种算法。

您扩展了 LLVM，以便在汇编器和指令选择中支持新的机器指令，从而帮助您添加对当前不支持的 CPU 特性的支持。 为了验证扩展，您为其开发了自动化测试用例。

在下一章中，我们将研究 LLVM 的另一个独特特性：一步生成并执行代码，也称为**即时编译**(**JIT**)编译。