vhdl xil_defaultlib  \
"../../../../operacje_logiczne.gen/sources_1/ip/add_sub_module/sim/add_sub_module.vhd" \

# Do not sort compile order
nosort
