[toc]

本章以CPU,内存和I/O三个方面介绍本书涉及的硬件知识。

# CPU与指令集架构

## CPU提供给软件的状态和指令有哪些？

指令集架构ISA是CPU和软件的桥梁。指令集是ISA的重要组成部分，对AArch64（ARMv8结构），指令类型包括：

- 数据搬移指令（例如mov）
- 寄存器计算指令（加法指令add，减法指令sub）
- 内存读写指令（内存加载指令ldr，内存写入指令str）
- 跳转指令（无条件跳转指令b）
- 过程调用指令（调用指令bl，返回指令ret）
- 特权指令（读取系统寄存器指令msr，写入系统寄存器指令mrs）等

## 针对不同软件场景（应用程序，操作系统，虚拟化等），ISA中提供哪些特权级？

特权级也是ISA的重要组成部分。AArch64中特权级被称为异常级别（Exception Level，EL）：

- EL0：最低特权级，应用程序运行在该特权级，也称为**用户态**
- EL1：操作系统运行在该特权级，称**内核态**
- EL2：虚拟化场景下需要，虚拟机监控器（VMM或Hypervisor）通常运行在该特权级
- EL3：安全特性TrustZone相关，负责普通世界（normal world）和安全世界（secure world）之间切换

> TrustZone是ARMv6体系开始引入的安全特性，在安全世界可以不受限制访问所有计算资源，普通世界不能访问被划分到安全世界的计算资源。比如普通世界不能访问物理内存和设备。

EL0切换到EL1的三种场景：

- 应用程序需要调用操作系统提供的系统调用，此时应用程序执行特权调用（同步
- 应用程序执行一道指令，该指令触发异常，导致CPU特权级切换：如缺页异常，从而切换到内核进行处理（同步
- 应用系统在执行过程中，CPU收到一条来自外设的中断，该中断也会切换特权级（异步

## 什么是异常，异常是如何被处理的？

a type of [synchronous](https://en.wikipedia.org/wiki/Synchronization_(computer_science)) [interrupt](https://en.wikipedia.org/wiki/Interrupt) caused by an [exceptional](https://en.wikipedia.org/wiki/Exception_handling) condition (e.g., [breakpoint](https://en.wikipedia.org/wiki/Breakpoint#Hardware), [division by zero](https://en.wikipedia.org/wiki/Division_by_zero), [invalid memory access](https://en.wikipedia.org/wiki/Segmentation_fault)). A trap usually results in a switch to [kernel mode](https://en.wikipedia.org/wiki/Kernel_mode), wherein the operating system performs some action before returning control to the originating process. 

内核模式切换由CPU和操作系统共同完成，CPU保存当前执行状态，以便操作系统内核在处理异常时使用并在处理结束后恢复程序执行。保存的状态包括：

- **触发异常的指令地址**（当前程序计数器,PC），保存在ELR_EL1（**异常链接寄存器**，Exception Link Register）
- **异常原因**（svc或缺页），保存在ESR_EL1（**异常症状寄存器**，Exception Syndrome Register）
- CPU将栈指针（Stack Pointer，SP）从SP_EL0切换到SP_EL1（配置异常处理过程中使用的栈）
- 保存如**CPU相关状态**到SPSR_EL1（**已保存的程序状态寄存器**，Saved Program Status Register），**引发缺页异常的地址**保存在FAR_EFL1（**错误地址寄存器**，Fault Address Register）中

在EL0下，CPU发生中断或异常，保存处理器状态和错误信息到寄存器，切换到EL1，查询异常向量表选择处理程序（handler），处理后操作系统恢复上下文，执行eret（异常返回，Exception Return）恢复保存的状态最后切换回EL0。

特权级切换时，CPU读取VBAR_EL1（**向量基地址寄存器**，Vector Base Address Register）**获取异常向量表的基地址**，根据异常原因ESR_EL1调用异常处理函数。

异常处理函数一般会保存应用程序上下文（如通用寄存器）以防系统在执行过程中破坏状态。

## 虚拟内存和物理内存的区别是什么？它们之间如何映射？

虚拟内存：idealized abstraction of the storage resources that are actually available on a given machine

The main difference between physical and virtual memory is that **the physical memory refers to** the actual RAM of the system attached to the motherboard, but the virtual memory is **a memory management technique** that allows the users to execute programs larger than the actual physical memory.

虚拟地址通过页表基地址寄存器把虚拟空间的地址段映射到物理地址。

EL1特权级下有两个**页表基地址寄存器**（Translation Table Base Register，TTBR），负责的地址范围由TCR_EL1（**翻译控制寄存器**，Translation Control Register）决定。常见配置是TTBR0_EL1负责**用户地址空间**，TTBR1_EL1负责**操作系统内核地址空间和保留空间**。

# 物理内存与CPU缓存

## 为什么引入CPU缓存？直接访问内存会带来什么问题？

## CPU缓存的结构是怎么样的？

## 如何访问CPU缓存？

# 设备与中断

## CPU与设备的交互方式有哪些？

## CPU可以通过轮询或中断获取设备输入，它们的差异有哪些？分别适合哪些场景？

## 中断处理流程是什么？

# 思考题

## 从应用程序角度来看，异常和中断分别是什么？

## 特权级切换时，CPU自动保存当前执行状态，包括PC,SP等，如果不保存这些会出现什么问题？

## 异常处理函数开始执行时，通常该函数会先对应用程序上下文进行保存（如通用寄存器）这和CPU自动保存执行状态的是否有冲突？分析为什么要软硬件一起保存状态。

## 假设有一个很大的数组（远大于缓存），在有缓存的情况下，是随机读取这个数组上1字节数据1万次快，还是连续读取1万字节快？给出理由。

## 轮询是否任何情况下都比中断差？给出例子分析

