---
layout : single
title: "[DRAM] Trap-Assisted DRAM Row Hammer Effect"
categories: 
  - Device Paper Review
toc: true
toc_sticky: true
use_math: true
---

Trap에 의한 DRAM의 Row Hammer Effect 분석    

[논문 링크](https://ieeexplore.ieee.org/document/8604043)

- [IEEE Electron Device Letters](https://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=55)   
- 06 January 2019   
- [Thomas Yang](https://ieeexplore.ieee.org/author/37086702482), [Xi-Wei Lin](https://ieeexplore.ieee.org/author/37085566802)    

## 0. Abstract   

&nbsp;

- **Row Hammer Effect 연구**   
  - Single Charge Trap에 대한 연구에서 DRAM의 Row Hammer Effect Mechanism에 대한 상관관계를 발견   
  - Row Hammer Effect는 Aggressor WL의 하부 또는 그 주변에서 발생하는 Charge Pumping에 의해 발생   
    - 이는 Charge의 Capture & Emission Progress와 Victim SN(Storage Node)로의 Carrier migration으로 구성됨   
  - 해당 현상은 Acceptor-like Trap의 위치와 Energy level에 매우 sensitive하며, 단 하나의 Trap만으로도 Row Hammer Effect가 특정 node에서 최대 60배까지 증가할 수 있음  
  - 또한 Bit Line Junction Depth, Temp, Hammering Waveform에 따른 Row Hammer Effect의 경향성을 분석한 결과, 기존에 보고된 연구 결과와 높은 일치도를 보임   
  - 특히, Feature size의 Scaling down은 Row Hammer Effect를 심화시킴    

&nbsp;

## 1. Introduction   

&nbsp;

- **Row Hammer Effect**  
  - DRAM 소자의 Row Hammer Effect는 Aggressor Row의 반복적인 활성화로 인해 인접한 Cell에 교란(Disturbance)이 발생하여, Refresh 동안에 Bit Fault를 초래하는 현상을 일컬음    
  - 이러한 교란은 시스템 공격 등에 악용될 여지가 있어 보안 문제로 직결됨   
  - 또한 소자의 Feature size가 작아질수록 Row Hammer effect는 더욱 심각해짐   

&nbsp;

- **현재까지의 연구**   
  - Row Hammer effect의 동작 특성을 분석하기 위해 다음과 같은 연구가 진행되어 옴   
    - ACT(활성화)에서 PRE(Precharge)까지의 시간($$t_{RAS}$$)   
    - PRE에서 후속 ACT까지의 시간($$t_{RP}$$)    
    - 온도, data pattern 등에 따른 경향성    
  - 본 논문에서 제안된 메커니즘은 Victim Row의 Storage Node에서의 Carrier migration과 Discharging을 포함   
    - 하지만, 정확한 Carrier migration의 역학과 더불어 실험에서의 일부 관찰 결과는 완전히 설명되지 않음    
  - 최근 연구에 따르면, Silicon surface의 **Hydrogen Annealing**이 Row Hammer effect를 상당히 감소시키며, 즉 이는 Trap density의 감소가 Row Hammer effect의 주요 원인임을 시사함    

&nbsp;

> **Hydrogen Annealing**   
>   - Hydrogen(수소,H2) gas에서 고온 열처리를 수행하는 공정   
>   - Silicon-Oxide Interface의 Dangling bond와 같은 Trap이 수소와 결합함으로써 전기적으로 중성화됨   

&nbsp;

- **본 논문의 연구**   
  - 본 논문에서는 2y-nm DRAM 소자에서 Trap-assisted Row Hammer effect에 대한 연구를 수행하며, Aggressor WL의 Switching cycle에서 발생하는 **Dynamic Transport Process**를 관찰함     
  - Dynamic Transport Process는 다음과 같은 과정으로 구성됨   
    - **Charge Capture & Emission**   
    - **Carrier migration**   
    - **Victim SN에서의 Subsequent Discharge**   
  - 또한, DRAM Structure 내 다양한 위치에 Single Trap을 배치하고 Energy level을 변화시켰으며 뿐만 아니라 온도, BL Junction Depth, WL waveform, Feature size scaling 등이 Row Hammer effect에 미치는 영향을 분석함   

&nbsp;

## 2. Simulation Methodology   

&nbsp;

<div style="display: flex; justify-content: center; gap: 20px;">
  <img src="/assets/images/AND/31.png" alt="Left" width="40%" height="40%" />
  <img src="/assets/images/AND/32.png" alt="Right" width="40%" height="40%" />
</div>

<div style="text-align: center; margin-top: 10px;">
  <p><strong>(Left)3D DRAM structure and contacts</strong></p>
  <p><strong>(Right)Nominal Parameters for Device simulations</strong></p>
</div>

&nbsp;

- **3D DRAM Structure**   
  - 본 논문에서는 좌측과 같이 3D DRAM을 구현하였으며, 해당 구조는 Saddle-fin과 bWL을 포함한 두 개의 Cell로 구성되어 있음, 또한 각 Cell은 동일한 Active area와 BL을 공유   
  - Substrate와 S/D는 일반적인 DRAM 소자의 I-V 특성에 가깝도록 도핑되었음   
  - Storage Node에는 병렬 Capacitor를 배치하여 SN Capacitor를 구현하였으며, 유전율(permittivity)을 조정하여 10fF의 정전용량으로 설정함   

&nbsp;

- **Bias condition**   
  - 우측 자료에서는 Row Hammer effect Simulation을 위한 Bias 조건을 정리하였으며 각각은 다음과 같음   
    - Aggressor WL2의 전압은 $$t_{RAS}$$ & $$t_{RP}$$ 동안 on/off로 토글됨   
    - Victim row WL1은 $$V_{bbw}$$ = -0.2V로 낮은 전압을 유지   
    - Victim SN1의 전위는 초기에는 $$V_{core}$$ = 1.2V로, SN2는 0V로 설정됨   
    - 단순화를 위해 BL 전위는 $$V_{core}$$의 $$\frac{1}{2}$$로 고정되었으며, 이는 실제 DRAM의 동작 전압과는 다르지만, $$t_{RP}$$ 동안의 Precharge 조건과 유사함   

&nbsp;  

## 3. Trap-Assisted Row Hammer Effect   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/33.png" width="50%" height="50%" alt=""/>
  <p><em>(a)Electrical potential waveform of SN1 capacitor, induced by
a switching aggressor WL2 in (b)</em></p>
  <p><em>(b)Cross-section of active area. Red rectangles mark WL1 and WL2 gates wrapping around saddle-fins. Band bending is stronger under the gates than outside. Triangles indicate single trap locations used in this study. Red color indicates locations with strong row hammer effect, due to trap-assisted charge pumping process</em></p>
  <p><em>(c)The corresponding matrix for row hammering threshold number NRH. Highlighted in red are NRH smaller than safe hammering number NS = 1,333k. Energy level of all traps is 0.45eV</em></p>
</div>

&nbsp;

- **Row Hammering Threshold**   
  - 위 Fig.a는 Aggressor WL2의 Switching(Fig.b)로 유도한 Victim SN1의 waveform을 나타냄   
  - 각 cycle에서 WL2가 High-state일 때, SN1의 전위($$V_{SN}$$)는 일정하게 유지되지만, Low-state일 때는 $$V_{SN}$$은 미세하지만 감소 경향을 보임    
  - Cycle이 반복될수록 $$V_{SN}$$은 초기값($$V_{SN0}$$)에서 지속적으로 감소하며, 특정 임계값($$V_{SN-TH}$$)에 도달하면 Data failure가 발생함    
  - 이때, WL2 cycle의 횟수를 **Row Hammering Threshold**이라 하며 이는 다음과 같이 계산됨   

<div align= 'center'>
    $$N_{RH} = \frac{V_{SN0}-V_{SN-TH}}{/Detla V_{SN}}$$
</div>

&nbsp;

- **Row Hammering effect와 $$N_{RH}$$의 관계**   
  - 본 논문에서는 Sensing Margin을 고려하여 $$V_{SN0}-V_{SN-TH}$$을 0.27V로 설정하였으며, $$\Delta V_{SN}$$은 일반적으로 μV 수준임    
  - $$N_{RH}$$ 값이 클수록 Row Hammer effect가 약해짐    
    - **이는 $$N_{RH}$$ 값이 클수록 Refresh cycle(64ms) 내에서 Row Hammer Failure이 발생하지 않기 때문**   
    - 이처럼 DRAM의 안정적인 동작을 가능케 하는 $$N_{RH}$$ 값을 **Safe Row Hammer Number($$N_S$$)** 라고 정의하며 $$t_{RAS} + t_{RP}$$의 최소조건에서 1,333k로 설정됨    

&nbsp;

- **Trap과 Row Hammer Effect**   
  - Trap의 존재는 Row Hammer effect에 중요한 영향을 미침    
  - **Donor-like Trap(Pos Charge를 띠는 Trap)**은 Row Hammer effect에 거의 영향을 주지 않기 때문에, 본 논문에서는 **Acceptor-like Trap(Neg Charge를 띠는 Trap)**을 중심으로 분석함   
  - Trap의 Capture & Emission 단면적(cross-section)은 1e-13 $$\text{cm}^2$$로 설정되었으며, Si/SiO2 Interface와 Si Bulk 내에 존재하는 Trap을 모두 연구한 결과, 유사한 경향이 관찰됨     

&nbsp;

- **Trap의 위치와 Row Hammer Effect**   
  - 위 Fig.c는 Fig.b에 표시된 Trap Position matrix에 대응하는 $$N_{RH}$$ matrix를 보여줌   
  - Aggressor WL2의 하부 또는 그 주변에 위치한 Trap(Red Color)에서 Row Hammer effect가 심화되며, 해당 위치에 대응되는 $$N_{RH}$$ 값은 $$N_S$$(1,333k)보다 훨씬 작음    
    - 최악의 경우에는 $$N_{RH}$$가 22k로 나타나며, 이는 $$N_S$$보다 60배나 작으므로 Row Hammer effect가 매우 심함을 보여줌    

&nbsp;

## 4. Mechanism    
### 4-1. Trap Charge Capture & Emission    

&nbsp;

- **Trap-Assisted Row Hammer Effect Mechansim**   
  - Trap에 의한 Row Hammer effect의 메커니즘은 두 가지 과정으로 구성됨    
    - **Trap에서의 Charge Capture(포획) & Emission(방출)**    
    - **이후, SN로의 carrier migration을 통해 Capacitor를 방전(discharge)**   

&nbsp;    

<div align="center">
  <img src="/assets/images/AND/34.png" width="50%" height="50%" alt=""/>
  <p><em>(a)Trapped electron charge evolution at fin top Si/SiO2 interface; lower quantities are charge in electron charge unit</em></p>
  <p><em>(b)Aggressor WL2 waveform with marked time points</em></p>
  <p><em>(c)Victim SN1 potential waveform, showing decay during low WL2 from tp230 to tp300</em></p>
</div>

&nbsp;

- **Charge Pumping 과정**   
  - Fig.a는 Trap을 Aggressor WL2 하부에 배치하고, Switching cycle 동안 Trapped Charge를 기록한 것으로 위 자료에서는 Charge pumping 과정이 명확하게 드러남    
  - Fig.b는 WL2의 waveform에서 Saddle Fin 상단에 있는 Trap의 행동을 설명함    
    - **tp200 ~ tp210 : Rising edge**   
      - **Charge Capture**    
    - **tp210 ~ tp220 : High-state**
      - **0.664개의 electron을 축적**   
    - **tp220 ~ tp230 : Falling edge**  
      - **부분적으로 방전**   
    - **tp230 ~ tp300 : Low-state**   
      - **0.414개의 electron을 방출(emission)**    
  - 방출된 charge는 SN1으로 이동하여 Voltage Drop을 유발(Fig.c)하며, 해당 과정은 WL2가 계속 토글되면서 반복됨    

&nbsp;

- **Trap 위치에 대해 $$N_{RH}$$이 경향성을 띠는 이유**   
  - **일정 수준 이상의 Charge Capture을 위해서는 Trap이 Band bending이 강한 영역**인 WL2 Gate 하부나 그 주변부에 위치해야 함    
    - **즉, Trap의 위치에 따라 Charge Capture의 정도가 달라지기 때문에 $$N_{RH}$$ 또한 경향성을 띠는 것**     
  - Gate의 중심부와 Gate의 edge에서의 Band bending이 다르기 때문에, Trap의 동역학 또한 달라지며, 이것이 $$N_{RH}$$의 Local difference를 초래함     

&nbsp;

> **Charge Capture과 Band Bending**   
>   - Band Bending이 크다는 것은 곧 Built-in Potential($$V_{bi}$$)가 큼을 의미   
>   - 이는 곧, Inversion Layer가 형성되었을 때 Gate 주변에 축적되는 전자의 개수가 많아짐을 의미하므로 이에 따라 Trap에 전자가 포획될 확률 또한 증가함    

&nbsp;    

<div align="center">
  <img src="/assets/images/AND/35.png" width="50%" height="50%" alt=""/>
  <p><em>(a)NRH vs trap energy level</em></p>
  <p><em>(b)Trap charge pumping cycle for each trap energy level (refer to Fig. 3b for time points). Et = 0.5eV yields the best capture and emission balance and strongest row hammer effect. Charge emitted during tp230 to tp300 (shaded) migrates to SN.</em></p>
</div>

&nbsp;

- **효율적인 Charge Pumping**   
  - Charge Pumping을 효율적으로 구동할려면, Trap의 Charge capture & emission 과정이 미세한 균형을 유지해야 함    
  - Deep-level Trap은 On-state에서 더 많은 전하를 포획하지만, Off-state에서는 이를 완전히 방출하지 못할 가능성이 있음   
  - 반면, Shallow-level Trap은 적은 양의 전하를 포획하기에 Off-state에서 방출되는 전하의 양도 적음    

&nbsp;

- **Trap Energy level & $$N_{RH}$$**   
  - 위 Fig는 Trap energy level($$E_t$$)의 변화에 따라 $$N_{RH}$$ 값과 Trapped charge pumping이 매우 sensitive함을 보여줌    
    - $$E_t$$는 0.35eV ~ 0.55eV에 분포하며, 해당 범위는 Si/SiO2 Interface Trap의 주요 Energy level 분포에 해당함   
    - 위 Fig를 보면, $$E_t$$ = 0.50eV 일 때, Charge pumping 과정이 가장 명확하게 나타나며, 따라서 Row Hammer effect가 가장 강하게 나타남    
  - 중요한 점은, 결국 Victim SN1으로 이동하여 Capacitor discharge를 유발하는 charge는 WL2의 low-state(tp230 ~ tp300)에서 방출된 charge임(Fig.b에서 음영처리된 부분)     
    - 즉, WL2의 Falling-edge(tp220 ~ tp230)에서 방출된 charge는 **SN1으로의 carrier migration에 거의 기여하지 않음**   
    - 이는 WL2의 전압이 $$V_{th}$$(0.87V) 이상일 때, 0.2V 이하로 떨어지기 까지, 즉 channel이 open-state에서 leaky-state로 변하는 시간 동안에는 방출된 전자의 대부분이 SN1으로 이동되지 않고 BL으로 빠져나가기 때문     

&nbsp;    

<div align="center">
  <img src="/assets/images/AND/36.png" width="50%" height="50%" alt=""/>
  <p><em>SN1 potential drop vs time at low WL2 for (a) tRP = 10ns and (b) tRP = 50ns, with three trap energy levels above mid-bandgap. A trap at 0.45eV is deeper than 0.50eV relative to conduction band, so has a smaller emission rate and needs longer time to fully emit the charge</em></p>
</div>

&nbsp;

- **WL의 On/Off 지속 시간에 따른 Row Hammer Effect**   
  - Trap의 Charge Capture & Emission에는 시간이 필요하므로, Row Hammer effect는 Aggressor WL의 on/off 지속 시간에 따라 달라짐    
  - **Off 지속 시간**  
    - 위 Fig에서 볼 수 있듯이, WL의 off-state 지속 시간($$t_{RP}$$)이 10ns에서 50ns로 증가할수록 Deep-level Trap에서는 SN1의 전위가 지속적으로 감소함   
    - 예를 들어, $$E_t$$가 0.45eV일 때는 0.50eV일 때보다 Conduction band와의 에너지 차이가 더 크므로, 전하를 완전히 방출하는데 소요되는데 시간이 오래 걸리는데 따라서 SN1 전위의 Reduction Tail이 더 길어짊   
  - **On 지속 시간**   
    - 반면 WL의 on-state 지속 시간($$t_{RAS}$$)의 경우, 10ns에서 50ns로 변화해도 거의 차이가 없는데, 이는 강한 Band bending으로 인해 Trapped charge가 빠르게 포화되기 때문    

&nbsp;

### 4-2. Carrier Migration   

&nbsp;    

<div align="center">
  <img src="/assets/images/AND/37.png" width="50%" height="50%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Carrier Migration in Row Hammer Effect**   
  - Row Hammer effect에서 Carrier migration의 역할은 Charge Capture & Emission 과정에 변화를 주지 않더라도 Bulk volume 또는 Aggressor와 Victim 사이의 거리를 변화시켜 확인 가능    
  - 위 Table에서 확인할 수 있듯이, $$N_{RH}$$ 값은 Saddle-fin의 Width (Bulk Volume)과 WL1-WL2 간격에 sensitive하지만, 각 cycle별 Trapped charge의 양은 거의 변화하지 않음    
  - 예를 들어, Fin width가 5nm에서 -2nm로 변할 때, $$N_{RH}$$ 값은 171k에서 31k로 감소하지만, Trapped charge의 변화 양상은 거의 동일하게 유지됨, 따라서 $$N_{RH}$$ 값의 변화는 Carrier migration이 지배적임을 알 수 있음   