<!DOCTYPE html>
<html lang="en">
<head>
  <meta charset="UTF-8">
  <title>Shano Moodle</title>
</head>
<body>
<script>

  // PASTE THE FOLLOWING SCRIPT IN THE CONSOLE

  const URL = 'https://https://learn.fmi.uni-sofia.bg/';
  const TEXT = `
Кои от изброените техники се използват при разрешаването на проблеми при конвейерното изпълнение на инструкции с преход?
Множествено предварително изпълване на инструкции
<br><br>
На какво се дължат прецедурните зависимости
Инструкции за безусловен преход и инструкции с осуществен условен преход в инструкционния поток на програмата
<br><br>
Дадена е машина с побайтово адресируема основна памет и 2-кратен множествено асоциативен Cache. Cache-логиката интерпретира адреса от паметта както следва: 14 бита за таг, 8 бита за множество, 2 бита за адресиране на дума. Колко е максималния брой на блоковете в главната памет??
2^22
<br><br>
Кои от изброените методи се използва за решаване на проблема с инструкционните хазарти?
Пренареждане на инструкции от компилатора
<br><br>
Какво е предназначението на TLB?
Да минимизира загубата на бързодействие при търсене на физическото разположение на данните
<br><br>
Кои от трите метода на разполагане на блокове от оперативната памет се имплементира най-лесно?
Директно съпоставяне
<br><br>
Коя от изброените характеристики не описва таблицата на страниците?
Таблицата на страниците съдържа информация за активните процеси
<br><br>
Кое от твърденията относно размера на страниците е невярно
По-големоят размер на страниците увеличава времето за входно-изходни операции (четене,  запис на страници) по време на изпълнение на програмите
<br><br>
В инструкционния конвейер се изпълняват едновременно
Инструкции в реални фази
<br><br>
Коя е правилната дефиниция за термина CISC (Изберете едно)
Complex Instruction Set Computers
<br><br>
При размер на страниците 8 и 8-битов адрес, кой ред на таблицата съдържа адреса на страницата?
3
<br><br>
Каква е корелацията капацитет и бързодействие при компютърните памети?
Обратнопропорционална
<br><br>
Кой вид памети са по-бързи от Cache паметите?
Регистрите
<br><br>
Кой от посочените методи не е метод за преобразуване на виртуални адреси?
Метод на локалността
<br><br>
Кое от изброените не е вярно за кеш паметта?
Намира се в адресното пространство на процесора и може да се адресира с помоща на машинните инструкции
<br><br>
Как се указва ефективния адрес на операнда в паметта при непосредствен режим на адресация?
Чрез адресното поле на операнда в кода на инструкцията
<br><br>
Методът при който обновяване на главната памет настъпва асинхронно след премахване на дума от Cache се нарича?
Write-back
<br><br>
Cache памет с асоциативна организация е с капацитет 64 линии, разделени на множества с по 16 линии всяко. Основната памет съдържа 4К блока с по 128 думи всяка. Посочете адресният формат, който й съответства: (Формата е: tag, set, word)?
8 2 7
<br><br>
За какво служи програмният брояч (Изберете едно)
За указване адреса на следващата инструкция за изпълнение
<br><br>
Каква е формата на линията при Cache памет с пълна асоциативност?
таг, дума
<br><br>
Дадена е машина с побайтово адресируема основна памет 2^24 байта и с кеш за данни с директна организация и с капацитет 64к и 32 байтови блокове. Колко бита са необходими за таг, блок и отместване?
8 бита за таг,  11 бита за блок,  5 бита за уникална дума
<br><br>
Методът при които обновяване на главната памет настъпва синхронно след премахване на дума от Cache се нарича?
Write-trough
<br><br>
При кой от изброените методи на адресация в адресната част на инструкцията е записан адресен указател?
Индиректна адресация
<br><br>
LFU е алгоритъмът за?
заместване на най-неизползваната страница в Cache паметта
<br><br>
Посочете при конвейерната обработка на коя от дадените инструкции последователностти възникват хазарт от типа write-after-read
ADD R3,  R2,  R1; R3=R2+R1  SUB R2,  R3,  1; R2=R3-1  ADD R3,  R2,  R5; R3 = R2+R5
<br><br>
В режим на директен достъп до паметта, управлението на обмена се поема от:
Устройството за вход/изход
<br><br>
Какво судуржа TLB при странична организация на паметта?
Моментна карта на състоянието на страниците на оперативната памет
<br><br>
Къде е местоположението на операнда при регистрово косвена адресация?
В основната памет
<br><br>
В зависимост от режима на адресация времето за изпалнение на една процесорна инструкция може да варира в значителна степен. При коя от изброените подредби на адресни режими времето ще се изменя от много кратко до много дулго?
непосредствена, пряка, косвена
<br><br>
Какво е предназначението на механизмите за защита на паметта?
Да организират достъпа до определени сегменти или страници
<br><br>
Коя е правилната дефиниция за термина SIMD (Изберете едно)
Single Instruction, Multiple Dat
<br><br>
Колко е максималният брой страници с размер 8 при 8 битов адрес?
32
<br><br>
Дадена е машина с побайтово адресируема основна памет с размер 2^16 байта, и размер на блока 8 байта. Cache паметта е с директна организация и се състои от 32 линии. Какъв е максималният брой байтове, които могат да бъдат разположени в Cache паметта??
256B
<br><br>
От какво се предизвикват ресурсните конфликти?
Едновременни заявки за едни и същи ресурси
<br><br>
Коя/кои от изброените шини не са част от системната шина?
Шина за логически сигнали
<br><br>
Кой от изброените етапи не е част от инструкционния цикал?
Пренареждане
<br><br>
Как се указва стойността на операнда при регистров режим на адресация?
Задава се с номера на регистара
<br><br>
Колко е максималният брой страници с размер на страниците 4к при 32 битов адрес?
1M
<br><br>
Единицата за измерване на производителността MIPS за съпоставяне на еднотипни процесорни архитектури се основава на:
Брой операции с операнди от главната памет
<br><br>
От кои фактори зависи производителността на компютърните системи?
Архитектурата и технологията
<br><br>
Какъв е формата на линията при Cache паметта с множествена асоциативност?
таг, множество, дума
<br><br>
Колко машинни цикъла ще са необходими за конвейерна обработка на 1500 инструкции в 5-фазен линеен инструкционен конвейер?
1504
<br><br>
Отбележете невярното твърдение .
SRAM е по-евтина от DRAM
<br><br>
Как се преодоляват конфликтите за памет при конвейеризираното изпълнение на инструкционния поток?
Чрез предсказване на преходите в инструкционния поток
<br><br>
Шината PCI в процесорната архитектура се явява мост между:
Шина EISA и периферията
<br><br>
Методът, при който запис на данните се извършва само в Cache паметта, а състоянието на Cache-блока се отбелязва като обикновено в управляващото поле с признак, наречен "update" или "dirty" се нарича:?
Обратен запис (Write-back)
<br><br>
Посочете за кой от изброените режими на адресация се отнася показаната фигура| код | операнд |
Непосредствена
<br><br>
Суперскаларен процесор обработва два инструкционни потока(от прости и сложни инструкции)Коя от изброените фази на разработка е обща и за двата потока?
Извличане
`;

  document.body.innerHTML = `
     <style>
        ::-webkit-scrollbar {
          display: none;
        }
      </style>
      <iframe src="${URL}" width="100%" height="100%"></iframe>
      <div id="shano-box" style="position: absolute; bottom: 5px; right: 21px;">
        <input type="checkbox" id="panic" onchange="onPanic(this)" style="opacity: 0.21"/>
        <div id="text-box" style="overflow:scroll; height:300px; width:300px; opacity: 0.3">
          ${TEXT}
        </div>
      </div>
  `;

  document.querySelector('html').style.height = '100%';
  const body = document.querySelector('body');
  body.style.height = '100%';
  body.style.overflow = 'hidden';
  body.style.margin = '0';
  body.style.padding = '0';
  document.querySelector('#panic').checked = true;
  const textBox = document.querySelector('#text-box');

  function onPanic(checkbox) {
    if (checkbox.checked) {
      textBox.style.visibility = 'visible'
    } else {
      textBox.style.visibility = 'hidden'
    }
  }

  // SCRIPT END

</script>
</body>
</html>