mipsr3000
---------

MIPS = Microprocessor without Interlocked Pipeline Stages

architecture etudiee: MIPS R3000

nomenclature de registres:

2: valeur de retour

5 -> 26: user registers

27, 28: kernel reserved registers

29: frame pointer
30: pointeurs var globales
31: address retour

1) Overview
===========

a) intro

- processeur 32bits industriel concu dans les annees 80.

- jeu d'inst de type RISC.

- plusieurs realisation indus: SIEMENS, NEC, LSI LOGIC, SILICON GRAPHICS ...

- IBM invente le pipeline en 1975

- archi suffisamment simple pour etre etudier et suffisamment puissante
  pour supporter un systeme multi-tache tel qu UNIX.

f) exceptions et interruptions

il existe 4 types d'evenements qui peuvent interrompre l'execution
normale d'un programme:

. les exceptions
. les interruptions
. les appels systemes (instructions SYSCALL et BREAK)
. le signal RESET

Nous ne listerons pas les exceptions ou interruptions car cela n'est
pas le but du cours.

Lorsqu'une interruption ou une exception survient, le programme courant
est temporairement arrete et la routine situee a l'adresse 0x80000080
est execute: c'est le handler d'exceptions/interruptions.

Dans cette version du MIPS, toutes les exceptions sont fatales, ainsi
aucune adresse de retour n'est sauvegarder.

Le processeur MIPS possede 6 lignes d'interruptions. Comme pour les
processeurs modernes il est possible de masquer toutes les interruptions
ou simplement certaines.

L'instruction BREAK sert a poser des points d'arret.

Voila une breve introduction au processeur MIPS. Le but de ce cours n'est
pas l'etude de l'architecture externe mais plutot de l'architecture interne.
C'est pourquoi cette introduction passe tres rapidement sur l'architecture
externe juste pour avoir une idee de ses possibilites.

2) Processeurs RISC
===================

Loi de Moore + courbe.
