CCDC_DFCCTL_GDFCEN_MASK,VAR_0
CCDC_DFCCTL_VDFCEN_MASK,VAR_1
CCDC_DFCCTL_VDFCEN_SHIFT,VAR_2
CCDC_DFCCTL_VDFCSL_MASK,VAR_3
CCDC_DFCCTL_VDFCSL_SHIFT,VAR_4
CCDC_DFCCTL_VDFCUDA_MASK,VAR_5
CCDC_DFCCTL_VDFCUDA_SHIFT,VAR_6
CCDC_DFCCTL_VDFC_DISABLE,VAR_7
CCDC_DFCCTL_VDFLSFT_MASK,VAR_8
CCDC_DFCCTL_VDFLSFT_SHIFT,VAR_9
CCDC_DFCMEMCTL_DFCMARST_MASK,VAR_10
CCDC_DFCMEMCTL_DFCMARST_SHIFT,VAR_11
CCDC_DFCMEMCTL_INC_ADDR,VAR_12
CCDC_DFT_TABLE_SIZE,VAR_13
CCDC_VDC_DFCVSAT_MASK,VAR_14
DFCCTL,VAR_15
DFCMEMCTL,VAR_16
DFCVSAT,VAR_17
EFAULT,VAR_18
EINVAL,VAR_19
ccdc_write_dfc_entry,FUNC_0
regr,FUNC_1
regw,FUNC_2
ccdc_config_vdfc,FUNC_3
dfc,VAR_20
val,VAR_21
i,VAR_22
