Timing Analyzer report for controller
Sat Mar 08 21:00:38 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Divider50MHz:u1|CLK_1HzOut'
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Setup: 'TimerH[1]'
 15. Slow 1200mV 85C Model Setup: 'TimerL[1]'
 16. Slow 1200mV 85C Model Hold: 'Divider50MHz:u1|CLK_1HzOut'
 17. Slow 1200mV 85C Model Hold: 'CLK'
 18. Slow 1200mV 85C Model Hold: 'TimerH[1]'
 19. Slow 1200mV 85C Model Hold: 'TimerL[1]'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'Divider50MHz:u1|CLK_1HzOut'
 28. Slow 1200mV 0C Model Setup: 'CLK'
 29. Slow 1200mV 0C Model Setup: 'TimerH[1]'
 30. Slow 1200mV 0C Model Setup: 'TimerL[1]'
 31. Slow 1200mV 0C Model Hold: 'Divider50MHz:u1|CLK_1HzOut'
 32. Slow 1200mV 0C Model Hold: 'CLK'
 33. Slow 1200mV 0C Model Hold: 'TimerH[1]'
 34. Slow 1200mV 0C Model Hold: 'TimerL[1]'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'Divider50MHz:u1|CLK_1HzOut'
 42. Fast 1200mV 0C Model Setup: 'CLK'
 43. Fast 1200mV 0C Model Setup: 'TimerL[1]'
 44. Fast 1200mV 0C Model Setup: 'TimerH[1]'
 45. Fast 1200mV 0C Model Hold: 'TimerH[1]'
 46. Fast 1200mV 0C Model Hold: 'TimerL[1]'
 47. Fast 1200mV 0C Model Hold: 'Divider50MHz:u1|CLK_1HzOut'
 48. Fast 1200mV 0C Model Hold: 'CLK'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths Summary
 61. Clock Status Summary
 62. Unconstrained Input Ports
 63. Unconstrained Output Ports
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; controller                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.5%      ;
;     Processor 3            ;   1.2%      ;
;     Processor 4            ;   0.8%      ;
;     Processors 5-14        ;   0.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; CLK                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                        ;
; Divider50MHz:u1|CLK_1HzOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Divider50MHz:u1|CLK_1HzOut } ;
; TimerH[1]                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { TimerH[1] }                  ;
; TimerL[1]                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { TimerL[1] }                  ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                               ;
+------------+-----------------+----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note ;
+------------+-----------------+----------------------------+------+
; 168.15 MHz ; 168.15 MHz      ; Divider50MHz:u1|CLK_1HzOut ;      ;
; 196.39 MHz ; 196.39 MHz      ; TimerL[1]                  ;      ;
; 206.02 MHz ; 206.02 MHz      ; CLK                        ;      ;
; 232.99 MHz ; 232.99 MHz      ; TimerH[1]                  ;      ;
+------------+-----------------+----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; Divider50MHz:u1|CLK_1HzOut ; -4.947 ; -56.085       ;
; CLK                        ; -3.854 ; -76.844       ;
; TimerH[1]                  ; -2.269 ; -15.193       ;
; TimerL[1]                  ; -2.146 ; -14.109       ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; Divider50MHz:u1|CLK_1HzOut ; 0.402 ; 0.000         ;
; CLK                        ; 0.441 ; 0.000         ;
; TimerH[1]                  ; 0.548 ; 0.000         ;
; TimerL[1]                  ; 0.801 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -3.000 ; -36.410       ;
; Divider50MHz:u1|CLK_1HzOut ; -1.285 ; -15.420       ;
; TimerH[1]                  ; 0.323  ; 0.000         ;
; TimerL[1]                  ; 0.402  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Divider50MHz:u1|CLK_1HzOut'                                                                                     ;
+--------+-----------------+-----------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+----------------------------+----------------------------+--------------+------------+------------+
; -4.947 ; TimerL[0]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.080     ; 5.865      ;
; -4.897 ; TimerH[0]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.082     ; 5.813      ;
; -4.845 ; TimerL[0]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.079     ; 5.764      ;
; -4.813 ; TimerL[0]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.079     ; 5.732      ;
; -4.763 ; TimerL[0]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.080     ; 5.681      ;
; -4.754 ; TimerH[0]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.082     ; 5.670      ;
; -4.747 ; TimerL[0]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.078     ; 5.667      ;
; -4.744 ; TimerL[0]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.081     ; 5.661      ;
; -4.729 ; TimerH[0]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.083     ; 5.644      ;
; -4.684 ; TimerH[0]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.081     ; 5.601      ;
; -4.661 ; CurrentState.01 ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.082     ; 5.577      ;
; -4.631 ; TimerL[0]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.079     ; 5.550      ;
; -4.593 ; TimerH[0]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.080     ; 5.511      ;
; -4.589 ; TimerH[0]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.081     ; 5.506      ;
; -4.570 ; TimerL[0]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.933     ; 3.635      ;
; -4.562 ; TimerL[0]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.933     ; 3.627      ;
; -4.532 ; TimerL[0]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.079     ; 5.451      ;
; -4.515 ; TimerH[0]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.935     ; 3.578      ;
; -4.512 ; TimerH[0]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.935     ; 3.575      ;
; -4.477 ; CurrentState.01 ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.082     ; 5.393      ;
; -4.466 ; TimerL[0]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.966     ; 3.498      ;
; -4.465 ; TimerL[0]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.966     ; 3.497      ;
; -4.437 ; TimerH[0]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.968     ; 3.467      ;
; -4.436 ; TimerH[0]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.968     ; 3.466      ;
; -4.429 ; CurrentState.01 ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.083     ; 5.344      ;
; -4.424 ; TimerH[0]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.081     ; 5.341      ;
; -4.413 ; TimerH[3]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.665      ; 7.076      ;
; -4.407 ; TimerH[0]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.081     ; 5.324      ;
; -4.317 ; CurrentState.10 ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.082     ; 5.233      ;
; -4.293 ; CurrentState.01 ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.080     ; 5.211      ;
; -4.279 ; TimerH[3]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.666      ; 6.943      ;
; -4.276 ; CurrentState.01 ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.935     ; 3.339      ;
; -4.259 ; CurrentState.01 ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.935     ; 3.322      ;
; -4.229 ; TimerH[3]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.665      ; 6.892      ;
; -4.180 ; CurrentState.01 ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.968     ; 3.210      ;
; -4.179 ; CurrentState.01 ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.968     ; 3.209      ;
; -4.170 ; TimerH[3]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.664      ; 6.832      ;
; -4.166 ; TimerL[2]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.699      ; 6.863      ;
; -4.158 ; CurrentState.10 ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.082     ; 5.074      ;
; -4.133 ; CurrentState.10 ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.083     ; 5.048      ;
; -4.097 ; TimerH[3]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.666      ; 6.761      ;
; -4.064 ; TimerL[2]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.700      ; 6.762      ;
; -4.032 ; TimerL[2]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.700      ; 6.730      ;
; -4.027 ; TimerH[3]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.667      ; 6.692      ;
; -3.997 ; CurrentState.10 ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.080     ; 4.915      ;
; -3.996 ; TimerL[2]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.699      ; 6.693      ;
; -3.971 ; TimerL[2]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.698      ; 6.667      ;
; -3.966 ; TimerL[2]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.701      ; 6.665      ;
; -3.932 ; CurrentState.10 ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.935     ; 2.995      ;
; -3.915 ; CurrentState.10 ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.935     ; 2.978      ;
; -3.908 ; TimerL[2]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.700      ; 6.606      ;
; -3.905 ; TimerL[2]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.700      ; 6.603      ;
; -3.883 ; TimerH[3]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.043     ; 4.838      ;
; -3.869 ; TimerH[3]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.046     ; 4.821      ;
; -3.841 ; CurrentState.10 ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.968     ; 2.871      ;
; -3.840 ; CurrentState.10 ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.968     ; 2.870      ;
; -3.810 ; TimerH[3]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.099     ; 4.709      ;
; -3.809 ; TimerH[3]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.099     ; 4.708      ;
; -3.808 ; TimerL[3]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.699      ; 6.505      ;
; -3.706 ; TimerL[3]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.700      ; 6.404      ;
; -3.674 ; TimerL[3]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.700      ; 6.372      ;
; -3.667 ; TimerL[2]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.032     ; 4.633      ;
; -3.659 ; TimerL[2]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.032     ; 4.625      ;
; -3.624 ; TimerL[3]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.699      ; 6.321      ;
; -3.608 ; TimerL[3]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.701      ; 6.307      ;
; -3.605 ; TimerL[3]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.698      ; 6.301      ;
; -3.569 ; CurrentState.00 ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.082     ; 4.485      ;
; -3.545 ; TimerL[2]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.047     ; 4.496      ;
; -3.544 ; TimerL[2]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.047     ; 4.495      ;
; -3.538 ; CurrentState.11 ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.082     ; 4.454      ;
; -3.492 ; TimerL[3]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.700      ; 6.190      ;
; -3.430 ; CurrentState.00 ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.082     ; 4.346      ;
; -3.405 ; CurrentState.00 ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.083     ; 4.320      ;
; -3.354 ; CurrentState.11 ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.082     ; 4.270      ;
; -3.313 ; TimerH[2]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.665      ; 5.976      ;
; -3.309 ; TimerL[3]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.032     ; 4.275      ;
; -3.301 ; TimerL[3]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.032     ; 4.267      ;
; -3.295 ; CurrentState.11 ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.083     ; 4.210      ;
; -3.273 ; TimerL[3]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.700      ; 5.971      ;
; -3.269 ; CurrentState.00 ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.080     ; 4.187      ;
; -3.187 ; CurrentState.00 ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.935     ; 2.250      ;
; -3.187 ; TimerL[3]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.047     ; 4.138      ;
; -3.186 ; TimerL[3]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.047     ; 4.137      ;
; -3.179 ; TimerH[2]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.666      ; 5.843      ;
; -3.178 ; CurrentState.00 ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.935     ; 2.241      ;
; -3.153 ; CurrentState.11 ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.935     ; 2.216      ;
; -3.152 ; CurrentState.11 ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.080     ; 4.070      ;
; -3.136 ; CurrentState.11 ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.935     ; 2.199      ;
; -3.129 ; TimerH[2]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.665      ; 5.792      ;
; -3.113 ; CurrentState.00 ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.968     ; 2.143      ;
; -3.112 ; CurrentState.00 ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.968     ; 2.142      ;
; -3.100 ; CurrentState.00 ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.081     ; 4.017      ;
; -3.070 ; TimerH[2]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.664      ; 5.732      ;
; -3.057 ; CurrentState.11 ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.968     ; 2.087      ;
; -3.056 ; CurrentState.11 ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.968     ; 2.086      ;
; -2.997 ; TimerH[2]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.666      ; 5.661      ;
; -2.933 ; TimerH[2]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.667      ; 5.598      ;
; -2.786 ; TimerH[2]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.046     ; 3.738      ;
; -2.781 ; TimerH[3]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.666      ; 5.445      ;
; -2.766 ; TimerH[2]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.043     ; 3.721      ;
+--------+-----------------+-----------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                           ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.854 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.770      ;
; -3.852 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.768      ;
; -3.818 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.734      ;
; -3.711 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.632      ;
; -3.694 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.610      ;
; -3.684 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.605      ;
; -3.635 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.551      ;
; -3.577 ; Divider50MHz:u1|Count_DIV[10] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.493      ;
; -3.565 ; Divider50MHz:u1|Count_DIV[0]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.481      ;
; -3.558 ; Divider50MHz:u1|Count_DIV[6]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.474      ;
; -3.527 ; Divider50MHz:u1|Count_DIV[24] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.448      ;
; -3.516 ; Divider50MHz:u1|Count_DIV[17] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.437      ;
; -3.499 ; Divider50MHz:u1|Count_DIV[3]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.415      ;
; -3.488 ; Divider50MHz:u1|Count_DIV[16] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.409      ;
; -3.378 ; Divider50MHz:u1|Count_DIV[7]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.294      ;
; -3.372 ; Divider50MHz:u1|Count_DIV[13] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.293      ;
; -3.357 ; Divider50MHz:u1|Count_DIV[5]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.273      ;
; -3.356 ; Divider50MHz:u1|Count_DIV[20] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.277      ;
; -3.356 ; Divider50MHz:u1|Count_DIV[19] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.277      ;
; -3.285 ; Divider50MHz:u1|Count_DIV[23] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.206      ;
; -3.241 ; Divider50MHz:u1|Count_DIV[18] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.162      ;
; -3.216 ; Divider50MHz:u1|Count_DIV[4]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.132      ;
; -3.214 ; Divider50MHz:u1|Count_DIV[21] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.135      ;
; -3.202 ; Divider50MHz:u1|Count_DIV[22] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.123      ;
; -3.177 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.089      ;
; -3.177 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.089      ;
; -3.177 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.089      ;
; -3.177 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.089      ;
; -3.177 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.089      ;
; -3.177 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.089      ;
; -3.177 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.089      ;
; -3.177 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.089      ;
; -3.177 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.089      ;
; -3.177 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.089      ;
; -3.177 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.089      ;
; -3.177 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.089      ;
; -3.175 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.087      ;
; -3.175 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.087      ;
; -3.175 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.087      ;
; -3.175 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.087      ;
; -3.175 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.087      ;
; -3.175 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.087      ;
; -3.175 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.087      ;
; -3.175 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.087      ;
; -3.175 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.087      ;
; -3.175 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.087      ;
; -3.175 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.087      ;
; -3.175 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.087      ;
; -3.148 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.060      ;
; -3.148 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.060      ;
; -3.148 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.060      ;
; -3.148 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.060      ;
; -3.148 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.060      ;
; -3.148 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.060      ;
; -3.148 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.060      ;
; -3.148 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.060      ;
; -3.148 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.060      ;
; -3.148 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.060      ;
; -3.148 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.060      ;
; -3.148 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.060      ;
; -3.032 ; Divider50MHz:u1|Count_DIV[12] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.511     ; 3.519      ;
; -3.017 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.929      ;
; -3.017 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.929      ;
; -3.017 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.929      ;
; -3.017 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.929      ;
; -3.017 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.929      ;
; -3.017 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.929      ;
; -3.017 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.929      ;
; -3.017 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.929      ;
; -3.017 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.929      ;
; -3.017 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.929      ;
; -3.017 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.929      ;
; -3.017 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.929      ;
; -2.969 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.886      ;
; -2.969 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.886      ;
; -2.969 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.886      ;
; -2.969 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.886      ;
; -2.969 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.886      ;
; -2.969 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.886      ;
; -2.969 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.886      ;
; -2.969 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.886      ;
; -2.969 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.886      ;
; -2.969 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.886      ;
; -2.969 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.886      ;
; -2.969 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.886      ;
; -2.958 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.870      ;
; -2.958 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.870      ;
; -2.958 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.870      ;
; -2.958 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.870      ;
; -2.958 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.870      ;
; -2.958 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.870      ;
; -2.958 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.870      ;
; -2.958 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.870      ;
; -2.958 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.870      ;
; -2.958 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.870      ;
; -2.958 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.870      ;
; -2.958 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.870      ;
; -2.942 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.859      ;
; -2.942 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.859      ;
; -2.942 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.859      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'TimerH[1]'                                                                                   ;
+--------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; -2.269 ; TimerH[0] ; SEG7_LUT:u3|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; -0.048     ; 2.329      ;
; -2.227 ; TimerH[0] ; SEG7_LUT:u3|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; -0.046     ; 2.464      ;
; -2.209 ; TimerH[0] ; SEG7_LUT:u3|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; -0.046     ; 2.445      ;
; -2.178 ; TimerH[0] ; SEG7_LUT:u3|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; -0.049     ; 2.412      ;
; -2.168 ; TimerH[0] ; SEG7_LUT:u3|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; -0.046     ; 2.406      ;
; -2.094 ; TimerH[0] ; SEG7_LUT:u3|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 0.079      ; 2.463      ;
; -2.048 ; TimerH[0] ; SEG7_LUT:u3|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 0.078      ; 2.105      ;
; -1.646 ; TimerH[1] ; SEG7_LUT:u3|os[5] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 3.758      ; 5.419      ;
; -1.634 ; TimerH[1] ; SEG7_LUT:u3|os[0] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 3.756      ; 5.230      ;
; -1.581 ; TimerH[1] ; SEG7_LUT:u3|os[3] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 3.758      ; 5.353      ;
; -1.556 ; TimerH[1] ; SEG7_LUT:u3|os[6] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 3.755      ; 5.326      ;
; -1.545 ; TimerH[1] ; SEG7_LUT:u3|os[1] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 3.758      ; 5.319      ;
; -1.509 ; TimerH[3] ; SEG7_LUT:u3|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.789      ; 3.406      ;
; -1.507 ; TimerH[2] ; SEG7_LUT:u3|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.791      ; 3.581      ;
; -1.494 ; TimerH[1] ; SEG7_LUT:u3|os[4] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 3.882      ; 5.087      ;
; -1.464 ; TimerH[2] ; SEG7_LUT:u3|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.791      ; 3.537      ;
; -1.450 ; TimerH[1] ; SEG7_LUT:u3|os[2] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 3.883      ; 5.355      ;
; -1.420 ; TimerH[3] ; SEG7_LUT:u3|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.788      ; 3.491      ;
; -1.409 ; TimerH[2] ; SEG7_LUT:u3|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.791      ; 3.484      ;
; -1.388 ; TimerH[2] ; SEG7_LUT:u3|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.915      ; 3.282      ;
; -1.312 ; TimerH[2] ; SEG7_LUT:u3|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.789      ; 3.209      ;
; -1.221 ; TimerH[2] ; SEG7_LUT:u3|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.788      ; 3.292      ;
; -1.166 ; TimerH[1] ; SEG7_LUT:u3|os[5] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 3.758      ; 5.439      ;
; -1.146 ; TimerH[2] ; SEG7_LUT:u3|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.916      ; 3.352      ;
; -1.100 ; TimerH[1] ; SEG7_LUT:u3|os[0] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 3.756      ; 5.196      ;
; -1.085 ; TimerH[1] ; SEG7_LUT:u3|os[3] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 3.758      ; 5.357      ;
; -1.062 ; TimerH[1] ; SEG7_LUT:u3|os[6] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 3.755      ; 5.332      ;
; -1.052 ; TimerH[1] ; SEG7_LUT:u3|os[1] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 3.758      ; 5.326      ;
; -0.996 ; TimerH[3] ; SEG7_LUT:u3|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.791      ; 3.070      ;
; -0.972 ; TimerH[1] ; SEG7_LUT:u3|os[2] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 3.883      ; 5.377      ;
; -0.932 ; TimerH[1] ; SEG7_LUT:u3|os[4] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 3.882      ; 5.025      ;
+--------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'TimerL[1]'                                                                                   ;
+--------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; -2.146 ; TimerL[0] ; SEG7_LUT:u2|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.171      ; 2.425      ;
; -2.066 ; TimerL[0] ; SEG7_LUT:u2|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.169      ; 2.337      ;
; -2.046 ; TimerL[1] ; SEG7_LUT:u2|os[2] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 3.973      ; 5.859      ;
; -2.026 ; TimerL[0] ; SEG7_LUT:u2|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.170      ; 2.479      ;
; -1.983 ; TimerL[0] ; SEG7_LUT:u2|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.169      ; 2.434      ;
; -1.978 ; TimerL[0] ; SEG7_LUT:u2|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.173      ; 2.260      ;
; -1.968 ; TimerL[0] ; SEG7_LUT:u2|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.172      ; 2.423      ;
; -1.953 ; TimerL[1] ; SEG7_LUT:u2|os[0] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 3.971      ; 5.758      ;
; -1.942 ; TimerL[0] ; SEG7_LUT:u2|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.172      ; 2.396      ;
; -1.926 ; TimerL[1] ; SEG7_LUT:u2|os[4] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 3.975      ; 5.742      ;
; -1.909 ; TimerL[1] ; SEG7_LUT:u2|os[6] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 3.972      ; 5.896      ;
; -1.899 ; TimerL[1] ; SEG7_LUT:u2|os[5] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 3.974      ; 5.888      ;
; -1.880 ; TimerL[1] ; SEG7_LUT:u2|os[3] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 3.971      ; 5.865      ;
; -1.825 ; TimerL[1] ; SEG7_LUT:u2|os[1] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 3.974      ; 5.813      ;
; -1.655 ; TimerL[2] ; SEG7_LUT:u2|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 2.040      ; 3.803      ;
; -1.553 ; TimerL[1] ; SEG7_LUT:u2|os[2] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 3.973      ; 5.866      ;
; -1.524 ; TimerL[2] ; SEG7_LUT:u2|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 2.038      ; 3.664      ;
; -1.513 ; TimerL[2] ; SEG7_LUT:u2|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 2.042      ; 3.664      ;
; -1.512 ; TimerL[2] ; SEG7_LUT:u2|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 2.041      ; 3.836      ;
; -1.484 ; TimerL[2] ; SEG7_LUT:u2|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 2.039      ; 3.806      ;
; -1.467 ; TimerL[2] ; SEG7_LUT:u2|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 2.038      ; 3.787      ;
; -1.435 ; TimerL[1] ; SEG7_LUT:u2|os[5] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 3.974      ; 5.924      ;
; -1.426 ; TimerL[1] ; SEG7_LUT:u2|os[6] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 3.972      ; 5.913      ;
; -1.418 ; TimerL[1] ; SEG7_LUT:u2|os[0] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 3.971      ; 5.723      ;
; -1.404 ; TimerL[2] ; SEG7_LUT:u2|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 2.041      ; 3.727      ;
; -1.395 ; TimerL[1] ; SEG7_LUT:u2|os[4] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 3.975      ; 5.711      ;
; -1.392 ; TimerL[1] ; SEG7_LUT:u2|os[3] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 3.971      ; 5.877      ;
; -1.339 ; TimerL[1] ; SEG7_LUT:u2|os[1] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 3.974      ; 5.827      ;
; -1.242 ; TimerL[3] ; SEG7_LUT:u2|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 2.038      ; 3.382      ;
; -1.177 ; TimerL[3] ; SEG7_LUT:u2|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 2.039      ; 3.499      ;
; -1.172 ; TimerL[3] ; SEG7_LUT:u2|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 2.041      ; 3.496      ;
+--------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Divider50MHz:u1|CLK_1HzOut'                                                                                     ;
+-------+-----------------+-----------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.402 ; CurrentState.01 ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CurrentState.10 ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CurrentState.11 ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; TimerH[0]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.080      ; 0.669      ;
; 0.407 ; TimerL[0]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.081      ; 0.674      ;
; 0.440 ; TimerH[2]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; TimerH[3]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.043      ; 0.669      ;
; 0.444 ; TimerH[1]       ; TimerL[0]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.802      ; 4.684      ;
; 0.657 ; TimerH[1]       ; TimerL[2]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.933      ; 3.028      ;
; 0.657 ; TimerH[1]       ; TimerL[3]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.933      ; 3.028      ;
; 0.666 ; CurrentState.01 ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.081      ; 0.933      ;
; 0.670 ; TimerH[1]       ; TimerH[2]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.967      ; 3.075      ;
; 0.672 ; TimerH[1]       ; TimerH[3]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.967      ; 3.077      ;
; 0.690 ; TimerH[1]       ; TimerH[0]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.804      ; 4.932      ;
; 0.694 ; CurrentState.10 ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.081      ; 0.961      ;
; 0.721 ; TimerH[1]       ; CurrentState.01 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.804      ; 4.963      ;
; 0.752 ; TimerL[1]       ; TimerL[2]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.933      ; 3.123      ;
; 0.752 ; TimerL[1]       ; TimerL[3]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.933      ; 3.123      ;
; 0.765 ; TimerL[1]       ; TimerH[2]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.967      ; 3.170      ;
; 0.767 ; TimerL[1]       ; TimerH[3]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.967      ; 3.172      ;
; 0.785 ; TimerL[1]       ; TimerH[0]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.804      ; 5.027      ;
; 0.810 ; TimerH[1]       ; TimerH[1]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.803      ; 5.051      ;
; 0.831 ; CurrentState.11 ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.081      ; 1.098      ;
; 0.834 ; TimerL[1]       ; TimerL[0]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.802      ; 5.074      ;
; 0.905 ; TimerL[1]       ; TimerH[1]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.803      ; 5.146      ;
; 0.947 ; TimerL[1]       ; CurrentState.11 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.804      ; 5.189      ;
; 0.963 ; TimerL[1]       ; CurrentState.00 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.804      ; 5.205      ;
; 0.963 ; TimerL[1]       ; CurrentState.10 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.804      ; 5.205      ;
; 0.966 ; TimerL[1]       ; CurrentState.01 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.804      ; 5.208      ;
; 1.067 ; TimerH[1]       ; TimerL[0]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.802      ; 4.807      ;
; 1.073 ; TimerH[1]       ; TimerL[1]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.803      ; 5.314      ;
; 1.101 ; TimerH[1]       ; CurrentState.00 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.804      ; 5.343      ;
; 1.129 ; TimerH[1]       ; CurrentState.11 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.804      ; 5.371      ;
; 1.145 ; TimerH[1]       ; CurrentState.10 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.804      ; 5.387      ;
; 1.168 ; TimerL[1]       ; TimerL[1]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.803      ; 5.409      ;
; 1.208 ; TimerH[1]       ; TimerH[2]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.967      ; 3.113      ;
; 1.208 ; TimerH[1]       ; TimerH[3]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.967      ; 3.113      ;
; 1.220 ; TimerH[1]       ; TimerL[2]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.933      ; 3.091      ;
; 1.220 ; TimerH[1]       ; TimerL[3]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.933      ; 3.091      ;
; 1.312 ; TimerH[1]       ; TimerH[0]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.804      ; 5.054      ;
; 1.328 ; TimerH[1]       ; CurrentState.01 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.804      ; 5.070      ;
; 1.362 ; TimerL[1]       ; TimerH[2]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.967      ; 3.267      ;
; 1.362 ; TimerL[1]       ; TimerH[3]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.967      ; 3.267      ;
; 1.367 ; TimerH[1]       ; TimerH[1]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.803      ; 5.108      ;
; 1.374 ; TimerL[1]       ; TimerL[2]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.933      ; 3.245      ;
; 1.374 ; TimerL[1]       ; TimerL[3]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.933      ; 3.245      ;
; 1.466 ; TimerL[1]       ; TimerH[0]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.804      ; 5.208      ;
; 1.517 ; TimerL[1]       ; TimerL[0]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.802      ; 5.257      ;
; 1.521 ; TimerL[1]       ; TimerH[1]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.803      ; 5.262      ;
; 1.610 ; TimerL[1]       ; CurrentState.10 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.804      ; 5.352      ;
; 1.611 ; TimerL[1]       ; CurrentState.00 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.804      ; 5.353      ;
; 1.613 ; TimerL[1]       ; CurrentState.01 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.804      ; 5.355      ;
; 1.614 ; TimerH[1]       ; CurrentState.00 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.804      ; 5.356      ;
; 1.620 ; TimerL[1]       ; CurrentState.11 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.804      ; 5.362      ;
; 1.620 ; TimerH[1]       ; TimerL[1]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.803      ; 5.361      ;
; 1.654 ; TimerH[1]       ; CurrentState.10 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.804      ; 5.396      ;
; 1.664 ; TimerH[1]       ; CurrentState.11 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.804      ; 5.406      ;
; 1.774 ; TimerL[1]       ; TimerL[1]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.803      ; 5.515      ;
; 1.856 ; TimerH[2]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.935      ; 3.977      ;
; 1.872 ; TimerH[2]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.935      ; 3.993      ;
; 1.872 ; TimerH[2]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.935      ; 3.993      ;
; 1.875 ; TimerH[2]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.935      ; 3.996      ;
; 2.385 ; TimerH[3]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.933      ; 4.504      ;
; 2.399 ; TimerH[2]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.933      ; 4.518      ;
; 2.444 ; TimerH[0]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.079      ; 2.709      ;
; 2.483 ; TimerH[2]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.046      ; 2.715      ;
; 2.490 ; TimerL[0]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.082      ; 2.758      ;
; 2.601 ; TimerH[2]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.032      ; 2.819      ;
; 2.640 ; TimerH[3]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.935      ; 4.761      ;
; 2.648 ; TimerH[3]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.032      ; 2.866      ;
; 2.655 ; TimerH[2]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.935      ; 4.776      ;
; 2.662 ; TimerH[3]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.935      ; 4.783      ;
; 2.698 ; CurrentState.00 ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.081      ; 2.965      ;
; 2.764 ; TimerH[2]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.032      ; 2.982      ;
; 2.815 ; TimerH[2]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.934      ; 4.935      ;
; 2.833 ; TimerH[3]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.046      ; 3.065      ;
; 2.834 ; TimerL[3]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.047      ; 3.067      ;
; 2.840 ; TimerH[3]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.934      ; 4.960      ;
; 2.884 ; TimerH[3]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.935      ; 5.005      ;
; 2.885 ; TimerH[3]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.935      ; 5.006      ;
; 2.888 ; TimerH[3]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.032      ; 3.106      ;
; 2.894 ; TimerH[3]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.935      ; 5.015      ;
; 3.148 ; TimerH[2]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.934      ; 5.268      ;
; 3.222 ; TimerL[2]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.047      ; 3.455      ;
; 3.272 ; TimerH[3]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.934      ; 5.392      ;
; 3.310 ; TimerL[3]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.968      ; 5.464      ;
; 3.322 ; TimerL[3]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.099      ; 3.607      ;
; 3.324 ; TimerL[3]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.099      ; 3.609      ;
; 3.327 ; TimerL[3]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.047      ; 3.560      ;
; 3.359 ; TimerL[3]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.966      ; 5.511      ;
; 3.385 ; CurrentState.00 ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.081      ; 3.652      ;
; 3.386 ; TimerH[0]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.080      ; 3.652      ;
; 3.402 ; TimerH[0]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.080      ; 3.668      ;
; 3.402 ; TimerH[0]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.080      ; 3.668      ;
; 3.405 ; TimerH[0]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.080      ; 3.671      ;
; 3.412 ; CurrentState.11 ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; -1.666     ; 1.932      ;
; 3.412 ; CurrentState.11 ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; -1.666     ; 1.932      ;
; 3.420 ; TimerL[2]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.047      ; 3.653      ;
; 3.424 ; CurrentState.11 ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; -1.700     ; 1.910      ;
; 3.424 ; CurrentState.11 ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; -1.700     ; 1.910      ;
+-------+-----------------+-----------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                           ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.441 ; Divider50MHz:u1|Count_DIV[24] ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.708      ;
; 0.639 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[9]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.906      ;
; 0.640 ; Divider50MHz:u1|Count_DIV[7]  ; Divider50MHz:u1|Count_DIV[7]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.907      ;
; 0.640 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.907      ;
; 0.641 ; Divider50MHz:u1|Count_DIV[13] ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; Divider50MHz:u1|Count_DIV[17] ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.908      ;
; 0.643 ; Divider50MHz:u1|Count_DIV[18] ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; Divider50MHz:u1|Count_DIV[10] ; Divider50MHz:u1|Count_DIV[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; Divider50MHz:u1|Count_DIV[21] ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.911      ;
; 0.645 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[8]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.912      ;
; 0.645 ; Divider50MHz:u1|Count_DIV[19] ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.912      ;
; 0.646 ; Divider50MHz:u1|Count_DIV[4]  ; Divider50MHz:u1|Count_DIV[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.913      ;
; 0.646 ; Divider50MHz:u1|Count_DIV[6]  ; Divider50MHz:u1|Count_DIV[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.913      ;
; 0.646 ; Divider50MHz:u1|Count_DIV[16] ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.913      ;
; 0.655 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[1]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; Divider50MHz:u1|Count_DIV[23] ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; Divider50MHz:u1|Count_DIV[3]  ; Divider50MHz:u1|Count_DIV[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; Divider50MHz:u1|Count_DIV[5]  ; Divider50MHz:u1|Count_DIV[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.924      ;
; 0.662 ; Divider50MHz:u1|Count_DIV[20] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.929      ;
; 0.662 ; Divider50MHz:u1|Count_DIV[22] ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.929      ;
; 0.667 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.934      ;
; 0.683 ; Divider50MHz:u1|Count_DIV[0]  ; Divider50MHz:u1|Count_DIV[0]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.950      ;
; 0.957 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.224      ;
; 0.958 ; Divider50MHz:u1|Count_DIV[7]  ; Divider50MHz:u1|Count_DIV[8]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.225      ;
; 0.958 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.225      ;
; 0.958 ; Divider50MHz:u1|Count_DIV[13] ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.225      ;
; 0.959 ; Divider50MHz:u1|Count_DIV[17] ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.226      ;
; 0.961 ; Divider50MHz:u1|Count_DIV[21] ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.228      ;
; 0.962 ; Divider50MHz:u1|Count_DIV[19] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.229      ;
; 0.970 ; Divider50MHz:u1|Count_DIV[18] ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.237      ;
; 0.971 ; Divider50MHz:u1|Count_DIV[10] ; Divider50MHz:u1|Count_DIV[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.238      ;
; 0.972 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[9]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.239      ;
; 0.973 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; Divider50MHz:u1|Count_DIV[6]  ; Divider50MHz:u1|Count_DIV[7]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; Divider50MHz:u1|Count_DIV[16] ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; Divider50MHz:u1|Count_DIV[4]  ; Divider50MHz:u1|Count_DIV[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; Divider50MHz:u1|Count_DIV[23] ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; Divider50MHz:u1|Count_DIV[3]  ; Divider50MHz:u1|Count_DIV[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; Divider50MHz:u1|Count_DIV[5]  ; Divider50MHz:u1|Count_DIV[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; Divider50MHz:u1|Count_DIV[18] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.242      ;
; 0.977 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.244      ;
; 0.978 ; Divider50MHz:u1|Count_DIV[6]  ; Divider50MHz:u1|Count_DIV[8]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.245      ;
; 0.978 ; Divider50MHz:u1|Count_DIV[16] ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.245      ;
; 0.978 ; Divider50MHz:u1|Count_DIV[4]  ; Divider50MHz:u1|Count_DIV[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.245      ;
; 0.984 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.251      ;
; 0.987 ; Divider50MHz:u1|Count_DIV[0]  ; Divider50MHz:u1|Count_DIV[1]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.254      ;
; 0.989 ; Divider50MHz:u1|Count_DIV[20] ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.256      ;
; 0.989 ; Divider50MHz:u1|Count_DIV[22] ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.256      ;
; 0.989 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.256      ;
; 0.992 ; Divider50MHz:u1|Count_DIV[0]  ; Divider50MHz:u1|Count_DIV[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.259      ;
; 0.994 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.261      ;
; 0.994 ; Divider50MHz:u1|Count_DIV[20] ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.261      ;
; 0.994 ; Divider50MHz:u1|Count_DIV[22] ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.261      ;
; 0.999 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.266      ;
; 1.078 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.345      ;
; 1.079 ; Divider50MHz:u1|Count_DIV[7]  ; Divider50MHz:u1|Count_DIV[9]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.346      ;
; 1.079 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.346      ;
; 1.079 ; Divider50MHz:u1|Count_DIV[13] ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.346      ;
; 1.080 ; Divider50MHz:u1|Count_DIV[17] ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.347      ;
; 1.082 ; Divider50MHz:u1|Count_DIV[21] ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.349      ;
; 1.083 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.345      ;
; 1.083 ; Divider50MHz:u1|Count_DIV[19] ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.350      ;
; 1.084 ; Divider50MHz:u1|Count_DIV[7]  ; Divider50MHz:u1|Count_DIV[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.351      ;
; 1.084 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.351      ;
; 1.084 ; Divider50MHz:u1|Count_DIV[13] ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.351      ;
; 1.085 ; Divider50MHz:u1|Count_DIV[17] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.352      ;
; 1.087 ; Divider50MHz:u1|Count_DIV[21] ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.354      ;
; 1.088 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.350      ;
; 1.088 ; Divider50MHz:u1|Count_DIV[19] ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.355      ;
; 1.094 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.361      ;
; 1.095 ; Divider50MHz:u1|Count_DIV[5]  ; Divider50MHz:u1|Count_DIV[7]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; Divider50MHz:u1|Count_DIV[3]  ; Divider50MHz:u1|Count_DIV[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; Divider50MHz:u1|Count_DIV[18] ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.363      ;
; 1.098 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.365      ;
; 1.099 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.366      ;
; 1.099 ; Divider50MHz:u1|Count_DIV[6]  ; Divider50MHz:u1|Count_DIV[9]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.366      ;
; 1.099 ; Divider50MHz:u1|Count_DIV[16] ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.366      ;
; 1.099 ; Divider50MHz:u1|Count_DIV[4]  ; Divider50MHz:u1|Count_DIV[7]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.366      ;
; 1.100 ; Divider50MHz:u1|Count_DIV[5]  ; Divider50MHz:u1|Count_DIV[8]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; Divider50MHz:u1|Count_DIV[3]  ; Divider50MHz:u1|Count_DIV[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; Divider50MHz:u1|Count_DIV[18] ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.368      ;
; 1.102 ; Divider50MHz:u1|Count_DIV[10] ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.364      ;
; 1.104 ; Divider50MHz:u1|Count_DIV[6]  ; Divider50MHz:u1|Count_DIV[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.371      ;
; 1.104 ; Divider50MHz:u1|Count_DIV[16] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.371      ;
; 1.104 ; Divider50MHz:u1|Count_DIV[4]  ; Divider50MHz:u1|Count_DIV[8]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.371      ;
; 1.107 ; Divider50MHz:u1|Count_DIV[10] ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.369      ;
; 1.110 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.377      ;
; 1.113 ; Divider50MHz:u1|Count_DIV[0]  ; Divider50MHz:u1|Count_DIV[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.380      ;
; 1.115 ; Divider50MHz:u1|Count_DIV[20] ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.382      ;
; 1.115 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.382      ;
; 1.118 ; Divider50MHz:u1|Count_DIV[0]  ; Divider50MHz:u1|Count_DIV[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.385      ;
; 1.120 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.387      ;
; 1.120 ; Divider50MHz:u1|Count_DIV[20] ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.387      ;
; 1.125 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.392      ;
; 1.205 ; Divider50MHz:u1|Count_DIV[7]  ; Divider50MHz:u1|Count_DIV[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.472      ;
; 1.205 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.472      ;
; 1.205 ; Divider50MHz:u1|Count_DIV[13] ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.472      ;
; 1.206 ; Divider50MHz:u1|Count_DIV[17] ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.473      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'TimerH[1]'                                                                                   ;
+-------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; 0.548 ; TimerH[1] ; SEG7_LUT:u3|os[4] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 4.054      ; 4.834      ;
; 0.737 ; TimerH[3] ; SEG7_LUT:u3|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 2.056      ; 2.813      ;
; 0.831 ; TimerH[1] ; SEG7_LUT:u3|os[2] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 4.055      ; 5.118      ;
; 0.840 ; TimerH[1] ; SEG7_LUT:u3|os[0] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 3.924      ; 4.996      ;
; 0.868 ; TimerH[2] ; SEG7_LUT:u3|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 2.185      ; 3.073      ;
; 0.890 ; TimerH[2] ; SEG7_LUT:u3|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 2.186      ; 3.096      ;
; 0.892 ; TimerH[1] ; SEG7_LUT:u3|os[1] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 3.926      ; 5.050      ;
; 0.895 ; TimerH[1] ; SEG7_LUT:u3|os[6] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 3.922      ; 5.049      ;
; 0.916 ; TimerH[1] ; SEG7_LUT:u3|os[3] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 3.925      ; 5.073      ;
; 0.921 ; TimerH[2] ; SEG7_LUT:u3|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 2.055      ; 2.996      ;
; 0.965 ; TimerH[2] ; SEG7_LUT:u3|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 2.053      ; 3.038      ;
; 1.054 ; TimerH[1] ; SEG7_LUT:u3|os[5] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 3.925      ; 5.211      ;
; 1.088 ; TimerH[1] ; SEG7_LUT:u3|os[4] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 4.054      ; 4.894      ;
; 1.113 ; TimerH[3] ; SEG7_LUT:u3|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 2.055      ; 3.188      ;
; 1.119 ; TimerH[3] ; SEG7_LUT:u3|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 2.053      ; 3.192      ;
; 1.144 ; TimerH[2] ; SEG7_LUT:u3|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 2.057      ; 3.221      ;
; 1.168 ; TimerH[2] ; SEG7_LUT:u3|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 2.056      ; 3.244      ;
; 1.277 ; TimerH[1] ; SEG7_LUT:u3|os[2] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 4.055      ; 5.084      ;
; 1.291 ; TimerH[2] ; SEG7_LUT:u3|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 2.056      ; 3.367      ;
; 1.354 ; TimerH[1] ; SEG7_LUT:u3|os[0] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 3.924      ; 5.030      ;
; 1.401 ; TimerH[1] ; SEG7_LUT:u3|os[1] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 3.926      ; 5.079      ;
; 1.403 ; TimerH[1] ; SEG7_LUT:u3|os[6] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 3.922      ; 5.077      ;
; 1.429 ; TimerH[1] ; SEG7_LUT:u3|os[3] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 3.925      ; 5.106      ;
; 1.504 ; TimerH[1] ; SEG7_LUT:u3|os[5] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 3.925      ; 5.181      ;
; 1.583 ; TimerH[0] ; SEG7_LUT:u3|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.420      ; 2.023      ;
; 1.734 ; TimerH[0] ; SEG7_LUT:u3|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.421      ; 2.175      ;
; 1.797 ; TimerH[0] ; SEG7_LUT:u3|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.290      ; 2.107      ;
; 1.853 ; TimerH[0] ; SEG7_LUT:u3|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.292      ; 2.165      ;
; 1.854 ; TimerH[0] ; SEG7_LUT:u3|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.288      ; 2.162      ;
; 1.885 ; TimerH[0] ; SEG7_LUT:u3|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.291      ; 2.196      ;
; 2.020 ; TimerH[0] ; SEG7_LUT:u3|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.291      ; 2.331      ;
+-------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'TimerL[1]'                                                                                   ;
+-------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; 0.801 ; TimerL[3] ; SEG7_LUT:u2|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.326      ; 3.147      ;
; 0.890 ; TimerL[3] ; SEG7_LUT:u2|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.328      ; 3.238      ;
; 0.898 ; TimerL[3] ; SEG7_LUT:u2|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.330      ; 3.248      ;
; 1.095 ; TimerL[1] ; SEG7_LUT:u2|os[4] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 4.166      ; 5.493      ;
; 1.098 ; TimerL[2] ; SEG7_LUT:u2|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.326      ; 3.444      ;
; 1.107 ; TimerL[1] ; SEG7_LUT:u2|os[0] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 4.162      ; 5.501      ;
; 1.137 ; TimerL[2] ; SEG7_LUT:u2|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.330      ; 3.487      ;
; 1.140 ; TimerL[2] ; SEG7_LUT:u2|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.330      ; 3.490      ;
; 1.142 ; TimerL[1] ; SEG7_LUT:u2|os[1] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 4.166      ; 5.540      ;
; 1.169 ; TimerL[2] ; SEG7_LUT:u2|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.326      ; 3.515      ;
; 1.187 ; TimerL[1] ; SEG7_LUT:u2|os[3] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 4.162      ; 5.581      ;
; 1.201 ; TimerL[2] ; SEG7_LUT:u2|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.328      ; 3.549      ;
; 1.203 ; TimerL[2] ; SEG7_LUT:u2|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.330      ; 3.553      ;
; 1.214 ; TimerL[2] ; SEG7_LUT:u2|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.329      ; 3.563      ;
; 1.214 ; TimerL[1] ; SEG7_LUT:u2|os[6] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 4.164      ; 5.610      ;
; 1.225 ; TimerL[1] ; SEG7_LUT:u2|os[2] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 4.165      ; 5.622      ;
; 1.278 ; TimerL[1] ; SEG7_LUT:u2|os[5] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 4.166      ; 5.676      ;
; 1.572 ; TimerL[0] ; SEG7_LUT:u2|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.531      ; 2.123      ;
; 1.590 ; TimerL[0] ; SEG7_LUT:u2|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.535      ; 2.145      ;
; 1.605 ; TimerL[1] ; SEG7_LUT:u2|os[4] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 4.166      ; 5.523      ;
; 1.608 ; TimerL[0] ; SEG7_LUT:u2|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.535      ; 2.163      ;
; 1.622 ; TimerL[1] ; SEG7_LUT:u2|os[0] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 4.162      ; 5.536      ;
; 1.642 ; TimerL[1] ; SEG7_LUT:u2|os[1] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 4.166      ; 5.560      ;
; 1.643 ; TimerL[0] ; SEG7_LUT:u2|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.531      ; 2.194      ;
; 1.646 ; TimerL[0] ; SEG7_LUT:u2|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.534      ; 2.200      ;
; 1.677 ; TimerL[0] ; SEG7_LUT:u2|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.533      ; 2.230      ;
; 1.689 ; TimerL[1] ; SEG7_LUT:u2|os[2] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 4.165      ; 5.606      ;
; 1.691 ; TimerL[1] ; SEG7_LUT:u2|os[3] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 4.162      ; 5.605      ;
; 1.713 ; TimerL[1] ; SEG7_LUT:u2|os[6] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 4.164      ; 5.629      ;
; 1.714 ; TimerL[1] ; SEG7_LUT:u2|os[5] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 4.166      ; 5.632      ;
; 1.742 ; TimerL[0] ; SEG7_LUT:u2|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.535      ; 2.297      ;
+-------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                ;
+------------+-----------------+----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note ;
+------------+-----------------+----------------------------+------+
; 183.62 MHz ; 183.62 MHz      ; Divider50MHz:u1|CLK_1HzOut ;      ;
; 219.49 MHz ; 219.49 MHz      ; TimerL[1]                  ;      ;
; 222.92 MHz ; 222.92 MHz      ; CLK                        ;      ;
; 249.5 MHz  ; 249.5 MHz       ; TimerH[1]                  ;      ;
+------------+-----------------+----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; Divider50MHz:u1|CLK_1HzOut ; -4.446 ; -50.402       ;
; CLK                        ; -3.486 ; -68.541       ;
; TimerH[1]                  ; -2.049 ; -13.767       ;
; TimerL[1]                  ; -1.924 ; -12.627       ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; Divider50MHz:u1|CLK_1HzOut ; 0.353 ; 0.000         ;
; CLK                        ; 0.400 ; 0.000         ;
; TimerH[1]                  ; 0.639 ; 0.000         ;
; TimerL[1]                  ; 0.839 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -3.000 ; -36.410       ;
; Divider50MHz:u1|CLK_1HzOut ; -1.285 ; -15.420       ;
; TimerH[1]                  ; 0.306  ; 0.000         ;
; TimerL[1]                  ; 0.389  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Divider50MHz:u1|CLK_1HzOut'                                                                                      ;
+--------+-----------------+-----------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+----------------------------+----------------------------+--------------+------------+------------+
; -4.446 ; TimerH[0]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.075     ; 5.370      ;
; -4.427 ; TimerL[0]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.071     ; 5.355      ;
; -4.425 ; TimerL[0]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.072     ; 5.352      ;
; -4.358 ; TimerL[0]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.072     ; 5.285      ;
; -4.344 ; TimerH[0]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.076     ; 5.267      ;
; -4.344 ; TimerH[0]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.075     ; 5.268      ;
; -4.336 ; TimerL[0]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.070     ; 5.265      ;
; -4.329 ; TimerL[0]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.073     ; 5.255      ;
; -4.237 ; TimerL[0]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.071     ; 5.165      ;
; -4.225 ; TimerH[0]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.073     ; 5.151      ;
; -4.202 ; TimerH[0]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.074     ; 5.127      ;
; -4.150 ; CurrentState.01 ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.074     ; 5.075      ;
; -4.127 ; TimerL[0]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.071     ; 5.055      ;
; -4.120 ; TimerL[0]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.071     ; 5.048      ;
; -4.080 ; TimerH[0]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.074     ; 5.005      ;
; -4.064 ; TimerL[0]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.696     ; 3.367      ;
; -4.050 ; TimerH[0]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.699     ; 3.350      ;
; -4.048 ; CurrentState.01 ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.075     ; 4.972      ;
; -4.029 ; TimerH[0]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.074     ; 4.954      ;
; -4.020 ; TimerH[3]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.452      ; 6.471      ;
; -4.020 ; TimerH[0]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.699     ; 3.320      ;
; -4.007 ; CurrentState.01 ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.074     ; 4.932      ;
; -3.967 ; TimerL[0]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.696     ; 3.270      ;
; -3.962 ; TimerH[0]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.731     ; 3.230      ;
; -3.961 ; TimerH[0]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.731     ; 3.229      ;
; -3.949 ; TimerH[0]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.074     ; 4.874      ;
; -3.929 ; CurrentState.01 ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.072     ; 4.856      ;
; -3.884 ; TimerL[0]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.728     ; 3.155      ;
; -3.884 ; TimerL[0]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.728     ; 3.155      ;
; -3.883 ; CurrentState.10 ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.074     ; 4.808      ;
; -3.856 ; TimerH[3]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.452      ; 6.307      ;
; -3.840 ; TimerH[3]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.453      ; 6.292      ;
; -3.830 ; TimerL[2]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.487      ; 6.316      ;
; -3.828 ; TimerL[2]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.486      ; 6.313      ;
; -3.790 ; TimerH[3]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.451      ; 6.240      ;
; -3.781 ; CurrentState.10 ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.075     ; 4.705      ;
; -3.761 ; TimerL[2]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.486      ; 6.246      ;
; -3.740 ; CurrentState.10 ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.074     ; 4.665      ;
; -3.739 ; TimerL[2]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.488      ; 6.226      ;
; -3.732 ; TimerL[2]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.485      ; 6.216      ;
; -3.724 ; CurrentState.01 ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.698     ; 3.025      ;
; -3.719 ; CurrentState.01 ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.698     ; 3.020      ;
; -3.678 ; TimerH[3]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.453      ; 6.130      ;
; -3.674 ; TimerL[2]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.487      ; 6.160      ;
; -3.671 ; TimerH[3]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.454      ; 6.124      ;
; -3.667 ; TimerL[2]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.487      ; 6.153      ;
; -3.666 ; CurrentState.01 ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.730     ; 2.935      ;
; -3.665 ; CurrentState.01 ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.730     ; 2.934      ;
; -3.664 ; TimerL[2]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.487      ; 6.150      ;
; -3.662 ; CurrentState.10 ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.072     ; 4.589      ;
; -3.457 ; CurrentState.10 ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.698     ; 2.758      ;
; -3.452 ; CurrentState.10 ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.698     ; 2.753      ;
; -3.437 ; TimerH[3]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.039     ; 4.397      ;
; -3.436 ; TimerL[3]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.486      ; 5.921      ;
; -3.429 ; TimerL[3]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.487      ; 5.915      ;
; -3.428 ; TimerH[3]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.043     ; 4.384      ;
; -3.399 ; CurrentState.10 ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.730     ; 2.668      ;
; -3.398 ; CurrentState.10 ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.730     ; 2.667      ;
; -3.377 ; TimerH[3]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.094     ; 4.282      ;
; -3.377 ; TimerH[3]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.094     ; 4.282      ;
; -3.360 ; TimerL[3]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.486      ; 5.845      ;
; -3.357 ; TimerL[2]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.028     ; 4.328      ;
; -3.338 ; TimerL[3]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.488      ; 5.825      ;
; -3.334 ; TimerL[3]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.485      ; 5.818      ;
; -3.260 ; TimerL[2]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.028     ; 4.231      ;
; -3.246 ; TimerL[3]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.487      ; 5.732      ;
; -3.188 ; TimerL[3]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.487      ; 5.674      ;
; -3.183 ; CurrentState.00 ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.074     ; 4.108      ;
; -3.161 ; TimerL[2]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 4.118      ;
; -3.160 ; TimerL[2]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 4.117      ;
; -3.130 ; CurrentState.11 ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.074     ; 4.055      ;
; -3.081 ; CurrentState.00 ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.075     ; 4.005      ;
; -3.040 ; CurrentState.00 ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.074     ; 3.965      ;
; -3.038 ; TimerL[3]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.487      ; 5.524      ;
; -3.002 ; TimerH[2]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.452      ; 5.453      ;
; -2.966 ; CurrentState.11 ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.075     ; 3.890      ;
; -2.966 ; CurrentState.11 ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.074     ; 3.891      ;
; -2.962 ; CurrentState.00 ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.072     ; 3.889      ;
; -2.956 ; TimerL[3]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.028     ; 3.927      ;
; -2.900 ; TimerL[3]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.028     ; 3.871      ;
; -2.847 ; CurrentState.11 ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.072     ; 3.774      ;
; -2.838 ; TimerH[2]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.452      ; 5.289      ;
; -2.838 ; TimerH[2]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.451      ; 5.288      ;
; -2.824 ; TimerL[3]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 3.781      ;
; -2.823 ; TimerL[3]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 3.780      ;
; -2.822 ; TimerH[2]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.453      ; 5.274      ;
; -2.817 ; CurrentState.00 ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.073     ; 3.743      ;
; -2.757 ; CurrentState.00 ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.698     ; 2.058      ;
; -2.752 ; CurrentState.00 ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.698     ; 2.053      ;
; -2.719 ; TimerH[2]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.454      ; 5.172      ;
; -2.699 ; CurrentState.00 ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.730     ; 1.968      ;
; -2.698 ; CurrentState.00 ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.730     ; 1.967      ;
; -2.692 ; TimerH[2]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.453      ; 5.144      ;
; -2.680 ; CurrentState.11 ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.698     ; 1.981      ;
; -2.667 ; CurrentState.11 ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.698     ; 1.968      ;
; -2.597 ; CurrentState.11 ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.730     ; 1.866      ;
; -2.597 ; CurrentState.11 ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.730     ; 1.866      ;
; -2.530 ; TimerH[3]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.453      ; 4.982      ;
; -2.496 ; TimerH[2]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 1.453      ; 4.948      ;
; -2.423 ; TimerH[2]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.043     ; 3.379      ;
+--------+-----------------+-----------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.486 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.412      ;
; -3.486 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.412      ;
; -3.435 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.361      ;
; -3.366 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.295      ;
; -3.352 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.278      ;
; -3.344 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.273      ;
; -3.262 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.188      ;
; -3.241 ; Divider50MHz:u1|Count_DIV[10] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.167      ;
; -3.208 ; Divider50MHz:u1|Count_DIV[0]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.134      ;
; -3.189 ; Divider50MHz:u1|Count_DIV[17] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.118      ;
; -3.186 ; Divider50MHz:u1|Count_DIV[6]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.112      ;
; -3.174 ; Divider50MHz:u1|Count_DIV[16] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.103      ;
; -3.167 ; Divider50MHz:u1|Count_DIV[24] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.096      ;
; -3.148 ; Divider50MHz:u1|Count_DIV[3]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.074      ;
; -3.065 ; Divider50MHz:u1|Count_DIV[13] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.994      ;
; -3.053 ; Divider50MHz:u1|Count_DIV[19] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.982      ;
; -3.031 ; Divider50MHz:u1|Count_DIV[20] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.960      ;
; -3.030 ; Divider50MHz:u1|Count_DIV[7]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.956      ;
; -3.025 ; Divider50MHz:u1|Count_DIV[5]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.951      ;
; -2.956 ; Divider50MHz:u1|Count_DIV[23] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.885      ;
; -2.946 ; Divider50MHz:u1|Count_DIV[18] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.875      ;
; -2.905 ; Divider50MHz:u1|Count_DIV[21] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.834      ;
; -2.881 ; Divider50MHz:u1|Count_DIV[22] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.810      ;
; -2.880 ; Divider50MHz:u1|Count_DIV[4]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.806      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.832 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.756      ;
; -2.811 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.735      ;
; -2.811 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.735      ;
; -2.811 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.735      ;
; -2.811 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.735      ;
; -2.811 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.735      ;
; -2.811 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.735      ;
; -2.811 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.735      ;
; -2.811 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.735      ;
; -2.811 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.735      ;
; -2.811 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.735      ;
; -2.811 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.735      ;
; -2.811 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.735      ;
; -2.717 ; Divider50MHz:u1|Count_DIV[12] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.468     ; 3.248      ;
; -2.698 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.622      ;
; -2.698 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.622      ;
; -2.698 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.622      ;
; -2.698 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.622      ;
; -2.698 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.622      ;
; -2.698 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.622      ;
; -2.698 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.622      ;
; -2.698 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.622      ;
; -2.698 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.622      ;
; -2.698 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.622      ;
; -2.698 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.622      ;
; -2.698 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.622      ;
; -2.632 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.559      ;
; -2.632 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.559      ;
; -2.632 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.559      ;
; -2.632 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.559      ;
; -2.632 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.559      ;
; -2.632 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.559      ;
; -2.632 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.559      ;
; -2.632 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.559      ;
; -2.632 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.559      ;
; -2.632 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.559      ;
; -2.632 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.559      ;
; -2.632 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.559      ;
; -2.610 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.537      ;
; -2.610 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.537      ;
; -2.610 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.537      ;
; -2.610 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.537      ;
; -2.610 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.537      ;
; -2.610 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.537      ;
; -2.610 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.537      ;
; -2.610 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.537      ;
; -2.610 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.537      ;
; -2.610 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.537      ;
; -2.610 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.537      ;
; -2.610 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.537      ;
; -2.608 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.532      ;
; -2.608 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.532      ;
; -2.608 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.532      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'TimerH[1]'                                                                                    ;
+--------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; -2.049 ; TimerH[0] ; SEG7_LUT:u3|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; -0.081     ; 2.158      ;
; -2.013 ; TimerH[0] ; SEG7_LUT:u3|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; -0.080     ; 2.271      ;
; -2.010 ; TimerH[0] ; SEG7_LUT:u3|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; -0.080     ; 2.267      ;
; -1.972 ; TimerH[0] ; SEG7_LUT:u3|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; -0.083     ; 2.227      ;
; -1.965 ; TimerH[0] ; SEG7_LUT:u3|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; -0.080     ; 2.224      ;
; -1.900 ; TimerH[0] ; SEG7_LUT:u3|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 0.036      ; 2.281      ;
; -1.858 ; TimerH[0] ; SEG7_LUT:u3|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 0.034      ; 1.964      ;
; -1.504 ; TimerH[1] ; SEG7_LUT:u3|os[0] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 3.358      ; 4.765      ;
; -1.469 ; TimerH[1] ; SEG7_LUT:u3|os[3] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 3.359      ; 4.878      ;
; -1.452 ; TimerH[1] ; SEG7_LUT:u3|os[5] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 3.359      ; 4.862      ;
; -1.446 ; TimerH[2] ; SEG7_LUT:u3|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.528      ; 3.311      ;
; -1.438 ; TimerH[1] ; SEG7_LUT:u3|os[6] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 3.356      ; 4.845      ;
; -1.430 ; TimerH[1] ; SEG7_LUT:u3|os[1] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 3.359      ; 4.841      ;
; -1.407 ; TimerH[2] ; SEG7_LUT:u3|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.528      ; 3.273      ;
; -1.399 ; TimerH[3] ; SEG7_LUT:u3|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.525      ; 3.262      ;
; -1.391 ; TimerH[2] ; SEG7_LUT:u3|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.528      ; 3.258      ;
; -1.388 ; TimerH[3] ; SEG7_LUT:u3|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.527      ; 3.105      ;
; -1.378 ; TimerH[1] ; SEG7_LUT:u3|os[4] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 3.473      ; 4.636      ;
; -1.362 ; TimerH[2] ; SEG7_LUT:u3|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.642      ; 3.076      ;
; -1.282 ; TimerH[2] ; SEG7_LUT:u3|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.527      ; 2.999      ;
; -1.268 ; TimerH[1] ; SEG7_LUT:u3|os[2] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 3.475      ; 4.801      ;
; -1.206 ; TimerH[2] ; SEG7_LUT:u3|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.525      ; 3.069      ;
; -1.186 ; TimerH[1] ; SEG7_LUT:u3|os[5] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 3.359      ; 5.096      ;
; -1.109 ; TimerH[1] ; SEG7_LUT:u3|os[3] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 3.359      ; 5.018      ;
; -1.081 ; TimerH[1] ; SEG7_LUT:u3|os[6] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 3.356      ; 4.988      ;
; -1.079 ; TimerH[2] ; SEG7_LUT:u3|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.644      ; 3.068      ;
; -1.072 ; TimerH[1] ; SEG7_LUT:u3|os[1] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 3.359      ; 4.983      ;
; -1.040 ; TimerH[1] ; SEG7_LUT:u3|os[0] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 3.358      ; 4.801      ;
; -1.003 ; TimerH[1] ; SEG7_LUT:u3|os[2] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 3.475      ; 5.036      ;
; -0.957 ; TimerH[3] ; SEG7_LUT:u3|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.528      ; 2.823      ;
; -0.892 ; TimerH[1] ; SEG7_LUT:u3|os[4] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 3.473      ; 4.650      ;
+--------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'TimerL[1]'                                                                                    ;
+--------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; -1.924 ; TimerL[0] ; SEG7_LUT:u2|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.130      ; 2.244      ;
; -1.843 ; TimerL[0] ; SEG7_LUT:u2|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.128      ; 2.156      ;
; -1.816 ; TimerL[0] ; SEG7_LUT:u2|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.129      ; 2.283      ;
; -1.783 ; TimerL[0] ; SEG7_LUT:u2|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.128      ; 2.248      ;
; -1.778 ; TimerL[1] ; SEG7_LUT:u2|os[2] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 3.566      ; 5.247      ;
; -1.767 ; TimerL[0] ; SEG7_LUT:u2|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.131      ; 2.236      ;
; -1.759 ; TimerL[1] ; SEG7_LUT:u2|os[0] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 3.564      ; 5.221      ;
; -1.750 ; TimerL[0] ; SEG7_LUT:u2|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.131      ; 2.218      ;
; -1.744 ; TimerL[0] ; SEG7_LUT:u2|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.131      ; 2.066      ;
; -1.739 ; TimerL[1] ; SEG7_LUT:u2|os[4] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 3.567      ; 5.210      ;
; -1.729 ; TimerL[1] ; SEG7_LUT:u2|os[6] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 3.565      ; 5.345      ;
; -1.709 ; TimerL[1] ; SEG7_LUT:u2|os[3] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 3.564      ; 5.323      ;
; -1.660 ; TimerL[1] ; SEG7_LUT:u2|os[1] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 3.567      ; 5.277      ;
; -1.654 ; TimerL[1] ; SEG7_LUT:u2|os[5] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 3.567      ; 5.272      ;
; -1.527 ; TimerL[1] ; SEG7_LUT:u2|os[2] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 3.566      ; 5.496      ;
; -1.515 ; TimerL[2] ; SEG7_LUT:u2|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.769      ; 3.474      ;
; -1.460 ; TimerL[2] ; SEG7_LUT:u2|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.767      ; 3.412      ;
; -1.433 ; TimerL[2] ; SEG7_LUT:u2|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.768      ; 3.539      ;
; -1.432 ; TimerL[1] ; SEG7_LUT:u2|os[5] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 3.567      ; 5.550      ;
; -1.429 ; TimerL[2] ; SEG7_LUT:u2|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.770      ; 3.390      ;
; -1.411 ; TimerL[1] ; SEG7_LUT:u2|os[6] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 3.565      ; 5.527      ;
; -1.400 ; TimerL[2] ; SEG7_LUT:u2|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.767      ; 3.504      ;
; -1.399 ; TimerL[2] ; SEG7_LUT:u2|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.770      ; 3.507      ;
; -1.388 ; TimerL[1] ; SEG7_LUT:u2|os[3] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 3.564      ; 5.502      ;
; -1.355 ; TimerL[2] ; SEG7_LUT:u2|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.770      ; 3.462      ;
; -1.342 ; TimerL[1] ; SEG7_LUT:u2|os[1] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 3.567      ; 5.459      ;
; -1.336 ; TimerL[1] ; SEG7_LUT:u2|os[0] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 3.564      ; 5.298      ;
; -1.316 ; TimerL[1] ; SEG7_LUT:u2|os[4] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 3.567      ; 5.287      ;
; -1.161 ; TimerL[3] ; SEG7_LUT:u2|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.768      ; 3.267      ;
; -1.124 ; TimerL[3] ; SEG7_LUT:u2|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.767      ; 3.076      ;
; -1.083 ; TimerL[3] ; SEG7_LUT:u2|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.770      ; 3.191      ;
+--------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Divider50MHz:u1|CLK_1HzOut'                                                                                      ;
+-------+-----------------+-----------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.353 ; CurrentState.01 ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; TimerH[0]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CurrentState.10 ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CurrentState.11 ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; TimerL[0]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.073      ; 0.608      ;
; 0.384 ; TimerH[1]       ; TimerL[0]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.436      ; 4.224      ;
; 0.387 ; TimerH[2]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; TimerH[3]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.039      ; 0.597      ;
; 0.550 ; TimerH[1]       ; TimerH[3]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.831      ; 2.785      ;
; 0.556 ; TimerH[1]       ; TimerL[2]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.797      ; 2.757      ;
; 0.557 ; TimerH[1]       ; TimerL[3]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.797      ; 2.758      ;
; 0.563 ; TimerH[1]       ; TimerH[2]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.831      ; 2.798      ;
; 0.601 ; TimerL[1]       ; TimerL[2]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.797      ; 2.802      ;
; 0.602 ; TimerL[1]       ; TimerL[3]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.797      ; 2.803      ;
; 0.608 ; TimerL[1]       ; TimerH[2]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.831      ; 2.843      ;
; 0.609 ; CurrentState.01 ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.073      ; 0.853      ;
; 0.610 ; TimerL[1]       ; TimerH[3]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.831      ; 2.845      ;
; 0.611 ; TimerH[1]       ; TimerH[0]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.439      ; 4.454      ;
; 0.622 ; TimerH[1]       ; CurrentState.01 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.438      ; 4.464      ;
; 0.633 ; CurrentState.10 ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.073      ; 0.877      ;
; 0.676 ; TimerL[1]       ; TimerH[0]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.439      ; 4.519      ;
; 0.718 ; TimerL[1]       ; TimerL[0]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.436      ; 4.558      ;
; 0.769 ; CurrentState.11 ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.073      ; 1.013      ;
; 0.784 ; TimerH[1]       ; TimerH[1]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.437      ; 4.625      ;
; 0.824 ; TimerL[1]       ; CurrentState.11 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.438      ; 4.666      ;
; 0.839 ; TimerL[1]       ; TimerH[1]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.437      ; 4.680      ;
; 0.844 ; TimerL[1]       ; CurrentState.10 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.438      ; 4.686      ;
; 0.845 ; TimerL[1]       ; CurrentState.00 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.438      ; 4.687      ;
; 0.848 ; TimerL[1]       ; CurrentState.01 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.438      ; 4.690      ;
; 1.032 ; TimerH[1]       ; TimerL[1]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.437      ; 4.873      ;
; 1.068 ; TimerH[1]       ; CurrentState.00 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.438      ; 4.910      ;
; 1.077 ; TimerL[1]       ; TimerL[1]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.437      ; 4.918      ;
; 1.092 ; TimerH[1]       ; CurrentState.11 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.438      ; 4.934      ;
; 1.111 ; TimerH[1]       ; TimerH[2]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.831      ; 2.846      ;
; 1.111 ; TimerH[1]       ; TimerH[3]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.831      ; 2.846      ;
; 1.112 ; TimerH[1]       ; CurrentState.10 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 3.438      ; 4.954      ;
; 1.126 ; TimerH[1]       ; TimerL[2]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.797      ; 2.827      ;
; 1.126 ; TimerH[1]       ; TimerL[3]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.797      ; 2.827      ;
; 1.132 ; TimerH[1]       ; TimerL[0]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.436      ; 4.472      ;
; 1.245 ; TimerL[1]       ; TimerL[2]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.797      ; 2.946      ;
; 1.284 ; TimerL[1]       ; TimerH[2]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.831      ; 3.019      ;
; 1.284 ; TimerL[1]       ; TimerH[3]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.831      ; 3.019      ;
; 1.299 ; TimerL[1]       ; TimerL[3]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.797      ; 3.000      ;
; 1.317 ; TimerH[1]       ; TimerH[1]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.437      ; 4.658      ;
; 1.329 ; TimerH[1]       ; TimerH[0]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.439      ; 4.672      ;
; 1.363 ; TimerH[1]       ; CurrentState.01 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.438      ; 4.705      ;
; 1.490 ; TimerL[1]       ; TimerH[1]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.437      ; 4.831      ;
; 1.502 ; TimerL[1]       ; TimerH[0]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.439      ; 4.845      ;
; 1.551 ; TimerL[1]       ; TimerL[0]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.436      ; 4.891      ;
; 1.554 ; TimerH[1]       ; CurrentState.00 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.438      ; 4.896      ;
; 1.560 ; TimerH[1]       ; TimerL[1]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.437      ; 4.901      ;
; 1.575 ; TimerH[1]       ; CurrentState.10 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.438      ; 4.917      ;
; 1.592 ; TimerH[1]       ; CurrentState.11 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.438      ; 4.934      ;
; 1.610 ; TimerL[1]       ; CurrentState.10 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.438      ; 4.952      ;
; 1.611 ; TimerL[1]       ; CurrentState.00 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.438      ; 4.953      ;
; 1.614 ; TimerL[1]       ; CurrentState.01 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.438      ; 4.956      ;
; 1.615 ; TimerL[1]       ; TimerL[1]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.437      ; 4.956      ;
; 1.627 ; TimerL[1]       ; CurrentState.11 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 3.438      ; 4.969      ;
; 1.740 ; TimerH[2]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.698      ; 3.609      ;
; 1.760 ; TimerH[2]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.698      ; 3.629      ;
; 1.761 ; TimerH[2]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.698      ; 3.630      ;
; 1.764 ; TimerH[2]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.698      ; 3.633      ;
; 2.183 ; TimerH[2]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.696      ; 4.050      ;
; 2.183 ; TimerH[3]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.696      ; 4.050      ;
; 2.205 ; TimerH[0]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.071      ; 2.447      ;
; 2.219 ; TimerH[2]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.043      ; 2.433      ;
; 2.262 ; TimerL[0]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.074      ; 2.507      ;
; 2.387 ; TimerH[2]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.028      ; 2.586      ;
; 2.387 ; TimerH[3]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.028      ; 2.586      ;
; 2.410 ; TimerH[2]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.699      ; 4.280      ;
; 2.410 ; TimerH[3]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.699      ; 4.280      ;
; 2.421 ; TimerH[3]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.698      ; 4.290      ;
; 2.442 ; CurrentState.00 ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.073      ; 2.686      ;
; 2.503 ; TimerH[2]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.028      ; 2.702      ;
; 2.532 ; TimerL[3]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.042      ; 2.745      ;
; 2.536 ; TimerH[3]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.043      ; 2.750      ;
; 2.583 ; TimerH[2]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.697      ; 4.451      ;
; 2.583 ; TimerH[3]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.697      ; 4.451      ;
; 2.599 ; TimerH[3]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.028      ; 2.798      ;
; 2.694 ; TimerH[3]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.698      ; 4.563      ;
; 2.695 ; TimerH[3]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.698      ; 4.564      ;
; 2.711 ; TimerH[3]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.698      ; 4.580      ;
; 2.925 ; TimerL[2]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.042      ; 3.138      ;
; 2.950 ; TimerH[2]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.697      ; 4.818      ;
; 3.008 ; TimerL[3]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.094      ; 3.273      ;
; 3.010 ; TimerL[3]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.094      ; 3.275      ;
; 3.019 ; TimerL[3]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.042      ; 3.232      ;
; 3.030 ; CurrentState.00 ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.073      ; 3.274      ;
; 3.046 ; TimerH[3]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.697      ; 4.914      ;
; 3.047 ; TimerL[3]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.731      ; 4.949      ;
; 3.058 ; TimerH[0]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.072      ; 3.301      ;
; 3.065 ; CurrentState.11 ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; -1.453     ; 1.783      ;
; 3.065 ; CurrentState.11 ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; -1.453     ; 1.783      ;
; 3.067 ; TimerL[2]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.042      ; 3.280      ;
; 3.078 ; TimerH[0]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.072      ; 3.321      ;
; 3.079 ; TimerH[0]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.072      ; 3.322      ;
; 3.080 ; CurrentState.11 ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; -1.487     ; 1.764      ;
; 3.080 ; CurrentState.11 ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; -1.487     ; 1.764      ;
; 3.082 ; TimerH[0]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.072      ; 3.325      ;
; 3.089 ; TimerL[3]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.728      ; 4.988      ;
+-------+-----------------+-----------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                            ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; Divider50MHz:u1|Count_DIV[24] ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.643      ;
; 0.584 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[11] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.827      ;
; 0.585 ; Divider50MHz:u1|Count_DIV[7]  ; Divider50MHz:u1|Count_DIV[7]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[9]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.828      ;
; 0.586 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; Divider50MHz:u1|Count_DIV[13] ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; Divider50MHz:u1|Count_DIV[17] ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; Divider50MHz:u1|Count_DIV[18] ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.830      ;
; 0.589 ; Divider50MHz:u1|Count_DIV[10] ; Divider50MHz:u1|Count_DIV[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.832      ;
; 0.590 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[8]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; Divider50MHz:u1|Count_DIV[19] ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; Divider50MHz:u1|Count_DIV[21] ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.833      ;
; 0.591 ; Divider50MHz:u1|Count_DIV[4]  ; Divider50MHz:u1|Count_DIV[4]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; Divider50MHz:u1|Count_DIV[6]  ; Divider50MHz:u1|Count_DIV[6]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; Divider50MHz:u1|Count_DIV[16] ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.834      ;
; 0.599 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[1]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[2]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; Divider50MHz:u1|Count_DIV[23] ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.843      ;
; 0.602 ; Divider50MHz:u1|Count_DIV[3]  ; Divider50MHz:u1|Count_DIV[3]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; Divider50MHz:u1|Count_DIV[5]  ; Divider50MHz:u1|Count_DIV[5]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.845      ;
; 0.606 ; Divider50MHz:u1|Count_DIV[20] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.849      ;
; 0.606 ; Divider50MHz:u1|Count_DIV[22] ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.849      ;
; 0.610 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.853      ;
; 0.625 ; Divider50MHz:u1|Count_DIV[0]  ; Divider50MHz:u1|Count_DIV[0]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.868      ;
; 0.871 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.114      ;
; 0.871 ; Divider50MHz:u1|Count_DIV[7]  ; Divider50MHz:u1|Count_DIV[8]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.114      ;
; 0.872 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.115      ;
; 0.873 ; Divider50MHz:u1|Count_DIV[17] ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.116      ;
; 0.874 ; Divider50MHz:u1|Count_DIV[13] ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.117      ;
; 0.875 ; Divider50MHz:u1|Count_DIV[18] ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.118      ;
; 0.877 ; Divider50MHz:u1|Count_DIV[10] ; Divider50MHz:u1|Count_DIV[11] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.120      ;
; 0.877 ; Divider50MHz:u1|Count_DIV[19] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.120      ;
; 0.877 ; Divider50MHz:u1|Count_DIV[21] ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.120      ;
; 0.878 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[9]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.121      ;
; 0.879 ; Divider50MHz:u1|Count_DIV[6]  ; Divider50MHz:u1|Count_DIV[7]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.122      ;
; 0.879 ; Divider50MHz:u1|Count_DIV[16] ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.122      ;
; 0.879 ; Divider50MHz:u1|Count_DIV[4]  ; Divider50MHz:u1|Count_DIV[5]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.122      ;
; 0.885 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[2]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.128      ;
; 0.886 ; Divider50MHz:u1|Count_DIV[23] ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.129      ;
; 0.886 ; Divider50MHz:u1|Count_DIV[18] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.129      ;
; 0.888 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[3]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; Divider50MHz:u1|Count_DIV[3]  ; Divider50MHz:u1|Count_DIV[4]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; Divider50MHz:u1|Count_DIV[5]  ; Divider50MHz:u1|Count_DIV[6]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; Divider50MHz:u1|Count_DIV[6]  ; Divider50MHz:u1|Count_DIV[8]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; Divider50MHz:u1|Count_DIV[16] ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; Divider50MHz:u1|Count_DIV[4]  ; Divider50MHz:u1|Count_DIV[6]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.133      ;
; 0.892 ; Divider50MHz:u1|Count_DIV[0]  ; Divider50MHz:u1|Count_DIV[1]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.135      ;
; 0.894 ; Divider50MHz:u1|Count_DIV[20] ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.137      ;
; 0.894 ; Divider50MHz:u1|Count_DIV[22] ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.137      ;
; 0.898 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.141      ;
; 0.899 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[4]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.142      ;
; 0.903 ; Divider50MHz:u1|Count_DIV[0]  ; Divider50MHz:u1|Count_DIV[2]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.146      ;
; 0.905 ; Divider50MHz:u1|Count_DIV[20] ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; Divider50MHz:u1|Count_DIV[22] ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.148      ;
; 0.909 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.152      ;
; 0.970 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[11] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.213      ;
; 0.970 ; Divider50MHz:u1|Count_DIV[7]  ; Divider50MHz:u1|Count_DIV[9]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.213      ;
; 0.971 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.214      ;
; 0.972 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.212      ;
; 0.972 ; Divider50MHz:u1|Count_DIV[17] ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.215      ;
; 0.973 ; Divider50MHz:u1|Count_DIV[13] ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.216      ;
; 0.976 ; Divider50MHz:u1|Count_DIV[19] ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.219      ;
; 0.976 ; Divider50MHz:u1|Count_DIV[21] ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.219      ;
; 0.981 ; Divider50MHz:u1|Count_DIV[7]  ; Divider50MHz:u1|Count_DIV[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.224      ;
; 0.982 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.225      ;
; 0.983 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.223      ;
; 0.983 ; Divider50MHz:u1|Count_DIV[17] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.226      ;
; 0.984 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[3]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; Divider50MHz:u1|Count_DIV[13] ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; Divider50MHz:u1|Count_DIV[18] ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.228      ;
; 0.987 ; Divider50MHz:u1|Count_DIV[19] ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.230      ;
; 0.987 ; Divider50MHz:u1|Count_DIV[21] ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; Divider50MHz:u1|Count_DIV[5]  ; Divider50MHz:u1|Count_DIV[7]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.231      ;
; 0.988 ; Divider50MHz:u1|Count_DIV[3]  ; Divider50MHz:u1|Count_DIV[5]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.231      ;
; 0.988 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[11] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.231      ;
; 0.989 ; Divider50MHz:u1|Count_DIV[6]  ; Divider50MHz:u1|Count_DIV[9]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.232      ;
; 0.989 ; Divider50MHz:u1|Count_DIV[16] ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.232      ;
; 0.989 ; Divider50MHz:u1|Count_DIV[4]  ; Divider50MHz:u1|Count_DIV[7]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.232      ;
; 0.990 ; Divider50MHz:u1|Count_DIV[10] ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.230      ;
; 0.995 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[4]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.238      ;
; 0.996 ; Divider50MHz:u1|Count_DIV[18] ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.239      ;
; 0.998 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[5]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.241      ;
; 0.999 ; Divider50MHz:u1|Count_DIV[5]  ; Divider50MHz:u1|Count_DIV[8]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.242      ;
; 0.999 ; Divider50MHz:u1|Count_DIV[3]  ; Divider50MHz:u1|Count_DIV[6]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; Divider50MHz:u1|Count_DIV[6]  ; Divider50MHz:u1|Count_DIV[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; Divider50MHz:u1|Count_DIV[16] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; Divider50MHz:u1|Count_DIV[4]  ; Divider50MHz:u1|Count_DIV[8]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.243      ;
; 1.001 ; Divider50MHz:u1|Count_DIV[10] ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.241      ;
; 1.002 ; Divider50MHz:u1|Count_DIV[0]  ; Divider50MHz:u1|Count_DIV[3]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.245      ;
; 1.004 ; Divider50MHz:u1|Count_DIV[20] ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.247      ;
; 1.008 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.251      ;
; 1.009 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[6]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.252      ;
; 1.013 ; Divider50MHz:u1|Count_DIV[0]  ; Divider50MHz:u1|Count_DIV[4]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.256      ;
; 1.015 ; Divider50MHz:u1|Count_DIV[20] ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.258      ;
; 1.019 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.262      ;
; 1.080 ; Divider50MHz:u1|Count_DIV[7]  ; Divider50MHz:u1|Count_DIV[11] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.323      ;
; 1.081 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.324      ;
; 1.082 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.322      ;
; 1.082 ; Divider50MHz:u1|Count_DIV[17] ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.325      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'TimerH[1]'                                                                                    ;
+-------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; 0.639 ; TimerH[1] ; SEG7_LUT:u3|os[4] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 3.621      ; 4.473      ;
; 0.778 ; TimerH[3] ; SEG7_LUT:u3|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.763      ; 2.561      ;
; 0.843 ; TimerH[2] ; SEG7_LUT:u3|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.881      ; 2.744      ;
; 0.903 ; TimerH[1] ; SEG7_LUT:u3|os[0] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 3.501      ; 4.617      ;
; 0.926 ; TimerH[2] ; SEG7_LUT:u3|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.883      ; 2.829      ;
; 0.929 ; TimerH[2] ; SEG7_LUT:u3|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.760      ; 2.709      ;
; 0.942 ; TimerH[1] ; SEG7_LUT:u3|os[1] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 3.503      ; 4.658      ;
; 0.944 ; TimerH[1] ; SEG7_LUT:u3|os[6] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 3.500      ; 4.657      ;
; 0.948 ; TimerH[2] ; SEG7_LUT:u3|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.761      ; 2.729      ;
; 0.952 ; TimerH[1] ; SEG7_LUT:u3|os[2] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 3.623      ; 4.788      ;
; 0.963 ; TimerH[1] ; SEG7_LUT:u3|os[3] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 3.503      ; 4.679      ;
; 1.063 ; TimerH[3] ; SEG7_LUT:u3|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.760      ; 2.843      ;
; 1.084 ; TimerH[2] ; SEG7_LUT:u3|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.763      ; 2.867      ;
; 1.106 ; TimerH[2] ; SEG7_LUT:u3|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.763      ; 2.889      ;
; 1.106 ; TimerH[1] ; SEG7_LUT:u3|os[4] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 3.621      ; 4.460      ;
; 1.131 ; TimerH[3] ; SEG7_LUT:u3|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.761      ; 2.912      ;
; 1.160 ; TimerH[1] ; SEG7_LUT:u3|os[5] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 3.503      ; 4.876      ;
; 1.202 ; TimerH[1] ; SEG7_LUT:u3|os[2] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 3.623      ; 4.558      ;
; 1.299 ; TimerH[2] ; SEG7_LUT:u3|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.763      ; 3.082      ;
; 1.318 ; TimerH[1] ; SEG7_LUT:u3|os[1] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 3.503      ; 4.554      ;
; 1.319 ; TimerH[1] ; SEG7_LUT:u3|os[6] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 3.500      ; 4.552      ;
; 1.341 ; TimerH[1] ; SEG7_LUT:u3|os[3] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 3.503      ; 4.577      ;
; 1.348 ; TimerH[1] ; SEG7_LUT:u3|os[0] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 3.501      ; 4.582      ;
; 1.413 ; TimerH[1] ; SEG7_LUT:u3|os[5] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 3.503      ; 4.649      ;
; 1.463 ; TimerH[0] ; SEG7_LUT:u3|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.336      ; 1.819      ;
; 1.595 ; TimerH[0] ; SEG7_LUT:u3|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.338      ; 1.953      ;
; 1.661 ; TimerH[0] ; SEG7_LUT:u3|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.216      ; 1.897      ;
; 1.706 ; TimerH[0] ; SEG7_LUT:u3|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.215      ; 1.941      ;
; 1.706 ; TimerH[0] ; SEG7_LUT:u3|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.218      ; 1.944      ;
; 1.734 ; TimerH[0] ; SEG7_LUT:u3|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.218      ; 1.972      ;
; 1.866 ; TimerH[0] ; SEG7_LUT:u3|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.218      ; 2.104      ;
+-------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'TimerL[1]'                                                                                    ;
+-------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; 0.839 ; TimerL[3] ; SEG7_LUT:u2|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.026      ; 2.885      ;
; 0.848 ; TimerL[3] ; SEG7_LUT:u2|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.025      ; 2.893      ;
; 0.931 ; TimerL[3] ; SEG7_LUT:u2|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.029      ; 2.980      ;
; 1.079 ; TimerL[2] ; SEG7_LUT:u2|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.029      ; 3.128      ;
; 1.095 ; TimerL[2] ; SEG7_LUT:u2|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.029      ; 3.144      ;
; 1.104 ; TimerL[2] ; SEG7_LUT:u2|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.025      ; 3.149      ;
; 1.111 ; TimerL[2] ; SEG7_LUT:u2|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.025      ; 3.156      ;
; 1.135 ; TimerL[1] ; SEG7_LUT:u2|os[4] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 3.737      ; 5.085      ;
; 1.142 ; TimerL[2] ; SEG7_LUT:u2|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.026      ; 3.188      ;
; 1.148 ; TimerL[1] ; SEG7_LUT:u2|os[0] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 3.733      ; 5.094      ;
; 1.172 ; TimerL[1] ; SEG7_LUT:u2|os[1] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 3.737      ; 5.122      ;
; 1.198 ; TimerL[2] ; SEG7_LUT:u2|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.029      ; 3.247      ;
; 1.212 ; TimerL[2] ; SEG7_LUT:u2|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 2.027      ; 3.259      ;
; 1.214 ; TimerL[1] ; SEG7_LUT:u2|os[3] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 3.733      ; 5.160      ;
; 1.238 ; TimerL[1] ; SEG7_LUT:u2|os[6] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 3.734      ; 5.185      ;
; 1.314 ; TimerL[1] ; SEG7_LUT:u2|os[2] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 3.735      ; 5.262      ;
; 1.362 ; TimerL[1] ; SEG7_LUT:u2|os[5] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 3.737      ; 5.312      ;
; 1.443 ; TimerL[0] ; SEG7_LUT:u2|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.451      ; 1.914      ;
; 1.470 ; TimerL[0] ; SEG7_LUT:u2|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.455      ; 1.945      ;
; 1.481 ; TimerL[0] ; SEG7_LUT:u2|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.455      ; 1.956      ;
; 1.500 ; TimerL[0] ; SEG7_LUT:u2|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.451      ; 1.971      ;
; 1.503 ; TimerL[0] ; SEG7_LUT:u2|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.453      ; 1.976      ;
; 1.508 ; TimerL[1] ; SEG7_LUT:u2|os[1] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 3.737      ; 4.978      ;
; 1.533 ; TimerL[0] ; SEG7_LUT:u2|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.452      ; 2.005      ;
; 1.540 ; TimerL[1] ; SEG7_LUT:u2|os[4] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 3.737      ; 5.010      ;
; 1.551 ; TimerL[1] ; SEG7_LUT:u2|os[2] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 3.735      ; 5.019      ;
; 1.554 ; TimerL[1] ; SEG7_LUT:u2|os[3] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 3.733      ; 5.020      ;
; 1.555 ; TimerL[1] ; SEG7_LUT:u2|os[0] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 3.733      ; 5.021      ;
; 1.573 ; TimerL[1] ; SEG7_LUT:u2|os[5] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 3.737      ; 5.043      ;
; 1.574 ; TimerL[1] ; SEG7_LUT:u2|os[6] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 3.734      ; 5.041      ;
; 1.590 ; TimerL[0] ; SEG7_LUT:u2|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.455      ; 2.065      ;
+-------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; Divider50MHz:u1|CLK_1HzOut ; -2.071 ; -23.090       ;
; CLK                        ; -1.419 ; -22.738       ;
; TimerL[1]                  ; -0.917 ; -5.677        ;
; TimerH[1]                  ; -0.676 ; -4.170        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; TimerH[1]                  ; 0.158 ; 0.000         ;
; TimerL[1]                  ; 0.164 ; 0.000         ;
; Divider50MHz:u1|CLK_1HzOut ; 0.181 ; 0.000         ;
; CLK                        ; 0.200 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -3.000 ; -30.646       ;
; Divider50MHz:u1|CLK_1HzOut ; -1.000 ; -12.000       ;
; TimerH[1]                  ; 0.439  ; 0.000         ;
; TimerL[1]                  ; 0.440  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Divider50MHz:u1|CLK_1HzOut'                                                                                      ;
+--------+-----------------+-----------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.071 ; TimerL[0]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.041     ; 3.017      ;
; -1.983 ; TimerL[0]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.041     ; 2.929      ;
; -1.978 ; TimerL[0]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.041     ; 2.924      ;
; -1.968 ; TimerH[0]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.913      ;
; -1.961 ; TimerH[0]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.906      ;
; -1.957 ; TimerL[0]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.041     ; 2.903      ;
; -1.952 ; TimerL[0]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.041     ; 2.898      ;
; -1.941 ; TimerL[0]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.040     ; 2.888      ;
; -1.938 ; TimerH[0]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.883      ;
; -1.915 ; TimerH[0]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.860      ;
; -1.905 ; TimerH[0]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.850      ;
; -1.897 ; TimerL[0]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.041     ; 2.843      ;
; -1.893 ; TimerH[0]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.041     ; 2.839      ;
; -1.875 ; TimerL[0]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.041     ; 2.821      ;
; -1.875 ; TimerH[0]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.088     ; 1.774      ;
; -1.873 ; TimerH[0]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.088     ; 1.772      ;
; -1.856 ; TimerL[0]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.087     ; 1.756      ;
; -1.849 ; TimerH[0]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.794      ;
; -1.848 ; TimerH[0]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.793      ;
; -1.848 ; TimerL[0]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.087     ; 1.748      ;
; -1.833 ; CurrentState.01 ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.778      ;
; -1.822 ; TimerH[0]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.099     ; 1.710      ;
; -1.821 ; TimerH[0]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.099     ; 1.709      ;
; -1.805 ; TimerL[0]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.098     ; 1.694      ;
; -1.804 ; TimerL[0]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.098     ; 1.693      ;
; -1.787 ; CurrentState.01 ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.732      ;
; -1.765 ; CurrentState.01 ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.041     ; 2.711      ;
; -1.745 ; CurrentState.01 ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.088     ; 1.644      ;
; -1.737 ; CurrentState.01 ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.088     ; 1.636      ;
; -1.709 ; CurrentState.01 ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.654      ;
; -1.694 ; CurrentState.01 ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.099     ; 1.582      ;
; -1.693 ; CurrentState.01 ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.099     ; 1.581      ;
; -1.663 ; CurrentState.10 ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.608      ;
; -1.647 ; TimerH[3]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.950      ; 3.584      ;
; -1.617 ; CurrentState.10 ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.562      ;
; -1.611 ; TimerL[2]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.962      ; 3.560      ;
; -1.606 ; TimerL[2]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.962      ; 3.555      ;
; -1.595 ; CurrentState.10 ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.041     ; 2.541      ;
; -1.585 ; TimerL[2]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.962      ; 3.534      ;
; -1.575 ; CurrentState.10 ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.088     ; 1.474      ;
; -1.569 ; TimerL[2]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.963      ; 3.519      ;
; -1.567 ; CurrentState.10 ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.088     ; 1.466      ;
; -1.561 ; TimerL[2]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.962      ; 3.510      ;
; -1.560 ; TimerL[2]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.962      ; 3.509      ;
; -1.556 ; TimerL[2]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.962      ; 3.505      ;
; -1.539 ; CurrentState.10 ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.484      ;
; -1.528 ; TimerH[3]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.950      ; 3.465      ;
; -1.525 ; TimerL[2]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.962      ; 3.474      ;
; -1.524 ; CurrentState.10 ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.099     ; 1.412      ;
; -1.523 ; CurrentState.10 ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.099     ; 1.411      ;
; -1.520 ; TimerH[3]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.950      ; 3.457      ;
; -1.520 ; TimerH[3]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.950      ; 3.457      ;
; -1.459 ; TimerH[3]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.950      ; 3.396      ;
; -1.452 ; TimerH[3]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.951      ; 3.390      ;
; -1.397 ; TimerL[2]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.019     ; 2.365      ;
; -1.397 ; TimerL[3]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.962      ; 3.346      ;
; -1.358 ; TimerH[3]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.022     ; 2.323      ;
; -1.356 ; TimerL[2]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.022     ; 2.321      ;
; -1.356 ; TimerL[2]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.022     ; 2.321      ;
; -1.350 ; TimerH[3]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.022     ; 2.315      ;
; -1.317 ; TimerL[2]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.019     ; 2.285      ;
; -1.316 ; TimerH[3]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.261      ;
; -1.315 ; TimerH[3]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.260      ;
; -1.289 ; TimerL[3]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.962      ; 3.238      ;
; -1.284 ; TimerL[3]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.962      ; 3.233      ;
; -1.278 ; TimerL[3]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.962      ; 3.227      ;
; -1.274 ; CurrentState.11 ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.219      ;
; -1.270 ; TimerL[3]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.962      ; 3.219      ;
; -1.247 ; TimerL[3]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.963      ; 3.197      ;
; -1.246 ; CurrentState.00 ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.191      ;
; -1.237 ; CurrentState.00 ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.182      ;
; -1.228 ; CurrentState.11 ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.173      ;
; -1.206 ; CurrentState.11 ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.041     ; 2.152      ;
; -1.203 ; TimerL[3]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.962      ; 3.152      ;
; -1.186 ; CurrentState.11 ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.088     ; 1.085      ;
; -1.178 ; CurrentState.00 ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.041     ; 2.124      ;
; -1.178 ; CurrentState.11 ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.088     ; 1.077      ;
; -1.176 ; CurrentState.00 ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.121      ;
; -1.158 ; CurrentState.00 ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.088     ; 1.057      ;
; -1.150 ; CurrentState.00 ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.088     ; 1.049      ;
; -1.150 ; CurrentState.11 ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.095      ;
; -1.135 ; CurrentState.11 ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.099     ; 1.023      ;
; -1.134 ; CurrentState.11 ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.099     ; 1.022      ;
; -1.133 ; CurrentState.00 ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.042     ; 2.078      ;
; -1.126 ; TimerL[3]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.962      ; 3.075      ;
; -1.123 ; TimerH[2]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.950      ; 3.060      ;
; -1.117 ; TimerL[3]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.019     ; 2.085      ;
; -1.109 ; TimerL[3]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.019     ; 2.077      ;
; -1.107 ; CurrentState.00 ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.099     ; 0.995      ;
; -1.106 ; CurrentState.00 ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -1.099     ; 0.994      ;
; -1.058 ; TimerL[3]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.022     ; 2.023      ;
; -1.057 ; TimerL[3]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.022     ; 2.022      ;
; -1.004 ; TimerH[2]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.950      ; 2.941      ;
; -0.996 ; TimerH[2]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.950      ; 2.933      ;
; -0.950 ; TimerH[2]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.950      ; 2.887      ;
; -0.928 ; TimerH[2]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.951      ; 2.866      ;
; -0.872 ; TimerH[2]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; 0.950      ; 2.809      ;
; -0.834 ; TimerH[2]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.022     ; 1.799      ;
; -0.826 ; TimerH[2]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 1.000        ; -0.022     ; 1.791      ;
; -0.807 ; TimerH[1]       ; CurrentState.10 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.500        ; 1.891      ; 3.290      ;
+--------+-----------------+-----------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.419 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.364      ;
; -1.418 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.363      ;
; -1.396 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.341      ;
; -1.350 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.299      ;
; -1.350 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.295      ;
; -1.338 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.287      ;
; -1.298 ; Divider50MHz:u1|Count_DIV[24] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.247      ;
; -1.297 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.242      ;
; -1.291 ; Divider50MHz:u1|Count_DIV[10] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.236      ;
; -1.276 ; Divider50MHz:u1|Count_DIV[6]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.221      ;
; -1.275 ; Divider50MHz:u1|Count_DIV[0]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.220      ;
; -1.244 ; Divider50MHz:u1|Count_DIV[16] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.193      ;
; -1.241 ; Divider50MHz:u1|Count_DIV[3]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.186      ;
; -1.240 ; Divider50MHz:u1|Count_DIV[17] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.189      ;
; -1.188 ; Divider50MHz:u1|Count_DIV[5]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.133      ;
; -1.187 ; Divider50MHz:u1|Count_DIV[13] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.136      ;
; -1.183 ; Divider50MHz:u1|Count_DIV[7]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.128      ;
; -1.181 ; Divider50MHz:u1|Count_DIV[20] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.130      ;
; -1.170 ; Divider50MHz:u1|Count_DIV[19] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.119      ;
; -1.165 ; Divider50MHz:u1|Count_DIV[23] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.114      ;
; -1.133 ; Divider50MHz:u1|Count_DIV[22] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.082      ;
; -1.112 ; Divider50MHz:u1|Count_DIV[18] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.061      ;
; -1.108 ; Divider50MHz:u1|Count_DIV[4]  ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.053      ;
; -1.104 ; Divider50MHz:u1|Count_DIV[21] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.053      ;
; -1.023 ; Divider50MHz:u1|Count_DIV[12] ; Divider50MHz:u1|CLK_1HzOut    ; CLK          ; CLK         ; 1.000        ; -0.244     ; 1.766      ;
; -0.983 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.925      ;
; -0.983 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.925      ;
; -0.983 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.925      ;
; -0.983 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.925      ;
; -0.983 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.925      ;
; -0.983 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.925      ;
; -0.983 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.925      ;
; -0.983 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.925      ;
; -0.983 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.925      ;
; -0.983 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.925      ;
; -0.983 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.925      ;
; -0.983 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.925      ;
; -0.971 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.913      ;
; -0.971 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.913      ;
; -0.971 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.913      ;
; -0.971 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.913      ;
; -0.971 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.913      ;
; -0.971 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.913      ;
; -0.971 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.913      ;
; -0.971 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.913      ;
; -0.971 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.913      ;
; -0.971 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.913      ;
; -0.971 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.913      ;
; -0.971 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.913      ;
; -0.970 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.912      ;
; -0.970 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.912      ;
; -0.970 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.912      ;
; -0.970 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.912      ;
; -0.970 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.912      ;
; -0.970 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.912      ;
; -0.970 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.912      ;
; -0.970 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.912      ;
; -0.970 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.912      ;
; -0.970 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.912      ;
; -0.970 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.912      ;
; -0.970 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.912      ;
; -0.901 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.843      ;
; -0.901 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.843      ;
; -0.901 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.843      ;
; -0.901 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.843      ;
; -0.901 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.843      ;
; -0.901 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.843      ;
; -0.901 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.843      ;
; -0.901 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.843      ;
; -0.901 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.843      ;
; -0.901 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.843      ;
; -0.901 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.843      ;
; -0.901 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.843      ;
; -0.886 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.832      ;
; -0.884 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.826      ;
; -0.884 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.826      ;
; -0.884 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.826      ;
; -0.884 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[15] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.826      ;
; -0.884 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[16] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.826      ;
; -0.884 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[17] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.826      ;
; -0.884 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[18] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.826      ;
; -0.884 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[19] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.826      ;
; -0.884 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[21] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.826      ;
; -0.884 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[22] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.826      ;
; -0.884 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[23] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.826      ;
; -0.884 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[24] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.826      ;
; -0.872 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[13] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.818      ;
; -0.872 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[14] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.818      ;
; -0.872 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[20] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.818      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'TimerL[1]'                                                                                    ;
+--------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; -0.917 ; TimerL[1] ; SEG7_LUT:u2|os[2] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 2.090      ; 3.171      ;
; -0.830 ; TimerL[1] ; SEG7_LUT:u2|os[5] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 2.091      ; 3.179      ;
; -0.829 ; TimerL[1] ; SEG7_LUT:u2|os[6] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 2.088      ; 3.175      ;
; -0.821 ; TimerL[1] ; SEG7_LUT:u2|os[3] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 2.087      ; 3.166      ;
; -0.791 ; TimerL[1] ; SEG7_LUT:u2|os[1] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 2.091      ; 3.141      ;
; -0.747 ; TimerL[1] ; SEG7_LUT:u2|os[0] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 2.087      ; 2.998      ;
; -0.742 ; TimerL[1] ; SEG7_LUT:u2|os[4] ; TimerL[1]                  ; TimerL[1]   ; 0.500        ; 2.091      ; 2.997      ;
; -0.517 ; TimerL[0] ; SEG7_LUT:u2|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.110      ; 1.186      ;
; -0.499 ; TimerL[0] ; SEG7_LUT:u2|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.107      ; 1.165      ;
; -0.482 ; TimerL[0] ; SEG7_LUT:u2|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.111      ; 1.246      ;
; -0.479 ; TimerL[0] ; SEG7_LUT:u2|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.111      ; 1.149      ;
; -0.461 ; TimerL[0] ; SEG7_LUT:u2|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.107      ; 1.221      ;
; -0.446 ; TimerL[0] ; SEG7_LUT:u2|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.111      ; 1.211      ;
; -0.436 ; TimerL[0] ; SEG7_LUT:u2|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 0.108      ; 1.197      ;
; -0.208 ; TimerL[2] ; SEG7_LUT:u2|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.158      ; 1.925      ;
; -0.203 ; TimerL[2] ; SEG7_LUT:u2|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.162      ; 1.924      ;
; -0.191 ; TimerL[2] ; SEG7_LUT:u2|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.159      ; 2.003      ;
; -0.189 ; TimerL[2] ; SEG7_LUT:u2|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.161      ; 1.909      ;
; -0.185 ; TimerL[2] ; SEG7_LUT:u2|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.158      ; 1.996      ;
; -0.157 ; TimerL[2] ; SEG7_LUT:u2|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.162      ; 1.973      ;
; -0.091 ; TimerL[2] ; SEG7_LUT:u2|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.162      ; 1.906      ;
; -0.076 ; TimerL[1] ; SEG7_LUT:u2|os[0] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 2.087      ; 2.827      ;
; -0.066 ; TimerL[1] ; SEG7_LUT:u2|os[4] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 2.091      ; 2.821      ;
; -0.056 ; TimerL[1] ; SEG7_LUT:u2|os[6] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 2.088      ; 2.902      ;
; -0.048 ; TimerL[1] ; SEG7_LUT:u2|os[3] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 2.087      ; 2.893      ;
; -0.048 ; TimerL[1] ; SEG7_LUT:u2|os[2] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 2.090      ; 2.802      ;
; -0.019 ; TimerL[1] ; SEG7_LUT:u2|os[1] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 2.091      ; 2.869      ;
; 0.031  ; TimerL[3] ; SEG7_LUT:u2|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.159      ; 1.781      ;
; 0.036  ; TimerL[1] ; SEG7_LUT:u2|os[5] ; TimerL[1]                  ; TimerL[1]   ; 1.000        ; 2.091      ; 2.813      ;
; 0.080  ; TimerL[3] ; SEG7_LUT:u2|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.158      ; 1.637      ;
; 0.123  ; TimerL[3] ; SEG7_LUT:u2|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 1.000        ; 1.162      ; 1.692      ;
+--------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'TimerH[1]'                                                                                    ;
+--------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; -0.676 ; TimerH[1] ; SEG7_LUT:u3|os[5] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 1.997      ; 2.931      ;
; -0.625 ; TimerH[1] ; SEG7_LUT:u3|os[3] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 1.997      ; 2.881      ;
; -0.609 ; TimerH[0] ; SEG7_LUT:u3|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 0.016      ; 1.278      ;
; -0.603 ; TimerH[1] ; SEG7_LUT:u3|os[6] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 1.994      ; 2.855      ;
; -0.603 ; TimerH[1] ; SEG7_LUT:u3|os[1] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 1.997      ; 2.859      ;
; -0.577 ; TimerH[0] ; SEG7_LUT:u3|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 0.014      ; 1.150      ;
; -0.562 ; TimerH[1] ; SEG7_LUT:u3|os[2] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 2.051      ; 2.879      ;
; -0.560 ; TimerH[0] ; SEG7_LUT:u3|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 0.016      ; 1.230      ;
; -0.537 ; TimerH[1] ; SEG7_LUT:u3|os[0] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 1.995      ; 2.696      ;
; -0.532 ; TimerH[0] ; SEG7_LUT:u3|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 0.016      ; 1.202      ;
; -0.524 ; TimerH[0] ; SEG7_LUT:u3|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 0.068      ; 1.090      ;
; -0.492 ; TimerH[1] ; SEG7_LUT:u3|os[4] ; TimerH[1]                  ; TimerH[1]   ; 0.500        ; 2.049      ; 2.644      ;
; -0.484 ; TimerH[0] ; SEG7_LUT:u3|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 0.013      ; 1.150      ;
; -0.449 ; TimerH[0] ; SEG7_LUT:u3|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 0.070      ; 1.180      ;
; -0.100 ; TimerH[2] ; SEG7_LUT:u3|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.056      ; 1.810      ;
; -0.064 ; TimerH[2] ; SEG7_LUT:u3|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.108      ; 1.670      ;
; -0.059 ; TimerH[2] ; SEG7_LUT:u3|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.056      ; 1.769      ;
; -0.042 ; TimerH[3] ; SEG7_LUT:u3|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.053      ; 1.748      ;
; -0.038 ; TimerH[2] ; SEG7_LUT:u3|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.056      ; 1.747      ;
; -0.024 ; TimerH[3] ; SEG7_LUT:u3|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.054      ; 1.637      ;
; -0.003 ; TimerH[2] ; SEG7_LUT:u3|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.054      ; 1.616      ;
; 0.042  ; TimerH[2] ; SEG7_LUT:u3|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.053      ; 1.664      ;
; 0.087  ; TimerH[1] ; SEG7_LUT:u3|os[0] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 1.995      ; 2.572      ;
; 0.105  ; TimerH[1] ; SEG7_LUT:u3|os[3] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 1.997      ; 2.651      ;
; 0.127  ; TimerH[1] ; SEG7_LUT:u3|os[6] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 1.994      ; 2.625      ;
; 0.127  ; TimerH[1] ; SEG7_LUT:u3|os[1] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 1.997      ; 2.629      ;
; 0.144  ; TimerH[1] ; SEG7_LUT:u3|os[4] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 2.049      ; 2.508      ;
; 0.151  ; TimerH[2] ; SEG7_LUT:u3|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.110      ; 1.620      ;
; 0.153  ; TimerH[1] ; SEG7_LUT:u3|os[5] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 1.997      ; 2.602      ;
; 0.213  ; TimerH[3] ; SEG7_LUT:u3|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 1.000        ; 1.056      ; 1.496      ;
; 0.252  ; TimerH[1] ; SEG7_LUT:u3|os[2] ; TimerH[1]                  ; TimerH[1]   ; 1.000        ; 2.051      ; 2.565      ;
+--------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'TimerH[1]'                                                                                    ;
+-------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; 0.158 ; TimerH[2] ; SEG7_LUT:u3|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.251      ; 1.429      ;
; 0.163 ; TimerH[1] ; SEG7_LUT:u3|os[4] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 2.144      ; 2.412      ;
; 0.167 ; TimerH[3] ; SEG7_LUT:u3|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.196      ; 1.383      ;
; 0.183 ; TimerH[2] ; SEG7_LUT:u3|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.194      ; 1.397      ;
; 0.188 ; TimerH[2] ; SEG7_LUT:u3|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.193      ; 1.401      ;
; 0.191 ; TimerH[1] ; SEG7_LUT:u3|os[2] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 2.146      ; 2.442      ;
; 0.233 ; TimerH[2] ; SEG7_LUT:u3|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.253      ; 1.506      ;
; 0.238 ; TimerH[1] ; SEG7_LUT:u3|os[1] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 2.089      ; 2.432      ;
; 0.242 ; TimerH[1] ; SEG7_LUT:u3|os[6] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 2.086      ; 2.433      ;
; 0.260 ; TimerH[3] ; SEG7_LUT:u3|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.193      ; 1.473      ;
; 0.260 ; TimerH[1] ; SEG7_LUT:u3|os[3] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 2.089      ; 2.454      ;
; 0.266 ; TimerH[2] ; SEG7_LUT:u3|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.196      ; 1.482      ;
; 0.281 ; TimerH[1] ; SEG7_LUT:u3|os[0] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 2.087      ; 2.473      ;
; 0.293 ; TimerH[2] ; SEG7_LUT:u3|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.196      ; 1.509      ;
; 0.301 ; TimerH[1] ; SEG7_LUT:u3|os[5] ; TimerH[1]                  ; TimerH[1]   ; 0.000        ; 2.089      ; 2.495      ;
; 0.314 ; TimerH[3] ; SEG7_LUT:u3|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.194      ; 1.528      ;
; 0.427 ; TimerH[2] ; SEG7_LUT:u3|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 1.196      ; 1.643      ;
; 0.662 ; TimerH[0] ; SEG7_LUT:u3|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.252      ; 0.934      ;
; 0.767 ; TimerH[0] ; SEG7_LUT:u3|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.195      ; 0.982      ;
; 0.773 ; TimerH[1] ; SEG7_LUT:u3|os[4] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 2.144      ; 2.542      ;
; 0.798 ; TimerH[0] ; SEG7_LUT:u3|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.197      ; 1.015      ;
; 0.806 ; TimerH[0] ; SEG7_LUT:u3|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.254      ; 1.080      ;
; 0.824 ; TimerH[0] ; SEG7_LUT:u3|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.197      ; 1.041      ;
; 0.850 ; TimerH[0] ; SEG7_LUT:u3|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.194      ; 1.064      ;
; 0.864 ; TimerH[0] ; SEG7_LUT:u3|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]   ; 0.000        ; 0.197      ; 1.081      ;
; 0.881 ; TimerH[1] ; SEG7_LUT:u3|os[0] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 2.087      ; 2.593      ;
; 0.920 ; TimerH[1] ; SEG7_LUT:u3|os[1] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 2.089      ; 2.634      ;
; 0.924 ; TimerH[1] ; SEG7_LUT:u3|os[6] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 2.086      ; 2.635      ;
; 0.942 ; TimerH[1] ; SEG7_LUT:u3|os[3] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 2.089      ; 2.656      ;
; 0.962 ; TimerH[1] ; SEG7_LUT:u3|os[2] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 2.146      ; 2.733      ;
; 1.089 ; TimerH[1] ; SEG7_LUT:u3|os[5] ; TimerH[1]                  ; TimerH[1]   ; -0.500       ; 2.089      ; 2.803      ;
+-------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'TimerL[1]'                                                                                    ;
+-------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+
; 0.164 ; TimerL[3] ; SEG7_LUT:u2|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 1.309      ; 1.493      ;
; 0.206 ; TimerL[3] ; SEG7_LUT:u2|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 1.307      ; 1.533      ;
; 0.263 ; TimerL[3] ; SEG7_LUT:u2|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 1.311      ; 1.594      ;
; 0.300 ; TimerL[2] ; SEG7_LUT:u2|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 1.312      ; 1.632      ;
; 0.316 ; TimerL[2] ; SEG7_LUT:u2|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 1.311      ; 1.647      ;
; 0.321 ; TimerL[2] ; SEG7_LUT:u2|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 1.307      ; 1.648      ;
; 0.323 ; TimerL[2] ; SEG7_LUT:u2|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 1.307      ; 1.650      ;
; 0.343 ; TimerL[2] ; SEG7_LUT:u2|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 1.309      ; 1.672      ;
; 0.368 ; TimerL[1] ; SEG7_LUT:u2|os[1] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 2.193      ; 2.666      ;
; 0.386 ; TimerL[1] ; SEG7_LUT:u2|os[3] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 2.189      ; 2.680      ;
; 0.390 ; TimerL[1] ; SEG7_LUT:u2|os[2] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 2.192      ; 2.687      ;
; 0.391 ; TimerL[1] ; SEG7_LUT:u2|os[6] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 2.191      ; 2.687      ;
; 0.400 ; TimerL[1] ; SEG7_LUT:u2|os[5] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 2.193      ; 2.698      ;
; 0.413 ; TimerL[1] ; SEG7_LUT:u2|os[4] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 2.194      ; 2.712      ;
; 0.423 ; TimerL[1] ; SEG7_LUT:u2|os[0] ; TimerL[1]                  ; TimerL[1]   ; 0.000        ; 2.189      ; 2.717      ;
; 0.439 ; TimerL[2] ; SEG7_LUT:u2|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 1.311      ; 1.770      ;
; 0.446 ; TimerL[2] ; SEG7_LUT:u2|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 1.310      ; 1.776      ;
; 0.662 ; TimerL[0] ; SEG7_LUT:u2|os[4] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.303      ; 0.985      ;
; 0.678 ; TimerL[0] ; SEG7_LUT:u2|os[0] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.298      ; 0.996      ;
; 0.706 ; TimerL[0] ; SEG7_LUT:u2|os[1] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.302      ; 1.028      ;
; 0.711 ; TimerL[0] ; SEG7_LUT:u2|os[3] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.298      ; 1.029      ;
; 0.735 ; TimerL[0] ; SEG7_LUT:u2|os[5] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.302      ; 1.057      ;
; 0.767 ; TimerL[0] ; SEG7_LUT:u2|os[2] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.301      ; 1.088      ;
; 0.777 ; TimerL[0] ; SEG7_LUT:u2|os[6] ; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]   ; 0.000        ; 0.300      ; 1.097      ;
; 1.062 ; TimerL[1] ; SEG7_LUT:u2|os[4] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 2.194      ; 2.881      ;
; 1.067 ; TimerL[1] ; SEG7_LUT:u2|os[0] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 2.189      ; 2.881      ;
; 1.090 ; TimerL[1] ; SEG7_LUT:u2|os[1] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 2.193      ; 2.908      ;
; 1.109 ; TimerL[1] ; SEG7_LUT:u2|os[3] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 2.189      ; 2.923      ;
; 1.114 ; TimerL[1] ; SEG7_LUT:u2|os[6] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 2.191      ; 2.930      ;
; 1.217 ; TimerL[1] ; SEG7_LUT:u2|os[2] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 2.192      ; 3.034      ;
; 1.224 ; TimerL[1] ; SEG7_LUT:u2|os[5] ; TimerL[1]                  ; TimerL[1]   ; -0.500       ; 2.193      ; 3.042      ;
+-------+-----------+-------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Divider50MHz:u1|CLK_1HzOut'                                                                                      ;
+-------+-----------------+-----------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.181 ; CurrentState.01 ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; CurrentState.10 ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; CurrentState.11 ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; TimerH[0]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; TimerL[0]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.041      ; 0.314      ;
; 0.201 ; TimerH[2]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; TimerH[3]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.022      ; 0.307      ;
; 0.255 ; TimerH[1]       ; TimerH[1]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.981      ; 2.445      ;
; 0.296 ; TimerH[1]       ; TimerL[0]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.980      ; 2.485      ;
; 0.305 ; CurrentState.01 ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.042      ; 0.431      ;
; 0.311 ; TimerH[1]       ; TimerL[2]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.929      ; 1.449      ;
; 0.312 ; TimerH[1]       ; TimerL[3]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.929      ; 1.450      ;
; 0.315 ; CurrentState.10 ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.042      ; 0.441      ;
; 0.318 ; TimerH[1]       ; TimerH[2]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.941      ; 1.468      ;
; 0.321 ; TimerH[1]       ; TimerH[3]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.941      ; 1.471      ;
; 0.335 ; TimerL[1]       ; TimerH[1]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.981      ; 2.525      ;
; 0.344 ; TimerH[1]       ; TimerH[0]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.981      ; 2.534      ;
; 0.367 ; TimerH[1]       ; TimerL[1]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.981      ; 2.557      ;
; 0.375 ; CurrentState.11 ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.042      ; 0.501      ;
; 0.383 ; TimerH[1]       ; CurrentState.01 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.981      ; 2.573      ;
; 0.391 ; TimerL[1]       ; TimerL[2]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.929      ; 1.529      ;
; 0.392 ; TimerL[1]       ; TimerL[3]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.929      ; 1.530      ;
; 0.398 ; TimerL[1]       ; TimerH[2]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.941      ; 1.548      ;
; 0.401 ; TimerL[1]       ; TimerH[3]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.941      ; 1.551      ;
; 0.424 ; TimerL[1]       ; TimerH[0]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.981      ; 2.614      ;
; 0.440 ; TimerL[1]       ; TimerL[0]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.980      ; 2.629      ;
; 0.447 ; TimerL[1]       ; TimerL[1]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.981      ; 2.637      ;
; 0.467 ; TimerH[1]       ; CurrentState.11 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.981      ; 2.657      ;
; 0.480 ; TimerH[1]       ; CurrentState.00 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.981      ; 2.670      ;
; 0.515 ; TimerL[1]       ; CurrentState.01 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.981      ; 2.705      ;
; 0.533 ; TimerH[1]       ; CurrentState.10 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.981      ; 2.723      ;
; 0.560 ; TimerL[1]       ; CurrentState.00 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.981      ; 2.750      ;
; 0.577 ; TimerL[1]       ; CurrentState.11 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.981      ; 2.767      ;
; 0.579 ; TimerL[1]       ; CurrentState.10 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.981      ; 2.769      ;
; 0.615 ; TimerH[1]       ; TimerL[0]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.980      ; 2.304      ;
; 0.707 ; TimerH[1]       ; CurrentState.01 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.981      ; 2.397      ;
; 0.740 ; TimerH[1]       ; TimerH[0]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.981      ; 2.430      ;
; 0.752 ; TimerH[2]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.088      ; 1.924      ;
; 0.755 ; TimerH[2]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.088      ; 1.927      ;
; 0.755 ; TimerH[2]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.088      ; 1.927      ;
; 0.758 ; TimerH[2]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.088      ; 1.930      ;
; 0.759 ; TimerL[1]       ; TimerH[0]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.981      ; 2.449      ;
; 0.768 ; TimerH[1]       ; TimerH[1]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.981      ; 2.458      ;
; 0.778 ; TimerL[1]       ; TimerL[0]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.980      ; 2.467      ;
; 0.820 ; TimerH[1]       ; TimerH[3]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 0.941      ; 1.470      ;
; 0.827 ; TimerH[1]       ; TimerL[2]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 0.929      ; 1.465      ;
; 0.828 ; TimerH[1]       ; TimerL[3]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 0.929      ; 1.466      ;
; 0.828 ; TimerH[1]       ; TimerH[2]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 0.941      ; 1.478      ;
; 0.836 ; TimerL[1]       ; TimerH[1]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.981      ; 2.526      ;
; 0.844 ; TimerL[1]       ; TimerL[2]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 0.929      ; 1.482      ;
; 0.845 ; TimerL[1]       ; TimerL[3]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 0.929      ; 1.483      ;
; 0.845 ; TimerL[1]       ; TimerH[2]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 0.941      ; 1.495      ;
; 0.845 ; TimerL[1]       ; TimerH[3]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 0.941      ; 1.495      ;
; 0.861 ; TimerL[1]       ; CurrentState.11 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.981      ; 2.551      ;
; 0.864 ; TimerL[1]       ; CurrentState.00 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.981      ; 2.554      ;
; 0.864 ; TimerL[1]       ; CurrentState.10 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.981      ; 2.554      ;
; 0.867 ; TimerL[1]       ; CurrentState.01 ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.981      ; 2.557      ;
; 0.937 ; TimerH[1]       ; TimerL[1]       ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.981      ; 2.627      ;
; 0.954 ; TimerL[1]       ; TimerL[1]       ; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.981      ; 2.644      ;
; 0.977 ; TimerH[2]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.087      ; 2.148      ;
; 1.010 ; TimerH[1]       ; CurrentState.00 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.981      ; 2.700      ;
; 1.064 ; TimerH[3]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.087      ; 2.235      ;
; 1.102 ; TimerH[2]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.088      ; 2.274      ;
; 1.113 ; TimerH[1]       ; CurrentState.11 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.981      ; 2.803      ;
; 1.116 ; TimerH[1]       ; CurrentState.10 ; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; -0.500       ; 1.981      ; 2.806      ;
; 1.130 ; TimerH[2]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.088      ; 2.302      ;
; 1.133 ; TimerH[0]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.041      ; 1.258      ;
; 1.154 ; TimerL[0]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.042      ; 1.280      ;
; 1.156 ; TimerH[3]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.088      ; 2.328      ;
; 1.158 ; TimerH[2]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.022      ; 1.264      ;
; 1.189 ; TimerH[3]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.088      ; 2.361      ;
; 1.213 ; TimerH[2]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.019      ; 1.316      ;
; 1.217 ; TimerH[3]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.088      ; 2.389      ;
; 1.276 ; TimerH[2]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.019      ; 1.379      ;
; 1.300 ; TimerH[3]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.019      ; 1.403      ;
; 1.308 ; TimerH[3]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.088      ; 2.480      ;
; 1.311 ; TimerH[3]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.088      ; 2.483      ;
; 1.311 ; TimerH[3]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.088      ; 2.483      ;
; 1.312 ; TimerL[3]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.022      ; 1.418      ;
; 1.355 ; CurrentState.00 ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.042      ; 1.481      ;
; 1.363 ; TimerH[3]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.019      ; 1.466      ;
; 1.368 ; TimerH[3]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.022      ; 1.474      ;
; 1.369 ; TimerH[2]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.088      ; 2.541      ;
; 1.447 ; TimerH[3]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.088      ; 2.619      ;
; 1.450 ; TimerL[3]       ; TimerH[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.099      ; 2.633      ;
; 1.469 ; TimerL[3]       ; TimerL[0]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.098      ; 2.651      ;
; 1.494 ; TimerL[3]       ; CurrentState.01 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.099      ; 2.677      ;
; 1.518 ; TimerL[2]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.022      ; 1.624      ;
; 1.520 ; TimerL[3]       ; TimerH[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.099      ; 2.703      ;
; 1.552 ; TimerL[3]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.099      ; 2.735      ;
; 1.553 ; TimerL[3]       ; TimerH[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.042      ; 1.679      ;
; 1.553 ; TimerL[3]       ; TimerH[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.042      ; 1.679      ;
; 1.555 ; TimerL[3]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.099      ; 2.738      ;
; 1.555 ; TimerL[3]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.099      ; 2.738      ;
; 1.560 ; TimerL[3]       ; TimerL[2]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.022      ; 1.666      ;
; 1.587 ; TimerL[2]       ; TimerL[3]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.022      ; 1.693      ;
; 1.632 ; TimerL[3]       ; TimerL[1]       ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 1.099      ; 2.815      ;
; 1.658 ; TimerH[0]       ; CurrentState.11 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.041      ; 1.783      ;
; 1.661 ; TimerH[0]       ; CurrentState.10 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.041      ; 1.786      ;
; 1.661 ; TimerH[0]       ; CurrentState.00 ; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 0.000        ; 0.041      ; 1.786      ;
+-------+-----------------+-----------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                          ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.200 ; Divider50MHz:u1|Count_DIV[24] ; Divider50MHz:u1|Count_DIV[24] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.325      ;
; 0.290 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[11] ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.416      ;
; 0.291 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[9]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; Divider50MHz:u1|Count_DIV[13] ; Divider50MHz:u1|Count_DIV[13] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.417      ;
; 0.292 ; Divider50MHz:u1|Count_DIV[7]  ; Divider50MHz:u1|Count_DIV[7]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; Divider50MHz:u1|Count_DIV[10] ; Divider50MHz:u1|Count_DIV[10] ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; Divider50MHz:u1|Count_DIV[4]  ; Divider50MHz:u1|Count_DIV[4]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[15] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; Divider50MHz:u1|Count_DIV[17] ; Divider50MHz:u1|Count_DIV[17] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; Divider50MHz:u1|Count_DIV[6]  ; Divider50MHz:u1|Count_DIV[6]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[8]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; Divider50MHz:u1|Count_DIV[18] ; Divider50MHz:u1|Count_DIV[18] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Divider50MHz:u1|Count_DIV[19] ; Divider50MHz:u1|Count_DIV[19] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; Divider50MHz:u1|Count_DIV[16] ; Divider50MHz:u1|Count_DIV[16] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; Divider50MHz:u1|Count_DIV[21] ; Divider50MHz:u1|Count_DIV[21] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.420      ;
; 0.298 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[1]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[2]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; Divider50MHz:u1|Count_DIV[3]  ; Divider50MHz:u1|Count_DIV[3]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; Divider50MHz:u1|Count_DIV[5]  ; Divider50MHz:u1|Count_DIV[5]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; Divider50MHz:u1|Count_DIV[23] ; Divider50MHz:u1|Count_DIV[23] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.425      ;
; 0.302 ; Divider50MHz:u1|Count_DIV[20] ; Divider50MHz:u1|Count_DIV[20] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; Divider50MHz:u1|Count_DIV[22] ; Divider50MHz:u1|Count_DIV[22] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.428      ;
; 0.306 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[14] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.431      ;
; 0.312 ; Divider50MHz:u1|Count_DIV[0]  ; Divider50MHz:u1|Count_DIV[0]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.438      ;
; 0.414 ; Divider50MHz:u1|CLK_1HzOut    ; Divider50MHz:u1|CLK_1HzOut    ; Divider50MHz:u1|CLK_1HzOut ; CLK         ; 0.000        ; 1.639      ; 2.272      ;
; 0.440 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[10] ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.566      ;
; 0.441 ; Divider50MHz:u1|Count_DIV[7]  ; Divider50MHz:u1|Count_DIV[8]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.567      ;
; 0.441 ; Divider50MHz:u1|Count_DIV[13] ; Divider50MHz:u1|Count_DIV[14] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.566      ;
; 0.442 ; Divider50MHz:u1|Count_DIV[17] ; Divider50MHz:u1|Count_DIV[18] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.567      ;
; 0.442 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[16] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.567      ;
; 0.443 ; Divider50MHz:u1|Count_DIV[19] ; Divider50MHz:u1|Count_DIV[20] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.568      ;
; 0.444 ; Divider50MHz:u1|Count_DIV[21] ; Divider50MHz:u1|Count_DIV[22] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.569      ;
; 0.447 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[2]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; Divider50MHz:u1|Count_DIV[3]  ; Divider50MHz:u1|Count_DIV[4]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; Divider50MHz:u1|Count_DIV[23] ; Divider50MHz:u1|Count_DIV[24] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; Divider50MHz:u1|Count_DIV[5]  ; Divider50MHz:u1|Count_DIV[6]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; Divider50MHz:u1|Count_DIV[10] ; Divider50MHz:u1|Count_DIV[11] ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.576      ;
; 0.451 ; Divider50MHz:u1|Count_DIV[4]  ; Divider50MHz:u1|Count_DIV[5]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.577      ;
; 0.452 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[9]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; Divider50MHz:u1|Count_DIV[6]  ; Divider50MHz:u1|Count_DIV[7]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; Divider50MHz:u1|Count_DIV[18] ; Divider50MHz:u1|Count_DIV[19] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.577      ;
; 0.453 ; Divider50MHz:u1|Count_DIV[16] ; Divider50MHz:u1|Count_DIV[17] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.578      ;
; 0.454 ; Divider50MHz:u1|Count_DIV[4]  ; Divider50MHz:u1|Count_DIV[6]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.580      ;
; 0.455 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[10] ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; Divider50MHz:u1|Count_DIV[6]  ; Divider50MHz:u1|Count_DIV[8]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; Divider50MHz:u1|Count_DIV[18] ; Divider50MHz:u1|Count_DIV[20] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.580      ;
; 0.456 ; Divider50MHz:u1|Count_DIV[16] ; Divider50MHz:u1|Count_DIV[18] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.581      ;
; 0.457 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[3]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.583      ;
; 0.459 ; Divider50MHz:u1|Count_DIV[0]  ; Divider50MHz:u1|Count_DIV[1]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; Divider50MHz:u1|Count_DIV[20] ; Divider50MHz:u1|Count_DIV[21] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[4]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; Divider50MHz:u1|Count_DIV[22] ; Divider50MHz:u1|Count_DIV[23] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.586      ;
; 0.462 ; Divider50MHz:u1|Count_DIV[0]  ; Divider50MHz:u1|Count_DIV[2]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; Divider50MHz:u1|Count_DIV[20] ; Divider50MHz:u1|Count_DIV[22] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.588      ;
; 0.464 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[15] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.589      ;
; 0.464 ; Divider50MHz:u1|Count_DIV[22] ; Divider50MHz:u1|Count_DIV[24] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.589      ;
; 0.467 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[16] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.592      ;
; 0.503 ; Divider50MHz:u1|Count_DIV[9]  ; Divider50MHz:u1|Count_DIV[11] ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.629      ;
; 0.504 ; Divider50MHz:u1|Count_DIV[7]  ; Divider50MHz:u1|Count_DIV[9]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.630      ;
; 0.504 ; Divider50MHz:u1|Count_DIV[13] ; Divider50MHz:u1|Count_DIV[15] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.629      ;
; 0.505 ; Divider50MHz:u1|Count_DIV[17] ; Divider50MHz:u1|Count_DIV[19] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.630      ;
; 0.505 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[17] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.630      ;
; 0.506 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[13] ; CLK                        ; CLK         ; 0.000        ; 0.038      ; 0.628      ;
; 0.506 ; Divider50MHz:u1|Count_DIV[19] ; Divider50MHz:u1|Count_DIV[21] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.631      ;
; 0.507 ; Divider50MHz:u1|Count_DIV[7]  ; Divider50MHz:u1|Count_DIV[10] ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; Divider50MHz:u1|Count_DIV[21] ; Divider50MHz:u1|Count_DIV[23] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.632      ;
; 0.507 ; Divider50MHz:u1|Count_DIV[13] ; Divider50MHz:u1|Count_DIV[16] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.632      ;
; 0.508 ; Divider50MHz:u1|Count_DIV[17] ; Divider50MHz:u1|Count_DIV[20] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.633      ;
; 0.508 ; Divider50MHz:u1|Count_DIV[15] ; Divider50MHz:u1|Count_DIV[18] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.633      ;
; 0.509 ; Divider50MHz:u1|Count_DIV[11] ; Divider50MHz:u1|Count_DIV[14] ; CLK                        ; CLK         ; 0.000        ; 0.038      ; 0.631      ;
; 0.509 ; Divider50MHz:u1|Count_DIV[19] ; Divider50MHz:u1|Count_DIV[22] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.634      ;
; 0.510 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[3]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.636      ;
; 0.510 ; Divider50MHz:u1|Count_DIV[21] ; Divider50MHz:u1|Count_DIV[24] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.635      ;
; 0.511 ; Divider50MHz:u1|Count_DIV[3]  ; Divider50MHz:u1|Count_DIV[5]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; Divider50MHz:u1|Count_DIV[5]  ; Divider50MHz:u1|Count_DIV[7]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; Divider50MHz:u1|Count_DIV[1]  ; Divider50MHz:u1|Count_DIV[4]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.639      ;
; 0.514 ; Divider50MHz:u1|Count_DIV[3]  ; Divider50MHz:u1|Count_DIV[6]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; Divider50MHz:u1|Count_DIV[5]  ; Divider50MHz:u1|Count_DIV[8]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.641      ;
; 0.517 ; Divider50MHz:u1|Count_DIV[4]  ; Divider50MHz:u1|Count_DIV[7]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.643      ;
; 0.518 ; Divider50MHz:u1|Count_DIV[8]  ; Divider50MHz:u1|Count_DIV[11] ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; Divider50MHz:u1|Count_DIV[6]  ; Divider50MHz:u1|Count_DIV[9]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; Divider50MHz:u1|Count_DIV[18] ; Divider50MHz:u1|Count_DIV[21] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.643      ;
; 0.519 ; Divider50MHz:u1|Count_DIV[16] ; Divider50MHz:u1|Count_DIV[19] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.644      ;
; 0.520 ; Divider50MHz:u1|Count_DIV[10] ; Divider50MHz:u1|Count_DIV[13] ; CLK                        ; CLK         ; 0.000        ; 0.038      ; 0.642      ;
; 0.520 ; Divider50MHz:u1|Count_DIV[4]  ; Divider50MHz:u1|Count_DIV[8]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.646      ;
; 0.521 ; Divider50MHz:u1|Count_DIV[6]  ; Divider50MHz:u1|Count_DIV[10] ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.647      ;
; 0.521 ; Divider50MHz:u1|Count_DIV[18] ; Divider50MHz:u1|Count_DIV[22] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.646      ;
; 0.522 ; Divider50MHz:u1|Count_DIV[16] ; Divider50MHz:u1|Count_DIV[20] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.647      ;
; 0.523 ; Divider50MHz:u1|Count_DIV[10] ; Divider50MHz:u1|Count_DIV[14] ; CLK                        ; CLK         ; 0.000        ; 0.038      ; 0.645      ;
; 0.523 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[5]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.649      ;
; 0.525 ; Divider50MHz:u1|Count_DIV[0]  ; Divider50MHz:u1|Count_DIV[3]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; Divider50MHz:u1|Count_DIV[20] ; Divider50MHz:u1|Count_DIV[23] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.651      ;
; 0.526 ; Divider50MHz:u1|Count_DIV[2]  ; Divider50MHz:u1|Count_DIV[6]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.652      ;
; 0.528 ; Divider50MHz:u1|Count_DIV[0]  ; Divider50MHz:u1|Count_DIV[4]  ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.654      ;
; 0.529 ; Divider50MHz:u1|Count_DIV[20] ; Divider50MHz:u1|Count_DIV[24] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.654      ;
; 0.530 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[17] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.655      ;
; 0.533 ; Divider50MHz:u1|Count_DIV[14] ; Divider50MHz:u1|Count_DIV[18] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.658      ;
; 0.570 ; Divider50MHz:u1|Count_DIV[7]  ; Divider50MHz:u1|Count_DIV[11] ; CLK                        ; CLK         ; 0.000        ; 0.042      ; 0.696      ;
; 0.570 ; Divider50MHz:u1|Count_DIV[13] ; Divider50MHz:u1|Count_DIV[17] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.695      ;
; 0.571 ; Divider50MHz:u1|Count_DIV[17] ; Divider50MHz:u1|Count_DIV[21] ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.696      ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+-----------------------------+----------+-------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -4.947   ; 0.158 ; N/A      ; N/A     ; -3.000              ;
;  CLK                        ; -3.854   ; 0.200 ; N/A      ; N/A     ; -3.000              ;
;  Divider50MHz:u1|CLK_1HzOut ; -4.947   ; 0.181 ; N/A      ; N/A     ; -1.285              ;
;  TimerH[1]                  ; -2.269   ; 0.158 ; N/A      ; N/A     ; 0.306               ;
;  TimerL[1]                  ; -2.146   ; 0.164 ; N/A      ; N/A     ; 0.389               ;
; Design-wide TNS             ; -162.231 ; 0.0   ; 0.0      ; 0.0     ; -51.83              ;
;  CLK                        ; -76.844  ; 0.000 ; N/A      ; N/A     ; -36.410             ;
;  Divider50MHz:u1|CLK_1HzOut ; -56.085  ; 0.000 ; N/A      ; N/A     ; -15.420             ;
;  TimerH[1]                  ; -15.193  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  TimerL[1]                  ; -14.109  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HG            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HY            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HR            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FG            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FY            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FR            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; S                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HG            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HY            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HR            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; FG            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; FY            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; FR            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HG            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HY            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HR            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; FG            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; FY            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; FR            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HG            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HY            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HR            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FG            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FY            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FR            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLK                        ; CLK                        ; 1027     ; 0        ; 0        ; 0        ;
; Divider50MHz:u1|CLK_1HzOut ; CLK                        ; 1        ; 1        ; 0        ; 0        ;
; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 290      ; 0        ; 0        ; 0        ;
; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 41       ; 41       ; 0        ; 0        ;
; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 43       ; 43       ; 0        ; 0        ;
; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]                  ; 17       ; 0        ; 0        ; 0        ;
; TimerH[1]                  ; TimerH[1]                  ; 7        ; 7        ; 0        ; 0        ;
; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]                  ; 17       ; 0        ; 0        ; 0        ;
; TimerL[1]                  ; TimerL[1]                  ; 7        ; 7        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLK                        ; CLK                        ; 1027     ; 0        ; 0        ; 0        ;
; Divider50MHz:u1|CLK_1HzOut ; CLK                        ; 1        ; 1        ; 0        ; 0        ;
; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; 290      ; 0        ; 0        ; 0        ;
; TimerH[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 41       ; 41       ; 0        ; 0        ;
; TimerL[1]                  ; Divider50MHz:u1|CLK_1HzOut ; 43       ; 43       ; 0        ; 0        ;
; Divider50MHz:u1|CLK_1HzOut ; TimerH[1]                  ; 17       ; 0        ; 0        ; 0        ;
; TimerH[1]                  ; TimerH[1]                  ; 7        ; 7        ; 0        ; 0        ;
; Divider50MHz:u1|CLK_1HzOut ; TimerL[1]                  ; 17       ; 0        ; 0        ; 0        ;
; TimerL[1]                  ; TimerL[1]                  ; 7        ; 7        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; CLK                        ; CLK                        ; Base ; Constrained ;
; Divider50MHz:u1|CLK_1HzOut ; Divider50MHz:u1|CLK_1HzOut ; Base ; Constrained ;
; TimerH[1]                  ; TimerH[1]                  ; Base ; Constrained ;
; TimerL[1]                  ; TimerL[1]                  ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RESET      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; FG          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FR          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FY          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HG          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HR          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HY          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RESET      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; FG          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FR          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FY          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HG          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HR          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HY          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat Mar 08 21:00:37 2025
Info: Command: quartus_sta controller -c controller
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 14 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'controller.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name Divider50MHz:u1|CLK_1HzOut Divider50MHz:u1|CLK_1HzOut
    Info (332105): create_clock -period 1.000 -name TimerL[1] TimerL[1]
    Info (332105): create_clock -period 1.000 -name TimerH[1] TimerH[1]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.947
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.947             -56.085 Divider50MHz:u1|CLK_1HzOut 
    Info (332119):    -3.854             -76.844 CLK 
    Info (332119):    -2.269             -15.193 TimerH[1] 
    Info (332119):    -2.146             -14.109 TimerL[1] 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 Divider50MHz:u1|CLK_1HzOut 
    Info (332119):     0.441               0.000 CLK 
    Info (332119):     0.548               0.000 TimerH[1] 
    Info (332119):     0.801               0.000 TimerL[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.410 CLK 
    Info (332119):    -1.285             -15.420 Divider50MHz:u1|CLK_1HzOut 
    Info (332119):     0.323               0.000 TimerH[1] 
    Info (332119):     0.402               0.000 TimerL[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.446
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.446             -50.402 Divider50MHz:u1|CLK_1HzOut 
    Info (332119):    -3.486             -68.541 CLK 
    Info (332119):    -2.049             -13.767 TimerH[1] 
    Info (332119):    -1.924             -12.627 TimerL[1] 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 Divider50MHz:u1|CLK_1HzOut 
    Info (332119):     0.400               0.000 CLK 
    Info (332119):     0.639               0.000 TimerH[1] 
    Info (332119):     0.839               0.000 TimerL[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.410 CLK 
    Info (332119):    -1.285             -15.420 Divider50MHz:u1|CLK_1HzOut 
    Info (332119):     0.306               0.000 TimerH[1] 
    Info (332119):     0.389               0.000 TimerL[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.071
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.071             -23.090 Divider50MHz:u1|CLK_1HzOut 
    Info (332119):    -1.419             -22.738 CLK 
    Info (332119):    -0.917              -5.677 TimerL[1] 
    Info (332119):    -0.676              -4.170 TimerH[1] 
Info (332146): Worst-case hold slack is 0.158
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.158               0.000 TimerH[1] 
    Info (332119):     0.164               0.000 TimerL[1] 
    Info (332119):     0.181               0.000 Divider50MHz:u1|CLK_1HzOut 
    Info (332119):     0.200               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.646 CLK 
    Info (332119):    -1.000             -12.000 Divider50MHz:u1|CLK_1HzOut 
    Info (332119):     0.439               0.000 TimerH[1] 
    Info (332119):     0.440               0.000 TimerL[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4961 megabytes
    Info: Processing ended: Sat Mar 08 21:00:38 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


