# Verilog에서 사용하는 연산자 모음

## 헷갈리는 게 몇 개 있어서 정리함.

### 산술 연산자

+ 덧셈

- 뺄셈

* 곱셈

/ 나눗셈 (정수 몫만 나옴)

% 나머지 

** 제곱

### 관계 연산자

부등호 < 혹은 >

<= 혹은 >= (단, 여기서 <=는 always 내에서는 관계 연산자가 아닌, 등호와 같은 =로 쓰이고, 논블로킹)

### 비교 연산자

== 혹은 === : 같음

!= 혹은 !== : 다름 

여기서 후자는 x z까지 비교함.

### 논리 연산자

! not 

&& and

|| or

### 비트 연산자

~ not

& and

| or

^ xor

~^ 혹은 ^~ xnor

### 시프트 연산자

<< 혹은 >> : 논리 시프트

<<< 혹은 >>> : 산술 시프트

### 연결 및 복제

{a, b, c} // a + b + c의 순서로 비트 확장. 예를 들어서 a가 3비트, b가 4비트, c가 10비트면, 9:0까지는 c, 13:10 까지는 b, 16:14까지는 a

{N{a}} // a를 N번 반복. 예를 들어서 a = 2'b01, N = 5면, 10'b0101010101

### 조건 연산자

조건 ? a : b // 조건이 참이면 a, 거짓이면 b가 됨.

