// Generated by CIRCT firtool-1.62.0
module CPU(
  input         clock,
                reset,
  output [31:0] io_araddr,
  output [1:0]  io_arburst,
  output [3:0]  io_arid,
  output [7:0]  io_arlen,
  input         io_arready,
  output [2:0]  io_arsize,
  output        io_arvalid,
  output [31:0] io_awaddr,
  output [1:0]  io_awburst,
  output [3:0]  io_awid,
  output [7:0]  io_awlen,
  input         io_awready,
  output [2:0]  io_awsize,
  output        io_awvalid,
  input  [3:0]  io_bid,
  output        io_bready,
  input  [1:0]  io_bresp,
  input         io_bvalid,
  input  [31:0] io_rdata,
  input  [3:0]  io_rid,
  input         io_rlast,
  output        io_rready,
  input  [1:0]  io_rresp,
  input         io_rvalid,
  output [31:0] io_wdata,
  output        io_wlast,
  input         io_wready,
  output [3:0]  io_wstrb,
  output        io_wvalid,
                io_commit_en_0,
                io_commit_en_1,
  output [4:0]  io_commit_rd_0,
                io_commit_rd_1,
  output [5:0]  io_commit_prd_0,
                io_commit_prd_1,
  output        io_commit_rd_valid_0,
                io_commit_rd_valid_1,
  output [31:0] io_commit_rf_wdata_0,
                io_commit_rf_wdata_1,
                io_commit_csr_wdata_0,
                io_commit_csr_wdata_1,
  output        io_commit_csr_we_0,
                io_commit_csr_we_1,
  output [13:0] io_commit_csr_waddr_0,
                io_commit_csr_waddr_1,
  output [31:0] io_commit_pc_0,
                io_commit_pc_1,
  output        io_commit_is_ucread_0,
                io_commit_is_ucread_1,
                io_commit_is_br_0,
                io_commit_is_br_1,
  output [1:0]  io_commit_br_type_0,
                io_commit_br_type_1,
  output        io_commit_predict_fail_0,
                io_commit_predict_fail_1,
  output [31:0] io_commit_inst_0,
                io_commit_inst_1,
  output        io_commit_interrupt,
  output [12:0] io_commit_interrupt_type,
  output        io_commit_stall_by_fetch_queue,
                io_commit_stall_by_rename,
                io_commit_stall_by_rob,
                io_commit_stall_by_iq_0,
                io_commit_stall_by_iq_1,
                io_commit_stall_by_iq_2,
                io_commit_stall_by_iq_3,
                io_commit_stall_by_iq_4,
                io_commit_stall_by_sb,
                io_commit_stall_by_icache,
                io_commit_stall_by_div,
                io_commit_icache_miss,
                io_commit_icache_visit,
                io_commit_stall_by_dcache,
                io_commit_dcache_miss,
                io_commit_dcache_visit,
                io_commit_iq_issue_0,
                io_commit_iq_issue_1,
                io_commit_iq_issue_2,
                io_commit_iq_issue_3,
                io_commit_iq_issue_4,
                io_commit_tlbfill_en,
  output [3:0]  io_commit_tlbfill_idx
);

  wire             _re_reg4_io_stall_T_2;
  wire             _ir_reg4_io_stall_T_6;
  wire             _dr_reg_io_stall_T;
  wire             _bypass_io_forward_prj_en_0;
  wire             _bypass_io_forward_prj_en_1;
  wire             _bypass_io_forward_prj_en_2;
  wire             _bypass_io_forward_prk_en_0;
  wire             _bypass_io_forward_prk_en_1;
  wire             _bypass_io_forward_prk_en_2;
  wire [31:0]      _bypass_io_forward_prj_data_0;
  wire [31:0]      _bypass_io_forward_prj_data_1;
  wire [31:0]      _bypass_io_forward_prj_data_2;
  wire [31:0]      _bypass_io_forward_prk_data_0;
  wire [31:0]      _bypass_io_forward_prk_data_1;
  wire [31:0]      _bypass_io_forward_prk_data_2;
  wire             _rob_io_is_store_dp_0;
  wire             _rob_io_is_store_dp_1;
  wire             _rob_io_pred_update_en_dp_0;
  wire             _rob_io_pred_update_en_dp_1;
  wire [12:0]      _rob_io_interrupt_vec;
  wire [13:0]      _rob_io_csr_addr_ex;
  wire [4:0]       _rob_io_rob_index_dp_0;
  wire [4:0]       _rob_io_rob_index_dp_1;
  wire             _rob_io_full_2;
  wire             _rob_io_full_3;
  wire             _rob_io_full_5;
  wire             _rob_io_cmt_en_0;
  wire             _rob_io_cmt_en_1;
  wire [5:0]       _rob_io_prd_cmt_0;
  wire [5:0]       _rob_io_prd_cmt_1;
  wire             _rob_io_rd_valid_cmt_0;
  wire             _rob_io_rd_valid_cmt_1;
  wire [5:0]       _rob_io_pprd_cmt_0;
  wire [5:0]       _rob_io_pprd_cmt_1;
  wire [1:0]       _rob_io_is_store_num_cmt;
  wire [9:0]       _rob_io_predict_fail_cmt;
  wire             _rob_io_pred_update_en_cmt;
  wire [31:0]      _rob_io_pred_pc_cmt;
  wire [1:0]       _rob_io_pred_br_type_cmt;
  wire             _rob_io_csr_we_cmt;
  wire             _rob_io_tlbrd_en_cmt;
  wire             _ew_reg4_io_flush;
  wire             _ew_reg4_io_inst_pack_WB_rd_valid;
  wire [5:0]       _ew_reg4_io_inst_pack_WB_prd;
  wire [4:0]       _ew_reg4_io_inst_pack_WB_rob_index;
  wire             _ew_reg4_io_inst_pack_WB_inst_valid;
  wire [31:0]      _ew_reg4_io_vaddr_WB;
  wire [7:0]       _ew_reg4_io_exception_WB;
  wire [31:0]      _ew_reg4_io_mem_rdata_WB;
  wire             _ls_ex_mem_reg_io_flush;
  wire [53:0]      _ls_ex_mem_reg_io_prd_EX_2;
  wire             _ls_ex_mem_reg_io_inst_pack_MEM_rd_valid;
  wire [5:0]       _ls_ex_mem_reg_io_inst_pack_MEM_prd;
  wire [4:0]       _ls_ex_mem_reg_io_inst_pack_MEM_rob_index;
  wire [4:0]       _ls_ex_mem_reg_io_inst_pack_MEM_mem_type;
  wire [2:0]       _ls_ex_mem_reg_io_inst_pack_MEM_priv_vec;
  wire             _ls_ex_mem_reg_io_inst_pack_MEM_inst_valid;
  wire [31:0]      _ls_ex_mem_reg_io_src1_MEM;
  wire             _ls_ex_mem_reg_io_llbit_MEM;
  wire [53:0]      _ls_ex_mem_reg_io_prd_MEM_2;
  wire [7:0]       _ls_ex_mem_reg_io_exception_MEM;
  wire             _dcache_io_cache_miss_MEM_3;
  wire             _dcache_io_cache_miss_MEM_4;
  wire [31:0]      _dcache_io_rdata_MEM;
  wire [1:0]       _sb_io_is_store_num_cmt;
  wire             _sb_io_dcache_miss;
  wire             _sb_io_flush;
  wire             _sb_io_em_stall;
  wire             _sb_io_full;
  wire             _sb_io_st_cmt_valid;
  wire [31:0]      _sb_io_st_addr_cmt;
  wire [31:0]      _sb_io_st_data_cmt;
  wire [1:0]       _sb_io_st_wlen_cmt;
  wire             _sb_io_is_uncache_cmt;
  wire [31:0]      _sb_io_ld_data_mem;
  wire             _sb_io_ld_hit_0;
  wire             _sb_io_ld_hit_1;
  wire             _sb_io_ld_hit_2;
  wire             _sb_io_ld_hit_3;
  wire [31:0]      _mmu_io_d_vaddr;
  wire [31:0]      _mmu_io_i_paddr;
  wire [31:0]      _mmu_io_d_paddr;
  wire             _mmu_io_d_uncache;
  wire [7:0]       _exception_ls_io_exception_ls;
  wire             _ew_reg3_io_flush;
  wire [4:0]       _ew_reg3_io_inst_pack_WB_rob_index;
  wire             _ew_reg3_io_inst_pack_WB_inst_valid;
  wire [31:0]      _ew_reg3_io_csr_wdata_WB;
  wire             _md_ex2_ex3_reg_io_flush;
  wire             _md_ex2_ex3_reg_io_inst_pack_EX2_rd_valid;
  wire [5:0]       _md_ex2_ex3_reg_io_inst_pack_EX2_prd;
  wire [4:0]       _md_ex2_ex3_reg_io_inst_pack_EX2_rob_index;
  wire [9:0]       _md_ex2_ex3_reg_io_inst_pack_EX2_priv_vec;
  wire [3:0]       _md_ex2_ex3_reg_io_inst_pack_EX2_alu_op;
  wire             _md_ex2_ex3_reg_io_inst_pack_EX2_inst_valid;
  wire [31:0]      _md_ex2_ex3_reg_io_csr_wdata_EX2;
  wire [31:0]      _md_ex2_ex3_reg_io_csr_rdata_EX2;
  wire             _md_ex1_ex2_reg_io_flush;
  wire             _md_ex1_ex2_reg_io_inst_pack_EX2_rd_valid;
  wire [5:0]       _md_ex1_ex2_reg_io_inst_pack_EX2_prd;
  wire [4:0]       _md_ex1_ex2_reg_io_inst_pack_EX2_rob_index;
  wire [9:0]       _md_ex1_ex2_reg_io_inst_pack_EX2_priv_vec;
  wire [3:0]       _md_ex1_ex2_reg_io_inst_pack_EX2_alu_op;
  wire             _md_ex1_ex2_reg_io_inst_pack_EX2_inst_valid;
  wire [31:0]      _md_ex1_ex2_reg_io_csr_wdata_EX2;
  wire [31:0]      _md_ex1_ex2_reg_io_csr_rdata_EX2;
  wire [4:0]       _mdu_io_md_op;
  wire [31:0]      _mdu_io_mul_out;
  wire [31:0]      _mdu_io_div_out;
  wire             _mdu_io_busy_16;
  wire             _mdu_io_busy_17;
  wire             _mdu_io_busy_18;
  wire             _mdu_io_busy_19;
  wire             _mdu_io_busy_20;
  wire             _ew_reg2_io_flush;
  wire             _ew_reg2_io_inst_pack_WB_rd_valid;
  wire [5:0]       _ew_reg2_io_inst_pack_WB_prd;
  wire [4:0]       _ew_reg2_io_inst_pack_WB_rob_index;
  wire             _ew_reg2_io_inst_pack_WB_inst_valid;
  wire [31:0]      _ew_reg2_io_alu_out_WB;
  wire             _ew_reg2_io_predict_fail_WB;
  wire [31:0]      _ew_reg2_io_branch_target_WB;
  wire             _ew_reg2_io_real_jump_WB;
  wire             _br_io_real_jump;
  wire             _br_io_predict_fail;
  wire [31:0]      _br_io_branch_target;
  wire [31:0]      _alu2_io_src2;
  wire [31:0]      _alu2_io_alu_out;
  wire             _ew_reg1_io_flush;
  wire             _ew_reg1_io_inst_pack_WB_rd_valid;
  wire [5:0]       _ew_reg1_io_inst_pack_WB_prd;
  wire [4:0]       _ew_reg1_io_inst_pack_WB_rob_index;
  wire             _ew_reg1_io_inst_pack_WB_inst_valid;
  wire [31:0]      _ew_reg1_io_alu_out_WB;
  wire [31:0]      _alu1_io_src2;
  wire [31:0]      _alu1_io_alu_out;
  wire             _re_reg4_io_flush;
  wire             _re_reg4_io_inst_pack_EX_rd_valid;
  wire [5:0]       _re_reg4_io_inst_pack_EX_prd;
  wire [31:0]      _re_reg4_io_inst_pack_EX_imm;
  wire [4:0]       _re_reg4_io_inst_pack_EX_rob_index;
  wire [4:0]       _re_reg4_io_inst_pack_EX_mem_type;
  wire [2:0]       _re_reg4_io_inst_pack_EX_priv_vec;
  wire             _re_reg4_io_inst_pack_EX_inst_valid;
  wire [31:0]      _re_reg4_io_src1_EX;
  wire [31:0]      _re_reg4_io_src2_EX;
  wire             _re_reg3_io_flush;
  wire             _re_reg3_io_stall;
  wire             _re_reg3_io_inst_pack_EX_rd_valid;
  wire [5:0]       _re_reg3_io_inst_pack_EX_prd;
  wire [31:0]      _re_reg3_io_inst_pack_EX_imm;
  wire [4:0]       _re_reg3_io_inst_pack_EX_rob_index;
  wire [9:0]       _re_reg3_io_inst_pack_EX_priv_vec;
  wire [3:0]       _re_reg3_io_inst_pack_EX_alu_op;
  wire             _re_reg3_io_inst_pack_EX_inst_valid;
  wire [31:0]      _re_reg3_io_src1_EX;
  wire [31:0]      _re_reg3_io_src2_EX;
  wire [31:0]      _re_reg3_io_csr_rdata_EX;
  wire             _re_reg2_io_flush;
  wire [5:0]       _re_reg2_io_inst_pack_EX_prj;
  wire [5:0]       _re_reg2_io_inst_pack_EX_prk;
  wire             _re_reg2_io_inst_pack_EX_rd_valid;
  wire [5:0]       _re_reg2_io_inst_pack_EX_prd;
  wire [31:0]      _re_reg2_io_inst_pack_EX_imm;
  wire [4:0]       _re_reg2_io_inst_pack_EX_rob_index;
  wire [3:0]       _re_reg2_io_inst_pack_EX_alu_op;
  wire             _re_reg2_io_inst_pack_EX_alu_rs1_sel;
  wire [1:0]       _re_reg2_io_inst_pack_EX_alu_rs2_sel;
  wire [31:0]      _re_reg2_io_inst_pack_EX_pc;
  wire [3:0]       _re_reg2_io_inst_pack_EX_br_type;
  wire             _re_reg2_io_inst_pack_EX_predict_jump;
  wire [31:0]      _re_reg2_io_inst_pack_EX_pred_npc;
  wire             _re_reg2_io_inst_pack_EX_inst_valid;
  wire [31:0]      _re_reg2_io_src1_EX;
  wire [31:0]      _re_reg2_io_src2_EX;
  wire             _re_reg1_io_flush;
  wire [5:0]       _re_reg1_io_inst_pack_EX_prj;
  wire [5:0]       _re_reg1_io_inst_pack_EX_prk;
  wire             _re_reg1_io_inst_pack_EX_rd_valid;
  wire [5:0]       _re_reg1_io_inst_pack_EX_prd;
  wire [31:0]      _re_reg1_io_inst_pack_EX_imm;
  wire [4:0]       _re_reg1_io_inst_pack_EX_rob_index;
  wire [3:0]       _re_reg1_io_inst_pack_EX_alu_op;
  wire             _re_reg1_io_inst_pack_EX_alu_rs1_sel;
  wire [1:0]       _re_reg1_io_inst_pack_EX_alu_rs2_sel;
  wire [31:0]      _re_reg1_io_inst_pack_EX_pc;
  wire             _re_reg1_io_inst_pack_EX_inst_valid;
  wire [31:0]      _re_reg1_io_src1_EX;
  wire [31:0]      _re_reg1_io_src2_EX;
  wire [63:0]      _stable_cnt_io_value;
  wire [13:0]      _csr_rf_io_raddr;
  wire [13:0]      _csr_rf_io_waddr;
  wire             _csr_rf_io_we;
  wire [31:0]      _csr_rf_io_wdata;
  wire [7:0]       _csr_rf_io_exception;
  wire [31:0]      _csr_rf_io_badv_exp;
  wire             _csr_rf_io_is_eret;
  wire [31:0]      _csr_rf_io_pc_exp;
  wire [31:0]      _csr_rf_io_rdata;
  wire [31:0]      _csr_rf_io_eentry_global;
  wire [11:0]      _csr_rf_io_interrupt_vec;
  wire [5:0]       _csr_rf_io_crmd_trans;
  wire [5:0]       _rf_io_prd_0;
  wire [5:0]       _rf_io_prd_1;
  wire [5:0]       _rf_io_prd_2;
  wire [5:0]       _rf_io_prd_3;
  wire [31:0]      _rf_io_wdata_0;
  wire [31:0]      _rf_io_wdata_1;
  wire [31:0]      _rf_io_wdata_2;
  wire [31:0]      _rf_io_wdata_3;
  wire             _rf_io_rf_we_0;
  wire             _rf_io_rf_we_1;
  wire             _rf_io_rf_we_2;
  wire             _rf_io_rf_we_3;
  wire [31:0]      _rf_io_prj_data_0;
  wire [31:0]      _rf_io_prj_data_1;
  wire [31:0]      _rf_io_prj_data_2;
  wire [31:0]      _rf_io_prk_data_0;
  wire [31:0]      _rf_io_prk_data_1;
  wire [31:0]      _rf_io_prk_data_2;
  wire             _ir_reg4_io_flush;
  wire [31:0]      _ir_reg4_io_src1_RF;
  wire [31:0]      _ir_reg4_io_src2_RF;
  wire             _ir_reg4_io_forward_prj_en;
  wire             _ir_reg4_io_forward_prk_en;
  wire [31:0]      _ir_reg4_io_forward_prj_data;
  wire [31:0]      _ir_reg4_io_forward_prk_data;
  wire [5:0]       _ir_reg4_io_inst_pack_EX_prj;
  wire [5:0]       _ir_reg4_io_inst_pack_EX_prk;
  wire             _ir_reg4_io_inst_pack_EX_rd_valid;
  wire [5:0]       _ir_reg4_io_inst_pack_EX_prd;
  wire [31:0]      _ir_reg4_io_inst_pack_EX_imm;
  wire [4:0]       _ir_reg4_io_inst_pack_EX_rob_index;
  wire [4:0]       _ir_reg4_io_inst_pack_EX_mem_type;
  wire [2:0]       _ir_reg4_io_inst_pack_EX_priv_vec;
  wire             _ir_reg4_io_inst_pack_EX_inst_valid;
  wire [31:0]      _ir_reg4_io_src1_EX;
  wire [31:0]      _ir_reg4_io_src2_EX;
  wire [31:0]      _ir_reg4_io_csr_rdata_EX;
  wire             _sel4_io_stall;
  wire [5:0]       _sel4_io_inst_issue_inst_prj;
  wire [5:0]       _sel4_io_inst_issue_inst_prk;
  wire             _sel4_io_inst_issue_inst_rd_valid;
  wire [5:0]       _sel4_io_inst_issue_inst_prd;
  wire [31:0]      _sel4_io_inst_issue_inst_imm;
  wire [4:0]       _sel4_io_inst_issue_inst_rob_index;
  wire [4:0]       _sel4_io_inst_issue_inst_mem_type;
  wire [2:0]       _sel4_io_inst_issue_inst_priv_vec;
  wire             _sel4_io_inst_issue_valid;
  wire [4:0]       _iq4_io_insts_dispatch_rob_index_0;
  wire [4:0]       _iq4_io_insts_dispatch_rob_index_1;
  wire [2:0]       _iq4_io_insts_dispatch_priv_vec_0;
  wire [2:0]       _iq4_io_insts_dispatch_priv_vec_1;
  wire [5:0]       _iq4_io_wake_preg_3;
  wire [1:0]       _iq4_io_is_store_cmt_num;
  wire [4:0]       _iq4_io_rob_index_cmt;
  wire             _iq4_io_issue_ack;
  wire             _iq4_io_flush;
  wire [5:0]       _iq4_io_insts_issue_inst_prj;
  wire [5:0]       _iq4_io_insts_issue_inst_prk;
  wire             _iq4_io_insts_issue_inst_rd_valid;
  wire [5:0]       _iq4_io_insts_issue_inst_prd;
  wire [31:0]      _iq4_io_insts_issue_inst_imm;
  wire [4:0]       _iq4_io_insts_issue_inst_rob_index;
  wire [4:0]       _iq4_io_insts_issue_inst_mem_type;
  wire [2:0]       _iq4_io_insts_issue_inst_priv_vec;
  wire             _iq4_io_issue_req;
  wire             _iq4_io_full;
  wire             _ir_reg3_io_flush;
  wire             _ir_reg3_io_stall;
  wire [5:0]       _ir_reg3_io_inst_pack_RF_prj;
  wire [5:0]       _ir_reg3_io_inst_pack_RF_prk;
  wire             _ir_reg3_io_inst_pack_RF_rd_valid;
  wire [5:0]       _ir_reg3_io_inst_pack_RF_prd;
  wire [31:0]      _ir_reg3_io_inst_pack_RF_imm;
  wire [4:0]       _ir_reg3_io_inst_pack_RF_rob_index;
  wire [9:0]       _ir_reg3_io_inst_pack_RF_priv_vec;
  wire [3:0]       _ir_reg3_io_inst_pack_RF_alu_op;
  wire             _ir_reg3_io_inst_pack_RF_inst_valid;
  wire             _sel3_io_stall;
  wire [5:0]       _sel3_io_inst_issue_inst_prj;
  wire [5:0]       _sel3_io_inst_issue_inst_prk;
  wire             _sel3_io_inst_issue_inst_rd_valid;
  wire [5:0]       _sel3_io_inst_issue_inst_prd;
  wire [31:0]      _sel3_io_inst_issue_inst_imm;
  wire [4:0]       _sel3_io_inst_issue_inst_rob_index;
  wire [9:0]       _sel3_io_inst_issue_inst_priv_vec;
  wire [3:0]       _sel3_io_inst_issue_inst_alu_op;
  wire             _sel3_io_inst_issue_valid;
  wire [4:0]       _iq3_io_insts_dispatch_rob_index_0;
  wire [4:0]       _iq3_io_insts_dispatch_rob_index_1;
  wire [9:0]       _iq3_io_insts_dispatch_priv_vec_0;
  wire [9:0]       _iq3_io_insts_dispatch_priv_vec_1;
  wire [5:0]       _iq3_io_ld_mem_prd;
  wire             _iq3_io_issue_ack;
  wire             _iq3_io_flush;
  wire             _iq3_io_dcache_miss;
  wire [5:0]       _iq3_io_insts_issue_inst_prj;
  wire [5:0]       _iq3_io_insts_issue_inst_prk;
  wire             _iq3_io_insts_issue_inst_rd_valid;
  wire [5:0]       _iq3_io_insts_issue_inst_prd;
  wire [31:0]      _iq3_io_insts_issue_inst_imm;
  wire [4:0]       _iq3_io_insts_issue_inst_rob_index;
  wire [9:0]       _iq3_io_insts_issue_inst_priv_vec;
  wire [3:0]       _iq3_io_insts_issue_inst_alu_op;
  wire             _iq3_io_issue_req;
  wire             _iq3_io_full;
  wire             _ir_reg2_io_flush;
  wire [5:0]       _ir_reg2_io_inst_pack_RF_prj;
  wire [5:0]       _ir_reg2_io_inst_pack_RF_prk;
  wire             _ir_reg2_io_inst_pack_RF_rd_valid;
  wire [5:0]       _ir_reg2_io_inst_pack_RF_prd;
  wire [31:0]      _ir_reg2_io_inst_pack_RF_imm;
  wire [4:0]       _ir_reg2_io_inst_pack_RF_rob_index;
  wire [3:0]       _ir_reg2_io_inst_pack_RF_alu_op;
  wire             _ir_reg2_io_inst_pack_RF_alu_rs1_sel;
  wire [1:0]       _ir_reg2_io_inst_pack_RF_alu_rs2_sel;
  wire [31:0]      _ir_reg2_io_inst_pack_RF_pc;
  wire [3:0]       _ir_reg2_io_inst_pack_RF_br_type;
  wire             _ir_reg2_io_inst_pack_RF_predict_jump;
  wire [31:0]      _ir_reg2_io_inst_pack_RF_pred_npc;
  wire             _ir_reg2_io_inst_pack_RF_inst_valid;
  wire             _sel2_io_stall;
  wire [5:0]       _sel2_io_wake_preg;
  wire [5:0]       _sel2_io_inst_issue_inst_prj;
  wire [5:0]       _sel2_io_inst_issue_inst_prk;
  wire             _sel2_io_inst_issue_inst_rd_valid;
  wire [5:0]       _sel2_io_inst_issue_inst_prd;
  wire [31:0]      _sel2_io_inst_issue_inst_imm;
  wire [4:0]       _sel2_io_inst_issue_inst_rob_index;
  wire [3:0]       _sel2_io_inst_issue_inst_alu_op;
  wire             _sel2_io_inst_issue_inst_alu_rs1_sel;
  wire [1:0]       _sel2_io_inst_issue_inst_alu_rs2_sel;
  wire [31:0]      _sel2_io_inst_issue_inst_pc;
  wire [3:0]       _sel2_io_inst_issue_inst_br_type;
  wire             _sel2_io_inst_issue_inst_predict_jump;
  wire [31:0]      _sel2_io_inst_issue_inst_pred_npc;
  wire             _sel2_io_inst_issue_valid;
  wire [4:0]       _iq2_io_insts_dispatch_rob_index_0;
  wire [4:0]       _iq2_io_insts_dispatch_rob_index_1;
  wire [5:0]       _iq2_io_wake_preg_1;
  wire             _iq2_io_issue_ack_0;
  wire             _iq2_io_issue_ack_1;
  wire             _iq2_io_issue_ack_2;
  wire             _iq2_io_issue_ack_3;
  wire             _iq2_io_issue_ack_4;
  wire             _iq2_io_issue_ack_5;
  wire             _iq2_io_flush;
  wire [5:0]       _iq2_io_insts_issue_inst_prj_0;
  wire [5:0]       _iq2_io_insts_issue_inst_prj_1;
  wire [5:0]       _iq2_io_insts_issue_inst_prj_2;
  wire [5:0]       _iq2_io_insts_issue_inst_prj_3;
  wire [5:0]       _iq2_io_insts_issue_inst_prj_4;
  wire [5:0]       _iq2_io_insts_issue_inst_prj_5;
  wire [5:0]       _iq2_io_insts_issue_inst_prk_0;
  wire [5:0]       _iq2_io_insts_issue_inst_prk_1;
  wire [5:0]       _iq2_io_insts_issue_inst_prk_2;
  wire [5:0]       _iq2_io_insts_issue_inst_prk_3;
  wire [5:0]       _iq2_io_insts_issue_inst_prk_4;
  wire [5:0]       _iq2_io_insts_issue_inst_prk_5;
  wire             _iq2_io_insts_issue_inst_rd_valid_0;
  wire             _iq2_io_insts_issue_inst_rd_valid_1;
  wire             _iq2_io_insts_issue_inst_rd_valid_2;
  wire             _iq2_io_insts_issue_inst_rd_valid_3;
  wire             _iq2_io_insts_issue_inst_rd_valid_4;
  wire             _iq2_io_insts_issue_inst_rd_valid_5;
  wire [5:0]       _iq2_io_insts_issue_inst_prd_0;
  wire [5:0]       _iq2_io_insts_issue_inst_prd_1;
  wire [5:0]       _iq2_io_insts_issue_inst_prd_2;
  wire [5:0]       _iq2_io_insts_issue_inst_prd_3;
  wire [5:0]       _iq2_io_insts_issue_inst_prd_4;
  wire [5:0]       _iq2_io_insts_issue_inst_prd_5;
  wire [31:0]      _iq2_io_insts_issue_inst_imm_0;
  wire [31:0]      _iq2_io_insts_issue_inst_imm_1;
  wire [31:0]      _iq2_io_insts_issue_inst_imm_2;
  wire [31:0]      _iq2_io_insts_issue_inst_imm_3;
  wire [31:0]      _iq2_io_insts_issue_inst_imm_4;
  wire [31:0]      _iq2_io_insts_issue_inst_imm_5;
  wire [4:0]       _iq2_io_insts_issue_inst_rob_index_0;
  wire [4:0]       _iq2_io_insts_issue_inst_rob_index_1;
  wire [4:0]       _iq2_io_insts_issue_inst_rob_index_2;
  wire [4:0]       _iq2_io_insts_issue_inst_rob_index_3;
  wire [4:0]       _iq2_io_insts_issue_inst_rob_index_4;
  wire [4:0]       _iq2_io_insts_issue_inst_rob_index_5;
  wire [3:0]       _iq2_io_insts_issue_inst_alu_op_0;
  wire [3:0]       _iq2_io_insts_issue_inst_alu_op_1;
  wire [3:0]       _iq2_io_insts_issue_inst_alu_op_2;
  wire [3:0]       _iq2_io_insts_issue_inst_alu_op_3;
  wire [3:0]       _iq2_io_insts_issue_inst_alu_op_4;
  wire [3:0]       _iq2_io_insts_issue_inst_alu_op_5;
  wire             _iq2_io_insts_issue_inst_alu_rs1_sel_0;
  wire             _iq2_io_insts_issue_inst_alu_rs1_sel_1;
  wire             _iq2_io_insts_issue_inst_alu_rs1_sel_2;
  wire             _iq2_io_insts_issue_inst_alu_rs1_sel_3;
  wire             _iq2_io_insts_issue_inst_alu_rs1_sel_4;
  wire             _iq2_io_insts_issue_inst_alu_rs1_sel_5;
  wire [1:0]       _iq2_io_insts_issue_inst_alu_rs2_sel_0;
  wire [1:0]       _iq2_io_insts_issue_inst_alu_rs2_sel_1;
  wire [1:0]       _iq2_io_insts_issue_inst_alu_rs2_sel_2;
  wire [1:0]       _iq2_io_insts_issue_inst_alu_rs2_sel_3;
  wire [1:0]       _iq2_io_insts_issue_inst_alu_rs2_sel_4;
  wire [1:0]       _iq2_io_insts_issue_inst_alu_rs2_sel_5;
  wire [31:0]      _iq2_io_insts_issue_inst_pc_0;
  wire [31:0]      _iq2_io_insts_issue_inst_pc_1;
  wire [31:0]      _iq2_io_insts_issue_inst_pc_2;
  wire [31:0]      _iq2_io_insts_issue_inst_pc_3;
  wire [31:0]      _iq2_io_insts_issue_inst_pc_4;
  wire [31:0]      _iq2_io_insts_issue_inst_pc_5;
  wire [3:0]       _iq2_io_insts_issue_inst_br_type_0;
  wire [3:0]       _iq2_io_insts_issue_inst_br_type_1;
  wire [3:0]       _iq2_io_insts_issue_inst_br_type_2;
  wire [3:0]       _iq2_io_insts_issue_inst_br_type_3;
  wire [3:0]       _iq2_io_insts_issue_inst_br_type_4;
  wire [3:0]       _iq2_io_insts_issue_inst_br_type_5;
  wire             _iq2_io_insts_issue_inst_predict_jump_0;
  wire             _iq2_io_insts_issue_inst_predict_jump_1;
  wire             _iq2_io_insts_issue_inst_predict_jump_2;
  wire             _iq2_io_insts_issue_inst_predict_jump_3;
  wire             _iq2_io_insts_issue_inst_predict_jump_4;
  wire             _iq2_io_insts_issue_inst_predict_jump_5;
  wire [31:0]      _iq2_io_insts_issue_inst_pred_npc_0;
  wire [31:0]      _iq2_io_insts_issue_inst_pred_npc_1;
  wire [31:0]      _iq2_io_insts_issue_inst_pred_npc_2;
  wire [31:0]      _iq2_io_insts_issue_inst_pred_npc_3;
  wire [31:0]      _iq2_io_insts_issue_inst_pred_npc_4;
  wire [31:0]      _iq2_io_insts_issue_inst_pred_npc_5;
  wire             _iq2_io_issue_req_0;
  wire             _iq2_io_issue_req_1;
  wire             _iq2_io_issue_req_2;
  wire             _iq2_io_issue_req_3;
  wire             _iq2_io_issue_req_4;
  wire             _iq2_io_issue_req_5;
  wire             _iq2_io_full;
  wire             _ir_reg1_io_flush;
  wire [5:0]       _ir_reg1_io_inst_pack_RF_prj;
  wire [5:0]       _ir_reg1_io_inst_pack_RF_prk;
  wire             _ir_reg1_io_inst_pack_RF_rd_valid;
  wire [5:0]       _ir_reg1_io_inst_pack_RF_prd;
  wire [31:0]      _ir_reg1_io_inst_pack_RF_imm;
  wire [4:0]       _ir_reg1_io_inst_pack_RF_rob_index;
  wire [3:0]       _ir_reg1_io_inst_pack_RF_alu_op;
  wire             _ir_reg1_io_inst_pack_RF_alu_rs1_sel;
  wire [1:0]       _ir_reg1_io_inst_pack_RF_alu_rs2_sel;
  wire [31:0]      _ir_reg1_io_inst_pack_RF_pc;
  wire             _ir_reg1_io_inst_pack_RF_inst_valid;
  wire             _sel1_io_stall;
  wire [5:0]       _sel1_io_wake_preg;
  wire [5:0]       _sel1_io_inst_issue_inst_prj;
  wire [5:0]       _sel1_io_inst_issue_inst_prk;
  wire             _sel1_io_inst_issue_inst_rd_valid;
  wire [5:0]       _sel1_io_inst_issue_inst_prd;
  wire [31:0]      _sel1_io_inst_issue_inst_imm;
  wire [4:0]       _sel1_io_inst_issue_inst_rob_index;
  wire [3:0]       _sel1_io_inst_issue_inst_alu_op;
  wire             _sel1_io_inst_issue_inst_alu_rs1_sel;
  wire [1:0]       _sel1_io_inst_issue_inst_alu_rs2_sel;
  wire [31:0]      _sel1_io_inst_issue_inst_pc;
  wire             _sel1_io_inst_issue_valid;
  wire [4:0]       _iq1_io_insts_dispatch_rob_index_0;
  wire [4:0]       _iq1_io_insts_dispatch_rob_index_1;
  wire [5:0]       _iq1_io_wake_preg_0;
  wire [5:0]       _iq1_io_wake_preg_1;
  wire             _iq1_io_issue_ack_0;
  wire             _iq1_io_issue_ack_1;
  wire             _iq1_io_issue_ack_2;
  wire             _iq1_io_issue_ack_3;
  wire             _iq1_io_issue_ack_4;
  wire             _iq1_io_issue_ack_5;
  wire             _iq1_io_flush;
  wire [5:0]       _iq1_io_insts_issue_inst_prj_0;
  wire [5:0]       _iq1_io_insts_issue_inst_prj_1;
  wire [5:0]       _iq1_io_insts_issue_inst_prj_2;
  wire [5:0]       _iq1_io_insts_issue_inst_prj_3;
  wire [5:0]       _iq1_io_insts_issue_inst_prj_4;
  wire [5:0]       _iq1_io_insts_issue_inst_prj_5;
  wire [5:0]       _iq1_io_insts_issue_inst_prk_0;
  wire [5:0]       _iq1_io_insts_issue_inst_prk_1;
  wire [5:0]       _iq1_io_insts_issue_inst_prk_2;
  wire [5:0]       _iq1_io_insts_issue_inst_prk_3;
  wire [5:0]       _iq1_io_insts_issue_inst_prk_4;
  wire [5:0]       _iq1_io_insts_issue_inst_prk_5;
  wire             _iq1_io_insts_issue_inst_rd_valid_0;
  wire             _iq1_io_insts_issue_inst_rd_valid_1;
  wire             _iq1_io_insts_issue_inst_rd_valid_2;
  wire             _iq1_io_insts_issue_inst_rd_valid_3;
  wire             _iq1_io_insts_issue_inst_rd_valid_4;
  wire             _iq1_io_insts_issue_inst_rd_valid_5;
  wire [5:0]       _iq1_io_insts_issue_inst_prd_0;
  wire [5:0]       _iq1_io_insts_issue_inst_prd_1;
  wire [5:0]       _iq1_io_insts_issue_inst_prd_2;
  wire [5:0]       _iq1_io_insts_issue_inst_prd_3;
  wire [5:0]       _iq1_io_insts_issue_inst_prd_4;
  wire [5:0]       _iq1_io_insts_issue_inst_prd_5;
  wire [31:0]      _iq1_io_insts_issue_inst_imm_0;
  wire [31:0]      _iq1_io_insts_issue_inst_imm_1;
  wire [31:0]      _iq1_io_insts_issue_inst_imm_2;
  wire [31:0]      _iq1_io_insts_issue_inst_imm_3;
  wire [31:0]      _iq1_io_insts_issue_inst_imm_4;
  wire [31:0]      _iq1_io_insts_issue_inst_imm_5;
  wire [4:0]       _iq1_io_insts_issue_inst_rob_index_0;
  wire [4:0]       _iq1_io_insts_issue_inst_rob_index_1;
  wire [4:0]       _iq1_io_insts_issue_inst_rob_index_2;
  wire [4:0]       _iq1_io_insts_issue_inst_rob_index_3;
  wire [4:0]       _iq1_io_insts_issue_inst_rob_index_4;
  wire [4:0]       _iq1_io_insts_issue_inst_rob_index_5;
  wire [3:0]       _iq1_io_insts_issue_inst_alu_op_0;
  wire [3:0]       _iq1_io_insts_issue_inst_alu_op_1;
  wire [3:0]       _iq1_io_insts_issue_inst_alu_op_2;
  wire [3:0]       _iq1_io_insts_issue_inst_alu_op_3;
  wire [3:0]       _iq1_io_insts_issue_inst_alu_op_4;
  wire [3:0]       _iq1_io_insts_issue_inst_alu_op_5;
  wire             _iq1_io_insts_issue_inst_alu_rs1_sel_0;
  wire             _iq1_io_insts_issue_inst_alu_rs1_sel_1;
  wire             _iq1_io_insts_issue_inst_alu_rs1_sel_2;
  wire             _iq1_io_insts_issue_inst_alu_rs1_sel_3;
  wire             _iq1_io_insts_issue_inst_alu_rs1_sel_4;
  wire             _iq1_io_insts_issue_inst_alu_rs1_sel_5;
  wire [1:0]       _iq1_io_insts_issue_inst_alu_rs2_sel_0;
  wire [1:0]       _iq1_io_insts_issue_inst_alu_rs2_sel_1;
  wire [1:0]       _iq1_io_insts_issue_inst_alu_rs2_sel_2;
  wire [1:0]       _iq1_io_insts_issue_inst_alu_rs2_sel_3;
  wire [1:0]       _iq1_io_insts_issue_inst_alu_rs2_sel_4;
  wire [1:0]       _iq1_io_insts_issue_inst_alu_rs2_sel_5;
  wire [31:0]      _iq1_io_insts_issue_inst_pc_0;
  wire [31:0]      _iq1_io_insts_issue_inst_pc_1;
  wire [31:0]      _iq1_io_insts_issue_inst_pc_2;
  wire [31:0]      _iq1_io_insts_issue_inst_pc_3;
  wire [31:0]      _iq1_io_insts_issue_inst_pc_4;
  wire [31:0]      _iq1_io_insts_issue_inst_pc_5;
  wire             _iq1_io_issue_req_0;
  wire             _iq1_io_issue_req_1;
  wire             _iq1_io_issue_req_2;
  wire             _iq1_io_issue_req_3;
  wire             _iq1_io_issue_req_4;
  wire             _iq1_io_issue_req_5;
  wire             _iq1_io_full;
  wire [3:0]       _dp_io_elem_num_0;
  wire [3:0]       _dp_io_elem_num_1;
  wire             _dp_io_insts_disp_valid_0_0;
  wire             _dp_io_insts_disp_valid_0_1;
  wire             _dp_io_insts_disp_valid_1_0;
  wire             _dp_io_insts_disp_valid_1_1;
  wire             _dp_io_insts_disp_valid_2_0;
  wire             _dp_io_insts_disp_valid_2_1;
  wire             _dp_io_insts_disp_valid_3_0;
  wire             _dp_io_insts_disp_valid_3_1;
  wire             _rename_io_rename_en_0;
  wire             _rename_io_rename_en_1;
  wire             _rename_io_arch_rat_0;
  wire             _rename_io_arch_rat_1;
  wire             _rename_io_arch_rat_2;
  wire             _rename_io_arch_rat_3;
  wire             _rename_io_arch_rat_4;
  wire             _rename_io_arch_rat_5;
  wire             _rename_io_arch_rat_6;
  wire             _rename_io_arch_rat_7;
  wire             _rename_io_arch_rat_8;
  wire             _rename_io_arch_rat_9;
  wire             _rename_io_arch_rat_10;
  wire             _rename_io_arch_rat_11;
  wire             _rename_io_arch_rat_12;
  wire             _rename_io_arch_rat_13;
  wire             _rename_io_arch_rat_14;
  wire             _rename_io_arch_rat_15;
  wire             _rename_io_arch_rat_16;
  wire             _rename_io_arch_rat_17;
  wire             _rename_io_arch_rat_18;
  wire             _rename_io_arch_rat_19;
  wire             _rename_io_arch_rat_20;
  wire             _rename_io_arch_rat_21;
  wire             _rename_io_arch_rat_22;
  wire             _rename_io_arch_rat_23;
  wire             _rename_io_arch_rat_24;
  wire             _rename_io_arch_rat_25;
  wire             _rename_io_arch_rat_26;
  wire             _rename_io_arch_rat_27;
  wire             _rename_io_arch_rat_28;
  wire             _rename_io_arch_rat_29;
  wire             _rename_io_arch_rat_30;
  wire             _rename_io_arch_rat_31;
  wire             _rename_io_arch_rat_32;
  wire             _rename_io_arch_rat_33;
  wire             _rename_io_arch_rat_34;
  wire             _rename_io_arch_rat_35;
  wire             _rename_io_arch_rat_36;
  wire             _rename_io_arch_rat_37;
  wire             _rename_io_arch_rat_38;
  wire             _rename_io_arch_rat_39;
  wire             _rename_io_arch_rat_40;
  wire             _rename_io_arch_rat_41;
  wire             _rename_io_arch_rat_42;
  wire             _rename_io_arch_rat_43;
  wire             _rename_io_arch_rat_44;
  wire             _rename_io_arch_rat_45;
  wire             _rename_io_arch_rat_46;
  wire             _rename_io_arch_rat_47;
  wire             _rename_io_arch_rat_48;
  wire             _rename_io_arch_rat_49;
  wire             _rename_io_arch_rat_50;
  wire             _rename_io_arch_rat_51;
  wire             _rename_io_arch_rat_52;
  wire             _rename_io_arch_rat_53;
  wire [5:0]       _rename_io_prd_wake_0;
  wire [5:0]       _rename_io_prd_wake_1;
  wire [5:0]       _rename_io_prd_wake_2;
  wire [5:0]       _rename_io_prd_wake_3;
  wire             _rename_io_wake_valid_0;
  wire             _rename_io_wake_valid_1;
  wire             _rename_io_wake_valid_2;
  wire             _rename_io_wake_valid_3;
  wire [5:0]       _rename_io_prj_0;
  wire [5:0]       _rename_io_prj_1;
  wire [5:0]       _rename_io_prk_0;
  wire [5:0]       _rename_io_prk_1;
  wire [5:0]       _rename_io_prd_0;
  wire [5:0]       _rename_io_prd_1;
  wire [5:0]       _rename_io_pprd_0;
  wire [5:0]       _rename_io_pprd_1;
  wire             _rename_io_prj_ready_0;
  wire             _rename_io_prj_ready_1;
  wire             _rename_io_prk_ready_0;
  wire             _rename_io_prk_ready_1;
  wire             _free_list_io_commit_en_0;
  wire             _free_list_io_commit_en_1;
  wire             _free_list_io_commit_pprd_valid_0;
  wire             _free_list_io_commit_pprd_valid_1;
  wire [5:0]       _free_list_io_commit_pprd_0;
  wire [5:0]       _free_list_io_commit_pprd_1;
  wire             _free_list_io_empty;
  wire             _dr_reg_io_flush;
  wire [3:0]       _dr_reg_io_insts_pack_ID_alu_op_0;
  wire [3:0]       _dr_reg_io_insts_pack_ID_alu_op_1;
  wire [5:0]       _dr_reg_io_alloc_preg_ID_0;
  wire [5:0]       _dr_reg_io_alloc_preg_ID_1;
  wire [31:0]      _dr_reg_io_insts_pack_RN_pc_0;
  wire [31:0]      _dr_reg_io_insts_pack_RN_pc_1;
  wire             _dr_reg_io_insts_pack_RN_inst_valid_0;
  wire             _dr_reg_io_insts_pack_RN_inst_valid_1;
  wire             _dr_reg_io_insts_pack_RN_predict_jump_0;
  wire             _dr_reg_io_insts_pack_RN_predict_jump_1;
  wire [31:0]      _dr_reg_io_insts_pack_RN_pred_npc_0;
  wire [31:0]      _dr_reg_io_insts_pack_RN_pred_npc_1;
  wire [7:0]       _dr_reg_io_insts_pack_RN_exception_0;
  wire [7:0]       _dr_reg_io_insts_pack_RN_exception_1;
  wire [4:0]       _dr_reg_io_insts_pack_RN_rj_0;
  wire [4:0]       _dr_reg_io_insts_pack_RN_rj_1;
  wire [4:0]       _dr_reg_io_insts_pack_RN_rk_0;
  wire [4:0]       _dr_reg_io_insts_pack_RN_rk_1;
  wire [4:0]       _dr_reg_io_insts_pack_RN_rd_0;
  wire [4:0]       _dr_reg_io_insts_pack_RN_rd_1;
  wire             _dr_reg_io_insts_pack_RN_rd_valid_0;
  wire             _dr_reg_io_insts_pack_RN_rd_valid_1;
  wire [31:0]      _dr_reg_io_insts_pack_RN_imm_0;
  wire [31:0]      _dr_reg_io_insts_pack_RN_imm_1;
  wire [3:0]       _dr_reg_io_insts_pack_RN_alu_op_0;
  wire [3:0]       _dr_reg_io_insts_pack_RN_alu_op_1;
  wire             _dr_reg_io_insts_pack_RN_alu_rs1_sel_0;
  wire             _dr_reg_io_insts_pack_RN_alu_rs1_sel_1;
  wire [1:0]       _dr_reg_io_insts_pack_RN_alu_rs2_sel_0;
  wire [1:0]       _dr_reg_io_insts_pack_RN_alu_rs2_sel_1;
  wire [3:0]       _dr_reg_io_insts_pack_RN_br_type_0;
  wire [3:0]       _dr_reg_io_insts_pack_RN_br_type_1;
  wire [4:0]       _dr_reg_io_insts_pack_RN_mem_type_0;
  wire [4:0]       _dr_reg_io_insts_pack_RN_mem_type_1;
  wire [12:0]      _dr_reg_io_insts_pack_RN_priv_vec_0;
  wire [12:0]      _dr_reg_io_insts_pack_RN_priv_vec_1;
  wire [2:0]       _dr_reg_io_insts_pack_RN_fu_id_0;
  wire [2:0]       _dr_reg_io_insts_pack_RN_fu_id_1;
  wire [5:0]       _dr_reg_io_alloc_preg_RN_0;
  wire [5:0]       _dr_reg_io_alloc_preg_RN_1;
  wire [4:0]       _Decode_1_io_rj;
  wire [4:0]       _Decode_1_io_rk;
  wire [4:0]       _Decode_1_io_rd;
  wire             _Decode_1_io_rd_valid;
  wire [31:0]      _Decode_1_io_imm;
  wire [4:0]       _Decode_1_io_alu_op;
  wire             _Decode_1_io_alu_rs1_sel;
  wire [1:0]       _Decode_1_io_alu_rs2_sel;
  wire [3:0]       _Decode_1_io_br_type;
  wire [4:0]       _Decode_1_io_mem_type;
  wire [12:0]      _Decode_1_io_priv_vec;
  wire [2:0]       _Decode_1_io_fu_id;
  wire [7:0]       _Decode_1_io_exception;
  wire [4:0]       _Decode_io_rj;
  wire [4:0]       _Decode_io_rk;
  wire [4:0]       _Decode_io_rd;
  wire             _Decode_io_rd_valid;
  wire [31:0]      _Decode_io_imm;
  wire [4:0]       _Decode_io_alu_op;
  wire             _Decode_io_alu_rs1_sel;
  wire [1:0]       _Decode_io_alu_rs2_sel;
  wire [3:0]       _Decode_io_br_type;
  wire [4:0]       _Decode_io_mem_type;
  wire [12:0]      _Decode_io_priv_vec;
  wire [2:0]       _Decode_io_fu_id;
  wire [7:0]       _Decode_io_exception;
  wire             _fq_io_next_ready;
  wire             _fq_io_flush;
  wire             _fq_io_insts_valid_decode_0;
  wire             _fq_io_insts_valid_decode_1;
  wire [31:0]      _fq_io_insts_pack_id_pc_0;
  wire [31:0]      _fq_io_insts_pack_id_pc_1;
  wire [31:0]      _fq_io_insts_pack_id_inst_0;
  wire [31:0]      _fq_io_insts_pack_id_inst_1;
  wire             _fq_io_insts_pack_id_predict_jump_0;
  wire             _fq_io_insts_pack_id_predict_jump_1;
  wire [31:0]      _fq_io_insts_pack_id_pred_npc_0;
  wire [31:0]      _fq_io_insts_pack_id_pred_npc_1;
  wire [7:0]       _fq_io_insts_pack_id_exception_0;
  wire [7:0]       _fq_io_insts_pack_id_exception_1;
  wire             _fq_io_full;
  wire [31:0]      _pd_io_insts_pack_PD_pc_0;
  wire [31:0]      _pd_io_insts_pack_PD_pc_1;
  wire             _pd_io_insts_pack_PD_inst_valid_0;
  wire             _pd_io_insts_pack_PD_inst_valid_1;
  wire             _pd_io_insts_pack_PD_predict_jump_0;
  wire             _pd_io_insts_pack_PD_predict_jump_1;
  wire [31:0]      _pd_io_insts_pack_PD_pred_npc_0;
  wire [31:0]      _pd_io_insts_pack_PD_pred_npc_1;
  wire [7:0]       _pd_io_insts_pack_PD_exception_0;
  wire [7:0]       _pd_io_insts_pack_PD_exception_1;
  wire [31:0]      _pd_io_insts_pack_PD_inst_0;
  wire [31:0]      _pd_io_insts_pack_PD_inst_1;
  wire             _pd_io_pred_fix;
  wire             _ip_reg_io_flush;
  wire             _ip_reg_io_stall;
  wire [31:0]      _ip_reg_io_npc4_IF_0;
  wire [31:0]      _ip_reg_io_npc4_IF_1;
  wire [31:0]      _ip_reg_io_insts_pack_PD_pc_0;
  wire [31:0]      _ip_reg_io_insts_pack_PD_pc_1;
  wire             _ip_reg_io_insts_pack_PD_inst_valid_0;
  wire             _ip_reg_io_insts_pack_PD_inst_valid_1;
  wire             _ip_reg_io_insts_pack_PD_predict_jump_0;
  wire             _ip_reg_io_insts_pack_PD_predict_jump_1;
  wire [31:0]      _ip_reg_io_insts_pack_PD_pred_npc_0;
  wire [31:0]      _ip_reg_io_insts_pack_PD_pred_npc_1;
  wire [7:0]       _ip_reg_io_insts_pack_PD_exception_0;
  wire [7:0]       _ip_reg_io_insts_pack_PD_exception_1;
  wire [31:0]      _ip_reg_io_insts_pack_PD_inst_0;
  wire [31:0]      _ip_reg_io_insts_pack_PD_inst_1;
  wire [31:0]      _ip_reg_io_npc4_PD_0;
  wire [31:0]      _ip_reg_io_npc4_PD_1;
  wire             _icache_io_rvalid_IF;
  wire             _icache_io_stall;
  wire             _icache_io_cache_miss_RM;
  wire [31:0]      _icache_io_rdata_RM_0;
  wire [31:0]      _icache_io_rdata_RM_1;
  wire             _pi_reg_io_flush;
  wire [31:0]      _pi_reg_io_inst_pack_PF_pc_1;
  wire [31:0]      _pi_reg_io_inst_pack_IF_pc_0;
  wire [31:0]      _pi_reg_io_inst_pack_IF_pc_1;
  wire             _pi_reg_io_inst_pack_IF_inst_valid_0;
  wire             _pi_reg_io_inst_pack_IF_inst_valid_1;
  wire             _pi_reg_io_inst_pack_IF_predict_jump_0;
  wire             _pi_reg_io_inst_pack_IF_predict_jump_1;
  wire [31:0]      _pi_reg_io_inst_pack_IF_pred_npc_0;
  wire [31:0]      _pi_reg_io_inst_pack_IF_pred_npc_1;
  wire [7:0]       _pi_reg_io_inst_pack_IF_exception_0;
  wire [7:0]       _pi_reg_io_inst_pack_IF_exception_1;
  wire [31:0]      _predict_io_pc_cmt;
  wire             _predict_io_real_jump;
  wire [31:0]      _predict_io_branch_target;
  wire             _predict_io_update_en;
  wire [1:0]       _predict_io_br_type;
  wire [2:0]       _predict_io_top_arch;
  wire [31:0]      _predict_io_ras_arch_0;
  wire [31:0]      _predict_io_ras_arch_1;
  wire [31:0]      _predict_io_ras_arch_2;
  wire [31:0]      _predict_io_ras_arch_3;
  wire [31:0]      _predict_io_ras_arch_4;
  wire [31:0]      _predict_io_ras_arch_5;
  wire [31:0]      _predict_io_ras_arch_6;
  wire [31:0]      _predict_io_ras_arch_7;
  wire             _predict_io_predict_fail;
  wire             _predict_io_pd_pred_fix;
  wire             _predict_io_pd_pred_fix_is_bl;
  wire [31:0]      _predict_io_pd_pc_plus_4;
  wire             _predict_io_predict_jump_0;
  wire             _predict_io_predict_jump_1;
  wire [31:0]      _predict_io_pred_npc;
  wire             _pc_io_predict_fail;
  wire             _pc_io_pred_jump_0;
  wire             _pc_io_pred_jump_1;
  wire [31:0]      _pc_io_pred_npc;
  wire [31:0]      _pc_io_branch_target;
  wire             _pc_io_flush_by_pd;
  wire [31:0]      _pc_io_flush_pd_target;
  wire             _pc_io_is_idle_cmt;
  wire [31:0]      _pc_io_pc_PF_0;
  wire [31:0]      _pc_io_pc_PF_1;
  wire [31:0]      _pc_io_pc_PF_2;
  wire [31:0]      _pc_io_pc_PF_3;
  wire [31:0]      _pc_io_pc_PF_4;
  wire [31:0]      _pc_io_pc_PF_5;
  wire [31:0]      _pc_io_pc_PF_6;
  wire [31:0]      _pc_io_pc_PF_7;
  wire [31:0]      _pc_io_pc_PF_8;
  wire [31:0]      _pc_io_pc_PF_9;
  wire [31:0]      _pc_io_npc_0;
  wire [31:0]      _pc_io_npc_1;
  wire             _pc_io_inst_valid_PF_0;
  wire             _pc_io_inst_valid_PF_1;
  wire [7:0]       _pc_io_exception_PF;
  wire [31:0]      _arb_io_i_araddr;
  wire             _arb_io_i_rvalid;
  wire [31:0]      _arb_io_d_araddr;
  wire             _arb_io_d_rvalid;
  wire [31:0]      _arb_io_d_awaddr;
  wire             _arb_io_d_wvalid;
  wire [31:0]      _arb_io_d_wdata;
  wire             _arb_io_d_wlast;
  wire             _arb_io_d_bready;
  wire             _arb_io_i_rready;
  wire [31:0]      _arb_io_i_rdata;
  wire             _arb_io_i_rlast;
  wire             _arb_io_d_rready;
  wire [31:0]      _arb_io_d_rdata;
  wire             _arb_io_d_rlast;
  wire             _arb_io_d_wready;
  wire             _arb_io_d_bvalid;
  wire             stall_by_iq =
    _iq1_io_full | _iq2_io_full | _iq3_io_full | _iq4_io_full;
  wire             _pi_reg_io_stall_T = _fq_io_full | _icache_io_cache_miss_RM;
  reg              pc_io_has_intr_r;
  reg              pc_io_has_csr_change_r;
  reg              icache_io_addr_IF_REG;
  reg  [31:0]      icache_io_addr_IF_REG_1;
  wire [31:0]      _icache_io_addr_IF_T_1 =
    icache_io_addr_IF_REG ? icache_io_addr_IF_REG_1 : _pc_io_pc_PF_9;
  reg              icache_io_paddr_IF_REG;
  reg  [31:0]      icache_io_paddr_IF_REG_1;
  wire [31:0]      _icache_io_paddr_IF_T_1 =
    icache_io_paddr_IF_REG ? icache_io_paddr_IF_REG_1 : _mmu_io_i_paddr;
  wire [7:0]       inst_pack_IF_exception =
    _pi_reg_io_inst_pack_IF_exception_0[7] ? _pi_reg_io_inst_pack_IF_exception_0 : 8'h0;
  wire [7:0]       inst_pack_IF_1_exception =
    _pi_reg_io_inst_pack_IF_exception_1[7] ? _pi_reg_io_inst_pack_IF_exception_1 : 8'h0;
  wire [31:0]      fq_io_insts_pack_inst_pack_IF_inst =
    _ip_reg_io_insts_pack_PD_exception_0[7] ? 32'h1C0000 : _pd_io_insts_pack_PD_inst_0;
  wire [7:0]       fq_io_insts_pack_inst_pack_IF_exception =
    _pd_io_insts_pack_PD_exception_0[7]
      ? _pd_io_insts_pack_PD_exception_0
      : _ip_reg_io_insts_pack_PD_exception_0;
  wire [31:0]      fq_io_insts_pack_inst_pack_IF_1_inst =
    _ip_reg_io_insts_pack_PD_exception_1[7] ? 32'h1C0000 : _pd_io_insts_pack_PD_inst_1;
  wire [7:0]       fq_io_insts_pack_inst_pack_IF_1_exception =
    _pd_io_insts_pack_PD_exception_1[7]
      ? _pd_io_insts_pack_PD_exception_1
      : _ip_reg_io_insts_pack_PD_exception_1;
  assign _dr_reg_io_stall_T = _rob_io_full_3 | stall_by_iq;
  wire [2:0]       inst_pack_ID_fu_id =
    _fq_io_insts_pack_id_exception_0[7] ? 3'h2 : _Decode_io_fu_id;
  wire [7:0]       inst_pack_ID_exception =
    _fq_io_insts_pack_id_exception_0[7]
      ? _fq_io_insts_pack_id_exception_0
      : _Decode_io_exception;
  wire [2:0]       inst_pack_ID_1_fu_id =
    _fq_io_insts_pack_id_exception_1[7] ? 3'h2 : _Decode_1_io_fu_id;
  wire [7:0]       inst_pack_ID_1_exception =
    _fq_io_insts_pack_id_exception_1[7]
      ? _fq_io_insts_pack_id_exception_1
      : _Decode_1_io_exception;
  reg              rename_io_predict_fail_r;
  wire [5:0]       inst_pack_RN_prd =
    _dr_reg_io_insts_pack_RN_rd_valid_0 ? _rename_io_prd_0 : 6'h0;
  wire [5:0]       inst_pack_RN_1_prd =
    _dr_reg_io_insts_pack_RN_rd_valid_1 ? _rename_io_prd_1 : 6'h0;
  wire             _br_type_dp_T_3 = _dr_reg_io_insts_pack_RN_br_type_0 == 4'h3;
  wire [1:0]       _br_type_dp_T_8 =
    _br_type_dp_T_3 & _dr_reg_io_insts_pack_RN_rj_0 == 5'h1
      ? 2'h1
      : {_dr_reg_io_insts_pack_RN_br_type_0 == 4'h5, 1'h0};
  wire [1:0]       br_type_dp_0 =
    _br_type_dp_T_3 & _dr_reg_io_insts_pack_RN_rd_0 == 5'h1 ? 2'h3 : _br_type_dp_T_8;
  wire             _br_type_dp_T_13 = _dr_reg_io_insts_pack_RN_br_type_1 == 4'h3;
  wire [1:0]       _br_type_dp_T_18 =
    _br_type_dp_T_13 & _dr_reg_io_insts_pack_RN_rj_1 == 5'h1
      ? 2'h1
      : {_dr_reg_io_insts_pack_RN_br_type_1 == 4'h5, 1'h0};
  wire [1:0]       br_type_dp_1 =
    _br_type_dp_T_13 & _dr_reg_io_insts_pack_RN_rd_1 == 5'h1 ? 2'h3 : _br_type_dp_T_18;
  wire             _iq4_io_stall_T = stall_by_iq | _rob_io_full_5;
  reg              sel3_io_stall_r;
  reg              sel4_io_stall_r;
  wire [5:0]       iq_inline_wake_preg_2 =
    _mdu_io_busy_17 ? 6'h0 : _md_ex2_ex3_reg_io_inst_pack_EX2_prd;
  wire [5:0]       iq_mutual_wake_preg_2 =
    _mdu_io_busy_18 ? 6'h0 : _md_ex2_ex3_reg_io_inst_pack_EX2_prd;
  wire [5:0]       iq_mutual_wake_preg_3 =
    _dcache_io_cache_miss_MEM_4 ? 6'h0 : _re_reg4_io_inst_pack_EX_prd;
  assign _ir_reg4_io_stall_T_6 =
    _sb_io_full & _re_reg4_io_inst_pack_EX_mem_type[4] | _dcache_io_cache_miss_MEM_3
    | _sb_io_st_cmt_valid & (|(_ir_reg4_io_inst_pack_EX_mem_type[4:3]));
  wire [31:0]      _ir_reg4_io_csr_rdata_RF_T_5 =
    _sel4_io_inst_issue_inst_priv_vec[0]
      ? {{5{_sel4_io_inst_issue_inst_imm[31]}}, _sel4_io_inst_issue_inst_imm[31:5]}
      : _sel4_io_inst_issue_inst_imm;
  wire [31:0]      _re_reg4_io_src1_RF_T =
    _bypass_io_forward_prj_en_2 ? _bypass_io_forward_prj_data_2 : _ir_reg4_io_src1_EX;
  assign _re_reg4_io_stall_T_2 =
    _sb_io_full & _re_reg4_io_inst_pack_EX_mem_type[4] | _dcache_io_cache_miss_MEM_3;
  wire [31:0]      _re_reg4_io_src1_RF_T_1 =
    32'(_re_reg4_io_src1_RF_T + _ir_reg4_io_csr_rdata_EX);
  wire [31:0]      _re_reg4_io_src2_RF_T =
    _bypass_io_forward_prk_en_2 ? _bypass_io_forward_prk_data_2 : _ir_reg4_io_src2_EX;
  wire [31:0]      _alu1_io_src1_T =
    _bypass_io_forward_prj_en_0 ? _bypass_io_forward_prj_data_0 : _re_reg1_io_src1_EX;
  wire [31:0]      _alu1_io_src1_T_2 =
    _re_reg1_io_inst_pack_EX_alu_rs1_sel ? _re_reg1_io_inst_pack_EX_pc : _alu1_io_src1_T;
  wire [31:0]      _alu1_io_src2_T =
    _bypass_io_forward_prk_en_0 ? _bypass_io_forward_prk_data_0 : _re_reg1_io_src2_EX;
  wire [3:0][31:0] _GEN =
    {{_stable_cnt_io_value[31:0]},
     {_stable_cnt_io_value[63:32]},
     {_re_reg1_io_inst_pack_EX_imm},
     {_alu1_io_src2_T}};
  wire [31:0]      _br_io_src1_T =
    _bypass_io_forward_prj_en_1 ? _bypass_io_forward_prj_data_1 : _re_reg2_io_src1_EX;
  wire [31:0]      _alu2_io_src1_T_2 =
    _re_reg2_io_inst_pack_EX_alu_rs1_sel ? _re_reg2_io_inst_pack_EX_pc : _br_io_src1_T;
  wire [31:0]      _br_io_src2_T =
    _bypass_io_forward_prk_en_1 ? _bypass_io_forward_prk_data_1 : _re_reg2_io_src2_EX;
  wire [3:0][31:0] _GEN_0 =
    {{32'h0}, {32'h4}, {_re_reg2_io_inst_pack_EX_imm}, {_br_io_src2_T}};
  wire [31:0]      _csr_wdata_T_5 =
    _re_reg3_io_inst_pack_EX_priv_vec[2]
      ? _re_reg3_io_src1_EX & _re_reg3_io_src2_EX | ~_re_reg3_io_src1_EX
        & _re_reg3_io_csr_rdata_EX
      : _re_reg3_io_src2_EX;
  wire [31:0]      _csr_wdata_T_6 =
    _re_reg3_io_inst_pack_EX_priv_vec[3] ? _re_reg3_io_csr_rdata_EX : _csr_wdata_T_5;
  wire [31:0]      csr_wdata =
    _re_reg3_io_inst_pack_EX_priv_vec[7] ? 32'h0 : _csr_wdata_T_6;
  wire [7:0]       exception_EX =
    _re_reg4_io_inst_pack_EX_priv_vec[0] & _re_reg4_io_inst_pack_EX_imm[4:3] != 2'h2
    | _re_reg4_io_inst_pack_EX_priv_vec[2] | ~(_exception_ls_io_exception_ls[7])
      ? 8'h0
      : _exception_ls_io_exception_ls;
  wire [4:0]       _sb_io_mem_type_ex_T =
    _re_reg4_io_stall_T_2 ? 5'h0 : _re_reg4_io_inst_pack_EX_mem_type;
  wire [31:0]      _dcache_io_addr_RF_T =
    _sb_io_st_cmt_valid ? _sb_io_st_addr_cmt : _re_reg4_io_src1_RF_T_1;
  wire [4:0]       _dcache_io_mem_type_RF_T_2 =
    _sb_io_is_uncache_cmt ? 5'h0 : {3'h4, _sb_io_st_wlen_cmt};
  wire [4:0]       _dcache_io_mem_type_RF_T_5 =
    _sb_io_full & _re_reg4_io_inst_pack_EX_mem_type[4]
      ? 5'h0
      : _ir_reg4_io_inst_pack_EX_mem_type;
  wire [4:0]       _dcache_io_mem_type_RF_T_6 =
    _sb_io_st_cmt_valid ? _dcache_io_mem_type_RF_T_2 : _dcache_io_mem_type_RF_T_5;
  wire [31:0]      _dcache_io_wdata_RF_T =
    _sb_io_st_cmt_valid ? _sb_io_st_data_cmt : _re_reg4_io_src2_RF_T;
  wire [7:0]       _mem_rdata_raw_T_2 =
    _sb_io_ld_hit_0 ? _sb_io_ld_data_mem[7:0] : _dcache_io_rdata_MEM[7:0];
  wire [7:0]       _mem_rdata_raw_T_5 =
    _sb_io_ld_hit_1 ? _sb_io_ld_data_mem[15:8] : _dcache_io_rdata_MEM[15:8];
  wire [7:0]       _mem_rdata_raw_T_8 =
    _sb_io_ld_hit_2 ? _sb_io_ld_data_mem[23:16] : _dcache_io_rdata_MEM[23:16];
  wire [7:0]       _mem_rdata_raw_T_11 =
    _sb_io_ld_hit_3 ? _sb_io_ld_data_mem[31:24] : _dcache_io_rdata_MEM[31:24];
  wire [7:0][31:0] _GEN_1 =
    {{32'h0},
     {32'h0},
     {{16'h0, _mem_rdata_raw_T_5, _mem_rdata_raw_T_2}},
     {{24'h0, _mem_rdata_raw_T_2}},
     {32'h0},
     {{_mem_rdata_raw_T_11, _mem_rdata_raw_T_8, _mem_rdata_raw_T_5, _mem_rdata_raw_T_2}},
     {{{16{_mem_rdata_raw_T_5[7]}}, _mem_rdata_raw_T_5, _mem_rdata_raw_T_2}},
     {{{24{_mem_rdata_raw_T_2[7]}}, _mem_rdata_raw_T_2}}};
  wire [31:0]      ls_wb_data =
    _ls_ex_mem_reg_io_inst_pack_MEM_priv_vec[2]
      ? {31'h0, _ls_ex_mem_reg_io_llbit_MEM}
      : _GEN_1[_ls_ex_mem_reg_io_inst_pack_MEM_mem_type[2:0]];
  wire [31:0]      _ew_reg3_io_md_out_EX_T_3 =
    _md_ex2_ex3_reg_io_inst_pack_EX2_alu_op[2] ? _mdu_io_div_out : _mdu_io_mul_out;
  wire [31:0]      _ew_reg3_io_md_out_EX_T_4 =
    _md_ex2_ex3_reg_io_inst_pack_EX2_priv_vec[0]
      ? _md_ex2_ex3_reg_io_csr_rdata_EX2
      : _ew_reg3_io_md_out_EX_T_3;
  always @(posedge clock) begin
    if (reset) begin
      pc_io_has_intr_r <= 1'h0;
      pc_io_has_csr_change_r <= 1'h0;
    end
    else begin
      pc_io_has_intr_r <= |_csr_rf_io_interrupt_vec;
      pc_io_has_csr_change_r <= _rob_io_tlbrd_en_cmt | _rob_io_csr_we_cmt;
    end
    icache_io_addr_IF_REG <= _re_reg4_io_inst_pack_EX_priv_vec[0];
    icache_io_addr_IF_REG_1 <= _re_reg4_io_src1_EX;
    icache_io_paddr_IF_REG <= _re_reg4_io_inst_pack_EX_priv_vec[0];
    icache_io_paddr_IF_REG_1 <= _mmu_io_d_paddr;
    rename_io_predict_fail_r <= _rob_io_predict_fail_cmt[4];
    sel3_io_stall_r <= _mdu_io_busy_17;
    sel4_io_stall_r <= _ir_reg4_io_stall_T_6;
  end // always @(posedge)
  AXI_Arbiter arb (
    .clock       (clock),
    .reset       (reset),
    .io_i_araddr (_arb_io_i_araddr),
    .io_i_rvalid (_arb_io_i_rvalid),
    .io_i_rready (_arb_io_i_rready),
    .io_i_rdata  (_arb_io_i_rdata),
    .io_i_rlast  (_arb_io_i_rlast),
    .io_d_araddr (_arb_io_d_araddr),
    .io_d_rvalid (_arb_io_d_rvalid),
    .io_d_rready (_arb_io_d_rready),
    .io_d_rdata  (_arb_io_d_rdata),
    .io_d_rlast  (_arb_io_d_rlast),
    .io_d_awaddr (_arb_io_d_awaddr),
    .io_d_wvalid (_arb_io_d_wvalid),
    .io_d_wready (_arb_io_d_wready),
    .io_d_wdata  (_arb_io_d_wdata),
    .io_d_wlast  (_arb_io_d_wlast),
    .io_d_bvalid (_arb_io_d_bvalid),
    .io_d_bready (_arb_io_d_bready),
    .io_araddr   (io_araddr),
    .io_arlen    (io_arlen),
    .io_arready  (io_arready),
    .io_arvalid  (io_arvalid),
    .io_awaddr   (io_awaddr),
    .io_awready  (io_awready),
    .io_awvalid  (io_awvalid),
    .io_bready   (io_bready),
    .io_bvalid   (io_bvalid),
    .io_rdata    (io_rdata),
    .io_rlast    (io_rlast),
    .io_rready   (io_rready),
    .io_rvalid   (io_rvalid),
    .io_wdata    (io_wdata),
    .io_wlast    (io_wlast),
    .io_wready   (io_wready),
    .io_wvalid   (io_wvalid)
  );
  assign _pc_io_predict_fail = _rob_io_predict_fail_cmt[0];
  assign _pc_io_pred_jump_0 = _predict_io_predict_jump_0;
  assign _pc_io_pred_jump_1 = _predict_io_predict_jump_1;
  assign _pc_io_pred_npc = _predict_io_pred_npc;
  assign _pc_io_flush_by_pd = _pd_io_pred_fix;
  PC pc (
    .clock              (clock),
    .reset              (reset),
    .io_pc_PF_0         (_pc_io_pc_PF_0),
    .io_pc_PF_1         (_pc_io_pc_PF_1),
    .io_pc_PF_2         (_pc_io_pc_PF_2),
    .io_pc_PF_3         (_pc_io_pc_PF_3),
    .io_pc_PF_4         (_pc_io_pc_PF_4),
    .io_pc_PF_5         (_pc_io_pc_PF_5),
    .io_pc_PF_6         (_pc_io_pc_PF_6),
    .io_pc_PF_7         (_pc_io_pc_PF_7),
    .io_pc_PF_8         (_pc_io_pc_PF_8),
    .io_pc_PF_9         (_pc_io_pc_PF_9),
    .io_pc_stall        (_pi_reg_io_stall_T),
    .io_predict_fail    (_pc_io_predict_fail),
    .io_npc_0           (_pc_io_npc_0),
    .io_npc_1           (_pc_io_npc_1),
    .io_pred_jump_0     (_pc_io_pred_jump_0),
    .io_pred_jump_1     (_pc_io_pred_jump_1),
    .io_pred_npc        (_pc_io_pred_npc),
    .io_branch_target   (_pc_io_branch_target),
    .io_inst_valid_PF_0 (_pc_io_inst_valid_PF_0),
    .io_inst_valid_PF_1 (_pc_io_inst_valid_PF_1),
    .io_exception_PF    (_pc_io_exception_PF),
    .io_flush_by_pd     (_pc_io_flush_by_pd),
    .io_flush_pd_target (_pc_io_flush_pd_target),
    .io_is_idle_cmt     (_pc_io_is_idle_cmt),
    .io_has_intr        (pc_io_has_intr_r),
    .io_has_csr_change  (pc_io_has_csr_change_r)
  );
  assign _predict_io_pc_cmt = _rob_io_pred_pc_cmt;
  assign _predict_io_update_en = _rob_io_pred_update_en_cmt;
  assign _predict_io_br_type = _rob_io_pred_br_type_cmt;
  assign _predict_io_predict_fail = _rob_io_predict_fail_cmt[0];
  assign _predict_io_pd_pred_fix = _pd_io_pred_fix;
  Predict predict (
    .clock                (clock),
    .reset                (reset),
    .io_npc_0             (_pc_io_npc_0),
    .io_npc_1             (_pc_io_npc_1),
    .io_pc_0              (_pc_io_pc_PF_0),
    .io_pc_1              (_pc_io_pc_PF_1),
    .io_pc_2              (_pc_io_pc_PF_2),
    .io_pc_3              (_pc_io_pc_PF_3),
    .io_pc_4              (_pc_io_pc_PF_4),
    .io_pc_5              (_pc_io_pc_PF_5),
    .io_pc_6              (_pc_io_pc_PF_6),
    .io_predict_jump_0    (_predict_io_predict_jump_0),
    .io_predict_jump_1    (_predict_io_predict_jump_1),
    .io_pred_npc          (_predict_io_pred_npc),
    .io_pc_cmt            (_predict_io_pc_cmt),
    .io_real_jump         (_predict_io_real_jump),
    .io_branch_target     (_predict_io_branch_target),
    .io_update_en         (_predict_io_update_en),
    .io_br_type           (_predict_io_br_type),
    .io_top_arch          (_predict_io_top_arch),
    .io_ras_arch_0        (_predict_io_ras_arch_0),
    .io_ras_arch_1        (_predict_io_ras_arch_1),
    .io_ras_arch_2        (_predict_io_ras_arch_2),
    .io_ras_arch_3        (_predict_io_ras_arch_3),
    .io_ras_arch_4        (_predict_io_ras_arch_4),
    .io_ras_arch_5        (_predict_io_ras_arch_5),
    .io_ras_arch_6        (_predict_io_ras_arch_6),
    .io_ras_arch_7        (_predict_io_ras_arch_7),
    .io_predict_fail      (_predict_io_predict_fail),
    .io_pd_pred_fix       (_predict_io_pd_pred_fix),
    .io_pd_pred_fix_is_bl (_predict_io_pd_pred_fix_is_bl),
    .io_pd_pc_plus_4      (_predict_io_pd_pc_plus_4)
  );
  assign _pi_reg_io_flush = _rob_io_predict_fail_cmt[0] | ~_fq_io_full & _pd_io_pred_fix;
  assign _pi_reg_io_inst_pack_PF_pc_1 = 32'(_pc_io_pc_PF_8 + 32'h4);
  PF_IF_Reg pi_reg (
    .clock                          (clock),
    .reset                          (reset),
    .io_flush                       (_pi_reg_io_flush),
    .io_stall                       (_pi_reg_io_stall_T),
    .io_inst_pack_PF_pc_0           (_pc_io_pc_PF_8),
    .io_inst_pack_PF_pc_1           (_pi_reg_io_inst_pack_PF_pc_1),
    .io_inst_pack_PF_inst_valid_0   (_pc_io_inst_valid_PF_0),
    .io_inst_pack_PF_inst_valid_1   (_pc_io_inst_valid_PF_1),
    .io_inst_pack_PF_predict_jump_0 (_predict_io_predict_jump_0),
    .io_inst_pack_PF_predict_jump_1 (_predict_io_predict_jump_1),
    .io_inst_pack_PF_pred_npc_0     (_predict_io_pred_npc),
    .io_inst_pack_PF_pred_npc_1     (_predict_io_pred_npc),
    .io_inst_pack_PF_exception_0    (_pc_io_exception_PF),
    .io_inst_pack_PF_exception_1    (_pc_io_exception_PF),
    .io_inst_pack_IF_pc_0           (_pi_reg_io_inst_pack_IF_pc_0),
    .io_inst_pack_IF_pc_1           (_pi_reg_io_inst_pack_IF_pc_1),
    .io_inst_pack_IF_inst_valid_0   (_pi_reg_io_inst_pack_IF_inst_valid_0),
    .io_inst_pack_IF_inst_valid_1   (_pi_reg_io_inst_pack_IF_inst_valid_1),
    .io_inst_pack_IF_predict_jump_0 (_pi_reg_io_inst_pack_IF_predict_jump_0),
    .io_inst_pack_IF_predict_jump_1 (_pi_reg_io_inst_pack_IF_predict_jump_1),
    .io_inst_pack_IF_pred_npc_0     (_pi_reg_io_inst_pack_IF_pred_npc_0),
    .io_inst_pack_IF_pred_npc_1     (_pi_reg_io_inst_pack_IF_pred_npc_1),
    .io_inst_pack_IF_exception_0    (_pi_reg_io_inst_pack_IF_exception_0),
    .io_inst_pack_IF_exception_1    (_pi_reg_io_inst_pack_IF_exception_1)
  );
  assign _icache_io_rvalid_IF = ~reset;
  assign _icache_io_stall = _fq_io_full;
  ICache icache (
    .clock            (clock),
    .reset            (reset),
    .io_addr_IF       (_icache_io_addr_IF_T_1),
    .io_paddr_IF      (_icache_io_paddr_IF_T_1),
    .io_rvalid_IF     (_icache_io_rvalid_IF),
    .io_cache_miss_RM (_icache_io_cache_miss_RM),
    .io_rdata_RM_0    (_icache_io_rdata_RM_0),
    .io_rdata_RM_1    (_icache_io_rdata_RM_1),
    .io_stall         (_icache_io_stall),
    .io_i_araddr      (_arb_io_i_araddr),
    .io_i_rvalid      (_arb_io_i_rvalid),
    .io_i_rready      (_arb_io_i_rready),
    .io_i_rdata       (_arb_io_i_rdata),
    .io_i_rlast       (_arb_io_i_rlast)
  );
  assign _ip_reg_io_flush =
    _rob_io_predict_fail_cmt[1] | ~_fq_io_full
    & (_pd_io_pred_fix | _icache_io_cache_miss_RM);
  assign _ip_reg_io_stall = _fq_io_full;
  assign _ip_reg_io_npc4_IF_0 = 32'(_pi_reg_io_inst_pack_IF_pc_0 + 32'h4);
  assign _ip_reg_io_npc4_IF_1 = 32'(_pi_reg_io_inst_pack_IF_pc_1 + 32'h4);
  IF_PD_Reg ip_reg (
    .clock                           (clock),
    .reset                           (reset),
    .io_flush                        (_ip_reg_io_flush),
    .io_stall                        (_ip_reg_io_stall),
    .io_insts_pack_IF_pc_0           (_pi_reg_io_inst_pack_IF_pc_0),
    .io_insts_pack_IF_pc_1           (_pi_reg_io_inst_pack_IF_pc_1),
    .io_insts_pack_IF_inst_valid_0   (_pi_reg_io_inst_pack_IF_inst_valid_0),
    .io_insts_pack_IF_inst_valid_1   (_pi_reg_io_inst_pack_IF_inst_valid_1),
    .io_insts_pack_IF_predict_jump_0 (_pi_reg_io_inst_pack_IF_predict_jump_0),
    .io_insts_pack_IF_predict_jump_1 (_pi_reg_io_inst_pack_IF_predict_jump_1),
    .io_insts_pack_IF_pred_npc_0     (_pi_reg_io_inst_pack_IF_pred_npc_0),
    .io_insts_pack_IF_pred_npc_1     (_pi_reg_io_inst_pack_IF_pred_npc_1),
    .io_insts_pack_IF_exception_0    (inst_pack_IF_exception),
    .io_insts_pack_IF_exception_1    (inst_pack_IF_1_exception),
    .io_insts_pack_IF_inst_0         (_icache_io_rdata_RM_0),
    .io_insts_pack_IF_inst_1         (_icache_io_rdata_RM_1),
    .io_npc4_IF_0                    (_ip_reg_io_npc4_IF_0),
    .io_npc4_IF_1                    (_ip_reg_io_npc4_IF_1),
    .io_insts_pack_PD_pc_0           (_ip_reg_io_insts_pack_PD_pc_0),
    .io_insts_pack_PD_pc_1           (_ip_reg_io_insts_pack_PD_pc_1),
    .io_insts_pack_PD_inst_valid_0   (_ip_reg_io_insts_pack_PD_inst_valid_0),
    .io_insts_pack_PD_inst_valid_1   (_ip_reg_io_insts_pack_PD_inst_valid_1),
    .io_insts_pack_PD_predict_jump_0 (_ip_reg_io_insts_pack_PD_predict_jump_0),
    .io_insts_pack_PD_predict_jump_1 (_ip_reg_io_insts_pack_PD_predict_jump_1),
    .io_insts_pack_PD_pred_npc_0     (_ip_reg_io_insts_pack_PD_pred_npc_0),
    .io_insts_pack_PD_pred_npc_1     (_ip_reg_io_insts_pack_PD_pred_npc_1),
    .io_insts_pack_PD_exception_0    (_ip_reg_io_insts_pack_PD_exception_0),
    .io_insts_pack_PD_exception_1    (_ip_reg_io_insts_pack_PD_exception_1),
    .io_insts_pack_PD_inst_0         (_ip_reg_io_insts_pack_PD_inst_0),
    .io_insts_pack_PD_inst_1         (_ip_reg_io_insts_pack_PD_inst_1),
    .io_npc4_PD_0                    (_ip_reg_io_npc4_PD_0),
    .io_npc4_PD_1                    (_ip_reg_io_npc4_PD_1)
  );
  Prev_Decode pd (
    .io_insts_pack_IF_pc_0           (_ip_reg_io_insts_pack_PD_pc_0),
    .io_insts_pack_IF_pc_1           (_ip_reg_io_insts_pack_PD_pc_1),
    .io_insts_pack_IF_inst_valid_0   (_ip_reg_io_insts_pack_PD_inst_valid_0),
    .io_insts_pack_IF_inst_valid_1   (_ip_reg_io_insts_pack_PD_inst_valid_1),
    .io_insts_pack_IF_predict_jump_0 (_ip_reg_io_insts_pack_PD_predict_jump_0),
    .io_insts_pack_IF_predict_jump_1 (_ip_reg_io_insts_pack_PD_predict_jump_1),
    .io_insts_pack_IF_pred_npc_0     (_ip_reg_io_insts_pack_PD_pred_npc_0),
    .io_insts_pack_IF_pred_npc_1     (_ip_reg_io_insts_pack_PD_pred_npc_1),
    .io_insts_pack_IF_exception_0    (_ip_reg_io_insts_pack_PD_exception_0),
    .io_insts_pack_IF_exception_1    (_ip_reg_io_insts_pack_PD_exception_1),
    .io_insts_pack_IF_inst_0         (_ip_reg_io_insts_pack_PD_inst_0),
    .io_insts_pack_IF_inst_1         (_ip_reg_io_insts_pack_PD_inst_1),
    .io_npc4_IF_0                    (_ip_reg_io_npc4_PD_0),
    .io_npc4_IF_1                    (_ip_reg_io_npc4_PD_1),
    .io_insts_pack_PD_pc_0           (_pd_io_insts_pack_PD_pc_0),
    .io_insts_pack_PD_pc_1           (_pd_io_insts_pack_PD_pc_1),
    .io_insts_pack_PD_inst_valid_0   (_pd_io_insts_pack_PD_inst_valid_0),
    .io_insts_pack_PD_inst_valid_1   (_pd_io_insts_pack_PD_inst_valid_1),
    .io_insts_pack_PD_predict_jump_0 (_pd_io_insts_pack_PD_predict_jump_0),
    .io_insts_pack_PD_predict_jump_1 (_pd_io_insts_pack_PD_predict_jump_1),
    .io_insts_pack_PD_pred_npc_0     (_pd_io_insts_pack_PD_pred_npc_0),
    .io_insts_pack_PD_pred_npc_1     (_pd_io_insts_pack_PD_pred_npc_1),
    .io_insts_pack_PD_exception_0    (_pd_io_insts_pack_PD_exception_0),
    .io_insts_pack_PD_exception_1    (_pd_io_insts_pack_PD_exception_1),
    .io_insts_pack_PD_inst_0         (_pd_io_insts_pack_PD_inst_0),
    .io_insts_pack_PD_inst_1         (_pd_io_insts_pack_PD_inst_1),
    .io_pred_fix                     (_pd_io_pred_fix),
    .io_pred_fix_target              (_pc_io_flush_pd_target),
    .io_pred_fix_is_bl               (_predict_io_pd_pred_fix_is_bl),
    .io_pred_fix_pc                  (_predict_io_pd_pc_plus_4)
  );
  assign _fq_io_next_ready = ~(_rob_io_full_2 | stall_by_iq | _free_list_io_empty);
  assign _fq_io_flush = _rob_io_predict_fail_cmt[3];
  Fetch_Queue fq (
    .clock                           (clock),
    .reset                           (reset),
    .io_insts_pack_pc_0              (_pd_io_insts_pack_PD_pc_0),
    .io_insts_pack_pc_1              (_pd_io_insts_pack_PD_pc_1),
    .io_insts_pack_inst_0            (fq_io_insts_pack_inst_pack_IF_inst),
    .io_insts_pack_inst_1            (fq_io_insts_pack_inst_pack_IF_1_inst),
    .io_insts_pack_inst_valid_0      (_pd_io_insts_pack_PD_inst_valid_0),
    .io_insts_pack_inst_valid_1      (_pd_io_insts_pack_PD_inst_valid_1),
    .io_insts_pack_predict_jump_0    (_pd_io_insts_pack_PD_predict_jump_0),
    .io_insts_pack_predict_jump_1    (_pd_io_insts_pack_PD_predict_jump_1),
    .io_insts_pack_pred_npc_0        (_pd_io_insts_pack_PD_pred_npc_0),
    .io_insts_pack_pred_npc_1        (_pd_io_insts_pack_PD_pred_npc_1),
    .io_insts_pack_exception_0       (fq_io_insts_pack_inst_pack_IF_exception),
    .io_insts_pack_exception_1       (fq_io_insts_pack_inst_pack_IF_1_exception),
    .io_next_ready                   (_fq_io_next_ready),
    .io_flush                        (_fq_io_flush),
    .io_insts_valid_decode_0         (_fq_io_insts_valid_decode_0),
    .io_insts_valid_decode_1         (_fq_io_insts_valid_decode_1),
    .io_insts_pack_id_pc_0           (_fq_io_insts_pack_id_pc_0),
    .io_insts_pack_id_pc_1           (_fq_io_insts_pack_id_pc_1),
    .io_insts_pack_id_inst_0         (_fq_io_insts_pack_id_inst_0),
    .io_insts_pack_id_inst_1         (_fq_io_insts_pack_id_inst_1),
    .io_insts_pack_id_predict_jump_0 (_fq_io_insts_pack_id_predict_jump_0),
    .io_insts_pack_id_predict_jump_1 (_fq_io_insts_pack_id_predict_jump_1),
    .io_insts_pack_id_pred_npc_0     (_fq_io_insts_pack_id_pred_npc_0),
    .io_insts_pack_id_pred_npc_1     (_fq_io_insts_pack_id_pred_npc_1),
    .io_insts_pack_id_exception_0    (_fq_io_insts_pack_id_exception_0),
    .io_insts_pack_id_exception_1    (_fq_io_insts_pack_id_exception_1),
    .io_full                         (_fq_io_full)
  );
  Decode Decode (
    .io_inst        (_fq_io_insts_pack_id_inst_0),
    .io_rj          (_Decode_io_rj),
    .io_rk          (_Decode_io_rk),
    .io_rd          (_Decode_io_rd),
    .io_rd_valid    (_Decode_io_rd_valid),
    .io_imm         (_Decode_io_imm),
    .io_alu_op      (_Decode_io_alu_op),
    .io_alu_rs1_sel (_Decode_io_alu_rs1_sel),
    .io_alu_rs2_sel (_Decode_io_alu_rs2_sel),
    .io_br_type     (_Decode_io_br_type),
    .io_mem_type    (_Decode_io_mem_type),
    .io_priv_vec    (_Decode_io_priv_vec),
    .io_fu_id       (_Decode_io_fu_id),
    .io_exception   (_Decode_io_exception)
  );
  Decode Decode_1 (
    .io_inst        (_fq_io_insts_pack_id_inst_1),
    .io_rj          (_Decode_1_io_rj),
    .io_rk          (_Decode_1_io_rk),
    .io_rd          (_Decode_1_io_rd),
    .io_rd_valid    (_Decode_1_io_rd_valid),
    .io_imm         (_Decode_1_io_imm),
    .io_alu_op      (_Decode_1_io_alu_op),
    .io_alu_rs1_sel (_Decode_1_io_alu_rs1_sel),
    .io_alu_rs2_sel (_Decode_1_io_alu_rs2_sel),
    .io_br_type     (_Decode_1_io_br_type),
    .io_mem_type    (_Decode_1_io_mem_type),
    .io_priv_vec    (_Decode_1_io_priv_vec),
    .io_fu_id       (_Decode_1_io_fu_id),
    .io_exception   (_Decode_1_io_exception)
  );
  assign _dr_reg_io_flush =
    _rob_io_predict_fail_cmt[4] | ~_dr_reg_io_stall_T & _free_list_io_empty;
  assign _dr_reg_io_insts_pack_ID_alu_op_0 = _Decode_io_alu_op[3:0];
  assign _dr_reg_io_insts_pack_ID_alu_op_1 = _Decode_1_io_alu_op[3:0];
  ID_RN_Reg dr_reg (
    .clock                           (clock),
    .reset                           (reset),
    .io_flush                        (_dr_reg_io_flush),
    .io_stall                        (_dr_reg_io_stall_T),
    .io_insts_pack_ID_pc_0           (_fq_io_insts_pack_id_pc_0),
    .io_insts_pack_ID_pc_1           (_fq_io_insts_pack_id_pc_1),
    .io_insts_pack_ID_inst_valid_0   (_fq_io_insts_valid_decode_0),
    .io_insts_pack_ID_inst_valid_1   (_fq_io_insts_valid_decode_1),
    .io_insts_pack_ID_predict_jump_0 (_fq_io_insts_pack_id_predict_jump_0),
    .io_insts_pack_ID_predict_jump_1 (_fq_io_insts_pack_id_predict_jump_1),
    .io_insts_pack_ID_pred_npc_0     (_fq_io_insts_pack_id_pred_npc_0),
    .io_insts_pack_ID_pred_npc_1     (_fq_io_insts_pack_id_pred_npc_1),
    .io_insts_pack_ID_exception_0    (inst_pack_ID_exception),
    .io_insts_pack_ID_exception_1    (inst_pack_ID_1_exception),
    .io_insts_pack_ID_rj_0           (_Decode_io_rj),
    .io_insts_pack_ID_rj_1           (_Decode_1_io_rj),
    .io_insts_pack_ID_rk_0           (_Decode_io_rk),
    .io_insts_pack_ID_rk_1           (_Decode_1_io_rk),
    .io_insts_pack_ID_rd_0           (_Decode_io_rd),
    .io_insts_pack_ID_rd_1           (_Decode_1_io_rd),
    .io_insts_pack_ID_rd_valid_0     (_Decode_io_rd_valid),
    .io_insts_pack_ID_rd_valid_1     (_Decode_1_io_rd_valid),
    .io_insts_pack_ID_imm_0          (_Decode_io_imm),
    .io_insts_pack_ID_imm_1          (_Decode_1_io_imm),
    .io_insts_pack_ID_alu_op_0       (_dr_reg_io_insts_pack_ID_alu_op_0),
    .io_insts_pack_ID_alu_op_1       (_dr_reg_io_insts_pack_ID_alu_op_1),
    .io_insts_pack_ID_alu_rs1_sel_0  (_Decode_io_alu_rs1_sel),
    .io_insts_pack_ID_alu_rs1_sel_1  (_Decode_1_io_alu_rs1_sel),
    .io_insts_pack_ID_alu_rs2_sel_0  (_Decode_io_alu_rs2_sel),
    .io_insts_pack_ID_alu_rs2_sel_1  (_Decode_1_io_alu_rs2_sel),
    .io_insts_pack_ID_br_type_0      (_Decode_io_br_type),
    .io_insts_pack_ID_br_type_1      (_Decode_1_io_br_type),
    .io_insts_pack_ID_mem_type_0     (_Decode_io_mem_type),
    .io_insts_pack_ID_mem_type_1     (_Decode_1_io_mem_type),
    .io_insts_pack_ID_priv_vec_0     (_Decode_io_priv_vec),
    .io_insts_pack_ID_priv_vec_1     (_Decode_1_io_priv_vec),
    .io_insts_pack_ID_fu_id_0        (inst_pack_ID_fu_id),
    .io_insts_pack_ID_fu_id_1        (inst_pack_ID_1_fu_id),
    .io_alloc_preg_ID_0              (_dr_reg_io_alloc_preg_ID_0),
    .io_alloc_preg_ID_1              (_dr_reg_io_alloc_preg_ID_1),
    .io_insts_pack_RN_pc_0           (_dr_reg_io_insts_pack_RN_pc_0),
    .io_insts_pack_RN_pc_1           (_dr_reg_io_insts_pack_RN_pc_1),
    .io_insts_pack_RN_inst_valid_0   (_dr_reg_io_insts_pack_RN_inst_valid_0),
    .io_insts_pack_RN_inst_valid_1   (_dr_reg_io_insts_pack_RN_inst_valid_1),
    .io_insts_pack_RN_predict_jump_0 (_dr_reg_io_insts_pack_RN_predict_jump_0),
    .io_insts_pack_RN_predict_jump_1 (_dr_reg_io_insts_pack_RN_predict_jump_1),
    .io_insts_pack_RN_pred_npc_0     (_dr_reg_io_insts_pack_RN_pred_npc_0),
    .io_insts_pack_RN_pred_npc_1     (_dr_reg_io_insts_pack_RN_pred_npc_1),
    .io_insts_pack_RN_exception_0    (_dr_reg_io_insts_pack_RN_exception_0),
    .io_insts_pack_RN_exception_1    (_dr_reg_io_insts_pack_RN_exception_1),
    .io_insts_pack_RN_rj_0           (_dr_reg_io_insts_pack_RN_rj_0),
    .io_insts_pack_RN_rj_1           (_dr_reg_io_insts_pack_RN_rj_1),
    .io_insts_pack_RN_rk_0           (_dr_reg_io_insts_pack_RN_rk_0),
    .io_insts_pack_RN_rk_1           (_dr_reg_io_insts_pack_RN_rk_1),
    .io_insts_pack_RN_rd_0           (_dr_reg_io_insts_pack_RN_rd_0),
    .io_insts_pack_RN_rd_1           (_dr_reg_io_insts_pack_RN_rd_1),
    .io_insts_pack_RN_rd_valid_0     (_dr_reg_io_insts_pack_RN_rd_valid_0),
    .io_insts_pack_RN_rd_valid_1     (_dr_reg_io_insts_pack_RN_rd_valid_1),
    .io_insts_pack_RN_imm_0          (_dr_reg_io_insts_pack_RN_imm_0),
    .io_insts_pack_RN_imm_1          (_dr_reg_io_insts_pack_RN_imm_1),
    .io_insts_pack_RN_alu_op_0       (_dr_reg_io_insts_pack_RN_alu_op_0),
    .io_insts_pack_RN_alu_op_1       (_dr_reg_io_insts_pack_RN_alu_op_1),
    .io_insts_pack_RN_alu_rs1_sel_0  (_dr_reg_io_insts_pack_RN_alu_rs1_sel_0),
    .io_insts_pack_RN_alu_rs1_sel_1  (_dr_reg_io_insts_pack_RN_alu_rs1_sel_1),
    .io_insts_pack_RN_alu_rs2_sel_0  (_dr_reg_io_insts_pack_RN_alu_rs2_sel_0),
    .io_insts_pack_RN_alu_rs2_sel_1  (_dr_reg_io_insts_pack_RN_alu_rs2_sel_1),
    .io_insts_pack_RN_br_type_0      (_dr_reg_io_insts_pack_RN_br_type_0),
    .io_insts_pack_RN_br_type_1      (_dr_reg_io_insts_pack_RN_br_type_1),
    .io_insts_pack_RN_mem_type_0     (_dr_reg_io_insts_pack_RN_mem_type_0),
    .io_insts_pack_RN_mem_type_1     (_dr_reg_io_insts_pack_RN_mem_type_1),
    .io_insts_pack_RN_priv_vec_0     (_dr_reg_io_insts_pack_RN_priv_vec_0),
    .io_insts_pack_RN_priv_vec_1     (_dr_reg_io_insts_pack_RN_priv_vec_1),
    .io_insts_pack_RN_fu_id_0        (_dr_reg_io_insts_pack_RN_fu_id_0),
    .io_insts_pack_RN_fu_id_1        (_dr_reg_io_insts_pack_RN_fu_id_1),
    .io_alloc_preg_RN_0              (_dr_reg_io_alloc_preg_RN_0),
    .io_alloc_preg_RN_1              (_dr_reg_io_alloc_preg_RN_1)
  );
  assign _free_list_io_commit_en_0 = _rob_io_cmt_en_0;
  assign _free_list_io_commit_en_1 = _rob_io_cmt_en_1;
  assign _free_list_io_commit_pprd_valid_0 =
    _rob_io_rd_valid_cmt_0 & (|_rob_io_pprd_cmt_0);
  assign _free_list_io_commit_pprd_valid_1 =
    _rob_io_rd_valid_cmt_1 & (|_rob_io_pprd_cmt_1);
  assign _free_list_io_commit_pprd_0 = _rob_io_pprd_cmt_0;
  assign _free_list_io_commit_pprd_1 = _rob_io_pprd_cmt_1;
  Free_List free_list (
    .clock                  (clock),
    .reset                  (reset),
    .io_commit_en_0         (_free_list_io_commit_en_0),
    .io_commit_en_1         (_free_list_io_commit_en_1),
    .io_commit_pprd_valid_0 (_free_list_io_commit_pprd_valid_0),
    .io_commit_pprd_valid_1 (_free_list_io_commit_pprd_valid_1),
    .io_commit_pprd_0       (_free_list_io_commit_pprd_0),
    .io_commit_pprd_1       (_free_list_io_commit_pprd_1),
    .io_alloc_preg_0        (_dr_reg_io_alloc_preg_ID_0),
    .io_alloc_preg_1        (_dr_reg_io_alloc_preg_ID_1),
    .io_empty               (_free_list_io_empty)
  );
  assign _rename_io_rename_en_0 =
    _dr_reg_io_insts_pack_RN_inst_valid_0 & ~_dr_reg_io_stall_T;
  assign _rename_io_rename_en_1 =
    _dr_reg_io_insts_pack_RN_inst_valid_1 & ~_dr_reg_io_stall_T;
  assign _rename_io_prd_wake_0 = _sel1_io_wake_preg;
  assign _rename_io_prd_wake_1 = _sel2_io_wake_preg;
  assign _rename_io_prd_wake_2 = _md_ex2_ex3_reg_io_inst_pack_EX2_prd;
  assign _rename_io_prd_wake_3 = _re_reg4_io_inst_pack_EX_prd;
  assign _rename_io_wake_valid_0 = _sel1_io_inst_issue_valid;
  assign _rename_io_wake_valid_1 = _sel2_io_inst_issue_valid;
  assign _rename_io_wake_valid_2 = ~_mdu_io_busy_16;
  assign _rename_io_wake_valid_3 = ~_dcache_io_cache_miss_MEM_4;
  Reg_Rename rename (
    .clock           (clock),
    .reset           (reset),
    .io_rj_0         (_dr_reg_io_insts_pack_RN_rj_0),
    .io_rj_1         (_dr_reg_io_insts_pack_RN_rj_1),
    .io_rk_0         (_dr_reg_io_insts_pack_RN_rk_0),
    .io_rk_1         (_dr_reg_io_insts_pack_RN_rk_1),
    .io_rd_0         (_dr_reg_io_insts_pack_RN_rd_0),
    .io_rd_1         (_dr_reg_io_insts_pack_RN_rd_1),
    .io_rd_valid_0   (_dr_reg_io_insts_pack_RN_rd_valid_0),
    .io_rd_valid_1   (_dr_reg_io_insts_pack_RN_rd_valid_1),
    .io_rename_en_0  (_rename_io_rename_en_0),
    .io_rename_en_1  (_rename_io_rename_en_1),
    .io_alloc_preg_0 (_dr_reg_io_alloc_preg_RN_0),
    .io_alloc_preg_1 (_dr_reg_io_alloc_preg_RN_1),
    .io_prj_0        (_rename_io_prj_0),
    .io_prj_1        (_rename_io_prj_1),
    .io_prk_0        (_rename_io_prk_0),
    .io_prk_1        (_rename_io_prk_1),
    .io_prd_0        (_rename_io_prd_0),
    .io_prd_1        (_rename_io_prd_1),
    .io_pprd_0       (_rename_io_pprd_0),
    .io_pprd_1       (_rename_io_pprd_1),
    .io_predict_fail (rename_io_predict_fail_r),
    .io_arch_rat_0   (_rename_io_arch_rat_0),
    .io_arch_rat_1   (_rename_io_arch_rat_1),
    .io_arch_rat_2   (_rename_io_arch_rat_2),
    .io_arch_rat_3   (_rename_io_arch_rat_3),
    .io_arch_rat_4   (_rename_io_arch_rat_4),
    .io_arch_rat_5   (_rename_io_arch_rat_5),
    .io_arch_rat_6   (_rename_io_arch_rat_6),
    .io_arch_rat_7   (_rename_io_arch_rat_7),
    .io_arch_rat_8   (_rename_io_arch_rat_8),
    .io_arch_rat_9   (_rename_io_arch_rat_9),
    .io_arch_rat_10  (_rename_io_arch_rat_10),
    .io_arch_rat_11  (_rename_io_arch_rat_11),
    .io_arch_rat_12  (_rename_io_arch_rat_12),
    .io_arch_rat_13  (_rename_io_arch_rat_13),
    .io_arch_rat_14  (_rename_io_arch_rat_14),
    .io_arch_rat_15  (_rename_io_arch_rat_15),
    .io_arch_rat_16  (_rename_io_arch_rat_16),
    .io_arch_rat_17  (_rename_io_arch_rat_17),
    .io_arch_rat_18  (_rename_io_arch_rat_18),
    .io_arch_rat_19  (_rename_io_arch_rat_19),
    .io_arch_rat_20  (_rename_io_arch_rat_20),
    .io_arch_rat_21  (_rename_io_arch_rat_21),
    .io_arch_rat_22  (_rename_io_arch_rat_22),
    .io_arch_rat_23  (_rename_io_arch_rat_23),
    .io_arch_rat_24  (_rename_io_arch_rat_24),
    .io_arch_rat_25  (_rename_io_arch_rat_25),
    .io_arch_rat_26  (_rename_io_arch_rat_26),
    .io_arch_rat_27  (_rename_io_arch_rat_27),
    .io_arch_rat_28  (_rename_io_arch_rat_28),
    .io_arch_rat_29  (_rename_io_arch_rat_29),
    .io_arch_rat_30  (_rename_io_arch_rat_30),
    .io_arch_rat_31  (_rename_io_arch_rat_31),
    .io_arch_rat_32  (_rename_io_arch_rat_32),
    .io_arch_rat_33  (_rename_io_arch_rat_33),
    .io_arch_rat_34  (_rename_io_arch_rat_34),
    .io_arch_rat_35  (_rename_io_arch_rat_35),
    .io_arch_rat_36  (_rename_io_arch_rat_36),
    .io_arch_rat_37  (_rename_io_arch_rat_37),
    .io_arch_rat_38  (_rename_io_arch_rat_38),
    .io_arch_rat_39  (_rename_io_arch_rat_39),
    .io_arch_rat_40  (_rename_io_arch_rat_40),
    .io_arch_rat_41  (_rename_io_arch_rat_41),
    .io_arch_rat_42  (_rename_io_arch_rat_42),
    .io_arch_rat_43  (_rename_io_arch_rat_43),
    .io_arch_rat_44  (_rename_io_arch_rat_44),
    .io_arch_rat_45  (_rename_io_arch_rat_45),
    .io_arch_rat_46  (_rename_io_arch_rat_46),
    .io_arch_rat_47  (_rename_io_arch_rat_47),
    .io_arch_rat_48  (_rename_io_arch_rat_48),
    .io_arch_rat_49  (_rename_io_arch_rat_49),
    .io_arch_rat_50  (_rename_io_arch_rat_50),
    .io_arch_rat_51  (_rename_io_arch_rat_51),
    .io_arch_rat_52  (_rename_io_arch_rat_52),
    .io_arch_rat_53  (_rename_io_arch_rat_53),
    .io_prj_ready_0  (_rename_io_prj_ready_0),
    .io_prj_ready_1  (_rename_io_prj_ready_1),
    .io_prk_ready_0  (_rename_io_prk_ready_0),
    .io_prk_ready_1  (_rename_io_prk_ready_1),
    .io_prd_wake_0   (_rename_io_prd_wake_0),
    .io_prd_wake_1   (_rename_io_prd_wake_1),
    .io_prd_wake_2   (_rename_io_prd_wake_2),
    .io_prd_wake_3   (_rename_io_prd_wake_3),
    .io_wake_valid_0 (_rename_io_wake_valid_0),
    .io_wake_valid_1 (_rename_io_wake_valid_1),
    .io_wake_valid_2 (_rename_io_wake_valid_2),
    .io_wake_valid_3 (_rename_io_wake_valid_3)
  );
  Dispatch dp (
    .io_inst_packs_inst_valid_0 (_dr_reg_io_insts_pack_RN_inst_valid_0),
    .io_inst_packs_inst_valid_1 (_dr_reg_io_insts_pack_RN_inst_valid_1),
    .io_inst_packs_fu_id_0      (_dr_reg_io_insts_pack_RN_fu_id_0),
    .io_inst_packs_fu_id_1      (_dr_reg_io_insts_pack_RN_fu_id_1),
    .io_elem_num_0              (_dp_io_elem_num_0),
    .io_elem_num_1              (_dp_io_elem_num_1),
    .io_insts_disp_valid_0_0    (_dp_io_insts_disp_valid_0_0),
    .io_insts_disp_valid_0_1    (_dp_io_insts_disp_valid_0_1),
    .io_insts_disp_valid_1_0    (_dp_io_insts_disp_valid_1_0),
    .io_insts_disp_valid_1_1    (_dp_io_insts_disp_valid_1_1),
    .io_insts_disp_valid_2_0    (_dp_io_insts_disp_valid_2_0),
    .io_insts_disp_valid_2_1    (_dp_io_insts_disp_valid_2_1),
    .io_insts_disp_valid_3_0    (_dp_io_insts_disp_valid_3_0),
    .io_insts_disp_valid_3_1    (_dp_io_insts_disp_valid_3_1)
  );
  assign _iq1_io_insts_dispatch_rob_index_0 = _rob_io_rob_index_dp_0;
  assign _iq1_io_insts_dispatch_rob_index_1 = _rob_io_rob_index_dp_1;
  assign _iq1_io_wake_preg_0 = _sel1_io_wake_preg;
  assign _iq1_io_wake_preg_1 = _sel2_io_wake_preg;
  assign _iq1_io_flush = _rob_io_predict_fail_cmt[6];
  Unorder_Issue_Queue iq1 (
    .clock                             (clock),
    .reset                             (reset),
    .io_insts_disp_valid_0             (_dp_io_insts_disp_valid_0_0),
    .io_insts_disp_valid_1             (_dp_io_insts_disp_valid_0_1),
    .io_insts_dispatch_prj_0           (_rename_io_prj_0),
    .io_insts_dispatch_prj_1           (_rename_io_prj_1),
    .io_insts_dispatch_prk_0           (_rename_io_prk_0),
    .io_insts_dispatch_prk_1           (_rename_io_prk_1),
    .io_insts_dispatch_rd_valid_0      (_dr_reg_io_insts_pack_RN_rd_valid_0),
    .io_insts_dispatch_rd_valid_1      (_dr_reg_io_insts_pack_RN_rd_valid_1),
    .io_insts_dispatch_prd_0           (inst_pack_RN_prd),
    .io_insts_dispatch_prd_1           (inst_pack_RN_1_prd),
    .io_insts_dispatch_imm_0           (_dr_reg_io_insts_pack_RN_imm_0),
    .io_insts_dispatch_imm_1           (_dr_reg_io_insts_pack_RN_imm_1),
    .io_insts_dispatch_rob_index_0     (_iq1_io_insts_dispatch_rob_index_0),
    .io_insts_dispatch_rob_index_1     (_iq1_io_insts_dispatch_rob_index_1),
    .io_insts_dispatch_alu_op_0        (_dr_reg_io_insts_pack_RN_alu_op_0),
    .io_insts_dispatch_alu_op_1        (_dr_reg_io_insts_pack_RN_alu_op_1),
    .io_insts_dispatch_alu_rs1_sel_0   (_dr_reg_io_insts_pack_RN_alu_rs1_sel_0),
    .io_insts_dispatch_alu_rs1_sel_1   (_dr_reg_io_insts_pack_RN_alu_rs1_sel_1),
    .io_insts_dispatch_alu_rs2_sel_0   (_dr_reg_io_insts_pack_RN_alu_rs2_sel_0),
    .io_insts_dispatch_alu_rs2_sel_1   (_dr_reg_io_insts_pack_RN_alu_rs2_sel_1),
    .io_insts_dispatch_pc_0            (_dr_reg_io_insts_pack_RN_pc_0),
    .io_insts_dispatch_pc_1            (_dr_reg_io_insts_pack_RN_pc_1),
    .io_prj_ready_0                    (_rename_io_prj_ready_0),
    .io_prj_ready_1                    (_rename_io_prj_ready_1),
    .io_prk_ready_0                    (_rename_io_prk_ready_0),
    .io_prk_ready_1                    (_rename_io_prk_ready_1),
    .io_wake_preg_0                    (_iq1_io_wake_preg_0),
    .io_wake_preg_1                    (_iq1_io_wake_preg_1),
    .io_wake_preg_2                    (iq_mutual_wake_preg_2),
    .io_wake_preg_3                    (iq_mutual_wake_preg_3),
    .io_issue_ack_0                    (_iq1_io_issue_ack_0),
    .io_issue_ack_1                    (_iq1_io_issue_ack_1),
    .io_issue_ack_2                    (_iq1_io_issue_ack_2),
    .io_issue_ack_3                    (_iq1_io_issue_ack_3),
    .io_issue_ack_4                    (_iq1_io_issue_ack_4),
    .io_issue_ack_5                    (_iq1_io_issue_ack_5),
    .io_insts_issue_inst_prj_0         (_iq1_io_insts_issue_inst_prj_0),
    .io_insts_issue_inst_prj_1         (_iq1_io_insts_issue_inst_prj_1),
    .io_insts_issue_inst_prj_2         (_iq1_io_insts_issue_inst_prj_2),
    .io_insts_issue_inst_prj_3         (_iq1_io_insts_issue_inst_prj_3),
    .io_insts_issue_inst_prj_4         (_iq1_io_insts_issue_inst_prj_4),
    .io_insts_issue_inst_prj_5         (_iq1_io_insts_issue_inst_prj_5),
    .io_insts_issue_inst_prk_0         (_iq1_io_insts_issue_inst_prk_0),
    .io_insts_issue_inst_prk_1         (_iq1_io_insts_issue_inst_prk_1),
    .io_insts_issue_inst_prk_2         (_iq1_io_insts_issue_inst_prk_2),
    .io_insts_issue_inst_prk_3         (_iq1_io_insts_issue_inst_prk_3),
    .io_insts_issue_inst_prk_4         (_iq1_io_insts_issue_inst_prk_4),
    .io_insts_issue_inst_prk_5         (_iq1_io_insts_issue_inst_prk_5),
    .io_insts_issue_inst_rd_valid_0    (_iq1_io_insts_issue_inst_rd_valid_0),
    .io_insts_issue_inst_rd_valid_1    (_iq1_io_insts_issue_inst_rd_valid_1),
    .io_insts_issue_inst_rd_valid_2    (_iq1_io_insts_issue_inst_rd_valid_2),
    .io_insts_issue_inst_rd_valid_3    (_iq1_io_insts_issue_inst_rd_valid_3),
    .io_insts_issue_inst_rd_valid_4    (_iq1_io_insts_issue_inst_rd_valid_4),
    .io_insts_issue_inst_rd_valid_5    (_iq1_io_insts_issue_inst_rd_valid_5),
    .io_insts_issue_inst_prd_0         (_iq1_io_insts_issue_inst_prd_0),
    .io_insts_issue_inst_prd_1         (_iq1_io_insts_issue_inst_prd_1),
    .io_insts_issue_inst_prd_2         (_iq1_io_insts_issue_inst_prd_2),
    .io_insts_issue_inst_prd_3         (_iq1_io_insts_issue_inst_prd_3),
    .io_insts_issue_inst_prd_4         (_iq1_io_insts_issue_inst_prd_4),
    .io_insts_issue_inst_prd_5         (_iq1_io_insts_issue_inst_prd_5),
    .io_insts_issue_inst_imm_0         (_iq1_io_insts_issue_inst_imm_0),
    .io_insts_issue_inst_imm_1         (_iq1_io_insts_issue_inst_imm_1),
    .io_insts_issue_inst_imm_2         (_iq1_io_insts_issue_inst_imm_2),
    .io_insts_issue_inst_imm_3         (_iq1_io_insts_issue_inst_imm_3),
    .io_insts_issue_inst_imm_4         (_iq1_io_insts_issue_inst_imm_4),
    .io_insts_issue_inst_imm_5         (_iq1_io_insts_issue_inst_imm_5),
    .io_insts_issue_inst_rob_index_0   (_iq1_io_insts_issue_inst_rob_index_0),
    .io_insts_issue_inst_rob_index_1   (_iq1_io_insts_issue_inst_rob_index_1),
    .io_insts_issue_inst_rob_index_2   (_iq1_io_insts_issue_inst_rob_index_2),
    .io_insts_issue_inst_rob_index_3   (_iq1_io_insts_issue_inst_rob_index_3),
    .io_insts_issue_inst_rob_index_4   (_iq1_io_insts_issue_inst_rob_index_4),
    .io_insts_issue_inst_rob_index_5   (_iq1_io_insts_issue_inst_rob_index_5),
    .io_insts_issue_inst_alu_op_0      (_iq1_io_insts_issue_inst_alu_op_0),
    .io_insts_issue_inst_alu_op_1      (_iq1_io_insts_issue_inst_alu_op_1),
    .io_insts_issue_inst_alu_op_2      (_iq1_io_insts_issue_inst_alu_op_2),
    .io_insts_issue_inst_alu_op_3      (_iq1_io_insts_issue_inst_alu_op_3),
    .io_insts_issue_inst_alu_op_4      (_iq1_io_insts_issue_inst_alu_op_4),
    .io_insts_issue_inst_alu_op_5      (_iq1_io_insts_issue_inst_alu_op_5),
    .io_insts_issue_inst_alu_rs1_sel_0 (_iq1_io_insts_issue_inst_alu_rs1_sel_0),
    .io_insts_issue_inst_alu_rs1_sel_1 (_iq1_io_insts_issue_inst_alu_rs1_sel_1),
    .io_insts_issue_inst_alu_rs1_sel_2 (_iq1_io_insts_issue_inst_alu_rs1_sel_2),
    .io_insts_issue_inst_alu_rs1_sel_3 (_iq1_io_insts_issue_inst_alu_rs1_sel_3),
    .io_insts_issue_inst_alu_rs1_sel_4 (_iq1_io_insts_issue_inst_alu_rs1_sel_4),
    .io_insts_issue_inst_alu_rs1_sel_5 (_iq1_io_insts_issue_inst_alu_rs1_sel_5),
    .io_insts_issue_inst_alu_rs2_sel_0 (_iq1_io_insts_issue_inst_alu_rs2_sel_0),
    .io_insts_issue_inst_alu_rs2_sel_1 (_iq1_io_insts_issue_inst_alu_rs2_sel_1),
    .io_insts_issue_inst_alu_rs2_sel_2 (_iq1_io_insts_issue_inst_alu_rs2_sel_2),
    .io_insts_issue_inst_alu_rs2_sel_3 (_iq1_io_insts_issue_inst_alu_rs2_sel_3),
    .io_insts_issue_inst_alu_rs2_sel_4 (_iq1_io_insts_issue_inst_alu_rs2_sel_4),
    .io_insts_issue_inst_alu_rs2_sel_5 (_iq1_io_insts_issue_inst_alu_rs2_sel_5),
    .io_insts_issue_inst_pc_0          (_iq1_io_insts_issue_inst_pc_0),
    .io_insts_issue_inst_pc_1          (_iq1_io_insts_issue_inst_pc_1),
    .io_insts_issue_inst_pc_2          (_iq1_io_insts_issue_inst_pc_2),
    .io_insts_issue_inst_pc_3          (_iq1_io_insts_issue_inst_pc_3),
    .io_insts_issue_inst_pc_4          (_iq1_io_insts_issue_inst_pc_4),
    .io_insts_issue_inst_pc_5          (_iq1_io_insts_issue_inst_pc_5),
    .io_issue_req_0                    (_iq1_io_issue_req_0),
    .io_issue_req_1                    (_iq1_io_issue_req_1),
    .io_issue_req_2                    (_iq1_io_issue_req_2),
    .io_issue_req_3                    (_iq1_io_issue_req_3),
    .io_issue_req_4                    (_iq1_io_issue_req_4),
    .io_issue_req_5                    (_iq1_io_issue_req_5),
    .io_elem_num                       (_dp_io_elem_num_0),
    .io_full                           (_iq1_io_full),
    .io_stall                          (_iq4_io_stall_T),
    .io_flush                          (_iq1_io_flush)
  );
  assign _sel1_io_stall =
    {_iq1_io_issue_req_5,
     _iq1_io_issue_req_4,
     _iq1_io_issue_req_3,
     _iq1_io_issue_req_2,
     _iq1_io_issue_req_1,
     _iq1_io_issue_req_0} == 6'h0;
  Unorder_Select sel1 (
    .io_insts_issue_inst_prj_0         (_iq1_io_insts_issue_inst_prj_0),
    .io_insts_issue_inst_prj_1         (_iq1_io_insts_issue_inst_prj_1),
    .io_insts_issue_inst_prj_2         (_iq1_io_insts_issue_inst_prj_2),
    .io_insts_issue_inst_prj_3         (_iq1_io_insts_issue_inst_prj_3),
    .io_insts_issue_inst_prj_4         (_iq1_io_insts_issue_inst_prj_4),
    .io_insts_issue_inst_prj_5         (_iq1_io_insts_issue_inst_prj_5),
    .io_insts_issue_inst_prk_0         (_iq1_io_insts_issue_inst_prk_0),
    .io_insts_issue_inst_prk_1         (_iq1_io_insts_issue_inst_prk_1),
    .io_insts_issue_inst_prk_2         (_iq1_io_insts_issue_inst_prk_2),
    .io_insts_issue_inst_prk_3         (_iq1_io_insts_issue_inst_prk_3),
    .io_insts_issue_inst_prk_4         (_iq1_io_insts_issue_inst_prk_4),
    .io_insts_issue_inst_prk_5         (_iq1_io_insts_issue_inst_prk_5),
    .io_insts_issue_inst_rd_valid_0    (_iq1_io_insts_issue_inst_rd_valid_0),
    .io_insts_issue_inst_rd_valid_1    (_iq1_io_insts_issue_inst_rd_valid_1),
    .io_insts_issue_inst_rd_valid_2    (_iq1_io_insts_issue_inst_rd_valid_2),
    .io_insts_issue_inst_rd_valid_3    (_iq1_io_insts_issue_inst_rd_valid_3),
    .io_insts_issue_inst_rd_valid_4    (_iq1_io_insts_issue_inst_rd_valid_4),
    .io_insts_issue_inst_rd_valid_5    (_iq1_io_insts_issue_inst_rd_valid_5),
    .io_insts_issue_inst_prd_0         (_iq1_io_insts_issue_inst_prd_0),
    .io_insts_issue_inst_prd_1         (_iq1_io_insts_issue_inst_prd_1),
    .io_insts_issue_inst_prd_2         (_iq1_io_insts_issue_inst_prd_2),
    .io_insts_issue_inst_prd_3         (_iq1_io_insts_issue_inst_prd_3),
    .io_insts_issue_inst_prd_4         (_iq1_io_insts_issue_inst_prd_4),
    .io_insts_issue_inst_prd_5         (_iq1_io_insts_issue_inst_prd_5),
    .io_insts_issue_inst_imm_0         (_iq1_io_insts_issue_inst_imm_0),
    .io_insts_issue_inst_imm_1         (_iq1_io_insts_issue_inst_imm_1),
    .io_insts_issue_inst_imm_2         (_iq1_io_insts_issue_inst_imm_2),
    .io_insts_issue_inst_imm_3         (_iq1_io_insts_issue_inst_imm_3),
    .io_insts_issue_inst_imm_4         (_iq1_io_insts_issue_inst_imm_4),
    .io_insts_issue_inst_imm_5         (_iq1_io_insts_issue_inst_imm_5),
    .io_insts_issue_inst_rob_index_0   (_iq1_io_insts_issue_inst_rob_index_0),
    .io_insts_issue_inst_rob_index_1   (_iq1_io_insts_issue_inst_rob_index_1),
    .io_insts_issue_inst_rob_index_2   (_iq1_io_insts_issue_inst_rob_index_2),
    .io_insts_issue_inst_rob_index_3   (_iq1_io_insts_issue_inst_rob_index_3),
    .io_insts_issue_inst_rob_index_4   (_iq1_io_insts_issue_inst_rob_index_4),
    .io_insts_issue_inst_rob_index_5   (_iq1_io_insts_issue_inst_rob_index_5),
    .io_insts_issue_inst_alu_op_0      (_iq1_io_insts_issue_inst_alu_op_0),
    .io_insts_issue_inst_alu_op_1      (_iq1_io_insts_issue_inst_alu_op_1),
    .io_insts_issue_inst_alu_op_2      (_iq1_io_insts_issue_inst_alu_op_2),
    .io_insts_issue_inst_alu_op_3      (_iq1_io_insts_issue_inst_alu_op_3),
    .io_insts_issue_inst_alu_op_4      (_iq1_io_insts_issue_inst_alu_op_4),
    .io_insts_issue_inst_alu_op_5      (_iq1_io_insts_issue_inst_alu_op_5),
    .io_insts_issue_inst_alu_rs1_sel_0 (_iq1_io_insts_issue_inst_alu_rs1_sel_0),
    .io_insts_issue_inst_alu_rs1_sel_1 (_iq1_io_insts_issue_inst_alu_rs1_sel_1),
    .io_insts_issue_inst_alu_rs1_sel_2 (_iq1_io_insts_issue_inst_alu_rs1_sel_2),
    .io_insts_issue_inst_alu_rs1_sel_3 (_iq1_io_insts_issue_inst_alu_rs1_sel_3),
    .io_insts_issue_inst_alu_rs1_sel_4 (_iq1_io_insts_issue_inst_alu_rs1_sel_4),
    .io_insts_issue_inst_alu_rs1_sel_5 (_iq1_io_insts_issue_inst_alu_rs1_sel_5),
    .io_insts_issue_inst_alu_rs2_sel_0 (_iq1_io_insts_issue_inst_alu_rs2_sel_0),
    .io_insts_issue_inst_alu_rs2_sel_1 (_iq1_io_insts_issue_inst_alu_rs2_sel_1),
    .io_insts_issue_inst_alu_rs2_sel_2 (_iq1_io_insts_issue_inst_alu_rs2_sel_2),
    .io_insts_issue_inst_alu_rs2_sel_3 (_iq1_io_insts_issue_inst_alu_rs2_sel_3),
    .io_insts_issue_inst_alu_rs2_sel_4 (_iq1_io_insts_issue_inst_alu_rs2_sel_4),
    .io_insts_issue_inst_alu_rs2_sel_5 (_iq1_io_insts_issue_inst_alu_rs2_sel_5),
    .io_insts_issue_inst_pc_0          (_iq1_io_insts_issue_inst_pc_0),
    .io_insts_issue_inst_pc_1          (_iq1_io_insts_issue_inst_pc_1),
    .io_insts_issue_inst_pc_2          (_iq1_io_insts_issue_inst_pc_2),
    .io_insts_issue_inst_pc_3          (_iq1_io_insts_issue_inst_pc_3),
    .io_insts_issue_inst_pc_4          (_iq1_io_insts_issue_inst_pc_4),
    .io_insts_issue_inst_pc_5          (_iq1_io_insts_issue_inst_pc_5),
    .io_issue_req_0                    (_iq1_io_issue_req_0),
    .io_issue_req_1                    (_iq1_io_issue_req_1),
    .io_issue_req_2                    (_iq1_io_issue_req_2),
    .io_issue_req_3                    (_iq1_io_issue_req_3),
    .io_issue_req_4                    (_iq1_io_issue_req_4),
    .io_issue_req_5                    (_iq1_io_issue_req_5),
    .io_stall                          (_sel1_io_stall),
    .io_issue_ack_0                    (_iq1_io_issue_ack_0),
    .io_issue_ack_1                    (_iq1_io_issue_ack_1),
    .io_issue_ack_2                    (_iq1_io_issue_ack_2),
    .io_issue_ack_3                    (_iq1_io_issue_ack_3),
    .io_issue_ack_4                    (_iq1_io_issue_ack_4),
    .io_issue_ack_5                    (_iq1_io_issue_ack_5),
    .io_wake_preg                      (_sel1_io_wake_preg),
    .io_inst_issue_inst_prj            (_sel1_io_inst_issue_inst_prj),
    .io_inst_issue_inst_prk            (_sel1_io_inst_issue_inst_prk),
    .io_inst_issue_inst_rd_valid       (_sel1_io_inst_issue_inst_rd_valid),
    .io_inst_issue_inst_prd            (_sel1_io_inst_issue_inst_prd),
    .io_inst_issue_inst_imm            (_sel1_io_inst_issue_inst_imm),
    .io_inst_issue_inst_rob_index      (_sel1_io_inst_issue_inst_rob_index),
    .io_inst_issue_inst_alu_op         (_sel1_io_inst_issue_inst_alu_op),
    .io_inst_issue_inst_alu_rs1_sel    (_sel1_io_inst_issue_inst_alu_rs1_sel),
    .io_inst_issue_inst_alu_rs2_sel    (_sel1_io_inst_issue_inst_alu_rs2_sel),
    .io_inst_issue_inst_pc             (_sel1_io_inst_issue_inst_pc),
    .io_inst_issue_valid               (_sel1_io_inst_issue_valid)
  );
  assign _ir_reg1_io_flush = _rob_io_predict_fail_cmt[7];
  IS_RF_Reg ir_reg1 (
    .clock                       (clock),
    .reset                       (reset),
    .io_flush                    (_ir_reg1_io_flush),
    .io_inst_pack_IS_prj         (_sel1_io_inst_issue_inst_prj),
    .io_inst_pack_IS_prk         (_sel1_io_inst_issue_inst_prk),
    .io_inst_pack_IS_rd_valid    (_sel1_io_inst_issue_inst_rd_valid),
    .io_inst_pack_IS_prd         (_sel1_io_inst_issue_inst_prd),
    .io_inst_pack_IS_imm         (_sel1_io_inst_issue_inst_imm),
    .io_inst_pack_IS_rob_index   (_sel1_io_inst_issue_inst_rob_index),
    .io_inst_pack_IS_alu_op      (_sel1_io_inst_issue_inst_alu_op),
    .io_inst_pack_IS_alu_rs1_sel (_sel1_io_inst_issue_inst_alu_rs1_sel),
    .io_inst_pack_IS_alu_rs2_sel (_sel1_io_inst_issue_inst_alu_rs2_sel),
    .io_inst_pack_IS_pc          (_sel1_io_inst_issue_inst_pc),
    .io_inst_pack_IS_inst_valid  (_sel1_io_inst_issue_valid),
    .io_inst_pack_RF_prj         (_ir_reg1_io_inst_pack_RF_prj),
    .io_inst_pack_RF_prk         (_ir_reg1_io_inst_pack_RF_prk),
    .io_inst_pack_RF_rd_valid    (_ir_reg1_io_inst_pack_RF_rd_valid),
    .io_inst_pack_RF_prd         (_ir_reg1_io_inst_pack_RF_prd),
    .io_inst_pack_RF_imm         (_ir_reg1_io_inst_pack_RF_imm),
    .io_inst_pack_RF_rob_index   (_ir_reg1_io_inst_pack_RF_rob_index),
    .io_inst_pack_RF_alu_op      (_ir_reg1_io_inst_pack_RF_alu_op),
    .io_inst_pack_RF_alu_rs1_sel (_ir_reg1_io_inst_pack_RF_alu_rs1_sel),
    .io_inst_pack_RF_alu_rs2_sel (_ir_reg1_io_inst_pack_RF_alu_rs2_sel),
    .io_inst_pack_RF_pc          (_ir_reg1_io_inst_pack_RF_pc),
    .io_inst_pack_RF_inst_valid  (_ir_reg1_io_inst_pack_RF_inst_valid)
  );
  assign _iq2_io_insts_dispatch_rob_index_0 = _rob_io_rob_index_dp_0;
  assign _iq2_io_insts_dispatch_rob_index_1 = _rob_io_rob_index_dp_1;
  assign _iq2_io_wake_preg_1 = _sel2_io_wake_preg;
  assign _iq2_io_flush = _rob_io_predict_fail_cmt[6];
  Unorder_Issue_Queue_1 iq2 (
    .clock                              (clock),
    .reset                              (reset),
    .io_insts_disp_valid_0              (_dp_io_insts_disp_valid_1_0),
    .io_insts_disp_valid_1              (_dp_io_insts_disp_valid_1_1),
    .io_insts_dispatch_prj_0            (_rename_io_prj_0),
    .io_insts_dispatch_prj_1            (_rename_io_prj_1),
    .io_insts_dispatch_prk_0            (_rename_io_prk_0),
    .io_insts_dispatch_prk_1            (_rename_io_prk_1),
    .io_insts_dispatch_rd_valid_0       (_dr_reg_io_insts_pack_RN_rd_valid_0),
    .io_insts_dispatch_rd_valid_1       (_dr_reg_io_insts_pack_RN_rd_valid_1),
    .io_insts_dispatch_prd_0            (inst_pack_RN_prd),
    .io_insts_dispatch_prd_1            (inst_pack_RN_1_prd),
    .io_insts_dispatch_imm_0            (_dr_reg_io_insts_pack_RN_imm_0),
    .io_insts_dispatch_imm_1            (_dr_reg_io_insts_pack_RN_imm_1),
    .io_insts_dispatch_rob_index_0      (_iq2_io_insts_dispatch_rob_index_0),
    .io_insts_dispatch_rob_index_1      (_iq2_io_insts_dispatch_rob_index_1),
    .io_insts_dispatch_alu_op_0         (_dr_reg_io_insts_pack_RN_alu_op_0),
    .io_insts_dispatch_alu_op_1         (_dr_reg_io_insts_pack_RN_alu_op_1),
    .io_insts_dispatch_alu_rs1_sel_0    (_dr_reg_io_insts_pack_RN_alu_rs1_sel_0),
    .io_insts_dispatch_alu_rs1_sel_1    (_dr_reg_io_insts_pack_RN_alu_rs1_sel_1),
    .io_insts_dispatch_alu_rs2_sel_0    (_dr_reg_io_insts_pack_RN_alu_rs2_sel_0),
    .io_insts_dispatch_alu_rs2_sel_1    (_dr_reg_io_insts_pack_RN_alu_rs2_sel_1),
    .io_insts_dispatch_pc_0             (_dr_reg_io_insts_pack_RN_pc_0),
    .io_insts_dispatch_pc_1             (_dr_reg_io_insts_pack_RN_pc_1),
    .io_insts_dispatch_br_type_0        (_dr_reg_io_insts_pack_RN_br_type_0),
    .io_insts_dispatch_br_type_1        (_dr_reg_io_insts_pack_RN_br_type_1),
    .io_insts_dispatch_predict_jump_0   (_dr_reg_io_insts_pack_RN_predict_jump_0),
    .io_insts_dispatch_predict_jump_1   (_dr_reg_io_insts_pack_RN_predict_jump_1),
    .io_insts_dispatch_pred_npc_0       (_dr_reg_io_insts_pack_RN_pred_npc_0),
    .io_insts_dispatch_pred_npc_1       (_dr_reg_io_insts_pack_RN_pred_npc_1),
    .io_prj_ready_0                     (_rename_io_prj_ready_0),
    .io_prj_ready_1                     (_rename_io_prj_ready_1),
    .io_prk_ready_0                     (_rename_io_prk_ready_0),
    .io_prk_ready_1                     (_rename_io_prk_ready_1),
    .io_wake_preg_0                     (_sel1_io_wake_preg),
    .io_wake_preg_1                     (_iq2_io_wake_preg_1),
    .io_wake_preg_2                     (iq_mutual_wake_preg_2),
    .io_wake_preg_3                     (iq_mutual_wake_preg_3),
    .io_issue_ack_0                     (_iq2_io_issue_ack_0),
    .io_issue_ack_1                     (_iq2_io_issue_ack_1),
    .io_issue_ack_2                     (_iq2_io_issue_ack_2),
    .io_issue_ack_3                     (_iq2_io_issue_ack_3),
    .io_issue_ack_4                     (_iq2_io_issue_ack_4),
    .io_issue_ack_5                     (_iq2_io_issue_ack_5),
    .io_insts_issue_inst_prj_0          (_iq2_io_insts_issue_inst_prj_0),
    .io_insts_issue_inst_prj_1          (_iq2_io_insts_issue_inst_prj_1),
    .io_insts_issue_inst_prj_2          (_iq2_io_insts_issue_inst_prj_2),
    .io_insts_issue_inst_prj_3          (_iq2_io_insts_issue_inst_prj_3),
    .io_insts_issue_inst_prj_4          (_iq2_io_insts_issue_inst_prj_4),
    .io_insts_issue_inst_prj_5          (_iq2_io_insts_issue_inst_prj_5),
    .io_insts_issue_inst_prk_0          (_iq2_io_insts_issue_inst_prk_0),
    .io_insts_issue_inst_prk_1          (_iq2_io_insts_issue_inst_prk_1),
    .io_insts_issue_inst_prk_2          (_iq2_io_insts_issue_inst_prk_2),
    .io_insts_issue_inst_prk_3          (_iq2_io_insts_issue_inst_prk_3),
    .io_insts_issue_inst_prk_4          (_iq2_io_insts_issue_inst_prk_4),
    .io_insts_issue_inst_prk_5          (_iq2_io_insts_issue_inst_prk_5),
    .io_insts_issue_inst_rd_valid_0     (_iq2_io_insts_issue_inst_rd_valid_0),
    .io_insts_issue_inst_rd_valid_1     (_iq2_io_insts_issue_inst_rd_valid_1),
    .io_insts_issue_inst_rd_valid_2     (_iq2_io_insts_issue_inst_rd_valid_2),
    .io_insts_issue_inst_rd_valid_3     (_iq2_io_insts_issue_inst_rd_valid_3),
    .io_insts_issue_inst_rd_valid_4     (_iq2_io_insts_issue_inst_rd_valid_4),
    .io_insts_issue_inst_rd_valid_5     (_iq2_io_insts_issue_inst_rd_valid_5),
    .io_insts_issue_inst_prd_0          (_iq2_io_insts_issue_inst_prd_0),
    .io_insts_issue_inst_prd_1          (_iq2_io_insts_issue_inst_prd_1),
    .io_insts_issue_inst_prd_2          (_iq2_io_insts_issue_inst_prd_2),
    .io_insts_issue_inst_prd_3          (_iq2_io_insts_issue_inst_prd_3),
    .io_insts_issue_inst_prd_4          (_iq2_io_insts_issue_inst_prd_4),
    .io_insts_issue_inst_prd_5          (_iq2_io_insts_issue_inst_prd_5),
    .io_insts_issue_inst_imm_0          (_iq2_io_insts_issue_inst_imm_0),
    .io_insts_issue_inst_imm_1          (_iq2_io_insts_issue_inst_imm_1),
    .io_insts_issue_inst_imm_2          (_iq2_io_insts_issue_inst_imm_2),
    .io_insts_issue_inst_imm_3          (_iq2_io_insts_issue_inst_imm_3),
    .io_insts_issue_inst_imm_4          (_iq2_io_insts_issue_inst_imm_4),
    .io_insts_issue_inst_imm_5          (_iq2_io_insts_issue_inst_imm_5),
    .io_insts_issue_inst_rob_index_0    (_iq2_io_insts_issue_inst_rob_index_0),
    .io_insts_issue_inst_rob_index_1    (_iq2_io_insts_issue_inst_rob_index_1),
    .io_insts_issue_inst_rob_index_2    (_iq2_io_insts_issue_inst_rob_index_2),
    .io_insts_issue_inst_rob_index_3    (_iq2_io_insts_issue_inst_rob_index_3),
    .io_insts_issue_inst_rob_index_4    (_iq2_io_insts_issue_inst_rob_index_4),
    .io_insts_issue_inst_rob_index_5    (_iq2_io_insts_issue_inst_rob_index_5),
    .io_insts_issue_inst_alu_op_0       (_iq2_io_insts_issue_inst_alu_op_0),
    .io_insts_issue_inst_alu_op_1       (_iq2_io_insts_issue_inst_alu_op_1),
    .io_insts_issue_inst_alu_op_2       (_iq2_io_insts_issue_inst_alu_op_2),
    .io_insts_issue_inst_alu_op_3       (_iq2_io_insts_issue_inst_alu_op_3),
    .io_insts_issue_inst_alu_op_4       (_iq2_io_insts_issue_inst_alu_op_4),
    .io_insts_issue_inst_alu_op_5       (_iq2_io_insts_issue_inst_alu_op_5),
    .io_insts_issue_inst_alu_rs1_sel_0  (_iq2_io_insts_issue_inst_alu_rs1_sel_0),
    .io_insts_issue_inst_alu_rs1_sel_1  (_iq2_io_insts_issue_inst_alu_rs1_sel_1),
    .io_insts_issue_inst_alu_rs1_sel_2  (_iq2_io_insts_issue_inst_alu_rs1_sel_2),
    .io_insts_issue_inst_alu_rs1_sel_3  (_iq2_io_insts_issue_inst_alu_rs1_sel_3),
    .io_insts_issue_inst_alu_rs1_sel_4  (_iq2_io_insts_issue_inst_alu_rs1_sel_4),
    .io_insts_issue_inst_alu_rs1_sel_5  (_iq2_io_insts_issue_inst_alu_rs1_sel_5),
    .io_insts_issue_inst_alu_rs2_sel_0  (_iq2_io_insts_issue_inst_alu_rs2_sel_0),
    .io_insts_issue_inst_alu_rs2_sel_1  (_iq2_io_insts_issue_inst_alu_rs2_sel_1),
    .io_insts_issue_inst_alu_rs2_sel_2  (_iq2_io_insts_issue_inst_alu_rs2_sel_2),
    .io_insts_issue_inst_alu_rs2_sel_3  (_iq2_io_insts_issue_inst_alu_rs2_sel_3),
    .io_insts_issue_inst_alu_rs2_sel_4  (_iq2_io_insts_issue_inst_alu_rs2_sel_4),
    .io_insts_issue_inst_alu_rs2_sel_5  (_iq2_io_insts_issue_inst_alu_rs2_sel_5),
    .io_insts_issue_inst_pc_0           (_iq2_io_insts_issue_inst_pc_0),
    .io_insts_issue_inst_pc_1           (_iq2_io_insts_issue_inst_pc_1),
    .io_insts_issue_inst_pc_2           (_iq2_io_insts_issue_inst_pc_2),
    .io_insts_issue_inst_pc_3           (_iq2_io_insts_issue_inst_pc_3),
    .io_insts_issue_inst_pc_4           (_iq2_io_insts_issue_inst_pc_4),
    .io_insts_issue_inst_pc_5           (_iq2_io_insts_issue_inst_pc_5),
    .io_insts_issue_inst_br_type_0      (_iq2_io_insts_issue_inst_br_type_0),
    .io_insts_issue_inst_br_type_1      (_iq2_io_insts_issue_inst_br_type_1),
    .io_insts_issue_inst_br_type_2      (_iq2_io_insts_issue_inst_br_type_2),
    .io_insts_issue_inst_br_type_3      (_iq2_io_insts_issue_inst_br_type_3),
    .io_insts_issue_inst_br_type_4      (_iq2_io_insts_issue_inst_br_type_4),
    .io_insts_issue_inst_br_type_5      (_iq2_io_insts_issue_inst_br_type_5),
    .io_insts_issue_inst_predict_jump_0 (_iq2_io_insts_issue_inst_predict_jump_0),
    .io_insts_issue_inst_predict_jump_1 (_iq2_io_insts_issue_inst_predict_jump_1),
    .io_insts_issue_inst_predict_jump_2 (_iq2_io_insts_issue_inst_predict_jump_2),
    .io_insts_issue_inst_predict_jump_3 (_iq2_io_insts_issue_inst_predict_jump_3),
    .io_insts_issue_inst_predict_jump_4 (_iq2_io_insts_issue_inst_predict_jump_4),
    .io_insts_issue_inst_predict_jump_5 (_iq2_io_insts_issue_inst_predict_jump_5),
    .io_insts_issue_inst_pred_npc_0     (_iq2_io_insts_issue_inst_pred_npc_0),
    .io_insts_issue_inst_pred_npc_1     (_iq2_io_insts_issue_inst_pred_npc_1),
    .io_insts_issue_inst_pred_npc_2     (_iq2_io_insts_issue_inst_pred_npc_2),
    .io_insts_issue_inst_pred_npc_3     (_iq2_io_insts_issue_inst_pred_npc_3),
    .io_insts_issue_inst_pred_npc_4     (_iq2_io_insts_issue_inst_pred_npc_4),
    .io_insts_issue_inst_pred_npc_5     (_iq2_io_insts_issue_inst_pred_npc_5),
    .io_issue_req_0                     (_iq2_io_issue_req_0),
    .io_issue_req_1                     (_iq2_io_issue_req_1),
    .io_issue_req_2                     (_iq2_io_issue_req_2),
    .io_issue_req_3                     (_iq2_io_issue_req_3),
    .io_issue_req_4                     (_iq2_io_issue_req_4),
    .io_issue_req_5                     (_iq2_io_issue_req_5),
    .io_elem_num                        (_dp_io_elem_num_1),
    .io_full                            (_iq2_io_full),
    .io_stall                           (_iq4_io_stall_T),
    .io_flush                           (_iq2_io_flush)
  );
  assign _sel2_io_stall =
    {_iq2_io_issue_req_5,
     _iq2_io_issue_req_4,
     _iq2_io_issue_req_3,
     _iq2_io_issue_req_2,
     _iq2_io_issue_req_1,
     _iq2_io_issue_req_0} == 6'h0;
  Unorder_Select_1 sel2 (
    .io_insts_issue_inst_prj_0          (_iq2_io_insts_issue_inst_prj_0),
    .io_insts_issue_inst_prj_1          (_iq2_io_insts_issue_inst_prj_1),
    .io_insts_issue_inst_prj_2          (_iq2_io_insts_issue_inst_prj_2),
    .io_insts_issue_inst_prj_3          (_iq2_io_insts_issue_inst_prj_3),
    .io_insts_issue_inst_prj_4          (_iq2_io_insts_issue_inst_prj_4),
    .io_insts_issue_inst_prj_5          (_iq2_io_insts_issue_inst_prj_5),
    .io_insts_issue_inst_prk_0          (_iq2_io_insts_issue_inst_prk_0),
    .io_insts_issue_inst_prk_1          (_iq2_io_insts_issue_inst_prk_1),
    .io_insts_issue_inst_prk_2          (_iq2_io_insts_issue_inst_prk_2),
    .io_insts_issue_inst_prk_3          (_iq2_io_insts_issue_inst_prk_3),
    .io_insts_issue_inst_prk_4          (_iq2_io_insts_issue_inst_prk_4),
    .io_insts_issue_inst_prk_5          (_iq2_io_insts_issue_inst_prk_5),
    .io_insts_issue_inst_rd_valid_0     (_iq2_io_insts_issue_inst_rd_valid_0),
    .io_insts_issue_inst_rd_valid_1     (_iq2_io_insts_issue_inst_rd_valid_1),
    .io_insts_issue_inst_rd_valid_2     (_iq2_io_insts_issue_inst_rd_valid_2),
    .io_insts_issue_inst_rd_valid_3     (_iq2_io_insts_issue_inst_rd_valid_3),
    .io_insts_issue_inst_rd_valid_4     (_iq2_io_insts_issue_inst_rd_valid_4),
    .io_insts_issue_inst_rd_valid_5     (_iq2_io_insts_issue_inst_rd_valid_5),
    .io_insts_issue_inst_prd_0          (_iq2_io_insts_issue_inst_prd_0),
    .io_insts_issue_inst_prd_1          (_iq2_io_insts_issue_inst_prd_1),
    .io_insts_issue_inst_prd_2          (_iq2_io_insts_issue_inst_prd_2),
    .io_insts_issue_inst_prd_3          (_iq2_io_insts_issue_inst_prd_3),
    .io_insts_issue_inst_prd_4          (_iq2_io_insts_issue_inst_prd_4),
    .io_insts_issue_inst_prd_5          (_iq2_io_insts_issue_inst_prd_5),
    .io_insts_issue_inst_imm_0          (_iq2_io_insts_issue_inst_imm_0),
    .io_insts_issue_inst_imm_1          (_iq2_io_insts_issue_inst_imm_1),
    .io_insts_issue_inst_imm_2          (_iq2_io_insts_issue_inst_imm_2),
    .io_insts_issue_inst_imm_3          (_iq2_io_insts_issue_inst_imm_3),
    .io_insts_issue_inst_imm_4          (_iq2_io_insts_issue_inst_imm_4),
    .io_insts_issue_inst_imm_5          (_iq2_io_insts_issue_inst_imm_5),
    .io_insts_issue_inst_rob_index_0    (_iq2_io_insts_issue_inst_rob_index_0),
    .io_insts_issue_inst_rob_index_1    (_iq2_io_insts_issue_inst_rob_index_1),
    .io_insts_issue_inst_rob_index_2    (_iq2_io_insts_issue_inst_rob_index_2),
    .io_insts_issue_inst_rob_index_3    (_iq2_io_insts_issue_inst_rob_index_3),
    .io_insts_issue_inst_rob_index_4    (_iq2_io_insts_issue_inst_rob_index_4),
    .io_insts_issue_inst_rob_index_5    (_iq2_io_insts_issue_inst_rob_index_5),
    .io_insts_issue_inst_alu_op_0       (_iq2_io_insts_issue_inst_alu_op_0),
    .io_insts_issue_inst_alu_op_1       (_iq2_io_insts_issue_inst_alu_op_1),
    .io_insts_issue_inst_alu_op_2       (_iq2_io_insts_issue_inst_alu_op_2),
    .io_insts_issue_inst_alu_op_3       (_iq2_io_insts_issue_inst_alu_op_3),
    .io_insts_issue_inst_alu_op_4       (_iq2_io_insts_issue_inst_alu_op_4),
    .io_insts_issue_inst_alu_op_5       (_iq2_io_insts_issue_inst_alu_op_5),
    .io_insts_issue_inst_alu_rs1_sel_0  (_iq2_io_insts_issue_inst_alu_rs1_sel_0),
    .io_insts_issue_inst_alu_rs1_sel_1  (_iq2_io_insts_issue_inst_alu_rs1_sel_1),
    .io_insts_issue_inst_alu_rs1_sel_2  (_iq2_io_insts_issue_inst_alu_rs1_sel_2),
    .io_insts_issue_inst_alu_rs1_sel_3  (_iq2_io_insts_issue_inst_alu_rs1_sel_3),
    .io_insts_issue_inst_alu_rs1_sel_4  (_iq2_io_insts_issue_inst_alu_rs1_sel_4),
    .io_insts_issue_inst_alu_rs1_sel_5  (_iq2_io_insts_issue_inst_alu_rs1_sel_5),
    .io_insts_issue_inst_alu_rs2_sel_0  (_iq2_io_insts_issue_inst_alu_rs2_sel_0),
    .io_insts_issue_inst_alu_rs2_sel_1  (_iq2_io_insts_issue_inst_alu_rs2_sel_1),
    .io_insts_issue_inst_alu_rs2_sel_2  (_iq2_io_insts_issue_inst_alu_rs2_sel_2),
    .io_insts_issue_inst_alu_rs2_sel_3  (_iq2_io_insts_issue_inst_alu_rs2_sel_3),
    .io_insts_issue_inst_alu_rs2_sel_4  (_iq2_io_insts_issue_inst_alu_rs2_sel_4),
    .io_insts_issue_inst_alu_rs2_sel_5  (_iq2_io_insts_issue_inst_alu_rs2_sel_5),
    .io_insts_issue_inst_pc_0           (_iq2_io_insts_issue_inst_pc_0),
    .io_insts_issue_inst_pc_1           (_iq2_io_insts_issue_inst_pc_1),
    .io_insts_issue_inst_pc_2           (_iq2_io_insts_issue_inst_pc_2),
    .io_insts_issue_inst_pc_3           (_iq2_io_insts_issue_inst_pc_3),
    .io_insts_issue_inst_pc_4           (_iq2_io_insts_issue_inst_pc_4),
    .io_insts_issue_inst_pc_5           (_iq2_io_insts_issue_inst_pc_5),
    .io_insts_issue_inst_br_type_0      (_iq2_io_insts_issue_inst_br_type_0),
    .io_insts_issue_inst_br_type_1      (_iq2_io_insts_issue_inst_br_type_1),
    .io_insts_issue_inst_br_type_2      (_iq2_io_insts_issue_inst_br_type_2),
    .io_insts_issue_inst_br_type_3      (_iq2_io_insts_issue_inst_br_type_3),
    .io_insts_issue_inst_br_type_4      (_iq2_io_insts_issue_inst_br_type_4),
    .io_insts_issue_inst_br_type_5      (_iq2_io_insts_issue_inst_br_type_5),
    .io_insts_issue_inst_predict_jump_0 (_iq2_io_insts_issue_inst_predict_jump_0),
    .io_insts_issue_inst_predict_jump_1 (_iq2_io_insts_issue_inst_predict_jump_1),
    .io_insts_issue_inst_predict_jump_2 (_iq2_io_insts_issue_inst_predict_jump_2),
    .io_insts_issue_inst_predict_jump_3 (_iq2_io_insts_issue_inst_predict_jump_3),
    .io_insts_issue_inst_predict_jump_4 (_iq2_io_insts_issue_inst_predict_jump_4),
    .io_insts_issue_inst_predict_jump_5 (_iq2_io_insts_issue_inst_predict_jump_5),
    .io_insts_issue_inst_pred_npc_0     (_iq2_io_insts_issue_inst_pred_npc_0),
    .io_insts_issue_inst_pred_npc_1     (_iq2_io_insts_issue_inst_pred_npc_1),
    .io_insts_issue_inst_pred_npc_2     (_iq2_io_insts_issue_inst_pred_npc_2),
    .io_insts_issue_inst_pred_npc_3     (_iq2_io_insts_issue_inst_pred_npc_3),
    .io_insts_issue_inst_pred_npc_4     (_iq2_io_insts_issue_inst_pred_npc_4),
    .io_insts_issue_inst_pred_npc_5     (_iq2_io_insts_issue_inst_pred_npc_5),
    .io_issue_req_0                     (_iq2_io_issue_req_0),
    .io_issue_req_1                     (_iq2_io_issue_req_1),
    .io_issue_req_2                     (_iq2_io_issue_req_2),
    .io_issue_req_3                     (_iq2_io_issue_req_3),
    .io_issue_req_4                     (_iq2_io_issue_req_4),
    .io_issue_req_5                     (_iq2_io_issue_req_5),
    .io_stall                           (_sel2_io_stall),
    .io_issue_ack_0                     (_iq2_io_issue_ack_0),
    .io_issue_ack_1                     (_iq2_io_issue_ack_1),
    .io_issue_ack_2                     (_iq2_io_issue_ack_2),
    .io_issue_ack_3                     (_iq2_io_issue_ack_3),
    .io_issue_ack_4                     (_iq2_io_issue_ack_4),
    .io_issue_ack_5                     (_iq2_io_issue_ack_5),
    .io_wake_preg                       (_sel2_io_wake_preg),
    .io_inst_issue_inst_prj             (_sel2_io_inst_issue_inst_prj),
    .io_inst_issue_inst_prk             (_sel2_io_inst_issue_inst_prk),
    .io_inst_issue_inst_rd_valid        (_sel2_io_inst_issue_inst_rd_valid),
    .io_inst_issue_inst_prd             (_sel2_io_inst_issue_inst_prd),
    .io_inst_issue_inst_imm             (_sel2_io_inst_issue_inst_imm),
    .io_inst_issue_inst_rob_index       (_sel2_io_inst_issue_inst_rob_index),
    .io_inst_issue_inst_alu_op          (_sel2_io_inst_issue_inst_alu_op),
    .io_inst_issue_inst_alu_rs1_sel     (_sel2_io_inst_issue_inst_alu_rs1_sel),
    .io_inst_issue_inst_alu_rs2_sel     (_sel2_io_inst_issue_inst_alu_rs2_sel),
    .io_inst_issue_inst_pc              (_sel2_io_inst_issue_inst_pc),
    .io_inst_issue_inst_br_type         (_sel2_io_inst_issue_inst_br_type),
    .io_inst_issue_inst_predict_jump    (_sel2_io_inst_issue_inst_predict_jump),
    .io_inst_issue_inst_pred_npc        (_sel2_io_inst_issue_inst_pred_npc),
    .io_inst_issue_valid                (_sel2_io_inst_issue_valid)
  );
  assign _ir_reg2_io_flush = _rob_io_predict_fail_cmt[7];
  IS_RF_Reg_1 ir_reg2 (
    .clock                        (clock),
    .reset                        (reset),
    .io_flush                     (_ir_reg2_io_flush),
    .io_inst_pack_IS_prj          (_sel2_io_inst_issue_inst_prj),
    .io_inst_pack_IS_prk          (_sel2_io_inst_issue_inst_prk),
    .io_inst_pack_IS_rd_valid     (_sel2_io_inst_issue_inst_rd_valid),
    .io_inst_pack_IS_prd          (_sel2_io_inst_issue_inst_prd),
    .io_inst_pack_IS_imm          (_sel2_io_inst_issue_inst_imm),
    .io_inst_pack_IS_rob_index    (_sel2_io_inst_issue_inst_rob_index),
    .io_inst_pack_IS_alu_op       (_sel2_io_inst_issue_inst_alu_op),
    .io_inst_pack_IS_alu_rs1_sel  (_sel2_io_inst_issue_inst_alu_rs1_sel),
    .io_inst_pack_IS_alu_rs2_sel  (_sel2_io_inst_issue_inst_alu_rs2_sel),
    .io_inst_pack_IS_pc           (_sel2_io_inst_issue_inst_pc),
    .io_inst_pack_IS_br_type      (_sel2_io_inst_issue_inst_br_type),
    .io_inst_pack_IS_predict_jump (_sel2_io_inst_issue_inst_predict_jump),
    .io_inst_pack_IS_pred_npc     (_sel2_io_inst_issue_inst_pred_npc),
    .io_inst_pack_IS_inst_valid   (_sel2_io_inst_issue_valid),
    .io_inst_pack_RF_prj          (_ir_reg2_io_inst_pack_RF_prj),
    .io_inst_pack_RF_prk          (_ir_reg2_io_inst_pack_RF_prk),
    .io_inst_pack_RF_rd_valid     (_ir_reg2_io_inst_pack_RF_rd_valid),
    .io_inst_pack_RF_prd          (_ir_reg2_io_inst_pack_RF_prd),
    .io_inst_pack_RF_imm          (_ir_reg2_io_inst_pack_RF_imm),
    .io_inst_pack_RF_rob_index    (_ir_reg2_io_inst_pack_RF_rob_index),
    .io_inst_pack_RF_alu_op       (_ir_reg2_io_inst_pack_RF_alu_op),
    .io_inst_pack_RF_alu_rs1_sel  (_ir_reg2_io_inst_pack_RF_alu_rs1_sel),
    .io_inst_pack_RF_alu_rs2_sel  (_ir_reg2_io_inst_pack_RF_alu_rs2_sel),
    .io_inst_pack_RF_pc           (_ir_reg2_io_inst_pack_RF_pc),
    .io_inst_pack_RF_br_type      (_ir_reg2_io_inst_pack_RF_br_type),
    .io_inst_pack_RF_predict_jump (_ir_reg2_io_inst_pack_RF_predict_jump),
    .io_inst_pack_RF_pred_npc     (_ir_reg2_io_inst_pack_RF_pred_npc),
    .io_inst_pack_RF_inst_valid   (_ir_reg2_io_inst_pack_RF_inst_valid)
  );
  assign _iq3_io_insts_dispatch_rob_index_0 = _rob_io_rob_index_dp_0;
  assign _iq3_io_insts_dispatch_rob_index_1 = _rob_io_rob_index_dp_1;
  assign _iq3_io_insts_dispatch_priv_vec_0 = _dr_reg_io_insts_pack_RN_priv_vec_0[9:0];
  assign _iq3_io_insts_dispatch_priv_vec_1 = _dr_reg_io_insts_pack_RN_priv_vec_1[9:0];
  assign _iq3_io_ld_mem_prd = _ls_ex_mem_reg_io_prd_MEM_2[5:0];
  assign _iq3_io_flush = _rob_io_predict_fail_cmt[6];
  Order_Issue_Queue iq3 (
    .clock                         (clock),
    .reset                         (reset),
    .io_insts_disp_valid_0         (_dp_io_insts_disp_valid_2_0),
    .io_insts_disp_valid_1         (_dp_io_insts_disp_valid_2_1),
    .io_insts_dispatch_prj_0       (_rename_io_prj_0),
    .io_insts_dispatch_prj_1       (_rename_io_prj_1),
    .io_insts_dispatch_prk_0       (_rename_io_prk_0),
    .io_insts_dispatch_prk_1       (_rename_io_prk_1),
    .io_insts_dispatch_rd_valid_0  (_dr_reg_io_insts_pack_RN_rd_valid_0),
    .io_insts_dispatch_rd_valid_1  (_dr_reg_io_insts_pack_RN_rd_valid_1),
    .io_insts_dispatch_prd_0       (inst_pack_RN_prd),
    .io_insts_dispatch_prd_1       (inst_pack_RN_1_prd),
    .io_insts_dispatch_imm_0       (_dr_reg_io_insts_pack_RN_imm_0),
    .io_insts_dispatch_imm_1       (_dr_reg_io_insts_pack_RN_imm_1),
    .io_insts_dispatch_rob_index_0 (_iq3_io_insts_dispatch_rob_index_0),
    .io_insts_dispatch_rob_index_1 (_iq3_io_insts_dispatch_rob_index_1),
    .io_insts_dispatch_priv_vec_0  (_iq3_io_insts_dispatch_priv_vec_0),
    .io_insts_dispatch_priv_vec_1  (_iq3_io_insts_dispatch_priv_vec_1),
    .io_insts_dispatch_alu_op_0    (_dr_reg_io_insts_pack_RN_alu_op_0),
    .io_insts_dispatch_alu_op_1    (_dr_reg_io_insts_pack_RN_alu_op_1),
    .io_prj_ready_0                (_rename_io_prj_ready_0),
    .io_prj_ready_1                (_rename_io_prj_ready_1),
    .io_prk_ready_0                (_rename_io_prk_ready_0),
    .io_prk_ready_1                (_rename_io_prk_ready_1),
    .io_wake_preg_0                (_ir_reg1_io_inst_pack_RF_prd),
    .io_wake_preg_1                (_ir_reg2_io_inst_pack_RF_prd),
    .io_wake_preg_2                (iq_inline_wake_preg_2),
    .io_wake_preg_3                (iq_mutual_wake_preg_3),
    .io_ld_mem_prd                 (_iq3_io_ld_mem_prd),
    .io_issue_ack                  (_iq3_io_issue_ack),
    .io_insts_issue_inst_prj       (_iq3_io_insts_issue_inst_prj),
    .io_insts_issue_inst_prk       (_iq3_io_insts_issue_inst_prk),
    .io_insts_issue_inst_rd_valid  (_iq3_io_insts_issue_inst_rd_valid),
    .io_insts_issue_inst_prd       (_iq3_io_insts_issue_inst_prd),
    .io_insts_issue_inst_imm       (_iq3_io_insts_issue_inst_imm),
    .io_insts_issue_inst_rob_index (_iq3_io_insts_issue_inst_rob_index),
    .io_insts_issue_inst_priv_vec  (_iq3_io_insts_issue_inst_priv_vec),
    .io_insts_issue_inst_alu_op    (_iq3_io_insts_issue_inst_alu_op),
    .io_issue_req                  (_iq3_io_issue_req),
    .io_full                       (_iq3_io_full),
    .io_stall                      (_iq4_io_stall_T),
    .io_flush                      (_iq3_io_flush),
    .io_dcache_miss                (_iq3_io_dcache_miss)
  );
  assign _sel3_io_stall = ~_iq3_io_issue_req | _mdu_io_busy_17 | sel3_io_stall_r;
  Order_Select sel3 (
    .io_insts_issue_inst_prj       (_iq3_io_insts_issue_inst_prj),
    .io_insts_issue_inst_prk       (_iq3_io_insts_issue_inst_prk),
    .io_insts_issue_inst_rd_valid  (_iq3_io_insts_issue_inst_rd_valid),
    .io_insts_issue_inst_prd       (_iq3_io_insts_issue_inst_prd),
    .io_insts_issue_inst_imm       (_iq3_io_insts_issue_inst_imm),
    .io_insts_issue_inst_rob_index (_iq3_io_insts_issue_inst_rob_index),
    .io_insts_issue_inst_priv_vec  (_iq3_io_insts_issue_inst_priv_vec),
    .io_insts_issue_inst_alu_op    (_iq3_io_insts_issue_inst_alu_op),
    .io_issue_req                  (_iq3_io_issue_req),
    .io_stall                      (_sel3_io_stall),
    .io_issue_ack                  (_iq3_io_issue_ack),
    .io_inst_issue_inst_prj        (_sel3_io_inst_issue_inst_prj),
    .io_inst_issue_inst_prk        (_sel3_io_inst_issue_inst_prk),
    .io_inst_issue_inst_rd_valid   (_sel3_io_inst_issue_inst_rd_valid),
    .io_inst_issue_inst_prd        (_sel3_io_inst_issue_inst_prd),
    .io_inst_issue_inst_imm        (_sel3_io_inst_issue_inst_imm),
    .io_inst_issue_inst_rob_index  (_sel3_io_inst_issue_inst_rob_index),
    .io_inst_issue_inst_priv_vec   (_sel3_io_inst_issue_inst_priv_vec),
    .io_inst_issue_inst_alu_op     (_sel3_io_inst_issue_inst_alu_op),
    .io_inst_issue_valid           (_sel3_io_inst_issue_valid)
  );
  assign _ir_reg3_io_flush = _rob_io_predict_fail_cmt[7];
  assign _ir_reg3_io_stall = _mdu_io_busy_17;
  IS_RF_Reg_2 ir_reg3 (
    .clock                      (clock),
    .reset                      (reset),
    .io_flush                   (_ir_reg3_io_flush),
    .io_stall                   (_ir_reg3_io_stall),
    .io_inst_pack_IS_prj        (_sel3_io_inst_issue_inst_prj),
    .io_inst_pack_IS_prk        (_sel3_io_inst_issue_inst_prk),
    .io_inst_pack_IS_rd_valid   (_sel3_io_inst_issue_inst_rd_valid),
    .io_inst_pack_IS_prd        (_sel3_io_inst_issue_inst_prd),
    .io_inst_pack_IS_imm        (_sel3_io_inst_issue_inst_imm),
    .io_inst_pack_IS_rob_index  (_sel3_io_inst_issue_inst_rob_index),
    .io_inst_pack_IS_priv_vec   (_sel3_io_inst_issue_inst_priv_vec),
    .io_inst_pack_IS_alu_op     (_sel3_io_inst_issue_inst_alu_op),
    .io_inst_pack_IS_inst_valid (_sel3_io_inst_issue_valid),
    .io_inst_pack_RF_prj        (_ir_reg3_io_inst_pack_RF_prj),
    .io_inst_pack_RF_prk        (_ir_reg3_io_inst_pack_RF_prk),
    .io_inst_pack_RF_rd_valid   (_ir_reg3_io_inst_pack_RF_rd_valid),
    .io_inst_pack_RF_prd        (_ir_reg3_io_inst_pack_RF_prd),
    .io_inst_pack_RF_imm        (_ir_reg3_io_inst_pack_RF_imm),
    .io_inst_pack_RF_rob_index  (_ir_reg3_io_inst_pack_RF_rob_index),
    .io_inst_pack_RF_priv_vec   (_ir_reg3_io_inst_pack_RF_priv_vec),
    .io_inst_pack_RF_alu_op     (_ir_reg3_io_inst_pack_RF_alu_op),
    .io_inst_pack_RF_inst_valid (_ir_reg3_io_inst_pack_RF_inst_valid)
  );
  assign _iq4_io_insts_dispatch_rob_index_0 = _rob_io_rob_index_dp_0;
  assign _iq4_io_insts_dispatch_rob_index_1 = _rob_io_rob_index_dp_1;
  assign _iq4_io_insts_dispatch_priv_vec_0 = _dr_reg_io_insts_pack_RN_priv_vec_0[12:10];
  assign _iq4_io_insts_dispatch_priv_vec_1 = _dr_reg_io_insts_pack_RN_priv_vec_1[12:10];
  assign _iq4_io_wake_preg_3 = _re_reg4_io_inst_pack_EX_prd;
  assign _iq4_io_is_store_cmt_num = _rob_io_is_store_num_cmt;
  assign _iq4_io_flush = _rob_io_predict_fail_cmt[6];
  Order_Issue_Queue_1 iq4 (
    .clock                         (clock),
    .reset                         (reset),
    .io_insts_disp_valid_0         (_dp_io_insts_disp_valid_3_0),
    .io_insts_disp_valid_1         (_dp_io_insts_disp_valid_3_1),
    .io_insts_dispatch_prj_0       (_rename_io_prj_0),
    .io_insts_dispatch_prj_1       (_rename_io_prj_1),
    .io_insts_dispatch_prk_0       (_rename_io_prk_0),
    .io_insts_dispatch_prk_1       (_rename_io_prk_1),
    .io_insts_dispatch_rd_valid_0  (_dr_reg_io_insts_pack_RN_rd_valid_0),
    .io_insts_dispatch_rd_valid_1  (_dr_reg_io_insts_pack_RN_rd_valid_1),
    .io_insts_dispatch_prd_0       (inst_pack_RN_prd),
    .io_insts_dispatch_prd_1       (inst_pack_RN_1_prd),
    .io_insts_dispatch_imm_0       (_dr_reg_io_insts_pack_RN_imm_0),
    .io_insts_dispatch_imm_1       (_dr_reg_io_insts_pack_RN_imm_1),
    .io_insts_dispatch_rob_index_0 (_iq4_io_insts_dispatch_rob_index_0),
    .io_insts_dispatch_rob_index_1 (_iq4_io_insts_dispatch_rob_index_1),
    .io_insts_dispatch_mem_type_0  (_dr_reg_io_insts_pack_RN_mem_type_0),
    .io_insts_dispatch_mem_type_1  (_dr_reg_io_insts_pack_RN_mem_type_1),
    .io_insts_dispatch_priv_vec_0  (_iq4_io_insts_dispatch_priv_vec_0),
    .io_insts_dispatch_priv_vec_1  (_iq4_io_insts_dispatch_priv_vec_1),
    .io_prj_ready_0                (_rename_io_prj_ready_0),
    .io_prj_ready_1                (_rename_io_prj_ready_1),
    .io_prk_ready_0                (_rename_io_prk_ready_0),
    .io_prk_ready_1                (_rename_io_prk_ready_1),
    .io_wake_preg_0                (_ir_reg1_io_inst_pack_RF_prd),
    .io_wake_preg_1                (_ir_reg2_io_inst_pack_RF_prd),
    .io_wake_preg_2                (iq_mutual_wake_preg_2),
    .io_wake_preg_3                (_iq4_io_wake_preg_3),
    .io_is_store_cmt_num           (_iq4_io_is_store_cmt_num),
    .io_rob_index_cmt              (_iq4_io_rob_index_cmt),
    .io_issue_ack                  (_iq4_io_issue_ack),
    .io_insts_issue_inst_prj       (_iq4_io_insts_issue_inst_prj),
    .io_insts_issue_inst_prk       (_iq4_io_insts_issue_inst_prk),
    .io_insts_issue_inst_rd_valid  (_iq4_io_insts_issue_inst_rd_valid),
    .io_insts_issue_inst_prd       (_iq4_io_insts_issue_inst_prd),
    .io_insts_issue_inst_imm       (_iq4_io_insts_issue_inst_imm),
    .io_insts_issue_inst_rob_index (_iq4_io_insts_issue_inst_rob_index),
    .io_insts_issue_inst_mem_type  (_iq4_io_insts_issue_inst_mem_type),
    .io_insts_issue_inst_priv_vec  (_iq4_io_insts_issue_inst_priv_vec),
    .io_issue_req                  (_iq4_io_issue_req),
    .io_full                       (_iq4_io_full),
    .io_stall                      (_iq4_io_stall_T),
    .io_flush                      (_iq4_io_flush)
  );
  assign _sel4_io_stall = ~_iq4_io_issue_req | _ir_reg4_io_stall_T_6 | sel4_io_stall_r;
  Order_Select_1 sel4 (
    .io_insts_issue_inst_prj       (_iq4_io_insts_issue_inst_prj),
    .io_insts_issue_inst_prk       (_iq4_io_insts_issue_inst_prk),
    .io_insts_issue_inst_rd_valid  (_iq4_io_insts_issue_inst_rd_valid),
    .io_insts_issue_inst_prd       (_iq4_io_insts_issue_inst_prd),
    .io_insts_issue_inst_imm       (_iq4_io_insts_issue_inst_imm),
    .io_insts_issue_inst_rob_index (_iq4_io_insts_issue_inst_rob_index),
    .io_insts_issue_inst_mem_type  (_iq4_io_insts_issue_inst_mem_type),
    .io_insts_issue_inst_priv_vec  (_iq4_io_insts_issue_inst_priv_vec),
    .io_issue_req                  (_iq4_io_issue_req),
    .io_stall                      (_sel4_io_stall),
    .io_issue_ack                  (_iq4_io_issue_ack),
    .io_inst_issue_inst_prj        (_sel4_io_inst_issue_inst_prj),
    .io_inst_issue_inst_prk        (_sel4_io_inst_issue_inst_prk),
    .io_inst_issue_inst_rd_valid   (_sel4_io_inst_issue_inst_rd_valid),
    .io_inst_issue_inst_prd        (_sel4_io_inst_issue_inst_prd),
    .io_inst_issue_inst_imm        (_sel4_io_inst_issue_inst_imm),
    .io_inst_issue_inst_rob_index  (_sel4_io_inst_issue_inst_rob_index),
    .io_inst_issue_inst_mem_type   (_sel4_io_inst_issue_inst_mem_type),
    .io_inst_issue_inst_priv_vec   (_sel4_io_inst_issue_inst_priv_vec),
    .io_inst_issue_valid           (_sel4_io_inst_issue_valid)
  );
  assign _ir_reg4_io_flush = _rob_io_predict_fail_cmt[7];
  assign _ir_reg4_io_forward_prj_en = _bypass_io_forward_prj_en_2;
  assign _ir_reg4_io_forward_prk_en = _bypass_io_forward_prk_en_2;
  assign _ir_reg4_io_forward_prj_data = _bypass_io_forward_prj_data_2;
  assign _ir_reg4_io_forward_prk_data = _bypass_io_forward_prk_data_2;
  LS_RF_EX_Reg ir_reg4 (
    .clock                      (clock),
    .reset                      (reset),
    .io_flush                   (_ir_reg4_io_flush),
    .io_stall                   (_ir_reg4_io_stall_T_6),
    .io_inst_pack_RF_prj        (_sel4_io_inst_issue_inst_prj),
    .io_inst_pack_RF_prk        (_sel4_io_inst_issue_inst_prk),
    .io_inst_pack_RF_rd_valid   (_sel4_io_inst_issue_inst_rd_valid),
    .io_inst_pack_RF_prd        (_sel4_io_inst_issue_inst_prd),
    .io_inst_pack_RF_imm        (_sel4_io_inst_issue_inst_imm),
    .io_inst_pack_RF_rob_index  (_sel4_io_inst_issue_inst_rob_index),
    .io_inst_pack_RF_mem_type   (_sel4_io_inst_issue_inst_mem_type),
    .io_inst_pack_RF_priv_vec   (_sel4_io_inst_issue_inst_priv_vec),
    .io_inst_pack_RF_inst_valid (_sel4_io_inst_issue_valid),
    .io_src1_RF                 (_ir_reg4_io_src1_RF),
    .io_src2_RF                 (_ir_reg4_io_src2_RF),
    .io_csr_rdata_RF            (_ir_reg4_io_csr_rdata_RF_T_5),
    .io_forward_prj_en          (_ir_reg4_io_forward_prj_en),
    .io_forward_prk_en          (_ir_reg4_io_forward_prk_en),
    .io_forward_prj_data        (_ir_reg4_io_forward_prj_data),
    .io_forward_prk_data        (_ir_reg4_io_forward_prk_data),
    .io_inst_pack_EX_prj        (_ir_reg4_io_inst_pack_EX_prj),
    .io_inst_pack_EX_prk        (_ir_reg4_io_inst_pack_EX_prk),
    .io_inst_pack_EX_rd_valid   (_ir_reg4_io_inst_pack_EX_rd_valid),
    .io_inst_pack_EX_prd        (_ir_reg4_io_inst_pack_EX_prd),
    .io_inst_pack_EX_imm        (_ir_reg4_io_inst_pack_EX_imm),
    .io_inst_pack_EX_rob_index  (_ir_reg4_io_inst_pack_EX_rob_index),
    .io_inst_pack_EX_mem_type   (_ir_reg4_io_inst_pack_EX_mem_type),
    .io_inst_pack_EX_priv_vec   (_ir_reg4_io_inst_pack_EX_priv_vec),
    .io_inst_pack_EX_inst_valid (_ir_reg4_io_inst_pack_EX_inst_valid),
    .io_src1_EX                 (_ir_reg4_io_src1_EX),
    .io_src2_EX                 (_ir_reg4_io_src2_EX),
    .io_csr_rdata_EX            (_ir_reg4_io_csr_rdata_EX)
  );
  assign _rf_io_prd_0 = _ew_reg1_io_inst_pack_WB_prd;
  assign _rf_io_prd_1 = _ew_reg2_io_inst_pack_WB_prd;
  assign _rf_io_prd_3 = _ew_reg4_io_inst_pack_WB_prd;
  assign _rf_io_wdata_0 = _ew_reg1_io_alu_out_WB;
  assign _rf_io_wdata_1 = _ew_reg2_io_alu_out_WB;
  assign _rf_io_wdata_3 = _ew_reg4_io_mem_rdata_WB;
  assign _rf_io_rf_we_0 = _ew_reg1_io_inst_pack_WB_rd_valid;
  assign _rf_io_rf_we_1 = _ew_reg2_io_inst_pack_WB_rd_valid;
  assign _rf_io_rf_we_3 =
    _ew_reg4_io_inst_pack_WB_rd_valid & ~(_ew_reg4_io_exception_WB[7]);
  Physical_Regfile rf (
    .clock         (clock),
    .reset         (reset),
    .io_prj_0      (_ir_reg1_io_inst_pack_RF_prj),
    .io_prj_1      (_ir_reg2_io_inst_pack_RF_prj),
    .io_prj_2      (_ir_reg3_io_inst_pack_RF_prj),
    .io_prj_3      (_sel4_io_inst_issue_inst_prj),
    .io_prk_0      (_ir_reg1_io_inst_pack_RF_prk),
    .io_prk_1      (_ir_reg2_io_inst_pack_RF_prk),
    .io_prk_2      (_ir_reg3_io_inst_pack_RF_prk),
    .io_prk_3      (_sel4_io_inst_issue_inst_prk),
    .io_prj_data_0 (_rf_io_prj_data_0),
    .io_prj_data_1 (_rf_io_prj_data_1),
    .io_prj_data_2 (_rf_io_prj_data_2),
    .io_prj_data_3 (_ir_reg4_io_src1_RF),
    .io_prk_data_0 (_rf_io_prk_data_0),
    .io_prk_data_1 (_rf_io_prk_data_1),
    .io_prk_data_2 (_rf_io_prk_data_2),
    .io_prk_data_3 (_ir_reg4_io_src2_RF),
    .io_prd_0      (_rf_io_prd_0),
    .io_prd_1      (_rf_io_prd_1),
    .io_prd_2      (_rf_io_prd_2),
    .io_prd_3      (_rf_io_prd_3),
    .io_wdata_0    (_rf_io_wdata_0),
    .io_wdata_1    (_rf_io_wdata_1),
    .io_wdata_2    (_rf_io_wdata_2),
    .io_wdata_3    (_rf_io_wdata_3),
    .io_rf_we_0    (_rf_io_rf_we_0),
    .io_rf_we_1    (_rf_io_rf_we_1),
    .io_rf_we_2    (_rf_io_rf_we_2),
    .io_rf_we_3    (_rf_io_rf_we_3)
  );
  assign _csr_rf_io_raddr = _ir_reg3_io_inst_pack_RF_imm[13:0];
  assign _csr_rf_io_we = _rob_io_csr_we_cmt;
  assign _csr_rf_io_pc_exp = _rob_io_pred_pc_cmt;
  CSR_Regfile csr_rf (
    .clock            (clock),
    .reset            (reset),
    .io_raddr         (_csr_rf_io_raddr),
    .io_rdata         (_csr_rf_io_rdata),
    .io_waddr         (_csr_rf_io_waddr),
    .io_we            (_csr_rf_io_we),
    .io_wdata         (_csr_rf_io_wdata),
    .io_exception     (_csr_rf_io_exception),
    .io_badv_exp      (_csr_rf_io_badv_exp),
    .io_is_eret       (_csr_rf_io_is_eret),
    .io_pc_exp        (_csr_rf_io_pc_exp),
    .io_eentry_global (_csr_rf_io_eentry_global),
    .io_interrupt_vec (_csr_rf_io_interrupt_vec),
    .io_crmd_trans    (_csr_rf_io_crmd_trans)
  );
  Stable_Counter stable_cnt (
    .clock    (clock),
    .reset    (reset),
    .io_value (_stable_cnt_io_value)
  );
  assign _re_reg1_io_flush = _rob_io_predict_fail_cmt[8];
  RF_EX_Reg re_reg1 (
    .clock                       (clock),
    .reset                       (reset),
    .io_flush                    (_re_reg1_io_flush),
    .io_inst_pack_RF_prj         (_ir_reg1_io_inst_pack_RF_prj),
    .io_inst_pack_RF_prk         (_ir_reg1_io_inst_pack_RF_prk),
    .io_inst_pack_RF_rd_valid    (_ir_reg1_io_inst_pack_RF_rd_valid),
    .io_inst_pack_RF_prd         (_ir_reg1_io_inst_pack_RF_prd),
    .io_inst_pack_RF_imm         (_ir_reg1_io_inst_pack_RF_imm),
    .io_inst_pack_RF_rob_index   (_ir_reg1_io_inst_pack_RF_rob_index),
    .io_inst_pack_RF_alu_op      (_ir_reg1_io_inst_pack_RF_alu_op),
    .io_inst_pack_RF_alu_rs1_sel (_ir_reg1_io_inst_pack_RF_alu_rs1_sel),
    .io_inst_pack_RF_alu_rs2_sel (_ir_reg1_io_inst_pack_RF_alu_rs2_sel),
    .io_inst_pack_RF_pc          (_ir_reg1_io_inst_pack_RF_pc),
    .io_inst_pack_RF_inst_valid  (_ir_reg1_io_inst_pack_RF_inst_valid),
    .io_src1_RF                  (_rf_io_prj_data_0),
    .io_src2_RF                  (_rf_io_prk_data_0),
    .io_inst_pack_EX_prj         (_re_reg1_io_inst_pack_EX_prj),
    .io_inst_pack_EX_prk         (_re_reg1_io_inst_pack_EX_prk),
    .io_inst_pack_EX_rd_valid    (_re_reg1_io_inst_pack_EX_rd_valid),
    .io_inst_pack_EX_prd         (_re_reg1_io_inst_pack_EX_prd),
    .io_inst_pack_EX_imm         (_re_reg1_io_inst_pack_EX_imm),
    .io_inst_pack_EX_rob_index   (_re_reg1_io_inst_pack_EX_rob_index),
    .io_inst_pack_EX_alu_op      (_re_reg1_io_inst_pack_EX_alu_op),
    .io_inst_pack_EX_alu_rs1_sel (_re_reg1_io_inst_pack_EX_alu_rs1_sel),
    .io_inst_pack_EX_alu_rs2_sel (_re_reg1_io_inst_pack_EX_alu_rs2_sel),
    .io_inst_pack_EX_pc          (_re_reg1_io_inst_pack_EX_pc),
    .io_inst_pack_EX_inst_valid  (_re_reg1_io_inst_pack_EX_inst_valid),
    .io_src1_EX                  (_re_reg1_io_src1_EX),
    .io_src2_EX                  (_re_reg1_io_src2_EX)
  );
  assign _re_reg2_io_flush = _rob_io_predict_fail_cmt[8];
  RF_EX_Reg_1 re_reg2 (
    .clock                        (clock),
    .reset                        (reset),
    .io_flush                     (_re_reg2_io_flush),
    .io_inst_pack_RF_prj          (_ir_reg2_io_inst_pack_RF_prj),
    .io_inst_pack_RF_prk          (_ir_reg2_io_inst_pack_RF_prk),
    .io_inst_pack_RF_rd_valid     (_ir_reg2_io_inst_pack_RF_rd_valid),
    .io_inst_pack_RF_prd          (_ir_reg2_io_inst_pack_RF_prd),
    .io_inst_pack_RF_imm          (_ir_reg2_io_inst_pack_RF_imm),
    .io_inst_pack_RF_rob_index    (_ir_reg2_io_inst_pack_RF_rob_index),
    .io_inst_pack_RF_alu_op       (_ir_reg2_io_inst_pack_RF_alu_op),
    .io_inst_pack_RF_alu_rs1_sel  (_ir_reg2_io_inst_pack_RF_alu_rs1_sel),
    .io_inst_pack_RF_alu_rs2_sel  (_ir_reg2_io_inst_pack_RF_alu_rs2_sel),
    .io_inst_pack_RF_pc           (_ir_reg2_io_inst_pack_RF_pc),
    .io_inst_pack_RF_br_type      (_ir_reg2_io_inst_pack_RF_br_type),
    .io_inst_pack_RF_predict_jump (_ir_reg2_io_inst_pack_RF_predict_jump),
    .io_inst_pack_RF_pred_npc     (_ir_reg2_io_inst_pack_RF_pred_npc),
    .io_inst_pack_RF_inst_valid   (_ir_reg2_io_inst_pack_RF_inst_valid),
    .io_src1_RF                   (_rf_io_prj_data_1),
    .io_src2_RF                   (_rf_io_prk_data_1),
    .io_inst_pack_EX_prj          (_re_reg2_io_inst_pack_EX_prj),
    .io_inst_pack_EX_prk          (_re_reg2_io_inst_pack_EX_prk),
    .io_inst_pack_EX_rd_valid     (_re_reg2_io_inst_pack_EX_rd_valid),
    .io_inst_pack_EX_prd          (_re_reg2_io_inst_pack_EX_prd),
    .io_inst_pack_EX_imm          (_re_reg2_io_inst_pack_EX_imm),
    .io_inst_pack_EX_rob_index    (_re_reg2_io_inst_pack_EX_rob_index),
    .io_inst_pack_EX_alu_op       (_re_reg2_io_inst_pack_EX_alu_op),
    .io_inst_pack_EX_alu_rs1_sel  (_re_reg2_io_inst_pack_EX_alu_rs1_sel),
    .io_inst_pack_EX_alu_rs2_sel  (_re_reg2_io_inst_pack_EX_alu_rs2_sel),
    .io_inst_pack_EX_pc           (_re_reg2_io_inst_pack_EX_pc),
    .io_inst_pack_EX_br_type      (_re_reg2_io_inst_pack_EX_br_type),
    .io_inst_pack_EX_predict_jump (_re_reg2_io_inst_pack_EX_predict_jump),
    .io_inst_pack_EX_pred_npc     (_re_reg2_io_inst_pack_EX_pred_npc),
    .io_inst_pack_EX_inst_valid   (_re_reg2_io_inst_pack_EX_inst_valid),
    .io_src1_EX                   (_re_reg2_io_src1_EX),
    .io_src2_EX                   (_re_reg2_io_src2_EX)
  );
  assign _re_reg3_io_flush = _rob_io_predict_fail_cmt[8];
  assign _re_reg3_io_stall = _mdu_io_busy_18;
  RF_EX_Reg_2 re_reg3 (
    .clock                      (clock),
    .reset                      (reset),
    .io_flush                   (_re_reg3_io_flush),
    .io_stall                   (_re_reg3_io_stall),
    .io_inst_pack_RF_rd_valid   (_ir_reg3_io_inst_pack_RF_rd_valid),
    .io_inst_pack_RF_prd        (_ir_reg3_io_inst_pack_RF_prd),
    .io_inst_pack_RF_imm        (_ir_reg3_io_inst_pack_RF_imm),
    .io_inst_pack_RF_rob_index  (_ir_reg3_io_inst_pack_RF_rob_index),
    .io_inst_pack_RF_priv_vec   (_ir_reg3_io_inst_pack_RF_priv_vec),
    .io_inst_pack_RF_alu_op     (_ir_reg3_io_inst_pack_RF_alu_op),
    .io_inst_pack_RF_inst_valid (_ir_reg3_io_inst_pack_RF_inst_valid),
    .io_src1_RF                 (_rf_io_prj_data_2),
    .io_src2_RF                 (_rf_io_prk_data_2),
    .io_csr_rdata_RF            (_csr_rf_io_rdata),
    .io_inst_pack_EX_rd_valid   (_re_reg3_io_inst_pack_EX_rd_valid),
    .io_inst_pack_EX_prd        (_re_reg3_io_inst_pack_EX_prd),
    .io_inst_pack_EX_imm        (_re_reg3_io_inst_pack_EX_imm),
    .io_inst_pack_EX_rob_index  (_re_reg3_io_inst_pack_EX_rob_index),
    .io_inst_pack_EX_priv_vec   (_re_reg3_io_inst_pack_EX_priv_vec),
    .io_inst_pack_EX_alu_op     (_re_reg3_io_inst_pack_EX_alu_op),
    .io_inst_pack_EX_inst_valid (_re_reg3_io_inst_pack_EX_inst_valid),
    .io_src1_EX                 (_re_reg3_io_src1_EX),
    .io_src2_EX                 (_re_reg3_io_src2_EX),
    .io_csr_rdata_EX            (_re_reg3_io_csr_rdata_EX)
  );
  assign _re_reg4_io_flush =
    _rob_io_predict_fail_cmt[8] | ~_re_reg4_io_stall_T_2 & _sb_io_st_cmt_valid
    & (|(_ir_reg4_io_inst_pack_EX_mem_type[4:3]));
  RF_EX_Reg_3 re_reg4 (
    .clock                      (clock),
    .reset                      (reset),
    .io_flush                   (_re_reg4_io_flush),
    .io_stall                   (_re_reg4_io_stall_T_2),
    .io_inst_pack_RF_rd_valid   (_ir_reg4_io_inst_pack_EX_rd_valid),
    .io_inst_pack_RF_prd        (_ir_reg4_io_inst_pack_EX_prd),
    .io_inst_pack_RF_imm        (_ir_reg4_io_inst_pack_EX_imm),
    .io_inst_pack_RF_rob_index  (_ir_reg4_io_inst_pack_EX_rob_index),
    .io_inst_pack_RF_mem_type   (_ir_reg4_io_inst_pack_EX_mem_type),
    .io_inst_pack_RF_priv_vec   (_ir_reg4_io_inst_pack_EX_priv_vec),
    .io_inst_pack_RF_inst_valid (_ir_reg4_io_inst_pack_EX_inst_valid),
    .io_src1_RF                 (_re_reg4_io_src1_RF_T_1),
    .io_src2_RF                 (_re_reg4_io_src2_RF_T),
    .io_inst_pack_EX_rd_valid   (_re_reg4_io_inst_pack_EX_rd_valid),
    .io_inst_pack_EX_prd        (_re_reg4_io_inst_pack_EX_prd),
    .io_inst_pack_EX_imm        (_re_reg4_io_inst_pack_EX_imm),
    .io_inst_pack_EX_rob_index  (_re_reg4_io_inst_pack_EX_rob_index),
    .io_inst_pack_EX_mem_type   (_re_reg4_io_inst_pack_EX_mem_type),
    .io_inst_pack_EX_priv_vec   (_re_reg4_io_inst_pack_EX_priv_vec),
    .io_inst_pack_EX_inst_valid (_re_reg4_io_inst_pack_EX_inst_valid),
    .io_src1_EX                 (_re_reg4_io_src1_EX),
    .io_src2_EX                 (_re_reg4_io_src2_EX)
  );
  assign _alu1_io_src2 = _GEN[_re_reg1_io_inst_pack_EX_alu_rs2_sel];
  ALU alu1 (
    .io_src1    (_alu1_io_src1_T_2),
    .io_src2    (_alu1_io_src2),
    .io_alu_op  (_re_reg1_io_inst_pack_EX_alu_op),
    .io_alu_out (_alu1_io_alu_out)
  );
  assign _ew_reg1_io_flush = _rob_io_predict_fail_cmt[9];
  FU1_EX_WB_Reg ew_reg1 (
    .clock                      (clock),
    .reset                      (reset),
    .io_flush                   (_ew_reg1_io_flush),
    .io_inst_pack_EX_rd_valid   (_re_reg1_io_inst_pack_EX_rd_valid),
    .io_inst_pack_EX_prd        (_re_reg1_io_inst_pack_EX_prd),
    .io_inst_pack_EX_rob_index  (_re_reg1_io_inst_pack_EX_rob_index),
    .io_inst_pack_EX_inst_valid (_re_reg1_io_inst_pack_EX_inst_valid),
    .io_alu_out_EX              (_alu1_io_alu_out),
    .io_inst_pack_WB_rd_valid   (_ew_reg1_io_inst_pack_WB_rd_valid),
    .io_inst_pack_WB_prd        (_ew_reg1_io_inst_pack_WB_prd),
    .io_inst_pack_WB_rob_index  (_ew_reg1_io_inst_pack_WB_rob_index),
    .io_inst_pack_WB_inst_valid (_ew_reg1_io_inst_pack_WB_inst_valid),
    .io_alu_out_WB              (_ew_reg1_io_alu_out_WB)
  );
  assign _alu2_io_src2 = _GEN_0[_re_reg2_io_inst_pack_EX_alu_rs2_sel];
  ALU alu2 (
    .io_src1    (_alu2_io_src1_T_2),
    .io_src2    (_alu2_io_src2),
    .io_alu_op  (_re_reg2_io_inst_pack_EX_alu_op),
    .io_alu_out (_alu2_io_alu_out)
  );
  Branch br (
    .io_br_type       (_re_reg2_io_inst_pack_EX_br_type),
    .io_src1          (_br_io_src1_T),
    .io_src2          (_br_io_src2_T),
    .io_pc_ex         (_re_reg2_io_inst_pack_EX_pc),
    .io_imm_ex        (_re_reg2_io_inst_pack_EX_imm),
    .io_predict_jump  (_re_reg2_io_inst_pack_EX_predict_jump),
    .io_pred_npc      (_re_reg2_io_inst_pack_EX_pred_npc),
    .io_real_jump     (_br_io_real_jump),
    .io_predict_fail  (_br_io_predict_fail),
    .io_branch_target (_br_io_branch_target)
  );
  assign _ew_reg2_io_flush = _rob_io_predict_fail_cmt[9];
  FU2_EX_WB_Reg ew_reg2 (
    .clock                      (clock),
    .reset                      (reset),
    .io_flush                   (_ew_reg2_io_flush),
    .io_inst_pack_EX_rd_valid   (_re_reg2_io_inst_pack_EX_rd_valid),
    .io_inst_pack_EX_prd        (_re_reg2_io_inst_pack_EX_prd),
    .io_inst_pack_EX_rob_index  (_re_reg2_io_inst_pack_EX_rob_index),
    .io_inst_pack_EX_inst_valid (_re_reg2_io_inst_pack_EX_inst_valid),
    .io_alu_out_EX              (_alu2_io_alu_out),
    .io_predict_fail_EX         (_br_io_predict_fail),
    .io_branch_target_EX        (_br_io_branch_target),
    .io_real_jump_EX            (_br_io_real_jump),
    .io_inst_pack_WB_rd_valid   (_ew_reg2_io_inst_pack_WB_rd_valid),
    .io_inst_pack_WB_prd        (_ew_reg2_io_inst_pack_WB_prd),
    .io_inst_pack_WB_rob_index  (_ew_reg2_io_inst_pack_WB_rob_index),
    .io_inst_pack_WB_inst_valid (_ew_reg2_io_inst_pack_WB_inst_valid),
    .io_alu_out_WB              (_ew_reg2_io_alu_out_WB),
    .io_predict_fail_WB         (_ew_reg2_io_predict_fail_WB),
    .io_branch_target_WB        (_ew_reg2_io_branch_target_WB),
    .io_real_jump_WB            (_ew_reg2_io_real_jump_WB)
  );
  assign _mdu_io_md_op = {1'h0, _re_reg3_io_inst_pack_EX_alu_op};
  MDU mdu (
    .clock      (clock),
    .reset      (reset),
    .io_src1    (_re_reg3_io_src1_EX),
    .io_src2    (_re_reg3_io_src2_EX),
    .io_md_op   (_mdu_io_md_op),
    .io_mul_out (_mdu_io_mul_out),
    .io_div_out (_mdu_io_div_out),
    .io_busy_16 (_mdu_io_busy_16),
    .io_busy_17 (_mdu_io_busy_17),
    .io_busy_18 (_mdu_io_busy_18),
    .io_busy_19 (_mdu_io_busy_19),
    .io_busy_20 (_mdu_io_busy_20)
  );
  assign _md_ex1_ex2_reg_io_flush = _rob_io_predict_fail_cmt[6];
  MD_EX1_EX2_Reg md_ex1_ex2_reg (
    .clock                       (clock),
    .reset                       (reset),
    .io_flush                    (_md_ex1_ex2_reg_io_flush),
    .io_stall                    (_mdu_io_busy_19),
    .io_inst_pack_EX1_rd_valid   (_re_reg3_io_inst_pack_EX_rd_valid),
    .io_inst_pack_EX1_prd        (_re_reg3_io_inst_pack_EX_prd),
    .io_inst_pack_EX1_rob_index  (_re_reg3_io_inst_pack_EX_rob_index),
    .io_inst_pack_EX1_priv_vec   (_re_reg3_io_inst_pack_EX_priv_vec),
    .io_inst_pack_EX1_alu_op     (_re_reg3_io_inst_pack_EX_alu_op),
    .io_inst_pack_EX1_inst_valid (_re_reg3_io_inst_pack_EX_inst_valid),
    .io_csr_wdata_EX1            (csr_wdata),
    .io_csr_rdata_EX1            (_re_reg3_io_csr_rdata_EX),
    .io_inst_pack_EX2_rd_valid   (_md_ex1_ex2_reg_io_inst_pack_EX2_rd_valid),
    .io_inst_pack_EX2_prd        (_md_ex1_ex2_reg_io_inst_pack_EX2_prd),
    .io_inst_pack_EX2_rob_index  (_md_ex1_ex2_reg_io_inst_pack_EX2_rob_index),
    .io_inst_pack_EX2_priv_vec   (_md_ex1_ex2_reg_io_inst_pack_EX2_priv_vec),
    .io_inst_pack_EX2_alu_op     (_md_ex1_ex2_reg_io_inst_pack_EX2_alu_op),
    .io_inst_pack_EX2_inst_valid (_md_ex1_ex2_reg_io_inst_pack_EX2_inst_valid),
    .io_csr_wdata_EX2            (_md_ex1_ex2_reg_io_csr_wdata_EX2),
    .io_csr_rdata_EX2            (_md_ex1_ex2_reg_io_csr_rdata_EX2)
  );
  assign _md_ex2_ex3_reg_io_flush = _rob_io_predict_fail_cmt[6];
  MD_EX1_EX2_Reg md_ex2_ex3_reg (
    .clock                       (clock),
    .reset                       (reset),
    .io_flush                    (_md_ex2_ex3_reg_io_flush),
    .io_stall                    (_mdu_io_busy_20),
    .io_inst_pack_EX1_rd_valid   (_md_ex1_ex2_reg_io_inst_pack_EX2_rd_valid),
    .io_inst_pack_EX1_prd        (_md_ex1_ex2_reg_io_inst_pack_EX2_prd),
    .io_inst_pack_EX1_rob_index  (_md_ex1_ex2_reg_io_inst_pack_EX2_rob_index),
    .io_inst_pack_EX1_priv_vec   (_md_ex1_ex2_reg_io_inst_pack_EX2_priv_vec),
    .io_inst_pack_EX1_alu_op     (_md_ex1_ex2_reg_io_inst_pack_EX2_alu_op),
    .io_inst_pack_EX1_inst_valid (_md_ex1_ex2_reg_io_inst_pack_EX2_inst_valid),
    .io_csr_wdata_EX1            (_md_ex1_ex2_reg_io_csr_wdata_EX2),
    .io_csr_rdata_EX1            (_md_ex1_ex2_reg_io_csr_rdata_EX2),
    .io_inst_pack_EX2_rd_valid   (_md_ex2_ex3_reg_io_inst_pack_EX2_rd_valid),
    .io_inst_pack_EX2_prd        (_md_ex2_ex3_reg_io_inst_pack_EX2_prd),
    .io_inst_pack_EX2_rob_index  (_md_ex2_ex3_reg_io_inst_pack_EX2_rob_index),
    .io_inst_pack_EX2_priv_vec   (_md_ex2_ex3_reg_io_inst_pack_EX2_priv_vec),
    .io_inst_pack_EX2_alu_op     (_md_ex2_ex3_reg_io_inst_pack_EX2_alu_op),
    .io_inst_pack_EX2_inst_valid (_md_ex2_ex3_reg_io_inst_pack_EX2_inst_valid),
    .io_csr_wdata_EX2            (_md_ex2_ex3_reg_io_csr_wdata_EX2),
    .io_csr_rdata_EX2            (_md_ex2_ex3_reg_io_csr_rdata_EX2)
  );
  assign _ew_reg3_io_flush = _rob_io_predict_fail_cmt[9] | _mdu_io_busy_19;
  MD_EX_WB_Reg ew_reg3 (
    .clock                      (clock),
    .reset                      (reset),
    .io_flush                   (_ew_reg3_io_flush),
    .io_inst_pack_EX_rd_valid   (_md_ex2_ex3_reg_io_inst_pack_EX2_rd_valid),
    .io_inst_pack_EX_prd        (_md_ex2_ex3_reg_io_inst_pack_EX2_prd),
    .io_inst_pack_EX_rob_index  (_md_ex2_ex3_reg_io_inst_pack_EX2_rob_index),
    .io_inst_pack_EX_inst_valid (_md_ex2_ex3_reg_io_inst_pack_EX2_inst_valid),
    .io_md_out_EX               (_ew_reg3_io_md_out_EX_T_4),
    .io_csr_wdata_EX            (_md_ex2_ex3_reg_io_csr_wdata_EX2),
    .io_inst_pack_WB_rd_valid   (_rf_io_rf_we_2),
    .io_inst_pack_WB_prd        (_rf_io_prd_2),
    .io_inst_pack_WB_rob_index  (_ew_reg3_io_inst_pack_WB_rob_index),
    .io_inst_pack_WB_inst_valid (_ew_reg3_io_inst_pack_WB_inst_valid),
    .io_md_out_WB               (_rf_io_wdata_2),
    .io_csr_wdata_WB            (_ew_reg3_io_csr_wdata_WB)
  );
  Exception_LS exception_ls (
    .io_addr_EX      (_re_reg4_io_src1_EX),
    .io_mem_type_EX  (_re_reg4_io_inst_pack_EX_mem_type),
    .io_exception_ls (_exception_ls_io_exception_ls)
  );
  assign _mmu_io_d_vaddr = 32'(_re_reg4_io_src1_RF_T + _ir_reg4_io_csr_rdata_EX);
  MMU mmu (
    .clock             (clock),
    .io_csr_crmd_trans (_csr_rf_io_crmd_trans),
    .io_i_vaddr        (_pc_io_pc_PF_7),
    .io_i_paddr        (_mmu_io_i_paddr),
    .io_d_vaddr        (_mmu_io_d_vaddr),
    .io_d_paddr        (_mmu_io_d_paddr),
    .io_d_uncache      (_mmu_io_d_uncache),
    .io_d_stall        (_re_reg4_io_stall_T_2)
  );
  assign _sb_io_is_store_num_cmt = _rob_io_is_store_num_cmt;
  assign _sb_io_dcache_miss = _dcache_io_cache_miss_MEM_4;
  assign _sb_io_flush = _rob_io_predict_fail_cmt[6];
  assign _sb_io_em_stall = _dcache_io_cache_miss_MEM_4;
  SB sb (
    .clock               (clock),
    .reset               (reset),
    .io_full             (_sb_io_full),
    .io_addr_ex          (_mmu_io_d_paddr),
    .io_st_data_ex       (_re_reg4_io_src2_EX),
    .io_mem_type_ex      (_sb_io_mem_type_ex_T),
    .io_uncache_ex       (_mmu_io_d_uncache),
    .io_is_store_num_cmt (_sb_io_is_store_num_cmt),
    .io_st_cmt_valid     (_sb_io_st_cmt_valid),
    .io_dcache_miss      (_sb_io_dcache_miss),
    .io_st_addr_cmt      (_sb_io_st_addr_cmt),
    .io_st_data_cmt      (_sb_io_st_data_cmt),
    .io_st_wlen_cmt      (_sb_io_st_wlen_cmt),
    .io_is_uncache_cmt   (_sb_io_is_uncache_cmt),
    .io_flush            (_sb_io_flush),
    .io_ld_data_mem      (_sb_io_ld_data_mem),
    .io_ld_hit_0         (_sb_io_ld_hit_0),
    .io_ld_hit_1         (_sb_io_ld_hit_1),
    .io_ld_hit_2         (_sb_io_ld_hit_2),
    .io_ld_hit_3         (_sb_io_ld_hit_3),
    .io_em_stall         (_sb_io_em_stall)
  );
  DCache dcache (
    .clock               (clock),
    .reset               (reset),
    .io_addr_RF          (_dcache_io_addr_RF_T),
    .io_mem_type_RF      (_dcache_io_mem_type_RF_T_6),
    .io_wdata_RF         (_dcache_io_wdata_RF_T),
    .io_cache_miss_MEM_3 (_dcache_io_cache_miss_MEM_3),
    .io_cache_miss_MEM_4 (_dcache_io_cache_miss_MEM_4),
    .io_rdata_MEM        (_dcache_io_rdata_MEM),
    .io_cache_miss_iq_2  (_iq3_io_dcache_miss),
    .io_d_araddr         (_arb_io_d_araddr),
    .io_d_rvalid         (_arb_io_d_rvalid),
    .io_d_rready         (_arb_io_d_rready),
    .io_d_rdata          (_arb_io_d_rdata),
    .io_d_rlast          (_arb_io_d_rlast),
    .io_d_awaddr         (_arb_io_d_awaddr),
    .io_d_wdata          (_arb_io_d_wdata),
    .io_d_wvalid         (_arb_io_d_wvalid),
    .io_d_wready         (_arb_io_d_wready),
    .io_d_wlast          (_arb_io_d_wlast),
    .io_d_bvalid         (_arb_io_d_bvalid),
    .io_d_bready         (_arb_io_d_bready)
  );
  assign _ls_ex_mem_reg_io_flush =
    _rob_io_predict_fail_cmt[6] | ~_dcache_io_cache_miss_MEM_4 & _sb_io_full
    & _re_reg4_io_inst_pack_EX_mem_type[4];
  assign _ls_ex_mem_reg_io_prd_EX_2 = {48'h0, _re_reg4_io_inst_pack_EX_prd};
  LS_EX_MEM_Reg ls_ex_mem_reg (
    .clock                       (clock),
    .reset                       (reset),
    .io_flush                    (_ls_ex_mem_reg_io_flush),
    .io_stall                    (_dcache_io_cache_miss_MEM_4),
    .io_inst_pack_EX_rd_valid    (_re_reg4_io_inst_pack_EX_rd_valid),
    .io_inst_pack_EX_prd         (_re_reg4_io_inst_pack_EX_prd),
    .io_inst_pack_EX_rob_index   (_re_reg4_io_inst_pack_EX_rob_index),
    .io_inst_pack_EX_mem_type    (_re_reg4_io_inst_pack_EX_mem_type),
    .io_inst_pack_EX_priv_vec    (_re_reg4_io_inst_pack_EX_priv_vec),
    .io_inst_pack_EX_inst_valid  (_re_reg4_io_inst_pack_EX_inst_valid),
    .io_src1_EX                  (_re_reg4_io_src1_EX),
    .io_prd_EX_2                 (_ls_ex_mem_reg_io_prd_EX_2),
    .io_exception_EX             (exception_EX),
    .io_inst_pack_MEM_rd_valid   (_ls_ex_mem_reg_io_inst_pack_MEM_rd_valid),
    .io_inst_pack_MEM_prd        (_ls_ex_mem_reg_io_inst_pack_MEM_prd),
    .io_inst_pack_MEM_rob_index  (_ls_ex_mem_reg_io_inst_pack_MEM_rob_index),
    .io_inst_pack_MEM_mem_type   (_ls_ex_mem_reg_io_inst_pack_MEM_mem_type),
    .io_inst_pack_MEM_priv_vec   (_ls_ex_mem_reg_io_inst_pack_MEM_priv_vec),
    .io_inst_pack_MEM_inst_valid (_ls_ex_mem_reg_io_inst_pack_MEM_inst_valid),
    .io_src1_MEM                 (_ls_ex_mem_reg_io_src1_MEM),
    .io_llbit_MEM                (_ls_ex_mem_reg_io_llbit_MEM),
    .io_prd_MEM_2                (_ls_ex_mem_reg_io_prd_MEM_2),
    .io_exception_MEM            (_ls_ex_mem_reg_io_exception_MEM)
  );
  assign _ew_reg4_io_flush = _rob_io_predict_fail_cmt[9] | _dcache_io_cache_miss_MEM_3;
  LS_EX2_WB_Reg ew_reg4 (
    .clock                       (clock),
    .reset                       (reset),
    .io_flush                    (_ew_reg4_io_flush),
    .io_inst_pack_EX2_rd_valid   (_ls_ex_mem_reg_io_inst_pack_MEM_rd_valid),
    .io_inst_pack_EX2_prd        (_ls_ex_mem_reg_io_inst_pack_MEM_prd),
    .io_inst_pack_EX2_rob_index  (_ls_ex_mem_reg_io_inst_pack_MEM_rob_index),
    .io_inst_pack_EX2_inst_valid (_ls_ex_mem_reg_io_inst_pack_MEM_inst_valid),
    .io_vaddr_EX2                (_ls_ex_mem_reg_io_src1_MEM),
    .io_exception_EX2            (_ls_ex_mem_reg_io_exception_MEM),
    .io_mem_rdata_EX2            (ls_wb_data),
    .io_inst_pack_WB_rd_valid    (_ew_reg4_io_inst_pack_WB_rd_valid),
    .io_inst_pack_WB_prd         (_ew_reg4_io_inst_pack_WB_prd),
    .io_inst_pack_WB_rob_index   (_ew_reg4_io_inst_pack_WB_rob_index),
    .io_inst_pack_WB_inst_valid  (_ew_reg4_io_inst_pack_WB_inst_valid),
    .io_vaddr_WB                 (_ew_reg4_io_vaddr_WB),
    .io_exception_WB             (_ew_reg4_io_exception_WB),
    .io_mem_rdata_WB             (_ew_reg4_io_mem_rdata_WB)
  );
  assign _rob_io_is_store_dp_0 = _dr_reg_io_insts_pack_RN_mem_type_0[4];
  assign _rob_io_is_store_dp_1 = _dr_reg_io_insts_pack_RN_mem_type_1[4];
  assign _rob_io_pred_update_en_dp_0 = |_dr_reg_io_insts_pack_RN_br_type_0;
  assign _rob_io_pred_update_en_dp_1 = |_dr_reg_io_insts_pack_RN_br_type_1;
  assign _rob_io_interrupt_vec = {1'h0, _csr_rf_io_interrupt_vec};
  assign _rob_io_csr_addr_ex = _re_reg3_io_inst_pack_EX_imm[13:0];
  ROB rob (
    .clock                     (clock),
    .reset                     (reset),
    .io_inst_valid_dp_0        (_dr_reg_io_insts_pack_RN_inst_valid_0),
    .io_rd_valid_dp_0          (_dr_reg_io_insts_pack_RN_rd_valid_0),
    .io_rd_valid_dp_1          (_dr_reg_io_insts_pack_RN_rd_valid_1),
    .io_prd_dp_0               (_rename_io_prd_0),
    .io_prd_dp_1               (_rename_io_prd_1),
    .io_pprd_dp_0              (_rename_io_pprd_0),
    .io_pprd_dp_1              (_rename_io_pprd_1),
    .io_rob_index_dp_0         (_rob_io_rob_index_dp_0),
    .io_rob_index_dp_1         (_rob_io_rob_index_dp_1),
    .io_pc_dp_0                (_dr_reg_io_insts_pack_RN_pc_0),
    .io_pc_dp_1                (_dr_reg_io_insts_pack_RN_pc_1),
    .io_is_store_dp_0          (_rob_io_is_store_dp_0),
    .io_is_store_dp_1          (_rob_io_is_store_dp_1),
    .io_br_type_pred_dp_0      (br_type_dp_0),
    .io_br_type_pred_dp_1      (br_type_dp_1),
    .io_pred_update_en_dp_0    (_rob_io_pred_update_en_dp_0),
    .io_pred_update_en_dp_1    (_rob_io_pred_update_en_dp_1),
    .io_priv_vec_dp_0          (_dr_reg_io_insts_pack_RN_priv_vec_0),
    .io_priv_vec_dp_1          (_dr_reg_io_insts_pack_RN_priv_vec_1),
    .io_exception_dp_0         (_dr_reg_io_insts_pack_RN_exception_0),
    .io_exception_dp_1         (_dr_reg_io_insts_pack_RN_exception_1),
    .io_full_2                 (_rob_io_full_2),
    .io_full_3                 (_rob_io_full_3),
    .io_full_5                 (_rob_io_full_5),
    .io_stall                  (_dr_reg_io_stall_T),
    .io_inst_valid_wb_0        (_ew_reg1_io_inst_pack_WB_inst_valid),
    .io_inst_valid_wb_1        (_ew_reg2_io_inst_pack_WB_inst_valid),
    .io_inst_valid_wb_2        (_ew_reg3_io_inst_pack_WB_inst_valid),
    .io_inst_valid_wb_3        (_ew_reg4_io_inst_pack_WB_inst_valid),
    .io_rob_index_wb_0         (_ew_reg1_io_inst_pack_WB_rob_index),
    .io_rob_index_wb_1         (_ew_reg2_io_inst_pack_WB_rob_index),
    .io_rob_index_wb_2         (_ew_reg3_io_inst_pack_WB_rob_index),
    .io_rob_index_wb_3         (_ew_reg4_io_inst_pack_WB_rob_index),
    .io_exception_wb_3         (_ew_reg4_io_exception_WB),
    .io_predict_fail_wb_1      (_ew_reg2_io_predict_fail_WB),
    .io_real_jump_wb_1         (_ew_reg2_io_real_jump_WB),
    .io_branch_target_wb_1     (_ew_reg2_io_branch_target_WB),
    .io_branch_target_wb_2     (_ew_reg3_io_csr_wdata_WB),
    .io_branch_target_wb_3     (_ew_reg4_io_vaddr_WB),
    .io_cmt_en_0               (_rob_io_cmt_en_0),
    .io_cmt_en_1               (_rob_io_cmt_en_1),
    .io_prd_cmt_0              (_rob_io_prd_cmt_0),
    .io_prd_cmt_1              (_rob_io_prd_cmt_1),
    .io_rd_valid_cmt_0         (_rob_io_rd_valid_cmt_0),
    .io_rd_valid_cmt_1         (_rob_io_rd_valid_cmt_1),
    .io_pprd_cmt_0             (_rob_io_pprd_cmt_0),
    .io_pprd_cmt_1             (_rob_io_pprd_cmt_1),
    .io_is_store_num_cmt       (_rob_io_is_store_num_cmt),
    .io_predict_fail_cmt       (_rob_io_predict_fail_cmt),
    .io_pred_update_en_cmt     (_rob_io_pred_update_en_cmt),
    .io_pred_branch_target_cmt (_predict_io_branch_target),
    .io_pred_pc_cmt            (_rob_io_pred_pc_cmt),
    .io_pred_real_jump_cmt     (_predict_io_real_jump),
    .io_pred_br_type_cmt       (_rob_io_pred_br_type_cmt),
    .io_csr_addr_cmt           (_csr_rf_io_waddr),
    .io_csr_wdata_cmt          (_csr_rf_io_wdata),
    .io_csr_we_cmt             (_rob_io_csr_we_cmt),
    .io_rob_index_cmt_0        (_iq4_io_rob_index_cmt),
    .io_eentry_global          (_csr_rf_io_eentry_global),
    .io_badv_cmt               (_csr_rf_io_badv_exp),
    .io_exception_cmt          (_csr_rf_io_exception),
    .io_is_eret_cmt            (_csr_rf_io_is_eret),
    .io_interrupt_vec          (_rob_io_interrupt_vec),
    .io_tlbrd_en_cmt           (_rob_io_tlbrd_en_cmt),
    .io_idle_en_cmt            (_pc_io_is_idle_cmt),
    .io_priv_vec_ex            (_re_reg3_io_inst_pack_EX_priv_vec),
    .io_csr_addr_ex            (_rob_io_csr_addr_ex),
    .io_branch_target_cmt      (_pc_io_branch_target)
  );
  Bypass_3 bypass (
    .io_prd_wb_0           (_ew_reg1_io_inst_pack_WB_prd),
    .io_prd_wb_1           (_ew_reg2_io_inst_pack_WB_prd),
    .io_prd_wb_2           (_ew_reg4_io_inst_pack_WB_prd),
    .io_prj_ex_0           (_re_reg1_io_inst_pack_EX_prj),
    .io_prj_ex_1           (_re_reg2_io_inst_pack_EX_prj),
    .io_prj_ex_2           (_ir_reg4_io_inst_pack_EX_prj),
    .io_prk_ex_0           (_re_reg1_io_inst_pack_EX_prk),
    .io_prk_ex_1           (_re_reg2_io_inst_pack_EX_prk),
    .io_prk_ex_2           (_ir_reg4_io_inst_pack_EX_prk),
    .io_prf_wdata_wb_0     (_ew_reg1_io_alu_out_WB),
    .io_prf_wdata_wb_1     (_ew_reg2_io_alu_out_WB),
    .io_prf_wdata_wb_2     (_ew_reg4_io_mem_rdata_WB),
    .io_rd_valid_wb_0      (_ew_reg1_io_inst_pack_WB_rd_valid),
    .io_rd_valid_wb_1      (_ew_reg2_io_inst_pack_WB_rd_valid),
    .io_rd_valid_wb_2      (_ew_reg4_io_inst_pack_WB_rd_valid),
    .io_forward_prj_en_0   (_bypass_io_forward_prj_en_0),
    .io_forward_prj_en_1   (_bypass_io_forward_prj_en_1),
    .io_forward_prj_en_2   (_bypass_io_forward_prj_en_2),
    .io_forward_prk_en_0   (_bypass_io_forward_prk_en_0),
    .io_forward_prk_en_1   (_bypass_io_forward_prk_en_1),
    .io_forward_prk_en_2   (_bypass_io_forward_prk_en_2),
    .io_forward_prj_data_0 (_bypass_io_forward_prj_data_0),
    .io_forward_prj_data_1 (_bypass_io_forward_prj_data_1),
    .io_forward_prj_data_2 (_bypass_io_forward_prj_data_2),
    .io_forward_prk_data_0 (_bypass_io_forward_prk_data_0),
    .io_forward_prk_data_1 (_bypass_io_forward_prk_data_1),
    .io_forward_prk_data_2 (_bypass_io_forward_prk_data_2)
  );
  Arch_Rat arat (
    .clock                 (clock),
    .reset                 (reset),
    .io_cmt_en_0           (_rob_io_cmt_en_0),
    .io_cmt_en_1           (_rob_io_cmt_en_1),
    .io_prd_cmt_0          (_rob_io_prd_cmt_0),
    .io_prd_cmt_1          (_rob_io_prd_cmt_1),
    .io_pprd_cmt_0         (_rob_io_pprd_cmt_0),
    .io_pprd_cmt_1         (_rob_io_pprd_cmt_1),
    .io_rd_valid_cmt_0     (_rob_io_rd_valid_cmt_0),
    .io_rd_valid_cmt_1     (_rob_io_rd_valid_cmt_1),
    .io_arch_rat_0         (_rename_io_arch_rat_0),
    .io_arch_rat_1         (_rename_io_arch_rat_1),
    .io_arch_rat_2         (_rename_io_arch_rat_2),
    .io_arch_rat_3         (_rename_io_arch_rat_3),
    .io_arch_rat_4         (_rename_io_arch_rat_4),
    .io_arch_rat_5         (_rename_io_arch_rat_5),
    .io_arch_rat_6         (_rename_io_arch_rat_6),
    .io_arch_rat_7         (_rename_io_arch_rat_7),
    .io_arch_rat_8         (_rename_io_arch_rat_8),
    .io_arch_rat_9         (_rename_io_arch_rat_9),
    .io_arch_rat_10        (_rename_io_arch_rat_10),
    .io_arch_rat_11        (_rename_io_arch_rat_11),
    .io_arch_rat_12        (_rename_io_arch_rat_12),
    .io_arch_rat_13        (_rename_io_arch_rat_13),
    .io_arch_rat_14        (_rename_io_arch_rat_14),
    .io_arch_rat_15        (_rename_io_arch_rat_15),
    .io_arch_rat_16        (_rename_io_arch_rat_16),
    .io_arch_rat_17        (_rename_io_arch_rat_17),
    .io_arch_rat_18        (_rename_io_arch_rat_18),
    .io_arch_rat_19        (_rename_io_arch_rat_19),
    .io_arch_rat_20        (_rename_io_arch_rat_20),
    .io_arch_rat_21        (_rename_io_arch_rat_21),
    .io_arch_rat_22        (_rename_io_arch_rat_22),
    .io_arch_rat_23        (_rename_io_arch_rat_23),
    .io_arch_rat_24        (_rename_io_arch_rat_24),
    .io_arch_rat_25        (_rename_io_arch_rat_25),
    .io_arch_rat_26        (_rename_io_arch_rat_26),
    .io_arch_rat_27        (_rename_io_arch_rat_27),
    .io_arch_rat_28        (_rename_io_arch_rat_28),
    .io_arch_rat_29        (_rename_io_arch_rat_29),
    .io_arch_rat_30        (_rename_io_arch_rat_30),
    .io_arch_rat_31        (_rename_io_arch_rat_31),
    .io_arch_rat_32        (_rename_io_arch_rat_32),
    .io_arch_rat_33        (_rename_io_arch_rat_33),
    .io_arch_rat_34        (_rename_io_arch_rat_34),
    .io_arch_rat_35        (_rename_io_arch_rat_35),
    .io_arch_rat_36        (_rename_io_arch_rat_36),
    .io_arch_rat_37        (_rename_io_arch_rat_37),
    .io_arch_rat_38        (_rename_io_arch_rat_38),
    .io_arch_rat_39        (_rename_io_arch_rat_39),
    .io_arch_rat_40        (_rename_io_arch_rat_40),
    .io_arch_rat_41        (_rename_io_arch_rat_41),
    .io_arch_rat_42        (_rename_io_arch_rat_42),
    .io_arch_rat_43        (_rename_io_arch_rat_43),
    .io_arch_rat_44        (_rename_io_arch_rat_44),
    .io_arch_rat_45        (_rename_io_arch_rat_45),
    .io_arch_rat_46        (_rename_io_arch_rat_46),
    .io_arch_rat_47        (_rename_io_arch_rat_47),
    .io_arch_rat_48        (_rename_io_arch_rat_48),
    .io_arch_rat_49        (_rename_io_arch_rat_49),
    .io_arch_rat_50        (_rename_io_arch_rat_50),
    .io_arch_rat_51        (_rename_io_arch_rat_51),
    .io_arch_rat_52        (_rename_io_arch_rat_52),
    .io_arch_rat_53        (_rename_io_arch_rat_53),
    .io_top_arch           (_predict_io_top_arch),
    .io_br_type_pred_cmt   (_rob_io_pred_br_type_cmt),
    .io_pc_cmt             (_rob_io_pred_pc_cmt),
    .io_pred_update_en_cmt (_rob_io_pred_update_en_cmt),
    .io_ras_arch_0         (_predict_io_ras_arch_0),
    .io_ras_arch_1         (_predict_io_ras_arch_1),
    .io_ras_arch_2         (_predict_io_ras_arch_2),
    .io_ras_arch_3         (_predict_io_ras_arch_3),
    .io_ras_arch_4         (_predict_io_ras_arch_4),
    .io_ras_arch_5         (_predict_io_ras_arch_5),
    .io_ras_arch_6         (_predict_io_ras_arch_6),
    .io_ras_arch_7         (_predict_io_ras_arch_7)
  );
  assign io_arburst = 2'h1;
  assign io_arid = 4'h0;
  assign io_arsize = 3'h2;
  assign io_awburst = 2'h1;
  assign io_awid = 4'h0;
  assign io_awlen = 8'h7;
  assign io_awsize = 3'h2;
  assign io_wstrb = 4'hF;
  assign io_commit_en_0 = 1'h0;
  assign io_commit_en_1 = 1'h0;
  assign io_commit_rd_0 = 5'h0;
  assign io_commit_rd_1 = 5'h0;
  assign io_commit_prd_0 = 6'h0;
  assign io_commit_prd_1 = 6'h0;
  assign io_commit_rd_valid_0 = 1'h0;
  assign io_commit_rd_valid_1 = 1'h0;
  assign io_commit_rf_wdata_0 = 32'h0;
  assign io_commit_rf_wdata_1 = 32'h0;
  assign io_commit_csr_wdata_0 = 32'h0;
  assign io_commit_csr_wdata_1 = 32'h0;
  assign io_commit_csr_we_0 = 1'h0;
  assign io_commit_csr_we_1 = 1'h0;
  assign io_commit_csr_waddr_0 = 14'h0;
  assign io_commit_csr_waddr_1 = 14'h0;
  assign io_commit_pc_0 = 32'h0;
  assign io_commit_pc_1 = 32'h0;
  assign io_commit_is_ucread_0 = 1'h0;
  assign io_commit_is_ucread_1 = 1'h0;
  assign io_commit_is_br_0 = 1'h0;
  assign io_commit_is_br_1 = 1'h0;
  assign io_commit_br_type_0 = 2'h0;
  assign io_commit_br_type_1 = 2'h0;
  assign io_commit_predict_fail_0 = 1'h0;
  assign io_commit_predict_fail_1 = 1'h0;
  assign io_commit_inst_0 = 32'h0;
  assign io_commit_inst_1 = 32'h0;
  assign io_commit_interrupt = 1'h0;
  assign io_commit_interrupt_type = 13'h0;
  assign io_commit_stall_by_fetch_queue = 1'h0;
  assign io_commit_stall_by_rename = 1'h0;
  assign io_commit_stall_by_rob = 1'h0;
  assign io_commit_stall_by_iq_0 = 1'h0;
  assign io_commit_stall_by_iq_1 = 1'h0;
  assign io_commit_stall_by_iq_2 = 1'h0;
  assign io_commit_stall_by_iq_3 = 1'h0;
  assign io_commit_stall_by_iq_4 = 1'h0;
  assign io_commit_stall_by_sb = 1'h0;
  assign io_commit_stall_by_icache = 1'h0;
  assign io_commit_stall_by_div = 1'h0;
  assign io_commit_icache_miss = 1'h0;
  assign io_commit_icache_visit = 1'h0;
  assign io_commit_stall_by_dcache = 1'h0;
  assign io_commit_dcache_miss = 1'h0;
  assign io_commit_dcache_visit = 1'h0;
  assign io_commit_iq_issue_0 = 1'h0;
  assign io_commit_iq_issue_1 = 1'h0;
  assign io_commit_iq_issue_2 = 1'h0;
  assign io_commit_iq_issue_3 = 1'h0;
  assign io_commit_iq_issue_4 = 1'h0;
  assign io_commit_tlbfill_en = 1'h0;
  assign io_commit_tlbfill_idx = 4'h0;
endmodule

