TimeQuest Timing Analyzer report for AkiraKadai
Fri Dec 25 17:39:08 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'inst7|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'inst7|altpll_component|pll|clk[0]'
 14. Slow Model Minimum Pulse Width: 'osc_clk'
 15. Slow Model Minimum Pulse Width: 'inst7|altpll_component|pll|clk[0]'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'inst7|altpll_component|pll|clk[0]'
 24. Fast Model Hold: 'inst7|altpll_component|pll|clk[0]'
 25. Fast Model Minimum Pulse Width: 'osc_clk'
 26. Fast Model Minimum Pulse Width: 'inst7|altpll_component|pll|clk[0]'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Multicorner Timing Analysis Summary
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Setup Transfers
 33. Hold Transfers
 34. Report TCCS
 35. Report RSKM
 36. Unconstrained Paths
 37. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; AkiraKadai                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------+
; SDC File List                                          ;
+--------------------+--------+--------------------------+
; SDC File Path      ; Status ; Read at                  ;
+--------------------+--------+--------------------------+
; AkiraKadai_top.sdc ; OK     ; Fri Dec 25 17:39:08 2020 ;
+--------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                   ;
+-----------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+
; Clock Name                        ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                              ; Targets                               ;
+-----------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+
; inst7|altpll_component|pll|clk[0] ; Generated ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; osc_clk ; inst7|altpll_component|pll|inclk[0] ; { inst7|altpll_component|pll|clk[0] } ;
; osc_clk                           ; Base      ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                     ; { osc_clk }                           ;
+-----------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+


+------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                ;
+-----------+-----------------+-----------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                        ; Note ;
+-----------+-----------------+-----------------------------------+------+
; 164.2 MHz ; 164.2 MHz       ; inst7|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+-----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst7|altpll_component|pll|clk[0] ; 93.910 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst7|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
+-----------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; osc_clk                           ; 10.000 ; 0.000         ;
; inst7|altpll_component|pll|clk[0] ; 49.000 ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst7|altpll_component|pll|clk[0]'                                                                                                                                       ;
+--------+------------------------------------------+------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 93.910 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.011     ; 6.115      ;
; 94.060 ; turn_slot:inst|buff[15]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.011     ; 5.965      ;
; 94.100 ; turn_slot:inst|buff[14]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.011     ; 5.925      ;
; 94.169 ; simple_counter:inst14|counter_output[25] ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.871      ;
; 94.169 ; simple_counter:inst14|counter_output[25] ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.871      ;
; 94.169 ; simple_counter:inst14|counter_output[25] ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.871      ;
; 94.169 ; simple_counter:inst14|counter_output[25] ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.871      ;
; 94.169 ; simple_counter:inst14|counter_output[25] ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.871      ;
; 94.169 ; simple_counter:inst14|counter_output[25] ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.871      ;
; 94.169 ; simple_counter:inst14|counter_output[25] ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.871      ;
; 94.193 ; turn_slot:inst|buff[12]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.011     ; 5.832      ;
; 94.209 ; turn_slot:inst|buff[6]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 5.825      ;
; 94.219 ; simple_counter:inst14|counter_output[23] ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.821      ;
; 94.219 ; simple_counter:inst14|counter_output[23] ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.821      ;
; 94.219 ; simple_counter:inst14|counter_output[23] ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.821      ;
; 94.219 ; simple_counter:inst14|counter_output[23] ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.821      ;
; 94.219 ; simple_counter:inst14|counter_output[23] ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.821      ;
; 94.219 ; simple_counter:inst14|counter_output[23] ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.821      ;
; 94.219 ; simple_counter:inst14|counter_output[23] ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.821      ;
; 94.225 ; turn_slot:inst|buff[10]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.011     ; 5.800      ;
; 94.247 ; simple_counter:inst14|counter_output[24] ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.793      ;
; 94.247 ; simple_counter:inst14|counter_output[24] ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.793      ;
; 94.247 ; simple_counter:inst14|counter_output[24] ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.793      ;
; 94.247 ; simple_counter:inst14|counter_output[24] ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.793      ;
; 94.247 ; simple_counter:inst14|counter_output[24] ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.793      ;
; 94.247 ; simple_counter:inst14|counter_output[24] ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.793      ;
; 94.247 ; simple_counter:inst14|counter_output[24] ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.793      ;
; 94.255 ; turn_slot:inst|buff[7]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 5.779      ;
; 94.327 ; turn_slot:inst|buff[13]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.011     ; 5.698      ;
; 94.335 ; simple_counter:inst14|counter_output[26] ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.705      ;
; 94.335 ; simple_counter:inst14|counter_output[26] ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.705      ;
; 94.335 ; simple_counter:inst14|counter_output[26] ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.705      ;
; 94.335 ; simple_counter:inst14|counter_output[26] ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.705      ;
; 94.335 ; simple_counter:inst14|counter_output[26] ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.705      ;
; 94.335 ; simple_counter:inst14|counter_output[26] ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.705      ;
; 94.335 ; simple_counter:inst14|counter_output[26] ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.705      ;
; 94.343 ; turn_slot:inst|buff[4]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 5.691      ;
; 94.364 ; turn_slot:inst|buff[9]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 5.670      ;
; 94.387 ; simple_counter:inst15|counter_output[26] ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.653      ;
; 94.387 ; simple_counter:inst15|counter_output[26] ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.653      ;
; 94.387 ; simple_counter:inst15|counter_output[26] ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.653      ;
; 94.387 ; simple_counter:inst15|counter_output[26] ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.653      ;
; 94.387 ; simple_counter:inst15|counter_output[26] ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.653      ;
; 94.387 ; simple_counter:inst15|counter_output[26] ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.653      ;
; 94.387 ; simple_counter:inst15|counter_output[26] ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.653      ;
; 94.481 ; turn_slot:inst|buff[5]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 5.553      ;
; 94.489 ; turn_slot:inst|buff[1]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 5.545      ;
; 94.604 ; simple_counter:inst15|counter_output[23] ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.436      ;
; 94.604 ; simple_counter:inst15|counter_output[23] ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.436      ;
; 94.604 ; simple_counter:inst15|counter_output[23] ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.436      ;
; 94.604 ; simple_counter:inst15|counter_output[23] ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.436      ;
; 94.604 ; simple_counter:inst15|counter_output[23] ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.436      ;
; 94.604 ; simple_counter:inst15|counter_output[23] ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.436      ;
; 94.604 ; simple_counter:inst15|counter_output[23] ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.436      ;
; 94.626 ; simple_counter:inst15|counter_output[25] ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.414      ;
; 94.626 ; simple_counter:inst15|counter_output[25] ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.414      ;
; 94.626 ; simple_counter:inst15|counter_output[25] ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.414      ;
; 94.626 ; simple_counter:inst15|counter_output[25] ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.414      ;
; 94.626 ; simple_counter:inst15|counter_output[25] ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.414      ;
; 94.626 ; simple_counter:inst15|counter_output[25] ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.414      ;
; 94.626 ; simple_counter:inst15|counter_output[25] ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.414      ;
; 94.630 ; turn_slot:inst|buff[8]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 5.404      ;
; 94.641 ; turn_slot:inst|buff[18]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.011     ; 5.384      ;
; 94.667 ; turn_slot:inst|buff[3]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 5.367      ;
; 94.680 ; turn_slot:inst|buff[19]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.011     ; 5.345      ;
; 94.755 ; turn_slot:inst|buff[2]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 5.279      ;
; 94.760 ; turn_slot:inst|buff[17]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.011     ; 5.265      ;
; 94.801 ; simple_counter:inst15|counter_output[24] ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.239      ;
; 94.801 ; simple_counter:inst15|counter_output[24] ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.239      ;
; 94.801 ; simple_counter:inst15|counter_output[24] ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.239      ;
; 94.801 ; simple_counter:inst15|counter_output[24] ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.239      ;
; 94.801 ; simple_counter:inst15|counter_output[24] ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.239      ;
; 94.801 ; simple_counter:inst15|counter_output[24] ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.239      ;
; 94.801 ; simple_counter:inst15|counter_output[24] ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.239      ;
; 94.837 ; simple_counter:inst14|counter_output[25] ; turn_slot:inst|gled[0] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.203      ;
; 94.887 ; simple_counter:inst14|counter_output[23] ; turn_slot:inst|gled[0] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.153      ;
; 94.893 ; turn_slot:inst|buff[16]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.011     ; 5.132      ;
; 94.910 ; turn_slot:inst|buff[0]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 5.124      ;
; 94.915 ; simple_counter:inst14|counter_output[24] ; turn_slot:inst|gled[0] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.125      ;
; 95.003 ; simple_counter:inst14|counter_output[26] ; turn_slot:inst|gled[0] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 5.037      ;
; 95.055 ; simple_counter:inst15|counter_output[26] ; turn_slot:inst|gled[0] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 4.985      ;
; 95.272 ; simple_counter:inst15|counter_output[23] ; turn_slot:inst|gled[0] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 4.768      ;
; 95.294 ; simple_counter:inst15|counter_output[25] ; turn_slot:inst|gled[0] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 4.746      ;
; 95.469 ; simple_counter:inst15|counter_output[24] ; turn_slot:inst|gled[0] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 4.571      ;
; 96.100 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.009     ; 3.927      ;
; 96.100 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.009     ; 3.927      ;
; 96.100 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.009     ; 3.927      ;
; 96.100 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.009     ; 3.927      ;
; 96.100 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.009     ; 3.927      ;
; 96.100 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.009     ; 3.927      ;
; 96.100 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.009     ; 3.927      ;
; 96.250 ; turn_slot:inst|buff[15]                  ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.009     ; 3.777      ;
; 96.250 ; turn_slot:inst|buff[15]                  ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.009     ; 3.777      ;
; 96.250 ; turn_slot:inst|buff[15]                  ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.009     ; 3.777      ;
; 96.250 ; turn_slot:inst|buff[15]                  ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.009     ; 3.777      ;
; 96.250 ; turn_slot:inst|buff[15]                  ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.009     ; 3.777      ;
; 96.250 ; turn_slot:inst|buff[15]                  ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.009     ; 3.777      ;
; 96.250 ; turn_slot:inst|buff[15]                  ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.009     ; 3.777      ;
; 96.290 ; turn_slot:inst|buff[14]                  ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.009     ; 3.737      ;
; 96.290 ; turn_slot:inst|buff[14]                  ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.009     ; 3.737      ;
+--------+------------------------------------------+------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst7|altpll_component|pll|clk[0]'                                                                                                                                                         ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.391 ; turn_slot:inst|buff[0]                   ; turn_slot:inst|buff[0]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; turn_slot:inst|rled                      ; turn_slot:inst|rled                      ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; turn_slot:inst|gled[0]                   ; turn_slot:inst|gled[0]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.526 ; turn_slot:inst|buff[19]                  ; turn_slot:inst|buff[19]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.531 ; turn_slot:inst|gled[3]                   ; turn_slot:inst|gled[4]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; turn_slot:inst|gled[1]                   ; turn_slot:inst|gled[2]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.798      ;
; 0.534 ; turn_slot:inst|gled[2]                   ; turn_slot:inst|gled[3]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; turn_slot:inst|gled[0]                   ; turn_slot:inst|gled[1]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.537 ; simple_counter:inst15|counter_output[26] ; simple_counter:inst15|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.803      ;
; 0.541 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.807      ;
; 0.542 ; turn_slot:inst|gled[6]                   ; turn_slot:inst|gled[7]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.671 ; turn_slot:inst|gled[5]                   ; turn_slot:inst|gled[6]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.937      ;
; 0.788 ; simple_counter:inst14|counter_output[13] ; simple_counter:inst14|counter_output[13] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.788 ; simple_counter:inst15|counter_output[13] ; simple_counter:inst15|counter_output[13] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.794 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[6]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.060      ;
; 0.794 ; simple_counter:inst15|counter_output[6]  ; simple_counter:inst15|counter_output[6]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.060      ;
; 0.795 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[1]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[4]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; simple_counter:inst14|counter_output[8]  ; simple_counter:inst14|counter_output[8]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; simple_counter:inst15|counter_output[1]  ; simple_counter:inst15|counter_output[1]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; simple_counter:inst15|counter_output[4]  ; simple_counter:inst15|counter_output[4]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; simple_counter:inst15|counter_output[8]  ; simple_counter:inst15|counter_output[8]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; turn_slot:inst|buff[10]                  ; turn_slot:inst|buff[10]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.799 ; simple_counter:inst14|counter_output[10] ; simple_counter:inst14|counter_output[10] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; simple_counter:inst14|counter_output[11] ; simple_counter:inst14|counter_output[11] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; simple_counter:inst14|counter_output[12] ; simple_counter:inst14|counter_output[12] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; simple_counter:inst14|counter_output[15] ; simple_counter:inst14|counter_output[15] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; simple_counter:inst14|counter_output[17] ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; simple_counter:inst14|counter_output[20] ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; simple_counter:inst15|counter_output[10] ; simple_counter:inst15|counter_output[10] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; simple_counter:inst15|counter_output[11] ; simple_counter:inst15|counter_output[11] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; simple_counter:inst15|counter_output[12] ; simple_counter:inst15|counter_output[12] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; simple_counter:inst15|counter_output[15] ; simple_counter:inst15|counter_output[15] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; simple_counter:inst15|counter_output[17] ; simple_counter:inst15|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; simple_counter:inst15|counter_output[20] ; simple_counter:inst15|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.800 ; turn_slot:inst|buff[0]                   ; turn_slot:inst|buff[1]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.066      ;
; 0.804 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|buff[11]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; simple_counter:inst14|counter_output[14] ; simple_counter:inst14|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; simple_counter:inst15|counter_output[14] ; simple_counter:inst15|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; simple_counter:inst14|counter_output[22] ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; simple_counter:inst15|counter_output[22] ; simple_counter:inst15|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; turn_slot:inst|buff[3]                   ; turn_slot:inst|buff[3]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; turn_slot:inst|buff[5]                   ; turn_slot:inst|buff[5]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; turn_slot:inst|buff[7]                   ; turn_slot:inst|buff[7]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; turn_slot:inst|buff[8]                   ; turn_slot:inst|buff[8]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; turn_slot:inst|gled[4]                   ; turn_slot:inst|gled[5]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; turn_slot:inst|buff[12]                  ; turn_slot:inst|buff[12]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; turn_slot:inst|buff[9]                   ; turn_slot:inst|buff[9]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; turn_slot:inst|buff[14]                  ; turn_slot:inst|buff[14]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; turn_slot:inst|buff[17]                  ; turn_slot:inst|buff[17]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.081      ;
; 0.820 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.086      ;
; 0.820 ; simple_counter:inst15|counter_output[24] ; simple_counter:inst15|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.086      ;
; 0.830 ; turn_slot:inst|buff[18]                  ; turn_slot:inst|buff[18]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.096      ;
; 0.831 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[0]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[5]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; simple_counter:inst14|counter_output[7]  ; simple_counter:inst14|counter_output[7]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; simple_counter:inst14|counter_output[9]  ; simple_counter:inst14|counter_output[9]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; simple_counter:inst14|counter_output[16] ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; simple_counter:inst15|counter_output[0]  ; simple_counter:inst15|counter_output[0]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; simple_counter:inst15|counter_output[5]  ; simple_counter:inst15|counter_output[5]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; simple_counter:inst15|counter_output[7]  ; simple_counter:inst15|counter_output[7]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; simple_counter:inst15|counter_output[9]  ; simple_counter:inst15|counter_output[9]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; simple_counter:inst15|counter_output[16] ; simple_counter:inst15|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[2]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[3]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; simple_counter:inst14|counter_output[18] ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; simple_counter:inst14|counter_output[19] ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; simple_counter:inst15|counter_output[2]  ; simple_counter:inst15|counter_output[2]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; simple_counter:inst15|counter_output[3]  ; simple_counter:inst15|counter_output[3]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; simple_counter:inst15|counter_output[18] ; simple_counter:inst15|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; simple_counter:inst15|counter_output[19] ; simple_counter:inst15|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.842 ; simple_counter:inst14|counter_output[21] ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; simple_counter:inst15|counter_output[21] ; simple_counter:inst15|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; turn_slot:inst|buff[2]                   ; turn_slot:inst|buff[2]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; turn_slot:inst|buff[4]                   ; turn_slot:inst|buff[4]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; turn_slot:inst|buff[13]                  ; turn_slot:inst|buff[13]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; turn_slot:inst|buff[6]                   ; turn_slot:inst|buff[6]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; turn_slot:inst|buff[15]                  ; turn_slot:inst|buff[15]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; turn_slot:inst|buff[16]                  ; turn_slot:inst|buff[16]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.112      ;
; 0.853 ; simple_counter:inst15|counter_output[23] ; simple_counter:inst15|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.119      ;
; 0.857 ; simple_counter:inst15|counter_output[25] ; simple_counter:inst15|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.123      ;
; 0.861 ; simple_counter:inst14|counter_output[23] ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.127      ;
; 0.865 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.131      ;
; 0.981 ; turn_slot:inst|buff[1]                   ; turn_slot:inst|buff[1]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.247      ;
; 1.171 ; simple_counter:inst14|counter_output[13] ; simple_counter:inst14|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.437      ;
; 1.171 ; simple_counter:inst15|counter_output[13] ; simple_counter:inst15|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.437      ;
; 1.174 ; turn_slot:inst|gled[3]                   ; turn_slot:inst|gled[0]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.440      ;
; 1.177 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[7]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.443      ;
; 1.177 ; simple_counter:inst15|counter_output[6]  ; simple_counter:inst15|counter_output[7]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.443      ;
; 1.178 ; turn_slot:inst|buff[10]                  ; turn_slot:inst|buff[11]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.444      ;
; 1.178 ; simple_counter:inst14|counter_output[8]  ; simple_counter:inst14|counter_output[9]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.444      ;
; 1.178 ; simple_counter:inst15|counter_output[8]  ; simple_counter:inst15|counter_output[9]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.444      ;
; 1.178 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[2]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.444      ;
; 1.178 ; simple_counter:inst15|counter_output[1]  ; simple_counter:inst15|counter_output[2]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.444      ;
; 1.182 ; simple_counter:inst14|counter_output[10] ; simple_counter:inst14|counter_output[11] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; simple_counter:inst14|counter_output[11] ; simple_counter:inst14|counter_output[12] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; simple_counter:inst15|counter_output[10] ; simple_counter:inst15|counter_output[11] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; simple_counter:inst15|counter_output[11] ; simple_counter:inst15|counter_output[12] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; simple_counter:inst14|counter_output[15] ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; simple_counter:inst15|counter_output[15] ; simple_counter:inst15|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'osc_clk'                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc_clk ; Rise       ; inst7|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc_clk ; Rise       ; inst7|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc_clk ; Rise       ; inst7|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc_clk ; Rise       ; inst7|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc_clk ; Rise       ; osc_clk|combout                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc_clk ; Rise       ; osc_clk|combout                     ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc_clk ; Rise       ; osc_clk                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst7|altpll_component|pll|clk[0]'                                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[0]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[0]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[10] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[10] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[11] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[11] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[12] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[12] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[13] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[13] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[14] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[14] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[15] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[15] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[16] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[16] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[17] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[17] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[18] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[18] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[19] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[19] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[1]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[1]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[20] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[20] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[21] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[21] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[22] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[22] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[23] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[23] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[24] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[24] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[25] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[25] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[26] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[26] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[2]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[2]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[3]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[3]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[4]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[4]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[5]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[5]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[6]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[6]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[7]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[7]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[8]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[8]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[9]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[9]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[0]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[0]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[10] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[10] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[11] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[11] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[12] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[12] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[13] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[13] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[14] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[14] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[15] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[15] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[16] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[16] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[17] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[17] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[18] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[18] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[19] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[19] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[1]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[1]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[20] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[20] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[21] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[21] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[22] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[22] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[23] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[23] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[24] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[24] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[25] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[25] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[26] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[26] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[2]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[2]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[3]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[3]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[4]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[4]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[5]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[5]  ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; gled[*]   ; osc_clk    ; 4.508 ; 4.508 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[0]  ; osc_clk    ; 4.508 ; 4.508 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[1]  ; osc_clk    ; 4.179 ; 4.179 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[2]  ; osc_clk    ; 3.815 ; 3.815 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[3]  ; osc_clk    ; 4.395 ; 4.395 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[4]  ; osc_clk    ; 3.791 ; 3.791 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[5]  ; osc_clk    ; 3.790 ; 3.790 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[6]  ; osc_clk    ; 3.892 ; 3.892 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[7]  ; osc_clk    ; 3.696 ; 3.696 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
; rled      ; osc_clk    ; 6.211 ; 6.211 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; gled[*]   ; osc_clk    ; 3.696 ; 3.696 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[0]  ; osc_clk    ; 4.508 ; 4.508 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[1]  ; osc_clk    ; 4.179 ; 4.179 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[2]  ; osc_clk    ; 3.815 ; 3.815 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[3]  ; osc_clk    ; 4.395 ; 4.395 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[4]  ; osc_clk    ; 3.791 ; 3.791 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[5]  ; osc_clk    ; 3.790 ; 3.790 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[6]  ; osc_clk    ; 3.892 ; 3.892 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[7]  ; osc_clk    ; 3.696 ; 3.696 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
; rled      ; osc_clk    ; 6.211 ; 6.211 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst7|altpll_component|pll|clk[0] ; 97.049 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst7|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+-----------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; osc_clk                           ; 10.000 ; 0.000         ;
; inst7|altpll_component|pll|clk[0] ; 49.000 ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst7|altpll_component|pll|clk[0]'                                                                                                                                       ;
+--------+------------------------------------------+------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 97.049 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.012     ; 2.971      ;
; 97.093 ; turn_slot:inst|buff[15]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.012     ; 2.927      ;
; 97.106 ; turn_slot:inst|buff[14]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.012     ; 2.914      ;
; 97.175 ; turn_slot:inst|buff[12]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.012     ; 2.845      ;
; 97.180 ; turn_slot:inst|buff[6]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 2.850      ;
; 97.181 ; turn_slot:inst|buff[10]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.012     ; 2.839      ;
; 97.196 ; turn_slot:inst|buff[7]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 2.834      ;
; 97.214 ; simple_counter:inst14|counter_output[25] ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.823      ;
; 97.214 ; simple_counter:inst14|counter_output[25] ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.823      ;
; 97.214 ; simple_counter:inst14|counter_output[25] ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.823      ;
; 97.214 ; simple_counter:inst14|counter_output[25] ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.823      ;
; 97.214 ; simple_counter:inst14|counter_output[25] ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.823      ;
; 97.214 ; simple_counter:inst14|counter_output[25] ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.823      ;
; 97.214 ; simple_counter:inst14|counter_output[25] ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.823      ;
; 97.228 ; turn_slot:inst|buff[13]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.012     ; 2.792      ;
; 97.249 ; simple_counter:inst14|counter_output[24] ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.788      ;
; 97.249 ; simple_counter:inst14|counter_output[24] ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.788      ;
; 97.249 ; simple_counter:inst14|counter_output[24] ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.788      ;
; 97.249 ; simple_counter:inst14|counter_output[24] ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.788      ;
; 97.249 ; simple_counter:inst14|counter_output[24] ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.788      ;
; 97.249 ; simple_counter:inst14|counter_output[24] ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.788      ;
; 97.249 ; simple_counter:inst14|counter_output[24] ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.788      ;
; 97.255 ; simple_counter:inst14|counter_output[23] ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.782      ;
; 97.255 ; simple_counter:inst14|counter_output[23] ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.782      ;
; 97.255 ; simple_counter:inst14|counter_output[23] ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.782      ;
; 97.255 ; simple_counter:inst14|counter_output[23] ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.782      ;
; 97.255 ; simple_counter:inst14|counter_output[23] ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.782      ;
; 97.255 ; simple_counter:inst14|counter_output[23] ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.782      ;
; 97.255 ; simple_counter:inst14|counter_output[23] ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.782      ;
; 97.262 ; turn_slot:inst|buff[4]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 2.768      ;
; 97.271 ; turn_slot:inst|buff[9]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 2.759      ;
; 97.307 ; simple_counter:inst14|counter_output[26] ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.730      ;
; 97.307 ; simple_counter:inst14|counter_output[26] ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.730      ;
; 97.307 ; simple_counter:inst14|counter_output[26] ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.730      ;
; 97.307 ; simple_counter:inst14|counter_output[26] ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.730      ;
; 97.307 ; simple_counter:inst14|counter_output[26] ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.730      ;
; 97.307 ; simple_counter:inst14|counter_output[26] ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.730      ;
; 97.307 ; simple_counter:inst14|counter_output[26] ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.730      ;
; 97.309 ; turn_slot:inst|buff[1]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 2.721      ;
; 97.314 ; simple_counter:inst15|counter_output[26] ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.723      ;
; 97.314 ; simple_counter:inst15|counter_output[26] ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.723      ;
; 97.314 ; simple_counter:inst15|counter_output[26] ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.723      ;
; 97.314 ; simple_counter:inst15|counter_output[26] ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.723      ;
; 97.314 ; simple_counter:inst15|counter_output[26] ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.723      ;
; 97.314 ; simple_counter:inst15|counter_output[26] ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.723      ;
; 97.314 ; simple_counter:inst15|counter_output[26] ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.723      ;
; 97.318 ; turn_slot:inst|buff[5]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 2.712      ;
; 97.350 ; turn_slot:inst|buff[18]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.012     ; 2.670      ;
; 97.361 ; turn_slot:inst|buff[19]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.012     ; 2.659      ;
; 97.386 ; turn_slot:inst|buff[8]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 2.644      ;
; 97.386 ; turn_slot:inst|buff[3]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 2.644      ;
; 97.419 ; simple_counter:inst15|counter_output[25] ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.618      ;
; 97.419 ; simple_counter:inst15|counter_output[25] ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.618      ;
; 97.419 ; simple_counter:inst15|counter_output[25] ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.618      ;
; 97.419 ; simple_counter:inst15|counter_output[25] ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.618      ;
; 97.419 ; simple_counter:inst15|counter_output[25] ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.618      ;
; 97.419 ; simple_counter:inst15|counter_output[25] ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.618      ;
; 97.419 ; simple_counter:inst15|counter_output[25] ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.618      ;
; 97.423 ; turn_slot:inst|buff[17]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.012     ; 2.597      ;
; 97.426 ; simple_counter:inst15|counter_output[23] ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.611      ;
; 97.426 ; simple_counter:inst15|counter_output[23] ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.611      ;
; 97.426 ; simple_counter:inst15|counter_output[23] ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.611      ;
; 97.426 ; simple_counter:inst15|counter_output[23] ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.611      ;
; 97.426 ; simple_counter:inst15|counter_output[23] ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.611      ;
; 97.426 ; simple_counter:inst15|counter_output[23] ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.611      ;
; 97.426 ; simple_counter:inst15|counter_output[23] ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.611      ;
; 97.453 ; turn_slot:inst|buff[2]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 2.577      ;
; 97.476 ; turn_slot:inst|buff[16]                  ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.012     ; 2.544      ;
; 97.518 ; simple_counter:inst15|counter_output[24] ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.519      ;
; 97.518 ; simple_counter:inst15|counter_output[24] ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.519      ;
; 97.518 ; simple_counter:inst15|counter_output[24] ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.519      ;
; 97.518 ; simple_counter:inst15|counter_output[24] ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.519      ;
; 97.518 ; simple_counter:inst15|counter_output[24] ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.519      ;
; 97.518 ; simple_counter:inst15|counter_output[24] ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.519      ;
; 97.518 ; simple_counter:inst15|counter_output[24] ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.519      ;
; 97.522 ; turn_slot:inst|buff[0]                   ; turn_slot:inst|rled    ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 2.508      ;
; 97.575 ; simple_counter:inst14|counter_output[25] ; turn_slot:inst|gled[0] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.462      ;
; 97.610 ; simple_counter:inst14|counter_output[24] ; turn_slot:inst|gled[0] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.427      ;
; 97.616 ; simple_counter:inst14|counter_output[23] ; turn_slot:inst|gled[0] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.421      ;
; 97.668 ; simple_counter:inst14|counter_output[26] ; turn_slot:inst|gled[0] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.369      ;
; 97.675 ; simple_counter:inst15|counter_output[26] ; turn_slot:inst|gled[0] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.362      ;
; 97.780 ; simple_counter:inst15|counter_output[25] ; turn_slot:inst|gled[0] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.257      ;
; 97.787 ; simple_counter:inst15|counter_output[23] ; turn_slot:inst|gled[0] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.250      ;
; 97.879 ; simple_counter:inst15|counter_output[24] ; turn_slot:inst|gled[0] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; 0.005      ; 2.158      ;
; 98.151 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.010     ; 1.871      ;
; 98.151 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.010     ; 1.871      ;
; 98.151 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.010     ; 1.871      ;
; 98.151 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.010     ; 1.871      ;
; 98.151 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.010     ; 1.871      ;
; 98.151 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.010     ; 1.871      ;
; 98.151 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.010     ; 1.871      ;
; 98.195 ; turn_slot:inst|buff[15]                  ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.010     ; 1.827      ;
; 98.195 ; turn_slot:inst|buff[15]                  ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.010     ; 1.827      ;
; 98.195 ; turn_slot:inst|buff[15]                  ; turn_slot:inst|gled[3] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.010     ; 1.827      ;
; 98.195 ; turn_slot:inst|buff[15]                  ; turn_slot:inst|gled[4] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.010     ; 1.827      ;
; 98.195 ; turn_slot:inst|buff[15]                  ; turn_slot:inst|gled[5] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.010     ; 1.827      ;
; 98.195 ; turn_slot:inst|buff[15]                  ; turn_slot:inst|gled[6] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.010     ; 1.827      ;
; 98.195 ; turn_slot:inst|buff[15]                  ; turn_slot:inst|gled[7] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.010     ; 1.827      ;
; 98.208 ; turn_slot:inst|buff[14]                  ; turn_slot:inst|gled[1] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.010     ; 1.814      ;
; 98.208 ; turn_slot:inst|buff[14]                  ; turn_slot:inst|gled[2] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 100.000      ; -0.010     ; 1.814      ;
+--------+------------------------------------------+------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst7|altpll_component|pll|clk[0]'                                                                                                                                                         ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; turn_slot:inst|buff[0]                   ; turn_slot:inst|buff[0]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; turn_slot:inst|rled                      ; turn_slot:inst|rled                      ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; turn_slot:inst|gled[0]                   ; turn_slot:inst|gled[0]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; turn_slot:inst|buff[19]                  ; turn_slot:inst|buff[19]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.244 ; turn_slot:inst|gled[1]                   ; turn_slot:inst|gled[2]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; turn_slot:inst|gled[3]                   ; turn_slot:inst|gled[4]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; turn_slot:inst|gled[0]                   ; turn_slot:inst|gled[1]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; turn_slot:inst|gled[2]                   ; turn_slot:inst|gled[3]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; simple_counter:inst15|counter_output[26] ; simple_counter:inst15|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; simple_counter:inst14|counter_output[26] ; simple_counter:inst14|counter_output[26] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.252 ; turn_slot:inst|gled[6]                   ; turn_slot:inst|gled[7]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.326 ; turn_slot:inst|gled[5]                   ; turn_slot:inst|gled[6]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.478      ;
; 0.353 ; simple_counter:inst14|counter_output[13] ; simple_counter:inst14|counter_output[13] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.353 ; simple_counter:inst15|counter_output[13] ; simple_counter:inst15|counter_output[13] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.355 ; turn_slot:inst|buff[10]                  ; turn_slot:inst|buff[10]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[1]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; simple_counter:inst14|counter_output[4]  ; simple_counter:inst14|counter_output[4]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[6]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; simple_counter:inst14|counter_output[8]  ; simple_counter:inst14|counter_output[8]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; simple_counter:inst15|counter_output[1]  ; simple_counter:inst15|counter_output[1]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; simple_counter:inst15|counter_output[4]  ; simple_counter:inst15|counter_output[4]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; simple_counter:inst15|counter_output[6]  ; simple_counter:inst15|counter_output[6]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; simple_counter:inst15|counter_output[8]  ; simple_counter:inst15|counter_output[8]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; simple_counter:inst14|counter_output[15] ; simple_counter:inst14|counter_output[15] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; simple_counter:inst15|counter_output[15] ; simple_counter:inst15|counter_output[15] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; simple_counter:inst14|counter_output[10] ; simple_counter:inst14|counter_output[10] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst14|counter_output[11] ; simple_counter:inst14|counter_output[11] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst14|counter_output[12] ; simple_counter:inst14|counter_output[12] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst14|counter_output[17] ; simple_counter:inst14|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst14|counter_output[20] ; simple_counter:inst14|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst15|counter_output[10] ; simple_counter:inst15|counter_output[10] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst15|counter_output[11] ; simple_counter:inst15|counter_output[11] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst15|counter_output[12] ; simple_counter:inst15|counter_output[12] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst15|counter_output[17] ; simple_counter:inst15|counter_output[17] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst15|counter_output[20] ; simple_counter:inst15|counter_output[20] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|buff[11]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; simple_counter:inst14|counter_output[14] ; simple_counter:inst14|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; simple_counter:inst15|counter_output[14] ; simple_counter:inst15|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; simple_counter:inst14|counter_output[22] ; simple_counter:inst14|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; simple_counter:inst15|counter_output[22] ; simple_counter:inst15|counter_output[22] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; turn_slot:inst|buff[0]                   ; turn_slot:inst|buff[1]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; turn_slot:inst|buff[3]                   ; turn_slot:inst|buff[3]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; turn_slot:inst|buff[5]                   ; turn_slot:inst|buff[5]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; turn_slot:inst|buff[7]                   ; turn_slot:inst|buff[7]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; turn_slot:inst|buff[8]                   ; turn_slot:inst|buff[8]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; turn_slot:inst|buff[9]                   ; turn_slot:inst|buff[9]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; turn_slot:inst|buff[12]                  ; turn_slot:inst|buff[12]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; turn_slot:inst|buff[14]                  ; turn_slot:inst|buff[14]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; turn_slot:inst|buff[17]                  ; turn_slot:inst|buff[17]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; turn_slot:inst|buff[18]                  ; turn_slot:inst|buff[18]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; simple_counter:inst14|counter_output[0]  ; simple_counter:inst14|counter_output[0]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; simple_counter:inst14|counter_output[5]  ; simple_counter:inst14|counter_output[5]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; simple_counter:inst14|counter_output[7]  ; simple_counter:inst14|counter_output[7]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; simple_counter:inst14|counter_output[16] ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; simple_counter:inst14|counter_output[24] ; simple_counter:inst14|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; simple_counter:inst15|counter_output[0]  ; simple_counter:inst15|counter_output[0]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; simple_counter:inst15|counter_output[5]  ; simple_counter:inst15|counter_output[5]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; simple_counter:inst15|counter_output[7]  ; simple_counter:inst15|counter_output[7]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; simple_counter:inst15|counter_output[16] ; simple_counter:inst15|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; simple_counter:inst15|counter_output[24] ; simple_counter:inst15|counter_output[24] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; simple_counter:inst14|counter_output[2]  ; simple_counter:inst14|counter_output[2]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; simple_counter:inst14|counter_output[3]  ; simple_counter:inst14|counter_output[3]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; simple_counter:inst14|counter_output[9]  ; simple_counter:inst14|counter_output[9]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; simple_counter:inst14|counter_output[18] ; simple_counter:inst14|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; simple_counter:inst14|counter_output[19] ; simple_counter:inst14|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; simple_counter:inst15|counter_output[2]  ; simple_counter:inst15|counter_output[2]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; simple_counter:inst15|counter_output[3]  ; simple_counter:inst15|counter_output[3]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; simple_counter:inst15|counter_output[9]  ; simple_counter:inst15|counter_output[9]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; simple_counter:inst15|counter_output[18] ; simple_counter:inst15|counter_output[18] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; simple_counter:inst15|counter_output[19] ; simple_counter:inst15|counter_output[19] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; turn_slot:inst|gled[4]                   ; turn_slot:inst|gled[5]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.375 ; simple_counter:inst14|counter_output[21] ; simple_counter:inst14|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; simple_counter:inst15|counter_output[21] ; simple_counter:inst15|counter_output[21] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; turn_slot:inst|buff[2]                   ; turn_slot:inst|buff[2]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; turn_slot:inst|buff[13]                  ; turn_slot:inst|buff[13]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; turn_slot:inst|buff[4]                   ; turn_slot:inst|buff[4]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; turn_slot:inst|buff[6]                   ; turn_slot:inst|buff[6]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; turn_slot:inst|buff[15]                  ; turn_slot:inst|buff[15]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; turn_slot:inst|buff[16]                  ; turn_slot:inst|buff[16]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.381 ; simple_counter:inst15|counter_output[23] ; simple_counter:inst15|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.533      ;
; 0.383 ; simple_counter:inst15|counter_output[25] ; simple_counter:inst15|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; simple_counter:inst14|counter_output[23] ; simple_counter:inst14|counter_output[23] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.386 ; simple_counter:inst14|counter_output[25] ; simple_counter:inst14|counter_output[25] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.538      ;
; 0.444 ; turn_slot:inst|buff[1]                   ; turn_slot:inst|buff[1]                   ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.596      ;
; 0.491 ; simple_counter:inst14|counter_output[13] ; simple_counter:inst14|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.491 ; simple_counter:inst15|counter_output[13] ; simple_counter:inst15|counter_output[14] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.493 ; turn_slot:inst|buff[10]                  ; turn_slot:inst|buff[11]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; simple_counter:inst14|counter_output[6]  ; simple_counter:inst14|counter_output[7]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; simple_counter:inst15|counter_output[6]  ; simple_counter:inst15|counter_output[7]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; simple_counter:inst14|counter_output[1]  ; simple_counter:inst14|counter_output[2]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; simple_counter:inst14|counter_output[8]  ; simple_counter:inst14|counter_output[9]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; simple_counter:inst15|counter_output[1]  ; simple_counter:inst15|counter_output[2]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; simple_counter:inst15|counter_output[8]  ; simple_counter:inst15|counter_output[9]  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; simple_counter:inst14|counter_output[15] ; simple_counter:inst14|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; simple_counter:inst15|counter_output[15] ; simple_counter:inst15|counter_output[16] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; simple_counter:inst14|counter_output[10] ; simple_counter:inst14|counter_output[11] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; simple_counter:inst14|counter_output[11] ; simple_counter:inst14|counter_output[12] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; simple_counter:inst15|counter_output[10] ; simple_counter:inst15|counter_output[11] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; simple_counter:inst15|counter_output[11] ; simple_counter:inst15|counter_output[12] ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; turn_slot:inst|buff[11]                  ; turn_slot:inst|buff[12]                  ; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'osc_clk'                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc_clk ; Rise       ; inst7|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc_clk ; Rise       ; inst7|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc_clk ; Rise       ; inst7|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc_clk ; Rise       ; inst7|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc_clk ; Rise       ; osc_clk|combout                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc_clk ; Rise       ; osc_clk|combout                     ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc_clk ; Rise       ; osc_clk                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst7|altpll_component|pll|clk[0]'                                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[0]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[0]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[10] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[10] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[11] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[11] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[12] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[12] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[13] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[13] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[14] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[14] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[15] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[15] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[16] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[16] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[17] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[17] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[18] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[18] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[19] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[19] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[1]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[1]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[20] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[20] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[21] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[21] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[22] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[22] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[23] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[23] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[24] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[24] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[25] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[25] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[26] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[26] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[2]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[2]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[3]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[3]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[4]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[4]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[5]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[5]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[6]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[6]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[7]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[7]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[8]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[8]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[9]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst14|counter_output[9]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[0]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[0]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[10] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[10] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[11] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[11] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[12] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[12] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[13] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[13] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[14] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[14] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[15] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[15] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[16] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[16] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[17] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[17] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[18] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[18] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[19] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[19] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[1]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[1]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[20] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[20] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[21] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[21] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[22] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[22] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[23] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[23] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[24] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[24] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[25] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[25] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[26] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[26] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[2]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[2]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[3]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[3]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[4]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[4]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[5]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst7|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst15|counter_output[5]  ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; gled[*]   ; osc_clk    ; 2.341 ; 2.341 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[0]  ; osc_clk    ; 2.341 ; 2.341 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[1]  ; osc_clk    ; 2.180 ; 2.180 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[2]  ; osc_clk    ; 2.000 ; 2.000 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[3]  ; osc_clk    ; 2.295 ; 2.295 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[4]  ; osc_clk    ; 1.978 ; 1.978 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[5]  ; osc_clk    ; 1.978 ; 1.978 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[6]  ; osc_clk    ; 2.055 ; 2.055 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[7]  ; osc_clk    ; 1.936 ; 1.936 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
; rled      ; osc_clk    ; 3.157 ; 3.157 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; gled[*]   ; osc_clk    ; 1.936 ; 1.936 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[0]  ; osc_clk    ; 2.341 ; 2.341 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[1]  ; osc_clk    ; 2.180 ; 2.180 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[2]  ; osc_clk    ; 2.000 ; 2.000 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[3]  ; osc_clk    ; 2.295 ; 2.295 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[4]  ; osc_clk    ; 1.978 ; 1.978 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[5]  ; osc_clk    ; 1.978 ; 1.978 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[6]  ; osc_clk    ; 2.055 ; 2.055 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[7]  ; osc_clk    ; 1.936 ; 1.936 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
; rled      ; osc_clk    ; 3.157 ; 3.157 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                   ; 93.910 ; 0.215 ; N/A      ; N/A     ; 10.000              ;
;  inst7|altpll_component|pll|clk[0] ; 93.910 ; 0.215 ; N/A      ; N/A     ; 49.000              ;
;  osc_clk                           ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
; Design-wide TNS                    ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  inst7|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  osc_clk                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; gled[*]   ; osc_clk    ; 4.508 ; 4.508 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[0]  ; osc_clk    ; 4.508 ; 4.508 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[1]  ; osc_clk    ; 4.179 ; 4.179 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[2]  ; osc_clk    ; 3.815 ; 3.815 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[3]  ; osc_clk    ; 4.395 ; 4.395 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[4]  ; osc_clk    ; 3.791 ; 3.791 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[5]  ; osc_clk    ; 3.790 ; 3.790 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[6]  ; osc_clk    ; 3.892 ; 3.892 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[7]  ; osc_clk    ; 3.696 ; 3.696 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
; rled      ; osc_clk    ; 6.211 ; 6.211 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; gled[*]   ; osc_clk    ; 1.936 ; 1.936 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[0]  ; osc_clk    ; 2.341 ; 2.341 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[1]  ; osc_clk    ; 2.180 ; 2.180 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[2]  ; osc_clk    ; 2.000 ; 2.000 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[3]  ; osc_clk    ; 2.295 ; 2.295 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[4]  ; osc_clk    ; 1.978 ; 1.978 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[5]  ; osc_clk    ; 1.978 ; 1.978 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[6]  ; osc_clk    ; 2.055 ; 2.055 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
;  gled[7]  ; osc_clk    ; 1.936 ; 1.936 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
; rled      ; osc_clk    ; 3.157 ; 3.157 ; Rise       ; inst7|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 1450     ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst7|altpll_component|pll|clk[0] ; inst7|altpll_component|pll|clk[0] ; 1450     ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 4     ; 4    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 56    ; 56   ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 25 17:39:07 2020
Info: Command: quartus_sta AkiraKadai -c AkiraKadai
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 14 combinational loops as latches.
Info (332104): Reading SDC File: 'AkiraKadai_top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst7|altpll_component|pll|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {inst7|altpll_component|pll|clk[0]} {inst7|altpll_component|pll|clk[0]}
Warning (332153): Family doesn't support jitter analysis.
Warning (332060): Node: stop_button1 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: stop_button2 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: simple_counter:inst14|counter_output[24] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: simple_counter:inst15|counter_output[24] was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 93.910
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    93.910         0.000 inst7|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 inst7|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 10.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.000         0.000 osc_clk 
    Info (332119):    49.000         0.000 inst7|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: stop_button1 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: stop_button2 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: simple_counter:inst14|counter_output[24] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: simple_counter:inst15|counter_output[24] was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 97.049
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    97.049         0.000 inst7|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst7|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 10.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.000         0.000 osc_clk 
    Info (332119):    49.000         0.000 inst7|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 4559 megabytes
    Info: Processing ended: Fri Dec 25 17:39:08 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


