0.7
2020.2
Nov  8 2024
22:36:57
C:/Users/11248/Desktop/FPGA/wyj_test_3-1/wyj_test_3-1.gen/sources_1/bd/wyj_test_3_1/hdl/wyj_test_3_1_wrapper.v,1745716549,verilog,,,,wyj_test_3_1_wrapper,,,,,,,,
C:/Users/11248/Desktop/FPGA/wyj_test_3-1/wyj_test_3-1.ip_user_files/bd/wyj_test_3_1/ip/wyj_test_3_1_wyj74ls90_0_0/sim/wyj_test_3_1_wyj74ls90_0_0.v,1745716549,verilog,,C:/Users/11248/Desktop/FPGA/wyj_test_3-1/wyj_test_3-1.ip_user_files/bd/wyj_test_3_1/sim/wyj_test_3_1.v,,wyj_test_3_1_wyj74ls90_0_0,,,,,,,,
C:/Users/11248/Desktop/FPGA/wyj_test_3-1/wyj_test_3-1.ip_user_files/bd/wyj_test_3_1/ipshared/2ad4/ip_74ls90.v,1745716549,verilog,,C:/Users/11248/Desktop/FPGA/wyj_test_3-1/wyj_test_3-1.ip_user_files/bd/wyj_test_3_1/ip/wyj_test_3_1_wyj74ls90_0_0/sim/wyj_test_3_1_wyj74ls90_0_0.v,,wyj74ls90,,,,,,,,
C:/Users/11248/Desktop/FPGA/wyj_test_3-1/wyj_test_3-1.ip_user_files/bd/wyj_test_3_1/sim/wyj_test_3_1.v,1745716549,verilog,,C:/Users/11248/Desktop/FPGA/wyj_test_3-1/wyj_test_3-1.gen/sources_1/bd/wyj_test_3_1/hdl/wyj_test_3_1_wrapper.v,,wyj_test_3_1,,,,,,,,
C:/Users/11248/Desktop/FPGA/wyj_test_3-1/wyj_test_3-1.sim/sim_1/behav/xsim/glbl.v,1724786425,verilog,,,,glbl,,,,,,,,
